(57)【要約】【課題】従来技術の安定性の問題を解決するため、電流保存複製機能の持ち、デジタル／アナログ電流変換器と複数組のデータ駆動回路とを含む統合型データ駆動回路構造を提供する。【解決手段】統合型データ駆動回路構造３１は、デジタル／アナログ電流変換器３８と、デジタル／アナログ電流変換器３８と電気的に接続され、複数組のデータ駆動回路３０とを含む。各組のデータ駆動回路３０は、変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階においてアナログ電流信号とほぼ同じ複製電流信号を対応するデータライン３９に導通する電流保存複製モジュール４２と、デジタル／アナログ電流変換器３８と電流保存複製モジュール４２との間に電気的に接続され、該組のデータ駆動回路３０を変換保存段階と再生調節段階に切り替えさせる制御回路４４とを含む。【選択図】      図４
2004272185.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号を受信するために電流駆動の表示デバイスに使用される統合型データ駆動回路構造であって、該統合型データ駆動回路構造は、
受信したデジタル信号をアナログ電流信号に変換する少なくとも一つのデジタル／アナログ電流変換器と、
デジタル／アナログ電流変換器と電気的に接続され、表示デバイスにおける複数のデータラインを駆動する複数組のデータ駆動回路とを含み、
各組のデータ駆動回路は、
変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階においてアナログ電流信号とほぼ同じ複製電流信号を対応するデータラインに導通する電流保存複製モジュールと、
デジタル／アナログ電流変換器と電流保存複製モジュールとの間に電気的に接続され、該組のデータ駆動回路を変換保存段階と再生調節段階に切り替えさせる制御回路とを含むことを特徴とする統合型データ駆動回路構造。
【請求項２】
前記各組のデータ駆動回路の電流保存複製モジュールにおいて、複製電流信号は予定電圧によって発生することを特徴とする請求項１記載の統合型データ駆動回路構造。
【請求項３】
前記統合型データ駆動回路構造は更に、デジタル／アナログ電流変換器の前方に電気的に接続されてデジタル信号の電位を調整するための少なくとも一つのレベルシフターを具えることを特徴とする請求項１記載の統合型データ駆動回路構造。
【請求項４】
前記統合型データ駆動回路構造は更に、複数のスイッチ信号を複数組のデータ駆動回路における制御回路に出力するシフトレジスターを具え、そのうち各スイッチ信号は対応する組となるデータ駆動回路を変換保存段階と再生調節段階に切り替えさせることを特徴とする請求項１記載の統合型データ駆動回路構造。
【請求項５】
前記スイッチ信号が高電位にある場合、該スイッチ信号に対応する前記組となるデータ駆動回路は変換保存段階にあり、スイッチ信号を受信する制御回路はデジタル／アナログ電流変換器と前記組となるデータ駆動回路の電流保存複製モジュールとを接続し、デジタル／アナログ電流変換器により発生するアナログ電流信号を電流保存複製モジュールに導通し、電流保存複製モジュールはアナログ電流信号を導通するに必要な予定電圧を保存することを特徴とする請求項４記載の統合型データ駆動回路構造。
【請求項６】
前記電流保存複製モジュールは少なくとも一つのコンデンサーと、複数のＭＯＳトランジスターもしくは薄膜トランジスターとを具え、前記予定電圧値はそのうち一つのトランジスターのゲート−ソース電圧であることを特徴とする請求項５記載の統合型データ駆動回路構造。
【請求項７】
前記スイッチ信号が低電位にある場合、スイッチ信号に対応する前記組となるデータ駆動回路は再生調節段階にあり、スイッチ信号を受信する制御回路はデジタル／アナログ電流変換器と前記組となるデータ駆動回路の電流保存複製モジュールとの間の経路を切断し、複製電流信号を対応するデータラインに導通することを特徴とする請求項４記載の統合型データ駆動回路構造。
【請求項８】
前記デジタル／アナログ電流変換器が電流調節型デジタル／アナログ電流変換器であることを特徴とする請求項１記載の統合型データ駆動回路構造。
【請求項９】
前記表示デバイスは有機発光ダイオードディスプレイ、ポリマー発光ダイオードディスプレイまたはその他の電流駆動のディスプレイであることを特徴とする請求項１記載の統合型データ駆動回路構造。
【請求項１０】
デジタル信号を受信するために電流駆動の表示デバイスに使用される統合型データ駆動回路構造であって、該統合型データ駆動回路構造は、
デジタル信号の電位を調整する少なくとも一つのレベルシフターと、
レベルシフターと電気的に接続されてデジタル信号をアナログ電流信号に変換する少なくとも一つの電流調節型デジタル／アナログ電流変換器と、
デジタル／アナログ電流変換器と電気的に接続され、表示デバイスにおける複数のデータラインを駆動する複数組のデータ駆動回路とを含み、
各組のデータ駆動回路は、
変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階において予定電圧によって発生してアナログ電流信号とほぼ同じ複製電流信号を対応するデータラインに導通する電流保存複製モジュールと、
デジタル／アナログ電流変換器と電流保存複製モジュールとの間に電気的に接続され、該組のデータ駆動回路を変換保存段階と再生調節段階に切り替えさせる制御回路を含むことを特徴とする統合型データ駆動回路構造。
【請求項１１】
前記統合型データ駆動回路構造は更に、複数のスイッチ信号を複数組のデータ駆動回路における制御回路に出力する少なくとも一つのシフトレジスターを具え、そのうち各スイッチ信号は対応する組となるデータ駆動回路を変換保存段階と再生調節段階に切り替えさせることを特徴とする請求項１０記載の統合型データ駆動回路構造。
【請求項１２】
前記スイッチ信号が高電位にある場合、スイッチ信号に対応する前記組となるデータ駆動回路は変換保存段階にあり、スイッチ信号を受信する制御回路はデジタル／アナログ電流変換器と前記組となるデータ駆動回路の電流保存複製モジュールとを接続し、デジタル／アナログ電流変換器により発生するアナログ電流信号を電流保存複製モジュールに導通し、電流保存複製モジュールはアナログ電流信号を導通するに必要な予定電圧を保存することを特徴とする請求項１１記載の統合型データ駆動回路構造。
【請求項１３】
前記電流保存複製モジュールは少なくとも一つのコンデンサーと、複数のＭＯＳトランジスターもしくは薄膜トランジスターとを具え、前記予定電圧値はそのうち一つのトランジスターのゲート−ソース電圧であることを特徴とする請求項１２記載の統合型データ駆動回路構造。
【請求項１４】
前記スイッチ信号が低電位にある場合、スイッチ信号に対応する前記組となるデータ駆動回路は再生調節段階にあり、スイッチ信号を受信する制御回路はデジタル／アナログ電流変換器と前記組となるデータ駆動回路の電流保存複製モジュールとの間の経路を切断し、複製電流信号を対応するデータラインに導通することを特徴とする請求項１１記載の統合型データ駆動回路構造。
【請求項１５】
前記各組のデータ駆動回路におけるデータラインは複数のピクセルとそれぞれ対応し、複数のピクセルはマトリックス方式で配列されて電流保存複製機能を持つことを特徴とする請求項１４記載の統合型データ駆動回路構造。
【請求項１６】
前記複数のピクセルは複数のスキャンラインに対応し、前記組となるデータ駆動回路が再生調節段階にある場合、少なくとも一つのスキャンラインは対応するピクセルを作動させ、データラインが複製電流信号を対応するピクセルに導通するようにさせることを特徴とする請求項１５記載の統合型データ駆動回路構造。
【請求項１７】
前記表示デバイスは有機発光ダイオードディスプレイ、ポリマー発光ダイオードディスプレイまたはその他の電流駆動のディスプレイであることを特徴とする請求項１０記載の統合型データ駆動回路構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は電流駆動の表示デバイスに使用される統合型データ駆動回路構造に関し、特にデジタル／アナログ電流変換器と複数組のデータ駆動回路を含み、電流保存複製機能の持つ統合型データ駆動回路構造に関する。
【０００２】
【従来の技術】
有機発光ダイオードは電流駆動デバイスであり、その光度は通過電流によって決められる。現在有機発光ダイオードがマトリックス式ディスプレイにおける応用は有機発光ダイオードの駆動電流を制御することによって、それぞれの光度（グレイスケール値とも称する）を表示させる。スキャンライン駆動方法の差異によって、マトリックス式有機発光ダイオードディスプレイは受動型マトリックスディスプレイと能動型マトリックスディスプレイと二種類に分けられる。受動型マトリックスディスプレイはスキャンラインを順次駆動する方法によって、それぞれの行／列におけるピクセルを一つずつ駆動するため、各行／列におけるピクセルの発光時間はディスプレイの走査周波数とスキャンラインの数量に限られ、大画面と高解像度（スキャンラインの増加に等しい）のディスプレイに不向きである。能動型マトリックスディスプレイは各ピクセルにおいて独立したピクセル回路を形成する。図１を参照されたい。図１はピクセル２０の回路構造を表わす説明図である。図１におけるピクセル２０はコンデンサーＣ１と、有機発光ダイオードＤと、複数のＭＯＳトランジスターもしくは薄膜トランジスターＴ１〜Ｔ４を含み、ピクセル２０の回路を通して有機発光ダイオードＤの駆動電流Ｉを制御するため、大画面と高解像度の要求においても、各ピクセル２０に安定した駆動電流Ｉを持続的に提供し、ディスプレイの光度の均一性を向上させる。
【０００３】
有機発光ダイオードディスプレイシステムにおいて、前述の複数のマトリックス方式で配列されるピクセルに対応するデータ駆動回路構造を図２に示す。図２は従来のデータ駆動回路構造１１のブロック図である。注意すべき点は、有機発光ダイオードディスプレイの光度は電流によって制御され、デジタル／アナログ変換器に関わるデバイスはデジタルデータをアナログ電流に変換するデジタル／アナログ変換回路でなければならず、いわばデジタル／アナログ電流変換回路である。同時に、関連のピクセルは図１におけるピクセル２０のような電流駆動のピクセルでなければならない。図２は従来の表示デバイスにおけるデータ駆動回路構造１１及びマトリックス方式で配列される複数のピクセル２０と、複数のピクセルに対応する複数のスキャンライン２１を表わす。データ駆動回路構造１１はシフトレジスター１６と複数組のデータ駆動回路１０を含み、各組のデータ駆動回路１０はレベルシフター１２と、ラッチ１４と、デジタル／アナログ電流変換器１８を含む。一定時間内において少なくとも一組のデータ駆動回路１０がデジタル信号を受信するために作動し、該組のデータ駆動回路１０のレベルシフター１２はデジタル信号（ここでは六ビットのデジタル信号）を受信して電位を調整する。ラッチ１４はレベルシフターの後ろに電気的に接続され、デジタル信号をバッファリングする機能を持つようになり、ラッチ１４は六ビットのデジタル信号をラッチングできる。ゆえに従来の技術においてラッチ１４は六ビットのラッチであり、シフトレジスター１６はシフトレジスター信号を出力してディスプレーにおけるピクセル２０に対応するデジタル信号を一回に全部レベルシフターへ送信し、レベルシフターに電圧を調整してバッファリングさせてから、デジタル信号をラッチ１４に送信し、ラッチ１４にレベルシフティングとバッファリングさせる。
【０００４】
図２を参照するに、作動する該組のデータ駆動回路１０におけるデジタル／アナログ電流変換器１８はラッチ１４から出力されるデジタル信号を受信でき、デジタルデータをアナログ電流信号に変換し、アナログ電流信号を対応するデータライン１９に出力する。データライン１９は複数のピクセル２０と電気的に接続され、この時スキャンライン２１が作動しはじめ（電位が高電位になる）、このスキャンライン２１と接続されるピクセルをオンにする。かくして、組となるデータ駆動回路１０のデジタル／アナログ電流変換器１８はデータラインとスキャンライン２１にオンにされたピクセル２０と短絡し、デジタル／アナログ電流変換器１８はアナログ電流信号をそれと接続されるピクセル２０にまで導通し、組となるデータ駆動回路１０はアナログ電流信号によってパネルのグレイスケール色合いを制御する。前述の従来の技術の基本構造は数多くの液晶ディスプレイのデータ駆動回路の設計に関わる特許と文献に掲げられ、有機発光ダイオードディスプレイはその構造をわずかに変更するものであり、例えば液晶ディスプレイのデジタル／アナログ変換器をデジタル／アナログ電流変換器に入れ替える。１９９６年ＳＩＤ  ９６  Ｄｉｇｅｓｔ誌の”Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙ−Ｓｉ  ＴＦＴ−ＬＣＤ  ｗｉｔｈ  ｉｎｔｅｇｒａｔｅｄ  ６−ｂｉｔ  Ｄｉｇｉｔａｌ  Ｄａｔａ  Ｄｒｉｖｅｒ”において、Ｙｏｊｉｒｏ  Ｍａｔｓｕｅｄａ及びその他は低温ポリシリコン技術によってデータ駆動回路をガラスに製作し、デジタル六ビットのデータ駆動回路構造を掲示する。更にアメリカ合衆国特許第６，２５６，０２４号”Ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ”において、Ｍａｅｋａｗａ及びその他は前述に類似する液晶ディスプレイの構造を掲示する。
【０００５】
四ビットデジタルデータ入力のパネルを例にとれば、Ｊ．  Ｋａｎｉｃｋｉ及びその他（アメリカ合衆国ミシガン大学）は簡単なデジタル／アナログ電流変換器回路を掲示する。寸法比率が１：２：４：８である四つの薄膜トランジスターを具える電流ソースによって十六種類のグレイスケール電流Ｉｇを発生させる。図３を参照されたい。図３は図２におけるデジタル駆動回路１０の一組におけるデジタル／アナログ電流変換器１８を表わす説明図である。図示によれば、デジタル／アナログ電流変換器１８は複数のトランジスターＴ５〜Ｔ９によって構成される。グレイスケール電流Ｉｇは四個の寸法比率が１：２：４：８である薄膜トランジスターＴ１〜Ｔ４によって制御されるため、万一そのうちいずれかの薄膜トランジスターの閾値電圧と移動度により多い変化量が生じれば、グレイスケール電流Ｉｇは直ちに影響され、進んで対応するパネルのピクセル（例えば図１と図２におけるピクセル２０）の表示均一性は影響される。なお、かかるデジタル／アナログ電流変換器１８の出力インピーダンスが足りず、デジタル／アナログ電流変換器１８を通過する電流の影響を受けやすく、デジタル／アナログ電流変換器１８の出力電圧が出力電流によって変わり、デジタル／アナログ電流変換器１８に対応するピクセル（例えば図１と図２におけるピクセル２０）とが短絡するとき、その出力電流は安定した十六個のグレイスケール電流ではなくなる。よって、従来のデータ駆動回路１０には未だに改善する余地がある。
【０００６】
【発明が解決しようとする課題】
この発明は前述の問題を解決するため、電流保存複製機能の持ち、デジタル／アナログ電流変換器と複数組のデータ駆動回路とを含み、そのうち各組のデータ駆動回路は電流保存複製モジュールを含む統合型データ駆動回路構造を提供することによって、安定したグレイスケール電流を提供して表示デバイスを駆動することを課題とする。
【０００７】
【課題を解決するための手段】
この発明は電流駆動の表示デバイスに使用されてデジタル信号を受信する統合型データ駆動回路構造を提供する。該統合型データ駆動回路構造は、受信したデジタル信号をアナログ電流信号に変換する少なくとも一つのデジタル／アナログ電流変換器と、デジタル／アナログ電流変換器と電気的に接続され、表示デバイスにおける複数のデータラインを駆動する複数組のデータ駆動回路とを含む。各組のデータ駆動回路は、変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階においてアナログ電流信号とほぼ同じ複製電流信号を対応するデータラインに導通する電流保存複製モジュールと、デジタル／アナログ電流変換器と電流保存複製モジュールとの間に電気的に接続され、該組のデータ駆動回路を変換保存段階と再生調節段階に切り替えさせる制御回路とを含む。
【０００８】
この発明は電流駆動の表示デバイスに使用されてデジタル信号を受信する統合型データ駆動回路構造を提供する。該統合型データ駆動回路構造は、デジタル信号の電位を調整する少なくとも一つのレベルシフターと、レベルシフターと電気的に接続されてデジタル信号をアナログ電流信号に変換する少なくとも一つの電流調節型デジタル／アナログ電流変換器と、デジタル／アナログ電流変換器と電気的に接続され、表示デバイスにおける複数のデータラインを駆動する複数組のデータ駆動回路とを含む。各組のデータ駆動回路は、変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階において予定電圧によって発生してアナログ電流信号とほぼ同じ複製電流信号を対応するデータラインに導通する電流保存複製モジュールと、デジタル／アナログ電流変換器と電流保存複製モジュールとの間に電気的に接続され、該組のデータ駆動回路を変換保存段階と再生調節段階に切り替えさせる制御回路を含む。
【０００９】
かかる電流駆動の表示デバイスに使用されてデジタル信号を受信する統合型データ駆動回路構造の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【００１０】
【発明の実施の形態】
図４を参照するに、図４はこの発明による統合型データ駆動回路構造３１のブロック図である。統合型データ駆動回路構造３１は電流駆動の表示デバイスに応用される。図４にはまたマトリックス方式で配列される複数のピクセル４０と、複数のピクセル４０に対応する複数のスキャンライン４１とを表わす。統合型データ駆動回路構造３１は受信したデジタル信号（この実施例においては六ビットのデジタル信号）の電位を調整するレベルシフター３２と、デジタル／アナログ電流変換器３８と、複数組のデータ駆動回路３０ａ、３０ｂ、…、３０ｊを含む。レベルシフター３２は受信したデジタル信号の電位を調整し、デジタル／アナログ電流変換器３８はレベルシフター３２の後ろに電気的に接続され、デジタル信号をアナログ電流信号に変換し、デジタル／アナログ電流変換器３８とレベルシフター３２を共用する複数組のデータ駆動回路３０ａ、３０ｂ、…、３０ｊはデジタル／アナログ電流変換器３８の後ろに電気的に接続され、表示デバイスの複数のデータライン３９ａ、３９ｂ、…、３９ｊ（複数のデータライン３９ａ、３９ｂ、…、３９ｊは複数組のデータ駆動回路３０ａ、３０ｂ、…、３０ｊとそれぞれ対応する）を駆動する。複数組のデータ駆動回路３０ａ、３０ｂ、…、３０ｊはそれぞれ電流保存複製モジュール４２ａ、４２ｂ、…、４２ｊと制御回路４４ａ、４４ｂ、…、４４ｊを含む。電流保存複製モジュール（４２ａ、４２ｂ、…、４２ｊにおける一つ）は変換保存段階においてアナログ電流信号を導通するに必要な予定電圧を保存し、再生調節段階において複製電流信号を電流保存複製モジュール（４２ａ、４２ｂ、…、４２ｊにおける一つ）に対応するデータライン（３９ａ、３９ｂ、…、３９ｊにおける一つ）にまで導通し、複製電流信号は予定電圧によって発生してアナログ電流信号とほぼ同じである。制御回路４４ａ、４４ｂ、…、４４ｊはそれぞれデジタル／アナログ電流変換器３８と電流保存複製モジュール４２ａ、４２ｂ、…、４２ｊとの間に電気的に接続され、そのうち一つの制御回路に対応する該組のデータ駆動回路（３０ａ、３０ｂ、…、３０ｊにおける一つ）を変換保存段階と再生調節段階に切り替えさせる。
【００１１】
実際の実施において、ラッチでレベルシフター３２に取って代わってもよく、レベルシフター３２（或いはラッチ）の数量は限られず、もしくはレベルシフター３２をシステムから取り外してもこの発明の範囲内に属する。ただし、デジタル信号の電位を調整するレベルシフター３２がなければ、デジタル信号は大振幅信号の形式でデータ駆動回路３０ａ、３０ｂ、…、３０ｊに入力され、システムの安定性と電力消費に影響がある。図４におけるデータ駆動回路構造３１は更にシフトレジスター３６を具え、シフトレジスター３６は複数組のデータ駆動回路３０ａ、３０ｂ、…、３０ｊにそれぞれ対応する複数のスイッチ信号ＳＷａ、ＳＷｂ、…、ＳＷｊを出力し、前述の変換保存段階と再生調節段階との切り替えは各組のデータ駆動回路（３０ａ、３０ｂ、…、３０ｊにおける一つ）の制御回路（４４ａ、４４ｂ、…、４４ｊにおける一つ）が対応するスイッチ信号（ＳＷａ、ＳＷｂ、…、ＳＷｊにおける一つ）に合わせて行われる。実際の実施において、複数のスイッチ信号ＳＷａ、ＳＷｂ、…、ＳＷｊは図４に示されるようにシフトレジスター３６によって発生し、または複数のシフトレジスター３６によって発生してもよい。即ち、シフトレジスター３６の数量は限られず、複数のスイッチ信号ＳＷａ、ＳＷｂ、…、ＳＷｊは付加の関連制御モジュールによって発生してもよい。
【００１２】
図５を参照するに、図５は図４における統合型データ駆動回路構造３１を表わす説明図である。即ち図５は図４におけるデジタル／アナログ電流変換器３８と関連の複数組のデータ駆動回路３０ａ、３０ｂ、…、３０ｊ（各組のデータ駆動回路３０ａ、３０ｂ、…、３０ｊはそれぞれ電流保存複製モジュール４２ａ、４２ｂ、…、４２ｊと制御回路４４ａ、４４ｂ、…、４４ｊを含む）を選んで、更にそれに対応する複数のデータライン３９ａ、３９ｂ、…、３９ｊと合わせて説明するものである。注意すべき点は、図５は前述における変換保存段階を表わすことである。デジタル／アナログ電流変換器３８は図５において電流調節型デジタル／アナログ電流変換器３８であり、より高い出力インピーダンスを具え、デジタル／アナログ電流変換器３８を通過する電流による出力電圧値への影響が少ない。各制御回路４４ａ、４４ｂ、…、４４ｊはデジタル／アナログ電流変換器３８と対応する電流保存複製モジュール４２ａ、４２ｂ、…、４２ｊとの間に電気的に接続されてスイッチ信号ＳＷａ、ＳＷｂ、…、ＳＷｊを受信するもので、二つのトランジスターＴ１０、Ｔ１１によって構成されると見なしてもよい。この実施例による各電流保存複製モジュール４２ａ、４２ｂ、…、４２ｊはコンデンサーＣと、複数のＭＯＳトランジスターもしくは薄膜トランジスターを具え、そのうちコンデンサーＣはアナログ電流信号を導通するに必要な予定電圧を保存する機能を持つ。適当な外部電圧ソース（例えばＶｄｄ、Ｖｂｉａｓ）と、電流ソース（ｉ、２ｉ、…、２Ｎ−１ｉ）と、データ入力（Ｄ０、Ｄ１、…、ＤＮ−１）と、接地などの動作条件を提供する場合においては、統合型データ駆動回路構造３１は関連動作を行える。
【００１３】
一組のデータ駆動回路（３０ａ、３０ｂ、…、３０ｊにおける一つ）の制御回路（４４ａ、４４ｂ、…、４４ｊにおける一つ、例えば図５におけるデータ駆動回路３０ａの制御回路４４ａ）は受信した対応するスイッチ信号ＳＷａが高電位にある場合、該組のデータ駆動回路３０ａは変換保存段階にあり、本来図４におけるレベルシフター３２によって調整されるデジタル信号は図５におけるデジタル／アナログ電流変換器３８によって処理された後、対応するアナログ電流信号を出力する。変換保存段階において、スイッチ信号ＳＷａが高電位にあるため、制御回路４４ａのトランジスターＴ１１ａはオフにされ、制御回路４４ａはデータライン３９ａにまでの経路を切断し、トランジスターＴ１０ａはオンにされて作動し、即ち制御回路４４ａはデジタル／アナログ電流変換器３８と電流保存複製モジュール４２ａとの間の経路を接続し、アナログ電流信号を電流保存複製モジュール４２ａにまで導通する（図５における電流方向を表わす矢印Ｉｃの通り）。
【００１４】
この時アナログ電流信号は電流保存複製モジュール４２ａにおける電圧ＶｄｄとコンデンサーＣａと接続されるＰ型ＭＯＳトランジスターＴａとコンデンサーＣａを通過し、コンデンサーＣａにアナログ電流信号を導通するに必要な予定電圧を保存させる。言い換えれば、この実施例において、予定電圧はＰ型ＭＯＳトランジスターＴａのゲート−ソース電圧（Ｖｇｓ）である。注意すべき点は、まず、電流保存複製モジュール４２ａはＭＯＳトランジスターまたは薄膜トランジスターによって構成されてもよく、即ち、予定電圧はＰ型薄膜トランジスターＴａのゲート−ソース電圧（Ｖｇｓ）であってもよいことである。
【００１５】
実際に、この実施例における電流保存複製モジュール４２ａについての主要な技術特徴は特定の電圧を保存してアナログ電流信号の導通に提供することにあるため、その他のトランジスターとコンデンサーＣａもしくは回路デバイスからなる結合もこの実施例における電流保存複製モジュール４２ａに属する。もっとも、回路デバイスの結合によって、前述の変換保存段階の切り替えを行うため、制御回路４４ａが受信するスイッチ信号ＳＷａは必ずしもこの実施例のような高電位であるわけでなく、適当な調整は必要である。同じ論理はその他のデータ駆動回路３０ｂ、…、３０ｊにも適用する。
【００１６】
前述のスイッチ信号ＳＷａが低電位に戻る場合、該組のデータ駆動回路３０ａは再生調節段階になり、この時次の組のデータ駆動回路３０ｂ（例えば図５におけるデータ駆動回路３０ｂはデータ駆動回路３０ａの次の組のデータ駆動回路である）は対応する高電位のスイッチ信号ＳＷｂを受信し、データ駆動回路３０ｂが変換保存段階にあるようにさせ、図６における電流方向ＩＣにあたる電流を発生させる。
【００１７】
図６を参照するに、図６は図５におけるデータ駆動回路３０ａが再生調節段階における動作を表わす説明図である。図６におけるデバイスの機能と符号付けは図５と同じである。図６は該組のデータ駆動回路３０ａが再生調節段階において、その次の組のデータ駆動回路３０ｂは変換保存段階にあることを表わす。よって、変換保存段階（または再生調節段階）は複数組のデータ駆動回路３０ａ、３０ｂ、…、３０ｊにおいて順次に現れ、各組のデータ駆動回路３０ａ、３０ｂ、…、３０ｊにとって、変換保存段階と再生調節段階は交替に現れる作動モードである。該組のデータ駆動回路３０ａは受信するスイッチ信号ＳＷａが高電位から低電位に変わった後、制御回路４４ａ（低電位のスイッチ信号ＳＷａはトランジスターＴ１０ａをオフにする）はデジタル／アナログ電流変換器３８と電流保存複製モジュール４２ａとの接続を切断する。この時トランジスターＴ１１ａは作動し、電流保存複製モジュール４２ａは再生調節段階において複製電流信号をデータライン３９ａにまで導通し（図６における電流方向を表わす矢印Ｉｏの通り）、データライン３９ａと接続されるピクセル４０を駆動する。複製電流信号は電流保存複製モジュール４２ａが変換保存段階において保存した予定電圧によって発生する。予定電圧はアナログ電流信号を導通する必要に応じて保存維持されるため、複製電流信号は本来のデジタル／アナログ電流変換器３８によって発生されるアナログ電流信号とほぼ同じである。
【００１８】
注意すべき点は、図５における変換保存段階と同じく、トランジスターとコンデンサーＣａもしくは回路デバイスからなる結合はこの発明による電流保存複製モジュール４２ａに属するため、回路デバイスの結合によって、前述の変換保存段階の切り替えを行うために、制御回路４４ａが受信するスイッチ信号ＳＷａは適当な調整が必要であり、同じ論理はその他のデータ駆動回路３０ｂ、…、３０ｊにも適用することである。
【００１９】
図４と図６とを参照する。一組のデータ駆動回路（３０ａ、３０ｂ、…、３０ｊにおける一つ）がデジタル／アナログ電流変換器３８への経路を切断して対応するデータライン（３９ａ、３９ｂ、…、３９ｊにおける一つ）への経路を開放すると同時に、スキャンライン４１は作動し（電位が高電位になる）、スキャンライン４１と接続されるピクセル４０をオンにする。データ駆動回路３０ａを例にすれば、該組のデータ駆動回路３０ａの電流保存複製モジュール４２ａにおいて予定電圧を保存しているコンデンサーＣａと接続されるトランジスターＴａは、データライン３９ａと、スキャンライン４１にオンにされたピクセル４０と短絡する。即ち少なくとも一つのピクセル４０には電流保存複製モジュール４２ａによって導通された電流が注入され、その電流は本来デジタル信号から変換して得たアナログ電流信号とほぼ同じかやや低いである。スキャンライン４１がオフにされた後（電位が低電位になる）、電流を注入されたピクセル４０は電流保存複製機能の持つピクセル４０であるため、ピクセル４０は本来データライン３９ａから注入される電流信号と同じかそれに正比例する電流信号を複製し、電流信号をピクセル４０における有機発光ダイオードまたは有機ポリマー発光ダイオードに引き続き流通させ、ピクセル４０における有機発光ダイオードまたは有機ポリマー発光ダイオードに対応する光度をそのピクセル４０に対応するスキャンライン４１が再びオンにされるまで維持させる。
【００２０】
図７を参照するに、図７はこの発明による統合型データ駆動回路構造３１のタイミング図である。図７は図４から図６までのデータ駆動回路構造３１の動作を表わし、図５と図６におけるデータ駆動回路３０ａ、３０ｂの動作を例にする。図７によれば、変換保存段階（または再生調節段階）は複数組のデータ駆動回路３０ａ、３０ｂ、…、３０ｊにおいて順次に現れ、各組のデータ駆動回路３０ａ、３０ｂ、…、３０ｊにとって、変換保存段階と再生調節段階は交替に現れる。なお、図７は図４におけるスキャンライン４１がオフにされた後（電位が低電位になる）、対応するピクセル４０はピクセル電流複製段階にあることを表わす。
【００２１】
【発明の効果】
この発明による統合型データ駆動回路構造は有機発光ダイオードディスプレイ、有機ポリマー発光ダイオードまたはその他の電流駆動のディスプレイシステムに応用される。なお、この発明による統合型データ駆動回路構造はデジタル／アナログ電流変換器と複数組のデータ駆動回路を統合する。各組のデータ駆動回路は電流保存複製機能を具え、変換保存段階において予定電圧を保存し、再生調節段階において安定したグレイスケール電流を導通することによって、電流を安定化して構造を簡略化し、電力消費を節約する。
【図面の簡単な説明】
【図１】従来のピクセルの回路構造を表わす説明図である。
【図２】従来のデータ駆動回路構造のブロック図である。
【図３】図２におけるデジタル駆動回路の一組におけるデジタル／アナログ電流変換器を表わす説明図である。
【図４】この発明による統合型データ駆動回路構造のブロック図である。
【図５】図４における統合型データ駆動回路構造を表わす説明図である。
【図６】図５におけるデータ駆動回路が再生調節段階における動作を表わす説明図である。
【図７】この発明による統合型データ駆動回路構造のタイミング図である。
【符号の説明】
１０、３０              データ駆動回路
１１                    データ駆動回路構造
１２、３２              レベルシフター
１４                    ラッチ
１６、３６              シフトレジスター
１８、３８              デジタル／アナログ電流変換器
１９、３９              データライン
２０、４０              ピクセル
２１、４１              スキャンライン
３１                    統合型データ駆動回路構造
４２                    電流保存複製モジュール
４４                    制御回路
【図１】
2004272185.tif 000003
【図２】
2004272185.tif 000004
【図３】
2004272185.tif 000005
【図４】
2004272185.tif 000006
【図５】
2004272185.tif 000007
【図６】
2004272185.tif 000008
【図７】
2004272185.tif 000009