(57)【要約】【課題】接着性を増大させてＣＭＰ時の層間剥離を防止し、Ｃｕ導電体の抵抗を精確かつ一様に制御した、超低誘電率誘電体とデュアル・ダマシン型Ｃｕ相互接続構造の組合せを提供する。【解決手段】基板１上の電気的な相互接続構造３が、細孔形成剤を取り除いた表面領域をもつ第１のポーラス誘電体層５と、第１のポーラス誘電体層上に配置されたエッチ・ストップ層７を含み、エッチ・ストップ層が延びて、細孔形成剤を取り除いた第１のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっており、このようにして、その後の処理の間、接着性が改善される。【選択図】図２
2004165658.tif 000002
【特許請求の範囲】
【請求項１】
基板上の電気的接続構造であって、
細孔形成剤を取り除いた表面領域をもつ第１のポーラス誘電体層と、
前記第１のポーラス誘電体層上に配置されたエッチ・ストップ層とを備え、
前記エッチ・ストップ層が延びて、前記細孔形成剤を取り除いた前記第１のポーラス誘電体層の前記表面領域内の細孔を部分的に埋めるようになっている、電気的接続構造。
【請求項２】
前記エッチ・ストップ層上に配置された第２のポーラス誘電体層をさらに備える、請求項１に記載の電気的接続構造。
【請求項３】
前記第１のポーラス誘電体層と前記第２のポーラス誘電体層の少なくとも一方が有機誘電体材料から成る、請求項２に記載の電気的接続構造。
【請求項４】
前記第１のポーラス誘電体層と前記第２のポーラス誘電体層の少なくとも一方が、細孔が犠牲細孔形成剤の分解の結果として形成される材料から成る、請求項２に記載の電気的接続構造。
【請求項５】
前記第１のポーラス誘電体層と前記第２のポーラス誘電体層の少なくとも一方が、ポーラスＳｉＬＫ（商標）およびＧＸ−３ｐ（商標）からなる群から選択された材料から成る、請求項２に記載の電気的接続構造。
【請求項６】
前記第１のポーラス誘電体層が、６００〜５０００オングストロームの範囲の厚さを有する、請求項２に記載の電気的接続構造。
【請求項７】
前記第２のポーラス誘電体層が、６００〜５０００オングストロームの範囲の厚さを有する、請求項２に記載の電気的接続構造。
【請求項８】
前記エッチ・ストップ層が、前記ポーラス誘電体層に対してエッチング選択性をもつスピンオン材料から成る、請求項２に記載の電気的接続構造。
【請求項９】
前記エッチ・ストップ層が、ＨＯＳＰ（商標）、ＨＯＳＰ  ＢＥＳｔ（商標）、Ensemble（商標）エッチ・ストップ、Ensemble（商標）ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、請求項２に記載の電気的接続構造。
【請求項１０】
前記エッチ・ストップ層が、２００〜６００オングストロームの厚さを有する、請求項２に記載の電気的接続構造。
【請求項１１】
前記基板上のポーラス誘電体層の多層スタック内に形成される複数のパターン化された金属導体をさらに備え、前記スタックが少なくとも前記第１のポーラス誘電体層と、前記エッチ・ストップ層と、前記第２のポーラス誘電体層を含む、請求項２に記載の電気的接続構造。
【請求項１２】
前記パターン化された金属導体の少なくとも１つが電気的バイアである、請求項１０に記載の電気的接続構造。
【請求項１３】
前記パターン化された金属導体の少なくとも１つが、前記バイアに接続された線である、請求項１２に記載の電気的接続構造。
【請求項１４】
前記第１のポーラス誘電体層が、その中に形成された金属バイアを有する、請求項２に記載の電気的接続構造。
【請求項１５】
前記第２のポーラス誘電体層が、その中に形成された金属線を有する、請求項２に記載の電気的接続構造。
【請求項１６】
前記第２のポーラス誘電体層上に配置されたハード・マスク層をさらに備え、
前記ハード・マスク層が延びて、前記細孔形成剤を取り除いた前記第２のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、請求項２に記載の電気的接続構造。
【請求項１７】
前記ハード・マスク層が、前記ポーラス誘電体に対してエッチング選択性をもつ材料から成る、請求項１６に記載の電気的接続構造。
【請求項１８】
前記ハード・マスク層が、ＨＯＳＰ（商標）、ＨＯＳＰ  ＢＥＳｔ（商標）、Ensemble（商標）エッチ・ストップ、Ensemble（商標）ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、請求項１６に記載の電気的接続構造。
【請求項１９】
前記第１のポーラス誘電体層と前記第２のポーラス誘電体層の少なくとも一方が、ポーラスＳｉＬＫ（商標）およびＧＸ−３ｐ（商標）からなる群から選択された材料から成る、請求項１６に記載の電気的接続構造。
【請求項２０】
前記第１および第２のポーラス誘電体層が有機誘電体から成り、前記エッチ・ストップ層が、無機低誘電率誘電体材料と、無機／有機ハイブリッド材料のうちの一方である、請求項１６に記載の電気的接続構造。
【請求項２１】
前記無機低誘電率誘電体エッチ・ストップ層がポーラスである、請求項２に記載の電気的接続構造。
【請求項２２】
前記第１のポーラス誘電体層が有機誘電体材料から成る、請求項１に記載の電気的接続構造。
【請求項２３】
前記第１のポーラス誘電体層が、細孔が犠牲細孔形成剤の分解の結果として形成された材料から成る、請求項１に記載の電気的接続構造。
【請求項２４】
前記第１のポーラス誘電体層が、ポーラスＳｉＬＫ（商標）およびＧＸ−３ｐ（商標）からなる群から選択された材料から成る、請求項１に記載の電気的接続構造。
【請求項２５】
前記第１のポーラス誘電体層が、６００〜５０００オングストロームの範囲の厚さを有する、請求項１に記載の電気的接続構造。
【請求項２６】
前記エッチ・ストップ層が、前記誘電体層の前記ポーラス誘電体に対してエッチング選択性をもつスピンオン材料から成る、請求項１に記載の電気的接続構造。
【請求項２７】
前記エッチ・ストップ層が、ＨＯＳＰ（商標）、ＨＯＳＰ  ＢＥＳｔ（商標）、Ensemble（商標）エッチ・ストップ、Ensemble（商標）ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、請求項１に記載の電気的接続構造。
【請求項２８】
前記エッチ・ストップ層が、２００〜６００オングストロームの厚さを有する、請求項１に記載の電気的接続構造。
【請求項２９】
前記基板がその上に形成された接着促進剤層を有する半導体ウェーハである、請求項１に記載の電気的接続構造。
【請求項３０】
基板上に電気的相互接続構造を形成する方法であって、
細孔形成剤を取り除いた表面領域をもつ第１のポーラス誘電体層を提供するステップと、
前記第１のポーラス誘電体層上にエッチ・ストップ層を形成するステップとを含み、前記エッチ・ストップ層が延びて、前記細孔形成剤を取り除いた前記第１のポーラス誘電体層の前記表面領域内の細孔を部分的に埋めるようになっている、方法。
【請求項３１】
前記第１の表面領域から前記細孔形成剤を取り除くステップをさらに含む、請求項３０に記載の方法。
【請求項３２】
前記細孔形成剤が加熱により取り除かれる、請求項３１に記載の方法。
【請求項３３】
前記細孔形成剤がホット・プレート・ベーク・チャンバ中でベークすることにより取り除かれる、請求項３０に記載の方法。
【請求項３４】
前記エッチ・ストップ層上に第２のポーラス誘電体層を形成するステップをさらに含む、請求項３０に記載の方法。
【請求項３５】
前記第１のポーラス誘電体層と前記第２のポーラス誘電体層の少なくとも一方の中に、前記層中に最初に存在する犠牲細孔形成剤の分解により細孔を形成するステップをさらに含む、請求項３４に記載の方法。
【請求項３６】
前記第１のポーラス誘電体層中に金属バイアを形成するステップをさらに含む、請求項３４に記載の方法。
【請求項３７】
前記第２のポーラス誘電体層中に金属線を形成するステップをさらに含む、請求項３４に記載の方法。
【請求項３８】
前記基板上のポーラス誘電体層の多層スタック内に複数のパターン化された金属導体を形成するステップをさらに含み、前記スタックが少なくとも、前記第１のポーラス誘電体層、前記エッチ・ストップ層、および前記第２のポーラス誘電体層を含む、請求項３４に記載の方法。
【請求項３９】
追加の誘電体層を追加するステップと、
導体を追加することにより前記構造を完成させるステップと
をさらに含む、請求項３８に記載の方法。
【請求項４０】
前記誘電体層をポーラスにするために前記誘電体層をキュアするステップをさらに含む、請求項３９に記載の方法。
【請求項４１】
前記スタック中の、前記第１のポーラス誘電体層、前記エッチ・ストップ層、および前記第２のポーラス誘電体層が、単一ステップでキュアされる、請求項４０に記載の方法。
【請求項４２】
前記キュアするステップが、約３００℃〜約４５０℃の温度で約１５分〜約３時間の間行われるファーネス・キュア・ステップである、請求項４１に記載の方法。
【請求項４３】
前記第１および第２のポーラス誘電体層から残留細孔形成剤が前記キュアするステップの間に取り除かれる、請求項４０に記載の方法。
【請求項４４】
前記キュアするステップ中に、前記残留細孔形成剤が、低分子量化合物に分解し、前記第１および第２のポーラス誘電体層と前記埋設エッチ・ストップ層の空隙を通して、前記層から外へ拡散する、請求項４０に記載の方法。
【請求項４５】
前記スタック中の前記誘電体層が単一ツール中で順次塗布した後にキュアされる、請求項４０に記載の方法。
【請求項４６】
前記ツールが高温のホット・プレート・ベーキング・チャンバを含むスピン・コーティング・ツールである、請求項４５に記載の方法。
【請求項４７】
前記パターン化された金属導体の少なくとも１つを、電気的バイアとして形成するステップをさらに含む、請求項３８に記載の方法。
【請求項４８】
前記パターン化された金属導体の少なくとも１つを、前記バイアに接続された線として形成するステップをさらに含む、請求項４７に記載の方法。
【請求項４９】
前記第２のポーラス誘電体層上にハード・マスク層を形成するステップをさらに含み、前記ハード・マスク層が延びて、前記細孔形成剤を取り除いた、前記第２のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、請求項３４に記載の方法。
【請求項５０】
前記第１のポーラス誘電体層および前記第２のポーラス誘電体層の少なくとも一方中に犠牲細孔形成剤の分解によって細孔を形成するステップをさらに含む、請求項４９に記載の方法。
【請求項５１】
前記第１のポーラス誘電体層、前記エッチ・ストップ層、前記第２のポーラス誘電体層、および前記ハード・マスク層が、単一ステップでキュアされる、請求項４９に記載の方法。
【請求項５２】
前記キュアするステップが、約３００℃〜約４５０℃の温度で約１５分〜約３時間の間行われるファーネス・キュア・ステップである、請求項５１に記載の方法。
【請求項５３】
前記キュアするステップ中に、残留細孔形成剤が、低分子量化合物に分解し、前記第１および第２のポーラス誘電体層、前記埋設エッチ・ストップ層、および前記ハード・マスク層の空隙を通して、前記構造から外へ拡散する、請求項５１に記載の方法。
【請求項５４】
前記第２のポーラス誘電体層上に研磨ストップ層を形成するステップをさらに含み、前記研磨ストップ層が延びて、前記細孔形成剤を取り除いた前記第２のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、請求項３４に記載の方法。
【請求項５５】
前記第１のポーラス誘電体層中に細孔形成剤の分解により細孔を形成するステップをさらに含む、請求項３０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、およびその他の高速ＩＣ用の相互接続構造に関する。本発明は、高速化された回路速度、精確な導体抵抗値、改善された機械的完全性を有する超低誘電率（low-k）相互接続構造を提供する。本発明はまた、以下の説明で明らかとなる多くの付加的な利点を提供する。
【背景技術】
【０００２】
本出願は、３５Ｕ．Ｓ．Ｃ．１１９（ｅ）の下に２００１年１２月１３日出願の仮特許出願第６０／３３９，７３４号に基づく優先権を主張するものである。
【０００３】
本出願は、本出願と同じ譲受人に譲渡され、同日に出願された「ImprovedToughness, Adhesion and Smooth Metal Lines of Porous Low-k DielectricInterconnect Structures」という名称の米国特許出願第１０／２９０６８２号（整理番号ＹＯＲ９２００２０１５２ＵＳ１）に関する。
【０００４】
本出願は、本出願と同じ譲受人に譲渡され、２００１年２月２８日に出願された「Low-kDielectric Interconnect Structure Comprised of a Multi Layer of Spin-On PorousDielectrics」という名称の特許出願第０９／７９５，４３１号に関する。この出願の内容は、本願明細書に参照により援用される。
【０００５】
多くの低誘電率誘電体とデュアル・ダマシン型Ｃｕ相互接続構造との組合せが知られている。ＳｉＬＫ（商標）を低誘電率誘電体材料として使用できるデュアル・ダマシン・プロセスの一例については、米国特許第６，３８３，９２０号を参照されたい。この特許は、本発明と同じ譲受人に譲渡され、本明細書にすべてが記載される場合と同様に参照によりその全体が援用される。将来の集積回路世代におけるＲＣ遅延の必要な低減を実現するために、ポーラス材料を誘電体として使用しなければならない。さらに、ポーラス有機材料の孔径が５〜２０ナノメートルなので、滑らかな金属線底部をもたらすのに埋設エッチ・ストップ層が必要である。これらの構造は、銅の化学的機械研磨（ＣＭＰ）を含むいくつかの処理ステップを経なければならず、これらのステップは誘電体スタック内で層間剥離をもたらし得るストレスを生成する。この層間剥離は、エッチ・ストップ部における誘電体界面への接着力が弱いために起こる可能性がある。
【特許文献１】特許出願第０９／７９５，４３１号、「Low-k DielectricInterconnect Structure Comprised of a Multi Layer of Spin-On Porous Dielectrics」、２００１年２月２８日出願
【特許文献２】米国特許第６，３８３，９２０号
【特許文献３】ＰＣＴ国際特許出願ＷＯ００／３１１８３号、Kenneth, J.Bruza他、「A composition containing a cross-linkable matrix precursor and aporogen, and a porous matrix prepared therefrom」
【特許文献４】米国特許第６，２１８，０２０号、Nigel P. Hacker他、「Dielectricfilms from organohydridosiloxane resin with high organic content」
【特許文献５】米国特許第６，１７７，１９９号、Nigel P. Hacker他、「Dielectricfilms from organohydridosiloxane resin with low organic content」
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の一目的は、接着性を増大させてＣＭＰ時の層間剥離を防止し、Ｃｕ導電体の抵抗を精確かつ一様に制御した、超低誘電率誘電体とデュアル・ダマシン型Ｃｕ相互接続構造の組合せを提供することである。
【０００７】
本発明の一目的は、接着性の改善された埋設ＲＩＥストップを備え、多層のスピン・コーティングした誘電体層に基づくポーラス誘電体スタックを提供することである。
【０００８】
本発明の他の目的は、本発明の構造を作成する方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明によれば、基板上の電気的相互接続構造は、細孔形成剤（porogen）を取り除いた表面領域を備える第１のポーラス誘電体層と、エッチ・ストップ層が延びて、細孔形成剤を取り除いた第１のポーラス誘電体層の表面領域内の細孔を部分的に埋めるように第１のポーラス誘電体層上に配置されたエッチ・ストップ層を備える。この構造はさらに、第１のポーラス誘電体層上に配置された第２のポーラス誘電体層を備える。第１のポーラス誘電体層と第２のポーラス誘電体層の少なくとも一方は、ポーラスＳｉＬＫ（商標）、ＧＸ−３ｐ（商標）、または製造業者によって提供される材料の一構成成分であり得る犠牲細孔形成剤の分解によって細孔が形成される他のポーラス低誘電率誘電体材料から構成される。この種の材料については、Kenneth,J. Bruza他による「A composition containing a cross-linkable matrix precursor and aporogen, and a porous matrix prepared therefrom」という名称のＰＣＴ国際特許出願ＷＯ００／３１１８３に記載されている。この特許は、TheDow Chemical Company社に譲渡され、その内容の全体が参照により本明細書に援用される。そのエッチ・ストップ層は、ＨＯＳＰ（商標）、ＨＯＳＰ  ＢＥＳｔ（商標）、Ensemble（商標）エッチ・ストップ（EtchStop）、Ensemble（商標）ハード・マスク（Hard Mask）、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、シロキサン、またはその他のポーラス誘電体に対するエッチング選択性をもつスピンオン材料から構成され得る。この種の材料については、AlliedSignal Inc.社に譲渡されたNigel P Hacker他の「Dielectric films from organohydridosiloxaneresin with high organic content」という名称の米国特許第６，２１８，０２０号、およびAllied Signal Inc.社に譲渡されたNigelP. Hacker他の「Dielectric films from organohydridosiloxane resin with low organiccontent」という名称の米国特許第６，１７７，１９９号に記載されている。これらの特許の内容は、全体が参照により本明細書に援用される。
【００１０】
この構造は、基板上のポーラス誘電体層の複数層スタック内に形成された複数のパターン化した金属導体を備えることができる。このスタックは少なくとも第１のポーラス誘電体層と第２のポーラス誘電体層を含む。第１のポーラス誘電体層中に配置されるパターン化した金属導体の少なくとも１つは電気的バイアであり得る。第２のポーラス誘電体層中に配置されるパターン化した金属導体の少なくとも１つはバイアに接続される線であり得る。この構造は、細孔形成剤を取り除いた第２の誘電体の表面領域に付着された、上部ハード・マスクまたは研磨ストップ層を含むことができる。このハード・マスクまたは研磨ストップ層は、ＨＯＳＰ（商標）、ＨＯＳＰ  ＢＥＳｔ（商標）、Ensemble（商標）エッチ・ストップ、Ensemble（商標）ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、シロキサン、またはその他のポーラス誘電体に対するエッチング選択性をもつスピンオン材料から構成され得る。この種の材料については、AlliedSignal Inc.社に譲渡されたNigel P. Hacker他の「Dielectric films from organohydridosiloxaneresin with high organic content」という名称の米国特許第６，２１８，０２０号、およびAllied Signal Inc.社に譲渡されたNigelP. Hacker他の「Dielectric films from organohydridosiloxane resin with low organiccontent」という名称の米国特許第６，１７７，１９９号に記載されている。これらの特許の内容は、全体が参照により本明細書に援用される。
【００１１】
本発明はまた、細孔形成剤を取り除いた表面領域をもつ第１のポーラス誘電体層を提供するステップと、エッチ・ストップ層が延びて、細孔形成剤を取り除いた第１のポーラス誘電体層の表面領域の細孔を部分的に埋めるように第１のポーラス誘電体層上にエッチ・ストップ層を形成するステップとを含む、基板上に電気的相互接続構造を形成する方法を対象とする。
【００１２】
本方法はまた、第１の表面領域から細孔形成剤を取り除くステップを含む。この細孔形成剤は、加熱することにより、特に熱い表面上でベークすることにより取り除くことができる。本方法はさらに、第１のポーラス誘電体層上に第２のポーラス誘電体層を形成するステップを含むことができる。第１のポーラス誘電体層と第２のポーラス誘電体層の少なくとも一方は、ポーラスＳｉＬＫ（商標）、ＧＸ−３ｐ（商標）、または犠牲細孔形成剤の分解によって細孔が形成される他のポーラス低誘電率誘電体材料から構成することができる。本方法は、第１のポーラス誘電体層中に金属バイアを形成するステップと、第２のポーラス誘電体層中に金属線を形成するステップをさらに含むこともできる。
【００１３】
本方法はさらに、基板上のポーラス誘電体層の複数層スタック内に複数のパターン化した金属導体を形成するステップを含むことができる。そのスタックは少なくとも第１のポーラス誘電体層と第２のポーラス誘電体層を含む。追加の誘電体層を追加することができ、導体を追加することによって構造を完成することができる。細孔形成剤を取り除いた、第２の誘電体の表面領域に、上部ハード・マスクまたは研磨ストップ層を付着することができる。
【００１４】
本方法は、その誘電体層をポーラス状態にするために誘電体層をキュアするステップをさらに含むことができる。スタック中の誘電体層を単一のツール中で順次付着した後に単一ステップでキュアすることが好ましい。誘電体塗布ツールは、高温のホット・プレート・ベーキング・チャンバを含むスピン・コーティング・ツールとすることができ、キュアするステップは、約３００℃〜約５００℃の温度で約１５分〜約３時間の間行われるファーネス・キュア・ステップでもよい。
【００１５】
したがって、本発明はまた、改善された接着性を有する、金属配線と、スピンオン埋設ＲＩＥストップを備えるデュアル・ダマシン型のポーラス低誘電率（low-k）相互接続構造との組合せを対象とする。本発明の構造のこの態様は、Ａ）単一ツール中で順次付着され、単一ファーネス・キュア・ステップでキュアされるすべてのスピンオン誘電体材料の多層構造、およびＢ）その誘電体多層構造中の複数のパターン化された金属導体から構成される。エッチ・ストップを付着する以前に、バイア・レベルのポーラスＳｉＬＫの表面近くの細孔形成剤を部分的に燃焼させることにより、改善された接着性が得られる。
【００１６】
本発明の構造は、その表面で細孔形成剤が部分的に燃焼するので、ポーラスＳｉＬＫとエッチ・ストップの間で接触表面積が増大する結果、従来のスピンオン埋設エッチ・ストップ構造に比べて改善された接着性を有する。本発明の構造は、表面近くの犠牲細孔形成剤の部分的な燃焼による細孔形成剤の燃焼以前にポーラスＳｉＬＫ層がある点で独特である。この結果、細孔の上部層がスピンオン埋設エッチ・ストップで部分的に埋められることになり、誘電体とエッチ・ストップ間の接着性の増大がもたらされる。
【００１７】
本発明の他のさらなる目的、利点、および特徴は、以下の明細書を添付の図面と併せ参照することにより理解されよう。図面では、同様な部品は同様な番号で示されている。
【発明を実施するための最良の形態】
【００１８】
図１を参照すると、シリコン基板は、その上に第１のポーラス低誘電率誘電体層５、エッチ・ストップ層７、および第２のポーラス低誘電率誘電体層９を有する。ファーネス・キュアによって、ポーラス低誘電率誘電体層５とエッチ・ストップ層７の間に弱い界面を生じる可能性がある。これは、スピンオン埋設エッチ・ストップ層をもつポーラスＳｉＬＫ（商標）（Dow Companyが所有権を持つ有機超低誘電率層間誘電体樹脂）のこの種の処理の際に、ポーラスＳｉＬＫ（商標）の線レベルとバイア・レベルの両方が埋設エッチ・ストップ層とともに付着されるまで、細孔形成剤が、ポーラスＳｉＬＫ（商標）中で燃焼し尽くされないからである。バイア・レベルのポーラスＳｉＬＫ（商標）中で細孔形成剤を完全燃焼させるには、すべての細孔形成剤がポーラスＳｉＬＫ（商標）膜から拡散するのに４３０℃で４０分間保持する必要があり、原材料のプロセス時間が非常に増大する。したがって、細孔形成剤を取り除かずにポーラスＳｉＬＫ（商標）膜を部分的に反応させるために、ポーラスＳｉＬＫ（商標）の下部層をホット・プレートで１〜３分間ベークする。最終的なキュア時に取り除かれる細孔形成剤の表面近傍濃度が高い場合、このベーク・サイクルにより、バイア・レベルのポーラスＳｉＬＫ（商標）とエッチ・ストップの間に弱い界面がもたらされ得る。
【００１９】
図２の（Ａ）〜（Ｄ）を参照すると、また以下により詳細に記述するように、本発明によれば、エッチ・ストップ（図２（Ｃ））を付着する以前にバイア・レベルのポーラスＳｉＬＫ（商標）の表面付近の細孔形成剤を部分燃焼することにより、改善された接着性が得られる。中間のホット・プレート・ベークの時間を増加し温度を上げることによって、表面付近の細孔形成剤を部分的に取り除くことができる。この結果、バイア・レベルのポーラスＳｉＬＫ（商標）とエッチ・ストップの間の接触表面積が大きくなり、改善された接着性がもたらされる。
【００２０】
図３を参照すると、基板１は、例えばトランジスタや導体要素アレイなどの電子デバイスを含むことができる。本発明による相互接続構造３が基板１上に形成される。構造３は第１のポーラスＳｉＬＫ（商標）誘電体層５から構成され、この誘電体層５は、高度に芳香族性の構造を有することもある６００〜５０００オングストロームの厚さを有し、約４２５℃まで熱的に安定であり、４５０℃以上のガラス転移温度、および低誘電率２．２を有する。厚さは、実施される技術に応じて広い範囲内で選択することができる。
【００２１】
厚さ２００〜６００オングストローム（より好ましくは２００〜３００オングストローム）で、ポーラス誘電体に対して少なくとも１０対１のエッチング選択性をもたらす原子組成を有するＨＯＳＰ（商標）（スピンオン・ハイブリッド有機／無機低誘電率誘電体）エッチ・ストップ層７を、第１のポーラスＳｉＬＫ（商標）層５上に配置する。この材料は、非ポーラスＳｉＬＫ（商標）に対して接着性が良く、４２５℃より高い温度まで熱的に安定であり、３．２以下の低誘電率を有する。
【００２２】
６００〜５０００オングストロームの厚さをもち、約４２５℃まで熱的に安定な高度に芳香族性の構造であり、４５０℃より高いガラス転移温度、および２．２の低誘電率を有する第２のポーラスＳｉＬＫ（商標）誘電体層９が、エッチ・ストップ層７上に配置される。
【００２３】
本明細書で述べたようにして細孔形成剤を取り除いた第２のポーラス誘電体層９の表面領域上に、上部ハード・マスクまたは研磨ストップ層１１を付着することもできる。
【００２４】
デュアル・ダマシン・プロセスによって形成されるパターン化した金属線１３およびバイア１４を、上述の誘電体多層構造内に形成する。
【００２５】
誘電体層５および９、ならびにエッチ・ストップ層７用に、その他の低誘電率スピン・コーティングされた材料を使用することもできる。層５および９用に使用できる他の材料の例は、ＧＸ−３ｐ（商標）、または犠牲細孔形成剤の分解の結果細孔が形成される他のポーラス低誘電率誘電体材料である。層７用に使用することができる他の材料の例は、ＨＯＳＰ  ＢＥＳｔ（商標）、Ensemble（商標）エッチ・ストップ、Ensemble（商標）ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、シロキサン、またはその他のポーラス誘電体に対するエッチング選択性をもつスピンオン材料である。
【００２６】
本発明による方法
Ａ．誘電体層スタックを形成する
本発明による相互接続構造３は、スピンオン技術により、基板１またはウェーハに塗布することができる。構造３中の第１の層５は、６００〜５０００オングストロームの所望の厚さのポーラス低誘電率誘電体であることが好ましい。１０００〜４０００ｒｐｍのスピン速度のスピンオン技術により、この低誘電率誘電体を塗布する。スピンした後、基板１をホット・プレートで１００〜３５０℃で３０〜１２０秒間ベークして、低誘電率誘電体の溶液を取り除く。次いで基板１を酸素制御されたホット・プレート上に置き、４００℃で５〜１０分間または４００℃で２分間、その後続けて４３０℃で２分間、基板１をキュアする。これらの時間と温度は、第１の層５の膜を不溶性にするのに十分であり、膜の表面の細孔形成剤を取り除くのに十分である。
【００２７】
冷却後に、２００〜３００オングストロームの所望の厚さをもつ埋設エッチ・ストップ層７を１０００〜４０００ｒｐｍのスピン速度のスピンオン技術によって塗布する。次いで、そのウェーハをホット・プレート上に置いて１００〜３００℃で３０〜１２０秒間ベークして、その溶剤を取り除く。次いで、このウェーハを、３００〜４００℃の酸素制御されたホット・プレート上に１〜２分間置く。この時間は、膜を不溶性にするのに十分な架橋形成を促進する。冷却後に、上部誘電体層９を同様にして塗布する。層９は、少し厚さの大きい層５と同じ組成をもつ。上部低誘電率誘電体層９の所望の厚さは６００〜５０００オングストロームである。この層を１０００〜４０００ｒｐｍでスピンし、次いでそのウェーハを１００〜３５０℃で３０〜１２０秒間ホット・プレートでベークして、溶剤を取り除く。
【００２８】
Ｂ．誘電体層スタックを単一キュア・ステップでキュアする
この時点で、ウェーハを純粋（Ｏ２とＨ２Ｏの非常に低い濃度の）Ｎ２雰囲気中でファーネス中に入れ、３５０℃〜４５０℃で１５分〜３時間の間キュアして、スタックに架橋形成し、犠牲細孔形成剤を燃焼させる。犠牲細孔形成剤は、熱分解し、次いで誘電体層およびエッチ・ストップ層の空隙（free volume）を通して誘電体スタック中から拡散し、ポーラス誘電体層がスタック中に残る。
【００２９】
Ｃ．追加の誘電体層をデュアル・ダマシンのパターン化（分布ハード・マスク（distributedhard mask））用に追加する
以上で指摘したように、例えば米国特許第６，３８３,９２０号に記載のデュアル・ダマシン・プロセスを、追加層を追加する際に使用することができる。
【００３０】
Ｄ．図３のデュアル・ダマシン構造を、（標準プロセス・ステップを使用して）完成させる
これは、多層スピンオン誘電体層の下部誘電体にバイアを、また上部誘電体にトレンチを形成するステップと、そのトレンチを少なくとも導電性金属で充てんするステップと、ハード・マスクまたは研磨ストップ層上の導電性金属停止材（stopping）を平坦化するステップとを含む、標準的なデュアル・ダマシンＢＥＯＬ（配線工程）処理である。
【実施例１】
【００３１】
実施例：ポーラスＳｉＬＫ（商標）／ＨＯＳＰ（商標）／ポーラスＳｉＬＫ（商標）構造を作成する
Ａ．誘電体層スタックを図１のように形成する。
【００３２】
【表１】
2004165658.tif 000003
【００３３】
上記表１、および図４のステップ２０を参照すると、ウェーハにＡＰ４０００の溶液を塗布し、その後３０００ｒｐｍで３０秒間スピンすることにより、直径２００ｍｍのシリコン・ウェーハ基板を接着促進剤で処理する。次いでステップ２２で、第１のホット・プレート・ベークのためにウェーハを１８５℃で９０秒間ホット・プレート上に置く。
【００３４】
ウェーハを室温に冷却後、ステップ２４で第１の低誘電率誘電体層（ポーラスＳｉＬＫ（商標））を塗布する（図１の層５）。ＳｉＬＫ（商標）溶液をウェーハ上に付けてそのウェーハを３０００ｒｐｍで３０秒間スピンする。スピンした後、ステップ２６（第２ホット・プレート・ベーク）でウェーハを１５０℃のホット・プレート上に２分間置いて、溶剤を部分乾燥させる。次いで、そのウェーハを４００℃のホット・プレートに移して５分間保持する。あるいは、ステップ２６で、ウェーハを１５０℃のホット・プレート上に２分間置いて、溶剤を部分乾燥させ、４００℃のホット・プレートに移して２分間保持し、次いで４３０℃のホット・プレートに移して２分間保持する。時間と温度のスケジュールは、膜を不溶性にするのに十分で、また表面近くの犠牲細孔形成剤を燃焼し尽くすのに十分とすべきである。
【００３５】
次いで、ウェーハを冷却させスピナーに戻した。ステップ２８で、３０００ｒｐｍのスピン速度で２５０Åの膜厚を実現できるように希釈したＨＯＳＰ（商標）の溶液をウェーハに塗布し、３０００ｒｐｍで３０秒間スピンして、エッチ・ストップ層７（図１）を生成する。スピンした後、ステップ３０（第３のホット・プレート・ベーク）で、ウェーハを１５０℃のホット・プレートに２分間置いて、溶剤を部分乾燥させる。次いで、４００℃のホット・プレートに移動して２分間保持して、膜を部分的に架橋する。この時間と温度はその膜を不溶性にするのに十分である。
【００３６】
ステップ３２で、第２のポーラスＳｉＬＫ層を、第１層と同様にして付着し、層９（図１）を作成する。ポーラスＳｉＬＫをウェーハに塗布し、ウェーハを３０００ｒｐｍで３０秒間スピンする。ステップ３４（第４のホット・プレート・ベーク）で、ウェーハを１５０℃ホット・プレート上に２分間置いて、溶剤を部分乾燥させる。
【００３７】
ステップ３６で、酸素制御されたオーブンにウェーハを置き、４３０℃で８０分間キュアして、ＳｉＬＫおよびエッチ・ストップ層をキュアし、層間の架橋を促進し、細孔形成剤を熱分解し燃焼させる。
【００３８】
Ｃ．追加の誘電体層をデュアル・ダマシンのパターン化（分布ハード・マスク）用に追加する
上述の層を含むキュア済みのウェーハを、ＰＥ  ＣＶＤ反応装置に入れ、３５０オングストロームの窒化シリコン層を３５０℃で堆積させ、次いで１５００オングストロームのＳｉＯ２層を３５０℃で堆積させた。これにより、実施例の多層誘電体層の形成が完了する。
【００３９】
Ｄ．図３のデュアル・ダマシン構造を完成させる
次いで、例えば米国特許第６，３８３，９２０号に記載のように、リソグラフィとエッチング工程を実施する。次いで、当産業界で知られる標準的なプロセスの方法を使用してデュアル・ダマシン構造を完成させる（エッチング済みのトレンチ開口部およびバイア開口部をライナで、次いでＣｕで充てんし、このＣｕをＣＭＰによって平坦化する）。
【００４０】
最後のＣＭＰプロセス時に、ステップＣで堆積された二酸化シリコン層を取り除くと、図３に示す構造が残される。
【００４１】
有利なことには、単一のスピン／塗布ツール中で、３つの層を順次塗布した後に単一ファーネス・キュア・ステップで、図３に示す誘電体層（５、７、９）のすべてをキュアしている。
【００４２】
本発明によるいくつかの実施形態を示し説明してきたが、当業者に明白な非常に多くの変更形態が同様に可能であることが明らかに理解されよう。したがって、本明細書に示し説明した詳細に限定されることを望むものでなく、また添付の特許請求の範囲の範囲内に含まれる変更形態および修正形態のすべてをカバーするものである。
【００４３】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００４４】
（１）基板上の電気的接続構造であって、
細孔形成剤を取り除いた表面領域をもつ第１のポーラス誘電体層と、
前記第１のポーラス誘電体層上に配置されたエッチ・ストップ層とを備え、
前記エッチ・ストップ層が延びて、前記細孔形成剤を取り除いた前記第１のポーラス誘電体層の前記表面領域内の細孔を部分的に埋めるようになっている、電気的接続構造。
（２）前記エッチ・ストップ層上に配置された第２のポーラス誘電体層をさらに備える、上記（１）に記載の電気的接続構造。
（３）前記第１のポーラス誘電体層と前記第２のポーラス誘電体層の少なくとも一方が有機誘電体材料から成る、上記（２）に記載の電気的接続構造。
（４）前記第１のポーラス誘電体層と前記第２のポーラス誘電体層の少なくとも一方が、細孔が犠牲細孔形成剤の分解の結果として形成される材料から成る、上記（２）に記載の電気的接続構造。
（５）前記第１のポーラス誘電体層と前記第２のポーラス誘電体層の少なくとも一方が、ポーラスＳｉＬＫ（商標）およびＧＸ−３ｐ（商標）からなる群から選択された材料から成る、上記（２）に記載の電気的接続構造。
（６）前記第１のポーラス誘電体層が、６００〜５０００オングストロームの範囲の厚さを有する、上記（２）に記載の電気的接続構造。
（７）前記第２のポーラス誘電体層が、６００〜５０００オングストロームの範囲の厚さを有する、上記（２）に記載の電気的接続構造。
（８）前記エッチ・ストップ層が、前記ポーラス誘電体層に対してエッチング選択性をもつスピンオン材料から成る、上記（２）に記載の電気的接続構造。
（９）前記エッチ・ストップ層が、ＨＯＳＰ（商標）、ＨＯＳＰ  ＢＥＳｔ（商標）、Ensemble（商標）エッチ・ストップ、Ensemble（商標）ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、上記（２）に記載の電気的接続構造。
（１０）前記エッチ・ストップ層が、２００〜６００オングストロームの厚さを有する、上記（２）に記載の電気的接続構造。
（１１）前記基板上のポーラス誘電体層の多層スタック内に形成される複数のパターン化された金属導体をさらに備え、前記スタックが少なくとも前記第１のポーラス誘電体層と、前記エッチ・ストップ層と、前記第２のポーラス誘電体層を含む、上記（２）に記載の電気的接続構造。
（１２）前記パターン化された金属導体の少なくとも１つが電気的バイアである、上記（１０）に記載の電気的接続構造。
（１３）前記パターン化された金属導体の少なくとも１つが、前記バイアに接続された線である、上記（１２）に記載の電気的接続構造。
（１４）前記第１のポーラス誘電体層が、その中に形成された金属バイアを有する、上記（２）に記載の電気的接続構造。
（１５）前記第２のポーラス誘電体層が、その中に形成された金属線を有する、上記（２）に記載の電気的接続構造。
（１６）前記第２のポーラス誘電体層上に配置されたハード・マスク層をさらに備え、
前記ハード・マスク層が延びて、前記細孔形成剤を取り除いた前記第２のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、上記（２）に記載の電気的接続構造。
（１７）前記ハード・マスク層が、前記ポーラス誘電体に対してエッチング選択性をもつ材料から成る、上記（１６）に記載の電気的接続構造。
（１８）前記ハード・マスク層が、ＨＯＳＰ（商標）、ＨＯＳＰ  ＢＥＳｔ（商標）、Ensemble（商標）エッチ・ストップ、Ensemble（商標）ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、上記（１６）に記載の電気的接続構造。
（１９）前記第１のポーラス誘電体層と前記第２のポーラス誘電体層の少なくとも一方が、ポーラスＳｉＬＫ（商標）およびＧＸ−３ｐ（商標）からなる群から選択された材料から成る、上記（１６）に記載の電気的接続構造。
（２０）前記第１および第２のポーラス誘電体層が有機誘電体から成り、前記エッチ・ストップ層が、無機低誘電率誘電体材料と、無機／有機ハイブリッド材料のうちの一方である、上記（１６）に記載の電気的接続構造。
（２１）前記無機低誘電率誘電体エッチ・ストップ層がポーラスである、上記（２）に記載の電気的接続構造。
（２２）前記第１のポーラス誘電体層が有機誘電体材料から成る、上記（１）に記載の電気的接続構造。
（２３）前記第１のポーラス誘電体層が、細孔が犠牲細孔形成剤の分解の結果として形成された材料から成る、上記（１）に記載の電気的接続構造。
（２４）前記第１のポーラス誘電体層が、ポーラスＳｉＬＫ（商標）およびＧＸ−３ｐ（商標）からなる群から選択された材料から成る、上記（１）に記載の電気的接続構造。
（２５）前記第１のポーラス誘電体層が、６００〜５０００オングストロームの範囲の厚さを有する、上記（１）に記載の電気的接続構造。
（２６）前記エッチ・ストップ層が、前記誘電体層の前記ポーラス誘電体に対してエッチング選択性をもつスピンオン材料から成る、上記（１）に記載の電気的接続構造。
（２７）前記エッチ・ストップ層が、ＨＯＳＰ（商標）、ＨＯＳＰ  ＢＥＳｔ（商標）、Ensemble（商標）エッチ・ストップ、Ensemble（商標）ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、上記（１）に記載の電気的接続構造。
（２８）前記エッチ・ストップ層が、２００〜６００オングストロームの厚さを有する、上記（１）に記載の電気的接続構造。
（２９）前記基板がその上に形成された接着促進剤層を有する半導体ウェーハである、上記（１）に記載の電気的接続構造。
（３０）基板上に電気的相互接続構造を形成する方法であって、
細孔形成剤を取り除いた表面領域をもつ第１のポーラス誘電体層を提供するステップと、
前記第１のポーラス誘電体層上にエッチ・ストップ層を形成するステップとを含み、前記エッチ・ストップ層が延びて、前記細孔形成剤を取り除いた前記第１のポーラス誘電体層の前記表面領域内の細孔を部分的に埋めるようになっている、方法。
（３１）前記第１の表面領域から前記細孔形成剤を取り除くステップをさらに含む、上記（３０）に記載の方法。
（３２）前記細孔形成剤が加熱により取り除かれる、上記（３１）に記載の方法。
（３３）前記細孔形成剤がホット・プレート・ベーク・チャンバ中でベークすることにより取り除かれる、上記（３０）に記載の方法。
（３４）前記エッチ・ストップ層上に第２のポーラス誘電体層を形成するステップをさらに含む、上記（３０）に記載の方法。
（３５）前記第１のポーラス誘電体層と前記第２のポーラス誘電体層の少なくとも一方の中に、前記層中に最初に存在する犠牲細孔形成剤の分解により細孔を形成するステップをさらに含む、上記（３４）に記載の方法。
（３６）前記第１のポーラス誘電体層中に金属バイアを形成するステップをさらに含む、上記（３４）に記載の方法。
（３７）前記第２のポーラス誘電体層中に金属線を形成するステップをさらに含む、上記（３４）に記載の方法。
（３８）前記基板上のポーラス誘電体層の多層スタック内に複数のパターン化された金属導体を形成するステップをさらに含み、前記スタックが少なくとも、前記第１のポーラス誘電体層、前記エッチ・ストップ層、および前記第２のポーラス誘電体層を含む、上記（３４）に記載の方法。
（３９）追加の誘電体層を追加するステップと、
導体を追加することにより前記構造を完成させるステップと
をさらに含む、上記（３８）に記載の方法。
（４０）前記誘電体層をポーラスにするために前記誘電体層をキュアするステップをさらに含む、上記（３９）に記載の方法。
（４１）前記スタック中の、前記第１のポーラス誘電体層、前記エッチ・ストップ層、および前記第２のポーラス誘電体層が、単一ステップでキュアされる、上記（４０）に記載の方法。
（４２）前記キュアするステップが、約３００℃〜約４５０℃の温度で約１５分〜約３時間の間行われるファーネス・キュア・ステップである、上記（４１）に記載の方法。
（４３）前記第１および第２のポーラス誘電体層から残留細孔形成剤が前記キュアするステップの間に取り除かれる、上記（４０）に記載の方法。
（４４）前記キュアするステップ中に、前記残留細孔形成剤が、低分子量化合物に分解し、前記第１および第２のポーラス誘電体層と前記埋設エッチ・ストップ層の空隙を通して、前記層から外へ拡散する、上記（４０）に記載の方法。
（４５）前記スタック中の前記誘電体層が単一ツール中で順次塗布した後にキュアされる、上記（４０）に記載の方法。
（４６）前記ツールが高温のホット・プレート・ベーキング・チャンバを含むスピン・コーティング・ツールである、上記（４５）に記載の方法。
（４７）前記パターン化された金属導体の少なくとも１つを、電気的バイアとして形成するステップをさらに含む、上記（３８）に記載の方法。
（４８）前記パターン化された金属導体の少なくとも１つを、前記バイアに接続された線として形成するステップをさらに含む、上記（４７）に記載の方法。
（４９）前記第２のポーラス誘電体層上にハード・マスク層を形成するステップをさらに含み、前記ハード・マスク層が延びて、前記細孔形成剤を取り除いた、前記第２のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、上記（３４）に記載の方法。
（５０）前記第１のポーラス誘電体層および前記第２のポーラス誘電体層の少なくとも一方中に犠牲細孔形成剤の分解によって細孔を形成するステップをさらに含む、上記（４９）に記載の方法。
（５１）前記第１のポーラス誘電体層、前記エッチ・ストップ層、前記第２のポーラス誘電体層、および前記ハード・マスク層が、単一ステップでキュアされる、上記（４９）に記載の方法。
（５２）前記キュアするステップが、約３００℃〜約４５０℃の温度で約１５分〜約３時間の間行われるファーネス・キュア・ステップである、上記（５１）に記載の方法。
（５３）前記キュアするステップ中に、残留細孔形成剤が、低分子量化合物に分解し、前記第１および第２のポーラス誘電体層、前記埋設エッチ・ストップ層、および前記ハード・マスク層の空隙を通して、前記構造から外へ拡散する、上記（５１）に記載の方法。
（５４）前記第２のポーラス誘電体層上に研磨ストップ層を形成するステップをさらに含み、前記研磨ストップ層が延びて、前記細孔形成剤を取り除いた前記第２のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、上記（３４）に記載の方法。
（５５）前記第１のポーラス誘電体層中に細孔形成剤の分解により細孔を形成するステップをさらに含む、上記（３０）に記載の方法。
【図面の簡単な説明】
【００４５】
【図１】ＲＩＥおよびメタライゼーション以前の、埋設エッチ・ストップを備える従来技術によるポーラス誘電体の概略図である。
【図２】ＲＩＥおよびメタライゼーション以前の、バイア・レベルの表面近くの細孔形成剤の部分燃焼を伴う本発明の構造の概略図である。
【図３】ＲＩＥおよびメタライゼーション後の、本発明の構造の概略図である。
【図４】図２の構造を作成する方法のプロセスの流れ図である。
【符号の説明】
【００４６】
１  基板
３  相互接続構造
５  第１のポーラス低誘電率誘電体層
７  エッチ・ストップ層
９  第２のポーラス低誘電率誘電体層
１１  上部ハード・マスク層または研磨ストップ層
１３  パターン化された金属線
１４  バイア
【図１】
2004165658.tif 000004
【図２】
2004165658.tif 000005
【図３】
2004165658.tif 000006
【図４】
2004165658.tif 000007