(57)【要約】【課題】磁気飽和が起こりにくく、直流重畳特性の向上を図る。【解決手段】複数のフェライトシート１−１〜１−ｎを積層した磁性層と、前記磁性層内の一層に積層され、フェライトシート１−ｉに導体パターン２を直線状に一条印刷した導体層とによりインダクタ本体を形成する。端面に前記導体パターン２に接続する外部電極４を設け、前記導体パターン２の少なくとも一方の側部に隣接して、前記導体パターン２が設けられていないフェライトシート面を覆う非磁性セラミックス層５を設けた。【選択図】  図１
2004165440.tif 000002
【特許請求の範囲】
【請求項１】
複数のフェライトシートを積層した磁性層と、前記磁性層内の一層に積層され、フェライトシートに導体パターンを直線状に一条印刷した導体層とによりインダクタ本体を形成し、前記インダクタ本体の一対の端面に前記導体層に接続する外部電極を設けたインダクタンス素子において、
前記導体パターンの少なくとも一方の側部に隣接して、前記導体パターンが設けられていないフェライトシート面を覆う非磁性セラミックス層を設けたことを特徴とするインダクタンス素子。
【請求項２】
前記導体パターンを挟んで、前記導体パターンが設けられていないフェライトシート面の一方側には非磁性セラミックス層を設け、他方側にはフェライト層を設けたことを特徴とする請求項１に記載のインダクタンス素子。
【請求項３】
前記導体パターンを挟んで、前記導体パターンが設けられていないフェライトシート面の一方側には非磁性セラミックス層を設け、他方側にはフェライト層を設けたフェライトシートを複数枚積層したことを特徴とする請求項１に記載のインダクタンス素子。
【請求項４】
複数のフェライトシートを積層した磁性層と、前記磁性層内の一層に積層され、フェライトシートに導体パターンを直線状に二条印刷した導体層とによりインダクタ本体を形成し、前記インダクタ本体の一対の端面に前記導体層に接続する外部電極を設けたインダクタンス素子において、
前記二条の導体パターンにより挟まれた領域にフェライト層を設け、
前記導体パターンが設けられていない残りのフェライトシート面を覆う非磁性セラミックス層を設けたことを特徴とするインダクタンス素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複数の磁気シートを積層して形成するインダクタンス素子に関するものであり、更に詳しくは、コンピュータの電源部において使用され、高周波で大電流を流すことが可能なインダクタンス素子に関する。
【０００２】
【従来の技術】
図６に、マルチフェイズ（３フェイズ）方式のＤＣ／ＤＣコンバータの回路例を示す。１０１は制御用ＩＣ、ＶＢ  は電源供給源、１０２−１〜１０２−３はスイッチング回路、１０３はＣＰＵ等の負荷、１０６−１〜１０６−３はコンデンサである。
【０００３】
スイッチング回路１０２−１〜１０２−３は同一の構成であるので、スイッチング回路１０２−１を説明する。スイッチング回路１０２−１には、制御用ＩＣ１０１の駆動用出力端子に接続されたスイッチング素子１０５−１ａ、１０５−１ｂと、インダクタンス素子１０４−１により構成されている。
【０００４】
上記の構成において、負荷１０３には数アンペアから数十アンペアに及ぶ負荷電流が流れ、同時にインダクタンス素子１０４−１〜１０４−３にも大電流が流れる。
【０００５】
ところで、従来においては、上記回路に使用される制御用ＩＣ１０１、スイッチング素子１０５−１ａ〜１０５−３ａ、１０５−１ｂ〜１０５−３ｂの動作（スイッチング）周波数があまり高くなかったので、スイッチング回路１０２−１〜１０２−３に用いるインダクタンス素子１０４−１〜１０４−３としては、インダクタンス値が数十μＨ（マイクロヘンリー）程度のものが使用されるのが通例であった。
【０００６】
近年、技術進歩に伴い、上記の制御用ＩＣ１０１やスイッチング素子１０５−１ａ〜１０５−３ａ、１０５−１ｂ〜１０５−３ｂの動作周波数が飛躍的に高くなってきており、上記マルチフェイズ方式のＤＣ／ＤＣコンバータ回路に用いられるインダクタンス素子としてインダクタンス値が１μＨ以下のものが要求されるようになった。
【０００７】
また、制御用ＩＣ１０１やスイッチング素子１０５−１ａ〜１０５−３ａ、１０５−１ｂ〜１０５−３ｂとともに、ＣＰＵ１０３の性能も向上し高速化してきており、上記ＣＰＵ１０３をＤＣ／ＤＣコンバータ回路の負荷として見た場合、非常に負荷電流の大きなものとなる。
【０００８】
【発明が解決しようとする課題】
上記のような現状に対応するため、大電流対応のインダクタンス素子としては、特開平１０−２７７１２号公報、特開平１０−１２４４３号公報に記載のものが知られている。これらに記載されたものでは、コイル近傍の磁性層に非磁性セラミックスを埋設しコイル近傍の透磁率をさげることで磁気飽和を抑制し、直流重畳特性の向上を図っている。
【０００９】
【特許文献１】
特開平１０−２７７１２号公報
【特許文献２】
特開平１０−１２４４３号公報
【００１０】
従来の積層型のインダクタンス素子は、図７に示す斜視図のＩ−Ｉ断面図である図８、図９から明らかなように、導体パターン５０の周囲が磁性層５１に覆われており、非磁性セラミックス５２との間等を介して磁束５４が通過する構造となっている。このため、効率良く磁気飽和を抑制できず、従って直流重畳特性を向上することが困難であった。
【００１１】
本発明は、上記の従来例以上に磁気飽和が起こりにくく、直流重畳特性の向上を図ることのできるインダクタンス素子を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係るインダクタンス素子は、複数のフェライトシートを積層した磁性層と、前記磁性層内の一層に積層され、フェライトシートに導体パターンを直線状に一条印刷した導体層とによりインダクタ本体を形成し、前記インダクタ本体の一対の端面に前記導体層に接続する外部電極を設けたインダクタンス素子において、前記導体パターンの少なくとも一方の側部に隣接して、前記導体パターンが設けられていないフェライトシート面を覆う非磁性セラミックス層を設けたことを特徴とする。
【００１３】
本発明に係るインダクタンス素子は、前記導体パターンを挟んで、前記導体パターンが設けられていないフェライトシート面の一方側には非磁性セラミックス層を設け、他方側にはフェライト層を設けたことを特徴とする。
【００１４】
本発明に係るインダクタンス素子は、前記導体パターンを挟んで、前記導体パターンが設けられていないフェライトシート面の一方側には非磁性セラミックス層を設け、他方側にはフェライト層を設けたフェライトシートを複数枚積層したことを特徴とする。
【００１５】
本発明に係るインダクタンス素子は、複数のフェライトシートを積層した磁性層と、前記磁性層内の一層に積層され、フェライトシートに導体パターンを直線状に二条印刷した導体層とによりインダクタ本体を形成し、前記インダクタ本体の一対の端面に前記導体層に接続する外部電極を設けたインダクタンス素子において、前記二条の導体パターンにより挟まれた領域にフェライト層を設け、前記導体パターンが設けられていない残りのフェライトシート面を覆う非磁性セラミックス層を設けたことを特徴とする。
【００１６】
【発明の実施の形態】
以下添付図面を参照して本発明に係るインダクタンス素子を説明する。各図において、同一の構成要素には同一の符号を付して重複する説明を省略する。本発明のインダクタンス素子は、図１（ａ）に示されるように、複数のフェライトシート１−１〜１−ｎを積層して磁性層を形成する。上記磁性層内の一層に積層されるフェライトシート１−ｉの中央部に導体パターン２を直線状に一条印刷した導体層を設けて、インダクタ本体３を形成する。
【００１７】
導体パターン２は、Ａｇペーストを用いて幅２．５ｍｍ  で厚さが１００  μｍ或いは幅１．５ｍｍ  で厚さが１５０  μｍとする。導体パターン２の少なくとも一方の側部に隣接して、導体パターン２が設けられていないフェライトシート１−ｉの表面を覆う非磁性セラミックス層５を設けてある。ここでは、導体パターン２を挟んで、導体パターン２が設けられていないフェライトシート１−ｉの表面の一方側には、アルミナ系のガラスセラミックスのセラミックペーストを塗布することにより非磁性セラミックス層５を設け、他方側には、Ｎｉ−Ｃｕ−Ｚｎフェライトのフェライトペーストを塗布することによりフェライト層６を設けてある。導体パターン２、非磁性セラミックス層５及びフェライト層６の厚みは、同一である。
【００１８】
図１（ａ）のように各シートを積層し、導体パターン２であるＡｇが溶けないようにＡｇの融点より低い温度で焼成してインダクタ本体３を得る。
【００１９】
インダクタ本体３は、図１（ｂ）に示されるように直方体状をなしている。インダクタ本体３の１対の端面には、導体パターン２に接続されるように外部電極４、４が塗布等により設けられている。上記において、フェライトシート１−１〜１−ｎは、Ｎｉ−Ｃｕ−Ｚｎフェライトであり、それぞれ厚みが約８０μｍであり、３０枚を積層して５．７ｍｍ  （縦）×５．０ｍｍ  （横）×２．０ｍｍ  （高）のインダクタ本体３を得る。
【００２０】
この第１の実施の形態に係るインダクタンス素子における図１（ｂ）のＡ−Ａ断面図は、図２に示されるようである。符号１により示すフェライトシート層に上下から挟まれて、中央に導体パターン２が設けられ、この導体パターン２の一方の側部に非磁性セラミックス層５が設けられ、他方の側部にフェライト層６が設けられている。
【００２１】
この第１の実施の形態に係るインダクタンス素子では、図３に示すように非磁性セラミックス層５により磁束５４がほぼ通過しない構成となっている。このため、効率良く磁気飽和を抑制でき、従って直流重畳特性の向上が図られる。
【００２２】
この構成によれば、エアギャップを設ける場合よりも強度があるものが得られる。そして、エアギャップを設ける場合には、シートの積層後にエアギャップを形成する作業が必要となるが、本第１の実施の形態に係るインダクタンス素子では、シートの積層工程において非磁性セラミックス層５を形成することができるので、作成が極めて容易となる。
【００２３】
上記の実施の形態では、導体パターン２を挟んで、導体パターン２が設けられていないフェライトシート１−ｉの表面の一方側には非磁性セラミックス層５を設け、他方側にはフェライト層６を設けたフェライトシート１−ｉを１枚積層したが、このようなシートを複数枚積層しても良い。
【００２４】
本発明の第２の実施の形態に係るインダクタンス素子は、図４（ａ）に示されるように、複数のフェライトシート１−１〜１−ｎを積層して磁性層を形成する。上記磁性層内の一層に積層されるフェライトシート１−ｋの中央部に導体パターン２を直線状に二条の導体パターン２Ａ、２Ｂを印刷した導体層を設けて、インダクタ本体３Ａを形成する。
【００２５】
二条の導体パターン２Ａ、２Ｂにより挟まれた領域にＮｉ−Ｃｕ−Ｚｎフェライトのフェライトペーストを塗布することによりフェライト層６Ａを設けてある。導体パターン２が設けられていない残りのフェライトシート１−ｋの表面にアルミナ系のガラスセラミックスのセラミックペーストを塗布することにより非磁性セラミックス層５Ａ、５Ｂを設ける。
【００２６】
インダクタ本体３は、図４（ｂ）に示されるように直方体状をなしている。この第２の実施の形態に係るインダクタンス素子における図４（ｂ）のＢ−Ｂ断面図は、図５に示されるようである。つまり、断面の中央部のフェライトシート１−ｋの表面に、左から非磁性セラミックス層５Ａ、導体パターン２Ａ、フェライト層６Ａ、導体パターン２Ｂ及び非磁性セラミックス層５Ｂが並ぶ。その他の構成は、第１の実施の形態のものに等しい。
【００２７】
この第２の実施の形態に係るインダクタンス素子によっても、図３によって説明した原理により非磁性セラミックス層５Ａ、５Ｂにより磁束がほぼ通過しない構成となるため、効率良く磁気飽和を抑制でき、従って直流重畳特性の向上が図られる。
【００２８】
上記では、二条の導体パターンが形成されたフェライトシート１−ｋを１枚積層したが、このようなシートを複数枚積層しても良い。また、導体パターンを三条以上有する構成としても良い。この場合、端面側に位置する導体パターンの端面側の側部に隣接して非磁性セラミックス層を設ける。
【００２９】
【発明の効果】
以上説明したように本発明によれば、導体パターンの側部に隣接させて非磁性セラミックス層を設け磁束がほぼ通過しない構成としたので、効率良く磁気飽和を抑制でき、直流重畳特性の向上を図ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係るインダクタンス素子の第１の実施例を示す組立斜視図。
【図２】図１（ｂ）のＡ−Ａ断面図。
【図３】本発明に係るインダクタンス素子の特徴を示す要部断面図。
【図４】本発明に係るインダクタンス素子の第１の実施例を示す組立斜視図。
【図５】図４（ｂ）のＢ−Ｂ断面図。
【図６】本発明に係るインダクタンス素子が適用されるマルチフェイズ（３フェイズ）方式のＤＣ／ＤＣコンバータの回路例を示す図。
【図７】従来のインダクタンス素子の斜視図。
【図８】図７のＩ−Ｉ断面図。
【図９】従来例に係るインダクタンス素子の特徴を示す要部断面図。
【符号の説明】
１、１−１〜１−ｎ  フェライトシート
１−ｉ、１−ｋ  フェライトシート
２  導体パターン
３、３Ａ  インダクタ
４  電極
５、５Ａ、５Ｂ  非磁性セラミックス層
６、６Ａ  フェライト層
【図１】
2004165440.tif 000003
【図２】
2004165440.tif 000004
【図３】
2004165440.tif 000005
【図４】
2004165440.tif 000006
【図５】
2004165440.tif 000007
【図６】
2004165440.tif 000008
【図７】
2004165440.tif 000009
【図８】
2004165440.tif 000010
【図９】
2004165440.tif 000011