(57)【要約】      （修正有）【課題】高比誘電率を有し又は二重ダマシン法と適合可能な強誘電性電極間フィルムを有する絶縁体を備える金属−絶縁体−金属（ＭＩＭ）コンデンサの製造方法を提供する。【解決手段】ＭＩＭを二重ダマシン法にて集積化する方法は、平面状の第一の絶縁層２０を形成し且つエッチング停止層２２及び第二の絶縁層２４を堆積させる。コンデンサノード接点開口部１が基板に対しエッチングされ、第一の凹部２がエッチング停止層２２に対しエッチングされる。接点開口部及び第一の凹部には、二重ダマシン法を使用して導電層２６が充填される。コンデンサノード接点の周りで第二の絶縁層には、第二の凹部３が形成される。配座的な第一の金属層２８、電極間誘電層３０、及び第二の金属層３２を堆積させ且つ同時にパターン化してノード接点の上方にコンデンサを形成する。第二の凹部は、金属層を同時にパターン化しつつ、コンデンサ面積を増大させる結果、処理ステップが少なくて済む。【選択図】  図２
2004274021.tif 000002
【特許請求の範囲】
【請求項１】
金属−絶縁体−金属コンデンサの製造方法において、
半導体デバイスを有するデバイス面積を持つ基板を提供する工程と、
平面状の第一の絶縁層を前記基板上に形成し、エッチング停止層及び第二の絶縁層を前記第一の絶縁層上に順次に堆積させる工程と、
前記デバイス面積に対して、前記第二の絶縁層、前記エッチング停止層及び前記第一の絶縁層に接点開口部を形成する工程と、
局所的相互接続部となるように前記エッチング停止層に対し前記第二の絶縁層に第一の凹部を形成する工程と、
前記第一の凹部に導電性線を形成し且つ前記接点開口部内に導電性プラグを形成し、その双方が前記第二の絶縁層の上面に対し同一面となるようにする工程と、
前記導電性プラグの各々の周りで前記エッチング停止層に対し前記第二の絶縁層に多数の第二の凹部を形成する工程と、
前記基板の上方で順次に且つ前記第二の凹部内に配座的に第一の金属層、電極間絶縁性フィルム、及び第二の金属層を堆積させる工程と、
前記第一の金属層、前記電極間絶縁性フィルム、前記第二の金属層をパターン化して前記導電性プラグの上方にコンデンサを形成し且つ、該導電性プラグに接触して前記金属−絶縁体−金属コンデンサを完成させる工程と
を備える、金属−絶縁体−金属コンデンサの製造方法。
【請求項２】
請求項１の方法において、前記第一及び第二の絶縁層が、ケイ素酸化物であり且つ、約５００乃至１００００オングストロームの範囲の厚さまで堆積される、方法。
【請求項３】
請求項１の方法において、前記エッチング停止層が、窒化ケイ素であり且つ、５０乃至２０００オングストロームの厚さまで堆積される、方法。
【請求項４】
請求項１の方法において、バリア層及びタングステン層を堆積させ且つ、前記第二の絶縁層まで研磨することにより、前記導電性線及び導電性プラグが形成される、方法。
【請求項５】
請求項１の方法において、前記電極間絶縁性フィルムが、タンタル五酸化物から成る高比誘電率絶縁材料であり且つ、約２０乃至１０００オングストロームの範囲の厚さまで堆積される、方法。
【請求項６】
請求項５の方法において、前記高比誘電率絶縁材料が物理的気相成長法により堆積される、方法。
【請求項７】
請求項５の方法において、前記高比誘電率絶縁材料が化学的気相成長法により堆積される、方法。
【請求項８】
請求項１の方法において、前記電極間絶縁性フィルムが強誘電性材料である、方法。
【請求項９】
請求項８の方法において、前記強誘電性材料が、鉛−ジルコニウム−チタン酸化物（（ＰｂＺｒｘＴｉ１−ｘ）Ｏ３）及びバリウム−ストロンチウム−チタン酸化物（（ＢａｘＳｒ１−ｘ）ＴｉＯ３）を含む群から選ばれ且つ、約２０乃至１０００オングストロームの範囲の厚さまで、堆積される、方法。
【請求項１０】
請求項１の方法において、前記第一及び第二の金属層が、アルミニウム−銅合金、窒化チタン、タンタル、窒化タンタルを含む群から選ばれ且つ、前記第一及び第二の金属層が、約２０乃至１０００オングストロームの範囲の厚さまで、堆積される、方法。
【請求項１１】
金属−絶縁体−金属コンデンサの製造方法において、
半導体デバイスを有するデバイス面積を持つ基板を提供する工程と、
平面状の第一の絶縁層を前記基板上に形成し、エッチング停止層及び第二の絶縁層を前記第一の絶縁層上に順次に堆積させる工程と、
前記デバイス面積に対して、前記第二の絶縁層、前記エッチング停止層及び前記第一の絶縁層に接点開口部を形成する工程と、
局所的相互接続部となるように前記エッチング停止層に対し前記第二の絶縁層に第一の凹部を形成する工程と、
前記第一の凹部に導電性線を形成し且つ前記接点開口部内に導電性プラグを形成し、該導電性線及び該導電性プラグがバリア層及びタングステン金属層から形成され、該層の双方が、前記第二の絶縁層の上面に対し同一面となるようにする工程と、
前記導電性プラグの各々の周りで前記エッチング停止層に対し前記第二の絶縁層に多数の第二の凹部を形成する工程と、
前記基板の上方で順次に且つ前記第二の凹部内に配座的に第一の金属層、電極間絶縁性フィルム、及び第二の金属層を堆積させる工程と、
前記第一の金属層、前記電極間絶縁性フィルム、前記第二の金属層をパターン化して前記金属プラグの上方にコンデンサを形成し且つ、該金属プラグに接触して前記金属−絶縁体−金属コンデンサを完成させる工程と
を備える、金属−絶縁体−金属コンデンサの製造方法。
【請求項１２】
請求項１１の方法において、前記第一及び第二の絶縁層が、ケイ素酸化物であり且つ、約５００乃至１００００オングストロームの範囲の厚さまで堆積される、方法。
【請求項１３】
請求項１１の方法において、前記エッチング停止層が、窒化ケイ素であり且つ、５０乃至２０００オングストロームの厚さまで堆積される、方法。
【請求項１４】
請求項１の方法において、前記バリア層及びタングステン金属層が、物理的気相成長法により堆積される、方法。
【請求項１５】
請求項１１の方法において、前記電極間絶縁層が、タンタル五酸化物から成る高比誘電率絶縁材料であり且つ、約２０乃至１０００オングストロームの範囲の厚さまで堆積される、方法。
【請求項１６】
請求項１５の方法において、前記高比誘電率絶縁材料が物理的気相成長法により堆積される、方法。
【請求項１７】
請求項１５の方法において、前記高比誘電率絶縁材料が化学的気相成長法により堆積される、方法。
【請求項１８】
請求項１１の方法において、前記電極間絶縁性フィルムが強誘電性材料である、方法。
【請求項１９】
請求項１８の方法において、前記強誘電性材料が、鉛−ジルコニウム−チタン酸化物（（ＰｂＺｒｘＴｉ１−ｘ）Ｏ３）及びバリウム−ストロンチウム−チタン酸化物（（ＢａｘＳｒ１−ｘ）ＴｉＯ３）を含む群から選ばれ且つ、約２０乃至１０００オングストロームの範囲の厚さまで、堆積される、方法。
【請求項２０】
請求項１１の方法において、前記第一及び第二の金属層が、アルミニウム−銅合金、窒化チタン、タンタル、窒化タンタルを含む群から選ばれ且つ、前記第一及び第二の金属層が、約２０乃至１０００オングストロームの範囲の厚さまで、堆積される、方法。
【請求項２１】
金属−絶縁体−金属コンデンサの製造方法において、
半導体デバイスを有するデバイス面積を持つ基板を提供する工程と、
第一の絶縁層、エッチング停止層及び第二の絶縁層を前記基板上に順次に堆積させる工程と、
前記デバイス面積に対して、前記第二の絶縁層、前記エッチング停止層及び前記第一の絶縁層に接点開口部を形成する工程と、
局所的相互接続部となるように前記エッチング停止層に対し前記第二の絶縁層に第一の凹部を形成する工程と、
前記第一の凹部に導電性線を形成し且つ前記接点開口部内に導電性プラグを形成し、その双方が前記第二の絶縁層の上面に対し同一面となるようにする工程と、
前記導電性プラグの各々の周りで前記エッチング停止層に対し前記第二の絶縁層に多数の第二の凹部を形成する工程と、
前記基板の上方で順次に且つ前記第二の凹部内に配座的に第一の金属層、高比誘電率材料から成る電極間絶縁性フィルム、及び第二の金属層を堆積させる工程と、
前記第一の金属層、前記電極間絶縁性フィルム、前記第二の金属層をパターン化して前記金属プラグの上方にコンデンサを形成し且つ、該金属プラグに接触して前記金属−絶縁体−金属コンデンサを完成させる工程と
を備える、金属−絶縁体−金属コンデンサの製造方法。
【請求項２２】
請求項２１の方法において、前記第一及び第二の絶縁層が、ケイ素酸化物であり且つ、約５００乃至１００００オングストロームの範囲の厚さまで堆積される、方法。
【請求項２３】
請求項２１の方法において、前記エッチング停止層が、窒化ケイ素であり且つ、５０乃至２０００オングストロームの厚さまで堆積される、方法。
【請求項２４】
請求項２１の方法において、バリア層及びタングステン層を堆積させ且つ、前記第二の絶縁層まで研磨することにより、前記導電性線及び接点プラグが形成される、方法。
【請求項２５】
請求項２１の方法において、前記高比誘電率材料が、タンタル五酸化物、窒化ケイ素、チタン酸化物、ジルコニウム酸化物、及びハフニウム酸化物を含む群から選ばれ且つ、約２０乃至１０００オングストロームの範囲の厚さまで、堆積される、方法。
【請求項２６】
請求項２１の方法において、前記高−比誘電率材料が物理的気相成長法により堆積される、方法。
【請求項２７】
請求項２１の方法において、前記高−比誘電率材料が化学的気相成長法により堆積される、方法。
【請求項２８】
請求項２１の方法において、前記第一及び第二の金属層が、アルミニウム−銅合金、窒化チタン、タンタル、窒化タンタルを含む群から選ばれ且つ、前記第一及び第二の金属層が、約２０乃至１０００オングストロームの範囲の厚さまで、堆積される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超大規模集積回路（ＵＬＳＩ）用の多層金属−絶縁体−金属コンデンサの製造方法、より具体的には、単位面積当たりの容量が増大した３次元的コンデンサの製造方法に関する。この方法は、表面トポグラフィ及び配列面積を縮小させ、イオンミーリング又はプラズマエッチング法を使用してコンデンサの頂部電極及び底部電極をパターン化することをより容易にし、これらの電極が同時にパターン化されるようにする。
【背景技術】
【０００２】
メモリセルの高密度アレーは、２進情報（０及び１）を記憶するために使用されている。典型的に、ＤＲＡＭ又はＦｅＲＡＭの場合、メモリセルの各々は、単一のフィールドエフェクトトランジスタ（ＦＥＴ）と、基板におけるセル面積が減少するのに伴い容量を増大させ得るように縦方向に伸びる、積重ねたコンデンサとから成っている。容量を更に増大させるため、コンデンサの電極間材料として高誘電性フィルムを使用することが望ましい。非揮発性メモリを製造するため、電極間フィルムとして強誘電性材料を使用することができる。積重ねたコンデンサの初期の型式のものにおいて、パターン化した導電性に被覆したポリシリコン層を使用してコンデンサ電極を製造していたが、このポリシリコン層は、また、フィールドエフェクトトランジスタ（ＦＥＴ）ゲート電極及び（又は）バイポーラトランジスタエミッタ及び（又は）ベース接点を製造するためにも使用していた。近年、低抵抗の多層金属（例えば、金属ケイ化物、Ａｌ／Ｃｕ、ＴｉＮ等）を使用して積重ねたコンデンサを製造することが一般的である。これらの金属層は、また、回路の性能（スイッチング速度）を向上させ得るように、個々の半導体デバイス用の低抵抗の電気的相互接続部を形成すべくパターン化することもできる。
【０００３】
積重ねたコンデンサを製造する多数の方法が文献に報告されている。これら特許の殆どは、コンデンサの面積を増大させ且つ（又は）電極間フィルムの比誘電率を増大させることによって容量を増大させる。例えば、オクノ（Ｏｋｕｎｏ）らに対する米国特許第６，２６５，２６２号において、金属ケイ化物を使用してプラグの電気抵抗を減少させる、積重ねたコンデンサ用のケイ素プラグを製造する方法が記載されている。コンデンサのポリシリコン底部電極がプラグ内の金属ケイ化物内に拡散するのを防止するため、バリア層が組み込まれている。ワング（Ｗａｎｇ）らに対する米国特許第６，２５８，６６２号には、配座的なポリシリコン層を絶縁層の凹部上に堆積させることにより円筒状のＤＲＡＭコンデンサを製造する方法が記載されている。基板に対するコンデンサの接触プラグは、凹部内にある。別の絶縁層が凹部を充填し得るように堆積されており、また、エッチングバックして、図２Ｇに示すような、円筒状のコンデンサ底部電極を形成する。湿式エッチング法を使用して残る絶縁層を除去して、図２Ｈに示すように、自立のポリシリコン底部電極が残るようにする。ハング（Ｈｕａｎｇ）に対する米国特許第６，２５１，７２６号には、容量を増大させるため追加的なポリシリコンプラグを有する、積重ねたコンデンサを製造する方法が記載されている。ワングらに対する米国特許第５，７０２，９８９号には、容量を増大させるため中心柱を有する風呂タブ形状の積重ねたコンデンサを製造する方法が記載されている。キム（Ｋｉｍ）に対する米国特許第５，４４７，８８２号には、基板に対する凹部内で接点プラグの上方にコンデンサを製造する方法が記載されている。ワングらに対する米国特許第６，０８０，６２１号には、セルの密度を増大させるため自己整合方法を使用してＤＲＡＭを製造する方法が記載されている。リー（Ｌｅｅ）らに対する米国特許第５，１９２，７０３号には、積重ねたコンデンサ用にタングステン接点コアを使用する方法及び構造が記載されている。第二の実施の形態において、コンデンサの横寸法を増大させることなく容量を増大させるべくフィルム様構造がタングステンコア上に形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
コスト効果があるように製造する簡単な過程を使用してメモリ素子用の高比誘電率（ｈｉｇｈ−ｋ）誘電性電極間フィルムを有する高容量の金属コンデンサを製造することが依然として、半導体業界における課題である。
【０００５】
本発明の主目的は、電極間絶縁体に対する高比誘電率誘電性又は強誘電性フィルムを有するメモリ回路用として製造された新規な積重ねた金属−絶縁体−金属コンデンサを提供することである。
【０００６】
本発明の第二の目的は、簡単なコスト効果のある製造過程である、これらのコンデンサを製造する方法を提供することである。
本発明の第三の目的は、金属−絶縁体−金属コンデンサをパターン化するためより高信頼性のプラズマエッチング又はイオンミーリングを提供しつつ、最小のメモリセルの配列面積を有する増大したコンデンサ面積を提供する、この簡単なコスト効果のある製造方法を実現することである。
【０００７】
第四の目的は、ＤＲＡＭ又はＦｅＲＡＭコンデンサを二重のダマシン局所的相互接続構造と一体化することである。
【課題を解決するための手段】
【０００８】
本発明のこの目的は、最初に、半導体デバイス面積を有する半導体基板（ウェハ）を提供することで実現される。典型的に、デバイス面積は、メモリセル面積の各々に対し電気的隔離部を提供し得るように浅い溝領域によって取り巻かれている。フィールドエフェクトトランジスタ（ＦＥＴ）のような半導体デバイスは、基板の表面上にてデバイス面積（メモリセル）の各々に形成される。ＦＥＴの各々は、薄いゲート酸化物層から成っており、このゲート酸化物層には、ポリシリコン又はケイ化物層からパターン化されたゲート電極が形成されている。薄く被覆したドレーン領域がイオン打込み法を使用してゲート電極に隣接する基板に形成される。ゲート電極は、また薄く被覆したドレーンを打込むための自己整合マスクとしても機能する。配座的な化学気相成長（ＣＶＤ）酸化物を堆積させ且つ基板に異方性エッチングバックを行うことにより、絶縁性側壁スペーサがゲート電極の側壁に形成される。次に、ＦＥＴを完成させるべく第二のイオン打込みを行って、ソース／ドレーン領域を側壁スペーサに隣接して形成し且つ側壁スペーサに対して自己整合させる。
【０００９】
次に、本発明の方法をより具体的に説明すれば、第一の絶縁層が基板上に堆積され且つ平坦化されてその下方のＦＥＴを電気的に絶縁する。次に、エッチング停止層及び第二の絶縁層を順次に、平面状の第一の絶縁層上に堆積させる。ＦＥＴの各々の２つのソース／ドレーン領域の１つに対する第二の絶縁層、エッチング停止層、及び第一の絶縁層の接点開口部をエッチングし、金属−絶縁体−金属（ＭＩＭ）コンデンサに対するノード接点を提供する。エッチング停止層に対する第二の絶縁層の第一の凹部をエッチングして、局所的に電気的に相互接続する。導電層を堆積させて、第一の凹部及び接点領域を充填する。導電層を研磨して第一の凹部内に局所的相互接続部を形成し、また、コンデンサに対する接点開口部内に導電性プラグを形成する。導電性層は、被覆したポリシリコン、金属ケイ化物又は金属とすることができる。本発明にとって好ましい導電性材料は、窒化チタン（ＴｉＮ）又は窒化タンタル（ＴａＮ）のような薄いバリア層と、タングステン金属層とを含む多層のものである。導電性層及びバリア層は、化学−機械的に第二の絶縁層に研磨する。金属の堆積及び研磨は、一般に、二重ダマシン法と称される方法である。次に、ＤＲＡＭコンデンサノード接点に対する導電性プラグの各々の周りにてエッチング停止層に対する第二の絶縁層に多数の第二の凹部をエッチングする。第一の金属層、薄い電極間絶縁層及び第二の金属層は、基板上に且つ第二の凹部内に順次に配座的に堆積させる。第一及び第二の金属層は、ＡｌＣｕ、ＴｉＮ等であることが好ましく、また、電極間絶縁材料は、タンタル五酸化物（ＴａＯ５）のような高比誘電率を有する。非揮発性メモリの場合、バリウムチタン酸ストロンチウム酸化物（（ＢａｘＳｒ１−ｘ）ＴｉＯ３）又は鉛−ジルコニア−チタン酸化物（（ＰｂＺｒｘＴｉ１−ｘ）Ｏ３）のような強誘電性材料を電極間絶縁性フィルムに対して使用することができる。本発明の中心的な特徴は、ノード接点に対する導電性プラグ上にコンデンサを形成し且つ導電性プラグと接触するように、異方性プラズマエッチング法を使用して第一の金属層、電極間絶縁性フィルム及び第二の金属層を同時にパターン化することである。本発明の別の中心的な特徴は、第二の絶縁層の平坦な上面上にのみコンデンサをパターン化することである。この特徴は、凹部内のような、非平面状の表面上に指向性プラズマエッチングするときに残る残留金属に関連した問題点を防止する。ＤＲＡＭコンデンサを完成させた後、従来の半導体処理を行って集積回路チップを完成させることができる。
【００１０】
本発明の目的及び有利な点は、以下の図面と共に読んだとき、好ましい実施の形態に関して最も良く理解される。
【発明を実施するための最良の形態】
【００１１】
次に、本発明の目的に留意して、新規な金属−絶縁体−金属（ＭＩＭ）コンデンサを製造する方法について詳細に説明する。これらのＭＩＭコンデンサは、大容量となるように高比誘電率（ｈｉｇｈ−ｋ）材料を使用し又は、二重ダマシン法の一部分とすることのできる非揮発性強誘電性メモリ（ＦｅＲＡＭ）となるように強誘電性材料を使用する。これらのＭＩＭコンデンサは、現在、ＤＲＡＭの製造時に利用されているＦＥＴ構造と共に使用することができる。このため、本発明を理解するのに必要な下方の基板構造の詳細についてのみ説明する。
【００１２】
図１を参照すると、部分的に完成したメモリセルを有する半導体基板１０の一部分の概略断面図が図示されている。最も一般的に使用される基板は、＜１００＞の結晶学的方位を有するＰ被覆（ホウ素を使用して）した単結晶シリコンのような半導体材料である。この方法はまた、ガリウムヒ化物（ＧａＡｓ）、ゲルマニウム（Ｇｅ）等のようなその他の基板にも適用可能である。しかし、この方法はケイ素基板に関して説明する。典型的に、メモリセル面積は、浅い溝絶縁部（ＳＴＩ）１２によって取り巻かれており、メモリセル面積の各々に対し電気的絶縁部を提供する。ＳＴＩは、フォトリソグラフィック技術及びプラズマ（乾式）エッチング法を使用して浅い溝を形成することにより製造される。次に、例えば機械的化学的研磨又はエッチングバック技術を使用して基板表面に対し、平坦とされるＳｉＯ２のような絶縁材料を充填する。次に、セル面積の各々に半導体デバイスが形成される。最も一般的に形成されるデバイスは、フィールドエフェクトトランジスタ（ＦＥＴ）である。これらのＦＥＴは、最初にＰ被覆しケイ素基板１０上に薄いゲート酸化物１４（１０乃至１００オングストローム）を成長させることで形成される。Ｎ被覆したポリシリコン層１６を堆積させ且つパターン化してゲート電極１６を形成する。ポリシリコンを低圧化学気相成長法（ＬＰＣＶＤ）を使用して堆積させ且つヒ素（Ａｓ）又はリン酸（Ｐ）を使用してＮ被覆する。ゲート電極の厚さは、約１０００乃至５０００オングストロームの範囲にある。イオン打込みによってゲート電極１６に隣接して基板１０に薄く被覆したソース／ドレーン領域１７（ＬＤＤ）が形成される。ＮチャンネルＦＥＴの場合、打込みドーパントは、ヒ素又はリン酸のようなＮ型である。ゲート電極１６は、打込んだイオンをゲート電極に対し自己整合させるマスクとして機能する。配座的ＣＶＤ酸化物を堆積させ且つ基板１０に対し異方性エッチングバックを行うことにより、ゲート電極１６の側壁に絶縁性側壁スペーサ１８が形成される。次に、ＦＥＴに対し抵抗性接点を提供し得るようにより高濃度のＮ型ドーパントをイオン打込みすることにより、側壁スペーサ１８に隣接して且つ、該側壁スペーサ１８に対し自己整合された基板１０に拡散したソース／ドレーン領域１９を形成することでＦＥＴが完成される。
【００１３】
更に、図１を参照し且つ本発明の方法をより具体的に説明すれば、第一の絶縁層２０が堆積される。層２０は、ケイ素酸化物であることが好ましく且つ、例えば、反応剤気体としてテトラエソシロキサン（ＴＥＯＳ）を使用してＬＰＣＶＤ又はＰＥＣＶＤにより堆積させる。次に、酸化物層２０を化学機械的に研磨してＦＥＴゲート電極１６の頂部の上に厚さ約５００乃至１００００オングストロームの範囲の平面状表面を有する層２０を提供する。次に、エッチング停止層２２及び第二の絶縁層２４を平面状の第一の絶縁層２０の上に順次に堆積させる。エッチング停止層２２は、窒化ケイ素（Ｓｉ３Ｎ４）であることが好ましく、反応剤気体としてシラン（ＳｉＨ４）及びアンモニア（ＮＨ３）を使用してＬＰＣＶＤ法により堆積させる。層２２は、約５０乃至２０００オングストロームの範囲の厚さまで堆積させる。第二の絶縁部２４はケイ素酸化物から成っており且つ、ＬＰＣＶＤ又はＰＥＣＶＤにより第一の絶縁層２０と同様に堆積させる。層２４の厚さは、以下により明確となるように、ＤＲＡＭコンデンサに対する所望の容量に依存して選択されるが、全体として、層２４は、約５００乃至１００００オングストロームの範囲の厚さである。
【００１４】
図１を更に参照すると、ＦＥＴの各々の２つのソース／ドレーン領域１９の一方に対する第二の絶縁層２４、エッチング停止層２２、第一の絶縁部分２０に接点開口部１がエッチングされて、ＭＩＭコンデンサに対するノード接点を提供する。接点開口部１は、従来のフォトリソグラフィック技術及び指向性プラズマエッチング法を使用してエッチングされる。次に、別のフォトレジストマスク及び指向性プラズマエッチング法を使用して、エッチング停止層２２に対する第二の絶縁層２４に第一の凹部２がエッチングされて、局所的な電気的相互接続部を形成する。
【００１５】
図２を参照すると、ＴｉＮ又はＴａＮのような配座的な薄いバリア層２５が堆積される。典型的に、層２５は、約２０乃至１０００オングストロームの範囲の厚さであり且つ、物理的気相成長法（ＰＶＤ）又はＣＶＤにより堆積させる。次に、導電性層２６を第一の凹部２及び接点開口部１を充填するのに十分な厚さに堆積させる。導電性層２６は、タングステン（Ｗ）であることが好ましいが、アルミニウム、銅等のようなその他のより高導電性材料を使用することができる。Ｗ層２６は、例えば、反応剤気体としてタングステン六フッ化物を使用してＣＶＤにより堆積させることが好ましい。次に、商業的に利用可能なＣＭＰ装置を使用してＷ層２６及びバリア層２５を第二の絶縁層２４に対して研磨して第一の凹部２内に導電性線２６を形成し且つ、これと同時に、図２に図示するように、接点開口部１にコンデンサノード接点プラグ２６´を形成する。研磨は、一般に二重ダマシン法と称される。
【００１６】
図２を更に参照すると、次に、ＭＩＭコンデンサが形成される。コンデンサ面積を増大させ得るように導電性プラグ２６´の各々の周りでエッチング停止層２２に対する第二の絶縁層２４に多数の第二の凹部３がエッチングされる。凹部の数及び層２４の厚さを使用して、配列面積を縮小させつつ、ＭＩＭコンデンサ面積を増大させる。更に、第一の金属層２８、薄い電極間絶縁性フィルム３０及び第二の金属層３２を基板上に連続的に且つ、第二の凹部３内に配座的に堆積させる。第一の金属層２８及び第二の金属層３２は、ＡｌＣｕ合金であることが好ましく、ＰＶＤにより約２０００乃至１５０００オングストロームの範囲の好ましい厚さまで堆積させる。これと代替的に、ＴｉＮ、Ｔａ、ＴａＮ等のようなその他の導電性層を使用してもよい。電極間誘電性フィルム３０は、タンタル五酸化物（ＴａＯ５）のような高誘電性定数材料とすることができる。非揮発性メモリの場合、鉛−ジルコニア−チタン酸化物（（ＰｂＺｒｘＴｉ１−ｘ）Ｏ３）又はバリウムチタン酸ストロンチウム酸化物（（ＢａｘＳｒ１−ｘ）ＴｉＯ３）等のような強誘電性材料を使用することができる。層３０が高比誘電率材料から成るとき、層は、ＣＶＤ又はＰＶＤにより堆積させることができ且つ、約２０乃至１０００オングストロームの範囲の厚さに形成する。層３０が（（ＰｂＺｒｘＴｉ１−ｘ）Ｏ３）のような強誘電性材料であるとき、該層は、ＣＶＤ又はＰＶＤにより約２０乃至１０００オングストロームの範囲の好ましい厚さに形成する。
【００１７】
図２を更に参照すると、本発明の中心的な特徴は、ノード設定に対する金属プラグ２６´の上方にコンデンサを形成し且つ該金属プラグと接触するように第一の金属層２８、電極間絶縁性フィルム３０、第二の金属層３２を同時にパターン化することである。層２８、３０、３２は、異方性プラズマエッチング法を使用してパターン化される。この単一のエッチングステップは、整合許容公差を最小にし且つ、処理コストを削減しつつ、メモリセルの密度を増大させる。本発明の別の中心的な特徴は、第二の絶縁層２４の平坦な上面の上方にのみコンデンサをパターン化する一方、凹部３の上方にはパターン化しないことである。凹部３の上方にエッチングしないことにより、非平面状の表面の上方に指向性プラズマエッチングを使用するとき、凹部３の側壁に残る金属残留物に関連する問題点を回避することになる。この改良の結果、処理収率が向上し且つ信頼性が高まる。ＤＲＡＭコンデンサを完成させた後、従来の半導体処理法を使用して、集積回路チップを完成させることができる。
【００１８】
本発明はその好ましい実施の形態に関して具体的に示し且つ説明したが、当該技術分野の当業者は、本発明の精神及び範囲から逸脱せずに、形態及び細部の点で色々な変更が具体化可能であることが理解されよう。
【図面の簡単な説明】
【００１９】
【図１】二重ダマシン法と適合可能なこの新規なＭＩＭコンデンサを製造する過程ステップを示す、ＤＲＡＭデバイスの一部分の概略断面図である。
【図２】二重ダマシン法と適合可能なこの新規なＭＩＭコンデンサを製造する別の過程ステップを示すＤＲＡＭデバイスの一部分の概略断面図である。
【符号の説明】
【００２０】
１    接点開口部
２    第一の凹部
３    第二の凹部
１０    半導体基板
１２    溝絶縁部
１４    ゲート酸化物
１６    ポリシリコン層
１７    ソース／ドレーン領域
１８    絶縁性側壁スペーサ
１９    ソース／ドレーン領域
２０    第一の絶縁層
２２    エッチング停止層
２４    第二の絶縁層
２５    バリア層
２６    導電性層
２６´    コンデンサノード接点プラグ
２８    第一の金属層
３０    電極間絶縁フィルム
３２    第二の金属層
【図１】
2004274021.tif 000003
【図２】
2004274021.tif 000004
【外国語明細書】
2004274021000001.pdf