(57)【要約】【課題】半導体層上に透明導電酸化膜としての金属酸化物層を高品質で均一性、再現性良く形成する方法を提供する。【解決手段】基体上に堆積された半導体層上に金属酸化物層を形成する方法において、半導体層をアーク放電により処理する工程と、該半導体層上にグロー放電により金属酸化物層を付着させる工程と、をこの順に有することを特徴とする。【選択図】      なし【特許請求の範囲】
【請求項１】
基体上に堆積された半導体層上に金属酸化物層を形成する方法において、前記半導体層をアーク放電により処理する工程と、該半導体層上にグロー放電により金属酸化物層を付着させる工程と、をこの順に有することを特徴とする金属酸化物層の形成方法。
【請求項２】
前記グロー放電により金属酸化物層を付着させる工程は、マグネトロンスパッタリングであることを特徴とする請求項１に記載の金属酸化物層の形成方法。
【請求項３】
前記アーク放電により処理する工程は、前記マグネトロンスパッタリングで用いているターゲットと同一の組成の物質上でアーク放電を生起させ処理を行うことを特徴とする請求項２に記載の金属酸化物層の形成方法。
【請求項４】
前記基体を電気的に接地させずに、前記グロー放電により金属酸化物層を付着させる工程、を行うことを特徴とする請求項１乃至３のいずれかに記載の金属酸化物層の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は金属酸化物層の形成方法に関し、特に透明導電酸化膜であるＩＴＯ膜等を光起電力素子や液晶表示素子等の機能性堆積膜の上に形成するための方法である。
【０００２】
【従来の技術】
光起電力素子や液晶表示素子等に用いられているＩＴＯ透明導電酸化膜の形成方法としてスパッタリング法、蒸着法、ＣＶＤ法等がよく知られている。これらの中でスパッタリング法は、大面積の基板面上に均一に薄膜を形成できること、高品質な膜が得られること等、他の薄膜形成方法よりも優れた特徴がある。またスパッタリング法の中でも、量産装置では、成膜速度が大きいという特徴から、ターゲット背後にマグネットを配置し、ターゲット表面に磁界を存在させてプラズマを収束させるようにした直流放電マグネトロンスパッタリング法が最もよく用いられている。
【０００３】
これらに用いられるターゲットは、形成しようとする薄膜を構成する元素から作られるものが用いられることが一般的である。ＩＴＯ透明導電酸化膜は、大別してＩｎとＳｎの合金ターゲットを用いる方法と、酸化インジウム（Ｉｎ２Ｏ３）と酸化錫（ＳｎＯ２）を混合して焼結させた酸化物セラミックスターゲットを用いる方法とがある。一般に量産には、安定に膜特性が得られる後者の酸化物ターゲットが用いられる場合が多く、Ｉｎ２Ｏ３に１０ｗｔ％程度のＳｎＯ２が添加された酸化物ターゲットを使用して成膜することが一般的である。
【０００４】
従来から知られたスパッタリング装置を用いたＩＴＯ薄膜の基本的形成方法について説明する。先ず、ＩＴＯ透明導電酸化膜形成用ターゲットを配した成膜処理室を真空排気する。その後に、アルゴン等の希ガスに対して反応性ガスである酸素ガスを適量添加した混合ガスを、成膜処理室内に導入する。次に、成膜処理室への混合ガスの導入量あるいは真空排気系のコンダクタンスを制御することにより、成膜処理室の内部圧力は所望の圧力に設定される。この状態で、カソードに負の電圧を印加すると、プラズマが発生し、生成した正イオンでターゲットをイオン衝撃してスパッタリングを行う。スパッタリングにより放出されたターゲットを構成する元素は、酸化反応を伴いながらターゲットに対向した基板上に到達し、当該基板上にＩＴＯ透明導電酸化膜が形成される。
【０００５】
ここで、ＩｎおよびＳｎの酸化物をターゲットとして使用しＩＴＯ透明導電酸化膜をマグネトロンスパッタリング法で形成する場合、ターゲット上およびその他の真空室内の部材の表面での異常放電（アーク）の発生が問題となる。特に特許文献１に開示されているようなトラッキングアークと呼ばれるターゲット上でターゲット面に垂直な磁場成分がゼロとなる部分（ターゲットが最も食刻される部分）でアークが回転するという独特の異常放電が発生する。このトラッキングアークが発生すると成膜される膜は高比抵抗で不透明な膜になるといわれている。
【０００６】
また生産性を考え帯状基板上に光起電力素子等に用いる機能性堆積膜を連続的に形成する方法として、特許文献２には、ロール・ツー・ロール（Ｒｏｌｌ  ｔｏ  Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ装置が開示されている。
【０００７】
【特許文献１】
特開平９−２１７１７１号公報
【特許文献２】
米国特許第４，４００，４０９号特許明細書
【０００８】
【発明が解決しようとする課題】
光起電力素子としての光電変換効率をさらに向上させていくためには、光を吸収し電気に変換するための半導体膜の特性を向上させていくと同時に、光入射側の透明電極としてのＩＴＯ透明導電酸化膜の高透光性、低比抵抗といった膜特性の向上、さらに半導体層との界面での界面特性の向上が必要である。そして、このＩＴＯ透明導電酸化膜は、従来のようなマグネトロンスパッタリング方法で形成されており、品質が良く、均一性、再現性良く形成することが求められている。
【０００９】
本発明が解決しようとする課題は、従来の方法よりも、透明導電酸化膜としての金属酸化物層を高品質で均一性、再現性良く形成する方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明は、上記の課題を解決するために、本発明者らが鋭意研究を重ねた結果完成に至ったものであり、次のように構成される。
【００１１】
第１の発明は、基体上に堆積された半導体層上に金属酸化物層を形成する方法において、前記半導体層をアーク放電により処理する工程と、該半導体層上にグロー放電により金属酸化物層を付着させる工程と、をこの順に有することを特徴としている。
【００１２】
第２の発明は、第１の発明のグロー放電による金属酸化物層を付着させる工程が、マグネトロンスパッタリングであることを特徴としている。
【００１３】
第３の発明は、第１の発明のアーク放電により処理する工程は、前記マグネトロンスパッタリングで用いているターゲットと同一の組成の物質上でアーク放電を生起させ処理を行うことを特徴としている。より好ましくは、第１の発明のアーク放電により処理する工程を、前記マグネトロンスパッタリングで用いているターゲット上でアーク放電を生起させる。
【００１４】
第４の発明は、第１乃至第３の発明の基体を電気的に接地させずに、前記グロー放電により金属酸化物層を付着させる工程、を行うことを特徴としている。
【００１５】
本発明は、例えば光起電力素子のように基体上に半導体層、透明導電酸化物層（金属酸化物層）を順次形成するときに用いられ、半導体層と透明導電酸化物層の界面部においてアーク放電による処理を行い、その後グロー放電のマグネトロンスパッタリング方法で透明導電酸化物層を形成することを特徴としている。ここで用いた半導体層と透明導電酸化物層の界面部におけるアーク放電による処理は、従来膜質が低下して問題とされていたトッラッキングアークによる処理である。
【００１６】
本発明者らは従来問題とされていたトラッキングアークについて鋭意検討を行った。その結果、半導体層と透明導電酸化物層の界面部でトラッキングアークを発生させ処理を行い、その後通常のマグネトロンスパッタリング方法で透明導電酸化物層を形成することにより作製された光起電力素子の特性が向上するということを見いだした。一方、トッラッキングアークによる処理を透明導電酸化物層を形成している途中で行ったとしてもこのような効果は得られず、半導体層と透明導電酸化物層の界面でトッラッキングアークによる処理を行うことが重要であることが解った。
【００１７】
この効果が得られた原因は現在のところ完全には解明されていない。半導体層と透明導電酸化物層の界面部におけるアーク放電による処理によって、ターゲットに含有する組成の一部または同一組成の物質が堆積しているのか、また物質の堆積を伴わない界面部下地の改質的な処理なのか不明な部分もある。しかし本発明者は原因を以下のような２つのうちどちらか一方または両方と推察している。すなわち半導体層と透明導電酸化物層の界面部においてターゲット上でトッラッキングアークによるアーク放電を生起させることにより、アーク放電部が局所的に高温となりターゲットに含有する組成の一部または同一組成の物質が蒸発し半導体層上に蒸着される。▲１▼その蒸着された層が下地の半導体層との電気的な接続が良く半導体層で発生した電気を効率よく集めることができ光起電力素子の光電変換効率が向上する。▲２▼その蒸着された層が成長核となり後からマグネトロンスパッタリング方法で形成される層が核成長し膜質の良い透明導電酸化物層を形成でき光起電力素子の光電変換効率が向上する。
【００１８】
【発明の実施の形態】
以下、本発明を図を用いてさらに詳しく説明する。なお、ここでは光起電力素子に用いる透明導電酸化物層のＩＴＯ膜を作製する場合を例に挙げて説明する。
【００１９】
図１は本発明のバッチ式の堆積膜形成装置の一例の模式断面図である。
真空容器５０は排気口５１より排気ポンプ（不図示）で真空に排気され、ガス供給管５２により所定の流量のガスが供給され排気コンダクタンスを調整することにより所定の圧力に真空容器内を保持する。基体上に半導体層を積層した基板５３は基板ホルダー５４により保持されており不図示のヒーターにより所定の温度に加熱される。ターゲット５５はバッキングプレート５６上に取り付けられており裏面にはマグネットアセンブリ５７が配置されており不図示の電源より直流電力または高周波電力が供給される。ここで６０は、本発明でアーク放電により処理するためにアーク放電を生起させるためのトリガーである。トリガー６０を除けば従来のマグネトロンスパッタリング装置の構成と同じである。
【００２０】
ここで用いられるターゲット５５は、本発明のグロー放電により金属酸化物層を付着させる工程で行われるマグネトロンスパッタリングで使用されるターゲットであり、従来から用いられている酸化インジウム（Ｉｎ２Ｏ３）と酸化錫（ＳｎＯ２）を混ぜて焼結させた物でＩｎ２Ｏ３に１０ｗｔ％程度のＳｎＯ２が添加された酸化物ターゲットを使用できる。また供給されるガスとしては、従来から用いられているアルゴン等の希ガスに対して反応性ガスである酸素ガスを適量添加した混合ガスを使用できる。さらにここで用いられる基板５３としては、ステンレスなどの基体上にｎ型半導体層、ｉ型半導体層、またはｐ型半導体層のいずれかの半導体層を積層させたものである。さらにこの基板はグロー放電により金属酸化物層を付着させる工程で行われるマグネトロンスパッタリングで発生する２次電子等による半導体層へのダメージを減らすために電気的に接地されていないことが好ましい。
【００２１】
この装置を用いた本発明の金属酸化物層の形成方法としては、まずターゲット５５に不図示の電源より直流電力または高周波電力を印加し、トリガー６０を動作させ、ターゲット５５上にトッラッキングアークを発生させてアーク放電による処理を行う。そして電力を停止することによりアーク放電の処理を停止させる。その後再びターゲット５５に不図示の電源より直流電力または高周波電力を印加することによりグロー放電を生起させ、マグネトロンスパッタリング方法によりＩＴＯ層を堆積させる。
【００２２】
ここで本発明における「アーク放電処理」とは半導体表面をアーク放電に所定の時間暴露させる処理のことをいう。この際半導体層上には実質的に膜が堆積されていないか、または後工程であるスパッタリングによる透明導電酸化膜よりも薄く堆積しても良い。
【００２３】
また、本発明において帯状基板を用いたロール・ツー・ロール方式の連続形成装置の一例は図２のようなものである。
【００２４】
送り出し用真空容器１０１、成膜用真空容器２０１、巻き取り用真空容器３０１はガスゲート１５１，２５１で接続され排気口１０２，２０２，３０２より排気ポンプ（不図示）で真空に排気されている。帯状基板１００は送り出し用ボビン１１１に巻かれており搬送ローラー１１２により搬送方向が変更されて成膜用真空容器２０１へ搬送される（矢印Ａの方向）。次に成膜用真空容器２０１内において帯状基板１００は、ランプヒーター２１１により所定の処理温度まで加熱され不図示のガス供給管より各々所定流量のガスが供給され所定の圧力に保持された各処理室２１３，２１５，２１７，２１９内で各種のターゲット２１２，２１４，２１６，２１８に不図示の電源より直流電力または高周波電力が供給され成膜等の処理が行われる。そして帯状基板１００は、巻き取り用真空容器３０１内で搬送ローラー３１２により搬送方向が変更されて巻き取り用ボビン３１１により巻き取られる。その時ガスゲート１５１，２５１において掃気用ガス供給管１５２，１５３，２５２，２５３より掃気用ガスが流されており各真空容器間でガスが混入するのを防いでいる。
【００２５】
ここで２０５は、本発明でアーク放電により処理するためにアーク放電を生起させるためのトリガーである。トリガー２０５を除けば従来のマグネトロンスパッタリング連続形成装置の構成と同じである。この装置では第１の処理室２１３においてアーク放電による処理を行い、第２の処理室２１５、第３の処理室２１７、第４の処理室２１９においてグロー放電により金属酸化物層を付着させるように構成されている。この装置を用いることにより、基体上に堆積された半導体層上にアーク放電による処理を行った後、グロー放電による金属酸化物層を形成することを連続的に行うことができる。
【００２６】
ここで用いられる第１のターゲット２１２は、第２のターゲット２１４、第３のターゲット２１６、第４のターゲット２１８と同一組成の物で、本発明のグロー放電により金属酸化物層を付着させる工程で行われるマグネトロンスパッタリング方法で使用されるターゲットであり、従来から用いられている酸化インジウム（Ｉｎ２Ｏ３）と酸化錫（ＳｎＯ２）を混ぜて焼結させたものでＩｎ２Ｏ３に１０ｗｔ％程度のＳｎＯ２が添加された酸化物ターゲットを使用できる。
【００２７】
また供給されるガスとしては、従来から用いられているアルゴン等の希ガスに対して反応性ガスである酸素ガスを適量添加した混合ガスを使用できる。また掃気用ガスとしては、従来から用いられているアルゴン等の希ガスを使用できる。
【００２８】
さらにここで用いられる基板１００としては、ステンレスなどの基体上にｎ型半導体層、ｉ型半導体層、またはｐ型半導体層のいずれかあるいは全ての半導体層を積層させたものである。さらにこの基板はグロー放電により金属酸化物層を付着させる工程で行われるマグネトロンスパッタリング方法で発生する２次電子等による半導体層へのダメージを減らすために電気的に接地されていないことが好ましい。
【００２９】
この装置を用いた本発明の金属酸化物層の形成方法としては、基板１００を連続的に搬送させながらまず第１の処理室２１３内のターゲット２１２に不図示の電源より直流電力または高周波電力を印加し、トリガー２０５を動作させ、ターゲット２１２上にトッラッキングアークを発生させてアーク放電による処理を行う。またその他の処理室２１５，２１７，２１９内のターゲット２１４，２１６，２１８に不図示の電源より直流電力または高周波電力を印加することによりグロー放電を生起させ、マグネトロンスパッタリング方法によりＩＴＯ層を連続的に堆積させる。
【００３０】
【実施例】
本発明の実施例を図を用いて説明するが、本発明はこれらの実施例によって何等限定されるものではない。
【００３１】
（実施例１）
本発明の図１の装置を用い光起電力素子用の透明導電酸化膜としてのＩＴＯ膜を成膜し、シングルセルの光起電力素子を作製した。
【００３２】
基体として、ＳＵＳ４３０ＢＡ（幅５０ｍｍ×長さ５０ｍｍ×厚さ０．１５ｍｍ）を用い十分に脱脂及び洗浄を行い、下部電極としてのバックリフレクター膜をスパッタリング法により表１に示す条件でＡｇ薄膜、ＺｎＯ薄膜を成膜した。
【００３３】
【表１】
2004277824.tif 000002
【００３４】
その上にＣＶＤ法により表２に示す条件でｎ型アモルファスシリコン膜、ｉ型アモルファスシリコン膜、ｐ型アモルファスシリコン膜を随時積層させ半導体素子を完成させる。
【００３５】
【表２】
2004277824.tif 000003
【００３６】
完成した半導体が積層された基板を図１の装置の基板ホルダー５４に取り付け、真空容器５０を排気口５１より排気ポンプ（不図示）で真空に排気し、ガス供給管５２によりアルゴンガス５０ｃｍ３／ｍｉｎに対して酸素ガスを１．５ｃｍ３／ｍｉｎ混合したガスを供給し排気コンダクタンスを調整し０．４Ｐａの圧力に真空容器内を保持した。基板５３は不図示のヒーターにより２００℃に加熱した。ここでまずアーク放電の処理を行うため不図示の直流電源より直流電力をＩＴＯターゲット５５に供給しトリガー６０を作動させアーク放電をＩＴＯターゲット５５上に生起させ、０．１ｋＷで２０秒の処理を行った。その後グロー放電による処理のため不図示の直流電源より直流電力をＩＴＯターゲット５５に供給しグロー放電をＩＴＯターゲット５５上に生起させ、２．０ｋＷで６０秒の処理を行った。
【００３７】
そして図３の模式断面図に示すようなシングルセルの光起電力素子を作製した。図３において、１０は基板、１００１はバックリフレクター膜、１００２はＡｇ薄膜、１００３はＺｎＯ薄膜、１０１１は半導体素子、１０１２はｎ型アモルファスシリコン、１０１３はｉ型アモルファスシリコン、１０１４はｐ型アモルファスシリコン、１０２１はＩＴＯ透明導電酸化膜である。
【００３８】
（比較例１）
従来のように半導体層とＩＴＯ膜との界面でアーク放電の処理の無い方法（実施例１におけるアーク放電の処理の無いもの）でシングルセルの光起電力素子を作製した。
【００３９】
（結果１）
実施例１と比較例１で作製した光起電力素子の特性を比べると、実施例１で作製した光起電力素子の方が、開放電圧、短絡電流がそれぞれ向上し光電変換効率が１．５％ほど高くなっていた。
【００４０】
（実施例２）
図２の装置を用い光起電力素子用の透明導電酸化膜としてのＩＴＯ膜を成膜し、シングルセルの光起電力素子を作製した。
【００４１】
基体として、ＳＵＳ４３０ＢＡ（幅１２０ｍｍ×長さ１００ｍ×厚さ０．１５ｍｍ）を用い十分に脱脂及び洗浄を行い、下部電極としてのバックリフレクター膜をスパッタリング法により成膜するため図４の装置に取り付けた。図４はロール・ツー・ロール方式のスパッタリング装置である。
【００４２】
送り出し用真空容器１２１、成膜用真空容器２２１、巻き取り用真空容器３２１はガスゲート１７１，２７１で接続され排気口１２２，２２２，３２２より排気ポンプ（不図示）で真空に排気されている。帯状基板１２０は送り出し用ボビン１３１に巻かれており搬送ローラー１３２により搬送方向が変更されて成膜用真空容器２２１へ搬送される（矢印Ｂの方向）。次に成膜用真空容器２２１内において帯状基板１２０は、ランプヒーター２３１により所定の処理温度まで加熱され、不図示のガス供給管より各々所定流量のガスが供給され所定の圧力に保持された各処理室２３２，２３４内で各種のターゲット２３３，２３５に不図示の電源より直流電力または高周波電力が供給されターゲット２３３，２３５上にグロー放電を生起させてスパッタリング法により成膜処理が行われる。そして帯状基板１２０は、巻き取り用真空容器３２１内で搬送ローラー３３２により搬送方向が変更されて巻き取り用ボビン３３１により巻き取られる。その時ガスゲート１７１，２７１において掃気用ガス供給管１７２，１７３，２７２，２７３より掃気用ガスが流されており各真空容器間でガスが混入するのを防いでいる。各層の成膜条件を表３に示す。
【００４３】
【表３】
2004277824.tif 000004
【００４４】
その後バックリフレクター膜が積層された帯状基板を図４の装置より取り出し、図５の装置に取り付けた。図５はロール・ツー・ロール方式のシングルセル用ＣＶＤ装置である。
【００４５】
送り出し用真空容器４０１、ｎ層成膜用真空容器５０１、ｉ層成膜用真空容器６０１、ｐ層成膜用真空容器７０１、巻き取り用真空容器８０１はガスゲート４５１，５５１，６５１，７５１で接続され、排気口４０２，５０２，６０２，７０２，８０２より排気ポンプ（不図示）で真空に排気されている。バックリフレクター膜が積層された帯状基板４００は、送り出し用ボビン４１３に巻かれており、搬送ローラー４１２により搬送方向が変更されてｎ層成膜用真空容器５０１、ｉ層成膜用真空容器６０１、ｐ層成膜用真空容器７０１へ搬送される（矢印Ｃの方向）。そして各真空容器内で成膜等の処理が行われた帯状基板４００は、搬送ローラー８１２により搬送方向が変更されて巻き取り用ボビン８１３により巻き取られる。ここでガスゲート４５１，５５１，６５１，７５１において掃気用ガス供給管４５２，４５３，５５２，５５３，６５２，６５３，７５２，７５３より掃気用ガスが流されており、各真空容器間でガスが混入するのを防いでいる。次に各成膜用真空容器でランプヒーター５０３，６０３，７０３により所定の温度まで加熱され、成膜用ガス導入口５０５，６０５，７０５より成膜用ガスが、また掃気用ガス供給管４５２，４５３，５５２，５５３，６５２，６５３，７５２，７５３より掃気用ガスとして水素ガスがそれぞれ導入されている。そして放電電極５０６，７０６に１３．５６ＭＨｚのＲＦ電力が印加され、またマイクロ波導入手段６０６より２．４５ＧＨｚのマイクロ波が導入されそれぞれの処理室５０４，６０４，７０４内にグロー放電を生起させてＣＶＤ法により各層を成膜した。各層の成膜条件を表４に示す。
【００４６】
【表４】
2004277824.tif 000005
【００４７】
その後半導体層が積層された帯状基板を図５の装置より取り出し、図２の装置に取り付けた。
【００４８】
各真空容器１０１，２０１，３０１の排気口１０２，２０２，３０２より排気ポンプ（不図示）で排気し、掃気用ガス供給管１５２，１５３，２５２，２５３より掃気用ガスとしてアルゴンガスを各々５０ｃｍ３／ｍｉｎづつ導入し、次に各処理室２１３，２１５，２１７，２１９内に不図示のガス供給管より、アルゴンガス５０ｃｍ３／ｍｉｎに対して酸素ガスを１．５ｃｍ３／ｍｉｎ混合したガスを供給し、主弁（不図示）を閉じながらコンダクタンスを小さくし０．４Ｐａの圧力に保持した。次に成膜用真空容器２０１内においてランプヒーター２１１により成膜温度である２００℃に加熱した。そして、第１の処理室２１３において不図示の直流電源より直流電力をＩＴＯターゲット２１２に供給しトリガー２０５を作動させアーク放電をＩＴＯターゲット２１２上に生起させ、０．１ｋＷで処理を行った。また、第２の処理室２１５、第３の処理室２１７、第４の処理室２１９において不図示の直流電源より直流電力を各々のＩＴＯターゲット２１４，２１６，２１８にそれぞれ供給しグロー放電を各々のＩＴＯターゲット２１４，２１６，２１８上に生起させ、２．０ｋＷでスパッタリングにより成膜処理を行った。その時の帯状基板の搬送速度は１０００ｍｍ／分であった。その後巻き取り用真空容器３０１内で巻き取り用ボビン３１１により巻き取られシングルセルの光起電力素子が完成する。
【００４９】
（比較例２）
従来のように半導体層とＩＴＯ膜との界面でアーク放電の処理の無い方法（実施例２と比較して図２における、第１の処理室２１３でのアーク放電による処理が無いもの）でシングルセルの光起電力素子を作製した。
【００５０】
（結果２）
実施例２と比較例２で作製した光起電力素子の特性を比べると、実施例２で作製した光起電力素子の方が、開放電圧、短絡電流がそれぞれ向上し光電変換効率が１．５％ほど高くなっていた。
【００５１】
（実施例３）
図２の装置を用い光起電力素子用の透明導電酸化膜としてのＩＴＯ膜を成膜し、トリプルセルの光起電力素子を作製した。
【００５２】
実施例２と同様に基体上にバックリフレクター膜を作製した。その後バックリフレクター膜が積層された帯状基板を図６の装置に取り付けた。図６はロール・ツー・ロール方式のトリプルセル用ＣＶＤ装置である。
【００５３】
バックリフレクター膜が積層された帯状基板１１１０は、送り出し用真空容器１１０１より、第１のｎ型半導体層成膜用真空容器１２０１、第１のｉ型半導体層成膜用真空容器１３０１、第１のｐ型半導体層成膜用真空容器１４０１、第２のｎ型半導体層成膜用真空容器１５０１、第２のｉ型半導体層成膜用真空容器１６０１、第２のｐ型半導体層成膜用真空容器１７０１、第３のｎ型半導体層成膜用真空容器１８０１、第３のｉ型半導体層成膜用真空容器１９０１、第３のｐ型半導体層成膜用真空容器２００１を通過し、巻き取り用真空容器２１０１において巻き取り用ボビン２１１１に巻き付けられ、たるみの無い程度に張力調整を行った。そして各真空容器１１０１，１２０１，１３０１，１４０１，１５０１，１６０１，１７０１，１８０１，１９０１，２００１，２１０１の排気口（不図示）より排気ポンプ（不図示）で排気しながら、各成膜用真空容器でランプヒーター（不図示）により所定の温度まで加熱され、成膜用ガス導入口（不図示）より成膜用ガスが、また掃気用ガス供給管（不図示）より掃気用ガスとして水素ガスがそれぞれ導入されている。そして放電電極１２０６，１４０６，１５０６，１７０６，１８０６，１９０６，２００６に１３．５６ＭＨｚのＲＦ電力が印加され、またマイクロ波導入手段１３０６，１６０６より２．４５ＧＨｚのマイクロ波が導入されそれぞれグロー放電を生起させて帯状基板１１１０を一定速度で矢印Ｄの方向に搬送して帯状基板１１１０上に第１のｎ型半導体層、ｉ型半導体層、ｐ型半導体層、第２のｎ型半導体層、ｉ型半導体層、ｐ型半導体層、第３のｎ型半導体層、ｉ型半導体層、ｐ型半導体層を連続的に形成する。各層の成膜条件を表５に示す。
【００５４】
【表５】
2004277824.tif 000006
【００５５】
その後、実施例２と同様に図２の装置を用いＩＴＯ膜を成膜し、図７の模式断面図のトリプルセルの光起電力素子が完成した。図７において、１２０は帯状基板、３００１はバックリフレクター膜、３００２はＡｇ薄膜、３００３はＺｎＯ薄膜、３０１１は第１の半導体素子、３０１２は第１のｎ型半導体層、３０１３は第１のｉ型半導体層、３０１４は第１のｐ型半導体層、３０２１は第２の半導体素子、３０２２は第２のｎ型半導体層、３０２３は第２のｉ型半導体層、３０２４は第２のｐ型半導体層、３０３１は第３の半導体素子、３０３２は第３のｎ型半導体層、３０３３は第３のｉ型半導体層、３０３４は第３のｐ型半導体層、３０４１はＩＴＯ透明導電酸化膜である。
【００５６】
（比較例３）
従来のように半導体層とＩＴＯ膜との界面でアーク放電の処理の無い方法（実施例３と比較して図２における、第１の処理室２１３でのアーク放電による処理が無いもの）でトリプルセルの光起電力素子を作製した。
【００５７】
（比較例４）
本発明のアーク放電による処理を半導体層と透明導電酸化物層の界面で行なうのではなく、透明導電酸化物層を形成している途中で行い（図２において第２の処理室２１５でアーク放電による処理を行い、第１の処理室２１３、第３の処理室２１７、第４の処理室２１９においてグロー放電のスパッタリングによりＩＴＯの成膜処理を行った。）トリプルセルの光起電力素子を作製した。
【００５８】
（結果３）
実施例３と比較例３で作製した光起電力素子の特性を比べると、実施例３で作製した光起電力素子の方が、開放電圧、短絡電流がそれぞれ向上し光電変換効率が３．０％ほど高くなっていた。
【００５９】
（結果４）
実施例３と比較例４で作製した光起電力素子の特性を比べると、実施例３で作製した光起電力素子の方が、開放電圧、短絡電流がそれぞれ向上し光電変換効率が３．０％ほど高くなっていた。
【００６０】
【発明の効果】
以上説明したように、例えば光起電力素子のように基体上に半導体層、透明導電酸化物層（金属酸化物層）を順次形成するときに、半導体層と透明導電酸化物層の界面部においてアーク放電による処理を行い、その後グロー放電のマグネトロンスパッタリング方法で透明導電酸化物層を形成することにより、高品質な透明導電酸化物層が得られ特性の良い光起電力素子が作製できる。
【図面の簡単な説明】
【図１】本発明のバッチ式の堆積膜形成装置の一例の模式断面図である。
【図２】本発明のロール・ツー・ロール方式の連続形成装置の一例の模式断面図である。
【図３】シングルセルの光起電力素子の模式断面図である。
【図４】ロール・ツー・ロール方式のスパッタリング装置の模式断面図である。
【図５】ロール・ツー・ロール方式のシングルセル用ＣＶＤ装置の模式断面図である。
【図６】ロール・ツー・ロール方式のトリプルセル用ＣＶＤ装置の模式断面図である。
【図７】トリプルセルの光起電力素子の模式断面図である
【符号の説明】
１０，５３  基板
５０，２０１，２２１  成膜用真空容器
５１，１０２，２０２，３０２，１２２，２２２，３２２，４０２，５０２，６０２，７０２，８０２  排気口
５２，５０５，６０５，７０５  ガス供給管
５４  基板ホルダー
５５，２１２，２１４，２１６，２１８，２３３，２３５  ターゲット
５６  バッキングプレート
５７  マグネットアセンブリ
６０，２０５  トリガー
１００，１２０，４００，１１１０  帯状基板
１０１，１２１，４０１，１１０１  送り出し用真空容器
１１１，１３１，４１３，１１１１  送り出し用ボビン
１１２，１３２，３１２，３３２，４１２，８１２，１１１２，２１１２  搬送ローラー
１５１，１７１，２５１，２７１，４５１，５５１，６５１，７５１，１１５１，１２５１，１３５１，１４５１，１５５１，１６５１，１７５１，１８５１，１９５１，２０５１  ガスゲート
１５２，１５３，１７２，１７３，２５２，２５３，２７２，２７３，４５２，４５３，５５２，５５３，６５２，６５３，７５２，７５３  分離用ガス供給管
２１１，２３１，５０３，６０３，７０３  ランプヒーター
２１３，２１５，２１７，２１９，２３２，２３４，５０４，６０４，７０４処理室
３０１，３２１，８０１，２１０１  巻き取り用真空容器
３１１，３３１，８１３，２１１１  巻き取り用ボビン
５０１，１２０１，１５０１，１８０１  ｎ型半導体層成膜用真空容器
５０６，７０６，１２０６，１４０６，１５０６，１７０６，１８０６，１９０６，２００６  放電電極
６０１，１３０１，１６０１，１９０１  ｉ型半導体層成膜用真空容器
６０６，１３０６，１６０６  マイクロ波導入手段
７０１，１４０１，１７０１，２００１  ｐ型半導体層成膜用真空容器
１００１，３００１  バックリフレクター膜
１００２，３００２  Ａｇ薄膜
１００３，３００３  ＺｎＯ薄膜
１０１１，３０１１，３０２１，３０３１  半導体素子
１０１２，３０１２，３０２２，３０３２  ｎ型半導体層
１０１３，３０１３，３０２３，３０３３  ｉ型半導体層
１０１４，３０１４，３０２４，３０３４  ｐ型半導体層
１０２１，３０４１  透明導電酸化膜
【図１】
2004277824.tif 000007
【図２】
2004277824.tif 000008
【図３】
2004277824.tif 000009
【図４】
2004277824.tif 000010
【図５】
2004277824.tif 000011
【図６】
2004277824.tif 000012
【図７】
2004277824.tif 000013