(57)【要約】【課題】本発明は、カメラステージの動作回数を減少して累積位置決め誤差の低減化を図り、高品質な電子部品を生産でき、かつタクトタイムの短縮化を図って生産性の向上を得られる液晶ドライバとその製造方法を提供する。【解決手段】液晶表示装置駆動回路とパッドＰおよびチップ認識パターン１１ａ，１１ｂを備えた半導体チップ２と、ボンディング認識用パターン１７ａ，１７ｂおよび塗布用認識パターン１８ａ，１８ｂを備えた基板５とから構成され、上記ボンディング用認識パターンとチップ認識パターンが、半導体チップ上面の法線から見て、チップ認識パターンとボンディング用認識パターンのサイズは、重心の位置がチップ認識パターンの重心と一致する１９．２ｐ（ｍｍ）×１４．４ｐ（ｍｍ）の方形内に収まり、この方形内にボンディング用認識パターンおよびチップ認識パターンがあり、方形の外側に上記塗布用認識パターンがある。【選択図】　　図４
2004079967.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示装置を駆動する回路およびパッドピッチがｐ×１０−３（ｍｍ）であるパッドを備えた半導体チップと、リードを備えた基板とからなり、半導体チップのパッドと基板のリードとがフリップチップボンディング手段によって接合される液晶ドライバにおいて、
上記半導体チップに設けられるチップ認識パターンと、
上記基板に設けられるボンディング用認識パターンおよび塗布用認識パターンとを具備し、
半導体チップ上面の法線方向から見て、半導体チップの認識パターンと基板のボンディング用認識パターンのサイズは、重心の位置が半導体チップのチップ認識パターンの重心と一致する１９．２ｐ（ｍｍ）×１４．４ｐ（ｍｍ）の方形内に収まり、その方形内にボンディング用認識パターンおよびチップ認識パターンが有り、
上記塗布用認識パターンは、上記ボンディング用認識パターンが収まる方形のの外側に設けられることを特徴とする液晶ドライバ。
【請求項２】
液晶表示装置を駆動する回路およびパッドピッチがｐ×１０−３（ｍｍ）であるパッドを備えた半導体チップと、リードを備えた基板とからなり、半導体チップのパッドと基板のリードとがフリップチップボンディング手段によって接合される液晶ドライバにおいて、
上記半導体チップに設けられるチップ認識パターンと、
上記基板に設けられるボンディング用認識パターンおよび塗布用認識パターンとを具備し、
半導体チップ上面の法線方向から見て、半導体チップの認識パターンと基板のボンディング用認識パターンのサイズは、重心の位置が半導体チップのチップ認識パターンの重心と一致する２４．０ｐ（ｍｍ）×１８．０ｐ（ｍｍ）の方形内に収まり、その方形内にボンディング用認識パターンおよびチップ認識パターンが有り、
上記塗布用認識パターンは、上記ボンディング用認識パターンが収まる方形のの外側に設けられることを特徴とする液晶ドライバ。
【請求項３】
液晶表示装置を駆動する回路およびパッドを備えた半導体チップと、リードを備えた基板とからなり、半導体チップのパッドと基板のリードとがフリップチップボンディング手段によって接合された液晶ドライバにおいて、
上記半導体チップに設けられるチップ認識パターンと、
上記基板に設けられるボンディング用認識パターンとを具備し、
上記半導体チップ上面の法線方向から見て、基板のボンディング用認識パターンが半導体チップによって覆われていることを特徴とする液晶ドライバ。
【請求項４】
基板に備えた複数のボンディング用認識パターンに対して、半導体チップに備えたチップ認識パターンを対向させる第１の工程と、
半導体チップのチップ認識パターンを撮影するための第１の光学系と基板のボンディング用認識パターンを撮影するための第２の光学系を搭載した認識カメラを第１の認識位置へ移動し、半導体チップの第１のチップ認識パターンおよび基板の第１のボンディング用認識パターンを同時に認識する第２の工程と、
上記認識カメラを第２の認識位置へ移動し、半導体チップの第２のチップ認識パターンおよび基板の第２のボンディング用認識パターンを同時に認識する第３の工程と、
前記第２の工程と第３の工程から得られた認識情報から半導体チップと基板の相対位置を補正し、かつフリップチップボンディングする第４の工程と
を具備したことを特徴とする液晶ドライバの製造方法。
【請求項５】
基板に備えた複数のボンディング用認識パターンに対して、半導体チップに備えたチップ認識パターンを対向させる第１の工程と、
半導体チップのチップ認識パターンを撮影するための第１の光学系と基板のボンディング用認識パターンを撮影するための第２の光学系を搭載した認識カメラを第１の認識位置へ移動し、半導体チップの第１のチップ認識パターンおよび基板の第１のボンディング用認識パターンを同時に認識する第２の工程と、
上記認識カメラを第２の認識位置へ移動し、半導体チップの第２のチップ認識パターンおよび基板の第２のボンディング用認識パターンを同時に認識する第３の工程と、
前記第２の工程と第３の工程から得られた認識情報から半導体チップと基板の相対位置を補正し、かつフリップチップボンディングする第４の工程と、
上記基板における上記第１、第２のボンディング用認識パターンの外側に設けられた塗布用認識パターンを認識して基板の位置を補正し、アンダーフィルあるいは異方性導電ペースト（ＡＣＰ）塗布あるいは異方性導電膜（ＡＣＦ）貼り付け等をなす第５の工程と
を具備したことを特徴とする液晶ドライバの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置を駆動する回路が形成された半導体チップとフレキシブル基板とが、フリップチップボンディング手段によって接合された液晶ドライバに関する。
【０００２】
【従来の技術】
液晶表示装置を駆動する回路が形成された半導体チップのパッドと、フレキシブル基板のリードとをフリップチップボンディング手段によって接合して液晶ドライバが構成される。
これら半導体チップと基板とをボンディングする際には、半導体チップの傾き程度や重心などの位置情報と、基板の傾き程度や重心などの位置情報を取得する必要がある。
【０００３】
そのために、認識カメラを用いて半導体チップの対角部位付近に設けられる認識パターン２点を画像認識し、さらに基板上に設けられる認識パターン２点を画像認識している。
そのあと、これらの画像認識により得られた半導体チップと基板の位置情報にもとづいて補正量を算出し、それぞれに対する補正動作を行ってからフリップチップボンディング工程に移る。
【０００４】
【発明が解決しようとする課題】
ところで、従来の構成は、半導体チップと基板の各認識パターンの位置が互いにずれた位置に設けられている。これは、半導体チップと基板を互いに関連付けることなく個々に部品設計した結果であり、それぞれの認識パターンは設け易い位置に設定してなる。
そのため、半導体チップの認識パターン撮影用の光学系と、基板の認識パターン撮影用の光学系を搭載した認識カメラを対角付近に移動しても、その部位で両方に備えた認識パターンを同時に認識することはできなかった。
【０００５】
実際には、図８に示すように、第１の工程で基板Ａの一方側の認識パターンＮ１を認識し、第２の工程で基板Ａの他方側の認識パターンＮ２を認識する。そして、第３の工程で半導体チップＢの一方側の認識パターンＭ１を認識し、第４の工程で半導体チップＢの他方側の認識パターンＭ２を認識する。
すなわち、基板Ａ側の各認識パターンＮ１，Ｎ２を認識するために認識カメラを支持するカメラステージＣを２回移動し、さらに半導体チップＢ側の認識パターンＭ１，Ｍ２を認識するためにカメラステージＣを２回移動する。
【０００６】
結局、基板Ａと半導体チップＢの位置情報を得るのに、専用光学系を備えた認識カメラのステージＣを合計４回移動しなければならず、タクトタイムが延びて生産性に悪影響を及ぼしている。そして、ステージの動作回数が多い分、位置決め誤差が累積するので、ボンディング精度の点でも不利であった。
なお、上記ボンディング工程のあと、基板Ａと半導体チップＢとの間にアンダーフィルあるいは異方性導電ペースト（ＡＣＰ）塗布あるいは異方性導電膜（ＡＣＦ）貼り付けの塗布工程を行い、互いの機械的強度の増大を図るが、そのため基板Ａに塗布用認識パターンを備えて認識する必要がある。
【０００７】
従来、この塗布用認識パターンは上記ボンディング用認識パターンＮ１，Ｎ２が兼用していて、塗布工程にあたってカメラステージＣは上記兼用認識パターンを認識するために移動する。したがって、この兼用認識パターンＮ１，Ｎ２の位置設定は有利な条件で選択しないければならない。
本発明は、上記事情に着目してなされたものであり、その目的とするところは、カメラステージの動作回数を減少して、カメラステージ移動に起因する累積位置決め誤差の低減化を図り、高品質な電子部品を生産でき、かつタクトタイムの短縮化を図って生産性の向上を得られる液晶ドライバとその製造方法を提供するようにしたものである。
【０００８】
【課題を解決するための手段】
上記課題を解決し目的を達成するために本発明は、液晶表示装置を駆動する回路とパッドおよびチップ認識パターンを備えた半導体チップと、ボンディング認識用パターンおよび、このボンディング用認識パターンの外側（チップの重心から放射方向）に位置する塗布用認識パターンを備えた基板とから構成される液晶ドライバであり、基板のボンディング用認識パターンと半導体チップのチップ認識パターンが下記の関係を満たす。
【０００９】
パッドピッチをｐ×１０−３（ｍｍ）としたうえで、半導体チップ上面の法線から見て、チップ認識パターンとボンディング用認識パターンのサイズは、重心の位置がチップ認識パターンの重心と一致する１９．２ｐ（ｍｍ）×１４．４ｐ（ｍｍ）の方形内に収まる。
あるいは、チップ上面の法線方向から見て、チップ認識パターンとボンディング用認識パターンのサイズは、重心の位置がチップ認識パターンの重心と一致する２４．０ｐ（ｍｍ）×１８．０ｐ（ｍｍ）の方形内に収まる。
【００１０】
いずれにしても、方形内に半導体チップに設けられたチップ認識パターンと基板に設けられたボンディング用認識パターンが有り、方形の外側に塗布用認識パターンがある。
以上の数値の相違は、表示装置の解像度の相違にもとづいて設定される。すなわち、前者の数値は通常の解像度規格のＶＧＡ方式に適応し、後者の場合はより高解像度の規格であるＳＶＧＡ方式に適応する。
【００１１】
上述の関係を満たすと、半導体チップのチップ認識パターンと基板のボンディング用認識パターンが下記の４式から導かれる方形の認識範囲（Ｌ１×Ｌ２）内に存在する。
そのため、２系統の光学系を持った認識カメラのステージを第１の認識位置へ移動すると、半導体チップの第１のチップ認識パターンと基板の第１のボンディング用認識パターンを同時に認識できる。
【００１２】
つぎに、上記認識カメラのステージを第２の認識位置へ移動して、同様に半導体チップの第２のチップ認識パターンと基板の第２の認識パターンを同時に認識する。
このように、２回のカメラステージ移動で取り込まれた４つの認識パターンから位置補正量を計算し、この情報にもとづいて半導体チップと基板の相対位置を補正したのちボンディング動作が行われる。
【００１３】
上記認識範囲（Ｌ１、Ｌ２）は、以下の式から導かれる。
ｓ＝Ｃ１・ｐ　……（１）
ｇ＝Ｃ２・ｓ　……（２）
Ｌ１＝ｌ１・ｇ＝ｌ１・Ｃ１・Ｃ２・ｐ　……（３）
Ｌ２＝ｌ２・ｇ＝ｌ２・Ｃ１・Ｃ２・ｐ　……（４）
なお、ｐ：製品のパッドピッチ、Ｃ１：係数、パッドピッチと総合位置精度の関係（表１参照）から、Ｃ１＝０．０７５、ｓ：製品におけるアライメント精度である総合位置精度、ｇ：画素サイズ、Ｃ２：係数、現在の総合位置精度と画素サイズの関係（総合位置精度　±５μｍ、画素サイズ　２μｍ）からＣ２＝０．４、　ｌ１、ｌ２：画像表示方式により決まる係数、ＶＧＡの場合はｌ１＝６４０、ｌ２＝４８０、ＳＶＧＡの場合はｌ１＝８００、ｌ２＝６００。
結局、認識範囲（Ｌ１×Ｌ２）を求める（３）式と（４）式において、ｌ１、ｌ２、Ｃ１、Ｃ２は係数であり、パッドピッチｐに応じて認識範囲が設定されることになる。
【００１４】
【発明の実施の形態】
以下、本発明の一実施の形態を図面にもとづいて説明する。
図１は、液晶ドライバを製造する装置の構成図である。
図中１は装置本体であり、この装置本体１の上部に半導体チップ２を吸着自在としたツール３が設けられる。このツール３は、半導体チップ２を吸着したままＹ軸およびＺ軸方向に移動自在である。
【００１５】
図中４は、図示しない基板供給部から基板５を取り出してボンディングステージ６へ搬送する基板搬送装置である。上記基板５は、ボンディングステージ６上に支持され、後述するボンディング工程が行われたあと基板搬送装置４により図示しない基板供出部へ搬送されるようになっている。
上記ボンディングステージ６とツール３との間に、上記半導体チップ２を撮影するためのＣＣＤ７ａと、上記基板５を撮影するためのＣＣＤ７ｂとの、２つのＣＣＤ７ａ，７ｂを具備し、夫々のＣＣＤ用に２系統の光学経路８ａ，８ｂを内蔵した同時認識カメラ９が配置される。
【００１６】
すなわち、この同時認識カメラ９は後述するように、半導体チップ２に備えた第１のチップ認識パターンと基板５に備えた第１のボンディング用認識パターンを撮影するための第１の光学系Ｋａと、半導体チップ２に備えた第２のチップ認識パターンと基板５に備えた第２のボンディング用認識パターンを撮影するための第２の光学系Ｋｂを搭載している。
そして、上記同時認識カメラ９はカメラステージ１０に支持されていて、このカメラステージ１０により同時認識カメラ９はＸ方向とＹ方向に移動自在となっている。
【００１７】
ここでは図示しないが、装置本体１には制御部が配置されていて、上述した構成部品であるツール３、基板搬送装置４、同時認識カメラ９およびカメラステージ１０などと電気的に接続され、必要な検知信号を受けて必要な制御信号を送るようになっている。
図２はフリップチップボンディング手段によって組立てられた液晶ドライバの構成図、図３（Ａ）は液晶ドライバを構成する半導体チップ２の平面図、図３（Ｂ）は液晶ドライバを構成する基板５の平面図である。
【００１８】
図２に示すように、液晶表示装置を駆動する図示しない駆動回路を備えた半導体チップ２は、図の左右両側部に沿ってパッドＰが所定の間隙を存して設けられていて、基板５に設けられるインナリードＲにフリップチップボンディング手段により実装される。
図３（Ａ）に示すように、上記半導体チップ２の一方側の対角関係にある隅部には、２つの鍵状に形成される第１のチップ認識パターン１１ａと、第２のチップ認識パターン１１ｂが設けられる。
【００１９】
すなわち、これら第１、第２のチップ認識パターン１１ａ，１１ｂは、図１および図２に示す半導体チップ２の下面側に設けられて、上記基板５と対向する位置にある。
図３（Ｂ）に示すように、上記基板５は、樹脂フィルムに接着層により銅箔をラミネートし、エッチングにより銅箔回路Ｋを形成してなる。基板５のほぼ中央部には、半導体チップ２を実装するための矩形状スペースである実装部１２が設けられている。
【００２０】
この実装部１２における図の左側の側辺にリードが所定ピッチで突出しており、この突出リードをインナリード１３と言う。このインナリード１３は、基板５の左側側縁から突出する入力側アウターリード１４と上述の銅箔回路Ｋを介して接続されている。
上記実装部１２における図の右側の側辺にもリードが所定ピッチで突出しており、この突出リードをインナリード１５と言う。このインナリード１５は、基板５の右側側縁から突出する出力側アウターリード１６と上述の銅箔回路Ｋを介して接続されている。
【００２１】
実装部１２を構成する矩形状の一方側の対角関係にある隅部近傍位置には、２つの＋印に形成された第１のボンディング用認識パターン１７ａと、第２のボンディング用認識パターン１７ｂが設けられている。
基板５における第１、第２のボンディング用認識パターン１７ａ，１７ｂと、上記半導体チップ２における第１、第２のチップ認識パターン１１ａ，１１ｂの位置は、互いに極く近傍位置にあって、所定寸法の方形内に収まるように設定されている。
【００２２】
上記基板５における第１、第２のボンディング用認識パターン１７ａ，１７ｂの外側には、２つの＋印に形成された第１の塗布用認識パターン１８ａと第２の塗布用認識パターン１８ｂが設けられている。
これら第１、第２の塗布用認識パターン１８ａ，１８ｂが設けられる位置は、半導体チップ２を実装するエリアであるところの実装部１２の重心位置から放射方向に沿った位置にある。
【００２３】
上記ボンディング用認識パターン１７ａ，１７ｂは、文字通り基板５に対して半導体チップ２をフリップチップボンディングする際の位置認識用であり、上記塗布用認識パターン１８ａ，１８ｂは、アンダーフィルあるいはＡＣＰ塗布あるいはＡＣＦ貼り付け等の塗布工程における位置認識用である。
つぎに、半導体チップ２の第１、第２のチップ認識パターン１１ａ，１１ｂと基板５の第１、第２のボンディング用認識パターン１７ａ，１７ｂの配置関係について、図４および図５（Ａ）（Ｂ）にもとづいて説明する。
【００２４】
図４に示すように、同時認識カメラ９の認識範囲２０は、Ｌ１×Ｌ２の方形であり、この認識範囲２０内にいずれか一方の上記チップ認識パターン１１およびボンディング用認識パターン１７が収まるように設定されている。
ここでは図示しないが、上記基板５に形成される第１の塗布用認識パターン１８ａと、第２の塗布用認識パターン１８ｂは、上記認識範囲２０の外側に設けられている。
【００２５】
実際の表示装置で使用される通常の画像解像度の規格であるＶＧＡ方式の場合は、以下に説明する関係式から、Ｌ１＝１９．２ｐ（ｍｍ）、Ｌ２＝１４．４ｐ（ｍｍ）となる。
また、表示装置で使用されるより高解像度の規格であるＳＶＧＡ方式の場合は、以下に説明する関係式から、Ｌ１＝２４．０ｐ（ｍｍ）、Ｌ２＝１８．０ｐ（ｍｍ）となる。
【００２６】
上記認識範囲（Ｌ１、Ｌ２）は、以下の式から導かれる。
ｓ＝Ｃ１・ｐ　……（１）
ｇ＝Ｃ２・ｓ　……（２）
Ｌ１＝ｌ１・ｇ＝ｌ１・Ｃ１・Ｃ２・ｐ　……（３）
Ｌ２＝ｌ２・ｇ＝ｌ２・Ｃ１・Ｃ２・ｐ　……（４）
ｐは製品のパッドピッチであって、ここではｐ×１０−３（ｍｍ）に設定されている。また、パッドピッチは、図３（Ｂ）に示すように実装部１２に設けられるインナーリード１５のピッチｐと同一のものである。
【００２７】
Ｃ１は係数であり、以下の表１に示すパッドピッチｐと総合位置精度ｓの関係から、　Ｃ１＝０．０７５　に設定される。
【表１】
2004079967.tif 000003
上記ｓは、装置のアライメント精度である総合位置精度であり、表１に示すようにパッドピッチｐの数値に対応する値が設定されている。（１）式から、パッドピッチｐが決まれば装置に要求される位置決め能力、すなわち総合位置精度ｓが決定されることになる。
上記ｇは、表示装置の画素サイズである。Ｃ２は係数であって、現在の総合位置精度ｓと上記画素サイズｇとの関係（総合位置精度ｓ：±５μｍ、画素サイズｇ：２μｍ）から　Ｃ２＝０．４　となる、上記（２）式にもとづく結果が導かれる。
【００２８】
（３）式と（４）式での上記ｌ１およびｌ２は、それぞれ画像表示方式により決まる係数である。表示装置の通常の解像度の規格であるＶＧＡの場合に　ｌ１＝６４０、ｌ２＝４８０　となり、より高解像度の規格であるＳＶＧＡの場合にｌ１＝８００、ｌ２＝６００　となる。
このように、（１）式と（２）式を代入して得られる（３）式と（４）式から認識範囲２０が求められるが、上述のｌ１、ｌ２、Ｃ１、Ｃ２は係数であるので、上記認識範囲２０はパッドピッチｐに応じて設定されることになり、しかも上述のように解像度の相違にもとづいて実際の数値が変わってくる。
【００２９】
結局、半導体チップ２上面の法線方向から見て、半導体チップに設けられるチップ認識パターン１１ａ，１１ｂと、基板５に設けられるボンディング用認識パターン１７ａ，１７ｂのサイズは、重心の位置が半導体チップ２のチップ認識パターン１１ａ，１１ｂの重心と一致する　Ｌ１×Ｌ２　の方形内に収まり、その方形内にボンディング用認識パターン１７ａ，１７ｂと、チップ認識パターン１１ａ，１１ｂががある。
【００３０】
具体的には、図５（Ａ）に示すように、認識範囲２０内に第１のチップ認識パターン１１ａと第１のボンディング用認識パターン１７ａが存在し、同時認識カメラ９が認識範囲に対向するよう移動すれば、両方の認識パターン１１ａ，１７ａの画像を一度に撮影することができる。
同様に、認識範囲２０内に第２のチップ認識パターン１１ｂと第２のボンディング用認識パターン１７ｂが存在し、同時認識カメラ９が認識範囲２０に対向するよう移動すれば、両方の認識パターン１１ｂ，１７ｂの画像を一度に撮影することができる。
【００３１】
また、図５（Ｂ）に示すように、半導体チップ２のチップ認識パターン１１と、基板５のボンディング用認識パターン１７の位置関係が上述のような条件を満たすのであれば、半導体チップ２上面の法線方向から見て、ボンディング用認識パターン１７が半導体チップ２に覆われる範囲にあってもよい。
これは、先に図３（Ｂ）で示したように、基板５に設けられる出力側アウターリード１６が狭ピッチ化して基板の小型化が進み、ボンディング用認識パターン１７ａ，１７ｂ用のスペースを取り難くなった場合に特に有効である。
【００３２】
つぎに、液晶ドライバの製造方法について説明する。
はじめに、基板搬送装置４を駆動して基板５をボンディング用ステージ６上に搬送し、かつ支持させる。一方、ツール３は半導体チップ２を吸着し、かつ支持された基板５の実装部１２に対向させる。
【００３３】
この状態で、複数のボンディング用認識パターン１７ａ，１７ｂを有する基板５に対して、記ボンディング用認識パターンと同数のチップ認識パターン１１ａ，１１ｂを備えた半導体チップ２を対向させる第１の工程が行われる。
つぎに、カメラステージ１０を駆動して同時認識カメラ９を第１の認識位置へ移動し、第１のチップ認識パターン１１ａと第１のボンディング用認識パターン１７ａを同時に認識する第２の工程が行われる。
【００３４】
すなわち、上述の認識範囲２０を設定することにより、同時認識カメラ９の第１の光学系Ｋａが第１のチップ認識パターン１１ａを撮影し、同時に、第２の光学系Ｋｂが第１のボンディング用認識パターン１７ａを撮影する。
つぎに、同時認識カメラ９を第１の認識位置とは対角位置の第２の認識位置へ移動し、半導体チップ２の第２のチップ認識パターン１１ｂおよび基板５の第２のボンディング用認識パターン１７ｂを認識する第３の工程が行われる。
【００３５】
すなわち、上述の認識範囲２０を設定することにより、同時認識カメラ９の第１の光学系Ｋａが第２のチップ認識パターン１１ｂを撮影し、第２の光学系Ｋｂが第２のボンディング用認識パターン１１ｂを撮影する。
前記第２の工程と第３の工程から得られた認識情報（位置情報）から半導体チップ２と基板５の相対位置を求め、補正量を計算してから補正動作を行い、かつ半導体チップ２を保持したツール３を降下させてフリップチップボンディングする第４の工程が行われる。
【００３６】
本発明を適用した場合の生産性への貢献度を説明するために、図６の上段に従来の液晶ドライバ製造のタイミングチャートと、図６の下段に本発明を適用した場合の液晶ドライバ製造のタイミングチャートを比較して示している。
従来は、先に図８で説明したように、半導体チップＢに設けられるチップ認識パターンＭ１，Ｍ２と、基板Ａに設けられるボンディング用認識パターンＮ１，Ｎ２が離れているために、カメラステージＣの一度の移動で認識カメラが同時に両認識パターンＭ１とＮ１，Ｍ２とＮ２を認識することができなかった。
【００３７】
そのため、基板Ａの２つのボンディング用認識パターンＮ１，Ｎ２を認識するために２回、半導体チップＢの２つのチップ認識パターンＭ１，Ｍ２を認識するために２回、合計４回のカメラステージＣの移動が必要であった。
一方、本発明の構成を採用することにより、図７に概略的に示すように、１回目に半導体チップ２の第１のチップ認識パターン１１ａと基板５の第１のボンディング用認識パターン１７ａを同時認識し、２回目に半導体チップ２の第２のチップ認識パターン１１ｂと基板５の第２のボンディング用認識パターン１７ｂを同時認識するので、２回のカメラステージ１０の移動で４個の認識パターン１１ａ，１１ｂ，１７ａ，１７ｂを認識できる。
【００３８】
したがって、再び図６に示すように、従来方式によるタクトタイムが約３６００ｍｓ（ボンディング時間を含む）であるのに対して、本発明方式によるタクトタイムは約３１００ｍｓであり、５００ｍｓの時間短縮が可能となって生産性が約１４％向上する。
また、従来方式と本発明方式ともに、実際のボンディング動作として約１７５０ｍｓが必要であり、このようなボンディング時間を含まない条件で計算すると、本発明方式を採用すれば約２０％の高速化が可能である。
【００３９】
なお、上記フリップチップボンディング工程を行って半導体チップ２を基板５に実装したあと、半導体チップの基板に対する機械的な強度を増大するため、基板５と半導体チップ２との隙間に樹脂を注入する工程がある。
具体的には、アンダーフィルあるいは異方性導電ペースト（ＡＣＰ）塗布あるいは異方性導電膜（ＡＣＦ）貼り付け等をなす第５の工程である。そして、この塗布工程にあたって、基板５に設けられる塗布用認識パターン１８ａ，１８ｂを認識して基板の位置補正をしなければならない。
【００４０】
上述したように、基板５における第１、第２のボンディング用認識パターン１７ａ，１７ｂの外側に塗布用認識パターン１８ａ，１８ｂが設けられており、これら塗布用認識パターンはボンディング工程における認識パターン１１，１７の認識範囲２０の外側にある。
そのため、図５（Ａ）のように半導体チップ２の外側にボンディング用認識パターン１７ａ，１７ｂが位置する場合は勿論のこと、図５（Ｂ）のようにボンディング用認識パターンが半導体チップで覆われる場合であっても、各塗布用認識パターン１８ａ，１８ｂの認識は何らの支障もなく行われることとなる。
【００４１】
【発明の効果】
以上説明したように本発明によれば、カメラステージの動作回数を減少させ、カメラステージ移動に起因する累積位置決め誤差を低減化して、高品質な電子部品を生産でき、かつタクトタイムの短縮化を図って生産性の向上を得られる等の効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る、液晶ドライバの製造装置の概略構成図。
【図２】同実施の形態に係る、製造された液晶ドライバの概略の構成図。
【図３】同実施の形態に係る、半導体チップの下面図と基板の上面図。
【図４】同実施の形態に係る、認識範囲を説明する図。
【図５】同実施の形態に係る、チップ認識パターンに対するボンディング用認識パターンの配置が異なる場合の説明図。
【図６】従来と本発明の液晶ドライバ製造のタイミングチャートを比較する図。
【図７】同実施の形態に係る、認識パターンを認識する動作を説明する図。
【図８】従来の、認識パターンを認識する動作を説明する図。
【符号の説明】
Ｐ…パッド、
２…半導体チップ、
１５…インナーリード、
５…基板、
１１ａ，１１ｂ…チップ認識パターン、
１７ａ，１７ｂ…ボンディング用認識パターン、
１８ａ，１８ｂ…塗布用認識パターン、
Ｋａ…第１の光学系、
Ｋｂ…第２の光学系、
９…認識カメラ。
【図１】
2004079967.tif 000004
【図２】
2004079967.tif 000005
【図３】
2004079967.tif 000006
【図４】
2004079967.tif 000007
【図５】
2004079967.tif 000008
【図６】
2004079967.tif 000009
【図７】
2004079967.tif 000010
【図８】
2004079967.tif 000011