(57)【要約】【課題】外部記憶装置の同一の論理ボリュームに対する複数の入出力処理の並行動作を実現する。【解決手段】入出力チャネル部（ＣＨ）とディスク制御装置（ＤＫＣ）のシリアルチャネルインタフェースで用いるフレームにおいて、ＣＨはフレームのフレームヘッダ５０２に、同一ＶＯＬアドレスのＶＯＬへの複数Ｉ／Ｏの並行動作を管理するユニークな並行アクセス識別情報に基づいてＯＸ−ＩＤ５１０を割り当ててＤＫＣに送出し、このフレームを受けたＤＫＣ内では、ＶＯＬアドレスとＯＸ−ＩＤ５１０に基づいた並行アクセス識別情報から各Ｉ／Ｏ処理毎に管理情報エリアを割り当てて並行アクセス識別情報を記録し、この並行アクセス識別情報に基づいて割り当てられたＯＸ−ＩＤ５１０を用いてＣＨに終了報告をすることで同一ＶＯＬへの複数Ｉ／Ｏの並行処理を実現する。【選択図】  図６
2004272349.tif 000002
【特許請求の範囲】
【請求項１】
外部との間における情報の入出力を制御する入出力チャネル部を備えた中央処理装置と、記憶制御装置および記憶装置からなる外部記憶装置と、前記入出力チャネル部と前記記憶制御装置とを接続するチャネルインターフェイスと、前記チャネルインターフェイスを介して、前記入出力チャネル部と前記記憶制御装置との間における前記情報を多重化して授受するプロトコルを用いたフレームとを含み、
前記記憶制御装置は、前記記憶装置に対して論理的に設定された論理ボリュームまたは論理デバイスを単位として前記中央処理装置からのアクセスを受け付けることが可能なデータ処理システムであって、
前記フレームは、アクセス対象の任意の前記論理ボリュームまたは論理デバイスを特定する第１の識別情報と、当該論理ボリュームまたは論理デバイスに対する前記入出力チャネル部からの複数のアクセスの並行動作を指示する第２の識別情報に基づいて割り当てられ、前記プロトコルに規定された第３の識別情報とを含む、ことを特徴とするデータ処理システム。
【請求項２】
請求項１記載のデータ処理システムにおいて、
前記入出力チャネル部は、同一の前記論理ボリュームまたは論理デバイスに対する複数のアクセス要求の各々について、共通の前記第１の識別情報と、互いに異なる前記第２の識別情報とを含む複数の第１の入出力管理情報ブロックを動的に生成し、個々の前記第１の入出力管理情報ブロック毎に、前記第１の識別情報および前記第２の識別情報に基づいて割り当てられた前記第３の識別情報を含む前記フレームを生成して前記記憶制御装置に発行することで個々の前記アクセス要求を実行し、
前記記憶制御装置は、前記入出力チャネル部から到来する前記フレームに含まれる前記第１の識別情報および前記第３の識別情報に基づいた前記第２の識別情報の組み合わせ毎に、同一の前記論理ボリュームまたは論理デバイスに並行してアクセスするための複数の第２の入出力管理情報ブロックを生成し、前記アクセス要求に対する前記入出力チャネル部への応答には、対応する前記第１の識別情報および前記第２の識別情報に基づいて割り当てられた前記第３の識別情報を含む前記フレームを用いることを特徴とするデータ処理システム。
【請求項３】
中央処理装置と複数の論理周辺装置を構成する周辺装置との間で、情報を多重化して授受するプロトコルを用いたフレームを授受することで、当該前記中央処理装置と前記周辺装置との間におけるデータの入出力を行うデータ処理システムの制御方法であって、
前記フレームは、個々の前記論理周辺装置を特定する第１の識別情報と、当該論理周辺装置に対する複数の入出力要求の並行動作を指定する第２の識別情報に基づいて割り当てられ、前記プロトコルに規定された第３の識別情報とを含み、
前記中央処理装置は、同一の前記論理周辺装置に対する複数の入出力要求の各々について、共通の前記第１の識別情報と、互いに異なる前記第２の識別情報とを含む複数の第１の入出力管理情報ブロックを動的に生成し、個々の前記第１の入出力管理情報ブロック毎に、前記第１の識別情報および前記第２の識別情報に基づいて割り当てられた前記第３の識別情報を含む前記フレームを生成して前記周辺装置に発行することで個々の前記入出力要求を実行し、
前記周辺装置は、前記中央処理装置から到来する前記フレームに含まれる前記第１の識別情報および前記第３の識別情報に基づいた前記第２の識別情報の組み合わせ毎に、同一の前記論理周辺装置に対する複数の入出力を並行して実行するための複数の第２の入出力管理情報ブロックを生成し、前記入出力要求に対する前記中央処理装置への応答には、対応する前記第１の識別情報および前記第２の識別情報に基づいて割り当てられた前記第３の識別情報を含む前記フレームを用いることを特徴とするデータ処理システムの制御方法。
【請求項４】
記憶制御装置および記憶装置からなり、前記記憶制御装置は、情報を多重化して授受するプロトコルを用いたフレームを介して上位装置との間における情報の授受を行い、前記記憶装置に対して論理的に設定された論理ボリュームまたは論理デバイスを単位として前記上位装置からのアクセスを受け付ける外部記憶装置であって、
前記フレームは、アクセス対象の任意の前記論理ボリュームまたは論理デバイスを特定する第１の識別情報と、当該論理ボリュームまたは論理デバイスに対する前記上位装置からの複数のアクセスの並行動作を指示する第２の識別情報に基づいて割り当てられ、前記プロトコルに規定された第３の識別情報とを含み、
前記記憶制御装置は、前記上位装置から到来する前記フレームに含まれる前記第１の識別情報および前記第３の識別情報に基づいた前記第２の識別情報の組み合わせ毎に、同一の前記論理ボリュームまたは論理デバイスに並行してアクセスするための複数の入出力管理情報ブロックを生成し、アクセス要求に対する前記上位装置への応答には、対応する前記第１の識別情報および前記第２の識別情報に基づいて割り当てられた前記第３の識別情報を含む前記フレームを用いる制御論理を備えたことを特徴とする外部記憶装置。
【請求項５】
記憶制御装置および記憶装置からなり、前記記憶制御装置は、情報を多重化して授受するプロトコルを用いたフレームを介して上位装置との間における情報の授受を行い、前記記憶装置に対して論理的に設定された論理ボリュームまたは論理デバイスを単位として前記上位装置からのアクセス要求を受け付ける外部記憶装置の制御方法であって、
アクセス対象の任意の前記論理ボリュームまたは論理デバイスを特定する第１の識別情報と、当該論理ボリュームまたは論理デバイスに対する前記上位装置からの複数のアクセスの並行動作を指示する第２の識別情報に基づいて割り当てられ、前記プロトコルに規定された第３の識別情報とが設定されたフレームを受信するステップ、
前記上位装置から受信する前記フレームに含まれる前記第１の識別情報および前記第３の識別情報に基づいた前記第２の識別情報の組み合わせ毎に、同一の前記論理ボリュームまたは論理デバイスに並行してアクセスするための複数の入出力管理情報ブロックを生成するステップ、および、
アクセス要求に対しては、対応する前記第１の識別情報および第２の識別情報に基づいて割り当てられた前記第３の識別情報を含む前記フレームを用いて前記上位装置へ応答するステップ、
からなることを特徴とする外部記憶装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ処理システムおよび外部記憶装置の制御技術に関し、特に、メインフレーム系の中央処理装置と、外部記憶装置等の周辺装置との間におけるデータ入出力の制御技術等に適用して有効な技術に関する。
【０００２】
【従来の技術】
メインフレーム系データ処理システムにおける中央処理装置のチャネル部は、磁気ディスク制御装置に対してデータ転送（ＲＥＡＤ／ＷＲＩＴＥ）要求等のＩ／Ｏを処理するため、業界標準のチャネル部と磁気ディスク制御装置のシリアルチャネルインタフェースで決められたフレームを送受信することを行なう。
【０００３】
この場合、中央処理装置が同一ＶＯＬに対する複数Ｉ／Ｏ処理要求を発生させても、チャネル部が同時検出せず、同時に複数Ｉ／Ｏ処理のフレーム送受信をしない様に制御されている。
【０００４】
このため、中央処理装置が要求した複数Ｉ／Ｏ処理の内、処理できないＩ／Ｏ処理はチャネル部で処理待ち状態になっており、待ち時間が発生し、システム全体の性能劣化の一因となっている。
【０００５】
そこで同一ＶＯＬに対する複数Ｉ／Ｏ処理を並行して行なうことを可能とするために、特許文献１では、中央処理装置とディスク制御装置からなるデータ処理システムにおいて、要求されたＩ／Ｏ処理をチャネル部でキューイング管理する際、通常ＶＯＬ単位のＵＣＢと呼ばれるデータ構造にＩ／Ｏ処理が割り当てられるが、このＵＣＢをＶＯＬ単位ではなく、ＶＯＬ単位のＵＣＢが使用できない場合にＩ／Ｏ処理単位に別なＶＯＬとして割り当てられ使用されていない自由なＵＣＢを選択し、そのＩ／Ｏ処理に対して割り当てることで、同一ＶＯＬに対する処理要求であっても、複数ＵＣＢを割り当てて使用することにより、複数Ｉ／Ｏ処理の同時処理を実現することを提案している。
【０００６】
また、この複数ＵＣＢに割り当てた複数Ｉ／Ｏ処理を、実際のＶＯＬ番号以外の別ＶＯＬ番号を使用するためにｂｉｎｄｉｎｇ  ｃｏｍｍａｎｄ（ＢＩＮＤ  ＡＤＲＥＳＳ）という特別なフレームを用いて磁気ディスク制御装置に対して通知した上で、実際のＶＯＬと仮想のＶＯＬに対して同時にＩ／Ｏ発行することを可能にし、複数Ｉ／Ｏ処理の並行処理を提案している。
【０００７】
【特許文献１】
米国特許第５，５３０，８９７号明細書
【０００８】
【発明が解決しようとする課題】
前記特許文献１では、複数ＵＣＢに割り当てたＩ／Ｏ処理を複数ＶＯＬに対して処理するために、ｂｉｎｄｉｎｇ  ｃｏｍｍａｎｄフレームを磁気ディスク制御装置に通知し、複数Ｉ／Ｏ処理を実現しているが、複製となる仮ＶＯＬアドレスに相当するＶＯＬが実際に磁気ディスク制御装置の管理下に有る場合、そのＶＯＬを使用できなくなるため、通常、複製となる仮ＶＯＬアドレスは磁気ディスク制御装置が管理する未実装なＶＯＬのアドレスが使用される。
【０００９】
その結果、磁気ディスク制御装置が管理するコントロールユニット（以下、ＣＵという）内に実装されているＶＯＬ数により、仮ＶＯＬアドレスに制限を生じ、常時は複数Ｉ／Ｏ処理を実現できない可能性がある。
【００１０】
また、ｂｉｎｄｉｎｇ  ｃｏｍｍａｎｄフレームを必要とするため、無駄なアクセスが生じてしまい、さらにｂｉｎｄｉｎｇ  ｃｏｍｍａｎｄフレームによって磁気ディスク制御装置は本来のＶＯＬとｂｉｎｄされた仮想ＶＯＬの組み合わせを認識するため、中央処理装置と認識が合わない状態に陥った場合、データ破壊の可能性もある。
【００１１】
本発明の目的は、外部記憶装置等の周辺装置を構成する物理的な記憶装置や周辺装置の数や利用可能なアドレス等に制約されることなく、中央処理装置と外部記憶装置等の周辺装置との間で、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することが可能な技術を提供することにある。
【００１２】
本発明の他の目的は、特別の余分なフレームの発行による無駄なアクセスを生じることなく、また、フレーム自体に新たな情報を付加することなく、中央処理装置と外部記憶装置等の周辺装置との間で、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することが可能な技術を提供することにある。
【００１３】
本発明の他の目的は、中央処理装置と、外部記憶装置等の周辺装置との間における、論理ボリュームや論理周辺装置の認識の矛盾等に起因するデータ障害を生じることなく、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することが可能な技術を提供することにある。
【００１４】
本発明の他の目的は、中央処理装置と、外部記憶装置等の周辺装置との間におけるデータ入出力性能の向上を実現することが可能な技術を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は、外部との間における情報の入出力を制御する入出力チャネル部を備えた中央処理装置と、記憶制御装置および記憶装置からなる外部記憶装置と、入出力チャネル部と記憶制御装置とを接続するチャネルインターフェイスと、チャネルインターフェイスを介して、入出力チャネル部と記憶制御装置との間における情報を多重化して授受するプロトコルを用いたフレームとを含み、記憶制御装置は、記憶装置に対して論理的に設定された論理ボリュームまたは論理デバイスを単位として中央処理装置からのアクセスを受け付けることが可能なデータ処理システムであって、フレームは、アクセス対象の任意の論理ボリュームまたは論理デバイスを特定する第１の識別情報と、当該論理ボリュームまたは論理デバイスに対する入出力チャネル部からの複数のアクセスの並行動作を指示する第２の識別情報に基づいて割り当てられ、プロトコルに規定された第３の識別情報とを含む構成としたものである。
【００１６】
より具体的には一例として、データ転送を制御する入出力チャネル部（以下、チャネル部という）を有する中央処理装置と磁気ディスク制御装置間のシリアルチャネルインタフェースで使用するＩ／Ｏを多重化して授受するプロトコルを用いたフレームにおいて、該中央処理装置と該磁気ディスク制御装置が管理する論理デバイス（以下、ＶＯＬという）に対して、該ＶＯＬアドレスとは別に複数Ｉ／Ｏの並行動作を管理する並行アクセス識別情報（以下、識別情報という）に基づいて割り当てられ、プロトコルに規定されたエクスチェンジ識別子を加え、前記チャネル部からフレーム転送し、同一ＶＯＬに対する複数Ｉ／Ｏの並行動作を指示するものである。
【００１７】
また、前記エクスチェンジ識別子に基づいた識別情報により前記磁気ディスク制御装置における同一ＶＯＬに対する複数Ｉ／Ｏの並行動作を可能とするために、該磁気ディスク制御装置における各ＶＯＬに対するＩ／Ｏ処理単位の管理情報エリアを並行動作の数だけ割り当てて個々の識別情報を記憶し、Ｉ／Ｏ処理終了時に磁気ディスク制御装置からチャネル部に対して、当該Ｉ／Ｏ処理に対応する識別情報に基づいて割り当てられたエクスチェンジ識別子を加えて終了報告をするものである。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００１９】
図１は本発明の一実施の形態であるデータ処理システムの制御方法を実施するデータ処理システムの一例であるメインフレームコンピュータシステムの構成例を示す概念図である。
【００２０】
本実施の形態のメインフレームコンピュータシステムは、中央処理装置であるＣＰＵ１０１と、ディスク制御装置（ＤＫＣ）１０２と、ディスク駆動装置（ＤＫＵ）１０３と、ＣＰＵ１０１とＤＫＣ１０２間を結合する一つまたは複数のケーブル１０４と、ＤＫＣ１０２とＤＫＵ１０３の間を結合する一つまたは複数のケーブル１０５で構成される。
【００２１】
また、ＣＰＵ１０１からＤＫＣ１０２を介したＤＫＵ１０３へのアクセス要求は、後述の図５に例示されるフレーム５００を、ＣＰＵ１０１とＤＫＣ１０２との間で授受することで実行される。
【００２２】
ＣＰＵ１０１内の構成としては、オペレーティングシステム等を実行する演算処理部（ＩＰ）１１１と、前記プログラム及び、プログラムが処理するデータ等を格納する主記憶装置部（ＭＳ）１１２と、外部の入出力装置とのデータ転送の制御及び、入出力装置とのインタフェースの制御を行う入出力チャネル部（ＣＨ）１１３と、これら各部間のデータ転送を制御するシステムコントローラ部（ＳＣ）１１４から構成される。
【００２３】
またＤＫＣ１０２内は、一例として、ＣＰＵ１０１の入出力チャネル部１１３とインタフェースを制御するチャネルポート（ＰＯＲＴ）１２１と、データを高速処理するためのキャッシュメモリ部（ＣＡＣＨＥ）１２２と、ＤＫＣ１０２内のデータを管理する制御プロセッサ１２３と、これら各部間のデータ転送を制御するデータ転送制御部１２４と、Ｉ／Ｏの制御やデータを管理するための制御情報等を格納する共有メモリ（ＳＭ）１２５から構成される。また、ＤＫＵ１０３内には、データを格納する複数のディスク装置１３１が存在する。
【００２４】
ＤＫＵ１０３には、複数のディスク装置１３１上に複数の論理ディスク装置（論理ボリューム）（ＶＯＬ）が論理的に構築され、ＣＰＵ１０１からＤＫＣ１０２を介したＤＫＵ１０３へのアクセスは、この論理ボリューム（ＶＯＬ）を指定して実行される。
【００２５】
図２は本実施の形態のメインフレームコンピュータシステムのＣＰＵ１０１にて、配下のＤＫＣ１０２に複数Ｉ／Ｏを発行するためにＭＳ１１２内に生成される制御情報の構成例を示した概念図である。
【００２６】
ＭＳ１１２内には、ＶＯＬ管理アドレス等を管理するＵＣＢ（２０１，２０２，２０３，２０４）と、複数Ｉ／Ｏ処理の実行時に使用され、現状未割り当てになっているフリーなＵＣＢを管理するフリーＵＣＢキュー２０５、入出力チャネル部１１３がＩ／Ｏ処理を実行する際に入出力要求を管理するために作られるＩＯＱ２０６、入出力チャネル部１１３にチャネルプログラム情報等を渡すためのＩＯＳＢ２０７、Ｉ／Ｏ処理を実行するためのチャネルプログラム２０８から構成される。
【００２７】
ＵＣＢの種類として、ＶＯＬ毎に存在する基本ＵＣＢ２０１，２０２に対して、複数Ｉ／Ｏ処理を実現するための並行アクセス用ＵＣＢ２０３，２０４と、フリーＵＣＢ２５２，２５３，２５４がある。基本ＵＣＢ２０１，２０２、並行アクセス用ＵＣＢ２０３，２０４と、フリーＵＣＢ２５２〜２５４の構造は同一のものとする。尚、本図２ではＶＯＬアドレス  Ａの基本ＵＣＢ２０１、ＶＯＬアドレス  Ｂの基本ＵＣＢ２０２を示し、ＶＯＬアドレス  Ａには並行アクセス用ＵＣＢが２個（並行アクセス用ＵＣＢ２０３，２０４）接続されている状態を示している。
【００２８】
以下では、基本ＵＣＢ２０１を元にしてＵＣＢの構造について示す。
【００２９】
ＵＣＢ内にはＶＯＬアドレス２１１、ＵＣＢの種別（基本ＵＣＢ，並行アクセス用ＵＣＢ，フリーＵＣＢ）をあらわすＵＣＢ属性フラグ２１２、入出力チャネル部１１３にて入出力要求毎に作られるＩＯＱ２０６のＩＯＱアドレス２１３、ＶＯＬに対するＩ／Ｏを管理するためのＵＣＢ管理フラグ２１４、並行アクセス用ＵＣＢ２０３につながる次ＵＣＢアドレス２１５、並行アクセス識別情報２１６、該ＶＯＬの基本ＵＣＢ２０１に戻る基本ＵＣＢアドレス２１７からなる。
【００３０】
フリーＵＣＢキュー２０５は、フリーＵＣＢの先頭ポインタ２５１から未割り当てなフリーＵＣＢ２５２，２５３，２５４がキュー構造で接続されている。フリーＵＣＢは並行アクセス用ＵＣＢが未割り当ての場合の状態であり、並行アクセス用ＵＣＢとフリーＵＣＢの構造は当然ながら同一のものである。フリーＵＣＢがキュー構造で接続されるためのポインタは、ＵＣＢ内の次ＵＣＢアドレスを使用する。
【００３１】
ＩＯＱ２０６にはＩＯＳＢアドレス２６１があり、ＩＯＳＢアドレス２６１は使用可能なＵＣＢが割り当てられた時点で、設定される。ＩＯＳＢ２０７はチャネルプログラムアドレス２７３、使用されるＵＣＢのＵＣＢアドレス２７２が格納される。またチャネルプログラム２０８は、Ｉ／Ｏ処理を実現するためのチャネルコマンドワード（ＣＣＷ）２８１からなる。
【００３２】
図３は本実施の形態のメインフレームコンピュータシステムのＤＫＣ１０２にてＩ／Ｏ受領時における複数Ｉ／Ｏの並行処理を実現するためのＳＭ１２５内に設定される制御情報の構成例を示す概念図である。
【００３３】
ＳＭ１２５内には、ＶＯＬ単位にＶＯＬアドレスや構成情報を管理するＬＤＣＢ３０１，３０２、各ＶＯＬ毎にＩ／Ｏ処理単位の動作を管理するＪＣＢ（３０３，３０４，３０５）、未使用ＪＣＢ３６２〜３６４を管理するフリーＪＣＢキュー３０６がある。
【００３４】
ＬＤＣＢ３０１，３０２は、ＶＯＬアドレス３１１と、ＬＤＣＢに接続されているＪＣＢを管理するＪＣＢ管理フラグ３１２、基本ＪＣＢ３０３，３０５へのＪＣＢポインタアドレス３１３、ＶＯＬの構成状態の情報を格納する構成情報３１４からなる。
【００３５】
ＪＣＢの種類として、ＬＤＣＢ３０１，３０２に必ず１個接続している基本ＪＣＢ３０３，３０５、各ＶＯＬ毎に複数Ｉ／Ｏの並行処理を実現するために使用する並行アクセス用ＪＣＢ３０４と、未割り当て状態の並行アクセス用ＪＣＢとしてフリーＪＣＢキュー３０６に接続されているフリーＪＣＢ３６２，３６３，３６４が存在する。どの種類のＪＣＢも同一な構造を持つ。
【００３６】
以下では、基本ＪＣＢ３０３を元にしてＪＣＢの構造について示す。ＪＣＢには並行アクセス用ＪＣＢと接続するための次ＪＣＢポインタアドレス３３１、ＪＣＢの種類を示すためのＪＣＢ属性フラグ３３２、並行動作時に使用する並行アクセス識別情報３３３、ディスク制御装置１０２がＩ／Ｏ受領時にフレーム５００内の情報を格納したり、Ｉ／Ｏ処理に必要な情報を確保するためのＩ／Ｏ処理用領域３３４、当該ＶＯＬを管理するＬＤＣＢへのポインタアドレスが入るＬＤＣＢポインタアドレス３３５からなる。
【００３７】
フリーＪＣＢキュー３０６には、フリーＪＣＢの先頭を指すＪＣＢポインタ３６１から未割り当てのフリーＪＣＢ３６２，３６３，３６４がキュー構造で接続される。
【００３８】
図５は、本実施の形態のメインフレームコンピュータシステムの入出力チャネル部１１３とディスク制御装置１０２間のシリアルチャネルインタフェースにおけるフレーム構造の一例を示した概念図、図６は本実施の形態のメインフレームコンピュータシステムにおけるフレームを構成するフレームヘッダーの一例を示した構成図、図７は本実施の形態のメインフレームコンピュータシステムにおけるフレームを構成するＳＢ２ヘッダーの一例を示した構成図、図８は本実施の形態のメインフレームコンピュータシステムにおけるフレームを構成するＩＵヘッダーの一例を示した構成図、図９は本実施の形態のメインフレームコンピュータシステムにおけるフレームを構成するデバイス情報ブロックの一例を示した構成図である。
【００３９】
図５に示すフレーム５００は、Ｉ／Ｏを多重化するプロトコルであるＦＣ−ＰＨ（ＦＩＢＲＥ  ＣＨＡＮＮＥＬ  ＰＨＹＳＩＣＡＬ  ＡＮＤ  ＳＩＧＮＡＬＩＮＧ  ＩＮＴＥＲＦＡＣＥ（ＦＣ−ＰＨ）ＲＥＶ４．３）に準拠したＦＣ−ＳＢ３（ＦＩＢＲＥ  ＣＨＡＮＮＥＬ  ＳＩＮＧＬＥ−ＢＹＴＥ  ＣＯＭＭＡＮＤ  ＣＯＤＥ  ＳＥＴＳ−３  ＭＡＰＰＩＮＧ  ＰＲＯＴＯＣＯＬ（ＦＣ−ＳＢ−３）ＲＥＶ１．３）に規定されたフレームを示しており、フレーム先頭を示す情報が含まれるＳＯＦ５０１、Ｆｒａｍｅ  Ｈｅａｄｅｒ（フレームヘッダ）５０２、ＳＢ２  Ｈｅａｄｅｒ（ＳＢ２ヘッダ）５０３、ＩＵ  Ｈｅａｄｅｒ（ＵＩヘッダ）５０４、ＤＩＢ（Ｄｅｖｉｃｅ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｂｌｏｃｋ：デバイス情報ブロック）５０５、フレーム終端を示す情報が含まれるＥＯＦ５０６から構成される。
【００４０】
図６に示すＦｒａｍｅ  Ｈｅａｄｅｒ（フレームヘッダ）５０２は、リンクオペレーション、制御装置プロトコル転送をコントロールする為に用いられるヘッダであり、Ｓ−ＩＤ／Ｄ−ＩＤ／ＳＥＱ−ＩＤ／ＳＥＱ−ＣＮＴは個々のフレームをユニークに決定する為に用いられる。エクスチェンジ識別子であるＯＸ−ＩＤ５１０はＦＣ−ＰＨで規定されたエクスチェンジＩＤ（ＥＸ−ＩＤ）を識別する２バイトのフィールドである。
【００４１】
図７に示すＳＢ２  Ｈｅａｄｅｒ（ＳＢ２ヘッダ）は、エクスチェンジの論理パスとＩ／Ｏデバイスを識別するために必要なアドレス指定情報を供給するヘッダであり、ＶＯＬアドレスであるＤＥＶ  ＡＤＲ５２０、ＣＨ  Ｉｍａｇｅ、ＣＵ  Ｉｍａｇｅが含まれる。
【００４２】
図８に示すＩＵ  Ｈｅａｒｄｅｒ（ＵＩヘッダ）５０４は、コントロールフラグと特定のＣＣＷにＩＵを関連づけるための必要なインフォメーションを供給するヘッダであり、情報ユニット識別子（ＩＵＩ）、ＤＨ  Ｆｌａｇ、ＣＣＷ  Ｎｕｍｂｅｒから構成される。情報ユニット識別子（ＩＵＩ）はＤＩＢ５０５を識別する為に用いられる。ＣＣＷ  Ｎｕｍｂｅｒは、送信されるＩＵと関連づけられたＣＣＷにチャネルによって割り当てられるモデル依存の１６ビットの２進数で示される。
【００４３】
図９に示すＤＩＢは、ＣＣＷに関する情報が格納されるＤＩＢ  Ｈｅａｒｄｅｒ（ＤＩＢヘッダ）、ＬＲＣ、いくつかのＤＩＢタイプのためのＤＩＢ  Ｄａｔａ（ＤＩＢデータフィールド）から成り立つ。ＤＩＢタイプは、ＩＵヘッダ５０４のＩＵＩによって識別される。
【００４４】
本実施の形態では、入出力チャネル部１１３またはディスク制御装置１０２からフレーム転送する際に、Ｆｒａｍｅ  Ｈｅａｄｅｒ（フレームヘッダ）５０２のＯＸ−ＩＤのエリアを、並行アクセス識別情報２１６，２２６，２３６，２４６に基づいた情報を格納するエリアとして使用し、このＯＸ−ＩＤにより、入出力チャネル部１１３とディスク制御装置１０２内にて同一ＶＯＬに対する複数Ｉ／Ｏの並行処理を実現する。
【００４５】
図４は、ＣＰＵ１０１でＭＳ１１２内の基本ＵＣＢまたは並行アクセス用ＵＣＢを選択し、フレーム５００を生成してＤＫＣ１０２に転送するまでのＩ／Ｏ処理の一例を示すフローチャートである。
【００４６】
入出力チャネル部１１３は、たとえばＶＯＬアドレス＝“Ａ”のＶＯＬに対するＩ／Ｏ処理要求を検出（ステップ４０１）すると、ＩＯＱ２０６を取得し（ステップ４０２）、ＩＯＳＢ２０７に指定するＵＣＢアドレス２７２から、ＵＣＢを特定する（ステップ４０３）。ＵＣＢが基本ＵＣＢ２０１を使用可能（すなわち、目的のＶＯＬに対する入出力処理が現在一つもない）か判断し（ステップ４０４）、基本ＵＣＢ２０１が未使用であれば、ＵＣＢ管理フラグ２１４内を基本ＵＣＢ使用中状態にし（ステップ４１０）、基本ＵＣＢ２０１内のＩＯＱアドレス２１３を設定し（ステップ４１６）、ＩＯＱ２０６内のＩＯＳＢアドレス２６１を設定し（ステップ４１７）、基本ＵＣＢ２０１に設定されているＶＯＬアドレス２１１と並行アクセス識別情報２１６を取得し（ステップ４１８）、ＩＯＳＢ２０７に格納されているチャネルプログラムアドレス２７３からチャネルプログラム２０８を求め、チャネルプログラム２０８よりＣＣＷ２８１を取り込み（ステップ４１９）、ＶＯＬアドレス２４１と並行アクセス識別情報２４６に基づいて、新規にｏｕｔｂｏｕｎｄのＯＸ−ＩＤを割り当て、フレーム５００内のＦｒａｍｅ  Ｈｅａｄｅｒ（フレームヘッダ）５０２のＯＸ−ＩＤ５１０として指定し、取り込んだＣＣＷ２８１を実行する（ステップ４２０）ことにより、従来論理によりディスク制御装置１０２にフレーム送信される（ステップ４２１）。
【００４７】
また、基本ＵＣＢ２０１が使用不可の場合（すなわち、目的のＶＯＬに対して現在実行中の入出力処理がある場合）、フリーＵＣＢ２５２〜２５４があるかフリーＵＣＢキュー２０５をサーチし（ステップ４０５）、フリーＵＣＢ２５２〜２５４があればフリーＵＣＢキュー２０５からＵＣＢを取出し（ステップ４０６）、取得したフリーＵＣＢのＶＯＬアドレスに、接続する基本ＵＣＢ２０１のＶＯＬアドレスを格納し（ステップ４０７）、取得したＵＣＢ（たとえば並行アクセス用ＵＣＢ２０４）の基本ＵＣＢアドレス２４７に基本ＵＣＢ２０１のアドレスを設定し（ステップ４０８）、取得ＵＣＢのＵＣＢ属性フラグ２４２を並行アクセス用ＵＣＢと設定し（ステップ４０９）、基本ＵＣＢ２０１内のＵＣＢ管理フラグ２１４より、並行アクセス識別情報２１６の空き番号を選択し、取得ＵＣＢの並行アクセス識別情報２４６に設定し（ステップ４１３）、基本ＵＣＢ２０１から次ＵＣＢアドレス２１５を辿り、最後尾のＵＣＢ（並行アクセス用ＵＣＢ２０３）の次ＵＣＢアドレス２３５に取得ＵＣＢアドレスを設定し（ステップ４１４）、基本ＵＣＢ２０１内のＵＣＢ管理フラグ２１４に取得ＵＣＢ使用中を設定し（ステップ４１５）、ＵＣＢ内のＩＯＱアドレス２４３を設定し（ステップ４１６）、ＩＯＱ２０６内のＩＯＳＢアドレス２６１を設定し（ステップ４１７）、ＵＣＢ（取得した並行アクセス用ＵＣＢ２０４）に設定されているＶＯＬアドレス２４１と並行アクセス識別情報２４６を取得し（ステップ４１８）、ＩＯＳＢ２０７に格納されているチャネルプログラムアドレス２７３からチャネルプログラム２０８を求め、チャネルプログラム２０８よりＣＣＷ２８１を取り込み（ステップ４１９）、ＶＯＬアドレス２４１と並行アクセス識別情報２４６に基づいて、新規にｏｕｔｂｏｕｎｄのＯＸ−ＩＤを割り当て、フレーム５００内のＦｒａｍｅ  Ｈｅａｄｅｒ（フレームヘッダ）５０２のＯＸ−ＩＤ５１０として指定し、取り込んだＣＣＷ２８１を実行する（ステップ４２０）ことにより、従来論理によりディスク制御装置１０２にフレーム５００が送信される（ステップ４２１）。
【００４８】
また、基本ＵＣＢ２０１が使用不可の場合で、フリーＵＣＢ２５２〜２５４があるかフリーＵＣＢキュー２０５をサーチし（ステップ４０５）、フリーＵＣＢ２５２〜２５４が無い場合、ＵＣＢ管理フラグ２１４にＵＣＢ空き待ちを設定し（ステップ４１１）、ＩＯＱ２０６を解放し（ステップ４１２）、従来論理のＵＣＢ待ち状態にすることで、フリーＵＣＢ２５２〜２５４が発生するか基本ＵＣＢ２０１，２０２が未使用になれば、常にＩ／Ｏ要求は残っているため、直ぐにＩＯＱ２０６の取得（ステップ４０２）から処理が再開される。
【００４９】
図１０は、本実施の形態のメインフレームコンピュータシステムのディスク制御装置（ＤＫＣ）１０２でフレーム５００の受領にて複数Ｉ／Ｏの並行処理を実現し、終了報告するまでの処理に関するフローチャートである。
【００５０】
ＰＯＲＴ１２１で各Ｉ／Ｏ処理の初期フレーム受領を検出時（ステップ６０１）、制御プロセッサ１２３にてフレーム受信処理（ステップ６０２）し、フレーム５００内のＶＯＬアドレス５２０、ＯＸ−ＩＤ５１０を取得する（ステップ６０３）。
【００５１】
次に、該ＶＯＬアドレス（たとえばＶＯＬアドレス＝“Ａ”）のＬＤＣＢ３０１より、基本ＪＣＢが使用可能かＪＣＢ管理フラグ３１２にて判定し（ステップ６０４）、基本ＪＣＢ３０３が使用可能（すなわち、ＶＯＬアドレス＝“Ａ”のＶＯＬに現在アクセスがない場合）であればＪＣＢ管理フラグ３１２を基本ＪＣＢ使用中を設定し（ステップ６０５）、基本ＪＣＢ３０３内の並行アクセス識別情報３３３にフレーム５００から取得したｏｕｔｂｏｕｎｄのＯＸ−ＩＤ５１０に基づいた並行アクセス識別情報を設定し（ステップ６０６）、Ｉ／Ｏ処理を行なうためフレーム５００をＩ／Ｏ処理用領域３３４に格納し（ステップ６０７）、格納したフレーム５００を用い、要求されたＩ／Ｏ処理を実行する（ステップ６０８）。このＩ／Ｏ処理の終了判定を行ない（ステップ６０９）、関連する後続フレームがなくなるまで、関連する次フレームの受領（ステップ６１１）および前記ステップ６０７、ステップ６０８を反復し、終了した場合、ＶＯＬアドレス５２０と並行アクセス識別情報からｉｎｂｏｕｎｄのＯＸ−ＩＤ５１０を指定して、ＣＰＵ１０１の入出力チャネル部１１３に対して、終了報告を行ない（ステップ６１０）、終了報告後の従来論理に進む（ステップ６１９）。
【００５２】
また、ステップ６０４の判定で基本ＪＣＢ３０３が使用不可であれば（すなわち、目的ＶＯＬに対する現在実行中のＩ／Ｏ処理が存在する）、フリーＪＣＢキュー３０６にフリーＪＣＢ３６２〜３６４があるか判定し（ステップ６１２）、フリーＪＣＢがあればフリーＪＣＢキュー３０６からＪＣＢを取出し（ステップ６１５）、取得した該ＪＣＢ（並行アクセス用ＪＣＢ３０４となる）のＪＣＢ属性フラグ３４２を並行アクセス用ＪＣＢに設定し（ステップ６１６）、ＬＤＣＢ３０１のＪＣＢポインタアドレス３１３から基本ＪＣＢ３０３の次ＪＣＢポインタアドレス３３１、更に接続されているＪＣＢがあればその次ＪＣＢポインタアドレスを辿り、最後尾のＪＣＢの次ＪＣＢポインタアドレスにフリーＪＣＢキュー３０６から取得した該ＪＣＢのアドレスを設定し（ステップ６１７）、ＪＣＢ管理フラグ３１２に並行アクセス用ＪＣＢ使用中を設定し（ステップ６１８）、該ＪＣＢ内の並行アクセス識別情報３４３にフレーム５００から取得したｏｕｔｂｏｕｎｄのＯＸ−ＩＤ５１０に基づいた並行アクセス識別情報を設定し（ステップ６０６）、Ｉ／Ｏ処理を行なうためフレーム５００をＩ／Ｏ処理用領域３４４に格納し（ステップ６０７）、Ｉ／Ｏ処理用領域３４４に格納したフレーム５００を用い、要求されたＩ／Ｏ処理を実行する（ステップ６０８）。このＩ／Ｏ処理の終了判定を行ない（ステップ６０９）、関連する後続フレームがなくなるまで、関連する次フレームの受領（ステップ６１１）および前記ステップ６０７、ステップ６０８を反復し、終了した場合、ＶＯＬアドレス５２０と並行アクセス識別情報からｉｎｂｏｕｎｄのＯＸ−ＩＤ５１０を指定して、ＣＰＵ１０１の入出力チャネル部１１３に対して、終了報告を行ない（ステップ６１０）、終了報告後の従来論理に進む（ステップ６１９）。
【００５３】
また、基本ＪＣＢ３０３が使用不可能の場合で、フリーＪＣＢキュー３０６にフリーＪＣＢ３６２〜３６４があるか判定し（ステップ６１２）、フリーＪＣＢ３６２〜３６４が無い場合、ディスク制御装置１０２はＣＰＵ１０１の入出力チャネル部１１３に対して、該ＶＯＬがデバイスビジー状態であることを報告し（ステップ６１３）、該ＶＯＬのＬＤＣＢ３０１の構成情報３１４にデバイスビジー報告した並行アクセス識別情報基づいたｉｎｂｏｕｎｄのＯＸ−ＩＤ５１０を格納し（ステップ６１４）、デバイスビジー状態で待つ従来論理に進む（ステップ６１９）。
【００５４】
以上説明したように、本実施の形態のデータ処理システムおよびその制御方法によれば、データ転送を制御する入出力チャネル部１１３を有する中央処理装置１０１とディスク制御装置１０２の間のシリアルチャネルインタフェースで使用するフレーム５００において、Ｉ／Ｏを多重化するプロトコルであるＦＣ−ＰＨ（ＦＩＢＲＥ  ＣＨＡＮＮＥＬ  ＰＨＹＳＩＣＡＬ  ＡＮＤ  ＳＩＧＮＡＬＩＮＧ  ＩＮＴＥＲＦＡＣＥ（ＦＣ−ＰＨ）ＲＥＶ４．３）で使用される、エクスチェンジ識別子（例えば、ＯＸ−ＩＤ）５１０のエリアに、ＶＯＬアドレス５２０とは別に複数Ｉ／Ｏの並行動作を管理する並行アクセス識別情報に基づいた情報を格納することで、ディスク制御装置１０２に対して入出力要求を指示し、ディスク制御装置１０２内ではＩ／Ｏ処理単位にＳＭ１２５内に、ＬＤＣＢやＪＣＢ等の管理情報エリアを割り当て、管理情報エリア内にＯＸ−ＩＤ５１０に基づいた並行アクセス識別情報を記憶することで、Ｉ／Ｏ処理終了時にディスク制御装置１０２から入出力チャネル部１１３に対して、当該並行アクセス識別情報を加えて終了報告をすることによって、入出力チャネル部１１３からＤＫＵ１０３内の同一ＶＯＬ（論理ボリューム）に対する複数Ｉ／Ｏ処理を実現することが可能となる。
【００５５】
これにより、たとえば、同一ＶＯＬに対する並行アクセスを実現する目的で、特定のＶＯＬアドレスと仮ＶＯＬアドレスを結びつけることをディスク制御装置１０２に通知するための余分なコマンド（フレーム）の発行が不要となり、余分なフレームの発行による無駄なアクセスを生じることがなくなる。
【００５６】
また、同一のＶＯＬアドレスを用いて、並行アクセス識別情報に基づいたＯＸ−ＩＤ５１０を変化させるだけで、特定のＶＯＬに対する複数の入出力処理が行われるので、仮アドレス等の確保が不要であり、ディスク制御装置１０２が管理するＶＯＬアドレスの上限や、ディスク装置１３１の台数等による並行アクセスの制限が発生せず、確実に並行アクセスを実現できる。
【００５７】
さらに、入出力チャネル部１１３と、ディスク制御装置１０２の双方で、ＶＯＬアドレス５２０と並行アクセス識別情報に基づいたＯＸ−ＩＤ５１０を共通に用いるので、たとえば本来のＶＯＬアドレスと仮ＶＯＬアドレスとの対応関係が、入出力チャネル部１１３と、ディスク制御装置１０２で異なって認識される懸念がなくなり、誤ったＶＯＬへのアクセスによりデータ破壊等の障害の発生を防止できる。
【００５８】
この結果、入出力チャネル部１１３とディスク制御装置１０２を経由したディスク装置１３１へのデータアクセス性能が向上し、メインフレームコンピュータシステム全体の性能が向上する。
【００５９】
また、Ｉ／Ｏを多重化するプロトコルであるＦＣ−ＰＨ（Ｆｉｂｒｅ  Ｃｈａｎｎｅｌプロトコル）に準拠したＦＣ−ＳＢ３（ＦＩＢＲＥ  ＣＨＡＮＮＥＬ  ＳＩＮＧＬＥ−ＢＹＴＥ  ＣＯＭＭＡＮＤ  ＣＯＤＥ  ＳＥＴＳ−３  ＭＡＰＰＩＮＧ  ＰＲＯＴＯＣＯＬ（ＦＣ−ＳＢ−３）ＲＥＶ１．３）に規定されたフレーム５００内の、エクスチェンジ（ＥＸ−ＩＤ）を識別するためのエクスチェンジ識別子（ＯＸ−ＩＤ）５１０の情報を、並行アクセス識別情報に基づいた情報とすることにより、本来のフレーム５００の情報を変更することなく、同一ＶＯＬに対する並行アクセスを実現することができる。
【００６０】
本願の特許請求の範囲に記載された発明を見方を変えて表現すれば以下の通りである。
【００６１】
＜１＞  データ転送を制御する入出力チャネル部を有する中央処理装置と、ディスク制御装置間のシリアルチャネルインタフェースで使用する、Ｉ／Ｏを多重化して授受するプロトコルを用いたフレームにおいて、前記中央処理装置と前記ディスク制御装置が管理する論理ボリュームに対するＩ／Ｏに際して、前記論理ボリュームアドレスとは別に複数Ｉ／Ｏの並行動作を管理する並行アクセス識別情報に基づいて割り当てられ、前記プロトコルに規定されたエクスチェンジ識別子を前記フレームに付加して、前記入出力チャネル部から前記ディスク制御装置に転送し、同一論理ボリュームに対する複数Ｉ／Ｏの並行動作を指示する手段を有することを特徴とするデータ処理システム。
【００６２】
＜２＞  項目＜１＞記載のデータ処理システムにおいて、前記エクスチェンジ識別子に基づいた並行アクセス識別情報により前記ディスク制御装置における同一論理ボリュームに対する複数Ｉ／Ｏの並行動作を可能とするために、前記ディスク制御装置における各論理ボリュームに対するＩ／Ｏ処理単位の管理情報エリアを並行動作の数だけ割り当てて、対応する前記エクスチェンジ識別子に基づいた前記並行アクセス識別情報を記憶し、個々のＩ／Ｏ処理終了時に前記ディスク制御装置から入出力チャネル部に対して、前記並行アクセス識別情報に基づいたエクスチェンジ識別子を加えて終了報告をする手段を有することを特徴とするデータ処理システム。
【００６３】
＜３＞  上位装置と、ディスク制御装置間のシリアルチャネルインタフェースで使用する、Ｉ／Ｏを多重化して授受するプロトコルを用いたフレームにおいて、上位装置とディスク制御装置が管理する論理ボリュームに対するＩ／Ｏに際して、論理ボリュームアドレスとは別に複数Ｉ／Ｏの並行動作を管理する並行アクセス識別情報に基づいて割り当てられ、前記プロトコルに規定されたエクスチェンジ識別子が付加されて前記上位装置から転送された前記フレームに基づいて、前記エクスチェンジ識別子に基づいた並行アクセス識別情報により前記ディスク制御装置における同一論理ボリュームに対する複数Ｉ／Ｏの並行動作を可能とするために、前記ディスク制御装置における各論理ボリュームに対するＩ／Ｏ処理単位の管理情報エリアを並行動作の数だけ割り当てて、対応する前記エクスチェンジ識別子に基づいた並行アクセス識別情報を記憶し、個々のＩ／Ｏ処理終了時に前記ディスク制御装置から前記上位装置に対して、前記並行アクセス識別情報に基づいたエクスチェンジ識別子を加えて終了報告をする手段を有することを特徴とする外部記憶装置。
【００６４】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６５】
【発明の効果】
本発明によれば、外部記憶装置等の周辺装置を構成する物理的な記憶装置や周辺装置の数や利用可能なアドレス等に制約されることなく、中央処理装置と外部記憶装置等の周辺装置との間で、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することができる、という効果が得られる。
【００６６】
本発明によれば、特別の余分なフレームの発行による無駄なアクセスを生じることなく、また、フレーム自体に新たな情報を付加することなく、中央処理装置と外部記憶装置等の周辺装置との間で、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することができる、という効果が得られる。
【００６７】
本発明によれば、中央処理装置と、外部記憶装置等の周辺装置との間における、論理ボリュームや論理周辺装置の認識の矛盾等に起因するデータ障害を生じることなく、同一の論理ボリュームや論理周辺装置等に対する複数の入出力の並行動作を実現することができる、という効果が得られる。
【００６８】
本発明によれば、中央処理装置と、外部記憶装置等の周辺装置との間におけるデータ入出力性能の向上を実現することができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるデータ処理システムの制御方法を実施するデータ処理システムの一例であるメインフレームコンピュータシステムの構成例を示す概念図である。
【図２】本発明の一実施の形態であるメインフレームコンピュータシステムのＣＰＵにて、配下のＤＫＣに複数Ｉ／Ｏを発行するためにＭＳ内に生成される制御情報の一例を示す概念図である。
【図３】本発明の一実施の形態であるメインフレームコンピュータシステムのＤＫＣにてＩ／Ｏ受領時における複数Ｉ／Ｏの並行処理を実現するためのＳＭ内に設定される制御情報の一例を示す概念図である。
【図４】本発明の一実施の形態であるメインフレームコンピュータシステムの入出力チャネル部におけるフレーム生成および転送処理の一例を示すフローチャートである。
【図５】本発明の一実施の形態であるメインフレームコンピュータシステムの入出力チャネル部とディスク制御装置間のシリアルチャネルインタフェースにおけるフレームの構成例を示す概念図である。
【図６】本発明の一実施の形態であるメインフレームコンピュータシステムにおけるフレームを構成するフレームヘッダーの一例を示した構成図である。
【図７】本発明の一実施の形態であるメインフレームコンピュータシステムにおけるＳＢ２ヘッダーの一例を示した構成図である。
【図８】本発明の一実施の形態であるメインフレームコンピュータシステムにおけるフレームを構成するＩＵヘッダーの一例を示した構成図である。
【図９】本発明の一実施の形態であるメインフレームコンピュータシステムにおけるフレームを構成するデバイス情報ブロックの一例を示した構成図である。
【図１０】本発明の一実施の形態であるメインフレームコンピュータシステムのディスク制御装置におけるフレーム受信および複数Ｉ／Ｏの並行処理の一例を示すフローチャートである。
【符号の説明】
１０１…中央処理装置（ＣＰＵ）、１０２…ディスク制御装置（ＤＫＣ）（記憶制御装置）、１０３…ディスク駆動装置（ＤＫＵ）（記憶装置）、１０４…ＣＰＵ−ＤＫＣ間接続ケーブル、１０５…ＤＫＣ−ＤＫＵ間接続ケーブル、１１１…演算処理部（ＩＰ）、１１２…主記憶装置部（ＭＳ）、１１３…入出力チャネル部（ＣＨ）、１１４…システムコントローラ部（ＳＣ）、１２１…チャネルポート（ＰＯＲＴ）、１２２…キャッシュメモリ部（ＣＡＣＨＥ）、１２３…制御プロセッサ、１２４…データ転送制御部、１２５…共有メモリ（ＳＭ）、１３１…ディスク装置、２０１，２０２…基本ＵＣＢ（第１の入出力管理情報ブロック）、２１１，２２１…ＶＯＬアドレス（第１の識別情報）、２１６，２２６…並行アクセス識別情報（第２の識別情報）、２０３，２０４…並行アクセス用ＵＣＢ（第１の入出力管理情報ブロック）、２３１，２４１…ＶＯＬアドレス（第１の識別情報）、２３６，２４６…並行アクセス識別情報（第２の識別情報）、３０３，３０５…基本ＪＣＢ（第２の入出力管理情報ブロック）、３０４…並行アクセス用ＪＣＢ（第２の入出力管理情報ブロック）、５００…フレーム、５０１…ＳＯＦ、５０２…フレームヘッダ、５０３…ＳＢ２ヘッダ、５０４…ＩＵヘッダ、５０５…デバイス情報ブロック、５１０…ＯＸ−ＩＤ（エクスチェンジ識別子、第３の識別情報）、５２０…ＤＥＶ  ＡＤＲ（ＶＯＬアドレス、第１の識別情報）。
【図１】
2004272349.tif 000003
【図２】
2004272349.tif 000004
【図３】
2004272349.tif 000005
【図４】
2004272349.tif 000006
【図５】
2004272349.tif 000007
【図６】
2004272349.tif 000008
【図７】
2004272349.tif 000009
【図８】
2004272349.tif 000010
【図９】
2004272349.tif 000011
【図１０】
2004272349.tif 000012