(57)【要約】【課題】従来より少ないラインメモリで符号化処理を行う。【解決手段】ラインメモリ４０２は７ラインのメモリで構成される。水平１次元ＤＣＴ装置４０１は、スキャナからの画像データについて、水平８画素を単位に水平１次元ＤＣＴ処理を行い、その処理結果がラインメモリ４０２の７ラインの全てに書き込まれる。マルチプレクサ４０３を介してラインメモリ４０２の左から垂直方向に順次、７ライン分の水平１次元ＤＣＴ結果を読み出し、垂直１次元ＤＣＴ装置４０４に入力される。８ライン目は、水平１次元ＤＣＴ装置４０１の出力がマルチプレクサ４０３を介して直接、垂直１次元ＤＣＴ装置４０３に入力された後、ハフマン符号化部４０５で符号化され、符号化データ格納部４０６に格納される。【選択図】        図４
2004166178.tif 000002
【特許請求の範囲】
【請求項１】
シリアルに入力されたデータを水平方向に１次離散コサイン変換する第１の変換手段と、前記第１の変換手段により変換された水平離散コサイン係数を水平ライン毎に記憶する記憶手段と、前記水平離散コサイン係数を垂直方向に１次離散コサイン変換する第２の変換手段とを備えたことを特徴とする２次離散コサイン変換処理装置。
【請求項２】
前記第１の変換手段と、前記記憶手段と、前記第２の変換手段とをパイプライン処理する手段を備えたことを特徴とする請求項１記載の２次離散コサイン変換処理装置。
【請求項３】
前記第１の変換手段によりライン毎に順次処理された（Ｍ−１）ラインのパラメータを、Ｍライン目で前記記憶手段から並列に読み出す手段を備えたことを特徴とする請求項１記載の２次離散コサイン変換処理装置。
【請求項４】
シリアルに入力されたデータを水平方向に１次離散コサイン変換する第１の変換手段と、前記第１の変換手段の処理結果を各周波数帯域により異なる量子化を行い、水平１次離散コサイン変換係数のビット長を短くする量子化処理手段と、前記量子化処理手段の処理結果を水平ライン毎に記憶する水平離散コサイン係数記憶手段と、前記量子化処理手段の処理結果を各周波数帯域により異なる逆量子化を行う逆量子化手段と、前記逆量子化手段の処理結果を垂直方向に１次離散コサイン変換する第２の変換手段とを備えたことを特徴とする２次離散コサイン変換処理装置。
【請求項５】
前記第１の変換手段と、前記水平離散コサイン係数記憶手段と、前記第２の変換手段とをパイプライン処理する手段を備えたことを特徴とする請求項４記載の２次離散コサイン変換処理装置。
【請求項６】
前記第１の変換手段によりライン毎に順次処理された（Ｍ−１）ラインのパラメータを、Ｍライン目で前記水平離散コサイン係数記憶手段から並列に読み出す手段を備えたことを特徴とする請求項４記載の２次離散コサイン変換処理装置。
【請求項７】
シリアルに入力された画像データを水平方向に１次離散コサイン変換する第１の変換手段と、前記第１の変換手段により変換された水平離散コサイン係数を水平ライン毎に記憶する記憶手段と、前記水平離散コサイン係数を垂直方向に１次離散コサイン変換する第２の変換手段と、前記第２の変換手段により変換された離散コサイン変換係数を量子化する手段と、前記量子化手段により量子化されたデータを固定長符号化する手段とを備えたことを特徴とする画像符号化処理装置。
【請求項８】
シリアルに入力された画像データを水平方向に１次離散コサイン変換する第１の変換手段と、前記第１の変換手段により変換された水平離散コサイン係数を水平ライン毎に記憶する記憶手段と、前記水平離散コサイン係数を垂直方向に１次離散コサイン変換する第２の変換手段と、前記第２の変換手段により変換された離散コサイン変換係数を量子化する手段と、前記量子化手段により量子化されたデータをエントロピー符号化する手段とを備えたことを特徴とする画像符号化処理装置。
【請求項９】
前記第１の変換手段による水平方向に連なるＮ画素分の処理と、前記量子化手段とをパイプライン処理する手段を備えたことを特徴とする請求項７または８記載の画像符号化処理装置。
【請求項１０】
前記量子化手段は、並列に複数の量子化テーブルを順次出力させる手段を備えたことを特徴とする請求項７または８記載の画像符号化処理装置。
【請求項１１】
前記第１の変換手段による水平方向に連なるＮ画素分の処理と、前記固定長符号化手段とをパイプライン処理する手段を備えたことを特徴とする請求項７記載の画像符号化処理装置。
【請求項１２】
前記第１の変換手段による水平方向に連なるＮ画素分の処理と、前記エントロピー符号化手段とをパイプライン処理する手段を備えたことを特徴とする請求項８記載の画像符号化処理装置。
【請求項１３】
前記エントロピー符号化手段は、並列に複数の量子化後のＤＣＴ係数に対し、０値であるか否かを判定する手段を備えたことを特徴とする請求項８記載の画像符号化処理装置。
【請求項１４】
前記エントロピー符号化手段は、並列に複数の量子化後のＤＣＴ係数の０のランレングスを求め、その有効数を求める手段を備えたことを特徴とする請求項８記載の画像符号化処理装置。
【請求項１５】
前記エントロピー符号化手段は、並列に複数のＡＣデータと０のランレングス値を符号化する手段を備えたことを特徴とする請求項８記載の画像符号化処理装置。
【請求項１６】
前記エントロピー符号化手段は、複数のＡＣデータと０のランレングス値の有効数から使用していないＡＣデータと０のランレングス値を判断し、符号値と符号長を０にする手段を備えたことを特徴とする請求項８記載の画像符号化処理装置。
【請求項１７】
前記エントロピー符号化手段は、並列に複数の符号化装置により符号化された符号とその符号の長さを受け取り、１つの符号につなげ、固定長のデータに分割する手段を備えたことを特徴とする請求項８記載の画像符号化処理装置。
【請求項１８】
画像をＮ＊Ｍ画素のブロックを単位として符号化する画像符号化方法であって、シリアルに入力された画像データをＮ画素単位に水平方向に１次離散コサイン変換するステップと、前記変換された水平方向の離散コサイン係数を各ライン毎に、Ｍラインの記憶手段に記憶するステップと、前記記憶された水平離散コサイン係数を垂直方向に１次離散コサイン変換するステップとを含むことを特徴とする画像符号化方法。
【請求項１９】
画像をＮ＊Ｍ画素のブロックを単位として符号化する画像符号化方法であって、シリアルに入力された０から（Ｍ−１）ラインの画像データをＮ画素単位に水平方向に１次離散コサイン変換するステップと、前記変換された水平方向の離散コサイン係数を各ライン毎に、（Ｍ−１）ラインの記憶手段に記憶するステップと、シリアルに入力されたＭライン目の画像データをＮ画素単位に水平方向に１次離散コサイン変換するステップと、前記記憶された（Ｍ−１）ラインの水平離散コサイン係数を読み出すステップと、前記読み出された（Ｍ−１）ラインの水平離散コサイン係数と前記Ｍライン目の水平離散コサイン係数を垂直方向に１次離散コサイン変換するステップとを含むことを特徴とする画像符号化方法。
【請求項２０】
請求項１〜１７のいずれか１つに記載の２次離散コサイン変換処理装置または画像符号化処理装置の各手段として、コンピュータを機能させるためのプログラム。
【請求項２１】
請求項１〜１７のいずれか１つに記載の２次離散コサイン変換処理装置または画像符号化処理装置の各手段として、コンピュータを機能させるためのプログラムを記録したコンピュータ読み取り可能な記憶媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像符号化装置に関し、例えば、コピー機器、プリンタ、スキャナー、デジタルカメラなどに好適な技術に関する。
【０００２】
【従来の技術】
２次元の離散コサイン変換（ＤＣＴ）を使用して多値画像を符号化する方式としては、ＩＴＵ−ＴとＩＳＯにより標準化されたＪＰＥＧ方式がある。また、ＤＣＴを利用した符号化方式の従来例としては、１ブロックを縮小して係数値を処理する方法が提案されている（例えば、特許文献１参照）。
【０００３】
また、従来のファクシミリ装置において行われる符号化復号方式としては、２値画像を処理する場合にＭＨ、ＭＲ、ＭＭＲ方式や算術符号を用いたＪＢＩＧ方式と、多値値画像を処理する場合に適応離散コサイン変換（ＡＤＣＴ）を用いたＪＰＥＧ方式がある。
【０００４】
図１は、ＤＣＴを用いたＪＰＥＧ方式の従来の符号化部及び復号部を示す。符号化部では先ず、ブロック読み出し部１０１により画像を１ブロック＝８×８画素毎に読み出し、次いでＤＣＴ変換部１０２により８×８画素の画像データｘｉｊがブロック毎に８×８のＤＣＴ係数値ｙｕｖに変換される。
【０００５】
次いで、このＤＣＴ係数値ｙｕｖが量子化部１０３により、各係数ｙｕｖ毎に大きさが異なる量子化ステップサイズで線形量子化されて量子化係数に変換される。このとき、各係数ｙｕｖに対する量子化ステップサイズは、量子化マトリクス記憶部１０６に予め記憶されている量子化マトリクスに対して、スケールファクタ制御部１０５により設定されるスケールファクタを乗算することにより求められ、また、このスケールファクタの値を変更することにより、符号化量と復号画像の品質を制御することができる。  次いで、この量子化係数はハフマン符号化部１０４により、出現頻度の高い係数は短い符号を割り当て、出現頻度の低い係数は長い符号を割り当てることにより、全体的に符号量が圧縮される。
【０００６】
これに対し、復号部では先ず、この符号に基づいてハフマン復号部１０７により、符号化部側の量子化部１０３により量子化された係数が再生され、次いでこの量子化係数が逆量子化部１０８によりＤＣＴ係数値ｙｕｖに逆量子化される。この逆量子化における量子化ステップサイズは、符号化部側と同様に量子化マトリクス記憶部に記憶されている量子化マトリクスに対して、スケールファクタ制御部１０５により設定されるスケールファクタを乗算することにより求められる。このＤＣＴ係数値ｙｕｖは逆ＤＣＴ変換部により１ブロック＝８×８画素の画像データｘｉｊに逆変換され、次いでこの画像データｘｉｊはブロック書き込み部１１０により元の順番に復元される。
【０００７】
なお、この例では、量子化マトリクスは量子化マトリクス記憶部１０６に予め記憶されているものを用いたが、符号化部側で用いたものを復号部側に伝えることにより、予め記憶する必要がなくなり、結果として量子化マトリクス記憶部１０６を省略することができる。
【０００８】
上記したＪＰＥＧ方式で使用されるＤＣＴ（離散コサイン変換）式とＩＤＣＴ（逆離散コサイン変換）式は、図７０の式（１）、式（２）で表される（例えば、非特許文献１参照）。
【０００９】
また、図７０の式（１）、（２）の乗算回数を減らしたＤＣＴ（離散コサイン変換）式とＩＤＣＴ（逆離散コサイン変換）式は、図７１の式（３）〜（６）で表される（例えば、非特許文献１参照）。ここで、ｘ、ｙはブロック内の画素位置、ｕ、ｖはＤＣＴ係数の位置である。
【００１０】
ところで、近年の複写機、ファクシミリ、ファイリング装置等のデジタル画像機器では、高画質化のために解像度を高くしたり、階調数を多くする等の傾向がある。しかしながら、これらは画質が向上する反面、画像の情報量が多くなり、例えば２階調（白及び黒）の画像を２５６階調に増加すると情報量は８倍になる。そして、その情報量のままメモリに記憶すると８倍のメモリ容量を必要としてコストが増加するので、これを抑えるためには多値画像データを圧縮する必要がある。
【００１１】
画像データの符号化方式としては、符号化後の符号語長により分類すると、可変長方式と固定長方式に大別できる。前者は後者に比べて、符号化効率が高く、可逆可能な特徴があるのに対し、後者は前者に比べて、符号の状態で符号化前の画像の位置が特定できるので、任意の部分の画像のみを再生できるという特徴がある。したがって、これらの特徴から、前者はファクシミリのような機器に適しており、後者は複写機のように画像加工を行う機器に適している。
【００１２】
ここで、複写機等に適している固定長符号化方式として最も簡単な方法は、１画素に割り当てる符号語長を固定する方法であり、例えば１画素当たり８ビットの画像に対して１画素当たり２ビットを割り当てる方法である。例えば、固定長方式においてＤＣＴ処理後のＤＣＴ係数の符号化順序をＤＣＴ係数のＹＵＶの分布により変化させることにより、符号化効率を向上させる方式もある（例えば、特許文献２参照）。
【００１３】
【特許文献１】
特開平２−１２２７６７号公報
【特許文献２】
特開平１１−３３１８４号公報
【非特許文献１】
「インターフェース」ＣＱ出版、１９９１年１２月  ＮＯ．１７５
ｐ１８３−２０３
【００１４】
【発明が解決しようとする課題】
しかし、デジタル複写機の画像を例えば８＊８のＤＣＴを使用して圧縮する場合、すなわちスキャナ等の入力装置からの順次シリアルに流れてくる画像データを圧縮する場合、８＊８画素のブロック単位で、画像を圧縮していくために、８ラインのメモリが必要になる。
【００１５】
また、高速化を考えると８ラインメモリはトグルで、８ラインメモリへのデータの書込みと、もう片方のデータのそろった８ラインメモリからのデータを符号化する構成となり、符号化には８ラインメモリが２つ必要である。
【００１６】
図２は、従来の符号化装置の構成を示し、ラインメモリとして２組の８ラインメモリ２０１、２０２が設けられている。スキャナからの画像データは８ラインメモリ２０１に順次書き込まれ、８ラインメモリ２０１の全てに画像データが書き込まれると、次の画像データは８ラインメモリ２０２に順次書き込まれると同時に、８ラインメモリ２０１から８＊８画素のブロックが順次マルチプレクサ２０３を介して読み出され、ＤＣＴ装置２０４で、式（１）に従ってＤＣＴ変換され、続いてハフマン符号化部２０５で符号化され、符号化データ格納部２０６に格納される。８ラインメモリ２０１の全ての画素ブロックが符号化されると、次の画像データが８ラインメモリ２０１に順次書き込まれると同時に、８ラインメモリ２０２から８＊８画素のブロックが順次マルチプレクサ２０３を介して読み出され、ＤＣＴ装置２０４でＤＣＴ変換され、以下同様の処理が繰り返される。
【００１７】
復号化時も同様に、プリンタエンジンにシリアルにデータを転送する必要があり、同様に２組の８ラインメモリが必要となり、合計８ラインメモリ＊４＝３２ラインメモリが必要となる。
【００１８】
本発明は上記した問題点に鑑みてなされたもので、
本発明の目的は、従来より少ないラインメモリを用いて符号化処理を行うことによりハードウェア量を大幅に削減した２次離散コサイン変換処理装置、画像符号化処理装置、画像符号化方法、プログラムおよび記録媒体を提供することにある。
【００１９】
【課題を解決するための手段】
本発明では、画像符号化装置の符号処理をＭ−１ライン目までのデータ転送時に水平方向のＤＣＴを行い、Ｍ−１ラインの水平ＤＣＴメモリに格納し、Ｍライン目で、Ｍライン目の水平ＤＣＴと、Ｎ＊Ｍの垂直ＤＣＴとＮ＊Ｍの量子化処理と固定長符号化処理を行うことにより、通常、Ｍ＊２ライン必要なラインメモリをＭ−１ラインのみで処理することを可能とし、ハードウエアコストを低減する。これにより、画像符号化装置に水平方向にシリアルなデータを入力する機器において、Ｍ−１ラインのメモリのみ使用することにより、絶え間なく符号化することが可能であり、符号化装置と付加するメモリを搭載する画像処理装置のゲート数の削減が可能である。
【００２０】
本発明では、ＪＰＥＧ符号化装置の符号処理を７ライン目までのデータ転送時に水平方向のＤＣＴを行い、７ラインの水平ＤＣＴメモリに格納し、８ライン目で、８ライン目の水平ＤＣＴと、８＊８の垂直ＤＣＴと８＊８の量子化処理とエントロピー符号化処理を行うことにより、通常、１６ライン必要なラインメモリを７ラインのみで処理することを可能とし、ハードウエアコストを低減する。これにより、ＪＰＥＧの符号化装置に水平方向にシリアルなデータを入力する機器において、７ラインのメモリのみ使用することにより、絶え間なく符号化することが可能であり、符号化装置と付加するメモリを搭載する画像処理装置のゲート数の削減が可能である。
【００２１】
【発明の実施の形態】
以下、本発明の実施例を図面を用いて具体的に説明する。
（本発明の原理）
図３は、本発明の原理を説明する第１の構成例を示す。図３（ａ）において、３０１は水平１次元ＤＣＴ装置、３０２は８ラインメモリ（例えば、１ラインは８１９２個のＤＣＴ係数）、３０３は垂直１次元ＤＣＴ装置、３０４はハフマン符号化部、３０５は符号化データ格納部である。図３（ｂ）は、タイムチャートを示す。
【００２２】
スキャナからの画像データＳｙｘが水平１次元ＤＣＴ装置３０１に入力され、水平１次元ＤＣＴ装置３０１では、前述した式（３）に従って水平８画素を単位に演算を行い、Ｓ’ｙｕをラインメモリ３０２に順次格納していく。８ラインメモリ３０２の全てのラインにＳ’ｙｕが書き込まれると（ｂ）、８ラインメモリ３０２の左から垂直方向に順次、Ｓ’ｙｕを読み出し、垂直１次元ＤＣＴ装置３０３に入力される。垂直１次元ＤＣＴ装置３０３は、前述した式（４）に従って垂直８画素を単位に演算を行ってＤＣＴ係数Ｓｖｕに変換し、この垂直１次元ＤＣＴを０〜７ラインについて行い（ｂ）、続いてハフマン符号化部３０４で８＊８係数を単位に符号化され、符号化データ格納部３０５に格納される。
【００２３】
図４は、本発明の原理を説明する第２の構成例を示す。図３と相違する点は、ラインメモリ４０２のライン数が７ラインであり、７ライン目と８ライン目を切り換えるマルチプレクサ４０３を設けた点である。
【００２４】
前述したと同様に、水平１次元ＤＣＴ装置４０１によって７ラインメモリ４０２にＳ’ｙｕが書き込まれる。マルチプレクサ４０３を介して７ラインメモリ４０２の左から垂直方向に順次、７ライン分のＳ’ｙｕを読み出し、垂直１次元ＤＣＴ装置４０４に入力される。８ライン目は、水平１次元ＤＣＴ装置４０１の出力がマルチプレクサ４０３を介して直接、垂直１次元ＤＣＴ装置４０４に入力される。以下、前述したと同様に、ハフマン符号化部４０５で８＊８係数を単位に符号化され、符号化データ格納部４０６に格納される。
【００２５】
図６９は、本発明が適用される画像形成装置の機構部の構成例を示す。自動原稿送り装置１にある原稿台２に、原稿の画像面を上にして置かれた原稿束は、操作部３０上のスタートキー３４が押下されると、一番下の原稿から給送ローラ３および給送ベルト４によってコンタクトガラス６上の所定の位置に給送される。読み取りユニット５０によってコンタクトガラス６上の原稿の画像データを読み取り後、読み取りが終了した原稿は、給送ベルト４及び排送ローラ５によって排出される。さらに、原稿セット検知７にて原稿台２に次の原稿が有ることを検知した場合、前原稿と同様にコンタクトガラス６上に給送される。給送ローラ３，給送ベルト４および排送ローラ５はモータによって駆動される。
【００２６】
第１トレイ８あるいは第２トレイ９に積載された、記録媒体である転写紙は、各々第１給紙装置１１あるいは第２給紙装置１２によって給紙され、縦搬送ユニット１４によって感光体１５に当接する位置まで搬送される。読み取りユニット５０にて読み込まれた画像データは、書き込みユニット５７からのレーザーによって感光体１５に書き込まれ、現像ユニット２７を通過することによってトナー像が形成される。そして、転写紙は感光体１５の回転と等速で搬送ベルト１６によって搬送されながら、感光体１５上のトナー像が転写される。その後、定着ユニット１７にて画像を定着させ、排紙ユニット１８によって後処理装置のフィニシャ２０に排出される。
【００２７】
後処理装置のフィニシャ２０は、本体の排紙ローラ１９によって搬送された転写紙を、通常排紙ローラ２２方向と、ステープル処理部方向に導く事ができる。切り替え板２１を上に切り替える事により、搬送ローラ２３を経由して通常排紙トレイ２４側に排紙する事ができる。また、切り替え板２１を下方向に切り替える事で、搬送ローラ２５，２７を経由して、ステープル台２８に搬送する事ができる。
【００２８】
ステープル台２８に積載された転写紙は、一枚排紙されるごとに紙揃え用のジョガー２９によって、紙端面が揃えられ、一部のコピー完了と共にステープラ２６によって綴じられる。ステープラ２６で綴じられた転写紙群は自重によって、ステープル完了排紙トレイ３０に収納される。
【００２９】
一方、通常の排紙トレイ２８は前後に移動可能な排紙トレイである。前後に移動可能な排紙トレイ部２８は、原稿毎、あるいは、画像メモリによってソーティングされたコピー部毎に、前後に移動し、簡易的に排出されてくるコピー紙を仕分けるものである。転写紙の両面に画像を作像する場合は、各給紙トレイ８，９から給紙され作像された転写紙を排紙トレイ側に導かないで、経路切り替えの為の分岐爪３２を上側にセットする事で、一旦両面給紙ユニット３１にストックする。
【００３０】
その後、両面給紙ユニット３１にストックされた転写紙は再び感光体１５に作像されたトナー画像を転写するために、両面給紙ユニット３１から再給紙され、経路切り替えの為の分岐爪３２を下側にセットし、排紙トレイ２４に導く。この様に転写紙の両面に画像を作成する場合に両面給紙ユニット３１が使用される。
【００３１】
感光体１５，搬送ベルト１６，定着ユニット１７，排紙ユニット１８および現像ユニット３３は、メインモータによって駆動され、各給紙装置１１，１２はメインモータの駆動を各々給紙クラッチによって伝達駆動される。縦搬送ユニット１４はメインモータの駆動を中間クラッチによって伝達駆動される。
【００３２】
読み取りユニット（スキャナ）５０は、原稿を載置するコンタクトガラス６と光学走査系で構成されており、光学走査系は、露光ランプ５１，第１ミラー５２，レンズ５３，ＣＣＤイメージセンサ５４等々で構成されている。露光ランプ５１及び第１ミラー５２は、図示しない第１キャリッジ上に固定され、第２ミラー５５及び第３ミラー５６は、図示しない第２キャリッジ上に固定されている。原稿像を読み取るときには、光路長が変わらないように、第１キャリッジと第２キャリッジとが２対１の相対速度で機械的に走査される。この光学走査系は、図示しないスキャナ駆動モータにて駆動される。原稿画像は、ＣＣＤイメージセンサ５４によって読み取られ、電気信号（アナログ画像信号）に変換され、そしてデジタルデ−タ（画像デ−タ）に変換される。画像デ−タには更に数種の画像処理が施される。レンズ５３及びＣＣＤイメージセンサ５４を図６９において左右方向に移動させることにより、画像倍率が変わる。すなわち、指定された倍率に対応してレンズ５３及びＣＣＤイメージセンサ５４の左右方向に位置が設定される。書き込みユニット５７は、レーザ出力ユニット５８，結像レンズ５９およびミラー６０で構成され、レーザ出力ユニット５８の内部には、レーザ光源であるレーザダイオード及びモータによって高速で定速回転する回転多面鏡（ポリゴンミラー）が備わっている。レーザ出力ユニット５８より照射されるレーザ光は、定速回転するポリゴンミラーで偏光され、結像レンズ５９を通り、ミラー６０で折り返され、感光体面上に集光結像する。
【００３３】
偏光されたレーザ光は、感光体が回転する方向と直行する方向（主走査方向）に露光走査され、後述する画像処理部のセレクタ６４より出力された画像信号のライン単位の記録を行う。感光体の回転速度と記録密度に対応した所定の周期で主走査を繰り返すことによって、感光体面上に画像（静電潜像）が形成される。上述のように、書き込みユニット５７から出力されるレーザ光が、画像作像系の感光体１５に照射される。図示しないが感光体１５の一端近傍の、レーザビームを照射される位置に、主走査同期信号を発生するビームセンサが配置されている。この主走査同期信号をもとに主走査方向の画像記録開始タイミングの制御、および、後述する画像信号の入出力を行うための制御信号の生成を行う。
【００３４】
図５は、画像形成装置の制御部の構成を示す。図において、５０１はＣＰＵであり、コピー機器の全体を制御する。５０２はＣＰＵＩ／Ｆであり、メモリコントローラ５０３に接続され、ＣＰＵ５０１とメモリコントローラ５０３間のＩ／Ｆを処理する。５０３はメモリコントローラであり、メモリ５０４をコントロールし、ＣＰＵ５０１、ローカルバス５０５、画像処理用のバス５１０とメモリ５０４との転送をコントロールする。５０４はメモリであり、スキャナー５０７からの画像や、ＣＰＵ５０１のプログラムや各種データなどを格納する。５０５はローカルバスのＩ／Ｆであり、ＲＯＭ５０６、ＣＰＵ５０１、メモリ５０４などとのＩ／Ｆを処理する。５０６はＲＯＭであり、文字などのフォント情報や、ＣＰＵ５０１のプログラムなどを格納する。５０７はスキャナーであり、ＣＣＤにより画像を読み込む。５０８は画像処理装置であり、スキャナー５０７から読み込んだ画像データをシェ−デイング補正、ＭＴＦγ補正などの画像処理を行う。５０９は符号化装置であり、画像処理装置５０８で画像処理されたデータを符号化し、メモリ５０４や復号化装置５１１へ転送される。５１０は画像処理用のバスであり、符号化装置５０９からの符号データなどをメモリコントローラ５０３に転送したり、メモリ５０４のデータを復号化装置５１１へ転送したりする。５１１は復号化装置であり、符号化装置５０９で符号化されたデータを復号化し、エンジンコントローラ５１２へ転送する。５１２はエンジンコントローラであり、復号化装置５１１からのデータを受け取り、プリンタエンジン５１３をコントロールする。５１３はプリンタエンジン、５１４はパネルコントローラであり、パネル５１５をコントロールしている。５１５はパネルであり、ユーザーからの操作をコピー装置へ通知する。
【００３５】
図６は、符号化処理を説明する図である。スキャナー５０７から読み込まれたデータは、画像処理装置５０８により、画像処理され、その後、符号化装置５０９により、符号化される。符号化されたデータはバス５１０を介してメモリコントローラ５０３へ転送される。メモリコントローラ５０３は受け取った符号データをメモリ５０４へ格納する。
【００３６】
図７は、復号化処理を説明する図である。メモリコントローラ５０３は符号データをメモリ５０４から読み込み、メモリコントローラ５０３は符号データをバス５１０を介して復号化装置５１１へ転送する。復号化装置５１１は符号データを復号化し、エンジンコントローラ５１２はプリンタエンジン５１３を制御し、画像を印刷する。
【００３７】
図８は、符号化装置の構成を示す。８０１は画像符号化装置であり、図５の画像処理装置５０８から画像データを受け取り、画像データを圧縮する。８０２は、バスＩ／Ｆであり、画像符号化装置８０１から圧縮された符号を受け取り、図５のメモリコントローラ５０３や、図５の復号化装置５１１へ転送する。８０３はメモリアドレス生成装置であり、画像符号化装置８０１の符号データをバスＩ／Ｆ８０２を介して転送する転送先のメモリ５０４（図５）のアドレスを生成する。８０４はコントローラであり、符号化装置の全体を制御する。
【００３８】
図９は、図８の画像符号化装置の構成を示す。９０１はＤＣＴ処理装置であり、Ｎ＊Ｍ画素のＤＣＴ（離散コサイン変換）を行い、量子化処理装置９０２へ転送する。９０２は量子化処理装置であり、ＤＣＴ処理装置９０１からのＤＣＴ処理後のデータを受け取り、図１０のような量子化テーブルで量子化し、固定長符号化装置９０３へ転送する。９０３は固定長符号化装置であり、量子化処理装置９０２からの量子化後のデータを受け取り、図１１のような符号化順序で、図１２のような固定長の符号を作成する。このとき、図１１に示すように、空白部分のＤＣＴ係数を切り捨てる。
【００３９】
（実施例１）
図１３は、本発明の実施例１に係るＤＣＴ処理装置の構成を示し、図４で説明した第２の構成例に対応する。すなわち、図１３のＨＤＣＴ（水平１次ＤＣＴ）１３０１が図４の水平１次ＤＣＴ装置４０１に対応し、図１３の水平ＤＣＴメモリ１３０３（７ラインメモリ）が図４の７ラインメモリ４０２に対応し、図１３のＶＤＣＴ（垂直１次ＤＣＴ）１３０５〜１３１２が図４の垂直１次ＤＣＴ装置４０４に対応している。
【００４０】
図１３において、１３０１は水平１次ＤＣＴ（離散コサイン変換）処理装置であり、図１４の演算式を処理する（式におけるｉはｉ＝０〜７の水平画素）。図１５は、水平１次ＤＣＴ（離散コサイン変換）処理装置の詳細な構成を示す。このＤＣＴ（離散コサイン変換）処理装置は、図７１の演算式（３）を使用した例である。この式（３）から、８＊８画素のブロックの場合の水平１次ＤＣＴ式は図１６のようになる。そして、図１６のコサイン演算式を図１７のように先に計算してテーブルを作成し、整理すると、図１４に示す式になる。
【００４１】
１３０２はメモリＩ／Ｆであり、７ライン分のデータの処理中は水平１次ＤＣＴ処理装置１３０１の処理結果を格納し、８ライン目の処理では、水平ＤＣＴメモリ１３０３の値を８＊８レジスタ１３０４へ書き込む。
【００４２】
１３０３は水平ＤＣＴメモリであり、水平１次ＤＣＴ処理装置１３０１の処理結果を７ライン分を格納する。図１８は、水平ＤＣＴメモリの詳細な構成を示す。
【００４３】
１３０４は８＊８レジスタであり、水平ＤＣＴメモリ１３０３から８＊７のＤＣＴ係数を読み込み、水平１次ＤＣＴ処理装置１３０１からの８ライン目の８画素のＤＣＴ係数を受け取り、８＊８のＤＣＴ係数を一時、格納する。
【００４４】
１３０５は垂直１次ＤＣＴ（離散コサイン変換）処理装置であり、図１９の演算式を処理する。図２７は、ＶＤＣＴ０の詳細な構成を示す。このＤＣＴ（離散コサイン変換）処理装置は図７１の演算式（４）を使用した例である。この式から、８＊８画素のブロックの場合の垂直１次ＤＣＴ式は、図２８の式になる。そして、図２８のコサイン演算式を図１７のように先に計算してテーブルを作成し、整理すると、図２９の式になる。
【００４５】
そして、ここでは８個の垂直１次ＤＣＴ処理装置を有するため、各処理装置に処理するデータを分散させて、図１９〜２６に示す演算式を実行させる。
【００４６】
つまり、１３０６〜１３１２はそれぞれ垂直１次ＤＣＴ（離散コサイン変換）処理装置であり、各装置は、図２０〜２６の演算式を処理している。
【００４７】
１３１３は８＊８レジスタであり、１３０５〜１３１２で求めた８＊８の２次ＤＣＴ処理結果を一時格納する。
【００４８】
図３０は、実施例１に係る符号化処理のフローチャートを示す。図５のスキャナー５０７から読み込んだ画像データを図５の画像処理装置５０８により画像処理を行い、水平方向の連なる８画素を図８の画像符号化装置８０１へ転送する（ステップ３００１）。
【００４９】
図９のＤＣＴ処理装置９０１、つまり図１３の水平方向の１次ＤＣＴ処理装置１３０１により、水平方向に１次のＤＣＴ（離散コサイン変換）を行う（ステップ３００２）。
【００５０】
ステップ３００２の水平方向の１次ＤＣＴ処理後のＮ画素のＤＣＴ係数を、図１３の水平ＤＣＴメモリ１３０３へ格納する（ステップ３００３）。
【００５１】
１ラインの全てのデータを終了したか否かを判断し（ステップ３００４）、Ｍ−１ライン分のデータを処理したか否かを判断する（ステップ３００５）。
【００５２】
スキャナー５０７から読み込んだ画像データ（Ｍライン目）を図５の画像処理装置５０８により画像処理を行い、水平方向の連なるＮ画素を図８の画像符号化装置８０１へ転送する（ステップ３００６）。
【００５３】
Ｍライン目の画像データについて、図９のＤＣＴ処理装置９０１、つまり図１３の水平方向の１次ＤＣＴ処理装置１３０１により、水平方向に１次のＤＣＴ（離散コサイン変換）を行う（ステップ３００７）。
【００５４】
図１３の水平ＤＣＴメモリ１３０３から、現在処理中のブロックに相当するＮ＊（Ｍ−１）の水平１次ＤＣＴ後のＤＣＴ係数を読み込む（ステップ３００８）。
【００５５】
Ｎ＊Ｍの水平１次ＤＣＴ後のＤＣＴ係数を使用して、図１３のＭ個の垂直１次ＤＣＴ１３０５〜１３１２により、垂直１次ＤＣＴ処理を行う（ステップ３００９）。
【００５６】
ＤＣＴ後のＮ＊ＭのＤＣＴ係数を図９の量子化処理装置９０２により、量子化処理を行う（ステップ３０１０）。
【００５７】
量子化後のＮ＊Ｍのデータを図９の固定長符号化処理装置９０３により、固定長符号化を行う（ステップ３０１１）。
【００５８】
全てのブロックが処理されたか否かを判断し（ステップ３０１２）、処理が終了する。
【００５９】
図１５は、水平１次ＤＣＴ処理装置の構成を示す。この水平１次ＤＣＴ処理装置は図１４の演算式を使用した例である。１５０１は、図５の画像処理装置５０８から読み込んだ画素を格納する。１５０２〜１５０８も同様である。
【００６０】
１５０９は、図１７のコサイン係数の［０〜７］［０］を格納し、図８のコントローラ８０４からの現在の処理ライン数により、選択されるＭＵＸからなるコサイン係数記憶装置である。図３１は、コサイン係数記憶装置の詳細な構成を示す。以下、１５１０〜１５１６も同様である。
【００６１】
１５１７〜１５２４は乗算器、１５２５〜１５３２は加算器、１５３３は１ビット右シフトさせる１／２回路である。
【００６２】
図３１のコサイン係数記憶装置について説明する。３１０１〜３１０８はレジスタであり、各ＤＣＴ係数を記憶する。３１０９はＭＵＸであり、図８のコントローラ８０４からのｉ（ｉ＝０〜７）信号により、選択される。
【００６３】
図２７は、垂直１次ＤＣＴ処理装置の構成を示す。この垂直１次ＤＣＴ処理装置は図２９の演算式を使用した例である。
【００６４】
２７０１はレジスタであり、図１３の８＊８レジスタ１３０４により記憶された水平１次ＤＣＴ後の中間結果であるＴ［０］［０〜７］を記憶し、図８のコントローラ８０４からの現在処理中のドット数（０〜７）により選択されるＭＵＸからなる記憶装置である。図３２は、レジスタ２７０１の詳細な構成を示す。レジスタ２７０２〜２７０８も同様である。
【００６５】
２７０９は図１７のコサイン係数の［０］［０］を格納する。２７１０〜２７１６も同様である。
【００６６】
２７１７〜２７２４は乗算器、２７２５〜２７３２は加算器、２７３３は１ビット右シフトさせる１／２回路である。
【００６７】
図３２について説明する。３２０１から３２０８はレジスタであり、各水平１次ＤＣＴ後の中間結果を記憶する。３２０９はＭＵＸであり、図８のコントローラ８０４からのｉ信号により選択される。
【００６８】
図１８は、図１３の水平ＤＣＴメモリ１３０３の構成を示す。１８０１は図１３の水平１次ＤＣＴ処理装置１３０１により処理された１ライン目のＤＣＴ係数を格納する。１８０２は図１３の水平１次ＤＣＴ処理装置により処理された２ライン目のＤＣＴ係数を格納する。以下同様に、１８０３〜１８０７は図１３の水平１次ＤＣＴ処理装置により処理された３ライン目〜７ライン目のＤＣＴ係数をそれぞれ格納する。また、これらのメモリは書き込み時は各ラインごと処理されるが、読み出し時は７ライン分のデータが並列に読み出される。図３３は、図１３のＤＣＴ処理装置の処理フローチャートを示す。
【００６９】
図３４は、図９の量子化処理装置９０２の構成を示す。３４０１は量子化テーブル記憶装置であり、図１０のような量子化テーブルを格納する。また、この量子化テーブル記憶装置３４０１は８クロックで８＊８のＤＣＴ係数を量子化するために、８個の量子化テーブルを図８のコントローラ８０４からの処理画素番号ｉ（０〜７）により選択され、並列に出力する。
【００７０】
３４０２は量子化装置であり、量子化テーブル記憶装置３４０１から読み込まれた８個の量子化値と、図９のＤＣＴ処理装置９０１からの８＊８のＤＣＴ係数とから量子化し、図９の固定長符号化処理装置９０３へ転送する。また、量子化装置３４０２は図８のコントローラ８０４からの処理画素番号ｉ（０〜７）により選択された、ＤＣＴ係数を８個並列に処理する。図３５は、量子化装置の詳細な構成を示す。
【００７１】
図３５において、３５０１、３５０４、３５０７、３５１０、３５１３、３５１６、３５１９、３５２２はＭＵＸであり、図９のＤＣＴ処理装置９０１から８＊８のＤＣＴ係数を受け取り、図８のコントローラ８０４に選択されたＤＣＴ係数を除算器３５０２、３５０５、３５０８、３５１１，３５１４、３５１７、３５２０、３５２３により除算し、その結果をレジスタ３５０３、３５０６、３５０９、３５１２、３５１５、３５１８、３５２１、３５２４に格納する。
【００７２】
図３６、３７、３８は、画像符号化装置の符号化のタイミングチャートを示す（この例は、８＊８のＤＣＴ処理例である。）
図３６のように、ラインごとシリアルに転送されるスキャナーから読み取られたデータを８ラインごとに符号化処理を繰り返していく。
【００７３】
図３７は、ＬＩＮＥ０からＬＩＮＥ６の処理であり、読み込まれたデータを８ドットごと水平１次ＤＣＴ処理を行っていく。そして水平１次ＤＣＴ処理後に水平ＤＣＴメモリに書き込んでいく。図３８はＬＩＮＥ７での処理を示している。このように、水平１次ＤＣＴ処理後に同じ８＊８ブロックに相当する８＊７の水平１次ＤＣＴ処理後のデータを水平ＤＣＴメモリから読み込み８＊８の水平１次ＤＣＴ後のデータを８＊８レジスタに一時格納し、その後に垂直１次ＤＣＴを８クロックごと処理を終了させ、量子化処理後を８クロックで終了させ、エントロピー符号化を８クロックで終了させることにより、パイプライン処理を行っていく。
【００７４】
図３９は、図５の復号化装置５１１の構成を示す（この例は８＊８画素のＤＣＴの例である）。３９０１はバスＩ／Ｆであり、図５のバス５１０とのＩ／Ｆを行う。３９０２は符号ラインメモリであり、１ブロックライン分の符号を格納する。３９０３は画像復号化装置であり、画像を復号化し、８ラインメモリ３９０４へ随時、符号を出力する。３９０４は８ラインメモリであり、復号化された画素データを格納する。３９０５はメモリアドレス生成装置であり、図５のメモリ５０４から読み込む符号のアドレスを生成する。３９０６はコントローラであり、復号化装置を制御する。
【００７５】
図４０は、図３９の画像復号化装置３９０３の構成を示す。４００１は符号切り出し装置であり、図３９の符号ラインメモリ３９０２の符号を読み込み、逆量子化装置４００２へ転送する。４００２は逆量子化処理装置であり、符号切り出し装置４００１からの量子化後の８＊８データを逆量子化処理を行う。４００３はＩＤＣＴ処理装置であり、逆量子化後のデータをＩＤＣＴ（逆離散コサイン変換）を行う。４００４は符号ラインメモリアドレス生成装置であり、符号ラインメモリの符号のアドレスを生成する。４００５はラインメモリアドレス生成装置であり、図３９の８ラインメモリ３９０４のアドレスを生成する。４００６は処理ブロックカウント装置であり、１ブロックラインの何ブロックを処理したかをカウントする。４００７はコントローラであり、画像復号化装置を制御する。図４１は、画像復号化装置の処理フローチャートを示す。
【００７６】
（実施例２）
前述した実施例１は固定長符号化の実施例であるが、本実施例は可変長符号化の実施例である。
【００７７】
図４２は、実施例２に係る符号化装置５０９（図５）の構成を示す。４２０１はＪＰＥＧ符号化装置であり、図５の画像処理装置５０８から画像データを受け取り、ＪＰＥＧ方式で画像データを圧縮する。４２０２はバスＩ／Ｆであり、ＪＰＥＧ符号化装置４２０１から圧縮された符号を受け取り、図５のメモリコントローラ５０３や図５の復号化装置５１１へ転送する。４２０３はメモリアドレス生成装置であり、ＪＰＥＧ符号化装置４２０１の符号データをバスＩ／Ｆ４２０２を介して転送する転送先のメモリ５０４（図５）のアドレスを生成する。４２０４はコントローラであり、符号化装置の全体を制御する。
【００７８】
図４３は、図４２のＪＰＥＧ符号化装置４２０１の構成を示す。４３０１はＤＣＴ処理装置であり、ＤＣＴ（離散コサイン変換）を行い、量子化処理装置４３０２へ転送する。４３０２は量子化処理装置であり、ＤＣＴ処理装置４３０１からのＤＣＴ処理後のデータを受け取り量子化し、エントロピー符号化装置４３０３へ転送する。４３０３はエントロピー符号化装置であり、量子化処理装置４３０２からの量子化後のデータを受け取り、ハフマン符号化方式で符号化し、符号フォーマット生成装置４３０４へ転送する。４３０４は符号フォーマット生成装置であり、エントロピー符号化装置４３０３からの符号データを受け取り、符号を形成する。
【００７９】
実施例２のＤＣＴ処理装置の構成、量子化処理装置の構成は実施例１と同様であるので説明を省略する。
【００８０】
図４４は、実施例２に係る符号化処理のフローチャートを示す。図５のスキャナー５０７から読み込んだ画像データを図５の画像処理装置５０８により画像処理を行い、水平方向の連なる８画素を図４２のＪＰＥＧ符号化装置４２０１へ転送する（ステップ４４０１）。
【００８１】
図４３のＤＣＴ処理装置４３０１、つまり図１３の水平方向の１次ＤＣＴ処理装置１３０１により、水平方向に１次のＤＣＴ（離散コサイン変換）を行う（ステップ４４０２）。
【００８２】
ステップ４４０２の水平方向の１次ＤＣＴ処理後の８画素のＤＣＴ係数を、図１３の水平ＤＣＴメモリ１３０３へ格納する（ステップ４４０３）。
【００８３】
１ラインの全てのデータを終了したか否かを判断し（ステップ４４０４）、７ライン分のデータを処理したか否かを判断する（ステップ４４０５）。
【００８４】
スキャナー５０７から読み込んだ画像データ（８ライン目）を図５の画像処理装置５０８により画像処理を行い、水平方向の連なる８画素を図４２のＪＰＥＧ符号化装置４２０１へ転送する（ステップ４４０６）。
【００８５】
８ライン目の画像データについて、図４３のＤＣＴ処理装置４３０１、つまり図１３の水平方向の１次ＤＣＴ処理装置１３０１により、水平方向に１次のＤＣＴ（離散コサイン変換）を行う（ステップ４４０７）。
【００８６】
図１３の水平ＤＣＴメモリ１３０３から、現在処理中のブロックに相当する８＊７の水平１次ＤＣＴ後のＤＣＴ係数を読み込む（ステップ４４０８）。
【００８７】
８＊８の水平１次ＤＣＴ後のＤＣＴ係数を使用して、図１３の８個の垂直１次ＤＣＴ１３０５〜１３１２により、垂直１次ＤＣＴ処理を行う（ステップ４４０９）。
【００８８】
ＤＣＴ後の８＊８のＤＣＴ係数を図４３の量子化処理装置４３０２により、量子化処理を行う（ステップ４４１０）。
【００８９】
量子化後の８＊８のデータを図４３のエントロピー符号化装置４３０３により、エントロピー符号化処理を行う（ステップ４４１１）。
【００９０】
エントロピー符号化データから図４３の符号フォーマット生成装置４３０４により、符号フォーマットを作成する（ステップ４４１２）。
【００９１】
全てのブロックが処理されたか否かを判断し（ステップ４４１３）、処理が終了する。
【００９２】
なお、ＤＣＴ処理装置の処理フローチャートは、実施例１と同様に図３３に示す通りである。
【００９３】
図４５は、図４３のエントロピー符号化装置４３０３の構成を示す。このエントロピー符号化装置は、８ライン目で、８クロックごと（８画素処理するごと）に、順次エントロピー符号化処理を行わなければならない（１〜７ライン目までは、ＤＣＴ処理装置からデータが入力されないために、何の処理もしていない）。そのため、８＊８の６４個の量子化データを８クロックで処理するために、１クロックで８個の量子化後のデータをエントロピー符号化していく。そして、最悪の場合に８個のＡＣデータのエントロピー符号化をできるように考える。
【００９４】
４５０１はＤＣ＆０ＲＵＮ＆ＡＣ生成装置であり、図４３の量子化装置４３０２から出力される８＊８の量子化後のデータから、図４６のＤＣデータと図４７のＡＣデータを、図４７のジグザグスキャンの順序に、０ＲＵＮ０〜７データ、ＡＣ０〜７データを生成する。
【００９５】
このとき、０ＲＵＮ、ＡＣは０が続くものが何個あるかにより個数が変化するために、有効データ数を出力することにより、そのつど有効なデータ数が変わる。図４８は、ＤＣ＆０ＲＵＮ＆ＡＣ生成装置の詳細な構成を示す。
【００９６】
４５０２はＤＣ値符号化装置であり、ＤＣ＆０ＲＵＮ＆ＡＣ生成装置４５０１からＤＣデータを受け取り、ハフマン符号化し、ＳＳＳＳ符号、ＳＳＳＳ符号長、ＳＳＳＳ、ＤＣデータを固定長データ生成装置４５１１へ転送する。図４９は、ＤＣ値符号化装置の詳細な構成を示す。
【００９７】
４５０３〜４５１０はＡＣ値符号化装置であり、ＤＣ＆０ＲＵＮ＆ＡＣ生成装置４５０１から０ＲＵＮ値とＡＣデータを受け取り、ハフマン符号化し、ＳＳＳ符号、ＳＳＳ符号長、ＳＳＳ、ＡＣデータを固定長データ生成装置４５１１へ転送する。図５０は、ＡＣ値符号化装置の詳細な構成を示す。
【００９８】
４５１１は固定長データ生成装置であり、符号化装置４５０２〜４５１０により生成された符号を接続し、逐次符号に接続し、固定長データとして出力する。図５１は、固定長データ生成装置の詳細な構成を示す。
【００９９】
図４８は、ＤＣ＆０ＲＵＮ＆ＡＣ生成装置の詳細な構成を示す。図４８において、４８０１は“０”判定装置であり、図４３の量子化処理装置４３０２からの８＊８の量子化後のデータを受け取り、図４７の順序で随時８個のデータが０値でないかを判定し、０ＲＵＮ生成装置４８０２へ転送する。図５２は、“０”判定装置の詳細な構成を示す。
【０１００】
４８０２は０ＲＵＮ生成装置であり、“０”判定装置４８０１からの８個の各データの０判定フラグ（ＦＬＡＧ０〜７）とそのＡＣ値を受け取り、複数の連なる０の個数をカウントし、０ＲＵＮを生成し、その連なる０を食い止めた０でないＡＣ値の組を求める。図５３、５４は、０ＲＵＮ生成装置の処理フローチャートを示す。
【０１０１】
図５２は、図４８の“０”判定装置の詳細な構成を示す。５２０１はＯＬＤＤＣレジスタであり、１つ前のブロックのＤＣＴ係数［０］［０］値を格納する。５２０２は減算器であり、１つ前のＤＣＴ係数［０］［０］値と現在のＤＣＴ係数［０］［０］値を減算する。５２０３はレジスタであり、減算器５２０２で求めたＤＣ値を格納する。５２０４、５２０６、５２０８、５２１０、５２１２、５２１４、５２１６、５２１８はＭＵＸであり、図４３の量子化処理装置４３０２からの８＊８の量子化後のＤＣＴ係数から、図４２のコントローラ４２０４が選択するデータを出力する。５２０５、５２０７、５２０９、５２１１、５２１３、５２１５、５２１７、５２１９は比較器であり、“０”でないかを判定し、ＦＬＡＧ値を出力する。
【０１０２】
図５３、５４は、図４８の０ＲＵＮ生成装置４８０２の処理フローチャートを示す。このフローチャートにおけるＦＬＡＧ０、ＦＬＡＧ１，ＦＬＡＧ２，ＦＬＡＧ３，ＦＬＡＧ４，ＦＬＡＧ５，ＦＬＡＧ６，ＦＬＡＧ７は、図４８の“０”判定装置４８０１からの各量子化後のＤＣＴ係数の“０”を判定した結果であり、各対応する量子化後のＤＣＴ係数が“０”であれば各ＦＬＡＧも“１”である。
【０１０３】
０ＲＵＮ０、０ＲＵＮ１，０ＲＵＮ２，０ＲＵＮ３，０ＲＵＮ４，０ＲＵＮ５，０ＲＵＮ６，０ＲＵＮ７は、０のランレングスをカウントしたものであり、８個の量子化後のＤＣＴ係数をカウントするため、８個の０のランレングスカウンタを持っている。
【０１０４】
ＲＵＮＳＵは０のランレングスがいくつあるかカウントしたものであり、図５４の最後のステップ９０で示すように有効データ数となる。ＡＣ０、ＡＣ１，ＡＣ２，ＡＣ３，ＡＣ４，ＡＣ５，ＡＣ６，ＡＣ７は各ランレングスの終端の０でない量子化後のＤＣＴ係数である。
【０１０５】
図４９は、図４５のＤＣ値符号化装置の構成を示す。４９０１はＳＳＳＳ作成装置であり、図４５のＤＣ＆０ＲＵＮ＆ＡＣ生成装置４５０１からのＤＣデータから図５５のテーブルにより、ＳＳＳＳ値を求める。４９０２はハフマンテーブル（ＤＣ）であり、図５６のようなハフマンテーブルを格納し、ＳＳＳＳ作成装置４９０１のＳＳＳＳ値からＳＳＳＳ符号とそのＳＳＳＳ符号の長さを生成する。
【０１０６】
図５０は、図４５のＡＣ値符号化装置の構成を示す。５００１はＳＳＳ作成装置であり、図４５のＤＣ＆０ＲＵＮ＆ＡＣ生成装置４５０１からのＡＣデータから、図５７のテーブルにより、ＳＳＳ値を求める。５００２は加算器であり、図４５のＤＣ＆０ＲＵＮ＆ＡＣ生成装置４５０１からの０ＲＵＮデータとＳＳＳ作成装置５００１のＳＳＳ値を加算する。５００３はハフマンテーブル（ＡＣ）であり、図５８〜６２のようなハフマンテーブルを格納し、ＳＳＳ値と０ＲＵＮ値の加算結果からＳＳＳ符号とそのＳＳＳ符号の長さを生成する。
【０１０７】
図５１は、図４５の固定長データ生成装置の構成を示す。５１０１は無効データ０化装置であり、図４５のの符号化装置４５０２〜４５１０により符号化されたデータのうち、図４５のＤＣ＆０ＲＵＮ＆ＡＣ生成装置からの有功データ数以上の符号に対して、無効化するために、符号長を０にし、符号を“０”にする。５１０２はレジスタであり、シフト装置５１０３のシフト値を格納する。初期値は０であるが、１つ前の固定長生成時の最終ワードのシフト値を格納し、前の符号に引き続いていく。
【０１０８】
５１０３〜５１０９はシフト装置であり、無効データ０化装置５１０１からの符号データとその符号の長さを受け取り、８＊８ブロックを符号化した場合の最悪の長さを持つレジスタ５１１８〜５１２４へシフトさせる。また、その符号の長さ以上の部分を“０”化する。
【０１０９】
５１１０〜５１１７は加算器であり、随時符号長を加算していき、その点での符号の先頭アドレスを求め、シフト後の符号化連なるようにシフト値を計算していく。５１１８〜５１２４はレジスタであり、８＊８ブロックを符号化した場合の最悪の長さを持ち、各符号を格納する。５１２５はＯＲ回路であり、生成された５１１８〜５１２４の符号を１つの符号にする。５１２６はＯＲ回路であり、前回までの符号に今回の符号をつなげる。
【０１１０】
５１２７はレジスタであり、１つ前までの連なった符号を格納する。５１２８はレジスタであり、レジスタにデータがいっぱいになると格納し、固定長に細分化する。５１２９ＭＵＸであり、レジスタ５１２８により、固定長に細分化されたデータを随時、符号として出力する。
【０１１１】
図６３、６４、６５は、ＪＰＥＧ符号化装置の符号化のタイミングチャートを示す。図６３のように、ライン毎、シリアルに転送されるスキャナーから読み取られたデータを８ライン毎に符号化処理を繰り返していく。
【０１１２】
図６４はＬＩＮＥ０からＬＩＮＥ６の処理であり、読み込まれたデータを８ドットごと水平１次ＤＣＴ処理を行っていく。そして水平１次ＤＣＴ処理後に水平ＤＣＴメモリに書き込んでいく。
【０１１３】
図６５はＬＩＮＥ７での処理を示す。このように、水平１次ＤＣＴ処理後に同じ８＊８ブロックに相当する８＊７の水平１次ＤＣＴ処理後のデータを水平ＤＣＴメモリから読み込み、８＊８の水平１次ＤＣＴ後のデータを８＊８レジスタに一時格納し、その後に垂直１次ＤＣＴを８クロックごと、処理を終了させ、量子化処理後を８クロックで終了させ、エントロピー符号化を８クロックで終了させることにより、パイプライン処理を行っていく。
【０１１４】
図６６は、図５の復号化装置の構成を示す。６６０１はバスＩ／Ｆであり、図５のバス５１０とのＩ／Ｆを行う。６６０２は符号ラインメモリであり、１ブロックライン分の符号を格納する。６６０３はＪＰＥＧ復号化装置であり、ＪＰＥＧ方式で復号化し、８ラインメモリ６６０４へ随時、符号を出力する。６６０４は８ラインメモリであり、復号化された画素データを格納する。６６０５はメモリアドレス生成装置であり、図５のメモリ５０４から読み込む符号のアドレスを生成する。６６０６はコントローラであり、復号化装置を制御する。
【０１１５】
図６７は、図６６のＪＰＥＧ復号化装置の構成を示す。６７０１はエントロピー復号化装置であり、図６６の符号ラインメモリの符号を読み込み、復号化する。６７０２は逆量子化処理装置であり、エントロピー復号化装置６７０１からの量子化後の８＊８データを逆量子化処理を行う。６７０３はＩＤＣＴ処理装置であり、逆量子化後のデータをＩＤＣＴ（逆離散コサイン変換）を行う。６７０４は符号ラインメモリアドレス生成装置であり、符号ラインメモリの符号のアドレスを生成する。６７０５はラインメモリアドレス生成装置であり、図６６の８ラインメモリ６６０４のアドレスを生成する。６７０６は処理ブロックカウント装置であり、１ブロックラインの何ブロックを処理したかをカウントする。６７０７はコントローラであり、ＪＰＥＧ復号化装置を制御する。図６８は、図６６のＪＰＥＧ復号化装置の処理フローチャートを示す。
【０１１６】
（実施例３）
前述したように、デジタル複写機の画像を例えば８＊８のＤＣＴを使用して圧縮する場合、スキャナ等の入力装置からの順次シリアルに流れてくる画像データを圧縮する場合、８＊８の画素のブロック単位で、画像を圧縮していくために、どうしても８ラインのメモリが必要になってくる。また、高速化を考えると８ラインメモリはトグルで、８ラインメモリへのデータの書込みと、もう片方のデータのそろった８ラインメモリからのデータを符号化していく構成となり、符号化に８ラインメモリが２つ必要であり、復号化時も同等に、プリンタエンジンにシリアルにデータを転送する必要があり、同様に２組の８ラインメモリが必要となり、合計８ラインメモリ＊４＝３２ラインメモリも必要となっていた。図７２は、従来の構成例を示す。
【０１１７】
そこで、上記した各実施例では、ＤＣＴ処理装置において水平ＤＣＴの結果を７ラインの水平ＤＣＴ係数メモリに格納し、その後、垂直ＤＣＴを行うことにより、従来のラインメモリを半分以下にすることが可能となった。
【０１１８】
本実施例は、上記した実施例をさらに改良したもので、ＤＣＴにＦＤＣＴ（高速ＤＣＴ）を使用し、構成をより簡単化し、水平ＤＣＴ処理後の値に量子化を行うことによりビット長を短くし、さらに水平ＤＣＴ係数メモリを少なくすることを特徴としている。
【０１１９】
すなわち、本発明の実施例３では、画像符号化装置の符号処理をＭ−１ライン目までのデータ転送時に水平方向のＤＣＴを行い、Ｍ−１ラインの水平ＤＣＴメモリに格納し、Ｍライン目で、Ｍライン目の水平ＤＣＴと、Ｎ＊Ｍの垂直ＤＣＴとＮ＊Ｍの量子化処理と固定長符号化処理を行うことにより、通常、Ｍ＊２ライン必要なラインメモリをＭ−１ラインのみで処理することを可能とし、ハードウエアコストを低減している。
【０１２０】
なお、ＤＣＴの高速実現方法として高速フーリエ変換（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍｓ，ＦＦＴ）に基づくものや、スパース行列分解法に基づくものなどさまざまな方法があり、特にＤＣＴ‐IIのスパース行列分解法としてチェンの高速ＤＣＴ方法が知られている（W.H．Chen,C．H．Smith And S.C.Fralick：”A Fast computational algorithm for the discrete cosne transform”，IEEE Trans Commun,Vol.25, No9 pp.1004〜1009（1977））。図７３は、ＣｈｅｎのＦａｓｔ  ＤＣＴの構成図を示す（Ｍ＝８、ＤＣＴ−II）。
【０１２１】
また、図７４に示すように、１次元ＤＣＴ処理装置と転置装置を使用し、２次元ＤＣＴを行うことも知られている（特許第２９４６６１２号、特許第３０４６１１６号公報を参照）。
【０１２２】
図７５は、本発明の実施例３に係る符号化処理装置の構成を示す。７５０１は８画素バッファーであり、水平に８画素を１時格納する。７５０２はＲＧＢ−＞ＹＵＶ変換装置であり、ＪＰＥＧの規格にもとずき、８＊８画素のＲＧＢをＹＵＶへ変換し、Ｙ成分をＹＤＣＴ処理装置７５０３へ、Ｕ成分をＵＤＣＴ処理装置７５０６へ、Ｖ成分をＶＤＣＴ処理装置７５０９へ転送する。
【０１２３】
７５０３はＹＤＣＴ処理装置であり、Ｙ成分をＤＣＴ（離散コサイン変換）処理を行い、Ｙ量子化処理装置７５０４へ転送する。７５０４はＹ量子化処理装置であり、ＹＤＣＴ処理装置７５０３からのＹ成分のＤＣＴ処理後のデータを受け取り量子化し、Ｙエントロピー符号化装置７５０５へ転送する。７５０５はＹエントロピー符号化装置であり、Ｙ量子化処理装置７５０４からのＹ成分の量子化後のデータを受け取り、ハフマン符号化方式で符号化し、符号フォーマット生成装置７５１２へ転送する。
【０１２４】
７５０６はＵＤＣＴ処理装置であり、Ｕ成分をＤＣＴ（離散コサイン変換）処理を行い、Ｕ量子化処理装置７５０７へ転送する。７５０７はＵ量子化処理装置であり、ＵＤＣＴ処理装置７５０６からのＵ成分のＤＣＴ処理後のデータを受け取り量子化し、Ｕエントロピー符号化装置７５０８へ転送する。７５０８はＵエントロピー符号化装置であり、Ｕ量子化処理装置７５０７からのＵ成分の量子化後のデータを受け取り、ハフマン符号化方式で符号化し、符号フォーマット生成装置７５１２へ転送する。
【０１２５】
７５０９はＶＤＣＴ処理装置であり、Ｖ成分をＤＣＴ（離散コサイン変換）処理を行い、Ｖ量子化処理装置７５１０へ転送する。７５１０はＶ量子化処理装置であり、ＶＤＣＴ処理装置７５０９からのＶ成分のＤＣＴ処理後のデータを受け取り量子化し、Ｖエントロピー符号化装置７５１１へ転送する。７５１１はＶエントロピー符号化装置であり、Ｖ量子化処理装置７５１０からのＶ成分の量子化後のデータを受け取り、ハフマン符号化方式で符号化し、符号フォーマット生成装置７５１２へ転送する。
【０１２６】
７５１２は符号フォーマット生成装置であり、エントロピー符号化装置７５０５、７５０８、７５１１からの符号データを受け取り符号を形成する。
【０１２７】
図７６は、本発明の実施例３に係るＤＣＴ処理装置の構成を示す。７６０１は水平ＦＤＣＴ処理装置であり、水平方向に８画素のＦＤＣＴ（離散コサイン変換）処理を行う。７６０２は量子化装置であり，水平ＦＤＣＴ処理装置７６０１からのＤＣＴ係数を各周波数帯域に応じて量子化し、８個の水平ＤＣＴ係数のビット長の合計が水平ＤＣＴ係数メモリ７６０４のワード長と同じ長さに調節する。７６０３は、水平ＤＣＴ係数メモリ７６０４のメモリＩ／Ｆである。
【０１２８】
７６０４は、水平ＤＣＴ係数メモリであり、メモリＩ／Ｆ７６０３を通して量子化装置７６０２により、量子化された８個のＤＣＴ係数を１つのワードにまとめて書き込む。
【０１２９】
この水平ＦＤＣＴ処理装置７６０１は、水平ＤＣＴ係数の処理を７ライン分繰り返し行い、水平ＤＣＴ係数メモリ７６０４は７ライン分の水平ＤＣＴ係数を格納する。
【０１３０】
そして、８ライン目の処理時に書き込まれた水平ＤＣＴ係数を８＊７ブロックごと、メモリＩ／Ｆ７６０３を通してＭＵＸ７６０５へ転送する。
【０１３１】
７６０５はＭＵＸであり、８ライン目の処理において、対応するブロックの水平ＤＣＴ係数の７ラインまでの水平ＤＣＴ係数を水平ＤＣＴ係数メモリ７６０４から読み込み、８ライン目の水平ＤＣＴ係数を量子化装置７６０２から受けとり、逆量子化装置７６０６へ転送する。
【０１３２】
７６０６は逆量子化装置であり、ＭＵＸ７６０５から受け取った水平ＤＣＴ係数を各周波数帯域に応じて逆量子化し、８＊８転置用記憶装置７６０７へ転送する。
【０１３３】
７６０７は８＊８転置用記憶装置であり、逆量子化装置７６０６から逆量子化された水平ＤＣＴ係数を８画素ごと受け取り１時記憶し、全ての（１ブロック分の）水平ＤＣＴ係数がそろった時点で垂直ＦＤＣＴ処理装置７６０８へ垂直方向に８画素ごと転送する。
【０１３４】
７６０８は垂直ＦＤＣＴ処理装置であり、垂直方向に８画素のＦＤＣＴ（離散コサイン変換）処理を行う。
【０１３５】
７６０９は８＊８ＤＣＴ係数記憶装置であり、８＊８の２次ＤＣＴ処理を行ったＤＣＴ係数を記憶する。
【０１３６】
図７７は、実施例３に係るＤＣＴ処理の動作を説明する図である。図７８は、詳細なＤＣＴ処理のフローチャートを示す。
【０１３７】
図７９は、ＤＣＴ処理装置の詳細な構成を示す。なお、ここでの水平ＤＣＴ係数０［１０：０］の記述はハードウエア記述言語の“Ｖｅｒｉｌｏｇ”での表記方法であり、水平ＤＣＴ係数０が０から１０のビットを持つ合計１１ビットであることを表している。
【０１３８】
７９０１は水平ＦＤＣＴ装置であり、水平方向に８画素のＦａｓｔＤＣＴ（離散コサイン変換）処理を行う。図８０は、ＣｈｅｎのＦａｓｔ  ＤＣＴ方式による水平ＤＣＴ処理装置の例を示す。この図８０は、図７３のＣｈｅｎのＦａｓｔ
ＤＣＴ方式をハードウェア化した図である。
【０１３９】
７９０２は量子化装置であり、水平ＦＤＣＴ装置７９０１からのＤＣＴ係数を各周波数帯域に応じて量子化し、８個の水平ＤＣＴ係数のビット長の合計が水平ＤＣＴ係数メモリ７９０５のワード長と同じ長さに調節する。図８１は、量子化装置の詳細な構成を示す。
【０１４０】
７９０３は、フォーマット変換装置であり、量子化装置７９０２からの８個の量子化されたＤＣＴ係数を図８２のように１つのワードのフォーマット（水平ＤＣＴ係数メモリのフォーマット）へ変換し、水平ＤＣＴ係数メモリ７９０５へ転送する。
【０１４１】
７９０４はメモリコントローラであり、水平ＤＣＴ係数メモリ７９０５のアドレスなどを生成し、水平ＤＣＴ係数メモリ７９０５を制御する。
【０１４２】
７９０５は水平ＤＣＴ係数メモリであり、水平ＦＤＣＴ装置７９０１で生成した水平ＤＣＴ係数を７ライン分格納し、７ラインのデータを格納後、フォーマット変換装置７９０６へブロックごと８＊７のＤＣＴ係数を転送する。
【０１４３】
７９０６はフォーマット変換装置であり、水平ＤＣＴ係数メモリ７９０５から水平ＤＣＴ係数を読み込み、図８２のように１つのワードのフォーマット（水平ＤＣＴ係数メモリのフォーマット）から８個の水平ＤＣＴ係数へ変換し、ＭＵＸ７９０７へ転送する。
【０１４４】
７９０７はＭＵＸであり、８ライン目の処理において、対応するブロックの水平ＤＣＴ係数の７ラインまでの水平ＤＣＴ係数を水平ＤＣＴ係数メモリ７９０５から読み込み、８ライン目の水平ＤＣＴ係数を量子化装置７９０２から受けとり、逆量子化装置７９０８へ転送する。
【０１４５】
７９０８は逆量子化装置であり、ＭＵＸ７９０７から受け取った水平ＤＣＴ係数を各周波数帯域に応じて逆量子化し、８＊８転置用記憶装置７９０９へ転送する。図８３は、逆量子化装置の詳細な構成を示す。
【０１４６】
７９０９は８＊８転置用記憶装置であり、逆量子化装置７９０８から逆量子化された水平ＤＣＴ係数を８画素ごと受け取り１時記憶し、全ての（１ブロック分の）水平ＤＣＴ係数がそろった時点で垂直ＦＤＣＴ処理装置７９１０へ垂直方向に８画素ごと転送する。図８４は、水平ＤＣＴ係数格納時の水平方向のフォーマットを示し、図８５は、垂直ＤＣＴ係数出力時の垂直方向のフォーマットを示す。
【０１４７】
７９１０は、垂直ＦＤＣＴ装置であり、垂直方向に８画素のＦａｓｔ  ＤＣＴ（離散コサイン変換）処理を行う。図８６は、図７３のＣｈｅｎのＦａｓｔ  ＤＣＴ方式をハードウェア化した垂直ＤＣＴ処理装置の構成例を示す。
【０１４８】
７９１１は８＊８ＤＣＴ係数記憶装置であり、８＊８の２次元ＤＣＴ処理を行ったＤＣＴ係数を記憶する。
【０１４９】
なお、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても達成されることは言うまでもない。
【０１５０】
【発明の効果】
以上、説明したように、本発明によれば、従来に比べてラインメモリの容量が少なくて済み、ハードウェアコストを削減できる。
【０１５１】
また、画像符号化装置に水平方向にシリアルなデータを入力する機器において、Ｍ−１ラインのメモリのみ使用することにより、絶え間なく符号化することが可能であり、かつ水平ＤＣＴ処理後の量子化処理により、水平ＤＣＴ係数を各周波数帯域ごとに異なる量子化を行い、画質の劣化を生じることなく、水平ＤＣＴ係数のビット長を短くすることにより、水平ＤＣＴ係数メモリのサイズを小さくすることが可能であり、符号化装置と付加するメモリを搭載する画像処理装置のゲート数を削減することが可能となる。
【図面の簡単な説明】
【図１】ＤＣＴを用いたＪＰＥＧ方式の従来の符号化部及び復号部を示す。
【図２】従来の符号化装置の構成を示す。
【図３】本発明の原理を説明する第１の構成例を示す。
【図４】本発明の原理を説明する第２の構成例を示す。
【図５】画像形成装置の制御部の構成を示す。
【図６】符号化処理を説明する図である。
【図７】復号化処理を説明する図である。
【図８】符号化装置の構成を示す。
【図９】画像符号化装置の構成を示す。
【図１０】量子化テーブルを示す。
【図１１】符号化順序を示す。
【図１２】符号フォーマットを示す。
【図１３】本発明の実施例１に係るＤＣＴ処理装置の構成を示す。
【図１４】コサイン係数テーブルで表記した水平ＤＣＴ式を示す。
【図１５】水平１次ＤＣＴ（離散コサイン変換）処理装置の詳細な構成を示す。
【図１６】水平１次ＤＣＴ式を示す。
【図１７】ＣＯＳ係数を示す。
【図１８】水平ＤＣＴメモリの詳細な構成を示す。
【図１９】ＶＤＣＴ０で実行される演算式である。
【図２０】ＶＤＣＴ１で実行される演算式である。
【図２１】ＶＤＣＴ２で実行される演算式である。
【図２２】ＶＤＣＴ３で実行される演算式である。
【図２３】ＶＤＣＴ４で実行される演算式である。
【図２４】ＶＤＣＴ５で実行される演算式である。
【図２５】ＶＤＣＴ６で実行される演算式である。
【図２６】ＶＤＣＴ７で実行される演算式である。
【図２７】ＶＤＣＴ０の詳細な構成を示す。
【図２８】垂直１次ＤＣＴ式を示す。
【図２９】コサイン係数テーブルで表記した垂直ＤＣＴ式を示す。
【図３０】実施例１に係る符号化処理のフローチャートを示す。
【図３１】コサイン係数記憶装置の詳細な構成を示す。
【図３２】レジスタ２７０１（図２７）の詳細な構成を示す。
【図３３】ＤＣＴ処理装置の処理フローチャートを示す。
【図３４】量子化処理装置の構成を示す。
【図３５】量子化装置の詳細な構成を示す。
【図３６】画像符号化装置の符号化のタイミングチャートを示す。
【図３７】画像符号化装置の符号化のタイミングチャートを示す。
【図３８】画像符号化装置の符号化のタイミングチャートを示す。
【図３９】復号化装置５１１の構成を示す。
【図４０】画像復号化装置３９０３の構成を示す。
【図４１】画像復号化装置の処理フローチャートを示す。
【図４２】実施例２に係る符号化装置の構成を示す。
【図４３】ＪＰＥＧ符号化装置４２０１の構成を示す。
【図４４】実施例２に係る符号化処理のフローチャートを示す。
【図４５】エントロピー符号化装置４３０３の構成を示す。
【図４６】ＤＣデータを示す。
【図４７】ＡＣ符号化手順を示す。
【図４８】ＤＣ＆０ＲＵＮ＆ＡＣ生成装置の詳細な構成を示す。
【図４９】ＤＣ値符号化装置の詳細な構成を示す。
【図５０】ＡＣ値符号化装置の詳細な構成を示す。
【図５１】固定長データ生成装置の詳細な構成を示す。
【図５２】“０”判定装置の詳細な構成を示す。
【図５３】０ＲＵＮ生成装置の処理フローチャートを示す。
【図５４】図５３の続きのフローチャートを示す。
【図５５】ＳＳＳＳとＤＣデータの関係を示すテーブルである。
【図５６】ハフマンテーブルを示す。
【図５７】ＳＳＳとＡＣデータの関係を示すテーブルである。
【図５８】ＡＣハフマンテーブルを示す。
【図５９】図５８のテーブルの続きである。
【図６０】図５８のテーブルの続きである。
【図６１】図５８のテーブルの続きである。
【図６２】図５８のテーブルの続きである。
【図６３】ＪＰＥＧ符号化装置の符号化のタイミングチャートを示す。
【図６４】ＪＰＥＧ符号化装置の符号化のタイミングチャートを示す。
【図６５】ＪＰＥＧ符号化装置の符号化のタイミングチャートを示す。
【図６６】復号化装置の構成を示す。
【図６７】ＪＰＥＧ復号化装置の構成を示す。
【図６８】ＪＰＥＧ復号化装置の処理フローチャートを示す。
【図６９】本発明が適用される画像形成装置の機構部の構成例を示す。
【図７０】ＤＣＴ式とＩＤＣＴ式を示す。
【図７１】乗算回数を減らしたＤＣＴ式とＩＤＣＴ式を示す。
【図７２】従来の構成例を示す。
【図７３】ＣｈｅｎのＦａｓｔ  ＤＣＴの構成図を示す。
【図７４】１次元ＤＣＴ処理装置と転置装置を使用し、２次元ＤＣＴを行う従来例を示す。
【図７５】本発明の実施例３に係る符号化処理装置の構成を示す。
【図７６】本発明の実施例３に係るＤＣＴ処理装置の構成を示す。
【図７７】実施例３に係るＤＣＴ処理の動作を説明する図である。
【図７８】詳細なＤＣＴ処理のフローチャートを示す。
【図７９】ＤＣＴ処理装置の詳細な構成を示す。
【図８０】ＣｈｅｎのＦａｓｔ  ＤＣＴ方式による水平ＤＣＴ処理装置の構成例を示す。
【図８１】量子化装置の詳細な構成を示す。
【図８２】水平ＤＣＴ係数メモリのデータフォーマットを示す。
【図８３】逆量子化装置の詳細な構成を示す。
【図８４】８＊８転置用記憶装置の水平方向のフォーマットを示す。
【図８５】８＊８転置用記憶装置の垂直方向のフォーマットを示す。
【図８６】ＣｈｅｎのＦａｓｔ  ＤＣＴ方式による垂直ＤＣＴ処理装置の構成例を示す。
【符号の説明】
３０１、４０１  水平１次元ＤＣＴ装置
３０２、４０２  ラインメモリ
３０３、４０４  垂直１次元ＤＣＴ装置
３０４、４０５  ハフマン符号化部
３０５、４０６  符号化データ格納部
４０３  マルチプレクサ
【図１】
2004166178.tif 000003
【図２】
2004166178.tif 000004
【図３】
2004166178.tif 000005
【図４】
2004166178.tif 000006
【図５】
2004166178.tif 000007
【図６】
2004166178.tif 000008
【図７】
2004166178.tif 000009
【図８】
2004166178.tif 000010
【図９】
2004166178.tif 000011
【図１０】
2004166178.tif 000012
【図１１】
2004166178.tif 000013
【図１２】
2004166178.tif 000014
【図１３】
2004166178.tif 000015
【図１４】
2004166178.tif 000016
【図１５】
2004166178.tif 000017
【図１６】
2004166178.tif 000018
【図１７】
2004166178.tif 000019
【図１８】
2004166178.tif 000020
【図１９】
2004166178.tif 000021
【図２０】
2004166178.tif 000022
【図２１】
2004166178.tif 000023
【図２２】
2004166178.tif 000024
【図２３】
2004166178.tif 000025
【図２４】
2004166178.tif 000026
【図２５】
2004166178.tif 000027
【図２６】
2004166178.tif 000028
【図２７】
2004166178.tif 000029
【図２８】
2004166178.tif 000030
【図２９】
2004166178.tif 000031
【図３０】
2004166178.tif 000032
【図３１】
2004166178.tif 000033
【図３２】
2004166178.tif 000034
【図３３】
2004166178.tif 000035
【図３４】
2004166178.tif 000036
【図３５】
2004166178.tif 000037
【図３６】
2004166178.tif 000038
【図３７】
2004166178.tif 000039
【図３８】
2004166178.tif 000040
【図３９】
2004166178.tif 000041
【図４０】
2004166178.tif 000042
【図４１】
2004166178.tif 000043
【図４２】
2004166178.tif 000044
【図４３】
2004166178.tif 000045
【図４４】
2004166178.tif 000046
【図４５】
2004166178.tif 000047
【図４６】
2004166178.tif 000048
【図４７】
2004166178.tif 000049
【図４８】
2004166178.tif 000050
【図４９】
2004166178.tif 000051
【図５０】
2004166178.tif 000052
【図５１】
2004166178.tif 000053
【図５２】
2004166178.tif 000054
【図５３】
2004166178.tif 000055
【図５４】
2004166178.tif 000056
【図５５】
2004166178.tif 000057
【図５６】
2004166178.tif 000058
【図５７】
2004166178.tif 000059
【図５８】
2004166178.tif 000060
【図５９】
2004166178.tif 000061
【図６０】
2004166178.tif 000062
【図６１】
2004166178.tif 000063
【図６２】
2004166178.tif 000064
【図６３】
2004166178.tif 000065
【図６４】
2004166178.tif 000066
【図６５】
2004166178.tif 000067
【図６６】
2004166178.tif 000068
【図６７】
2004166178.tif 000069
【図６８】
2004166178.tif 000070
【図６９】
2004166178.tif 000071
【図７０】
2004166178.tif 000072
【図７１】
2004166178.tif 000073
【図７２】
2004166178.tif 000074
【図７３】
2004166178.tif 000075
【図７４】
2004166178.tif 000076
【図７５】
2004166178.tif 000077
【図７６】
2004166178.tif 000078
【図７７】
2004166178.tif 000079
【図７８】
2004166178.tif 000080
【図７９】
2004166178.tif 000081
【図８０】
2004166178.tif 000082
【図８１】
2004166178.tif 000083
【図８２】
2004166178.tif 000084
【図８３】
2004166178.tif 000085
【図８４】
2004166178.tif 000086
【図８５】
2004166178.tif 000087
【図８６】
2004166178.tif 000088