(57)【要約】【課題】データ部の書き込み開始位置の変化に対応しながら、データの再生処理動作を確実に行い得るデータ再生装置を提供する。【解決手段】記録媒体の各セクタから同期パターン及び再同期パターンとともに読み取った読み取りデータＤＲをバッファメモリ１３に格納し、該読み取りデータＤＲをバッファメモリ１３から読み出し、誤り訂正処理を施して誤り訂正済データを再生データとして生成する。同期パターンの読み取りに失敗したとき、該同期パターンと前記再同期パターンとの間のデータは、ダミーデータをバッファメモリ１３に格納することなく、誤り訂正処理に基づいて再生される。【選択図】　　　　図１
2004079011.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体の各セクタから同期パターン及び再同期パターンとともに読み取った読み取りデータをバッファメモリに格納し、該読み取りデータをバッファメモリから読み出し、誤り訂正処理を施して誤り訂正済データを再生データとして生成するデータ再生方法であって、
前記同期パターンの読み取りに失敗したとき、該同期パターンと前記再同期パターンとの間のデータは、ダミーデータをバッファメモリに格納することなく、前記誤り訂正処理に基づいて再生されることを特徴とするデータ再生方法。
【請求項２】
前記同期パターンと前記再同期パターンとの間のデータの誤り訂正処理は、前記同期パターンと再同期パターンとの間のデータを００ｈとして誤り量データ及び誤り位置データを演算し、前記誤り位置データに基づいて、誤り位置に該当するデータは誤り量データを誤り訂正済データとし、誤り位置に該当しないデータは００ｈを誤り訂正済データとすることにより、前記同期パターンと再同期パターンとの間のデータの再生を行うことを特徴とする請求項１記載のデータ再生方法。
【請求項３】
前記同期パターンの読み取りに失敗したとき、前記バッファメモリには該同期パターンと前記再同期パターンとの間のデータを格納すべきアドレスへの書き込みを停止し、前記誤り訂正済データを前記同期パターンと再同期パターンとの間のデータを格納すべきアドレスに格納することを特徴とする請求項２記載のデータ再生方法。
【請求項４】
記録媒体の各セクタから同期パターン及び再同期パターンとともに読み取った読み取りデータをバッファメモリに格納し、該読み取りデータをバッファメモリから読み出し、誤り訂正処理を施して誤り訂正済データを再生データとして生成するデータ再生方法であって、
前記同期パターンの読み取りに失敗したとき、該同期パターンと前記再同期パターンとの間のデータに対応するダミーデータを、当該セクタの読み取り終了後にバッファメモリに書き込み、前記誤り訂正処理時に前記ダミーデータに基づいて誤り訂正済データを再生することを特徴とするデータ再生方法。
【請求項５】
前記同期パターンの読み取りに失敗したとき、前記再同期パターンに続いて読み出されるデータをバッファメモリの対応するアドレスに書き込み、当該セクタの読み取り終了後に、前記同期パターンと再同期パターンとの間のデータを格納すべきバッファメモリのアドレスに前記ダミーデータを書き込むことを特徴とする請求項４記載のデータ再生方法。
【請求項６】
記録媒体の各セクタから同期パターン及び再同期パターンとともに読み取った読み取りデータをバッファメモリに転送するデータ転送回路と、
前記バッファメモリに格納された読み取りデータを読み出して、誤り訂正処理を行う誤り訂正処理回路と
を設けたデータ再生装置であって、
前記データ転送回路は、前記同期パターンの読み取りの失敗に基づくシンクミス検出信号に基づいて、前記再同期パターン以降に読み取られたデータのみをバッファメモリに転送し、
前記誤り訂正処理回路は、前記シンクミス検出信号に基づいて、前記同期パターンと再同期パターンとの間のデータを誤り訂正処理に基づいて再生することを特徴とするデータ再生装置。
【請求項７】
記録媒体の各セクタから同期パターン及び再同期パターンとともに読み取った読み取りデータをバッファメモリに転送するデータ転送回路と、
前記バッファメモリに格納された読み取りデータを読み出して、誤り訂正処理を行う誤り訂正処理回路と
を設けたデータ再生装置であって、
前記データ転送回路は、前記同期パターンの読み取りの失敗に基づくシンクミス検出信号に基づいて、当該セクタのデータ読み取り動作の終了後に、前記同期パターンと再同期パターンとの間のデータに対応するダミーデータをバッファメモリに書き込み、
前記誤り訂正処理回路は、前記同期パターンと再同期パターンとの間のデータを、前記ダミーデータを誤り訂正処理することにより再生することを特徴とするデータ再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光ディスクあるいは磁気ディスク等の記録媒体からデータを読み取って再生するデータ再生装置に関するものである。
【０００２】
近年、データを記録する記録媒体では、データ記録密度の高密度化、記録容量の大容量化が進んでいる。また、レーザービームを使用してデータを記録する記録媒体を使用したデータ再生装置では、その記録媒体の耐久性の向上と、安定したデータ再生動作とを両立させることが必要となっている。
【０００３】
【従来の技術】
光ディスクにおけるセクタフォーマットを図４に示す。各セクタはＩＤ部１とデータ部２から構成され、データ部２は同期マークＳＢ１〜ＳＢ３と複数の再同期マークＲＳ１〜ＲＳ３９と、ユーザーデータ部３と、誤り検査符号（ＣＲＣ）格納部（図示しない）及び誤り訂正符号（ＥＣＣ）格納部４とから構成される。
【０００４】
このようなセクタフォーマットで記録された記録媒体からデータを読み出す場合には、データ部２に先立つＩＤ部１の読み取り動作により、セクタのアドレスが確認された後、データ部２の読み取り処理が開始される。
【０００５】
そして、同期マークＳＢ１〜ＳＢ３及び再同期マークＲＳ１〜ＲＳ３９を読み取って同期を取りながら、ユーザーデータ部３に格納されているデータ、誤り検査符号及び誤り訂正符号を読み取り、バッファメモリに格納する。
【０００６】
１つのセクタからのデータ読み取り処理が終了すると、誤り検査符号及び誤り訂正符号に基づいて誤り訂正処理を行うことにより、読み取りデータの再生が行われ、再度バッファメモリに再生データとして格納される。そして、バッファメモリからホストインターフェースを介して再生データが出力される。
【０００７】
このような読み取り動作時において、前記同期マークＳＢ１〜ＳＢ３及び再同期マークＲＳ１〜ＲＳ３９は、検出ウィンドウ設定信号ｗｓ１，ｗｓ２がそれぞれ時間幅Ｔｗ１，Ｔｗ２でＨレベルとなったときにそれぞれ検出可能である。
【０００８】
検出ウィンドウ設定信号ｗｓ１がＨレベルとなる範囲で同期マークＳＢ１〜ＳＢ３を検出不能であった場合には、同期マークＳＢ１〜ＳＢ３と再同期マークＲＳ１との間に記録されているデータＤ１〜Ｄ１５が読み取り不能であるため、シンクミス検出信号ＳＭＳが立上げられる。
【０００９】
そして、検出ウィンドウ設定信号ｗｓ２がＨレベルとなるまでに、読み取り不能であるデータＤ１〜Ｄ１５に代えて「００ｈ」のダミーデータがバッファメモリに書き込まれる。
【００１０】
次いで、検出ウィンドウ設定信号ｗｓ２がＨレベルとなる範囲で再同期マークＲＳ１が読み取られると、再同期マーク検出信号ＲＳＳが生成される。そして、その再同期マーク検出信号ＲＳＳに基づいてデータ読み取り動作が開始され、それ以降のユーザーデータ部３に格納されているデータＤ１６〜Ｄ５１２が読み取られて、バッファメモリに書き込まれる。
【００１１】
そして、「００ｈ」のダミーデータとしてバッファメモリに書き込まれたデータＤ１〜Ｄ１５は、当該セクタの読み取り動作の終了後に、誤り訂正処理により復元され、バッファメモリに書き戻される。
【００１２】
上記のようなデータ再生処理を行うデータ再生装置の信号処理部を図５に示す。
ＭＰＵインターフェースユニット５、内部プロセッサ６、ディスクインターフェース７、ホストインターフェース８、誤り訂正演算ユニット９、データ転送制御回路１０は、内部制御バス１１を介して相互に信号転送を行う。
【００１３】
ＭＰＵインターフェースユニット５は、システム制御装置（図示しない）のＭＰＵとの間で制御信号の相互転送を行う。内部プロセッサ６は、プログラムＲＯＭ６ａに格納されたファームウェアに従って信号処理部全体を制御する。
【００１４】
ディスクインターフェース７は、データの再生動作時にはドライブヘッド（図示しない）から読み取りデータＤＲが入力される。そして、ディスクインターフェース７は記録媒体上の各セクタから図４に示すＩＤ部１を読み取り、目的のセクタであるか否かを判別する。
【００１５】
目的のセクタである場合には、データ部２の同期パターンＳＢ１〜ＳＢ３及び再同期パターンＲＳ１〜ＲＳ３９の読み取りに基づいて、ユーザーデータ部３に書き込まれているデータを読み取り、スピードマッチングバッファ１２及び前記誤り訂正演算ユニット９に出力する。
【００１６】
また、ディスクインターフェース７は同期パターンＳＢ１〜ＳＢ３の読み取りに失敗すると、データ転送制御回路１０にシンクミス検出信号ＳＭＳを出力し、次に再同期パターンＲＳ１を検出するまで、スピードマッチングバッファ１２に対しデータの出力を停止する。
【００１７】
記録媒体へのデータの書き込み動作時には、ディスクインターフェース７はドライブヘッドに書き込みデータＤｗを出力する。
前記スピードマッチングバッファ１２はＦＩＦＯメモリで構成され、データ再生動作時には、ディスクインターフェース７から入力されたデータを１バイトずつデータ転送制御回路１０に出力する。
【００１８】
また、書き込み動作時にはデータ転送制御回路１０から出力された書き込みデータをディスクインターフェース７に出力する。
前記データ転送制御回路１０は、データ再生動作時にはスピードマッチングバッファ１２から出力されるデータをバッファメモリ１３に順次格納する。また、シンクミス検出信号ＳＭＳが入力されたときは、同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間のユーザーデータに対し、ダミーデータを生成してバッファメモリ１３に格納する。
【００１９】
誤り訂正演算ユニット９は、データの再生動作時に前記ディスクインターフェース７から読み取りデータＤＲが入力される。そして、１セクタ分のユーザーデータと誤り検査符号及び誤り訂正符号が入力されると、誤り位置データＥＰと誤り量データＥＱとを演算して、データ転送制御回路１０に出力する。
【００２０】
この誤り訂正演算処理は公知の演算処理であって、例えば特開平８−１３７６２４号にも開示されている。
データ転送制御回路１０は、バッファメモリ１３に格納されている１セクタずつの読み取りデータを読み取り、誤り位置データＥＰと誤り量データＥＱとに基づいて誤り訂正処理を行って再生データを生成し、再度バッファメモリ１３に格納する。
【００２１】
そして、バッファメモリ１３に格納された再生データは、データ転送制御回路１０及びホストインターフェース８を介して外部上位装置に出力される。
前記データ転送制御回路１０は、誤り訂正処理回路１４と、データ転送回路１５と、メモリコントローラ１６とを備える。
【００２２】
誤り訂正処理回路１４は、ＥＯＲ回路１７と、レジスタ１８とで構成される。レジスタ１８は、各セクタのデータ読み取り動作の終了後に誤り訂正演算ユニット９から出力される誤り位置データＥＰを、アドレス信号ＡＤＲ１としてメモリコントローラ１６を介してバッファメモリ１３に順次出力する。
【００２３】
前記ＥＯＲ回路１７には、前記アドレス信号ＡＤＲ１に基づいてバッファメモリ１３から読み出されたデータＤＴｉと、誤り訂正演算ユニット９から出力される誤り量データＥＱとが入力される。そして、データＤＴｉと誤り量データＥＱとのＥＯＲ論理データＤＴｏが誤り訂正済データとしてバッファメモリ１３の当該アドレスに書き戻される。
【００２４】
前記データ転送回路１５の構成を説明すると、シーケンサ１９はディスクインターフェース７から出力される読み取り位置情報に基づいて、第二のセレクタ２０に制御信号ＳＧ２を出力するとともに、前記シンクミス検出信号ＳＭＳとに基づいて、カウンタ２１にカウント信号ＣＴを出力する。
【００２５】
カウンタ２１は、カウント信号ＣＴのカウント動作時にカウント信号ＳＧ１をダミーデータ生成回路２２及び第一のセレクタ２３に出力する。
前記第一のセレクタ２３には、ダミーデータ生成回路２２からダミーデータＤｄすなわち「００ｈ」が入力されるとともに、前記スピードマッチングバッファ１２から読み取りデータＤＲが入力される。
【００２６】
そして、第一のセレクタ２３は前記カウント信号ＳＧ１が入力されているとき、ダミーデータＤｄを選択して出力し、カウント信号ＳＧ１が入力されないとき、読み取りデータＤＲを選択して出力する。
【００２７】
第一のアドレス保持部２４は、内部プロセッサ６から入力されるアドレスを保持して前記第二のセレクタ２０に出力する。そのアドレスは、前記バッファメモリ１３上において、前記データ部２の同期パターンＳＢ１〜ＳＢ３の直後に格納されているデータＤ１を格納するためのアドレスである。
【００２８】
前記第二のセレクタ２０の出力信号は、レジスタ２５及びメモリコントローラ１６を介してバッファメモリ１３にアドレス信号ＡＤＲ２として出力される。このアドレス信号ＡＤＲ２は、読み取りデータＤＲあるいはダミーデータＤｄをバッファメモリ１３に書き込むためのアドレスである。
【００２９】
また、前記レジスタ２５から出力されるアドレス信号ＡＤＲ２は加算器２６に入力される。加算器２６はアドレス信号ＡＤＲ２のアドレス値に「１」を加算して、第二のセレクタ２０に出力する。
【００３０】
第二のセレクタ２０は、図２に示すように、シンクミス検出信号ＳＭＳに基づく前記制御信号ＳＧ２により、最初は第一のアドレス保持部２４の出力信号Ｓ１を選択し、その後は加算器２６の出力信号Ｓ２を選択して出力する。
【００３１】
このように構成された誤り訂正処理回路１４及びデータ転送回路１５により、上記のような動作が行われる。すなわち、データ部２の読み取り動作時に同期パターンＳＢ１〜ＳＢ３が正常に読み取られた場合には、第一のアドレス保持部２４に設定されたアドレスを先頭アドレスとして、読み取りデータＤＲがバッファメモリ１３に順次書き込まれる。
【００３２】
また、シンクミス検出信号ＳＭＳが入力された場合には、第一のアドレス保持部２４に設定されたアドレスを先頭アドレスとしてダミーデータＤｄがバッファメモリ１３に順次書き込まれる。
【００３３】
次いで、再同期パターンＲＳ１が読み取られると、続いて読み取られる読み取りデータＤＲがバッファメモリ１３に順次書き込まれる。
１セクタの読み取りが終了すると、誤り訂正演算ユニット９から出力される誤り位置データＥＰに基づいてバッファメモリから読み出される読み取りデータに対し、誤り訂正処理回路１４で誤り訂正処理が行われ、誤り訂正済データが再度バッファメモリ１３に書き戻される。
【００３４】
【発明が解決しようとする課題】
近年、レーザーにより記録媒体に書き込み処理動作を行うデータ記録再生装置では、記録媒体への度重なる書き込み処理による記録媒体の疲労を防止するために、データ部２における書き込み開始位置をランダムに変化させる構成が採用されている。
【００３５】
このような構成では、同期マークＳＢ１〜ＳＢ３及び再同期マークＲＳ１〜ＲＳ３９の書き込み位置がランダムに変化するため、検出ウィンドウ設定信号ｗｓ１，ｗｓ２の時間幅Ｔｗ１，Ｔｗ２を長くしないと、同期マークＳＢ１〜ＳＢ３及び再同期マークＲＳ１〜ＲＳ３９を読み取れなくなる。
【００３６】
従って、検出ウィンドウ設定信号ｗｓ１，ｗｓ２が互いにするオーバーラップする状態まで、その時間幅Ｔｗ１，Ｔｗ２を長くすることが望ましい。
ところが、検出ウィンドウ設定信号ｗｓ１が立ち下がってから検出ウィンドウ設定信号ｗｓ２が立ち上がるまでに、バッファメモリへのダミーデータの書き込みを終了する必要があるため、検出ウィンドウ設定信号ｗｓ１，ｗｓ２の時間幅Ｔｗ１，Ｔｗ２を十分に長く設定することはできない。
【００３７】
従って、データ部２の書き込み開始位置の変化に十分対応することができないという問題点がある。
この発明の目的は、データ部の書き込み開始位置の変化に対応しながら、データの再生処理動作を確実に行い得るデータ再生装置を提供することにある。
【００３８】
【課題を解決するための手段】
記録媒体の各セクタから同期パターン及び再同期パターンとともに読み取った読み取りデータをバッファメモリに格納し、該当該セクタの読み取りデータをバッファメモリから読み出し、誤り訂正処理を施して誤り訂正済データを再生データとして生成する。前記同期パターンの読み取りに失敗したとき、該同期パターンと前記再同期パターンとの間のデータは、ダミーデータをバッファメモリに格納することなく、前記誤り訂正処理に基づいて再生する。
【００３９】
また、前記同期パターンの読み取りに失敗したとき、該同期パターンと前記再同期パターンとの間のデータに対応するダミーデータを、当該セクタの読み取り終了後にバッファメモリに書き込み、前記誤り訂正処理時に前記ダミーデータに基づいて誤り訂正済データを生成する。
【００４０】
【発明の実施の形態】
（第一の実施の形態）
図１は、この発明を具体化したデータ記録再生装置の信号処理部を示す。この実施の形態は、前記従来例に対し、データ転送回路３１及び誤り訂正処理回路３２の構成を変更したものであり、その他の構成は、前記従来例と同様である。
【００４１】
データ転送回路３１は、スピードマッチングバッファ１２から出力される読み取りデータＤＲを、メモリコントローラ１６を介してバッファメモリ１３に出力する。
【００４２】
第三のセレクタ３３には、前記第一のアドレス保持部２４の出力信号Ｓ１と、第二のアドレス保持部３４の出力信号Ｓ３と、加算器２６の出力信号Ｓ２が入力される。第一のアドレス保持部２４及び加算器２６は、前記従来例と同様な構成である。
【００４３】
第二のアドレス保持部３４は、再同期パターンＲＳ１に続いて読み出される読み取りデータをバッファメモリ１３に格納するための先頭アドレスが格納されている。
【００４４】
そして、図２に示すように、シンクミス検出信号ＳＭＳがデータ転送制御回路１０に入力され、次いで再同期パターンＲＳ１が読み取られたとき、第三のセレクタ３３は制御信号Ｓ１２に基づいて、第二のアドレス保持部３４の出力信号Ｓ３を選択し、それ以降は加算器２６の出力信号Ｓ２を選択して出力する。
【００４５】
従って、シンクミス検出信号ＳＭＳがデータ転送制御回路１０に入力されたときには、再同期パターンＲＳ１の検出に続いて読み出される読み取りデータＤＲがバッファメモリ１３に順次格納される。
【００４６】
また、同期パターンＳＢ１〜ＳＢ３が正常に読み取られた場合には、第三のセレクタ３３は制御信号Ｓ１２に基づいて、第一のアドレス保持部２４の出力信号Ｓ１を選択し、それ以降は加算器２６の出力信号Ｓ２を選択して出力する。
【００４７】
従って、同期パターンＳＢ１〜ＳＢ３が正常に読み取られた場合には、同期パターンＳＢ１〜ＳＢ３に続いて読み取られる読み取りデータＤ１〜Ｄ１５がバッファメモリ１３に順次格納される。
【００４８】
誤り訂正処理回路３２は、第四〜第六のセレクタ３５〜３７と、ＥＯＲ回路３８と、比較回路３９と、シーケンサ４０と、レジスタ４１とから構成される。
シーケンサ４０には誤り訂正演算ユニット９から誤り位置データＥＰが入力され、その誤り位置データＥＰに基づいて、シーケンサ４０は第四及び第六のセレクタ３５，３７に制御信号Ｓ４を出力する。
【００４９】
また、データ転送制御回路１０にシンクミス検出信号ＳＭＳが入力されると、シーケンサ４０は同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間の読み取りデータＤ１〜Ｄ１５を格納するためのバッファメモリ１３のアドレスを生成して出力信号Ｓ５として第六のセレクタ３７に順次出力する。
【００５０】
前記第六のセレクタ３７には誤り位置データＥＰが入力される。そして、第六のセレクタの出力信号はレジスタ４１を介して前記シーケンサ４０に出力されるとともに、さらにメモリコントローラ１６を介してバッファメモリ１３にアドレス信号ＡＤＲ３として出力される。
【００５１】
第六のセレクタ３７は、シンクミス検出信号ＳＭＳがデータ転送制御回路１０に入力されている状態では、制御信号Ｓ４に基づいて前記出力信号Ｓ５を選択して出力し、シンクミス検出信号ＳＭＳが入力されていないとき、誤り位置データＥＰを選択して出力する。
【００５２】
前記レジスタ４１の出力信号は、前記比較回路３９に入力され、その比較回路３９には前記誤り位置データＥＰが入力される。そして、比較回路３９はレジスタ４１の出力信号と誤り位置データＥＰとの比較に基づいて、制御信号Ｓ６を第五のセレクタ３６に出力する。
【００５３】
前記第四のセレクタ３５には、前記バッファメモリ１３から読み出される読み出しデータＤＴｉと、誤り訂正処理回路３２内で生成される「００ｈ」のデータが入力される。
【００５４】
第四のセレクタ３５は制御信号Ｓ４に基づいて、シーケンサ４０が同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間の読み取りデータを格納するためのバッファメモリ１３のアドレス値である出力信号Ｓ５を出力している間、「００ｈ」のデータを選択する。また、それ以外の場合は読み出しデータＤＴｉを選択して前記ＥＯＲ回路３８に出力する。
【００５５】
前記ＥＯＲ回路３８には、前記誤り訂正演算ユニット９から誤り量データＥＱが入力される。そして、第四のセレクタ３５の出力信号と、誤り量データＥＱとのＥＯＲ論理を前記第五のセレクタ３６に出力する。
【００５６】
前記第五のセレクタ３６には、誤り訂正処理回路３２内で生成される「００ｈ」のデータが入力される。そして、第五のセレクタ３６は以下の３つの条件をすべて満たすとき、「００ｈ」のデータを選択し、それ以外の場合はＥＯＲ回路３８の出力信号を選択して、バッファメモリ１３に出力する。
（１）レジスタ４１から出力されるアドレス値がＤ１〜Ｄ１５を格納するアドレスに一致するとき。
（２）レジスタ４１から出力されるアドレス値と誤り位置データＥＰが一致しないとき。
（３）同期パターンＳＢ１〜ＳＢ３の読み取りに失敗したとき。
【００５７】
このように構成されたデータ転送回路３１及び誤り訂正処理回路３２の動作を説明する。
記録媒体から読み取りデータＤＲを読み取って、バッファメモリ１３に格納する際、同期パターンＳＢ１〜ＳＢ３の読み取りに失敗してシンクミス検出信号ＳＭＳがデータ転送制御回路１０に入力され、次いで再同期パターンＲＳ１が読み取られる場合を説明する。
【００５８】
図２に示すように、データ転送回路３１では第三のセレクタ３３により、まず第二のアドレス保持部３４に保持されているアドレス値が選択されてバッファメモリ１３に出力され、次いで加算器２６の出力信号Ｓ２が選択されて、バッファメモリ１３に出力される。
【００５９】
このような動作により、シンクミス検出信号ＳＭＳが入力されてもバッファメモリ１３へのダミーデータの書き込みは行われず、再同期パターンＲＳ１に続いて読み出される読み取りデータＤＲがバッファメモリ１３に順次書き込まれる。
【００６０】
当該セクタの読み取りが終了すると、誤り訂正処理が行われる。誤り訂正演算ユニット９では、読み取ることができなかった同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間のデータＤ１〜Ｄ１５は、すべて「００ｈ」が読み取られたものとして演算を行う。
【００６１】
誤り訂正処理回路３２では、シンクミス検出信号ＳＭＳの入力に基づいて、シーケンサ４０は読み取れなかった同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間のデータＤ１〜Ｄ１５を格納するためのバッファメモリ１３のアドレス値を出力信号Ｓ５として第六のセレクタ３７に順次出力する。
【００６２】
また、第六のセレクタ３７は制御信号Ｓ４に基づいて出力信号Ｓ５を選択して、レジスタ４１に出力する。従って、バッファメモリ１３では同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間のデータＤ１〜Ｄ１５を格納するためのアドレスが選択される。
【００６３】
第四のセレクタ３５は、制御信号Ｓ４に基づいて、「００ｈ」のデータを選択して、ＥＯＲ回路３８に出力する。
ＥＯＲ回路３８は、誤り訂正演算ユニット９から出力される誤り量データＥＱと「００ｈ」とのＥＯＲ論理を第五のセレクタ３６に出力する。
【００６４】
そして、第五のセレクタ３６は、レジスタ４１から出力されるアドレス値と、誤り位置データＥＰとが一致するとき、制御信号Ｓ６に基づいてＥＯＲ回路３８の出力信号を選択してバッファメモリ１３に出力する。また、レジスタ４１から出力されるアドレス値と、誤り位置データＥＰとが一致しないとき、制御信号Ｓ６に基づいて「００ｈ」のデータを選択して、バッファメモリ１３に出力する。
【００６５】
すなわち、上記のように誤り訂正演算ユニット９では、読み取ることができなかった同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間のデータＤ１〜Ｄ１５は、すべて「００ｈ」が読み取られたものとして演算を行っている。
【００６６】
このことから、誤り位置データＥＰに含まれないアドレスに書き込むべきデータは、「００ｈ」が正しいデータであるので、第五のセレクタ３６で「００ｈ」のデータが選択されて、バッファメモリ１３に書き込まれる。
【００６７】
また、誤り位置データＥＰに含まれるアドレスに書き込むべきデータは、「００ｈ」に対し誤り量データＥＱに相当する分誤っているので、ＥＯＲ回路３８の出力信号をそのままバッファメモリ１３に書き込めばよい。
【００６８】
このような動作により、読み取ることができなかった同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間のデータＤ１〜Ｄ１５の誤り訂正処理が行われ、バッファメモリ１３に書き込まれる。
【００６９】
同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間のデータの誤り訂正処理が終了すると、シーケンサ４０から出力される制御信号Ｓ４に基づいて、第六のセレクタ３７は誤り位置データＥＰを選択して、レジスタ４１に出力する。
【００７０】
また、第四のセレクタ３５はバッファメモリ１３から読み出される読み出しデータＤｔｉを選択して、ＥＯＲ回路３８に出力する。このような動作により、誤り位置データＥＰに対応するアドレスに書き込まれているデータがバッファメモリ１３から読み出され、ＥＯＲ回路３８に出力される。
【００７１】
第五のセレクタ３６では、誤り位置データＥＰに基づく制御信号Ｓ６によりＥＯＲ回路３８の出力信号が選択されて、バッファメモリ１３に書き戻される。このような動作により、通常の誤り訂正処理が行われる。
【００７２】
上記のように構成されたデータ記録再生装置の信号処理部では、次に示す作用効果を得ることができる。
（１）同期パターンＳＢ１〜ＳＢ３の読み取りに失敗して、シンクミス検出信号ＳＭＳが出力されるとき、再同期パターンＲＳ１が読み取られるまでの間に、バッファメモリ１３へのダミーデータの書き込みを行わない。従って、検出ウィンドウ設定信号ｗｓ１，ｗｓ２の時間幅Ｔｗ１，Ｔｗ２を容易に長く設定することができる。
（２）読み取りに失敗した同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間のデータＤ１〜Ｄ１５は、バッファメモリ１３へのダミーデータの書き込みを行うことなく、当該セクタの読み取り終了後の誤り訂正処理により再生することができる。通常、誤り訂正処理は、次セクタの読み取り動作と平行して行われる。従って、データ読み取り速度を低下させることはない。
（３）検出ウィンドウ設定信号ｗｓ１，ｗｓ２の時間幅Ｔｗ１，Ｔｗ２を容易に長く設定することができるので、データ部２の書き込み開始位置の変化に十分対応することができる。
（第二の実施の形態）
図３は、第二の実施の形態を示す。この実施の形態は、データ転送回路４２の構成を除いて、前記従来例と同様である。
【００７３】
データ転送回路４２において、ダミーデータ生成回路２２及び第一のセレクタ２３の構成は前記従来例と同様である。第一のアドレス保持部２４、第二のアドレス保持部３４、加算器２６は前記第一の実施の形態と同様であり、その出力信号Ｓ７〜Ｓ９は第七のセレクタ４３に出力される。第七のセレクタ４３の出力信号はレジスタ２５を介してバッファメモリ１３に出力される。
【００７４】
シーケンサ４４は、ディスクインターフェース７から出力される読み取り位置情報とシンクミス検出信号ＳＭＳとに基づいて、第七のセレクタ４３に制御信号Ｓ１０を出力するとともに、カウンタ４５にカウント信号ＣＴを出力する。
【００７５】
カウンタ４５は、カウント信号ＣＴの入力に基づくカウント動作時に制御信号Ｓ１１をダミーデータ生成回路２２及び第一のセレクタ２３に出力する。
このように構成されたデータ転送回路４２及び誤り訂正処理回路１４の動作を説明する。
【００７６】
記録媒体から読み取りデータＤＲを読み取って、バッファメモリ１３に格納する際、同期パターンＳＢ１〜ＳＢ３の読み取りに失敗してシンクミス検出信号ＳＭＳがデータ転送制御回路１０に入力され、次いで再同期パターンＲＳ１が読み取られる場合を説明する。
【００７７】
図２に示すように、データ転送回路４２では第七のセレクタ４３により、まず第二のアドレス保持部３４に保持されているアドレス値が選択されてバッファメモリ１３に出力され、次いで加算器２６の出力信号Ｓ９が選択されて、バッファメモリ１３に出力される。
【００７８】
また、第一のセレクタ２３では制御信号Ｓ１１が入力されていないので、スピードマッチングバッファ１２の出力信号が選択されて、バッファメモリ１３に出力される。
【００７９】
このような動作により、シンクミス検出信号ＳＭＳが入力されてもバッファメモリ１３へのダミーデータの書き込みが直ちに行われることはなく、再同期パターンＲＳ１に続いて読み出される読み取りデータＤＲがバッファメモリ１３に順次書き込まれる。
【００８０】
当該セクタの読み取りが終了すると、シーケンサ４４から出力される制御信号Ｓ１０に基づいて、第七のセレクタ４３は第一のアドレス保持部２４の出力信号Ｓ７を選択して出力し、その後は加算器２６の出力信号Ｓ９を選択して出力する。
【００８１】
また、シーケンサ４４からカウンタ４５に出力されるカウント信号ＣＴに基づいてカウンタ４５がカウント動作を開始し、ダミーデータ生成回路２２及び第一のセレクタ２３に制御信号Ｓ１１が出力される。
【００８２】
すると、ダミーデータ生成回路２２はダミーデータＤｄを生成して第一のセレクタ２３に出力するとともに、第一のセレクタ２３はそのダミーデータＤｄを選択してバッファメモリ１３に出力する。
【００８３】
このような動作により、バッファメモリ１３において同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間のデータＤ１〜Ｄ１５を格納すべきアドレスに、ダミーデータＤｄが順次書き込まれる。
【００８４】
そして、同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間のデータ量に等しい量のダミーデータＤｄが書き込まれると、カウンタ４５からの制御信号Ｓ１１の出力が停止され、ダミーデータＤｄの書き込み動作が終了する。
【００８５】
この後、誤り訂正演算ユニット９及び誤り訂正処理回路１４の動作により、前記従来例と同様な誤り訂正処理が行われる。
同期パターンＳＢ１〜ＳＢ３が正常に読み取られた場合には、制御信号Ｓ１０により第七のセレクタ４３で第一のアドレス保持部２４の出力信号Ｓ７が選択されて、バッファメモリ１３に出力され、その後は加算器２６の出力信号Ｓ９が選択されてバッファメモリ１３に出力される。
【００８６】
第一のセレクタ２３では、スピードマッチングバッファ１２から出力される読み取りデータＤＲを選択して、バッファメモリ１３に出力する。
このような動作により、バッファメモリ１３の所定のアドレスに読み取りデータＤＲが順次書き込まれる。そして、当該セクタの読み取り動作が終了した後は、誤り訂正演算ユニット９及び誤り訂正処理回路１４により、バッファメモリ１３に格納されている読み取りデータＤＲの誤り訂正処理が行われる。
【００８７】
上記のように構成されたデータ記録再生装置の信号処理部では、次に示す作用効果を得ることができる。
（１）同期パターンＳＢ１〜ＳＢ３の読み取りに失敗して、シンクミス検出信号ＳＭＳが出力されるとき、再同期パターンＲＳ１が読み取られるまでの間に、バッファメモリ１３へのダミーデータＤｄの書き込みを行わない。従って、検出ウィンドウ設定信号ｗｓ１，ｗｓ２の時間幅Ｔｗ１，Ｔｗ２を容易に長く設定することができる。
（２）読み取りに失敗した同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間のデータＤ１〜Ｄ１５は、当該セクタの読み取り終了後にバッファメモリ１３にダミーデータＤｄとして書き込みを行う。このダミーデータＤｄの書き込みは、データ量が少ないので、次セクタの読み取り動作の開始までに確実に終了することができる。そして、当該セクタの読み取り終了後の誤り訂正処理により再生することができる。従って、データ読み取り速度を低下させることはない。
（３）検出ウィンドウ設定信号ｗｓ１，ｗｓ２の時間幅Ｔｗ１，Ｔｗ２を容易に長く設定することができるので、データ部２の書き込み開始位置の変化に十分対応することができる。
【００８８】
上記実施の形態は、次に示すように変更することもできる。
・前記各実施の形態において、データ転送回路あるいは誤り訂正処理回路におけるアドレス生成部は、内部プロセッサの動作に基づくファームウェアで生成する構成としてもよい。
【００８９】
【発明の効果】
以上詳述したように、データ部の書き込み開始位置の変化に対応しながら、データの再生処理動作を確実に行い得るデータ再生装置を提供することができる。
【図面の簡単な説明】
【図１】第一の実施の形態を示すブロック図である。
【図２】セレクタの動作を示す説明図である。
【図３】第二の実施の形態を示すブロック図である。
【図４】従来例の動作を示す説明図である。
【図５】従来例を示すブロック図である。
【符号の説明】
１３　　　　　バッファメモリ
ＳＢ１〜ＳＢ３　　　　　　　　同期パターン
ＲＳ１　　　　　　　　　　　　再同期パターン
ＤＲ　　　　　　　　　　　　読み取りデータ
【図１】
2004079011.tif 000003
【図２】
2004079011.tif 000004
【図３】
2004079011.tif 000005
【図４】
2004079011.tif 000006
【図５】
2004079011.tif 000007