(57)【要約】【課題】本発明はＤＲＡＭに備えられるトランジスタのチャネルインプラント工程を誤整列なしで自己整列的に実施してリフラッシュ特性を向上させることができる半導体素子の製造方法に関するものである。【解決手段】半導体基板５１上部に活性領域６７、６９を規制する素子分離膜５９を形成する工程において、突出した素子分離膜５９をマスクとして自己整列的な傾斜イオン注入工程を利用したチャネルインプラント工程を遂行することにより、素子分離膜５９に隣接した活性領域６９の不純物濃度を前記素子分離膜５９に隣接した活性領域６９の間の活性領域６７の不純物濃度より低くでき、チャネルインプラントマスクの誤整列による素子特性の劣化を防止できる。【選択図】図８
2004274031.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上部に活性領域を規制する素子分離膜を形成するにあたって、
前記素子分離膜は前記活性領域上部に突出するように形成する工程と、
前記活性領域上部にバッファ酸化膜を形成する工程と、
前記素子分離膜をマスクとして傾斜イオン注入工程を二つの方向に実施して前記活性領域に不純物を注入するが、前記素子分離膜に隣接した活性領域部分の不純物濃度が、前記素子分離膜に隣接した活性領域間の活性領域部分の不純物濃度の半分になるように実施する工程と、
前記バッファ酸化膜を除去する工程と、
ゲート電極マスクを利用した写真エッチング工程で活性領域上部にゲート酸化膜及びゲート電極の積層構造を形成する工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記素子分離膜は、前記活性領域上部に３０〜２００ｎｍ突出することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記素子分離膜を形成する段階は、
(ａ) 前記半導体基板上部にパッド酸化膜とパッド窒化膜を順次に形成する工程と、
(ｂ) 前記パッド窒化膜、パッド酸化膜及び所定の厚さの半導体基板をエッチングしてトレンチを形成する工程と、
(ｃ) 前記トレンチを埋め込む平坦化した素子分離膜を形成する工程と、
(ｄ) 前記パッド窒化膜及びパッド酸化膜を除去する工程と、
を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記パッド酸化膜の厚さは３〜２０ｎｍであることを特徴とする請求項３に記載の半導体素子製造方法。
【請求項５】
前記パッド窒化膜の厚さは３０〜２００ｎｍであることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項６】
前記トレンチの深さは１００〜４００ｎｍであることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項７】
前記 (ｄ) 段階は、湿式エッチング工程を含むことを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項８】
前記素子分離膜を形成する工程は、(ｄ) 段階を遂行する前にNウェルマスクを利用したインプラント工程で前記半導体基板にNウェルを形成する工程と、
Ｐウェルマスクを利用したインプラント工程で前記Nウェル内にＰウェルを形成する工程と
を更に含むことを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項９】
前記Nウェルを形成する工程は、５００ＫｅＶ〜４ＭｅＶのエネルギーでN型不純物をイオン注入することを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記Ｐウェルを形成する工程は、５ＫｅＶ〜４ＭｅＶのエネルギーで P型不純物を１回以上イオン注入することを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１１】
前記バッファ酸化膜の厚さは３〜２０ｎｍであることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１２】
前記バッファ酸化膜を除去する工程は、前記バッファ酸化膜を除去する前に
(ａ) 全体表面上部に窒化膜を所定の厚さで形成する工程と、
(ｂ) 前記窒化膜上部に犠牲酸化膜を形成する工程と、
(ｃ) 前記犠牲酸化膜を平坦化エッチングして前記素子分離膜上部の窒化膜を露出させる工程と、
(ｄ) 前記犠牲酸化膜及び露出した窒化膜を除去する工程と、
を更に含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１３】
前記窒化膜の厚さは３〜１００ｎｍであることを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１４】
前記犠牲酸化膜の厚さは５０〜５００ｎｍであることを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１５】
前記傾斜イオン注入工程は、前記素子分離膜の垂直な側壁と５〜８０゜の傾斜角、５〜１００ＫｅＶのエネルギー及び１．０ｅ１２〜１．０ｅ１４/ｃｍ2のドーズ量で実施する
ことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１６】
ゲート酸化膜及びゲート電極の積層構造を形成する工程は、
前記活性領域上部に酸化膜を形成する工程と、
全体表面上部にゲート電極用ポリシリコン層、ゲート電極用障壁層、ゲート電極用金属層及びハードマスク層の積層構造を形成する工程と、
前記積層構造及び前記酸化膜をパターニングしてゲート酸化膜及びゲート電極を形成する工程と、
を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１７】
ゲート酸化膜及びゲート電極の積層構造を形成する工程は、
前記活性領域上部に酸化膜を形成する工程と、
全体表面上部にゲート電極用ポリシリコン層を形成する工程と、
前記ゲート電極用ポリシリコン層を平坦化エッチングして前記素子分離膜を露出させる工程と、
全体表面上部にゲート電極用障壁層、ゲート電極用金属層及びハードマスク層の積層構造を形成する工程と、
前記積層構造、ゲート電極用ポリシリコン層及び酸化膜をパターニングしてゲート酸化膜及びゲート電極を形成する工程と、
を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１８】
前記ゲート電極用ポリシリコン膜の厚さは１００〜４００ｎｍであることを特徴とする請求項１７に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関するもので、特にＤＲＡＭに備えられるトランジスタのチャネルインプラント工程を、誤整列なしに自己整列的に実施して前記ＤＲＡＭのリフラッシュ特性を向上させる半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
従来のＤＲＡＭ製造方法では、セルトランジスタのパンチスルー(punch through) 特性とデータ遅延(data retention) 特性を最適化させるために、セルトランジスタチャネルインプラントマスクを使ってビットラインコンタクト領域とセルトランジスタのチャネル領域にのみインプラントを施した。
図１２〜図１６は、従来技術による半導体素子の製造方法を示す断面図であって、チャネルインプラント工程を図示したものである。
図１２に示すように、シリコンに形成される半導体基板１１上部にパッド酸化膜１３を形成し、その上部にパッド窒化膜１５を積層する。
素子分離マスク(図示省略)を利用した写真エッチング工程でパッド窒化膜１５、パッド酸化膜１３及び所定の厚さの半導体基板１１をエッチングしてトレンチ１７を形成する。
【０００３】
図１３に示すように、トレンチ１７を埋め込む素子分離膜１９を形成する。 素子分離膜１９は全体表面上部にトレンチ１７を埋め込む素子分離用酸化膜（図示省略）を形成した後、前記酸化膜を平坦化エッチング及び湿式エッチングして形成したものである。
図１４に示すように、パッド窒化膜15を除去する。この時、パッド窒化膜１５の除去工程は燐酸溶液を使って実施する。この時、素子分離膜１９の上部が所定の厚さでエッチングされる。
Nウェルマスク（図示省略）を利用したインプラント工程で深いNウェル２１を形成した後、Ｐウェルマスク(図示省略)を利用したインプラント工程で深いNウェル２１上の半導体基板１１にＰウェル２３を形成する。
【０００４】
図１５に示すように、パッド酸化膜１３を除去し、露出した半導体基板１１の表面にバッファ酸化膜である第２酸化膜２５を形成する。次に、半導体基板１１上部に感光膜パターン２９を形成する。感光膜パターン２９はチャネルインプラントマスク（図示省略）を利用した露光及び現象工程を利用してビットラインコンタクト領域であるA領域とチャネル領域であるＢ領域を露出させるように形成する。 ビットラインコンタクト領域 Aの両側にチャネル領域であるＢ領域が位置し、各領域は工程の最小線幅である１Ｆのサイズを持つ。
【０００５】
また、チャネル領域であるＢ領域の両側に１Ｆのサイズを持つ格納電極コンタクト領域であるＣ領域が位置している。即ち、素子分離膜１９の間の活性領域はＡ領域が中央に位置し、その両側にＢ領域とＣ領域が順次それぞれ１Ｆのサイズで形成される。
ここで、図１５に点線で示すように、感光膜パターン２９が誤整列される場合には、誤整列された感光膜パターン２９をマスクとしてイオン注入工程を実施すると、A、B及びＣ領域の不純物濃度は予定された濃度と異なるようになる。このような差は素子の特性を劣化させる。
【０００６】
例えば、一部だけ露出するチャネル領域は、予定より少ない量の不純物が注入されてしきい電圧(Vｔ)が減少し、これはショートチャネル効果を発生させる。また、格納電極コンタクト領域に不純物が注入されれば不純物が注入されない反対側の格納電極コンタクト領域より高い不純物濃度を持つようになり電場が増加し、これは接合漏洩電流を増加させてデータ遅延特性を悪化させる。
図１６に示すように、感光膜パターン２９を除去し酸化膜２５を除去する。
半導体基板１１表面にゲート酸化膜３１を形成し、その上部にゲート電極用ポリシリコン膜３３、ＷＮ障壁層３５、ゲート電極用W層３７及びハードマスク層３９からなる制御積層構造を形成する。
【０００７】
次に、ゲート電極マスク（図示省略）を利用した写真エッチング工程で前記積層構造をエッチングしてゲート電極を形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前記したように、従来技術による半導体素子の製造方法は、チャネルインプラント工程時にマスクの誤整列によって発生する活性領域の不純物濃度変化によってショートチャネル効果が発生し、遅延特性が悪化して素子の特性及び信頼性が低下するという問題点がある。
【０００９】
本発明は、前記した従来技術の問題点を解決するために、突出素子分離膜をマスクとして自己整列的な傾斜イオン注入工程を利用したチャネルインプラント工程を遂行し、素子分離膜に隣接した活性領域の不純物濃度を前記素子分離膜に隣接した活性領域間の活性領域の不純物濃度より低くすることでマスクの誤整列による素子特性の劣化を防止する半導体素子製造方法を提供することをその目的とする。
【課題を解決するための手段】
【００１０】
以上の目的を果たすため、請求項１記載の発明に係る半導体素子の製造方法は、半導体基板上部に活性領域を規制する素子分離膜を形成するにあたって、
前記素子分離膜は前記活性領域上部に突出するように形成する工程と、前記活性領域上部にバッファ酸化膜を形成する工程と、前記素子分離膜をマスクとして傾斜イオン注入工程を二つの方向に実施して前記活性領域に不純物を注入するが、前記素子分離膜に隣接した活性領域部分の不純物濃度が、前記素子分離膜に隣接した活性領域間の活性領域部分の不純物濃度の半分になるように実施する段階と、
前記バッファ酸化膜を除去する工程と、
ゲート電極マスクを利用した写真エッチング工程で活性領域上部にゲート酸化膜及びゲート電極の積層構造を形成する工程と、
を含むことを特徴とする。
【００１１】
請求項２記載の発明は、請求項１に記載の半導体素子の製造方法において、前記素子分離膜は、前記活性領域上部に３０〜２００ｎｍ突出することを特徴とする。
【００１２】
請求項３記載の発明は、請求項１に記載の半導体素子の製造方法において、前記素子分離膜を形成する工程は、
(ａ) 前記半導体基板上部にパッド酸化膜とパッド窒化膜を順次形成する工程と、
(ｂ) 前記パッド窒化膜、パッド酸化膜及び所定の厚さの半導体基板をエッチングしてトレンチを形成する工程と、
(ｃ) 前記トレンチを埋め込む平坦化した素子分離膜を形成する工程と、
(ｄ) 前記パッド窒化膜及びパッド酸化膜を除去する工程と
を含むことを特徴とする。
【００１３】
請求項４記載の発明は、請求項３に記載の半導体素子の製造方法において、前記パッド酸化膜の厚さは３〜２０ｎｍであることを特徴とする。
【００１４】
請求項５記載の発明は、請求項３に記載の半導体素子の製造方法において、前記パッド窒化膜の厚さは３０〜２００ｎｍであることを特徴とする。
【００１５】
請求項６記載の発明は、請求項３に記載の半導体素子の製造方法において、前記トレンチの深さは１００〜４００ｎｍであることを特徴とする。
【００１６】
請求項７記載の発明は、請求項３に記載の半導体素子の製造方法において、前記 (ｄ) 工程は、湿式エッチング工程を含むことを特徴とする。
【００１７】
請求項８記載の発明は、請求項３に記載の半導体素子の製造方法において、前記素子分離膜を形成する工程は、(ｄ) 工程を遂行する前にNウェルマスクを利用したインプラント工程で前記半導体基板にNウェルを形成する工程と、
Ｐウェルマスクを利用したインプラント工程で前記Nウェル内にＰウェルを形成する工程と、
を更に含むことを特徴とする。
【００１８】
請求項９記載の発明は、請求項８に記載の半導体素子の製造方法において、前記Nウェルを形成する工程は、５００ＫｅＶ〜４ＭｅＶのエネルギーでN型不純物をイオン注入することを特徴とする。
【００１９】
請求項１０記載の発明は、請求項８に記載の半導体素子の製造方法において、前記Ｐウェルを形成する工程は、５ＫｅＶ〜４ＭｅＶのエネルギーで P型不純物を１回以上イオン注入することを特徴とする。
【００２０】
請求項１１記載の発明は、請求項１に記載の半導体素子の製造方法前記バッファ酸化膜の厚さは３〜２０ｎｍであることを特徴とする。
【００２１】
請求項１２記載の発明は、請求項１に記載の半導体素子の製造方法において、前記バッファ酸化膜を除去する段階は、前記バッファ酸化膜を除去する前に
(ａ) 全体表面上部に窒化膜を所定の厚さで形成する工程と、
(ｂ) 前記窒化膜上部に犠牲酸化膜を形成する工程と、
(ｃ) 前記犠牲酸化膜を平坦化エッチングして前記素子分離膜上部の窒化膜を露出させる工程と、
(ｄ) 前記犠牲酸化膜及び露出した窒化膜を除去する工程と、
を更に含むことを特徴とする。
【００２２】
請求項１３記載の発明は、請求項１２に記載の半導体素子の製造方法において前記窒化膜の厚さは３〜１００ｎｍであることを特徴とする。
【００２３】
請求項１４記載の発明は、請求項１２に記載の半導体素子の製造方法において、前記犠牲酸化膜の厚さは５０〜５００ｎｍであることを特徴とする。
【００２４】
請求項１５記載の発明は、請求項１に記載の半導体素子の製造方法において、前記傾斜イオン注入工程は、前記素子分離膜の垂直な側壁と５〜８０゜の傾斜角、５〜１００ＫｅＶのエネルギー及び１．０ｅ１２〜１．０ｅ１４/ｃｍ2のドーズ量で実施することを特徴
とする。
【００２５】
請求項１６記載の発明は、請求項１に記載の半導体素子の製造方法において、ゲート酸化膜及びゲート電極の積層構造を形成する工程は、
前記活性領域上部に酸化膜を形成する工程と、
全体表面上部にゲート電極用ポリシリコン層、ゲート電極用障壁層、ゲート電極用金属層及びハードマスク層の積層構造を形成する工程、
前記積層構造及び前記酸化膜をパターニングしてゲート酸化膜及びゲート電極を形成する工程と、
を含むことを特徴とする。
【００２６】
請求項１７記載の発明は、請求項１に記載の半導体素子の製造方法において、ゲート酸化膜及びゲート電極の積層構造を形成する工程は、
前記活性領域上部に酸化膜を形成する工程と、
全体表面上部にゲート電極用ポリシリコン層を形成する工程と、
前記ゲート電極用ポリシリコン層を平坦化エッチングして前記素子分離膜を露出させる工程と、
全体表面上部にゲート電極用障壁層、ゲート電極用金属層及びハードマスク層の積層構造を形成する工程と
前記積層構造、ゲート電極用ポリシリコン層及び酸化膜をパターニングしてゲート酸化膜及びゲート電極を形成する工程と、
を含むことを特徴とする。
【００２７】
請求項１８記載の発明は、請求項１７に記載の半導体素子の製造方法において、前記ゲート電極用ポリシリコン膜の厚さは１００〜４００ｎｍであることを特徴とする。
【発明の効果】
【００２８】
本発明による半導体素子の製造方法によると、突出した素子分離膜をマスクとして自己整列的な傾斜イオン注入工程を利用したチャネルインプラント工程を遂行し、素子分離膜に隣接した活性領域の不純物濃度を前記素子分離膜に隣接した活性領域の間の活性領域の不純物濃度より低くでき、チャネルインプラントマスクの誤整列による素子特性の劣化を防止できる効果がある。
【発明を実施するための最良の形態】
【００２９】
以下、添付された図面を参照して本発明を詳しく説明する。
【００３０】
図１〜図８は、本発明の第1 実施例による半導体素子の製造方法を示した断面図である。
図１に示すように、シリコンウェーハのような半導体基板５１上にパッド酸化膜であるパッド酸化膜５３を、望ましくは３〜２０ｎｍの厚さで形成する。
【００３１】
次にパッド酸化膜５３上部にパッド窒化膜であるパッド窒化膜５５を、望ましくは３０〜２００ｎｍの厚さで形成する。
素子分離マスク（図示省略）を利用した写真エッチング工程でパッド窒化膜５５、パッド酸化膜５３及び所定の厚さの半導体基板５１をエッチングしてトレンチ５７を、望ましくは１００〜４００ｎｍの深さで形成する。
【００３２】
図２に示すように、トレンチ５７を埋め込む素子分離膜５９を形成する。素子分離膜５９は全体表面上部にトレンチ５７を埋め込む素子分離用酸化膜（図示省略）を形成した後、前記酸化膜を平坦化エッチングして形成したものである。 次に、Nウェルマスク（図示省略）を利用したインプラント工程で深いNウェル６１を形成し、Ｐウェルマスク（図示省略）を利用したインプラント工程で深いNウェル６１上の半導体基板５１にＰウェル６３を形成する。 また、半導体基板５１の不純物タイプによって深いＰウェルとNウェルで代わりに形成することもできる。
深いNウェル６１は５００ＫｅＶ〜４ＭｅＶのエネルギーでＮ型不純物をイオン注入して形成することが望ましく、Ｐウェル６３は５ＫｅＶ〜４ＭｅＶのエネルギーでＰ型不純物をイオン注入するが、数回に分けて形成することが望ましい。
【００３３】
図３及び図４に示すように、パッド窒化膜５５及びパッド酸化膜５３を望ましくは湿式エッチング工程を利用して除去する。パッド窒化膜５５及びパッド酸化膜５３が除去されれば素子分離膜５９と半導体基板５１の間には３０ 〜２００ｎｍの段差が発生する。
素子分離膜５９の間の活性領域はビットラインコンタクト領域Ｘ、チャネル領域Ｙ及び格納電極コンタクト領域Zを含む。 ビットラインコンタクト領域 Xの両側にチャネル領域 Yが位置し、チャネル領域Ｙの両側に格納電極コンタクト領域Zが位置している。
【００３４】
次に、半導体基板５１の活性領域上部にバッファ酸化膜６５を望ましくは３〜２０ｎｍの厚さで形成する。
その後、素子分離膜５９をマスクとして前記活性領域に自己整列的な傾斜イオン注入工程を用いたチャネルインプラント工程を実施する。
【００３５】
前記チャネルインプラント工程には、θのチルト角を持つ傾斜イオン注入工程であって、二つの方向で実施する。即ち、図３の点線で表示された矢印方向に傾斜イオン注入する場合、左側の素子分離膜に隣接した活性領域Ｚにはシャドー効果によって左側の素子分離膜５９がマスクとして機能して不純物が注入されず、右側の素子分離膜に隣接した活性領域Ｚと活性領域Ｘ及びＹにだけ不純物が注入される。実線で表示された矢印と共に傾斜イオン注入する場合、右側の素子分離膜に隣接した活性領域Ｚにはシャドー効果によって右側の素子分離膜５９がマスクとして機能して不純物が注入されず、左側の素子分離膜に隣接した活性領域Ｚと活性領域Ｘ及びＹにだけ不純物が注入される。従って、傾斜イオン注入工程を二つの方向で実施すれば、素子分離膜５９に隣接した活性領域Ｚには不純物が1回だけ注入されて残り、活性領域Ｘ及びＹには２回注入される。その結果として、活性領域Ｘ及びＹの不純物の濃度は活性領域Ｚの不純物の濃度の２倍となる。
【００３６】
前記傾斜イオン注入工程は、チルト角θを５〜８０゜にして,５〜 １００ＫｅＶのエネルギー及び 1．０e１２〜1．０e１４/ｃｍ2のドーズ量で実施することが望ましい。
【００３７】
図４は図３の断面と垂直した方向の切断面を示す断面図である。
チルト角を調節して断軸方向では不純物が注入されないようにできる。
図５に示すように、全体表面上部に窒化膜７１を望ましくは３〜１００ｎｍの厚さで形成する。次に、窒化膜７１上部に犠牲酸化膜７３を望ましくは５０〜５００ｎｍの厚さで形成する。犠牲酸化膜７３は素子分離膜５９とのエッチング選択比が１．１〜２．０倍程度の高い酸化膜で形成することが望ましい。
【００３８】
図６に示すように、犠牲酸化膜７３を素子分離膜５９上部の窒化膜７１が露出するまでＣＭＰを利用して平坦化エッチングする。次に、素子分離膜５９ 上部の窒化膜７１を望ましくは湿式エッチング工程で除去する。
図７に示すように、犠牲酸化膜７３を望ましくは湿式エッチング工程を利用して除去する。犠牲酸化膜７３の除去工程で素子分離膜５９が所定の厚さでエッチングされて半導体基板５１との段差が減少する。
【００３９】
図８に示すように、窒化膜７１及びバッファ酸化膜６５を順次除去して半導体基板１１の表面にゲート酸化膜７４を形成する。次に、全体表面上部にゲート電極用ポリシリコン膜７５、ゲート電極用障壁層７７、ゲート電極用金属層７９及びハードマスク層８１からなる積層構造を形成する。ゲート酸化膜７４は３〜１０ｎｍ、ゲート電極用ポリシリコン膜７５は３０〜 ４００ｎｍ、ゲート電極用障壁層７７は３〜１０ｎｍ、ゲート電極用金属層７９は３０〜１５０ｎｍ、ハードマスク層８１は１００〜５００ｎｍの厚さで形成することが望ましい。ゲート電極用金属層７９は W、ＴｉＳｉｘ、ＷＳｉｘ、ＴｉＮ及びＭｏＳｉｘのような高融点金属膜の中から選択されたいずれか一つで形成することが望ましく、ゲート電極用障壁層７７はＷN、ＴｉＮ、ＷＳｉＮ、ＴｉＳｉＮまたはＷＳｉｘの中から選択されたいずれか一つで形成することが望ましい。ゲート電極用障壁層７７及びゲート電極用金属層７９の積層構造の代わりにＷＳｉｘ膜を使うこともできる。
【００４０】
後続工程で、ゲート電極マスク（図示省略）を利用した写真エッチング工程で前記積層構造をエッチングしてゲート電極を形成する。
【００４１】
前記第1実施例による半導体素子の製造方法によると、突出した素子分離膜をマスクとして自己整列的な傾斜イオン注入工程を利用したチャネルインプラント工程を遂行し、素子分離膜に隣接した活性領域の不純物濃度を前記素子分離膜に隣接した活性領域の間の活性領域の不純物濃度より低くでき、チャネルインプラントマスクの誤整列による素子特性の劣化を防止できる効果がある。
【００４２】
図９〜図１１は、本発明の第２実施例による半導体素子の製造方法を図示した断面図である。
先に図１〜図２及び図３に図示した工程を進行する。次に、図９に図示したように、バッファ酸化膜６５を除去して半導体基板５１の活性領域上部にゲート酸化膜８９を形成する。また、素子分離膜５９の間の活性領域を完全に埋め込むゲート電極用ポリシリコン膜９１を全体表面上部に形成する。ゲート電極用ポリシリコン膜９１は素子分離膜５９より１００〜４００ｎｍ程度厚く形成する。
【００４３】
図１０に示すように、ＣＭＰ方法を利用して素子分離膜５９が露出するように前記ゲート電極用ポリシリコン膜９１を平坦化エッチングする。
図１１に示すように、全体表面上部にゲート電極用障壁層９３、ゲート電極用金属層９５及びハードマスク層９７を積層する。
後続工程で、ゲート電極マスク（図示省略）を利用した写真エッチング工程で前記積層構造をエッチングしてゲート電極を形成する。
【００４４】
前記第２実施形態による半導体素子の製造方法によっても、前記第1実施形態と同様に、素子分離膜に隣接した活性領域の不純物濃度を前記素子分離膜に隣接した活性領域の間の活性領域の不純物濃度より低くでき、チャネルインプラントマスクの誤整列による素子特性の劣化を防止できる効果がある。
【図面の簡単な説明】
【００４５】
【図１】本発明に係る半導体素子の製造方法の第１実施形態で、パッド酸化膜、パッド窒化膜及びトレンチ形成工程を示す断面図である。
【図２】本発明に係る半導体素子の製造方法の第１実施形態で、素子分離酸化膜、Ｐウェル及びＮウェル形成工程を示す断面図である。
【図３】本発明に係る半導体素子の製造方法の第１実施形態で、傾斜イオン注入工程を示す断面図である。
【図４】本発明に係る半導体素子の製造方法の第１実施形態で、図８の断面と垂直した方向の切断面を示す断面図である。
【図５】本発明に係る半導体素子の製造方法の第１実施形態で、窒化膜及び犠牲酸化膜形成工程を示す断面図である。
【図６】本発明に係る半導体素子の製造方法の第１実施形態で、犠牲酸化膜、及び素子分離酸化膜上部の窒化膜をエッチングにより除去する工程を示す断面図である。
【図７】本発明に係る半導体素子の製造方法の第１実施形態で、湿式エッチングによる犠牲酸化膜除去工程を示す断面図である。
【図８】本発明に係る半導体素子の製造方法の第１実施形態で、ゲート電極形成工程を示す断面図である。
【図９】本発明に係る半導体素子の製造方法の第２実施形態で、ゲート酸化膜、及びゲート電極用ポリシリコン膜形成過程を示す断面図である。
【図１０】本発明に係る半導体素子の製造方法の第２実施形態で、ゲート電極用ポリシリコン膜の平坦化エッチング工程を示す断面図である。
【図１１】本発明に係る半導体素子の製造方法の第２実施形態で、ゲート電極用障壁層、ゲート電極用金属層、及びハードマスク層の形成工程を示す断面図である。
【図１２】従来技術による半導体素子製造方法における、パッド酸化膜、パッド窒化膜及びトレンチ形成工程を示す断面図である。
【図１３】従来技術による半導体素子の製造方法における、素子分離酸化膜形成工程を示す断面図である。
【図１４】従来技術による半導体素子の製造方法における、パッド窒化膜除去工程を示す断面図である。
【図１５】従来技術による半導体素子の製造方法における、感光膜パターン形成工程、及び活性領域内へのイオン注入工程を示す断面図である。
【図１６】従来技術による半導体素子の製造方法における、ゲート電極形成工程を示す断面図である。
【符号の説明】
【００４６】
５１    半導体基板
５３    パッド酸化膜
５５    パッド窒化膜
５７    トレンチ
５９    素子分離膜
６１    Nウェル
６３    Ｐウェル
６５    バッファ酸化膜
６７、６９  活性領域
７１    窒化膜
７３    犠牲酸化膜
７４、８９  ゲート酸化膜
７５、９１  ゲート電極用ポリシリコン層
７７、９３  ゲート電極用障壁層
７９、９５  ゲート電極用金属層
８１、９７  ハードマスク層
【図１】
2004274031.tif 000003
【図２】
2004274031.tif 000004
【図３】
2004274031.tif 000005
【図４】
2004274031.tif 000006
【図５】
2004274031.tif 000007
【図６】
2004274031.tif 000008
【図７】
2004274031.tif 000009
【図８】
2004274031.tif 000010
【図９】
2004274031.tif 000011
【図１０】
2004274031.tif 000012
【図１１】
2004274031.tif 000013
【図１２】
2004274031.tif 000014
【図１３】
2004274031.tif 000015
【図１４】
2004274031.tif 000016
【図１５】
2004274031.tif 000017
【図１６】
2004274031.tif 000018