(57)【要約】【課題】ギャプフィル特性を満足させつつ、絶縁膜の平坦性を向上させる。【解決手段】高密度プラズマＣＶＤにより、多結晶シリコンゲート２間の隙間の深い部分が埋め込まれるように、シリコン酸化膜３を多結晶シリコンゲート２上に形成し、ＴＥＯＳガスを用いたプラズマＣＶＤにより、シリコン酸化膜３上にシリコン酸化膜４を形成し、ＣＭＰを用いて、シリコン酸化膜４の表面を平坦化する。【選択図】　　　図１
2004079807.tif 000002
【特許請求の範囲】
【請求項１】
多結晶シリコンゲート間の隙間を埋め込むようにして、前記多結晶シリコンゲート上に形成された下層絶縁膜と、
前記下層絶縁膜よりパーティクルの含有量が少なくなるように、前記下層絶縁膜上に形成されるとともに、前記下層絶縁膜が露出しないように表面が平坦化された上層絶縁膜とを備えることを特徴とする半導体装置。
【請求項２】
多結晶シリコンゲートを形成する工程と、
前記多結晶シリコンゲート間の隙間を埋め込むようにして、前記多結晶シリコンゲート上に下層絶縁膜を形成する工程と、
前記下層絶縁膜よりもパーティクルの含有量が少なくなるように、前記下層絶縁膜上に上層絶縁膜を形成する工程と、
前記下層絶縁膜が露出しないように、前記上層絶縁膜を平坦化する工程とを備えることを特徴とする薄膜形成方法。
【請求項３】
多結晶シリコンゲートを形成する工程と、
高密度プラズマＣＶＤにより、前記多結晶シリコンゲート上に下層絶縁膜を形成する工程と、
ＴＥＯＳを用いたプラズマＣＶＤにより、前記下層絶縁膜上に上層絶縁膜を形成する工程と、
ＣＭＰにより、前記上層絶縁膜を平坦化する工程とを備えることを特徴とする薄膜形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置および薄膜形成方法に関し、特に、微細配線パターンに用いられる絶縁膜の形成方法に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、アスペクト比が高く、間隔の狭い配線間のギャップフィル特性を満足させつつ、配線層上に絶縁膜を形成するため、高密度プラズマ（ＨＤＰ（Ｈｉｇｈ　Ｄｅｎｓｉｔｙ　Ｐｌａｓｍａ））ＣＶＤを用いる方法がある。
【０００３】
図２は、従来の半導体装置における配線層の製造方法を示す断面図である。
図２（ａ）において、ＣＶＤにより、多結晶シリコン膜を絶縁膜１１上に形成し、フォトリソグラフィー技術およびエッチング技術を用いて、多結晶シリコン膜をパターニングすることにより、絶縁膜１１上に多結晶シリコンゲート１２を形成する。
【０００４】
ここで、多結晶シリコンゲート１２の厚みＨ１１は、例えば、３０００〜５０００Åとすることができる。
次に、図２（ｂ）に示すように、高密度プラズマＣＶＤにより、多結晶シリコンゲート１２間の隙間を埋め込むとともに、多結晶シリコンゲート１２が完全に覆われるように、シリコン酸化膜１３を多結晶シリコンゲート１２上に形成する。
【０００５】
ここで、シリコン酸化膜１３の厚みＨ１２は、例えば、９０００Åとすることができる。
次に、図２（ｃ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）を用いて、シリコン酸化膜１３の表面を研磨することにより、シリコン酸化膜１３の表面を平坦化する。
【０００６】
ここで、平坦化後のシリコン酸化膜１３の厚みＨ１３は、例えば、６０００Åとすることができる。
次に、図２（ｄ）に示すように、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたプラズマＣＶＤにより、平坦化されたシリコン酸化膜１３上にシリコン酸化膜１４を形成する。
【０００７】
ここで、シリコン酸化膜１４の厚みＨ１４は、例えば、３０００Åとすることができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、ギャプフィル特性を満足させるため、高密度プラズマＣＶＤによりシリコン酸化膜１３を形成すると、シリコン酸化膜１３中のパーティクルが増加する。
すなわち、高密度プラズマＣＶＤでは、ギャプフィル特性を満足させるため、例えば、４５°の斜め方向からスパッタを行いながら、シリコン酸化膜１３の成膜が行われる。
【０００９】
このため、スパッタ時に削り取られたシリコン酸化膜１３が、成膜中のシリコン酸化膜１３内にパーティクルとして混入し、シリコン酸化膜１３中のパーティクルが増加する。
この結果、シリコン酸化膜１３の表面を平坦化するため、シリコン酸化膜１３のＣＭＰを行うと、図３（ａ）に示すように、シリコン酸化膜１３中のパーティクルが脱落して、シリコン酸化膜１３の表面に凹凸が発生したり、図３（ｂ）に示すように、シリコン酸化膜１３中のパーティクルにより、シリコン酸化膜１３の表面がえぐられたりして、シリコン酸化膜１３の平坦性が劣化するという問題があった。
【００１０】
一方、シリコン酸化膜１３中のパーティクルの含有量を減らすために、通常のプラズマＣＶＤによりシリコン酸化膜１３を形成すると、アスペクト比が高く、間隔の狭い多結晶シリコンゲート１２間の隙間にシリコン酸化膜１３を完全に埋め込むことが困難になるという問題があった。
そこで、本発明の目的は、ギャプフィル特性を満足させつつ、絶縁膜の平坦性を向上させることが可能な半導体装置および薄膜形成方法を提供することである。
【００１１】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載の半導体装置によれば、多結晶シリコンゲート間の隙間を埋め込むようにして、前記多結晶シリコンゲート上に形成された下層絶縁膜と、前記下層絶縁膜よりパーティクルの含有量が少なくなるように、前記下層絶縁膜上に形成されるとともに、前記下層絶縁膜が露出しないように表面が平坦化された上層絶縁膜とを備えることを特徴とする。
【００１２】
これにより、多結晶シリコンゲート間の狭い隙間を下層絶縁膜で完全に埋め込んだ後、表面の凹凸を平坦化するための上層絶縁膜を下層絶縁膜上に形成することができ、絶縁膜の研削される部分のパーティクル量を減らすことができる。
このため、絶縁膜表面の凹凸を平坦化する際に、パーティクルが脱落したり、パーティクルにより表面がえぐられたりして、絶縁膜表面の平坦性が劣化することを防止することが可能となり、ギャプフィル特性を満足させつつ、絶縁膜の平坦性を向上させることができる。
【００１３】
また、請求項２記載の薄膜形成方法によれば、多結晶シリコンゲートを形成する工程と、前記多結晶シリコンゲート間の隙間を埋め込むようにして、前記多結晶シリコンゲート上に下層絶縁膜を形成する工程と、前記下層絶縁膜よりもパーティクルの含有量が少なくなるように、前記下層絶縁膜上に上層絶縁膜を形成する工程と、前記下層絶縁膜が露出しないように、前記上層絶縁膜を平坦化する工程とを備えることを特徴とする。
【００１４】
これにより、絶縁膜のパーティクルの含有量の多い部分を研磨することなく、絶縁膜表面を平坦化することが可能となり、絶縁膜のパーティクルの含有量を考慮することなく、多結晶シリコンゲート間の隙間を埋め込むことが可能となることから、ギャプフィル特性を満足させつつ、絶縁膜の平坦性を向上させることができる。
【００１５】
また、請求項３記載の薄膜形成方法によれば、多結晶シリコンゲートを形成する工程と、高密度プラズマＣＶＤにより、前記多結晶シリコンゲート上に下層絶縁膜を形成する工程と、ＴＥＯＳを用いたプラズマＣＶＤにより、前記下層絶縁膜上に上層絶縁膜を形成する工程と、ＣＭＰにより、前記上層絶縁膜を平坦化する工程とを備えることを特徴とする。
【００１６】
これにより、多結晶シリコンゲート間の隙間を完全に埋め込むことが可能となるとともに、絶縁膜のパーティクルの含有量の多い部分を研磨することなく、絶縁膜表面を平坦化することが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置および薄膜形成方法について、図面を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体装置における配線層の製造方法を示す断面図である。
【００１８】
図１（ａ）において、ＣＶＤにより、多結晶シリコン膜を絶縁膜１上に形成し、フォトリソグラフィー技術およびエッチング技術を用いて、多結晶シリコン膜をパターニングすることにより、絶縁膜１上に多結晶シリコンゲート２を形成する。
ここで、多結晶シリコンゲート２の厚みＨ１は、例えば、３０００〜５０００Åとすることができる。
【００１９】
次に、図１（ｂ）に示すように、高密度プラズマＣＶＤにより、多結晶シリコンゲート２間の隙間の深い部分が埋め込まれるように、シリコン酸化膜３を多結晶シリコンゲート２上に形成する。
ここで、高密度プラズマＣＶＤを用いてシリコン酸化膜３を形成することにより、ギャップフィル特性を向上させることが可能となり、多結晶シリコンゲート２のアスペクト比が高く、間隔が狭い場合においても、多結晶シリコンゲート２間の隙間を精度よく埋め込むことができる。
【００２０】
なお、シリコン酸化膜３の厚みＨ２は、シリコン酸化膜３で埋め残した隙間をシリコン酸化膜４で完全に埋め込むことが可能で、シリコン酸化膜４を平坦化する際に、シリコン酸化膜３が露出しないような厚みに設定することが好ましく、例えば、２５００Åとすることができる。
次に、図１（ｃ）に示すように、例えば、ＴＥＯＳガスを用いたプラズマＣＶＤにより、シリコン酸化膜３上にシリコン酸化膜４を形成する。
【００２１】
ここで、ＴＥＯＳガスを用いたプラズマＣＶＤにより、シリコン酸化膜４を形成することで、高密度プラズマＣＶＤを用いて、シリコン酸化膜４を形成した場合に比べて、シリコン酸化膜４に含まれるパーティクル量を減らすことができる。
このため、シリコン酸化膜４のＣＭＰを行った場合においても、シリコン酸化膜４中のパーティクルが脱落して、シリコン酸化膜４の表面に凹凸が発生したり、シリコン酸化膜４中のパーティクルにより、シリコン酸化膜４の表面がえぐられたりすることを低減することが可能となり、シリコン酸化膜４の平坦性を向上させることができる。
【００２２】
なお、シリコン酸化膜４の厚みＨ３は、シリコン酸化膜４を研磨する際に、シリコン酸化膜３が露出しないような厚みに設定することが好ましく、例えば、９０００Åとすることができる。
次に、図１（ｄ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）を用いて、シリコン酸化膜４の表面を研磨することにより、シリコン酸化膜４の表面を平坦化する。
【００２３】
ここで、平坦化後のシリコン酸化膜４の厚みＨ４は、例えば、６５００Åとすることができる。
なお、上述した実施形態では、多結晶シリコンゲート２上の絶縁膜の形成方法に適用した場合を例にとって説明したが、多層Ａｌ配線層間における層間絶縁膜の形成方法に適用するようにしてもよい。
【００２４】
また、上述した実施形態では、配線層を半導体装置に形成する場合について説明したが、本発明に係る配線形成方法は半導体装置に限定されることなく、半導体装置以外にも、例えば、液晶表示装置、有機ＥＬ素子、ビルドアップ多層配線板などに適用するようにしてもよい。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、多結晶シリコンゲート間の狭い隙間を下層絶縁膜で完全に埋め込んだ後、表面の凹凸を平坦化するための上層絶縁膜を下層絶縁膜上に形成することにより、研削される部分の絶縁膜のパーティクル量を減らすことが可能となり、ギャプフィル特性を満足させつつ、絶縁膜の平坦性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置における配線層の製造方法を示す断面図である。
【図２】従来の半導体装置における配線層の製造方法を示す断面図である。
【図３】従来の半導体装置におけるＣＭＰ後の層間絶縁膜の表面状態を示す断面図である。
【符号の説明】
１　絶縁層、２　多結晶シリコンゲート、３　下層絶縁膜、４　上層絶縁膜
【図１】
2004079807.tif 000003
【図２】
2004079807.tif 000004
【図３】
2004079807.tif 000005