(57)【要約】【課題】遅延ゲートを用いない、また、スキュー量が時間経過とともに許容値以下に変動することのないスキュー制御部を有する半導体集積回路を提供する。【解決手段】単一のグローバルクロック信号ＧＣＬＫから、各クロック信号分配領域１１〜１Ｎにクロック信号が分配される。スキュー検出回路１３は、クロック信号分配領域１１と他のクロック信号分配領域１２〜１Ｎとの間のクロック信号の遅延量の差からスキュー量を計算し、計算されたスキュー量を電源制御回路１２に出力する。電源制御回路１２は、スキュー量に応じて、クロック信号分配領域１２〜１Ｎの電源であるＤＣ−ＤＣコンバータ１１２〜１１Ｎの出力電圧を制御することによって、クロック信号分配領域１２〜１Ｎのクロック信号の遅延量をクロック信号分配領域１１のクロック信号の遅延量に合わせて、スキュー量を許容値以下とする。【選択図】        図１
2004253595.tif 000002
【特許請求の範囲】
【請求項１】
単一のグローバルクロック信号から分配されたクロック信号が供給される複数のクロック分配領域を有する半導体集積回路であって、前記クロック分配領域に供給されたクロック信号を利用して、前記クロック分配領域に設けられた電源の出力電圧を制御することによって、前記クロック分配領域間のクロック信号のスキュー量を制御するスキュー制御部を有する半導体集積回路。
【請求項２】
前記スキュー制御部が、前記クロック分配領域に供給されたクロック信号間の遅延量の差（スキュー量）または位相差を検出する検出回路と、前記検出回路から出力された前記スキュー量または位相差に基づいて、前記クロック分配領域に設けられた電源の出力電圧を制御する電源制御回路と、を有することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記クロック分配領域毎に外部信号を入力するためのインタフェースと、該インタフェースを介して入力される信号および該クロック分配領域に分配されているクロック信号を入力して、その出力を前記検出回路に与える位相比較回路と、を有することを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記電源がＤＣ−ＤＣコンバータであることを特徴とする請求項１から３のいずれかに記載の半導体集積回路。
【請求項５】
請求項１から４のいずれかに記載の半導体集積回路のクロック分配領域に単一のグローバルクロックから分配されたクロック信号間のスキュー量を制御するスキュー制御方法であって、前記クロック分配領域に供給されたクロック信号を利用して、前記クロック分配領域に設けられた電源の出力電圧を制御することによって、前記クロック分配領域間のクロック信号のスキュー量を制御するスキュー制御方法。
【請求項６】
前記クロック信号間のスキュー量または位相差を検出する検出回路が、２つのクロック分配領域に供給されたクロック信号の遅延量の差または位相差を検出する過程を繰り返すことを特徴とする請求項５に記載のスキュー制御方法。
【請求項７】
電源制御回路が、前記検出回路より入力されるクロック信号間のスキュー量または位相差があらかじめ設定されている許容値以下および／または前記検出回路の検出限界になるまでクロック分配領域に設けられた電源からの出力電圧を制御することを特徴とする請求項６に記載のスキュー制御方法。
【請求項８】
外部信号を入力するためのインタフェース全てに、前記グローバルクロックと同一周期のクロック信号を同位相で入力させることを特徴とする請求項５から７のいずれかに記載のスキュー制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に関し、特にクロック信号間のスキュー制御が可能な半導体集積回路とスキュー制御方法とに関するものである。
【０００２】
【従来の技術】
ＬＳＩ（大規模集積回路）は、近年、ギガヘルツオーダーの周波数の信号やクロック信号で動作するようになり、ますます高速化が進んでいる。これにともない、従来は大きな問題にならなかったチップ内の負荷のばらつき、配線系のばらつき、プロセスのばらつきなどがクロック信号が分配される各領域ごとのクロック信号の遅延に大きな影響を与え、その結果、クロック信号間に大きな遅延差（スキュー）が生じ、それが、伝送速度の制限となるようになってきている。こうしたばらつきをＬＳＩ設計の段階で完全に排除することは、きわめて困難であり、また、チップ間でもばらつきが生じるため、一律な設計というのは、ますます難しい状況にある。そこで、従来、種々のスキュー調整回路が考案されており、例えば、遅延ゲートを具備することによってスキュー調整を行う方法（例えば、特許文献１参照。）や、遅延ゲートをツリー状に形成してスキュー調整を行う方法（例えば、特許文献２参照。）などが提案されている。このように何らかのダミーバッファを挿入する手法が、こうしたスキュー調整の主流となっている。
【０００３】
【特許文献１】
特開２００２−１８９６９８号公報  （第３、４頁、図１）
【特許文献２】
特開２０００−２３６０２５号公報  （第３頁、図１−５）
【０００４】
【発明が解決しようとする課題】
しかしながら、上述のいずれの手法も、遅延ゲートを余剰に動作させるため消費電力の増加を招くこと、それにともない電源ノイズ量も増加することなどのデメリットを伴い、上述の手法によるスキュー調整は、これらのデメリットとのトレードオフとなってしまっていた。また、局所的な電源ノイズ量の差違により、一度調整して許容範囲内に収めたスキューも、時間経過とともに、また許容範囲外に外れる方向に向くことも考えられ、今後の高速なクロック信号分配に対しては、より厳密な調整が要求されている。
【０００５】
本発明はこのような課題に鑑みてなされたものであって、その目的は、遅延ゲートを用いることのない、また、許容値以下とされたスキュー量が時間変動することがない、もしくは、時間変動しても容易に再調整可能であるスキュー制御部を有する半導体集積回路とスキュー制御方法を提供することである。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明によれば、単一のグローバルクロック信号から分配されたクロック信号が供給される複数のクロック分配領域を有する半導体集積回路であって、前記クロック分配領域に供給されたクロック信号を利用して、前記クロック分配領域に設けられた電源の出力電圧を制御することによって、前記クロック分配領域間のクロック信号のスキュー量を制御するスキュー制御部を有する半導体集積回路、が提供される。
【０００７】
また、上記目的を達成するため、本発明によれば、前記半導体集積回路のクロック分配領域に単一のグローバルクロックから分配されたクロック信号間のスキュー量を制御するスキュー制御方法が提供される。
【０００８】
【発明の実施の形態】
次に、本発明の実施の形態について、図面を参照して説明する。
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態に係る半導体集積回路のブロック図であって、半導体集積回路２０が、スキュー検出回路１３と電源制御回路１２とを有するスキュー制御部３０と、複数のクロック信号分配領域１１〜１Ｎと、を有している。クロック信号分配領域１１〜１Ｎには、それぞれ、それらの電源となるＤＣ−ＤＣコンバータ１１１〜１１Ｎが、備えられている。クロック信号分配領域１１〜１Ｎは、例えば論理回路よりなり、各クロック信号分配領域には、単一のグローバルクロック信号ＧＣＬＫから分配されたクロック信号が供給されている。その際、クロック信号分配領域１１〜１Ｎに分配されるクロック信号間には、分配経路のばらつきなどに起因する遅延差（スキュー）が生じる。クロック周波数が高くなるにつれて、このスキュー量は、クロック信号の１周期に対する比率が相対的に大きくなり、それを遅延設計からの許容値以下に抑えることが困難になる。スキュー検出回路１３は、クロック信号分配領域間のクロック信号の遅延量の差からスキュー量を計算して検出し、検出されたスキュー量を電源制御回路１２に対して出力する。電源制御回路１２は、そのスキュー量に応じて、クロック信号分配領域の電源であるＤＣ−ＤＣコンバータが出力する電源電圧を制御する。電源電圧を高くするとこのような半導体集積回路の動作が速くなることはよく知られた事実であり、したがって、ＤＣ−ＤＣコンバータからの電源電圧を制御することによって、スキュー量を制御することが可能である。
【０００９】
以下、本発明のスキュー制御部の動作を、より詳細に説明する。図２（ａ）は、スキュー制御部３０が動作していないときの、各クロック信号分配領域に観察されるクロック信号の遅延量を示している。この場合、Ｎ＝８である。ΔＴは、２つのクロック信号分配領域間のスキュー量である。ＤＣ−ＤＣコンバータからの出力電源電圧は、１．００Ｖに統一されている。クロック信号分配領域１１と１２とに注目すると、クロック信号分配領域１１と１２とのクロック信号の遅延量は、図３に示すように、それぞれ、１２０ｐｓ、１６０ｐｓである。したがって、スキュー量ΔＴ＝４０ｐｓになる。スキュー制御部３０が動作すると、スキュー検出回路１３が、このスキュー量を、クロック信号分配領域１１と１２とのクロック信号を入力して、それらの遅延量の差を取ることによって、検出する。次に、スキュー検出回路１３は、このスキュー量を電源制御回路１２に出力する。電源制御回路１２は、スキュー量に応じて、クロック信号分配領域の電源であるＤＣ−ＤＣコンバータの出力電源電圧を制御する。ここで、クロック信号分配領域１１のクロック信号の遅延量を基準にして、この基準遅延量に他の全てのクロック信号分配領域のクロック信号の遅延量を合わせる場合を考える。この場合、クロック信号分配領域１２のクロック信号の遅延量は、クロック信号分配領域１１のクロック信号の遅延量よりも大きいから、電源制御回路１２は、クロック信号分配領域１２のＤＣ−ＤＣコンバータ１１２の出力電源電圧を増加させる。例えば、電源制御回路１２は、クロック信号分配領域１２のＤＣ−ＤＣコンバータ１１２の出力電源電圧を１％単位で増加させていき、スキュー量がスキュー検出回路１３の検出レベル以下、および／または、スキュー量の許容値以下になると、この制御を停止する。そこで、クロック信号分配領域１２の電源電圧（ＤＣ−ＤＣコンバータ１１２の出力電圧）が、図３に示すように、１．１２Ｖに確定する。このとき、クロック信号分配領域１２のクロック信号遅延量が１２１ｐｓとなり、クロック信号分配領域１１との間のスキュー量が１ｐｓと、スキュー量の許容値以下となっている。ＤＣ−ＤＣコンバータの電源電圧の制御は、例えば、ＤＣ−ＤＣコンバータがスイッチングレギュレータである場合、そのパルス占有率を変えることによって可能である。即ち、パルス占有率を上げれば、電源電圧は増加し、パルス占有率を下げれば、電源電圧は減少する。電源制御回路１２が、スキュー検出回路１３からスキュー量を入力して、このスキュー量が許容値以下になるようにパルス占有率を制御する。
【００１０】
以上と同様の過程を、クロック信号分配領域１１と他の全てのクロック信号分配領域との間で行うことによって、図２（ｂ）に示すように、全てのクロック信号分配領域間のスキュー量がスキュー量の許容値以下となるように、全てのクロック信号分配領域のクロック信号の遅延量が揃う。
【００１１】
なお、スキュー量は、スキュー量そのものが必ずしも計算される必要はなく、クロック信号分配領域間のクロック信号の位相差を許容値以下に抑制することによって、実効的にスキュー量を許容値以下に制御することが可能である。（クロック信号の周期）×（位相差）／（２π）がスキュー量に等しいからである。クロック信号の位相差は、２つのクロック信号分配領域のクロック信号を例えばＥＸ−ＯＲ（排他的論理和）回路の２入力に入力させると、その出力として得られる。また、基準とするクロック信号の遅延量を、最小の遅延量［図２（ａ）では、クロック信号分配領域１８の遅延量］に定め、この最小の遅延量に他の全てのクロック信号分配領域の遅延量を合わせてもよい。
【００１２】
以上の説明より明らかなように、本実施の形態によれば、余剰のダミーゲートなどによる消費電力の増加を招くことがない。また、クロック信号分配領域間のクロック信号の遅延量の差あるいは位相差を検出して、クロック信号分配領域の電源電圧を調整しているので、クロック信号分配領域間のスキュー量は、ある設定された許容値以下となり、時間変動して許容値以上になることもない。さらに、各クロック信号分配領域毎にＤＣ−ＤＣコンバータにより電源を安定化しているため、ノイズ低減の効果も期待される。
【００１３】
〔第２の実施の形態〕
図４は、本発明の第２の実施の形態に係る半導体集積回路のブロック図である。図４において、図１の部分と同等の部分には同一の参照符号を付し重複する説明を適宜省略する。本実施の形態が図１に示した第１の実施の形態と異なる点は、各クロック信号分配領域毎に、テストＩＦ（インタフェース）１５と、テストＩＦが入力側に接続された位相比較回路４０が形成され、位相比較回路４０の出力がスキュー検出回路１３に入力しているということである。
【００１４】
位相比較回路４０は、ＥＸ−ＯＲ回路とローパスフィルタとの直列回路よりなる。ＥＸ−ＯＲ回路の一方の入力には、各クロック信号分配領域に分配されたクロック信号が入力されている。ＥＸ−ＯＲ回路の他方の入力には、半導体集積回路２０完成後の半導体集積回路のテスト時に、テストＩＦ１５を介してテスト信号が入力される。テスト信号は、グローバルクロック信号と同じ周期を有するクロック信号であり、各クロック分配領域１１〜１Ｎ毎に設けられたテストＩＦ１５に同位相で入力される。
【００１５】
図５は、位相比較回路４０のＥＸ−ＯＲ回路の入力信号と出力信号とを示している。図５に示されるように、出力信号は、テスト信号と各クロック信号分配領域に分配されたクロック信号との位相差に比例した信号となる。ＥＸ−ＯＲ回路に直列に接続されたローパスフィルタは、ＥＸ−ＯＲ回路の出力から高域成分を除いてＥＸ−ＯＲ回路の出力を平滑化する。
【００１６】
スキュー検出回路１３は、各位相比較回路４０の出力を入力し、それらのうちの２つのクロック信号分配領域の位相差を比較することによって、それら２つのクロック信号分配領域のクロック信号間の位相差を検出し、その位相差を電源制御回路１２に出力する。即ち、スキュー検出回路１３は、２つのクロック信号分配領域のクロック信号間の位相差を検出することによって、実効的に、それらのクロック信号間のスキュー量を検出している。以後の過程は、第１の実施の形態と同様である。
【００１７】
本実施の形態が、第１の実施の形態と同様の効果を持つことは明らかである。ただ、スキュー量が時間経過とともに許容範囲外まで変動すると、自動的に許容範囲内に戻ることはないが、再度テストＩＦにテスト信号を入力することによって、スキュー量を許容範囲内に戻すことが可能である。
【００１８】
以上、本発明をその好適な実施の形態に基づいて説明したが、本発明の半導体集積回路は、上述した実施の形態のみに制限されるものではなく、本願発明の要旨を変更しない範囲で種々の変化を施した半導体集積回路も、本発明の範囲に含まれる。例えば、各クロック信号分配領域の電源は、スイッチングレギュレータによるＤＣ−ＤＣコンバータに限られることなく、例えばチャージポンプとローパスフィルタにより構成されてもよく、出力電源電圧を調整できる電源であれば、いずれであってもよい。
【００１９】
【発明の効果】
以上説明したように、本発明に係る半導体集積回路は、余剰のダミーゲートを用いないものであるから、消費電力を抑えることが可能である。また、本発明に係る半導体集積回路は、クロック信号分配領域間のクロック信号の遅延量の差あるいは位相差を検出して、クロック信号分配領域の電源電圧を調整するものであるから、クロック信号分配領域間のスキュー量は、ある設定された許容値以下となり、時間変動することがない、もしくは、時間変動しても容易に再調整可能である。さらに、本発明に係る半導体集積回路は、各クロック信号分配領域毎にＤＣ−ＤＣコンバータにより電源を安定化しているため、ノイズ低減の効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体集積回路のブロック図。
【図２】図１の半導体集積回路の各クロック信号分配領域に分配されたクロック信号の調整前〔（ａ）〕と調整後〔（ｂ）〕との遅延量を説明するためのグラフ。
【図３】図１の半導体集積回路の２つのクロック信号分配領域に分配されたクロック信号間の調整前後のスキュー量と電源電圧との関係を説明するための表。
【図４】本発明の第２の実施の形態に係る半導体集積回路のブロック図。
【図５】図４の位相比較回路の動作を説明するためのタイムチャート。
【符号の説明】
１１〜１Ｎ  クロック信号分配領域
１１１〜１１Ｎ  ＤＣ−ＤＣコンバータ
１２  電源制御回路
１３  スキュー検出回路
１５  テストＩＦ
２０  半導体集積回路
３０  スキュー制御部
４０  位相比較回路
【図１】
2004253595.tif 000003
【図２】
2004253595.tif 000004
【図３】
2004253595.tif 000005
【図４】
2004253595.tif 000006
【図５】
2004253595.tif 000007