(57)【要約】【課題】Ｓｉ基板上に形成されたＳｉＧｅ薄膜について、Ｓｉ基板上のＳｉＧｅ膜に対する良好な改質条件を決定することができる方法を提供する。【解決手段】Ｓｉ基板１上にＳｉＧｅ膜２が形成されてなる半導体基板へ水素イオン３注入処理とアニール処理とを施すことによりＳｉＧｅ膜の表面形態、結晶性、格子歪緩和の改質を図る半導体基板の改質方法であって、ＳｉＧｅ膜のＧｅ濃度と膜厚とに依存する弾性歪エネルギーＵＳｉＧｅ、水素イオン注入エネルギーとＳｉＧｅ膜の膜厚とに依存するＳｉＧｅ／Ｓｉ界面からＳｉ中の水素イオン濃度ピーク位置までの距離であるピーク深さＲｐ、水素イオン注入量、の３つのパラメータにより定められる所定の良好な改質条件の範囲から改質条件を選択し、選択した改質条件に基づいてイオン注入量とイオン注入エネルギーとからなるイオン注入条件を決定する。【選択図】　図１
2004079912.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ基板上又はＳＯＩ基板上にＳｉＧｅ膜が形成されてなる半導体基板へ水素イオン注入処理とアニール処理とを施すことによりＳｉＧｅ膜の改質を図る半導体基板の改質方法であって、
ＳｉＧｅ膜のＧｅ濃度と膜厚とに依存する弾性歪エネルギーＵＳｉＧｅ、水素イオン注入エネルギーとＳｉＧｅ膜の膜厚とに依存するＳｉＧｅ／Ｓｉ界面からＳｉ中の水素イオン濃度ピーク位置までの距離であるピーク深さＲｐ、水素イオン注入量、の３つのパラメータにより定められる所定の改質条件の範囲から改質条件を選択し、選択した改質条件に基づいてイオン注入量とイオン注入エネルギーとからなるイオン注入条件を決定することを特徴とする半導体基板の改質方法。
【請求項２】
弾性歪エネルギーＵＳｉＧｅとピーク深さＲｐとの数値の組（Ｒｐ、ＵＳｉＧｅ）を改質条件の選択をするときの改質条件選択パラメータとし、改質を図る半導体基板に対する改質条件選択パラメータ（Ｒｐ、ＵＳｉＧｅ）が予め水素イオン注入量ごとに定められた所定の良好な改質条件となる改質条件選択パラメータの範囲であるかを判定し、
良好な改質条件となる範囲内であるときの水素イオン注入量と改質条件選択パラメータ（Ｒｐ、ＵＳｉＧｅ）とを改質条件として選択し、選択した水素イオン注入量と改質条件選択パラメータ（Ｒｐ、ＵＳｉＧｅ）とに基づいてイオン注入量およびイオン注入エネルギーを決定することを特徴とする請求項１に記載の半導体基板の改質方法。
【請求項３】
良好な改質条件となる弾性歪エネルギーＵＳｉＧｅの範囲は、所定の規格化がなされた値で０．２６６以下であることを特徴とする請求項１に記載の半導体基板の改質方法。
【請求項４】
良好な改質条件となる水素イオン注入量が２〜４×１０１６Ｈ＋／ｃｍ２の範囲であることを特徴とする請求項１に記載の半導体基板の改質方法。
【請求項５】
水素イオン注入量が２×１０１６Ｈ＋／ｃｍ２、３×１０１６Ｈ＋／ｃｍ２、４×１０１６Ｈ＋／ｃｍ２の少なくともいずれか１つの場合における改質条件選択パラメータ（Ｒｐ、ＵＳｉＧｅ）の範囲が、予め定められていることを特徴とする請求項２に記載の半導体基板の改質方法。
【請求項６】
ＳｉＧｅ膜上にＳｉ酸化膜、Ｓｉ窒化膜、若しくはＳｉ酸窒化膜の何れかの保護膜を形成することを特徴とする請求項１に記載の半導体基板の改質方法。
【請求項７】
アニール処理は、窒素、アルゴン若しくは水素雰囲気で処理されることを特徴とする請求項１に記載の半導体基板の改質方法。
【請求項８】
請求項１〜７のいずれかにより改質された半導体基板と、
この半導体基板のＳｉＧｅ膜上に形成される少なくとも１層以上の上層半導体膜とからなることを特徴とする半導体装置。
【請求項９】
最上層半導体膜がＳｉ膜からなることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
最上層半導体膜であるＳｉ膜上にゲート酸化膜、ゲート電極を形成するとともに、前記Ｓｉ膜より下層にソース、ドレインを形成することにより作成されるＭＯＳトランジスタを含むことを特徴とする請求項９に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｓｉ基板上あるいはＳＯＩ基板上にＳｉＧｅ膜を形成した半導体基板におけるＳｉＧｅ膜の表面形態、結晶性、格子歪緩和の改質を図る半導体基板の改質方法に関し、さらには、改質された半導体基板を用いた半導体装置に関する。
【０００２】
【従来の技術】
チャネル領域を通過する電子や正孔の移動度を向上する目的でＳｉ基板上にＳｉとは格子定数の異なる歪ＳｉＧｅ膜を仮想格子状に形成し、Ｓｉとの格子定数の不整合によりこのＳｉＧｅ膜内に発生する歪を、ミスフィット転位の導入により緩和したのちに、ＳｉＧｅ膜上にキャップ層として上層Ｓｉ膜を形成する方法が知られている。
この上層Ｓｉ膜は、Ｓｉ膜より大きい格子定数を有するＳｉＧｅ膜に引っ張られることにより上層Ｓｉ膜内に歪が生じ、これによりバンド構造が変化してキャリア移動度が向上するものである。
【０００３】
ＳｉＧｅ膜の歪を緩和する方法として、ＳｉＧｅ膜を厚膜とすることによりＳｉＧｅ膜の歪弾性エネルギーを増大させ、格子緩和する方法が知られている。たとえばＹ．　Ｊ．　Ｍｉｉらによる論文Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　５９　（１３），　１６１１　（１９９１）において、ＳｉＧｅ膜中のＧｅ濃度を徐々に増加し、約１μｍの濃度傾斜ＳｉＧｅ膜を形成することにより、ＳｉＧｅ膜の歪緩和を図ることが発表されている。
【０００４】
また、Ｓｉ基板上に形成された薄膜ＳｉＧｅ膜の歪を緩和する方法として、薄膜ＳｉＧｅ膜に水素などのイオン注入処理を行った後に高温でアニール処理を施すことにより、Ｓｉ基板内の欠陥層にできた積層欠陥がすべりを起こし、ＳｉＧｅ／Ｓｉ界面でミスフィット転位を発生させる方法が知られている。例えばＨ．　Ｔｒｉｎｋａｕｓらによる論文Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　７６　（２４），　３５５２　（２０００）において、水素イオン注入による歪緩和を図ることが発表されている。
【０００５】
【発明が解決しようとする課題】
しかしながらＳｉＧｅ膜の厚膜を形成してＳｉＧｅ膜の歪弾性エネルギーが増大することにより格子緩和を図る方法では、ＳｉＧｅ膜の完全結晶を得るための臨界膜厚を超えてしまうため、ＳｉＧｅ膜中に非常に多くの欠陥が発生してしまうことになる。
また、厚膜の場合は、歪を自己緩和しながら成長するため、ＳｉＧｅ膜表面にクロスハッチと呼ばれる数１０μｍの間隔でのラフネスが発生し、そのままでは半導体基板として利用できないためＣＭＰ処理などの平坦化工程が必須となり、平坦化処理を施した基板上のＳｉＧｅ膜面に更にＳｉＧｅ膜を成長しなければならないということになる。
【０００６】
一方、水素イオン注入処理と高温アニール処理とを行うことにより、ＳｉＧｅ／Ｓｉ界面でミスフィット転位を発生させることにより薄膜ＳｉＧｅ膜の格子歪を緩和する方法では、確かに歪を緩和することができるのであるが、たとえ歪緩和が十分になされたとしても結晶性が悪化したり、ＳｉＧｅ膜の表面形態が悪化したりすることがあり、必ずしも有効な改質方法とは言えなかった。
【０００７】
すなわち、イオン注入エネルギーやイオン注入量（ドーズ量）などの水素イオン注入条件を一定にしても、処理を施すＳｉＧｅ膜の膜条件によって表面形態や結晶性、歪緩和率が大きく変化するために、良好な表面形態、結晶性を保ったまま十分な歪緩和率を得ることが困難であるという問題があった。
【０００８】
ここで歪緩和率は以下の式で求められる。
【数１】
2004079912.tif 000003
ＲはＳｉＧｅ膜の格子歪の緩和率を示し、ａ／／（Ｓｉ），　ａ／／（ＳｉＧｅ）はそれぞれ完全に格子緩和した状態のＳｉとＳｉＧｅの（０　０　１）格子定数であり、ａ／／（ｘ）はＳｉＧｅ層の実際に測定される（０　０　１）格子定数である。ａ／／（ｘ）＝　ａ／／（ＳｉＧｅ）となれば格子は完全に緩和された状態で緩和率は１００％である。ａ／／（ｘ）＝　ａ／／（Ｓｉ）では完全にＳｉ基板と格子整合した状態なので緩和率は０％である。
【０００９】
そこで、本発明はＳｉ基板上に形成されたＳｉＧｅ薄膜について、そのＳｉＧｅ膜に関する膜条件と、十分な歪緩和率と良好な結晶性と良好な表面形態を実現するための水素イオン注入条件との関係を見い出し、Ｓｉ基板上のＳｉＧｅ膜に対する良好な改質条件を決定することができる方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の半導体基板の改質方法は、Ｓｉ基板上又はＳＯＩ基板上にＳｉＧｅ膜が形成されてなる半導体基板へ水素イオン注入処理とアニール処理とを施すことによりＳｉＧｅ膜の表面形態、結晶性、格子歪緩和の改質を図る半導体基板の改質方法であって、ＳｉＧｅ膜のＧｅ濃度と膜厚とに依存する弾性歪エネルギーＵＳｉＧｅ、水素イオン注入エネルギーとＳｉＧｅ膜の膜厚とに依存するＳｉＧｅ／Ｓｉ界面からＳｉ中の水素イオン濃度ピーク位置までの距離であるピーク深さＲｐ、水素イオン注入量、の３つのパラメータにより定められる所定の良好な改質条件の範囲から改質条件を選択し、選択した改質条件に基づいてイオン注入量とイオン注入エネルギーとからなるイオン注入条件を決定する。
【００１１】
この改質方法は、Ｓｉ基板上に形成されたＳｉＧｅ膜に関する条件と水素イオン注入条件との関係を検討し、特にＳｉＧｅ膜条件および水素イオン注入条件のどのパラメータが表面形態、結晶性、歪緩和率に影響するかを実験的に検討した結果を利用する。
上記課題を解決するための手段を検討する過程で、実験によりＳｉＧｅ膜のＧｅ濃度と膜厚とから算出される弾性歪エネルギーＵＳｉＧｅ、水素イオン注入エネルギーとＳｉＧｅ膜の膜厚とから算出されるＳｉＧｅ／Ｓｉ界面からＳｉ中の水素イオン濃度ピーク位置までの距離であるピーク深さＲｐ、水素イオン注入量、の３つのパラメータを用いることにより、表面形態、結晶性、歪緩和率を良好に改質できるパラメータの範囲をうまく表現できることを見出した。
【００１２】
そこで、これら３つのパラメータを用いて良好な改質条件の範囲を表現したデータ（例えば図１から図３参照）を予め求めておき、改質を図ろうとする半導体基板（Ｓｉ基板上にＳｉＧｅ膜が形成された半導体基板）に対して、ある注入条件（イオン注入エネルギー、イオン注入量）にてイオン注入を行う際に、３つのパラメータを用いて表現された良好な改質条件の範囲から改質条件を選択し、選択した改質条件に基づいて、イオン注入量、イオン注入エネルギーを決定する。
【００１３】
【発明の実施の形態】
本発明は上述したように、Ｓｉ基板上又はＳＯＩ基板上にＳｉＧｅ膜が形成されてなる半導体基板へ水素イオン注入処理とアニール処理とを施すことによりＳｉＧｅ膜の表面形態、結晶性、格子歪緩和の改質を図るものである。
そして、本発明の改質方法では、ＳｉＧｅ膜のＧｅ濃度と膜厚とに依存する弾性歪エネルギーＵＳｉＧｅ、水素イオン注入エネルギーとＳｉＧｅ膜の膜厚とに依存するＳｉＧｅ／Ｓｉ界面からＳｉ中の水素イオン濃度ピーク位置までの距離であるピーク深さＲｐ、水素イオン注入量、の３つのパラメータにより定められる所定の良好な改質条件の範囲から改質条件を選択し、選択した改質条件に基づいてイオン注入量とイオン注入エネルギーとからなるイオン注入条件を決定し、このイオン注入条件でイオン注入処理を行うことにより改質が行われる。
【００１４】
本発明ではＳｉ基板又はＳＯＩ基板上にＳｉＧｅ膜が形成された半導体基板が用いられる。
Ｓｉ基板の場合は、Ｓｉ単結晶基板が好ましいが、基板上にＳｉＧｅ膜がヘテロエピタキシャル成長できるものであれば、その他のＳｉ基板、たとえば多結晶Ｓｉ基板などであってもよい。また、ＳＯＩ基板の場合も同様であり、ＳＯＩ基板のＳｉ層上にＳｉＧｅ膜がエピタキシャル成長できるものであればよい。
【００１５】
ＳｉＧｅ膜は、Ｓｉ上に形成されるヘテロエピタキシャル成長膜であればどのような装置で形成されたものであってもよいが、例えば、原料ガスとしてシランガス（ＳｉＨ４）、ゲルマンガス（ＧｅＨ４）を使用した低圧気相成長装置（ＬＰＣＶＤ）により、所望のＧｅ濃度でかつ所望の膜厚のＳｉＧｅ膜を形成することができる。
【００１６】
水素イオン注入処理は、公知のイオン注入装置を用いて行われる。その際、少なくとも水素イオン注入量（ドーズ量）、水素イオン注入エネルギーがイオン注入のときの設定パラメータとして適宜変更することができるようになっている。
【００１７】
イオン注入後になされるアニール処理は、窒素、水素、アルゴンなどの雰囲気ガスの導入が可能な熱処理炉を用いて行われる。アニール温度は７００℃〜９００℃が好ましく、たとえば８００℃でアニール処理するのが好ましい。
【００１８】
また、本発明によって改質されたＳｉＧｅ膜の表面形態の良否についてはＮｏｍａｒｓｋｉ顕微鏡を用いた表面観察が行われ、局所的な剥がれ、クロスハッチの有無を基準に良否が判断される。また、結晶性および歪の緩和率の良否は、Ｘ線回折（ＸＲＤ）解析が行われることにより良否が判断される。
【００１９】
次に、本発明で所定の良好な改質条件の範囲を表すのに用いられる弾性歪エネルギーおよびＳｉＧｅ／Ｓｉ界面からＳｉ中の水素イオン濃度ピーク位置までの距離であるピーク深さＲｐについて説明する。
【００２０】
Ｓｉ基板と完全に格子整合している状態のＳｉＧｅ膜（Ｇｅ濃度；ｘ，　ＳｉＧｅ膜厚；　ｈ）がもつ単位面積あたりの弾性歪エネルギー（後述するように規格化された弾性歪エネルギーとしている）は以下の式で求めることができる。
【数２】
2004079912.tif 000004
ここでＵＳｉＧｅはＳｉＧｅ膜の単位面積あたりの弾性歪エネルギー、νはＳｉＧｅのポアソン比、Ｅはヤング率であり、ε／／は（０　０　１）ＳｉＧｅ格子の歪量である。
なお、以下の説明では、便宜上、Ｇｅ１００％、　膜厚１００ｎｍのＧｅ膜がＳｉ基板と完全に格子整合している状態のＧｅ膜の弾性歪エネルギーを１として、ＳｉＧｅ膜の弾性歪エネルギーを規格化したものを規格化弾性歪エネルギーＵＳｉＧｅとする。
【００２１】
また、注入された水素イオンの濃度ピーク位置とＳｉＧｅ／Ｓｉ界面との距離として定義されるピーク深さＲｐは、ＳｉＧｅ膜の膜厚とイオン注入エネルギーにより一義的に定まる。たとえば、イオン注入エネルギー２５ＫｅＶでの注入時の水素イオンのピーク位置は、基板表面からの２５０ｎｍの位置にあり、ＳｉＧｅの膜厚が２００ｎｍの場合、ＳｉＧｅ／Ｓｉ界面からのピーク深さＲｐは５０ｎｍになる。
【００２２】
規格化弾性歪エネルギーＵＳｉＧｅとピーク深さＲｐとイオン注入量との３つのパラメータにより良好な改質条件の範囲を表現する際に、３つのパラメータのうち、２つのパラメータをＸ、Ｙ座標軸として、残りの１のパラメータをサブパラメータとしてこれを適当な複数の値に固定するようにしてＸＹ座標系により表現することができる。たとえば規格化弾性歪エネルギーＵＳｉＧｅとピーク深さＲｐとをＸＹ座標、イオン注入量をサブパラメータとして適当な値に固定するようにして表現してもよい。
【００２３】
また、良好な改質条件の範囲を表現するために、規格化弾性歪エネルギーＵＳｉＧｅとピーク深さＲｐとイオン注入量との３つのパラメータをＸＹＺ座標軸とする３次元座標系により表現してもよい。
【００２４】
良好な改質条件の範囲を、規格化弾性歪エネルギーＵＳｉＧｅをＹ座標とし、ピーク深さＲｐをＸ座標として２次元ＸＹ座標で表現する場合について説明する。
この場合、弾性歪エネルギーＵＳｉＧｅとピーク深さＲｐとの数値の組（Ｒｐ、ＵＳｉＧｅ）が改質条件の選択をするときの改質条件選択パラメータとなり、イオン注入量がサブパラメータとなる。そして、イオン注入量ごと（たとえば２×１０１６Ｈ＋／ｃｍ２、３×１０１６Ｈ＋／ｃｍ２、４×１０１６Ｈ＋／ｃｍ２）に良好な改質条件選択パラメータの範囲が実験的に求められ、ＲｐとＵＳｉＧｅとを座標軸とするＲｐ−ＵＳｉＧｅ図を作成することにより、良好な改質条件となる（Ｒｐ、ＵＳｉＧｅ）の領域が定められる。
【００２５】
この水素イオン注入量ごとの良好な改質条件となる（Ｒｐ、ＵＳｉＧｅ）の領域は以下の方法により実験的に求めておく。
たとえば規格化弾性歪エネルギーＵＳｉＧｅが０．０９以上０．１未満の範囲であるＧｅ濃度と膜厚を有するＳｉＧｅ膜に対して、水素イオンの注入量（ドーズ量）をたとえば３×１０１６Ｈ＋／ｃｍ２に設定し、水素イオン注入エネルギーをいろいろ変化させることでピーク深さＲｐが異なる複数のイオン注入を行い、それぞれのＳｉＧｅ膜の歪緩和率と結晶性、表面形態を分析することにより、ピーク深さＲｐをどの範囲に設定したときに十分な緩和率と良好な結晶性、表面形態を実現することができたかのデータを取得する。これにより、たとえば、ピーク深さＲｐが３３〜７５ｎｍの範囲の場合に、十分な緩和率と良好な結晶性、表面形態を実現することができることがわかる。
以下、同様に異なる規格化歪弾性エネルギーＵＳｉＧｅについて、また異なる水素イオン注入量について同様のデータを取得していき、規格化弾性歪エネルギーＵＳｉＧｅとピーク深さＲｐと水素イオン注入量とをパラメータとして良好な改質条件の範囲を決定し、取得したＵＳｉＧｅとＲｐと水素イオン注入量との関係を、ＵＳｉＧｅとＲｐとを座標軸として水素イオン注入量ごとに適正な改質条件の範囲をプロットする。これにより、十分な緩和率と良好な結晶性、表面形態を実現することができる水素イオン注入条件の範囲を確定する。
【００２６】
図１〜図３は、上記方法により定めた良好な改質条件の範囲を示すＲｐ−ＵＳｉＧｅ図であり、図１はサブパラメータとしての水素イオン注入量が３×１０１６Ｈ＋／ｃｍ２、図２は水素イオン注入量が２×１０１６Ｈ＋／ｃｍ２、図３は水素イオン注入量が４×１０１６Ｈ＋／ｃｍ２、の場合を示す図である。
【００２７】
図中、「最適条件」領域として示した領域内の（Ｒｐ、ＵＳｉＧｅ）であれば、表面形態、結晶性、歪緩和率ともに良好なＳｉＧｅ膜が形成され、「表面荒れ」領域として示した領域内の（Ｒｐ、ＵＳｉＧｅ）であれば歪緩和率が良好であるが、表面形態が荒れた膜が形成され、「低緩和」領域として示した領域内の（Ｒｐ、ＵＳｉＧｅ）であれば、表面形態、結晶性は良好であるが、歪緩和率が小さい膜が形成されることになる。
【００２８】
なお、図中「◆」「■」「▲」はＧｅ濃度が約３０％、約２５％、約２０％であるＳｉＧｅ膜を用いて得たデータであることを示しており、「％数値」はそれぞれのデータポイントの歪緩和率を示している。なお、これらのデータポイントのいくつかは、後述する実施形態で示したデータである。
【００２９】
なお、規格化弾性歪エネルギーが０．２６６以上ではＳｉＧｅ膜の完全結晶を得るための臨界膜厚を超えてしまうため、ＳｉＧｅ膜中に多数の欠陥が発生し、結晶性が悪くなる。また、ＳｉＧｅ膜が歪を自己緩和しながら成長することにより、膜表面にクロスハッチと呼ばれる数１０μｍの間隔のラフネスが発生する。したがって、規格化弾性エネルギーが０．２６６以上となる範囲は無条件に除外するようにしている。
【００３０】
「表面荒れ」領域と「最適条件」領域との境界、「最適条件」領域と「低緩和」領域の境界は、それぞれ滑らかな曲線で区切られている。
具体的には、水素イオン注入量が３×１０１６Ｈ＋／ｃｍ２である図１の場合は、（２５ｎｍ，０．０８５）、（４３ｎｍ，０．１２０）、（６２ｎｍ，０．２００）を通る曲線により「表面荒れ」領域と「最適条件」領域との境界が区切られ、（２５ｎｍ，０．０５０），（５０ｎｍ，０．０６３），（７５ｎｍ，０．０９５）を通る曲線により「最適条件」領域と「低緩和」領域の境界が区切られている。
【００３１】
また、水素イオン注入量が２×１０１６Ｈ＋／ｃｍ２である図２の場合は、（２５ｎｍ，０．１１７）、（５０ｎｍ，０．１７０）、（６０ｎｍ，０．２４０）を通る曲線により「表面荒れ」領域と「最適条件」領域との境界が区切られ、（２５ｎｍ，０．０８２），（５０ｎｍ，０．１０７），（７５ｎｍ，０．１７０）を通る曲線により「最適条件」領域と「低緩和」領域の境界が区切られている。
【００３２】
また、水素イオン注入量が４×１０１６Ｈ＋／ｃｍ２である図３の場合は、（２５ｎｍ，０．０４６）、（５０ｎｍ，０．０９７）、（７５ｎｍ，０．１９０）を通る曲線により「表面荒れ」領域と「最適条件」領域との境界が区切られ、（２５ｎｍ，０．０２８），（５０ｎｍ，０．０３７），（７５ｎｍ，０．０６７）を通る曲線により「最適条件」領域と「低緩和」領域の境界が区切られている。
【００３３】
上記データ以外にも、サブパラメータである水素イオン注入量をさらに他の値に変えた同様のＲｐ−ＵＳｉＧｅ図を取得しておくことで、さらに改質条件選択の自由度を広げるようにして条件設定ができるようにしてもよい。
【００３４】
次にＲｐ−ＵＳｉＧｅ図を用いて新しい半導体基板の改質を行う際の水素イオン注入条件の決定について説明する。
水素イオン注入条件を求める際に、まず、水素イオン注入により改質しようとするＳｉＧｅ膜のＧｅ濃度と膜厚とから数式１により規格化弾性歪エネルギーＵＳｉＧｅを算出する。
【００３５】
続いて、イオン注入条件として設定しようとする水素イオン注入エネルギーと水素イオン注入量とを仮に定める。この仮に定めた水素イオン注入エネルギーとＳｉＧｅ膜の膜厚とからピーク深さＲｐを算出し、算出したＵＳｉＧｅとＲｐとからそのときの改質条件選択パラメータ（Ｒｐ、ＵＳｉＧｅ）を定める。
【００３６】
次に、この改質条件選択パラメータ（Ｒｐ、ＵＳｉＧｅ）と、仮に定めたイオン注入量に対するＲｐ−ＵＳｉＧｅ図の良好な改質条件となる（Ｒｐ、ＵＳｉＧｅ）の範囲とを比較し、改質条件選択パラメータ（Ｒｐ、ＵＳｉＧｅ）が良好な改質条件となる範囲内に入っているかを判定する。
【００３７】
この判定により、良好な改質条件となる領域内であれば良好な改質条件であると判定して当該水素イオン注入条件、即ち仮に定めた水素イオン注入エネルギーと水素イオン注入量とをイオン注入条件として決定する。
もし、領域内でなければ、再度、他の水素イオン注入エネルギー又は水素イオン注入量を再度仮設定し、同様の手順により判定を行い、以後、繰り返すことにより、イオン注入条件を設定する。
このようにしてＳｉＧｅ膜のＧｅ濃度および膜厚からなるＳｉＧｅ膜条件に対し、水素イオン注入エネルギーおよび水素イオン注入量からなるイオン注入条件の良好な範囲を決定することができる。
以下、図面を参照して、本発明について詳細に説明する。
【００３８】
実施形態１
図４は、本発明の一実施形態である半導体基板の改質方法の工程を説明する図である。
まず、Ｓｉ基板１を用意する。前処理として硫酸ボイルとＳＣ−２洗浄を行い、５％希フッ酸にて基板表面の自然酸化膜の除去を行う。そしてＳｉ基板１上に改質を図るＳｉＧｅ膜２を低圧気相成長装置（ＬＰＣＶＤ）により形成した半導体基板を用意する（図４（ａ））。このＳｉＧｅ膜２のＧｅ濃度と膜厚とは成膜条件により定まるものであり、既知であるとする。このＳｉＧｅ膜２のＧｅ濃度と膜厚は、ＲｐとＵＳｉＧｅの算出に用いられる。
【００３９】
続いて水素イオン３のイオン注入を行う。このときの注入条件は、予め実験により求めた水素イオン注入量ごとのＲｐ−ＵＳｉＧｅ図を参照して決定する（図１〜図３参照）。
すなわち、まず、注入条件のうちイオン注入量を仮に定め（たとえば、３×１０１６Ｈ＋／ｃｍ２に仮設定する）、イオン注入量ごとに作成された複数のＲｐ−ＵＳｉＧｅ図のなかから該当するイオン注入量のＲｐ−ＵＳｉＧｅ図（３×１０１６Ｈ＋／ｃｍ２に仮設定したときは図１）を参照する。
改質を行うＳｉＧｅ膜のＧｅ濃度と膜厚とから数式１により規格化弾性歪エネルギーＵＳｉＧｅを算出し、そのＵＳｉＧｅの値に対応して良好な改質条件となる範囲内の改質条件選択パラメータ（Ｒｐ、ＵＳｉＧｅ）をＲｐ−ＵＳｉＧｅ図から抽出し、そのＲｐの値とＳｉＧｅ膜の膜厚とからイオン注入エネルギーの値を逆算する。
【００４０】
なお、イオン注入エネルギーを変更したいときはイオン注入量の仮設定値を他の値に変更して、参照するＲｐ−ＵＳｉＧｅ図を変更するようにして同様の手順によりイオン注入エネルギーの値を逆算する。
このようにして定めたイオン注入量とイオン注入エネルギーとをイオン注入条件として決定し、この注入条件によりイオン注入を行う（図４（ｂ））。
【００４１】
イオン注入が行われた半導体基板を窒素雰囲気のファーネス装置を用いて８００℃で１０分間アニールするようにして、Ｒｐ近傍にマイクロキャビティ９と呼ばれる微小空孔を発生する（図８参照）。この微小空孔により発生した積層欠陥がすべりを起こすことによりＳｉＧｅ／Ｓｉ会年にミスフィット転位を発生させるようにし、これにより格子緩和を図ることができる（図４（ｃ））。
【００４２】
以下、図１から図３に示すＲｐ−ＵＳｉＧｅ図を用いた改質条件の選択の妥当性について実験データを用いて説明する。
【００４３】
最初に、弾性歪エネルギーと表面荒れとの関係を調べた。
（比較例１）
前処理として硫酸ボイルとＳＣ−２洗浄を行い、５％希フッ酸にて基板表面の自然酸化膜の除去を行ったｐ型シリコン（１００）基板上に、低圧気相成長（ＬＰＣＶＤ）装置を用いゲルマン（ＧｅＨ４）とシラン（ＳｉＨ４）を原料に、Ｇｅ濃度２４．１％の第一のＳｉＧｅ膜を仮想格子状に３０４ｎｍの膜厚になるまで５００℃にてエピタキシャル成長した。このときのＳｉＧｅ膜の規格化弾性歪エネルギーは０．１７７であり臨界膜厚以下の条件（すなわち規格化弾性歪エネルギーが０．２６６以下）なので、図９に見られるように成長直後のＳｉＧｅ膜表面はクロスハッチと呼ばれる表面荒れも観察されず、非常にきれいである。
【００４４】
（比較例２）
比較例１と同様の前処理条件でＧｅ濃度２９．８％の第一のＳｉＧｅ膜を仮想格子状に３２１ｎｍの膜厚になるまで５００℃にてエピタキシャル成長した。このときのＳｉＧｅ膜の規格化弾性歪エネルギーは０．２８５となり、臨界膜厚を超える条件となる。この場合の成長直後のＳｉＧｅ膜表面には図１０に見られるようにクロスハッチと呼ばれる表面荒れが顕著に観察されている。
このように規格化エネルギーが０．２６６より大きくなると表面荒れが観察されるようになる。
【００４５】
次に、イオン注入量が３×１０１６Ｈ＋／ｃｍ２である場合のＲｐ−ＵＳｉＧｅ図である図１において、「表面荒れ」「最適条件」「低緩和」の各領域の改質条件について検討した。
【００４６】
（比較例３）
比較例１の条件、すなわちＳｉＧｅ膜に表面荒れが生じていない条件で形成したＧｅ濃度２４．１％、３０４ｎｍの膜厚の歪を有するＳｉＧｅ／Ｓｉ基板へ注入エネルギー３２ＫｅＶ、水素イオン注入量（ドーズ量）３×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン注入を行った。
このときのイオン注入条件は、水素イオンのピーク深さＲｐについてはＳＩＭＳの結果に合わせ込まれたモンテカルロシミュレーション（図１１参照）によって基板表面から３５６ｎｍの位置、すなわちＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ５２ｎｍ侵入した位置（３５６ｎｍ−３０４ｎｍ）になることがわかる（図１２参照）。
【００４７】
水素イオンが注入された基板を、Ｎ２雰囲気のファーネス装置で８００℃、１０分間アニールすることで、図８に示すようにＲｐ近傍にマイクロキャビティ９を発生し、それによって発生した積層欠陥がすべりを起こすことによりＳｉＧｅ／Ｓｉ界面にミスフィット転位を発生して格子緩和を起こさせる。
このときの（Ｒｐ，ＵＳｉＧｅ）は、図１のＲｐ−ＵＳｉＧｅ図における（５２ｎｍ、０．１７７）の点であり、図１中の「最適条件」領域よりもＳｉＧｅ／Ｓｉ界面に近い位置である「表面荒れ」領域にあることになる。
【００４８】
歪緩和されたＳｉＧｅ膜表面をＮｏｍａｒｓｋｉ顕微鏡で観察すると、図１３に示すように、局所的なＳｉＧｅ膜のＳｉ基板からの剥がれが原因による表面荒れが顕著に観察された。
この条件で表面荒れが見られるのは、マイクロキャビティ９がＳｉＧｅ／Ｓｉ界面で大きく成長するためである（図１９参照）。この条件で歪緩和したＳｉＧｅ膜の（２２４）面をＸＲＤ解析すると、図１６に示すようにＳｉＧｅ膜の歪緩和率は８２．６％と十分に緩和されているが、ＳＩＧｅのピークはぼやけており、結晶性は非常に悪いことがわかる。
【００４９】
（実施例１）
次に、比較例１〜３と同様の前処理を施したｐ型シリコン（１００）基板上に、低圧気相成長（ＬＰＣＶＤ装置を用いゲルマン（ＧｅＨ４）とシラン（ＳｉＨ４）を原料に、Ｇｅ濃度２８．８％の第一のＳｉＧｅ膜を仮想格子状に１５８ｎｍの膜厚になるまで５００℃にてエピタキシャル成長した。
このときのＳｉＧｅ膜の規格化弾性歪エネルギーは０．１３１であり、臨界膜厚以下（すなわち規格化弾性歪エネルギーが０．２６６以下）の条件である。この歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー１８ＫｅＶ、水素イオン注入量（ドーズ量）３×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン注入を行った。
この注入条件において水素イオンのピーク深さＲｐは、同様のモンテカルロシミュレーションによりＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ７２ｎｍの位置になる（図１２参照）。水素イオンが注入された基板を、Ｎ２雰囲気のファーネス装置で８００℃、１０分間アニールした。
このときの（Ｒｐ，ＵＳｉＧｅ）は、図１のＲｐ−ＵＳｉＧｅ図における（７２ｎｍ、０．１３１）の点であり、「最適条件」領域内の位置であることになる。
【００５０】
歪緩和されたＳｉＧｅ膜表面をＮｏｍａｒｓｋｉ顕微鏡で観察すると、図１４に示すように、確かに、表面荒れも観察されず非常に平滑であった。
図２０はこのときのＳｉＧｅ／Ｓｉ界面を示す。この注入条件では、マイクロキャビティがＳｉＧｅ／Ｓｉ界面で大きく成長するようなことはない。この注入条件で歪緩和したＳｉＧｅ膜の（２２４）面をＸＲＤ解析すると、ＳｉＧｅ膜の緩和率が８０．１％と十分に緩和しており、図１７に示すように結晶性も良好であることがわかる。
【００５１】
（比較例４）
次に、比較例１〜３、実施例１と同様の前処理を施したｐ型シリコン（１００）基板上に、低圧気相成長（ＬＰＣＶＤ）装置を用いゲルマン（ＧｅＨ４）とシラン（ＳｉＨ４）を原料に、Ｇｅ濃度２３．６％の第一のＳｉＧｅ膜を仮想格子状に１４３ｎｍの膜厚になるまで５００℃にてエピタキシャル成長した。
このときのＳｉＧｅ膜の規格化弾性歪エネルギーは０．０７９であり、臨界膜厚以下（すなわち規格化弾性歪エネルギーが０．２６６以下）の条件である。
この歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー２１ＫｅＶ、３×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン注入を行った。
この注入条件において水素イオンのピーク深さＲｐは、モンテカルロシミュレーションによればＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ１１４ｎｍの位置になる（図１２参照）。この水素イオン注入された基板を、Ｎ２雰囲気のファーネス装置で８００℃、１０分間アニールした。
このときの（Ｒｐ，ＵＳｉＧｅ）は、図１のＲｐ−ＵＳｉＧｅ図における（１１４ｎｍ、０．０７９）の点であり、「低緩和」領域内の位置であることになる。
【００５２】
歪緩和されたＳｉＧｅ膜表面をＮｏｍａｒｓｋｉ顕微鏡で観察すると、図１５に示すように、確かに、表面荒れも観察されず、非常に平滑であった。
しかし、歪緩和したＳｉＧｅ膜の（２２４）面をＸＲＤ解析すると、図１７に示すようにＳｉＧｅ膜の緩和率は８．７％しかなかった。
【００５３】
このように水素イオン注入の注入量が３×１０１６Ｈ＋／ｃｍ２の場合におけるＲｐ−ＵＳｉＧｅ図（図１）の「表面荒れ」、「最適条件」、「低緩和」の各領域と格子歪の緩和率、結晶性、及び表面平滑性の相関が確かめられた。
【００５４】
次に、イオン注入量が２×１０１６Ｈ＋／ｃｍ２である場合のＲｐ−ＵＳｉＧｅ図である図１において、「表面荒れ」「最適条件」「低緩和」の各領域の改質条件について検討した。
【００５５】
（比較例５）
前処理として硫酸ボイルとＳＣ−２洗浄を行い、５％希フッ酸にて基板表面の自然酸化膜の除去を行ったｐ型シリコン（１００）基板上に、低圧気相成長（ＬＰＣＶＤ）装置を用いゲルマン（ＧｅＨ４）とシラン（ＳｉＨ４）を原料に、Ｇｅ濃度２８．８％の第一のＳｉＧｅ膜を仮想格子状に２４８ｎｍの膜厚になるまで５００℃にてエピタキシャル成長した。
このときのＳｉＧｅ膜の規格化弾性歪エネルギーは０．２０６であり、臨界膜厚以下（すなわち規格化弾性歪エネルギーが０．２６６以下）の条件である。
続いて、歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー２５ＫｅＶ、ドーズ量２×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン注入を行った。
この注入条件では水素イオンのピーク深さＲｐは、モンテカルロシミュレーションによってＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ４３ｎｍに位置することがわかる（図１２参照）。
この水素イオン注入された基板を、Ｎ２雰囲気のファーネス装置で８００℃、１０分間アニールした。
このときの（Ｒｐ，ＵＳｉＧｅ）は、図２のＲｐ−ＵＳｉＧｅ図における（４３ｎｍ、０．２０６）の点であり、「最適条件」領域よりもＳｉＧｅ／Ｓｉ界面に近い位置である「表面荒れ」領域にあることになる。
【００５６】
歪緩和されたＳｉＧｅ膜表面をＮｏｍａｒｓｋｉ顕微鏡で観察すると、確かに局所的なＳｉＧｅ膜のＳｉ基板からの剥がれが原因による表面荒れが顕著に観察された。この条件で歪緩和したＳｉＧｅ膜の（２２４）面をＸＲＤ解析すると、ＳｉＧｅ膜の緩和率は８５．５％と十分に緩和しているが結晶性は非常に悪かった。
【００５７】
（実施例２）
比較例５と同じ前処理を施したｐ型シリコン（１００）基板上に、Ｇｅ濃度２８．８％の第一のＳｉＧｅ膜を仮想格子状に２４８ｎｍの膜厚になるまで５００℃にてエピタキシャル成長した基板を用いた。
この歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー２７ＫｅＶ、水素イオン注入量（ドーズ量）２×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン注入を行った。
この注入条件では水素イオンのピーク深さＲｐは、モンテカルロシミュレーションによりＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ６５ｎｍの位置になる（図１２参照）。
続いて水素イオン注入された基板を、Ｎ２雰囲気のファーネス装置で８００℃、１０分間アニールした。
このときの（Ｒｐ，ＵＳｉＧｅ）は、図２のＲｐ−ＵＳｉＧｅ図における（６５ｎｍ、０．２０６）の点であり、「最適条件」領域内の位置であることになる。
歪緩和されたＳｉＧｅ膜表面をＮｏｍａｒｓｋｉ顕微鏡で観察すると、確かに、表面荒れが観察されず、非常に平滑であった。
この条件で歪緩和したＳｉＧｅ膜の（２２４）面をＸＲＤ解析すると、ＳｉＧｅ膜の緩和率が７６．８％と十分に緩和しており、結晶性も良好であることがわかる。
【００５８】
（比較例６）
次に、比較例５および実施例２と同様の前処理を施し、同様のＳｉＧｅ膜をエピタキシャル成長させて歪ＳｉＧｅ／Ｓｉ基板を形成し、この歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー３０ＫｅＶ、水素イオン注入量（ドーズ量）２×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン注入を行った。
この注入条件では水素イオンのピーク深さＲｐは、モンテカルロシミュレーションによりＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ９３ｎｍの位置になる（図１２参照）。
続いて水素イオン注入された基板を、Ｎ２雰囲気のファーネス装置で８００℃、１０分間アニールした。
このときの（Ｒｐ，ＵＳｉＧｅ）は、図２のＲｐ−ＵＳｉＧｅ図における（９３ｎｍ、０．２０６）の点であり、「低緩和」領域内の位置であることになる。
【００５９】
歪緩和されたＳｉＧｅ膜表面をＮｏｍａｒｓｋｉ顕微鏡で観察すると、確かに、表面荒れが観察されず、非常に平滑であった。
しかしこの条件で歪緩和したＳｉＧｅ膜の（２２４）面をＸＲＤ解析すると、ＳｉＧｅ膜の緩和率が５２．１％しか緩和していなかった。
このように、水素イオン注入の注入量が２×１０１６Ｈ＋／ｃｍ２の場合におけるＲｐ−ＵＳｉＧｅ図（図２）の表面荒れ、最適条件、低緩和の各領域と格子歪の緩和率、結晶性、及び表面平滑性の相関が確かめられた。
【００６０】
次に、イオン注入量が４×１０１６Ｈ＋／ｃｍ２である場合のＲｐ−ＵＳｉＧｅ図である図３において、「表面荒れ」「最適条件」「低緩和」の各領域の改質条件について検討した。
【００６１】
（比較例７）
前処理として硫酸ボイルとＳＣ−２洗浄を行い、５％希フッ酸にて基板表面の自然酸化膜の除去を行ったｐ型シリコン（１００）基板上に、低圧気相成長（ＬＰＣＶＤ）装置を用いゲルマン（ＧｅＨ４）とシラン（ＳｉＨ４）を原料に、Ｇｅ濃度１９．４％の第一のＳｉＧｅ膜を仮想格子状に３００ｎｍの膜厚になるまで５００℃にてエピタキシャル成長した。
このときのＳｉＧｅ膜の規格化弾性歪エネルギーは０．１１３であり、臨界膜厚以下（すなわち規格化弾性歪エネルギーが０．２６６以下）の条件である。
続いて、この歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー２８ＫｅＶ、４×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン注入を行った。
この注入条件での水素イオンのピーク深さＲｐは、モンテカルロシミュレーションによりＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ２７ｎｍ入った位置になる（図１２参照）。
続いてこの水素イオン注入された基板を、Ｎ２雰囲気のファーネス装置で８００℃、１０分間アニールした。
このときの（Ｒｐ，ＵＳｉＧｅ）は、図３のＲｐ−ＵＳｉＧｅ図における（２７ｎｍ、０．１１３）の点であり、「最適条件」領域よりもＳｉＧｅ／Ｓｉ界面に近い位置である「表面荒れ」領域にあることになる。
【００６２】
歪緩和されたＳｉＧｅ膜表面をＮｏｍａｒｓｋｉ顕微鏡で観察すると、確かに局所的なＳｉＧｅ膜のＳｉ基板からの剥がれが原因による表面荒れが顕著に観察された。この条件で歪緩和したＳｉＧｅ膜の（２２４）面をＸＲＤ解析すると、ＳｉＧｅ膜の緩和率は８５．３％と十分に緩和しているが結晶性は非常に悪かった。
【００６３】
（実施例３）
次に、比較例７と同様の前処理を施し、同様のＳｉＧｅ膜をエピタキシャル成長させて歪ＳｉＧｅ／Ｓｉ基板を形成し、この歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー３３ＫｅＶ、水素イオン注入量（ドーズ量）４×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン注入を行った。
この注入条件での水素イオンのピーク深さＲｐは、モンテカルロシミュレーションによりＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ７１ｎｍ入った位置になる（図１２参照）。
続いて水素イオン注入された基板を、Ｎ２雰囲気のファーネス装置で８００℃、１０分間アニールした。
このときの（Ｒｐ，ＵＳｉＧｅ）は、図３のＲｐ−ＵＳｉＧｅ図における（７１ｎｍ、０．１１３）の点であり、「最適条件」領域内の位置であることになる。
【００６４】
歪緩和されたＳｉＧｅ膜表面をＮｏｍａｒｓｋｉ顕微鏡で観察すると、確かに、表面荒れが観察されず、非常に平滑であった。
この条件で歪緩和したＳｉＧｅ膜の（２２４）面をＸＲＤ解析すると、ＳｉＧｅ膜の緩和率が８１．３％と十分に緩和しており、結晶性も良好であることがわかる。
【００６５】
（比較例８）
次に、比較例７および実施例３と同様の前処理、同様のＳｉＧｅ膜をエピタキシャル成長させて歪ＳｉＧｅ／Ｓｉ基板を形成し、この歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー３７Ｋｅｖ、水素イオン注入量（ドーズ量）４×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン注入を行った。
この注入条件では水素イオンのピーク深さＲｐは、モンテカルロシミュレーションによりＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ９８ｎｍの位置になる（図１２参照）。
続いて水素イオン注入された基板を、Ｎ２雰囲気のファーネス装置で８００℃、１０分間アニールした。
このときの（Ｒｐ，ＵＳｉＧｅ）は、図３のＲｐ−ＵＳｉＧｅ図における（９８ｎｍ、０．１１３）の点であり、「低緩和」領域内の位置であることになる。
【００６６】
歪緩和されたＳｉＧｅ膜表面をＮｏｍａｒｓｋｉ顕微鏡で観察すると、確かに表面荒れも観察されず、非常に平滑であった。しかし、歪緩和したＳｉＧｅ膜の（２２４）面をＸＲＤ解析すると、ＳｉＧｅ膜の緩和率は６６．５％しかないことがわかった。
【００６７】
このように、水素イオン注入の注入量が４×１０１６Ｈ＋／ｃｍ２の場合におけるＲｐ−ＵＳｉＧｅ図（図３）の表面荒れ、最適条件、低緩和の各領域と格子歪の緩和率、結晶性、及び表面平滑性の相関が確かめられた。
【００６８】
これまでの実施例および比較例ではＳｉ基板上にＳｉＧｅ膜を形成したものを用いたが、Ｓｉ基板を用いる代わりに、表面層が単結晶Ｓｉ膜からなるＳＯＩ基板を用いても同様の結果が得られた。ただし、ＳＯＩ基板を用いる場合は、表面層Ｓｉ膜厚が、Ｓｉ基板内に存在するＲｐとＳｉＧｅ／Ｓｉ界面の距離よりも厚くしておく必要があり、具体的にはＲｐの２倍程度の厚さがあることが望ましい。
【００６９】
実施形態２
図５は、本発明の他の一実施形態である半導体基板の改質方法の工程を説明する図である。ここでは、表面保護膜の影響を検討した。
まずＳｉ基板１上にＧｅ濃度２４．６％の第一のＳｉＧｅ膜２を仮想格子状に１４３ｎｍの膜厚になるまで５００℃にてエピタキシャル成長し歪ＳｉＧｅ／Ｓｉ基板を形成した（図５（ａ））。
【００７０】
この第一のＳｉＧｅ膜上に酸化膜６を２０ｎｍの膜厚になるまで成膜した後、歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー１７ＫｅＶ、水素イオン注入量（ドーズ量）３×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン３のイオン注入を行った（図５（ｂ））。このときの水素イオンのピーク深さＲｐは、ＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ５７ｎｍの位置である。
【００７１】
水素イオン注入後、酸化膜６をフッ酸（ＨＦ）処理などで除去した後、この水素イオン注入された基板をＮ２雰囲気のファーネス装置で８００℃、１０分間アニールした（図５（ｃ））。
このときの（Ｒｐ、ＵＳｉＧｅ）は、図１の「最適条件」の範囲内である。この条件で歪緩和したＳｉＧｅ膜の（−２−２　４）面をＸＲＤ解析すると、ＳｉＧｅ膜の緩和率が７７．４％と十分に緩和しており、図２１に示すように結晶性も良好であることがわかった。
【００７２】
したがって、イオン注入の際に、酸化膜を形成することにより、ＳｉＧｅ膜の改質だけでなく、水素イオン注入時にＳｉＧｅ膜に不純物が混入することを防ぐことができる。
なお、保護膜は酸化膜に限らず、例えば窒化膜や酸窒化膜でも同様の効果を得ることができる。
【００７３】
実施形態３
次に、本発明の改質方法におけるアニール処理の雰囲気ガスの影響について検討した。
実施形態１や実施形態２ではイオン注入後のアニール処理でＮ２を雰囲気ガスとして用いたが、Ｎ２に代えてＡｒ、Ｈ２を用いえ同様の改質を行った。しかしながら、これらのガスの種類によってはＳｉＧｅ膜の緩和率や表面形態に差は見られなかった。すなわち、アニール処理の雰囲気ガスとして、Ｎ２、Ａｒ、Ｈ２のいずれでもよいことがわかった。
【００７４】
たとえば、Ｇｅ濃度１９．７％の第一のＳｉＧｅ膜を仮想格子状に２５０ｎｍの膜厚になるまで５００℃にてエピタキシャル成長し、歪ＳｉＧｅ／Ｓｉ基板を形成した。この歪ＳｉＧｅ／Ｓｉ基板（規格化弾性歪エネルギー：０．０９７）にＲｐ−ＵＳｉＧｅ図の「最適条件」の範囲内で水素イオン注入処理を行い、Ａｒ雰囲気で８００℃、１０分アニールした。このときの歪緩和されたＳｉＧｅ膜表面をＮｏｍａｒｓｋｉ顕微鏡で観察すると図２２に示すように、表面荒れも観察されず、平滑であった。
また、このＳｉＧｅ膜の（−２−２　４）面をＸＲＤ解析すると、ＳｉＧｅ膜の緩和率が８１．２％と十分に歪緩和できており、図２４に示すように結晶性も良好であることがわかった。
【００７５】
同様に、Ｇｅ濃度２４．１％の第一のＳｉＧｅ膜を仮想格子状に３０４ｎｍの膜厚になるまで５００℃にてエピタキシャル成長した歪ＳｉＧｅ／Ｓｉ基板を形成した。この歪ＳｉＧｅ／Ｓｉ基板（規格化弾性歪エネルギー：０．１７７）を最適条件の範囲内で水素イオン注入し、Ｈ２雰囲気で８００℃、１０分間アニールした。このときの歪緩和されたＳｉＧｅ膜表面をＮｏｍａｒｓｋｉ顕微鏡で観察すると図２３に示すように表面荒れも観察されず、非常に平滑であった。
また、このＳｉＧｅ膜の（−２−２　４）面をＸＲＤ解析すると、ＳｉＧｅ膜の緩和率が７７．９％と十分に歪緩和できており、図２５に示すように結晶性も良好であることがわかった。
【００７６】
実施形態４
図６は、本発明の他の一実施形態である半導体基板の改質方法の工程を説明する図である。ここでは、ＳｉＧｅ膜の上にさらに半導体膜を形成したときの影響を検討した。
【００７７】
まず、Ｇｅ濃度２８．８％の第一のＳｉＧｅ膜を仮想格子状に１５８ｎｍの膜厚になるまで５００℃にてエピタキシャル成長した歪ＳｉＧｅ／Ｓｉ基板を形成した（図６（ａ））。この歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー１８ＫｅＶ、水素イオン注入量（ドーズ量）３×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン３のイオン注入を行った（図６（ｂ））。このイオン注入条件による水素イオンのピーク深さＲｐは、ＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ７２ｎｍの位置である。
続いて水素イオン注入された基板をＮ２雰囲気のファーネス装置で８００℃、１０分間アニールした（図６（ｃ））。このときの（Ｒｐ、ＵＳｉＧｅ）の値は、図１の「最適条件」の範囲内である。この条件で歪緩和したＳｉＧｅ膜の（−２−２４）面をＸＲＤ解析すると、図１６に示すようにＳｉＧｅ膜の緩和率が８０．１％と十分に緩和しており、結晶性も良好であることがわかった。
【００７８】
続いて歪緩和されたＳｉＧｅ膜上に、Ｇｅ濃度３０％の第二のＳｉＧｅ膜を仮想格子状に３００ｎｍの膜厚になるまで５００℃でエピタキシャル成長した（図６（ｄ））。これにより第一と第二のＳｉＧｅ膜の合計膜厚は４５８ｎｍにすることができる。
このように歪緩和したＳｉＧｅ膜上に第二のＳｉＧｅ膜を積層することにより、たとえば電源電圧が高い条件のＣＭＯＳデバイスで、空乏層領域の広がりがミスフィット転位の存在する第一のＳｉＧｅ膜とＳｉ基板の界面にまで到達することができ、これにより接合リーク電流を防ぐことができる。
【００７９】
実施形態５
図７は、本発明の他の一実施形態である半導体基板の改質方法の工程を説明する図である。ここでは、ＳｉＧｅ膜の上にＳｉ膜を形成したときの影響を検討した。
【００８０】
Ｇｅ濃度２８．８％の第一のＳｉＧｅ膜を仮想格子状に１５８ｎｍの膜厚になるまで５００℃にてエピタキシャル成長した歪ＳｉＧｅ／Ｓｉ基板を形成した（図７（ａ））。この歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー１８ＫｅＶ、水素イオン注入量（ドーズ量）３×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオン３のイオン注入を行った（図７（ｂ））。このイオン注入条件による水素イオンのピーク深さＲｐは、ＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ７２ｎｍの位置である。
【００８１】
続いて水素イオン注入された基板をＮ２雰囲気のファーネス装置で８００℃、１０分間アニールした（図７（ｃ））。このときの（Ｒｐ、ＵＳｉＧｅ）の値は、図１の「最適条件」の範囲内である。この条件で歪緩和したＳｉＧｅ膜の（−２−２４）面をＸＲＤ解析すると、ＳｉＧｅ膜の緩和率が８０．１％と十分に緩和しており、図１７に示すように結晶性も良好であることがわかった。
【００８２】
続いて歪緩和されたＳｉＧｅ膜上に、Ｇｅ濃度３０％の第二のＳｉＧｅ膜を仮想格子状に３００ｎｍの膜厚になるまで５００℃でエピタキシャル成長した後、さらにＳｉ膜を仮想格子状に２０ｎｍの膜厚になるまで成長した（図７（ｄ））。この第二のＳｉＧｅ膜上に形成されたＳｉ薄膜は仮想格子状に形成されているため、より格子定数の大きい歪緩和した第二のＳｉＧｅ膜に格子が引っ張られることになり、Ｓｉ薄膜中の電子や正孔の移動度が向上することになる。
【００８３】
実施形態６
次に、実施形態５と同様のＳｉ薄膜にＭＯＳデバイスを形成して、デバイス性能を確認した。
まず、Ｇｅ濃度２８．８％の第一のＳｉＧｅ膜を仮想格子状に１５８ｎｍの膜厚になるまで５００℃にてエピタキシャル成長し、歪ＳｉＧｅ／Ｓｉ基板を形成し、この歪ＳｉＧｅ／Ｓｉ基板へ注入エネルギー１８ＫｅＶ、水素イオン注入量（ドーズ量）３×１０１６Ｈ＋／ｃｍ２、チルト角７°の条件にて水素イオンのイオン注入を行った。
このイオン注入条件による水素イオンのピーク深さＲｐは、ＳｉＧｅ／Ｓｉ界面からＳｉ基板側へ７２ｎｍの位置である。
続いて水素イオン注入された基板をＮ２雰囲気のファーネス装置で８００℃、１０分間アニールした。このときの（Ｒｐ、ＵＳｉＧｅ）の値は、図１の「最適条件」の範囲内である。このようにして十分に歪緩和したＳｉＧｅ膜上に、Ｇｅ濃度３０％の第二のＳｉＧｅ膜を３００ｎｍ成膜し、その上にＳｉを仮想格子状に２０ｎｍの膜厚になるまで成長することにより歪Ｓｉ／ＳｉＧｅ／Ｓｉ基板を形成した。
【００８４】
続いて、歪Ｓｉ／ＳｉＧｅ／Ｓｉ基板上に図２６に示す構造のＰＭＯＳを形成した。図において１はＳｉ基板、２はＳｉＧｅ膜、８はＳｉ膜であり、上述した手順で形成されたものである。この基板にゲート酸化膜１１、ゲート電極１０がパターン形成され、これをマスクに自己整合的にボロンをイオン注入した後、熱拡散することによりソース１３、ドレイン１４が形成され、さらにサイドウォール１２が形成されることによりＰＭＯＳが形成された。
【００８５】
歪Ｓｉ／ＳｉＧｅ／Ｓｉ基板は、「最適条件」で歪緩和されたＳｉＧｅ膜上に上層Ｓｉ薄膜を成長しているため、上層Ｓｉ薄膜には引っ張り歪が発生する。また、歪Ｓｉ／ＳｉＧｅ界面も平滑できれいである。そのため、図２７に示すように、Ｉｄ−Ｖｄ特性は通常のＳｉ基板のＰＭＯＳに比べドレイン電流が増加しており、また、図２８に示すようにＧｍ−Ｖｇ特性でもＧｍの最大値が通常のＳｉ基板のＰＭＯＳよりも大きくなっている。このことから、キャリア（ここでは正孔）の移動度が上昇していることが確認できた。
【００８６】
【発明の効果】
以上、説明したように、本発明によれば、弾性歪エネルギーＵＳｉＧｅとピーク深さＲｐとイオン注入量の３つのパラメータにより、所定の良好な改質条件の範囲を表現できることを見出したので、これを用いてＧｅ濃度やＳｉＧｅ膜厚条件に応じた最適水素イオン注入条件を決定することができ、良質な表面形態、結晶性と十分な緩和率を持つ歪緩和ＳｉＧｅ膜を形成することができる。
【００８７】
そして、歪緩和ＳｉＧｅ膜の上にＳｉ薄膜を形成することにより、従来のＳｉ基板に比べキャリア移動度を大きくしたＳｉ基板を提供することができ、優れた半導体装置を作ることが可能となる。
【図面の簡単な説明】
【図１】Ｓｉ／ＳｉＧｅ基板にドーズ量３×１０１６　Ｈ＋／ｃｍ２で水素イオン注入するときの良好な改質条件の範囲を示す水素イオンピーク位置深さＲｐと規格化弾性歪エネルギーＵＳｉＧｅとの関係図。
【図２】Ｓｉ／ＳｉＧｅ基板にドーズ量２×１０１６　Ｈ＋／ｃｍ２で水素イオン注入するときの良好な改質条件の範囲を示す水素イオンピーク位置深さＲｐと規格化弾性歪エネルギーＵＳｉＧｅとの関係図。
【図３】Ｓｉ／ＳｉＧｅ基板にドーズ量４×１０１６　Ｈ＋／ｃｍ２で水素イオン注入するときの良好な改質条件の範囲を示す水素イオンピーク位置深さＲｐと規格化弾性歪エネルギーＵＳｉＧｅとの関係図。
【図４】本発明の一実施形態である半導体基板の改質方法の工程を説明する図。
【図５】本発明の他の一実施形態である半導体基板の改質方法の工程を説明する図（保護膜を形成する場合）。
【図６】本発明の他の一実施形態である半導体基板の改質方法の工程を説明する図（ＳｉＧｅ膜の上にさらにＳｉＧｅ膜を積層する場合）。
【図７】本発明の他の一実施形態である半導体基板の改質方法の工程を説明する図（ＳｉＧｅ膜の上にさらにＳｉ膜を形成する場合）。
【図８】Ｒｐ近傍に発生するマイクロキャビティを示すＴＥＭ写真。
【図９】イオン注入前のＳｉＧｅ膜の表面状態を示すＮｏｍａｒｓｋｉ顕微鏡写真（規格化弾性エネルギーＵＳｉＧｅが０．２６６以下の例）。
【図１０】イオン注入前のＳｉＧｅ膜の表面状態を示すＮｏｍａｒｓｋｉ顕微鏡写真（規格化弾性エネルギーＵＳｉＧｅが０．２６６を越えた例）。
【図１１】水素イオンピーク深さＲｐを求めるための、ＳＩＭＳデータとイオン注入プロファイルデータのモンテカルロシミュレーション結果との比較データを示す図。
【図１２】水素イオンピーク深さＲｐを求めるための、イオン注入エネルギーと水素イオンピーク深さとの関係を示す図。
【図１３】イオン注入後のＳｉＧｅ膜の表面状態を示すＮｏｍａｒｓｋｉ顕微鏡写真（歪緩和率は良好であるが表面荒れが見られるときの例）。
【図１４】イオン注入後のＳｉＧｅ膜の表面状態を示すＮｏｍａｒｓｋｉ顕微鏡写真（歪緩和率が良好であり、表面状態も平滑なときの例）。
【図１５】イオン注入後のＳｉＧｅ膜の表面状態を示すＮｏｍａｒｓｋｉ顕微鏡写真（歪緩和率が不十分であるが、表面状態は平滑なときの例）。
【図１６】イオン注入後のＳＩＧｅ膜のＸ線回折（ＸＲＤ）解析結果を示す図（歪緩和率は良好であるが表面荒れが見られるときの例）。
【図１７】イオン注入後のＳＩＧｅ膜のＸ線回折（ＸＲＤ）解析結果を示す図（歪緩和率が良好であり、表面状態も平滑なときの例）。
【図１８】イオン注入後のＳＩＧｅ膜のＸ線回折（ＸＲＤ）解析結果を示す図（歪緩和率が不十分であるが、表面状態は平滑なときの例）。
【図１９】イオン注入後のＳＩＧｅ膜の断面ＳＥＭ写真（歪緩和率は良好であるが表面荒れが見られるときの例）。
【図２０】イオン注入後のＳＩＧｅ膜の断面ＳＥＭ写真（歪緩和率が良好であり、表面状態も平滑なときの例）。
【図２１】酸化膜を形成してイオン注入した後のＳＩＧｅ膜のＸ線回折（ＸＲＤ）解析結果を示す図（歪緩和率が良好であり、表面状態が平滑なときの例）。
【図２２】イオン注入後にアルゴン雰囲気でアニール処理したＳｉＧｅ膜の表面状態を示すＮｏｍａｒｓｋｉ顕微鏡写真（歪緩和率が良好であり、表面状態も平滑なときの例）。
【図２３】イオン注入後に水素雰囲気でアニール処理したＳｉＧｅ膜の表面状態を示すＮｏｍａｒｓｋｉ顕微鏡写真（歪緩和率が良好であり、表面状態も平滑なときの例）。
【図２４】イオン注入後にアルゴン雰囲気でアニール処理したＳＩＧｅ膜のＸ線回折（ＸＲＤ）解析結果を示す図（歪緩和率が良好であり、表面状態も平滑なときの例）。
【図２５】イオン注入後に水素雰囲気でアニール処理したＳＩＧｅ膜のＸ線回折（ＸＲＤ）解析結果を示す図（歪緩和率が良好であり、表面状態も平滑なときの例）。
【図２６】Ｓｉ／ＳｉＧｅ／Ｓｉ基板の上層Ｓｉ膜上に形成されたＰＭＯＳトランジスタの構成を示す図。
【図２７】図２６のＰＭＯＳトランジスタとＳｉ基板上のＰＭＯＳトランジスタとのＩｄ−Ｖｄ特性を示す図。
【図２８】図２６のＰＭＯＳトランジスタとＳｉ基板上のＰＭＯＳトランジスタとのＧｍ−Ｖｇ特性を示す図。
【符号の説明】
１：　Ｓｉ基板
２：　ＳｉＧｅ膜
３：　水素イオン
５：微小空孔
６：酸化膜
７：第二のＳｉＧｅ膜
８：上層Ｓｉ膜
９：マイクロキャビティ
１０：ゲート電極（ポリシリコン）
１１：ゲート酸化膜
１２：サイドウォール
１３：ソース
１４：ドレイン
【図１】
2004079912.tif 000005
【図２】
2004079912.tif 000006
【図３】
2004079912.tif 000007
【図４】
2004079912.tif 000008
【図５】
2004079912.tif 000009
【図６】
2004079912.tif 000010
【図７】
2004079912.tif 000011
【図８】
2004079912.tif 000012
【図９】
2004079912.tif 000013
【図１０】
2004079912.tif 000014
【図１１】
2004079912.tif 000015
【図１２】
2004079912.tif 000016
【図１３】
2004079912.tif 000017
【図１４】
2004079912.tif 000018
【図１５】
2004079912.tif 000019
【図１６】
2004079912.tif 000020
【図１７】
2004079912.tif 000021
【図１８】
2004079912.tif 000022
【図１９】
2004079912.tif 000023
【図２０】
2004079912.tif 000024
【図２１】
2004079912.tif 000025
【図２２】
2004079912.tif 000026
【図２３】
2004079912.tif 000027
【図２４】
2004079912.tif 000028
【図２５】
2004079912.tif 000029
【図２６】
2004079912.tif 000030
【図２７】
2004079912.tif 000031
【図２８】
2004079912.tif 000032