(57)【要約】【課題】本発明は、基板と半導体素子とを低エネルギーで容易に剥離できるようにした半導体基板の製造方法を提供することを目的とする。【解決手段】第１の基板１０上にゲッター層を形成した後、このゲッター層１２にガスを吸着させ、続いて、このゲッター層１２の上にガスバリア層１３，半導体素子を順に形成する。そして、この半導体素子の形成された面と反対の基板面側から、ゲッター層１２の吸収波長を有する光５３を照射してアニールする。これにより、ゲッター層１２からの脱離ガスにより、ゲッター層１２とガスバリア層１３との間に空間が形成され、層１２，１３の密着性が低下される。この後、半導体素子を第１の基板１０から剥離し、樹脂基板等の第２の基板に転写する。【選択図】  図６
2004253461.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上にゲッター層を形成する工程と、
前記ゲッター層にガスを吸着させる工程と、
前記ゲッター層の上にガスバリア層を形成する工程と、
前記ガスバリア層の上に半導体素子を形成する工程と、
前記半導体素子の形成された面と反対の基板面側から、前記ゲッター層の吸収波長を有する光を照射してアニールする工程と、
前記半導体素子を前記第１の基板から剥離する工程と、
剥離された前記半導体素子を第２の基板に転写する工程とを備えたことを特徴とする、半導体基板の製造方法。
【請求項２】
前記第２の基板が樹脂基板からなることを特徴とする、請求項１記載の半導体基板の製造方法。
【請求項３】
前記ゲッター層に吸着させるガスは、水素又は水蒸気の内の少なくとも一つを含むことを特徴とする、請求項１又は２記載の半導体基板の製造方法。
【請求項４】
前記ゲッター層にガスを吸着させる工程は、減圧雰囲気下で行なわれることを特徴とする、請求項１〜３のいずれかの項に記載の半導体基板の製造方法。
【請求項５】
前記ガスバリア層は、アルミニウム、銅、銀、金の内の少なくとも一つを含むことを特徴とする、請求項１〜４のいずれかの項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）等からなる半導体素子を備えた半導体基板の製造方法に関するものである。
【０００２】
【従来の技術】
液晶装置、エレクトロルミネッセンス（ＥＬ）装置等の表示装置として、マトリクス状に配置された多数の画素を、画素毎に駆動するために、各画素に薄膜半導体装置である薄膜トランジスタ（ＴＦＴ）を設けたアクティブマトリクス型の表示装置が知られている。かかる用途に用いられるＴＦＴとしては、多結晶シリコン（ｐ−Ｓｉ）ＴＦＴが広く用いられている。
ところで、近年、このようなデバイスの分野では、携帯用途として薄型・軽量化が求められており、その１つの方法として、デバイスを樹脂基板上に形成することが提案されている。しかしながら、樹脂基板は耐熱性及び耐薬品性が低いため、樹脂基板上に直接単結晶又は多結晶シリコンを形成することは困難である。
【０００３】
そこで、Ｓ．Ｕｔｕｎｏｍｉｙａ等は、下記の非特許文献１において、剥離技術を用いた新しいＴＦＴ形成方法を提案した。この方法では、まず、ガラス等のリジッドな基板の上に水素リッチな非晶質シリコン（ａ−Ｓｉ）膜からなる犠牲層を形成し、続いて、この犠牲層の上にＴＦＴを形成する。そして、裏面からレーザニールを行ないアブレーションさせて基板とＴＦＴとの間の密着性を低下させ、基板からＴＦＴを剥離する。その後、樹脂基板上に上述のＴＦＴを貼り合わせて半導体基板を構成する。
【０００４】
【非特許文献１】
“ＳＵＦＴＬＡ”，Ｓ．Ｕｔｕｎｏｍｉｙａ  ｅｔ．ａｌ．，ＡＭ−ＬＣＤ’０２，ｐ．３７−ｐ．４０（２００２）
【０００５】
【発明が解決しようとする課題】
しかしながら、上述の方法では、
（１）レーザで基板全面のａ−Ｓｉを裏面から完全に融解する必要があり大出力のエキシマレーザ等が必要となる。しかもａ−Ｓｉを融解させるにはレーザの照射領域を狭め、重ね合わせて基板全面を照射する必要り、装置コストは高く、処理時間も長い。
（２）レーザの不安定性や膜質の不均一性が原因でアブレーションの再現性が低い。
（３）アブレーション時に飛び出てくる水素により密着性の低下が期待されるが、剥離を生じる程の密着性低減効果はない。
【０００６】
本発明はこのような課題に鑑み創案されたものであり、基板と半導体素子とを低エネルギーで容易に剥離できるようにした半導体基板の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明の半導体基板の製造方法は、第１の基板上にゲッター層を形成する工程と、前記ゲッター層にガスを吸着させる工程と、前記ゲッター層の上にガスバリア層を形成する工程と、前記ガスバリア層の上に半導体素子を形成する工程と、前記半導体素子の形成された面と反対の基板面側から、前記ゲッター層の吸収波長を有するパルス光やフラッシュ光等の瞬間光を照射してアニールする工程と、前記半導体素子を前記第１の基板から剥離する工程と、剥離された前記半導体素子を第２の基板に転写する工程とを備えたことを特徴とする。
【０００８】
本製造方法では、ガスを吸着させたゲッター層の上にガスバリア層を形成しているため、基板裏面（即ち、第１の基板において半導体層の形成された面と反対側の面）からパルス光やフラッシュランプ光などの瞬間光を基板全面に照射してアニールすると、ゲッター層からガスが放出され、ゲッター層とガスバリア層との間に空間が形成される。そして、このような空間により、ガスバリア層とゲッター層との間の密着性が低下し、第１の基板から半導体素子を容易に剥離可能となる。このように本製造方法によれば、レーザブレーションにより犠牲層を融解させる従来の方法に比べて、簡便且つ確実に第１の基板と半導体素子との密着性を大きく低下させることができる。このため、レーザや膜質の不安定要因に左右されることがなく、製造歩留まりを高めることができる。また、ゲッター層から脱離したガスはガスバリア層により遮蔽され、ゲッター層とガスバリア層との間の空間形成に利用されるため、上層側の半導体素子に対してダメージを与えることはない。
【０００９】
なお、半導体素子を転写される第２の基板としては、樹脂基板を用いることができ、これにより、薄型・軽量且つ柔軟性に富んだ半導体基板を製造することができる。
【００１０】
ところで、前記ゲッター層に吸着させるガスには、水素又は水蒸気の内の少なくとも一つが含まれることが望ましい。このようなガスを吸着ガスとして用いた場合、第１の光照射によりゲッター層から前記ガスが脱離する際に分離生成された水素が、ガスバリア層を透過して半導体層のダングリングボンドを終端するため、高性能なＴＦＴが得られる。
【００１１】
また、脱離ガスによるＴＦＴの破壊を防止するために、ゲッター層にガスを吸着させる工程は、ゲッター層へのガスの吸着量を制御可能な程度に減圧された状態で行なうことが望ましい。
さらに、ガスバリア層は、脱離ガスを閉じ込めることのできる材料であればどのようなものでもよいが、特に、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）等の熱伝導率の高い材料を含むことで、光照射によりアニールされたゲッター層の熱を効率よく拡散させることができるため、好ましい。
【００１２】
【発明の実施の形態】
以下、図面を参照しながら本発明の半導体装置の製造方法について説明する。
図１〜図６はいずれも、本実施形態の半導体装置（薄膜トランジスタ；ＴＦＴ）の製造方法を工程順に示す概略断面図である。なお、各図において、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００１３】
はじめに、図１（ａ）に示すように、超音波洗浄等により清浄化したガラス基板（第１の基板）１０を用意した後、基板温度が１５０〜４５０℃となる条件下で、ガラス基板１０の全面に、シリコン酸化膜等の絶縁膜からなる緩衝膜１１をプラズマＣＶＤ法等により、例えば５００ｎｍ程度の厚さに成膜する（第１の緩衝層形成工程）。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適である。
【００１４】
次に、図１（ｂ）に示すように、ガスを吸着させるためのゲッター層１２をスパッタリング等により基板全面に１００ｎｍ程度の厚さに形成し（ゲッター層形成工程）、続いて、図１（ｃ）に示すように、基板１０を減圧雰囲気下でガス５１に曝し、ゲッター層１２に前記ガス５１を吸着させる（ガス吸着工程）。
なお、ゲッター層１２には、例えばＢａ、Ｎｉ、Ｗ、Ｔｉ、Ｖ、Ｚｒ、Ａｌ、Ａｇ、Ａｕ、Ｍｇ、Ｃａ、Ｍｎ、Ｃｅ、Ｎｂ、Ｍｏ、Ｔａ、Ｔｈ等のゲッター作用を有する金属や、このような金属を少なくとも一種類以上含む金属化合物を用いることができる。また、吸着ガスとしては、例えば水素、水蒸気、酸素、窒素等を用いることができる。
【００１５】
次に、図１（ｄ）に示すように、ガス５１の吸着されたゲッター層１２の上にスパッタリング法やプラズマＣＶＤ法等により、ガスを透過させないガスバリア層１３を形成する（ガスバリア層形成工程）。このガスバリア層１３には、例えば、Ａｌ，Ｃｕ，Ａｇ，Ａｕ等の熱伝導率の高い金属を含む材料を用いることが好ましい。このような金属材料を用いることで、後述の第１のアニール工程により高温となったゲッター層１２の熱を効率よく拡散させることができる。
【００１６】
なお、図１（ｂ）〜図１（ｄ）に示した一連の工程は、同一のスパッタ装置若しくは蒸着装置により行なわれることが望ましい。具体的には、ゲッター層形成工程〜ガスバリア層形成工程を、Ｔｉ形成チャンバ、搬送装置、吸着ガス導入チャンバ、Ａｌ形成チャンバが減圧雰囲気下で互いに連結された成膜装置内で行ない、ゲッター層１２が大気に暴露されないようにする。これにより、ゲッター層へのガスの吸着量が制御可能となり、後述の第１のアニール工程においてＴＦＴの破壊を防止することができる。
【００１７】
次に、図２（ａ）に示すように、基板温度が１５０〜４５０℃となる条件下で、ガスバリア層１３の上に、シリコン酸化膜等の絶縁膜からなる緩衝膜１４をプラズマＣＶＤ法等により、例えば５００ｎｍ程度の厚さに成膜する（第２の緩衝層形成工程）。
次に、図２（ｂ）に示すように、基板温度が１５０°〜４５０°となる条件下で、緩衝膜１４を形成したガラス基板１０の全面に非晶質シリコン膜１５をプラズマＣＶＤ法等により４００ｎｍ程度の厚さに成膜する（非晶質半導体層形成工程）。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。
【００１８】
次に、図２（ｃ）に示すように、基板表面（基板１０において非晶質シリコン膜１５の形成された面）側からエキシマレーザを照射し、非晶質シリコン膜１５を結晶化する（第１のアニール工程）。
【００１９】
次に、図３（ａ）に示すように、多結晶化シリコン膜１６をフォトリソグラフィ技術により所望の形状にパターニングし（パターニング工程）、続いて、図３（ｂ）に示すように、このパターニングされた多結晶シリコン膜１６を覆うように基板１０全面に、例えば２１０℃以下の温度条件で、シリコン酸化膜，シリコン窒化膜等からなるゲート絶縁膜１７をプラズマＣＶＤ法等により、例えば７０ｎｍ程度の厚さに成膜する。なお、この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００２０】
次に、図４（ａ）に示すように、ゲート絶縁膜１７上であって多結晶シリコン膜１６に対向する位置に所定形状のゲート電極１８をパターン形成する。具体的には、ゲート絶縁膜１７を形成したガラス基板１０の全面に、スパッタリング法等により、導電性を有するアルミニウム、タンタル、モリブデン等の金属、又はこれらの金属のいずれかを主成分とする合金、若しくは多結晶シリコン等の導電膜を５００ｎｍ程度の厚さに成膜した後、該導電膜をフォトリソグラフィ技術により所定形状にパターニングする。
【００２１】
次に、図４（ｂ）に示すように、ゲート電極１８をマスクとして、多結晶シリコン膜１６に対し、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を打ち込み、ゲート電極１８に対して自己整合的に低濃度ソース領域１６ｂ、低濃度ドレイン領域１６ｃを形成する。ここで、ゲート電極１８の直下に位置し、不純物イオンが導入されなかった部分はチャネル領域１６ａとなる。
【００２２】
また、図４（ｃ）に示すように、ゲート電極１８より幅広のレジストマスク（図示略）を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で打ち込み、高濃度ソース領域１６ｄ、及び高濃度ドレイン領域１６ｅを形成する。これによりＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造のソース領域及びドレイン領域が形成される。
【００２３】
なお、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造のソース領域及びドレイン領域を形成する代わりに、低濃度の不純物の打ち込みを行わずにゲート電極１８より幅広のレジストマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域及びドレイン領域を形成しても良い。また、ゲート電極１８をマスクとして高濃度の不純物を打ち込み、セルフアライン構造のソース領域及びドレイン領域を形成しても良い。
【００２４】
次に、図５（ａ）に示すように、ゲート電極１８の表面側にＣＶＤ法等により、シリコン酸化膜等からなる層間絶縁膜１９を１０００ｎｍ程度の厚さに成膜する。この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００２５】
また、図５（ｂ）に示すように、所定のパターンのレジストマスク（図示略）を形成した後、該レジストマスクを介して層間絶縁膜１９のドライエッチングを行い、層間絶縁膜１９において高濃度ソース領域１６ｄ及び高濃度ドレイン領域１６ｅに対応する部分にコンタクトホール２０、２１をそれぞれ形成する。
【００２６】
さらに、図５（ｃ）に示すように、層間絶縁膜１９の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン、又はこれらの金属のいずれかを主成分とする合金、若しくは多結晶シリコンを主成分とする材料等の導電膜２２を、スパッタリング法等によりベタ状に成膜する。
【００２７】
続いて、導電膜２２をフォトリソグラフィ法によりパターニングし、図６（ａ）に示すような厚さ４００ｎｍ〜８００ｎｍのソース電極２３及びドレイン電極２４を形成する。
以上により、基板１０上に薄膜トランジスタ１を有する半導体素子（半導体集積回路）が形成される。
【００２８】
次に、図６（ｂ）に示すように、基板裏面側から能動層を形成する領域に瞬間光アニールを行なう（第２のアニール工程）。光源としては、例えばゲッター層１２が吸収する波長領域を有するパルスランプ、パルスレーザやフラッシュランプを用いることができる。
この工程により、ゲッター層１２は高温となり、ガス吸着工程においてゲッター層１２に吸着されたガスが放出される。そして、前記ゲッター層１２上には前記ガスバリア層１３が形成されているので、この脱離ガスによる圧力上昇により、前記ゲッター層１２と前記ガスバリア層１３との間に空間１２ａが形成され、ゲッター層１２とガスバリア層１３との間の密着性を低下させる。また、吸着ガス５１として水素又は水蒸気を用いた場合には、ゲッター層１２からガスが脱離する際に分解生成された水素が、ガスバリア層１３及び緩衝膜１４を透過して上層のシリコン膜１６のダングリングボンドを終端し膜質を向上させる。
【００２９】
この後、図７（ａ）に示すように、ウェットエッチングによりガスバリア層１３を除去し、緩衝膜１４上に形成された半導体素子を基板１０からダメージなく剥離する（剥離工程）。
そして、図７（ｂ）に示すように、剥離された前記半導体素子と樹脂基板（第２の基板）３１とを接着剤３０により貼り合わせる（転写工程）。
以上により、ｐ−ＳｉＴＦＴからなる半導体素子を備えた、薄型・軽量且つ柔軟性に富んだ半導体基板が構成される。
【００３０】
このような製造方法によれば、レーザブレーションにより犠牲層を融解させる従来の方法に比べて、簡便且つ確実に基板１０と半導体素子との密着性を大きく低下させることができる。このため、レーザや膜質の不安定要因に左右されることがなく、製造歩留まりを高めることができる。
【００３１】
また、ゲッター層１２に吸着させるガス５１として水素や水蒸気を用いることで、第２のアニール工程においてゲッター層１２からガスが脱離する際に分離した水素が、ガスバリア層１３及び緩衝膜１４を透過して多結晶シリコン膜１６のダングリングボンドを終端し、高性能なＴＦＴが得られる。
【００３２】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、前記実施形態では、ガスバリア層としてＡｌ等の熱伝導率の高い金属材料を用いたが、前記ガスバリア層はこのような金属材料に限定されず、インジウム錫酸化物（ＩＴＯ）等の半導体材料や絶縁材料を用いることも可能である。
【００３３】
また、前記実施形態では、半導体装置としてＮ型トランジスタを例に挙げて説明したが、Ｐ型トランジスタを製造する場合にも同様の工程を適用することができる。また、本実施形態の製造方法は、特に基板上に多数のＴＦＴを形成するアクティブマトリクス型の液晶装置やＥＬ装置等の表示装置を製造する場合に好適に適用することができる。
さらに、前記実施形態ではゲッター層１２を基板１０全体に形成した場合について説明したが、本薄膜トランジスタ１を透過型液晶表示装置に適用する場合は、剥離された前記半導体素子と樹脂基板（第２の基板）３１とを接着剤３０により貼り合わせる（転写工程）前にゲッター層１２とガスバリア層１３をエッチングすれば良い。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法を示す工程図である。
【図２】同、製造工程を示す工程図である。
【図３】同、製造工程を示す工程図である。
【図４】同、製造工程を示す工程図である。
【図５】同、製造工程を示す工程図である。
【図６】同、製造工程を示す工程図である。
【図７】同、製造工程を示す工程図である。
【符号の説明】
１０…基板（第１の基板）      １２…ゲッター層      １３…ガスバリア層１６…多結晶シリコン膜（半導体層）      ３１…樹脂基板（第２の基板）      ５３…光
【図１】
2004253461.tif 000003
【図２】
2004253461.tif 000004
【図３】
2004253461.tif 000005
【図４】
2004253461.tif 000006
【図５】
2004253461.tif 000007
【図６】
2004253461.tif 000008
【図７】
2004253461.tif 000009