(57)【要約】【課題】バンドギャップ基準電圧生成回路に使用されているトランジスタがモールド後にフィラーアタックを受けても出力基準電圧が変動しないようにする。【解決手段】出力ノードと接地ノードとの間に、第１の抵抗とダイオード接続した第１のＮＰＮトランジスタとを直列接続した回路と、第２の抵抗と第３の抵抗とダイオード接続した第２のＮＰＮトランジスタとを直列接続した回路とを並列に接続する。これと全く同一の回路を第４の抵抗、第３のＮＰＮトランジスタ、第５の抵抗、第６の抵抗、第４のＮＰＮトランジスタで構成する。第３のＮＰＮトランジスタのベース電位が第１のＮＰＮトランジスタのベース電位より高いときに、それらの電位差にほぼ比例した大きな電流を第１のＮＰＮトランジスタのベースに供給する第１の電圧−電流変換回路と、第４のＮＰＮトランジスタのベース電位が第２ＮＰＮトランジスタのベース電位より高いときに、それらの電位差にほぼ比例した大きな電流を第２のＮＰＮトランジスタのベースに供給する第２の電圧−電流変換回路を設ける。【選択図】  図１
2004280146.tif 000002
【特許請求の範囲】
【請求項１】
出力ノード（ＮＶｏｕｔ）と接地ノード（ＮＶｅｅ）との間に、第１の抵抗（Ｒ１）とダイオード接続した第１のＮＰＮトランジスタ（Ｔ１）とを該トランジスタのエミッタを接地ノード（ＮＶｅｅ）側にして直列接続した回路と、第２の抵抗（Ｒ２）と第３の抵抗（Ｒ３）とダイオード接続した第２のＮＰＮトランジスタ（Ｔ２）とを該トランジスタのエミッタを接地ノード（ＮＶｅｅ）側にしてこの順に直列接続した回路とを並列に接続し、更に前記第１のＮＰＮトランジスタ（Ｔ１）のコレクタを非反転入力端子に、前記第２の抵抗（Ｒ２）と第３の抵抗（Ｒ３）との相互接続ノードを反転入力端子に、出力端子を前記出力ノード（ＮＶｏｕｔ）にそれぞれ接続した演算増幅器（Ａ１）とからなるバンドギャップ基準電圧発生回路において、
前記第１の抵抗（Ｒ１）と同じ抵抗値を有する第４の抵抗（Ｒ１ａ）と前記第１のＮＰＮトランジスタ（Ｔ１）と同じ電気特性を有するダイオード接続された第３のＮＰＮトランジスタ（Ｔ１ａ）とを、該ＮＰＮトランジスタ（Ｔ１ａ）のエミッタを接地ノード（ＮＶｅｅ）側にして、前記出力ノード（ＮＶｏｕｔ）に現れる出力基準電圧（Ｖｏｕｔ）と同一の電圧の供給を受ける補助電源ノード（ＮＶｏｕｔａ）と接地ノード（ＮＶｅｅ）との間に直列に接続した第１の比較電圧発生回路（２１）と、
前記第３のＮＰＮトランジスタ（Ｔ１ａ）のベース電位が、前記第１のトランジスタ（Ｔ１）のベース電位より高いときにのみ、該２つのベース電位の差にほぼ比例する大きな電流を前記第１のトランジスタ（Ｔ１）のベースに供給することのできる第１の電圧−電流変換回路（２２）と、
前記第２の抵抗（Ｒ２）と同じ抵抗値を有する第５の抵抗（Ｒ２ａ）と前記第３の抵抗（Ｒ３）と同じ抵抗値を有する第６の抵抗（Ｒ３ａ）と前記第２のＮＰＮトランジスタ（Ｔ２）と同じ電気特性を有するダイオード接続された第４のＮＰＮトランジスタ（Ｔ２ａ）とを、該ＮＰＮトランジスタ（Ｔ２ａ）のエミッタを接地ノード（ＮＶｅｅ）側にして、前記補助電源ノード（ＮＶｏｕｔａ）と接地ノード（ＮＶｅｅ）との間に直列に接続した第２の比較電圧発生回路（３１）と、
前記第４のＮＰＮトランジスタ（Ｔ２ａ）のベース電位が、前記第２のトランジスタ（Ｔ２）のベース電位より高いときにのみ、該２つのベース電位の差にほぼ比例する大きな電流を前記第２のトランジスタ（Ｔ２）のベースに供給することのできる第２の電圧−電流変換回路（３２）とを、
更に追加した構成を有することを特徴とするバンドギャップ基準電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バンドギャップ基準電圧発生回路に関し、同回路に使用するトランジスタがモールド後にフィラーアタック等を受けてそのベース−エミッタ間電圧が正常動作時の値より低下した場合に、出力である基準電圧の変動を正常時の値に自動補正する補正回路を備えたバンドギャップ基準電圧発生回路に関する。
【０００２】
【従来の技術】
バンドギャップ基準電圧発生回路（以下、ＢＧ回路と称す。）は、回路を構成する部品の定数、電気特性を調整することにより出力基準電圧の温度係数を殆どゼロにすることができる。このことから、精密基準電圧を必要としする定電圧回路、Ａ／Ｄ変換器、Ｄ／Ａ変換器等に多用されている。
【０００３】
図２は、このような従来のＢＧ回路の一例であり、ダイオード接続された２つのＮＰＮトランジスタＴ１、Ｔ２のベース−エミッタ間電圧が温度により変化することを巧みに利用して、出力基準電圧Ｖｏｕｔの温度係数を殆どゼロにする回路である。このＢＧ回路の出力基準電圧Ｖｏｕｔは、後で説明するように次式で表わされる。
Ｖｏｕｔ＝Ｖｂｅ１＋（Ｒ２／Ｒ３）・（ｋ・Ｔ／ｑ）・Ｌｎ（Ｒ２・Ｉｓ２／（Ｒ１・Ｉｓ１））      （１）式
ここに、Ｖｂｅ１はトランジスタＴ１のベース−エミッタ間電圧、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷、Ｌｎは自然対数、Ｉｓ１、Ｉｓ２はそれぞれトランジスタＴ１、Ｔ２の飽和電流である。
【０００４】
（１）式の右辺第１項のトランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１は負の温度係数を持ち、第２項は正の温度係数を持つ。従って、抵抗Ｒ１、Ｒ２、Ｒ３及び飽和電流Ｉｓ１、Ｉｓ２の値を調整することで、出力基準電圧Ｖｏｕｔの温度係数を殆どゼロにすることができる。
【０００５】
ＢＧ回路に使用される図２中のトランジスタＴ１、Ｔ２は、同一の半導体チップ上に形成してワイヤボンディングされた後、機械的、電気的に保護するために封止材でモールドされる。このとき、半導体チップに及ぼす熱応力を低減するため各種のフィラーが封止材に配合される。
【０００６】
フィラーの配合は、封止材の線膨張率や曲げ弾性率の低減のために必要なものであるが、反面、フィラーが配合してあるとモールド後にフィラーアタックが発生することがある。フィラーアタックが発生すると、トランジスタの場合にはベース−エミッタ間電圧が低下することが知られている。ＢＧ回路において、例えばトランジスタＴ１がフィラーアタックを受けてそのベース−エミッタ間Ｖｂｅ１が減少すると、（１）式で表わされる出力基準電圧Ｖｏｕｔの値が正常時の値から外れてしまい、最早、基準電圧として使用できなくなる。従ってその半導体チップは不良品とされるため、製造時の製品歩留りの低下、製造コストの上昇をもたらす。また出荷後に発生した場合には、製品の品質及び信頼性の低下をもたらす。
【０００７】
フィラーアタックの影響を抑制する従来技術としては、半導体チップ上にフィラーアタックを緩和するための緩和層を設ける方法がある。しかし、この方法にはウェハ工程数の増加をもたらすという問題の他、緩和層はある厚さ以上には厚くできないことから、フィラーアタックの影響が残るという問題がある。
【０００８】
【特許文献１】
特開平０６−０５９７５１号報
【０００９】
【発明が解決しようとする課題】
本発明は、かかる従来技術の問題点を解決するためになされたもので、その目的は、バンドギャップ基準電圧発生回路に使用するトランジスタがモールド後にフィラーアタック等を受けてそのベース−エミッタ間電圧が正常動作時の値より低下した場合に、出力である基準電圧の変化を補正して正常時の値に自動的に戻す補正回路を備えたバンドギャップ基準電圧発生回路を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するための請求項１に記載の発明は、出力ノード（ＮＶｏｕｔ）と接地ノード（ＮＶｅｅ）との間に、第１の抵抗（Ｒ１）とダイオード接続した第１のＮＰＮトランジスタ（Ｔ１）とを該トランジスタのエミッタを接地ノード（ＮＶｅｅ）側にして直列接続した回路と、第２の抵抗（Ｒ２）と第３の抵抗（Ｒ３）とダイオード接続した第２のＮＰＮトランジスタ（Ｔ２）とを該トランジスタのエミッタを接地ノード（ＮＶｅｅ）側にしてこの順に直列接続した回路とを並列に接続し、更に前記第１のＮＰＮトランジスタ（Ｔ１）のコレクタを非反転入力端子に、前記第２の抵抗（Ｒ２）と第３の抵抗（Ｒ３）との相互接続ノードを反転入力端子に、出力端子を前記出力ノード（ＮＶｏｕｔ）にそれぞれ接続した演算増幅器（Ａ１）とからなるバンドギャップ基準電圧発生回路において、
前記第１の抵抗（Ｒ１）と同じ抵抗値を有する第４の抵抗（Ｒ１ａ）と前記第１のＮＰＮトランジスタ（Ｔ１）と同じ電気特性を有するダイオード接続された第３のＮＰＮトランジスタ（Ｔ１ａ）とを、該ＮＰＮトランジスタ（Ｔ１ａ）のエミッタを接地ノード（ＮＶｅｅ）側にして、前記出力ノード（ＮＶｏｕｔ）に現れる出力基準電圧（Ｖｏｕｔ）と同一の電圧の供給を受ける補助電源ノード（ＮＶｏｕｔａ）と接地ノード（ＮＶｅｅ）との間に直列に接続した第１の比較電圧発生回路（２１）と、
前記第３のＮＰＮトランジスタ（Ｔ１ａ）のベース電位が、前記第１のトランジスタ（Ｔ１）のベース電位より高いときにのみ、該２つのベース電位の差にほぼ比例する大きな電流を前記第１のトランジスタ（Ｔ１）のベースに供給することのできる第１の電圧−電流変換回路（２２）と、
前記第２の抵抗（Ｒ２）と同じ抵抗値を有する第５の抵抗（Ｒ２ａ）と前記第３の抵抗（Ｒ３）と同じ抵抗値を有する第６の抵抗（Ｒ３ａ）と前記第２のＮＰＮトランジスタ（Ｔ２）と同じ電気特性を有するダイオード接続された第４のＮＰＮトランジスタ（Ｔ２ａ）とを、該ＮＰＮトランジスタ（Ｔ２ａ）のエミッタを接地ノード（ＮＶｅｅ）側にして、前記補助電源ノード（ＮＶｏｕｔａ）と接地ノード（ＮＶｅｅ）との間に直列に接続した第２の比較電圧発生回路（３１）と、
前記第４のＮＰＮトランジスタ（Ｔ２ａ）のベース電位が、前記第２のトランジスタ（Ｔ２）のベース電位より高いときにのみ、該２つのベース電位の差にほぼ比例する大きな電流を前記第２のトランジスタ（Ｔ２）のベースに供給することのできる第２の電圧−電流変換回路（３２）とを、
更に追加した構成を有することを特徴とするバンドギャップ基準電圧発生回路である。
【００１１】
このような回路構成によれば、後述する理由により、第１のＮＰＮトランジスタ（Ｔ１）、第２のＮＰＮトランジスタ（Ｔ２）の何れかがフィラーアタック等を受けてそのベース−エミッタ間電圧が低下したとしても、これらにそれぞれ対応する第３のＮＰＮトランジスタ（Ｔ１ａ）、第４のＮＰＮトランジスタ（Ｔ２ａ）がフィラーアタック等を受けずに正常動作していれば、出力基準電圧（Ｖｏｕｔ）には、第１のＮＰＮトランジスタ（Ｔ１）、第２のＮＰＮトランジスタ（Ｔ２）がフィラーアタック等を受けていない状態の電圧が出力される効果が得られる。
【００１２】
【発明の実施の形態】
図１は、本発明の一実施形態に係る出力基準電圧の変化を自動補正する回路を備えたＢＧ回路の回路図である。本ＢＧ回路は、基準電圧発生回路１、第１の補正回路２、第２の補正回路３、電圧バッファとしての演算増幅器Ａ４とにより構成される。
【００１３】
基準電圧発生回路１の回路構成は、従来の技術の項で説明した図２と同じあるので、同一構成要素には同一の符号が付してある。基準電圧発生回路１は、演算増幅器Ａ１、抵抗Ｒ１、Ｒ２、Ｒ３、ダイオード接続されたＮＰＮトランジスタＴ１、Ｔ２とにより構成される。
【００１４】
第１の抵抗Ｒ１は、演算増幅器Ａ１の出力端子であり本ＢＧ回路の出力端子でもある出力ノードＮＶｏｕｔと演算増幅器Ａ１の非反転入力端子との間に接続される。第２の抵抗Ｒ２は、出力ノードＮＶｏｕｔと演算増幅器Ａ１の反転入力端子との間に接続される。第１のトランジスタＴ１は、演算増幅器Ａ１の非反転入力端子と接地された接地ノードＮＶｅｅとの間にエミッタを接地ノードＮＶｅｅ側にして接続される。演算増幅器Ａ１の非反転入力端子と接地ノードＮＶｅｅとの間には、第３の抵抗Ｒ３と第２のトランジスタＴ２とが、抵抗Ｒ３を非反転入力端子側に、トランジスタＴ２のエミッタを接地ノードＮＶｅｅ側にして直列に接続される。
【００１５】
なお、出力ノードＮＶｏｕｔには、演算増幅器Ａ１の出力電流供給能力を補う目的で、出力ノードＮＶｏｕｔより外部に供給される電流の値にほぼ等しい値の電流Ｉ０が定電流源４によって供給されている。
【００１６】
抵抗Ｒ１、Ｒ２を接地ノードＮＶｅｅ側に向かって流れる電流をそれぞれＩ１、Ｉ２とする。動作状態においては演算増幅器Ａ１の２つの入力端子間の電圧は殆どゼロとなるため、次の式が成立する。
Ｒ１・Ｉ１＝Ｒ２・Ｉ２                                    （２）式
Ｖｂｅ１  ＝  Ｖｂｅ２  ＋  Ｒ３・Ｉ２                              （３）式
Ｉ１  ＝  Ｉｓ１・ｅｘｐ（Ｖｂｅ１／Ｖｔ）                      （４）式
Ｉ２  ＝  Ｉｓ２・ｅｘｐ（Ｖｂｅ２／Ｖｔ）                      （５）式
ここに、Ｖｂｅ１、Ｖｂｅ２はそれぞれトランジスタＴ１、Ｔ２のベース−エミッタ間電圧、Ｉｓ１、Ｉｓ２はそれぞれトランジスタＴ１、Ｔ２の飽和電流である。また、Ｖｔ＝ｋ・Ｔ／ｑであって、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷である。
【００１７】
出力基準電圧Ｖｏｕｔは、次式で計算される。
Ｖｏｕｔ＝  Ｖｂｅ１  ＋  Ｒ１・Ｉ１                                （６）式
（２）〜（５）式を解いてＩ１を求め、（５）式に代入して出力基準電圧Ｖｏｕｔを求めると次のようになる。
Ｖｏｕｔ＝Ｖｂｅ１＋（Ｒ２／Ｒ３）・（ｋ・Ｔ／ｑ）・Ｌｎ（Ｒ２・Ｉｓ２／（Ｒ１・Ｉｓ１））      （７）式
これは、従来技術の項で述べた（１）式と同じ式である。
【００１８】
従来技術の項でも述べた通り、（７）式の右辺第１項のトランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１は負の温度係数を持ち、第２項は正の温度係数を持つ。従って、抵抗Ｒ１、Ｒ２、Ｒ３及び飽和電流Ｉｓ１、Ｉｓ２の値を調整することによって、出力基準電圧Ｖｏｕｔの温度係数を殆どゼロにすることができる。具体的には（７）式を絶対温度Ｔで微分し、その値がゼロとなるように各回路定数の値を選定すればよい。
【００１９】
また、（２）〜（５）式よりＶｂｅ１をＶｂｅ２の変数として求め、（７）式に代入すると次式が求まる。
Ｖｏｕｔ＝Ｖｂｅ２＋（１＋Ｒ２／Ｒ３）・（ｋ・Ｔ／ｑ）・Ｌｎ（Ｒ２・Ｉｓ２／（Ｒ１・Ｉｓ１））    （８）式
【００２０】
（７）、（８）式は、出力基準電圧ＶｏｕｔがトランジスタＴ１、Ｔ２のベース−エミッタ間電圧Ｖｂｅ１、Ｖｂｅ２に直接的に依存していること、トランジスタＴ１あるいはＴ２がフィラーアタック等を受けてベース−エミッタ間電圧Ｖｂｅ１あるいはＶｂｅ２の値が減少すると、出力基準電圧Ｖｏｕｔはその減少した分だけ低下することを表わしている。
【００２１】
また、（７）、（８）式は逆に、フィラーアタック等を受けてベース−エミッタ間電圧Ｖｂｅ１又はＶｂｅ２の値が減少したとしても、何らかの補正を施すことによってフィラーアタック等を受けたトランジスタのベース−エミッタ間電圧の値を、フィラーアタック等を受ける前の値に戻してやることができれば、出力基準電圧Ｖｏｕｔを正常値に戻すことができることを意味している。
【００２２】
そこで次に、トランジスタＴ１又はＴ２がフィラーアタックを受けた場合に、フィラーアタックを受けたトランジスタのベース−エミッタ間電圧を、フィラーアタックを受ける前の正常値に戻す補正回路について説明する。第１の補正回路２、第２の補正回路３は、それぞれトランジスタＴ１、Ｔ２がフィラーアタック等を受けてベース−エミッタ間電圧Ｖｂｅ１、Ｖｂｅ２が減少した場合に、その電圧値をフィラーアタックを受けていない状態の正常値に戻すための補正回路である。
【００２３】
第１の補正回路２は、比較電圧発生回路２１と、電圧−電流変換回路２２とにより構成される。比較電圧発生回路２１は、第４の抵抗Ｒ１ａとダイオード接続された第３のＮＰＮトランジスタＴ１ａとの直列回路である。トランジスタＴ１ａのエミッタは接地ノードＮＶｅｅに接続される。第４の抵抗Ｒ１ａには、出力基準電圧Ｖｏｕｔを演算増幅器Ａ４でバッファした同じ電圧Ｖｏｕｔが供給されている。
【００２４】
ここで、第４の抵抗Ｒ１ａの抵抗値は、基準電圧発生回路１内の第１の抵抗Ｒ１の値と等しくされている。また、トランジスタＴ１ａも、トランジスタＴ１と同じ半導体チップ上で互いに近接し、同じ形状で同じ電気特性を有するように形成されている。
【００２５】
このように比較電圧発生回路２１は、基準電圧発生回路１内の抵抗Ｒ１とトランジスタＴ１の直列回路と同じ電気特性を有し、同じ動作を行う回路にしてある。従って、トランジスタＴ１、Ｔ１ａのいずれもがフィラーアタック等を受けずに正常に動作している状態においては、トランジスタＴ１、Ｔ１ａのベース−エミッタ間電圧Ｖｂｅ１、Ｖｂｅ１ａは、常に等しい値となっている。
【００２６】
電圧−電流変換回路２２は、トランジスタＴ１ａのベース−エミッタ間電圧Ｖｂｅ１ａが、トランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１より大きい場合のみ、その電圧差にほぼ比例する大きな電流をトランジスタＴ１のベースに注入する働きをする電圧−電流変換回路である。
【００２７】
電圧−電流変換回路２２は、演算増幅器Ａ２、ＰＮＰトランジスタＴ３、抵抗Ｒ４、Ｒ５とにより構成される。演算増幅器Ａ２の反転入力端子にはトランジスタＴ１ａのベース電圧が、非反転入力端子にはトランジスタＴ１のベース電圧が入力される。演算増幅器Ａ２の出力端子と電源Ｖｄｄが供給されている電源ノードＮＶｄｄとの間には抵抗Ｒ５が接続されている。電源ノードＮＶｄｄとトランジスタＴ３のエミッタとの間には抵抗Ｒ４が接続され、トランジスタＴ３のベースは演算増幅器Ａ２の出力端子に、コレクタはトランジスタＴ１のベースにそれぞれ接続されている。
【００２８】
トランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１が、トランジスタＴ１ａのベース−エミッタ間電圧Ｖｂｅ１ａより大きい場合には、演算増幅器Ａ２の出力はプラス方向に振れ、電源電圧Ｖｄｄと同じ又はそれ以上の出力となる。この場合、トランジスタＴ３にはベース電流が流れないため、トランジスタＴ３のコレクタはゼロとなってトランジスタＴ１に電流は供給されない。
【００２９】
反対に、トランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１が、トランジスタＴ１ａのベース−エミッタ間電圧Ｖｂｅ１ａより小さくなった場合には、演算増幅器Ａ２の出力はマイナス方向に振れる。この場合、トランジスタＴ３のベースには、電源電圧Ｖｄｄと演算増幅器Ａ２の出力電圧との差電圧から、トランジスタＴ３のエミッタ−ベース間電圧を引いた値を抵抗Ｒ４の抵抗値で割ったベース電流が流れる。これにより、トランジスタＴ３のコレクタからは、そのベース電流を電流増幅したコレクタ電流がトランジスタＴ１のベースに供給される。
【００３０】
トランジスタＴ１のベースに電流が供給されベース電流が増加すると、ダイオード接続されたベース−エミッタ間電圧Ｖｂｅ１が上昇し、演算増幅器Ａ２の非反転入力端子への入力電圧も上昇して、演算増幅器Ａ２の反転−非反転入力端子間の差電圧は減少する。演算増幅器Ａ２の電圧増幅率は非常に大きな値にしてあるので、その電圧−電流変換利得は非常に大きな値となっている。従って、トランジスタＴ１のベースへは、小さな差電圧で大きな電流が供給され、トランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１がトランジスタＴ１ａのベース−エミッタ間電圧Ｖｂｅ１ａに殆ど等しくなった状態でバランスする。
【００３１】
即ち、電圧−電流変換回路２２は、トランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１がトランジスタＴ１ａのベース−エミッタ間電圧Ｖｂｅ１ａより小さくなった場合に、トランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１の値を、トランジスタＴ１ａのベース−エミッタ間電圧Ｖｂｅ１ａに等しい値まで持ち上げる働きをする。トランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１がトランジスタＴ１ａのベース−エミッタ間電圧Ｖｂｅ１ａより小さい場合には、トランジスタＴ１ａからトランジスタＴ１への電流供給は行なわれないためトランジスタＴ１は影響を受けない。
【００３２】
第２の補正回路３も第１の補正回路２と同様の働きをする。第２の補正回路３は比較電圧発生回路３１と、電圧−電流変換回路３２とにより構成される。電圧−電流変換回路３２は、第１の補正回路２の電圧−電流変換回路２２と同様の回路であり同様の動作を行なうので説明を省略する。比較電圧発生回路３１も第１の補正回路２の比較電圧発生回路２１と殆ど同じ回路である。異なる点は、第４のＮＰＮトランジスタＴ２ａのコレクタ側には、第５の抵抗Ｒ２ａと第６の抵抗Ｒ３ａとが直列に接続されている点である。
【００３３】
第５の抵抗Ｒ２ａ、第６の抵抗Ｒ３ａは、それぞれ基準電圧発生回路１内の抵抗Ｒ２、Ｒ３と同じ抵抗値を有する。また、トランジスタＴ２ａも基準電圧発生回路１内のトランジスタＴ２と同一電気特性を有する。従って、比較電圧発生回路３１は、基準電圧発生回路１内の抵抗Ｒ２、Ｒ３とトランジスタＴ２の直列回路と同じ電気特性を有し、同じ動作を行う。このことから、トランジスタＴ２、Ｔ２ａのいずれもがフィラーアタックを受けずに正常に動作している状態においては、トランジスタＴ２、Ｔ２ａのベース−エミッタ間電圧Ｖｂｅ２、Ｖｂｅ２ａは常に等しい値となっている。
【００３４】
次に、このような回路構成の下で、フィラーアタックが生じた場合の動作について説明する。最初にトランジスタＴ１、Ｔ２はフィラーアタックを受けていない正常な状態のときに、トランジスタＴ１ａ又はＴ２ａがフィラーアタックを受けた場合を説明する。トランジスタＴ１ａがフィラーアタックを受けると、そのベース−エミッタ間電圧Ｖｂｅ１ａが減少し、その値はトランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１よりも低くなる。  この場合は、先に説明したように電圧−電流変換回路２２から、トランジスタＴ１のベースに電流が供給されることはない。従って、基準電圧発生回路１は何の影響も受けずに正常に動作を続ける。トランジスタＴ２ａがフィラーアタックを受けた場合も同様で、基準電圧発生回路１は何の影響も受けない。
【００３５】
次に、トランジスタＴ１ａがフィラーアタックを受けていない状態のときに、トランジスタＴ１がフィラーアタックを受けた場合を説明する。トランジスタＴ１がフィラーアタックを受けると、そのベース−エミッタ間電圧Ｖｂｅ１は減少し、トランジスタＴ１ａのベース−エミッタ間電圧Ｖｂｅ１ａより低くなる。この場合は先に説明したように、その差電圧にほぼ比例する電流が、電圧−電流変換回路２２よりトランジスタＴ１のベースに供給される。これによりトランジスタＴ１のベース電流が増加し、ベース電圧も上昇して演算増幅器Ａ２の非反転入力端子の電圧が上昇する。
【００３６】
先に説明したように、電圧−電流変換回路２２の電圧−電流変換利得は非常に大きな値にしてある。従って、前述したような帰還作用により、トランジスタＴ１のベース電圧は、トランジスタＴ１ａのベース電圧に等しい値まで持ち上げられる。即ち、トランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１が正常なトランジスタＴ１ａのベース−エミッタ間電圧Ｖｂｅ１ａに等しい値になるまで、電圧−電流変換回路２２からトランジスタＴ１のベースへの電流供給が増加してバランスする。
【００３７】
トランジスタＴ１ａは先に説明したように、フィラーアタックを受けていない状態のトランジスタＴ１と同一の動作を行なっている。従って、トランジスタＴ１のベース−エミッタ間電圧Ｖｂｅ１が、そのベースへの電流供給によりフィラーアタックを受けていないトランジスタＴ１ａのベース−エミッタ間電圧Ｖｂｅ１ａに等しい値に戻されたということは、演算増幅器Ａ１の非反転入力端子と接地ノードＮＶｅｅ間には、フィラーアタックを受けていない状態のトランジスタＴ１が接続されている状態と等価の状態になったことを意味する。その結果、出力ノードＮＶｏｕｔには（７）式で計算される、フィラーアタックが発生していない状態の出力基準電圧Ｖｏｕｔが出力される。即ち、第１の補正回路２の働きにより、出力基準電圧Ｖｏｕｔの変動が補正され正常値に戻されたことになる。
【００３８】
トランジスタＴ２ａがフィラーアタックを受けていない状態のときに、トランジスタＴ２がフィラーアタックを受けた場合も同様である。トランジスタＴ２がフィラーアタックを受けると、そのベース−エミッタ間電圧Ｖｂｅ２は減少し、トランジスタＴ２ａのベース−エミッタ間電圧Ｖｂｅ２ａより低くなる。この場合もトランジスタＴ２のベース−エミッタ間電圧Ｖｂｅ２は、フィラーアタックを受けていないトランジスタＴ２ａのベース−エミッタ間電圧Ｖｂｅ２ａまで、第２の補正回路３の働きにより持ち上げられる。従って、抵抗Ｒ３と接地ノードＮＶｅｅ間にはフィラーアタックを受けていない状態のトランジスタＴ２が接続されている状態と等価の状態に戻る。その結果、出力基準電圧Ｖｏｕｔは、フィラーアタックを受けていない状態の値に戻る。
【００３９】
トランジスタＴ１ａ、Ｔ２ａが共にフィラーアタックを受けていない状態のときに、トランジスタＴ１、Ｔ２の双方がフィラーアタックを受けた場合も同様で、出力基準電圧Ｖｏｕｔは、フィラーアタックを受けていない状態の電圧に補正される。
【００４０】
このように本実施形態によれば、基準電圧発生回路１内のトランジスタＴ１、Ｔ２がフィラーアタックを受けたとしても、第１、第２の補正回路２、３内の対応するトランジスタＴ１ａ、Ｔ２ａがフィラーアタックを受けていなければ、出力基準電圧Ｖｏｕｔには、トランジスタＴ１、Ｔ２がフィラーアタックを受けていない状態の電圧が出力される効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るバンドギャップ基準電圧発生回路の回路図である。
【図２】従来技術を示す図１相当図である。
【符号の説明】
図面中、１は基準電圧発生回路、２は第１の補正回路、３は第２の補正回路、２１は第１の比較電圧発生回路、２２は第１の電圧−電流変換回路、３１は第２の比較電圧発生回路、３２は第２の電圧−電流変換回路、Ａ１は演算増幅器、ＮＶｏｕｔは出力ノード、ＮＶｅｅは接地ノード、ＮＶｏｕｔａは補助電源ノード、Ｒ１は第１の抵抗、Ｒ２は第２の抵抗、Ｒ３は第３の抵抗、Ｒ１ａは第４の抵抗、Ｒ２ａは第５の抵抗、Ｒ３ａは第６の抵抗、Ｔ１は第１のＮＰＮトランジスタ、Ｔ２は第２のＮＰＮトランジスタ、Ｔ１ａは第３のＮＰＮトランジスタ、Ｔ２ａは第４のＮＰＮトランジスタ、Ｖｅｅは接地電位、Ｖｏｕｔは出力基準電圧を示す。
【図１】
2004280146.tif 000003
【図２】
2004280146.tif 000004