(57)【要約】【課題】占有面積を小さくすることにより、半導体素子上に構成することを可能にしながら、帯域調整が可能な、インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置することができるインピーダンス整合回路の提供。【解決手段】リアクタンス補償分布定数線路３１は、負荷６のリアクタンスを補償し、１／４波長分布定数線路３２と、負荷６のインピーダンスの大きさに応じたインピーダンス反転回路を構成する、インピーダンス反転分布定数線路３３とは、補償された負荷６のインピーダンスを整合すると共に、入力される信号を、設定された帯域幅で出力するので、リアクタンス補償分布定数線路３１と１／４波長分布定数線路３２との線路長を短くすることにより、インピーダンス整合回路７ａを小型化しながら、帯域調整を可能とすることができる。【選択図】      図５
2004274513.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板に構成された分布定数線路を有し、入力される信号を、前記分布定数線路を介して、設定された帯域幅で出力することができる、インピーダンス整合回路において、
前記分布定数線路は、
負荷に接続され、該負荷のリアクタンスを補償する長さを線路長とする、リアクタンス補償分布定数線路と、
前記リアクタンス補償分布定数線路に接続され、前記入力される信号の１／４波長を線路長とし、前記設定された帯域幅に応じた特性インピーダンスを有する、１／４波長分布定数線路と、
前記１／４波長分布定数線路に接続され、前記負荷のインピーダンスの大きさに応じたインピーダンス反転回路を構成し、前記設定された帯域幅に応じた、前記インピーダンス反転回路のインバータを有する、インピーダンス反転分布定数線路と、を備えてなる、
ことを特徴とするインピーダンス整合回路。
【請求項２】
前記リアクタンス補償分布定数線路、前記１／４波長分布定数線路、及び前記インピーダンス反転分布定数線路は、それぞれ、前記誘電体基板の一方の面に形成された接地導体と、前記誘電体基板の一方の面に形成され、前記接地導体との間に所定間隔を介して介在する信号線と、により構成されてなる、
請求項１記載のインピーダンス整合回路。
【請求項３】
前記リアクタンス補償分布定数線路の信号線と、前記１／４波長分布定数線路の信号線とのうち、少なくとも前記１／４波長分布定数線路の信号線は、蛇行してなる、
請求項２記載のインピーダンス整合回路。
【請求項４】
前記誘電体基板の他方の面に、前記接地導体と導通する接地層を形成してなる、
請求項２または３記載のインピーダンス整合回路。
【請求項５】
前記誘電体基板は、積層された複数の誘電体層により構成され、
前記複数の誘電体層のうち、少なくとも２つの前記誘電体層は、接地導体層と、該接地導体層の間に所定間隔を介して介在する信号層と、有し、
前記信号層同士、及び前記接地導体層同士、を導通させる、層間導通手段を備え、
前記信号線は、前記層間導通手段により導通された前記信号層であり、
前記接地導体は、前記層間導通手段により導通された前記接地導体層である、
請求項２ないし４いずれか記載のインピーダンス整合回路。
【請求項６】
前記分布定数線路は、
前記インピーダンス反転分布定数線路に接続され、前記入力される信号の１／４波長を線路長とする、少なくとも１つの共振回路と、該共振回路を介して隣合う、ＫインバータとＪインバータとに対応するインピーダンス反転回路と、を有する、狭帯域通過分布定数線路を更に備えてなる、
請求項１ないし５いずれか記載のインピーダンス整合回路。
【請求項７】
請求項１ないし６いずれか記載のインピーダンス整合回路を備えてなる、
半導体素子。
【請求項８】
請求項７記載の半導体素子と、
前記半導体素子に接続されたアンテナと、を備えてなる、
無線通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力される信号を設定された帯域幅で出力することができる、インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置に係り、特に、極超短波やマイクロ波などの無線信号を伝送することができる、インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置に関する。
【０００２】
【従来の技術】
この種のインピーダンス整合回路として、例えばＳＡＷ（表面弾性波）フィルタが、携帯電話や無線ＬＡＮなどの移動体通信の送受信回路に用いられている。該ＳＡＷフィルタは、ＬＮＡ（ローノイズアンプ）やＰＡ（パワーアンプ）などのアンプの入出力インピーダンスを、所定の特性インピーダンス（例えば５０［Ω］）と整合することより、送信する信号の電力を最大に、また、受信する信号の雑音を最小に設定することができ、しかも、所定の帯域幅を設定することが可能である。
【０００３】
ところで、近年、上述した送受信回路として、ＲＦ（無線周波数）回路やデジタル信号処理回路などの複数の回路を構成する、ＡＳＩＣ（特定用途向集積回路）が用いられており、移動体通信端末の小型化やコストの低減を図る上で、上記ＳＡＷフィルタの機能をＡＳＩＣ上に構成し、システム全体を１チップで構成する、ＳｏＣ（Ｓｙｓｔｅｍ  Ｏｎ  ａ  Ｃｈｉｐ）を実現することが望まれている。
【０００４】
そこで、図１７に示すように、基板上に、複数のスパイラルインダクタ６２、６２、…  を接続した集中定数素子により構成される、上記ＡＳＩＣ上に構成可能な、インピーダンス整合回路６０が提案されている（例えば、非特許文献１参照。）。
【０００５】
【非特許文献１】
相川正義他著、「モノシリックマイクロ波集積回路（ＭＭＩＣ）」、第２刷、（社）電子情報通信学会、１９９８年５月２０日、ｐ．８３−９２
【０００６】
【発明が解決しようとする課題】
しかし、上述したインピーダンス整合回路６０では、図１７に示すように、比較的大きな占有面積（例えばＬ＝５７．５［ｎＨ］、２．４［ＧＨｚ］において、７００［μｍ］角なので、占有面積は約０．５［ｍｍ２］）を必要とするため、インピーダンス整合回路６０をそのままＡＳＩＣ上に構成すると、ＡＳＩＣが大型化する不都合があった。しかも、インピーダンス整合回路６０の機能は、インピーダンス整合のみであるため（つまりフィルタとして機能しないため）、帯域幅を設定することができない不都合があった。
【０００７】
そこで本発明は、占有面積を小さくすることにより、半導体素子上に構成することを可能にするものでありながら、所定の帯域幅を設定することができる、インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
請求項１に係る本発明は（例えば図１ないし図１６参照）、誘電体基板（２０）に構成された分布定数線路を有し、入力される信号（ＳＩ１、ＳＩ２）を、前記分布定数線路を介して、設定された帯域幅（ｗ）で出力することができる、インピーダンス整合回路（７ａ、７ｂ、７ｃ、７ｄ）において、
前記分布定数線路は、
負荷（例えば５、６）に接続され、該負荷のリアクタンス（ＢＬ、ＸＳ）を補償する長さ（Δｌ）を線路長とする、リアクタンス補償分布定数線路（３１、４１）と、
前記リアクタンス補償分布定数線路（３１、４１）に接続され、前記入力される信号の１／４波長（λ／４）を線路長とし、前記設定された帯域幅（ｗ）に応じた特性インピーダンス（Ｚ１、Ｙ１）を有する、１／４波長分布定数線路（３２、４２）と、
前記１／４波長分布定数線路（３２、４２）に接続され、前記負荷のインピーダンス（ＺＬ、ＺＳ）の大きさに応じたインピーダンス反転回路（ＫインバータまたはＪインバータ）を構成し、前記設定された帯域幅（ｗ）に応じた、前記インピーダンス反転回路のインバータ（Ｋ０、１、Ｊ１、２）を有する、インピーダンス反転分布定数線路（３３、４３）と、を備えてなる、
ことを特徴とするインピーダンス整合回路（７ａ、７ｂ、７ｃ、７ｄ）にある。
【０００９】
請求項２に係る本発明は（例えば図１ないし図１６参照）、前記リアクタンス補償分布定数線路（３１、４１）、前記１／４波長分布定数線路（３２、４２）、及び前記インピーダンス反転分布定数線路（３３、４３）は、それぞれ、前記誘電体基板（２０）の一方の面（２０Ｆ）に形成された接地導体（２２）と、前記誘電体基板（２０）の一方の面（２０Ｆ）に形成され、前記接地導体（２２）との間に所定間隔（例えばＧ）を介して介在する信号線（２１）と、により構成されてなる、
請求項１記載のインピーダンス整合回路（７ａ、７ｂ、７ｃ、７ｄ）にある。
【００１０】
請求項３に係る本発明は（例えば図９、図１０、図１４、及び図１５参照）、前記リアクタンス補償分布定数線路（３１、４１）の信号線（２１）と、前記１／４波長分布定数線路（３２、４２）の信号線（２１）とのうち、少なくとも前記１／４波長分布定数線路（３２、４２）の信号線（２１）は、蛇行してなる、請求項２記載のインピーダンス整合回路（７ａ、７ｂ、７ｃ、７ｄ）にある。
【００１１】
請求項４に係る本発明は（例えば図１１ないし図１５参照）、前記誘電体基板（２０）の他方の面（２０Ｂ）に、前記接地導体（２２）と導通する接地層（２９）を形成してなる、
請求項２または３記載のインピーダンス整合回路（７ａ、７ｂ、７ｃ、７ｄ）にある。
【００１２】
請求項５に係る本発明は（例えば図１３ないし図１５参照）、前記誘電体基板（２０）は、積層された複数の誘電体層（２０ａ、２０ｂ、２０ｃ、２０ｄ）により構成され、
前記複数の各誘電体層（２０ａ、２０ｂ、２０ｃ、２０ｄ）のうち、少なくとも２つの前記誘電体層（例えば２０ｄ、２０ｅ）は、接地導体層（２２Ｄ、２２Ｅ）と、該接地導体層（２２Ｄ、２２Ｅ）の間に所定間隔を介して介在する信号層（２１Ｄ、２１Ｅ）と、有し、
前記信号層（２１Ｄ、２１Ｅ）同士、及び前記接地導体層（２２Ｄ、２２Ｅ）同士、を導通させる、層間導通手段（５１、５２）を備え、
前記信号線（２１）は、前記層間導通手段（５１）により導通された前記信号層（２１Ｄ、２１Ｅ）であり、
前記接地導体（２２）は、前記層間導通手段（５２）により導通された前記接地導体層（２２Ｄ、２２Ｅ）である、
請求項２ないし４いずれか記載のインピーダンス整合回路（７ａ、７ｂ、７ｃ、７ｄ）にある。
【００１３】
請求項６に係る本発明は（例えば図１６参照）、前記分布定数線路は、
前記インピーダンス反転分布定数線路（３３、４３）に接続され、前記入力される信号の１／４波長（λ／４）を線路長とする、少なくとも１つの共振回路（９１ａ、９１ｂ、…、９１ｎ−１、または９３ａ、９３ｂ、…、９３ｎ−１）と、該共振回路を介して隣合う、ＫインバータとＪインバータとに対応するインピーダンス反転回路（９２ａ、９２ｂ、…、９２ｎ、または９５ａ、９５ｂ、…、９５ｎ）と、を有する、狭帯域通過分布定数線路（９０ａ、９０ｂ）を更に備えてなる、
請求項１ないし５いずれか記載のインピーダンス整合回路（７ａ、７ｂ、７ｃ、７ｄ）にある。
【００１４】
請求項７に係る本発明は（例えば図１ないし図１６参照）、請求項１ないし６いずれか記載のインピーダンス整合回路（７ａ、７ｂ、７ｃ、７ｄ）を備えてなる、
半導体素子（２）にある。
【００１５】
請求項８に係る本発明は（例えば図１ないし図１６参照）、請求項７記載の半導体素子（２）と、
前記半導体素子（２）に接続されたアンテナ（３）と、を備えてなる、
無線通信装置（１）にある。
【００１６】
なお、上記カッコ内の符号は、図面と対照するためのものであるが、本願特許請求の範囲の構成に何等影響を与えるものではない。
【００１７】
【発明の効果】
請求項１の発明に係る本発明によると、リアクタンス補償分布定数線路は、負荷のリアクタンスを補償し、１／４波長分布定数線路と、負荷のインピーダンスの大きさに応じたインピーダンス反転回路を構成する、インピーダンス反転分布定数線路とは、補償された負荷のインピーダンスを整合すると共に、入力される信号を、設定された帯域幅で出力するので、帯域調整を可能とすることができる。しかも、本発明に係るインピーダンス整合回路は、リアクタンス補償分布定数線路、１／４波長分布定数線路、及びインピーダンス反転回路のみで構成されるので、その占有面積を小さくすることができる。
【００１８】
請求項２の発明に係る本発明によると、リアクタンス補償分布定数線路、１／４波長分布定数線路、及びインピーダンス反転分布定数線路とは、それぞれ、誘電体基板の一方の面に形成された接地導体と、誘電体基板の一方の面に形成され、該接地導体との間に所定間隔を介して介在する信号線とにより構成され、すなわち、コプレーナ線路により構成される。これにより、信号線と接地導体が各々誘電体基板の表裏に形成されるために、特性インピーダンスに応じて誘電体基板の板厚を変更する必要がある、マイクロストリップ線路と異なり、１／４波長分布定数線路の特性インピーダンスを、帯域幅に応じて簡単に変更することができ、インピーダンス整合回路の製造コストを低減することができる。
【００１９】
請求項３の発明に係る本発明によると、リアクタンス補償分布定数線路の信号線と、１／４波長分布定数線路の信号線とのうち、少なくとも１／４波長分布定数線路の信号線は蛇行するので、インピーダンス整合回路が、誘電体基板の一方の面に信号線と接地導体とが形成される、コプレーナ線路で構成される場合であっても、信号線に隣り合う接地導体の占める面積を少なくすることができ、当該インピーダンス整合回路を、さらに小型化することができる。
【００２０】
請求項４の発明に係る本発明によると、誘電体基板の他方の面に、接地導体と導通する接地層を有しているので、入力される信号の損失を低減することができ、インピーダンス整合の効率を向上させることができる。
【００２１】
請求項５の発明に係る本発明によると、信号線は、層間導通手段により導通された複数の信号層であり、接地導体は、層間導通手段により導通された複数の接地導体層であるので、誘電体基板が、積層された複数の誘電体層により構成される場合であっても、各誘電体層の信号層及び接地導体層を重ねて、その板厚を増大することができ、入力される信号の損失を低減することができる。例えば、半導体製造プロセスのデザインルールにより、信号層及び接地導体層の板厚に制限がある場合であっても、問題なく、その板厚を増大させて、信号の損失を低減することができる。
【００２２】
請求項６の発明に係る本発明によると、インピーダンス整合回路は、狭帯域通過分布定数線路を備えているので、カット特性の高いバンドパスフィルタとして機能することができる。これにより、たとえ狭い帯域幅であっても、高い周波数選択度を実現することができる。しかも、狭帯域通過分布定数線路が構成する共振回路の線路長は、１／４波長であり、線路長が半波長に比べて半分になるので、バンドパスフィルタを構成するものでありながら、インピーダンス整合回路の大型化を防止することができる。
【００２３】
請求項７の発明に係る本発明によると、半導体素子は、小型化されたインピーダンス整合回路を備えているので、インピーダンス整合回路を、大きな面積を占めることなく半導体素子上に構成することができる。これにより、システム全体を１チップで構成する、ＳｏＣ（Ｓｙｓｔｅｍ  Ｏｎ  ａ  Ｃｈｉｐ）を実現することが可能となる。
【００２４】
請求項８の発明に係る本発明によると、無線通信装置は、小型化されたインピーダンス整合回路を有する半導体素子を備えているので、無線通信装置を構成する上で必要な部品を予め半導体素子上に構成することができ、無線通信装置を小型化すると共に、その製造コストの低減を図ることができる。
【００２５】
【発明の実施の形態】
以下、図面に沿って、本発明の実施の形態について説明する。図１は、本発明が適用される無線通信装置１の一例を示すブロック図を示している。無線通信装置１は、半導体素子２と、ホイップアンテナなどのアンテナ３とを備えている。また、半導体素子２には、図示しないＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）などを介して、キーボードやマイクロフォンなどの送話手段（図示せず）と、ディスプレイやスピーカなどの受話手段（図示せず）とが接続されている。
【００２６】
この種の無線通信装置１としては、例えば、携帯電話、ＰＨＳ、ＰＤＡ（携帯情報端末）などの、移動体通信手段がある。また、無線ＬＡＮカードや無線ＬＡＮボードなど、例えばＰＣ（パーソナルコンピュータ）に移動体通信の機能を付加させる、通信機能付加手段であってもよい。さらに、無線通信が可能であれば固定電話でもよく、例えばコードレス電話も無線通信装置１に含まれる。また、アンテナ３は、特にホイップアンテナに限るものでなく、例えば、受信専用の内蔵アンテナとして用いられる、板状逆Ｆアンテナや、半導体素子２上に構成されたスロットアンテナでもよい。
【００２７】
半導体素子２は、アンテナ３が接続されたＲＦ（無線周波数）回路（破線枠内）２ａ、Ａ／Ｄ変換回路（破線枠内）２ｂ、及びデジタル信号処理回路（破線枠内）２ｃを有しており、ＡＳＩＣ（特定用途向集積回路）を構成している。これらＲＦ回路２ａ、Ａ／Ｄ変換回路２ｂ、及びデジタル信号処理回路２ｃは、例えば、ＣＭＯＳ（相補型金属酸化物半導体）などにより構成されている。なお、半導体素子２を構成する回路は、上述した回路２ａ、２ｂ、２ｃに限るものでなく、ＤＳＰなどの各種の回路を構成することが可能である。また、特に、ＣＭＯＳに限るものでなく、例えば、バイポーラとＣＭＯＳが混載するＢｉＣＭＯＳ、バイポーラ、ＧａＡｓＦＥＴ（ガリウムヒ素電界効果型トランジスタ）により構成してもよい。
【００２８】
ＲＦ回路２ａは、パワーアンプ（ＰＡ）５、ローノイズアンプ（ＬＮＡ）６、インピーダンス整合回路（ＩＭＣ）７ａ、７ｂ、７ｃ、７ｄ、電圧制御発振器（図示せず）などからなる移相同期ループ（ＰＬＬ）９、移相器１０ａ、１０ｂ、ミキサ１１ａ、１１ｂ、１１ｃ、１１ｄ、及びスイッチ（ＳＷ）１２などを有している。なお、以下の説明では、特に区別の必要がないときは、インピーダンス整合回路７ａ、７ｂ、７ｃ、７ｄを、単にインピーダンス整合回路７と表現する。
【００２９】
Ａ／Ｄ変換回路２ｂは、ローパスフィルタ（ＬＰＦ）１３ａ、１３ｂ、１３ｃ、１３ｄ、可変ゲインアンプ（ＶＧＡ）１４ａ、１４ｂ、ＡＤコンバータ（ＡＤＣ）１５ａ、１５ｂ、及びＤＡコンバータ（ＤＡＣ）１６ａ、１６ｂなどを有している。また、デジタル信号処理回路２ｃは、デジタル復調器１７、及びデジタル変調器１８などを有している。
【００３０】
デジタル信号処理回路２ｃは、後述する入力信号（入力される信号）ＳＩ１が入力自在であり、また、ＲＦ回路２ａは、搬送周波数が極超短波やマイクロ波などである出力信号ＳＯ１が出力自在である。デジタル信号処理回路２ｃは、Ａ／Ｄ変換回路２ｂを介して、ＲＦ回路２ａに接続されて、入力信号ＳＩ１と出力信号ＳＯ１の伝送経路が構成されている。
【００３１】
具体的には、デジタル変調器１８は、ＤＡコンバータ１６ａ、１６ｂ、及びローパスフィルタ１３ｃ、１３ｄを介して、ミキサ１１ｃ、１１ｄに接続されている。また、移相同期ループ９は、移相器１０ｂを介して、同様にミキサ１１ｃ、１１ｄに接続されている。さらに、ミキサ１１ｃ、１１ｄは、インピーダンス整合回路７ｃ、パワーアンプ５、インピーダンス整合回路７ｄ、及びスイッチ１２を介して、アンテナ３に接続されている。
【００３２】
一方、ＲＦ回路２ａは、搬送周波数が極超短波やマイクロ波などである入力信号（入力される信号）ＳＩ２が入力自在であり、また、デジタル信号処理回路２ｃは、後述する出力信号ＳＯ２が出力自在である。ＲＦ回路２ａは、上述と同様に、Ａ／Ｄ変換回路２ｂを介して、デジタル信号処理回路２ｃに接続されて、入力信号ＳＩ２と出力信号ＳＯ２の伝送経路が構成されている。
【００３３】
具体的には、アンテナ３に接続されたスイッチ１２は、インピーダンス整合回路７ａ、ローノイズアンプ６、及びインピーダンス整合回路７ｂを介して、ミキサ１１ａ、１１ｂに接続されている。また、移相同期ループ９は、移相器１０ａを介して、同様にミキサ１１ａ、１１ｂに接続されている。さらに、ミキサ１１ａ、１１ｂは、それぞれ、ローパスフィルタ１３ａ、１３ｂ、可変ゲインアンプ１４ａ、１４ｂ、及びＡＤコンバータ１５ａ、１５ｂを介して、デジタル復調器１７に接続されている。
【００３４】
次いで、ＲＦ回路２ａのインピーダンス整合回路７を構成するコプレーナ線路について、図２に沿って説明する。図２は、インピーダンス整合回路７を構成するコプレーナ線路の構造の一例を示す（一部断面）斜視図を示している。インピーダンス整合回路７は、図２に示すように、所定の板厚Ｈからなる、誘電体基板２０、該誘電体基板２０の表面（誘電体基板の一方の面）２０Ｆに形成された、信号線２１、及び接地導体２２を備えている。すなわち、インピーダンス整合回路７の伝送線路は、コプレーナ線路（ＣＰＷ：ＣｏＰｌａｎａｒ  Ｗａｖｅｇｕｉｄｅ）で構成されている。
【００３５】
また、信号線２１は、所定の線幅Ｗで形成されており、該信号線２１の両側には、間隔（所定間隔）Ｇのスリット２３、２３を介して、接地導体２２、２２が配置されている。なお、誘電体基板２０を、その板厚Ｈが線幅Ｗの５倍以上になるように構成することにより、インピーダンス整合回路７の特性インピーダンスＺは、線幅Ｗと間隔Ｇとの比率に応じて決まり、近似的に板厚Ｈを無視することができ、本実施の形態における誘電体基板２０も、このように構成されているものとする。
【００３６】
次いで、ローノイズアンプ６に接続されたインピーダンス整合回路７ａの構成について説明する。図３は、ローノイズアンプ６の入力端に接続されたインピーダンス整合回路７ａの周辺における伝送線路の説明図で、（ａ）は伝送線路の（一部省略）上面図、（ｂ）は伝送線路の等価回路、（ｃ）はＫインバータを用いた等価回路を示している。
【００３７】
インピーダンス整合回路７ａは、図３（ａ）に示すように、図２に示したコプレーナ線路により構成されており、インピーダンス整合伝送線路３０と、Ｋインバータ伝送線路（インピーダンス反転分布定数線路）３３とを有している。Ｋインバータ伝送線路３３の図中左側は、特性インピーダンスとして一般的な値である５０［Ω］（以下単に「Ｚ０」という。）の特性インピーダンスＺ３５を有する、伝送線路３５を介して、スイッチ１２（図１参照）に接続されている。また、インピーダンス整合伝送線路３０の図中右側は、ローノイズアンプ６（図１参照）に接続されている。
【００３８】
これら、インピーダンス整合伝送線路３０、Ｋインバータ伝送線路３３、及び伝送線路３５は、入力される信号の搬送周波数が所定値以上の際に、例えば、極超短波（３００［ＭＨｚ］〜３［ＧＨｚ］）、マイクロ波（３〜３０［ＧＨｚ］）、ミリ波（３０〜３００［ＧＨｚ］）などの高周波の際に、図２に示した誘電体基板２０と共に、分布定数線路として機能する。本実施の形態においては、搬送周波数を、２．４５［ＧＨｚ］の極超短波とする。
【００３９】
伝送線路３５は、線幅Ｗ１の信号線２１ａと、間隔Ｇ１のスリット２３ａ、２３ａを介した、接地導体２２、２２とにより構成されている。特性インピーダンスは、上述したように、線幅Ｗと間隔Ｇの比率に応じて決まるので、伝送線路３５の特性インピーダンスＺ３５は、線幅Ｗ１と間隔Ｇ１の比率が、例えば、線幅Ｗ１を１７．５［μｍ］及び間隔Ｇ１を５［μｍ］として、Ｚ０となるように設定されている。従って、伝送線路３５の線路長ＬＦ１は、特に制限なく、適宜な長さに設定することができる。
【００４０】
一方、インピーダンス整合伝送線路３０は、上記線幅Ｗ１より狭い線幅Ｗ２（例えば４．５［μｍ］）の信号線２１ｂと、上記間隔Ｇ１より広い間隔Ｇ２（例えば１１．５［μｍ］）のスリット２３ｂ、２３ｂを介した、接地導体２２、２２とにより構成されており、その特性インピーダンスＺ３０は、上述した伝送線路３５と異なる所定値（例えば８３．４［Ω］）に設定されている（詳細は後述）。また、インピーダンス整合伝送線路３０の線路長ＬＩ１は、上述した伝送線路３５と異なり、所定長さに設定されている（詳細は後述）。
【００４１】
また、Ｋインバータ伝送線路３３は、インピーダンス整合伝送線路３０と同様に、線幅Ｗ２の信号線２１ｂと、間隔Ｇ２のスリット２３ｂ、２３ｂを介した、接地導体２２、２２とにより構成されている。また、信号線２１ｂと、接地導体２２、２２とは、蛇行状に形成された、線幅ｄ１の伝送線路で構成される、スタブ２５、２５を介して接続（短絡）されている。
【００４２】
このようなＫインバータ伝送線路３３は、図３（ｂ）に示すように、インダクタンスＬのＴ型回路３３ａと、該Ｔ型回路３３ａの両端に接続された、電気長φ／２を線路長とする、分布定数線路３３ｂ、３３ｂとにより構成された等価回路で表される。上述したスタブ２５、２５を構成する、線幅ｄ１の伝送線路は、上記インダクタンスＬを構成する上で、所定の線路長に設定されている。
【００４３】
従って、インピーダンス整合回路７ａは、図３（ｂ）に示すように、インダクタンスＬのＴ型回路３３ａと、その両側に接続された分布定数線路３３ｂ、３３ｂと、さらに、分布定数線路３３ｂ、３３ｂの両側に接続された、線路長ＬＩ１の分布定数線路３０ａ、及び線路長ＬＦ１の分布定数線路３５ａとにより構成された等価回路で表される。
【００４４】
Ｋインバータ伝送線路３３は、上述したように、インダクタンスＬのＴ型回路３３ａと、その両側に接続された分布定数線路３３ｂ、３３ｂとにより構成されることから、図３（ｃ）に示すように、Ｋインバータとして機能する。
【００４５】
ここで、インバータとは、入力端子から当該インバータを介して負荷を見た場合に、負荷のインピーダンスまたはアドミタンスが反転して見える、回路素子をいう。特に、インピーダンスを反転させてアドミタンスとして見る回路素子を、Ｋインバータといい、逆に、アドミタンスを反転させてインピーダンスとして見る回路素子を、Ｊインバータという。Ｋインバータは、上述したように、例えばインダクタンスＬのＴ型回路により構成され、また、Ｊインバータは、例えば、後述するキャパシタＣのπ型回路により構成される。
【００４６】
次いで、インピーダンス整合伝送線路３０の特性インピーダンスＺ３０と線路長ＬＩ１とについて説明するにあたり、Ｋインバータにより構成される公知のフィルタ７０について、図４に沿って説明する。図４は、Ｋインバータにより構成されるフィルタ７０の説明図で、（ａ）はフィルタ７０の回路図、（ｂ）はフィルタ７０を伝送する信号の電圧振幅、（ｃ）はフィルタ７０の等価回路を示している。
【００４７】
フィルタ７０は、Ｋインバータにより構成される、１段のフィルタであり、リアクタンスがｊＸ１で示される半波長直列共振器７１と、端子Ｐ１−Ｐ１’を介して接続された、Ｋ０、１で示されるＫインバータ７２と、端子Ｐ２−Ｐ２’を介して接続された、Ｋ１、２で示されるＫインバータ７３とにより構成されている。Ｋインバータ７２には、Ｚ０で示される負荷７５が接続されており、また、Ｋインバータ７３には、Ｚ０で示される負荷７６が接続されている。なお、半波長直列共振器７１から、Ｋインバータ７２側（Ｐ１−Ｐ１’側）を見た抵抗を、ＲＳ’、また、Ｋインバータ７３側（Ｐ２−Ｐ２’側）を見た抵抗を、ＲＬ’とする。
【００４８】
ここで、フィルタ７０により、インピーダンスの整合と、伝送する信号を所定の帯域幅に設定すること（帯域調整）と、を可能とする、公知の設計公式は、数１及び数２で表される。
【００４９】
【数１】
2004274513.tif 000003
【００５０】
【数２】
2004274513.tif 000004
ｘ１は、リアクタンスＸ１のスロープパラメータを表しており、リアクタンスＸ１は、数３で表される。また、ωは周波数、ω０は中心周波数、ｗ（帯域幅）は比帯域幅（（ω２−ω１）／ω０）、ω１、ω２は遮断周波数、ｇ０、ｇ１、ｇ２は規格化素子値を表している。なお、上記規格化素子値ｇ０、ｇ１、ｇ２は、通過域の（リップルが最大となる）反射損失と（フィルタの）段数とから算出される。
【００５１】
【数３】
2004274513.tif 000005
【００５２】
Ｋインバータ７２、７３の間には、半波長直列共振器７１が構成されていることから、半波長直列共振器７１を伝送する信号の電圧振幅｜Ｖ（ｚ）｜は、図４（ｂ）に示すように、端子Ｐ１−Ｐ１’、Ｐ２−Ｐ２’側でショート（｜Ｖ（ｚ）｜＝０）となる。また、フィルタ７０は、図４（ｃ）に示すように、半波長直列共振器７１の両側に、ＲＳ’、ＲＬ’で示される抵抗７７、７９が接続された等価回路で表され、該抵抗７７、７９は、数４及び数５で表される。
【００５３】
【数４】
2004274513.tif 000006
【００５４】
【数５】
2004274513.tif 000007
【００５５】
また、上記半波長直列共振器７１では、数６及び数７が成立している。なお、Ｑ（Ｑ値）は、クオリティファクタを意味する。
【００５６】
【数６】
2004274513.tif 000008
【００５７】
【数７】
2004274513.tif 000009
【００５８】
こうして、Ｋインバータ７２、７３は、上述したようにインピーダンス（つまり半波長直列共振器７１）をアドミタンス（半波長並列共振器）に反転するので、フィルタ７０は、半波長並列共振器（図示せず）と等価となる。従って、フィルタ７０は、半波長並列共振器による１段のフィルタとして機能し、上述した数１及び数２に基づいて、インピーダンス整合が可能になると共に、比帯域幅ｗを設定することにより、帯域調整が自在となる。
【００５９】
このような半波長直列共振器７１は、伝送する信号の半波長を線路長とする伝送線路（図示せず）により構成され、また、Ｋインバータ７２、７３は、それぞれ、図３（ｂ）に示したＫインバータ伝送線路３３と同様の、インダクタンスＬのＴ型回路及びその両側に接続される電気長φ／２を線路長とする伝送線路（図示せず）より構成される。
【００６０】
上述した半導体素子２には、既に述べたように、ＡＳＩＣを構成する上で複数の回路が構成されるため、半導体素子２上のスペースに制限があり、上述したフィルタ７０を半導体素子２上に構成するには、その占有面積さらに小さくする必要がある。そこで、本発明に係るインピーダンス整合回路７は、上述したフィルタ７０と同様に、数１及び数２を満たすものでありながら、占有面積を上記フィルタ７０より小さくすることが出来るように、インピーダンス整合伝送線路３０の特性インピーダンスＺ３０と線路長ＬＩ１が、所定値に設定されている。
【００６１】
次いで、インピーダンス整合伝送線路３０の特性インピーダンスＺ３０と線路長ＬＩ１について、図５に沿って説明する。図５は、ローノイズアンプ６の入力端に接続されたインピーダンス整合回路７ａの特性インピーダンスＺ３０と線路長ＬＩ１の説明図で、（ａ）はインピーダンス整合回路７ａの回路図、（ｂ）はインピーダンス整合回路７ａを伝送する信号の電圧振幅、（ｃ）はインピーダンス整合回路７ａの等価回路を示している。
【００６２】
図５（ａ）に示すインピーダンス整合回路７ａは、図３で説明したように、インピーダンス整合伝送線路３０と、Ｋインバータ伝送線路３３とにより構成されている。インピーダンス整合伝送線路３０は、特性インピーダンスＺ１（後述）を有する１／４波長伝送線路（１／４波長分布定数線路）３２と、該１／４波長伝送線路３２に接続されたリアクタンス補償伝送線路（リアクタンス補償分布定数線路）３１とにより構成されている。１／４波長伝送線路３２の線路長は、伝送する信号の波長λの１／４、すなわち、１／４波長λ／４（入力される信号の１／４波長）である。１／４波長伝送線路３２は、入力端Ｐ３−Ｐ３’を介してＫインバータ伝送線路３３に接続されており、該Ｋインバータ伝送線路３３は、伝送線路３５に接続されている。また、リアクタンス補償伝送線路３１は、出力端Ｐ４−Ｐ４’を介してローノイズアンプ６（図１参照）に接続されている。
【００６３】
なお、上記波長λは、管内波長を意味しており、信号がインピーダンス整合回路７を伝送する際、図２に示す誘電体基板２０が有する誘電率に応じて、上記搬送周波数が大きくなり、波長λは、搬送周波数の２．４５［ＧＨｚ］の１波長より小さくなっている。
【００６４】
このように、１／４波長伝送線路３２の線路長を、図４（ａ）で説明したフィルタ７０の半波長直列共振器７１を構成する、半波長の伝送線路（図示せず）の半分に設定されている。しかも、ローノイズアンプ６の入力インピーダンスは、比較的大きい（例えば、３３０−ｊ８９０［Ω］）ことから、該ローノイズアンプ６をオープンと扱えるので、２つのＫインバータを必要とせず、入力端Ｐ３−Ｐ３’側のみに、Ｋインバータ伝送線路３３が、Ｋインバータ（インピーダンス反転回路のインバータ）Ｋ０、１を構成している。すなわち、１／４波長伝送線路３２を伝送する信号の電圧振幅｜Ｖ（ｚ）｜は、図５（ｂ）に示すように１／４波長であって、入力端Ｐ３−Ｐ３’側でショート（｜Ｖ（ｚ）｜＝０）になり、また、出力端Ｐ４−Ｐ４’側ではオープン（振幅最大）になる。
【００６５】
こうして、１／４波長伝送線路３２の線路長を、１／４波長λ／４に設定した状態で、上述した数１及び数２を適用するために、上記リアクタンス補償伝送線路３１の線路長は、ローノイズアンプ６のサセプタンスＢＬを補償（相殺）するように、調整量（負荷のリアクタンスを補償する長さ）Δｌに設定されている。
【００６６】
ここで、ローノイズアンプ６の入力アドミタンスＹＬを、数８に示すように定義する。なお、ＧＬは、ローノイズアンプ６のコンダクタンス、ＢＬは、ローノイズアンプ６のサセプタンス（負荷のリアクタンス）を表している。
【００６７】
【数８】
2004274513.tif 000010
【００６８】
また、ローノイズアンプ６の入力インピーダンス（負荷のインピーダンス）ＺＬを、数９とする。なお、ＲＬは、入力インピーダンスＺＬの抵抗、ＸＬは、入力インピーダンスＺＬのリアクタンスを表している。
【００６９】
【数９】
2004274513.tif 000011
【００７０】
すると、ローノイズアンプ６のコンダクタンスＧＬ、及びサセプタンスＢＬは、数１０で表される。
【００７１】
【数１０】
2004274513.tif 000012
【００７２】
ところで、１／４波長伝送線路３２は、その線路長（１／４波長λ／４）を増減して調整することにより、インダクタンスの装荷と同様に、リアクタンスを増減することができるので、リアクタンス補償伝送線路３１の調整量Δｌは、数１１を満たすように設定されている。なお、Ｃは単位長あたりの容量［Ｃ／ｍ］を表している。
【００７３】
【数１１】
2004274513.tif 000013
【００７４】
従って、リアクタンス補償伝送線路３１の調整量Δｌは、数１２に示す長さで表される。
【００７５】
【数１２】
2004274513.tif 000014
【００７６】
なお、ローノイズアンプ６は、ＦＥＴ（電界効果型トランジスタ）で構成されており、ゲートとソース（図示せず）の間の容量が正であることから、ＸＬ＜０であり、数１０によりＢＬ＞０となり、さらに数１２よりΔｌ＜０となる。
【００７７】
上述したように、１／４波長伝送線路３２の線路長は、１／４波長λ／４であり、また、リアクタンス補償伝送線路３１の線路長は、調整量Δｌなので、インピーダンス整合伝送線路３０の線路長ＬＩ１は、図５（ａ）に示すように、λ／４＋Δｌである。さらに、Δｌ＜０であることから、インピーダンス整合伝送線路３０の線路長ＬＩ１は、１／４波長伝送線路３２の線路長（１／４波長λ／４）から、リアクタンス補償伝送線路３１の調整量Δｌの絶対値を差し引いた長さとなる。
【００７８】
搬送周波数が２．４５［ＧＨｚ］では、１／４波長λ／４は約１８［ｍｍ］であるのに対し、ローノイズアンプ６の入力インピーダンスＺＬが、例えば３３０−ｊ８９０［Ω］の場合、調整量Δｌは、−０．９［ｍｍ］となるので、インピーダンス整合伝送線路３０の線路長ＬＩ１は、約１７［ｍｍ］となる。
【００７９】
このように、サセプタンスＢＬが補償されると、インピーダンス整合回路７に、上述した数１及び数２を適用することによって、フィルタ７０と同様に、ローノイズアンプ６のインピーダンス整合と、帯域調整とが可能となる。
【００８０】
ここで、ローノイズアンプ６は、上述したように、比較的大きいインピーダンス（ＺＬ）を有することから、Ｚ０の逆数をＹ０とすると、ＧＬ≪Ｙ０となり、数１３ないし数１７が成り立つ。
【００８１】
【数１３】
2004274513.tif 000015
【００８２】
【数１４】
2004274513.tif 000016
【００８３】
【数１５】
2004274513.tif 000017
【００８４】
【数１６】
2004274513.tif 000018
【００８５】
【数１７】
2004274513.tif 000019
【００８６】
従って、数２で示される設計公式は、１／４波長伝送線路３２の特性インピーダンス（設定された帯域幅に応じた特性インピーダンス）Ｚ１として、数２、数５、数１５、数１６から、数１８で表される。また、数１で示される設計公式は、Ｋインバータ伝送線路３３が構成するＫインバータＫ０、１として、数１９で表される。
【００８７】
【数１８】
2004274513.tif 000020
【００８８】
【数１９】
2004274513.tif 000021
【００８９】
インピーダンス整合伝送線路３０は、図３（ａ）で説明したように、線幅Ｗ２及び間隔Ｇ２で構成され（つまり特性インピーダンスが一定に維持され）、さらに、インピーダンス整合伝送線路３０は、図５（ａ）で説明したように、インピーダンス整合伝送線路３１と１／４波長伝送線路３２とからなるので、インピーダンス整合伝送線路３０の特性インピーダンスＺ３０（８３．４［Ω］）は、上記特性インピーダンスＺ１で表されることとなる。
【００９０】
こうして、インピーダンス整合回路７ａは、数１８及び数１９が満たされることにより、図５（ａ）に示す回路図は、図４（ｃ）に示す等価回路と同様に、図５（ｃ）に示す、半波長直列共振器３６から見た等価回路で表される。すなわち、インピーダンス整合回路７ａは、半波長直列共振器３６の両側に、ＲＳ’、ＲＬ’で示される抵抗３７、３９が接続された、等価回路で表され、該抵抗３７、３９は、数６、数１６、数１７から、数２０で表される。また、クオリティファクタＱは、数７、数１６、数１７から、数２１で表される。
【００９１】
【数２０】
2004274513.tif 000022
【００９２】
【数２１】
2004274513.tif 000023
【００９３】
このように、本発明に係るインピーダンス整合回路７ａは、図４に示すフィルタ７０と異なり、Ｋインバータを２つも必要とせず、インピーダンス整合伝送線路３０の線路長ＬＩ１を、λ／４＋Δｌとして構成することができる。しかも、１／４波長伝送線路３２の特性インピーダンスＺ１（つまりインピーダンス整合伝送線路３０の特性インピーダンスＺ３０）と、Ｋインバータ伝送線路３３が構成するＫインバータ３３のＫ０、１とが、数１８及び数１９を満たすように設定されているので、インピーダンス整合回路７ａの占有面積を小さくしながら、インピーダンス整合と、比帯域幅ｗに応じた帯域調整を可能とすることができる。
【００９４】
また、本発明に係るインピーダンス整合回路７は、ローノイズアンプ６の入力インピーダンスＺＬのように、比較的大きいインピーダンスだけでなく、上記ローノイズアンプ６の出力インピーダンスＺＳ（後述）のように、比較的小さいインピーダンスであっても、上述と同様なインピーダンス整合と共に帯域調整を可能とすることができる。
【００９５】
次いで、ローノイズアンプ６の出力端に接続されたインピーダンス整合回路７ｂの構成について説明する。図６は、ローノイズアンプ６の出力端に接続されたインピーダンス整合回路７ｂの周辺における伝送線路の説明図で、（ａ）は伝送線路の（一部省略）上面図、（ｂ）は伝送線路の等価回路、（ｃ）はＪインバータを用いた等価回路を示している。
【００９６】
インピーダンス整合回路７ｂは、図６（ａ）に示すように、インピーダンス整合回路７ａと同様に、図２に示したコプレーナ線路により構成されており、インピーダンス整合伝送線路４０と、Ｊインバータ伝送線路（インピーダンス反転分布定数線路）４３とを有している。Ｊインバータ伝送線路４３の図中右側は、Ｚ０の特性インピーダンスＺ４５を有する、伝送線路４５を介して、ミキサ１１ａ、１１ｂ（図１参照）に接続されている。また、インピーダンス整合伝送線路４０の図中左側は、ローノイズアンプ６（図１参照）に接続されている。これら、インピーダンス整合伝送線路４０、Ｊインバータ伝送線路４３、及び伝送線路４５は、図３で説明した分布定数回路と同様に、図２に示した誘電体基板２０と共に、分布定数回路として機能する。
【００９７】
伝送線路４５は、インピーダンス整合回路７ａの伝送線路３５（図３参照）と同様に、線幅Ｗ１の信号線２１ａと、間隔Ｇ１のスリット２３ａ、２３ａを介した、接地導体２２、２２とにより構成されており、伝送線路４５の線路長ＬＦ２は、特に制限なく、適宜な長さに設定することができる。
【００９８】
一方、インピーダンス整合伝送線路４０は、上記線幅Ｗ１より狭い線幅Ｗ３の信号線２１ｃと、上記間隔Ｇ１より広い間隔Ｇ３のスリット２３ｃ、２３ｃを介した、接地導体２２、２２とにより構成されている。従って、インピーダンス整合伝送線路４０の特性インピーダンスＺ４０は、上述した伝送線路４５と異なる所定値（詳細は後述）に設定されている。また、インピーダンス整合伝送線路４０の線路長ＬＩ２は、上述した伝送線路４５と異なり、所定長さに設定されている（詳細は後述）。
【００９９】
また、Ｊインバータ伝送線路４３は、線幅Ｗ３の信号線２１ｃ、２１ｄと、間隔Ｇ３のスリット２３ｃ、２３ｃを介した、接地導体２２、２２とにより構成されている。信号線２１ｃ、２１ｄは、櫛歯状に形成された端部２６ａ、２６ｂを有しており、端部２６ａ、２６ｂは、所定の間隙ｄ２のギャップＧＡＰを介して対向している。
【０１００】
このようなＪインバータ伝送線路４３は、図６（ｂ）に示すように、キャパシタＣのπ型回路４３ａと、該π型回路４３ａの両端に接続された、電気長φ／２を線路長とする、分布定数線路４３ｂ、４３ｂとにより構成された等価回路で表される。なお、上述した端部２６ａ、２６ｂやギャップＧＡＰの間隙ｄ２は、上記キャパシタＣに応じて、それぞれ、所定形状、所定値に設定されている。
【０１０１】
従って、インピーダンス整合回路７ｂは、図６（ｂ）に示すように、キャパシタＣのπ型回路４３ａと、その両側に接続された分布定数線路４３ｂ、４３ｂと、さらに、分布定数線路４３ｂ、４３ｂの両側に接続された、線路長ＬＩ２の分布定数線路４０ａ、及び線路長ＬＦ２の分布定数線路４５ａとにより構成された等価回路で表される。
【０１０２】
Ｊインバータ伝送線路４３は、上述したように、キャパシタＣのπ型回路４３ａと、その両側に接続された分布定数線路４３ｂ、４３ｂとにより構成されることから、Ｊインバータ伝送線路４３は、図６（ｃ）に示すように、Ｊインバータとして機能する。
【０１０３】
ここで、Ｊインバータにより構成される公知のフィルタ８０について、図７に沿って説明する。図７は、Ｊインバータにより構成されるフィルタ８０の説明図で、（ａ）はフィルタ８０の回路図、（ｂ）はフィルタ８０を伝送する信号の電圧振幅、（ｃ）はフィルタ８０の等価回路を示している。
【０１０４】
フィルタ８０は、Ｊインバータにより構成される、図４で説明したフィルタ７０と同様に、１段のフィルタであり、サセプタンスがｊＢ１で示される半波長並列共振器８１と、端子Ｐ５−Ｐ５’を介して接続された、Ｊ０、１で示されるＪインバータ８２と、端子Ｐ６−Ｐ６’を介して接続された、Ｊ１、２で示されるＪインバータ８３とにより構成されている。Ｊインバータ８２には、Ｙ０で示される負荷８５が接続されており、また、Ｊインバータ８３には、Ｙ０で示される負荷８６が接続されている。なお、半波長並列共振器８１から、Ｊインバータ８２側（Ｐ５−Ｐ５’側）を見たコンダクタンスを、ＧＳ’、また、Ｊインバータ８３側（Ｐ６−Ｐ６’側）を見たコンダクタンスを、ＧＬ’とする。
【０１０５】
ここで、フィルタ８０により、インピーダンス整合と帯域調整とを可能とする、公知の設計公式は、数２２及び数２３で表される。
【０１０６】
【数２２】
2004274513.tif 000024
【０１０７】
【数２３】
2004274513.tif 000025
【０１０８】
なお、ｂ１は、サセプタンスＢ１のスロープパラメータを表しており、サセプタンスＢ１は、数２４で表される。
【０１０９】
【数２４】
2004274513.tif 000026
【０１１０】
Ｊインバータ８２、８３の間には、半波長並列共振器８１が構成されていることから、半波長並列共振器８１を伝送する信号の電圧振幅｜Ｖ（ｚ）｜は、図７（ｂ）に示すように、端子Ｐ５−Ｐ５’、Ｐ６−Ｐ６’側でオープン（振幅最大）となる。また、フィルタ８０は、図７（ｃ）に示すように、半波長並列共振器８１の両側に、ＧＳ’、ＧＬ’で示されるコンダクタンス８７、８９が接続された等価回路で表され、該コンダクタンス８７、８９は、数２５及び数２６で表される。
【０１１１】
【数２５】
2004274513.tif 000027
【０１１２】
【数２６】
2004274513.tif 000028
【０１１３】
また、上記半波長並列共振器８１では、数２７及び数２８が成立している。
【０１１４】
【数２７】
2004274513.tif 000029
【０１１５】
【数２８】
2004274513.tif 000030
【０１１６】
こうして、Ｊインバータ８２、８３は、Ｋインバータと異なり、アドミタンス（半波長並列共振器８１）をインピーダンス（半波長直列共振器）に反転するので、フィルタ８０は、半波長直列共振器（図示せず）と等価となる。従って、フィルタ８０は、半波長直列共振器による１段のフィルタとして機能し、上述した数２３及び数２４に基づいて、図４に示すフィルタ７０と同様に、インピーダンス整合が可能になると共に、比帯域幅ｗを設定することにより、帯域調整が自在となる。
【０１１７】
本発明に係るインピーダンス整合回路７ｂは、上述したインピーダンス整合回路７ａと同様に、数２２及び数２３を満たすものでありながらも、占有面積を上記フィルタ８０より小さくすることが出来るように、インピーダンス整合伝送線路４０の特性インピーダンスＺ４０と線路長ＬＩ２とが、所定値に設定されている。
【０１１８】
次いで、インピーダンス整合伝送線路４０の特性インピーダンスＺ４０と線路長ＬＩ２について、図８に沿って説明する。図８は、ローノイズアンプ６の出力端に接続されたインピーダンス整合回路７ｂの特性インピーダンスＺ４０と線路長ＬＩ２の説明図で、（ａ）はインピーダンス整合回路７ｂの回路図、（ｂ）はインピーダンス整合回路７ｂを伝送する信号の電圧振幅、（ｃ）はインピーダンス整合回路７ｂの等価回路を示している。
【０１１９】
図８（ａ）に示すインピーダンス整合回路７ｂは、図６で説明したように、インピーダンス整合伝送線路４０と、Ｊインバータ伝送線路４３とにより構成されている。インピーダンス整合伝送線路４０は、特性インピーダンスＺ１を有する１／４波長伝送線路（１／４波長分布定数線路）４２と、該１／４波長伝送線路４２に接続されたリアクタンス補償伝送線路（リアクタンス補償分布定数線路）４１とにより構成されている。１／４波長伝送線路４２の線路長は、１／４波長伝送線路３２（図５（ａ）参照）と同様に、１／４波長λ／４である。１／４波長伝送線路４２は、入力端Ｐ８−Ｐ８’を介してＪインバータ伝送線路４３に接続されており、該Ｊインバータ伝送線路４３は、伝送線路４５に接続されている。また、リアクタンス補償伝送線路４１は、出力端Ｐ７−Ｐ７’を介してローノイズアンプ６（図１参照）に接続されている。
【０１２０】
このように、１／４波長伝送線路４２の線路長は、１／４波長伝送線路３２の線路長（図５（ａ）参照）と同様に、図４（ａ）で説明したフィルタ８０の半波長並列共振器８１を構成する、半波長の伝送線路（図示せず）の半分に設定されている。しかも、ローノイズアンプ６の出力インピーダンス（負荷のインピーダンス）ＺＳは、上述した入力インピーダンスＺＬに比べて極めて小さいことから、該ローノイズアンプ６をショートと扱えるので、２つのＪインバータを必要とせず、入力端Ｐ８−Ｐ８’側のみに、Ｊインバータ伝送線路４３が、Ｊインバータ（インピーダンス反転回路のインバータ）Ｊ１、２を構成している。すなわち、１／４波長伝送線路４２を伝送する信号の電圧振幅｜Ｖ（ｚ）｜は、図８（ｂ）に示すように１／４波長であって、入力端Ｐ８−Ｐ８’側でオープン（振幅最大）になり、また、出力端Ｐ７−Ｐ７’側でショート（｜Ｖ（ｚ）｜＝０）になる。
【０１２１】
こうして、１／４波長伝送線路４２の線路長を、１／４波長λ／４に設定した状態で、上述した数２３及び数２４を適用するために、上記リアクタンス補償伝送線路４１の線路長は、ローノイズアンプ６のリアクタンス（負荷のリアクタンス）ＸＳを補償（相殺）するように、調整量Δｌに設定されている。
【０１２２】
ここで、ローノイズアンプ６の出力インピーダンスＺＳを、数２９のように定義する。なお、ＲＳは、出力インピーダンスＺＳの抵抗、ＸＳは、出力インピーダンスＺＳのリアクタンスを表している。
【０１２３】
【数２９】
2004274513.tif 000031
【０１２４】
ローノイズアンプ６の出力インピーダンスＺＳは、上述した入力インピーダンスＺＬに比べて極めて小さいことから、｜ＺＳ｜≪Ｚ０となり、出力端Ｐ７−Ｐ７’はショート（短絡）と扱える。従って、１／４波長伝送線路４２は、その線路長（１／４波長λ／４）を増減して調整することにより、リアクタンス補償伝送線路３１（図５（ａ）参照）と同様に、リアクタンスを増減することができるので、リアクタンス補償伝送線路４１の調整量Δｌは、数３０を満たすように設定されている。なお、Ｌは単位長あたりのインダクタンス［Ｈ／ｍ］を表している。
【０１２５】
【数３０】
2004274513.tif 000032
【０１２６】
従って、リアクタンス補償伝送線路４１の調整量Δｌは、数３１を満たす長さで表される。
【０１２７】
【数３１】
2004274513.tif 000033
【０１２８】
なお、ローノイズアンプ６の出力インピーダンスＺＳは、入力インピーダンスＺＬと同様に、ＸＳ＜０であり、数３１よりΔｌ＜０となる。一方、上述したように、１／４波長伝送線路４２の線路長は、１／４波長λ／４であり、また、リアクタンス補償伝送線路４１の線路長は、調整量Δｌなので、インピーダンス整合伝送線路４０の線路長ＬＩ２は、図８（ａ）に示すように、λ／４＋Δｌである。従って、インピーダンス整合伝送線路４０の線路長ＬＩ２は、インピーダンス整合伝送線路３０の線路長ＬＩ１と同様に、１／４波長伝送線路４２の線路長（１／４波長λ／４）から、リアクタンス補償伝送線路４１の調整量Δｌの絶対値を差し引いた長さとなる。
【０１２９】
また、入力端Ｐ８−Ｐ８’からインピーダンス整合伝送線路４０側を見たアドミタンスＹＳ’は、数３２で表せ、また、数３３ないし数３６が成り立つ。
【０１３０】
【数３２】
2004274513.tif 000034
【０１３１】
【数３３】
2004274513.tif 000035
【０１３２】
【数３４】
2004274513.tif 000036
【０１３３】
【数３５】
2004274513.tif 000037
【０１３４】
【数３６】
2004274513.tif 000038
【０１３５】
こうして、１／４波長伝送線路４２の特性インピーダンスＺ１の逆数をアドミタンス（設定された帯域幅に応じた特性インピーダンス）Ｙ１とすると、数２２で示される設計公式は、１／４波長伝送線路４２のアドミタンスＹ１として、数２２、数２５、数３４、数３５から、数３７で表される。また、数２３で示される設計公式は、Ｊインバータ伝送線路４３が構成するＪインバータ（インピーダンス反転回路のインバータ）Ｊ１、２として、数３８で表される。
【０１３６】
【数３７】
2004274513.tif 000039
【０１３７】
【数３８】
2004274513.tif 000040
【０１３８】
インピーダンス整合伝送線路４０は、図６（ａ）で説明したように、線幅Ｗ３および間隔Ｇ３で構成され、さらに、インピーダンス整合伝送線路４０は、図８（ａ）で説明したように、リアクタンス補償伝送線路４１と、１／４波長伝送線路４２とからなるので、上述したインピーダンス整合伝送線路４０の特性インピーダンスＺ４０は、上記アドミタンスＹ１に基づくインピーダンスで表されることとなる。
【０１３９】
こうして、インピーダンス整合回路７ｂは、数３７及び数３８が満たされることにより、図８（ａ）に示す回路図は、図７（ｃ）に示す等価回路と同様に、図８（ｃ）に示すように、半波長並列共振器４６から見た等価回路で表される。すなわち、インピーダンス整合回路７ｂは、半波長並列共振器４６の両側に、ＧＳ’、ＧＬ’で示されるコンダクタンス４７、４９が接続された、等価回路で表され、該コンダクタンス４７、４９は、数２７、数３５、数３６から、数３９で表される。またクオリティファクタＱは、数２８、数３５、数３６から、数４０で表される。
【０１４０】
【数３９】
2004274513.tif 000041
【０１４１】
【数４０】
2004274513.tif 000042
【０１４２】
従って、インピーダンス整合回路７ｂは、図７に示すフィルタ８０と同様に、半波長直列共振器（図示せず）と等価となり、該半波長直列共振器による１段のフィルタとして機能し、上述したインピーダンス整合回路７ａと同様に、数３７及び数３８に基づいて、インピーダンス整合と共に帯域調整が可能となる。
【０１４３】
また、図１に示すパワーアンプ５も、ローノイズアンプ６と同様に、入力インピーダンスが比較的大きく、出力インピーダンスが比較的小さい負荷なので、パワーアンプ５の入力端、出力端に、それぞれ接続されたインピーダンス整合回路７ｃ、７ｄについても同様に、本発明を適用することができる。なお、インピーダンス整合回路７ｃは、図３に示すインピーダンス整合回路７ａを、図３及び図５中左右に反転したものと同じ構成であり、また、インピーダンス整合回路７ｄは、図６に示すインピーダンス整合回路７ｂを、図６及び図８中左右に反転したものと同じ構成であるので、その説明を省略する。
【０１４４】
また、負荷の一例として、パワーアンプ５やローノイズアンプ６を示したが、これに限らず、例えば、ＲＦ回路２ａ（図１参照）が有する、移相器１０ａ、１０ｂ、ミキサ１１ａ、１１ｂ、１１ｃ、１１ｄ、移相同期ループ９が有する不図示の電圧制御発振器などの負荷にも、本発明を適用できる。また、負荷は、容量性負荷に限らず、誘導性負荷であってもよい。その場合、調整量Δｌは正になることから、インピーダンス整合伝送線路３０、４０の線路長ＬＩ１、ＬＩ２を、１／４波長伝送線路３２、４２の線路長（１／４波長λ／４）と、リアクタンス補償伝送線路３１、４１の調整量Δｌの絶対値との和として構成すればよい。
【０１４５】
また、上述したインピーダンス整合は、電力を最大とする整合に限らず、雑音指数を最小にするインピーダンスに応じた整合も可能である。なお、本実施の形態にあっては、パワーアンプ５に対するインピーダンス整合は、電力を最大とするインピーダンス整合とし、また、ローノイズアンプ６に対するインピーダンス整合は、雑音指数を最小にするインピーダンス整合とする。さらに、インピーダンス整合回路７ｄの構成は、図８に示すインピーダンス整合回路７ｃを、図６及び図８を図中左右に反転したものと同じ構成なので、その説明を省略する。
【０１４６】
次いで、本発明に係るインピーダンス整合回路７と、それを用いた半導体素子２及び無線通信装置１の作用について、図１に沿って説明する。なお、本実施の形態にあっては、上述した無線通信装置１を、マイクロフォンの送話手段と、スピーカの受話手段とを備えた、移動体通信手段として、当該無線通信装置１により音声通話を行う場合について説明する。
【０１４７】
オペレータが、無線通信装置１を用いて例えば音声通話を行い際、まず、無線通信装置１に設けられた起動手段（図示せず）を介して、起動指令を入力すると、これを受けて無線通信装置１が起動される。さらに、オペレータが、無線通信装置１に設けられた入力手段（図示せず）を介して、接続指令を入力すると、無線通信装置１は、公衆回線やネットワークなどを介して、音声信号の送受信が可能な形に、他の無線通信装置１’（図示せず）と接続する。
【０１４８】
この状態で、オペレータが、音声信号を、マイクロフォン（図示せず）を介して無線通信装置１に入力すると、該音声信号は、ＤＳＰ（図示せず）に入力される。ＤＳＰは、入力された音声信号について、符号化などの所定のデジタル処理を行うと、入力信号ＳＩ１として、図１に示す半導体素子２のデジタル処理回路２ｃに出力する。デジタル処理回路２ｃのデジタル変調器１８は、入力信号ＳＩ１について所定のデジタル処理を行うと、入力信号ＳＩ１を１ビットずつ分割して、Ａ／Ｄ変換回路２ｂに出力する。
【０１４９】
Ａ／Ｄ変換回路２ｂのＤＡコンバータ１６ａ、１６ｂは、分割された入力信号ＳＩ１をアナログ変換すると、それぞれ、ローパスフィルタ１３ｃ、１３ｄに出力する。ローパスフィルタ１３ｃ、１３ｄは、入力信号ＳＩ１の高調波成分を除去すると、該入力信号ＳＩ１を、ＲＦ回路２ａのミキサ１１ｃ、１１ｄに出力する。一方、ＲＦ回路２ａの移相同期ループ９は、搬送周波数（２．４５［ＧＨｚ］）のキャリア信号を移相器１０ｂに出力しており、移相器１０ｂは、位相が９０°異なるキャリア信号を、それぞれ、ミキサ１１ｃ、１１ｄに出力する。ミキサ１１ｃ、１１ｄは、入力信号ＳＩ１を、上記キャリア信号と合成させて直交変調した形で、インピーダンス整合回路７ｃを介してパワーアンプ５に出力する。
【０１５０】
インピーダンス整合回路７ｃ、７ｄは、上述したように、電力を最大とするインピーダンス整合を行うように設定されているので、入力信号ＳＩ１の電力は、極力損失することなく、パワーアンプ５により所定値に増幅されて、インピーダンス整合回路７ｄを介して出力される。しかも、数３７及び数３８の比帯域幅ｗで、所定の帯域幅が設定されているので、該比帯域幅ｗに応じた入力信号ＳＩ１が、スイッチ１２を介してアンテナ３に入力される。そして、アンテナ３は、入力信号ＳＩ１をその電力が十分増幅された形で、出力信号ＳＯ１として電磁波により放射する。こうして、出力信号ＳＯ１は、公衆回線やネットワークなどを介して、他の無線通信装置１’に送信される。
【０１５１】
また、アンテナ３が、他の無線通信装置１’から入力信号ＳＩ２を受信すると、該入力信号ＳＩ２を、スイッチ１２を介してインピーダンス整合回路７ａに出力する。インピーダンス整合回路７ａ、７ｂは、上述したように、雑音指数を最小とするインピーダンス整合を行うように設定されているので、入力信号ＳＩ２は、ローノイズアンプ６により、雑音が極力発生することなく所定値に増幅されて、インピーダンス整合回路７ｂを介して出力される。しかも、上述と同様に、数１８及び数１９の比帯域幅ｗで、所定の帯域幅が設定されているので、該比帯域幅ｗに応じた入力信号ＳＩ２が２つの分岐されて、ミキサ１１ａ、１１ｂに入力される。
【０１５２】
一方、移相同期ループ９は、移相器１０ｂと同様に、移相器１０ａにもキャリア信号を出力しており、移相器１０ａは、位相が９０°異なるキャリア信号を、それぞれ、ミキサ１１ａ、１１ｂに出力する。ミキサ１１ａ、１１ｂは、入力信号ＳＩ２を、上記キャリア信号と合成させて直交復調した形で、Ｉ軸ベースバンド信号及びＱ軸ベースバンド信号として、それぞれ、ローパスフィルタ１３ａ、１３ｂに出力する。ローパスフィルタ１３ａ、１３ｂは、Ｉ軸ベースバンド信号及びＱ軸ベースバンド信号の高調波成分を除去し、可変ゲインアンプ１４ａ、１４ｂに出力する。可変ゲインアンプ１４ａ、１４ｂは、Ｉ軸ベースバンド信号及びＱ軸ベースバンド信号の減衰した信号レベルを上昇させて、ＡＤコンバータ１５ａ、１５ｂに出力する。ＡＤコンバータ１５ａ、１５ｂは、入力されたＩ軸ベースバンド信号及びＱ軸ベースバンド信号を、デジタル信号に変換して、デジタル処理回路２ｃのデジタル復調器１７に出力する。デジタル復調器１７は、Ｉ軸ベースバンド信号及びＱ軸ベースバンド信号について、所定のデジタル復調を行い、出力信号ＳＯ２として、ＤＳＰ（図示せず）に出力する。そして、ＤＳＰは、入力された出力信号ＳＯ２について復号化などの所定のデジタル処理を行うと、該出力信号ＳＯ２をスピーカに出力する。既に述べたように、雑音指数を最小とするインピーダンス整合が行われているので、出力信号ＳＯ２は、良好な音質の音声信号としてスピーカを介して出力される。
【０１５３】
以上のように、本発明に係るインピーダンス整合回路７は、インピーダンス整合と帯域調整とを可能としながらも、１つのインバータで、しかも、その線路長をλ／４＋Δｌとして構成することができるので、その占有面積を比較的小さくすることができる。これにより、半導体素子２について、システム全体を１チップで実現する、ＳｏＣ（Ｓｙｓｔｅｍ  Ｏｎ  ａ  Ｃｈｉｐ）が可能となり、半導体素子と無線通信装置１について、小型化とコストの低減を図ることができる。
【０１５４】
なお、インピーダンス整合回路７のインピーダンス整合伝送線路３０、４０は、必ずしも、図３（ａ）及び図６（ａ）に示すように、直線状に構成する必要はなく、例えば、メアンダ（蛇行）状に構成して、さらに小型化を図ってもよい。この場合、伝送線路の幅を狭くすることにより、インピーダンス整合回路７の占有面積を小さくすることができる。図９は、伝送線路の幅を狭くした場合のインピーダンス整合回路７ａの伝送線路の（一部省略）上面図を示している。
【０１５５】
伝送線路３５の線幅Ｗ１０及び間隔Ｇ１０は、図９に示すように、図３で説明した伝送線路３５の線幅Ｗ１及び間隔Ｇ１とその比率を同じにして、狭くされている。従って、伝送線路の幅が狭くされながら、伝送線路３５の特性インピーダンスＺ３５は、Ｚ０に維持されている。
【０１５６】
また、インピーダンス整合伝送線路３０の線幅Ｗ２０及び間隔Ｇ２０も同様に、図３で説明したインピーダンス整合伝送線路３０の線幅Ｗ２及び間隔Ｇ２とその比率を同じにして、狭くされている。従って、伝送線路の幅が狭くされながら、インピーダンス整合伝送線路３０の特性インピーダンスＺ３０は、所定値（上述と同様に８３．４［Ω］）維持されている。
【０１５７】
なお、スタブ２５、２５は、上述したように、ＫインバータのインダクタンスＬ（図３（ｂ）参照）を構成する上で、所定の線路長に設定されているので、Ｋインバータ伝送線路３３における接地導体２２、２２間の距離は、図９に示す接地導体距離ＬＥに制限されている。また、図９においては、図３（ａ）で説明した部分と同一の符号を付して、その説明を省略する。
【０１５８】
次いで、上述したように、特性インピーダンスを維持しながら、その幅を狭くした伝送線路がメアンダ状に形成された、インピーダンス整合伝送線路３０について、図１０に沿って説明する。図１０は、Ｋインバータを用いた等価回路で示されたインピーダンス整合回路７ａの模式図で、（ａ）は伝送線路をメアンダ状に形成した場合、（ｂ）は伝送線路をＫインバータの隣に配置した場合、（ｃ）は接地導体幅を狭めた場合、（ｄ）は隣り合う接地導体を除去した場合、（ｅ）は伝送線路を接地導体距離内に形成した場合を示している。
【０１５９】
図１０（ａ）に示すインピーダンス整合回路７ａでは、図３（ｃ）で説明した、直線状のインピーダンス整合伝送線路３０が、信号線（白線）２１と共に、スリット（黒線）２３、２３が図中左右方向に向きを変えて、メアンダ状に形成されている。信号線２１同士は、スリット２３、接地導体２２ａ、及びスリット２３を介して隣合うように形成されるので、インピーダンス整合回路７ａにおける接地導体２２ａの占める面積を少なくすることができる。
【０１６０】
図１０（ｂ）に示すインピーダンス整合回路７ａでは、メアンダ状に形成されたインピーダンス整合伝送線路３０が、Ｋインバータ伝送線路３３とローノイズアンプ６との間に配置されている。
【０１６１】
図１０（ｃ）に示すインピーダンス整合回路７ａでは、接地導体２２ａの接地導体幅ｔを、同図（ｂ）に示す接地導体幅ｔより狭くしている。これにより、インピーダンス整合回路７ａにおける接地導体２２ａの占める面積を、上記接地導体幅ｔより狭くした分、少なくすることができる。
【０１６２】
図１０（ｄ）に示すインピーダンス整合回路７ａでは、接地体幅ｔをスリット２３の間隔Ｇ（図示せず）とし、信号線２１同士を、スリット２３のみを介して隣合うように形成されるので、インピーダンス整合回路７ａにおける接地導体２２ａの占める面積を、さらに少なくすることができる。
【０１６３】
図１０（ｅ）に示すインピーダンス整合回路７ａでは、インピーダンス整合伝送線路３０のうち、Ｋインバータ伝送線路３３側の伝送線路に、屈曲部ＶＤ、ＶＤを設けて、インピーダンス整合伝送線路３０を、接地導体距離ＬＥの範囲（破線内）に構成している。
【０１６４】
インピーダンス整合回路７を、このように構成することにより、インピーダンス整合伝送線路３０、４０の線路長ＬＩ１、ＬＩ２をコンパクトに構成することができるので、インピーダンス整合伝送線路３０、４０の小型化が可能となり、半導体素子２上におけるインピーダンス整合回路７の占有面積を、さらに小さくすることができる。
【０１６５】
なお、インピーダンス整合伝送線路３０の小型化する形状として、信号線２１を図中左右方向に向きを変えて、メアンダ状に形成した形状を示したが、信号線２１の間隔を狭めるような形状あればこれに限られず、例えば、信号線２１を、図中上下方向に向きを変えて、メアンダ状に形成してもよい。また、上述したインピーダンス整合伝送線路の小型化は、インピーダンス整合回路７ｂ、７ｃ、７ｄについても同様であり、その説明を省略する。
【０１６６】
このように、インピーダンス整合回路７は、線幅Ｗと間隔Ｄとの比率を一定に維持しながら、インピーダンス整合伝送線路３０、４０を小型化することができるが、線幅Ｗが小さくなる分、信号の挿入損失が増大する場合があるので、インピーダンス整合回路７のクオリティファクタＱを向上させるために、例えば、後述する接地層２９を設けることも可能である。図１１は、インピーダンス整合回路７の（一部省略）断面図で、（ａ）は誘電体基板２０の裏面２０Ｂにシリコン基板２７を形成した場合、（ｂ）は誘電体基板２０の裏面２０Ｂに接地層２９を形成した場合を示している。
【０１６７】
なお、図１１は、図２に示すインピーダンス整合回路７をＡ方向から見た断面図であり、後述する電磁界シミュレーションが可能な形に、インピーダンス整合回路７を簡略した形で示したものである。また、信号線２１及び接地導体２２上に形成されるパッシベーション膜は省略している。
【０１６８】
図１１（ａ）に示すインピーダンス整合回路７では、シリコン（Ｓｉ）からなるシリコン基板２７上に、誘電体基板２０として機能する、２酸化シリコン（ＳｉＯ２）からなる酸化層が成膜されている。誘電体基板２０上には、アルミニウム（Ａｌ）からなる信号線２１と、該信号線２１の両側からスリット２３、２３を介して、アルミニウム（Ａｌ）からなる接地導体２２、２２とが形成されている。
【０１６９】
一方、図１１（ｂ）に示すインピーダンス整合回路７では、図１１（ａ）に示すインピーダンス整合回路７と同様に、２酸化シリコン（ＳｉＯ２）からなる誘電体基板２０上には、アルミニウム（Ａｌ）からなる信号線２１と、スリット２３、２３を介して、アルミニウム（Ａｌ）からなる接地導体２２、２２とが形成されている。一方、誘電体基板２０の裏面（誘電体基板の一方の面）２０Ｂには、図１１（ａ）に示すインピーダンス整合回路７と異なり、上記接地導体２２、２２と導通された、アルミニウム（Ａｌ）からなる接地層２９が形成されている。
【０１７０】
これら、図１１（ａ）、（ｂ）に示すインピーダンス整合回路７について、所定の電磁界シミュレーションに基づいて、クオリティファクタＱ（無負荷Ｑｕ）を演算すると、図１１（ａ）に示すインピーダンス整合回路７のＱｕは、「２０」となるのに対し、図１１（ｂ）に示すインピーダンス整合回路７のＱｕは、「３９」となる。すなわち、インピーダンス整合回路７は、誘電体基板２０の裏面（誘電体基板の一方の面）２０Ｂに、大きな抵抗値を有するシリコン（Ｓｉ）を形成することなく、上記接地層２９を形成することにより、クオリティファクタＱをを向上することができる。
【０１７１】
なお、電磁界シミュレーションの条件は、無線ＬＡＮの規格である、ＩＥＥＥ（米国電気電子学会）８０２．１１Ｂであって、中心周波数ω０は、２．４５［ＧＨｚ］である。以下の説明における電磁界シミュレーションの条件についても同様である。
【０１７２】
また、誘電体基板２０の裏面２０Ｂに接地層２９が形成だけでなく、さらに伝送線路の板厚Ｄを増大させて、クオリティファクタＱを向上させることも可能である。図１２は、伝送線路の板厚Ｄを増大させた場合のインピーダンス整合回路７の（一部省略）断面図を示している。なお、図１２は、図１１と同様に、図２に示すＡ方向から見た断面図であり、電磁界シミュレーションが可能な形に、インピーダンス整合回路７を簡略した形で示している。
【０１７３】
図１２（ａ）、（ｂ）、（ｃ）に示すインピーダンス整合回路７は、いずれも、図１１（ｂ）で説明したインピーダンス整合回路７と同様に、誘電体基板２０の裏面２０Ｂに接地層２９が形成されている。信号線２１及び接地導体２２上には、２酸化シリコン（ＳｉＯ２）からなる酸化層５３が成膜されており、さらに、該酸化層５３上には、窒化シリコン（ＳｉＮ）からなる窒化層５０が成膜されている。そして、信号線２１及び接地導体２２の伝送線路は、図１２の（ａ）、（ｂ）、（ｃ）の順に、その板厚Ｄが、Ｄ１＜Ｄ２＜Ｄ３となるように形成されている。
【０１７４】
このようなインピーダンス整合回路７について、上述と同様に、電磁界シミュレーションに基づいて、クオリティファクタＱ（無負荷Ｑｕ）を演算すると、Ｑｕは、図１２の（ａ）、（ｂ）、（ｃ）の順に、「３３」、「６４」、「６８」となる。すなわち、インピーダンス整合回路７は、信号線２１及び接地導体２２の板厚Ｄを大きくすることにより、クオリティファクタＱをさらに向上させることができる。
【０１７５】
上述した、図１２（ｃ）に示すインピーダンス整合回路７を、積層された誘電体層により構成した一例について、図１３に沿って説明する。図１３は、積層された誘電体層２０ａ、２０ｂ、２０ｃ、２０ｄにより、板厚Ｄが増大させた場合のインピーダンス整合回路７の（一部省略）断面図を示している。なお、図１３は、図１１及び図１２と同様に、図２に示すＡ方向から見た断面図である。
【０１７６】
インピーダンス整合回路７は、図１３に示すように、シリコン（Ｓｉ）からなるシリコン基板２７上に、２酸化シリコン（ＳｉＯ２）からなる酸化層（ＩＬＤ）５５が成膜されており、該酸化層５５上には、接地層２９を介して誘電体基板２０が形成されている。該誘電体基板２０は、例えば、半導体製造プロセスの国際標準に相当する、ＴＳＭＣ（登録商標）のデザインルール（例えば０．２５μｍプロセス）に基づいて、４つの層により構成されており、第１誘電体層（ＩＭＤ１）２０ａ、第２誘電体層（ＩＭＤ２）２０ｂ、第３誘電体層（ＩＭＤ３）２０ｃ、第４誘電体層（ＩＭＤ４）２０ｄからなる。
【０１７７】
第３誘電体層２０ｃ上には、アルミニウム（Ａｌ）からなる信号線（信号層）２１Ｄと、該信号線２１Ｄの両側からスリット２３Ｄ、２３Ｄを介して、アルミニウム（Ａｌ）からなる接地導体（接地導層）２２Ｄ、２２Ｄとからなる、第４メタル層（Ｍ４）が形成されている。また、第４誘電体層２０ｄ上には、同様に、アルミニウム（Ａｌ）からなる信号線（信号層）２１Ｅと、該信号線２１Ｅの両側からスリット２３Ｅ、２３Ｅを介して、アルミニウム（Ａｌ）からなる接地導体（接地導層）２２Ｅ、２２Ｅと、からなる、第５メタル層（Ｍ５）が形成されている。また、第５メタル層上には、２酸化シリコン（ＳｉＯ２）からなる酸化層（ＰＡＳＳ１）５３が成膜されており、さらに、該酸化層５３上には、窒化シリコン（ＳｉＮ）からなる窒化層（ＰＡＳＳ２）５０が成膜されている。
【０１７８】
第４メタル層、及び第５メタル層における、信号線２１Ｄ、２１Ｅ同士、及び接地導体２２Ｄ、２２Ｅ同士は、図中上下方向に重なるように配置されており、第４誘電層２０ｄに、所定径からなる複数のビア５１、５２が形成されている。すなわち、第４メタル層の信号線２１Ｄと、第５メタル層の信号線２１Ｅは、ビア（層間導通手段）５１により導通され、第４メタル層の接地導体２２Ｄ、２２Ｄと、第５メタル層の接地導体２２Ｅ、２２Ｅも同様に、ビア（層間導通手段）５２により導通されている。これにより、伝送線路の板厚は、図１２（ｃ）に示す板厚Ｄ３となるように形成されている。
【０１７９】
半導体の製造プロセスには、半導体素子２上に構成される伝送線路の線幅や板厚などを規定するデザインルールが設定されており、このようなデザインルールにより、１層あたりの伝送線路の板厚Ｄに制限があるような場合においても、問題なく板厚Ｄを増大させることができ、クオリティファクタＱを向上させることができる。これにより、半導体素子２上を構成する回路として、積層されて構成される、例えばＣＭＯＳなどと共に、インピーダンス整合回路７を、該半導体素子２上を構成することができる。
【０１８０】
なお、図１３に示すインピーダンス整合回路７の誘電体層２０ａ、２０ｂ、２０ｃ、２０ｄ、…  は、特に４層に限る必要はなく、所定のデザインルールに応じて、誘電体層２０ｎ毎に、信号線２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ、…  と、接地導体２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ、…  を適宜形成してもよい。また、図１１ないし図１３で示した、信号線２１、接地導体２２、及び接地層２９の材料例と、誘電体基板２０、及び誘電体層２０ｎの材料例として、それぞれ、アルミニウム（Ａｌ）と、２酸化シリコン（ＳｉＯ２）を示したが、同様の物理特性を有する材料であれば、特にこれに限る必要はない。
【０１８１】
このように、積層された誘電体層２０ｎにより構成すると共に、図１０に示すようにインピーダンス整合伝送線路３０をメアンダ状に形成した、インピーダンス整合回路７について、図１４に説明する。図１４は、小型化されたインピーダンス整合伝送線路３０を有するインピーダンス整合回路７ａの伝送線路の上面図で、（ａ）は第４メタル層（Ｍ４）が形成された場合、（ｂ）は第４メタル層及び第５メタル層（Ｍ４＋Ｍ５）がビア５１、５２で接続された場合を示している。なお、図１４（ａ）、（ｂ）に示すインピーダンス整合回路７ａは、いずれも、ＴＳＭＣ（登録商標）のデザインルール（例えば０．２５μｍプロセス）に基づいて設計した例である。
【０１８２】
第４メタル層が形成されたインピーダンス整合回路７ａは、図１４（ａ）に示すように、Ｋインバータ伝送線路３３の横幅が、１４４［μｍ］となり、また、メアンダ状に形成されたインピーダンス整合伝送線路３０の横幅が、８５７［μｍ］となる。一方、インピーダンス整合回路７ａの縦幅は、９０［μｍ］となる。従って、その占有面積Ｓは、１．００［ｍｍ］×０．０９［ｍｍ］＝０．０９［ｍｍ２］となる。
【０１８３】
また、第４メタル層と第５メタル層とがビア５１、５２（図１３参照）で接続されたインピーダンス整合回路７ａは、図１４（ｂ）に示すように、Ｋインバータ伝送線路３３の横幅が、１８０［μｍ］となり、また、メアンダ状に形成されたインピーダンス整合伝送線路３０の横幅が、４５５［μｍ］となる。一方、インピーダンス整合回路７ａの縦幅は、１９０［μｍ］となる。従って、その占有面積Ｓは、０．６４［ｍｍ］×０．１９［ｍｍ］＝０．１２［ｍｍ２］となる。
【０１８４】
このように、インピーダンス整合回路７ａは、いずれも占有面積Ｓを、略０．１［ｍｍ２］とすることができ、図１７に示す従来のインピーダンス整合回路６０の占有面積（０．５［ｍｍ２］）より小さくすることができる。しかも、図１４（ｂ）に示すインピーダンス整合回路７ａは、既に述べたように、信号線２１及び接地導体２２の板厚Ｄが増大されているので、クオリティファクタＱを向上させることができる。
【０１８５】
これら、図１４（ａ）、（ｂ）に示すインピーダンス整合回路７ａにおいて、上述した電磁界シミュレーションに基づいて演算したＳパラメータについて、図１５に沿って説明する。図１５は、図１４に示すインピーダンス整合回路７ａのＳパラメータの演算結果を示している。
【０１８６】
なお、図中の実線は、第４メタル層（Ｍ４）が形成された、インピーダンス整合回路７ａ（図１４（ａ）参照）のＳパラメータを示している。また、図中の破線は、第４メタル層及び第５メタル層（Ｍ４＋Ｍ５）がビア５１、５２で接続された、インピーダンス整合回路７ａ（図１４（ｂ）参照）のＳパラメータを示している。また、Ｓパラメータとしては、反射損失｜Ｓ１１｜（入力した信号が反射して戻ってくる割合）、挿入損失｜Ｓ２１｜（入力される信号の順方向に伝達する割合）を示している。
【０１８７】
反射損失｜Ｓ１１｜は、中心周波数ω０、２．４５［ＧＨｚ］において、図中上方にピークを有しており、挿入損失｜Ｓ２１｜は、同様に２．４５［ＧＨｚ］において、図中下方にピークを有している。従って、信号は、ほとんど反射することなく、中心周波数ω０で帯域通過しており、インピーダンス整合回路７ａは、図１４に示すように小型化が図られながらも、既に述べたように、インピーダンス整合及び帯域調整が可能なフィルタとして機能している。
【０１８８】
また、中心周波数ω０における挿入損失｜Ｓ２１｜は、第４メタル層に第５メタル層をビア５１、５２で接続した、インピーダンス整合回路７ａ（破線）が、小さい値（約−３０［ｄＢ］）となっていることから、上述したように、板厚Ｄを増大させることにより、信号の損失を低減することができる。
【０１８９】
なお、本実施の形態において、インピーダンス整合回路７は、１段のフィルタを示したが、特に１段に限る必要はなく、多段化してもよい。例えば、インピーダンス整合回路７ａのＫインバータ伝送線路３３と伝送線路３５との間に、Ｋインバータと半波長共振回路とを交互に接続する、半波長多段フィルタ（図示せず）を介在させてもよい。同様に、インピーダンス整合回路７ｃのＪインバータ伝送線路４３と伝送線路４５との間に、Ｊインバータと半波長共振回路とを交互に接続する、半波長多段フィルタ（図示せず）を介在させてもよい。これにより、通過帯域外における急峻な帯域外減衰特性（カット特性）の高いバンドパスフィルタを構成することができ、たとえ狭い帯域幅であっても、高い周波数選択度を実現することができる。
【０１９０】
さらに、バンドパスフィルタとして、図１６に示すように、１／４波長多段フィルタ９０ａ、９０ｂを構成してもよい。１／４波長多段フィルタ９０ａは、図１６（ａ）に示すように、インピーダンス整合回路７ａのＫインバータ伝送線路３３と伝送線路３５との間に介在しており、１／４波長伝送線路（共振回路）９１ａ、９１ｂ、…、９１ｎ−１と、インバータ伝送線路（インピーダンス反転回路）９２ａ、９２ｂ、…、９２ｎとが交互に接続されている。また、インバータ伝送線路９２ａ、９２ｂ、…、９２ｎを構成する、ＫインバータとＪインバータとは、１／４波長伝送線路９１ａ、９１ｂ、…、９１ｎ−１を介して隣合うように接続されている。
【０１９１】
同様に、１／４波長多段フィルタ９０ｂは、図１６（ｂ）に示すように、インピーダンス整合回路７ｂのＪインバータ伝送線路４３と伝送線路４５との間に介在しており、１／４波長伝送線路（共振回路）９３ａ、９３ｂ、…、９３ｎ−１と、インバータ伝送線路（インピーダンス反転回路）９５ａ、９５ｂ、…、９５ｎとが交互に接続されている。また、インバータ伝送線路９５ａ、９５ｂ、…、９５ｎを構成する、ＫインバータとＪインバータとは、１／４波長伝送線路９３ａ、９３ｂ、…、９３ｎ−１を介して隣合うように接続されている。これにより、１／４波長多段フィルタ９０ａ、９０ｂの大きさを、上述した半波長多段フィルタの略半分にすることができ、高い周波数選択度を実現しながら、インピーダンス整合回路７を小型化することができる。
【０１９２】
なお、本実施の形態において、無線通信について適用したインピーダンス整合回路７について説明したが、有線通信であっても、本発明を適用することが出来るのは勿論である。
【０１９３】
また、本実施の形態において、コプレーナ線路で構成された、インピーダンス整合回路７について説明したが、信号線と接地導体とが各々誘電体基板の表裏に形成される、マイクロストリップ線路や、信号線を誘電体基板中に構成する、ストリップ線路などの分布定数線路についても本発明を適用することができる。
【図面の簡単な説明】
【図１】図１は、本発明が適用される無線通信装置の一例を示すブロック図。
【図２】インピーダンス整合回路を構成するコプレーナ線路の構造の一例を示す（一部断面）斜視図。
【図３】ローノイズアンプの入力端に接続されたインピーダンス整合回路の周辺における伝送線路の説明図で、（ａ）は伝送線路の（一部省略）上面図、（ｂ）は伝送線路の等価回路、（ｃ）はＫインバータを用いた等価回路。
【図４】Ｋインバータにより構成されるフィルタの説明図で、（ａ）はフィルタの回路図、（ｂ）はフィルタを伝送する信号の電圧振幅、（ｃ）はフィルタの等価回路。
【図５】ローノイズアンプの入力端に接続されたインピーダンス整合回路の特性インピーダンスと線路長の説明図で、（ａ）はインピーダンス整合回路の回路図、（ｂ）はインピーダンス整合回路を伝送する信号の電圧振幅、（ｃ）はインピーダンス整合回路の等価回路。
【図６】ローノイズアンプの出力端に接続されたインピーダンス整合回路の周辺における伝送線路の説明図で、（ａ）は伝送線路の（一部省略）上面図、（ｂ）は伝送線路の等価回路、（ｃ）はＪインバータを用いた等価回路。
【図７】Ｊインバータにより構成されるフィルタの説明図で、（ａ）はフィルタの回路図、（ｂ）はフィルタを伝送する信号の電圧振幅、（ｃ）はフィルタの等価回路。
【図８】ローノイズアンプの出力端に接続されたインピーダンス整合回路の特性インピーダンスと線路長の説明図で、（ａ）はインピーダンス整合回路の回路図、（ｂ）はインピーダンス整合回路を伝送する信号の電圧振幅、（ｃ）はインピーダンス整合回路の等価回路。
【図９】伝送線路の幅を狭くした場合のインピーダンス整合回路の伝送線路の（一部省略）上面図。
【図１０】Ｋインバータを用いた等価回路で示されたインピーダンス整合回路の模式図で、（ａ）は伝送線路をメアンダ状に形成した場合、（ｂ）は伝送線路をＫインバータの隣に配置した場合、（ｃ）は接地導体幅を狭めた場合、（ｄ）は隣り合う接地導体を除去した場合、（ｅ）は伝送線路を接地導体距離内に形成した場合。
【図１１】インピーダンス整合回路の（一部省略）断面図で、（ａ）は誘電体基板の裏面にシリコン基板を形成した場合、（ｂ）は誘電体基板の裏面に接地層を形成した場合。
【図１２】伝送線路の板厚を増大させた場合のインピーダンス整合回路の（一部省略）断面図。
【図１３】積層された誘電体層により板厚を増大させた場合のインピーダンス整合回路の（一部省略）断面図。
【図１４】小型化されたインピーダンス整合伝送線路のインピーダンス整合回路の伝送線路の上面図で、（ａ）は第４メタル層が形成された場合、（ｂ）は第４メタル層と第５メタル層とがビアで接続された場合。
【図１５】図１４に示すインピーダンス整合回路のＳパラメータの演算結果を示す図。
【図１６】インバータと１／４波長共振回路とを交互に接続して多段化したインピーダンス整合回路の等価回路を示す図であって、（ａ）はローノイズアンプの入力端に接続されたインピーダンス整合回路、（ｂ）はローノイズアンプの出力端に接続されたインピーダンス整合回路。
【図１７】集中定数素子により構成された、従来のインピーダンス整合回路を示す図。
【符号の説明】
１  無線通信装置
２  半導体素子
３  アンテナ
５、６  負荷、アンプ
７ａ、７ｂ、７ｃ、７ｄ  インピーダンス整合回路
２０  誘電体基板
２０Ｆ  誘電体基板の一方の面
２０Ｂ  誘電体基板の他方の面
２０ａ、２０ｂ、２０ｃ、２０ｄ  誘電体層
２１  信号線
２１Ｄ、２１Ｅ  信号層
２２  接地導体
２２Ｄ、２２Ｅ  接地導体層
２９  接地層
３１  リアクタンス補償分布定数線路
３２  １／４波長分布定数線路
３３  インピーダンス反転分布定数線路
４１  リアクタンス補償分布定数線路
４２  １／４波長分布定数線路
４３  インピーダンス反転分布定数線路
５１、５２  層間導通手段
９０ａ、９０ｂ  狭帯域通過分布定数線路
９１ａ、９１ｂ、…、９１ｎ−１、９３ａ、９３ｂ、…、９３ｎ−１  共振回路
９２ａ、９２ｂ、…、９２ｎ、９５ａ、９５ｂ、…、９５ｎ  インピーダンス反転回路
ＢＬ  負荷のリアクタンス
Ｇ  所定間隔
Ｊ１、２  インピーダンス反転回路のインバータ
Ｋ０、１  インピーダンス反転回路のインバータ
ＳＩ１  入力される信号
ＳＩ２  入力される信号
ｗ  帯域幅
ＸＳ  負荷のリアクタンス
Ｙ１  設定された帯域幅に応じた特性インピーダンス
Ｚ１  設定された帯域幅に応じた特性インピーダンス
ＺＬ  負荷のインピーダンス
ＺＳ  負荷のインピーダンス
Δｌ  負荷のリアクタンスを補償する長さ
λ／４  入力される信号の１／４波長
【図１】
2004274513.tif 000043
【図２】
2004274513.tif 000044
【図３】
2004274513.tif 000045
【図４】
2004274513.tif 000046
【図５】
2004274513.tif 000047
【図６】
2004274513.tif 000048
【図７】
2004274513.tif 000049
【図８】
2004274513.tif 000050
【図９】
2004274513.tif 000051
【図１０】
2004274513.tif 000052
【図１１】
2004274513.tif 000053
【図１２】
2004274513.tif 000054
【図１３】
2004274513.tif 000055
【図１４】
2004274513.tif 000056
【図１５】
2004274513.tif 000057
【図１６】
2004274513.tif 000058
【図１７】
2004274513.tif 000059