(57)【要約】  【課題】  固体撮像素子において撮像信号を高速に出力できるようにする。  【解決手段】  繰り返し周期Ｎの色フィルタの配列がされ、フォトセンサ２の１列と隣接して垂直ＣＣＤの１列が設けられる。領域Ａがゲート２１、２２、２３からなり、領域Ｂがゲート３１、３２、３３からなる。領域Ａのｍ個の配列と領域ＢのＮ×ａ個の配列とが交互に配置される。φＶ１、φＶ３が印加されるバス４１および４３に対して、ゲート２１、３１、２３、３３が同一の関係で接続される。φＶ２、読み出しパルスが印加されるバス４２にゲート３２が接続される。ゲート２２、３２の両方に読み出しパルスを印加する全画素読み出しモードと、ゲート２２のみに読み出しパルスを印加するライン間引きモードとが可能とされる。【選択図】  図１４
2004165686.tif 000002
【特許請求の範囲】
【請求項１】
垂直方向にＮ（Ｎは自然数）画素周期で繰り返される複数の色フィルタを介した光が入射されるマトリクス状に配置された複数のフォトセンサと、
上記複数のフォトセンサから読み出された電荷を垂直方向に連なるフォトセンサからの電荷を混合することなく転送する垂直転送部と、
上記複数のフォトセンサに蓄積された電荷を上記垂直転送部に転送させるための信号供給部と
からなり、
上記複数のフォトセンサは、ｍ（ｍは自然数）個の垂直方向に連なる第１のフォトセンサ群と、上記画素周期Ｎのａ倍（ａは自然数）の数からなる垂直方向に連なる第２のフォトセンサ群とが垂直方向に交互に配置されることによって構成され、
上記信号供給部は、上記第１のフォトセンサ群に蓄積された電荷を上記垂直転送部に転送させるための第１の信号供給部と、上記第２のフォトセンサ群に蓄積された電荷を上記垂直転送部に転送させるための第２の信号供給部とによって構成されることを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
上記第１の信号供給部と上記第２の信号供給部とが互いに独立して設けられていることを特徴とする固体撮像素子。
【請求項３】
請求項１に記載の固体撮像素子において、
上記第１のフォトセンサ群の各フォトセンサに対応して配置された色フィルタの垂直方向の色順序は、上記第１および第２のフォトセンサによって構成される上記複数のフォトセンサの各フォトセンサに対応して配置された色フィルタの垂直方向の色順序と同一であることを特徴とする固体撮像素子。
【請求項４】
垂直方向にＮ（Ｎは自然数）画素周期で繰り返される複数の色フィルタを介した光が入射される、マトリクス状に配置され、ｍ（ｍは自然数）個の垂直方向に連なる第１のフォトセンサ群と、上記画素周期Ｎのａ倍（ａは自然数）の数からなる垂直方向に連なる第２のフォトセンサ群とが垂直方向に交互に配置されることによって構成された複数のフォトセンサの、上記第１のフォトセンサ群から読み出された電荷を第１の信号供給部から、垂直方向に連なるフォトセンサからの電荷を混合することなく転送する垂直転送部に転送し、上記第２のフォトセンサ群から読み出された電荷を第２の信号供給部から上記垂直転送部に転送するようにしたことを特徴とする固体撮像素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばディジタル記録の電子スチルカメラに使用して好適な固体撮像素子および固体撮像素子の制御方法に関する。
【背景技術】
【０００２】
最近、ディジタル電子スチルカメラが普及しつつある。電子スチルカメラに使用して好適な固体撮像素子例えばＣＣＤ撮像素子として、正方格子、全画素読出しのものが提案されている。正方格子は、隣接する画素の縦方向の間隔と横方向の間隔とを等しくするもので、撮像信号をパソコン用モニタに合わせるために採用される。従来のビデオカメラ等に使用されるＣＣＤ撮像素子は、インターレース方式の出力信号を発生するために、図２１に示すように、１／６０秒（１フィールド）蓄積して、２画素を読出し、垂直転送用のＣＣＤにおいて読出した２画素を混合し、また、混合する画素の上下方向の位置を奇数フィールドおよび偶数フィールドでずらすことによって、インターレース走査を実現していた。
【０００３】
かかるＣＣＤ撮像素子は、１／６０秒の蓄積時間のために、１／３０秒の蓄積時間のフレーム蓄積方式と比較して、動画像の撮像を良好に行うことができるが、垂直解像度が低い不利がある。従って、電子スチルカメラの撮像素子として適していない。そこで、図２２に示すように、１／３０秒間蓄積し、全画素を読出す全画素読出し方式が提案されている。この方式によれば、垂直解像度の低下を防止することができるが、撮像素子から撮像信号を出力するためには、画素数が同じ場合に、上述したビデオカメラ用の撮像素子の２倍の時間を必要とする。より具体的には、１／３０秒周期の撮像信号が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ディジタル電子スチルカメラの場合、撮影時にピントを合わせたり、撮影時のカメラアングルを調整するために、撮像画像を表示するモニタ例えば液晶モニタを設けることが多い。液晶モニタは、１／６０秒のノンインターレース走査で、テレビジョン画像を表示するのが普通である。従って、図２３に示すように、１／３０秒周期の撮像信号をそのまま液晶モニタに供給すると、表示画像の歪が発生する問題がある。これを避けるためには、図２４に示すように、液晶モニタ６２に対してＶＲＡＭ（ビデオＲＡＭ）６１（あるいはフレームメモリ）によりフレームレートを変換する必要がある。ＶＲＡＭ６１に対しては、１／３０秒周期の撮像信号が供給され、その出力に１／６０秒周期のノンインターレース信号が発生する。
【０００５】
このように、全画素読出しの撮像素子は、垂直解像度が高いという点で、電子スチルカメラの撮像素子として好適な反面、通常のテレビジョンモニタに撮像画像を表示するのにＶＲＡＭあるいはフレームメモリが必要となり、コストが上昇する問題があった。さらに、電子スチルカメラが自動焦点制御装置、自動アイリス制御装置、自動ホワイトバランス制御装置等の自動制御装置を備えているので、撮像素子の出力信号の周期が長いことは、これらの自動制御の応答を遅くする問題が生じた。さらに、モニタに表示される画像の動きが滑らかでない問題もあった。
【０００６】
上述した問題の解決する一つの方法は、撮像素子の出力信号のデータレートを高くすることである。しかしながら、そのためのサンプリングレート変換器を設ける必要があり、また、クロック周波数が高くなるのに伴って、消費電力の増大、使用部品のコストの上昇、Ｓ／Ｎの劣化等の問題が生じる。従って、撮像信号のデータレートを上げる方法は、好ましくない。
【０００７】
従って、この発明の目的は、高速に撮像信号を出力することができる固体撮像素子および固体撮像素子の制御方法を提供することにある。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、請求項１の発明は、垂直方向にＮ（Ｎは自然数）画素周期で繰り返される複数の色フィルタを介した光が入射されるマトリクス状に配置された複数のフォトセンサと、複数のフォトセンサから読み出された電荷を垂直方向に連なるフォトセンサからの電荷を混合することなく転送する垂直転送部と、複数のフォトセンサに蓄積された電荷を垂直転送部に転送させるための信号供給部とからなり、複数のフォトセンサは、ｍ（ｍは自然数）個の垂直方向に連なる第１のフォトセンサ群と、画素周期Ｎのａ倍（ａは自然数）の数からなる垂直方向に連なる第２のフォトセンサ群とが垂直方向に交互に配置されることによって構成され、信号供給部は、第１のフォトセンサ群に蓄積された電荷を垂直転送部に転送させるための第１の信号供給部と、第２のフォトセンサ群に蓄積された電荷を垂直転送部に転送させるための第２の信号供給部とによって構成されることを特徴とする固体撮像素子である。
【０００９】
また、請求項４の発明は、垂直方向にＮ（Ｎは自然数）画素周期で繰り返される複数の色フィルタを介した光が入射される、マトリクス状に配置され、ｍ（ｍは自然数）個の垂直方向に連なる第１のフォトセンサ群と、画素周期Ｎのａ倍（ａは自然数）の数からなる垂直方向に連なる第２のフォトセンサ群とが垂直方向に交互に配置されることによって構成された複数のフォトセンサの、第１のフォトセンサ群から読み出された電荷を第１の信号供給部から、垂直方向に連なるフォトセンサからの電荷を混合することなく転送する垂直転送部に転送し、第２のフォトセンサ群から読み出された電荷を第２の信号供給部から垂直転送部に転送するようにしたことを特徴とする固体撮像素子の制御方法である。
【００１０】
上述したように、請求項１の発明は、垂直方向にＮ（Ｎは自然数）画素周期で繰り返される複数の色フィルタを介した光が入射されるマトリクス状に配置された複数のフォトセンサと、複数のフォトセンサから読み出された電荷を垂直方向に連なるフォトセンサからの電荷を混合することなく転送する垂直転送部と、複数のフォトセンサに蓄積された電荷を垂直転送部に転送させるための信号供給部とからなり、複数のフォトセンサは、ｍ（ｍは自然数）個の垂直方向に連なる第１のフォトセンサ群と、画素周期Ｎのａ倍（ａは自然数）の数からなる垂直方向に連なる第２のフォトセンサ群とが垂直方向に交互に配置されることによって構成され、信号供給部は、第１のフォトセンサ群に蓄積された電荷を垂直転送部に転送させるための第１の信号供給部と、第２のフォトセンサ群に蓄積された電荷を垂直転送部に転送させるための第２の信号供給部とによって構成されるため、フォトセンサに蓄積された電荷の垂直転送部への転送を、第１および第２の信号供給部を共に用いて行うことで全画素読み出しが行え、第１の信号供給部のみを用いて行うことで間引き読み出しが行えると共に、間引き読み出しの際には、色フィルタの垂直方向における画素周期Ｎのａ倍の画素数を垂直方向に間引くため、色順序が全画素読み出しの場合と同一に保たれる。
【００１１】
また、請求項４の発明は、垂直方向にＮ（Ｎは自然数）画素周期で繰り返される複数の色フィルタを介した光が入射される、マトリクス状に配置され、ｍ（ｍは自然数）個の垂直方向に連なる第１のフォトセンサ群と、画素周期Ｎのａ倍（ａは自然数）の数からなる垂直方向に連なる第２のフォトセンサ群とが垂直方向に交互に配置されることによって構成された複数のフォトセンサの、第１のフォトセンサ群から読み出された電荷を第１の信号供給部から、垂直方向に連なるフォトセンサからの電荷を混合することなく転送する垂直転送部に転送し、第２のフォトセンサ群から読み出された電荷を第２の信号供給部から垂直転送部に転送するようにしているため、フォトセンサに蓄積された電荷の垂直転送部への転送を、第１および第２の信号供給部を共に用いて行うことで全画素読み出しが行え、第１の信号供給部のみを用いて行うことで間引き読み出しが行えると共に、間引き読み出しの際には、色フィルタの垂直方向における画素周期Ｎのａ倍の画素数を垂直方向に間引くため、色順序が全画素読み出しの場合と同一に保たれる。
【発明の効果】
【００１２】
この発明によれば、垂直解像度の良好なスチル画像を全画素を読出すフルフレームの撮像モードによって得ることができ、また、液晶ディスプレイ等の表示に使用する場合では、ライン間引きの撮像モードによって、撮像信号を高速に出力することができる。従って、ＶＲＡＭを設けなくても撮像信号をモニタに表示することができる。また、高速で撮像信号を出力できることにより、オートフォーカス等の自動制御装置の応答を速くすることができる。さらに、コマ数が多くなるので、モニタ画像の動きが滑らかになる利点がある。
【００１３】
また、この発明では、記録時に、画像信号をメモリ（ＤＲＡＭ）に書込む期間以外では、撮像信号を表示するので、表示が消える期間を最小限とすることができる。さらに、再生時に、記録媒体からデータを読出している期間、撮像信号を表示装置に供給するので、表示が消える期間を記録時と同様に最小限とすることができる。
【発明を実施するための最良の形態】
【００１４】
以下、この発明の一実施例について図面を参照して説明する。図１は、この発明の一実施例の全体的構成を示す。１０１は、固体撮像素子例えばＣＣＤ撮像素子である。ＣＣＤ撮像素子１０１は、三原色フィルタ、補色フィルタ等を有する単板式のイメージャである。ＣＣＤ撮像素子１０１は、後で詳細に説明するように、全画素を読出すフルフレーム読出しの動作モード（第１の撮像モード）と、ライン数を減少させた信号を出力するライン間引きの動作モード（第２の撮像モード）とが切替え可能とされている。撮像素子１０１には、レンズ系１００を介して被写体光が入射される。
【００１５】
撮像素子１０１の出力信号がサンプルホールド，ＡＧＣ回路１０２に供給される。フルフレーム読出しモードでは、１枚の画像読出しの時間が１／３０秒であり、ライン間引きモードでは、これが１／６０秒である。サンプルホールドは、相関二重サンプリング回路の構成とされ、ノイズの除去、波形整形、欠陥画素の補償がなされる。ＡＧＣは、被写体の明るさに応じてゲインを制御するもので、また、自動絞り調整のためにもゲインが制御される。サンプルホールド，ＡＧＣ回路１０２の出力信号がＡ／Ｄ変換器１０３に供給される。Ａ／Ｄ変換器１０３からは、１サンプルが１０ビットのディジタル撮像信号が発生する。
【００１６】
ディジタル化された撮像信号がＩＣ回路の構成のカメラ信号処理回路１０４に供給される。この信号処理回路１０４は、ディジタルクランプ回路、輝度信号処理回路、色信号処理回路、輪郭補正回路、欠陥補償回路、自動絞り制御回路、自動焦点制御回路、自動ホワイトバランス補正回路、コンポーネント信号（Ｙ：輝度信号、Ｃｒ、Ｃｂ：色差信号が４：１：１の比のサンプリング周波数でサンプリングされたディジタルビデオ信号）のマルチプレクサ、同期信号発生回路、タイミング生成器、マイクロコンピュータとのインターフェース等が含まれる。信号処理回路１０４のより具体的な構成については後述する。マルチプレクサによって、コンポーネント信号が多重化データへ変換される。
【００１７】
１０５は、信号処理を制御するマイクロコンピュータであって、マイクロコンピュータ１０５からのコントロール信号がレンズ系１００、電子ボリューム１０６、カメラ信号処理回路１０４、タイミングコントローラ１０７に供給される。タイミングコントローラ１０７は、タイミング生成器１０８およびＣＣＤ駆動回路１０９から構成される。電子ボリューム１０６は、サンプルホールド，ＡＧＣ回路１０２のゲインコントロール信号を発生する。
【００１８】
タイミングコントローラ１０７に対しては、クロックＭＣＫの３倍の周波数のクロック３ＭＣＫが供給される。また、１０７からカメラ信号処理回路１０４に対してＭＣＫ、３／２ＭＣＫが送り出される。一例として、撮像素子１０１の水平画素数が７８０とされ、ＭＣＫ＝７８０ｆh （ｆh:撮像素子１０１の水平走査周波数）＝１２．３ＭHzとされている。また、カメラ信号処理回路１０４において発生した水平同期信号Ｈおよび垂直同期信号Ｖがタイミングコントローラ１０７に供給される。タイミングコントローラ１０７のＣＣＤ駆動回路１０９で発生した駆動パルスが撮像素子１０１に供給される。駆動パルスは、垂直駆動パルス、水平駆動パルス、読出しパルス等を含む。
【００１９】
図２は、カメラ信号処理回路１０４の一例を示す。ここでは、自動絞り制御回路を含む場合の構成を示す。簡単のため、欠陥補償回路、自動焦点制御回路、自動ホワイトバランス補正回路についての図示を省略する。Ａ／Ｄ変換器１０３からの１０ビット幅のディジタル撮像信号がディジタルクランプ回路１１１を介して演算回路１１２に供給される。撮像素子が三原色フィルタを有する場合、演算回路１１２によって、三原色信号の加算または減算がなされ、輝度信号成分および色差信号成分が生成される。
【００２０】
輝度信号成分が輝度信号処理回路１１３および輪郭補正回路１１４に供給され、色差信号成分が色信号処理回路１１６に供給される。輝度信号処理回路１１３には、γ補正回路等が含まれる。輪郭補正回路１１４により生成された輪郭補正信号が輝度信号処理回路１１３の出力信号に対して加算回路１１５により加算される。加算回路１１５から輝度信号Ｙが得られる。色信号処理回路１１６には、γ補正回路、ＨＵＥ、ゲイン調整回路等が含まれる。色信号処理回路１１６から色差信号Ｃｒ、Ｃｂが発生する。Ｙ、Ｃｒ、Ｃｂからなるコンポーネント信号がマルチプレクサ１１７に供給される。マルチプレクサ１１７によって、後述のようにこれらの信号が合成され、その出力には、多重化コンポーネント信号が発生する。
【００２１】
タイミング、同期信号発生回路１１８が設けられており、３ＭＣＫのクロックから水平同期信号Ｈ、垂直同期信号Ｖ、クロック、タイミング信号がこの回路１１８から発生する。１１９がマイクロコンピュータ１０５とカメラ信号処理回路１０４との間のインターフェースのためのシリアルＩ／Ｏであり、１２０が検出、累算回路である。演算回路１１２で形成された輝度信号成分が検出、累算回路１２０に供給される。絞り制御の場合、撮像画面が複数の領域に分割され、領域毎に撮像信号が累算される。そして、各領域の累算データが検出、累算回路１２０からシリアルＩ／Ｏ１１９に対して出力される。
【００２２】
シリアルＩ／Ｏ１１９を通じて累算データをマイクロコンピュータ１０５が受け取り、累算データに対する重み付け演算、重み付けされた各領域のデータの総和を求める演算、絞り制御信号の生成等をマイクロコンピュータ１０５が行う。生成された絞り制御信号によって、レンズ系１００の絞り制御リングの駆動モータが駆動され、タイミングコントローラ１０７および電子ボリューム１０６が制御される。タイミングコントローラ１０７によって電子シャッタ（露光時間）が制御され、電子ボリューム１０６によってゲインが制御される。また、シリアルＩ／Ｏ１１９を通じてマイクロコンピュータ１０５から検出、累算回路１２０にコントロール信号が供給され、領域の分割のパターン等が制御される。
【００２３】
（４１１）方式のコンポーネント信号を多重化するためのマルチプレクサ１１７についてより詳細に説明する。図３に示すように、マルチプレクサ１１７は、クロックＭＣＫに同期した８ビット幅の輝度信号Ｙ、色差信号Ｃが入力され、３／２ＭＣＫ（クロックＭＣＫの３／２倍の周波数のクロック）に同期した８ビット幅の多重化コンポーネント信号を発生する。図４は、マルチプレクサ１１７の一例の構成を示す。マルチプレクサ１１７は、輝度信号Ｙおよび色信号Ｃの一方を選択する入力セレクタ１２１と、入力セレクタ１２１が直列入力として供給されるシフトレジスタ１２２と、シフトレジスタ１２２の並列出力がロードされるレジスタ１２３と、レジスタ１２３にロードされたデータを順次選択する出力セレクタ１２４と、出力セレクタ１２４に接続されたレジスタ１２５とからなる。各レジスタは、８ビット幅のものである。
【００２４】
図５は、上述のマルチプレクサ１１７の動作を示すタイミングチャートである。３ＭＣＫは、クロックＭＣＫの周波数の３倍のクロックである。輝度データＹおよび色信号Ｃは、クロックＭＣＫと同期している。（４１１）方式のコンポーネント信号であるので、４サンプルの輝度データ（例えばＹ0 、Ｙ1 、Ｙ2 、Ｙ3 ）に対して、１サンプルの赤の色差データ（例えばＣｒ0 ）と１サンプルの青の色差データ（例えばＣｂ0 ）とが対応している。
【００２５】
セレクトパルスのハイレベルで輝度データを選択し、そのローレベルで色データを選択するように、入力セレクタ１２１が制御される。シフトレジスタ１２２は、３／２ＭＣＫがクロックとして供給され、入力セレクタ１２１により選択されたデータを取り込むと共に、直列にシフトする。シフトレジスタ１２２の初段のレジスタの出力Ｑ0 は、図に示すように、Ｙ-1、Ｙ0 、Ｃｒ0 、Ｙ1 、Ｙ2 、Ｃｂ0 、Ｙ3 、・・・と変化する。
【００２６】
レジスタ１２３に対して、１／４ＭＣＫのクロックのタイミングでもって、シフトレジスタ１２２の出力が並列にロードされる。１／４ＭＣＫのクロックの周期は、３／２ＭＣＫの周期の６倍である。また、１／４ＭＣＫのクロックの位相は、互いに関連する輝度データおよび色差データの合計６サンプルがシフトレジスタ１２２からレジスタ１２３に転送されるように選定される。
【００２７】
出力セレクタ１２４は、クロック（３／２ＭＣＫ）と同期してレジスタ１２３からＹ0、Ｙ1、Ｙ2、Ｙ3、Ｃｒ、Ｃｂの順になるように順次選択し、選択されたサンプルをレジスタ１２５が取り込む。従って、レジスタ１２５からは、Ｙ0、Ｙ1、Ｙ2、Ｙ3、Ｃｒ、Ｃｂの順になるように、多重化されたコンポーネント信号が発生する。
【００２８】
上述したマルチプレクサ１１７は、データのサンプリングクロック周波数をＭＣＫから１．５倍の周波数の３／２ＭＣＫに変更することによって、８ビット幅の多重化コンポーネント信号へ変換する。マルチプレクサ１１７を設けない場合では、カメラ信号処理回路１０４から（８×２＝１６ビット）幅のデータ（輝度信号Ｙおよび色信号Ｃ）が出力される。その場合では、二つのデータバス間のクロストークが発生したり、基板配線面積が増加することによってクロストークが増加したり、メモリのデータの幅が増加することによってメモリのサイズが大きくなったり、メモリの消費電力が増大する等の種々の問題が生じる。上述したマルチプレクサ１１７を信号処理回路１０４の出力側に設けることによって、これらの問題の発生を防止することができる。
【００２９】
図１に戻って、この発明の一実施例についてさらに説明する。カメラ信号処理回路１０４からの上述したように多重化されたコンポーネント信号がデータスイッチャ１３０に供給される。データスイッチャ１３０は、カメラ信号処理回路１０４の出力と接続された出力点ａと、コンポーネント信号を三原色信号へ変換する変換回路１３４と接続された入力点ｂと、記録再生データバス１４０と接続された入出力点ｃとを有する。データスイッチャ１３０の状態は、ユーザのキー操作等に基づいて発生したモード切り換え信号１３１、１３２、１３３によって制御される。図１中のマイクロコンピュータ１０５は、主としてカメラ部の制御のために設けられており、図示しないが、記録／再生動作の制御、装置全体の制御のために、それぞれマイクロコンピュータが設けられ、これらのマイクロコンピュータ間での通信がなされる。
【００３０】
変換回路１３４により発生した三原色信号Ｒ、Ｇ、Ｂがテレビジョン表示装置例えば液晶ディスプレイ１３５に供給され、液晶ディスプレイ１３５により撮像画像が表示される。液晶ディスプレイ１３５は、１／６０秒周期のノンインターレース方式でもってカラー画像を表示する。記録再生データバス１４０に対して、ランダムアクセス可能なメモリ例えばＤＲＡＭ(dynamic random access memory)１４１およびデータ圧縮用のエンコーダ／デコーダ例えばＪＰＥＧ(Joint Photographic Experts Group)のエンコーダ／デコーダ１４２が接続される。ＪＰＥＧ以外の方式の高能率符号化を使用しても良い。エンコーダ／デコーダ１４２に対して記録媒体例えばフラシュメモリ１４３およびインターフェース１４４が接続される。ＤＲＡＭ１４１は、メモリコントローラ１４５から供給されるアドレス信号、制御信号によってその動作が制御される。
【００３１】
エンコーダ／デコーダ１４２は、ＪＰＥＧ、すなわち、適応ＤＣＴ（Discrete Cosine Transform)の符号化によって約１／１０にデータ量を圧縮する。ＪＰＥＧにおけるブロック化等の処理のために、ＤＲＡＭ１４１が設けられている。フラシュメモリ１４３は、電源を切っても記憶内容が保持され、メモリ全体あるいは分割した領域毎に電気的に一括して消去、再書込みが可能な半導体メモリである。記録媒体としては、フラシュメモリ以外の半導体メモリ等の媒体を使用しても良い。さらに、圧縮されたスチル画像データを必要に応じてパ−ソナルコンピュータに供給するためにインターフェースを設けても良い。この発明の一実施例において、記録とは、撮像信号を符号化してフラシュメモリ１４３に書込むことであり、再生とは、フラシュメモリ１４３内のデータを読出し、読出しデータを復号することである。
【００３２】
上述したこの発明の一実施例について、より詳細に説明する。この一実施例では、データスイッチャ１３０の接続状態によって５種類の動作が可能とされている。これは、モニタリングモード、第１の記録モード、第２の記録モード、第１の再生モード、第２の再生モードとからなる。これらのモードは、モード切り換え信号１３１、１３２、１３３によって設定される。モード切り換え信号１３１、１３２、１３３は、図示しない記録再生系制御用のマイクロコンピュータから発生する。マイクロコンピュータ１０５によって、モード切り換え信号を発生しても良い。モニタリングモードでは、撮像画面を液晶ディスプレイ１３５に表示する。第１の記録モードでは、所望の撮像画像をＤＲＡＭ１４１に書込む。第２の記録モードでは、ＤＲＡＭ１４１に記憶された画像データを圧縮してフラッシュメモリ１４３に書込む。第１の再生モードでは、フラッシュメモリ１４３に記憶されたデータを読出し、読出しデータを復号してＤＲＡＭ１４１に書込む。第２の再生モードでは、ＤＲＡＭ１４１のデータを読出して液晶ディスプレイ１３５に表示する。
【００３３】
図６は、データスイッチャ１３０の出力点ａと入力点ｂとが接続されるモニタリングモードの接続を示す。モニタリングモードは、モード切り換え信号１３１がアクティブとなることによって設定される。モニタリングモードでは、マイクロコンピュータ１０５は、タイミングコントローラ１０７のＣＣＤ駆動回路１０９を制御し、撮像素子１０１をライン間引きモードで動作させる。撮像素子１０１からは、読出しがされないラインが生じ、１／６０秒周期で撮像信号が読出される。
【００３４】
モニタリングモードでは、信号処理回路１０４の出力信号がデータスイッチャ１３０を介して変換回路１３４に供給され、変換回路１３４から出力される三原色信号が液晶ディスプレイ１３５に供給され、表示される。撮像素子１０１がライン間引きモードで動作するので、液晶ディスプレイ１３５が１／６０秒周期のノンインターレスの表示を行うことができる。液晶ディスプレイ１３５の表示を見て、画角の調整等を行い、記録したいスチル画像を決定することができる。ライン間引きモードのために、垂直解像度が記録時と比べると劣化するが、撮影画像をモニタする目的にとっては問題とはならず、これはまたフィールド蓄積を行うＣＣＤ撮像カメラと同等である。ライン間引きモードでは、高速読出しのために動きに対する追従性が良くなる。従って、自動焦点調整、自動絞り調整等の自動制御の応答が良くなり、動画をモニタするのが容易となる。
【００３５】
なお、モニタリングモードにおいて、破線で示すデータバスに接続されるＤＲＡＭ１４１、エンコーダ／デコーダ１４２、フラッシュメモリ１４３が不動作とされる。消費電力の節約のために、これらの動作しない回路に対する電源供給がオフとされるか、あるいは動作に必要なクロックの供給を停止することが好ましい。以下に説明する他のモードにおいても、動作しない回路に対するバスが破線で示され、また、動作しない回路に対する電源供給がオフされることは、同様である。
【００３６】
図７は、スチル画像を記録する場合のモード、すなわち、データスイッチャ１３０の出力点ａと入出力点ｃとが接続される第１の記録モードの接続を示す。第１の記録モードは、モード切り換え信号１３２がアクティブとなることによって設定される。第１の記録モードでは、マイクロコンピュータ１０５は、タイミングコントローラ１０７のＣＣＤ駆動回路１０９を制御し、撮像素子１０１をフルフレーム読出しモードで動作させる。撮像素子１０１からは、全画素例えば３２万画素が読出され、１／３０秒周期で撮像信号が読出される。
【００３７】
撮像信号がカメラ信号処理回路１０４において処理され、データスイッチャ１３０の出力点ａおよび入出力点ｃ、並びに記録再生データバス１４０を通じてＤＲＡＭ１４１に書込まれる。メモリコントローラ１４５は、ＤＲＡＭ１４１を書込み状態にし、書込みアドレスをＤＲＡＭ１４１に対して供給する。メモリコントローラ１４５は、図示しない記録／再生系制御用のマイクロコンピュータによって制御される。１枚分のスチル画像データがＤＲＡＭ１４１に書込まれる。１／３０秒の画像データの書込みがなされる、第１の記録モードでは、液晶ディスプレイ１３５に画像を表示することができない。画像が表示されない時間を最小限とするために、書込みが終了すると、次の第２の記録モードに移行する。
【００３８】
ＤＲＡＭ１４１に対する１枚分の画像データの書込みが終了すると、データスイッチャ１３０が図８に示すように、出力点ａおよび入力点ｂが接続される第２の記録モードとなる。第２の記録モードは、モード切り換え信号１３１がアクティブとなることによって設定される。このモードでは、ＤＲＡＭ１４１から画像データが読出される。読出されたデータがバス１４０を介してエンコーダ／デコーダ１４２に供給される。エンコーダ／デコーダ１４２は、ＤＲＡＭ１４１から読出したデータを例えばＪＰＥＧにより圧縮する。また、圧縮されたデータがフラッシュメモリ１４３に書込まれる。このようにして、撮像画像が圧縮されて記録される。
【００３９】
また、第２の記録モードでは、撮像素子１０１がライン間引きモードで動作するようになされ、モニタリングモードと同様に、高速で撮像素子１０１から読出された信号がカメラ信号処理回路１０４で処理され、画像信号がデータスイッチャ１３０および変換回路１３４を介して液晶ディスプレイ１３５に供給され、画像が表示される。それによって、記録時に画像の表示が消える時間を最小限とすることができる。
【００４０】
フラッシュメモリ１４３に書込まれた画像データを再生して液晶ディスプレイ１３５により表示するのが再生モードである。図９は、データスイッチャ１３０の出力点ａおよび入力点ｂが接続され、撮像信号が液晶ディスプレイ１３５に表示される第１の再生モードの状態を示す。第１の再生モードは、モード切り換え信号１３１がアクティブとなることによって設定される。このモードでは、フラッシュメモリ１４３からデータが読出され、読出しデータがエンコーダ／デコーダ１４２に供給される。
【００４１】
エンコーダ／デコーダ１４２によりデータが復号され、画像データが発生する。この画像データを書込むように、ＤＲＡＭ１４１が制御される。この場合、第１の記録モードと同一のデータ配列でもって、復号データがＤＲＡＭ１４１に書込まれるように、メモリコントローラ１４５がＤＲＡＭ１４１の書込みアドレスを制御する。読出し時のアドレス制御によって、同様のデータ配列を実現しても良い。この関係は、ＤＲＡＭ１４１から読出されたデジタル画像信号を変換回路１３４を介して液晶ディスプレイ１３５に供給し、液晶ディスプレイ１３５により表示する場合に、モニタリングモードで使用されるものと同一の構成を使用するためために必要である。第１の再生モードは、ライン間引きモードで撮像素子１０１が駆動され、撮像素子１０１の撮像画像が液晶ディスプレイ１３５に表示されている。
【００４２】
ＤＲＡＭ１４１に対して復号データが書込まれると、図１０に示す第２の再生モードとなる。第２の再生モードでは、データスイッチャ１３０の入出力点ｃと入力点ｂとが接続される。第２の再生モードは、モード切り換え信号１３３がアクティブとなることによって設定される。ＤＲＡＭ１４１が読出し状態とされる。そして、記録再生データバス１４０、データスイッチャ１３０、変換回路１３４を介してＤＲＡＭ１４１の読出しデータが液晶ディスプレイ１３５に供給される。従って、フラッシュメモリ１４３に記録されているデータと対応する画像を液晶ディスプレイ１３５により見ることが可能となる。この場合、フラッシュメモリ１４３に記録されているデータは、ライン間引きデータではなく、フルフレームのデータである。従って、メモリコントローラ１４５によるアドレス制御によって、撮像素子１０１がライン間引きモードで駆動される場合と同様のライン間引きを実現する。それによって、ＤＲＡＭ１４１の読出しデータを液晶ディスプレイ１３５により再生することができる。
【００４３】
このようにしてフラッシュメモリ１４３に記憶されているスチル画像データを液晶ディスプレイ１３５により再生して見ることができる。フラッシュメモリ１４３の記憶容量、データ圧縮の方法等によって、記録できるスチル画像の枚数が決定される。フラッシュメモリ１４３は、ＩＣカードの構成とされるのが好ましい。勿論、フラッシュメモリ以外の記録媒体を使用しても良い。さらに、必要に応じて設けられたインターフェースを介して外部のパソコンに記録データを送信したり、外部記憶装置に記録データを記憶するようにしても良い。
【００４４】
上述した固体撮像素子１０１の一例について以下に説明する。図１１は、固体撮像素子例えばＣＣＤ撮像素子１の一例の概略を示す。この例では、インターライン方式を採用し、イメージエリアに２次元配列されたフォトセンサ（例えばフォトダイオード）２と、フォトセンサ２の間に設けられ、フォトセンサ２からの信号電荷を水平ＣＣＤ（水平転送部）４へ転送するための垂直ＣＣＤ（垂直転送部）３と、水平ＣＣＤ４に接続されたバッファアンプ５とを有する。フォトセンサ２には、後述するような配列の色フィルタを通った撮像光が入射する。一つのフォトセンサ２と垂直ＣＣＤ３中の１ビットとが対応するように構成され、フォトセンサ２からの信号電荷を混合することなく垂直ＣＣＤ３に読出し、全画素の信号を順次、水平ＣＣＤ４に転送することが可能とされている。そして、水平ＣＣＤ４を駆動することによって、信号をフローティングディフュージョンエリアに転送し、順次電圧に変換してバッファアンプ５を通して出力する。
【００４５】
撮像素子１の単位画素の平面図を図１２に示し、垂直ＣＣＤ３の構造を図１３に示す。垂直ＣＣＤ３は、例えば３層電極３相駆動の構成とされている。図１２において、６は、垂直ＣＣＤ３の転送チャンネル、７は、画素間、並びに画素および転送チャンネル間を分離するためのチャンネルストッパ、８、９および１０は、それぞれ垂直ＣＣＤ３の転送ゲートである。転送ゲート９は、読出しゲートを兼用している。なお、図１２では、遮光膜等についての図示が省略されている。転送ゲート８、９、１０は、図１３に示すように、第１、第２および第３の多結晶シリコン電極を加工して形成される。これらの転送ゲート８、９、１０に対して、垂直駆動パルスφＶ1 、φＶ2 、φＶ3 がそれぞれ印加される。
【００４６】
フォトセンサ２から垂直ＣＣＤ３へ信号を読出す場合、フォトセンサ２に隣接した転送ゲート、すなわち、読出しゲートを兼ねる転送ゲート９に対して、垂直転送クロックφＶ2 のハイレベルより高いバイアス電圧（読出しパルスと称する）を印加する。ゲート９に読出しパルスを供給すると、１つの画素が垂直ＣＣＤ３の１ビットに対応しているので、全てのフォトセンサ２から信号電荷が垂直ＣＣＤ３に読出される。水平ＣＣＤ５は、転送クロックφＨ1 、φＨ2 によって、１ライン分のデータを出力する。なお、水平ＣＣＤ５としては、例えば複合チャンネル水平ＣＣＤ構造を採用することができる。その場合、出力部が２チャンネルの構成とされる。
【００４７】
上述したＣＣＤ撮像素子は、全画素の信号を順次出力することができるので、電子スチルカメラ、画像取込みに適している。しかしながら、インターレース出力を行う同じ画素数のビデオカメラ用撮像素子と比較して、１画面（画面の上端から下端まで）の出力時間が倍となる。この例では、上述したように、モニタ用の信号、自動焦点制御等の自動制御のための撮像信号として、水平ライン数を減少させることによって、１画面の撮像信号を高速に出力するものであり、且つ、このライン間引きの場合に、カラーフィルタの配列で規定される垂直方向の色シーケンスが崩れることがないようにするものである。一方、撮影した画像をフラッシュメモリに取り込む場合では、フルフレームの撮像信号（ライン数の間引きがされてない撮像信号）を出力する。ライン間引きの場合でも、色シーケンスがフルフレームの場合と同一のため、信号処理回路が複雑となる問題を回避できる。
【００４８】
上述した全画素読出し可能な撮像素子において、ライン数を間引くためには、フォトセンサ２からの信号電荷の読出しに寄与している転送ゲート（第２の多結晶シリコン）９に対する配線を二つに分けることによって可能である。色シーケンスの繰り返し周期をＮで表す。図１４は、（Ｎ＝２）の場合の一例である。
【００４９】
単板式のＣＣＤ撮像素子の色フィルタの配列としては、Ｒ（赤色を通すフィルタ）、Ｇ（緑色を通すフィルタ）、Ｂ（青色を通すフィルタ）を図１５Ａに示すように配列したもの（ベイヤ方式）が知られている。全体の半分の画素に感度の高いＧのフィルタを配置する。また、図１５Ｂに示す補色市松配置の色フィルタも知られている。図１５Ｂにおいて、Ｙｅ、Ｃｙ、Ｍｇは、それぞれ黄色、シアン、マゼンタのフィルタである。図１５Ｂに示す補色フィルタは、原色フィルタに比して解像度を高めることができるので、ビデオカメラに採用されることが多い。一方、図１５Ａに示す原色フィルタは、色の再現性の点で優れ、電子スチルカメラに採用されることが多い。
【００５０】
この発明における撮像素子として、原色フィルタを有する単板式撮像素子、および補色フィルタを有する単板式撮像素子の何れを使用しても良い。さらに、図示しないが、Ｇのフィルタを備えた撮像素子と、ＲおよびＢのフィルタの配列を備えた撮像素子とからなり、二つの撮像素子の位置関係が水平方向、または水平および垂直方向に画素ピッチの１／２だけずらされた方式の撮像素子（いわゆる空間絵素ずらし方式）を使用しても良い。
【００５１】
図１５Ａの配列は、垂直方向の色シーケンスの繰り返し周期Ｎが（Ｎ＝２）であり、図１５Ｂの配列は、（Ｎ＝４）である。図１４は、（Ｎ＝２）であって、垂直方向の１列のフォトセンサ２、垂直ＣＣＤ３および垂直ＣＣＤ３のゲートのバス配線を１列の一部に関して示した模式図である。フォトセンサ２のうちで左上コーナーに斜線部を設けたものが一つの色フィルタ例えばＧのフィルタに対応し、斜線部を設けないものが他の色フィルタ、例えばＢのフィルタと対応している。垂直ＣＣＤ３は、上述したように３層電極３相駆動形式のもので、撮像素子の開口画素に隣接して３ビットのゲートを有する。また、垂直ＣＣＤ３は、繰り返し単位Ａと、繰り返し単位Ｂを含む。繰り返し単位Ａは、ゲート２１、２２、２３からなり、繰り返し単位Ｂは、ゲート３１、３２、３３からなる。ゲート２２および３２が転送兼読出しゲートである。４１、４２、４２´、４３は、垂直転送用の駆動パルスφＶ1 、φＶ2 、φＶ2 ´、φＶ3 がそれぞれ供給されるバス配線である。
【００５２】
ゲート２１および３１がバス配線４１に接続され、ゲート２３および３３がバス配線４３に接続される。これらのバス配線４１、４３には、それぞれ駆動パルスφＶ1 、φＶ3 が供給される。駆動パルスφＶ2 に関して、２本のバス４２および４２´が設けられる。繰り返し単位Ａとは、転送兼読出しゲート２２がバス４２と接続されるものを指し、繰り返し単位Ｂは、転送兼読出しゲート３２がバス４２´と接続されるものを指す。なお、図１４では、簡略化のために、バスラインが片側しか描かれていないが、両側にバスラインを配して、両側駆動するのが普通である。
【００５３】
上述の撮像素子では、ライン間引きのために、繰り返し単位Ａがｍ（ｍ＝１，２，３，・・・）並んだＡ×ｍ（ビット）の範囲と、繰り返し単位ＢがＮ×ａ並んだＢ×Ｎ×ａ（ビット）の範囲とが垂直方向に交互に形成される。図１４に示す例は、（Ｎ＝２、ｍ＝３、ａ＝２）の場合である。なお、ｍおよびａの値を任意に選ぶことができるが、ｍおよびａを大きな値としても、（ｍ＋Ｎ×ａ）が有効画素数の垂直画素数より小さいことが必要である。
【００５４】
上述した撮像素子において、第１の動作モード、すなわち、全画素の信号を読出すフルフレームの動作時では、垂直ＣＣＤ３の繰り返し単位ＡおよびＢの両者にフォトセンサ２から信号が読出される。そのためには、バス配線４２および４２´を通じてゲート２２および３２の両者に読出しパルスが印加される。この場合、色フィルタの配列の順序と対応する色シーケンス、例えばＧ、Ｂ、Ｇ、Ｂ、・・・のシーケンスでもって色信号が出力される。
【００５５】
一方、第２の動作モード、すなわち、ライン間引き動作時では、繰り返し単位Ａのゲート２２にのみバス配線４２を介して読出しパルスが印加される。従って、Ａ×ｍ（ビット）の範囲から信号が読出され、Ｂ×Ｎ×ａ（ビット）の範囲からは、信号が読出されない。図１４の例では、（ｍ＝３）ラインから信号が発生し、（Ｎ×ａ＝４）ラインから信号が発生しない。間引かれるライン数がＮの整数倍であるので、ライン間引きの場合の撮像出力の色信号の順序と対応する色シーケンスは、フルフレーム読出しと同一の関係に保たれる。
【００５６】
図１６は、撮像素子を駆動する場合のタイミングを示し、図１６Ａがフルフレームの読出しを行う場合のタイミングを示す。各水平ブランキング期間において、３相の駆動パルスφＶ1 、φＶ2 、φＶ2 ´、φＶ3 が垂直ＣＣＤ３の繰り返し単位Ａのゲート２１、２２および２３と、繰り返し単位Ｂのゲート３１、３２および３３にそれぞれ供給される。また、読出しパルスもゲート２２および３２との両者に対して印加される。それによって、全てのフォトセンサから信号電荷が垂直ＣＣＤ３に対して読出される。図１６Ｂの詳細なタイミングチャートに示すように、水平ブランキング期間内で発生する駆動パルスφＶ1 、φＶ2 、φＶ2 ´、φＶ3 が３相のものであり、ラインシフト期間によって１ラインシフトがなされる。フルフレームの読出し時には、各水平ブランキング期間内で、１ラインシフトがなされる。
【００５７】
一方、ライン間引きの読出しの場合では、図１６Ｃに示すように、繰り返し単位Ａのゲート２２にのみ読出しパルスが印加される。それによって、繰り返し単位Ａに隣接したフォトセンサのみから信号電荷が読出される。ライン間引きの場合では、間引かれたラインでは、信号電荷が読出されず、無信号となる。この無信号期間は、後述するように、ラインシフト動作を複数回繰り返すことによって除去できる。
【００５８】
図１７Ａは、（ｍ＝１，ａ＝１）の場合の垂直ＣＣＤ３のチャンネル６のポテンシャルの模式図である。図面に向かって右側から左側の水平ＣＣＤ４に向かう方向が垂直転送方向である。チャンネル６には、ライン間引き動作時に、信号電荷Ｑｓを含むパケット５１と空パケット５２とが存在する。各ラインから信号電荷Ｑｓを出力するためには、空パケット５２の分、ラインシフトの回数を増やし、それによって信号電荷と無信号とを水平ＣＣＤ４において混合し、無信号の期間を除去する。各水平ブランキング期間内でなされるラインシフトの回数は、下記の関係を満足するように選定すれば良い。
【００５９】
１（：出力する信号電荷Ｑｓを含むパケットの数）＋Ｘ（前にある信号電荷Ｑｓを含まないパケットの数）以上で、１＋Ｘ＋（Ｎ×ａ）（：後ろにある信号電荷Ｑｓを含まないパケットの数）以下
それによって、（Ｘ＝０）の場合では、信号電荷のみを水平ＣＣＤ４に対して転送し、（Ｘ≠０）の場合では、信号電荷を含むパケットと１以上の信号電荷を含まないパケットとを水平ＣＣＤ４に対して転送する。
【００６０】
上述の条件によって、信号電荷を水平ＣＣＤ４に対して転送し、また、無信号のラインを圧縮することができる。実際には、空パケットの電荷が０ではなく、スミア信号や暗信号等の不要信号電荷Ｑｎが含まれている。各水平ブランキング期間でなされるラインシフトの数が異なると、不要信号電荷Ｑｎの加算される回数が異なるために、不要信号が含まれる量がラインによって異なる。それによって、ラインクロールや、色ずれなどの画質劣化が発生するおそれがある。
【００６１】
この問題を解決するには、各水平ブランキング期間でなされるラインシフトの回数を一定とすれば良い。限定された条件、すなわち、（ｍ＝１、またはｍ＝２）の場合では、垂直ＣＣＤ３のラインシフトの数を（（Ｎ×ａ／ｍ）＋１）とすることによって、各ラインの信号電荷Ｑｓに対して加算される信号電荷Ｑｓを含まないパケットの数を一定とすることができる。これによって、上述した画質劣化の発生を防止することができる。
【００６２】
図１７Ｂは、（Ｎ＝２、ｍ＝１、ａ＝１）の場合の垂直ＣＣＤ３のチャンネル６のポテンシャルの模式図である。この例では、（Ｎ×ａ／ｍ＝２）となり、ラインシフトの回数を３回とすることによって、各ラインにおいて加算される信号電荷Ｑｓを含まないパケットの数を一定とすることができる。また、図１７Ｃは、（Ｎ＝２、ｍ＝２、ａ＝１）の場合を示す。この場合では、（Ｎ×ａ／ｍ＝１）となり、ラインシフトの回数を２回とすれば良い。さらに、ｍ＞２の場合でも、スミア信号や暗信号のレベルを充分に小さくすることができれば、問題は生じない。
【００６３】
上述したＣＣＤ撮像素子は、ライン数を減少することができるので、垂直ＣＣＤ３の繰り返し単位Ａの並ぶ数ｍ、繰り返し単位Ｂの並ぶ数Ｎ×ａの値を選ぶことによって、１フィールドのテレビジョンの水平走査線数以下に出力撮像信号のライン数を抑えることができる。ベイヤ方式の色フィルタ配列のような（Ｎ＝２）の場合を例に出力ライン数のいくつかの例を説明する。
【００６４】
図１８に示すように、有効画素数（：垂直×水平）が（４８０×６４０）のＶＧＡ(Video Graphics Array)対応の撮像素子に対してこの発明を適用した場合では、（ａ＝１、ｍ＝２）とされる。従って、ライン間引きモードでは、出力ライン数を半分の２４０ラインとできる。図１９に示すように、有効画素数が（７６８×１０２４）の撮像素子では、（ｍ＝１、ａ＝１）とすることによって、出力ライン数を２５６ラインとできる。図２０に示すように、有効画素数が（１０２４×１２８０）の撮像素子では、（ｍ＝１、ａ1 ＝１、ａ2 ＝２）とすることによって、出力ライン数を２５６ラインとできる。ａ1 およびａ2 は、交互に使用される。
【００６５】
図１８、図１９および図２０にそれぞれ示す何れの場合でも、出力ライン数を例えばＮＴＳＣ方式の１フィールドのライン数（２６２．５）より少なくすることができる。従って、色シーケンスおよび画角をフルフレーム読出しモードと同一の関係を保持して、ライン間引きモードの撮像信号をより高速に出力することができる。それによって、ＶＲＡＭ、あるいはフレームメモリを使用することなしに、液晶モニタに撮像画面を表示することができる。なお、画角とは、撮影した時に撮像素子に映る範囲がレンズの光軸を中心に張る角度のことである。
【００６６】
なお、上述した一実施例における撮像素子の具体的構成は、一例であって、この発明は、これ以外の固体撮像素子を使用することができる。例えば垂直ＣＣＤが２層電極４相駆動の構造でも良く、また、インターライン方式以外の方式の撮像素子、さらに、ＣＣＤ以外を使用した固体撮像素子であっても良い。さらに、固体撮像素子を駆動するモードとして、読出しパルスφＶ2 ´を印加し、読出しパルスφＶ2 を印加しない第３の動作モードを設定するようにしても良い。
【００６７】
また、この発明は、上述した構造の撮像素子に限定されず、全画素読出しモードと読出し画素数を減少させたモードとを選択することが可能な撮像素子を使用することができる。
【図面の簡単な説明】
【００６８】
【図１】この発明の一実施例の構成を示すブロック図である。
【図２】この発明の一実施例中のカメラ信号処理回路の一例のブロック図である。
【図３】カメラ信号処理回路中のマルチプレクサの部分のブロック図である。
【図４】マルチプレクサの一例のブロック図である。
【図５】マルチプレクサの動作を示すタイミングチャートである。
【図６】この発明の一実施例のモニタリングモードの接続関係を示すブロック図である。
【図７】この発明の一実施例の第１の記録モードの接続関係を示すブロック図である。
【図８】この発明の一実施例の第２の記録モードの接続関係を示すブロック図である。
【図９】この発明の一実施例の第１の再生モードの接続関係を示すブロック図である。
【図１０】この発明の一実施例の第２の再生モードの接続関係を示すブロック図である。
【図１１】この発明に使用できる撮像素子の一例の概略的構成を示す略線図である。
【図１２】撮像素子の一例の１画素の部分の拡大平面図である。
【図１３】撮像素子の一例の垂直ＣＣＤの構造を示す略線図である。
【図１４】撮像素子の一例の垂直１列のバス配線を示す略線図である。
【図１５】撮像素子の一例に使用される色フィルタの配列の一例および他の例を示す略線図である。
【図１６】撮像素子の一例を駆動するための駆動パルスのタイミングチャートである。
【図１７】撮像素子の一例における垂直ＣＣＤのポテンシャルを模式的に示す略線図である。
【図１８】撮像素子の具体的な一例を示す略線図である。
【図１９】撮像素子の具体的な他の例を示す略線図である。
【図２０】撮像素子の具体的なさらに他の例を示す略線図である。
【図２１】従来の撮像素子の説明に用いる略線図である。
【図２２】先に提案されている撮像素子の説明に用いる略線図である。
【図２３】撮像素子の出力と液晶モニタの表示との関係を示す略線図である。
【図２４】撮像素子から発生した撮像信号を液晶モニタに供給する場合の構成を示すブロック図である。
【符号の説明】
【００６９】
２  フォトセンサ
３  垂直ＣＣＤ
４  水平ＣＣＤ
６  垂直ＣＣＤのチャンネル
１０１  撮像素子
１０４  カメラ信号処理回路
１０５  マイクロコンピュータ
１０７  タイミングコントローラ
１３０  データスイッチャ
１３５  液晶ディスプレイ
１４１  ＤＲＡＭ
１４２  エンコーダ／デコーダ
１４３  フラッシュメモリ
【図１】
2004165686.tif 000003
【図２】
2004165686.tif 000004
【図３】
2004165686.tif 000005
【図４】
2004165686.tif 000006
【図５】
2004165686.tif 000007
【図６】
2004165686.tif 000008
【図７】
2004165686.tif 000009
【図８】
2004165686.tif 000010
【図９】
2004165686.tif 000011
【図１０】
2004165686.tif 000012
【図１１】
2004165686.tif 000013
【図１２】
2004165686.tif 000014
【図１３】
2004165686.tif 000015
【図１４】
2004165686.tif 000016
【図１５】
2004165686.tif 000017
【図１６】
2004165686.tif 000018
【図１７】
2004165686.tif 000019
【図１８】
2004165686.tif 000020
【図１９】
2004165686.tif 000021
【図２０】
2004165686.tif 000022
【図２１】
2004165686.tif 000023
【図２２】
2004165686.tif 000024
【図２３】
2004165686.tif 000025
【図２４】
2004165686.tif 000026