(57)【要約】【課題】高周波信号に対する伝送特性を改善した好適な高周波素子用パッケージを提供する。【解決手段】セラミックからなる基体と、端面上にシールフレーム１８が形成された、セラミックからなるキャップ接合部１０ｂとがキャビティを囲む配置に一体に形成された高周波素子用パッケージであって、前記キャップ接合部１０ｂが設けられた領域を含む配線パターン２０が設けられた基板の上面に、配線パターン２０との間に特性インピーダンス値をマッチングさせる間隔をあけて接地層２０が被覆して設けられるとともに、前記キャップ接合部１０ｂのキャビティ側の境界近傍に、接地層２２の内縁が平面形状でテーパ状となるインピーダンス値の変換領域Ｄが設けられ、前記シールフレーム１８が被着されたキャップ接合部１０ｂの端面上に、前記配線パターン２０のインピーダンス値を調節するためシールフレーム１８を部分的に除去した空白部１８ａが設けられている。【選択図】          図３
2004165560.tif 000002
【特許請求の範囲】
【請求項１】
セラミックからなる基体と、端面上にシールフレームが形成された、セラミックからなるキャップ接合部とがキャビティを囲む配置に一体に形成され、
前記キャップ接合部をキャビティの内外方向に通過し、前記キャップ接合部によって囲まれた前記基体の上面にはインナーパターンとして露出し、前記キャップ接合部の外側の前記基体の上面にはアウターパターンとして露出する配線パターンが設けられた高周波素子用パッケージにおいて、
前記キャップ接合部が設けられた領域を含む前記配線パターンが設けられた基板の上面に、配線パターンとの間に特性インピーダンス値をマッチングさせる間隔をあけて接地層が被覆して設けられるとともに、
前記キャップ接合部のキャビティ側の境界近傍に、接地層の内縁が平面形状でテーパ状となるインピーダンス値の変換領域が設けられ、
前記シールフレームが被着されたキャップ接合部の端面上に、前記配線パターンのインピーダンス値を調節するためシールフレームを部分的に除去した空白部が設けられていることを特徴とする高周波素子用パッケージ。
【請求項２】
前記空白部が、前記キャップ接合部のキャビティ側の内周縁に沿った全周にわたって、前記変換領域が形成されている領域と同幅に設けられていることを特徴とする請求項１記載の高周波素子用パッケージ。
【請求項３】
前記空白部が、前記変換領域と同一の平面形状にかつ同一の平面配置に設けられていることを特徴とする請求項１記載の高周波素子用パッケージ。
【請求項４】
前記空白部が、前記変換領域内に配置されている配線パターンと同一の平面配置に、かつキャップ接合部の内周縁側から徐々に幅広となる誘導パターン部をシールフレームに形成すべく設けられていることを特徴とする請求項１記載の高周波素子用パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はパッケージの基材にセラミックを使用した高周波素子用パッケージに関する。
【０００２】
【従来の技術】
通信機器等においては、近年、ＤＣ〜４０ＧＨｚといった高周波帯で作動する半導体素子を搭載したパッケージが使用されるようになってきた（たとえば、特許文献１等参照）。図６は高周波で作動する半導体素子を搭載するパッケージの構成例を示す。この高周波素子用パッケージは枠体状に形成したセラミックからなる本体１０に底板１２をろう付けしてキャビティを形成し、キャビティに半導体素子１４を搭載したものである。１０ａは本体１０の基体であり、１０ｂは基体１０ａの上面に基体１０ａと一体に方形の枠体状に形成されているキャップ接合部である。
【０００３】
基体１０ａの上面にはキャップ接合部１０ｂを通過してキャビティの内外に連通する配線パターン２０が設けられている。２０ａはキャビティの内部の基体１０ａの表面に露出するように設けられたインナーパターンである。インナーパターン２０ａには半導体素子１４とインナーパターン２０ａとを電気的に接続するためのボンディングワイヤがボンディングされる。２０ｂはキャビティの外部の基体１０ａの上面に露出するように設けられたアウターパターンである。アウターパターン２０ｂにはリード３０が接合される。
【０００４】
１７は基体１０ａの下面に設けられたメタライズ層、１８はキャップ接合部１０ｂの上面に設けられたシールフレームである。メタライズ層１７には底板１２がろう付けされ、シールフレーム１８には、キャビティ内に半導体素子１４を搭載した後、キャップ１６がろう付けされ、これによって半導体素子１４が気密に封止される。１９は基体１０ａの内部に設けられたメタライズ層である。メタライズ層１９はインナーパターン２０ａが形成されている領域内に設けられる。このメタライズ層１９は接地電位に設定され、インナーパターン２０ａをグランド付きコプレナーラインとして構成する。メタライズ層１７、シールフレーム１８、メタライズ層１９、インナーパターン２０ａおよびアウターパターン２０ｂは、タングステンペースト等のメタライズペーストを用いて、本体１０を焼成する際に同時焼成によって形成される。シールフレーム１８、インナーパターン２０ａおよびアウターパターン２０ｂの表面には保護用として金めっきが施される場合がある。
【０００５】
【特許文献１】
特開平６−３３８５６８号公報
【０００６】
【発明が解決しようとする課題】
高周波素子用パッケージにおいては、高周波信号の伝送特性を良好にするため、伝送線路のインピーダンス値を特性インピーダンスにマッチングさせるといった方法がとられるが、図６に示す高周波素子用パッケージにおいては、キャップ１６を封着するシールフレーム１８を設けるため、シールフレーム１８の内周縁と外周縁の位置が、伝送線路のモード変換点となり、高周波信号の伝送特性を劣化させるという問題が生じる。
【０００７】
図７は、高周波素子用パッケージの本体１０に形成した配線パターン２０、シールフレーム１８等の平面配置を示す。図では１本の配線パターン２０についてのみ示すが、他の配線パターン２０についても同様に構成されている。アウターパターン２０ｂがインナーパターン２０ａよりも若干幅広に形成されているのは、リード３０を接合する領域を確保するためである。なお、リード３０はアウターパターン２０ｂに先端部が接合され、他端側が本体１０の端面から外方に延出した状態で支持される。
【０００８】
２２は、配線パターン２０と同一面、すなわち基体１０ａの上面に配線パターン２０を挟む配置に設けられている接地層である。この接地層２２もメタライズによる同時焼成によって形成される。接地層２２は配線パターン２０を所定の特性インピーダンス値にマッチングさせるために設けられている。
図のように、パッケージのインナー領域Ａ、シールフレーム領域Ｂ、アウター領域Ｃの各々について、配線パターン２０と接地層２２の内縁との離間間隔を変えて接地層２２が設けられているのは、各々の領域でインピーダンスのマッチングを図るためである。インナー領域Ａでは、前述したようにグランド付きコプレナーライン構造となっており、シールフレーム領域Ｂではシールフレーム１８を接地電位とすることによって擬似同軸構造となっており、アウター領域Ｃではコプレナーライン構造となっている。
【０００９】
なお、図７に示すように、インナー領域Ａ、シールフレーム領域Ｂ、アウター領域Ｃにおいては、接地層２２の対向する内縁間の間隔が段階的に広くなるから、シールフレーム領域Ｂとインナー領域Ａとの境界近傍、シールフレーム領域Ｂとアウター領域Ｃの境界近傍では、接地層２２の内縁の平面形状をテーパ状として、境界近傍部分で接地層２２の幅間隔が徐々に変わる変換領域Ｄを形成している。この変換領域Ｄは、シールフレーム領域Ｂの前後の境界近傍で、信号伝送の周波数特性が急激に変動しないようにすることを目的とするものである。
【００１０】
しかしながら、このようにシールフレーム領域Ｂの前後の境界近傍で特性インピーダンス値が緩やかに変動するように設計した場合でも、モード変換点の作用によって、高周波信号の伝送特性が劣化することが避けられない。
そこで、本発明は、これらの課題を解決すべくなされたものであり、その目的とするところは、ＤＣ〜４０ＧＨｚといった高周波帯で使用する場合であっても、信号伝送特性の劣化を抑え、高周波帯域で好適に使用することができる高周波素子用パッケージを提供するにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、セラミックからなる基体と、端面上にシールフレームが形成された、セラミックからなるキャップ接合部とがキャビティを囲む配置に一体に形成され、前記キャップ接合部をキャビティの内外方向に通過し、前記キャップ接合部によって囲まれた前記基体の上面にはインナーパターンとして露出し、前記キャップ接合部の外側の前記基体の上面にはアウターパターンとして露出する配線パターンが設けられた高周波素子用パッケージにおいて、前記キャップ接合部が設けられた領域を含む前記配線パターンが設けられた基板の上面に、配線パターンとの間に特性インピーダンス値をマッチングさせる間隔をあけて接地層が被覆して設けられるとともに、前記キャップ接合部のキャビティ側の境界近傍に、接地層の内縁が平面形状でテーパ状となるインピーダンス値の変換領域が設けられ、前記シールフレームが被着されたキャップ接合部の端面上に、前記配線パターンのインピーダンス値を調節するためシールフレームを部分的に除去した空白部が設けられていることを特徴とする。
【００１２】
また、前記空白部が、前記キャップ接合部のキャビティ側の内周縁に沿った全周にわたって、前記変換領域が形成されている領域と同幅に設けられていることを特徴とする。
また、前記空白部が、前記変換領域と同一の平面形状にかつ同一の平面配置に設けられていることを特徴とする。
また、前記空白部が、前記変換領域内に配置されている配線パターンと同一の平面配置に、かつキャップ接合部の内周縁側から徐々に幅広となる誘導パターン部をシールフレームに形成すべく設けられていることを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
（実施形態１）
図１は高周波素子用パッケージの第１の実施形態の構成を示す断面図である。本実施形態の高周波素子用パッケージは、セラミックからなる基体１０ａの上面に基体１０ａと一体にキャップ接合部１０ｂを設け、キャップ接合部１０ｂの上端面にシールフレーム１８を設けるとともに、キャビティの内外を連通するように配線パターン２０を設けたものである。これらの構成は、図６に示す従来の高周波用パッケージと同様である。
【００１４】
図２に高周波素子用パッケージの平面図を示す。４０は半導体素子を搭載するキャビティであり、キャビティ４０を囲む配置にインナーパターン２０ａが設けられている。インナーパターン２０ａにはキャビティ４０に搭載された半導体素子と電気的に接続するためのボンディングワイヤがボンディングされる。
アウターパターン２０ｂは、各々のインナーパターン２０ａがキャップ接合部１０ｂを通過して本体１０の外周側に引き出されて基体１０ａの上面に露出し、アウターパターン２０ｂにはリード３０が接合されている。
【００１５】
本実施形態の高周波素子用パッケージにおいて特徴的な構成は、キャップ接合部１０ｂの端面上に形成されたシールフレーム１８の形状にある。
図３に本実施形態の高周波素子用パッケージのシールフレーム１８の構成を拡大して示す。同図で２０が配線パターン、２０ａがインナーパターン、２０ｂがアウターパターン、２２が接地層である。接地層２２の内縁と配線パターン２０の側縁との間隔をインピーダンスをマッチングさせる間隔に設定すること、キャップ接合部のキャビティ側の境界近傍で、接地層２２の内縁を平面形状でテーパ状に形成した変換領域Ｄを形成する等の構成は前述した従来の高周波素子用パッケージの構成と同様である。
これに対し、本実施形態では、従来のシールフレーム１８がキャップ接合部１０ｂの上面の全面を被覆するのに対して、配線パターン２０が形成されている面に形成されている変換領域Ｄと同幅にシールフレーム１８を除去してキャップ接合部１０ｂの端面上に空白部１８ａを形成したことを特徴とする。
【００１６】
図３に示すように、空白部１８ａはキャップ接合部１０ｂの内周縁に沿って、変換領域Ｄと同幅（Ｗ）でシールフレーム１８を除去し、キャップ接合部１０ｂの端面が露出して形成された部位である。
前述したように、シールフレーム部Ｂとインナーパターン２０ａ、アウターパターン２０ｂとの境界近傍（モード変換点の近傍）で接地層２２の内縁をテーパ状の平面形状として、接地層２２の間隔が徐々に幅広となる変換領域Ｄとしているのは、モード変換点の近傍でインピーダンス値が急激に変動しないようにするためである。本実施形態の高周波素子用パッケージにおいてキャップ接合部１０ｂの端面上に空白部１８ａを設けた理由も、シールフレーム部Ｂの境界近傍のモード変換点でインピーダンス値を緩やかに変動させ、高周波信号の伝送特性を良好にするためである。
【００１７】
配線パターン２０を挟む配置に接地層２２を設け、伝送線路をコプレナーライン構造、グランド付きコプレナーライン構造、擬似同軸構造に形成することはインピーダンスをマッチングさせる方法としてもちろん有効であるが、本実施形態のように、キャップ接合部１０ｂの端面の全域をシールフレーム１８によって被覆せず、シールフレーム部Ｂの境界近傍に空白部１８ａを設けることは、モード変換点近傍でインピーダンス値が急激に変動することを抑制し、配線パターン２０の高周波特性を改善するうえで有効である。
本実施形態では、空白部１８ａを接地層２２の内縁をテーパ状に形成した変換領域Ｄに一致させるように設けているが、空白部１８ａとして形成する幅範囲は、必ずしも変換領域Ｄに一致させる場合に限定されるものではなく、信号の周波数等に応じて適宜調節することが可能である。
【００１８】
また、図３に示す実施形態においては、シールフレーム部Ｂの内周縁に空白部１８ａを設けた例を示したが、シールフレーム部Ｂの外周縁、すなわちキャップ接合部１０ｂの外側面位置（シールフレーム部Ｂとアウターパターン２０ｂとの境界位置）よりもシールフレーム１８の側縁位置を内側に配置することによって、キャップ接合部１０ｂの外側面側の端面上に空白部を形成することも可能である。
また、シールフレーム１８の空白部をシールフレーム部Ｂの内周縁と外周縁にともに設けることも可能である。
図２に示す高周波素子用パッケージでは、キャップ接合部１０ｂの内周縁に沿って空白部１８ａが設けられ、空白部１８ａがキャップ接合部１０ｂの内周縁を一周するように設けられている。
【００１９】
（実施形態２）
図４は高周波素子用パッケージの第２の実施形態の構成を示す。本実施形態の高周波素子用パッケージにおいて特徴とする構成は、キャップ接合部１０ｂの端面上を被覆するシールフレーム１８に、上述した変換領域Ｄに対応した部位についてはシールフレーム１８を部分的に除去した空白部１８ａを形成したことを特徴とする。空白部１８ａは変換領域Ｄが形成されている平面配置と同一配置に、変換領域Ｄと同一形状に形成され、これによってキャップ接合部１０ｂの端面上には、各々の配線パターン２０が配置されている位置ごとに、台形状の空白部１８ａが形成されることになる
【００２０】
なお、配線パターン２０が通過する位置に合わせて空白部１８ａを形成する際に、空白部１８ａの領域は必ずしも台形状の変換領域Ｄに完全に一致させて形成しなければならないわけではなく、信号の周波数に合わせて空白部１８ａの形状や、面積等を適宜調節することができる。
【００２１】
（実施形態３）
図５は高周波素子用パッケージの第３の実施形態の構成を示す。本実施形態の高周波素子用パッケージにおいて特徴とする構成は、キャップ接合部１０ｂの上面を被覆するシールフレーム１８に、インナーパターン２０ａとシールフレームＢとの境界近傍（キャップ接合部１０ｂの内周縁の近傍）で、配線パターン２０が通過する部位の直上位置に、シールフレーム部Ｂの境界側から内側に徐々に幅広となる誘導パターン部１８ｂを設けたことにある。誘導パターン部１８ｂの両側部分は空白部１８ａに形成され、本実施形態においては、空白部１８ａの外縁が接地層２２のテーパ状に形成された内縁に沿うように配置されている。
【００２２】
本実施形態において、シールフレーム部Ｂのインナーパターン２０ａとの境界近傍に誘導パターン部１８ｂを設けているのは、誘導パターン部１８ｂによってシールフレーム１８とインナーパターン２０ａとの境界部で、伝送線路のインピーダンス値がゆるやかに変化するようにするためである。このように、配線パターン２０の直上位置に配置されるシールフレーム１８の形態を工夫することにより、配線パターン２０に対するシールフレーム１８の影響がゆるやかに変化するように設定することができ、これによって高周波信号の伝送特性を改善することが可能になる。
【００２３】
表１は、図４に示す実施形態の高周波素子用パッケージ（実施例）と図７に示す高周波素子用パッケージ（比較例）について、高周波信号の伝送特性を測定した結果を示す。
【表１】
2004165560.tif 000003
【００２４】
表１では、高周波信号の周波数に対する反射損失と伝送損失を示す。反射損失は入力側への信号の反射を示すもので、マイナスのｄＢ値が大きいほど、信号反射が小さいことを示し、伝送損失は高周波信号の減衰量を示すもので、マイナスのｄＢ値が小さいほど、信号の伝送減衰が小さいことを示す。
表１に示す測定結果から、実施例の高周波素子用パッケージによると、反射特性および伝送特性とも改善されていることがわかる。実施例の高周波素子用パッケージによれば、３０ＧＨｚ程度の周波数信号について満足できる伝送特性が得られている。
【００２５】
なお、上記実施形態の高周波素子用パッケージにおいては、インナーパターン２０ａについてはグランド付きコプレナーライン構造、シールフレーム部Ｂの領域では擬似同軸構造、アウターパターン２０ｂについてはコプレナーライン構造としているが、インナー領域、シールフレーム領域、アウター領域における伝送線路の構造がこれらの構造に限定されるものではなく、たとえば、インナー領域においてコプレナーライン構造とし、アウター領域においてグランド付きコプレナーライン構造とするといった、種々の構成とすることが可能である。
【００２６】
【発明の効果】
本発明に係る高周波素子用パッケージによれば、上述したように、シールフレーム部とインナーパターンあるいはシールフレーム部のアウターパターンとの境界近傍でインピーダンス値がゆるやかに変わるように設定することが可能となり、ＤＣ〜４０ＧＨｚあるいはこれ以上の高周波信号に対する伝送特性を改善した好適な高周波素子用パッケージとして提供することができるという著効を奏する。
【図面の簡単な説明】
【図１】高周波素子用パッケージの構成を示す断面図である。
【図２】高周波素子用パッケージの平面図である。
【図３】高周波素子用パッケージに設けるシールフレームの構成を示す説明図である。
【図４】高周波素子用パッケージに設けるシールフレームの他の構成を示す説明図である。
【図５】高周波素子用パッケージに設けるシールフレームのさらに他の構成を示す説明図である。
【図６】従来の高周波素子用パッケージに半導体素子を搭載した状態の断面図である。
【図７】高周波素子用パッケージの配線パターンとシールフレームの配置を示す説明図である。
【符号の説明】
１０  本体
１０ａ  基体
１０ｂ  キャップ接合部
１２  底板
１４  半導体素子
１６  キャップ
１７、１９  メタライズ層
１８  シールフレーム
１８ａ  空白部
１８ｂ  誘導パターン部
２０  配線パターン
２０ａ  インナーパターン
２０ｂ  アウターパターン
２２  接地層
３０  リード
４０  キャビティ
【図１】
2004165560.tif 000004
【図２】
2004165560.tif 000005
【図３】
2004165560.tif 000006
【図４】
2004165560.tif 000007
【図５】
2004165560.tif 000008
【図６】
2004165560.tif 000009
【図７】
2004165560.tif 000010