(57)【要約】【課題】圧電発振器の中心周波数調整機構の損失抵抗分をなくし、さらに発振回路のＱ値の劣化を防ぐ。【解決手段】圧電振動子と、発振段回路と、周波数調整回路とを備えた発振器において、前記周波数調整回路は固定コンデンサとＭＯＳ容量素子との直列回路を複数個並列に接続すると共に、前記直列回路の固定コンデンサとＭＯＳ容量素子との接続中点を所定の電圧を出力する制御回路にそれぞれスイッチを介して接続し、前記制御回路から前記スイッチを介して所望の電圧を印加することにより前記ＭＯＳ容量素子の容量値を可変したことを特徴とする圧電発振器。【選択図】  図１
2004165799.tif 000002
【特許請求の範囲】
【請求項１】
圧電振動子と、発振段回路と、周波数調整回路とを備えた発振器において、前記周波数調整回路は固定コンデンサとＭＯＳ容量素子との直列回路を複数個並列に接続すると共に、前記直列回路の固定コンデンサとＭＯＳ容量素子との接続中点を所定の電圧を出力する制御回路にそれぞれスイッチを介して接続し、前記制御回路から前記スイッチを介して所望の電圧を印加することにより前記ＭＯＳ容量素子の容量値を可変したことを特徴とする圧電発振器。
【請求項２】
前記ＭＯＳ容量素子の対抗電極に基準電圧を印加すると共に、前記制御回路から前記接続中点に対し正の電圧であって、かつ前記基準電圧に対しプラス電圧或いはマイナス電圧を印加したことを特徴とする請求項１記載の圧電発振器。
【請求項３】
前記基準電圧として発振段回路のバイアス電圧を用いたことを特徴とする請求項２記載の圧電発振器。
【請求項４】
前記発振段回路がコルピッツ発振回路であることを特徴とする請求項１〜３記載の圧電発振器。
【請求項５】
前記発振段回路がＣＭＯＳインバータを用いたコルピッツ発振回路であることを特徴とする請求項４記載の圧電発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は圧電発振器に関し、圧電発振器の構成素子の特性バラツキに起因する発振周波数の変動をＭＯＳ容量素子を用いて調整する機構を備えた発振回路に関する。
【０００２】
【従来の技術】
水晶振動子に代表される圧電振動子を用いた発振器は種々の回路形態のものが提案され、且つ、実用化されており、携帯電話機やコンピュータの信号源を初めとしてあらゆる電子機器に用いられている。水晶発振器の周波数安定度は、大きく分けて二つあり、常温における発振周波数の偏差である中心周波数偏差と、常温における発振周波数を基準とし、周囲温度の変化によって発振周波数がどの程度変化するかを表した温度安定度であるが、本明細書においては、中心周波数偏差の調整に関して述べる。
【０００３】
水晶発振器はそれに用いる水晶振動子の直列共振周波数のバラツキや発振回路の負荷容量を構成する各素子のバラツキ、例えばトランジスタのベース容量、基板のストレー容量、温度補償回路等に使用する固定コンデンサの容量のバラツキ等様々な要因により、その中心周波数が発振器毎に異なるので、個別に基準となる設計周波数に調整する必要がある。通常は調整機能を持たせる為にバラクターダイオード等の可変容量素子を発振ループ中に付加するが、近年、発振回路のＩＣ化に伴い、ＭＯＳトランジスタとコンデンサを直列接続すると共にこの直列接続したＭＯＳトランジスタとコンデンサを水晶振動子に対し複数並列に並べ、ＰＲＯＭ等に書き込まれたデータを利用した制御回路にてＭＯＳトランジスタを個別にオン・オフすることで合成容量値を制御し、周波数調整を行う構成の発振回路も開発されている。
【０００４】
図５は特開平１１−３５５０４３号公報において従来技術として開示された発振回路であって、上記のようにＭＯＳトランジスタを利用して中心周波数偏差を調整するものである。
【０００５】
図５における発振段回路側はＣＭＯＳインバータを用いたコルピッツ発振回路であり、ＣＭＯＳインバータＩＮＶ１は、その出力が帰還抵抗Ｒ１によって入力側にフィードバックされ、また電源電圧／２を動作点とする極性の反転した増幅器として水晶振動子に作用し、該水晶振動子と、水晶振動子から見た調整回路側の容量である負荷容量との共振を励起する。またゲート側に接続された固定容量Ｃ４とドレイン側に接続された固定容量Ｃ５が、ＣＭＯＳインバータＩＮＶ１をグランドから直流阻止する為に備えられている。この発振段回路は非常に一般的に用いられているものであり、その動作原理は周知であるので詳細な説明は省略する。
また調整回路側の構成は、固定容量素子Ｃ１とＭＯＳトランジスタによるスイッチＳＷ１とを直列に接続した直列回路と、固定容量素子Ｃ２とＭＯＳトランジスタによるスイッチＳＷ２とを直列に接続した直列回路と、固定容量素子Ｃ３とＭＯＳトランジスタによるスイッチＳＷ３とを直列に接続した直列回路とを並列に備えており、ＰＲＯＭ等に書き込まれたデータを利用した制御回路にてＭＯＳトランジスタを個別にオン・オフすることにより、負荷容量を制御し周波数調整を行う。
【０００６】
【本発明が解決しようとする課題】
しかしながら、これらの調整方法では、ＭＯＳトランジスタ等のスイッチを発振回路のループ内に直接使用している為、各スイッチの抵抗分が発振器の共振回路内に含まれることになる。この抵抗分は発振回路の負荷抵抗分となり負性抵抗を劣化させ、また共振回路のＱ値も劣化させるので、通信方式のデジタル化にともない水晶発振器に要求される重要な特性の一つである雑音比特性（Ｃ／Ｎ特性）が所望のものが得られないという問題点があった。
ＭＯＳトランジスタのスイッチのオン抵抗分（ソース―ドレイン間）は図６に示すようにゲート電圧に対し反比例する傾向を有し、同図▲１▼の曲線はトランジスタの幅と長さ（Ｗ／Ｌ）が１０μｍ／１μｍ、▲２▼は２０μｍ／１μｍ、▲３▼は１００μｍ／１μｍ、▲４▼は１００００μｍ／１μｍのものの特性を示している。この図からも明らかなように例えば発振器で使用される電圧２．４Ｖの場合、オン抵抗値は▲４▼＜▲３▼＜▲２▼＜▲１▼となり、トランジスタのスイッチ抵抗分を小さくする為にはトランジスタの構造上の面積を大きくする必要があるが、近年の小型化の要求に対応することが出来ないことになる。
【０００７】
【課題を解決するための手段】
上記課題を解決する為に本発明に係わる請求項１記載の発明は、圧電振動子と、発振段回路と、周波数調整回路とを備えた発振器において、前記周波数調整回路は固定コンデンサとＭＯＳ容量素子との直列回路を複数個並列に接続すると共に、前記直列回路の固定コンデンサとＭＯＳ容量素子との接続中点を所定の電圧を出力する制御回路にそれぞれスイッチを介して接続し、前記制御回路から前記スイッチを介して所望の電圧を印加することにより前記ＭＯＳ容量素子の容量値を可変したことを特徴とする圧電発振器であって、ＭＯＳトランジスタのソース―ドレイン間のオン抵抗を発振ループから排除する構成のものである。
【０００８】
また請求項２記載の発明は、前記ＭＯＳ容量素子の対抗電極に基準電圧を印加すると共に、前記制御回路から前記接続中点に対し正の電圧であって、かつ前記基準電圧に対しプラス電圧或いはマイナス電圧を印加したことを特徴とする請求項１記載の圧電発振器である。
【０００９】
また請求項３に記載の発明は、前記基準電圧を発振段回路のバイアス電圧を用いたことを特徴とする請求項２記載の圧電発振器である。
【００１０】
また請求項４に記載の発明は、前記発振段回路がコルピッツ発振回路であることを特徴とする請求項１〜３記載の圧電発振器である。
【００１１】
また請求項５に記載の発明は、前記発振段回路がＣＭＯＳインバータを用いたコルピッツ発振回路であることを特徴とする請求項４記載の圧電発振器である。
【００１２】
【本発明の実施の形態】
図１は本発明の実施例１を示す回路図である。この図において発振段回路部には典型的なコルピッツ型水晶発振回路を採用している。即ち、発振増幅用トランジスタＴＲ１のコレクタをコレクタ抵抗Ｒ３を介し電源Ｖｃｃに接続し、該電源ＶｃｃはバイパスコンデンサＣｃを介して高周波的に接地されている。トランジスタＴＲ１のベースは抵抗Ｒ１，Ｒ２によって適宜バイアスされており、ベースとエミッタ間には第一のコンデンサＣ５が接続されると共に、エミッタと接地間には抵抗Ｒ４と第二のコンデンサＣ６とが並列接続され、発振出力は前記コレクタから直流阻止用コンデンサＣｏを介して取り出すように構成されておりトランジスタＴＲ１のベースに水晶振動子Ｘの一方の端子が接続されていている。この発振段回路部の動作については既に周知であるので説明は省略する。
また、水晶振動子Ｘの他方の端子には負荷容量として、固定容量素子Ｃ１とＭＯＳ容量素子ＭＯＳ１とを直列に接続した直列回路と、固定容量素子Ｃ２とＭＯＳ容量素子ＭＯＳ２とを直列に接続した直列回路と、固定容量素子Ｃ３とＭＯＳ容量素子ＭＯＳ３とを直列に接続した直列回路とを並列接続し、その接続点１を高周波遮断用の抵抗Ｒ５を介して外部基準電圧Ｖｒｅｆ、及び固定容量Ｃ４を介して接地した構成の調整回路部が接続されている。
また各直列回路の各ＭＯＳ容量素子ＭＯＳ１，ＭＯＳ２，ＭＯＳ３のゲート電極は夫々制御回路に接続したスイッチアレイＳＷ１，ＳＷ２，ＳＷ３に接続されている。
【００１３】
一般にＭＯＳ容量素子のゲート電極と対抗電極との間に電圧を印加すると空乏層が形成される（図２参照）。そこで対抗電極に付加した外部基準電圧Ｖｒｅｆを基準電位としてゲート電極に印加する外部制御電圧Ｖｃｏｎｔを負電圧から正電圧になる様に電圧を加えていくと、図３に示すように空乏層の厚みの増減に反比例し空乏層容量が増減してＭＯＳ容量値が変化する。したがって、スイッチアレイＳＷ１，ＳＷ２，ＳＷ３の夫々のスイッチをオンした時の外部制御電圧Ｖｃｏｎｔの電圧と、スイッチをオフした時の外部制御電圧Ｖｃｏｎｔの電圧を夫々所望の値に設定すれば、ＭＯＳ容量値はＭＯＳ容量値１又はＭＯＳ容量値２のいづれかの値を取る。
そこで図１の様にＭＯＳ容量素子（ＭＯＳ１，ＭＯＳ２，ＭＯＳ３）を並列に複数並べ該ＭＯＳ容量素子ＭＯＳ１，ＭＯＳ２，ＭＯＳ３のゲート電極にスイッチＳＷ１，ＳＷ２，ＳＷ３を介して制御回路からの所望の外部制御電圧Ｖｃｏｎｔを印加すれば各スイッチの個別のオン・オフ動作により合成容量を変化させることができ、発振周波数を調整することが可能となる。
【００１４】
図４は、本発明の実施例２を示す回路図である。ここでも発振回路部には典型的なコルピッツ型水晶発振回路を採用しており水晶振動子ＸをトランジスタＴＲ１のベース直接接続するのではなく、調整回路を介して接続している点を除いて図１と同一な構成であって、動作についても同様に周知であるので説明は省略する。
また調整回路側においては、固定容量素子Ｃ１とＭＯＳ容量素子ＭＯＳ１とを直列に接続した直列回路と、固定容量素子Ｃ２とＭＯＳ容量素子ＭＯＳ２とを直列に接続した直列回路と、固定容量素子Ｃ３とＭＯＳ容量素子ＭＯＳ３とを直列に接続した直列回路とを並列接続し、その各直列回路の各ＭＯＳ容量素子ＭＯＳ１，ＭＯＳ２，ＭＯＳ３のゲート電極は夫々制御回路に接続したスイッチアレイＳＷ１，ＳＷ２，ＳＷ３に接続されている。
そして、前記固定容量素子とＭＯＳ容量素子との直列回路の一方の接続点１は発振段回路部のトランジスタＴＲ１のベースに接続されていて、他方の接続点２は水晶振動子Ｘの一方の端子に接続されている。
ここで接続点１には電源Ｖｃｃからバイアス抵抗Ｒ１，Ｒ２を介してバイアス電圧が印加されて各ＭＯＳ容量素子１〜３の対抗電極に供給されることになるから、このバイアス電圧を本発明実施例１で説明した外部基準電圧Ｖｒｅｆと同等な電圧に調整することにより、図１において接続点１に接続された高周波遮断用抵抗Ｒ５と接地用固定容量Ｃ４を省略することができ、近年の小型化そしてローコストの要求に対応することができる。（請求項３）
【００１５】
尚、上述した実施例１、２では調整回路部として固定容量素子とＭＯＳ容量素子の直列回路を３つ用いたものを例示したが、本発明にはこれに限定されるものではなくこの直列回路の数を多くすれば周波数調整精度や周波数調整範囲を増す為には有利である。
【００１６】
また、本発明実施例１、２における図１，図２中の調整回路におけるＭＯＳ容量素子ＭＯＳ１，ＭＯＳ２，ＭＯＳ３の極性が逆であっても原理上同一の効果がある。
更にまた、ＭＯＳ容量素子の対抗電極に基準電圧を印加する例をあげて説明したがこれに限るものではなく、ＭＯＳ容量素子の対抗電極に基準電圧を印加せず、制御回路から各スイッチを介して固定コンデンサとＭＯＳ容量素子との直列回路の接続中点にプラス電圧又はマイナス電圧を印加し、ＭＯＳ容量素子の容量値を制御しても良い。
但し、発振器に用いる電源と制御回路に用いる電源とを共通とし、かつ小型化を達成するためにはＭＯＳ容量素子の対抗電極に基準電圧を印加し、実施例にて説明したように制御回路から正の電圧であって基準電圧から見てプラス電圧及びマイナス電圧を印加するのが望ましい。
【発明の効果】
以上説明したように、本発明によれば従来の様に並列に接続された調整キャパシタアレイをオン・オフする為のＭＯＳトランジスタ等のスイッチを発振ループ内に直接使用することなく周波数調整できるので、各スイッチ自身の抵抗分を完全に取り除くことができる。これにより発振器の共振回路の周波数調整部分の回路損失を排除し負性抵抗を大きくでき、更に共振回路のＱ値の劣化を防ぐことが可能になる。
【図面の簡単な説明】
【図１】本発明の実施例１を示す回路図（請求項１、２の一例）
【図２】ＭＯＳ容量素子の構造図
【図３】ＭＯＳ容量素子の電圧／容量特性を示す図
【図４】本発明の実施例２を示す回路図（請求項３の一例）
【図５】従来技術の一実施例を示す図
【図６】ＭＯＳトランジスタのオン抵抗の特性図
【符号の説明】
Ｘ  圧電振動子、Ｖｃｃ  電源電圧、ＯＵＴ  出力端子、Ｔｒ．１  発振増幅用トランシ゛スタ、
Ｃｃ  ハ゛イハ゜スコンテ゛ンサ、Ｃｏ  直流阻止用コンテ゛ンサ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５  固定抵抗、
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６  固定コンテ゛ンサ、ＳＷ１，ＳＷ２，ＳＷ３  スイッチ、ＭＯＳ１，ＭＯＳ２，
ＭＯＳ３  ＭＯＳ容量素子、Ｖｒｅｆ  外部基準電圧、Ｖｃｏｎｔ  外部制
御電圧、ＩＮＶ１  ＣＭＯＳインハ゛ータ
【図１】
2004165799.tif 000003
【図２】
2004165799.tif 000004
【図３】
2004165799.tif 000005
【図４】
2004165799.tif 000006
【図５】
2004165799.tif 000007
【図６】
2004165799.tif 000008