(57)【要約】【課題】昇圧回路３４で作成された電源電圧ＶＯＵＴを用いて、出力バッファ回路Ｂ０〜Ｂ４が、予め定める安定化された液晶駆動電圧Ｖ０〜Ｖ４を作成し、出力するようにした駆動電圧発生回路３１において、昇圧不足を抑制する。【解決手段】前記出力バッファ回路Ｂ０〜Ｂ４において、基準電圧Ｖ０’〜Ｖ４’と実際の駆動電圧Ｖ０〜Ｖ４との差に応じてオペアンプＡ１，Ａ２によって制御され、プッシュプル動作によって前記電源電圧ＶＯＵＴから前記駆動電圧Ｖ０〜Ｖ４を作成するトランジスタＭＰ１，ＭＮ１に対して、制御トランジスタＭＰ２，ＭＮ２を設け、前記昇圧回路３４から電源電圧ＶＯＵＴの出力される期間の一部で、前記トランジスタＭＰ１のゲートをＭＰ２でプルアップし、トランジスタＭＮ１のゲートをＭＮ２でプルダウンすることで、出力段をハイインピーダンスにし、前記電源電圧ＶＯＵＴが確実に立ち上がるようにする。【選択図】  図１
2004354518.tif 000002
【特許請求の範囲】
【請求項１】
昇圧回路で作成された電源電圧を用いて、出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、
前記昇圧回路の昇圧動作開始時に、前記出力バッファ回路の出力段をハイインピーダンスにする出力段制御手段を備えることを特徴とする駆動電圧発生回路。
【請求項２】
前記出力バッファ回路の出力段は、Ｐ，Ｎ両極性のトランジスタが前記昇圧回路からの電源ラインに直列に介在されて構成され、
前記出力段制御手段は、Ｐ型トランジスタのゲートをプルアップし、Ｎ型トランジスタのゲートをプルダウンすることで、前記出力段のトランジスタを前記ハイインピーダンスにすることを特徴とする請求項１記載の駆動電圧発生回路。
【請求項３】
前記出力段制御手段は、前記出力バッファ回路と負荷との間に直列に介在される第１のスイッチであることを特徴とする請求項１記載の駆動電圧発生回路。
【請求項４】
前記出力バッファ回路は、
前記駆動電圧の基準となる電圧と、出力している駆動電圧とが相互に逆極性で入力されて比較し、両者の差に対応した電圧をそれぞれ出力する２つのオペアンプと、
前記各オペアンプからの出力がゲートにそれぞれ与えられ、前記昇圧回路からの電源ラインに直列に介在されるＰ，Ｎ両極性のトランジスタとを備えるとともに、
前記オペアンプの入出力間を短絡する第２のスイッチをさらに備えることを特徴とする請求項３記載の駆動電圧発生回路。
【請求項５】
前記請求項１〜４の何れか１項に記載の駆動電圧発生回路を用いることを特徴とする液晶駆動装置。
【請求項６】
予め定める基準電圧を分圧抵抗で分圧して得られた複数の電圧をそれぞれ出力バッファ回路へ入力し、複数の該出力バッファ回路が、昇圧回路で作成された電源電圧を用いて、それぞれ駆動電圧として負荷へ出力する電圧を入力電圧と等しい値に安定化するようにした液晶駆動装置において、
前記昇圧回路の昇圧動作開始時に、前記出力バッファ回路の出力段をハイインピーダンスにする出力段制御手段を備えることを特徴とする液晶駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶駆動装置などとして実現される駆動電圧発生回路および前記液晶駆動装置における昇圧回路の起動に関するものである。
【０００２】
【従来の技術】
図４は、液晶表示装置の概略的構成を示すブロック図である。ＭＰＵ１は、画像処理等を行ない、各種制御信号や表示データ等をＭＰＵバス２を介して出力する。前記各種制御信号や表示データ等は、液晶ドライバ３に入力され、それらの信号や表示データ等に応じて作成された駆動信号によって、前記ＳＴＮ液晶パネル等のＬＣＤパネル４が表示駆動される。
【０００３】
前記液晶ドライバ３は、前記ＭＰＵ１から転送されてきた表示データを表示データＲＡＭ５へ蓄積し、該表示データＲＡＭ５のデータに応じて、液晶駆動電圧選択信号を作成し、液晶駆動出力部６に与える。前記液晶駆動出力部６にはまた、液晶駆動電圧発生・昇圧回路７からの６種類の駆動電圧Ｖ０，Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５が与えられており、前記液晶駆動電圧選択信号に応じて、これらの駆動電圧Ｖ０〜Ｖ５が選択されて、前記駆動信号としてＬＣＤパネル４に与えられる。
【０００４】
前記駆動電圧Ｖ０〜Ｖ５は、前記液晶駆動電圧発生・昇圧回路７にて作成され、最も低い駆動電圧Ｖ５には、ＧＮＤ電位が使用されるので、実際に発生するのは、Ｖ０〜Ｖ４の駆動電圧になる。これらの駆動電圧Ｖ０〜Ｖ４は、線順次走査方式で、かつ電圧平均化法で交流駆動を行なうときの一般的な電圧であるので、説明は省略する（ここでは、前記ＳＴＮ液晶の駆動方式で説明している）。
【０００５】
前記駆動電圧Ｖ０〜Ｖ５は、適宜選択されてマトリクス型液晶表示装置のセグメント側およびコモン側に与えられ、これらのセグメント電極とコモン電極との間に印加される電圧によって、液晶の透過率を変化させ、所望とする表示が行われる。このような６電源を使用した駆動方式については、特開昭５８−１７６６９４号公報や特開平２−３３１９０号公報等に述べられている。
【０００６】
図５は、前記液晶駆動電圧発生・昇圧回路７として用いられる典型的な従来技術の駆動電圧発生回路１１の電気的構成を示すブロック図である。この駆動電圧発生回路１１は、５つの駆動電圧Ｖ０〜Ｖ４を作成し、前記液晶駆動出力部６に与える。この駆動電圧発生回路１１は、大略的に、最も高い駆動電圧Ｖ０’  を発生するＶ０電圧発生回路１２と、その駆動電圧Ｖ０’  をＧＮＤ電位との間で抵抗分圧して、４つの基準電圧Ｖ１’  〜Ｖ４’  を作成する基準電圧回路１３と、その基準電圧Ｖ１’  〜Ｖ４’  を低インピーダンス化して、前記駆動電圧Ｖ０〜Ｖ４として出力する５つの出力バッファ回路ｂ０〜ｂ４と、これらの回路１２，１３，ｂ０〜ｂ４へ電源電圧ＶＯＵＴを供給する昇圧回路１４とを備えて構成されている。
【０００７】
図６は、前記昇圧回路１４の一構成例を示す電気回路図である。この昇圧回路１４は、いわゆるチャージポンプ回路であり、この図６の例では、前記ＭＰＵ１等と共通の電源電圧Ｖｃｃが入力され、３つのコンデンサＣ１〜Ｃ３を用いて、３倍に昇圧して前記電源電圧ＶＯＵＴとして出力している。昇圧する倍数、すなわちコンデンサの段数は、要求される出力電源電圧ＶＯＵＴと入力電源電圧Ｖｃｃとに応じて、適宜選択される。
【０００８】
前記コンデンサＣ１のハイ側端子およびロー側端子には、前記電源電圧ＶｃｃおよびＧＮＤ電位がそれぞれスイッチＳ１およびスイッチＳ２を介して接続されるとともに、コンデンサＣ２のハイ側端子および前記電源電圧ＶｃｃがそれぞれスイッチＳ３およびスイッチＳ４を介して接続される。前記コンデンサＣ２のハイ側端子およびロー側端子には、前記コンデンサＣ１のハイ側端子およびＧＮＤ電位がそれぞれ前記スイッチＳ３およびスイッチＳ５を介して接続されるとともに、コンデンサＣ３のハイ側端子およびロー側端子がそれぞれスイッチＳ６およびスイッチＳ７を介して接続される。
【０００９】
前記スイッチＳ１，Ｓ２，Ｓ６，Ｓ７は発振回路１５からのクロックＣＫによって制御され、スイッチＳ３，Ｓ４，Ｓ５は前記クロックＣＫをインバータ１６で反転したクロックＣＫＢによって制御される。発振回路１５は、前記ＬＣＤパネル４内のシフトクロックを分周するなどして、前記クロックＣＫを作成する。
【００１０】
したがって、先ずスイッチＳ１，Ｓ２がオン（Ｓ６，Ｓ７も同様に動作するけれども、ここでは説明の都合上、省略する）し、スイッチＳ３，Ｓ４，Ｓ５がオフすると、コンデンサＣ１は前記電源電圧Ｖｃｃに充電される。次に、スイッチＳ１，Ｓ２がオフし、スイッチＳ３，Ｓ４，Ｓ５がオンすると、スイッチＳ４を介する前記電源電圧ＶｃｃにコンデンサＣ１の充電電圧Ｖｃｃが加算された２Ｖｃｃの電圧に、コンデンサＣ２が充電される。続いて、スイッチＳ６，Ｓ７がオン（Ｓ１，Ｓ２も同様に動作するけれども、ここでは説明の都合上、省略する）し、スイッチＳ３，Ｓ４，Ｓ５がオフすると、コンデンサＣ３のロー側端子への電圧Ｖｃｃに、前記コンデンサＣ２の充電電圧２Ｖｃｃが写された該コンデンサＣ３の充電電圧が加算された電圧３Ｖｃｃが、該コンデンサＣ３のハイ側端子から前記電源電圧ＶＯＵＴとして出力される。
【００１１】
チャージが完全に行われ、電荷の移動も完全に行われれば、１回の動作で昇圧は完了するが、実際は電荷の移動等が完全に行われないので、所望の電圧になるまで、上記動作を繰返す必要がある。また、コンデンサは自然放電するので、所望の電圧を保持するためにも、上記動作を繰返す必要がある。
【００１２】
また、図７は、前記Ｖ０電圧発生回路１２の一構成例を示すブロック図である。上述のようにして作成された電源電圧ＶＯＵＴを用いて、このＶ０電圧発生回路１２は、前述のように、液晶駆動電圧の最大の電圧Ｖ０’  を生成する。したがって、ＶＯＵＴ＞Ｖ０’  である。このＶ０電圧発生回路１２は、一般的なオペアンプによる非反転増幅回路であり、前述のようにオペアンプＯＰと、入力抵抗Ｒ１，Ｒ２と、帰還抵抗Ｒ３，Ｒ４とを備えて構成される。前記オペアンプＯＰの非反転入力端には、前記液晶ドライバ３のロジック駆動電圧やＭＰＵ１等と共通の前記電源電圧Ｖｃｃが、入力抵抗Ｒ１，Ｒ２で分圧されて入力される。このオペアンプＯＰからの出力電圧Ｖ０’  は、帰還抵抗Ｒ３，Ｒ４で分圧されて反転入力端に入力される。
【００１３】
前記入力抵抗Ｒ１，Ｒ２での分圧倍数は、たとえば０．９倍であり、このオペアンプＯＰの増幅倍数は、電源電圧ＶＯＵＴを供給する前記昇圧回路１４の昇圧倍数と同じになるよう、帰還抵抗Ｒ４を調整して決定される。たとえば、昇圧倍数が２倍であれば、帰還抵抗Ｒ４をＲ３と同じ値にして、２倍の増幅回路にし、昇圧倍数が４倍でれば、帰還抵抗Ｒ４をＲ３の３倍にして、４倍の増幅回路に設定する。こうして、該Ｖ０電圧発生回路１２の出力電圧Ｖ０’  は、必ず、昇圧回路１４の出力電圧ＶＯＵＴより小さく、たとえば前記０．９×ＶＯＵＴとなる。前記入力抵抗Ｒ１，Ｒ２での分圧倍数は、オペアンプＯＰの電源に前記昇圧回路１４の出力電圧ＶＯＵＴを使用している関係で、該電圧ＶＯＵＴ付近の出力電圧を発生できないので、０．９倍としているけれども、オペアンプＯＰの特性によって、１．０倍未満のさらに大きな値に設定されてもよい。
【００１４】
なお、本発明には、さらに他の先行技術である特開平４−６７２１７号公報および特開平５−２６８０５０号公報が存在するが、説明の都合上、後述する。
【００１５】
【特許文献１】
特開昭５８−１７６６９４号公報（公開日：昭和５８年１０月１７日）
【００１６】
【特許文献２】
特開平２−３３１９０号公報（公開日：平成２年２月２日）
【００１７】
【特許文献３】
特開平４−６７２１７号公報（公開日：平成４年３月３日）
【００１８】
【特許文献４】
特開平５−２６８０５０号公報（公開日：平成５年１０月１５日）
【００１９】
【発明が解決しようとする課題】
上述のように構成される駆動電圧発生回路１１では、電源が投入されると、先ず昇圧回路１４にて電源電圧ＶＯＵＴを作成し、その後出力バッファ回路ｂ０〜ｂ４を動作させ、駆動電圧Ｖ０〜Ｖ４を負荷容量である液晶パネルへ与え、液晶表示を行う。このとき，電源電圧ＶＯＵＴは一時的に低下するとともに、駆動電圧Ｖ０〜Ｖ４も低下する。該駆動電圧Ｖ０〜Ｖ４が立ち上がるためには、電源電圧ＶＯＵＴが復帰すると同時に、出力バッファ回路ｂ０〜ｂ４により駆動電圧Ｖ０〜Ｖ４を復帰させる必要があり、昇圧回路１４の電源電圧ＶＯＵＴから、駆動電圧Ｖ０〜Ｖ４へ電流を供給し、電圧を上昇させる必要がある。つまり、昇圧回路１４にて電源電圧ＶＯＵＴを上昇させるが、同時にこの電源電圧ＶＯＵＴから駆動電圧Ｖ０〜Ｖ４へ電流が流れて電圧を降下させることになり、昇圧回路１４は、該電圧降下を上回る電流を供給しないと、所望とする電圧に立ち上がらないことになる。
【００２０】
ここで、ＴＦＴの液晶ドライバは、出力にアナログスイッチを備えており、ＳＴＮの液晶ドライバも出力にスイッチを備えている。したがって、ドライバに全てのアナログスイッチ（スイッチ）をオフする回路を追加すれば、上記電圧降下は抑制できるが、一般的にドライバは常時パネルに電圧を与えるので、全てのスイッチをオフする機能は備えておらず（常にどれかのスイッチがオンしている）、上記電圧降下が問題となる。
【００２１】
また、前記出力バッファ回路ｂ０〜ｂ４は、コンパレータ回路を使用し、入力と出力との電圧が等しくなったとき、出力を駆動する電流が少なくなる。そして、入力と出力との電圧が異なる間は、入力電圧＝出力電圧となるように出力段の駆動用トランジスタを介して電流が供給される。そのような出力バッファ回路については、たとえば特開２００２−２９０１７２号公報に説明されている。このため、出力バッファ回路ｂ０〜ｂ４の駆動能力が高く、入力と出力との電圧を速く補正することができれば、昇圧回路１４から電流が流れる期間が少なくなり（電圧の降下期間が少なくなり）、該昇圧回路１４は電源電圧ＶＯＵＴを所望の電圧に昇圧できる。
【００２２】
しかしながら、ドライバの設計時に使用のパネルを想定し、ドライブ能力が設計されているものの、特定のパネル用にドライバを設計することは僅かであり、多くのパネルは、既存のドライバを流用して作成されている。特に安価なパネルでは、新たにドライバを設計するとコストが高くなるので、既存のドライバが使用される。そこで、想定したパネルよりも負荷容量が大きいパネルと組合わせられた場合、出力バッファ回路ｂ０〜ｂ４の駆動能力が不足し、昇圧回路１４の充電期間（以下の図７におけるＴ２）内で、入力と出力との電圧を補正できなくなり、電圧降下が続き、昇圧回路１４は目標電圧を出力できなくなる。
【００２３】
このときのタイミングを図８に示す。参照符Ｔ１が昇圧回路１４の出力期間、参照符Ｔ２が昇圧回路１４の充電期間である。クロックＣＫがハイレベルの期間（参照符Ｔ１で示す前記アクティブの期間）、出力電源電圧ＶＯＵＴは上昇する。Ｖ０電圧発生回路１２は、前記のようなオペアンプＯＰから成る増幅回路であるので、出力電圧Ｖ０’に、該オペアンプＯＰの電源電圧ＶＯＵＴ以上の電圧は出力できない。この出力電圧Ｖ０’の上昇に伴い、各分圧電圧Ｖ０’〜Ｖ４’が上昇し、駆動電圧Ｖ０〜Ｖ４も上昇する（図８ではＶ０のみ表示）。目標電圧ＶＯＵＴｔ，Ｖ０’ｔと実際の出力電圧ＶＯＵＴ，Ｖ０’とに差がある場合は、該電圧ＶＯＵＴ，Ｖ０’の電圧上昇の割合も大きくなるが、目標電圧ＶＯＵＴｔ，Ｖ０’ｔに近付く程、上昇割合が小さくなる。この出力期間Ｔ１における電源電圧ＶＯＵＴの上昇量が、図８で示す充電期間Ｔ２での降下量と同じになったとき、出力電源電圧ＶＯＵＴの昇圧が見掛け上無くなり、昇圧不足が起こる。
【００２４】
その昇圧不足の対策として、特開平４−６７２１７号公報では、図９で示すように、電圧検出回路２２を設け、昇圧回路２１が一定の電圧になるまで、該昇圧回路２１から電源電圧ＶＤＤ２の供給を受ける周辺回路をリセットしておくことが記載されている。しかしながら、前記駆動電圧発生回路１１では、昇圧回路１４の電圧不足を発生する原因が、出力バッファ回路ｂ０〜ｂ４が出力負荷容量である液晶パネルを駆動するときに発生する電源電圧ＶＯＵＴの低下を、該昇圧回路１４が再び電源電圧ＶＯＵＴを上昇させようとするときに起こる、つまりリセット解除後に起こるので、該昇圧回路１４が立ち上がるまでの間、このように周辺回路をリセットする方式は使用することはできない。
【００２５】
また、特開平５−２６８０５０号公報には、出力負荷の大きさに応じてバッファ回路の個数を変更し、出力波形のなまりを防止することが記載されている。図１０に、その回路を示す。ＢＵＦＦＩＮの信号は、ＳＥＬ０〜ＳＥＬ（ｎ−１）の選択信号で選ばれたバッファＢＵＦ１〜ＢＵＦｎを介して、ＢＵＦＯＵＴから出力される。そして、選択信号ＳＥＬ０〜ＳＥＬ（ｎ−１）を選択することで、使用するバッファＢＵＦ１〜ＢＵＦｎの数を選ぶことができ、出力負荷インピーダンスに合ったバッファの能力を選択できるようになっている。
【００２６】
したがって、このようにして前記各出力バッファ回路ｂ０〜ｂ４の駆動能力を調整することで、入力電圧と出力電圧との補正期間を短くでき、電源電圧ＶＯＵＴの降下期間を短くし、大きく昇圧不足が生じることを防止することができる。しかしながら、出力負荷インピーダンスに応じて並列バッファの使用個数を変更するということは、予め余剰のバッファをＩＣ内部に用意しておく必要があり、デバイスコストの増大を招く。特に、アナログ回路であるバッファ回路は、回路サイズも大きく、また、動作電流も大きいのが一般的である。
【００２７】
本発明の目的は、昇圧回路で作成された電源電圧を用いて、出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、昇圧不足を抑制することができる駆動電圧発生回路およびそれを用いる液晶駆動装置を提供することである。
【００２８】
【課題を解決するための手段】
本発明の駆動電圧発生回路は、昇圧回路で作成された電源電圧を用いて、出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、前記昇圧回路の昇圧動作開始時に、前記出力バッファ回路の出力段をハイインピーダンスにする出力段制御手段を備えることを特徴とする。
【００２９】
上記の構成によれば、液晶駆動装置のように、チャージポンプなどの昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【００３０】
したがって、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【００３１】
また、本発明の駆動電圧発生回路では、前記出力バッファ回路の出力段は、Ｐ，Ｎ両極性のトランジスタが前記昇圧回路からの電源ラインに直列に介在されて構成され、前記出力段制御手段は、Ｐ型トランジスタのゲートをプルアップし、Ｎ型トランジスタのゲートをプルダウンすることで、前記出力段のトランジスタを前記ハイインピーダンスにすることを特徴とする。
【００３２】
上記の構成によれば、出力バッファ回路の出力段が、ＰＭＯＳトランジスタのソースが前記昇圧回路からのハイレベルの電源ラインに接続され、ＮＭＯＳトランジスタのソースが前記昇圧回路からのローレベルの電源ラインに接続され、それらのトランジスタのドレインが共通に前記駆動電圧の出力端となり、２つのトランジスタのプッシュプル動作で、前記予め定める安定化された駆動電圧を出力するように構成される場合、Ｐ，Ｎ各トランジスタのゲートに、それぞれプルアップトランジスタおよびプルダウントランジスタなどを設け、前記昇圧回路の昇圧動作開始時に、前記プルアップトランジスタおよびプルダウントランジスタがオンするなどして、前記出力段のトランジスタをオープンとすることで、該出力段をハイインピーダンスにする。
【００３３】
こうして、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路（トランジスタや）の追加のみで実現できるので、回路規模の増大を招くことはない。
【００３４】
さらにまた、本発明の駆動電圧発生回路では、前記出力段制御手段は、前記出力バッファ回路と負荷との間に直列に介在される第１のスイッチであることを特徴とする。
【００３５】
上記の構成によれば、通常駆動時には前記第１のスイッチがオンすることで前記駆動電圧の出力が可能となり、前記昇圧回路の昇圧動作開始時には該第１のスイッチはオフとなることで、前記出力段をハイインピーダンスにする。
【００３６】
こうして、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路（アナログスイッチ）の追加のみで実現できるので、回路規模の増大を招くことはない。
【００３７】
また、本発明の駆動電圧発生回路では、前記出力バッファ回路は、前記駆動電圧の基準となる電圧と、出力している駆動電圧とが相互に逆極性で入力されて比較し、両者の差に対応した電圧をそれぞれ出力する２つのオペアンプと、前記各オペアンプからの出力がゲートにそれぞれ与えられ、前記昇圧回路からの電源ラインに直列に介在されるＰ，Ｎ両極性のトランジスタとを備えるとともに、前記オペアンプの入出力間を短絡する第２のスイッチをさらに備えることを特徴とする。
【００３８】
上記の構成によれば、出力バッファ回路の出力段が、ＰＭＯＳトランジスタのソースが前記昇圧回路からのハイレベルの電源ラインに接続され、ＮＭＯＳトランジスタのソースが前記昇圧回路からのローレベルの電源ラインに接続され、それらのトランジスタのドレインが共通に前記駆動電圧の出力端となり、２つのトランジスタのプッシュプル動作で、前記予め定める安定化された駆動電圧を出力するように構成される場合、前記２つのトランジスタのゲートをそれぞれ駆動するオペアンプには、駆動電圧の基準となる電圧と、出力している駆動電圧とが相互に逆極性で入力され、これらのオペアンプによって、たとえば基準電圧に対して、出力している駆動電圧が低ければＰＭＯＳトランジスタのインピーダンスが小さくされ、ＮＭＯＳトランジスタのインピーダンスが大きくされて前記駆動電圧が高くされて該基準電圧に一致するように制御される。
【００３９】
そのような構成において、さらにオペアンプの入出力間を短絡する第２のスイッチが設けられ、前記昇圧回路の昇圧動作開始時には該第２のスイッチがオンとなり、オペアンプの入出力間が短絡される。通常、オペアンプの帰還側は、入力電圧と同様になるよう推移するが、このようにより積極的に帰還側の電圧を入力電圧と同電圧にすることで、オペアンプが動作しないようにでき、該オペアンプの消費電流を少なくし、昇圧回路をより速く立ち上げることができる。
【００４０】
さらにまた、本発明の液晶駆動装置は、前記の駆動電圧発生回路を用いることを特徴とする。
【００４１】
上記の構成によれば、昇圧不足を抑制することができる液晶駆動装置を実現することができる。
【００４２】
また、本発明の液晶駆動装置は、予め定める基準電圧を分圧抵抗で分圧して得られた複数の電圧をそれぞれ出力バッファ回路へ入力し、複数の該出力バッファ回路が、昇圧回路で作成された電源電圧を用いて、それぞれ駆動電圧として負荷へ出力する電圧を入力電圧と等しい値に安定化するようにした液晶駆動装置において、前記昇圧回路の昇圧動作開始時に、前記出力バッファ回路の出力段をハイインピーダンスにする出力段制御手段を備えることを特徴とする。
【００４３】
上記の構成によれば、チャージポンプなどから成る昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される複数の出力バッファ回路が、予め定める基準電圧を分圧抵抗で分圧して得られた電圧を低インピーダンス化して、液晶駆動に使用される駆動電圧としてそれぞれ出力するようにした液晶駆動装置において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【００４４】
したがって、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【００４５】
【発明の実施の形態】
本発明の実施の一形態について、図１および図２に基づいて説明すれば、以下のとおりである。
【００４６】
図１は、本発明の実施の一形態の駆動電圧発生回路３１の電気的構成を示すブロック図である。この駆動電圧発生回路３１は、前記図４で示す液晶駆動電圧発生・昇圧回路７として用いられ、５つの駆動電圧Ｖ０〜Ｖ４を作成し、前記液晶駆動出力部６に与える。この駆動電圧発生回路３１は、大略的に、最も高い駆動電圧Ｖ０’  を発生するＶ０電圧発生回路３２と、その駆動電圧Ｖ０’  をＧＮＤ電位との間で抵抗分圧して、４つの基準電圧Ｖ１’  〜Ｖ４’  を作成する基準電圧回路３３と、その基準電圧Ｖ１’  〜Ｖ４’  を低インピーダンス化して、前記駆動電圧Ｖ０〜Ｖ４として出力する５つの出力バッファ回路Ｂ０〜Ｂ４と、これらの回路３２，３３，Ｂ０〜Ｂ４へ電源電圧ＶＯＵＴを供給する昇圧回路３４とを備えて構成されている。昇圧回路３４は、たとえば前記図６で示す昇圧回路１４と同様に、チャージポンプ回路で構成されている。同様に、Ｖ０電圧発生回路３２は、たとえば前記図７で示すＶ０電圧発生回路１２で構成することができる。
【００４７】
注目すべきは、この駆動電圧発生回路３１では、前記出力バッファ回路Ｂ０〜Ｂ４は、オペアンプＡ１，Ａ２と、出力段のＰ，Ｎ両極性のトランジスタＭＰ１，ＭＮ１とを備えるとともに、制御トランジスタＭＰ２，ＭＮ２を備えていることである。前記トランジスタＭＰ１，ＭＮ１は、前記昇圧回路３４からの電源電圧ＶＯＵＴの電源ラインとＧＮＤラインとの間に直列に接続される。すなわち、ＰＭＯＳトランジスタＭＰ１のソースが前記電源電圧ＶＯＵＴの電源ラインに接続され、ＮＭＯＳトランジスタＭＮ１のソースが前記ＧＮＤラインに接続され、それらのトランジスタＭＰ１，ＭＮ１のドレインが共通に前記駆動電圧Ｖ０〜Ｖ４の出力端となり、２つのトランジスタＭＰ１，ＭＮ１のプッシュプル動作で、前記予め定める安定化された駆動電圧Ｖ０〜Ｖ４を出力する
前記オペアンプＡ１，Ａ２には、前記基準電圧Ｖ１’  〜Ｖ４’  と、出力している駆動電圧Ｖ０〜Ｖ４とが、相互に逆極性で入力され、それらの比較結果に応じて、前記トランジスタＭＰ１，ＭＮ１のゲートを駆動する。たとえば、前記基準電圧Ｖ１’  〜Ｖ４’  に対して、出力している駆動電圧Ｖ０〜Ｖ４が低ければ、オペアンプＡ１はＰＭＯＳトランジスタＭＰ１のインピーダンスを小さくし、オペアンプＡ２はＮＭＯＳトランジスタＭＮ１のインピーダンスを大きくし、こうして前記駆動電圧Ｖ０〜Ｖ４が高くされて、該基準電圧Ｖ１’  〜Ｖ４’  に一致するように制御される。
【００４８】
そして、制御トランジスタＭＰ２は、ＰＭＯＳトランジスタＭＰ１のゲートをプルアップし、制御トランジスタＭＮ２は、ＮＭＯＳトランジスタＭＮ１のゲートをプルダウンするように接続されており、それらのゲートには、図示しない制御回路から、相互に逆相の制御信号ＣＴＬ，ＣＴＬＢが入力される。これらの制御信号ＣＴＬ，ＣＴＬＢが非アクティブであるとき、すなわち制御信号ＣＴＬがハイレベルであり、制御信号ＣＴＬＢがローレベルであるときには、制御トランジスタＭＰ２，ＭＮ２は共にオフし、オペアンプＡ１，Ａ２によるトランジスタＭＰ１，ＭＮ１の制御が有効になって、前記駆動電圧Ｖ０〜Ｖ４の制御が行われる。
【００４９】
これに対して、前記制御信号ＣＴＬ，ＣＴＬＢがアクティブであるとき、すなわち制御信号ＣＴＬがローレベルであり、制御信号ＣＴＬＢがハイレベルであるときには、制御トランジスタＭＰ２，ＭＮ２は共にオンし、トランジスタＭＰ１，ＭＮ１のゲートが、それぞれプルアップおよびプルダウンされて、共にオープン（ハイインピーダンス）状態となる。したがって、オペアンプＡ１，Ａ２による制御が無効になって、前記駆動電圧Ｖ０〜Ｖ４の制御も行われなくなる。
【００５０】
図２は、上述のように構成される駆動電圧発生回路３１の動作を説明するための波形図である。この駆動電圧発生回路３１でも、前記図８で示す駆動電圧発生回路１１と同様に、動作期間は、基本的には、参照符Ｔ１で示す出力期間と、参照符Ｔ２で示す充電期間とで構成されている。しかしながら、この駆動電圧発生回路３１では、前記出力期間Ｔ１の一部に、前記出力バッファ回路Ｂ０〜Ｂ４の出力段をハイインピーダンスにし、前記昇圧回路３４の出力段のコンデンサＣ３を充電する充電期間Ｔ３が設定されている。この充電期間Ｔ３では、前記コンデンサＣ２からの電荷は、駆動電圧Ｖ０〜Ｖ４として出力されず、前記コンデンサＣ３の充電のみに使用され、前記制御信号ＣＴＬ，ＣＴＬＢがアクティブとなり、前記電源電圧ＶＯＵＴが速やかに上昇する。
【００５１】
したがって、前記出力期間Ｔ１において、出力バッファ回路Ｂ０〜Ｂ４が働き、昇圧回路３４から該出力バッファ回路Ｂ０〜Ｂ４へ電流が流れて、前記電源電圧ＶＯＵＴと同時に駆動電圧Ｖ０〜Ｖ４が上昇することで、電源電圧ＶＯＵＴの上昇が鈍くなっても、充電期間Ｔ３に出力バッファ回路Ｂ０〜Ｂ４を強制的にオフさせることで、前記駆動電圧Ｖ０〜Ｖ４の上昇は無くなるけれども、電源電圧ＶＯＵＴの上昇は急峻になる。充電期間Ｔ２は、昇圧用のコンデンサＣ１，Ｃ２の充電期間になるので、出力電圧ＶＯＵＴおよび駆動電圧Ｖ０〜Ｖ４の電圧の上昇は無く、自然放電による電圧の降下が発生する。
【００５２】
再び、出力期間Ｔ１になると、出力電圧ＶＯＵＴおよび駆動電圧Ｖ０〜Ｖ４が上昇し、これらの期間Ｔ１，Ｔ２を繰返し、出力電圧ＶＯＵＴおよび駆動電圧Ｖ０〜Ｖ４が目標電圧に到達した後の期間Ｔ４からは、その目標電圧で安定している。このとき、出力電圧ＶＯＵＴには、自然放電による電圧の降下を補充するだけで済むので、前記トランジスタＭＰ１，ＭＮ１は、殆どオフしている。
【００５３】
外部ノイズ等によって、駆動電圧Ｖ０〜Ｖ４が目標電圧から外れた場合、前記トランジスタＭＰ１，ＭＮ１が動作し、出力電圧ＶＯＵＴが降下した場合、前記期間Ｔ１からＴ２の動作を行い、該出力電圧ＶＯＵＴを速やかに安定させることができる。前記期間Ｔ４からは、前記制御信号ＣＴＬ，ＣＴＬＢを非アクティブのままとして、制御トランジスタＭＰ２，ＭＮ２を共にオフしたままとしてもよい。このように、前記制御信号ＣＴＬ，ＣＴＬＢは、昇圧回路３４の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、アクティブにすればよい。
【００５４】
このように電源電圧ＶＯＵＴの出力期間Ｔ１の一部に出力バッファ回路Ｂ０〜Ｂ４の出力段をハイインピーダンスにする充電期間Ｔ３を設けることで、当初は該出力バッファ回路からの駆動電圧Ｖ０〜Ｖ４は立ち上がり難くなるけれども、負荷容量などに拘わらず、昇圧回路３４は確実に立ち上がり、要求される電源電圧ＶＯＵＴを作成することができる。その後の出力期間Ｔ１に、駆動電圧Ｖ０〜Ｖ４も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧ＶＯＵＴおよび駆動電圧Ｖ０〜Ｖ４に、短時間で立ち上がることができる。また、出力バッファ回路Ｂ０〜Ｂ４の駆動用トランジスタＭＰ１，ＭＮ１が動作する期間が短くなり、低消費電力化を図ることもできる。
【００５５】
また、その出力バッファ回路Ｂ０〜Ｂ４の出力段をハイインピーダンスにするにあたっては、制御トランジスタＭＰ２，ＭＮ２を設けるだけであるので、簡単な回路の追加のみで実現でき、回路規模の増大を招くこともない。
【００５６】
本発明の実施の他の形態について、図３に基づいて説明すれば、以下のとおりである。
【００５７】
図３は、本発明の実施の他の形態の駆動電圧発生回路４１の電気的構成を示すブロック図である。この駆動電圧発生回路４１は、前述の駆動電圧発生回路３１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。
【００５８】
前述の駆動電圧発生回路３１が、出力バッファ回路Ｂ０〜Ｂ４の駆動用トランジスタＭＰ１，ＭＮ１のゲートを、制御トランジスタＭＰ２，ＭＮ２によってそれぞれプルアップおよびプルダウンすることで、該出力バッファ回路Ｂ０〜Ｂ４の出力段をハイインピーダンスとし、電源電圧ＶＯＵＴの昇圧不足を防止しているのに対して、この駆動電圧発生回路４１では、出力バッファ回路Ｂ０ａ〜Ｂ４ａと液晶駆動出力部６との間に、第１のスイッチＳＷ１を直列に介在し、該スイッチＳＷ１をオフすることで、前記出力段をハイインピーダンスにする。したがって、前記出力バッファ回路Ｂ０ａ〜Ｂ４ａは、オペアンプＡ１，Ａ２とトランジスタＭＰ１，ＭＮ１とを備えた通常構成の出力バッファ回路である。
【００５９】
また、前記出力バッファ回路Ｂ０ａ〜Ｂ４ａには、オペアンプＡ１，Ａ２の入出力間を短絡する第２のスイッチＳＷ２がさらに設けられている。前記スイッチＳＷ１と、このスイッチＳＷ２とは、相互に逆相の信号で制御され、前記充電期間Ｔ３には、スイッチＳＷ２がオンされ、スイッチＳＷ１がオフされ、前記出力期間Ｔ１の充電期間Ｔ３以外の期間および充電期間Ｔ２では、スイッチＳＷ２はオフされ、スイッチＳＷ１がオンされる。
【００６０】
したがって、前記充電期間Ｔ３には、出力バッファ回路Ｂ０ａ〜Ｂ４ａの出力段がハイインピーダンスとなり、昇圧不足が防止される。このようにしてもまた、簡単なスイッチＳＷ１の追加のみで出力バッファ回路Ｂ０ａ〜Ｂ４ａの出力段をハイインピーダンスにでき、回路規模の増大を招くことはない。
【００６１】
また、前記充電期間Ｔ３には、オペアンプＡ１，Ａ２の入出力間が短絡される。ここで、通常、オペアンプの帰還側は、入力電圧と同様になるよう推移するが、このようにより積極的に帰還側の電圧を入力電圧と同電圧にすることで、前記充電期間Ｔ３にオペアンプＡ１，Ａ２が動作しないようにでき、該オペアンプＡ１，Ａ２の消費電流を少なくし、昇圧回路３４をより速く立ち上げることができる。
【００６２】
なお、上述の説明はＳＴＮ液晶駆動装置で説明したけれども、昇圧動作を行い、液晶の階調表示用電圧を生成するＴＦＴ液晶駆動装置の電源生成回路部にも適用することができる。
【００６３】
【発明の効果】
本発明の駆動電圧発生回路は、以上のように、液晶駆動装置のように、チャージポンプなどの昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される出力バッファ回路が、予め定める安定化された駆動電圧を作成し、出力するようにした駆動電圧発生回路において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【００６４】
それゆえ、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【００６５】
また、本発明の駆動電圧発生回路は、以上のように、前記出力バッファ回路の出力段を、Ｐ，Ｎ両極性のトランジスタを前記昇圧回路からの電源ラインに直列に介在して構成し、前記出力段制御手段が、Ｐ型トランジスタのゲートをプルアップし、Ｎ型トランジスタのゲートをプルダウンすることで、前記出力段のトランジスタを前記ハイインピーダンスにする。
【００６６】
それゆえ、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路（トランジスタや）の追加のみで実現できるので、回路規模の増大を招くことはない。
【００６７】
さらにまた、本発明の駆動電圧発生回路は、以上のように、前記出力段制御手段を、前記出力バッファ回路と負荷との間に直列に介在される第１のスイッチで実現し、通常駆動時には該第１のスイッチがオンすることで前記駆動電圧の出力が可能となり、前記昇圧回路の昇圧動作開始時には該第１のスイッチがオフとなることで、前記出力段をハイインピーダンスにする。
【００６８】
それゆえ、前記出力段制御手段を具体的に構成することができるとともに、簡単な回路（アナログスイッチ）の追加のみで実現できるので、回路規模の増大を招くことはない。
【００６９】
また、本発明の駆動電圧発生回路は、以上のように、出力バッファ回路の出力段が、ＰＭＯＳトランジスタのソースが前記昇圧回路からのハイレベルの電源ラインに接続され、ＮＭＯＳトランジスタのソースが前記昇圧回路からのローレベルの電源ラインに接続され、それらのトランジスタのドレインが共通に前記駆動電圧の出力端となり、２つのトランジスタのプッシュプル動作で、前記予め定める安定化された駆動電圧を出力するように構成される場合、前記２つのトランジスタのゲートをそれぞれ駆動するオペアンプに、駆動電圧の基準となる電圧と、出力している駆動電圧とを相互に逆極性で入力し、これらのオペアンプによって、駆動電圧を基準電圧に一致するように制御するとともに、さらにオペアンプの入出力間を短絡する第２のスイッチを設け、前記昇圧回路の昇圧動作開始時には該第２のスイッチをオンとし、オペアンプの入出力間を短絡する。
【００７０】
それゆえ、通常、オペアンプの帰還側は、入力電圧と同様になるよう推移するが、このようにより積極的に帰還側の電圧を入力電圧と同電圧にすることで、オペアンプが動作しないようにでき、該オペアンプの消費電流を少なくし、昇圧回路をより速く立ち上げることができる。
【００７１】
さらにまた、本発明の液晶駆動装置は、以上のように、前記の駆動電圧発生回路を用いる。
【００７２】
それゆえ、昇圧不足を抑制することができる液晶駆動装置を実現することができる。
【００７３】
また、本発明の液晶駆動装置は、以上のように、チャージポンプなどから成る昇圧回路で作成された電源電圧を用いて、オペアンプなどで構成される複数の出力バッファ回路が、予め定める基準電圧を分圧抵抗で分圧して得られた電圧を低インピーダンス化して、液晶駆動に使用される駆動電圧としてそれぞれ出力するようにした液晶駆動装置において、出力段制御手段を設け、該出力段制御手段は、昇圧回路の昇圧動作開始時に、所望の電源電圧が得られるまでの間や、予め定める期間に亘って、前記出力バッファ回路の出力段をハイインピーダンスにする。
【００７４】
それゆえ、当初は出力バッファ回路からの駆動電圧は立ち上がらないけれども、負荷容量などに拘わらず、昇圧回路は確実に立ち上がり、要求される電源電圧を作成することができる。その後に、出力バッファ回路の出力段がローインピーダンスに切換わると、該出力バッファ回路からの駆動電圧も確実に立ち上がり、結果として、昇圧不足を招くことなく、規定の電源電圧および駆動電圧に、短時間で立ち上がることができる。また、出力バッファ回路の駆動用トランジスタが動作する期間が短くなり、低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の駆動電圧発生回路の電気的構成を示すブロック図である。
【図２】図１で示す駆動電圧発生回路の動作を説明するための波形図である。
【図３】本発明の実施の他の形態の駆動電圧発生回路の電気的構成を示すブロック図である。
【図４】一般的な液晶表示装置の概略的構成を示すブロック図である。
【図５】典型的な従来技術の駆動電圧発生回路の電気的構成を示すブロック図である。
【図６】昇圧回路の一構成例を示す電気回路図である。
【図７】Ｖ０電圧発生回路の一構成例を示すブロック図である。
【図８】想定したパネルよりも負荷容量が大きいパネルと組合わせた場合における従来技術の波形図である。
【図９】他の従来技術のブロック図である。
【図１０】さらに他の従来技術のブロック図である。
【符号の説明】
１    ＭＰＵ
２    ＭＰＵバス
３    液晶ドライバ
４    ＬＣＤパネル
５    表示データＲＡＭ
６    液晶駆動出力部
７    液晶駆動電圧発生・昇圧回路（駆動電圧発生回路）
１５    発振回路
１６    インバータ
３１，４１    駆動電圧発生回路
３２    Ｖ０電圧発生回路
３３    基準電圧回路
３４    昇圧回路
Ａ１，Ａ２    オペアンプ
Ｂ０〜Ｂ４；Ｂ０ａ〜Ｂ４ａ    出力バッファ回路
Ｃ１〜Ｃ３    コンデンサ
ＭＰ１    トランジスタ（ＰＭＯＳトランジスタ）
ＭＮ１    トランジスタ（ＮＭＯＳトランジスタ）
ＭＰ２，ＭＮ２    制御トランジスタ（出力段制御手段）
ＯＰ    オペアンプ
Ｒ１，Ｒ２    入力抵抗
Ｒ３，Ｒ４    帰還抵抗
Ｓ１〜Ｓ７    スイッチ
ＳＷ１  第１のスイッチ（出力段制御手段）
ＳＷ２  第２のスイッチ
【図１】
2004354518.tif 000003
【図２】
2004354518.tif 000004
【図３】
2004354518.tif 000005
【図４】
2004354518.tif 000006
【図５】
2004354518.tif 000007
【図６】
2004354518.tif 000008
【図７】
2004354518.tif 000009
【図８】
2004354518.tif 000010
【図９】
2004354518.tif 000011
【図１０】
2004354518.tif 000012