(57)【要約】【課題】送信バッファにデータセルが無い場合には、ＡＣＲを下げるため、到着トラヒックがバースト的であるとＡＣＲが下がり、効率のよいセル転送ができない。ＴＣＰトラヒックでＡＣＲが小さい場合には、送信バッファがオーバーフローする。【解決手段】送受信間の往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴよりＰＣＲをＭＷＳ＊８＊Ｋ／ＲＴＴから求め、ＴＣＰトラヒックに対して初速度からＰＣＲまでセル加速度またはセル加速比によりセル速度を上昇する場合に、輻輳予測がなく、送出すべきセルがある場合は、セル速度を上昇し、輻輳予測があり、送出すべきセルがある場合は、直前の送出セルレートに現在のセルレートを変更し、あるいは、現在のセルレートのまま、そのセル速度でセル送信バッファからセルを送出する。このとき、セル送信バッファの大きさはＭＷＳ以上とする。【選択図】  図１
2004166063.tif 000002
【特許請求の範囲】
【請求項１】
送信装置が接続された送信側のアクセスノードまたは中継ノードは、セルが転送される順方向の出力バッファの使用率または出力バッファまたはＭＵＸの入力または出力のセル転送速度とセル加速度またはセル加速比から輻輳前兆の有無を検出する手段と、当該検出結果が輻輳前兆有りを示すときその旨を示す輻輳予測信号を、逆方向経路入力のバックワードリソース管理セルに書き込むことにより前記送信装置に輻輳予測を伝える手段、または、順方向の出力バッファ出力またはＭＵＸ出力のフォワードリソース管理セルに書き込むことにより前記送信装置に輻輳予測を伝える手段とを備えたセル転送装置において、
前記送信装置は、受信装置との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴよりＰＣＲをＭＷＳ＊８＊Ｋ／ＲＴＴから求め、ＴＣＰトラヒックに対して初速度からＰＣＲまでセル加速度またはセル加速比によりセル速度を上昇する場合に、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれていないとき、送出すべきセルがある場合は、セル速度を上昇し、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれているとき、送出すべきセルがある場合は、直前の輻輳予測信号が書き込まれていないバックワードリソース管理セルに含まれていた送出セルレート（ＡＣＲ’）に現在のセルレート（ＡＣＲ）を変更し、そのセル速度でセル送信バッファからセルを送出する手段を備えた
ことを特徴とするセル転送装置。
【請求項２】
送信装置が接続された送信側のアクセスノードまたは中継ノードは、セルが転送される順方向の出力バッファの使用率または出力バッファまたはＭＵＸ（多重手段）の入力または出力のセル転送速度とセル加速度またはセル加速比から輻輳前兆の有無を検出する手段と、当該検出結果が輻輳前兆有りを示すときその旨を示す輻輳予測信号を、逆方向経路入力のバックワードリソース管理セルに書き込むことにより前記送信装置に輻輳予測を伝える手段、または、順方向の出力バッファ出力またはＭＵＸ出力のフォワードリソース管理セルに書き込むことにより前記送信装置に輻輳予測を伝える手段とを備えたセル転送装置において、
前記送信装置は、受信装置との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴよりＰＣＲをＭＷＳ＊８＊Ｋ／ＲＴＴ（ＭＷＳ：ＴＣＰの最大ウィンドウサイズ（バイト）、Ｋ：定数（ｋ≦１））から求め、ＴＣＰトラヒックに対して初速度からＰＣＲまでセル加速度またはセル加速比によりセル速度を上昇する場合に、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれていないとき、送出すべきセルがある場合は、セル速度を上昇し、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれているとき、送出すべきセルがある場合は、輻輳予測信号が書き込まれていないバックワードリソース管理セルが到着するまで、現在のセルレートＡＣＲでセル送信バッファからセルを送出する手段を備えた
ことを特徴とするセル転送装置。
【請求項３】
受信装置との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴよりＰＣＲをＭＷＳ＊８＊Ｋ／ＲＴＴから求め、ＴＣＰトラヒックに対して初速度からＰＣＲまでセル加速度またはセル加速比によりセル速度を上昇する場合に、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれていないとき、送出すべきセルがある場合は、セル速度を上昇し、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれているとき、送出すべきセルがある場合は、直前の輻輳予測信号が書き込まれていないバックワードリソース管理セルに含まれていた送出セルレート（ＡＣＲ’）に現在のセルレート（ＡＣＲ）を変更し、そのセル速度でセル送信バッファからセルを送出する手段を備えた
ことを特徴とする送信装置。
【請求項４】
受信装置との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴよりＰＣＲをＭＷＳ＊８＊Ｋ／ＲＴＴから求め、ＴＣＰトラヒックに対して初速度からＰＣＲまでセル加速度またはセル加速比によりセル速度を上昇する場合に、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれていないとき、送出すべきセルがある場合は、セル速度を上昇し、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれているとき、送出すべきセルがある場合は、輻輳予測信号が書き込まれていないバックワードリソース管理セルが到着するまで、現在のセルレートＡＣＲでセル送信バッファからセルを送出する手段を備えた
ことを特徴とする送信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ）網に用いる固定長パケット（セル）の転送技術に関する。本発明は、送受信装置間で送信側のアクセスノード、中継ノード、受信側のアクセスノードを介してセルを双方向に転送する網輻輳回避技術を用いたセル転送技術に関する。
【０００２】
【従来の技術】
従来例を図１を用いて説明する。従来例は特願２００２−０２４３５５号（本願出願時に未公開）に開示されている。図１において、１は送信側のアクセスノード、２は中継ノード、３は受信側のアクセスノード、４は送信側の端末装置、５は送信側のＵＰＣ（Ｕｓａｇｅ  Ｐａｒａｍｅｔｅｒ  Ｃｏｎｔｒｏｌ）等のインタフェース回路、６は送信側のレート制御回路、７はルーチング回路、８は出力バッファ、９は輻輳予測回路、１０は輻輳予測信号挿入回路、１１は受信側のＵＰＣ等のインタフェース回路、１２は受信側の端末装置、１３は受信側のレート制御回路、１４は加入者線（アクセス回線）、１５は中継伝送路である。ルーチング回路７および出力バッファ８はＡＴＭスイッチ（通信装置）を構成する。送信側のレート制御回路６の構成を図２に示す。図２において、２０はＦＲＭセル折り返し回路、２１はＢＲＭセル受信回路、２２はセル送出制御回路、２３はＦＲＭセル送出回路、２４は送信バッファ、２５は受信バッファ、２６はセル組み立て回路、２７はセル分解回路である。次ぎに送信側の端末装置４の構成を図３に示す。図３において、各回路は図２と同じである。次ぎに受信側のレート制御回路１３の構成を図４に示す。図４において、各回路は図２と同様である。次ぎに受信側の端末装置１２の構成を図５に示す。図５において、各回路は図２と同じである。
【０００３】
図１では、送信側のレート制御回路または送信側の端末装置と受信側のレート制御回路または受信側の端末装置は、送信側のアクセスノード、中継ノード、受信側のアクセスノードを介して双方向にＶＣ接続されているものとする。また、図１は、送信側のレート制御回路または送信側の端末装置より受信側のレート制御回路または受信側の端末装置にデータセルを送る片方向通信の場合を示しており、逆方向通信は省略されている。
【０００４】
図６は、セルフォーマットの一例を示す図である。セルヘッダにはＶＰＩ，ＶＣＩ，ＣＬＰ，ＰＴＩ（Ｐａｙｌｏａｄ  Ｔｙｐｅ  Ｉｄｅｎｔｉｆｉｅｒ），ＨＥＣの各フィールドが設けられている。ＲＭセルは、セルヘッダのＰＴＩフィールドにおいて１１０のセルで定義されている。ちなみに、ＰＴＩフィールドが０００のセルはユーザ情報セルで、輻輳なしのＡＴＭレイヤユーザ間表示＝０のセルであり、００１のセルはユーザ情報セルで、輻輳なしのＡＴＭレイヤユーザ間表示＝１のセルであり、０１０のセルはユーザ情報セルで、輻輳有りのＡＴＭレイヤユーザ間表示＝０のセルであり、０１１のセルはユーザ情報セルで、輻輳有りのＡＴＭレイヤユーザ間表示＝１のセルである。なお、フォワードＲＭセル（ＦＲＭセル）とバックワードＲＭセル（ＢＲＭセル）の区別は、セルペイロードで行われる。また輻輳表示ビット（ＣＩビット）は、ＲＭセルのペイロードに書き込まれる。データセルはユーザ情報セルである。
【０００５】
送信側のレート制御回路６の送信バッファ２４から送出されるセル速度はそのセル間隔がＬ／ＡＣＲ，（ＡＣＲ：現在のセル速度、Ｌ：セル長（４２４ｂｉｔ））になるようにセル送出制御回路２２により制御される。セル送出制御回路２２は送信バッファ２４よりＮｒｍ−１個のデータセルを読み出す毎に制御信号をＦＲＭセル送出回路２３に送り、その回路２３より１個のＦＲＭセルを送出させる。その際、ＦＲＭセルには送出レートである現在のセルレート（ＡＣＲ’）を挿入する。
【０００６】
セル送出制御回路２２の制御に従って、送信バッファ２４およびＦＲＭセル送出回路２３から送出されるデータセルおよびＦＲＭセルのセル速度Ｙは次式に示される。
Ｙ＝ＩＣＲ＊ｅｘｐ（β＊Ｔ）…（１）
β＝ΔＶ／（Ｎｒｍ＊Ｌ）    …（２）
Ｙ：送出セル速度（ｂｉｔ／ｓｅｃ）
Ｎｒｍ：ＦＲＭセルに挟まれて送られるデータセルの数＋１
ΔＶ：最大セル速度増加量（ｂｉｔ／ｓｅｃ）
ＩＣＲ：初速度（ｂｉｔ／ｓｅｃ）（＝最小セル速度（ＭＣＲ））
β：加速比係数（１／ｓｅｃ）
Ｌ：セル長（４２４ｂｉｔ）
Ｔ：入力を経過時間とし、出力をセル速度とする仮想ルックアップテーブル上の経過時間（ｓｅｃ）
【０００７】
セル速度増加中のセル速度を式（１）、（２）のように表わすことができるので、送信側のレート制御回路６または送信側の端末装置４からの送出セルはセル加速比（単位時間当たりのセル速度増加比率）制限に従っている。従って、全ての送信側のレート制御回路６または送信側の端末装置４の加速比係数βが等しくなるので、送信側のアクセスノード１および中継ノード２の輻輳予測回路９は輻輳予測が可能となる。現在のセル速度ＡＣＲ（ｂｉｔ／ｓｅｃ）は、ＢＲＭセル受信回路２１が輻輳予測信号を含まない（ＣＩ＝０）ＢＲＭセルを受信した場合は、次式で示されるようにセル速度を増加させる。
ＡＣＲ＝ＡＣＲ＋ΔＶ
ＡＣＲ＝Ｍｉｎ（ＡＣＲ，ＰＣＲ）…（３）
ＡＣＲ：現在のセル速度（ｂｉｔ／ｓｅｃ）
ΔＶ：最大セル速度増加量（ｂｉｔ／ｓｅｃ）
ＰＣＲ：ピークセルレート（ｂｉｔ／ｓｅｃ）
Ｍｉｎ（Ａ，Ｂ）：ＡとＢの内小さい方をとる
【０００８】
また、現在のセル速度ＡＣＲは、ＢＲＭセル受信回路２１が輻輳予測信号を含む（ＣＩ＝１）ＢＲＭセルを受信した場合は、直前の輻輳予測信号を含まないＢＲＭセルに含まれていた送出レート（ＡＣＲ’）（そのＢＲＭセルが送信側のレート制御回路６または送信側の端末装置４から送出されたときのＦＲＭセルに含まれた送信側のレート制御回路６または送信側の端末装置４の現在のセル速度）に変更する。
【０００９】
セル送出制御回路２２は送信側のレート制御回路６または送信側の端末装置４からのデータセル送出開始時には、現在のセル速度ＡＣＲをＩＣＲ（初速度）に設定する。また、ＩＣＲはＭＣＲ（最小セル速度）にする。ＭＣＲ，ＰＣＲは送信側のレート制御回路６または送信側の端末装置４によって異なってもよいが、ΔＶ、Ｎｒｍは全ての送信側のレート制御回路６または送信側の端末装置４で同一にする必要がある。以上述べた送信側のレート制御回路６または送信側の端末装置４の動作フローを図７に示す。
【００１０】
セル送出制御回路２２を含む送信側のレート制御回路６または送信側の端末装置４の動作を図７のフローを用いて説明する。まず、現在のセルレートＡＣＲおよびＡＣＲ’をＭＣＲに設定する（３０）。次ぎに送信バッファ２４に送出すべきデータセルが有るか調べ（３１）、もし無ければＡＣＲ＝ＡＣＲ＊Ｋ１（Ｋ１：１より小さい定数）とし（３３）、ＡＣＲとＭＣＲの内大きい方をＡＣＲとし（３４）、３５に遷移する。
【００１１】
一方、送出すべきデータセルが有る場合には（３１）、ＡＣＲのセル速度でＮｒｍ−１個のデータセルを送出する毎にＡＣＲを含む１個のＦＲＭセルを送出する（３２）。途中でＣＩ＝０（輻輳予測無し）のＢＲＭセルを受信したら（３５）、そのセルに挿入されているＡＣＲをＡＣＲ’とし（３６）、ＡＣＲがＰＣＲである場合は（３７）、３１に遷移し、ＰＣＲでない場合は、ＡＣＲをＡＣＲ＋ΔＶに変更し、さらにＡＣＲとＰＣＲの内小さい方をＡＣＲとし（３８）、３１に遷移する。またＣＩ＝１（輻輳予測有り）のＢＲＭセルを受信したら（３９）、ＡＣＲとＡＣＲ’の内小さい方をＡＣＲとし（４０）、３１に遷移する。
【００１２】
送信側の端末装置４の送信バッファ２４より読み出されたデータセルとＦＲＭセル送出回路２３より送出されたＦＲＭセルは加入者線（アクセス回線）１４を介して、送信側のアクセスノード１のインタフェース回路５に送られる。インタフェース回路５に到着したセルはＡＴＭスイッチの順方向のルーチング回路７に送られる。
【００１３】
一方、送信側のレート制御回路６の送信バッファ２４より読み出されたデータセルとＦＲＭセル送出回路２３より送出されたＦＲＭセルは送信側のアクセスノード１のＡＴＭスイッチの順方向のルーチング回路７に送られる。ルーチング回路７に到着したセルは順方向の出力バッファ８に振り分けられる。
【００１４】
送信側のアクセスノード１では、順方向の出力バッファ出力のセル速度より、輻輳予測回路９により出力伝送路の輻輳予測を次式により行う。
ＶΣ＞Ｖｍａｘ＊ｅｘｐ（−β＊ｔ）
β＝ΔＶ／（Ｎｒｍ＊Ｌ）…（４）
β：加速比係数（１／ｓｅｃ）
ＶΣ：現在の順方向の出力バッファの使用率と読み出し速度の積または出力バッファ出力の合計セル速度（ｂｉｔ／ｓｅｃ）
Ｖｍａｘ：出力伝送路の許容セル速度
Ｌ：セル長（４２４ｂｉｔ）
ΔＶ：送信端末装置または送信レート制御回路の最大セル速度増加量（ｂｉｔ／ｓｅｃ）
Ｎｒｍ：ＦＲＭセルに挟まれて送られるデータセルの数＋１
ｔ：送信側の端末装置と最遠端の受信側の端末装置の往復遅延時間
【００１５】
式（４）を満たす時輻輳予測回路９は輻輳予測有り（輻輳の前兆有り）と判断する。輻輳予測回路９は輻輳予測有りと判断した場合には、輻輳予測信号挿入回路１０において順方向に流れるＦＲＭセルのペイロードのＣＩビットを１に設定する。
【００１６】
図８に送信側のアクセスノード１の輻輳回避動作を示す。まず、順方向の出力バッファ出力の現在の合計セル速度ＶΣを輻輳予測回路９において測定する（５０）。この測定は観測時間をウィンド幅とするスライディングウィンドウにより行うことができる。次ぎに
ＶΣ＞Ｖｍａｘ＊ｅｘｐ（−β＊ｔ）、β＝ΔＶ／（Ｎｒｍ＊Ｌ）
により輻輳の前兆の有無を判断する（５１）。輻輳の前兆有りと判断すると（５２）、輻輳予測信号挿入回路１０において一定時間順方向出力バッファ出力を流れるＦＲＭセルのＣＩビットを１に設定する（５３）。もし輻輳の前兆無しと判断すれば（５４）なにもしない。
【００１７】
送信側のアクセスノード１の順方向の出力バッファ８より送出されたセルは中継伝送路１５を介して中継ノード２の順方向のルーチング回路７に到達する。ルーチング回路７に到着したセルは順方向の出力バッファ８に振り分けられる。輻輳予測回路９は順方向の出力バッファ出力のセル速度より輻輳予測を行う。中継ノード２の輻輳予測回路９および輻輳予測信号挿入回路１０の動作は送信側のアクセスノード１の動作（図８）と同じなので説明を省略する。中継ノード２の順方向の出力バッファ８より送出されたセルは受信側のアクセスノード３の順方向のルーチング回路７に到達する。
【００１８】
順方向のルーチング回路７に到着したセルは出力バッファ８を介して受信側のレート制御回路１３または受信側のインタフェース回路１１に振り分けられる。受信側のインタフェース回路１１に到着したセルは受信側の端末装置１２に送られる。受信側のレート制御回路１３または受信側の端末装置１２に到達したセルの内、ＦＲＭセルはＦＲＭセル折り返し回路２０でＢＲＭセルに変換後折り返される（例えば、非特許文献１または２参照）。
【００１９】
このように、従来例は、送信側のレート制御回路６または送信側の端末装置４がセル加速比制限に従ってセルを送出し、送信側のアクセスノード１および中継ノード２の輻輳予測回路９が輻輳予測を行うため、セル廃棄が無く、遅延が少なく、送信側のアクセスノード、中継ノードおよび受信側のアクセスノードの出力バッファ８は少ないメモリ量でよいという利点がある。送信側のレート制御回路６または送信側の端末装置４は、一旦ピークレートを確保した場合には、そのレートを維持できるため、リアルタイム伝送が可能になる利点がある。また、ビートダウンの無いセル転送が可能である利点がある。
【００２０】
【非特許文献１】
Ｈ．Ｔｏｋｕｒａ，Ｈ．Ｔａｔｓｕｎｏ，ａｎｄ  Ｙ．Ｋａｊｉｙａｍａ，”Ｃｏｎｇｅｓｔｉｏｎ  ａｖｏｉｄａｎｃｅ  ｎｅｔｗｏｒｋｓ  ｂａｓｅｄｏｎ  ｃｏｎｇｅｓｔｉｏｎ  ｅｓｔｉｍａｔｉｏｎ  ｆｅｅｄｂａｃｋ  ｂｙ  ｌｉｍｉｔｅｄ  ａｃｃｅｌｅｒａｔｉｏｎ−ｒａｔｅ／−ｒａｔｉｏ：ＣＥＦＬＡＲ，”ＩＥＩＣＥ  ＴＲＡＮＳ．ＣＯＭＭＵＮ．，ｖｏｌ．Ｅ７９−Ｂ，ｎｏ．４，ｐｐ．５５０−５５９，１９９６
【非特許文献２】
Ｈ．Ｔａｔｕｎｏ，Ｙ．Ｋａｊｉｙａｍａ，ａｎｄ  Ｎ．Ｔｏｋｕｒａ，”Ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ＡＢＲ  ｗｉｔｈ  ＣＥＦＬＡＲ  ｃｏｎｃｅｐｔ  ｉｎ  ＡＴＭ  ｎｅｔｗｏｒｋｓ，”Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＩＴＣ−ＣＳＣＣ’９９，Ｓａｄｏ，Ｎｉｉｇａｔａ，Ｊａｐａｎ，ｐｐ１２４６−１２４９，１９９９
【００２１】
【発明が解決しようとする課題】
このような従来例では、送信側のレート制御回路６または送信側の端末装置４は、図７のフローの３３に示すように、送信バッファ２４にデータセルが無い場合には、ＡＣＲ（送出セル速度）を下げなければならない。このＡＣＲ低下は、セル加速比制限をまもるために必要である。このため、ＴＣＰトラヒックの場合で、ＰＣＲを大きくしてある場合には、送信バッファ２４に到着するＴＣＰトラヒックがバースト的であるため、ＡＣＲが時々下がり、効率のよいセル転送ができない欠点がある。これはＰＣＲの値設定に基準が無いためである。
【００２２】
また、ＴＣＰトラヒックでＡＣＲが小さい場合には、送信バッファ２４にセルが蓄積され、オーバーフローする可能性がある欠点がある。これは、送信バッファの大きさの設定に基準が無いためである。
【００２３】
本発明の課題は、上記欠点を解決し、送信側のレート制御回路または送信側の端末装置のＰＣＲおよび送信バッファの大きさに基準を設けることにより、効率のよいセル転送技術および送信バッファ溢れのないセル転送技術を示すことにある。
【００２４】
【課題を解決するための手段】
本発明は、送信装置である送信側のレート制御回路または送信側の端末装置が、受信装置である受信側のレート制御回路または受信側の端末装置との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴよりＰＣＲをＭＷＳ＊８＊Ｋ／ＲＴＴ（ＭＷＳ：ＴＣＰの最大ウィンドウサイズ（バイト）、Ｋ：定数（ｋ≦１））から求め、ＴＣＰトラヒックに対して初速度からＰＣＲまでセル加速度またはセル加速比によりセル速度を上昇する場合に、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれていないとき、送出すべきセルがある場合は、セル速度を上昇し、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれているとき、送出すべきセルがある場合は、直前の輻輳予測信号が書き込まれていないバックワードリソース管理セルに含まれていた送出セルレート（ＡＣＲ’）に現在のセルレート（ＡＣＲ）を変更し、そのセル速度でセル送信バッファからセルを送出する、あるいは、輻輳予測信号が書き込まれていないバックワードリソース管理セルが到着するまで、現在のセルレートＡＣＲでセル送信バッファからセルを送出する。いずれの場合でも、セル送信バッファの大きさはＭＷＳ以上とする。
【００２５】
このように、ＴＣＰトラヒックに対して、ＰＣＲの値に基準を設けたので、送信セルバッファにセルがなくなることがなくなり、連続的なセル転送ができるので効率のよりセル転送が可能になる利点がある。また、セル送信バッファの大きさに基準を設けたので、バッファ溢れがなくなる利点がある。
【００２６】
すなわち、本発明の第一の観点は、送信装置が接続された送信側のアクセスノードまたは中継ノードは、セルが転送される順方向の出力バッファの使用率または出力バッファまたはＭＵＸの入力または出力のセル転送速度とセル加速度またはセル加速比から輻輳前兆の有無を検出する手段と、当該検出結果が輻輳前兆有りを示すときその旨を示す輻輳予測信号を、逆方向経路入力のバックワードリソース管理セルに書き込むことにより前記送信装置に輻輳予測を伝える手段、または、順方向の出力バッファ出力またはＭＵＸ出力のフォワードリソース管理セルに書き込むことにより前記送信装置に輻輳予測を伝える手段とを備えたセル転送装置である。
【００２７】
ここで、本発明の特徴とするところは、前記送信装置は、受信装置との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴよりＰＣＲをＭＷＳ＊８＊Ｋ／ＲＴＴ（ＭＷＳ：ＴＣＰの最大ウィンドウサイズ（バイト）、Ｋ：定数（ｋ≦１））から求め、ＴＣＰトラヒックに対して初速度からＰＣＲまでセル加速度またはセル加速比によりセル速度を上昇する場合に、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれていないとき、送出すべきセルがある場合は、セル速度を上昇し、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれているとき、送出すべきセルがある場合は、直前の輻輳予測信号が書き込まれていないバックワードリソース管理セルに含まれていた送出セルレート（ＡＣＲ’）に現在のセルレート（ＡＣＲ）を変更し、そのセル速度でセル送信バッファからセルを送出する手段を備えたところにある。
【００２８】
あるいは、本発明のセル転送装置の特徴とするところは、前記送信装置は、受信装置との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴよりＣＲをＭＷＳ＊８＊Ｋ／ＲＴＴから求め、ＴＣＰトラヒックに対して初速度からＰＣＲまでセル加速度またはセル加速比によりセル速度を上昇する場合に、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれていないとき、送出すべきセルがある場合は、セル速度を上昇し、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれているとき、送出すべきセルがある場合は、輻輳予測信号が書き込まれていないバックワードリソース管理セルが到着するまで、現在のセルレートＡＣＲでセル送信バッファからセルを送出する手段を備えたところにある。
【００２９】
また、本発明の第二の観点は送信装置であって、本発明の特徴とするところは、受信装置との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴよりＰＣＲをＭＷＳ＊８＊Ｋ／ＲＴＴから求め、ＴＣＰトラヒックに対して初速度からＰＣＲまでセル加速度またはセル加速比によりセル速度を上昇する場合に、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれていないとき、送出すべきセルがある場合は、セル速度を上昇し、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれているとき、送出すべきセルがある場合は、直前の輻輳予測信号が書き込まれていないバックワードリソース管理セルに含まれていた送出セルレート（ＡＣＲ’）に現在のセルレート（ＡＣＲ）を変更し、そのセル速度でセル送信バッファからセルを送出する手段を備えたところにある。
【００３０】
または、本発明の送信装置の特徴とするところは、受信装置との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴよりＰＣＲをＭＷＳ＊８＊Ｋ／ＲＴＴから求め、ＴＣＰトラヒックに対して初速度からＰＣＲまでセル加速度またはセル加速比によりセル速度を上昇する場合に、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれていないとき、送出すべきセルがある場合は、セル速度を上昇し、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれているとき、送出すべきセルがある場合は、輻輳予測信号が書き込まれていないバックワードリソース管理セルが到着するまで、現在のセルレートＡＣＲでセル送信バッファからセルを送出する手段を備えたところにある。
【００３１】
いずれの場合でも、前記セル送信バッファの大きさはＭＷＳ以上とする。
【００３２】
【発明の実施の形態】
（第一実施例）
本発明第一実施例を図９を用いて説明する。本実施例はセル加速比を用いたＡＴＭ網における例である。図９において、６０は送信側のアクセスノード、６１は中継ノード、６２は受信側のアクセスノード、６３は送信側の端末装置、６４は送信側のＵＰＣ（Ｕｓａｇｅ  Ｐａｒａｍｅｔｅｒ  Ｃｏｎｔｒｏｌ）等のインタフェース回路、６５は送信側のレート制御回路、６６はルーチング回路、６７は出力バッファ、６８は輻輳予測回路、６９は輻輳予測信号挿入回路、７０は受信側のＵＰＣ等のインタフェース回路、７１は受信側の端末装置、７２は受信側のレート制御回路、７３は加入者線（アクセス回線）、７４は中継伝送路である。ルーチング回路６６および出力バッファ６７はＡＴＭスイッチ（通信装置）を構成する。送信側のレート制御回路６５の構成を図１０に示す。図１０において、８０はＦＲＭセル折り返し回路、８１はＢＲＭセル受信回路、８２はセル送出制御回路、８３はＦＲＭセル送出回路、８４は送信バッファ、８５は受信バッファ、８６はセル組み立て回路、８７はセル分解回路である。次ぎに送信側の端末装置６３の構成を図１１に示す。図１１において、各回路は図１０と同じである。次ぎに受信側のレート制御回路７２の構成を図１２に示す。図１２において、各回路は図１０と同様である。次ぎに受信側の端末装置７１の構成を図１３に示す。図１３において、各回路は図１０と同じである。
【００３３】
図９では、送信側のレート制御回路または送信側の端末装置と受信側のレート制御回路または受信側の端末装置は、送信側のアクセスノード６０、中継ノード６１、受信側のアクセスノード６２を介して双方向にＶＣ接続されているものとする。また、図９は、送信側のレート制御回路または送信側の端末装置より受信側のレート制御回路または受信側の端末装置にデータセルを送る片方向通信の場合を示しており、逆方向通信は省略されている。
【００３４】
送信側のレート制御回路６５または送信側の端末装置６３のセル組み立て回路８６は、到着したパケットの内、ＴＣＰパケットを含むＩＰパケットは、セル化して送信バッファ８４に送出する。ＵＤＰパケットを含むＩＰパケットは、セル化して図に記してない送信バッファに送出する。本発明ではＴＣＰトラヒックのみを扱う。
【００３５】
送信側のレート制御回路６５または送信側の端末装置６３の送信バッファ８４から送出されるセル速度はそのセル間隔がＬ／ＡＣＲ，（ＡＣＲ：現在のセル速度、Ｌ：セル長（４２４ｂｉｔ））になるようにセル送出制御回路８２により制御される。セル送出制御回路８２は送信バッファ８４よりＮｒｍ−１個のデータセルを読み出す毎に制御信号をＦＲＭセル送出回路８３に送り、その回路８３より１個のＦＲＭセルを送出させる。その際、ＦＲＭセルには送出レートである現在のセルレート（ＡＣＲ’）を挿入する。セル送出制御回路８２の制御に従って、送信バッファ８４およびＦＲＭセル送出回路８３から送出されるデータセルおよびＦＲＭセルのセル速度Ｙは次式に示される。
Ｙ＝ＩＣＲ＊ｅｘｐ（β＊Ｔ）…（５）
β＝ΔＶ／（Ｎｒｍ＊Ｌ）    …（６）
Ｙ：送出セル速度（ｂｉｔ／ｓｅｃ）
Ｎｒｍ：ＦＲＭセルに挟まれて送られるデータセルの数＋１
ΔＶ：最大セル速度増加量（ｂｉｔ／ｓｅｃ）
ＩＣＲ：初速度（ｂｉｔ／ｓｅｃ）（＝最小セル速度（ＭＣＲ））
β：加速比係数（１／ｓｅｃ）
Ｌ：セル長（４２４ｂｉｔ）
Ｔ：入力を経過時間とし、出力をセル速度とする仮想ルックアップテーブル上の経過時間（ｓｅｃ）
【００３６】
セル速度増加中のセル速度を式（５）、（６）のように表わすことができるので、送信側のレート制御回路６５または送信側の端末装置６３からの送出セルはセル加速比（単位時間当たりのセル速度増加比率）制限に従っている。従って、全ての送信側のレート制御回路６５または送信側の端末装置６３の加速比係数βが等しくなるので、送信側のアクセスノード６０および中継ノード６１の輻輳予測回路６８は輻輳予測が可能となる。現在のセル速度ＡＣＲ（ｂｉｔ／ｓｅｃ）は、ＢＲＭセル受信回路８１が輻輳予測信号を含まない（ＣＩ＝０）ＢＲＭセルを受信した場合は、次式で示されるようにセル速度を増加させる。
ＡＣＲ＝ＡＣＲ＋ΔＶ
ＡＣＲ＝Ｍｉｎ（ＡＣＲ，ＰＣＲ）…（７）
ＡＣＲ：現在のセル速度（ｂｉｔ／ｓｅｃ）
ΔＶ：最大セル速度増加量（ｂｉｔ／ｓｅｃ）
ＰＣＲ：ピークセルレート（ｂｉｔ／ｓｅｃ）
Ｍｉｎ（Ａ，Ｂ）：ＡとＢの内小さい方をとる
【００３７】
ここで、ＰＣＲは、受信側のレート制御回路７２または受信側の端末装置７１との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴより次式で求める。
ＰＣＲ＝ＭＷＳ＊８＊Ｋ／ＲＴＴ…（８）
ＭＷＳ：送信端末のＴＣＰの最大ウィンドウサイズ（バイト）
Ｋ：定数（ｋ≦１）
ＲＴＴ：送信側のレート制御回路または送信側の端末装置と受信側のレート制御回路または受信側の端末装置との往復遅延時間
【００３８】
また、現在のセル速度ＡＣＲは、ＢＲＭセル受信回路８１が輻輳予測信号を含む（ＣＩ＝１）ＢＲＭセルを受信した場合は、直前の輻輳予測信号を含まないＢＲＭセルに含まれていた送出レート（ＡＣＲ’）（送信側のレート制御回路６５または送信側の端末装置６３から送出されたときのＦＲＭセルに含まれた送信側のレート制御回路６５または送信側の端末装置６３の現在のセル速度）に変更する。
【００３９】
本実施例の網では、送信側のアクセスノード６０、中継ノード６１および受信側のアクセスノード６２の出力バッファでの遅延はほとんどないので、ボトルネックは、送信側のレート制御回路６５または送信側の端末装置６３の送信バッファ８４になる。この送信バッファ８４からのセル読み出し速度をＶとすると次式が成立する。
Ｖ＝（Ｄ１＋Ｄ２）／（ＲＴＴ＋ΔＴ２）…（９）
Ｖ：送信バッファからのセル読み出し速度（ｂｉｔ／ｓｅｃ）
Ｄ１：送信バッファ内のデータ量（ｂｉｔ）
Ｄ２：ＶＣについて、送信側のアクセスノード、中継ノードおよび受信側のアクセスノードのＡＴＭスイッチ上のセル量および伝送路上のセル量（ｂｉｔ）
ＲＴＴ：送信側のレート制御回路または送信側の端末装置と受信側のレート制御回路または受信側の端末装置との往復遅延時間（ｓｅｃ）
ΔＴ２：送信バッファ内の遅延時間（ｓｅｃ）
【００４０】
この網でセル廃棄がなければ、送信端末のＴＣＰのウィンドウサイズは最大ウィンドウサイズ（ＭＷＳ）に到達する。このとき、送信バッファからの読み出し速度Ｖが小さければ、遅延の大部分は送信バッファ上でおきる。従って、送信バッファの大きさはＭＷＳ以上とする必要がある。
【００４１】
セル送出制御回路８２は送信側のレート制御回路６５または送信側の端末装置６３からのデータセル送出開始時には、現在のセル速度ＡＣＲをＩＣＲ（初速度）に設定する。
【００４２】
また、ＩＣＲはＭＣＲ（最小セル速度）にする。ＭＣＲ，ＰＣＲは送信側のレート制御回路６５または送信側の端末装置６３によって異なってもよいが、ΔＶ、Ｎｒｍは全ての送信側のレート制御回路６５または送信側の端末装置６３で同一にする必要がある。以上述べた送信側のレート制御回路６５または送信側の端末装置６３の動作フローを図１４、図１５に示す。
【００４３】
セル送出制御回路８２を含む送信側のレート制御回路６５または送信側の端末装置６３の動作を図１４のフローを用いて説明する。まず、現在のセルレートＡＣＲおよびＡＣＲ’をＭＣＲに設定する（２００）。次に現在の時刻ＴにシーケンシャルＮＯ．ＬのＦＲＭセルを送出する（２０１）。次に、シーケンシャルＮＯ．ＬのＢＲＭセルを受信したか判断し（２０２）、受信した場合には、現在の時刻からＴを引いた値をＲＴＴとし（２０３）、ＰＣＲ＝ＭＷＳ＊８＊Ｋ／ＲＴＴとする（２０４）。
【００４４】
次ぎに送信バッファ８４に送出すべきデータセルが有るか調べ（２０５）、もし無ければＡＣＲ＝ＡＣＲ＊Ｋ１（Ｋ１：１より小さい定数）とし（２０７）、ＡＣＲとＭＣＲの内大きい方をＡＣＲとし（２０８）、２０９に遷移する。
【００４５】
一方、送出すべきデータセルが有る場合には（２０５）、ＡＣＲのセル速度でＮｒｍ−１個のデータセルを送出する毎にＡＣＲを含む１個のＦＲＭセルを送出する（２０６）。途中でＣＩ＝０（輻輳予測無し）のＢＲＭセルを受信したら（２０９）、そのセルに挿入されているＡＣＲをＡＣＲ’とし（２１０）、ＡＣＲがＰＣＲである場合は（２１１）、２０５に遷移し、ＰＣＲでない場合は、ＡＣＲをＡＣＲ＋ΔＶに変更し、さらにＡＣＲとＰＣＲの内小さい方をＡＣＲとし  （２１２）、２０５に遷移する。またＣＩ＝１（輻輳予測有り）のＢＲＭセルを受信したら（２１３）、ＡＣＲとＡＣＲ’の内小さい方をＡＣＲとし（２１４）、２０５に遷移する。
【００４６】
次に、セル送出制御回路８２を含む送信側のレート制御回路６５または送信側の端末装置６３の動作のもう一つの例を図１５のフローを用いて説明する。まず、現在のセルレートＡＣＲをＭＣＲに設定する（２１５）。次に現在の時刻ＴにシーケンシャルＮＯ．ＬのＦＲＭセルを送出する（２０１）。次に、シーケンシャルＮＯ．ＬのＢＲＭセルを受信したか判断し（２０２）、受信した場合には、現在の時刻からＴを引いた値をＲＴＴとし（２０３）、ＰＣＲ＝ＭＷＳ＊８＊Ｋ／ＲＴＴとする（２０４）。
【００４７】
次ぎに送信バッファ８４に送出すべきデータセルが有るか調べ（２０５）、もし無ければＡＣＲ＝ＡＣＲ＊Ｋ１（Ｋ１：１より小さい定数）とし（２０７）、ＡＣＲとＭＣＲの内大きい方をＡＣＲとし（２０８）、２０９に遷移する。
【００４８】
一方、送出すべきデータセルが有る場合には（２０５）、ＡＣＲのセル速度でＮｒｍ−１個のデータセルを送出する毎に１個のＦＲＭセルを送出する（２１６）。途中でＣＩ＝０（輻輳予測無し）のＢＲＭセルを受信したら（２０９）、ＡＣＲがＰＣＲである場合は（２１１）、２０５に遷移し、ＰＣＲでない場合は、ＡＣＲをＡＣＲ＋ΔＶに変更し、さらにＡＣＲとＰＣＲの内小さい方をＡＣＲとし（２１２）、２０５に遷移する。またＣＩ＝１（輻輳予測有り）のＢＲＭセルを受信したら（２１３）、ＡＣＲ＝ＡＣＲとし（２１７）、２０５に遷移する。
【００４９】
図１４、図１５の例では、ＲＴＴを測定して求めたが、この網では、送信側のアクセスノード、中継ノード、受信側のアクセスノードのＡＴＭスイッチでは遅延が小さいので、受信側のレート制御回路または受信側の端末装置とのＲＴＴは、距離と通過ノード数から予測してもよい。
【００５０】
送信側の端末装置６３の送信バッファ８４より読み出されたデータセルとＦＲＭセル送出回路８３より送出されたＦＲＭセルは加入者線（アクセス回線）７３を介して、送信側のアクセスノード６０のインタフェース回路６４に送られる。インタフェース回路６４に到着したセルはＡＴＭスイッチの順方向のルーチング回路６６に送られる。
【００５１】
一方、送信側のレート制御回路６５の送信バッファ８４より読み出されたデータセルとＦＲＭセル送出回路８３より送出されたＦＲＭセルは送信側のアクセスノード６０のＡＴＭスイッチの順方向のルーチング回路６６に送られる。
【００５２】
ルーチング回路６６に到着したセルは順方向の出力バッファ６７に振り分けられる。
【００５３】
送信側のアクセスノード６０では、順方向の出力バッファ出力のセル速度より、輻輳予測回路６８により出力伝送路の輻輳予測を次式により行う。
ＶΣ＞Ｖｍａｘ＊ｅｘｐ（ーβ＊ｔ））
β＝ΔＶ／（Ｎｒｍ＊Ｌ）          …（１０）
β：加速比係数（１／ｓｅｃ）
ＶΣ：現在の順方向の出力バッファの使用率と読み出し速度の積または出力バッファ出力の合計セル速度（ｂｉｔ／ｓｅｃ）
Ｖｍａｘ：出力伝送路の許容セル速度
Ｌ：セル長（４２４ｂｉｔ）
ΔＶ：送信側の端末装置または送信側のレート制御回路の最大セル速度増加量（ｂｉｔ／ｓｅｃ）
Ｎｒｍ：ＦＲＭセルに挟まれて送られるデータセルの数＋１
ｔ：送信側の端末装置と最遠端の受信側の端末装置の往復遅延時間
【００５４】
式（１０）を満たす時輻輳予測回路６８は輻輳予測有り（輻輳の前兆有り）と判断する。輻輳予測回路６８は輻輳予測有りと判断した場合には、輻輳予測信号挿入回路６９において順方向に流れるＦＲＭセルのペイロードのＣＩビットを１に設定する。
【００５５】
図１６に送信側のアクセスノード６０の輻輳回避動作を示す。まず、順方向の出力バッファ出力の現在の合計セル速度ＶΣを輻輳予測回路６８において測定する（２５０）。この測定は観測時間をウィンド幅とするスライディングウィンドウにより行うことができる。次ぎにＶΣ＞Ｖｍａｘ＊ｅｘｐ（−β＊ｔ）、β＝ΔＶ／（Ｎｒｍ＊Ｌ）により輻輳の前兆の有無を判断する（２５１）。輻輳の前兆有りと判断すると（２５２）、輻輳予測信号挿入回路６９において一定時間順方向出力バッファ出力を流れるＦＲＭセルのＣＩビットを１に設定する（２５３）。もし輻輳の前兆無しと判断すれば（２５４）なにもしない。
【００５６】
送信側のアクセスノード６０の順方向の出力バッファ６７より送出されたセルは中継伝送路７４を介して中継ノード６１の順方向のルーチング回路６６に到達する。ルーチング回路６６に到着したセルは順方向の出力バッファ６７に振り分けられる。輻輳予測回路６８は順方向の出力バッファ出力のセル速度より輻輳予測を行う。中継ノード６１の輻輳予測回路６８および輻輳予測信号挿入回路６９の動作は送信側のアクセスノード６０の動作（図１６）と同じなので説明を省略する。中継ノード６１の順方向の出力バッファ６７より送出されたセルは受信側のアクセスノード６２の順方向のルーチング回路６６に到達する。
【００５７】
順方向のルーチング回路６６に到着したセルは出力バッファ６７を介して受信側のレート制御回路７２または受信側のインタフェース回路７０に振り分けられる。受信側のインタフェース回路７０に到着したセルは受信側の端末装置７１に送られる。受信側のレート制御回路７２または受信側の端末装置７１に到達したセルの内、ＦＲＭセルはＦＲＭセル折り返し回路８０でＢＲＭセルに変換後折り返される。
【００５８】
受信側のレート制御回路７２または受信側の端末装置７１のセル組み立て回路８６では、受信したパケットの内、ＴＣＰパケットを含むＩＰパケットは、セル化して送信バッファ８４に送出する。その際、ＴＣＰのＡＣＫパケットを含むＩＰパケットは、セル化して図に記してない送信バッファに送出する。セル送出制御回路８２は、その図に記してない送信バッファのセルを送信バッファ８４のセルに優先して読み出す。
【００５９】
（第二実施例）
本発明第二実施例を図１７を用いて説明する。本実施例はセル加速比を用いたＡＴＭ網における例である。図１７において、９０は送信側のアクセスノード、９１は中継ノード、９２は受信側のアクセスノード、９３は輻輳予測回路、９４は輻輳予測信号挿入回路であり、他の回路は図９と同様である。送信側のレート制御回路６５、送信側の端末装置６３の動作は第一実施例（図９、図１４、図１５）と同じなので説明を省略する。
【００６０】
送信側のアクセスノード９０および中継ノード９１の輻輳回避動作を図１８のフローにより説明する。まず、ＡＴＭスイッチの順方向の出力バッファ出力の現在の合計セル速度ＶΣを輻輳予測回路９３において測定する（出力伝送路９５に対応する出力ポートの測定）（２６０）。この測定は観測時間をウィンド幅とするスライディングウィンドウにより行うことができる。次ぎにＶΣ＞Ｖｍａｘ＊ｅｘｐ（−β＊ｔ）、β＝ΔＶ／（Ｎｒｍ＊Ｌ）により輻輳の前兆の有無を判断する（２６１）。但し、輻輳予測時間ｔは最遠端の送信側の端末装置と中継ノード９との間の往復遅延時間である。輻輳の前兆有りと判断すると（２６２）、輻輳予測信号挿入回路９４において一定時間逆方向経路入力を流れるＢＲＭセルのＣＩビットを１に設定する（出力伝送路９５に対向する入力伝送路９６対応の入力ポート）（２６３）。もし輻輳の前兆無しと判断すれば（２６４）なにもしない。
【００６１】
（第三実施例）
本発明第三実施例を図１９を用いて説明する。本実施例はセル加速度を用いたＡＴＭ網における例である。図１９において、１００は送信側のアクセスノード、１０１は中継ノード、１０２は受信側のアクセスノード、１０３は送信側の端末装置、１０４は送信側のＵＰＣ（Ｕｓａｇｅ  Ｐａｒａｍｅｔｅｒ  Ｃｏｎｔｒｏｌ）等のインタフェース回路、１０５は送信側のレート制御回路、１０６はルーチング回路、１０７は出力バッファ、１０８は輻輳予測回路、１０９は輻輳予測信号挿入回路、１１０は受信側のＵＰＣ等のインタフェース回路、１１１は受信側の端末装置、１１２は受信側のレート制御回路、１１３は加入者線（アクセス回線）、１１４は中継伝送路である。ルーチング回路１０６および出力バッファ１０７はＡＴＭスイッチ（通信装置）を構成する。送信側のレート制御回路１０５の構成を図２０に示す。図２０において、１２０はＦＲＭセル折り返し回路、１２１はＢＲＭセル受信回路、１２２はセル送出制御回路、１２３はＦＲＭセル送出回路、１２４は送信バッファ、１２５は受信バッファ、１２６はセル組み立て回路、１２７はセル分解回路である。次ぎに送信側の端末装置１０３の構成を図２１に示す。
【００６２】
図２１において、各回路は図２０と同じである。次ぎに受信側のレート制御回路１１２の構成を図２２に示す。図２２において、各回路は図２０と同様である。次ぎに受信側の端末装置１１１の構成を図２３に示す。図２３において、各回路は図２０と同じである。
【００６３】
図１９では、送信側のレート制御回路または送信側の端末装置と受信側のレート制御回路または受信側の端末装置は、送信側のアクセスノード、中継ノード、受信側のアクセスノードを介して双方向にＶＣ接続されているものとする。また、図１９は、送信側のレート制御回路または送信側の端末装置より受信側のレート制御回路または受信側の端末装置にデータセルを送る片方向通信の場合を示しており、逆方向通信は省略されている。
【００６４】
送信側のレート制御回路１０５または送信側の端末装置１０３のセル組み立て回路１２６は、到着したパケットの内、ＴＣＰパケットを含むＩＰパケットは、セル化して送信バッファ１２４に送出する。ＵＤＰパケットを含むＩＰパケットは、セル化して図に記してない送信バッファに送出する。本実施例ではＴＣＰトラヒックのみを扱う。
【００６５】
送信バッファ１２４の送出セル速度はそのセル間隔がＬ／ＡＣＲ，（ＡＣＲ：現在のセル速度、Ｌ：セル長（４２４ｂｉｔ））になるようにセル送出制御回路１２２により制御される。セル送出制御回路１２２は一定周期ΔＴで制御信号をＦＲＭセル送出回路１２３に送り、ＦＲＭセル送出回路１２３より現在のセル速度（ＡＣＲ）を含むＦＲＭセルを送出させる。セル送出制御回路１２２が送信バッファ１２４より読み出す現在のセル速度ＡＣＲ（ｂｉｔ／ｓｅｃ）は、ＢＲＭセル受信回路１２１が輻輳予測信号を含まない（ＣＩ＝０）ＢＲＭセルを受信した場合は、次式で示されるように増加される。
ＡＣＲ＝ＡＣＲ＋ΔＶ
ＡＣＲ＝Ｍｉｎ（ＡＣＲ，ＰＣＲ）…（１１）
ＡＣＲ：現在のセル速度（ｂｉｔ／ｓｅｃ）
ΔＶ：最大セル速度増加量（ｂｉｔ／ｓｅｃ）
ＰＣＲ：ピークセルレート（ｂｉｔ／ｓｅｃ）
Ｍｉｎ（Ａ，Ｂ）：ＡとＢの内小さい方をとる
【００６６】
１回のセル速度増加量はΔＶ以下でもよい。ここで、ＰＣＲは、受信側のレート制御回路１１２または受信側の端末装置１１１との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴより次式で求める。
ＰＣＲ＝ＭＷＳ＊８＊Ｋ／ＲＴＴ…（１２）
ＭＷＳ：送信端末のＴＣＰの最大ウィンドウサイズ（バイト）
Ｋ：定数（ｋ≦１）
ＲＴＴ：送信側のレート制御回路または送信側の端末装置と受信側のレート制御回路または受信側の端末装置との往復遅延時間
【００６７】
セル送出制御回路１２２の制御に従って、セル速度増加が式（１１）のように行われるので、送信バッファ１２４から送出されるデータセルのセル速度Ｙは次式に示される。
Ｙ＝α＊Ｔ    …（１３）
α＝ΔＶ／ΔＴ…（１４）
Ｙ：送出セル速度（ｂｉｔ／ｓｅｃ）
ΔＶ：最大セル速度増加量（ｂｉｔ／ｓｅｃ）
ΔＴ：一定時間（ＦＲＭセルの周期）
α：セル加速度（ｂｉｔ／ｓｅｃ２）
Ｔ：入力を経過時間とし、出力をセル速度とする仮想ルックアップテーブル上の経過時間（ｓｅｃ）
【００６８】
セル速度増加中のセル速度を式（１３）、（１４）のように表わすことができるので、送信側のレート制御回路１０５からの送出セルはセル加速度（単位時間当たりのセル速度増加率）制限に従っている。また、送信側の端末装置１０３のセル送出制御回路１２２も送信側のレート制御回路１０５と同様に動作するので、送出セルはセル加速度制限に従っている。従って、全ての送信側のレート制御回路１０５および送信側の端末装置１０３のセル加速度の上限αが等しくなるので、送信側のアクセスノード１００および中継ノード１０１の輻輳予測回路１０８は輻輳予測が可能となる。
【００６９】
セル送出制御回路１２２の現在のセル速度ＡＣＲは、ＢＲＭセル受信回路１２１が輻輳予測信号を含む（ＣＩ＝１）ＢＲＭセルを受信した場合は、直前の輻輳予測信号を含まないＢＲＭセルに含まれていた送出レート（ＡＣＲ’）（送信側のレート制御回路１０５または送信側の端末装置１０３から送出されたときのＦＲＭセルに含まれた送信側のレート制御回路１０５または送信側の端末装置１０３の現在のセル速度）に変更する。
【００７０】
本実施例の網では、送信側のアクセスノード、中継ノードおよび受信側のアクセスノードの出力バッファでの遅延はほとんどないので、ボトルネックは、送信側のレート制御回路１０５または送信側の端末装置１０３の送信バッファ１２４になる。この送信バッファ１２４からのセル読み出し速度をＶとすると次式が成立する。
Ｖ＝（Ｄ１＋Ｄ２）／（ＲＴＴ＋ΔＴ２）…（１５）
Ｖ：送信バッファからのセル読み出し速度（ｂｉｔ／ｓｅｃ）
Ｄ１：送信バッファ内のデータセル量（ｂｉｔ）
Ｄ２：ＶＣについて、送信側のアクセスノード、中継ノードおよび受信側のアクセスノードのＡＴＭスイッチ上のセル量および伝送路上のセル量（ｂｉｔ）
ＲＴＴ：送信側のレート制御回路または送信側の端末装置と受信側のレート制御回路または受信側の端末装置との往復遅延時間（ｓｅｃ）
ΔＴ２：送信バッファ内の遅延時間（ｓｅｃ）
【００７１】
この網でセル廃棄がなければ、送信端末のＴＣＰのウィンドウサイズは最大ウィンドウサイズ（ＭＷＳ）に到達する。このとき、送信バッファからの読み出し速度Ｖが小さければ、遅延の大部分は送信バッファ上でおきる。従って、送信バッファの大きさはＭＷＳ以上とする必要がある。
【００７２】
セル送出制御回路１２２は送信側のレート制御回路１０５または送信側の端末装置１０３からのデータセル送出開始時には、現在のセル速度ＡＣＲをＩＣＲ（初速度）に設定する。またＩＣＲはＭＣＲ（最小セル速度）にする。ＭＣＲ，ＰＣＲは送信側のレート制御回路１０５または送信側の端末装置１０３によって異なってもよいが、ΔＶ、ΔＴは全ての送信側のレート制御回路１０５または送信側の端末装置１０３で同一にする必要がある。以上述べた送信側のレート制御回路１０５または送信側の端末装置１０３の動作フローを図２４、図２５に示す。
【００７３】
セル送出制御回路１２２を含む送信側のレート制御回路１０５または送信側の端末装置１０３の動作を図２４のフローを用いて説明する。まず、現在のセルレートＡＣＲおよびＡＣＲ’をＭＣＲに設定する（３００）。次に現在の時刻ＴにシーケンシャルＮＯ．ＬのＦＲＭセルを送出する（３０１）。次に、シーケンシャルＮＯ．ＬのＢＲＭセルを受信したか判断し（３０２）、受信した場合には、現在の時刻からＴを引いた値をＲＴＴとし（３０３）、ＰＣＲ＝ＭＷＳ＊８＊Ｋ／ＲＴＴとする（３０４）。
【００７４】
次ぎに送信バッファ１２４に送出すべきデータセルが有るか調べ（３０５）、もし無ければＡＣＲ＝ＡＣＲ−ΔＶ’とし（３０８）、ＡＣＲとＭＣＲの内大きい方をＡＣＲとし（３０９）、３１０に遷移する。
【００７５】
一方、送出すべきデータセルが有る場合には（３０５）、Ｌ／ＡＣＲのセル間隔でデータセルを送出し（３０６）、ΔＴの周期でＡＣＲを含むＦＲＭセルを送出する（３０７）。途中でＣＩ＝０（輻輳予測無し）のＢＲＭセルを受信したら（３１０）、そのセルに挿入されているＡＣＲをＡＣＲ’とし（３１１）、ＡＣＲがＰＣＲである場合は（３１２）、３０５に遷移し、ＰＣＲでない場合は、ＡＣＲをＡＣＲ＋ΔＶに変更し、さらにＡＣＲとＰＣＲの内小さい方をＡＣＲとし（３１３）、３０５に遷移する。またＣＩ＝１（輻輳予測有り）のＢＲＭセルを受信したら（３１４）、ＡＣＲとＡＣＲ’の内小さい方をＡＣＲとし（３１５）、３０５に遷移する。
【００７６】
次に、セル送出制御回路１２２を含む送信側のレート制御回路１０５または送信側の端末装置１０３の動作のもう一つの例を図２５のフローを用いて説明する。まず、現在のセルレートＡＣＲをＭＣＲに設定する（３１６）。次に現在の時刻ＴにシーケンシャルＮＯ．ＬのＦＲＭセルを送出する（３０１）。
【００７７】
次に、シーケンシャルＮＯ．ＬのＢＲＭセルを受信したか判断し（３０２）、受信した場合には、現在の時刻からＴを引いた値をＲＴＴとし（３０３）、ＰＣＲ＝ＭＷＳ＊８＊Ｋ／ＲＴＴとする（３０４）。
【００７８】
次ぎに送信バッファ１２４に送出すべきデータセルが有るか調べ（３０５）、もし無ければＡＣＲ＝ＡＣＲ−ΔＶ’とし（３０８）、ＡＣＲとＭＣＲの内大きい方をＡＣＲとし（３０９）、３１０に遷移する。
【００７９】
一方、送出すべきデータセルが有る場合には（３０５）、Ｌ／ＡＣＲのセル間隔でデータセルを送出し（３０６）、ΔＴの周期でＦＲＭセルを送出する（３１７）。
【００８０】
途中でＣＩ＝０（輻輳予測無し）のＢＲＭセルを受信したら（３１０）、ＡＣＲがＰＣＲである場合は（３１２）、３０５に遷移し、ＰＣＲでない場合は、ＡＣＲをＡＣＲ＋ΔＶに変更し、さらにＡＣＲとＰＣＲの内小さい方をＡＣＲとし（３１３）、３０５に遷移する。またＣＩ＝１（輻輳予測有り）のＢＲＭセルを受信したら（３１４）、ＡＣＲ＝ＡＣＲとし（３１８）、３０５に遷移する。
【００８１】
図２４、図２５の例では、ＲＴＴを測定して求めたが、この網では、送信側のアクセスノード、中継ノード、受信側のアクセスノードのＡＴＭスイッチでは遅延が小さいので、受信側のレート制御回路または受信側の端末装置とのＲＴＴは、距離と通過ノード数から予測してもよい。
【００８２】
送信側の端末装置１０３の送信バッファ１２４より読み出されたデータセルとＦＲＭセル送出回路１２３より送出されたＦＲＭセルは加入者線（アクセス回線）１１３を介して送信側のアクセスノード１００のインタフェース回路１０４に送られる。インタフェース回路１０４に到着したセルはＡＴＭスイッチの順方向のルーチング回路１０６に送られる。
【００８３】
一方、送信側のレート制御回路１０５の送信バッファ１２４より読み出されたデータセルとＦＲＭセル送出回路１２３より送出されたＦＲＭセルは送信側のアクセスノード１００のＡＴＭスイッチの順方向のルーチング回路１０６に送られる。ルーチング回路１０６に到着したセルは順方向の出力バッファ１０７に振り分けられる。送信側のアクセスノード１００では、順方向の出力バッファ出力のセル速度より、輻輳予測回路１０８により出力伝送路の輻輳予測を次式により行う。
ＶΣ＞Ｖｍａｘ…（１６）
ＶΣ：現在の順方向の出力バッファの使用率と読み出し速度の積または出力バッファ出力の合計セル速度（ｂｉｔ／ｓｅｃ）
Ｖｍａｘ：出力伝送路の許容セル速度
【００８４】
式（１６）を満たす時輻輳予測回路１０８は輻輳予測有り（輻輳の前兆有り）と判断する。輻輳予測回路１０８は輻輳予測有りと判断した場合には、輻輳予測信号挿入回路１０９において順方向に流れるＦＲＭセルのペイロードのＣＩビットを１に設定する。
【００８５】
図２６に送信側のアクセスノード１００の輻輳回避動作を示す。まず、通信装置（ＡＴＭスイッチ）の順方向の出力バッファ出力の現在の合計セル速度ＶΣを測定する（３５０）。この測定は観測時間をウィンド幅とするスライディングウィンドウにより行うことができる。次ぎにＶΣ＞Ｖｍａｘにより輻輳の前兆の有無を判断する（３５１）。輻輳の前兆有りと判断すると（３５２）、輻輳予測信号挿入回路１０９において一定時間通信装置の順方向の出力バッファ出力を流れるＦＲＭセルのＣＩビットを１に設定する（３５３）。もし輻輳の前兆無しと判断すれば（３５４）なにもしない。
【００８６】
送信側のアクセスノード１００の順方向の出力バッファ１０７より送出されたセルは中継伝送路１１４を介して中継ノード１０１の順方向のルーチング回路１０６に到達する。ルーチング回路１０６に到着したセルは順方向の出力バッファ１０７に振り分けられる。輻輳予測回路１０８は順方向の出力バッファ出力のセル速度より輻輳予測を行う。中継ノード１０１の輻輳予測回路１０８および輻輳予測信号挿入回路１０９の動作は送信側のアクセスノード１００の動作（図２６）と同じなので説明を省略する。
【００８７】
中継ノード１０１の順方向の出力バッファ１０７より送出されたセルは受信側のアクセスノード１０２の順方向のルーチング回路１０６に到達する。
【００８８】
順方向のルーチング回路１０６に到着したセルは出力バッファ１０７を介して受信側のレート制御回路１１２または受信側のインタフェース回路１１０に振り分けられる。受信側のインタフェース回路１１０に到着したセルは受信側の端末装置１１１に送られる。受信側のレート制御回路１１２または受信側の端末装置１１１に到達したセルの内、ＦＲＭセルはＦＲＭセル折り返し回路１２０でＢＲＭセルに変換後折り返される。
【００８９】
一方、受信側のレート制御回路１１２の場合、データセルは受信端末側に送られる。受信側のレート制御回路１１２または受信側の端末装置１１１のセル組み立て回路１２６では、受信したパケットの内、ＴＣＰパケットを含むＩＰパケットは、セル化して送信バッファ１２４に送出する。その際、ＴＣＰのＡＣＫパケットを含むＩＰパケットは、セル化して図に記してない送信バッファに送出する。セル送出制御回路１２２は、その図に記してない送信バッファのセルを送信バッファ１２４のセルに優先して読み出す。
【００９０】
（第四実施例）
本発明第四実施例を図２７を用いて説明する。本実施例はセル加速度を用いたＡＴＭ網における例である。図２７において、１３０は送信側のアクセスノード、１３１は中継ノード、１３２は受信側のアクセスノード、１３３は輻輳予測回路、１３４は輻輳予測信号挿入回路であり、他の回路は図１９と同様である。送信側のレート制御回路１０５、送信側の端末装置１０３の動作は実施例１（図１９、図２４、図２５）と同じなので説明を省略する。
【００９１】
送信側のアクセスノード１３０および中継ノード１３１の輻輳回避動作を図２８のフローにより説明する。まず、ＡＴＭスイッチの順方向の出力バッファ出力の現在の合計セル速度ＶΣを輻輳予測回路１３３において測定する（出力伝送路１３５に対応する出力ポートの測定）（３６０）。この測定は観測時間をウィンド幅とするスライディングウィンドウにより行うことができる。次ぎにＶΣ＞Ｖｍａｘにより輻輳の前兆の有無を判断する（３６１）。輻輳の前兆有りと判断すると（３６２）、輻輳予測信号挿入回路１３４において一定時間逆方向経路入力を流れるＢＲＭセルのＣＩビットを１に設定する（出力伝送路１３５に対向する入力伝送路１３６対応の入力ポート）（３６３）。もし輻輳の前兆無しと判断すれば（３６４）なにもしない。
【００９２】
（実施例まとめ）
本実施例は、送信装置である送信側のレート制御回路または送信側の端末装置が、受信装置である受信側のレート制御回路または受信側の端末装置との往復遅延時間ＲＴＴを測定または予想し、その測定または予想したＲＴＴよりＰＣＲをＭＷＳ＊８＊Ｋ／ＲＴＴ（ＭＷＳ：ＴＣＰの最大ウィンドウサイズ（バイト）、Ｋ：定数（ｋ≦１））から求め、ＴＣＰトラヒックに対して初速度からＰＣＲまでセル加速度またはセル加速比によりセル速度を上昇する場合に、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれていないとき、送出すべきセルがある場合は、セル速度を上昇し、前記バックワードリソース管理セルを受信し当該受信したバックワードリソース管理セルに前記輻輳予測信号が書き込まれているとき、送出すべきセルがある場合は、直前の輻輳予測信号が書き込まれていないバックワードリソース管理セルに含まれていた送出セルレート（ＡＣＲ’）に現在のセルレート（ＡＣＲ）を変更し、そのセル速度でセル送信バッファからセルを送出する、あるいは、輻輳予測信号が書き込まれていないバックワードリソース管理セルが到着するまで、現在のセルレートＡＣＲでセル送信バッファからセルを送出する。いずれの場合でも、セル送信バッファの大きさはＭＷＳ以上とする。
【００９３】
このように、ＴＣＰトラヒックに対して、ＰＣＲの値に基準を設けたので、送信セルバッファにセルがなくなることがなくなり、連続的なセル転送ができるので効率のよりセル転送が可能になる利点がある。
【００９４】
【発明の効果】
以上説明したように、本発明によれば、送信側のレート制御回路または送信側の端末装置のＰＣＲおよび送信バッファの大きさに基準を設けることにより、効率のよいセル転送および送信バッファ溢れのないセル転送を行うことができる。
【図面の簡単な説明】
【図１】従来例を説明するための図。
【図２】従来例の送信側のレート制御回路の構成図。
【図３】従来例の送信側の端末装置の構成図。
【図４】従来例の受信側のレート制御回路の構成図。
【図５】従来例の受信側の端末装置の構成図。
【図６】セルフォーマットの一例を示す図。
【図７】従来例の送信側のレート制御回路または送信側の端末装置の動作フローを示すフローチャート。
【図８】従来例の送信側のアクセスノードの輻輳回避動作を示すフローチャート。
【図９】本発明第一実施例を説明するための全体構成図。
【図１０】第一実施例の送信側のレート制御回路の構成図。
【図１１】第一実施例の送信側の端末装置の構成図。
【図１２】第一実施例の受信側のレート制御回路の構成図。
【図１３】第一実施例の受信側の端末装置の構成図。
【図１４】第一実施例のセル送出制御回路を含む送信側のレート制御回路または送信側の端末装置の動作を示すフローチャート。
【図１５】第一実施例のセル送出制御回路を含む送信側のレート制御回路または送信側の端末装置の動作のもう一つの例を示すフローチャート。
【図１６】第一実施例の送信側のアクセスノードの輻輳回避動作を示すフローチャート。
【図１７】第二実施例を説明するための全体構成図。
【図１８】第二実施例の送信側のアクセスノードおよび中継ノードの輻輳回避動作を示すフローチャート。
【図１９】第三実施例を説明するための全体構成図。
【図２０】第三実施例の送信側のレート制御回路の構成図。
【図２１】第三実施例の送信側の端末装置の構成図。
【図２２】第三実施例の受信側のレート制御回路の構成図。
【図２３】第三実施例の受信側の端末装置の構成図。
【図２４】第三実施例のセル送出制御回路を含む送信側のレート制御回路または送信側の端末装置の動作を示すフローチャート。
【図２５】第三実施例のセル送出制御回路を含む送信側のレート制御回路または送信側の端末装置の動作のもう一つの例を示すフローチャート。
【図２６】第三実施例の送信側のアクセスノードの輻輳回避動作を示すフローチャート。
【図２７】第四実施例を説明するための全体構成図。
【図２８】第四実施例の送信側のアクセスノードおよび中継ノードの輻輳回避動作を示すフローチャート。
【符号の説明】
１、６０、９０、１００、１３０  送信側のアクセスノード
２、６１、９１、１０１、１３１  中継ノード
３、６２、９２、１０２、１３２  受信側のアクセスノード
４、６３、１０３  送信側の端末装置
５、６４、１０４  送信側のインタフェース回路
６、６５、１０５  送信側のレート制御回路
７、６６、１０６  ルーチング回路
８、６７、１０７  出力バッファ
９、６８、９３、１０８、１３３  輻輳予測回路
１０、６９、９４、１０９、１３４  輻輳予測信号挿入回路
１１、７０、１１０  受信側のインタフェース回路
１２、７１、１１１  受信側の端末装置
１３、７２、１１２  受信側のレート制御回路
１４、７３、１１３  加入者線
１５、７４、１１４  中継伝送路
２０、８０、１２０  ＦＲＭセル折り返し回路
２１、８１、１２１  ＢＲＭセル受信回路
２２、８２、１２２  セル送出制御回路
２３、８３、１２３  ＦＲＭセル送出回路
２４、８４、１２４  送信バッファ
２５、８５、１２５  受信バッファ
２６、８６、１２６  セル組み立て回路
２７、８７、１２７  セル分解回路
【図１】
2004166063.tif 000003
【図２】
2004166063.tif 000004
【図３】
2004166063.tif 000005
【図４】
2004166063.tif 000006
【図５】
2004166063.tif 000007
【図６】
2004166063.tif 000008
【図７】
2004166063.tif 000009
【図８】
2004166063.tif 000010
【図９】
2004166063.tif 000011
【図１０】
2004166063.tif 000012
【図１１】
2004166063.tif 000013
【図１２】
2004166063.tif 000014
【図１３】
2004166063.tif 000015
【図１４】
2004166063.tif 000016
【図１５】
2004166063.tif 000017
【図１６】
2004166063.tif 000018
【図１７】
2004166063.tif 000019
【図１８】
2004166063.tif 000020
【図１９】
2004166063.tif 000021
【図２０】
2004166063.tif 000022
【図２１】
2004166063.tif 000023
【図２２】
2004166063.tif 000024
【図２３】
2004166063.tif 000025
【図２４】
2004166063.tif 000026
【図２５】
2004166063.tif 000027
【図２６】
2004166063.tif 000028
【図２７】
2004166063.tif 000029
【図２８】
2004166063.tif 000030