(57)【要約】【課題】静電気トラブル耐性に優れ、製造中に動作検査を的確に行うことが可能なドライバーモノリシック液晶パネルと、その簡便な製造方法を提供する。【解決手段】ドライバー回路の入力端子（１１）のうちグランド端子（ＧＮＤ）を低抵抗の導体（１５）でサブショートリング（１２）に接続し、他の全ての入力端子を抵抗体（１４）でサブショートリングに接続し、サブショートリングを導体または抵抗体（１６）でメインショートリング（１３）に接続する。メインショートリングはＴＦＴ（１）基板を分割してＴＦＴセル（２）とする際に除去する。【選択図】　図１
2004012744.tif 000002
【特許請求の範囲】
【請求項１】
ソースドライバー回路およびゲートドライバー回路がモノリシックに形成された液晶パネルの製造方法において、
１つの入力端子を低抵抗の導体でサブショートリングに接続し、
他の全ての入力端子を１０ｋΩ以上かつ１ＭΩ以下の抵抗体でサブショートリングに接続し、
サブショートリングを１００ｋΩ以下の抵抗体でメインショートリングに接続し、
製造途中においてメインショートリングを除去することを特徴とする液晶パネルの製造方法。
【請求項２】
低抵抗の導体でサブショートリングに接続する入力端子が電源端子の１つであることを特徴とする請求項１に記載の液晶パネルの製造方法。
【請求項３】
低抵抗の導体でサブショートリングに接続する入力端子がグランド端子であることを特徴とする請求項２に記載の液晶パネルの製造方法。
【請求項４】
サブショートリングを入力端子とメインショートリングとの間に形成することを特徴とする請求項１に記載の液晶パネルの製造方法。
【請求項５】
サブショートリングをゲートバスラインと同じ層で形成することを特徴とする請求項１に記載の液晶パネルの製造方法。
【請求項６】
請求項１から請求項５までのいずれか１項に記載の方法で製造された液晶パネルであって、サブショートリングとメインショートリングを接続していた抵抗体の一部が残存していることを特徴とする液晶パネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶パネルに関し、特に、そのＴＦＴ基板の構造に関する。
【０００２】
【従来の技術】
一般的なドライバーモノリシック液晶パネルのＴＦＴ基板側の作製手順は、簡単に述べると次のとおりである。ガラス基板上にポリシリコン膜を形成し、ＴＦＴのチャンネル、ソース、ドレインとして利用する。ソース、ドレインはイオン注入等によってｐｎの制御を行っておく。次いで、ゲート絶縁膜、ゲート電極膜、層間絶縁膜、配線用導電膜、層間絶縁膜を順次形成し、画面部ではさらに画素電極膜を形成する。必要なところで膜のパターニングおよび配線間の接続を行う。
【０００３】
最終的に１個の液晶パネルとされるＴＦＴセルは、製造時の大型基板内では、図７に示すように、格子状に形成した導体（ショートリングとよばれる）の中に収まる形態とされる。ＴＦＴセルの入力端子となる部分とショートリングとは、電気的に接続することが多い。これは、静電気による放電に伴うセルの損傷を防ぐためであり、ＴＦＴ基板の製造途中で外部から電荷が加わった場合、電位上昇の程度を抑制するためには、電荷が加わる部位の静電容量が大きいと効果的であるという理由による。したがって、可能な限り、入力端子となる部分とショートリングとを電気的に接続する。
【０００４】
このようにして作製したＴＦＴ基板を分割してＴＦＴセルとし、液晶配向膜を付け、対向基板と貼り合わせ、ＴＦＴセルと対向基板との間に液晶を注入して、液晶パネルとする。その後、ＴＦＴセルの端子への信号入力用ＦＰＣ（フレキシブルプリント回路）を付けて、液晶パネルが完成する。
【０００５】
なお、ドライバーモノリシック液晶パネルでは、端子は、電源端子、クロック等の制御信号入力用端子、画像信号入力用端子等を指す。一方、アモルファスシリコンを使ったアクティブマトリックス型液晶パネルでは、ゲートバスライン数とソースバスライン数は画素のＸＹ数と同じ数であり、各配線にはそれぞれ端子がある。
【０００６】
ＴＦＴ基板の製造時はＴＦＴセルの各端子はショートリングに接続されているが、その後の液晶パネルとする工程ではＴＦＴ基板は分割され、ショートリング自体が消失する。ところが、接続抵抗が低いと、分割前にＴＦＴ基板の動作検査を行うことができない。動作検査ができないと、不良品が含まれている場合に、不良品に対してコストをかけて製造を続けることになって、好ましくない。
【０００７】
そこで、アクティブマトリックス型液晶パネル等において、特開平８−２２０２４号、特開平８−１７９２６２号に記載されているように、全ての端子を抵抗体を介してショートリングに接続することにより、静電気トラブルへの対策とするとともに、製造途中での動作検査を可能にしている事例がある。
【０００８】
ドライバーモノリシック液晶パネルにおいても静電気トラブル対策と製造途中での動作確認が必要なことは、アクティブマトリックス型液晶パネルと同じである。ところが、動作機構上明らかであるが、両者には端子の機能が全く異なるという大きな差異がある。
【０００９】
アクティブマトリックス型では、ゲートバスライン、ソースバスラインの一端が端子となり、全て同じ位置づけである。したがって、図８に示すように、全端子を同じ抵抗値の抵抗体でショートリングに接続することができる。また、図９に示すように、全端子を同じように保護ダイオードでショートリングに接続することもできる。逆にいえば、このような対応しかあり得ないことになる。なお、図８、９においては、ソースバスラインとゲートバスラインの交点にある画素トランジスター、補助容量は表記を省略している。また、補助容量バスラインも省略している。
【００１０】
【発明が解決しようとする課題】
ドライバーモノリシック型では、端子は、ドライバー駆動用制御信号入力のためのものと、画像信号入力のためのものに分かれ、アクティブマトリックス型のように、全端子を同じ抵抗値の抵抗体でショートリングに接続すると、動作検査に際して不都合が生じる。
【００１１】
上記動作検査の概要は次のとおりである。まず、ドライバー回路を動作させ、画像信号入力端子より、各画素に存在する補助容量Ｃｓに充電を行う。これは、液晶パネルの一般的な動作と同じである。
【００１２】
この後、図１１に示すように、画像信号入力端子（ＶＩＤ）を測定系に接続し、充電時と同様な操作により、補助容量Ｃｓの放電電流を調べ、所定の電荷が放電されるか否かで、各画素の補助容量、画素トランジスター、配線の欠陥の有無を判定する。測定系には、放電電流値を直接検出するものと、積分器により放電電流を積分して検出するものの２種類があるが、電気的な検査としては同じである。
【００１３】
一般に、補助容量Ｃｓは１０ｆ〜１ｐＦと小さいため、放電量は少ない。したがって、Ｓ／Ｎの高い測定が不可欠である。この点を考慮することなく、アクティブマトリックス型の従来技術を採用して、図１０に示すように、全ての端子を同じ抵抗値の抵抗体でサブショートリングに接続すると、動作検査に際して図１２に示すような状況となる。
【００１４】
すなわち、測定中もパネルへの制御信号が入力されており、制御信号の一部が端子−抵抗体−サブショートリング−抵抗体−端子の経路で測定系に流入する。電流が直流であれば、オフセットをかけたり、ＡＣ成分のみを抽出したりすることで、直流成分を除去することは容易である。しかし、制御信号は、図１３の（ａ）に示すようにパルスであるため、測定系に流入する信号には、同図（ｂ）に示すように交流成分が多く含まれる。一方、補助容量Ｃｓからの電流は、本来、同図（ｃ）に示すような波形である。したがって、制御信号が測定に悪影響を及ぼして、精度よく検査を行うことができない結果となる。
【００１５】
本発明はこのような問題点に鑑みてなされたもので、静電気トラブル耐性に優れ、しかも、製造中に動作検査を的確に行うことが可能なドライバーモノリシック液晶パネル、およびその簡便な製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明では、サブショートリングを定電圧に縛って、測定端子となる画像信号入力端子への制御信号の影響を防ぐ。この観点から、少なくとも、補助容量からの放電電流を測定しているタイミングではサブショートリングの電位を固定するために、測定のタイミングで一定電圧とされる入力端子の１つとサブショートリングとを低抵抗の導体で接続する。他の全ての入力端子は抵抗体でサブショートリングに接続し、サブショートリングとメインショートリングも抵抗体で接続する。また、メインショートリングは、製品である液晶パネルとする前に除去しておく。
【００１７】
一定電圧とされる入力端子としては、例えば、ソース、ゲート用スタートパルス信号を与えられる端子、電源端子等から選ぶとよい。しかし、回路の駆動能力には限りがあるので、電源端子とするのが好ましい。さらに、サブショートリングは最終的に液晶パネルとされた状態では最外周に位置する場合があり、その場合でもパネルを固定するグランド電位の治具との間に電位差を生じないようにするのが電気的リークを起こさないという点で望ましく、一定電圧とされる入力端子としてグランド端子を選択するのがよい。
【００１８】
製品である液晶パネルにおいては、メインショートリングは除去しておくが、サブショートリングとメインショートリングとを接続していた抵抗体を全て除去する必要はなく、その一部が残存していてもかまわない。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。図１は、後に分割して本実施形態のドライバーモノリシック液晶パネルのＴＦＴセルとするＴＦＴ基板１の端子部を拡大して示したものである。各ＴＦＴセルは多くの端子１１を有しており、その種類も２０〜１００に及ぶ。ここでは、一部の端子のみを表している。グランド端子（ＧＮＤ）を除く全ての端子１１は、抵抗体１４によってサブショートリング１２に接続されている。グランド端子は、低抵抗の導体１５でサブショートリング１２に接続されている。
【００２０】
抵抗体１４および導体１５は、具体的には、ボロンをドープしたポリシリコン膜で形成されている。これらの抵抗値は、材料であるポリシリコン膜の幅および長さで調節する。グランド端子とサブショートリング１２とを接続する導体１５は、他の端子とサブショートリング１２とを接続する抵抗体１４よりも、幅を広くし長さを短くすることで、低抵抗とすることができる。例えば、面抵抗が１０００Ω／□のポリシリコン膜であれば、導体１５は幅／長さの比を２にして５００Ωとし、抵抗体１４は幅／長さの比を１／５００にして５００ｋΩとする。導体１５の長さと抵抗体１４の長さが著しく相違するときでも、図２に示すように、抵抗体１４を途中で何度も折り返した形状とすることで、導体１５の端部と抵抗体１４の端部とを同一直線上に位置させるのは容易である。
【００２１】
サブショートリング１２とメインショートリング１３は、導体１６によって複数箇所で接続されている。この導体１６も抵抗体１４、導体１５と同じ材料で形成されており、その抵抗値は、上記の方法によって、５００Ω以下とされている。なお、サブショートリング１２とメインショートリング１３の間の抵抗値は１００ｋΩ以下であればよく、導体１６を抵抗体と見ることもできる。ＴＦＴ基板１の分割に際し、メインショートリング１３を含む部分は除去され、導体１６はサブショートリング１２に近い部分のみが残存する。分割後のＴＦＴセル２を等価回路で示せば図３のようになる。画像信号入力端子（ＶＩＤ）も抵抗体１４によってサブショートリング１２に接続される。
【００２２】
なお、本実施形態では、抵抗体１４をポリシリコン膜で形成しているが、他の層を使用することもできる。ただし、ポリシリコン以外は配線用導体であるので面抵抗が小さく、前述の幅／長さの比をきわめて小さくする必要が生じ、その結果、幅が極端に狭くなって、形成が難しくなる。したがって、抵抗体１４はポリシリコン膜で形成するのがよい。
【００２３】
端子１１、サブショートリング１２およびメインショートリング１３が上記のように接続されているＴＦＴ基板１では、端子１１を介して良否判定の動作検査を行うことができる。また、分割後のＴＦＴセル２においても、各端子１１はサブショートリング１２によって電気的に接続された状態となるので、静電気トラブルに対する耐性が高くなる。さらに、各端子１１間の抵抗値は１０ｋΩであるので、この抵抗による消費電力はｍＷのオーダにすぎず、最終的な製品である液晶パネルに残存させても支障は生じない。
【００２４】
サブショートリング１２、抵抗体１４および導体１５の抵抗値を種々変えて、動作検査および静電気トラブル耐性に及ぼす影響について調べた結果、次の３式を満たせば、動作検査を精度よく行うことができ、静電気トラブル耐性も高いことが判明した。ここで、図４に示すように、ｒ１は抵抗体１４の抵抗値、ｒ２は導体１５の抵抗値、ｒ３は、サブショートリング１２のうち、グランド端子（ＧＮＤ）から最も遠い画像信号入力端子（ＶＩＤ）とサブショートリング１２とを接続する抵抗体１４から、導体１５までの部分の抵抗値である。
１０ｋΩ≦ｒ１≦１ＭΩ
ｒ１／ｒ２≧１０
ｒ１／ｒ３≧１０
【００２５】
図３に示した等価回路とし、上記の関係を満たすことで、安定した品質の液晶パネルを効率よく製造することができる。ここでさらに、サブショートリング１２は、分割してＴＦＴセル２としたとき、つまり液晶パネルとしたときに、外周付近となる位置に設けるのが望ましい。静電気は主として外周部から持ち込まれるからである。このような配置は、図１、２に示したように、サブショートリング１２を端子１１とメインショートリング１３との間に形成することで容易に実現できる。
【００２６】
図１、２から判るように、サブショートリング１２は端子１１の列と平行である。また、端子１１の列を含む部位には、液晶パネル完成後、外部の駆動回路と接続するために、一般に、異方性導電膜を介してＦＰＣを圧着する。その際、サブショートリング１２とＦＰＣの短絡を防止する必要があり、そのためには、サブショートリング１２として、できるだけ下方の層を使用するのが望ましい。
【００２７】
ＴＦＴ基板１の断面を図５に模式的に示し、ＦＰＣを取り付けた状態のＴＦＴセル２の断面を図６に模式的に示す。このように、サブショートリング１２としてゲートバスライン用導電膜を使用すると、上層に複数の層間絶縁膜が形成されているため、サブショートリング１２とＦＰＣ１７の短絡を確実に防止することができる。また、サブショートリング１２は、抵抗値が低くなって、その機能を確実に発揮する。
【００２８】
なお、本発明は液晶パネルの駆動方式に関するものではないので、本実施形態においては一般に使用される端子を全て図示することはしていないが、任意の種類の端子を設けてかまわない。端子の配列順序はドライバー回路のパターン設計に依存するが、動作検査に制御信号の影響が及ぶのを避けるという本発明の主旨から理解されるように、画像信号入力端子の両側に電源端子等を設けて、制御信号入力端子を画像信号入力端子から遠ざけるようにするのがよい。
【００２９】
【発明の効果】
本発明によれば、ドライバーモノリシック液晶パネルを、製造段階において静電気から保護することができる上、製造途中における不良品選別のための動作検査を精度よく行うことが可能である。したがって、品質の安定したドライバーモノリシック液晶パネルを低コストで提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のドライバーモノリシック液晶パネルのＴＦＴセルとするＴＦＴ基板の端子部を拡大して模式的に示す図。
【図２】上記ＴＦＴ基板の変形例の端子部を拡大して模式的に示す図。
【図３】上記ＴＦＴ基板を分割したＴＦＴセルの等価回路を示す図。
【図４】上記ＴＦＴセルの特性評価に用いる抵抗値を示す図。
【図５】上記ＴＦＴ基板の断面を模式的に示す図。
【図６】ＦＰＣを取り付けた状態の上記ＴＦＴセルの断面を模式的に示す図。
【図７】一般的なＴＦＴ基板におけるＴＦＴセルとショートリングの位置関係を示す図。
【図８】従来のアクティブマトリックス型液晶パネルにおける端子とショートリングの接続の例を模式的に示す図。
【図９】従来のアクティブマトリックス型液晶パネルにおける端子とショートリングの接続の他の例を模式的に示す図。
【図１０】従来技術をそのままドライバーモノリシック液晶パネルに適用した場合の端子とショートリングの接続を示す図。
【図１１】液晶パネルの動作検査を行う一般的な状態を示す図。
【図１２】従来技術をそのままドライバーモノリシック液晶パネルに適用した場合の動作検査の状況を示す図。
【図１３】従来技術をそのままドライバーモノリシック液晶パネルに適用した場合の動作検査における（ａ）制御信号、（ｂ）測定系に流入する制御信号、および（ｃ）補助容量の本来の放電電流を模式的に示す図。
【符号の説明】
１　　ＴＦＴ基板
２　　ＴＦＴセル
１１　　端子
１２　　サブショートリング
１３　　メインショートリング
１４　　抵抗体
１５　　導体
１６　　導体（抵抗体）
１７　　フレキシブルプリント回路
【図１】
2004012744.tif 000003
【図２】
2004012744.tif 000004
【図３】
2004012744.tif 000005
【図４】
2004012744.tif 000006
【図５】
2004012744.tif 000007
【図６】
2004012744.tif 000008
【図７】
2004012744.tif 000009
【図８】
2004012744.tif 000010
【図９】
2004012744.tif 000011
【図１０】
2004012744.tif 000012
【図１１】
2004012744.tif 000013
【図１２】
2004012744.tif 000014
【図１３】
2004012744.tif 000015