(57)【要約】【課題】外部端子ピッチが広い半導体用ＣＳＰ型パッケージ及びその製造方法を提供する。【解決手段】個片化されたＬＳＩチップ１上に形成されたＬＳＩパッド２及び第１コンタクト電極４を電気的に絶縁する第１樹脂コート層を、ＬＳＩチップ１外縁端よりも外側まで延出させ、ＬＳＩチップ１よりもパッケージを大きくする。中間配線層５及び第２コンタクト電極７の一部をＬＳＩチップ１外縁端よりも外側に形成された第１樹脂コート層３上に形成し、この第２コンタクト電極７上にＣＳＰパッド８及びＣＳＰバンプ９を形成する。ＣＳＰパッド８及びＣＳＰバンプ９はＬＳＩチップ１外縁端よりも外側に形成される。よって、これら外部端子のピッチは、狭いピッチで隣接して配置されるＬＳＩパッド２のピッチよりも広くすることができるため、外部基板の配線設計及び製造を容易にすることができる。【選択図】　図１
2004079716.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩチップを搭載する半導体用ＣＳＰ型パッケージにおいて、平面視の大きさが前記ＬＳＩチップよりも大きく、外部端子搭載領域が前記ＬＳＩチップの外縁端よりも外側まで延出していることを特徴とする半導体用ＣＳＰ型パッケージ。
【請求項２】
ＬＳＩチップが形成されたウエハを切断して前記ＬＳＩチップを個片化し、前記ＬＳＩチップ周辺に等間隔の空隙を設けて前記ＬＳＩチップを整列させ、前記空隙を絶縁性樹脂材で埋め込み配線形成領域を拡大して前記ＬＳＩチップ外縁端よりも外側に延出した外部端子搭載領域を設けることを特徴とする半導体用ＣＳＰ型パッケージの製造方法。
【請求項３】
前記ＬＳＩチップは個片毎にフォトリソグラフィ用のアライメントマークを有し、前記配線及び前記外部端子形成工程において、前記ＬＳＩチップ個片でのパターニングの位置合わせに前記アライメントマークを用いることを特徴とする請求項２に記載の半導体用ＣＳＰ型パッケージの製造方法。
【請求項４】
前記ＬＳＩチップは個片化された後に選別されたチップのみであることを特徴とする請求項２又は３に記載の半導体用ＣＳＰ型パッケージの製造方法。
【請求項５】
前記ＬＳＩチップは基体上に前記空隙を設けて並べて接着されることを特徴とする請求項２乃至４のいずれか１項に記載の半導体用ＣＳＰ型パッケージの製造方法。
【請求項６】
前記空隙は前記ウエハを延展性を備えたシートに接着した後に前記ウエハを切断して前記ＬＳＩチップを個片化し、前記シートを等方的に拡大させることにより設けることを特徴とする請求項２又は３に記載の半導体用ＣＳＰ型パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ：大規模集積回路）を搭載するチップサイズパッケージ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ：ＣＳＰ）型のパッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
従来技術による半導体用ＣＳＰ型パッケージには、ビルドアップタイプのＣＳＰ型パッケージとウエハレベルＣＳＰ技術によるＣＳＰ型パッケージとがある。図１３は、従来のビルドアップタイプの半導体用ＣＳＰ型パッケージ１１０の模式的断面図である。ビルドアップタイプのＣＳＰ型パッケージ１１０においては、ガラスエポキシ及びポリイミド等の有機材料からなる基板１０７の上側表面に複数個のＣＳＰパッド１０３が形成され、下側表面には複数個の外部パッド１０５が形成されている。このＣＳＰパッド１０３と外部パッド１０５とは、基板１０７の内部に形成されたＣＳＰ内部配線１０４により相互に電気的に接続されている。また、ＣＳＰパッド１０３上には夫々ＣＳＰボール１０２が形成され、これらＣＳＰボール１０２上部にはＬＳＩチップ１０１が載置されて実装されている。一方、基板１０７の下側表面に形成された外部パッド１０５上には夫々半田ボール１０６が形成されている。ＬＳＩチップ１０１はＣＳＰボール１０２及びＣＳＰパッド１０３を介して基板１０７内部に形成されたＣＳＰ内部配線１０４と電気的に接続され、このＣＳＰ内部配線１０４は外部パッド１０５及び半田ボール１０６を介して、プリント基板等の外部基板（図示せず）と電気的に接続される。
【０００３】
図１４乃至図１７は、この従来技術によるビルドアップタイプの半導体用ＣＳＰ型パッケージ１１０の製造方法を示す。図１４（ａ）に示すように、従来のビルドアップタイプの半導体用ＣＳＰ型パッケージの製造方法においては、先ず、ガラスエポキシ及びポリイミド等の有機材料からなる基板コア材１０７ａの所望の位置に、この基板コア材１０７ａを貫通する複数のビアホール１０７ｂが開口される。次に、このビアホール１０７ｂが開口された基板コア材１０７上の全面にわたりアルミニウム及び銅等の金属膜が公知のメッキ技術により堆積され、ビアホール１０７ｂ内部も同じ金属材で同時に埋め込まれる。次に、公知のフォトリソグラフィ技術及びエッチング技術により配線形状がパターニングされ、図１４（ｂ）に示すような配線パターン１０４が形成される。次に、この配線パターン１０４が形成された基板コア材１０７ａの両面に、図１４（ｃ）に示すように、ガラスエポキシ及びポリイミド等の有機材料からなる積層板１０７ｄが接着積層され、これらの積層板１０７ｄに複数のビアホール１０７ｃが開口される。次に、上述と同様にして、公知のメッキ技術により積層板１０７ｄに開口されたビアホール１０７ｃが金属材で埋め込まれ、積層板１０７ｄの基板コア材１０７ａと接着されていない側の表面には、フォトリソグラフィ技術及びエッチング技術により配線パターン１０４が形成される。図１４（ｄ）に示すように、このビアホール１０７ｃが金属材で埋め込まれ配線パターン１０４が形成される工程によって、ＣＳＰパッド１０３及び外部パッド１０５が積層板１０７ｄの表面に同時に形成される。次に、保護膜１０７ｅが、積層板１０７ｄ上の全面にわたり公知のコーティング法等により形成される。最後に、フォトリソグラフィ技術及びエッチング技術等を組み合わせた工程によって、ＣＳＰパッド１０３及び外部パッド１０５上に形成された保護膜１０７ｅが除去され、これらＣＳＰパッド１０３及び外部パッド１０５が外部と電気的に接続されるための開口部が設けられる。
【０００４】
このようにして製造された基板１０７は、図１５に示すように、ＣＳＰボール１０２を介してＬＳＩチップ１０１と電気的に接続され、半田ボール１０６を介してプリント基板等の外部基板（図示せず）と電気的に接続される。この基板１０７上にＬＳＩチップ１０１を実装してビルドアップタイプの半導体用ＣＳＰ型パッケージ１１０を組み立てる工程においては、先ず、ＬＳＩチップ１０１表面に形成されたＬＳＩパッド電極（図示せず）上にＣＳＰボール１０２が配置される。このＣＳＰボール１０２と基板１０７上に形成されたＣＳＰパッド１０３との位置が一致するように位置決めがなされた後、ＬＳＩチップ１０１は基板１０７上に実装される。なお、ＣＳＰボール１０２には共晶半田又は無鉛半田等が用いられる。また、ＣＳＰボール１０２の代わりに半田バンプ又は金バンプが用いられることもある。更にまた、ＬＳＩチップ１０１を基板１０７上に実装する際には、例えば、ＣＳＰパッド１０３表面上に金属フラックス等を塗布した後、ＣＳＰボール１０２として共晶半田を使用する場合には約２１０℃前後の温度で、無鉛半田を使用する場合には約２６０℃前後の温度で加熱しながら、ＬＳＩチップ１０１上のＣＳＰボール１０２を基板１０７上のＣＳＰパッド１０３に圧着することによって、これらを物理的及び電気的に接続する。なお、ＣＳＰボール１０２の代わりに金バンプを用いる場合には、上記加熱温度を約３００℃前後にすることが多い。次に、上記のＣＳＰボール１０２の接続方法と同様の方法によって、ＬＳＩチップ１０１が実装された基板１０７の外部パッド１０５上に半田ボール１０６を装着させる。なお、半田ボール１０６の代わりにバンプを用いることもある。また、半田ボール１０６は、基板１０７を製造した後、ＬＳＩチップ１０１が基板１０７に実装される前に基板１０７に取り付けられることもある。
【０００５】
上述のような基板１０７の製造工程は、図１６（ａ）に示すように、複数の基板１０７がフレーム１１１により相互に繋ぎ合わされた状態で実施される。そして、図１６（ｂ）に示すように、これらの基板１０７をフレーム１１１から切断して個片化した後に、この個片化された基板１０７上にＬＳＩチップ１０１を実装してビルドアップタイプのＣＳＰ型パッケージ１１０を組み立てる。なお、図１７（ａ）に示すように、多数のＣＳＰ型パッケージ１１０を１個のＣＳＰ集合体１１２として製造し、各ＣＳＰ型パッケージ１１０上のＬＳＩチップ搭載部分に夫々ＬＳＩチップ１０１を実装した後に、図１７（ｂ）に示すように、このＬＳＩチップが搭載された各ＣＳＰ型パッケージ１１０を各個片に切断する方法もある。
【０００６】
このようなビルドアップタイプの半導体用ＣＳＰ型パッケージは、最近のＬＳＩの高密度化に伴なうパッケージレベルでの小型化及び高密度化の要求のもとに実際に使用されている。また、各種の半導体用パッケージにおいても、配線数の増大に伴なうパッケージの多ピン化及び多層化が急速に進行しており、ビルドアップタイプのＣＳＰ型パッケージにおいても、ガラスエポキシ及びポリイミド等の有機系基材でできた基板を積層する等の方法によって、配線数の増大に伴なうパッケージの多ピン化及び多層化に対応している。しかしながら、従来のビルドアップタイプのＣＳＰ型パッケージにおいては、ガラスエポキシ及びポリイミド等の有機系基材でできた基板を積層することによる多ピン化及び多層化の進行によって、パッケージが重くなるという問題が生じている。また、このようなパッケージレベルにおける多ピン化及び多層化は、製造に必要な工数を増大させ、製造時間を長期化させる。このため、開発費用を含む製造コストが高くなり、パッケージ製造単価も高騰してしまう。
【０００７】
一方、他の従来技術であるウエハレベルＣＳＰ技術においては、パッケージ製造工程とＬＳＩチップ実装組立工程とが一体化されている。このため、この従来技術においては、パッケージング・コストが大幅に低減されると共に、ＬＳＩチップサイズと同等又はＬＳＩチップよりわずかに大きいサイズで高密度に実装された半導体用ＣＳＰ型パッケージを製造することができる。よって、ウエハレベルＣＳＰ技術は、ビルドアップタイプのＣＳＰ型パッケージを製造する技術と比較して、より小型で高密度に実装された半導体用ＣＳＰ型パッケージを、より低コストで製造することができる技術である。
【０００８】
図１８乃至図２３は、従来のウエハレベルＣＳＰ技術による半導体用ＣＳＰ型パッケージの製造工程を示す。図１８は、従来のウエハレベルＣＳＰ技術による半導体用ＣＳＰ型パッケージ６１の断面図である。この半導体用ＣＳＰ型パッケージ６１では、図１８に示すように、ＬＳＩチップ５１上にＬＳＩチップ５１からの電気的接続をとるための電極としてＬＳＩパッド５２が形成されている。このＬＳＩチップ５１の表面は、ＬＳＩパッド５２が形成された部分を除いて全面的に第１樹脂コート層５３で覆われている。一方、ＬＳＩパッド５２上には、ＬＳＩチップ５１からの電気的接続をＬＳＩパッド５２を介してとるための第１コンタクト電極５４が形成されている。また、この第１コンタクト電極５４上を含む第１樹脂コート層５３上の一部には、半導体用ＣＳＰ型パッケージ６１内部に配線を引き回して電気的信号を伝達するための中間配線層５５が形成されている。この中間配線層５５上の一部には第２コンタクト電極５７が形成されており、この第２コンタクト電極５７上の一部を除いて、絶縁性の第２樹脂コート層５６によりその周囲を埋められて電気的に絶縁されている。第２樹脂コート層５６に覆われていない第２コンタクト電極５７上には、ＬＳＩチップ５１からの電気信号を外部基板等（図示せず）に伝えるための電極として、ＣＳＰパッド５８が形成されている。また、このＣＳＰパッド５８上を覆うようにして、この半導体用ＣＳＰ型パッケージ６１の外部出力端子となるＣＳＰバンプ５９が形成されている。このＣＳＰバンプ５９を介して、ウエハレベルＣＳＰ技術による半導体用ＣＳＰ型パッケージ６１は、プリント基板等の外部の配線基板等（図示せず）の接続端子に接続される。
【０００９】
従来のウエハレベルＣＳＰ技術による半導体用ＣＳＰ型パッケージ６１においては、ＬＳＩチップ５１から出力される電気信号は、ＬＳＩパッド５２、第１コンタクト電極５４、中間配線層５５、第２コンタクト電極５７、ＣＳＰパッド５８及びＣＳＰバンプ５９を順に通過することによって、この半導体用ＣＳＰ型パッケージ６１外部のプリント基板等の配線基板等に伝えられる。また、この半導体用ＣＳＰ型パッケージ６１の外部のプリント基板等の配線基板等からの電気信号は、この逆の経路を順に通過することによりＬＳＩチップ５１に伝えられる。ＣＳＰバンプ５９は、半導体用ＣＳＰ型パッケージ６１内で中間配線層５５を引き回すことによって、ＬＳＩチップ５１及び半導体用ＣＳＰ型パッケージ６１の外周であるＬＳＩチップサイドライン６０の内側の範囲内の任意の位置に配置される。なお、図１８は中間配線層５５を一層のみ設けた例であるが、中間配線層５５の層数には制限は無く、技術的に可能な範囲で複数層の中間配線層５５が形成される。
【００１０】
図１９は、この従来のウエハレベルＣＳＰ技術による半導体用ＣＳＰ型パッケージ６１の平面図である。ＬＳＩチップ５１と半導体用ＣＳＰ型パッケージ６１とは、その大きさがほぼ同じである。また、ＬＳＩパッド５２の位置は、ＣＳＰバンプ５９の位置とは必ずしも一致していないが、極めて近い位置に配置されている。
【００１１】
次に、このようなウエハレベルＣＳＰ技術による半導体用ＣＳＰ型パッケージの製造方法について述べる。図２０（ａ）は、ウエハプロセス（半導体製造前工程）の最終プロセスである拡散工程を完了したウエハ７１を示す。ウエハプロセスを完了したウエハ７１表面には、各ＬＳＩチップ５１の境界線であるスクライブライン７２が縦横に存在している。図２０（ｂ）は、このウエハ７１の断面を示す。ウエハプロセスによりウエハ７１表面に形成された各ＬＳＩチップ５１上には、ＬＳＩチップ５１とこれを実装する半導体用ＣＳＰ型パッケージ６１とを接続するＬＳＩパッド５２が形成されている。ＬＳＩパッド５２は、公知の化学的気相成長（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により、アルミニウム等の金属をウエハ７１上の全面にわたり堆積させた後、公知のフォトリソグラフィ技術及びエッチング技術によって、パッド形状をパターニングすることにより形成される。また、ＬＳＩパッド５２上を除くウエハ７１表面は全面にわたりシリコン酸化膜、シリコン窒化膜又はポリイミド膜等からなる絶縁膜（図示せず）で覆われている。これによって、ウエハ７１は電気的絶縁性を保つと共に、機械的及び化学的な衝撃からも保護されている。
【００１２】
従来のウエハレベルＣＳＰ技術においては、図２１（ａ）乃至（ｃ）に示すように、先ず、ウエハ７１上を全面にわたり覆うように第１樹脂コート層５３が形成される。図２１（ａ）は、従来のウエハレベルＣＳＰ技術による半導体用ＣＳＰ型パッケージの製造方法を示す平面図であり、図２１（ｂ）は同じく断面図であり、また、図２１（ｃ）は図２１（ｂ）の部分的拡大図である。第１樹脂コート層５３の形成方法としては、高い熱流動性を有する熱硬化型ポリイミド材をウエハ７１上に公知のスピンコート法等より塗布した後、このウエハ７１を１００℃〜１５０℃に加熱することによって、塗布されたポリイミド材による膜を硬化させて樹脂コート層とする方法がある。また、樹脂薄膜製封止フィルム５３ａをウエハ７１上に貼り付ける方法もある。この樹脂薄膜製封止フィルム５３ａをウエハ７１上に貼り付ける方法においては、樹脂薄膜製封止フィルム５３ａを貼り付けたウエハ７１をホットプレート等で挟み込み、約１００℃程度に加熱してウエハ７１上の全面にわたり樹脂薄膜製封止フィルム５３ａを圧着させることによって、第１樹脂コート層５３が形成される。
【００１３】
次に、この第１樹脂コート層５３が形成されたウエハ７１上にフォトレジストを塗布し、ウエハ７１上のＬＳＩパッド５２上に形成された第１樹脂コート層５３上に塗布されたフォトレジストを公知のフォトリソグラフィ技術により除去する。そして、公知のエッチング技術又はレーザ加工技術等によって、図２２（ａ）に示すように、ＬＳＩパッド５２上の第１樹脂コート層５３が取り除かれ、ＬＳＩパッド５２上にコンタクトホール８１が形成される。
【００１４】
次に、このコンタクトホール８１が形成されたウエハ７１上の全面にわたり、公知のメッキ技術を用いてアルミニウム及び銅等の金属膜を形成する。これによって、コンタクトホール８１はアルミニウム及び銅等の金属材で埋め込まれる。ウエハ７１上でコンタクトホール８１以外の表面に堆積された金属材は、公知のエッチバック技術等によって取り除かれる。このようにして、コンタクトホール８１はアルミニウム及び銅等の金属材で埋め込まれ、第１コンタクト電極５４が形成される。なお、上記のようなエッチング技術とメッキ技術の組み合わせによるコンタクト電極形成方法の他に、第１樹脂コート層５３を形成する前に銅等の金属材で柱状のポストを形成し、これを公知のモールド封止技術を用いて絶縁性樹脂で覆うことによって、第１樹脂コート層５３と第１コンタクト電極５４とを形成する方法も知られている。
【００１５】
次に、第１コンタクト電極５４が形成されたウエハ７１上の全面にわたって、銅及び金等の金属材を公知のメッキ技術により堆積させ、公知のフォトリソグラフィ技術及びエッチング技術によって、図２２（ｂ）に示すように、第１コンタクト電極５４上を含む第１樹脂コート層５３上に中間配線層５５を形成する。
【００１６】
次に、第１樹脂コート層５３を形成するのと同じ方法により第２樹脂コート層５６を、第１コンタクト電極５４を形成するのと同じ方法により第２コンタクト電極５７及びＣＳＰパッド５８を夫々形成する。このＣＳＰパッド５８上に、アルミニウム及び金等の金属材をディスペンサを用いて加熱しながら圧着させ、図２３（ａ）に示すように、ＣＳＰバンプ５９を形成する。なお、ＣＳＰバンプ５９の代わりに半田ボールを用いる方法もある。
【００１７】
最後に、このＣＳＰバンプ５９が形成されたウエハ７１を、図２３（ｂ）に示すように、スクライブライン７２でダイヤモンドカッタ又はレーザー等により切断し、各個片の半導体用ＣＳＰ型パッケージ６１を得る。
【００１８】
このようにして製造されるウエハレベルＣＳＰ技術による半導体用ＣＳＰ型パッケージにおいては、ビルドアップタイプのＣＳＰ型パッケージのようなパッケージレベルでの多ピン化及び多層化に伴なう重量の急増という問題は発生しない。
【００１９】
【発明が解決しようとする課題】
しかしながら、従来のウエハレベルＣＳＰ技術による半導体用ＣＳＰ型パッケージにおいては、最近のＬＳＩの微細化に伴なって、プリント基板等の外部の基板との接続部である外部端子のピッチが非常に狭くなる傾向がある。このため、プリント基板等の外部基板の配線設計が難しくなってきている。また、ＬＳＩチップをパッケージに実装した後に実施するＬＳＩ機能動作確認のためのテスト（以下、選別工程と記す）に使用するソケットは、この極めて狭い外部端子のピッチに対応するものを選択すると、極めて高価なものとなってしまう。ウエハレベルＣＳＰ技術による半導体用ＣＳＰ型パッケージにおいては、外部端子のピッチは４００μｍ以下であり、端子間隔は１００μｍ程度であるのが一般的である。このため、プリント基板等の外部基板においては、端子間を通せる配線数が限られてしまう。よって、プリント基板等の外部基板も配線層多層化の必要性が高まり、コスト増大及び製造工期の延長等の問題に繋がっている。このように、ウエハレベルＣＳＰ技術による半導体用ＣＳＰ型パッケージにおいては、外部基板との接続端子のピッチが極めて狭いことに伴なう問題が顕著であるが、従来のウエハレベルＣＳＰ技術では、パッケージサイズが実装されるＬＳＩチップの大きさで決められてしまうため、外部端子を搭載できる領域にも制限がある。従って、外部端子のピッチを広げると搭載できる外部端子の数が減ってしまい、配線設計の自由度も制限されるという問題もある。
【００２０】
特開２００１−１５６５０号公報には、外部端子をプリント基板等の外部基板に接続する際に、この極めて狭いピッチで隣接した外部端子上で半田バンプを溶融することから生じる半田バンプ間のブリッジによる配線ショートの問題を指摘し、半田を介さずに金属メッキで外部端子と配線導体とを接続すことによって、半導体用ＣＳＰ型パッケージを外部基板に実装する技術が開示されている。
【００２１】
しかしながら、この従来技術においては、外部端子のピッチが極めて狭いことによって生じる多数の問題点のうち、外部端子上に発生する配線間ショートを回避するという課題のみが存在し、他の課題は存在しない。よって、外部基板の配線設計を容易にし、外部基板における配線の多層化を回避し、製造コストの抑制及び製造工期の短縮を可能とするという課題も存在しない。従って、このような実装されるＬＳＩチップの大きさでパッケージサイズが決定されてしまうことによって発生する課題を解決するための具体的な手段も開示されていない。
【００２２】
本発明はかかる問題点に鑑みてなされたものであって、ビルドアップタイプのＣＳＰ型パッケージと比較して小型化及び軽量化が可能なウエハレベルＣＳＰ技術によって、ビルドアップタイプＣＳＰ型パッケージと同等レベルの外部端子ピッチを確保した半導体用ＣＳＰ型パッケージ及びその製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明に係る半導体用ＣＳＰ型パッケージは、平面視の大きさが前記ＬＳＩチップよりも大きく、外部端子搭載領域が前記ＬＳＩチップの外縁端よりも外側まで延出していることを特徴とする。
【００２４】
本発明に係る半導体用ＣＳＰ型パッケージの製造方法は、ＬＳＩチップが形成されたウエハを切断して前記ＬＳＩチップを個片化し、前記ＬＳＩチップ周辺に等間隔の空隙を設けて前記ＬＳＩチップを整列させ、前記空隙を絶縁性樹脂材で埋め込み配線形成領域を拡大して前記ＬＳＩチップ外縁端よりも外側に延出した外部端子搭載領域を設けることを特徴とする。
【００２５】
前記ＬＳＩチップは、個片毎にフォトリソグラフィ用のアライメントマークを有し、前記配線及び前記外部端子形成工程において、前記ＬＳＩチップ個片でのパターニングの位置合わせに前記アライメントマークを用いることができる。
【００２６】
また、前記ＬＳＩチップは、個片化された後に選別されたチップのみとすることが好適である。
【００２７】
また、前記ＬＳＩチップを基体上に前記空隙を設けて並べて接着することによって、前記ＬＳＩチップ外縁端よりも外側に延出した外部端子搭載領域を設けることもできる。
【００２８】
更にまた、前記空隙は、前記ウエハを延展性を備えたシートに接着した後に前記ウエハを切断して前記ＬＳＩチップを個片化し、前記シートを等方的に拡大することにより設けることもできる。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図１は本発明の第１実施形態に係る半導体用ＣＳＰ型パッケージの断面図であり、図２は平面図である。また、図３乃至図７は本実施形態に係る半導体用ＣＳＰ型パッケージの製造方法を示す図である。本実施形態においては、図１に示すように、シリコンウエハを基板として製造したＬＳＩチップ１上に、ＬＳＩチップ１からの電気的接続をとるための電極としてＬＳＩパッド２が形成されている。また、このＬＳＩチップ１は、ＬＳＩパッド２が形成された側の表面及び側面を全面にわたり第１樹脂コート層３で覆われている。一方、ＬＳＩパッド２上には、ＬＳＩパッド２を介してＬＳＩチップ１からの電気的接続をとるための第１コンタクト電極４が形成されている。また、この第１コンタクト電極４上を含む第１樹脂コート層３上の一部には、中間配線層５が形成されている。この中間配線層５によって、本実施形態に係る半導体用ＣＳＰ型パッケージ１内部には、電気的信号を伝達するための配線層が引き回されている。また、この中間配線層５の一部はＬＳＩチップ１の外縁端よりも外側まで延出し、ＬＳＩチップ１の外縁端よりも外側に形成された第１樹脂コート層３上に形成されている。この中間配線層５上には部分的に、この中間配線層５からの電気的接続を取るための第２コンタクト電極７が形成されており、この第２コンタクト電極７は一部を除いて周辺を第２樹脂コート層６により埋められて電気的に絶縁されている。また、第２樹脂コート層６に覆われていない第２コンタクト電極７上には、ＬＳＩチップ１からの電気信号を外部に伝えるための電極としてＣＳＰパッド８が形成されている。更に、このＣＳＰパッド８を覆うようにして、この半導体用ＣＳＰ型パッケージ１１の外部端子としてＣＳＰバンプ９が形成されている。一部のＣＳＰパッド８及びＣＳＰバンプ９は、ＬＳＩチップ１の外縁端よりも外側まで延出し、ＬＳＩチップ１の外縁端よりも外側に形成されており、必ずしもＬＳＩパッド２上に形成されてはいない。このＣＳＰバンプ９を介して、半導体用ＣＳＰ型パッケージ１１は、プリント基板等の外部配線基板等の接続端子（図示せず）に物理的及び電気的に接続される。なお、図１は中間配線層５が一層のみである半導体用ＣＳＰ型パッケージを示すが、中間配線層５の層数は特に制限されるものではなく、必要に応じて２層以上の複数層を形成することができる。
【００３０】
本実施形態に係る半導体用ＣＳＰ型パッケージ１１は、図２に示すように、このＣＳＰ型パッケージ１１に搭載されるＬＳＩチップ１よりも外形が大きい。このため、ＬＳＩチップ１の外縁端を示すＬＳＩチップサイドラインから外側に延出してＬＳＩチップ１の外側にＣＳＰバンプ９を形成することができる。よって、極めて狭い間隔で隣接して配置されているＬＳＩパッド２と比較して、ＣＳＰバンプ９は広いピッチで配置される。
【００３１】
図３乃至図７は、本実施形態に係る半導体用ＣＳＰ型パッケージ１１の製造工程を示す。図３（ａ）は本実施形態の製造工程を示す平面図であり、図３（ｂ）は断面図である。本実施形態の製造工程においては、図３（ａ）及び（ｂ）に示すように、先ず、ウエハプロセスの最終工程である拡散工程を完了してＬＳＩチップが形成されたウエハ２１に、このウエハ２１上のスクライブライン２２に沿った切込みを入れる。次に、この切込みが入ったウエハ２１を、エレクトロンシート又はエポキシ樹脂製フィルム等のように容易に展延させることのできるシート等の上に密着させてダイシングすることにより切断する。次に、このウエハ２１を密着させたシート等を均一に等方的に引き伸ばすことによって、図４（ａ）に示すように、このウエハ２１上に形成されたＬＳＩチップ１を各個片に分離し、ＬＳＩチップ１周辺に等間隔の空隙を設ける。これらの各個片に分離された各ＬＳＩチップ１上には、図４（ｂ）に示すように、ＬＳＩパッド２がウエハプロセスによって既に設けられている。
【００３２】
次に、図５（ａ）に示すように、ウエハコート材等に使用する低粘性熱硬化型樹脂材を各個片に分離されたＬＳＩチップ１全体を覆うように一様に塗布し、これを１００℃乃至３００℃程度に加熱して硬化させることによって、第１樹脂コート層３を形成する。図５（ｂ）及びこの部分的拡大図である図５（ｃ）に示すように、第１樹脂コート層３が、ＬＳＩチップ１上面及び側面を全面にわたって覆い、各ＬＳＩチップ１の周辺に設けられた空隙を埋め込んでいる。
【００３３】
次に、この分離拡大され第１樹脂コート層３を形成されたウエハ２１上の全面にフォトレジストを塗布し、ＬＳＩチップ１表面に予め形成されたアライメントマークを利用してフォトリソグラフィ技術による位置合わせ及びパターニングを実施した後、ドライエッチング技術により第１樹脂コート層３をエッチングし、図６（ａ）に示すように、ＬＳＩパッド２上にコンタクトホール３１を形成する。なお、第１樹脂コート層３を形成する材料として感光性樹脂コート材を採用し、これをフォトリソグラフィ技術により直接パターニングすると、工程数を減らすことができる。
【００３４】
次に、このウエハ２１上の全面に、無電界メッキ法により銅等の金属メッキ膜を堆積させた後、電界メッキ法により銅等の金属メッキ膜を引き続き堆積させることによって、コンタクトホール３１を銅メッキ膜等の金属材で埋め込む。その後、エッチバック法により第１樹脂コート層３表面上等に堆積された不要な金属材を除去することによって、第１コンタクト電極４を形成する。なお、メッキ法の代わりに、導電性樹脂材等をコンタクトホール３１内部に直接埋め込む方法を用いても良い。次に、図６（ｂ）に示すように、この第１コンタクト電極４が形成されたウエハ２１上の全面にわたって、無電界メッキ法又は電界メッキ法により銅等の金属材を堆積させた後、フォトリソグラフィ技術による位置合わせ及び所望配線パターンの形成を行い、第１コンタクト電極４上を含む第１樹脂コート層上に中間配線層５を形成する。なお、これらのメッキ法の代わりに、導電性シート等をこの第１コンタクト電極４が形成されたウエハ２１上の全面に貼り付け、フォトリソグラフィ技術により配線パターンを露光形成する方法を用いても良い。
【００３５】
次に、図７に示すように、第１樹脂コート層３を形成する方法と同様の方法により第２樹脂コート層６を形成し、コンタクトホール３１及び第１コンタクト電極４を形成する方法と同様の方法により第２コンタクト電極７を形成する。次に、中間配線層５と同様のメッキ法及びフォトリソグラフィ技術によって、この第２コンタクト電極７上を含む第２樹脂コート層上にＣＳＰパッド８を形成する。なお、中間配線層５と同様に、導電性シートの貼り付け及びフォトリソグラフィ技術によりＣＳＰパッド８を形成しても良い。また、ＣＳＰパッド８上にニッケル又は金等のメッキ膜（図示せず）を堆積させることによって、次工程でこのＣＳＰパッド８上に形成されるＣＳＰバンプ又は半田ボール等との密着性を向上させることができる。このＣＳＰパッド８上に、３００℃程度の熱を加えながら金等を圧着することによりＣＳＰバンプ９を形成する。なお、金等の代わりに半田バンプを２４０℃程度の温度で加熱しながらＣＳＰパッド８に圧着することによって、ＣＳＰバンプ９を形成しても良い。また、金又は半田等のバンプの代わりに、半田ボールを取り付けても良い。このようにして形成されるＣＳＰバンプ９及び半田ボールの直径は、３００μｍ乃至５００μｍである。
【００３６】
最後に、図７（ｂ）に示すように、各ＬＳＩチップ１の間に設けられた空隙を埋め込む第１樹脂コート層及び第２樹脂コート層を、ダイヤモンドカッター又はレーザー等で切断し、各個片の半導体用ＣＳＰ型パッケージ１１の製造を完了する。
【００３７】
なお、中間配線層５の積層数には特に制限はなく、必要に応じて複数層を積層形成することができる。２層以上の中間配線層５を積層形成するような場合においては、樹脂コート層３、コンタクト電極４、配線中間層５又はＣＳＰパッド８を形成する工程を必要な回数だけ繰り返せば良い。また、コンタクト電極４を形成する方法は、上記のメッキ法とエッチバック法による方法の他に、ＬＳＩパッド２及び中間配線層５上に柱状の銅等でできたポストを形成した後に、モールド封止法と同様の方法によって、このポスト周辺をエポキシ系樹脂材等の絶縁性樹脂材で埋め込む方法を用いても良い。また、ＣＳＰパッド８とＣＳＰバンプ９とからなる外部端子部分の形成方法についても、このＣＳＰパッド８を形成せずに第２コンタクト電極７表面上に直接ＣＳＰバンプ９又は半田ボール等を形成する方法を用いることもできる。
【００３８】
本実施形態においては、第１コンタクト電極４及び第２コンタクト電極７は、直径が夫々５０μｍ乃至１００μｍ程度であって、メッキ法等により堆積された銅等の金属材又は導電性樹脂材等で形成される。中間配線層５及びＣＳＰパッド８は、従来のウエハレベルＣＳＰ法で採用される再配線技術と同様に、公知のメッキ法等により堆積された銅等の金属材をフォトリソグラフィ技術を用いてパターニングすることにより形成される。また、第１樹脂コート層３及び第２樹脂コート層６を形成するために用いられる樹脂コート材は、従来のウエハレベルＣＳＰ技術においてウエハコート材として用いられる耐熱性が高くモールド密着性が良好な低流動性樹脂材によって、１０μｍ乃至１００μｍ程度の厚さで形成される。
【００３９】
本実施形態においては、エレクトロンシート又はエポキシ樹脂製フィルム等のように延展性を備えたシート等の上に、ＬＳＩチップ１が形成されたウエハ２１を密着させてからダイシングしてＬＳＩチップ１を個片化した後に、このシート等を等方的に拡大させることによって、ＬＳＩチップ１周辺に等間隔の空隙を設ける。そして、この空隙を絶縁性樹脂材で埋め込むことによって、中間配線層５が形成される領域を拡大している。本実施形態においては、この空隙に埋め込まれた絶縁性樹脂材上にＣＳＰパッド８及びＣＳＰバンプ９を形成することによって、ＬＳＩチップ１の外縁端よりも外側に延出した外部端子搭載領域を設けている。このため、ＣＳＰバンプ９をＬＳＩチップ１の外縁端よりも外側に、ＬＳＩパッド２のピッチよりも広いピッチで形成することができる。
【００４０】
次に、本発明の第２実施形態について添付の図面を参照して具体的に説明する。図８乃至図１０は、本発明の第２実施例に係る半導体用ＣＳＰ型パッケージの製造工程を示す。図８に示すように、ウエハ２０１ａ及び２０１ｂ上に形成されたＬＳＩチップにおいて、品質保証における規格値以上の特性を示す良品ペレットにはＰのマークが記されている。本実施形態の製造工程においては、先ず、ＬＳＩチップの形成されたウエハをＰ／Ｗ試験によってスクリーニングした後、良品ペレット２３１ａ及び２３１ｂが存在するウエハ２０１ａ及び２０１ｂを、夫々のスクライブライン２０２ａ及び２０２ｂに沿って切断し、各ＬＳＩチップを個片化して良品ペレットを分離する。
【００４１】
次に、図９に示すように、組立マウント工程で使用するペレット吸着治具等のような治具を用いて、各ウエハ２０１ａ及び２０１ｂから各良品ペレット２３１ａ及び２３１ｂを取り出し、シート又はステージ２０５上等に等間隔に並べ、図１０（ａ）に示すような良品ペレット群２０４を形成する。
【００４２】
次に、図１０（ｂ）に示すように、このペレット群２０４上を全面にわたり覆うようにして樹脂コート材２０３を施す。そして、上記の第１実施形態と同様の方法によって、半導体用ＣＳＰ型パッケージ１１を形成する。本実施形態においては、ＬＳＩチップが形成されたウエハから良品ペレットのみを取り出し、これをパッケージ形成工程に移すことができる。このため、不良ペレットをパッケージングする等の無駄を省くことができ、製造コストを抑制することができる。
【００４３】
次に、本発明の第３実施形態について添付の図面を参照して具体的に説明する。図１１及び図１２は、本発明の第３実施形態に係る半導体用ＣＳＰ型パッケージの製造工程を示す図である。本実施形態においては、第２実施形態と同様に、先ず、Ｐ／Ｗ試験によりＬＳＩチップが形成されたウエハをスクリーニングした後、このウエハをダイシングして各ＬＳＩチップを個片化し、良品ペレットを選別し分離する。良品ペレットであるＬＳＩチップ３０１は、図１１（ａ）に示すように、これを搭載する部分に銀等を主材とする金属ペースト等からなる接着剤３４１を塗布された厚さが１ｍｍ程度の銅等でできた金属板３４０上に圧着され、１５０℃程度で２乃至３時間のベークによって、この金属板３４０上に接着される。次に、図１１（ｂ）に示すように、第１実施形態と同様の方法によって、第１樹脂コート層３０３を形成し、ＬＳＩチップ３０１外縁端よりも外側に外部端子搭載領域を形成する。そして、第１実施形態と同様の方法によって、第１コンタクト電極、中間配線層、第２樹脂コート層、第２コンタクト電極、ＣＳＰパッド及びＣＳＰバンプを形成した後に、図１２に示すような半導体用ＣＳＰ型パッケージ３１１を完成する。
【００４４】
本実施形態においては、金属板３４０は、半導体用ＣＳＰ型パッケージ３１１完成後にパッケージ本体が反り返るのを防ぐ補強板としての役割を果たし、ＬＳＩチップ３０１の動作時に発生する熱を逃がすためのヒートスプレッダとしての役割を果たすこともできる。なお、ＬＳＩチップ３０１を金属板３４０に接着する接着剤として、銀ペーストの代わりにＡｕ−Ｓｉテープ等を用いても良い。また、金属板３４０の代わりにポリイミドテープ等を使用しても良い。更にまた、金型等を用いてＬＳＩチップ３０１の側面から裏面にかけてモールド樹脂を流し込んでも良い。また、本実施形態においては、ＬＳＩチップ３０１を搭載する基体として金属板を用いたが、この基体を形成する材料は特に限定されず、樹脂製又はセラミックス製の基板並びにポリイミド等の樹脂膜であっても良い。
【００４５】
【発明の効果】
以上詳述したように、本発明に係る半導体用ＣＳＰ型パッケージは、安価なウエハレベルＣＳＰ技術を用いて、搭載されるＬＳＩチップよりも平面視の大きさが大きくなるように製造される。このため、ＬＳＩチップ外周よりも外側に外部端子を形成する領域を設けることができ、外部端子の形成ピッチを広げることができる。よって、この外部端子と接続される外部基板の配線設計を容易にし、外部基板における配線の多層化を回避し、製造コストを抑制し、製造工期を短縮することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す断面図である。
【図２】本発明の第１実施形態を示す平面図である。
【図３】本発明の第１実施形態の製造工程を示す図である。
【図４】図３に続く製造工程を示す図である。
【図５】図４に続く製造工程を示す図である。
【図６】図５に続く製造工程を示す断面図である。
【図７】図６に続く製造工程を示す断面図である。
【図８】本発明の第２実施形態の製造工程を示す図である。
【図９】図８に続く製造工程を示す図である。
【図１０】図９に続く製造工程を示す図である。
【図１１】本発明の第３実施形態の製造工程を示す断面図である。
【図１２】本発明の第３実施形態を示す断面図である。
【図１３】従来のビルドアップタイプのＣＳＰ型パッケージを示す断面図である。
【図１４】従来のビルドアップタイプのＣＳＰ型パッケージの製造工程を示す断面図である
【図１５】図１４に続く製造工程を示す断面図である。
【図１６】図１５に続く製造工程を示す平面図である。
【図１７】図１５に続く他の製造工程を示す平面図である。
【図１８】従来のウエハレベルＣＳＰ工法によるＣＳＰ型パッケージを示す断面図である。
【図１９】従来のウエハレベルＣＳＰ工法によるＣＳＰ型パッケージを示す平面図である。
【図２０】従来のウエハレベルＣＳＰ工法によるＣＳＰ型パッケージの製造工程を示す図である。
【図２１】図２０に続く製造工程を示す図である。
【図２２】図２１に続く製造工程を示す断面図である。
【図２３】図２２に続く製造工程を示す断面図である。
【符号の説明】
１；ＬＳＩチップ
２；ＬＳＩパッド
３；第１樹脂コート層
４；第１コンタクト電極
５；中間配線層
６；第２樹脂コート層
７；第２コンタクト電極
８；ＣＳＰパッド
９；ＣＳＰバンプ
１０；ＬＳＩチップサイドライン
１１；ＣＳＰ型パッケージ
２１；ウェハ
２２；スクライブライン
３１；コンタクトホール
５１；ＬＳＩチップ
５２；ＬＳＩパッド
５３；第１樹脂コート層
５３ａ；樹脂薄膜製封止フィルム
５４；第１コンタクト電極
５５；中間配線層
５６；第２樹脂コート層
５７；第２コンタクト電極
５８；ＣＳＰパッド
５９；ＣＳＰバンプ
６０；ＬＳＩチップサイドライン
６１；ＣＳＰパッケージ
７１；ウェハ
７２；スクライブライン
８１；コンタクトホール
１０１；ＬＳＩチップ
１０２；ＣＳＰボール
１０３；ＣＳＰパッド
１０４；ＣＳＰ内部配線（配線パターン）
１０５；外部パッド
１０６；半田ボール
１０７；基板
１０７ａ；コア材
１０７ｂ；ビアホール
１０７ｃ；ビアホール
１０７ｄ；積層板
１０７ｅ；保護膜
１１０；ＣＳＰパッケージ
１１１；フレーム
１１２；ＣＳＰ集合体
２０１ａ；ウェハａ
２０１ｂ；ウェハｂ
２０２ａ；スクライブラインａ
２０２ｂ；スクライブラインｂ
２０３；樹脂コート材
２０４；良品ペレット群
２０５；ステージ
２０６；吸着治具
２３１ａ；良品ペレットａ
２３１ｂ；良品ペレットｂ
３０１；ＬＳＩチップ
３０２；ＬＳＩパッド
３０３；樹脂コート材
３１１；ＣＳＰ型パッケージ
３４０；金属板
３４１；接着剤
【図１】
2004079716.tif 000003
【図２】
2004079716.tif 000004
【図３】
2004079716.tif 000005
【図４】
2004079716.tif 000006
【図５】
2004079716.tif 000007
【図６】
2004079716.tif 000008
【図７】
2004079716.tif 000009
【図８】
2004079716.tif 000010
【図９】
2004079716.tif 000011
【図１０】
2004079716.tif 000012
【図１１】
2004079716.tif 000013
【図１２】
2004079716.tif 000014
【図１３】
2004079716.tif 000015
【図１４】
2004079716.tif 000016
【図１５】
2004079716.tif 000017
【図１６】
2004079716.tif 000018
【図１７】
2004079716.tif 000019
【図１８】
2004079716.tif 000020
【図１９】
2004079716.tif 000021
【図２０】
2004079716.tif 000022
【図２１】
2004079716.tif 000023
【図２２】
2004079716.tif 000024
【図２３】
2004079716.tif 000025