(57)【要約】【課題】オフ耐電圧又は駆動能力の高い半導体装置又はオフ耐電圧及び駆動能力の高い半導体装置を提供する。また、それらの半導体装置を形成する製造方法を提供する。【解決手段】ドリフト領域となる第１不純物拡散層１０５及び第２不純物拡散層１１５における不純物の深さ方向の濃度分布を、注入条件を整合させた３回以上のイオン注入によって、略均一に形成する。特に、高温かつ長時間の熱処理を行わなくともよいように、イオン注入の段階で各不純物拡散層１０５、１１５における深さ方向の濃度分布を略均一とした。【選択図】  図１
2004165468.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に設けられた、第１導電型の第１不純物を含む第１導電型の第１不純物拡散層と、
前記半導体基板に前記第１不純物拡散層と離隔して並設された、第１導電型の第２不純物を含む第１導電型の第２不純物拡散層と、
前記第１不純物拡散層と前記第２不純物拡散層との間に形成された、第１導電型と導電型の異なる第２導電型のチャネル層と、
前記チャネル層上に形成された絶縁層と、
前記絶縁層上に形成されたゲート電極と、
前記第１不純物拡散層に電気的に接続された第１導電体と、
前記第２不純物拡散層に電気的に接続された第２導電体と、
を含む半導体装置において、
前記第１不純物拡散層における前記第１不純物の深さ方向の濃度分布が略均一であり、かつ、
前記第２不純物拡散層における前記第２不純物の深さ方向の濃度分布が略均一である、
ことを特徴とする半導体装置。
【請求項２】
前記半導体装置は、更に、前記第１不純物拡散層に形成された、前記第１不純物拡散層より第１導電型不純物の濃度が高い第１導電型の第３不純物拡散層と、前記第２不純物拡散層に形成された、前記第２不純物拡散層より第１導電型不純物の濃度が高い第１導電型の第４不純物拡散層とを含み、
前記第１不純物拡散層と前記第１導電体とが前記第３不純物拡散層を介して電気的に接続され、かつ、
前記第２不純物拡散層と前記第２導電体とが前記第４不純物拡散層を介して電気的に接続されている、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１不純物拡散層の接合深さ及び前記第２不純物拡散層の接合深さの各々が、０．３〜１．０μｍであり、かつ、
前記第１不純物の深さ方向の濃度分布が、前記第１不純物拡散層の表面から接合深さの略９０％までの範囲において略均一であり、かつ、
前記第２不純物の深さ方向の濃度分布が、前記第２不純物拡散層の表面から接合深さの略９０％までの範囲において略均一である、
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１不純物拡散層の接合深さ及び前記第２不純物拡散層の接合深さの各々が、０．３〜１．０μｍであり、かつ、
前記第１不純物拡散層における前記第１不純物の深さ方向の濃度分布関数及び前記第２不純物層における前記第２不純物の深さ方向の濃度分布関数の各々が、２つ以上の極値点を有していない、
ことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記ゲート電極は、チャネル層並びにチャネル層と前記第１不純物拡散層との境界部及び前記チャネル層と前記第２不純物拡散層との境界部を覆うことを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記チャネル層は、第１導電型の第３不純物を有するチャネルドープ層を有し、かつ、
前記第１不純物、前記第２不純物及び前記第３不純物が同一物質であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
半導体基板上に素子領域と素子分離領域とを形成する工程と、
前記素子領域内の半導体基板上にゲート絶縁膜を形成する工程と、
前記半導体基板に第１導電型の不純物イオンを注入して、互いに離隔した第１不純物注入層と第２不純物注入層とを前記素子領域内に形成する第１注入工程と、
前記第１不純物注入層に注入された不純物イオン及び第２不純物注入層に注入された不純物イオンを活性化する工程と、
前記素子領域内の前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記第１不純物注入層に電気的に接続される第１導電体及び前記第２不純物注入層に電気的に接続される第２導電体を形成する工程と、
を含む半導体装置の製造方法であって、
前記第１注入工程では、前記第１不純物注入層及び前記第２不純物注入層の各々を、イオン注入の中心深さを互いに異ならせた少なくとも３回のイオン注入によって形成することを特徴とする半導体装置の製造方法。
【請求項８】
前記半導体装置の製造方法は、更に、
前記ゲート電極の側部にサイドウォールを形成する工程と、
前記第１不純物注入層の一部に第１導電型である不純物イオンを追加的に注入して第３不純物注入層を形成し、かつ前記第２不純物注入層の一部に第１導電型である不純物イオンを追加的に注入して第４不純物注入層を形成する第２注入工程と、
少なくともゲート電極を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１不純物注入層の形成されている前記半導体基板の表面に至る第１コンタクトホール及び前記第２不純物注入層の形成された前記半導体基板の表面に至る第２コンタクトホールを形成する工程と、
を含み、
前記第１導電体が前記第１コンタクトホールに形成され、かつ前記第２導電体が前記第２コンタクトホールに形成される、
ことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記少なくとも３回のイオン注入を中心深さの浅い順に第１イオン注入、第２イオン注入、・・・第Ｎイオン注入とし、かつ第ｋイオン注入における中心深さをＲｋ及び標準偏差（分散）をΔＲｋとすると、前記第１注入工程において、Ｒ１とＲ２との差とΔＲ１とΔＲ２との和とが略同一であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第ｋイオン注入の中心深さＲｋにおける濃度をＣｋとすると、前記注入工程におけるＣ１とＣ２とが略同一であることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第１注入工程における前記少なくとも３回のイオン注入では、互いに注入エネルギーの異なる同一種類の不純物イオンを注入することを特徴とする請求項８、９又は１０に記載の半導体装置の製造方法。
【請求項１２】
前記半導体装置の製造方法は、更に、前記第１不純物注入層と前記第２不純物注入層との間の半導体基板に、第１導電型と導電型が異なる第２導電型の不純物イオンを注入して、第２導電型のチャネル層を形成する工程を有することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１注入工程で、前記少なくとも３回のイオン注入のうちいずれか１つのイオン注入において、前記第１不純物注入層と前記第２不純物注入層との間に形成されるチャネル層にも第１導電型の不純物イオンを注入することを特徴とする請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。特に、オフ耐電圧の高いＭＩＳ型（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ型）半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来より、オフ耐電圧の高いトランジスタを製造する技術が種々提案されている。このうち、２００１−２９８１８７号公報（特許文献１）には、２回のイオン注入を行ってドリフト領域の接合深さを深くして電界集中緩和による接合破壊電圧（オフ耐電圧）の増加を図る方法が提案されている。この方法は、簡便に接合深さを深くできる点で優れている。以下に、図５を参照しながら、特許文献１に記載された高電圧トランジスタ及びその製造方法について説明する。
【０００３】
図５は、従来の高耐電圧トランジスタの構成を模式的に示した断面図である。図５に示された高耐電圧トランジスタは、ドリフト層３３とソース／ドレイン不純物拡散領域４１の形成されたＰ型半導体基板３１と、Ｐ型半導体基板３１上に形成されたゲート酸化膜３７と、ゲート酸化膜３７上に形成されたゲート電極３８と、ゲート電極３８の側面を覆うサイドウォール４０と、を含む構成である。なお、この図５に示された高耐電圧トランジスタの周縁にはフィールド酸化膜（素子分離膜）３６が形成されている。
【０００４】
図５に示された高耐電圧トランジスタは、ドリフト層３３が注入エネルギー及び注入量（ドーズ量）を異ならせた２回のイオン注入工程を経て、又は、注入エネルギー及び注入量を異ならせた２回のイオン注入工程及び注入したイオンを拡散させる工程を経て形成される。
【０００５】
上記のような工程を有する製造方法によると、高温及び長時間の熱処理を行う熱拡散法によってドリフト層を形成する方法より、また、１回のイオン注入に高温及び長時間の熱処理を行ってドリフト層を形成する方法よりも簡便に接合深さの深いドリフト層を形成することができる。また、２回のイオン注入を行った後、更に熱処理をおこなって接合深さの深いドリフト層を形成する場合には、熱拡散法における熱処理や１回のイオン注入した後の熱処理に比べて、熱処理における処理温度を低くすることができるとともに処理時間を短くすることができる。
【０００６】
しかしながら、この方法で作製したトランジスタは、飽和電流等で指標される駆動能力が十分ではなく、更なる改良が求められていた。
【０００７】
【特許文献１】
特開２００１−２９８１８７号公報
【０００８】
【発明が解決しようとする課題】
上記に鑑み、本願発明者らは、オフ耐電圧と駆動能力の双方を高める方法について鋭意検討を行った。その結果、トランジスタのオフ耐電圧は、半導体基板に形成されるドリフト領域の接合深さが深い場合には増加し、ドリフト領域における不純物の深さ方向の不純物濃度分布におけるピーク濃度が低い場合に増加すること、及び、トランジスタの飽和電流は、ドリフト領域の深さが深い場合には増加するが、ドリフト領域の不純物濃度が低い場合には減少することを知った。そして、高オフ耐電圧及び高飽和電流のトランジスタを形成するためには、ドリフト層における接合深さを深くするばかりではなく、ドリフト領域における不純物の深さ方向の濃度分布も重要であることを知った。更に、トランジスタの飽和電流は、ドリフト領域の表面付近の不純物濃度が低い場合に激しく減少することを知った。
【０００９】
これらの見地に基づき更に検討を進めた結果、上記従来技術に従って２回のイオン注入によりドリフト領域を形成した場合であっても、ドリフト領域における不純物の深さ方向の濃度分布関数に極小点（不純物濃度の低い領域）が存在することがわかった。また、この極小点が高い電流密度で電流が流れる範囲内に位置しているのでドリフト層全体の抵抗に大きく影響していることもわかった。
【００１０】
つまり、従来の高耐電圧トランジスタには、高い電流密度で電流が流れる深さ範囲において濃度の低い領域が存在しているので、全体としての電気抵抗が高くなり飽和電流が低下するという問題がある。
【００１１】
更に、２回に分けて注入したイオンを熱処理によって拡散させて濃度分布関数における極小点をなくそうとすると、高温及び長時間の熱処理を必要とし、このような熱処理を行うと、注入したイオンがチャネル領域にも広く拡散してしまうので、同一性能を得るためにはトランジスタのサイズが大きくなるという問題を生じる。
【００１２】
本発明は上記に鑑みなされたものであって、その目的は、オフ耐電圧を低下させずに飽和電流を増加させた半導体装置やオフ耐電圧と飽和電流の双方を増加させた半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置は、ドリフト領域である第１不純物拡散層及び第２不純物拡散層を備え、かつ第１不純物拡散層における深さ方向の不純物濃度分布及び第２不純物拡散層における深さ方向の不純物濃度分布が略均一な分布であることを特徴としている。特に、第１不純物拡散層及び第２不純物拡散層の双方において、表面側の不純物濃度分布が略均一であることを特徴とする。
【００１４】
より詳しくは、本発明の半導体装置は、半導体基板と、半導体基板に設けられた第１導電型の第１不純物を含む第１導電型の第１不純物拡散層と、半導体基板に前記第１不純物拡散層と離隔して並設された第１導電型の第２不純物を含む第１導電型の第２不純物拡散層と、第１不純物拡散層と第２不純物拡散層との間に形成された第１導電型と導電型の異なる第２導電型のチャネル層と、チャネル層上に形成された絶縁層と、絶縁層上に形成されたゲート電極と、第１不純物拡散層に電気的に接続された第１導電体と、第２不純物拡散層に電気的に接続された第２導電体とを含む半導体装置であって、第１不純物拡散層における第１不純物の深さ方向の濃度分布が略均一であり、かつ、第２不純物拡散層における第２不純物の深さ方向の濃度分布が略均一であることを特徴としている。
【００１５】
また、第１不純物拡散層の接合深さ及び第２不純物拡散層の接合深さの各々を０．３〜１．０μｍ以上とし、かつ第１不純物の深さ方向の濃度分布を第１不純物拡散層の表面から接合深さの略９０％までの範囲において略均一とし、かつ第２不純物の深さ方向の濃度分布を前記第２不純物拡散層の表面から接合深さの略９０％までの範囲において略均一とした構成であれば、より確実に、オフ耐電圧及び飽和電流の高い半導体装置となる。
【００１６】
また、上記課題を解決するために、本発明の半導体装置の製造方法は、イオン注入の中心深さを互いに異ならせた少なくとも３回のイオン注入を行うことにより第１不純物注入層を形成し及び第２不純物注入層を形成した後、低温又は短時間の熱処理によって第１不純物拡散層及び第２不純物拡散層を形成することを特徴とする。つまり、第１不純物注入層及び第２不純物注入層を形成する段階において、各不純物注入層の深さ方向の不純物濃度を予め均一化しておくことを特徴とする。
【００１７】
より詳しくは、本発明の半導体装置の製造方法は、半導体基板上に素子領域と素子分離領域とを形成する工程と、素子領域内の半導体基板上にゲート絶縁膜を形成する工程と、半導体基板に第１導電型である不純物イオンを注入して、互いに離隔した第１不純物注入層と第２不純物注入層とを前記素子領域内に形成する第１注入工程と、第１不純物注入層に注入された不純物イオン及び第２不純物注入層に注入された不純物イオンを活性化する工程と、素子領域内の前記ゲート絶縁膜上にゲート電極を形成する工程と、第１不純物注入層に電気的に接続される第１導電体及び前記第２不純物注入層に電気的に接続される第２導電体を形成する工程とを含む製造方法であって、第１注入工程では、第１不純物注入層及び前記第２不純物注入層の各々を、イオン注入の中心深さを互いに異ならせた少なくとも３回のイオン注入によって形成することを特徴としている。
【００１８】
これにより、従来の如く、不純物の熱拡散及び不純物の活性化の双方を行うために必要な高温かつ長時間の熱処理も不要となる。
【００１９】
【発明の実施の形態】
本発明の内容を説明すると共に、好ましい実施の形態を記述する。なお、必要に応じて図面を参照する。
【００２０】
まず、以下に本発明の半導体装置について説明する。
【００２１】
本発明の半導体装置は、半導体基板と、半導体基板に設けられた第１導電型の第１不純物を有する第１導電型の第１不純物拡散層と、半導体基板に第１不純物拡散層と離隔して並設された、第１導電型の第２不純物を有する第１導電型の第２不純物拡散層と、第１不純物拡散層と第２不純物拡散層との間に形成されたチャネル層と、チャネル層上に形成された絶縁層と、絶縁層上に形成されたゲート電極と、第１不純物拡散層に電気的に接続された第１導電体と、第２不純物拡散層に電気的に接続された第２導電体とを含む構成である。ただし、本発明においては、第１不純物拡散層における不純物の深さ方向の濃度分布が略均一であり、かつ、第２不純物拡散層における不純物の深さ方向の濃度分布が略均一である。
【００２２】
本明細書において「第１導電型」、「第２導電型」は、Ｎ型又はＰ型のいずれかを意味する。したがって、本発明の半導体装置としては、Ｎ型半導体基板又はＰ型半導体基板に形成されたＰＮＰ型トランジスタ及びＮ型半導体基板又はＰ型半導体基板に形成されたＮＰＮ型トランジスタが例示できる。また、本発明の半導体装置としては、シリコン基板等の不純物を含まない半導体基板に形成されたＰＮＰ型トランジスタやＮＰＮ型トランジスタであってもよい。
【００２３】
オフ耐電圧が高い半導体装置を形成するためには、０．３〜１．０μｍの接合深さの不純物拡散領域を形成することが好ましく、また、駆動能力が高い半導体装置を形成するためには、第１不純物拡散層及び第２不純物拡散層の濃度分布において、特に表面付近の濃度分布が均一であることが好ましい。したがって、第１不純物拡散層の接合深さ及び第２不純物拡散層の接合深さの各々が、０．３〜１．０μｍであり、かつ、第１不純物の深さ方向の濃度分布が、第１不純物拡散層の表面から接合深さの９０％までの範囲において略均一であり、かつ、第２不純物の深さ方向の濃度分布が、第２不純物拡散層の表面から接合深さの９０％までの範囲において略均一である構成であれば、より確実に、オフ耐電圧及び駆動能力の高い半導体装置となる。
【００２４】
また、第１不純物拡散層の接合深さ及び前記第２不純物拡散層の接合深さの各々が、０．３〜１．０μｍであり、かつ、第１不純物拡散層における第１不純物の深さ方向の濃度分布関数及び第２不純物層における第２不純物の深さ方向の濃度分布関数の各々が、２つ以上の極値点を有していない構成の半導体装置は、オフ耐電圧及び飽和電流の高い半導体装置となる。このとき、濃度分布関数における最大値が、他の深さにおける濃度に対して突出した高い値をとらないように調整することが、更に好ましい。なお、極値点とは、極大点及び極小点の総称である。
【００２５】
半導体基板としては、一般的にＮ型半導体基板及びＰ型半導体基板が用いられるが、不純物を含まない半導体基板等を用いることもできる。通常、Ｎ型半導体基板としては、Ｎ型不純物を含むシリコン基板が用いられ、Ｐ型半導体基板としては、Ｐ型不純物として含むシリコン基板が用いられる。Ｐ型不純物やＮ型不純物を含むゲルマニウム基板等を用いることもできる。
【００２６】
Ｐ型不純物としては、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）が例示できる。また、Ｎ型不純物としては、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）が例示できる。
【００２７】
「第１導電型の第１不純物」は、第１導電型である１種類の物質よりなる不純物であってもよいし、第１導電型である複数種の物質よりなる不純物であってもよい。「第１導電型の第１不純物」も、第１導電型である１種類の物質よりなる不純物であってもよいし、第１導電型である複数種の物質よりなる不純物であってもよい。また、第１不純物を第２不純物は、同一不純物であっても異なる不純物であってもよい。
【００２８】
「第１導電型の第１不純物拡散層」及び「第１導電型の第２不純物拡散層」は、その導電型が第１導電型である限りにおいて、第１導電型の不純物のみを含む構成であってもよいし、第１導電型の不純物を第２導電型の不純物より優位に含む構成であってもよい。また、「第２導電型のチャネル層」は、第２導電型の不純物のみを含む構成であってもよいし、第２導電型の不純物を第１導電型の不純物より優位に含む構成であってもよい。
【００２９】
第１導電体及び第２導電体は、金属からなる電極や配線又は導電率の高い半導体からなる電極や配線を意味する。また、ゲート絶縁膜としては、シリコン酸化膜や窒化シリコン膜等が挙げられる。
【００３０】
また、本発明に係る半導体装置は、更に、第１不純物拡散層に形成された、第１不純物拡散層より第１導電型の不純物の濃度が高い第１導電型の第３不純物拡散層と、第２不純物拡散層に形成された、第２不純物拡散層より第２導電型の不純物の濃度が高い第２導電型の第４不純物拡散層とを備えたＬＤＤ構造とすることもできる。この構成であれば、ＬＤＤ構造でない半導体装置に比べて、更に、オフ耐電圧及び駆動能力を向上させることができる。ＬＤＤ構造を有する半導体装置の場合、第１不純物拡散層と第１導電体とは第３不純物拡散層を介して電気的に接続され、かつ、第２不純物拡散層と第２導電体とは第４不純物拡散層を介して電気的に接続される。つまり、ＬＤＤ構造の半導体装置の場合、第１不純物拡散層と第２不純物拡散層が低濃度領域（ＬＤＤ領域）に対応し、第３不純物拡散層と第４不純物拡散層がソース／ドレイン領域に対応する。
【００３１】
また、本発明に係る半導体装置は、チャネル層並びにチャネル層と第１不純物拡散層との境界部及びチャネル層と第２不純物拡散層との境界部を覆うように形成されたゲート電極を備えるオーバーラップ構造とすることができる。この構成であれば、駆動能力を向上できると共にオフ耐電圧を更に向上させることができる。
【００３２】
次に、本発明に係る半導体装置の製造方法について詳細に説明する。本発明の半導体装置の製造方法は、半導体基板上に素子領域と素子分離領域とを形成する工程と、素子領域内の半導体基板上にゲート絶縁膜を形成する工程と、半導体基板に第１導電型である不純物イオンを注入して、互いに離隔した第１不純物注入層と第２不純物注入層とを素子領域内に形成する第１注入工程と、第１不純物注入層に注入された不純物イオン及び第２不純物注入層に注入された不純物イオンを活性化する工程と、素子領域内の前記ゲート絶縁膜上にゲート電極を形成する工程と、第１不純物注入層に電気的に接続される第１導電体及び第２不純物注入層に電気的に接続される第２導電体を形成する工程とを含む。ただし、第１注入工程で、第１不純物注入層及び第２不純物注入層の各々を、イオン注入の中心深さを互いに異ならせた少なくとも３回のイオン注入によって形成する。
【００３３】
まず、本発明の特徴部分である第１注入工程について説明する。第１注入工程においては、第１不純物注入層と第２不純物注入層とを同時に形成してもよいし、個別に順次形成してもよい。また、第１注入工程において少なくとも３回行うイオン注入では、不純物イオンとして、すべてのイオン注入で同一物質を注入してもよいし、また、イオン注入ごとに異なる物質を注入してもよい。ただし、各回のイオン注入において注入される物質の導電型は同一とする。
【００３４】
第１注入工程における「中心深さ」は、各イオン注入の濃度分布において最大濃度（ピーク濃度）となる深さを意味する。各回のイオン注入における中心深さは、注入するイオンの種類、注入エネルギー及び注入角度を選択することによって制御できる。すべてのイオン注入で同一不純物イオンを注入する場合には、各イオン注入における注入エネルギーのみを異ならせることによって中心深さを変化させてもよい。なお、全てのイオン注入で同一不純物イオンを略垂直方向から注入する場合、中心深さと投影飛程とは同義である。
【００３５】
深さ方向の不純物濃度が均一な不純物拡散層を３回以上のイオン注入により形成する方法について詳細に説明する。説明の便宜のため、３回以上行うイオン注入を、中心深さの小さい順番に第１イオン注入、・・・、第Ｎイオン注入と称する。なお、第１注入工程におけるイオン注入の順序を決定するものではないことに注意を要する。また、第ｋイオン注入における中心深さ、標準偏差（分散）及び中心深さにおける濃度をそれぞれＲｋ、ΔＲｋ及びＣｋとする。
【００３６】
第１イオン注入及び第２イオン注入において、Ｒ２−Ｒ１とΔＲ２＋ΔＲ１とが略同一であり、かつＣ１とＣ２とが略同一である場合が好ましい。この場合、表面側における深さ方向の不純物濃度分布を略均一とすることができる。また、一般的には、１以上Ｎ−２以下を満たす任意のｋに対してＲｋ＋１−ＲｋとΔＲｋ＋１＋ΔＲｋとが略同一であり、かつＣ１〜ＣＮ−１がすべて略同一である場合が好ましい。この場合、表面側における濃度分布を略均一とすることができ、かつイオン注入回数を最少回数とすることができる。また、１以上Ｎ−１以下を満たす任意のｋに対してＲｋ＋１−ＲｋとΔＲｋ＋１＋ΔＲｋとが略同一であり、かつＣ１〜ＣＮ−１がすべて略同一である場合であってもよい。
【００３７】
なお、１以上Ｎ−１以下を満たす任意のｋに対してＲｋ＋１−ＲｋとΔＲｋ＋１＋ΔＲｋとが略同一である条件は、各イオン注入における注入エネルギーを等間隔に設定することを意味するものではないことに注意を要する。また、Ｃｋ〜Ｃｋ＋１がすべて略同一である条件は、各イオン注入のドーズ量を略均一にすることを意味するものではないことに注意を要する。
【００３８】
上記の第１注入工程を行えば、第１不純物注入層における深さ方向の不純物濃度及び第２不純物注入層における深さ方向の不純物濃度を概ね均一に調整することができる。したがって、２回のイオン注入を行った場合と耐電圧を同一にする条件のもとで、従来の半導体装置に比べて駆動性に優れた半導体装置を製造することができる。また、第１不純物注入層及び第２不純物注入層における総ドーズ量を同一にする条件のもとで、２回のイオン注入を行った場合に比べて、耐電圧が高くかつ駆動性に優れた半導体装置を製造することもできる。
【００３９】
以下に、半導体装置の一例としてＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ−Ｄｏｒａｉｎ）構造を有するＭＩＳ型トランジスタを用いて、より具体的に図１及び図２を参照しながら説明する。なお、Ｎ型半導体基板に形成されたＰＮＰ型トランジスタの場合について説明する。図１は、ＬＤＤ領域を有するＭＩＳ型トランジスタの一例を示す模式的な断面図であり、図２は、ＬＤＤ領域を有するＭＩＳ型トランジスタの製造方法の一例を説明するための模式的な製造工程断面図である。
【００４０】
まず、図２（ａ）に示すように、予め準備されたＮ型半導体基板であるリンを含むＮ型シリコン基板１（リン濃度：１×１０１５〜５×１０１５ｃｍ−３（ｉｏｎｓ／ｃｍ３））に、Ｎ型不純物イオンとしてリンイオン（Ｐ−）を注入して、チャネル領域となるＮ型のチャネル層２を形成する。選択的な領域にチャネル層２を形成するためには、公知のフォトリソグラフィ技術を援用することができる。リンイオン（Ｐ−）の注入条件としては、注入エネルギーは１００〜２００ｋｅＶが好ましく、またドーズ量は１×１０１２〜１×１０１３ｃｍ−２（ｉｏｎｓ／ｃｍ２）が好ましい。
【００４１】
次に、図２（ｂ）に示すように、素子分離膜（フィールド膜）としてシリコン酸化膜３を形成して、素子領域（アクティブ領域）を区画化する。なお、素子分離膜３の形成には、公知のいかなる技術を用いてもよい。シリコン酸化膜３の膜厚は、３００〜６００ｎｍであることが好ましい。
【００４２】
また、図２（ｂ）に示すように、素子領域にゲート絶縁膜としてシリコン酸化膜４を形成する。なお、シリコン酸化膜４の形成には、公知のいかなる技術を用いてもよい。シリコン酸化膜３の膜厚は、５〜１００ｎｍであることが好ましい。
【００４３】
次に、図２（ｃ）に示すように、Ｐ型の不純物イオンとしてホウ素イオン（Ｂ＋）を用いて第１回目のイオン注入を行う。図２（ｃ）中の破線Ｌ１は第１回目のイオン注入における中心深さを示す。図２（ｃ）においては、閾値電圧の調整のためチャネル層にもホウ素イオンを注入してチャネルドープ層を形成したが、チャネルドープ層を形成する工程を第１回目のイオン注入とは別に行ってもよい。例えば、第１回目のイオン注入前、又は下述の第３回目のイオン注入後に、公知のフォトリソグラフィ技術を用いてチャネル層以外をレジスト膜でマスクした後、所望の注入条件でイオン注入を行えばよい。
【００４４】
次に、図２（ｄ）に示すように、公知のフォトリソグラフィ技術を用いてチャネル領域となるチャネル層をレジスト膜２０でマスクした後、注入エネルギーを順次大きくして第２回目及び第３回目のイオン注入を行い、低濃度拡散領域を形成することとなるＰ型の第１不純物注入層５及びＰ型の第２不純物注入層１５を形成する。図２（ｄ）中の破線Ｌ２及び破線Ｌ３は、それぞれ第２回目のイオン注入及び第３回目のイオン注入における中心深さを示す。なお、所定の領域に第１不純物注入層５及び第２不純物注入層１５を形成するためには、公知のフォトリソグラフィ技術を援用することができる。本工程については上記において詳細に説明したため、ここでの注入条件の説明は省略する。
【００４５】
上記においては注入エネルギーを大きくする順序で３回のイオン注入を行ったが、一般的に順序は任意であってもよい。ただし、チャネルドープ層を上記の如く同時に形成する場合であれば、第１回目のイオン注入としてチャネルドープに適した注入エネルギーのイオン注入を行うことが好ましい。
【００４６】
次に、図２（ｅ）に示すように、チャネル層２の上方にゲート電極を形成する。所定の領域にゲート電極６を形成するためは、公知のフォトリソグラフィ技術及び公知のエッチング技術を用いることができる。図２（ｄ）には、ゲート電極６が、チャネル層２と共に、チャネル層２と第１不純物注入層５との境界部及びチャネル層２と第２不純物注入層１５との境界部を覆う構成（オーバーラップ構造）を示したが、チャネル層２の一部のみ又は全部のみを覆う構成であってもよい。ゲート電極６の材料としては、不純物のドープされた多結晶シリコン等が挙げられる。
【００４７】
また、図２（ｅ）に示すように、ＣＶＤ法等を適用して絶縁膜として酸化シリコン膜を形成した後、全面異方性エッチング技術を適用して、ゲート電極６の側壁にサイドウォール７を形成する。酸化シリコン膜の膜厚は１００〜３００ｎｍであることが好ましく、この場合、形成されるサイドウォール７の幅は、０．１μｍ〜０．３μｍとなる。
【００４８】
次に、図２（ｆ）に示すように、Ｎ型の不純物イオンとしてホウ素イオン（Ｂ）を注入して、ソース領域及びドレイン領域となる第３不純物注入層８及び第４不純物注入層１８を形成する。第３不純物注入層８及び第４不純物注入層１８は、ゲート電極６及びサイドウォール７をマスクとし用いて、セルフアラインメント方式で形成できる。第３不純物注入層８及び第４不純物注入層１８の不純物濃度は、１×１０２０〜１×１０２１ｃｍ−３（ｉｏｎｓ／ｃｍ３）であることが好ましい。セルフアラインメント方式ではなく、別途フォトリソグラフィ技術を援用して、ノンセルフアラインメント方式で第３不純物注入層８及び第４不純物注入層１８を同時に又は順次に形成してもよい。
【００４９】
次に、注入された各不純物を活性化させるために必要な処理温度及び処理時間で熱処理を行う。これにより、不純物注入層５、１５、８、１８は、それぞれ所定の導電型及び所定の導電率を有する不純物拡散層１０５、１１５、１０８、１１８となる。ここに、処理温度としては８００〜１０００℃が好ましく、処理時間としては１〜３００分が好ましい。
【００５０】
最後に、ＣＶＤ法等を適用して層間絶縁膜１０を形成する。形成された層間絶縁膜１０に、第３不純物注入層８に至る第１コンタクトホール及び第４不純物注入層１８に至る第２コンタクトホールを形成する。その後、第１コンタクトホールに第１導電体としてソース電極９及び第２コンタクトホールに第２導電体としてドレイン電極１９とを形成する。これらの工程を経て、図１に示されたように、Ｎ型半導体基板にＬＤＤ構造のＰチャネル型のトランジスタが形成できる。
【００５１】
以下に、従来の如く２回のイオン注入を行った場合と３回のイオン注入を行った場合における不純物拡散層の濃度分布について、図３及び図４参照しながら説明する。図３は、注入条件を整合させて、３回のイオン注入を行った場合の典型的な不純物濃度分布を示すグラフ図である。図４は、イオン注入条件を整合させて、２回のイオン注入を行った場合の不純物の典型的な深さ方向の濃度分布を示すグラフ図である。横軸及び縦軸はそれぞれ深さ及び不純物濃度を示す。ここに、縦軸の不純物濃度は対数目盛りで表示されていることに注意を要する。また、深さは、基板の表層に設けられた酸化膜の表面を基準（深さが０μｍ）としていることに注意を要する。
【００５２】
図３及び図４に示された不純物濃度分布の各々は、ＬＳＳ理論に基づくシミュレーション（コード：ＴＳＵＰＲＥＭ）の結果である。図３及び図４に示された各不純物濃度分布を計算するにあたり、イオン注入条件は、不純物注入層の接合深さが略０．８μｍであり、最大値が略同一の値となるように選択されている。ここに、図３及び図４の不純物濃度分布のシミュレーションにおけるイオン注入条件は、それぞれ、下記実施例１及び下記比較例１における半導体装置の製造に用いたイオン注入条件と同一条件に設定されている。
【００５３】
図３と図４とを比較すると、図３には良好な不純物濃度分布関数が示されているが、図４には不純物濃度関数の深さ０．２μｍあたりに極小値を有することが示されている。図４において、この極小点をなくすために中心深さの浅い方のイオン注入における注入エネルギーを大きくすれば、表面側における不純物濃度が急激に低下し、高い駆動能力を確保することはできない。また、中心深さの深い方のイオン注入における注入エネルギーを小さくすれば、接合深さが浅くなり、高いオフ耐電圧を確保することはできない。つまり、図４は、イオン注入を２回に分けても、オフ耐電圧及び駆動能力の高いトランジスタを形成することはできないことを示している。
【００５４】
上記の如く３回のイオン注入によって形成された第１不純物拡散層５及び第２拡散層１５を備えたチャネル長が１〜３μｍの半導体装置は、２回のイオン注入によって形成された第１不純物拡散層及び第２不純物拡散層を備えた半導体装置に比べて、オフ耐電圧が同一となるように製造した場合、オン抵抗を１５％程度低減させ、かつ飽和電流を３０％程度増加させる改善ができる。
【００５５】
また、上記においては３回のイオン注入を行ったが、更に多くの回数のイオン注入を行えば、容易にオフ耐電圧を向上させることができる。
【００５６】
（実施例１）
本実施例１における半導体装置を、上記実施の形態において詳細に説明したＮ型半導体基板に形成されたＰチャネル型トランジスタと同様の製造方法によって製造した。
【００５７】
チャネル領域となるチャネル層２は、Ｐ型の不純物としてリンイオン（Ｐ−）を用いて、注入エネルギー１８０ｋｅＶ、ドーズ量１．５×１０１３ｃｍ−２（ｉｏｎｓ／ｃｍ２）の条件で形成した。素子分離膜３としては、膜厚３００〜６００ｎｍの酸化シリコン膜を形成した。ゲート絶縁膜としては、膜厚５〜１００ｎｍの酸化シリコン膜を形成した。
【００５８】
第１回目のイオン注入として、ホウ素イオン（Ｂ＋）を注入エネルギー３０ｋｅＶ及びドーズ量３×１０１２ｃｍ−２（ｉｏｎｓ／ｃｍ２）の条件で注入した。このとき同時に、チャネル層にも閾値電圧を調整する目的を兼ねて、イオン注入を行った。このイオン注入における中心深さ（投影飛程）は０．２μｍであり、標準偏差は０．０５μｍであった。次に、第２回目のイオン注入としてホウ素イオン（Ｂ＋）を注入エネルギー８０ｋｅＶ及びドーズ量４×１０１２ｃｍ−２（ｉｏｎｓ／ｃｍ２）の条件で注入した。このイオン注入における中心深さ（投影飛程）は０．３μｍであり、標準偏差は０．０７μｍであった。次に、第３回目のイオン注入としてホウ素イオン（Ｂ＋）を注入エネルギー１６０ｋｅＶ及びドーズ量１×１０１３ｃｍ−２（ｉｏｎｓ／ｃｍ２）の条件で注入した。このイオン注入における中心深さ（投影飛程）は０．５μｍであり、標準偏差は０．１μｍであった。ここに、上記の各回のイオン注入におけるピーク濃度の比は、Ｃ１：Ｃ２：Ｃ３＝６０：５８：１００であった。
【００５９】
ゲート電極６としては、膜厚２００〜５００ｎｍの不純物のドープされた多結晶シリコン膜を、第１不純物注入層５及び第２不純物注入層１５の各々に０．５μｍ程度重なるように形成した。サイドウォールは、ＣＶＤ法を適用して形成された酸化シリコン膜に対して全面異方性エッチングを行って形成した。
【００６０】
第３不純物注入層８及び第４不純物注入層１８は、その濃度が１×１０２０ｃｍ−３（ｉｏｎｓ／ｃｍ３）となるように、ホウ素イオン（Ｂ＋）を注入することによって形成した。なお、公知のフォトリソグラフィ技術を援用した。
【００６１】
注入された各不純物を活性化させるためには、窒素ガス雰囲気下で、処理温度９００℃、処理時間１０分の熱処理を行った。
【００６２】
第１コンタクトホール及び第２コンタクトホールを形成した後に、第１導電体（ソース電極）９及び第２導電体（ドレイン電極）１９をＡｌ−Ｃｕ（アルミニウムと銅の合金）で形成した。
【００６３】
本実施例に係る半導体装置は、オン抵抗が３４０Ωで、飽和電流が３６０μＡ／μｍで、オフ耐電圧が２７Ｖであった。
【００６４】
（比較例１）
上記実施例における第１注入工程以外はまったく同一にして、比較例１に係るトランジスタを製造した。以下に本比較例に係る第１注入工程及びチャネルドーピングを行う工程について説明する。
【００６５】
チャネルドーピングを行う工程においては、公知のフォトリソグラフィ技術を用いてチャネル領域となる不純物注入層以外をレジスト膜でマスクした後、Ｎ型不純物であるホウ素イオン（Ｂ＋）を注入エネルギー３０ｋｅＶ及びドーズ量４×１０１２ｃｍ−２（ｉｏｎｓ／ｃｍ２）の条件でチャネル層にのみ注入した。その後、レジスト膜を除去する。このイオン注入は、第１不純物注入層及び第２不純物注入層を形成するためのイオン注入ではないことに注意を要する。
【００６６】
第１注入工程においては、まず、公知のフォトリソグラフィ技術を用いてチャネル領域となる不純物注入層と素子分離膜とをレジスト膜でマスクした後、第１回目のイオン注入としてホウ素イオン（Ｂ＋）を注入エネルギー１６０ｋｅＶ及びドーズ量１×１０１３ｃｍ−２（ｉｏｎｓ／ｃｍ２）の条件で注入した。このイオン注入における中心深さ（投影飛程）は０．５μｍであり、標準偏差は０．１μｍであった。
【００６７】
次に、第２回目のイオン注入としてホウ素イオン（Ｂ＋）を注入エネルギー３０ｋｅＶ及びドーズ量４×１０１２ｃｍ−２（ｉｏｎｓ／ｃｍ２）の条件で注入した。このイオン注入における中心深さ（投影飛程）は０．２μｍであり、標準偏差は０．０５μｍであった。最後に、マスクとして用いたレジスト膜を除去した。ここに、上記の各回のイオン注入におけるピーク濃度の比は、Ｃ１：Ｃ２＝１００：６０であった。
【００６８】
本比較例に係る半導体装置は、オン抵抗が４００Ωで、飽和電流が２７０μＡ／μｍで、オフ耐電圧が２７Ｖであった。
【００６９】
【発明の効果】
以上で説明したように、本発明の半導体装置では、第１不純物拡散層における第１不純物の深さ方向の濃度分布関数及び第２不純物拡散層における第２不純物の深さ方向の濃度分布関数の各々が略均一な濃度分布である構造を採用する。この構造であると、オフ耐電圧が高く、駆動能力にも優れた半導体装置を実現することができる。
【００７０】
また、本発明では、上記半導体装置が第１不純物拡散層よりも不純物濃度の高い第３不純物拡散層と第２不純物拡散層よりも不純物濃度の高い第４不純物拡散層とを更に備えたＬＤＤ構造を採用する。この構造であると、更にオフ耐電圧が高く、駆動能力も更に優れた半導体装置を実現することができる。
【００７１】
また、本発明では、第１不純物拡散層及び第２不純物拡散層の各々の接合深さを０．３〜１．０μｍの範囲の一定深さとし、この条件下で、第１不純物拡散層における第１不純物の深さ方向の濃度分布関数及び第２不純物拡散層における第２不純物の深さ方向の濃度分布関数の各々が、それぞれ、第１不純物拡散層及び第２不純物拡散層の表面から接合深さの略９０％までの範囲において略均一である構造を採用する。この構造であると、オフ耐電圧が高く、駆動能力にも優れた半導体装置をより確実に実現することができる。
【００７２】
また、本発明では、第１不純物拡散層及び第２不純物拡散層の各々の接合深さを０．３〜１．０μｍの範囲の一定深さとし、この条件下で、第１不純物拡散層における第１不純物の深さ方向の濃度分布関数及び第２不純物拡散層における第２不純物の深さ方向の濃度分布関数の各々が２つ以上の極値点を有しない均一な濃度分布である構造を採用する。この構造であると、オフ耐電圧が高く、駆動能力にも優れた半導体装置をより確実に実現することができる。
【００７３】
また、本発明の製造方法では、上記構成の半導体装置を、第１不純物注入層及び第２不純物注入層の各々に対して、イオン注入の中心深さを互いに異ならせた少なくとも３回のイオン注入を行う方法によって実現する。この製造方法であると、新たな製造装置等を導入することなく簡便かつ低コストでもって、オフ耐電圧が高く、かつ駆動能力にも優れた半導体装置を製造することができる。
【図面の簡単な説明】
【図１】図１は、実施の形態に係る半導体装置の一例を示す模式的な断面図である。
【図２】図２は、実施の形態に係る半導体装置の製造方法の一例を示す模式的な工程断面図であって、図２（ａ）がチャネル層の形成を説明するための工程断面図であり、図２（ｂ）が素子分離膜及びゲート絶縁膜の形成を説明するための工程断面図であり、図２（ｃ）が第１回目のイオン注入を説明するための工程断面図であり、図２（ｄ）が第２回目及び第３回目のイオン注入を説明するための工程断面図であり、図２（ｅ）がゲート電極及びサイドウォールの形成を説明するための工程断面図であり、図２（ｆ）が第３不純物注入層及び第４不純物注入層の形成を説明するための工程断面図である。
【図３】図３は、３回のイオン注入を行った場合の不純物の典型的な深さ方向の濃度分布を示すグラフ図である。
【図４】図４は、２回のイオン注入を行った場合の不純物の典型的な深さ方向の濃度分布を示すグラフ図である。
【図５】従来の高電圧トランジスタを示す模式的な断面図である。
【符号の説明】
１      Ｎ型シリコン基板
２      チャネル層
３      シリコン酸化膜
４      シリコン酸化膜
５      第１不純物注入層
６      ゲート電極
７      サイドウォール
８      第３不純物注入層
９      第１導電体（ソース電極）
１０    層間絶縁膜
１５    第２不純物注入層
１８    第４不純物注入層
１９    第２導電体（ドレイン電極）
２０    レジスト膜
３１    Ｐ型半導体基板
３３    ドリフト層
３６    フィールド膜
３７    ゲート酸化膜
３８    ゲート電極
４０    サイドウォール
４１    ソースドレイン不純物拡散領域
１０５  第１不純物拡散層
１０８  第３不純物拡散層
１１５  第２不純物拡散層
１１８  第４不純物拡散層
【図１】
2004165468.tif 000003
【図２】
2004165468.tif 000004
【図３】
2004165468.tif 000005
【図４】
2004165468.tif 000006
【図５】
2004165468.tif 000007