(57)【要約】【課題】製造時にトランジスタの特性にばらつきが生じた場合であっても、ミラー電流の誤差を防止するＡＭＯＬＥＤ用のデータドライバデータドライバを提供する。【解決手段】データドライバ２は、ＡＭＯＬＥＤの全画素を駆動して発光させるためのディジタル電圧信号２０８をアナログ電流信号２１８に変換するコンバータ１０９を複数備える。各コンバータ２０９は、２種類の制御信号を入力してミラー電流信号を生成する複数の電流ミラー素子を有する。２種類の制御信号を使用することによって、電流ミラー素子に使用されているトランジスタ製造時の特性にばらつきが生じた場合であっても、ミラー電流信号が一定に保たれる。【選択図】  図３
2004252404.tif 000002
【特許請求の範囲】
【請求項１】
Ｎビットの第１制御信号を供給するように構成されている第１シフトレジスタと、
前記第１制御信号に応答してＮ個のＭビットディジタル電圧信号を蓄積するように構成されているデータレジスタと、
許可信号に応答して前記Ｎ個のディジタル電圧信号を受信及び送信するように構成されているデータラッチと、
（Ｍ＋ｌ）ビットの第２制御信号を供給するように構成されている第２シフトレジスタと、
Ｎ個のコンバータとを備える、アクティブマトリックス型有機発光ディスプレイ用のデータドライバであって、前記Ｎ個のコンバータの各々は、
前記第２制御信号の先頭のＭビットに各々応答して、Ｍ個の第１ミラー電流を各々生成するように構成されているＭ個の第１素子と、
前記第２制御信号の最終ビット及び前記Ｍ個の第１ミラー電流に応答して、前記Ｎ個のディジタル電圧信号のいずれか１つをアナログ電流信号に変換するように構成されているＭ個の第２素子とを備えるデータドライバ。
【請求項２】
前記データラッチが前記データレジスタから前記Ｎ個のディジタル電圧信号を全て受信した後に、前記Ｎ個のコンバータに前記Ｎ個のディジタル電圧信号を各々送信するために、前記許可信号によって前記データラッチが使用可能となる、請求項１に記載のデータドライバ。
【請求項３】
前記データドライバは、前記Ｍ個の第１素子にＭ個の異なる参照電流を供給して前記Ｍ個の第１ミラー電流を生成させるために、少なくともＭ個の出力を有する電流源をさらに備える、請求項１に記載のデータドライバ。
【請求項４】
前記各コンバータは高レベル電圧源及び低レベル電圧源をさらに備え、前記Ｍ個の第１素子の各々は、
第１端子、第２端子、及びゲートを有する第１トランジスタと、
第１端子、第２端子、及びゲートを有する第２トランジスタと、
第１端子、第２端子、及びゲートを有する第３トランジスタと、
第１端子及び第２端子を有する第１コンデンサとからなり、
前記第１トランジスタのゲートは前記第２制御信号の先頭のＭビットのいずれか１つを入力するように構成され、前記第１トランジスタの第２端子は前記Ｍ個の出力のいずれか１つと接続され、前記第１トランジスタの第１端子は前記第２トランジスタの第１端子及び前記第３トランジスタの第２端子と各々接続され、前記第２トランジスタのゲートは前記第１トランジスタのゲートと接続され、前記第２トランジスタの第２端子は前記第３トランジスタのゲート及び前記第１コンデンサの第２端子と各々接続され、前記第１コンデンサの第１端子は前記第３トランジスタの第１端子及び前記高レベル電圧源と各々接続されている、請求項３に記載のデータドライバ。
【請求項５】
前記各Ｍ個の第２素子は、
第１端子、第２端子、及びゲートを有する第４トランジスタと、
第１端子、第２端子、及びゲートを有する第５トランジスタと、
第１端子、第２端子、及びゲートを有する第６トランジスタと、
第１端子、第２端子、及びゲートを有する第７トランジスタと、
第１端子及び第２端子を有する第２コンデンサとを備え、
前記第４トランジスタのゲートは前記第２制御信号の最終ビットを入力するように構成され、前記第４トランジスタの第２端子は前記第３トランジスタの第２端子と接続され、前記第４トランジスタの第１端子は前記第５トランジスタの第１端子及び前記第６トランジスタの第２端子と各々接続され、前記第５トランジスタのゲートは前記第４トランジスタのゲートと接続され、前記第５トランジスタの第２端子は前記第６トランジスタのゲート及び前記第２コンデンサの第２端子と各々接続され、前記第２コンデンサの第１端子は前記第６トランジスタの第１端子及び前記低レベル電圧源と各々接続され、前記第７トランジスタの第１端子は前記第６トランジスタの第２端子と接続され、前記第７トランジスタのゲートは前記Ｍビットディジタル電圧信号のいずれか１つを入力するように構成されている、請求項４に記載のデータドライバ。
【請求項６】
前記第７トランジスタの第２端子は共通接続点と各々接続され、かつ前記共通接続点を流れる電流の合計が前記アナログ電流信号である、請求項５に記載のデータドライバ。
【請求項７】
第１制御信号及び第２制御信号に応答して、Ｎ個のＭビットディジタル電圧信号をアナログ電流信号に変換するためのディジタル電圧−アナログ電流コンバータであって、
前記第１制御信号に応答して、Ｍ個の第１ミラー電流を各々生成するように構成されているＭ個の第１素子と、
前記第２制御信号と前記Ｍ個の第１ミラー電流とに応答して、前記ディジタル電圧信号を前記アナログ電流信号に変換するように構成されているＭ個の第２素子とを備えるディジタル電圧−アナログ電流コンバータ。
【請求項８】
前記Ｍ個の第１素子にＭ個の異なる参照電流を供給して前記Ｍ個の第１ミラー電流を生成させるために、少なくともＭ個の出力を有する電流源と、
高レベル電圧源と、
低レベル電圧源とをさらに有する、請求項７に記載のディジタル電圧−アナログ電流コンバータ。
【請求項９】
前記Ｍ個の第１素子の各々は、
第１端子、第２端子、及びゲートを有する第１トランジスタと、
第１端子、第２端子、及びゲートを有する第２トランジスタと、
第１端子、第２端子、及びゲートを有する第３トランジスタと、
第１端子及び第２端子を有する第１コンデンサとを備え、
前記第１トランジスタのゲートは前記第１制御信号を入力するように構成され、前記第１トランジスタの第２端子は前記Ｍ個の出力のいずれか１つと接続され、前記第１トランジスタの第１端子は前記第２トランジスタの第１端子及び前記第３トランジスタの第２端子と各々接続され、前記第２トランジスタのゲートは前記第１トランジスタのゲートと接続され、前記第２トランジスタの第２端子は前記第３トランジスタのゲート及び前記第１コンデンサの第２端子と各々接続され、前記第１コンデンサの第１端子は前記第３トランジスタの第１端子及び前記高レベル電圧源と各々接続されている、請求項８に記載のディジタル電圧−アナログ電流コンバータ。
【請求項１０】
前記Ｍ個の第２素子の各々は、
第１端子、第２端子、及びゲートを有する第４トランジスタと、
第１端子、第２端子、及びゲートを有する第５トランジスタと、
第１端子、第２端子、及びゲートを有する第６トランジスタと、
第１端子、第２端子、及びゲートを有する第７トランジスタと、
第１端子及び第２端子を有する第２コンデンサとを備え、
前記第４トランジスタのゲートは前記第２制御信号を入力するように構成され、前記第４トランジスタの第２端子は前記第３トランジスタの第２端子と接続され、前記第４トランジスタの第１端子は前記第５トランジスタの第１端子及び前記第６トランジスタの第２端子と各々接続され、前記第５トランジスタのゲートは前記第４トランジスタのゲートと接続され、前記第５トランジスタの第２端子は前記第６トランジスタのゲート及び前記第２コンデンサの第２端子と各々接続され、前記第２コンデンサの第１端子は前記第６トランジスタの第１端子及び前記低レベル電圧源と各々接続され、前記第７トランジスタの前記第１端子は前記第６トランジスタの第２端子と接続され、前記第７トランジスタのゲートは前記Ｍビットディジタル電圧信号のいずれか１つを入力するように構成されている、請求項９に記載のディジタル電圧−アナログ電流コンバータ。
【請求項１１】
前記第７トランジスタの第２端子は共通接続点と各々接続され、かつ前記共通接続点を流れる電流の合計が前記アナログ電流信号である、請求項１０に記載のディジタル電圧−アナログ電流コンバータ。
【請求項１２】
参照電流を供給するように構成されている電流源と、
高レベル電圧源と、
低レベル電圧源と、
第１制御信号と、
第２制御信号と、
第１端子、第２端子、及びゲートを有する第１トランジスタと、
第１端子、第２端子、及びゲートを有する第２トランジスタと、
第１端子、第２端子、及びゲートを有する第３トランジスタと、
第１端子、第２端子、及びゲートを有する第４トランジスタと、
第１端子、第２端子、及びゲートを有する第５トランジスタと、
第１端子、第２端子、及びゲートを有する第６トランジスタと、
第１端子、第２端子、及びゲートを有する第７トランジスタと、
第１端子及び第２端子を有する第１コンデンサと、
第１端子及び第２端子を有する第２コンデンサとを備える電流ミラー素子であって、
前記第１トランジスタのゲートは前記第１制御信号を入力するように構成され、前記第１トランジスタの第２端子は前記電流源と接続され、前記第１トランジスタの第１端子は前記第２トランジスタの第１端子及び前記第３トランジスタの第２端子と各々接続され、前記第２トランジスタのゲートは前記第１トランジスタのゲートと接続され、前記第２トランジスタの第２端子は前記第３トランジスタのゲート及び前記第１コンデンサの第２端子と各々接続され、前記第１コンデンサの第１端子は前記第３トランジスタの第１端子及び前記高レベル電圧源と各々接続され、前記第４トランジスタのゲートは前記第２制御信号を入力するように構成され、前記第４トランジスタの第２端子は前記第３トランジスタの第２端子と接続され、前記第４トランジスタの第１端子は前記第５トランジスタの第１端子及び前記第６トランジスタの第２端子と各々接続され、前記第５トランジスタのゲートは前記第４トランジスタのゲートと接続され、前記第５トランジスタの第２端子は前記第６トランジスタのゲート及び前記第２コンデンサの第２端子と各々接続され、前記第２コンデンサの第１端子は前記第６トランジスタの第１端子及び前記低レベル電圧源と各々接続され、前記第６トランジスタを流れる電流は前記参照電流とほぼ等しい電流ミラー素子。
【請求項１３】
前記第１制御信号は前記第１トランジスタ及び前記第２トランジスタを使用可又は使用不可にするためのものであり、前記第１トランジスタ及び前記第２トランジスタが使用可のときに、前記第３トランジスタを流れる前記参照電流が前記第１コンデンサに蓄積された第１電圧に変換される、請求項１２に記載の電流ミラー素子。
【請求項１４】
前記第２制御信号は前記第４トランジスタ及び前記第５トランジスタを使用可又は使用不可にするためのものであり、前記第４トランジスタ及び前記第５トランジスタが使用可のときに、前記第１電圧は前記第６トランジスタを介して前記第２コンデンサに蓄積された第２電圧に変換される、請求項１３に記載の電流ミラー素子。
【請求項１５】
前記第４トランジスタ及び前記第５トランジスタが使用不可のときに、前記第２電圧は前記第６トランジスタを流れる電流に変換される、請求項１４に記載の電流ミラー素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディスプレイ内の画素を駆動させて発光させるため、ディジタル電圧信号をアナログ電流信号に変換するように構成されているアクティブマトリックス型有機発光ディスプレイ（ＡＭＯＬＥＤ）用のデータドライバに関する。
【０００２】
【従来の技術】
ＡＭＯＬＥＤの画素はアナログ電流信号によって駆動されるが、これら画素の発光を制御する信号はディジタル電圧信号である。このため、各ＡＭＯＬＥＤは、ディジタル制御電圧信号をアナログ電流信号に変換するデータドライバ（すなわちソースドライバ）を必要とする。
【０００３】
【非特許文献１】
レイジ  ハットリ（Ｒｅｉｊｉ  Ｈａｔｔｏｒｉ  ）他、Ａｎａｌｏｇ−Ｃｉｒｃｕｉｔ  Ｓｉｍｕｌａｔｉｏｎ  ｏｆ  ｔｈｅ  Ｃｕｒｒｅｎｔ−Ｐｒｏｇｒａｍｍｅｄ  Ａｃｔｉｖｅ−Ｍａｔｒｉｘ  Ｐｉｘｅｌ  Ｅｌｅｃｔｒｏｄｅ  Ｃｉｒｃｕｉｔｓ  Ｂａｓｅｄ  ｏｎ  Ｐｏｌｙ−Ｓｉ  ＴＦＴ  ｆｏｒ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙｓ  、ＡＭ−ＬＣＤ  ’０１、２００１年、２２３ページ
【０００４】
【非特許文献２】
ソン  ジョン  ベ（Ｓｕｎｇ  Ｊｏｏｎ  Ｂａｅ  ）他、Ａ  Ｎｏｖｅｌ  Ｐｉｘｅｌ  Ｄｅｓｉｇｎ  ｆｏｒ  ａｎ  Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ  Ｄｉｓｐｌａｙ、２０００  ＳＩＤ、２０００年、３５８ページ
【０００５】
【非特許文献３】
ドーソン（Ｒ．Ｍ．Ａ．  Ｄａｗｓｏｎ  ）他、Ｔｈｅ  Ｉｍｐａｃｔ  ｏｆ  ｔｈｅ  Ｔｒａｎｓｉｅｎｔ  Ｒｅｓｐｏｎｓｅ  ｏｆ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅｓ  ｏｎ  ｔｈｅ  Ｄｅｓｉｇｎ  ｏｆ  Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  ＯＬＥＤ  Ｄｉｓｐｌａｙｓ、ＩＥＤＭ  ９８  、１９９８年、８７５ページ
【０００６】
【非特許文献４】
キムラ（Ｍ．Ｋｉｋｕｒａ）他、Ｌｏｗ−Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−Ｓｉ  ＴＦＴ  Ｄｒｉｖｅｎ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｐｏｌｙｍｅｒ  Ｄｉｓｐｌａｙｓ  ａｎｄ  Ｄｉｇｉｔａｌ  Ｇｒａｙ  Ｓｃａｌｅ  ｆｏｒ  Ｕｎｉｆｏｒｍｉｔｙ、ＩＤＷ  ’９９  、１９９９年、１７１ページ
【０００７】
【非特許文献５】
アベ（Ｋ．  Ａｂｅ）他、Ａ  Ｐｏｌｙ−Ｓｉ  ＴＦＴ  ６−ｂｉｔ  Ｃｕｒｒｅｎｔ  Ｄａｔａ  Ｄｒｉｖｅｒ  ｆｏｒ  Ａｃｔｉｖｅ  ＭＡｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ  Ｄｉｓｐｌａｙｓ  、ＥＵＲＯＤＩＳＰＬＡＹ  ２００２、２００２年、２７９ページ
【０００８】
【非特許文献６】
カズタカ  イヌカイ（Ｋａｚｕｔａｋａ  Ｉｎｕｋａｉ  ）他、４．０−ｉｎ．  ＴＦＴ−ＯＬＥＤ  Ｄｉｓｐｌａｙｓ  ａｎｄ  ａ  Ｎｏｖｅｌ  Ｄｉｇｉｔａｌ  Ｄｒｉｖｉｎｇ  Ｍｅｔｈｏｄ、２０００  ＳＩＤ、２０００年、９２４ページ
【０００９】
【非特許文献７】
レイジ  ハットリ（Ｒｅｉｊｉ  Ｈａｔｔｏｒｉ  ）、Ｄａｔａ−Ｌｉｎｅ  Ｄｒｉｖｅｒ  Ｃｉｒｃｕｉｔｓ  ｆｏｒ  Ｃｕｒｒｅｎｔ−Ｐｒｏｇｒａｍｍｅｄ  Ａｃｔｉｖｅ−Ｍａｔｒｉｘ  ＯＬＥＤ  Ｂａｓｅｄ  ｏｎ  ｐｏｌｙ−Ｓｉ  ＴＦＴｓ  、ＡＭ−ＬＣＤ  ’０２、２００２年、１７ページ
【００１０】
【非特許文献８】
タツヤ  ササオカ（Ｔａｔｓｕｙａ  Ｓａｓａｏｋａ  ）他、Ａ  １３．０−ｉｎｃｈ  ＡＭ−ＯＬＥＤ  Ｄｉｓｐｌａｙ  ｗｉｔｈ  Ｔｏｐ  Ｅｍｉｔｔｉｎｇ  Ｓｔｒｕｃｔｕｒｅ  ａｎｄ  Ａｄａｐｔｉｖｅ  Ｃｕｒｒｅｎｔ  Ｍｏｄｅ  Ｐｒｏｇｒａｍｍｅｄ  Ｐｉｘｅｌ  Ｃｉｒｃｕｉｔ  （ＴＡＣ）、２００１  ＳＩＤ、２００１年、３８４ページ
【００１１】
【非特許文献９】
ハンター（Ｉ．Ｍ．  Ｈｕｎｔｅｒ  ）、Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ａｄｄｒｅｓｓｉｎｇ  ｏｆ  Ｐｏｌｙｍｅｒ  Ｌｉｇｈｔ  Ｄｉｏｄｅｓ  Ｕｓｉｎｇ  Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ  Ｓｉｌｉｃｏｎ  ＴＦＴｓ、ＡＭ−ＬＣＤ  ２０００  、２０００年、２４９ページ
【００１２】
【発明が解決しようとする課題】
図１に、先行技術によるデータドライバ１を示す。本図に記載のとおり、データドライバ１は、第１シフトレジスタ１０１、データレジスタ１０３、電圧ラッチ１０５、コンバータ１０７、電流ラッチ１０９、電流源１１１、及び第２シフトレジスタ１１３を有する。コンバータ１０７は、画素を駆動して発光させるためのディジタル電圧信号１１０を電圧ラッチ１０５から受信して、電流源１１１から供給される参照電流に基づいてディジタル電圧信号１１０をアナログ電流信号１１２に変換するように構成されている。第２シフトレジスタ１１３は、コンバータ１０７から送信されたアナログ電流信号１１２を蓄積するために、電流ラッチ１０９内の各セルのオン又はオフを切り替えるように構成されている。適切な時間の後に、許可信号１０８によって電流ラッチ１０９が使用可となる。これによって、アナログ電流信号１１２と等しいアナログ電流信号１１４が全てＡＭＯＬＥＤの全画素に到達可能となり、過渡的フレームが表現される。
【００１３】
コンバータ１０７の構成は、基本的には電流ミラーである。図２に、先行技術による電流ミラーの一例を示す。図２において、図１の電流源１１１によって生成された参照電流Ｉｓは、トランジスタＭＰ１を介してＩｐ１、Ｉｐ２、Ｉｐ３などをミラーする。ミラー電流（例えばＩｐ１、Ｉｐ２、Ｉｐ３など）の値は、ＭＰ２，ＭＰ３，ＭＰ４等のアスペクト比、しきい値電圧、及び移動度などの特性によって決まる。トランジスタの製造時に、その特性が理論特性から乖離した場合、ミラー電流Ｉｐ１、Ｉｐ２、Ｉｐ３等の実際の値に誤差が生じることとなる。各階調のバンドが狭いため、誤差は、いかにわずかなものであったとしても、アナログ電流信号によって実際に表現される階調に影響を与える。このため、画素が予期せずに発光することがある。
【００１４】
【課題を解決するための手段】
上記問題点を解決するために、請求項１に記載の発明は、Ｎビットの第１制御信号を供給するように構成されている第１シフトレジスタと、前記第１制御信号に応答してＮ個のＭビットディジタル電圧信号を蓄積するように構成されているデータレジスタと、許可信号に応答して前記Ｎ個のディジタル電圧信号を受信及び送信するように構成されているデータラッチと、（Ｍ＋ｌ）ビットの第２制御信号を供給するように構成されている第２シフトレジスタと、Ｎ個のコンバータとを備える、アクティブマトリックス型有機発光ディスプレイ用データドライバであって、前記Ｎ個のコンバータの各々は、前記第２制御信号の先頭のＭビットに各々応答して、Ｍ個の第１ミラー電流を各々生成するように構成されているＭ個の第１素子と、前記第２制御信号の最終ビット及び前記Ｍ個の第１ミラー電流に応答して、前記Ｎ個のディジタル電圧信号のいずれか１つをアナログ電流信号に変換するように構成されているＭ個の第２素子とを備えることを要旨とする。
【００１５】
請求項２に記載の発明は、請求項１に記載のデータドライバにおいて、前記データラッチが前記データレジスタから前記Ｎ個のディジタル電圧信号を全て受信した後に、前記Ｎ個のコンバータに前記Ｎ個のディジタル電圧信号を各々送信するために、前記許可信号によって前記データラッチが使用可能となる、ことを要旨とする。
【００１６】
請求項３に記載の発明は、請求項１に記載のデータドライバにおいて、前記データドライバは、前記Ｍ個の第１素子にＭ個の異なる参照電流を供給して前記Ｍ個の第１ミラー電流を生成させるために、少なくともＭ個の出力を有する電流源をさらに備える、ことを要旨とする。
【００１７】
請求項４に記載の発明は、請求項３に記載のデータドライバにおいて、前記各コンバータは高レベル電圧源及び低レベル電圧源をさらに備え、前記Ｍ個の第１素子の各々は、第１端子、第２端子、及びゲートを有する第１トランジスタと、第１端子、第２端子、及びゲートを有する第２トランジスタと、第１端子、第２端子、及びゲートを有する第３トランジスタと、第１端子及び第２端子を有する第１コンデンサとからなり、前記第１トランジスタのゲートは前記第２制御信号の先頭のＭビットのいずれか１つを入力するように構成され、前記第１トランジスタの第２端子は前記Ｍ個の出力のいずれか１つと接続され、前記第１トランジスタの第１端子は前記第２トランジスタの第１端子及び前記第３トランジスタの第２端子と各々接続され、前記第２トランジスタのゲートは前記第１トランジスタのゲートと接続され、前記第２トランジスタの第２端子は前記第３トランジスタのゲート及び前記第１コンデンサの第２端子と各々接続され、前記第１コンデンサの第１端子は前記第３トランジスタの第１端子及び前記高レベル電圧源と各々接続されている、ことを要旨とする。
【００１８】
請求項５に記載の発明は、請求項４に記載のデータドライバにおいて、前記各Ｍ個の第２素子は、第１端子、第２端子、及びゲートを有する第４トランジスタと、第１端子、第２端子、及びゲートを有する第５トランジスタと、第１端子、第２端子、及びゲートを有する第６トランジスタと、第１端子、第２端子、及びゲートを有する第７トランジスタと、第１端子及び第２端子を有する第２コンデンサとを備え、前記第４トランジスタのゲートは前記第２制御信号の最終ビットを入力するように構成され、前記第４トランジスタの第２端子は前記第３トランジスタの第２端子と接続され、前記第４トランジスタの第１端子は前記第５トランジスタの第１端子及び前記第６トランジスタの第２端子と各々接続され、前記第５トランジスタのゲートは前記第４トランジスタのゲートと接続され、前記第５トランジスタの第２端子は前記第６トランジスタのゲート及び前記第２コンデンサの第２端子と各々接続され、前記第２コンデンサの第１端子は前記第６トランジスタの第１端子及び前記低レベル電圧源と各々接続され、前記第７トランジスタの第１端子は前記第６トランジスタの第２端子と接続され、前記第７トランジスタのゲートは前記Ｍビットディジタル電圧信号のいずれか１つを入力するように構成されている、ことを要旨とする。
【００１９】
請求項６に記載の発明は、請求項５に記載のデータドライバにおいて、前記第７トランジスタの第２端子は共通接続点と各々接続され、かつ前記共通接続点を流れる電流の合計が前記アナログ電流信号である、ことを要旨とする。
【００２０】
請求項７に記載の発明は、第１制御信号及び第２制御信号に応答して、Ｎ個のＭビットディジタル電圧信号をアナログ電流信号に変換するためのディジタル電圧−アナログ電流コンバータであって、前記第１制御信号に応答して、Ｍ個の第１ミラー電流を各々生成するように構成されているＭ個の第１素子と、前記第２制御信号と前記Ｍ個の第１ミラー電流とに応答して、前記ディジタル電圧信号を前記アナログ電流信号に変換するように構成されているＭ個の第２素子とを備えることを要旨とする。
【００２１】
請求項８に記載の発明は、請求項７に記載のディジタル電圧−アナログ電流コンバータにおいて、前記Ｍ個の第１素子にＭ個の異なる参照電流を供給して前記Ｍ個の第１ミラー電流を生成させるために、少なくともＭ個の出力を有する電流源と、高レベル電圧源と、低レベル電圧源とをさらに有する、ことを要旨とする。
【００２２】
請求項９に記載の発明は、請求項８に記載のディジタル電圧−アナログ電流コンバータにおいて、前記Ｍ個の第１素子の各々は、第１端子、第２端子、及びゲートを有する第１トランジスタと、第１端子、第２端子、及びゲートを有する第２トランジスタと、第１端子、第２端子、及びゲートを有する第３トランジスタと、第１端子及び第２端子を有する第１コンデンサとを備え、前記第１トランジスタのゲートは前記第１制御信号を入力するように構成され、前記第１トランジスタの第２端子は前記Ｍ個の出力のいずれか１つと接続され、前記第１トランジスタの第１端子は前記第２トランジスタの第１端子及び前記第３トランジスタの第２端子と各々接続され、前記第２トランジスタのゲートは前記第１トランジスタのゲートと接続され、前記第２トランジスタの第２端子は前記第３トランジスタのゲート及び前記第１コンデンサの第２端子と各々接続され、前記第１コンデンサの第１端子は前記第３トランジスタの第１端子及び前記高レベル電圧源と各々接続されている、ことを要旨とする。
【００２３】
請求項１０に記載の発明は、請求項９に記載のディジタル電圧−アナログ電流コンバータにおいて、前記Ｍ個の第２素子の各々は、第１端子、第２端子、及びゲートを有する第４トランジスタと、第１端子、第２端子、及びゲートを有する第５トランジスタと、第１端子、第２端子、及びゲートを有する第６トランジスタと、第１端子、第２端子、及びゲートを有する第７トランジスタと、第１端子及び第２端子を有する第２コンデンサとを備え、前記第４トランジスタのゲートは前記第２制御信号を入力するように構成され、前記第４トランジスタの第２端子は前記第３トランジスタの第２端子と接続され、前記第４トランジスタの第１端子は前記第５トランジスタの第１端子及び前記第６トランジスタの第２端子と各々接続され、前記第５トランジスタのゲートは前記第４トランジスタのゲートと接続され、前記第５トランジスタの第２端子は前記第６トランジスタのゲート及び前記第２コンデンサの第２端子と各々接続され、前記第２コンデンサの第１端子は前記第６トランジスタの第１端子及び前記低レベル電圧源と各々接続され、前記第７トランジスタの前記第１端子は前記第６トランジスタの第２端子と接続され、前記第７トランジスタのゲートは前記Ｍビットディジタル電圧信号のいずれか１つを入力するように構成されている、ことを要旨とする。
【００２４】
請求項１１に記載の発明は、請求項１０に記載のディジタル電圧−アナログ電流コンバータにおいて、前記第７トランジスタの第２端子は共通接続点と各々接続され、かつ前記共通接続点を流れる電流の合計が前記アナログ電流信号である、ことを要旨とする。
【００２５】
請求項１２に記載の発明は、参照電流を供給するように構成されている電流源と、高レベル電圧源と、低レベル電圧源と、第１制御信号と、第２制御信号と、第１端子、第２端子、及びゲートを有する第１トランジスタと、第１端子、第２端子、及びゲートを有する第２トランジスタと、第１端子、第２端子、及びゲートを有する第３トランジスタと、第１端子、第２端子、及びゲートを有する第４トランジスタと、第１端子、第２端子、及びゲートを有する第５トランジスタと、第１端子、第２端子、及びゲートを有する第６トランジスタと、第１端子、第２端子、及びゲートを有する第７トランジスタと、第１端子及び第２端子を有する第１コンデンサと、第１端子及び第２端子を有する第２コンデンサとを備える電流ミラー素子であって、前記第１トランジスタのゲートは前記第１制御信号を入力するように構成され、前記第１トランジスタの第２端子は前記電流源と接続され、前記第１トランジスタの第１端子は前記第２トランジスタの第１端子及び前記第３トランジスタの第２端子と各々接続され、前記第２トランジスタのゲートは前記第１トランジスタのゲートと接続され、前記第２トランジスタの第２端子は前記第３トランジスタのゲート及び前記第１コンデンサの第２端子と各々接続され、前記第１コンデンサの第１端子は前記第３トランジスタの第１端子及び前記高レベル電圧源と各々接続され、前記第４トランジスタのゲートは前記第２制御信号を入力することを要旨とする。
【００２６】
請求項１３に記載の発明は、請求項１２に記載の電流ミラー素子において、前記第１制御信号は前記第１トランジスタ及び前記第２トランジスタを使用可又は使用不可にするためのものであり、前記第１トランジスタ及び前記第２トランジスタが使用可のときに、前記第３トランジスタを流れる前記参照電流が前記第１コンデンサに蓄積された第１電圧に変換される、ことを要旨とする。
【００２７】
請求項１４に記載の発明は、請求項１３に記載の電流ミラー素子において、前記第２制御信号は前記第４トランジスタ及び前記第５トランジスタを使用可又は使用不可にするためのものであり、前記第４トランジスタ及び前記第５トランジスタが使用可のときに、前記第１電圧は前記第６トランジスタを介して前記第２コンデンサに蓄積された第２電圧に変換される、ことを要旨とする。
【００２８】
請求項１５に記載の発明は、請求項１４に記載の電流ミラー素子において、前記第４トランジスタ及び前記第５トランジスタが使用不可のときに、前記第２電圧は前記第６トランジスタを流れる電流に変換される、ことを要旨とする。
【００２９】
本発明は、アクティブマトリックス型有機発光ディスプレイ（ＡＭＯＬＥＤ）用のデータドライバを開示する。本ドライバは、ディスプレイ内の全画素を駆動させて発光させるためのディジタル電圧信号をアナログ電流信号に変換するものである。
【００３０】
本データドライバは、第１シフトレジスタ、データレジスタ、データラッチ、第２シフトレジスタ、及びＮ個のコンバータを備える。第１シフトレジスタは、Ｎビットの第１制御信号を供給するように構成されている。データレジスタは、第１制御信号に応答して、その内部にあるセルをオンにすることによって、Ｎ個のＭビットディジタル電圧信号を蓄積し、Ｎ個のディジタル電圧信号をデータラッチに送信するように構成されている。データラッチは、Ｎ個のディジタル電圧信号を受信して、許可信号に応答してこれら信号をＮ個のコンバータに各々送信するように構成されている。第２シフトレジスタは、ディジタル電圧信号をアナログ電流信号に変換する処理を制御するための（Ｍ±１）ビットの第２制御信号を供給するように構成されている。
【００３１】
本発明によるデータドライバの各コンバータは、電流源としてみなすことができるＭ個のユニットを備えたディジタル電圧−アナログ電流コンバータである。各電流源（又は各ユニット）は、トランジスタの使用可及び使用不可を制御する２種類の制御信号を有しており、これによってミラー電流の生成タイミングを制御する。この電流源は、先行技術の不具合を克服するものであり、これによってトランジスタの製造時にその特性に誤差が生じても、ミラー電流の誤差が防止される。
【００３２】
【発明の実施の形態】
図３において、本発明によるデータドライバ２は、第１シフトレジスタ２０１、データレジスタ２０３、データラッチ２０５、第２シフトレジスタ２０７、及びＮ個のコンバータ２０９を備える。第１シフトレジスタ２０１は、データシフト信号２０２を受信して、Ｎビットの第１制御信号２０４を供給するように構成されている。第１制御信号２０４がデータレジスタ２０３に送信されると、データレジスタ２０３内のセルがオンとなり、Ｎ個のＭビットディジタル電圧信号２０６が蓄積される。これらディジタル電圧信号２０６は、画素を駆動して発光させるために、アナログ電流信号２１８に変換して、データ線を介して各々送信する必要がある。データレジスタ２０３は、全てのディジタル電圧信号２０６を受信して蓄積すると、同信号２０６をデータラッチ２０５に送信する。データラッチ２０５は、特定のタイミングにおいて許可信号２１０によって駆動されて、ディジタル電圧信号２０６と等しいディジタル電圧信号２０８をＮ個のコンバータ２０９に各々送信する。第２シフトレジスタ２０７は、信号２１４に応答して（Ｍ＋１）ビットの第２制御信号２１６を供給して、Ｎ個のコンバータ２０９内で、ディジタル電圧信号２０８と等しいディジタル電圧信号２１２をアナログ電流信号２１８に変換させる処理を開始させる。コンバータ２０９はディジタル電圧−アナログ電流コンバータであり、図１の電流ラッチ１０９と同じ機能を有する。コンバータ２０９の各々は、変換されたアナログ電流信号２１８を全て保持することができ、全てのディジタル電圧信号２１２が変換されるまでアナログ電流信号２１８を画素に出力しない。
【００３３】
本発明によるコンバータ２０９の好適な一実施形態を記載するために、ディジタル電圧信号の各々が６ビット信号であると仮定する。図４に示すように、６ビットの入力に対応するＮ個のコンバータ２０９の各々は、第１素子３０１を６個、第２素子３０３を６個備えている必要がある。各第１素子３０１は、第２制御信号２１６の先頭の６ビットＳＷ０〜ＳＷ５のうちの１ビットに応答して、６つの第１ミラー電流Ｉｍ０〜Ｉｍ５のいずれか１つを各々生成して、この電流を対応する第２素子３０３に送信する。各第２素子３０３は、第２制御信号２１６の最終ビットＳＷ６と、６つの第１ミラー電流Ｉｍ０〜Ｉｍ５のいずれか１つとに応答して、６つの第２ミラー電流Ｉｌ０〜Ｉｌ５のいずれか１つを生成する。最後に、６つの第２ミラー電流Ｉｌ０〜Ｉｌ５が全て加算されて、ディジタル電圧信号２１２がアナログ電流信号２１８に変換される。
【００３４】
図４のユニット３を例にとると、第１素子３０１は、第２制御信号２１６の第２ビットＳＷ１を受信した後に、電流源２１１から供給された参照電流Ｉｒｅｆ１を第１ミラー電流Ｉｍ１に変換する。次に、第２素子３０３は、第２制御信号２１６の最終ビットＳＷ６を受信している間に、特定のディジタル電圧信号２０６の第２ビットＤ１の値に基づいて、第１ミラー電流Ｉｍ１を第２ミラー電流Ｉｌ１に変換する。
【００３５】
本実施形態による電流源２１１は少なくとも６つの出力を有する。このため、電流源２１１は、第１素子３０１の各々が６つの第１ミラー電流Ｉｍ０〜Ｉｍ５を生成可能なように、６個の第１素子３０１に異なる参照電流Ｉｒｅｆ０〜Ｉｒｅｆ５を供給する。６つの参照電流Ｉｒｅｆ０〜Ｉｒｅｆ５は、各々の値が１つ前の値の倍になる。例えば、Ｉｒｅｆ０が２μＡの場合、Ｉｒｅｆ２は８μＡ、Ｉｒｅｆ３は１６μＡ、Ｉｒｅｆ４は３２μＡ、Ｉｒｅｆ５は６４μＡとなる。ディジタル電圧信号のいずれか１つが（Ｄ５Ｄ４Ｄ３Ｄ２Ｄ１Ｄ０）＝（１０１００１）である場合、図４のコンバータ２０９によって生成された対応するアナログ電流信号ＩＴＯＴＡＬは、Ｉｍ０＋Ｉｍ３＋Ｉｍ５＝Ｉｒｅｆ０＋Ｉｒｅｆ３＋Ｉｒｅｆ５＝８２μＡとなる。
【００３６】
図５に、図４のユニット３の回路を示す。コンバータ２０９は、内部又は外部に高レベル電圧源ＶＤＤ及び低レベル電圧源ＶＳＳを備え得る。第１素子３０１は、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、及び第１コンデンサＣ１を有する。第１トランジスタＭ１と第２トランジスタＭ２とは、ｎ−チャネルＴＦＴであり、第３トランジスタＭ３はｐ−チャネルＴＦＴである。トランジスタＭ１，Ｍ２，Ｍ３は、各々ソース、ドレイン及びゲートを有する。ＴＦＴのソースとドレインとには違いがないため、以下の説明においては、誤解を避けるためにこれらを第１端子及び第２端子と称する。第１コンデンサＣ１は、第１端子１ｓｔと第２端子２ｎｄとを有する。第１素子３０１内の配線は以下のとおりである。第１トランジスタＭ１のゲートＧは、第２制御信号２１６の第２ビットＳＷ１を入力するように構成されている。第１トランジスタＭ１の第２端子２ｎｄは、電流源２１１の第２出力Ｉｒｅｆｌと接続されている。第１トランジスタＭ１の第１端子１ｓｔは、第２トランジスタＭ２の第１端子１ｓｔ及び第３トランジスタＭ３の第２端子２ｎｄと各々接続されている。第２トランジスタＭ２のゲートＧは、第１トランジスタＭ１のゲートＧと接続されている。第２トランジスタＭ２の第２端子２ｎｄは、第３トランジスタＭ３のゲートＧ及び第１コンデンサＣ１の第２端子２ｎｄと各々接続されている。第１コンデンサＣ１の第１端子１ｓｔは第３トランジスタＭ３の第１端子１ｓｔ及び高レベル電圧源ＶＤＤと各々接続されている。
【００３７】
第２素子３０３は、第４トランジスタＭ４、第５トランジスタＭ５、第６トランジスタＭ６、第７トランジスタＭ７、及び第２コンデンサＣ２を有する。トランジスタＭ４〜Ｍ７は、全て第１端子１ｓｔ、第２端子２ｎｄ、及びゲートＧを有するｎ−チャネルＴＦＴである。第２コンデンサＣ２は、第１端子１ｓｔ及び第２端子２ｎｄを有する。第２素子３０３内の配線は下記のとおりである。第４トランジスタＭ４のゲートＧは、第２制御信号２１６の最終ビットＳＷ６を入力するように構成されている。第４トランジスタＭ４の第２端子２ｎｄは、第１素子３０１の第３トランジスタＭ３の第２端子２ｎｄと接続されている。第４トランジスタＭ４の第１端子１ｓｔは、第５トランジスタＭ５の第１端子１ｓｔ及び第６トランジスタＭ６の第２端子２ｎｄと各々接続されている。第５トランジスタＭ５のゲートＧは、第４トランジスタＭ４のゲートＧと接続されている。第５トランジスタＭ５の第２端子２ｎｄは、第６トランジスタＭ６のゲートＧ及び第２コンデンサＣ２の第２端子２ｎｄと各々接続されている。第２コンデンサＣ２の第１端子１ｓｔは、第６トランジスタＭ６の第１端子１ｓｔ及び低レベル電圧源ＶＳＳと各々接続されている。第７トランジスタＭ７の第１端子１ｓｔは、第６トランジスタＭ６の第２端子２ｎｄと接続されている。第７トランジスタＭ７のゲートＧは、６ビットのディジタル電圧信号２１２の第２ビットＤ１を入力するように構成されている。
【００３８】
第２制御信号２１６の第２ビットＳＷ１は、第１トランジスタＭ１及び第２トランジスタＭ２を使用可又は使用不可にするために使用される。ＳＷ１が高レベルの場合、第１トランジスタＭ１及び第２トランジスタＭ２は使用可となり、電流源２１１によって供給される第２参照電流Ｉｒｅｆ１が第１トランジスタＭ１及び第３トランジスタＭ３を流れて、第１コンデンサＣ１を充電させる。換言すると、第２参照電流Ｉｒｅｆ１は、これと対応し、第１コンデンサＣ１に蓄積された第１電圧に変換される。第１コンデンサＣ１が完全に充電されると、ＳＷ１が低レベルに切り替わり、第１トランジスタＭ１及び第２トランジスタＭ２が使用不可となり、第１電圧が第１コンデンサＣ１に保存される。
【００３９】
第２制御信号２１６の最終ビットＳＷ６は、第４トランジスタＭ４及び第５トランジスタＭ５を使用可又は使用不可にするために使用される。ＳＷ６が高レベルの場合、第４トランジスタＭ４及び第５トランジスタＭ５が使用可となり、第１コンデンサＣ１に蓄積された第１電圧が、第２コンデンサＣ２に蓄積された第２電圧に変換される。第２コンデンサＣ２が完全に充電されると、ＳＷ６が低レベルに切り替わり、第４トランジスタＭ４及び第５トランジスタＭ５が使用不可となり、第２電圧が第２コンデンサＣ２に保存される。図４のコンバータ２０９に送信されたディジタル電圧信号２１２の第２ビットＤ１が高レベルの場合、第２電圧は、第６トランジスタＭ６及び第７トランジスタＭ７を流れる第２ミラー電流Ｉｌ１に変換される。ディジタル電圧信号２１２の第２ビットＤ１が高レベルでない場合は、トランジスタＭ７はオフとなり、第２ミラー電流Ｉｌ１が発生しなくなる。
【００４０】
電界効果トランジスタ（ＦＥＴ）の飽和領域における電流とゲート−ソース間の電位差との関係は下記式のようになる。
【００４１】
【数１】
2004252404.tif 000003
上記式によると、第１コンデンサＣ１が充電モードの場合、第３トランジスタＭ３の実際のアスペクト比、しきい値電圧又は移動度によらず、第２参照電流Ｉｒｅｆ１が、第１コンデンサＣ１に蓄積された対応する電圧ＶＧＳに変換され得る。ＳＷ６が高レベルの場合、第１コンデンサＣ１に蓄積されたＶＧＳは、第１ミラー電流Ｉｍ１に変換されて、トランジスタＭ３，Ｍ４，Ｍ６を通って第２コンデンサＣ２を充電させる。ＶＧＳは、第３トランジスタＭ３に依然としてバイアスをかけているため、第２ミラー電流Ｉｌ１の値は、第１ミラー電流Ｉｍ１とほぼ等しくなり、参照電流Ｉｒｅｆ１と等しくなる。
【００４２】
ユニット３の上記の機能を鑑みると、ユニット３が電流ミラーであることが理解される。この電流ミラーにおいては、ＳＷ１は、第１トランジスタＭ１及び第２トランジスタＭ２の使用可又は使用不可を制御するための第１制御信号とみなすことができるとともに、ＳＷ１は、参照電流Ｉｒｅｆ１が、第１コンデンサＣ１に蓄積された第１電圧に確実に変換されるようにする。さらに、ＳＷ６は、第４トランジスタＭ４及び第５トランジスタＭ５の使用可又は使用不可を制御するための第２制御信号とみなすことができるとともに、ＳＷ６は、第１電圧が第２コンデンサＣ２に蓄積された対応する第２電圧に確実に変換されるようにする。続いて、第２ミラー電流Ｉｌ１が、第２電圧を基準に（すなわち参照電流Ｉｒｅｆ１を基準に）生成される。本発明による電流ミラーの構成は、その内部のトランジスタの特性によらず、一定のミラー電流を生成するという利点を有する。
【００４３】
図４のほかのユニットは、ユニット３と同じ構成並びに機能を有する。図４に示すように、第２素子３０３の第７トランジスタＭ７の全ての第２端子は、共通接続点ｎ１に接続されている。共通接続点ｎ１を流れる全電流の合計ＩＴＯＴＡＬは、ＡＭＯＬＥＤの１つの画素を駆動させて発光させるアナログ電流信号２１８のいずれか１つである。ＡＭＯＬＥＤのＮ個の画素を駆動させて同時に発光させるために、本発明ではＮ個のコンバータ２０９が提供される。
【００４４】
【発明の効果】
上記したように、本発明によるデータドライバは、画素を制御して発光させるためのディジタル電圧制御信号を、ＡＭＯＬＥＤを直接駆動することができるアナログ電流信号に変換する。さらに、本発明によるデータドライバは、トランジスタの製造時にその特性が理論値から乖離した場合であっても、一定のアナログ電流信号を生成することができる。
【図面の簡単な説明】
【図１】先行技術によるデータドライバを示す図。
【図２】先行技術による電流ミラーの回路の一例を示す図。
【図３】本発明によるデータドライバを示す図。
【図４】本発明によるコンバータを示す図。
【図５】本発明による電流ミラーの回路を示す図。
【符号の説明】
Ｇ…ゲート、Ｃ１…第１コンデンサ、Ｃ２…第２コンデンサ、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｍ５…第５トランジスタ、Ｍ６…第６トランジスタ、Ｍ７…第７トランジスタ、ｎ１…共通接続点、Ｉｍ０〜Ｉｍ５…第１ミラー電流、ＳＷ６…最終ビット、ＶＤＤ…高レベル電圧源、ＶＳＳ…低レベル電圧源、Ｉｒｅｆ０〜Ｉｒｅｆ５…参照電流、２１８…アナログ電流信号、１ｓｔ…第１端子、２…データドライバ、２ｎｄ…第２端子、２０１…第１シフトレジスタ、２０３…データレジスタ、２０４…第１制御信号、２０５…データラッチ、２０６…Ｍビットディジタル電圧信号、２０６，２０８，２１２…ディジタル電圧信号、２０７…第２シフトレジスタ、２０９…コンバータ、２１０…許可信号、２１１…電流源、２１６…第２制御信号、３０１…第１素子、３０３…第２素子。
【図１】
2004252404.tif 000004
【図２】
2004252404.tif 000005
【図３】
2004252404.tif 000006
【図４】
2004252404.tif 000007
【図５】
2004252404.tif 000008