(57)【要約】【課題】少なくとも２種類の半導体からなるＳｉＧｅなどの半導体層の表面を所望の形状に酸化処理を施す半導体装置及びこの酸化処理を効率的に行うことができる製造方法を提供する。【解決手段】半導体基板上に形成された絶縁膜上に第１の半導体と第２の半導体からなるＳｉＧｅなどの導電膜（ゲート電極１０７）を形成し、次に、前記第１の半導体が酸化し前記第２の半導体が酸化しない雰囲気で熱処理を行って、前記導電膜上に前記第１の半導体の酸化膜（側壁絶縁膜１０９）を形成する。また、半導体基板上の２種類以上の半導体からなるＳｉＧｅなどの単結晶層の表面上に前記単結晶層に対する酸化種として還元剤及び酸化剤を含む雰囲気による熱酸化によって絶縁膜（ゲート酸化膜）を形成する。ゲート酸化膜形成後の薬液処理や熱処理耐性の高いゲート酸化膜が得られる。【選択図】  図３
2004165470.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
半導体基板に形成されたソース／ドレイン領域と、
前記ソース／ドレイン領域間のチャネル領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体基板上に形成され、前記ゲート電極の側壁に形成された側壁絶縁膜とを具備し、
前記ゲート電極は、ＳｉＧｅからなり、前記ゲート電極側壁には前記ゲート電極表面を酸化して得られる側壁絶縁膜が形成され、且つこの側壁絶縁膜はシリコン酸化膜を主成分とすることを特徴とする半導体装置。
【請求項２】
前記側壁絶縁膜のＧｅ／Ｓｉ組成比が前記ゲート電極のＧｅ／Ｓｉ組成比より小さいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記側壁絶縁膜は、実質的にシリコン酸化膜からなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
ＳｉＧｅ単結晶層が形成された半導体基板と、
半導体基板に形成されたソース／ドレイン領域と、
前記ソース／ドレイン領域間のチャネル領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを具備し、
前記チャネル領域は、前記ＳｉＧｅ単結晶層からなり、前記チャネル領域表面には前記ＳｉＧｅ単結晶層を酸化することにより得られるゲート絶縁膜が形成され、且つこのゲート絶縁膜は、シリコン酸化膜を主成分とすることを特徴とする半導体装置。
【請求項５】
前記ゲート絶縁膜中のＧｅ／Ｓｉ組成比が、前記単結晶層中のＧｅ／Ｓｉ組成比より小さいことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記ゲート絶縁膜は、実質的にシリコン酸化膜からなることを特徴とする請求項４に記載の半導体装置。
【請求項７】
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に第１の半導体と第２の半導体からなる導電膜を形成する工程と、
前記第１の半導体及び第２の半導体を酸化する酸化剤及び前記第１の半導体及び第２の半導体を還元する還元剤を含む雰囲気で熱処理を行って、前記導電膜上に前記第１の半導体の酸化膜を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項８】
前記第１の半導体及び第２の半導体がＣ、Ｓｉ、Ｇｅのいずれからなることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１の半導体がＳｉであり、前記第２の半導体がＧｅであることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記Ｓｉを酸化する酸化剤はＨ２  Ｏ、ＣＯ２  及びＯ２  の少なくとも１つからなり、前記Ｇｅを還元する還元剤はＨ２  及びＣＯの少なくとも１つからなることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
半導体基板にソース／ドレイン領域を形成する工程と、
前記ソース／ドレイン領域間のチャネル領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にＳｉＧｅからなるゲート電極を形成する工程と、
前記ＳｉＧｅからなるゲート電極表面をＳｉを酸化する酸化剤及びＧｅを還元する還元剤を含む雰囲気での熱処理により、Ｓｉの酸化膜からなる側壁絶縁膜を形成する工程とを具備したことを特徴とする半導体装置の製造方法。
【請求項１２】
前記Ｓｉを酸化する酸化剤はＨ２  Ｏ、ＣＯ２  及びＯ２  の少なくとも１つからなり、前記Ｇｅを還元する還元剤はＨ２  及びＣＯの少なくとも１つからなることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
半導体基板上に少なくとも２種類の半導体からなる単結晶層を形成する工程と、
前記単結晶層の表面上に前記単結晶層に対する酸化種として還元剤及び酸化剤を含む雰囲気による熱酸化によって前記少なくとも２種類の半導体の内の１つの半導体の酸化膜からなる絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程とを具備したことを特徴とする半導体装置の製造方法。
【請求項１４】
前記少なくとも２種類の半導体がＣ、Ｓｉ、Ｇｅいずれかより成ることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記還元剤として、Ｈ２  、ＣＯのうち少なくとも１つを含み、酸化剤として、Ｈ２  Ｏ、ＣＯ２  、Ｏ２  のうち少なくとも１つを含むことを特徴とする請求項１３又は請求項１４に記載の半導体装置の製造方法。
【請求項１６】
半導体基板上にチャネル領域が形成されるＳｉＧｅ単結晶層を形成する工程と、
前記チャネル領域が形成された半導体基板にソース／ドレイン領域を形成する工程と、
前記ソース／ドレイン領域間の前記チャネル領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、
前記ゲート絶縁膜は、前記ＳｉＧｅ単結晶層表面に、Ｓｉを酸化する酸化剤及びＧｅを還元する還元剤を含む雰囲気での熱処理により形成され、且つ実質的にシリコン酸化膜のみからなることを特徴とする半導体装置の製造方法。
【請求項１７】
前記Ｓｉを酸化する酸化剤はＨ２  Ｏ、ＣＯ２  及びＯ２  の少なくとも１つからなり、前記Ｇｅを還元する還元剤はＨ２  及びＣＯの少なくとも１つからなることを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記雰囲気が、前記Ｓｉを酸化する酸化剤としてＨ２  Ｏを用い前記Ｇｅを還元する還元剤としてＨ２  を用いる場合において、Ｈ２  ＯとＨ２  との分圧比（ＰＨ２Ｏ  ／ＰＨ２）が１０−１〜１０−２１  の範囲であり、前記熱処理の温度が０°Ｋ〜２５００゜Ｋの範囲であって、図６に示されるＧｅＯ２  の平衡水素水蒸気分圧曲線（Ａ）とＳｉＯ２  の平衡水素水蒸気分圧曲線（Ｂ）との間の領域内の分圧比を有することを特徴とする請求項９乃至請求項１２、請求項１５乃至請求項１７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、導電材料として少なくとも２種の半導体からなる、例えば、ＳｉＧｅのような材料を用いたＭＯＳトランジスタの構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
高性能のＭＯＳトランジスタとして、その導電材料にＳｉＧｅを用いることが注目されている。例えば、図１１に示すように、ＳｉＧｅは、ゲート電極として、ＰＭＯＳトランジスタの活性化率を向上させ、空乏化を抑制することができる。通常ゲート電極表面には、加工によるＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）ダメージの回復や側壁絶縁膜を形成する目的で数ｎｍ〜１０ｎｍ程度の酸化膜（ここでは側壁酸化膜と呼ぶ）が形成される。さらに、ＳｉＧｅ電極を用いる世代になると、側壁酸化膜は、ドーパントの外方拡散を抑制する役割を併せ持つことになる。
【０００３】
また、例えば、図１２に示すように、ＭＯＳトランジスタではチャネル領域のキャリア移動度を高めるために、ＳｉＧｅ層をエピタキシャル成長させてＳｉＧｅチャネル層とする構造が有望視されている。このＭＯＳトランジスタは、通常のＭＯＳトランジスタと同様にＳｉＧｅチャネル形成後、ゲート酸化膜が形成される。この場合ＳｉＧｅの酸化であるため、ゲート酸化膜中にはＳｉＯ２  とＧｅＯ２  が含まれることになる。ところが、このＳｉＧｅの酸化により形成されるＳｉＯ２  とＧｅＯ２  を比較すると、前述のようにＧｅＯ２  は、耐薬品性でＳｉＯ２  より劣っており、且つＳｉＯ２  よりも揮発性が高い。したがって、ゲート酸化膜形成後の薬液処理や熱処理によりゲート酸化膜は、ダメージを受ける。ゲート酸化膜の薄膜化がさらに進むとこの問題はより顕在化することになる。なお、ＳｉＧｅ膜をゲート電極に用いることは特許文献１に記載されている。
【０００４】
【特許文献１】
特開２００２−２６３１８号公報（図１、２〜３頁）
【０００５】
【発明が解決しようとする課題】
しかし、ＳｉＧｅを酸化して形成されるＳｉＯ２  とＧｅＯ２  とを比較すると、ＧｅＯ２  は、Ｈ２  Ｏ２  、Ｈ２  ＳＯ４  、ＨＦ等の耐薬品性がＳｉＯ２  より劣っており、且つＳｉＯ２  よりも揮発性が高い。したがって、側壁酸化膜形成後の薬液処理や熱処理により側壁酸化膜は、ダメージを受けてドーパントの外方拡散抑制効果が低下するという問題があった。また、前述のように、ＧｅＯ２  が耐薬品性でＳｉＯ２  より劣っており、且つＳｉＯ２  よりも揮発性が高いところから、ゲート酸化膜形成後の薬液処理や熱処理によりゲート酸化膜は、ダメージを受ける。ゲート酸化膜の薄膜化がさらに進むとこの問題はより顕在化することになる。
本発明は、この様な事情によりなされたものであり、少なくとも２種類の半導体からなる半導体層、例えば、ＳｉＧｅを導電材料として用いるＭＯＳトランジスタにおいて、前記少なくとも２種類の半導体からなる半導体層、例えば、ＳｉＧｅの表面を所望の形状に酸化処理を施す半導体装置及びこの酸化処理を効率的に行うことができる製造方法を提供するものである。
【０００６】
【課題を解決するための手段】
第１の発明は、半導体基板上に形成された絶縁膜上に第１の半導体と第２の半導体からなる導電膜を形成し、次に、前記第１の半導体が酸化し前記第２の半導体が酸化しない雰囲気で熱処理を行って、前記導電膜上に前記第１の半導体の酸化膜を形成することを特徴としている。例えば、ＳｉＧｅを導電材料として用いるＭＯＳトランジスタにおいて、ＳｉＧｅの表面にシリコン酸化膜のみを形成することを特徴とし、ＳｉＧｅの酸化処理において、シリコンが酸化され、ゲルマニウムが還元される雰囲気で処理が行われることを特徴としている。例えば、ＳｉＧｅゲート電極の側壁酸化において、酸化種として還元剤及び酸化剤を含む系、例えば、Ｈ２  及びＨ２  Ｏを含む雰囲気或いはＣＯ及びＣＯ２  を含む雰囲気等を用いて、シリコンは酸化され、Ｇｅは還元される分圧比ＰＨ２  ／ＰＨ２  Ｏ或いはＰＣＯ／ＰＣＯ２  の範囲で選択酸化を行う。これはＳｉＯ２  、ＧｅＯ２  の標準生成自由エネルギーの計算結果から得られるものである。
【０００７】
ＳｉＧｅの選択酸化により、側壁酸化膜としてＳｉＯ２  のみが形成されるため側壁酸化膜形成後の薬液処理や熱処理耐性の高い側壁酸化膜がえられ、ドーパントの外方拡散を効果的に抑制することができる。ゲート電極の側壁酸化は、主としてゲート電極加工時のＲＩＥにより、半導体基板側ゲートエッジ部に入るダメージを除去するために行われる。また、側壁酸化は、ゲート電極中のドーパントがその後の活性化アニール等の熱処理により外方拡散することを抑制するバリア層としての働きを併せ持っている。ＳｉＧｅをゲート電極に用いる世代のＭＯＳトランジスタでは、ゲート空乏化を抑制する目的からゲート電極中に高い濃度のキャリアが必要とされる為、外方拡散抑止効果がより重要となってくる。さらに、微細ＭＯＳでは短チャネル効果抑止等の目的で、拡散領域へのイオン注入の際にゲート電極の位置とイオン注入箇所にオフセットを設けるためのスペーサとして側壁酸化膜を用いる場合もある。
【０００８】
従来、ＳｉＧｅゲート電極を酸化するとＳｉＯ２  と同時にＧｅＯ２  が生成される。このＧｅＯ２  は熱処理により揮発しやすく、また半導体製造プロセス頻繁に用いられるＨ２  Ｏ２  、ＨＦ等への耐薬品性がＳｉＯ２  に比して低いことが知られている。従って生成したＳｉＯ２  とＧｅＯ２  よりなる側壁酸化膜は、薬液処理や熱処理を経ると疎な膜となり、ドーパントの外方拡散抑制効果が著しく劣化してしまう。また、オフセットスペーサとして用いる場合も膜厚均一性が劣化してしまう等の問題を生じる。これに対して、本発明の半導体装置の製造方法により得られた半導体装置では、ＳｉＧｅの選択酸化により側壁酸化膜としてＳｉＯ２  のみが形成されるため、側壁酸化膜形成後の薬液処理や熱処理耐性の高い側壁酸化膜を形成することができる。この結果、稠密で均一な側壁酸化膜によりドーパントの外方拡散を効果的に抑制することができ、拡散層イオン注入のオフセットも正確に制御できるようになる。
【０００９】
第２の発明は、半導体基板上に少なくとも２種類の半導体からなる単結晶層を形成する工程と、前記単結晶層の表面上に前記単結晶層に対する酸化種として還元剤及び酸化剤を含む雰囲気による熱酸化によって絶縁膜を形成する工程と、前記絶縁膜上に電極を形成する工程とからなることを特徴としている。例えば、ＳｉＧｅチャネル形成後のゲート酸化において、上記側壁酸化と同様に、シリコンは酸化されゲルマニウムは還元される分圧比ＰＨ２  ／ＰＨ２  或いはＰＣＯ／ＰＣＯ２  の範囲で選択酸化を行う。ＳｉＧｅの選択酸化により、ゲート酸化膜としてＳｉＯ２  のみ形成されるため、ゲート酸化膜形成後の薬液処理や熱処理耐性の高いゲート酸化膜を得ることができる。なお、ＳｉＧｅは、化合物ではなく混晶であり、実際にはＳｉ１−ｘ  Ｇｅｘ  と表現される。ＳｉＧｅのＧｅ濃度は、通常２〜５０ａｔｏｍ％程度である。
【００１０】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
本発明の第１の発明は、半導体基板上に形成された絶縁膜上に第１の半導体と第２の半導体からなる導電膜を形成し、これを前記第１の半導体が酸化し前記第２の半導体が酸化しない雰囲気で熱処理を行って、実質的に前記第１の半導体のみの緻密な酸化膜を形成するというものでる。
【００１１】
まず、図１乃至図６を参照して第１の実施例を説明する。
図１乃至図５は、この実施例の相補型ＭＯＳトランジスタ（ＣＭＯＳＦＥＴ）の製造工程断面図、図６は、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）酸化物の平衡水素水蒸気分圧の温度依存性を示す特性図であり、縦軸がＨ２  ＯとＨ２  との分圧比（ＰＨ２Ｏ  ／ＰＨ２）、横軸が熱処理温度（絶対温度）（°Ｋ）を表し、ＧｅＯ２  の平衡水素水蒸気分圧曲線ＡとＳｉＯ２  の平衡水素水蒸気分圧曲線Ｂが示されている。
【００１２】
シリコン半導体基板１０１上にフォトリソグラフィ技術を用いて所望の領域にレジストパターンを形成し、これをマスクとして半導体基板１０１にＢ、Ｇａ、或いはＩｎをイオン注入する。同じ様に所望の領域にレジストパターンをマスクとしてＡｓ、Ｐ或いはＳｂをイオン注入する。引き続き熱拡散を行うことにより基板表面からの深さ１μｍ程度のＰ型不純物拡散領域（Ｐウエル）１０２及びＮ型不純物拡散領域（Ｎウエル）１０３を形成する（図１（ａ））。次に、半導体基板１０１表面の所定の領域にトレンチ（溝）を形成し、その中に膜厚４００ｎｍ程度のＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）等により形成されたシリコン酸化膜を埋め込み、この領域をＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域１０４とする（図１（ｂ））。次に、熱処理等により膜厚１０ｎｍ程度のシリコン酸化膜１０５を形成してこれを保護絶縁膜とする。その後、トランジスタのしきい値を合わせるためのイオン注入を行う（図１（ｃ））。
【００１３】
次に、シリコン酸化膜を剥離した後、再び数ｎｍ程度のゲート絶縁膜１０６を形成する。ゲート絶縁膜にはシリコン酸化膜（ＳｉＯ２  ）の他、窒素を数％程度含んだオキシナイトライド膜やタンタル酸化膜（ＴａＯ２  ）、ジルコニウム酸化膜（ＺｒＯｘ  ）やハフニウム酸化膜（ＨｆＯｘ  ）等の高誘電率絶縁膜或いはそれらのシリケート等を用いても良い（図２（ａ））。次に、ＣＶＤ法等を用いて１５０ｎｍ程度のＳｉＧｅ膜１０７を堆積させ、Ｐ型不純物拡散領域１０２及びＮ型不純物拡散領域にそれぞれＢ、Ａｓ等をドーピングする（図２（ｂ））。
次に、ＳｉＧｅ膜１０７上にフォトレジスト１０８を塗布し、これをパターニングする。パターニングされたフォトレジスト１０８をマスクとしてＳｉＧｅ膜１０７をエッチングし、エッチングされたＳｉＧｅ膜１０７からなるゲート電極を形成する（図２（ｃ））。
【００１４】
次に、フォトレジスト除去後、Ｈ２  ＯとＨ２  を用いた選択酸化技術により２ｎｍ程度の側壁酸化膜１０９を形成する。ここでＨ２  ＯとＨ２  の分圧比ＰＨ２  Ｏ／ＰＨ２  を図６に示す範囲内において酸化を行うことにより、ＳｉＯ２  を生成しＧｅＯ２  を生成しない選択酸化が可能となる（図３（ａ））。次に、半導体基板１０１上にフォトレジスト１１０を塗布し、これをパターニングする。パターニングされたフォトレジスト１１０によりＮ不純物拡散領域１０３のみをマスクし、Ａｓ、１ｋｅＶ、１ｅ１５ｃｍ−２程度のイオン注入により、浅いＮ型不純物拡散領域１１１を形成する（図３（ｂ））。
【００１５】
同じようにして、フォトレジスト１１０を除去後、パターニングされたフォトレジスト１１０′をマスクにして、Ｐ型不純物拡散領域１０２のみをマスクし、ＢＦ２  １．５ｋｅＶ、１ｅ１５ｃｍ−２程度のイオン注入により、浅いＰ型不純物拡散領域１１２を形成する。以上によりＬＤＤ構造構成する極浅の不純物拡散領域１１１、１１２を得る（図４（ａ））。フォトレジスト１１０′を除去した後、膜厚２０ｎｍ程度のシリコン酸化膜（ＳｉＯ２  ）１１３を、ＴＥＯＳを用いたＣＶＤにより被覆性良く成膜し、引き続きこの成膜上に膜厚２０ｎｍ程度のシリコン窒化膜（ＳｉＮ）１１４をＣＶＤより被覆性良く堆積させる（図４（ｂ））。次に、積層されたシリコン酸化膜１１３及びシリコン窒化膜１１４をＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等の異方性エッチングによりエッチングして、ゲート電極側壁にシリコン酸化膜１１３及びシリコン窒化膜１１４の積層膜を残すようにする。これによりシリコン窒化膜１１４に覆われたＳｉＧｅゲート電極が得られる（図５（ａ））。
【００１６】
次に、フォトレジスト（図示しない）によりＮ型不純物拡散領域１０３のみをマスクし、Ｐ型不純物拡散領域１０２にＰ（リン）、１０ｋｅＶ、３ｅ１５ｃｍ−２程度のイオン注入を行う。同様にフォトレジスト（図示しない）によりＰ型不純物拡散領域１０２のみをマスクし、Ｎ型不純物拡散領域１０３にＢ、５ｋｅＶ、３ｅ１５ｃｍ−２程度のイオン注入を行う。このとき不純物拡散領域と同時にゲート電極にもイオン注入が行われる。引き続きＮ２  雰囲気において１０５０℃、１０秒程度の活性化アニールを行い、Ｎ型高濃度不純物拡散領域１１５及びＰ型高濃度不純物拡散領域１１６を形成する。浅いＮ型不純物拡散領域１１１及びＮ型高濃度不純物拡散領域１１５は、Ｐ型不純物拡散領域（Ｐウエル）に形成されるトランジスタのソース／ドレイン領域を構成し、浅いＰ型不純物拡散領域１１２及びＰ型高濃度不純物拡散領域１１６は、Ｎ型不純物拡散領域（Ｎウエル）に形成されるトランジスタのソース／ドレイン領域を構成する。
【００１７】
この活性化アニールにおいて、従来の側壁酸化を行ったＳｉＧｅゲート電極では、側壁酸化膜が十分にドーパントの外方拡散を抑制することができず、所望のキャリア濃度を実現することが困難であったが、この実施例の選択酸化を用いることにより稠密な側壁酸化膜が形成されているため、ドーパントの外方拡散抑制効果が高く、ゲート電極中に高濃度のキャリアを保持することが可能となり、その結果ゲート空乏化の問題を回避することが可能となる。
これ以降の工程ではＮｉ、Ｐｔ等のサリサイドを用いても良いし、エレベーテッド（Ｅｌｅｖａｔｅｄ）ソース／ドレイン領域等を導入しても良く、公知の技術でコンタクト、配線等の形成を行って半導体装置を完成する。
【００１８】
次に、図７乃至図１０を参照して第２の発明に係る実施例（第２の実施例）を説明する。
図７乃至図１０は、Ｐ型ＭＯＳトランジスタ（ＰＭＯＳＦＥＴ  ）の製造方法を示す工程断面図である。まず、シリコン半導体基板２０１上にＳｉＧｅ層２０２をエピタキシャル成長させる。次に、フォトリソグラフィ技術を用いて所望の領域にレジストパターン（図示しない）を形成し、これをマスクとしてシリコン半導体基板にＡｓ、Ｐ、Ｓｂなどをイオン注入する。引き続き熱拡散を行うことにより深さ１μｍ程度のＮ型不純物拡散領域２０３を形成する（図７（ａ））。次に、所定の領域に膜厚４００ｎｍ程度のシリコン酸化膜２０４を埋め込み、素子分離領域（ＳＴＩ）を形成する（図７（ｂ））。
【００１９】
次に、膜厚１０ｎｍ程度の保護酸化膜（シリコン酸化膜）２０５を形成し、トランジスタの閾値を合わせるためのイオン注入を行う（図７（ｃ））。次に、酸化膜２０５を剥離した後に再び数ｎｍ程度のゲート絶縁膜２０６を形成する。ゲート絶縁膜の形成には、酸化種として還元剤及び酸化剤を含む系、例えば、Ｈ２  及びＨ２  Ｏを含む系もしくはＣＯ及びＣＯ２  を含む系を用いる。ここで、これら酸化剤と還元剤の分圧比は、Ｓｉは、酸化されＧｅは還元される分圧比（ＰＨ２  ／ＰＨ２  Ｏ或いはＰＣＯ／ＰＣＯ２  ）の範囲を適用し、この範囲で選択酸化を行う。これはＳｉＯ２  、ＧｅＯ２  の標準生成自由エネルギーの計算結果から得ることができる。
【００２０】
図６は、この分圧比（平衡水素水蒸気分圧比）と温度の関係を示したグラフである。縦軸が分圧比ＰＨ２  ／ＰＨ２  Ｏを表し、横軸が温度（゜Ｋ（絶対温度））を表している。この図６において、ＧｅＯ２  の平衡水素水蒸気圧分圧曲線Ａ及びＳｉＯ２  の平衡水素水蒸気圧分圧曲線Ｂに挟まれた範囲に相当する分圧比及び温度（゜Ｋ）を選択することにより、ＳｉＯ２  からなる酸化膜中にＧｅＯ２  を含まない酸化膜を形成することができる。ゲート絶縁膜にはＳｉＯ２  膜の他に、窒素を数％程度含んだオキシナイトライド膜やＴａＯ２  、ＺｒＯｘ  やＨｆＯｘ  等の高誘電体、或いはそれらのシリケート等を用いても良い。当然これらのベース酸化膜として用いる熱酸化膜は、上記の選択酸化方法を適用して形成する（図８（ａ））。
【００２１】
次に、ＣＶＤ法等を用いて膜厚１５０ｎｍ程度の多結晶Ｓｉ膜２０７を堆積し、膜中にＢ、ＢＦ２  等をドーピングする（図８（ｂ））。次に、フォトレジスト２０８をマスクとして多結晶Ｓｉ膜をエッチングし、多結晶Ｓｉゲート電極２０７を得る。引き続きフォトレジスト２０８を除去する。このとき従来の熱酸化により形成されたゲート絶縁膜２０６は、ＧｅＯ２  を含み、これがレジスト除去に用いられるＨ２  Ｏ２  、Ｈ２  ＳＯ４  に可溶なため、ゲート絶縁膜は疎な構造となってしまい、必要とされる電気的特性を満たさなくなってしまう。本発明では、選択酸化によりＳｉＯ２  のみを形成しているためこのような問題は生じない（図８（ｃ））。
【００２２】
次に、膜厚２ｎｍ程度の側壁酸化膜２０９を形成する（図９（ａ））。次に、フォトレジスト２１０をマスクとして、ＢＦ２    １．５ｅＶ  １ｅ１５ｃｍ−２程度のイオン注入により、浅いＰ型不純物拡散領域２１０を形成する。以上の工程によりＬＤＤと呼ばれる極浅の拡散領域を得る（図９（ｂ））。次に、膜厚２０ｎｍ程度のシリコン酸化膜（ＳｉＯ２  ）２１１をＴＥＯＳを用いたＣＶＤにより被覆性良く成膜し、引き続いて、膜厚２０ｎｍ程度のシリコン窒化膜（ＳｉＮ）２１２をＣＶＤにより被覆性良く堆積した後、ＲＩＥなどによりゲート側壁にシリコン窒化膜を残す形でエッチングを行い（図９（ｃ））、シリコン窒化膜２１２に覆われた多結晶Ｓｉゲート電極を得る（図１０（ａ））。
次に、半導体基板２０１にＢ  ５ｋｅＶ  ３ｅ１５ｃｍ−２程度のイオン注入を行う。このとき不純物拡散領域２１０と同時にゲート電極２０７にもイオン注入が行われる。引き続いて、Ｎ２  雰囲気において、１０５０℃、１０秒程度の活性化アニールを行い、Ｐ型不純物拡散領域２１０の下にＰ型高濃度不純物拡散領域２１３を形成する（図１０（ｂ））。
【００２３】
これらの各種熱工程により、従来の酸化法で形成された酸化膜では、含まれるＧｅＯ２  が揮発して疎な膜となり、耐圧等求められる電気的特性を満たさなくなってしまう。本発明では酸化膜中にはＳｉＯ２  のみを含むためこのような問題は生じない。
以降の工程では通常のＮｉ、Ｐｔ等のサリサイドを用いても良いし、エレベーテッド（Ｅｌｅｖａｔｅｄ）ソース／ドレイン領域等を導入しても良く、公知の技術でコンタクト、配線等を行ってＭＯＳトランジスタを完成させる。
【００２４】
【発明の効果】
以上の構成により、第１の発明は、第１の半導体と第２の半導体からなる導電膜、例えば、ＳｉＧｅ表面に、第１の半導体、例えば、シリコン酸化物のみからなる緻密な酸化膜が形成される。また、例えば、ＳｉＧｅの選択酸化により、側壁酸化膜としてＳｉＯ２  のみが形成されるため側壁酸化膜の形成後における薬液処理や熱処理耐性の高い側壁酸化膜がえられ、ドーパントの外方拡散を効果的に抑制することができる。また、例えば、ＳｉＧｅの選択酸化により、ＳｉＧｅ層上にゲート酸化膜としてＳｉＯ２  のみが形成されるため、ゲート酸化膜の形成後における薬液処理や熱処理耐性の高いゲート酸化膜を得ることができる。
第２の発明は、少なくとも２種類の半導体からなる単結晶層の表面上に前記単結晶層に対する酸化種として還元剤及び酸化剤を含む雰囲気による熱酸化によって第１の半導体が酸化され、第２の半導体が還元される選択酸化によりゲート絶縁膜として緻密な膜のみが形成されるため、ゲート絶縁膜形成後の薬液処理や熱処理耐性の高い絶縁膜となり、高ゲート耐圧等の所望の電気特性を得ることができ、また、ゲート電極からチャネル領域へのドーパントの拡散を効果的に抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例において説明する相補型ＭＯＳトランジスタの製造工程断面図。
【図２】本発明の第１の実施例において説明する相補型ＭＯＳトランジスタの製造工程断面図。
【図３】本発明の第１の実施例において説明する相補型ＭＯＳトランジスタの製造工程断面図。
【図４】本発明の第１の実施例において説明する相補型ＭＯＳトランジスタの製造工程断面図。
【図５】本発明の第１の実施例において説明する相補型ＭＯＳトランジスタの製造工程断面図。
【図６】シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）酸化物の平衡水素水蒸気分圧の温度依存性を示す特性図。
【図７】本発明の第２の実施例におけるＰ型ＭＯＳトランジスタ（ＰＭＯＳＦＥＴ  ）の製造方法を示す工程断面図。
【図８】本発明の第２の実施例におけるＰ型ＭＯＳトランジスタ（ＰＭＯＳＦＥＴ  ）の製造方法を示す工程断面図。
【図９】本発明の第２の実施例におけるＰ型ＭＯＳトランジスタ（ＰＭＯＳＦＥＴ  ）の製造方法を示す工程断面図。
【図１０】本発明の第２の実施例におけるＰ型ＭＯＳトランジスタ（ＰＭＯＳＦＥＴ  ）の製造方法を示す工程断面図。
【図１１】ＭＯＳＦＥＴのＳｉＧｅゲート電極と側壁酸化膜を説明する構造模式図。
【図１２】ＭＯＳＦＥＴのＳｉＧｅチャネルとゲート酸化膜を説明する構造模式図。
【符号の説明】
１０１、２０１・・・シリコン半導体基板
１０２・・・Ｐ型不純物拡散領域（Ｐウエル）
１０３、２０３・・・Ｎ型不純物拡散領域（Ｎウエル）
１０４、２０４・・・素子分離領域
１０５、２０５・・・シリコン酸化膜
１０６、２０６・・・ゲート絶縁膜
１０７・・・ＳｉＧｅ膜
１０８、１１０、１１０′、２０８・・・フォトレジスト
１０９、２０９・・・側壁酸化膜
１１１・・・Ｎ型不純物拡散領域
１１２、２１０・・・Ｐ型不純物拡散領域
１１３、２１１・・・シリコン酸化膜
１１４、２１２・・・シリコン窒化膜
１１５、２１３・・・Ｎ型高濃度不純物拡散領域
１１６・・・Ｐ型高濃度不純物拡散領域
２０２・・・ＳｉＧｅ層
２０７・・・Ｓｉ膜（ゲート電極）
【図１】
2004165470.tif 000003
【図２】
2004165470.tif 000004
【図３】
2004165470.tif 000005
【図４】
2004165470.tif 000006
【図５】
2004165470.tif 000007
【図６】
2004165470.tif 000008
【図７】
2004165470.tif 000009
【図８】
2004165470.tif 000010
【図９】
2004165470.tif 000011
【図１０】
2004165470.tif 000012
【図１１】
2004165470.tif 000013
【図１２】
2004165470.tif 000014