(57)【要約】【課題】チップの高密度実装を可能として小型化を図るとともに、特性向上とコスト低減を図る。【解決手段】適宜の配線パターン１８，２０が形成されるとともに一部にチップ装填開口３が形成されたコア基板２と、チップ装填開口３内に装填されるとともに充填した絶縁樹脂５によって封装されることにより電極形成面１２が主面と略同一面を構成してコア基板２に内蔵された少なくとも１個以上のベアチップ４とを備える。コア基板２の主面上に、ベアチップ４の電極形成面１２に形成された電極２１とビア３３を介して直接接続される配線パターン２５ｂ〜２７ｂを有する少なくとも１層の配線層２５〜２７が積層形成される。【選択図】　図１
2004079736.tif 000002
【特許請求の範囲】
【請求項１】
適宜の配線パターンが形成されるとともに、一部にチップ装填開口が形成されたコア基板と、
上記チップ装填開口内に装填されるとともに充填した封止樹脂によって封装されることにより電極形成面が主面と略同一面を構成して上記コア基板に内蔵された少なくとも１個のベアチップとを備え、
上記コア基板の主面上に、上記ベアチップの電極形成面に形成された電極とビアを介して直接接続される配線パターンを有する少なくとも１層の配線層が積層形成されることを特徴とするチップ内蔵基板装置。
【請求項２】
上記コア基板の主面と上記ベアチップの電極形成面とを被覆して形成される上記配線層の絶縁層が、平坦面に形成されていることを特徴とする請求項１に記載のチップ内蔵基板装置。
【請求項３】
上記配線層が、薄膜工程によって配線パターンを形成されることを特徴とする請求項１に記載のチップ内蔵基板装置。
【請求項４】
上記配線層内に、受動素子が成膜形成されることを特徴とする請求項１に記載のチップ内蔵基板装置。
【請求項５】
最上層の上記配線層に、チップや表面実装部品が搭載されることによりマルチチップモジュールを構成することを特徴とする請求項１に記載のチップ内蔵基板装置。
【請求項６】
上記チップ装填開口内に、上記ベアチップの上記電極形成面と対向する主面側に配置されるとともに上記封止樹脂によって封装された放熱プレートを備えることを特徴とする請求項１に記載のチップ内蔵基板装置。
【請求項７】
ベース基板の主面上に剥離層を介して、適宜の配線パターンが形成されるとともに一部にチップ装填開口が形成されたコア基板を接合する基板接合工程と、
上記コア基板のチップ装填開口内に、電極形成面を上記剥離層側に向けて少なくとも１個のベアチップを装填するチップ装填工程と、
上記チップ装填開口内に、上記ベアチップを保持する封止樹脂を充填する樹脂充填工程と、
上記封止樹脂の硬化後に、上記剥離層を介して上記ベアチップを上記チップ装填開口内に封装してなる上記コア基板を上記ベース基板から剥離する基板剥離工程と、
上記ベアチップの電極形成面が略同一面を構成する上記コア基板の主面上に、上記電極形成面に形成された電極とビアを介して直接接続される配線パターンを有する少なくとも１層の配線層を積層形成する配線層形成工程と
を有することを特徴とするチップ内蔵基板装置の製造方法。
【請求項８】
上記配線層形成工程が、上記コア基板の主面と上記ベアチップの電極形成面とを被覆する絶縁層の形成工程と、この絶縁層の主面を平坦面とする平坦化工程とを有することを特徴とする請求項７に記載のチップ内蔵基板装置の製造方法。
【請求項９】
上記配線層形成工程が、上記絶縁層上に薄膜工程によって配線パターンを形成する工程であることを特徴とする請求項８に記載のチップ内蔵基板装置の製造方法。
【請求項１０】
上記配線層形成工程において、上記配線パターンの一部に、受動素子を成膜形成することを特徴とする請求項９に記載のチップ内蔵基板装置の製造方法。
【請求項１１】
最上層の上記配線層に、チップや表面実装部品を搭載する部品搭載工程を有することを特徴とする請求項７に記載のチップ内蔵基板装置の製造方法。
【請求項１２】
上記チップ装填工程と樹脂充填工程との間において、上記ベアチップの電極形成面と対向する主面側に配置されるように放熱プレートを上記チップ装填開口内に装填する放熱プレート装填工程が施されることを特徴とする請求項７に記載のチップ内蔵基板装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ（本明細書においては単にチップと略称する）や電子部品等を実装して各種の電子機器に搭載される基板装置及びその製造方法に関する。
【０００２】
【従来の技術】
基板装置は、配線基板の主面上にチップや電子部品等を実装し、各種の電子機器に搭載されている。基板装置には、複数個のチップを搭載して多機能化を図ったいわゆるマルチモジュールも提供されている。かかる基板装置においては、電子機器の多機能化や多機能化或いは小型軽量化や薄型化に伴って、小型軽量化、高密度実装化が求められている。
【０００３】
基板装置については、チップとほぼ同等の大きさで実装が行われるチップサイズ実装法や、半導体素子をパッケージに収納しない裸の状態のチップ（本明細書においてはベアチップと称する）を直接実装するベアチップ実装法等の表面実装技術の採用によって大幅な小型化、高密度実装化が図られている。ベアチップ実装法は、一般にチップの端子形成面を上にしてワイヤボンディング法やタブ法により接続を行ったり、チップの端子にはんだや金等のバンプを取り付けた後に反転してはんだや異方性導電性接着剤等で接続するフリップチップ法により接続が行われる。ベアチップ実装法には、ＫＧＤ（ｋｎｏｗｎ　ｇｏｏｄ　ｄｉｅ）のベアチップが用いられる。
【０００４】
従来の基板装置は、一般に配線基板の主面上にチップや電子部品等を実装することから、実装効率に限界があった。基板装置は、半導体の製造技術の向上によりチップの小型化が図られても、このチップが表面実装される配線基板の配線パターンの微細化に限界があるためにその効果を充分に発揮し得なかった。
【０００５】
基板装置においては、チップ等の高密度実装化を図るために、配線基板の内部にチップを収納することによって多層に実装するいわゆる３次元実装化も図られている。例えば特開平６−４５７６３号公報には、一対の外層基板によって挟まれる内層基板の一部に開口部を設けてチップを収納し、開口部に対応して一方の外層基板の主面に形成された配線パターンのパッドにチップを表面実装してなる基板装置（印刷配線板）が開示されている。
【０００６】
また、特開平７−１０６５０９号公報には、絶縁基材に設けた凹部内にチップを収納して形成した個別の半導体装置を積層してなり、各半導体装置のチップが絶縁基材内に形成した導通路を介して外部基板の端子と接続された基板装置（多層構造半導体装置）が開示されている。
【０００７】
【発明が解決しようとする課題】
上述した従来の３次元実装基板装置は、高密度化が図られるようになるが、いずれもが配線基板に対してチップを表面実装法によって実装する構造であるために微小化されたチップに対応して配線基板の配線パターンを微細かつ精密に形成する必要があった。しかしながら、かかる従来の基板装置も、基板技術によって製作される配線基板の精度が半導体技術によって製作されるチップの精度と大幅に異なるために、微小化されたチップに対応した小型化に限界があった。
【０００８】
また、従来の基板装置は、チップの電極にバンプ等を設けて精密に位置決めした状態で配線基板との接続を行ったり、チップの電極と配線基板のランドとの間をワイヤボンディングするといった接続工程が必要であった。さらに、従来の基板装置は、チップと配線基板の配線パターンとの間に適宜の伝送線路を介して引き回しが行われるために伝送線路長が大きくなり、高速処理化や対ノイズ特性が悪くなるといった問題があった。
【０００９】
したがって、本発明は、チップの高密度実装を可能として小型化を図るとともに特性向上が図られた廉価で信頼性の高いチップ内蔵基板装置及びその製造方法を提供することを目的に提案されたものである。
【００１０】
【課題を解決するための手段】
上述した目的を達成する本発明にかかるチップ内蔵基板装置は、適宜の配線パターンが形成されるとともに一部にチップ装填開口が形成されたコア基板と、チップ装填開口内に装填されるとともに充填した封止樹脂によって封装されることにより電極形成面が主面と略同一面を構成してコア基板に内蔵された少なくとも１個のベアチップとを備える。チップ内蔵基板装置は、コア基板の主面上に、ベアチップの電極形成面に形成された電極とビアとを介して直接接続される配線パターンを有する少なくとも１層の配線層が積層形成されてなる。
【００１１】
以上のように構成された本発明にかかるチップ内蔵基板装置によれば、表面に実装されるチップや電子部品とともにコア基板の内部にもベアチップが内蔵されることによって高密度実装化が図られるようになり、電子機器の小型化や多機能化を実現する。チップ内蔵基板装置によれば、内蔵されたベアチップの電極とコア基板の主面上に形成した配線層の配線パターンとがビアを介して直接接続されて接続工程が不要となることから、高速処理化や対ノイズ特性の向上が図られるとともにさらなる小型薄型化やコスト低減も図られる。
【００１２】
また、上述した目的を達成する本発明にかかるチップ内蔵基板装置の製造方法は、ベース基板の主面上に剥離層を介して適宜の配線パターンが形成されるとともに一部にチップ装填開口が形成されたコア基板を接合する基板接合工程と、コア基板のチップ装填開口内に電極形成面を剥離層側に向けて少なくとも１個のベアチップを装填するチップ装填工程と、チップ装填開口内にベアチップを保持する封止樹脂を充填する樹脂充填工程と、封止樹脂の硬化後に剥離層を介してベアチップをチップ装填開口内に封装してなるコア基板をベース基板から剥離する基板剥離工程と、ベアチップの電極形成面が略同一面を構成するコア基板の主面上に電極形成面に形成された電極とビアを介して直接接続される配線パターンを有する少なくとも１層の配線層を積層形成する配線層形成工程とを有してなる。
【００１３】
以上の工程を有する本発明にかかるチップ内蔵基板装置の製造方法によれば、表面に実装されるチップや電子部品とともにコア基板の内部にもベアチップが内蔵された基板装置が製造されることによって、チップや電子部品の高密度実装化が図られるようになり、電子機器の小型化や多機能化を実現することが可能となる。チップ内蔵基板装置の製造方法によれば、内蔵されたベアチップの電極接続が接続工程を不要としてコア基板の主面上に形成した配線層の配線パターンとビアを介して直接行われることで、伝送線路の短縮化による高速処理化や対ノイズ特性の向上が図られるとともにさらなる小型薄型化が図られた基板装置をコスト低減を図って製造することが可能とする。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態として図面に示した基板装置１の詳細について説明する。基板装置１は、例えば無線通信端末機器の無線送受信回路部に搭載される高周波回路モジュール基板装置であり、図１に示すように一部にチップ装填開口３が形成されたコア基板２と、チップ装填開口３内に装填されたＫＧＢ特性のベアチップ４と、このベアチップ４をチップ装填開口３内に保持して封装する封止樹脂層５等によりベース部６が構成されてなる。基板装置１は、コア基板２のビルドアップ形成面７上に成膜された平坦化絶縁層８を介して多層の配線層からなる高周波回路部９が積層形成され、この高周波回路部９の最上層上にチップ１０或いは電子部品１１等が表面実装されてマルチモジュールを構成する。
【００１５】
基板装置１は、詳細を後述するようにコア基板２の内部に収納されたベアチップ４の電極形成面１２が、コア基板２の主面と共同して高周波回路部９を積層形成するビルドアップ形成面７を構成する。基板装置１は、ベース部６がビルドアップ形成面７上に形成された高周波回路部９に対する電源系や制御系の配線部或いはマザー基板等への実装部を構成する。
【００１６】
コア基板２は、周知の基板技術によって製作された両面配線基板や多層配線基板からなり、図１においては第１層配線基板１３と第２層配線基板１４とを適宜の絶縁接着剤層等を介して接合した４層構造の基板からなる。コア基板２は、さらに多層構造に構成されるようにしてもよいことは勿論である。コア基板２は、第１層配線基板１３の一方主面が図示しないマザー基板等に対する実装面１３ａを構成し、この実装面１３ａに適宜の配線パターンとともに多数個の電極１５が形成されている。
【００１７】
第１層配線基板１３は、実装面１３ａが電極１５を除いてソルダレジスト層１６により被覆されている。コア基板２は、詳細を省略するが第１層配線基板１３に形成したスルーホール１７を介して各電極１５や配線パターンと主面に形成した第１の配線パターン１８とが適宜接続されている。コア基板２は、第２層配線基板１４に形成したスルーホール１９により、主面に形成した第２の配線パターン２０と内装側の配線パターンとが接続されるとともに第１層配線基板１３側の第１の配線パターン１８とが適宜接続されている。
【００１８】
コア基板２には、第１層配線基板１３と第２層配線基板１４とを貫通してチップ装填開口３が形成されている。チップ装填開口３は、コア基板２の中央部に位置する矩形開口部として図示されているが、第１層配線基板１３の第１の配線パターン１８及び第２層配線基板１４の第２の配線パターン２０の未形成領域に形成されればよく、特に形成位置や開口形状について限定されるものではない。また、チップ装填開口３は、コア基板２の複数箇所に形成してもよい。
【００１９】
ベアチップ４は、周知のようにウェハの主面上に集積回路が成膜形成された半導体素子をパッケージに収納しない状態で用いられる半導体チップであり、図２に示すように電極形成面１２に多数個の電極２１が例えばマトリックス状に配列されて形成されている。ベアチップ４は、電極形成面１２がコア基板２の第２層配線基板１４の主面と略同一面を構成するようにして、チップ装填開口３内に装封止樹脂層５により位置決め保持されて封装される。
【００２０】
封止樹脂層５は、例えばエポキシ系樹脂が用いられ、ベアチップ４が装填されたチップ装填開口３内に充填して硬化させることにより形成される。絶縁樹脂層５は、チップ装填開口３内においてベアチップ４を位置決め保持するとともに、このベアチップ４の外周部位においてビルドアップ形成面７の一部を構成する。なお、封止樹脂層５は、例えばプリプレグ等によって成形され、その樹脂成分によってチップ装填開口３に充填されるようにしてもよく、さらに適宜の方法によっても形成される。
【００２１】
基板装置１には、図１に示すようにベアチップ４の電極形成面１２と対向するウェハの主面側に重ね合わされるようにして放熱プレート２２がチップ装填開口３内に収納され、ベアチップ４とともに封止樹脂層５によって固定保持されている。封止樹脂層５には、放熱プレート２２と第１層配線基板１３の第１の配線パターン１８に形成した放熱端子２３との間を接続する複数のビア２４が形成されている。
【００２２】
放熱端子２３は、基板装置１がマザー基板に実装された状態において、このマザー基板側に設けられたヒートシンク等の放熱部材と接続されることによって、放熱プレート２２とビア２４とを介してベアチップ４に発生した熱を放熱する。なお、基板装置１は、ベアチップ４に大きな発熱が生じない場合にはかかる放熱構造を不要とし、チップ装填開口３内にベアチップ４のみが封止樹脂により封止される。
【００２３】
以上のように構成されたベース部６は、ビルドアップ形成面７上に薄膜技術によって高精度でかつ微細配線を有する高周波回路部９を積層形成するために、平坦化絶縁層８が形成されている。ベース部６は、第１層配線基板１３や第２層配線基板１４の基板が有するうねりや凹凸或いは第２層配線基板１４の第２の配線パターン２０の厚みによる凹凸が高周波回路部９に影響を与える。したがって、ベース部６には、ビルドアップ形成面７を被覆して絶縁層が形成され、この絶縁層に対して研磨処理が施されて平坦化絶縁層８が形成される。なお、平坦化絶縁層８は、研磨処理を必須とするものではなく、平坦層を形成することが可能な一般的な成膜方法、例えばスピンコート法やカーテンコート法等によって形成されるようにしてもよい。
【００２４】
高周波回路部９は、薄膜技術によって積層形成されたそれぞれ誘電絶縁層２５ａ乃至２７ａと配線パターン２５ｂ乃至２７ｂとからなる第１配線層２５乃至第３配線層２７の３層構造からなり、ソルダレジスト層２８を介して最上層の第３配線層２７に形成された電極２９に上述したチップ１０や電子部品１１が搭載される。高周波回路部９は、第１配線層２５の第１配線パターン２５ｂとコア基板２の第１の配線パターン１８や第２の配線パターン２０とが平坦化絶縁層８及び第１の誘電絶縁層２５ａを貫通して形成されたビア３０を介して適宜接続されている。
【００２５】
高周波回路部９は、第１配線層２５乃至第３配線層２７の第１の配線パターン２５ｂ乃至第３の配線パターン２７ｂが層内に適宜形成されたビア３１、３２を介して層間接続されている。高周波回路部９は、第１配線層２５の第１の配線パターン２５ｂとベアチップ４の電極２１とが、平坦化絶縁層８及び第１の誘電絶縁層２５ａを貫通して形成されたビア３３を介して直接接続されている。高周波回路部９は、第１配線層２５乃至第３配線層２７が薄膜技術によって形成されることから、配線パターン２５ｂ乃至２７ｂを微細化することが可能であるとともにベアチップ４の電極２１群に対応して微細なビア３３も形成される。
【００２６】
基板装置１においては、上述したようにベース部６に内蔵されたベアチップ４が、フリップチップ接続やワイヤボンディング接続等の接続構造を要せずにコア基板２の上層に積層形成された高周波回路部９とビア３３を介して直接接続される。したがって、基板装置１においては、接続工程が簡易化されてコストの低減が図られるとともに伝送線路の短縮化によってノイズの低減或いは信号の高速伝達が図られるようになる。
【００２７】
高周波回路部９には、第２配線層２６の第２の配線パターン２６ｂ内に、薄膜レジスタ３４や薄膜インダクタ３５或いは薄膜キャパシタ３６が成膜形成されている。高周波回路部９は、第１配線層２５乃至第３配線層２７を薄膜技術によって形成することから、これら受動素子を高精度に形成することが可能であるとともに、第１の配線パターン２５ｂ乃至第３の配線パターン２７ｂが微細配線化されて小型が図られる。
【００２８】
以上のように構成された基板装置１によれば、高周波回路部９の表面に実装されるチップ１０や電子部品１１とともにベース部６のコア基板２の内部にもベアチップ４が内蔵されることによって高密度実装化が図られることから無線通信端末機器の小型化や多機能化を実現する。基板装置１によれば、ベース部６側のベアチップ４の電極２１と高周波回路部９とがビア３３を介して直接接続されることから、接続工程が不要となりコスト低減が図られ、また伝送線路の短縮化によって高速処理化や対ノイズ特性の向上が図られる。
【００２９】
上述した基板装置１について、図２乃至図９を参照してコア基板２の製造工程を説明する。なお、コア基板２は、上述したように４層構造の配線基板が用いられるが、以下の製造工程の説明においては簡略化するために両面基板として説明する。また、基板装置１は、１個ずつ製造するように説明するが、例えば大型のコア基板に複数個分が一括して製造され、このコア基板を最終工程で１個分に分断して形成するようにしてもよい。
【００３０】
コア基板２は、低誘電率特性でかつ低Ｔａｎδ特性、すなわち高周波特性に優れた有機基材、例えばポリフェニールエーテル、ビスマレイドトリアジン、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマ、ポリノルボルネン、ガラスエポキシ、フェノール樹脂、ポリオレフィンやセラミック或いはセラミックと有機基材の混合体等からなる基板が用いられる。コア基板２には、機械的剛性と耐熱特性、耐薬品特性を有し上述した基板よりもより廉価なエポキシ系基板等を基板として用いるようにしてもよい。コア基板２は、比較的高価とはなるが、Ｓｉ基板やガラス基板等の基板を用いるようにしてもよい。
【００３１】
コア基板２は、例えば基板の主面に銅箔を接合し、この銅箔に対してフォトリソグラフ処理やエッチング処理等を施して第１の配線パターン１８や第２の配線パターン２０を形成する。また、コア基板２は、例えばプリプレグによって接合した樹脂付銅箔に対してフォトリソグラフ処理及びエッチング処理等を施して第１の配線パターン１８や第２の配線パターン２０を形成するようにしてもよい。コア基板２は、基板にドリル加工やレーザ加工によって貫通孔を形成し、めっき処理によってその内壁に導通処理を施した後に導電ペースト埋め込み、めっき処理により蓋付けを行ってスルーホール１７、１９が形成される。
【００３２】
基板装置１の製造工程においては、コア基板２に対して例えばプレス打抜き加工を施して、図２に示すようにチップ装填開口３を形成する工程が施される。チップ装填開口３は、ベアチップ４を装填するに足る開口寸法を有しており、上述したように第１の配線パターン１８や第２の配線パターン２０の未形成領域に形成されればよく、特に形成位置や開口形状について限定されるものではない。チップ装填開口３は、複数個のベアチップ４が装填される場合にはそれぞれを装填するに足る開口寸法を以って形成され、またコア基板２に複数個が形成されるようにしてもよい。
【００３３】
基板装置１の製造工程においては、ベース４０に対してコア基板２を接合する工程が施される。ベース４０は、特に主面の平坦性を要求されないが、耐熱性や耐薬品性或いは機械的剛性を有するガラス基板やＳｉ基板が用いられる。基板装置１の製造工程においては、ベース４０上で複数個が同時に製作されるようにしてもよい。
【００３４】
ベース４０には、主面上に剥離層４１が成膜形成され、この剥離層４１上に第２層配線基板１４の主面１４ａを接合面としててコア基板２が接合される。剥離層４１は、例えばスパッタ法等により数μｍ程度の厚みを以って成膜形成された銅やアルミ等の金属薄膜と、この金属薄膜上にスピンコート法等によって数十μｍ程度の厚みを以って成膜形成されたポリイミド樹脂等の樹脂層からなる。
【００３５】
基板装置１の製造工程においては、ベース４０上に接合されたコア基板２に対して、ベアチップ４がその電極形成面１２側を装填側にしてチップ装填開口３内に装填される工程が施される。ベアチップ４は、例えば適宜の治具を用いてチップ装填開口３内に位置決めされ、この状態において図３に示すようにその電極形成面１２がベース４０の主面上に載置される。
【００３６】
基板装置１の製造工程においては、図４に示すようにベアチップ４を装填したチップ装填開口３内に絶縁樹脂を充填して硬化させることにより封止樹脂層５を形成する工程が施される。封止樹脂層５は、チップ装填開口３内においてベアチップ４を位置決めした状態でコア基板２と一体化するとともに、ベース４０の主面に流れ込んだ一部が上述したようにコア基板２の主面と共同してビルドアップ形成面７を構成する。
【００３７】
基板装置１の製造工程においては、コア基板２の第１層配線基板１３の主面１３ａ上にソルダレジスト層１６を全面に亘って形成する工程が施される。ソルダレジスト層１６には、例えばフォトリソグラフ処理及びエッチング処理等を施して第１の配線パターン１８のランドに対応して開口を形成するパターニングが行われ、この開口から露出されたランドに対して例えばＮｉ−Ａｕめっきを施す電極形成処理が施されて電極１５が形成される。
【００３８】
基板装置１の製造工程においては、剥離層４１を介してコア基板２をベース４０から剥離する工程が施される。剥離工程は、コア基板２を接合したベース基板４０を酸或いはアルカリ溶液中に浸漬することによって、図５に示すように剥離層４１の金属層と樹脂層とを界面としてコア基板２をベース４０からきれいに剥離する。コア基板２は、接合面１４ａに残された樹脂層が、例えば酸素プラズマによるドライエッチング法を施されることによって除去される。コア基板２は、第２層配線基板１４の主面１４ａと、ベアチップ４の電極形成面１２及び封止樹脂層５の一部がベース４０の主面を基準にして同一面を構成して一体化されてビルドアップ形成面７を構成する。
【００３９】
基板装置１の製造工程においては、上述した工程を経て内部にベアチップ４を一体に収納したコア基板２のビルドアップ形成面７上に、図５に示すように平坦化絶縁層８を形成する工程が施される。平坦化絶縁層８は、上述したようにビルドアップ形成面７上に高精度の高周波回路部９を積層形成するために形成され、基板装置１の機能に直接影響を及ぼすものでは無い。平坦化絶縁層８は、高周波回路部９の誘電絶縁層との相性や材料の共通化から同一の絶縁性誘電材で形成することが好ましい。
【００４０】
平坦化絶縁層８は、低誘電率特性でかつ低Ｔａｎδ特性、すなわち高周波特性に優れた絶縁性誘電材、例えばポリフェニールエーテル、ビスマレイドトリアジン、ポリイミド、液晶ポリマ、ポリノルボルネン、ベンゾシクロブテン或いはエポキシ系樹脂やアクリル系樹脂が用いられて形成される。平坦化絶縁層８は、塗布均一性や厚み制御性に優れた成膜方法、例えばスピンコート法、カーテンコート法、ローリコート法或いはディップコート法等によって成膜形成される。平坦化絶縁層８は、かかる方法によって形成された後に、必要に応じて例えばアルミナとシリカの混合液からなる研磨材を用いた研磨処理が施されることによって、さらに高精度に平坦化される。
【００４１】
なお、平坦化絶縁層８については、例えば第２の配線パターン２０の全面を被覆するようにして絶縁誘電層を形成し、この絶縁誘電層に対して第２の配線パターン２０を露出するまで化学機械研磨処理を施して平坦化を図るようにしてもよい。平坦化絶縁層８は、この場合に第２の配線パターン２０と共同してベース部６に平坦なビルドアップ形成面７を構成する。
【００４２】
基板装置１の製造工程においては、上述した工程を経て製造されたベース部６となるコア基板２に対して、ビルドアップ形成面７上に平坦化絶縁層８を介して薄膜技術により高周波回路部９を形成する工程が施される。高周波回路部９の形成工程は、第１配線層２５を形成した後に、第２配線層２６及び第３層配線層２７を積層形成する。高周波回路部９の形成工程は、第１配線層２５乃至第３層配線層２７がほぼ同様にして形成されることから、第１配線層２５について以下代表して説明する。
【００４３】
第１配線層２５の製造工程は、絶縁性誘電材によって誘電絶縁層２５ａを形成する工程と、この誘電絶縁層２５ａ上に第１の配線パターン２５ｂを形成する工程とからなる。誘電絶縁層２５ａの形成工程は、上述した平坦化絶縁層８に用いた絶縁性誘電材と同一の材料が用いられ、スピンコート法等の成膜形成法により均一な厚みで形成される。誘電絶縁層２５ａは、上述したようにビルドアップ形成面７上に平坦化絶縁層８を介して形成されることから、高精度の膜厚かつ平坦性を有して形成される。
【００４４】
誘電絶縁層２５ａには、図６に示すようにベース部６の第２の配線パターン２０に形成された所定の電極部と高周波回路部９の第１配線層２５に形成される配線パターン２５ｂの電極部とを適宜接続する多数個のビア３０が形成される。ビア３０は、誘電絶縁層２５ａにビアホールを形成してベース部６の第２の配線パターン２０に形成された所定の電極部を外方に臨ませる。ビアホールは、絶縁性誘電材として感光性樹脂が用いられた場合に、例えば所定のパターニングを有するマスクを誘電絶縁層２５ａに取り付けてフォトリソグラフ処理及びエッチング処理等を施して形成される。ビアホールは、絶縁性誘電材として非感光性樹脂が用いられた場合に、例えばフォトレジストや金等の金属膜をマスクとして方向性化学エッチング法やプラズマエッチング法等のドライエッチング処理を施して形成される。ビアホールには、めっき処理によってホールの内壁に導通処理を施した後に導電ペースト埋め込み、さらにめっき処理により蓋付けが行われてビア３０を形成する。
【００４５】
誘電絶縁層２５ａには、同様にしてベース部６の第２の配線パターン２０とベアチップ４の電極２１とを適宜接続する多数個のビア３３が形成される。ビア３３は、誘電絶縁層２５ａが高精度の膜厚かつ平坦性を有しており上述した方法によって、ベアチップ４に微細化されて形成された電極２１に対応して高精度に形成される。
【００４６】
第１の配線パターン２５ｂの形成工程は、誘電絶縁層２５ａ上に例えばスパッタ法等により図７に示すように金属薄膜４２を形成する工程と、この金属薄膜４２に例えばフォトリソグラフ処理及びエッチング処理等を施して図８に示すように第１の配線パターン２５ｂをパターン形成する工程とからなる。金属薄膜４２は、例えばＣｕ、Ａｌ、Ｐｔ、Ａｕ等の導電性に優れた金属材により成膜形成される。なお、金属薄膜４２は、誘電絶縁層２５ａとの密着性を向上させるために例えばＣｒ、Ｎｉ、Ｔｉ等の金属薄膜をバリア層として予め形成し、このバリア層を介して形成するようにしてもよい。
【００４７】
高周波回路部９の製造工程においては、上述した第１配線層２５の第１の配線パターン２５ｂ上に、第２配線層２６と第３配線層２７の形成工程が順次施される。第２配線層２６及び第３配線層２７には、上述したように内部に薄膜受動素子３４〜３６が成膜形成される。高周波回路部９の製造工程においては、平坦化絶縁層８上に薄膜技術によって第１配線層２５乃至第３配線層２７を成膜形成することから、高精度の薄膜受動素子３４〜３６が形成される。
【００４８】
以下、薄膜受動素子３４〜３６の形成工程の一例について説明する。高周波回路部９の製造工程においては、第２の誘電絶縁層２６ａと第２の配線パターン２６ｂとを被覆して窒化タンタル（ＴａＮ）層を成膜形成する。ＴａＮ層は、抵抗体として作用するとともに、キャパシタ素子を形成する際に陽極酸化により形成される酸化タンタル（ＴａＯ）誘電体膜のベースとして作用する。なお、ＴａＮ層は、Ｔａの薄膜であってもよい。高周波回路部９の製造工程においては、キャパシタ素子の下電極部位を露出させる開口部を有するフォトレジスト等からなる陽極酸化マスク層が形成され、陽極酸化処理を行うことによって開口部に対応するキャパシタ素子の下電極部位のＴａＮ層を選択的に陽極酸化する。
【００４９】
なお、高周波回路部９の製造工程においては、陽極酸化マスク層を形成せずにＴａＮ層に全面に亘って陽極酸化処理を施した後に、ＴａＮ＋ＴａＯ層をパターニングするようにしてもよい。高周波回路部９の製造工程においては、かかる処理を施すことによってＴａＮ層が表面を陽極酸化されることで、この酸化膜が保護膜としてレジスタ素子を安定化させることが可能となる。
【００５０】
高周波回路部９の製造工程においては、第２配線層２６及び第３配線層２７を例えば銅電解めっき法によって形成するようにしてもよい。高周波回路部９の製造工程においては、第２の誘電絶縁層２６ａ或いは第３の誘電絶縁層２７ａ上に電解取出し用の電極として銅薄膜層を形成する。高周波回路部９の製造工程においては、銅薄膜層上に所定のパターン形状のめっきレジスト層を形成し、電解銅めっき処理を施してパターン開口部に銅めっき層をリフトアップ形成する。高周波回路部９の製造工程においては、めっきレジスト層を洗浄除去するとともにエッチング処理を施して不要な銅薄膜層を除去することで、所定の配線パターンとともに例えば充分な膜厚を有する低周波用インダクタ素子を形成する。
【００５１】
高周波回路部９の製造工程においては、薄膜受動素子３４〜３６がその他の適宜の方法により、高周波回路部９の内部に成膜形成される。高周波回路部９の製造工程においては、スピンコート法等により保護層形成のために一般に用いられるソルダレジストが第３配線層２７上に全面に亘って塗布されて、図９に示すようにソルダレジスト層２８が形成される。ソルダレジスト層２８には、例えばフォトリソグラフ処理及びエッチング処理等が施されて、第３配線層２７の電極部に対応してそれぞれ開口部が形成されるとともに、この開口部を介して露出された電極部に例えば無電解Ｎｉ−Ａｕめっき等が施されて電極形成が行われる。
【００５２】
基板装置１の製造工程においては、上述した第３配線層２７の電極部に対して例えばフリップチップ法やリフローはんだ法等の適宜の実装方法によりチップ１０や電子部品１１が実装される。基板装置１の製造工程においては、図示しないが、電磁ノイズ等の影響を排除するために図示しないシールドカバーが組み付けられる。
【００５３】
なお、上述した基板装置１の製造工程においては、ベース部６の第２層配線基板１４側にビルドアップ形成面７を構成して高周波回路部９を積層形成するようにしたが、第１層配線基板１５側にも同様にして高周波回路部を形成するようにしてもよいことは勿論である。基板装置１の製造工程においては、高周波回路部９を薄膜技術によって内部に高精度の薄膜受動素子と微細な配線パターンとを有する配線層を積層形成するようにしたが、一般的な多層基板の製造プロセスにより形成するようにしてもよい。
【００５４】
上述した実施の形態においては、基板装置１として無線通信端末機器の無線送受信回路部に搭載される高周波回路モジュール基板装置への適用例を示したが、かかる基板装置１に限定されるものでは無く種々の基板装置に適用されることは勿論である。基板装置１は、１個のベアチップ４をベース部６内に収納するようにしたが、複数個のベアチップ４を収納するようにしてもよい。
【００５５】
【発明の効果】
以上詳細に説明したように本発明によれば、表面に実装されるチップや電子部品とともにコア基板の内部にもベアチップが内蔵されることによって高密度実装化が図られるようになり、電子機器の小型化や多機能化が図られる。本発明によれば、内蔵されたベアチップの電極とコア基板の主面上に形成した配線層の配線パターンとがビアを介して直接接続されて接続工程が不要となることから、高速処理化や対ノイズ特性の向上が図られるとともにさらなる小型薄型化やコスト低減も図られる。
【図面の簡単な説明】
【図１】本発明の実施の形態として示す高周波回路モジュール基板装置の要部縦断面図である。
【図２】ベアチップを内蔵したコア基板の要部平面図である。
【図３】基板装置の製造工程の説明図であり、コア基板をベースに接合し、チップ装填開口内にベアチップを装填した状態を示す。
【図４】同平坦化絶縁層を形成した状態を示す。
【図５】同コア基板からベースを剥離してベース部を構成した状態を示す。
【図６】ベース部上に高周波回路部を積層形成する工程の説明図であり、第１の誘電絶縁層を形成するとともにビア形成を行った状態を示す。
【図７】同第１の誘電絶縁層上に金属薄膜層を形成した状態を示す。
【図８】同第１の配線パターンを形成した状態を示す。
【図９】同保護層となるソルダレジスト層を形成した状態を示す。
【符号の説明】
１　基板装置、２　コア基板、３　チップ装填開口、４　ベアチップ、５　封止樹脂層、６　ベース部、７　ビルドアップ形成面、８　平坦化絶縁層、９　高周波回路部、１０　チップ、１１　電子部品、１２　電極形成面、１３　第１層配線基板、１４　第２層配線基板、１８　第１の配線パターン、２５　第２の配線パターン、２０　第１配線層、２１　電極、２６　第２配線層、２７　第３配線層、３０　ビア、３１　ビア、３２　ビア、３４　薄膜レジスタ、３５　薄膜インダクタ、３６　薄膜キャパシタ、４０　ベース、４１　剥離層
【図１】
2004079736.tif 000003
【図２】
2004079736.tif 000004
【図３】
2004079736.tif 000005
【図４】
2004079736.tif 000006
【図５】
2004079736.tif 000007
【図６】
2004079736.tif 000008
【図７】
2004079736.tif 000009
【図８】
2004079736.tif 000010
【図９】
2004079736.tif 000011