(57)【要約】【課題】ＭＯＳ型バイポーラ素子のターンオン時に生じる負性抵抗、耐圧のソフト化、リーク電流の増大を防ぐことが可能となる半導体装置を提供する。【解決手段】前記第１導電型半導体基板１０１の第１主面に形成された第２導電型ベース層１０２と、前記第２導電型ベース層１０２に形成されたゲート電極１０５と、前記第２導電型ベース層１０２の表面に形成された第１導電型エミッタ層１０７と、前記第１導電型半導体基板１０１内に形成された第１導電型フィールドストップ層１０９及び第１導電型リークストップ層１１０と、前記第１導電型リークストップ層１１０に接するよう形成された前記第２導電型コレクタ層１１１と、前記第１導電型エミッタ層１０７及び前記第２導電型ベース層１０２上に形成された第１主電極１０８と、前記第２導電型コレクタ層上に形成された第２主電極１１２とを具備する。【選択図】　図１
2004079878.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板と、
前記第１導電型半導体基板の第１主面に形成された第２導電型ベース層と、
前記第２導電型ベース層の表面領域に形成された第１導電型エミッタ層と、
前記第２導電型ベース層に接するよう形成されたゲート絶縁膜と、
前記ゲート絶縁膜に接するよう形成されたゲート電極と、
前記第１導電型半導体基板内に形成された第１導電型フィールドストップ層と、前記第１導電型半導体基板の第２主面に形成された第２導電型コレクタ層と、
前記第１導電型フィールドストップ層と前記第２導電型コレクタ層の間に設けられ、少なくとも前記第２導電型コレクタ層に接するように形成された第１導電型リークストップ層と、
前記第１導電型エミッタ層及び前記第２導電型ベース層上に形成された第１主電極と、
前記第２導電型コレクタ層に形成された第２主電極と、
を具備したことを特徴とする半導体装置。
【請求項２】
前記第１導電型フィールドストップ層において
１×１０１２［ｃｍ−２］≧ＱＦＳ≧Ｎ（Ｗｄｌ−ＷＩ）
（但し、ＱＦＳ［ｃｍ−２］は前記フィールドストップ層の実効的なドーズ量、Ｎ［ｃｍ−３］は第１導電型半導体基板の不純物濃度、Ｗｄｌ［ｃｍ］は第１導電型半導体基板の空乏層幅、ＷＩ［ｃｍ］は第１導電型フィールドストップ層上の第１導電型半導体基板の厚さ）を満たし、
前記第１導電型リークストップ層において、
１≧ＱＬＳ／ＱＣ≧［４８１−４８０ｃｏｓｈ（ＷＬＳ／６０）］／［２１９４ｓｉｎｈ（ＷＬＳ／６０）］
（但し、ＱＬＳ［ｃｍ−２］は前記リークストップ層の実効的なドーズ量、ＱＣ［ｃｍ−２］は前記第２導電型コレクタ層の実効的なドーズ量、ＷＬＳ［μｍ］はリークストップ層の厚さ）を満たすことを特徴とする請求項１記載の半導体装置。
【請求項３】
第１導電型半導体基板と、
前記第１導電型半導体基板の第１主面に形成された第２導電型ベース層と、
前記第２導電型ベース層の表面領域に形成された第１導電型エミッタ層と、
前記第２導電型ベース層に接するよう形成されたゲート絶縁膜と、
前記ゲート絶縁膜に接するよう形成されたゲート電極と、
前記第１導電型半導体基板内に形成された第１導電型フィールドストップ層と、前記第１導電型半導体基板の第２主面に形成された前記第２導電型コレクタ層と、
前記第１導電型フィールドストップ層と前記第２導電型コレクタ層の間に設けられ、両方の層に接するように形成された第１導電型リークストップ層と、
前記第１導電型エミッタ層及び前記第２導電型ベース層上に形成された第１主電極と、
前記第２導電型コレクタ層に形成された第２主電極と、
を具備したことを特徴とする半導体装置。
【請求項４】
前記第１導電型フィールドストップ層において
１×１０１２［ｃｍ−２］≧ＱＦＳ≧Ｎ（Ｗｄｌ−ＷＩ）
（但し、ＱＦＳ［ｃｍ−２］は前記フィールドストップ層の実効的なドーズ量、Ｎ［ｃｍ−３］は第１導電型半導体基板の不純物濃度、Ｗｄｌ［ｃｍ］は第１導電型半導体基板の空乏層幅、ＷＩ［ｃｍ］は第１導電型フィールドストップ層上の第１導電型半導体基板の厚さ）を満たし、
前記第１導電型リークストップ層において、
１≧ＱＬＳ／ＱＣ≧［４８１−４８０ｃｏｓｈ（ＷＬＳ／６０）］／［２１９４ｓｉｎｈ（ＷＬＳ／６０）］
（但し、ＱＬＳ［ｃｍ−２］は前記リークストップ層の実効的なドーズ量、ＱＣ［ｃｍ−２］は前記第２導電型コレクタ層の実効的なドーズ量、ＷＬＳ［μｍ］はリークストップ層の厚さ）を満たすことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第２導電型コレクタ層の厚さが０．１乃至２μｍであることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
前記ゲート電極は、前記第２導電型ベース層に形成された溝にゲート絶縁膜が形成され、前記ゲート絶縁膜に接するよう、導電性材料が埋め込まれていることによって構成されていることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項７】
前記第１導電型はＮ型であり、前記第２導電型はＰ型であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項８】
第１導電型半導体基板の第１主面に第２導電型ベース層を形成する工程と、
前記第２導電型ベース層に接するようゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜に接するようゲート電極を形成する工程と、
前記ゲート電極上に層間絶縁膜を形成する工程と、
前記第２導電型ベース層の表面領域に、第１導電型の不純物を導入することによって、第１導電型エミッタ層を形成する工程と、
前記第１導電型半導体基板の第２主面に第１導電型の不純物を導入することによって、前記第１導電型半導体基板内にフィールドストップ層を形成する工程と、前記第１導電型半導体基板の第２主面に第１導電型の不純物を導入することによって、前記第１導電型フィールドストップ層よりも第２主面側に第１導電型リークストップ層を形成する工程と、
前記第１導電型半導体基板の第２主面に第２導電型の不純物を導入することによって、前記第１導電型リークストップ層に接するよう前記第２導電型コレクタ層を形成する工程と、
前記第１導電型エミッタ層及び前記第２導電型ベース層上に第１主電極を形成する工程と、
前記第２導電型コレクタ層に第２主電極を形成する工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項９】
前記第１導電型フィールドストップ層を形成する工程において
１×１０１２［ｃｍ−２］≧ＱＦＳ≧Ｎ（Ｗｄｌ−ＷＩ）
（但し、ＱＦＳ［ｃｍ−２］は前記フィールドストップ層の実効的なドーズ量、Ｎ［ｃｍ−３］は第１導電型半導体基板の不純物濃度、Ｗｄｌ［ｃｍ］は第１導電型半導体基板の空乏層幅、ＷＩ［ｃｍ］は第１導電型フィールドストップ層上の第１導電型半導体基板の厚さ）を満たすよう形成し、
前記第１導電型リークストップ層を形成する工程において、
１≧ＱＬＳ／ＱＣ≧［４８１−４８０ｃｏｓｈ（ＷＬＳ／６０）］／［２１９４ｓｉｎｈ（ＷＬＳ／６０）］
（但し、ＱＬＳ［ｃｍ−２］は前記リークストップ層の実効的なドーズ量、ＱＣ［ｃｍ−２］は前記第２導電型コレクタ層の実効的なドーズ量、ＷＬＳ［μｍ］はリークストップ層の厚さ）を満たすよう形成することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
第１導電型半導体基板の第１主面によって第２導電型ベース層を形成する工程と、
前記第２導電型ベース層に接するようゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜に接するようゲート電極を形成する工程と、
前記ゲート電極上に層間絶縁膜を形成する工程と、
前記第２導電型ベース層の表面領域に、第１導電型の不純物を導入することによって、第１導電型エミッタ層を形成する工程と、
前記第１導電型半導体基板の第２主面に第１導電型の不純物を導入することによって、前記第１導電型半導体基板内に、第２主面側から順に第１導電型リークストップ層及び第１導電型フィールドストップ層を形成する工程と、
前記第１導電型半導体基板の第２主面に第２導電型の不純物を導入することによって、前記第１導電型リークストップ層に接するよう前記第２導電型コレクタ層を形成する工程と、
前記第１導電型エミッタ層及び前記第２導電型ベース層上に第１主電極を形成する工程と、
前記第２導電型コレクタ層に第２主電極を形成する工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１導電型フィールドストップ層を形成する工程において
１×１０１２［ｃｍ−２］≧ＱＦＳ≧Ｎ（Ｗｄｌ−ＷＩ）
（但し、ＱＦＳ［ｃｍ−２］は前記フィールドストップ層の実効的なドーズ量、Ｎ［ｃｍ−３］は第１導電型半導体基板の不純物濃度、Ｗｄｌ［ｃｍ］は第１導電型半導体基板の空乏層幅、ＷＩ［ｃｍ］は第１導電型フィールドストップ層上の第１導電型半導体基板の厚さ）を満たすよう形成し、
前記第１導電型リークストップ層する工程において、
１≧ＱＬＳ／ＱＣ≧［４８１−４８０ｃｏｓｈ（ＷＬＳ／６０）］／［２１９４ｓｉｎｈ（ＷＬＳ／６０）］
（但し、ＱＬＳ［ｃｍ−２］は前記リークストップ層の実効的なドーズ量、ＱＣ［ｃｍ−２］は前記第２導電型コレクタ層の実効的なドーズ量、ＷＬＳ［μｍ］はリークストップ層の厚さ）を満たすよう形成することを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記第２導電型コレクタ層の厚さが０．１乃至２μｍであることを特徴とする請求項８乃至１１のいずれかに記載の半導体装置の製造方法。
【請求項１３】
前記ゲート電極を形成する工程は、
前記第２導電型ベース層に溝を形成する工程と、
前記溝にゲート絶縁膜を形成する工程と、
前記溝に形成された前記ゲート絶縁膜に接するよう、前記溝にゲート電極を埋め込む工程とを具備したことを特徴とする請求項８乃至１１のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記第１導電型はＮ型であり、前記第２導電型はＰ型であることを特徴とする請求項８乃至１１のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力用半導体装置に係り、特にＩＧＢＴなどのパワーデバイスに関する。
【０００２】
【従来の技術】
近年のパワーエレクトロニクス分野における電源機器の小型化、高性能化への要求を受けて、電力用半導体装置では、高耐圧化、大電流化と共に、低損失化、高破壊耐量化、高速化に対する性能改善について注力されている。特に高耐圧化、高電流化という点では、３００Ｖ程度以上の耐圧を有する絶縁ゲート型半導体装置としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）が用いられている。ＩＧＢＴは、パワーＭＯＳＦＥＴの高速スイッチング特性とバイポーラトランジスタの高出力特性とを兼ね備えており、インバータなどの電力変換装置やスイッチング電源等に多く利用されている。ＩＧＢＴのゲート構造としては、平板状に形成されているプレーナ構造と、埋め込み形成されているトレンチ構造とがある。
【０００３】
図２０に従来の電力用半導体装置として、トレンチ構造を有するＩＧＢＴを示す。Ｎ型半導体基板２００１の第１主面にＰ型ベース層２００２が形成されており、前記Ｐ型ベース層２００２から前記Ｎ型半導体基板にまで達する溝２００３が形成されている。前記溝２００３にはゲート絶縁膜２００４が形成され、前記ゲート絶縁膜２００４に接するようゲート電極２００５が埋め込まれている。前記ゲート電極２００５上には、層間絶縁膜２００６が形成されている。前記Ｐ型ベース層２００２の表面領域には、前記溝２００３の側壁に接するよう、高不純物濃度のＮ型エミッタ層２００７が形成されている。
【０００４】
前記Ｐ型ベース層２００２及び前記Ｎ型エミッタ層２００７上に、前記Ｐ型ベース層２００２及び前記Ｎ型エミッタ層２００７にコンタクトするよう、エミッタ電極２００８が形成されている。前記ゲート電極２００５は、上に前記層間絶縁膜２００６が形成されているため、前記エミッタ電極２００８とは接していない。前記したＮ型半導体基板２００１、Ｐ型ベース層２００２、ゲート絶縁膜２００４、ゲート電極２００５及びＮ型エミッタ層２００７によって、ＭＯＳＦＥＴが形成されている。すなわち、前記Ｐ型ベース層２００２の前記溝２００３の側壁にチャネルが形成され、Ｎ型エミッタ層２００７からＮ型半導体基板２００１に電子を注入する。
【０００５】
一方、前記Ｎ型半導体基板２００１の第２主面には、Ｎ型バッファ層（フィールドストップ層）２００９が形成されている。前記Ｎ型半導体基板２００１の第２主面側には、Ｐ型コレクタ層２０１０とコレクタ電極２０１１が形成されている。ここで、Ｐ型コレクタ層は、比較的、高不純物濃度で形成し、Ｐ型コレクタ層及びフィールドストップ層を約２μｍ以下の厚さで形成している。
【０００６】
図２１に第２主面側の不純物濃度である、前記Ｐ型コレクタ層２０１０、前記Ｎ型フィールドストップ層２００９及び前記Ｎ型半導体基板２００１の不純物濃度分布の模式図を示す。縦軸は濃度、横軸は深さ（矢印の方向が第１主面側）である。
【０００７】
上記ＩＧＢＴの動作について説明する。前記コレクタ電極２０１１に正の電圧が印加され、前記エミッタ電極２００８に負の電圧が印加されているとき、前記エミッタ電極２００８より正となる正の電圧が前記ゲート電極２００５に印加されると、前記Ｐ型ベース層２００２の前記ゲート電極２００５に接した表面がＮ型に反転し、反転層が形成される。電子はＮ型エミッタ層２００６から、前記反転層を通ってＮ型半導体基板２００１に注入され、前記Ｐ型コレクタ層２０１０に達する。これによってＮ型フィールドストップ層２００９を介して前記Ｎ型半導体基板２００１と前記Ｐ型コレクタ層２０１０が順バイアスされ、正孔が前記Ｐ型コレクタ層２０１０から前記Ｎ型半導体基板２００１に注入される。このように、前記Ｎ型半導体基板２００１に電子と正孔の両方が注入され、前記Ｎ型半導体基板２００１で電導率変調が起こってオン電圧が低減される。すなわち、素子が導通状態になる。
【０００８】
一方、ターンオフするには、前記ゲート電極２００５に前記エミッタ電極２００８に対して負の電圧を印加する。これにより、ゲート電極２００５に接したＰ型ベース層２００２に形成されていた反転層が消失して、電子注入が停止する。
一方、前記Ｎ型半導体基板２００１に蓄積されていた正孔は、その一部が前記Ｐ型ベース層２００２を介してエミッタ電極に排出され、残りの正孔が電子と再結合して消滅し、素子はターンオフする。
【０００９】
また、前記コレクタ電極２０１１に正の電圧が印加され、前記エミッタ電極２００６と前記ゲート電極２００５に０Ｖを印加すると、前記Ｐ型ベース層２００２と前記Ｎ型半導体基板２００１の接合部分から空乏層が伸び、素子は逆阻止状態となる。パンチスルー型と言われるＩＧＢＴでは、前記Ｎ型フィールドストップ層２００９を形成し、電界を低減することによって空乏層が前記Ｐ型コレクタ層に達するのを防ぎ、耐圧を保持する。（ノンパンチスルー型と言われるＩＧＢＴでは、厚いＮ型半導体基板を用いて、空乏層が前記Ｐ型コレクタ層に達するのを防ぎ、耐圧を保持する。）　この種の半導体装置として、特表２００１−５０１３８２号公報（公知文献）に記載された半導体装置が知られている。
【００１０】
【発明が解決しようとする課題】
Ｐ型コレクタ層に接して、フィールドストップ層を形成すると、ターンオフ時の正孔の注入を抑制することができ、ターンオフ損失を低減することができる。
しかし一方で、所望の耐圧よりも小さい電圧でリーク電流が増大する、耐圧のソフト化が生じるという問題がある。ここで、耐圧のソフト化とは、耐圧の立ち上がりが緩やかになり、耐圧の低下が生じる現象である
また、このリーク電流を抑えるためにフィールドストップ層の濃度を高く形成すると、ターンオン時に負性抵抗が生じて、オン電圧が上昇するという問題がある。
【００１１】
本発明は上記問題点を解決すべくなされたもので、ターンオン時に生じる負性抵抗、耐圧のソフト化、リーク電流の増大を防ぐことが可能となる半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記した目的を達成するための本発明の半導体装置は、第１導電型半導体基板と、
前記第１導電型半導体基板の第１主面に形成された第２導電型ベース層と、
前記第２導電型ベース層の表面領域に形成された第１導電型エミッタ層と、
前記第２導電型ベース層に接するよう形成されたゲート絶縁膜と、
前記ゲート絶縁膜に接するよう形成されたゲート電極と、
前記第１導電型半導体基板内に形成された第１導電型フィールドストップ層と、前記第１導電型半導体基板の第２主面に形成された第２導電型コレクタ層と、
前記第１導電型フィールドストップ層と前記第２導電型コレクタ層の間に設けられ、少なくとも前記第２導電型コレクタ層に接するように形成された第１導電型リークストップ層と、
前記第１導電型エミッタ層及び前記第２導電型ベース層上に形成された第１主電極と、
前記第２導電型コレクタ層に形成された第２主電極と、
を具備したことを特徴とする。
【００１３】
また、上記した目的を達成するための本発明の半導体装置は、第１導電型半導体基板と、
前記第１導電型半導体基板の第１主面に形成された第２導電型ベース層と、
前記第２導電型ベース層の表面領域に形成された第１導電型エミッタ層と、
前記第２導電型ベース層に接するよう形成されたゲート絶縁膜と、
前記ゲート絶縁膜に接するよう形成されたゲート電極と、
前記第１導電型半導体基板内に形成された第１導電型フィールドストップ層と、前記第１導電型半導体基板の第２主面に形成された前記第２導電型コレクタ層と、
前記第１導電型フィールドストップ層と前記第２導電型コレクタ層の間に設けられ、両方の層に接するように形成された第１導電型リークストップ層と、
前記第１導電型エミッタ層及び前記第２導電型ベース層上に形成された第１主電極と、
前記第２導電型コレクタ層に形成された第２主電極と、
を具備したことを特徴とする。
【００１４】
また、上記した目的を達成するための本発明の半導体装置の製造方法は、第１導電型半導体基板の第１主面に第２導電型ベース層を形成する工程と、
前記第２導電型ベース層に接するようゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜に接するようゲート電極を形成する工程と、
前記ゲート電極上に層間絶縁膜を形成する工程と、
前記第２導電型ベース層の表面領域に、第１導電型の不純物を導入することによって、第１導電型エミッタ層を形成する工程と、
前記第１導電型半導体基板の第２主面に第１導電型の不純物を導入することによって、前記第１導電型半導体基板内にフィールドストップ層を形成する工程と、前記第１導電型半導体基板の第２主面に第１導電型の不純物を導入することによって、前記第１導電型フィールドストップ層よりも第２主面側に第１導電型リークストップ層を形成する工程と、
前記第１導電型半導体基板の第２主面に第２導電型の不純物を導入することによって、前記第１導電型リークストップ層に接するよう前記第２導電型コレクタ層を形成する工程と、
前記第１導電型エミッタ層及び前記第２導電型ベース層上に第１主電極を形成する工程と、
前記第２導電型コレクタ層に第２主電極を形成する工程と、
を具備したことを特徴とする。
【００１５】
また、上記した目的を達成するための本発明の半導体装置の製造方法は、第１導電型半導体基板の第１主面によって第２導電型ベース層を形成する工程と、
前記第２導電型ベース層に接するようゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜に接するようゲート電極を形成する工程と、
前記ゲート電極上に層間絶縁膜を形成する工程と、
前記第２導電型ベース層の表面領域に、第１導電型の不純物を導入することによって、第１導電型エミッタ層を形成する工程と、
前記第１導電型半導体基板の第２主面に第１導電型の不純物を導入することによって、前記第１導電型半導体基板内に、第２主面側から順に第１導電型リークストップ層及び第１導電型フィールドストップ層を形成する工程と、
前記第１導電型半導体基板の第２主面に第２導電型の不純物を導入することによって、前記第１導電型リークストップ層に接するよう前記第２導電型コレクタ層を形成する工程と、
前記第１導電型エミッタ層及び前記第２導電型ベース層上に第１主電極を形成する工程と、
前記第２導電型コレクタ層に第２主電極を形成する工程と、
を具備したことを特徴とする。
【００１６】
本発明の半導体装置及びその製造方法によれば、第２導電型コレクタ層側に、逆阻止状態における空乏層の伸びを低減する第１導電型フィールドストップ層及びリーク電流の増大を低減する第１導電型リークストップ層を形成することによって、ターンオン時に生じる負性抵抗、耐圧のソフト化、リーク電流の増大を防ぐことができる。
【００１７】
【発明の実施の形態】
以下、図面を参照しながら、本発明の半導体装置の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るトレンチＩＧＢＴの要部断面図である。
【００１８】
図１に示すように、Ｎ型半導体基板１０１の第１主面にＰ型ベース層１０２が形成されており、前記Ｐ型ベース層１０２から前記Ｎ型半導体基板にまで達する溝１０３が形成されている。前記溝１０３にはゲート絶縁膜１０４が形成され、前記ゲート絶縁膜１０４に接するようゲート電極１０５が埋め込まれている。前記ゲート電極１０５上には、層間絶縁膜１０６が形成されている。前記Ｐ型ベース層１０２の表面領域には、前記溝１０３の側壁に接するよう、高不純物濃度のＮ型エミッタ層１０７が形成されている。
【００１９】
前記Ｐ型ベース層１０２及び前記Ｎ型エミッタ層１０７上に、前記Ｐ型ベース層１０２及び前記Ｎ型エミッタ層１０７にコンタクトするよう、エミッタ電極１０８が形成されている。前記ゲート電極１０５は、上に前記層間絶縁膜１０６が形成されているため、前記エミッタ電極１０８とは接していない。ここで、前記ゲート電極１０５上に形成されている前記層間絶縁膜１０６は、前記溝１０３に埋め込まれていてもよい。このように形成することによって、前記エミッタ電極１０８を形成する際に、前記Ｐ型ベース層１０２及び前記Ｎ型エミッタ層１０７にコンタクトするためのコンタクトホールを形成する必要がなく、前記ゲート電極１０５間の距離が短い場合であっても、前記エミッタ電極１０８を容易に形成することができる。
【００２０】
前記したＮ型半導体基板１０１、Ｐ型ベース層１０２、ゲート絶縁膜１０４、ゲート電極１０５及びＮ型エミッタ層１０７によって、ＭＯＳＦＥＴが形成されている。すなわち、前記Ｐ型ベース層１０２の前記溝１０３の側壁にチャネルが形成され、Ｎ型エミッタ層１０７からＮ型半導体基板１０１に電子を注入する。
【００２１】
一方、前記Ｎ型半導体基板１０１の第２主面には、Ｎ型フィールドストップ層１０９及びＮ型リークストップ層１１０が形成されている。前記Ｎ型リークストップ層１１０は、前記Ｎ型フィールドストップ層１０９よりも第２主面側に形成されている。前記Ｎ型半導体基板１０１の第２主面側には、前記Ｎ型リークストップ層１１０に接するよう、Ｐ型コレクタ層１１１とコレクタ電極１１２が形成されている。
【００２２】
上記ＩＧＢＴの動作について説明する。前記コレクタ電極１１２に正の電圧が印加され、前記エミッタ電極１０８に負の電圧が印加されているとき、前記エミッタ電極１０８より正となる正の電圧が前記ゲート電極１０５に印加されると、前記Ｐ型ベース層１０２の前記ゲート電極１０５に接した表面がＮ型に反転し、反転層が形成される。電子はＮ型エミッタ層１０６から、前記反転層を通ってＮ型半導体基板１０１に注入され、前記Ｐ型コレクタ層１１１に達する。これによってＮ型リークストップ層１１０、Ｎ型フィールドストップ層１０９を介して前記Ｎ型半導体基板１０１と前記Ｐ型コレクタ層１１１が順バイアスされ、正孔が前記Ｐ型コレクタ層１１１から前記Ｎ型半導体基板１０１に注入される。このように、前記Ｎ型半導体基板１０１に電子と正孔の両方が注入され、前記Ｎ型半導体基板１０１で電導率変調が起こってオン電圧が低減される。すなわち、素子が導通状態になる。
【００２３】
一方、ターンオフするには、前記ゲート電極１０５に前記エミッタ電極１０８に対して負の電圧を印加する。これにより、ゲート電極１０５に接したＰ型ベース層１０２に形成されていた反転層が消失して、電子注入が停止する。一方、前記Ｎ型半導体基板１０１に蓄積されていた正孔は、その一部が前記Ｐ型ベース層１０２を介してエミッタ電極に排出され、残りの正孔が電子と再結合して消滅し、素子はターンオフする。
【００２４】
また、前記コレクタ電極１１２に正の電圧が印加し、前記エミッタ電極１０８と前記ゲート電極１０５に接地電位を印加すると、前記Ｐ型ベース層１０２と前記Ｎ型半導体基板１０１の接合部分から空乏層が伸び、素子は逆阻止状態となる。
【００２５】
図２に、第２主面側の不純物濃度分布である、前記Ｐ型コレクタ層１１１、前記Ｎ型リークストップ層１１０、前記Ｎ型フィールドストップ層１０９及び前記Ｎ型半導体基板１０１の不純物濃度分布の模式図を示す。縦軸は濃度、横軸は深さ（矢印の方向が第１主面側）である。深さに対して濃度を積分した値がドーズ量となる。前記Ｎ型リークストップ層１１０と前記Ｎ型フィールドストップ層１０９は、それぞれピークを有し、独立した分布で形成されている。ここで、図３、図４に示すように、前記Ｎ型リークストップ層１１０と前記Ｎ型フィールドストップ層１０９は離れて形成されていてもよい。前記Ｎ型半導体基板１０１は、前記Ｎ型リークストップ層１１０及び前記Ｎ型フィールドストップ層１０９と比較して、低濃度で形成されている。
【００２６】
前記Ｎ型フィールドストップ層１０９のドーズ量の求め方を以下に述べる。前記Ｎ型フィールドストップ層１０９のドーズ量は、主に前記Ｎ型半導体基板１０１の濃度等によって決まる。なお、ここでは、ドーズ量とは実効的なドーズ量であり、例えば、広がり抵抗（Ｓｐｒｅａｄｉｎｇ　Ｒｅｓｉｓｔａｎｃｅ）測定法、あるいは、ホール効果を利用したホール測定法などから見積もることができる。また、実験結果から、比較的低い温度（４００℃から５００℃程度）の熱アニ−ルによる活性化方法において得られる実効的なドーズ量は、二次イオン質量分析（ＳＩＭＳ　；　Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）方法により得られるドーズ量の３０％程度であることが分かっている。
【００２７】
まず、Ｎ型半導体基板１０１の厚さと濃度（比抵抗）を選択する。必要な厚さ（下限）は、一般的に約１００Ｖの耐圧を確保するために、約１０μｍの厚さが必要であり、好ましくは、さらにその約１０％〜３０％を加えた厚さが必要である。例えば、６００Ｖの耐圧を確保するためには、約６０μｍの厚さが必要であり、好ましくは、さらにその約１０％〜３０％の厚さを加えた６５μｍ〜８０μｍ程度である。また、ある電圧に対して、前記Ｐ型ベース層１０２の電荷を中性にするために必要なＮ型層の総電荷量を求め、ある厚さを有するＮ型半導体基板を選択したときの、臨界電界から制限される濃度（上限）が決定される。つまり、前記Ｎ型半導体基板１０１の厚さと濃度（比抵抗）は、所望の耐圧に応じて制限される厚さの下限と濃度の上限の範囲で決定される。
【００２８】
続いて、前記Ｎ型半導体基板１０１の厚さと濃度が決定されると、前記Ｎ型半導体基板１０１の総電荷量が求まる。耐圧を保持するために必要な前記Ｎ型層の総電荷量からこのＮ型半導体基板１０１の総電荷量を引いた電荷量がフィールドストップ層に必要な電荷量であるため、この電荷量をドーズ量に換算することによって、フィールドストップ層のドーズ量を求めることができる。具体的には、以下のように求めることができる。
【００２９】
電圧Ｖを印加したとき、Ｎ型層の単位長さあたりの電荷量ｑＶ［ｃｍ−１］は、ノンパンチスルー型デバイスを仮定したときの空乏層幅をＷｄｌ［ｃｍ］、Ｎ型半導体基板の濃度をＮ［ｃｍ−３］とすると、ｑＶ＝ＮＷｄｌ２で表される。空乏層幅Ｗｄｌは、耐圧ＶとＮ型半導体基板の濃度Ｎを考慮することによって、計算され、次式のような式（１）で表すことができる。
Ｗｄｌ＝（２ｋεＶ／ｑＮ）１／２　　　　　　　　　　　　　（１）
（ｋ：ボルツマン定数、ε：シリコンの誘電率、Ｖ：電圧、ｑ：電荷素量、Ｎ：Ｎ型半導体基板の濃度）
また、Ｎ型半導体基板をＩ層とする。Ｉ層とは、ドリフト層であり、Ｎ型フィールドストップ層とＮ型ベース層間のＮ型半導体基板の領域である。ここでは、Ｎ型フィールドストップ層上のＮ型半導体基板を示している。Ｉ層の単位長さあたりの電荷量ｑＶＩ［ｃｍ−１］は、Ｉ層の厚さをＷＩ［ｃｍ］とすると、同様に、ｑＶＩ＝ＮＷＩ２で表される。フィールドストップ層として必要な単位長さあたりの電荷量ｑＦＳ［ｃｍ−１］は、ｑＶ−ｑＶＩであり、ｑＦＳ＝Ｎ（Ｗｄｌ−ＷＩ）（Ｗｄｌ＋ＷＩ）で表される。よって、フィールドストップ層のドーズ量ＱＦＳは次式のような式（２）で表される。
ＱＦＳ＝ｑＦＳ／（Ｗｄｌ＋ＷＩ）＝Ｎ（Ｗｄｌ−ＷＩ）　　　　　　　（２）
（ｑＦＳ：フィールドストップ層の単位長さあたりの電荷量、Ｗｄｌ：空乏層幅、Ｗ
Ｉ：Ｉ層の厚さ、Ｎ：Ｎ型半導体基板の濃度）
図５に、前記Ｎ型半導体基板１０１の濃度Ｎ（横軸）と前記Ｎ型フィールドストップ層１０９のドーズ量ＱＦＳ（縦軸）の関係を示す。前記Ｐ型ベース層１０２の電荷を中性にするために必要な電荷中性条件を満たすよう、理論的に計算して求めたグラフである。ここで、前記Ｎ型半導体基板１０１の厚さＷＩは約６０μｍであり、耐圧Ｖは約６００Ｖである。グラフの曲線上のドーズ量は、所望の耐圧を保持するために必要な最低限のドーズ量であり、斜線の領域であれば、逆バイアスが印加されたときに前記Ｎ型半導体基板１０１と前記Ｐ型ベース層１０２との接合部分から伸びる空乏層を、前記Ｎ型フィールドストップ層１０９で低減することが可能となる。
【００３０】
例えば、前記Ｎ型半導体基板１０１の不純物濃度が４×１０１３ｃｍ−３（比抵抗１００Ω・ｃｍ）の場合、前記Ｎ型フィールドストップ層１０９のドーズ量は、４×１０１１ｃｍ−２以上であれば、耐圧を保持することができる。ここで、フィールドストップ層は、電界を阻止する機能を有していればよく、１×１０１２ｃｍ−２以下、好ましくは６×１０１１ｃｍ−２以下のドーズ量がよい。前記したように、フィールドストップ層のドーズ量が多いと、ターンオン時に負性抵抗が生じてオンしにくくなるなどの問題が生じる。前記Ｎ型フィールドストップ層１０９の厚さは特に限定されない。
【００３１】
次に、前記Ｎ型リークストップ層１１０のドーズ量と厚さの求め方を以下に述べる。前記Ｎ型リークストップ層１１０のドーズ量と厚さは、主に前記Ｐ型コレクタ層のドーズ量等によって決まる。
【００３２】
前記Ｎ型リークストップ層のドーズ量と厚さは、以下のようにバイポーラトランジスタの電流利得の理論をＩＧＢＴに応用することによって、次式のような式（３）を求めることができる。
ＱＬＳ／ＱＣ＝［４８１−４８０ｃｏｓｈ（ＷＬＳ／６０）］／［２１９４ｓｉｎｈ（ＷＬＳ／６０）］　　　　（３）
（ＱＬＳ：前記Ｎ型リークストップ層１１０のドーズ量、ＱＣ：前記Ｐ型コレクタ層１１１のドーズ量、ＷＬＳ［μｍ］：前記Ｎ型リークストップ層１１０の厚さ）
式（３）のパラメータは、実験とシミュレーションから求めた値である。前記Ｎ型リークストップ層１１０と前記Ｐ型コレクタ層１１１のドーズ量の比が決まれば、必要な前記Ｎ型リークストップ層１１０の厚さが求まる。前記Ｎ型リークストップ層１１０と前記Ｐ型コレクタ層１１１のドーズ量の比は、１以下であれば、負性抵抗の問題は生じない。前記Ｐ型コレクタ層１１１の厚さは、０．１μｍ〜２μｍ程度に薄く形成することが可能である。不純物濃度を調整して所定のドーズ量を確保することによって、厚さを１μｍ以下に形成し、さらに小型化をはかることも可能である。
【００３３】
図６に、前記Ｎ型リークストップ層１１０のドーズ量ＱＬＳと前記Ｐ型コレクタ層１１１のドーズ量ＱＣの比（横軸）と前記Ｎ型リークストップ層１１０の厚さＷＬＳ（縦軸）の関係を示す。グラフ曲線上は、前記Ｎ型リークストップ層１１０と前記Ｐ型コレクタ層１１１のドーズ量比がある値であるときの、所望とする電圧（耐圧）でのリーク電流の増大を防ぐために必要な前記Ｎ型リークストップ層１１０の厚さを示している。斜線の領域であれば、リーク電流の増大は生じない。前記Ｎ型リークストップ層１１０と前記Ｐ型コレクタ層１１１のドーズ量比ＱＬＳ／ＱＣが小さくなるにしたがって、前記Ｎ型リークストップ層１１０についてある程度の厚さが必要となることが分かる。
【００３４】
前記Ｎ型リークストップ層１１０と前記Ｐ型コレクタ層１１１のドーズ量比が０．０１≦ＱＬＳ／ＱＣ≦０．２のデバイスでは、スイッチングなどの電気特性の性能がよく、製造工程などの、実用性の点でも優れており、特に有効である。
ドーズ量の比から求まる最低限必要な前記Ｎ型リークストップ層１１０の厚さが約０．３μｍ以上４μｍ以下である場合（０．０１≦ＱＬＳ／ＱＣ≦０．２）には、最低限必要となるその厚さで形成する方が好ましい。
【００３５】
例えば、前記Ｐ型コレクタ層１１１のドーズ量を１×１０１４ｃｍ−２、前記Ｎ型リークストップ層を２×１０１３ｃｍ−２とすれば、ドーズ量比は０．２である。よって、前記Ｎ型リークストップ層１１０の厚さは、０．３μｍ程度であれば、リーク電流の増大を防ぐことができる。
【００３６】
以上のように、前記Ｎ型半導体基板１０１の第２主面側に形成された前記Ｎ型フィールドストップ層１０９、前記Ｎ型リークストップ層１１０及び前記Ｐ型コレクタ層１１１の実効的なドーズ量と厚さを決定することによって、ターンオン時に生じる負性抵抗、リーク電流の増大を防ぐことができる。
【００３７】
図７は、デバイスシミュレーション結果である。耐圧は６００Ｖを想定しＮ型半導体基板は、厚さが５０μｍ、不純物濃度が１×１０１３ｃｍ−３である。グラフの曲線Ａは、第２主面側から、Ｐ型コレクタ層／リークストップ層／フィールドストップ層／Ｎ型半導体基板の構造を有したデバイスである。Ｐ型コレクタ層の厚さは１μｍ、実効的なドーズ量は１×１０１３ｃｍ−２であり、リークストップ層の厚さは０．５μｍ、実効的なドーズ量は１．０５×１０１２ｃｍ−２である。フィールドストップ層の厚さは１μｍ、実効的なドーズ量は２．３１×１０１１ｃｍ−２である。また、グラフの曲線Ｂは、第２主面側から、Ｐ型コレクタ層／フィールドストップ層／Ｎ型半導体基板の構造を有したデバイスであり、リークストップ層が形成されていない他は、グラフの曲線Ａのデバイスと同じ構造である。Ｐ型コレクタ層の厚さは１μｍ、実効的なドーズ量は１×１０１３ｃｍ−２であり、フィールドストップ層の厚さは１μｍ、実効的なドーズ量は２．３１×１０１１ｃｍ−２である。また、グラフの曲線Ｃは、第２主面側から、フィールドストップ層／Ｎ型半導体基板の構造を有したデバイスであり、さらにＰ型コレクタ層が形成されていない他は、グラフの曲線Ｂのデバイスと同じ構造である。フィールドストップ層の厚さは１μｍ、実効的なドーズ量は２．３１×１０１１ｃｍ−２である。
【００３８】
図７に示すように、グラフの曲線Ａのデバイスはフィールドストップ層及びリークストップ層が機能し、６００Ｖの耐圧を保持することができるということが分かる。グラフの曲線Ｂのデバイスは、リークストップ層が形成されていないため、リーク電流が増大し、耐圧を保持することができないことが分かる。また、グラフの曲線Ｃのデバイスは、グラフの曲線Ａのデバイスと同じ結果であり、パンチスルーすることなく６００Ｖの耐圧を保持することができることが分かる。
グラフの曲線Ｃのデバイスは、Ｐ型コレクタ層が形成されておらず、このシミュレーション結果から、フィールドストップ層によって空乏層の伸びを低減することができるかどうか知ることができる。したがって、空乏層の伸びを低減するフィールドストップ層のみでは、特性のよいデバイスを製造することができないため、フィールドストップ層及びリークストップ層の２層を形成する必要があることが分かる。
【００３９】
以下に、本実施の形態に記載された半導体装置の製造方法の一例について述べる。耐圧は例えば６００Ｖとする。
【００４０】
図８に示すように、比抵抗が４０Ω・ｃｍ程度であり例えば、６００μｍの厚さのＮ型半導体基板８０１の第１主面にＰ型ベース層８０２を形成する。前記Ｎ型半導体基板８０１の濃度は、約１×１０１４ｃｍ−３である。次に、前記Ｐ型ベース層８０２から前記Ｎ型半導体基板８０１にまで達する溝８０３を形成する。前記溝８０３にはゲート絶縁膜８０４を形成し、前記ゲート絶縁膜８０４に接するよう、ゲート電極８０５を埋め込む。前記ゲート電極８０５上にパターニングした層間絶縁膜８０６を形成し、前記Ｐ型ベース層８０２の表面領域には、前記溝８０３の側壁に接するよう、高不純物濃度のＮ型エミッタ層８０７を選択的に形成する。前記Ｐ型ベース層８０２及び前記Ｎ型エミッタ層８０７上に、前記Ｐ型ベース層８０２及び前記Ｎ型エミッタ層８０７にコンタクトするよう、エミッタ電極８０８が形成されている。前記ゲート電極８０５は、上に前記層間絶縁膜８０６が形成されているため、前記エミッタ電極８０８とは接していない。
【００４１】
次に図９に示すように、前記Ｎ型半導体基板８０１を第１主面の裏面である第２主面から、耐圧６００Ｖを保持するために必要な約６０μｍの厚さになるまで研削する。研削は砥石等によって行われる。
【００４２】
次に図１０に示すように、前記Ｎ型半導体基板８０１の第２主面から例えば５００ｋｅＶ程度の加速エネルギーでリン、砒素、アンチモンなどのＮ型不純物をイオン注入し、実効的なドーズ量が５×１０１１ｃｍ−２程度となるようなＮ型フィールドストップ層８０９を形成する。前記Ｎ型フィールドストップ層８０９の厚さは例えば、０．４μｍである。
【００４３】
次に図１１に示すように、例えば３００ｋｅＶ程度の加速エネルギーでリン、砒素、アンチモンなどのＮ型不純物をイオン注入し、実効的なドーズ量が１×１０１２ｃｍ−２程度、厚さが０．６μｍ程度となるようなＮ型リークストップ層８１０を形成する。このとき、加速エネルギー等の条件を適宜選択することによって、図３、図４のデバイス構造及び不純物濃度分布を得ることも可能である。例えば、前記フィールドストップ層８０９をイオン注入する際の加速エネルギーを大きくすることによって、前記Ｎ型半導体基板８０１内に深く形成することができ、このような構造を得ることができる。ここで、Ｐ型コレクタ層８１１のドーズ量は１×１０１３ｃｍ−２とする。
【００４４】
次に図１２に示すように、例えば３０ｋｅＶ程度の加速エネルギーでボロン、インジウムなどのＰ型不純物をイオン注入し、実効的なドーズ量が１×１０１３ｃｍ−２程度、厚さが１μｍ程度となるようなＰ型コレクタ層８１１を形成する。続いて、３５０℃〜５５０℃アニールする。前記Ｐ型コレクタ層８１１と前記リークストップ層８１０は接して形成されている。前記Ｐ型コレクタ層８１１上にコレクタ電極８１２を形成する。
【００４５】
このように、逆阻止状態における空乏層の伸びを低減するフィールドストップ層及びリーク電流の増大を低減するリークストップ層を形成し、フィールドストップ層とＰ型コレクタ層の実効的なドーズ量と、Ｎ型リークストップ層のドーズ量と厚さを決定することによって、ターンオン時に生じる負性抵抗、リーク電流の増大を防ぐことができる。
【００４６】
なお、本実施の形態は、縦型のトレンチＩＧＢＴを例に説明したが、これに限定されず、プレーナ型のデバイス、横型のデバイスに適用しても同様の効果が得られる。また、Ｎ型とＰ型の導電型が逆であってもかまわない。
（第２の実施の形態）
図１３は、本発明の第２の実施の形態に係るトレンチＩＧＢＴの要部断面図である。第１の実施の形態と異なる点は、図１４に示すようにフィールドストップ層とリークストップ層の不純物濃度分布が、独立した分布を形成しておらず、連続した分布を形成している点である。
【００４７】
図１３に示すように、Ｎ型半導体基板１３０１の第１主面にＰ型ベース層１３０２が形成されており、前記Ｐ型ベース層１３０２から前記Ｎ型半導体基板にまで達する溝１３０３が形成されている。前記溝１３０３にはゲート絶縁膜１３０４が形成され、前記ゲート絶縁膜１３０４に接するようゲート電極１３０５が埋め込まれている。前記ゲート電極１３０５上には、層間絶縁膜１３０６が形成されている。前記Ｐ型ベース層１３０２の表面領域には、前記溝１３０３の側壁に接するよう、高不純物濃度のＮ型エミッタ層１３０７が形成されている。
【００４８】
前記Ｐ型ベース層１３０２及び前記Ｎ型エミッタ層１３０７上に、前記Ｐ型ベース層１３０２及び前記Ｎ型エミッタ層１３０７にコンタクトするよう、エミッタ電極１３０８が形成されている。前記ゲート電極１３０５は、上に前記層間絶縁膜１３０６が形成されているため、前記エミッタ電極１３０８とは接していない。ここで、前記ゲート電極１３０５上に形成されている前記層間絶縁膜１３０６は、前記溝１３０３に埋め込まれていてもよい。このように形成することによって、前記エミッタ電極１３０８を形成する際に、前記Ｐ型ベース層３１０２及び前記Ｎ型エミッタ層１３０７にコンタクトするためのコンタクトホールを形成する必要がなく、前記ゲート電極１３０５間の距離が短い場合であっても、前記エミッタ電極１３０８を容易に形成することができる。
【００４９】
前記したＮ型半導体基板１３０１、Ｐ型ベース層１３０２、ゲート絶縁膜１３０４、ゲート電極１３０５及びＮ型エミッタ層１３０７によって、ＭＯＳＦＥＴが形成されている。すなわち、前記Ｐ型ベース層１３０２の前記溝１３０３の側壁にチャネルが形成され、Ｎ型エミッタ層１３０７からＮ型半導体基板１３０１に電子を注入する。
【００５０】
一方、前記Ｎ型半導体基板１３０１の第２主面には、Ｎ型フィールドストップ層１３０９及びＮ型リークストップ層１３１０が形成されている。前記Ｎ型リークストップ層１３１０は、前記Ｎ型フィールドストップ層１３０９よりも第２主面側に前記Ｎ型リークストップ層１３０９に接して、重なるように形成されている。
【００５１】
前記Ｎ型半導体基板１３０１の第２主面側には、前記Ｎ型リークストップ層１３１０に接するよう、Ｐ型コレクタ層１３１１とコレクタ電極１３１２が形成されている。
【００５２】
図１４に、第２主面側の不純物濃度分布である、前記Ｐ型コレクタ層１３１１、前記Ｎ型リークストップ層１３１０、前記Ｎ型フィールドストップ層１３０９及び前記Ｎ型半導体基板１３０１の不純物濃度分布の模式図を示す。縦軸は濃度、横軸は深さ（矢印の方向が第１主面側）である。深さに対して濃度を積分した値がドーズ量となる。前記Ｎ型半導体基板１３０１は、前記Ｎ型リークストップ層１３１０及び前記Ｎ型フィールドストップ層１３０９と比較して、低濃度で形成されている。
【００５３】
ここで、図１４に示すように、前記Ｎ型リークストップ層１３１０と前記Ｎ型フィールドストップ層１３０９は、不純物濃度分布が連続した分布で形成されている。
【００５４】
続いて、本実施の形態に記載された半導体装置の製造方法の一例について述べる。耐圧は例えば１０００Ｖとする。
【００５５】
図１５に示すように、比抵抗が５０Ω・ｃｍ程度であり、例えば、５００μｍの厚さのＮ型半導体基板１５０１の第１主面にＰ型ベース層１５０２を形成する。前記Ｎ型半導体基板１５０１の濃度は、約８×１０１３ｃｍ−３である。
【００５６】
次に、前記Ｐ型ベース層１５０２から前記Ｎ型半導体基板１５０１にまで達する溝１５０３を形成する。前記溝１５０３にはゲート絶縁膜１５０４を形成し、前記ゲート絶縁膜１５０４に接するよう、ゲート電極１５０５を埋め込む。前記ゲート電極１５０５上にパターニングした層間絶縁膜１５０６を形成し、前記Ｐ型ベース層１５０２の表面領域には、前記溝１５０３の側壁に接するよう、高不純物濃度のＮ型エミッタ層１５０７を選択的に形成する。前記Ｐ型ベース層１５０２及び前記Ｎ型エミッタ層１５０７上に、前記Ｐ型ベース層１５０２及び前記Ｎ型エミッタ層１５０７にコンタクトするよう、エミッタ電極１５０８が形成されている。前記ゲート電極１５０５は、上に前記層間絶縁膜１５０６が形成されているため、前記エミッタ電極１５０８とは接していない。
【００５７】
次に図１６に示すように、前記Ｎ型半導体基板１５０１を第１主面の裏面である第２主面から、耐圧１０００Ｖを保持するために必要な約１００μｍの厚さになるまで研削する。研削は砥石等によって行われる。
【００５８】
次に図１７に示すように、前記Ｎ型半導体基板１５０１の第２主面から例えば７００ｋｅＶ程度の加速エネルギーでリン、砒素、アンチモンなどのＮ型不純物をイオン注入し、図１９を参照して、空乏層の伸びを低減することが可能となる必要最低限の実効的なドーズ量、５×１０１１ｃｍ−２程度のＮ型フィールドストップ層１５０９及びＮ型リークストップ層１５１０を形成する。前記Ｎ型フィールドストップ層１５０９の厚さは、例えば、０．５μｍである。必要最低限のドーズ量の前記Ｎ型フィールドストップ層１５０９の下部には、実効的なドーズ量が８×１０１１ｃｍ−３程度で厚さが少なくとも０．７μｍ程度となるようなＮ型リークストップ層１５１０が形成されている。加速エネルギー等の条件を適宜選択することによって、図１６の濃度プロファイルを得ることができる。ここで、Ｐ型コレクタ層のドーズ量は１×１０１３ｃｍ−３とする。
【００５９】
次に図１８に示すように、例えば３０ｋｅＶ程度の加速エネルギーでボロン、インジウムなどのＰ型不純物をイオン注入し、実効的なドーズ量が１×１０１３ｃｍ−３程度、厚さが１μｍ程度となるようなＰ型コレクタ層１５１１を形成する。
前記Ｐ型コレクタ層１５１１は、前記Ｎ型リークストップ層に接して形成されている。続いて、３５０℃〜５５０℃アニールする。前記Ｐ型コレクタ層１５１１上にコレクタ電極１５１２を形成する
フィールドストップ層とリークストップ層とが連続して分布しているが、本実施の形態では、その機能を果たす上で必要な最低限のドーズ量を有したフィールドストップ層と、その下部に形成されているリークストップ層の２つの層を想定している。すなわち、必要十分な濃度を有するフィールドストップ層と、必要十分な厚さを少なくとも有するリークストップ層である。これらは、式（１）〜（３）（図６及び図１９）を参照して求めることができる。
【００６０】
このように、Ｎ型半導体基板の第２主面側に形成されたＮ型フィールドストップ層、Ｐ型コレクタ層の実効的なドーズ量と、Ｎ型リークストップ層のドーズ量と厚さを選択して、従来と同じ工程で形成することによって、ターンオン時に生じる負性抵抗、リーク電流の増大を防ぐことができる。
【００６１】
なお、本実施の形態は、縦型のトレンチＩＧＢＴを例に説明したが、これに限定されず、プレーナ型のデバイス、横型のデバイスであっても同様の効果が得られる。また、Ｎ型とＰ型の導電型が逆であってもかまわない。
【００６２】
第１乃至第２の実施の形態において、耐圧Ｖについて、６００Ｖまたは１０００Ｖである場合を例に説明したが限定されない。但し、３００Ｖ以上の耐圧のデバイスに対して適用すると、特に有効である。Ｎ型リークストップ層とＰ型コレクタ層の濃度比（ＱＬＳ／ＱＣ）について、０．０８または０．１である場合を例に説明したが限定されない。但し、０．０１≦ＱＬＳ／ＱＣ≦０．２のデバイスは、スイッチングなどの電気特性の性能がよく、製造工程などの、実用性の点でも優れており、特に有効である。
【００６３】
【発明の効果】
以上、詳述したように、本発明によれば、第２導電型コレクタ層側に、逆阻止状態における空乏層の伸びを低減する第１導電型フィールドストップ層及びリーク電流の増大を低減する第１導電型リークストップ層を形成することによって、ターンオン時に生じる負性抵抗、耐圧のソフト化、リーク電流の増大を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す要部断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の第２主面側不純物濃度分布の例を模式的に示す図である。
【図３】本発明の第１の実施の形態に係る他の半導体装置を示す要部断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の第２主面側不純物濃度分布の他の例を模式的に示す図である。
【図５】本発明の第１の実施の形態に係る半導体装置のＮ−ＱＦＳの関係を示す図である。
【図６】本発明の第１の実施の形態に係る半導体装置のＱＬＳ／ＱＣ−ＷＬＳの関係を示す図である。
【図７】リークストップ層の効果を示すデバイスシミュレーション結果を示す図である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図１１】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図１２】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図１３】本発明の第２の実施の形態に係る半導体装置を示す要部断面図である。
【図１４】本発明の第２の実施の形態に係る半導体装置の第２主面側不純物濃度分布の例を模式的に示す図である。
【図１５】本発明の第２の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図１６】本発明の第２の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図１７】本発明の第２の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図１８】本発明の第２の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図１９】本発明の第２の実施の形態に係る半導体装置のＮ−ＱＦＳの関係を示す図である。
【図２０】従来の半導体装置を示す要部断面図である。
【図２１】従来の半導体装置の第２主面側不純物濃度分布の例を模式的に示す図である。
【符号の説明】
１０１，８０１，１３０１，１５０１…Ｎ型半導体基板
１０２，８０２，１３０２，１５０２…Ｐ型ベース層
１０３，８０３，１３０３，１５０３…溝
１０４，８０４，１３０４，１５０４…ゲート絶縁膜
１０５，８０５，１３０５，１５０５…ゲート電極
１０６，８０６，１３０６，１５０６…層間絶縁膜
１０７，８０７，１３０７，１５０７…Ｎ型エミッタ層
１０８，８０８，１３０８，１５０８…エミッタ電極
１０９，８０９，１３０９，１５０９…Ｎ型フィールドストップ層
１１０，８１０，１３１０，１５１０…Ｎ型リークストップ層
１１１，８１１，１３１１，１５１１…Ｐ型コレクタ層
１１２，８１２，１３１２，１５１２…コレクタ電極
２００１…Ｎ型半導体基板
２００２…Ｐ型ベース層
２００３…溝
２００４…ゲート絶縁膜
２００５…ゲート電極
２００６…層間絶縁膜
２００７…Ｎ型エミッタ層
２００８…エミッタ電極
２００９…Ｎ型フィールドストップ層
２０１０…Ｐ型コレクタ層
２０１１…コレクタ電極
【図１】
2004079878.tif 000003
【図２】
2004079878.tif 000004
【図３】
2004079878.tif 000005
【図４】
2004079878.tif 000006
【図５】
2004079878.tif 000007
【図６】
2004079878.tif 000008
【図７】
2004079878.tif 000009
【図８】
2004079878.tif 000010
【図９】
2004079878.tif 000011
【図１０】
2004079878.tif 000012
【図１１】
2004079878.tif 000013
【図１２】
2004079878.tif 000014
【図１３】
2004079878.tif 000015
【図１４】
2004079878.tif 000016
【図１５】
2004079878.tif 000017
【図１６】
2004079878.tif 000018
【図１７】
2004079878.tif 000019
【図１８】
2004079878.tif 000020
【図１９】
2004079878.tif 000021
【図２０】
2004079878.tif 000022
【図２１】
2004079878.tif 000023