(57)【要約】【課題】ＳＥＤパネルにおける、放電の軽減とダメージ緩和。【解決手段】ＭＴＸの上・下配線上の高抵抗膜を被覆。さらに、帯電防止膜にて電位規定。【選択図】　　　　図１
2004079255.tif 000002
【特許請求の範囲】
【請求項１】
基体上に結線された複数の電子放出素子を有する電子源基板であって、行および列で選択的に電圧印加が行える行方向の配線と列方向の配線を有する電子源において、
該行方向の配線部、列方向の配線部に片方もしくは両者上に高抵抗の膜を有することを特徴とする電子源。
【請求項２】
請求項１において、行および列方向の配線部に被服される高抵抗膜において該高抵抗膜の線幅が該配線部の線幅より同じもしくは大きいことを特徴とする画像形成装置。
【請求項３】
請求項１の行および列の配線材料の電気抵抗率が、１０−６Ω・ｃｍから１０１Ω・ｃｍであって高抵抗の膜材料の電気抵抗率が１０１０Ω・ｃｍから１０１５Ω・ｃｍであることを特徴とする電子源。
【請求項４】
請求項１、２又は３の電子源基板上に全面に膜厚３ｎｍ〜６０ｎｍでシート抵抗が１０７Ω〜１０１３Ω・ｃｍの第２の高抵抗膜が被服されていることを特徴とする電子源。
【請求項５】
請求項３において配線材料の膜厚が０．１μｍ〜５０μｍ、上記高抵抗膜の膜厚が０．１μから５０μの膜厚を有することを特徴とする電子源。
【請求項６】
該電子放出素子が表面伝導型電子放出素子であることを特徴とする、請求項１〜５のいずれか１項に記載の電子源および画像形成装置。
【請求項７】
電子源基板をカソードとし、該カソードと対抗して配置される蛍光板を用いたアノードとなる平板型画像形成装置において、該電子源基板は請求項１〜６のいずれか１項に記載の電子源を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアノードとカソードからなる電子源および平板型画像形成装置に関する。
【０００２】
【従来の技術】
近年、アノードとカソードからなる平板型画像形成装置は広く研究、開発がなされており、使用される電子源としては、例えば、電界放出素子や、表面伝導型電子放出素子などにより構成されたものが挙げられる。前者の電界放出素子を用いた一例としては、アメリカ特許第５１４２１８４号が提案されている。また、後者の表面伝導型電子放出素子を用いた一例としては、アメリカ特許第５０６６８８３号が提案されている。これらは、電子源の構造ならびに駆動の方法等に違いは見られるものの、共通して見られる特徴は、複数の電子放出素子で構成される電子源よりなるカソードと、それに近接したアノードを有する点である。
【０００３】
このアノードには、ＣＲＴなどに広く使われる蛍光体を有しており、アノード電圧で加速された電子を衝突させ、蛍光体を発光させて、画像を形成するものである。このカソードとアノードとの距離は、概ね数百μｍ〜数ｍｍ程度である。この画像形成装置は、非常に薄く、大面積化の開発がされ、壁掛けテレビとして期待されている。
【０００４】
一方、薄型の画像形成装置として共通にいえることは、カソードならびに結線等の為の配線と、電子を引き付けるためのアノード電極が近接するために、アノードーカソード間に大きな静電容量を生ずる点である。アノードには、通常電子を引き付ける為に数キロボルト〜数十キロボルトの高い正電位が印加され、そのために、アノードとカソードの両電極間には多大な電荷が蓄積される事になる。尚、本明細書では、アノードの形成された基板の事をアノード基板、アノードの形成された基板と対向して位置するカソードの形成された基板のことをカソード基板と略することにする。
【０００５】
このような大きな電位差を狭い電極間に与える場合、即ち強電界の状況下では、アノードとカソード基板間で異常放電が生ずる場合がある。ここでいう異常放電とは、駆動に関わり、電子源から放出される正規の、或いは予想しうる意味で定常的な放出電流とは区別される、アノードとカソードの短絡を生ずるような大電流を伴う放電を指す。この大電流はアノードーカソード間の静電容量に貯まった電荷が開放されるまで、継続する。このような異常放電は、製造中に混入するちり・ほこり、バリ等が原因で異常電場をもたらせるような問題があった場合がトリガーとなり、最終的には大放電に至るものと考えられる。
【０００６】
従って、アノードとカソードの間で異常放電を生じさせない事が最も大切である。現実的には、大多数の素子により構成される画像形成装置の場合においては、歩留まり良く、完全に防止する事は重要である。さらに、ちり・ほこり、バリなどの異物に関してはすべての工程でクリーンルーム化するなど大きな投資が必要とされる。
【０００７】
そこで、ちり、ほこり、バリなどが混入しても異常放電をさせない対策を施す事が重要であり、切望されてきた。また万が一放電してもデバイス自体の損傷を最小限に抑えることも重要である。
【０００８】
従来、このような異常放電として、アーク放電が生じた場合に、アーク放電の間、大電流が外部電圧源からアノードを通り、そしてさらにイオン化した真空を通り、エミッタ（カソード）に電気アークとして流れる電流を制限する目的で、アノードと外部電圧源の間にインダクタを設ける技術が、特開平０８−１０６８４７に開示されている。尚、本明細書で用いられる異常放電とは、上述のアーク放電を含んだものである。
【０００９】
上述の特開平０８−１０６８４７号公報に開示された技術を図１１に模式的に示す。図１１において４１は基板、４２はカソード電極、４３はエミッタ、４４はカソード導体、４５は絶縁体、４６はゲート電極、４７はアノード、４８はインダクタ、４９は抵抗、５０は電圧ソースである。該技術は、電子放出素子として電界放出素子（Ｆｅｉｌｄ　Ｅｍｉｔｔｅｒ）を用い、アノード４７とエミッタ４３（カソード）間でアーク放電が生じている間、アノード４７とエミッタ４３間のアーク放電に関わり電圧ソース５０から供給される電流を、インダクタ４８を設ける事により、実質的に制限するものである。即ち、アーク放電が生じ、アノードの電位が低下した場合に、外部電源からの電荷の注入を制限するものである。
【００１０】
【発明が解決しようとする課題】
しかしながら、大画面の画像形成装置に適応すると、アノードとカソード基板間の静電容量が大きくなる。例えば６０インチサイズでアノード―カソード間を１ｍｍとすると静電容量は、５ｎＦ程度になり、アノード電圧を６ＫＶとすると電荷は３０μＦになる。この電荷が、異常放電の開始時にアノードの電位の低下に応じて放電経路を通して移動するという問題がある。この電荷の移動が瞬時に行われた場合、電流値はかなり大きなものとなる。この電荷の移動は０．１μｓｅｃ程度で完結すると、最大の電流値は３００Ａにも達する．しかし、上述の外部電源からの電荷の注入を制限する方法では、みずから持つ電荷量が大きくて抑制する事ができない。
【００１１】
このような異常放電が一度生ずると、大電流がアノードとカソード間にながれ、電極等の損傷や、ひどい場合には、異常放電部と配線を介して接続された素子の破壊を生ずる場合がある。本発明は、電子源自体を放電破壊から防止するとともに、万が一異常放電しても素子ダメージを低減させることを目的とする。つまり放電時に素子にかかる電流を低減化することにある。
【００１２】
【課題を解決するための手段】
異常放電時における電流値の推測は、後述の予備的検討の結果、異常放電時のアノード電位の時間変化を測定する事により、概ねμ秒程度以下の時間スケールで生じることを、本発明者らは確認している。この異常放電は結果的に大電流をもたらし、異常放電部の素子の破壊にとどまらず、配線を介して接続された素子に損傷を与える。これは、異常放電電流により結線に電流が流れ込むため電圧が増加し配線間に大きな電位差を発生させ、素子を損傷させることを見出し、本発明を完成するに至った。
【００１３】
すなわち本発明は、
基体上に結線された複数の電子放出素子を有する電子源基板であって、行および列で選択的に電圧印加が行える行方向の配線と列方向の配線を有する電子源において、
該行方向の配線部、列方向の配線部に片方もしくは両者上に高抵抗の膜を特徴とする電子源であって、
▲１▼　行および列方向の配線部に被服される高抵抗膜において該高抵抗膜の線幅が配線部の線幅より同じもしくは大きいこと、
▲２▼　行および列の配線材料の電気抵抗率が、１０−６Ω・ｃｍから１０１Ω・ｃｍであって高抵抗の膜材料の電気抵抗率が１０５Ω・ｃｍから１０１５Ω・ｃｍであること、
▲３▼　電子源基板全体に膜厚３ｎｍ〜２０ｎｍでシート抵抗が１０７Ω〜１０１３Ω・ｃｍの第２の高抵抗膜が被服されていること、
▲４▼　配線材料の膜厚が０．１μｍ〜５０μｍ、上記高抵抗膜の膜厚が０．１μから５０μの膜厚を有することを特徴とする電子源、
▲５▼　電子放出素子が表面伝導型電子放出素子であること、
▲６▼電子源基板をカソードとし、該カソードと対抗して配置される蛍光板を用いたアノードとなる平板型画像形成装置において、電子源基板は上記の電子源を有すること。
【００１４】
［作用］
上記構成によれば、アノード側からみたカソードの面内の抵抗は高抵抗な膜面で被覆されることになる。
【００１５】
したがって、例え塵・ほこり等が混入されてもカソード側の抵抗が高いため、放電のトリガーとなる電界放出現象は高抵抗膜で被覆されているために、電荷の供給が律速となり、電界放出量が低下するために抑制される。したがって異常放電開始の耐圧向上につながる。
【００１６】
例えば、高抵抗層上に導電性、もしくは絶縁性の異物で５μφのものが存在したときには、第２の高抵抗膜層により電位が規定されることにより、特に電界集中部分が発生しにくい。また、仮に電界集中したときには、電流を供給できる配線上には高抵抗膜で被覆さて、例えば１０５Ω・ｃｍの材料で１μｍの厚さで構成された場合、
Ｒ＝１０５×π×（５ｅ−４）２／１ｅ−４＝７８５０Ω
となる。
【００１７】
電界放出においては、アノード電圧１０ＫＶのときはＲ＞５ＫΩ以上であれば、
異常放電に発展しないことを、発明者らは、観測している。
【００１８】
また、異常放電時にも高抵抗膜を介して配線間に電流が流れ込むので電流が高抵抗膜で制限され、上述した、高抵抗層による抵抗で、配線に流れ込む電流も低減される。
【００１９】
このために、配線に流れ込む電流が少ないために、配線の電圧上昇が抑制され、素子の破壊もなくなることが予測される。
【００２０】
さらに、第２の高抵抗膜が全面に被覆されているので、アノード側からみたカソードのインピーダンスが全面に均等にわたるので、異常放電時の電荷が均一に流れることになる．つまり異常電流集中部分が発生しづらい構造となる。これにより、異常放電の発生時に配線の過電流による電位変動が抑制され、放電時の配線に沿った素子ダメージを防止することが可能となる。
【００２１】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。また本説明において、複数の表面伝導型電子放出素子よりなるカソードを例としてあげるが、電子源として特に限定されるものではなく、カソードと対向するアノードからなる平板型画像形成装置であれば、同様な効果が得られることは明らかである。
【００２２】
電子源の一部の平面図を図１に示す。また、図中のＡ−Ａ’断面図を図２に示す。但し、図１，図２で、同じ符号で示したものは、同じものを示す。ここで、１は絶縁性基板、２はＹ方向配線（行配線とも呼ぶ）、３はＸ方向配線（列配線とも呼ぶ）、４は電子放出素子、５，６は素子電極、９、１０は高抵抗層、８は素子電極６と下配線３との電気的接続のためのコンタクトホ−ルである。７は層間絶縁層である。
【００２３】
まず、電子源の製造方法を図３により工程順に従って具体的に説明する。尚、以下の工程ａ〜ｆは、図３の（ａ）〜（ｆ）に対応する。
【００２４】
工程ａ：清浄化したＰＤ２００ガラス上の基板１上に、真空蒸着により厚さ５ｎｍのＴｉ、厚さ０．２μｍのＡｕを順次積層した後、ＲＦスパッタ法により厚さ１μｍのＬｉドープした、高抵抗ＺｎＯ膜を堆積する。積層した後、ホトレジスト（ＡＺ１３７０　　ヘキスト社製）をスピンナ−により回転塗布、ベ−クした後、ホトマスク像を露光、現像して、Ｘ配線のレジストパタ−ンを形成し、堆積膜をエッチングして、下配線３を形成する。
【００２５】
工程ｂ：次に、酸化シリコンからなる層間絶縁層７をＲＦスパッタ法により堆積する。堆積した層間絶縁層にコンタクトホ−ルを形成するためのホトレジストパタ−ンを作り、これをマスクとして層間絶縁層をエッチングしてコンタクトホ−ル８を形成する。エッチングにはドライエッチング法によった。
【００２６】
工程ｃ：その後、素子電極５，６のパタ−ンをホトレジスト（ＲＤ−２０００Ｎ−４１　日立化成社製）で形成し、真空蒸着法により厚さ５ｎｍのＴｉ、厚さ４０ｎｍのＰｔを順次堆積した。ホトレジストパタ−ンを有機溶剤で溶解し、Ｐｔ／Ｔｉ堆積膜をリフトオフし、素子電極５，６を形成した。
【００２７】
工程ｄ：素子電極５，６の上にＹ配線のホトレジストパタ−ンを形成した後、厚さ５ｎｍのＴｉ，厚さ０．６μｍのＡｕを真空蒸着により堆積し、さらに、厚さ１μｍのＬｉドープしたＺｎＯをＲＦスパッタ法により堆積する。リフトオフにより不要の部分を除去して、所望の形状のＹ配線２、高抵抗層９を形成した。
【００２８】
工程ｅ：電子放出部形成用薄膜のマスクにより膜厚１００ｎｍのＣｒ膜を真空蒸着により堆積・パターニングし、その上に有機Ｐｄ（ｃｃｐ４２３０　奥野製薬（株）製）をスピンナーにより回転塗布、３５０℃で１０分間の加熱焼成処理をした。Ｃｒ膜及び焼成後の電子放出部形成用薄膜を酸エッチャントによりエッチングして所望のパターンを有する電子放出部形成用薄膜４を形成した。
【００２９】
工程ｆ：コンタクトホ−ル部分以外にレジストを塗布するようなパタ−ンを形成し、真空蒸着により厚さ５ｎｍのＴｉ、厚さ５００ｎｍのＡｕを順次堆積した。リフトオフにより不要の部分を除去することにより、コンタクトホ−ル８を埋め込んだ。
【００３０】
最後に、電子源基板上全面にＳｎＯ２をＲＦスパッタ法で１５ｎｍ成膜した。このときのシート抵抗値は１０１１Ω・ｃｍであった。
【００３１】
本例では、高抵抗膜９，１０として、共に１μｍのＬｉドープしたＺｎＯを用いたが、抵抗膜の電気伝導率を変化させるために、ＺｎＯ中でのＬｉのドープ量を変化させることで、１０３〜１０１０Ω・ｃｍまで電気抵抗率を変化させることが容易にできるため、この材料を選択した。しかし、他の材料であっても、種々の抵抗率が得られれば任意に選択できる。
【００３２】
（予備的検討）
異常放電時のアノード電位の時間変化及び、ダメージがどの過程で生ずるのかを明らかにする目的で、図７に模式的に示した系で実験を行った。図７において、３１は高圧電源３０とアノード基板２５を切り離すためのスイッチであり、３２は電位計である。
【００３３】
本検討において用いたカソード基板１を図８、そのＡ−Ａ’断面図を図９に示す。但し、図８，図９で、同じ符号で示したものは、同じものを示す。ここで、１は絶縁性基板、２はＸ方向配線（上配線とも呼ぶ）、３はＹ方向配線（下配線とも呼ぶ）、４は電子放出素子、５，６は素子電極、７は層間絶縁層、８は素子電極６と下配線３との電気的接続のためのコンタクトホ−ルである。比較のために、Ｘ，Ｙ配線上に高抵抗膜層および第２の高抵抗膜をもたない電子源基板を準備した。
【００３４】
まず、アノード基板２５に１０ｋＶの電圧を印加し、カソード基板１から電子をパルス状にアノード基板２５に到達するように、駆動する。この時、カソード基板１の任意のＸ方向配線の１行だけを選択して１０Ｈｚで駆動した。この際に、カソード基板１から電子を放出させる直前に、毎回スイッチ３１を開くようにし、電子の放出が終了した後再び閉じるようにした。尚、スイッチ３１にはパルスの印加により開閉の可能な真空スイッチを使用した。このような状況で駆動していると、電子放出毎にスイッチ３１で高圧電源３０と切断されるので、放出電子によるアノード電位の低下を電位計３２で観測する事が出来る。この電位の低下量は放出電子の量により決まるものである。本実験では、一回のパルスで３％未満の電位降下となるように、放出電子量を設定した。
【００３５】
このような状況下で、異常放電が生ずるまで駆動を行った。異常放電が観測されたときの電位計３２の指示電圧の時間変化を測定したところ、図１０に示すグラフを得た。グラフで横軸は時間を、左縦軸は電位を示している。異常放電によりアノード基板２５からカソード基板１に数百ナノ秒の間で電荷の移動がなされた事がわかる。尚、図１０で横軸の時間が０の時間は、駆動に関わる電子放出の開始時刻である。
【００３６】
次に、異常放電が観測された後、駆動に関わり選択されていた素子に欠陥が生じていないか検査した。すると、放電個所よりＹ方向配線に沿った６画素分に相当する素子、Ｘ方向配線に沿った３画素分に相当する素子に大きなダメージを受けていることが判明した。これらの結果、アノードの電位の低下に対応した電流が放電経路を通して流れる事により、ダメージを引き起こす場合がある事が理解された。
【００３７】
さらに、アノード基板２５に６ｋＶの電圧を印加し、同様の検討を行った。異常放電時に観測された電位計３２の指示電圧の時間変化は、図１０とほぼ同様であった。すなわち、数百ナノ秒の間に電位が低下した。
【００３８】
この後、駆動に関わり選択されていた素子に欠陥が生じていないか検査した。すると、放電個所よりＹ方向配線に沿った４画素分に相当する素子のみに大きなダメージを受けていることが判明した。
【００３９】
また、放電に至る時間としては、平均４０分の駆動で１回発生することが判明した。
【００４０】
（実施例）
（実施例１）
図６にアノード基板２５とカソード基板１により構成される画像形成装置の構成図を示す。本実施例では、前述した構成の本発明による、カソード基板１と、カラー表示を行うための蛍光体２３及び、Ａｌ製のメタルバック２４が形成されたアノード基板２５を用いた。
【００４１】
画像形成領域は次の構成により形成されている。２はｘ方向配線、３はｙ方向配線、２０は表面伝導型電子放出素子、２３は蛍光体、２４はメタルバックである。尚、表面伝導型電子放出素子２０は、該素子電極間に１５Ｖ程度の電圧を印加する事により、該電極間に素子電流Ｉｆが流れ、同時に電子放出が行われる。本実施例においては、ｙ方向７２０素子（ｎ＝７２０）、ｘ方向２４０素子（ｍ＝２４０）からなるものを使用した。
【００４２】
抵抗膜１１、１２を共に、不図示の取り出し部を通して接地する。アノードに１０ｋＶの高電圧を印加し、カソード基板１のｘ方向配線２、具体的にはＤｘ１，Ｄｘ２，・・・・Ｄｘ（ｍ−１），Ｄｘｍ及び、ｙ方向配線３、具体的にはＤｙ１，Ｄｙ２，・・・・Ｄｙ（ｎ−１），Ｄｙｎに接続された不図示のドライバーユニットを駆動する事により、画像を表示させた。この状態で、様々な画像を表示させながら、３０００時間の耐久試験を行ったところ、１回の異常放電を検知した。
【００４３】
また、３０００時間後も異常放電による画素欠陥等は見られず、良好な画像を保持していた。このことから、本発明の画像形成装置が、異常放電の頻度および異常放電によるダメージ緩和に有効である事が示された。
【００４４】
（実施例２）
本実施例も実施例１と同様の検討を行った。ただし、カソード基板１は図４に示したものを用いた。電子源の一部の平面図を図４に示す。また、図中のＡ−Ａ’断面図を図５に示す。但し、図４，図５で、同じ符号で示したものは、同じものを示す。ここで、１は絶縁性基板、２はＸ方向配線（上配線とも呼ぶ）、３はＹ方向配線（下配線とも呼ぶ）、４は電子放出素子、５，６は素子電極、７は層間絶縁層、８は素子電極６と下配線３との電気的接続のためのコンタクトホ−ルである。１０は高抵抗層、さらに図示していないが電子源の全面に２０ｎｍのＳｎＯ２膜が形成されている。
【００４５】
アノードに７ｋＶの高電圧を印加し、実施例１と同様の方法で画像を表示させた。この状態で様々な画像を表示させながら、１０００時間の耐久試験を行ったところ、３回の異常放電を検知した。また、１０００時間後も異常放電による画素欠陥等は見られず、良好な画像を保持していた。このことから、本発明の画像形成装置が、異常放電によるダメージ緩和に有効である事が示された。
【００４６】
【発明の効果】
以上で説明したように、本発明の画像形成装置によれば、異常放電による画素欠陥等の各種ダメージを効果的に抑制する事が可能である。
【図面の簡単な説明】
【図１】本発明に関するカソード基板の模式図
【図２】図１中のＡ−Ａ’断面図
【図３】本発明に関するカソード基板の製造方法を説明する図
【図４】実施例２に関するカソード基板の模式図
【図５】図４中のＡ−Ａ’断面図
【図６】本発明に関する画像形成装置の構成を示す模式図
【図７】予備的検討に関する画像形成装置の構成を示す模式図
【図８】予備的検討に関するカソード基板の模式図
【図９】図８中のＡ−Ａ’断面図
【図１０】予備的検討により測定されたアノード電位及びアノードからカソードに流れる電流の時間変化を示すグラフ
【図１１】従来のアーク電流を制限する技術を示す模式図
【符号の説明】
１…カソード基板
２…Ｘ方向配線
３…Ｙ方向配線
４…電子放出素子
５，６…素子電極
７…層間絶縁層
８…コンタクトホール
９，１０…高抵抗層
２０…表面伝導型電子放出素子
２１…カソード基板１を支えるリアプレート
２２…ガラス基体
２３…蛍光体
２４…メタルバック
２５…アノード基板
２６…アノード基板２５とカソード基板１を固定する支持枠
３０…高圧電源
３１…スイッチ
３２…電位計
４１…基板
４２…カソード電極
４３…エミッタ
４４…カソード導体
４５…絶縁体
４６…ゲート
４７…アノード
４８…インダクタ
４９…抵抗
５０…電圧ソース
【図１】
2004079255.tif 000003
【図２】
2004079255.tif 000004
【図３】
2004079255.tif 000005
【図４】
2004079255.tif 000006
【図５】
2004079255.tif 000007
【図６】
2004079255.tif 000008
【図７】
2004079255.tif 000009
【図８】
2004079255.tif 000010
【図９】
2004079255.tif 000011
【図１０】
2004079255.tif 000012
【図１１】
2004079255.tif 000013