(57)【要約】【課題】配線リード間でショートを引き起さない信頼性の高いＭＣＭ構造の半導体モジュールを得る。【解決手段】配線基板上にダミー半導体チップが搭載され、その上に樹脂を介在して第１半導体チップが積層され、その上に第２半導体チップが積層された半導体モジュールであって、第１半導体チップには中央外部電極が設けられ、第２半導体チップには周辺外部電極が設けられ、配線基板には第１周辺リード端子と第２周辺リード端子が設けられ、ダミー半導体チップには、周辺外部電極と中央外部電極が設けられ、この周辺外部電極と中央外部電極とはそれぞれ対応した配置にある電極同士が配線で接続され、ダミー半導体チップの中央外部電極とダミー半導体チップの中央外部電極とがバンプで電気的に接続され、配線基板の周辺リード端子と第２半導体チップの外部電極とがワイヤで電気的に接続され、配線基板上の第１周辺リード端子部、第２半導体チップ部、その外部電極部、ワイヤ、及びワイヤボンディング部が樹脂で封止されていることを特徴とする。【選択図】　　　　図１
2004079626.tif 000002
【特許請求の範囲】
【請求項１】
配線基板上にダミー半導体チップが搭載され、該ダミー半導体チップ上に樹脂を介在して第１半導体チップが積層され、該第１半導体チップ上に第２半導体チップが積層された半導体装置であって、
前記１半導体チップの中央線部には中央外部電極が設けられ、
前記第２半導体チップの周辺部には周辺外部電極が設けられ、
前記配線基板の周辺部には第１周辺リード端子と第２周辺リード端子が設けられ、前記ダミー半導体チップには、その周辺部に周辺外部電極が設けられ、その中央線部には中央外部電極が設けられ、
前記ダミー半導体チップの周辺外部電極と中央外部電極とは、それぞれ対応した配置にある電極同士が配線で接続され、
前記ダミー半導体チップの中央外部電極と前記ダミー半導体チップの中央外部電極とがバンプで電気的に接続され、
前記配線基板の周辺リード端子と前記第２半導体チップの外部電極とがワイヤで電気的に接続され、
前記配線基板上の第１周辺リード端子部、第２半導体チップ部、その外部電極部、ワイヤ、及びワイヤボンディング部が樹脂で封止されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記第１半導体チップはＤＲＡＭ・ＬＳＩ（半導体記憶装置）チップであることを特徴とする半導体装置。
【請求項３】
配線基板上にダミー半導体チップを接着剤で接着して搭載する工程と、
前記ダミー半導体チップの中央線部に設けられている中央外部電極と、前記ダミー半導体チップ上に積層される第１半導体チップの中央線部に設けられている中央外部電極とをバンプで電気的に接続し、前記ダミー半導体チップ上に第１半導体チップを樹脂を介在して熱圧着して積層する工程と、
前記ダミー半導体チップの周辺部に設けられている周辺リード端子と前記配線基板の第２周辺リード端子とをワイヤで電気的に接続する工程と、
前記配線基板の第１周辺リード端子と第２半導体チップの外部電極とをワイヤで電気的に接続する工程と、
前記配線基板上の第１周辺リード端子部、第２半導体チップ部、その外部電極部、ワイヤ、及びそのワイヤボンディング部をトランスファモールド法により樹脂でモールド封止することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、フリップチップ接続とワイヤボンディング接続をあわせもったマイクロチップモジュール（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ、以下ＭＣＭと称する）構造の半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、ＭＣＭ構造の半導体装置として、例えば、特開平１１−２２００９１号公報等に記載されているＭＣＭ構造の半導体装置が提案されている。
【０００３】
前記従来のＭＣＭ構造の半導体装置は、外部へ接続するための外部接続端子を有する配線基板と、前記配線基板上に複数の半導体チップを積み重ねたＭＣＭ構造の半導体装置であって、前記複数の半導体チップのうちの少なくとも１つの半導体チップにダミー配線を形成し、このダミー配線を介して、前記ダミー配線を有する半導体チップ以外の半導体チップの電気信号を前記配線基板の外部装置への接続端子に伝送する構成としたものである。これは、ダミー配線を有する半導体チップを用いて、１つの配線基板上に複数の半導体チップを積み重ねて搭載し、それを１つのパッケージ内に収納することによって安価な大容量の半導体装置を提供するものである。
【０００４】
また、Ａｕバンプをボンディングした第１半導体チップをＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）工法により熱圧着し、ＡｕバンプとＡｕリードのＡｕ−Ａｕ接続により接続したＭＣＭ構造の半導体モジュールが提案されている。
【０００５】
このＭＣＭ構造の半導体モジュールは、図４に示すように、多層配線基板１の上に樹脂２を介在してＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）ＬＳＩチップ（以下、単にＤＲＡＭと称する）３を積層し、そのＤＲＡＭ３の上に論理回路・ＬＳＩチップ（以下、単にＬＯＧＩＣと称する）４をダイボンド材５に接着し積層し、前記多層配線基板１の第１周辺リード端子（パッケージリード）１ＡとをＡｕワイヤ６で電気的に接続し、前記ＬＯＧＩＣ４の外部電極（ボンディングパッド）４Ａと前記ＤＲＡＭ３の中央線部（チップセンター）に設けられでいる外部電極（ボンディングパッド）３Ａと、前記多層配線基板１の中央線部（センター）に設けられているリード端子（パッケージリード）とをＡｕバンプ７で電気的に接続された後、封止樹脂８でトランスファモールド法により封止されている。
【０００６】
前記Ａｕ−Ａｕ接続は８５μｍピッチのＡｕバンプ７と前記多層配線基板１の最上段のＣｕ配線（Ｃｕリード）上にＮｉＡｕめっきされたリード端子１Ｂ（図５）とをＮＣＦ工法により熱圧着している。また、前記多層配線基板１側についても、前記多層配線基板１の最上段のＣｕ配線は、配線ピッチ（リードピッチ）は８５μｍピッチであり、配線間隔スペースは３０〜４０μｍと狭スペースである。
【０００７】
【発明が解決しようとする課題】
前記従来のＭＣＭでは、前記配線ピッチ（リードピッチ）は８５μｍピッチであり、配線間隔スペースは３０〜４０μｍと狭スペースであるため、図６に示すように、耐湿バイパス試験等で前記めっき下地のＣｕ（Ｃｕ配線）とＣｕ配線を覆っている（コートしている）ソルダーレジスト（保護膜）９が加水分解によりＣｕが溶融し、配線リード（パッケージリード）間でショート（短絡：Ｃｕマイグレーション）Ｓを引き起して（もしくはショートしやすくなる）不良品を生ずるという問題があった。
【０００８】
本発明の目的は、ＭＣＭ構造の半導体モジュールの信頼性を向上することが可能な技術を提供することにある。
【０００９】
本発明の他の目的は、ＭＣＭ構造の半導体モジュールにおいて、配線リード間のショート（短絡：Ｃｕマイグレーション）を防止することが可能な技的を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明の概要を簡単に説明すれば下記の通りである。
第１の発明は、配線基板上にダミー半導体チップが搭載され、該ダミー半導体チップ上に樹脂を介在して第１半導体チップが積層され、該第１半導体チップ上に第２半導体チップが積層された半導体モジュールであって、
前記１半導体チップの中央線部には中央外部電極が設けられ、前記第２半導体チップの周辺部には周辺外部電極が設けられ、前記配線基板の周辺部には第１周辺リード端子と第２周辺リード端子が設けられ、前記ダミー半導体チップには、その周辺部に周辺外部電極が設けられ、その中央線部には中央外部電極が設けられ、前記ダミー半導体チップの周辺外部電極と中央外部電極とは、それぞれ対応した配置にある電極同士が配線で接続され、前記ダミー半導体チップの中央外部電極と前記ダミー半導体チップの中央外部電極とがバンプで電気的に接続され、前記配線基板の周辺リード端子と前記第２半導体チップの外部電極とがワイヤで電気的に接続され、前記配線基板上の第１周辺リード端子部、第２半導体チップ部、その外部電極部、ワイヤ、及びワイヤボンディング部が樹脂で封止されていることを特徴とする。
【００１２】
第２の発明は、前記第１の発明の半導体装置において、前記第１半導体チップはＤＲＡＭ・ＬＳＩ（半導体記憶装置）チップであることを特徴とする。
【００１３】
第３の発明は、配線基板上にダミー半導体チップを接着剤で接着して搭載する工程と、前記ダミー半導体チップの中央線部に設けられている中央外部電極と、前記ダミー半導体チップ上に積層される第１半導体チップの中央線部に設けられている中央外部電極とをバンプで電気的に接続し、前記ダミー半導体チップ上に第１半導体チップを樹脂を介在して熱圧着して積層する工程と、前記ダミー半導体チップの周辺部に設けられている周辺リード端子と前記配線基板の第２周辺リード端子とをワイヤで電気的に接続する工程と、前記配線基板の第１周辺リード端子と第２半導体チップの外部電極とをワイヤで電気的に接続する工程と、前記配線基板上の第１周辺リード端子部、第２半導体チップ部、その外部電極部、ワイヤ、及びそのワイヤボンディング部をトランスファモールド法により樹脂でモールド封止する半導体モジュールの製造方法である。
【００１４】
前記本願発明の手段によれば、ＭＣＭ構造の半導体装置において、ダミー半導体チップを用いることにより、配線リード間のショート（短絡：Ｃｕマイグレーション）を防止することができる。これにより、ＭＣＭ構造の半導体装置の信頼性を向上することができる。
【００１５】
【発明の実施の形態】
以下、本発明について、図面を参照して実施形態（実施例）とともに詳細に説明する。
【００１６】
（実施形態１）
図１は本発明の実施形態１によるＭＣＭ構造の半導体装置の概略構成を示す断面図である。図１及び図２において、１は多層配線基板、１Ａは多層配線基板１の第１周辺リード端子（パッケージリード）、１Ｂは多層配線基板１の第２周辺リード端子（パッケージリード）、２は樹脂、３はＤＲＡＭ（Ｄｙｎａｍｉｃ　ＲａｎｄｏｍＡｃｃｅｓｓ　Ｍｅｍｏｒｙ）、３ＡはＤＲＡＭ３の中央線部に設けられている中央外部電極（ボンディングパッド）、４はＬＯＧＩＣ（ＬＯＧＩＣ：論理回路ＩＣ）、４ＡはＬＯＧＩＣ４の周辺部に設けられている周辺外部電極（ボンディングパッド）、５はダイボンド材（接着剤）、６はＡｕワイヤ、７はＡｕバンプ、８は封止樹脂、１０はダミー半導体チップ、１０Ａはダミー半導体チップ１０の周辺に設けられている外部電極（ボンディングパッド）、１０Ｂはダミー半導体チップ１０の中央線部に設けられている外部電極（ボンディングパッド）、１０Ｃはダミー半導体チップ１０の周辺外部電極１０Ａと中央外部電極１０Ｂとを接続する配線（リード）である。
【００１７】
本実施形態１によるＭＣＭ構造の半導体装置は、図１に示すように、多層配線基板１の上にダミー半導体チップ１０がダイボンド材（接着剤）５で接着されて搭載されている。このダミー半導体チップ１０の上に樹脂２を介在してＤＲＡＭ（第１半導体チップ）３が積層され、そのＤＲＡＭ３の上にＬＯＧＩＣ（第２半導体チップ）４がダイボンド材５で接着されて積層されている。
【００１８】
前記ＤＲＡＭ３の中央線部（チップセンター）には中央外部電極（ボンディングパッド）３Ａが設けられている。一方、ＬＯＧＩＣ（第２半導体チップ）４の周辺部には周辺外部電極（ボンディングパッド）４Ａが設けられている。
【００１９】
また、前記多層配線基板１の周辺部には第１周辺リード端子（パッケージリード）１Ａと第２周辺リード端子１Ｂ（パッケージリード）が設けられている。
【００２０】
前記ダミー半導体チップ１０は、図２に示すように、その周辺部に周辺外部電極１０Ａが設けられ、その中央線部には中央外部電極１０Ｂが設けられている。前記周辺外部電極（ボンディングパッド）１０Ａと中央線部に設けられている中央外部電極（ボンディングパッド）１０Ｂとは、それぞれ対応した配置にある電極同士が配線（リード）１０Ｃで接続された構成になっている。
【００２１】
前記多層配線基板１の周辺リード端子１ＡとＬＯＧＩＣ（第２半導体チップ）４の外部電極（ボンディングパッド）４ＡとがＡｕワイヤ６で電気的に接続されている。また、前記ＤＲＡＭ３の中央線部（チップセンター）に設けられている外部電極（ボンディングパッド）３Ａと前記ダミ−半導体チップ１０の中央線部（センター）に設けられている中央外部電極１０ＢとがＡｕバンプ７で電気的に接続され、前記ダミ−半導体チップ１０の周辺外部電極１０Ａと前記多層配線基板１の第２周辺リ−ド端子１ＢとがＡｕワイヤ６で接続され、樹脂８でトランスファモールド法により封止されている。
【００２２】
前記Ａｕ−Ａｕ接続は８５μｍピッチのＡｕバンプ７とＣｕリード上にＮｉＡｕめっきされたリード端子１Ｂ（図５）とをＮＣＦ工法により熱圧着している。また、前記多層配線基板１側についても、前記多層配線基板１の最上段のＣｕ配線は、リードピッチは８５μｍピッチであり、配線間隔スペースは３０〜４０μｍと狭スペースである。なお、本実施形態１のＭＣＭ構造の半導体装置と外部装置とを接続するための多層配線基板１の外部端子は、図１には示していないが前記多層配線基板１の裏面に設けられている。
【００２３】
次に、本実施形態によるＭＣＭ構造の半導体装置の組立方法について簡単に説明する。
【００２４】
まず、２層〜４層のうちいずれか１つの多層配線基板１を準備する。前記準備された多層配線基板１の上にダミー半導体チップ１０をダイボンド材（接着剤）５で接着して搭載する。このダミー半導体チップ１０の上にＤＲＡＭ（第１半導体チップ）３を樹脂２を介在してＮＣＦ工法、ＮＣＰ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）工法等により熱圧着して積層する。この時、前記ＤＲＡＭ３の中央線部（チップセンター）に設けられている中央外部電極（ボンディングパッド）３Ａと前記ダミー半導体チップ１０の中央線部（センター）に設けられている中央外部電極１０ＢとをＡｕバンプ７で電気的に接続する。前記２つのＡｕバンプ７は１個のＡｕバンプで兼用することも可能である。
【００２５】
次に、前記ＤＲＡＭ３の上にＣＯＧＩＣ（第２半導体チップ）４をダイボンド材５で接着して積層する。
【００２６】
次に、前記ダミー半導体チップ１０の周辺部に設けられている周辺外部電極１０Ａと前記多層配線基板１の第２周辺リード端子１ＢとをＡｕワイヤ６で電気的に接続し、前記多層配線基板１の第１周辺リード端子１ＡとＬＯＧＩＣ（第２半導体チップ）４の外部電極（ボンディングパッド）４ＡとをＡｕワイヤ６で電気的に接続する。次に、前記多層配線基板１の上部、すなわち、ＤＲＡＭ３、ＬＯＧＩＣ４、外部電極４Ａ、Ａｕワイヤ６、及びワイヤボンディング部（ワイヤ接続部）を樹脂８でトランスファモールドによりモールド封止する。
【００２７】
（実施形態２）
図３は本発明の実施形態１によるＭＣＭ構造の半導体装置の概略構成を示す断面図である。
【００２８】
本実施形態２のＭＣＭ構造の半導体装置は、前記実施形態１と基本的な構成は同じであるが、図３に示すように、前記多層配線基板１の上面を凹状の窪み１１を形成して、その上に前記ダミー半導体チップ１０を搭載したものである。このように構成することにより半導体装置装置全体が薄することができる。
【００２９】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００３０】
【発明の効果】
本願において開示される発明によって得られる効果を簡単に説明すれば、下記の通りである。
【００３１】
本発明によれば、ＭＣＭ構造の半導体モジュールにおいて、ダミー半導体チップを用いることにより、配線リード間でショート（短絡：Ｃｕマイグレーション）を防止することができる。これにより、信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１によるＭＣＭ構造の半導体装置の概略構成を示す断面図である。
【図２】本実施形態１のダミー半導体チップの構成を示す平面図である。
【図３】本発明の実施形態２によるＭＣＭ構造の半導体装置の概略構成を示す断面図である。
【図４】従来のＭＣＭ構造の半導体装置の問題点を説明するための図である。
【図５】従来のＭＣＭ構造の半導体装置の配線基板のパッケージリードの概略構成を説明するための図である。
【図６】従来のＭＣＭ構造の半導体装置の配線基板のパッケージリードの問題点を説明するための図である。
【符号の説明】
１…多層配線基板　　　　　　　　　　　　　　　　　　　　１Ａ…配線基板の第１周辺リード端子
１Ｂ…配線基板の第２周辺リード端子　　１Ｃ…配線基板の配線
２…樹脂　　　　　　　　　　　　　　　　　　　　　　　　　　　　３…ＤＲＡＭ（第１半導体チップ）
３Ａ…ＤＲＡＭの外部電極　　　　　　　　　　　　４…ＬＯＧＩＣ（第２半導体チップ）
４Ａ…ＬＯＧＩＣの外部電極　　　　　　　　　　５…ダイボンド材（接着剤）
６…Ａｕワイヤ　　　　　　　　　　　　　　　　　　　　　　７…Ａｕバンプ
８…封止樹脂　　　　　　　　　　　　　　　　　　　　　　　　９…ソルダーレジスト（保護膜）
１０…ダミー半導体チップ
１０Ａ…ダミー半導体チップの周辺外部電極
１０Ｂ…ダミー半導体チップの中央外部電極
１０Ｃ…ダミー半導体チップの接続配線（リード）
１１…凹状の窪み
【図１】
2004079626.tif 000003
【図２】
2004079626.tif 000004
【図３】
2004079626.tif 000005
【図４】
2004079626.tif 000006
【図５】
2004079626.tif 000007
【図６】
2004079626.tif 000008