(57)【要約】【課題】汎用の実装機を使用した高密度実装が可能な小型電子部品を提供する。【解決手段】チップサイズとして規格化されている、例えば、「１００５」タイプの絶縁基板１上に、２個の個別の抵抗層８，９を形成するとともに、抵抗体８，９各々の両端部に電極４，５、および電極６，７を配した構造の多連チップ抵抗器とする。かかる規格化サイズの基板を採用することで、汎用の実装機を用いた高密度実装が可能になる。【選択図】　　　　図２
2004079599.tif 000002
【特許請求の範囲】
【請求項１】
規格に対応した寸法を有する絶縁基材上に、一定の電気的機能を果たす機能膜を複数形成し、前記複数の機能膜各々の端部より前記絶縁基材の端面に、前記複数の機能膜ごとに外部との電気的な接続を確保するための電極を配設したことを特徴とする小型電子部品。
【請求項２】
規格に対応した第１の外形寸法Ｘ，Ｙを有する絶縁基材上に、一定の電気的機能を果たす、規格に対応した第２の外形寸法ｘ，ｙ（ｘ＜Ｘ，ｙ＜Ｙ）の絶縁基材に配される機能膜を複数形成し、前記複数の機能膜各々の端部より前記絶縁基材の端面に、前記複数の機能膜ごとに外部との電気的な接続を確保するための電極を配設したことを特徴とする小型電子部品。
【請求項３】
前記複数の機能膜は、前記絶縁基材の短手方向に並列して形成されていることを特徴とする請求項１または２記載の小型電子部品。
【請求項４】
前記複数の機能膜は抵抗膜であることを特徴とする請求項３記載の小型電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、小型電子部品に関し、例えば、小型電子機器等に使用するチップ抵抗器等の小型電子部品に関するものである。
【０００２】
【従来の技術】
近年の電子機器等の小型化に伴い、チップ抵抗器等の電子部品の小型化、高密度実装の要求が高まってきている。これらの電子部品を回路基板上に実装する際には、通常、自動実装機（チップマウンタ）を使用する。
【０００３】
また、電子機器を構成するディジタル回路のプルアップ・プルダウン等に用いるためのチップ抵抗器として、同一基板上に複数の抵抗素子を集積し、単一のチップサイズの部品とした抵抗回路網（ネットワーク抵抗器、あるいはチップネットワークともいう）も多用されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、小型のチップ部品を使用して機器の製造等を行う場合、以下のような問題がある。すなわち、小型化したチップ部品や、それを使用（搭載）する機器に対応させて、高度な搭載位置精度を有する実装機、および、高度なはんだ付け技術が必要となる。それと同時に、チップ部品を小型化すればする程、搭載不良の発生頻度が高くなるという問題がある。
【０００５】
また、従来の多連チップ抵抗器は、例えば、図９に示すように、絶縁基板１０１上に抵抗層１０３，１０４が配され、各抵抗層が電極１１１，１１２，１１５，１１６を有するとともに、基板１０１の周囲に凹部１２１〜１２６が形成される構成をとる。
【０００６】
このような凹部が多数あるのは、従来の多連チップ抵抗器が、その端面電極形成の便宜上、図１０に示すように多数のスルーホール２０２を有する、多連チップ抵抗器用の絶縁基板２０１を使用しているためである。よって、かかる抵抗器を実装する際、これらの凹部によってチップ部品同士が絡まり、いわゆるバルク実装ができないという問題がある。
【０００７】
また、従来の多連チップ抵抗器用の絶縁基板２０１は、その大きさ（基板外形）が規格化されていないので、基板上に形成する素子数に応じて外形寸法の異なる基板を設計し、用意する必要があり、製造コストが上がるだけでなく、汎用の実装機を使用できないという問題もある。
【０００８】
【課題を解決するための手段】
本発明は、上述した課題に鑑みてなされたもので、その目的とするところは、汎用の実装機を使用して高密度実装を可能にする小型電子部品を提供することである。
【０００９】
本発明の他の目的は、簡単な構造で複数の素子を配することのできる小型電子部品を提供することである。
【００１０】
かかる目的を達成し、上述した課題を解決する一手段として、例えば、以下の構成を備える。すなわち、本発明の小型電子部品は、規格に対応した寸法を有する絶縁基材上に、一定の電気的機能を果たす機能膜を複数形成し、上記複数の機能膜各々の端部より上記絶縁基材の端面に、上記複数の機能膜ごとに外部との電気的な接続を確保するための電極を配設したことを特徴とする。
【００１１】
また、上述した課題を解決する他の手段として、例えば、以下の構成を備える。すなわち、本発明の小型電子部品は、規格に対応した第１の外形寸法Ｘ，Ｙを有する絶縁基材上に、一定の電気的機能を果たす、規格に対応した第２の外形寸法ｘ，ｙ（ｘ＜Ｘ，ｙ＜Ｙ）の絶縁基材に配される機能膜を複数形成し、上記複数の機能膜各々の端部より上記絶縁基材の端面に、上記複数の機能膜ごとに外部との電気的な接続を確保するための電極を配設したことを特徴とする。
【００１２】
例えば、上記複数の機能膜は、上記絶縁基材の短手方向に並列して形成されていることを特徴とする。また、例えば、上記複数の機能膜は抵抗膜であることを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る実施の形態例を詳細に説明する。図１は、本実施の形態例に係る多連チップ抵抗器（以下、単にチップ抵抗ともいう）の外観斜視図であり、図２は、その多連チップ抵抗器から、後述する保護層を除いたときの抵抗器の様子を示す平面図である。
【００１４】
図１および図２において、絶縁基板１は、所定の規格に基づく形状（長さがＬ、幅がＷ、厚さがｔのチップ状）を有する、例えば、電気絶縁性のセラミックスからなる基板である。チップの大きさは、例えば、以下のように規格化されている。
【００１５】
規格名　：Ｌ（長さ）×　Ｗ（幅）
０６０３：０．６ｍｍ×０．３ｍｍ
１００５：１．０ｍｍ×０．５ｍｍ
１６０８：１．６ｍｍ×０．８ｍｍ
２０１２：２．０ｍｍ×１．２５ｍｍ
【００１６】
本実施の形態例では、上記のように外形寸法が規格に対応した絶縁基板を用いるため、汎用のチップ部品の実装機を使用することができるようになる。
【００１７】
絶縁基板１の上には、例えば、スクリーン印刷によって抵抗体が印刷され、それを乾燥させてから焼成することで、基板上に抵抗層（抵抗膜）が形成される。具体的には、図２に示すように、絶縁基板１上に２個の抵抗体８，９を配する。その後、それぞれの抵抗体８，９の両端部に、後述する電極を設ける。よって、図１および図２に示す抵抗器は、２個の個別の抵抗体が同一基板上に配された構造を持つ２素子チップ抵抗器となる。
【００１８】
また、図２に示すように、抵抗体の両端部に電極４，５、および電極６，７を形成することで、チップ部品を実装するプリント配線基板上のランドパターンと、これらの抵抗体８，９との電気的な接続が確保される。これらの電極には、さらに、めっきが施されるが、その詳細については後述する。また、図１に示すように、抵抗体８，９の上には、絶縁膜等として機能する保護層（オーバーコート）３３が配設されている。
【００１９】
本実施の形態例に係る多連チップ抵抗器において、上述した規格のうち、汎用性の高い「１００５」サイズの基板を採用している。よって、図１および図２に示す寸法は、長さＬ＝１．０ｍｍ、幅Ｗ＝０．５ｍｍ、厚さｔ＝０．３５ｍｍであり、電極の幅は、ｃ１，ｃ２＝０．３ｍｍとした。また、これらの電極間の距離は、電極が相互に接触しない十分な距離として、ｅ＝０．２ｍｍとした。
【００２０】
以上の構成を備える、本実施の形態例に係る多連チップ抵抗器の製造工程を、以下、図３および図４を参照して説明する。図３は、本実施の形態例に係る多連チップ抵抗器の製造工程（チップ化工程）を示すフローチャートであり、また、図４は、図３の各工程に対応した抵抗器の断面構造等を示している。
【００２１】
なお、図４において、右側は、各工程における抵抗器の平面図であり、左側は、右図の工程に対応する各抵抗器を矢視ａ−ａ’，ｂ−ｂ’，…から見たときの断面図を示している。
【００２２】
最初に、図３のステップＳ１において、基板上に電極を形成する。すなわち、図４の（ａ）に示すように、あらかじめ表面に所定の深さの分割溝１３，１４，１５，１６が形成された絶縁基板１の下面（当該多連チップ抵抗器の実装時におけるはんだ面）において、分割溝１３，１４を跨ぐ位置に、例えば、スクリーン印刷により裏面電極２５，２６等の厚膜印刷を行い、例えば、８５０℃で焼成する。かかる焼成により、絶縁基板１の下面に裏面電極２５，２６等が形成される。
【００２３】
裏面電極の場合と同様に、絶縁基板１の上面（抵抗体を形成する側）に表面電極２１，２２等の厚膜印刷、および焼成を行う。この焼成によって、絶縁基板１上に表面電極２１，２２等が形成される。
【００２４】
なお、基板上における表面電極２１，２２、および裏面電極２５，２６の厚膜印刷を、スパッタリング等で行ってもよい。
【００２５】
ここでは、基板上に形成する電極材料として、例えば、裏面電極には銀（Ａｇ）を、また、表面電極には銀／パラジウム（Ａｇ／Ｐｄ）をそれぞれスクリーン印刷し、大気中（Ｏ２）で焼成して、電極を形成する。
【００２６】
ステップＳ２では、抵抗体の厚膜を形成する。具体的には、図４の（ｂ）に示すように、表面電極２１，２２間に抵抗体８を、また、表面電極２３，２４間に抵抗体９をそれぞれスクリーン印刷する。そして、これらの抵抗体を、例えば、大気中（Ｏ２）において８５０℃で焼成して、抵抗膜を形成する。なお、抵抗体の材料として、例えば、酸化ルテニウム（ＲｕＯ２）系の材料を使用する。
【００２７】
続くステップＳ３では、上記の工程で形成された抵抗体の上に、絶縁膜としての機能をも有する保護膜（保護コート）を形成する。すなわち、ステップＳ３において、抵抗体８，９それぞれの上に、例えば、ガラスをスクリーン印刷し、それを６００℃で焼成して、一次保護層３１，３２を形成する（図４（ｃ）参照）。本工程においては、必要に応じて抵抗値のトリミングを行う。このトリミングは、例えば、レーザビームやサンドブラスト等によって、抵抗体のパターンに切れ込みを入れることによって、多連チップ抵抗器を構成する各抵抗体の抵抗値を調整する。
【００２８】
ステップＳ４において、図４（ｄ）に示すように、上記の一次保護層３１，３２全体を覆うように、例えば、エポキシ、ポリイミド等の樹脂をスクリーン印刷（ベタ塗り）し、それを２００℃で硬化させて、二次保護層３３を形成する。
【００２９】
なお、一次保護層３１，３２は、抵抗体８，９各々を個別に覆うように配さずに、これら２つの抵抗体の全体を覆うように配してもよい。また、一次保護層３１，３２を省略して、抵抗体の上に二次保護層３３のみを形成してもよい。
【００３０】
ステップＳ５では、図４（ｅ）に示すように、分割溝１３，１４に従って、絶縁基板１を一次分割する。一次分割は、ブレイク、レーザーカット、ダイシング等により行う。かかる一次分割は、ここでは、各々に電極が配された複数の抵抗層を形成した絶縁基板１を、分割溝１３，１４に沿って短冊状に分割することを意味する。
【００３１】
続くステップＳ６において、上記ステップＳ５で短冊状に分割された基板各々の端面に、例えば、スパッタリングにより、端面電極３５，３６，３７，３８を形成する。この端面電極の材料としては、例えば、ニッケル／クロム（Ｎｉ／Ｃｒ）を使用する。
【００３２】
なお、端面電極３５，３６，３７，３８の形成は、上記のスパッタリングに限定されず、例えば、蒸着、または塗布等により形成してもよい。
【００３３】
ステップＳ７では、ステップＳ５で短冊状に分割された基板に対して、分割溝１５，１６に従って二次分割する。この二次分割は、ブレイク、レーザーカット、ダイシング等により行う。そして、続くステップＳ８において、図４の（ｆ）に示すように、表面電極２１，２２のうち、二次保護層３３で覆われていない部分と、裏面電極２５，２６、および端部電極３５，３６に対して電解めっきを施し、端面電極４１，４２を形成する。
【００３４】
端面電極４１，４２は、電極くわれ防止、はんだ付けの信頼性向上等のため、例えば、ニッケル（Ｎｉ）等で下地めっきを施した後、すず・鉛（Ｓｎ・Ｐｂ）めっき層、あるいはＳｎめっき層を形成して（はんだめっき処理）、積層構造とすることが望ましい。その他の電極（表面電極２３，２４等）についても同様である。
【００３５】
上述のように、本実施の形態例に係る多連チップ抵抗器は、「１００５」タイプの基板を使用しているため、図４の（ｆ）に示すチップ抵抗器は、その抵抗体（図４の（ｂ）、あるいは、図２に示す抵抗体８，９）として、「０６０３」タイプ相当のチップ抵抗器に使用する抵抗体を２素子分、内蔵できる。
【００３６】
以上説明したように、本実施の形態例によれば、チップサイズとして規格に対応した大きさの絶縁基板を使用し、その基板上に複数の抵抗層を形成して電極を配した構造の多連チップ抵抗器とすることで、部品コストの低減、および、汎用の実装機を用いた高密度実装が可能になる。特に、汎用性の高い「１００５」タイプの絶縁基板を使用した場合、既存の製造設備の変更を最小限に抑えて高密度実装を行うことができる。
【００３７】
また、同一基板上に複数の抵抗層が形成されているため、装置等における実装部品点数が減り、結果として、必要となる配線基板の実装面積が小さくなり、基板実装に要する時間とコストを削減することができる。
【００３８】
さらに、本実施の形態例に係る多連チップ抵抗器は、その基板周囲に凹部がなく、基板サイズも汎用サイズであるため、汎用の実装機を用いたバルク実装が可能となる。
【００３９】
なお、本発明は、上述した実施の形態例に限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の変形が可能である。上述した実施の形態例では、単一基板上に複数の抵抗層を配したチップ抵抗器について説明したが、例えば、これら複数の抵抗層に代えて、その他の機能膜、例えば、インダクタ、コンデンサ等の機能を有する素子を複数配する構造としてもよい。
【００４０】
また、単一基板上に複数の抵抗層を配する場合、個々の抵抗層を構成する抵抗の素子数や配置等については、図１および図２に示す構成に限定されず、例えば、以下に述べるような変形が可能である。
【００４１】
上記の実施の形態例では、２個の抵抗体を同一基板上に配した例（２素子チップ抵抗器）について説明したが、図５は、抵抗素子数をさらに増やした例を示している。なお、抵抗器を構造的に分かり易くするため、以降の例では、その抵抗層を覆う保護膜の図示は省略してある。
【００４２】
図５に示すチップ抵抗器は、基板５１上に、例えば、スクリーン印刷された抵抗体を焼成してなる４個の抵抗層５２，５３，５４，５５が形成され、各々の抵抗層の両端部には、それぞれの抵抗層において対となる電極６１−６２，６３−６４，６５−６６，６７−６８が設けられている。
【００４３】
また、図５に示すチップ抵抗器は、４素子チップ抵抗器であり、例えば、上述した規格チップサイズのうち「１６０８」タイプの基板上に、「０６０３」タイプ相当のチップ抵抗器に使用する抵抗体を４素子、内蔵した構造を有する。
【００４４】
一方、図６に示すチップ抵抗器は、上述した実施の形態例に係る多連チップ抵抗器と同様、同一基板上に２個の抵抗体を配した多連チップ抵抗器の一例である。すなわち、「１００５」タイプの基板７１上に、抵抗体７２，７３として、「０６０３」タイプのチップ抵抗器に使用する抵抗体を２素子、配した構成を有する。
【００４５】
しかし、図６に示す２素子チップ抵抗器は、抵抗体７２，７３や電極８１〜８４の相互の電気的な接触を避けるため、これらを基板７１の長手方向の端部に配したことを特徴としている。
【００４６】
図７は、他の変形例に係るチップ抵抗器であり、「１００５」タイプの基板８５上に、単一の抵抗体８６として、例えば、「０６０３」タイプのチップ抵抗器に使用する抵抗体素子８６を配し、さらに、それに接続される電極８７，８８を配した構成を有する。このような構造とすることで、かかるチップ部品を実装するプリント基板上のランドパターンの自由度が向上する。
【００４７】
また、図８に示すチップ抵抗器は、上記の実施の形態例に係る抵抗器と同様、同一基板上に２個の抵抗体を配した多連チップ抵抗器である。ここでは、「１００５」タイプの基板９１上において、その長手方向に、抵抗体９２，９３を互いに並列に配するとともに、それらに対応する電極９４〜９７を、基板の長手方向端部に設けた構成を有する。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、汎用の実装機を用いて小型電子部品の高密度実装が可能になる。
【００４９】
本発明によれば、簡単な構造で複数の素子（機能膜）を絶縁基板上に配することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態例に係る多連チップ抵抗器の外観斜視図である。
【図２】実施の形態例に係る多連チップ抵抗器の平面図である。
【図３】実施の形態例に係る多連チップ抵抗器の製造工程を示すフローチャートである。
【図４】実施の形態例に係る多連チップ抵抗器の断面構造を示す図である。
【図５】抵抗素子数をさらに増やした変形例に係るチップ抵抗器の平面図である。
【図６】他の変形例に係るチップ抵抗器の平面図である。
【図７】他の変形例に係るチップ抵抗器の平面図である。
【図８】他の変形例に係るチップ抵抗器の平面図である。
【図９】従来の多連チップ抵抗器の構成を示す図である。
【図１０】従来の多連チップ抵抗器用の絶縁基板を示す図である。
【符号の説明】
１，５１，７１，８５，９１　　絶縁基板
４〜７　　電極
８，９　　抵抗層
１３〜１６　　分割溝
２１，２２　　表面電極
２５，２６　　裏面電極
３１，３２　　一次保護層
３３　　二次保護層
３５，３６　　端部電極
４１，４２　　端面電極
【図１】
2004079599.tif 000003
【図２】
2004079599.tif 000004
【図３】
2004079599.tif 000005
【図４】
2004079599.tif 000006
【図５】
2004079599.tif 000007
【図６】
2004079599.tif 000008
【図７】
2004079599.tif 000009
【図８】
2004079599.tif 000010
【図９】
2004079599.tif 000011
【図１０】
2004079599.tif 000012