(57)【要約】【課題】収納部の穴の表面積を大きくとることなく、かつ外力による意図しない方向へのリード端子の屈曲及びリード端子の欠損が生じることなく、実装高さをリード端子の厚さにまで低くすることが可能な実装方法を提供する。【解決手段】半導体パッケージ１を裏返しにして、リード端子４の位置を回路基板５上の実装部分に配置されているランドパタン７の位置に合わせる。矢印にしたがって、半導体パッケージ１の樹脂封止体２を回路基板５上の穴６に挿入する。穴６は樹脂封止体２の表面積よりも大きく、端子内蔵基板３の表面積よりも小さいため、端子内蔵基板３が実装回路基板５に引っかかる。リード端子４の番号とランドパタン７の番号とを合わせて半田付けすることによって、半導体パッケージ１が回路基板５に固定（実装）される。【選択図】　　　図４
2004079689.tif 000002
【特許請求の範囲】
【請求項１】
内部に半導体を樹脂封止した樹脂封止体と、リード端子を内蔵した端子内蔵基板とを有し、前記端子内蔵基板上に前記樹脂封止体を搭載した形状で構成したことを特徴とする半導体パッケージ。
【請求項２】
前記リード端子は、隣接する端子間を絶縁体で仕切っていることを特徴とする請求項１記載の半導体パッケージ。
【請求項３】
内部に半導体を樹脂封止した樹脂封止体と、リード端子を内蔵した端子内蔵基板とを有し、前記端子内蔵基板上に前記樹脂封止体を搭載した形状で構成した半導体パッケージの前記樹脂封止体を、回路基板に設けられかつ前記樹脂封止体の表面積よりやや大きめに配設された収納穴に挿入して実装することを特徴とする半導体パッケージの実装方法。
【請求項４】
前記リード端子が、隣接する端子間を絶縁体で仕切られていることを特徴とする請求項３記載の半導体パッケージの実装方法。
【請求項５】
前記リード端子の端子間隔をＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）及びＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）のいずれかのリード端子の端子間隔に合わせたことを特徴とする請求項３または請求項４記載の半導体パッケージの実装方法。
【請求項６】
前記回路基板に実装済みの半導体パッケージ上に、前記樹脂封止体の表面積より大きい表面積のＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）及びＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）のいずれかの形式の半導体パッケージを実装したことを特徴とする請求項３または請求項４記載の半導体パッケージの実装方法。
【請求項７】
前記半導体パッケージが実装済みの前記回路基板の裏側に、前記回路基板にくり貫かれた収納穴の表面積より大きい表面積のＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）及びＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）のいずれかの形式の半導体パッケージを実装したことを特徴とする請求項３または請求項４記載の半導体パッケージの実装方法。
【請求項８】
前記回路基板に実装されかつ前記リード端子に電気的に接続されるランドパタンの領域を、前記端子内蔵基板の厚さ分だけ前記回路基板の表面よりも低く配設したことを特徴とする請求項３から請求項７のいずれか記載の半導体パッケージの実装方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体パッケージ及びそれに用いる実装方法に関し、特に回路基板への半導体パッケージの実装方法に関する。
【０００２】
【従来の技術】
近年、回路基板の小型化や薄型化の傾向が強まり、その回路基板に搭載する半導体パッケージの小型化や薄型化も求められている。しかしながら、半導体パッケージは回路基板の表面に実装されるため、回路基板への実装高さを半導体パッケージの厚さよりも低くすることはできない。
【０００３】
この要求に応えるために、例えば特開平０７−３２１４９７号公報では、図９に示すように、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）あるいはＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）を裏返しにして回路基板５上に設けられた穴状の半導体装置収納部６に樹脂封止体１０を収納することで、回路基板５への実装高さをリード端子の厚さにまで低くすることが提案されている。
【０００４】
【発明が解決しようとする課題】
上述した従来の半導体パッケージの実装方法では、ＱＦＰあるいはＳＯＰ型半導体パッケージを裏返して収納するだけなので、図９に示すように、リード端子の折り曲げ部分だけ、半導体装置収納部６の穴の表面積を大きくとらなければならない。
【０００５】
また、リード端子が１本１本独立した状態では強度が弱く、外力による意図しない方向へのリード端子の屈曲及びリード端子の欠損が生じるという欠点がある。
【０００６】
そこで、本発明の目的は上記の問題点を解消し、収納部の穴の表面積を大きくとることなく、かつ外力による意図しない方向へのリード端子の屈曲及びリード端子の欠損が生じることなく、実装高さをリード端子の厚さにまで低くすることができる半導体パッケージ及びそれに用いる実装方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明による半導体パッケージは、内部に半導体を樹脂封止した樹脂封止体と、リード端子を内蔵した端子内蔵基板とを備え、前記端子内蔵基板上に前記樹脂封止体を搭載した形状で構成している。
【０００８】
本発明による実装方法は、内部に半導体を樹脂封止した樹脂封止体と、リード端子を内蔵した端子内蔵基板とを備え、前記端子内蔵基板上に前記樹脂封止体を搭載した形状で構成した半導体パッケージの前記樹脂封止体を、回路基板に設けられかつ前記樹脂封止体の表面積よりやや大きめに配設された収納穴に挿入して実装している。
【０００９】
すなわち、本発明の半導体パッケージの実装方法は、全リード端子が内蔵された１枚の小型基板の上に樹脂封止体を搭載することによって、外力が端子に加わることによる端子の屈曲及び欠損を防止することを特徴とする。
【００１０】
また、本発明の半導体パッケージの実装方法は、半導体パッケージを裏返して回路基板上に樹脂封止体表面積よりやや大きめにくり貫いた穴に樹脂封止体を挿入した後、端子と回路基板上のランドパタンとを半田付けすることによって、実装高さを低く抑えることが可能となる。
【００１１】
これによって、本発明の半導体パッケージの実装方法では、上記の公報記載の実装方法の利点である実装高さの低減化をいかしつつ、さらなる実装面積の小型化、リード端子の強化を施した半導体パッケージを提供することが可能となる。
【００１２】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による半導体パッケージの斜視図である。図１において、半導体パッケージ１は内部に半導体を樹脂封止した樹脂封止体２と、リード端子４を内蔵した小型基板（端子内蔵基板３）とから構成され、丁度、端子内蔵基板３上に樹脂封止体２が載っているような形状をしている。
【００１３】
隣接するリード端子４とは絶縁体で仕切られているため、回路基板（図示せず）への実装後に隣接リード端子４との短絡によって誤動作することがない。また、端子内蔵基板３によってリード端子４の強度が増し、外力による意図しない方向へのリード端子４の屈曲及びリード端子４の欠損が生じることもない。
【００１４】
図２は本発明の一実施例による半導体パッケージ１を実装する回路基板の斜視図である。尚、図２においては回路基板５の半導体パッケージ１を実装する部分のみを示している。
【００１５】
回路基板５の半導体パッケージ１を実装する部分には、樹脂封止体２の表面積よりも大きくかつ端子内蔵基板３の表面積よりも小さい穴６が空いており、半導体パッケージ１を実装する際には、この穴６に樹脂封止体２を挿入することになる。穴６の周辺には半導体パッケージ１のリード端子４の間隔に合わせてランドパタン７が配置されている。
【００１６】
図３は本発明の一実施例による半導体パッケージ１を回路基板５に実装した状態を示す斜視図である。図３において、実装後の半導体パッケージ１の高さ（回路基板５の実装表面から外に出ている部分の高さ）は、端子内蔵基板３の厚さ、言いかえればリード端子４の厚さ程度になる。
【００１７】
図４は図３の半導体パッケージ１を回路基板５に実装する前の状態を示す斜視図であり、図５は図３の半導体パッケージ１を回路基板５に実装する前の状態を示す側面図であり、図６は図３の半導体パッケージ１を回路基板５に実装した後の状態を示す側面図である。これら図１〜図６を参照して本発明の一実施例による半導体パッケージ１の実装方法の一例について説明する。
【００１８】
半導体パッケージ１を図１に示す状態から裏返しにして（図４参照）、リード端子４の位置を、回路基板５上の実装部分に配置され、リード端子４に電気的に接続されるランドパタン７の位置に合わせる。図４の矢印にしたがって、半導体パッケージ１の樹脂封止体２を回路基板５上の穴６に挿入する。
【００１９】
穴６は樹脂封止体２の表面積よりも大きく、端子内蔵基板３の表面積よりも小さいため、図６に示すように、端子内蔵基板３が実装回路基板５に引っかかる。再度、リード端子４の番号とランドパタン７の番号とを合わせて半田付けすることによって、図６に示すように、半導体パッケージ１が回路基板５に固定（実装）される。
【００２０】
この場合、図６に示すように、半導体パッケージ１の実装高さは端子内蔵基板３の厚さ程度である。また、樹脂封止体２を挿入する穴６は、樹脂封止体２の厚さ以上の深さがあれば、抜き穴でなくてもよい。
【００２１】
このように、本実施例では、半導体パッケージ１のリード端子４を小型基板３に内蔵し、隣接するリード端子４と絶縁体で仕切ることによって、回路基板５への実装後に隣接リード端子４との短絡によって誤動作することがない。
【００２２】
また、本実施例では、外力による意図しない方向へのリード端子４の屈曲及びリード端子４の欠損が生じることもない。さらに、本実施例では、半導体パッケージ１を実装する回路基板５に樹脂封止体２を挿入する穴６を設けることによって、実装高さをリード端子４の厚さ程度にまで低く抑えることができる。
【００２３】
尚、本発明では、図１に示すように、リード端子４を樹脂封止体２の４側面から突き出しているが、リード端子４を樹脂封止体２の２側面から突き出すようにしてもよい。
【００２４】
また、本発明では、リード端子４の間隔をＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）あるいはＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）と合わせることで、ＱＦＰあるいはＳＯＰのように実装することもできる。
【００２５】
図７は本発明の一実施例による半導体パッケージ１の上に他の半導体パッケージを実装した状態を示す側面図である。図７においては、図６に示すような半導体パッケージ１を回路基板５に実装済みの状態から、その回路基板５に実装済みの半導体パッケージ１の上に、樹脂封止体２の表面積よりも大きい表面積のＱＦＰあるいはＳＯＰ型半導体パッケージ８、回路基板５の裏側に抜き穴６の表面積より大きい表面積のＱＦＰあるいはＳＯＰ型半導体パッケージ９を実装した状態を示している。
【００２６】
これによって、本実施例では、ＱＦＰあるいはＳＯＰ型半導体パッケージ８やＱＦＰあるいはＳＯＰ型半導体パッケージ９の実装面積を小さくすることができる。
【００２７】
図８は本発明の他の実施例による半導体パッケージを回路基板に実装した後の状態を示す側面図である。図８において、本発明の他の実施例では、回路基板５のランドパタン７の領域を端子内蔵基板３の厚さ分だけ、回路基板５の表面よりも低くしている。
【００２８】
これによって、本発明の他の実施例では、半導体パッケージ１の実装高さをなくすこと、つまり回路基板５の表面と端子内蔵基板３の表面とを同じ高さにすることができる。
【００２９】
【発明の効果】
以上説明したように本発明は、内部に半導体を樹脂封止した樹脂封止体と、リード端子を内蔵した端子内蔵基板とを備え、端子内蔵基板上に樹脂封止体を搭載した形状で構成される半導体パッケージの樹脂封止体を、回路基板に設けられかつ樹脂封止体の表面積よりやや大きめに配設された収納穴に挿入して実装することによって、収納部の穴の表面積を大きくとることなく、かつ外力による意図しない方向へのリード端子の屈曲及びリード端子の欠損が生じることなく、実装高さをリード端子の厚さにまで低くすることができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体パッケージの斜視図である。
【図２】本発明の一実施例による半導体パッケージを実装する回路基板の斜視図である。
【図３】本発明の一実施例による半導体パッケージを回路基板に実装した状態を示す斜視図である。
【図４】図３の半導体パッケージを回路基板に実装する前の状態を示す斜視図である。
【図５】図３の半導体パッケージを回路基板に実装する前の状態を示す側面図である。
【図６】図３の半導体パッケージを回路基板に実装した後の状態を示す側面図である。
【図７】本発明の一実施例による半導体パッケージの上に他の半導体パッケージを実装した状態を示す側面図である。
【図８】本発明の他の実施例による半導体パッケージを回路基板に実装した後の状態を示す側面図である。
【図９】従来の半導体パッケージを回路基板に実装した状態を示す側面図である。
【符号の説明】
１　半導体パッケージ
２　樹脂封止体
３　端子内蔵基板
４　リード端子
５　回路基板
６　樹脂封止体を収納する穴
７　ランドパタン
８，９　ＱＦＰあるいはＳＯＰ型半導体パッケージ
【図１】
2004079689.tif 000003
【図２】
2004079689.tif 000004
【図３】
2004079689.tif 000005
【図４】
2004079689.tif 000006
【図５】
2004079689.tif 000007
【図６】
2004079689.tif 000008
【図７】
2004079689.tif 000009
【図８】
2004079689.tif 000010
【図９】
2004079689.tif 000011