(57)【要約】【課題】製造工程の効率化を可能とする半導体装置の製造方法を提供する。また、高精度微細化と、信頼性の向上を可能とすることを目的とする。【解決手段】複数層の導電層が積層された半導体装置の製造方法であって、基板１に絶縁膜２を形成し、前記絶縁膜２に第１導電材料を用いて第１導電層３を形成し、前記第１導電層３に第２導電材料を用いて第２導電層４を形成し、前記第２導電層４に前記第１導電層３と同じエッチング選択性を有するマスク層５を形成し、エッチングにより前記マスク層５を用いて前記第２導電層４のパターニングを行い、エッチングにより前記マスク層５の除去および前記第１導電層３のパターニングを同時に行う。【選択図】図８
2004165347.tif 000002
【特許請求の範囲】
【請求項１】
複数層の導電層が積層された半導体装置の製造方法であって、
基板に絶縁膜を形成する工程と、
前記絶縁膜に第１導電材料を用いて第１導電層を形成する工程と、
前記第１導電層に第２導電材料を用いて第２導電層を形成する工程と、
前記第２導電層に前記第１導電層と同じエッチング選択性を有するマスク層を形成する工程と、
エッチングにより前記マスク層を用いて前記第２導電層のパターニングを行う第１パターニング工程と、
エッチングにより前記マスク層の除去および前記第１導電層のパターニングを同時に行う第２パターニング工程と
を有する半導体装置の製造方法。
【請求項２】
前記第２導電層の形成工程は、
前記第１導電層に整流作用を抑制する導電材料で第１の第２導電層を形成する工程と、
該第１の第２導電層に導電性の高い導電材料で第２の第２導電層を形成する工程を有する
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記マスク層をハードマスク材料で形成する
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第２パターニング工程にてエッチングされる前記第１導電層の層厚より前記マスク層の層厚を厚く形成する
請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第１導電層を形成する前記第１導電材料と同一の導電材料を用いて前記マスク層を形成する
請求項１に記載の半導体装置の製造方法。
【請求項６】
前記基板は、化合物半導体により形成されている
請求項１に記載の半導体装置の製造方法。
【請求項７】
前記第１導電材料としてＴｉを用いて前記第１導電層を形成し、
前記第２導電材料としてＡｕを用いて前記第２導電層を形成する
請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１導電材料としてＴｉを用いて前記第１導電層を形成し、
前記第１導電層に前記第２導電材料としてＰｔを用いて第１の第２導電層を形成し、
前記第１の第２導電層にＡｕを用いて第２の第２導電層を形成する
請求項６に記載の半導体装置の製造方法。
【請求項９】
第１パターニング工程に用いるエッチングガスに酸素を含有する
請求項６に記載の半導体装置の製造方法。
【請求項１０】
前記半導体装置は能動素子を含み、前記積層された第１導電層および第２導電層は前記能動素子のゲート電極を構成する
請求項６に記載の半導体装置の製造方法。
【請求項１１】
基板に第１導電材料を用いる第１導電層と前記第１導電層に第２導電材料を用いる第２導電層の複数の導電層が積層された半導体装置であって、
前記第１導電層と同じエッチング選択性を有するマスク層を用いてエッチングによりパターニングされて形成された前記第２導電層を有し、
前記マスク層の除去と同時に、エッチングによりパターニングされて形成される前記第１導電層を
有する半導体装置。
【請求項１２】
前記第２導電層は、
前記第１導電層に整流作用を抑制する導電材料で第１の第２導電層と、
該第１の第２導電層に導電性の高い導電材料で第２の第２導電層を
有する請求項１１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特に、導電層を用いる配線や電極のパターニングに適用して好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置における高密度化のため、配線や電極の多層化や微細化がなされている。
【０００３】
配線の多層化に伴って製造工程は複雑化し、設備コストの上昇、半導体装置の歩留まり低下および信頼性低下等が起こる。このため、配線形成の工程を効率化することが要求されている。また、配線のパターニング技術は、ますます高精度微細化が求められ、微細化に伴う半導体装置の歩留まり低下や信頼性低下の防止が重要な課題となっている。
【０００４】
配線をパターニングするエッチング方法には、ウェットエッチングとドライエッチングが知られている。ウェットエッチングは、酸、アルカリなどの溶液と被加工材料との化学反応を用いて除去する方法である。ウェットエッチングは、化学反応を用いるため被加工材料とのエッチング選択性が高い。しかしながら、溶液を用いるためにエッチング量の制御および被加工材料表面上での均一化が難しく、よって、高精度微細化に適さない。一方、ドライエッチングは、ガスまたはイオンを用いる方法である。ドライエッチングは、エッチングガス中の元素と被加工材料との化学反応を利用した除去や、加速したイオンを被加工材料に照射し物理的に除去するスパッタリング現象を利用した除去を利用した方法である。ドライエッチングは、ガスまたはイオンを用いるため、ウェットエッチングよりエッチング量の制御が容易であり、よって、高精度微細化に有効である。（例えば、特許文献１参照。）
【０００５】
従来の半導体装置の製造方法を、図１４および図１５を用いて説明する。ここでは、ＧａＡｓ等を基板とする化合物半導体を用いた半導体装置の製造方法における、配線のパターニングのプロセスについて例示する。
【０００６】
化合物系の半導体装置は、ＧａＡｓやＩｎＰ等の基板に能動素子が形成され、絶縁膜で基板表面を保護した後、その絶縁膜にキャパシタやインダクタ等の受動素子が形成される。これらの素子をつなぐ配線の導電層材料としてＡｕやＰｔ等が用いられている。
【０００７】
図１４に示すように、例えば、ＧａＡｓにて形成される化合物半導体の基板１１に、ＳｉＯ２にて形成される絶縁膜１２を設け、その絶縁膜１２に配線を形成するためにＡｕやＰｔ等にて形成される導電層１３が設けられる。そして、導電層１３にフォトレジストを塗布、所定の配線パターンへ現像処理を行ってフォトレジストマスク１６が形成される。
【０００８】
その後、図１５に示すように、導電層１３をエッチングし、フォトレジストマスク１６を除去することにより、所定の配線パターンが形成される。Ａｕ等にて形成される導電層は、Ａｕ等の化学反応性が低いため、化学反応を用いる方法のみではエッチングが困難である。このため、物理的にエッチングする方法を含む反応性イオンエッチング（ＲＩＥ）方式やイオンミリング方式等で行われている。（例えば、特許文献２参照。）
【０００９】
反応性イオンエッチング（ＲＩＥ）方式は、ＣｌやＦ等のハロゲン元素を含むガスをエッチングガスとし、このエッチングガスと被加工材料との化学的反応の利用と、プラズマ中のイオンを垂直に被加工材料へ照射することによる物理的なスパタッリング作用を利用してエッチングする方法である。
【００１０】
イオンミリング方式は、ＲＩＥあるいはイオンビーム装置で、Ａｒ＋  等の質量の大きい不活性ガスをエッチングガスとして用い、高エネルギーのイオンを加速して被加工材料へ衝突させ、このイオンビームのスパッタリング作用により物理的にエッチングする方法である。
【００１１】
イオンビームは、被加工材料の表面に垂直に入射されることが一般的であるが、基板が設置される回転台の傾斜角を変化させて、イオンビームの入射角を制御することができる。特に、微細化が要求される場合、微小なスペースへもイオンビームを入射させる必要があるため、イオンビームは被加工材料の表面と垂直でなく、入射角が設定され使用される場合がある。
【００１２】
【特許文献１】
特開平１１−３０７５３４号公報
【特許文献２】
特開平１１−８７３１２号公報
【００１３】
【発明が解決するための課題】
Ａｕ等の導電層１３は、上述のようにフォトレジストマスク１６を用いて、反応性イオンエッチング（ＲＩＥ）方式やイオンミリング方式を用いて形成させると、図１５に示すような矩形断面である導電層１３を得ることが困難である。その理由は、シャドウイング効果やラビットイアー効果等が起こり、例えば、図１６に示すような形状となるためである。
【００１４】
シャドウイング効果は、図１６に示されるように、フォトレジストマスクでマスクされていない領域がイオンビームの入射を受けて削られ、導電層２３が台形状等な断面にエッチングされる効果をいう。反応性イオンエッチング（ＲＩＥ）方式やイオンミリング方式は、物理的なスパッタリング作用を利用するので、有機高分子材料からなるフォトレジスト材料を用いた場合、高い選択比を得ることが困難である。よって、フォトレジストマスクは、エッチング時に膜減りが著しく生ずるため、フォトレジストマスクの厚さを厚くする必要が生ずる。そして、微細化に応じ、微小なスペースへもイオンビームを入射させる場合、フォトレジストマスク厚が厚く障壁となることから、イオンビームは入射角を設定されて使用される。このため、エッチングの進行に伴って、エッジ部が削られた形状となる場合が生ずる。つまり、シャドウイング効果は主としてフォトレジストマスクの影響によるものである。シャドウイング効果の発生により、例えば、配線パターン幅が設計のパターンより狭くなる。これを改善するために、例えば、配線の設計パターン幅を広くすると、半導体装置の高精度微細化が損なわれる。
【００１５】
また、ラビットイアー効果とは、図１６に示されるように、兎の耳状形状であるラビットイアー層３１が形成されることをいう。ラビットイアー層３１は、加工材料面からスパッタ放出された粒子が配線パターンを形成する導電層２３やフォトレジストマスクの側面に再付着することにより形成される。前述したように、反応性イオンエッチング（ＲＩＥ）やイオンミリング方式は対フォトレジスト選択比が小さいため、フォトレジストマスクの厚さを厚くする必要がある。しかしながら、フォトレジストマスク厚が厚いため、フォトレジストマスク側面に、スパッタ放出された粒子が堆積しやすくなる。そしてフォトレジストマスクを除去すると、突出した形状を有するラビットイアー層３１となる。多層配線構造とした場合、ラビットイアー層３１は突出した形状で残るため、上下配線間の短絡不良が発生し易くなる。その結果、半導体装置の製造における歩留まりが低下する。また、ラビットイアー層３１の突出した形状部分を除去するためには、さらにエッチングをする必要が生ずる。これは結果として、工程が複雑化し、さらにオーバーエッチングとなる場合がある。
【００１６】
多層配線の形成においては、配線パターンの作成工程が複数回実施される。複数回実施され工程が複雑化するために、設備コスト等の上昇や、加工精度の維持が困難となり半導体装置の歩留まりおよび信頼性低下等を生ずる場合がある。また、上述のようなシャドウイング効果やラビットイアー効果等が生じ、設計した配線パターンが形成されないために、半導体装置の歩留まり低下、信頼性が低下する場合がある。
【００１７】
本発明は、製造工程の効率化を可能とする半導体装置の製造方法を提供することを目的とする。また、高精度微細化と、歩留まりの向上、信頼性の向上を可能とすることを目的とする。
【００１８】
【課題を解決するための手段】
本発明は、複数層の導電層が積層された半導体装置の製造方法であって、基板に、絶縁膜を形成する工程と、前記絶縁膜に、第１導電材料を用いて第１導電層を形成する工程と、前記第１導電層に、第２導電材料を用いて第２導電層を形成する工程と、前記第２導電層に、前記第１導電層と同じエッチング選択性を有するマスク層を形成する工程と、エッチングにより前記マスク層を用いて前記第２導電層のパターニングを行う第１パターニング工程と、エッチングにより前記マスク層の除去および前記第１導電層のパターニングを同時に行う第２パターニング工程とを有する半導体装置の製造方法である。本発明に係る半導体装置の製造方法においては、マスク層と第１導電層は、同じエッチング選択性を有する材料を用いて形成される。このため、マスク層の除去と第１導電層のパターニングは第２パターニング工程で同時にすることが可能となる。
【００１９】
前記第２導電層の形成工程は、前記第１導電層に整流作用を抑制する導電材料で第１の第２導電層を形成する工程と、該第１の第２導電層に導電性の高い導電材料で第２の第２導電層を形成する工程を有することが好ましい。第２導電層として導電性の高い導電材料は、拡散し半導体基板の材料であるＧａ等と反応する場合がある。導電層材料と基板材料が反応すると整流特性が悪化する。前記第１導電層に整流作用を抑制する導電材料で第１の第２導電層を形成することで、導電層材料の拡散を防止し基板材料の反応を抑制できる。
【００２０】
前記マスク層をハードマスク材料で形成することが好ましい。ハードマスクは、金属等の無機材料を用いて形成される。ハードマスクは、有機高分子材料からなるフォトレジストマスクと異なり、マスク表面強度が大きい。このため、化学反応でエッチングすることが困難な導電層に対しても、ハードマスクは高いエッチング選択性を得ることができる。
【００２１】
第２パターニング工程にてエッチングされる前記第１導電層の層厚より、前記マスク層の層厚を厚く形成することが好ましい。第１パターニング工程でマスク層の膜減りが生ずるが、マスク層除去と第１導電層のエッチングを同時に行う第２パターニング工程の際、オーバーエッチングの防止ができる。
【００２２】
前記第１導電層を形成する前記第１導電材料と同一の導電材料を用いて前記マスク層を形成することが好ましい。同じ導電材料にて形成されるため、第１導電層を形成する工程の設備、マスク層を形成する工程の設備の共通化が可能となり設備コストの低減が可能となる。
【００２３】
前記基板は、化合物半導体を用いることができる。化合物半導体を基板とし、前記第１導電材料としてＴｉを用いて前記第１導電層を形成し、前記第２導電材料としてＡｕを用いて前記第２導電層を形成することが好ましい。前記第１導電層を形成する第１導電材料をＴｉとすることで、基板に形成される絶縁膜等への密着力が向上する。第２導電層を形成する導電材料は、第１導電層３と異なり被覆されない状態となるので、耐腐食性に優れるＡｕが好適である。
【００２４】
前記第１導電材料としてＴｉを用いて前記第１導電層を形成し、前記第１導電層に、前記第２導電材料としてＰｔを用いて第１の第２導電層を形成し、該第１の第２導電層にＡｕを用いて第２の第２導電層を形成することが好ましい。第２導電層として望ましい導電材料であるＡｕは、拡散し半導体基板の材料であるＧａやＳｉ等と反応する場合がある。Ａｕと基板材料が反応すると整流特性が悪化する。前記第１導電層に、前記第２導電材料としてＰｔを用いて第１の第２導電層が形成することで、該第１の第２導電層にＡｕの基板への拡散を防止し基板材料の反応を抑制できる。
【００２５】
第１パターニング工程に用いるエッチングガスに酸素を含有することが好ましい。第１パターニング工程のエッチングガスに酸素を含有させることで、マスク層と第２導電層の選択比を大きくすることができる。このため、寸法精度等が向上し微細化が容易となる。
【００２６】
前記半導体装置は能動素子を含み、前記積層された第１導電層および第２導電層は前記能動素子のゲート電極を構成することができる。
【００２７】
また、本発明は、基板に、第１導電材料を用いる第１導電層と前記第１導電層に第２導電材料を用いる第２導電層の複数の導電層が積層された半導体装置であって、前記第１導電層と同じエッチング選択性を有するマスク層を用いて、エッチングによりパターニングされて形成された前記第２導電層を有し、前記マスク層の除去と同時に、エッチングによりパターニングされて形成される前記第１導電層を有する半導体装置である。本発明に係る半導体装置において、マスク層と第１導電層は、同じエッチング選択性を有する材料を用いて形成される。このため、マスク層の除去と第１導電層のパターニングは第２パターニング工程で同時に行うことができる。
【００２８】
前記第２導電層は、前記第１導電層に整流作用を抑制する導電材料で第１の第２導電層と、該第１の第２導電層に導電性の高い導電材料で第２の第２導電層を有することが好ましい。前述したように、第２導電層の第２導電材料は、拡散し半導体基板の材料と反応する場合がある。第２導電材料と基板材料が反応すると整流特性が悪化する。前記第１導電層に整流作用を抑制する導電材料で第１の第２導電層を形成することで、導電層材料の拡散を防止し基板材料の反応を抑制できる。
【００２９】
【発明の実施の形態】
以下、本発明に係る実施形態の一例について、図１〜図１０を参照し詳細に説明する。本発明に係る実施形態の一例は、基板に形成された素子を繋ぐ配線や、図１０に示すようなＦＥＴのゲート電極として、第１導電層３と第２導電層４の複数層を積層し構成する場合が相当する。なお、実施形態の全図において、同一または対応する部位に同一の符号を付す。
【００３０】
この実施形態の一例においては、図１に示すように、まず、能動素子（図示せず）の作られた基板１に、素子を保護するための絶縁膜２が形成される。前記基板１として、例えば、ＩＩＩ−Ｖ族の化合物半導体を用いる場合、例えばＧａＡｓ、ＩｎＰ等の化合物半導体を基板材料として用いることができる。以下、ＧａＡｓを基板材料に用いた場合について述べる。
【００３１】
前記の絶縁膜２は例えばＣＶＤ法、スパッタ法などの絶縁膜堆積法によって、ＧａＡｓ等からなる基板１に形成される。絶縁膜２として、ＳｉＯ２、Ｓｉ３Ｎ４等が用いられる。ＳｉＯ２の場合、ＣＶＤ法で行われることが一般的である。絶縁膜２の膜厚は、例えば、２５０ｎｍにて形成される。
【００３２】
（第１導電層形成工程）
次に、図２に示すように、前記の絶縁膜２に第１導電層３が形成される。
第１導電層３は、金属や合金等の導電材料を用いることができる。導電材料は、電気伝導度、加工性、絶縁膜への密着性、耐腐食性を考慮し使用できる。特に、第１導電層３は、第２導電層４と絶縁膜２を密着させるため、密着性が好適な導電材料で形成されることが好ましい。よって、第１導電層３を形成する導電材料としては、例えば、Ｔｉ、Ｃｒ、Ｎｉ、Ａｌ等が好適であって、特にＴｉが好適である。
【００３３】
第１導電層３は、使用する材料の性質に応じて、蒸着法、スパッタ法等にて形成することができ、例えばＴｉの場合、蒸着法にて形成できる。第１導電層３の層厚は、例えば５０ｎｍである。
【００３４】
（第２導電層形成工程）
次に、図３（ａ）に示すように、前記の第１導電層３に第２導電層４が形成される。第２導電層４を形成する導電材料は、電気伝導度、加工性、耐腐食性を考慮し使用でき、Ａｇ、Ｃｕ、Ａｕ、Ａｌ等の金属やこれらの合金等を用いることができる。第２導電層４は、第１導電層３と異なり、他の層にて被覆されずに用いられることが多い。このため、耐腐食性に優れるＡｕが、特に、好ましい。
【００３５】
第２導電層４は、使用する導電材料の融点、蒸気圧、その他の性質に応じて、蒸着法、スパッタ法等の一般的な導電材料付着方法にて形成することができる。例えば、Ａｕの場合、蒸着法にて形成できる。第２導電層４の層厚は、例えば６００ｎｍである。
【００３６】
しかしながら、第２導電層４として好ましい導電材料であるＡｕは、拡散し、基板材料であるＧａ等の元素と反応する場合がある。導電材料と基板材料が反応すると、整流特性が悪化する。これを改善するため、図３（ｂ）に示すように、例えば、上記反応を防止する導電材料で第１の第２導電層４ａと、第２の第２導電層４ｂにＡｕ等を用いた多層構造の第２導電層４とすることが好ましい。反応防止用の導電材料は、Ｐｔ、Ｐｄ、Ｃｕ、Ｍｏ、Ｗ、Ｒｕ等であって、特にＰｔが好ましい。
【００３７】
第１導電層３および第２導電層４の導電材料は、種々、組み合わせ可能である。特に、それぞれの導電材料の密着性より、第１導電層３としてＴｉ、第２導電層４としてＡｕを用いる組み合わせ、および、第１導電層３としてＴｉ、下層第２導電層４ａとしてＰｔ、上層第２導電層４ｂとしてＡｕを用いる組み合わせが良好である。
【００３８】
図３（ｂ）に示すように、２以上の第２導電層４を設ける場合の層厚は、例えば、第１導電層３に、Ｐｔを用いる第１の第２導電層４ａは５０ｎｍ、Ａｕを用いた第２の第２導電層４ｂは６００ｎｍである。
【００３９】
（マスク層形成工程）
次に、図４に示すように、第２導電層４にマスク層５が形成される。マスク層５は、第１導電層３と同じエッチング選択性を有する材料で形成される。同じエッチング選択性とは、所定のエッチング条件の下で、エッチング速度が同じであることを意味する。パターニング工程の簡略化のために、マスク層除去と第１導電層３のエッチングを、同時に行うためである。
【００４０】
マスク層５を形成する材料は、エッチング用マスクを形成できる材料であって、有機高分子材料からなるフォトレジスト材料、および、無機材料からなるハードマスク材料である。そして、これらは第１導電層３と同じエッチング選択性を有する材料とする必要が有る。マスク層５が第１導電層３よりエッチング選択性が異なる場合は、第２導電層４のパターニング時に、第２導電層４や絶縁膜２等をオーバーエッチングすることや、マスク層除去と第１導電層３のエッチング時を同時に行うことができなくなることが生ずるため、好ましくない。フォトレジスト材料は、前述の如く、物理的なスパッタリング現象を用いたドライエッチングにおいて、シャドウイング効果やラビットイアー効果が発生する場合がある。一方、無機材料からなるハードマスク材料は、薄膜化が可能で、シャドウイング効果やラビットイアー効果の発生を防止できる。このため、無機材料からなるハードマスク材料を用いることが好ましい。例えば金属や金属酸化物等である。
【００４１】
また、マスク層５は、第１導電層３と同じ材料にて形成することで、同じエッチング選択性を得ることができる。例えば、第１導電層３にＴｉを用いた場合、マスク層５も同様に、Ｔｉを用いることが好ましい。このことにより、マスク層５を除去する工程の簡略化と共に、第１導電層３とマスク層５を形成するための設備が共通化できる。
【００４２】
マスク層５は、使用する材料の特性等によって、任意な方法で形成することができる。例えば、ハードマスク材料で形成する場合、蒸着法、スパッタ法、ＣＶＤ法等で形成することができ、Ｔｉを用いた場合、例えば、蒸着法で形成することができる。マスク層５の層厚は、マスク特性を有する限り薄膜とする方がマスク製造の観点から望ましい。しかし、後述するように、第２導電層４をエッチングする第１パターニング工程にて、マスク層５の膜減りが生ずるため、マスク層５の層厚は第１導電層３の層厚以上とすることが好ましい。マスク層５の除去と第１導電層３のパターニングを、後述の第２パターニング工程にて同時に行うため、その際にマスク層が第１導電層３より薄い場合、オーバーエッチングが生ずるためである。例えば、Ｔｉを用いる第１導電層３が５０ｎｍである場合、Ｔｉ用いるマスク層５は６０ｎｍである。
【００４３】
次に、図５から図７に示すように、マスク層５をパターニングする。マスク層５のパターニングは、例えば、Ｔｉを用いるマスク層５の場合、フォトリソグラフィにて形成することができる。マスク層５に有機高分子材料からなるフォトレジスト膜を形成し、パターン転写および現像を行い、図５に示すようなフォトレジストマスク６が形成される。次いで、図６に示すように、このフォトレジストマスク６を用い、マスク層５を反応性イオンエッチング（ＲＩＥ）方式やイオンミリング方式等でドライエッチングする。次いで、図７に示すように、フォトレジストマスク６をアッシングにて除去し、マスク層５がパターニングされる。
【００４４】
例えば、Ｔｉを用いるマスク層は、次に例示するエッチング条件にてドライエッチングされパターニングされる。
エッチング装置：ＲＩＥ
エッチングガス：Ａｒ／Ｃｌガス＝（流量）４．０ｓｃｃｍ／６．０ｓｃｃｍ
ＲＦ電力：１３．５６ＭＨｚの場合は２５０Ｗ、４５０ＨＨｚの場合は５Ｗ
圧力：０．２０Ｐａ（１．５ｍＴｏｒｒ）
【００４５】
この条件におけるエッチング時間Ｔｓ（ｓ）とＴｉを用いるマスク層５のエッチング量Ｔａ（ｎｍ）の関係を図１１に示す。このグラフより、Ｔｉを用いるマスク層５のエッチング速度は１．８ｎｍ／ｓである。Ａｒ／Ｃｌ混合ガスがイオン化され高エネルギーのイオンとなり、Ｔｉを用いるマスク層５の表面を照射し、マスク層５はエッチングされる。
【００４６】
（第１パターニング工程）
次に、図８に示すように、第１パターニング工程において、第２導電層４は、マスク層５を用いエッチングされる。
第２導電層４をパターニングする第１パターニング工程は、例えば、Ａｕを用いた第２導電層４の場合、反応性イオンエッチング（ＲＩＥ）方式やイオンミリング方式等のドライエッチングが好ましい。
【００４７】
例えば、Ａｕを用いる第２導電層４は、Ｔｉを用いるマスク層５にて、次に例示するドライエッチング条件でエッチングされる。
エッチング装置：ＲＩＥ
エッチングガス：Ａｒ／Ｃｌ／Ｏガス＝（流量）１０．０ｓｃｃｍ／５．０ｓｃｃｍ／１０．０ｓｃｃｍ
ＲＦ電力：１３．５６ＭＨｚの場合は５００Ｗ、４５０ＨＨｚの場合は０Ｗ
圧力：０．２７Ｐａ（２．０ｍＴｏｒｒ）
【００４８】
エッチング時間は、メタル残りを防止するため、ジャストエッチングに対して３０〜５０％オーバーエッチングとする。この条件におけるエッチング時間Ｔｓ（ｓ）とＴｉで形成される導電層エッチング用マスクのエッチング量Ｔａ（ｎｍ）の関係を図１２に示す。このグラフより算出すると、Ｔｉで形成されるマスク層のエッチング速度は０．２ｎｍ／ｓである。
【００４９】
図１１と図１２を比較して判るように、第１パターニング工程においてＴｉを用いるマスク層５のエッチング速度は、Ｔｉを用いるマスク層５をパターニングした際のエッチング速度より低い。前述したように、マスク層５のパターニング時のエッチング速度１．８ｎｍ／ｓに対し、第２導電層４をパターニングする第１パターニング工程時のエッチング速度０．２ｎｍ／ｓである。これに対して、上記の第１パターニング工程でのエッチング条件におけるＡｕを用いた第２導電層４のエッチング速度は、３．０μｍ／ｓ、Ｐｔを用いた第１の第２導電層４ａ、Ａｕを用いた第２の第２導電層４ｂのエッチング速度は１．７μｍ／ｓである。このため、第２導電層４、第１の第２導電層４ａ、第２の第２導電層４ｂは、選択的にエッチングすることができる。
【００５０】
第１パターニング工程のエッチングガスに酸素を含有させることで、Ｔｉを用いるマスク層の表面を酸化させ、エッチング速度を低下させている。エッチングガス中の酸素の含有割合が小さい場合は、マスク層５および第１導電層３の酸化が十分でなくなり、第２導電層４とのエッチング選択比が小さくなる。また、酸素含有割合が大きい場合、スパッタリング作用が十分でなくなり、第２導電層４のエッチング速度が小さくなる。
よって、エッチングガス中の酸素の含有割合は、１０〜６０％が好ましく、例えば、３０〜５０％が特に好ましい。
【００５１】
以上のように、第２導電層４は選択的にエッチングされる。このため、寸法精度等が向上するため、微細化することができる。
【００５２】
なお、第１パターニング工程においては、第２導電層のメタル残りを防止するため、オーバーエッチングをする場合がある。メタル残りによる半導体装置の信頼性低下を防止するためである。メタル残りを防ぐためにオーバーエッチングが必要な場合でも、マスク層５および第１導電層は、上述如く酸化されることでエッチング速度が低下するため、層厚の変化は少ない。このため、オーバーエッチングによる半導体装置の信頼性低下は防止できる。
【００５３】
また、フォトレジストマスクを使用せず、本実施形態のようなハードマスク材料で形成したマスク層を用いることで、シャドウイング効果及びラビットイアー効果の防止ができる。フォトレジストマスクは、反応性イオンエッチング（ＲＩＥ）方式やイオンミリング方式において、エッチング選択比が小さい。つまり、物理的なスパッタリング作用を利用するため、エッチング時にフォトレジストマスクの膜減りが著しく生ずる。このため、フォトレジストマスクの厚さを厚く形成する必要がある。このような場合には、前述したように、シャドウイング効果及びラビットイアー効果等が生じて、半導体装置の信頼性が低下する場合がある。
【００５４】
一方、本実施形態に示すようなハードマスク材料で形成したマスク層５を用いた場合は、反応性イオンエッチング（ＲＩＥ）方式やイオンミリング方式において、エッチング選択比が大きいため、マスク層厚を厚く形成する必要がなくなる。よって、ラビットイアー効果及びシャドウイング効果が防止でき、半導体装置の信頼性が向上する。
【００５５】
なお、前述したように、第２導電層４は選択的にエッチングされるが、Ｔｉを用いるマスク層５も僅かにエッチングされる。このため、マスク層５に膜減りが生ずる。次工程の第２パターニング工程で、マスク層５と第１導電層３は、同時にエッチングされるため、マスク層５は第１導電層３より厚く形成することが好ましい。
【００５６】
（第２パターニング工程）
次に、図９に示すように、第２パターニング工程において、マスク層５と第１導電層３は同じ工程で同時にエッチングされ、半導体装置の配線パターンが形成される。第２パターニング工程は、例えば、マスク層５と第１導電層３として共にＴｉを用いた場合、反応性イオンエッチング（ＲＩＥ）方式やイオンミリング方式等のドライエッチングが好ましい。この場合のドライエッチングする条件について次に例示する。
エッチング装置：ＲＩＥ
エッチングガス：Ａｒ／Ｃｌガス＝（流量）４．０ｓｃｃｍ／６．０ｓｃｃｍ
ＲＦ電力：１３．５６ＭＨｚの場合は３００Ｗ、４５０ＨＨｚの場合は５０Ｗ
圧力：１．３Ｐａ（１０．０ｍＴｏｒｒ）
【００５７】
この条件におけるエッチング時間Ｔｓ（ｓ）とＴｉを用いるマスク層５および第１導電層３のエッチング量Ｔａ（ｎｍ）の関係を図１３に示す。このグラフより、Ｔｉを用いるマスク層５および第１導電層３のエッチング速度は３．９ｎｍ／ｓである。なお、図１３のグラフは、図１１および図１２のグラフと異なり、近似直線が原点を通らない。これは、前工程の第１パターニング工程での酸素によって、Ｔｉの酸化物が表面に残存している影響によるものである。上述のように、マスク層５と第１導電層３は、同じエッチング選択性を有する材料で形成されているため、第２パターニング工程において両者は同時にエッチングをすることができる。同時にエッチングできるため、別途マスクを除去する工程を設ける必要が無く、工程の簡略化ができる。
【００５８】
また、図１０に示すように、ＦＥＴのゲート電極として形成することができる。例えば、動作層の形成されたＧａＡｓからなる半導体基板１に、Ｔｉを用いる第１導電層３とＡｕを用いる第２導電層４を積層しゲート電極として形成することができる。その後、ソース７およびドレイン７をパターン形成し、ＦＥＴが形成される。本実施形態のゲート電極は、例えば図１〜図９にて示した実施形態と同様に、Ｔｉを用いるマスク層５にて、パターニングされ形成される。
【００５９】
本実施形態においても、前記実施形態と同様に、第１導電層３と同じエッチング選択性を有する材料からなるマスク層５を用いるため、同じ工程で同時に除去することが可能となり、効率的な製造を可能とする。そして、半導体装置の高度微細化と、微細化による信頼性が低下することを防止することができる。
【００６０】
本実施形態のゲート電極を形成する第２導電層は、例えばＰｔを用いる第１の第２導電層と、Ａｕを用いる第１の第２導電層を有することが好ましい。前述したように、第２導電層の第２導電材料は、拡散し半導体基板の材料と反応する場合がある。第２導電材料と基板材料が反応すると整流特性が悪化する。前記第１導電層に整流作用を抑制する導電材料で第１の第２導電層を形成することで、導電層材料の拡散を防止し基板材料の反応を抑制できる。このため、歩留まり又は信頼性が向上した半導体装置とすることができる。
【００６１】
以上、本発明の具体的な実施の形態について説明したが、本発明はこの例に何ら限定されるものではない。この発明に基づく各種の変形が可能である。例えば、第１導電層や第２導電層やマスク層の構成材料や製造条件等の細部については、適宜変更、選択、組合せが可能である。
【００６２】
【発明の効果】
本発明によれば、第１導電層と同じエッチング選択性を有する材料からなるマスクを用いるため、同じ工程で同時に除去することが可能となり、効率的な製造を可能とする。そして、半導体装置の高度微細化と、微細化による信頼性が低下することを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す断面図の一例である。
【図２】本発明の実施形態を示す断面図の一例である。絶縁膜に第１導電層を設けたことを示す。
【図３】本発明の実施形態を示す断面図の一例である。（ａ）は、第１導電層に第２導電層を設けたことを示す。（ｂ）は、第１導電層に第１の第２導電層、第２の第２導電層を設けたことを示す。
【図４】本発明の実施形態を示す断面図の一例である。第２導電層にマスク層を設けたことを示す。
【図５】本発明の実施形態を示す断面図の一例である。マスク層にフォトレジストマスクを形成したことを示す。
【図６】本発明にの実施形態を示す断面図の一例である。フォトレジストマスクにてマスク層をパターニングしたことを示す。
【図７】本発明の実施形態を示す断面図の一例である。マスク層のパターニング後、フォトレジストマスクをアッシングしたことを示す。
【図８】本発明の実施形態を示す断面図の一例である。マスク層にて第２導電層をパターニングしたことを示す。
【図９】本発明の実施形態を示す断面図の一例である。マスク層の除去および第１導電層のパターニングをしたことを示す。
【図１０】本発明の実施形態を示す断面図の一例である。ＦＥＴを形成したことを示す。
【図１１】本発明の実施形態におけるＴｉを用いたマスク層のパターニング時の、エッチング速度を示すグラフである。
【図１２】本発明の実施形態おける第１パターニング工程での、Ｔｉを用いたマスク層のエッチング速度を示すグラフである。
【図１３】本発明実施形態おける第２パターニング工程での、Ｔｉを用いたマスク層およびＴｉを用いた第１導電層のエッチング速度を示すグラフである。
【図１４】従来の半導体装置の製造方法を示す断面図である。
【図１５】従来の半導体装置の製造方法を示す断面図である。フォトレジストマスクにて導電層をエッチングしたことを示す。
【図１６】従来の半導体装置の製造方法におけるシャドウイング効果、ラビットイヤー効果を示す断面図である。
【符号の説明】
１，１１，２１…基板、２，１２，２２…絶縁膜、３…第１導電層、４，４ａ，４ｂ…第２導電層、５…マスク層、６，１６…フォトレジストマスク、１３，２３…導電層、３１…ラビットイアー層、７…ドレイン、ソース
【図１】
2004165347.tif 000003
【図２】
2004165347.tif 000004
【図３】
2004165347.tif 000005
【図４】
2004165347.tif 000006
【図５】
2004165347.tif 000007
【図６】
2004165347.tif 000008
【図７】
2004165347.tif 000009
【図８】
2004165347.tif 000010
【図９】
2004165347.tif 000011
【図１０】
2004165347.tif 000012
【図１１】
2004165347.tif 000013
【図１２】
2004165347.tif 000014
【図１３】
2004165347.tif 000015
【図１４】
2004165347.tif 000016
【図１５】
2004165347.tif 000017
【図１６】
2004165347.tif 000018