(57)【要約】【課題】被検査対象との信号レベルやプロトコルが異なる場合等においても、検査回路のハードウェアを変更することなく同一ハードウェア構成で、多品種の回路基板の検査を可能とする。【解決手段】一部をＰＬＤ化した検査回路部２と被動作検証対象４との信号の変換を行うインタフェース信号変換部３を設け、被動作検証対象４に応じて、検査回路部２のＰＬＤ２０を書き換えると共に、用いるインタフェース信号変換部３を取り替える構成とする。【選択図】        図１
2004199536.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一部がＰＬＤ化された検証回路手段を用いて回路動作の検証を行う回路検証装置であって、
上記検証回路手段と被動作検証対象との間に接続され該被動作検証対象と上記検証回路手段間の信号変換を行うインタフェース信号変換手段を有し、
上記被動作検証対象に応じて、上記検証回路手段のＰＬＤを書き換えると共に上記インタフェース信号変換手段を取り替えられることを特徴とする回路検証装置。
【請求項２】
請求項１に記載の回路検証装置であって、
上記検証回路手段と上記被動作検証対象とを、上記インタフェース信号変換手段を介さず直接接続する手段を有することを特徴とする回路検証装置。
【請求項３】
請求項１、もしくは、請求項２のいずれかに記載の回路検証装置であって、
上記インタフェース信号変換手段は、接続する上記検証回路手段と上記被動作検証対象に応じて内容が書き換えられるＰＬＤを有することを特徴とする回路検証装置。
【請求項４】
請求項１から請求項３のいずれかに記載の回路検証装置であって、
上記検証回路手段と上記インタフェース信号変換手段は、それぞれの間で送受信する信号を多重化通信する手段を有することを特徴とする回路検証装置。
【請求項５】
請求項１から請求項４のいずれかに記載の回路検証装置であって、
上記被動作検証対象に応じて取り替えられる上記インタフェース信号変換手段のそれぞれは、共通のインタフェース仕様で上記検証回路手段と接続制御する手段を有することを特徴とする回路検証装置。
【請求項６】
請求項１から請求項４のいずれかに記載の回路検証装置であって、
上記インタフェース信号変換手段は、自インタフェース信号変換手段を特定するための機種情報を上記検証回路手段に通知する手段を有し、
上記検証回路手段は、上記インタフェース信号変換手段から通知される機種情報に基づき、接続されたインタフェース信号変換手段の正否を判断する手段を有することを特徴とする回路検証装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多品種の回路基板の機能検査や評価を行う回路検証装置に係わり、特に、同一ハードウェア構成で、多品種の回路基板の検査やモニタあるいはエミュレーション等を効率的に行うのに好適な回路検証装置に関するものである。
【０００２】
【従来の技術】
開発中の回路のデバッグ、評価、検査等、回路基板の動作を検証する際には、検証に使用する装置を、それぞれの各検証工程で準備し、尚且その回路の品種が変われば、その仕様も変わることが多いため、多大なコストと手間が生じる。
【０００３】
このような問題を解決するための従来技術として、例えば、特許文献１に記載の検査装置が提案されている。
【０００４】
この検査装置は、コンピュータシステムからなる制御部と検査回路部およびフィクスチャ部からなり、制御部の制御に基づき、検査回路部が、フィクスチャ部を介して被検査回路との信号の送受信を行い、被検査回路の検査を行うものであり、特に、検査回路部の少なくとも一部をＰＬＤ（Programable Logic Device）化することにより、ＰＬＤの変更だけで被検査回路基板毎の差異に対応できるので、一つの検査装置で、そのハードを変更することなく、多品種の被検査回路基板の検査に対応できる。
【０００５】
しかし、このように検査回路部の少なくとも一部をＰＬＤ化しても、例えば、被検査対象との信号レベルが異なる様な場合には、信号レベルを同じにする必要があり、検査回路部のハードウェアを変更して被検査回路の信号レベルに合わせるか、フィクスチャ部に信号レベルを変換する回路を実装しなければならない。
【０００６】
また、信号の送受信のプロトコルが異なる場合、あるいは、検査回路部の物理的制限によりＩ／Ｏ数を増やせない場合等にも、検査回路部のハードウェアを変更しなければ対応できない。
【０００７】
また、検査装置としてだけではなく、モニタ装置、エミュレータ装置等の多くの装置に活用するようなことを考えると、信号数、信号レベル、信号プロトコル等の面で、より拡張性、柔軟性のある装置構成が必要である。
【０００８】
【特許文献１】
特開２００２−０２２８０６号公報
【０００９】
【発明が解決しようとする課題】
解決しようとする問題点は、従来の技術では、検査回路の少なくとも一部をＰＬＤ化しているだけであり、被検査対象との信号レベルが異なる様な場合や、信号の送受信のプロトコルが異なる場合、または、検査回路部の物理的制限によりＩ／Ｏ数を増やせない場合等では、検査回路のハードウェアを変更しなければ対応できない点、および、信号数、信号レベル、信号プロトコル等の面での拡張性と柔軟性がない点である。
【００１０】
本発明の目的は、これら従来技術の課題を解決し、同一ハードウェア構成で、多品種の回路基板の検査を可能とすると共に、モニタやエミュレータにも活用可能とすることである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、少なくとも一部がＰＬＤ（２０）化された検証回路部（２）を用いて回路動作の検証を行う回路検証装置であって、検証回路部（２）と被動作検証対象（４）との間での信号変換を行うインタフェース信号変換部（３）を有し、被動作検証対象（４）に応じて、検証回路部（２）のＰＬＤ（２０）を書き換えると共に、用いるインタフェース信号変換部（３）を取り替えられることを特徴とする。また、検証回路部（２）と被動作検証対象（４）とを、インタフェース信号変換部（３）を介さず直接接続することも可能とする。また、インタフェース信号変換部（３ａ）は、接続する検証回路部（２ａ）と被動作検証対象（４ａ）に応じて内容が書き換えられるＰＬＤ（３２）を有することを特徴とする。また、検証回路部（２ｂ）とインタフェース信号変換部（３ｂ）は、それぞれの間で送受信する信号を多重化通信する手段（ＦＰＤ用トランスミッタ２２，３４、ＦＰＤ用レシーバ２３，３３）を有することを特徴とする。また、被動作検証対象（４ｃ）に応じて取り替えられるインタフェース信号変換部（３ｃ）のそれぞれは、共通のインタフェース仕様で検証回路部（２ｃ）と接続制御する手段（ＦＰＤ用トランスミッタ２２ａ，３４ａ、ＦＰＤ用レシーバ２３ａ，３３ａ）を有することを特徴とする。また、インタフェース信号変換部（３ｄ）は、自インタフェース信号変換部を特定するための機種情報を検証回路部（２ｄ）に通知する手段（機種情報伝達手段３５）を有し、検証回路部（２ｄ）は、インタフェース信号変換部（３ｄ）から通知される機種情報に基づき、接続されたインタフェース信号変換分（３ｄ）が間違ったものか正しいものかを判断する手段（機種情報検知手段２４）を有することを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
【００１３】
図１は、本発明に係わる回路検証装置の第１の構成例を示すブロック図であり、図２は、図１における検査回路部の構成例を示すブロック図、図３は、図１におけるインタフェース信号変換部の構成例を示すブロック図である。
【００１４】
図１における回路検証装置は、回路や製品等の電子回路等からなる被動作検証対象４の動作を検証するものであり、コンピュータ装置からなる制御部１と、少なくとも一部がＰＬＤ化された検証回路部２、および、この検証回路部２と被動作検証対象４とのインタフェース信号の変換を行うインタフェース信号変換部３から構成され、図示していないコネクタケーブルやフィクスチャ等で物理的に被動作検証対象４と接続される。
【００１５】
検証回路部２は、制御部１と接続され制御される。制御部１はプログラムに基づくコンピュータ処理により装置全体の制御を行い、被動作検証対象４の検証内容に応じた構成で、検証回路部２を制御する。尚、制御部１は、場合によっては被動作検証対象４も制御する。
【００１６】
検証回路部２は、制御部１からの制御により、被動作検証対象４の検証内容に応じた構成で、被動作検証対象４と信号のやりとりを行う為の信号の入出力タイミング等を生成する。
【００１７】
この検証回路部２は、図２に示すように、制御部１と被動作検証対象４との信号の入出力を行わせるＰＬＤ２０と、データを保管するためのデータ記憶部２１で構成される。
【００１８】
ＰＬＤ２０には、ＳＲＡＭ（Static Random Access Memory）タイプ等のＰＬＤを用いることにより、外部から転送された回路データで所定のＰＬＤの内容を書き換えることができ、被動作検証対象４の品種や装置動作に応じてＰＬＤの内容を書き換えることができる。
【００１９】
データ記憶部２１は、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等のメモリを使用し、検証回路部２から被動作検証対象４へ出力するデータを保管したり、被動作検証対象４からのデータを取り込み保管するためのものである。
【００２０】
インタフェース信号変換部３は、図３に示す構成からなり、検証回路部２と被動作検証対象４との間に接続され、検証回路部２と被動作検証対象４との信号の中継を行い、それぞれの入出力仕様にあった信号レベル／プロトコルの変換を行う。
【００２１】
本例では、検証回路部２とインタフェース信号変換部３のインタフェースの少なくとも一部に、パラレルＴＴＬ（Transistor Transistor Logic）データをＬＶＤＳ（Low Voltage Differential Signaling）信号に高速多重化・変換するＦＰＤ（Flat Panel Display）用のインタフェース（ここでは、ノートパソコン用のＦＰＤ用インタフェースとして用いられているナショナルセミコンダクタ社のＦＰＤ  Ｌｉｎｋ）を設けて、検証回路部２のハードウェアの変更等に対応している。
【００２２】
すなわち、図３に示すように、インタフェース信号変換部３においては、例えばグラフィックコントローラからＬＣＤ（Liquid Crystal Display）パネルへのデータ転送のためにＴＴＬ信号をＬＶＤＳ信号に多重化・変換するＦＰＤ用トランスミッタ（図中「ＦＰＤ  Ｌｉｎｋ  Ｔｘ」と記載）３０ｂと、ＬＶＤＳ信号をＴＴＬ信号に分離・変換するＦＰＤ用レシーバ（図中「ＦＰＤ  Ｌｉｎｋ  Ｒｘ」と記載）３０ａからなる信号プロトコル変換部３０が設けられている。
【００２３】
図１における検証回路部２にも、同じくＦＰＤ用トランスミッタとＦＰＤ用レシーバが設けられており、インタフェース信号変換部３と検証回路部２との間で、「ＬＶＤＳ信号」および「ＬＶＤＳ  ＦＰＤ  Ｌｉｎｋ  信号」の送受信を行う。
【００２４】
さらに、インタフェース信号変換部３においては、信号プロトコル変換部３０を介して検証回路部２と送受信する信号と、被動作検証対象４との間で送受信する信号との電圧レベルの変換を行う信号レベル変換部３１が設けられている。
【００２５】
この信号レベル変換部３１は、ＦＰＤ用レシーバ３０ａからの信号を５Ｖに変換して被動作検証対象４に出力するドライバ（図中「５Ｖ  Ｄｒ」と記載）３１ａ〜３１ｃと、検証回路部２から直接のＬＶＤＳ信号を１２Ｖに変換して被動作検証対象４に出力するドライバ（図中「１２Ｖ  Ｄｒ」と記載）３１ｄ、被動作検証対象４からの１２Ｖ信号および５Ｖ信号をＦＰＤ用トランスミッタ用の電圧に変換して出力するレシーバ（図中「１２Ｖ  Ｒｅｃ、５Ｖ  Ｒｅｃ」と記載）３１ｅ，３１ｆ、および、被動作検証対象４からの５Ｖ高速クロック信号を直接受信し一時保持して検証回路部２に出力するバッファ（図中「ＬＶＤＳ  ＢＵＦ」と記載）３１ｇからなる。
【００２６】
このような構成からなるインタフェース信号変換部３は、検証回路部２間で送受信する信号と、被動作検証対象４間で送受信する信号のプロトコル変換とのレベル変換を行い、検証回路部２と被動作検証対象４との間での信号のやり取りを中継する。尚、ここでは、プロトコル変換とレベル変換の両方をインタフェース信号変換部３で行う構成で説明しているが、プロトコル変換のみで対応できる場合は、プロトコル変換部のみで構成されるし、レベル変換のみで対応できる場合は、レベル変換部のみで構成される。
【００２７】
このような構成とすることで、被動作検証対象４が変更されたり、装置動作が変更されたとしても、それに合わせて、検証回路部２のＰＬＤ２０の内容を書き換えると共にインタフェース信号変換部３を取り替えて用いることで、検証回路部２と被動作検証対象４との間での信号のやり取りを中継できる。
【００２８】
このことにより、本例の回路検証装置ではハードウェア構成を改造することなく、検証回路部２内のＰＬＤの変更とインタフェース信号変換部３の取り替えで、より多くの回路基板の検査を行えるようになる。さらに、装置としてより拡張性・柔軟性の高い装置構成を提供できるので、例えばバスモニタや、エミュレータ等の検査以外の装置としても活用することも可能になる。
【００２９】
尚、被動作検証対象４の変更に合わせて、検証回路部２のＰＬＤ２０の内容の書き換えだけで対応できる場合には、インタフェース信号変換部３を介さず、検証回路部２と被動作検証対象４との間を所定のケーブル等を用いて接続することで良い。
【００３０】
以下に、画像処理基板を被動作検証対象４の例として、本例の回路検証装置を、この画像処理基板の検査装置とした場合について説明する。
【００３１】
まず、制御部１により検証回路部２におけるＰＬＤ２０を、画像処理基板の検査を行うための所定の内容に書き換え、必要に応じて、この検査構成に対応したインタフェース信号変換部３を取り付ける。
【００３２】
そして、制御部１により検証回路部２を制御して、検証回路部２のデータ記憶部２１にデータを蓄積する。さらに制御部１は、検証回路部２と、場合によっては被動作検証対象４を制御し、検証回路部２のデータ記憶部２１に蓄積されたデータを、インタフェース信号変換部３へ転送する。
【００３３】
インタフェース信号変換部３は、信号プロトコル変換部３０および信号レベル変換部３１により、被動作検証対象４に対応した信号プロトコルの変換および信号レベルの変換等を行い、被動作検証対象４へデータを転送する。被動作検証対象４は、インタフェース信号変換部３から転送されてくるデータを入力し、そのデータに基づき所定の画像処理を行い、その結果データを出力する。
【００３４】
インタフェース信号変換部３は、被動作検証対象４から出力される結果データを入力し、信号プロトコル変換部３０および信号レベル変換部３１により、検証回路部２に対応した信号レベルの変換や信号プロトコルの変換等を行い、検証回路部２に転送する。
【００３５】
検証回路部２は、インタフェース信号変換部３からのデータをデータ記憶部２１に取り込み、このデータが、所定のデータとなっているか判定を行う。尚、この判定は、制御部１が行うことでも良い。
【００３６】
このように、本例の回路検証装置では、検証回路部２のＰＬＤ２０の内容の書き換えのみで対応できない場合においても、装置を改造することなく、インタフェース信号変換部３の取り付けまたは取替えのみで対応できる。
【００３７】
次に、図１における回路検証装置を、インタフェースバスのモニタとして活用する場合を例に説明する。
【００３８】
まず、あるインタフェースバスをモニタするために、制御部１により、検証回路部２におけるＰＬＤ２０を所定の内容に書き換え、このＰＬＤの内容の書き換えのみで対応できないようであれば、仕様に合ったインタフェース信号変換部３を取り付け、このインタフェース信号変換部３を介して、コネクタケーブル、フィクスチャ等で被動作検証対象４のバスに接続する。
【００３９】
そして、制御部１の制御により、検証回路部２と、場合によっては被動作検証対象４を制御し、被動作検証対象４のバス信号を、インタフェース信号変換部３を介して、検証回路部２のデータ記憶部２１、または、制御部１のデータ記憶部に取り込む。
【００４０】
制御部１は、データ記憶部に取り込まれたデータをリードし、図示していないディスプレイ上に、信号状態を表示する。このようにして、被動作検証対象４のバス信号の遷移を、制御部１によりディスプレイ等に表示させることができるので、本例の回路検証装置をインタフェースバスモニタとして活用することが可能となる。
【００４１】
次に、図１における回路検証装置を、スキャナの動作を振舞うエミュレータとして動作させる場合を例に説明する。
【００４２】
まず、本例の回路検証装置にスキャナとしてのエミュレータ動作を行わせるために、検証回路部２におけるＰＬＤを所定の内容に書き換え、このＰＬＤの書き換えのみで対応できないようであれば、仕様にあったインタフェース信号変換部３を取り付ける。そして、このインタフェース信号変換部３を介して、コネクタケーブル、フィクスチャ等でスキャナと接続される画像処理基板等の被動作検証対象４に接続する。
【００４３】
この構成において、装置の動作としては、あたかもスキャナであるかのように振舞う。すなわち、制御部１の制御により、検証回路部２のデータ記憶部２１にスキャンデータを蓄積する。さらに、制御部１は、検証回路部２と、場合によっては被動作検証対象４を制御し、検証回路部２のデータ記憶部２１に蓄積したスキャンデータを、インタフェース信号変換部３を介して、被動作検証対象４へ転送する。このようにして、本例の回路検証装置は、あたかもスキャナであるかのように振舞えるため、スキャナに接続される機器の評価やデバッグに、本例の回路検証装置を活用することが可能となる。
【００４４】
このように、本例の回路検収装置は、検証回路部２のＰＬＤ２０の内容の書き換えとインタフェース信号変換部３の取替えで対応できる装置動作であれば、どのような動作も可能であり、同一装置を、製造工程用の検査装置に活用したり、設計開発区で使用するエミュレータやバスモニタ等の評価装置としても活用できる。
【００４５】
尚、図１における回路検証装置では、インタフェース信号変換部３と被動作検証対象４との間の信号プロトコルの変換等でも、その仕様に合ったインタフェース信号変換部３に取り替える必要がある。以下、図４を用いて、このような信号プロトコルの変換等でのインタフェース信号変換部３の取替えを不要とした回路検証装置について説明する。
【００４６】
図４は、本発明に係わる回路検証装置の第２の構成例を示すブロック図である。
【００４７】
図４における回路検証装置は、制御部１ａと検証回路部２ａ、および、インタフェース信号変換部３ａから構成され、このインタフェース信号変換部３ａには、検証回路部２ａにおけるＰＬＤ２０ａと同様のＰＬＤ３２が設けられている。
【００４８】
このように、インタフェース信号変換部３ａの少なくとも一部をＰＬＤ化することで、信号プロトコルの変換等であれば、図１における回路検証装置のようにインタフェース信号変換部３ａを取り替えなくても、ＰＬＤ３２の内容の書き換えのみで対応することが可能となる。
【００４９】
この図４および図１における回路検証装置では、検証回路部２，２ａの物理的な制限により、扱える物理的信号数も制限される。しかし、回路検証装置を、各種動作に適応させるためには、扱える論理信号数を多くする必要がある。以下、図５を用いて、このような課題に対応した回路検証装置について説明する。
【００５０】
図５は、本発明に係わる回路検証装置の第３の構成例を示すブロック図である。
【００５１】
図５における回路検証装置は、制御部１ｂと、ＰＬＤ２０ｂを具備した検証回路部２ｂ、および、インタフェース信号変換部３ｂから構成され、検証回路部２ｂとインタフェース信号変換部３ｂのインタフェースの少なくとも一部に多重化通信を用いる。
【００５２】
すなわち、本例の回路検証装置では、検証回路部２ｂにおけるＰＬＤ２０ｂとインタフェース信号変換部３ｂのそれぞれに、グラフィックコントローラからＬＣＤパネルへのデータ転送のためにＴＴＬ信号をＬＶＤＳ信号に多重化・変換するＦＰＤ用トランスミッタ（図中「ＦＰＤ  Ｌｉｎｋ  Ｔｘ」と記載）２２，３４と、ＬＶＤＳ信号をＴＴＬ信号に分離・変換するＦＰＤ用レシーバ（図中「ＦＰＤ  Ｌｉｎｋ  Ｒｘ」と記載）２３，３３を設けている。
【００５３】
尚、本例では、検証回路部２ｂにおいては、ＰＬＤ２０ｂ内にプログラムでＦＰＤ用トランスミッタ２２とＦＰＤ用レシーバ２３が設けられ、インタフェース信号変換部３ｂにおいては、半導体チップ構成のＦＰＤ用トランスミッタ３４とＦＰＤ用レシーバ３３が設けられている。
【００５４】
このような構成において、検証回路部２ｂはＰＬＤ２０ｂによりパラレルデータ信号を生成し、基準クロックと一緒にデータ信号をＦＰＤ用トランスミッタ２２に与える。
【００５５】
ＦＰＤ用トランスミッタ２２は、与えられた基準クロックを元にパラレルデータ信号を多重化したＬＶＤＳシリアル信号に変換して、インタフェース信号変換部３ｂへ送る。
【００５６】
インタフェース信号変換部３ｂは、検証回路部２ｂのＰＬＤ２０ｂ内に設けられたＦＰＤ用トランスミッタ２２から送られてきたＬＶＤＳシリアル信号を、ＦＰＤ用レシーバ３３で受信し、このＦＰＤ用レシーバ３３において、送られてきたＬＶＤＳシリアル信号を元のパラレルデータへ復調し、装置構成に応じて信号レベルの調整・信号プロトコル変換を行い被動作検証対象４ｂに転送する。
【００５７】
被動作検証対象４ｂからのデータは、インタフェース信号変換部３ｂにおいて、装置構成に応じて信号レベルの調整・信号プロトコル変換を行った後、ＦＰＤ用トランスミッタ３４により、ＬＶＤＳシリアル信号に変換され、検証回路部２ｂに送られる。
【００５８】
検証回路部２ｂにおいては、インタフェース信号変換部３ｂのＦＰＤ用トランスミッタ３４からのＬＶＤＳシリアル信号をＰＬＤ２０ｂ内のＦＰＤ用レシーバ２３で受信して元のパラレルデータへ復調し、図示していないデータ記憶部に格納する。
【００５９】
このように、検証回路部２ｂとインタフェース信号変換部３ｂとのインタフェースに高速多重化通信を使用することで、検証回路部２ｂとインタフェース信号変換部３ｂとの間の限られたコネクタ信号数で扱える論理信号数を増やすことができる。
【００６０】
このことにより、インタフェース信号変換部３ｂと被動作検証対象４ｂとのインタフェース信号に使用できる論理信号数を増やすことができ、より多くの回路品種、装置動作へ活用することが可能となる。
【００６１】
図１、図４、および、図５で示した回路検証装置の構成においては、検証対象となる回路の機種や、装置としての動作の仕方によって、検証回路部２，２ａ，２ｂのＰＬＤ２０，２０ａ，２０ｂの変更と、インタフェース信号変換部３，３ａ，３ｂを取り替えるが、この場合、検証回路部２，２ａ，２ｂのＰＬＤ２０，２０ａ，２０ｂの内容に対応しないインタフェース信号変換部３，３ａ，３ｂを間違って取り付ける危険性がある。
【００６２】
例えば、図５で示した回路検証装置では、検証回路部２ｂにおいては、ＰＬＤ２０ｂ内にプログラムで構成されたＦＰＤ用トランスミッタ２２とＦＰＤ用レシーバ２３が設けられて、インタフェース信号変換部３ｂにおいては、半導体チップ構成のＦＰＤ用トランスミッタ３４とＦＰＤ用レシーバ３３が設けられており、検証回路部２ｂのＰＬＤ２０ｂ内に設けられたＦＰＤ用トランスミッタ２２とＦＰＤ用レシーバ２３が２８ビット構成（２８ビットの論理信号を４ビットの信号内に圧縮したインタフェース）の場合に、ユーザが間違えて、その装置動作、機種に対応しない２１ビット構成のＦＰＤ用トランスミッタ３４とＦＰＤ用レシーバ３３を具備したインタフェース信号変換部３ｂを取り付けた場合には、装置は正常動作しない。
【００６３】
このように、検証回路部２，２ａ，２ｂのＰＬＤ２０，２０ａ，２０ｂの内容に対応しないインタフェース信号変換部３，３ａ，３ｂを間違って取り付けた場合、正常動作しないばかりか、検証回路部２，２ａ，２ｂおよびインタフェース信号変換部３，３ａ，３ｂを破壊してしまう可能性がある。
【００６４】
このような課題に対応した回路検証装置の例を、図６と図７および図８を用いて説明する。
【００６５】
図６は、本発明に係わる回路検証装置の第４の構成例を示すブロック図であり、図７は、本発明に係わる回路検証装置の第５の構成例を示すブロック図、図８は、図７の検証回路部とインタフェース信号変換部における信号状態の遷移を示す説明図である。
【００６６】
図６における回路検証装置は、制御部１ｃと、ＰＬＤ２０ｃを具備した検証回路部２ｃ、および、インタフェース信号変換部３ｃから構成され、図５における回路検証装置と同様、検証回路部２ｃとインタフェース信号変換部３ｃのインタフェースの少なくとも一部に多重化通信を用いる。
【００６７】
しかし、図６における回路検証装置では、検証回路部２ｃとインタフェース信号変換部３ｃのインタフェースに、同じ半導体チップ構成のＦＰＤ用トランスミッタ２２ａ，３４ａとＦＰＤ用レシーバ２３ａ，３４ａ（ここでは、ナショナルセミコンダクター社のＦＰＤ  Ｌｉｎｋを使用している）を用いることで、検証回路部２ｃとインタフェース信号変換部３ｃ間のインタフェース仕様を固定的にしている。
【００６８】
被動作検証対象４ｃの変更に応じて取り替えられる複数のインタフェース信号変換部３ｃのそれぞれにも共通に、同じＦＰＤ用トランスミッタ３４ａとＦＰＤ用レシーバ３４ａが設けられており、検証対象となる回路の機種や装置としての動作の仕方によってインタフェース信号変換部３ｃが変わっても、検証回路部２ｃとインタフェース信号変換部３ｃのインタフェース仕様が固定的であるので、検証回路部２ｃのＰＬＤ２０ｃの内容に対応していない間違ったインタフェース信号変換部３ｃを取り付けても、検証回路部２ｃおよびインタフェース信号変換部３ｃを破壊することはない。
【００６９】
尚、本例では、ナショナルセミコンダクター社のＦＰＤ  Ｌｉｎｋを用いているが、ＵＳＢやＩＥＥＥ１３９４等、物理的・論理的にインタフェース仕様が固定されるインタフェースであればどのようなインタフェースでも良い。
【００７０】
また、本例のインタフェース信号変換部３ｃにおいては、ドライバ３１ｈ，３１ｉとレシーバ３１ｊ，３１ｋが設けられているが、ドライバ３１ｈおよびレシーバ３１ｋは非同期系の対応のための、多重化しない単純なＬＶＤＳ用のドライバとレシーバ、ドライバ３１ｉおよびレシーバ３１ｊは同期系インタフェース対応のためのＦＰＤ  Ｌｉｎｋ用のドライバとレシーバであり、一部で多重化通信を行う構成となっている。
【００７１】
図７に示す回路検証装置では、インタフェース信号変換部３ｄは、自装置の動作内容や回路品種等の機種情報を通知する機種情報伝達手段３５を備え、検証回路部２ｄは、インタフェース信号変換部３ｄの機種情報伝達手段３５からの機種情報を検知する機種情報検知手段２４をＰＬＤ２０ｄ内に具備している。
【００７２】
このような構成において、検証回路部２ｄの機種情報検知手段２４がインタフェース信号変換部３ｄの機種情報を検知することで、検証回路部２ｄのインタフェース仕様を、取り付けたインタフェース信号変換部３ｄの機種に合ったインタフェース仕様に切り替える。
【００７３】
本例では、このような動作を実現する為に、検証回路部２ｄのＰＬＤ２０ｄから電気的に直接、インタフェース信号変換部３ｄに接続する構成とし、図８に示すように、検証回路部２ｄのインタフェース信号変換部３ｄとの接続端子をハイインピーダンス状態から、機種（インタフェース信号変換部３ｄ）に合ったインタフェース状態に切り替える。
【００７４】
すなわち、インタフェース信号変換部３ｄを接続する前は、検証回路部２ｄのインタフェース信号変換部３ｄとの入出力部は、インタフェース信号変換部３ｄの機種情報を検証回路部２ｄへ伝達する経路（図８におけるピン番号５０〜５３）とＧＮＤ（図８におけるピン番号１，９６）および電源ライン等を除いた信号経路（図８におけるピン番号２，…，９４，９５）が、ハイインピーダンスを出力した状態となっている。これにより、間違ったインタフェース信号変換部３ｄが取り付けられても、電気的に破壊されない。
【００７５】
また、インタフェース信号変換部３ｄの入出力部は、機種情報を検証回路部２へ伝達する経路（図８におけるピン番号５０〜５３）以外は、機種特有の仕様となっている。以上の状態が図８におけるＳＴＥＰ１での検証回路部２およびインタフェース信号変換部３ｄの状態である。
【００７６】
電源投入後、検証回路部２ｄは、図８のＳＴＥＰ１およびＳＴＥＰ３において、接続されたインタフェース信号変換部３ｄの機種情報を、当該インタフェース信号変換部３ｄの機種情報伝達手段３５からの通知に基づき、機種情報検知手段２４により読みとり、この機種情報が、ＰＬＤ２０ｄの内容と一致するか判断する。
【００７７】
一致した場合、図８のＳＴＥＰ４において、検証回路部２ｄは、インタフェース信号変換部３ｄとの入出力部を、ハイインピーダンスを出力している状態から、接続されたインタフェース信号変換部３ｄに適合したインタフェース状態に切り替える。
【００７８】
尚、一致していない場合には、制御部１ｄに対してその旨（一致していないこと）を通知し、ユーザへ間違ったインタフェース信号変換部３ｄが取り付けられていることを知らせる等する。
【００７９】
このように、本例では、検証対象となる回路の機種や装置としての動作の仕方によって用いるインタフェース信号変換部３ｄが変わっても、検証回路部２ｄがインタフェース信号変換部３ｄの機種情報に基づき、自動的に取り付けられたインタフェース信号変換部３ｄとのインタフェース仕様に切り替わると共に、間違ったインタフェース信号変換部３ｄの取り付けを検知するので、検証回路部２ｄおよびインタフェース信号変換部３ｄを破壊することがなくなる。
【００８０】
以上、図１〜図８を用いて説明したように、本例の回路検証装置では、一部をＰＬＤ化した検査回路部２，２ａ〜２ｄと被動作検証対象４，４ａ〜４ｄとの信号の変換を行うインタフェース信号変換部３，３ａ〜３ｄを設け、被動作検証対象４，４ａ〜４ｄに応じて、検査回路部２，２ａ〜２ｄのＰＬＤを書き換えると共に、用いるインタフェース信号変換部３，３ａ〜３ｄを取り替える構成としている。
【００８１】
このように、検証回路部２，２ａ〜２ｄのＰＬＤ２０，２０ａ〜２０ｄのプログラム変更のみでは対応できない場合においては、インタフェース信号変換部３，３ａ〜３ｄの取替え、変更で対応できる
【００８２】
このことにより、例えば、検査回路２，２ａ〜２ｄと被動作検証対象４，４ａ〜４ｄとの信号レベルが異なる様な場合にも、検査回路２，２ａ〜２ｄのハードウェアを変更して被検査回路の信号レベルに合わせる必要もなく、また、フィクスチャ部に信号レベルを変換する回路を実装する必要もなくなる。
【００８３】
また、信号数、信号レベル、信号プロトコル等の面で、より拡張性、柔軟性のある装置構成が可能であり、本例の回路検証装置を、検査装置だけでなく、モニタ装置、エミュレータ装置等の多くの装置に活用することも可能である。
【００８４】
さらに、図４に示すように、インタフェース信号変換部３ａの少なくとも一部をＰＬＤ３２で構成することにより、信号プロトコルの変換等であれば、インタフェース信号変換部３ａを取り替えなくとも、ＰＬＤ３２の内容の書き換えのみで対応することが可能となる。
【００８５】
また、図５に示すように、検証回路部２ｂとインタフェース信号変換部３ｂとのインタフェースの少なくとも一部を多重化インタフェースで行う構成とすることにより、検証回路部２ｂとインタフェース信号変換部３ｂ間の限られたコネクタ信号数で扱える論理信号数を増やすことができる。これにより、インタフェース信号変換部３ｂと被動作検査対象４ｂとのインタフェース信号に使用できる論理信号数を増やすことができ、回路検証装置を、より多くの回路品種、装置動作へ活用することが可能となる。
【００８６】
また、図６に示すように、検証回路部２ｃとインタフェース信号変換部３ｃのインタフェース仕様を固定的にした構成とすることにより、検証対象となる回路の機種や装置としての動作の仕方によってインタフェース信号変換部３ｃを変える際に、検証回路部２ｃのＰＬＤの内容に対応しない間違ったインタフェース信号変換部３ｃを取り付けても、検証回路部２ｃおよびインタフェース信号変換部３ｃを破壊することがなくなる。
【００８７】
また、図７に示すように、インタフェース信号変換部３ｄに、当該インタフェース信号変換部３ｄの装置動作種別や回路品種等の機種情報を通知する機種情報伝達手段３５を設け、検証回路部２ｄに、インタフェース信号変換部３ｄの機種情報伝達手段３５から通知される機種情報を検知する機種情報検知手段２４を設け、間違ったインタフェース信号変換部３ｄが取り付けられて否かを判断すると共に、検証回路部２ｄにおけるインタフェース仕様を、インタフェース信号変換部３ｄの機種に合ったインタフェース仕様に自動的に切り替える構成とすることにより、検証対象となる回路の機種や装置としての動作の仕方によって用いるインタフェース信号変換部３ｄが変わっても、検証回路部２ｄがインタフェース信号変換部３ｄの機種情報を検知し、間違った取り付けを通知したり、自動的に取り付けられたインタフェース信号変換部３ｄとのインタフェース仕様に切り替わるので、検証回路部２ｄおよびインタフェース信号変換部３ｄを破壊することがなくなる。
【００８８】
尚、本発明は、図１〜図８を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、データ記憶部２１を検証回路部２に設けたが、制御部１と検証回路部２のインタフェースが、装置上十分な転送速度が実現されているなどすれば、コンピュータシステム等からなる制御部１のメモリやＨＤＤ（Hard Disk Drive）等をデータ記憶部として使用しても良い。
【００８９】
また、本例では、検証回路部２とインタフェース信号変換部３のインタフェースの少なくとも一部に、パラレルＴＴＬデータをＬＶＤＳ信号に高速多重化・変換するＦＰＤ用のインタフェースを用いて、検証回路部２だけで扱える論理信号数よりも多くすることを可能としたが、検証回路部２のハードウェアを変更することがなければ、どのようなインタフェース信号変換部でも良い。
【００９０】
また、そのＦＰＤ用のインタフェースとしてナショナルセミコンダクタ社のＦＰＤ  Ｌｉｎｋを用いた例で説明したが、これに限るものではなく、例えば、テキサスインスツールメント社のＦＬＡＴＬＩＮＫ（登録商標）等を用いることでも良い。
【００９１】
例えば、図５に示した回路検証装置では、多重化インタフェースとして、ＵＳＢ（Universal Serial Bus）やＩＥＥＥ１３９４（Institute of Electrical and Electronic Engineers 1394）等、信号の多重化を行う通信プロトコルであればどのようなプロトコルを用いても良い。
【００９２】
また、図５および図６に示す回路検証装置を構成するインタフェース信号変換部３ｂ，３ｃにおいて、図３の回路検証装置のインタフェース信号変換部３ａのように、ＰＬＤ（３２）を設けた構成としても良い。
【００９３】
また、本例の回路検証装置の活用例として、画像処理基板の検査装置、インタフェースバスのモニタ、スキャナのエミュレータを例に説明したが、他の検査システム、バスアナライザ、パターンジェネレータ等にも活用が可能である。
【００９４】
【発明の効果】
本発明によれば、被検査対象との信号レベルが異なる様な場合や、信号の送受信のプロトコルが異なる場合、または、検査回路部の物理的制限によりＩ／Ｏ数を増やせない場合等においても、検査回路のハードウェアを変更することなく対応でき、また、信号数、信号レベル、信号プロトコル等の面での拡張性と柔軟性が得られるので、同一ハードウェア構成で、多品種の回路基板の検査が可能となると共に、モニタやエミュレータにも活用可能となる。
【００９５】
すなわち、検証回路部のＰＬＤのプログラム変更のみでは対応できない場合においても、インタフェース信号変換部の取替え、変更で、対応できるため、より拡張性、柔軟性のある装置構成となり、検査装置だけでなく、モニタ装置、エミュレータ装置等の回路動作を検証する装置にも活用することが可能となる。
【００９６】
例えば、被動作検証対象の動作を検証するに際し、当該被動作検証対象にケーブル等で直接接続された検証回路部のＰＬＤの変更のみで対応できない場合、被動作検証対象と検証回路部との間に、対応するインタフェース信号変換部を接続することで検査装置として対応できる。
【００９７】
また、検証回路部と同様にして、インタフェース信号変換部の少なくとも一部をＰＬＤで構成することにより、信号プロトコルの変換等であれば、インタフェース信号変換部を取り替えなくても、ＰＬＤの内容の書き換えのみで対応することが可能となる。
【００９８】
また、検証回路部とインタフェース信号変換部とのインタフェースの少なくとも一部を多重化インタフェースで行う構成とすることにより、検証回路部とインタフェース信号変換部間の限られたコネクタ信号数で扱える論理信号数を増やして、インタフェース信号変換部と被動作検査対象とのインタフェース信号に使用できる論理信号数を増やすことができ、回路検証装置を、より多くの回路品種、装置動作へ活用することが可能となる。
【００９９】
また、取り替えて使用される各インタフェース信号変換部のそれぞれに共通のインタフェース手段を設けて、検証回路部とインタフェース信号変換部のインタフェース仕様を固定的にした構成とすることで、検証回路部のＰＬＤの内容に対応しない間違ったインタフェース信号変換部を取り付けることによる検証回路部およびインタフェース信号変換部の破壊を回避できる。
【０１００】
また、インタフェース信号変換部に、当該インタフェース信号変換部の装置動作種別や回路品種等の機種情報を通知する機種情報伝達手段を設け、また、検証回路部に、インタフェース信号変換部の機種情報伝達手段から通知される機種情報を検知する機種情報検知手段を設けた構成とすることにより、間違ったインタフェース信号変換部の取り付けを検知できると共に、検証回路部におけるインタフェース仕様を、インタフェース信号変換部の機種に合ったインタフェース仕様に自動的に切り替えることができる。
【図面の簡単な説明】
【図１】本発明に係わる回路検証装置の第１の構成例を示すブロック図である。
【図２】図１における検査回路部の構成例を示すブロック図である。
【図３】図１におけるインタフェース信号変換部の構成例を示すブロック図である。
【図４】本発明に係わる回路検証装置の第２の構成例を示すブロック図である。
【図５】本発明に係わる回路検証装置の第３の構成例を示すブロック図である。
【図６】本発明に係わる回路検証装置の第４の構成例を示すブロック図である。
【図７】本発明に係わる回路検証装置の第５の構成例を示すブロック図である。
【図８】図７の検証回路部とインタフェース信号変換部における信号状態の遷移を示す説明図である。
【符号の説明】
１，１ａ〜１ｄ： 制御部（「コンピュータシステム」）、２，２ａ〜２ｄ：検証回路部、３，３ａ〜３ｄ：インタフェース信号変換部、４，４ａ〜４ｄ：被動作検証対象、２０，２０ａ〜２０ｄ：ＰＬＤ、２１：データ記憶部、２２，２２ａ：ＦＰＤ用トランスミッタ（「ＦＰＤ  Ｌｉｎｋ  Ｔｘ」）、２３，２３ａ：ＦＰＤ用レシーバ（「ＦＰＤ  Ｌｉｎｋ  Ｒｘ」）、２４：機種情報検知手段、３０：信号プロトコル変換部、３０ａ：ＦＰＤ用レシーバ（「ＦＰＤ  Ｌｉｎｋ  Ｒｘ」）、３０ｂ：ＦＰＤ用トランスミッタ（「ＦＰＤ  Ｌｉｎｋ  Ｔｘ」）、３１：信号レベル変換部、３１ａ〜３１ｃ：ドライバ（「５Ｖ  Ｄｒ」）、３１ｄ：ドライバ（「１２Ｖ  Ｄｒ」）、３１ｅ：レシーバ（「１２Ｖ  Ｒｅｃ」）、３１ｆ：レシーバ（「５Ｖ  Ｒｅｃ」）、３１ｇ：バッファ（「ＬＶＤＳＢＵＦ」）、３１ｈ，３１ｉ：ドライバ（「Ｄｒ」）、３１ｊ，３１ｋ：レシーバ）「Ｒｅｃ」）、３２：ＰＬＤ、３３：ＦＰＤ用レシーバ（「ＦＰＤ  Ｌｉｎｋ  Ｒｘ」）、３４：ＦＰＤ用トランスミッタ（「ＦＰＤ  Ｌｉｎｋ  Ｔｘ」）、３５：機種情報伝達手段。
【図１】
2004199536.tif 000003
【図２】
2004199536.tif 000004
【図３】
2004199536.tif 000005
【図４】
2004199536.tif 000006
【図５】
2004199536.tif 000007
【図６】
2004199536.tif 000008
【図７】
2004199536.tif 000009
【図８】
2004199536.tif 000010