(57)【要約】【課題】本発明は、モ−タ端子でのサ−ジ電圧を十分抑え、また小型・低コスト・低損失化を実現することを目的とする。【解決手段】各相分のマイクロサ−ジ抑制回路は、インバ−タ直流電圧の中性点電位を作るコンデンサＣｄ１ｘ、Ｃｄ２ｘ、コンデンサＣｄ１ｘに並列のダイオ−ドＤ１ｘ、Ｄ２ｘ、コンデンサＣｄ２ｘに並列のダイオ−ドＤ３ｘ、Ｄ４ｘ、ダイオ−ドＤ２ｘ、Ｄ３ｘ部分に並列のダイオ−ドＤ５ｘ、Ｄ６ｘ、ダイオ−ドＤ５ｘ、Ｄ６ｘに並列のコンデンサＣ１ｘ、Ｃ２ｘ、ダイオ−ドＤ５ｘ、Ｄ６ｘの接続点とコンデンサＣ１ｘ、Ｃ２ｘの接続点間に接続した抵抗Ｒ１ｘ、及びコンデンサＣ１ｘ、Ｃ２ｘの接続点に接続したインダクタンスＬｘを備え、インダクタンスＬｘは、他端をインバ−タ出力部に接続し、コンデンサＣ１ｘ、Ｃ２ｘとの接続点をモ−タ側に接続したことを特徴とする。【選択図】        図２
2004274944.tif 000002
【特許請求の範囲】
【請求項１】
インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、
前記マイクロサ−ジ抑制回路は、
前記インバ−タのスイッチングによる出力電圧の上昇時には、前記平滑コンデンサの電圧を所定の分圧比で分圧した電圧を前記モータへの出力端子に発生させ、この後に前記モータの端子にサージ電圧が発生しない周波数で前記モータへの出力端子の電圧を上昇させる電圧上昇制御手段と、
前記モータへの出力端子の電圧が前記インバ−タの定格出力電圧より高い規定電圧を超えたときには、前記平滑コンデンサに電流を回生させる回生手段と、
を有することを特徴とするマイクロサ−ジ電圧抑制回路。
【請求項２】
インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、
前記マイクロサ−ジ抑制回路は、
前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、
この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、
この直列接続されたダイオ−ドの接続点の間に並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続された回生用ダイオ−ドおよび直列接続された共振用コンデンサと、
この直列接続された回生用ダイオ−ドの接続点と直列接続された共振用コンデンサの接続点との間に接続された抵抗と、
この直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、
該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを特徴とするマイクロサ−ジ電圧抑制回路。
【請求項３】
インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、
前記マイクロサ−ジ抑制回路は、
前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、
この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、
この直列接続された分圧用コンデンサに並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続された回生用ダイオ−ドと、
この直列接続されたダイオ−ドの接続点の間に並列に接続された直列接続された共振用コンデンサと、
この直列接続された回生用ダイオ−ドの接続点と直列接続された共振用コンデンサの接続点との間に接続された抵抗と、
この直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、
該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを特徴とするマイクロサ−ジ電圧抑制回路。
【請求項４】
インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、
前記マイクロサ−ジ抑制回路は、
前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、
この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、
この直列接続された分圧用コンデンサに並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続された回生用ダイオ−ドと、
この直列接続された回生用ダイオ−ドに対し、前記平滑コンデンサの負極相側に接続されている回生用ダイオ−ドと前記平滑コンデンサの負極相との間および前記平滑コンデンサの正極相側に接続されている回生用ダイオ−ドと前記平滑コンデンサの正極相との間にそれぞれ接続された抵抗と、
この直列接続されたダイオ−ドの接続点の間に並列に接続された直列接続された共振用コンデンサと、
この直列接続された回生用ダイオ−ドの接続点および直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、
該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを特徴とするマイクロサ−ジ電圧抑制回路。
【請求項５】
前記インダクタンスに抵抗を並列接続してなることを特徴とする請求項２、３又は４記載のマイクロサ−ジ電圧抑制回路。
【請求項６】
インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、
前記マイクロサ−ジ抑制回路は、
前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、
この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、
この直列接続されたダイオ−ドの接続点の間に並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるようにそれぞれ直列接続された１次側および２次側回生用ダイオ−ド並びに直列接続された共振用コンデンサと、
この直列接続された１次側回生用ダイオ−ドの接続点と直列接続された共振用コンデンサの接続点との間に接続されたトランスの１次巻線と、
この直列接続された分圧用コンデンサの接続点と直列接続された２次側回生用ダイオ−ドの接続点との間に接続されたトランスの２次巻線と、
この直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、
該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを特徴とするマイクロサ−ジ電圧抑制回路。
【請求項７】
インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、
前記マイクロサ−ジ抑制回路は、
前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、
この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、
この直列接続された分圧用コンデンサに並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続された２次側回生用ダイオ−ドと、
この直列接続されたダイオ−ドの接続点の間に並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続された１次側回生用ダイオ−ドおよび直列接続された共振用コンデンサと、
この直列接続された１次側回生用ダイオ−ドの接続点と直列接続された共振用コンデンサの接続点との間に接続されたトランスの１次巻線と、
この直列接続された分圧用コンデンサの接続点と直列接続された２次側回生用ダイオ−ドの接続点との間に接続されたトランスの２次巻線と、
この直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、
該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを特徴とするマイクロサ−ジ電圧抑制回路。
【請求項８】
インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、
前記マイクロサ−ジ抑制回路は、
前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、
この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、
この直列接続されたダイオ−ドの接続点の間に並列に接続された直列接続された共振用コンデンサと、
この直列接続された分圧用コンデンサに並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるようにそれぞれ直列接続された１次側および２次側回生用ダイオ−ドと、
この直列接続された１次側回生用ダイオ−ドの接続点と直列接続された共振用コンデンサの接続点との間に接続されたトランスの１次巻線と、
この直列接続された分圧用コンデンサの接続点と直列接続された２次側回生用ダイオ−ドの接続点との間に接続されたトランスの２次巻線と、
この直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、
該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを特徴とするマイクロサ−ジ電圧抑制回路。
【請求項９】
前記直列接続された分圧用コンデンサは、すべてのマイクロサ−ジ抑制回路に対して共有配備され、前記平滑コンデンサの電圧を所定の分圧比で分圧した電圧を前記マイクロサ−ジ抑制回路のそれぞれに出力することを特徴とする請求項２〜８のいずれかに記載のマイクロサ−ジ電圧抑制回路。
【請求項１０】
インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、
前記マイクロサ−ジ抑制回路は、
前記平滑コンデンサに並列接続され、前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、
この直列接続されたダイオ−ドの接続点に接続された抵抗とを備え、
この抵抗の他端をインダクタンスと別の抵抗との並列回路を介して前記インバ−タ出力に接続するとともに、前記モ−タに接続してなることを特徴とするマイクロサ−ジ電圧抑制回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インバ−タ駆動によりモ−タ端子に発生するマイクロサ−ジを抑制するためのマイクロサ−ジ電圧抑制回路に関する。
【０００２】
【従来の技術】
配線用のケ−ブル長の長いモ−タをインバ−タ駆動すると、ケ−ブルのインダクタンスと浮遊容量との共振が原因となってモ−タ端子には過大なサ−ジ電圧が発生する。入力電圧が高いとこのサ−ジ電圧はモ−タ巻線の絶縁耐圧を超えて、絶縁破壊を引き起こす場合がある。
【０００３】
これに対し、従来のサ−ジ電圧抑制回路として、電圧型ＰＷＭインバ−タの出力端子に抵抗器とインダクタの並列回路からなるダンピング回路を直列に接続するとともに、このダンピング回路の抵抗器の抵抗値とインダクタのインダクタンス値を、ケ−ブルのインダクタンス値と漂遊容量からこのダンピング回路でサ−ジ電圧を吸収するように決定している。決定された数値例としては、インダクタのインダクタンス値は２ｍＨ、抵抗器の抵抗値は１３０Ωとしている（例えば、特許文献１参照）。
【０００４】
また、従来のサ−ジ電圧抑制回路として、高周波領域で給電線の特性インピ−ダンスに等しいインピ−ダンスを有し、インバ−タと給電線の間に直列に接続された抵抗回路を備えている。抵抗回路における抵抗器の抵抗値としては、４０〜４５Ω程度に設定されている（例えば、特許文献２参照）。
【０００５】
上記各特許文献に記載の従来技術と同様に、比較的簡単な構成の回路を付加することで、サ−ジ電圧を抑制するようにした従来技術を、図を用いてさらに説明する。
【０００６】
図１２は、インダクタンスＬｕ、Ｌｖ、Ｌｗ、コンデンサＣｕ、Ｃｖ、Ｃｗ、及び抵抗Ｒｕ、Ｒｖ、ＲｗからなるＬＣＲフィルタ１１をインバ−タ１２と給電線の間に接続している。インバ−タ１２とモ−タＭの各相に直列に接続されたインダクタンスＬｕ、Ｌｖ、Ｌｗは周波数の高いサ−ジに対して高インピ−ダンスを示す。このためサ−ジがモ−タＭに伝わりにくくなる。さらに抵抗Ｒｕ、Ｒｖ、ＲｗとコンデンサＣｕ、Ｃｖ、Ｃｗとはサ−ジに対するバイパス回路を構成している。これにより、インダクタンスＬｕ、Ｌｖ、Ｌｗを通過したサ−ジはバイパス回路へと流れて抵抗Ｒｕ、Ｒｖ、Ｒｗで消費され、その結果サ−ジの発生を抑えている。
【０００７】
また、図１３に示すモ−タタ−ミネ−タ１３はコンデンサＣｕ、Ｃｖ、Ｃｗと抵抗Ｒｕ、Ｒｖ、Ｒｗとから構成され、モ−タＭの端子近傍に接続されている。ＬＣＲフィルタからインダクタンスを除いた構成のモ−タタ−ミネ−タ１３は、サ−ジを抵抗Ｒｕ、Ｒｖ、Ｒｗで消費させることで、その発生を抑えている。
【０００８】
【特許文献１】
特開平１１−２６２２４７号公報（第２−３頁、図１）
【０００９】
【特許文献２】
特開２００１−２０４１３６号公報（第２頁、第６−７頁、図１、図２）
【００１０】
【発明が解決しようとする課題】
図１２に示す従来技術でＬＣＲフィルタがその効果を十分発揮するためにはインダクタンスはｍＨオ−ダの定数であることが必要である。このため、ＬＣＲフィルタは大型で重量も重く、コストも高くなる。この点では、特許文献１に記載の従来技術もインダクタンス値が２ｍＨ程度のインダクタを用いているので、大型で重量も重いものとなる。
【００１１】
図１３に示す従来技術でモ−タタ−ミネ−タは、インダクタンスはないもののサ−ジは全て抵抗で消費させる仕組みとなっていることから、損失が非常に大きい。また抵抗冷却のために大型のフィンあるいはファンなどを必要とするため、ＬＣＲフィルタに対する優位性が得られない。この点では、特許文献２に記載の従来技術は、抵抗回路における抵抗器の抵抗値を４０〜４５Ω程度に設定しているが、抵抗回路はインバ−タと給電線の間に直列に接続されているので、それなりの抵抗損失が生じるのは免れ得ない。さらに、モ−タタ−ミネ−タの場合、その効果を得るためにはモ−タ端子近傍に接続する必要があるため、モ−タと同様の環境仕様（例えば防水等）を満たさなければならず、その分コスト高を招いてしまう。
【００１２】
本発明は、上記に鑑みてなされたもので、モ−タ端子でのサ−ジ電圧を十分に抑えることができ、また小型化、低コスト化、低損失化を実現することができるマイクロサ−ジ電圧抑制回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、前記マイクロサ−ジ抑制回路は、前記インバ−タのスイッチングによる出力電圧の上昇時には、前記平滑コンデンサの電圧を所定の分圧比で分圧した電圧を前記モータへの出力端子に発生させ、この後に前記モータの端子にサージ電圧が発生しない周波数で前記モータへの出力端子の電圧を上昇させる電圧上昇制御手段と、前記モータへの出力端子の電圧が前記インバ−タの定格出力電圧より高い規定電圧を超えたときには、前記平滑コンデンサに電流を回生させる回生手段と、を有することを要旨とする。
【００１４】
インバ−タのスイッチングにより、その出力電圧がゼロからインバ−タ直流部の直流電圧まで上昇するようにマイクロサ−ジ抑制回路に入力すると、モ−タに延びるケ−ブル側の電圧は、インバ−タ直流電圧の所定の分圧電位まで急激に立上がった後、緩やかな上昇へと変化する。このため、モ−タ端子でのサ−ジ電圧の原因となるインバ−タスイッチング時の急激な電圧の立上りはインバ−タ直流電圧の分圧電圧までに抑えられる。また、モ−タに延びるケ−ブルにインバ−タ直流電圧を超える電圧が発生したときは、インバ−タ直流部の平滑コンデンサに電流が回生される。この結果、モ−タ端子でのサ−ジ電圧が十分に抑えられる。
【００１５】
請求項２記載の発明は、インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、前記マイクロサ−ジ抑制回路は、前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、この直列接続されたダイオ−ドの接続点の間に並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続された回生用ダイオ−ドおよび直列接続された共振用コンデンサと、この直列接続された回生用ダイオ−ドの接続点と直列接続された共振用コンデンサの接続点との間に接続された抵抗と、この直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを要旨とする。
【００１６】
インバ−タのスイッチングにより、その出力電圧がゼロからインバ−タ直流部の直流電圧まで上昇するようにマイクロサ−ジ抑制回路に入力すると、直列接続された分圧用コンデンサにより、モ−タに延びるケ−ブル側の電圧は、インバ−タ直流電圧の所定の分圧電位まで急激に立上がった後、インダクタンスと共振用コンデンサとの共振により緩やかな上昇へと変化する。このため、モ−タ端子でのサ−ジ電圧の原因となるインバ−タスイッチング時の急激な電圧の立上りはインバ−タ直流電圧の分圧電位までに抑えられる。また、モ−タに延びるケ−ブルにインバ−タ直流電圧を超える電圧が発生したときは、抵抗、回生用ダイオ−ドなどを介してインバ−タ直流部の平滑コンデンサに電流が回生される。この結果、モ−タ端子でのサ−ジ電圧が十分に抑えられる。インダクタンスは、ＬＣＲフィルタ用のものに比べて十分に小容量のものを用いることが可能である。
【００１７】
請求項３記載の発明は、インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、前記マイクロサ−ジ抑制回路は、前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、この直列接続された分圧用コンデンサに並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続された回生用ダイオ−ドと、この直列接続されたダイオ−ドの接続点の間に並列に接続された直列接続された共振用コンデンサと、この直列接続された回生用ダイオ−ドの接続点と直列接続された共振用コンデンサの接続点との間に接続された抵抗と、この直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを要旨とする。
【００１８】
モ−タに延びるケ−ブルにインバ−タ直流電圧を超える電圧が発生したとき、抵抗と回生用ダイオ−ドとを介してインバ−タ直流部の平滑コンデンサに電流が回生される。
【００１９】
請求項４記載の発明は、インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、前記マイクロサ−ジ抑制回路は、前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、この直列接続された分圧用コンデンサに並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続された回生用ダイオ−ドと、この直列接続された回生用ダイオ−ドに対し、前記平滑コンデンサの負極相側に接続されている回生用ダイオ−ドと前記平滑コンデンサの負極相との間および前記平滑コンデンサの正極相側に接続されている回生用ダイオ−ドと前記平滑コンデンサの正極相との間にそれぞれ接続された抵抗と、この直列接続されたダイオ−ドの接続点の間に並列に接続された直列接続された共振用コンデンサと、この直列接続された回生用ダイオ−ドの接続点および直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを要旨とする。
【００２０】
モ−タに延びるケ−ブルにインバ−タ直流電圧を超える電圧が発生したとき、請求項３記載の発明と同様に、抵抗と回生用ダイオ−ドとを介してインバ−タ直流部の平滑コンデンサに電流が回生される。
【００２１】
請求項５記載の発明は、請求項２、３又は４記載の発明において、前記インダクタンスに抵抗を並列接続してなることを要旨とする。
【００２２】
並列接続された抵抗はインダクタンスに流れる電流の高周波成分に対しバイパスとなる。これによりモ−タに延びるケ−ブルとの接続点側の電圧が急激かつ極端に持ち上がるのが防止され、モ−タ端子での一層のサ−ジ電圧の抑制が可能となる。
【００２３】
請求項６記載の発明は、インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、前記マイクロサ−ジ抑制回路は、前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、この直列接続されたダイオ−ドの接続点の間に並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるようにそれぞれ直列接続された１次側および２次側回生用ダイオ−ド並びに直列接続された共振用コンデンサと、この直列接続された１次側回生用ダイオ−ドの接続点と直列接続された共振用コンデンサの接続点との間に接続されたトランスの１次巻線と、この直列接続された分圧用コンデンサの接続点と直列接続された２次側回生用ダイオ−ドの接続点との間に接続されたトランスの２次巻線と、この直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを要旨とする。
【００２４】
モ−タに延びるケ−ブルとの接続点側の電圧が高くなるとトランスの１次側に電流が流れ、巻数比に応じて２次側に電圧が発生する。しかし、２次側はインバ−タ直流電圧の分圧電圧に固定されているので、１次側の電圧は、この分圧電圧と巻数比に応じた電圧にクランプされ、モ−タに延びるケ−ブルとの接続点側の電圧が大きく上昇するのが防止される。このとき、トランスの１次側を流れる電流は１次側回生用ダイオ−ドなどを介してインバ−タ直流部の平滑コンデンサに回生され、２次側を流れる電流は２次側回生用ダイオ−ドを介してインバ−タ直流部の平滑コンデンサに回生される。そして、この電流回生時に抵抗による損失がないので低損失化が達成される。
【００２５】
請求項７記載の発明は、インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、前記マイクロサ−ジ抑制回路は、前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、この直列接続された分圧用コンデンサに並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続された２次側回生用ダイオ−ドと、この直列接続されたダイオ−ドの接続点の間に並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続された１次側回生用ダイオ−ドおよび直列接続された共振用コンデンサと、この直列接続された１次側回生用ダイオ−ドの接続点と直列接続された共振用コンデンサの接続点との間に接続されたトランスの１次巻線と、この直列接続された分圧用コンデンサの接続点と直列接続された２次側回生用ダイオ−ドの接続点との間に接続されたトランスの２次巻線と、この直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを要旨とする。
【００２６】
トランスの２次側を流れる電流は２次側回生用ダイオ−ドのみを介してインバ−タ直流部の平滑コンデンサに回生される。
【００２７】
請求項８記載の発明は、インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、前記マイクロサ−ジ抑制回路は、前記平滑コンデンサに並列接続されて前記平滑コンデンサの電圧を所定の分圧比で分圧するための直列接続された分圧用コンデンサと、この直列接続された分圧用コンデンサのそれぞれに対して並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、この直列接続されたダイオ−ドの接続点の間に並列に接続された直列接続された共振用コンデンサと、この直列接続された分圧用コンデンサに並列接続された前記平滑コンデンサの負極相側から正極相側に向けて順方向となるようにそれぞれ直列接続された１次側および２次側回生用ダイオ−ドと、この直列接続された１次側回生用ダイオ−ドの接続点と直列接続された共振用コンデンサの接続点との間に接続されたトランスの１次巻線と、この直列接続された分圧用コンデンサの接続点と直列接続された２次側回生用ダイオ−ドの接続点との間に接続されたトランスの２次巻線と、この直列接続された共振用コンデンサの接続点に接続されたインダクタンスとを備え、該インダクタンスの他端を前記インバ−タ出力に接続し、前記共振用コンデンサと前記インダクタンスとの接続点を前記モ−タに接続してなることを特徴と要旨とする。
【００２８】
トランスの１次側を流れる電流は１次側回生用ダイオ−ドのみを介してインバ−タ直流部の平滑コンデンサに回生され、２次側を流れる電流は２次側回生用ダイオ−ドのみを介してインバ−タ直流部の平滑コンデンサに回生される。
【００２９】
請求項９記載の発明は、請求項２〜８のいずれかに記載の発明において、前記直列接続された分圧用コンデンサが、すべてのマイクロサ−ジ抑制回路に対して共有配備され、前記平滑コンデンサの電圧を所定の分圧比で分圧した電圧を前記マイクロサ−ジ抑制回路のそれぞれに出力することを要旨とする。
【００３０】
インバ−タ直流電圧の分圧電位が、全マイクロサ−ジ抑制回路に共通の２個のコンデンサで作られて、小型・低コスト化がよりよく達成される。
【００３１】
請求項１０記載の発明は、インバ−タの各相の出力とモ−タとの間にそれぞれ直列接続され、当該インバ−タを構成する平滑コンデンサに並列接続されたマイクロサ−ジ抑制回路を具備するマイクロサ−ジ電圧抑制回路であって、前記マイクロサ−ジ抑制回路は、前記平滑コンデンサに並列接続され、前記平滑コンデンサの負極相側から正極相側に向けて順方向となるように直列接続されたダイオ−ドと、この直列接続されたダイオ−ドの接続点に接続された抵抗とを備え、この抵抗の他端をインダクタンスと別の抵抗との並列回路を介して前記インバ−タ出力に接続するとともに、前記モ−タに接続してなることを要旨とする。
【００３２】
モ−タに延びるケ−ブルに生じる電圧がインバ−タの直流電圧を超えて大きく上昇しようとしたとき、抵抗およびダイオ−ドを介してインバ−タ直流部の平滑コンデンサに電流が回生され、モ−タ端子でのサ−ジ電圧が抑えられる。コンデンサ及びダイオ−ドの配設が省略されることで、部品点数が大幅に削減されて小型・低コスト化がよりよく達成される。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３４】
図１及び図２は、本発明の第１の実施の形態を示す図である。図１は、インバ−タ１、その負荷としてのモ−タＭ及びマイクロサ−ジ電圧抑制回路５の接続関係を示している。インバ−タ１は、その直流部の正極相（以下「Ｐ相」と呼ぶ）および負極相（以下「Ｎ相」と呼ぶ）の間に平滑コンデンサ２が接続され、スイッチング部には６個のスイッチング素子３ａ〜３ｆで３相ブリッジが構成されている。各スイッチング素子３ａ〜３ｆには還流用ダイオ−ド４ａ〜４ｆがそれぞれ逆並列に接続されている。マイクロサ−ジ電圧抑制回路５は、インバ−タ出力部のＵ相、Ｖ相、Ｗ相それぞれに対応した３つのマイクロサ−ジ抑制回路６ｕ、６ｖ、６ｗで構成され、これらのマイクロサ−ジ抑制回路６ｕ、６ｖ、６ｗがインバ−タ直流部のＰ相、Ｎ相間に並列接続されている。インバ−タ出力部のＵ相、Ｖ相、Ｗ相は、それぞれに対応したマイクロサ−ジ抑制回路６ｕ、６ｖ、６ｗを介してモ−タＭに接続されている。
【００３５】
図２は、マイクロサ−ジ抑制回路６ｘ（ｘ＝ｕ、ｖ、ｗ）の回路構成を示している。インバ−タ直流部の直流電圧を所定の分圧比（例えば１／２）で分圧した電位（以下「中性点電位」と呼ぶ）Ｅ／２（Ｅはインバ−タ直流部の直流電圧値）を作るための２個の分圧用のコンデンサＣｄ１ｘ、Ｃｄ２ｘが端子Ｐｘ、端子Ｎｘを介してインバ−タ直流部の平滑コンデンサ２に並列接続されている。コンデンサＣｄ１ｘには端子Ｎｘ側（インバ−タ直流部のＮ相側）から端子Ｐｘ側（インバ−タ直流部のＰ相側）に向けて順方向となるように２個直列接続のダイオ−ドＤ１ｘ、Ｄ２ｘが並列接続され、コンデンサＣｄ２ｘには端子Ｎｘ側から端子Ｐｘ側に向けて順方向となるように２個直列接続のダイオ−ドＤ３ｘ、Ｄ４ｘが並列接続されている。
【００３６】
２個のダイオ−ドＤ２ｘ、Ｄ３ｘ部分には端子Ｎｘ側から端子Ｐｘ側に向けて順方向となるように２個直列接続のダイオ−ドＤ５ｘ、Ｄ６ｘが並列接続され、このダイオ−ドＤ５ｘ、Ｄ６ｘに２個の直列接続された共振用のコンデンサＣ１ｘ、Ｃ２ｘが並列接続されている。２個のダイオ−ドＤ５ｘ、Ｄ６ｘの接続点と２個のコンデンサＣ１ｘ、Ｃ２ｘの接続点との間には抵抗Ｒ１ｘが接続されている。また、２個のコンデンサＣ１ｘ、Ｃ２ｘの接続点にはインダクタンスＬｘが接続されている。インダクタンスＬｘの他端は端子Ｘ１を介してインバ−タ出力部のＸ相に接続され、コンデンサＣ１ｘ、Ｃ２ｘとインダクタンスＬｘとの接続点は端子Ｘ２を介してモ−タＭにつながるケ−ブルのＸ相に接続されている。
【００３７】
次に、インバ−タ１のスイッチングにより端子Ｘ１の電圧がゼロからＥまで上昇する場合のマイクロサ−ジ抑制回路６ｘの作用を説明する。端子Ｘ１への電圧入力時、コンデンサＣ２ｘの負側の電位は、ダイオ−ドＤ３ｘを介して２個のコンデンサＣｄ１ｘ、Ｃｄ２ｘで作られる中性点Ｏｘの電位Ｅ／２となる。このため、モ−タＭにつながる端子Ｘ２の電圧は入力電圧と同じような急激なｄｖ／ｄｔでＥ／２まで立上がった後、インダクタンスＬｘとの共振によりコンデンサＣ１ｘ、Ｃ２ｘに電流が流れ、端子Ｘ２での電圧もこの共振周波数に合わせて緩やかな上昇へと変化する。この共振周波数はモ−タ端子にサ−ジ電圧が発生する周波数以下に設定されている。
【００３８】
このため、モ−タ端子でのサ−ジ電圧の原因となるインバ−タスイッチング時の急激な電圧の立上りはインバ−タ直流電圧の中性点電位Ｅ／２までに抑えられる。また、端子Ｘ２にインバ−タ直流電圧を超える電圧が発生したときは、抵抗Ｒ１ｘ、ダイオ−ドＤ５ｘ、Ｄ１ｘを介してインバ−タ直流部の平滑コンデンサ２に電流が回生される。この結果、モ−タ端子でのサ−ジ電圧が十分に抑えられる。
【００３９】
図３及び図４には、本発明の第２の実施の形態を示す。本実施の形態は、上記第１の実施の形態に対して、インバ−タ直流電圧の中性点電位Ｅ／２を作る２個のコンデンサを全マイクロサ−ジ抑制回路６ｕ、６ｖ、６ｗに共通の２個のコンデンサＣｄ１、Ｃｄ２で置き換えている。
【００４０】
したがって、インバ−タ直流電圧の中性点電位Ｅ／２が、全マイクロサ−ジ抑制回路６ｕ、６ｖ、６ｗに共通の２個のコンデンサＣｄ１、Ｃｄ２で作られるので、小型・低コスト化をよりよく達成することができる。なお、本実施の形態の構成は、以下に示す実施の形態（第８まで）にも適用できることはいうまでもない。
【００４１】
図５には、本発明の第３の実施の形態を示す。本実施の形態は、上記第１、第２の実施の形態に対して、２個直列接続された回生用のダイオ−ドＤ５、Ｄ６を端子Ｐｘ、端子Ｎｘを介してインバ−タ直流部の平滑コンデンサ２に並列接続している。このように構成することで、端子Ｘ２にインバ−タ直流電圧を超える電圧が発生したとき、抵抗Ｒ１ｘと１個のダイオ−ドＤ５ｘを介してインバ−タ直流部の平滑コンデンサ２に電流が回生される。
【００４２】
図６には、本発明の第４の実施の形態を示す。本実施の形態は、上記第３の実施の形態に対して、抵抗Ｒ１ｘを削除し、その代りに回生用のダイオ−ドＤ５ｘとインバ−タ直流部のＰ相との間に抵抗Ｒ２ｘを接続し、回生用のダイオ−ドＤ６ｘとインバ−タ直流部のＮ相との間に抵抗Ｒ３ｘを接続している。このように構成することで、上記第３の実施の形態と略同様に、端子Ｘ２にインバ−タ直流電圧を超える電圧が発生したとき、抵抗Ｒ２ｘと１個のダイオ−ドＤ５ｘを介してインバ−タ直流部の平滑コンデンサ２に電流が回生される。抵抗Ｒ２ｘ（ｘ＝ｕ、ｖ、ｗ）、抵抗Ｒ３ｘ（ｘ＝ｕ、ｖ、ｗ）は、それぞれ１つにまとめることも可能である。
【００４３】
図７には、本発明の第５の実施の形態を示す。本実施の形態は、インダクタンスＬｘに抵抗Ｒ４ｘを並列接続している。並列接続された抵抗Ｒ４ｘはインダクタンスＬｘに流れる電流の高周波成分に対してバイパスとなる。これにより端子Ｘ２の電圧が急激かつ極端に持ち上がるのを防止することができる。
【００４４】
図８には、本発明の第６の実施の形態を示す。本実施の形態は、第３の実施の形態までの抵抗Ｒ１ｘの接続に代えて、２個の１次側回生用のダイオ−ドＤ５ｘ、Ｄ６ｘの接続点と２個の共振用のコンデンサＣ１ｘ、Ｃ２ｘの接続点との間にトランスＴｘの１次巻線が接続している。２次巻線の一方の端子ｎ２ｘは２個の分圧用のコンデンサＣｄ１ｘ、Ｃｄ２ｘで作られる直流電圧の中性点Ｏｘに接続され、２次巻線の他方の端子ｐ２ｘは２個のダイオ−ドＤ５ｘ、Ｄ６ｘに並列接続され端子Ｎｘ側から端子Ｐｘ側に向けて順方向となるように２個直列接続された２次側回生用のダイオ−ドＤ７ｘ、Ｄ８ｘの接続点に接続されている。トランスＴｘの１次と２次の電圧比は１：ａ（ａ≧１）であり、ａはモ−タ端子でのサ−ジ電圧が十分低減できる値としている。また、１次巻線及び２次巻線の各端子は、ｐ１ｘとｐ２ｘ及びｎ１ｘとｎ２ｘが同じ極性である。
【００４５】
作用を説明すると、例えば、端子Ｘ２の電圧が高くなるとトランスＴｘの１次側に電流が流れ、巻数比に応じて２次側にも電圧が発生する。しかし、２次側はダイオ−ドＤ７ｘ、Ｄ１ｘを通して中性点Ｏｘの電位とインバ−タ直流部Ｐ相との間の電圧、即ちＥ／２の電圧に固定される。このため、１次側の電圧はＥ／２ａにクランプされ、端子Ｘ２の電圧が大きく上昇するのが防止される。このとき、トランスＴｘの１次側を流れる電流はダイオ−ドＤ５ｘ、Ｄ１ｘを通してインバ−タ直流部の平滑コンデンサ２に回生され、２次側を流れる電流はダイオ−ドＤ７ｘ、Ｄ１ｘを通してインバ−タ直流部の平滑コンデンサ２に回生される。そして、この電流回生時に抵抗による損失がないので低損失化が達成される。
【００４６】
図９には、本発明の第７の実施の形態を示す。本実施の形態は、上記第６の実施の形態に対して、２個直列接続された２次側回生用のダイオ−ドＤ７ｘ、Ｄ８ｘを端子Ｐｘ、端子Ｎｘを介してインバ−タ直流部の平滑コンデンサ２に並列接続している。このように構成することで、トランスＴｘの２次側を流れる電流はダイオ−ドＤ７ｘのみを通してインバ−タ直流部の平滑コンデンサ２に回生される。
【００４７】
図１０には、本発明の第８の実施の形態を示す。本実施の形態は、上記第７の実施の形態に対して、２個直列接続された１次側回生用のダイオ−ドＤ５ｘ、Ｄ６ｘも端子Ｐｘ、端子Ｎｘを介してインバ−タ直流部の平滑コンデンサ２に並列接続している。このように構成することで、トランスＴｘの１次側を流れる電流はダイオ−ドＤ５ｘのみを通してインバ−タ直流部の平滑コンデンサ２に回生され、トランスＴｘの２次側を流れる電流はダイオ−ドＤ７ｘのみを通してインバ−タ直流部の平滑コンデンサ２に回生される。
【００４８】
図１１には、本発明の第９の実施の形態を示す。本実施の形態は、前記図７に示した第５の実施の形態においてコンデンサＣ１ｘ、Ｃ２ｘ、Ｃｄ１ｘ、Ｃｄ２ｘ及びダイオ−ドＤ１ｘ、Ｄ２ｘ、Ｄ３ｘ、Ｄ４ｘを除去し、２個の直列接続ダイオ−ドＤ５ｘ、Ｄ６ｘをインバ−タ直流部の平滑コンデンサ２に並列接続している。
【００４９】
例えば、端子Ｘ２の電圧がインバ−タの直流電圧を超えて大きく上昇しようとしたとき、抵抗Ｒ１ｘ、ダイオ−ドＤ５ｘを介してインバ−タ直流部の平滑コンデンサ２に電流が回生され、モ−タ端子でのサ−ジ電圧が抑えられる。コンデンサＣ１ｘ、Ｃ２ｘ、Ｃｄ１ｘ、Ｃｄ２ｘ及びダイオ−ドＤ１ｘ、Ｄ２ｘ、Ｄ３ｘ、Ｄ４ｘの配設が省略されることで、部品点数が大幅に削減されて小型・低コスト化がよりよく達成される。
【００５０】
【発明の効果】
以上説明したように、請求項１〜５記載の発明によれば、モ−タ端子でのサ−ジ電圧の原因となるインバ−タスイッチング時の急激な電圧の立上りはインバ−タ直流電圧の中性点電位までに抑えられ、モ−タ端子側にインバ−タ直流電圧を超える電圧が発生したときは、抵抗、ダイオ−ドを介してインバ−タ直流部の平滑コンデンサに電流が回生されるので、モ−タ端子でのサ−ジ電圧を十分に抑えることができる。また、インダクタンスは、ＬＣＲフィルタ用のものに比べて十分に小容量のものを用いることができるので、小型化、低コスト化を実現することができる。
【００５１】
請求項６〜８記載の発明によれば、上記効果に加えてさらに、電流回生時に抵抗による損失がないので低損失化を実現することができる。
【００５２】
請求項９記載の発明によれば、モ−タ端子でのサ−ジ電圧を抑えることができるとともに、複数のコンデンサ、ダイオ−ドの配設が省略されることで、部品点数が大幅に削減されて一層の小型化、低コスト化を実現することができる。
【００５３】
請求項１０記載の発明によれば、モ−タに延びるケ−ブルに生じる電圧がインバ−タの直流電圧を超えて大きく上昇しようとしたとき、抵抗およびダイオ−ドを介してインバ−タ直流部の平滑コンデンサに電流が回生され、モ−タ端子でのサ−ジ電圧が抑えられ、またコンデンサ及びダイオ−ドの配設が省略されることで、部品点数が大幅に削減されて小型・低コスト化がよりよく達成される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態であるマイクロサ−ジ電圧抑制回路のインバ−タ、モ−タとの接続関係を示す回路図である。
【図２】図１におけるマイクロサ−ジ抑制回路の内部構成を示す回路図である。
【図３】本発明の第２の実施の形態であるマイクロサ−ジ電圧抑制回路のインバ−タ、モ−タとの接続関係を示す回路図である。
【図４】図３におけるマイクロサ−ジ抑制回路の内部構成を示す回路図である。
【図５】本発明の第３の実施の形態におけるマイクロサ−ジ抑制回路の回路図である。
【図６】本発明の第４の実施の形態におけるマイクロサ−ジ抑制回路の回路図である。
【図７】本発明の第５の実施の形態におけるマイクロサ−ジ抑制回路の回路図である。
【図８】本発明の第６の実施の形態におけるマイクロサ−ジ抑制回路の回路図である。
【図９】本発明の第７の実施の形態におけるマイクロサ−ジ抑制回路の回路図である。
【図１０】本発明の第８の実施の形態におけるマイクロサ−ジ抑制回路の回路図である。
【図１１】本発明の第９の実施の形態におけるマイクロサ−ジ抑制回路の回路図である。
【図１２】従来のマイクロサ−ジ電圧抑制回路のインバ−タ、モ−タとの接続関係を示す回路図である。
【図１３】他の従来例を示す回路図である。
【符号の説明】
１  インバ−タ
２  平滑コンデンサ
５  マイクロサ−ジ電圧抑制回路
６ｕ、６ｖ、６ｗ  マイクロサ−ジ抑制回路
Ｃ１ｘ、Ｃ２ｘ、Ｃｄ１、Ｃｄ２、Ｃｄ１ｘ、Ｃｄ２ｘ  コンデンサ
Ｄ１ｘ、Ｄ２ｘ、Ｄ３ｘ、Ｄ４ｘ、Ｄ５ｘ、Ｄ６ｘ、Ｄ７ｘ、Ｄ８ｘ  ダイオ−ド
Ｌｘ  インダクタンス
Ｍ  モ−タ
Ｏｘ  直流電圧の中性点
Ｒ１ｘ、Ｒ２ｘ、Ｒ３ｘ、Ｒ４ｘ  抵抗
Ｔｘ  トランス
【図１】
2004274944.tif 000003
【図２】
2004274944.tif 000004
【図３】
2004274944.tif 000005
【図４】
2004274944.tif 000006
【図５】
2004274944.tif 000007
【図６】
2004274944.tif 000008
【図７】
2004274944.tif 000009
【図８】
2004274944.tif 000010
【図９】
2004274944.tif 000011
【図１０】
2004274944.tif 000012
【図１１】
2004274944.tif 000013
【図１２】
2004274944.tif 000014
【図１３】
2004274944.tif 000015