(57)【要約】【課題】固体撮像素子を小型化すること。【解決手段】表面に第１領域と第２領域を有し、第１領域に撮像素子が形成され、第２領域の下方に周辺回路が内蔵されて１チップ化された平板状の撮像素子チップを備え、第２領域の表面に、電子部品が搭載されたことを特徴とする固体撮像装置。【選択図】  図３
2004253731.tif 000002
【特許請求の範囲】
【請求項１】
表面に第１領域と第２領域を有し、第１領域に撮像素子が形成され、第２領域の下方に周辺回路が内蔵されて１チップ化された平板状の撮像素子チップを備え、第２領域の表面に、電子部品が搭載されたことを特徴とする固体撮像装置。
【請求項２】
第２領域表面に絶縁膜を介して電子部品とチップ撮像素子チップとを電気的に接続するためのランドがさらに形成されてなる請求項１記載の固体撮像装置。
【請求項３】
配線基板と、撮像素子チップを制御する制御用半導体チップと、レンズと、ホルダーとをさらに備え、撮像素子チップと制御用半導体チップを搭載した配線基板と、配線基板の上方に設けられたレンズとがホルダーに収容されてなる請求項１又は２記載の固体撮像装置。
【請求項４】
請求項１〜３のいずれか１つに記載の固体撮像装置において、表面に第１領域と第２領域を有する半導体基板の第１領域に撮像素子を形成し、第２領域の下方に周辺回路を形成し、第２領域表面に絶絶膜を介して周辺回路につながるランドを形成し、第２領域表面に電子部品を搭載し、電子部品とランドとを電気的に接続することを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤやＣＭＯＳイメージャ、その他の固体撮像素子チップを用いた固体撮像装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、カメラ付携帯端末の市場が活発であり、需要が伸びている。電話機能としてのみ利用されていた時期には、液晶一体型携帯電話端末の小型化・薄型化の競争が行われていたが、メールサービスがキャリアから提供されると、液晶表示部は大型化し、そして、二つ折り型携帯端末へニーズが移行した。更に、画像情報をメールに添付するかたちで、カメラ付のものが流行となっている。今後、多機能化が進むにつれて新規部品が搭載されるなか、従来のカメラモジュール等の構成部品は小型化（カメラモジュールの実装面積や、サイズの縮小）が必要不可欠となっている。
【０００３】
本発明にかかわる従来技術として、次のようなものが知られている。
（１）図６に示すように固体撮像素子２０６を接続用端子を設けた配線基板２１４に、固体撮像素子２０６の素子形成面を向かい合わせてフェイスダウン実装した構造であり、固体撮像素子２０６の画素領域部に対応する配線基板２１４の領域に貫通穴を設けていることを特徴としている（例えば、特許文献１および２参照）。
【０００４】
尚、２０９はコンデンサ等のチップ部品であり、２０７はＤＳＰ（デジタルシグナルプロセッサチップ）、２１１はレンズ、２１２はガラスリッドである。
固体撮像素子２０６と配線基板２１４との接続はバンプ等の電極で電気的接続を行い、固体撮像素子の裏面に実装されているＤＳＰ２０７と配線基板２１４との電気的接続は、ボンディングワイヤで行っている。そして、配線基板２１４上のガラスリッド２１２と筐体（ホルダー）２１３との空間部にはチップ部品２０９が実装されている。
【０００５】
（２）別の構造として、図７に示すような固体撮像装置がある。上記（１）と異なるところは、ガラスリッド２１２の下面に配線パターン２１８を設け、この配線パターンを利用して固体撮像素子２０６と配線基板２１４間の電気的接続を行っているものである（例えば、特許文献３参照）。
【０００６】
（３）図８と図９に示すそれぞれ平面断面と縦断面を示す固体撮像装置は、配線基板２１４上に固体撮像素子２０６を制御するＤＳＰ７を実装し、その上にスペーサ２１０をはさんで固体撮像素子２０６を積み上げたスタック構造を特徴としている。配線基板２１４と固体撮像素子２０６やＤＳＰ２０７との電気的接続は、各デバイスの電極パッドと配線基板２１４上の電極パッド２１５とをワイヤーボンド実装することで結線する。ここで、チップ部品２０９は、配線基板上２１４に電極パッド２１５からチップ部品２０９の実装精度を考慮した距離だけ離した位置に配置される。
【０００７】
【特許文献１】特開２０００−２６９４７２号公報
【特許文献２】特開平１１−３５４７６９号公報
【特許文献３】特開平６−２０４４２号公報
【０００８】
【発明が解決しようとする課題】
上記（１）の構造は、小型化には有効な手法であるが、配線基板２１４に適切な材料がないことに実用上の問題がある。特許文献１のものでは、シリコン基板を用いるとしているが基板としての強度がない他、基板のコストが高く、製品としての競争力がなくなってしまう。特許文献２のものでは、ガラスエポキシ等のプリント配線基板を使用するとしているが、フェイスダウン実装を実施するにはアオリの問題がある。高画素化に進めば、固体撮像素子２０６の画素領域拡大にともないチップ自体が大きくなることで、必要なアオリも高精度を要求されることになる。
【０００９】
又、特許文献１、２のものでは、ＤＳＰ２０７を最適な箇所に実装できないという問題点がある。つまり、図６に示すように、固体撮像素子２０６の素子形成面と反対側にＤＳＰ２０７を配置することが最適であるが、実際はＤＳＰ２０７をダイボンドする時点で、固体撮像素子２０６が押圧力に耐えきれず破損してしまう危険性が大きい。
【００１０】
上記（２）の構造では、配線基板２１４とガラスリッド２１２のフェイスボンディング実装であるため、（１）と同じように配線基板２１４のアオリの問題をかかえる。又、ＤＳＰ２０７の実装においても、最適な箇所に実装できない問題は残る。固体撮像素子２０６の表面には、光を効率的に集光するようにオンチップレンズが設けられている。よって、ガラスリッド２１２と固体撮像素子２０６との間にはスペースがある為、固体撮像素子２０６の裏面にＤＳＰ２０７をダイボンドする際に、オンチップレンズおよび固体撮像素子２０６が破損する可能性がある。
又、２回のフェイスボンディング実装（ガラスリッド２１２と固体撮像素子２０６、ガラスリッド２１２と配線基板２１４）を行い、さらにＤＳＰ２０７をワイヤーボンド実装するなど、高精度な実装工程が必要であり、製造でのリスクが非常に高い。
【００１１】
上記（３）の構造は、固体撮像装置の小型化を実現できるスタック構造方式であり、実績があることから製造でのリスクも少ないものであるが、チップ部品２０９が固体撮像素子２０６の実装領域とホルダー２１３との間の空間の配線基板２１４上に実装されていることから、実装面積が広がってしまう問題がある。
本発明は、このような事情を考慮してなされたもので、製造リスクの少ないスタック構造にて、更なる小型化を実現できる固体撮像装置とその製造方法を提供するものである。
【００１２】
【課題を解決するための手段】
この発明は、表面に第１領域と第２領域を有し、第１領域に撮像素子が形成され、第２領域の下方に周辺回路が内蔵されて１チップ化された撮像素子を備え、第２領域の表面に、電子部品が搭載されたことを特徴とする固体撮像装置を提供するものである。
【００１３】
さらに、この発明は上記固体撮像装置において、表面に第１領域と第２領域を有する半導体基盤の第１領域に撮像素子を形成し、第２領域の下方に周辺回路を形成し、第２領域表面に絶絶膜を介して周辺回路につながるランドを形成し、第２領域表面に電子部品を搭載し、電子部品とランドとを電気的に接続する工程からなる固体撮像装置の製造方法を提供するものである。
【００１４】
【発明の実施の形態】
この発明の固体撮像装置は、表面に第１領域と第２領域を有し、第１領域に撮像素子が形成され、第２領域の下方に周辺回路が内蔵されて１チップ化された平板状の撮像素子チップを備え、第２領域の表面に、電子部品が搭載されたことを特徴とする。
この固体撮像装置において、第２領域表面に絶縁膜を介して電子部品とチップ撮像素子チップとを電気的に接続するためのランドがさらに形成されてもよい。
この固体撮像装置は、配線基板と、撮像素子チップを制御する制御用半導体チップと、レンズと、ホルダーとをさらに備え、撮像素子チップと制御用半導体チップを搭載した配線基板と、配線基板の上方に設けられたレンズとがホルダーに収容されてもよい。
この発明は、別の観点から、上記固体撮像装置において、表面に第１領域と第２領域を有する半導体基板の第１領域に撮像素子を形成し、第２領域の下方に周辺回路を形成し、第２領域表面に絶絶膜を介して周辺回路につながるランドを形成し、第２領域表面に電子部品を搭載し、電子部品とランドとを電気的に接続することを特徴とする固体撮像装置の製造方法を提供するものである。
【００１５】
【実施例】
以下、図面に示す実施例に基づいてこの発明を詳述する。これによって発明が限定されるものではない。
図１は、本発明のカメラモジュール（固体撮像装置）３のブロック図である。
同図において、６は撮像素子チップ、つまりＣＭＯＳイメージャチップであり、
７がＤＳＰ（デジタルシグナルプロセッサチップ）、８がカメラモジュール３の外部にあるＣＰＵ等の制御用ホスト部である。
【００１６】
撮像素子チップ６の内部では、撮像素子６ａや増幅回路６ｂのようなアナログ回路や、Ａ／Ｄコンバータ回路６ｃおよびメモリ回路６ｄ等のデジタル回路が混在していることから、チップ６には入力電源ＤＶＤＤ１とＡＶＤＤが接続されると共に、基準電位、例えば、撮像画像の黒レベルを決めるためのクランプ電圧の設定や、Ａ／Ｄコンバータ６ｃの基準電圧を決めるための電圧等の安定化をはかるための、数多くのチップ部品、ここではセラミックコンデンサＣ１〜Ｃ９が接続されている。
【００１７】
ＤＳＰ７には入力電源ＤＶＤＤ１とＤＶＤＤ２が接続され、ＤＳＰ７の制御信号ＣＳにより、撮像素子６ａのシャッタースピードがコントールされ、デジタル化された画素信号ＰＳが撮像素子６ａからＤＳＰ７へ出力される。ＤＳＰ７は、入力された画素信号ＰＳにＷＢ調整・γ補正等の処理を施し、ホスト部８へ映像信号ＩＳとして出力する。ホスト部８では、映像信号ＩＳをモニタ表示するなどの処理を実施するとともに、ＤＳＰ７の動作の制御信号ＡＳを出力する。
【００１８】
図２はこの発明によるカメラモジュール３の縦断面図、図３はカメラモジュール３の平面断面図である。
これらの図に示すように、カメラモジュール３は、配線基板１４上にＤＳＰ７を実装し、その上にスペーサ１０をはさんで撮像素子チップ６を積み上げたスタック構造を特徴としている。配線基板１４と撮像素子チップ６やＤＳＰ７との電気的接続は、それらの電極パッドと配線基板１４上の電極パッド１５とボンディングワイヤ２０でワイヤーボンド実装することで結線する。スペーサ１０は、ＤＳＰ７と配線基板１４との間を結線するスペースの確保と両デバイスの絶縁もかねている。
【００１９】
ここで、撮像素子チップ６はＣＭＯＳイメージャチップであり、方形平板状のシリコン基板の表面に第１領域１０１と第２領域１０２を有し、第１領域１０１に撮像素子６ａが形成され、第２領域１０２の下方に周辺回路、つまり増幅回路６ｂ、Ａ／Ｄコンバータ６ｃおよびメモリ回路６ｄなどがＩＣ化されて内蔵されている。
そして、第２領域１０１の表面には、セラミックコンデンサＣ１〜Ｃ９が実装され、内部回路と電気的に接続されている。
【００２０】
なお、ＣＭＯＳイメージャのような場合、共通のＣＭＯＳプロセスを用いて製造されることから、撮像素子６ａと、増幅回路６ｂ、Ａ／Ｄコンバータ６ｃ、メモリ回路６ｄ等の周辺回路とは１チップ化されている。
【００２１】
撮像素子チップ６とスペーサ１０とＤＳＰ７を搭載した配線基板１４は、図２に示すようにホルダー１３底部から挿入されて固着される。ホルダー１３の上部にはレンズ１１とガラスリッド１２が撮像素子６ａに対向するように設けられている。
【００２２】
撮像素子チップ６の表面の第２領域１０２にはセラミックコンデンサＣ１〜Ｃ９と接合して内部周辺回路に接続するためのランドが、予め形成されている。ランドの形成は、固体撮像素子６チップが製造される前半の工程にて実施される。
【００２３】
例えば図４に示すように、撮像素子チップ６を形成するシリコン基板１０３の表層に対し、以下の追加処理を施す。つまり、電極パッド１５と第１領域１０１をマスクして表面に酸化膜１０４を形成し、その上にメタルを蒸着することでランド１６を形成する。電極パッド１５とランド１６を、酸化膜に開けたスルーホール１７により結線する。
【００２４】
このようにして、形成したランド１６にコンデンサＣ１〜Ｃ９を接続することで、配線基板１４の実装面積の削減を実現している。又、撮像素子チップ６に接続するコンデンサＣ１〜Ｃ９の結線を配線基板１４上で行う必要がないため、配線基板１４上の電極パッド１５領域を削減することができ、配線基板１４の実装面積の削減に寄与することができる。これによって、図８示す従来例に比べて実装面積を２割小型化することができる。
又、コンデンサＣ１〜Ｃ９を、撮像素子チップ６の近くに配置することができるため、これらは、パスコンとして効果が生かされるようになり、撮像素子チップ６はノイズに強くなる。
【００２５】
尚、図２では、ＤＳＰ７をフェイスアップで実装し、ボンディングワイヤ２０で配線基板１４と電気的接続を行っているが、ＤＳＰ７をフェイスダウンでフリップチップ実装（ＤＳＰ７のバンプと配線基板１４上の電極パッドを接続）していてもよい。この場合はスペーサ１０は、単に絶縁シートもしくは接着層だけでもよい。
【００２６】
次に、この発明の固体撮像装置（カメラモジュール）３の製造方法を図５に示すフローチャートを用いて説明する。
図５において、まず、ステップ６０１で、各種の材料受入を行う。
ステップ６０２で、配線基板１４を工程搬送に使用するキャリアに搭載する。
ステップ６０３で、配線基板１４にＤＳＰ７と、スペーサ１０と、撮像素子チップ６を順次、ダイボンドしていく。
【００２７】
ステップ６０４で、撮像素子チップ６上のランド１６に、ディスペンサーで半田を塗布する。
ステップ６０５で、ステップ６０４において半田を塗布した箇所にコンデンサＣ１〜Ｃ９を搭載する。
ステップ６０６で、リフロー処理を実施する。
ステップ６０７で、ワイヤボンド実装にて、ＤＳＰ７と撮像素子チップ６と配線基板１４に結線する。
【００２８】
ステップ６０８で、前半工程にて予め撮像素子チップ６の画素領域に塗布しておいたレジストを剥離する。これによって、画素領域へのフラックスや異物の付着が防止される。
ステップ６０９で、ホルダー１３の接着面にシール材を塗布しておき、配線基板１４に接着する。
ステップ６１０で、レンズ１２をホルダー１３に取り付ける。
ステップ６１１で、フォーカス調整を行うとともに、撮像テスト・外観検査を実施する。
ステップ６１２で、製品の包装を行い、出荷する。
【００２９】
【発明の効果】
本発明によれば、撮像素子チップの表面に電子部品を搭載できるので、固体撮像装置の小型化が可能となる。
【図面の簡単な説明】
【図１】この発明の固体撮像装置の構成を示すブロック図である。
【図２】この発明の固体撮像装置の縦断面図である。
【図３】この発明の固体撮像装置の平面断面図である。
【図４】この発明の固体撮像装置の要部断面図である。
【図５】この発明の固体撮像装置の製造手順を示すフローチャートである。
【図６】従来例の縦断面である。
【図７】他の従来例の縦断面図である。
【図８】さらに他の従来例の平面断面図である。
【図９】図８に示す従来例の縦断面図である。
【符号の説明】
３  カメラモジュール
６  撮像素子チップ
７  ＤＳＰ
８  ホスト部
９  チップ部品
１０  スペーサ
１１  レンズ
１２  ガラスリッド
１３  ホルダー
１４  配線基板
１５  電極パッド
１６  ランド
１７  スルーホール
２０  ボンディングワイヤ
１０１  第１領域
１０２  第２領域
Ｃ１〜Ｃ９  セラミックコンデンサ
ＤＶＤＤ１  入力電源
ＤＶＤＤ２  入力電源
ＡＶＤＤ  入力電源
【図１】
2004253731.tif 000003
【図２】
2004253731.tif 000004
【図３】
2004253731.tif 000005
【図４】
2004253731.tif 000006
【図５】
2004253731.tif 000007
【図６】
2004253731.tif 000008
【図７】
2004253731.tif 000009
【図８】
2004253731.tif 000010
【図９】
2004253731.tif 000011