(57)【要約】【課題】プラズマディスプレイの階調表示能力を拡大し、表示品質を飛躍的に改善することを可能とし、また、ＡＢＬ制御を安価にスムーズに行って、コストを損なうことなく画質改善を行う。【解決手段】制御部１０に入力された映像信号を、平均信号レベル検出手段１１に入力し、映像信号の平均信号レベルを検出する。平均信号レベルをＸ，Ｙ電極制御部１３のＸ，Ｙ電極データ制御手段１７に入力する。Ｘ，Ｙ電極データ制御手段１７は、平均信号レベルを壁電荷制御手段１４，１８に送り、リセット行程あるいはアドレス行程での壁電荷を制御する信号を生成させる。この制御信号に基づいてＸ，Ｙ電極データ制御手段１７はＸ，Ｙ電極ドライバー３０を制御してＸ，Ｙ電極５２にパルスを印加させる。こうして、維持放電行程で放電強度を映像信号に応じて変え、発行量を変える。【選択図】　　　図１
2004012989.tif 000002
【特許請求の範囲】
【請求項１】
相対向するガラス基板上に相対向して形成された行電極と列電極と、該電極上にそれぞれ形成された誘電体とを有し、入力画像データの１フィールド期間を分割した複数のサブフィールド毎に複数の行程を実施して階調表示をするプラズマディスプレイパネルの駆動方法において、
画像データに応じた壁電荷量を制御形成する放電行程の実施後、画像データに応じて放電強度を変え発行量を変える維持発光放電行程を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記画像データは、映像の平均信号レベルであることを特徴とする請求項１記載のプラズマディスプレイの駆動方法。
【請求項３】
前記壁電荷量を制御する放電が、走査ライン毎に配置された行電極と前記行電極と交差して配列された列電極の間で発生する放電とすることを特徴とする請求項１または２記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記列電極と行電極の間の放電終了後に前記行電極に印加する電圧と画素内で前記放電に寄与した行電極と対をなす行電極への供給電圧の差を、画像データに応じて変化させることにより壁電荷量を制御することを特徴とする請求項３記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記列電極と行電極の間の印加パルスの幅を、画像データに応じて変化させることにより壁電荷量を制御することを特徴とする請求項３記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記壁電荷量を制御する放電が、走査ライン毎に配置された一対の行電極の間に発生する放電とすることを特徴とする請求項１または２記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記一対の行電極間の放電終了後に前記一対の行電極に印加する電圧の差を、画像データに応じて変化させることにより壁電荷量を制御することを特徴とする請求項６記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記一対の行電極間の放電を発生させる放電パルスの幅、もしくは、放電パルスのタイミングを、画像データに応じて変化させることにより壁電荷量を制御することを特徴とする請求項６記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力画像データの１フィールド期間を分割した複数のサブフィールド毎に複数の行程を実施して階調表示をするプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
従来のプラズマディスプレイについて図８から図１１を用いて説明する。
プラズマディスプレイとしてＡＣ型プラズマディスプレイ（ＰＤＰ）が知られている。図８は、本発明のＡＣ型ＰＤＰの構造の一例を示す断面斜視図である。図９は、ＡＣ型ＰＤＰの画素と電極を示す説明図である。
【０００３】
このＡＣ型ＰＤＰは、前面ガラス基板５１にペアで形成された表示電極５２と、背面ガラス基板５３に形成されたアドレス電極５４とからなる２種類の電極を備え、図９のように前記２枚のガラス板上にマトリックス配置して各交点からなる個々の表示ドット５５を形成している。前面ガラス基板側の表示電極５２は、蒸着したＩＴＯなどの透明導電膜をストライプ状にエッチングして形成している。また、表示電極５２の上にコンデンサとして機能する誘電体層５６が形成され、さらにその上にＭｇＯからなる保護膜が形成されている。一方、アドレス電極５４とアドレス電極５４の間には、厚膜印刷によってストライプ状の隔壁５７を設け、各表示ドットを分離独立させている。
【０００４】
また、蛍光体５８はアドレス電極上に形成された誘電体層５９の上と隔壁５７の側面に塗布されており、隔壁５７上に形成された蛍光体５８と前面ガラス基板５１とで囲まれた放電空間６０の内側にはＸｅを含む不活性ガスの混合ガスが封入されている。表示はペアになっている表示電極５２間にＡＣ電圧を印加することによって行い、表示するセルの選択は任意のアドレス電極５４と表示電極５２との間に電圧を印加し、これらの電極の交点に発生する放電により行う。その際、Ｘｅの放電により発生する真空紫外線の中で、主に波長１４７ｎｍの励起光により蛍光体を発光させている。
【０００５】
ここで、図８に示すように、１対の表示電極５２は、一方をＸ電極５２ｘ、もう一方をＹ電極５２ｙと呼ぶ。図９に示すように、Ｘ電極５２ｘは、電極Ｘ１，Ｘ２，Ｘ３，…，Ｘｎからなり、Ｙ電極５２ｙは、電極Ｙ１，Ｙ２，Ｙ３，…，Ｙｎからなる。
【０００６】
図１０は、上記本発明のプラズマディスプレイの１フィールド表示期間での駆動フォーマットを示す図である。図１０に示されるように、例えば、１フィールド期間はサブフィールドＳＦ１〜ＳＦ４なる４つのサブフィールドに分割されており、各サブフィールドにおいて、リセット行程Ｒｃ、アドレス行程Ｗｃ、維持発光行程Ｉｃが夫々実行される。
【０００７】
図１１は、これらの各行程を実施する際にＰＤＰの列電極であるアドレス電極５４及び行電極である表示電極５２に印加する各種駆動パルスの印加タイミングを示す図である。
先ず、リセット行程Ｒｃにおいて、Ｘ１〜Ｘｎ電極、Ｙ１〜Ｙｎ電極に図１１のリセット行程Ｒｃのパルスを印加する。この際の印加パルスは、常に一定のタイミングのパルスである。すなわち、Ｘ電極５２ｘには、電圧（＋Ｖｘ）、パルス幅Ｔ１のパルスを、Ｙ電極５２ｙには、電圧（−Ｖｙ）、パルス幅Ｔ２のパルスを印加する。ここで、パルス幅Ｔ１，Ｔ２は、一定である。
【０００８】
図１１のリセット行程においては、パルスがＸ、Ｙ電極５２ｘ、５２ｙに印加された直後に、Ｘ，Ｙ電極間でＡＣ放電が発生する。放電は、１μｓｅｃ以下の時間で終了する。放電後もＹ電極５２ｙの電位は−Ｖｙにホールドされる。そのため、Ｘ電極上の誘電体５６には、Ｘ電極５２ｘよりも−（１／２）Ｖｙ低い壁電荷が形成され、Ｙ電極上の誘電体５９には、Ｙ電極５２ｙよりも＋（１／２）Ｖｙ高い壁電荷が形成される。
【０００９】
その後、維持発光行程Ｉｃで発光させない場合には、アドレス行程Ｗｃで選択画素に放電を発生させ、且つアドレス電極５４とＹ電極５２ｙのパルスを同期させるようアドレス電極５４に電圧Ｖａなるパルスを発生させる。アドレス行程Ｗｃにおいて、Ｙ電極のパルスＶｙｗは、電極Ｙ１〜Ｙｎに対し常に一定間隔で印加される。上記パルスＶａとパルスＶｙｗによる選択画素のＹ電極５２ｙとアドレス電極５４間で放電が発生する。放電は非常に短い時間で終了するＡＣ放電である。放電後直ちにアドレス電極５４、Ｙ電極５２ｙの電位は基準電位に制御する。そのため、先のリセット行程でＹ電極５２ｙに形成された壁電荷は消失し、０Ｖ（基準電位）となる。そのため続く維持発光放電期間ＩｃでＸ，Ｙ電極間に図１１の放電パルスを印加しても放電せず、画素毎に発光量を制御できる。
【００１０】
前述のアドレス行程Ｗｃで選択放電させない画素では、リセット行程Ｒｃで形成した壁電荷（１／２）Ｖｙと維持発光行程での印加電圧Ｖｙの絶対値合計が放電の発生する電圧を超えるよう設定することにより維持発光放電することとなる。このような行程を画素データに応じて各サブフィールドで繰り返す。
【００１１】
すなわち、上記従来のＰＤＰにおいては、選択画素は、リセット行程で形成する画素データによらない一定量の壁電荷と、画素データによらない一定量の維持発光行程の印加電圧の合計の電圧による放電の有無及び維持発光放電回数で画素データの階調表示を行う。平均信号レベルに応じて輝度を制御するいわゆるＡＢＬ（Ａｕｔｏ　Ｂｒｉｇｈｔｎｅｓｓ　Ｌｅｖｅｌ）制御を行う場合には、平均信号レベルに応じて各サブフィールドの発光回数比、発光回数を変えることにより消費電力に制限を加える。この際、各サブフィールドの維持発光放電回数の設定は、あらかじめＲＡＭ等に記憶させたテーブルデータを平均信号レベルに応じて制御回路に読み込むことにより行う。
【００１２】
【発明が解決しようとする課題】
上記従来技術の問題点について以下説明を行う。
上記従来の技術においては、発光のための維持発光放電行程では、放電する時としないとき、及び放電の回数によって輝度を変える制御を行っている。すなわち、放電有無で制御する、いわゆる、２値制御となっている。そのため、輝度制御のための変数が少なく、階調制御、ＡＢＬ制御、動画擬似輪郭対策等の各種制御が非常な複雑な信号処理によりなされる。また、膨大なデータをＲＡＭ等にルックアップテーブルとして記憶させておく必要がある。この場合、回路コストの増加が生じる。また、ＡＢＬ制御により輝度を徐々に変化させる場合に階段状の変化となり輝度変化が不自然なものとなる、などの問題が生じる。
【００１３】
本発明は、上記課題を解決すべく、プラズマディスプレイの階調表示能力を拡大し、表示品質を飛躍的に改善することを可能とし、また、ＡＢＬ制御を安価にスムーズに行って、コストを損なうことなく画質改善を行うことができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、相対向するガラス基板上に相対向して形成された行電極と列電極と、該電極上にそれぞれ形成された誘電体とを有し、入力画像データの１フィールド期間を分割した複数のサブフィールド毎に複数の行程を実施して階調表示をするプラズマディスプレイパネルの駆動方法において、
画像データに応じた壁電荷量を制御形成する放電行程の実施後、画像データに応じて放電強度を変え発行量を変える維持発光放電行程を行うことを特徴とする。
ここで、前記画像データは、映像の平均信号レベルであることが望ましい。
【００１５】
また、本発明に係るプラズマディスプレイパネルの駆動方法は、前記壁電荷量を制御する放電が、走査ライン毎に配置された行電極と前記行電極と交差して配列された列電極の間で発生する放電とする。
ここで、前記列電極と行電極の間の放電終了後に前記行電極に印加する電圧と画素内で前記放電に寄与した行電極と対をなす行電極への供給電圧の差を、画像データに応じて変化させることにより壁電荷量を制御してもよいし、また、前記列電極と行電極の間の印加パルスの幅を、画像データに応じて変化させることにより壁電荷量を制御してもよい。
【００１６】
また、本発明に係るプラズマディスプレイパネルの駆動方法は、前記壁電荷量を制御する放電が、走査ライン毎に配置された一対の行電極の間に発生する放電とすることを特徴とする。
ここで、前記一対の行電極間の放電終了後に前記一対の行電極に印加する電圧の差を、画像データに応じて変化させることにより壁電荷量を制御してもよいし、前記一対の行電極間の放電を発生させる放電パルスの幅、もしくは、放電パルスのタイミングを、画像データに応じて変化させることにより壁電荷量を制御してもよい。
【００１７】
本発明によれば、輝度制御は、放電する時としないとき、及び放電の回数によって輝度を変える制御に加えて、放電強度を変えることにより紫外線量を変え蛍光体発光量を変えるという制御が可能となる。すなわち、本発明によれば、従来の２値制御から、３値制御と、放電発光の制御変数が増加する。そのため、輝度制御のための変数が多くなり、階調制御、ＡＢＬ制御、動画擬似輪郭対策等の各種制御を非常にスムーズに行うことが可能となる。それにより、表示画像品位が向上する。また、信号補正回路規模が低下し良好な特性を有するＰＤＰ低コストで製品化することが可能となる。
【００１８】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
本発明のプラズマディスプレイの構成は、従来の技術で説明した図８及び図９の構成と同じであり、また１フィールド表示期間での駆動フォーマットも図１０と同じなので、詳しい説明は省略する。
【００１９】
図１は、本発明のＡＣ型ＰＤＰの一例を示すブロック図である。
このＰＤＰは、制御部１０と、アドレス電極ドライバー２０と、Ｘ，Ｙ電極ドライバー３０を備えている。映像信号を入力された制御部１０が、映像信号に基づいて、階調表示を行うための制御信号をアドレス電極ドライバー２０と、Ｘ，Ｙ電極ドライバー３０に送出し、アドレス電極ドライバー２０と、Ｘ，Ｙ電極ドライバー３０がアドレス電極とＸ，Ｙ電極に駆動信号を送る。
【００２０】
ここで、制御部１０は、映像信号からその平均信号レベルを検出する平均信号レベル検出手段１１と、アドレス電極制御部１２と、Ｘ，Ｙ電極制御部１３とから構成されている。そして、アドレス電極制御部１２は、アドレス行程での誘電体５９における壁電荷制御を行う壁電荷制御手段１４と、アドレス電極ドライバー２０に制御信号を送るデータ制御手段１５とを備える。また、Ｘ，Ｙ電極制御部１３は、リセット行程での誘電体５６における壁電荷制御を行う壁電荷制御手段１８と、維持放電行程におけるパルス数を制御するパルス数制御手段１６と、Ｘ，Ｙ電極制御部１３に制御信号を送るデータ制御手段１７とを備える。
【００２１】
この制御部１０の動作について説明する。
制御部１０に入力された映像信号を、平均信号レベル検出手段１１に入力し、映像信号の平均信号レベルを検出する。そして、平均信号レベルをＸ，Ｙ電極制御部１３のＸ，Ｙ電極データ制御手段１７に入力する。Ｘ，Ｙ電極データ制御手段１７は、平均信号レベルを壁電荷制御手段１８に送り、リセット行程での壁電荷を制御する信号を生成させる。この制御信号に基づいてＸ，Ｙ電極データ制御手段１７はＸ，Ｙ電極ドライバー３０を制御してＸ，Ｙ電極５２にパルスを印加させる。
【００２２】
次に、アドレス電極データ制御手段１５は、平均信号レベルを壁電荷制御手段１４に送り、アドレス行程での壁電荷を制御する信号を生成させる。この制御信号に基づいてアドレス電極データ制御手段１５はアドレス電極ドライバー２０を制御してアドレス電極５４にパルスを印加させる。
【００２３】
次に、Ｘ，Ｙ電極データ制御手段１７は、平均信号レベルを維持放電パルス数制御手段１６に送り、維持放電行程でのパルス数を制御する信号を生成させる。この制御信号に基づいてＸ，Ｙ電極データ制御手段１７はＸ，Ｙ電極ドライバー３０を制御してＸ，Ｙ電極５２にパルスを印加させる。
【００２４】
以下に、本発明のＰＤＰの駆動制御例について説明する。
【００２５】
＜第１の駆動制御例＞
図２は、第１の駆動制御例におけるＰＤＰのアドレス電極、Ｘ電極、Ｙ電極に印加する各種駆動パルスの印加タイミングを示す図である。
図３は、リセット行程におけるＹ電極に印加するリセットパルスとＸ電極に印加するリセットパルスとの幅の差Ｔに対する壁電荷量を示す特性図である。
これらの各行程を実施する際にＰＤＰの列電極５４及び行電極５２に印加する各種駆動パルスの印加タイミングを示す図である。
【００２６】
先ず、リセット行程Ｒｃにおいて、Ｘ、Ｙ電極ドライバーは、Ｘ１〜Ｘｎ電極、Ｙ１〜Ｙｎ電極に図２のリセット行程Ｒｃのパルスを印加する。図２のリセット行程の一例は、Ｙ１〜Ｙｎ電極に印加するリセットパルスの幅とＸ１〜Ｘｎ電極に印加するリセットパルスの幅の差Ｔを変えることにより、壁電荷量を制御する場合の例である。
【００２７】
図２、図３を用いて、壁電荷制御方法について説明を行う。
すなわち、Ｘ，Ｙ電極ドライバー３０は、リセット行程で映像信号の平均信号レベルに応じて壁電荷制御手段１８が生成した制御信号に基づき、図２に示すリセット行程Ｒｃにおいて、先ずＸ電極５２ｘには電圧（＋Ｖｘ）、パルス幅Ｔｘのパルスと、Ｙ電極５２ｙには電圧（−Ｖｙ）、パルス幅Ｔｙのパルスをほぼ同時に印加する。ここでＶｘとＶｙの合計となる電位差は、放電発生電圧よりも十分高くなるよう設定する。
【００２８】
上記２つのパルスが印加された瞬間、Ｘ電極５２ｘとＹ電極５２ｙの間に放電が発生する。この放電はＡＣ放電で、放電により発生した電荷により上記Ｘ，Ｙ電極上の誘電体表面５６の電位差を打ち消すように充電され、電位差が放電発生電圧以下となると放電は停止する。
【００２９】
一例として、図８におけるＰＤＰにおいて、Ｘ，Ｙ電極上の誘電体厚みが共に１０〜５０μｍ、封入ガスがＮｅ−Ｘｅ混合ガス、圧力４００Ｔｏｒｒ、上記Ｖｘ＝２００Ｖ，−Ｖｙ＝−２００Ｖの時について具体的数値をあげ説明する。この場合、放電が発生する電位差は２５０Ｖである。そのため、Ｖｘ，−Ｖｙの合計の電位差４００Ｖが印加されると、瞬時に放電が発生する。
【００３０】
放電発生後、放電により発生した電荷はＸ，Ｙ電極上の誘電体表面電位差を打ち消すように充電され、電位差が２５０Ｖ以下となると放電は停止する。この充電時間は１００ｎｓｅｃ程度の非常に短い時間である。放電が停止しても放電により生成されたイオン、電子の電荷、及び、メタステイブルに励起された原子は長い時間存在する。本発明者の研究によれば、Ｎｅ−Ｘｅのガスにおいては、約１０〜１００μｓｅｃ存在することがわかっている。
【００３１】
また、この存在時間はガス圧力上昇及び、Ｘｅの分圧上昇により低下する。さらに、パネル構造が一定の場合、ガス圧あるいは、Ｘｅ分圧によりほぼ決まった値となる。上記説明のＮｅ−Ｘｅ４００Ｔｏｒｒの場合、この放電電荷存在時間は約５０μｓｅｃである。すなわち、放電終了後５０μｓｅｃの間は、誘電体表面電位を書き換える放電電荷が存在することになる。
【００３２】
本発明においては、この放電現象特有の物理現象を利用し、上記誘電体表面電位の制御を行うものである。第１の駆動制御例として、図２のように、Ｙ電極に印加するリセットパルス幅Ｔｙを１００μｓｅｃに固定し、Ｘ電極に印加するリセットパルスの幅Ｔｘを変える場合について説明する。
なお、電圧Ｖｘ，Ｖｙはともに２００Ｖとし、電源回路における電圧出力数増加を抑制するようにしている。
【００３３】
図２のように、電荷制御手段１８で生成された制御信号に基づいてＸ、Ｙデータ制御手段が制御するＸ，Ｙ電極ドライバー３０により、Ｘ，Ｙ電極５２にリセットパルスがそれぞれ２００Ｖ印加されると、電位差４００Ｖにより、まず瞬時に放電が発生する。その後１００ｎｓｅｃ程度で放電は終了する。放電終了後のＸ，Ｙ電極上の誘電体表面電位差は、前記放電を発生させる最小電圧２５０Ｖである。その後、Ｘ，Ｙ電極共に２００Ｖ，−２００Ｖを印加しつづけると、残存荷電粒子により、Ｘ，Ｙ電極上の誘電体表面電位差を０Ｖとするよう書き込みがなされる。その後、放電により発生した荷電粒子残存期間内にＸ電極電位を０Ｖとすると、再度Ｘ，Ｙ電極上の誘電体表面電位差が変化する。
【００３４】
残存荷電粒子はこの電位差を０Ｖとすべく再度誘電体表面への書き込みを行う。残存荷電粒子密度が非常に高い状態すなわち、放電終了後すぐにＸ電極を０Ｖとすると、Ｘ電極５２ｘと誘電体表面電位の差は、たとえば−１／２Ｖｙ（Ｖ）と、Ｘ電極電位よりも低い壁電荷が書き込まれることになる。同時に、Ｙ電極５２ｙと誘電体表面電位の差は、たとえば＋１／２Ｖｙ（Ｖ）と、Ｙ電極電位よりも低い壁電荷が書き込まれることになる。この状態は、図３のＡ部分に相当する。
【００３５】
本発明においては、このようなメカニズムによる誘電体表面への壁電荷形成をさらに積極的に制御する。すなわち、本発明者の研究によれば、Ｘパルス幅Ｔｘを変えた時のＴと、Ｙ電極上の誘電体表面に形成される壁電荷は、図３のようになる。これは、放電により形成された荷電粒子が時間と共に指数関数的に減少するため、誘電体表面電位書き換え速度が放電発生からの時間により変化するためである。このプロセスで形成された壁電位（壁電荷）は、次のプロセスでの維持発光放電発生時に印加される電圧と、壁電荷による電位の合計が放電発生電圧以上であれば維持発光放電を発生させることができる。この際の電位差は本発明の壁電荷量制御により任意に制御できる。すなわち、強い放電を発生させる場合には、Ｘパルス幅Ｔｘを短く制御し、弱い放電を発生させる場合には、Ｘパルス幅Ｔｘを長く制御する。
【００３６】
このように放電の強弱を、維持発光放電の前に配置する壁電荷制御プロセスにより自由に行うことができる。このように、維持発光放電強度を任意に制御することにより、維持放電回数が同じ場合でも画素の発光輝度を変えることが可能となる。
【００３７】
＜第２の駆動制御方法＞
次に、維持発光放電前に配置する壁電荷制御方法の第２の駆動制御方法の制御例について図４、図５を用いて説明する。
図４に示すリセット行程Ｒｃでは、先ずＸ電極５２ｘには（＋Ｖｘ）、Ｙ電極５２ｙには（−Ｖｙ）なる電圧がほぼ同時に印加する。ここでＶｘとＶｙの合計は、放電発生電圧よりも十分高くなるよう設定する。上記２つのパルスが印加された瞬間、Ｘ電極５２ｘとＹ電極５２ｙの間に放電が発生する。この放電はＡＣ放電で、放電により発生した電荷により上記Ｘ，Ｙ電極上の誘電体表面電位差を打ち消すように充電され、電位差が放電発生電圧以下となると放電は停止する。
【００３８】
一例として、図８におけるＰＤＰにおいて、Ｘ，Ｙ電極上の誘電体厚みが共に１０〜５０μｍ、封入ガスがＮｅ−Ｘｅ混合ガス、圧力４００Ｔｏｒｒ、上記Ｖｘ＝２００Ｖ，−Ｖｙ＝−２００Ｖの時について具体的数値をあげ説明する。
この場合放電が発生する電位差は２５０Ｖである。そのため、Ｖｘ，−Ｖｙの合計の電位差４００Ｖが印加されると、瞬時に放電が発生する。放電発生後、放電により発生した電荷はＸ，Ｙ電極上の誘電体表面電位差を打ち消すように充電され、電位差が２５０Ｖ以下となると放電は停止する。この充電時間は１００ｎｓｅｃ程度の非常に短い時間である。放電が停止しても放電により生成されたイオン、電子の電荷、及び、メタステイブルに励起された原子は長い時間存在する。本発明者の研究によれば、Ｎｅ−Ｘｅのガスにおいては、約１０〜１００μｓｅｃ存在することがわかっている。
【００３９】
また、この存在時間はガス圧力上昇及び、Ｘｅの分圧上昇により低下する。さらに、パネル構造が一定の場合、ガス圧あるいは、Ｘｅ分圧によりほぼ決まった値となる。上記説明のＮｅ−Ｘｅ４００Ｔｏｒｒの場合、この放電電荷存在時間は約５０μｓｅｃである。すなわち、放電終了後５０μｓｅｃの間は、誘電体表面電位を書き換える放電電荷が存在することになる。
【００４０】
本発明においては、この放電現象特有の物理現象を利用し、上記誘電体表面電位の制御を行うものである。一例として、図４のように、Ｙ電極５２ｙに印加するリセットパルス幅Ｔｙを１００μｓｅｃに固定し、Ｘ電極に印可するＶｘなる電圧のパルス幅を４μｓｅｃとし、その後印加されつづける電圧の大きさＶｘ０を変える場合について説明する。なお、電圧Ｖｘ，Ｖｙはともに２００Ｖである。
【００４１】
図４、図５のようにＸ，Ｙ電極にリセットパルスそれぞれ２００Ｖが印加されると、電位差４００Ｖにより、まず瞬時に放電が発生する。その後１００ｎｓｅｃ程度で放電は終了する。放電終了直後のＸ，Ｙ電極上の誘電体表面電位差は、前記放電を発生させる最小電圧２５０Ｖである。その後、Ｘ，Ｙ電極共に２００Ｖ，−２００Ｖを印加しつづけると、残存荷電粒子により、Ｘ，Ｙ電極上の誘電体表面電位差を０Ｖとするよう書き込みがなされる。その後、放電により発生した荷電粒子残存期間内にＸ電極電位をＶｘ０（Ｖ）とすると、再度Ｘ，Ｙ電極上の誘電体表面電位差が変化する。残存荷電粒子はこの電位差を０Ｖとすべく再度誘電体表面への書き込みを行う。
【００４２】
残存荷電粒子密度が非常に高い状態すなわち、放電終了後すぐにＸ電極５２ｘをＶｘ０（Ｖ）とすると、Ｘ電極５２ｘと誘電体表面電位の差は、たとえば−１／２（Ｖｙ＋Ｖｘ０）と、Ｘ電極電位よりも低い壁電荷が書き込まれることになる。同様に、Ｙ電極５２ｙと誘電体表面電位の差は、たとえば＋１／２（Ｖｙ＋Ｖｘ０）と、Ｙ電極電位よりも低い壁電荷が書き込まれることになる。映像信号の平均信号レベルに応じてＶｘ０の値を変えると、この壁電荷量は図５のように変化する。このように、前記Ｖｘ，Ｖｙによる放電直後に、Ｘ，Ｙ電極間の電位差を変えることにより放電を発生させずに任意の値に壁電荷を制御することができる。
【００４３】
＜第３の駆動制御方法＞
次に、維持発光放電行程の前のアドレス行程内で壁電荷量を制御する方法について図６、図７を用いて説明する。
先ず、リセット行程Ｒｃにおいて、Ｘ１〜Ｘｎ電極、Ｙ１〜Ｙｎ電極に図８のリセット行程Ｒｃのパルスを印加する。この際の印加パルスは、常に一定のタイミングのパルスである。図６のリセット行程においては、Ｘ，Ｙ電極間でまず、パルスが印加された直後にＡＣ放電が発生する。放電は、１μｓｅｃ以下の時間で終了する。放電後もＹ電極の電位は−Ｖｙにホールドされる。そのため、Ｘ電極上の誘電体には、Ｘ電極よりも−（１／２）Ｖｙ低い壁電荷が形成され、Ｙ電極上の誘電体には、Ｙ電極よりも＋（１／２）Ｖｙ高い壁電荷が形成される。
【００４４】
その後、壁電荷制御手段１４の制御信号によりアドレス電極データ制御手段１５がアドレス電極ドライバーを制御して、アドレス行程Ｗｃで選択画素に放電が発生するようアドレス電極とＹ電極のパルスを同期させるようアドレス電極に電圧Ｖａなるパルスを発生させる。アドレス行程ＷｃにおいてＹ電極のパルスＶｙｗは、Ｙ０〜Ｙｎで常に一定間隔でパルスＶｙｗを印加する。上記ＶａとＶｙｗによる選択画素のＹ電極とアドレス電極間で放電が発生する。放電は非常に短い時間で終了するＡＣ放電である。放電後直ちにアドレス電極、Ｙ電極の電位は基準電位に制御する。そのため、先のリセット行程でＹ電極に形成された壁電荷は消失し、０Ｖ（基準電位）となる。そのため続く維持発光放電期間ＩｃでＸ，Ｙ電極間に図６の放電パルスを印加しても放電せず画素毎に発光量を制御できる。
【００４５】
さらに、本発明においては、アドレス電極とＹ電極の間で選択放電を発生させた直後に、画素データ（平均信号レベル）に応じて、たとえば図６のような逆方向の電位Ｖｃ，幅ｔのパルスをアドレス電極に印加する。これにより、Ｙ電極上の誘電体表面電位は、電荷の書き換えが発生する、この際に形成される壁電位の量は、前記逆方向のパルスの幅及び電位により制御することができる。この壁電荷制御パルス印加による放電は発生しない。前記アドレス電極５４とＹ電極５２ｙ間の放電による残留電荷により壁電荷を形成するものである。
【００４６】
上記プロセスによる壁電荷量とＶｃ，ｔの関係を図７に示す。図７のように、Ｖｃを大きくするほど、あるいは、ｔを長くするほどＹ電極上の誘電体表面には、Ｙ電極よりも高い電位となるよう壁電荷が形成される。たとえば、Ｖａ＝１００Ｖ，Ｖｙｗ＝１００Ｖ，Ｖｃ＝０〜−１００Ｖで制御する。また、ｔは、ｔ＝１〜５μｓｅｃで画素データに応じて制御する。これにより、各画素で壁電荷をなしの状態から任意の残存量まで制御することができ、それに続く維持発光放電の放電有無、放電の強弱を制御することができる。
【００４７】
【発明の効果】
本発明により、プラズマディスプレイの階調表示能力を飛躍的に拡大することが可能となり、表示品質を飛躍的に改善することが可能となる。また、ＡＢＬ制御を安価にスムーズに行うことが可能となり、コストを損なうことなく画質改善を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明のＡＣ型ＰＤＰの一例を示すブロック図である。
【図２】第１の駆動制御例におけるＰＤＰのアドレス電極、Ｘ電極、Ｙ電極に印加する各種駆動パルスの印加タイミングを示す図である。
【図３】リセット行程におけるＹ電極に印加するリセットパルスとＸ電極に印加するリセットパルスとの幅の差Ｔに対する壁電荷量を示す特性図である。
【図４】第２の駆動制御例におけるＰＤＰのアドレス電極、Ｘ電極、Ｙ電極に印加する各種駆動パルスの印加タイミングを示す図である。
【図５】リセット行程におけるＸ電極に印加するリセットパルスのＶｘ０に対する壁電荷量を示す特性図である。
【図６】第３の駆動制御例におけるＰＤＰのアドレス電極、Ｘ電極、Ｙ電極に印加する各種駆動パルスの印加タイミングを示す図である。
【図７】アドレス行程におけるアドレス電極に印加するパルスの電位Ｖｃと幅ｔに対する壁電荷量を示す特性図である。
【図８】従来のＡＣ型ＰＤＰの構造を示す斜視図である。
【図９】従来のＡＣ型ＰＤＰの画素を示す図である。
【図１０】従来の駆動フォーマットを示す図である。
【図１１】従来の駆動パルス波形を示す図である。
【符号の説明】
１０　制御部
１１　平均信号レベル検出手段
１２　アドレス電極制御部
１３　電極制御部
１４　アドレス行程での壁電荷制御手段
１５　アドレス電極データ制御手段
１６　維持放電パルス数制御手段
１７　Ｘ，Ｙ電極データ制御手段
１８　リセット行程での壁電荷制御手段
２０　アドレス電極ドライバー
３０　Ｘ，Ｙ電極ドライバー
５１　前面ガラス基板
５２　表示電極（Ｘ，Ｙ電極）
５２ｘ　Ｘ電極
５２ｙ　Ｙ電極
５３　背面ガラス基板
５４　アドレス電極
５５　表示ドット
５６　誘電体層
５７　隔壁
５８　蛍光体
５９　誘電体
６０　放電空間
【図１】
2004012989.tif 000003
【図２】
2004012989.tif 000004
【図３】
2004012989.tif 000005
【図４】
2004012989.tif 000006
【図５】
2004012989.tif 000007
【図６】
2004012989.tif 000008
【図７】
2004012989.tif 000009
【図８】
2004012989.tif 000010
【図９】
2004012989.tif 000011
【図１０】
2004012989.tif 000012
【図１１】
2004012989.tif 000013