(57)【要約】【課題】カットオフ周波数を大きくでき、直線位相ＦＩＲフィルタが容易に設計可能であり、また、タップ数を少なくでき、メモリ容量を削減できるサンプリングレート変換装置およびその方法、並びに、オーディオ装置を提供する。【解決手段】前段のポリフェーズ分解による第１の変換部１１０と、後段の線形補間による第２の変換部１２０とを縦続接続して、２段階に分けたサンプリングレート変換を実現し、３２ｋＨｚから４４．１ｋＨｚへのサンプリングレートを所定の式変形（３２０／４４１）＝（３２０／４４０）・（４４０／４４１）＝（８／１１）・（４４０／４４１）を行い、前半の８／１１の部分を第１の変換部１１０におけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４０／４４１の部分は、第２の変換部１２０における線形補間で１サンプル減らす操作を行う。【選択図】      図１１
2004274624.tif 000002
【特許請求の範囲】
【請求項１】
ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、
ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、
上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、
上記第２の変換部は、
上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第２のアップサンプラと、
ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、
上記第２の積和演算器の出力信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む
サンプリングレート変換装置。
【請求項２】
上記第１の積和演算器または／および上記第２の積和演算器のＦＩＲフィルタは、
インパルス応答が有限時間長で表され、当該インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）に関連付けられているＦＩＲフィルタであって、
上記フィルタ係数が、通過させたい周波数点および／または上記プリフィルタの周波数応答に関連付けて、所望の特性に対して重みつき近似を行うことにより設定されている
請求項１記載のサンプリングレート変換装置。
【請求項３】
上記重みつき近似は、任意の周波数点を通過し、および／またはプリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて、所望の特性に対して行う
請求項２記載のサンプリングレート変換装置。
【請求項４】
ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含み、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う複数の第１の積和演算器と、
対応する上記第１の積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする複数の第１のアップサンプラと、
上記複数の第１のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第１の加算手段と、
上記第１の加算手段による信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、
上記第２の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタで、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号に対して線形補間を行う複数の第２の積和演算器と、
対応する上記第２の積和演算器の出力信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする複数の第２のアップサンプラと、
上記複数の第２のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第２の加算手段と、
上記第２の加算手段による信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む
サンプリングレート変換装置。
【請求項５】
上記第１の積和演算器または／および上記第２の積和演算器のＦＩＲフィルタは、
インパルス応答が有限時間長で表され、当該インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）に関連付けられているＦＩＲフィルタであって、
上記フィルタ係数が、通過させたい周波数点および／または上記プリフィルタの周波数応答に関連付けて、所望の特性に対して重みつき近似を行うことにより設定されている
請求項４記載のサンプリングレート変換装置。
【請求項６】
上記重みつき近似は、任意の周波数点を通過し、および／またはプリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて、所望の特性に対して行う
請求項５記載のサンプリングレート変換装置。
【請求項７】
ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、
出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、
上記第２の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、
出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む
サンプリングレート変換装置。
【請求項８】
上記第１のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ１、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１とすると、ＣｏｅｆＯｆｆｓｅｔ１＝  ＣｏｅｆＣｏｕｎｔ１％Ｕｐ、ＩｎｐｕｔＯｆｆｓｅｔ１  ＝  ＣｏｅｆＣｏｕｎｔ１／Ｕｐ、ＣｏｅｆＣｏｕｎｔ１＋＝  Ｄｏｗｎ  なる関係を満足する
請求項７記載のサンプリングレート変換装置。
【請求項９】
上記第２のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ２、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２とすると、ＣｏｅｆＯｆｆｓｅｔ２＝  ＣｏｅｆＣｏｕｎｔ２％４４０  、ＩｎｐｕｔＯｆｆｓｅｔ１  ＝  ＣｏｅｆＣｏｕｎｔ１／４４０  、ＣｏｅｆＣｏｕｎｔ１＋＝４４１  なる関係を満足する
請求項７記載のサンプリングレート変換装置。
【請求項１０】
上記第１のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ１、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１とすると、ＣｏｅｆＯｆｆｓｅｔ１＝  ＣｏｅｆＣｏｕｎｔ１％Ｕｐ、ＩｎｐｕｔＯｆｆｓｅｔ１  ＝  ＣｏｅｆＣｏｕｎｔ１／Ｕｐ、ＣｏｅｆＣｏｕｎｔ１＋＝  Ｄｏｗｎ  なる関係を満足し、
上記第２のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ２、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２とすると、ＣｏｅｆＯｆｆｓｅｔ２＝  ＣｏｅｆＣｏｕｎｔ２％４４０  、ＩｎｐｕｔＯｆｆｓｅｔ２  ＝  ＣｏｅｆＣｏｕｎｔ２／４４０、ＣｏｅｆＣｏｕｎｔ２＋＝４４１  なる関係を満足する
請求項７記載のサンプリングレート変換装置。
【請求項１１】
上記第１の積和演算器または／および上記第２の積和演算器のＦＩＲフィルタは、
インパルス応答が有限時間長で表され、当該インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）に関連付けられているＦＩＲフィルタであって、
上記フィルタ係数が、通過させたい周波数点および／または上記プリフィルタの周波数応答に関連付けて、所望の特性に対して重みつき近似を行うことにより設定されている
請求項７記載のサンプリングレート変換装置。
【請求項１２】
上記重みつき近似は、任意の周波数点を通過し、および／またはプリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて、所望の特性に対して行う
請求項１１記載のサンプリングレート変換装置。
【請求項１３】
ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、
ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、
上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、
上記第２の変換部は、
上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第２のアップサンプラと、
ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、
上記第２の積和演算器の出力信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む
サンプリングレート変換装置。
【請求項１４】
上記第１の積和演算器または／および上記第２の積和演算器のＦＩＲフィルタは、
インパルス応答が有限時間長で表され、当該インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）に関連付けられているＦＩＲフィルタであって、
上記フィルタ係数が、通過させたい周波数点および／または上記プリフィルタの周波数応答に関連付けて、所望の特性に対して重みつき近似を行うことにより設定されている
請求項１３記載のサンプリングレート変換装置。
【請求項１５】
上記重みつき近似は、任意の周波数点を通過し、および／またはプリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて、所望の特性に対して行う
請求項１４記載のサンプリングレート変換装置。
【請求項１６】
ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含み、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う複数の第１の積和演算器と、
対応する上記第１の積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする複数の第１のアップサンプラと、
上記複数の第１のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第１の加算手段と、
上記第１の加算手段による信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、
上記第２の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタで、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号に対して線形補間を行う複数の第２の積和演算器と、
対応する上記第１の積和演算器の出力信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする複数の第２のアップサンプラと、
上記複数の第２のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第２の加算手段と、
上記第２の加算手段による信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む
サンプリングレート変換装置。
【請求項１７】
上記第１の積和演算器または／および上記第２の積和演算器のＦＩＲフィルタは、
インパルス応答が有限時間長で表され、当該インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）に関連付けられているＦＩＲフィルタであって、
上記フィルタ係数が、通過させたい周波数点および／または上記プリフィルタの周波数応答に関連付けて、所望の特性に対して重みつき近似を行うことにより設定されている
請求項１６記載のサンプリングレート変換装置。
【請求項１８】
上記重みつき近似は、任意の周波数点を通過し、および／またはプリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて、所望の特性に対して行う
請求項１７記載のサンプリングレート変換装置。
【請求項１９】
ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、
出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、
上記第２の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、
出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む
サンプリングレート変換装置。
【請求項２０】
上記第１のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ１、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１とすると、ＣｏｅｆＯｆｆｓｅｔ１＝  ＣｏｅｆＣｏｕｎｔ１％Ｕｐ、ＩｎｐｕｔＯｆｆｓｅｔ１  ＝  ＣｏｅｆＣｏｕｎｔ１／Ｕｐ、ＣｏｅｆＣｏｕｎｔ１＋＝  Ｄｏｗｎ  なる関係を満足する
請求項１９記載のサンプリングレート変換装置。
【請求項２１】
上記第２のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ２、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２とすると、ＣｏｅｆＯｆｆｓｅｔ２＝  ＣｏｅｆＣｏｕｎｔ２％４４１  、ＩｎｐｕｔＯｆｆｓｅｔ２  ＝  ＣｏｅｆＣｏｕｎｔ２／４４１  、ＣｏｅｆＣｏｕｎｔ２＋＝４４０  なる関係を満足する
請求項１９記載のサンプリングレート変換装置。
【請求項２２】
上記第１のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ１、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１とすると、ＣｏｅｆＯｆｆｓｅｔ１＝  ＣｏｅｆＣｏｕｎｔ１％Ｕｐ、ＩｎｐｕｔＯｆｆｓｅｔ１  ＝  ＣｏｅｆＣｏｕｎｔ１／Ｕｐ、ＣｏｅｆＣｏｕｎｔ１＋＝  Ｄｏｗｎ  なる関係を満足し、
上記第２のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ２、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２とすると、ＣｏｅｆＯｆｆｓｅｔ２＝  ＣｏｅｆＣｏｕｎｔ２％４４１  、ＩｎｐｕｔＯｆｆｓｅｔ１  ＝  ＣｏｅｆＣｏｕｎｔ１／４４１、ＣｏｅｆＣｏｕｎｔ１＋＝４４０  なる関係を満足する
請求項１９記載のサンプリングレート変換装置。
【請求項２３】
上記第１の積和演算器または／および上記第２の積和演算器のＦＩＲフィルタは、
インパルス応答が有限時間長で表され、当該インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）に関連付けられているＦＩＲフィルタであって、
上記フィルタ係数が、通過させたい周波数点および／または上記プリフィルタの周波数応答に関連付けて、所望の特性に対して重みつき近似を行うことにより設定されている
請求項１９記載のサンプリングレート変換装置。
【請求項２４】
上記重みつき近似は、任意の周波数点を通過し、および／またはプリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて、所望の特性に対して行う
請求項２３記載のサンプリングレート変換装置。
【請求項２５】
サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍する第１のステップと、
上記サンプリング周波数がＵ倍されたサンプル信号とＦＩＲフィルタとの畳み込み演算を行う第２のステップと、
上記畳み込み演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第３のステップと、
上記サンプリング周波数がＵ／Ｄ倍されたサンプル信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第４のステップと、
上記サンプリング周波数が４４０倍されたサンプル信号に対して線形補間を行う第５のステップと、
線形補間後のサンプル信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を生成する第６のステップと
を有するサンプリングレート変換方法。
【請求項２６】
所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含む複数の第１の積和演算器により、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う第１のステップと、
対応する上記積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第２のステップと、
上記サンプリング周波数がＵ倍された複数の信号の伝播時間を調整して全ての信号を加算した信号を生成する第３のステップと、
上記第３のステップによる信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第４のステップと、
所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタを含む複数の第２の積和演算器で、上記サンプリング周波数がＵ／Ｄ倍されサンプル信号に対して線形補間を行う第５のステップと、
対応する上記第２の積和演算器の出力信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第６のステップと、
上記第６のステップによるサンプル信号の伝播時間を調整して全ての信号を加算した信号を生成する第７のステップと、
上記第７のステップによる信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を生成する第８のステップと
を有するサンプリングレート変換方法。
【請求項２７】
出力サンプルに対応するポリフェーズフィルタの係数を選択する第１のステップと、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプル信号を生成する第２のステップと、
出力サンプルに対応するポリフェーズフィルタの係数を選択する第３のステップと、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、上記第２のステップによるサンプル信号に対して選択された係数のポリフェーズフィルタで線形補間を行い、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を生成する第４のステップと
を有するサンプリングレート変換方法。
【請求項２８】
サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍する第１のステップと、
上記サンプリング周波数がＵ倍されたサンプル信号とＦＩＲフィルタとの畳み込み演算を行う第２のステップと、
上記畳み込み演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第３のステップと、
上記サンプリング周波数がＵ／Ｄ倍されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第４のステップと、
上記サンプリング周波数が４４１倍されたサンプル信号に対して線形補間を行う第５のステップと、
線形補間後のサンプル信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を生成する第６のステップと
を有するサンプリングレート変換方法。
【請求項２９】
所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含む複数の第１の積和演算器により、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う第１のステップと、
対応する上記積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第２のステップと、
上記サンプリング周波数がＵ倍された複数の信号の伝播時間を調整して全ての信号を加算した信号を生成する第３のステップと、
上記第３のステップによる信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第４のステップと、
所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタを含む複数の第２の積和演算器で、上記サンプリング周波数がＵ／Ｄ倍されサンプル信号に対して線形補間を行う第５のステップと、
対応する上記第２の積和演算器の出力信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第６のステップと、
上記第６のステップによるサンプル信号の伝播時間を調整して全ての信号を加算した信号を生成する第７のステップと、
上記第７のステップによる信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を生成する第８のステップと
を有するサンプリングレート変換方法。
【請求項３０】
出力サンプルに対応するポリフェーズフィルタの係数を選択する第１のステップと、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプル信号を生成する第２のステップと、
出力サンプルに対応するポリフェーズフィルタの係数を選択する第３のステップと、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、上記第２のステップによるサンプル信号に対して選択された係数のポリフェーズフィルタで線形補間を行い、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を生成する第４のステップと
を有するサンプリングレート変換方法。
【請求項３１】
サンプリングレート変換装置を含むオーディオ装置であって、
上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、
ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、
上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、
上記第２の変換部は、
上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第２のアップサンプラと、
ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、
上記第２の積和演算器の出力信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む
オーディオ装置。
【請求項３２】
サンプリングレート変換装置を含むオーディオ装置であって、
上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含み、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う複数の第１の積和演算器と、
対応する上記第１の積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする複数の第１のアップサンプラと、
上記複数の第１のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第１の加算手段と、
上記第１の加算手段による信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、
上記第２の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタで、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号に対して線形補間を行う複数の第２の積和演算器と、
対応する上記第２の積和演算器の出力信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする複数の第２のアップサンプラと、
上記複数の第２のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第２の加算手段と、
上記第２の加算手段による信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む
オーディオ装置。
【請求項３３】
サンプリングレート変換装置を含むオーディオ装置であって、
上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、
出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、
上記第２の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、
出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む
オーディオ装置。
【請求項３４】
サンプリングレート変換装置を含むオーディオ装置であって、
上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、
ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、
上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、
上記第２の変換部は、
上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第２のアップサンプラと、
ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、
上記第２の積和演算器の出力信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む
オーディオ装置。
【請求項３５】
サンプリングレート変換装置を含むオーディオ装置であって、
上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、
ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、
上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、
上記第２の変換部は、
上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第２のアップサンプラと、
ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、
上記第２の積和演算器の出力信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む
オーディオ装置。
【請求項３６】
サンプリングレート変換装置を含むオーディオ装置であって、
上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、
上記第１の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、
出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、
上記第２の変換部は、
所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、
出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む
オーディオ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえば音声（オーディオ）のサンプリング周波数の変換に適用可能なサンプリングレート変換装置およびその方法、並びに、オーディオ装置に関するものである。
【０００２】
【従来の技術】
インターネットの普及とともに，オーディオのサンプリング周波数を変換したいという要求が高まっている。たとえば、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｋ）のサンプリング周波数４４．１ｋＨｚからＭＰ３の３２ｋＨｚに変換にするなどである。
【０００３】
４４．１ｋＨｚから３２ｋＨｚあるいは４８ｋＨｚへの、または、３２ｋＨｚあるいは４８ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換を行うサンプリングレート変換装置は、たとえば図１に示すようなアップサンプラＵとダウンサンプＤで実現できる。
【０００４】
図１は、サンプリングレート変換装置の構成例を示すブロック図である。
図１において、ＵおよびＤは互いに素な正整数であり、Ｈ（ｚ）はＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ；有限インパルス応答）フィルタの伝達関数を示している。また、上向きの矢印は各信号間に、（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングである。
【０００５】
サンプリングレート変換装置１０は、図１に示すように、入力端子１１、アップサンプラ１２、積和演算器１３、ダウンサンプラ１４、および出力端子１５を有している。
【０００６】
サンプリングレート変換装置１０は、アップサンプラ１２により入力端子１１から入力した信号のサンプリングレートをＵ倍に上げ、積和演算器１３のフィルタで帯域制限を行う。そして、最後にダウンサンプラ１４によりサンプリングレートを１／Ｄに下げる動作をする。
これにより、サンプリングレートをＵ／Ｄ倍に変換することができる。
【０００７】
図１のサンプリングレート変換装置１０は、ＦＩＲフィルタをＵ個にいわゆるポリフェーズ（Ｐｏｌｙｐｈａｓｅ）分解して、図２に示すようなポリフェーズ構成とすることができる。
ここで、まず、ポリフェーズ分解について説明する。
【０００８】
ポリフェーズ分解
サンプリングレート変換装置は、（Ｎ−１）次のＦＩＲフィルタ（伝達関数Ｈ（ｚ））を用いて帯域制限し、零点部分のサンプルを補間する。
【０００９】
【数１】
2004274624.tif 000003
【００１０】
このＦＩＲフィルタのカットオフ周波数ωＣ  は次のようになる。
【００１１】
【数２】
2004274624.tif 000004
【００１２】
図１の構成は、ポリフェーズ構成により図２のように等価表現することができる。式（１）のフィルタの伝達関数Ｈ（ｚ）とポリフェーズフィルタの伝達関数Ｒｉ（ｚ）は、次のような関係で表される。
【００１３】
【数３】
2004274624.tif 000005
【００１４】
【数４】
2004274624.tif 000006
【００１５】
ただし、ＮはＵの整数倍にするか、またはＮＵタップに足りない場合は０の係数が存在するとして計算する。
【００１６】
図２で示されるインタポレータの入出力関係は、ポリフェーズフィルタ（伝達関数Ｒｉ（ｚ））のインパルス応答をｒｉ（ｎ）と表すと、畳み込みとアップサンプラの処理により次のようになる。
【００１７】
【数５】
2004274624.tif 000007
【００１８】
ただし、ｋは整数であり、ｘｉ（ｍ）は次のようになる。
【００１９】
【数６】
2004274624.tif 000008
【００２０】
式（１）より、インタポレータは、ｍに対して周期Ｕの異なる入出力特性を持ち、周期的な時変性を持つことがわかる。
【００２１】
図２のサンプリングレート変換装置２０は、サンプリング周波数Ｆｓのサンプル信号が入力される入力端子２１、入力されたサンプルとポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う積和演算器２２−１〜２２−Ｕ、サンプル信号間に（Ｕ−１）の零点を挿入し，サンプリング周波数をＵ倍にするアップサンプラ２３−１〜２３−Ｕ、複数のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する遅延器２４−１〜２４−Ｕ−１  および加算器２５−１〜２５−Ｕ−１  、並びに、Ｄサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げるダウンサンプラ２６により構成される。
【００２２】
このサンプリングレート変換装置２０から出力されるｙ（ｍ）は、ダウンサンプラ２６の間引きＤで決まるサンプルのみが出力される。
【００２３】
図３にサンプリングレートを３２ｋＨｚから４４．１ｋＨｚへのサンプリング変換装置１０Ａを、図４にサンプリングレートを４８ｋＨｚから４４．１ｋＨｚへのサンプリング変換装置１０Ｂを、図５にサンプリングレートを４４．１ｋＨｚから３２ｋＨｚへのサンプリング変換装置１０Ｃを、図６にサンプリングレートを４４．１ｋＨｚから４８ｋＨｚへのサンプリング変換装置１０Ｄを示す。
図３のサンプリング変換装置１０Ａにおいて、Ｕは３２０、Ｄは４４１に設定される。同様に、図４のサンプリング変換装置１０Ｂにおいて、Ｕは４８０、Ｄは４４１に設定され、図５のサンプリング変換装置１０Ｃにおいて、Ｕは４４１、Ｄは３２０に設定され、図６のサンプリング変換装置１０Ｄにおいて、Ｕは４４１、Ｄは４８０に設定される。
【００２４】
また、図７〜図１０に、ポリフェーズ分解したサンプリング変換装置を示す。具体的には、図７にサンプリングレートを３２ｋＨｚから４４．１ｋＨｚへのサンプリング変換装置２０Ａを、図８にサンプリングレートを４８ｋＨｚから４４．１ｋＨｚへのサンプリング変換装置２０Ｂを、図９にサンプリングレートを４４．１ｋＨｚから３２ｋＨｚへのサンプリング変換装置２０Ｃを、図１０にサンプリングレートを４４．１ｋＨｚから４８ｋＨｚへのサンプリング変換装置２０Ｄを示す。
図７のサンプリング変換装置２０Ａにおいて、Ｕは３２０、Ｄは４４１に設定される。同様に、図８のサンプリング変換装置２０Ｂにおいて、Ｕは４８０、Ｄは４４１に設定され、図９のサンプリング変換装置２０Ｃにおいて、Ｕは４４１、Ｄは３２０に設定され、図１０のサンプリング変換装置２０Ｄにおいて、Ｕは４４１、Ｄは４８０に設定される。
【００２５】
【発明が解決しようとする課題】
ところで、上述したサンプリングレート変換装置１０Ａ〜１０Ｄ（２０Ａ〜２０Ｂ）に使用するＦＩＲフィルタは、カットオフ周波数ωＣ  がそれぞれ以下のようになる。
【００２６】
（１）３２ｋＨｚから４４．１ｋＨｚへの変換：  ωＣ  ＝π／４４１、
（２）４８ｋＨｚから４４．１ｋＨｚへの変換：  ωＣ  ＝π／４８０、
（３）４４．１ｋＨｚから３２ｋＨｚへの変換：  ωＣ  ＝π／４４１、
（４）４４．１ｋＨｚから４８ｋＨｚへの変換：  ωＣ  ＝π／４４０。
【００２７】
すなわち、サンプリングレート変換装置１０Ａ〜１０Ｄ（２０Ａ〜２０Ｂ）に使用するＦＩＲフィルタは、カットオフ周波数ωＣ  が非常に小さい。
【００２８】
また、上記カットオフ周波数ωＣ  を実現するためのタップ数は、各ポリフェーズのタップ数を１１タップ数だと仮定すると、それぞれ以下のようになる。
【００２９】
（１）３２ｋＨｚから４４．１ｋＨｚへの変換：  １１×３２３＝３５２０タップ、
（２）４８ｋＨｚから４４．１ｋＨｚへの変換：  １１×４８０＝５２８０タップ、
（３）４４．１ｋＨｚから３２ｋＨｚへの変換：  １１×４４１＝４８５１タップ、
（４）４４．１ｋＨｚから４８ｋＨｚへの変換：  １１×４４１＝４８５１タップ。
【００３０】
ところが、このようにカットオフ周波数ωＣ  が小さいＦＩＲフィルタは、タップ数をいくら増やしても実現することは困難である。
各ポリフェーズのタップ数は１１タップと少ないので演算量は変わらないが、フィルタ係数を保存しておくメモリを非常に多く必要とする。
【００３１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、カットオフ周波数を大きくでき、直線位相ＦＩＲフィルタが設計可能であり、また、タップ数も少なくでき、メモリの容量を削減できるサンプリングレート変換装置およびその方法、並びに、オーディオ装置を提供することにある。
【００３２】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第２のアップサンプラと、ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、上記第２の積和演算器の出力信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００３３】
本発明の第２の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含み、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う複数の第１の積和演算器と、対応する上記第１の積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする複数の第１のアップサンプラと、上記複数の第１のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第１の加算手段と、上記第１の加算手段による信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタで、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号に対して線形補間を行う複数の第２の積和演算器と、対応する上記第２の積和演算器の出力信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする複数の第２のアップサンプラと、上記複数の第２のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第２の加算手段と、上記第２の加算手段による信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００３４】
本発明の第３の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む。
【００３５】
好適には、上記第１のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ１、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１とすると、ＣｏｅｆＯｆｆｓｅｔ１＝  ＣｏｅｆＣｏｕｎｔ１％Ｕｐ、ＩｎｐｕｔＯｆｆｓｅｔ１  ＝  ＣｏｅｆＣｏｕｎｔ１／Ｕｐ、ＣｏｅｆＣｏｕｎｔ１＋＝  Ｄｏｗｎ  なる関係を満足する。
また、上記第２のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ２、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２とすると、ＣｏｅｆＯｆｆｓｅｔ２＝  ＣｏｅｆＣｏｕｎｔ２％４４０  、ＩｎｐｕｔＯｆｆｓｅｔ２  ＝  ＣｏｅｆＣｏｕｎｔ２／４４０  、ＣｏｅｆＣｏｕｎｔ２＋＝４４１  なる関係を満足する。
【００３６】
好適には、上記第１の積和演算器または／および上記第２の積和演算器のＦＩＲフィルタは、インパルス応答が有限時間長で表され、当該インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）に関連付けられているＦＩＲフィルタであって、上記フィルタ係数が、通過させたい周波数点および／または上記プリフィルタの周波数応答に関連付けて、所望の特性に対して重みつき近似を行うことにより設定されている。
好適には、上記重みつき近似は、任意の周波数点を通過し、および／またはプリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて、所望の特性に対して行う。
【００３７】
本発明の第４の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第２のアップサンプラと、ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、上記第２の積和演算器の出力信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００３８】
本発明の第５の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含み、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う複数の第１の積和演算器と、対応する上記第１の積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする複数の第１のアップサンプラと、上記複数の第１のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第１の加算手段と、上記第１の加算手段による信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタで、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号に対して線形補間を行う複数の第２の積和演算器と、対応する上記第１の積和演算器の出力信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする複数の第２のアップサンプラと、上記複数の第２のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第２の加算手段と、上記第２の加算手段による信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００３９】
本発明の第６の観点に係るサンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む。
【００４０】
好適には、上記第１のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ１、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１とすると、ＣｏｅｆＯｆｆｓｅｔ１＝  ＣｏｅｆＣｏｕｎｔ１％Ｕｐ、ＩｎｐｕｔＯｆｆｓｅｔ１  ＝  ＣｏｅｆＣｏｕｎｔ１／Ｕｐ、ＣｏｅｆＣｏｕｎｔ１＋＝  Ｄｏｗｎ  なる関係を満足する。
また、上記第２のセレクタは、カウンタを有し、当該カウンタをＣｏｅｆＣｏｕｎｔ２、演算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２とすると、ＣｏｅｆＯｆｆｓｅｔ２＝  ＣｏｅｆＣｏｕｎｔ２％４４１  、ＩｎｐｕｔＯｆｆｓｅｔ２  ＝  ＣｏｅｆＣｏｕｎｔ２／４４１  、ＣｏｅｆＣｏｕｎｔ２＋＝４４０  なる関係を満足する。
【００４１】
好適には、上記第１の積和演算器または／および上記第２の積和演算器のＦＩＲフィルタは、インパルス応答が有限時間長で表され、当該インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）に関連付けられているＦＩＲフィルタであって、上記フィルタ係数が、通過させたい周波数点および／または上記プリフィルタの周波数応答に関連付けて、所望の特性に対して重みつき近似を行うことにより設定されている。
好適には、上記重みつき近似は、任意の周波数点を通過し、および／またはプリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて、所望の特性に対して行う。
【００４２】
本発明の第７の観点に係るサンプリングレート変換方法は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍する第１のステップと、上記サンプリング周波数がＵ倍されたサンプル信号とＦＩＲフィルタとの畳み込み演算を行う第２のステップと、上記畳み込み演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第３のステップと、上記サンプリング周波数がＵ／Ｄ倍されたサンプル信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第４のステップと、上記サンプリング周波数が４４０倍されたサンプル信号に対して線形補間を行う第５のステップと、線形補間後のサンプル信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を生成する第６のステップとを有する。
【００４３】
本発明の第８の観点に係るサンプリングレート変換方法は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含む複数の第１の積和演算器により、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う第１のステップと、対応する上記積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第２のステップと、上記サンプリング周波数がＵ倍された複数の信号の伝播時間を調整して全ての信号を加算した信号を生成する第３のステップと、上記第３のステップによる信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第４のステップと、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタを含む複数の第２の積和演算器で、上記サンプリング周波数がＵ／Ｄ倍されサンプル信号に対して線形補間を行う第５のステップと、対応する上記第２の積和演算器の出力信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第６のステップと、上記第６のステップによるサンプル信号の伝播時間を調整して全ての信号を加算した信号を生成する第７のステップと、上記第７のステップによる信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を生成する第８のステップとを有す。
【００４４】
本発明の第９の観点に係るサンプリングレート変換方法は、出力サンプルに対応するポリフェーズフィルタの係数を選択する第１のステップと、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプル信号を生成する第２のステップと、出力サンプルに対応するポリフェーズフィルタの係数を選択する第３のステップと、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、上記第２のステップによるサンプル信号に対して選択された係数のポリフェーズフィルタで線形補間を行い、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を生成する第４のステップとを有する。
【００４５】
本発明の第１０の観点に係るサンプリングレート変換方法は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍する第１のステップと、上記サンプリング周波数がＵ倍されたサンプル信号とＦＩＲフィルタとの畳み込み演算を行う第２のステップと、上記畳み込み演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第３のステップと、上記サンプリング周波数がＵ／Ｄ倍されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第４のステップと、上記サンプリング周波数が４４１倍されたサンプル信号に対して線形補間を行う第５のステップと、線形補間後のサンプル信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を生成する第６のステップとを有する。
【００４６】
本発明の第１１の観点に係るサンプリングレート変換方法は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含む複数の第１の積和演算器により、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う第１のステップと、対応する上記積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第２のステップと、上記サンプリング周波数がＵ倍された複数の信号の伝播時間を調整して全ての信号を加算した信号を生成する第３のステップと、上記第３のステップによる信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第４のステップと、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタを含む複数の第２の積和演算器で、上記サンプリング周波数がＵ／Ｄ倍されサンプル信号に対して線形補間を行う第５のステップと、対応する上記第２の積和演算器の出力信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第６のステップと、上記第６のステップによるサンプル信号の伝播時間を調整して全ての信号を加算した信号を生成する第７のステップと、上記第７のステップによる信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を生成する第８のステップとを有する。
【００４７】
本発明の第１２の観点に係るサンプリングレート変換方法は、出力サンプルに対応するポリフェーズフィルタの係数を選択する第１のステップと、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプル信号を生成する第２のステップと、出力サンプルに対応するポリフェーズフィルタの係数を選択する第３のステップと、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含む積和演算器により、上記第２のステップによるサンプル信号に対して選択された係数のポリフェーズフィルタで線形補間を行い、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を生成する第４のステップとを有する。
【００４８】
本発明の第１３の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする第２のアップサンプラと、ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、上記第２の積和演算器の出力信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００４９】
本発明の第１４の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタを含み、入力されたサンプル信号と当該ポリフェーズに分解されたポリフェーズフィルタとの畳み込み演算を行う複数の第１の積和演算器と、対応する上記第１の積和演算器の出力信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする複数の第１のアップサンプラと、上記複数の第１のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第１の加算手段と、上記第１の加算手段による信号に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解したポリフェーズフィルタで構成された係数を持つフィルタで、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号に対して線形補間を行う複数の第２の積和演算器と、対応する上記第２の積和演算器の出力信号間に４３９の零点を挿入し、サンプリング周波数を４４０倍にする複数の第２のアップサンプラと、上記複数の第２のアップサンプラの出力信号の伝播時間を調整して全ての信号を加算した信号を生成する第２の加算手段と、上記第２の加算手段による信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００５０】
本発明の第１５の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む。
【００５１】
本発明の第１６の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第２のアップサンプラと、ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、上記第２の積和演算器の出力信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００５２】
本発明の第１７の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、サンプル信号間にＵ−１の零点を挿入し、サンプリング周波数をＵ倍にする第１のアップサンプラと、ＦＩＲフィルタを含み、上記第１のアップサンプラの出力信号に対して所定の畳み込み演算を行う第１の積和演算器と、上記第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げる第１のダウンサンプラと、を含み、上記第２の変換部は、上記第１の変換部でサンプリング周波数がＵ／Ｄ倍され上記第１のダウンサンプラから出力されたサンプル信号間に４４０の零点を挿入し、サンプリング周波数を４４１倍にする第２のアップサンプラと、ＦＩＲフィルタを含み、上記第２のアップサンプラの出力信号に対して線形補間を行う第２の積和演算器と、上記第２の積和演算器の出力信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２のダウンサンプラと、を含む。
【００５３】
本発明の第１８の観点は、サンプリングレート変換装置を含むオーディオ装置であって、上記サンプリングレート変換装置は、ポリフェーズ分解による第１の変換部と、線形補間による第２の変換部と、を有し、上記第１の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタを含み、入力されたサンプル信号と選択された係数のポリフェーズフィルタとの畳み込み演算を行い、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプルを出力する第１の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第１のセレクタと、を含み、上記第２の変換部は、所定のＦＩＲフィルタをポリフェーズ分解した異なるフィルタ係数を設定可能なポリフェーズフィルタで、上記第１の変換部から出力されれたサンプル信号に対して線形補間を行い、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力する第２の積和演算器と、出力サンプルに対応するポリフェーズフィルタの係数を選択するための第２のセレクタと、を含む。
【００５４】
本発明によれば、たとえば第１の変換部の第１のアップサンプラにおいて、入力されたサンプル信号間にＵ−１の零点が挿入され、サンプリング周波数がＵ倍にされて第１の積和演算器に出力される。
第１の積和演算器においては、第１のアップサンプラの出力信号とＦＩＲフィルタとで所定の畳み込み演算が行われ、第１のダウンサンプラに出力される。
第１のダウンサンプラでは、第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げられ、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプル信号が第２の変換部の第２のアップサンプラに出力される。
第２の変換部の第２のアップサンプラにおいて、第１の変換部でサンプリング周波数がＵ／Ｄ倍され第１のダウンサンプラから出力されたサンプル信号間に４３９の零点が挿入され、サンプリング周波数が４４０倍にされて第２の積和演算器に出力される。
第２の積和演算器では、第２のアップサンプラの出力信号に対して線形補間が行われ、その結果が第２のダウンサンプラに出力される。
そして、第２のダウンサンプラにおいて、第２の積和演算器の出力信号に対して４４１サンプルの間隔で間引いていくことでサンプリング周波数が１／４４１に下げられる。これにより、サンプリング周波数が（４４０Ｕ／４４１Ｄ）倍されたサンプル信号を出力される。
【００５５】
また、本発明によれば、たとえば第１の変換部の第１のアップサンプラにおいて、入力されたサンプル信号間にＵ−１の零点が挿入され、サンプリング周波数がＵ倍にされて第１の積和演算器に出力される。
第１の積和演算器においては、第１のアップサンプラの出力信号とＦＩＲフィルタとで所定の畳み込み演算が行われ、第１のダウンサンプラに出力される。
第１のダウンサンプラでは、第１の積和演算器の演算結果に対してＤサンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げられ、サンプリング周波数が（Ｕ／Ｄ）倍されたサンプル信号が第２の変換部の第２のアップサンプラに出力される。
第２の変換部の第２のアップサンプラにおいて、第１の変換部でサンプリング周波数がＵ／Ｄ倍され第１のダウンサンプラから出力されたサンプル信号間に４４０の零点が挿入され、サンプリング周波数が４４１倍にされて第２の積和演算器に出力される。
第２の積和演算器では、第２のアップサンプラの出力信号に対して線形補間が行われ、その結果が第２のダウンサンプラに出力される。
そして、第２のダウンサンプラにおいて、第２の積和演算器の出力信号に対して４４０サンプルの間隔で間引いていくことでサンプリング周波数が１／４４０に下げられる。これにより、サンプリング周波数が（４４１Ｕ／４４０Ｄ）倍されたサンプル信号を出力される。
【００５６】
このようなサンプリングレート変換装置において、ＦＩＲフィルタのカットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計される。
また、タップ数も少なくてすむのでメモリをそれほど必要としない。
また、カットオフ周波数が大きくなるので、少ないタップ数でＦＩＲフィルタを設計できることから、演算量も少なくなる。
【００５７】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に関連付けて詳細に説明する。
【００５８】
第１実施形態
図１１は、本発明の第１の実施形態に係る３２ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【００５９】
図１１において、ＵおよびＤは互いに素な正整数であり、Ｈ（ｚ）はＦＩＲフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【００６０】
本サンプリング変換装置１００は、前段のポリフェーズ分解による第１の変換部１１０と、後段の線形補間による第２の変換部１２０とを縦続接続して構成されている。
すなわち、サンプリング変換装置１００において、第１の変換部１１０と第２の変換部１２０とに分離し、２段階に分けたサンプリングレート変換を実現している。
【００６１】
具体的には、本第１の実施形態に係る３２ｋＨｚから４４．１ｋＨｚへのサンプリングレートでは、次のように式変形を行い、前半の８／１１の部分を第１の変換部１１０におけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４０／４４１の部分は、第２の変換部１２０における線形補間で１サンプル減らす操作を行う。
【００６２】
【数７】
2004274624.tif 000009
【００６３】
本第１の実施形態において、第１の変換部１１０は、図１１に示すように、入力端子１１１、第１のアップサンプラ１１２、第１の積和演算器１１３、第１のダウンサンプラ１１４、および中間端子１１５を有している。
また、第２の変換部１２０は、第２のアップサンプラ１２１、第２の積和演算器１２２、第２のダウンサンプラ１２３、および出力端子１２４を有している。
【００６４】
入力端子１１１には、サンプリング周波数Ｆｓ（第１の実施形態では３２ｋＨｚ）のサンプル信号ｘ（ｎ）が入力される。
【００６５】
第１のアップサンプラ１１２は、入力端子１１１から入力されたサンプリング周波数Ｆｓのサンプルデータｘ（ｎ）を受けて、Ｕ−１（第１の実施形態では７個）の零点を挿入し、サンプリング周波数ＦｓをＵ倍（第１の実施形態では８倍）に上げ、サンプリング周波数Ｕ１Ｆｓのサンプル信号を第１の積和演算器１１３に出力する。
【００６６】
第１の積和演算器１１３は、後述するレムズ交換アルゴリズムに基づいて設計された低域通過ＦＩＲフィルタを含み、次式で示す畳み込み演算を行い（帯域制限を行い）、演算結果を次段の第１のダウンサンプラ１１４に出力する。
【００６７】
【数８】
2004274624.tif 000010
【００６８】
ここで、ｈ（ｎ）はＦＩＲフィルタのインパルス応答をであり、畳み込みの出力（ダウンサンプラ前）  は、アップサンプラで零点を挿入されたサンプルである。
【００６９】
第１のダウンサンプラ１１４は、サンプリング周波数Ｕ１Ｆｓの第１の積和演算器１１３の出力信号を、Ｄサンプル（第１の実施形態では１１サンプル）の間隔で間引いていくことでサンプリング周波数を１／Ｄに下げ、サンプリングレートを（Ｕ１／Ｄ１）に変換し、サンプリング周波数（Ｕ１／Ｄ１）のサンプル信号ｚ（ｎ）として中間端子１１５を介して第２の変換部１２０の第２のアップサンプラ１２１に出力する。
【００７０】
第２のアップサンプラ１２１は、中間端子１１５から入力されたサンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプルデータｘ（ｎ）を受けて、４３９個の零点を挿入し、サンプリング周波数Ｆｓを４４０倍に上げ、サンプリング周波数Ｕ２Ｆｓのサンプル信号を第２の積和演算器１２２に出力する。
【００７１】
第２の積和演算器１２２は、たとえば第１の積和演算器１１３と同様に、後述するレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタを含み、所定の線形補間処理を行い、処理結果を次段の第２のダウンサンプラ１２３に出力する。
【００７２】
第２のダウンサンプラ１２３は、サンプリング周波数Ｕ２Ｆｓの第２の積和演算器１２２の出力信号を、４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリングレートを（４４０Ｕ／４４１Ｄ）倍に変換し、サンプリング周波数（４４０Ｕ／４４１Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子１２４から出力する。
【００７３】
以下に、第１の積和演算器１１３（または／および第２の積和演算器１２２）のＦＩＲフィルタの設計方法について詳述する。
【００７４】
本実施形態に係る直線位相ＦＩＲフィルタは、等価的にはたとえば図１２に示すようなトランスバーサル型回路構成をとることが可能である。
この直線位相ＦＩＲフィルタ１３０は、図１２に示すように、入力端子ＴＩＮに対して縦続接続されたシフトレジスタを構成する（ｎ−１）個の遅延器１３１−１〜１３１−ｎ−１  と、入力端子ＴＩＮに入力された信号および各遅延器１３１−１〜１３１−ｎ−１  の出力信号に対してそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算するｎ個の乗算器１３２−１〜１３２−ｎ−１  と、ｎ個の乗算器１３２−１〜１３２−ｎ−１  の出力信号を加算し出力端子ＴＯＵＴ  に出力する加算器１３３とにより構成される。
ただし、フィルタ係数ｈは、以下に詳述するように、レムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムを拡張し、通過させたい周波数点を指定でき、かつ、プリフィルタの周波数応答を考慮した上で所望の振幅特性をチェビシェフ近似し、近似された振幅特性から求められる。
【００７５】
以下、本発明に係る直線位相ＦＩＲフィルタの係数設定の具体的な方法について、図面に関連付けて順を追って説明する。
【００７６】
式（９）のように、Ｎタップの直線位相ＦＩＲフィルタの伝達関数Ｈ（ｚ）は、プリフィルタの伝達関数Ｚ（ｚ）とイコライザの伝達関数Ｋ（ｚ）の積から成り立つようなフィルタである。
【００７７】
【数９】
Ｈ（ｚ）＝Ｚ（ｚ）・Ｋ（ｚ）                            …（９）
【００７８】
ここで、プリフィルタとイコライザは、それぞれＵタップ、Ｎ−（Ｕ−１）タップの直線位相ＦＩＲフィルタであり、プリフィルタの伝達関数はあらかじめ与えられているものとする。
また、周波数領域でＮｐ個の任意の周波数点を通過させる。したがって、ここでの伝達関数Ｈ（ｚ）のフィルタ設計とは、指定した任意の周波数点を通過し、かつ、振幅特性Ｈ（ｅｊｗ）を所望の振幅特性Ｄ（ｅｊｗ）に近づけるように、Ｎ−（Ｕ−１）タップのイコライザの伝達関数Ｋ（ｚ）を決定することである。
【００７９】
伝達関数Ｋ（ｚ）のイコライザに割り当てられるタップ数をＬ＝Ｎ−（Ｕ−１）とおく。
直線位相ＦＩＲフィルタの伝達関数Ｋ（ｚ）は、図１３に示すように、直線位相を持つために４つの場合に分類される。
具体的には、図１３（Ａ）に示す奇数タップ、偶対称の場合１、図１３（Ｂ）に示す偶数タップ、偶対称の場合２、図１３（Ｃ）に示す奇数タップ、奇対称の場合３、および図１３（Ｄ）に示す偶数タップ、奇対称の場合４の４つ場合に分類される。
【００８０】
そして、その振幅特性関数Ｋ（ｅｊｗ）を場合１はそのままにして、場合２〜４を次のように書き直す。
【００８１】
【数１０】
2004274624.tif 000011
【００８２】
すなわち、振幅特性関数Ｋ（ｅｊｗ）は、図１４に示した固定パラメータの関数Ｑ（ｅｊｗ）と設計パラメータを含む余弦級数Ｐ（ｅｊｗ）との積で表される。以後、各式（１０−１）〜（式１０−４）の和の上限をＲ−１＋２×Ｎｐと表すことにする。すなわち、Ｒは図６のように計算される。また、ａ（ｎ）；  ￣  ｂ（ｎ）；￣ｃ（ｎ）；  ￣  ｄ（ｎ）  をｐ（ｎ）と総称する。
【００８３】
所望の振幅特性Ｄ（ｅｊｗ）とし、各周波数に対する重みをＷ（ｅｊｗ）とするとき、重みつき近似誤差は次のように定義される。
【００８４】
【数１１】
2004274624.tif 000012
【００８５】
【数１２】
2004274624.tif 000013
【００８６】
式（１１）に式（１２）を代入すると次のようになる。
【００８７】
【数１３】
2004274624.tif 000014
【００８８】
ただし、＾Ｗ（ｅｊｗ）、＾Ｄ（ｅｊｗ）は下記のようであるとする。
【００８９】
【数１４】
2004274624.tif 000015
【００９０】
【数１５】
2004274624.tif 000016
【００９１】
式（１３）は、場合１〜場合４の４つの場合の直線位相ＦＩＲフィルタの重みつき近似誤差を表している。
重みつきチェビシェフ近似問題は、式（１１）において指定周波数帯域内での｜Ｅ（ｅｊｗ）｜の最大値を最小にするような式（１０−１）〜（１０−４）のａ（ｎ）；  ￣  ｂ（ｎ）；￣  ｃ（ｎ）；￣  ｄ（ｎ）  を決定することである。
【００９２】
以下、具体例に関連付けて説明する。
ここでは、下記および図１５に示すように、振幅特性Ｄ（ｅｊｗ）を定義する。
【００９３】
【数１６】
2004274624.tif 000017
【００９４】
ただし、Ｒが与えられると、δ１  ，δ２  の値は任意に指定できないが、その比率を指定することができる。
Ｗ（ｅｊｗ）は通過域では一定値Ｗ１  、阻止域ではＷ２  とし、Ｗ１  δ１  ＝Ｗ２  δ２  が成立するように選ぶ。たとえば、Ｗ１  ＝１、Ｗ２  ＝δ１  ／δ２  と選ぶ。このとき、次の交番定理が成り立つ。
【００９５】
定理
（Ｒ−１）次の余弦級数Ｐ（ｅｊｗ）がｗの区間（０，π）で目的特性に対する最良重みつきチェビシェフ近似であるための必要十分条件は、
（１）  Ｅ（ｅｊｗ）は区間（０，π）で少なくとも（Ｒ＋１）回、極値をとること。そのときの極値をとる周波数をｗ０  ＜ｗ１  ＜ｗ２  ＜・・＜ｗＲ−１  ＜ｗＲ  とする。
（２）  隣り合う極値の符号は異なり、かつすべての極値の絶対値は等しいこと。すなわち、次の条件を満足する。
【００９６】
【数１７】
2004274624.tif 000018
【００９７】
したがって、｜Ｅ（ｅｊｗｉ  ）｜は区間内での｜Ｅ（ｅｊｗ）｜の最大値に等しい。
【００９８】
最良なチェビシェフ近似を得る手法に交番定理に基づいたレムズ交換アルゴリズム（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ  Ａｌｇｏｒｉｔｈｍ）がある（Ｒａｂｉｎｅｒ，  Ｌ．Ｒ．，  ＭｃＣｌｅｌｌａｎ，  Ｊ．Ｈ．  ａｎｄ  Ｐａｒｋｓ，  Ｔ．Ｗ．：  ”ＦＩＲ  Ｄｉｇｉｔａｌ  Ｆｉｌｔｅｒ  Ｄｅｓｉｇｎ  Ｔｅｃｈｎｉｑｕｅｓ  Ｕｓｉｎｇ  Ｗｅｉｇｈｔｅｄ  Ｃｈｅｂｙｓｈｅｖ  Ａｐｐｒｏｘｉｍａｔｉｏｎ”，  Ｐｒｏｃ．  ＩＥＥＥ，  Ｖｏｌ  ６３，Ａｐｒｉｌ，  ｐｐ．５９５−６１０，  １９７５  参照）。
レムズ交換アルゴリズムは、周波数領域で所望の振幅特性をチェビシェフ近似し、近似された振幅特性から直線位相ＦＩＲフィルタの係数を求めるものである。
【００９９】
図１６は、本発明に係る任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮したレムズ交換アルゴリズムのフローチャートである。
具体的なプリフィルタの周波数応答を考慮したレムズ交換アルゴリズムは以下のようになる。
【０１００】
ｓｔｅｐ０
図１６に示すように、まず、初期設定を行う（Ｆ１０１）。この初期設定では、直線位相ＦＩＲフィルタの設定、バンドの設定、プリフィルタの係数の設定、通過させたい任意の周波数点の入力、初期極値点の設定を行う。
具体的に設定する項目は以下の通りである。
・タップ数、
・直線位相ＦＩＲフィルタは、偶対称あるいは奇対称、
・バンドの数、
・各バンドの両端の周波数、
・各バンドの所望の振幅値、
・各バンドに対する重みづけ、
・プリフィルタの係数、
・通過させたい点の周波数と振幅値（ｗＲ＋ｉ  ，Ｄ（ｅｊｗＲ＋１  ），ｉ＝１，・・，Ｎｐ）、
・近似帯域で極値となる周波数ｗ（０）  ＝ｗｋ （０）  （ｋ＝０，・・，Ｒ）
ただし、右肩文字（ｉ）  は繰り返しの回数を表している。
【０１０１】
ｓｔｅｐ１
次に、現在の極値点から振幅特性を補間するラグランジュ補間多項式を生成する（Ｆ１０２）。
上記式（１１）で示すチェビシェフ近似の目的関数が最小になる必要十分条件は交番定理により示されている。そこで、交番定理をもとにして、各周波数点で所望の振幅特性からの重みつき近似誤差δ（ｉ）  が等しく、符号が交番するように、次式のパラメータｐ（ｎ）を求める。
【０１０２】
【数１８】
2004274624.tif 000019
【０１０３】
すなわち、周波数点ｗ（ｉ）  ＝ｗｋ （ｉ）  （ｋ＝０，・・，Ｒ）における式（７）の重みつき近似誤差が次式を満足する。
【０１０４】
【数１９】
2004274624.tif 000020
【０１０５】
以下、簡略化のために右肩文字（ｉ）  は省略する。式（１９）を変形すると次のようになる。
【０１０６】
【数２０】
2004274624.tif 000021
【０１０７】
そして、式（２０）に制約として周波数領域で通過させたい点の等式が加わる。
【０１０８】
【数２１】
2004274624.tif 000022
【０１０９】
式（２０）と式（２１）を行列表現すると、次のようになる。
【０１１０】
【数２２】
2004274624.tif 000023
【０１１１】
しかし、この式を解くのは非常に計算量が多いので、まずδを解析的に求める。
【０１１２】
【数２３】
2004274624.tif 000024
【０１１３】
【数２４】
2004274624.tif 000025
【０１１４】
【数２５】
2004274624.tif 000026
【０１１５】
αｋ  は行列Ｆのｋ行（Ｒ＋１）列の要素の余因子である。ただし、＾Ｗ（ｅｊｗ），＾Ｄ（ｅｊｗ）は、それぞれ式（１４）、式（１５）を使う。
次にこのδを用いて次式のようにおく。
【０１１６】
【数２６】
2004274624.tif 000027
【０１１７】
【数２７】
2004274624.tif 000028
【０１１８】
極値点以外の周波数の振幅特性を求めるために、極値点と通過させたい周波数点を用いて補間する補間多項式として、今回はラグランジュ補間多項式を用いることにする。すなわち、Ｐ（ｅｊｗ）は、ラグランジュ補間多項式を用いて、ｗｋ（ｋ＝０，・・，Ｒ＋Ｎｐ）  で値Ｃｋ  をとるような補間をすることで計算される。
【０１１９】
【数２８】
2004274624.tif 000029
【０１２０】
【数２９】
2004274624.tif 000030
【０１２１】
【数３０】
2004274624.tif 000031
【０１２２】
この結果は、式（２２）を解いたことに相当する。
【０１２３】
ｓｔｅｐ２
補間多項式から求められた振幅特性から新しい極値点を求めることと（Ｆ１０３）、最適近似が得られた否かを繰り返し判断する（Ｆ１０４）。
上記したｓｔｅｐ１の結果の各極値点ｗｋ  は必ずしも重みつき誤差関数Ｅ（ｅｊｗ）の極値になっておらず、｜Ｅ（ｅｊｗ）｜＞δ（ｉ）  となる点が存在することがある。そこで新しい極値点ｗ（ｉ＋１）  を全点同時入れ替え法から決定する。
全点同時入れ替え法：
次式に基づいて、補間に用いた極値点から計算される重みつき近似誤差の極値を近似帯域全体にわたり探し求め、それを新しい極値点ｗ（ｉ＋１）  ＝ｗｋ （ｉ＋１）  （ｋ＝０，１，  ・・，Ｒ）  とし、ｓｔｅｐ１の処理に戻る。
【０１２４】
【数３１】
2004274624.tif 000032
【０１２５】
極値の位置が変化しなくなったとき最適近似が得られたとする。これが繰り返しの終了条件であり、次のｓｔｅｐ３の処理へ進む。
【０１２６】
図１７（Ａ）〜（Ｃ）は、全点入れ替え法の概念図である。
簡単に説明すると、図１７（Ａ）〜（Ｃ）中の黒丸が補間に用いた極値点を表し、この極値点から求めた重みつき近似誤差Ｅ（ｅｊｗ）が実線に相当する。
図１７（Ａ）に示すように、黒丸の極値点での重みつき近似誤差の値は白丸となるが、実際の極値は四角で示す周波数である。そこで、四角で示す周波数を新しい極値点として、ｓｔｅｐ１の処理に戻る。
また、図１７（Ｂ）に示すように、補間に用いた極値点と実際の極値の周波数がずれているので、四角で示す周波数を新しい極値点として、ｓｔｅｐ１の処理に戻る。
そして、図１７（Ｃ）に示すように、補間に用いた極値点と、実際の重みつき近似誤差の極値点（  白丸）  が同じになったときに、繰り返しは終了する。
【０１２７】
ｓｔｅｐ３
近似された振幅特性から直線位相ＦＩＲフィルタの係数を求める（Ｆ１０５）。
最適近似関数Ｐ（ｅｊｗ）からＮタップのインパルス応答ｈ（ｎ）を求める際に、ｐ（ｎ）から求める代わりに、次式から求める。
【０１２８】
【数３２】
2004274624.tif 000033
【０１２９】
【数３３】
2004274624.tif 000034
【０１３０】
【数３４】
2004274624.tif 000035
【０１３１】
【数３５】
2004274624.tif 000036
【０１３２】
【数３６】
2004274624.tif 000037
【０１３３】
また、Ｌ＝Ｎ−（Ｕ−１）タップのイコライザのインパルス応答ｋ（ｎ）を求めるときは、次式から計算する。
【０１３４】
【数３７】
2004274624.tif 000038
【０１３５】
【数３８】
2004274624.tif 000039
【０１３６】
【数３９】
2004274624.tif 000040
【０１３７】
【数４０】
2004274624.tif 000041
【０１３８】
【数４１】
2004274624.tif 000042
【０１３９】
もし、プリフィルタが、次式で示すように伝達関数Ｚ（ｚ）が１のときは、任意の周波数点を通過するレムズ交換アルゴリズムと同じである。
【０１４０】
【数４２】
Ｚ（ｚ）＝１                                  …（４２）
【０１４１】
また、もし、プリフィルタが通過させたい任意の周波数点がない場合Ｎｐ＝０のときは、プリフィルタの周波数応答を考慮したレムズ交換アルゴリズムと同じである。
【０１４２】
さらに、もし、プリフィルタが、次式で示すように伝達関数Ｚ（ｚ）が１であり、かつ、通過させたい任意の周波数点がない場合Ｎｐ＝０のときは、通常のレムズ交換アルゴリズムと同じである。
【０１４３】
【数４３】
Ｚ（ｚ）＝１                                  …（４３）
【０１４４】
図１８（Ａ）〜（Ｄ）は、以下の仕様に対して、任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮できるように拡張したレムズ交換アルゴリズムで設計された低域通過フィルタの周波数応答を示す図である。
なお、以降の説明では、チェス盤歪みを回避するための零点をプリフィルタとして扱うことにする。
プリフィルタの周波数応答は、次のように表される。
【０１４５】
【数４４】
2004274624.tif 000043
【０１４６】
以下に、仕様を示す。
【０１４７】
直線位相ＦＩＲフィルタ
・２４タップ
・偶対称
・Ｕ＝３（直流利得がＵとなるように調節する）
設計方法
・任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮したレムズ交換アルゴリズムで設計した。
【０１４８】
【表１】
2004274624.tif 000044
【０１４９】
【表２】
2004274624.tif 000045
【０１５０】
図１８（Ａ）デシベルで表示した周波数応答を示す図、図１８（Ｂ）はそのままの値で表示シタ周波数応答を示す図、図１８（Ｃ）は利得３付近を拡大した図、図１８（Ｄ）は利得０付近を拡大した図である。
図１８（Ａ）〜（Ｄ）中、点線はプリフィルタの周波数特性（Ｐｒｅ−ｆｉｌｔｅｒ）およびイコライザの周波数特性（Ｅｑｕａｌｉｚｅｒ）  を示し、実曲線は最終的に得られた周波数特性（Ｐｒｏｐｏｓｅｄ  Ｈ（ｚ））  、および縦実線はチェス盤歪みを回避するためにＨ（ｚ）  ＝  ０とならなければならない周波数（Ｚｅｒｏ  Ｐｏｉｎｔ）、および黒丸はバンドの区切りを示している。
【０１５１】
図１８（Ａ）から通過域の利得が一定値を保っており、チェス盤歪みを回避する零点を通過していることが確認できる。
また、図１８（Ｃ）から指定した周波数点を通過していることが確認できる。さらに、図１８（Ｃ），（Ｄ）から、等リップルを保っていることが確認できる。
【０１５２】
すなわち、任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮できるように拡張したレムズ交換アルゴリズムで設計された低域通過フィルタは、良好な周波数応答特性を得ることができる。
【０１５３】
次に、上記構成を有するサンプリングレート変換装置の動作を説明する。
【０１５４】
第１の変換部１１０において、入力端子１１１から入力されたサンプリング周波数Ｆｓ（３２ｋＨｚ）のサンプル信号ｘ（ｎ）が第１のアップサンプラ１１２に入力される。
第１のアップサンプラ１１２では、各信号間にＵ−１（７個）の零点が挿入され、サンプリング周波数ＦｓをＵ倍（８倍）に上げられ、サンプリング周波数Ｕ１Ｆｓのサンプル信号が第１の積和演算器１１３に出力される。
第１の積和演算器１１３においては、式（８）に基づく畳み込み演算が行われ、帯域制限が行われて、次段の第１のダウンサンプラ１１４に供給される。
このとき、畳み込みの出力（ダウンサンプラ前）  は、アップサンプラで零点を挿入され、畳み込み演算で補間されたサンプルである。
次に、第１のダウンサンプラ１１４において、サンプリング周波数Ｕ１Ｆｓの第１の積和演算器１１３の出力信号を、Ｄサンプル（１１サンプル）の間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートが（Ｕ１／Ｄ１）倍に変換され、サンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプル信号ｚ（ｎ）として中間端子１１５を介して第２の変換部１２０の第２のアップサンプラ１２１に出力される。
【０１５５】
第２の変換部１２０の第２のアップサンプラ１２１において、中間端子１１５から入力されたサンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプルデータｘ（ｎ）に４３９個の零点が挿入され、サンプリング周波数Ｆｓが４４０倍に上げられる。そして、第２のアップサンプラ１２１からサンプリング周波数Ｕ２Ｆｓのサンプル信号が第２の積和演算器１２２に出力される。
第２の積和演算器１２２においては、第２のアップサンプラ１２１の出力信号に対して所定の線形補間処理が行われ、処理結果が次段の第２のダウンサンプラ１２３に出力される。
第２のダウンサンプラ１２３では、サンプリング周波数Ｕ２Ｆｓの第２の積和演算器１２２の出力信号を、４４１サンプルの間隔で間引いていくことでサンプリング周波数が１／４４１に下げられる。
これにより、サンプリングレートが（４４０Ｕ／４４１Ｄ）倍に変換され、サンプリング周波数（４４０Ｕ／４４１Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子１２４から出力される。
【０１５６】
以上説明したように、本第１の実施形態によれば、前段のポリフェーズ分解による第１の変換部１１０と、後段の線形補間による第２の変換部１２０とを縦続接続して、２段階に分けたサンプリングレート変換を実現し、３２ｋＨｚから４４．１ｋＨｚへのサンプリングレートを所定の式変形（３２０／４４１）＝（３２０／４４０）・（４４０／４４１）＝（８／１１）・（４４０／４４１）を行い、前半の８／１１の部分を第１の変換部１１０におけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４０／４４１の部分は、第２の変換部１２０における線形補間で１サンプル減らす操作を行うようにしたことから、以下の効果を得ることができる。
【０１５７】
すなわち、３２ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置１００において、前半部の第１の変換部１１０のポリフェーズ分解に使用するＦＩＲフィルタのカットオフ周波数ωＣ  は、（π／１１）となり、従来の（π／４４１）より十分に大きなカットオフ周波数である。
また、上記カットオフ周波数ωＣ  を実現するためのタップ数は、ポリフェーズのタップ数を１１であると仮定すると、１１×８＝８８タップとなる。
この程度のカットオフ周波数ωＣ  ならば、この程度のタップ数で十分実現可能であり、さらに少ないタップ数でも設計可能なレベルである。
このように、本第１の実施形態によれば、カットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
【０１５８】
また、サンプリングレート変換装置１００において、積和演算器のＦＩＲフィルタは、インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）およびイコライザの伝達関数Ｋ（ｚ）に関連付けられ、通過させたい周波数点およびプリフィルタの周波数応答に関連付けられている直線位相ＦＩＲフィルタであり、フィルタ係数が、通過させたい周波数点およびプリフィルタの周波数応答に関連付けて、任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて所望の特性に対して重みつき近似を行うことにより得られたイコライザの振幅特性に基づいて設定されていることから、本サンプリングレート変換装置は、以下の利点を有する。
すなわち、チェス盤ひずみを回避可能である。また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能である。
【０１５９】
第２実施形態
図１９は、本発明の第２の実施形態に係る４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【０１６０】
図１９において、ＵおよびＤは互いに素な正整数であり、Ｈ（ｚ）はＦＩＲフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【０１６１】
本サンプリング変換装置１００Ａは、前段のポリフェーズ分解による第１の変換部１１０Ａと、後段の線形補間による第２の変換部１２０とを縦続接続して構成されている。
すなわち、サンプリング変換装置１００Ａにおいて、第１の変換部１１０Ａと第２の変換部１２０とに分離し、２段階に分けたサンプリングレート変換を実現している。
【０１６２】
具体的には、本第１の実施形態に係る４８ｋＨｚから４４．１ｋＨｚへのサンプリングレートでは、次のように式変形を行い、前半の１２／１１の部分を第１の変換部１１０Ａにおけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４０／４４１の部分は、第２の変換部１２０における線形補間で１サンプル減らす操作を行う。
【０１６３】
【数４５】
2004274624.tif 000046
【０１６４】
本第２の実施形態において、第１の変換部１１０Ａおよび第２の変換部１２０の構成で上述した第１の実施形態と異なる点は、第１の変換部１１０Ａの第１のアップサンプラ１１２Ａのアップサンプリング動作にある。
すなわち、図１９の第１のアップサンプラ１１２Ａは、入力端子１１１から入力されたサンプリング周波数Ｆｓのサンプルデータｘ（ｎ）を受けて、Ｕ−１、すなわち、第１の実施形態の７個と異なり、１１個の零点を挿入し、サンプリング周波数ＦｓをＵ倍、すなわち、第１の実施形態の８倍と異なり、１２倍に上げ、サンプリング周波数Ｕ１Ｆｓのサンプル信号を第１の積和演算器１１３に出力する。
【０１６５】
その他の構成は第１の実施形態と同様であり、全体の詳細な動作についても第１の実施形態と同様に行われる。したがって、ここでは詳細な動作の説明は省略する。
【０１６６】
以上説明したように、本第２の実施形態によれば、前段のポリフェーズ分解による第１の変換部１１０Ａと、後段の線形補間による第２の変換部１２０とを縦続接続して、２段階に分けたサンプリングレート変換を実現し、４８ｋＨｚから４４．１ｋＨｚへのサンプリングレートを所定の式変形（４８０／４４１）＝（４８０／４４０）・（４４０／４４１）＝（１２／１１）・（４４０／４４１）を行い、前半の１２／１１の部分を第１の変換部１１０Ａにおけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４０／４４１の部分は、第２の変換部１２０における線形補間で１サンプル減らす操作を行うようにしたことから、以下の効果を得ることができる。
【０１６７】
すなわち、４８ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置１００Ａにおいて、前半部の第１の変換部１１０のポリフェーズ分解に使用するＦＩＲフィルタのカットオフ周波数ωＣ  は、（π／１２）となり、従来の（π／４８０）より十分に大きなカットオフ周波数である。
また、上記カットオフ周波数ωＣ  を実現するためのタップ数は、ポリフェーズのタップ数を１１であると仮定すると、１１×１２＝１３２タップとなる。
この程度のカットオフ周波数ωＣ  ならば、この程度のタップ数で十分実現可能であり、さらに少ないタップ数でも設計可能なレベルである。
このように、本第２の実施形態によれば、カットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
【０１６８】
また、サンプリングレート変換装置１００Ａによれば、チェス盤ひずみを回避可能である。また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能である。
【０１６９】
第３実施形態
図２０は、本発明の第３の実施形態に係る４４．１ｋＨｚから３２ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【０１７０】
図２０において、ＵおよびＤは互いに素な正整数であり、Ｈ（ｚ）はＦＩＲフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【０１７１】
本サンプリング変換装置２００は、前段のポリフェーズ分解による第１の変換部２１０と、後段の線形補間による第２の変換部２２０とを縦続接続して構成されている。
すなわち、サンプリング変換装置２００において、第１の変換部２１０と第２の変換部２２０とに分離し、２段階に分けたサンプリングレート変換を実現している。
【０１７２】
具体的には、本第３の実施形態に係る４４．１ｋＨｚから３２ｋＨｚへのサンプリングレートでは、次のように式変形を行い、前半の１１／８の部分を第１の変換部２１０におけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４１／４４０の部分は、第２の変換部２２０における線形補間で１サンプル増やす操作を行う。
【０１７３】
【数４６】
2004274624.tif 000047
【０１７４】
本第３の実施形態において、第１の変換部２１０は、図２０に示すように、入力端子２１１、第１のアップサンプラ２１２、第１の積和演算器２１３、第１のダウンサンプラ２１４、および中間端子２１５を有している。
また、第２の変換部２２０は、第２のアップサンプラ２２１、第２の積和演算器２２２、第２のダウンサンプラ２２３、および出力端子２２４を有している。
【０１７５】
入力端子２１１には、サンプリング周波数Ｆｓ（第３の実施形態では４４．１ｋＨｚ）のサンプル信号ｘ（ｎ）が入力される。
【０１７６】
第１のアップサンプラ２１２は、入力端子２１１から入力されたサンプリング周波数Ｆｓのサンプルデータｘ（ｎ）を受けて、Ｕ−１（第３の実施形態では１０個）の零点を挿入し、サンプリング周波数ＦｓをＵ倍（第３の実施形態では１１倍）に上げ、サンプリング周波数Ｕ１Ｆｓのサンプル信号を第１の積和演算器２１３に出力する。
【０１７７】
第１の積和演算器２１３は、第１の実施形態において説明したレムズ交換アルゴリズムに基づいて設計された低域通過ＦＩＲフィルタを含み、前記式（８）で示す畳み込み演算を行い（帯域制限を行い）、演算結果を次段の第１のダウンサンプラ２１４に出力する。
【０１７８】
第１のダウンサンプラ２１４は、サンプリング周波数Ｕ１Ｆｓの第１の積和演算器２１３の出力信号を、Ｄサンプル（第３の実施形態では８サンプル）の間隔で間引いていくことでサンプリング周波数を１／Ｄに下げ、サンプリングレートを（Ｕ１／Ｄ１）に変換し、サンプリング周波数（Ｕ１／Ｄ１）のサンプル信号ｚ（ｎ）として中間端子２１５を介して第２の変換部２２０の第２のアップサンプラ２２１に出力する。
【０１７９】
第２のアップサンプラ２２１は、中間端子２１５から入力されたサンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプルデータｘ（ｎ）を受けて、４４０個の零点を挿入し、サンプリング周波数Ｆｓを４４１倍に上げ、サンプリング周波数Ｕ２Ｆｓのサンプル信号を第２の積和演算器２２２に出力する。
【０１８０】
第２の積和演算器１２２は、たとえば第１の積和演算器２１３と同様に、第１の実施形態において説明したレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタを含み、所定の線形補間処理を行い、処理結果を次段の第２のダウンサンプラ２２３に出力する。
【０１８１】
第２のダウンサンプラ２２３は、サンプリング周波数Ｕ２Ｆｓの第２の積和演算器２２２の出力信号を、４４０サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリングレートを（４４１Ｕ／４４０Ｄ）倍に変換し、サンプリング周波数（４４１Ｕ／４４０Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子２２４から出力する。
【０１８２】
次に、上記構成を有するサンプリングレート変換装置の動作を説明する。
【０１８３】
第１の変換部２１０において、入力端子２１１から入力されたサンプリング周波数Ｆｓ（４４．１ｋＨｚ）のサンプル信号ｘ（ｎ）が第１のアップサンプラ２１２に入力される。
第１のアップサンプラ２１２では、各信号間にＵ−１（１０個）の零点が挿入され、サンプリング周波数ＦｓをＵ倍（１１倍）に上げられ、サンプリング周波数Ｕ１Ｆｓのサンプル信号が第１の積和演算器２１３に出力される。
第１の積和演算器２１３においては、式（８）に基づく畳み込み演算が行われ、帯域制限が行われて、次段の第１のダウンサンプラ２１４に供給される。
次に、第１のダウンサンプラ２１４において、サンプリング周波数Ｕ１Ｆｓの第１の積和演算器２１３の出力信号を、Ｄサンプル（８サンプル）の間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートが（Ｕ１／Ｄ１）倍に変換され、サンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプル信号ｚ（ｎ）として中間端子２１５を介して第２の変換部２２０の第２のアップサンプラ２２１に出力される。
【０１８４】
第２の変換部１２０の第２のアップサンプラ２２１において、中間端子２１５から入力されたサンプリング周波数（Ｕ１／Ｄ１）Ｆｓのサンプルデータｘ（ｎ）に４４０個の零点が挿入され、サンプリング周波数Ｆｓが４４１倍に上げられる。そして、第２のアップサンプラ２２１からサンプリング周波数Ｕ２Ｆｓのサンプル信号が第２の積和演算器２２２に出力される。
第２の積和演算器２２２においては、第２のアップサンプラ２２１の出力信号に対して所定の線形補間処理が行われ、処理結果が次段の第２のダウンサンプラ２２３に出力される。
第２のダウンサンプラ２２３では、サンプリング周波数Ｕ２Ｆｓの第２の積和演算器２２２の出力信号を、４４０サンプルの間隔で間引いていくことでサンプリング周波数が１／４４０に下げられる。
これにより、サンプリングレートが（４４１Ｕ／４４０Ｄ）倍に変換され、サンプリング周波数（４４１Ｕ／４４０Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子２２４から出力される。
【０１８５】
以上説明したように、本第３の実施形態によれば、前段のポリフェーズ分解による第１の変換部２１０と、後段の線形補間による第２の変換部２２０とを縦続接続して、２段階に分けたサンプリングレート変換を実現し、４４．１ｋＨｚから３２ｋＨｚへのサンプリングレートを所定の式変形（４４１／３２０）＝（４４０／３２０）・（４４１／４４０）＝（１１／８）・（４４１／４４０）を行い、前半の１１／８の部分を第１の変換部２１０におけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４１／４４０の部分は、第２の変換部１２０における線形補間で１サンプル増やす操作を行うようにしたことから、以下の効果を得ることができる。
【０１８６】
すなわち、４４．１ｋＨｚから３２ｋＨｚへのサンプリングレート変換装置２００において、前半部の第１の変換部２１０のポリフェーズ分解に使用するＦＩＲフィルタのカットオフ周波数ωＣ  は、（π／１１）となり、従来の（π／４４１）より十分に大きなカットオフ周波数である。
また、上記カットオフ周波数ωＣ  を実現するためのタップ数は、ポリフェーズのタップ数を１１であると仮定すると、１１×１１＝１２１タップとなる。
この程度のカットオフ周波数ωＣ  ならば、この程度のタップ数で十分実現可能であり、さらに少ないタップ数でも設計可能なレベルである。
このように、本第３の実施形態によれば、カットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
【０１８７】
また、サンプリングレート変換装置２００において、積和演算器のＦＩＲフィルタは、インパルス応答がフィルタ係数となっており、伝達関数Ｈ（ｚ）がプリフィルタの伝達関数Ｚ（ｚ）およびイコライザの伝達関数Ｋ（ｚ）に関連付けられ、通過させたい周波数点およびプリフィルタの周波数応答に関連付けられている直線位相ＦＩＲフィルタであり、フィルタ係数が、通過させたい周波数点およびプリフィルタの周波数応答に関連付けて、任意の周波数点を通過し、かつ、プリフィルタの周波数応答を考慮したレムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムを用いて所望の特性に対して重みつき近似を行うことにより得られたイコライザの振幅特性に基づいて設定されていることから、本サンプリングレート変換装置は、以下の利点を有する。
すなわち、チェス盤ひずみを回避可能である。また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能である。
【０１８８】
第４実施形態
図２１は、本発明の第４の実施形態に係る４４．１ｋＨｚから４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【０１８９】
図２１において、ＵおよびＤは互いに素な正整数であり、Ｈ（ｚ）はＦＩＲフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【０１９０】
本サンプリング変換装置２００Ａは、前段のポリフェーズ分解による第１の変換部２１０Ａと、後段の線形補間による第２の変換部２２０とを縦続接続して構成されている。
すなわち、サンプリング変換装置２００Ａにおいて、第１の変換部２１０Ａと第２の変換部２２０とに分離し、２段階に分けたサンプリングレート変換を実現している。
【０１９１】
具体的には、本第３の実施形態に係る４４．１ｋＨｚから３２ｋＨｚへのサンプリングレートでは、次のように式変形を行い、前半の１１／１２の部分を第１の変換部２１０Ａにおけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４１／４４０の部分は、第２の変換部２２０における線形補間で１サンプル増やす操作を行う。
【０１９２】
【数４７】
2004274624.tif 000048
【０１９３】
本第４の実施形態において、第１の変換部２１０Ａおよび第２の変換部２２０の構成で上述した第３の実施形態と異なる点は、第１の変換部２１０Ａの第１のダウンサンプラ２１４Ａのダウンサンプリング動作にある。
すなわち、図２１の第１のダウンサンプラ２１４Ａは、サンプリング周波数Ｕ１Ｆｓの第１の積和演算器２１３の出力信号を、Ｄサンプル、すなわ第３の実施形態の８サンプルと異なり、１２サンプルの間隔で間引いていくことでサンプリング周波数を１／Ｄに下げ、サンプリングレートを（Ｕ１／Ｄ１）に変換し、サンプリング周波数（Ｕ１／Ｄ１）のサンプル信号ｚ（ｎ）として中間端子２１５を介して第２の変換部２２０の第２のアップサンプラ２２１に出力する。
【０１９４】
その他の構成は第３の実施形態と同様であり、全体の詳細な動作についても第１の実施形態と同様に行われる。したがって、ここでは詳細な動作の説明は省略する。
【０１９５】
以上説明したように、本第４の実施形態によれば、前段のポリフェーズ分解による第１の変換部２１０Ａと、後段の線形補間による第２の変換部２２０とを縦続接続して、２段階に分けたサンプリングレート変換を実現し、４４．１ｋＨｚから４８ｋＨｚへのサンプリングレートを所定の式変形（４４１／４８０）＝（４４０／４８０）・（４４１／４４０）＝（１１／１２）・（４４１／４４０）を行い、前半の１１／１２の部分を第１の変換部２１０Ａにおけるポリフェーズ分解によるサンプリングレート変換で実現し、後半の４４１／４４０の部分は、第２の変換部２２０における線形補間で１サンプル増やす操作を行うようにしたことから、以下の効果を得ることができる。
【０１９６】
すなわち、４８ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置２００Ａにおいて、前半部の第１の変換部２１０Ａのポリフェーズ分解に使用するＦＩＲフィルタのカットオフ周波数ωＣ  は、（π／１２）となり、従来の（π／４８０）より十分に大きなカットオフ周波数である。
また、上記カットオフ周波数ωＣ  を実現するためのタップ数は、ポリフェーズのタップ数を１１であると仮定すると、１１×１１＝１２１タップとなる。
この程度のカットオフ周波数ωＣ  ならば、この程度のタップ数で十分実現可能であり、さらに少ないタップ数でも設計可能なレベルである。
このように、本第２の実施形態によれば、カットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
【０１９７】
また、サンプリングレート変換装置２００Ａによれば、チェス盤ひずみを回避可能である。また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能である。
【０１９８】
第５実施形態
図２２は、本発明の第５の実施形態に係る３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【０１９９】
なお、図２２において、ＵおよびＤは互いに素な正整数であり、Ｑ（ｚ）はポリフェーズフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【０２００】
本第５の実施形態が上述した第１および第２の実施形態と異なる点は、ＦＩＲフィルタをｎ個にいわゆるポリフェーズ（Ｐｏｌｙｐｈａｓｅ）分解してポリフェーズ構成をとるようにしたことにある。
【０２０１】
すなわち、４４．１ｋＨｚへのサンプリング変換装置３００は、前段のポリフェーズ分解による第１の変換部３１０と、後段の線形補間による第２の変換部２２０とを縦続接続して構成されている。
換言すれば、本第５の実施形態においては、４４．１ｋＨｚへのサンプリングレート変換装置３００の前半部をポリフェーズに分解し、後半部もポリフェーズフィルタのタップ数が２の線形補間フィルタに分解している。
【０２０２】
ここで、ポリフェーズ分解について再度説明する。
【０２０３】
ポリフェーズ分解
サンプリングレート変換装置は、（Ｎ−１）次のＦＩＲフィルタ（伝達関数Ｈ（ｚ））を用いて帯域制限し、零点部分のサンプルを補間する。
【０２０４】
【数４８】
2004274624.tif 000049
【０２０５】
このＦＩＲフィルタのカットオフ周波数ωＣ  は次のようになる。
【０２０６】
【数４９】
2004274624.tif 000050
【０２０７】
図１１または図１９の構成は、ポリフェーズ構成により図２２のように等価表現することができる。式（４８）のフィルタの伝達関数Ｈ（ｚ）とポリフェーズフィルタの伝達関数Ｑｉ  （ｚ）は、次のような関係で表される。
【０２０８】
【数５０】
2004274624.tif 000051
【０２０９】
【数５１】
2004274624.tif 000052
【０２１０】
ただし、ＮはＵの整数倍にするか、または、ＮＵタップに足りない場合は０の係数が存在するとして計算する。
【０２１１】
図２２で示されるインタポレータの入出力関係は、ポリフェーズフィルタＱｉ（ｚ）のインパルス応答をｑｉ  （ｎ）と表すと畳み込みとアップサンプラの処理により次のようになる。
【０２１２】
【数５２】
2004274624.tif 000053
【０２１３】
ただし、ｋは整数であり、ｘｉ（ｍ）は次のようになる。
【０２１４】
【数５３】
2004274624.tif 000054
【０２１５】
本第５の実施形態において、サンプリングレート変換装置３００の第１の変換部３１０は、図２２に示すように、入力端子３１１、第１の積和演算器３１２−１〜３１２−Ｕ、第１のアップサンプラ３１３−１〜３１３−Ｕ、第１の遅延器３１４−１〜３１４−Ｕ−１  、第１の加算器３１５−１〜３１５−Ｕ−１  、第１のダウンサンプラ３１６、および中間端子３１７を有する。
これらの構成要素のうち、第１の遅延器３１４−１〜３１４−Ｕ−１  、および第２の加算器３１５−１〜３１５−Ｕ−１  により第１の加算手段が構成される。
【０２１６】
また、第２の変換部３２０は、図２２に示すように、第２の積和演算器３２１−１〜３２１−４４０  、第２のアップサンプラ３２２−１〜３２２−４４０  、第２の遅延器３２３−１〜３２３−４３９  、第２の加算器３２４−１〜３２４−４３９  、第１のダウンサンプラ３２５、および出力端子３２６を有する。
これらの構成要素のうち、第２の遅延器３２３−１〜３２３−４３９  、および第２の加算器３２４−１〜３２４−４３９  により第２の加算手段が構成される。
【０２１７】
入力端子３１１には、サンプリング周波数Ｆｓ（３２ｋＨｚまたは４８ｋＨｚ）のサンプル信号ｘ（ｎ）が入力される。
【０２１８】
第１の積和演算器３１２−１〜３１２−Ｕは、それぞれ上述したレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタをポリフェーズ分解した伝達関数がＱ０  （ｚ）〜ＱＵ−１  （ｚ）のポリフェーズフィルタを含み、入力されたサンプル信号とポリフェーズフィルタとの畳み込み演算を上記式（５３）に基づいて行い、演算結果を次段の第１のアップサンプラ３１３−１〜３１３−Ｕに出力する。
【０２１９】
第１のアップサンプラ３１３−１〜３１３−Ｕは、第１の積和演算器３１２−１〜３１２−Ｕの出力サンプル信号を受けて、それぞれＵ−１（７個または１１個）の零点を挿入し、サンプリング周波数ＦｓをＵ倍（８倍または１２倍）に上げ、サンプリング周波数ＵＦｓのサンプル信号を出力する。
【０２２０】
第１の遅延器３１４−１は、第１のアップサンプラ３１３−１によるサンプリング周波数ＵＦｓのサンプル信号を所定時間遅延させて第１の加算器３１５−１に出力する。
また、第１の遅延器３１４−２〜３１４−Ｕ−１  は、それぞれ第１の加算器３１５−１〜３１５−Ｕ−２  の出力信号を所定時間遅延させて第１の加算器３１５−２〜３１５−Ｕ−１  に出力する。
【０２２１】
第１の加算器３１５−１は、第１のアップサンプラ３１３−２によるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器３１４−１により遅延されたサンプル信号を加算して第１の遅延器３１４−２に出力する。
第１の加算器３１５−２は、第１のアップサンプラ３１３−３によるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器３１４−２により遅延されたサンプル信号を加算して第１の遅延器３１３−３に出力する。
同様にして、第１の加算器３１５−Ｕ−１  は、第１のアップサンプラ３１３−Ｕによるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器３１４−Ｕ−１  により遅延されたサンプル信号を加算して第１のダウンサンプラ３１６に出力する。
【０２２２】
第１のダウンサンプラ３１６は、第１の加算器３１５−Ｕ−１  の出力信号、すなわち、各アップサンプラ３１３−１〜３１３−Ｕ−１  によりサンプリング周波数がＵ倍されたサンプル信号を加算した信号を、Ｄサンプル（たとえば１１サンプル）の間隔で間引いていくことでサンプリング周波数を１／Ｄに下げ、サンプリングレートを（Ｕ／Ｄ）倍に変換し、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）として中間端子３１７を介して第２の変換部３２０の第２の積和演算器３２１−１〜３２１−４４０  に出力する。
【０２２３】
第２の積和演算器３２１−１〜３２１−４４０  は、たとえば、それぞれ上述したレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタをポリフェーズ分解した伝達関数がＲ０  （ｚ）〜Ｒ４３９  （ｚ）のポリフェーズフィルタを含み、入力されたサンプル信号をポリフェーズフィルタで構成された係数を持つフィルタで線形補間を行い、その結果を次段の第２のアップサンプラ３２２−１〜３２２−４４０  に出力する。
なお、伝達関数Ｒ０  （ｚ）〜Ｒ４３９  （ｚ）、Ｈ（ｎ）は次のような値をとる。
【０２２４】
【数５４】
2004274624.tif 000055
【０２２５】
第２のアップサンプラ３２２−１〜３２２−４４０  は、第２の積和演算器３２１−１〜３２１−４４０  の出力サンプル信号を受けて、それぞれ４３９の零点を挿入し、サンプリング周波数Ｆｓを４４０倍に上げ、サンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号を出力する。
【０２２６】
第２の遅延器３２３−１は、第２のアップサンプラ３２２−１によるサンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号を所定時間遅延させて第２の加算器３２４−１に出力する。
また、第２の遅延器３２３−２〜３２３−４３９  は、それぞれ第２の加算器３２４−１〜３２４−４３８  の出力信号を所定時間遅延させて第２の加算器３２４−２〜３２４−４３９  に出力する。
【０２２７】
第２の加算器３２４−１は、第２のアップサンプラ３２２−２によるサンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器３２３−１により遅延されたサンプル信号を加算して第２の遅延器３２４−２に出力する。
第２の加算器３２４−２は、第２のアップサンプラ３２２−３によるサンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器３２３−２により遅延されたサンプル信号を加算して第２の遅延器３２３−３に出力する。
同様にして、第２の加算器３２４−４３９  は、第２のアップサンプラ３２２−４４０  によるサンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器３２３−４３９  により遅延されたサンプル信号を加算して第２のダウンサンプラ３２５に出力する。
【０２２８】
第２のダウンサンプラ３２５は、第２の加算器３２４−４３９  の出力信号、すなわち、各アップサンプラ３２２−１〜３２２−４３９  によりサンプリング周波数が４４０倍されたサンプル信号を加算した信号を、４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４１に下げ、サンプリングレートを（４４０Ｕ／４４１Ｄ）倍に変換し、サンプリング周波数（４４０Ｕ／４４１Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子３２６から出力する。
【０２２９】
サンプリングレート変換装置３００においては、第１の変換部３１０の入力端子３１１から入力された周波数Ｆｓ（３２ｋＨｚまたは４８ｋＨｚ）のサンプル信号ｘ（ｎ）がポリフェーズフィルタを含む第１の積和演算器３１２−１〜３１２−Ｕに並列的に入力される。
【０２３０】
各積和演算器３１２−１〜３１２−Ｕにおいて、入力されたサンプル信号とポリフェーズフィルタとの畳み込み演算が行われ、演算結果が次段の第１のアップサンプラ３１３−１〜３１３−Ｕに供給される。
第１のアップサンプラ３１３−１〜３１３−Ｕにおいては、第１の積和演算器３１２−１〜３１２−ｎの出力サンプル信号間にＵ−１の零点が挿入され、サンプリング周波数ＦｓがＵ倍に上げられ、サンプリング周波数ＵＦｓのサンプル信号が出力される。
第１のアップサンプラ３１３−１〜３１３−Ｕの出力信号は、第１の遅延器３１４−１〜３１４−Ｕ−１  および第１の加算器３１５−１〜３１５−Ｕ−１  により遅延され、かつ累積的に加算されて、第１のダウンサンプラ３１６に供給される。
そして、第１のダウンサンプラ３１６おいて、サンプリング周波数ＵＦｓの加算器３１５−Ｕ−１  の出力信号を、Ｄサンプルの間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートがＵ／Ｄ倍に変換され、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）が中間端子３１７を介して第２の変換部３２０の第２の積和演算器３２１−１〜３２１−４４０  に出力される。
【０２３１】
第２の積和演算器３２１−１〜３２１−４４０  においては、第１の変換部３１０から入力されたサンプル信号が、ポリフェーズフィルタで構成された係数を持つフィルタで線形補間され、その結果が次段の第２のアップサンプラ３２２−１〜３２２−４４０  に出力される。
第２のアップサンプラ３２２−１〜３２２−４４０  においては、第２の積和演算器３２１−１〜３２１−４４０  の出力サンプル信号間に４３９の零点が挿入され、サンプリング周波数Ｆｓが４４０倍に上げられ、サンプリング周波数（４４０Ｕ／Ｄ）Ｆｓのサンプル信号が出力される。
第２のアップサンプラ３２２−１〜３２２−４４０  の出力信号は、第２の遅延器３２３−１〜３２３−４３９  および第２の加算器３２４−１〜３２４−４３９  により遅延され、かつ累積的に加算されて、第２のダウンサンプラ３２５に供給される。
そして、第２のダウンサンプラ３２５おいて、サンプリング周波数（４４０Ｕ／Ｄ）Ｆｓの加算器３２４−４３９  の出力信号を、４４１サンプルの間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートが（４４０Ｕ／４４１Ｄ）倍に変換され、サンプリング周波数（４４０Ｕ／４４１Ｄ）Ｆｓのサンプル信号ｙ（ｍ）が出力端子３２６から出力される。
【０２３２】
本第５の実施形態によれば、上述した第１および第２の実施形態の効果に加えて、演算量を必要最小限に抑えることが可能で、処理速度の向上を図ることができる利点がある。
【０２３３】
第６実施形態
図２３は、本発明の第６の実施形態に係る３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置を概念的に示す図である。
【０２３４】
本第６の実施形態が上述した第５の実施形態と異なる点は、第１の変換部３１０Ａにおいてダウンサンプラをセレクタ３１８と見立てて、セレクタ３１８により出力されるサンプルに対応するポリフェーズフィルタを選択して、上記式（５３）に基づくポリフェーズの畳み込み計算を行い、第２の変換部３２０Ａにおいても、ダウンサンプラをセレクタ３２７と見立てて、セレクタ３２７により出力されるサンプルに対応するポリフェーズフィルタを選択して、線形補間を行うように構成したことにある。
【０２３５】
上記式（５２）より、インタポレータはｍに対して周期Ｕの異なる入出力特性を持ち、周期的な時変性を持つことがわかる。
サンプリングレート変換装置の第１の変換部３１０Ａから出力される信号ｚ（ｎ）は、ダウンサンプラの間引き値Ｄで決まるサンプルのみが出力される。
すなわち、図２３に示すように、ダウンサンプラをセレクタ３１８と見立てて、出力されるサンプルに対応するポリフェーズフィルタを選択して、式（５３）のポリフェーズの畳み込み計算のみを行えばよい。
同様に、第２の変換部３２０Ａから出力される信号ｙ（ｍ）は、ダウンサンプラの間引き値Ｄで決まるサンプルのみが出力される。
すなわち、図２３に示すように、ダウンサンプラをセレクタ３２７と見立てて、出力されるサンプルに対応するポリフェーズフィルタを選択して、線形補間のみを行えばよい。
【０２３６】
こうすることで、不必要な計算をする必要がなくなる。
第１の変換部３１０Ａにおいて、出力するサンプルの計算はｎ＝０のサンプルは必ず出力することとすると次に出力するサンプルは以下の式（５５）〜（５７）により決定する。なおここでは、カウンタをＣｏｅｆＣｏｕｎｔ１、計算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１としている。
【０２３７】
【数５５】
ＣｏｅｆＯｆｆｓｅｔ１  ＝  ＣｏｅｆＣｏｕｎｔ１  ％Ｕｐ                                                （５５）
【０２３８】
【数５６】
ＩｎｐｕｔＯｆｆｓｅｔ１＝  ＣｏｅｆＣｏｕｎｔ１  ／Ｕｐ                                                （５６）
【０２３９】
【数５７】
ＣｏｅｆＣｏｕｎｔ１＋＝  Ｄｏｗｎ                                    （５７）
【０２４０】
この場合の第１の変換部３１０Ａの構成は、基本的には、図２３に示すように、サンプリング周波数Ｆｓのサンプル信号ｘ（ｎ）が入力される入力端子３１１、入力されたサンプルとポリフェーズに分解されたポリフェーズフィルタとの畳み込み計算（式（５３））を行う積和演算器３１２（−１〜−Ｕ）、出力サンプルに対応するポリフェーズフィルタを選択するためのセレクタ３１８、およびサンプリングレートがＵ／Ｄ倍に変換され、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）を出力するための中間端子３１７を有する。
【０２４１】
そして、セレクタ３１８が、上記式（５５）〜（５７）に基づいて次に出力するサンプルを選択する。
【０２４２】
同様に、第２の変換部３２０Ａにおいて、出力するサンプルの計算はｍ＝０のサンプルは必ず出力することとすると次に出力するサンプルは以下の式（５８）〜（６０）により決定する。なおここでは、カウンタをＣｏｅｆＣｏｕｎｔ２、計算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２としている。
【０２４３】
【数５８】
ＣｏｅｆＯｆｆｓｅｔ２  ＝  ＣｏｅｆＣｏｕｎｔ２  ％４４０                                              （５８）
【０２４４】
【数５９】
ＩｎｐｕｔＯｆｆｓｅｔ２＝  ＣｏｅｆＣｏｕｎｔ２  ／４４０                                              （５９）
【０２４５】
【数６０】
ＣｏｅｆＣｏｕｎｔ２＋＝４４１                                      （６０）
【０２４６】
この場合の第２の変換部３２０Ａの構成は、基本的には、図２３に示すように、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）が入力され、入力されたサンプルをポリフェーズフィルタで構成された係数を持つフィルタで線形補間する積和演算器３１２（−１〜−４４０  ）、出力サンプルに対応するポリフェーズフィルタを選択するためのセレクタ３２７、およびサンプリングレートが（４４０Ｕ／４４１Ｄ）倍に変換され、サンプリング周波数（４４０Ｕ／４４１Ｄ）Ｆｓのサンプル信号ｙ（ｍ）を出力するための出力端子３２６を有する。
【０２４７】
そして、セレクタ３２７が、上記式（５８）〜（６０）に基づいて次に出力するサンプルを選択する。
【０２４８】
図２４は、図２３の概念的に示すサンプリングレート変換装置３００Ａの第１の変換部３１０Ｂ（および第２の変換部３２０Ｂ）をより具体的に示す図である。
なお、図２４では第１の変換部３１０Ｂを例に示しているが、第２の変換部３２０Ｂも第１の変換部３１０Ｂと同様の構成を有する。
【０２４９】
この第１の変換部３１０Ｂは、図２４に示すように、上述した図１６のアルゴリズムに基づいて係数が設定されたＦＩＲフィルタをポリフェーズに分解する分解装置３１０１と、分解されたポリフェーズフィルタの係数を記憶する係数メモリ３１０２と、出力サンプルに対応するポリフェーズフィルタの係数を係数メモリ３１０２から選択して読み出すセレクタ３１０３と、係数メモリ３１０２から読み出された係数を保持する係数レジスタ３１０４と、入力サンプル信号ｘ（ｎ）を保持する入力レジスタ３１０５と、係数レジスタ３１０４に保持された係数と入力レジスタ３１０５に保持されたサンプル信号の積和演算を行い積和演算器３１０６により構成されている。
【０２５０】
以下、本実施形態に係るサンプリングレート変換装置の実装法について説明する。
なお、ここでは、第１の変換部を例に説明するが、第２の変換部において同様に行われる。
【０２５１】
第１の変換部（第２の変換部）の実装法
たとえば図１１に示すサンプリングレート変換装置を実現する際には、図２３に示すポリフェーズ構成を用いて実現する。以下で説明する実現法では、出力に対して必要な入力とポリフェーズフィルタを選択することで必要最小限の計算で済むようにしている。
【０２５２】
図２５は、本実施形態に係るサンプリングレート変換装置の第１の変換部の実装法を説明するためのフローチャートである。
具体的な処理は以下のようになる。
【０２５３】
ｓｔｅｐ１０
図２５に示すように、まず、初期設定を行う（Ｆ２０１）。この初期設定では、入力データ数、出力データ数、タップ数、ポリフェーズフィルタのタップ数の設定を行う。
具体的には以下の通りである。
・入力データ数：  Ｗｉｄｔｈ  、
・出力データ数：  ＤｓｔＷｉｄｔｈ  ＝  Ｗｉｄｔｈ１×Ｕｐ／Ｄｏｗｎ、
・タップ数：  Ｔａｐ  、
・ポリフェーズフィルタのタップ数：  ＰｏｌｙＴａｐ  ＝  （Ｔａｐ  ＋  Ｕｐ−１）／Ｕｐ。
【０２５４】
ｓｔｅｐ１１
次に、たとえば既に図１６等に関連付けて説明したレムズ交換（Ｒｅｍｅｚ  Ｅｘｃｈａｎｇｅ）アルゴリズムにより低域通過ＦＩＲフィルタを設計する（Ｆ２０２）。
ここでは、その詳細は省略する。
【０２５５】
ｓｔｅｐ１２
次に、ポリフェーズフィルタを準備する（Ｆ２０３）。すなわち、ＦＩＲフィルタの伝達関数Ｈ（ｚ）から、上記式（５０）の展開式を用いてポリフェーズフィルタの伝達関数Ｑｉ（ｚ）を求める。
次式のように、各ポリフェーズの正規化係数ＱｉＮｏｒｍａｌ  を求めておく。
【０２５６】
【数６１】
2004274624.tif 000056
【０２５７】
そして、畳み込みのための係数反転を行う。すなわち、上記式（５３）の畳み込みを行うために，各ポリフェーズフィルタの係数を逆順に並び替える。
【０２５８】
ｓｔｅｐ１３
次に、ポリフェーズフィルタと入力の中心を決定する（Ｆ２０４）。
すべてのポリフェーズに対して畳み込みをする必要はなく、ダウンサンプラによって残される部分のみ畳み込みをすればよい。
ここで、上述したように、カウンタをＣｏｅｆＣｏｕｎｔ１、使うポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１  ，入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１とし、以下の関係を満足する。
【０２５９】
【数６２】
ＣｏｅｆＯｆｆｓｅｔ１  ＝  ＣｏｅｆＣｏｕｎｔ１  Ｕｐ                                                    （６２）
【０２６０】
【数６３】
ＩｎｐｕｔＯｆｆｓｅｔ１＝  ＣｏｅｆＣｏｕｎｔ１  ／Ｕｐ                                                （６３）
【０２６１】
【数６４】
ＣｏｅｆＣｏｕｎｔ１＋＝  Ｄｏｗｎ                                    （６４）
【０２６２】
ｓｔｅｐ１４
次に、上記式（５３）の畳み込みを行う。
具体的には、式（６５）のように畳み込みを行い、次に、式（６６）のように四捨五入した後、式（６７）のように正規化した後、式（６８）のようにクリッピングを行う。
【０２６３】
【数６５】
2004274624.tif 000057
【０２６４】
【数６６】
2004274624.tif 000058
【０２６５】
【数６７】
2004274624.tif 000059
【０２６６】
【数６８】
2004274624.tif 000060
【０２６７】
たとえば１６ビットの場合は、ＣＬＩＰ ＭＡＸ＝３２７６７、ＣＬＩＰ ＭＩＮ＝−３２７６８となる。
符号化８ビット（ｓｉｇｎｅｄ  ８ｂｉｔ  ）の場合は、ＣＬＩＰ ＭＡＸ＝１２７、ＣＬＩＰ ＭＩＮ＝−１２８となる。
非符号化８ビット（ｕｎｓｉｇｎｅｄ  ８ｂｉｔ  ）の場合は、ＣＬＩＰ ＭＡＸ＝２５５、ＣＬＩＰ ＭＩＮ＝０となる。
【０２６８】
ｓｔｅｐ１５
ここで、終了条件を満足しているか否かの判定を行う（Ｆ２０６）。条件を満足している場合は、処理を終了する。満足していない場合には、Ｆ２０４の処理に戻る。
【０２６９】
次に、３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の線形補間による第２の変換部の動作について、図２６に関連付けて説明する。
【０２７０】
本実施形態では、Ｕ＝４４０であることから、入力ｘ（ｎ）に対して各サンプル間に４３９個の零点を挿入した状態を生成する。
生成されたサンプルのうち、Ｄ＝４４１であることから、４４１サンプルごとに間引いて出力される（破線で示すサンプル）。
破線で示す部分のポリフェーズフィルタの畳み込みの係数が上部の数値である。線形補間なので、出力されるサンプルに対する両端の入力サンプルに係数をかけることで求められる。
【０２７１】
ｍ＝０の位置は、畳み込みｙ（０）＝４４０×ｘ（０）＋０×ｘ（１）で計算される。
【０２７２】
ｍ＝１の位置は、畳み込みｙ（１）＝４３９×ｘ（１）＋１×ｘ（２）で計算される。
【０２７３】
ｍ＝２の位置は、畳み込みｙ（２）＝４３８×ｘ（２）＋２×ｘ（３）で計算される。
【０２７４】
ｍ＝３の位置は、畳み込みｙ（３）＝４３７×ｘ（３）＋３×ｘ（４）で計算される。
【０２７５】
ｍ＝４の位置は、畳み込みｙ（４）＝４３６×ｘ（４）＋４×ｘ（５）で計算される。
【０２７６】
ｍ＝５の位置は、畳み込みｙ（５）＝４３５×ｘ（５）＋５×ｘ（６）で計算される。
【０２７７】
第７実施形態
図２７は、本発明の第７の実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【０２７８】
なお、図２７において、ＵおよびＤは互いに素な正整数であり、Ｑ（ｚ）はポリフェーズフィルタの伝達関数を示している。また、上向きの矢印は各信号間に（Ｕ−１）個の零点を挿入するアップサンプリング、下向き矢印は信号をＤ個間隔で間引くダウンサンプリングを示している。
【０２７９】
本第７の実施形態が上述した第３および第４の実施形態と異なる点は、ＦＩＲフィルタをｎ個にいわゆるポリフェーズ（Ｐｏｌｙｐｈａｓｅ）分解してポリフェーズ構成をとるようにしたことにある。
【０２８０】
すなわち、４４．１ｋＨｚからのンプリング変換装置４００は、前段のポリフェーズ分解による第１の変換部４１０と、後段の線形補間による第２の変換部４２０とを縦続接続して構成されている。
換言すれば、本第７の実施形態においては、４４．１ｋＨｚからのサンプリングレート変換装置４００の前半部をポリフェーズに分解し、後半部もポリフェーズフィルタのタップ数が２の線形補間フィルタに分解している。
【０２８１】
本第７の実施形態において、サンプリングレート変換装置４００の第１の変換部４１０は、図２７に示すように、入力端子４１１、第１の積和演算器４１２−１〜４１２−Ｕ、第１のアップサンプラ４１３−１〜４１３−Ｕ、第１の遅延器４１４−１〜３１４−Ｕ−１  、第１の加算器４１５−１〜４１５−Ｕ−１  、第１のダウンサンプラ４１６、および中間端子４１７を有する。
これらの構成要素のうち、第１の遅延器４１４−１〜４１４−Ｕ−１  、および第１の加算器４１５−１〜４１５−Ｕ−１  により第１の加算手段が構成される。
【０２８２】
また、第２の変換部４２０は、図２７に示すように、第２の積和演算器４２１−１〜４２１−４４０  、第２のアップサンプラ４２２−１〜４２２−４４０  、第２の遅延器４２３−１〜４２３−４３９  、第２の加算器４２４−１〜４２４−４３９  、第２のダウンサンプラ４２５、および出力端子４２６を有する。
これらの構成要素のうち、第２の遅延器４２３−１〜４２３−４３９  、および第２の加算器４２４−１〜４２４−４３９  により第２の加算手段が構成される。
【０２８３】
入力端子４１１には、サンプリング周波数Ｆｓ（４４．１ｋＨｚ）のサンプル信号ｘ（ｎ）が入力される。
【０２８４】
第１の積和演算器４１２−１〜４１２−Ｕは、それぞれ上述したレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタをポリフェーズ分解した伝達関数がＱ０  （ｚ）〜ＱＵ−１  （ｚ）のポリフェーズフィルタを含み、入力されたサンプル信号とポリフェーズフィルタとの畳み込み演算を上記式（５３）に基づいて行い、演算結果を次段の第１のアップサンプラ４１３−１〜４１３−Ｕに出力する。
【０２８５】
第１のアップサンプラ４１３−１〜４１３−Ｕは、第１の積和演算器４１２−１〜４１２−Ｕの出力サンプル信号を受けて、それぞれＵ−１（たとえば１０個）の零点を挿入し、サンプリング周波数ＦｓをＵ倍（１１倍）に上げ、サンプリング周波数ＵＦｓのサンプル信号を出力する。
【０２８６】
第１の遅延器４１４−１は、第１のアップサンプラ４１３−１によるサンプリング周波数ＵＦｓのサンプル信号を所定時間遅延させて第１の加算器４１５−１に出力する。
また、第１の遅延器４１４−２〜４１４−Ｕ−１  は、それぞれ第１の加算器４１５−１〜４１５−Ｕ−２  の出力信号を所定時間遅延させて第１の加算器４１５−２〜４１５−Ｕ−１  に出力する。
【０２８７】
第１の加算器４１５−１は、第１のアップサンプラ４１３−２によるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器４１４−１により遅延されたサンプル信号を加算して第１の遅延器４１４−２に出力する。
第１の加算器４１５−２は、第１のアップサンプラ４１３−３によるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器４１４−２により遅延されたサンプル信号を加算して第１の遅延器４１３−３に出力する。
同様にして、第１の加算器４１５−Ｕ−１  は、第１のアップサンプラ４１３−Ｕによるサンプリング周波数ＵＦｓのサンプル信号と第１の遅延器４１４−Ｕ−１  により遅延されたサンプル信号を加算して第１のダウンサンプラ４１６に出力する。
【０２８８】
第１のダウンサンプラ４１６は、第１の加算器４１５−Ｕ−１  の出力信号、すなわち、各アップサンプラ４１３−１〜４１３−Ｕ−１  によりサンプリング周波数がＵ倍されたサンプル信号を加算した信号を、Ｄサンプル（たとえば８サンプルまたは１２サンプル）の間隔で間引いていくことでサンプリング周波数を１／Ｄに下げ、サンプリングレートを（Ｕ／Ｄ）倍に変換し、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）として中間端子４１７を介して第２の変換部４２０の第２の積和演算器４２１−１〜４２１−４４０  に出力する。
【０２８９】
第２の積和演算器４２１−１〜４２１−４４０  は、たとえば、それぞれ上述したレムズ交換アルゴリズムに基づいて設計されたＦＩＲフィルタをポリフェーズ分解した伝達関数がＲ０  （ｚ）〜Ｒ４３９  （ｚ）のポリフェーズフィルタを含み、入力されたサンプル信号をポリフェーズフィルタで構成された係数を持つフィルタで線形補間を行い、その結果を次段の第２のアップサンプラ４２２−１〜４２２−４４０  に出力する。
なお、伝達関数Ｒ０  （ｚ）〜Ｒ４３９  （ｚ）、Ｈ（ｎ）は次のような値をとる。
【０２９０】
【数６９】
2004274624.tif 000061
【０２９１】
第２のアップサンプラ４２２−１〜４２２−４４０  は、第２の積和演算器４２１−１〜４２１−４４０  の出力サンプル信号を受けて、それぞれ４４０の零点を挿入し、サンプリング周波数Ｆｓを４４１倍に上げ、サンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号を出力する。
【０２９２】
第２の遅延器４２３−１は、第２のアップサンプラ４２２−１によるサンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号を所定時間遅延させて第２の加算器４２４−１に出力する。
また、第２の遅延器４２３−２〜４２３−４３９  は、それぞれ第２の加算器４２４−１〜４２４−４３８  の出力信号を所定時間遅延させて第２の加算器４２４−２〜４２４−４３９  に出力する。
【０２９３】
第２の加算器４２４−１は、第２のアップサンプラ４２２−２によるサンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器４２３−１により遅延されたサンプル信号を加算して第２の遅延器４２４−２に出力する。
第２の加算器４２４−２は、第２のアップサンプラ４２２−３によるサンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器４２３−２により遅延されたサンプル信号を加算して第２の遅延器４２３−３に出力する。
同様にして、第２の加算器４２４−４３９  は、第２のアップサンプラ４２２−４４０  によるサンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号と第２の遅延器４２３−４３９  により遅延されたサンプル信号を加算して第２のダウンサンプラ４２５に出力する。
【０２９４】
第２のダウンサンプラ４２５は、第２の加算器４２４−４３９  の出力信号、すなわち、各アップサンプラ４２２−１〜４２２−４３９  によりサンプリング周波数が４４１倍されたサンプル信号を加算した信号を、４４１サンプルの間隔で間引いていくことでサンプリング周波数を１／４４０に下げ、サンプリングレートを（４４１Ｕ／４４０Ｄ）倍に変換し、サンプリング周波数（４４１Ｕ／４４０Ｄ）Ｆｓのサンプル信号ｙ（ｍ）として出力端子３２６から出力する。
【０２９５】
サンプリングレート変換装置４００においては、第１の変換部４１０の入力端子３１１から入力された周波数Ｆｓ（４４．１ｋＨｚ）のサンプル信号ｘ（ｎ）がポリフェーズフィルタを含む第１の積和演算器４１２−１〜４１２−Ｕに並列的に入力される。
【０２９６】
各積和演算器４１２−１〜４１２−Ｕにおいて、入力されたサンプル信号とポリフェーズフィルタとの畳み込み演算が行われ、演算結果が次段の第１のアップサンプラ４１３−１〜４１３−Ｕに供給される。
第１のアップサンプラ４１３−１〜４１３−Ｕにおいては、第１の積和演算器４１２−１〜４１２−ｎの出力サンプル信号間にＵ−１の零点が挿入され、サンプリング周波数ＦｓがＵ倍に上げられ、サンプリング周波数ＵＦｓのサンプル信号が出力される。
第１のアップサンプラ４１３−１〜４１３−Ｕの出力信号は、第１の遅延器４１４−１〜４１４−Ｕ−１  および第１の加算器４１５−１〜４１５−Ｕ−１  により遅延され、かつ累積的に加算されて、第１のダウンサンプラ４１６に供給される。
そして、第１のダウンサンプラ４１６おいて、サンプリング周波数ＵＦｓの加算器４１５−Ｕ−１  の出力信号を、Ｄサンプルの間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートがＵ／Ｄ倍に変換され、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）が中間端子４１７を介して第２の変換部３２０の第２の積和演算器４２１−１〜４２１−４４０  に出力される。
【０２９７】
第２の積和演算器４２１−１〜４２１−４４０  においては、第１の変換部４１０から入力されたサンプル信号が、ポリフェーズフィルタで構成された係数を持つフィルタで線形補間され、その結果が次段の第２のアップサンプラ４２２−１〜４２２−４４０  に出力される。
第２のアップサンプラ４２２−１〜４２２−４４０  においては、第２の積和演算器４２１−１〜４２１−４４０  の出力サンプル信号間に４４０の零点が挿入され、サンプリング周波数Ｆｓが４４１倍に上げられ、サンプリング周波数（４４１Ｕ／Ｄ）Ｆｓのサンプル信号が出力される。
第２のアップサンプラ４２２−１〜４２２−４４０  の出力信号は、第２の遅延器４２３−１〜４２３−４３９  および第２の加算器４２４−１〜４２４−４３９  により遅延され、かつ累積的に加算されて、第２のダウンサンプラ４２５に供給される。
そして、第２のダウンサンプラ４２５おいて、サンプリング周波数（４４１Ｕ／Ｄ）Ｆｓの加算器４２４−４３９  の出力信号を、４４０サンプルの間隔で間引いていくことでサンプリング周波数が１／Ｄに下げられる。
これにより、サンプリングレートが（４４１Ｕ／４４０Ｄ）倍に変換され、サンプリング周波数（４４１Ｕ／４４０Ｄ）Ｆｓのサンプル信号ｙ（ｍ）が出力端子４２６から出力される。
【０２９８】
本第７の実施形態によれば、上述した第３および第４の実施形態の効果に加えて、演算量を必要最小限に抑えることが可能で、処理速度の向上を図ることができる利点がある。
【０２９９】
第８実施形態
図２８は、本発明の第６の実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置を概念的に示す図である。
【０３００】
本第８の実施形態が上述した第７の実施形態と異なる点は、第１の変換部４１０Ａにおいてダウンサンプラをセレクタ４１８と見立てて、セレクタ４１８により出力されるサンプルに対応するポリフェーズフィルタを選択して、上記式（５３）に基づくポリフェーズの畳み込み計算を行い、第２の変換部４２０Ａにおいても、ダウンサンプラをセレクタ４２７と見立てて、セレクタ４２７により出力されるサンプルに対応するポリフェーズフィルタを選択して、線形補間を行うように構成したことにある。
【０３０１】
上記式（５２）より、インタポレータはｍに対して周期Ｕの異なる入出力特性を持ち、周期的な時変性を持つことがわかる。
サンプリングレート変換装置の第１の変換部４１０Ａから出力される信号ｚ（ｎ）は、ダウンサンプラの間引き値Ｄで決まるサンプルのみが出力される。
すなわち、図２８に示すように、ダウンサンプラをセレクタ４１８と見立てて、出力されるサンプルに対応するポリフェーズフィルタを選択して、式（５３）のポリフェーズの畳み込み計算のみを行えばよい。
同様に、第２の変換部４２０Ａから出力される信号ｙ（ｍ）は、ダウンサンプラの間引き値Ｄで決まるサンプルのみが出力される。
すなわち、図２８に示すように、ダウンサンプラをセレクタ４２７と見立てて、出力されるサンプルに対応するポリフェーズフィルタを選択して、線形補間のみを行えばよい。
【０３０２】
こうすることで、不必要な計算をする必要がなくなる。
第１の変換部４１０Ａにおいて、出力するサンプルの計算はｎ＝０のサンプルは必ず出力することとすると次に出力するサンプルは以下の式（７０）〜（７２）により決定する。なおここでは、カウンタをＣｏｅｆＣｏｕｎｔ１、計算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ１  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ１としている。
【０３０３】
【数７０】
ＣｏｅｆＯｆｆｓｅｔ１  ＝  ＣｏｅｆＣｏｕｎｔ１  ％Ｕｐ                                                （７０）
【０３０４】
【数７１】
ＩｎｐｕｔＯｆｆｓｅｔ１＝  ＣｏｅｆＣｏｕｎｔ１  ／Ｕｐ                                                （７１）
【０３０５】
【数７２】
ＣｏｅｆＣｏｕｎｔ１＋＝  Ｄｏｗｎ                                    （７２）
【０３０６】
この場合の第１の変換部３４０Ａの構成は、基本的には、図２８に示すように、サンプリング周波数Ｆｓのサンプル信号ｘ（ｎ）が入力される入力端子４１１、入力されたサンプルとポリフェーズに分解されたポリフェーズフィルタとの畳み込み計算（式（５３））を行う積和演算器４１２（−１〜−Ｕ）、出力サンプルに対応するポリフェーズフィルタを選択するためのセレクタ４１８、およびサンプリングレートがＵ／Ｄ倍に変換され、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）を出力するための中間端子４１７を有する。
【０３０７】
そして、セレクタ３１８が、上記式（７０）〜（７２）に基づいて次に出力するサンプルを選択する。
【０３０８】
同様に、第２の変換部４２０Ａにおいて、出力するサンプルの計算はｍ＝０のサンプルは必ず出力することとすると次に出力するサンプルは以下の式（７３）〜（７５）により決定する。なおここでは、カウンタをＣｏｅｆＣｏｕｎｔ２、計算に使用するポリフェーズフィルタをＣｏｅｆＯｆｆｓｅｔ２  、入力データの中心をＩｎｐｕｔＯｆｆｓｅｔ２としている。
【０３０９】
【数７３】
ＣｏｅｆＯｆｆｓｅｔ２  ＝  ＣｏｅｆＣｏｕｎｔ２  ％４４１                                          （７３）
【０３１０】
【数７４】
ＩｎｐｕｔＯｆｆｓｅｔ２＝  ＣｏｅｆＣｏｕｎｔ２  ／４４１                                          （７４）
【０３１１】
【数７５】
ＣｏｅｆＣｏｕｎｔ２＋＝４４０                                                                      （７５）
【０３１２】
この場合の第２の変換部４２０Ａの構成は、基本的には、図２８に示すように、サンプリング周波数（Ｕ／Ｄ）Ｆｓのサンプル信号ｚ（ｎ）が入力され、入力されたサンプルをポリフェーズフィルタで構成された係数を持つフィルタで線形補間する積和演算器４１２（−１〜−４４０  ）、出力サンプルに対応するポリフェーズフィルタを選択するためのセレクタ４２７、およびサンプリングレートが（４４１Ｕ／４４０Ｄ）倍に変換され、サンプリング周波数（４４１Ｕ／４４０Ｄ）Ｆｓのサンプル信号ｙ（ｍ）を出力するための出力端子４２６を有する。
【０３１３】
そして、セレクタ３２７が、上記式（７３）〜（７５）に基づいて次に出力するサンプルを選択する。
【０３１４】
図２８の概念的に示すサンプリングレート変換装置４００Ａの第１の変換部４１０Ｂ（および第２の変換部４２０Ｂ）は、第６の実施形態で説明したように、図２４に示すような具体的な構成をとり得る。また、サンプリングレート変換装置４００Ａの第１の変換部４１０Ｂ（および第２の変換部４２０Ｂ）は、第６の実施形態で説明したような実装方法で実装可能である。したがって、ここでは、その詳細な説明は省略する。
【０３１５】
次に、本実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の線形補間による第２の変換部の動作について、図２９に関連付けて説明する。
【０３１６】
本実施形態では、Ｕ＝４４１であることから、入力ｘ（ｎ）に対して各サンプル間に４４０個の零点を挿入した状態を生成する。
生成されたサンプルのうち、Ｄ＝４４０であることから、４４０サンプルごとに間引いて出力される（破線で示すサンプル）。
破線で示す部分のポリフェーズフィルタの畳み込みの係数が上部の数値である。線形補間なので、出力されるサンプルに対する両端の入力サンプルに係数をかけることで求められる。
【０３１７】
ｍ＝０の位置は、畳み込みｙ（０）＝４４１×ｘ（０）＋０×ｘ（１）で計算される。
【０３１８】
ｍ＝１の位置は、畳み込みｙ（１）＝１×ｘ（０）＋４４０×ｘ（１）で計算される。
【０３１９】
ｍ＝２の位置は、畳み込みｙ（２）＝２×ｘ（１）＋４３９×ｘ（２）で計算される。
【０３２０】
ｍ＝３の位置は、畳み込みｙ（３）＝３×ｘ（２）＋４３８×ｘ（３）で計算される。
【０３２１】
ｍ＝４の位置は、畳み込みｙ（４）＝４×ｘ（３）＋４３７×ｘ（４）で計算される。
【０３２２】
ｍ＝５の位置は、畳み込みｙ（５）＝５×ｘ（４）＋４３６×ｘ（５）で計算される。
【０３２３】
第９実施形態
第９の実施形態として、上述した各サンプリングレート変換装置を採用したオーディオ装置について説明する。
【０３２４】
図３０は、本発明に係るサンプリングレート変換装置を採用したオーディオ装置の構成例を示すブロック図である。
【０３２５】
本オーディオ装置５００は、入力端子５０１、ＬＲ分離回路（ＤＳＢ）５０２、サンプリングレート変換装置（ＳＲＣ）５０３、アッテネータ（ＡＴＴ）５０４、ミュート回路（ＭＵＴＥ）５０５、および出力端子５０６を有している。
【０３２６】
そして、サンプリングレート変換装置（ＳＲＣ）５０３が、上述した第１〜第８の実施形態として図１１、図１９〜図２３、図２７および図２８に関連付けて説明したサンプリングレート変換装置１００，１００Ａ，２００，２００Ａ，３００，３００Ａ，４００，４４０Ａが適用される。
【０３２７】
この場合、上述した説明の例外処理として、以下の処理を行う。
【０３２８】
端点処理を行う。すなわち、初めのフィルタ演算をするときＴａｐ／２  サンプル分足らない。そのＴａｐ／２  サンプル分、０を補っておく。
また、前データの保持処理を行う。オーディオ特有の処理として，以下のように、Ｗｉｄｔｈ  に対してフィルタをかけ終わった後、次のフィルタ演算用に入力データをコピーしておく必要がある。
【０３２９】
【数７６】
2004274624.tif 000062
【０３３０】
このオーディオ装置５００においては、たとえば入力端子５０１から入力された４８ｋＨｚのＰＣＭデジタル信号が分離回路５０２で所定の分離処理が施された後、サンプリングレート変換装置５０３でサンプリングレートが変換され、たとえば４４．１ｋＨｚの信号として出力される。
そして、アッテネータ５０４で減衰処理を受け、さらにミュート回路５０５を介して、出力端子５０６からＰＣＭデジタル音声信号が出力される。
【０３３１】
本オーディオ装置５００によれば、サンプリングレート変換装置５０３のＦＩＲフィルタのカットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
また、チェス盤歪みが回避され、また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能で、演算量を必要最小限に抑えることが可能なサンプリングレート変換装置を有することから、ノイズ耐性が向上し、また、直線利得のずれを回避でき、また、処理速度の向上を図ることができる利点がある。
【０３３２】
【発明の効果】
以上説明したように、本発明によれば、カットオフ周波数が大きくなるので、直線位相ＦＩＲフィルタが容易に設計可能である。
また、タップ数も少なくてすむことから、メモリの容量をそれほど必要とせずい、メモリ容量を削減でき、ひいてはコスト削減を図ることができる。
また、カットオフ周波数が大きくなることから、少ないタップ数でＦＩＲフィルタを設計でき、その結果、演算量も少なくなるという利点がある。
【０３３３】
また、本発明によれば、チェス盤ひずみを回避可能である。
また、任意のプリフィルタを考慮でき、任意の周波数点を通過可能である。
また、演算量を必要最小限に抑えることが可能で、処理速度の向上を図ることができる。
【図面の簡単な説明】
【図１】サンプリングレート変換装置の構成例を示すブロック図である。
【図２】ポリフェーズ構成のサンプリングレート変換装置の構成例を示すブロック図である。
【図３】図１の装置に係る３２ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図４】図１の装置に係る４８ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図５】図１の装置に係る４４．１ｋＨｚから３２ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図６】図１の装置に係る４４．１ｋＨｚから４８ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図７】図２の装置に係る３２ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図８】図２の装置に係る４８ｋＨｚから４４．１ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図９】図２の装置に係る４４．１ｋＨｚから３２ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図１０】図２の装置に係る４４．１ｋＨｚから４８ｋＨｚへのサンプリングレート変換装置を示すブロック図である。
【図１１】本発明の第１の実施形態に係る３２ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図１２】ＦＩＲフィルタのトランスバーサル型回路構成を示す図である。
【図１３】ＦＩＲフィルタが直線位相を持つ４つの場合のインパルス応答を示す図である。
【図１４】直線位相ＦＩＲフィルタの４つの場合に対するＱ（ｅｊｗ）とＲを示す図である。
【図１５】重みつきチェビシェフ近似の例を示す図である。
【図１６】本発明に係るプリフィルタの周波数応答を考慮したレムズ交換アルゴリズムのフローチャートである。
【図１７】重みつき近似誤差Ｅ（ｅｊｗ）の新しい極値の決定法を説明するための図である。
【図１８】本発明の任意の周波数点を指定したときの周波数応答とその拡大図を示す図である。
【図１９】本発明の第２の実施形態に係る４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図２０】本発明の第３の実施形態に係る４４．１ｋＨｚから３２ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図２１】本発明の第４の実施形態に係る４４．１ｋＨｚから４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図２２】本発明の第５の実施形態に係る３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図２３】本発明の第６の実施形態に係る３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置を概念的に示す図である。
【図２４】図２３の概念的に示すサンプリングレート変換装置を、より具体的に示す図である。
【図２５】本実施形態に係るサンプリングレート変換装置の第１および第２の変換部の実装法を説明するためのフローチャートである。
【図２６】本実施形態に係る３２ｋＨｚまたは４８ｋＨｚから４４．１ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の線形補間による第２の変換部の動作について説明するための図である。
【図２７】本発明の第７の実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の構成を示すブロック図である。
【図２８】本発明の第８の実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置を概念的に示す図である。
【図２９】本実施形態に係る４４．１ｋＨｚから３２ｋＨｚまたは４８ｋＨｚにサンプリングレートを変換するサンプリングレート変換装置の線形補間による第２の変換部の動作について説明するための図である。
【図３０】本発明に係るサンプリングレート変換装置を採用したオーディオ装置の構成例を示すブロック図である。
【符号の説明】
１００，１００Ａ，２００，２００Ａ…サンプリングレート変換装置、１１０，１１０Ａ，２１０，２１０Ａ…第１の変換部、１１１，２１１…入力端子、１１２，１１２Ａ，２１２…第１のアップサンプラ、１１３，２１３…第１の積和演算器、１１４，２１４Ａ…第１のダウンサンプラ、１１５，２１５…中間端子、１２０，２２０…第１の変換部、１２１，２２１…第２のアップサンプラ、１２２，２２２…第２の積和演算器、１２３，２２３…第２のダウンサンプラ、１２４，２２４…出力端子、３００，３００Ａ，４００，４４０Ａ…サンプリングレート変換装置、３１０，３１０Ａ，４１０，４１０Ａ…第１の変換部、３２０，３２０Ａ，４２０，４２０Ａ…第２の変換部、３１１，４１１…入力端子、３１２−１〜３１２−Ｕ，４１２−１〜４１２−Ｕ…第１の積和演算器、３１３−１〜３１３−Ｕ，４１３−１〜４１３−Ｕ…第１のアップサンプラ、３１４−１〜３１４−Ｕ−１  ，４１４−１〜４１４−Ｕ−１  …第１の遅延器、３１５−１〜３１５−Ｕ−１  ，４１５−１〜４１５−Ｕ−１  …第１の加算器、３１６，４１６…第１のダウンサンプラ、３１７，４１７…中間端子、３１８，４１８…セレクタ、３２１−１〜３２１−４４０  ，４２１−１〜４２１−４４０  …第２の積和演算器、３２２−１〜３２２−４４０  ，４２２−１〜４２２−４４０  …第２のアップサンプラ、３２３−１〜３２３−４３９  ，４２３−１〜４２３−４３９  …第２の遅延器、３２４−１〜３２４−４３９  ，４２４−１〜４２４−４３９  …第２の加算器、３２５，４２５…第２のダウンサンプラ、３１６，４１６…出力端子、３２７，４２７…セレクタ、３１０１…分解装置、３１０２…係数メモリ、３１０３…セレクタ、３１０４…係数レジスタ、３１０５…入力レジスタ、３１０６…積和演算器、５００…オーディオ装置、５０１…入力端子、５０２…ＬＲ分離回路（ＤＳＢ）、５０３…サンプリングレート変換装置（ＳＲＣ）、５０４…アッテネータ（ＡＴＴ）、５０５…ミュート回路（ＭＵＴＥ）、５０６…出力端子。
【図１】
2004274624.tif 000063
【図２】
2004274624.tif 000064
【図３】
2004274624.tif 000065
【図４】
2004274624.tif 000066
【図５】
2004274624.tif 000067
【図６】
2004274624.tif 000068
【図７】
2004274624.tif 000069
【図８】
2004274624.tif 000070
【図９】
2004274624.tif 000071
【図１０】
2004274624.tif 000072
【図１１】
2004274624.tif 000073
【図１２】
2004274624.tif 000074
【図１３】
2004274624.tif 000075
【図１４】
2004274624.tif 000076
【図１５】
2004274624.tif 000077
【図１６】
2004274624.tif 000078
【図１７】
2004274624.tif 000079
【図１８】
2004274624.tif 000080
【図１９】
2004274624.tif 000081
【図２０】
2004274624.tif 000082
【図２１】
2004274624.tif 000083
【図２２】
2004274624.tif 000084
【図２３】
2004274624.tif 000085
【図２４】
2004274624.tif 000086
【図２５】
2004274624.tif 000087
【図２６】
2004274624.tif 000088
【図２７】
2004274624.tif 000089
【図２８】
2004274624.tif 000090
【図２９】
2004274624.tif 000091
【図３０】
2004274624.tif 000092