(57)【要約】【課題】位相変調信号から位相情報を復調する際の処理を、ＤＳＰやＡ／Ｄコンバ−タを使うことなく行い、復調器の低消費電力化を実現すること。【解決手段】入力端子１０１から入力された位相変調信号を直交復調器１０２で正弦成分および余弦成分に分離し、一定時間毎にサンプルホ−ルド回路１０６，１０７でサンプルホ−ルドし、サンプルホ−ルドした正弦成分のＡ／２ｓｉｎΦを積分器１０９により積分して得られる値Ａ／２ｓｉｎΦ＊ｔと、余弦成分のＡ／２ｃｏｓΦの大小関係を比較器１１１で比較し、結果が反転するまでに必要な積分時間ｔ＝ｃｏｓΦ／ｓｉｎΦ＝１／ｔａｎΦをタイミング検出器１１２で測定する。この時間ｔをアドレスにしてＲＯＭを参照することにより位相値Φを復調する。【選択図】      図１
2004165936.tif 000002
【特許請求の範囲】
【請求項１】
受信された位相変調信号を余弦成分および正弦成分に復調する直交復調部と、前記余弦成分をサンプルホ−ルドする第一のサンプルホ−ルド回路と、前記正弦成分をサンプルホ−ルドする第二のサンプルホ−ルド回路と、前記第二のサンプルホ−ルド回路の出力を積分する積分器と、前記積分器の出力の絶対値と第一のサンプルホ−ルド回路の出力の絶対値の大小関係を比較する比較器と、前記比較器の出力が変化するタイミングを検出するタイミング検出器と、を有することを特徴とする位相変調信号復調器。
【請求項２】
請求項１において、
さらに、前記タイミング検出器の出力に基づきアクセスされて、受信信号の位相値または受信シンボルが表す符号値、を出力するルックアップテーブルを有すること特徴とする位相変調信号復調器。
【請求項３】
請求項１において、
前記タイミング検出器は、前記比較器の出力信号を一時的に記憶するシフトレジスタと、このシフトレジスタの隣接する２以上のタップの信号を入力とし、短い間隔で反転を繰り返すノイズに応答して信号が出力されるのを防止するためのゲート回路を有することを特徴とする位相変調復調器。
【請求項４】
請求項１において、
前記比較器はスイッチドコンパレ−タであり、このスイッチドコンパレ−タの出力が反転した後は、このスイッチドコンパレ−タへの動作クロックの供給が停止されることを特徴とする位相変調信号復調器。
【請求項５】
請求項１において、
前記第一のサンプルホ−ルド回路に与えるクロックと前記第二のサンプルホ−ルド回路の各々にクロックを供給するタイミングを、搬送波周期の４分の１に相当する時間だけずらせることで、前記第一および第ニのサンプルホ−ルド回路が直交復調器の機能を兼ねるようにしたことを特徴とする位相変調信号復調器。
【請求項６】
位相変調信号を、直交復調器で正弦成分、余弦成分に分離し、分離された各成分の信号を所定間隔でサンプルホ−ルドし、正弦成分の絶対値｜Ａ／２ｓｉｎΦ｜を積分器により積分して得られる値｜Ａ／２ｓｉｎΦ｜＊ｔと、余弦成分の絶対値｜Ａ／２ｃｏｓΦ｜の大小関係が反転するまでに必要な積分時間ｔ＝｜ｃｏｓΦ／ｓｉｎΦ｜＝｜１／ｔａｎΦ｜を測定し、その測定時間ｔに基づいてルックアップテーブルを参照することにより位相値Φ、または受信シンボルの符号値を得ることを特徴とする位相変調信号の復調方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、位相変調信号を直交復調して得られる信号から原変調信号を検波する方式の位相変調信号復調器に関する。
【０００２】
【従来の技術】
周知のように、位相変調信号復調器の中には、位相変調信号を直交復調して復調された位相変調信号の正弦成分，余弦成分から原変調信号を検波する方式を採用したものがある。従来、この種の受信方式による位相変調信号復調器としては、例えば、図９のような構成のものが知られている。
【０００３】
同図において、変調信号Φを位相変調した信号Ａｃｏｓ（ωｃｔ＋Φ）が入力端子６０１に供給され、直交復調器６０２において、ロ−カル発振器６０５の出力ｃｏｓ（ωｃｔ）と乗算され、正弦成分と余弦成分に分離される。
【０００４】
それぞれ低域通過フィルタ６０３，６０４により不要信号が取り除かれた後、余弦成分ＳＩ＝Ａ／２ｃｏｓΦ及び正弦成分ＳＱ＝Ａ／２ｓｉｎΦは、Ａ／Ｄ変換器６０６，６０７でデジタル値に変換される。デジタル値に変換された結果はＤＳＰ６０８に供給される。ＤＳＰ６０８はシンボル点の位相情報ΦをｔａｎΦ＝（Ａ／２ｓｉｎΦ）／（Ａ／２ｃｏｓΦ）＝ＳＱ／ＳＩの関係を用いて計算し復調する。
【０００５】
なお、受信されたＰＳＫ信号を復調する処理を、Ａ／Ｄ変換後のデジタルデータに基づいて、ＤＳＰを用いて行う技術は、例えば、下記特許文献１に記載されている。
【０００６】
【特許文献１】
特開２００２−４４１７５号公報（段落（０００４）、図２）
【０００７】
【発明が解決しようとする課題】
復調に必要な消費電力を低減するためには、Ａ／Ｄコンバ−タとＤＳＰを用いて行っている位相情報の復調処理を、Ａ／Ｄコンバ−タおよびＤＳＰを使わずに、専用の回路で行うことが望ましい。
【０００８】
しかしながら、位相情報復調処理を論理回路で行おうとすると、余弦成分ＳＩと正弦成分ＳＱに対してΦ＝Ａｒｃｔａｎ（ＳＱ／ＳＩ）の計算をする回路を作る必要が有る。このとき、除算演算（ＳＱ／ＳＩの演算）をいかに行うかが問題となる。
【０００９】
除算を行う方式としては、逆数ＲＯＭ方式、対数計算方式、減算シフト方式、などが知られているが、現在のところ、精度良くかつ高速に除算を行う方法が無いのが実情である。
【００１０】
例えば、上記従来手法でのＡ／Ｄコンバ−タは１０ｂｉｔ精度が必要とされている。
【００１１】
この場合、１０ｂｉｔ精度の除算回路を実現する必要があるため、位相情報復調の為の回路は大規模になる、という問題があった。
【００１２】
本発明は、位相情報復調処理を、Ａ／Ｄコンバ−タおよびＤＳＰを使用せずに行い、位相変調信号復調器の低消費電力化に有用な位相検波方式を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明では、Ａ／Ｄ変換をしてからデジタル信号処理を行うという従来の処理を行わず、代わりに、直交復調後の２つの直交成分をアナログ信号のまま処理し、その結果として得られるデジタル情報に基づいて変換テーブルにアクセスし、所望の復調情報をダイレクトに得るという、新規な手法を採用する。
【００１４】
すなわち、本発明では、位相変調信号を直交復調器で正弦成分，余弦成分に分離したものを一定の間隔でサンプルホ−ルドし、正弦成分の絶対値｜Ａ／２ｓｉｎΦ｜を積分器により積分して得られる値｜Ａ／２ｓｉｎΦ｜＊ｔと、余弦成分の絶対値｜Ａ／２ｃｏｓΦ｜の大小関係が反転するまでに必要な積分時間ｔ＝｜ｃｏｓΦ／ｓｉｎΦ｜＝｜１／ｔａｎΦ｜を測定するタイミング検出器からなり、この時間ｔをアドレスにして変換テーブル（ＲＯＭテーブル）を参照することにより位相値Φや符号値を得る。
【００１５】
つまり、アナログからデジタルへの変換において余弦成分ＳＩと正弦成分ＳＱの比ＳＱ／ＳＩに応じた時間が比較器出力に現れるため、除算の為の回路を別途、設ける必要がない。
【００１６】
また、位相復調処理にＤＳＰを必要とせず、また別途、Ａ／Ｄ変換器を必要としないため、位相変調信号復調器の省スペース化および低消費電力化を達成することができる。
【００１７】
【発明の実施の形態】
以下、本発明の一実施の形態について、図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１を示す位相変調信号復調器の構成を示すブロック図である。
【００１８】
図示されるように、図１の復調器は、入力端子１０１と、ロ−カル発振器１０５と、入力端子１０１とロ−カル発振器１０５より信号が入力される直交復調器１０２と、直交復調器１０２の出力が入力される低域通過フィルタ１０３，１０４と低域通過フィルタ１０３の出力が入力されるサンプルホ−ルド回路１０６と、低域通過フィルタ１０４の出力が入力されるサンプルホ−ルド回路１０７と、サンプルホ−ルド回路１０６の出力が入力される増幅器１０８と、サンプルホ−ルド回路１０７の出力が入力される積分器１０９と、サンプルホ−ルド回路１０６の出力と増幅器１０８の出力が入力されるスイッチ１１０と、スイッチ１１０と積分器１０９の出力が入力される比較器１１１と、比較器１１１の出力が入力されるタイミング検出器１１２と、タイミング検出器１１２の出力が入力されるＲＯＭ１１３と、出力端子１１４と、を有している。
【００１９】
なお、増幅器１０８の利得は、−１倍とする。
【００２０】
また、サンプルホールド回路１０６，１０７、積分器１０９、および、タイミング検出器１１２の各々に与えられるタイミング制御信号（Ｐ１，Ｐ２，ＳＥ，ＳＴ）は、タイミング信号発生器１２０が生成する。
【００２１】
図２（ａ）〜（ｃ）は、図１の位相変調信号復調器の特徴的な動作を説明するための図である。ここでは、受信信号の変調方式がＱＰＳＫである場合を例にとって説明する。
【００２２】
図２（ａ）に示すように、直交復調されたＩ，Ｑの各信号を時刻ｔ１にサンプリングし、所定時間ホールドする。このときの、Ｉ，Ｑ各々のサンプリング値をＶ１，Ｖ２とする。
【００２３】
サンプリングされたＱ信号は、積分器１０９により積分される。積分器の時定数は固定（既知）であり、積分器の出力信号は、Ｑ信号のサンプリング値（＝Ｖ２）に応じた傾きで直線的に上昇する。
【００２４】
そして、図２（ｂ）に示すように、積分器１０９の出力レベル（Ｑ信号の積分値）が、Ｉ信号のレベルと交差するまでの時間（Ｔ）を検出する。この時間Ｔは、比較器１１１の出力レベルがローレベルからハイレベルに反転するタイミングを検出することで知ることができる。
【００２５】
上述したように、この時間Ｔは、ＩＱ位相平面における信号点のｔａｎΦ（Ｉ信号／Ｑ信号）の情報を有している。
【００２６】
そこで、このＴの情報に基づいてアドレス情報を生成し（時間Ｔ自体の情報をアドレス変数とすることを含む）、ルックアップテーブル（ＲＯＭ）１１３にアクセスして、受信信号の位相情報や受信シンボルの符号値を得る。
【００２７】
以下、図４のタイミング図を参照しつつ、図１の復調器の動作を具体的に説明する。
【００２８】
ここでは、図３に示すように、受信信号はＱＰＳＫされており、かつ、第１象限に属するシンボルＯＰ１（＋１，＋１）を受信し、続いて、第４象限に属するシンボルＯＰ４（＋１，−１）を受信した場合について説明する。
【００２９】
まず、図１の復調器の動作の概要を説明し、次に、図４のタイミング図において注意すべき点について述べる。
【００３０】
入力端子１０１に入力された位相変調信号Ａｃｏｓ（ωｃｔ＋Φ）（ここで、ωｃは搬送波の角周波数、Φは原変調信号である）は、直交復調器１０２により直交復調される。
【００３１】
直交復調器１０２には、角周波数がωｃの正弦波信号が、ロ−カル発振器１０５によって供給されている。
【００３２】
直交復調されて正弦成分，余弦成分に分離された位相変調信号は、低域通過フィルタ１０３，１０４によって不要成分を除かれる。
【００３３】
サンプルホ−ルド回路１０６，１０７は周期τの間隔のサンプリングパルスＰ１のタイミングで入力信号ＳＩ＝Ａ／２ｃｏｓ（Φ），ＳＱ＝Ａ／２ｓｉｎ（Φ）をサンプルし、このアナログ値を次のサンプリングパルス到来までホ−ルドする。
【００３４】
積分器１０９は周期τ／２のリセットパルスＰ２でリセットされた後、次のリセットパルス到来まで、入力信号を積分する。
【００３５】
スイッチ１１０は期間τ／２毎にＨからＬ、ＬからＨへ切り替わるスイッチ選択信号ＳＥに従いサンプルホ−ルド回路１０６の出力とサンプルホ−ルド回路１０６の出力を増幅器１０８で−１倍した値を交互に選択する動作をする。
【００３６】
比較器１１１は積分器１０９の出力∫Ａ／２ｓｉｎ（Φ）ｄｔ＝Ａ／２ｔｓｉｎ（Φ）が、スイッチ１１０により選択された値のＡ／２ｃｏｓ（Φ）又は−Ａ／２ｃｏｓ（Φ）より大きくなった時にＨを出力する。
【００３７】
比較器１１１はアナログ入力を比較し大小を判別することができればよく、比較器１１１は演算増幅器で構成することができる。
【００３８】
タイミング検出器１１２は比較器１１１の出力がＨからＬ、ＬからＨに変化する時間をパルスＰ１を測定開始時間として周期τ毎に測定する。
【００３９】
タイミング検出器１１２は比較器１１１の出力値を入力としたシリアル入力のレジスタで構成することができる。
【００４０】
レジスタは、レジスタに保持された値をタイミング検出器の出力として出力する。この点については、図５を参照して後で説明する。
【００４１】
ＲＯＭ１１３は、タイミング検出器１１２が出力する時間計測結果をアドレスとしてアクセスされ、対応する位相値を出力する。
【００４２】
図４において、パルスＰ２を用いて積分器１０９をリセットし、そのリセットタイミングでスイッチ１１０を切り換えるのは、以下の理由による。
【００４３】
つまり、受信シンボルによっては、Ｉ信号の値とＱ信号の積分値がまったく交差しない場合もあり得るため、必ず交差する点を検出できるようにするために、Ｉ信号のレベルを所定の周期で反転させている。
【００４４】
図４に示されるように、積分器１０９の出力の傾きは、Ａ／２・ｓｉｎΦである。また、図４の下側に示されるＩＶ１〜ＩＶ３は無効期間であり、この期間の出力は採用されない。Ｔ１〜Ｔ４に基づいてアドレス情報が生成され、ＲＯＭ１１３がアドレッシングされる。
【００４５】
このようにして、Ａ／Ｄ変換処理を行うことなく、簡易な回路を用いて位相変調信号の復調を実現することができる。
【００４６】
次に、タイミング検出器１１２の具体的な回路構成例について、図５を用いて説明する。
【００４７】
図５のタイミング検出器１１２は、シフトレジスタ（シリアル入力のレジスタ，動作クロックＳＴにて動作する）３０２と、比較器１１１の出力の反転の直前・直後に発生しがちな、短い周期でレベル反転を繰り返すノイズに対する不感帯をつくりだすためのアンドゲート（ゲート回路）ＡＮと、を有する。
【００４８】
比較器１１１の出力レベルのＬ，Ｈを、“０”，“１”に対応させてシフトレジスタ３０２の全タップに取り込み、取り込んだシフトレジスタの各タップのデータをそのまま、アドレス情報となる。
【００４９】
このアドレス情報により、ＲＯＭ１１３（変換テーブル１５０を有する）がアドレッシングされ、位相情報や受信シンボルの符号値が得られる。
【００５０】
ただし、図１の比較器１１１の２つの入力がほぼ等しくなった時には、図６に示すように、比較器１１１の出力が短い間隔でＨからＬ、またＬからＨと小刻みに変化する現象が発生し、正しい反転タイミングの検出ができず、復調エラ−が生じる恐れがある。
【００５１】
そこで、図５の回路では、シフトレジスタ３０２の隣接する２つのタップ（個々の記憶要素）の論理積をＡＮＤ回路Ａ１〜ＡＮで取ることにより、ノイズに応答して不要な信号が出力されることを防止する。
【００５２】
すなわち、タイミング検出器１１２の入力信号がＨからＬ、ＬからＨに小刻みに変化している部分ではタイミング検出器１１２の出力はＬに固定される。
【００５３】
またＬが連続している部分でも、タイミング検出出力がＬとなり、Ｈが連続している部分では、タイミング検出出力がＨとなる。
【００５４】
その結果タイミング検出器の入力が小刻みに変化している部分ではタイミングを検出しなくなる。
【００５５】
このように、タイミング検出出力信号をゲーティングすることにより、比較器の出力が安定せず小刻みに変化している時は、タイミング検出器１１２がタイミング検出しないようにすることができ、これにより、復調エラ−の発生を低減できる。
【００５６】
なお、ＲＯＭ１１３から、受信シンボルが示す符号値を出力する構成を採用することにより、別途ＤＳＰ等により位相値から符号への変換をする必要がなくなり、消費電力の削減に有効である。
【００５７】
（実施の形態２）
前掲の実施の形態では、比較器１１１として演算増幅器を用いて位相変調信号復調器を構成したが、代わりにスイッチドコンパレ−タを用いて構成し、かつスイッチドコンパレ−タの出力が反転した後は、スイッチドコンパレ−タに供給されるクロックを停止する構成にすることで、比較器１１１の比較処理速度を向上し、かつ、消費電力を抑えることができる。
【００５８】
すなわち、スイッチドコンパレ−タは演算増幅器と比べて比較速度が速い特徴がある。また、スイッチドコンパレ−タはスイッチドコンパレ−タに入力されるクロックが速くなると消費電力が増加する性質をもつ。
【００５９】
比較器としてスイッチドコンパレ−タを用いた際は、消費電力削減のために復調精度を落とさない範囲で、スイッチドコンパレ−タに供給されるクロックを停止することが望ましい。
【００６０】
つまり、前記コンパレ−タ出力が反転した後はスイッチドコンパレ−タに供給されるクロックを停止することが有効である。
【００６１】
このように、比較器１１１をスイッチドコンパレ−タで構成し、前記スイッチドコンパレ−タに供給されるクロックを、前記スイッチドコンパレ−タの出力が反転した後に停止することで、比較器１１１の比較処理速度を向上した上で、消費電力を抑えることができる。
【００６２】
（実施の形態３）
図７は、本発明の実施の形態３にかかる位相変調信号復調器の構成を示すブロック図である。
【００６３】
図７において、１０１は入力端子、２００は低域通過フィルタ，１０６および１０７はサンプルホ−ルド回路、１０８は利得−１倍の増幅器、１０９は積分器、１１０はスイッチ、１１１は比較器、１１２はタイミング検出器、１１３はＲＯＭ、１１４は出力端子を表す。
【００６４】
図７の復調器では、図１のように、直交復調器１０２が設けられておらず、かつ、フィルタ２００がＩ，Ｑの各信号で共用化されている。
【００６５】
図８は、図７の回路におけるサンプルホールド回路１０６，１０７のサンプリングのタイミングを示すタイミング図である。
【００６６】
図４において、入力端子１０１に位相変調信号をＡｃｏｓ（ωｃｔ＋Φ）（ここでΦは原変調信号である）とする。
【００６７】
サンプルホ−ルド回路１０６は周期τ＝２π／ωｃのサンプリングパルスＰ１のタイミングで入力信号をサンプルし、このアナログ値Ａｃｏｓ（ωｃｔ＋Φ）を次のサンプリングパルス到来までホ−ルドする。
【００６８】
サンプルホ−ルド回路１０７は、Ｐ１より時間π／（２ωｃ）だけ遅れたサンプリングパルスＰ２のタイミングで入力信号をサンプルし、このアナログ値Ａｃｏｓ（ωｃｔ＋Φ＋π／２）＝Ａｓｉｎ（ωｃｔ＋Φ）を次のサンプリングパルス到来までホ−ルドする。
【００６９】
サンプルホ−ルド回路１０７はサンプルホ−ルド回路１０６よりπ／２だけ位相が遅れる為、結果としてサンプルホ−ルド回路１０６，１０７が直交復調器を兼ねることができる。
【００７０】
積分器１０９、比較器１１１、タイミング検出器１１２、ＲＯＭ１１３の動作は、実施の形態１と同じである。
【００７１】
実施の形態１における直交復調器１０２、低域通過フィルタ１０３，１０４、ロ−カル発振器１０５、サンプルホ−ルド回路１０６，１０７で構成される機能は、本実施の形態では、低域通過フィルタ２００、サンプルホ−ルド回路１０６，１０７で置き換えられる。
【００７２】
従って、本実施の形態では、直交復調器が不要となり、このことにより簡略な構成の位相変調信号復調器を実現できる。
【００７３】
なお、本発明はその原理又は趣旨を逸脱しない限り、上述の実施形態以外にも種々の変形や応用が可能であることはいうまでもない。
【００７４】
【発明の効果】
以上、説明したように、本発明によれば位相変調信号から位相情報を復調する際に変調信号の余弦成分と正弦成分の比が比較器の出力が反転する時間として、アナログ−デジタル変換するようにしたため、従来のように復調の為の除算処理をＤＳＰで行う必要が無く受信時のＤＳＰの演算量を削減することができ、セルラ−電話やコ−ドレス電話などの移動体通信端末の消費電力の削減のために極めて有用である。
【図面の簡単な説明】
【図１】本発明の位相変調信号復調器の一例の構成を示すブロック図
【図２】（ａ）Ｉ，Ｑの各信号をサンプリングすると共に、Ｑ信号を積分する動作を説明するための図
（ｂ）比較器の出力レベルの反転を検出することにより、期間Ｔを検出する動作を説明するための図
（ｃ）ルックアップテーブルを参照する動作を説明するための図
【図３】ＱＰＳＫされた情報シンボルの位相平面における位置を示す図
【図４】図１の位相変調信号復調器の動作を示すタイミング図
【図５】タイミング検出器の具体的構成の一例を示す回路図
【図６】比較器の出力レベルが短い間隔で小刻みに反転することでノイズが発生する様子を示す図
【図７】本発明の位相変調信号復調器の他の例の構成を示すブロック図
【図８】図７の回路におけるサンプルホールド回路１０６，１０７のサンプリングのタイミングを示すタイミングチャ−ト
【図９】従来の位相変調信号復調器の構成を示すブロック図
【符号の説明】
１０１  入力端子
１０２  直交復調器
１０３  低域通過フィルタ
１０４  低域通過フィルタ
１０５  ロ−カル発振器
１０６  サンプルホ−ルド回路
１０７  サンプルホ−ルド回路
１０８  増幅器
１０９  積分器
１１０  スイッチ
１１１  比較器
１１２  タイミング検出器
１１３  ＲＯＭ
１１４  出力端子
２００  低域通過フィルタ
３０１  入力端子
３０２  レジスタ
【図１】
2004165936.tif 000003
【図２】
2004165936.tif 000004
【図３】
2004165936.tif 000005
【図４】
2004165936.tif 000006
【図５】
2004165936.tif 000007
【図６】
2004165936.tif 000008
【図７】
2004165936.tif 000009
【図８】
2004165936.tif 000010
【図９】
2004165936.tif 000011