(57)【要約】【課題】組立作業性を悪化させる樹脂封止などの対策をすることなく、また、端子間距離が狭い撮像素子においても追加回路を設けることなく、端子間でのリーク電流を低減可能とすることを課題とする。【解決手段】外部との接続を行う複数の端子を有する被写体像を撮像する撮像素子と、前記撮像素子を実装する前記複数の端子を挿入する複数の挿入部を有するプリント基板とを有し、前記複数の端子は、導通部材が設けられた領域に挿入する第１の端子と、前記第１の端子の両側であって、導通部材が設けられていない領域に挿入する非接続端子である第２、第３の端子とを有することを特徴とする撮像装置を提供する。【選択図】      図１
2004274451.tif 000002
【特許請求の範囲】
【請求項１】
外部との接続を行う複数の端子を有する被写体像を撮像する撮像素子と、
前記撮像素子を実装する前記複数の端子を挿入する複数の挿入部を有するプリント基板とを有し、
前記複数の端子は、導通部材が設けられた領域に挿入する第１の端子と、前記第１の端子の両側であって、導通部材が設けられていない領域に挿入する非接続端子である第２、第３の端子とを有することを特徴とする撮像装置。
【請求項２】
前記導通部材は、半田付けを行う領域を有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１の端子は、前記撮像素子は、出力信号の直流レベルをクランプするクランプ回路を内蔵し、前記第１の端子は、直流レベルをクランプする為のクランプ用の外付けコンデンサが接続される端子であることを特徴とする請求項１乃至２のいずれか１項に記載の撮像装置。
【請求項４】
前記撮像素子からの信号をディジタル信号に変換するアナログ・ディジタル変換部と、前記アナログ・ディジタル変換部からの信号を信号処理する信号処理部と、を有することを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被写体像を撮像する撮像素子と、その撮像素子を実装するプリント基板とを含む撮像装置に関する。
【０００２】
【従来の技術】
図５はＣＭＯＳセンサの内部構成図の一例である。図５に示すがごとく、画素部５０は光電変換部ＰＤと画素アンプなどからなるＭＯＳトランジスタからなり、この画素郡はランダムアクセスが可能な垂直走査回路５１及び水平走査回路５５から選択、駆動される。また、画素部５０の電荷は画素アンプで電荷電圧変換後、垂直信号線５２を介してノイズ除去回路５３に出力され、ノイズ除去回路５３により画素アンプのノイズを除去し、水平信号線５４へ出力される。そして、その信号は水平走査回路５５により順次水平信号線５４から出力回路５６を介して、所定の直流レベルにクランプし、また所定のゲインをかけた後、順次出力される。このようにＣＭＯＳセンサはノイズ除去回路や出力回路、またセンサの駆動回路等の周辺回路がセンサと同一チップ上に形成されている。
【０００３】
図２に出力回路の一構成例を示す。図２において２０はオペアンプ、２１はオペアンプの出力電圧を反転入力に帰還し、負帰還増幅回路を構成する為の帰還抵抗Ｒｆ、２２は反転入力に接続された入力抵抗Ｒｉである。Ｃ１はオペアンプ２０の非反転入力に入力される電圧を保持する為のクランプ用コンデンサである。Ｃ１によって保持される電圧および、帰還抵抗Ｒｆ、入力抵抗Ｒｉによりオペアンプ２０によって構成される負帰還増幅回路のオフセット量が決定される。クランプ用コンデンサＣ１はＣＭＯＳセンサのチップ上には内蔵されておらず、ＣＭＯＳセンサの端子ＰＬを介して外付けのコンデンサとして接続される。２３は直流レベル算出回路であり、ＣＭＯＳセンサにおいて一定の黒レベルが出力されるオプティカル・ブラック画素の出力期間中にスイッチ２４、２５がオンし、回路が動作する。すなわち、オプティカル・ブラック画素期間中の黒レベル出力に応じて、センサ信号の直流レベルを所定レベルにクランプする為のオフセット量が算出され、算出されたオフセット量に応じて所定電圧がクランプ用コンデンサＣ１に保持される。そして、オプティカル・ブラック画素の出力期間終了後、スイッチ２４、２５はオフし、有効画素部のセンサ信号がオペアンプ２０に入力される。入力されたセンサ信号はクランプ用コンデンサＣ１に保持された電圧により適切な直流レベルにクランプされ出力される。
【０００４】
ところで、上記センサ出力回路において、クランプ用コンデンサ接続端子は出力インピーダンスが高く、微小な端子間リーク電流が発生した場合でも、適正な直流レベルにクランプする為の電圧がクランプ用コンデンサＣ１に保持することが出来なくなる。したがって、センサ出力の直流レベルが適性レベルからずれてしまう。このリーク電流によって生じる直流レベルのずれに対する許容値は、センサの感度、回路のゲイン等によって異なるが、一般的に、数１０ｍＶのずれでも、センサ出力信号としては許容することができず、クランプ用コンデンサ接続端子においては微小なリーク電流も防止しなければならない。このように、ＣＭＯＳセンサの端子の一部にはクランプ用コンデンサ接続端子など出力インピーダンスが高く、リーク電流に対して鋭敏に影響を受ける端子がある。
【０００５】
このような出力インピーダンスが高い端子を有するＣＭＯＳセンサユニットにおいては、従来、高湿度時のリーク電流の増加を防止する為、端子を防湿性のある樹脂で封止するなどの対策が行われていた。また、同様に出力インピーダンスが高い端子として直流保持用のコンデンサ接続端子を有するＣＣＤイメージセンサのアナログ処理用ＩＣにおいては、直流保持用コンデンサ接続端子の両端を非接続端子としてリーク電流を低減する方法や、直流保持用コンデンサ接続端子端子の電圧をその両端の端子でバッファリングする構成が開示されている（例えば、特許文献１参照）。
【０００６】
【発明が解決しようとする課題】
しかしながら、端子を樹脂封止する方法は、組み立て作業工数の増加を招き、また、樹脂封止は一度してしまうと分解が困難であり、リペア及びメンテナンスの時に、部品破損の可能性が極めて高くなり、部品交換を必要とする場合が多いという問題点があった。
【０００７】
また、出力インピーダンスが高い端子の両端を非接続端子にする方法においては、近年、パッケージの小型化と端子数の増加から端子リード間のピッチが狭くなってきており、端子間でのリーク電流を十分に低減することが困難となっている。さらに、出力インピーダンスが高い端子の出力をその両端の端子でバッファリングする構成においては、バッファなどの追加回路を設けなければならないという問題点があった。
【０００８】
本発明は上述の事情に鑑みてなされたものであり、本発明の目的は、組立作業性を悪化させる樹脂封止などの対策をすることなく、また、端子間距離が狭い撮像素子においても追加回路を設けることなく、端子間でのリーク電流を低減可能な撮像素子ユニットを実現することである。
【０００９】
【課題を解決するための手段】
上記課題を解決する為、一手段として、外部との接続を行う複数の端子を有する被写体像を撮像する撮像素子と、前記撮像素子を実装する前記複数の端子を挿入する複数の挿入部を有するプリント基板とを有し、前記複数の端子は、導通部材が設けられた領域に挿入する第１の端子と、前記第１の端子の両側であって、導通部材が設けられていない領域に挿入する非接続端子である第２、第３の端子とを有することを特徴とする撮像装置を提供する。
【００１０】
【発明の実施の形態】
（実施の形態１）
以下、本実施の形態に基づいて詳細に説明する。
【００１１】
図１は、本実施の形態におけるイメージセンサユニットを示す構成図である。図１において、１は撮像素子であるところのＣＭＯＳイメージセンサであり、２はＣＭＯＳイメージセンサの電極を外部に取り出す為の端子リードである。ＣＭＯＳイメージセンサ１はセラミックパッケージ内部にセンサチップが収納されており、チップ上の電極を不図示のワイヤボンディングを介して端子リード２に接続し外部に電極を取り出している。３はＣＭＯＳイメージセンサを実装するプリント基板であり、４はプリント基板とＣＭＯＳイメージセンサ２を電気的に接続する為の電極であり、半田付け用ランドと基板の層間を電気的に接続するスルーホールからなる。また、プリント基板４上には、ＣＭＯＳイメージセンサ２を駆動するための駆動回路や、センサ出力信号を信号処理する為の信号処理回路を含んでおり、半導体などの能動部品や、抵抗コンデンサなどの受動部品が実装されている。ＰＬはクランプ用コンデンサ接続端子であり、センサ信号の直流レベルを所定レベルにクランプする為のクランプ用コンデンサを接続する為の端子である。ＮＣは電気的に接続されていない非接続端子であり、本実施の形態のＣＭＯＳセンサにおいてはクランプ用コンデンサ接続端子ＰＬの両端は非接続端子ＮＣとなっている。
【００１２】
次に、図３に本実施の形態の主要部分であるクランプ用コンデンサ接続端子ＰＬを接続するプリント基板の拡大図を示す。図３（ａ）は本実施の形態を適用しない従来の構成例であり、図３（ｂ）は本実施の形態の構成である。
【００１３】
図３において３０はＣＭＯＳセンサの端子を半田付けするための電極である半田つけ用ランド、３１は半田付け用ランドをプリント基板の他の層へ電気的に接続する為のスルーホールであり、３０、３１によりＣＭＯＳセンサ端子をプリント基板に接続する為の接続部を構成している。ＨＰＬはクランプ用コンデンサ接続端子ＰＬが挿入される箇所であり、Ｈ１はＨＰＬに対して、二つ離れた位置に配された端子が挿入される箇所である。また、ＨＮＣは、クランプ用コンデンサ接続端子ＰＬ両端の非接続端子ＮＣが挿入される箇所である。また、端子の中心から隣接する端子の中心までの距離はＬ１、半田付けランドの幅はＬ２である。
【００１４】
図３（ａ）に示すように、従来の構成ではＣＭＯＳセンサの端子をプリント基板に挿入する箇所は、ＣＭＯＳセンサ側の端子機能の如何によらず半田付け用ランド３０とスルーホール３１で構成されており、この電極にセンサ端子を半田付けすることによりＣＭＯＳセンサとプリント基板が接続されている。クランプ用コンデンサ接続端子の両端を非接続端子とした場合、クランプ用コンデンサ接続端子がリークする可能性がある最も近傍の端子は非接続端子を挟んで隣り合う端子となる。この端子との絶縁抵抗の距離は端子間距離から導通部材の距離の差となり、２Ｌ１−２Ｌ２となる。これは、隣接端子が非接続端子でない場合には、絶縁抵抗の距離はＬ１−Ｌ２となることから、基板上の単位長さあたりの絶縁抵抗値が同一であるとするならば、絶縁抵抗値が２倍になったことに相当する。言い換えれば、端子間でのリーク電流が１／２に低減していることになる。
【００１５】
一方、図３（ｂ）に示す本実施の形態の構成では、非接続端子ＮＣを挿入するＨＮＣには、半田付け用ランドおよびスルーホールを設けず、端子を挿入するな穴だけを設ける。また、ＣＭＯＳセンサをプリント基板に実装する際には、非接続端子ＮＣには半田付けを行わない。すなわち、クランプ用コンデンサ接続端子を接続する基板上の電極ＨＰＬの両端には導通部材を一切排除する。これにより、クランプ用コンデンサ接続端子とリークする可能性がある最も近傍の端子との絶縁抵抗の距離は、図３（ｂ）より２Ｌ１−Ｌ２となり、図３（ａ）の従来の構成より距離が大きく、大きな絶縁抵抗を実現することが出来ている。したがって、リーク電流をさらに低減することが可能となる。
【００１６】
次に、湿気や基板上の汚れにより絶縁抵抗が低下し、端子間リークが発生した場合の本実施での効果を具体的な数値例で示す。図４はクランプ用コンデンサ接続端子ＰＬがＧＮＤに対してリークした場合のモデルであり、２６はリーク抵抗Ｒｌである。すなわち、プリント基板上の電極ＨＰＬとＨＰ１が抵抗Ｒｌによりリークし、ＨＰ１がＧＮＤである場合のモデルである。それ以外の構成は、図４で示した出力回路と同様となっており、同一構成部分には同一の符号を付している。ここで、端子間距離Ｌ１＝１．２７ｍｍ、半田付け用ランドサイズＬ２＝１．０ｍｍとし、湿気や基板上の汚れにより基板上の単位長さあたりの絶縁抵抗値が１００ＭΩ／ｍｍになったとすると、図４のモデルでのリーク抵抗Ｒｌは、クランプ用コンデンサ接続端子の両端を非接続端子ＮＣにしない場合には、
Ｒｌ  ＝  ２７ＭΩ
クランプ用コンデンサ接続端子の両端を非接続端子ＮＣにし、リーク電流を低減する従来の構成では、
Ｒｌ  ＝  ５４ＭΩ
本実施の形態では、
Ｒｌ  ＝  １５４ＭΩ
となり、本実施の形態ではクランプ用コンデンサの接続端子の両端を非接続端子とするだけの従来の構成と比較して約３倍、クランプ用コンデンサの接続端子の両端を非接続端子としない構成と比較して約６倍の抵抗値となっている。言い換えれば、リーク電流の値がクランプ用コンデンサの接続端子の両端を非接続端子とするのみの従来の構成と比較して約１／３、クランプ用コンデンサの接続端子の両端を非接続端子としない構成と比較すると約１／６まで低減される。
【００１７】
以上の様に、本構成とすることで、リーク電流を大幅に低減することが可能である。
【００１８】
以上説明したように本実施の形態によれば、この種の撮像素子ユニットにおいて、端子間の絶縁抵抗を高めることが可能となり、組立作業性を悪化させる樹脂封止などの対策をすることなく、また、端子間距離が狭い撮像素子においても追加回路を設けることなく、端子間でのリーク電流を低減することが可能となる。
【００１９】
（実施の形態２）
図６に基づいて、上記で説明した実施形態で説明した撮像素子ユニットを用いた撮像装置について説明する。
【００２０】
図６において、１０１はレンズのプロテクトとメインスイッチを兼ねるバリア、１０２は被写体の光学像を撮像素子ユニット１０４に結像させるレンズ、１０３はレンズ１０２を通った光量を可変するための絞り、１０４はレンズ１０２で結像された被写体を画像信号として取り込むための撮像素子ユニット、１０５は、撮像素子ユニット１０４から出力される画像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路、１０６は撮像素子ユニット１０４より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、１０７はＡ／Ｄ変換器１０６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、１０８は撮像素子ユニット１０４、撮像信号処理回路１０５、Ａ／Ｄ変換器１０６、信号処理部１０７に、各種タイミング信号を出力するタイミング発生部、１０９は各種演算と撮像装置全体を制御する全体制御・演算部、１１０は画像データを一時的に記憶する為のメモリ部、１１１は記録媒体に記録または読み出しを行うためのインターフェース部、１１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、１１３は外部コンピュータ等と通信する為のインターフェース部である。
【００２１】
次に、前述の構成における撮影時の撮像装置の動作について説明する。
【００２２】
バリア１０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器１０６などの撮像系回路の電源がオンされる。
【００２３】
それから、露光量を制御する為に、全体制御・演算部１０９は絞り１０３を開放にし、撮像素子ユニット１０４から出力された信号はＡ／Ｄ変換器１０６で変換された後、信号処理部１０７に入力される。
【００２４】
そのデータを基に露出の演算を全体制御・演算部１０９で行う。
【００２５】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１０９は絞りを制御する。
【００２６】
次に、撮像素子ユニット１０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１０９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
【００２７】
そして、合焦が確認された後に本露光が始まる。
【００２８】
露光が終了すると、撮像素子ユニット４から出力された画像信号はＡ／Ｄ変換器１０６でＡ／Ｄ変換され、信号処理部１０７を通り全体制御・演算部１０９によりメモリ部に書き込まれる。
【００２９】
その後、メモリ部１１０に蓄積されたデータは、全体制御・演算部１０９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１１２に記録される。
【００３０】
また、外部Ｉ／Ｆ部１１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００３１】
【発明の効果】
本発明によれば、簡易な構成で端子間でのリーク電流を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態における撮像素子ユニットの構成図である。
【図２】ＣＭＯＳセンサの出力回路の構成図である。
【図３】クランプ用コンデンサ接続端子を挿入するプリント基板の拡大図である。
【図４】クランプ用コンデンサ接続端子がＧＮＤに対してリークした場合のモデル図である。
【図５】ＣＭＯＳセンサの内部構成図である。
【図６】撮像素子ユニットを用いた撮像装置を説明する図である。
【符号の説明】
１  ＣＭＯＳセンサ
２  端子リード
３  プリント基板
４  電極
【図１】
2004274451.tif 000003
【図２】
2004274451.tif 000004
【図３】
2004274451.tif 000005
【図４】
2004274451.tif 000006
【図５】
2004274451.tif 000007
【図６】
2004274451.tif 000008