(57)【要約】【課題】高精度部品を必要とせず装置製造後でも調整が容易な、小形かつ低価格の電圧電流特性測定回路および半導体試験装置を提供する。【解決手段】電圧電流特性測定回路１ａにおいて、スイッチ１１，１３，１５をＯＮ、スイッチ１２，１４をＯＦＦとして、Ｄ／Ａ変換器１０１の出力端子９１の電圧値と、ＤＵＴ電圧またはＤＵＴ電流の検出値のどちらか一方をスイッチ１１０により選択した出力端子９２の電圧値をそれぞれ電荷量としてキャパシタ２１および２２に蓄積する。次に、スイッチ１１，１３，１５をＯＦＦ、スイッチ１２，１４をＯＮとして、その電荷量の差分を算出した後に電圧値として差動アンプ１０４の−端子に帰還する。差動アンプの＋端子を接地することで仮想ショートにより−端子の電位がゼロに成るように回路を動作させ、精度良く出力電圧および出力電流を制御するようにした。【選択図】        図１
2004245651.tif 000002
【特許請求の範囲】
【請求項１】
複数のキャパシタと、前記複数のキャパシタのそれぞれの充電、放電、および電荷の平均化を行なうための複数の第１スイッチと、前記電荷を平均化した後の電圧値を保持する電圧保持手段とを有する電圧和算回路と、
前記電圧和算回路の出力を受けて被試験デバイスの端子に所定の電圧または電流を印加する演算増幅器と、
前記演算増幅器の出力電流を検出して電流検出値に比例する電圧値を出力する電流検出手段と、
前記被試験デバイスの端子電圧を検出して比例する電圧値を出力するバッファと、
前記電流検出手段および前記バッファの出力電圧を切り替えて前記電圧和算回路に帰還を行なう第２スイッチとを有することを特徴とする電圧電流特性測定回路。
【請求項２】
請求項１記載の電圧電流特性測定回路において、
前記電圧和算回路と前記演算増幅器との間に電圧を時間的に平均化する第１平均化手段を有することを特徴とする電圧電流特性測定回路。
【請求項３】
請求項１または２記載の電圧電流特性測定回路において、
前記電圧和算回路を複数並列に接続し、その出力電圧を平均化する第２平均化手段を有することを特徴とする電圧電流特性測定回路。
【請求項４】
請求項１、２または３記載の電圧電流特性測定回路において、
前記電圧和算回路内の前記キャパシタは、第３スイッチをそれぞれに直列に接続して複数並列接続して構成され、前記キャパシタによる容量値が前記第３スイッチにより変更可能であることを特徴とする電圧電流特性測定回路。
【請求項５】
請求項１、２、３または４記載の電圧電流特性測定回路において、
前記電圧和算回路内の前記キャパシタに所定の電流で充電を行なう電圧電流変換回路と、
前記キャパシタの充電時間を制御する手段とを備えることを特徴とする電圧電流特性測定回路。
【請求項６】
請求項１、２、３、４または５記載の電圧電流特性測定回路において、
前記電圧和算回路の入力電圧の倍率を調整する電圧ゲイン調整手段を備えることを特徴とする電圧電流特性測定回路。
【請求項７】
請求項１、２、３、４、５または６記載の電圧電流特性測定回路において、
前記被試験デバイスの端子に印加する電圧値または電流値に比例した電圧値を出力するＤ／Ａ変換器と、
前記バッファの入力に前記被試験デバイスの端子電圧と前記Ｄ／Ａ変換器の端子電圧のどちらか一方を選択して接続する第４スイッチと、
前記Ｄ／Ａ変換器の出力電圧に制御されて電流を出力する基準電流源と、
前記電流検出手段の入力に前記演算増幅器と前記基準電流源のどちらか一方を選択して接続する第５スイッチと、
校正時に前記電圧和算回路の出力の正負を判定する比較器と、
校正後のデータを保存する記憶手段と、
校正時には前記比較器の判定結果を受け、測定時には校正データを前記記憶手段から受けて前記電圧和算回路の前記第１スイッチを制御するスイッチ制御回路とを有することを特徴とする電圧電流特性測定回路。
【請求項８】
請求項１、２、３、４、５、６または７記載の電圧電流特性測定回路において、
校正用の既知デバイスと前記被試験デバイスとを切り替える第６スイッチを有することを特徴とする電圧電流特性測定回路。
【請求項９】
請求項１、２、３、４、５、６、７または８記載の電圧電流特性測定回路を備えることを特徴とする半導体試験装置。
【請求項１０】
複数のキャパシタと、前記複数のキャパシタのそれぞれの充電、放電、および電荷の平均化を行なうための複数の第１スイッチと、前記電荷を平均化した後の電圧値を保持する電圧保持手段とを有する電圧和算回路と、
前記電圧和算回路の出力を受けて被試験デバイスの端子に所定の電圧または電流を印加する演算増幅器と、
前記演算増幅器の出力電流を検出して電流検出値に比例する電圧値を出力する電流検出手段と、
前記被試験デバイスの端子電圧を検出して比例する電圧値を出力するバッファと、
前記電流検出手段および前記バッファの出力電圧を切り替えて前記電圧和算回路に帰還を行なう第２スイッチと、
前記被試験デバイスの端子に印加する電圧値または電流値に比例した電圧値を出力するＤ／Ａ変換器と、
前記バッファの入力に前記被試験デバイスの端子電圧と前記Ｄ／Ａ変換器の端子電圧のどちらか一方を選択して接続する第４スイッチと、
前記Ｄ／Ａ変換器の出力電圧に制御されて電流を出力する基準電流源と、
前記電流検出手段の入力に前記演算増幅器と前記基準電流源のどちらか一方を選択して接続する第５スイッチと、
校正時に前記電圧和算回路の出力の正負を判定する比較器と、
校正後のデータを保存する記憶手段と、
校正時には前記比較器の判定結果を受け、測定時には校正データを前記記憶手段から受けて前記電圧和算回路の前記第１スイッチを制御するスイッチ制御回路とを有する電圧電流特性測定回路を備えることを特徴とする半導体試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、指定した電圧を被試験デバイスに与えて電流を測定する、または指定した電流を被試験デバイスに与えて電圧を測定する、電圧電流特定測定回路および半導体試験装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
本発明者が検討したところによれば、半導体試験装置に関しては、以下のような技術が考えられる。
【０００３】
たとえば、半導体試験装置に用いられる電圧電流特性測定回路は、測定対象に一定電圧を与えて流れる電流を測定することと、一定電流を与えて発生する電圧を測定することが出来る回路である。これらの測定を精度良く行なうため、従来の回路では、高精度な抵抗器と増幅器を使用している。（例えば、特許文献１，２，３参照）。
【０００４】
以下、本発明者が本発明の前提として検討した従来の電圧電流特性測定回路の基本構成を図１８を用いて説明する。
【０００５】
図１８の電圧電流特性測定回路１ｊにおいて、Ｄ／Ａ変換器１０１の出力には抵抗Ｒ１０２を介して差動アンプ１０４に接続されている。差動アンプ１０４は、電流検出用の抵抗Ｒ１０５とケーブル１１２を介してＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ：被試験デバイス）９に電流もしくは電圧を供給する。ＤＵＴ９には、ＤＵＴ９の端子電圧を得るためにバッファ１０７が接続されている。バッファ１０７はＤＵＴ９の電流検出への影響を無くす働きをするもので、通常はボルテージフォロア等の高入力インピーダンス回路で構成する。
【０００６】
一方、電流検出用の抵抗Ｒ１０５の一端には、差動アンプ１０８の＋端子が接続され、Ｒ１０５の他端にはバッファ１０６を介して差動アンプ１０８の−端子が接続されている。この抵抗Ｒ１０５、バッファ１０６、および差動アンプ１０８により電流検出手段１０９が構成されており、差動アンプ１０４からＤＵＴ９に流れる電流を電圧値として得ることが出来る。
【０００７】
バッファ１０７で得たＤＵＴ電圧値、また電流検出手段１０９で得たＤＵＴ電流を電圧変換した値はスイッチ１１０とスイッチ１１１に接続され、それぞれどちらか一方が選択される。スイッチ１１０の出力は、抵抗Ｒ１０３を介して差動アンプ１０４に帰還される。このことにより、ＤＵＴ電圧もしくは電流（スイッチ１１０で選択）はＤ／Ａ変換器１０１で与えたディジタル値で制御が可能である。スイッチ１１１の出力は、Ａ／Ｄ変換器１１３に接続される。このことにより、ＤＵＴ電流もしくは電圧（スイッチ１１１で選択）をディジタル値で得ることが出来る。
【０００８】
【特許文献１】
特開平８−２６２０６９号公報
【０００９】
【特許文献２】
特開平８−５４４２３号公報
【００１０】
【特許文献３】
特開平８−５４４２４号公報
【００１１】
【発明が解決しようとする課題】
以上説明した従来の回路構成では、測定の精度を高めるために精度０．１％程度の抵抗器、および増幅器が必要である。しかしながら、集積回路上の抵抗器の精度は５％程度であるため、個別部品で構成している従来回路をそのまま集積回路上に形成することは困難であり、回路小形化の障害となっていた。
【００１２】
一方、半導体試験装置は装置体積に制約があるために、従来の大面積の電圧電流特性測定回路では測定ピン数に対して十分な数を搭載できない。そのため、従来の半導体試験装置は電圧電流特性測定回路を必要に応じてスイッチなどで切り替えて使用しており、テスト時間が増大する問題があった。
【００１３】
また、従来回路では増幅器のオフセット精度を上げるために半固定抵抗器を用いて調整を行なっているが、この調整は装置製造時に行なうので、環境変化や経年変化などの理由により精度が劣化した場合には、手動で再調整をしなければならない問題があった。
【００１４】
そこで、本発明は、以上説明した従来の技術が有する問題点を解決するためになされたものであり、高精度部品を必要とせず装置製造後でも調整が容易な、小形かつ低価格の電圧電流特性測定装置を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明では電圧および電流の比較手段にキャパシタを用いる。キャパシタは集積化した場合でも比精度が０．１％程度と良好であり、また充放電する電荷量を制御できるため、誤差の補正が容易である。このキャパシタの特長を利用して、本発明の電圧電流特性測定装置は高精度な測定を可能とするものである。
【００１６】
即ち、Ｄ／Ａ変換器の出力値と、ＤＵＴ電圧またはＤＵＴ電流の検出値をそれぞれ電荷量としてキャパシタに蓄積し、その差分を算出した後に差動アンプに帰還することにより、精度良く出力電圧および出力電流を制御するようにしたものである。
【００１７】
また、上記のキャパシタに蓄積する電荷量を調整する機構を設けることにより、装置製造後の誤差補正を容易にし、環境変化に対しても高精度な電圧および電流設定を可能としたものである。
【００１８】
さらに、測定モードの他に補正モードを設け、補正モード時に既知の値を入力出来る機構を設けることで、電圧設定および電流設定の誤差補正を自動で出来るようにしたものである。
【００１９】
さらに、補正モード時に得る、入力電圧および入力電流に応じた補正データをメモリに保存し、測定モード時にメモリから補正値を読み出す機構を設けることで、電圧設定値および電流設定値に依存する誤差を補正可能としたものである。
【００２０】
さらに、測定誤差検出用の基準抵抗を設けることで、電圧および電流の測定誤差を自動で求めることが出来るようにしたものである。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
（実施の形態１）
本発明の実施の形態１の基本構成を図１に示す。従来技術（図１８）と同じ機能の構成要素には同じ符号を付している。
【００２３】
本実施の形態１の電圧電流特性測定回路１ａは、図１に示すように、スイッチ１１〜１５、キャパシタ２１〜２３および電圧保持手段３１などを含む電圧和算回路２と、ＤＵＴ９と、Ｄ／Ａ変換器１０１と、差動アンプ１０４と、バッファ１０７と、抵抗Ｒ１０５、バッファ１０６および差動アンプ１０８などを含む電流検出手段１０９と、スイッチ１１０，１１１と、ケーブル１１２と、Ａ／Ｄ変換器１１３などから構成される。
【００２４】
図１の電圧電流特性測定回路１ａにおいて、Ｄ／Ａ変換器１０１の出力は第１のスイッチ１１を介して第１のキャパシタ２１の一端に接続し、さらに第２のスイッチ１２を介してグランドに接続する。ＤＵＴ電圧またはＤＵＴ電流の検出値は第３のスイッチ１３を介して第２のキャパシタ２２の一端に接続し、さらに第４のスイッチ１４を介してグランドに接続する。第１のキャパシタ２１と第２のキャパシタ２２の他端は互いに接続して電圧保持手段３１に入力し、また第５のスイッチ１５を介してグランドに接続する。なお、電圧保持手段３１の入力端子には回路安定化のため、図１に示したようにキャパシタ２３を設けても良い。但し、このキャパシタ２３は必ずしも必要ではなく、無くても回路を動作させることは可能である。以上、スイッチ１１〜１５、キャパシタ２１〜２３、電圧保持手段３１により電圧和算回路２を構成する。
【００２５】
電圧保持手段３１の出力は差動アンプ１０４の−端子に接続する。差動アンプ１０４の＋端子はグランドに接続する。差動アンプ１０４のゲインが充分大きければ、＋端子と−端子は仮想的にショートされて−端子の電位がグランド電位になるように回路が動作する。差動アンプ１０４は電流検出手段１０９とケーブル１１２を介してＤＵＴ９に電流もしくは電圧を供給する。ＤＵＴ９には、ＤＵＴ９の端子電圧を得るためにバッファ１０７が接続されている。バッファ１０７はＤＵＴ９の電流検出への影響を無くす働きをするもので、通常はボルテージフォロア等の高入力インピーダンス回路で構成する。
【００２６】
電流検出手段１０９は差動アンプ１０４からＤＵＴ９に流れる電流を電圧値として得るためのもので、例えば図示したように抵抗Ｒ１０５、バッファ１０６および差動アンプ１０８で構成する方法があるが、電流検出手段１０９自体を差動アンプ１０４に内蔵しても良い。また、差動アンプ１０４の出力の一部を取り出して電流検出を行なっても良い。
【００２７】
バッファ１０７で得たＤＵＴ電圧値、また電流検出手段１０９で得たＤＵＴ電流を電圧変換した値はスイッチ１１０とスイッチ１１１に接続され、それぞれどちらか一方が選択される。スイッチ１１０の出力は、電圧和算回路２のスイッチ１３に接続され、差動アンプ１０４に帰還される。動作の詳細は後述するが、このことによりＤＵＴ電圧もしくは電流（スイッチ１１０で選択）はＤ／Ａ変換器１０１で与えたディジタル値で制御が可能である。スイッチ１１１の出力は、Ａ／Ｄ変換器１１３に接続される。このことにより、ＤＵＴ電流もしくは電圧（スイッチ１１１で選択）をディジタル値で得ることが出来る。
【００２８】
次に、本実施の形態の動作を説明する。
【００２９】
まず、電圧和算回路２について、図１および図２により説明する。電圧和算回路２は以下の手順により、端子９１と端子９２の和算電圧を求める回路である。なお、各スイッチの制御信号は、スイッチ１１がΦ２Ａ、スイッチ１３がΦ２Ｂ、スイッチ１２がΦ１Ａ、スイッチ１４がΦ１Ｂ、スイッチ１５がΦ２Ｃである。また、電圧保持手段３１の制御信号はΦ３Ａである。
【００３０】
（１）リセット…スイッチ１１，１３をＯＦＦ、スイッチ１２，１４，１５をＯＮにして、キャパシタ２１，２２，２３の電荷を放電する。
【００３１】
（２）入力…スイッチ１１，１３，１５をＯＮ、スイッチ１２，１４をＯＦＦにして、キャパシタ２１に端子９１の電圧Ｖ９１に比例する電荷Ｑ２１＝Ｃ２１×Ｖ９１，キャパシタ２２に端子９２の電圧Ｖ９２に比例する電荷Ｑ２２＝Ｃ２２×Ｖ９２を、それぞれ充電する。
【００３２】
（３）演算…スイッチ１１，１３，１５をＯＦＦ、スイッチ１２，１４をＯＮにして、キャパシタ２１および２２に充電されている電荷をキャパシタ２１，２２，２３に再配分する。再配分後の電圧Ｖは、
Ｖ＝（（Ｃ２１×Ｖ９１）＋（Ｃ２２×Ｖ９２））／（Ｃ２１＋Ｃ２２＋Ｃ２３）                  （１）
キャパシタ２１，２２，２３の容量値Ｃ２１，２２，２３が全て等しければ、電荷の再配分をした後の電圧Ｖは、
Ｖ＝２／３×（Ｖ９１＋Ｖ９２）                      （２）
となる。これにより、電圧Ｖ９１とＶ９２の和算が得られる。このとき、キャパシタ２３の容量値Ｃ２３は任意でよく、たとえば、Ｃ２１＝Ｃ２２＝０．５×Ｃ２３の場合、電荷の再配分をした後の電圧Ｖは、
Ｖ＝１／２×（Ｖ９１＋Ｖ９２）                      （３）
となり、倍率は変わるものの、電圧Ｖ９１とＶ９２の和算が得られることに変わりはない。
【００３３】
（４）保持・比較…電圧保持手段３１に電圧Ｖを入力し、これを保持する。保持手段としては、一般的なサンプル・ホールド回路やトラック・ホールド回路を用いればよい。
【００３４】
以上、手順（１）を実行した後、手順（２），（３），（４）を繰り返すことにより、その都度、端子９１と端子９２の和算電圧を求めることが出来る。なお、この電圧和算回路２の和算精度はキャパシタＣ２１，Ｃ２２，Ｃ２３の容量比で定まる。一般的なＣＭＯＳ集積回路でのキャパシタの比精度は０．１％程度であるため、本回路方式は集積化しても充分な精度を維持できる。
【００３５】
続いて、図１により電圧和算回路２を用いた電圧電流特性測定回路１ａの動作を説明する。
【００３６】
スイッチ１１０がバッファ１０７と電圧和算回路２を接続しているときには、電圧和算回路２はＤ／Ａ変換器１０１の出力電圧値（端子９１の電圧値）とＤＵＴ電圧値（端子９３の電圧値）との和算値を出力する。一方、電圧和算回路２の出力は差動アンプ１０４の−端子に、また差動アンプ１０４の＋端子はグランドに接続されているため、差動アンプ１０４のゲインが充分大きければ、＋端子と−端子は仮想的にショートされて−端子の電位がグランド電位になるように回路が動作する。従って、回路全体は端子９１と端子９３の和算がゼロ、即ちＤ／Ａ変換器１０１の出力電圧とＤＵＴ電圧値の和算がゼロになるように動作する。
【００３７】
スイッチ１１０が電流検出手段１０９と電圧和算回路２を接続しているときには、電圧和算回路２はＤ／Ａ変換器１０１の出力電圧値（端子９１の電圧値）とＤＵＴ電流を電圧変換した値（端子９４の電圧値）との和算値を出力する。電圧和算回路２および差動アンプ１０４の動作は同様であるので、回路全体はＤ／Ａ変換器１０１の出力電圧とＤＵＴ電流を電圧変換した値の和算がゼロになるように動作する。
【００３８】
以上説明したように、本発明の電圧電流特性測定回路１ａは、Ｄ／Ａ変換器１０１に与えたディジタル値により、ＤＵＴに与える電圧または電流を精度良く制御し、その時のＤＵＴ電流値または電圧値を測定することが可能である。
【００３９】
なお、図１の電圧電流特性測定回路１ａは、端子９１と端子９２の電圧和がゼロになるように回路が動作するために、Ｄ／Ａ変換器１０１で与えるディジタル値とＤＵＴに与える電圧値または電流値との符号が逆転するが、Ｄ／Ａ変換器１０１とスイッチ１１の間に反転増幅器などを設けるか、バッファ１０７を反転増幅器にして、これを同符号にする機構を付加しても良い。
【００４０】
また、電圧和算回路２は、キャパシタに充放電する電荷量を利用して演算を行なう他の方式に置き換えても良い。例えば、図１の電圧和算回路２は、図３に示す電圧減算回路３ａ、図４に示す電圧減算回路３ｂなどに置き換えることが出来る。図３の電圧減算回路３ａは、スイッチ１１〜１５、キャパシタ２１〜２３、電圧保持手段３１により構成される。図４の電圧減算回路３ｂは、スイッチ１１〜１４，１６（Φ２Ｄ）、キャパシタ２１〜２３、電圧保持手段３１（Φ２Ｃ）により構成される。
【００４１】
（実施の形態２）
本発明の実施の形態２を図５に示す。前記実施の形態１の図１と同じ機能の構成要素には同じ符号を付している。
【００４２】
本実施の形態２の電圧電流特性測定回路１ｂは、図５に示すように、前記図１の回路に対し、さらにキャパシタに充放電する電荷量を調整する機構を設けることで、バッファ１０７や電流検出手段１０９、あるいは和算時などに生じる誤差を容易に、かつ、さらに高精度に調整することを可能とした回路である。図５に示すように、電圧保持手段３１と差動アンプ１０４の間に平均化手段３２を設けた構成とする。
【００４３】
次に、本実施の形態の動作を図６を用いて説明する。基本的な動作は、前記図１の回路と同様であるが、図５の回路ではキャパシタ２１とキャパシタ２２に充放電する回数を変え、その平均を取ることで電荷量の総量を調整する。例えば電圧和算回路２において、端子９１側に係数１を、端子９２側に係数１５／１６をそれぞれ乗じて和算を行なう場合には、図６に示すようにスイッチを制御し、１周期（１６Ｔ）のうちキャパシタ２１には１６回の充放電、キャパシタ２２には１５回の充放電を行なわせた後、平均化手段３２で１周期分の平均を取る。
【００４４】
本実施の形態によれば、キャパシタ電荷量の調整はキャパシタのＯＮ／ＯＦＦ制御のみで可能である。そのため、バッファ１０７や電流検出手段１０９、あるいは和算時などに生じる誤差の調整を、回路を製造した後でも容易に、かつ高精度に行なうことが出来る。
【００４５】
（実施の形態３）
本発明の実施の形態３を図７に示す。前記実施の形態１の図１と同じ機能の構成要素には同じ符号を付している。
【００４６】
本実施の形態３の電圧電流特性測定回路１ｃは、図７に示すように、前記図５と同様、前記図１の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図７に示すように、電圧和算回路２ａ〜２ｘを複数並列に配置し、それぞれの入力を共通にする。それぞれの出力は平均化手段３３に接続する。
【００４７】
次に、本実施の形態の動作を図８を用いて説明する。基本的な動作は、前記図５の回路と同様であるが、本実施の形態ではさらに並列配置した電圧和算回路２ａ〜２ｘ間でのキャパシタへの充放電回数に変化をつける。その後、各回路の出力の平均を取ることで、電荷量の総量を調整する。例えば電圧和算回路２ａ〜２ｂを２並列にした構成において、端子９１側に係数１を、端子９２側に係数１５／１６をそれぞれ乗じて和算を行なう場合には、図８に示すようにスイッチを制御し、１周期（８Ｔ）のうちキャパシタ２１ａ，２２ａ，２１ｂにはそれぞれ８回の充放電、キャパシタ２２ｂには７回の充放電を行なわせた後、平均化手段３３で１周期分の平均を取る。
【００４８】
本実施の形態によれば、前記図５と同様に誤差の調整を容易に、かつ高精度に行なうことが出来る。さらに、電圧和算回路２をｎ個に並列にすることで、時間周期を図５の実施の形態に対して１／ｎ倍に短く、即ち応答時間を１／ｎ倍に短縮することが可能であり、また時間周期を図５の実施の形態と等しくした場合には、誤差補正の分解能を図５の実施の形態に対してｎ倍にすることが出来る。さらに、電圧和算回路２を３回路以上の並列にすることで、そのいずれかが故障した場合でも、故障部分のみを非動作にさせ、回路全体の動作を継続させることが可能である。
【００４９】
（実施の形態４）
本発明の実施の形態４を図９に示す。前記実施の形態１の図１と同じ機能の構成要素には同じ符号を付している。
【００５０】
本実施の形態４の電圧電流特性測定回路１ｄは、図９に示すように、前記図５および図７と同様、前記図１の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図９に示すように、電圧和算回路４は、スイッチ４１ａ〜４１ｘ、ある割合で重み付けしたキャパシタ２１ａ〜２１ｘ、スイッチ４２ａ〜４２ｘをそれぞれ直列に接続し、さらにそれを並列に接続する。これをキャパシタ２１ｚとする。同様に、スイッチ４３ａ〜４３ｘ、ある割合で重み付けしたキャパシタ２２ａ〜２２ｘ、スイッチ４４ａ〜４４ｘをそれぞれ直列に接続し、さらにそれを並列に接続する。これをキャパシタ２２ｚとする。キャパシタ２１ｚおよびキャパシタ２２ｚは図１の実施の形態中のキャパシタ２１およびキャパシタ２２と置き換えて接続する。
【００５１】
本実施の形態によれば、キャパシタ２１ｚおよびキャパシタ２２ｚの容量値をスイッチ４１ａ〜４１ｘ，４２ａ〜４２ｘ，４３ａ〜４３ｘ，４４ａ〜４４ｘのＯＮ／ＯＦＦにより調整可能であるので、図５および図７の実施の形態と同様に誤差の調整を容易にかつ高精度に行なうことが出来る。
【００５２】
（実施の形態５）
本発明の実施の形態５を図１０に示す。前記実施の形態１の図１と同じ機能の構成要素には同じ符号を付している。
【００５３】
本実施の形態５の電圧電流特性測定回路１ｅは、図１０に示すように、前記図５、図７および図９と同様、前記図１の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図１０に示すように、電圧和算回路５は、端子９１とスイッチ１１との間、および端子９２とスイッチ１３との間に、それぞれ電圧電流変換手段５１および電圧電流変換手段５２を設ける。また、カウンタ５３および５４、メモリ５５および５６を設け、それぞれの出力を比較する比較手段５７および５８を設ける。スイッチ１１およびスイッチ１３は比較手段５７および５８の出力により制御を行なう。
【００５４】
次に、本実施の形態の動作を図１１により説明する。電圧電流変換手段５１および電圧電流変換手段５２は、入力した電圧値を電流値に変換して、それぞれキャパシタ２１とキャパシタ２２に充電を行なう。一般的に、キャパシタへ充電される電荷量は式（４）であらわすことが出来る。
【００５５】
Ｑ＝∫ｉ（ｔ）・ｄｔ                                    （４）
ここで、充電を一定電流Ｉで時間Ｔだけ行なえば、充電される電荷量はＱ＝ＩＴとなり充電時間Ｔに比例する。この場合、図１１に示すようにスイッチ１１とスイッチ１３のＯＮ／ＯＦＦ時間を制御することで、キャパシタ２１とキャパシタ２２の電荷量を調整することが出来る。例えば、端子９１側に係数１を、端子９２側に係数７／８をそれぞれ乗じて和算を行なう場合には、図１１に示すようにスイッチ１１と１３を同時にＯＮにして、時間７Ｔでスイッチ１３をＯＦＦ、時間８Ｔでスイッチ１１をＯＦＦとすればよい。
【００５６】
本実施の形態によれば、キャパシタ電荷量の調整がメモリ５５および５６に保存した値で制御が可能である。そのため、バッファ１０７や電流検出手段１０９、あるいは和算時などに生じる誤差の調整を、回路を製造した後でも容易に、かつ高精度に行なうことが出来る。
【００５７】
（実施の形態６）
本発明の実施の形態６を図１２に示す。前記実施の形態１の図１と同じ機能の構成要素には同じ符号を付している。
【００５８】
本実施の形態６の電圧電流特性測定回路１ｆは、図１２に示すように、前記図５、図７、図９および図１０と同様、前記図１の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図１１に示すように、電圧和算回路６は、Ｄ／Ａ変換器１０１と端子９１との間、およびスイッチ１１０と端子９２との間に、それぞれ電圧ゲイン調節手段６１および６２を設ける。この構成によれば、電圧ゲイン調節手段６１および６２が、それぞれの電圧ゲイン値を適宜変えることにより、キャパシタ２１および２２への充電電荷量を調整できる。
【００５９】
電圧ゲイン調節手段６１および６２は、例えば図１３に示すようなキャパシタラダー回路で実現することが可能である。図１３の電圧ゲイン調節手段８は、キャパシタ８１，８２ａ〜８２ｘ、スイッチ８３ａ〜８３ｘ，８４、バッファ８５により構成される。
【００６０】
本実施の形態によれば、キャパシタ電荷量の調整が電圧ゲイン調節手段６１および６２の電圧ゲイン値を調節することにより可能である。
【００６１】
（実施の形態７）
本発明の実施の形態７を図１４に示す。前記実施の形態１の図１と同じ機能の構成要素には同じ符号を付している。
【００６２】
本実施の形態７の電圧電流特性測定回路１ｇは、図１４に示すように、前記図１の回路に対して自己補正を行なう機構を設けた回路である。図１４に示すように、スイッチ７１の一方の入力をＤＵＴ９に、他方の入力をＤ／Ａ変換器１０１に、出力をバッファ１０７に接続する。また、スイッチ７２の一方の入力を差動アンプ１０４の出力に、他方の入力を基準電流源７３に、出力を電流検出手段１０９に接続する。基準電流源７３にはＤ／Ａ変換器１０１からの出力電圧を入力する。比較器７４の−端子には電圧保持手段３１の出力を、＋端子にはグランドを、出力端子にはスイッチ制御回路７５を接続する。校正データ保存メモリ７６にはＤ／Ａ変換器１０１に与えているディジタルデータを入力する。スイッチ制御回路７５と校正データ保存メモリ７６は、互いに入出力を行なえるように接続する。電圧和算回路２には、前記実施の形態の図５〜図１３で示したような誤差調整を行なえる機構を設けておく。
【００６３】
以上の構成において、以下の手順により自己補正を行なうことが出来る。
【００６４】
まず、ＤＵＴに与える電圧の校正を行なう場合について図１４を用いて説明する。電圧校正を行なうときには、スイッチ７１の入力をＤ／Ａ変換器１０１側に切り替え、端子９１にＤ／Ａ変換器１０１の反転出力電圧−Ｖを、端子９２にＤ／Ａ変換器１０１の出力電圧＋Ｖを与える。これにより、両入力に既知の電圧を与える。電圧和算回路２は端子９１と端子９２の電圧和を出力する。この出力値は誤差が無い理想状態にはゼロであるが、反転増幅器７７、バッファ１０７、電圧和算回路２のいずれかに誤差がある場合にはゼロにはならないので、この値をゼロに近づけるように電圧和算回路２の和算倍率を調整することで誤差を補正する。
【００６５】
誤差の調整は電圧和算回路２の出力値を、比較器７４とスイッチ制御回路７５を経由して電圧和算回路２に帰還することで行なう。比較器７４は電圧和算回路２の出力値の正負を判定し、判定結果をスイッチ制御回路７５に与える。スイッチ制御回路７５は、電圧和算回路２の出力がゼロに近づくように、電圧和算回路２内のスイッチを制御する。このとき、校正データ保存メモリ７６に、Ｄ／Ａ変換器１０１から与えている設定電圧と、スイッチ制御回路７５に設定した校正値とを保存しておき、測定時には設定電圧に応じた校正値を読み出すことにより、高精度なＤＵＴ電圧の設定が可能とする。
【００６６】
次に、ＤＵＴに与える電流の校正を行なう場合について図１４を用いて説明する。電流校正を行なうときには、スイッチ７２の入力を基準電流源７３側に切り替え、電流検出手段１０９に基準電流源７３から既知電流を与える。この既知電流は電流検出手段１０９により電圧値に変換され、電圧和算回路２の端子９２に与えられる。電圧和算回路２の端子９１にはＤ／Ａ変換器１０１から電流設定値に比例した電圧値が与えられているので、電圧校正の場合と同様に両者の和がゼロになるように電圧和算回路２の和算倍率を調整すれば、誤差を補正できる。
【００６７】
以上説明したように、本実施の形態によればＤＵＴ印加電圧およびＤＵＴ印加電流の誤差補正が自動、かつ高精度に行なえるので、装置製造後に環境が変化しても容易に誤差の補正が可能である。また、Ｄ／Ａ変換器の設定値に応じた補正データをメモリに保存し、測定モード時に読み出す機構を設けることで、電圧および電流に依存する誤差の補正が可能である。
【００６８】
なお、バッファ１０７、反転増幅器７７には一定の倍率で増幅あるいは減衰させる機構を設けても良い。また、複数の倍率を切り替え可能にするレンジ切り替え機構を設けても良い。
【００６９】
ここで、本発明において、前記実施の形態１〜実施の形態７における電圧電流特性測定回路１ａ〜１ｇで測定値した電流値または電圧値を補正する方法を述べる。補正を行なうためには、まず測定誤差を求める必要がある。測定誤差は以下の手順で求めることが出来る。
【００７０】
（１）予め特性が分かっている抵抗などの素子をＤＵＴ９として設置する。
【００７１】
（２）Ｄ／Ａ変換器１０１に任意の値を設定して、差動アンプ１０４から電圧または電流をＤＵＴ９に与える。
【００７２】
（３）Ａ／Ｄ変換器１１３で得られる電流または電圧の測定値と期待値の差分を求める。
【００７３】
求めた差分は誤差として実際の測定時に和算することで補正する。和算の手段は図示していないが、Ａ／Ｄ変換器１１３の出力に接続する演算装置などによって行なうことが出来る。
【００７４】
（実施の形態８）
本発明の実施の形態８を図１５および図１６に示す。前記実施の形態１の図１と同じ機能の構成要素には同じ符号を付している。
【００７５】
本実施の形態８の電圧電流特性測定回路１ｈは、図１５に示すように、前記図１の実施の形態に加えて、さらに上記の測定誤差を自動で求める機構を備えた回路である。図１５に示すように、ケーブル１１２とＤＵＴ９の間にスイッチ９５、スイッチ９６、基準抵抗９７を設ける。誤差測定時にはスイッチ９５およびスイッチ９６は基準抵抗９７側に切り替えて、基準抵抗９７に電圧または電流を印加し、そのとき発生する電流または電圧を測定する。ＤＵＴ測定時にはスイッチ９５およびスイッチ９６はＤＵＴ９側に切り替えることで、図１と同様に電圧測定および電流測定が可能である。
【００７６】
本実施の形態８の変形例の電圧電流特性測定回路１ｉは、図１６に示すように、前記図１５の実施の形態に対して、スイッチ９５、スイッチ９６、基準抵抗９７の設置場所を電圧検出手段１０９とケーブル１１２の間に変更した回路である。この変更により、スイッチ９５、スイッチ９６、基準抵抗９７と電圧検出手段１０９の物理距離が短くなるため、図１５に比べて集積化が容易である利点がある。
【００７７】
以上説明したように、本実施の形態によればＤＵＴ電圧測定値およびＤＵＴ電流測定値の測定誤差値を自動、かつ高精度に求められるので、装置製造後に環境が変化しても容易に測定誤差の補正が可能である。
【００７８】
なお、以上説明した図１〜図１６の実施の形態は、それぞれを組み合わせて実施しても良い。例えば、図５、図９、図１２、図１４、図１６を合わせて実施することで、それぞれを単独で実施するよりも、より高精度に設定誤差と測定誤差の調整が可能になる。
【００７９】
最後に、本発明において、前記実施の形態１〜実施の形態８における電圧電流特性測定回路１（１ａ〜１ｉ）を備えた半導体試験装置を図１７に示す。
【００８０】
本実施の形態の電圧電流特性測定回路１を備えた半導体試験装置は、図１７に示すように、計算機２０１、表示装置２０２、印刷装置２０３、基準信号発生器２０４、パターン発生器２０５、波形生成回路２０６、ドライバ２０７、アナログコンパレータ２０８、デジタルコンパレータ２０９、フェイルメモリ２１０、前述した電圧電流特性測定回路１、測定条件記憶手段２１１、測定結果記憶手段２１２などから構成され、任意にテスタバスを介して信号のやり取りが可能となっている。
【００８１】
計算機２０１は、半導体試験装置全体の動作を制御する。表示装置２０２は、計算機２０１による各動作を表示したり、被試験デバイス（ＤＵＴ）９を試験するためのテストプログラムや試験結果を表示する。印刷装置２０３は、ＤＵＴ９を試験するためのテストプログラムや試験結果を印刷する。
【００８２】
基準信号発生器２０４は、試験タイミングの時間基準となるクロック信号を発生する。パターン発生器２０５は、基準信号発生器２０４により生成されたクロック信号を元にした動作タイミングでテストパターンを発生する。波形生成回路２０６は、パターン発生器２０５により発生されたテストパターンに対応する切替信号に従って試験波形を生成する。ドライバ２０７は、波形生成回路２０６により生成された試験波形をケーブル１１２を介してＤＵＴ９に印加する。
【００８３】
アナログコンパレータ２０８は、ＤＵＴ９からの応答波形をリファレンス電圧と比較する。デジタルコンパレータ２０９は、アナログコンパレータ２０８により比較された応答波形と良品の期待値信号とを比較する。フェイルメモリ２１０は、デジタルコンパレータ２０９により比較された良否の判定結果を格納する。
【００８４】
また、電圧電流特性測定回路１に関しての詳細は、前述した通りである。すなわち、測定条件を測定条件記憶手段２１１に格納し、この測定条件に基づいて、電圧電流特性測定回路１によりＤＵＴ９の電圧電流特性を測定し、この測定結果を測定結果記憶手段２１２に格納する。
【００８５】
そして、計算機２０１は、試験終了後に、フェイルメモリ２１０、測定結果記憶手段２１２から試験結果を収集して、ＤＵＴ９の試験結果を表示装置２０２に表示したり、印刷装置２０３から出力する。このようにして、被試験デバイスの試験が行われる。
【００８６】
なお、本発明に関して、前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更が可能である。
【００８７】
【発明の効果】
本発明は、以上説明したように構成されているので、高精度部品を必要とせず装置製造後でも調整が容易な、小形かつ低価格の電圧電流特性測定装置を提供できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１の電圧電流特性測定回路を示す基本構成図である。
【図２】本発明の実施の形態１において、電圧和算回路の動作を示す説明図である。
【図３】本発明の実施の形態１において、電圧和算回路の置換例を示す構成図である。
【図４】本発明の実施の形態１において、電圧和算回路の他の置換例を示す構成図である。
【図５】本発明の実施の形態２の電圧電流特性測定回路を示す構成図である。
【図６】本発明の実施の形態２において、電圧和算回路の動作を示す説明図である。
【図７】本発明の実施の形態３の電圧電流特性測定回路を示す構成図である。
【図８】本発明の実施の形態３において、電圧和算回路の動作を示す説明図である。
【図９】本発明の実施の形態４の電圧電流特性測定回路を示す構成図である。
【図１０】本発明の実施の形態５の電圧電流特性測定回路を示す構成図である。
【図１１】本発明の実施の形態５において、電圧和算回路の動作を示す説明図である。
【図１２】本発明の実施の形態６の電圧電流特性測定回路を示す構成図である。
【図１３】本発明の実施の形態６において、電圧ゲイン調節手段を示す構成図である。
【図１４】本発明の実施の形態７の電圧電流特性測定回路を示す構成図である。
【図１５】本発明の実施の形態８の電圧電流特性測定回路を示す構成図である。
【図１６】本発明の実施の形態８の変形例の電圧電流特性測定回路を示す構成図である。
【図１７】本発明の実施の形態の電圧電流特性測定回路を備えた半導体試験装置を示す構成図である。
【図１８】本発明の前提として検討した従来の電圧電流特性測定回路を示す基本構成図である。
【符号の説明】
１，１ａ〜１ｊ…電圧電流特性測定回路、２，２ａ〜２ｘ，４〜６…電圧和算回路、３ａ，３ｂ…電圧減算回路、９…ＤＵＴ、１１〜１５…スイッチ、２１〜２３…キャパシタ、３１…電圧保持手段、３２…平均化手段、３３…平均化手段、４１〜４４…スイッチ、５１〜５２…電圧電流変換手段、５３〜５４…カウンタ、５５〜５６…メモリ、５７〜５８…比較手段、６１〜６２…電圧ゲイン調節手段、７１〜７２…スイッチ、７３…基準電流源、７４…比較器、７５…スイッチ制御回路、７６…校正データ保存メモリ、７７…反転増幅器、９５〜９６…スイッチ、９７…基準抵抗、１０１…Ｄ／Ａ変換器、１０２〜１０３…高精度抵抗器、１０４…差動アンプ、１０７…バッファ、１０９…電流検出手段、１１０〜１１１…スイッチ、１１２…ケーブル、１１３…Ａ／Ｄ変換器、２０１…計算機、２０２…表示装置、２０３…印刷装置、２０４…基準信号発生器、２０５…パターン発生器、２０６…波形生成回路、２０７…ドライバ、２０８…アナログコンパレータ、２０９…デジタルコンパレータ、２１０…フェイルメモリ、２１１…測定条件記憶手段、２１２…測定結果記憶手段。
【図１】
2004245651.tif 000003
【図２】
2004245651.tif 000004
【図３】
2004245651.tif 000005
【図４】
2004245651.tif 000006
【図５】
2004245651.tif 000007
【図６】
2004245651.tif 000008
【図７】
2004245651.tif 000009
【図８】
2004245651.tif 000010
【図９】
2004245651.tif 000011
【図１０】
2004245651.tif 000012
【図１１】
2004245651.tif 000013
【図１２】
2004245651.tif 000014
【図１３】
2004245651.tif 000015
【図１４】
2004245651.tif 000016
【図１５】
2004245651.tif 000017
【図１６】
2004245651.tif 000018
【図１７】
2004245651.tif 000019
【図１８】
2004245651.tif 000020