(57)【要約】【課題】データアクセスの応答遅れを防止する。【解決手段】プロセッサ５１がアクセス情報をバス４１に送出すると、バス制御装置１のメモリ制御部１２は、このアクセス情報を取得する。メモリ制御部１２は、メモリ１１に有効データが記憶されているか否かを判定する。メモリ制御部１２がメモリ１１に有効データが記憶されていないと判定すれば、優先度識別部１３は、アクセス情報に基づいてトランザクション処理の優先度を判別し、判別結果を情報格納部１４に通知する。情報格納部１４は、優先度を高くする場合、アクセス情報のアドレス情報の識別フラグに‘１’をセットし、このアクセス情報を登録する。そして、情報格納部１４は、識別フラグを付加したアクセス情報をバス３に送出する。バス制御装置２がこのアクセス情報を取得して、この識別フラグを判別し、トランザクション処理の順位を繰り上げる。【選択図】  図１
2004280677.tif 000002
【特許請求の範囲】
【請求項１】
複数のバスに接続されて、前記複数のバスにそれぞれ接続される処理部から処理部へのデータアクセスを制御するバス制御装置において、
データへのアクセスを要求するために前記処理部から発行されたアクセス情報を前記バスを介して取得し、前記取得したアクセス情報を参照し、異なる処理部のデータに前記バスを介してアクセスするときに前記アクセス情報に対して行われるトランザクション処理の優先度を設定する優先度設定部と、
前記優先度設定部が設定した優先度を識別するための識別情報を前記アクセス情報に付加して当該アクセス情報を格納するとともに、前記識別情報が付加されたアクセス情報を前記バスに送出する情報格納部と、を備えた、
ことを特徴とするバス制御装置。
【請求項２】
前記処理部から発行されたアクセス情報は、当該アクセス情報の発行時刻の情報を含み、
前記優先度設定部は、前記アクセス情報として当該情報の発行時刻を参照し、前記アクセス情報の発行時刻から現時刻までの経過時間が長いほど、前記トランザクション処理が早く実行されるように前記優先度を設定し、前記設定した優先度を指定するための識別情報を前記アクセス情報に付加するように構成された、
ことを特徴とする請求項１に記載のバス制御装置。
【請求項３】
前記優先度設定部は、前記アクセス情報として前記要求するアクセスの内容を参照し、前記アクセス内容の重要度が高いほど、前記トランザクション処理が早く実行されるように前記優先度を設定し、前記設定した優先度を指定するための識別情報を前記アクセス情報に付加するように構成された、
ことを特徴とする請求項１又は２に記載のバス制御装置。
【請求項４】
前記識別情報が付加されたアクセス情報を前記バスを介して取得したときは、前記アクセス情報に付加されている識別情報を参照して前記優先度を識別し、識別した優先度に従ってトランザクション処理の処理順を設定し、設定した処理順に従って前記トランザクション処理を実行する応答処理部を備えた、
ことを特徴とする請求項１乃至３のいずれか１項に記載のバス制御装置。
【請求項５】
前記応答処理部は、前記アクセス情報に付加されている識別情報に基づいて識別した優先度が、保留しているトランザクション処理の優先度よりも高ければ、前記取得したアクセス情報に対応するトランザクション処理の処理順を繰り上げて前記トランザクション処理を実行するように構成されたものである、
ことを特徴とする請求項４に記載のバス制御装置。
【請求項６】
複数のバスに接続されて、前記複数のバスにそれぞれ接続される処理部から処理部へのデータアクセスを制御するバス制御装置のデータアクセス制御方法であって、
前記データのアクセス要求元から発行されたアクセス情報を前記バスを介して取得するステップと、
前記取得したアクセス情報を参照して、異なる処理部のデータに前記バスを介してアクセスするときに前記アクセス情報に対して行われるトランザクション処理の優先度を設定するステップと、
前記設定した優先度を指定するための識別情報を前記アクセス情報に付加するステップと、
前記識別情報が付加されたアクセス情報を前記バスに送出するステップと、を備えた、
ことを特徴とするバス制御装置のデータアクセス制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バス制御装置及びそのデータアクセス制御方法に関する。
【０００２】
【従来の技術】
プロセッサ制御装置として、データのアクセス速度を向上させるため、複数のプロセッサを備え、バスを階層化して複数のプロセッサを接続したマルチプロセッサ制御装置がある（例えば、特許文献１参照）。
【０００３】
このようなマルチプロセッサ制御装置では、バス上のトラフィックを制御するため、階層化された複数のバスに接続されて、処理部としてのプロセッサからプロセッサへのデータアクセスを制御するバス制御装置が備えられる。
【０００４】
このようなバス制御装置は、階層上位の共通バスに接続されるプロセッサからのデータアクセスを要求するためのアクセス情報に対し、この要求に対応する返却可能な有効データを保持していれば、この有効データを返送する。有効データを保持していなければ、バス制御装置は、返送が可能な有効データを取得するまで返送処理を保留する。この場合、データ返送を保留したバス制御装置は、プロセッサから発行されたアクセス情報を、階層が異なるバスに転送し、他のプロセッサ等からこのバスを介して返送に必要な有効データを取得する。バス制御装置は、取得した有効データをデータ要求元であるプロセッサヘ返送する。
【０００５】
【特許文献１】
特開２０００−６６９５３号公報（第２−５頁、図１）
【０００６】
【発明が解決しようとする課題】
しかし、このようにバスが階層化されていると、複数のバス制御装置が接続されている共通バスのトラフィックが高くなる場合がある。バス制御装置は、共通バスのトラフィックが高いと、転送したアクセス情報に対する処理を保留するため、アクセス情報の受付順が後になるほど、このアクセス情報に対応するトラフィック処理の処理順序は下位になる。従って、要求元であるプロセッサヘのデータ返送が遅くなるという不都合が生じる。
【０００７】
本発明は、このような従来の問題点に鑑みてなされたもので、データアクセスの応答遅れを防止することが可能なバス制御装置及びそのデータアクセス制御方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この目的を達成するため、本発明の第１の観点に係るバス制御装置は、
複数のバスに接続されて、前記複数のバスにそれぞれ接続される処理部から処理部へのデータアクセスを制御するバス制御装置において、
データへのアクセスを要求するために前記処理部から発行されたアクセス情報を前記バスを介して取得し、前記取得したアクセス情報を参照し、異なる処理部のデータに前記バスを介してアクセスするときに前記アクセス情報に対して行われるトランザクション処理の優先度を設定する優先度設定部と、
前記優先度設定部が設定した優先度を識別するための識別情報を前記アクセス情報に付加して当該アクセス情報を格納するとともに、前記識別情報が付加されたアクセス情報を前記バスに送出する情報格納部と、を備えたものである。
【０００９】
前記処理部から発行されたアクセス情報は、当該アクセス情報の発行時刻の情報を含み、
前記優先度設定部は、前記アクセス情報として当該情報の発行時刻を参照し、前記アクセス情報の発行時刻から現時刻までの経過時間が長いほど、前記トランザクション処理が早く実行されるように前記優先度を設定し、前記設定した優先度を指定するための識別情報を前記アクセス情報に付加するように構成されたものであってもよい。
【００１０】
前記優先度設定部は、前記アクセス情報として前記要求するアクセスの内容を参照し、前記アクセス内容の重要度が高いほど、前記トランザクション処理が早く実行されるように前記優先度を設定し、前記設定した優先度を指定するための識別情報を前記アクセス情報に付加するように構成されたものであってもよい。
【００１１】
前記バス制御装置は、前記識別情報が付加されたアクセス情報を前記バスを介して取得したときは、前記アクセス情報に付加されている識別情報を参照して前記優先度を識別し、識別した優先度に従ってトランザクション処理の処理順を設定し、設定した処理順に従って前記トランザクション処理を実行する応答処理部を備えたものであってもよい。
【００１２】
前記応答処理部は、前記アクセス情報に付加されている識別情報に基づいて識別した優先度が、保留しているトランザクション処理の優先度よりも高ければ、前記取得したアクセス情報に対応するトランザクション処理の処理順を繰り上げて前記トランザクション処理を実行するように構成されたものであってもよい。
【００１３】
本発明の第２の観点に係るバス制御装置のデータアクセス制御方法は、
複数のバスに接続されて、前記複数のバスにそれぞれ接続される処理部から処理部へのデータアクセスを制御するバス制御装置のデータアクセス制御方法であって、
前記データのアクセス要求元から発行されたアクセス情報を前記バスを介して取得するステップと、
前記取得したアクセス情報を参照して、異なる処理部のデータに前記バスを介してアクセスするときに前記アクセス情報に対して行われるトランザクション処理の優先度を設定するステップと、
前記設定した優先度を指定するための識別情報を前記アクセス情報に付加するステップと、
前記識別情報が付加されたアクセス情報を前記バスに送出するステップと、を備えたものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態に係るバス制御装置を図面を参照して説明する。
尚、本実施の形態では、バス制御装置を、複数のプロセッサを制御するマルチプロセッサ制御装置に適用した場合について説明する。また、本実施の形態では、バス制御装置を２つとして説明する。
【００１５】
本実施の形態に係るマルチプロセッサ制御装置の構成を図１に示す。
本実施の形態に係るマルチプロセッサ制御装置は、バス制御装置１，２と、プロセッサ５１，５１，５３，５４と、を備える。バス３、バス４１，４２は、図１に示すように階層化されている。
【００１６】
プロセッサ５１〜５４は、データ処理を行う処理部であり、プロセッサ５１，５２は、バス４１に接続され、プロセッサ５３，５４は、バス４２に接続される。プロセッサ５１〜５４は、それぞれ、送受信するデータを記憶するためのキャッシュメモリ（図示せず）を備え、互いにアクセス情報を発行して必要なデータへのアクセスを要求したり、要求されたデータを送出したりする。
【００１７】
プロセッサ５１〜５４が発行するアクセス情報は、このアクセス情報を発行する時刻を示す情報と、アクセス対象のデータを指定するためのアドレス情報と、データの読み出し、書き込みといった要求するアクセスの内容を示す情報とを含む。
【００１８】
バス制御装置１，２は、ともにバス３に接続される。また、バス制御装置１は、バス４１に接続され、バス制御装置２は、バス４２に接続される。バス制御装置１，２は、このように階層化された複数のバス３，４１，４２に接続され、バス３，４１，４２を介してプロセッサ５１〜５４間で行われるデータのアクセスを制御する。
【００１９】
バス制御装置１は、メモリ１１と、メモリ制御部１２と、優先度識別部１３と、情報格納部１４と、応答返送部１５と、を備える。
メモリ１１は、プロセッサ５１又は５２に返送可能な有効データを一時記憶するものである。この有効データは、プロセッサ５１又は５２が発行したデータを要求する旨のアクセス情報に従って、プロセッサ５３又は５４，あるいは、図示しないメモリから既に読み出されたデータである。メモリ１１は、有効データの記憶の有無を示すデータ登録情報を記憶する。
【００２０】
メモリ制御部１２は、メモリ１１にデータを書き込んだり、読み出したりするものである。メモリ制御部１２は、プロセッサ５１又は５２からのアクセス情報を取得して、アクセス情報に含まれるアドレス情報をメモリ１１に出力し、格納されているデータ登録情報を読み出す。メモリ制御部１２は、読み出したデータ登録情報に基づいてプロセッサ５１又は５２ヘの返送の為の有効データがあるか否かの判定を行う。
【００２１】
メモリ制御部１２は、前記返送可能な有効データがメモリ１１に格納されていると判定すれば、メモリ１１に、この有効データの出力を指示し、応答返送部１５に、メモリ１１から出力された有効データの返送を指示する。また、メモリ制御部１２は、有効データがメモリ１１に格納されていないと判定すれば、情報格納部１４に、アクセス情報の登録を指示するとともに、優先度識別部１３に、プロセッサ５１又は５２が発行したアクセス情報に対して行われるトランザクション処理の優先度を判別する旨の指示を行う。
【００２２】
優先度識別部１３は、優先度設定部に相当するものであり、メモリ制御部１２からトランザクション処理の優先度を判別するように指示されると、プロセッサ５１又は５２が発行したアクセス情報をバス４１を介して取得し、取得したアクセス情報を参照して、トランザクション処理の優先度を設定する。
【００２３】
優先度識別部１３は、プロセッサ５１又は５２が発行するアクセス情報に含まれているアクセス情報の発行時刻の情報、あるいはアクセスの内容を示す情報を参照して優先度を設定する。
【００２４】
即ち、優先度識別部１３は、アクセス情報の発行時刻の情報から、アクセス情報が発行されてから現時刻までの経過時間を判別する。そして、アクセス情報が発行されてから長い時間が経過している場合、優先度識別部１３は、このアクセス情報に対応するトランザクション処理の優先度を高くする。このようにして、バス制御装置１は、プロセッサ５１又は５２が発行するアクセス情報に対し、データアクセスの応答遅れを防止する。
【００２５】
また、優先度識別部１３は、メモリ２１からのデータの読み出し、メモリ２１への書き込みといった処理速度が要求されるトランザクション処理に関しては、アクセス内容の重要度は高いと判定する。また、優先度識別部１３は、プロセッサ５１又は５２が行う処理と比較して処理速度が遅いＩ／Ｏ装置（図示せず）へのデータの出力といったトランザクション処理に関しては、重要度は低いと判定する。
【００２６】
優先度識別部１３は、このように判定すると、重要度の高低に基づいて優先度を設定する。優先度識別部１３がこのように優先度を設定することにより、バス制御装置１は、重要度の高いトランザクション処理の応答遅れを防止する。優先度識別部１３は、この優先度を情報格納部１４に通知する。
【００２７】
情報格納部１４は、プロセッサ５１又は５２からのアクセス情報を格納するものであり、メモリ制御部１２からアクセス情報の登録を指示されると、プロセッサ５１又は５２からのアクセス情報の登録を行い、このアクセス情報を格納する。情報格納部１４は、優先度識別部１３から通知された優先度に基づいて、この優先度を指定するための識別フラグを、登録したアクセス情報に含まれているアドレス情報に付加する。
【００２８】
情報格納部１４は、優先度識別部１３から優先度が高い旨の通知が行われると、識別フラグに‘１’（イネーブル）をセットする。また、情報格納部１４は、優先度識別部１３から優先度が低い旨の通知が行われると、識別フラグに‘０’（ディセーブル）をセットする。
【００２９】
また、情報格納部１４は、データ返送に必要な有効データがバス制御装置２のメモリ２１に格納されていれば、このメモリ２１から有効データを読み出すため、バス３を介してバス制御装置２に、識別フラグを付加したアクセス情報を転送する。
【００３０】
応答返送部１５は、応答処理部に相当するものであり、メモリ制御部１２からの指示に従って、メモリ１１から出力された有効データを、バス４１を介してデータ要求元のプロセッサ５１又は５２に返送する。
また、応答返送部１５は、バス３を介して有効データが返送された場合、返送された有効データを、バス４１を介してデータ要求元のプロセッサ５１又は５２に返送する。
【００３１】
また、応答返送部１５は、例えば、バス制御装置２からバス３を介してアクセス情報が転送されると、このアクセス情報を受け付ける。応答返送部１５は、バス制御装置２からのアクセス情報の受け付けると、受け付けたアクセス情報のアドレス情報に付加されている識別フラグを参照する。そして、応答返送部１５は、この識別フラグに従ってトランザクション処理の処理順位を設定し、識別フラグのフラグ値が‘１’であれば、トランザクション処理の処理順を繰り上げて、このトランザクション処理を実行する。
【００３２】
バス制御装置２も、バス制御装置１と同様に、メモリ２１と、メモリ制御部２２と、優先度識別部２３と、情報格納部２４と、応答返送部２５と、を備える。メモリ２１、メモリ制御部２２、優先度識別部２３、情報格納部２４、応答返送部２５は、それぞれ、メモリ１１、メモリ制御部１２、優先度識別部１３、情報格納部１４、応答返送部１５と同様に動作するものである。
【００３３】
次に本実施の形態に係るバス制御装置１，２の動作を説明する。
尚、ここでは、プロセッサ５１がデータを要求する旨のアクセス情報を発行し、有効データがメモリ１１に格納されていなければ、バス制御装置１がバス制御装置２にアクセス情報を転送するものとして説明する。
【００３４】
プロセッサ５１がアクセス情報を発行する場合の動作を図２及び図３に示すフローチャートと図４に示すタイミングチャートに基づいて説明する。
プロセッサ５１は、データを要求する場合、バス４１を介してバス制御装置１に、データを要求する旨のアクセス情報を発行する（ステップＳ１１）。
【００３５】
バス制御装置１のメモリ制御部１２は、バス４１を介してプロセッサ５１が発行したアクセス情報を取得する（ステップＳ１２）。
メモリ制御部１２は、取得したアクセス情報に含まれているアドレス情報をメモリ１１に出力する（ステップＳ１３）。
【００３６】
メモリ制御部１２は、メモリ１１からデータ登録情報を読み出す（ステップＳ１４）。
メモリ制御部１２は、読み出したデータ登録情報に基づいて、有効データが登録されているか否かを判定する（ステップＳ１５）。
【００３７】
有効データが登録されていると判定した場合（ステップＳ１５においてＹｅｓ）、メモリ制御部１２は、有効データの出力をメモリ１１に指示する（ステップＳ１６）。メモリ１１は、この指示に従って有効データを応答返送部１５に出力する（ステップＳ１７）。
【００３８】
メモリ制御部１２は、応答返送部１５に有効データの返送を指示する（ステップＳ１８）。
応答返送部１５は、メモリ制御部１２からの指示に従って、メモリ１１から出力されたデータを登録し、バス４１を介してプロセッサ５１へ有効データを返送する（ステップＳ１９）。
【００３９】
一方、有効データが登録されていないと判定した場合（ステップＳ１５においてＮｏ）、メモリ制御部１２は、アクセスの指示を一旦終了させ、プロセッサ５１へのデータ返送処理を保留する（ステップＳ２０）。
【００４０】
メモリ制御部１２は、情報格納部１４ヘ、アクセス情報の登録を指示する（ステップＳ２１）。
また、メモリ制御部１２は、優先度識別部１３にトランザクション処理の優先度を判定するように指示する（ステップＳ２２）。
【００４１】
優先度識別部１３は、メモリ制御部１２からの指示に従って、当該アクセスの優先度を高くするか否かを判定する（ステップＳ２３）。前述のように、優先度識別部１３は、この判定をアクセス情報に含まれているアクセス情報の発行時刻とアクセス内容とに基づいて行う。
【００４２】
当該アクセスの優先度を高くしないと判定した場合（ステップＳ２３においてＮｏ）、優先度識別部１３は、情報格納部１４に、当該アクセスの優先度を高くしない旨の通知を行う（ステップＳ２４）。
【００４３】
情報格納部１４は、優先度識別部１３から、この通知を受け取って、識別フラグのフラグ値に‘０’をセットして、この識別フラグをアドレス情報に付加する（ステップＳ２５）。
【００４４】
一方、当該アクセスの優先度を高くすると判定した場合（ステップＳ２３においてＹｅｓ）、優先度識別部１３は、情報格納部１４に、当該アクセスの優先度を高くする旨の通知を行う（ステップＳ２６）。
【００４５】
情報格納部１４は、優先度識別部１３から、この通知を受け取って、識別フラグのフラグ値に‘１’をセットして、この識別フラグをアドレス情報に付加する（ステップＳ２７）。
情報格納部１４は、メモリ制御部１２からの指示に従って、識別フラグを付加したアクセス情報を登録する（ステップＳ２８）。
【００４６】
情報格納部１４は、バス制御装置２のメモリ２１から有効データを読み出す為、識別フラグを付加したアクセス情報をバス３に送出する（ステップＳ２９）。
【００４７】
次に、バス制御装置１が送出したアクセス情報をバス制御装置２が受け取った場合の動作を図５に示すフローチャートに基づいて説明する。
バス制御装置２の応答返送部２５は、バス制御装置１が送出したアクセス情報を、バス３を介して受け付ける（ステップＳ３１）。
【００４８】
応答返送部２５は、返送する有効データを取得したか否かを判定する（ステップＳ３２）。
応答返送部２５は、返送する有効データを、メモリ２１又は、プロセッサ５３，５４から取得した場合（ステップＳ３２においてＹｅｓ）、取得した有効データを返送する（ステップＳ３３）。応答返送部２５が有効データを返却すると、バス制御装置２は、この処理を終了させる。
【００４９】
一方、応答返送部２５は、返却する有効データをまだ取得していないと判定した場合（ステップＳ３２においてＮｏ）、応答返送部２５は、アクセス情報のアドレス情報に付加されている識別フラグを参照する（ステップＳ３４）。
【００５０】
応答返送部２５は、参照した識別フラグのフラグ値に基づいて当該アクセスに対応するトランザクション処理の処理順位を繰り上げるか否かの判定を行う（ステップＳ３５）。
【００５１】
識別フラグのフラグ値が‘１’（イネーブル）である場合（ステップＳ３５においてＹｅｓ）、応答返送部２５は、当該アクセスに対応するトランザクション処理を優先的に処理すると判定する。この場合、応答返送部２５は、保留しているアクセス情報がある場合でも、当該アクセスのトランザクション処理の処理順位を繰り上げる（ステップＳ３６）。
【００５２】
一方、識別フラグのフラグ値が‘０’（ディセーブル）である場合（ステップＳ３５においてＮｏ）、応答返送部２５は、当該アクセスの優先的な処理は行わないと判定する。この場合、応答返送部２５は、アクセス情報を受け付けた順にトランザクション処理を行う。
【００５３】
そして、アクセス情報に対応する有効データを取得すると（ステップＳ３７）、取得した有効データを、当該アクセス情報の送出元であるバス制御装置１に転送する（ステップＳ３８）。
【００５４】
次に、送信したアクセス情報に応答して有効データが返送された場合のバス制御装置１の動作を図６に示すフローチャートと図７に示すタイミングチャートとに基づいて説明する。
バス制御装置１の応答返送部１５は、送信したアクセス情報に応答して返送された有効データを取得する（ステップＳ４１）。
【００５５】
応答返送部１５は、情報格納部１４に登録されているアクセス情報を参照する（ステップＳ４２）。
応答返送部１５は、参照したアクセス情報に基づいて、取得したデータが、プロセッサ５１から要求された有効データであるか否かを判定する（ステップＳ４３）。
【００５６】
取得したデータが、プロセッサ５１から要求された有効データである場合（ステップＳ４３においてＹｅｓ）、応答返送部１５は、取得したデータを、プロセッサ５１の有効データとして、データ要求元のプロセッサ５１に返送する（ステップＳ４４）。
【００５７】
一方、取得したデータが、プロセッサ５１から要求された有効データでなければ（ステップＳ４３においてＮｏ）、応答返送部１５は、取得したデータを、他のバス制御装置に転送する（ステップＳ４５）。
【００５８】
以上説明したように、本実施の形態によれば、有効データがメモリ１１に記憶されていなければ、アクセス情報に優先度に設定し、優先度の高いアクセスについては、識別フラグに‘１’をセットして、アクセス情報を異なるバス制御装置に転送するようにした。
【００５９】
従って、共通バスのトラフィックが高く、バス制御装置内での保留トランザクションが多い場合でも、データアクセスに対する有効データ取得をいち早く行えるようになり、データアクセスに対するデータ返却の応答時間を短縮することができる。
【００６０】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、上記実施の形態では、プロセッサが４つの場合について説明したが、プロセッサの数は、これに限られるものではない。また、バス制御装置も２つに限られるものではなく、３つ以上であってもよい。
【００６１】
また、上記実施の形態では、アクセス情報がバス制御装置１に発行され、このアクセス情報を受け取ったバス制御装置２におけるトランザクション優先制御処理について説明した。しかし、アクセス情報がバス制御装置２に発行され、バス制御装置１に転送される場合についても、上記実施の形態を同様に適用することができる。
【００６２】
データアクセスは、データ要求に限られず、データの書き込み等も含む。本実施の形態では、識別情報として識別フラグを用いた。しかし、識別情報を数ビットのデータで構成することもでき、優先度を数段階に設定することもできる。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、データアクセスの応答遅れを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るマルチプロセッサ制御装置の構成を示すブロック図である。
【図２】図１のバス制御装置が行うアクセス情報発行時の処理（１）を示すフローチャートである。
【図３】図１のバス制御装置が行うアクセス情報発行時の処理（２）を示すフローチャートである。
【図４】図１のバス制御装置が行うアクセス情報発行時の処理を示すタイミングチャートである。
【図５】図１のバス制御装置が行うアクセス情報の受付処理を示すフローチャートである。
【図６】図１のバス制御装置が行う有効データの返却処理を示すフローチャートである。
【図７】図１のバス制御装置が行う有効データの返却処理を示すタイミングチャートである。
【符号の説明】
１，２  バス制御装置
３  バス
１１，２１  メモリ
１２，２２  メモリ制御部
１３，２３  優先度識別部
１４，２４  情報格納部
１５，２５  応答返送部
４１，４２  バス
５１〜５４  プロセッサ
【図１】
2004280677.tif 000003
【図２】
2004280677.tif 000004
【図３】
2004280677.tif 000005
【図４】
2004280677.tif 000006
【図５】
2004280677.tif 000007
【図６】
2004280677.tif 000008
【図７】
2004280677.tif 000009