(57)【要約】【課題】水晶発振子による帯域フィルタを用いることにより、ＰＬＬ回路から周波数変動の少ないクロックを安定して抽出できるようにする。【解決手段】ＸＢＰＦ４２は水晶発振子を用いた狭帯域フィルタである。再生信号がＸＢＰＦ４２へ入力されると、ノイズやジッタの除去された安定した基準周波数信号がＰＬＬ回路４４へ供給される。ＰＬＬ回路４４のＶＣＯ３３が基準周波数信号に位相同期したクロックを生成するので、ＡＣＤ４６はこのクロックをサンプリングしてアナログ再生信号を２値化デジタル信号に変換する。プリアンブル部分の途中でタイミング制御回路４８からセレクト信号を送出するとスイッチ４９がＯＦＦしてＸＢＰＦ４２への再生信号がなくなるが、水晶発振子の自己共振によって基準周波数信号がＰＬＬ回路４４へ継続して供給される。よってＰＬＬ回路４４は位相ロックを行うことなくクロックを生成することができる。【選択図】        図７
2004253945.tif 000002
【特許請求の範囲】
【請求項１】
基準周波数の信号に位相同期したクロックに基づいて信号処理を行う信号位相同期装置であって、
前記基準周波数の近傍の周波数帯域にあるノイズおよびジッタを通過させない狭帯域フィルタと、
前記狭帯域フィルタから入力された基準周波数の信号に位相同期したクロックを生成するＰＬＬ回路と
を備えることを特徴とする信号位相同期装置。
【請求項２】
前記狭帯域フィルタは水晶発振子を用いて構成されていることを特徴とする請求項１に記載の信号位相同期装置。
【請求項３】
前記狭帯域フィルタには前記水晶発振子の出力信号を増幅する増幅手段が設けられていることを特徴とする請求項２に記載の信号位相同期装置。
【請求項４】
記録メディアから抽出された再生信号、又は通信手段が送受信した通信信号をアナログ波形からデジタル波形に変換するＡＤ変換手段を備え、
前記ＡＤ変換手段は、前記ＰＬＬ回路から出力されたクロックをサンプリングして、前記再生信号又は前記通信信号の誤り判定処理を行うことを特徴とする請求項１から請求項３のいずれか一項に記載の信号位相同期装置。
【請求項５】
前記水晶発振子は、自己への入力信号が遮断された後も共振エネルギによって前記ＰＬＬ回路へ基準周波数の信号を継続して供給することを特徴とする請求項２から請求項４のいずれか一項に記載の信号位相同期装置。
【請求項６】
前記水晶発振子への入力信号をＯＮ／ＯＦＦする開閉手段を備え、
前記開閉手段が、基準周波数の同期信号を作成するプリアンブル部分の期間内で前記入力信号をＯＦＦしたとき、
前記水晶発振子は、少なくとも、前記プリアンブル部分に続いてデータ処理を行うデータ部分の期間中、前記ＰＬＬ回路へ基準周波数の信号を継続して供給することを特徴とする請求項５に記載の信号位相同期装置。
【請求項７】
前記ＰＬＬ回路は、基準周波数の信号が入力されなくなる時刻より前に、前記基準周波数の信号に位相同期したクロックの位相を保持状態にすることを特徴とする請求項６に記載の信号位相同期装置。
【請求項８】
前記基準周波数の信号が入力されなくなる時刻は、前記データ部に続いて次のセクタフレームの同期処理を行うポストアンブル部分の期間中の何れかの時刻であり、
前記ＰＬＬ回路は、前記データ部分の終了時刻に前記クロックの位相を保持状態にすることを特徴とする請求項７に記載の信号位相同期装置。
【請求項９】
前記ポストアンブル部分は、位相を保持状態にして駆動するクロックを次のセクタフレームの同期処理に用いることを特徴とする請求項８に記載の信号位相同期装置。
【請求項１０】
基準周波数の信号に位相同期したクロックに基づいて信号処理を行う信号位相同期方法において、
水晶発振子を用いた狭帯域フィルタが、再生信号に基づいてＰＬＬ回路へ基準周波数の信号を入力する手順と、
前記ＰＬＬ回路が前記基準周波数の信号に位相同期したクロックを生成する手順と、
位相同期したクロックの生成期間中に、前記狭帯域フィルタへの再生信号を遮断する手順と、
前記狭帯域フィルタが、前記再生信号の遮断後に、前記水晶発振子の共振エネルギによって前記ＰＬＬ回路へ基準周波数の信号を供給し続ける手順と、
前記ＰＬＬ回路が、前記水晶発振子の共振エネルギによる基準周波数の信号に基づいてクロックの位相同期を行う手順と、
前記ＰＬＬ回路が、クロックの位相同期が終了した後に該クロックの位相同期を保持状態にして次のセクタフレームの位相同期に備える手順と
を含むことを特徴とする信号位相同期方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路へ基準信号を入力し、この基準信号に位相同期された出力信号を送出する信号位相同期装置および信号位相同期方法に関するものであり、より詳細には、帯域フィルタ（ＢＰＦ：Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）を通過した基準周波数の信号を用いてＰＬＬ回路から位相同期された出力信号を送出する信号位相同期装置および信号位相同期方法に関する。
【０００２】
【従来の技術】
従来、ＰＬＬ回路の出力信号を位相同期するための基準周波数源としては、周波数精度の高い水晶発振器が好んで用いられている。例えば、一定の周波数を出力するようなシンセサイザ発振器などに用いられるＰＬＬ回路は水晶発振器を基準周波数源としている。一方、光ディスクなどの記録メディアや無線通信の信号を再生する場合は、再生データの中に予め基準周波数成分（クロック）を含ませているので、その基準周波数成分を抽出してＰＬＬ回路の基準周波数源としている。
【０００３】
図１１は従来の光ディスクの再生系の構成を示すブロック図である。光ディスクなどの記録メディアであるＤＶＤ１０１の情報は図示しない光ピックアップによって検出されるが、検出された信号は微弱であるので、ヘッドアンプ１０２によって処理しやすいレベルの信号ａ１に増幅される。さらに、増幅された信号ａ１は、アナログＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌｌｅｒ）１０３によって一定レベルのゲインに自動調整された後、アナログフィルタである帯域フィルタ（ＢＰＦ）１０４によって帯域外の高域周波数の信号が排除されて基準周波数の信号ａ２が生成され、ＰＬＬ回路１０５へ入力される。つまり、ＰＬＬ回路１０５は、ＢＰＦ１０４が抽出したＤＶＤ１０１の信号の基準周波数成分を基準周波数源（信号ａ２）としている。
【０００４】
ＰＬＬ回路１０５は、入力された基準周波数の信号ａ２に位相同期された出力信号ａ３をＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ；アナログ・デジタル変換器）１０６へ送出する。これによって、ＡＤＣ１０６は、ＰＬＬ回路１０５で生成された出力信号ａ３のサンプリングクロックを用いて、入力されたアナログ信号ａ２をデジタル信号ｄ１に変換して出力する。さらに、デジタル信号ｄ１は、デジタルイコライザ１０７によって高域の周波数特性が理想的な波形状態に補正され、且つ、ビタビ複合器１０８によって連続するビット列から尤もらしいパターンが判定され、図示しない信号処理回路へ出力される。
【０００５】
図１１のブロック図の中で、ＰＬＬ回路１０５は、ＤＶＤ１０１の再生信号（つまり、信号ａ２）の中からアナログデータを適切なタイミングでサンプリングするために、基準周波数の信号ａ２と同期したクロック（つまり、出力信号ａ３）を抽出する重要な回路である。言い換えれば、ＰＬＬ回路１０５は、光ディスクなどの記録メディア（つまり、ＤＶＤ１０１）の信号や通信信号などを検出し、この検出信号の中で周波数の高い領域の信号の位相が変動しないように同期処理を行う機能を有している。従って、このようなＰＬＬ回路１０５は、光ディスクやハードディスクなどの記録メディアの信号誤り検出回路や無線通信機器の送受信回路における位相同期回路などに好んで用いられている。
【０００６】
また、ＰＬＬ回路１０５でクロック（つまり、出力信号ａ３）を抽出する方式は、データ成分の中にあらかじめクロック成分が含まれていて、そのクロック成分によって常時リカバリを行いながらデータ成分の同期をとる方式と、データ成分の前にクロック期間の部分（例えば、プリアンブル部分）を設けて、そのクロック期間でデータ成分の同期を取ってロック（保持）するようにしてデータ部分では同期取りを行わない方式とがある。一般にセクタ構造を持って間欠信号となる記録メディアには後者の方式が用いられることが多い。
【０００７】
なお、下記の特許文献１には、磁気ディスクや光ディスクなどの記録メディアの信号を再生するとき、ＰＬＬ回路を用いて再生信号を位相同期する技術が開示されている。この技術によれば、記録メディアの基準周波数信号を遅延させてＰＬＬ回路に入力することにより、入力信号にジッタなどの周波数変動があっても出力される再生信号を安定的に位相同期してロックすることができる。また、下記の特許文献２には、映像信号を再生するときにＰＬＬ回路を用いて再生信号を位相同期する技術が開示されている。この技術によれば、映像信号レベルを基準レベルと比較しながらＰＬＬ回路へ入力することによってループゲインを自動的に制御することができるので、位相ループの利得を制御して再生信号を安定的に位相同期しロックすることができる。
【０００８】
【特許文献１】
特公平６−６４８５２号公報（３頁〜５頁、図１〜図３）
【特許文献２】
特公平６−５４８４９号公報（２頁〜３頁、図１、図６）
【０００９】
【発明が解決しようとする課題】
つまり、上記に述べた従来技術のＰＬＬ回路を用いることにより、ＡＤＣ１０６は、ＰＬＬ回路１０５の出力信号ａ３のクロックによってアナログ入力波形から理想的なサンプル点を抽出してデジタル信号を生成することができる。図１２は、図１１に示すＡＤＣ（アナログ・デジタル変換器）１０６が入力波形に対して理想的なサンプル点を抽出する状態を示す波形概念図であり、横軸は抽出タイミングを示し、縦軸はアナログ入力波形の信号レベルを示している。図１２の矢印で示すように、擬似三角波で示すアナログ信号の入力波形は、所定時間ごとの抽出タイミングのクロックによって理想的なサンプリングが行われている。このようにして、入力波形のアナログデータは、一定の時間間隔の正しいポイントでサンプリングすることを前提にしてデジタル信号に符号化されている。
【００１０】
ところが、図１２の横軸に示す抽出タイミング７から抽出タイミング８へ切り替わるところで、サンプリング点の抽出タイミングがずれて前後にシフトすると、入力波形の判定レベルとなる信号レベルの検出点が前後の位置に変化してしまう。例えば、抽出タイミング８の点で信号レベル１の入力波形をサンプリングすべきところ、抽出タイミング８が時間的に遅れてしまって信号レベル１より小さい値を検出してしまうことになる。したがって、２値化判定するとき、例えば、信号レベル１以上を“１”とし、信号レベル１未満を“０”として判定する場合、抽出タイミング８における２値化判定では“１”であるべきところを“０”と誤って判定してしまう。抽出タイミング８以降においても同様に誤った判定をしてしまうことがある。このようにして、判定された２値化誤差が増大すると、データエラーが発生して記録メディアのデータを正しく再現することができなくなってしまう。
【００１１】
一般に、記録メディアや通信装置などのデータ伝送では、送信側の水晶振動子の発振誤差、モータの回転ムラ、フェージング、ノイズ等によって受信側では不規則な周波数変動（位相変動）が発生する。このような変動に対しては随時その周波数変動に即応させながら、常に正確な２値化判定を行う必要がある。そこで、前述のようなＰＬＬ回路がこのような周波数変動に即応させる機能を実現している。
【００１２】
つまり、図１１のＰＬＬ回路１０５における位相同期の動作条件を決定するものはＰＬＬ回路１０５に入力される基準周波数の信号ａ２であり、ＡＤＣ１０６は、その基準周波数の信号ａ２によってＮ倍（例えば、８倍）の周波数の出力信号ａ３をＰＬＬ回路１０５から取り出してサンプリングすることができる。よって、ＰＬＬ回路１０５に入力される信号ａ２の基準周波数の安定性の程度によって出力信号ａ３の精度、つまりＰＬＬ回路１０５の性能は決定されてしまう。そのため、ＤＶＤ１０１などの光ディスクから出力される再生信号は、先に述べたように不規則に周波数が変動しているため、ＰＬＬ回路１０５に入力される信号ａ２の基準周波数は目的周波数である出力信号ａ３の整数分の一に極力近づける必要がある。
【００１３】
そのため、ＰＬＬ回路１０５の入力段に設けられた帯域フィルタ（ＢＰＦ）１０４は、基準周波数を安定化させるための手段であるので、このＢＰＦ１０４の通過帯域の中心周波数の幅を極力狭くすることが、ＰＬＬ回路１０５の出力信号ａ３の位相を安定化させるためには有利となる。つまり、ＢＰＦ１０４の周波数特性を狭帯域にすることによって必要周波数以外の周波数を遮断することができるので、Ｑ（通過帯域幅の急峻さの度合）ができるだけ高い帯域フィルタが要求される。
【００１４】
しかし、従来のＬＣ回路で構成されたＢＰＦ１０４の場合は、ＬＣ回路のフィルタ構成を２，３段直列に重ねても通過帯域の幅は１００ｋＨｚ位が限度であるので、ジッタやノイズなどによって生じる基準周波数の変動を吸収することはできない。よって、ＰＬＬ回路５の出力信号ａ３を高精度に位相同期させることができないので、結果的に、ＡＤＣ１０６が再生信号の２値化誤差を発生させる原因となる。さらに、ＬＣ回路で構成された帯域フィルタは、帯域周波数の調整が複雑であったり、所望の利得が得られなかったり、あるいはフィルタの回路規模が大きくなるなどの種々の問題点もある。
【００１５】
また、前述の特許文献１や特許文献２の技術においても、ＰＬＬ回路の前段に狭帯域の帯域フィルタを用いていないので、ＰＬＬ回路に入力される基準周波数がノイズやジッタによって変動してしまい、結果的に、ＰＬＬ回路の出力信号の位相が変動してしまう虞がある。したがって、このような従来技術では、記録メディアなどの再生信号を高精度に再現したり通信装置などの信号を高精度に送受信したりすることができない。
【００１６】
本発明は、このような事情に鑑みてなされたものであり、ＰＬＬ回路の入力段に周波数の通過帯域が狭くＱの高い狭帯域フィルタを用いることによって、ＰＬＬ回路から周波数変動が少ない同期信号を抽出することができるようにすると共に、狭帯域フィルタを構成する水晶発振子の自己共振現象を利用して、ノイズやジッタに影響されない同期信号を抽出することができる信号位相同期装置および信号位相同期方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記の目的を達成するため、本発明の信号位相同期装置は、基準周波数の信号に位相同期したクロックに基づいて信号処理を行う信号位相同期装置であって、基準周波数の近傍の周波数帯域にあるノイズおよびジッタを通過させない狭帯域フィルタと、この狭帯域フィルタから入力された基準周波数の信号に位相同期したクロックを生成するＰＬＬ回路とを備えることを特徴とする。
【００１８】
本発明では、このような帯域フィルタより周波数の通過帯域が狭帯域である狭帯域フィルタを用いることによってノイズやジッタを除去し、安定した基準周波数の信号をＰＬＬ回路へ供給しているので、ＰＬＬ回路は常に位相の安定したクロックを生成して信号処理回路などへ供給することができる。よって、信号処理回路は、安定したクロックをサンプリングして信号の再生処理などを行うことができる。
【００１９】
また、本発明の信号位相同期装置においては、前記狭帯域フィルタは水晶発振子を用いて構成されていることを特徴とする。本発明においては、狭帯域フィルタは水晶発振子を用いて構成されているので、狭帯域フィルタの回路規模を小型化することができると共に、周波数の通過帯域幅の調整が極めて簡単になる。
【００２０】
また、本発明の信号位相同期装置は、さらに、狭帯域フィルタには水晶発振子の出力信号を増幅する増幅手段が設けられていることを特徴とする。つまり、本発明によれば、狭帯域フィルタには水晶発振子の後段にオペアンプなどの増幅手段が設けられているので、水晶発振子の発振信号を充分に増幅してから基準周波数の信号としてＰＬＬ回路へ入力することができるので、ＰＬＬ回路は安定した動作によって位相同期を行うことができる。
【００２１】
また、本発明の信号位相同期装置は、さらに、記録メディアから抽出された再生信号、又は通信手段が送受信した通信信号をアナログ波形からデジタル波形に変換するＡＤ変換手段を備え、このＡＤ変換手段は、ＰＬＬ回路から出力されたクロックをサンプリングして、再生信号又は通信信号の誤り判定処理を行うことを特徴とする。つまり、光ディスクなどの記録メディアの再生信号や通信手段の通信信号を処理するとき、ＰＬＬ回路からサンプリングしたクロックを用いて入力されたアナログ波形をデジタル化するが、本発明の信号位相同期装置によれば、ＡＤ変換手段がノイズやジッタに影響されない安定したクロックをサンプリングすることができるので、アナログ信号の２値化判定に誤りが生じることなくなり、結果的に、安定した状態でデータの再生処理を行うことができる。
【００２２】
また、本発明の信号位相同期装置においては、水晶発振子は自己への入力信号が遮断された後も共振エネルギによってＰＬＬ回路へ基準周波数の信号を継続して供給することを特徴とする。つまり、水晶発振子は入力信号がなくなった後も、暫らくの間は共振エネルギによって発振を続けているという特性がある。従って、本発明では、水晶発振子の自己発振現象の特性を利用して、できるだけ長い期間ＰＬＬ回路へ基準周波数の信号を供給するようにしている。
【００２３】
また、本発明の信号位相同期装置は、水晶発振子への入力信号をＯＮ／ＯＦＦする開閉手段を備え、この開閉手段が基準周波数の同期信号を作成するプリアンブル部分の期間内で入力信号をＯＦＦしたとき、水晶発振子は、少なくとも、プリアンブル部分に続いてデータ処理を行うデータ部分の期間中、ＰＬＬ回路へ基準周波数の信号を継続して供給することを特徴とする。つまり、本発明によれば、データ部分でデータ処理を行っている期間中は位相ロックを行うことなく、刻々と入力される基準周波数の信号に位相同期したクロックを生成しているので、データ処理の期間中にクロックがノイズやジッタの積算によって大きく変動することはない。
【００２４】
また、本発明の信号位相同期装置においては、前記ＰＬＬ回路は、基準周波数の信号が入力されなくなる時刻より前に、基準周波数の信号に同期したクロックの位相を保持状態にすることを特徴とする。つまり、水晶発振子は、１セクタのデータ処理が終了する時刻より後まで基準周波数の信号を供給しているので、データ処理が終了した時刻にクロックの位相を保持状態にしてもデータ処理の期間ではノイズやジッタが積算されてクロックの位相がずれることはない。
【００２５】
また、本発明の信号位相同期装置においては、基準周波数の信号が入力されなくなる時刻は、データ部分に続いて次のセクタフレームの同期処理を行うポストアンブル部分の期間中の何れかの時刻であり、ＰＬＬ回路はデータ部の終了時刻にクロックの位相を保持状態にすることを特徴とする。つまり、１セクタのフレーム構成では、データ部分においてデータ処理が終了した後は次のセクタの同期信号を生成するためのポストアンブル部分となる。従って、このポストアンブル部分の期間中に水晶発振子からの基準周波数の信号がなくなるようにして、ポストアンブル部分の開始時点でクロックの位相を保持状態にすれば、データ処理期間中のクロックの安定性は確保される。しかも、ポストアンブル部分でクロックの位相を保持状態にするので、次のセクタのフレームに位相が保持されたクロックを引き継ぐことができる。
【００２６】
また、本発明の信号位相同期装置においては、ポストアンブル部分は位相を保持状態にして駆動するクロックを次のセクタフレームの同期処理に用いることを特徴とする。つまり、ポストアンブル部分の開始時点でクロックの位相を保持状態にすれば、ポストアンブル部分の期間で保持されたクロックの位相で次のセクタのデータ部分に同期をかけることができる。
【００２７】
また、本発明の信号位相同期方法は、基準周波数の信号に位相同期したクロックに基づいて信号処理を行う信号位相同期方法において、水晶発振子を用いた狭帯域フィルタが、再生信号に基づいてＰＬＬ回路へ基準周波数の信号を入力する手順と、ＰＬＬ回路が基準周波数の信号に位相同期したクロックを生成する手順と、位相同期したクロックの生成期間中に、狭帯域フィルタへの再生信号を遮断する手順と、狭帯域フィルタが、再生信号の遮断後に、水晶発振子の共振エネルギによってＰＬＬ回路へ基準周波数の信号を供給し続ける手順と、ＰＬＬ回路が、水晶発振子の共振エネルギによる基準周波数の信号に基づいてクロックの位相同期を行う手順と、ＰＬＬ回路が、クロックの位相同期が終了した後にクロックの位相同期を保持状態にして次のセクタフレームの位相同期に備える手順とを含むことを特徴とする。
【００２８】
つまり、本発明の信号位相同期方法によれば、水晶発振子の振動エネルギが入力信号の切断後も暫らく持続しているという現象を利用することにより、同期信号を作るプリアンブル部分の期間中に位相を保持状態にする必要がなくなる。これによって、プリアンブル部分以降のデータ部分においても、刻々と入力される基準周波数の信号に基づいて生成されたクロックをサンプリングすることができるので、データ部分の期間中にノイズやジッタが発生して基準周波数が変動しても、その変動量が積算されることがない。よって、クロックタイミングが１クロック分ずれてしまうような不具合が発生する虞はなくなる。
【００２９】
【発明の実施の形態】
まず、本発明における信号位相同期装置および信号位相同期方法の概要について説明する。インダクタンス（Ｌ）とコンデンサ（Ｃ）によるＬＣ回路を用いた帯域フィルタは通過周波数の帯域幅が広いので（つまり、Ｑが低いので）、基準周波数の近傍のノイズやジッタなども通過してしまう。従って、入力信号の基準周波数がノイズやジッタなどによって変動した場合、ＰＬＬ回路から安定した周波数（位相）の出力信号を取り出すことができない。これにより、光ディスクなどの記録メディアからの再生信号をサンプリングするときの２値化判定に誤りを生じやすい。そこで、本発明の信号位相同期装置では、水晶発振子を用いたクリスタルバンドパスフィルタ（ＸＢＰＦ：Ｘ´ｔａｌ  Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）を帯域フィルタとして使用することによって、通過周波数の帯域幅を狭くして（つまり、Ｑを高くして）安定した基準周波数の信号をＰＬＬ回路へ供給している。以下、上位概念で表現するときは、このようなクリスタルバンドパスフィルタ（ＸＢＰＦ）を狭帯域フィルタと云うことにする。
【００３０】
以下、図面を用いて、本発明における信号位相同期装置の実施の形態を詳細に説明するが、説明を容易にするために、光ディスクの再生系のブロック図を用いて本発明の実施の形態を述べることにする。図１は、本発明における光ディスクの再生系の構成を示すブロック図である。この再生系は、光ディスクなどの記録メディアであるＤＶＤ１と、ＤＶＤ１で検出された微弱な信号を処理しやすいレベルの信号に増幅するヘッドアンプ２と、ヘッドアンプ２で増幅された信号をある一定のゲインに自動調整するアナログＡＧＣ３と、水晶発振子によって構成され、通過帯域幅の急峻なＱによって帯域外の高周波信号を排除する狭帯域フィルタであるＸＢＰＦ４と、ＸＢＰＦ４から基準周波数の信号を入力し、基準周波数と同位相のクロックを生成して出力するＰＬＬ回路５と、ＰＬＬ回路５からサンプリングしたクロックを用いて入力されたアナログ波形をデジタル化するＡＤ変換手段であるＡＤＣ６と、ＡＤＣ６から出力されたデジタル波形の波形状態によって高域の周波数特性を理想状態に補正するデジタルイコライザ７と、デジタルイコライザ７から出力されたデジタル波形の連続するビット列から尤もらしいパターンを判定して信号処理回路へ出力するビタビ複合器８とによって構成されている。
【００３１】
次に、図１に示す光ディスクの再生系の動作を説明する。光ディスクなどの記録メディアであるＤＶＤ１の情報は、図示しない光ピックアップによって検出されるが、検出された信号は微弱であるのでヘッドアンプ２によって処理しやすいレベルの信号ａ１に増幅される。さらに、増幅された信号ａ１は、アナログＡＧＣ３によって一定レベルのゲインに自動調整された後、狭帯域な（つまり、Ｑの高い）アナログフィルタであるＸＢＰＦ４（狭帯域フィルタ）によって帯域外の高域周波数の信号が排除されて基準周波数の信号ａ２がＰＬＬ回路５へ入力される。つまり、ＰＬＬ回路５は、ＸＢＰＦ４によって抽出されたＤＶＤ１の基準周波数成分を基準周波数源（信号ａ２）としている。
【００３２】
ＰＬＬ回路５は、入力された基準周波数の信号ａ２に位相同期された出力信号ａ３をＡＤＣ６（ＡＤ変換手段）へ送出する。これによって、ＡＤＣ６は、ＰＬＬ回路５で生成された出力信号ａ３のサンプリングクロックを用いて、入力されたアナログ信号ａ２をデジタル信号ｄ１に変換して出力する。さらに、デジタル信号ｄ１は、デジタルイコライザ７によって高域の周波数特性が理想的な波形状態に補正され、且つ、ビタビ複合器８によって連続するビット列から尤もらしいパターンが判定され、図示しない信号処理回路へ出力される。
【００３３】
ここで、本発明の信号位相同期装置では、ＸＢＰＦ４として水晶発振子と増幅手段であるオペアンプを用いて帯域フィルタを構成している。図２は、図１に示すＸＢＰＦの基本回路図である。つまり、ＸＢＰＦ４は、オペアンプ１２（つまり、増幅手段）の入力段に水晶発振子１１が接続された構成となっている。このようなＸＢＰＦ４は、通過周波数の狭帯域特性に基づいて極めて安定な基準周波数を作ってＰＬＬ回路５へ入力し、安定したＰＬＬ性能を実現している。例えば、ＸＢＰＦ４は、ＬＣフィルタの周波数通過帯域幅である１００ｋＨｚの１００分の１以下の周波数通過帯域幅で安定した基準周波数をＰＬＬ回路５へ供給することができる。
【００３４】
同時に、水晶発振子１１の振動エネルギが入力信号の切断後も暫らく持続する現象を利用することによって、ＰＬＬ回路５の同期検出用の繰り返し信号を有するプリアンブル部分以降のデータ部分のフレームにおいても、水晶発振子１１の振動エネルギによる基準信号をＰＬＬ回路５へ供給することができる。これによって、プリアンブル部分が終了した後にデータ部分でデータ処理を行う期間においても、ＰＬＬ回路５は、位相の安定したクロックを生成してＡＤＣ６へ送出することができる。また、狭帯域フィルタには、増幅手段としてオペアンプ１２が使用されているため、ＰＬＬ回路５へ入力する基準周波数の信号ａ２を十分な利得で増幅することができる共に、狭帯域フィルタの回路構成を小型化することができる。
【００３５】
次に、水晶発振器を用いたクリスタルバンドパスフィルタであるＸＢＰＦ４についてさらに詳細に説明する。図３は本発明による狭帯域フィルタを用いた基準周波数抽出回路のブロック図である。この基準周波数抽出回路２１は、図示しない記録メディアから抽出された再生信号を処理しやすい一定電圧まで増幅するアンプ２２と、再生信号の種々の周波数成分からクロック成分の周波数のみを選択する狭帯域フィルタ２３と、狭帯域フィルタ２３の出力信号の正弦波を矩形波に波形整形するゼロクロスコンパレータ２４とによって構成されている。したがって、図３と図１を対比すると、アンプ２２がアナログＡＧＣ３に相当し、狭帯域フィルタ２３とゼロクロスコンパレータ２４がＸＢＰＦ４に相当する。
【００３６】
図３において、狭帯域フィルタ２３の出力信号は正弦波であるので、ゼロクロスコンパレータ２４によって入力の正弦波を矩形波に波形整形して基準周波数の信号を図１のＰＬＬ回路５へ送出している。また、水晶発振子を用いた狭帯域フィルタ２３は、極めてＱの高い帯域通過特性を有しているので、入力される再生信号の中にノイズや周波数（位相）ジッタが含まれていても必要周波数以外の周波数の信号を遮断し、安定した基準周波数のみを出力することができる。
【００３７】
図４は、帯域フィルタの周波数特性を示すスペクトル図であり、横軸に周波数（Ｈｚ）、縦軸に信号の通過レベル（ｄＢ）を示している。図４の（ａ）特性に示すように、利便性の面から一般に用いられているＬＣ回路を２，３段直列に構成したＢＰＦの帯域周波数特性は、通過帯域の幅が広すぎて目標周波数に近い周波数のノイズやジッタを通過させてしまい、高精度な出力信号を得るための実用レベルには達していない。しかし、図４の（ｂ）特性に示すように、水晶発振子を用いたＸＢＰＦの帯域周波数特性は、中心周波数に対して通過帯域の幅が極めて狭くなっているので、必要周波数の信号以外のノイズやジッタを遮断することができる。よって、図３の狭帯域フィルタ２３に図２のようなＸＢＰＦ４を用いることによって、ノイズやジッタの含まれない安定した基準周波数の信号をＰＬＬ回路５へ入力することができるので、ＰＬＬ回路５から位相の安定した出力信号を送出することができる。
【００３８】
安定した基準周波数の信号をＰＬＬ回路５に入力することによって、ＰＬＬ回路５から位相の安定した出力信号を送出する動作についてさらに詳しく説明する。図５は、一般的なＰＬＬ回路の基本構成を示すブロック図である。図５のＰＬＬ回路は図１に示すＰＬＬ回路５の内部構成を示したものであり、入力信号の基準周波数とフィードバック信号の比較周波数との位相差を比較してパルス状の位相差信号を出力する位相比較器３１と、位相比較器３１から入力された交流の位相差信号を、積分回路を通して直流化するループフィルタ３２と、ループフィルタ３２から入力された直流の位相差信号レベルに応じた発振周波数を生成して出力する電圧制御発振器（ＶＣＯ）３３と、ＶＣＯ３３から出力される発振周波数が位相比較器３１に入力される基準周波数のＮ倍になるように分周して位相比較器３１へ帰還する分周器３４とによって構成されている。なお、ＶＣＯ３３は、ループフィルタ３２より入力される位相差信号の電圧に応じて容量が変化するバリキャップ（バリアブルキャパシタンス）を用いて、ＬＣ発振回路の周波数を変化させることにより、位相差信号レベルに応じた発振周波数を生成する機能を有している。
【００３９】
次に、図５に示すＰＬＬ回路の動作について説明する。なお、このＰＬＬ回路に入力される基準周波数ｆｓは周波数誤差を含むものである（図２に示したＸＢＰＦ４を通過したものではない）。位相比較器３１が、入力された基準周波数ｆｓとＶＣＯ３３から分周器３４を介して帰還された比較周波数ｆａとの位相差を比較して、位相差に応じた位相差信号電圧Ｖａを出力する。この位相差信号電圧Ｖａはパルス状の交流信号であるのでループフィルタ３２によって直流レベルの位相差電圧Ｖｄに変換する。そして、直流レベルの位相差電圧ＶｄをＶＣＯ３３へ入力すると、ＶＣＯ３３は、比較周波数ｆａを基準周波数ｆｓと同じにするように（つまり、出力周波数ｆ０を基準周波数ｆｓのＮ倍にするように）図示しない発振回路の発振周波数を変化させる。これによって、出力周波数ｆ０の位相は基準周波数ｆｓの位相に引き込まれて、出力周波数ｆ０は基準周波数ｆｓと同じ位相になるように同期される。
【００４０】
したがって、基準周波数ｆｓに周波数誤差（ノイズやジッタ等が原因）が生じると、ＰＬＬ回路そのものの動作が不安定となって出力周波数ｆ０が変動してしまう。このような出力周波数ｆ０が変動は、ＰＬＬ回路の位相比較器３１とループフィルタ３２の応答性にも起因し、ＰＬＬ回路がクローズドフィードバックループであるが故に、出力周波数ｆ０は絶えず基準周波数ｆｓに追従しようとして平衡を失い、結果的に、出力周波数ｆ０が乱変動するハンチングを起こす原因となる。このようにして出力周波数ｆ０に変動があると、図１２の抽出タイミング８以降に示すように、ＰＬＬ回路から出力される出力信号のサンプリングクロックのタイミングがずれてしまい、正規のサンプル点以外の信号レベルをサンプリングしてしまうことになる。その結果、再生信号のデータエラーが発生して、記録メディアのデータを正しく再現することができなくなってしまう。このため、ＰＬＬ回路にとっては、入力される基準周波数はあくまでも安定である必要がある。
【００４１】
そこで、狭帯域フィルタとして、図２に示すような水晶発振子１１を備えたＸＢＰＦ４を用いて、図４の特性（ｂ）に示すような基準周波数の中心周波数の幅が極力狭い通過帯域にすれば、必要周波数以外の周波数を遮断することができる。これによって、ノイズやジッタに影響されない安定した基準周波数をＰＬＬ回路へ入力することができるので、結果的に、ＰＬＬ回路の出力周波数（つまり、位相）を安定化させることができ、正確なタイミングで正規のサンプル点の再生信号レベルをサンプリングすることができる。
【００４２】
図６は、光ディスクなどの記録メディアに記録された情報の１セクタにおけるフレーム構成を示す図である。図６の１セクタフレームにおいて、プリアンブル部分は同期信号を作成し、データ部分は再生信号のデータ処理を行い、ポストアンブル部分は次のセクタにおけるフレームの同期処理を行う。つまり、プリアンブル部分は単一周波数であって基準周波数の同期をとるために用いられる。したがって、１セクタごとに、プリアンブル期間内にいち早くクロックのサンプリングを行ってＰＬＬの同期を確立し、出力周波数を基準周波数に同期させてロックする必要がある。
【００４３】
そして、プリアンブル期間が終了した以後は、図１に示すＡＤＣ６を用いて、クロックをロックした時点の位相を保持してデータ部分におけるデータのサンプリングを行う。ここで、プリアンブル部分において位相検知が十分でなかった場合は、それ以降のデータ部分でのデータサンプリングにおいてデータビットとの位相がずれてくることになり、正しいクロック位置でのデータサンプリングが行われずサンプリング誤りが増大する結果となる。このため、可能な限りプリアンブル部分を長くして確実に位相ロックが行えるようにしている。なお、ポストプリアンブル部分は、ＶＣＯをホールドしてから、次のセクタフレームにおける位相比較に対応するためのタイミングを決定する部分である。
【００４４】
また、一般的に記録メディアの再生においては、再生信号の位相ジッタおよび振幅変調などによって、プリアンブル部分自体が良好な波形特性を持っていない場合がある。したがって、絶えず変動する波形を収束させるには、時間的な積分特性によりプリアンブル部分はできるだけ長い方が有利であるが、１セクタの長さは決まっているので、プリアンブル部分を長くした分だけデータ部分の容量が小さくなってしまう。このため、データ部分の容量を大きくするという観点から考えるとプリアンブル部分は短い方が好ましいといえる。このように、プリアンブル部分を長くして位相同期を安定化させることとデータ部分の容量を大きくすることとはトレイドオフの関係（相反する関係）にある。
【００４５】
したがって、本発明では、狭帯域フィルタであるＸＢＰＦ４に用いられる水晶発振子が、入力信号を遮断した後も自己の発振エネルギによって暫らく発振を持続していることに着目して（プリアンブル部分が終了してもデータ部分の処理が開始された後も水晶発振子の自己発振によって同期をとり続けることができるので）、プリアンブル部分を長くしなくてもクロックの同期処理が安定的に行えるようにしている。
【００４６】
次に、水晶発振子によるＸＢＰＦを基準信号入力回路として用いることによって、短いプリアンブル部分でもクロックの同期処理が安定して行えるようにし、ＰＬＬ回路からの出力信号をサンプリングしたりホールドするときに２値化判定が正確に行える動作を詳細に説明する。
【００４７】
図７は、本発明の実施の形態において、ＰＬＬのクロックをサンプリングしたりホールドしたりするサンプル・ホールド回路の構成を示すブロック図である。このサンプル・ホールド回路は、光ディスクなどの記録メディアの再生信号を増幅する第１アンプ４１と、水晶発振子によって構成され、通過帯域幅の急峻なＱによって帯域外の高周波信号を排除する狭帯域フィルタであるＸＢＰＦ４２と、ＸＢＰＦ４２の出力信号の正弦波を矩形波に波形整形するゼロクロスコンパレータ４３と、位相比較器３１、保持回路４５、ＶＣＯ３３、および分周器３４によって構成されているＰＬＬ回路４４と、ＰＬＬ回路４４からサンプリングしたクロックを用いて２値化信号を生成して出力するＡＤＣ４６と、光ディスクなどの記録メディアの再生信号を増幅してＡＤＣ４６へ送出する第２アンプ４７と、１セクタフレームごとのプリアンブル部分の同期信号を入力してセレクト信号を生成して出力すると共に、ロック信号をＰＬＬ回路４４の保持回路４５へ出力するタイミング制御回路４８と、タイミング制御回路４８から出力されたセレクト信号によってＸＢＰＦ４２への再生信号の供給をＯＮ／ＯＦＦする開閉手段であるスイッチ４９とによって構成されている。
【００４８】
なお、ＰＬＬ回路４４の位相比較器３１、ＶＣＯ３３、および分周器３４は図５に示すＰＬＬ回路のそれらと同じ機能を有しており、保持回路４５は、図５のループフィルタ３２と同じ機能を備えると共に、タイミング制御回路４８から出力されたロック信号に基づいてＶＣＯ３３で生成されるクロックの位相を基準周波数の位相に保持する機能を備えている。
【００４９】
次に、図７に示すサンプル・ホールド回路の動作を説明する。タイミング制御回路４８は、図６に示す１セクタのフレームごとにプリアンブル部の同期信号を入力すると、同期信号に同期した所定のタイミングでセレクト信号を送出してスイッチ４９（開閉手段）をＯＮ又はＯＦＦに制御する。つまり、タイミング制御回路４８は、図６に示すプリアンブル部分が終了する前の所定のタイミングの同期信号に基づいて生成されたセレクト信号によってスイッチ４９をＯＦＦにする。これによって、ＸＢＰＦ４２へは再生信号が入力されなくなる。しかし、ＸＢＰＦ４２の水晶発振子は、図６に示すプリアンブル部分の終了後においても（つまり、データ部分の期間中においても）、振幅は小さくなるが自己の共振エネルギによってプリアンブル部分の周波数を持続するので、ＰＬＬ回路４４へは基準周波数の信号が供給され続ける。したがって、図６に示す記録フォーマットのフレームにおいて、同期信号を生成するプリアンブル部分が等価的にデータ部分まで延長されたと同様な動作を行うことになる。
【００５０】
図８は、図７のサンプル・ホールド回路によってプリアンブル部を等価的に延長させてサンプリングおよびホールドを行う状態を示すタイミングチャートである。したがって、図８のタイミングチャートを用いて、安定したクロックのサンプリングを行ったりホールドを行う動作を説明する。図８において、（ａ）は１セクタの信号フレーム構成を示し、データ部の再生信号を位相同期させるためのクロックを作るプリアンブル部分と、再生信号のデータ処理を行うデータ部分と、次のセクタにおけるフレーム用のクロックを作るポストアンブル部分とによって構成されている。（ｂ）はタイミング制御回路４８から送出されるセレクト信号でありスイッチ４９をＯＮ／ＯＦＦ制御する機能を有している。
【００５１】
（ｃ）はＸＢＰＦ４２の水晶発振子が出力するＸＢＰＦ出力信号である。また、（ｄ）は正弦波状のＸＢＰＦ出力信号に基づいてゼロクロスコンパレータ４３が生成する矩形波状のゼロクロスコンパレータ出力信号であり、この信号がＰＬＬ回路４４に入力される基準周波数の信号となる。（ｅ）はタイミング制御回路４８からＰＬＬ回路４４の保持回路４５へ送出されるロック信号であり、このロック信号に基づいて、保持回路４５がＶＣＯ３３で生成されるクロックの位相を基準周波数の位相にロックする。つまり、保持回路４５がロック信号に基づいてＶＣＯ３３の周波数の位相を保持状態にする。
【００５２】
（ｆ）は従来のＬＣ回路によるＢＰＦを用いた場合の位相比較期間およびＶＣＯホールド期間のタイミングと、本発明の水晶発振子によるＸＢＰＦを用いた場合の位相比較期間およびＶＣＯホールド期間のタイミングとを対比した位相比較期間設定のタイミングチャートである。また、（ｇ）はＰＬＬ回路４４のＶＣＯ３３から位相比較器３１へ帰還されるＶＣＯ８分周信号であり、（ｈ）はＰＬＬ回路４４のＶＣＯ３３からＡＤＣ４６へ出力されるＶＣＯ出力信号、つまり、再生信号用のクロックである。
【００５３】
次に、図８における波形の時間的推移を横軸の時間経過にしたがって説明する。時刻ｔ０において、再生信号がＸＢＰＦ４２へ入力されて、信号フレーム（ａ）のプリアンブル部分の処理が開始されると、ＸＢＰＦ４２が安定動作するまで正弦波形の振幅が徐々に上昇してＸＢＰＦ出力信号（ｃ）が送出される。これによって、ゼロクロスコンパレータ４３からＰＬＬ回路４４へ矩形波状のゼロクロスコンパレータ出力信号（ｄ）、つまりＰＬＬ基準周波数の信号が送出されるので、ＰＬＬ回路４４の分周器３４から位相比較器３１へＶＣＯ８分周信号（ｇ）が帰還されると共に、ＰＬＬ回路４４のＶＣＯ３３からＡＤＣ４６へＶＣＯ出力信号（ｈ）が送出される。このとき、ＶＣＯ出力信号（ｈ）はゼロクロスコンパレータ出力信号（ｄ）、つまりＰＬＬ基準周波数の信号と位相同期している。
【００５４】
そして、タイミング制御回路４８が、プリアンブル部分の期間中における所定の時刻ｔ１において、プリアンブル部分の同期信号に基づいて生成されたセレクト信号（ｂ）をスイッチ４９へ送出すると、スイッチ４９がＯＦＦされるので、ＸＢＰＦ４２への再生信号は入力されなくなる。しかし、ＸＢＰＦ４２は、スイッチ４９がＯＦＦされた時刻ｔ１以降も、自己が備える水晶発振子の振動エネルギによって、減衰しながらも継続してＸＢＰＦ出力信号（ｃ）を送出し続ける。これによって、ゼロクロスコンパレータ出力信号（ｄ）、つまりＰＬＬ基準周波数の信号も継続してＰＬＬ回路４４へ送出される。したがって、時刻ｔ１以降においても、分周器３４から位相比較器３１へＶＣＯ８分周信号（ｇ）が継続して帰還されると共に、ＰＬＬ回路４４のＶＣＯ３３からＡＤＣ４６へＶＣＯ出力信号（ｈ）が継続して送出される。もちろん、このときも、ＶＣＯ出力信号（ｈ）はゼロクロスコンパレータ出力信号（ｄ）、つまりＰＬＬ基準周波数の信号と位相同期している。
【００５５】
ここで、位相比較期間設定タイミング（ｆ）に示すように、従来のＢＰＦを用いた場合は、セレクト信号（ｂ）が送出されてＢＰＦへ再生信号が供給されなくなった時刻ｔ１において、ＰＬＬ回路４４の位相比較期間が終了してＶＣＯホールド期間に移行し、クロックを保持状態にする。しかし、本発明のＸＢＰＦを用いた場合は、セレクト信号（ｂ）が送出されてＢＰＦへ再生信号が供給されなくなった時刻ｔ１以降においてもＸＢＰＦ出力信号（ｃ）が継続されている。したがって、時刻ｔ１以降においても、ゼロクロスコンパレータ出力信号（ｄ）、つまり、ＰＬＬ基準周波数の信号がＰＬＬ回路４４へ供給され続けるので、信号フレーム（ａ）のデータ部分においてもＰＬＬ回路の位相比較期間を継続することができる。よって、データ部分の期間中に基準周波数でＶＣＯホールドする必要がなくなるので、データ部分の処理期間中にノイズやジッタが積算されて再生信号の周波数を不安定にさせる虞はなくなる。
【００５６】
そして、データ部分が終了してポストアンブル部分が開始された時刻ｔ２において、タイミング制御回路４８よりＰＬＬ回路４４の保持回路４５へロック信号（ｅ）を送出する。これによって、保持回路４５は、時刻ｔ２の時点において、ＶＣＯ３３で生成された周波数の位相をゼロクロスコンパレータ出力信号（ｄ）の周波数の位相、つまりＰＬＬ基準周波数の位相にロック（保持）してＶＣＯホールドを行う。この時点（時刻ｔ２）でＰＬＬ回路４４の出力信号の位相がロック（保持）されたとしても、既にデータ部分は終了しているので、ノイズやジッタで基準周波数が乱れてもデータ部分の再生信号のクロックに影響することはない。
【００５７】
データ部分の終了時点の時刻ｔ２でＶＣＯホールドした後は、次のセクタの信号フレームの同期用のクロックを生成するポストアンブル部分の途中の時刻ｔ３において、ＸＢＰＦ出力信号（ｃ）が減衰消滅してゼロクロスコンパレータ出力信号（ｄ）がなくなるが、既にロック信号（ｅ）によってＶＣＯホールドされているので、時刻ｔ４でポストアンブル部分が終了して、次にセクタの信号フレームが開始される時点（つまり、時刻ｔ４）においても、ＶＣＯ３３が生成するクロックの位相保持状態は継続される。このようにして、本発明のＸＢＰＦでは、位相比較期間設定タイミング（ｆ）に示すように、データ部分が終了した後のポストアンブル部分の開始時刻ｔ２から終了時刻ｔ４までの期間でＶＣＯホールドを行っているので、ジッタやノイズの積算によってデータ部分の再生信号が不安定になる虞がなくなると共に、ＶＣＯホールドによって次のセクタの信号フレームの位相ロックを継続することができる。
【００５８】
つまり、ＰＬＬ回路４４の位相比較器３１のロックタイミングをデータ部分の終了時点まで延長することにより、データ部分においても安定な積分効果が得られ、図８のＶＣＯ出力信号（ｈ）に示すようにＶＣＯ３３の周波数に安定効果がもたらされる。つまり、従来のＢＰＦの場合におけるＰＬＬ回路４４のサンプリング期間（つまり、積分期間）は、図８の（ｆ）に示す従来タイミングの破線部分の位相比較期間であるが、本発明のＸＢＰＦの場合は、ＰＬＬ回路４４のサンプリング期間（つまり、積分期間）を、この実施形態において、図８の（ｆ）に示すように、タイミングの破線部分の位相比較期間まで、すなわち、データ部分まで延長して行うことができる。このようにして、クロックのサンプリング期間を延長してＶＣＯの周波数に安定化させることを積分効果という。また、このような積分効果は、水晶発振子が、入力を遮断した後も共振状態を継続することと、発振周波数が安定していてＰＬＬの位相同期引き込み動作が良好であることによって生じるものである。
【００５９】
なお、図８のロック信号（ｅ）では、ＶＣＯホールドを行うタイミングをポストアンブル部分が開始する時刻ｔ２と一致させたが、ＶＣＯホールドをするタイミングはポストアンブル部分の開始時刻ｔ２と必ずしも一致させる必要はない。つまり、次のセクタにおける位相ロックに応答するために、ポストアンブル部分の期間内であれば何れの時刻において位相ロックを行ってもよい。
【００６０】
次に、フローチャートを用いて従来のＢＰＦ１０４を用いた場合（図１１参照）と、本発明のＸＢＰＦ４２（４）を用いた場合（図７参照）についてＰＬＬ同期引き込み動作を比較してみる。図９は従来のＢＰＦ１０４を用いた場合のＰＬＬ同期引き込み動作の流れを示すフローチャートであり、図１０は本発明のＸＢＰＦ４２（４）を用いた場合のＰＬＬ同期引き込み動作の流れを示すフローチャートである。なお、何れのフローチャートにおけるＰＬＬ同期引き込み動作の流れも図８の位相比較期間設定タイミング（ｆ）のタイムチャートに従っているので、この位相比較期間設定タイミング（ｆ）を参照しながらフローチャートを説明する。
【００６１】
まず、図９を用いて従来のＢＰＦ１０４によるＰＬＬ同期引き込み動作を説明する（適宜、図１１参照）。最初に、時刻ｔ０で再生信号データフレームのプリアンブル部分がＰＬＬ回路１０５に入力されると（ステップＳ１）、ＰＬＬ回路１０５によってプリアンブル部分における基準周波数信号のサンプリングが開始され（ステップＳ２）、ＰＬＬ回路１０５の位相比較器によって基準周波数信号とＶＣＯ（図示せず）からフィードバックされた比較信号との位相比較が行われる（ステップＳ３）。そして、プリアンブル部分の期間中にセレクト信号がＯＮされたか否かが判定される（ステップＳ４）。ここで、セレクト信号がＯＮされなければ（ステップＳ４でＮｏの場合）、ステップＳ３に戻って位相比較を継続するが、プリアンブル部分の所定のタイミング（時刻ｔ１）でセレクト信号がＯＮされると（ステップＳ４でＹｅｓの場合）、基準周波数信号と比較信号の位相比較を終了し（ステップＳ５）、基準周波数信号のサンプリングを終了する（ステップＳ６）。
【００６２】
そして、位相比較が終了した時点（つまり、時刻ｔ１）でＰＬＬ回路１０５のＶＣＯをホールドし、その状態でデータ部分の位相ロックを継続する（ステップＳ７）。その後もＶＣＯ（図示せず）をホールドしたままデータ部分の処理を行い、時刻ｔ２でデータ部分の位相ロック処理を終了し（ステップＳ８）、さらに、ＶＣＯ（図示せず）をホールドしたまま、時刻ｔ４でポストアンブル部分の処理を終了し（ステップＳ９）、１セクタの再生信号フレーム処理を終了して（ステップＳ１０）、次のセクタに移行する。このように、従来のＢＰＦ１０４によるＰＬＬ同期引き込み動作では、プリアンブル部分の期間中にＶＣＯロックを行ってしまうので、データ部分でノイズやジッタなどによって基準周波数が変動すると、たとえその変動量が少なくても、データ部分の終了時点では、基準周波数の変動量が積算されてクロックが１クロック分ずれてしまうことがある。このような状態が発生すると再生信号を正確に再現することができなくなる。
【００６３】
次に、図１０を用いて本発明のＸＢＰＦ４２（４）によるＰＬＬ同期引き込み動作を説明する（適宜、図７参照）。最初に、時刻ｔ０で再生信号フレームのプリアンブル部分がＰＬＬ回路４４（５）に入力されると（ステップＳ１１）、ＰＬＬ回路４４（５）によってプリアンブル部分における基準周波数信号のサンプリングが開始され（ステップＳ１２）、ＰＬＬ回路４４（５）の位相比較器によって基準周波数信号とＶＣＯ３３からフィードバックされた比較信号との位相比較が行われる（ステップＳ１３）。そして、プリアンブル部分の期間中にセレクト信号がＯＮされたか否かが判定される（ステップＳ１４）。
【００６４】
ここで、セレクト信号がＯＮされなければ（ステップＳ１４でＮｏの場合）、ステップＳ１３に戻って位相比較を継続するが、プリアンブル部分の所定のタイミング（時刻ｔ１）でセレクト信号がＯＮされると（ステップＳ１４でＹｅｓの場合）、ＸＢＰＦ４２（４）への入力信号が遮断される（ステップＳ１５）。しかし、ＸＢＰＦ４２（４）は水晶発振子の振動エネルギによって出力信号を継続して送出する（ステップＳ１６）。そして、プリアンブル部分が終了した後（ステップＳ１７）、ＰＬＬ回路４４（５）は、データ部分の期間中、ＸＢＰＦ４２（４）から供給される基準周波数信号と比較信号の位相比較を行いながらデータ処理を行う。やがて、時刻ｔ２においてデータ部分の処理が終了すると（ステップＳ１８）、位相比較を終了し（ステップＳ１９）、同時に、このセクタにおけるデータ部分のサンプリングを終了する（ステップＳ２０）。
【００６５】
そして、ポストアンブル部分の開始点である時刻ｔ２でＶＣＯホールドを行い（ステップＳ２１）、ポストアンブル部分を終了して（ステップＳ２２）、１セクタの再生信号フレームを終了し（ステップＳ２３）、ＶＣＯホールド状態を次のセクタへ引き継ぐ。
【００６６】
このようにして、本発明のＸＢＰＦ４２（４）では、プリアンブル部分が終了した後も水晶発振子の振動エネルギによって安定した周波数の基準信号をＰＬＬ回路４４（５）へ送出している。従って、データ部分において位相ロックを行う必要がないので、データ部分の期間中にノイズやジッタなどによって基準周波数が変動しても周波数変動分が時間の経過で積算されることがなくなり、結果的に、ＰＬＬ回路４４（５）で生成されたクロックが大きくずれる虞はなくなる。よって、常に安定したクロックで記録メディアなどの再生信号の処理を行うことができる。
【００６７】
以上述べた実施の形態は本発明を説明するための一例であり、本発明は、上記の実施の形態に限定されるものではなく、発明の要旨の範囲で種々の変形が可能である。つまり、上記の実施の形態では、水晶発振子を用いたＸＢＰＦ４（４２）を使用して記録メディアの再生信号を安定化させる技術について説明した。しかし、水晶発振子を用いたＸＢＰＦ４（４２）は、目的とする帯域周波数の選択特性は極めてよいが高域周波数における遮断特性はよくない。したがって、水晶発振子の利点を生かしながら欠点を補うために、水晶発振子を用いたＸＢＰＦ４（４２）の後段にＬＣフィルタによるＢＰＦ（任意）を付加すれば、さらに周波数特性が改善された信号位相同期装置を実現することができる。
【００６８】
【発明の効果】
以上説明したように、本発明の信号位相同期装置によれば、水晶発振子とオペアンプを用いてＸＢＰＦを構成し、ＸＢＰＦの狭帯域特性によってノイズやジッタを除去して極めて安定なＰＬＬ基準周波数を作っている。これによって、ＰＬＬ回路から位相同期が極めて安定したクロックを抽出することができるので、記録メディアなどの再生信号を正確に再現することができる。例えば、光ディスクなどの記録メディアからの再生信号をサンプリングするときの２値化判定に誤りが生じる虞もなくなる。しかも、ＸＢＰＦの回路構成が極めて簡単であり、安定したクロックを生成するための調整を殆ど必要としないので、使い勝手のよい信号位相同期装置を提供することができる。
【００６９】
また、本発明の信号位相同期装置によれば、水晶発振子の振動エネルギが入力信号の切断後も暫らく持続しているという現象を利用することにより、同期信号を作るプリアンブル部分の期間中に位相ロックを行う必要がなくなる。これによって、データ部分の期間中にノイズやジッタが発生して基準周波数が変動しても、その変動量が積算されることがないので、プリアンブル部分以降のデータ部分の信号を安定的にサンプリングすることができる。つまり、ノイズなどによって、クロックタイミングが１クロック分ずれてしまうような不具合が発生する虞はなくなる。また、信号の振幅変動やモータの回転ムラによる周波数のジッタに対して非常に安定な積分効果が得られるので、出力周波数変動の少ない安定したクロックを抽出することができる。さらに、ＸＢＰＦにオペアンプなどの増幅手段を使っているので、基準周波数の信号を充分に増幅してＰＬＬ回路へ供給することができ、ＰＬＬ性能を最大限に発揮させることができる。
【００７０】
また、本発明の信号位相同期装置および信号位相同期方法によれば、狭帯域フィルタは、水晶発振子が用いられて構成されているので、狭帯域フィルタの回路規模を小型化できる共に、周波数の通過帯域幅の調整が極めて簡単になる。この結果、信号位相同期装置を小型化することができるし、ノイズやジッタを除去するための帯域周波数を容易に決定することができるので、使い勝手のよい信号位相同期装置を提供することができる。
【００７１】
さらに、本発明の信号位相同期装置および信号位相同期方法によれば、狭帯域フィルタとして水晶発振子を用いているので、入力信号を切断した後も、暫らくの間は水晶発振子の振動エネルギによって安定した周波数の基準信号をＰＬＬ回路へ供給し続けることができる。これによって、１セクタのフレームにおいて同期信号を生成するプリアンブル部分を所定の長さより長くしなくても、ＰＬＬ回路は位相の安定したクロックを生成することができる。つまり、短いプリアンブル部分でも見かけの上のプリアンブル部分が長くなるので、１セクタのフレームにおいてデータ処理を行うデータ部分を長くして有効に使うことができ、且つデータ部分の信号位相を安定化させることができる。さらに、水晶発振子の後段に増幅手段としてオペアンプを使用しているので、充分に増幅された基準信号をＰＬＬ回路へ入力することができる。よって、ＰＬＬ回路を安定的に動作させることができる。
【００７２】
さらにまた、水晶発振子の自己発振現象の特性を利用して、可能な限り長い期間ＰＬＬ回路へ基準周波数の信号を供給するようにしており、ＰＬＬ回路は位相比較期間を長くしてクロックを生成しているので、サンプリングするクロックがジッタやノイズの積算によって大きくずれる虞がなくなる。
【図面の簡単な説明】
【図１】本発明における光ディスクの再生系の構成を示すブロック図である。
【図２】図１に示すＸＢＰＦの基本回路図である。
【図３】本発明による狭帯域フィルタを用いた基準周波数抽出回路のブロック図である。
【図４】帯域フィルタの周波数特性を示すスペクトル図である。
【図５】一般的なＰＬＬ回路の基本構成を示すブロック図である。
【図６】光ディスクなどの記録メディアに記録された情報のフレーム構成を示す図である。
【図７】本発明の実施の形態において、ＰＬＬのクロックをサンプリングしたりホールドしたりするサンプル・ホールド回路の構成を示すブロック図である。
【図８】図７のサンプル・ホールド回路によってプリアンブル部分を等価的に延長させてサンプリングおよびホールドを行う状態を示すタイミングチャートである。
【図９】従来のＢＰＦを用いた場合のＰＬＬ同期引き込み動作の流れを示すフローチャートである。
【図１０】本発明のＸＢＰＦを用いた場合の同期ＰＬＬ引き込み動作の流れを示すフローチャートである。
【図１１】従来の光ディスクの再生系の構成を示すブロック図である。
【図１２】図１０に示すＡＤＣ（アナログ・デジタル変換器）が入力波形に対して理想的なサンプル点を抽出する状態を示す波形概念図である。
【符号の説明】
１  ＤＶＤ
２  ヘッドアンプ
３  アナログＡＧＣ
４、４２  ＸＢＰＦ（狭帯域フィルタ）
５、４４  ＰＬＬ回路
６、４６  ＡＤＣ（ＡＤ変換手段）
７  デジタルイコライザ
８  ビタビ複合器
１１  水晶発振子
１２  オペアンプ（増幅手段）
２１  基準周波数抽出回路
２２  アンプ
２３  狭帯域フィルタ
２４、４３  ゼロクロスコンパレータ
３１  位相比較器
３２  ループフィルタ
３３  電圧制御発振器（ＶＣＯ）
３４  分周器
４１  第１アンプ
４５  保持回路
４７  第２アンプ
４８  タイミング制御回路
４９  スイッチ（開閉手段）
【図１】
2004253945.tif 000003
【図２】
2004253945.tif 000004
【図３】
2004253945.tif 000005
【図４】
2004253945.tif 000006
【図５】
2004253945.tif 000007
【図６】
2004253945.tif 000008
【図７】
2004253945.tif 000009
【図８】
2004253945.tif 000010
【図９】
2004253945.tif 000011
【図１０】
2004253945.tif 000012
【図１１】
2004253945.tif 000013
【図１２】
2004253945.tif 000014