(57)【要約】【課題】たとえばＬＳＩの近くに配置することが可能なほどにサイズが小型であり、高温でも特性変化が少なく、しかもバイアス依存性が少なく、大容量かつ低誘電損失で、たとえばデカップリングコンデンサやバイパスコンデンサなどのように電源ノイズ低減用薄膜コンデンサとして用いて好適なコンデンサを提供すること。【解決手段】電源に接続され、電源ノイズを低減するためのデカップリングコンデンサである。コンデンサが、誘電体薄膜８を有し、誘電体薄膜８が、ｃ軸が薄膜形成用基板面に対して垂直に配向しているビスマス層状化合物で構成され、ビスマス層状化合物が、組成式：（Ｂｉ２  Ｏ２  ）２＋（Ａｍ−１  Ｂｍ  Ｏ３ｍ＋１）２−、またはＢｉ２  Ａｍ−１  Ｂｍ  Ｏ３ｍ＋３で表され、前記組成式中の記号ｍが正数、記号ＡがＮａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、ＣａおよびＢｉから選ばれる少なくとも１つの元素、記号ＢがＦｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、ＭｏおよびＷから選ばれる少なくとも１つの元素である。【選択図】        図１
2004165370.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続され、電源ノイズを低減するための電源ノイズ低減用薄膜コンデンサであって、
前記コンデンサが、誘電体薄膜を有し、
前記誘電体薄膜が、ｃ軸が薄膜形成用基板面に対して垂直に配向しているビスマス層状化合物で構成され、
該ビスマス層状化合物が、組成式：（Ｂｉ２  Ｏ２  ）２＋（Ａｍ−１  ＢｍＯ３ｍ＋１）２−、またはＢｉ２  Ａｍ−１  Ｂｍ  Ｏ３ｍ＋３で表され、前記組成式中の記号ｍが正数、記号ＡがＮａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、ＣａおよびＢｉから選ばれる少なくとも１つの元素、記号ＢがＦｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、ＭｏおよびＷから選ばれる少なくとも１つの元素であることを特徴とする電源ノイズ低減用薄膜コンデンサ。
【請求項２】
前記コンデンサが、電源と集積回路との間に並列に接続されるデカップリングコンデンサである請求項１に記載の電源ノイズ低減用薄膜コンデンサ。
【請求項３】
前記コンデンサが、電源と集積回路との間に並列に接続されるバイパスコンデンサである請求項１に記載の電源ノイズ低減用薄膜コンデンサ。
【請求項４】
前記コンデンサが、集積回路チップの近傍に配置される請求項２または３に記載の電源ノイズ低減用薄膜コンデンサ。
【請求項５】
前記コンデンサが、集積回路チップに接触して配置される請求項２〜４のいずれかに記載の電源ノイズ低減用薄膜コンデンサ。
【請求項６】
前記コンデンサが、集積回路チップと回路基板との間に配置される請求項２〜４のいずれかに記載の電源ノイズ低減用薄膜コンデンサ。
【請求項７】
前記コンデンサが、回路基板の凹部に埋め込んで装着される請求項２〜４のいずれかに記載の電源ノイズ低減用薄膜コンデンサ。
【請求項８】
前記コンデンサが、回路基板の表面に装着される請求項２〜４のいずれかに記載の電源ノイズ低減用薄膜コンデンサ。
【請求項９】
前記コンデンサが、回路基板の内部に一体化して形成される請求項２〜４のいずれかに記載の電源ノイズ低減用薄膜コンデンサ。
【請求項１０】
前記コンデンサが接続用ソケットの内部または表面に配置される請求項２〜４のいずれかに記載の電源ノイズ低減用薄膜コンデンサ。
【請求項１１】
前記コンデンサは、前記薄膜形成用基板上に形成してある下部電極と、前記下部電極の上に形成される前記誘電体薄膜と、前記誘電体薄膜の上に形成される上部電極とを有する請求項１〜１０のいずれかに記載の電源ノイズ低減用薄膜コンデンサ。
【請求項１２】
前記コンデンサは、電極を介して前記誘電体薄膜が複数積層してある積層構造を有する請求項１〜１０のいずれかに記載の電源ノイズ低減用薄膜コンデンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デカップリングコンデンサおよびバイパスコンデンサなどのように、電源ノイズを低減するためなどの用途に用いられる電源ノイズ低減用薄膜コンデンサに関する。
【０００２】
【従来の技術】
半導体集積回路（ＬＳＩ）に急激な負荷が作用すると、電源とＬＳＩの配線間に存在する寄生抵抗と寄生インダクタンスにより電圧降下が生じる。この電圧降下は、寄生抵抗および寄生インダクタンスが大きくなるほど大きくなると共に、負荷電流の変動時間が短いほど大きくなる。
【０００３】
近年、ＬＳＩの動作周波数の高周波化に伴い、クロックの立ち上がり時間が非常に短くなってきているため、電圧降下もますます大きくなる傾向にあり、ＬＳＩの誤動作を引き起こしやすい。
【０００４】
このような誤動作を防止すると共に、電源ノイズ（スイッチングノイズを含む）による誤動作を防止するために、デカップリングコンデンサを電源に並列に接続し、電源ラインのノイズインピーダンスを低減する方法が採用されている。
【０００５】
要求される電源インピーダンスは、駆動電圧に比例し、ＬＳＩ当たりの集積数、スイッチング電流および駆動周波数に反比例する。したがって、近年のＬＳＩの高集積化、低電圧化、広周波数化に伴い、電源インピーダンスは、急激に小さくなることが要求されている。電源インピーダンスを小さくするには、デカップリングコンデンサの低インダクタンス化と大容量化が必要である。したがって、デカップリングコンデンサの機能を最大限に発揮させるために、デカップリングコンデンサは、できる限りＬＳＩの近くに配置し、低インダクタンス化を図る必要がある。
【０００６】
デカップリングコンデンサとしては、電解コンデンサや積層セラミックコンデンサが用いられるが、これらのコンデンサは、比較的にサイズが大きく、ＬＳＩの近くに設置することが物理的に困難である。そこで、たとえば下記の特許文献１に示すようにな薄膜コンデンサが提案されている。
【０００７】
しかしながら、前記の特許文献１などに記載してある薄膜コンデンサでは、誘電体薄膜として、ＰＺＴ、ＰＬＺＴ、（Ｂａ，Ｓｒ）ＴｉＯ３  （ＢＳＴ）、Ｔａ２  Ｏ５  などの誘電体薄膜を用いていることから、高温での温度特性に難点を有する。たとえばＢＳＴでは、８０°Ｃでの静電容量が、２０°Ｃでの静電容量に比較して、−１０００〜−４０００ｐｐｍ／°Ｃの温度変化を示し、温度特性が悪いことが、８０°Ｃ以上の高温になることもあるＬＳＩの近くに配置する際には難点となる。
【０００８】
また、これらの従来の誘電体薄膜は、誘電体薄膜の厚みが薄くなる（たとえば１００ｎｍ以下）と、誘電率が低下する傾向にある。さらに、これらの従来の誘電体薄膜は、その表面平滑性にも難点を有し、誘電体薄膜の厚みを薄くすると、絶縁不良などが生じやすいと言う課題もある。すなわち、従来の薄膜コンデンサでは、小型化および大容量化にも限界があった。
【０００９】
さらにまた、これらの従来の誘電体薄膜は、誘電体薄膜の厚みを薄くすると、たとえば１００ｋＶ／ｃｍの電界を加えた場合に、静電容量が大きく低下すると言う課題も有する。
【００１０】
なお、下記の非特許文献１に示すように、組成式：（Ｂｉ２  Ｏ２  ）２＋（Ａｍ−１  Ｂｍ  Ｏ３ｍ＋１）２−、またはＢｉ２  Ａｍ−１  Ｂｍ  Ｏ３ｍ＋３で表され、前記組成式中の記号ｍが１〜８の正数、記号ＡがＮａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、ＣａおよびＢｉから選ばれる少なくとも１つの元素、記号ＢがＦｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、ＭｏおよびＷから選ばれる少なくとも１つの元素である組成物が、焼結法により得られるバルクのビスマス層状化合物誘電体を構成すること自体は知られている。
【００１１】
しかしながら、この文献には、上記の組成式で表される組成物を、どのような条件（たとえば基板の面と化合物のｃ軸配向度との関係）で薄膜化（たとえば１μｍ以下）した場合に、薄くしても、比較的高誘電率かつ低損失を与えることができ、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる薄膜を得ることができるかについては、何ら開示されていなかった。
【００１２】
【特許文献１】特開２００１−１５３８２号公報
【非特許文献１】「ビスマス層状構造強誘電体セラミックスの粒子配向とその圧電・焦電材料への応用」竹中正、京都大学工学博士論文（１９８４）の第３章の第２３〜７７頁
【発明が解決しようとする課題】
本発明は、このような実状に鑑みてなされ、たとえばＬＳＩの近くに配置することが可能なほどにサイズが小型であり、高温でも特性変化が少なく、しかもバイアス依存性が少なく、大容量かつ低誘電損失で、たとえばデカップリングコンデンサやバイパスコンデンサなどのように電源ノイズ低減用薄膜コンデンサとして用いて好適なコンデンサを提供することを目的とする。
【００１３】
【課題を解決するための手段および作用】
本発明者は、コンデンサに用いられる誘電体薄膜の材質とその結晶構造に関して鋭意検討した結果、特定組成のビスマス層状化合物を用い、しかも該ビスマス層状化合物のｃ軸（［００１］方位）を薄膜形成用基板面に対して垂直に配向させて誘電体薄膜を構成することで、電源ノイズ低減用薄膜コンデンサとして用いて好適なコンデンサを提供できることを見出した。すなわち本発明者は、薄膜形成用基板面に対してビスマス層状化合物のｃ軸配向膜（薄膜法線がｃ軸に平行）を形成することにより、薄くしても、比較的高誘電率かつ低損失（ｔａｎδが低い）であり、誘電率の温度特性に優れ、表面平滑性にも優れる誘電体薄膜を実現できることを見出した。
【００１４】
本発明に係るコンデンサは、
電源に接続され、電源ノイズを低減するための電源ノイズ低減用薄膜コンデンサであって、
前記コンデンサが、誘電体薄膜を有し、
前記誘電体薄膜が、ｃ軸が薄膜形成用基板面に対して垂直に配向しているビスマス層状化合物で構成され、
該ビスマス層状化合物が、組成式：（Ｂｉ２  Ｏ２  ）２＋（Ａｍ−１  ＢｍＯ３ｍ＋１）２−、またはＢｉ２  Ａｍ−１  Ｂｍ  Ｏ３ｍ＋３で表され、前記組成式中の記号ｍが正数、記号ＡがＮａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、ＣａおよびＢｉから選ばれる少なくとも１つの元素、記号ＢがＦｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、ＭｏおよびＷから選ばれる少なくとも１つの元素であることを特徴とする。
【００１５】
好ましくは、前記コンデンサが、電源と集積回路との間に並列に接続されるデカップリングコンデンサである。あるいは、前記コンデンサは、バイパスコンデンサであっても良い。
【００１６】
好ましくは、前記コンデンサが、集積回路チップ（ＬＳＩ）に接触して配置される。本発明のコンデンサは、小型であると共に温度特性に優れるので、集積回路チップに接触させて配置することも可能である。
【００１７】
あるいは、前記コンデンサは、ＬＳＩと回路基板との間に配置されても良い。ＬＳＩと回路基板との間の間隔が小さい場合でも、本発明のコンデンサは、小さいので、ＬＳＩと回路基板との間に配置されることが可能である。
【００１８】
あるいは、本発明のコンデンサは、回路基板の凹部に埋め込んで装着されても良く、あるいは回路基板の表面に装着されても良く、回路基板の内部に一体化して形成されても良く、接続用ソケットの内部または表面に配置されても良い。いずれの場合でも、本発明のコンデンサは、小型であるために、どのような箇所にも配置することができる。
【００１９】
好ましくは、前記コンデンサは、前記薄膜形成用基板上に形成してある下部電極と、前記下部電極の上に形成される前記誘電体薄膜と、前記誘電体薄膜の上に形成される上部電極とを有する薄膜コンデンサである。これらの下部電極、誘電体薄膜および上部電極は、薄膜形成用基板の表面に薄膜形成法により形成される。あるいは、前記コンデンサは、電極を介して前記誘電体薄膜が複数積層してある積層構造を有しても良い。
なお、本発明のコンデンサは、薄膜形成用基板の表面に薄膜形成方法により作成した後に、ダイサーなどで切断後、チップ化されて、集積回路、回路基板（中間回路基板、中間接続部材などを含む）やソケットなどに半田接着あるいは埋め込まれることができる。または、本発明のコンデンサは、薄膜形成方法により、ＬＳＩ、回路基板、ソケットなどに直接に形成されても良い。
【００２０】
前記薄膜形成用基板としては、特に限定されず、単結晶材料が好ましいが、アモルファス材料、またはポリイミドなどの合成樹脂などで構成されていてもよい。薄膜形成用基板の上に形成される下部電極は、［１００］方位に形成してあることが好ましい。下部電極を［１００］方位に形成することで、その上に形成される誘電体薄膜を構成するビスマス層状化合物のｃ軸を、薄膜形成用基板面に対して垂直に配向させることができる。
【００２１】
本発明では、ビスマス層状化合物のｃ軸が薄膜形成用基板面に対して垂直に１００％配向していること、すなわちビスマス層状化合物のｃ軸配向度が１００％であることが特に好ましいが、必ずしもｃ軸配向度が１００％でなくてもよい。好ましくは、前記ビスマス層状化合物のｃ軸配向度が８０％以上である。
【００２２】
好ましくは、前記ビスマス層状化合物を構成する組成式中のｍが、１〜７のいずれか、さらに好ましくは、１〜５のいずれかである。製造が容易だからである。
【００２３】
好ましくは、前記ビスマス層状化合物が、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれる少なくとも１つの元素）を含む。
【００２４】
本発明に係るコンデンサの誘電体薄膜の製造方法は、特に限定されないが、たとえば、立方晶、正方晶、斜方晶、単斜晶などの［１００］方位などに配向している薄膜形成用基板を用いて、組成式：（Ｂｉ２  Ｏ２  ）２＋（Ａｍ−１  Ｂｍ  Ｏ３ｍ＋１）２−、またはＢｉ２  Ａｍ−１  Ｂｍ  Ｏ３ｍ＋３で表され、前記組成式中の記号ｍが正数、記号ＡがＮａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、ＣａおよびＢｉから選ばれる少なくとも１つの元素、記号ＢがＦｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、ＭｏおよびＷから選ばれる少なくとも１つの元素であるビスマス層状化合物を主成分として有する誘電体薄膜を形成することにより、製造することができる。
【００２５】
上記組成のビスマス層状化合物がｃ軸配向して構成される誘電体薄膜は、その膜厚を薄くしても、比較的に高誘電率（たとえば比誘電率が１００超）かつ低損失（ｔａｎδが０．０２以下）であり、リーク特性に優れ（たとえば電界強度５０ｋＶ／ｃｍで測定したリーク電流が１×１０−７Ａ／ｃｍ２  以下、ショート率が１０％以下）、耐圧が向上し（たとえば１０００ｋＶ／ｃｍ以上）、誘電率の温度特性に優れ（たとえば温度に対する誘電率の平均変化率が、基準温度２５℃で、±２００ｐｐｍ／℃以内）、表面平滑性にも優れる（たとえば表面粗さＲａが２ｎｍ以下）。
【００２６】
また、本発明に係るコンデンサの誘電体薄膜は、薄くしても比較的高誘電率を保つことができ、しかも表面平滑性が良好なので、単層でも大容量化が可能であると共に、多層に積層し、さらに大容量化を図ることも可能である。
【００２７】
さらに、本発明のコンデンサは、周波数特性に優れ（たとえば特定温度下における高周波領域１ＭＨｚでの誘電率の値と、それよりも低周波領域の１ｋＨｚでの誘電率の値との比が、絶対値で０．９〜１．１）、電圧特性にも優れる（たとえば特定周波数下における測定電圧０．１Ｖでの誘電率の値と、測定電圧５Ｖでの誘電率の値との比が、絶対値で０．９〜１．１）。
【００２８】
さらにまた、本発明のコンデンサは、静電容量の温度特性に優れる（温度に対する静電容量の平均変化率が、基準温度２５℃で、±２００ｐｐｍ／℃以内）。
【００２９】
なお、本発明でいう「薄膜」とは、各種薄膜形成法により形成される厚さ０．２ｎｍから数μｍ程度の材料の膜をいい、焼結法により形成される厚さ数百μｍ程度以上の厚膜のバルク（塊）を除く趣旨である。薄膜には、所定の領域を連続的に覆う連続膜の他、任意の間隔で断続的に覆う断続膜も含まれる。薄膜は、薄膜形成用基板面の一部に形成してあってもよく、あるいは全部に形成してあってもよい。
【００３０】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１本発明の一実施形態に係るコンデンサの概略断面図、
図２は図１に示すコンデンサの用途を示す回路図、
図３は図１に示すコンデンサの配置位置の例を示す概略図、
図４は本発明の実施例に係るコンデンサの周波数特性を表すグラフ、
図５は本発明の実施例に係るコンデンサの電圧特性を表すグラフである。
【００３１】
第１実施形態
図１に示す本実施形態に係る電源ノイズ低減用薄膜コンデンサ２は、誘電体薄膜を単層で形成する薄膜コンデンサである。このコンデンサ２は、たとえば図２に示すように、デカップリングコンデンサ２ａとして用いられても良く、あるいはバイパスコンデンサとして用いられても良い。
【００３２】
図２に示すように、デカップリングコンデンサ２ａは、電源２０と半導体集積回路（ＬＳＩ）２２との間に並列に接続され、電源ノイズを低減する。また、本発明のコンデンサがバイパスコンデンサとして用いられる場合でも、電源ノイズを低減することができる。
【００３３】
図１に示すように、コンデンサ２は、薄膜形成用基板４を有し、この薄膜形成用基板４の上には下部電極薄膜６が形成されている。下部電極薄膜６の上には誘電体薄膜８が形成されている。誘電体薄膜８の上には上部電極薄膜１０が形成されている。
【００３４】
薄膜形成用基板４としては、格子整合性の良い単結晶（たとえば、ＳｒＴｉＯ３  単結晶、ＭｇＯ単結晶、ＬａＡｌＯ３  単結晶など）、アモルファス材料（たとえば、ガラス、溶融石英、ＳｉＯ２  ／Ｓｉなど）、合成樹脂（たとえばポリイミド樹脂）、その他の材料（たとえば、ＺｒＯ２  ／Ｓｉ、ＣｅＯ２  ／Ｓｉなど）などで構成される。特に、立方晶、正方晶、斜方晶、単斜晶などの［１００］方位などに配向している薄膜形成用基板で構成していることが好ましい。薄膜形成用基板４の厚みは、特に限定されず、たとえば１０〜１０００μｍ程度である。
【００３５】
薄膜形成用基板４に格子整合性の良い単結晶を用いる場合の下部電極薄膜６としては、たとえば、ＣａＲｕＯ３  やＳｒＲｕＯ３  などの導電性酸化物、あるいはＰｔやＲｕなどの貴金属で構成してあることが好ましく、より好ましくは［１００］方位に配向した導電性酸化物あるいは貴金属で構成される。薄膜形成用基板４として［１００］方位に配向しているものを用いると、その表面に［１００］方位に配向した導電性酸化物あるいは貴金属を形成することができる。下部電極薄膜６を［１００］方位に配向した導電性酸化物あるいは貴金属で構成することで、下部電極薄膜６上に形成される誘電体薄膜８の［００１］方位への配向性、すなわちｃ軸配向性が高まる。このような下部電極薄膜６は、通常の薄膜形成法で作製されるが、たとえばスパッタリング法やパルスレーザー蒸着法（ＰＬＤ）等の物理的蒸着法において、下部電極薄膜６が形成される薄膜形成用基板４の温度を、好ましくは３００℃以上、より好ましくは５００℃以上として形成することが好ましい。
【００３６】
薄膜形成用基板４にアモルファス材料を用いる場合の下部電極薄膜６としては、たとえばＩＴＯなどの導電性ガラスで構成することもできる。薄膜形成用基板４に格子整合性の良い単結晶を用いた場合、その表面に［１００］方位に配向した下部電極薄膜６を形成することが容易であり、これにより、該下部電極薄膜６上に形成される誘電体薄膜８のｃ軸配向性が高まりやすい。しかしながら、薄膜形成用基板４にガラスなどのアモルファス材料を用いても、ｃ軸配向性が高められた誘電体薄膜８を形成することは可能である。この場合、誘電体薄膜８の成膜条件を最適化する必要がある。
【００３７】
その他の下部電極薄膜６としては、たとえば、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）などの貴金属またはそれらの合金の他、ニッケル（Ｎｉ）、銅（Ｃｕ）などの卑金属またはそれらの合金を用いることができる。
【００３８】
下部電極薄膜６の厚みは、特に限定されないが、好ましくは１０〜１０００ｎｍ、より好ましくは５０〜１００ｎｍ程度である。
【００３９】
上部電極薄膜１０としては、前記下部電極薄膜６と同様の材質で構成することができる。また、その厚みも同様とすればよい。
【００４０】
誘電体薄膜８は、本発明の薄膜容量素子用組成物の一例であり、組成式：（Ｂｉ２  Ｏ２  ）２＋（Ａｍ−１  Ｂｍ  Ｏ３ｍ＋１）２−、またはＢｉ２  Ａｍ−１  Ｂｍ  Ｏ３ｍ＋３で表されるビスマス層状化合物を含有する。一般に、ビスマス層状化合物は、（ｍ−１）個のＡＢＯ３  で構成されるペロブスカイト格子が連なった層状ペロブスカイト層の上下を、一対のＢｉおよびＯの層でサンドイッチした層状構造を示す。本実施形態では、このようなビスマス層状化合物の［００１］方位への配向性、すなわちｃ軸配向性が高められている。すなわち、ビスマス層状化合物のｃ軸が、薄膜形成用基板４に対して垂直に配向するように誘電体薄膜８が形成されている。
【００４１】
本発明では、ビスマス層状化合物のｃ軸配向度が１００％であることが特に好ましいが、必ずしもｃ軸配向度が１００％でなくてもよく、ビスマス層状化合物の、好ましくは８０％以上、より好ましくは９０％以上、さらに好ましくは９５％以上がｃ軸配向していればよい。たとえば、ガラスなどのアモルファス材料で構成される薄膜形成用基板４を用いてビスマス層状化合物をｃ軸配向させる場合には、該ビスマス層状化合物のｃ軸配向度が、好ましくは８０％以上であればよい。また、後述する各種薄膜形成法を用いてビスマス層状化合物をｃ軸配向させる場合には、該ビスマス層状化合物のｃ軸配向度が、好ましくは９０％以上、より好ましくは９５％以上であればよい。
【００４２】
ここでいうビスマス層状化合物のｃ軸配向度（Ｆ）とは、完全にランダムな配向をしている多結晶体のｃ軸のＸ線回折強度をＰ０とし、実際のｃ軸のＸ線回折強度をＰとした場合、Ｆ（％）＝（Ｐ−Ｐ０）／（１−Ｐ０）×１００  …（式１）により求められる。式１でいうＰは、（００ｌ）面からの反射強度Ｉ（００ｌ）の合計ΣＩ（００ｌ）と、各結晶面（ｈｋｌ）からの反射強度Ｉ（ｈｋｌ）の合計ΣＩ（ｈｋｌ）との比（｛ΣＩ（００ｌ）／ΣＩ（ｈｋｌ）｝）であり、Ｐ０についても同様である。但し、式１ではｃ軸方向に１００％配向している場合のＸ線回折強度Ｐを１としている。また、式１より、完全にランダムな配向をしている場合（Ｐ＝Ｐ０）には、Ｆ＝０％であり、完全にｃ軸方向に配向をしている場合（Ｐ＝１）には、Ｆ＝１００％である。
【００４３】
なお、ビスマス層状化合物のｃ軸とは、一対の（Ｂｉ２  Ｏ２  ）２＋層同士を結ぶ方向、すなわち［００１］方位を意味する。このようにビスマス層状化合物をｃ軸配向させることで、誘電体薄膜８の誘電特性が最大限に発揮される。すなわち、誘電体薄膜８の膜厚をたとえば１００ｎｍ以下と薄くしても、比較的高誘電率かつ低損失（ｔａｎδが低い）を与えることができ、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる。ｔａｎδが減少すれば、損失Ｑ（１／ｔａｎδ）値は上昇する。
【００４４】
上記式中、記号ｍは正数であれば特に限定されない。
【００４５】
なお、記号ｍが偶数であると、ｃ面と平行に鏡映面を持つため、該鏡映面を境として自発分極のｃ軸方向成分は互いにうち消し合って、ｃ軸方向に分極軸を有さないこととなる。このため、常誘電性が保持されて、誘電率の温度特性が向上するとともに、低損失（ｔａｎδが低い）が実現される。
【００４６】
上記式中、記号Ａは、Ｎａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、ＣａおよびＢｉから選ばれる少なくとも１つの元素で構成される。なお、記号Ａを２つ以上の元素で構成する場合において、それらの比率は任意である。
【００４７】
上記式中、記号Ｂは、Ｆｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、ＭｏおよびＷから選ばれる少なくとも１つの元素で構成される。なお、記号Ｂを２つ以上の元素で構成する場合において、それらの比率は任意である。
本発明において、特に好ましくは、ビスマス層状化合物が、化学式：ＣａｘＳｒ（１−ｘ）Ｂｉ４Ｔｉ４Ｏ１５で表され、前記化学式中のｘが０≦ｘ≦１である。この組成の場合に、特に温度特性が向上する。
【００４８】
誘電体薄膜８には、前記ビスマス層状化合物に対し、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれる少なくとも１つの元素Ｒｅ（Ｙを含む希土類元素）をさらに有していることが好ましい。希土類元素による置換量は、ｍの値により異なるが、たとえばｍ＝３の場合、組成式：Ｂｉ２  Ａ２−ｘ  Ｒｅｘ  Ｂ３  Ｏ１２において、好ましくは０．４≦ｘ≦１．８、より好ましくは１．０≦ｘ≦１．４である。希土類元素をこの範囲で置換することで、誘電体薄膜８のキュリー温度（強誘電体から常誘電体への相転移温度）を好ましくは−１００℃以上１００℃以下、より好ましくは−５０℃以上５０℃以下に収めることが可能となる。キュリー点が−１００℃〜＋１００℃であると、誘電体薄膜８の誘電率が上昇する。キュリー温度は、ＤＳＣ（示差走査熱量測定）などによっても測定することができる。なお、キュリー点が室温（２５℃）未満になると、ｔａｎδがさらに減少し、その結果、損失Ｑ値がさらに上昇する。
【００４９】
また、たとえばｍが偶数であるｍ＝４の場合、組成式：Ｂｉ２  Ａ３−ｘ  Ｒｅｘ  Ｂ４  Ｏ１５において、好ましくは０．０１≦ｘ≦２．０、より好ましくは０．１≦ｘ≦１．０である。
【００５０】
なお、誘電体薄膜８は、希土類元素Ｒｅを有していなくとも、後述するようにリーク特性に優れるものではあるが、Ｒｅ置換によりリーク特性を一層優れたものとすることができる。
【００５１】
たとえば、希土類元素Ｒｅを有していない誘電体薄膜８では、電界強度５０ｋＶ／ｃｍで測定したときのリーク電流を、好ましくは１×１０−７Ａ／ｃｍ２  以下、より好ましくは５×１０−８Ａ／ｃｍ２  以下とすることができ、しかもショート率を、好ましくは１０％以下、より好ましくは５％以下とすることができる。
【００５２】
これに対し、希土類元素Ｒｅを有している誘電体薄膜８では、同条件で測定したときのリーク電流を、好ましくは５×１０−８Ａ／ｃｍ２  以下、より好ましくは１×１０−８Ａ／ｃｍ２  以下とすることができ、しかもショート率を、好ましくは５％以下、より好ましくは３％以下とすることができる。
【００５３】
誘電体薄膜８は、真空蒸着法、高周波スパッタリング法、パルスレーザー蒸着法（ＰＬＤ）、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、液相法（ＣＳＤ法）などの各種薄膜形成法を用いて形成することができる。誘電体薄膜８を、特に低温で成膜する必要がある場合には、プラズマＣＶＤ、光ＣＶＤ、レーザーＣＶＤ、光ＣＳＤ、レーザーＣＳＤ法が好ましい。
【００５４】
本実施形態では、特定方位（［１００］方位等）に配向している薄膜形成用基板等を用いて誘電体薄膜８を形成する。製造コストを低下させる観点からは、アモルファス材料で構成された薄膜形成用基板４を用いることがより好ましい。このようにして形成された誘電体薄膜８を用いれば、特定組成のビスマス層状化合物がｃ軸配向して構成される。このような誘電体薄膜８およびこれを用いた薄膜コンデンサ２では、誘電体薄膜の膜厚をたとえば２００ｎｍ以下と薄くしても、比較的高誘電率かつ低損失を与えることができ、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる。
【００５５】
誘電体薄膜８を薄くすることができるので、コンデンサ２の高容量化と、小型化とを同時に実現することができる。本実施形態では、コンデンサ２における薄膜形成用基板および電極を含む全体の厚みを、１０〜１００μｍ程度に薄くすることが可能である。
【００５６】
また、誘電体薄膜８は、特に高温での温度特性に優れ、高温（たとえば１２０°Ｃ）においても、誘電率の変化が少ない。このため、この誘電体薄膜８を有するコンデンサ２は、たとえばデカップリングコンデンサとして、図３に示すように、ＬＳＩ２２と中間回路基板２４との間で、ＬＳＩに密着して配置することが可能になる。ＬＳＩ２２と中間回路基板２４との間は、半田バンプにより接続され、その隙間が小さくなる傾向にあるが、このコンデンサ２の厚みは、極めて薄いので、その間に装着することが可能になる。
【００５７】
しかも、ＬＳＩ２２は、高温になることがあるが、コンデンサ２の誘電体薄膜は、温度特性に優れているので、高温でも特性変化が少なく、ノイズ低減効果に優れている。
【００５８】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
たとえば、コンデンサ２の配置位置は、図３に示すＬＳＩ２２と中間回路基板２４との間に限定されず、回路基板２４またはマザーボート（回路基板）２８の凹部に埋め込んで装着されても良く、あるいは回路基板２４または２８の表面に装着されても良く、回路基板２４または２８の内部に一体化して形成されても良く、接続用ソケット２６の内部に配置されても良い。いずれの場合でも、本発明のコンデンサは、小型であるために、どのような箇所にも配置することができる。本発明のコンデンサは、このようにＬＳＩの近傍に配置できるので、低インダクタンス化が可能である。
なお、本発明のコンデンサは、ＬＳＩ２２、中間回路基板２４、マザーボード２８などに直接に形成しても良い。
【００５９】
また、誘電体薄膜８は、薄膜形成用基板の表面に電極膜を介して多層に積層しても良い。本発明に係るコンデンサの誘電体薄膜は、表面平滑性に優れているので、薄くしても絶縁性および耐圧性に優れ、従来よりも多数の積層が可能である。
【００６０】
【実施例】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【００６１】
実施例１
下部電極薄膜となるＳｒＲｕＯ３  を［１００］方位にエピタキシャル成長させたＳｒＴｉＯ３  単結晶基板（（１００）ＳｒＲｕＯ３  ／／（１００）ＳｒＴｉＯ３  ）を７００℃に加熱した。次に、ＳｒＲｕＯ３  下部電極薄膜の表面に、Ｃａ（Ｃ１１Ｈ１９Ｏ２）２（Ｃ８Ｈ２３Ｎ５）２、Ｓｒ（Ｃ１１Ｈ１９Ｏ２）２（Ｃ８Ｈ２３Ｎ５）２、Ｂｉ（ＣＨ３）３及びＴｉ（Ｏ−ｉ−Ｃ３Ｈ７）４を原料に用い、ＭＯＣＶＤ法にて、膜厚約１００ｎｍのＣａｘＳｒ（１−ｘ）Ｂｉ４Ｔｉ４Ｏ１５薄膜（誘電体薄膜）を、ｘ＝０，１と変化させて複数形成した。ｘの値の制御は、Ｃａ原料およびＳｒ原料のキャリアガス流量を調整することにより行った。
なお、上記化学式において、ｘ＝０の時には、ＳｒＢｉ４Ｔｉ４Ｏ１５薄膜（ＳＢＴｉ薄膜／組成式：Ｂｉ２  Ａｍ−１  Ｂｍ  Ｏ３ｍ＋３において、記号ｍ＝４、記号Ａ３  ＝Ｓｒ＋Ｂｉ２および記号Ｂ４  ＝Ｔｉ４  として表される）となる。また、ｘ＝１の時には、ＣａＢｉ４Ｔｉ４Ｏ１５薄膜（ＣＢＴｉ薄膜／組成式：Ｂｉ２  Ａｍ−１  Ｂｍ  Ｏ３ｍ＋３において、記号ｍ＝４、記号Ａ３＝Ｃａ＋Ｂｉ２および記号Ｂ４  ＝Ｔｉ４  として表される）となる。
【００６２】
これらの誘電体薄膜の結晶構造をＸ線回折（ＸＲＤ）測定したところ、［００１］方位に配向していること、すなわちＳｒＴｉＯ３  単結晶基板表面に対して垂直にｃ軸配向していることが確認できた。また、これらの誘電体薄膜の表面粗さ（Ｒａ）を、ＪＩＳ−Ｂ０６０１に準じて、ＡＦＭ（原子間力顕微鏡、セイコーインスツルメンツ社製、ＳＰＩ３８００）で測定した。
【００６３】
次に、これらの誘電体薄膜の表面に、０．１ｍｍφのＰｔ上部電極薄膜をスパッタリング法により形成し、薄膜コンデンサのサンプルを作製した。
【００６４】
得られたコンデンササンプルの電気特性（誘電率、ｔａｎδ、損失Ｑ値、リーク電流、耐圧）および誘電率の温度特性を評価した。
誘電率（単位なし）は、コンデンササンプルに対し、デジタルＬＣＲメータ（ＹＨＰ社製４２７４Ａ）を用いて、室温（２５℃）、測定周波数１００ｋＨｚ（ＡＣ２０ｍＶ）の条件で測定された静電容量と、コンデンササンプルの電極寸法および電極間距離とから算出した。
ｔａｎδは、上記静電容量を測定した条件と同一条件で測定し、これに伴って損失Ｑ値を算出した。
【００６５】
リーク電流特性（単位はＡ／ｃｍ２  ）は、電界強度５０ｋＶ／ｃｍで測定した。
【００６６】
誘電率の温度特性は、コンデンササンプルに対し、上記条件で誘電率を測定し、基準温度を２５℃としたとき、−５５〜＋１５０℃の温度範囲内での温度に対する誘電率の平均変化率（Δε）を測定し、温度係数（ｐｐｍ／℃）を算出した。耐圧（単位はｋＶ／ｃｍ）は、リーク特性測定において、電圧を上昇させることにより測定した。
これらの結果を表１に示す。
【００６７】
【表１】
2004165370.tif 000003
【００６８】
評価
表１に示すように、実施例１で得られたビスマス層状化合物のｃ軸配向膜は、耐圧が１０００ｋＶ／ｃｍ以上に高く、リーク電流が１×１０−７以下程度に低く、誘電率が２００以上で、ｔａｎδが０．０２以下であり、損失Ｑ値も５０以上であることが確認できた。これにより、より一層の薄膜化が期待でき、ひいては薄膜コンデンサとしての高容量化も期待できる。
【００６９】
また、実施例１では、温度係数が±１５０ｐｐｍ／℃以下と非常に小さいのに、誘電率が２００以上と比較的大きく、温度補償用コンデンサ材料として優れた基本特性を有していることも確認できた。さらに、実施例１では、表面平滑性に優れることから、積層構造作製に好適な薄膜材料であることも確認できた。すなわち、実施例１により、ビスマス層状化合物のｃ軸配向膜の有効性が確認できた。
【００７０】
実施例２
本実施例では、実施例１で作製された薄膜コンデンサのサンプルを用いて、周波数特性および電圧特性を評価した。
【００７１】
周波数特性は、以下のようにして評価した。コンデンササンプルについて、室温（２５℃）にて周波数を１ｋＨｚから１ＭＨｚまで変化させ、静電容量を測定し、誘電率を計算した結果を図４に示した。静電容量の測定にはＬＣＲメータを用いた。図４に示すように、特定温度下での周波数を１ＭＨｚまで変化させても、誘電率の値が変化しないことが確認できた。すなわち周波数特性に優れていることが確認された。
【００７２】
電圧特性は、以下のようにして評価した。コンデンササンプルについて、特定の周波数（１００ｋＨｚ）下での測定電圧（印加電圧）を０．１Ｖ（電界強度５ｋＶ／ｃｍ）から５Ｖ（電界強度２５０ｋＶ／ｃｍ）まで変化させ、特定電圧下での静電容量を測定（測定温度は２５℃）し、誘電率を計算した結果を図５に示した。静電容量の測定にはＬＣＲメータを用いた。図５に示すように、特定周波数下での測定電圧を５Ｖまで変化させても、誘電率の値が変化しないことが確認できた。すなわち電圧特性に優れていることが確認された。
【００７３】
実施例３
まず、［１００］方位に配向しているＳｒＴｉＯ３  単結晶基板（厚さ０．３ｍｍ）を準備し、この基板上に所定パターンのメタルマスクを施し、パルスレーザー蒸着法にて、内部電極薄膜としてのＳｒＲｕＯ３  製電極薄膜を膜厚１００ｎｍで形成した（パターン１）。
【００７４】
次に、パルスレーザー蒸着法にて、内部電極薄膜を含む基板の全面に、誘電体薄膜としてのＣａｘＳｒ（１−ｘ）Ｂｉ４Ｔｉ４Ｏ１５薄膜（誘電体薄膜）を、ｘ＝０で、実施例１と同様にして膜厚１００ｎｍで形成した。
【００７５】
次に、この誘電体薄膜上に所定パターンのメタルマスクを施し、パルスレーザー蒸着法にて、内部電極薄膜としてのＳｒＲｕＯ３  製電極薄膜を膜厚１００ｎｍで形成した（パターン２）。
【００７６】
次に、パルスレーザー蒸着法にて、内部電極薄膜を含む基板の全面に、再び、誘電体薄膜としての誘電体薄膜を前記と同様にして膜厚１００ｎｍで形成した。
【００７７】
これらの手順を繰り返して誘電体薄膜を５層積層させた。そして、最外部に配置される誘電体薄膜の表面をシリカで構成される保護層で被覆してコンデンサ素体を得た。
【００７８】
次に、コンデンサ素体の両端部に、Ａｇで構成される一対の外部電極を形成し、縦１ｍｍ×横０．５ｍｍ×厚さ０．４ｍｍの直方体形状の薄膜積層コンデンサのサンプルを得た。
【００７９】
得られたコンデンササンプルの電気特性（誘電率、誘電損失、Ｑ値、リーク電流、ショート率）を実施例１と同様に評価したところ、誘電率は２００、ｔａｎδは０．０２以下、損失Ｑ値は５０以上、リーク電流は１×１０−７Ａ／ｃｍ２以下であり、良好な結果が得られた。また、コンデンササンプルの誘電率の温度特性を実施例１と同様に評価したところ、温度係数は−２０ｐｐｍ／℃であった。
【００８０】
以上、本発明の実施形態および実施例について説明してきたが、本発明はこうした実施形態および実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。
【００８１】
【発明の効果】
以上説明してきたように、本発明によれば、たとえばＬＳＩの近くに配置することが可能なほどにサイズが小型であり、高温でも特性変化が少なく、しかもバイアス依存性が少なく、大容量かつ低誘電損失で、たとえばデカップリングコンデンサやバイパスコンデンサなどのように電源ノイズ低減用薄膜コンデンサとして用いて好適なコンデンサを提供することができる。
【図面の簡単な説明】
【図１】図１本発明の一実施形態に係るコンデンサの概略断面図である。
【図２】図２は図１に示すコンデンサの用途を示す回路図である。
【図３】図３は図１に示すコンデンサの配置位置の例を示す概略図である。
【図４】図４は本発明の実施例に係るコンデンサの周波数特性を表すグラフである。
【図５】図５は本発明の実施例に係るコンデンサの電圧特性を表すグラフである。
【符号の説明】
２…  薄膜コンデンサ
２ａ…  デカップリングコンデンサ
４…  薄膜形成用基板
６…  下部電極薄膜
８…  誘電体薄膜
１０…  上部電極薄膜
２０…  電源
２２…  半導体集積回路（ＬＳＩ）
２４…  中間回路基板
２６…  ソケット
２８…  マザーボード（回路基板）
【図１】
2004165370.tif 000004
【図２】
2004165370.tif 000005
【図３】
2004165370.tif 000006
【図４】
2004165370.tif 000007
【図５】
2004165370.tif 000008
【手続補正書】
【提出日】平成14年11月21日(2002.11.21)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2004165370.tif 000009
【図２】
2004165370.tif 000010
【図３】
2004165370.tif 000011
【図４】
2004165370.tif 000012
【図５】
2004165370.tif 000013