(57)【要約】【課題】簡単な構成で安定した出力が可能であり、小型化が容易でコストも安価な多出力スイッチング電源装置を提供する。【解決手段】主出力回路２０にシングルフォワ−ドコンバ−タを用い、主出力回路２０の２次側転流用素子Ｄ４の両端子間に、他の降圧チョッパ回路又は極性反転チョッパ回路の入力を接続して従属出力回路２２を設ける。従属出力回路２２の制御用スイッチング素子Ｑ２のボディダイオードが、主出力回路２０の整流用素子Ｄ３に対して逆方向の直列になるよう接続する。主スイッチング素子Ｑ１のオン時間よりも短いオン時間で、制御用スイッチング素子Ｑ２を動作させる制御回路２４を設ける。従属出力回路２２は、主出力回路２０の出力電圧より低い出力電圧で制御される。【選択図】        図１
2004166420.tif 000002
【特許請求の範囲】
【請求項１】
入力端子間にトランスの１次巻線と主スイッチング素子が直列に接続され、上記主スイッチング素子のオン時に上記トランスの２次巻線の正電圧が発生する端子に転流用素子のダイオードのカソードが接続され、上記トランスの２次巻線の他方の端子に整流用素子のダイオードのカソードが接続され、上記整流用素子のダイオードのアノードと上記転流用素子のダイオードのアノードが互いに接続され、上記転流用素子のダイオードのカソードとアノード間にインダクタと第１の出力コンデンサが直列接続され、上記第１の出力コンデンサの両端に主出力電圧の出力端子が設けられてなる主出力回路を有し、上記主スイッチング素子の信号端子に接続され上記主出力電圧に応じて上記主スイッチング素子のオン時間を制御する制御回路を有して成るフォワードコンバータ回路を備えた多出力スイッチング電源装置において、
上記転流用素子のダイオードのカソードに、ボディダイオードのカソードが接続されるようにＭＯＳ−ＦＥＴの制御用スイッチング素子を接続し、上記制御用スイッチング素子のボディダイオードのアノード側端子に、上記主出力回路に並列に接続された従属出力回路の転流用素子のダイオードのカソードを接続し、上記従属出力回路の転流用素子のダイオードのアノードを上記従属出力回路の一対の出力端子の一方に接続し、上記従属出力回路の転流用素子のダイオードのカソードとアノード間に、他のインダクタと第２の出力コンデンサを直列接続し、上記第２の出力コンデンサの両端に上記従属出力回路の出力端子を接続し、上記制御用スイッチング素子のゲートを上記従属出力回路の出力電圧に応じてそのオン時間を制御する制御回路に接続して成り、上記従属出力回路は上記主出力電圧より低い出力電圧となるようにしたことを特徴とする多出力スイッチング電源装置。
【請求項２】
入力端子間にトランスの１次巻線と主スイッチング素子が直列に接続され、上記主スイッチング素子のオン時に上記トランスの２次巻線の正電圧が発生する端子に、整流用素子のダイオードのアノードが接続されカソードは転流用素子のダイオードのカソードに接続され、上記トランスの２次巻線の他方の端子に上記転流用素子のダイオードのアノードが接続され、上記転流用素子のダイオードのカソードとアノード間にインダクタと第１の出力コンデンサが直列接続され、上記第１の出力コンデンサの両端に主出力電圧の出力端子が設けられてなる主出力回路を有し、上記主スイッチング素子の信号端子に接続され上記主出力電圧に応じて上記主スイッチング素子のオン時間を制御する制御回路を有して成るフォワードコンバータ回路を備えた多出力スイッチング電源装置において、
上記転流用素子のダイオードのカソードに、ボディダイオードのカソードが接続されるようにＭＯＳ−ＦＥＴの制御用スイッチング素子を接続し、上記制御用スイッチング素子のボディダイオードのアノード側端子に、上記主出力回路に並列に接続された従属出力回路の転流用素子のダイオードのカソードを接続し、上記従属出力回路の転流用素子のダイオードのアノードを上記従属出力回路の一対の出力端子の一方に接続し、上記従属出力回路の転流用素子のダイオードのカソードとアノード間に、他のインダクタと第２の出力コンデンサを直列接続し、上記第２の出力コンデンサの両端に上記従属出力回路の出力端子を接続し、上記制御用スイッチング素子のゲートを上記従属出力回路の出力電圧に応じてそのオン時間を制御する制御回路に接続して成り、上記従属出力回路は上記主出力電圧より低い出力電圧となるようにしたことを特徴とする多出力スイッチング電源装置。
【請求項３】
上記整流用素子及び転流用素子はＭＯＳ−ＦＥＴから成り、上記整流用素子及び転流用素子の上記ダイオードは、このＭＯＳ−ＦＥＴのボディダイオードであることを特徴とする請求項１または２記載の多出力スイッチング電源装置。
【請求項４】
上記従属出力回路の上記制御用スイッチング素子を駆動する制御回路は、この制御用スイッチング素子のオフタイミングを制御することを特徴とする請求項１，２または３記載の多出力スイッチング電源装置。
【請求項５】
上記２次巻線の上記他方の端子に他のダイオードのアノードを接続し、そのカソードを上記制御用スイッチング素子のゲートに接続し、上記制御用スイッチング素子のゲートと接地側端子間に他のスイッチング素子を接続し、上記他のスイッチング素子の信号端子と上記制御回路が接続され、上記他のスイッチング素子をオンすることにより上記制御用スイッチング素子をオフすることを特徴とする請求項４記載の多出力スイッチング電源装置。
【請求項６】
上記従属出力回路は、上記主出力回路に対して並列に複数設けられたことを特徴とする請求項１，２，３，４または５記載の多出力スイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、直流電圧を所望の電圧に変換し、各種電子機器に供給するスイッチング電源装置であって、出力を複数有する多出力スイッチング電源装置に関する。
【０００２】
【従来の技術】
【特許文献１】特開平１−１０７６５４号公報
【特許文献２】特開２０００−７８８４０号公報
従来、多出力スイッチング電源の回路構成の一つとして、図１１に示す回路がある。これは、主に大容量の電源に用いられる図１０に示すようなシングルフォワ−ドコンバ−タの２次側の回路構成を複数用いて、多出力を実現するスイッチング電源装置である。ここで、図１０〜図１２における記号は、後述する本願発明の実施形態である図１の回路の記号に対応しているので、説明を省略する。先ず、多出力とする場合、各出力の２次側インダクタへのトランスＴの２次巻線Ｎ２からの電圧印加時間を、各出力毎に個別制御する必要がある。そのため、図１０のシングルフォワ−ドコンバ−タにおける整流ダイオードＤ３の代わりに、双方向に電流を遮断する電子素子が必要となる。この双方向電流遮断スイッチング素子として、特許文献１，２に開示され、図１１に示すように、一対のＭＯＳ−ＦＥＴの各ボディダイオードが逆方向に繋がれるように直列接続した双方向電流遮断回路１０がある。
【０００３】
この双方向電流遮断回路１０は、その一対の各ゲートを同時にＯＮ／ＯＦＦすることにより、双方向の電流遮断を可能とし、多出力電源の各出力を個別に制御し、出力電圧の安定化を図っている。また、図１２に示すスイッチング電源装置のように結線すれば、トランスＴの２次巻線を共通化した多出力電源を実現することもできる。
【０００４】
これらの従来の回路においては、トランスＴの２次側の全ての出力回路毎に双方向電流遮断回路１０を配置し、１次側スイッチング素子Ｑ１を制御回路１４により固定Ｄｕｔｙで動作させ、それぞれの出力の双方向電流遮断回路１０のＯＮ−Ｄｕｔｙを制御回路１４，２４により各々可変することにより、入力電圧変動時や、負荷電流変動時にも各出力回路毎に異なる安定した直流電圧を得ることを可能としている。
【０００５】
【発明が解決しようとする課題】
上記従来の技術において、多出力スイッチング電源の各出力毎に双方向電流遮断回路１０を構成するスイッチング素子としては、図１３（ａ）〜（ｆ）に示すような構成が考えられる。これらの双方向電流遮断回路１０を構成する各素子は、ＭＯＳ−ＦＥＴのボディダイオード同士、もしくはＭＯＳ−ＦＥＴのボディダイオードと他のダイオードが互いに逆方向となるような直列配置したもので、双方向電流遮断を行うために最低２つの電子部品が必要となる。従って、この双方向電流遮断回路１０を用いて多出力スイッチング電源装置を構成した場合、装置の電子部品数が増え、電源のコストアップや、外形の大型化につながると言う問題があった。
【０００６】
この発明は、上記の従来の技術に鑑みてなされたもので、簡単な構成で個々の出力回路毎に安定した出力が可能であり、小型化が容易でコストも安価な多出力スイッチング電源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明は、入力端子間にトランスの１次巻線とＭＯＳ−ＦＥＴ等の主スイッチング素子が直列に接続され、上記主スイッチング素子のオン時に上記トランスの２次巻線の正電圧が発生する端子に、ダイオードやＭＯＳ−ＦＥＴ等の転流用素子のダイオードのカソードが接続され、上記トランスの２次巻線の他方の端子に、ダイオードやＭＯＳ−ＦＥＴ等の整流用素子のダイオードのカソードが接続され、上記整流用素子のダイオードのアノードと上記転流用素子のダイオードのアノードが互いに接続され、上記転流用素子のダイオードのカソードとアノード間にインダクタと第１の出力コンデンサが直列接続され、上記第１の出力コンデンサの両端に主出力電圧の出力端子が設けられてなる主出力回路を有し、上記主スイッチング素子のゲート等の信号端子に接続され上記主出力電圧に応じて上記主スイッチング素子のオン時間を制御する制御回路を有して成るフォワードコンバータ回路を備えた多出力スイッチング電源装置についてのものである。または、上記多出力スイッチング電源装置において、上記主スイッチング素子のオン時に上記トランスの２次巻線の正電圧が発生する端子に、上記整流用素子のダイオードのアノードが接続されカソードは転流用素子のダイオードのカソードに接続され、上記トランスの２次巻線の他方の端子に上記転流用素子のダイオードのアノードが接続された電源装置についてのものである。
【０００８】
上記転流用素子のダイオードのカソードに、ボディダイオードのカソードが接続されるようにＭＯＳ−ＦＥＴの制御用スイッチング素子を接続し、上記制御用スイッチング素子を含む他の降圧チョッパ回路又は極性反転チョッパ回路の入力を、上記転流用素子のダイオードのカソードアノード間に接続することにより、上記主出力回路に並列に接続された従属出力回路を設け、上記制御用スイッチング素子のボディダイオードのアノード側端子にこの従属出力回路の転流用素子のダイオードのカソードを接続し、上記従属出力回路の転流用素子のダイオードのアノードを上記従属出力回路の一対の出力端子の一方に接続し、上記従属出力回路の制御用スイッチング素子のボディダイオードが、上記主出力回路の整流用素子に対して逆方向の直列になるよう接続し、上記従属出力回路の転流用素子のダイオードのカソードとアノード間に、他のインダクタと第２の出力コンデンサを直列接続し、上記第２の出力コンデンサの両端に上記従属出力回路の出力端子を接続し、上記制御用スイッチング素子のゲートを、上記主スイッチング素子のオン時間よりも短いオン時間で上記従属出力回路の制御用スイッチング素子を動作させる制御回路に接続して成り、上記従属出力回路は上記主出力電圧より低い出力電圧となるようにした多出力スイッチング電源装置である。
【０００９】
また、上記整流用素子及び転流用素子は、ＭＯＳ−ＦＥＴから成り、上記整流用素子及び転流用素子の上記ダイオードは、このＭＯＳ−ＦＥＴのボディダイオードとした回路でも良い。
【００１０】
上記従属出力回路の上記制御用スイッチング素子を駆動する制御回路は、この制御用スイッチング素子のオフタイミングを制御するものである。そして、上記２次巻線の上記他方の端子に他のダイオードのアノードを接続し、そのカソードを上記制御用スイッチング素子のゲートに接続し、上記制御用スイッチング素子のゲートと接地側端子間に他のスイッチング素子を接続し、上記他のスイッチング素子の信号端子と上記制御回路が接続され、上記他のスイッチング素子をオンすることにより上記制御用スイッチング素子をオフするようにした多出力スイッチング電源装置の構成でも良い。また、上記従属出力回路は、上記主出力回路に対して並列に複数設けられたものでも良い。
【００１１】
また、文中の接地側端子は、２次側回路の基準電位を示すものであり、必ずしも接地しなくても良い。
【００１２】
【発明の実施の形態】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の第一実施形態の多出力スイッチング電源装置の概略回路を示すもので、シングルフォワ−ドコンバ−タの２次側の回路構成を複数用いて、多出力を実現するスイッチング電源装置である。この多出力スイッチング電源装置は、１次巻線Ｎ１と２次巻線Ｎ２を有するトランスＴの１次巻線Ｎ１側に、直流電源１２、１次巻線Ｎ１及びＭＯＳ−ＦＥＴの主スイッチング素子Ｑ１が直列に接続されている。直流電源１２のプラス側の端子には、１次巻線Ｎ１のドットを付した側の端子が接続され、ドットのない側の端子が主スイッチング素子Ｑ１のドレインに接続されている。そして、主スイッチング素子Ｑ１のソ−スが、直流電源１２のマイナス側の端子に接続され、主スイッチング素子Ｑ１のゲートには、制御回路１４の駆動信号出力が接続されている。制御回路１４は、主スイッチング素子Ｑ１をＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御する駆動信号を出力する。
【００１３】
トランスＴの２次巻線Ｎ２の両端には、シングルフォワ−ドコンバ−タの回路構成の、各々ダイオードからなる整流用素子Ｄ３と転流用素子Ｄ４が直列に接続されて設けられている。このトランスＴの２次巻線Ｎ２において、主スイッチング素子Ｑ１のＯＮ時に正電圧が発生する端子であるドットを付した側の端子が、転流用素子Ｄ４のカソードに接続され、ドットのない側の端子に整流用素子Ｄ３のカソードが接続され、転流用素子Ｄ３のアノードと整流用素子Ｄ４のアノードが互いに接続されている。転流用素子Ｄ４のアノードとカソード間には、互いに直列にチョークコイルＬ２と出力コンデンサＣ１が接続され、転流用素子Ｄ４のカソードにチョークコイルの一端が接続され、アノードに出力コンデンサの一端が接続されている。さらに出力コンデンサＣ１の一端は、接地側出力端子ＧＮＤに繋がっており、他端が第１の出力端子Ｖｏ１に接続されている。そして、出力端子Ｖｏ１とＧＮＤ間には負荷１６が接続される。ここで図１のシングルフォワ−ドコンバ−タの出力コンデンサＣ１の回路を主出力回路２０とする。
【００１４】
トランスＴの２次巻線２には、さらに、第二のシングルフォワ−ドコンバ−タの２次側回路が接続され、２次巻線Ｎ２のドットを付した側の端子に、ＭＯＳ−ＦＥＴの制御用制御用スイッチング素子Ｑ２のドレインが接続されている。また、制御用スイッチング素子Ｑ２のソ−スには、チョークコイルＬ３の一端が接続され、チョークコイルＬ３の他端が第２の出力端子Ｖｏ２に接続されている。第二の出力端子Ｖｏ２と接地側出力端子ＧＮＤ間には、出力コンデンサＣ２の両端が接続され、第二の出力Ｖｏ２と接地側出力端子ＧＮＤ間に他方の負荷１８が接続される。制御用スイッチング素子Ｑ２のソ−スはさらに、ダイオードからなる転流用素子Ｄ５のカソードに接続され、転流用素子Ｄ５のアノードは、整流用素子Ｄ３のアノード側に接続されるとともに、接地側出力端子ＧＮＤ側に接続されている。そして、制御用スイッチング素子Ｑ２のボディダイオードの、アノードが転流用素子Ｄ５のカソードに接続され、カソードが二次巻線Ｎ２のドットを付した側の端子に接続されている。また、制御用スイッチング素子Ｑ２のゲートには、この制御用スイッチング素子Ｑ２をＰＷＭ制御する制御回路２４の出力端子に接続されている。このシングルフォワ−ドコンバ−タの出力コンデンサＣ２を含む回路を従属出力回路２２とする。
【００１５】
次に、この実施形態の多出力スイッチング電源装置の制御方法と動作について、図１，図２を基にして説明する。また、説明の簡略化のため、動作の説明上重要でない各ダイオードの順方向電圧降下やＦＥＴのＯＮ抵抗による電圧降下等の説明は省略する。なお、図２において、電圧Ｖ５は後述する第二実施形態の回路の素子の動作波形であり、この実施形態では無視する。
【００１６】
まず、図１の回路における、制御用スイッチング素子Ｑ２のＯＦＦタイミングを制御して、従属出力回路２２の各出力電圧の安定化を図る場合について、図２の各部動作波形を参照しながら説明する。
【００１７】
はじめに、主出力回路２０の動作説明を行う。定常動作状態において、主スイッチング素子Ｑ１のスイッチング周波数と、出力電圧＋Ｖｏ１に応じたＯＮ−Ｄｕｔｙが主制御回路１４により設定される。主スイッチング素子Ｑ１のＯＮ期間は、トランスＴの１次巻線Ｎ１に直流電源１２の正電圧＋Ｖｉが印加され、図２に示すように、２次巻線Ｎ２には電圧Ｖ２の正電圧が発生する。これにより、チョークコイルＬ２には、Ｖ２−（＋Ｖｏ１）の電圧が印加され、トランスＴの２次巻線Ｎ２、チョークコイルＬ２、出力コンデンサＣ１、整流用素子Ｄ３の経路で増加電流となる電流Ｉ２が流れる。
【００１８】
次に、制御回路１４により出力電圧＋Ｖｏ１に応じたタイミングｔ１で主スイッチング素子Ｑ１がＯＦＦすると、トランスＴの励磁エネルギ−の放出に伴うリセット電圧波形が、二次巻線Ｎ２の電圧Ｖ２において負方向に発生する。このため、整流用素子Ｄ３はＯＦＦする。チョークコイルＬ２の両端子電圧の極性は先と逆転し、チョークコイルＬ２の両端子電圧は出力電圧＋Ｖｏ１となる。チョークコイルＬ２には、チョークコイルＬ２、出力コンデンサＣ１、転流用素子Ｄ４の経路で減少電流となる電流Ｉ２が流れる。
【００１９】
この後、制御回路１４より設定される次の主スイッチング素子Ｑ１のＯＮタイミングｔ２で主スイッチング素子Ｑ１はＯＮする。そして、この繰り返しによりチョークコイルＬ２には、図２の電流Ｉ２で示すような電流が流れ、出力Ｖｏ１には電流Ｉ２の平均電流が供給される。
【００２０】
ここで、主出力回路２０の出力電圧＋Ｖｏ１の安定化は、例えば出力電圧＋Ｖｏ１が上昇すると、その信号が制御回路１４に伝えられ、制御回路１４は主スイッチング素子Ｑ１のＯＮ−Ｄｕｔｙを狭くする方向に動作する。これにより、出力電圧＋Ｖｏ１の安定化が図られる。以上の動作は、一般的なシングルフォワ−ドコンバ−タの回路動作と同様である。
【００２１】
次に、従属出力回路２２の動作説明を行う。まず、ＭＯＳ−ＦＥＴの制御用スイッチング素子Ｑ２のドレインと接地側出力端子ＧＮＤ間には、図２に示すように電圧Ｖ３に示すように矩形の電圧が発生している。制御用スイッチング素子Ｑ２は、制御回路２４により、主スイッチング素子Ｑ１のＯＮタイミングに同期して、又はそれ以前の主スイッチング素子Ｑ１のＯＦＦ期間中にＯＮさせておく。
【００２２】
そして、主スイッチング素子Ｑ１のＯＮタイミングｔ２で、トランスＴの２次巻線Ｎ２に電圧Ｖ２が発生し、制御用スイッチング素子Ｑ２のドレインと接地側出力端子ＧＮＤ間電圧Ｖ３に正電圧が発生すると、制御用スイッチング素子Ｑ２は同時に又は事前にＯＮさせてあるので、制御用スイッチング素子Ｑ２のソースと接地側出力端子ＧＮＤ間の電圧Ｖ４と、主出力回路２０の転流用素子Ｄ４の両端の電圧Ｖ３とは、Ｖ４＝Ｖ３となる。そして、２次巻線Ｎ２のドットを付した側の端子、制御用スイッチング素子Ｑ２、チョークコイルＬ３、出力コンデンサＣ２の経路で増加電流となる電流Ｉ３が流れる。
【００２３】
次に、図２に示すように、制御用スイッチング素子Ｑ２には、従属出力回路２２の出力電圧＋Ｖｏ２に応じたタイミングｔ３で制御回路２４より、制御用スイッチング素子Ｑ２をＯＦＦさせる信号がゲートに入力する。このＯＦＦ信号は、主スイッチング素子Ｑ１及び主出力回路２０の整流用素子Ｄ３がＯＦＦするタイミングｔ４より早いタイミングｔ３で制御用スイッチング素子Ｑ２がＯＦＦするように出力される。制御用スイッチング素子Ｑ２がＯＦＦすると、チョークコイルＬ３の両端子電圧の極性は先と逆転し、チョークコイルＬ３の両端子電圧は出力電圧＋Ｖｏ２となる。そして、チョークコイルＬ３には、チョークコイルＬ３、出力コンデンサＣ２、転流用素子Ｄ５の経路で減少電流となる電流Ｉ３が流れる。
【００２４】
この後、制御回路１４により設定される次の主スイッチング素子Ｑ１のＯＮタイミングｔ５で、電圧Ｖ４に正電圧が発生し、チョークコイルＬ３に増加電流となる電流Ｉ３が流れる。この繰り返しによりチョークコイルＬ３には、図２の電流Ｉ３に示すような電流が流れ、出力Ｖｏ２には電流Ｉ３の平均電流が供給される。
【００２５】
ここで、従属出力回路２２の出力電圧＋Ｖｏ２の安定化は、例えば出力電圧＋Ｖｏ２が上昇すると、その信号が制御回路２４に伝えられ、制御回路２４は期間ｔ２とｔ３間の時間を短縮する方向に動作して、制御用スイッチング素子Ｑ２をＯＦＦする信号を送る。これにより、従属出力回路２２の出力電圧の安定化が図られる。
【００２６】
なお、上述の動作では、電圧Ｖ４の矩形波のＤｕｔｙは、主出力回路２０のＯＮ期間以下となるため、出力電圧（＋Ｖｏ１）≧出力電圧（＋Ｖｏ２）の関係となる。これにより従属出力回路２２の出力コンデンサＣ２の両端からは、主出力回路２０の出力電圧＋Ｖｏ１より低い出力電圧＋Ｖｏ２を取り出すことができる。
【００２７】
次に、図１の回路を用いて、制御用スイッチング素子Ｑ２のＯＮタイミングを制御して出力電圧の安定化を図った場合の回路動作を、図３を用いて説明する。ここで、主出力回路２０の動作は、上述の通りであり省略する。
【００２８】
従属出力回路２２の動作は、制御用スイッチング素子Ｑ２のドレインと接地側出力端子ＧＮＤ間電圧Ｖ３に、図３に示すように矩形の電圧が発生する。そして、この回路動作においては、主スイッチング素子Ｑ１がＯＮするｔ２のタイミングで電圧Ｖ３に正電圧が発生した後、従属出力回路２２の出力電圧＋Ｖｏ２に応じたタイミングｔ３で、制御回路２４より制御用スイッチング素子Ｑ２をＯＮさせる信号が与えられる。これにより、制御用スイッチング素子Ｑ２はＯＮし、上記と同様にＶ４＝Ｖ３となり、２次巻線Ｎ２のドットを付した側の端子、制御用スイッチング素子Ｑ２、チョークコイルＬ３、出力コンデンサＣ２の経路で増加電流となる電流Ｉ３が流れる。
【００２９】
次に、主スイッチング素子Ｑ１がＯＦＦするタイミングｔ４で、制御回路２４より制御用スイッチング素子Ｑ２をＯＦＦする信号が与えられ、スイチング素子Ｑ２はＯＦＦする。制御用スイッチング素子Ｑ２がＯＦＦすると、チョークコイルＬ３の両端子電圧の極性は先と逆転し、チョークコイルＬ３の両端子電圧は出力電圧＋Ｖｏ２となる。そして、チョークコイルＬ３には、チョークコイルＬ３、出力コンデンサＣ２、転流用素子Ｄ５の経路で減少電流となる電流Ｉ３が流れる。
【００３０】
次に、制御回路１４より設定される次の主スイッチング素子Ｑ１のＯＮタイミングｔ５で、チョークコイルＬ２には増加電流となる電流Ｉ２が流れる。この繰り返しによりチョークコイルＬ３には、図３の電流Ｉ３に示すような電流が流れ、出力Ｖｏ２に電流Ｉ３の平均電流が供給される。
【００３１】
この制御方法による出力電圧＋Ｖｏ２の安定化は、例えば出力電圧＋Ｖｏ２が上昇すると、その信号が制御回路２４に伝えられ、制御回路２４はｔ３とｔ４間の時間を短縮するようにｔ３のタイミングを遅らせるように動作し、制御用スイッチング素子Ｑ２をＯＮする信号を送る。これにより、出力電圧の安定化が図られる。
【００３２】
なお、この制御方法の動作でも電圧Ｖ４の矩形波のＤｕｔｙは主出力回路２０のＯＮ時間以下となるため、出力電圧（＋Ｖｏ１）≧出力電圧（＋Ｖｏ２）の関係となる。
【００３３】
この実施形態によれば、シングルフォワ−ドコンバ−タを用いた多出力電源装置において、主出力回路２０及び従属出力回路２２の各出力の安定化を図るためのＰＷＭ制御を行うスイッチング素子の数を減少させることができ、多出力電源の小型化とコストダウンを実現することができる。
【００３４】
なお、この実施形態の多出力スイッチング電源は、図１におけるダイオードの整流用素子Ｄ３を、図４に示すように、トランスＴの２次巻線Ｎ２のドット側に配置したものでも良い。この場合、ダイオードＤ３のアノードを２次巻線Ｎ２のドットを付した端子に接続し、カソードを転流用素子Ｄ４のアノードに接続する。この回路動作は、上述の図１の実施形態と同様である。
【００３５】
次に、この発明の多出力スイッチング電源装置の第二実施形態について図２，図５を基にして説明する。ここで、上記実施形態と同様の部材は同一の符号を付して説明を省略する。この実施形態は、図１の回路の制御用スイッチング素子Ｑ２のＯＦＦタイミングを制御して、従属出力回路２２の出力電圧の安定化を図る場合の、制御用スイッチング素子Ｑ２の駆動回路を示す。
【００３６】
この実施形態では、ダイオードＤ６を介し、主スイッチング素子Ｑ１のＯＦＦ期間中に、２次巻線Ｎ２に発生するリセット電圧により、制御用スイッチング素子Ｑ２のゲートのＣｉｓｓをチャ−ジし、制御用スイッチング素子Ｑ２をＯＮさせておく。図２に示す電圧Ｖ５は、図５のスイッチング素子Ｑ７の両端電位を示す。主スイッチング素子Ｑ１がＯＮするタイミングでは、制御用スイッチング素子Ｑ２はＯＮ状態で待機しているため、主スイッチング素子Ｑ１のＯＮと同時に、制御用スイッチング素子Ｑ２のソースと接地側出力端子ＧＮＤ間の電圧Ｖ４に正電圧が発生する。
【００３７】
そして、ダイオードＤ６により制御用スイッチング素子Ｑ２のゲート電位が、ダイオードＤ６のアノード電位より上昇する場合はＤ６はオ−プンとなり、制御用スイッチング素子Ｑ２のゲートは開放されるため、制御用スイッチング素子Ｑ２のＣｉｓｓに蓄積された電荷は保持され、電圧Ｖ４に正電圧が発生するに伴い、制御用スイッチング素子Ｑ２のゲート電位は上昇し、ＯＮ状態を維持する。
【００３８】
次に、出力電圧＋Ｖｏ２に応じたタイミングｔ３で、制御回路２４はスイッチング素子Ｑ７にＯＮ信号を与え、スイッチング素子Ｑ７をＯＮさせる。これにより、制御用スイッチング素子Ｑ２のゲート電位が下がり、制御用スイッチング素子Ｑ２がＯＦＦする。
【００３９】
この実施形態によれば、上記実施形態と同様の効果を得ることができるとともに、制御用スイッチング素子Ｑ２をＯＮするための電圧を得るためのサブ巻線等をトランスＴに設ける必要が無く、簡易な回路で多出力スイッチング電源装置を実現することができる。
【００４０】
次に、この発明の多出力スイッチング電源装置の第三実施形態について図６を基にして説明する。ここで、上記実施形態と同様の部材は同一の符号を付して説明を省略する。この実施形態の多出力スイッチング電源装置は、上記第一実施形態の整流用素子のダイオードＤ３、転流用素子のダイオードＤ４、Ｄ５を、ＭＯＳ−ＦＥＴの整流用素子Ｑ３、転流用素子Ｑ４，Ｑ５に各々置き換え、同期整流動作させるものである。それぞれのＭＯＳ−ＦＥＴは、そのボディダイオードの向きが、図１のダイオードＤ３，Ｄ４，Ｄ５と同じとなるように接続する。
【００４１】
整流用素子Ｑ３、転流用素子Ｑ４，Ｑ５のＯＮ／ＯＦＦタイミングは、上記実施形態において各ダイオードＤ３，Ｄ４，Ｄ５を使用している場合の、チョークコイルＬ２，Ｌ３の電流が連続になる負荷条件での各ダイオードＤ３，Ｄ４，Ｄ５のＯＮ／ＯＦＦタイミングとほぼ近いタイミングで、図示しない駆動回路により行う。
【００４２】
この実施形態の多出力スイッチング電源装置によれば、上記第一実施形態と同様の効果を得ることができ、さらに、ダイオードのＶｆによる損失よりもＦＥＴのＯＮ損失の方が一般的に低いため、図１の回路に対し高効率のスイッチング電源装置を実現することができる。
【００４３】
なお、図６に示すＦＥＴである整流用素子Ｑ３を、トランスＴの２次巻線Ｎ２のドット側に配置しても良い。この場合も、整流用素子Ｑ３のボディダイオードは、図４のダイオードＤ４の向きと同じにする。この場合のスイッチング電源の回路動作は、図６と同様である。また、図６，図７の回路に、図５に示すよな制御用スイッチング素子Ｑ２の駆動回路を設けても良い。
【００４４】
次に、この発明の多出力スイッチング電源装置の第四実施形態について図８を基にして説明する。ここで、上記実施形態と同様の部材は同一の符号を付して説明を省略する。この実施形態の多出力スイッチング電源装置は、上記第一実施形態の従属出力回路２２を、極性反転チョッパ回路２６とした例である。その他の構成は図１に示す回路と同様である。
【００４５】
この従属回路２６では、インダクダＬ３の一端が接地側出力端子ＧＮＤに接続され、他端は制御用スイッチング素子Ｑ２のソースに接続されているとともに、転流用素子Ｄ５のダイオードのカソードに接続されている。転流用素子Ｄ５のアノードは、出力コンデンサＣ２の一端に接続されている。出力コンデンサＣ２の他端が、接地側出力端子ＧＮＤに接続され、出力コンデンサＣ２の両端の出力端子に負荷１８が接続される。ここで転流用素子Ｄ５のアノードが接続された出力端子Ｖｏ２は、接地側出力端子ＧＮＤに対してマイナス電位となる。
【００４６】
この実施形態により、上記第一実施形態と同様の効果に加えて、従属出力回路の出力に負電圧−Ｖｏ２を得ることができる。
【００４７】
次に、この発明の多出力スイッチング電源装置の第五実施形態について図９を基にして説明する。ここで、上記実施形態と同様の部材は同一の符号を付して説明を省略する。この実施形態の多出力スイッチング電源装置は、従属出力回路２２を複数設け、従属出力を複数形成したものである。従属出力回路２２は、図１に示す従属出力回路２２と同様の接続で、複数を並列接続することにより実現することができる。
【００４８】
なお、この発明のスイッチング電源装置は上記実施形態に限定されず、各素子は、ｎ−チャネルＭＯＳ−ＦＥＴの他、ｐ−チャネルＭＯＳ−ＦＥＴを用いても良く、ＩＧＢＴ等の同様の機能を有する素子を用いても良い。
【００４９】
また、この発明のスイッチング電源装置は、ＡＣ入力端子間に全波整流平滑回路を接続し、その出力にこの多出力スイッチング電源装置の入力端子を接続して用いても良い。さらに、上記全波整流平滑回路の出力とこの発明の多出力スイッチング電源装置の入力端子間に、力率改善回路を接続すると良い。
【００５０】
【発明の効果】
この発明の多出力スイッチング電源装置は、従来の多出力スイッチング電源装置と比較し、各出力回路の出力電圧をＰＷＭ制御により安定化することができるとともに、簡単な構成で主出力回路及び従属出力回路のスイッチング素子の数を低減することができ、電源の小型化とコストダウンを実現することができる。
【図面の簡単な説明】
【図１】この発明の第一実施形態の多出力スイッチング電源装置の概略回路図である。
【図２】この実施形態のスイッチング電源装置の動作を示すタイミングチャ−トである。
【図３】この実施形態のスイッチング電源装置の他の動作を示すタイミングチャ−トである。
【図４】この発明の第一実施形態の多出力スイッチング電源装置の他の例を示す概略回路図である。
【図５】この発明の第二実施形態の多出力スイッチング電源装置の概略回路図である。
【図６】この発明の第三実施形態の多出力スイッチング電源装置の概略回路図である。
【図７】この発明の第三実施形態の多出力スイッチング電源装置の他の例を示す概略回路図である。
【図８】この発明の第四実施形態の多出力スイッチング電源装置の概略回路図である。
【図９】この発明の第五実施形態の多出力スイッチング電源装置の概略回路図である。
【図１０】一般的なシングルフォワ−ドコンバ−タのスイッチング電源装置の概略回路図である。
【図１１】従来の多出力スイッチング電源装置の概略回路図である。
【図１２】従来の他の多出力スイッチング電源装置の概略回路図である。
【図１３】従来の多出力スイッチング電源装置の双方向電流遮断回路の組み合わせ例を示す概略図である。
【符号の説明】
１２    直流電源
１４，２４    制御回路
１６，１８    負荷
２０    主出力回路
２２    従属出力回路
Ｃ１，Ｃ２    出力コンデンサ
Ｄ３，Ｑ３    整流用素子
Ｄ４，Ｄ５，Ｑ４，Ｑ５    転流用素子
Ｑ１    主スイッチング素子
Ｑ２    制御用スイッチング素子
Ｌ２，Ｌ３    チョークコイル
Ｎ１    １次巻線
Ｎ２    ２次巻線
Ｔ    トランス
【図１】
2004166420.tif 000003
【図２】
2004166420.tif 000004
【図３】
2004166420.tif 000005
【図４】
2004166420.tif 000006
【図５】
2004166420.tif 000007
【図６】
2004166420.tif 000008
【図７】
2004166420.tif 000009
【図８】
2004166420.tif 000010
【図９】
2004166420.tif 000011
【図１０】
2004166420.tif 000012
【図１１】
2004166420.tif 000013
【図１２】
2004166420.tif 000014
【図１３】
2004166420.tif 000015