(57)【要約】【課題】半導体基板上に形成されたレジストパターンを電子ビーム等により寸法計測する際、電子線等の照射損傷によるレジスト寸法縮小が発生し、パターン寸法が変化する。このため、高精度のパターンが得られない。【解決手段】電子ビーム等の照射損傷によるレジスト寸法縮小に対応し、予め寸法を補正したパターンのマスク２０を用いる。このマスク２０を用いた半導体基体２３の上にレジストパターン２４を形成する。【選択図】  図４
2004272137.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、半導体基体表面上にレジストパターンとして転写されるマスクパターンとを備え、
前記半導体基体表面上において寸法が計測される前記レジストパターンの領域に対応する前記マスクパターンの領域が、前記寸法の計測による前記レジストパターンの寸法の変化量について予め補正されていることを特徴とする半導体装置製造用のマスク。
【請求項２】
前記寸法の計測条件に対応する前記マスクパターンの補正量のデータベースに基づき、前記マスクパターンが補正されていることを特徴とする請求項１に記載の半導体装置製造用のマスク。
【請求項３】
前記寸法の計測条件に対する補正量が、特定の関数として取り扱われているデータベースに基づき補正されていることを特徴とする請求項１及び請求項２に記載の半導体装置製造用のマスク。
【請求項４】
請求項１乃至３のいずれか１項に記載のマスクを用いて、半導体基体表面上にレジストパターンを形成することを特徴とするパターン形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置製造用のマスク及びそれを用いたパターン形成方法に関する。
【０００２】
【従来の技術】
半導体集積回路における微細なパターンの形成は、マスクあるいはレチクル（以下、マスクと総称する。）上に形成されているパターンを光学結像系により、半導体基板上に形成されたレジストに転写し、レジストパターンを形成する光リソグラフィ法が用いられている。
【０００３】
半導体集積回路の性能向上と歩留り向上のためには、より微細なパターンを形成すると共に、そのパターン寸法を高精度に制御することが必要である。そのため、パターン寸法の精度に及ぼす因子として、マスクのパターン寸法、結像光学系の収差等の誤差、レジスト材料の選択、レジスト材料の半導体基板への塗布から現像までのレジストプロセス等が検討され、また、寸法計測においても測定系からの照射損傷を避けるため、低加速の電子ビーム走査系が用いられるようになってきている。
【０００４】
例えば、特許文献１に示されるように、マスクについては、半導体基板上のレジストパターン寸法を精度良く得るために、それと対応する形状及び寸法ではなく、何らかの補正を加えた形状及び寸法を一部のパターンに加える等の工夫が行われている。
【０００５】
【特許文献１】
特開２０００−２９２９０６号公報（第７頁、図１）
【０００６】
【発明が解決しようとする課題】
現在、微細化の進展に伴い光リソグラフィ法で用いる波長が短波長化し、エキシマレーザが使われるようになっているが、その波長に対応して用いるレジスト材料が、パターニング工程の寸法検査の際に用いられる電子ビームの照射に十分な耐性が得られないことが問題となっている。
【０００７】
即ち、走査型電子顕微鏡等による寸法計測の際に、照射される電子ビームによって、レジスト材料に照射損傷を生じ、パターン寸法が変化する。従って、テストパターンを用いての寸法計測ではなく、実際の素子を形成するレジストパターンを寸法計測すると寸法が変化するため、高精度なパターンが得られなくなる。
【０００８】
本発明はこのような事情に鑑みてなされたもので、その目的は半導体基板上に形成されたレジストパターンの電子ビーム等による寸法計測における、電子線等の照射損傷によるレジスト寸法縮小を補正することができるマスク及びそのマスクを用いたパターン形成方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の課題を解決するため、本発明の第１の発明は、マスクとして、基板と、前記基板上に形成され、半導体基体表面上にレジストパターンとして転写されるマスクパターンとを備え、前記半導体基体表面上において寸法が計測される前記レジストパターンの領域に対応する前記マスクパターンの領域が、前記寸法の計測による前記レジストパターンの寸法の変化量について予め補正されていることを特徴とする。
【００１０】
本発明によれば、半導体基体表面上に形成されるレジストパターンの計測による寸法変化を予めデータベース化し、マスクのパターンの補正に用いることにより、レジストパターンの計測に影響されない、高精度に制御されたレジストパターンを形成するマスクを得られる。
【００１１】
また、本発明の第２の発明は、パターン形成方法として、上述のマスクを用いて、半導体基体表面上にレジストパターンを形成することを特徴とする。
【００１２】
本発明によれば、半導体基体表面上に形成されるレジストパターンの計測による寸法変化を予めデータベース化し、マスクのパターンの補正に用いることにより、レジストパターンの計測に影響されない、高精度に制御されたレジストパターンを形成することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施例を、図面を参照して説明する。
【００１４】
（実施の形態）
図１及び図４は本発明によるレジストパターンの形成方法の実施の形態におけるマスク及びこのマスクにより製造された半導体基体上のレジストパターンを示す概略的な平面図である。また、図２及び図３は本発明によるレジストパターンの形成方法の実施の形態におけるマスクのパターンの補正例を説明するための図である。
【００１５】
先ず、図１（ａ）に示すマスク１０を用意する。本マスクは透明なガラス基板１０ａ上にクロムを材料として用いたマスクパターン１１を形成したものである。次に、図１（ｂ）に示すように、マスク１０を用いて図示しないシリコン酸化膜と多結晶シリコン膜とが積層されて形成されている半導体基体であるシリコン基板１２の上のレジストにＡｒＦレーザ露光を行った後、現像、ベーキングを行い、レジストパターン１３を形成する。続いて、走査型電子顕微鏡を用いて電子ビーム照射領域１４に電子ビームを照射しながら、寸法測定個所１４ａのレジストパターンの寸法を計測する。シリコン基板１０の寸法計測位置は予め決めておき、座標として指定しておく。このため、走査型電子顕微鏡内におけるシリコン基板１０の測定個所への移動及び設定は、電子ビームをブランキング状態にするか、或いはビーム強度を計測時よりも弱い状態で実施でき、電子ビームによる照射損傷を避けることができる。
【００１６】
レジストパターン１３の寸法を計測している時は、電子ビームが照射された領域１４のレジストは反応を起し、図２（ａ）に示すように測定時間と共にパターン寸法は縮小し、寸法損失が発生する。また、レジストは照射損傷を受けると共に電子ビームにより発生する熱によって硬化現象も起すため、パターン寸法の縮小は測定時間と共に少なくなる。このような測定時間と寸法損失との関係はレジスト材料、レジスト膜厚等のレジスト条件、電子ビーム加速電圧、電子ビーム電流等の寸法計測条件等によって異なるため、それぞれの条件を変えてデータを取得し、データベースを作成する。また、計測上の標準時間を設定しておくことによってレジスト寸法の測定の画一化を図ることができる。
【００１７】
図２（ａ）は一例としてレジスト材料をＡ、Ｂ、Ｃと替えた場合のデータを示す。また、図２（ｂ）は、図２（ａ）におけるレジストＡについて膜厚を変えた場合のデータを示す。これらのデータベースをもとにレジストパターン形成プロセスも含めて規格化する。更に、図３に示すように、計測時間（Ｘ）と寸法損失（Ｙ）、即ち補正量との関係を特定の関数（例えば、Ｙ＝ａ×ｌｎＸ＋ｂ）としてデータベース化することにより、データの取扱が極めて容易になる。
【００１８】
続いて、図４（ａ）に示すように、上述したデータベースを用いて一部のパターンを補正した本発明の実施の形態によるマスク２０を製作する。ガラス基板２０ａに従来と同じクロムのマスクパターン２１を形成するが、この時、後に図４（ｂ）に示すシリコン基板２３のレジストパターン２４の計測エリア２５に相当する部分を図４（ａ）における補正エリア２２としてデータベースに基づいて太くしておく。次に、このマスク２０を用い、図示しないシリコン酸化膜と多結晶シリコン膜とが積層されて形成されている図４（ａ）のシリコン基板２３の上のレジストにＡｒＦレーザ露光を行った後、現像、ベーキングを行い、レジストパターン２４を形成する。続いて、走査型電子顕微鏡を用いて電子ビーム照射領域２５に電子ビームを照射しながら、寸法測定個所２５ａのパターン寸法を計測する。標準時間で計測することによって、マスクパターン２１における補正エリア２２に対応するレジストのエリアの寸法は縮小し、その寸法が高精度に制御されたラインとしてレジストパターン２４が形成される。
【００１９】
本実施の形態によれば、予め作成されたデータベースをもとにマスク２０のパターン２１を補正し、そのマスク２０を使用することによって、寸法計測による半導体基板２５に形成されたレジストパターンの変化を補償するように織り込んだ高精度のレジストパターンが得られる。
【００２０】
なお、本発明は上述した実施形態に何ら限定されるものではない。例えば、本実施の形態でのパターン以外に、ラインとスペースが並んだパターン、コンタクトホールパターン、不規則なパターン、孤立パターン等も同様な方法で寸法補正ができる。
【００２１】
マスクとしてはクロムマスクだけでなく、ハーフトーンマスク、レベンソンマスク等にも使用できる。また、半導体基体はシリコン基板に限らず、ＧａＡｓ基板等のＩＩＩ―Ｖ族系基板、種々のＳＯＩ基板にも適用できることは勿論である。レジストが形成される材料もシリコン酸化膜、シリコン窒化膜の絶縁膜、Ａｌ、Ｗの金属膜等特に制限されることはない。また、寸法測定は走査型電子顕微鏡以外の方法を用いても、レジストに照射損傷を与える場合は、本方法の考え方を適用できる。その他、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
【００２２】
【発明の効果】
以上、詳述したように、本発明によれば、半導体基体表面上に形成されるレジストパターンの計測による寸法変化を予めデータベース化し、マスクのパターンの補正に用いることにより、高精度なレジストパターンを形成することができる。
【図面の簡単な説明】
【図１】本発明による実施の形態を示す概略的な平面図。
【図２】本発明による実施の形態におけるマスクのパターンの補正例を示す説明図。
【図３】本発明による実施の形態におけるマスクのパターンの補正例を示す説明図。
【図４】本発明による実施の形態を示す概略的な平面図。
【符号の説明】
１０、２０  マスク
１０ａ、２０ａ  マスク基板
１１、２１  マスクパターン
１２、２３  シリコン基板
１３、２４  レジストパターン
１４、２５  電子ビーム照射領域
１４ａ、２５ａ  寸法測定個所
２２  補正エリア
【図１】
2004272137.tif 000003
【図２】
2004272137.tif 000004
【図３】
2004272137.tif 000005
【図４】
2004272137.tif 000006