(57)【要約】【課題】駆動電流に応じた輝度で発光する電気光学素子を用いた電気光学装置において、動画表示特性を改善し、表示品質の一層の向上を図る。【解決手段】画素２は、キャパシタＣに保持されたデータに応じて、駆動電流Ｉｏｌｅｄを設定する駆動トランジスタＴ４と、駆動電流Ｉｏｌｅｄに応じた輝度で発光する有機ＥＬ素子ＯＬＥＤとを有する。書込対象となる画素２に対応する走査線が選択されてからこの走査線が次に選択されるまでの期間において、第１の電源線Ｌ１または第２の電源線Ｌ２の少なくとも一方の電位を可変に設定し、有機ＥＬ素子ＯＬＥＤに順バイアスと非順バイアスとを交互に繰り返し印加する。【選択図】図２
2004252104.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置において、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して設けられた複数の画素であって、前記画素のそれぞれが、データを保持する保持手段と、前記保持手段に保持されたデータに応じて、第１の電源線から第２の電源線に向かって流れる駆動電流を設定する駆動素子と、当該設定された駆動電流に応じた輝度で発光する電気光学素子とを有する複数の画素と、
前記走査線に走査信号を出力することにより、データの書込対象となる画素に対応する前記走査線を選択する走査線駆動回路と、
前記走査線駆動回路と協働し、前記書込対象となる画素に対応する前記データ線にデータを出力するデータ線駆動回路と、
前記書込対象となる画素に対応する前記走査線が選択されてから当該走査線が次に選択されるまでの期間において、前記第１の電源線または前記第２の電源線の少なくとも一方の電位を可変に設定し、前記電気光学素子に順バイアスと非順バイアスとを交互に繰り返し印加することにより、前記電気光学素子をインパルス駆動させる電源線制御回路と
を有することを特徴とする電気光学装置。
【請求項２】
前記電源線制御回路は、前記電気光学素子に順バイアスを印加する場合、前記第２の電源線の電位を前記第１の電源線の電位よりも低く設定し、前記電気光学素子に非順バイアスを印加する場合、前記第２の電源線の電位を前記第１の電源線の電位以上に設定することを特徴とする請求項１に記載された電気光学装置。
【請求項３】
前記電源線制御回路は、前記電気光学素子に順バイアスを印加する場合、前記第１の電源線の電位を前記第２の電源線の電位よりも高く設定し、前記電気光学素子に非順バイアスを印加する場合、前記第１の電源線の電位を前記第２の電源線の電位以下に設定することを特徴とする請求項１に記載された電気光学装置。
【請求項４】
前記電源線制御回路は、前記電気光学素子に順バイアスを印加する場合、前記第１の電源線の電位を第１の電位に設定するとともに、前記第２の電源線の電位を前記第１の電位よりも低い第２の電位に設定し、前記電気光学素子に非順バイアスを印加する場合、前記第１の電源線の電位を前記第１の電位よりも低い第３の電位に設定するとともに、前記第２の電源線の電位を前記第３の電位以上の第４の電位に設定することを特徴とする請求項１に記載された電気光学装置。
【請求項５】
前記電源線制御回路は、ある走査線の選択が終了してから次の走査線の選択が開始されるまでの間に遅延期間を設け、当該遅延期間のそれぞれにおいて、前記電気光学素子をインパルス駆動させることを特徴とする請求項１から４のいずれかに記載された電気光学装置。
【請求項６】
前記電源線制御回路は、前記走査線単位で設けられており、
前記電源線制御回路のそれぞれは、当該電源線制御回路に対応する前記走査線の選択と同期して、当該走査線に対応する画素行の前記電気光学素子をインパルス駆動させることを特徴とする請求項１から４のいずれかに記載された電気光学装置。
【請求項７】
前記画素のそれぞれは、前記駆動電流の電流経路中に設けられた制御素子をさらに有し、当該制御素子の導通制御によって、データの書き込み途中における前記画素の発光を規制することを特徴とする請求項１から６のいずれかに記載された電気光学装置。
【請求項８】
請求項１から７のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。
【請求項９】
走査線とデータ線との交差に対応して配置された複数の画素と、前記走査線に走査信号を出力することにより、データの書込対象となる画素に対応する前記走査線を選択する走査線駆動回路と、前記走査線駆動回路と協働し、前記書込対象となる画素に対応する前記データ線にデータを出力するデータ線駆動回路とを有する電気光学装置の駆動方法において、
前記書込対象となる画素に対応する前記データ線にデータを出力し、前記書込対象となる前記画素に対して、データの書き込みを行う第１のステップと、
前記画素に書き込まれたデータに応じて、第１の電源線から第２の電源線に向かって流れる駆動電流を設定し、当該駆動電流を、駆動電流に応じた輝度で発光する電流駆動型の電気光学素子に供給する第２のステップと、
前記画素に対応する前記走査線が選択されてから、当該走査線が次に選択されるまでの期間において、前記第１の電源線または前記第２の電源線の少なくとも一方の電位を可変に設定し、前記電気光学素子に順バイアスと非順バイアスとを交互に繰り返し印加することにより、前記電気光学素子をインパルス駆動させる第３のステップと
を有することを特徴とする電気光学装置の駆動方法。
【請求項１０】
前記第３のステップは、前記電気光学素子に順バイアスを印加する場合、前記第２の電源線の電位を前記第１の電源線の電位よりも低く設定するステップと、前記電気光学素子に非順バイアスを印加する場合、前記第２の電源線の電位を前記第１の電源線の電位以上に設定するステップとを含むことを特徴とする請求項９に記載された電気光学装置の駆動方法。
【請求項１１】
前記第３のステップは、前記電気光学素子に順バイアスを印加する場合、前記第１の電源線の電位を前記第２の電源線の電位よりも高く設定するステップと、前記電気光学素子に非順バイアスを印加する場合、前記第１の電源線の電位を前記第２の電源線の電位以下に設定するステップとを含むことを特徴とする請求項９に記載された電気光学装置の駆動方法。
【請求項１２】
前記第３のステップは、前記電気光学素子に順バイアスを印加する場合、前記第１の電源線の電位を第１の電位に設定するとともに、前記第２の電源線の電位を前記第１の電位よりも低い第２の電位に設定するステップと、前記電気光学素子に非順バイアスを印加する場合、前記第１の電源線の電位を前記第１の電位よりも低い第３の電位に設定するとともに、前記第２の電源線の電位を前記第３の電位以上の第４の電位に設定するステップとを含むことを特徴とする請求項９に記載された電気光学装置の駆動方法。
【請求項１３】
前記第３のステップにおいて、ある走査線の選択が終了してから次の走査線の選択が開始されるまでの間に遅延期間を設け、当該遅延期間のそれぞれにおいて、前記電気光学素子をインパルス駆動させることを特徴とする請求項９から１２のいずれかに記載された電気光学装置の駆動方法。
【請求項１４】
前記第３のステップにおいて、前記走査線の選択と同期して、当該走査線に対応する画素行の前記電気光学素子を走査線単位でインパルス駆動させることを特徴とする請求項９から１２のいずれかに記載された電気光学装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流によって発光輝度が制御される電気光学素子を用いた電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、電気光学素子のインパルス駆動に関する。
【０００２】
【従来の技術】
ホールド型ディスプレイの高画質化を図る上での課題として、動画表示特性の改善が挙げられる。ホールド型ディスプレイとは、１フレームの期間中、画像を表示し続けるディスプレイをいい、液晶や有機ＥＬ（Ｅｌｅｃｔｒｏｎｉｃ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）等を用いたディスプレイはこのタイプに属する。この類のディスプレイにおいて、画素内のキャパシタ等に書き込まれたデータは、１フレーム経過後にデータが再度書き込まれるまで保持され、基本的に、データが保持されている間、発光し続ける。そのため、１フレーム内で一時的に発光するインパルス型ディスプレイ（例えばＣＲＴ）と比較して、特に動画を表示する際に残像が目立ち、表示される動画が不鮮明になるという問題がある。この問題を解決するために、従来より、動画表示プロセスにおいて黒画像を所定の間隔で挿入するブリンキング（Ｂｌｉｎｋｉｎｇ）と呼ばれる手法が提案されている。
【０００３】
例えば、特許文献１には、画素に対して所定電圧を供給する電圧ライン中にスイッチを設け、このスイッチで有機ＥＬ素子の発光時間を制御することにより、ブリンキングを行う技術が開示されている。具体的には、１フレームが複数のサブフレームに分割されており、サブフレーム毎にデータの書き込みが行われる。有機ＥＬ素子の発光期間は、サブフレームの一部期間として設定されており、この発光期間においてのみスイッチがオンする。これにより、発光期間では、所定電圧が電圧ラインを介して画素に供給されるため、有機ＥＬ素子が発光するが、それ以外の期間では、画素に対する電圧供給が停止するため、有機ＥＬ素子は発光しない（黒表示）。したがって、１サブフィールド期間、すなわち、ある走査線が選択されてから次にこれが選択されるまでの期間で捉えると、発光と非発光とがそれぞれ１回ずつ行われるという発光形態となる。
【０００４】
なお、本願出願人の先願である特願２００２−２９１１４５号には、電圧供給線の設定電圧を可変制御することにより、有機ＥＬ素子に順バイアスと非順バイアスとを印加する技術が記載されている。ある走査線が選択されてから次にこれが選択されるまでの期間において、有機ＥＬ素子には、順バイアスと非順バイアスとがそれぞれ１回ずつ印加される。これにより、駆動トランジスタの閾値電圧のばらつきによる影響を抑制し、画素回路を構成するトランジスタの個数の低減を図る。
【０００５】
【特許文献１】
特開２０００−３４７６２２号公報。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、駆動電流に応じた輝度で発光する電気光学素子を用いた電気光学装置において、動画表示特性を改善し、表示品質の一層の向上を図ることである。
【０００７】
【課題を解決するための手段】
かかる課題を解決するために、第１の発明は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して設けられた複数の画素と、走査線に走査信号を出力することにより、データの書込対象となる画素に対応する走査線を選択する走査線駆動回路と、走査線駆動回路と協働し、書込対象となる画素に対応するデータ線にデータを出力するデータ線駆動回路と、電気光学素子をインパルス駆動させる電源線制御回路とを有する電気光学装置を提供する。ここで、画素のそれぞれは、データを保持する保持手段と、保持手段に保持されたデータに応じて、第１の電源線から第２の電源線に向かって流れる駆動電流を設定する駆動素子と、設定された駆動電流に応じた輝度で発光する電気光学素子とを有する。また、電源線制御回路は、書込対象となる画素に対応する走査線が選択されてからこの走査線が次に選択されるまでの期間において、第１の電源線または第２の電源線の少なくとも一方の電位を可変に設定し、電気光学素子に順バイアスと非順バイアスとを交互に繰り返し印加する。
【０００８】
ここで、第１の発明において、電源線制御回路は、電気光学素子に順バイアスを印加する場合、第２の電源線の電位を第１の電源線の電位よりも低く設定し、電気光学素子に非順バイアスを印加する場合、第２の電源線の電位を第１の電源線の電位以上に設定してもよい。また、電源線制御回路は、電気光学素子に順バイアスを印加する場合、第１の電源線の電位を第２の電源線の電位よりも高く設定し、電気光学素子に非順バイアスを印加する場合、第１の電源線の電位を第２の電源線の電位以下に設定してもよい。さらに、電源線制御回路は、電気光学素子に順バイアスを印加する場合、第１の電源線の電位を第１の電位に設定するとともに、第２の電源線の電位を第１の電位よりも低い第２の電位に設定し、電気光学素子に非順バイアスを印加する場合、第１の電源線の電位を第１の電位よりも低い第３の電位に設定するとともに、第２の電源線の電位を第３の電位以上の第４の電位に設定してもよい。
【０００９】
また、第１の発明において、電源線制御回路は、ある走査線の選択が終了してから次の走査線の選択が開始されるまでの間に遅延期間を設け、それぞれの遅延期間において、電気光学素子をインパルス駆動させてもよい。
【００１０】
また、第１の発明において、電源線制御回路は、走査線単位で設けられていてもよい。この場合、電源線制御回路のそれぞれは、この電源線制御回路に対応する走査線の選択と同期して、この走査線に対応する画素行の電気光学素子をインパルス駆動させることが好ましい。
【００１１】
また、第１の発明において、画素のそれぞれは、駆動電流の電流経路中に設けられた制御素子をさらに有していてもよい。この場合、この制御素子の導通制御によって、データの書き込み途中における画素の発光を規制することが望ましい。
【００１２】
第２の発明は、上述した第１の発明に係る電気光学装置を実装した電子機器を提供する。
【００１３】
第３の発明は、走査線とデータ線との交差に対応して配置された複数の画素と、走査線に走査信号を出力することにより、データの書込対象となる画素に対応する走査線を選択する走査線駆動回路と、走査線駆動回路と協働し、書込対象となる画素に対応するデータ線にデータを出力するデータ線駆動回路とを有する電気光学装置の駆動方法を提供する。この駆動方法は、書込対象となる画素に対応するデータ線にデータを出力し、この画素に対してデータの書き込みを行う第１のステップと、画素に書き込まれたデータに応じて、第１の電源線から第２の電源線に向かって流れる駆動電流を設定し、この駆動電流を、駆動電流に応じた輝度で発光する電流駆動型の電気光学素子に供給する第２のステップと、電気光学素子をインパルス駆動させる第３のステップとを有する。この第３のステップにおいて、ある画素に対応する走査線が選択されてから、この走査線が次に選択されるまでの期間において、第１の電源線または第２の電源線の少なくとも一方の電位を可変に設定し、電気光学素子に順バイアスと非順バイアスとを交互に繰り返し印加する。
【００１４】
ここで、第３の発明の第３のステップは、電気光学素子に順バイアスを印加する場合、第２の電源線の電位を第１の電源線の電位よりも低く設定するステップと、電気光学素子に非順バイアスを印加する場合、第２の電源線の電位を第１の電源線の電位以上に設定するステップとを含んでいてもよい。また、第３のステップは、電気光学素子に順バイアスを印加する場合、第１の電源線の電位を第２の電源線の電位よりも高く設定するステップと、電気光学素子に非順バイアスを印加する場合、第１の電源線の電位を第２の電源線の電位以下に設定するステップとを含んでいてもよい。さらに、第３のステップは、電気光学素子に順バイアスを印加する場合、第１の電源線の電位を第１の電位に設定するとともに、第２の電源線の電位を第１の電位よりも低い第２の電位に設定するステップと、電気光学素子に非順バイアスを印加する場合、第１の電源線の電位を第１の電位よりも低い第３の電位に設定するとともに、第２の電源線の電位を第３の電位以上の第４の電位に設定するステップとを含んでいてもよい。
【００１５】
また、第３の発明の第３のステップにおいて、ある走査線の選択が終了してから次の走査線の選択が開始されるまでの間に遅延期間を設け、それぞれの遅延期間において、電気光学素子をインパルス駆動させてもよい。
【００１６】
また、第３の発明の第３のステップにおいて、走査線の選択と同期して、この走査線に対応する画素行の電気光学素子を走査線単位でインパルス駆動させてもよい。
【００１７】
【発明の実施の形態】
（第１の実施形態）
図１は、本実施形態に係る電気光学装置のブロック構成図である。表示部１は、例えば、ＦＥＴ（電界効果型トランジスタ）等のスイッチング素子によって電気光学素子を駆動するアクティブマトリクス型の表示パネルである。この表示部１には、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいる。また、表示部１には、それぞれが水平方向に延在している走査線群Ｙ１〜Ｙｎと、それぞれが垂直方向に延在しているデータ線群Ｘ１〜Ｘｍとが設けられており、これらの交差に対応して画素２が配置されている。それぞれの画素２は、第１の電源線Ｌ１と第２の電源線Ｌ２とに共通接続されている。第１の電源線Ｌ１の電位は電源電位Ｖｄｄに固定的に設定されている。一方、第２の電源線Ｌ２の電位（後述する出力電位Ｖｏｕｔ）は、電気光学素子のインパルス駆動を実現すべく、可変に設定される。なお、本実施形態では、１つの画素２を画像の最小表示単位としているが、１つの画素２を複数のサブ画素で構成してもよい。
【００１８】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖｓ、水平同期信号Ｈｓ、ドットクロック信号ＤＣＬＫおよび階調データＤ等に基づいて、走査線駆動回路３とデータ線駆動回路４と電源線制御回路６とを同期制御する。この同期制御の下、走査線駆動回路３、データ線駆動回路４および電源線制御回路６は、互いに協働して表示部１の表示制御を行う。制御回路５が出力する制御信号およびパルス信号は、基本的に従来のものと同様であるが、本実施形態では、特に、電源線制御回路６を制御する制御信号Ｓｃが追加されている点に留意されたい。
【００１９】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、各走査線Ｙ１〜Ｙｎに走査信号ＳＥＬを出力することによって、走査線Ｙ１〜Ｙｎを所定の順序で選択していく。走査信号ＳＥＬは、高レベル（以下、「Ｈレベル」という）または低レベル（以下、「Ｌレベル」という）の２値的な信号レベルをとり、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。これにより、１垂直走査期間において、所定の選択順序で（一般的には最上から最下に向かって）一走査線分の画素群（画素行）が選択されていく線順次走査が行われる。
【００２０】
一方、データ線駆動回路４は、シフトレジスタ、ラインラッチ回路、出力回路等を主体に構成されている。データの書き込み方式として電流プログラム方式を用いる場合には、各データ線Ｘ１〜Ｘｍに対して、画像データが電流レベルで出力される。そのため、データ線駆動回路４は、画素２の表示階調に相当するデータ（データ電圧Ｖｄａｔａ）をデータ電流Ｉｄａｔａへと変換する可変電流源を含む。これに対して、電圧プログラム方式を用いる場合には、各データ線Ｘ１〜Ｘｍに対して、画像データが電圧レベルで出力されるため、かかる可変電流源は必要ない。データ線駆動回路４は、１水平走査期間において、今回データを書き込む画素行に対するデータ（ＩｄａｔａまたはＶｄａｔａ）の一斉出力と、次の水平走査期間で書き込みを行う画素行に関するデータの点順次的なラッチとを同時に行う。ある水平走査期間において、データ線Ｘの本数に相当するｍ個のデータが順次ラッチされる。そして、次の水平走査期間において、ラッチされたｍ個のデータは、電流プログラム方式の場合にはデータ電流Ｉｄａｔａに変換された上で、それぞれのデータ線Ｘ１〜Ｘｍに対して一斉に出力される。なお、データ線駆動回路４に対してフレームメモリ等（図示せず）から直接データを線順次的に入力する構成でも本発明を適用できるが、その場合においても本発明の主眼とする部分の動作は同様であるので説明を省略する。この場合には、データ線駆動回路４にシフトレジスタを設ける必要はない。
【００２１】
図２は、画素２の一例を示す電流プログラム方式の画素回路図である。１つの画素２は、有機ＥＬ素子ＯＬＥＤと、３つのトランジスタＴ１，Ｔ２，Ｔ４と、データを保持するキャパシタＣとによって構成されている。なお、同図に示した画素２では、一例として、ｎチャネル型のトランジスタＴ１，Ｔ２とｐチャネル型のトランジスタＴ４とが用いられている。また、データを保持する回路要素としては、キャパシタＣ以外にも、多ビットのデータを記憶可能なメモリ（ＳＲＡＭ等）を用いることもできる。
【００２２】
第１のスイッチングトランジスタＴ１のゲートは、走査信号ＳＥＬが供給される１本の走査線Ｙ（ＹはＹ１〜Ｙｎの任意の一本を指す）に接続され、そのソースは、データ電流Ｉｄａｔａが供給される１本のデータ線Ｘ（ＸはＸ１〜Ｘｍの任意の一本を指す）に接続されている。第１のスイッチングトランジスタＴ１のドレインは、第２のスイッチングトランジスタＴ２のソースと、駆動素子の一形態である駆動トランジスタＴ４のドレインと、有機ＥＬ素子ＯＬＥＤのアノード（陽極）とに共通接続されている。第２のスイッチングトランジスタＴ２のゲートは、第１のスイッチングトランジスタＴ１と同様に、走査信号ＳＥＬが供給される走査線Ｙに接続されている。第２のスイッチングトランジスタＴ２のドレインは、キャパシタＣの一方の電極と、駆動トランジスタＴ４のゲートとに共通接続されている。キャパシタＣの他方の電極および駆動トランジスタＴ４のソースは、電源電位Ｖｄｄに設定された第１の電源線Ｌ１に共通接続されている。一方、有機ＥＬ素子ＯＬＥＤのカソード（陰極）は、出力電位Ｖｏｕｔによって電位が可変に設定される第２の電源線Ｌ２に接続されている。
【００２３】
電源線制御回路６は、制御回路５からの制御信号Ｓｃに応じて、第２の電源線Ｌ２の電位である出力電位Ｖｏｕｔを可変に制御する。図３は、電源線制御回路６の回路図である。この電源線制御回路６は、ＣＭＯＳインバータ６ａと、増幅器であるオペアンプ６ｂとによって構成されている。このインバータ６ａは、２つの固定電位Ｖｏｆｆ，Ｖｓｓとの間に直列接続されたｎチャネル型トランジスタとｐチャネル型トランジスタとを有し、その入力となる制御信号Ｓｃのレベルに応じて、電位Ｖｏｆｆ，Ｖｓｓを択一的に出力する。ここで、オフ電位Ｖｏｆｆは電源電位Ｖｄｄ以上の所定の電位であり、電位Ｖｓｓは電源電位Ｖｄｄよりも低い所定の電位である（Ｖｏｆｆ≧Ｖｄｄ＞Ｖｓｓ）。インバータ６ａから出力された出力電位Ｖｉｎ＋は、オペアンプ６ｂの非反転入力端（＋入力端）に入力される。オペアンプ６ｂによって構成される回路は、ユニティゲイン・バッファと呼ばれるバッファ回路であるが、ソースフォロワ回路を含む電圧フォロワ回路を用いてもよい。オペアンプ６ｂから出力される出力電位Ｖｏｕｔは、電源制御信号Ｓｃのレベルを反転させた出力波形を有する。後段の回路に対して十分な駆動能力を確保すべく、インバータ６ａを構成するトランジスタの利得係数βは大きく、オペアンプ６ｂのスルーレートは高く設定されている。
【００２４】
電源線制御回路６からの出力電位Ｖｏｕｔは、電位Ｖｓｓ，Ｖｏｆｆのいずれかに設定され、これにより、図２に示した画素２を構成する有機ＥＬ素子ＯＬＥＤの発光状態が制御される。具体的には、制御信号ＳｃがＨレベルの場合、オペアンプ６ｂから出力される出力電位Ｖｏｕｔは、電源電位Ｖｄｄよりも低い電位Ｖｓｓとなる。この場合、有機ＥＬ素子ＯＬＥＤのカソードには、第２の電源線Ｌ２を介して電位Ｖｓｓが印加される。有機ＥＬ素子ＯＬＥＤのアノードには、第１の電源線Ｌ１を介して電源電位Ｖｄｄが印加されているため、Ｖｓｓ印加時には、有機ＥＬ素子ＯＬＥＤには順バイアス（順方向電圧）が印加される。その結果、第１の電源線Ｌ１から第２の電源線Ｌ２に向かって駆動電流Ｉｏｌｅｄが流れ得るため、有機ＥＬ素子ＯＬＥＤの発光が許容される。これに対して、制御信号ＳｃがＬレベルの場合、オペアンプ６ｂから出力される出力電位Ｖｏｕｔは、電源電位Ｖｄｄ以上のオフ電位Ｖｏｆｆとなり、このオフ電位Ｖｏｆｆが有機ＥＬ素子ＯＬＥＤのカソードに印加される。したがって、有機ＥＬ素子ＯＬＥＤには、順バイアスでないバイアス、すなわち、非順バイアスが印加される。ここで、オフ電位Ｖｏｆｆを電源電位Ｖｄｄよりも高い電位に設定した場合、非順バイアスは逆バイアス（逆方向電圧）に相当する。また、オフ電位Ｖｏｆｆを電源電位Ｖｄｄとほぼ同等の電位に設定した場合（正確には、０≦Ｖｄｄ−Ｖｏｆｆ＜Ｖｔｈ（Ｖｔｈは有機ＥＬ素子ＯＬＥＤの閾電圧））、非順バイアスはバイアスが印加されない状態に相当する。このような非順バイアス印加時には、有機ＥＬ素子ＯＬＥＤの整流作用によって、駆動電流Ｉｏｌｅｄの流れが阻止されるため、キャパシタＣの蓄積電荷に関わりなく、有機ＥＬ素子ＯＬＥＤは発光しない。
【００２５】
図４は、本実施形態に係る駆動タイミングチャートである。まず、タイミングｔ０において、走査線駆動回路３は、走査線群Ｙ１〜Ｙｎのうち、最上の走査線Ｙ１を選択する。このタイミングｔ０で、最上の走査線Ｙ１の走査信号ＳＥＬ１がＨレベルに立ち上がり、このレベルがタイミングｔ１まで維持される。この期間ｔ０〜ｔ１では、最上の走査線Ｙ１に対応する画素行において、図２に示したスイッチングトランジスタＴ１，Ｔ２が共にオンする。これにより、データ線Ｘと駆動トランジスタＴ４のドレインとが電気的に接続されるとともに、駆動トランジスタＴ４は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。駆動トランジスタＴ４は、データ線Ｘより供給されたデータ電流Ｉｄａｔａを自己のチャネルに流し、このデータ電流Ｉｄａｔａに応じたゲート電圧Ｖｇを自己のゲートに発生させる。その結果、駆動トランジスタＴ４のゲートに接続されたキャパシタＣには、発生したゲート電圧Ｖｇに応じた電荷が蓄積されて、データが書き込まれる。そして、タイミングｔ１になると、走査信号ＳＥＬ１がＬレベルに立ち下がり、最上の走査線Ｙ１に対応する画素行のスイッチングトランジスタＴ１，Ｔ２が共にオフする。これにより、データ線Ｘと駆動トランジスタＴ４のドレインとが電気的に遮断され、書込対象だった最上の画素行に対するデータ書き込みが終了する。なお、書込対象となっていない上から２番目以降の画素行に関しては、スイッチングトランジスタＴ１，Ｔ２が共にオフしているため、データの書き込みは行われない。
【００２６】
走査信号ＳＥＬ１の立ち下がりと同期して、次の走査線Ｙ２の走査信号ＳＥＬ２がＨレベルに立ち上がり、上述したデータ書き込みと同様のプロセスで、走査線Ｙ２に対応する画素行へのデータ書き込みが行われる。これ以降、最下の走査線Ｙｎの選択が終了するタイミングｔ２に到達するまで、書込対象となる画素行へのデータ書き込みが線順次走査的に行われていく。
【００２７】
このような線順次走査が行われる期間ｔ０〜ｔ２を含む期間ｔ０〜ｔ３では、制御信号ＳｃがＬレベルに維持される。したがって、すべての画素２には、第２の電源線Ｌ２を介してオフ電位Ｖｏｆｆが供給され（Ｖｏｕｔ＝Ｖｏｆｆ）、すべての有機ＥＬ素子ＯＬＥＤに対して非順バイアスが印加される。その結果、この期間ｔ０〜ｔ３では、書込対象となる画素行であるか否かに拘わらず、すべての画素２が非発光状態に設定される（黒表示）。この期間ｔ０〜ｔ３において非順バイアスを設定する理由は、データの書き込み途中における画素２の発光を規制することで、表示の安定性を確保するためである。なお、本実施形態では、データの書き込み途中において画素２の発光を行わないが、画素回路の構成によってはこれを行ってもよい（例えば、図１４に示す画素回路）。
【００２８】
タイミングｔ２に続くタイミングｔ３において、それ以前はＬレベルだった制御信号Ｓｃは、ＨレベルとＬレベルとを交互に繰り返すパルス波形へと変化する。制御信号ＳｃがＨレベルの場合、電源線Ｌ１，Ｌ２間の電位関係がＶｄｄ＞Ｖｏｕｔ（＝Ｖｓｓ）となるため、有機ＥＬ素子ＯＬＥＤに順バイアスが印加される。したがって、第１の電源線Ｌ１から第２の電源線Ｌ２に向かって、駆動トランジスタＴ４と有機ＥＬ素子ＯＬＥＤとを介した、駆動電流Ｉｏｌｅｄの電流経路が形成され得る。この駆動電流Ｉｏｌｅｄは、駆動トランジスタＴ４のチャネル電流に相当し、キャパシタＣの蓄積電荷に起因したゲート電圧Ｖｇによって制御される。換言すれば、駆動電流Ｉｏｌｅｄの電流レベルは、先に書き込まれたキャパシタＣの蓄積電荷に応じて決定される。その結果、制御信号ＳｃがＨレベルの場合、有機ＥＬ素子ＯＬＥＤは駆動電流Ｉｏｌｅｄに応じた輝度で発光する。一方、制御信号ＳｃがＬレベルの場合、電源線Ｌ１，Ｌ２間の電位関係がＶｄｄ≦Ｖｏｕｔ（＝Ｖｏｆｆ）となるため、有機ＥＬ素子ＯＬＥＤに非順バイアスが印加される。したがって、この場合には、有機ＥＬ素子ＯＬＥＤの整流作用により駆動電流Ｉｏｌｅｄが流れないので、有機ＥＬ素子ＯＬＥＤは非発光状態（黒表示）となる。このように、タイミングｔ３以降において、有機ＥＬ素子ＯＬＥＤの駆動モードは、発光と非発光とを交互に繰り返すインパルス駆動となる。インパルス駆動は、１垂直走査期間の終了タイミングｔ４に到達するまで、換言すれば、次の垂直走査期間において、最上の走査線Ｙ１が再び選択されるまで継続される。
【００２９】
このように、本実施形態では、走査線Ｙ１が選択されてからこの走査線Ｙ１が次に選択されるまでの期間ｔ０〜ｔ４（１垂直走査期間）の一部期間ｔ３〜ｔ４において、第２の電源線Ｌ２の電位Ｖｏｕｔを電位Ｖｓｓ，Ｖｏｆｆに交互に設定する。これにより、有機ＥＬ素子ＯＬＥＤに対して順バイアスと非順バイアスとが交互に繰り返されるため、画素２の光学応答をインパルス型に近づけることができる。それとともに、この期間ｔ３〜ｔ４において、有機ＥＬ素子ＯＬＥＤの発光・非発光を頻繁に切り替えることで、黒表示が行われる期間を分散でき、かつ、１回の黒表示期間を短くできるため、表示画像のちらつきの低減を図ることができる。その結果、動画表示特性を改善でき、表示品質の一層の向上を図ることが可能となる。また、特に、オフ電位Ｖｏｆｆを電源電位Ｖｄｄよりも高い電位に設定した場合には、上述した非順バイアスが逆バイアスとなり、順バイアスと逆バイアスとが交互に印加されるため、有機ＥＬ素子ＯＬＥＤの寿命向上も期待できる。
【００３０】
また、本実施形態では、１垂直走査期間の前半期間ｔ０〜ｔ３において、すべての画素２を非発光状態に設定し、続く後半期間ｔ３〜ｔ４において、すべての画素２を一斉に発光状態に設定している。したがって、表示部１を構成するすべての画素２が同時に、かつ同一期間で発光するため、複雑な駆動制御を行うことなく、表示部１全体の発光輝度を均一化できる。
【００３１】
（第２の実施形態）
上述した実施形態では、１垂直走査期間の後半期間ｔ３〜ｔ４でインパルス駆動が行われるのに対して、本実施形態は、インパルス駆動が行われる期間を１垂直走査期間内でより均一に分散させることを意図したものである。図５は、本実施形態に係る駆動タイミングチャートである。
【００３２】
まず、期間ｔ０〜ｔ１において、最上の走査線Ｙ１の走査信号ＳＥＬ１がＨレベルになり、この走査線Ｙ１に対応する画素行へのデータ書き込みが行われる。この期間ｔ０〜ｔ１では、制御信号ＳｃがＬレベルに維持されるため、すべての画素２の有機ＥＬ素子ＯＬＥＤは非発光状態に設定される。タイミングｔ１を起点に所定の遅延期間τが経過するまでの間は、制御信号Ｓｃがパルス波形に変化するため、すべての有機ＥＬ素子ＯＬＥＤを対象としたインパルス駆動が行われる。この遅延期間τでは、いかなる画素２に対してもデータの書き込みは行われない。そして、遅延期間τが終了するタイミングｔ２において、制御信号ＳｃがＬレベルに立ち下がり、すべての有機ＥＬ素子ＯＬＥＤの発光が停止する。それとともに、次の走査線Ｙ２の走査信号ＳＥＬ２がＨレベルに立ち上がって、この走査線Ｙ２に対応する画素行へのデータ書き込みが行われる。これ以降、１垂直走査期間が終了するタイミングｔ３に到達するまで、遅延期間τ毎に、すべての有機ＥＬ素子ＯＬＥＤを対象としたインパルス駆動が行われる。
【００３３】
本実施形態では、線順次走査において、ある走査線の選択が終了してから次の走査線の選択が開始されるまでの間に遅延期間τを設け、それぞれの遅延期間τにおいて、すべての有機ＥＬ素子ＯＬＥＤを対象としたインパルス駆動が行われる。これにより、上述した各実施形態と比較して、表示画像のちらつきを一層有効に低減することができる。なぜなら、インパルス駆動が行われる期間を１垂直走査期間内で分散させることができ、インパルス駆動における黒表示期間も細分化されるからである。
【００３４】
（第３の実施形態）
上述した第１の実施形態では、データの書き込み途中における画素２の発光規制を、制御信号Ｓｃのレベル設定（Ｓｃ＝Ｌ）によって実現している。これに対して、本実施形態は、駆動電流Ｉｏｌｅｄの電流経路中に設けられた制御素子の導通制御によって、かかる発光規制を行うものである。図６は、本実施形態に係る画素２の回路図である。なお、同図の構成は、駆動電流Ｉｏｌｅｄの電流経路中に、制御素子の一形態である制御トランジスタＴ５を設けた点以外は図２の構成と同様であるから、図２に示した回路要素と同一の要素については同一の符号を付してここでの説明を省略する。また、電気光学装置の全体的なブロック構成は、図１に示したものと同様である。制御トランジスタＴ５は、一例としてｎチャネル型トランジスタであり、駆動トランジスタＴ４のドレインと有機ＥＬ素子ＯＬＥＤのアノードとの間に設けられている。また、制御トランジスタＴ５のゲートには、このトランジスタＴ５の導通状態を走査線単位で制御する制御信号ＧＰ（ＧＰ１〜ＧＰｎのいずれか１つ）が供給されている。ここで、「走査線単位」とは、走査線Ｙと制御信号ＧＰとが一対一に対応している場合はもとより、複数の走査線Ｙをグループ化した走査線群毎に１つの制御信号ＧＰが対応付けられている場合も含む。
【００３５】
図７は、本実施形態に係る駆動タイミングチャートである。図４に示したタイミングチャートとの主な相違点は、制御信号ＧＰ１〜ＧＰｎが追加された点および制御信号Ｓｃの波形を常時パルス状にした点である（これに起因して出力電位Ｖｏｕｔも常時パルス状になる）。それぞれの制御信号ＧＰ１〜ＧＰｎは、対応する走査信号ＳＥＬ１〜ＳＥＬｎと同期しており、そのレベルは、線順次走査に従い、画素行毎にオフセットしたタイミングで変化する。まず、走査信号ＳＥＬ１がＨレベルになる期間ｔ０〜ｔ１では、最上の走査線Ｙ１が選択され、これに対応する画素行に対するデータ書き込みが行われる。この期間ｔ０〜ｔ１では、対応する制御信号ＧＰ１がＬレベルに維持されているため、最上の画素行における制御トランジスタＴ５がオフする。これにより、駆動電流Ｉｏｌｅｄの電流経路が遮断されるため、最上の画素行における有機ＥＬ素子ＯＬＥＤは、制御信号Ｓｃのレベルに関わりなく非発光状態となる。そして、走査線Ｙ１の選択が終了するタイミングｔ１の直後より、制御信号ＧＰ１がＨレベルに立ち上がって、最上の画素行における制御トランジスタＴ５が一斉にオンする。これにより、第１の実施形態と同様に、最上の画素行において、パルス状の制御信号Ｓｃに起因したインパルス駆動が一斉に行われる。このインパルス駆動は、制御信号ＧＰ１がＬレベルに立ち下がるまで、すなわち、最上の走査線Ｙ１が次に選択されるタイミングｔ４の直前まで継続される。つぎに、期間ｔ１〜ｔ２では、走査線号ＳＥＬ２がＨレベルになって、直下の走査線Ｙ２に対応する画素行のデータ書き込みが行われるが、制御信号ＧＰ２がＬレベルなので、データ書き込み途中における発光は規制される。そして、走査線Ｙ２の選択が終了するタイミングｔ１の直後からこれが次に選択されるタイミングの直前までの期間では、制御信号ＧＰ２がＨレベルになるため、走査線Ｙ２に対応する画素行におけるインパルス駆動が一斉に行われる。これ以降の画素行についても同様であり、走査線駆動回路３による線順次走査に従い、データ書き込み途中における発光規制と、これに続くインパルス駆動とが、走査線単位で順次実行されていく。そして、期間ｔ３〜ｔ４における最下の走査線に選択を以て、１垂直走査期間が終了する。
【００３６】
本実施形態によれば、上述した実施形態と同様に、動画表示特性を改善でき、表示品質の一層の向上を図ることができる。特に、本実施形態では、制御トランジスタＴ５を追加することにより、制御信号Ｓｃの波形を常時パルス状に設定した場合でも、データの書き込み途中における画素２の発光を有効に規制できるという効果がある。また、制御信号ＧＰによって制御トランジスタＴ５を走査線単位で制御することにより、第１の実施形態と比較して、１垂直走査期間に占める発光期間を長くでき、この発光期間を均一に分散でき、かつ、発光効率に優れた低輝度側で有機ＥＬ素子ＯＬＥＤを発光させることが可能となる。このことは、消費電力の低減や有機ＥＬ素子ＯＬＥＤの寿命向上を図る上で有利である。なお、駆動電流Ｉｏｌｅｄの電流経路中に制御トランジスタＴ５を追加する点は、以下に述べる各実施形態および画素回路の各変形例に対しても同様に適用可能である。
【００３７】
（第４の実施形態）
本実施形態は、第２の電源線Ｌ２の電位を固定とし、第１の電源線Ｌ１の電位を可変設定することにより、インパルス駆動を実現するものである。図８は、本実施形態に係る電気光学装置のブロック構成図である。第１の電源線Ｌ１の出力電位Ｖｏｕｔを制御するために、電源線制御回路６は、制御回路５からの制御信号Ｓｃに応じて、２つの固定電位Ｖｏｆｆ，Ｖｄｄのいずれかを出力電位Ｖｏｕｔとして択一的に出力する。ここで、オフ電位Ｖｏｆｆは所定の電位Ｖｓｓ以下の所定の電位であり、電源電位Ｖｄｄは所定の電位Ｖｓｓよりも高い電位である（Ｖｏｆｆ≦Ｖｓｓ＜Ｖｄｄ）。電源線制御回路６は、図３の回路構成をそのまま用いることができるが、同図に示したインバータ６ａの２つの電位端子のうち、オフ電位Ｖｏｆｆ側を電源電位Ｖｄｄ、電位Ｖｓｓ側を本実施形態でいうオフ電位Ｖｏｆｆにそれぞれ変更する必要がある。
【００３８】
図２に示した画素２を構成する有機ＥＬ素子ＯＬＥＤの発光状態は、電源線制御回路６から出力された出力電位Ｖｏｕｔによって制御される。制御信号ＳｃがＬレベルの場合、電源線制御回路６から出力される出力電位Ｖｏｕｔは、電位Ｖｓｓよりも高い電源電位Ｖｄｄとなる。したがって、有機ＥＬ素子ＯＬＥＤには順バイアスが印加されるため、有機ＥＬ素子ＯＬＥＤの発光が許容される。これに対して、制御信号ＳｃがＨレベルの場合、出力電位Ｖｏｕｔは電位Ｖｓｓ以下のオフ電位Ｖｏｆｆとなる。したがって、有機ＥＬ素子ＯＬＥＤには非順バイアスが印加されるため、有機ＥＬ素子ＯＬＥＤの整流作用によって、有機ＥＬ素子ＯＬＥＤの発光が規制される。
【００３９】
図９は、本実施形態に係る駆動タイミングチャートである。電位を可変設定する対象が第２の電源線Ｌ２から第１の電源線Ｌ１に変わった関係上、本実施形態に係る制御信号Ｓｃは、図４の制御信号Ｓｃをレベル反転したものが用いられる。１垂直走査期間ｔ０〜ｔ４における前半期間ｔ０〜ｔ３では、制御信号ＳｃがＨレベルに維持されるため、すべての画素２に対してオフ電位Ｖｏｆｆが供給される（Ｖｏｕｔ＝Ｖｏｆｆ）。したがって、この前半期間ｔ０〜ｔ３では、すべての画素２の有機ＥＬ素子ＯＬＥＤが非発光状態に設定される。そして、続く後半期間ｔ３〜ｔ４では、制御信号Ｓｃがパルス波形になるため、すべての画素２の有機ＥＬ素子ＯＬＥＤを対象にインパルス駆動が行われる。
【００４０】
本実施形態によれば、第１の電源線Ｌ１を対象とした設定電位の制御によって、インパルス駆動を実現できるため、上述した実施形態と同様に、動画表示特性の改善による表示品質の向上を図ることができる。なお、電源線制御回路６の駆動能力の観点でいえば、第１の電源線Ｌ１側よりも第２の電源線Ｌ２側を制御する方が好ましい。第１の電源線Ｌ１側の制御では、有機ＥＬ素子ＯＬＥＤの前段に駆動トランジスタＴ４が介在するため、このトランジスタＴ４を充放電しなければ、後段の有機ＥＬ素子ＯＬＥＤの印加バイアスを切り替えることができない。これに対して、第２の電源線Ｌ２側の制御では、第２の電源線Ｌ２が有機ＥＬ素子ＯＬＥＤのカソードに直接接続されている関係上、駆動トランジスタＴ４の容量を考慮する必要がないので、その分だけ印加バイアスの切り替えを高速化できる。また、第１の電源線Ｌ１側の制御において、非順バイアスとして逆バイアスを印加する場合には、負のオフ電位Ｖｏｆｆ（Ｖｏｆｆ＜Ｖｓｓ）を設定する必要があるため、極性の異なる電位を生成しなければならない。これに対して、第２の電源線Ｌ２側の制御では、正の電位のみ、換言すれば、同極性の電位のみでインパルス駆動を実現できるため、電圧生成を行う上で有利である。なお、第１の電源線Ｌ１側の制御によりインパルス駆動を実現する点は、以下の実施形態においても同様に適用可能である。
【００４１】
なお、２つの電源線Ｌ１，Ｌ２のそれぞれに電源線制御回路６を別個に設け、双方の電源線Ｌ１，Ｌ２の電位を可変設定することにより、印加バイアスの切り替えを行うことも当然に可能である。例えば、有機ＥＬ素子ＯＬＥＤに順バイアスを印加する場合、第１の電源線Ｌ１の電位をＶｄｄ、第２の電源線Ｌ２の電位をＶｓｓに設定し、非順バイアスを印加する場合、第１の電源線Ｌ１の電位を１／２Ｖｄｄ、第２の電源線Ｌ２の電位も１／２Ｖｄｄに設定するといった如くである。この手法によれば、電源線Ｌ１，Ｌ２の電位レベルの変化量を小さくできるという利点がある。また、電源線Ｌ１，Ｌ２の両方の電位を可変設定することにより、電源電圧がＶｓｓ〜Ｖｄｄの範囲内で制御できるため、電源構成が簡単になる。
【００４２】
（第５の実施形態）
本実施形態は、電源線の電位を走査線単位で設定する駆動制御に関する。図１０は、本実施形態に係る電気光学装置のブロック構成図である。電源線制御回路６（１）〜６（ｎ）は、走査線単位で設けられており、対応する制御信号Ｓｃ（１）〜Ｓｃ（ｎ）に応じて、対応する出力電位Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）を出力する。これらの出力電位Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）は、走査線単位で設けられた第２の電源線Ｌ２（１）〜Ｌ２（ｎ）のうちの対応するものに供給される。例えば、最上の走査線Ｙ１に対応して設けられた電源線制御回路６（１）は、制御信号Ｓｃ（１）に応じて、最上の走査線Ｙ１の画素行に対応する第２の電源線Ｌ２（１）に対して、出力電位Ｖｏｕｔ（１）を供給する。
【００４３】
図１１は、本実施形態に係る駆動タイミングチャートであり、インパルス駆動が行われる期間は、走査線Ｙの選択が順番に行われる関係上、走査線毎にオフセットしている。つまり、インパルス駆動は、走査線Ｙの選択と同期しており、画素行毎にオフセットしたタイミングで行われる点が本実施形態の特徴である。まず、最上の画素行に関しては、この画素行が選択されてから次に選択されるまでの期間ｔ０〜ｔ５（１垂直走査期間）うちの前半期間ｔ０〜ｔ１において、最上の走査線Ｙ１が選択されて、データ書き込みが行われる。この期間ｔ０〜ｔ１を含む期間ｔ０〜ｔ２では、対応する制御信号Ｓｃ（１）がＬレベルに維持され、この画素行の有機ＥＬ素子ＯＬＥＤには非順バイアスが印加されるため、これらは非発光状態に設定される。そして、タイミングｔ２以降、最上の走査線Ｙ１が次に選択されるタイミングｔ５に到達するまでの期間、制御信号Ｓｃ（１）がパルス波形に変化するため、最上の画素行における有機ＥＬ素子ＯＬＥＤのインパルス駆動が一斉に行われる。つぎに、走査線Ｙ１の直下の画素行に関しては、この画素行の１垂直走査期間のうちの前半期間ｔ１〜ｔ３において、走査線Ｙ２が選択されて、データ書き込みが行われる。この期間ｔ１〜ｔ３を含む期間ｔ１〜ｔ４では、対応する制御信号Ｓｃ（２）がＬレベルに維持され、この画素行の有機ＥＬ素子ＯＬＥＤには非順バイアスが印加されるため、これらは非発光状態に設定される。そして、タイミングｔ４以降、走査線Ｙ２が次に選択されるまでの期間では、制御信号Ｓｃ（２）がパルス波形に変化するため、走査線Ｙ２に対応する画素行における有機ＥＬ素子ＯＬＥＤのインパルス駆動が一斉に行われる。それ以降の画素行に関しても同様であり、線順次走査による走査線Ｙの選択順序に従い、走査線毎にオフセットしながら、インパルス駆動が順次行われていく。
【００４４】
本実施形態によれば、電源線制御回路６（１）〜６（ｎ）を走査線単位で設け、第２の電源線Ｌ２（１）〜Ｌ２（ｎ）の電位を独立して可変設定することにより、走査線単位でのインパルス駆動を実現している。これにより、ある走査線Ｙに対応した画素行に関するインパルス駆動を、それ以外の走査線Ｙの選択（データの書き込み）に関する時間的制約を受けることなく、独立して行うことができる。その結果、それぞれの画素行に関して、１垂直走査期間に占めるインパルス駆動の時間的割合を大きくできるため、駆動電流Ｉｏｌｅｄを増大させることなく、表示部１の高輝度化を図ることが可能となる。また、トータルでの消費電力の変化を小さく抑えられるため、電源の揺れが小さくなる。
【００４５】
なお、上述した各実施形態に係る駆動制御は、電流によって発光輝度が制御される電気光学素子を含む様々な画素回路に広く適用可能であり、図２に示した画素回路はその一例にすぎない。以下、本発明が適用可能な画素回路の構成を例示的に列挙する。
【００４６】
図１２は、画素２の第１の変形例を示す電流プログラム方式の画素回路図である。この画素回路は、第１の走査信号ＳＥＬ１および第２の走査信号ＳＥＬ２がそれぞれ供給される２本の走査線に接続されている。１つの画素２は、有機ＥＬ素子ＯＬＥＤ、４つのトランジスタＴ１〜Ｔ４およびキャパシタＣによって構成されている。この画素回路では、一例として、ｎチャネル型のトランジスタＴ１と、ｐチャネル型のトランジスタＴ２〜Ｔ４とが用いられている。第１のスイッチングトランジスタＴ１のゲートは、第１の走査信号ＳＥＬ１が供給される走査線に接続され、そのソースは、データ電流Ｉｄａｔａが供給されるデータ線Ｘに接続されている。また、第１のスイッチングトランジスタＴ１のドレインは、第２のスイッチングトランジスタＴ２のドレインと、プログラミングトランジスタＴ３のドレインとに共通接続されている。第２の走査信号ＳＥＬ２がゲートに供給された第２のスイッチングトランジスタＴ２のソースは、カレントミラー回路を構成する一対のトランジスタＴ３，Ｔ４のゲートと、キャパシタＣの一方の電極とに共通接続されている。プログラミングトランジスタＴ３のソース、駆動トランジスタＴ４のソースと、キャパシタＣの他方の電極とは、第１の電源線Ｌ１に接続されている。一方、有機ＥＬ素子ＯＬＥＤのカソード（陰極）は、第２の電源線Ｌ２に接続されている。
【００４７】
図１２に示した画素回路の制御プロセスは以下のようになる。まず、１垂直走査期間の前半において、第１の走査信号ＳＥＬ１がＨレベル、第２の走査信号ＳＥＬ２がＬレベルにそれぞれ設定される。これにより、プログラミングトランジスタＴ３は、データ線Ｘより供給されたデータ電流Ｉｄａｔａを自己のチャネルに流し、データ電流Ｉｄａｔａに応じたゲート電圧Ｖｇを自己のゲートに発生させる。このゲート電圧Ｖｇによって、キャパシタＣに電荷が蓄積され、データ書き込みが行われる。その後、１垂直走査期間の後半において、第１の走査信号ＳＥＬ１がＬレベル、第２の走査信号ＳＥＬ２がＨレベルにそれぞれ設定される。これにより、プログラミングトランジスタＴ３のゲートとドレインとの間が電気的に分離され、駆動トランジスタＴ４のゲートには、キャパシタＣに蓄積された電荷によってゲート電圧Ｖｇ相当が印加される。この状態において、第１の電源線Ｌ１の電位または第２の電源線Ｌ２の電位の少なくとも一方を可変設定することにより、有機ＥＬ素子ＯＬＥＤをインパルス駆動させる。
【００４８】
図１３は、画素２の第２の変形例を示す電流プログラム方式の画素回路図である。この画素回路には、走査信号ＳＥＬが供給される１本の走査線と、制御信号ＧＰが供給される１本の信号線とが接続されている。１つの画素２は、有機ＥＬ素子ＯＬＥＤ、４つのｐチャネル型トランジスタＴ１，Ｔ２，Ｔ４，Ｔ５およびキャパシタＣによって構成されている。第１のスイッチングトランジスタＴ１のゲートは、走査信号ＳＥＬが供給される走査線に接続され、そのソースは、データ電流Ｉｄａｔａが供給されるデータ線Ｘに接続されている。第１のスイッチングトランジスタＴ１のドレインは、制御トランジスタＴ５のドレインと、駆動トランジスタＴ４のソースと、キャパシタＣの一方の電極とに共通接続されている。キャパシタＣの他方の電極は、駆動トランジスタＴ４のゲートと、第２のスイッチングトランジスタＴ２のソースとに共通接続されている。第２のスイッチングトランジスタＴ２のゲートは、第１のスイッチングトランジスタＴ１と同様に、走査信号ＳＥＬが供給される走査線に接続されている。第２のスイッチングトランジスタＴ２のドレインは、駆動トランジスタＴ４のドレインと、有機ＥＬ素子ＯＬＥＤのアノードとに共通接続されている。この有機ＥＬ素子ＯＬＥＤのカソードは第２の電源線Ｌ２に接続されている。一方、制御トランジスタＴ５のゲートは制御信号ＧＰが供給される信号線に接続され、そのソースは第１の電源線Ｌ１に接続されている。
【００４９】
図１３に示した画素回路の制御プロセスは以下のようになる。まず、１垂直走査期間の前半において、走査信号ＳＥＬがＬレベル、制御信号ＧＰがＨレベルにそれぞれ設定される。これにより、駆動トランジスタＴ４は、データ線Ｘより供給されたデータ電流Ｉｄａｔａを自己のチャネルに流し、このデータ電流Ｉｄａｔａに応じたゲート電圧Ｖｇを自己のゲートに発生させる。このゲート電圧Ｖｇにより、キャパシタＣに電荷が蓄積され、データ書き込みが行われる。その後、１垂直走査期間の後半において、走査信号ＳＥＬがＨレベル、制御信号ＧＰがＬレベルにそれぞれ設定される。これにより、駆動トランジスタＴ４のゲートとドレインとの間が電気的に分離され、駆動トランジスタＴ４のゲートには、キャパシタＣの蓄積電荷に応じて、ゲート電圧Ｖｇ相当が印加される。この状態において、第１の電源線Ｌ１の電位または第２の電源線Ｌ２の電位の少なくとも一方を可変設定することにより、有機ＥＬ素子ＯＬＥＤをインパルス駆動させる。
【００５０】
図１４は、画素２の第３の変形例を示す電圧プログラム方式の画素回路図である。この画素回路は、走査信号ＳＥＬが供給される１本の走査線に接続されている。１つの画素２は、有機ＥＬ素子ＯＬＥＤ、ｎチャネル型トランジスタＴ１、ｐチャネル型トランジスタＴ４およびキャパシタＣによって構成されている。スイッチングトランジスタＴ１のゲートは、走査信号ＳＥＬが供給される走査線に接続され、そのドレインは、データ電圧Ｖｄａｔａが供給されるデータ線Ｘに接続されている。スイッチングトランジスタＴ１のソースは、キャパシタＣの一方の電極と、駆動トランジスタＴ４のゲートとに共通接続されている。キャパシタＣの他方の電極は駆動トランジスタＴ４のソースと第１の電源線Ｌ１とに共通接続されている。駆動トランジスタＴ４のドレインは有機ＥＬ素子ＯＬＥＤのアノードに接続されている。この有機ＥＬ素子ＯＬＥＤのカソードは第２の電源線Ｌ２に接続されている。
【００５１】
図１４に示した画素回路の制御プロセスは以下のようになる。走査信号ＳＥＬがＨレベルの期間において、データ線Ｘに供給されたデータ電圧ＶｄａｔａがキャパシタＣの一方の電極に印加され、データ電圧Ｖｄａｔａ相当の電荷がキャパシタＣに蓄積される。そして、キャパシタＣの蓄積電荷によって、駆動トランジスタＴ４のゲートにはゲート電圧Ｖｇ相当が印加される。この状態において、第１の電源線Ｌ１の電位または第２の電源線Ｌ２の電位の少なくとも一方を可変設定することにより、有機ＥＬ素子ＯＬＥＤをインパルス駆動させる。
【００５２】
図１５は、画素２の第４の変形例を示す電圧プログラム方式の画素回路図である。この画素回路は、第１の走査信号ＳＥＬ１および第２の走査信号ＳＥＬ２がそれぞれ供給される２本の走査線と、制御信号ＧＰが供給される信号線とに接続されている。１つの画素２は、有機ＥＬ素子ＯＬＥＤ、４つのｐチャネル型トランジスタＴ１，Ｔ２，Ｔ４，Ｔ５および２つのキャパシタＣ１，Ｃ２によって構成されている。第１のスイッチングトランジスタＴ１のゲートは、第１の走査信号ＳＥＬ１が供給される走査線が接続され、そのソースは、データ電圧Ｖｄａｔａが供給されるデータ線Ｘに接続されている。第１のスイッチングトランジスタＴ１のドレインは、第１のキャパシタＣ１の一方の電極に接続されている。また、第１のキャパシタＣ１の他方の電極は、第２のキャパシタＣ２の一方の電極と、第２のスイッチングトランジスタＴ２のソースと、駆動トランジスタＴ４のゲートとに共通接続されている。第２のキャパシタＣ２の他方の電極と駆動トランジスタＴ４のソースとは、第１の電源線Ｌ１に接続されている。第２のスイッチングトランジスタＴ２のゲートには第２の走査信号ＳＥＬ２が供給され、そのドレインは、駆動トランジスタＴ４のドレインと制御トランジスタＴ５のソースとに共通接続されている。制御信号ＧＰがゲートに供給された制御トランジスタＴ５は、駆動トランジスタＴ４のドレインと有機ＥＬ素子ＯＬＥＤのアノードとの間に設けられている。この有機ＥＬ素子ＯＬＥＤのカソードは、第２の電源線Ｌ２に接続されている。
【００５３】
図１５に示した画素回路の制御プロセスは以下のようになる。１垂直走査期間は、４つの期間に分けられる。まず、第１の期間において、Ｌレベルの制御信号ＧＰにより制御トランジスタＴ５がオンし、駆動トランジスタＴ４のドレインの電位が電位Ｖｓｓに設定される。つぎに、第２の期間において、Ｌレベルの第２の走査信号ＳＥＬ２およびＨレベルの制御信号ＧＰにより、駆動トランジスタＴ４のゲートには、自己のチャネルと第２のスイッチングトランジスタＴ２とを介して、自己のソースに印加された電源電位Ｖｄｄが印加される。これにより、駆動トランジスタＴ４のゲート間電圧Ｖｇｓは、自己の閾値電圧Ｖｔｈまで押し上げられる。駆動トランジスタＴ４のゲートに接続された２つのキャパシタＣ１，Ｃ２の電極には、それぞれ閾値電圧Ｖｔｈが印加されることになる。一方、キャパシタＣ１，Ｃ２の対向する電極には、電源電位Ｖｄｄが供給されているので、それぞれのキャパシタＣ１，Ｃ２の電位差は、電源電位Ｖｄｄと閾値電圧Ｖｔｈとの差（Ｖｄｄ−Ｖｔｈ）に設定される。そして、第３の期間において、データ電圧Ｖｄａｔａとして、従前の電源電位ＶｄｄからΔＶｄａｔａだけ低下させた電圧レベルがデータ線Ｘに印加されることにより、キャパシタＣ１，Ｃ２に対するデータ書き込みが行われる。この状態において、第１の電源線Ｌ１の電位または第２の電源線Ｌ２の電位の少なくとも一方を可変設定することにより、有機ＥＬ素子ＯＬＥＤをインパルス駆動させる。なお、図１５に示した画素回路に関する基本的な制御プロセスについては、特表２００２−５１４３２０号公報に記載されているので必要ならば参照されたい。
【００５４】
なお、上述した各実施形態において、インパルス駆動で非発光とする場合、第１の電源線Ｌ１の電位ＶＬ１と第２の電源線Ｌ２の電位ＶＬ２との関係をＶＬ１≦ＶＬ２に設定する必要は必ずしもない。厳密には、回路全体で考えて、有機ＥＬ素子ＯＬＥＤが発光し始めるための電圧ＶＥＬを考慮すると、ＶＬ１＋ＶＥＬ≦ＶＬ２となればよい。ここで、ＶＥＬは、トランジスタ等の閾値および有機ＥＬ素子ＯＬＥＤの発光閾値を足し合わせたものである。
【００５５】
また、上述した各実施形態では、電気光学素子として有機ＥＬ素子ＯＬＥＤを用いた例について説明した。しかしながら、本発明はこれに限定されるものではなく、駆動電流に応じた輝度で発光する、それ以外の電気光学素子に対しても適用可能である。
【００５６】
さらに、上述した各実施形態に係る電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【００５７】
【発明の効果】
本発明によれば、ある走査線が選択されてからこの走査線が次に選択されるまでの期間において、第１の電源線または第２の電源線の少なくとも一方の電位を可変に設定し、電気光学素子に順バイアスと非順バイアスとを交互に印加する。これにより、動画表示特性を改善でき、表示品質の一層の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態に係る電気光学装置のブロック構成図
【図２】第１の実施形態に係る画素回路図
【図３】電源線制御回路の回路図
【図４】第１の実施形態に係る駆動タイミングチャート
【図５】第２の実施形態に係る駆動タイミングチャート
【図６】第３の実施形態に係る画素回路図
【図７】第３の実施形態に係る駆動タイミングチャート
【図８】第４の実施形態に係る電気光学装置のブロック構成図
【図９】第４の実施形態に係る画素の駆動タイミングチャート
【図１０】第５の実施形態に係る電気光学装置のブロック構成図
【図１１】第５の実施形態に係る画素の駆動タイミングチャート
【図１２】画素の第１の変形例を示す画素回路図
【図１３】画素の第２の変形例を示す画素回路図
【図１４】画素の第３の変形例を示す画素回路図
【図１５】画素の第４の変形例を示す画素回路図
【符号の説明】
１    表示部
２    画素
３    走査線駆動回路
４    データ線駆動回路
５    制御回路
６    電源線制御回路
６ａ    ＣＭＯＳインバータ
６ｂ    オペアンプ
Ｔ１    第１のスイッチングトランジスタ
Ｔ２    第２のスイッチングトランジスタ
Ｔ３    プログラミングトランジスタ
Ｔ４    駆動トランジスタ
Ｔ５    制御トランジスタ
Ｃ    キャパシタ
Ｃ１    第１のキャパシタ
Ｃ２    第２のキャパシタ
ＯＬＥＤ  有機ＥＬ素子
【図１】
2004252104.tif 000003
【図２】
2004252104.tif 000004
【図３】
2004252104.tif 000005
【図４】
2004252104.tif 000006
【図５】
2004252104.tif 000007
【図６】
2004252104.tif 000008
【図７】
2004252104.tif 000009
【図８】
2004252104.tif 000010
【図９】
2004252104.tif 000011
【図１０】
2004252104.tif 000012
【図１１】
2004252104.tif 000013
【図１２】
2004252104.tif 000014
【図１３】
2004252104.tif 000015
【図１４】
2004252104.tif 000016
【図１５】
2004252104.tif 000017