(57)【要約】【課題】確実且つ容易に製造でき、しかも寄生容量や寄生インダクタンスも低減された光半導体装置及びその製造方法を提供することを目的とする。【解決手段】絶縁性の基板（ＳＢ）と、前記基板の上に設けられた半導体層（ＳＥ）と、前記半導体層に接続された第１の電極（ＥＬ１）と、を備え、前記基板は、その一部が前記半導体層の上面と略同一の高さまで突出してなる凸部（Ｐ）を有し、前記第１の電極は、前記凸部の上に延在してなる（ＥＰ）ことを特徴とする半導体装置を提供する。【選択図】      図１
2004165529.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性の基板と、
前記基板の上に設けられた半導体層と、
前記半導体層に接続された第１の電極と、
を備え、
前記基板は、その一部が前記半導体層の上面と略同一の高さまで突出してなる凸部を有し、
前記第１の電極は、前記凸部の上に延在してなることを特徴とする光半導体装置。
【請求項２】
凸部を有する絶縁性の基板と、
前記凸部に隣接して前記基板の上に設けられ、前記凸部の上面と略同一の高さの上面を有する半導体層と、
前記半導体層の前記上面に接続され前記凸部の上に延在してなる第１の電極と、
を備えたことを特徴とする光半導体装置。
【請求項３】
凸部を有する絶縁性の基板と、
前記凸部に隣接して前記基板の上に設けられ、前記凸部の高さと略同一の厚みを有する半導体層と、
前記半導体層の上に設けられ前記凸部の上に延在してなる第１の電極と、
を備えたことを特徴とする光半導体装置。
【請求項４】
前記凸部の上に延在した前記第１の電極の一部は、電極パッドであることを特徴とする請求項１〜３のいずれか１つに記載の光半導体装置。
【請求項５】
前記凸部と前記第１の電極との間に絶縁膜が設けられたことを特徴とする請求項１〜４のいずれか１つに記載の光半導体装置。
【請求項６】
前記半導体層は、ｐ型の半導体領域と、ｎ型の半導体領域と、を有し、
前記第１の電極は、前記ｐ型の半導体領域及び前記ｎ型の半導体領域のいずれか一方に接続されたことを特徴とする請求項１〜５のいずれか１つに記載の光半導体装置。
【請求項７】
前記ｐ型の半導体領域と前記ｎ型の半導体領域のいずれか他方に接続された第２の電極をさらに備えたことを特徴とする請求項６記載の光半導体装置。
【請求項８】
前記半導体層は、前記基板の上に設けられたｎ型半導体層と、前記ｎ型半導体層の上に設けられた光吸収層と、前記光吸収層の上に設けられた窓層と、を有し、
前記窓層の一部がｐ型化されてなるｐ型領域に前記第１の電極が接続され、
前記ｎ型半導体層に第２の電極が接続されたことを特徴とする請求項１〜５のいずれか１つに記載の光半導体装置。
【請求項９】
上面が保護膜で被覆された凸部を絶縁性の基板の表面に形成する工程と、
前記保護膜の上には半導体層が実質的に形成されない条件において、前記基板の表面に前記凸部と略同一の高さまで半導体層を形成する工程と、
前記半導体層の上面に接続され前記凸部の上に延在する第１の電極を形成する工程と、
を備えたことを特徴とする光半導体装置の製造方法。
【請求項１０】
前記保護膜は、窒化シリコン及び酸化シリコンのいずれかであることを特徴とする請求項９記載の光半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光半導体装置及びその製造方法に関し、特に、絶縁性の基板上に形成され、表面に電極、電極配線あるいは電極パッドなどを有する受光素子、発光素子あるいは光変調素子などの光半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
受光素子、発光素子あるいは光変調素子などの光半導体装置の多くは、表面に電極、電極配線または電極パッドが設けられている。以下、このような光半導体装置の一例として、半導体受光素子を例に挙げて説明する。
【０００３】
図１１は、従来の半導体受光素子を表す模式図であり、同図（ａ）はその斜視図、同図（ｂ）はそのＡ−Ａ線断面図である。
【０００４】
この受光素子は、インジウム燐（ＩｎＰ）系の化合物半導体からなる。すなわち、ｎ型ＩｎＰ基板８０１の上には、ｎ型ＩｎＰのバッファ層８０２、ｎ型ＩｎＧａＡｓ光吸収層８０３及びｎ型ＩｎＰ窓層８０４が、順次積層されている。これらの各層は、ＶＰＥ（ｖａｐｏｒ  ｐｈａｓｅ  ｅｐｉｔａｘｙ）法またはＭＯＣＶＤ（ｍｅｔａｌ−ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法などの方法により成長させることができる。
【０００５】
各層のキャリア濃度及び層厚について例示すると、例えば、ｎ型ＩｎＰバッファ層８０２は２．５×１０１５ｃｍ−３、２μｍ、ｎ型ＩｎＧａＡｓ光吸収層８０３は１×１０１５ｃｍ−３、２μｍ、ｎ型ＩｎＰ窓層８０４は１×１０１５ｃｍ−３、１．５μｍ程度とすることができる。
【０００６】
そして、窓層８０４の表面からｐ型不純物を選択的に導入することにより、ｐ型領域８０６が形成されている。ｐ型領域８０６は、例えば、ＳｉＮ膜８０５に設けた開口を介して、封管拡散法などの方法により亜鉛（Ｚｎ）を選択的に拡散することにより形成できる。このようにして形成されるｐｎ接合８１０は、その先端が、窓層８０４と光吸収層８０３とのヘテロ界面から光吸収層８０３内に、０．１〜０．３μｍ程度入り込んだ位置とされる。そして、受光領域には、反射防止膜８０７が形成され、さらに、ｐ側電極８０８が電極パッド８１１に接続されている。また、裏面側には、ｎ側電極８０９が設けられている。
【０００７】
図１１の受光素子は、いわゆるプレーナプロセスにより形成することができる。このため、プロセスは容易であり、高歩留りが期待できる。
【０００８】
こうして形成された図１１の構造の受光素子の場合、主接合８１０によるｐｎ接合の寄生容量と、電極パッド８１１の下に発生する寄生容量とを合わせた静電容量によって、受光素子の遮断周波数ｆｃ（ＧＨｚ）が決定される。遮断周波数ｆｃを高くするためには、素子全体の静電容量を低減することが必要である。このためには、主接合の面積を縮小化させたり、電極パッド８１１の面積を縮小化させる方策も有効である。
【０００９】
しかし、主接合部分の面積を縮小化すると、受光部の面積も縮小される。従って、過度の縮小化は、入射光との結合低下という問題を引き起こすため、主接合面積の下限がある。現状では、受光部の直径として、２０μｍが実質的な下限値である。
【００１０】
また、電極パッド８１１に関しても、その部分の面積を縮小化し過ぎた場合、ワイアボンディングが困難となり、またはボンディング強度が低下するという問題が生じるため、電極パッド８１１の面積にも下限がある。現状では、電極パッド８１１のサイズとしては、直径７０μｍ程度が実質的な下限値である。
【００１１】
つまり、主接合の面積や、電極パッドの面積の縮小化以外の方法で、素子全体の静電容量の削減を行う必要がある。この点を改善するため、絶縁性の基板上に受光素子を形成する方法が考えられる。
【００１２】
図１２は、本発明者が本発明に至る過程で試作した受光素子を表す模式図である。すなわち、同図（ａ）は、その斜視図、同図（ｂ）はそのＡ−Ａ線断面図である。
【００１３】
この受光素子のひとつのポイントは、半絶縁（ＳＩ）ＩｎＰ基板９０１を用いる点にある。
【００１４】
すなわち、鉄（Ｆｅ）がドープされたＳＩ−ＩｎＰ基板９０１の上には、ｎ型ＩｎＰのバッファ層９０２、ｎ型ＩｎＧａＡｓ光吸収層９０３、ｎ型ＩｎＰ窓層９０４がＶＰＥ法やＭＯＣＶＤ法などの方法により積層されている。ここで、各層のキャリア濃度と層厚は、それぞれ、ｎ型ＩｎＰバッファ層９０２は４．０×１０１７ｃｍ−３、６．５μｍ、ｎ型ＩｎＧａＡｓ光吸収層９０３は１×１０１５ｃｍ−３、２μｍ、ｎ型ＩｎＰ窓層９０４は１×１０１５ｃｍ−３、１．５μｍ程度とすることができる。
【００１５】
そして、光吸収層９０３、窓層９０４は、メサ状にエッチングされ、その頂上付近において、ｐ型領域９０６が形成されている。その形成方法としては、ＳｉＮ膜９０５をマスクとして、その開口から亜鉛などを導入する方法を用いることができる。また、光吸収層９０３、窓層９０４の側面はスロープ状に形成されている。そして、受光部とこのスロープの表面は、反射防止膜９０７により覆われている。
【００１６】
バッファ層９０２の上には、ｎ側電極９０９が形成されている。一方、ｐ型領域９０６の上には、ｐ側電極が形成され、接続され、光吸収層９０３及び窓層９０４の側面に形成されたスロープを介しては、基板９０１の上に設けられた電極パッド９１１に接続されている。
【００１７】
以上説明した構造の場合、半絶縁基板９０１を用いることにより、ｐｎ接合９１０による接合容量と、電極パッド９１１の下の寄生容量ともに、ｎ型ＩｎＰ基板上に形成された場合に比べて、低減される。つまり、素子全体の静電容量を下げて、高い遮断周波数を得ることができる。
【００１８】
【発明が解決しようとする課題】
しかし、図１２の受光素子の場合、ｐ側電極９０８と電極パッド９１１とを配線９１２により接続する必要がある。すなわち、段差が１０μｍ近くあるｐ側電極９０８と電極パッド９１１とを繋ぐという困難な工程が必要とされる。この段差が緩和されない場合、配線９１２に「段切れ」などが生じ、歩留りがの低下が懸念される。
【００１９】
さらに、スロープ化された傾斜面に配線９１２を形成するため、その長さは、平面上に形成するプレーナ構造に比べて、短くできず、配線のＬ（インダクタンス）がより大きくなるという問題もある。
【００２０】
このような問題は、半導体受光素子に限らず、発光装置や光変調装置などの各種の光半導体装置においても、同様に起こりうるものである。
【００２１】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、確実且つ容易に製造でき、しかも寄生容量や寄生インダクタンスも低減された光半導体装置及びその製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の光半導体装置は、絶縁性の基板と、前記基板の上に設けられた半導体層と、前記半導体層に接続された第１の電極と、を備え、前記基板は、その一部が前記半導体層の上面と略同一の高さまで突出してなる凸部を有し、前記第１の電極は、前記凸部の上に延在してなることを特徴とする。
【００２３】
上記構成によれば、確実且つ容易に製造でき、しかも寄生容量や寄生インダクタンスも低減された光半導体装置を提供することができる。
【００２４】
また、本発明の第２の光半導体装置は、凸部を有する絶縁性の基板と、前記凸部に隣接して前記基板の上に設けられ、前記凸部の上面と略同一の高さの上面を有する半導体層と、前記半導体層の前記上面に接続され前記凸部の上に延在してなる第１の電極と、を備えたことを特徴とする。
【００２５】
上記構成によっても、確実且つ容易に製造でき、しかも寄生容量や寄生インダクタンスも低減された光半導体装置を提供することができる。
【００２６】
また、本発明の第３の光半導体装置は、凸部を有する絶縁性の基板と、前記凸部に隣接して前記基板の上に設けられ、前記凸部の高さと略同一の厚みを有する半導体層と、前記半導体層の上に設けられ前記凸部の上に延在してなる第１の電極と、を備えたことを特徴とする。
【００２７】
上記構成によっても、確実且つ容易に製造でき、しかも寄生容量や寄生インダクタンスも低減された光半導体装置を提供することができる。
【００２８】
上記第１乃至第３の光半導体装置において、前記凸部の上に延在した前記第１の電極の一部は、電極パッドであるものとすることができる。
【００２９】
また、前記凸部と前記第１の電極との間に絶縁膜が設けられたものとすることもできる。
【００３０】
また、前記半導体層は、ｐ型の半導体領域と、ｎ型の半導体領域と、を有し、前記第１の電極は、前記ｐ型の半導体領域及び前記ｎ型の半導体領域のいずれか一方に接続されたものとすることができる。
【００３１】
この場合に、前記ｐ型の半導体領域と前記ｎ型の半導体領域のいずれか他方に接続された第２の電極をさらに備えたものとしてもよい。
【００３２】
また一方、前記半導体層は、前記基板の上に設けられたｎ型半導体層と、前記ｎ型半導体層の上に設けられた光吸収層と、前記光吸収層の上に設けられた窓層と、を有し、前記窓層の一部がｐ型化されてなるｐ型領域に前記第１の電極が接続され、前記ｎ型半導体層に第２の電極が接続されたものとすることもできる。
【００３３】
一方、本発明の光半導体装置の製造方法は、上面が保護膜で被覆された凸部を絶縁性の基板の表面に形成する工程と、前記保護膜の上には半導体層が実質的に形成されない条件において、前記基板の表面に前記凸部と略同一の高さまで半導体層を形成する工程と、前記半導体層の上面に接続され前記凸部の上に延在する第１の電極を形成する工程と、を備えたことを特徴とする。
【００３４】
ここで、前記保護膜は、窒化シリコン及び酸化シリコンのいずれかであるものとすることができる。
【００３５】
なお、本願明細書において「絶縁性」とは、電気的に明瞭な絶縁状態のみならず、いわゆる「半絶縁」の状態も含むものとする。例えば、ＩｎＰやＧａＡｓに鉄（Ｆｅ）などをドーピングして比抵抗を高い状態とした、いわゆる「半絶縁基板」も、「絶縁性」であるものとする。
【００３６】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００３７】
図１は、本発明の実施の形態にかかる光半導体装置の断面構造を表す模式図である。本実施形態の光半導体装置は、絶縁性基板ＳＢの上に形成され、その突起Ｐの上に電極パッドＥＰが設けられている点にひとつの特徴を有する。
【００３８】
図１の光半導体装置の構造について説明すると以下の如くである。まず、絶縁性の基板ＳＢは凸部Ｐを有する。そして、基板ＳＢの上において凸部Ｐを埋め込むようにその周りに半導体層ＳＥが設けられている。半導体層ＳＥの上面は、凸部Ｐの上面とほぼ同一の平面となるように形成されている。
【００３９】
半導体層ＳＥは、光半導体装置の要部をなす素子部ＤＥを含む。素子部ＤＥは、受光素子の場合には受光部または光吸収部であり、発光装置の場合には発光部であり、光変調装置の場合には光変調部である。なお、図１に表した素子部ＤＥのサイズや位置は一例に過ぎず、光半導体装置に要求される特性に応じて、半導体層ＳＥの何処に設けることもできる。
【００４０】
半導体層ＳＥの表面は、絶縁膜ＩＦにより覆われている。但し、絶縁膜ＩＦは本発明における必須構成要素ではなく、省略してもよい。そして、半導体層ＳＥには、第１の電極ＥＬ１と第２の電極ＥＬ２とが接続されている。これら電極は、素子部ＤＥに接続され、フォトダイオードやレーザダイオードなどの２端子素子の場合には、それぞれの端子電極に対応する。また、フォトトランジスタなどの３端子素子の場合は、図示しない第３の電極が設けられている。
【００４１】
そして、半導体層ＳＥの上面に設けられた第１の電極ＥＬ１は、配線ＷＬを介して電極パッドＥＰに接続されている。この電極パッドは、ワイアなどをボンディングするための接続端子として作用する。電極パッドＥＰは、基板の凸部Ｐの上に設けられ、図１に表した具体例の場合、そのパターン形状は、凸部Ｐの上面の形状とほぼ同一に形成されている。例えば、電極パッドＥＰが円形であれば、凸部Ｐの上面もそれとほぼ同サイズの円形である。
【００４２】
本実施形態によれば、このように電極パッドＥＰを絶縁性基板ＳＢの凸部Ｐの上に形成することにより、電極パッドＥＰの下に生ずる寄生容量を大幅に低減することができる。さらに、第１の電極ＥＬ１と電極パッドＥＰを略同一の平面状に近接させて配置できる。従って、第１の電極ＥＬ１から配線ＷＬを介して電極パッドＥＰに至る経路の寄生インダクタンス、寄生容量及び寄生抵抗を低く抑えることができる。
【００４３】
またさらに、本実施形態によれば、第１の電極ＥＬ１、配線ＷＬ及び電極パッドＥＰを略同一平面上に形成するので、形成プロセスが容易であり、「段切れ」などの問題が生じにくいという効果も得られる。
【００４４】
以下、本実施形態の変形例について説明する。なお、以下の説明で参照する図面に関しては、前述したものと同様の要素については同一の符号を付して詳細な説明は省略する。
【００４５】
図２は、本実施形態の第１の変形例の光半導体装置の断面構造を表す模式図である。
【００４６】
本変形例の場合、電極パッドＥＰは、基板の凸部Ｐよりもやや小さく形成されている。このようにしても、電極パッドＥＰの下における寄生容量を低減する効果は同様に得られる。またさらに、凸部Ｐが配線ＷＬの一部の下にまで設けられているので、この部分における寄生容量も低減することができる。
【００４７】
さらに、本変形例の場合、マスク合わせ精度などの問題から製造工程において電極パッドＥＰの形成位置が多少ずれたとしても、凸部Ｐから外側にはみ出すことがない。つまり、マスク合わせの「ずれ」などにより、電極パッドＥＰの下の寄生容量が増大するという問題を防ぐこともできる。
【００４８】
なお、このように電極パッドＥＰを凸部Ｐよりも小さくする場合、電極パッドＥＰの周囲全てにおいて凸部Ｐよりも小さくする必要はない。つまり、電極パッドＥＰの周囲の一部は、図１に表した如く凸部Ｐの端部とほぼ同一のサイズを有するものとしてもよく、または凸部Ｐよりも大きくしてもよい。
【００４９】
図３は、本実施形態の第２の変形例の光半導体装置の断面構造を表す模式図である。
【００５０】
本変形例の場合、上述した第１変形例とは逆に、電極パッドＥＰは、凸部Ｐよりもやや大きめに形成されている。このようにした場合は、凸部Ｐからはみ出した部分においては、寄生容量が大きくなるが、第１の電極ＥＬ１と電極パッドＥＰとを略同一平面に近接させて形成することにより、寄生インダクタンスや寄生抵抗を低減するという効果は、同様に得ることができる。
【００５１】
図４は、本実施形態の第３の変形例の光半導体装置の断面構造を表す模式図である。
【００５２】
本変形例の場合、凸部Ｐは、その側面が基板ＳＢの主面に対して垂直ではなく、上方で外側に張り出した、いわゆる「逆メサ」状に形成されている。凸部Ｐをこのように形成しても、図１に関して前述したものと同様の効果を得ることができる。
【００５３】
図５は、本実施形態の第４の変形例の光半導体装置の断面構造を表す模式図である。
【００５４】
本変形例の場合、前述した第３変形例とは逆に、凸部Ｐは、いわゆる「順メサ」状に形成されている。すなわち、凸部Ｐは、その側面が基板ＳＢの主面に対して垂直ではなく、下方よりも上方で幅狭に形成されている。凸部Ｐをこのように形成しても、図１に関して前述したものと同様の効果を得ることができる。
【００５５】
図６は、本実施形態の第５の変形例の光半導体装置の断面構造を表す模式図である。
【００５６】
本変形例の場合、半導体層ＳＥは凸部Ｐの周囲を取り囲むようには設けられていない。凸部Ｐ及び半導体層ＳＥをこのように形成しても、図１に関して前述したものと同様の効果を得ることができる。
【００５７】
以上、図２乃至図６を参照しつつ本実施形態の変形例について説明した。しかし、本発明はこれら具体例に限定されるものではなく、これら変形例を組み合わせたものも包含する。例えば、凸部Ｐを図４に例示した如く「逆メサ」状に形成し、または、図５に例示した如く「順メサ」状に形成した場合に、電極パッドＥＰとの相対的なサイズについても、図２あるいは図３に例示した如く、同一でないものとしてもよい。
【００５８】
また、例えば、凸部Ｐを形成する際に、エッチング速度が結晶方位依存性を有するエッチャントを用いた場合には、結晶方位に応じて、図４に例示した「逆メサ」と図５に例示した「順メサ」とが共存する凸部Ｐを形成することもできる。本発明は、このような場合も包含する。
【００５９】
一方、基板ＳＢの上に形成する半導体層ＳＥや素子部ＤＥの具体的な構造についても、ＰＤ（ｐｈｏｔｏｄｉｏｄｅ）、ＡＰＤ（ａｖａｌａｎｃｈｅ  ｐｈｏｔｏｄｉｏｄｅ）あるいはフォト・トランジスタなどの受光機能を有するものや、ＬＤ（ｌａｓｅｒ  ｄｉｏｄｅ）あるいはＬＥＤ（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）どの発光機能を有するもの、あるいは、光変調機能を有するものなど、各種の構造を採用することができる。
【００６０】
またさらに、半導体層ＳＥあるいは素子部ＤＥは、これらの機能を併せ持つものであってもよい。例えば、発光機能と受光機能とを併有し、または、発光機能と光変調機能とを併有するものとすることができる。
【００６１】
また一方、半導体層ＳＥや素子部ＤＥの材料についても、必要とされる機能に応じて、ＧａＡｓ系、ＩｎＰ系、ＧａＮ系をはじめとする各種の半導体を用いることができる。
【００６２】
【実施例】
以下、実施例を参照しつつ本発明の実施の形態についてさらに詳細に説明する。
【００６３】
図７は、本発明の実施例にかかる光半導体装置の要部を表す模式図である。すなわち、同図（ａ）はその斜視図であり、同図（ｂ）はそのＡ−Ａ線断面図である。
【００６４】
本実施例は、波長帯１．３ミクロン乃至１．５５ミクロンにおいて用いることができる受光素子である。
【００６５】
その構造について説明すると、まず、鉄（Ｆｅ）がドープされた半絶縁（ＳＩ）のＩｎＰ基板２０１に凸部２０１Ｐが形成されている。そして、この基板２０１の上において、凸部２０１Ｐを埋め込むように、ｎ型ＩｎＰのバッファ層２０２、ｎ型ＩｎＧａＡｓ光吸収層２０３、ｎ型ＩｎＰ窓２０４が積層されている。ここで、各層のキャリア濃度と層厚は、それぞれ、ｎ型ＩｎＰバッファ層９０２は４．０×１０１７ｃｍ−３、６．５μｍ、ｎ型ＩｎＧａＡｓ光吸収層９０３は１×１０１５ｃｍ−３、２μｍ、ｎ型ＩｎＰ窓層９０４は１×１０１５ｃｍ−３、１．５μｍ程度とすることができる。
【００６６】
そして、窓層２０４から光吸収層２０３に至るｐ型領域２０６が形成され、その上にｐ側電極２０８が接続されている。また、素子の周囲において窓層２０４と光吸収層２０３がエッチングされてバッファ層２０２にｎ側電極２０９が接続されている。
【００６７】
素子の表面は、窒化シリコン膜２０５及び反射防止膜２０７により覆われ、受光部は反射防止膜２０７により被覆されている。
【００６８】
凸部Ｐの上には、ｐ側電極２０８とほぼ同一平面上に電極パッド２１２が設けられ、配線２１１によってｐ側電極２０８に接続されている。
【００６９】
このように、半絶縁基板２０１に形成した凸部Ｐの上に電極パッド２１２を設けることにより、ｐ側電極２０８と電極パッド２１２とをほぼ同一平面上に近接させて形成することができる。
【００７０】
その結果として、電極パッド２１２の下の寄生容量を低減できるのみならず、ｐ側電極２０８から電極パッド２１２に至る経路の寄生インダクタンス、寄生容量及び寄生抵抗を大幅低減させ、高速変調が可能な受光素子を得ることができる。
【００７１】
また、ｐ側電極２０８と電極パッド２１２とをほぼ同一平面上に設けることにより、配線の「段切れ」などの問題も解消できる。
【００７２】
次に、本実施例の受光素子の製造方法について説明する。
【００７３】
図８乃至図１０は、本実施例の受光素子の製造方法を表す工程断面図であり、これらは図７におけるＡ−Ａ線断面図に対応するものである。
【００７４】
まず、図８（ａ）に表したように、  ＳＩ−ＩｎＰ基板２０１の上の電極パッド２１２を形成すべき領域に、窒化シリコン（ＳｉＮ）膜２１５を形成する。
【００７５】
次に、図８（ｂ）に表したように、ＳｉＮ膜２１５をマスクとして、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により約１０ミクロンほどエッチングして凸部２０１Ｐを形成する。なお、ここで、ＲＩＥあるいはイオンミリングのように異方性が強いエッチング方法を用いた場合には、同図に表した如く、凸部２０１Ｐの側面は基板２０１の主面に対して略垂直に形成されやすい。これに対して、ＣＤＥ（ｃｈｅｍｉｃａｌ  ｄｒｙ  ｅｔｃｈｉｎｇ）やある種のウエットエッチングなど、等方的なエッチングを施すと、凸部２０１Ｐの側面は、裾拡がりの曲面状に形成される。本発明においては、このようにして凸部２０１Ｐを形成してもよい。さらにまた、図４及び図５に関して前述したように、面方位依存性の高いエッチャントでエッチングした場合には、「順メサ」と「逆メサ」とを併有する凸部２０１Ｐを形成することもできる。
【００７６】
次に、図８（ｃ）に表したように、ＳｉＮ膜２１５を残したまま、ｎ型ＩｎＰバッファ層２０２、ｎ型ＩｎＧａＡｓ光吸収層２０３、ｎ型ＩｎＰ窓層２０４を順次エピタキシャル成長させる。結晶成長法としては、ＶＰＥ法やＭＯＣＶＤ法などを用いることができる。
【００７７】
この時に、凸部２０１Ｐの上面にはＳｉＮ膜２１５が残されているので、エピタキシャル成長は生じない。すなわち、ＳｉＮ膜２１５をマスクとした選択成長をさせることができる。その結果として、凸部２０１Ｐを埋め込むようにその周囲に半導体層をエピタキシャル成長させることができる。このような「選択成長」を生じさせることが可能なマスク材料としては、ＳｉＮの他にも、例えば酸化シリコン膜（ＳｉＯｘ）などを用いることもできる。すなわち、凸部２０１Ｐの上に酸化シリコン膜を形成しておくと、その上には半導体層がエピタキシャル成長しない。
【００７８】
次に、図９（ａ）に表したように、ウエーハ上にマスクとなるＳｉＮ膜２１６を形成し、その露出部を、ＲＩＥによりｎ型ＩｎＰバッファ層２０２に達するまでエッチングする。ＲＩＥによりエッチングすると、そのエッチング側面は基板主面に対して垂直状になる。このため、この後の工程において、この垂直側面の周辺でのレジストのカバレージが悪くなることが懸念される。
【００７９】
そこでこれを回避するために、ＳｉＮ膜２１５、２１６を除去した後、図９（ｂ）に表したように、臭化水素（ＨＢｒ）系のエッチャントを用いて全体を軽くエッチングする。こうすると、エッチングされた半導体層の上端の角部分を丸めてスロープ化させ、レジストカバレージを良くすることができる。
【００８０】
次に、図９（ｃ）に表したように、ＳｉＮ膜によるマスク２０５を形成し、凸部２０１Ｐのすぐ横に亜鉛（Ｚｎ）を拡散して、ｐ型領域２０６を形成する。ｐｎ接合２１０の深さは、窓層２０４と光吸収層２０３とのヘテロ界面から、光吸収層２０３の中に０．１〜０．３ミクロン程度はいりこんだ位置とすることが望ましい。
【００８１】
次に、図１０（ａ）に表したように、ｐ型領域２０６の上に反射防止膜２０７を形成する。そして、その周囲にコンタクト部分２１８を形成する。
【００８２】
次に、図１０（ｂ）に表したように、ｐ側電極２０８、配線２１１、電極パッド２１２を形成する。パターニングの方法としては、例えば、リフトオフ法を用いることができる。
【００８３】
この後、図１０（ｃ）に表したように、バッファ層２０２の上のマスク２０５、反射防止膜２０７を除去してｎ側コンタクト部分２１９を形成した後、リフトオフにより、ｎ側電極２０９を形成する。このようにして、本実施例の光半導体装置の要部が完成する。
【００８４】
以上説明したように、本実施例によれば、凸部２０１Ｐの上に窒化シリコン膜２１５を残したまま半導体層２０２〜２０４をエピタキシャル成長させることにより、いわゆる「選択成長」が可能となる。その結果として、凸部２０１Ｐを埋め込むように、その周囲に半導体層２０２〜２０４を形成することができる。
【００８５】
また、本実施例によれば、ｐ側電極２０８と電極パッド２１２とをほぼ同一の平面上に形成することにより、これらを接続する配線２１１も含めて、電極配線をプレーナプロセスで形成することができる。その結果として、「段切れ」の心配もなく、優れた周波数特性を有する光半導体素子を製造することができる。
【００８６】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
【００８７】
例えば、本発明の光半導体装置に設けられる半導体層ＳＥまたは素子部ＤＥの構造、材料や配置関係については、公知の受光素子、発光素子または光変調素子を元に当業者が適宜適用したものも包含する。
【００８８】
同様に、凸部とその上に設ける電極パッドの平面形状やサイズについても、当業者が適宜適用したものも本発明の範囲に包含される。
【発明の効果】
以上詳述したように、本発明によれば、絶縁性基板に凸部を設け、この凸部の上に電極パッドを形成することによって、半導体に接続された電極と電極パッドとをほぼ同一の平面上に形成することにより、これらを繋ぐ電極配線をプレーナプロセスで形成することができるため、プロセスが容易になり、歩留りも向上し、その電極配線の長さを短くすることできるので、寄生インダクタンス、寄生容量及び寄生抵抗も低減でき、素子の高速化が期待できる。
【００８９】
すなわち、本発明によれば、優れた性能を有する光半導体装置を大量に提供るすことが可能となり、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる光半導体装置の断面構造を表す模式図である。
【図２】本発明の実施形態の第１の変形例の光半導体装置の断面構造を表す模式図である。
【図３】本発明の実施形態の第２の変形例の光半導体装置の断面構造を表す模式図である。
【図４】本発明の実施形態の第３の変形例の光半導体装置の断面構造を表す模式図である。
【図５】本発明の実施形態の第４の変形例の光半導体装置の断面構造を表す模式図である。
【図６】本発明の実施形態の第５の変形例の光半導体装置の断面構造を表す模式図である。
【図７】本発明の実施例にかかる光半導体装置の要部を表す模式図である。
【図８】本発明の実施例の受光素子の製造方法を表す工程断面図である。
【図９】本発明の実施例の受光素子の製造方法を表す工程断面図である。
【図１０】本発明の実施例の受光素子の製造方法を表す工程断面図である。
【図１１】従来の半導体受光素子を表す模式図であり、同図（ａ）はその斜視図、同図（ｂ）はそのＡ−Ａ線断面図である。
【図１２】本発明者が本発明に至る過程で試作した受光素子を表す模式図である。
【符号の説明】
２０１  半絶縁基板
２０１Ｐ  凸部
２０２  バッファ層
２０３  光吸収層
２０４  窓層
２０５  窒化シリコン膜
２０６  ｐ型領域
２０７  反射防止膜
２０８  ｐ側電極
２０９  ｎ側電極
２１０  ｐｎ接合
２１１  配線
２１２  電極パッド
２１５  窒化シリコン膜
２１８  ｐ側コンタクト部分
２１９  側コンタクト部分
８０１  基板
８０２  バッファ層
８０３  光吸収層
８０４  窓層
８０５  窒化シリコン膜
８０６  ｐ型領域
８０７  反射防止膜
８０８  ｐ側電極
８０９  ｎ側電極
８１０  ｐｎ接合
８１１  電極パッド
９０１  半絶縁基板
９０２  バッファ層
９０３  光吸収層
９０４  窓層
９０５  窒化シリコン膜
９０６  ｐ型領域
９０７  反射防止膜
９０８  ｐ側電極
９０９  ｎ側電極
９１０  ｐｎ接合
９１１  電極パッド
９１２  配線
ＤＥ  素子部
ＥＬ１、ＥＬ２  電極
ＥＰ  電極パッド
ＩＦ  絶縁膜
Ｐ  凸部
ＳＢ  半絶縁基板
ＳＥ  半導体層
ＷＬ  配線
【図１】
2004165529.tif 000003
【図２】
2004165529.tif 000004
【図３】
2004165529.tif 000005
【図４】
2004165529.tif 000006
【図５】
2004165529.tif 000007
【図６】
2004165529.tif 000008
【図７】
2004165529.tif 000009
【図８】
2004165529.tif 000010
【図９】
2004165529.tif 000011
【図１０】
2004165529.tif 000012
【図１１】
2004165529.tif 000013
【図１２】
2004165529.tif 000014