(57)【要約】【課題】エッチングストッパ膜を用いて適正にコンタクトホールを形成でき、かつ、水素化促進によって暗電流を有効に抑制でき、画質の向上を図る。【解決手段】コンタクトエッチングのストッパ用にＬＰ−ＳｉＮ膜を数十ｎｍの膜厚で形成する。その後、コンタクト領域以外のコンタクトエッチング時のストッパとして不要な部分をフォトリソグラフィ及びドライエッチングによって除去する。次に、層間絶縁膜としてＳｉＯ２  膜を形成し、さらに、ゲート電極及び拡散層と配線とをタングステンプラグでコンタクトするためのコンタクトホールをフォトリソグラフィとドライエッチングによって形成する。その後、プラグ用のタングステン及びバリアメタルの埋め込み、配線メタルの形成、層間絶縁膜の形成を繰り返し、パッシベーション膜、カラーフィルタ、オンチップマイクロレンズ等を形成する。【選択図】        図１
2004165236.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に固体撮像装置を構成する各素子を形成する工程と、
前記半導体基板の上面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に第１の膜種よりなるエッチングストッパ用絶縁膜を形成する工程と、
前記ストッパ用絶縁膜の上に第２の膜種よりなる層間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクトホールをエッチングによって形成する工程と、
前記コンタクトホールにコンタクトプラグを形成する工程と、
前記半導体基板の水素化を行う工程とを有し、
前記エッチングストッパ用絶縁膜を形成した後に、エッチングストッパ領域以外の領域のエッチングストッパ用絶縁膜を除去する、
ことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記第１の膜種がシリコン窒化膜であり、前記第２の膜種がシリコン酸化膜であることを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項３】
前記コンタクトホールをエッチングによって形成する工程は、前記エッチングストッパ用絶縁膜をエッチングストッパとして用いて前記層間絶縁膜に異方性エッチングによってコンタクトホールを形成する第１の工程と、前記エッチングストッパ用絶縁膜に等方性エッチングによってコンタクトホールを形成する前記第２の工程とを有することを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項４】
半導体基板に固体撮像装置を構成する各素子を形成する工程と、
前記半導体基板の上面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に第１の膜種よりなるエッチングストッパ用絶縁膜を形成する工程と、
前記ストッパ用絶縁膜の上に第２の膜種よりなる層間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクトホールをエッチングによって形成する工程と、
前記コンタクトホールにコンタクトプラグを形成する工程と、
前記半導体基板の水素化を行う工程とを有し、
前記エッチングストッパ用絶縁膜を形成した後に、エッチングストッパ領域以外及び固体撮像素子の受光領域以外の領域のエッチングストッパ用絶縁膜を除去する、
ことを特徴とする固体撮像装置の製造方法。
【請求項５】
前記第１の膜種がシリコン窒化膜であり、前記第２の膜種がシリコン酸化膜であることを特徴とする請求項４記載の固体撮像装置の製造方法。
【請求項６】
前記コンタクトホールをエッチングによって形成する工程は、前記エッチングストッパ用絶縁膜をエッチングストッパとして用いて前記層間絶縁膜に異方性エッチングによってコンタクトホールを形成する第１の工程と、前記エッチングストッパ用絶縁膜に等方性エッチングによってコンタクトホールを形成する前記第２の工程とを有することを特徴とする請求項４記載の固体撮像装置の製造方法。
【請求項７】
半導体基板に固体撮像装置を構成する各素子を形成する工程と、
前記半導体基板の上面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に第１の膜種よりなるエッチングストッパ用絶縁膜を形成する工程と、
前記ストッパ用絶縁膜の上に第２の膜種よりなる層間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクトホールをエッチングによって形成する工程と、
前記コンタクトホールにコンタクトプラグを形成する工程と、
前記半導体基板の水素化を行う工程とを有し、
前記エッチングストッパ用絶縁膜を形成した後に、エッチングストッパ領域以外及び固体撮像素子の受光領域の一部以外の領域のエッチングストッパ用絶縁膜を除去する、
ことを特徴とする固体撮像装置の製造方法。
【請求項８】
前記第１の膜種がシリコン窒化膜であり、前記第２の膜種がシリコン酸化膜であることを特徴とする請求項７記載の固体撮像装置の製造方法。
【請求項９】
前記コンタクトホールをエッチングによって形成する工程は、前記エッチングストッパ用絶縁膜をエッチングストッパとして用いて前記層間絶縁膜に異方性エッチングによってコンタクトホールを形成する第１の工程と、前記エッチングストッパ用絶縁膜に等方性エッチングによってコンタクトホールを形成する前記第２の工程とを有することを特徴とする請求項７記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＣＭＯＳイメージセンサ等の半導体プロセスを用いて撮像部を形成する固体撮像装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、半導体チップ上に光電変換素子及び画素トランジスタを含む多数の画素を集積した撮像部と、この撮像部の駆動制御を行う駆動回路や撮像部からの画像信号を処理する信号処理回路等を含む周辺回路部とを設けたＣＭＯＳイメージセンサが提供されている。
このようなＣＭＯＳイメージセンサは、一般に、既存のＣＭＯＳプロセスをベースとして作られるが、メタル多層配線構造を形成するために、数百ｎｍの厚さの層間絶縁膜にコンタクトホールを異方的に加工し、各メタル配線層とトランジスタ電極、またはソース、ドレインとを任意な位置でコンタクトさせる必要がある。
なお、一般に多層配線層間を接続するプラグ及びホールをビアプラグ及びビアホールといい、上部配線と半導体基板の各素子との間を接続するプラグ及びホールをコンタクトプラグ及びコンタクトホールというが、本発明の説明においてはコンタクトプラグ及びコンタクトホールという用語で総称するものとする。
【０００３】
そして、上述のような層間絶縁膜にコンタクトホールを形成するための異方性加工は、通常はドライエッチングを用いるが、異方性加工であるゆえに、シリコン酸化膜（ＳｉＯ２  ）系層間絶縁膜と下地電極（ポリシリコン（Ｐｏｌｙ−Ｓｉ）膜やタングステン等による高融点金属シリサイド膜等）、及び拡散層のＳｉ基板とのエッチング選択比が低くなってしまう。
そのため、従来は、エッチングストッパの役割を果たすシリコン窒化膜（ＳｉＮ）系の膜を下地電極及び拡散層の直上に形成しておき、第１エッチング工程で異方性加工によりストッパ用シリコン窒化膜までを加工し、その後の第２エッチング工程でエッチング選択比を上げた等方性エッチングを行い、ストッパ用シリコン窒化膜をブレークスルーさせる２ステップエッチング工程を行いコンタクトホールを形成する必要がある（例えば、特許文献１及び特許文献２参照）。
【０００４】
図４は、従来のＣＭＯＳイメージセンサの構造例を示す概略断面図である。
ここでは３層メタル配線構造の例を示している。
シリコン基板１００には、フォトダイオード１１０、転送ゲート１２０、フローティングデフュージョン（ＦＤ）１３０、ロジックトランジスタ１４０、キャパシタ１５０等が形成されている。
なお、画素トランジスタの構成としては、転送ゲート１２０を構成する転送トランジスタの他に、例えば増幅トランジスタ、リセットトランジスタ、選択トランジスタ等を有しているが、図４では省略している。
また、シリコン基板１００の上層には、シリコン酸化膜よりなるゲート絶縁膜（図示せず）を介して各トランジスタのゲート電極１２２、１４２等が設けられ、その上面にシリコン酸化膜（ＳｉＯ）１６０が形成され、さらにその上面にはエッチングストッパ用のシリコン窒化膜（ＬＰ−ＳｉＮ）１７０が形成されている。
【０００５】
そして、その上層に多層メタル配線層が設けられている。この多層メタル配線層は、層間絶縁膜２１０、２２０、２３０が積層され、そこに形成されたコンタクトホールに各層のコンタクトプラグ２１２、２２２、２３２及びバリアメタル２１４、２２４、２３４が形成され、その上端部にアルミ配線２１６、２２６、２３６及びバリアメタル２１８、２２８、２３８が形成されている。
また、このような多層メタル配線層の上には、パッシベーション膜２４０が形成され、その上層に図示しないカラーフィルタやマイクロレンズ等が設けられている。
【０００６】
このような多層配線構造において、各配線及び各ゲート電極はＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ  ）等で平坦化されたＳｉＯ２  系の層間絶縁膜２１０、２２０、２３０で絶縁されており、各配線とゲート電極または拡散層との間は、このＳｉＯ２  系の層間絶縁膜のコンタクト領域に対してフォトリソグラフィ及びエッチング作業を行い、プラグメタルの埋め込みによりコンタクトを取っている。
このコンタクトエッチング時に、ゲート電極及び拡散層に対するエッチングばらつきによる過度のエッチングを防止するため、エッチングストッパとして減圧ＣＶＤによるシリコン窒化膜（ＬＰ−ＳｉＮ）１７０を数十ｎｍの膜厚で形成している。これにより、コンタクトエッチングのプロセスマージンが確保でき、歩留まりの安定化を図ることができる。
【０００７】
一方、この種のＣＭＯＳイメージセンサでは、高画質のイメージセンサを得るために、シリコン膜とシリコン酸化膜との界面準位の影響により発生する暗電流を抑制することが重要な課題の１つである。
そして、この暗電流抑制方法としては、ウェーハプロセス中において、シリコン膜とシリコン酸化膜の界面準位を減らすため、界面のＳｉダングリングボンドを水素によってターミネートさせる水素化促進を施す方法が知られている（例えば、特許文献３参照）。
【０００８】
【特許文献１】
特開２０００−２４３８３２号公報
【特許文献２】
特開２００１−９３８５５号公報
【特許文献３】
特開２００１−２６７５４７号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上述したコンタクトホールの形成に必要なストッパ用シリコン窒化膜（上述したＬＰ−ＳｉＮ）の存在により、シリコン窒化膜が水素を通さないため、外部からの水素供給が阻害され、界面準位を低減させることができない構造となってしまっており、この結果、暗電流を抑制することができず、画質の劣化を招いていた。
【００１０】
そこで本発明の目的は、エッチングストッパ膜を用いて適正にコンタクトホールを形成でき、かつ、水素化促進によって暗電流を有効に抑制でき、画質の向上を図ることが可能な固体撮像装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は前記目的を達成するため、半導体基板に固体撮像装置を構成する各素子を形成する工程と、前記半導体基板の上面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に第１の膜種よりなるエッチングストッパ用絶縁膜を形成する工程と、前記ストッパ用絶縁膜の上に第２の膜種よりなる層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールをエッチングによって形成する工程と、前記コンタクトホールにコンタクトプラグを形成する工程と、前記半導体基板の水素化を行う工程とを有し、前記エッチングストッパ用絶縁膜を形成した後に、エッチングストッパ領域以外の領域のエッチングストッパ用絶縁膜を除去することを特徴とする。
【００１２】
また本発明は、半導体基板に固体撮像装置を構成する各素子を形成する工程と、前記半導体基板の上面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に第１の膜種よりなるエッチングストッパ用絶縁膜を形成する工程と、前記ストッパ用絶縁膜の上に第２の膜種よりなる層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールをエッチングによって形成する工程と、前記コンタクトホールにコンタクトプラグを形成する工程と、前記半導体基板の水素化を行う工程とを有し、前記エッチングストッパ用絶縁膜を形成した後に、エッチングストッパ領域以外及び固体撮像素子の受光領域以外の領域のエッチングストッパ用絶縁膜を除去することを特徴とする。
【００１３】
また本発明は、半導体基板に固体撮像装置を構成する各素子を形成する工程と、前記半導体基板の上面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に第１の膜種よりなるエッチングストッパ用絶縁膜を形成する工程と、前記ストッパ用絶縁膜の上に第２の膜種よりなる層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールをエッチングによって形成する工程と、前記コンタクトホールにコンタクトプラグを形成する工程と、前記半導体基板の水素化を行う工程とを有し、前記エッチングストッパ用絶縁膜を形成した後に、エッチングストッパ領域以外及び固体撮像素子の受光領域の一部以外の領域のエッチングストッパ用絶縁膜を除去することを特徴とする。
【００１４】
本発明の固体撮像装置の製造方法では、層間絶縁膜にコンタクトホールを形成するためのエッチングストッパ用絶縁膜を形成した後に、エッチングストッパ領域以外の領域、あるいは、エッチングストッパ領域以外及び固体撮像素子の受光領域の全体または一部以外の領域のエッチングストッパ用絶縁膜を除去することから、エッチングストッパ膜を用いた適正なコンタクトホールの形成と、水素化促進による暗電流の抑制効果を両立でき、画質の良好な固体撮像装置を容易に作成することが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明による固体撮像装置の製造方法の実施の形態例について説明する。
本実施の形態例は、メタル配線のコンタクト加工を行う際のエッチングストッパである減圧ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ）によるシリコン窒化膜（ＬＰ−ＳｉＮ）を設けたＣＭＯＳイメージセンサにおいて、以下のような特徴を有する。
（１）コンタクト加工時のエッチングストッパ領域以外のＬＰ−ＳｉＮを除去し、水素化を促進することで、フォトダイオードで発生する界面準位を低減させ、暗電流を抑制し、高画質を図る。
（２）コンタクト加工時のエッチングストッパ領域以外及びフォトダイオードの受光領域以外のＬＰ−ＳｉＮを除去し、受光領域ではＬＰ−ＳｉＮの薄膜を残すことにより、低反射構造が得られるようにして、暗電流抑制と高感度化の両立を図る。
（３）コンタクト加工時のストッパ領域以外及びフォトダイオードの受光領域の一部のＬＰ−ＳｉＮを除去し、受光領域ではＬＰ−ＳｉＮの薄膜を部分的に残すことにより、低反射構造が得られるようにして、暗電流抑制と高感度化の両立を図る。
【００１６】
図１は、本発明の実施の形態例によるＣＭＯＳイメージセンサの構造例を示す概略断面図である。ここでは３層メタル配線構造の例を示している。
また、図２は、図１に示すＣＭＯＳイメージセンサの全体構造の一例を示す平面図であり、図３は、図１に示すＣＭＯＳイメージセンサの画素回路の構成例を示す回路図である。
【００１７】
まず、本実施の形態例における特徴となる図１の積層構造の説明に先立って本発明を適用できるＣＭＯＳイメージセンサの概要を図２及び図３に基づき説明する。
図２に示すように、本例のＣＭＯＳイメージセンサは、半導体素子基板３００上に画素部（撮像部）３１０、定電流部３２０、列信号処理部（カラム部）３３０、垂直（Ｖ）選択駆動手段３４０、水平（Ｈ）選択手段３５０、水平信号線３６０、出力処理部３７０、タイミングジェネレータ（ＴＧ）３８０等を設けたものである。
画素部３１０は、多数の画素を２次元マトリクス状に配置したものであり、各画素に図３に示すような画素回路が設けられている。この画素部３１０からの各画素の信号は、各画素列毎に垂直信号線（図２では省略）を通して列信号処理部１３０に出力される。
定電流部３２０には各画素にバイアス電流を供給するための定電流源（図２では省略）が各画素列毎に配置されている。
Ｖ選択駆動手段３４０は、画素部３１０の各画素を１行ずつ選択し、各画素のシャッタ動作や読み出し動作を駆動制御するものである。
【００１８】
列信号処理部３３０は、垂直信号線を通して得られる各画素の信号を１行分ずつ受け取り、列ごとに所定の信号処理を行い、その信号を一時保持する。例えばＣＤＳ（画素トランジスタの閾値のばらつきに起因する固定パターンノイズを除去する）処理、ＡＧＣ（オートゲインコントロール）処理、Ａ／Ｄ変換処理等を適宜行うものとする。
Ｈ選択手段３５０は、列信号処理部３３０の信号を１つずつ選択し、水平信号線３６０に導く。
出力処理部３７０は、水平信号線３６０からの信号に所定の処理を行い、外部に出力するものであり、例えばゲインコントロール回路や色処理回路を有している。なお、列信号処理部３３０でＡ／Ｄ変換を行う代わりに、出力処理部３７０で行うようにしてもよい。
タイミングジェネレータ３８０は、基準クロックに基づいて各部の動作に必要な各種のパルス信号等を供給する。
【００１９】
次に、図３を用いて本例の画素回路について説明する。
図示の構成は、各画素にフォトダイオード（ＰＤ）４１０と転送、増幅、選択、リセットの４つの画素トランジスタ（Ｔｒ）４１１、４１２、４１３、４１４を設けたものである。
ＰＤ４１０は、光電変換によって生成された電子を蓄積する。転送Ｔｒ４１１は、ＰＤ４１０の電子をフローティングディフュージョン（ＦＤ）４１５に転送する。
増幅Ｔｒ４１２は、ゲートがＦＤ４１５とつながっており、ＦＤ４１５の電位変動を電気信号に変換する。選択Ｔｒ４１３は信号を読み出す画素を行単位で選択するものであり、この選択Ｔｒ４１３がＯＮしたときには、増幅Ｔｒ４１２と画素の外で垂直信号線４１６につながっている定電流源４１７とがソースフォロアを組むので、ＦＤ４１５の電圧に連動する電圧が垂直信号線に出力される。
リセットＴｒ４１４は、ＦＤ４１５の電位をＶｄｄにリセットする。
【００２０】
次に、本実施の形態例の特徴部分となる製造方法について説明する。
まず、本例のプロセスフローの概略を説明する。
（１）まず、一般的なＣＭＯＳプロセス手順で、Ｓｉ基板にＬＯＣＯＳ〜Ｗｅｌｌ形成〜Ｔｒ及びＴｒａｎｓｆｅｒゲート形成後、ゲートセルフアラインで各Ｔｒのソース／ドレイン及びフォトダイオードの不純物添加をイオン注入によって行う。
（２）次に、コンタクトエッチングのストッパ用にＬＰ−ＳｉＮ膜を数十ｎｍの膜厚で形成する。その後、コンタクト領域以外のコンタクトエッチング時のストッパとして不要な部分をフォトリソグラフィ及びドライエッチングによって除去する。
【００２１】
この時、ＳｉＮ膜の除去領域としてコンタクト領域以外の全ての領域で除去しても良いが、ストッパＳｉＮ膜の膜厚の選び方によっては、水素化促進を妨げない範囲でストッパＳｉＮ膜を薄膜とし、フォトダイオードの受光領域上の一部または全体に薄いＳｉＮ膜を残すことによって低反射膜効果を持たせて感度の向上を図ることも可能である。
この場合にも、コンタクト領域以外及び受光領域の全部または一部以外の領域（例えば受光領域の周辺領域）でストッパＳｉＮ膜が除去され、有効な水素化促進を実現でき、暗電流抑制効果を得ることができる。
【００２２】
（３）次に、層間絶縁膜としてＳｉＯ２  膜をＬＰ−ＴＥＯＳ膜等で数百ｎｍの膜厚で形成し、ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ  ）やエッチバック法で平坦化する。
（４）次に、ゲート電極及び拡散層と配線とをタングステンプラグでコンタクトするためのコンタクトホールをフォトリソグラフィとドライエッチングによって形成する。この時、エッチングを２工程に分け、第１工程によるＳｉＯ２  膜のエッチング時に、ＳｉＮ膜との選択比が充分に確保できる条件でＳｉＮ膜をストッパにしてＳｉＯ２  膜をエッチングし、第２工程で下地電極（ＷＳｉ、Ｐｏｌｙ−Ｓｉ等）  、及びＳｉとの選択比を確保した条件でＳｉＮ膜及びＳｉＯ２  膜をエッチングする。
（５）その後、プラグ用のタングステン及びバリアメタルの埋め込み、配線メタルの形成、層間絶縁膜の形成を繰り返し、パッシベーション膜、カラーフィルタ、オンチップマイクロレンズ等を形成する。
【００２３】
以上のような方法により、従来の通りにコンタクトエッチング時のプロセスマージンが確保され、かつ、その後の水素化処理（水素アニール等）でフォトダイオード表面の界面準位を低減させるだけの水素を充分に供給できることから、暗電流を低減させることができ、結果的にプロセスマージンの確保と画質向上の両立を図ることが可能となる。
なお、水素化処理の方法としては、例えばコンタクトホール形成後に水素アニールを行ったり、上層配線の形成後に水素アニールを行うなど、種々の方法が用いられており、特に限定しないものとする。
【００２４】
次に、図１を用いて上述のような製造方法によって作成される本例によるＣＭＯＳイメージセンサの構造例について説明する。
なお、図示の例は、エッチングストッパ用のＬＰ−ＳｉＮ膜をフォトダイオードの受光領域全体から除去するようにした例である。
シリコン基板５００には、フォトダイオード５１０、転送ゲート５２０、フローティングデフュージョン（ＦＤ）５３０、ロジックトランジスタ５４０、キャパシタ５５０等が形成されている。
なお、画素トランジスタの構成としては、転送ゲート５２０を構成する転送トランジスタの他に、例えば増幅トランジスタ、リセットトランジスタ、選択トランジスタ等を有しているが、図１では省略している。
【００２５】
また、シリコン基板５００の上層には、シリコン酸化膜よりなるゲート絶縁膜（図示せず）を介して各トランジスタのゲート電極５２２、５４２等が設けられ、その上面にシリコン酸化膜（ＳｉＯ）５６０が形成され、さらにその上面にはエッチングストッパ用のシリコン窒化膜（ＬＰ−ＳｉＮ）５７０が形成されている。
そして、このＬＰ−ＳｉＮ５７０は、コンタクト加工時のエッチングストッパ領域以外の領域で除去され、フォトダイオード５１０の受光領域では除去されている。なお、図１ではフォトダイオード５１０の受光領域でＬＰ−ＳｉＮ５７０が除去された状態を示しているが、その他のエッチングストッパ領域以外の領域でもＬＰ−ＳｉＮ５７０が除去されているものとする。
これにより、エッチングストッパ領域以外の領域で水素化を促進することで、フォトダイオードで発生する界面準位を低減させ、暗電流を抑制し、高画質を図る。
【００２６】
さらに、その上層に多層メタル配線層が設けられている。この多層メタル配線層は、層間絶縁膜６１０、６２０、６３０が積層され、そこに形成されたコンタクトホールに各層のコンタクトプラグ６１２、６２２、６３２及びバリアメタル６１４、６２４、６３４が形成され、その上端部にアルミ配線６１６、６２６、６３６及びバリアメタル６１８、６２８、６３８が形成されている。
また、このような多層メタル配線層の上には、パッシベーション膜６４０が形成され、その上層に図示しないカラーフィルタやマイクロレンズ等が設けられている。
【００２７】
なお、図１に示す例では、フォトダイオードの受光領域から全体的にＬＰ−ＳｉＮ膜を除去したが、フォトダイオードの受光領域の全体または一部（例えば外周部分だけ）に薄いＬＰ−ＳｉＮ膜を残すような構成であってもよい。
また、エッチングストッパ用の膜としては、ＬＰ−ＳｉＮ膜に限定されるものではなく、他の膜種であってもよいものとする。
【００２８】
【発明の効果】
以上説明したように本発明の固体撮像装置の製造方法によれば、層間絶縁膜にコンタクトホールを形成するためのエッチングストッパ用絶縁膜を形成した後に、エッチングストッパ領域以外の領域、あるいは、エッチングストッパ領域以外及び固体撮像素子の受光領域の全体または一部以外の領域のエッチングストッパ用絶縁膜を除去することから、エッチングストッパ膜を用いた適正なコンタクトホールの形成と、水素化促進による暗電流の抑制効果を両立でき、画質の良好な固体撮像装置を容易に作成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態例によるＣＭＯＳイメージセンサの構造例を示す概略断面図である。
【図２】図１に示すＣＭＯＳイメージセンサの全体構造の一例を示す平面図である。
【図３】図１に示すＣＭＯＳイメージセンサの画素回路の一例を示す回路図である。
【図４】従来のＣＭＯＳイメージセンサの構造例を示す概略断面図である。
【符号の説明】
５００……シリコン基板、５１０……フォトダイオード、５２０……転送ゲート、５２２、５４２……ゲート電極、５３０……フローティングデフュージョン（ＦＤ）、５４０……ロジックトランジスタ、５５０……キャパシタ、５６０……シリコン酸化膜、５７０……エッチングストッパ用シリコン窒化膜、６１０、６２０、６３０……層間絶縁膜、６１２、６２２、６３２……コンタクトプラグ、６１４、６２４、６３４、６１８、６２８、６３８……バリアメタル、６１６、６２６、６３６……アルミ配線、６４０……パッシベーション膜。
【図１】
2004165236.tif 000003
【図２】
2004165236.tif 000004
【図３】
2004165236.tif 000005
【図４】
2004165236.tif 000006