(57)【要約】【課題】反射損失を抑制可能な半導体素子収納パッケージを提供すること。【解決手段】半導体素子を収納可能な半導体素子収納パッケージ１０であって、半導体素子を収納する収納部２０と、電気信号を伝送するコネクタピン３４と、収納部２０内に配されるとともに、コネクタピン３４と半導体素子１２とを電気的に接続するための信号線路パターン４２とを備え、収納部２０はコネクタピン３４を固定する固定壁２７を有し、固定壁２７に固定されたコネクタピン３４は、その一端が収納部２０内に突出しており、コネクタピン３４と信号線路パターン４２とはハンダ６０により接続され、ハンダ６０と固定壁２７との間には隙間６２が形成されている。【選択図】　図１
2004079570.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を収納可能な半導体素子収納パッケージであって、
前記半導体素子を収納する収納部と、
電気信号を伝送するコネクタピンと、
前記収納部内の誘電体基板上に配されるとともに、前記コネクタピンと前記半導体素子とを電気的に接続するための信号線路パターンとを備え、
前記収納部は前記コネクタピンを固定する固定壁を有し、
前記固定壁に固定された前記コネクタピンは、その一端が前記収納部内に突出しており、
前記コネクタピンと前記信号線路パターンとはハンダにより接続され、
前記ハンダと前記固定壁との間には隙間が形成されていることを特徴とする半導体素子収納パッケージ。
【請求項２】
半導体素子を収納可能な半導体素子収納パッケージであって、
前記半導体素子を収納する収納部と、
電気信号を伝送するコネクタピンと、
前記収納部内の誘電体基板上に配されるとともに、前記コネクタピンと前記半導体素子とを電気的に接続するための信号線路パターンとを備え、
前記収納部は前記コネクタピンを固定する固定壁を有し、
前記固定壁に固定された前記コネクタピンは、その一端が前記収納部内に突出しており、
前記コネクタピンと前記信号線路パターンとは導電性接着剤により接続され、
前記導電性接着剤と前記固定壁との間には隙間が形成されていることを特徴とする半導体素子収納パッケージ。
【請求項３】
前記信号線路パターンは、前記固定壁から、前記コネクタピンが前記収納部内に突出する長さの２分の１以上の間隔を空けて配されていることを特徴とする請求項１又は請求項２記載の半導体素子収納パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子収納パッケージに関するものである。
【０００２】
【従来の技術】
電気信号ケーブルと光信号ケーブルとの接続において、電気信号を光信号に変換するレーザダイオード、ＬＥＤ等や、光信号を電気信号に変換するフォトダイオード等の半導体素子が、光信号と電気信号との変換素子として利用されている。これらの半導体素子は、半導体素子収納パッケージに収納され、各ケーブルと間接的に接続される。
【０００３】
図６は、従来の半導体素子収納パッケージを模式的に表した斜視図である。同図に示すように、従来の半導体素子収納パッケージ１１０は、図中破線で示す半導体素子１１２を収納する収納部１２０と、コネクタ１５０と結合するビーズ１３０と、半導体素子１１２とビーズ１３０とを電気的に接続する誘電体基板１４０とを少なくとも備えている。ビーズ１３０は、電気信号を伝送可能であるコネクタピン１３４を有している。誘電体基板１４０には、信号線路パターン１４２が形成されている。コネクタピン１３４と信号線路パターン１４２とは、ハンダ１６０により接続されている。なお、コネクタ１５０には、電気信号ケーブルが接続され、半導体素子収納パッケージ１１０は、コネクタ１５０より電気信号を入出力可能となっている。
【０００４】
【発明が解決しようとする課題】
しかし、上記の半導体素子収納パッケージを使用すると、伝送路上において発生する電気信号の反射量、すなわち反射損失が大きいという問題を有していた。本発明は、上記問題を解決するためになされたものであり、電気信号の反射損失を低減可能な半導体素子収納パッケージを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明者らの鋭意研究により、電気信号が半導体素子収納パッケージ内を伝送される際に、コネクタピンと信号線路パターンとの接続に用いられたハンダが容量性成分として作用するため、信号線路パターンのインピーダンスが低下し、電気信号の反射損失が大きくなるということが見出された。
【０００６】
そこで、上記目的を達成するために、本発明は、半導体素子を収納可能な半導体素子収納パッケージであって、半導体素子を収納する収納部と、電気信号を伝送するコネクタピンと、収納部内の誘電体基板上に配されるとともに、コネクタピンと半導体素子とを電気的に接続するための信号線路パターンとを備え、収納部はコネクタピンを固定する固定壁を有し、固定壁に固定されたコネクタピンは、その一端が収納部内に突出しており、コネクタピンと信号線路パターンとはハンダにより接続され、ハンダと固定壁との間には隙間が形成されていることを特徴とする。
【０００７】
また、本発明の他の半導体素子収納パッケージは、半導体素子を収納可能な半導体素子収納パッケージであって、半導体素子を収納する収納部と、電気信号を伝送するコネクタピンと、収納部内の誘電体基板上に配されるとともに、コネクタピンと半導体素子とを電気的に接続するための信号線路パターンとを備え、収納部はコネクタピンを固定する固定壁を有し、固定壁に固定されたコネクタピンは、その一端が収納部内に突出しており、コネクタピンと信号線路パターンとは導電性接着剤により接続され、導電性接着剤と固定壁との間には隙間が形成されていることを特徴とする。
【０００８】
上述したように、コネクタピンと信号線路パターンとの接続に用いられるハンダ又は導電性接着剤に電気信号が伝送されると、ハンダ及び導電性接着剤は容量性成分として作用する。これにより、信号線路パターンのインピーダンスが低下し、電気信号の反射損失が大きくなる。ここで、本発明の各半導体素子収納パッケージのように、コネクタピンと信号線路パターンとの接続において上記態様の隙間を形成することにより、該隙間が誘導性成分として作用する。これにより、ハンダ及び導電性接着剤の容量性成分が打ち消され、信号線路パターンのインピーダンスの低下を抑制することができるので、電気信号の反射損失を低減することができる。
【０００９】
また、上記各発明において、信号線路パターンは、固定壁から、コネクタピンが収納部内に突出する長さの２分の１以上の間隔を空けて配されていることが好ましい。信号線路パターンを固定壁から間隔を空けずに配すると、コネクタピンと信号線路パターンとをハンダ又は導電性接着剤により接続する際に、溶融状態のハンダ又は導電性接着剤が信号線路パターン上を流れて固定壁と接触するおそれがあるので、上記隙間を形成し難い。ここで、信号線路パターンを固定壁から間隔を空けて配することにより、ハンダ又は導電性接着剤が信号線路パターン上を流れて固定壁と接触することを防止できるので、上記隙間を容易に形成することができる。また、上記態様により上記隙間を形成すると、上記隙間の幅は、コネクタピンが収納部内に突出する長さの約２分の１以上となる。これにより、上記隙間の誘導性成分は大きなものとなり、ハンダ又は導電性接着剤の容量性成分を十分に打ち消すことができる。
【００１０】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る半導体素子収納パッケージの好適な実施形態について詳細に説明する。尚、同一要素には同一符号を用いるものとし、重複する説明は省略する。
【００１１】
図１は、本実施形態の半導体素子収納パッケージ１０の斜視図であり、図２は、図１に示す半導体素子収納パッケージ１０のＩＩ−ＩＩ方向の断面図である。なお、図１においては、収納部２０の内部構造を把握できるように、収納部２０の側壁の一部及び光窓の一部を破砕するとともに半導体素子１２を破線で表している。半導体素子収納パッケージ１０は、電気信号と光信号とを変換するレーザダイオード、ＬＥＤ等の半導体素子１２を収納し、例えば、電気信号ケーブルと光信号ケーブルとの接続において使用される。各図に示すように、半導体素子収納パッケージ１０は、主として、半導体素子１２を収納可能な収納部２０と、コネクタピン３４を有するとともにコネクタ５０と結合することで同軸コネクタを形成するビーズ３０と、ビーズ３０と半導体素子１２とを電気的に接続するための誘電体基板４０とを備えている。なお、図２においては、コネクタ５０を省略している。
【００１２】
収納部２０は、底部と４つの側壁より構成されており、半導体素子１２を収納可能な構造となっている。収納部２０は上部に開口を有し、該開口は、収納部２０内の気密性を保つために、収納部２０内に半導体素子１２を収納した後に蓋部により封止される。４つの側壁のうち、側壁２３には光が双方向に透過可能な光窓２２が形成されている。なお、光窓２２は、側壁２４と固定壁２７とに挟まれる他の側壁に形成されていてもよい。側壁２３と対向する固定壁２７にはビーズ３０を取り付け可能な貫通孔２５が形成されている。収納部２０内の気密性を保つために、Ａｕ−Ｓｎ等のろう材を用いて貫通孔２５にビーズ３０が嵌合的に取り付けられている。収納部２０には段状の基板台２８が形成されており、基板台２８上には誘電体基板４０と半導体素子１２とが載置されている。
【００１３】
誘電体基板４０は、絶縁性の平板であり、図３（ａ）に示すように、誘電体基板４０の平面４４には電気信号を伝送可能な信号線路パターン４２が形成されている。信号線路パターン４２は、誘電体基板４０より平面面積の小さい平板状の導体であり、その一端は、誘電体基板４０の平面４４と端面４６とにより形成される縁４８から間隔を空けて配される。上記間隔は、詳細は後述するが、コネクタピン３４が収納部２０内に突出する長さの２分の１以上とする。誘電体基板４０は、収納部２０の段状の基板台２８に載置され、このとき、誘電体基板４０の端面４６は収納部２０の固定壁２７と接することになる。誘電体基板４０の信号線路パターン４２は、本実施形態においては、図３（ａ）に示すようなマイクロストリップ線路を使用したが、図３（ｂ）に示すコプレーナ線路や、その他ストリップ線路、スロット線路、又はサスペンデット線路等を使用してもよい。
【００１４】
ビーズ３０は、図２に示すように、円筒状の外部導体３２と、外部導体３２の円形断面の中心を貫く直線棒状のコネクタピン３４と、外部導体３２とコネクタピン３４との空間を充填する誘電部材３６とから構成されている。なお、コネクタピン３４は、外部導体３２より長く、コネクタピン３４の両端は、外部導体３２より突き出ている。ビーズ３０は、収納部２０の固定壁２７に形成された貫通孔２５に嵌合的に取り付けられ、コネクタピン３４の一端は固定壁２７より収納部２０内に突出している。このとき、収納部２０内に突出するコネクタピン３４の端部は、誘電体基板４０の信号線路パターン４２の上方（誘電体基板４０に対して、基板台２８が存在する方とは反対側の方）に間隔を隔てて位置し、コネクタピン３４と信号線路パターン４２とは、コネクタピン３４の上方から見るとコネクタピン３４の端部と信号線路パターン４２の端部とが重なっている。コネクタピン３４の端部と信号線路パターン４２の端部とは、他の部品を介することなく、ハンダ６０により電気的に直接接続されている。このとき、ハンダ６０と固定壁２７とは接触せず、エアギャップ６２（隙間）が形成されている。なお、ハンダ６０とは、低融点のろう付け用合金をいい、代表的なＰｂ−Ｚｎ合金の他に、Ｐｂ−Ａｇ、Ａｕ−Ｓｎ、Ａｕ−Ｓｉ、Ａｕ−Ｇｅ、或いはＢｉ−Ｓｎ合金も含む。また、ハンダ６０の代用として銀ペースト又は導電エポキシ樹脂等の導電性接着剤を使用することも可能である。ここで、導電性接着剤とは、コネクタピン３４と信号線路パターン４２とを電気的に接続可能な接着剤をいう。
【００１５】
また、図２に示すように、収納部２０の固定壁２７には、半導体素子１２が収納されている空間に対して外側に雌ねじ部２６が形成されている。雌ねじ部２６は雄ねじ部を有するコネクタ５０（図１参照）と螺合する。このとき、貫通孔２５に取り付けられたビーズ３０のコネクタピン３４は、コネクタ５０の内部導体と嵌合し、ビーズ３０は、コネクタ５０と結合して同軸コネクタを形成する。
【００１６】
次に、半導体素子収納パッケージ１０の使用の一例について説明する。コネクタ５０に電気信号ケーブルを接続し、光窓２２に光信号ケーブルを接続する。電気信号を光信号に変換する場合には、例えばＬＥＤを収納部２０に収納し、誘電体基板４０上の信号線路パターン４２と接続する。電気信号を電気信号ケーブルよりコネクタ５０に入力すると、電気信号は、コネクタピン３４、ハンダ６０、信号線路パターン４２と伝わり、ＬＥＤへ伝送される。ＬＥＤにおいて、電気信号は光信号に変換され、該光信号が光窓２２より光信号ケーブルへ出力される。これに対し、光信号を電気信号に変換する場合には、例えばフォトダイオードを収納部２０に収納し、誘電体基板４０上の信号線路パターン４２と接続する。光信号を光信号ケーブルより光窓２２を通してフォトダイオードに入力すると、光信号は電気信号に変換される。該電気信号は、信号線路パターン４２、ハンダ６０、コネクタピン３４と伝わり、コネクタ５０を介して電気信号ケーブルに出力される。
【００１７】
ここで、高周波回路において効率よく電力を伝達するためには、信号伝送路のインピーダンスマッチングを図ることが重要になる。線路インピーダンスが一定であるときにマッチングがよく、電力伝達効率が最も高くなり、信号伝送路上において発生する電気信号の反射量、すなわち反射損失も小さくなる。
【００１８】
従来の半導体素子収納パッケージ１１０（図６参照）においては、電気信号がハンダ１６０を伝わる際に、ハンダ１６０は、容量性成分として作用するので、コネクタピン３４と信号線路パターン１４２との接続部のインピーダンスが低下する。これにより、インピーダンスマッチングが図られないので、電気信号の反射損失が大きくなる。
【００１９】
これに対して、本実施形態においては、上記のように、ハンダ６０と固定壁２７とは接触させず、ハンダ６０と固定壁２７との間にエアギャップ６２が形成されている。エアギャップ６２は、電気信号が伝送される際に誘導性成分として作用する。これにより、ハンダ６０の容量性成分が打ち消され、コネクタピン３４と信号線路パターン４２との接続部のインピーダンスの低下が抑制される。これにより、信号伝送路のインピーダンスマッチングが図られ、電気信号の反射損失を低減することができる。
【００２０】
また、上述したように、誘電体基板４０上の信号線路パターン４２は、誘電体基板４０の縁４８から上記間隔を空けて形成されており、かつ、誘電体基板４０の端面４６は固定壁２７に接している。したがって、信号線路パターン４２は、固定壁２７からコネクタピン３４が収納部２０内に突出する長さの２分の１以上の間隔を空けて収納部２０内に配されることになる。これにより、信号線路パターン４２と固定壁２７とは接触しないので、コネクタピン３４と信号線路パターン４２とをハンダ６０により接続する際に、溶融状態のハンダが信号線路パターン４２上を流れて固定壁２７と接触することを防止できる。したがって、エアギャップ６２を容易に形成することができる。また、形成されるエアギャップ６２は、コネクタピン３４が収納部２０内に突出する長さの２分の１以上となるので、十分に大きなエアギャップ６２が形成される。これにより、信号線路パターン４２のインピーダンスが低下することを十分に抑制することができる。
【００２１】
図４は、信号伝送線路の各位置におけるインピーダンスを示した図である。グラフの縦軸は線路インピーダンスであり、横軸は、誘電体基板と半導体素子との接続部からコネクタ方向への距離である。すなわち、図４のグラフは半導体素子からみた線路インピーダンスの変化である。インピーダンスマッチングの点より、インピーダンスが５０Ω近傍で変化が少ないほど反射損失が少ない。
【００２２】
曲線７０ａは、本実施形態の半導体素子収納パッケージ１０を使用した場合、すなわち、コネクタピン３４と信号線路パターン４２との接続において、エアギャップ６２を形成した場合（図１、図２参照）のグラフである。一方、曲線７０ｂは、エアギャップ６２を形成することなくコネクタピン１３４が収納部１２０内に突出した部分の全てをハンダ１６０により接続した場合（図６参照）のグラフである。なお、図４中の距離Ａはコネクタピンと信号線路パターンとの接続部中央の位置である。
【００２３】
線路インピーダンスは通常５０Ωで一定となるように設定されているが、曲線７０ｂでは、距離Ａをピークとして線路インピーダンスが低下していることがわかる。これは、ハンダ６０が容量性成分として作用することに起因する。一方、曲線７０ａでは、距離Ａ付近においても、線路インピーダンスが低下しないことがわかる。これは、ハンダ６０は容量性成分として作用するが、コネクタピン３４と信号線路パターン４２との接続においてエアギャップ６２を形成したことによって、エアギャップ６２が誘導性成分として作用し、ハンダ６０による容量性成分を打ち消し、線路インピーダンスが低下することを抑制しているためである。
【００２４】
図５は、半導体素子収納パッケージにおける電気信号の反射損失の周波数依存性を示したグラフである。このグラフの縦軸は反射損失であり、横軸は周波数である。曲線７２ａは、本実施形態の半導体素子収納パッケージ１０（図１、図２参照）を使用した際のデータであり、曲線７２ｂは、従来の半導体素子収納パッケージ１１０（図６参照）を使用した際のデータである。曲線７２ａと曲線７２ｂとを比較すると、本実施形態の半導体素子収納パッケージ１０を使用すると反射損失を低減できることがわかる。
【００２５】
図４と図５において示されたように、コネクタピン３４と信号線路パターン４２との接続においてエアギャップ６２を形成し、誘導性成分によりハンダ６０の容量性成分を打ち消すことによって、信号線路パターン４２のインピーダンスの低下を抑制し、もって、電気信号の反射損失が低減されることが確認された。
【００２６】
【発明の効果】
以上説明したように、本発明に係る半導体素子収納パッケージによれば、電気信号の反射損失を低減することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納パッケージの斜視図である。
【図２】本発明の半導体素子収納パッケージの断面図である。
【図３】図３（ａ）及び図３（ｂ）は、本実施形態の誘電体基板の斜視図である。
【図４】半導体素子からみた信号伝送線路の各位置におけるインピーダンスを示したグラフである。
【図５】半導体素子収納パッケージにおける反射損失と周波数の関係を示したグラフである。
【図６】従来の半導体素子収納パッケージの模式図である。
【符号の説明】
１０…半導体素子収納パッケージ、２０…収納部、２７…固定壁、３０…ビーズ、３４…コネクタピン、４０…誘電体基板、４２…信号線路パターン、５０…コネクタ、６０…ハンダ、６２…エアギャップ（隙間）。
【図１】
2004079570.tif 000003
【図２】
2004079570.tif 000004
【図３】
2004079570.tif 000005
【図４】
2004079570.tif 000006
【図５】
2004079570.tif 000007
【図６】
2004079570.tif 000008