(57)【要約】【課題】本発明は、電子機器等の表示部に用いられる表示装置及びそれに用いられる表示装置用基板に関し、アレイ検査が困難になるおそれがなく、良好な表示品質の得られる表示装置及びそれに用いられる表示装置用基板を提供することを目的とする。【解決手段】基板上に形成されたバスライン１２、１４と、バスライン１２、１４に接続されたソース電極を備えた検査用薄膜トランジスタ４０、５０と、検査用薄膜トランジスタ４０、５０の他の電極に接続された検査用端子４２、４４、５２、５４と、検査用端子４２、４４、５２、５４にそれぞれ接続された高抵抗部６２と、高抵抗部６２を介して検査用端子４２、４４、５２、５４に接続された共通配線６０ａ〜６０ｄとを有するように構成する。【選択図】    図２
2004272028.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された複数のバスラインと、
画素欠陥を検査するために前記バスライン毎に設けられた検査用薄膜トランジスタと、
前記検査用薄膜トランジスタのそれぞれに接続された検査用端子と、
前記検査用端子にそれぞれ接続された高抵抗部と、
前記高抵抗部を介して前記検査用端子に接続された共通配線と
を有することを特徴とする表示装置用基板。
【請求項２】
請求項１記載の表示装置用基板において、
前記高抵抗部は、
前記検査用端子に接続されたゲート電極及びドレイン電極と、前記共通配線に接続されたソース電極とを備えた第１の薄膜トランジスタと、
前記共通配線に接続されたゲート電極及びドレイン電極と、前記検査用端子に接続されたソース電極とを備えた第２の薄膜トランジスタと
を有することを特徴とする表示装置用基板。
【請求項３】
請求項１又は２に記載の表示装置用基板において、
複数の前記共通配線は、第２の高抵抗部を介して互いに接続されていること
を特徴とする表示装置用基板。
【請求項４】
請求項１乃至３のいずれか１項に記載の表示装置用基板において、
複数の前記共通配線に接続されたガードリングをさらに有すること
を特徴とする表示装置用基板。
【請求項５】
複数のバスラインを有する基板を備えた表示装置において、
前記基板に、請求項１乃至４のいずれか１項に記載の表示装置用基板が用いられていること
を特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器等の表示部に用いられる表示装置及びそれに用いられる表示装置用基板に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、薄膜トランジスタ（ＴＦＴ）や画素電極が画素毎に形成されたＴＦＴ基板と、共通電極が形成された対向基板と、両基板間に封止された液晶とを有している。
【０００３】
図１１は、従来のＴＦＴ基板の等価回路の一部を示している。図１１に示すように、ＴＦＴ基板上の表示領域１１６には、図中上下方向に延びる複数のゲートバスライン１１２が互いに並列して形成されている。絶縁膜を介して複数のゲートバスライン１１２に交差して、図中左右方向に延びる複数のデータバスライン１１４が互いに並列して形成されている。ゲートバスライン１１２及びデータバスライン１１４の各交差位置近傍にはＴＦＴ１２０が形成されている。ＴＦＴ１２０のゲート電極Ｇはゲートバスライン１１２に接続され、ドレイン電極Ｄはデータバスライン１１４に接続されている。ＴＦＴ１２０のソース電極Ｓは、蓄積容量１３０の一方の電極を構成する画素電極に接続されている。蓄積容量１３０の他方の電極は、グランド電位（ＧＮＤ）等の所定の電位に維持されている。
【０００４】
ゲートバスライン１１２の一端側の表示領域１１６外側には、ＴＦＴ基板の表示欠陥を検査するアレイ検査工程に用いられる複数の検査用ＴＦＴ１４０及び検査用端子１４２、１４４が形成されている。複数のゲートバスライン１１２は、複数の検査用ＴＦＴ１４０のソース電極Ｓにそれぞれ接続されている。複数の検査用ＴＦＴ１４０のゲート電極Ｇは、複数の検査用端子１４２にそれぞれ接続されている。複数の検査用端子１４２は、互いに電気的に分離されている。複数の検査用ＴＦＴ１４０のドレイン電極Ｄは、複数の検査用端子１４４にそれぞれ接続されている。複数の検査用端子１４４は、互いに電気的に分離されている。
【０００５】
データバスライン１１４の一端側の表示領域１１６外側には、アレイ検査工程等で検査用ＴＦＴ１４０及び検査用端子１４２、１４４とともに用いられる複数の検査用ＴＦＴ１５０及び検査用端子１５２、１５４が形成されている。複数のデータバスライン１１４は、複数の検査用ＴＦＴ１５０のソース電極Ｓにそれぞれ接続されている。複数の検査用ＴＦＴ１５０のゲート電極Ｇは、複数の検査用端子１５２にそれぞれ接続されている。複数の検査用端子１５２は、互いに電気的に分離されている。複数の検査用ＴＦＴ１５０のドレイン電極Ｄは、複数の検査用端子１５４にそれぞれ接続されている。複数の検査用端子１５４は、互いに電気的に分離されている。
【０００６】
【特許文献１】
特開平８−１５７３４号公報
【特許文献２】
特開平８−１９００８７号公報
【特許文献３】
特開平１１−２７１７２２号公報
【特許文献４】
特開平１１−３３８３７６号公報
【０００７】
【発明が解決しようとする課題】
上記のように、従来のＴＦＴ基板の検査用端子１４２、１４４、１５２、１５４は、互いに電気的に分離されている。このため、ＴＦＴ基板の製造工程で静電気が発生して検査用端子１４２、１４４、１５２、１５４のいずれかが帯電すると、検査用端子１４２、１４４、１５２、１５４に接続された検査用ＴＦＴ１４０、１５０が静電破壊されるおそれがある。検査用ＴＦＴ１４０、１５０が静電破壊されると、アレイ検査が困難になってしまうという問題が生じる。
【０００８】
また、検査用ＴＦＴ１４０、１５０のゲート電極とソース電極とが静電破壊により短絡してしまうと、画素のＴＦＴ１２０が静電破壊されたり、あるいは絶縁膜を介して交差するバスライン１１２、１１４間が短絡してしまうおそれがある。これらは、完成した液晶表示装置の表示画面上で線欠陥又は点欠陥として視認されるため、表示品質が低下してしまうという問題が生じる。
【０００９】
本発明の目的は、アレイ検査が困難になるおそれがなく、良好な表示品質の得られる表示装置及びそれに用いられる表示装置用基板を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、基板上に形成された複数のバスラインと、画素欠陥を検査するために前記バスライン毎に設けられた検査用薄膜トランジスタと、前記検査用薄膜トランジスタのそれぞれに接続された検査用端子と、前記検査用端子にそれぞれ接続された高抵抗部と、前記高抵抗部を介して前記検査用端子に接続された共通配線とを有することを特徴とする表示装置用基板によって達成される。
【００１１】
【発明の実施の形態】
本発明の第１の実施の形態による表示装置用基板及びそれを備えた表示装置について図１乃至図６を用いて説明する。図１は、本実施の形態による表示装置の例としてアクティブマトリクス型の液晶表示装置の概略構成を示している。図１に示すように、アクティブマトリクス型の液晶表示装置は、絶縁膜を介して互いに交差して形成されたゲートバスライン及びデータバスラインと、画素毎に形成されたＴＦＴ及び画素電極とを備えたＴＦＴ基板２を有している。また、液晶表示装置は、共通電極が形成された対向基板４と、両基板２、４間に封止された液晶（図示せず）とを有している。
【００１２】
ＴＦＴ基板２には、複数のゲートバスラインを駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のデータバスラインを駆動するドライバＩＣが実装されたデータバスライン駆動回路８２とが設けられている。これらの駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスラインあるいはデータバスラインに出力するようになっている。ＴＦＴ基板２の素子形成面と反対側の基板面には偏光板８６が配置され、偏光板８６のＴＦＴ基板２と反対側の面にはバックライトユニット８８が取り付けられている。一方、対向基板４の共通電極形成面と反対側の面には、偏光板８６とクロスニコルに配置された偏光板８７が貼り付けられている。
【００１３】
図２は、本実施の形態によるＴＦＴ基板２の等価回路の一部を示している。図２に示すように、ＴＦＴ基板２上の表示領域１６には、図中上下方向に延びる複数のゲートバスライン１２（図２では３本示している）が互いに並列して形成されている。絶縁膜を介して複数のゲートバスライン１２に交差して、図中左右方向に延びる複数のデータバスライン１４（図２では２本示している）が互いに並列して形成されている。ゲートバスライン１２及びデータバスライン１４の各交差位置近傍には、ＴＦＴ２０が形成されている。ＴＦＴ２０のゲート電極Ｇはゲートバスライン１２に電気的に接続され、ドレイン電極Ｄはデータバスライン１４に電気的に接続されている。ＴＦＴ２０のソース電極Ｓは、蓄積容量３０の一方の電極を構成する画素電極に接続されている。蓄積容量３０の他方の電極は、ＧＮＤ等の所定の電位に維持されている。
【００１４】
ゲートバスライン１２の一端側の表示領域１６外側には、アレイ検査工程でＴＦＴ基板２を効率良く検査するために設けられた複数の検査用ＴＦＴ４０及び検査用端子４２、４４が形成されている。複数のゲートバスライン１２は、複数の検査用ＴＦＴ４０のソース電極Ｓにそれぞれ電気的に接続されている。複数の検査用ＴＦＴ４０のゲート電極Ｇは、複数の検査用端子４２にそれぞれ電気的に接続されている。複数の検査用端子４２は、複数の高抵抗部６２をそれぞれ介して例えば１本の共通配線６０ａに電気的に接続されている。複数の検査用ＴＦＴ４０のドレイン電極Ｄは、複数の検査用端子４４にそれぞれ電気的に接続されている。複数の検査用端子４４は、複数の高抵抗部６２をそれぞれ介して例えば１本の共通配線６０ｂに電気的に接続されている。高抵抗部６２の構成については後程説明する。
【００１５】
データバスライン１４の一端側の表示領域１６外側には、アレイ検査工程で検査用ＴＦＴ４０及び検査用端子４２、４４とともに用いられる複数の検査用ＴＦＴ５０及び検査用端子５２、５４が形成されている。複数のデータバスライン１４は、複数の検査用ＴＦＴ５０のソース電極Ｓにそれぞれ電気的に接続されている。複数の検査用ＴＦＴ５０のゲート電極Ｇは、複数の検査用端子５２にそれぞれ電気的に接続されている。複数の検査用端子５２は、複数の高抵抗部６２をそれぞれ介して例えば１本の共通配線６０ｃに電気的に接続されている。複数の検査用ＴＦＴ５０のドレイン電極Ｄは、複数の検査用端子５４にそれぞれ電気的に接続されている。複数の検査用端子５４は、複数の高抵抗部６２をそれぞれ介して例えば１本の共通配線６０ｄに電気的に接続されている。
【００１６】
図３（ａ）は本実施の形態によるＴＦＴ基板２の高抵抗部６２の構成を示し、図３（ｂ）は高抵抗部６２の等価回路を示している。図３（ａ）、（ｂ）に示すように、高抵抗部６２は、例えば他の配線よりも細い配線幅で意図的に蛇行させて形成されている。これにより、高抵抗部６２は、検査用端子４２、４４と検査用ＴＦＴ４０との間を接続する配線や、検査用端子５２、５４と検査用ＴＦＴ５０との間を接続する配線、あるいは両バスライン１２、１４に比較して高い電気抵抗を有する。従って、通常動作時には高抵抗部６２に殆ど電流は流れず絶縁状態が維持されるが、静電気による高電圧が発生すると高抵抗部６２を介して電流を流すことができるようになる。なお、高抵抗部６２は、例えばゲートバスライン１２、データバスライン１４、又は画素電極等と同一の形成材料で同時に形成されている。
【００１７】
電荷検出法を用いたＴＦＴ基板２のアレイ検査工程では、例えば全画素の蓄積容量３０に所定の電荷を書き込み、所定時間経過後に各画素の蓄積容量３０から電荷を読み出す。書き込んだ電荷と読み出した電荷との変化に基づいて、各画素の良否を判定する。具体的には、例えばマルチプレクサを備えた検査装置のプローブピンを各検査用端子４２、４４、５２、５４に接触させる。検査用端子５４を介して各検査用ＴＦＴ５０のドレイン電極Ｄに所定のデータ電圧を印加するとともに、検査用端子５２を介して各検査用ＴＦＴ５０のゲート電極Ｇに所定のゲート電圧を例えば同時に印加する。これにより、検査用ＴＦＴ５０がオン状態になり、各データバスライン１４に上記のデータ電圧がそれぞれ印加される。
【００１８】
一方、検査用端子４４を介して各検査用ＴＦＴ４０のドレイン電極Ｄに、画素のＴＦＴ２０のゲート電圧となる所定の電圧を印加するとともに、検査用端子４２を介して各検査用ＴＦＴ４０のゲート電極Ｇに所定のゲート電圧を例えば順次印加する。これにより、各検査用ＴＦＴ４０が順次オン状態になり、ドレイン電極Ｄに印加されている電圧がゲート電圧として各ゲートバスライン１２に順次印加される。ここで、ある検査用ＴＦＴ４０のゲート電極Ｇに検査用端子４２を介して所定のゲート電圧を印加したとすると、ゲート電圧が印加されたゲートバスライン１２に接続された画素のＴＦＴ２０はオン状態になり、データバスライン１４に印加されているデータ電圧に基づいて蓄積容量３０に所定の電荷が書き込まれる。また、他の検査用ＴＦＴ４０のゲート電極Ｇには、高抵抗部６２及び共通配線６０ａでの電圧降下により閾値電圧を超えるゲート電圧が印加されないため他の検査用ＴＦＴはオフ状態を維持している。
【００１９】
所定時間経過後に各画素の蓄積容量３０から電荷を読み出し、書き込んだ電荷と読み出した電荷との変化に基づいて各画素の良否が判定される。
アレイ検査工程が終了したら、検査用端子４２、４４、５２、５４、検査用ＴＦＴ４０、５０、高抵抗部６２及び共通配線６０ａ〜６０ｄは、ＴＦＴ基板２と対向基板４とを貼り合わせて液晶を封止し、液晶表示装置が完成するまでの工程の途中で分断して廃棄してもよい。
【００２０】
図４（ａ）は本実施の形態によるＴＦＴ基板２の高抵抗部６２の構成の第１の変形例を示し、図４（ｂ）はその等価回路を示している。ここでは、検査用端子４２に接続された高抵抗部６２を例に挙げて説明する。図４（ａ）、（ｂ）に示すように、高抵抗部６２は、２つの静電気保護用ＴＦＴ７０、７１を有している。第１の静電気保護用ＴＦＴ７０のゲート電極Ｇとドレイン電極Ｄとは、繋ぎ替え部７２を介して電気的に接続されている。ゲート電極Ｇ上にはチャネル保護膜７４が形成されている。図示していないが、チャネル保護膜７４の直下には、静電気保護用ＴＦＴ７０のチャネル領域となる動作半導体層が形成されている。静電気保護用ＴＦＴ７０のゲート電極Ｇ及びドレイン電極Ｄは、検査用端子４２（図４（ａ）、（ｂ）では図示せず）に電気的に接続されている。ソース電極Ｓは、共通配線６０ａ（図４（ａ）、（ｂ）では図示せず）に電気的に接続されている。
【００２１】
一方、第２の静電気保護用ＴＦＴ７１のゲート電極Ｇとドレイン電極Ｄとは、繋ぎ替え部７３を介して電気的に接続されている。ゲート電極Ｇ上にはチャネル保護膜７４が形成されている。図示していないが、チャネル保護膜７４の直下には、静電気保護用ＴＦＴ７１のチャネル領域となる動作半導体層が形成されている。静電気保護用ＴＦＴ７１のゲート電極Ｇ及びドレイン電極Ｄは、共通配線６０ａに電気的に接続されている。ソース電極Ｓは、検査用端子４２に電気的に接続されている。
【００２２】
これにより検査用端子４２と共通配線６０ａとの間は、２つの静電気保護用ＴＦＴ７０、７１で構成される高抵抗部６２により高抵抗に維持されている。検査用端子４２の電位が静電気保護用ＴＦＴ７０の閾値電圧より高くなると静電気保護用ＴＦＴ７０はオン状態になり、検査用端子４２側から共通配線６０ａ側に電流が流れる。また、共通配線６０ａの電位が静電気保護用ＴＦＴ７１の閾値電圧より高くなると静電気保護用ＴＦＴ７１はオン状態になり、共通配線６０ａ側から検査用端子４２側に電流が流れる。従って、通常動作時には高抵抗部６２に殆ど電流は流れず絶縁状態が維持されるが、静電気による高電圧が発生すると高抵抗部６２を介して電流を流すことができるようになる。静電気保護用ＴＦＴ７０、７１は、例えば検査用ＴＦＴ４０、５０や画素のＴＦＴ２０と同一の形成材料で同時に形成されている。なお、他の検査用端子４４、５２、５４に接続された高抵抗部６２も上記と同様の構成を有している。
【００２３】
図５（ａ）は本実施の形態によるＴＦＴ基板２の高抵抗部６２の構成の第２の変形例を示し、図５（ｂ）はその等価回路を示している。ここでは、検査用端子４２に接続された高抵抗部６２を例に挙げて説明する。図５（ａ）、（ｂ）に示すように、高抵抗部６２は、誘電体層と誘電体層を介して対向する第１及び第２の電極７６、７７とからなる容量部を有している。第１の電極７６は検査用端子４２に電気的に接続され、第２の電極７７は共通配線６０ａに電気的に接続されている。例えば検査用端子４２が帯電して容量部の耐圧を超える電圧が生じると、第１及び第２の電極７６、７７間に放電が生じる。従って、通常動作時には高抵抗部６２に殆ど電流は流れず絶縁状態が維持されるが、静電気による高電圧が発生すると高抵抗部６２を介して電流を逃がすことができるようになる。第１及び第２の電極７６、７７は、例えばゲートバスライン１２、データバスライン１４、画素電極のうちいずれか２つと同一の形成材料で同時に形成されている。なお、他の検査用端子４４、５２、５４に接続された高抵抗部６２も上記と同様の構成を有している。
【００２４】
図６は、本実施の形態によるＴＦＴ基板２の高抵抗部６２の構成の第３の変形例を示している。ここでは、検査用端子４２に接続された高抵抗部６２を例に挙げて説明する。図６に示すように、高抵抗部６２は、例えば検査用端子４２に電気的に接続された配線端部（第１の配先端部）７８と、共通配線６０ａ〜６０ｄのいずれかに電気的に接続された配線端部（第２の配先端部）７９とを有している。配線端部７８、７９は、所定幅の間隙部９０を介して対峙して配置されている。間隙部９０は、例えば絶縁膜で覆われている。配線端部７８は間隙部９０の幅を部分的に狭める尖端部９２を有し、配線端部７９は間隙部９０の幅を部分的に狭める尖端部９３を有している。尖端部９２、９３は、互いに向き合うように配置されている。尖端部９２、９３は、間隙部９０の幅を部分的に狭めることにより放電を生じやすくするために形成されている。例えば検査用端子４２が帯電すると、尖端部９２、９３間では、他の部位より先に放電が生じるようになっている。従って、通常動作時には高抵抗部６２に殆ど電流は流れず絶縁状態が維持されるが、静電気による高電圧が発生すると高抵抗部６２を介して電流を流すことができるようになる。なお、他の検査用端子４４、５２、５４に接続された高抵抗部６２も上記と同様の構成を有している。
【００２５】
以上説明したように本実施の形態では、ある検査用端子４２が帯電しても、高抵抗部６２を介して共通配線６０ａ及び他の検査用端子４２に静電気が逃がされるため、検査用ＴＦＴ４０が静電破壊されるのを防止できる。同様に、検査用端子４４、５２、５４が帯電しても、高抵抗部６２を介して共通配線６０ｂ〜６０ｄ及び他の検査用端子４４、５２、５４に電荷が逃がされるため、検査用ＴＦＴ４０、５０が静電破壊されるのを防止できる。一方、検査用端子４２と共通配線６０ａと間は高抵抗部６２により高抵抗に維持されているため、アレイ検査の際に印加される比較的低い電圧は、複数の検査用端子４２にそれぞれ独立して印加できる。同様に、検査用端子４４、５２、５４と共通配線６０ｂ〜６０ｄとはそれぞれ高抵抗部６２により高抵抗に維持されているため、アレイ検査の際に印加される比較的低い電圧は、複数の検査用端子４４、５２、５４にそれぞれ独立して印加できる。したがって、アレイ検査が困難になるおそれがない。また、画素のＴＦＴ２０が静電破壊されたり、あるいは絶縁膜を介して交差するバスライン１２、１４間が短絡してしまうおそれがない。
【００２６】
次に、本発明の第２の実施の形態による表示装置用基板について図７を用いて説明する。図７は、本実施の形態による表示装置用基板の等価回路の一部を示している。図７に示すように、本実施の形態による表示装置用基板は、各共通配線６０ａ〜６０ｄが接続部６４を介して接続されている点に特徴を有している。各共通配線６０ａ〜６０ｄは互いに電気的に接続されている。接続部６４は、各共通配線６０ａ〜６０ｄ間を導電性部材で接続している。ただし各共通配線６０ａ〜６０ｄ間を高抵抗に接続してもよい。すなわち接続部６４は、図３乃至図６に示す高抵抗部６２と同様の第２の高抵抗部を備える構成であってもよい。
【００２７】
また、共通配線６０ａと６０ｂ、あるいは共通配線６０ｃと６０ｄが絶縁膜を挟んで別の層で形成されているような場合は、図８に示す高抵抗部を形成してももちろんよい。図８（ａ）は絶縁膜を挟んで別層の共通配線６０ａと６０ｂとの間に形成した高抵抗部を有する接続部６４の構成例（その１）を示し、図８（ｂ）はその等価回路を示している。
【００２８】
ゲートバスライン１２及び画素領域のＴＦＴ２０のゲート電極Ｇを形成する際にＴＦＴ基板２上に同時に静電気保護用ＴＦＴ１０２、１０４、１０６のゲート電極Ｇが形成される。静電気保護用ＴＦＴ１０２、１０４のゲート電極Ｇは他の配線構造から電気的に孤立して形成されている。また、共通配線６０ａもゲートバスライン１２形成時に同時に形成される。静電気保護用ＴＦＴ１０４のドレイン電極Ｄと静電気保護用ＴＦＴ１０６のドレイン電極Ｄは、コンタクトホール部１０８を介して共通配線６０ａに接続されている。
【００２９】
静電気保護用ＴＦＴ１０２、１０４間のソース／ドレイン電極は導電体として機能すると共に、導電体下方にまで延びた静電気保護用ＴＦＴ１０６のゲート電極Ｇとの間で、容量１１０を形成している。
【００３０】
以上の構成により、共通配線６０ａ、６０ｂのいずれか一方の電位が高くなると、他方へ電流が流れるように静電気保護用ＴＦＴ１０２、１０４、１０６は接続されている。例えば共通配線６０ｂの電位が高くなると、静電気保護用ＴＦＴ１０２のソース電極Ｓからドレイン電極Ｄに電流が流れ、容量１１０を介して静電気保護用ＴＦＴ１０６がオンになる。その結果、静電気保護用ＴＦＴ１０６を通して共通配線６０ｂから共通配線６０ａへ電流が流れ電位が等しくなる。
【００３１】
共通配線６０ａの電位が高い場合は、静電気保護用ＴＦＴ１０４で電流がドレイン電極Ｄからソース電極Ｓに流れ、容量１１０を介して静電気保護用ＴＦＴ１０６がオンになり、共通配線６０ａと６０ｂの電位が等しくなる。
【００３２】
図９（ａ）は絶縁膜を挟んで別層の共通配線６０ａと６０ｂとの間に形成した高抵抗部を有する接続部６４の構成例（その２）を示し、図９（ｂ）はその等価回路を示している。本構成例は、図８に示した構成から容量１１０を削除してコンタクトホール部１１２を介して静電気保護用ＴＦＴ１０２、１０４間のソース／ドレイン電極と静電気保護用ＴＦＴ１０６のゲート電極Ｇとを短絡している。本構成によっても図８の高抵抗部を有する接続部６４と同様の動作により同様の効果を得ることができる。
【００３３】
本実施の形態では、各共通配線６０ａ〜６０ｄ同士を電気的に接続しているため、検査用ＴＦＴ４０、５０が静電破壊されるのを第１の実施の形態よりさらに確実に防止できる。したがって、アレイ検査が困難になるおそれがない。また、画素のＴＦＴ２０が静電破壊されたり、あるいは絶縁膜を介して交差するバスライン１２、１４間が短絡してしまうおそれがない。
【００３４】
次に、本発明の第３の実施の形態による表示装置用基板について図１０を用いて説明する。図１０は、本実施の形態による表示装置用基板の等価回路の一部を示している。図１０に示すように、本実施の形態による表示装置用基板は、外周部に形成されたガードリング６８を有し、各共通配線６０ａ〜６０ｄが接続部６６を介してガードリング６８に接続されている点に特徴を有している。各共通配線６０ａ〜６０ｄとガードリング６８との間は電気的に接続されている。接続部６６は、各共通配線６０ａ〜６０ｄ間を導電性部材で接続している。ただし各共通配線６０ａ〜６０ｄ間は、高抵抗部により高抵抗に維持されていてもよい。すなわち接続部６６は、図３乃至図６に示す高抵抗部６２と同様の第３の高抵抗部を備える構成であってもよい。また、ガードリング６８は、ゲートバスライン１２やデータバスライン１４等に接続されていてもよい。
【００３５】
本実施の形態では、外周部に形成されたガードリング６８を有し、各共通配線６０ａ〜６０ｄが接続部６６を介してガードリング６８に接続されているため、検査用ＴＦＴ４０、５０が静電破壊されるのを第１の実施の形態よりさらに確実に防止できる。したがって、アレイ検査が困難になるおそれがない。また、画素のＴＦＴ２０が静電破壊されたり、あるいは絶縁膜を介して交差するバスライン１２、１４間が短絡してしまうおそれがない。
【００３６】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば上記実施の形態では、チャネル保護膜型のＴＦＴを備えた表示装置用基板を例に挙げたが、本発明はこれに限らず、チャネルエッチ型のＴＦＴを備えた表示装置用基板にも適用できる。
【００３７】
また、上記実施の形態では液晶表示装置を例に挙げたが、本発明はこれに限らず、有機ＥＬ表示装置や無機ＥＬ表示装置等の他の表示装置にも適用できる。
【００３８】
以上説明した実施の形態による表示装置用基板及びそれを備えた表示装置は、以下のようにまとめられる。
（付記１）
基板上に形成された複数のバスラインと、
画素欠陥を検査するために前記バスライン毎に設けられた検査用薄膜トランジスタと、
前記検査用薄膜トランジスタのそれぞれに接続された検査用端子と、
前記検査用端子にそれぞれ接続された高抵抗部と、
前記高抵抗部を介して前記検査用端子に接続された共通配線と
を有することを特徴とする表示装置用基板。
【００３９】
（付記２）
付記１記載の表示装置用基板において、
前記高抵抗部は、前記検査用端子と前記検査用薄膜トランジスタとを接続する配線より高い電気抵抗を有していること
を特徴とする表示装置用基板。
【００４０】
（付記３）
付記１又は２に記載の表示装置用基板において、
前記高抵抗部は、
前記検査用端子に接続されたゲート電極及びドレイン電極と、前記共通配線に接続されたソース電極とを備えた第１の薄膜トランジスタと、
前記共通配線に接続されたゲート電極及びドレイン電極と、前記検査用端子に接続されたソース電極とを備えた第２の薄膜トランジスタと
を有することを特徴とする表示装置用基板。
【００４１】
（付記４）
付記１乃至３のいずれか１項に記載の表示装置用基板において、
前記高抵抗部は、前記検査用端子に接続された第１の電極と、前記第１の電極に誘電体層を介して対向して配置され前記共通配線に接続された第２の電極とを備えた容量部を有すること
を特徴とする表示装置用基板。
【００４２】
（付記５）
付記１乃至４のいずれか１項に記載の表示装置用基板において、
前記高抵抗部は、前記検査用端子に接続された第１の配線端部と、前記第１の端部に所定の間隙を介して対峙して配置され前記共通配線に接続された第２の配線端部とを有していること
を特徴とする表示装置用基板。
【００４３】
（付記６）
付記１乃至５のいずれか１項に記載の表示装置用基板において、
複数の前記共通配線は、第２の高抵抗部を介して互いに接続されていること
を特徴とする表示装置用基板。
【００４４】
（付記７）
付記１乃至６のいずれか１項に記載の表示装置用基板において、
複数の前記共通配線に接続されたガードリングをさらに有すること
を特徴とする表示装置用基板。
【００４５】
（付記８）
付記７記載の表示装置用基板において、
前記ガードリングは、第３の高抵抗部を介して前記複数の共通配線に接続されていること
を特徴とする表示装置用基板。
【００４６】
（付記９）
複数のバスラインを有する基板を備えた表示装置において、
前記基板に、付記１乃至８のいずれか１項に記載の表示装置用基板が用いられていること
を特徴とする表示装置。
【００４７】
【発明の効果】
以上の通り、本発明によれば、アレイ検査が困難になるおそれがなく、良好な表示品質の得られる表示装置及びそれに用いられる表示装置用基板を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による表示装置の概略構成を示す図である。
【図２】本発明の第１の実施の形態による表示装置用基板の等価回路を示す図である。
【図３】本発明の第１の実施の形態による表示装置用基板の高抵抗部の構成及びその等価回路を示す図である。
【図４】本発明の第１の実施の形態による表示装置用基板の高抵抗部の構成の第１の変形例及びその等価回路を示す図である。
【図５】本発明の第１の実施の形態による表示装置用基板の高抵抗部の構成の第２の変形例及びその等価回路を示す図である。
【図６】本発明の第１の実施の形態による表示装置用基板の高抵抗部の構成の第３の変形例を示す図である。
【図７】本発明の第２の実施の形態による表示装置用基板の等価回路を示す図である。
【図８】本発明の第２の実施の形態による表示装置用基板の高抵抗部の構成例（その１）及びその等価回路を示す図である。
【図９】本発明の第２の実施の形態による表示装置用基板の高抵抗部の構成例（その２）及びその等価回路を示す図である。
【図１０】本発明の第３の実施の形態による表示装置用基板の等価回路を示す図である。
【図１１】従来の表示装置用基板の等価回路を示す図である。
【符号の説明】
２  ＴＦＴ基板
４  対向基板
１２  ゲートバスライン
１４  データバスライン
１６  表示領域
２０  ＴＦＴ
３０  蓄積容量
４０、５０  検査用ＴＦＴ
４２、４４、５２、５４  検査用端子
６０ａ〜６０ｄ  共通配線
６２  高抵抗部
６４、６６  接続部
６８  ガードリング
７０、７１、１０２、１０４、１０６  静電気保護用ＴＦＴ
７２、７３  繋ぎ替え部
７４  チャネル保護膜
７６、７７  電極
７８、７９  配線端部
８０  ゲートバスライン駆動回路
８２  データバスライン駆動回路
８４  制御回路
８６、８７  偏光板
８８  バックライトユニット
９０  間隙部
９２、９３  尖端部
１０８、１１２  コンタクトホール部
１１０  容量
【図１】
2004272028.tif 000003
【図２】
2004272028.tif 000004
【図３】
2004272028.tif 000005
【図４】
2004272028.tif 000006
【図５】
2004272028.tif 000007
【図６】
2004272028.tif 000008
【図７】
2004272028.tif 000009
【図８】
2004272028.tif 000010
【図９】
2004272028.tif 000011
【図１０】
2004272028.tif 000012
【図１１】
2004272028.tif 000013