(57)【要約】【課題】基板上に、第１の化合物半導体層としてＡｌＩｎＡｓバッファ層を有し、前記第１の化合物半導体層上に第２の化合物半導体層を有する化合物半導体素子において、第２の化合物半導体層に拡散するＳｉ不純物量の低減を目的とする。【解決手段】基板上に、第１の化合物半導体層としてＡｌＩｎＡｓバッファ層を有し、前記第１の化合物半導体層上に第２の化合物半導体層を有する化合物半導体素子において、前記のＡｌＩｎＡｓバッファ層の膜厚を１μｍ以上として化合物半導体素子を構成する。またこのときの第２の化合物半導体層は、電子走行層などを例示できる。【選択図】  図４
2004253441.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、第１の化合物半導体層としてＡｌＩｎＡｓバッファ層を有し、前記第１の化合物半導体層上に第２の化合物半導体層を有する化合物半導体素子において、前記のＡｌＩｎＡｓバッファ層の膜厚が１μｍ以上であることを特徴とする化合物半導体素子。
【請求項２】
請求項１に記載の化合物半導体素子において、第２の化合物半導体層が電子走行層であることを特徴とする化合物半導体素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上にヘテロ接合される化合物半導体素子に関するものであり、更に詳しくはＡｌＩｎＡｓバッファ層を有する化合物半導体素子に関するものである。
【０００２】
【従来の技術】
ＧａＡｓ基板やＩｎＰ基板に格子整合するＩＩＩ−Ｖ族化合物半導体素子は、Ｓｉ半導体素子には無い高速動作特性や発光特性の特徴から、携帯電話や発光ダイオード、レーザーダイオードなどに広く普及している。これら化合物半導体素子の普及は、市場からの要求もさることながら、化合物半導体素子製造技術の進歩による低コスト化の寄与が大きい。化合物半導体素子は、ＬＰＥ（液相エピタキシー）、ＭＢＥ（分子線エピタキシー）、ＭＯＶＰＥ（有機金属化学気相エピタキシー）等のＧａＡｓ基板やＩｎＰ基板などの化合物半導体基板上にエピタキシャル成長が可能な製法によって製造される。これらの製法の中で、近年のナノメートルオーダーの超格子構造設計に対応が可能なものはＭＢＥとＭＯＶＰＥであり、更に製造コストの面からＭＯＶＰＥが最も使用されている。またＩＩＩ−Ｖ族化合物半導体素子の中では、ＧａＡｓ系素子が広く普及している。
【０００３】
しかし、近年、ＧａＡｓ化合物半導体素子より高価であるが、さらに高速動作が可能で、また光通信波長帯域の発光特性を有するＩｎＰ系素子も精力的に開発・製造されている。このＩｎＰ系素子に使用する化合物半導体材料は、ＩｎＰ基板に格子整合する材料としてＩｎＰ、ＧａＩｎＡｓ、ＡｌＩｎＡｓがあり、これらの材料を積層して電子素子や光素子に用いられている。しかしＩｎＰ基板は結晶成長が難しく、ＧａＡｓ基板に比べて広口径の単結晶基板が得られにくくコスト面で不利なことや、不要な不純物がＩｎＰ基板上に形成されやすく成長した結晶層に取りこまれることなどの不利な点を有している。
【０００４】
ＩｎＰ基板上からの不純物の混入には、次に示すような様々な対応がされている。例えば、ＩｎＰ基板と化合物半導体動作層との間に不純物混入を防ぐバッファ層を導入する方法がある。バッファ層はＩｎＰ基板に格子整合し、バンドギャップの広いＩｎＰとＡｌＩｎＡｓが報告されているが、ＩｎＰはＩｎＰ基板と同材料であるため、基板からのキャリヤーが漏れこみやすい。よって、バッファ材料はＡｌＩｎＡｓの方が有利であり、最近の報告例はＡｌＩｎＡｓバッファ層が殆どである。
【０００５】
しかしながら、ＭＯＶＰＥで成長されるＡｌＩｎＡｓバッファ層は、不純物の混入によりｎ型の導電性を示すことが報告されている（例えば特許文献１参照）。このＡｌＩｎＡｓバッファ層のｎ型キャリヤーを低下させる方法は、ｐ型不純物となる炭素のオートドーピングを促進する低温成長方法（例えば特許文献２参照）や、ｐ型不純物のＦｅをドープする方法（例えば特許文献３参照）などの、ＡｌＩｎＡｓ中のｎ型不純物をｐ型不純物で相殺する、すなわちキャリヤー補償効果を利用する方法が報告されている。しかし、これらの方法では、変動するＡｌＩｎＡｓ中のｎ型キャリヤー量を常に計測し、その量を補償するｐ型不純物量を常に制御する必要性や、ＡｌＩｎＡｓ層の低温成長や鉄ドーピングでは結晶性が悪化してしまうなどの悪影響がある。
【０００６】
ここで、低温成長させたＡｌＩｎＡｓ膜のＡＦＭ（原子間力顕微鏡）表面形状を図１〜３に示す。図１は成長温度６５０℃の場合であり、Ｒａ（平均粗さ）：０．１１ｎｍ、Ｒｍｓ（二乗平均粗さ）：０．１３ｎｍである。図２は成長温度６００℃の場合であり、Ｒａ：０．１１ｎｍ、Ｒｍｓ：０．１４ｎｍである。図３は成長温度５５０℃の場合であり、Ｒａ：０．５５ｎｍ、Ｒｍｓ：０．７４ｎｍである。図からも明らかなように、成長温度が低い方が結晶性が悪化しており、例えばＣのオートドーピングに必要な５５０℃付近の低い成長温度では、表面の平坦性が得られないことがわかる。
【０００７】
またキャリヤー補償効果の他に、ＩｎＰ基板上の不純物をＳｉと認め、そのＳｉ不純物を除去する方法として、成長前にＩｎＰ基板を７００℃に加熱しＳｉ不純物を除去する方法が報告されている（例えば非特許文献１参照）。しかし、７００℃でＩｎＰ基板を保持する方法は、ＩｎＰ基板からのＰ原子の脱離を促進し基板表面の平坦性を損なう可能性が高く実用的ではない。
【０００８】
よって現在の対応としては、ＩｎＰ基板表面に不純物が付着しないようにＩｎＰ基板の品質改善が成されている。例えば、前記キャリヤー補償効果やＳｉ不純物の加熱除去などを行わず、基板の簡単な洗浄などの後にＡｌＩｎＡｓバッファ層を形成させる方法が一般的である。このときのＡｌＩｎＡｓバッファ層の膜厚は、２０〜５００ｎｍ程度が一般的である（例えば特許文献４，５参照）。
【０００９】
しかし、前記ＩｎＰ基板表面に、使用環境で付着する不純物があることが報告されている。例えば、非特許文献１に報告されているＳｉによる汚染である。この汚染される濃度は、基板の使用環境への放置時間によって直線的に増えており、使用環境であるクリーンルーム内の雰囲気から由来している可能性を示している。つまり表面に不純物が無い高純度基板を使用しても、ＭＯＶＰＥ装置へセットする前に汚染されることを示している。さらにＭＯＶＰＥでは、爆発性の高い水素や毒性の高いホスフィン、アルシン等を使用しているため、成長を行うリアクターまでに外部との雰囲気を遮断する前室があることが一般的である。よって前室の真空置換時間や前室からリアクター内への搬送時間、リアクター雰囲気の初期化時間などを含めると、基板は数分間は必ず成長前雰囲気にさらされることになる。特にリアクター内は、前の成長で吸着したガスがリアクター内壁から放出され、成長前の基板表面に付着する可能性が高い。よって、製造環境によってその量は異なるものの、基板表面上には必ず不純物が付着していると予想される。
【００１０】
本発明者らは、通常使用されているＭＯＶＰＥ装置で、先ずＩｎＰ基板にＡｌＩｎＡｓ膜のみを成長させ、基板とＡｌＩｎＡｓ膜との界面付近に存在する不純物量の同定を行った。その結果、ＩｎＰ基板とＡｌＩｎＡｓ膜との界面でＳｉの濃度が高く、成長前のＩｎＰ基板表面にＳｉ不純物が付着していたことが判明した。またＳｉ不純物は、基板とＡｌＩｎＡｓ膜との界面からＡｌＩｎＡｓ膜中へと拡散し、特に深さ１μｍまでは不純物濃度が高く、深さ２μｍでも多少の不純物が拡散していることが判明した。Ｓｉは、５７５℃以上の熱処理でＡｌＩｎＡｓ中を容易に拡散することが知られている（例えば非特許文献２参照）が、ＡｌＩｎＡｓ膜中を深さ１μｍ以上まで拡散することを確認した報告例はない。
【００１１】
Ｓｉの混入原因は不明であるが、ＩｎＰ基板をパッケージから開封した直後から、ＡｌＩｎＡｓ膜の成長直前までに付着したものと予想される。従来のＡｌＩｎＡｓバッファ層の様に、膜厚が２０〜５００ｎｍの場合、ＡｌＩｎＡｓバッファー層と第２の化合物半導体層との界面には、まだ高濃度のＳｉ不純物が存在し、そこに第２の化合物半導体層を成長させると、Ｓｉ不純物が第２の化合物半導体層へ拡散する原因となり、第２の化合物半導体層の純度が低下し、素子性能の悪化に繋がる。
【００１２】
【特許文献１】
特開平７−２６３３６５号公報
【特許文献２】
特開平４−３４０２３２号公報
【特許文献３】
特許第２７１２２５２号公報
【特許文献４】
特開平３−２４０２４２号公報（実施例など）
【特許文献５】
特開平４−１５９７３０号公報（実施例など）
【非特許文献１】
Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ｖｏｌ．７１（１９９２）  ｐ３８９８
【非特許文献２】
第４９回応用物理学会関係連合講演会  講演予稿集  第一分冊ｐ３２６  ２８ａ−ＺＱ−６
【００１３】
【発明が解決しようとする課題】
本発明は前記課題を解決されるためになされたものであり、第２の化合物半導体層に拡散するＳｉ不純物量の低減を目的とするものである。
【００１４】
【課題を解決するための手段】
本発明者らは、前述したようにＩｎＰ基板表面からＡｌＩｎＡｓバッファ層内へ１〜２μｍ程度の深さまでＳｉ不純物の拡散が発生しているという事実を見出し本発明に到達した。
【００１５】
即ち本発明は、基板上に、第１の化合物半導体層としてＡｌＩｎＡｓバッファ層を有し、前記第１の化合物半導体層上に第２の化合物半導体層を有する化合物半導体素子において、前記のＡｌＩｎＡｓバッファ層の膜厚が１μｍ以上であることを特徴とする化合物半導体素子である。以下に本発明を更に詳細に説明する。
【００１６】
本発明で用いられる基板は、通常の化合物半導体素子に用いられるものであれば特に限定はないが、好ましくはＩｎＰ，ＧａＡｓ，ＡｌＩｎＡｓなどがあげられ、これらは適当な原子がドープされたものでもよい。本発明では、その基板上に第１の化合物半導体層としてＡｌＩｎＡｓバッファ層を有する。このバッファ層の厚さは１μｍ以上であることが必須で上限はおよそ５μｍであるが、２μｍ〜４μｍのものが好ましい。バッファ層のさらに上には、第２の化合物半導体層を有する。この第２の化合物半導体層は特に限定はされないが、電子走行層であることが好ましく、特にＡｌＩｎＡｓ又はＩｎＰの電子走行層であることが好ましい。本発明はこのように基板、第１の半導体層としてＡｌＩｎＡｓバッファ層、及び第２の化合物半導体層を有するものであるが、必要に応じて更にその上にＡｌＩｎＡｓなどのスペーサー層、電子供与層などを有していてもよい。
【００１７】
本発明の化合物半導体素子の製法については特に限定はなく、あらかじめ作成した検量線に従って、時間、温度などを調整することにより目的の膜厚を得ることができる。特にＡｌＩｎＡｓバッファ層の膜厚が１μｍ以上となるよう、適宜、温度、時間などを調整すればよい。
【００１８】
以下に本発明の化合物半導体素子の一例としてＨＥＭＴ（高電子移動度トランジスタ）を用いて本発明を詳しく説明するが、本発明は以下に限定されるものではない。ＨＥＭＴは超高速素子の１つであり、ＡｌＩｎＡｓバッファ層上の第２の化合物半導体層を電子走行層とするため、高純度な化合物半導体層が必要であり、高い電子移動度と信号の低ノイズが特徴である素子である。図４は本発明に基づくＨＥＭＴの断面図である。電子デバイスに使用される半絶縁性ＩｎＰ基板（１）上に、温度範囲６００℃〜７００℃で成長させたＡｌＩｎＡｓバッファ層（２）を１μｍ以上成長させる。このバッファ層（２）の膜厚が大きくなると、第２の化合物半導体層（３）のミスフィット転位が入り結晶欠陥が大きくなるため、第２の化合物半導体層（３）の結晶欠陥を嫌う場合には１〜２μｍが望ましい。また第２の化合物半導体層が更に不純物混入を嫌う場合には、厚さ２μｍ以上のバッファ層が望ましい。
【００１９】
【実施例】
以下、実施例により本発明を具体的に示すが、本発明はこれに限定されるものではない。
【００２０】
（参考例１）
通常使用されているＭＯＶＰＥ装置を用い、ＩｎＰ基板にＡｌＩｎＡｓ膜のみを６５０℃の成長温度で２．５μｍの厚さで成長させ、基板とＡｌＩｎＡｓ膜との界面付近に存在する不純物量の同定を行った。図５，６に、ＡｌＩｎＡｓ膜中のＯ，Ｃ，Ｓｉ不純物をＳＩＭＳ（二次イオン質量分析計）で測定した結果を示す。縦軸は不純物濃度を、横軸はＩｎＰ基板とＡｌＩｎＡｓ膜との界面からＡｌＩｎＡｓ膜側への深さを示す。図５，６のＶ／ＩＩＩ比は、それぞれ６７と１３４である。図５，６から明らかなように、ＩｎＰ基板とＡｌＩｎＡｓ膜との界面でＳｉの濃度が高く、成長前のＩｎＰ基板表面にＳｉ不純物が付着していたことを示している。さらにＳｉ不純物は、基板とＡｌＩｎＡｓ膜との界面からＡｌＩｎＡｓ中へと拡散し、特に深さ１μｍまでは不純物濃度が高く、深さ２μｍでも多少の不純物が拡散していることが分かる。
【００２１】
（実施例１）
図４に示されるＨＥＭＴ構造を作製した。本ＨＥＭＴ構造の作製には、Ｆｅドープ半絶縁性ＩｎＰ基板（１）とＡｌＩｎＡｓバッファ層（２）とＩｎＰ電子走行層（３）とＡｌＩｎＡｓスペーサー層（４）とＡｌＩｎＡｓ電子供与供給層（５）を使用した。Ｆｅドープ半絶縁性ＩｎＰ基板は、２インチサイズの購入した基板を１ｃｍ×２ｃｍ程度にへき開して使用した。その基板をメタノールの超音波洗浄１０分と、硫酸：過酸化水素水：水＝３：１：１の混合液で静置洗浄２分後、純水洗浄を行ったものを使用した。
【００２２】
洗浄した基板に、日本酸素株式会社製横型減圧ＭＯＣＶＤ装置ＭＯＤＥＬ  ＨＲ−３２４６にて成長させた。キャリヤーガスには、パラジウム合金膜を通過させて精製した高純度水素を使用し、ＩＩＩ族材料にはトリメチルアルミニウム、トリメチルインジウム、Ｖ族材料にはアルシン、フォスフィン、またＡｌＩｎＡｓ電子供与層にキャリヤーを発生させるキャリヤー発生材料にはジシランをそれぞれ使用した。ジシランの供給量は電子供与層からのキャリヤー量を一定化させるために統一した。ＨＥＭＴ構造の成長は、６５０℃の成長温度でＦｅドープ半絶縁性ＩｎＰ基板（１）の上にＡｌＩｎＡｓバッファ層（２）を０〜２．５μｍ、高純度ＩｎＰ電子走行層（３）を３μｍ、ＡｌＩｎＡｓスペーサー層（４）を５ｎｍ、ＡｌＩｎＡｓ電子供与層（５）を５０ｎｍそれぞれ成長させた。またＡｌＩｎＡｓのＳＩＭＳ測定用に、ＨＥＭＴとは別に、前記洗浄方法と同様に洗浄したＦｅドープ半絶縁性ＩｎＰ基板上に、厚さ２．５μｍのＡｌＩｎＡｓ膜を成長させた。
【００２３】
成長させた基板の評価は、Ｖａｎ  Ｄｅｒ  Ｐａｕｗのホール測定で３００Ｋ及び７７Ｋの温度でキャリヤー濃度、電子移動度を測定し、ＳＩＭＳでＡｌＩｎＡｓ単層膜の不純物濃度（Ｏ、Ｃ、Ｓｉ）を測定した。図７、図８はＨＥＭＴ構造のシートキャリヤー濃度と移動度をそれぞれ示したものである。ＡｌＩｎＡｓバッファ層が０の場合、つまりＡｌＩｎＡｓバッファ層が無い場合のシートキャリヤー濃度は、ホール測定温度３００Ｋで７．２×１０１２ｃｍ−２、７７Ｋで４．５×１０１２ｃｍ−２であり、ＩｎＰ基板表面に付着したＳｉに由来するキャリヤーが多く、移動度も３００Ｋで２８００ｃｍ２／Ｖｓｅｃ、７７Ｋで１２０００ｃｍ２／Ｖｓｅｃと低値であった。
【００２４】
しかしＡｌＩｎＡｓバッファ層を０．５μｍ、１μｍと厚くした条件では、シートキャリヤー濃度は３００Ｋではそれぞれ１．３×１０１２ｃｍ−２、１．２×１０１２ｃｍ−２、移動度は３００Ｋではそれぞれ４０００ｃｍ２／Ｖｓｅｃ、４１００ｃｍ２／Ｖｓｅｃ、７７Ｋではそれぞれ７５０００ｃｍ２／Ｖｓｅｃ、７４０００ｃｍ２／Ｖｓｅｃと、ＩｎＰ系ＨＥＭＴ構造において良好な値を示した。さらにＡｌＩｎＡｓバッファ層を２．５μｍとしたＨＥＭＴ構造では、シートキャリヤー濃度が３００Ｋと７７Ｋで６．５×１０１１ｃｍ−２、移動度は３００Ｋでは３０００ｃｍ２／Ｖｓｅｃ、７７Ｋでは７４０００ｃｍ２／Ｖｓｅｃであった。
【００２５】
３００Ｋの移動度において、バッファ層の膜厚が２．５μｍの場合は、０．５μｍ、１．０μｍの場合よりも低下した理由は、ＡｌＩｎＡｓバッファ層の膜厚が厚くなったことによってＩｎＰ電子走行層の欠陥が増加したためと考えられる。
【００２６】
この実施例では、ＡｌＩｎＡｓバッファ層の膜厚が０．５μｍでも高移動度を示したが、ＡｌＩｎＡｓ膜のＳＩＭＳ分析結果から、ＩｎＰ基板表面からＳｉが０．５μｍ以上拡散していることから、０．５μｍ程度のバッファ膜厚では、動作が不安定になる可能性が大きい。よって高速移動度を重要視するデバイスでは、ＡｌＩｎＡｓバッファ膜厚を１〜１．５μｍとする方が良い。
【００２７】
一方、ＨＥＭＴ構造で望ましいとされる上部ＩｎＰ電子走行層界面付近に形成される２次元電子ガスのみのキャリヤー発生においては、シートキャリヤーの温度変化が見られないはずである。よってシートキャリヤー濃度が変化しない２．５μｍバッファ厚では、ＨＥＭＴ構造として良好な２次元電子ガスが形成されていると考えられる。しかし、ＡｌＩｎＡｓバッファ膜厚が１μｍまででは、２．５μｍのバッファ膜厚の時よりも、シートキャリヤー濃度が増加している。更に３００Ｋから７７Ｋへのシートキャリヤー濃度の低下が発生している。このことは、２次元電子ガス以外の場所で、温度依存性を有するキャリヤーが発生していることを示す。ＳＩＭＳの結果から考えて、ＡｌＩｎＡｓバッファ層が１μｍまででは、僅かにＩｎＰ基板表面から拡散して来たＳｉの存在があるため、ＡｌＩｎＡｓバッファ層とＩｎＰ電子走行層間で、キャリヤーが発生しているものと考えられる。よって、移動度の低下はあるが、Ｓｉ不純物の混入を出来るだけ防ぐ目的のデバイスでは、ＡｌＩｎＡｓバッファ膜厚を２μｍ以上とする方が良い。
【００２８】
また２．５μｍのバッファ膜厚を有するＨＥＭＴ構造について、ＳＩＭＳで不純物の分析を行った。結果を図９に示す。ＩｎＰ基板とバッファ層との界面からＳｉが拡散しているが、Ｓｉ濃度が低くなってからＩｎＰが成長できていることが確認できた。
【００２９】
（実施例２）
実施例１と同様にして、但しＡｌＩｎＡｓバッファ層を２．５μｍで電子走行層をＧａＩｎＡｓとして実験を行った。シートキャリヤー濃度と移動度は３００Ｋで、それぞれ、１．２×１０１２ｃｍ−２、１２４００ｃｍ２／Ｖｓｅｃ、７７Ｋでそれぞれ１．２×１０１２ｃｍ−２、９２０００ｃｍ２／Ｖｓｅｃを示した。この値はＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔ．ＥＤＬ−１１（１９９０）３１２に報告されている、シートキャリヤー１．２×１０１２ｃｍ−２における３００Ｋと７７Ｋのそれぞれの移動度１２６００ｃｍ２／Ｖｓｅｃ、５２０００ｃｍ２／Ｖｓｅｃと比べても、特に電子走行層の高純度を示す７７Ｋの移動度が高く、電子走行層への不純物混入量の低下を示していると考える。
【００３０】
【発明の効果】
以上説明したように、本発明の化合物半導体素子は、ＡｌＩｎＡｓバッファ層の膜厚を最適化することで、化合物半導体素子の基板表面からの不純物混入を抑制することができる。また本発明の化合物半導体素子のように、ＡｌＩｎＡｓバッファ層の膜厚を検討することにより、仮に基板表面の不純物濃度にばらつきがあったとしても、化合物半導体素子の安定した動作を達成することの出来る化合物半導体素子を作成できる。
【図面の簡単な説明】
【図１】ＡｌＩｎＡｓ層表面を測定した図である。
【図２】ＡｌＩｎＡｓ層表面を測定した図である。
【図３】ＡｌＩｎＡｓ層表面を測定した図である。
【図４】ＨＥＭＴ構造を示す断面図である。
【図５】ＡｌＩｎＡｓ層内の不純物濃度を示す図である。
【図６】ＡｌＩｎＡｓ層内の不純物濃度を示す図である。
【図７】ＨＥＭＴ構造のＡｌＩｎＡｓバッファ層の膜厚とシートキャリヤー濃度との関係を示す図である。
【図８】ＨＥＭＴ構造のＡｌＩｎＡｓバッファ層の膜厚と移動度との関係を示す図である。
【図９】ＨＥＭＴ構造の不純物濃度を示す図である。
【符号の説明】
１  基板
２  バッファ層
３  電子走行層
４  スペーサー層
５  電子供与層
【図１】
2004253441.tif 000003
【図２】
2004253441.tif 000004
【図３】
2004253441.tif 000005
【図４】
2004253441.tif 000006
【図５】
2004253441.tif 000007
【図６】
2004253441.tif 000008
【図７】
2004253441.tif 000009
【図８】
2004253441.tif 000010
【図９】
2004253441.tif 000011