(57)【要約】【課題】簡易な設備で容易にトリミングでき、且つ高精度の定電流を得ることができる半導体集積回路、ＬＥＤランプ装置、半導体集積回路のトリミング及びＬＥＤランプ装置のトリミング方法を提供する。【解決手段】並列に接続された電流制御素子Ｍ０〜Ｍ９と、各電流制御素子の電流通路に直列に設けたフューズ１Ａ〜９Ａ，１Ｂ〜９Ｂ、１Ｃ〜９Ｃとを備え、任意のフューズをトリミングすることにより所定値の電流を得る半導体集積回路１であって、フューズ１Ａ〜９Ａ，１Ｂ〜９Ｂ、１Ｃ〜９Ｃにおける少なくとも電流制御素子Ｍ０〜Ｍ９側の端子には電圧印加用のパッド１５を備え、フューズ１Ａ〜９Ａ，１Ｂ〜９Ｂ、１Ｃ〜９Ｃを電圧の印加により切断可能としてある。【選択図】  図１
2004253676.tif 000002
【特許請求の範囲】
【請求項１】
並列に接続された電流制御素子と、各電流制御素子の電流通路に直列に設けたフューズとを備え、任意のフューズをトリミングすることにより所定値の電流を得る半導体集積回路であって、フューズにおける少なくとも電流制御素子側の端子には電圧印加用のパッドを備え、フューズを電圧の印加により切断可能としてあることを特徴とする半導体集積回路。
【請求項２】
フューズが抵抗を有することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
フューズの抵抗は１０〜１００Ωであることを特徴とする請求項１又は２に記載の半導体集積回路。
【請求項４】
周囲に配置されたワイヤボンディング用のパッドを備え、ワイヤボンディング用のパッドの内周側に位置する能動領域内に、電圧印加用パッドを配置したことを特徴とする請求項２に記載の半導体集積回路。
【請求項５】
請求項１〜４のいずれかに記載の半導体集積回路と、ＬＥＤ発光ダイオードとを備え、半導体集積回路がＬＥＤ発光ダイオードに電流を出力することを特徴とするＬＥＤランプ装置。
【請求項６】
請求項１〜４のいずれかに記載の半導体集積回路において、フューズ間に電圧を印加してフューズを切断することを特徴とする半導体集積回路のトリミング方法。
【請求項７】
請求項６に記載のフューズの切断工程の前に、電流制御素子側のフューズ端子に電流を流してフューズ間の電圧がゼロになるように調整することにより、トリミングした状態をシミュレーションすることを特徴とする半導体集積回路のトリミング方法。
【請求項８】
請求項５に記載のＬＥＤランプ装置において、フューズ間に電圧を印加してフューズを切断することを特徴とするＬＥＤランプ装置のトリミング方法。
【請求項９】
請求項８に記載のフューズの切断工程の前に、電流制御素子側のフューズ端子に電流を流してフューズ間の電圧がゼロになるように調整することにより、トリミングした状態をシミュレーションすることを特徴とするＬＥＤランプ装置のトリミング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、予め設けた冗長回路をトリミングして所定の定電流を得ることができる半導体集積回路、ＬＥＤランプ装置、半導体集積回路のトリミング方法及びＬＥＤランプ装置のトリミング方法に関する。
【０００２】
【従来の技術】
特許文献１には、電流回路に並列に複数の電流制御素子を接続し、各電流制御素子の電流通路にフューズを設けて冗長回路を形成した半導体集積回路が開示されており、フューズをトリミングして電流回路の出力電流を調整して、定電流を得ることが開示されている。尚、本明細書において、「トリミング」とは、不用なフューズを切断して出力電流を整えることをいう。
この特許文献１では、フューズのトリミングはレーザ光により行うことが開示されている。
【０００３】
【特許文献１】
特開２００１−１４０３３１号公報
【０００４】
【発明が解決しようとする課題】
しかし、レーザ光によるトリミングでは、レーザ光照射装置を必要とし、器材や設備が大型になるとともに費用がかかるという問題がある。
また、一度切断したフューズは復帰することができないため、精度の高い定電流が得られ難いという問題がある。即ち、高精度の定電流を得るために、異なる出力電流の電流制御素子の組み合わせを選択する必要があるが、任意の一つのフューズを切断した後に、電流制御素子の任意の組み合わせを種々試してみることができず、高精度の定電流を得るための組み合わせを得られない場合がある。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各ＬＥＤの組み合わせで所定の輝度や彩度の色を得ようとする場合に高い解像度を得ることができないという不都合がある。
【０００５】
本発明は、このような事情に鑑みなされたもので、簡易な設備で容易にトリミングでき、且つ高精度の定電流を得ることができる半導体集積回路、ＬＥＤランプ装置、半導体集積回路のトリミング及びＬＥＤランプ装置のトリミング方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するための、請求項１に記載の発明は、並列に接続された電流制御素子と、各電流制御素子の電流通路に直列に設けたフューズとを備え、任意のフューズをトリミングすることにより所定値の電流を得る半導体集積回路であって、フューズにおける少なくとも電流制御素子側の端子には電圧印加用のパッドを備え、フューズを電圧の印加により切断可能としてあることを特徴とする。
【０００７】
この請求項１に記載の発明は、トリミングする場合には、パッドに電極を接触させて、フューズに電圧を印加して切断する。したがって、従来のようなレーザ装置を必要とせず、簡易に且つ安価にトリミングすることができる。また、パッドを設けることにより、電極の印加位置が分かり易いとともに、他のフィーズや端子等に電極が触れるのを防止でき、トリミング作業しやすい。
また、トリミングをする前にパッドに電圧を印加して、そのフューズに流れる電圧をゼロになるように調節して、そのフューズを切断した場合のシミュレーションをすることも可能となり、実際に切断した後のトリミング精度を高くできる。
【０００８】
請求項２に記載の発明は、請求項１に記載の発明において、フューズが抵抗を有することを特徴とする特徴とする。
【０００９】
この請求項２に記載の発明は、請求項１に記載の作用効果を奏するとともに、フューズが抵抗を有しているので、そのフューズに流れる電圧をゼロになるように容易に調節できる。したがって、そのフューズを切断した場合のシミュレーションをすることが容易であり、実際に切断した後のトリミング精度を高くできる。
【００１０】
請求項３に記載の発明は、請求項１又は２に記載の発明において、フューズの抵抗は１０〜１００Ωであることを特徴とする。
【００１１】
１０〜１００Ωとしているのは、抵抗が１０Ωより小さい場合には、切断に要する電圧が高くなりすぎて容易に切断し難く、１００Ωより大きいと定電流特性に悪影響を与えるからである。
【００１２】
請求項４に記載の発明は、請求項２に記載の半導体集積回路において、周囲に配置されたワイヤボンディング用のパッドを備え、ワイヤボンディング用のパッドの内周側に位置する能動領域内に、電圧印加用パッドを配置したことを特徴とする。
【００１３】
この請求項４に記載の発明によれば、請求項２に記載の作用効果を奏するとともに、トリミング用のパッドを能動領域に設けることにより、チップサイズの節約になる。
【００１４】
請求項５に記載の発明は、請求項１〜４のいずれかに記載の半導体集積回路と、ＬＥＤ発光ダイオードとを備え、半導体集積回路がＬＥＤ発光ダイオードに電流を出力することを特徴とする。
【００１５】
請求項５に記載の発明では、請求項１〜４に記載の作用効果を奏するとともに、ＬＥＤ（発光ダイオード）の場合、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の光の強度の調節により所定の輝度や彩度の色を得ようとする場合には、それぞれのＬＥＤに供給する電流の調整が必要であり、このようなＬＥＤの組み合わせで、特に高い解像度の光を得ることができる。
【００１６】
請求項６に記載の発明は、請求項１〜４のいずれかに記載の半導体集積回路において、フューズ間に電圧を印加してフューズを切断することを特徴とする。
【００１７】
この請求項６に記載の発明では、請求項１に記載の発明と同様に、従来のようなレーザ装置を用いないので、簡易に且つ安価にトリミングすることができる。
【００１８】
請求項７に記載の発明は、請求項６に記載のフューズの切断工程の前に、電流制御素子側のフューズ端子に電流を流してフューズ間の電圧がゼロになるように調整することにより、トリミングした状態をシミュレーションすることを特徴とする。
【００１９】
この請求項７に記載の発明では、フューズ間の電圧をゼロにすれば、実際に切断することなくそのフューズを切断した場合と同じ状態になるので、そのフューズを切断した場合に出力される電流のシミュレーションが可能になる。これにより、出力電流を高精度に調整することができる。かかるシミュレーションは、複数のフューズに対して同時におこなってもよい。
【００２０】
請求項８に記載の発明は、請求項５に記載のＬＥＤランプ装置において、フューズ間に電圧を印加してフューズを切断することを特徴とする。
【００２１】
この請求項８に記載の発明では、ＬＥＤランプ装置において、請求項１に記載の作用効果と同様に、簡易に且つ安価にトリミングすることができる。
【００２２】
請求項９に記載の発明は、請求項８に記載のフューズの切断工程の前に、電流制御素子側のフューズ端子に電流を流してフューズ間の電圧がゼロになるように調整することにより、トリミングした状態をシミュレーションすることを特徴とする。
【００２３】
この請求項９に記載の発明では、請求項７に記載の発明と同様な作用効果を得ることができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳細に説明するが、まず、第１実施の形態について説明する。図１は、本発明の第１実施の形態にかかる半導体集積回路における第１回路の等価回路図であり、図２は半導体集積回路の概略的構成を示すブロック図であり、図３は半導体集積回路におけるパッドの配置状態を示す平面図であり、図４はトリミング操作を示す正面図であり、図５はトリミング工程のフローチャートであり、図６は半導体集積回路を用いたＬＥＤ装置の回路図である。
【００２５】
本実施の形態にかかる半導体集積回路１は、図２に示すように１つのカソードに１１に対して並列に接続された３つの回路（第１回路１０、第２回路１２、第３回路１４）から構成されており、各回路に対応してアノード９が３つ設けられている。これらの３つの回路１０、１２、１４の構成は略同じであるから、そのうちの第１回路を図１に示している。
図１に示すように、半導体集積回路１の第１回路１０には、電流制御素子としてのＮＭＯＳ（Ｍ０〜Ｍ９）がそれぞれフューズ（１Ａ〜９Ａ）を介して電気的並列に接続されている。各ＮＭＯＳ（Ｍ０〜Ｍ９）は、ドレイン３、ゲート５、ソース７から構成されており、ドレイン３はアノード端子９に接続されており、ソース７はカソード端子１１に接続されている。
各ＮＭＯＳ（Ｍ０〜Ｍ９）のビット（Ｂｉｔ）数及び出力電流値は下記表１に示す。
【００２６】
【表１】
2004253676.tif 000003
【００２７】
本実施の形態では、フューズ（１Ａ〜９Ａ）は、アノード端子９側からＭＥＴＡＬ２層フューズ、ＰＯＬＹ層フューズの順に直列接続された共通の構造をもっている。抵抗ＲｐはＰＯＬＹ層フューズが持つ抵抗成分で、抵抗値は約１５Ωである。また、フューズ８Ａ、フューズ８Ｂ（図３参照）、フューズ８Ｃ（図３参照）は、このようなフューズが２本並列に接続されており、フューズ９Ａ、フューズ９Ｂ（図３参照）、フューズ９Ｃ（図３参照）には、４本並列に接続されている。これらにより構成されるフューズ部（フューズ１Ａ〜９Ａ、１Ｂ〜９Ｂ、１Ｃ〜９Ｃ）には比較的大きな電流が流れるため、Ｒｐによる電圧降下により低電圧動作時の定電流が維持できなくなる可能性が高い。そのため、フューズを並列に接続し、Ｒｐ値を下げることが望ましい。以下、フューズ１Ａ〜９Ａについて説明し、１Ｂ〜９Ｂ、１Ｃ〜９Ｃはフューズ１Ａ〜９Ａと同様であるからその説明を省略する。尚、本明細書において、数値符号「１」〜「９」の後につく、「Ａ」「Ｂ」「Ｃ」の符号は、上述した３つの回路のうち、それぞれ「Ａ」は第１回路、「Ｂ」は第２回路、「Ｃ」は第３回路を示している。
【００２８】
フューズ（１Ａ〜９Ａ）は、抵抗Ｒｐを別体に設けているが、別体にせずにフューズ自体が抵抗を有するものであってもよい。
フューズ（１Ａ〜９Ａ）の抵抗は、切断の為に印加する電圧によっても異なるが、抵抗値は、１０〜１００Ωが好ましい。
フューズ（１Ａ〜９Ａ）のドレイン３側の端子１３には、電圧印加装置２１の電極１４を受けるパッド１５が接続されている。図３に示すように、電圧印加用のパッド１５は、半導体集積回路２１の周囲に設けられたワイヤボンディング用のパッド１７よりも内側にある能動領域（電子部品が搭載される領域）１９に設けられており、これらのパッド１５はワイヤボンディングしないから、このように能動領域にパッド１５を設けることにより、チップサイズの節約になる。
【００２９】
電圧印加装置１４のマイナス極側はアノード端子９に接続されている。したがって、電圧印加装置の電極１４をパッド１５に接触させることによりフューズ（１Ａ〜９Ａ）に電圧（又は電流）が印加されて、フューズ（１Ａ〜９Ａ）はジュール熱により溶融切断される。供給される電流は、例えば１００ｍＡ前後である。
【００３０】
図６に示すように、半導体集積回路１が集積化された半導体集積回路２１には、各半導体集積回路１にそれぞれＬＥＤ（発光ダイオード）が接続されている。本実施の形態では、Ｒ（赤色）ＬＥＤ２３、Ｇ（緑）ＬＥＤ２４、Ｂ（青）ＬＥＤ２５が接続されており、半導体集積回路１は、これらの光の合成による輝度、ホワイトバランス等を調整するために、各ＬＥＤ２３、２４、２５に出力する電流を制御するものである。この図６に示すＬＥＤランプ装置では、半導体集積回路１に設けた内部ＰＮ接合をダイオード３０としてＬＥＤに結線することで、ＬＥＤランプ装置に従来別途設けていた保護ダイオードを同時に組み込むことができ、有利である。
尚、図７に示すように、ＬＥＤランプ装置では、アノード共通結線として構成するものであってもよい。
【００３１】
本実施の形態における電流制御操作の工程を、図５に示す。トリミングにおいては、適当なＭＯＳ（Ｍ０〜Ｍ９）のフューズを切断するため、対応するパッド１５に電極を接触させて、電圧を印加する。
【００３２】
以下に、本発明の他の実施の形態について説明するが、以下の説明において、上述した実施の形態と同一の作用効果を奏する部分には、同一の符号を付することにより、その部分の詳細な説明を省略する。
図８に示す第２実施の形態では、フューズ（１Ａ〜９Ａ）において、電圧印加により切断しようとする前に、テスター２７によりフューズに電流を流し、フューズ（１Ａ〜９Ａ）の電圧をゼロ（０）にするものである。このように、フューズの電圧をゼロにすることによって、そのフューズを切断したときと同じ状態とすることができる。換言すれば、フューズを切断した状態をシミュレーションできるので、このようなシミュレーションをしながら、各ＬＥＤの輝度を測定したり、色彩を測定して高精度の出力電流に調整する。この第２実施の形態によれば、高精度の定電流回路を得ることができる。尚、図８の実施の形態では、フューズ（１Ａ〜９Ａ）は、それ自身が抵抗を持つ構成としてあり、図１に示すフューズと別に抵抗Ｒｐを持つものと異なる構成にしている。
【００３３】
ここで、図９及び図１０を参照して、フューズ（１Ａ〜９Ａ）の電圧をゼロにする方法について説明する。尚、図９及び１０において、Ｖ１はＡ−ＧＮＤ間の電圧であり、Ｖ２  はＰＡＤ−ＧＮＤ間の電圧であり、Ｖ３  はＣ−ＧＮＤ間の電圧（ＬＥＤ）両端電圧であり、Ｉ０は定電流素子Ｍ１に流れる電流であり、Ｉ１はフューズ１Ａを流れる電流であり、Ｉ２はＶ２  から供給される電流である。
【００３４】
図９に示す回路における電流及び電圧の関係式は、下記（１）〜（３）となる。
Ｉ０＝Ｉ１  ＋Ｉ２    ・・・（１）
Ｖ２＋Ｉ１Ｒ＝Ｖ１  ・・・（２）
Ｖ２＝ＲｄＩ０＋Ｖ３  ・・・（３）
（３）式からＩ０＝０とするとＶ２＝Ｖ３であり、
（２）式からＩ０＝０とするとＩ１＝（Ｖ１−Ｖ２）／Ｒとなる。
したがって、テスター２７からＶ１及びＩ１の電力を供給することによりフューズ（１Ａ〜９Ａ）の電圧をゼロにすることができる。
【００３５】
同様に図１０に示す回路では、
Ｉ０＝０とするとＶ１＝Ｖ２であり、
Ｉ０＝０とするとＩ１＝Ｉ２となるので、テスター２７からＶ１及びＩ１の電力を供給することによりフューズ（１Ａ〜９Ａ）の電圧をゼロにすることができる。
【００３６】
図１１に示す第３実施の形態では、図６に示すＬＥＤ装置に用いられる半導体集積回路１において、各ゲート３３（Ｇａｔｅ１〜３）に内部抵抗３１を持たせたものである。各内部抵抗３１を任意に設定し、外部から各ゲート３３（Ｇａｔｅ１〜３）に任意の電圧を印加することにより、カソード１１を適当な電位（初期電圧、もしくは初期電圧＋１００ｍＶ等）に保持した状態で、各第１〜第３回路１０、１２、１４のトリミングを行うことができる。
換言すれば、カソード１１を定電圧にしたまま各第１〜第３回路１０、１２、１４のトリミングを行うことができる。
【００３７】
更に、トリミング作業とは別に、カソード１１の電圧を一定にしたまま、外部から各ゲート（Ｇａｔｅ１〜３）に任意の電圧を印加すれば、各ＬＥＤ２３、２４、２５に接続される第１〜第３回路１０、１２、１４の電流を任意に調節することができるので、それぞれの回路に接続されるＬＥＤ２３、２４、２５の発光を自由に調節できるからＬＥＤ装置のフルカラー発色が可能になる。
【００３８】
図１２に示す第４実施の形態では、上述の第３実施の形態における内部抵抗３１に換えて、カソード１１側に任意のフューズ３５を設けたものであり、各フューズ３５を切断後に外付けの抵抗を設けることが可能であり、抵抗を任意の値に設定することにより、上述した第３実施の形態と同様な作用効果を奏するものである。
【００３９】
図１３に示す第５実施の形態では、上述した第３実施の形態に換えて各回路１０、１２、１４に外付け抵抗（Ｒ１、Ｒ２、Ｒ３）３７を設けるとともに、カソード１１側にも外付け抵抗（Ｒ０）３０を設けたものである。この場合にも、上述した第３実施の形態と同様に、カソード端子を強制的に適当な電位に保持した状態で、各回路（チャンネル）１０、１２、１４のトリミングを行うことができるとともに、ＬＥＤ装置のフルカラ−発色を得ることができる。抵抗（Ｒ０）３０は、各回路１０、１２、１４のトリミングが終了後、最後にトリミングをする。
【００４０】
尚、（Ｒ１＋Ｒ１Ａ）、（Ｒ２＋Ｒ２Ａ）、（Ｒ３＋Ｒ３Ａ）は、カソード１１の電圧を抵抗分割する意味で、Ｒ０よりも極めて大きな値（＞＞Ｒ０）にしており、Ｒ０へ流れる電流が支配的となるようにして、Ｒ１〜Ｒ３をトリミングにより大きくした際にカソード１１の電位が確実に下がるようにしている。
【００４１】
図１４に示す第６実施の形態では、上述の第５実施の形態におけるカソード側の外付け抵抗（Ｒ０）３９に替えて、ダイオード４１を用いたものであり、上述した第６実施の形態と同様な作用効果を奏することができる。
【００４２】
本発明は、上述した実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々変形可能である。例えば、定電流を供給する電子素子は、ＬＥＤ素子に限らず、他の電子部品であってもよい。
また、本発明の半導体集積回路は、各種制御機器、制御板パネルに使用する表示燈、照明、パソコン画面等の画面のバックライト等の種々の用途に用いることができる。
【００４３】
【発明の効果】
請求項１に記載の発明によれば、トリミングは、パッドに電極を接触させて、フューズに電圧を印加して切断し又はシミュレーションでき、従来のようなレーザ装置を必要とせず、簡易に且つ安価にトリミングすることができる。
また、パッドを設けることにより、トリミングしようとするフューズの電極の印加位置が分かり易いとともに、他のフューズや端子等に電極が触れるのを防止でき、作業しやすい。
【００４４】
請求項２に記載の発明によれば、フューズが抵抗を有しているので、そのフューズに流れる電圧をゼロになるように容易に調節でき、そのフューズを切断した場合のシミュレーションをすることも可能となり、実際に切断した後のトリミング精度を高くできる。
【００４５】
請求項３に記載の発明によれば、出力電流に悪影響を与えることなく且つ効果的に電圧によるフューズの切断ができる。
【００４６】
請求項４に記載の発明によれば、トリミング用のパッドを能動領域に設けることにより、チップサイズの節約を図ることができる。
【００４７】
請求項５に記載の発明によれば、ＬＥＤ発光ダイオードの光の調整が高解像度で行うことができる。
【００４８】
請求項６及び８に記載の発明によれば、請求項１に記載の発明と同様に、レーザ装置を用いないので、簡易に且つ安価にトリミングすることができる。
【００４９】
請求項７及び９に記載の発明によれば、フューズを切断することなく、フューズを切断した場合に出力される電流のシミュレーションが可能になり、出力電流を高精度に調整することができる。
【００５０】
【図面の簡単な説明】
【図１】本発明の第１実施の形態にかかる半導体集積回路の等価回路図である。
【図２】図１に示す半導体集積回路の概略的構成を示すブロック図である。
【図３】半導体装置におけるパッドの配置状態を示す平面図である。
【図４】トリミング操作のようすを示す正面図である。
【図５】トリミング工程を示すフローチャートである。
【図６】本発明にかかる半導体集積回路を用いたＬＥＤ装置の等価回路図である。
【図７】他の実施の形態にかかるＬＥＤ装置の等価回路図である。
【図８】第２実施の形態にかかる半導体集積回路の等価回路図である。
【図９】フューズの電圧をゼロにする方法を説明するための半導体集積回路の等価回路図である。
【図１０】他の実施の形態における、フューズの電圧をゼロにする方法を説明するための半導体集積回路の等価回路図である。
【図１１】第３実施の形態にかかる半導体集積回路の等価回路図である。
【図１２】第４実施の形態にかかる半導体集積回路の等価回路図である。
【図１３】第５実施の形態にかかる半導体集積回路の等価回路図である。
【図１４】第６実施の形態にかかる半導体集積回路の等価回路図である。
【符号の説明】
１  半導体集積回路
１５  パッド
１９  能動領域
２１  半導体集積回路
２３、２４、２５  ＬＥＤ
Ｍ０〜Ｍ９  ＭＯＳ（電流制御素子）
１Ａ〜９Ａ，１Ｂ〜９Ｂ、１Ｃ〜９Ｃ  フューズ
【図１】
2004253676.tif 000004
【図２】
2004253676.tif 000005
【図３】
2004253676.tif 000006
【図４】
2004253676.tif 000007
【図５】
2004253676.tif 000008
【図６】
2004253676.tif 000009
【図７】
2004253676.tif 000010
【図８】
2004253676.tif 000011
【図９】
2004253676.tif 000012
【図１０】
2004253676.tif 000013
【図１１】
2004253676.tif 000014
【図１２】
2004253676.tif 000015
【図１３】
2004253676.tif 000016
【図１４】
2004253676.tif 000017