(57)【要約】【課題】動作時のオン抵抗が非常に小さく大電流動作が可能なＧａＮ系電界効果トランジスタを実現する。【解決手段】ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄ、ソース電極及びドレイン電極に接続するコンタクト層６、キャリアがドリフトする導電性のチャネル層３を有するＧａＮ系電界効果トランジスタにおいて、チャネル層３をエッチングしたところに直接コンタクト層６を埋めこみ、コンタクト層６を構成する半導体のバンドギャップは、チャネル層３を構成する半導体のバンドギャップよりも小さくする。コンタクト層６を埋め込む部分のエッチングの深さはチャネル層をドリフトするキャリアが分布する位置よりも深くする。【選択図】      図１
2004165387.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極、ゲート電極、ドレイン電極、前記ソース電極及び前記ドレイン電極に接続するＧａＮ系半導体からなるコンタクト層、キャリアがドリフトする導電性のＧａＮ系半導体からなるチャネル層を有するＧａＮ系電界効果トランジスタにおいて、前記コンタクト層の導電型は前記キャリアの導電型と同一で、かつ、前記コンタクト層は前記チャネル層の一部がエッチングされた部分に埋め込まれていることを特徴とするＧａＮ系電界効果トランジスタ。
【請求項２】
前記コンタクト層を構成する半導体のバンドギャップは、前記チャネル層を構成する半導体のバンドギャップよりも小さいことを特徴とする請求項１記載のＧａＮ系電界効果トランジスタ。
【請求項３】
前記エッチングの深さは前記チャネル層をドリフトするキャリアが分布する位置よりも深いことを特徴とする請求項１または請求項２記載のＧａＮ系電界効果トランジスタ。
【請求項４】
前記ソース電極、ドレイン電極を構成する材料が金属シリサイドであることを特徴とする請求項１、請求項２または請求項３記載のＧａＮ系電界効果トランジスタ。
【請求項５】
前記チャネル層、前記コンタクト層を構成するＧａＮ系半導体材料がＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＧａＮＡｓ、ＧａＩｎＮＡｓＰ、ＧａＩｎＮＰ、ＧａＮＰ、ＡｌＩｎＧａＮであることを特徴とする請求項１、請求項２、請求項３または請求項４記載のＧａＮ系電界効果トランジスタ。
【請求項６】
前記ゲート電極はチャネル層上の絶縁膜上に形成されていることを特徴とする請求項１、請求項２、請求項３、請求項４または請求項５記載のＧａＮ系電界効果トランジスタ。
【請求項７】
前記絶縁膜は、前記導電性のチャネル層のうち、ゲート部分に相当する部分を酸化することにより形成されたことを特徴とする請求項５記載のＧａＮ系電界効果トランジスタ。
【請求項８】
前記ＧａＮ系電界効果トランジスタはＳｉ基板上に形成されていることを特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６または請求項７記載のＧａＮ系電界効果トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＧａＮ系電界効果トランジスタに関するものである。更に詳しくは、動作時のオン抵抗が非常に小さく大電流動作が可能である新規なＧａＮ系電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮなどのＧａＮ系半導体材料は、例えばＧａＡｓ系の材料に比べてそのバンドギャップエネルギーが大きく、しかも耐熱度が高く高温動作に優れているので、これらの材料、とくにＧａＮを用いた電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）の開発研究が進められている。
【０００３】
ここで、電界効果トランジスタの構造の一例を図７に示す。この電界効果トランジスタにおいては、例えばサファイア基板１の上に、例えばＧａＮから成るバッファ層２、アンドープＧａＮ層（チャネル層３）、および前記アンドープＧａＮ層に比べればはるかに薄い例えばアンドープＡｌＧａＮ層（電子供給層４）を順次積層して成る層構造（ヘテロ接合構造）が形成されている。そして、アンドープＡｌＧａＮ層（電子供給層４）の上には、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。
【０００４】
その場合、ゲート電極Ｇは、直接、アンドープＡｌＧａＮ層（電子供給層４）の上に形成されるが、ソース電極Ｓとドレイン電極Ｄは、一般に、アンドープＡｌＧａＮ層（電子供給層４）の表面のうち、これら電極の形成領域に、一旦、例えばｎ型不純物であるＳｉが高濃度でドーピングされて成るｎ−ＡｌＧａＮのコンタクト層６を形成し、このコンタクト層６の上に配置される。その理由は、これら電極とアンドープＡｌＧａＮ層（電子供給層４）の間を低抵抗化して動作時のオン抵抗を下げて大電流動作を実現させるためである。
【０００５】
なお、ソース電極Ｓとドレイン電極Ｄを、直接、アンドープＡｌＧａＮ層（電子供給層４）の上に形成する場合もあるが、この場合には、これら電極とアンドープＡｌＧａＮ層（電子供給層４）の間が高抵抗となって大電流動作の実現が困難となるため、上記したように、両者間にコンタクト層６を介装した構造が通例である。
図７で示した電界効果トランジスタの場合、アンドープＧａＮのバンドギャップエネルギーはアンドープＡｌＧａＮのバンドギャップエネルギーよりも小さい。そして、アンドープＧａＮは単結晶であるが、アンドープＡｌＧａＮはＡｌＮとＧａＮの混晶になっている。そのため、両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス層９が形成される。すなわち、アンドープＧａＮ層（チャネル層３）は導電性を有するようになり、電界効果トランジスタのチャネルの役割を果たす。
【０００６】
この電界効果トランジスタにおいて、アンドープＡｌＧａＮ層（電子供給層４）は電子の供給層として機能し、アンドープＧａＮ層（チャネル層３）に電子を供給する。そして、ソース電極Ｓとドレイン電極Ｄを作動すると、供給された電子は２次元電子ガス層９の働きでドリフトされてドレイン電極Ｄへと走行していく。すなわち、２次元電子ガス層９はチャネル層３におけるチャネルの働きをする。このとき、ゲート電極Ｇに電圧印加を行って、当該ゲート電極Ｇの直下に所望の厚さの空乏層を発生させることにより、各種の変調動作を発現させている。
【非特許文献１】
佐野芳明、外７名、「ＡｌＧａＮ／ＧａＮ  ＨＥＭＴの高周波特性」、信学技報、電子情報通信学会、２００２年１月１６日、Ｖｏｌ１０１Ｎｏ５４９、Ｐ．１−５
【０００７】
【発明が解決しようとする課題】
しかしながら、図７のような電界効果トランジスタは、以下のような問題があった。これを順に説明する。
ソース−ドレイン間を流れる電流は、電界によりドリフトされた２次元電子ガス層９中の電子が担っている。ドレイン側にドリフトされてきた電子は、ドレイン電極直下に達するとアンドープＡｌＧａＮ層（電子供給層４）を通過する。これは、ソース電極Ｓから流れてきた電子がソース側のコンタクト層６、アンドープＡｌＧａＮ層（電子供給層４）、２次元電子ガス層９に達する過程においても同様である。ところが、アンドープＡｌＧａＮ層（電子供給層４）の抵抗は高いため、コンタクト層６の存在にかかわらず依然オン抵抗が高いという問題が生ずる。
【０００８】
また、２次元電子ガス層９の厚さは１〜２ｎｍ程度と非常に薄く、ソース、ドレイン部でのドリフトされた電子の取り出し効率が悪い。そのため、オン抵抗が一層上がってしまうという問題があった。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために、本発明の第一は、請求項１記載のように、ソース電極、ゲート電極、ドレイン電極、前記ソース電極及び前記ドレイン電極に接続するＧａＮ系半導体からなるコンタクト層、キャリアがドリフトする導電性のＧａＮ系半導体からなるチャネル層を有するＧａＮ系電界効果トランジスタにおいて、前記コンタクト層の導電型は前記キャリアの導電型と同一で、かつ、前記コンタクト層は前記チャネル層の一部がエッチングされた部分に埋め込まれていることを特徴とする。
【００１０】
本発明の第一では、図１に示したように、チャネル層３をエッチングした部分に直接コンタクト層６が埋め込まれている。そのため、チャネル層３をドリフトしてきたキャリアがドレインの部分に達すると直ちに、コンタクト層６の側に入る。そのため、ソース側のコンタクト層６−ドレイン側のコンタクト層６間の抵抗を下げることができるようになり、オン抵抗が下がる。
【００１１】
本発明の第二は請求項２記載のように、前記コンタクト層を構成する半導体のバンドギャップは、前記チャネル層を構成する半導体のバンドギャップよりも小さいことを特徴とする。
【００１２】
本発明の第二では、コンタクト層６を構成する半導体のバンドギャップは、チャネル層３を構成する半導体のバンドギャップよりも小さい。そのため、ドレインの部分に達したキャリアが、ドレイン側のコンタクト層６に移動しやすくなる。そのため、ソース側のコンタクト層６−ドレイン側のコンタクト層６間の抵抗を下げることができるようになり、オン抵抗を一層下げることができる。
【００１３】
本発明の第三は請求項３記載のように、前記エッチングの深さは前記チャネル層をドリフトするキャリアが分布する位置よりも深いことを特徴とする。
【００１４】
本発明の第三では、図１のように、コンタクト層６が埋め込まれたエッチングの深さが、チャネルの働きをする２次元電子ガス層９の位置よりも深い。この深さは、チャネル層３をドリフトするキャリアが分布する層の側面の全部が、コンタクト層６に接する程の深さである。そのため、ドリフトしてきたキャリアのすべてが効率よくコンタクト層６へ取り出すことができるようになり、オン抵抗が下がり、また、大電流動作も可能となる。
【００１５】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を詳細に説明する。図１は、本発明に係る電界効果トランジスタの一実施形態の断面図である。すなわち、半絶縁性シリコン基板１上に、例えばＧａＮから成るバッファ層２、電界効果トランジスタのチャネル層３となるアンドープＧａＮ層が形成されている。アンドープＧａＮ層（チャネル層３）の上にはアンドープＡｌＧａＮ層（電子供給層４）、ゲート電極Ｇが形成されている。そして、ソース、ドレインに相当する部分のアンドープＧａＮ層（チャネル層３）がエッチングされ、エッチングされた部分に、ｎ型不純物であるＳｉが高濃度でドーピングされてなるｎ−ＩｎＧａＮのコンタクト層６が埋め込まれ、コンタクト層６の表面にソース電極Ｓ、ドレイン電極Ｄが形成されている。
【００１６】
ここで、チャネルの長さＬに相当するアンドープＧａＮ層（チャネル層３）の表面にはアンドープＡｌＧａＮ層（電子供給層４）がヘテロ接合しているため、接合している部分の界面には２次元電子ガス９が発生する。そのため、２次元電子ガス９がキャリアとなってチャネル層３は導電性を示すようになる。なお、キャリアたる二次元電子ガス９の分布の範囲は、コンタクト層６が埋め込まれたエッチング部分の深さよりも浅い。また、コンタクト層６を構成する材料がＩｎＧａＮであるため、チャネル層３を構成するＧａＮよりもバンドギャップが小さく、また、コンタクト層６の導電型はｎ型であるため、２次元電子ガス９の電子と同一の導電性を示す。
【００１７】
上記電界効果トランジスタは以下のようにして作成することが可能である。即ち、
１）成長室とパターニング室を有する超高真空装置を用いて、分子線エピタキシャル成長法で以下のようなエピタキシャルウェハを作製した。半絶縁性シリコン基板１上に、ジメチルヒドラジン（５×１０−５Ｔｏｒｒ）とＧａ（５×１０−７Ｔｏｒｒ）を用いて、成長温度６４０℃で５ｎｍの厚さのＧａＮバッファ層２を積層する。次いで、ＧａＮバッファ層２の上に、アンモニア（５×１０−５Ｔｏｒｒ）、Ｇａ（５×１０−７Ｔｏｒｒ）を用いて、成長温度７８０℃で５００ｎｍの厚さのアンドープＧａＮ層（チャネル層３）を積層する。次いで、アンドープＧａＮ層（チャネル層３）上に、アンモニア（５×１０−５Ｔｏｒｒ）、Ｇａ（５×１０−７Ｔｏｒｒ）、Ａｌ（１×１０−７Ｔｏｒｒ）を用いて、成長温度８５０℃で２０ｎｍの厚さのアンドープＡｌＧａＮ層（電子供給層４）を積層する（図２）。
２）次いで、プラズマＣＶＤ装置を用いて、上記エピタキシャルウェハ上にＳｉＯ２  層５を堆積させた後、フォトリソグラフィと化学エッチングを用いてゲート部をマスクし、ソース、ドレインとなる部分に開口部を開ける（図３）。なお、エッチングの深さは、７０ｎｍとした。
【００１８】
３）次に、ソース、ドレインとなる開口部にＳｉドープのｎ−ＩｎＧａＮコンタクト層６を埋め込む（図４）。装置は、ＭＯＣＶＤ装置を用い、１×１０１９〜５×１０２０ｃｍ−３のドーピング濃度とし、厚さが１００ｎｍ程度となるようにした。コンタクト層６を埋め込み後、アンドープＡｌＧａＮ層（電子供給層４）上のＳｉＯ２膜５をフッ酸で除去した後、再び、全面に再び全体の表面にプラズマＣＶＤ法でＳｉＯ２膜を形成した。
【００１９】
４）そしてまず、パターニングを行って、ゲート電極を形成すべき箇所のＳｉＯ２膜をマスクにして、ソース電極とドレイン電極を形成すべき箇所を開口してｎ−ＩｎＧａＮ層６の表面を表出させ、そこに、Ａｌを蒸着してソース電極Ｓとドレイン電極Ｄを形成した。次いで、前記マスクを除去し、逆に、ソース電極Ｓ、ドレイン電極Ｄの上を覆い、ゲートとなる部分に開口部を設けたＳｉＯ２    マスクを形成し、Ａｕを蒸着してゲート電極Ｇを形成し、図１に示した電界効果トランジスタを製作した。
【００２０】
このＧａＮ系電界効果トランジスタの電流−電圧特性を調べたところ、ソースドレイン間の耐圧は６５０Ｖであった。ゲートバイアス電圧が＋５Ｖの時点でソースドレイン間の電流（Ｉｄｓ）は２０Ａに達した。このとき、ソース−ドレイン間に加えた電圧は０．２Ｖである。また、このＧａＮ系電界効果トランジスタのオン抵抗は耐圧６００Ｖにおいて５ｍΩ・ｃｍ２と非常に小さい値であった。（チップ面積は４×５ｍｍ２である。）
【００２１】
上述した本発明の実施の形態では、チャネル層３として、アンドープＧａＮ層（チャネル層３）とアンドープＡｌＧａＮ層（電子供給層４）をヘテロ接合させたものを用い、接合界面に２次元電子ガス９を発生させて導電性を示すようにしていた。しかしながら、チャネル層３はこれに限定されるものではなく、導電性を示す半導体層であれば何でも良い。
【００２２】
例えば、図５のようＭｇをドープしたキャリア濃度１×１０１６〜１×１０２０    ｃｍ−３  のｐ型の導電性を示すＧａＮ半導体層をチャネル層３に用いても良い。なお、Ｍｇに代えてＢｅ、Ｃ，Ｚｎを用いても良い。この場合、ゲート電極ＧとＧａＮ半導体層（チャネル層３）の間に絶縁膜７を成膜する。絶縁膜７として例えば、ＳｉＯ２を用い、スパッタ法などで成膜する。絶縁膜７を成膜することにより、ゲートＧに電圧を加えたときにチャネル層３に反転層が生じ、ソース−ドレイン間を流れる電流を制御することができる。なお、コンタクト層６を埋め込むためのエッチングの深さは、オン抵抗が下がるようにＧａＮ半導体層（チャネル層３）の底部よりも深くなるようにする。
【００２３】
以上の実施形態では、チャネル層３を構成する半導体材料として、ＧａＮを用いていたがこれに限られることはなく、また、コンタクト層を構成する半導体材料も、チャネル層を構成する半導体材料よりもバンドギャップが小さいという条件を満たす限りすべてのＧａＮ系化合物半導体を用いることができる。たとえば、ＡｌＧａＮ、ＩｎＧａＮ、ＧａＮＡｓ、ＧａＩｎＮＡｓＰ、ＧａＩｎＮＰ、ＧａＮＰ、ＡｌＩｎＧａＮなどである。
【００２４】
さらに、絶縁膜７の材料はＳｉＯ２に限られるものでなく、絶縁性があり、チャネル層と密着性があれば何でも良い。例えば、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＴｉＮＯｘ、ＴａＮＯｘ、ＴｉＯｘ、ＴａＯｘ、ＴｉＯｘ、Ｇａ２Ｏ３といった誘電体だけでなく、ＡｌＩｎＧａＮＯｘ、ＡｌＩｎＧａＮＡｓＰＯｘなどといった、すべてのＧａＮ系化合物半導体を酸化したものを用いることができる。
【００２５】
ＧａＮ系化合物半導体を酸化したものを絶縁膜として用いる場合は、図６に示したようにゲート電極Ｇ部の下に相当する部分のチャネル層３を酸化してもよい。例としては、ＡｌＧａＮをチャネル層３として用い、絶縁膜８を形成しようとするチャネル層３の表面を熱酸化してＡｌＧａＮＯｘの酸化膜にしたものを絶縁膜８に用いる。熱酸化には、抵抗加熱の電気炉を用い、酸素雰囲気中でＡｌＧａＮ層を直接酸化し、ＡｌＧａＮＯｘ層を形成し絶縁膜８を形成する。なお、酸素は常圧で供給し、電気炉の温度は９５０℃で、酸化時間は５〜１０分程度である。
【００２６】
さらに、ソース、ドレインの電極を構成する材料としてＡｌを用いていたが、これに代えて金属シリサイドを用いると接触抵抗が下がるため、オン抵抗を一層小さくすることができる。金属シリサイドの金属材料として、Ｔａ、Ａｌ、Ｔｉ、Ｃｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｎｉ、Ｗ、Ｍｏ、Ｃｒ、Ｉｎ、Ｓｎ、Ｍｎがあげられる。
【００２７】
さらにＧａＮ系電界効果トランジスタを作製する基板はＳｉに限られることではなく、サファイア、ＧａＡｓ、ＧａＰ、ＺｎＯ、ＳｉＣ、ＡｌＮ基板などを用いることも可能である。また、本実施の形態では基板上に電界効果トランジスタが作製されていたが、基板をエッチングなどにより除去したものも可能である。
【００２８】
【発明の効果】
本発明によれば、高耐圧で動作時のオン抵抗が非常に小さく大電流動作が可能なＧａＮ系電界効果トランジスタを実現することができる。
【００２９】
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電界効果トランジスタの断面構造を示したものである。
【図２】本発明の実施の形態に係る電界効果トランジスタの作製に用いられた半導体の積層構造を示したものである。
【図３】本発明の実施の形態に係る電界効果トランジスタの作製の工程において開口部を形成した状態の断面図である。
【図４】本発明の実施の形態に係る電界効果トランジスタの作製の工程において開口部にコンタクト層を埋め込んだ状態の断面図である。
【図５】本発明の他の実施の形態に係る電界効果トランジスタの断面構造を示したものである。
【図６】本発明の更なる他の実施の形態に係る電界効果トランジスタの断面構造を示したものである。
【図７】従来の電界効果トランジスタの断面構造を示したものである。
【符号の説明】
１  基板
２  バッファ層
３  チャネル層
４  電子供給層
５  ＳｉＯ２膜
６  コンタクト層
７  絶縁膜
８  絶縁膜
９  ２次元電子ガス層
【図１】
2004165387.tif 000003
【図２】
2004165387.tif 000004
【図３】
2004165387.tif 000005
【図４】
2004165387.tif 000006
【図５】
2004165387.tif 000007
【図６】
2004165387.tif 000008
【図７】
2004165387.tif 000009