(57)【要約】【課題】本発明の目的は、ハードウェア部を電源投入時のノイズ等の影響を防止してリセットする手段を提供することである。【解決手段】リセット信号生成手段２０が電源部１０の電圧の立ちあがり過程から始まる第１のリセット信号を生成してリセット手段３０に送ることによってハードウェア部を最初にリセットせしめ、次に電源部１０の電圧が立ちあがった後の所定時間に第２のリセット信号を生成してリセット手段３０に送ることによってハードウェア部を再度リセットせしめる構成とした。【選択図】    図１
2004272571.tif 000002
【特許請求の範囲】
【請求項１】
電子回路を含むハードウェア部と、前記ハードウェア部に電圧を供給する電源部と、前記ハードウェア部をリセットするリセット手段とを含む電子機器において、
前記電源部の電圧が立ちあがる過程において所定電圧になることを検知して前記電圧の立ちあがり過程から始まる第１のリセット信号を生成して前記リセット手段に送ることによって前記ハードウェア部を最初にリセットさせ、さらに前記最初のリセット終了後であってかつ前記電源部の電圧が立ちあがった後の所定時間に第２のリセット信号を生成して前記リセット手段に送ることによって前記ハードウェア部を再度リセットさせるリセット信号生成手段を備えた電子機器。
【請求項２】
電子回路を含むハードウェア部と、前記ハードウェア部に電圧を供給する電源部とを含む電子機器を準備する段階と、
前記電源部の電圧が立ちあがる過程において所定電圧になることを検知して前記電圧の立ちあがり過程から始まる第１のリセット信号を生成してハードウェア部を最初にリセットする段階と、
前記最初のリセット後であって前記電源部の電圧が立ちあがった後の所定時間に第２のリセット信号を生成して前記ハードウェア部を再度リセットする段階とを備えた電子機器のリセット方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子回路を含むハードウェア部をリセットする機能を有する電子機器及びハードウェアを有する電子機器のリセット方法に関する。特に、本発明は、電源立ち上げ時におけるノイズ等のハードウェア部への影響を防止して、安定した初期状態をセットしようとする技術に係る。
【０００２】
【従来の技術】
一般に、最近の電子機器は、ＣＰＵ等で所定のアプリケーションプログラムを実行するソフトウェア部と、ソフトウェアで制御される或いは非制御のハードウェア部分からなることが多い。このような場合、ほとんどの電子機器において、電源投入と同時に、電源電圧が規定の電圧値になる前に、電子機器内部の各部をリセットする仕様となっている。これは、電源が入るとプログラムを実行するソフトウェア部（或いはパーソナルコンピュータ等）がそのプログラムの実行を初期化するため要求されている仕様にあわせて、電子機器のハードウェア部をリセットすることが多い。
【０００３】
しかしながら、電源投入時は、機器内の各回路一斉に立ちあがるため、過度的に電源電圧も不安定であるとともに、ノイズが出ることが多く、これらのノイズ等により機器内のハードウェア部の誤動作が起こることがある。特に、ハードウア部は、ソフトウェアと異なり固有の過度的な応答時間を有するので、電源電圧からのノイズの態様にもよるが、動作が安定するまでセンシティブなものを持っている。
【０００４】
従来、このような電子機器において、リセットの誤動作防止に関しては、特許文献１に示されるように、ノイズ等によりリセット要求やリセット信号によるリセットが正しく行われないことがあるのでリセット要求を２度、確認してリセットする技術がある。
【０００５】
また、ハードウェア部をリセットする技術として、特許文献２に示されるように、ハードウェア部の更新時に、リセットプログラムがリセット実行指示により、所定の設定値にリセットする方法が開示されている。
【０００６】
【特許文献１】
特開２００１−２４９７３８（段落［００３６］、図２）
【特許文献２】
特開２００２−３４１９７４（段落［００１１］、図２）
【０００７】
【発明が解決しようとする課題】
上記のような従来技術においては、いずれも、特許文献１のものはハードウェアからのリセット要求に対するソフトでの処理に関する技術であり、電源投入直後のリセットそのものではないこと、また、特許文献２のものは、ハードウェアの更新時に対するソフトウェアでのリセット処理であり、電源投入時のリセットには対応していない。
本発明の目的は、電源投入時のノイズ等の影響を防止できるリセット機能を有する電子機器及び電子機器のハードウェア部のリセット方法を提供するものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、電源の立ちあがり時点にリセットし、電源が立ち上がった後の安定したと思われる時点にリセットする時間差を設けた２度のリセットを行う構成とした。
【０００９】
具体的には、請求項１の発明では、電子回路を含むハードウェア部と、前記ハードウェア部に電圧を供給する電源部と、前記ハードウェア部をリセットするリセット手段とを含む電子機器において、前記電源部の電圧が立ちあがる過程において所定電圧になることを検知して前記電圧の立ちあがり過程から始まる第１のリセット信号を生成して前記リセット手段に送ることによって前記ハードウェア部を最初にリセットさせ、さらに前記最初のリセット終了後であってかつ前記電源部の電圧が立ちあがった後の所定時間に第２のリセット信号を生成して前記リセット手段に送ることによって前記ハードウェア部を再度リセットさせるリセット信号生成手段を備えた。
【００１０】
請求項２の発明では、電子回路を含むハードウェア部と、前記ハードウェア部に電圧を供給する電源部とを含む電子機器を準備する段階と、前記電源部の電圧が立ちあがる過程において所定電圧になることを検知して前記電圧の立ちあがり過程から始まる第１のリセット信号を生成してハードウェア部を最初にリセットする段階と、前記最初のリセット後であって前記電源部の電圧が立ちあがった後の所定時間に第２のリセット信号を生成して前記ハードウェア部を再度リセットする段階とを備えた。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。図１は、本発明の機能構成を示す図で、図２は図１における構成によるリセット信号を生成するタイミング波形を示す図、図３は図１の構成によるリセット信号を形成する時の論理表である。以下、図１、図２及び図３を基に説明する。
【００１２】
図１において、電源部１０は、電源スイッチ（不図示）によりオン・オフ可能な電源であり、図２のａ点で電源オン後に所定の値に立ちあがるＤＣ電圧を供給する。
【００１３】
リセット信号生成手段２０における第１のリセット期間信号生成部２１は、電源電圧を受けてほぼ電源電圧が一定の電圧、例えば、５  Ｖの規定電圧になる少し前の所定のしきい値と電源電圧とをコンパレータで比較して、しきい値以上になったとき（図２のｃ点）から図２の第１のリセット期間経過後まで値「０」になるようにし、第１のリセット期間経過後は値「１」になる信号を生成する。上記のコンパレータに入力されたしきい値は、図２のｃ点に相当する値であったが、少し前のｂ点でコンパレートするしきい値であっても問題はない。
【００１４】
第１のリセット期間はｃ点からスタートしｄ点で終了するが、この間の時間をクロック信号（システムクロック信号）を用いてゲート素子で作っても良いし、タイマーで作っても良い。また、ｃ点からｄ点まで継続するワンショットマルチや積分器（或いは遅延器）等から作りだしても良い。
【００１５】
同様に第２のリセット期間信号生成部２２は、図２のｃ点からｅ点まで値「０」でｅ点以降「１」の第２のリセット期間を生成する。第２のリセット期間は第１のリセット期間の２倍としている。これらは、第１のリセット期間信号生成部２１と同様な上記説明した方法で生成しても良いし、第１のリセット信号から第２のリセット信号を生成することもできる。
【００１６】
また、第３のリセット期間信号生成部２３は、図２のｃ点からｆ点までの第１のリセット期間の３倍の期間である、第３のリセット期間を値「０」とし、ｆ点経過後は「１」となる信号を生成する。第３のリセット期間の作り方は、上記第１のリセット期間信号の作り方と同様でよく、または、第１及び第２のリセット信号とからゲート素子で作りだしてもよい。なお、第１のリセット期間＜第２のリセット期間＜第３のリセット期間の関係は必要であるが、２倍、３倍の関係になければならないとするものではない。
【００１７】
合成部２４は、第１、第２及び第３のリセット信号生成部２１、２２、２３からの各リセット信号を受けて、図２に示す合成部出力の波形信号を出力する。反転回路２５は、合成部２４の出力を受けて、反転して図２に示すリセット信号として出力する。第１、第２及び第３のリセット信号生成部２１、２２、２３からの各リセット信号に対する合成部２４及び反転回路２５の論理動作を図３に示す。図３のＨｉｇｈ，Ｌｏｗは、それぞれ値「１」、「０」に相当する。
【００１８】
このようにして反転回路２５から出力されるリセット信号は、図２の最終段に示す波形のようにｃ点―ｄ点間及びｅ点―ｆ点間の２つの期間で「１」（Ｈｉｇｈ）となり、この２つの期間で２度のリセットを行うための信号となる。具体的数値例としては、ｃ点―ｄ点間及びｅ点―ｆ点間の各間は、５０ｍｓｅｃから２００ｍｓｅｃ、ｄ点―ｅ間も前記数値と同じか、或いは５０ｍｓｅｃ前後としてもよい。なお、数値に幅があるのは、リセットしようとする対象であるハードウェアの仕様、それらの立ちあがりのノイズの出具合、ノイズに対する影響等を考慮して設定する必要があるためである。
【００１９】
また、図２において、実質に電源部１０をオフにするのはｈ点においてであるが、電子機器の表面パネルで電源オフが設定された場合、その設定信号を受けて実質にｈ点でオフする前のｇ点において第１、第２及び第３のリセット信号生成部２１、２２、２３の出力信号を値「０」とすることによって、反転回路２５からのリセット信号をｇ点―ｋ点間で値「１」として、電源電圧がｋ点以降実質的にオフになる前にハードウェア部をリセットするための信号を形成している。したがって、電子機器のパネルでの電源オフ設定から内部の実質のオフまでは時間差が設けられている。これはソフト的構成でも、クロックを用いてハード的構成でも実施できる。
【００２０】
リセット手段３０は、各ハードウェア部（不図示）の仕様にあわせてリセット信号を送るものであり、反転回路２５の出力をそのまま送る場合もあるし、ハードウェア部のリセットの初期条件を予め初期条件記憶部３１に記憶し、その初期条件設定と兼ねることもできる。
【００２１】
上記説明した図１のリセット信号生成手段２０は、必ずしも上記の第１、第２及び第３のリセット期間信号生成部２１、２２、２３のようにパラレルな動作にする必要はなく、図２に示す反転回路２５が出力するリセット信号が出力するものであれば、他の回路方法でも良い。例えば、しきい値と電源電圧の立ちあがりのコンパレータの出力点である図２のｃ点からタイマーを起動し、ｄ点、ｅ点、ｆ点の時間信号をシリアルに生成してリセット信号を生成しても良い。
【００２２】
また、上記第１、第２及び第３のリセット期間信号生成部２１、２２、２３が作る各リセット期間を可変にし、例えば、クロックから作るならクロックの周期単位で可変に、タイマーで作るならタイマーの設定を可変に、ワンショットマルチや積分器でつくるなら時定数を可変にすることによって、つまりは、反転回路２５が出力するリセット信号のリセットの開始時刻、終了時刻、間隔等を可変にして、電源のノイズの影響の少ない時間にリセットがかかるように調整することもできる。このようなリセットのタイミングの可変は、特定のハードウェア部分だけが、電源立ちあがり応答が遅い、或いは特殊であるといった場合に、有効である。特に、電子機器がコンピュータであって、他の機器を制御するために装置に組み込まれて用いられ、途中で装置仕様が変り、当初、コンピュータが出荷時に予想されていたハードウェア部と異なる仕様のハードウェアを内蔵或いは追加された場合に、そのハードウェアの電源応答に応じてリセット時間を調整・設定する必要が生じたときに、有効である。
【００２３】
【発明の効果】
上記のように本発明は、ハードウェア部に対して電源電圧が立ちあがるところから始まる第１のリセットと、電源電圧が立ちあがった後、所定期間過ぎた安定した時間に第２のリセットを行う構成としたことから、ハードウェア部の電源投入時のノイズ等の影響を防止できる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態を説明するための構成を示す図である。
【図２】図１の構成における各部の信号のタイミング関係を説明する図である。
【図３】図１における各部の信号の論理値を示すための図である。
【符号の説明】
１０  電源部
２０  リセット信号生成手段
２１  第１のリセット期間信号生成部
２２  第２のリセット期間信号生成部
２３  第３のリセット期間信号生成部
２４  合成部
２５  反転回路
３０  リセット手段
３１  初期条件記憶部
【図１】
2004272571.tif 000003
【図２】
2004272571.tif 000004
【図３】
2004272571.tif 000005