(57)【要約】【課題】  素子のアレイと共に用いる集積型高電圧スイッチング回路を提供する。【解決手段】  スイッッチング回路は、寄生ゲートキャパシタンスを有し、背中合わせに組み合わされ、共有ゲート端子を有する一対のＤＭＯＳトランジスタ（ＭD1、ＭD2）からなるスイッチを有する。ＤＭＯＳトランジスタのドレインは、スイッチの入力及び出力端子に接続される。スイッチング回路は、ドレインがダイオード（Ｄ1）を介してスイッチの共有ゲート端子に接続され、ソースが、グローバルスイッチゲート・バイアス電圧端子（Ｖg0）に接続されて該電圧端子から電流を引き出す。ゲートは、スイッチゲート制御電圧入力（Ｖp）を受けるスイッチゲート制御端子に接続されたＰＭＯＳトランジスタを含むターンオン回路（Ｍ4）を備える。【選択図】      図１
2004274721.tif 000002
【特許請求の範囲】
【請求項１】
背中合わせに組み合わされ共有ゲート端子を有する一対のＤＭＯＳトランジスタ（ＭD1、ＭD2）を備え、前記ＤＭＯＳトランジスタのドレインがそれぞれスイッチの入力端子及び出力端子に接続された、オン状態とオフ状態及び寄生ゲートキャパシタンスを有するスイッチと、
ドレインがダイオード（Ｄ1）を介して前記スイッチの前記共有ゲート端子に接続され、ソースが第１のグローバルスイッチゲート・バイアス電圧端子（Ｖg0）に接続されて該第１のグローバルスイッチゲート・バイアス電圧端子から電流を引き出すようになっており、ゲートが第１のスイッチゲート制御電圧入力（Ｖｐ）を受ける第１のスイッチゲート制御端子に電気的に接続されたＰＭＯＳトランジスタ（Ｍ4）を含むターンオン回路と、
を備え、
前記スイッチは、前記ＰＭＯＳトランジスタをオン作動させる前記第１のスイッチゲート制御電圧入力の第１の移行に応じて、前記オフ状態から前記オン状態に移行し、該スイッチは、該ＰＭＯＳトランジスタをオフ作動させる前記第１のスイッチゲート制御電圧入力の第２の移行に応じて、該オン状態にとどまることを特徴とする集積型高電圧スイッチング回路。
【請求項２】
ゲートが第２のスイッチゲート制御電圧入力を受ける第２のスイッチゲート制御端子に接続された第１のレベルシフタ・トランジスタ（Ｍ6）を備え、電圧源端子に接続されて該電圧源端子から電流を引き出すようになっており、前記電圧源端子には前記第１のグローバルスイッチゲート・バイアス電圧端子とは異なる電圧が与えられるようになったレベルシフタ（Ｍ2、Ｍ3、Ｍ5、Ｍ6）と、
ドレインが前記スイッチの前記共有ゲート端子に接続され、ソースが前記ＤＭＯＳトランジスタのソースの接合及び前記レベルシフタに接続され、ゲートが該レベルシフタに接続されたゲートクランプ・トランジスタ（Ｍ1）と、
を含むターンオフ回路をさらに備え、
前記スイッチは、前記第１のレベルシフタ・トランジスタをオン作動させる前記第２のスイッチゲート制御電圧入力の第１の移行に応じて、前記オン状態から前記オフ状態に移行し、該スイッチは、該第１のレベルシフタ・トランジスタをオフ作動させる前記第２のゲート制御電圧入力の第２の移行に応じて、該オフ状態にとどまるようになった請求項１に記載のスイッチング回路。
【請求項３】
前記スイッチの入力端子に電気的に接続された駆動回路（１０）と、前記スイッチの出力端子に電気的に接続された超音波トランスデューサ（Ｕ１）とをさらに備える請求項１に記載のスイッチング回路。
【請求項４】
前記スイッチの入力端子に電気的に接続された駆動回路（１０）と、前記スイッチの出力端子に電気的に接続された超音波トランスデューサ（Ｕ１）とをさらに備える請求項２に記載のスイッチング回路。
【請求項５】
前記レベルシフタが第２のレベルシフタ・トランジスタ（Ｍ2）をさらに備え、前記第２のレベルシフタ・トランジスタは、ゲートが前記ゲートクランプ・トランジスタの前記ゲートに接続されるとともに、それ自体のドレインに短絡され、ソースが該ゲートクランプ・トランジスタの前記ソースに接続され、ドレインが前記第１のレベルシフタ・トランジスタを介して前記第２のスイッチゲート制御端子に電気的に接続された請求項２に記載のスイッチング回路。
【請求項６】
前記ターンオン回路が、前記ＰＭＯＳトランジスタの前記ゲートに接続されたレベルシフタ（Ｍ7、Ｍ8）をさらに備え、前記レベルシフタは、ゲートが前記第１のスイッチゲート制御端子に接続された第１のレベルシフタ・トランジスタ（Ｍ8）を備える請求項１に記載のスイッチング回路。
【請求項７】
前記レベルシフタは、ゲートが前記ＰＭＯＳトランジスタの前記ゲートに接続されるとともに、それ自体のドレインに短絡され、ソースが第２のグローバルスイッチゲート・バイアス電圧端子（Ｖg0）に接続され、ドレインが前記第１のレベルシフタ・トランジスタの前記ドレインに接続された第２のレベルシフタ・トランジスタ（Ｍ7）をさらに備え、前記第１及び第２のグローバルスイッチゲート・バイアス電圧端子が、同じバイアス電圧（Ｖg0）を受けるようになった請求項６に記載のスイッチング回路。
【請求項８】
前記スイッチの出力端子と定電圧源（Ｖtb）の間に接続されたバイアス抵抗器（Ｒ1）をさらに備える請求項１に記載のスイッチング回路。
【請求項９】
前記スイッチの出力端子と定電圧源（Ｖtb）の間に接続されたバイアス抵抗器（Ｒ1）をさらに備える請求項２に記載のスイッチング回路。
【請求項１０】
ゲートクランプ・トランジスタ（Ｍ1）と、レベルシフタ（Ｍ2、Ｍ3、Ｍ5、Ｍ6）とを備え、前記ゲートクランプ・トランジスタは、ドレインが前記スイッチの前記共有ゲート端子に接続され、ソースが前記ＤＭＯＳトランジスタの前記ソースの接合に接続されたターンオフ回路と、
前記スイッチの出力端子と定電圧源源（Ｖtb）との間に接続されたバイアス・抵抗器（Ｒ1）と、
をさらに備える請求項１に記載のスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、集積型高電圧スイッチング回路に関する。特に本発明は、素子のアレイと共に用いるための集積型高電圧スイッチング回路に関する。このようなアレイは、これらに限定されるものではないが、超音波トランスデューサ・アレイ、液晶ディスプレイの画素アレイなどを含む。
【背景技術】
【０００２】
説明のために、本発明の種々の実施形態が、超音波イメージングに用いるための、例えば、いわゆる「モザイク状環状アレイ」のような超音波トランスデューサ・アレイに関連して説明される。モザイク状環状アレイは、超音波トランスデューサのアクティブ・アパーチャを非常に小さいサブエレメントのモザイクに分け、次に、電子スイッチを用いてそれらを相互接続することによって、これらのサブエレメントから環状の素子を形成するという考えを用いる。しかしながら、アレイ素子の幾何学的形状は、環形状に限られるものではない。スイッチ構成を変えることによって走査を行うために、モザイク状アレイの表面に沿ってこれらのアレイ「素子」を電子的に「移動させる」ことができる。他の素子構成は、ビームステアリングを可能にし、このことにより、容積測定データ集合を収集する能力がもたらされる。多重同心型環状素子の構成は、素子の形状を音響位相面に合致させることによって、最適の音響画質を提供する。本発明のスイッチは、モザイク状アレイにおける使用に限定されるものではない。
【０００３】
従来の超音波イメージングシステムは、超音波トランスデューサのアレイを含み、これらを用いて超音波ビームを送信し、次に、調査されている対象物から反射されたビームを受信する。このような走査は、集束された超音波が送信され、短時間の後にシステムが受信モードに切り換り、反射された超音波を受信し、ビームフォーミングし、処理して表示するという一連の測定措置を含む。一般に、各措置中には送信及び受信は同じ方向に集束され、音響ビーム又は走査線に沿った一連の点からデータを収集する。受信器は、反射された超音波を受信する際に、走査線に沿った一連のレンジに動的に集束する。
【０００４】
超音波イメージングの場合、一般に、アレイは、１つ又はそれ以上の列に配置され、別々の電圧を用いて駆動される多数のトランスデューサを有する。印加電圧の時間遅延（又は位相）及び振幅を選択することによって、所定の列における個々のトランスデューサを制御して超音波を生成することができ、この超音波を組み合わせて好ましいベクトル方向に沿って進み、選択されたゾーンに集束された正味の超音波を形成することができる。
【０００５】
トランスデューサ・プローブを用いて受信モードで反射音を受信する場合にも、同じ原理が適用される。受信するトランスデューサで生成された電圧が加計され、正味信号が対象物における単一の集束ゾーンから反射された超音波を示すようになる。送信モードと同様に、この集束された超音波エネルギーの受信は、各々の受信トランスデューサからの信号に別個の時間遅延（及び／又は位相シフト）及び利得を与えることによって達成される。この時間遅延は、戻り信号の深さを増加させることにより調整され、受信時に動的な集束を行う。
【０００６】
形成された画像品質又は解像度は、部分的には、それぞれトランスデューサ・アレイの送信及び受信アパーチャを構成するトランスデューサの数の関数である。したがって、高画質を達成するためには、２次元及び３次元双方のイメージング用途において多数のトランスデューサが望ましい。典型的には、超音波トランスデューサは、手持ち式トランスデューサ・プローブ内に配置され、トランスデューサ信号を処理して超音波画像を生成する電子機器ユニットに可撓性ケーブルによって接続される。トランスデューサ・プローブは、超音波送信回路及び超音波受信回路の両方をもつことができる。
【０００７】
高電圧ドライバに送信信号を供給するために、低電圧、高密度のデジタル論理回路が用いられ、一方、個々の超音波トランスデューサを駆動するために、送信回路に高電圧部品を含むことが知られている。高電圧ドライバは、典型的には最大約１００ボルトの電圧で作動し、低電圧論理回路は、ＴＴＬ論理の場合には５ボルト程度の作動電圧を有する。高電圧ドライバは、個別部品又は集積回路として製造することができ、低電圧論理回路は、別個の集積回路として製造するか、又は単一チップ上の高電圧回路と組み合わせることができる。トランスデューサ・ヘッドは、高電圧ドライバ及び低電圧論理回路を含む送信回路に加えて、低雑音、低電圧のアナログ受信回路を含むことができる。送信論理回路と同様に、低電圧受信回路は、一般的に５ボルト程度の作動電圧を有し、別個の集積回路とすることができ、或いはモノリシック集積回路として低電圧送信回路と一体化して製造することもできる。
【０００８】
トランスデューサの数を最大にし、高画質の超音波画像を得るためには、回路がトランスデューサ・プローブ内に配置されようと、或いはそこから分離された電子機器ユニット内に配置されようと、できるだけ小さな容積にできるだけ多くの回路を組み込み、回路の寸法及び複雑さを低減することが望ましい。さらに、例えば、非常に高い周波数の超音波イメージングのような幾つかの用途では、送信回路をトランスデューサのできるだけ近くに配置し、長いケーブルによって信号を取り込むのを回避することが必要とされる。
【０００９】
さらに、集積回路は、選択された超音波トランスデューサのアレイを、送信中に関連する高電圧ドライバと連結させ、受信中に関連する受信器と連結させるスイッチを含まなければならない。集積型高電圧駆動回路を用いる1つの提案された超音波トランスデューサ・アレイは、いわゆる「モザイク状環状アレイ」である。モザイク状環状アレイの超音波プローブにおいては、送信時に用いられる高電圧に耐え得るマトリックス及びアクセス・スイッチの両方に対する必要性がある。同時に、アレイは、４０，０００以上のスイッチを含むので、低電力作動は重要な考慮事項である。さらに、多くのこのようなスイッチを直列にカスケード接続し、それらのスイッチオン抵抗を選択的にプログラムし、プロセスの変化を修正することが可能でなければならない。最後に、スイッチは、付加的な論理から独立してその状態を保持する能力を持つべきであり、これにより必要とされるデジタル回路が簡単化され、異なる送信及び受信アパーチャの使用が可能になる。
【００１０】
現在のところ、超音波機械は、通常はデバイスごとに８個のスイッチのグループにパッケージされた市販の高電圧スイッチ集積回路を用いる。この技術についての代表的な特許は、米国特許第４，５９５，８４７号である。一般に、このデバイスは、背中合わせに組み込まれた高電圧ＤＭＯＳスイッチを用いる。このことは、デバイス内に含まれる寄生ボディダイオードのために必要とされるものとして従来技術において公知である。（例えば、Ｆｒａｇａｌｅ他、「Ｕｓｉｎｇ  ｔｈｅ  Ｐｏｗｅｒ  ＭＯＳＦＥＴ'ｓ  Ｉｎｔｅ
ｇｒａｌ  Ｒｅｖｅｒｓｅ  Ｒｅｃｔｉｆｉｅｒ」（パワーＭＯＳＦＥＴ集積型逆整流器の使用）、第７回全米ソリッドステート電力変換会議、カリフォルニア州サンディエゴ、１９８０年３月、ＰｏｗｅｒＣｏｎ予稿集７を参照されたい）。このデバイスの重要な特徴は、この電圧に対してゲート制御端子を浮動させながら、両方の信号端子にかかる高電圧を許容する能力である。スイッチがこの方法で作動するのを可能にするために、レベルシフタが用いられる。
【００１１】
本発明のものに類似した用途は、液晶ディスプレイ（ＬＣＤ）の駆動である。ＬＣＤは、高電圧（１００Ｖ）を必要とするが、高電流は必要としない。ＬＣＤドライバ問題についての解決策は、Ｄｏｕｔｒｅｌｏｉｇｎｅ他による、表題「Ａ  Ｖｅｒｓａｔｉｌｅ  Ｍｉｃｒｏｐｏｗｅｒ  Ｈｉｇｈ−Ｖｏｌｔａｇｅ  Ｆｌａｔ−Ｐａｎｅｌ  Ｄｉｓｐｌａｙ  Ｄｒｉｖｅｒ  ｅｔｃ」（汎用微小消費電力の高電圧フラットパネル用ディスプレイ・ドライバなど）の論文に開示され、欧州特許出願公開第１，０８９，４３３号にも開示されている。このデバイスは、高電圧ＤＭＯＳスイッチをも用いるが、動的にバイアスがかけられたレベルシフタを用いる。動的にバイアスがかけられたレベルシフタを用いる利点は、静的な電力放散がないことである。制御電圧の動的蓄積の技術は、従来技術において周知であり、ダイナミックシフトレジスタ及びダイナミックＲＡＭにおいて見出されることが最も多く、市販の電子機器において普及している。具体的には、米国特許第５，２１２，４７４号は、動的蓄積の電圧を用い、低電力で小さな形状因子のデバイスをもたらす高電圧レベルシフタを開示している。
【００１２】
Ｚａｎｕｃｃｏｌｉ他は、米国特許第６，２８８，６０３号において、Ｄｏｕｔｒｅｌｏｉｇｎｅ他により開示されたものと同様の方法で作動し、スイッチ端子の供給電圧から独立して作動する改善された能力を有する高電圧双方向スイッチを開示する。このデバイスはまた、スイッチＦＥＴのゲートに制御電圧を蓄積する動的レベルシフタを用いる。このデバイスはまた、単一のＮＭＯＳデバイスを用いて作動するように適合され、これを可能にするために多くの手段を用いる。
【特許文献１】米国特許第４，５９５，８４７号公報
【特許文献２】欧州特許出願公開第１，０８９，４３３号公報
【特許文献３】米国特許第５，２１２，４７４号公報
【特許文献３】米国特許第６，２８８，６０３号公報
【非特許文献１】Ｆｒａｇａｌｅ他、「Ｕｓｉｎｇ  ｔｈｅ  Ｐｏｗｅｒ  ＭＯＳＦＥＴ’ｓ  Ｉｎｔｅｇｒａｌ  Ｒｅｖｅｒｓｅ  Ｒｅｃｔｉｆｉｅｒ」（パワーＭＯＳＦＥＴ集積型逆整流器の使用）、第７回全米ソリッドステート電力変換会議、カリフォルニア州サンディエゴ、１９８０年３月、ＰｏｗｅｒＣｏｎ予稿集７
【非特許文献２】Ｄｏｕｔｒｅｌｏｉｇｎｅ他による、表題「Ａ  Ｖｅｒｓａｔｉｌｅ  Ｍｉｃｒｏｐｏｗｅｒ  Ｈｉｇｈ−Ｖｏｌｔａｇｅ  Ｆｌａｔ−Ｐａｎｅｌ  Ｄｉｓｐｌａｙ  Ｄｒｉｖｅｒ  ｅｔｃ」
【発明の開示】
【発明が解決しようとする課題】
【００１３】
超音波トランスデューサ・アレイにおいて、低電力消費でありながら送信時に用いられる高電圧に耐えることができるマトリックス及びアクセス・スイッチの双方についての必要性がある。こうした多くのスイッチを直列にカスケード接続することが可能でなければならない。それらは、プログラム可能なスイッチオン抵抗を個々に持たねばならない。最後に、これらのスイッチは、付加的な論理とは独立に状態を保持する能力を持つべきであり、オン抵抗の変化を制御する能力をもつべきである。
【課題を解決するための手段】
【００１４】
本発明は、高電圧スイッチング回路、高電圧スイッチング回路を組み込むデバイス、及び高電圧スイッチング回路をプログラムする方法に関する。開示された実施形態は、超音波トランスデューサ・アレイに用いるのに好適であるが、ここに開示された高電圧スイッチング回路は、超音波イメージングの用途に限定されるものではない。
【００１５】
本発明の１つの態様は、背中合わせに組み合わされ共有のゲート端子を有する一対のＤＭＯＳトランジスタを備え、該ＤＭＯＳトランジスタのドレインがそれぞれスイッチの入力端子及び出力端子に接続された、オン状態とオフ状態及び寄生ゲートキャパシタンスを有するスイッチと、ドレインが第１のダイオードを介して該スイッチの共有ゲート端子に接続され、ソースが第１のグローバルスイッチゲート・バイアス電圧端子に接続されて該第１のグローバルスイッチゲート・バイアス電圧端子から電流を引き出すようになっており、ゲートがスイッチゲート制御電圧入力を受けるスイッチゲート制御端子に電気的に接続されたＰＭＯＳトランジスタを含むターンオン回路と、を備える集積型の高電圧スイッチング回路である。このスイッチは、ＰＭＯＳトランジスタをオン作動させるスイッチゲート制御電圧入力の第１の移行に応じて、オフ状態からオン状態に移行し、該スイッチは、該ＰＭＯＳトランジスタをオフ作動させるスイッチゲート制御電圧入力の第２の移行に応じて、オン状態にとどまる。
【００１６】
本発明の別の態様は、複数の超音波トランスデューサ、超音波トランスデューサ駆動回路、及びそれぞれ複数の超音波トランスデューサに接続された複数の高電圧スイッチング回路を含む超音波トランスデューサ・プローブであり、該スイッチング回路の各々は、それぞれが入力端子及び出力端子を有するスイッチと、それぞれのスイッチの状態を制御するためのそれぞれのスイッチ制御回路とを含み、該スイッチは、各々のスイッチ（最後のスイッチを除く）の出力端子が、次のスイッチの入力端子に接続されるように直列に接続され、各々の超音波トランスデューサが、それぞれのスイッチのそれぞれの出力端子に連結され、各々のスイッチ制御回路が、スイッチゲート制御電圧入力を受けるそれぞれのターンオン回路を含み、駆動回路が、スイッチのうちの第１のスイッチの入力端子に連結される。各々のスイッチは、ターンオン回路をオン作動させるそれぞれのターンオン回路のスイッチゲート制御電圧入力の第１の移行に応じて、オフ状態からオン状態に移行し、該スイッチは、ターンオン回路をオフ作動させるそれぞれのターンオン回路のスイッチゲート制御電圧入力の第２の移行に応じて、オン状態にとどまる。
【００１７】
本発明のさらに別の態様は、集積型高電圧スイッチング回路とスイッチ・プログラミング回路とを含むデバイスであり、集積型高電圧スイッチング回路は、直列に接続された複数のスイッチと複数のスイッチ制御回路とを含み、各々のスイッチ制御回路は、複数のスイッチのうちのそれぞれ１つの状態を制御し、それぞれのスイッチゲート制御電圧入力端子においてスイッチゲート制御電圧入力を受け取り、それぞれのグローバルスイッチゲート・バイアス電圧端子においてグローバルスイッチゲート・バイアス電圧を受け取るそれぞれのターンオン回路を含み、各々のスイッチは、ターンオン回路をオン作動させるそれぞれのターンオン回路のスイッチゲート制御電圧入力の第１の移行に応じて、オフ状態からオン状態に移行し、各々のスイッチは、ターンオン回路をオフ作動させるそれぞれのターンオン回路のスイッチゲート制御電圧入力の第２の移行に応じて、オン状態のままであり、グローバルスイッチゲート・バイアス電圧端子が共通のバスに接続され、プログラミング回路は、該バスを介して印加されたそれぞれのグローバルスイッチゲート・バイアス電圧の関数として、それ自体のスイッチゲート・ターンオン電圧を用いて各々のスイッチをプログラムする。
【００１８】
本発明のさらに別の態様は、次の段階、すなわち、（ａ）各々の高電圧スイッチング回路に接続された第１のバスに第１のスイッチゲート・バイアス電圧レベルを与え、（ｂ）第２のバスを介して複数の高電圧スイッチング回路のうちの第１のものを選択し、（ｃ）寄生ゲートキャパシタンスを有し背中合わせに組み合わされた第１の対のスイッチＦＥＴの共有ゲートに第１のスイッチゲート・バイアス電圧レベルを印加するように働く第１のトランジスタをオン作動させる第１のスイッチング回路に、第１のスイッチゲート制御電圧レベルを与え、（ｄ）第１の対のスイッチＦＥＴの寄生ゲートキャパシタンスが、該第１の対のスイッチＦＥＴをオン作動させるのに十分な第１のスイッチゲート・バイアス電圧レベルにとどまる間、第１のトランジスタをオフ作動させる第１のスイッチング回路に、第２のスイッチゲート制御電圧レベルを与え、（ｅ）第１のスイッチゲート・バイアス電圧レベルと異なる第２のスイッチゲート・バイアス電圧レベルを第１のバスに与え、（ｆ）第２のバスを介して複数の高電圧スイッチング回路のうちの第２のものを選択し、（ｇ）寄生ゲートキャパシタンスを有し背中合わせに組み合わされた第２の対のスイッチＦＥＴの共有ゲートに第２のスイッチゲート・バイアス電圧レベルを印加するように働く第２のトランジスタをオン作動させる第２のスイッチング回路に、第１のスイッチゲート制御電圧レベルを与え、（ｈ）第２の対のスイッチＦＥＴの寄生ゲートキャパシタンスが、該第２の対のスイッチＦＥＴをオン作動させるのに十分な第２のスイッチゲート・バイアス電圧レベルにとどまる間、第２のトランジスタをオフ作動させる第２のスイッチング回路に、第２のスイッチゲート制御電圧レベルを与える段階を含む、複数の高電圧スイッチング回路をプログラムする方法である。
【００１９】
本発明の別の態様は以下に開示され、特許請求される。
【発明を実施するための最良の形態】
【００２０】
最初に、図面に示される接地接続は、簡略化したものであることを理解すべきである。ここに開示された実施形態の各々において、接地端子は、多くの場合Ｖssと呼ばれる負電圧に接続される可能性が高い。これを接地として示すのは最も簡単であり、場合によっては接地が実際に用いられるが、接地は単に基準電圧であり、用途によって（接地に関して）正及び負双方の他の電圧を用い得ることが理解される。
【００２１】
本発明は、前述の問題を解決するスイッチング回路に関する。超音波送信パルス電圧に耐えるように、多数のスイッチを高電圧ＣＭＯＳプロセスに直接組み込むことができる。各々のスイッチに対してゲート電圧を独自にプログラムすることができる。本発明は、低出力作動を提供し、スイッチがオンのときに如何なる実質的な漏れ電流もなくスイッチがカスケード接続されることを可能にする。また、本発明は、それ自体のローカルメモリを有するスイッチを提供する、すなわち、スイッチは、該スイッチの状態を記憶する能力を有する。ここで、説明のために、図面を参照して本発明の種々の実施形態を説明する。
【００２２】
図１は、本発明の１つの実施形態を示す。トランジスタＭD1及びＭD2は、バイポーラ作動を可能にするように、（ソースノードが互いに短絡された状態で）背中合わせに接続されたＤＭＯＳ  ＦＥＴである。この接続は、（回路図に示されるように）寄生ボディダイオードのために必要であり、他の場合には、超音波送信パルスの正又は負の相の間、いずれかのデバイスのドレインからソースまでの伝導経路を提供する。
【００２３】
図１に示される実施形態において、ＭD1及びＭD2の双方がオン作動されるときはいつでも、電流はスイッチ端子Ｓ1及びＳ2を通って流れる。スイッチをオン作動させるためには、これらのデバイスのゲート電圧は、しきい電圧だけそれらのソース電圧より大きくなければならない。しきい電圧より上では、スイッチオン抵抗が、ゲート電圧に反比例して変化する。（低いオン抵抗及び低電流の場合）ソース電圧はドレイン電圧に近いので、ソース電圧は、超音波送信パルス電圧に追従するであろう。ゲート・ソース電圧を一定のままにするため、ゲート電圧もまた、送信パルス電圧に追従しなければならない。このことは、ソース及びゲートをスイッチ制御回路から分離し、ソースを基準としてゲートに一定の電位を提供することによって達成することができる。上述のように、従来技術において、このことは、静的レベルシフタを用いて超音波について達成される。図１に示される実施形態においては、動的レベルシフタが用いられる。このレベルシフタは、以下のように作動する。
【００２４】
トランジスタＭ4は、そのドレインとソース端子間のプロセス最大値（例えば、１００Ｖ）に耐えることができる高電圧ＰＭＯＳトランジスタである。図示されるように、トランジスタＭ4のソースは、スイッチゲートのグローバルバイアス電圧Ｖg0（名目上５Ｖ）でバイアスがかけられる。スイッチをオン作動させるために、トランジスタＭ4のゲート電圧Ｖpは、高値（５Ｖ）から低値（０Ｖ）に移行され、トランジスタＭ4を通して、ＦＥＴ  ＭD1及びＭD2の共有ゲート端子にグローバルバイアス電圧Ｖg0を印加させる。ダイオードＤ1が設けられ、ＤＭＯＳスイッチゲート電圧がＶg0より上にドリフトするときにトランジスタＭ4がオン作動することを防止する。一旦スイッチゲート電圧がＶg0に達すると、ＦＥＴ  ＭD1及びＭD2の寄生ゲートキャパシタンスがこの電圧を保持する。したがって、一旦ゲート電圧が安定すると、トランジスタＭ4は、節電のためにオフ作動することができる。トランジスタＭ4のドレインの漏れ電流は、最終的に、スイッチゲートのバイアス電圧を放散するが、必要に応じて、この電圧を定期的に再プログラムすることができる。スイッチオン状態がスイッチゲート・キャパシタンスに有効に保持されるという事実は、スイッチがそれ自体のメモリを有することを意味し、このことは、このために余分な状態のフリップフロップを設ける必要がないので有用である。
【００２５】
オン状態にあるとき、ゲートクランプ用ＮＭＯＳトランジスタＭ1を用いて、スイッチをオフにすることができる。このことは、トランジスタＭ2、Ｍ3、Ｍ5及びＭ6からなるレベルシフタを用いて、トランジスタＭ1のゲートにターンオン電圧を印加することによってなされる。このトランジスタがオン作動すると、該トランジスタは、スイッチゲート電圧がスイッチソース電圧と等しくなるように強制的にスイッチＭD1及びＭD2をオフ状態に移行させる。これらの電圧を実質的に等しくする動作により、上述のターンオン作動後にゲートキャパシタンスに残った電荷が放散される。一旦電荷が取り除かれると、トランジスタＭ1をオン状態のままにする必要はない。このことは、一旦スイッチが安定すると、このデバイスの制御レベルシフタ回路をオフにできることを意味し、これは、節電になる。また、オフ状態を長期間保持することができ、必要に応じて再プログラムすることもできる。
【００２６】
図１に示される回路は、次の利点を有する。すなわち、（１）デバイスをオン状態又はオフ状態で保持するための静的な電流放散がないので低電力であり、電力は、ある状態から次の状態への移行中にだけ放散される。（２）スイッチ状態が、実質上スイッチゲート・キャパシタンスに保持されるので状態メモリである。（３）オン状態において静的バイアス電流及び電圧降下がないためにカスケード接続可能なスイッチである。（４）Ｖg0を個々に制御できるのでプログラム可能なオン抵抗である。
【００２７】
図５に示されるように、図１に示される回路は（図２乃至図４に示される回路の各々と同様に）、スイッチのカスケード接続の一部として用いることができる。図５に示される例示的なカスケード接続は、直列に接続された３つのスイッチＸ１、Ｘ２、及びＸ３を含むものであるが、３つより多いスイッチを図示される方法でカスケード接続できることを理解すべきである。スイッチＸ１乃至Ｘ３の状態は、それぞれのスイッチ制御回路Ｃ１乃至Ｃ３によって制御される。例えば、スイッチ制御回路Ｃ１乃至Ｃ３の各々は、図１に示されるように接続されたトランジスタＭ１乃至Ｍ６を含むことができる。図５における制御回路Ｃ１乃至Ｃ３についての別の例示的な構成が、それぞれ図２乃至図４を参照して後で説明される。
【００２８】
図１のＶN及びＶPを制御するデジタル回路（図示せず）がある。１つの実施形態において、このデジタル回路は、スイッチの状態についてのローカルメモリを有する。外部制御システム（図５のプログラミング回路１２）が、ＤＡＴＡライン１８を用いて、全てのスイッチメモリをＯＮ、ＯＦＦ、又はＮＯ＿ＣＨＡＮＧＥ状態のいずれかにプログラムする。次に、グローバル選択ライン１４（図５を参照されたい）を用いて、その状態を実際のスイッチ制御回路に適用する。したがって、選択ラインが作動されるまで、ＶN及びＶPは双方ともゼロである。この状態において、スイッチ自体は、最後の状態を保持する。グローバル選択ライン１４が作動されたとき、保持されたスイッチの状態は、ＶNを高くするか（スイッチを切る）、ＶPを低くするか（スイッチを入れる）、或いはＶNを低く、ＶPを高くするか（スイッチの状態に変化がない）のいずれかによって、該スイッチ自体に伝達される。図５のＸ１乃至Ｘ３の各々のグローバルスイッチゲート・バイアス電圧端子は、バス１６に接続される。グローバル選択ライン１４は、グローバルスイッチゲート・バイアス電圧バス１６と共に、各々のスイッチＸ１乃至Ｘ３のターンオン電圧を個々にプログラムすることを可能にする。より具体的には、各々のスイッチは、アレイの全てのスイッチのスイッチオン抵抗を調節するために用いることができるそれ自体の固有のゲートターンオン電圧を用いてプログラムし、処理による変化を修正することができる。アレイにおいて、この動作は、まず全てのスイッチ制御回路の選択を解除し（すなわち、グローバル選択ライン１４を用いて、全ての回路において強制的にＶNを低くし、ＶPを高くする）、次に、グローバルゲート電圧バス１６の第１のスイッチに対してゲート電圧を印加することによって達成することができる。次に、この電圧を受ける（第１の）スイッチは、オン状態に「プログラム」される（すなわち、抵抗がメガオームのオーダーから百オームのオーダーまで低下し、電流がデバイスのソースとドレインの間を流れ始めるように、スイッチが作動される）。一旦電圧が安定すると、プログラミング回路１２のスイッチが切られる。次に、グローバルゲート電圧バス１６に第２のスイッチのゲート電圧が印加される。次に、この電圧を受ける（第２の）スイッチがプログラムされる。アレイにおける全てのスイッチがその適切なターンオン電圧を受けるまで、このシーケンスを繰り返すことができる。また、そのグループの各々のスイッチを入れる前にグローバルゲート電圧を変えないことにより、同じターンオン電圧を有するグループのスイッチに同時にバイアスをかけることができる。最後に、アレイにおいて、各々の列のスイッチについて別個のゲート電圧バス１６を用いて、プログラミングの速度を増大させることができる。
【００２９】
さらに図５を参照すると、送信／受信（Ｔ／Ｒ）スイッチ２０が送信スイッチ状態にあり、スイッチＸ１がオン状態のとき、超音波ドライバ１０により第１の超音波トランスデューサ・サブエレメントＵ１を駆動することができ、Ｔ／Ｒスイッチ２０が送信スイッチ状態にあり、スイッチＸ１及びＸ２の双方がオン状態のとき、超音波ドライバ１０により第２の超音波トランスデューサ・サブエレメントＵ２を駆動することができ、Ｔ／Ｒスイッチ２０が送信スイッチ状態にあり、スイッチＸ１、Ｘ２、及びＸ３の全てがオン状態のとき、超音波ドライバ１０によって第３の超音波トランスデューサ・サブエレメントＵ３を駆動することができる。この場合、プログラミング中にＤＣ経路を設けるため、ターンオン・シーケンスを続けなくてはならない。例えば、左から右にカスケード接続された３つのスイッチＸ１、Ｘ２、及びＸ３があり、スイッチＸ１が超音波ドライバに接続された状態にある場合には、最初にＸ１をオン作動させなければならない。このことにより、Ｘ１及びＸ２が共有する端子が、Ｘ１を介して超音波ドライバに接続されることになる。次に、Ｘ２のスイッチをオン作動させることができ、このことにより、Ｘ２及びＸ３が共有する端子もまた、ドライバに接続されるようになる。最後に、Ｘ３もオン作動させることができる。受信モードにおいては、それぞれの超音波トランスデューサ素子によって検知された戻り信号が、それぞれのスイッチ及びその受信スイッチ状態に切り換えられたＴ／Ｒスイッチ２０を介して、受信器２２により受信される。
【００３０】
図２に示されるように図１の回路を改良することができる。ここでは、トランジスタＭ7及びＭ8が付加され、ＶP入力制御電圧のためのレベルシフタが構成された。この回路は、スイッチゲート電圧Ｖg0と独立して制御電圧を用いることを可能にする。例えば、スイッチゲート制御電圧Ｖg0は、用いられるＤＭＯＳ  ＦＥＴの種類によって５Ｖから１０Ｖまでの間で設定されるが、ＶPは、低電力作動のために、０Ｖから３．３Ｖまで、又は０Ｖから１．５Ｖまでの間で振動することができるという利点が得られる。
【００３１】
図１の回路への別の改良点が、図３に示される。バイアス抵抗器Ｒ１を付加することにより、スイッチの１つの端子（すなわち、Ｓ2）を一定の電位Ｖtbで保持することが可能になる。この電圧は、通常この端子で接続された超音波トランスデューサにバイアスをかけるように用いられ、該トランスデューサをその定常状態に迅速に戻すための「抽気抵抗器」としても働く。また、Ｒ１の付加により、上述のようなターンオン・シーケンスを必要性とせずに、スイッチをカスケード接続することも可能になる。接地への付加的な経路がない場合には、浮動端子が既知の電位にないためにオフ状態の２つの他のスイッチの間に隔離されたスイッチを確実に入れることはできない。ソース電圧が実質上制御されないので、バイアス抵抗器を省略することにより、予測できない電圧がＤＭＯＳゲート・ソース端子に残されたままになる。この電圧は、スイッチをオン作動するには低すぎるものであり、誤ったオン抵抗でスイッチをオン作動することがあり、或いはデバイスを損傷するのに十分大きいものとなることもある。
【００３２】
図２の回路に対する改良が、図４に示される。この回路は、ＤＭＯＳトランジスタのゲート電圧をクランプする浮動ＮＭＯＳ対のトランジスタ（Ｍ1及びＭ2）が、浮動ＰＭＯＳトランジスタと置き換えられた点で違いがあるが、図２の回路に類似した方法で作動する。幾つかのＣＭＯＳプロセスにおいては、浮動ＮＭＯＳトランジスタを使用することができず、トランジスタは、回路を正しく作動させるために浮動状態にしなければならないので、この違いは重要である。この変化はまた、必要とされるレベルシフタ・トランジスタの数を減らすことによって、回路を幾分簡単にもする（すなわち、図２の回路におけるトランジスタＭ3及びＭ5が除去される）。
【００３３】
スイッチをプログラムし、処理のばらつきを修正する前に、較正を行わなければならない。必要とされる精度のレベルによって、１つ又は２つの代表的スイッチ（例えば、スイッチアレイの両端部の）に較正を行うことができ、２つのスイッチに較正を行う場合には、平均値が用いられる。単一時間（例えば、製造中）に較正を行い、次に作動中に該較正を用いることができる。作動中に繰返し較正を行い、温度変化によるパラメータの変化を修正することもできる。
【００３４】
本発明は、好ましい実施形態に関連して説明されたが、当業者には、本発明の範囲から逸脱することなく、種々の変更を行うことができ、均等物をその要素と置き換え可能であることが理解されるであろう。さらに、その本質的な範囲から逸脱することなく、多くの変更をなし、特定の状況を本発明の教示に適合させてもよい。したがって、本発明は、本発明を実行するために考えられる最良の形態として開示された特定の実施形態に限られるものではなく、添付の特許請求の範囲内に含まれる全ての実施形態を含むことが意図される。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態による高電圧スイッチング回路を示す回路図。
【図２】本発明の別の実施形態による拡張ゲート制御電圧能力を有する高電圧スイッチング回路を示す回路図。
【図３】本発明のさらに別の実施形態による集積型バイアス抵抗器を有する高電圧スイッチング回路を示す回路図。
【図４】本発明のさらに別の実施形態による浮動ＰＭＯＳクランプ回路を有する高電圧スイッチング回路を示す回路図。
【図５】超音波トランスデューサ・アレイを選択的に駆動するための高電圧スイッチング回路のカスケード接続を示す回路図。
【符号の説明】
【００３６】
１０  超音波ドライバ
１２  プログラミング回路
１６  バス
２０  送信／受信スイッチ
２２  受信器
Ｄ1  ダイオード
Ｍ1、Ｍ2、Ｍ3、Ｍ4、Ｍ5、Ｍ6、Ｍ7、Ｍ8  トランジスタ
ＭD1、ＭD2  ＤＭＯＳトランジスタ
【図１】
2004274721.tif 000003
【図２】
2004274721.tif 000004
【図３】
2004274721.tif 000005
【図４】
2004274721.tif 000006
【図５】
2004274721.tif 000007
【外国語明細書】
2004274721000001.pdf