(57)【要約】【課題】多層レジスト・パターンの形成方法及びエッチング方法に関し、ドライ現像法に依って３層レジスト・プロセスを実施する場合、下層レジスト層の層厚にばらつきが存在しても、パターン寸法が一定となるようにする。【解決手段】下層レジスト層２、中間層３、フォト・レジスト層（上層レジスト層）４を積層して用いる３層レジスト・プロセスに於いて、パターンに対応する部分の下層レジスト層２の層厚が薄くなるにつれて前記パターンの露光寸法を小さくする。【選択図】　　　　図２
2004079648.tif 000002
【特許請求の範囲】
【請求項１】
下層レジスト層、中間層、上層レジスト層を積層して用いる３層レジスト・プロセスに於いて、
パターンに対応する部分の下層レジスト層の層厚が薄くなるにつれて前記パターンの露光寸法を小さくすること
を特徴とする多層レジスト・パターンの形成方法。
【請求項２】
パターンの露光寸法を小さくする為、下層レジスト層及び中間層に於ける光学特性を選択すること
を特徴とする請求項１記載の多層レジスト・パターンの形成方法。
【請求項３】
下層レジスト層及び中間層に於ける光学特性の選択は該下層レジスト層及び中間層の材料選択及び厚さ選択で実施すること
を特徴とする請求項２記載の多層レジスト・パターンの形成方法。
【請求項４】
請求項１乃至請求項３の何れか１記載の方法で形成した多層レジスト・パターンをマスクとして下地のエッチングを行うこと
を特徴とする多層レジスト・パターンを用いるエッチング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層レジスト・パターンを形成する際、下層レジスト・パターンの形成中に上層レジスト・パターンの寸法がシフトすることを防止できる多層レジスト・パターンの形成方法及び該方法で形成した多層レジスト・パターンをマスクとして下地のエッチングを行うエッチング方法に関する。
【０００２】
【従来の技術】
現在、集積回路装置の高集積化が進展しつつあり、更なる微細レジスト・パターンを形成する技術が要求されている。
【０００３】
集積回路装置の高集積化には、配線層数の増加が不可避であることから、表面の平坦性が著しく悪くなり、露光装置の焦点深度が浅くなる一方のリソグラフィに於いては、解像性の点で問題を生じる。尚、レジスト層厚を薄くすることで解像性を向上することは可能になるもののエッチング・マスクとしての機能は低下する。
【０００４】
ところで、平坦性とエッチング耐性とを共に向上できるレジスト・プロセスとして３層レジスト・プロセスが提案されている（要すれば、「特公平７−５８６８４号公報」、「特開平１０−９２７４０号公報」、「特公平７−９９７３０号公報」を参照。）。
【０００５】
この３層レジスト・プロセスに於いては、部分的に下層レジスト層の層厚に　１００〔ｎｍ〕程度の差が発生することから、ドライ現像法を適用して下層レジスト層のドライ・エッチングを行って高い寸法精度を実現することは不可能である。
【０００６】
その理由は、ドライ現像時間を最も層厚が厚い部分に合わせる必要があることから、層厚が薄い部分のオーバ・エッチング時間は増加し、この長いオーバ・エッチング時間に起因し、層厚が薄い部分ではサイド・エッチング量が多くなってパターン寸法が大きくなり、従って、下層レジスト層の厚さの如何でパターン寸法が異なる旨の問題が起こる。
【０００７】
図５は多層レジスト・パターンを従来の方法を適用して形成する場合を説明する為の工程要所に於ける半導体装置の要部切断側面図である。
【０００８】
図５（Ａ）参照
（１）
段差をもつ基板１上に下層レジスト層２、中間層３、フォト・レジスト層４を積層形成する。
【０００９】
この場合、下層レジスト層２は基板１上の段差を低減して露光マージンを確保する為、層厚を大きくする。
【００１０】
図５（Ｂ）参照
（２）
フォト・レジスト層４にパターンの露光を行う。尚、図に於けるφはパターンの寸法（この場合は露光領域の直径）を示している。
【００１１】
この場合、基板１に於ける段差に拘わらず、同一寸法で露光できるように、即ち、フォト・レジスト層４の底からの反射光がないように中間層３の材料、中間層３の層厚、下層レジスト層２の材料について最適化を行う。
【００１２】
図５（Ｃ）参照
（３）
ドライ現像法を適用し、中間層３の加工後、酸素プラズマ或いは水素プラズマを用いて下層レジスト層２の加工を行うが、エッチングを完了するまでにサイド・エッチングが発生し、厚さが小さい領域では、オーバ・エッチング時間が長くなり、その結果、パターンに寸法差（パターン太り）Δφを生ずる。
【００１３】
このように、基板１に於ける段差に起因してパターンに寸法差Δφが発生するので、ウエハ全体のパターンが不均一になる。
【００１４】
【発明が解決しようとする課題】
本発明では、ドライ現像法に依って３層レジスト・プロセスを実施する場合、下層レジスト層の層厚にばらつきが存在しても、パターン寸法が一定となるようにすることを目的としている。
【００１５】
【課題を解決するための手段】
本発明に依る多層レジスト・パターンの形成方法は、本発明者に依って実施された多くの基本的実験から導出されたものであることから、先ず、それについて説明する。
【００１６】
図６は下層レジスト層の層厚とパターン寸法の関係を説明する為の半導体装置を表す要部切断側面図であり、図５に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００１７】
図に於いて、ｄΔは基板１に於ける段差、ｄＢ１　及びｄＢ２　は下層レジスト層２の層厚、φ１　及びφ２　は下層レジスト層２に形成したパターンの寸法、ｄＭは中間層３の層厚をそれぞれ示している。
【００１８】
ここで、寸法差Δφは、
Δφ＝φ２　−φ１　
で表され、段差ｄΔが大きい程、寸法差Δφも大きくなり、１次近似式で、
Δφ／ｄΔ＝ｋ
の関係が成り立つものであり、ｋはドライ・エッチング法で決まる量である。
【００１９】
図７はフォト・レジスト層の底からの反射率及びパターン寸法の関係を説明する為の図であり、（Ａ）は半導体装置を表す要部切断側面図、（Ｂ）は反射率Ｒ（横軸）とパターン寸法φ（縦軸）の関係を示す線図であり、図５及び図６に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００２０】
図に於いて、Ｒ１　及びＲ２　はフォト・レジスト層４の底からの反射率、ΔＲは反射率Ｒ２　とＲ１　との差、ｈは係数、（ｎＡ，ｋＡ）は複素屈折率、（ｎＢ，ｋＢ）は複素屈折率をそれぞれ示している。
【００２１】
フォト・レジスト層４の底からの反射率Ｒ１　及びＲ２　とパターン寸法φ１　及びφ２　の関係は、Ｒ１　＜Ｒ２　の場合、φ１　＜φ２　であり、（Ｂ）の線図から明らかなように、Δφ＝ｈΔＲであって、フォト・レジスト層４の底からの反射光がパターンの露光量を増加させ、パターン寸法を大きくしている。
【００２２】
従って、パターン寸法φ１　及びφ２　は、フォト・レジスト層４の底からの反射率Ｒ１　及びＲ２　で制御できることが理解できよう。
【００２３】
図８は多層レジスト構造と反射率の関係を説明する為の線図であり、（Ａ）は下層レジスト層の層厚と中間層の層厚との関係で反射率が２次元分布をもつことを表し、（Ｂ）は下層レジスト層層厚と反射率との関係を示し、図５乃至図７に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００２４】
図に於いて、Ａ１　は下層レジスト層２の層厚がｄＢ２　である部分の位置、Ａ２　は下層レジスト層２の層厚がｄＢ１　である部分の位置をそれぞれ示し、Ｒ１５は反射率が最高である箇所で、以下、Ｒ１４乃至Ｒ１１は順に反射率が低くなることを表している。尚、図では、４個のパターン分が表されている。
【００２５】
図からすると、各層の層厚に応じて干渉が起こって反射が変わり、いわゆる波を打つと呼ばれる現象が起こることが看取され、従って、反射率Ｒ１　及びＲ２　は中間層材料（ｎＡ，ｋＡ）、下層レジスト層材料（ｎＢ，ｋＢ）、それぞれの層厚ｄＢ１　、ｄＢ２　、ｄＭで制御できることが理解されよう。
【００２６】
前記知得したところを基礎とすると、従来の技術に於ける問題点の解消は、下層レジスト層に於ける層厚の厚い部分と薄い部分とで、露光パターン寸法が異なるように制御することで実現することができる。
【００２７】
即ち、下層レジスト層が厚い部分に於けるフォト・レジスト層のパターン寸法を下層レジスト層の薄い部分に於けるフォト・レジスト層のパターン寸法に比較して大きくなるようにすれば良い。
【００２８】
これを実現するには、フォト・レジスト層底からの反射率を中間層及び下層レジスト層に於ける屈折率及び層厚で調整することで制御し、パターン寸法を大きくしたい箇所に於ける反射率を高めれば良く、これは、中間層の層厚及び下層レジスト層の層厚とフォト・レジスト層底の反射率との関係から、条件を適切に選択することで可能になる。
【００２９】
具体的には、下層レジスト層が厚い部分の上層レジスト・パターン（フォト・レジスト・パターン）の寸法は大きくしたいのであるから、その部分の反射率は上昇するようにすれば良く、また、下層レジスト層の層厚が大きくなるほど、反射率が大きくなるようにすれば良く、ドライ・エッチング後には、下層レジスト層の層厚に関係なくパターンの寸法を一定にすることができる。
【００３０】
前記した諸実験及び考究の結果は、図１に見られるような工程フロー・チャートとして纏めることができる。尚、図１に関する説明は、図５乃至図７も参照されると良い。
【００３１】
まず、基板１に於ける段差ｄΔはいくらかが判ると、Δφ／ｄΔ＝ｋ、の関係から、エッチング・シフト量Δφが求められ、Δφ＝ｈΔＲの関係から、反射率の差ΔＲが決定され段差ｄΔ間でΔＲになるような中間層材料（ｎＡ，ｋＡ）、及び、下層レジスト材料（ｎＢ，ｋＢ）が決定される。
【００３２】
尚、各層の層厚は、エッチングの観点から決定され、中間層は、上層レジスト層で加工可能な厚さ、通常、５０〔ｎｍ〕〜１００〔ｎｍ〕であり、また、下層レジスト層は、その下地を加工する際の耐性をもつと共に平坦化の面から決められ、通常、３００〔ｎｍ〕以上が必要である。
【００３３】
【発明の実施の形態】
図２は本発明に依る多層レジスト・パターンの形成方法の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、図５に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３４】
図２（Ａ）から明らかなように、段差をもつ基板１上に下層レジスト層２、中間層３、フォト・レジスト層４を形成し、図２（Ｂ）に見られるように露光を行うのであるが、その際、下層レジスト層２の薄い部分の露光パターンが下層レジスト層２の厚い部分の露光パターンより小さくなるように、即ち、φ−Δφ、となるように、中間層と下層レジスト層の材料及び層厚を選択し、露光後、ドライ現像を行うと、下層レジスト層２が薄い部分では、寸法シフト（パターン太り）が生じ、最終的には下層レジスト層２が厚い部分に於けるパターンの寸法と一致することになる。
【００３５】
図３は本発明の一実施例である多層レジスト・パターンの形成方法を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、図５に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。尚、ここでは、目標パターン寸法φが１２０〔ｎｍ〕の直径をもつホール・パターンを３層レジスト・プロセスで形成する。
【００３６】
図３（Ａ）参照
（１）
段差をもつ基板１上に下層レジスト層２、中間層３、フォト・レジスト層４を積層形成する。
【００３７】
この場合、基板１に於ける段差は１００〔ｎｍ〕、従って、下層レジスト層２は、厚い部分で４００〔ｎｍ〕、薄い部分で３００〔ｎｍ〕であり、露光光に対して透明な有機系材料からなり、その複素屈折率は（ｎ＝１．６７，ｋ＝０．０１）である。
【００３８】
また、中間層３は厚さが５６〔ｎｍ〕のＳＯＧからなり、その複素屈折率は
（ｎ＝１．４５，ｋ＝０．０２）である。
【００３９】
また、上層レジスト層であるフォト・レジスト層４の厚さは３００〔ｎｍ〕である。
【００４０】
図３（Ｂ）参照
（２）
フォト・レジスト層４にパターンの露光を行うが、下層レジスト層２の厚さが４００〔ｎｍ〕の部分でパターンの直径を１２０〔ｎｍ〕にした場合、厚さが３００〔ｎｍ〕の部分、即ち、厚さが１００〔ｎｍ〕小さい部分では、パターンの直径を５〔ｎｍ〕小さくして１１５〔ｎｍ〕にする。
【００４１】
図３（Ｃ）参照
（３）
フォト・レジスト層４をマスクとして、ドライ現像法を適用し、中間層３をフッ素系プラズマで加工後、酸素プラズマを用いて下層レジスト層４の加工を行う。
【００４２】
エッチングを完了すると、下層レジスト層２に於ける薄い部分では、パターンの太りを生じて直径が１２０〔ｎｍ〕となり、厚い部分に於けるパターンと
同じ寸法になる。
【００４３】
図４は下層レジスト層の層厚及び中間層の層厚に依って変化する反射率の関係を表す図７と同様な線図であり、図７に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとし、反射率はＲ１１からＲ１５まで順に高くなっている。
【００４４】
【発明の効果】
本発明に依る多層レジスト・パターンの形成方法及び該方法で形成した多層レジスト・パターンを用いるエッチング方法では、下層レジスト層、中間層、上層レジスト層を積層して用いる３層レジスト・プロセスに於いて、パターンに対応する部分の下層レジスト層の層厚が薄くなるにつれて前記パターンの露光寸法を小さくすること、並びに、その方法で作成した多層レジスト・パターンをマスクとして下地のエッチングを行うことが基本になっている。
【００４５】
前記手段を採ることに依り、ドライ現像法に依って３層レジスト・プロセスを実施する場合、下層レジスト層の層厚にばらつきが存在しても、寸法が全て一定のパターンを形成することができる。
【図面の簡単な説明】
【図１】本発明に依る多層レジスト・パターンの形成方法を説明する為の工程フロー・チャートである。
【図２】本発明に依る多層レジスト・パターンの形成方法の実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図３】本発明の一実施例である多層レジスト・パターンの形成方法を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図４】下層レジスト層の層厚及び中間層の層厚に依って変化する反射率の関係を表す図７と同様な線図である。
【図５】多層レジスト・パターンを従来の方法を適用して形成する場合を説明する為の工程要所に於ける半導体装置の要部切断側面図である。
【図６】下層レジスト層の層厚とパターン寸法の関係を説明する為の半導体装置を表す要部切断側面図である。
【図７】フォト・レジスト層の底からの反射率及びパターン寸法の関係を説明する為の図である。
【図８】多層レジスト構造と反射率の関係を説明する為の線図である。
【符号の説明】
１　段差をもつ基板
２　下層レジスト層
３　中間層
４　フォト・レジスト層
ｄΔ　基板に於ける段差
ｄＢ１　及びｄＢ２　　下層レジスト層の層厚
φ１　及びφ２　　下層レジスト層に形成したパターン寸法
ｄＭ　中間層の層厚
Ｒ１　及びＲ２　　フォト・レジスト層の底からの反射率
ΔＲ　反射率Ｒ２　とＲ１　との差
ｈ　係数
（ｎＡ，ｋＡ）　複素屈折率
（ｎＢ，ｋＢ）　複素屈折率
Ａ１　　下層レジスト層の層厚がｄＢ２　である部分の位置
Ａ２　　下層レジスト層の層厚がｄＢ１　である部分の位置
【図１】
2004079648.tif 000003
【図２】
2004079648.tif 000004
【図３】
2004079648.tif 000005
【図４】
2004079648.tif 000006
【図５】
2004079648.tif 000007
【図６】
2004079648.tif 000008
【図７】
2004079648.tif 000009
【図８】
2004079648.tif 000010