(57)【要約】【課題】垂直方向に隣接して欠陥画素が存在する場合でも、その検出および補正処理を正確に実行することができ、どのような場所に存在するあらゆる欠陥画素に対しても精度よく補正することができる画素欠陥補正装置を提供する。【解決手段】画素欠陥検出・除去回路２０６の出力であり欠陥画素が存在することを示す画素情報を保持するための１ｂｉｔ幅の一水平走査期間遅延回路（１Ｈディレイライン）２０７、２０７’を備え、画素欠陥検出・除去回路２０６により、次の水平走査期間の欠陥画素の検出および補正を行なう際に、検出した欠陥画素に対して、一水平走査期間遅延回路２０７、２０７’からの一回前の水平走査期間で得られた画素情報に基づいて、補正対象から除外する画素として補正処理を実行しないことにより、正常時に垂直方向に連続して欠陥画素が存在することに対する誤補正を防止する。【選択図】    図３
2004166009.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子における受光部の素子欠陥あるいは受光特性の不均一性によって生じる画素欠陥部分を、自動的に検出して補正する画素欠陥補正装置であって、前記固体撮像素子からの映像信号とその映像信号を一水平走査期間だけ遅延した信号との間で、それらの画素信号について、水平方向及び垂直方向の相関を検出し、非相関部分である前記画素欠陥部分を、隣接する水平方向及び垂直方向の画素信号により補完して除去する画素欠陥検出除去手段を備え、前記画素欠陥検出除去手段は、前記一水平走査期間毎に、検出した前記画素欠陥部分に対して、一回前に前記欠陥画素の補正処理を実行した水平走査期間の欠陥画素信号の検出結果に基づいて、前記補正処理の対象から除外するとともに、前記補正処理を実行する場合には、前記検出した画素欠陥部分に隣接する水平方向及び垂直方向の画素信号により補完するよう構成したことを特徴とする画素欠陥補正装置。
【請求項２】
固体撮像素子における受光部の素子欠陥あるいは受光特性の不均一性によって生じる画素欠陥部分を、自動的に検出して補正する画素欠陥補正装置であって、前記固体撮像素子からの映像信号とその映像信号について一水平走査期間をｎ回遅延した各信号との（ｎ＋１）個の信号間で、それらの画素信号について、水平方向及び垂直方向の相関を検出し、非相関部分である前記画素欠陥部分を、隣接する水平方向及び垂直方向の画素信号により補完して除去する画素欠陥検出除去手段を備え、前記画素欠陥検出除去手段は、前記一水平走査期間毎に、検出した前記画素欠陥部分に対して、前記（ｎ＋１）回目の一回前毎に前記欠陥画素の補正処理を実行して得られた水平走査期間の欠陥画素信号のｎ個の検出結果に基づいて、前記補正処理の対象から除外するとともに、前記補正処理を実行する場合には、前記検出した画素欠陥部分に隣接する水平方向及び垂直方向の画素信号により補完するよう構成したことを特徴とする画素欠陥補正装置。
【請求項３】
前記画素欠陥検出除去手段は、画像欠陥部分を、前記固体撮像素子からの映像信号における輝度信号の水平方向および垂直方向の相関特性により検出するよう構成したことを特徴とする請求項１または請求項２に記載の画素欠陥補正装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子における受光部の素子欠陥あるいは受光特性の不均一性によって生じる画素欠陥部分を自動的に検出して補正する画素欠陥補正装置に関するものである。
【０００２】
【従来の技術】
近年、一般的に広く利用されるようになってきたデジタルカメラやデジタルビデオカメラなどの撮像装置において、撮像素子として固体撮像素子を用いた場合には、通常、その出力画像上に、固体撮像素子における受光部の素子欠陥あるいは受光面の不均一性により生じる画素欠陥が存在する。
【０００３】
この画素欠陥は、固体撮像素子から出力される映像信号上で輝度信号の白点（白キズ）、黒点（黒キズ）と呼ばれ、小さなものでも非常に目立ち、画素欠陥のある撮像素子は、製品として使用することができないために歩留りの低下を招くことになるうえ、製品出荷後にも画素欠陥が生じることがある。
【０００４】
これらの問題は、固体撮像素子特有の欠点であり、固体撮像素子を使用する上での大きな障害となっている。
このような問題点を解決する従来の手法（例えば、特許文献１を参照）として、注目画素と隣接する周辺画素群との単純な比較により、注目画素の画素欠陥を検出して除去する手法が知られている。
【０００５】
図１は従来の画素欠陥補正装置の構成を示すブロック図であり、画素欠陥補正装置内に画素欠陥検出・除去回路を有するカメラシステムの構成を示すブロック図である。図１において、１０１は固体撮像素子（ＣＣＤ）、１０２は固体撮像素子１０１からの映像信号をアナログ信号として処理するアナログ信号回路（ＣＤＳ回路）、１０３は自動利得制御回路（ＡＧＣ回路）、１０４はＡＤ変換器、１０５は一水平走査期間遅延回路（１Ｈディレイライン）、１０６は画素欠陥検出・除去回路である。信号（Ｃ）は画素欠陥の白キズ検出レベルを決定するために、外部から設定される白キズ検出レベル、信号（Ｄ）は画素欠陥の黒キズ検出レベルを決定するために、外部から設定される黒キズ検出レベルである。
【０００６】
以上のように構成された従来の画素欠陥補正装置について、その動作を以下に説明する。
図２は従来の画素欠陥補正装置の動作を示す模式図であり、画素欠陥検出・除去回路１０６により、ＡＤ変換器１０４の出力信号（ａ）と一水平走査期間遅延回路１０５の出力信号（ｂ）とから、映像信号内の画素欠陥を検出し、その画素欠陥を除去する動作を説明するためのものである。図２において、画素Ａ、画素Ｂ、画素Ｃは、固体撮像素子１０１の同一水平走査方向に隣接した画素出力信号に対応するものであり、画素Ｄ、画素Ｅ、画素Ｆは、画素Ａ、画素Ｂ、画素Ｃに対して一水平走査期間だけ遅延させた一水平走査前の画素出力信号に対応するものである。ここでは、画素Ｂにおける画素欠陥の白キズ検出とその除去についての処理動作を例に挙げて説明する。
【０００７】
画素Ａと画素Ｃの出力信号の小さい方と、画素Ｄと画素Ｆの出力信号の大きい方と、画素Ｅの出力信号とを比較し、その中の最も大きい信号レベルをＢ’とし（図２の処理▲１▼）、画素Ｂの出力信号レベルをＢとする時、（Ｂ−Ｂ’）が白キズ検出レベル（ｃ）よりも大きければ、画素Ｂは白キズとして検出される。そして、画素Ｂの出力信号の値をＢ’に置換える（図２の処理▲２▼）ことにより、白キズの画素の出力信号は除去され、隣接画素Ａ、Ｃ、Ｄ、Ｅ、Ｆから得られた信号を用いて補正が行われる。
【０００８】
これは、画素Ｂが白キズを有する場合、その出力信号は周辺画素Ａ、Ｃ、Ｄ、Ｅ、Ｆのどの出力信号より大きな値を持つため、（Ｂ−Ｂ’）が白キズ検出レベル（ｃ）よりも大きくなり、画素Ｂの白キズを検出することが可能となる。このようにして、上記のように、画素Ｂの白キズを補正することができる。
【０００９】
【特許文献１】
特開平０５−０４１８６７号公報
【００１０】
【発明が解決しようとする課題】
しかしながら上記のような従来の画素欠陥補正装置では、白キズを有する画素Ｂに対して垂直方向に隣接する画素Ｄ、画素Ｅ、画素Ｆのいずれかが、画素Ｂと同様に白キズを有しており、画素Ｂと、画素Ｄ、画素Ｅ、画素Ｆのいずれかが同レベルの出力信号である場合には、（Ｂ−Ｂ’）が白キズ検出レベル（ｃ）よりも小さくなって、その検出が不可能となるため、画素Ｄ、画素Ｅ、画素Ｆのいずれかの白キズについては存在するとみなされない場合が生じ、その白キズに対しては補正も行われないことが起こるという問題点を有していた。
【００１１】
本発明は、上記従来の問題点を解決するもので、垂直方向に隣接して欠陥画素が存在する場合でも、その検出および補正処理を正確に実行することができ、どのような場所に存在するあらゆる欠陥画素に対しても精度よく補正することができる画素欠陥補正装置を提供する。
【００１２】
【課題を解決するための手段】
上記の課題を解決するために、本発明の請求項１に記載の画素欠陥補正装置は、固体撮像素子における受光部の素子欠陥あるいは受光特性の不均一性によって生じる画素欠陥部分を、自動的に検出して補正する画素欠陥補正装置であって、前記固体撮像素子からの映像信号とその映像信号を一水平走査期間だけ遅延した信号との間で、それらの画素信号について、水平方向及び垂直方向の相関を検出し、非相関部分である前記画素欠陥部分を、隣接する水平方向及び垂直方向の画素信号により補完して除去する画素欠陥検出除去手段を備え、前記画素欠陥検出除去手段は、前記一水平走査期間毎に、検出した前記画素欠陥部分に対して、一回前に前記欠陥画素の補正処理を実行した水平走査期間の欠陥画素信号の検出結果に基づいて、前記補正処理の対象から除外するとともに、前記補正処理を実行する場合には、前記検出した画素欠陥部分に隣接する水平方向及び垂直方向の画素信号により補完するよう構成したことを特徴とする。
【００１３】
また、本発明の請求項２に記載の画素欠陥補正装置は、固体撮像素子における受光部の素子欠陥あるいは受光特性の不均一性によって生じる画素欠陥部分を、自動的に検出して補正する画素欠陥補正装置であって、前記固体撮像素子からの映像信号とその映像信号について一水平走査期間をｎ回遅延した各信号との（ｎ＋１）個の信号間で、それらの画素信号について、水平方向及び垂直方向の相関を検出し、非相関部分である前記画素欠陥部分を、隣接する水平方向及び垂直方向の画素信号により補完して除去する画素欠陥検出除去手段を備え、前記画素欠陥検出除去手段は、前記一水平走査期間毎に、検出した前記画素欠陥部分に対して、前記（ｎ＋１）回目の一回前毎に前記欠陥画素の補正処理を実行して得られた水平走査期間の欠陥画素信号のｎ個の検出結果に基づいて、前記補正処理の対象から除外するとともに、前記補正処理を実行する場合には、前記検出した画素欠陥部分に隣接する水平方向及び垂直方向の画素信号により補完するよう構成したことを特徴とする。
【００１４】
また、本発明の請求項３に記載の画素欠陥補正装置は、請求項１または請求項２に記載の画素欠陥補正装置であって、前記画素欠陥検出除去手段は、画像欠陥部分を、前記固体撮像素子からの映像信号における輝度信号の水平方向および垂直方向の相関特性により検出するよう構成したことを特徴とする。
【００１５】
以上により、画素欠陥検出除去手段により、次の水平走査期間の欠陥画素の検出および補正を行なう際に、検出した欠陥画素に対して、一回前の水平走査期間で得られた画素欠陥に関する情報に基づいて、補正対象から除外する画素として補正処理を実行しないことにより、正常時に垂直方向に連続して欠陥画素が存在することに対する誤補正を防止することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を示す画素欠陥補正装置について、図面を参照しながら具体的に説明する。
【００１７】
図３は本実施の形態の画素欠陥補正装置の構成を示すブロック図である。図３において、２０１は固体撮像素子（ＣＣＤ）、２０２は固体撮像素子２０１からの映像信号をアナログ信号として処理するアナログ信号回路（ＣＤＳ回路）、２０３は自動利得制御回路（ＡＧＣ回路）、２０４はＡＤ変換器、２０５、２０５’は固体撮像素子２０１からの映像信号を一水平走査期間（１Ｈ期間）だけ遅延させる一水平走査期間遅延回路（１Ｈディレイライン）、２０６は画素欠陥検出・除去回路、２０７、２０７’は画素欠陥検出・除去回路２０６による検出画素が欠陥画素であることを示す画素情報を保持するための１ｂｉｔ幅の一水平走査期間遅延回路（１Ｈディレイライン（１ｂｉｔ幅））である。
【００１８】
以上のように構成された本実施の形態の画素欠陥補正装置について、その動作を以下に説明する。
図４は本実施の形態の画素欠陥補正装置における処理動作の一例を示す模式図である。図４において、画素Ａ、画素Ｂ、画素Ｃは、固体撮像素子２０１の同一水平走査方向に隣接した画素出力信号に対応するものであり、画素Ｄ、画素Ｅ、画素Ｆは、画素Ａ、画素Ｂ、画素Ｃに対して一水平走査期間だけ遅延させた一水平走査前の画素出力信号に対応するものであり、画素Ｘ、画素Ｙ、画素Ｚは、画素Ａ、画素Ｂ、画素Ｃに対して一水平走査期間だけ後の一水平走査後の画素出力信号に対応するものである。
【００１９】
ここで、画素Ｂが欠陥画素である場合の画素Ａ、Ｃ、Ｄ、Ｅ、Ｆを用いた検出および補正については前述（従来）の通りであるが、この際に得られた画素Ｂが欠陥画素であるという検出結果を、画素欠陥検出情報フラグとして、図３に示す１ｂｉｔ幅の一水平走査期間遅延回路２０７、２０７’に保持する。
【００２０】
次の水平走査期間の画素Ｙの欠陥検出に着目した時、一回前（上述）の水平走査期間に検出結果として得られた欠陥を有する画素Ｂに対して、垂直方向に連続して存在する画素Ｙに対する欠陥検出・補正処理の際には、一水平走査期間遅延回路２０７、２０７’からの各画素欠陥検出情報フラグに基づいて、一回前に欠陥画素として検出した画素Ｂを、この欠陥検出処理時の参照対象からは除外するものとし、この場合の欠陥検出処理では、画素Ｘと画素Ｚの出力信号の小さい方と画素Ａと画素Ｃの出力信号の大きい方とを比較し、大きい信号レベルをＹ’とし（図４の処理▲１▼）、画素Ｙの出力信号レベルをＹとした時に、（Ｙ−Ｙ’）が白キズ検出レベル（ｃ）よりも大きければ、画素Ｙを白キズとして検出し、画素Ｙの出力信号の値をＹ’に置換える（図４の処理▲２▼）。これにより、画素Ｙにおける白キズとしての出力信号は除去され、画素Ｙの隣接画素のうち画素Ｂを除く画素Ｘ、Ｚ、Ａ、Ｃから得られた信号を用いて補正が行われたことになる。
【００２１】
また同様に、画素Ａまたは画素Ｃに欠陥が存在する場合においても、一水平走査期間遅延回路２０７、２０７’から各画素欠陥検出情報フラグを参照することで、一回前に欠陥画素として検出した画素Ａまたは画素Ｃを、この欠陥検出処理時の参照対象からは除外するものとし、この場合の欠陥検出処理では、画素Ｘと画素Ｚの出力信号の小さい方と画素Ｂの出力信号とを比較し、大きい信号レベルをＹ’とし、画素Ｙの出力信号レベルをＹとし、（Ｙ−Ｙ’）が白キズ検出レベル（ｃ）よりも大きければ、画素Ｙを白キズとして検出し、画素Ｙの出力信号の値をＹ’に置換えることで、画素Ｙにおける白キズに対して補正を行うことができる。
【００２２】
さらに、図３に示すように、ｎ個の一水平走査期間遅延回路２０５、２０５’を用いて、画素の出力レベル比較を（ｎ＋１）水平走査期間で行うことにより、周辺画素の情報を増加することができ、画素欠陥の検出・補正処理による画素補完の精度を向上させることが可能である。
【００２３】
この場合の画素欠陥補正装置について、欠陥画素が垂直方向に連続して存在する場合を例に挙げて、以下に説明する。
図５は本実施の形態の画素欠陥補正装置における他の動作を示す模式図であり、画素出力信号に対して、ここでは２個の一水平走査期間遅延回路２０５、２０５’を使用した場合の処理動作を示すものである。図５において、画素Ｍ、画素Ｎ、画素Ｏは、固体撮像素子２０１の同一水平走査方向に隣接した画素出力信号に対応するものであり、画素Ｊ、画素Ｋ、画素Ｌは、画素Ｍ、画素Ｎ、画素Ｏに対して一水平走査期間だけ遅延させた一水平走査前の画素出力信号に対応するものであり、画素Ｇ、画素Ｈ、画素Ｉは、画素Ｍ、画素Ｎ、画素Ｏに対して二水平走査期間だけ遅延させた二水平走査前の画素出力信号に対応するものである。
【００２４】
ここで、画素Ｋが欠陥画素である場合の画素ＭからＯと画素Ｊと画素Ｌ、画素ＧからＩを用いた検出および補正は次の通りである。
画素Ｊと画素Ｌの出力信号の小さい方と、画素Ｍと画素Ｏの出力信号の大きい方と、画素Ｎの出力信号と、画素Ｇと画素Ｉの出力信号の大きい方と、画素Ｈの出力信号とを比較し、その中の最も大きい信号レベルをＫ’とし、画素Ｋの出力信号レベルをＫとする時に、（Ｋ−Ｋ’）が白キズ検出レベル（ｃ）よりも大きければ、画素Ｋを白キズとして検出する。
【００２５】
そして、画素Ｋの出力信号の値をＫ’に置換えることで、白キズとして検出された画素Ｋの出力信号は除去され、隣接画素から得られた信号を用いて補正が行われる。この時、画素Ｇから画素Ｉのいずれかに欠陥画素が存在している場合は、その画素が画素欠陥検出情報フラグに基き欠陥画素の検出・補正処理の際の参照対象から除外されることとなるが、画素Ｍ、画素Ｎ、画素Ｏについては、欠陥画素の検出が行われる段階に至っていないため、仮に欠陥が存在してもその情報を除外することができない。
【００２６】
そこで、この場合の画素欠陥検出・除去回路２０６では、図５に示すように、前述（従来）の一水平走査期間遅延回路を用いた画素Ｍから画素Ｏに着目した画素欠陥検出処理を、上述の画素Ｋに着目した欠陥画素の検出・補正処理と同時に行い、画素Ｍから画素Ｏの欠陥検出処理で検出された画素欠陥検出情報フラグを２つの水平走査期間遅延回路２０７、２０７’から得ることにより、画素Ｋに着目した欠陥画素の検出・補正処理に反映させる。すなわち、画素Ｎに着目した欠陥画素の検出・補正処理により、その画素Ｎが欠陥画素として検出された場合には、次に実行する画素Ｋに着目した欠陥画素検出・補正処理時に参照対象とする隣接画素から画素Ｎを除外する。
【００２７】
以上のように、画素欠陥検出・除去回路２０６の出力であり欠陥画素が存在することを示す画素情報を保持するための１ｂｉｔ幅の一水平走査期間遅延回路２０７、２０７’を備え、画素欠陥検出・除去回路２０６により、次の水平走査期間の欠陥画素の検出および補正を行なう際に、検出した欠陥画素に対して、一水平走査期間遅延回路２０７、２０７’からの一回前の水平走査期間で得られた画素情報に基づいて、補正対象から除外する画素として補正処理を実行しないことにより、正常時に垂直方向に連続して欠陥画素が存在することに対する誤補正を防止することができる。
【００２８】
その結果、垂直方向に隣接して欠陥画素が存在する場合でも、その検出および補正処理を正確に実行することができ、どのような場所に存在するあらゆる欠陥画素に対しても精度よく補正することができる。
【００２９】
【発明の効果】
以上のように本発明によれば、画素欠陥検出除去手段により、次の水平走査期間の欠陥画素の検出および補正を行なう際に、検出した欠陥画素に対して、一回前の水平走査期間で得られた画素欠陥に関する情報に基づいて、補正対象から除外する画素として補正処理を実行しないことにより、正常時に垂直方向に連続して欠陥画素が存在することに対する誤補正を防止することができる。
【００３０】
そのため、垂直方向に隣接して欠陥画素が存在する場合でも、その検出および補正処理を正確に実行することができ、どのような場所に存在するあらゆる欠陥画素に対しても精度よく補正することができる。
【図面の簡単な説明】
【図１】従来の画素欠陥補正装置の構成を示すブロック図
【図２】同従来例の画素欠陥補正装置の動作を示す模式図
【図３】本発明の実施の形態の画素欠陥補正装置の構成を示すブロック図
【図４】同実施の形態の画素欠陥補正装置における動作を示す模式図
【図５】同実施の形態の画素欠陥補正装置における他の動作を示す模式図
【符号の説明】
１０１、２０１    ＣＣＤ
１０２、２０２    ＣＤＳ回路
１０３、２０３    ＡＧＣ回路
１０４、２０４    ＡＤ変換器
１０５、２０５、２０５’    １Ｈディレイライン
１０６、２０６    画素欠陥検出・除去回路
２０７、２０７’    １Ｈディレイライン（１ｂｉｔ幅）
【図１】
2004166009.tif 000003
【図２】
2004166009.tif 000004
【図３】
2004166009.tif 000005
【図４】
2004166009.tif 000006
【図５】
2004166009.tif 000007