(57)【要約】【課題】既存のプローブテスト用の装置や設備を用いて、配線基板として用いられる半導体チップのオープンショートテストを行うことができ、テストコストを削減することができる積層型マルチチップモジュール構造の半導体装置を提供する。【解決手段】本発明の半導体装置において、配線基板として用いられる第２の半導体チップは、その外周部に配置され、第１の半導体チップの電極パッドと接続するための外周部電極パッドと、中央部に配置され、外周部電極パッドと配線を介して接続され、第３の半導体チップの電極パッドと接続するための中央部電極パッドと、外周部に配置され、中央部電極パッドと配線を介して接続された、または中央部に配置され、外周部電極パッドと配線を介して接続されたテスト用電極パッドとを備える。【選択図】図１
2004253609.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体チップと、この第１の半導体チップの上に配置され、当該第１の半導体チップよりもサイズが小さい第２の半導体チップと、この第２の半導体チップの上に配置され、当該第２の半導体チップよりもサイズが小さい第３の半導体チップとを備える積層型マルチチップモジュール構造の半導体装置であって、
前記第２の半導体チップは、当該第２の半導体チップの外周部に配置され、前記第１の半導体チップの電極パッドと接続するための外周部電極パッドと、当該第２の半導体チップの中央部に配置され、前記外周部電極パッドと配線を介して接続され、前記第３の半導体チップの電極パッドと接続するための中央部電極パッドと、当該第２の半導体チップ上に配置され、前記中央部電極パッドと配線を介して接続された、または前記外周部電極パッドと配線を介して接続されたテスト用電極パッドとを備えることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを積層して構成された積層型マルチチップモジュール構造の半導体装置に関するものである。
【０００２】
【従来の技術】
図２は、従来の半導体装置の一例の構成概略図である。同図に示す半導体装置３６は、３つの半導体チップを積層して構成された積層型マルチチップモジュール構造のものであり、同図（ａ）および（ｂ）はそれぞれその上面図および側面図を表す。
【０００３】
ここで、３つの半導体チップ１２，３８，１６は、いずれも素子形成面を上向きにして配置されている。図中下部の半導体チップ１２の中央部に、下部の半導体チップ１２よりもサイズが小さい中央部の半導体チップ３８が配置され、同様に、中央部の半導体チップ３８の中央部に、中央部の半導体チップ３８よりもサイズが小さい上部の半導体チップ１６が配置されている。
【０００４】
例えば、下部の半導体チップ１２はロジックチップ、上部の半導体チップ１６はメモリチップであり、中央部の半導体チップ３８は、下部の半導体チップ１２と上部の半導体チップ１６とを電気的に接続するための配線基板として用いられている。図２に示すように、下部半導体チップ１２のサイズに対して上部半導体チップ１６のサイズが著しく小さい場合、両者の電極パッドを直接接続するのが困難であるため、両者は中央部の半導体チップ３８を介して接続される。
【０００５】
下部および上部の半導体チップ１２，１６は、その中央部に素子が形成され、その外周部には、それぞれ外部との接続用の電極パッド１８，２０が配置されている。これに対し、中央部の半導体チップ３８は、その外周部に下部半導体チップ１２の電極パッド１８と接続するための電極パッド（以下、外周部の電極パッドという）２２が配置され、中央部（上部半導体チップ１６の周辺部）に上部半導体チップ１６の電極パッド２０と接続するための電極パッド（以下、中央部の電極パッドという）２６が配置されている。そして、中央部の半導体チップ３８の外周部の電極パッド２２と中央部の電極パッド２６とは、中央部の半導体チップ３８に形成された配線２８を介して接続されている。
【０００６】
また、下部半導体チップ１２の電極パッド１８と中央部の半導体チップ３８の外周部の電極パッド２２とがボンディングワイヤ３２を介して接続され、同様に、上部半導体チップ１６の電極パッド２０と中央部の半導体チップ３８の中央部の電極パッド２６とがボンディングワイヤ３４を介して接続されている。これにより、下部半導体チップ１２の電極パッド１８と上部半導体チップ１６の電極パッド２０は、配線基板として用いられている中央部の半導体チップ３８を介して電気的に接続されている。
【０００７】
ところで、中央部の半導体チップ３８は、半導体プロセスを用いて製造された半導体配線基板である。従って、通常の半導体チップ、例えば下部および上部の半導体チップ１２，１６と同じように、中央部の半導体チップ３８に形成された配線２８が断線していたり、配線２８同士が短絡していないかをテスト（オープンショートテスト）する必要がある。しかし、中央部の半導体チップ３８は通常の半導体チップとは異なり、その外周部にだけではなく、中央部にも電極パッドが配置されている。
【０００８】
ところが、通常のプローブテストの装置や設備は、例えば外周部に電極パッドが配置された半導体チップのみに対応できるように設計されている。従って、配線基板３８のオープンショートテストを実施しようとすると、その外周部および中央部に配置されている電極パッド２２，２６に同時にテスト用のプローブを接触させることができる、プローブテスト用の特殊な装置や設備が必要となるため、テストコストが大幅に増大するという問題があった。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点を解消し、既存のプローブテスト用の装置や設備を用いて、配線基板として用いられる半導体チップのオープンショートテストを行うことができ、テストコストを削減することができる積層型マルチチップモジュール構造の半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、第１の半導体チップと、この第１の半導体チップの上に配置され、当該第１の半導体チップよりもサイズが小さい第２の半導体チップと、この第２の半導体チップの上に配置され、当該第２の半導体チップよりもサイズが小さい第３の半導体チップとを備える積層型マルチチップモジュール構造の半導体装置であって、
前記第２の半導体チップは、当該第２の半導体チップの外周部に配置され、前記第１の半導体チップの電極パッドと接続するための外周部電極パッドと、当該第２の半導体チップの中央部に配置され、前記外周部電極パッドと配線を介して接続され、前記第３の半導体チップの電極パッドと接続するための中央部電極パッドと、当該第２の半導体チップ上に配置され、前記中央部電極パッドと配線を介して接続された、または前記外周部電極パッドと配線を介して接続されたテスト用電極パッドとを備えることを特徴とする半導体装置を提供するものである。
【００１１】
【発明の実施の形態】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の半導体装置を詳細に説明する。
【００１２】
図１は、本発明の半導体装置の一実施形態の構成概略図である。同図に示す半導体装置１０は、３つの半導体チップを積層して構成されたマルチチップモジュール構造のものであり、同図（ａ）および（ｂ）はそれぞれその上面図および側面図を表す。なお、図１に示す半導体装置１０と図２に示す半導体装置３６との違いは配線基板として用いられる半導体チップの構造だけであるから、これ以外の同一構成要素には同一の符号を付して、その詳細な説明は省略する。
【００１３】
すなわち、半導体装置１０は、図中下部の半導体チップ１２と、中央部の半導体チップ１４と、上部の半導体チップ１６とを備え、これらの半導体チップ１２，１４，１６は、図２に示す半導体装置３６と同様に積層されている。例えば、下部の半導体チップ１２はロジックチップ、上部の半導体チップ１６はメモリチップであり、中央部の半導体チップ１４は、下部の半導体チップ１２と上部の半導体チップ１６とを電気的に接続するための配線基板として用いられている。
【００１４】
ここで、中央部の半導体チップ１４には、その外周部に、下部半導体チップ１２の電極パッド１８と接続するための電極パッド（以下、外周部の電極パッドという）２２と、テスト用の電極パッド２４とが配置されている。また、中央部（上部半導体チップ１６の周辺部）に、上部半導体チップ１６の電極パッド２０と接続するための電極パッド（以下、中央部の電極パッドという）２６が配置されている。
【００１５】
また、外周部の電極パッド２２と中央部の電極パッド２６とは配線２８を介して接続され、同様に、テスト用の電極パッド２４と中央部の電極パッド２６とは配線３０を介して接続されている。すなわち、中央部の半導体チップ１４は、図２に示す半導体装置３６の中央部の半導体チップ３８と比べて、さらに、配線３０を介して中央部の電極パッド２６と接続されたテスト用の電極パッド２４を備えている。
【００１６】
また、下部半導体チップ１２の電極パッド１８と中央部の半導体チップ１４の外周部の電極パッド２２とがボンディングワイヤ３２を介して接続され、同様に、上部半導体チップ１６の電極パッド２０と中央部の半導体チップ１４の中央部の電極パッド２６とがボンディングワイヤ３４を介して接続されている。
【００１７】
中央部の半導体チップ１４のオープンショートテストを行う場合、外周部の電極パッド２２とテスト用の電極パッド２４との間でオープンショートテストが行われる。テスト用の電極パッド２４は、配線３０を介して中央部の電極パッド２６と接続されているので、外周部の電極パッド２２とテスト用の電極パッド２４との間のオープンショートテストを行うことにより、実質的に外周部の電極パッド２２と中央部の電極パッド２６との間のオープンショートテストを行うことができる。
【００１８】
例えば、外周部の電極パッド２２と中央部の電極パッド２６との間に欠陥が存在するために、この２点間の抵抗値が、欠陥が存在しない場合の抵抗値よりも高い場合（オープン不良）、外周部の電極パッド２２とテスト用の電極パッド２４との間の抵抗値も高くなる。従って、外周部の電極パッド２２とテスト用の電極パッド２４との間の抵抗値を測定すれば、外周部の電極パッド２２と中央部の電極パッド２６との間のオープン不良を検出できる。
【００１９】
また、中央部の半導体チップ１４は、その外周部に配置された外周部の電極パッド２２とテスト用の電極パッド２４にプローブを同時に当てて、プローブテストを行うことができる。すなわち、既存のプローブテスト用の装置や設備を利用して中央部の半導体チップ１４のテストを行うことができる。従って、配線基板として用いられている中央部の半導体チップ１４のテストのために、プローブテスト用の特殊な装置や設備が必要ないため、テストコストを大幅に削減することができる。
【００２０】
なお、テスト用の電極パッド２４を中央部（上部半導体チップ１６の周辺部）に配置し、配線を介して外周部の電極パッド２２とテスト用の電極パッド２４とを接続してもよい。この場合、中央部の電極パッド２６とテスト用の電極パッド２４との間のオープンショートテストを行うことによって、同様に中央部の電極パッド２６と外周部の電極パッド２２との間のオープンショートテストを行うことができる。
【００２１】
また、上記実施形態では、３つの半導体チップを積層して構成されたマルチチップモジュール構造の半導体装置を例に挙げて説明したが、本発明はこれに限定されず、３つ以上の半導体チップを積層して構成することも可能である。また、配線基板として用いられる半導体チップの外周部電極パッド、中央部電極パッド、テスト用電極パッドは、下部および上部の半導体チップの電極パッドに対応して適宜設けられるものである。
【００２２】
本発明は、基本的に以上のようなものである。
以上、本発明の半導体装置について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００２３】
【発明の効果】
以上詳細に説明した様に、本発明の半導体装置において、配線基板として用いられる第２の半導体チップは、その外周部に配置され、第１の半導体チップの電極パッドと接続するための外周部電極パッドと、中央部に配置され、外周部電極パッドと配線を介して接続され、第３の半導体チップの電極パッドと接続するための中央部電極パッドと、外周部に配置され、中央部電極パッドと配線を介して接続された、または中央部に配置され、外周部電極パッドと配線を介して接続されたテスト用電極パッドとを備えるものである。
これにより、本発明の半導体装置によれば、既存のプローブテスト用の装置や設備を利用して、配線基板として用いられる第２の半導体チップのテスト用電極パッドと外周部電極パッドまたは中央部電極パッドとの間でプローブテストを行うことにより、実質的に外周部電極パッドと中央部電極パッドとの間のオープンショートテストを行うことができる。従って、配線基板として用いられる第２の半導体チップのテストのために、プローブテスト用の特殊な装置や設備が不要なため、テストコストを大幅に削減することができる。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は、それぞれ本発明の半導体装置の一実施形態の上面および側面の構成概略図である。
【図２】（ａ）および（ｂ）は、それぞれ従来の半導体装置の一例の上面および側面の構成概略図である。
【符号の説明】
１０，３６  半導体装置
１２，１４，１６，３８  半導体チップ
１８，２０，２２，２４，２６  電極パッド
２８，３０  配線
３２，３４  ボンディングワイヤ
【図１】
2004253609.tif 000003
【図２】
2004253609.tif 000004