(57)【要約】【課題】メモリ内の複数の記憶領域に連続的に配置されているデータを保持しつつ、記憶領域毎に省電力モードに移行させる。【解決手段】ＣＰＵ１１の所定の処理モードでＳＤＲＡＭ２内のバンク＃１〜＃４に記憶されたデータ４１〜４４が使用される場合、データ転送手段７は記憶手段６からの再配置アドレス信号４にしたがって、データの再配置を行うためのデータ・アドレス信号１７をアクセス手段１０に出力する。アクセス手段１０は、データ・アドレス信号１７にしたがって、ＤＭＡ転送を行い、ＳＤＲＡＭ２内のデータ４１〜４４をＲＡＭ３に集める。さらに、省電力制御信号２０にしたがって、４つのバンク＃１〜＃４を省電力モードに移行させる。この後、アドレス変換手段９は、再配置アドレス信号４にしたがって、ＣＰＵ１１からメモリアクセスが行われる度、アドレス信号４を変換後アドレス信号２１に変換する。【選択図】  図１
2004272448.tif 000002
【特許請求の範囲】
【請求項１】
複数の記憶領域に分割され、記憶領域毎に選択して利用可能なメモリを制御するメモリ制御装置において、
前記メモリ内の所定の記憶領域に記憶されたデータを再配置するための再配置情報を記憶する記憶手段と、
記憶された再配置情報を基に、前記所定の記憶領域に記憶されたデータを他の記憶領域に転送し、データの再配置を行うデータ転送手段と、
前記データの再配置前のアドレスを再配置後のアドレスに変換するアドレス変換手段と、
変換された再配置後のアドレスを基に、前記データが記憶された前記他の記憶領域にアクセスを行うアクセス手段と、
を有することを特徴とするメモリ制御装置。
【請求項２】
前記データ転送手段は、前記メモリ内の前記所定の記憶領域に記憶されたデータを前記メモリ内の前記他の記憶領域に転送し、データの再配置を行うことを特徴とする請求項１記載のメモリ制御装置。
【請求項３】
前記メモリ、および前記他の記憶領域を有する他のメモリを制御する際、前記データ転送手段は、前記メモリ内の前記所定の記憶領域に記憶されたデータを前記他のメモリ内の前記他の記憶領域に転送し、データの再配置を行うことを特徴とする請求項１記載のメモリ制御装置。
【請求項４】
前記再配置情報は、再配置前のアドレス情報、再配置後のアドレス情報および前記所定の記憶領域の選択情報を含むことを特徴とする請求項１記載のメモリ制御装置。
【請求項５】
前記データ転送手段によって前記データの再配置が行われた後、前記メモリ内の前記所定の記憶領域を省電力モードに移行させる制御を行う省電力制御手段を有することを特徴とする請求項１記載のメモリ制御装置。
【請求項６】
前記データ転送手段は、ＣＰＵからの開始信号に応答して前記データの再配置を行い、前記ＣＰＵからの終了信号に応答して前記データの配置を再配置前の状態に復帰させることを特徴とする請求項１記載のメモリ制御装置。
【請求項７】
ＣＰＵの処理モードに応じて前記再配置が行われる、前記メモリ内の所定の領域に記憶されたデータは、前記ＣＰＵの処理モードにおいて使用されるデータであることを特徴とする請求項１記載のメモリ制御装置。
【請求項８】
複数の記憶領域に分割され、記憶領域毎に選択して利用可能なメモリを制御するメモリ制御方法において、
前記メモリ内の所定の記憶領域に記憶されたデータを再配置するための再配置情報を記憶する記憶ステップと、
記憶された再配置情報を基に、前記所定の記憶領域に記憶されたデータを他の記憶領域に転送し、データの再配置を行うデータ転送ステップと、
前記データの再配置前のアドレスを再配置後のアドレスに変換するアドレス変換ステップと、
変換された再配置後のアドレスを基に、前記データが記憶された前記他の記憶領域にアクセスを行うアクセスステップとを有することを特徴とするメモリ制御方法。
【請求項９】
前記データ転送ステップは、前記メモリ内の前記所定の記憶領域に記憶されたデータを前記メモリ内の前記他の記憶領域に転送し、データの再配置を行うことを特徴とする請求項８記載のメモリ制御方法。
【請求項１０】
前記メモリ、および前記他の記憶領域を有する他のメモリを制御する際、前記データ転送ステップは、前記メモリ内の前記所定の記憶領域に記憶されたデータを前記他のメモリ内の前記他の記憶領域に転送し、該データの再配置を行うことを特徴とする請求項８記載のメモリ制御方法。
【請求項１１】
前記再配置情報は、再配置前のアドレス情報、再配置後のアドレス情報および前記所定の記憶領域の選択情報を含むことを特徴とする請求項８記載のメモリ制御方法。
【請求項１２】
前記データ転送ステップで前記データの再配置が行われた後、前記メモリ内の前記所定の記憶領域を省電力モードに移行させる制御を行う省電力制御ステップを有することを特徴とする請求項８記載のメモリ制御方法。
【請求項１３】
前記データ転送ステップは、ＣＰＵからの開始信号に応答して前記データの再配置を行い、前記ＣＰＵからの終了信号に応答して前記データの配置を再配置前の状態に復帰させることを特徴とする請求項８記載のメモリ制御方法。
【請求項１４】
ＣＰＵの処理モードに応じて前記再配置が行われる、前記メモリ内の所定の領域に記憶されたデータは、前記ＣＰＵの処理モードにおいて使用されるデータであることを特徴とする請求項８記載のメモリ制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の記憶領域に分割され、記憶領域毎に選択して利用可能なメモリを制御するメモリ制御装置およびメモリ制御方法に関する。
【０００２】
【従来の技術】
従来、この種のメモリである同期型メモリの１つとして、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が知られている。ＳＤＲＡＭは複数のバンクに分割された記憶領域を有しており、各バンクは選択的に利用可能である。従来のメモリ制御装置は、ＳＤＲＡＭ内の各バンクを選択して制御する際、例えば、現在使用されていないバンクに対し、クロックの供給を停止したり、セルフ・リフレッシュモードに移行させることで、低消費電力化を図っている（例えば、特許文献１参照）。
【０００３】
また、ＳＤＲＡＭに対し、画像データが格納されている記憶領域をパワーダウンモード（省電力モード）に設定する一方、画像データが格納されていない記憶領域をパワーダウンモードに設定しないように制御することで、パワーダウンモードの設定・解除を効率的に行うことができるメモリ制御装置も知られている（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開２０００−３３９２１６号公報
【特許文献２】
特開平８−６３３９１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のメモリ制御装置では、以下に掲げる問題があり、その改善が要望されていた。すなわち、バンク毎のクロックの供給停止やバンク毎のセルフリフレッシュモードへの移行等、バンク毎に省電力モードに移行させる場合、該当するバンクが現在のＣＰＵの処理モードで使用（アクセス）されていないことが条件となるが、ＳＤＲＡＭでは、アクセスの遅延を回避するために複数のバンクにデータを連続的に配置していることが多い。このため、バンク毎に省電力モードに移行させるような省電力制御を効率的に行うことができなかった。
【０００６】
そこで、本発明は、メモリ内の複数の記憶領域に連続的に配置されているデータを保持しつつ、記憶領域毎に省電力モードに移行させることができるメモリ制御装置およびメモリ制御方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明のメモリ制御装置は、複数の記憶領域に分割され、記憶領域毎に選択して利用可能なメモリを制御するメモリ制御装置において、前記メモリ内の所定の記憶領域に記憶されたデータを再配置するための再配置情報を記憶する記憶手段と、記憶された再配置情報を基に、前記所定の記憶領域に記憶されたデータを他の記憶領域に転送し、データの再配置を行うデータ転送手段と、前記データの再配置前のアドレスを再配置後のアドレスに変換するアドレス変換手段と、変換された再配置後のアドレスを基に、前記データが記憶された前記他の記憶領域にアクセスを行うアクセス手段とを有することを特徴とする。
【０００８】
また、本発明のメモリ制御方法は、複数の記憶領域に分割され、記憶領域毎に選択して利用可能なメモリを制御するメモリ制御方法において、前記メモリ内の所定の記憶領域に記憶されたデータを再配置するための再配置情報を記憶する記憶ステップと、記憶された再配置情報を基に、前記所定の記憶領域に記憶されたデータを他の記憶領域に転送し、データの再配置を行うデータ転送ステップと、前記データの再配置前のアドレスを再配置後のアドレスに変換するアドレス変換ステップと、変換された再配置後のアドレスを基に、前記データが記憶された前記他の記憶領域にアクセスを行うアクセスステップとを有することを特徴とする。
【０００９】
これにより、メモリ内の複数の記憶領域に連続的に配置されているデータを保持しつつ、記憶領域毎に省電力モードに移行させることができる。
【００１０】
【発明の実施の形態】
本発明のメモリ制御装置およびメモリ制御方法の実施の形態について図面を参照しながら説明する。
【００１１】
［第１の実施形態］
図１は第１の実施形態におけるメモリ制御装置の構成を示すブロック図である。本実施形態のメモリ制御装置１は、記憶手段６、データ転送手段７、省電力制御信号発生手段８、アドレス変換手段９およびアクセス手段１０から構成される。また、メモリ制御装置１には、ＣＰＵ１１、ＲＡＭ３、およびＳＤＲＡＭ（同期型ダイナミックＲＡＭ）２が接続されている。ＳＤＲＡＭ２は、４つのバンク＃１〜＃４に分割された記憶領域を有しており、各バンクは選択的に利用可能である。例えば、ＳＤＲＡＭ２の各バンク＃１〜＃４を選択して制御する際、現在使用されていないバンクに対し、クロックの供給を停止したり、セルフ・リフレッシュモードに移行させることが可能である。
【００１２】
図２は記憶手段６に保持されている再配置情報を示す図である。記憶手段６には、ＳＤＲＡＭ２およびＲＡＭ３間でデータを再配置するための再配置情報として、再配置前アドレス情報３０、再配置後アドレス情報３１およびバンク・メモリ選択情報３２がテーブル形式で記憶されている。これらの再配置前アドレス情報３０、再配置後アドレス情報３１およびバンク・メモリ選択情報３２は、ＣＰＵ１１からのテーブル設定信号１３にしたがって記憶手段６に設定される。記憶手段６内の再配置前アドレス情報３０および再配置後アドレス情報３１は、必要に応じて参照され、再配置アドレス信号４として読み出され、同様にバンク・メモリ選択情報３２はバンク・メモリ選択信号５として読み出される。
【００１３】
データ転送手段７は、記憶手段６からの再配置アドレス信号４を基に、ＳＤＲＡＭ２の特定のバンクおよびＲＡＭ３間のデータを再配置するためのデータ・アドレス信号１７をアクセス手段１０に出力する。また、省電力制御信号発生手段８は、ＳＤＲＡＭ２の特定のバンクおよびＲＡＭ３間のデータの再配置後、バンク・メモリ選択信号５によって選択されたＳＤＲＡＭ２の特定のバンクおよびＲＡＭ３を省電力モードに移行させるための省電力制御信号２０をアクセス手段１０に出力する。また、アドレス変換手段９は、記憶手段６からの再配置アドレス信号４を基に、ＣＰＵ１１からのメモリ制御装置１に対するアドレス信号１４を変換後アドレス信号２１に変換し、アクセス手段１０に出力する。
【００１４】
アクセス手段１０は、データ転送手段７からのデータ・アドレス信号１７を基に、ＳＤＲＡＭ２の特定のバンクおよびＲＡＭ３間でデータの再配置を行う。また、省電力制御信号発生手段８からの省電力制御信号２０を基に、選択されたＳＤＲＡＭ２の特定のバンクおよびＲＡＭ３を省電力モードに移行させる。さらに、アドレス変換手段９からの変換後アドレス信号２１を基に、ＳＤＲＡＭ２の特定のバンクおよびＲＡＭ３に対してデータ信号１５やコマンド信号１６のアクセスを行う。
【００１５】
ここで、記憶手段６は請求項１に記載の記憶手段に相当する。データ転送手段７およびアクセス手段１０は、請求項１に記載のデータ転送手段に相当する。アドレス変換手段９は請求項１に記載のアドレス変換手段に相当する。アクセス手段１０は請求項１に記載のアクセス手段に相当する。省電力制御信号発生手段８およびアクセス手段１０は請求項５に記載の省電力制御手段に相当する。
【００１６】
図３はメモリ制御装置１におけるデータの再配置処理手順を示すフローチャートである。まず、ＣＰＵ１１からテーブル設定信号１３がメモリ制御装置１に出力されると、メモリ制御装置１は、テーブル設定信号１３を基に、再配置前アドレス情報３０、再配置後アドレス情報３１およびバンク・メモリ選択情報３２を記憶手段６に設定する（ステップＳ１）。
【００１７】
この後、所定の処理モードの開始に応じて発行される、ＣＰＵ１１からの開始信号・終了信号１２が入力されると、メモリ制御装置１内のデータ転送手段７は、記憶手段６からの再配置アドレス信号４を基に、ＳＤＲＡＭ２の特定のバンクおよびＲＡＭ３間でデータの再配置を行うための、データ・アドレス信号１７をアクセス手段１０に出力する（ステップＳ２）。アクセス手段１０は、データ転送手段７からのデータ・アドレス信号にしたがって、ＳＤＲＡＭ２の特定のバンクおよびＲＡＭ３間で直接データ転送（ＤＭＡ転送）を行う。これにより、ＳＤＲＡＭ２内の全てのバンク＃１〜＃４あるいは選択されたバンクに記憶されたデータは、ＲＡＭ３の所定領域に転送・記憶される。
【００１８】
直接データ転送が終了すると、省電力制御信号発生手段８は、記憶手段６からのバンク・メモリ選択信号５にしたがって、再配置後にＳＤＲＡＭ２の特定のバンクを省電力モードに移行させるための省電力制御信号２０をアクセス手段１０に出力する（ステップＳ３）。アクセス手段１０は、省電力制御信号２０にしたがって、ＳＤＲＡＭ２の全てのバンク＃１〜＃４あるいは選択されたバンクを省電力モードに移行させる。
【００１９】
図４はＳＤＲＡＭ２のバンク＃１〜＃４およびＲＡＭ３に記憶されているデータの配置を示す図である。同図（Ａ）は再配置前にＳＤＲＡＭ２およびＲＡＭ３に記憶されているデータの配置を示す。例えば、ＣＰＵ１１の所定の処理モードにおいて、ＳＤＲＡＭ２内のバンク＃１のデータ４１、バンク＃２のデータ４２、バンク＃３のデータ４３およびバンク＃４のデータ４４が使用（アクセス）される場合を想定する。同図（Ｂ）は再配置後にＳＤＲＡＭ２およびＲＡＭ３に記憶されているデータの配置を示す。前述したステップＳ２の処理では、ＳＤＲＡＭ２のバンク＃１〜＃４に記憶されているデータ４１〜４４をＲＡＭ３の記憶領域に集めるように、データの再配置を行うことによって、再配置後、ＳＤＲＡＭ２には、この処理モードにおいて使用されるデータは存在しなくなる。この結果、ステップ３の処理では、ＳＤＲＡＭ２の全てのバンク＃１〜＃４に供給するクロックを停止し、セルフリフレッシュモードに移行させる等、省電力モードに移行させる制御を行うことができる。
【００２０】
そして、省電力制御信号発生手段８からアクセス手段１０に省電力制御信号２０が出力され、ＳＤＲＡＭ２の全てのバンク＃１〜＃４が省電力モードに移行した後、ＣＰＵ１１からメモリ制御装置１に開始信号・終了信号１２が出力されるまで、外部（ＣＰＵ１１）からのアドレス信号１４によるＳＤＲＡＭ２およびＲＡＭ３へのアクセスに対し、メモリ制御装置１内のアドレス変換手段９は、記憶手段６からの再配置アドレス信号４を基に、再配置後のアドレスを決定し、変換後アドレス信号２１としてアクセス手段１０に出力する。アクセス手段１０は、変換後アドレス信号２１にしたがって、ＳＤＲＡＭ２およびＲＡＭ３に対するアクセスを行う。これにより、ＣＰＵ１１はデータの再配置前と同じ物理アドレスで、ＳＤＲＡＭ２およびＲＡＭ３に対し、アクセスを行うことができる。
【００２１】
図５はメモリ制御装置１におけるデータの配置復帰処理手順を示すフローチャートである。ＣＰＵ１１の所定の処理モードの終了に応じて発行される開始信号・終了信号１２が、ＣＰＵ１１からメモリ制御装置１に入力されると、メモリ制御装置１は、テーブル設定信号１３を基に、再配置情報として再配置前アドレス情報３０、再配置後アドレス情報３１およびバンク・メモリ選択情報３２を記憶手段６に設定する（ステップＳ１１）。これらの再配置前アドレス情報３０、再配置後アドレス情報３１およびバンク・メモリ選択情報３２は、データの配置を元の状態に戻すための情報である。例えば、バンク・メモリ選択情報３２で特定される各バンクやメモリに対し、再配置前アドレス情報と再配置後アドレス情報とが入れ替えられた情報である。
【００２２】
省電力制御信号発生手段８は、記憶手段６からのバンク・メモリ選択信号５にしたがって、省電力モードに移行しているＳＤＲＡＭ２の全てのバンク＃１〜＃４あるいは選択されたバンクを通常モードに復帰させる（ステップＳ１２）。これにより、省電力モードの設定は解除される。そして、データ転送手段７は、再配置アドレス信号４にしたがって、ＳＤＲＡＭ２の特定のバンクおよびＲＡＭ３間のデータを元の配置に戻すためのデータ・アドレス信号１７をアクセス手段１０に出力する（ステップＳ１３）。アクセス手段１０は、データ・アドレス信号１７にしたがって、ＳＤＲＡＭ２の特定のバンクおよびＲＡＭ３に記憶されているデータの配置を再配置前の状態に戻す。
【００２３】
このように、ＳＤＲＡＭ２の全てのバンク＃１〜＃４あるいは選択されたバンクに記憶されているデータの再配置を行い、ＳＤＲＡＭ２内の全てのバンクあるいは選択されたバンクに使用されるデータが存在しなくなってから、この記憶領域を省電力モードに移行させることによって、多くのバンクを省電力モードに移行させることができ、省電力化の効率を高めることができる。また、外部（ＣＰＵ１１）からＳＤＲＡＭ２へのアクセスに対し、メモリ制御装置１内でアドレス変換を行うので、再配置前と同じ物理アドレスで、外部（ＣＰＵ１１）からメモリアクセスを行うことができる。
【００２４】
［第２の実施形態］
第１の実施形態では、データの再配置にＲＡＭ３が使用されたが、第２の実施形態では、ＳＤＲＡＭ２だけでデータの再配置が行われる場合を示す。第１の実施の形態と同一部分には同一符号を付して説明する。
【００２５】
図６は第２の実施形態におけるＳＤＲＡＭ２のバンク＃１〜＃４に記憶されているデータの配置を示す図である。同図（Ａ）は再配置前のＳＤＲＡＭ２に記憶されているデータの配置を示す。同図（Ｂ）は再配置後のＳＤＲＡＭ２に記憶されているデータの配置を示す。例えば、ＣＰＵ１１の所定の処理モードにおいて、ＳＤＲＡＭ２内のバンク＃１のデータ５１、バンク＃２のデータ５２、バンク＃３のデータ５３およびバンク＃４のデータ５４だけが使用される場合、これらのデータ５１〜５４をバンク＃１に集めるように、データの再配置を行うことで、再配置後、この処理モードでは、残りのバンク＃２〜＃４は使用されなくなる。この結果、使用されない残りのバンク＃２〜＃４に対し、セルフリフレッシュモードへの移行やクロック供給の停止等、省電力モードに移行させる制御を行うことができる。
【００２６】
本実施形態のメモリ制御装置１によれば、ＳＤＲＡＭ２内の特定のバンクや他のメモリであるＲＡＭ３を使用してデータの再配置を行うことが可能であり、現在のＣＰＵ１１の処理モードにおいて使用されない、省電力モードに移行可能なバンクやメモリを容易に特定できる。そして、このようなバンクやメモリに対し、バンクやメモリ毎のクロック供給の停止やセルフ・リフレッシュモードへの移行等、省電力モードに移行させる制御を行うことが可能である。また、ＣＰＵ１１からのアクセスに対し、メモリ制御装置１内でアドレスを変換するので、再配置前と同じ物理アドレスでＳＤＲＡＭ２のバンクに対し、メモリアクセスを行うことができる。さらに、ＣＰＵ１１の特定の処理モードの切替に応じて、データの再配置の動作を行わせることで、一層の省電力化が可能となる。
【００２７】
尚、上記実施形態では、ＲＡＭ３を用いてデータの再配置を行う場合、ＳＤＲＡＭ２内の全てのバンク＃１〜＃４が使用されなくなってから、ＳＤＲＡＭ２全体を省電力モードに移行させていたが、ＳＤＲＡＭ２内の少なくとも１つのバンクが使用されなくなってから、そのバンクだけを省電力モードに移行させてもよいことは勿論である。
【００２８】
また、上記実施形態では、メモリ制御装置１は記憶手段６を内蔵していたが、記憶手段６の代わりに外部メモリを設け、外部メモリに再配置情報を設定するようにしてもよく、これにより、メモリ制御装置の回路規模を削減できる。
【００２９】
さらに、上記実施形態のステップＳ１１では、データの再配置後、ＣＰＵ１１からのテーブル設定信号１３にしたがって、元のデータ配置に復帰するような再配置情報を記憶手段６に設定する場合を示したが、ＣＰＵ１１からのテーブル設定信号１３にしたがって再度設定し直さなくても、例えば、元の配置情報を一時的にスタックメモリに退避させておき、元のデータ配置を復帰させるときに退避した元の配置情報に置き換えるようにしてもよい。
【００３０】
また、上記実施形態では、同期型メモリとしてＳＤＲＡＭを用いた場合を示したが、これに限らず、例えばＳＧＲＡＭ（同期型グラフィックＲＡＭ）などを用いてもよいことは勿論である。
【００３１】
さらに、上記実施形態では、ＣＰＵ１１による所定の処理モードが終了する度、省電力モードから通常モードに復帰させてデータの配置を元の状態に戻していたが、データの移動先であるＲＡＭ等のメモリの記憶領域に余裕がある場合など、データの配置を元の状態に戻すことなく、次の処理モードで使用されるＳＤＲＡＭ内の各バンクに記憶されたデータの再々配置を行い、同様にＳＤＲＡＭ内の使用されなくなったバンクを省電力モードに移行させるようにしてもよい。
【００３２】
【発明の効果】
本発明によれば、メモリ内の複数の記憶領域に連続的に配置されているデータを保持しつつ、記憶領域毎に省電力モードに移行させることができる。
【図面の簡単な説明】
【図１】第１の実施形態におけるメモリ制御装置の構成を示すブロック図である。
【図２】記憶手段６に保持されている再配置情報を示す図である。
【図３】メモリ制御装置１におけるデータの再配置処理手順を示すフローチャートである。
【図４】ＳＤＲＡＭ２のバンク＃１〜＃４およびＲＡＭ３に記憶されているデータの配置を示す図である。
【図５】メモリ制御装置１におけるデータの配置復帰処理手順を示すフローチャートである。
【図６】第２の実施形態におけるＳＤＲＡＭ２のバンク＃１〜＃４に記憶されているデータの配置を示す図である。
【符号の説明】
１  メモリ制御装置
２  ＳＤＲＡＭ
３  ＲＡＭ
６  記憶手段
７  データ転送手段
８  省電力制御信号発生手段
９  アドレス変換手段
１０  アクセス手段
１１  ＣＰＵ
４１〜４４、４６、５１〜５４  データ
【図１】
2004272448.tif 000003
【図２】
2004272448.tif 000004
【図３】
2004272448.tif 000005
【図４】
2004272448.tif 000006
【図５】
2004272448.tif 000007
【図６】
2004272448.tif 000008