(57)【要約】【課題】オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる半導体装置及びその製造方法を提供する。【解決手段】表面が（１００）面であるシリコン基板を用い、セル領域では、結晶面方位（１００）面に沿ってトレンチ５を形成する。一方、ゲート引き出し配線領域では、結晶面方位（１１０）面に沿ってトレンチ１４を形成する。そして、酸化速度の面方位依存性が現れるように、例えば、８５０℃〜１０００℃程度の低温にて、トレンチ５、１４の表面を熱酸化する。これにより、セル領域よりもゲート引き出し配線領域の方がゲート酸化膜が厚い構造とすることができる。したがって、セル領域におけるゲート酸化膜を、従来の構造と同様な膜厚としたまま、ゲート引き出し配線領域におけるゲート酸化膜の膜厚を厚くすることができる。【選択図】　　　　図１
2004079955.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（４）に形成され、トランジスタとして機能するセル領域と、
前記半導体基板上にて、ゲート引き出し配線（１８）が形成されているゲート引き出し配線領域とを備え、
前記セル領域から前記ゲート引き出し配線領域に渡って形成されたトレンチ（５、１４、３１、６１、６３）と、該トレンチ（５、１４、３１、６１、６３）の内壁上に熱酸化により形成された酸化膜（９、１５、７１）と、少なくとも該酸化膜（９、１５、７１）を介して該トレンチ（５、１４、３１、６１、６３）内に配置されたゲート電極（１０、１６）とを有する半導体装置において、
前記ゲート引き出し配線領域における前記トレンチ（１４、６３）の主たる側壁面は、前記セル領域における前記トレンチ（５、３１、６１）の主たる側壁面よりも、熱酸化により側壁面上に酸化膜を形成したとき、酸化膜の形成速度が大きい結晶面とされており、
前記ゲート引き出し配線領域における前記酸化膜（１５）は、前記セル領域における前記酸化膜（９、７１）よりも厚い膜厚を有していることを特徴とする半導体装置。
【請求項２】
前記半導体基板（４）として、基板表面が（１００）面であるシリコン基板が用いられており、
前記セル領域におけるトレンチ（５、３１、６１）の前記主たる側壁面は（１００）面であり、前記ゲート引き出し部におけるトレンチ（１４、６３）の前記主たる側壁面は（１１０）面であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板（４）として、基板表面が（１１０）面であるシリコン基板が用いられており、
前記セル領域におけるトレンチ（５、３１）の前記主たる側壁面は（１００）面であり、前記ゲート引き出し部におけるトレンチ（１４）の前記主たる側壁面は（１１０）面であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体基板（４）として、基板表面が（１１０）面であるシリコン基板が用いられており、
前記セル領域におけるトレンチ（５、６１）の前記主たる側壁面は（１００）面であり、前記ゲート引き出し部におけるトレンチ（１４、６３）の前記主たる側壁面は（１１１）面であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記セル領域におけるトレンチ（５）の平面構造は、１つのメッシュが略四角形形状であり、同一形状の複数の前記メッシュにより構成されたメッシュ構造であることを特徴とする請求項１乃至４のいずれか１つに記載の半導体装置。
【請求項６】
前記セル領域におけるトレンチ（３１）の平面構造は、１つのメッシュが略六角形形状であり、同一形状の複数の前記メッシュにより構成されたメッシュ構造であることを特徴とする請求項１乃至３のいずれか１つに記載の半導体装置。
【請求項７】
前記セル領域におけるトレンチ（３１）の平面構造は、１つのメッシュ形状が略八角形形状のメッシュと、１つのメッシュ形状が略四角形形状のメッシュとから構成されたメッシュ構造であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項８】
前記セル領域におけるトレンチ（５）の平面構造は、１つのメッシュが略四角形形状の複数の前記メッシュにより構成されたメッシュ構造であり、前記略四角形形状のメッシュをなす４つのトレンチ側辺（５）は全て（１００）面に沿っていることを特徴とする請求項２に記載の半導体装置。
【請求項９】
前記セル領域におけるトレンチ（３１）の平面構造は、１つのメッシュが略六角形形状の複数の前記メッシュにより構成されたメッシュ構造であり、前記略六角形形状のメッシュをなす６つのトレンチ側辺のうち、４辺（３１ａ、３１ｂ）は（１００）面に沿っており、残りの２辺（３１ｃ）は（１１０）面に沿っていることを特徴とする請求項２に記載の半導体装置。
【請求項１０】
前記（１１０）面に沿っている辺（３１ｃ）は、前記（１００）面に沿っている辺（３１ａ、３１ｂ）よりも短いことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記半導体基板（４）として、基板表面が（１００）面であるシリコン基板が用いられ、セル領域におけるトレンチ（３１）の平面構造は、１つのメッシュが略六角形形状の複数の前記メッシュにより構成されたメッシュ構造であり、前記略六角形形状のメッシュをなす６つのトレンチ側辺のうち、４辺（３１ａ、３１ｂ）は（１１０）面に対して１２０°をなしている面に沿っており、残りの２辺（３１ｃ）は（１１０）面に沿っていることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
前記セル領域におけるトレンチ（３１）の平面構造は、１つのメッシュが略六角形形状の複数の前記メッシュにより構成されたメッシュ構造であり、
前記略六角形形状のメッシュを構成する６つのトレンチ側辺のうち、２辺（３１ｆ）は（１００）面に沿っており、残りの４辺（３１ｄ、３１ｅ）は（１１１）面に沿っており、前記２辺（３１ｆ）の長さの合計は、前記４辺（３１ｄ、３１ｅ）の長さの合計と同じ、若しくは前記４辺（３１ｄ、３１ｅ）の長さの合計よりも大きいことを特徴とする請求項３に記載の半導体装置。
【請求項１３】
半導体基板（４）のうち、トランジスタとして機能させるためのセルを形成するためのセル形成予定領域からゲート引き出し配線の形成予定領域に渡ってトレンチ（５、１４、３１、６１、６３）を形成する工程と、
前記トレンチ（５、１４、３１、６１、６３）内壁上に酸化膜（９、１５、７１）を形成する工程と、
少なくとも前記酸化膜（９、１５、７１）を介して、前記トレンチ（５、１４、３１、６１、６３）内にゲート電極（１０、１６）を形成する工程とを有する半導体装置の製造方法において、
前記トレンチ（５、１４、３１、６１、６３）を形成する工程では、前記ゲート引き出し配線の形成予定領域における前記トレンチ（１４、６３）の主たる側壁面が、前記セル形成予定領域における前記トレンチ（５、３１、６１）の主たる側壁面よりも、熱酸化により酸化膜を形成したとき、酸化膜の形成速度が大きい結晶面となるように、前記トレンチを形成し、
前記酸化膜（９、１５、７１）を形成する工程では、前記ゲート引き出し配線の形成予定領域における前記酸化膜（１５）が、前記セル形成予定領域における前記酸化膜（９、７１）よりも厚くなるように、熱処理することを特徴とする半導体装置の製造方法。
【請求項１４】
前記半導体基板として、表面が（１００）面であるシリコン基板を用い、
前記トレンチ（５、１４、３１、６１、６３）を形成する工程では、前記セル領域における前記トレンチ（５、３１、６１）の前記主たる側壁面を（１００）面とし、前記ゲート引き出し配線領域における前記トレンチ（１４、６３）の前記主たる側壁面を（１１０）面として、前記トレンチを形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記半導体基板として、表面が（１１０）面であるシリコン基板を用い、
前記トレンチ（５、１４、３１）を形成する工程では、前記セル領域における前記トレンチ（５、３１）の前記主たる側壁面を（１００）面とし、前記ゲート引き出し配線領域における前記トレンチ（１４）の前記主たる側壁面を（１１０）面として、前記トレンチを形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１６】
前記半導体基板として、表面が（１１０）面であるシリコン基板を用い、
前記トレンチ（５、１４、６１、６３）を形成する工程では、前記セル領域における前記トレンチ（５、６１）の前記主たる側壁面を（１００）面とし、前記ゲート引き出し配線領域における前記トレンチ（１４、６３）の前記主たる側壁面を（１１１）面として、前記トレンチを形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１７】
前記トレンチを形成する工程は、前記セル領域では、１つのメッシュが略四角形形状であり、同一形状の複数の前記メッシュにより構成されたメッシュ構造にて、前記トレンチ（５）を形成することを特徴とする請求項１３乃至１６のいずれか１つに記載の半導体装置の製造方法。
【請求項１８】
前記トレンチを形成する工程は、前記セル領域では、１つのメッシュが略六角形形状であり、同一形状の複数の前記メッシュにより構成されたメッシュ構造にて、前記トレンチ（３１）を形成することを特徴とする請求項１３乃至１５のいずれか１つに記載の半導体装置の製造方法。
【請求項１９】
前記トレンチを形成する工程は、前記セル領域では、１つのメッシュ形状が略八角形形状のメッシュと、１つのメッシュ形状が略四角形形状のメッシュとから構成されたメッシュ構造にて、前記トレンチ（３１、３３）を形成することを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
【請求項２０】
前記熱処理は、８５０℃〜１０００℃にて行うことを特徴とする請求項１４乃至１９のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トレンチゲート型半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
図２６に従来の一例としてのトレンチゲートを有する半導体装置の平面構造を示す。また、図２７（ａ）、（ｂ）にそれぞれ、図２６中のＨ−Ｈ’断面、Ｉ−Ｉ’断面を示す。このような半導体装置は、トランジスタとして機能するセル領域と、ゲート引き出し配線が形成されているゲート引き出し配線領域とを備えている。
【０００３】
セル領域では、図２６に示すように、例えば、１つのメッシュが四角形であるメッシュ構造のトレンチゲートが形成されている。これは、図２７（ａ）に示すように、Ｎ−型ドリフト層２とＰ型ベース領域３とを有する半導体基板４の表層部にて、トレンチ１０５が形成されており、そのトレンチ１０５の内壁上にゲート酸化膜１０９を介して、ゲート電極１０が形成された構成となっている。また、半導体基板４の表層のうちゲート電極１０の両側にＮ＋型ソース領域７が形成されており、ゲート電極１０の上に層間絶縁膜１１が形成されている。
【０００４】
一方、ゲート引き出し配線領域には、図２６に示すように、セル領域から延びるようにトレンチ１１４が形成されており、この領域にて、トレンチゲートが終端している。このトレンチゲートは、図２７（ｂ）に示すように、トレンチ１１４の内壁上に、ゲート酸化膜１１５を介してゲート電極１６が形成された構成となっている。
【０００５】
トレンチ１１４は、図２６に示すように、セル領域のトレンチ１０５の一辺と接続されており、この接続されているトレンチ１０５の一辺に対して垂直な方向に延びている。例えば、表面がＳｉ（１００）面である半導体基板４を用いた場合では、セル領域にて、１つのメッシュを構成するトレンチ１０５の各辺は、結晶軸〈１００〉に対して平行若しくは垂直な方向に延びて形成されている。そして、ゲート引き出し配線領域におけるトレンチ１１４は結晶軸〈１００〉に対して平行な方向に延びて形成されている。すなわち、トレンチ１０５及びトレンチ１１４の側壁面はどちらも（１００）面である。
【０００６】
さらに、このトレンチゲートの終端部上を覆って、ゲート引き出し配線１８が形成されている。
【０００７】
このようにして、セル領域に形成されたトレンチゲートは、ゲート引き出し配線領域にて、ゲート引き出し配線と電気的に接続されている。また、図示しないが、このゲート引き出し配線を介して、ゲート金属配線と電気的に接続されている。
【０００８】
また、図２８に従来の他の例としてのトレンチゲートを有する半導体装置の平面構造を示す。図２８に示す半導体装置は、トレンチゲートがストライプ状に形成されているものである。セル領域では結晶軸〈１００〉に平行な方向に延びてトレンチ６１が形成され、Ｎ＋型ソース領域６２が形成されている。ゲート引出配線領域では、セル領域のトレンチ６１から延びるようにトレンチ６３が形成され、この領域にてトレンチが終端している。このような半導体装置においても、トレンチ６１及びトレンチ６３の側壁面はどちらも（１００）面となっている。
【０００９】
【発明が解決しようとする課題】
図２７（ｂ）に示すように、ゲート引き出し配線領域では、トレンチ１１４の上部コーナー１１６上にゲート引き出し配線が配置されている。このため、トレンチ１１４の上部コーナー１１６では、局所的に、ゲート酸化膜１１５にかかる電界が大きくなってしまう。これにより、ゲート信頼性が低下していた。
【００１０】
そこで、ゲート信頼性を向上させる方法として、ゲート引き出し配線領域におけるゲート絶縁膜を厚くする方法が考えられる。しかしながら、ゲート酸化膜を形成する工程では、通常、セル領域及びゲート引き出し配線領域にて同時に熱酸化することでゲート酸化膜１０９、１１５を形成している。したがって、単に酸化量を増加させる方法では、セル領域におけるゲート酸化膜も、同様に厚くなってしまう。
【００１１】
セル領域におけるゲート酸化膜が厚くなると、ゲート電圧に対する電流の応答性を示す、いわゆる相互コンダクタンスが低下することから、オン抵抗が上昇してしまうという問題がある。
【００１２】
本発明は上記点に鑑みて、オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる半導体装置及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、ゲート引き出し配線領域におけるトレンチ（１４、６３）の主たる側壁面は、セル領域におけるトレンチ（５、３１、６１）の主たる側壁面よりも、熱酸化により側壁面上に酸化膜を形成したとき、酸化膜の形成速度が大きい結晶面であり、ゲート引き出し配線領域における酸化膜（１５）は、セル領域における酸化膜（９、７１）よりも厚いことを特徴としている。
【００１４】
これにより、ゲート引き出し配線領域における酸化膜（１５）がセル領域における酸化膜（９、７１）の膜厚と同じである従来の半導体装置と比較して、オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる。
【００１５】
なお、特許請求の範囲に記載のセル領域におけるトレンチ（５、３１、６１）の主たる側壁面とは、１つのセルにおいて、トレンチの側壁面が複数存在する場合、その一部の側壁面だけでなく、全て側壁面を指す場合も含む。同様に、ゲート引き出し配線領域におけるトレンチ（１４、６３）の主たる側壁面とは、ゲート引き出し配線領域域におけるトレンチの側壁面の一部だけでなく、側壁面全ての場合も含む。
【００１６】
具体的には、請求項２に示すように、例えば、半導体基板（４）として、基板表面が（１００）面であるシリコン基板を用い、セル領域におけるトレンチ（５、３１、６１）の主たる側壁面は（１００）面であり、ゲート引き出し部におけるトレンチ（１４、６３）の主たる側壁面は（１１０）面である構造とすることができる。
【００１７】
また、請求項３に示すように、例えば、半導体基板（４）として、基板表面が（１１０）面であるシリコン基板を用い、セル領域におけるトレンチ（５、３１）の主たる側壁面は（１００）面であり、ゲート引き出し部におけるトレンチ（１４）の主たる側壁面は（１１０）面である構造とすることもできる。
【００１８】
あるいは、請求項４に示すように、例えば、半導体基板（４）として、基板表面が（１００）面であるシリコン基板を用い、セル領域におけるトレンチ（５、６１）の主たる側壁面は（１００）面であり、ゲート引き出し部におけるトレンチ（１４、６３）の主たる側壁面は（１１１）面である構造とすることができる。
【００１９】
請求項５に示すように、セル領域におけるトレンチの平面構造は、例えば、１つのメッシュが略四角形形状であり、複数のこの略四角形形状のメッシュにより構成されたメッシュ構造とすることができる。この場合、略四角形形状のメッシュセルを構成する４つのトレンチ側辺のうち、例えば、２辺を（１００）面とすることができる。また、基板表面が（１００）面である基板を用いたときでは、請求項８に示すように、セル領域におけるトレンチの側壁面を全て、（１００）面とすることもできる。また、
また、請求項６に示すように、１つのメッシュが略六角形形状であり、複数のこの略六角形形状のメッシュにより構成されたメッシュ構造とすることもできる。この場合であって、基板表面が（１００）面の基板を用いたときでは、請求項９に示すように、例えば、平面構造にて略六角形をなす６つのトレンチ側辺のうち、４辺（３１ａ、３１ｂ）は（１００）面に沿っており、残りの２辺（３１ｃ）は（１１０）面に沿っている構造とすることができる。さらに、請求項１０に示すように、（１１０）面に沿っている辺（３１ｃ）が、（１００）面に沿っている辺（３１ａ、３１ｂ）よりも短い構造とすることもできる。請求項１０の発明により、オン抵抗の上昇をより抑制することができる。
【００２０】
また、請求項７に示すように、１つのメッシュ形状が略八角形形状のメッシュと、１つのメッシュ形状が略四角形形状のメッシュとから構成されたメッシュ構造とすることもできる。
【００２１】
請求項１１に示すように、基板表面が（１００）面であるシリコン基板を用いた場合であって、セル領域におけるトレンチ（３１）の平面構造が、１つのメッシュが略六角形形状のメッシュ構造であるとき、略六角形形状のメッシュをなす６つのトレンチ側辺のうち、４辺（３１ａ、３１ｂ）は（１１０）面に対して１２０°をなしている面に沿っており、残りの２辺（３１ｃ）は（１１０）面に沿っている構造とすることもできる。
【００２２】
このように、４辺を（１００）面ではなく、（１１０）面に対して１２０°をなしている面としても、この面では、熱酸化したとき、（１１０）面よりも酸化される速度が小さいので、この面上に熱酸化により形成されている酸化膜は、ゲート引出配線領域にて形成されている酸化膜よりも薄くなる。この結果、オン抵抗を抑制しつつ、ゲート耐圧を向上させることができる。
【００２３】
また、請求項１２に示すように、基板表面が（１１０）面であるシリコン基板を用いた場合であって、セル領域におけるトレンチ（３１）の平面構造が、１つのメッシュが略六角形形状であるメッシュ構造のとき、略六角形形状のメッシュを構成する６つのトレンチ側辺のうち、２辺（３１ｆ）は（１００）面に沿っており、残りの４辺（３１ｄ、３１ｅ）は（１１１）面に沿っており、前者の２辺（３１ｆ）の長さの合計は、後者の４辺（３１ｄ、３１ｅ）の長さの合計と同じ、若しくはその合計よりも大きい構造とすることもできる。
【００２４】
請求項１３に記載の発明では、半導体基板（４）に、ゲート引き出し配線の形成予定領域におけるトレンチ（１４、６３）の主たる側壁面が、セル形成予定領域におけるトレンチ（５、３１、６１）の主たる側壁面よりも、熱酸化により酸化膜を形成したとき、酸化膜の形成速度が大きい結晶面となるように、トレンチを形成する。
【００２５】
そして、ゲート引き出し配線の形成予定領域における酸化膜（１５）が、セル形成予定領域における酸化膜（９、７１）よりも膜厚が厚くなるように、熱処理することで、トレンチ（５、１４、３１、６１、６３）内壁上に酸化膜（９、１５、７１）を形成することを特徴としている。
【００２６】
これにより、セル領域における酸化膜（９、７１）の膜厚を従来の半導体装置と同じ膜厚にて形成しても、ゲート引き出し配線領域における酸化膜をセル領域のそれよりも厚くすることができる。すなわち、本発明によれば、オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる。
【００２７】
なお、本発明により、請求項１に記載の半導体装置を製造することができる。
【００２８】
具体的には、請求項１４に示すように、半導体基板として、表面が（１００）面であるシリコン基板を用い、セル領域におけるトレンチ（５、３１、６１）の側壁面を（１００）面とし、ゲート引き出し配線領域におけるトレンチ（１４、６３）の側壁面を（１１０）面として、トレンチ（５、１４、３１、６１、６３）を形成する。
【００２９】
また、請求項１５に示すように、半導体基板として、表面が（１１０）面であるシリコン基板を用い、セル領域におけるトレンチ（５、３１）の側壁面を（１００）面とし、ゲート引き出し配線領域におけるトレンチ（１４）の側壁面を（１１０）面として、トレンチ（５、１４、３１）を形成する。
【００３０】
あるいは、請求項１６に示すように、半導体基板として、表面が（１１０）面であるシリコン基板を用い、セル領域におけるトレンチ（５、６１）の側壁面を（１００）面とし、ゲート引き出し配線領域におけるトレンチ（１４、６３）の側壁面を（１１０）面として、トレンチ（５、１４、６１、６３）を形成する。
【００３１】
また、請求項１７に示すように、セル領域にて、１つのメッシュが略四角形形状であり、同一形状の複数のメッシュにより構成されたメッシュ構造にて、トレンチ（５）を形成することが好ましい。
【００３２】
あるいは、請求項１８に示すように、セル領域にて、１つのメッシュが略六角形形状であり、同一形状の複数のメッシュにより構成されたメッシュ構造にて、トレンチ（３１）を形成することが好ましい。
【００３３】
また、請求項１９に示すように、セル領域にて、１つのメッシュが略八角形形状のメッシュと、１つのメッシュが略四角形形状のメッシュとから構成されたメッシュ構造にて、トレンチ（３１、３３）を形成しても良い。
【００３４】
ところで、トレンチの平面構造が、１つのメッシュが略四角形形状の場合では、４本のトレンチが交差している。これに対して、請求項１８及び請求項１９に示す発明では、平面構造におけるトレンチが交差している部分において、３本のトレンチにて交差している状態とすることができる。
【００３５】
これにより、トレンチが交差している部分のトレンチ幅を１つのメッシュが四角形の場合と比較して、狭くすることができる。トレンチ幅が広い程、トレンチ内にゲート電極を形成したとき、ゲート電極の表面に段差が生じやすく、この段差が原因で、後の工程において、工程内汚染が発生しやすい。したがって、本発明によれば、トレンチの平面構造が１つのメッシュが四角形形状である半導体装置と比較して、工程内汚染を抑制することができ、その結果、歩留まりを向上させることができる。
【００３６】
また、請求項２０に示すように、例えば８５０℃〜１０００℃にて熱酸化することが好ましい。
【００３７】
これにより、ゲート引き出し配線領域におけるトレンチ（１４、６３）の側壁面上に形成された酸化膜（１５）と、セル領域におけるトレンチ（５、３１、６１）の側壁面上に形成された酸化膜（９、７１）との膜厚の差を大きくすることができる。
【００３８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００３９】
【発明の実施の形態】
（第１実施形態）
図１に本発明を適用した第１実施形態におけるＤＭＯＳを備える半導体装置の平面図を示す。また、図１中のＡ−Ａ’断面、Ｂ−Ｂ’断面、Ｃ−Ｃ’断面、Ｄ−Ｄ’断面、及びＥ−Ｅ’断面を、それぞれ、図２、図３、図４、図５、及び図６に示す。
【００４０】
この半導体装置は、図２に示すように、Ｎ＋型基板１と、このＮ＋型基板１上に形成されたＮ−型ドリフト層２と、このＮ−型ドリフト層２上に形成されたＰ型ベース領域３から構成された半導体基板４を備えている。この半導体基板４はシリコンより構成されており、これらの不純物濃度はそれぞれ、Ｎ＋型基板１が例えば１×１０１９ｃｍ−３であり、Ｎ−型ドリフト層２が例えば１×１０１６ｃｍ−３であり、Ｐ型ベース領域３が例えば１×１０１８ｃｍ−３である。
【００４１】
また、この半導体装置は、図１に示すように、トランジスタとして機能するセル領域と、ゲート引き出し配線が形成されているゲート引き出し配線領域とを有している。
【００４２】
セル領域では、この半導体基板４の表層に、メッシュ構造のトレンチゲートが形成されている。このメッシュ構造は、１つのメッシュが例えば略四角形形状であり、同一形状の複数のメッシュにより構成されている。
【００４３】
具体的には、トレンチ５は、結晶軸〈１００〉と平行な辺と、結晶軸〈１００〉と垂直な辺とから構成された四角形（菱形）状の単位セルの繰り返しパターンを成すように形成されている。すなわち、トレンチ５の側壁面は、全て（１００）面となっている。
【００４４】
この単位セル内には、図２に示すように、Ｐ型ボディ領域６、Ｎ＋型ソース領域７、及びＰ＋型コンタクト領域８が形成されている。これらの不純物濃度はそれぞれ、Ｐ型ボディ領域６が例えば５×１０１８ｃｍ−３であり、Ｎ＋型ソース領域７が例えば５×１０１９ｃｍ−３であり、Ｐ＋型コンタクト領域８が例えば５×１０１９ｃｍ−３である。
【００４５】
また、トレンチ５は深さが例えば１〜３μｍである。このトレンチ５の内壁上には、膜厚が例えば、６０ｎｍであるゲート酸化膜９が形成されている。さらに、このゲート酸化膜９上に、多結晶シリコンから構成されたゲート電極１０が形成されている。そして、半導体基板４上に、例えばＢＰＳＧから構成された層間絶縁膜１１が形成されている。
【００４６】
また、この層間絶縁膜１１上に、例えばＡｌから構成された金属電極１２が形成されている。層間絶縁膜１１には、コンタクトホール１３が形成されており、金属電極１２は、このコンタクトホール１３を介して、Ｎ＋型ソース領域７及びＰ＋型コンタクト領域８と電気的に接続されている。
【００４７】
一方、ゲート引き出し配線領域においては、図１に示すように、セル領域からゲート引き出し配線領域に延びて、トレンチ１４は（１１０）面に沿って直線状に形成されている。言い換えると、トレンチ１４の側壁面は（１１０）面となっている。また、このトレンチ１４は、セル領域のトレンチ５と１３５°の角度を成して接続されている。
【００４８】
図３に示すように、ゲート引き出し配線領域においても、トレンチ１４は半導体基板４の表面から深さが例えば１〜３μｍにて、半導体基板４の表層に形成されている。
【００４９】
そして、トレンチ１４の内壁上には、セル領域におけるゲート酸化膜９よりも膜厚が厚く、例えば、８０〜１００ｎｍのゲート酸化膜１５が形成されている。
なお、本実施形態では、ゲート酸化膜９、１５が特許請求の範囲に記載の酸化膜に相当する。また、このゲート酸化膜１５を介してトレンチ１４内部に多結晶シリコンゲート電極１６が埋め込まれている。
【００５０】
また、ゲート引き出し配線領域では、トレンチ１４を除く半導体基板４上に酸化膜１７が形成されている。そして、半導体基板４上に、酸化膜１７を介して、ゲート電極１６と接続されたゲート引き出し配線１８が形成されている。このゲート引き出し配線１８は、図１に示すように、ゲート電極１６を覆うように配置されている。なお、このゲート引き出し配線１８は、多結晶シリコンから構成されている。
【００５１】
また、図４、図５に示すように、ゲート引き出し配線領域は、Ｎ−型ドリフト層２上に、Ｐ型ベース領域３と連続するように形成されたＰ型ウェル層１９を有している。なお、Ｐ型ウェル層１９の不純物濃度は例えば、２×１０１６ｃｍ−３とされている。また、ゲート引き出し配線１８は、酸化膜２０を介して、Ｐ型ウェル層１９上にも形成されている。
【００５２】
そして、ゲート引き出し配線１８上には、層間絶縁膜１１がセル領域から延びて形成されている。この層間絶縁膜１１上に、Ａｌから構成されたゲート電極配線２１が形成されている。このゲート電極配線２１は層間絶縁膜１１に形成されたコンタクトホール２２を介して、ゲート引き出し配線１８と電気的に接続されている。
【００５３】
また、ゲート引き出し配線領域には、図３、図４に示すように、Ｐ型ベース領域３の表層にて、トレンチ１４と隣接してＮ＋型層２３が形成されている。このＮ＋型層２３の不純物濃度は例えば５×１０１９ｃｍ−３である。
【００５４】
また、セル領域とゲート引き出し配線領域との間の領域では、図５、図６に示すように、Ｐ＋型コンタクト領域８が形成されている。この領域では、セルとしては機能しない領域であるため、本実施形態では、セル領域と異なり、Ｐ型ベース領域３の表層には、Ｐ型ボディ領域６及びＮ＋型ソース領域７を形成していないが、形成しても良い。このＰ＋型コンタクト領域８は、セル領域と同様に、層間絶縁膜１１に形成されたコンタクトホール２４を介して、金属電極１２と電気的に接続されている。
【００５５】
このように構成されている半導体装置は、ゲート電極１０、１６に電圧を印加し、オン状態にすると、Ｐ型ベース領域３の一部がチャネル領域となる。これにより、このチャネル領域を介して、ソース・ドレイン間に電流を流すことができる。
【００５６】
本実施形態では、トレンチ内壁に形成されているゲート酸化膜は、セル領域においては従来の半導体装置と同様に所望のオン抵抗となるように薄く、ゲート引き出し配線領域においては、従来の半導体装置よりも厚く形成されている。
【００５７】
したがって、セル領域では、従来の構造と同様なオン抵抗であり、オン抵抗の上昇は抑制されつつ、ゲート引き出し配線領域では、ゲート酸化膜が厚いことから、従来の構造の半導体装置よりもゲート信頼性が向上している。
【００５８】
次に、本実施形態における半導体装置の製造方法について説明する。
【００５９】
まず、（１００）結晶面を表面に持つシリコンにより構成されたＮ＋型半導体基板１上に、エピタキシャル成長法によってＮ−型ドリフト層２を形成する。次に、Ｎ−型ドリフト層２の表層のうち、セル形成予定領域からゲート引き出し配線の形成予定領域に渡って、チャネル領域となるＰ型ベース領域３を形成する。
また、ゲート引き出し配線の形成予定領域にて、Ｐ型ウェル領域１９を形成する。
【００６０】
続いて、セル形成予定領域にて、Ｐ型ベース領域３内にＰ型ボディ領域６を形成する。そして、Ｐ型ベース領域３の表層に、Ｎ＋型ソース領域７を形成すると共にゲート引き出し配線の形成予定領域にて、Ｐ型ベース領域３の表層にＮ＋型層２３を形成する。また、セル形成予定領域及びセル形成予定領域とゲート引き出し配線形成予定領域との間に、Ｐ＋型コンタクト領域８を形成する。
【００６１】
その後、トレンチ形成時のマスクとなる酸化膜１７をＣＶＤ法によって堆積する。そして、セル形成予定領域及びゲート引き出し配線の形成予定領域のうち、トレンチの形成予定領域の酸化膜１７をフォトリソグラフィー及びドライエッチングによって選択的に除去する。
【００６２】
このとき、セル形成予定領域では、１つのメッシュ構造が四角形であり、ゲート引き出し配線の形成予定領域では、ストライプ状となるようにトレンチが形成されるように酸化膜１７をパターニングする。さらに、このとき、セル形成予定領域では、トレンチが（１００）面に沿って、ゲート引き出し配線領域では、トレンチが（１１０）面に沿って形成されるように、酸化膜１７をパターニングする。
【００６３】
言い換えると、平面構造において、セル形成予定領域では、四角形形状のメッシュ構造が結晶軸〈１００〉に対して平行な辺と垂直な辺から構成されるように酸化膜１７をパターニングする。このようにパターニングすることで、各内角が９０°である四角形のメッシュ構造であるトレンチを形成することができる。
【００６４】
一方、ゲート引き出し配線の形成予定領域では、結晶軸〈１１０〉と平行な直線となるように酸化膜１７をパターニングする。すなわち、セル形成予定領域のトレンチと１３５°をなして、セル形成予定領域から延びるように酸化膜１７パターニングする。
【００６５】
次に、酸化膜１７をマスクとして、半導体基板４の表層をドライエッチングする。これにより、セル形成予定領域では、側壁面が（１００）面であるトレンチ５が形成される。また、ゲート引き出し配線の形成予定領域では、側壁面が（１１０）面であるトレンチ１４が形成される。
【００６６】
続いて、ケミカルドライエッチや、犠牲酸化等を行う。これにより、トレンチ５、１４表面のダメージ除去を行うと共に、トレンチ５、１４コーナーの丸め処理を行う。
【００６７】
そして、トレンチ５、１４の表面を熱酸化することで、ゲート酸化膜９、１５を形成する。このとき、セル形成予定領域に形成されたゲート酸化膜９よりもゲート引き出し配線の形成予定領域に形成されたゲート酸化膜１５の方が膜厚が厚い構造となる。これは、酸化速度に面方位依存性が現れ、シリコン基板では、（１００）面よりも（１１０）面の方が酸化される速度が大きいためである。
【００６８】
なお、このときの熱酸化を行う温度は、例えば、８５０℃〜１０００℃程度の範囲にて行うことが望ましい。この温度範囲にて熱酸化を行えば、酸化速度の面方位依存性が顕著に現れることが、本発明者らの実験より確認されている。
【００６９】
また、ゲート引き出し配線の形成予定領域では、Ｐ型ベース領域３の表層で、トレンチ１４に隣接するようにＮ＋型層２３が形成されている。これにより、上記の熱酸化のとき、図示しないが、ゲート酸化膜１５のうち、このＮ＋型層２３に接する部分は、Ｎ＋型層２３に接していない部分と比較して膜厚が厚くなる。
【００７０】
また、同様に、酸化膜１７のうち、Ｎ＋型層２３上の部分は、他の部分と比較して、膜厚が厚くなる。これは、シリコン基板を熱酸化する際、不純物濃度が高い領域と低い領域とでは、高い領域の方が酸化される速度が大きいためである。
【００７１】
また、ゲート引き出し配線の形成予定領域にて、半導体基板４の表面上にＬＯＣＯＳ酸化法による酸化膜２０を形成する。
【００７２】
その後、ＣＶＤ法によりトレンチ５、１４の内部を含む半導体基板４上にゲート電極用多結晶シリコン膜を堆積する。言い換えると、ゲート酸化膜９、１５上に多結晶シリコン膜を堆積する。そして、セル形成予定領域では、この多結晶シリコン膜をトレンチ５内にのみ残すように、また、ゲート引き出し配線の形成予定領域では、半導体基板４表面上に多結晶シリコン膜を残すようにパターニングする。
【００７３】
これにより、セル形成予定領域にて、トレンチ５内に形成されたゲート電極１０が形成される。また、引き出し配線の形成予定領域にて、トレンチ１４内にゲート電極１６が形成される。そして、ゲート電極１６と電気的に接続されたゲート引き出し配線１８が形成される。
【００７４】
その後、半導体基板４上に層間絶縁膜１１を形成する。続いて、層間絶縁膜１１のうち、セル形成予定領域及びこの領域とゲート引き出し配線領域との間に、コンタクトホール１３、２４を形成する。また、ゲート引き出し配線領域にて、コンタクトホール２２を形成する。
【００７５】
続いて、層間絶縁膜１１上のうち、セル形成予定領域からゲート引き出し配線領域に渡って、ソース電極となる金属電極１２を形成する。これにより、セル領域が形成される。また、ゲート引き出し配線領域においても層間絶縁膜１１の上にゲート電極配線２１を形成する。以上の製造方法により、図１〜図６に示される半導体装置が形成される。
【００７６】
本実施形態では、上記したように、表面が（１００）面であるシリコン基板を用い、セル領域では、結晶面方位（１００）面に沿ってトレンチ５を形成し、ゲート引き出し配線領域では、結晶面方位（１１０）面に沿ってトレンチ１４を形成している。そして、酸化速度の面方位依存性が現れるような条件にて、トレンチ５、１４の表面を熱酸化している。
【００７７】
これにより、セル領域よりもゲート引き出し配線領域の方がゲート酸化膜が厚い構造とすることができる。すなわち、セル領域及びゲート引き出し配線領域において、同時に熱酸化により、ゲート酸化膜９、１５を形成するとき、セル領域におけるゲート酸化膜９が厚くなるのを抑制して、ゲート引き出し配線領域におけるゲート酸化膜１５のみを厚くすることができる。
【００７８】
この結果、オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる。
【００７９】
また、本実施形態では、Ｎ＋型ソース領域７の形成と同時に、ゲート引き出し配線の形成予定領域にて、半導体基板４の表層にＮ＋型層２３を形成している。
このため、トレンチ１４の側壁面上にゲート酸化膜１５を形成したとき、Ｎ＋型層２３に接する部分では、他の部分と比較して、膜厚を厚くすることができる。
また、ゲート酸化膜１５の形成と同時に、半導体基板４の表面上に形成された酸化膜１７のうち、Ｎ＋型層２３上の部分を、他の部分と比較して、膜厚を厚くすることができる。
【００８０】
これにより、ゲート引き出し配線領域において、Ｎ＋型層２３が形成されていない場合と比較して、本実施形態では、トレンチ１４の上部コーナー部の酸化膜の膜厚を厚くすることができる。したがって、これによっても、ゲート信頼性を向上させることができる。
【００８１】
（第２実施形態）
第１実施形態では、セル領域にて１つのメッシュが略四角形形状となるようにトレンチゲートがが形成された四角形セルにおいて、トレンチ５の側壁面が全て（１００）面となっていたが、必ずしもトレンチ５の全てが（１００）面となっていなくても良い。図７に本実施形態における半導体装置の平面図を示す。なお、第１実施形態の図１と同一部分については、同一の符号を付しているので、同一部分についての説明を省略する。同様に、製造方法においても、第１実施形態に対して、トレンチゲートの平面パターンを変更するだけなので説明を省略する。
【００８２】
本実施形態では、図７に示すように、セル領域におけるトレンチ５の平面構造において、１つのメッシュの形状が、結晶軸〈１００〉に対して垂直な方向に延びているトレンチ側辺５ａと、結晶軸〈１１０〉に対して垂直な方向に延びているトレンチ側辺５ｂとから構成された平行四辺形形状となっている。すなわち、１つのメッシュ形状は、（１００）面に沿った辺５ａと、（１１０）面に沿った辺５ｂとから構成され、辺５ａと辺５ｂのなす角度が４５°である平行四辺形となっている。なお、トレンチ側辺とは半導体基板の表面を上から見たときのトレンチの側壁面のことであり、本明細書では、トレンチゲートの平面構造を説明する際に、メッシュを構成している辺をトレンチ側辺と呼ぶ。
【００８３】
このように本実施形態では、セル領域では、１つのメッシュを構成する４つのトレンチ側辺のうち、２辺が（１００）面となっており、ゲート引出配線領域のトレンチ１４の側壁面は（１１０）面となっている。また、平面上でのトレンチ側辺５ａ、５ｂの両方の長さは同じである。
【００８４】
したがって、１つの四角形セルが有する４つのチャネル面のうち、２つの面の面上に形成された酸化膜の膜厚は従来と同一であり、ゲート引出配線領域の酸化膜がそれよりも厚くなっている。すなわち、セル領域では、１つのセルにおける全チャネル面のうち、半分の面では酸化膜はゲート引出配線領域での酸化膜よりも薄くなっている。これによっても、従来構造の半導体装置において、ゲート引出配線領域での酸化膜量を単に増加させる方法と比較して、オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる。
【００８５】
なお、本実施形態では、ゲート引き出し配線領域におけるトレンチ１４と同様に、（１１０）面となっている辺５ｂを有しているので、このトレンチ側辺５ｂ上に形成されたゲート酸化膜は、ゲート引き出し配線領域と同様の膜厚となっている。そのため、このトレンチ側辺５ｂをチャネル面としている領域では、しきい値が上昇し、オン抵抗が若干上昇してしまう。そこで、（１１０）面となっている辺５ｂの長さを辺５ａよりも短くすることが望ましい。これにより、オン抵抗の上昇を抑制することができる。
【００８６】
このように、オン抵抗の上昇を抑制するという観点から、１つのセルにおける全チャネル面のうち、半分以上のチャネル面が（１００）面となるように、セル領域におけるトレンチの側壁面を（１００）面とするのが好ましい。すなわち、平面構造において、セル領域における１つのメッシュを構成するトレンチ側辺のち、全ての辺の長さの合計に対して、その半分以上の長さとなるトレンチ側辺を（１００）面に沿って形成するのが好ましい。
【００８７】
また、本実施形態では四角形セルの場合を例として説明したが、多角形セルにおいても、１つのメッシュを構成するトレンチ側辺の長さの全合計に対して、その半分以上の長さとなるトレンチ側辺が（１００）面に沿って形成されており、ゲート引出配線領域のトレンチの側壁面が（１１０）面となっていれば本実施形態と同様の効果を有する。なお、第３、第４実施形態等の以下の実施形態でも、このように構成されている。また、平面構造において、セル領域における１つのメッシュを構成するトレンチ側辺のち、全ての辺の長さの合計に対して、その半分以上の長さとなるトレンチ側辺が、特許請求の範囲に記載されているセル領域における主たる側壁面に相当する。
【００８８】
（第３実施形態）
第１、２実施形態では、セル領域のトレンチは、１つのメッシュが四角形形状であるメッシュ構造を有していたが、１つのメッシュが六角形形状であるメッシュ構造である半導体装置においても、本発明を適用することができる。
【００８９】
図８に本実施形態における半導体装置の平面図を示す。図８に示すように、セル領域では、トレンチ３１の構造は、図１のメッシュ構造に対して、ゲート引き出し部におけるトレンチと平行な２辺が追加された略六角形形状となっており、同一形状の複数のメッシュにより構成されたメッシュ構造となっている。この１つのメッシュは、結晶軸〈１００〉に対して平行な辺３１ａ及び垂直な辺３１ｂと、結晶軸〈１１０〉と平行な辺３１ｃとから構成された六角形形状を成している。すなわち、本実施形態では、六角形形状のメッシュを構成する６つのトレンチ側辺のうち、４辺が結晶面方位（１００）に沿った辺３１ａ、３１ｂであり、残りの２辺が結晶面方位（１１０）に沿った辺３１ｃとなっている。
【００９０】
辺３１ａと辺３１ｂとがお互いになす角度は９０°であり、辺３１ａ若しくは辺３１ｂと、辺３１ｃとがなす角度は１３５°となっている。また、このトレンチ３１の幅３２は例えば、０．５〜１．０μｍである。そして、トレンチ側辺３１の基板４表面での長さは、トレンチ３１の幅３２と同程度の０．５〜１．０μｍとなっている。
【００９１】
そして、ゲート引き出し配線領域に形成されているトレンチ１４は、第１実施形態と同様に、セル領域のトレンチ３１ａ、３１ｂと１３５°をなして、セル領域から延びるように形成されている。
【００９２】
これらのトレンチ３１、１４の内壁上には、図示しないが、第１実施形態と同様に、ゲート酸化膜を介して、ゲート電極が形成されている。なお、本実施形態においても、これらのゲート酸化膜が特許請求の範囲に記載の酸化膜に相当する。また、本実施形態は、第１実施形態とセル領域における平面構造が異なるだけで、その他の構造は同じであることから、その他の構造については説明を省略する。同様に、本実施形態における半導体装置は、第１実施形態の製造方法において、トレンチの平面パターンを変更することで形成されるので製造方法の説明も省略する。
【００９３】
本実施形態では、セル領域に形成されたトレンチ３１のうち、結晶軸〈１００〉と平行な辺３１ａ若しくは垂直な辺３１ｂに形成されたゲート酸化膜よりも、ゲート引き出し配線領域に形成されているゲート酸化膜の方が膜厚が厚い構造となっている。
【００９４】
これにより、本実施形態においても、第１実施形態と同様に、オン抵抗の上昇は抑制されつつ、ゲート引き出し配線領域では、従来の構造の半導体装置よりもゲート信頼性が向上している。
【００９５】
なお、本実施形態では、ゲート引き出し配線領域におけるトレンチ１４と同様に、セル領域にて結晶軸〈１１０〉と平行な側辺３１ｃを有しているが、この側辺３１ｃの長さを、他の側辺３１ａ、３１ｂよりも短く、例えば、トレンチ３１の幅３２程度としているので、オン抵抗の上昇は抑制されている。
【００９６】
なお、従来における六角形セルにおいて、１つのメッシュ形状は、通常、正六角形である。この場合において、トレンチ側壁面を（１００）面とするときでは、正六角形の１つの内角は１２０°であるため、正六角形を構成する６つの辺のうち、向かい合う２辺しか（１００）面にすることができず、残りの４辺は（０２３）面となってしまう。
【００９７】
これに対して、本実施形態によれば、６つの辺のうち４辺を（１００）面としている。また、（１００）面以外の辺３１ｃが（１００）面である側辺３１ａ、３１ｂよりも短くなっている。このため、本実施形態の方が、１つのメッシュ形状が正六角形の場合と比較して、オン抵抗の上昇を抑制することができる。
【００９８】
また、本実施形態では、セル領域のトレンチ３１は六角形のメッシュ構造であることから、四角形である場合と比較して、トレンチ３１内にゲート電極としての多結晶シリコンを埋め込む際に、以下に説明するように埋め込み不良の発生を抑制することができる。
【００９９】
図１に示すように、１つのメッシュ構造が四角形（菱形）であり、これを基本セルとするセル構造の場合、ゲート電圧を印加した際に、コーナーにおいて局所的に電界強度が増加する。このため、チャネル領域となるＰ型ベース領域３のうち、このコーナー近辺の領域にて、より低いゲート電圧でトランジスタがオンし、同一不純物濃度、同一ゲート酸化膜膜厚を有するストライプ構造のセルと比較して信頼性が低下することがある。
【０１００】
この対策として、通常、セルのコーナーは電界緩和を目的として丸みがつけられる。図９（ａ）に図１中の領域Ｓの拡大図を示す。また、図９（ｂ）には、（ａ）中のＦ−Ｆ’断面を示す。
【０１０１】
図９（ａ）は、セル領域におけるトレンチ構造が四角形形状である場合の４本のトレンチ５が交差する交差部を示している。図９（ａ）に示されるように、平面構造において、四角形セルの四隅４１には、例えば曲率半径０．５μｍの丸みがつけられている。このとき、トレンチの交差部では丸みをつけた分だけ溝コーナーが後退するので、実効的なトレンチ幅が増加している。
【０１０２】
例えばトレンチ幅１μｍで曲率半径０．５μｍの場合には交差部のトレンチ幅は１．８μｍとなる。このような状況では、多結晶シリコンをゲート電極として埋め込む際に埋め込み不良となる。通常、ストライプ構造のセルでは、図１０に示すように、トレンチ４３の幅が例えば１μｍの場合、多結晶シリコンをトレンチ４３の幅の約半分の膜厚だけ堆積すればトレンチ内を完全に充填することができる。しかしながら、図９（ｂ）に示すように、四角形のセル領域の場合、公差部はトレンチ幅が広いため、ストライプ構造のセルと同じ膜厚では完全に充填できない。このため、後工程において、充填されていない部分に不純物が混入し、工程内汚染の原因となってしまう。また、完全に充填するためには堆積する多結晶シリコンの膜厚を増加する必要があり、工程コストが増加してしまう。
【０１０３】
これに対して、本実施形態では、六角形のセル構造としているので、図１１（ａ）に示すように、交差部のトレンチは３本となる。このため、コーナー部４２に丸みをつけても、四角形（菱形）セルに比べて交差部のトレンチ幅の広がりを抑えることができる。これにより、ストライプ構造のセルと同様の膜厚にて、ゲート電極を形成しても、図１１（ｂ）に示すように、トレンチ３１内に、多結晶シリコンを完全に充填することができる。
【０１０４】
なお、図１１（ａ）はセル領域におけるトレンチ構造が六角形である場合のトレンチ３１が交差する交差部を示しており、また、図１１（ｂ）は、（ａ）中のＧ−Ｇ’断面を示している。
【０１０５】
上述したように、本実施形態では、四角形（菱形）セルに比べて、ゲート電極形成時おける埋め込み不良の発生を抑制することができる。この結果、四角形（菱形）セルを有する半導体装置を形成する場合と比較して、歩留まりを向上させることができる。
【０１０６】
なお、トレンチ側辺３１ｃの基板４表面における長さは、オン抵抗の上昇抑制の観点から、できるだけ短い方がよい。また、埋め込み不良の発生を抑制するために、トレンチを４本交差させないことが良いことから、この部分の長さは、最低限トレンチ幅分だけ確保すれば良い。
【０１０７】
（第４実施形態）
第３実施形態では、セル領域のトレンチは１つのメッシュが六角形形状であるメッシュ構造としていたが、上記したゲート電極形成時おける埋め込み不良の発生を抑制するという観点より、トレンチが交差している部分において、トレンチが３本交差する構造であれば、１つのメッシュは、例えば八角形等の他の形状とすることもできる。
【０１０８】
図１２にセル領域におけるトレンチゲートにおいて、１つのメッシュが八角形形状のメッシュ構造である半導体装置の平面図を示す。１つのメッシュ構造が八角形形状である構造とする場合では、例えば、図１２のように、八角形形状と四角形形状のメッシュから構成された構造とすることができる。
【０１０９】
図８に示す半導体装置では、トレンチ３１のうち、結晶軸〈１００〉と平行な辺３１ａと垂直な辺３１ｂとが隣同士となっている部分がある。これに対して、図１２に示す半導体装置は、それらの辺３１ａと辺３１ｂとの間に、結晶軸〈１１０〉と垂直な方向に延びているトレンチ３３が追加された構造となっている。
【０１１０】
このトレンチ３３は、図８でのトレンチ３１ｃと同様に、側壁面が（１１０）面であり、トレンチ３１ｃと同様の長さとなっている。
【０１１１】
図１２の半導体装置では、これらのトレンチ３１ａ、３１ｂ、３１ｃ、３３により、八角形形状のメッシュ構造が構成される。また、トレンチ３１ａ、３１ｂにより、第１実施形態と同様に、四角形形状のメッシュ構造が構成される。
【０１１２】
また、これらのメッシュ構造のトレンチの内側の領域には、図示しないが、Ｐ型ボディ領域６、Ｎ＋型ソース領域７、Ｐ＋型コンタクト領域８が形成されており、セルとして機能する領域となっている。
【０１１３】
このような構造においても、図８の半導体装置と同様の効果を有している。
【０１１４】
（第５実施形態）
図１３、図１４に本実施形態における半導体装置の平面図を示す。本実施形態では、ゲート引き出し配線領域における複数のトレンチ終端部が互いに結合した構造の半導体装置に、本発明を適用している。
【０１１５】
図１３に示される半導体装置は、第３実施形態での図８に示される半導体装置に対して、ゲート引き出し配線領域にて、隣接するトレンチ１４の終端部が緩やかに湾曲した連結部５１によって、連結された構造となっている。なお、その他の構造は、第３実施形態と同様である。
【０１１６】
ゲート引き出し配線領域において、トレンチ１４が単に直線状に形成されている場合では、このトレンチ１４の終端部において、電界集中が起こってしまう。
このため、この部分において、局所的な高電界が発生し、ゲート酸化膜が破壊されることから、ゲート耐圧が低下してしまう。
【０１１７】
これに対して、本実施形態では、ゲート引き出し配線領域にて、トレンチ１４の終端部が連結部５１により連結されており、緩やかに湾曲した連結部５１にて、トレンチ１４が終端している。これにより、第３実施形態での効果に加え、トレンチ１４の終端部で発生する局所的な高電界を緩和することができる。この結果、第２実施形態よりもゲート信頼性を向上させることができる。
【０１１８】
また、図１４に示される半導体装置は、第３実施形態での図８に示される半導体装置に対して、ゲート引き出し配線領域に、結晶軸〈１１０〉に対して垂直な方向に延びているトレンチ５２が追加されている。そして、このトレンチ５１によって、複数のトレンチ１４の終端部が連結された構造となっている。
【０１１９】
この半導体装置においても、トレンチ１４の終端部が直線状に形成されたトレンチ５２によって終端されている。すなわち、トレンチ１４は面状に終端している。これにより、トレンチ１４の終端部で発生する局所的な高電界を緩和することができる。
【０１２０】
さらに、この半導体装置においては、このトレンチ５２の側壁面が結晶軸〈１１０〉に対して垂直であり、すなわち、（１１０）面となっている。このため、このトレンチ５１上に形成されたゲート酸化膜も、セル領域に形成されたゲート酸化膜よりも膜厚が厚くなっている。これにより、ゲート信頼性をより向上させることができる。
【０１２１】
なお、これらの半導体装置は、第２実施形態と同様の製造方法において、トレンチの平面パターンを本実施形態のように変更することで形成される。
【０１２２】
（第６実施形態）
セル領域におけるトレンチゲートがストライプ構造である半導体装置においても本発明を適用することができる。図１５に本実施形態における半導体装置の平面図を示す。
【０１２３】
セル領域では、トレンチ６１が結晶軸〈１００〉に沿って延びており、このトレンチ６１がストライプ状に複数形成されている。言い換えると、トレンチ６１は、その側壁面が結晶軸〈１００〉に対して平行となって形成されている。すなわち、トレンチ６１の側壁面は（１００）面となっている。また、半導体基板４の表層には、トレンチ６１に隣接してＮ＋型ソース領域６２が形成されている。
【０１２４】
一方、ゲート引き出し配線領域では、トレンチ６３が結晶軸〈１１０〉に沿って延びている。言い換えると、トレンチ６３の側壁面は（１１０）面となっている。このトレンチ６３は、セル領域に形成されたトレンチ６１から延びて形成されており、セル領域におけるトレンチ６１とゲート引き出し配線領域におけるトレンチ６３とは接続されている。そして、本実施形態では、セル領域とゲート引き出し配線領域との間の領域にて、トレンチ６１とトレンチ６３の両者は互いに１３５°の角度を成している。
【０１２５】
また、このトレンチ６３の上にゲート引き出し配線１８が形成されている。本実施形態では、このゲート引き出し配線１８は、結晶軸〈１１０〉に対して４５°をなす方向に延びている。なお、断面構造は、第１実施形態と同様であるので、説明を省略する。
【０１２６】
次に、この半導体装置の製造方法は、トレンチの平面パターンを第１実施形態に対して変更しているだけであり、その他は同様である。したがって、ここでは、トレンチ６１、６３を形成する工程のみ説明する。
【０１２７】
第１実施形態と同様に、表面がＳｉ（１００）面であるＮ＋型半導体基板１上に、Ｎ−型ドリフト層２、Ｐ型ベース領域３、Ｐ型ウェル領域１９、Ｐ型ボディ領域６、Ｎ＋型ソース領域６２、Ｐ＋型コンタクト領域８が形成された半導体基板４上にマスクを形成する。なお、Ｎ＋型ソース領域６２はストライプ状に形成される。その後、マスクを形成し、このマスクを用いて、エッチングを行いトレンチを形成する。
【０１２８】
このとき、セル形成予定領域では、トレンチ６１を結晶軸〈１００〉に対して平行な方向に沿って形成する。これにより、トレンチ６１の側壁面はＳｉ（１００）面となる。
【０１２９】
一方、ゲート引き出し配線の形成予定領域では、例えば、トレンチ６３を結晶軸〈１１０〉に対して平行な方向に沿って形成する。このとき、セル形成予定領域におけるトレンチ６１に対して１３５°をなすようにトレンチ６３が形成される。これにより、トレンチ６３の側壁面はＳｉ（１１０）面となる。
【０１３０】
その後、第１実施形態と同様に、熱酸化により、トレンチ６１、６３の表面上にゲート酸化膜を形成する。このとき、酸化される速度に面方位依存性が現れるように、熱酸化されることで、セル形成予定領域におけるトレンチ６１よりも、ゲート引き出し配線の形成予定領域におけるトレンチ６３の方が、ゲート酸化膜の膜厚が厚くなる。
【０１３１】
従来、図２８に示すように、セル領域におけるトレンチゲートがストライプ構造である半導体装置では、セル領域とゲート引き出し配線領域におけるトレンチの側壁面は同一の結晶面となっていた。
【０１３２】
これに対して、本実施形態では、上記したように、ゲート引き出し配線の形成予定領域におけるトレンチ６３の側壁が、セル形成予定領域におけるトレンチ６１よりも、熱酸化したときに、熱酸化される速度が大きい結晶面となるように、トレンチを形成している。このことから、本実施形態においても、第１実施形態と同様の効果を有する。
【０１３３】
なお、本実施形態では、ゲート引き出し配線領域にて、トレンチ６３は結晶軸〈１１０〉に対して平行な方向に沿って形成されていたが、結晶軸〈１１０〉に対して垂直な方向に沿って形成することもできる。
【０１３４】
また、ゲート引き出し配線１８の配置を以下に示すように変更することも可能である。本実施形態では、図１５において、ゲート引き出し配線１８は、結晶軸〈１００〉に対して垂直な方向に延びて形成されており、セル領域のトレンチ６１は、ゲート引き出し配線１８が延びている方向に対して、垂直な方向に延びていた。
【０１３５】
この場合に限らず、ゲート引き出し配線１８が、結晶軸〈１１０〉に対して垂直な方向に延びて形成されている場合、図１６に示すように、トレンチ６３がゲート引き出し配線１８に対して垂直な方向に延びて形成された構造とすることもできる。なお、このとき、セル領域のトレンチ６１は、トレンチ６３に対して１３５°をなしており、ゲート引き出し配線１８が延びている方向に対して４５°をなしている。
【０１３６】
（第７実施形態）
また、上記した各実施形態におけるゲート酸化膜の代わりに、次のようなＯＮＯ膜を形成する場合においても、本発明を適用することができる。
【０１３７】
図１７に本実施形態における半導体装置のトレンチゲートが形成されている部分の断面図を示す。この図は、セル領域におけるトレンチゲートを示しており、第１実施形態と比較すると、図２を左右半分に分けたときの片側に対応している。なお、図２と同一部分においては、同一の符号を付している。また、ここでは、Ｐ型ボディ領域６、Ｐ＋型コンタクト領域８は省略している。
【０１３８】
本実施形態では、第１実施形態と同様に、セル領域には、Ｓｉ（１００）面に沿って、トレンチ５が形成されている。すなわち、トレンチ５の側壁面はＳｉ（１００）面となっている。
【０１３９】
そして、このトレンチ５の側壁上には、膜厚が例えば６０ｎｍであるシリコン酸化膜７１と、膜厚が例えば８〜１０ｎｍであるシリコン窒化膜７２と、膜厚が例えば６〜８ｎｍであるシリコン酸化膜７３とからなる積層膜、いわゆるＯＮＯ膜が形成されている。
【０１４０】
また、トレンチ５の上部、下部には、それぞれシリコン酸化膜７４、７５が形成されている。トレンチ５の下部コーナーを含む底面側の内壁上には、膜厚が例えば１５０ｎｍであるシリコン酸化膜７４が形成されており、トレンチ５の上部コーナーから基板４上に渡って、膜厚が例えば２００ｎｍであるシリコン酸化膜７５が形成されている。
【０１４１】
このように、本実施形態では、トレンチ５の側壁上に形成されたＯＮＯ膜と、トレンチ５の上部、下部に形成されたシリコン酸化膜７４、７５とにより、ゲート絶縁膜が構成されている。なお、シリコン酸化膜７４、７５は、ＯＮＯ膜よりも膜厚が厚くなっている。
【０１４２】
そして、トレンチ５内部にて、シリコン酸化膜７３、７５上にゲート電極１０が形成されている。また、第１実施形態と同様に、基板４上には、層間絶縁膜１１と金属電極１２とが形成されている。
【０１４３】
一方、ゲート引き出し配線領域におけるトレンチゲートにおいても、トレンチ内に形成されたゲート絶縁膜は、セル領域と同様の構成となっている。すなわち、図３の構造に対して、ゲート酸化膜１５が上記した構成のゲート絶縁膜となっている。ただし、このゲート引き出し配線領域では、第１実施形態と同様に、Ｓｉ（１１０）面に沿って、トレンチ１４が形成されている。すなわち、トレンチ１４の側壁面はＳｉ（１１０）面となっている。
【０１４４】
また、トレンチ１４の側壁面上に形成されたシリコン酸化膜７１は、膜厚が例えば８０〜１００ｎｍであり、セル領域におけるシリコン酸化膜７１よりも膜厚が厚くなっている。なお、本実施形態では、これらのシリコン酸化膜７１が特許請求の範囲に記載の酸化膜に相当する。
【０１４５】
本実施形態では、上記したように、セル領域及びゲート引き出し配線領域の双方において、トレンチ５、１４側壁面上のゲート絶縁膜がＯＮＯ膜から構成されている。これにより、第１実施形態のようにシリコン酸化膜９から構成されている場合と比較して、高いゲート耐圧を得ることができる。
【０１４６】
また、本実施形態においても、トレンチ５、１４側壁面上に形成されているシリコン酸化膜７１は、セル領域よりもゲート引き出し配線領域の方が膜厚が厚いことから、第１実施形態と同様の効果を有している。これにより、ゲート信頼性を向上させることができる。
【０１４７】
さらに、本実施形態では、セル領域及びゲート引き出し配線領域の双方において、トレンチ５、１４の上部、下部に形成されたシリコン酸化膜７４、７５は、トレンチ５、１４の側壁面上に形成されたＯＮＯ膜よりも膜厚が厚くなっている。また、トレンチ５、１４の上部、下部に形成されたシリコン酸化膜７４、７５は、ゲート絶縁膜をゲート酸化膜のみにより構成した場合と比較しても、膜厚が厚くなっている。また、ゲート絶縁膜の全体をＯＮＯ膜から構成した場合と比較しても、膜厚は厚くなっている。
【０１４８】
このように、ゲート引き出し配線領域において、トレンチ１４の上部では、シリコン酸化膜７４が厚いことから、ゲート絶縁膜をゲート酸化膜のみにより構成した場合や、ゲート絶縁膜の全体をＯＮＯ膜から構成した場合と比較して、トレンチ１４の上部コーナーにおける局所的にかかる高電界を緩和することができる。これによっても、ゲート信頼性をさらに向上させることができる。
【０１４９】
また、一般的にゲート絶縁膜を全て均一な膜厚にて形成した場合、トレンチ５の上部、下部、及びトレンチ１４の下部のコーナーにおいても、電界集中が起きやすく、そのため耐圧が低下してしまう。これに対して、本実施形態によれば、各コーナーにおける局所的にかかる高電界を緩和することができことから、その部分での耐圧低下を防止することができる。これによっても、ゲート信頼性をさらに向上させることができる。
【０１５０】
次にこの半導体装置の製造方法は、第１実施形態の製造方法に対して、ゲート絶縁膜の形成方法が異なっており、その他は同様である。したがって、ここでは、ゲート絶縁膜の形成工程を、図２、３、１７を参照して説明する。
【０１５１】
第１実施形態と同様に半導体基板４上に、トレンチマスク用の酸化膜１７を堆積し、パターニングする。そして、この酸化膜１７をマスクとして、セル形成予定領域及びゲート引き出し配線の形成予定領域にトレンチ５、１４を形成する。その後、熱酸化により、トレンチ５、１４の内壁上にシリコン酸化膜７１を形成する。なお、熱酸化は、第１実施形態と同様に、酸化速度の面方位依存性が現れるような条件にて行う。
【０１５２】
このとき、セル領域におけるトレンチ５の側壁面はＳｉ（１００）面となっており、トレンチ１４の側壁面はＳｉ（１１０）面となっている。これにより、ゲート引き出し配線の形成予定領域におけるシリコン酸化膜７１は、セル領域におけるシリコン酸化膜７１よりも膜厚が厚くなる。
【０１５３】
次に、トレンチ５、１４の内壁上を含む半導体基板４の表面上に、ＬＰＣＶＤ方により、シリコン窒化膜７２を形成する。
【０１５４】
続いて、ＣＨＦ３及びＯ２ガス系を用いた異方性ドライエッチングにより、シリコン窒化膜７２のうち、トレンチ５、１４の側壁面のシリコン窒化膜を残し、トレンチ５、１４の底部、上部及び半導体基板４表面上のシリコン窒化膜を除去する。これにより、トレンチ５、１４の底部、上部及び半導体基板４表面上では、シリコン酸化膜７１が露出する。
【０１５５】
そして、例えば、９５０℃にて熱酸化を行い、シリコン窒化膜７２上にシリコン酸化膜７３を形成する。このとき、シリコン窒化膜が除去されたトレンチ５、１４の底部、上部及び半導体基板４表面上では、シリコン酸化膜７１の膜厚が大きくなり、シリコン酸化膜７５、７４が形成される。
【０１５６】
このようにして、セル領域及びゲート引き出し配線領域の双方において、トレンチ５、１４側壁面側では、ＯＮＯ膜からなり、トレンチ５、１４の上部、下部では、ＯＮＯ膜より膜厚が厚いシリコン酸化膜７４、７５からなるゲート絶縁膜が形成される。
【０１５７】
なお、本実施形態では、第１実施形態の場合を例として説明したが、その他の実施形態においても、同様にこのようなゲート絶縁膜とすることができる。また、本実施形態では、ゲート絶縁膜が部分的にＯＮＯ膜より構成されていたが、ゲート絶縁膜の全てがＯＮＯ膜より構成された構造とすることもできる。これによっても、上記した各実施形態と同様の効果を有する。この場合、ＯＮＯ膜のうち、トレンチ内壁上に直接形成された酸化膜が特許請求の範囲に記載の酸化膜に相当する。
【０１５８】
（第８実施形態）
上記した各実施形態では、表面が（１００）面であるシリコン基板を用いた場合を例として説明してきた。この場合では、製造の容易さの観点より、セル領域では側壁が（１００）面となるように、また、ゲート引き出し配線領域では側壁が（１１０）面となるように、トレンチを形成するのが好ましいが、熱酸化したとき、ゲート引き出し配線領域の方が、セル領域よりも酸化される速度が大きい結晶面となっており、セル領域での側壁面の結晶面がオン抵抗を上昇させない結晶面であれば、以下に説明するように、セル領域及びゲート引出配線領域でのトレンチの側壁面を他の結晶面とすることもできる。
【０１５９】
第３実施形態等では、セル領域におけるトレンチゲートにおいて、１つのメッシュが六角形形状の場合を説明した。その際、１つのメッシュが正六角形形状の場合では、トレンチ側辺のうち、２辺しか（１００）面とすることができないことも説明したが、正六角形のように、１つの内角が全て１２０°である六角形形状のメッシュ構造とする場合、図１８に示すような平面パターンとすることもできる。
【０１６０】
図１８に第８実施形態における半導体装置の平面図を示す。なお、第３実施形態の図８と同一部分については、同一の符号を付すことで説明を省略する。図１８に示す平面構造では、セル領域において、トレンチ側辺３１ａ、３１ｂ、３１ｃはそれぞれ隣りの辺と１２０°の角をなしている。そして、トレンチ側辺３１ａ、３１ｂのそれぞれが、結晶軸〈１１０〉に対して１２０°の角をなす方向に延びており、トレンチ側辺３１ｃは結晶軸〈１１０〉と平行な方向に延びている。
【０１６１】
このように本実施形態では、４本のトレンチ側辺が結晶軸〈１１０〉に対して１２０°の角をなす結晶面となっている。この結晶面は（１１０）面よりも熱酸化したときの酸化される速度が小さい。したがって、この結晶面を有するトレンチ３１ａ、３１ｂの側壁上に形成された酸化膜は、ゲート引出配線領域におけるトレンチ１４の側壁上に形成された酸化膜よりも薄くなっている。これにより、オン抵抗の上昇を抑制しつつ、ゲート耐圧を向上させることができる。
【０１６２】
ただし、結晶軸〈１１０〉に対して１２０°の角をなす結晶面は、（１００）面と比較して、熱酸化による酸化速度が大きく、また、チャネル移動度も小さいため、図１８に示す構造よりも、第３実施形態の図８に示す構造の方がよりオン抵抗の上昇が抑制される。
【０１６３】
なお、ゲート引き出し配線領域では、（１１０）面のように、原子面密度が高く、熱酸化したときに酸化される速度が大きい結晶面であれば、例えば（１１１）面などの他の結晶面としても良い。
【０１６４】
（第９実施形態）
また、シリコン基板の表面が（１００）面でないシリコン基板を用いた場合でも、熱酸化したときに、ゲート引き出し配線領域の方が、セル領域よりも酸化される速度が大きい結晶面となるように、トレンチを形成することで、本発明を適用することができる。
【０１６５】
具体的に表面が（１１０）面であるシリコン基板を用いた場合では、図１９〜図２５に示すような平面パターンとすることができる。なお、図１９〜図２５の断面構造においては、第１実施形態と同様であることから説明を省略する。
【０１６６】
まず、セル領域におけるトレンチの主たる側壁面を（１００）面とし、ゲート引出配線領域におけるトレンチの主たる側壁面を（１１０）面とする場合を説明する。
【０１６７】
１つのメッシュが四角形形状である四角形セルのときでは、図１９に示す平面パターンとすることができる。図１９において、図１と同一部分については、図１と同一の符号を付している。
【０１６８】
図１９に示す平面パターンは、従来の図２６に示す平面パターンとセル領域におけるメッシュ形状が同一であるが、１つのメッシュを構成するトレンチ側辺５ｃ、５ｄのうち、辺５ｃは（１００）面に沿っており、辺５ｄは（１１０）面に沿っている。本実施形態では、辺５ｃと辺５ｄの長さは、例えば同一となっている。また、ゲート引出配線領域におけるトレンチ１４は（１１０）面に沿っている。
【０１６９】
このように、セル領域において１つの四角形状のメッシュを構成するトレンチのうち、２辺が（１００）面であり、トレンチ１４が（１１０）面であることから、この場合においても第２実施形態と同様に、オン抵抗の上昇を抑制しつつ、ゲート耐圧を向上させることができる。
【０１７０】
また、１つのメッシュが六角形形状の六角形セルの場合では、図２０、２１に示す平面パターンとすることができる。なお、図８と同一部分については、同一の符号を付すことで説明を省略する。
【０１７１】
図２０に示すように、セル領域において、１つの六角形形状のメッシュを構成するトレンチ側辺のうち、辺３１ｄは結晶軸〈−１１１〉に対して垂直方向に延びており、辺３１ｅは結晶軸〈１１１〉に対して垂直方向に延びており、すなわち、辺３１ｄ、３１ｅは共に（１１１）面に沿っている。また、辺３１ｆは結晶軸〈１００〉に対して垂直な方向に延びており、すなわち、（１００）面に沿っている。このとき、辺３１ｆと辺３１ｄとのなす角は１２５．３°であり、辺３１ｄと辺３１ｅとのなす角は１０９．４°となっている。
【０１７２】
一方、ゲート引出配線領域では、トレンチ１４は結晶軸〈０１１〉と垂直な方向に延びており、トレンチ１４の側壁面は（１１０）面となっている。
【０１７３】
また、辺３１ｆの長さは、辺３１ｄ、３１ｅの長さの合計よりも長くなっている。したがって、本実施形態では、１つの六角形のメッシュを構成するトレンチ側辺において、辺３１ｆの２本分の長さの合計は、全ての辺の長さの合計の半分よりも長くなっている。この結果、オン抵抗の上昇を抑制しつつ、ゲート耐圧を向上させることができる。なお、〈−１１１〉の表記における−（マイナス）は、通常、数字の上に付されるバーを示しており、表記上の都合により、本明細書では、数字の前に付している。
【０１７４】
また、図２０では、トレンチ１４はセル領域におけるトレンチ側辺３１ｆに対して垂直な状態で連結した構造となっていたが、図２１に示すように、辺３１ｆに対して、辺３１ｄと平行に延びているトレンチ１４ａを介して、トレンチ１４ｂが連結した構造とすることもできる。このとき、トレンチ１４ａとトレンチ１４ｂのなす角は１４４．７°である。
【０１７５】
次にセル領域におけるトレンチの主たる側壁面を（１００）面とし、ゲート引出配線領域におけるトレンチの主たる側壁面を（１１１）面とする場合を説明する。
【０１７６】
トレンチゲートがストライプ構造である場合では、図２２に示す平面パターンとすることができる。なお、図１５と同一部分については、同一符号を付している。
【０１７７】
図２２に示すように、セル領域では、トレンチ６１が結晶軸〈１００〉に対して垂直な方向に延びており、トレンチ６１の側壁面は（１００）面となっている。一方、ゲート引出配線領域では、トレンチ６３は結晶軸〈−１１１〉に対して垂直な方向に延びており、トレンチ６３の側壁面は（１１１）面となっている。
【０１７８】
このとき、トレンチ６１とトレンチ６３のなす角は１２５．３°となっている。また、ゲート引出配線１８は結晶軸〈１００〉と平行な方向に延びており、ゲート引出配線１８とトレンチ６３のなす角は３５．３°となっている。
【０１７９】
この場合においても、オン抵抗の上昇を抑制しつつ、ゲート耐圧を向上させることができる。
【０１８０】
また、１つのメッシュ形状が四角形である四角形セルの場合では、図２３〜２５に示す平面パターンとすることができる。なお、第１実施形態の図１と同一部分については、図１と同一符号を付している。
【０１８１】
図２３に示すように、セル領域では、１つのメッシュを構成するトレンチ側辺のうち、辺５ｅは結晶軸〈１１１〉に対して垂直な方向に延びており、すなわち（１１１）面に沿っている。また、辺５ｆは結晶軸〈１００〉に対して垂直な方向に延びており、すなわち（１００）面に沿っている。辺５ｅと辺５ｆのなす角は５４．７°であり、１つの四角形形状のメッシュは、１つの内角が５４．７°である平行四辺形となっている。
【０１８２】
一方ゲート引出配線領域では、トレンチ１４ｃが結晶軸〈１１１〉に対して垂直な方向に延びており、トレンチ１４ｃの側壁面は（１１１）面となっている。
このトレンチ１４ｃはトレンチ側辺５ｆに対して５４．７°の角をなして連結している。また、ゲート引出配線１８は結晶軸〈１００〉に対して垂直な方向に延びており、このゲート引出配線１８とトレンチ１４ｃのなす角は５４．７°隣っている。
【０１８３】
図２３においても、トレンチ側辺５ｅ、５ｆの長さは同じであることから、１つのメッシュを構成するトレンチ側辺の長さの全合計のうち、その半分の長さに相当する辺が（１００）面に沿っている。これらのことから、この場合においても、オン抵抗の上昇を抑制しつつ、ゲート耐圧を向上させることができる。
【０１８４】
なお、図２３では、ゲート引出配線領域において、トレンチ１４ｃは結晶軸〈１１１〉に対して垂直な方向に延びていたが、図２４に示すように、トレンチ１４ｃのかわりに、結晶軸〈−１１１〉に対して垂直な方向に延びているトレンチ１４ｄを配置することもできる。この場合においても、トレンチ１４ｄと辺５ｆのなす角は５４．７°であり、このようにしても、トレンチ１４ｄの側壁面は（１１１）となる。
【０１８５】
また、図２５に示すように、図２３に対して、セル領域のセルの平面パターンは同一のまま、ゲート引出配線１８を異なる配置とすることもできる。図２５に示す構造では、ゲート引出配線１８は結晶軸〈１００〉に対して３５．３°をなす方向に延びている。トレンチ１４ｅは結晶軸〈−１１１〉に対して垂直な方向に延びており、その側壁面は（１１１）面となっている。このトレンチ１４ｅは辺５ｅに対して、７０．５°の角をなして辺５ｅと連結しており、また、ゲート引出配線１８と７０．５°の角をなしている。このようにしても、図２３に示す場合と同様の効果を有している。
【０１８６】
（他の実施形態）
上記した各実施形態では、トレンチゲートを有するＮチャネル型ＭＯＳＦＥＴを例として説明してきたが、導電型をそれぞれ反対導電型としたＰチャネル型ＭＯＳＦＥＴや、基板１とドリフト層２とを相互に異なる導電型としたＩＧＢＴ等のトレンチゲートを有するＭＯＳ構造を備えるパワー素子においても、本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の平面図である。
【図２】図１中のＡ−Ａ’線断面図である。
【図３】図１中のＢ−Ｂ’線断面図である。
【図４】図１中のＣ−Ｃ’線断面図である。
【図５】図１中のＤ−Ｄ’線断面図である。
【図６】図１中のＥ−Ｅ’線断面図である。
【図７】本発明の第２実施形態における半導体装置の平面図である。
【図８】本発明の第３実施形態における半導体装置の平面図である。
【図９】（ａ）は図１中の領域Ｓを拡大した図であり、（ｂ）は（ａ）中のＦ−Ｆ’線断面図である。
【図１０】従来におけるセル領域のトレンチがストライプ構造である半導体装置のトレンチが形成されている領域の断面図である。
【図１１】（ａ）は図８中の領域Ｔを拡大した図であり、（ｂ）は（ａ）中のＧ−Ｇ’線断面図である。
【図１２】本発明の第４実施形態における半導体装置の平面図である。
【図１３】本発明の第５実施形態における第１の例としての半導体装置の平面図である。
【図１４】本発明の第５実施形態における第２の例としての半導体装置の平面図である。
【図１５】本発明の第６実施形態における第１の例としての半導体装置の平面図である。
【図１６】本発明の第６実施形態における第２の例としての半導体装置の平面図である。
【図１７】本発明の第７実施形態における半導体装置の平面図である。
【図１８】本発明の第８実施形態における半導体装置の平面図である。
【図１９】本発明の第９実施形態における第１の例としての半導体装置の平面図である。
【図２０】本発明の第９実施形態における第２の例としての半導体装置の平面図である。
【図２１】本発明の第９実施形態における第３の例としての半導体装置の平面図である。
【図２２】本発明の第９実施形態における第４の例としての半導体装置の平面図である。
【図２３】本発明の第９実施形態における第５の例としての半導体装置の平面図である。
【図２４】本発明の第９実施形態における第６の例としての半導体装置の平面図である。
【図２５】本発明の第９実施形態における第７の例としての半導体装置の平面図である。
【図２６】従来における第１の例としての半導体装置の平面図である。
【図２７】（ａ）は図２６中のＨ−Ｈ’線断面図であり、（ｂ）は図２６中のＩ−Ｉ’線断面図である。
【図２８】従来における第２の例としての半導体装置の平面図である。
【符号の説明】
１…Ｎ＋型基板、２…Ｎ−型ドリフト層、３…Ｐ型ベース領域、
４…半導体基板、６…Ｐ型ボディ領域、７、６２…Ｎ＋型ソース領域、
８…Ｐ＋型コンタクト領域、１０、１６…ゲート電極、
９、１５、７１、１０９、１１５…ゲート酸化膜、１１…層間絶縁膜、
１２…金属電極、１３、２２、２４…コンタクトホール、
１７、２０…酸化膜、１８…ゲート引き出し配線、１９…Ｐ型ウェル層、
２１…ゲート電極配線、２３…Ｎ＋型層、
７１、７３、７４、７５…シリコン酸化膜、７２…シリコン窒化膜
５、１４、３１、４３、５１、５２、６１、６３、１０５、１１４…トレンチ。
【図１】
2004079955.tif 000003
【図２】
2004079955.tif 000004
【図３】
2004079955.tif 000005
【図４】
2004079955.tif 000006
【図５】
2004079955.tif 000007
【図６】
2004079955.tif 000008
【図７】
2004079955.tif 000009
【図８】
2004079955.tif 000010
【図９】
2004079955.tif 000011
【図１０】
2004079955.tif 000012
【図１１】
2004079955.tif 000013
【図１２】
2004079955.tif 000014
【図１３】
2004079955.tif 000015
【図１４】
2004079955.tif 000016
【図１５】
2004079955.tif 000017
【図１６】
2004079955.tif 000018
【図１７】
2004079955.tif 000019
【図１８】
2004079955.tif 000020
【図１９】
2004079955.tif 000021
【図２０】
2004079955.tif 000022
【図２１】
2004079955.tif 000023
【図２２】
2004079955.tif 000024
【図２３】
2004079955.tif 000025
【図２４】
2004079955.tif 000026
【図２５】
2004079955.tif 000027
【図２６】
2004079955.tif 000028
【図２７】
2004079955.tif 000029
【図２８】
2004079955.tif 000030