(57)【要約】【課題】小型、低コストで汎用性が高い制御回路を提供すること。【解決手段】レジスタ１０５に保持された設定値に基づいて出力電圧を切り替え可能なＤ／Ａコンバータ１０２と、２つの入力端子と１つの出力端子を有する演算増幅器１０９と、上記演算増幅器の２つの入力端子のうちの１つの入力端子にＤ／Ａコンバータ１０２の出力を選択的に入力させるスイッチ１０８とが同一チップ上に構成され、このスイッチ１０８によって選択されなかった入力端子と上記演算増幅器の出力端子は、外部回路と接続可能である。【選択図】    図１
2004165726.tif 000002
【特許請求の範囲】
【請求項１】
レジスタに保持された設定値に基づいて出力電圧を切り替え可能なＤ／Ａコンバータと、
２つの入力端子と１つの出力端子を有する演算増幅器と、
上記演算増幅器の２つの入力端子のうちの１つの入力端子に上記Ｄ／Ａコンバータの出力を選択的に入力させる切り替え手段と、
が同一チップ上に構成され、
上記切り替え手段によって選択されなかった入力端子と上記演算増幅器の出力端子とが外部回路と接続可能であることを特徴とする制御回路。
【請求項２】
上記外部回路と接続するための外部端子を有し、
上記演算増幅器が非動作の場合に、上記外部端子の電位状態を低レベル状態、高レベル状態、又は開放状態に切り替えることが可能な第２の切り替え手段が、上記同一チップ上に構成されていることを特徴とする制御回路。
【請求項３】
外部回路と接続するための外部端子と、
演算増幅器と、
Ｄ／Ａコンバータと、
上記演算増幅器の＋側入力端子、上記演算増幅器の−側入力端子、及び上記演算増幅器の出力端子の３つの端子のうち、２つの端子を選択して上記外部端子と接続するように切り替える第１のスイッチと、
上記第１のスイッチによって選択されなかった残りの１つの端子を上記Ｄ／Ａコンバータの出力又は上記選択された端子に接続するように切り替える第２のスイッチと、
を具備することを特徴とする制御回路。
【請求項４】
同一チップ上に演算増幅回路を有する制御回路であって、
上記演算増幅回路の出力を外部回路と接続する第１の外部接続端子と、
上記演算増幅回路の２つの入力のうち、一の入力を外部回路と接続する第２の外部接続端子と、
上記演算増幅回路の他の入力と接続可能な内部回路と、
上記演算増幅回路の各々の入力と、上記第２の外部接続端子及び上記内部回路との接続を設定する設定手段と、
上記設定手段の設定に応じて上記演算増幅回路の各入力の接続を切り替える切り替え手段と、
を具備することを特徴とする制御回路。
【請求項５】
上記内部回路は定電圧回路を含み、
上記切り替え手段は、上記定電圧回路から上記演算増幅回路に定電圧を供給するように上記定電圧回路と上記演算増幅回路とを接続することを特徴とする請求項４に記載の制御回路。
【請求項６】
上記演算増幅回路の出力の接続状態を、上記第１の外部接続端子と接続された状態、所定電源、接地状態又は開放状態の何れかを含む接続状態と切り替える出力接続切り替え手段を更に具備し、
上記出力接続切り替え手段は、上記設定手段の設定に応じて上記演算増幅回路の出力の接続状態を切り替えることを特徴とする請求項４に記載の制御回路。
【請求項７】
上記設定手段は、上記演算増幅回路の一の入力を上記第１の外部接続端子に接続し、他の入力を上記定電圧回路に接続するように設定し、
上記切り替え手段は、上記設定手段の設定に応じて上記演算増幅回路の一の入力を択一的に上記第１の外部接続端子に接続するように切り替え、上記他の入力を択一的に上記定電圧回路に接続するように切り替えることを特徴とする請求項４に記載の制御回路。
【請求項８】
上記定電圧回路はＤ／Ａ変換器を含み、上記設定手段による設定に応じて、出力電圧を変更可能であることを特徴とする請求項４に記載の制御回路。
【請求項９】
同一チップ上に複数の演算増幅回路を有する制御回路であって、
上記複数の演算増幅回路の各出力を外部回路とそれぞれ接続する第１の外部接続端子群と、
上記複数の演算増幅回路のそれぞれの２つの入力のうち、一の入力を外部回路とそれぞれ接続する第２の外部接続端子群と、
上記複数の演算増幅回路の他の入力とそれぞれ接続可能な内部回路と、
上記複数の演算増幅回路の各々の入力と、上記第２の外部接続端子及び上記内部回路との接続を独立して設定する設定手段と、
上記設定手段の設定に応じて上記複数の演算増幅回路の各入力の接続を切り替える切り替え手段と、
を具備することを特徴とする制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、同一チップ上にアナログ回路が形成されたワンチップマイクロコンピュータなどの制御回路の改良に関する。
【０００２】
【従来の技術】
デジタル的な演算を行う演算制御部以外に、例えば、演算増幅器（オペアンプ）などを同一チップ上に設けたアナログ回路搭載の制御回路（マイクロコンピュータ）は様々な分野で広く利用されている。本出願人も、例えば、特許文献１等でカメラ専用のアナログ回路を内蔵したマイクロコンピュータを提案している。
【０００３】
また、種々の電気製品や携帯用機器などのコンシューマ向けの商品にもこのようなマイクロコンピュータが採用されている。これにより、ユーザによる操作入力やセンサによる検出結果に基づいた複雑な演算やシーケンスコントロール、更には、表示装置やアクチュエータの制御なども所定のプログラムに従って手軽に行うことができるようになった。
【０００４】
最近では、タイマやパルス発生器などに加え、表示装置（例えば、ＬＣＤ）の制御や、Ａ／Ｄ変換回路やＤ／Ａ変換回路といった周辺回路等もチップ内に効率よく内蔵されているマイクロコンピュータもある。このようなマイクロコンピュータは、全く別の製品でも同様に使用することができるので、量産効果によって低コスト化が進んでいる。例えば、前述したようなカメラに使われているチップは、リモコン用にも家電用にも利用されている。
【０００５】
このような流れの中で、半導体製造プロセスの向上による回路の微細化が推進されており、ＣＰＵの製造メーカはチップ面積の小型化を達成しつつ、激しいコスト競争を行っている。
【０００６】
また、前述のオペアンプの改良に関しては、特許文献２等において、オペアンプの入力部にスイッチ切り替え機能を設けてオフセット補正を行う技術が提案されている。
【０００７】
【特許文献１】
特開平１１−１４２７２２号公報
【０００８】
【特許文献２】
特開平６−２６０８５１号公報
【０００９】
【発明が解決しようとする課題】
前述したような、マイクロコンピュータの製造において重要なことは、同一のマイクロコンピュータをなるべく多くの回路に使用できる汎用性である。１つの品種が１種類の商品にしか採用できないのであれば、マイクロコンピュータの開発費用が全てその商品の原価に上乗せされることになり、低コスト化を妨げることになる。特に周辺回路の選択を誤ると、その周辺回路にかかわる機能が利用できない。つまり、その周辺回路分の面積や端子が無駄になることになり、結果、このような回路は多くのユーザから敬遠されることになる。
【００１０】
上記特許文献１においても、アナログ回路部にカメラ専用の回路を数多く含んでいるので、この分、チップ面積が拡大してコストが上がってしまう割には、製品の応用分野が限られてしまう。この結果、量産化によるコストダウンも見込みにくい。
【００１１】
また、オペアンプのようなアナログ回路は、基本的な回路であるにもかかわらず、大型化しやすい。つまり、オペアンプは入力端子が２本、出力端子が１本の計３本の端子が必要であり、周辺回路として一般化されることが少なかった。
【００１２】
本発明は、上記の事情に鑑みてなされたもので、小型、低コストで汎用性が高い制御回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために、本発明による制御回路は、レジスタに保持された設定値に基づいて出力電圧を切り替え可能なＤ／Ａコンバータと、２つの入力端子と１つの出力端子を有する演算増幅器と、上記演算増幅器の２つの入力端子のうちの１つの入力端子に上記Ｄ／Ａコンバータの出力を選択的に入力させる切り替え手段とが同一チップ上に構成され、上記切り替え手段によって選択されなかった入力端子と上記演算増幅器の出力端子とが外部回路と接続可能であることを特徴とする制御回路。
【００１４】
また、上記の目的を達成するために、本発明による制御回路は、外部回路と接続するための外部端子と、演算増幅器と、Ｄ／Ａコンバータと、上記演算増幅器の＋側入力端子、上記演算増幅器の−側入力端子、及び上記演算増幅器の出力端子の３つの端子のうち、２つの端子を選択して上記外部端子と接続するように切り替える第１のスイッチと、上記第１のスイッチによって選択されなかった残りの１つの端子を上記Ｄ／Ａコンバータの出力又は上記選択された端子に接続するように切り替える第２のスイッチとを具備することを特徴とする。
【００１５】
また、上記の目的を達成するために、本発明による制御回路は、同一チップ上に演算増幅回路を有する制御回路であって、上記演算増幅回路の出力を外部回路と接続する第１の外部接続端子と、上記演算増幅回路の２つの入力のうち、一の入力を外部回路と接続する第２の外部接続端子と、上記演算増幅回路の他の入力と接続可能な内部回路と、上記演算増幅回路の各々の入力と、上記第２の外部接続端子及び上記内部回路との接続を設定する設定手段と、上記設定手段の設定に応じて上記演算増幅回路の各入力の接続を切り替える切り替え手段とを具備することを特徴とする。
【００１６】
更に、上記の目的を達成するために、本発明による制御回路は、同一チップ上に複数の演算増幅回路を有する制御回路であって、上記複数の演算増幅回路の各出力を外部回路とそれぞれ接続する第１の外部接続端子群と、上記複数の演算増幅回路のそれぞれの２つの入力のうち、一の入力を外部回路とそれぞれ接続する第２の外部接続端子群と、上記複数の演算増幅回路の他の入力とそれぞれ接続可能な内部回路と、上記複数の演算増幅回路の各々の入力と、上記第２の外部接続端子及び上記内部回路との接続を独立して設定する設定手段と、上記設定手段の設定に応じて上記複数の演算増幅回路の各入力の接続を切り替える切り替え手段とを具備することを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る制御回路の一例を示す電気回路図である。
マイクロコンピュータ（以下、制御ＣＰＵと称する）１０１は、コアＣＰＵ１０１ａ、入力／出力（Ｉ／Ｏ）回路１１８、内部バス１２０、及びＲＯＭ１２１を含んで構成された集積回路（ＩＣ）である。例えば、入力端子１１９から制御ＣＰＵ１０１に信号が入力された場合には、その信号は、Ｉ／Ｏ回路１１８、内部バス１２０を介してコアＣＰＵ１０１ａに入力される。コアＣＰＵ１０１ａは、入力された信号に基づいてＲＯＭ１２１に書き込まれた所定のプログラムに基づいて、所定のシーケンス制御を実行する。
【００１８】
以後、制御ＣＰＵ１０１と、デジタル／アナログ（Ｄ／Ａ）コンバータ１０２、演算増幅（オペアンプ）回路１０３等の周辺回路とが１チップ上に構成された回路全体を総称して制御回路（ＣＰＵ）１と称することにする。
【００１９】
本第１の実施の形態に係るＣＰＵ１では、内部バス１２０を介して第１レジスタ１０４及び第２レジスタ１０５に保持される値を設定可能である。
まず、第２レジスタ１０５に設定される値に応じてアナログスイッチ１０７ａ〜１０７ｄのオン／オフが制御される。また、これらのスイッチ１０７ａ〜１０７ｄのオン／オフの状態により、抵抗アレイ１０６の分圧電圧が変化するので、オペアンプ回路１０３には、スイッチのオン／オフ状態に対応した種々の電圧が供給される。つまり、スイッチ１０７ａがオンされて他のスイッチがオフされた場合には高電圧がオペアンプ回路１０３に供給され、また、スイッチ１０７ｄがオンされて他のスイッチがオフされた場合には、低電圧がオペアンプ回路１０３に供給される。
【００２０】
なお、ここでは、単純化のためにスイッチ１０７ａ〜１０７ｄの４種類の出力電圧が供給できるように図示しているが、実際には、８〜１０ビットの切り替えが可能である。
【００２１】
また、第１レジスタ１０４はアナログスイッチ１０８、１１０、１２４、及び１２５を切り替え制御するためのものである。図において２つのスイッチからなるスイッチ１０８のオン／オフを制御することにより、前述のＤ／Ａコンバータ１０２からの出力をオペアンプ１０９の−側端子、又は、＋側端子の何れかの端子に選択的に入力させる。
【００２２】
図２（Ａ）は、スイッチ１０８の一方の模式図である。つまり、第１レジスタからの制御信号１４０に応じて、スイッチ１０８内部の切り替え部１０８ｄを切り替えて、端子１０８ａからの信号を端子１０８ｂ又は端子１０８ｃの何れかに選択的に入力させることができる。
【００２３】
なお、このスイッチ１０８は図２（Ｂ）のように構成することもできる。つまり、図２（Ｂ）はオンとオフとを切り替える切り替え部１０８ｅ、１０８ｆの組合せである。この場合には、制御信号１４０によって切り替え部１０８ｆのオン／オフが制御される。また、制御信号１４０は、インバータ１０８ｇにも入力され、インバータ１０８ｇからは制御信号１４０の反転信号が出力される。これにより、切り替え部１０８ｅには、切り替え部１０８ｆとは常に反対の信号レベルの信号が入力されることになるので、端子１０８ａからの信号は、端子１０８ｂ又は１０８ｃの何れか一方に選択的に入力される。
【００２４】
図１では、オペアンプ１０９の入力部にスイッチ１０８を２つ設けている。第１レジスタの設定により図１のスイッチ１２４、１２５のスイッチをオフとした状態で、更に、スイッチ１１０によってオペアンプ１０９の出力を外部端子１２３と接続すれば、図３（Ｂ）のような回路構成又は図３（Ｃ）のような回路構成のオペアンプ回路を選択的に構成することができる。なお、外部端子１２３は、スイッチ１１０によって、オペアンプ１０９と接続させずに、高（Ｈ）レベル出力又は低（Ｌ）レベル出力に固定可能にもなっている。つまり、スイッチ１１０は、オペアンプ１０９の出力端子と外部端子１２３との接続、オペアンプ１０９の出力端子の開放、外部端子１２３の電位レベルをＨレベルに固定、及び外部端子１２３の電位レベルをＬレベルに固定、の４種類の切り替えを行う。
【００２５】
なお、本実施の形態では、スイッチ１１０によって外部端子１２３の電位状態を変更可能な回路構成となっているが、オペアンプ１０９の出力の電位状態を変更可能なようにスイッチ１１０を構成してもよい。
【００２６】
また、外部端子１２３をオペアンプ１０９の出力端子から外し、更に、スイッチ１２５をオフ、スイッチ１２４をオンさせる。そして、スイッチ１０８によって、Ｄ／Ａコンバータ１０２からの出力がオペアンプ１０９の＋側に入力するようにすれば、図３（Ａ）のようなバッファ回路が構成できる。
【００２７】
また、図１のスイッチ１０８によってオペアンプ１０９の＋側入力を外部端子１２２と接続し、−側入力をＤ／Ａコンバータ１０２から切り離し、更に、スイッチ１２５をオン、スイッチ１１０を外部端子１２３とオペアンプ１０９の出力と接続すれば、図３（Ｄ）のようなオペアンプ回路を構成することもできる。なお、この場合には、スイッチ１２４をオフにしておく。このような工夫によって、制御ＣＰＵ１０１と同一チップ上にオペアンプ１０９を構成しても、図４に示す３本の外部端子を必要としない。つまり、２本の外部端子１２２、１２３だけでも３本の外部端子を持つオペアンプ回路と同様の働きをするので、外部端子１２２、１２３だけでもオペアンプ１０９の持つ特色を最大限に引き出すことが可能である。
【００２８】
つまり、ＩＣの面積は、内蔵の回路の規模だけでなく、端子（ピン）数によって決まる部分も大きい。このため、いくら内蔵の回路を小さくしても、端子数が多ければ、ＩＣ全体の面積は小さくならない。つまり、ＩＣの端子では、外部の回路と接続するためにワイヤや半田ボール等を利用するが、これらを接続するためのパッド部にも所定の面積が必要になる。このため、端子数が多いとＩＣ全体の面積も大きくなってしまう。
【００２９】
本実施の形態では、前述したような工夫によって、数多くの種類のオペアンプ回路が構成できるとともに、外部端子が３本必要な回路でも外部端子２本で構成することができる。結果、パッド部の数を減らすことができるので、ＩＣを小型化、つまり、低コスト化することができる。
【００３０】
図５に、前述したオペアンプを２個内蔵した回路の例を示す。なお、この例はカメラに内蔵される回路の例である。
一方のオペアンプ１０９ａは図示しないレジスタの設定に基づいて前述の各スイッチが制御されており、図３（Ｂ）の形式となっている。また、もう一方のオペアンプ１０９ｂは同様に図示しないレジスタの設定に基づいて、図３（Ｄ）の形式となっている。
【００３１】
オペアンプ１０９ａの出力はトランジスタ２０４のベース電位を制御している。また、オペアンプ１０９ａの＋側端子はトランジスタ２０４のコレクタ電位、つまり、モータ２０３に印加されている電圧をモニタしている。
【００３２】
トランジスタ１３０及びトランジスタ回路２０１がオンすることにより、トランジスタ２０２がオンする。これにより電源２００からモータ２０３に電流が流入してモータ２０３が駆動する。オペアンプ１０９ａはモータ２０３の電圧をモニタして、モータ２０３に印加された電圧がＤ／Ａコンバータの出力レベルＶＭになるようにトランジスタ２０４に流れる電流を制御する。
なお、シャント抵抗２０５は回路の伝送特性を改善するために設けられている。
【００３３】
このような回路構成におけるモータ２０３を用いてカメラのシャッタ駆動やズームレンズのズーミングなどを行えば、電源電圧によらない、安定した速度でのモータ駆動を行うことができる。これにより、正確な露出やズーム位置制御などが可能となり、美しい写真を撮影することができる。
【００３４】
また、オペアンプ１０９ａは、図１のスイッチ１１０をオフすることによって、出力を開放状態にすることも可能である。更に、スイッチ１２５をオンし、スイッチ１０８によってオペアンプ１０９の−側端子と外部端子１２２とを接続して、＋側端子をＤ／Ａコンバータ１０２ａと接続する。この場合には、外部端子１２２からはＤ／Ａコンバータ１０２ａで決定された電圧が出力される。
【００３５】
つまり、この場合に図５のトランジスタ１３０をオフ、トランジスタ１３１をオンさせると、図５のオペアンプ１０９ａの入力端子からＤ／Ａコンバータ１０２ａで決定された電圧が出力され、発光素子（ＬＥＤ）２１２が抵抗２１３によって定電流駆動される。これによって、電池の劣化によらず一定の明るさでＬＥＤ２１２が発光する。
【００３６】
ここで注意を要するのは、オペアンプ１０９ａの−側端子から電圧を出力させている点である。つまり、オペアンプ１０９ａは、あるときは図３（Ｃ）の形式で用いて、またあるときは、図３（Ａ）の形式で用いる。このような工夫によって２つの端子しかＩＣ外に出ていなくとも、オペアンプの正電圧制御機能によって２つの素子（ここでは、モータ２０３とＬＥＤ２１２である）の動作を選択的に制御することが可能である。
【００３７】
次に、オペアンプ１０９ｂについて説明する。オペアンプ１０９ｂは前述したように図３（Ｄ）のような形式となっている。この図３（Ｄ）ではオペアンプ１０９ｂがＤ／Ａコンバータ１０２ｂから切り離されている。また、オペアンプ１０９ｂの２つの端子には、フォトダイオード２１０が接続されており、フォトダイオード２１０をゼロバイアスに安定させている。そして、このフォトダイオード２１０からは、外部から入射した光の明るさに応じた光電流がコンデンサ２１１の方向に流れる。ここで、Ｎチャネルオープンドレインのトランジスタ１３２をオンからオフにすると、所定時間経過後に、コンデンサ２１１には、フォトダイオード２１０に入射した光の明るさに応じた電圧ＶＩＮＴＯが発生する。この電圧ＶＩＮＴＯをアナログ／デジタル（Ａ／Ｄ）コンバータ２１４で検出すれば、被写体の明るさを検出できる。このような方法で検出した被写体の明るさを検出して、制御ＣＰＵ１０１において、この被写体の明るさに応じた露出条件を決定すれば、被写体の明るさに応じた適切な露出制御を行うことができる。なお、露出時には、オペアンプ１０９ａを介してモータ２０３を駆動させて、図示しないシャッタを駆動させる。
【００３８】
［第２の実施の形態］
次に本発明に係る制御回路の第２の実施の形態について説明する。図６（Ａ）は、第２の実施の形態の構成を示す電気回路図である。つまり、本第２の実施の形態は、フォトダイオード２１０を含む前述の被写体明るさを検出する回路（以下、測光回路と称する）の変形例である。
【００３９】
つまり、本実施の形態においてはトランジスタ１３２を除いている。その代わりに、Ｄ／Ａコンバータ１０２ｂとスイッチ１０８とを用いてスイッチングを行う。これによって、所定の基準電圧Ｖｒｅｆから積分が行われる積分回路が提供できる。つまり、Ｄ／Ａコンバータ１０２ｂがオペアンプ１０９ｂから切り離されたとき（つまり、図５においてトランジスタ１３２がオフされたことに相当する）に積分が開始される。このときの積分電圧、つまり、コンデンサ２１１の充電電圧をＶＩＮＴとすると、図６（Ｂ）に示すように、ＶＩＮＴは、積分開始後、Ｖｒｅｆから積分時間に比例して増加する。
【００４０】
このＶＩＮＴを別のオペアンプ１０９ｃの＋側端子に入力させる。また、オペアンプ１０９ｃの−側端子は別のＤ／Ａコンバータ１０２ｃと接続する。このＤ／Ａコンバータ１０２ｃでは、ＶｒｅｆよりもＶＩＮＴＯだけ高い所定電圧を発生させる。これによって積分電圧ＶＩＮＴがＶＩＮＴＯに達したときに図５（Ｃ）に示すように、オペアンプ１０９ｃの出力が反転する。このときの時間ｔとＤ／Ａコンバータ１０２ｃの設定電圧ＶＩＮＴＯとからＬＥＤ２１０に入射する光の量、即ち、被写体の明るさを検出することができる。
【００４１】
本実施の形態における測光回路では、オペアンプ１０９ｃをコンパレータとして利用しており、前述の第１の実施の形態における測光回路よりも高速の応答が可能である。このような高速の測光回路では、ストロボ光のような瞬間的に発光するような光の明るさをも検出することが可能である。
【００４２】
以上説明した第１及び第２の実施の形態では、オペアンプから２つの端子のみを外部に取り出す構成としながら、種々の回路に応用可能な汎用性のある制御回路を提供できる。
【００４３】
［第３の実施の形態］
次に、本発明の第３の実施の形態として、前述したような制御回路を適用したカメラ全体のシステムの回路構成例を説明する。なお、ここでは、本発明に係る制御回路の構成を、前述のモータ制御回路や測光回路ではなく、電源回路に応用した例について説明する。
【００４４】
つまり、本実施の形態では、図７に示すように、ＣＰＵ１を構成するＩＣと同一チップ内に、更にレギュレータ６を内蔵させている。図３（Ａ）に示す接続形式のバッファ５５を介してレギュレータ６からの出力を外部の回路に取り出せるようになっている。また、ＤＣ／ＤＣコンバータの出力ＤＣＯＵＴに依存する抵抗アレイ９の分圧電圧は、Ａ／Ｄコンバータ６４に入力されているが、ＣＰＵ１内に設けられたオペアンプ５４ａにも入力される。
【００４５】
ＤＣ／ＤＣコンバータにおいては、ＣＰＵ１に内蔵されている発信器５６から出力される信号によって、トランジスタ１０がオン制御して、電池２からの電流をインダクタ３に流入させる。このときインダクタ３で発生した電圧によって、コンデンサ５が充電される。このときのコンデンサ５の充電電圧がＤＣＯＵＴである。そして、このＤＣＯＵＴは、抵抗アレイ９において分圧された後、この分圧電圧がＡ／Ｄコンバータ６４に入力される。このＡ／Ｄコンバータ６４で検出した値によりＣＰＵ１は分圧電圧をモニタしている。
【００４６】
しかしながら、常にＡ／Ｄコンバータ６４の結果をモニタしているだけのプログラムでは十分でない場合もある。つまり、比較的長い時間にわたって高速の制御を行わなければならない場合には、Ａ／Ｄコンバータの６４の結果を取り込むのに要する時間がタイムラグとなってしまい、精密な制御を行うことができなくなってしまう。なお、このような高速の制御を行う必要がある例としては、例えば、フィルムに日付を写しこむ際の写しこみタイミングを制御している場合やズームレンズの位置を検出している場合に、同時にＤＣ／ＤＣコンバータの昇圧もモニタしなければならない場合などがある。
【００４７】
そこで、本実施の形態では、オペアンプ５４ａを所定の電圧ＤＡ１、ＤＡ２を比較するためのコンパレータとして（以下、コンパレータ５４ａと称する）用いる。そして、所定レベル内にＤＣＯＵＴが入っている場合には、このことを判定した判定回路５４ｂが発振ＯＦＦ回路５６ａをオフさせて、昇圧ＤＣ／ＤＣコンバータの昇圧動作を停止させる。なお、この発振ＯＦＦ回路５６ａは、単にＤＣ／ＤＣコンバータへの発振を停止させるだけでなく、発振を停止させたときにトランジスタ１０がオンのままとならないように、発振停止時の出力電圧を固定のＬレベルとする。
【００４８】
このような構成の回路におけるＤＣ／ＤＣコンバータの制御について図８のタイミングチャートを参照して説明する。この制御では、ＤＣＯＵＴが所定レベル内に収まるように制御する。なお、Ｄ／Ａコンバータ６３は、図示しないＲＯＭに書き込まれたプログラムに応じてコンパレータ５４ａに入力する判定電圧を切り替え可能である。これにより、コンパレータ５４ａの判定電圧は、図８に示す電圧ＤＡ１、ＤＡ２の２種類が選択可能である。
【００４９】
つまり、昇圧時においては高レベル側の電圧ＤＡ１を用いる。一方、昇圧停止時には低レベル側の電圧ＤＡ２を用いる。判定回路５４ｂは、ＤＣＯＵＴが選択された判定電圧を超えたか否かをコンパレータ５４ａの出力により判定する。そして、判定電圧をＤＣＯＵＴが超えたと判定した場合に、判定回路５４ｂは発振ＯＦＦ回路５６ａや動作プログラムの切り替え制御を行う。
【００５０】
このようにして電池電圧が昇圧された後、レギュレータ６からの出力は、Ｄ／Ａコンバータ６３、Ａ／Ｄコンバータ６４及びＬＣＤドライバ６５の基準電圧として供給されるとともに、バッファ５５を介してＣＰＵ１外部の各回路の定電圧源としても機能する。例えば、レギュレータ６からの出力は、モータ１６ａの回転を検出するためのフォトインタラプタ回路（図中ＭＴＰＩと記す）３０や表示用のＬＥＤ８０、各種データを記録するＥＥＰＲＯＭ８１などの電源として機能する。
【００５１】
また、レギュレータ６出力は、図示しない投光部を投光制御したときの受光素子７０に入射した光信号の大きさを検出するＡＦブロック７１を安定させるための電源としても応用できる。
【００５２】
なお、図７の回路において、発信器５６の出力パルスはストロボ回路１７の充電用パルスとしても用いられる。Ａ／Ｄコンバータ６４はストロボ回路１７におけるストロボの充電状態もモニタしている。
【００５３】
また、Ｄ／Ａコンバータ６３の出力はオペアンプ５９にも入力され、モータドライバ１６をトランジスタ１６ｂとともに定電圧駆動する。そして、モータドライバ１６はモータ１６ａの速度制御を行う。これは、図５で説明した構成と同様のものである。なお、このモータドライバ用のオペアンプ５９は高電圧にも対応できるように、レギュレータ６から電源を供給せずに、ＤＣＯＵＴから電源電圧を直接取り出している。
【００５４】
更に、図７の回路において、発信器６１から出力されるパルスを日付写し込み用の時計回路６０で計測して計時を行う。また、この発信器出力を逓倍器（逓倍ＣＫ）６２で逓倍してＣＰＵ１のメインクロックを発生させている。
【００５５】
また、リセット（ＲＥＳＥＴ）回路５７は電池２の残量がなくなった場合にＣＰＵ１をリセットし、電池が新しく装填されたときにＣＰＵ１を正しく再起動させる。
【００５６】
次に、図９（Ａ）及び図９（Ｂ）を参照して、カメラの動作時におけるオペアンプ回路の制御について説明する。なお、カメラシステム内の各回路の詳細な動作については前述したので、ここでは説明を省略する。
【００５７】
まず、図９（Ａ）を参照して図示しないレジスタの設定に対応したオペアンプの制御について説明する。なお、ここでは、オペアンプ回路の制御中にオペアンプ回路の回路構成を変更する必要がない場合、例えば、図５の測光回路など、について説明する。
【００５８】
始めに、カメラの図示しない電源スイッチがオンされたか否かが判定される（ステップＳ１）。電源スイッチがオンされていないと判定した場合には、ＣＰＵ１は電源スイッチがオンされるまで待機する。一方、電源スイッチがオンされたと判定した場合には、カメラの動作を開始させ、ＣＰＵ１は内部のレジスタ（図１の第１レジスタ１０４である）の設定を行う（ステップＳ２）。このレジスタの設定に基づいて、図１のスイッチ１０８、１１０、１２４、１２５が切り替えられて所望のオペアンプ回路が構成される。
【００５９】
なお、このオペアンプ回路の回路構成の設定は対象とする回路を動作させる前に行えばよく、上記以外のステップで行うようにしてもよい。
【００６０】
オペアンプの設定が終了した後、設定したオペアンプ回路を動作させるかを判定する（ステップＳ３）。設定したオペアンプ回路を動作させると判定した場合には、そのオペアンプ回路の動作制御する（ステップＳ４）。以上の動作が終了した後、上記ステップＳ１に戻る。
【００６１】
一方、上記ステップＳ３の判定において、設定したオペアンプ回路を動作させないと判定した場合には、そのまま上記ステップＳ１に戻る。なお、本フローチャートの制御中に、図示しない電源スイッチがオフされた場合には、本フローチャートの制御を終了させる。
【００６２】
次に、図９（Ｂ）を参照して、レジスタの設定を変更するとき、例えば、前述した図５のモータ制御回路（以下、回路Ａと称する）とＬＥＤ制御回路（以下、回路Ｂと称する）とを切り替えのとき、の制御について説明する。
始めに、カメラの図示しない電源スイッチがオンされたか否かが判定される（ステップＳ１１）。電源スイッチがオンされていないと判定した場合には、ＣＰＵ１は電源スイッチがオンされるまで待機する。一方、電源スイッチがオンされたと判定した場合には、カメラの動作を開始させ、ＣＰＵ１は内部のレジスタの初期化を行う（ステップＳ１２）。
【００６３】
次にＣＰＵ１は、内部のオペアンプ回路を回路Ａとして動作させるか否かを判定する（ステップＳ１３）。例えば、図５の例では、モータ制御用の回路として用いるか否かを判定する。オペアンプ回路を回路Ａ（モータ制御回路）として動作させると判定した場合には、オペアンプ回路を回路Ａの形式、即ち、図３（Ｂ）の形式となるようにレジスタの値を設定して（ステップＳ１４）、回路Ａの形式としたオペアンプ回路を動作制御する（ステップＳ１５）。
【００６４】
一方、ステップＳ１３の判定において、オペアンプ回路を回路Ａとして動作させないと判定した場合には、オペアンプ回路を回路Ｂ（ＬＥＤ制御回路）として動作させるか否かを判定する（ステップＳ１６）。例えば、図５の例では、ＬＥＤ制御用の回路として用いるか否かを判定する。オペアンプ回路を回路Ｂ（ＬＥＤ制御回路）として動作させると判定した場合には、オペアンプ回路を回路Ｂの形式となるようにレジスタの値を設定して（ステップＳ１７）、回路Ｂの形式としたオペアンプ回路を動作制御する（ステップＳ１８）。以上の動作が終了した後、上記ステップＳ１１に戻る。
【００６５】
一方、上記ステップＳ１６の判定において、回路Ｂの形式としたオペアンプ回路を動作させないと判定した場合には、そのまま上記ステップＳ１に戻る。なお、本フローチャートの制御中に、図示しない電源スイッチがオフされた場合には、本フローチャートの制御を終了させる。
【００６６】
以上説明したように図７のようなカメラシステムを構成することによって、主要な部品を、ＣＰＵを構成するＩＣと同一チップ内に構成することが可能となり、コスト的にもスペース的にもメリットのある製品を提供することが可能となる。なお、図９（Ａ）、図９（Ｂ）においては電源スイッチがオンされた後に図示しないタイマを動作させ、所定時間入力信号がない場合には、このフローチャートの制御を終了させるようにしてもよい。
【００６７】
以上実施の形態に基づいて本発明を説明したが、本発明は前述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００６８】
例えば、前述のＣＰＵと同一チップ上に構成されたオペアンプによって構成されるコンパレータ等の２本の入出力端子は、ＣＰＵのＣＭＯＳ入力端子や割り込み端子などに切り替えられるようにしてもよい。
【００６９】
【発明の効果】
以上詳述したように、本発明によれば、ワンチップマイクロコンピュータを構成するＩＣと同一チップ上に汎用性の高いオペアンプを数多く配置させることにより、小型、低コストで汎用性が高い制御回路を提供することができる。
【００７０】
また、オペアンプからの端子数を削減して、ＩＣ全体の端子数を減らすことによって、ＩＣを小型化し、ＩＣ本体を省スペース化及び低コスト化することができる。
【００７１】
更に、極めて単純なアナログ回路を有効に内蔵させたので、汎用性に優れ、量産効果も期待できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る制御回路の構成を示す電気回路図である。
【図２】図２（Ａ）は演算増幅器の入力端子への入力を切り替えるためのスイッチの概要図であり、図２（Ｂ）は図２（Ａ）のスイッチの変形例を示す図である。
【図３】演算増幅器をスイッチの切り替えによって、種々の回路として利用できることを説明するための概要図である。
【図４】従来の演算増幅器が内蔵されたＩＣチップの例を示す図である。
【図５】演算増幅器を２個内蔵させて構成したカメラのモータ制御回路及び測光回路の構成を示す電気回路図である。
【図６】本発明の第２の実施の形態に係る制御回路の構成を示す電気回路図である。
【図７】本発明の第３の実施の形態に係る制御回路の構成を適用したカメラシステムの電気回路構成を示す電気回路図である。
【図８】本発明の第３の実施の形態におけるＤＣ／ＤＣコンバータ制御時のタイミングチャートである。
【図９】カメラ内のＣＰＵに内蔵されたオペアンプをレジスタの設定に対応させて動作制御するときのフローチャートである。
【符号の説明】
１０１  ワンチップマイクロコンピュータ（制御ＣＰＵ）
１０１ａ  コアＣＰＵ
１０２  デジタル／アナログ（Ｄ／Ａ）コンバータ
１０３  演算増幅（オペアンプ）回路
１０４  第１レジスタ
１０５  第２レジスタ
１０６  抵抗アレイ
１０７ａ，１０７ｂ，１０７ｃ，１０７ｄ，１０８，１１０，１２４，１２５スイッチ
１０９  演算増幅器（オペアンプ）
１１８  入出力（Ｉ／Ｏ）回路
１１９  入力端子
１２０  内部バス
１２１  ＲＯＭ
１２２，１２３  外部端子
【図１】
2004165726.tif 000003
【図２】
2004165726.tif 000004
【図３】
2004165726.tif 000005
【図４】
2004165726.tif 000006
【図５】
2004165726.tif 000007
【図６】
2004165726.tif 000008
【図７】
2004165726.tif 000009
【図８】
2004165726.tif 000010
【図９】
2004165726.tif 000011