(57)【要約】【課題】積層コンデンサの実効インダクタンスを大幅に低減してＣＰＵ用の電源の電圧変動を小さくする。【解決手段】誘電体素体１２内に内部導体１４が配置され、セラミック層を隔てた内部導体１４の奥側に内部導体１６が配置される。セラミック層の積層方向に沿った誘電体素体１２の辺の長さＷは、積層方向（Ｙ軸方向）に沿った辺と交差する方向に沿った他の何れの二辺の長さＬ、Ｔよりも、長くされる。各内部導体１４、１６に切込部１８が形成され、切込部１８を挟んだ内部導体１４の部分を流路部２０Ａ、２０Ｂが構成し、切込部１８を挟んだ内部導体１６の部分を流路部２２Ａ、２２Ｂが構成している。【選択図】  図１
2004253425.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層を積層して直方体形状に形成された誘電体素体と、
誘電体層で隔てられつつそれぞれ誘電体素体内に配置される二種類の内部導体と、
を有した積層コンデンサであって、
誘電体層の積層方向に沿った誘電体素体の辺の長さが、この積層方向に沿った辺と交差する方向に沿った他の何れの二辺の長さよりも長くされ、
これら内部導体にそれぞれ切込部が形成されるのに伴って、電流が流れ得る流路部がこの切込部を挟んだ形で内部導体に形成され、
誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置されることを特徴とする積層コンデンサ。
【請求項２】
誘電体素体の同一の側面に向かって引き出される引出部を二種類の内部導体がそれぞれ有し、
これらの引出部を介して二種類の内部導体の何れかにそれぞれ接続される端子電極が、誘電体素体の同一の側面内に一対設けられることを特徴とする請求項１記載の積層コンデンサ。
【請求項３】
誘電体素体の相互に対向する二つの側面に向かって引き出される引出部を二種類の内部導体がそれぞれ有し、
これらの引出部を介して二種類の内部導体の何れかにそれぞれ接続される端子電極が、誘電体素体の相互に対向する二つの側面に一対設けられることを特徴とする請求項１記載の積層コンデンサ。
【請求項４】
一つの内部導体に切込部が複数設けられたことを特徴とする請求項１から請求項３の何れかに記載の積層コンデンサ。
【請求項５】
二種類の内部導体が、誘電体素体内に複数ずつ配置されたことを特徴とする請求項１から請求項４の何れかに記載の積層コンデンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、実効インダクタンスを大幅に低減した積層コンデンサに係り、特にＣＰＵ用の電源の電圧変動を小さくし得る積層セラミックコンデンサに好適なものである。
【０００２】
【従来の技術】
近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理スピードの向上及び高集積化によって、動作周波数が高くなる共に消費電流が著しく増加している。そしてこれに伴い、消費電力の低減化によって動作電圧が減少する傾向にあった。従って、ＣＰＵに電力を供給する為の電源では、より高速で大きな電流変動が生じるようになり、この電流変動に伴う電圧変動をこの電源の許容値内に抑えることが非常に困難になった。
【０００３】
この為、図１２に示すように、デカップリングコンデンサと呼ばれる積層コンデンサ１００が電源１０２に接続される形で、電源の安定化対策に頻繁に使用されるようになった。そして、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサ１００からＣＰＵ１０４に電流を供給して、電源１０２の電圧変動を抑えるようにしている。
【０００４】
【特許文献１】
特開２００２−１６４２５６号公報
【特許文献２】
特開２００２−１５１３４９号公報
【特許文献３】
特開２０００−３２３３５４号公報
【特許文献４】
特開平１１−１４４９９６号公報
【特許文献５】
特開平０８−０９７０７０号公報
【特許文献６】
特開平０６−１４０２８３号公報
【０００５】
【発明が解決しようとする課題】
しかし、今日のＣＰＵの動作周波数の一層の高周波数化に伴って、電流変動はより高速且つ大きなものとなっていた。この為、図１２に示す積層コンデンサ１００自身が有している等価直列インダクタンス（ＥＳＬ）が相対的に大きくなるのに伴い、実効インダクタンスが大きくなる結果として、この等価直列インダクタンスが電源の電圧変動に大きく影響するようになった。
【０００６】
つまり、図１２に示すＣＰＵ１０４の電源回路に用いられる従来の積層コンデンサ１００では、この図１２における等価回路に示された寄生成分であるＥＳＬが高いことから、図１３に示す電流Ｉの変動に伴って、このＥＳＬが積層コンデンサ１００の充放電を阻害するようになる。この為、上記と同様に電源の電圧Ｖの変動が図１３のように大きくなり易く、今後のＣＰＵの高速化には適応できなくなりつつあった。
【０００７】
この理由は、電流の過渡時である充放電時における電圧変動が下記の式１で近似され、ＥＳＬの高低が電源の電圧変動の大きさと関係するからである。
ｄＶ＝ＥＳＬ・ｄｉ／ｄｔ…式１
ここで、ｄＶは過渡時の電圧変動（Ｖ）であり、ｉは電流変動量（Ａ）であり、ｔは変動時間（秒）である。
【０００８】
ここで、この従来のコンデンサの外観を図１４に示すと共に内部構造を図１５に示し、これらの図を基にして以下に従来の積層コンデンサ１００を説明する。つまり、静電容量が得られるように、図１４に示す従来の積層コンデンサ１００は、図１５に示す二種類の内部導体１１４、１１６をそれぞれ設置した一対のセラミック層１１２Ａが交互に積層されて、誘電体素体１１２が形成される構造となっている。
【０００９】
また、これら二種類の内部導体１１４、１１６は、誘電体素体１１２の相互に対向する二つの側面１１２Ｂ、１１２Ｃにそれぞれ引き出されていて、内部導体１１４に接続される端子電極１１８及び、内部導体１１６に接続される端子電極１２０が、図１４に示す積層コンデンサ１００の相互に対向する側面１１２Ｂ、１１２Ｃにそれぞれ設置されている。
【００１０】
図１６に示すように、この積層コンデンサ１００は、多層基板１２２の面に対し垂直方向（Ｚ軸方向）に沿ってセラミック層１１２Ａが積層される形で実装されるので、内部導体１１４、１１６の面はこの多層基板１２２の面と水平になる。この為、多層基板１２２の導体部分であるランドパターン１２４から誘電体素体１１２内の内部導体１１４、１１６までの距離が長くなり、  電流ループＥが占める面積が大きくなる結果として、従来の構造では、ループインダクタンスが増加し、これに伴って実効インダクタンスも増加してしまう欠点があった。
【００１１】
以上より、電源の電圧変動を増大させる要因として、コンデンサ自体のＥＳＬだけでなくループインダクタンスがあり、これらＥＳＬとループインダクタンスとの和が実効インダクタンスとして電源の電圧変動に大きく影響する為、  この実効インダクタンスを低減する必要もあることになる。
【００１２】
一方、ループインダクタンスの増加を回避する実装構造として、  図１７に示すものが考えられた。この図に示す実装構造は、積層方向を図１６に示す構造と９０度異ならせて、多層基板１２２の面に沿ったＹ軸方向にセラミック層１１２Ａを積層した構造となっている。
【００１３】
つまり、  この積層コンデンサ１００が実装される多層基板１２２の面に対して、内部導体１１４、１１６の面が垂直となる実装構造となり、これに伴って電流ループＥが短くなる結果として、ループインダクタンスが低減されるようになる。
【００１４】
他方、ループインダクタンスをさらに低減するべく、図１８及び図１９に示すように、内部導体１１４、１１６を誘電体素体１１２の同一の側面に引き出して、  端子電極１１８、１２０間の距離を縮めた構造を採用することで、図２０に示すように多層基板１２２の面と対向する積層コンデンサ１００の面に、これら端子電極１１８、１２０を配置する形で、実装することも考えられた。
【００１５】
しかし、何れの構造を用いても、ループインダクタンスを十分に低減できず実効インダクタンスが大きいという欠点を取り除くことができなかった。
本発明は上記事実を考慮し、実効インダクタンスを大幅に低減してＣＰＵ用の電源の電圧変動を小さくできる積層コンデンサを提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１による積層コンデンサは、誘電体層を積層して直方体形状に形成された誘電体素体と、
誘電体層で隔てられつつそれぞれ誘電体素体内に配置される二種類の内部導体と、
を有した積層コンデンサであって、
誘電体層の積層方向に沿った誘電体素体の辺の長さが、この積層方向に沿った辺と交差する方向に沿った他の何れの二辺の長さよりも長くされ、
これら内部導体にそれぞれ切込部が形成されるのに伴って、電流が流れ得る流路部がこの切込部を挟んだ形で内部導体に形成され、
誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置されることを特徴とする。
【００１７】
請求項１に係る積層コンデンサによれば、誘電体層を積層して直方体形状に形成された誘電体素体内に、誘電体層を介して隔てられつつ二種類の内部導体がそれぞれ配置される。この為、これら二種類の内部導体が、相互に対向しつつ並列に配置されるコンデンサの電極とされている。さらに、誘電体層の積層方向に沿った誘電体素体の辺の長さが、この積層方向に沿った辺と交差する方向に沿った誘電体素体の他の何れの二辺の長さよりも長くされている。
【００１８】
従って、誘電体層の積層方向に沿った誘電体素体の辺の長さが、他の二辺の長さよりも長くされているので、本請求項の積層コンデンサを基板に実装する際に、基板の面に沿って誘電体層を積層した形で積層コンデンサを実装し易くなる。つまり、  積層コンデンサが実装される基板の面に対して、内部導体の面が垂直な構造にし易くなる。そしてこれに伴って、電流ループが短くなる結果として、ループインダクタンスが低減されるようになる。
【００１９】
また、本請求項では、これら二種類の内部導体がそれぞれ切込部を有し、この切込部を挟んだ内部導体の部分が流路部を構成しているだけでなく、誘電体層を介して隣り合っている別の内部導体の流路部との間で相互に逆向きに電流が流れる形に、流路部がそれぞれ配置されている。
【００２０】
従って、この積層コンデンサへの通電の際に、誘電体層を介して隣り合う上下の流路部同士間で、電流が相互に逆方向に流れるようになる。そしてこれに伴って、内部導体に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンス（ＥＳＬ）が低減される。さらに、同一の内部導体内においても、切込部を挟んで位置する流路部間で、電流の流れる方向が相互に逆なるので、等価直列インダクタンスが一層低減されるようになる。
【００２１】
以上より、本請求項に係る積層コンデンサは、ループインダクタンスが低減されると共に、一層の低ＥＳＬ化が図られて、実効インダクタンスが大幅に低減されるようになる。この結果、本請求項によれば電源の電圧の振動を確実に抑制できて、ＣＰＵの電源用として最適な積層コンデンサが得られる。
【００２２】
請求項２に係る積層コンデンサによれば、請求項１の積層コンデンサと同様の構成の他に、誘電体素体の同一の側面に向かって引き出される引出部を二種類の内部導体がそれぞれ有し、これらの引出部を介して二種類の内部導体の何れかにそれぞれ接続される端子電極が、誘電体素体の同一の側面内に一対設けられるという構成を有している。
従って、この積層コンデンサが実装される基板と対向する側面に、二種類の内部導体がそれぞれ引き出されると共に端子電極がそれぞれ配置されることから、これら端子電極間の距離が縮められる結果として、ループインダクタンスが一層低減されるようにもなる。
【００２３】
請求項３に係る積層コンデンサによれば、請求項１の積層コンデンサと同様の構成の他に、誘電体素体の相互に対向する二つの側面に向かって引き出される引出部を二種類の内部導体がそれぞれ有し、これらの引出部を介して二種類の内部導体の何れかにそれぞれ接続される端子電極が、誘電体素体の相互に対向する二つの側面に一対設けられるという構成を有している。
従って、基板の面に対して内部導体の面が垂直になるように、積層コンデンサが実装されるのに伴って電流ループが短くなる。そしてこの結果として、ループインダクタンスが一層低減されるようになる。
【００２４】
請求項４に係る積層コンデンサによれば、請求項１から請求項３の積層コンデンサと同様の構成の他に、一つの内部導体に切込部が複数設けられるという構成を有している。従って、一つの内部導体に切込部が複数設けられることで、電流が流れ得る流路部が長くなって、請求項１の等価直列インダクタンスを低減する効果が、一層増大するようになる。
【００２５】
請求項５に係る積層コンデンサによれば、請求項１から請求項４の積層コンデンサと同様の構成の他に、二種類の内部導体が、誘電体素体内に複数ずつ配置されたという構成を有している。
従って、これら二種類の内部導体をそれぞれ誘電体素体内に複数ずつ配置することで、本請求項に係る積層コンデンサの静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００２６】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの第１の実施の形態を図面に基づき説明する。
本実施の形態に係る積層コンデンサである積層セラミックコンデンサ（以下単に、積層コンデンサと言う）１０を図１から図３に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体形状の焼結体である誘電体素体１２を主要部として、この積層コンデンサ１０が構成されている。
【００２７】
この誘電体素体１２内の所定の位置には、面状の内部導体１４が配置されており、誘電体素体１２内において誘電体層とされるセラミック層１２Ａを隔てた内部導体１４の奥側には、同じく面状の内部導体１６が配置されている。この為、これら内部導体１４及び内部導体１６が誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されることになる。
【００２８】
つまり、本実施の形態では、焼成後の誘電体シートであるセラミック層１２Ａがそれぞれの間に挟まれつつ、内部導体１４及び内部導体１６が順に誘電体素体１２内に配置されており、さらに内部導体１６の奥側には、図１に示すように、上記と同じ順序でこれら２層の電極が繰返されてこれらの組が、例えば計１００組程度配置されている。
【００２９】
そして、これら内部導体１４及び内部導体１６の中心は、誘電体素体１２の中心とほぼ同位置に配置されており、また、内部導体１４及び内部導体１６の縦横寸法は、対応する誘電体素体１２の辺の長さより小さくされている。尚、これらそれぞれ略長方形に形成された内部導体１４、１６の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
【００３０】
一方、セラミック層１２Ａの積層方向に沿った誘電体素体１２の辺の長さＷは、この積層方向（Ｙ軸方向）に沿った辺と交差する方向に沿った他の何れの二辺の長さＬ、Ｔよりも、長くされている。つまり、積層方向に沿った辺の長さＷは、長さＬよりも長くされるだけでなく、長さＴよりも長くされている。
【００３１】
さらに、図１及び図２に示すように、内部導体１４の左側の端部から下側方向に向かって電極が１箇所引き出されることで、内部導体１４に１つの引出部１４Ａが形成されている。また、内部導体１６の右側寄りの部分から下側方向に向かって電極が１箇所引き出されることで、内部導体１６に１つの引出部１６Ａが形成されている。以上より、引出部１４Ａ及び引出部１６Ａが、図１の下側の側面１２Ｂに向かって相互に重ならない位置関係で、内部導体１４、１６からそれぞれ引き出されている。
【００３２】
また、図１に示すように、内部導体１４の引出部１４Ａに接続される端子電極２４及び、内部導体１６の引出部１６Ａに接続される端子電極２６が、誘電体素体１２の下側の側面１２Ｂにそれぞれ配置されている。この為、隣り合う端子電極同士が相互に異なる内部導体１４、１６に引出部１４Ａ、１６Ａを介してそれぞれ接続される形で、これら端子電極２４、２６が誘電体素体１２の下側の側面１２Ｂに配置されており、これら隣り合う端子電極同士が相互に逆の極性で使用可能となる。
【００３３】
以上より、本実施の形態では、積層コンデンサ１０の下側の側面１２Ｂに端子電極２４、２６がそれぞれ配置されることで、直方体である六面体形状とされる誘電体素体１２の４つの側面１２Ｂ、１２Ｃの内の１つの側面１２Ｂに端子電極２４、２６がそれぞれ配置されることになる。そして、各内部導体１４、１６がコンデンサの電極となるように、端子電極２４が例えばＣＰＵの電極に接続されると共に、端子電極２６が例えば接地側に接続されるようになっていて、これら隣り合う端子電極同士が相互に逆の極性で使用される形となっている。
具体的には、図３に示す多層基板１２２に積層コンデンサ１０が半田付けされて、多層基板１２２のランドパターン１２４とこれら端子電極２４、２６が接続されている。
【００３４】
他方、本実施の形態では、引出部１４Ａの右側から上側方向に延びる切り込みが内部導体１４に形成されると共に、この切り込みと繋がって左右方向に延びる切り込みが内部導体１４の中央部に形成されている。また、内部導体１６には、この内部導体１６の右端側中程から左右方向に延びる切り込みが形成されている。
【００３５】
以上の各内部導体１４、１６に形成された切り込みが切込部１８とされ、この切込部１８を挟んだ内部導体１４の部分を一対の流路部２０Ａ、２０Ｂが構成しており、同じく切込部１８を挟んだ内部導体１６の部分を一対の流路部２２Ａ、２２Ｂが構成している。そして、一対の流路部２０Ａ、２０Ｂの一端同士が繋がっているので、切込部１８を挟んで位置するこれら一対の流路部２０Ａ、２０Ｂ間で電流が相互に逆方向に流れるようになり、また、同じく一対の流路部２２Ａ、２２Ｂ間で電流が相互に逆方向に流れるようになる。
【００３６】
これに伴って、例えば内部導体１４が＋極になると同時に内部導体１６が−極になるときには、図２の矢印で示す電流の向きのように、内部導体１４の流路部２０Ａでは右側に向かって電流が流れ、流路部２０Ｂでは左側に向かって電流が流れるようになり、内部導体１６の流路部２２Ａでは左側に向かって電流が流れ、流路部２２Ｂでは右側に向かって電流が流れるようになっている。
【００３７】
従って、セラミック層１２Ａを介して隣り合う内部導体１４、１６の流路部２０Ａと流路部２２Ａとの間及び、流路部２０Ｂと流路部２２Ｂとの間においても、相互に逆向きに電流が流れる形に、一対の流路部２０Ａ、２０Ｂはそれぞれ内部導体１４に配置されていることになり、また一対の流路部２２Ａ、２２Ｂはそれぞれ内部導体１６に配置されていることになる。
【００３８】
次に、本実施の形態に係る積層コンデンサ１０の作用を説明する。
本実施の形態に係る積層コンデンサ１０によれば、それぞれセラミック層１２Ａとなる複数の誘電体シートが積層されて直方体形状に形成される誘電体素体１２内に、これらセラミック層１２Ａ間に挟まれる形で二種類の内部導体１４、１６がそれぞれ配置される構成を有している。この為、これら二種類の内部導体１４、１６が、相互に対向しつつ並列に配置されるコンデンサの電極とされている。
【００３９】
また、誘電体素体１２の同一側面１２Ｂに向かって引き出される引出部１４Ａ、１６Ａを二種類の内部導体１４、１６がそれぞれ有し、これらの引出部１４Ａ、１６Ａを介して二種類の内部導体１４、１６の何れかにそれぞれ接続される端子電極２４、２６が、誘電体素体１２の同一の側面１２Ｂ内に一対設けられている。さらに、セラミック層１２Ａの積層方向（図１のＹ軸方向）に沿った誘電体素体１２の辺の長さＷが、この積層方向に沿った辺と交差する方向に沿った誘電体素体１２の他の何れの二辺の長さＬ、Ｔよりも長くされている。
【００４０】
従って、セラミック層１２Ａの積層方向に沿った誘電体素体１２の辺の長さＷが、他の二辺の長さＬ、Ｔよりも長くされているので、本実施の形態の積層コンデンサ１０を図３に示す多層基板１２２に実装する際に、多層基板１２２の面に沿ってセラミック層１２Ａを積層した形で積層コンデンサ１０を実装し易くなる。つまり、  本実施の形態では、積層コンデンサ１０が実装される多層基板１２２の面に対して、内部導体１４、１６の面が垂直な構造となる。そしてこれに伴って、電流ループが短くなる結果として、ループインダクタンスが低減されるようになる。
【００４１】
また、本実施の形態では、これら二種類の内部導体１４、１６がそれぞれ切込部１８を有しており、この切込部１８を挟んだ内部導体１４の部分が流路部２０Ａ、２０Ｂを構成し、切込部１８を挟んだ内部導体１６の部分が流路部２２Ａ、２２Ｂを構成しているだけでなく、セラミック層１２Ａを介して隣り合っている別の内部導体１４、１６の流路部との間で相互に逆向きに電流が流れる形に、これら流路部２０Ａ、２０Ｂ、２２Ａ、２２Ｂがそれぞれ配置されている。
【００４２】
従って、この積層コンデンサ１０への通電の際に、セラミック層１２Ａを介して隣り合う内部導体１４、１６の流路部同士間で、電流が相互に逆方向に流れるようになる。そしてこれに伴って、内部導体１４、１６に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ１０自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンスが低減される。
【００４３】
さらに、同一の内部導体１４、１６内においても、切込部１８を挟んで位置する流路部２０Ａと流路部２０Ｂとの間及び、流路部２２Ａと流路部２２Ｂとの間で、それぞれ電流の流れる方向が相互に逆なるので、等価直列インダクタンスが一層低減されるようになる。
【００４４】
以上より、本実施の形態に係る積層コンデンサ１０は、ループインダクタンスが低減されると共に、一層の低ＥＳＬ化が図られて、実効インダクタンスが大幅に低減されるようになる。この結果、本実施の形態によれば、電源の電圧の振動を確実に抑制できて、ＣＰＵの電源用として最適な積層コンデンサ１０となる。
【００４５】
一方、この積層コンデンサ１０が実装される多層基板１２２と対向する側面１２Ｂに、二種類の内部導体１４、１６がそれぞれ引き出されると共に端子電極２４、２６がそれぞれ配置されることから、  これら端子電極２４、２６間の距離が縮められる結果として、ループインダクタンスが一層低減されるようにもなる。
【００４６】
他方、本実施の形態では、二種類の内部導体１４、１６が、誘電体素体１２内に複数ずつ配置されているので、積層コンデンサ１０の静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００４７】
次に、本発明に係る積層コンデンサの第２の実施の形態を図４に基づき説明する。尚、第１の実施の形態で説明した部材には同一の符号を付して重複した説明を省略する。
本実施の形態も第１の実施の形態とほぼ同様の構造になっているが、本実施の形態では、図４における下側及び上側から二つの切り込みが内部導体１４に相互に平行且つ斜め方向にそれぞれ形成されている。また、内部導体１６には、この内部導体１４とほぼ逆の位置関係で二つの切り込みが相互に平行且つ斜め方向にそれぞれ形成されている。
【００４８】
つまり、各内部導体１４、１６に形成された二つずつの切り込みがそれぞれ切込部１８とされ、これら切込部１８を挟んだ内部導体１４の部分を三つの流路部２０Ａ、２０Ｂ、２０Ｃがそれぞれ構成しており、同じく切込部１８を挟んだ内部導体１６の部分を三つの流路部２２Ａ、２２Ｂ、２２Ｃがそれぞれ構成している。
【００４９】
そして、三つの流路部２０Ａ、２０Ｂ、２０Ｃの一端同士が繋がっているので、切込部１８を挟んで位置する内部導体１４のこれら三つの流路部２０Ａ、２０Ｂ、２０Ｃは、隣り合った流路部間で電流が相互に逆方向に流れるようになる。また、三つの流路部２２Ａ、２２Ｂ、２２Ｃの一端同士が繋がっているので、切込部１８を挟んで位置する内部導体１６のこれら三つの流路部２２Ａ、２２Ｂ、２２Ｃは、隣り合った流路部間で電流が相互に逆方向に流れるようになる。
【００５０】
これに伴って、例えば内部導体１４が＋極になると同時に内部導体１６が−極になるときには、図４の矢印で示す電流の向きのように、内部導体１４の流路部２０Ａでは右上側に向かって電流が流れ、流路部２０Ｂでは左下側に向かって電流が流れ、流路部２０Ｃでは右上側に向かって電流が流れるようになる。また、内部導体１６の流路部２２Ａでは左下側に向かって電流が流れ、流路部２２Ｂでは右上側に向かって電流が流れ、流路部２２Ｃでは左下側に向かって電流が流れるようになる。
【００５１】
この為、セラミック層１２Ａを介して隣り合う内部導体１４、１６の流路部２０Ａと流路部２２Ａとの間、流路部２０Ｂと流路部２２Ｂとの間及び、流路部２０Ｃと流路部２２Ｃとの間においても、相互に逆向きに電流が流れる形に、内部導体１４に三つの流路部２０Ａ、２０Ｂ、２０Ｃが配置されていることになり、また内部導体１６に三つの流路部２２Ａ、２２Ｂ、２２Ｃが配置されていることになる。
【００５２】
従って、本実施の形態では、第１の実施の形態と同様にループインダクタンスが低減されると共に、一層の低ＥＳＬ化が図られて、実効インダクタンスが大幅に低減されるようになるだけでなく、各内部導体１４、１６に切込部１８が複数である二つずつ設けられているので、電流が流れ得る流路部の全長が長くなって、等価直列インダクタンスを低減する効果が、一層増大するようになる。
【００５３】
次に、本発明に係る積層コンデンサの第３の実施の形態を図５に基づき説明する。尚、第１の実施の形態で説明した部材には同一の符号を付して重複した説明を省略する。
本実施の形態も第１の実施の形態とほぼ同様の構造になっているが、本実施の形態では、図５における下側及び上側から二つの切り込みが内部導体１４に相互に平行且つ上下方向にそれぞれ形成されている。また、内部導体１６には、この内部導体１４とほぼ逆の位置関係で二つの切り込みが相互に平行且つ上下方向にそれぞれ形成されている。
【００５４】
つまり、切り込み方向が異なるものの、第２の実施の形態と同様に二つの切込部１８が内部導体１４及び内部導体１６にそれぞれ形成されている。従って、本実施の形態も第２の実施の形態と同様に作用し、第１の実施の形態で得られた効果の他に、電流が流れ得る流路部の全長が長くなって、等価直列インダクタンスが一層低減される効果が得られるようにもなる。
【００５５】
次に、本発明に係る積層コンデンサの第４の実施の形態を図６及び図７に基づき説明する。尚、第１の実施の形態で説明した部材には同一の符号を付して重複した説明を省略する。
本実施の形態も第１の実施の形態とほぼ同様の構造になっているが、本実施の形態では、図６及び図７に示すように、内部導体１４の左面上側寄り部分から誘電体素体１２の左側の側面１２Ｃに向けて、内部導体１４のほぼ半分の幅で引出部１４Ｂが引き出されており、内部導体１６の右面下側寄り部分から誘電体素体１２の右側の側面１２Ｃに向けて、内部導体１６のほぼ半分の幅で引出部１６Ｂが引き出されている。
【００５６】
つまり、誘電体素体１２の相互に対向する二つの側面１２Ｃに向かって引き出される引出部１４Ｂ、１６Ｂを二種類の内部導体１４、１６が、それぞれ有していることになる。図６に示すように、これら相互に対向する二つの側面１２Ｃの内の左側の側面１２Ｃには、引出部１４Ｂを介して内部導体１４に接続される端子電極３４が配置されており、また、右側の側面１２Ｃには、引出部１６Ｂを介して内部導体１６に接続される端子電極３６が配置されている。
【００５７】
さらに、引出部１４Ｂの下側から左右方向に延びる切り込みが、内部導体１４に形成されており、また、引出部１６Ｂの上側から左右方向に延びる切り込みが、内部導体１６に形成されていて、これら各内部導体１４、１６に形成された切り込みが切込部１８とされている。
【００５８】
この切込部１８を挟んだ内部導体１４の部分を一対の流路部２０Ａ、２０Ｂが構成しており、同じく切込部１８を挟んだ内部導体１６の部分を一対の流路部２２Ａ、２２Ｂが構成している。これに伴って、例えば内部導体１４が＋極になると同時に内部導体１６が−極になるときには、図７の矢印で示す電流の向きのように、内部導体１４の流路部２０Ａでは右側に向かって電流が流れ、流路部２０Ｂでは左側に向かって電流が流れるようになり、内部導体１６の流路部２２Ａでは左側に向かって電流が流れ、流路部２２Ｂでは右側に向かって電流が流れるようになる。
【００５９】
この為、第１の実施の形態と同様に、この積層コンデンサ１０への通電の際に、セラミック層１２Ａを介して隣り合う内部導体１４、１６の流路部同士間で、電流が相互に逆方向に流れるようになって、等価直列インダクタンスが低減される。
【００６０】
以上より、本実施の形態も第１の実施の形態と同様に、等価直列インダクタンスが低減されるが、本実施の形態では、誘電体素体１２の相互に対向する二つの側面１２Ｃに向かって引出部１４Ｂ、１６Ｂが引き出されると共に、誘電体素体１２の相互に対向する二つの側面１２Ｃに端子電極３４、３６が設けられるという相違を第１の実施の形態に対して有している。但し、多層基板１２２の面に対して内部導体１４、１６の面が垂直になるように、この積層コンデンサ１０が実装されるのに伴い、電流ループが同様に短くなる結果として、第１の実施の形態と同様にループインダクタンスが低減されるようになる。
【００６１】
次に、本発明に係る積層コンデンサの第５の実施の形態を図８に基づき説明する。尚、第１の実施の形態で説明した部材には同一の符号を付して重複した説明を省略する。
本実施の形態も第１の実施の形態とほぼ同様の構造になっているが、本実施の形態では、図８に示すように、内部導体１４から誘電体素体１２の左側の側面１２Ｃに向けて、内部導体１４の全幅で引出部１４Ｃが引き出されており、内部導体１６から誘電体素体１２の右側の側面１２Ｃに向けて、内部導体１６の全幅で引出部１６Ｃが引き出されている。つまり、誘電体素体１２の相互に対向する二つの側面１２Ｃに向かって引き出される引出部１４Ｃ、１６Ｃを二種類の内部導体１４、１６がそれぞれ有していることになる。
【００６２】
また、図示しないものの第４の実施の形態と同様に、左側の側面１２Ｃには、引出部１４Ｃを介して内部導体１４に接続される端子電極３４が配置されることになり、右側の側面１２Ｃには、引出部１６Ｃを介して内部導体１６に接続される端子電極３６が配置されることになる。
【００６３】
さらに、第４の実施の形態と同様の切込部１８が内部導体１４、１６に設けられているが、内部導体１４における切込部１８の左側寄りの部分は下方向に屈曲して、内部導体１４の下端まで下側に伸びている。また、内部導体１６における切込部１８の右側寄りの部分は上方向に屈曲して、内部導体１６の上端まで上側に伸びている。
【００６４】
この為、本実施の形態も第４の実施の形態と同様に、切込部１８を挟んだ内部導体１４の部分を一対の流路部２０Ａ、２０Ｂが構成しており、同じく切込部１８を挟んだ内部導体１６の部分を一対の流路部２２Ａ、２２Ｂが構成していることなる。以上より、引出部１４Ｃ、１６Ｃの幅が大きいと言う相違を有するものの、本実施の形態も第１の実施の形態及び第４の実施の形態と同様の作用効果を奏することなる。
【００６５】
次に、本発明に係る積層コンデンサの第６の実施の形態を図９に基づき説明する。尚、第１の実施の形態で説明した部材には同一の符号を付して重複した説明を省略する。
本実施の形態も第１の実施の形態とほぼ同様の構造になっているが、本実施の形態では、図９に示すように、第５の実施の形態と同様の引出部１４Ｃ及び引出部１６Ｃが内部導体１４、１６に形成されており、図示しないものの、端子電極３４、３６も同様にこれら引出部１４Ｃ、１６Ｃに接続されている。
【００６６】
さらに、図９における下側及び上側から三つの切り込みが内部導体１４に相互に平行且つ斜め方向にそれぞれ形成されている。また、内部導体１６には、この内部導体１４とほぼ逆の位置関係で三つの切り込みが相互に平行且つ斜め方向にそれぞれ形成されている。
【００６７】
つまり、第２の実施の形態と同様に斜め方向の切り込みが設けられているものの、各内部導体１４、１６に形成された三つずつの切り込みが、それぞれ切込部１８とされ、これら切込部１８を挟んだ内部導体１４の部分を四つの流路部２０Ａ、２０Ｂ、２０Ｃ、２０Ｄがそれぞれ構成しており、同じく切込部１８を挟んだ内部導体１６の部分を四つの流路部２２Ａ、２２Ｂ、２２Ｃ、２２Ｄがそれぞれ構成している。
以上より、切込部１８の数が多いと言う相違を有するものの、本実施の形態も第１の実施の形態及び第２の実施の形態と同様の作用効果を奏することなる。
【００６８】
次に、本発明に係る積層コンデンサの第７の実施の形態を図１０に基づき説明する。尚、第１の実施の形態で説明した部材には同一の符号を付して重複した説明を省略する。
本実施の形態も第１の実施の形態とほぼ同様の構造になっているが、本実施の形態では、図１０に示すように、第５の実施の形態と同様の引出部１４Ｃ及び引出部１６Ｃが内部導体１４、１６に形成されており、図示しないものの、端子電極３４、３６も同様にこれら引出部１４Ｃ、１６Ｃに接続されている。
【００６９】
さらに、本実施の形態の内部導体１４、１６にも、切込部１８が設けられているが、本実施の形態の内部導体１４には、左右方向に延びる切込部１８が上下に二つ存在している。そして、上側の切込部１８の左側寄りの部分は上方向に屈曲して、内部導体１４の上端まで上側に伸びており、下側の切込部１８の左側寄りの部分は下方向に屈曲して、内部導体１４の下端まで下側に伸びている。
【００７０】
また、本実施の形態の内部導体１６には、左右方向に延びる切り込みが上下に二つ有るが、これらの切り込みはその右端で繋がっていて、一つの略Ｕ字形の切込部１８となっている。
【００７１】
つまり、本実施の形態も第２、第３の実施の形態と同様に、切込部１８を挟んだ内部導体１４の部分を三つの流路部２０Ａ、２０Ｂ、２０Ｃがそれぞれ構成しており、同じく切込部１８を挟んだ内部導体１６の部分を三つの流路部２２Ａ、２２Ｂ、２２Ｃがそれぞれ構成している。従って、本実施の形態では、第２、第３の実施の形態と同様に電流が流れ得る流路部の全長が長くなって、等価直列インダクタンスを低減する効果が、一層増大するようになる。
【００７２】
次に、ネットワークアナライザを用いて、以下の各試料のＳパラメータのＳ２１特性を測定し、各試料の減衰特性をそれぞれ求めた。まず、各試料となるサンプルの内容を説明する。つまり、コンデンサとして一般的な図１４に示す積層コンデンサを従来例とし、図１に示す第１の実施の形態に係る積層コンデンサを実施例とした。
【００７３】
ここで、減衰特性の実測値と図１２に示す積層コンデンサ１００内の等価回路の減衰量とが合致するように、等価回路の定数を算出した。そして、図１１に示す各試料の減衰特性のデータから、５ＭＨｚ以上の高周波数の帯域における実施例の減衰量が、従来例に比べて約５ｄＢほど増えていることが分かる。この為、このデータによって高周波特性の改善が実施例に見られることが理解できる。
他方、算出したＥＳＬに関しても、従来例の２８８．５ｐＨに比べて実施例は１７２．７ｐＨと大幅に低減されており、本発明の効果がこれらの値によっても実証されることが確認できた。
【００７４】
ここで用いた各試料の寸法に関し、図１４及び図１に示すように長さＷ及び長さＬは、従来例及び実施例共にＷ＝３．２ｍｍ、Ｌ＝２．５ｍｍであった。また、試験に用いた各試料の静電容量は、従来例が１０．０３Ｆであり、実施例が９．２５Ｆであった。
【００７５】
尚、上記実施の形態に係る積層コンデンサ１０では、二種類の内部導体を有する構造とされているが、層数は実施の形態に示された数に限定されずさらに多数としても良い。
【００７６】
【発明の効果】
本発明によれば、実効インダクタンスを大幅に低減してＣＰＵ用の電源の電圧変動を小さくできる積層コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る積層コンデンサを示す斜視透視図である。
【図２】本発明の第１の実施の形態に係る積層コンデンサの分解斜視図であって、この積層コンデンサの二種類の内部導体の部分をそれぞれ示す図である。
【図３】本発明の第１の実施の形態に係る積層コンデンサの実装構造を示す断面図である。
【図４】本発明の第２の実施の形態に係る積層コンデンサの二種類の内部導体の部分をそれぞれ示す平面図である。
【図５】本発明の第３の実施の形態に係る積層コンデンサの二種類の内部導体の部分をそれぞれ示す平面図である。
【図６】本発明の第４の実施の形態に係る積層コンデンサを示す斜視透視図である。
【図７】本発明の第４の実施の形態に係る積層コンデンサの二種類の内部導体の部分をそれぞれ示す平面図である。
【図８】本発明の第５の実施の形態に係る積層コンデンサの二種類の内部導体の部分をそれぞれ示す平面図である。
【図９】本発明の第６の実施の形態に係る積層コンデンサの二種類の内部導体の部分をそれぞれ示す平面図である。
【図１０】本発明の第７の実施の形態に係る積層コンデンサの二種類の内部導体の部分をそれぞれ示す平面図である。
【図１１】各試料の減衰特性を表すグラフを示した図である。
【図１２】従来例の積層コンデンサを採用した回路図である。
【図１３】従来例の積層コンデンサを採用した回路における電流変動と電圧変動との関係を表すグラフを示した図である。
【図１４】第１の従来例に係る積層コンデンサを示す斜視図である。
【図１５】第１の従来例に係る積層コンデンサの内部導体の部分を示す分解斜視図である。
【図１６】従来例に係る積層コンデンサの第１の実装構造を示す断面図である。
【図１７】従来例に係る積層コンデンサの第２の実装構造を示す断面図である。
【図１８】第２の従来例に係る積層コンデンサを示す斜視透視図である。
【図１９】第２の従来例に係る積層コンデンサの内部導体の部分を示す分解斜視図である。
【図２０】従来例に係る積層コンデンサの第３の実装構造を示す断面図である。
【符号の説明】
１０          積層コンデンサ
１２          誘電体素体
１２Ｂ        側面
１２Ｃ        側面
１４          内部導体
１６          内部導体
１８          切込部
２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ    流路部
２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ    流路部
２４          端子電極
２６          端子電極
３４          端子電極
３６          端子電極
【図１】
2004253425.tif 000003
【図２】
2004253425.tif 000004
【図３】
2004253425.tif 000005
【図４】
2004253425.tif 000006
【図５】
2004253425.tif 000007
【図６】
2004253425.tif 000008
【図７】
2004253425.tif 000009
【図８】
2004253425.tif 000010
【図９】
2004253425.tif 000011
【図１０】
2004253425.tif 000012
【図１１】
2004253425.tif 000013
【図１２】
2004253425.tif 000014
【図１３】
2004253425.tif 000015
【図１４】
2004253425.tif 000016
【図１５】
2004253425.tif 000017
【図１６】
2004253425.tif 000018
【図１７】
2004253425.tif 000019
【図１８】
2004253425.tif 000020
【図１９】
2004253425.tif 000021
【図２０】
2004253425.tif 000022