(57)【要約】【課題】  仕様の変更に柔軟に対応できるコンフィギュラブルなデジタル信号処理装置を提供する。【解決手段】  複数のチャンネルＣＨ１，ＣＨ２…からの各入力信号ＩＮを受信する入力部２と、入力部２からの信号を共通に受信可能であって、それぞれ固有の機能によって信号処理を加える複数の機能モジュール３と、複数のチャンネルの各々に対応して機能モジュール３を順次選択して入力信号ＩＮの信号処理を行わせるモジュール選択／制御手段４と、機能モジュール３のいずれかを順次指定する処理シーケンス情報や信号処理の内容を修飾するためのパラメータ情報を記憶するメモリ手段５を備える。【選択図】      図１
2004199658.tif 000002
【特許請求の範囲】
【請求項１】
複数のチャンネルからの各入力信号を受信する入力部と、
各々が前記入力部からの信号を共通に受信可能であって、かつ、各々が所定の順序で受信した該信号に対し、各々に固有の機能によって信号処理を行う複数の機能モジュールと、
前記複数のチャンネルの各々に対応する１または複数の前記機能モジュールを順次選択し、選択された該機能モジュールに対して当該入力信号の信号処理を行わせるモジュール選択／制御手段と、
を備えることを特徴とするデジタル信号処理装置。
【請求項２】
メモリ手段をさらに含み、該メモリ手段は、各前記チャンネル対応に選択すべき前記１または複数の前記機能モジュールを指定するための処理シーケンス情報を書き換え可能に保持するシーケンスメモリを有することを特徴とする請求項１に記載のデジタル信号処理装置。
【請求項３】
メモリ手段をさらに含み、該メモリ手段は、各前記機能モジュールにおける前記信号処理の内容を修飾するためのパラメータ情報を書き換え可能に保持するパラメータメモリを有することを特徴とする請求項１に記載のデジタル信号処理装置。
【請求項４】
前記シーケンスメモリに保持すべき前記処理シーケンス情報を、装置外部から書き換えるシーケンス書込み手段をさらに有することを特徴とする請求項２に記載のデジタル信号処理装置。
【請求項５】
前記パラメータメモリに保持すべき前記パラメータ情報を、装置外部から書き換えるパラメータ書込み手段をさらに有することを特徴とする請求項３に記載のデジタル信号処理装置。
【請求項６】
前記入力信号に対する前記信号処理を行った処理結果のデータを受信するホスト装置と連携する場合、前記シーケンスメモリへの前記処理シーケンス情報の書込みを、前記ホスト装置を経由して行うことを特徴とする請求項４に記載のデジタル信号処理装置。
【請求項７】
前記入力信号に対する前記信号処理を行った処理結果のデータを受信するホスト装置と連携する場合、前記パラメータメモリへの前記パラメータ情報の書込みを、前記ホスト装置を経由して行うことを特徴とする請求項５に記載のデジタル信号処理装置。
【請求項８】
予め定めた複数種の前記処理シーケンス情報を前記ホスト装置内に保持しておき、前記シーケンス書込み手段は所望の該処理シーケンス情報を指定してこれを前記シーケンスメモリへ転送して書き込むことを特徴とする請求項６に記載のデジタル信号処理装置。
【請求項９】
予め定めた複数種の前記パラメータ情報を前記ホスト装置内に保持しておき、前記パラメータ書込み手段は所望の該パラメータ情報を指定してこれを前記パラメータメモリへ転送して書き込むことを特徴とする請求項７に記載のデジタル信号処理装置。
【請求項１０】
前記の信号処理をすべき各信号の処理順序情報を保持するチャンネル順序メモリをさらに有することを特徴とする請求項１に記載のデジタル信号処理装置。
【請求項１１】
前記モジュール選択／制御手段は、メモリ読出し部と、該メモリ読出し部からの読出し情報に従って各前記機能モジュールの制御を行うモジュール制御部と、を含んでなり、該メモリ読出し部は前記シーケンスメモリの情報を読み出すことを特徴とする請求項２に記載のデジタル信号処理装置。
【請求項１２】
前記モジュール制御部は、前記パラメータメモリからのパラメータ情報に従って各前記機能モジュールの制御を行うことを特徴とする請求項１１に記載のデジタル信号処理装置。
【請求項１３】
前記モジュール選択／制御手段は、メモリ読出し部と、該メモリ読出し部からの読出し情報に従って各前記機能モジュールの制御を行うモジュール制御部と、を含んでなり、該メモリ読出し部は前記チャンネル順序メモリの情報を読み出すことを特徴とする請求項１０に記載のデジタル信号処理装置。
【請求項１４】
前記モジュール選択／制御手段は、当該デジタル信号処理装置の動作途中であっても、前記シーケンスメモリおよびパラメータメモリの一方または双方の内容を書き換えることを特徴とする請求項２または３に記載のデジタル信号処理装置。
【請求項１５】
前記モジュール選択／制御手段は、各前記チャンネル対応に選択すべき前記機能モジュールを、指定された一連の処理シーケンスに従って選択すると共に、前記入力信号として新たな割込み入力信号が発生したときには、その指定された一連の処理シーケンスの中に割込み処理シーケンスを挿入することを特徴とする請求項１に記載のデジタル信号処理装置。
【請求項１６】
前記割込み処理シーケンスの挿入と重なった１つの前記処理シーケンスにて処理すべきであった前記チャンネルの入力信号に対する処理については、これを中止することを特徴とする請求項１５に記載のデジタル信号処理装置。
【請求項１７】
前記割込み処理シーケンスの挿入と重なった１つの前記処理シーケンスにて処理すべきであった前記チャンネルの入力信号に対する処理については一旦保留し、該割込み処理シーケンスが終了し次第その処理を開始することを特徴とする請求項１５に記載のデジタル信号処理装置。
【請求項１８】
前記パラメータメモリは、前記チャンネル毎に設定された前記パラメータ情報を予め保持し、かつ、該パラメータメモリは全ての前記機能モジュールから参照される共有メモリであることを特徴とする請求項３に記載のデジタル信号処理装置。
【請求項１９】
前記パラメータメモリは、前記機能モジュール毎に内蔵される個別メモリであって、かつ、該個別メモリは前記チャンネル毎に設定された前記パラメータ情報を予め保持することを特徴とする請求項３に記載のデジタル信号処理装置。
【請求項２０】
前記の修飾により、前記信号処理における動作特性を変更することを特徴とする請求項１４に記載のデジタル信号処理装置。
【請求項２１】
少なくとも前記入力部と、前記機能モジュールと、前記モジュール選択／制御手段との間を接続する共有バスを備え、かつ、該共有バスは、前記信号処理において扱うデータ種別毎に分離した複数の個別バスからなることを特徴とする請求項１に記載のデジタル信号処理装置。
【請求項２２】
少なくとも前記入力部と、前記機能モジュールと、前記モジュール選択／制御手段との間を接続する共有バスを備え、かつ、該共有バスは、前記信号処理において扱う複数種のデータを時分割にて転送する単一バスからなることを特徴とする請求項１に記載のデジタル信号処理装置。
【請求項２３】
少なくとも２つの前記機能モジュールが順次選択されてそれぞれの信号処理を実行するとき、先行の該機能モジュールでの信号処理中に、後行の該機能モジュールにて使用すべき前記パラメータ情報を取得しておき、該先行の機能モジュールでの信号処理が終了した直後に、その取得したパラメータ情報を用いて該後行の該機能モジュールでの信号処理を開始することを特徴とする請求項３に記載のデジタル信号処理装置。
【請求項２４】
同一の前記機能モジュールにおいて第１の信号処理と第２の信号処理とを続けて順次実行するとき、該第１の信号処理の実行中に、該第２の信号処理において使用すべき前記パラメータ情報を取得しておき、該第１の信号処理が終了した直後に、その取得したパラメータ情報を用いて前記第２の信号処理を開始することを特徴とする請求項３に記載のデジタル信号処理装置。
【請求項２５】
前記第１の信号処理において得られた出力データを当該機能モジュールに戻して前記第２の信号処理に供するとき、該出力データを当該機能モジュール外に送出することなく当該機能モジュール内の信号経路により戻すことを特徴とする請求項２４に記載のデジタル信号処理装置。
【請求項２６】
前記信号処理による処理結果を外部のホスト装置に送信するための通信ラインとして、低速用通信ラインと高速用通信ラインとを具備することを特徴とする請求項１に記載のデジタル信号処理装置。
【請求項２７】
前記低速用通信ラインは前記ホスト装置から送信要求があったときに一定周期で前記の送信を行う通信ラインであり、前記高速用通信ラインは前記ホスト装置からの送信要求に応じてその都度前記の送信を行う通信ラインであることを特徴とする請求項２６に記載のデジタル信号処理装置。
【請求項２８】
前記低速用通信ラインおよび前記高速用通信ラインは、それぞれパラレルラインで構成されることを特徴とする請求項２６に記載のデジタル信号処理装置。
【請求項２９】
前記低速用通信ラインおよび前記高速用通信ラインは、それぞれシリアルラインで構成されることを特徴とする請求項２６に記載のデジタル信号処理装置。
【請求項３０】
前記信号処理による処理結果を外部に送信する出力部をさらに備え、該出力部は、前記複数のチャンネルのうちのいずれのチャンネルからの前記入力信号についての処理結果であるかを示すＩＤを、当該処理結果のデータにさらに付加して送信することを特徴とする請求項１に記載のデジタル信号処理装置。
【請求項３１】
前記信号処理による処理結果を外部に送信する出力部をさらに備え、該出力部は、前記複数のチャンネルの各前記入力信号についての処理結果を、各該チャンネルに割り当てた送信順番に従って順次送信することを特徴とする請求項１に記載のデジタル信号処理装置。
【請求項３２】
少なくとも前記複数の機能モジュールの間を接続する共有バスを備えると共に、これら複数の機能モジュールを現用機能モジュール群とすると、該現用機能モジュール群とミラーをなす予備機能モジュール群を、前記共有バスを介して接続し、該現用機能モジュール群内のいずれかの機能モジュールに故障ありと判定されたとき、該予備機能モジュール群内の対応する機能モジュールを選択して使用することを特徴とする請求項１に記載のデジタル信号処理装置。
【請求項３３】
少なくとも前記複数の機能モジュールの間を接続する共有バスを備えると共に、これら複数の機能モジュールを現用機能モジュール群とすると、該現用機能モジュール群とミラーをなす予備機能モジュール群を、前記共有バスを介して接続し、該現用機能モジュール群内のいずれかの機能モジュールに故障ありと判定されたとき、該予備機能モジュール群に切り替えて使用することを特徴とする請求項１に記載のデジタル信号処理装置。
【請求項３４】
当該デジタル信号処理装置における前記信号処理を終了したときに、前記故障を有する前記機能モジュールについての記録を保持しておき、当該デジタル信号処理装置の再起動時に、その記録をもとに正常な前記機能モジュールを選択して使用することを特徴とする請求項３３に記載のデジタル信号処理装置。
【請求項３５】
当該デジタル信号処理装置における前記信号処理を終了したときに、前記故障を有する前記機能モジュール群についての記録を保持しておき、当該デジタル信号処理装置の再起動時に、その記録をもとに正常な前記機能モジュール群を選択して使用することを特徴とする請求項３４に記載のデジタル信号処理装置。
【請求項３６】
前記信号処理による処理結果を送信すべき外部のホスト装置があるとき、各該処理結果を生成した前記モジュールを示すＩＤを各該処理結果のデータに付加して前記ホスト装置に送信し、該ホスト装置において前記故障の有無を判定し該故障を有する前記機能モジュールを特定した特定情報を該ホスト装置から受信することを特徴とする請求項３２または３３に記載のデジタル信号処理装置。
【請求項３７】
前記信号処理による処理結果を送信すべき外部のホスト装置があるとき、前記シーケンスメモリに保持すべき前記処理シーケンス情報を該ホスト装置から読み込むと共に、その読込み完了時に、該ホスト装置から当該デジタル信号処理装置に所定のデータを与えてその読み込み処理シーケンスを走らせ、その処理結果を該ホスト装置にて受信し所定の期待値と比較して両者の一致がとれたときに、その読み込み処理シーケンスが正常であることを確認することを特徴とする請求項２に記載のデジタル信号処理装置。
【請求項３８】
前記の比較が不一致のとき、前記ホスト装置から前記処理シーケンス情報を再送して同様の確認を再度行うことを特徴とする請求項３７に記載のデジタル信号処理装置。
【請求項３９】
前記不一致が解消しないとき、外部のユーザにアラームを送出することを特徴とする請求項３８に記載のデジタル信号処理装置。
【請求項４０】
前記ホスト装置から読み込んだ前記処理シーケンス情報をそのまま、該ホスト装置内のチェック手段または該チェック手段と同等の外部装置に返送し、その返送された処理シーケンス情報と、送信した処理シーケンス情報との一致がとれたときに、前記の読み込み処理シーケンスが正常であることを確認することを特徴とする請求項３７に記載のデジタル信号処理装置。
【請求項４１】
選択された各前記機能モジュールでの前記信号処理の終了時に、その信号処理の正常終了を示す個別モジュール・チェックビットを各該機能モジュール毎に生成し、そのビット列が、期待されたビット列と一致するか否か判定することにより、該機能モジュールの故障判定を行うことを特徴とする請求項２に記載のデジタル信号処理装置。
【請求項４２】
選択された各前記機能モジュールでの前記信号処理の終了時に、その信号処理が各該機能モジュールで正常終了する毎に順次加算または減算した累積値を示す累積モジュール・チェックビットを生成し、その累積値が、期待された累積値と一致するか否か判定することにより、該機能モジュールの故障判定を行うことを特徴とする請求項２に記載のデジタル信号処理装置。
【請求項４３】
前記信号処理による処理結果を送信すべき外部のホスト装置があるとき、前記故障判定の期待値を、該ホスト装置から送信された前記処理シーケンスに基づいて得ることを特徴とする請求項４１または４２に記載のデジタル信号処理装置。
【請求項４４】
前記故障判定の期待値を、当該デジタル信号処理装置がもともと保有する前記処理シーケンスに基づいて得ることを特徴とする請求項４１または４２に記載のデジタル信号処理装置。
【請求項４５】
前記処理シーケンス情報の中に、テスト用処理シーケンスを組み込んでおき、該テスト用処理シーケンスを所定の周期で走らせて前記複数の機能モジュールの動作確認を行うことを特徴とする請求項２に記載のデジタル信号処理装置。
【請求項４６】
前記処理シーケンス情報の中に、テスト用処理シーケンスを組み込んでおき、隣接する２つの前記信号処理の間に信号処理の休止期間が存在するとき、該テスト用処理シーケンスを該休止期間に走らせて前記複数の機能モジュールの動作確認を行うことを特徴とする請求項２に記載のデジタル信号処理装置。
【請求項４７】
前記処理シーケンス情報の中に、テスト用処理シーケンスを組み込んでおき、外部からテストコマンドが印加されたとき、その印加タイミングに一致する前記信号処理についてはこれを中止して前記テスト用処理シーケンスを強制実行し、前記複数の機能モジュールの動作確認を行うことを特徴とする請求項２に記載のデジタル信号処理装置。
【請求項４８】
前記処理シーケンス情報の中に、テスト用処理シーケンスを組み込んでおき、外部からテストコマンドが印加されたとき、その印加タイミングに一致する前記信号処理についてはこれを先送りして前記テスト用処理シーケンスを強制実行し、前記複数の機能モジュールの動作確認を行うことを特徴とする請求項２に記載のデジタル信号処理装置。
【請求項４９】
前記処理シーケンス情報の中に、テスト用処理シーケンスを組み込んでおき、外部からテストコマンドが印加されたとき、前記信号処理を休止する空き時間の到来を待ってそのテスト用処理シーケンスを実行し、前記複数の機能モジュールの動作確認を行うことを特徴とする請求項２に記載のデジタル信号処理装置。
【請求項５０】
請求項１に記載のデジタル信号処理装置に対して、前記信号処理の処理結果を送受信可能な通信インタフェースを設けると共に、係るデジタル信号処理装置と同様のデジタル信号処理装置を複数設け、それぞれの該通信インタフェースを介してこれらをカスケード接続してなることを特徴とするデジタル信号処理システム。
【請求項５１】
請求項１に記載のデジタル信号処理装置に対して、前記信号処理の処理結果を送受信可能な通信インタフェースを設けると共に、係るデジタル信号処理装置と同様のデジタル信号処理装置を複数設けてそのうちの１つをマスター・デジタル信号処理装置となし、その他をスレーブ・デジタル信号処理装置となして、それぞれの前記通信インタフェースを介してこれらを、前記マスター・デジタル信号処理装置を中心としてスター接続することを特徴とするデジタル信号処理システム。
【請求項５２】
少なくとも入力部と複数の機能モジュールとを備えるデジタル信号処理装置において、
前記複数の機能モジュールの各々に、それぞれ固有の信号処理機能を持たせ、
前記入力部に入力される、複数のチャンネル毎の入力信号を、各該チャンネル対応に選択される１または複数の該機能モジュールに与えて信号処理することを特徴とするデジタル信号処理方法。
【請求項５３】
各前記チャンネル対応に使用すべき１または複数の該機能モジュールを指定するための一連の処理シーケンスを予め保持しておき、該一連の処理シーケンスを順次読み出して前記信号処理を実行することを特徴とする請求項５２に記載のデジタル信号処理方法。
【請求項５４】
各前記機能モジュールにおける前記信号処理の内容を修飾するためのパラメータ情報を予め保持しておき、前記チャンネル毎の前記入力信号の性質に応じて対応する該パラメータ情報を読み出して前記信号処理を実行することを特徴とする請求項５２に記載のデジタル信号処理方法。
【請求項５５】
請求項１に記載のデジタル信号処理装置から送信される前記信号処理による処理結果のデータを受信するホスト装置であって、
その処理結果のデータに異常があるとき、該データを破棄しこれに代えて予め保持していたデフォルト値を使用することを特徴とするホスト装置。
【請求項５６】
請求項１に記載のデジタル信号処理装置から送信される前記信号処理による処理結果のデータを受信するホスト装置であって、
その処理結果のデータに異常があると判定したとき、その異常データを生じさせた前記信号処理を特定し、この特定情報を前記デジタル信号処理装置に返送して、その特定された信号処理に対応する予め保持していたデフォルト値を使用させることを特徴とするホスト装置。
【請求項５７】
請求項１に記載のデジタル信号処理装置から送信される前記信号処理による処理結果のデータを受信するホスト装置であって、
各前記処理結果のデータに付加して前記デジタル信号処理装置から送信された、各該処理結果を生成した前記機能モジュールを示すＩＤを受信し、該機能モジュールに故障があると判定したとき、当該機能モジュールのＩＤを前記デジタル信号処理装置に送信してその故障箇所を特定させることを特徴とするホスト装置。
【請求項５８】
請求項１に記載のデジタル信号処理装置から送信される前記信号処理による処理結果のデータを受信するホスト装置であって、
各前記チャンネル対応に選択すべき前記１または複数の前記機能モジュールを指定するための処理シーケンス情報を前記デジタル信号処理装置に送信して読み込ませ、さらに所定のデータを送信してその処理シーケンスを走らせ、その処理結果のデータを該デジタル信号処理装置から受信して所定の期待値と比較することにより、前記の読み込ませた処理シーケンス情報の正常性を判定することを特徴とするホスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号処理装置、システムおよび方法とホスト装置に関する。
【背景技術】
【０００２】
複数のチャンネルからそれぞれ入力された各入力信号に対して所定の信号処理を施し、それをホスト装置に印加するといった形式のデジタル信号処理システムが、種々の電子機器で広く用いられている。これに相当する電子機器の一例としては、テスト用機器やオーディオ機器や車載用コンピュータ制御機器などが挙げられる。
【０００３】
本発明の理解を容易にするために後者の車載用コンピュータ制御機器を例にとって説明すると、この機器においては、車両の各部に設けられたセンサ類（スロットル開度センサ、車速センサ、水温センサ、モード切替えスイッチ状態センサ、ステアリングセンサ等々）からのアナログ信号は、個々にすなわちチャンネル毎に、１つのホスト装置すなわちマイクロコンピュータ（マイコン）に入力され、ここで車両の最適制御のためのデジタル演算処理が施される。
【０００４】
この場合、ホスト装置（マイコン）は各チャンネルからの入力信号を未加工のまま直接受信することはできないので、該ホスト装置に入力される前の各該入力信号に対して、各該入力信号の性質に応じた既述の所定の信号処理を施さなければならない。この所定の信号処理を行うのが既述の「デジタル信号処理装置」である。ここに、上記のホスト装置と、デジタル信号処理装置と、該デジタル信号処理装置前段の入力端子群とによって、ＥＣＵ（Electronic Control Unit ）すなわち既述の「デジタル信号処理システム」が構築される。
【０００５】
なお本発明に関連する公知技術としては、下記の特許文献１〜４がある。しかしいずれの公知技術も、後述する説明から明らかになるとおり、「所定の順序で選択される複数のチャンネルの各々に対して、１つまたは複数の機能モジュールを順次選択して、コンフィギュラブル（configurable）にデジタル信号処理装置を形成する」という考え方に基づく本発明とは明確に区別される。
【０００６】
【特許文献１】特許第３０１５７２２号明細書
【特許文献２】特開平３−２０３４２２号公報
【特許文献３】特開平１−２３２４５８号公報
【特許文献４】特許第３３３５４８２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本出願人が実施した従来のデジタル信号処理装置の形態には２つある。
【０００８】
第１の形態においては、そのデジタル信号処理装置を、上述したチャンネルの構成に応じて、専用のハードウェア回路により構成する。
【０００９】
また第２の形態においては、そのデジタル信号処理装置を、マイコンあるいはＤＳＰ（Digital Signal Processor）などの固定のハードウェア回路と、上述したチャンネルの構成に応じて該ハードウェア回路を動作させるためのソフトウェア処理部とによって構成する。
【００１０】
しかしながら、上記第２の形態によるデジタル信号処理装置においては、上記デジタル信号処理システムの変更があったときあるいは上記のチャンネルの構成に変更（例えば上記入力端子の増設など）があったときに柔軟に対応することができるといった利便性がある反面、ソフトウェア処理による処理速度に限界がある、といった問題がある。
【００１１】
また、上記第１の形態によるデジタル信号処理装置においては、上記の処理速度は十分満足するものの、各チャンネル対応に１つずつデジタル信号処理回路が必要となることから、回路規模が大きくなってしまう、という問題、したがってコスト高になる、という問題がある。さらに上記のチャンネルの構成が変わった場合には、それに対応させたデジタル信号処理回路を新たに作り直さなければならない、という問題もある。
【００１２】
したがって本発明は、上記の諸問題点に鑑み、デジタル信号処理システムあるいはチャンネルの構成に変更があっても、ハードウェアに変更を加えることなく、これに柔軟に対応し得ると共に、小さい回路規模のままで高速処理が可能な、デジタル信号処理装置、システムおよび方法ならびにホスト装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
図１は本発明に基づくデジタル信号処理装置の基本構成を示す図である。
【００１４】
本発明によるデジタル信号処理装置１の基本構成は、入力部２と、複数の機能モジュール３（Ａ，Ｂ，Ｃ…Ｎ）と、モジュール選択／制御手段４とを備えてなる。具体的には、
入力部２は、複数のチャンネルＣＨ１，ＣＨ２…からの各入力信号ＩＮを受信し、
複数の機能モジュール３は、各々が入力部２からの信号ｉｎを共通に受信可能であって、かつ、各々が所定の順序で受信した信号ｉｎに対し、各々に固有の機能によって信号処理を行い、
モジュール選択／制御手段４は、複数のチャンネルＣＨ１，ＣＨ２…の各々に対応する１または複数の機能モジュール３を順次選択し、選択された機能モジュールに対して当該入力信号ｉｎの信号処理を行わせる。
【００１５】
さらに好適には、メモリ手段５を備える。
【００１６】
このメモリ手段５は、各チャンネル（ＣＨ１，ＣＨ２…）対応に選択すべき１または複数の機能モジュール３を指定するための処理シーケンス情報を、書き換え可能に保持するシーケンスメモリ６を有する。
【００１７】
さらにまた好ましくは、メモリ手段５は、各機能モジュール３における信号処理の内容を修飾するためのパラメータ情報を、書き換え可能に保持するパラメータメモリ７を有する。
【００１８】
なお本図中の参照番号８は出力部、９は共有バスである。
【発明の効果】
【００１９】
このようにして、各チャンネル毎に１つまたは複数の機能モジュール３を順次選択して、コンフィギュラブル（configurable）にデジタル信号処理装置１を形成することが可能になる。
【００２０】
このため、システム構成やチャンネル構成に変更があってもこれに柔軟に対応できると共に、小さい回路規模のままで高速信号処理を実現することができる。
【発明を実施するための最良の形態】
【００２１】
図２は図１の基本構成をさらに具体的に示す図である。なお全図を通じて同様の構成要素には同一の参照番号または記号を付して示す。
【００２２】
入力部２は、各チャンネル（ＣＨ）対応の入力信号ＩＮを受信し時分割処理する分離部（ＭＰＸ：multiplexer ）１１およびそのアナログ（Ａ）入力信号ＩＮをデジタル（Ｄ）データ（ｉｎ）に変換するＡＤ変換部１２からなり、そのデジタルデータを共有バス９に転送する。
【００２３】
選択／制御手段４は、その共有バス９を介し、メモリ６および７の内容を参照しながら、機能モジュール（３Ａ，３Ｂ…）に対して、チャンネル対応の信号処理を行わせる。その処理結果は、処理結果バッファ１３に一旦格納された後、出力分配部１４から外部に送信される。この外部をなす一例は既述したホスト装置である。ここに共有バス９は、アドレス信号、データ信号、制御信号等を転送する。次に処理動作を説明する。
【００２４】
図３は図２の処理動作を説明するためのタイムチャートである。
【００２５】
本図において、横軸は時間をとって示す。垂直の各一点鎖線は、ＡＤ変換部１２におけるサンプリング間隔を表しており、各サンプリング間隔で順次、チャンネルＣＨ１，ＣＨ２…上の各入力信号ｉｎ（これらをｃｈ１，ｃｈ２…で表す）をＡＤ変換する（図中の「ｃｈ１のＡＤ」、「ｃｈ２のＡＤ」…参照）。
【００２６】
また本図中の“Ａ”，“Ｂ”，“Ｃ”…は、図２における機能モジュール３Ａ，３Ｂ，３Ｃ…をそれぞれ示しており、ｃｈ１のＡＤを経たデータ（ｉｎ）は、例えば機能モジュール３Ａおよび３Ｂにて順次信号処理される（図３中の「ｃｈ１の処理」参照）。すなわち、ｃｈ１のＡＤを経たデータ（ｉｎ）は機能モジュール３Ａにより信号処理された後、その信号処理されたデータが機能モジュール３Ｂによって信号処理される。このとき同時に並行してチャンネルＣＨ２上の入力信号（ＩＮ）のＡＤ変換（図３中の「ｃｈ２のＡＤ」参照）が行われており、このＡＤ変換後のｃｈ２のデータ（ｉｎ）は、例えば機能モジュール３Ａ，３Ｃおよび３Ｄにて順次信号処理される（図３中の「ｃｈ２の処理」参照）。以下、同様である。
【００２７】
以上を要約すると、本発明においては、複数のデジタル入力信号の処理システムにおいて、複数の演算モジュール（３）を有し、そのデジタル入力信号をどのように処理するかを定義したデータ（メモリ６および７）に基づき、１つまたは複数個の演算モジュール（３）を選択して処理を行うものである。ここにコンフィギュラブルな処理システムが実現される。
【００２８】
ここで「コンフィギュラブル」とは、その処理システムにおいて、機能レベルで処理を書き換え可能なことを意味する。このために、予め用意している処理モジュール（機能ブロック）を、処理内容を記述したデータ（コンフィギュレーションデータ）に基づき、入力信号毎に処理モジュールを切り替えて動作させる。
【００２９】
以下、本発明による各実施例について詳しく述べるが、本発明の理解を容易にするために、上述した「複数のデジタル入力信号の処理システム」の一具体例を説明する。これは単なる一例に過ぎないが、既述した「車載用コンピュータ制御システム」である。一般のデジタルデータ処理システムにももちろん適用することができる。
【００３０】
図４は本発明が適用される１システム例を示す図である。
【００３１】
本図において、全体ブロックはＥＣＵ（Electronic Control Unit ）であり、各種センサ類（スロットル開度センサ等）からのアナログ信号は、ＥＣＵの入力端子群に各チャンネル信号として印加される。
【００３２】
これらのチャンネル信号には、マイコン１０での演算処理に必要な前処理が加えられる。これが前処理ＩＣであり、本発明のデジタル信号処理装置１に相当する。上記マイコンは後にさらに詳述するホスト装置に相当する。
【００３３】
この場合、前処理ＩＣ（１）内の複数の機能モジュール（３）は、例えばＬＰＦ（low-pass filter ）、ＢＰＦ（band-pass filter）、ピークホールド回路、コンパレータ等である。
【００３４】
つまりシーケンスメモリ６には、各入力信号ｉｎを、どの機能（演算）モジュール３を用いて処理するかを定義したシーケンスマップが格納されている。
【００３５】
このシーケンスマップに従う各機能モジュール３での信号処理動作は図７に示すとおりである。ただしこの図７の見方は、前述した図３と全く同じである。
【００３６】
図５は図４に対し付加すべき本発明に係る書込み手段を示す図である。
【００３７】
本図にて新たに付加された構成要素は、シーケンス書込み手段７１およびパラメータ書込み手段７２と、ホスト装置１０内のシーケンスメモリ（フラッシュメモリ等）７３およびパラメータメモリ（フラッシュメモリ等）７４である。
【００３８】
シーケンス書込み手段７１は、図２のシーケンスメモリ７に保持すべき処理シーケンス情報を、装置（ＥＣＵ）外部から書き換えるものであり、
パラメータ書込み手段７２は、図２のパラメータメモリ６に保持すべきパラメータ情報を、装置（ＥＣＵ）外部から書き換えるものである（図５において、実線矢印のルート参照）。
【００３９】
また図５に示すとおり、入力信号に対する信号処理を行った処理結果のデータを受信するホスト装置１０と連携する場合、図２のシーケンスメモリ７への処理シーケンス情報の書込みを、このホスト装置１０を経由して行い、
また、図２のパラメータメモリ６へのパラメータ情報の書込みを、このホスト装置１０を経由して行う（図５において、点線矢印のルート参照）。
【００４０】
あるいは、予め定めた複数種の処理シーケンス情報をホスト装置１０内のシーケンスメモリ７３に保持しておき、シーケンス書込み手段７１は所望の処理シーケンス情報をこのメモリ７３に対して指定してこれをシーケンスメモリ７へ転送して書き込むようにし、
同様に、予め定めた複数種のパラメータ情報をホスト装置１０内のパラメータメモリ７４に保持しておき、パラメータ書込み手段７２は所望のパラメータ情報をこのメモリ７４に対して指定してこれをパラメータメモリ６へ転送して書き込むようにする（図５において一点鎖線のルート参照）。
【００４１】
なお、上記の書込み手段７１，７２は、ホスト装置（マイコン）１０にインストールすべき本来の制御プログラムを入力するための手段と兼用することもできる。
【００４２】
この図５においてさらに注目すべきメモリは、チャンネル順序メモリ７５である。
【００４３】
前述したチャンネルＣＨ１，ＣＨ２…ＣＨｋからの各入力信号は、ＣＨ１→ＣＨ２→ＣＨ３→…といったように、順番に信号処理されてもよいし、あるいは予め定めた任意の順序（例えば、ＣＨ１→ＣＨ３→ＣＨ２→…）に従って信号処理されてもよい。このために、信号処理をすべき各信号の処理順序情報を保持するのがチャンネル順序メモリ７５である。なお、このチャンネルの処理順序の詳しい具体例については後述する。
【００４４】
図６は図２に示す選択／制御手段４とその周辺をより具体的に示す図である。なお、説明の都合上、機能モジュール３の配置が図２とは異なっている。また、上述したチャンネル順序メモリ７５が、一例として、図示する位置に置かれている。
【００４５】
図６に示すモジュール選択／制御手段４は、メモリ読出し部８１と、このメモリ読出し部８１からの読出し情報に従って各機能モジュール３（Ａ，Ｂ…Ｎ）の制御を行うモジュール制御部８２と、を含んでなる。ここにメモリ読出し部８１は、シーケンスメモリ７の情報を読み出す。
【００４６】
一方モジュール制御部８２は、パラメータメモリ６からのパラメータ情報に従って各機能モジュール３（Ａ，Ｂ…Ｎ）の制御を行う。
【００４７】
また、メモリ読出し部８１は、チャンネル順序メモリ７５の情報を読み出す。
【００４８】
上記図６に示すモジュール選択／制御手段４について、フローチャートやタイムチャートを参照しながらもう少し具体的に以下に説明するが、その前に理解を早めるための、車載用装置の場合を例にとって、チャンネルＣＨ１，ＣＨ２…の各入力信号の具体例と、各該入力信号を処理する１または複数の機能モジュール３の具体例を説明する。
【００４９】
図７は各チャンネルの入力信号の例とそれを処理する機能モジュールの例を示す図である。
【００５０】
本図において、左端は前述の入力部２に相当しており、複数のチャンネルＣＨ１，ＣＨ２，ＣＨ３…からの各入力信号がここから与えられる。
【００５１】
一方本図の上端３は前述の複数の機能モジュールを表す。
【００５２】
各該チャンネルの処理対象は、一例として、次のとおりである。
【００５３】
ＣＨ１：エンジン回転数
ＣＨ２：水温
ＣＨ３：ストップ（ブレーキ）ランプ
ＣＨ４：ノック
ＣＨ５：差動型センサ
チャンネルＣＨ１からのエンジン回転数信号は、まず初段機能モジュールのローパスフィルタ（ＬＰＦ）に入力され、そのフィルタ出力は次段の機能モジュールであるコンパレータに入力されて、処理結果ＯＵＴ１を得る。ただし、上記ローパスフィルタ（ＬＰＦ）から上記コンパレータへ進むとき、そのローパスフィルタ（ＬＰＦ）からのフィルタ出力が一旦バッファされ、次に上記コンパレータがモジュール制御部（図６の８２）により選択されたときにそのバッファから該フィルタ出力を読み出し、該コンパレータに印加する。なお、ここに言うバッファは、選択／制御手段（図６の４）内にあってもよいし、出力部（図６の８）内にあってもよいし、図６の共有バスに接続して独立に設けてもよい。
【００５４】
そして上記ローパスフィルタ（ＬＰＦ）には独自のパラメータａ１１がパラメータメモリ６側からモジュール制御部８２を介して供給され、上記コンパレータにも独自のパラメータａ１２がそのパラメータメモリ６側からモジュール制御部８２を介して供給される。これらパラメータａ１１，ａ１２等については後に図２２等においても、もう一度説明するが、図７のａ１１，ａ１２や図２２のａ１１，ａ１２は単なる区別のための記号であって、ａ１１やａ１２が両図で相互に同じ意味をもつものではない。
【００５５】
図７において上記パラメータａ１１は、ローパスフィルタ（ＬＰＦ）においてノイズを除去するのに適したフィルタ定数を設定する。また上記パラメータａ１２は、コンパレータの比較基準値を設定する。
【００５６】
チャンネルＣＨ２からの水温信号についても、ノイズをとるための機能モジュールであるＬＰＦにより信号処理される。
【００５７】
チャンネルＣＨ３からのストップ（ブレーキ）ランプ信号は、ノイズ除去の後（ＬＰＦ）、コンパレータにて点灯／非点灯が判別（ＯＵＴ３）される。
【００５８】
ＣＨ４からのノック信号、すなわちノックセンサからの出力信号は、まず所要の周波数帯域にある信号を抽出する必要があることから、他の機能モジュールであるバンドパスフィルタ（ＢＰＦ）に入力され、その出力をなす多数のサンプル値の中からピーク値を保持するために、機能モジュールであるピークホールド（Ｐ／Ｈ）回路にさらに入力され、ＯＵＴ４となる。
【００５９】
チャンネルＣＨ５は、ある特定のセンサからの出力信号である差動信号Ｓ＋およびＳ−であって、これらの差分が加算回路より出力され、ＯＵＴ５となる。
【００６０】
上記図７において各チャンネル（ＣＨ１，ＣＨ２，ＣＨ３…）の入力信号と各機能モジュールの具体例とを示したので、次にこれを踏まえて、図６の選択／制御手段４の動作例を、図８および図９も参照しながら説明する。
【００６１】
図８は図６に示す選択／制御手段４の動作例を示すフローチャートであり、
図９は図８のフローチャートに対応するタイムチャートである。
なお図７のうち、チャンネルＣＨ１と、それに対応する機能モジュール「ＬＰＦ」（３Ａ）および機能モジュール「コンパレータ」（３Ｂ）の場合を一例として想定して説明する（以下同様）。
【００６２】
図６〜図９を参照すると、
ステップＳ１１（図８）：モジュール選択／制御手段４は、メモリ読出し部８１により、チャンネル順序メモリ７５のチャンネル順序情報を読み出す。
【００６３】
ステップＳ１２：この例ではチャンネルＣＨ１が指定されており、ＩＤｃｈ１が出力される（図９の（２）参照）。
【００６４】
ステップＳ１３：選択／制御手段４はそのＩＤｃｈ１を入力部２に出力し、チャンネルＣＨ１の入力データ「ＣＨ１データ」が共有バス９上に転送される。
【００６５】
ステップＳ１４：選択／制御手段４は、メモリ読出し部８１により、シーケンスメモリ７のシーケンス情報を読出す。
【００６６】
ステップＳ１５：この想定している例においては、ステップＳ１１で読み出した第１のシーケンスは機能モジュール３（Ａ）であり、これをＩＤａと表す（図９の（１）参照）。
【００６７】
ステップＳ１６：共有バス９を介して上記ＩＤａを受信したモジュール３（Ａ）が起動される（図９の（１）参照）。
【００６８】
ステップＳ１７：機能モジュール３（Ａ）は、その共有バス９上の上記「ＣＨ１データ」を自内に取り込む。
【００６９】
ステップＳ１８：上記手段４は、パラメータメモリ６から、対応するパラメータを読み出して共有バス９上に転送する（図９の（２）参照）。上記の例であると、このパラメータはａ１１（図７）である。
【００７０】
ステップＳ１９：ここで目的とする信号処理が、ＣＨ１データとａ１１とを用いて、機能モジュール３（Ａ）にて実行される（図９の（２）の「演算Ａ」参照）。そしてその演算結果が出力される（図９の（２）の“ＯＵＴａ”参照）。
【００７１】
ステップＳ２０：このとき、機能モジュール３（Ａ）は、上記演算の終了を示す演算終了信号を共有バス９上に出力する（図９の（３）のＥａ参照）。ここで図７のＬＰＦによる演算が終了し、次段のコンパレータに演算が移行する。
【００７２】
ステップＳ２１：選択／制御手段４は、メモリ読出し部８１により、シーケンスメモリ７のシーケンス情報を読出す。
【００７３】
ステップＳ２２：この想定している例においては、ステップＳ２１で読み出した第２のシーケンスは機能モジュール３（Ｂ）であり、これをＩＤｂと表す（図９の（１）参照）。
【００７４】
ステップＳ２３：共有バス９を介して上記ＩＤｂを受信したモジュール３（Ｂ）が起動される（図９の（１）参照）。
【００７５】
ステップＳ２４：機能モジュール３（Ｂ）は、既述したバッファから、上記演算結果ＯＵＴａを読み出して取り込む。
【００７６】
ステップＳ２５：上記手段４は、パラメータメモリ６から、対応するパラメータを読み出して共有バス９上に転送する（図９の（２）参照）。上記の例であると、このパラメータはａ１２（図７）である。
【００７７】
ステップＳ２６：ここで目的とする信号処理が、ＯＵＴａとａ１２とを用いて、機能モジュール３（Ｂ）にて実行される（図９の（２）の「演算Ｂ」参照）。そしてその演算結果が出力される（図９の（２）と図７の“ＯＵＴ１”参照）。
【００７８】
ステップＳ２７：このとき、機能モジュール３（Ｂ）は、上記演算の終了を示す演算終了信号を共有バス９上に出力する（図９の（３）のＥｂ参照）。
【００７９】
ここで図８のステップＳ１４について補足説明する。このチャンネル順序読出しは、信号処理すべきチャンネルの順序を設定するためのものである。既述のとおり、チャンネルＣＨ１，ＣＨ２…ＣＨｋからの各入力信号は、ＣＨ１→ＣＨ２→ＣＨ３→…といったように、順番に信号処理されてもよいし、あるいは予め定めた任意の順序に従って信号処理されてもよい。
【００８０】
この後者の具体例を図７を参照しながら説明する。
【００８１】
チャンネルＣＨ１はエンジン回転数に係る入力信号であり、２サンプル毎といった頻繁な信号処理を必要とし、一方、チャンネルＣＨ３はストップ（ブレーキ）ランプ信号、ＣＨ４はノックセンサ信号であって、１２サンプル毎といった比較的ゆっくりしたタイミングで信号処理をすればよい。その中間のチャンネルＣＨ２は水温信号であり、上記の中間の６サンプル毎といったタイミングで信号処理をすればよい。これを図で表すと図１０のようになる。
【００８２】
図１０はチャンネル処理順序の一例を表す図である。上述した２サンプル毎、６サンプル毎および１２サンプル毎等のチャンネル処理順序の指定が分かりやすく表されている。なお図１０のサンプリングを１サイクルとして、これが毎サイクル繰り返される。
【００８３】
このようなチャンネル処理順序の設定や、また機能モジュール３の順次設定（図７）においては、車の場合であると、多様の車種毎に適宜最適なものが設定される。本発明によれば、どのような車種であっても、パラメータメモリ６、シーケンスメモリ７およびチャンネル順序メモリ７５の内容を外部から書き換えるだけで簡単に対応することができる。つまり図４および図５に示す「前処理ＩＣ」を多様な車種毎にそれぞれ作り変える必要がない。
【実施例】
【００８４】
〔実施例１〕
図１１は本発明による実施例１を説明するための装置構成図であり、
図１２は図１１のシーケンスメモリ６の内容を示す図であり、
図１３は図１２の処理シーケンスに基づく処理動作を示すタイムチャートである。
【００８５】
図１１のシーケンスメモリ６内には、図１２に示す処理シーケンスマップの一例が示されている。処理順１では、入力チャンネルＣＨ１に対して、機能モジュール３Ａでの信号処理を行い、さらに機能モジュール３Ｂでの信号処理を行う、ということが指示されている。処理順２以降についても同様である。
【００８６】
すなわち実施例１において、各チャンネルの入力信号ｉｎに対する処理内容は、予めシーケンスメモリ６に記述され、このデータを読み出しつつ、処理を行う。そのデータは動作サイクル（処理順）毎の処理内容を記述したマップになっている。かくしてメモリ６への記述内容を変更することにより、柔軟に外部システム（ＥＣＵ）に対応できる。
〔実施例２〕
図１４は本発明による実施例２を説明するためのシーケンスメモリ６の内容を示す図であり、
図１５は図１４の処理シーケンスに基づく処理動作を示すタイムチャートである。
【００８７】
実施例２において、モジュール選択／制御手段４は、当該デジタル信号処理装置１の動作途中であっても、シーケンスメモリ６およびパラメータメモリ７の一方または双方の内容を書き換えることを特徴とするものである。ただし図８および図９においては、シーケンスメモリ６の内容変更のみについて示している。
【００８８】
この例では、入力チャンネルＣＨ１について、モジュールＡ→Ｂとなっていたのを、途中から、モジュールＡ→Ｃに変更されている。図１５の処理順１′がこの変更による動作を表している。
【００８９】
すなわち実施例２によると、図１１のシステムにおいて、システム動作中にシーケンスメモリ６の内容を書き換えることにより、処理内容を変更する。例えば各機能（演算）モジュール３が共有バス９を使用していない間に、選択／制御手段４からメモリ６の内容を直接書き換える。
〔実施例３〕
図１６は本発明による実施例３を説明するための装置構成図であり、
図１７は図１６のシーケンスメモリ６の内容を示す図であり、
図１８は図１７の処理シーケンスに基づく処理動作を示すタイムチャートである。
【００９０】
実施例３において、モジュール選択／制御手段４は、各チャンネル（ＣＨ１，ＣＨ２…）対応に選択すべき機能モジュール３を、指定された一連の処理シーケンスに従って選択すると共に、入力信号ＩＮとして新たな割込み入力信号が発生したときには、その指定された一連の処理シーケンスの中に割込み処理シーケンスを挿入することを特徴とするものである。図１７の下端に示す１５がその割込み処理シーケンスである。
【００９１】
この場合、シーケンスメモリ６内には予め空きの処理内容１６を適宜挿入しておいて、割り込みが発生したときは、その割込みに最も近い空きを利用して当該割込みシーケンスを実行する。図１８を参照すると、処理順４の空きの部分で、その割込み処理シーケンスが実行されている。
【００９２】
すなわち実施例３によると、図１１のシステムにおいては、シーケンスマップで定義できないタイミングで処理を行いたい入力信号ＩＮがある場合に対応できない。このためこのような入力信号は、予め定めた入力で受け、割込み用として処理を行う。
【００９３】
なお、割込み入力は、他の入力と別系統にしても良いし、他の入力を割込み兼用として使用しても良い。
〔実施例４〕
図１９は本発明による実施例４を説明するための処理動作タイムチャートである。
【００９４】
実施例４においては、前述した割込み処理シーケンス１５（図１７）の挿入と重なった１つの処理シーケンスにて処理すべきであったチャンネルの入力信号に対する処理については、これを中止することを特徴とするものである。
【００９５】
図１９においてはｃｈ２の処理が上記の中止により飛ばされている。
【００９６】
ただしこの場合は、処理結果に重大な影響を与えない処理についてのみ、その飛ばしを行う。
〔実施例５〕
図２０は本発明による実施例５を説明するための処理動作タイムチャートである。
【００９７】
実施例５においては、上述した割込み処理シーケンス１５の挿入と重なった１つの処理シーケンスにて処理すべきであったチャンネルの入力信号に対する処理については一旦保留し、その割込み処理シーケンスが終了し次第、その処理を開始することを特徴とするものである。
【００９８】
図２０を参照すると、ハッチングを付した「ＢＣ」が割込みによる信号処理を表しており、これによりｃｈ２以降の信号処理は先送りされる。処理時間の若干の遅れは伴うが、割込みを受け入れることができる。
〔実施例６〕
図２１は本発明による実施例６の装置構成図であり、
図２２は図２１のパラメータメモリ７の内容を示す図である。
【００９９】
実施例６においてパラメータメモリ７は、チャンネル（ＣＨ１，ＣＨ２…）毎に設定されたパラメータ情報を予め保持し、かつ、このパラメータメモリ７は全ての機能モジュール３から参照される共有メモリであることを特徴とするものである。
【０１００】
図２２に示す例によれば、パラメータ情報をなすパラメータの数は３であって、これらのパラメータを使用するのは入力チャンネルＣＨ１およびＣＨ３からの入力信号に対してである。
【０１０１】
すなわち本発明によれば、機能（演算）モジュール３での処理には、例えばフィルタであれば、フィルタ定数をパラメータとして外部から設定するようにしておけば、同じフィルタ演算モジュールを使用しても入力チャンネルによって、異なる遮断周波数で動作させることができる。
【０１０２】
上記実施例６によると、各チャンネルの入力信号ＩＮに定義された機能（演算）モジュール３での処理実行に必要なパラメータ（定数データ）は、入力信号ＩＮ毎に予めパラメータメモリ７に記述され、これを読み出して、処理を行う。このメモリ７は、各モジュール３から参照できる共有メモリである。全ての機能（演算）モジュール３のパラメータ情報を共有メモリに置くことにより、パラメータの設定を一括して行うことができる。
〔実施例７〕
図２３は本発明による実施例７の装置構成図である。
【０１０３】
実施例７においてパラメータメモリ７（図２１）は、機能モジュール３毎に内蔵される個別メモリ７Ａ，７Ｂ，７Ｃであって、かつ、これら個別メモリはチャンネル毎に設定されたパラメータ情報を予め保持することを特徴とするものである。
【０１０４】
この実施例７によると、各入力のパラメータを格納する領域（パラメータメモリ７の内容）を、各モジュール３内に持つことになるから、共有バス９を通して共有メモリ（図２１）をアクセスする場合よりも時間短縮が図れる。
〔実施例８〕
実施例８においては、前述した信号処理内容の修飾により、その信号処理における動作特性を変更することを特徴とするものである。
【０１０５】
すなわち入力信号毎のパラメータの動的変更であり、上記実施例６および７のシステムにおいて、システム動作中に、メモリ７（７Ａ，７Ｂ…）の内容（パラメータ）を書き換えることにより、処理の動作特性（例えばフィルタの遮断周波数）を変更することができる。
〔実施例９〕
図２４は本発明による実施例９の装置構成を示す図である。
【０１０６】
実施例９は、少なくとも入力部２と、機能モジュール３と、モジュール選択／制御手段４との間を接続する共有バス９を備え、かつ、この共有バス９は、信号処理において扱うデータ種別毎に分離した複数の個別バス２１〜２３からなることを特徴とするものである。
【０１０７】
具体的には、モジュール間バス２１、パラメータ用バス２２およびテンポラリデータ用２３である。
【０１０８】
本発明のシステムは、複数の機能（演算）モジュール、メモリ、全体の動作制御部などで構成するが、それらのデータ受渡しに必要なバスの構成は、その一例として実施例９のようにすることができる。すなわち、データの受渡しを複数のバスで行うことができ、各機能（演算）モジュールに必要なデータを受渡しする時間を短縮することができる。つまりモジュール間のデータ授受用（２１）、パラメータの読み書き用（２２）、テンポラリデータ（内部の演算における前回値など）の読み書き用（２３）などのように、データの種類毎に受け渡し用のバスを持つ。
〔実施例１０〕
図２５は本発明による実施例１０の装置構成を示す図である。
【０１０９】
実施例１０は、少なくとも入力部２と、機能モジュール３と、モジュール選択／制御手段４との間を接続する共有バス９を備え、かつ、この共有バス９は、信号処理において扱う複数種のデータを時分割にて転送する単一バス２４からなることを特徴とするものである。
【０１１０】
すなわちデータの受渡しは単一のバスによって行う。つまり各機能（演算）モジュールに必要なデータを受渡しするためのバスの回路規模を小さくするために、１つのバスで構成し、時分割で使用して全ての種類のデータの受渡しを行うようにする。
〔実施例１１〕
図２６は本発明による実施例１１を説明するための装置構成図であり、
図２７の（ａ）は実施例１１によらない処理動作、（ｂ）は実施例１１による処理動作をそれぞれ示すタイムチャートである。
【０１１１】
実施例１１においては、少なくとも２つの機能モジュール３Ａ，３Ｂが順次（“１”→“２”）選択されてそれぞれの信号処理を実行するとき、先行の機能モジュール３Ａでの信号処理中に、後行の機能モジュール３Ｂにて使用すべきパラメータ情報を取得しておき、その先行の機能モジュール３Ａでの信号処理が終了した直後に、その取得したパラメータ情報を用いて後行の該機能モジュール３Ｂでの信号処理を開始することを特徴とするものである。
【０１１２】
本発明の機能モジュールにおけるデータ入出力方法について考察すると、入力信号ＩＮ毎に動作を切り換えるために、コンフィギュレーシュン・データをその都度読み込む必要がある。しかしこの動作のために時間がかかると、システム全体の動作速度が低下してしまうことになる。これを少ないクロック数で実現する第１の方法が実施例１１である。これは同じモジュールを続けて利用しない場合についての方法である。
【０１１３】
図２７特に（ｂ）を参照すると、モジュールの設定に際し現在処理を行うモジュールＡと次に処理を行うモジュールＢとを対にして指定する。そして現在のモジュールＡのパラメータ設定が終了した後、次のモジュールＢのパラメータ設定をただちに開始（時刻ｔ１）することにより、現在のモジュールＡの処理終了後、次のモジュールＢについてのパラメータ設定を省いて時間短縮を図ることができる。すなわち、今回の処理を行う際にモジュールＡを使用し、次にモジュールＢを使用するという場合、制御用バス９ｃ（図２６）により、モジュールＡに必要なパラメータなどを送信する。その後、データバス９ｄ（図２６）からデータを読み取って演算処理を行う。この場合モジュールＡの演算中には、制御用バス９ｃは使用されていないので、モジュールＡの演算中に、モジュールＢ用のパラメータを設定しておくことができる。これにより、モジュールＡから演算結果が出力された際に、モジュールＢはただちに動作を開始できる。
〔実施例１２〕
図２８は本発明による実施例１２を説明するための装置構成図であり、
図２９の（ａ）は実施例１２によらない処理動作、（ｂ）は実施例１２による処理動作をそれぞれ示すタイムチャートである。
【０１１４】
実施例１２では、同一の機能モジュール（例えば図１８のＡ）において、第１の信号処理“１”と第２の信号処理“２”とを続けて順次実行するとき、第１の信号処理“１”の実行中に、第２の信号処理“２”において使用すべきパラメータ情報を取得しておき、その第１の信号処理“１”が終了した直後に、その取得したパラメータ情報を用いて第２の信号処理“２”を開始することを特徴とするものである。
【０１１５】
これは同じモジュールを続けて利用する場合であり、各モジュール３の内部にパラメータ保存用レジスタ２６を複数持ち、現在のモジュールＡのパラメータ設定値を取り込んだ後、次のパラメータ設定を引き続いて行うものである。このモジュールＡで次の処理を行う時には、レジスタ２６を切り替えることでただちに設定が終了するので、設定時間の短縮が図れる。
【０１１６】
処理によっては、同一のモジュールを複数回使用することがあるが、設定のパラメータが異なる場合、前回使用したパラメータを破棄して新たなパラメータを設定する必要がある。そこで、まず１回目のモジュールＡのパラメータを送信し、演算処理を行っている間に、空いている制御用バス９ｃから２回目のパラメータを送信し、保存用として複数用意したレジスタ２６にそのパラメータ値を保存する。モジュールＡの２回目の演算を行うときには、パラメータ値を取り込むためのバスアクセスをする必要がなくなるので、少ないクロック数で動作することができる。モジュールＡの２回目の演算中は、別のレジスタ２６は書き込み可能であるので、空いている制御用バス９ｃが使える。このため、３度以上同一モジュールを使う場合にも同様に少ないクロック数で動作できる。
〔実施例１３〕
図３０は本発明による実施例１３を説明するための装置構成図である。
【０１１７】
実施例１３では、上述した第１の信号処理において得られた出力データを当該機能モジュール３に戻して上述した第２の信号処理に供するとき、その出力データを当該機能モジュール外に送出することなく、例えばゲート２５をイネーブル信号ＥＮにより開いて、当該機能モジュール内の信号経路２７により戻すことを特徴とするものである。なおＢＤはバスドライバである。
【０１１８】
実施例１３も実施例１２のように同じモジュールを続けて利用する場合であり、出力値を一旦バス９に出力すると、〈１〉データバス９ｄに出力、〈２〉データバス９ｄから入力、というようにわざわざデータバスにアクセスする必要がある。そこで、同一モジュール３を複数回利用する場合には、内部で結合する配線（２７）を持ち、データの入出力にバス９をいちいち利用しない構成とする。当然処理速度は向上する。
〔実施例１４〕
図３１は本発明による実施例１４を説明するための装置構成図である。
【０１１９】
本実施例１４ならびに後述する実施例１５および１６は、信号処理による処理結果を外部のホスト装置１０に送信するための通信ラインとして、低速用通信ライン２８と高速用通信ライン２９とを具備することを特徴とするものである。
【０１２０】
さらに具体的には、低速用通信ライン２８はホスト装置１０から送信要求ＲＥＱ１があったときに一定周期で上記の送信を行う通信ラインであり、一方、高速用通信ライン２９はホスト装置１０からの送信要求ＲＥＱ２に応じてその都度上記の送信を行う通信ラインである。
【０１２１】
このようにすると、一定周期で送信するデータと、外部（１０）から要求のあったときに送信するデータとが重なることがなく、通信速度や通信データ量などを抑えることができる。
〔実施例１５〕
実施例１５によれば、低速用通信ライン２８および高速用通信ライン２９は、それぞれパラレルラインで構成する。
【０１２２】
この実施例１５は、パラレルポート出力インタフェース（Ｉ／Ｆ）を有する場合であり、外部（１０）にシステム（１）の処理結果を出力するＩ／Ｆが、パラレルポートで構成され、外部（１０）からは取り出したいデータを識別できる信号（アドレスやＩＤコードなど）を指定することにより、任意のデータを取り出すことができる。
【０１２３】
この実施例の場合、高速で通信を行うことができると共に、通信ラインのクロック速度を抑えることもできる。
〔実施例１６〕
実施例１６によれば、低速用通信ライン２８および高速用通信ライン２９は、それぞれシリアルラインで構成する。
【０１２４】
この実施例１６は、シリアルポート出力インタフェースＩ／Ｆを有する場合であり、外部（１０）にシステム（１）の処理結果を出力するＩ／Ｆが、シリアルポートで構成されているので、外部（１０）からは取り出したいデータを識別できる信号を受けそれに対応するデータを出力するか、あるいは所定の順番でデータ出力を行う。
【０１２５】
この実施例の場合、通信ラインの本数を抑えることができる。
〔実施例１７〕
図３２は本発明による実施例１７を説明するための装置構成図であり、
図３３は図３２の通信ライン３０上での通信データフォーマットを示す図である。
【０１２６】
実施例１７に係る出力部８（図１参照）は、複数のチャンネル（ＣＨ１，ＣＨ２…）のうちのいずれのチャンネルからの入力信号ＩＮについての処理結果であるかを示すＩＤを、当該処理結果のデータにさらに付加して送信することを特徴とするものである。
【０１２７】
上記ＩＤは、図３３の下欄の左端に「ＩＤコード」として示される。
【０１２８】
本実施例１７によれば、どの入力信号を処理した結果なのか見分けられるので、送信順番などを決めておかなくてもよい。
【０１２９】
また、必要なデータだけをホスト装置１０に出力できる。
【０１３０】
図３２を参照すると、各機能モジュール３からの処理結果データは一旦、処理結果取り込み部３２に取り込まれる。このとき選択／制御手段４は今取り込まれた処理結果がどのチャンネルの入力信号に対するものか知っているので、そのチャンネル信号をＩＤコード生成部３１に送信する。このＩＤコードは、当該チャンネルを示すものであり、これを送信部３３において上記の取り込まれた処理結果のデータに付加しさらに通信ライン３０へ送出する。
〔実施例１８〕
図３４は本発明による実施例１８を説明するための装置構成図である。
【０１３１】
実施例１８は前述の実施例１７と同様の効果をもたらすものであるが、この実施例１８において出力部８（図１参照）は、複数のチャンネルの各入力信号についての処理結果を、各該チャンネルに割り当てた送信順番に従って順次送信することを特徴とするものである。
【０１３２】
本実施例１８によれば、どの入力信号ＩＮを処理した結果なのか識別するためのデータを付ける必要がなく、純粋に処理結果のみ送信すればよい。また、ＩＤコードが不要となった分、送信データ量を少なく抑えられる。
【０１３３】
図３４を参照すると、図３２と相違するのは、送信順番格納メモリ３４が導入されたことであり、手段４が送信開始を指示すると、該メモリ３４内の所定の送信順番で取り込み部３２内のデータが通信ライン３０に送出される。
〔実施例１９〕
図３５は本発明による実施例１９を説明するための装置構成図である。
【０１３４】
本実施例１９ならびに後述の実施例２０〜２３は、システムに故障が発生した場合でも常に正確なデータで処理することが求められる場合に対処するものであり、これによりシステムを高信頼度で正常な状態に保つことができる。
【０１３５】
まず本実施例１９においては、少なくとも複数の機能モジュール３の間を接続する共有バス９を備えると共に、これら複数の機能モジュール３を現用機能モジュール群４１とすると、この現用機能モジュール群４１とミラーをなす予備機能モジュール群４２を、その共有バス９を介して接続し、現用機能モジュール群４１内のいずれかの機能モジュール３（例えばＡ）に故障ありと判定されたとき、予備機能モジュール群４２内の対応する機能モジュール３′（Ａ）を選択して使用することを特徴とするものである。
【０１３６】
すなわち、共有バス９には各モジュールについて同じモジュールを２個以上予備として接続しておき、受け手側（例えばホスト装置１０）もしくは自身（１）が本システムの故障を検出した場合には、直ちに故障と判定されたモジュール（Ａ）の使用を中止し、予備のモジュールを使用する。
【０１３７】
図３５を参照すると、「異常検出」があったとき、シーケンサ４３はどのモジュールを使用して信号処理すべきかを指示するためのコマンドを発行する。本図の例では現用のモジュール３Ａに異常を検出したので、これ（３Ａ）のみを予備のモジュール３′（Ａ）に置き換える。
〔実施例２０〕
図３６は本発明による実施例２０を説明するための装置構成図である。
【０１３８】
実施例２０においては、少なくとも複数の機能モジュール３の間を接続する共有バス９を備えると共に、これら複数の機能モジュール３を現用機能モジュール群４１とすると、この現用機能モジュール群４１とミラーをなす予備機能モジュール群４２を、その共有バス９を介して接続し、現用機能モジュール群４１内のいずれかの機能モジュール３（例えばＡ）に故障ありと判定されたとき、予備機能モジュール群４２に切り替えて使用することを特徴とするものである。すなわち、現在使用中の現用モジュール３を全て一括して予備モジュール３′に置き換える。
〔実施例２１〕
実施例２１においては、当該デジタル信号処理装置１における信号処理を終了したときに、故障を有する機能モジュールについての記録を保持しておき、当該デジタル信号処理装置１の再起動時に、その記録をもとに正常な機能モジュールを選択して使用することを特徴とするものである。
【０１３９】
すなわち、故障を検出した後、一度電源を落とす等システムを再起動させた場合でも故障情報を記憶しておき、故障のないモジュールを使用して動作させることができる。
〔実施例２２〕
実施例２２においては、信号処理による処理結果を送信すべき外部のホスト装置１０があるとき、各処理結果を生成したモジュールを示すＩＤを各処理結果のデータに付加してホスト装置１０に送信し、このホスト装置１０において故障の有無を判定し故障を有する機能モジュールを特定した特定情報をホスト装置１０から受信することを特徴とするものである。
【０１４０】
すなわち、受け手側（１０）への出力データに、その処理に使用したモジュールが識別できる情報（ＩＤコード等）を付加しておき、その受け手側（１０）で故障モジュールの特定をし、予備のモジュールへ切り替えるための情報を、受け手側（１０）から本装置１に送信するというものである。
〔実施例２３〕
図３７は本発明による実施例２３を説明するための諸データを示す図である。
【０１４１】
実施例２３においては、前述した信号処理による処理結果を送信すべき外部のホスト装置１０があるとき、シーケンスメモリ６に保持すべき処理シーケンス情報をこのホスト装置１０から読み込むと共に、その読込み完了時に、このホスト装置１０から当該デジタル信号処理装置１に所定のデータを与えてその読み込み処理シーケンスを走らせ、その処理結果をそのホスト装置１０にて受信し所定の期待値と比較して両者の一致がとれたときに、その読み込み処理シーケンスが正常であることを確認することを特徴とするものである。
【０１４２】
本実施例２３ならびに後述する実施例２４〜２６は、故障診断に関するものである。
【０１４３】
シーケンスデータを本システム（１）の外部（１０）から読み込む方式を取る場合、シーケンスデータが正確に受信できたかどうかを確認する必要があり、これが実施例２３のチェック方法である。すなわちシーケンスデータが正しくダウンロードできたかどうかを確認するため、所定のデータを使用し、シーケンスを１周以上動作させ、受け手側（１０）で受信したデータを、予め記憶された期待値と比較する方法をとる。
【０１４４】
図３７を参照すると、４４はホスト装置（受け手側）１０から送信されるシーケンスデータであり、このシーケンスをデジタル信号処理装置（システム）１において走らせ、その結果をホスト装置１０に送り返して、ホスト装置１０で予め用意していた処理結果期待値データと比較する。すなわち、所定データを入力した場合の出力結果は予め算出できるので、それを期待値として受け手側に記憶させておき、実際の出力結果と合っているかをチェックする。
【０１４５】
なお図３７の左下には、機能モジュール３における信号処理の内容を示す。ただし一例である。
〔実施例２４〕
実施例２４は、上記実施例２３において、前述した比較が不一致のとき、ホスト装置１０から上記の処理シーケンス情報を再送して同様の確認を再度行うことを特徴とするものである。これによって検出精度を向上させることができる。
〔実施例２５〕
実施例２５は、上記実施例２４において、上記の不一致が解消しないとき、外部のユーザにアラームを送出することを特徴とするものである。ここで言うユーザとは、例えば上記ＥＣＵ搭載の車の運転者であり、あるいは、そのＥＣＵの生産工場における製品検査員もしくはそのＥＣＵを搭載した車の生産工場における製品検査員である。
〔実施例２６〕
実施例２６は、上記実施例２３において、ホスト装置１０から読み込んだ上記の処理シーケンス情報をそのまま、ホスト装置１０内のチェック手段（チェックプログラム）またはこのチェック手段の機能と同等の機能を備えた外部装置に返送し、その返送された処理シーケンス情報と、送信した処理シーケンス情報との一致がとれたときに、前述した読み込み処理シーケンスが正常であることを確認することを特徴とするものである。
〔実施例２７〕
図３８は本発明による実施例２７を説明するための装置構成図であり、
図３９は図３８において用いるデータのデータ構造の一例を示す図である。
【０１４６】
本実施例２７ならびに後述する実施例２８〜３０は、機能モジュール３を正しく使用したか否か判定するための故障診断に関するものである。
【０１４７】
まず実施例２７においては、選択された各機能モジュール３での信号処理の終了時に、その信号処理の正常終了を示す個別モジュール・チェックビット４７（図３９）を各機能モジュール（Ａ，Ｂ，Ｃ，Ｄ）毎に生成し、そのビット列が、期待されたビット列と一致するか否か判定することにより、これら機能モジュール３の故障判定を行うことを特徴とするものである。
【０１４８】
すなわち、データ列４６に通過モジュールチェック用ビットを設けておき、機能モジュール３を正しく使用したかを判定する故障診断方式である。
【０１４９】
本発明のようにモジュール３を任意に組み合わせて動作させる場合、使用すべきモジュール３が正しく使われているか把握しておく必要がある。しかし実際の動作中に確認するのは困難である。
【０１５０】
そこで本発明では、故障判定用の専用ビットを持つようにし、モジュール通過時にチェックすることによって、モジュールの故障や不通過を検出できるようにした。
【０１５１】
図３８を参照すると、各モジュール３での演算終了後に、その結果のデータをデータバス９ｄに送出する際、それぞれのチェックビット４７を立てるようにする。
〔実施例２８〕
実施例２８は、実施例２７における個別モジュール・チェックビット４７を、累積モジュール・チェックビット４８に置き換えたものである。
【０１５２】
すなわち、選択された各機能モジュール３での信号処理の終了時に、その信号処理が各機能モジュール３で正常終了する毎に順次加算または減算した累積値を示す累積モジュール・チェックビット４８（図３９）を生成し、その累積値が、期待された累積値と一致するか否か判定することにより、機能モジュール３の故障判定を行うことを特徴とするものである。
〔実施例２９〕
実施例２９は、上記実施例２７または２８において、前述の信号処理による処理結果を送信すべき外部のホスト装置１０があるとき、前述した故障判定の期待値を、このホスト装置１０から送信された処理シーケンスに基づいて得ることを特徴とするものである。
【０１５３】
すなわち、ホスト装置１０はどのチャンネル（ＣＨ１，ＣＨ２…）についてはどのモジュール３を使用するか、ということを指示するので、それを与えた結果を見て指示どおりに当該モジュールが使用されたかどうかをチェックできる。
〔実施例３０〕
実施例３０は、上記実施例２７または２８において、前述した故障判定の期待値を、当該デジタル信号処理装置１がもともと保有する処理シーケンスに基づいて得ることを特徴とするものである。
〔実施例３１〕
図４０は本発明による実施例３１を説明するためのシーケンス図である。
【０１５４】
本実施例３１ならびに後述する実施例３２〜３５は、デジタル信号処理装置１における故障検出に関するものであり、いわゆるテストパターンを組み込んで故障の検出を行うものである。
【０１５５】
本実施例３１においては、前述した処理シーケンス情報の中に、テスト用処理シーケンス５０（図４０）を組み込んでおき、このテスト用処理シーケンス５０を所定の周期で走らせて、複数の機能モジュール３の動作確認を行うことを特徴とするものである。すなわち、各処理を時間を区切って実行しているので、予めテストを行うシーケンスを組み込んでおき、一定周期毎にテストが実行されるようにする。テストが行われる周期は制御上必要な処理５１の１周期に限定される必要はなく、処理のどこで実行しても構わない。また複数回実行してもよい。
〔実施例３２〕
図４１は本発明による実施例３２を説明するためのシーケンス図である。
【０１５６】
実施例３２においては、前述の処理シーケンス情報の中に、テスト用処理シーケンス５０を組み込んでおき、隣接する２つの信号処理（「処理２」と「処理３」）の間に信号処理の休止期間５２が存在するとき、そのテスト用処理シーケンス５０を休止期間５２に走らせて、複数の機能モジュール３の動作確認を行うことを特徴とするものである。
【０１５７】
すなわち、処理に余裕があるときに、テスト用のシーケンス動作を行うものである。処理に余裕があれば、処理と処理との間に時間的な空きがある場合に、その余裕時間を利用してテストシーケンスを動作させることができる。
〔実施例３３〕
図４２は本発明による実施例３３を説明するためのシーケンス図である。
【０１５８】
実施例３３においては、前述した処理シーケンス情報の中に、テスト用処理シーケンス５０を組み込んでおき、外部（例えばホスト装置１０）からテストコマンド（命令）が印加されたとき、その印加タイミングに一致する信号処理についてはこれを中止（中止期間５３）してそのテスト用処理シーケンスを強制実行し、複数の機能モジュール３の動作確認を行うことを特徴とするものである。
【０１５９】
すなわち、外部から任意のタイミングでコマンド（命令）を受けて動作確認を行うものであり、動作中に外部からの命令により強制的にテストを実行させ、他の処理を取り止める。
〔実施例３４〕
図４３は本発明による実施例３４を説明するためのシーケンス図である。
【０１６０】
実施例３４においては、前述した処理シーケンス情報の中に、テスト用処理シーケンス５０を組み込んでおき、外部からテストコマンド（命令）が印加されたとき、その印加タイミングに一致する信号処理についてはこれを先送りして（図４３の矢印５４）、テスト用処理シーケンス５０を強制実行し、複数の機能モジュール３の動作確認を行うことを特徴とするものである。
【０１６１】
すなわち、外部から任意のタイミングでコマンド（命令）を受けて動作確認を行うものであり、動作中に外部から、例えばホスト装置１０からの命令により強制的にテストを実行させ、他の処理を遅らせるものである。
〔実施例３５〕
図４４は本発明による実施例３５を説明するためのシーケンス図である。
【０１６２】
実施例３５においては、前述した処理シーケンス情報の中に、テスト用処理シーケンス５０を組み込んでおき、外部からテストコマンドが印加されたとき、信号処理を休止する休止期間５２の到来を待ってそのテスト用処理シーケンス５０を実行し、複数の機能モジュール３の動作確認を行うことを特徴とするものである。
【０１６３】
すなわち、外部から任意のタイミングでコマンド（命令）を受けて動作確認を行うものであり、動作中に外部から、例えばホスト装置１０からの命令により強制的にテストを実行させ、次の休止期間（空き時間）を待ってテストを実行させるものである。
〔実施例３６〕
以上、実施例１〜実施例３５を通して本発明に基づくデジタル信号処理装置１の種々の態様について詳しく説明したので、ここで、別の観点から本発明を捉えてみる。
【０１６４】
本発明の技術思想は、装置構成のみでなく、信号処理の手法としても捉えることができる。その第１のポイントは、下記の点、すなわち、少なくとも入力部２と複数の機能モジュール３とを備えるデジタル信号処理装置１において、
（ｉ）複数の機能モジュール３の各々に、それぞれ固有の信号処理機能を持たせること、
（ii）その入力部２に入力される、複数のチャンネル（ＣＨ１，ＣＨ２…）毎の入力信号ＩＮを、各チャンネル対応に選択される１または複数の機能モジュール３に与えて信号処理すること、にある。
【０１６５】
さらに、
上記の各チャンネル対応に使用すべき１または複数の機能モジュール３を指定するための一連の処理シーケンスを予め保持しておき（シーケンスメモリ６）、その一連の処理シーケンスを順次読み出して信号処理を実行すること、にある。
【０１６６】
さらにまた、上記の各機能モジュール３における信号処理の内容を修飾するためのパラメータ情報を予め保持しておき（パラメータメモリ７）、上記のチャンネル毎の入力信号ＩＮの性質に応じて対応するパラメータ情報を読み出し、信号処理を実行すること、にある。
〔実施例３７〕
上記実施例３６に示した本発明の技術思想をさらに発展させると、さらにデジタル信号処理システムを構築することができる。
【０１６７】
本実施例３７および次に述べる実施例３８は、そのようなデジタル信号処理システムに関するものである。
【０１６８】
図４５は本発明の実施例３７による第１のデジタル信号処理システムを示す図である。
【０１６９】
本実施例３７に基づく第１のデジタル信号処理システム６１は、前述したデジタル信号処理装置１に対して、信号処理の処理結果を送受信可能な通信インタフェース６６を設けると共に、係るデジタル信号処理装置と同様のデジタル信号処理装置１を複数設け（図４５の１−１，１−２，１−３…）、それぞれの通信インタフェース６６を介してこれらをカスケード接続したデジタル信号処理システムである。
【０１７０】
図４５を参照すると、本処理装置１が複数存在するときには、１つをマスター装置１−１とし、それ以外をスレーブ装置１−２，１−３…として、カスケード接続ライン６７を用いて各々の装置間を接続し、マスター装置１−１に全てのスレーブ装置１−２，１−３…の各処理結果を集約する。したがって外部（１０）とはマスター装置１−１のみを接続するだけで、全ての装置１−２，１−３…からの各処理結果を取り出すことができる。
【０１７１】
各処理装置１をＩＣとした場合、図４５に示すように各ＩＣともに、処理回路６３（モジュール３相当）と、メモリ６４（例えば図２の１３相当）と、データ読出し回路６５（例えば図２の１４相当）と、先の通信インタフェース６６とを有しており、マスターとなるＩＣ（１−１）から、スレーブとなるＩＣ（１−２，１−３…）の処理結果に、送信要求信号を送ることによって、処理結果のデータを読み出すことができる。
【０１７２】
このように、ＩＣを複数（１−１，１−２，１−３…）使用することになっても、外部（１０）との通信ライン３０の数は、これらのＩＣの数分は必要とせず、１系統のみで良い。なお、スレーブＩＣの数は、信号ライン６７上の伝搬遅延が許す限り、制限はない。
〔実施例３８〕
図４６は本発明の実施例３８による第２のデジタル信号処理システムを示す図である。
【０１７３】
本実施例３８に基づく第２のデジタル信号処理システム６２は、前述したデジタル信号処理装置１に対して、信号処理の処理結果を送受信可能な通信インタフェース６８を設けると共に、係るデジタル信号処理装置１と同様のデジタル信号処理装置１を複数設け（図４０の１−１，１−２，１−３…）、そのうちの１つをマスター・デジタル信号処理装置１−１となし、その他をスレーブ・デジタル信号処理装置（１−２，１−３…）となして、それぞれの通信インタフェース６８を介してこれらを、マスター・デジタル信号処理装置１−１を中心としてスター接続することを特徴とするものである。
【０１７４】
図４６を参照すると、本処理装置１が複数存在するときには、１つをマスター装置１−１とし、それ以外をスレーブ装置１−２，１−３…とし、スター接続ライン６９を用いて各装置（１−１，１−２，１−３…）を接続し、マスター装置１−１に全てのスレーブ装置１−２，１−３…の各処理結果を集約する。したがって外部（１０）とはマスター装置１−１のみを接続するだけで、全ての装置１−２，１−３…からの処理結果を取り出すことができる。
【０１７５】
ここで、
各処理装置１をＩＣとした場合、図４６に示すように各ＩＣともに、前述の回路６３，６４，６５および先の通信インタフェース６８を有しており、マスターとなるＩＣ（１−１）から、直接それぞれのスレーブＩＣの処理結果に対する送信要求信号を送ることによって、処理結果のデータを読み出すことができる。
【０１７６】
このように、ＩＣを複数（１−１，１−２，１−３…）使用することになっても、外部（１０）との通信ライン３０の数は、これらのＩＣの数分は必要とせず、１系統のみで良い。また、上記のシステム６１（図４５）に比べ、どのＩＣの結果も同じ応答速度で取得可能である。
〔実施例３９〕
これまでの実施例１〜３８は、例えば図４を参照すると、前処理ＩＣ（デジタル信号処理装置１）に主として向けられてきた。
【０１７７】
本実施例３９ならびに後述する実施例４０〜４２は、今度は、その図４を参照すると、マイコン（ホスト装置１０）そのものに向けたものである。
【０１７８】
図４７は本発明の実施例３９におけるホスト装置１０の動作を表すフローチャートである。
【０１７９】
なお、本実施例３９と次に述べる実施例４０は、主としてフェイルセーフの実現に向けたものである。
【０１８０】
システム例えば図４のＥＣＵが故障した場合でも、必要最低限の動作をさせる必要がある。例えばそのＥＣＵによる自動車のエンジン制御での使用においては、ＥＣＵが故障した場合に最適な燃料噴射制御等はできないにしても、何とか修理工場まで辿り着けるだけの動作ができれば十分である。このような場合、処理におけるデータは必ずしも正確な値でなくても良い場合がある。
【０１８１】
本装置１から出力された値が正常であるかどうかを受け手側のホスト装置１０で判断し、異常ありと判断した場合には、この受け手側（１０）から本装置１にその異常を知らせることで、その後、本装置１を搭載する製品（自動車）が必要最小限の動作を確保できるようにする。
【０１８２】
図４７は、異常と判定されたデータについては本装置１からの出力値を破棄し、受け手側の装置１０で予め用意したデフォルト値を使用することを表している。
【０１８３】
すなわち実施例３９のホスト装置１０は、前述のデジタル信号処理装置１から送信される信号処理による処理結果のデータを受信するホスト装置であって、その処理結果のデータに異常があるとき、このデータを破棄しこれに代えて予め保持していたデフォルト値を使用することを特徴とするものである。
【０１８４】
図４７を参照すると、
ステップＳ１１：ホスト装置１０は、本装置１から送信されたデータＮを受信する。データＮは、前述した信号処理Ｎ（Ｎ＝１，２，３，４…）によってそれぞれ演算されるデータである。
【０１８５】
ステップＳ１２：そのデータＮが正常な範囲に入っているとホスト装置１０が判断すれば（ＹＥＳ）、
ステップＳ１３：ホスト装置１０は、そのデータＮを使用して、所定の演算処理を実施する。
【０１８６】
ステップＳ１４：もし上記ステップＳ１２の結果がＮＯであれば、その受信したデータＮは破棄し、これに代えてデフォルト値Ｄを使用して、上記の所定の演算処理を実施する。実施例３９のポイントはこのステップＳ１４にある。
【０１８７】
ステップＳ１５：さらにデータ（Ｎ＋１）を受信して次の演算処理に入る。
〔実施例４０〕
図４８は本発明の実施例４０におけるホスト装置１０の動作を表すフローチャートであり、
図４９は図４８の動作と連携する信号処理装置１の動作を表すフローチャートである。
【０１８８】
これら図４８および図４９は、異常と判定された出力値がどれであったかを、受け手側（１０）から本装置側（１）に知らせることにより、本装置１からその出力値のデフォルト値を出力することを表す。
【０１８９】
すなわち実施例４０のホスト装置１０は、前述のデジタル信号処理装置１から送信される信号処理による処理結果のデータを受信するホスト装置であって、その処理結果のデータに異常があると判定したとき、その異常データを生じさせた信号処理を特定し、この特定情報をその信号処理装置１に返送して、その特定された信号処理に対応する、該装置１に予め保持していたデフォルト値Ｄを使用させる。
【０１９０】
図４８を参照すると、ステップＳ２１が本実施例４０の特徴をなすものであり、このＳ２１での「通知」により、図４９のフローチャートが装置１にて起動される。
【０１９１】
図４９を参照すると、
ステップＳ３１：本装置１は、処理結果の受け手側であるホスト装置１０から送信される信号を受信する。
【０１９２】
ステップＳ３２：その受信した信号は、図４８のステップＳ２１に起因する異常信号か判断し、ＹＥＳであると、
ステップＳ３３：異常であるとホスト装置１０で判定されたデータＮを処理した既述の処理シーケンス（例えば図１４の処理順１，２，３…等参照）については、それ以降の同処理シーケンスによる処理結果としては、本装置１内で予め用意していたデフォルト値を出力するようにする。
【０１９３】
ステップＳ３４：本装置１はさらに続く処理シーケンスに入る。
〔実施例４１〕
実施例４１は、既述した実施例２２に対応するものであるが、本実施例４１におけるホスト装置１０は、前述のデジタル信号処理装置１から送信される信号処理による処理結果のデータを受信するホスト装置であって、各処理結果のデータに付加して装置１から送信された、各処理結果を生成した機能モジュール３を示すＩＤを受信する。そしてある機能モジュール３（例えばＢ）に故障があると判定したときには、当該機能モジュール（Ｂ）のＩＤを装置１に送信してその故障箇所を特定させることを特徴とするものである。
〔実施例４２〕
最後の実施例４２は、既述した実施例２３に対応するものであるが、本実施例４２におけるホスト装置１０は、前述のデジタル信号処理装置１から送信される信号処理による処理結果のデータを受信するホスト装置であって、各チャンネル（ＣＨ１，ＣＨ２…）対応に選択すべき１または複数の機能モジュール３を指定するための前述した処理シーケンス情報を装置１に送信して読み込ませる。さらに所定のデータを送信してその処理シーケンスを走らせる。装置１０はその処理結果のデータを装置１から受信して所定の期待値と比較する。そしてその比較結果によって、前述の読み込ませた処理シーケンス情報の正常性を判定することを特徴とするものである。
【産業上の利用可能性】
【０１９４】
本発明に係るデジタル信号処理回路は、複数種類の入力信号に対し、複数種類の機能モジュールによって所望の信号処理を行う必要があるシステムに利用できる。この場合、単一のＩＣで、入力信号と機能モジュールとの任意の組合せに柔軟に対応することができる。
【図面の簡単な説明】
【０１９５】
【図１】本発明に基づくデジタル信号処理装置の基本構成を示す図である。
【図２】図１の基本構成をさらに具体的に示す図である。
【図３】図２の処理動作を説明するためのタイムチャートである。
【図４】本発明が適用される１システム例を示す図である。
【図５】図４に対して付加すべき本発明に係る書込み手段を示す図である。
【図６】図２に示す選択／制御手段４とその周辺をより具体的に示す図である。
【図７】各チャンネルの入力信号の例とそれを処理する機能モジュールの例を示す図である。
【図８】図６に示す選択／制御手段４の動作例を示すフローチャートである。
【図９】図８のフローチャートに対応するタイムチャートである。
【図１０】チャンネル処理順序の一例を表す図である。
【図１１】本発明による実施例１を説明するための装置構成図である。
【図１２】図１１のシーケンスメモリ６の内容を示す図である。
【図１３】図１２の処理シーケンスに基づく処理動作を示すタイムチャートである。
【図１４】本発明による実施例２を説明するためのシーケンスメモリ６の内容を示す図である。
【図１５】図１４の処理シーケンスに基づく処理動作を示すタイムチャートである。
【図１６】本発明による実施例３を説明するための装置構成図である。
【図１７】図１６のシーケンスメモリ６の内容を示す図である。
【図１８】図１７の処理シーケンスに基づく処理動作を示すタイムチャートである。
【図１９】本発明による実施例４を説明するための処理動作タイムチャートである。
【図２０】本発明による実施例５を説明するための処理動作タイムチャートである。
【図２１】本発明による実施例６の装置構成図である。
【図２２】図２１のパラメータメモリ７の内容を示す図である。
【図２３】本発明による実施例７の装置構成図である。
【図２４】本発明による実施例９の装置構成を示す図である。
【図２５】本発明による実施例１０の装置構成を示す図である。
【図２６】本発明による実施例１１を説明するための装置構成図である。
【図２７】（ａ）は実施例１１によらない処理動作、（ｂ）は実施例１１による処理動作をそれぞれ示すタイムチャートである。
【図２８】本発明による実施例１２を説明するための装置構成図である。
【図２９】（ａ）は実施例１２によらない処理動作、（ｂ）は実施例１２による処理動作をそれぞれ示すタイムチャートである。
【図３０】本発明による実施例１３を説明するための装置構成図である。
【図３１】本発明による実施例１４を説明するための装置構成図である。
【図３２】本発明による実施例１７を説明するための装置構成図である。
【図３３】図３２の通信ライン３０上での通信データフォーマットを示す図である。
【図３４】本発明による実施例１８を説明するための装置構成図である。
【図３５】本発明による実施例１９を説明するための装置構成図である。
【図３６】本発明による実施例２０を説明するための装置構成図である。
【図３７】本発明による実施例２３を説明するための諸データを示す図である。
【図３８】本発明による実施例２７を説明するための装置構成図である。
【図３９】図３８において用いるデータのデータ構造の一例を示す図である。
【図４０】本発明による実施例３１を説明するためのシーケンス図である。
【図４１】本発明による実施例３２を説明するためのシーケンス図である。
【図４２】本発明による実施例３３を説明するためのシーケンス図である。
【図４３】本発明による実施例３４を説明するためのシーケンス図である。
【図４４】本発明による実施例３５を説明するためのシーケンス図である。
【図４５】本発明の実施例３７による第１のデジタル信号処理システムを示す図である。
【図４６】本発明の実施例３８による第２のデジタル信号処理システムを示す図である。
【図４７】本発明の実施例３９におけるホスト装置１０の動作を表すフローチャートである。
【図４８】本発明の実施例４０におけるホスト装置１０の動作を表すフローチャートである。
【図４９】図４８の動作と連携する信号処理装置１の動作を表すフローチャートである。
【符号の説明】
【０１９６】
１…デジタル信号処理装置
２…入力部
３…機能モジュール
４…選択／制御手段
５…メモリ手段
６…シーケンスメモリ
７，７Ａ，７Ｂ，７Ｃ…パラメータメモリ
８…出力部
９…共有バス
１０…ホスト装置（マイコン）
１１…分離部（ＭＰＸ）
１２…ＡＤ変換部
１３…処理結果バッファ
１４…出力分配部
１５…割込み処理シーケンス
２１，２２，２３…個別バス
２４…単一バス
２６…パラメータ保存用レジスタ
２７…信号経路
２８…低速用通信ライン
２９…高速用通信ライン
３０…通信ライン
４１…現用モジュール群
４２…予備モジュール群
４７…個別モジュール・チェックビット
５０…テスト処理シーケンス
５２…休止期間
５３…中止期間
６１…第１のデジタル信号処理システム
６２…第２のデジタル信号処理システム
６６…通信インタフェース
６７…カスケード接続ライン
６８…通信インタフェース
６９…スター接続ライン
７１…シーケンス書込み手段
７２…パラメータ書込み手段
７３…シーケンスメモリ
７４…パラメータメモリ
７５…チャンネル順序メモリ
８１…メモリ読出し部
８２…モジュール制御部
【図１】
2004199658.tif 000003
【図２】
2004199658.tif 000004
【図３】
2004199658.tif 000005
【図４】
2004199658.tif 000006
【図５】
2004199658.tif 000007
【図６】
2004199658.tif 000008
【図７】
2004199658.tif 000009
【図８】
2004199658.tif 000010
【図９】
2004199658.tif 000011
【図１０】
2004199658.tif 000012
【図１１】
2004199658.tif 000013
【図１２】
2004199658.tif 000014
【図１３】
2004199658.tif 000015
【図１４】
2004199658.tif 000016
【図１５】
2004199658.tif 000017
【図１６】
2004199658.tif 000018
【図１７】
2004199658.tif 000019
【図１８】
2004199658.tif 000020
【図１９】
2004199658.tif 000021
【図２０】
2004199658.tif 000022
【図２１】
2004199658.tif 000023
【図２２】
2004199658.tif 000024
【図２３】
2004199658.tif 000025
【図２４】
2004199658.tif 000026
【図２５】
2004199658.tif 000027
【図２６】
2004199658.tif 000028
【図２７】
2004199658.tif 000029
【図２８】
2004199658.tif 000030
【図２９】
2004199658.tif 000031
【図３０】
2004199658.tif 000032
【図３１】
2004199658.tif 000033
【図３２】
2004199658.tif 000034
【図３３】
2004199658.tif 000035
【図３４】
2004199658.tif 000036
【図３５】
2004199658.tif 000037
【図３６】
2004199658.tif 000038
【図３７】
2004199658.tif 000039
【図３８】
2004199658.tif 000040
【図３９】
2004199658.tif 000041
【図４０】
2004199658.tif 000042
【図４１】
2004199658.tif 000043
【図４２】
2004199658.tif 000044
【図４３】
2004199658.tif 000045
【図４４】
2004199658.tif 000046
【図４５】
2004199658.tif 000047
【図４６】
2004199658.tif 000048
【図４７】
2004199658.tif 000049
【図４８】
2004199658.tif 000050
【図４９】
2004199658.tif 000051