(57)【要約】【課題】入力信号を増幅して出力する増幅回路に関し、入力信号レベルが微小時の出力オフセットのばらつきを低減できる増幅回路を提供することを目的とする。【解決手段】本発明のレベルシフト回路１００は電圧−電流変換回路部１１と電流増幅回路部１２との間にバイアス電流制御回路部１１１が設けられており、バイアス電流制御回路部１１１により入力電流Ｉinに応じて電流増幅回路部１２のバイアス電流Ｉbiasを制御する。【選択図】  図１
2004166184.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して出力する増幅回路において、
前記入力信号に応じてバイアス電流を制御するバイアス電流制御回路部とを有することを特徴とする増幅回路。
【請求項２】
前記バイアス電流制御回路部は、前記入力信号に応じた制御電流を生成する制御電流生成回路と、
前記制御電流生成回路で生成された前記制御電流に応じて前記バイアス電流を制御するバイアス電流制御回路とを有することを特徴とする請求項１記載の増幅回路。
【請求項３】
前記制御電流生成回路は、前記入力電流の一方の極性の電流に応じた第１制御電流を生成する第１制御電流生成回路と、
前記入力電流の他方の極性の電流に応じた第２制御電流を生成する第２制御電流生成回路とを有し、
前記バイアス電流制御回路は、前記第１制御電流生成回路で生成された前記第１制御電流、及び、前記第２制御電流生成回路で生成された前記第２制御電流とに応じて前記バイアス電流を制御することを特徴とする請求項２記載の増幅回路。
【請求項４】
前記バイアス電流制御回路は、前記制御電流に応じて前記バイアス電流を供給するカレントミラー回路から構成されたことを特徴とする請求項２又は３記載の増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明の増幅回路に係り、特に、入力信号を増幅して出力する増幅回路に関する。
【０００２】
【従来の技術】
図３は従来のレベルシフト回路の一例の回路構成図を示す。
【０００３】
従来のレベルシフト回路１は、電圧−電流変換回路部１１、電流増幅回路部１２、出力回路部１３、直流電源１４から構成される。
【０００４】
電圧−電流変換回路部１１は、定電流源２１、トランジスタＱ1〜Ｑ16、抵抗Ｒ1〜Ｒ11から構成されている。また、電圧−電流変換回路部１１には、基準電圧Ｖref1が印加されている。電圧−電流変換回路部１１は、入力端子Ｔinに印加される入力電圧Ｖinを電流Ｉinに変換する。電圧−電流変換回路部１１で変換された電流Ｉinは、電流増幅回路部１２に供給される。
【０００５】
電流増幅回路部１２は、定電流源３１、トランジスタＱ21〜Ｑ37、抵抗Ｒ21〜Ｒ31から構成されている。また、電流増幅回路部１２には、基準電圧Ｖref2、Ｖref3が印加されている。電流増幅回路部１２は、電圧−電流変換回路部１１から供給される入力電流Ｉinを電流増幅し、入力電流Ｉinに応じた出力電流Ｉoutを生成する。電流増幅回路部１２で生成された電流Ｉoutは、出力回路部１３に供給される。
【０００６】
出力回路部１３は、出力端子Ｔoutと基準電圧Ｖref4との間に接続された抵抗Ｒ41から構成されており、電流増幅回路部１２からの電流Ｉoutを電圧に変換する。変換された電圧は、出力端子Ｔoutから出力電圧Ｖoutとして出力される。
【０００７】
電流増幅回路部１２では、トランジスタＱ35〜Ｑ37から構成されるカレントミラー回路によって回路を駆動するためのバイアス電流Ｉbiasが生成されている。
このカレントミラー回路には、定電流源３１から電流Ｉcc2が供給されている。カレントミラー回路は、定電流源３１からの電流Ｉcc2に応じた電流をバイアス電流Ｉbiasとして回路に提供していた。
【０００８】
図４に従来の一例の入力電流に対するバイアス電流の特性を示す図である。
【０００９】
従来の電流増幅回路部１２では、図４に示すように入力電流Ｉinの大きさによらず、一定のバイアス電流Ｉbias0が供給される構成とされていた。このとき、バイアス電流Ｉbias0は、ダイナミックレンジに応じた電流に設定されていた。
【００１０】
【発明が解決しようとする課題】
しかるに、従来の電流増幅回路は、バイアス電流Ｉbiasが定電流源３１からの定電流Ｉcc2に応じた電流で固定であった。バイアス電流Ｉbiasは、素子のばらつきなどによってばらつく。バイアス電流Ｉbiasのばらつきは、出力電流のオフセットに影響する。バイアス電流Ｉbiasの出力電流のオフセットへの影響は、入力電流Ｉinが微小となったときに大きく現れることになる。
【００１１】
図３に示すレベルシフト回路１は、例えば、モータドライバなどに組み込まれる。モータドライバに組み込まれたとき、モータ停止時などに入力電流Ｉinが略零とされたときは、オフセット分がモータに供給されることになる。このため、出力オフセットにばらつきがあると、モータが完全に停止しないなどの現象が発生することになる。
【００１２】
本発明は上記の点に鑑みてなされたもので、入力信号レベルが微小時の出力オフセットのばらつきを低減できる増幅回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、入力信号（Ｉin）を増幅して出力する増幅回路（１２）において、入力信号（Ｉin）に応じてバイアス電流（Ｉbias）を制御するバイアス電流制御回路部（１１１）とを有することを特徴とする。
【００１４】
請求項２は、バイアス電流制御回路部（１１１）を、入力信号（Ｉin）に応じた制御電流（Ｉcont）を生成する制御電流生成回路（Ｑ41〜Ｑ44、Ｒ51〜Ｒ54）と、制御電流生成回路（Ｑ41〜Ｑ44、Ｒ51〜Ｒ54）で生成された制御電流（Ｉcont）に応じてバイアス電流（Ｉbias）を制御するバイアス電流制御回路（Ｑ45〜Ｑ47）とから構成したことを特徴とする。
【００１５】
請求項３は、制御電流生成回路（Ｑ41〜Ｑ44、Ｒ51〜Ｒ54）を、入力電流（Ｉin）の一方の極性の電流に応じた第１制御電流（Ｉcont1）を生成する第１制御電流生成回路（Ｑ41、Ｒ51）と、入力電流（Ｉin）の他方の極性の電流に応じた第２制御電流（Ｉcont2）を生成する第２制御電流生成回路（Ｑ42〜Ｑ44、Ｒ52〜Ｒ54）とから構成し、バイアス電流制御回路（Ｑ45〜Ｑ47）により第１制御電流生成回路（Ｑ41、Ｒ51）で生成された第１制御電流（Ｉcont1）と第２制御電流生成回路（Ｑ42〜Ｑ44、Ｒ52〜Ｒ54）で生成された第２制御電流（Ｉcont2）とに応じてバイアス電流（Ｉbias）を制御することを特徴とする。
【００１６】
請求項４は、バイアス電流制御回路（Ｑ45〜Ｑ47）を、制御電流（Ｉcont）に応じて増幅回路（１２）にバイアス電流（Ｉbias）を供給するカレントミラー回路から構成したことを特徴とする。
【００１７】
本発明によれば、入力信号（Ｉin）に応じて増幅回路（１２）のバイアス電流（Ｉbias）を制御することにより、入力信号（Ｉin）が小さく、出力へのバイアス電流（Ｉbias）の影響が大きいときには、バイアス電流（Ｉbias）を小さくすることができる。これにより、素子のばらつきなどによりバイアス電流（Ｉbias）にばらつきがある場合でも出力オフセットへの影響を低減できる。
【００１８】
また、入力信号（Ｉin）が大きく、出力へのバイアス電流（Ｉbias）のばらつきの影響が小さいときには、バイアス電流（Ｉbias）を大きくできるため、十分な出力を確保できる。
【００１９】
【発明の実施の形態】
図１は本発明の一実施例の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００２０】
本実施例のレベルシフト回路１００は、電圧−電流変換回路部１１と電流増幅回路部１２との間にバイアス電流制御回路部１１１を設けた構成とされている。
【００２１】
バイアス電流制御回路部１１１は、入力電流Ｉinに応じて電流増幅回路部１２のバイアス電流Ｉbiasを制御する回路である。バイアス電流制御回路部１１１は、トランジスタＱ41〜Ｑ47、抵抗Ｒ51〜Ｒ54から構成されている。
【００２２】
バイアス電流制御回路部１１１を構成するトランジスタＱ41〜Ｑ47、抵抗Ｒ51〜Ｒ54のうちトランジスタＱ41〜Ｑ44、抵抗Ｒ51〜Ｒ54は、制御電流生成回路を構成している。制御電流生成回路は、入力電流Ｉinに応じた制御電流Ｉcontを生成する。
【００２３】
また、制御電流生成回路を構成するトランジスタＱ41〜Ｑ44、抵抗Ｒ51〜Ｒ54のうちトランジスタＱ41、抵抗Ｒ51は、第１制御電流生成回路を構成している。第１制御電流生成回路は、入力電流Ｉinの一方の極性の電流に応じた第１制御電流Ｉcont1を生成する。
【００２４】
制御電流生成回路を構成するトランジスタＱ41〜Ｑ44、抵抗Ｒ51〜Ｒ54のうちトランジスタＱ43〜Ｑ44、抵抗Ｒ52〜Ｒ54は、第２制御電流生成回路を構成している。第２制御電流生成回路は、入力電流Ｉinの他方の極性の電流に応じた第２制御電流Ｉcont2を生成する。
【００２５】
また、バイアス電流制御回路部１１１を構成するトランジスタＱ41〜Ｑ47、抵抗Ｒ51〜Ｒ54のうちのトランジスタＱ45〜Ｑ47は、カレントミラー回路を構成している。また、このトランジスタＱ45〜Ｑ47で構成されるカレントミラー回路はバイアス電流制御回路を構成している。バイアス電流制御回路は、制御電流生成回路で生成された制御電流Ｉcontに応じて電流増幅回路部１２のバイアス電流Ｉbiasを制御する。
【００２６】
制御電流Ｉcontは、第１制御電流生成回路で生成される第１制御電流Ｉcont1又は第２制御電流生成回路で生成される第２制御電流Ｉcont2とを合成したものである。
【００２７】
トランジスタＱ41は、ＰＮＰトランジスタから構成されており、ベースは電圧−電流変換回路１１の出力電流Ｉinに電流を供給するためのトランジスタＱ12、Ｑ13のベースに接続されている。トランジスタＱ12、Ｑ13はカレントミラー回路を構成している。トランジスタＱ41のコレクタ電流が第１制御電流Ｉcont1として出力される。
【００２８】
トランジスタＱ42は、ＮＰＮトランジスタから構成されており、ベースは電圧−電流変換回路１１の出力電流Ｉinから電流を引き込むためのトランジスタＱ15、Ｑ16のベースに接続されている。トランジスタＱ15、Ｑ16はカレントミラー回路を構成している。トランジスタＱ42のコレクタはカレントミラー回路を構成するトランジスタＱ43、Ｑ44に接続されている。トランジスタＱ44のコレクタには、トランジスタＱ42のコレクタ電流に応じた電流が流れる。このトランジスタＱ44のコレクタ電流が第２制御電流Ｉcont2として出力される。トランジスタＱ41のコレクタ電流である第１制御電流Ｉcont1は、入力電流Ｉinが正極性方向に増加すると増加する。また、トランジスタＱ44のコレクタ電流である第２制御電流Ｉcont2は、入力電流Ｉinが負極性方向に増加すると増加する。また、トランジスタＱ41、Ｑ44のコレクタ電流である第１制御電流Ｉcont1及び第２制御電流Ｉcont2は、入力電流Ｉinが零付近では共に略０となる。
【００２９】
トランジスタＱ41のコレクタ電流及びトランジスタＱ44のコレクタ電流は、バイアス電流制御回路を構成するトランジスタＱ45〜Ｑ47に供給される。  バイアス電流制御回路は、トランジスタＱ46が電流増幅回路１２でバイアス電流Ｉbiasを生成するトランジスタＱ36に並列に接続され、トランジスタＱ47が電流増幅回路１２でバイアス電流Ｉbiasを生成するトランジスタＱ37に並列に接続されている。
【００３０】
次に、バイアス電流制御回路１１１の動作を説明する。
【００３１】
図４はバイアス電流制御回路１１１の入力電流Ｉinに対するバイアス電流Ｉbiasの特性図を示す。
【００３２】
本実施例では、バイアス電流制御回路１１１により電流増幅回路１２のバイアス電流Ｉbiasが制御されており、入力電流Ｉinが略０のときには、バイアス電流制御回路１１１で生成される第１制御電流Ｉcont1及び第２制御電流Ｉcont2が略０となる。第１制御電流Ｉcont1及び第２制御電流Ｉcont2がともに略零になると、カレントミラー回路を構成するトランジスタＱ45〜Ｑ47はオフとなり、そのコレクタ電流は零になる。
【００３３】
トランジスタＱ45〜Ｑ47がオフすることにより、電流増幅回路１２でバイアス電流Ｉbiasを生成するカレントミラー回路を構成するトランジスタＱ35〜Ｑ37は、定電流源３１から供給される定電流Ｉcc2に応じた電流をバイアス電流Ｉbiasとして引き込む。
【００３４】
このとき、定電流源３１から供給される定電流Ｉcc2をトランジスタＱ35〜Ｑ37がオンするのに必要な最小限の電流に設定しておくことにより、バイアス電流Ｉbiasを最小限にできる。
【００３５】
また、入力電流Ｉinが正極性（＋）方向に増加すると、トランジスタＱ41のコレクタ電流、すなわち、第１制御電流Ｉcont1が増加する。第１制御電流Ｉcont1が増加すると、カレントミラー回路を構成するトランジスタＱ45〜Ｑ47のコレクタ電流が増加する。これによって、電流増幅回路１２のバイアス電流Ｉbiasが増加する。
【００３６】
さらに、入力電流Ｉinが負極性（−）方向に増加すると、トランジスタＱ44のコレクタ電流、すなわち、第２制御電流Ｉcont2が増加する。第２制御電流Ｉcont2が増加すると、カレントミラー回路を構成するトランジスタＱ45〜Ｑ47のコレクタ電流が増加する。これによって、電流増幅回路１２のバイアス電流Ｉbiasが増加する。
【００３７】
このように、入力電流Ｉinの大きさに比例してバイアス電流Ｉbiasの大きさを制御できる。このため、入力電流Ｉinが小さいときには、電流増幅回路１２のバイアス電流Ｉbiasを小さくでき、よって、素子のばらつきによるオフセットのばらつきの影響を最小限にできる。また、入力電流Ｉinが大きいときには、バイアス電流Ｉbiasを大きくでき、駆動に十分な電流を得ることができる。
【００３８】
また、例えば、本実施例のレベルシフト回路１００をモータドライバなどに組み込んだ場合、モータ停止時などに入力電圧Ｖinが微小になると、バイアス電流Ｉbiasも微小になる。このため、出力オフセット成分も微小になるので、モータに不要な電流が供給されなくなり、よって、モータを完全に停止させることができる。
【００３９】
【発明の効果】
上述の如く、本発明によれば、入力信号に応じて増幅回路のバイアス電流を制御することにより、入力信号が小さく、出力へのバイアス電流の影響が大きいときには、バイアス電流を小さくすることができるため、素子のばらつきなどによりによりバイアス電流にばらつきがある場合でも出力オフセットへの影響を低減でき、また、入力信号が大きく、バイアス電流のばらつきの影響が小さいときには、バイアス電流を大きくとることにより、十分な出力を確保できる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の入力電流に対するバイアス電流の特性を示す図である。
【図３】従来のレベルシフト回路の一例の回路構成図である。
【図４】従来の一例の入力電流に対するバイアス電流の特性を示す図である。
【符号の説明】
１、１００  レベルシフト回路
１１  電圧−電流変換回路部
１２  電流増幅回路部
１１１  バイアス電流制御回路部
Ｑ41〜Ｑ47  トランジスタ
Ｒ51〜Ｒ54  抵抗
【図１】
2004166184.tif 000003
【図２】
2004166184.tif 000004
【図３】
2004166184.tif 000005
【図４】
2004166184.tif 000006