(57)【要約】【課題】カラー画像入力デバイスにおいて、カラー画像の色ずれが発生する問題を、小容量のバッファを用いて解決する。【解決手段】基準となる色を選択し、残りの色については基準色に対して色毎に、複数のライン撮像素子間の固定間隔を１ライン分の画像データ周期で除算した整数部と小数部に分け、かつ、この小数部に相当する色ずれを補正するためそれに相当する時間間隔のみ遅延させて発生させた画像データをラインバッファに格納すると共に、全色同時に読み出して合成する。小数部補正後の合成画像データを、各色ごとにライン単位で画像データバッファへの書込みの可否を適宜切り替え可能にして、整数部に相当する色ずれ分書込みタイミングを相対的にずらすことにより整数部に相当する色ずれの補正を行う。【選択図】                図１
2004274638.tif 000002
【特許請求の範囲】
【請求項１】
用紙送り方向に固定間隔をおいて配置される複数のライン撮像素子を用いて複数色の画像データを読み取って、前記固定間隔が走査線ピッチの整数倍に一致しない読取り解像度を設定した際に発生する画像色ずれを補正するカラー画像入力デバイスの制御方法において、
色毎の複数のラインバッファを備え、
基準となる色を選択し、残りの色については基準色に対して色毎に、前記固定間隔を１ライン分の画像データ周期で除算した整数部と小数部に分け、かつ、この小数部に相当する色ずれを補正するためそれに相当する時間間隔のみ遅延させて発生させた画像データを前記ラインバッファに格納すると共に、全色同時に読み出して合成し、
画像データバッファを備え、
整数部に相当する色ずれの残る小数部補正後の合成画像データを、各色ごとにライン単位で前記画像データバッファへの書込みの可否を適宜切り替え可能にして、整数部に相当する色ずれ分書込みタイミングを相対的にずらすことにより整数部に相当する色ずれの補正を行う、
ことを特徴とするカラー画像入力デバイスの制御方法。
【請求項２】
用紙送り方向に固定間隔をおいて配置される表面用及び裏面用それぞれのための複数のライン撮像素子を備えて用紙両側を同時に読取り可能にして、１ライン毎に交互に表面用撮像素子と裏面用撮像素子を切り替えてそれぞれ複数色の画像データを読み取って、前記固定間隔が走査線ピッチの整数倍に一致しない読取り解像度を設定した際に発生する画像色ずれを補正するカラー画像入力デバイスの制御方法において、
個別に格納すると共に、全色同時に読み出し可能にアドレス制御され、かつ、読出しアドレスの生成が各色書込みアドレスより先行するようタイミングの選定が可能なように構成された４つのラインバッファを備え、
基準となる色を選択し、残りの色については基準色に対して色毎に、前記固定間隔を１ライン分の画像データ周期で除算した整数部と小数部に分け、かつ、この小数部に相当する色ずれを補正するためそれに相当する時間間隔のみ遅延させて発生させた画像データを前記ラインバッファに格納すると共に、全色同時に読み出して合成し、
小数部のずれ補正量が０．５ライン以上である色成分を１つだけ選択可能とし、選択された色成分に対しては２ライン分のラインバッファを割り当て、残りの色は１ライン分のバッファを割り当て、選択された色のバッファ選択において、書き込みの際は選択された色の表裏切り替えの信号を用いて切り替え、読み出しの際は、基準の表裏切り替え信号で切り替え制御を行い、
画像データバッファを備え、
整数部に相当する色ずれの残る小数部補正後の合成画像データを、各色ごとにライン単位で前記画像データバッファへの書込みの可否を適宜切り替え可能にして、整数部に相当する色ずれ分書込みタイミングを相対的にずらすことにより整数部に相当する色ずれの補正を行う、
ことを特徴とするカラー画像入力デバイスの制御方法。
【請求項３】
用紙送り方向に固定間隔をおいて配置される複数のライン撮像素子を用いて複数色の画像データを読み取って、前記固定間隔が走査線ピッチの整数倍に一致しない読取り解像度を設定した際に発生する画像色ずれを補正するカラー画像入力デバイスの制御装置において、
色毎の複数のラインバッファと、
基準となる色を選択し、残りの色については基準色に対して色毎に、前記固定間隔を１ライン分の画像データ周期で除算した整数部と小数部に分け、かつ、この小数部に相当する色ずれを補正するためそれに相当する時間間隔のみ遅延させて発生させた画像データを前記ラインバッファに格納すると共に、全色同時に読み出して合成する手段と、
画像データバッファと、
整数部に相当する色ずれの残る小数部補正後の合成画像データを、各色ごとにライン単位で前記画像データバッファへの書込みの可否を適宜切り替え可能にして、整数部に相当する色ずれ分書込みタイミングを相対的にずらすことにより整数部に相当する色ずれの補正を行う手段と、
から成ることを特徴とするカラー画像入力デバイスの制御装置。
【請求項４】
用紙送り方向に固定間隔をおいて配置される表面用及び裏面用それぞれのための複数のライン撮像素子を備えて用紙両側を同時に読取り可能にして、１ライン毎に交互に表面用撮像素子と裏面用撮像素子を切り替えてそれぞれ複数色の画像データを読み取って、前記固定間隔が走査線ピッチの整数倍に一致しない読取り解像度を設定した際に発生する画像色ずれを補正するカラー画像入力デバイスの制御装置において、
個別に格納すると共に、全色同時に読み出し可能にアドレス制御され、かつ、読出しアドレスの生成が各色書込みアドレスより先行するようタイミングの選定が可能なように構成された４つのラインバッファと、
基準となる色を選択し、残りの色については基準色に対して色毎に、前記固定間隔を１ライン分の画像データ周期で除算した整数部と小数部に分け、かつ、この小数部に相当する色ずれを補正するためそれに相当する時間間隔のみ遅延させて発生させた画像データを前記ラインバッファに格納すると共に、全色同時に読み出して合成する手段と、
小数部のずれ補正量が０．５ライン以上である色成分を１つだけ選択可能とし、選択された色成分に対しては２ライン分のラインバッファを割り当て、残りの色は１ライン分のバッファを割り当て、選択された色のバッファ選択において、書き込みの際は選択された色の表裏切り替えの信号を用いて切り替え、読み出しの際は、基準の表裏切り替え信号で切り替え制御を行う手段と、
画像データバッファと、
整数部に相当する色ずれの残る小数部補正後の合成画像データを、各色ごとにライン単位で前記画像データバッファへの書込みの可否を適宜切り替え可能にして、整数部に相当する色ずれ分書込みタイミングを相対的にずらすことにより整数部に相当する色ずれの補正を行う手段と、
から成ることを特徴とするカラー画像入力デバイスの制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スキャナやコピー機のようなカラー画像処理を施すカラー入力デバイスにおいて、そのＣＣＤ等の撮像素子を制御する方法及び装置に関する。
【０００２】
【従来の技術】
赤「Ｒ色」、緑「Ｇ色」、青「Ｂ色」の読取り光色成分に対応して３個のリニアイメージセンサ（３ラインＣＣＤセンサ）を用いたスキャナが従来より公知である。これらの３個のリニアイメージセンサによって、原画のＲ色成分、Ｇ色成分およびＢ色成分をそれぞれ画素ごとに読取って、各色成分についての画像データを得ることができる。
【０００３】
カラーＣＣＤセンサの光電変換素子列（ＲＧＢ）は通常Ｎライン間隔で並列に配置されている。図１２において、Ｒ、Ｇ、Ｂとそれぞれ表示する横方向ライン上に、ＲＧＢの各ＣＣＤラインセンサが、６００ｄｐｉの解像度（原稿送り速度）で８ラインに相当する間隔に配置されていると仮定する。この場合、副走査方向先頭位置にあるＢ色ラインセンサが読み取っているとき、副走査方向に８ライン後方位置でＧ色ラインセンサが、そしてさらにその８ライン後方位置でＲ色ラインセンサが読み取りを行うことになる。言い換えると、今Ｂ色ラインセンサが位置するラインのＧ色センサによる読み取りは、センサが８ライン副走査方向に進行した後であり、さらに８ライン進行した後にはＲ色ラインセンサが同じラインの読み取りを行うことになる。このように、時間的なずれはあるものの、各色ラインセンサは位置的にはずれの無い読み取りを行うことができるようにＲＧＢの各ＣＣＤラインセンサが、６００ｄｐｉの解像度で位置決めされていると仮定する。
【０００４】
スキャナをこのように構成した場合、解像度を１／２、１／４のように分割して６００ｄｐｉから３００ｄｐｉ、１５０ｄｐｉのように下げても、各色ラインセンサは位置的にはずれの無い読み取りを行うことができる。即ち、各色ラインセンサ間の固定間隔が、走査線ピッチの整数倍（３００ｄｐｉでは４倍、１５０ｄｐｉでは２倍）に一致する。
【０００５】
１５０ｄｐｉの場合を例にして、ライン間隔が整数の場合を示す図１３を参照してさらに説明する。３色ラインセンサの内の先頭位置のＢ色ラインセンサが、図の上方から進行してきて読取りを行っている。この時、Ｇ色ラインセンサは２ライン遅れで、そしてさらに２ライン遅れてＲ色ラインセンサが読取りを行っている。このように、２ラインの時間的遅れはあるものの、センサが２ライン進行する毎に同一位置のラインを読み取ることができ、これらを合成したカラー画像にずれは発生しない。
【０００６】
なお、図中、Ｈｇａｔｅ信号（水平同期信号）は各ライン周期の間にオンして、そのオンパルス毎に水平方向１ラインのＲＧＢそれぞれの読取りが行われる。また、Ｖｇａｔｅ信号は、メモリ書込ゲートタイミング信号であって、上述したように、ＢＧＲの色順に２ラインずつ遅れがある。通常、このＶｇａｔｅ信号をＯＮにしている間に、用紙１枚の垂直方向の全体が読み取られる。
【０００７】
しかし、４００ｄｐｉ、２００ｄｐｉ、１００ｄｐｉのような解像度では、６００ｄｐｉの解像度での８ラインに相当する間隔を整数分割することができない。例えば、６００ｄｐｉの１／３の２００ｄｐｉでは、２．６６６・・・（８／３）ライン間隔となり、端数が発生する。このような端数が発生するライン間隔では、読み取ったカラー画像には、送り方向のずれが発生するという問題がある。
【０００８】
これについて、ライン間隔が整数でない場合を示す図１４を参照してさらに説明する。３色ラインセンサの内の先頭位置のＢ色ラインセンサが、図の上方から進行してきて読取りを行っている。この時、Ｇ色ラインセンサは２．６６ライン遅れで、そしてさらに２．６６ライン遅れてＲ色ラインセンサが読取りを行っている。このように読み取った各色カラー画像を合成すると、調整できない小数部分（０．６６ライン分）ずれることになる。即ち、各色ラインセンサ間の固定間隔が、走査線ピッチの整数倍に一致しない。
【０００９】
このような問題点を解決するために、図１５に示すような構成が知られている（特許文献１参照）。図１５において、光電変換素子１は各色（ＲＧＢ）ごとにセンサを有している。光電変換素子１で読み取られた３色の色信号はオフセット調整部、画信号合成部およびＡＧＣ部２に送出され、各色信号のオフセット調整と、３ラインからなる３色の色信号を１／３ラインづつの位相差をつけて読み取り位置によるライン数の端数を補正し、整数ラインの位相差とした３色の色信号を１ラインに合成する画信号の合成と、自動ゲイン調整が行われる。このため光電変換素子１からはこの位相差をつけて３色の色信号が送出されてくる。１ラインに合成された画信号はＡ／Ｄ変換部とシェーディング補正部３でアナロクよりデジタル信号に変換され、シェーディング補正が行われる。
【００１０】
ライン間補正部４では原稿の同一位置を読み取った３色の色信号を１ラインの信号とする。Ｇ信号を読み取ったとき、このＧ信号と、８ライン前のＢ信号と１６ライン前のＲ信号は同一位置の読み取り信号を表しているので、これを１ラインの信号に合成する。画像処理部５はライン間補正部４で合成された画信号を所望の線密度の解像度としたり、所望の拡大縮小率にする。制御部６は全体を制御し、モータ制御部７は原稿搬送用のモータ８の搬送速度を制御する。ＲＡＭ９はライン間補正を行うときの作業エリアとなる。
【００１１】
ライン間補正のライン数に端数が生じた場合、ＣＣＤ出力のタイミングを調整して位相差をつけて３色の信号を送出することにより、画信号合成部２に入力する３色の信号は整数ライン数ずれた３色の信号となるようにしている。例えば、０．６７（２／３）ラインの端数が生じているとき、これにＣＣＤセンサの出力タイミングのずれの１／３ラインを加算すると端数は１ラインとなって整数ラインとなる。整数ラインとなれば、ライン間補正で補正することができる。このようなライン間補正はＡ／Ｄ変換部とシェーディング補正部３から送られてきた画像信号を３色に分けてそれぞれＲＡＭ９に格納し、これから同一場所の各色の画像信号を読み出して一定の順序で送出することにより達成される。
【００１２】
しかし、このＲＡＭ９は、送られてきた画像信号を３色に分けてそれぞれ格納するものであるため、大きなメモリ容量を必要とするという問題がある。
【００１３】
また、送り方向のずれが発生するという問題を解決するための別の技術が公知である（特許文献２参照）。この技術は、同一の走査線に対するＧ色用リニアイメージセンサの電荷蓄積開始時刻のそれぞれが、Ｒ色用リニアイメージセンサの電荷蓄積開始時刻のそれぞれに対して所定時間ＴＧだけ早くなるようすることにより、Ｇ色用リニアイメージセンサ自身の瞬時画像読取りラインＷＧと走査線位置との関係に忠実な読取りを行なわせる。また、Ｂ色用リニアイメージセンサの電荷蓄積開始時刻のそれぞれも、Ｒ色用リニアイメージセンサの電荷蓄積開始時刻のそれぞれに対して所定時間ＴＢだけ早くなるようにして、各走査線を瞬時画像読取りラインが通過するタイミングに忠実な読取りを行なわせる。
【００１４】
これを達成するラインバッファの構成として、基準色に対してバッファを必要としないものの、他の色は基準色との距離（即ち、整数部＋小数部）をバッファにしている。バッファ容量がＣＣＤの間隙に相当する大きなものを必要とする問題がある。
【００１５】
【特許文献１】
特開平９−３２１９８０号公報
【特許文献２】
特公平６−２０２２１号公報
【００１６】
【発明が解決しようとする課題】
本発明は、スキャナやコピー機のようなカラー画像処理を施すカラー画像入力デバイスにおいて、カラー画像の色ずれが発生する問題を、小容量のバッファを用いて解決することを目的としている。
【００１７】
また、本発明は、特に両面読み取り可能なスキャナにおいて、バッファ容量を減少させたカラー画像入力デバイスの制御方法及び装置を提供することを目的としている。
【００１８】
【課題を解決するための手段】
本発明のカラー画像入力デバイスの制御方法及び装置は、用紙送り方向に固定間隔をおいて配置される複数のライン撮像素子を用いて複数色の画像データを読み取って、前記固定間隔が走査線ピッチの整数倍に一致しない読取り解像度を設定した際に発生する画像色ずれを補正する。色毎の複数のラインバッファを備え、基準となる色を選択し、残りの色については基準色に対して色毎に、前記固定間隔を１ライン分の画像データ周期で除算した整数部と小数部に分け、かつ、この小数部に相当する色ずれを補正するためそれに相当する時間間隔のみ遅延させて発生させた画像データを前記ラインバッファに格納すると共に、全色同時に読み出して合成する。画像データバッファを備え、整数部に相当する色ずれの残る小数部補正後の合成画像データを、各色ごとにライン単位で前記画像データバッファへの書込みの可否を適宜切り替え可能にして、整数部に相当する色ずれ分書込みタイミングを相対的にずらすことにより整数部に相当する色ずれの補正を行う。
【００１９】
また、本発明のカラー画像入力デバイスの制御方法及び装置は、用紙送り方向に固定間隔をおいて配置される表面用及び裏面用それぞれのための複数のライン撮像素子を備えて用紙両側を同時に読取り可能にして、１ライン毎に交互に表面用撮像素子と裏面用撮像素子を切り替えてそれぞれ複数色の画像データを読み取って、前記固定間隔が走査線ピッチの整数倍に一致しない読取り解像度を設定した際に発生する画像色ずれを補正する。４つのラインバッファが、個別に格納すると共に、全色同時に読み出し可能にアドレス制御され、かつ、読出しアドレスの生成が各色書込みアドレスより先行するようタイミングの選定が可能なように構成される。基準となる色を選択し、残りの色については基準色に対して色毎に、前記固定間隔を１ライン分の画像データ周期で除算した整数部と小数部に分け、かつ、この小数部に相当する色ずれを補正するためそれに相当する時間間隔のみ遅延させて発生させた画像データを前記ラインバッファに格納すると共に、全色同時に読み出して合成する。小数部のずれ補正量が０．５ライン以上である色成分を１つだけ選択可能とし、選択された色成分に対しては２ライン分のラインバッファを割り当て、残りの色は１ライン分のバッファを割り当て、選択された色のバッファ選択において、書き込みの際は選択された色の表裏切り替えの信号を用いて切り替え、読み出しの際は、基準の表裏切り替え信号で切り替え制御を行う。画像データバッファを備え、整数部に相当する色ずれの残る小数部補正後の合成画像データを、各色ごとにライン単位で前記画像データバッファへの書込みの可否を適宜切り替え可能にして、整数部に相当する色ずれ分書込みタイミングを相対的にずらすことにより整数部に相当する色ずれの補正を行う。
【００２０】
【発明の実施の形態】
以下、例示に基づき本発明を説明する。図１は、本発明を具体化するカラー画像入力スキャナの制御装置の基本構成を例示する図である。図１において、光電変換素子１１は各色（ＲＧＢ）ごとにセンサを有している。光電変換素子１１で読み取られた３色の色信号はそれぞれゲインアンプ、ＡＤ変換部１２に送られる。ゲインが調整されて、デジタル信号に変換された信号は、本発明の特徴とするずれ量小数部補正部１３に入力される。ここでは、タイミング生成部１５で生成された画素タイミング及びラインタイミング信号に基づいてずれ量の小数部が補正された３色画像信号が形成された後、合成される。このずれ量小数部補正部１３では、各色ごとに、ずれの小数部に相当する時間間隔のみ遅延させ、ラインバッファ（ＲＡＭ）１７に格納すると同時に、全色同時に読み出し可能にアドレス制御される。ラインバッファ１７は、ずれ（小数）用のラインバッファである。色間のドット数を整数／小数に分けてバッファリング制御することで、バッファ容量の増加をさける。小数に相当する容量分（１ライン分）のバッファメモリのアクセス制御によって、小数部ずれのみ吸収した画像合成を行う。これによって、メモリ容量を少なく構成することが可能となる。
【００２１】
また、各画素値のバッファ退避において、読出しアドレスの生成が各色書込みアドレスより先行するようタイミングの選定が可能なように構成される。これによって、データ読み出し中のバッファに対して、読み出し後のバッファ素子に直ちに次のデータを書き込むことを可能にしてバッファの有効利用を図ることができる。
【００２２】
整数部ずれの残る合成された画像信号は、デジタル画像処理部１４に送られて、通常の技術に従い、シェーディング補正、画像強調等の画像処理が行われる。デジタル画像処理された画像信号は、出力制御部１６に送られて、画像データバッファ（ＲＡＭ）２１の書込制御を行う。出力制御部１６は、副走査ゲート信号（Ｖｇａｔｅ）を制御したり、間引き、整数補正を行う。ずれ整数部は、インタフェースバッファへのゲーティングでずれ補正が行われる。用紙１枚分に相当する程度の容量を有する画像データバッファが通常備えられているので、ずれ整数部の補正は、この画像データバッファを利用して、その書込みの可否を各色ごとにライン単位で切り替えて、ずれ整数部に相当する分書込みタイミングを相対的にずらすことにより行っている。リアルタイムに処理された画像データは、順次画像データバッファ２１に格納された後、読み出されて外部のホストコンピュータ等に向けてインタフェース出力される。
【００２３】
制御部１８は全体を制御し、モータ制御部１９は原稿搬送用のモータ２０の搬送速度を制御する。
【００２４】
次に、図２を参照して、本発明の特徴とするずれ量小数部補正部での位相シフトによるずれ補正についてさらに説明する。
【００２５】
例えば、６００ｄｐｉの１／３の２００ｄｐｉでは、図１４を参照して説明したように、２．６６６・・・（８／３）ライン間隔となり、端数が発生する。ここで、１ライン間隔が走査線ピッチであり、２．６６６ライン間隔とは各色ラインセンサ間の固定間隔を意味している。図２においても、３色ラインセンサの内の先頭位置のＢ色ラインセンサが、図の上方から進行してきて読取りを行っている。この時、Ｇ色ラインセンサは、Ｂ色センサによる同位置ラインの読取りに関しては２．６６ライン（整数部２ライン＋小数部０．６６ライン）遅れている。そしてさらに２．６６ライン遅れてＲ色ラインセンサが読取りを行っている。
【００２６】
このように読み取られた信号は、図１を参照して説明したように、デジタル信号に変換された後、各色毎に、ずれの小数部に相当する時間間隔のみ遅延させ、ラインバッファに格納される。そして、全色同時に読み出し可能にアドレス制御される。
【００２７】
このラインバッファに遅延させて格納する動作について、図２に示したタイミング図を参照して説明する。図中のタイミング図の最上位に示すように、基準となるライン周期信号及び基準となるＨｇａｔｅ信号が通常に発生される。基準となる色（例示の場合はＢ色）に対しては、この基準となるライン周期信号及び基準となるＨｇａｔｅ信号がそのまま、ライン周期ＳＨ（Ｂ）信号及び有効データ期間（Ｂ）信号として通常に用いられる。架空Ｖｇａｔｅ（Ｂ）信号も通常に発生するＶｇａｔｅ信号に等しい。
【００２８】
しかし、本発明において、２番目の色であるＧ色に対して、ライン周期ＳＨ（Ｇ）信号及び有効データ期間（Ｇ）信号は、基準となるライン周期信号及び基準となるＨｇａｔｅ信号よりも、端数分である０．６６ライン分遅れている。架空Ｖｇａｔｅ（Ｇ）信号は、ライン周期ＳＨ（Ｇ）信号を基準として発生させて、架空Ｖｇａｔｅ（Ｂ）信号よりも、２．６６ライン分遅れている。
【００２９】
３番目の色であるＲ色に対しても同様に、ライン周期ＳＨ（Ｒ）信号及び有効データ期間（Ｒ）信号は、基準となるライン周期信号及び基準となるＨｇａｔｅ信号よりも、端数分である０．３３ライン分（２．６６＋２．６６＝５．３３の端数分）遅れている。架空Ｖｇａｔｅ（Ｒ）信号は、ライン周期ＳＨ（Ｒ）信号を基準として発生するので、架空Ｖｇａｔｅ（Ｂ）信号よりも、５．３３ライン分遅れている。
【００３０】
このように形成された各色毎の信号に基づき、各色毎の画像データは、ずれの小数部に相当する時間間隔のみ遅延させ、ラインバッファに格納される。そして、全色同時に読み出し可能にアドレス制御される。これによって、端数分の色ずれは補正される。整数分の色ずれは、図１を参照して説明したように、後に、出力制御部１６で画像データバッファ２１に書き込む際に、各色ごとにライン単位で書込みの可否を適宜切り替え可能にして、ずれ整数部に相当する分書込みタイミングを相対的にずらすことにより行う。
【００３１】
なお、例示の説明は、基準色ＢがＣＣＤセンサ移動方向の先頭に位置するとして行った。この場合、例えばＧ色の２＋２／３のずれに対して、ずれ補正量は、整数部２と小数部２／３が加算的に補正される。これに対して、基準色をＢとして、Ｂ色センサを移動方向の最後尾に位置させることも可能である。この場合、例えばＧ色の２＋２／３のずれに対して、ずれ補正量は、整数部３と小数部１／３を減算的に（３−１／３）補正する方が自然となる。要するに、ライン撮像素子の固定間隔をライン周期で除算したときのずれ量小数部が、単純に補正すべき小数部となるわけではない。
【００３２】
以上、２００ｄｐｉを例にして説明したが、典型的な解像度についての「カラーずれ量の補正量」をまとめた表を、図３に示している。
【００３３】
図４は、図１とは別の例の基本構成を示す図であり、両面読み取り可能なスキャナの制御装置を例示している。光電変換素子１１は各色（ＲＧＢ）ごとに、かつ表裏両側のためにそれぞれセンサを有している。光電変換素子１１で読み取られた３色の色信号はそれぞれ、図１に示した例と同じくゲインアンプ、ＡＤ変換部１２に送られるが、この例では、ライン毎に表裏交互に撮像素子からの信号を切り替えて画像読み取りを行う。これによって、切り替えスイッチＳＷ以降の制御回路を共通にすることが可能になる。
【００３４】
ずれ量小数部補正部１３は、各色ごとに、ずれの小数部に相当する時間間隔のみ遅延させ、ラインバッファ（ＲＡＭ）１７に格納すると同時に、全色同時に読み出し可能にアドレス制御される。この各画素値のバッファ退避において、読出しアドレスの生成が各色書込みアドレスより先行するようタイミングの選定が可能なように構成される。小数部のずれ量が０．５ライン以上である色成分を１つだけ選択可能とし、この選択された色成分に対しては２ライン分のラインバッファを割り当て、残りの２色は１ライン分のバッファを割り当てる。選択された色のバッファ選択において、書き込みの際は表裏切り替えの信号を用いて切り替え、読み出しの際は、基準の表裏切り替え信号（図５参照）で切り替え制御を行う。
【００３５】
ずれの整数部の補正において、上記小数部の補正後の画像データを、画像データバッファ（ＲＡＭ）２１に書き込む際に、各色ごとにライン単位で書込みの可否を適宜切り替え可能にして、ずれ整数部に相当する分書込みタイミングを相対的にずらすことにより行う。
【００３６】
ライン毎に交互にＣＣＤを切り替える両面スキャナの場合、単純に計算すれば、小数部のラインバッファは各色最低２ライン（全部で６ライン）必要となるところであるが、本発明によれば、４ラインのバッファで十分である。これについて、図５に示したタイミングチャートを参照して説明する。図中の最上位に、ライン基準信号となるＳＨ信号及び表／裏切替え信号が示されている。Ｂ色のためのＳＨ信号及び表／裏切替信号としては、上記基準信号がそのまま使用される。Ｇ色及びＲ色のために、前述したように遅延させたＳＨ信号がそれぞれ生成される。例示は、Ｂ色を基準として、Ｇ色は１／３ライン分の遅れがあり、かつＲ色は２／３の遅れがあるものを想定している。そして、これら各色のＳＨ信号に基づきそれぞれ表／裏切替え信号が生成される。
【００３７】
また、図中に表示した表ＣＣＤデータ（Ｂ、Ｇ、Ｒ）及び裏ＣＣＤデータ（Ｂ、Ｇ、Ｒ）はそれぞれ、前述のようにして、ずれの小数部に相当する色ずれが補正されたデータを表している。これらＣＣＤデータは、色出力データとして、表裏別々に交互に合成される。整数部に相当する色ずれは、後に補正される。
【００３８】
例えば、図示したように、表データＢ２，Ｇ２，Ｒ１が、表データ２として合成される。（なお、本来は、表データＢ２、Ｇ２，Ｒ２が１セットに組み合わされるべきデータであろうが、Ｒ色データとして、Ｒ２に代えてＲ１を用いても何ら問題は生じない。後に、整数部に相当する色ずれを補正する際に考慮すれば十分である。）そして、続いて、同様にして、裏データ２が合成される。この表データ２と、裏データ２は、リアルタイムに処理されるためには、合わせて１ライン相当時間内に処理されなければならない。
【００３９】
この処理に際して、本来であれば、３色の表データと、３色の裏データのために、それぞれ１ライン分相当のラインバッファが必要であるが、本発明によれば、４ラインのバッファで十分である。例えば、図から分かるように、表データＧ２をラインバッファから読み出して表データ２として合成しているとき、その読み出しが終了する前に、裏データＧ２’が発生するので、これをラインバッファに書き込む必要がある。しかし、また図から分かるように、裏データＧ２’のラインバッファへの書込は、表データＧ２の表データ２への合成と時間的な重なりはあるものの、全体的にはその合成よりも後である。これは、バッファのメモリアドレスの生成において、読み出しが書き込みより数画素分先行させるよう構成することで可能である。この分の時間的余裕を考慮して１ライン周期が決定されている。
【００４０】
このことからして、表データＧ２及び裏データＧ２’のために、合わせて１つのみのラインバッファを用いて、表データＧ２の読み出しが完全に終了する前であっても、部分的に終了済みのバッファ素子から順次裏データＧ２’を書き込むことが可能となる。
【００４１】
但し、例示の場合、Ｒ色データに対しては、表データと裏データのそれぞれのために１つずつのラインバッファが必要である。各色データはそれぞれ、略０．５ラインに相当する長さを有している。この０．５ラインのデータが、０．５ライン分以上の遅延を生じるということは、１ライン以内に処理できないことを意味する。それ故、例示したＲ色の場合のように、小数部のずれ量が０．５ライン以上であり、バッファ内で１ライン以上の時間遅延させる必要がある色成分に対しては、表データと裏データのためにそれぞれ１つずつのラインバッファを割り当てる必要がある。しかし、ずれ量が０．５ライン以上、それ故、１ライン以上の時間遅延が必要な色は、図３に見られるように１色しか存在しない。そして、このような色に対しては、次のラインの残りの色と合成するために、小数部の補正後の画像データを、画像データバッファ（ＲＡＭ）２１に書き込む際に、１ライン分書込みタイミングを早めるよう制御する必要がある。
【００４２】
各色の発生したデータがそれぞれラインバッファに書き込まれた後、合成出力データとして読み出されて合成されるまでの時間、即ち、ラインバッファに記憶している時間は、図から分かるように、Ｂ色に対しては、３／３ラインに相当するので、表裏合わせて１ライン分のバッファで十分である。Ｇ色に対しては１／３ラインに相当するので、表裏合わせて１ライン分のバッファで十分である。Ｒ色に対しては、４／３ラインに相当するので、表裏それぞれ１ラインの合わせて２ライン分のバッファが必要となる。このように、表裏ラインを交互にＣＣＤを切り替える両面スキャナの場合、ずれ量が０．５ライン以上の色に対して２つのラインバッファを、そして残りの２つの色に対してそれぞれ１つの、合計で４つのみのラインバッファで十分となる。
【００４３】
図６は、両面スキャナのバッファ削減のためのアドレス制御を説明する図である。図示したように、ラインバッファ（ＲＡＭ）は、Ｒ色のために表裏それぞれ１つずつ備えているが、Ｇ色、Ｂ色に対しては、表裏共通である。Ｒ／Ｗ切替信号、表／裏切替信号、Ｒ用表裏切替信号、及び色選択信号に基づき、上位アドレスを指定することにより、４つのラインバッファＲＡＭのいずれか１つに切り替えている。下位アドレスカウンタは、各色のそれぞれの書込のために、そして各色共通の読み出しのためにそれぞれ備えられている。これらの切替は、Ｒ／Ｗ切替信号、表／裏切替信号及び色選択信号に基づいて行われる。
【００４４】
これによって、前述したように、各色ごとに、ずれの小数部に相当する時間間隔のみ遅延させ、対応するラインバッファ（ＲＡＭ）に格納すると同時に、全色同時に読み出し可能にアドレス制御される。表裏それぞれに１つずつ有するバッファ（Ｒ色）のバッファ選択において、書き込みの際は表裏切り替えの信号（Ｒ用表裏切替信号）を用いて切り替え、読み出しの際は、基準の表裏切り替え信号（表／裏切替え信号）で切り替え制御を行う。
【００４５】
【実施例】
図７は、ラインタイミング生成について説明する図である。図２を参照して前述したように、Ｒ用ＳＨ信号及びＧ用ＳＨ信号として、小数部分だけ遅延させた信号を発生させる必要がある。このために、ＣＰＵは、ｏｎレジスタとｏｆｆレジスタの値を適宜設定する。このそれぞれの値と、画素カウンタのカウンタ値を比較することにより、所定のカウント値を計数したときにｏｎ信号を、続いてｏｆｆ信号を発生させることができる。
【００４６】
図８は、画素タイミング生成について説明する図である。画素カウンタやカラーカウンタ、さらにはＣＣＤへの画素クロック信号などの画素系のタイミング信号ＳＩＧ．Ａを生成する。ｏｎレジスタは、サイクルカウンタ値が０１で、カラーカウント値が０のときｏｎ信号を発生するように設定される。ｏｆｆレジスタは、サイクルカウント値が１０でカラーカウント値が３のときｏｆｆ信号を発生するように設定される。
【００４７】
図９は、ＣＣＤ制御のためのタイミング波形例を示す図である。図１０は、図９の一部を拡大して示す図である。簡単のために１色分のみを示している。ＣＤＳ（相関２重サンプリング）は、ＣＣＤに機能として持つものもあるが、図１、図４に例示した「ゲインアンプ、Ａ／Ｄ変換」の部分に配置される。画素クロック、リセットパルスは、ＣＣＤに供給するタイミング信号である。Ａ／Ｄクロックは、Ａ／Ｄコンバータに供給するＡ／Ｄ変換タイミング信号である。これらの信号は、画素データを制御するためのタイミング信号である。
【００４８】
図１１は、合成部の動作例をタイムチャートで示す図である。Ａ／Ｄ変換部から画素番号の異なる（ずれた）画像データ（Ｂデータ、Ｇデータ、Ｒデータ）が入力される。図示のように、ラインバッファメモリにデータを書き込むと同時に、ずれの小数分を補正した形で（各色の画素番号を合わせて）読み出す。画素番号は、ＣＣＤの出力順に付けられ、バッファＲＡＭの出力アドレスに１対１に対応する。読み出したデータは、ラッチ信号のタイミングで一旦ラッチされた後、点順次データ列に変換されて出力される。これにより、ずれの小数部分のみを補正する。この時、図示のように、バッファメモリのアドレスは、ライトアドレスより、リードアドレスが先行するようにアドレス制御されるので、片面スキャナであれば、各色１ライン分のバッファ容量で構成できる。
【００４９】
【発明の効果】
本発明は、スキャナやコピー機のようなカラー画像処理を施すカラー画像入力デバイスにおいて、特に両面読み取り可能なスキャナにおいて、カラー画像の色ずれが発生する問題を、小容量のバッファを用いて解決することができる。
【００５０】
本発明によれば、ずれ量の小数部と整数部でシフトのためのバッファが分離されて、実質的メモリ容量は少なくてすむという効果がある。特に、線交互でＣＣＤを切り替える両面スキャナの場合、通常では、小数部のラインバッファは各色最低２ライン（６ライン）必要とされるところ、本発明によれば、４ラインのバッファで十分となる。
【図面の簡単な説明】
【図１】本発明を具体化するカラー画像入力スキャナの制御装置の基本構成を例示する図である。
【図２】ずれ量小数部補正部での位相シフトによるずれ補正について説明する図である。
【図３】典型的な解像度についての「カラーずれ量の補正量」をまとめた表である。
【図４】図１とは別の例の基本構成を示す図である。
【図５】タイミングチャートを示す図である。
【図６】両面スキャナのバッファ削減のためのアドレス制御を説明する図である。
【図７】ラインタイミング生成について説明する図である。
【図８】画素タイミング生成について説明する図である。
【図９】ＣＣＤ制御のためのタイミング波形例を示す図である。
【図１０】図９の一部を拡大して示す図である。
【図１１】合成部の動作例をタイムチャートで示す図である。
【図１２】幅走査方向のサンプリング位置を説明する図である。
【図１３】ライン間隔が整数の場合を説明する図である。
【図１４】ライン間隔が整数でない場合を説明する図である。
【図１５】従来技術による構成を示す図である。
【符号の説明】
１  光電変換素子
２  ｏｆｆｓｅｔ  調整部＋画信号合成部＋ＡＧＣ部
３  Ａ／Ｄ変換部＋シェーディング補正部
４  ライン間補正部
５  画像処理部
６  制御部
７  モータ制御部
８  モータ
９  ＲＡＭ
１１  光電変換素子
１２  ゲインアンプ、ＡＤ変換部
１３  ずれ量小数部補正部
１４  デジタル画像処理部
１５  タイミング生成部
１６  出力制御部
１７  ラインバッファ（ＲＡＭ）
１８  制御部
１９  モータ制御部
２０  原稿搬送用のモータ
２１  画像データバッファ（ＲＡＭ）
【図１】
2004274638.tif 000003
【図２】
2004274638.tif 000004
【図３】
2004274638.tif 000005
【図４】
2004274638.tif 000006
【図５】
2004274638.tif 000007
【図６】
2004274638.tif 000008
【図７】
2004274638.tif 000009
【図８】
2004274638.tif 000010
【図９】
2004274638.tif 000011
【図１０】
2004274638.tif 000012
【図１１】
2004274638.tif 000013
【図１２】
2004274638.tif 000014
【図１３】
2004274638.tif 000015
【図１４】
2004274638.tif 000016
【図１５】
2004274638.tif 000017