(57)【要約】【課題】シール部材の表示領域への染み出しを防止することができると共に、ゲート配線や信号配線に対し短絡等を起こすことがないシール部材の染み出し防止構造を有する液晶表示装置を提供する。【解決手段】シール部材２０の内側であって表示領域の外側に位置する平坦化膜５４にブロック用溝６２を表示領域の全周にわたって、かつ、千鳥状に設けることにより、シール部材２０の表示領域への染み出しを防止できる。【選択図】        図５
2004272012.tif 000002
【特許請求の範囲】
【請求項１】
互いにシール部材により封着された対向基板間に複数の画素を配置してなる表示領域を有する表示装置において、
前記画素を駆動する配線パターンの形成された基板における表示領域の外側であって、かつ、前記シール部材の内側の領域に前記シール部材が前記表示領域側へ染み出すのを防止するブロック用溝を、前記配線パターンより上層で、かつ、配線パターンを横切る方向に設ける
ことを特徴とする表示装置。
【請求項２】
前記ブロック用溝が、
前記表示領域の外周に沿った環状形状である
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記ブロック用溝が、
前記表示領域の各辺部と平行に延び、かつ、不連続な溝で構成されている
ことを特徴とする請求項１記載の表示装置。
【請求項４】
前記ブロック用溝が、
前記表示領域の各辺部と平行に延び、かつ、不連続な千鳥状の溝で構成されている
ことを特徴とする請求項１記載の表示装置。
【請求項５】
前記表示装置が、アレイ基板上に複数の信号配線と複数のゲート配線とを交叉するように形成し、これら信号配線とゲート配線との交叉部分に薄膜トランジスタを形成し、この薄膜トランジスタに画素電極を接続し、前記アレイ基板と対向基板との全周をシール部材によって接着して、前記アレイ基板と前記対向基板との間に光活性層を封止するものであり、
前記ゲート配線上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に層間絶縁膜を形成し、
前記層間絶縁膜上に樹脂性絶縁膜である平坦化膜を形成し、
前記ブロック用溝を前記平坦化膜に形成する
ことを特徴とする請求項１から４のうち少なくとも一項に記載の表示装置。
【請求項６】
前記表示装置が、アレイ基板上に複数の信号配線と複数のゲート配線とを交叉するように形成し、これら信号配線とゲート配線との交叉部分に薄膜トランジスタを形成し、この薄膜トランジスタに画素電極を接続し、前記アレイ基板と対向基板との全周をシール部材によって接着して、前記アレイ基板と前記対向基板との間に光活性層を封止するものであり、
前記ゲート配線上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に層間絶縁膜を形成し、
前記ブロック用溝を前記層間絶縁膜に形成する
ことを特徴とする請求項１から４のうち少なくとも一項に記載の表示装置。
【請求項７】
前記ブロック用溝が形成された絶縁膜が、前記画素電極より下層である
ことを特徴とする請求項５または６に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置等の表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置における液晶セルは、アレイ基板と対向基板とより構成され、これら両基板の間に液晶を封止するために、アレイ基板と対向基板のほぼ全周にシール部材を塗布して、両基板を封着している。
【０００３】
この封着においては、シール部材を介して対向配置した基板を加圧および加熱しながらシール部材を硬化させ両基板を接着する。このときシール部材はシール部材の幅方向に広がり、表示領域にまで達することがある。表示領域にシール部材がかかると表示不良を生じ、液晶表示装置の表示品位が低下する。
【０００４】
ところで、最近の液晶表示装置は狭額縁化が進み、表示領域を大きくとるため非表示領域が狭くなってきている。このため、シール部材の表示領域への染み出しを抑制する対策が必須となってきた。
【０００５】
このシール部材の表示領域への染み出しを防止するために、表示領域の外側であってシール部材の内側に染み出し抑制パターンを電極と同じ材料によって形成する液晶表示装置が提案されている（特許文献１）。詳しくは、単純マトリクス型において、額縁部であって表示領域から額縁部まで引き出された電極配線（引き出し配線）がない位置に、電極配線と同一材料により染み出し抑制パターンを形成するもので、引き出し配線に対向する染み出し抑制パターンは、引き出し配線の形成された基板と対向配置される基板側に配置される。
【０００６】
【特許文献１】
特開２０００−１８０８７２
【０００７】
【発明が解決しようとする課題】
ところで、図８に示すように、発明者らの誠意研究により、シール部材１００の染み出しはゲート配線１０２や信号配線１０４やＣｓ・ｃｏｍ配線１０６等の基板上に形成された配線パターンに沿って、生じることがわかった。
【０００８】
したがって、上記特許文献１に記載される技術を用いても、染み出し抑制パターンは引き出し配線の形成された基板とは異なる、対向する基板上に形成されるため、配線パターンに沿ったシール部材１００の染み出しは防止することができない。
【０００９】
そこで、本発明は上記問題点に鑑み、シール部材の表示領域への染み出しを防止することができる液晶表示装置を提供するものである。
【００１０】
【課題を解決するための手段】
請求項１の発明は、互いにシール部材により封着された対向基板間に複数の画素を配置してなる表示領域を有する表示装置において、前記画素を駆動する配線パターンの形成された基板における表示領域の外側であって、かつ、前記シール部材の内側の領域に前記シール部材が前記表示領域側へ染み出すのを防止するブロック用溝を、前記配線パターンより上層で、かつ、配線パターンを横切る方向に設けることを特徴とする表示装置である。
【００１１】
請求項２の発明は、前記ブロック用溝が、前記表示領域の外周に沿った環状形状であることを特徴とする請求項１記載の表示装置である。
【００１２】
請求項３の発明は、前記ブロック用溝が、前記表示領域の各辺部と平行に延び、かつ、不連続な溝で構成されていることを特徴とする請求項１記載の表示装置である。
【００１３】
請求項４の発明は、前記ブロック用溝が、前記表示領域の各辺部と平行に延び、かつ、不連続な千鳥状の溝で構成されていることを特徴とする請求項１記載の表示装置である。
【００１４】
請求項５の発明は、前記表示装置が、アレイ基板上に複数の信号配線と複数のゲート配線とを交叉するように形成し、これら信号配線とゲート配線との交叉部分に薄膜トランジスタを形成し、この薄膜トランジスタに画素電極を接続し、前記アレイ基板と対向基板との全周をシール部材によって接着して、前記アレイ基板と前記対向基板との間に光活性層を封止するものであり、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に層間絶縁膜を形成し、前記層間絶縁膜上に樹脂性絶縁膜である平坦化膜を形成し、前記ブロック用溝を前記平坦化膜に形成することを特徴とする請求項１から４のうち少なくとも一項に記載の表示装置である。
【００１５】
請求項６の発明は、前記表示装置が、アレイ基板上に複数の信号配線と複数のゲート配線とを交叉するように形成し、これら信号配線とゲート配線との交叉部分に薄膜トランジスタを形成し、この薄膜トランジスタに画素電極を接続し、前記アレイ基板と対向基板との全周をシール部材によって接着して、前記アレイ基板と前記対向基板との間に光活性層を封止するものであり、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に層間絶縁膜を形成し、前記ブロック用溝を前記層間絶縁膜に形成することを特徴とする請求項１から４のうち少なくとも一項に記載の表示装置である。
【００１６】
請求項７の発明は、前記ブロック用溝が形成された絶縁膜が、前記画素電極より下層であることを特徴とする請求項５または６に記載の表示装置である。
【００１７】
請求項１、２の発明であると、シール部材が表示領域側へ染み出すのを防止するブロック用溝を設けることにより、染み出したシール部材がこのブロック用溝で溜まり、表示領域へ染み出すことがない。
【００１８】
請求項３、４の発明であると、ブロック用溝の底に残留する画素電極の材料と、ゲート配線や信号配線との間のチャージの総量が小さくなり、このチャージで静電破壊（ＥＳＤ）が生じ断線を生じる場合がない。また、チャージが集中しないので膜の腐食がない。
【００１９】
請求項５の発明であると、ブロック用溝を平坦化膜に形成することにより、この平坦化膜を形成する工程で同時にブロック用溝も形成できる。
【００２０】
請求項６の発明であると、ブロック用溝を層間絶縁膜に形成することにより、この層間絶縁膜を形成する工程で同時にブロック用溝も形成できる。
【００２１】
【発明の実施の形態】
（実施例１）
本発明の実施例１について図１〜４を用いて説明する。
【００２２】
（１）液晶表示装置１０の全体の構造
本実施例の液晶表示装置１０は、例えばノーマリホワイトモードの光透過型であり、この液晶セルは、アレイ基板１４と対向基板１６とがスペーサーにより所定の間隔に保たれ、この間に、ＴＮ（ツイストネマティック）タイプの液晶層１８が保持されてなる。表示領域の外側の全周に矩形枠状のシール部材２０が配されて、液晶層１８を封止するとともに、アレイ基板１４と対向基板１６とを接合している。なお、シール部材の一部に開口を形成しアレイ基板１４と対向基板１６とを封着した後、液晶を注入する場合には、シール部材の開口部分を封止する封止剤が配される。
【００２３】
アレイ基板１４においては、ガラス基板２４上に、信号配線２６とゲート配線２８とがマトリクスをなすように配列され、信号配線２６とゲート配線２８との交点毎に薄膜トランジスタ（以下、ＴＦＴという）３０が配置される。これら信号配線２６及びゲート配線２８により囲まれるマス目状の各領域は、画素ドットに相当し、ＩＴＯ等の透明導電材料からなる画素電極３２が配置され、対応するＴＦＴ３０に電気的に接続されている。このＴＦＴ３０は、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有し、アクティブマトリクス型表示装置を構成する。
【００２４】
対向基板１６においては、ガラス基板３４の下面に、ブラックマトリクス（ＢＭ）のパターンと、所定画素毎に赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）に着色されたカラーフィルタ層と、これらの略全体を覆う対向電極、配向膜とが設けられている。
【００２５】
これら、画素電極、画素電極に対向配置される対向電極、およびこれら電極間に保持される光活性層（ここでは液晶層）により、画素が構成される。
【００２６】
（２）画素部の構造
次に、図４に基づいて画素部の構造について説明する。
【００２７】
本実施例のＴＦＴ３０は、いわゆるエッチストッパ型と呼ばれるアモルファスシリコン（ａ−Ｓｉ）ＴＦＴであって、ゲート電極３６が、ガラス基板２４側に位置するボトムゲート型である。ＴＦＴ上に層間絶縁膜５２、平坦化膜を積層配置し、平坦化膜上に配置した画素電極が層間絶縁膜、平坦化膜に形成されたスルーホールを介してＴＦＴ３０と接続される。
【００２８】
この画素部の製造方法について説明する。
【００２９】
まず、ガラス基板等の支持基板２４の上にゲート電極３６となる金属薄膜をスパッタ法で成膜し、ＰＥＰ工程によりゲート電極パターンを形成する。なお、「ＰＥＰ工程」とは、Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ  ａｎｄ  Ｅｔｃｈｉｎｇ  Ｐｒｏｃｅｓｓの略であり、レジスト塗布、マスク露光、エッチングによりパターンを形成する工程を意味する。
【００３０】
次に、ゲート絶縁膜３８、ノンドープのアモルファスシリコン膜（ａ−Ｓｉ膜）４０、ストッパＳｉＮｘ膜４４をプラズマＣＶＤ法で連続成膜する。ゲート絶縁膜３８は、ここではＳｉＯｘ膜やＳｉＮｘ膜の多層積層構造となっている。
【００３１】
次に、ＰＥＰ工程によりソース・ドレイン領域のコンタクト部分となるアモルファスＳｉ膜４０を露出し、チャネル領域を被覆する形状に、ストッパＳｉＮｘ膜４４の不要部分をエッチング除去する。
【００３２】
次に、リンドープアモルファスシリコン膜（ｎ＋ａ−Ｓｉ膜）４６をプラズマＣＶＤ法により成膜し、さらにｎ＋ａ−Ｓｉ膜上に、ソース電極４８とドレイン電極５０となる電極材料をスパッタ法で成膜する。
【００３３】
次に、ソース電極４８及びドレイン電極５０、ｎ＋ａ−Ｓｉ膜、ａ−Ｓｉ膜を一括してパターニングし、ＴＦＴ３０を形成する。
【００３４】
次に、ＴＦＴ３０上にパッシベーション膜、すなわち層間絶縁膜５２となるＳｉＮｘ層のプラズマＣＶＤ成膜を行し、ソース電極４８の一部を露出するように、開口を形成する。
【００３５】
最後に、この層間絶縁膜５２の上に、アクリル樹脂等の樹脂材料よりなる平坦化膜５４を形成し、層間絶縁膜５２の開口を介してソース電極４８を露出するスルーホールを形成し、この平坦化膜５４の上にＩＴＯ（ＩｎｄｉｕｍＴｉｎ  Ｏｘｉｄｅ；インジウム錫酸化物）である画素電極３２をパターニングする。こうして、ＴＦＴ３０のソース電極４８とスルーホールを介して画素電極３２が接続される。
【００３６】
（３）周辺領域の構造
図１から図３に基づいて、表示領域である画素エリア５８より外側の領域におけるアレイ基板１４の構造について図１から図３に基づいて説明する。
【００３７】
図１に示すように、画素エリア５８の外側のゲート配線側には、ゲート配線２８の引出し部分が配線され、信号配線側においては信号配線２６の引出し部分が配線されている。また、ゲート配線側には、補助容量線及び共通電位をとるためのＣｓ・ｃｏｍ配線６０が配線されている。これら配線は、アレイ基板の一部としてガラス基板２４上に形成されている。
【００３８】
シール部材２０より内側で、かつ、画素エリア５８よりも外側の部分には、シール部材２０の画素エリア５８への染み出しを防止するためのブロック用溝６２が、画素エリア５８の全周にわたって、ここでは２本、平行に設けられている。これら２本のブロック用溝６２は、所定間隔をあけて設けられている。
【００３９】
また、ブロック用溝６２は、額縁部に配置される配線パターンよりも上層で、配線パターンと同一基板上に、配線パターンを横切る方向に配置される。また、ブロック用溝６２は、画素エリア５８の外周に沿った形状に形成される。
【００４０】
配線パターンと同一基板上に、染み出しを防止する構造が配されるため、配線パターンに沿って画素エリア５８の方向へ染み出すシール部材２０の表示領域への流入を抑制することができる。したがって、シール部材２０起因の表示不良を防止することができる。
【００４１】
図２は、図１におけるＡ−Ａ線断面図であり、ゲート配線２８が設けられている領域での縦断面図である。
【００４２】
図２に示すように、ガラス基板２４の上面にＭｏＷよりなるゲート配線２８が形成され、その上に、ゲート絶縁膜３８が積層され、更にその上に層間絶縁膜５２が形成されている。層間絶縁膜５２の上に、上記で説明した平坦化膜５４が形成され、その上に配向膜２２が形成されている。
【００４３】
ブロック用溝６２は、平坦化膜５４に形成されているものであり、この平坦化膜５４の厚みが１〜３μｍであり、その厚みが大きいので、この部分にブロック用溝６２を形成している。この形成方法としては、平坦化膜５４を形成した後、ブロック用溝６２以外の部分をマスク露光を行って形成する。画素電極とＴＦＴ３０のソース電極４８とを電気的に接続するスルーホールと同一工程で形成することができ、製造工程を増大することなく、シール部材２０の画素エリア５８の染み出しを抑制することができる。
【００４４】
図３は、図１におけるＢ−Ｂ線断面図であり、信号配線２６の領域の縦断面図である。
【００４５】
図３に示すように、ガラス基板２４の上にゲート絶縁膜３８が積層され、その上にゲート配線２８と同じ材料で信号配線２６を形成する。信号配線２６の上には層間絶縁膜５２が形成される。そして、この層間絶縁膜５２の上に、前記した平坦化膜５４が形成され、その上に配向膜２２が形成される。ブロック用溝６２は、上記と同様に平坦化膜５４に形成される。
【００４６】
また、上記と同様に、Ｃｓ・ｃｏｍ配線を乗り越える位置にもブロック用溝６２は形成される。
【００４７】
図２及び図３に示すように、対向基板１６のガラス基板３４とアレイ基板１４のガラス基板２４をシール部材２０によって加熱加圧して封着する場合に、シール部材２０がシール部材の幅方向に広がり、その結果、図１に示すように画素エリア５８の方向にも染み出してくる。しかしながら、配線パターンの形成された基板と同一基板上にブロック用溝６２を設け、且つブロック用溝６２をシール部材２０近傍となる配線パターンを横切る方向に配置するため、染み出しを図２及び図３に示すように阻止することができ、表示不良を防止することができる。
【００４８】
また、樹脂絶縁膜である平坦化膜５４にブロック用溝６２が設けられているため、この部分で短絡や導通を起こしたりすることが少ない。
【００４９】
（実施例２）
実施例２について、図５に基づいて説明する。
【００５０】
実施例２と実施例１との異なる点は、実施例１ではブロック用溝６２を全周にわたり連続した環状形状に設けたが、本実施例では図５に示すようにブロック用溝６２を所定の長さ毎に画素エリア５８に対し平行で、かつ、千鳥状に設けている点にある。
【００５１】
このようにブロック用溝６２を不連続でかつ千鳥状に設ける理由は、次のような理由による。
【００５２】
実施例１の（２）で説明したように、平坦化膜５４の上層に画素電極３２を設けている。この工程で平坦化膜５４に設けられているブロック用溝６２の底に、レジスト膜が厚く残り画素電極の材料がその底に残留する場合がある。そのため、このブロック用溝６２の底に残留する画素電極の材料と、これに層間絶縁膜５２やゲート絶縁膜３８を介してゲート配線２８や信号配線２６との間にチャージが生じる場合がある。
【００５３】
この場合に、実施例１のようにブロック用溝６２が連続した状態であると、ブロック用溝６２の底に残留する画素電極の材料と、ゲート配線２８や信号配線２６との間のチャージの総量が大きくなり、このチャージが１箇所に集中して静電破壊（ＥＳＤ）が生じ断線を生じる場合がある。また、集中したチャージによる膜の腐食が進む恐れがある。
【００５４】
そこで、実施例２ではこれを防止するためにブロック用溝６２を不連続にすると共に、その不連続のブロック用溝６２と隣接するブロック用溝６２との間隔が途切れないようにしてシール部材２０が画素エリア５８に染み出さないようにするために千鳥状に配列したものである。
【００５５】
この不連続のブロック用溝６２の長さは５００μｍで、幅が１０〜５０μｍの長方形で、これと直交する信号配線２６やゲート配線２８の幅が４〜１０μｍで隣接する相互の間隔が４〜１３μｍが好ましい。
【００５６】
実施例２であると、ブロック用溝６２の底に残留する画素電極の材料と、ゲート配線２８や信号配線２６との間のチャージの総量が小さくなり、このチャージで静電破壊（ＥＳＤ）が生じ断線を生じる場合がない。また、このようにチャージが集中しないので膜の腐食がない。
【００５７】
なお、実施例２の変更例としては、千鳥状に設けるのではなく、１周枠状に点線状に不連続でブロック用溝６２を設けてもよい。この場合に、ブロック用溝６２と隣接するブロック用溝６２との間隔は、シール部材２０が染み出さないようにするために、１００〜２００μｍ以内に配列すればよい。
【００５８】
また、上記実施例では、２周枠状に点線状に千鳥配置する場合について説明したが、さらに、ブロック用溝を付加してもよく、多周枠状にしても同様の効果が得られる。
【００５９】
（実施例３）
実施例３について、図６に基づいて説明する。
【００６０】
実施例３と実施例１との異なる点は、実施例１ではゲート絶縁膜３８の上に層間絶縁膜５２を設けていたが、本実施例ではゲート絶縁膜３８の上に層間絶縁膜５２は設けず、平坦化膜５４を直接設けるものである。そして、平坦化膜５４にブロック用溝６２を設ける。
【００６１】
実施例３であっても実施例１と同様の効果を得ることができる。
【００６２】
（実施例４）
実施例４について、図７に基づいて説明する。
【００６３】
実施例４では、平坦化膜５４を設けず、図７に示すように層間絶縁膜５２にブロック用溝６２を設ける。
【００６４】
この場合に、層間絶縁膜５２は通常０．１〜０．５μｍの厚さであるため、これよりも厚く１μｍ〜２μｍの厚さで積層し、この部分にブロック用溝６２を設ける。
【００６５】
実施例４であっても、実施例１と同様にシール部材２０の画素エリア５８への染み出しを防止できる。
【００６６】
（実施例５）
次に、実施例５の液晶表示装置１０について説明する。
【００６７】
上記各実施例では、ボトムゲート型のＴＦＴ３０を用いたが、本実施例ではＴＦＴが、ポリシリコン（ｐ−Ｓｉ）半導体層からなり、トップゲート型の構造を有する。すなわち、ゲート電極が半導体層やこれを囲むコンタクト部より上方に層間絶縁膜を介して配されている。そして、この層間絶縁膜上に平坦化膜が形成され、その上に画素電極が形成されている。
【００６８】
実施例５であっても周辺領域にある平坦化膜にブロック用溝を設けることにより、シール部材の画素エリアへの染み出しを防止できる。
【００６９】
（変更例）
実施例１ではブロック用溝６２を２本平行に設けたが、これに代えて１本のブロック用溝を設けるだけでもよく、また、３本以上のブロック用溝６２を設けてもよい。
【００７０】
また、実施例２でも千鳥状に設けたが、更に、この千鳥状のブロック用溝６２の少なくとも片側に不連続のブロック用溝６２を設けてもよい。
【００７１】
また、対向基板のカラーフィルタ層をシール部材付近まで延在形成し、このカラーフィルタ層にブロック用溝を形成してもよい。
【００７２】
また、ゲート配線及び信号配線を駆動する駆動回路をアレイ基板と一体的に額縁部に形成することもできる。このような表示装置へも本件発明を適用することができ、この場合にも画素エリアの外側とシール部材塗布位置との間に配される配線パターン上であって、この配線パターンを横切る方向にブロック用溝を形成することにより、上記実施例と同様の効果を奏することができる。
【００７３】
また、上記実施例においては、画素電極と対向電極とをそれぞれ異なる基板上に形成する場合について説明したが、これに限定されず、片側基板上に両電極を配置する横電界方式の液晶表示装置に適用することもできる。要は、対向基板間をシール部材にて封着する表示装置全般への適用が可能である。
【００７４】
【発明の効果】
以上により本発明であると、ブロック用溝を設けることによりシール部材の染み出しを防止できる。
【図面の簡単な説明】
【図１】実施例１における液晶表示装置の一部分の拡大平面図である。
【図２】図１におけるＡ−Ａ線断面図である。
【図３】図１におけるＢ−Ｂ線断面図である。
【図４】ＴＦＴ付近における縦断面図である。
【図５】実施例２における液晶表示装置の一部拡大平面図である。
【図６】実施例３の周辺領域における縦断面図である。
【図７】実施例４における周辺領域の縦断面図である。
【図８】従来の液晶表示装置のセルの一部拡大平面図である。
【符号の説明】
１０  液晶表示装置
１４  アレイ基板
１６  対向基板
１８  液晶層
２０  シール部材
２４  ガラス基板
２６  信号配線
２８  ゲート配線
３０  ＴＦＴ
３２  画素電極
３４  ガラス基板
３６  ゲート電極
３８  ゲート絶縁膜
５２  層間絶縁膜
５４  平坦化膜
６２  ブロック用溝
【図１】
2004272012.tif 000003
【図２】
2004272012.tif 000004
【図３】
2004272012.tif 000005
【図４】
2004272012.tif 000006
【図５】
2004272012.tif 000007
【図６】
2004272012.tif 000008
【図７】
2004272012.tif 000009
【図８】
2004272012.tif 000010