(57)【要約】【課題】スイッチングアンバランスの抑制を実現し、高調波抑制回路の能力及び信頼性を向上すること。【解決手段】交流電源を直流に整流する整流回路と、直流に整流された直流母線電圧を平滑化する平滑コンデンサと、交流電源の各相に接続されたリアクトルと、リアクトルを介して交流電源を短絡する短絡手段と、交流電源を検出する電源電圧検出手段と、電源電圧検出手段からの電源信号を基準にしたあるタイミングで、短絡手段を交流電源半周期に１回もしくは数回のみ、内部演算処理により生成したあるスイッチングパターンで短絡動作するよう制御する制御手段と、を備え、制御手段の内部演算周波数ｆｃを交流電源周波数ｆｓの２ｋ（ｋ：正の整数）倍となるよう設定したことを特徴とする。【選択図】        図１
2004166359.tif 000002
【特許請求の範囲】
【請求項１】
交流電源が入力され、交流電源の電源高調波を抑制し、電源力率を改善しつつ交流を直流に変換し、負荷へ直流電力を供給する高調波抑制回路において、
前記交流電源を直流に整流する整流回路と、
直流に整流された直流母線電圧を平滑化する平滑コンデンサと、
前記交流電源の各相に接続されたリアクトルと、
前記リアクトルを介して前記交流電源を短絡する短絡手段と、
前記交流電源を検出する電源電圧検出手段と、
前記電源電圧検出手段からの電源信号を基準にしたあるタイミングで、前記短絡手段を交流電源半周期に１回もしくは数回のみ、内部演算処理により生成したあるスイッチングパターンで短絡動作するよう制御する制御手段と、
を備え、前記制御手段の内部演算周波数ｆｃを交流電源周波数ｆｓの２ｋ（ｋ：正の整数）倍となるよう設定したことを特徴とする高調波抑制回路。
【請求項２】
前記制御手段の内部演算周波数ｆｃを、１００Ｈｚと１２０Ｈｚの公倍数倍となるよう設定したことを特徴とする請求項１に記載の高調波抑制回路。
【請求項３】
前記制御手段の内部演算周波数ｆｃを、交流電源の相数をＮ、電源周波数をｆｓとした場合、ｆｃ＝２・ｆｓ・Ｎ・ｋ（ｋ：正の整数）となるよう設定したことを特徴とする請求項１に記載の高調波抑制回路。
【請求項４】
前記制御手段の内部演算周波数ｆｃを、交流電源の相数をＮ、電源周波数をｆｓとした場合、１００Ｈｚと１２０Ｈｚの公倍数倍でありながら、且つ、ｆｃ＝２・ｆｓ・Ｎ・ｋ（ｋ：正の整数）となるよう設定したことを特徴とする請求項１に記載の高調波抑制回路。
【請求項５】
前記電源電圧検出手段は、交流電源がＭ相（Ｍ：２以上の整数）の場合には、交流電源のある相或いはある線間電圧を検出する電圧検出回路を（Ｍ−１）個備え、これらの検出信号から接続された交流電源の相順を確定すると共に、ある特定の１個の電圧検出回路からの検出信号を前記短絡手段の動作基準とすることを特徴とする請求項１に記載の高調波抑制回路。
【請求項６】
前記電源電圧検出手段の電源信号は、電源半周期毎に毎回同じタイミングを検知できるよう生成される構成としたことを特徴とする請求項１に記載の高調波抑制回路。
【請求項７】
前記電源電圧検出手段の電源信号は、電源電圧ゼロクロス点に同期するよう生成されることを特徴とする請求項６に記載の高調波抑制回路。
【請求項８】
前記電源電圧検出手段の電源信号は、電源電圧ピーク点に同期するよう生成されることを特徴とする請求項６に記載の高調波抑制回路。
【請求項９】
前記制御手段の内部演算処理により生成したあるスイッチングパターンは、負荷の運転状態に応じ予め設定しておくことを特徴とする請求項１に記載の高調波抑制回路。
【請求項１０】
インバータ制御手段を備え、前記インバータ制御手段からの周波数指令を負荷情報として前記制御手段に入力することを特徴とする請求項９に記載の高調波抑制回路。
【請求項１１】
交流を直流に整流する単相整流器と、
一端が単相交流電源に接続され、他端が前記単相整流器の交流入力端子に接続されたリアクトルと、
前記リアクトルを介して前記単相交流電源を短絡するよう、一端を前記リアクトルと前記単相整流器との接続点に接続され、他端を前記単相交流電源と前記単相整流器との接続点に接続された双方向性の短絡手段と、
コンデンサを２個直列接続して成り、倍電圧整流用の機能も兼ねた平滑コンデンサと、
を備えたことを特徴とする請求項１に記載の高調波抑制回路。
【請求項１２】
前記単相交流電源の整流モードを全波整流モードと倍電圧整流モードに切り換える為の整流切換手段を備えたことを特徴とする請求項１１に記載の高調波抑制回路。
【請求項１３】
前記短絡手段は、双方向通電素子であるトライアックで、又はダイオードブリッジと片方向通電短絡素子との組み合わせて、又は片方向通電短絡素子とダイオードを複数個互いに逆極性となるよう組み合わせて構成したことを特徴とする請求項１１に記載の高調波抑制回路。
【請求項１４】
前記平滑コンデンサを、平滑機能と倍電圧整流機能とを分離して構成したことを特徴とする請求項１１に記載の高調波抑制回路。
【請求項１５】
交流を直流に整流する単相整流器と、
一端が単相交流電源に接続され、他端が前記単相整流器の交流入力端子に接続されたリアクトルと、
前記リアクトルを介して前記単相交流電源を短絡するよう、前記単相整流器の直流出力端子間に接続された短絡手段と、
直流に整流された直流母線電圧を平滑化する平滑コンデンサと、
前記短絡手段を閉じた時にこれを介して前記平滑コンデンサが短絡するのを防止する逆流防止ダイオードと、
を備えたことを特徴とする請求項１に記載の高調波抑制回路。
【請求項１６】
交流を直流に整流する単相整流器と、
前記単相整流器の直流出力端子間に接続された短絡手段と、
前記単相整流器の直流出力端子と前記短絡手段との間に挿入されるリアクトルと、
直流に整流された直流母線電圧を平滑化する平滑コンデンサと、
前記短絡手段を閉じた時にこれを介して前記平滑コンデンサが短絡するのを防止する逆流防止ダイオードと、
を備えたことを特徴とする請求項１に記載の高調波抑制回路。
【請求項１７】
交流を直流に整流する単相整流器と、
一端が単相交流電源に接続され、他端が前記単相整流器の交流入力端子に接続されたリアクトルと、
直流に整流された直流母線電圧を平滑化する平滑コンデンサと、
前記平滑コンデンサに並列に接続され、該平滑コンデンサの容量よりも十分に小さい容量のコンデンサを直列に接続した力率改善コンデンサと、
前記力率改善コンデンサの中間接続点と前記単相整流器の交流入力端子の一端との間に挿入された短絡手段と、
を備えたことを特徴とする請求項１に記載の高調波抑制回路。
【請求項１８】
交流を直流に整流する単相整流器と、
一端が単相交流電源に接続され、他端が前記単相整流器の交流入力端子に接続されたリアクトルと、
前記単相整流器の直流出力端子間に接続され、平滑機能も兼ね備えるような大きな容量の力率改善コンデンサと、
前記力率改善コンデンサの中間接続点と前記単相整流器の交流入力端子の一端との間に挿入された短絡手段と、
を備えたことを特徴とする請求項１に記載の高調波抑制回路。
【請求項１９】
ダイオードブリッジより成る単相整流器の片方のアームの上下段ダイオードにそれぞれ短絡素子を並列に接続した整流短絡手段と、
一端が単相交流電源に接続され、他端が前記整流短絡手段の交流入力端子に接続されたリアクトルと、
直流に整流された直流母線電圧を平滑化する平滑コンデンサと、
を備え、前記制御手段は、前記整流短絡手段の上側短絡素子及び下側短絡素子が、それぞれ電源１周期に１回もしくは数回ずつ動作するように、開閉指令を前記整流短絡手段へ出力することを特徴とする請求項１に記載の高調波抑制回路。
【請求項２０】
ダイオードブリッジより成る単相整流器の上段同士、又は下段同士のダイオードにそれぞれ短絡素子を並列に接続した整流短絡手段と、
一端が単相交流電源に接続され、他端が前記整流短絡手段の交流入力端子に接続されたリアクトルと、
直流に整流された直流母線電圧を平滑化する平滑コンデンサと、
を備え、前記制御手段は、前記短絡素子がそれぞれ電源１周期に１回もしくは数回ずつ動作するように、開閉指令を前記整流短絡手段へ出力することを特徴とする請求項１に記載の高調波抑制回路。
【請求項２１】
交流を直流に整流する単相整流器と、
一端が単相交流電源に接続され、他端が前記単相整流器の交流入力端子に接続されたリアクトルと、
直流に整流された直流母線電圧を平滑化する平滑コンデンサと、
前記単相整流器の直流出力端子間に接続され、短絡素子にダイオードが逆並列接続されたものを直列に接続した放電手段と、
前記単相整流器の交流入力端子の一端と前記短絡素子の接続点との間に接続されるコンデンサと、
を備え、前記制御手段は、前記短絡素子がそれぞれ電源１周期に１回もしくは数回ずつ動作するように、開閉指令をそれぞれの短絡素子へ出力することを特徴とする請求項１に記載の高調波抑制回路。
【請求項２２】
交流を直流に整流する三相整流器と、
三相交流電源の各相に接続された３個のリアクトルと、
コンデンサを２個直列接続して成り、直流に整流された直流母線電圧を平滑化する平滑コンデンサと、
前記三相交流電源の中性点を形成するように前記リアクトルの出力端にその一端が接続された短絡手段と、
前記短絡手段の他端が接続され、前記平滑コンデンサの中点に接続されるコンデンサと、
を備えたことを特徴とする請求項１に記載の高調波抑制回路。
【請求項２３】
交流を直流に整流する三相整流器と、
三相交流電源の各相に接続された３個のリアクトルと、
前記三相整流器の直流出力端子間に接続され、直流に整流された直流母線電圧を平滑化する平滑コンデンサと、
前記三相交流電源の中性点を形成するように前記リアクトルの出力端にその一端が接続された短絡手段と、
前記平滑コンデンサに並列に接続され、該平滑コンデンサよりも充分に小さな容量の２個のコンデンサを互いに直列接続して成り、互いに直列接続された接続点が前記短絡手段により形成された前記三相交流電源の中性点と接続して構成される共振コンデンサ群と、
を備えたことを特徴とする請求項１に記載の高調波抑制回路。
【請求項２４】
前記制御手段は、前記コンデンサ又は前記共振コンデンサ群が充電されて短絡電流が自然遮断された後に前記短絡手段を開くように制御することを特徴とする請求項２２又は請求項２３に記載の高調波抑制回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高調波抑制回路に関するもので、詳しくは交流電源の半周期に１回もしくは数回のみスイッチング動作を行うことで、高調波抑制と力率改善が図れる高調波抑制回路に関するものである。
【０００２】
【従来の技術】
交流電源の半周期に１回もしくは数回のみスイッチングを行い単相の交流電源の高調波抑制、力率改善を実現する技術が種々提案されている（例えば、特許文献１乃至３参照）。これらに記載の技術は何れも、少なくとも、交流を直流に整流するダイオード整流器と、整流した直流電圧を平滑化する平滑コンデンサと、交流電源とダイオード整流器の入力端子との間、もしくは、ダイオード整流器の出力端子と平滑コンデンサとの間に接続されたリアクトルと、リアクトルを介して交流電源を短絡する短絡手段と、短絡手段の開閉を制御する制御手段と、交流電源を検出する電源電圧検出手段と、を有するものである。
【０００３】
その動作を以下に説明する。
電源電圧検出手段は、交流電源を検出し、交流電源のあるタイミング、例えば、電源電圧ゼロクロスタイミングを電源信号として制御手段へ出力する。制御手段では、電源電圧検出手段より入力される電源信号を基に電源電圧ゼロクロス点を動作基準点とし、入力電流量或いは負荷電流量等負荷の運転状態を推測できる物理量に応じて、予め設定されたパターンに基づき、基準点から第一の遅延時間の後に短絡手段を閉動作し、第二の遅延時間の後に短絡手段を開動作するよう制御する。上記は電源半周期に１回のみ短絡手段を開閉する場合を示したが、短絡手段を電源半周期に数回開閉する場合も同様に、制御手段は予め設定されたパターンに基づいて短絡手段の開閉を制御する。
【０００４】
ここで、予め設定されたパターンとは、通常、短絡手段を完全に停止したパッシブ状態、即ち、一般的なコンデンサインプット型の入力電流波形に生じる不通流区間に、強制的に短絡電流を流し、入力電流の通電幅拡大による電源高調波抑制、電源力率改善を実現するようパターン設定してある。
【０００５】
この一連の構成により、電源半周期に１回もしくは数回のみの簡易な短絡制御にて単相電源の高調波抑制と力率改善を実現し得る。
【０００６】
更に、上記の如く電源半周期に１回もしくは数回という簡易な短絡制御を多相の交流電源へ適用した高調波抑制回路も提案されている（例えば、特許文献２乃至４参照）。これらの技術は、先に述べた単相電源での従来の技術を多相電源へ展開したものであり、交流電源のある相或いはある線間を検出する電源電圧検出手段からの電源信号を動作基準とし、予め設定されたパターンに基づいて、各相に接続された短絡制御手段を各々電源半周期に１回もしくは数回のみ開閉動作するよう制御手段にて制御するものである。これらの技術により、多相電源においても、簡易且つ安価な短絡制御にて高調波抑制と力率改善を実現することができる。
【０００７】
【特許文献１】
特許第２７６３４７９号公報
【特許文献２】
特開平２００１−２２４１７８号公報
【特許文献３】
特開平１０−１７４４４２号公報
【特許文献４】
特開平２００２−１６５４５９号公報
【０００８】
【発明が解決しようとする課題】
従来の高調波抑制回路には、何れも短絡手段の開閉指令を生成する制御手段の演算周波数ｆｃについての記載はなく、ｆｃの設定値次第では、電源１周期における前半周期と後半周期とでスイッチングのアンバランスを引き起こし、電源高調波を助長してしまう。これに関し、更に詳細に説明する。
【０００９】
電源電圧が負から正へ移行する時刻ｔ１で、電源電圧検出手段により交流電源ゼロクロスを検出すると同時に、制御手段は内部演算を開始する。その後、予め設定されたパターンに基づいて、遅延時間ｔｄ１（ここでは仮に、ｔｄ１＝１／ｆｃとする）の後、短絡手段へ閉指令を出力し、更にｔｏｎの後、即ち、時刻ｔ３で短絡手段へ開指令を出力する。次に、電源電圧が正から負へ移行する時刻ｔ４では、時刻ｔ１と同様に電源電圧検出手段は交流電源ゼロクロスを検出する。
【００１０】
しかし、制御手段へ反映されるのは次回の演算時であり、制御手段自体が交流電源ゼロクロスを検知するのは、実際の電源ゼロクロス時刻ｔ４よりも演算誤差時間αだけ遅れた時刻ｔ４＋αとなる。これ以降は時刻ｔ１での動作と同様に、予め設定されたパターンに基づいて、制御手段がゼロクロスを検知してから時間１／ｆｃの後、短絡手段へ閉指令を出力し、更にｔｏｎの後、短絡手段へ開指令を出力する。従って、交流電源が正から負へ移行するタイミングでのスイッチング遅延時間ｔｄ２は、ｔｄ２＝１／ｆｃ＋αとなる。
【００１１】
ここで、電源１周期における前半周期の遅延時間ｔｄ１と後半周期の遅延時間ｔｄ２とを比較すると、本来ｔｄ１＝ｔｄ２となるべきであるが、演算誤差αの存在により、ｔｄ１≠ｔｄ２となってしまい、電源１周期の前半周期と後半周期とでスイッチングのアンバランスが生じ、特に偶数次高調波を助長することとなる。
【００１２】
更に言えば、時刻ｔ７においても演算誤差時間が生じる恐れがあり、この場合、電源半周期毎に毎回スイッチングタイミングが演算誤差時間だけずれて行き、偶数次に限らず全ての次数の高調波を助長することとなり、高調波抑制回路の能力を充分に引き出せず、高調波抑制回路の信頼性を低下し、高調波規制に対応する為には装置の大型化やコストアップが必要となる。
【００１３】
直流電源をスイッチングすることで交流電源を生成する直流−交流変換技術として知られるインバータ技術では、インバータ自身が制御演算周波数及びスイッチング周波数を独自に決定できる為、演算周波数をスイッチング周波数の倍数とし、演算誤差時間が生じないよう構成することが一般的となっているが、高調波抑制技術では、自己の演算周波数と外部である交流電源とのマッチングが重要であり、電源電圧検出手段が必要となる。また、インバータの如く演算周波数をスイッチング周波数の倍数とするだけでは、スイッチングタイミングアンバランスによる高調波の助長を抑制できない。
【００１４】
また、従来の多相交流電源の高調波抑制回路においては、１つの電圧検出回路にて電源電圧検出手段を形成し、誤配線が無いという前提の下、多相交流電源の相順を推定する為、誤配線が生じた場合には予期せぬスイッチングモードが起こり、高調波を助長させるどころか、回路を破損する恐れもある（例えば、特許文献２乃至４参照）。これを防止する為、各相に接続された短絡手段は、各々の相電圧のあるタイミング、例えばゼロクロス点を基準として動作するよう構成すると、動作基準を生成する電源電圧検出手段は、各相或いは各線間電圧を検出する電圧検出回路を相数分だけ必要とし、回路のコストアップ、大型化の要因となる。
【００１５】
更に、各相の短絡手段は、各々対応する電圧検出回路の検出信号に基づいて制御手段にて開閉指令が生成される為、電圧検出回路を構成する素子の性能バラツキの影響により、各相間でスイッチングアンバランスが生じ、高調波抑制回路の能力を充分に引き出せず、高調波抑制回路の信頼性を低下し、高調波規制に対応する為には装置の大型化やコストアップが必要となる。更に、高精度なスイッチング制御が要求される場合、Ｎ相交流電源の場合には、Ｎ個の電圧検出回路を高精度化する必要があり、大幅なコストアップを伴ってしまう。
【００１６】
この発明は、上記のような問題点を解決するためになされたもので、スイッチングアンバランスの抑制を実現し、高調波抑制回路の能力及び信頼性を向上することを目的とする。
【００１７】
【課題を解決するための手段】
この発明に係る高調波抑制回路は、交流電源が入力され、交流電源の電源高調波を抑制し、電源力率を改善しつつ交流を直流に変換し、負荷へ直流電力を供給する高調波抑制回路において、交流電源を直流に整流する整流回路と、直流に整流された直流母線電圧を平滑化する平滑コンデンサと、交流電源の各相に接続されたリアクトルと、リアクトルを介して交流電源を短絡する短絡手段と、交流電源を検出する電源電圧検出手段と、電源電圧検出手段からの電源信号を基準にしたあるタイミングで、短絡手段を交流電源半周期に１回もしくは数回のみ、内部演算処理により生成したあるスイッチングパターンで短絡動作するよう制御する制御手段と、を備え、制御手段の内部演算周波数ｆｃを交流電源周波数ｆｓの２ｋ（ｋ：正の整数）倍となるよう設定したことを特徴とする。
【００１８】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて説明する。
実施の形態１．
図１は本発明の概要を示す回路ブロック図である。図において、交流電源１は負荷１０へ電力を供給する、負荷１０はインバータ等が想定される。高調波抑制回路２は、交流電源１が入力され、入力電流に含まれる高調波成分を抑制しつつ交流を直流に変換し、負荷１０へ直流電力を供給する。
【００１９】
更に詳細に説明すると、高調波抑制回路２は、交流電源１を直流に整流する整流器５と、整流器５により整流された直流電力を平滑化する平滑コンデンサ６と、整流器５と交流電源１との間に接続された高調波抑制用のリアクトル３と、リアクトル３を介して交流電源１を短絡する短絡手段４と、交流電源の相或いは線間電圧を検出する電圧検出回路８を備えた電源電圧検出手段７と、短絡手段４を電源半周期に１回もしくは数回のみ開閉するよう制御する制御手段９と、により構成されている。
【００２０】
電源電圧検出手段７は、電圧検出回路８を１個のみ設け、これの検出信号を電源信号とし、予め設定された相順信号と共に制御手段９へ出力する。ここで、交流電源１が予め設定された相順通りに接続されなかった場合には、誤動作する恐れがある為、電源電圧検出手段７は、電圧検出回路８を交流電源１の相数Ｎに相当する個数だけ設け、各相の電源信号に応じて短絡手段４の各素子を制御するよう構成した方が誤配線による誤動作を防止でき信頼性を向上することができる。
【００２１】
更に、相数Ｎの交流電源１が接続される場合には、電圧検出回路８を（Ｎ−１）個備え、これらの検出信号より交流電源１の相順を確定する相順信号を出力すると共に、（Ｎ−１）個の電圧検出回路８の内のある特定の１個の検出信号を電源信号として制御手段９へ出力するよう構成した方が、複数の電圧検出回路８を形成する素子の性能ばらつきの影響による検出誤差を生じず、高調波抑制回路２の信頼性を向上することができ、低コスト化、小型化を図れる。
【００２２】
制御手段９は、電源電圧検出手段７からの電源信号と相順信号とから、各相電圧半周期に同期する電源推定信号を生成する。これは例えば、各相電圧ゼロクロスに同期する信号である。また、制御手段９は、電源推定信号を短絡手段４の動作基準点とし、あるスイッチングパターンで動作するよう内部演算処理を行って短絡手段４へ開閉指令を出力する。
【００２３】
なお、制御手段９の内部演算周波数ｆｃは、電源周波数をｆｓとすると、ｆｃ＝ｆｓ×２ｋ（ｋ：正の整数）となるよう設定し、電源半周期毎に発生し得る演算誤差時間を防止し、これによるスイッチングアンバランスが生じないようしている。ここで、あるスイッチングパターンとは、負荷変動に関係なく固定パターンとしても良いが、全負荷領域において満遍なく高調波抑制、力率改善を実現するよう負荷に応じたパターンを予め与えておく方が良い。この場合、制御手段９は、負荷の運転状態を推測できる情報、例えば、入力電流、負荷電流、或いは、直流電圧等、の検出値、或いは、負荷がインバータ及びモータより成るインバータ負荷である場合には、モータ回転数指令、モータ実回転数、モータ出力トルク等、が入力され、負荷の運転状態に応じ、予め設定されたスイッチングパターンとなるよう短絡手段４の開閉指令を生成する。
【００２４】
以上の説明において、リアクトル３及び短絡手段４は整流器５の交流側に配置したが、何もこれに限るものではなく、リアクトル３を介して交流電源１を短絡できる構成ならいずれでも良く、図示はしないが、リアクトル３を整流器５の交流側、短絡手段４を整流器５と平滑コンデンサ６との間に配置して構成しても良く、或いは、整流器５と平滑コンデンサ６との間に順にリアクトル３及び短絡手段４を配置して構成しても良い。なお、これらの構成とした場合には、短絡手段４が閉動作した場合にこれを介して平滑コンデンサ６が短絡しないよう、短絡手段４と平滑コンデンサ６との間に逆流防止ダイオードを挿入する必要がある。
【００２５】
上記は概略的な構成例を示したが、以下に、交流電源１が単相交流電源の場合の具体的構成例を示し、詳細な動作説明を行う。
図２は実施の形態１を示す図で、交流電源が単相交流電源の場合の回路ブロック図である。図において、単相交流電源１ａは、高調波抑制回路２を介して電動機１０−２を駆動制御し、周波数指令を負荷情報として出力するインバータ制御手段１１で制御されるインバータ１０−１に接続される。
【００２６】
高調波抑制回路２は、一端が単相交流電源１ａに接続され、他端が交流を直流に整流する単相整流器５−１の交流入力端子に接続されたリアクトル３−１、リアクトル３−１を介して単相交流電源１ａを短絡するよう、一端をリアクトル３−１と単相整流器５−１との接続点に接続され、他端を単相交流電源１ａと単相整流器５−１との接続点に接続された双方向性の短絡手段４−１、交流を直流に整流する単相整流器５−１、コンデンサを２個直列接続して成る平滑コンデンサ６−１、単相交流電源１ａの線間電圧ゼロクロス点を検出する電圧検出回路８を１個備え、このゼロクロス信号を電源信号として出力する電源電圧検出手段７−１、短絡手段４−１を電源半周期に１回もしくは数回のみ開閉するよう制御する制御手段９−１、交流電源１の整流モードを全波整流モードと倍電圧整流モードに切り換える為の、電磁開閉式のリレーや半導体スイッチ、機械スイッチ等で形成された整流切換手段１２、で構成される。
【００２７】
図３は実施の形態１を示す図で、双方向性短絡素子の具体的構成例を示す図である。短絡手段４−１は、双方向通電素子であるトライアック、或いは、図３に示すように、（ａ）ダイオードブリッジ１３と、ＩＧＢＴ又はバイポーラトランジスタ又はＭＯＳＦＥＴ等の片方向通電短絡素子１４とを組み合わせて、或いは、（ｂ）ＩＧＢＴ又はバイポーラトランジスタ又はＭＯＳＦＥＴ等の片方向通電短絡素子１４とダイオードを複数個互いに逆極性となるよう組み合わせて構成される。
【００２８】
なお、トライアックにて構成した場合には、短絡電流の遮断制御が行えず、電源半周期に１回のみのスイッチングしか行えない。また、図３の構成とした場合には、（ｂ）の構成とする方が、片方向通電短絡素子１４オン時の電流径路に含まれる素子数を低減、即ち、通流損失を低減でき、（ａ）よりも高効率化を実現できる。
【００２９】
短絡手段４−１を電源半周期に１回もしくは数回のみ開閉するよう制御する制御手段９−１のスイッチングパターンは、電源電圧検出手段７−１からの電源信号を動作基準とし、インバータ制御手段１１からの負荷情報に基づいて予め設定されたパターンとなるよう内部演算を行い、短絡手段４−１へ開閉指令を出力する。その内部演算周波数ｆｃは、電源周波数をｆｓとすると、電源半周期毎に内部演算が正確に終了し、演算誤差時間が生じないよう、電源半周期周波数の整数倍、即ち、ｆｃ＝ｆｓ×２ｋ（ｋ：正の整数）に設定する。
【００３０】
更に、図２では、制御手段９−１は、インバータ制御手段１１からの負荷情報に応じて、負荷がある設定値よりも軽い場合には交流電源１の整流モードを全波整流モードと、負荷がある設定値よりも重い場合には倍電圧整流モードに切り換えるよう整流切換手段１２を制御するようにも構成している。
【００３１】
図４は実施の形態１を示す図で、電流経路を示す回路ブロック図である。図中の経路Ａは、短絡手段４−１が閉じた状態での電流経路であり、単相交流電源１ａ、リアクトル３−１、短絡手段４−１より成る回路を電流が流れ、リアクトル３−１に磁気エネルギーＬＩ２／２（Ｌ：リアクトルのインダクタンス〔Ｈ〕、Ｉ：回路電流〔Ａ〕）が蓄積される。この蓄積エネルギーは、短絡手段４−１を開くと同時に、経路Ｂの如く、整流切換手段１２が開いている場合には、単相交流電源１ａ、リアクトル３−１、単相整流器５−１、平滑コンデンサ６−１より成る回路を、整流切換手段１２が閉じている場合には、単相交流電源１ａ、リアクトル３−１、単相整流器５−１、平滑コンデンサ６−１の上段もしくは下段の一方のみ、整流切換手段１２より成る回路を電流が流れ、単相整流器５−１を介して平滑コンデンサ６−１へ転送される。
【００３２】
この一連の動作により、短絡手段４−１を終始開いた状態、即ち、一般的なコンデンサインプット型の入力電流よりも通電角を広げ、電源高調波の抑制、電源力率の改善を行うことができる。
【００３３】
以上の各部分毎の動作説明を踏まえ、図５に示す各部での波形を参考にしつつ、回路全体の一連の動作について、以下に説明する。
図５は、電源１周期の各部での動作波形を示す図で、（ａ）は単相交流電源１ａの電圧波形、（ｂ）は電源電圧検出手段７−１から出力される電源信号であり、電源信号の立ち下がりにて電源電圧ゼロクロス点を検知できるように電源信号が生成されている。（ｃ）は制御手段９−１の演算開始タイミングを表す演算パルスであり、各パルス毎に内部演算が開始される。従って、演算１周期は、パルスから次のパルスまでであり、演算周波数をｆｃとすると、演算１周期Ｔｃは、Ｔｃ＝１／ｆｃとなる。（ｄ）は制御手段９−１にて生成された短絡手段４−１の開閉指令を表すもので、パルスの立ち上がりにおいて短絡手段４−１を閉動作し、パルスの立ち下がりにおいて短絡手段４−１を開動作する。この開閉指令は、先にも述べたが、制御手段９−１に入力される負荷情報に応じたあるスイッチングパターンとなるよう生成されるもので、ここでは仮に、あるスイッチングパターンは、電源半周期に１回のみ開閉し、その詳細は、動作基準点から時間１／ｆｃの後に短絡手段４−１を閉じ、更に時間ｔｏｎ（＝１／ｆｓ×２）の後に短絡手段４−１を開くよう与えられているものとする。（ｅ）は単相交流電源１ａから高調波抑制回路２へ入力される入力電流波形を示している。
【００３４】
まず、単相交流電源１ａが負から正へ移行する時刻ｔ１では、制御手段９−１の内部演算が開始されると同時に、電源信号の立ち下がりにて電源電圧ゼロクロスを検知する。これを動作基準とし、予め設定されたスイッチングパターンに基づいて、基準点より時間１／ｆｃ後の時刻ｔ２では、制御手段９−１は閉動作指令を出力し、短絡手段４−１が閉じられる。この閉動作に伴い、コンデンサインプット型のパッシブ回路では不通流区間となるｔ２〜ｔ３区間において、図４の経路Ａを通る電流が流れ、リアクトル３−１にエネルギーを蓄積する。更に、時間ｔｏｎ後の時刻ｔ３では、予め設定されたスイッチングパターンに基づいて、制御手段９−１は開動作指令を出力し、短絡手段４−１が開かれる。この開動作に伴い、ｔ２〜ｔ３区間において、図４経路Ａを流れていた電流は、経路Ｂを通るようなり、区間ｔ２〜ｔ３でリアクトル３−１に蓄積されたエネルギーが単相整流器５−１を介して、平滑コンデンサ６−１へ転送される。このような電流の流れにより、入力電流の通電幅を広げることができ、状態は単相交流電源１ａが正から負へ移行する時刻ｔ４へと移行する。
【００３５】
ここで、制御手段９−１内部の演算周波数ｆｃは、電源周波数ｆｓの偶数倍、即ち、電源半周期周波数の整数倍と設定している為、内部演算は電源信号即ち電源半周期に同期し、電源半周期毎に毎回同じタイミングで演算を行える。従って、従来の技術において示した演算誤差時間αを生じることがなく、時刻ｔ４でも、時刻ｔ１の時と同様に、制御手段９−１の内部演算が開始されると同時に、電源信号の立ち下がりにて電源電圧ゼロクロスを検知することができる。故に、電源１周期において、前半周期のスイッチング遅延時間ｔｄ１と後半周期のスイッチング遅延時間ｔｄ２とを全く同じ長さに制御ができ、従来の技術で発生していた前半周期と後半周期とで生じるスイッチングアンバランスを抑制することができる。なお、区間ｔ４〜ｔ７では、区間ｔ１〜ｔ４の時と逆向きに入力電流が流れて、１周期を形成し、図５（ｅ）に示す如く入力電流が流れ、電源１周期に１回という簡易な制御にて、入力電流の不通流区間を減らし、電源高調波の抑制と電源力率の改善を実現することができる。
【００３６】
以上の説明において、予め設定されたスイッチングパターンは、電源半周期に１回のみ開閉するよう与えられるとしたが、何も１回に限定するものではなく、電源半周期に数回短絡手段４−１を開閉しても良く、また、ｔｄ１＝ｔｄ２＝１／ｆｃ、ｔｏｎ＝１／ｆｃ×２としたが、これも任意に設定して良く、これらを変更した場合にも上記説明と同様に、演算誤差時間αによるスイッチングアンバランスを抑制した信頼性の高い高調波抑制回路を実現することができる。
【００３７】
また、以上の説明において、整流切換手段１２については特に触れなかったが、これの開閉による違いとしては、図４に示す電流経路Ｂにおいて、整流切換手段１２が開いている場合には、単相整流器５−１以降、平滑コンデンサ６−１の上下段コンデンサを経由するのに対し、整流切換手段１２が閉じている場合には、単相整流器５−１以降、平滑コンデンサ６−１の上下段の一方のみと整流切換手段１２を経由する点である。この整流切換手段１２の開閉に係わらず基本的な動作は同じであり、同様の効果が得られる。更に、整流切換手段１２は、制御手段９−１により制御されるとしたが、これ専用に別に制御手段を設けて構成しても良く、或いは、手動で切り換えるよう構成しても本発明の効果は同様に得られる。また、整流切換手段１２を特に設けずに構成しても良い。
【００３８】
また、制御手段９−１で生成される開閉指令の基準となる電源電圧検出手段７−１からの電源信号は、電源電圧ゼロクロス点に同期するよう生成されるとしたが、何もゼロクロス点に限定するものではなく、電源半周期毎に毎回同じタイミングを検知できるよう生成される構成ならどのような構成でも良く、例えば、電源電圧ピーク点に同期するよう電源信号を生成しても良く、また、電源電圧の任意のタイミングに同期するよう電源信号を生成しても良い。
【００３９】
また、平滑コンデンサ６−１は、倍電圧整流用のコンデンサ機能も兼ね備えるよう図示したが、平滑機能と倍電圧整流機能とを分離し、図６の如く構成しても、もちろん同様の効果を得ることができる。図６において、電力平滑化用の平滑コンデンサ６−２と、倍電圧整流用の倍電圧コンデンサ１６に分離されている。
【００４０】
更に、上記の説明において、制御手段９−１に入力される負荷情報としてインバータ制御手段１１からの周波数指令を用いて説明したが、これに限定するものではなく、負荷の運転状態を推測できるものであれば何でも良く、例えば、図示しないが、インバータ電流検出信号、或いは、直流電圧検出信号、或いは、直流電圧リップル検出信号、或いは、入力電圧検出信号、或いは、電動機１０−２の出力トルク信号、回転数等でも代用することができる。また、インバータ制御手段１１は、高調波抑制回路２の外部に設けるよう構成したが、別に高調波抑制回路の内部に設けても良く、この場合にも上記説明と同様の効果が得られる。
【００４１】
実施の形態２．
実施の形態１において、高調波抑制回路２は、リアクトル３−１の一端を単相交流電源１ａに、他端を単相整流器５−１の交流入力端子に接続し、リアクトル３−１を介して単相交流電源１ａを短絡するように、リアクトル３−１と単相整流器５−１の接続点と、単相交流電源１ａと単相整流器５−１の接続点と、の間に短絡手段４−１を接続して構成し、更に、単相整流器５−１の直流出力端子間に平滑コンデンサ６−１を接続して構成するとしたが、本発明は上記構成に限定するものではなく、交流電源の任意タイミングを短絡手段の動作基準とし、基準点から第一の遅延時間の後、電源半周期に１回もしくは数回のみ短絡手段を開閉するような構成なら他の構成でも良く、例えば、図７や図８に示す構成でも良い。
【００４２】
図７、８は実施の形態２を示す図で、交流電源が単相交流電源の場合の回路ブロック図である。図７及び図８において、前図と対応する部分には同一符号を付し、その重複説明を省略する。図において、短絡手段４−２は、単相整流器５−１の直流出力端子間に接続されたＩＧＢＴ又はバイポーラトランジスタ又はＭＯＳＦＥＴ又はサイリスタ等の半導体短絡素子よりなり、実施の形態１と同じく、負荷の状態に応じて電源半周期に１回もしくは数回開閉するよう制御手段９−１により制御される。逆流防止ダイオード１７は短絡手段４−２を閉じた時にこれを介して平滑コンデンサ６−２が短絡するのを防止する。リアクトル３−２は単相整流器５−１の直流出力端子と短絡手段４−２との間に挿入される。図７と図８の相違点としては、リアクトル３−１及びリアクトル３−２の配置場所にあり、回路動作及び効果は同様である。
【００４３】
図７、８において、その電流経路は図示しないが、短絡手段４−２を閉じた場合には、単相交流電源１ａ、リアクトル３−１もしくはリアクトル３−２、単相整流器５−１、短絡手段４−２より成る回路を電流が流れ、リアクトル３−１もしくはリアクトル３−２に電磁エネルギーが蓄積される。この蓄積エネルギーは、短絡手段４−２を開くと、逆流防止ダイオード１７を介して平滑コンデンサ６−２へ転送され、電流は、単相交流電源１ａ、リアクトル３−１もしくはリアクトル３−２、単相整流器５−１、逆流防止ダイオード１７、平滑コンデンサ６−２より成る回路を流れる。
【００４４】
制御手段９−１は、実施の形態１の如く、電源電圧検出手段７−１からの電源信号と負荷に関する負荷情報とが入力され、負荷状態に応じて予め設定されたスイッチングパターンとなるよう電源半周期に１回もしくは数回のみ短絡手段４−２を開閉するように短絡手段４−２へ開閉指令を出力する。ここで、制御手段９−１内部の演算周波数ｆｃは、実施の形態１の如く、電源周波数の偶数倍に設定しており、実施の形態１と同様に、簡易且つ安価な短絡制御によるスイッチングアンバランスを抑制した信頼性の高い高調波抑制回路を提供することができる。
【００４５】
また、回路は、図９の如く構成しても同様の効果が得られる。同図において、力率改善コンデンサ１８は入力電流の通電幅を拡大するものであり、平滑コンデンサ６−２よりも充分に小さな数十〜百数十μＦ以下の容量のコンデンサを直列接続して構成する。短絡手段４−３は力率改善コンデンサ１８の中間接続点と単相整流器５−１の交流入力端子の一端との間に挿入されたＩＧＢＴ又はバイポーラトランジスタ又はＭＯＳＦＥＴ又はサイリスタ等の半導体短絡素子よりなり、負荷の状態に応じて電源半周期に１回もしくは数回開閉するよう制御手段９−１により制御される。
【００４６】
短絡手段４−３を閉じた場合、単相交流電源１ａ、リアクトル３−１、単相整流器５−１、力率改善コンデンサ１８の上段もしくは下段の一方のコンデンサ、短絡手段４−３より成る回路を電流が流れ、リアクトル３−１及び力率改善コンデンサ１８に電磁エネルギーが蓄積される。この蓄積エネルギーは、短絡手段４−３を開くと、平滑コンデンサ６−２へ転送され、これと共に単相交流電源１ａからの供給電流が回路を流れ、入力電流の通電幅を拡大し、電源高調波の抑制、電源力率の改善を実現する。
【００４７】
ここで、力率改善コンデンサ１８は、平滑コンデンサ６−２よりも充分に小さな容量を用いるとしたが、図示はしないが、力率改善コンデンサ１８に平滑機能も兼ね備えるよう大きな容量に設定し、平滑コンデンサ６−２を削除した構成としても良く、更には、短絡電流が流れる経路中に充分に容量の小さなコンデンサを挿入して構成しても良い。
【００４８】
また、更に、本発明は、図１０乃至１１の如く回路を構成しても同様の効果が得られる。図１０及び図１１において、整流短絡手段１９はダイオードブリッジより成る単相整流器の片方のアームの上下段ダイオードにそれぞれ、ＩＧＢＴ等の短絡素子を並列に接続して構成される。整流短絡手段２０はダイオードブリッジより成る単相整流器の上段同士、或いは、下段同士の２つのダイオードにそれぞれ、ＩＧＢＴ等の短絡素子を並列に接続して構成される。制御手段９−２は、単相交流電源１ａのリアクトル３−１に接続されている端子の方が他端の電位よりも高い場合には、図１０では整流短絡手段１９の下側短絡素子１９ｂを、図１１では整流短絡手段２０の内高い電位が入力される入力端子、即ち、短絡素子２０ｂを、単相交流電源１ａのリアクトル３−１に接続されている端子の方が他端の電位よりも低い場合には、図１０では整流短絡手段１９の上側短絡素子１９ａを、図１１では整流短絡手段２０の短絡素子２０ａを、それぞれ電源１周期に１回もしくは数回ずつ、負荷に応じて予め設定されたパターンで動作するよう開閉指令を整流短絡手段１９へ出力する。
【００４９】
ここで、図１１において、短絡素子２０ａ及び短絡素子２０ｂが共に上側に接続されている場合には、上記説明と逆の素子を短絡するよう開閉指令が生成される。このように動作することで、これまでに示した回路構成と同様に、入力電流の通電幅を拡大し、簡易且つ安価な短絡制御にて電源高調波の抑制、電源力率の改善を実現することができる。また、この場合も制御手段９−２内部の演算周波数ｆｃは、電源周波数の偶数倍に設定しているので、上述の実施の形態と同様に、簡易且つ安価な短絡制御によるスイッチングアンバランスを抑制した信頼性の高い高調波抑制回路を提供することができる。
【００５０】
また、本発明は、図１２の如く構成しても同様の効果が得られる。図１２において、放電手段２４ａ及び２４ｂはそれぞれ、ＩＧＢＴ等の短絡素子２３ａ、２３ｂに逆並列接続されたダイオード等で構成される。コンデンサ２５は、単相整流器５−１の交流入力端子の一端と短絡素子２３ａ及び２３ｂの接続点との間に接続される。制御手段９−２は、単相交流電源１ａのリアクトル３−１に接続されている端子の方が他端の電位よりも高い場合には短絡素子２３ａを、単相交流電源１ａのリアクトル３−１に接続されている端子の方が他端の電位よりも低い場合には短絡素子２３ｂを、それぞれ電源１周期に１回もしくは数回ずつ、負荷に応じて予め設定されたパターンで動作するよう開閉指令を短絡素子２３ａ、２３ｂへ出力する。回路動作を更に詳細に説明すると次のようである。
【００５１】
短絡素子２３ａ、或いは２３ｂを閉じた場合、単相交流電源１ａ、リアクトル３−１、整流器５−１、短絡素子２３ａ或いは２３ｂ、コンデンサ２５より成る回路にて短絡電流が流れ、リアクトル３−１及びコンデンサ２５に電磁エネルギーが蓄積される。リアクトル３−１に蓄積されたエネルギーは、短絡素子２３ａ或いは２３ｂを開いた直後に、整流器５−１を介して平滑コンデンサ６−２へ転送される。
【００５２】
また、コンデンサ２５に蓄積されたエネルギーは、交流電源１の電圧位相が反転した直後に、コンデンサ２５、放電手段２４ａ或いは２４ｂ、平滑コンデンサ６−２、整流器５−１、交流電源１、リアクトル３−１より成る回路にて電流が流れ、平滑コンデンサ６−２へ転送される。上記のようなエネルギー転送が最適に行われるようスイッチングパターンを与え、入力電流の通電幅を拡大することで、簡易且つ安価な短絡制御にて電源高調波の抑制、電源力率の改善を実現することができる。
【００５３】
また、この場合も制御手段９−２内部の演算周波数ｆｃは、電源周波数の偶数倍に設定しているので、上述の実施の形態と同様に、簡易且つ安価な短絡制御によるスイッチングアンバランスを抑制した信頼性の高い高調波抑制回路を提供することができる。
【００５４】
また、更に、本発明は、以上に説明した回路構成以外にも、従来の技術にて紹介した特許文献１乃至３に記載された回路構成の場合にも同様の効果が得られる。
【００５５】
実施の形態３．
実施の形態１、２では、図１における交流電源１として、単相交流電源を接続する場合の具体的構成例を示したが、交流電源１は、単相電源に限定するものではなく、多相電源を接続して構成しても良い。
図１３は実施の形態３を示す図で、交流電源として三相交流電源を接続する場合の回路ブロック図である。図中、高調波抑制回路２は、交流電源１に三相交流電源１ｂ（上の相から順に、Ｕ相、Ｖ相、Ｗ相）を用いている為、電源の各相に接続された３個のリアクトル３−３と、リアクトル３−３の出力端に接続された三相交流を直流へ整流する三相整流器５−２と、各相に接続された３個の短絡素子から成る短絡手段４−４等から構成され、短絡手段４−４の各短絡素子は、各々電源半周期に１回もしくは数回のみ開閉するよう制御手段９−３により制御される。ここで、短絡手段４−４は、三相交流電源１ｂの中性点を形成するようにリアクトル３−３の出力端にその一端が接続され、他端は、コンデンサ２１が接続され、更に、コンデンサ２１の他端は、互いに直列接続された２つのコンデンサより成る平滑コンデンサ６−３の中点に接続される。
【００５６】
短絡手段４−４を構成する短絡素子Ｓ１〜Ｓ３は、実施の形態１と同じく、双方向性の短絡手段であり、双方向通電素子であるトライアック、或いは、図３に示すように、（ａ）ダイオードブリッジ１３と、ＩＧＢＴ又はバイポーラトランジスタ又はＭＯＳＦＥＴ等の片方向通電短絡素子１４とを組み合わせて、或いは、（ｂ）ＩＧＢＴ又はバイポーラトランジスタ又はＭＯＳＦＥＴ等の片方向通電短絡素子１４とダイオードを複数個互いに逆極性となるよう組み合わせて構成される。
【００５７】
制御手段９−３は、電源電圧検出手段７−２からの電源信号及び相順信号が入力され、これらの信号より、各相電圧ゼロクロスタイミングに同期する電源推定信号を生成する。更に、インバータ制御手段１１からの負荷情報が入力され、短絡手段４−４の短絡素子Ｓ１〜Ｓ３が、負荷情報に応じて予め設定されたスイッチングパターンで動作するように電源推定信号を動作基準とする開閉指令を内部演算により生成し、短絡手段４−４を制御する。ここで、制御手段９−３の演算周波数ｆｃは、電源半周期の整数倍、即ち、電源周波数をｆｓとすると、ｆｃ＝ｆｓ×２ｋ（ｎ：正の整数）と設定する。また、負荷情報に応じて予め設定されたスイッチングパターンとは、上記実施の形態と同様、通常、電源高調波の抑制、電源力率の改善を実現するよう与えられるものである。
【００５８】
電源電圧検出手段７−２は、異なる相電圧或いは線間電圧を検出するよう接続された２個の電圧検出回路８ａ、８ｂを備え、これら電圧検出回路８からの信号を基に電源の相順を確定する相順信号を生成し、また、特定の電圧検出回路８ａの検出信号を電源信号とし、相順信号と共に電源信号を制御手段９−３へ出力する。
【００５９】
図１３の如く構成した高調波抑制回路の回路動作について、図１４及び図１５を参考にしつつ説明する。図１４において、各回路の各相は図１３と同様に上から順に、Ｕ相、Ｖ相、Ｗ相であり、Ｕ相の相電圧位相が０度の時から順に、（イ）ｔ１〜ｔ２、（ロ）ｔ２〜ｔ３、（ハ）ｔ３〜ｔ６、（ニ）ｔ６〜ｔ７、（ホ）ｔ７〜ｔ１０について動作説明をする。
【００６０】
また、図１４と対応した図１５は、上から順に、（ａ）は相電圧、（ｂ）はＵ相電源推定信号、（ｃ）はＶ相電源推定信号、（ｄ）はＷ相相電源推定信号、（ｅ）は制御手段内部の演算パルスである。（ｆ）はＵ相開閉指令、（ｇ）はＶ相開閉指令、（ｈ）はＷ相開閉指令であり、短絡手段４−４のうち対応する短絡素子Ｓ１〜Ｓ３をパルスの立ち上がりにて閉じ、パルスの立ち下がりにて開くものである。（ｉ）はＵ相入力電流（実線）及びコンデンサ２１を流れる電流（破線）を示し、図１４（ロ）に示した矢印の方向の流れを正としている。図１５の横軸は時刻を表し、図１４のｔ１〜ｔ１０は図１５の横軸上のｔ１〜ｔ１０と対応している。また、図１４において、実線はその時に電流が流れる経路を示し、薄線はその時に電流が流れていないことを意味する。
【００６１】
まず、制御手段９−３は、電源電圧検出手段７−２からの電源信号と相順信号とにより、図１５（ｂ）乃至（ｄ）に示す如く電源推定信号を生成する。この信号の立ち下がりにて、各相電圧のゼロクロスタイミングを検知することができる。
【００６２】
時刻ｔ１では、短絡手段４−４は全て開いた状態である為、この領域は、三相交流電源１ｂ、リアクトル３−３、三相整流器５−２、平滑コンデンサ６−３で構成された一般的な三相全波整流回路であり、図１４（イ）に示す如く、電流はＷ相からＶ相へ向かって流れ、Ｕ相には流れない。また、制御手段９−３は、Ｕ相電圧ゼロクロスを検知すると同時に内部演算を開始する。その後、予め設定されたスイッチングパターン（ここでは仮に、遅延時間ｔｄの後閉とし、閉状態維持時間をｔｏｎとする電源半周期に１回のスイッチングパターンとする）に基づき、遅延時間ｔｄの後、即ち、時刻ｔ２では、Ｕ相に接続された短絡素子Ｓ１を閉じるよう短絡手段４−４へ、図１５（ｆ）の如く、閉信号を出力し、状態は、時刻ｔ２へと移行する。
【００６３】
時刻ｔ２では、短絡手段４−４のうちＵ相に接続された短絡素子Ｓ１を閉じる為、時刻ｔ１〜ｔ２において、図１４（ロ）の如く、Ｗ相からＶ相へ流れていた電流と共に、Ｕ相からリアクトル３−３、短絡素子Ｓ１、コンデンサ１３、平滑コンデンサ６−３、三相整流器５−２を介して、図１４（ロ）の矢印の向きに短絡電流が流れる。これによって、各相に電流を流すことができ、三相整流における不通流領域が無くなる。
【００６４】
更に時間が経過し、時刻ｔ３では、Ｕ相電圧が増加するに従い、Ｗ相からＶ相へ向かって流れていた電流は、Ｕ相からＶ相へ向かって流れるようになる。コンデンサ２１は予めこの流れが変わるのに要する時間で充電が完了する容量に設定してある。従ってコンデンサ２１の充電が完了すると短絡電流は流れなくなる。このときの電流経路は、図１４（ハ）に示す如くである。制御手段９−３は、このコンデンサ２１の充電完了時間経過後に短絡素子Ｓ１を開くように予め設定されたスイッチングパターンｔｏｎに基づいて、図１５（ｆ）の如く、開指令を短絡手段４−４へ出力し、状態は次第に時刻ｔ５へと移行する。
【００６５】
時刻ｔ５では、短絡手段４−４は全て開いた状態である為、この領域は、三相交流電源１ｂ、リアクトル３−３、三相整流器５−２、平滑コンデンサ６−３で構成された一般的な三相全波整流回路でありＷ相電圧は零である為、電流はＵ相からＶ相へ向かって流れ、Ｗ相には流れない。制御手段９−３では、Ｗ相電源推定信号の立ち下がりを検知すると同時に内部演算が開始される。その後、時刻ｔ１の時と同様に、予め設定されたスイッチングパターンに基づき、遅延時間ｔｄの後、即ち、時刻ｔ６では、Ｗ相に接続された短絡素子Ｓ３を閉じるよう短絡手段４−４へ、図１５（ｈ）の如く、閉信号を出力し、状態は、時刻ｔ６へと移行する。
【００６６】
時刻ｔ６では、先程と同様に、Ｕ相からＶ相への電流と共に、Ｗ相からリアクトル３−３、短絡素子Ｓ３、コンデンサ２１、平滑コンデンサ６−３、三相整流器５−３を介して、図１４（ニ）の矢印の向きに短絡電流が流れ、三相整流における不通流領域が無くなる。
【００６７】
更に時間が経過し、時刻ｔ７では、時刻ｔ３の時と同様、コンデンサ２１が図１４（ニ）の矢印の向きに流れる短絡電流により充電され、短絡電流が流れなくなる。この時、Ｗ相電圧が負側へ増加するに従い、Ｕ相からＶ相へ向かって流れていた電流は減少し、図１４（ホ）に示す如く、Ｕ相からＷ相へ向かって流れるようになり、Ｖ相は不通流領域となる。
【００６８】
以上の動作モードにおいて、図１４（ロ）から（ハ）への移行では、予め設定されているスイッチングパターンやコンデンサ２１の容量によっては、コンデンサ２１の充電完了後に短絡素子を開かずに、短絡素子を閉じている状態の時にはずっと短絡電流が流れ、短絡素子を開くと同時に短絡電流が流れなくなるような場合、即ち、ｔ３がｔ４と重なるような場合もあり得る。上記では説明図を略したが、このような場合でも前述と同様の経路で電流が流れることは言うまでも無い。また、図１４（ニ）から（ホ）への移行についても同様である。
【００６９】
以上が、Ｕ相の電圧位相０から約２π／３までの動作を表し、これ以降は不通流区間のＶ相に接続された短絡素子Ｓ２の制御へ移行する。そして、このような動作を三相繰り返すことで、電源１周期が形成され、図１５（ｉ）に示すように相電流を正弦波に近い形状とし、また、制御手段９−３内部の演算周波数ｆｃは電源半周期の整数倍と設定している為、各短絡素子毎に電源１周期の前後半においてスイッチングアンバランスを発生することなく、各々の短絡素子の動作は、電源半周期に１回もしくは数回のみという簡易且つ安価な短絡制御にて、多相交流電源の電源高調波の抑制と電源力率の改善を実現することができる。
【００７０】
なお、上記説明の時刻ｔ５において、制御手段９−３の演算パルスは、ちょうど演算を開始し、ｔ６＝ｔ５＋ｔｄであるよう図示したが、実際には、演算周波数ｆｃの設定次第では、相間演算誤差時間βを生じ、ｔ６＝ｔ５＋ｔｄ＋βとなる。時刻ｔ９〜ｔ１０においても同様のことが言える。しかし、この相間演算誤差時間βが生じても、短絡素子Ｓ１〜Ｓ３の各々の動作を考えた場合、電源１周期の前後半で個々の素子は、同様に相間演算誤差時間βを生じる為、従来の技術に示すような各々の素子における前後半でのスイッチングアンバランスを発生することは無い。しかし、短絡素子Ｓ１〜Ｓ３を総合的に考えた場合、それぞれの短絡素子間では相間演算誤差時間βの影響を受け、遅延時間ｔｄが異なることは考えられる。
【００７１】
また、本発明では、短絡手段４−４の開閉指令の動作基準となる各相電圧ゼロクロス信号図１５（ｂ）乃至（ｄ）は、２個の電圧検出回路８ａ、８ｂを有する電源電圧検出手段７−２の内のある特定の電圧検出回路８ａからの電源信号を基に、他の相のゼロクロスは内部演算によりソフト的に生成している。従来の技術では、１個の電圧検出回路にてある相電圧のみを検出し、相順は予め想定した順となるよう推定して構成していたが、この場合、誤配線等により、交流電源１が予め想定した順と異なる相順で供給された場合には、予期せぬスイッチングモードを引き起こし、回路素子の破損やこれに伴う事故を生じる恐れがある。
【００７２】
また、誤配線による事故防止の為、各相電圧毎にハード的にゼロクロスを検出するよう構成した場合、交流電源１が三相電源の場合には３個、Ｎ相電源の場合にはＮ個の電圧検出回路８が必要となり、また、複数の電圧検出回路８を形成する素子の性能ばらつきの影響による検出誤差を生じてしまう。故に、本発明の如く構成することで、従来の技術よりも、電圧検出回路８の個数を削減することができ、また、電圧検出回路８を形成する素子の性能ばらつきの影響を抑制することができる。
【００７３】
更に、スイッチングばらつきを抑制するよう短絡制御の高精度化を考えた場合、Ｎ相交流電源の場合、従来の技術ではＮ個の電圧検出回路８を高精度化する必要があるのに対し、本発明では特定の電圧検出回路８ａのみを高精度化し、残りは相順を特定できる程度の安価な構成として高調波抑制回路２を構成することができ、低コストにて信頼性の高い高調波抑制回路を提供することができる。
【００７４】
なお、本実施の形態の動作を説明する図１４及び図１５において、予め設定されたスイッチングパターンは、各相に接続された短絡素子Ｓ１〜Ｓ３をそれぞれ電源半周期に１回のみ開閉するよう与えられるとしたが、何も１回に限定するものではなく、各々の短絡素子Ｓ１〜Ｓ３を電源半周期に数回開閉しても良く、また、ｔｄ及びｔｏｎは任意に設定して良い。これらを変更した場合にも上記説明と同様に、従来の技術に見られる演算誤差時間αによるスイッチングアンバランスを抑制し、信頼性の高い高調波抑制回路を実現することができる。
【００７５】
また、制御手段９−３で生成される開閉指令の基準となる各相電源推定信号は、各相電圧ゼロクロス点に同期するよう生成したが、何もゼロクロス点に限定するものではなく、各相電圧半周期毎に毎回同じタイミングを検知できるよう生成される構成ならどのような構成でも良く、例えば、各相電圧ピーク点に同期するよう電源推定信号を生成しても良く、また、各相電圧の任意のタイミングに同期するよう電源推定信号を生成しても同様の効果が得られる。
【００７６】
また、コンデンサ２１は、自己の充電により短絡電流を遮断するよう容量設定して構成するとしたが、特にコンデンサ２１を設けずに構成し、短絡手段４−４の開くタイミングを制御することで短絡電流の遮断を制御するよう構成しても良い。但し、本実施の形態に示した如く、コンデンサ２１を設け、これが充電されて短絡電流が自然遮断された後に短絡手段４−４を開くよう制御した方が、短絡手段４−４のオフ（開）タイミングでの電流変化量ｄｉ／ｄｔを緩和でき、これに伴って、リアクトル３−３で発生する鉄心振動による電磁騒音の抑制、スイッチングノイズの抑制を実現することができる。
【００７７】
更に、上記の説明において、制御手段９−３に入力される負荷情報としてインバータ制御手段１１からの信号を用いて説明したが、これに限定するものではなく、負荷の運転状態を推測できるものであれば何でも良く、例えば、図示しないが、インバータ電流検出信号、或いは、直流電圧検出信号、或いは、直流電圧リップル検出信号、或いは、入力電圧検出信号、或いは、電動機１０−２の出力トルク信号、回転数等でも代用することができる。また、インバータ制御手段１１は、高調波抑制回路２の外部に設けるよう構成したが、別に高調波抑制回路の内部に設けても良く、この場合にも上記説明と同様の効果が得られる。
【００７８】
実施の形態４．
実施の形態３において、高調波抑制回路２は、各相に配置したリアクトル３−３の一端を三相交流電源１ｂに、他端を三相整流器５−２の交流入力端子に接続し、前記三相整流器５−２の直流出力端子間に互いに直列接続したコンデンサより成る平滑コンデンサ６−３を設け、更に、平滑コンデンサ６−３の中点とリアクトル３−３と三相整流器５−２との接続点との間に、各相に接続した短絡素子Ｓ１〜Ｓ３より成る短絡手段４−４とコンデンサ２１とを接続して構成したが、本発明は上記構成に限定するものではなく、交流電源の任意タイミングを短絡手段の動作基準とし、基準点から第一の遅延時間の後、電源半周期に１回もしくは数回のみ短絡手段を開閉して高調波抑制、力率改善するような構成なら他の構成でも良く、例えば、図１６に示す構成でも良い。
【００７９】
図１６において、平滑コンデンサ６−４は三相整流器５−２の直流出力端子間に接続され、三相整流器５−２により整流された直流を平滑化する。共振コンデンサ群２２は平滑コンデンサ６−４よりも充分に小さな容量の２個のコンデンサを互いに直列接続して成り、互いに直列接続された接続点、即ち、共振コンデンサ群２２の中点は、図１６に示す如く、短絡手段４−４により形成された交流電源１の中性点と接続して構成される。
【００８０】
共振コンデンサ群２２は、実施の形態３に示した図１３におけるコンデンサ２１と同様の働きをするものであり、これらを充電した後に短絡手段４−４を開くよう制御することで、短絡手段４−４のオフタイミングでの電流変化率を緩和し、これに伴うリアクトル３−３での電磁騒音抑制、スイッチングノイズ抑制効果を創出するものである。
【００８１】
図１６の構成とした場合も、基本的には図１３に示した回路動作と同じであり、本発明に示す如く演算周波数ｆｃを設定することで、信頼性の高い高調波抑制回路を提供することができる。
【００８２】
また、更に、本発明は、以上に説明した回路構成以外にも、従来の技術にて紹介した特許文献２乃至４に記載された回路構成の場合にも同様の効果が得られる。
【００８３】
実施の形態５．
なお、上記実施の形態１乃至４では、制御手段内部の演算周波数ｆｃは、電源周波数の偶数倍、即ち、電源周波数をｆｓとすると、ｆｃ＝ｆｓ×２ｋ（ｋ：正の整数）として構成したが、演算周波数ｆｃを１００Ｈｚと１２０Ｈｚの公倍数倍と設定して構成することで、交流電源１として商用電源が接続される場合には、更に高調波抑制回路の信頼性を向上することができる。
【００８４】
国内の商用電源周波数は、東日本の５０Ｈｚ、西日本の６０Ｈｚが存在する。従って、実施の形態１乃至４の如く、演算周波数ｆｃを電源周波数ｆｓの偶数倍、ここでは仮に、５０Ｈｚの偶数倍である１０ｋＨｚと設定すると、５０Ｈｚ電源系統では従来の技術に示すような演算誤差時間αを生じずに実施の形態１乃至４と同様の効果が得られるが、演算周波数１０ｋＨｚのまま６０Ｈｚ電源系統へ適用した場合には、演算誤差時間αを生じてスイッチングのアンバランスを引き起こし、高調波抑制回路の能力を低下することとなる。従って、製造段階で５０Ｈｚ用の回路と６０Ｈｚ用の回路を分別して生産したり、電源周波数に応じて演算周波数ｆｃを変更するような機構を組み込んだりして対応する必要があり、生産性の悪化や回路コストの上昇を招く結果となる。
【００８５】
この改善策として、交流電源１として商用電源が接続されることが想定される機器においては、演算周波数ｆｃを、５０Ｈｚの偶数倍でもあり、６０Ｈｚの偶数倍でもある周波数、即ち、１００Ｈｚと１２０Ｈｚの公倍数倍となるよう設定すれば良い。
【００８６】
更に、世界各国の電源周波数は、基本的に５０Ｈｚ及び６０Ｈｚのみである為、回路素子の定格電圧、定格電流、定格電力が各国の電圧仕様に耐えられるよう構成してあれば、本実施の形態の如く、演算周波数ｆｃを１００Ｈｚと１２０Ｈｚの公倍数倍とすることで、特に高調波対策回路の仕様変更を伴うことなく、世界各国において実施の形態１乃至４と同様の効果を得ることができ、信頼性の高い高調波抑制回路を提供することができる。
【００８７】
更に言えば、国内外の多くの機種において、回路構成及び構成素子の標準化を図ることもでき、これに伴い、高調波抑制回路の低コスト化を実現し得る。これらの場合、負荷に応じて予め設定するスイッチングパターンは、多機種を想定し複数パターン与えておく必要はあるが、制御手段のメモリに蓄えておくだけなので、回路構成や制御方式の複雑化を引き起こすこともなく、特にコストアップの要因とは成らない。
【００８８】
実施の形態６．
上記実施の形態１乃至５では、制御手段内部の演算周波数ｆｃは、電源周波数の偶数倍、或いは、１００Ｈｚと１２０Ｈｚの公倍数倍と設定して構成したが、交流電源１の相数をＮ、電源周波数をｆｓとすると、ｆｃ＝２・ｆｓ・Ｎ・ｋ（ｋ：正の整数）とすることで、特に交流電源１として多相交流電源が想定される場合に、更に、高調波抑制回路の信頼性を向上することができる。
【００８９】
実施の形態３、特に、図１４及び図１５における時刻ｔ５やｔ９において、制御手段９−３内部の演算周波数ｆｃを交流電源周波数ｆｓの偶数倍に設定した場合には、各短絡手段４−４毎で、電源１周期の前後半では演算誤差時間αを生じないが、各相間では、演算誤差時間βを生じ、相間でのスイッチングアンバランスを引き起こすと記述した。
【００９０】
これを防止する為、全ての相電圧のゼロクロス毎に同期するよう演算周波数ｆｃを設定すると良い。即ち、交流電源１の相数をＮ、電源周波数をｆｓとすると、ｆｃ＝２・ｆｓ・Ｎ・ｋ（ｋ：正の整数）とすることで、従来の技術に示すような演算誤差時間αや実施の形態３に示すような相間演算誤差時間βを生じること無く、これによるスイッチングアンバランスを抑制した信頼性の高い高調波抑制回路を提供することができる。
【００９１】
また、更に、演算周波数ｆｃを、１００Ｈｚと１２０Ｈｚの公倍数でありながら、ｆｃ＝２・ｆｓ・Ｎ・ｋ（ｋ：正の整数、Ｎ：交流電源の相数、ｆｓ：電源周波数）を満たすよう設定することで、世界各国の商用電源において、特に仕様変更すること無く共通に、短絡手段４を形成する全ての短絡素子を全く同一のスイッチングパターンで制御することができ、演算誤差時間によるスイッチングアンバランスを抑制することができる。従って、ソフト的に演算周波数ｆｃを設定するだけなので、特にコストアップを必要とせず、信頼性の高い高調波抑制回路を提供することができる。
【００９２】
なお、上記実施の形態１乃至６において、スイッチングパターンは、負荷の運転状態に応じて予め設定されたパターンに基づくとしたが、これに限るものではなく、例えば、力率をフィードバック制御し、高力率化を実現するスイッチングパターンを自動チューニングするよう構成しても良く、或いは、入力電流をフィードバック制御し、高調波電流発生量が国内外で提唱されている高調波規制値以下となるようスイッチングパターンを自動チューニングするよう構成しても良く、これらの場合においても、演算誤差によるスイッチング誤差を生じること無く、同様の効果を得ることができる。
【００９３】
【発明の効果】
この発明に係る高調波抑制回路は、交流電源の高調波抑制、力率改善を実現する。また、電源半周期に１回もしくは数回という簡易且つ安価な制御の為、スイッチング損失、スイッチングノイズを低減し、これに伴う回路効率の向上、回路コストの低下を実現できる。また、制御手段の演算周波数ｆｃを電源周波数ｆｓの２ｋ（ｋ：正の整数）倍としている為、電源半周期毎に発生し得る演算誤差時間を防止し、スイッチングタイミングのアンバランスを抑制することができる。また、これに伴い、特に偶数次高調波の助長を抑制し、高調波抑制回路の信頼性を向上することができる。
【図面の簡単な説明】
【図１】この発明の概要を示す回路ブロック図である。
【図２】実施の形態１を示す図で、交流電源が単相交流電源の場合の回路ブロック図である。
【図３】実施の形態１を示す図で、双方向性短絡素子の具体的構成例を示す図である。
【図４】実施の形態１を示す図で、電流経路を示す回路ブロック図である。
【図５】実施の形態１を示す図で、各部の動作波形を示す図である。
【図６】実施の形態１を示す図で、交流電源が単相交流電源の場合の別の回路ブロック図である。
【図７】実施の形態２を示す図で、交流電源が単相交流電源の場合の回路ブロック図である。
【図８】実施の形態２を示す図で、交流電源が単相交流電源の場合の別の回路ブロック図である。
【図９】実施の形態２を示す図で、交流電源が単相交流電源の場合の別の回路ブロック図である。
【図１０】実施の形態２を示す図で、交流電源が単相交流電源の場合の別の回路ブロック図である。
【図１１】実施の形態２を示す図で、交流電源が単相交流電源の場合の別の回路ブロック図である。
【図１２】実施の形態２を示す図で、交流電源が単相交流電源の場合の別の回路ブロック図である。
【図１３】実施の形態３を示す図で、交流電源として三相交流電源を接続する場合の回路ブロック図である。
【図１４】実施の形態３を示す図で、回路動作を説明する図である。
【図１５】実施の形態３を示す図で、各部の動作波形を示す図である。
【図１６】実施の形態４を示す図で、交流電源として三相交流電源を接続する場合の別の回路ブロック図である。
【符号の説明】
１  交流電源、１ａ  単相交流電源、１ｂ  三相交流電源、２  高調波抑制回路、３  リアクトル、３−１  リアクトル、３−２  リアクトル、３−３  リアクトル、４  短絡手段、４−１  短絡手段、４−２  短絡手段、４−３  短絡手段、４−４  短絡手段、５  整流器、５−１  単相整流器、５−２  三相整流器、６  平滑コンデンサ、６−１  平滑コンデンサ、６−２  平滑コンデンサ、６−３  平滑コンデンサ、６−４  平滑コンデンサ、７  電源電圧検出手段、７−１  電源電圧検出手段、７−２  電源電圧検出手段、８  電圧検出回路、８ａ  電圧検出回路、８ｂ  電圧検出回路、９  制御手段、９−１  制御手段、９−２制御手段、９−３  制御手段、１０  負荷、１０−１  インバータ、１０−２電動機、１１  インバータ制御手段、１２  整流切換手段、１３  ダイオードブリッジ、１４  片方向通電短絡素子、１５  ダイオード、１６  倍電圧コンデンサ、１７  逆流防止ダイオード、１８  力率改善コンデンサ、１９  整流短絡手段、１９ａ  上側短絡素子、１９ｂ  下側短絡素子、２０  整流短絡手段、２０ａ  短絡素子、２０ｂ  短絡素子、２１  コンデンサ、２２  共振コンデンサ群、２３ａ  短絡素子、２３ｂ  短絡素子、２４  コンデンサ、２４ａ  放電手段、２４ｂ  放電手段、２５  コンデンサ。
【図１】
2004166359.tif 000003
【図２】
2004166359.tif 000004
【図３】
2004166359.tif 000005
【図４】
2004166359.tif 000006
【図５】
2004166359.tif 000007
【図６】
2004166359.tif 000008
【図７】
2004166359.tif 000009
【図８】
2004166359.tif 000010
【図９】
2004166359.tif 000011
【図１０】
2004166359.tif 000012
【図１１】
2004166359.tif 000013
【図１２】
2004166359.tif 000014
【図１３】
2004166359.tif 000015
【図１４】
2004166359.tif 000016
【図１５】
2004166359.tif 000017
【図１６】
2004166359.tif 000018