(57)【要約】【課題】本発明は、大粒界且つ清浄な多結晶シリコン膜を容易に得られるようにした半導体装置の製造方法を提供することを目的とする。【解決手段】基板１０上にゲッター層１２を形成した後、このゲッター層にガスを吸着させ、更にこのゲッター層１２の上に、ガスバリア層１３，非晶質半導体層１５を順に形成する。そして、この非晶質半導体層１５の形成された面と反対の基板面側から、ゲッター層１２の吸収波長を有する第１の光５２を照射してアニールし、続いて非晶質半導体層１５の形成された基板面側から光アニールして結晶化を行なう。【選択図】  図２
2004253459.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲッター層を形成する工程と、
前記ゲッター層にガスを吸着させる工程と、
前記ゲッター層の上にガスバリア層を形成する工程と、
前記ガスバリア層の上に非晶質半導体層を形成する工程と、
前記非晶質半導体層の形成された面と反対の基板面側から、前記ゲッター層の吸収波長を有する第１の光を照射してアニールする工程と、
前記非晶質半導体層の形成された基板面側から第２の光を照射してアニールを行なう工程とを備えたことを特徴とする、半導体装置の製造方法。
【請求項２】
前記多結晶半導体層を薄膜トランジスタの能動層として用いることを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項３】
前記ゲッター層にガスを吸着させる工程は、減圧雰囲気下で行なわれることを特徴とする、請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記ガスバリア層は、アルミニウム、銅、銀、金の内の少なくとも一つを含むことを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第２の光が、フラッシュランプ光、エキシマレーザ光、赤外線ランプ光の内の少なくとも一つを含むことを特徴とする、請求項１〜４のいずれかの項に記載の半導体装置の製造方法。
【請求項６】
前記第１の光がパルスランプ光、パルスレーザー光、フラッシュランプ光の内の少なくとも一つを含むことを特徴とする、請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）等の半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
液晶装置、エレクトロルミネッセンス（ＥＬ）装置等の表示装置として、マトリクス状に配置された多数の画素を、画素毎に駆動するために、各画素に薄膜半導体装置である薄膜トランジスタ（ＴＦＴ）を設けたアクティブマトリクス型の表示装置が知られている。かかる用途に用いられるＴＦＴとしては、多結晶シリコン（ｐ−Ｓｉ）ＴＦＴが広く用いられている。このようなｐ−ＳｉＴＦＴの製造プロセスとしては、非晶質シリコン（ａ−Ｓｉ）をＥＬＡ（エキシマレーザアニール）法で融解結晶化して多結晶化するプロセスが知られている。
【０００３】
ところで、ｐ−ＳｉＴＦＴでは、シリコンの結晶性がＴＦＴの電気的特性に大きな影響を与えるが通常のＥＬＡにより得られる結晶粒径は数１００ｎｍと小さく、結晶成長方向もばらつきがあり、ＴＦＴ内部に結晶粒界が多数存在する。そのため結晶粒の拡大を図るべく、アニール時にシリコンの横方向成長を促進するための方法が必要となる。このような方法としては、例えば、ＣＷレーザの走査やＳＬＳ法等が考えられるが、いずれも製造装置に大きな変更が必要となる。このような課題を解決するために、Ｉｎ−Ｈｙｕｋ  Ｓｏｎｇ等は、下記の非特許文献１において、Ａｉｒ−ｇａｐを用いた新しい結晶化方法を提案した。この結晶化方法では、ａ−Ｓｉ半導体層の下層側にウェットエッチングによりＡｉｒ−ｇａｐ（空間）を形成し、この空間の形成された領域と他の領域との熱伝導率差を利用してａ−Ｓｉの横方向成長を行なっている。
【０００４】
【非特許文献１】
“Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  Ｄｕａｌ−Ｇａｔｅ  Ｐｏｌｙ−Ｓｉ  Ｆｌｏａｔｉｎｇ  Ａｃｔｉｖｅ  Ｓｔｒｕｃｔｕｒｅ”，Ｉｎ−Ｈｙｕｋ  Ｓｏｎｇ  ｅｔ．ａｌ．，ＡＭ−ＬＣＤ’０２，ｐ．２９−ｐ．３２（２００２）
【０００５】
【発明が解決しようとする課題】
しかしながら、上述の方法では、ＴＦＴ裏面の狭い領域にウェットエッチングを行なうため、エッチング液残り等が懸念される。また、Ａｉｒ−ｇａｐ（空間）内の雰囲気は大気に暴露されることなく真空であることが望ましいが、ｇａｐ内の雰囲気を制御することは実際上困難である。これらはいずれもＴＦＴの信頼性に大きく影響するため、実用化には疑問がもたれる。
本発明はこのような課題に鑑み創案されたものであり、大粒界且つ清浄な多結晶シリコン膜を容易に得られるようにした半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記課題を解決するために、本発明の半導体装置の製造方法は、基板上にゲッター層を形成する工程と、前記ゲッター層にガスを吸着させる工程と、前記ゲッター層の上にガスバリア層を形成する工程と、前記ガスバリア層の上に非晶質半導体層を形成する工程と、前記非晶質半導体層の形成された面と反対の基板面側から、前記ゲッター層の吸収波長を有する第１の光を照射してアニールする工程と、前記非晶質半導体層の形成された基板面側から第２の光を照射してアニールを行なう工程とを備えたことを特徴とする。
【０００７】
本製造方法では、ガスを吸着させたゲッター層の上にガスバリア層を形成しているため、基板裏面（即ち、非晶質半導体層の形成された面と反対側の基板面）から第１の光を照射すると、ゲッター層からガスが放出され、ゲッター層とガスバリア層との間に空間が形成される。この状態で、基板表面（即ち、非晶質半導体層の形成された基板面）から第２の光を照射してアニールを行なった場合、前記空間は熱伝導率が低いため、非晶質半導体において、この空間の上層側の領域はそれに隣接する領域に比べて結晶化が遅れる。この結果、非晶質半導体層では、空間のない領域（即ち、空間の両端側に位置する領域）から結晶化が始まり、空間の中心に向かって横方向成長して大粒界が形成される。
【０００８】
このように本製造方法によれば、従来の製造工程を略そのまま踏襲しながら容易に大粒界の多結晶シリコン膜を得ることができる。また、本製造方法では、前記空間を形成する際に、前記非特許文献１に開示されるようなエッチング等の工程を用いないため、空間内にエッチング残り等の不純物が残留することがなく、信頼性の高い半導体装置を製造することができる。しかも、上述のようにゲッター層からの脱離ガスを用いて空間を形成した場合、一連のアニール工程を終えて基板が冷却されるとゲッター層はゲッター作用を回復し、前記空間内は真空状態となる。これにより、半導体装置の信頼性が更に高まる。
なお、上述の多結晶半導体層は、薄膜トランジスタ（ＴＦＴ）の能動層として用いてもよく、これにより、高性能なＴＦＴを構成することができる。
【０００９】
また、脱離ガスによるＴＦＴの破壊を防止するために、ゲッター層にガスを吸着させる工程は、ゲッター層へのガスの吸着量を制御可能な程度に減圧された状態で行なうことが望ましい。
さらに、ガスバリア層は、脱離ガスを閉じ込めることのできる材料であればどのようなものでもよいが、特に、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）等の熱伝導率の高い材料を含むことで、第１の光照射によりアニールされたゲッター層の熱を効率よく拡散させることができるため、好ましい。
【００１０】
また、第２の光は、フラッシュランプ光、エキシマレーザ光、赤外線ランプ光の内のいずれかを含むことが望ましい。具体的には、フラッシュランプ光を用いたフラッシュランプアニール（ＦＬＡ）、エキシマレーザ光を用いたエキシマレーザアニール（ＥＬＡ）、赤外線ランプ光を用いた急速熱アニール（ＲＴＡ）により、非晶質半導体層を効果的に結晶化することができる。
また、第１の光は、パルスランプ光、パルスレーザー光、フラッシュランプ光の内の少なくとも一つを含むことが望ましい。瞬間的な光によるアニールで光吸収材料のゲッター層のみを瞬間的に高温することにより、他の構造に熱的ダメージを与えることなく脱ガスを可能にする。
【００１１】
【発明の実施の形態】
以下、図面を参照しながら本発明の半導体装置の製造方法について説明する。
図１〜図５はいずれも、本実施形態の半導体装置（薄膜トランジスタ；ＴＦＴ）の製造方法を工程順に示す概略断面図である。なお、各図において、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００１２】
はじめに、図１（ａ）に示すように、超音波洗浄等により清浄化したガラス基板１０を用意した後、基板温度が１５０〜４５０℃となる条件下で、ガラス基板１０の全面に、シリコン酸化膜等の絶縁膜からなる緩衝膜１１をプラズマＣＶＤ法等により、例えば５００ｎｍ程度の厚さに成膜する（第１の緩衝層形成工程）。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適である。
【００１３】
次に、図１（ｂ）に示すように、ガスを吸着させるためのゲッター層１２をスパッタリング等により基板全面に１００ｎｍ程度の厚さに形成し（ゲッター層形成工程）、続いて、図１（ｃ）に示すように、基板１０を減圧雰囲気下でガス５１に曝し、ゲッター層１２に前記ガス５１を吸着させる（ガス吸着工程）。
なお、ゲッター層１２には、例えばＢａ、Ｎｉ、Ｗ、Ｔｉ、Ｖ、Ｚｒ、Ａｌ、Ａｇ、Ａｕ、Ｍｇ、Ｃａ、Ｍｎ、Ｃｅ、Ｎｂ、Ｍｏ、Ｔａ、Ｔｈ等のゲッター作用を有する金属や、このような金属を少なくとも一種類以上含む金属化合物を用いることができる。また、吸着ガスとしては、例えば水素、水蒸気、酸素、窒素等を用いることができる。
【００１４】
次に、図１（ｄ）に示すように、ガス５１の吸着されたゲッター層１２の上にスパッタリング法やプラズマＣＶＤ法等により、ガスを透過させないガスバリア層１３を形成する（ガスバリア層形成工程）。このガスバリア層１３には、例えば、Ａｌ，Ｃｕ，Ａｇ，Ａｕ等の熱伝導率の高い金属を含む材料を用いることが好ましい。このような金属材料を用いることで、後述の第１のアニール工程により高温となったゲッター層１２の熱を効率よく拡散させることができる。
【００１５】
なお、図１（ｂ）〜図１（ｄ）に示した一連の工程は、同一のスパッタ装置若しくは蒸着装置により行なわれることが望ましい。具体的には、ゲッター層形成工程〜ガスバリア層形成工程を、Ｔｉ形成チャンバ、搬送装置、吸着ガス導入チャンバ、Ａｌ形成チャンバが減圧雰囲気下で互いに連結された成膜装置内で行ない、ゲッター層１２が大気に暴露されないようにする。これにより、ゲッター層へのガスの吸着量が制御可能となり、後述の第１のアニール工程においてＴＦＴの破壊を防止することができる。
【００１６】
次に、図２（ａ）に示すように、基板温度が１５０〜４５０℃となる条件下で、ガスバリア層１３の上に、シリコン酸化膜等の絶縁膜からなる緩衝膜１４をプラズマＣＶＤ法等により、例えば５００ｎｍ程度の厚さに成膜する（第２の緩衝層形成工程）。
次に、図２（ｂ）に示すように、基板温度が１５０°〜４５０°となる条件下で、緩衝膜１４を形成したガラス基板１０の全面に非晶質シリコン膜（非晶質半導体層）１５をプラズマＣＶＤ法等により４００ｎｍ程度の厚さに成膜する（非晶質半導体層形成工程）。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。
【００１７】
次に、図２（ｃ）に示すように、基板裏面側からＴＦＴの能動層を形成する領域に局所的に瞬間光アニールを行なう（第１のアニール工程）。光源としては、例えばゲッター層１２が吸収する波長領域を有するパルスランプ、パルスレーザーやフラッシュランプを用いることができる。
この工程により、ゲッター層１２は高温となり、ガス吸着工程においてゲッター層１２に吸着されたガスが放出される。そして、前記ゲッター層１２上には前記ガスバリア層１３が形成されているので、この脱離ガスによる圧力上昇により、前記ゲッター層１２と前記ガスバリア層１３との間に空間１２ａが形成される（図２（ｄ）参照）。なお、上述の第１のアニール工程が終了して基板１０が冷却されると、ゲッター層１２はゲッター作用を回復するため、前記空間１２ａの内部は真空状態となる。
【００１８】
次に、図３（ａ）に示すように、基板表面側から光アニールを行ない、非晶質シリコン膜１５を結晶化する（第２のアニール工程）。なお、光源としては、エキシマレーザ、フラッシュランプ、赤外線ランプ等を用いることができる。
【００１９】
本実施形態では、非晶質半導体層１５の下層側に空間１２ａが形成されているため、この第２のアニール工程において、基板表面側から第２の光５３を照射すると、前記空間１２ａは熱伝導率が低いため、非晶質シリコン膜１５において、この空間１２ａの上層側の領域Ａはそれに隣接する両側の領域Ｂに比べて結晶化が遅れる。この結果、非晶質シリコン膜１５では、空間１２ａの中心に向かって横方向成長して大粒界が形成される。そして、以上により、非晶質シリコン膜１５は多結晶化され、能動層として機能する多結晶シリコン膜１６となる。
【００２０】
次に、図３（ｂ）に示すように、多結晶化シリコン膜１６をフォトリソグラフィ技術により所望の形状にパターニングし（パターニング工程）、続いて、図３（ｃ）に示すように、このパターニングされた多結晶シリコン膜１６を覆うように基板１０全面に、例えば２１０℃以下の温度条件で、シリコン酸化膜，シリコン窒化膜等からなるゲート絶縁膜１７をプラズマＣＶＤ法等により、例えば７０ｎｍ程度の厚さに成膜する。なお、この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００２１】
次に、図４（ａ）に示すように、ゲート絶縁膜１７上であって多結晶シリコン膜１６に対向する位置に所定形状のゲート電極１８をパターン形成する。具体的には、ゲート絶縁膜１７を形成したガラス基板１０の全面に、スパッタリング法等により、導電性を有するアルミニウム、タンタル、モリブデン等の金属、又はこれらの金属のいずれかを主成分とする合金、若しくは多結晶シリコン等の導電膜を５００ｎｍ程度の厚さに成膜した後、該導電膜をフォトリソグラフィ技術により所定形状にパターニングする。
【００２２】
次に、図４（ｂ）に示すように、ゲート電極１８をマスクとして、多結晶シリコン膜１６に対し、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を打ち込み、ゲート電極１８に対して自己整合的に低濃度ソース領域１６ｂ、低濃度ドレイン領域１６ｃを形成する。ここで、ゲート電極１８の直下に位置し、不純物イオンが導入されなかった部分はチャネル領域１６ａとなる。
【００２３】
また、図４（ｃ）に示すように、ゲート電極１８より幅広のレジストマスク（図示略）を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で打ち込み、高濃度ソース領域１６ｄ、及び高濃度ドレイン領域１６ｅを形成する。これによりＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造のソース領域及びドレイン領域が形成される。
【００２４】
なお、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造のソース領域及びドレイン領域を形成する代わりに、低濃度の不純物の打ち込みを行わずにゲート電極１８より幅広のレジストマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域及びドレイン領域を形成しても良い。また、ゲート電極１８をマスクとして高濃度の不純物を打ち込み、セルフアライン構造のソース領域及びドレイン領域を形成しても良い。
【００２５】
次に、図５（ａ）に示すように、ゲート電極１８の表面側にＣＶＤ法等により、シリコン酸化膜等からなる層間絶縁膜１９を１０００ｎｍ程度の厚さに成膜する。この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００２６】
また、図５（ｂ）に示すように、所定のパターンのレジストマスク（図示略）を形成した後、該レジストマスクを介して層間絶縁膜１９のドライエッチングを行い、層間絶縁膜１９において高濃度ソース領域１６ｄ及び高濃度ドレイン領域１６ｅに対応する部分にコンタクトホール２０、２１をそれぞれ形成する。
【００２７】
さらに、図５（ｃ）に示すように、層間絶縁膜１９の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン、又はこれらの金属のいずれかを主成分とする合金、若しくは多結晶シリコンを主成分とする材料等の導電膜２２を、スパッタリング法等によりベタ状に成膜する。
【００２８】
続いて、導電膜２２をフォトリソグラフィ法によりパターニングし、図５（ｄ）に示すような厚さ４００ｎｍ〜８００ｎｍのソース電極２３及びドレイン電極２４を形成する。
【００２９】
このような製造方法によれば、従来の製造方法を略そのまま踏襲しながら容易に大粒界の多結晶シリコン膜を形成することができる。また、前記製造方法では、空間１２ａを形成する際に、エッチング等の工程を用いないため、空間内にエッチング残り等の不純物が残留する虞がなく、信頼性の高いＴＦＴを製造することができる。しかも、上述のようにゲッター層１２からの脱離ガスを用いて空間１２ａを形成する方法では、基板１０が冷却されると、ゲッター層１２はゲッター作用を回復し空間１２ａ内は真空状態となる。これにより、ＴＦＴの信頼性が更に高まる。
【００３０】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、前記実施形態では、ガスバリア層としてＡｌ等の熱伝導率の高い金属材料を用いたが、前記ガスバリア層はこのような金属材料に限定されず、インジウム錫酸化物（ＩＴＯ）等の半導体材料や絶縁材料を用いることも可能である。
【００３１】
また、前記実施形態では、半導体装置としてＮ型トランジスタを例に挙げて説明したが、Ｐ型トランジスタを製造する場合にも同様の工程を適用することができる。また、本実施形態の製造方法は、特に基板上に多数のＴＦＴを形成するアクティブマトリクス型の液晶装置やＥＬ装置等の表示装置を製造する場合に好適に適用することができる。
さらに、前記実施形態では、ゲッター層１２を基板１０全面に形成した場合について説明したが、例えば、本薄膜トランジスタ１を透過型液晶表示装置に適用する場合には、ゲッター層形成工程において、ゲッター層をマスク蒸着やフォトリソグラフィ技術等によりＴＦＴの形成領域或いは非表示領域にのみ形成する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法を示す工程図である。
【図２】同、製造工程を示す工程図である。
【図３】同、製造工程を示す工程図である。
【図４】同、製造工程を示す工程図である。
【図５】同、製造工程を示す工程図である。
【符号の説明】
１…薄膜トランジスタ（半導体装置）      １０…基板      １２…ゲッター層      １３…ガスバリア層      １５…非晶質シリコン膜（非晶質半導体膜）５１…ガス      ５２…第１の光      ５３…第２の光
【図１】
2004253459.tif 000003
【図２】
2004253459.tif 000004
【図３】
2004253459.tif 000005
【図４】
2004253459.tif 000006
【図５】
2004253459.tif 000007