(57)【要約】【課題】多電源で構成される半導体集積回路において、電源投入後の内部回路の状態を一意に決める。【解決手段】単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路１０１と、外部電圧が所定の検知基準レベルになったことを検知し、外部電圧検出信号１０３Ｓを発生する外部電圧検出回路と、内部電圧発生回路１０１より発生した電圧が所定の検知基準レベルになったことを検知し、内部電圧検出信号１０３Ｓを発生する内部電圧検出回路１０３と、外部電圧検出信号１０２Ｓと、内部電圧検出信号１０３Ｓとの論理積をとるＡＮＤ回路１０４とを備え、ＡＮＤ回路より出力された信号１０４Ｓにより、内部ロジック回路のリセットを行う。【選択図】      図１
2004165732.tif 000002
【特許請求の範囲】
【請求項１】
単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、
前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、
前記内部電圧発生回路より発生した電圧が、所定の内部電圧基準レベルになったことを検出し、内部電圧検出信号を発生する内部電圧検出回路と、
前記外部電圧検出信号と、前記内部電圧検出信号との論理積をとるＡＮＤ回路と、
前記ＡＮＤ回路の出力信号をレベルシフトして、供給するレベルシフタ回路とを備えた、
ことを特徴とする半導体集積回路。
【請求項２】
単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、
前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、
前記外部電圧検出信号を、ある一定時間遅延させる遅延回路と、
該遅延回路の出力信号をレベルシフトして、供給するレベルシフタ回路とを備えた、
ことを特徴とする半導体集積回路。
【請求項３】
単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、
前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、
前記外部電圧検出信号を、可変の遅延量だけ遅延させる遅延回路と、
該遅延回路に与える遅延量を検出する遅延量検出回路と、
前記遅延回路の出力信号をレベルシフトして、供給するレベルシフタ回路とを備えた、
ことを特徴とする半導体集積回路。
【請求項４】
請求項３記載の半導体集積回路において、
上記遅延量検出回路は、上記外部電圧と、上記内部電圧との電位差が、ある所定のレベルより大きくなるまでの時間を測定するものである、
ことを特徴とする半導体集積回路。
【請求項５】
単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、
前記外部電圧が所定の外部電圧基準レベルになったことを検出し、第１の外部電圧検出信号を発生する外部電圧検出回路と、
前記外部電圧検出回路からの前記第１の外部電圧検出信号を入力した時に非同期リセットされ、所定時間後に、前記外部電圧検出回路より、前記第１の外部電圧検出信号を活性化させた第２の外部電圧検出信号を出力せしめるフリップフロップと、
該フリップフロップからの出力により活性化される前記第２の外部電圧検出信号をレベルシフトして、供給するレベルシフタ回路と、を備えた、
ことを特徴とする半導体集積回路。
【請求項６】
単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、
前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、
前記内部電圧発生回路より発生した電圧が所定の内部電圧基準レベルになったことを検出し、内部電圧検出信号を発生する内部電圧検出回路と、
前記内部電圧検出信号を、ある一定時間遅延させる遅延回路と、
前記外部電圧検出信号と、前記遅延回路の出力信号との論理積をとるＡＮＤ回路と、
該ＡＮＤ回路の出力信号をレベルシフトして、供給するレベルシフタ回路と、を備えた、
ことを特徴とする半導体集積回路。
【請求項７】
単一の外部電源からの電圧が供給され、内部電圧を発生する内部電圧発生回路と、
前記外部電源の電圧を、低域通過フィルタに通して入力信号とし、前記外部電圧と同じレベルにて動作するバッファと、
前記バッファの出力信号をレベルシフトして、供給するレベルシフタ回路と、を備えた、
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に関し、特に複数の電源で動作する半導体集積回路のパワーオンリセット回路に関するもので、例えばメモリコントロールＬＳＩなどに使用されるものである。
【０００２】
【従来の技術】
従来の技術を、図７を用いて説明する。
図７において、１００は、外部電圧供給端子である。１０１は、内部電圧発生回路である。１０２は、外部電圧検出回路である。１０８は、内部電圧検出回路である。１０９は内部電圧動作回路である。１１０は外部電圧動作回路である。
【０００３】
以上のように構成された従来の半導体集積回路について、その一動作例を以下に説明する。
まず、外部電圧供給端子１００より、外部電圧１００Ｓを供給する。
外部電圧１００Ｓは、内部電圧発生回路１０１に供給され、内部電圧発生回路１０１は、内部電圧１０１Ｓを発生し、内部電圧動作回路１０９に供給される。また、外部電圧１００Ｓは、外部電圧検出回路１０２と外部電圧動作回路１１０にも供給される。
【０００４】
外部電圧検出回路１０２では、供給された外部電圧１００Ｓが、所定の検知基準レベルになったことを検知して、外部電圧検出信号１０２Ｓを発生する。
そして、外部電圧検出信号１０２Ｓを外部電圧動作回路１１０に入力し、回路にリセットを掛ける。
【０００５】
一方、内部電圧検出回路１０８では、供給された内部電圧１０１Ｓが、所定の検知基準レベルになったことを検知して、リセット信号１０５Ｓを発生する。
そして、外部電圧検出信号１０２Ｓを内部電圧動作回路１０９に入力し、回路にリセットを掛ける。
外部電圧動作回路１１０と内部電圧動作回路１０９の間では、信号のやり取りがある。
内部／外部の信号レベル変化を行うためのレベル変換回路が各々に配置されているが、図示していない。
【０００６】
【特許文献１】
特開２００２−４３５２７号公報（図１、図４）
【０００７】
【発明が解決しようとする課題】
しかしながら、各電圧の検出信号でリセットを掛けた場合、それぞれの電圧検出時間が異なる場合には、例えば、外部電圧動作回路１１０はリセットが解除され動作し始め、内部電圧動作回路１０９に対し、信号を出力するが、内部電圧動作回路１０９でまだリセットが解除されていないので、その信号を受け取ることが出来ないという問題があった。
【０００８】
本発明は、上記の問題点を解決するためになされたもので、各電源電圧を検知する回路の出力信号の論理積をとることで、内部電圧で動作する内部ロジック回路に、回路が動作できる電圧が内部電源発生回路より安定的に供給された後にリセットが解除され、リセット後の内部ロジック回路が一意に状態がきめられるような半導体集積回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明（請求項１）にかかる半導体集積回路は、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、前記内部電圧発生回路より発生した電圧が、所定の内部電圧基準レベルになったことを検出し、内部電圧検出信号を発生する内部電圧検出回路と、前記外部電圧検出信号と、前記内部電圧検出信号との論理積をとるＡＮＤ回路と、前記ＡＮＤ回路の出力信号をレベルシフトして、供給するレベルシフタ回路とを備えた、ことを特徴とするものである。
【００１０】
また、本発明（請求項２）にかかる半導体集積回路は、単一の外部電圧が供給され、前記内部電圧を発生する内部電圧発生回路と、前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、前記外部電圧検出信号を、ある一定時間遅延させる遅延回路と、該遅延回路の出力信号をレベルシフトして、供給するレベルシフタ回路とを備えた、ことを特徴とするものである。
【００１１】
また、本発明（請求項３）にかかる半導体集積回路は、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、前記外部電圧検出信号を、可変の遅延量だけ遅延させる遅延回路と、該遅延回路に与える遅延量を検出する遅延量検出回路と、前記遅延回路の出力信号をレベルシフトして、供給するレベルシフタ回路とを備えた、ことを特徴とするものである。
【００１２】
また、本発明（請求項４）にかかる半導体集積回路は、請求項３記載の半導体集積回路において、上記遅延量検出回路は、上記外部電圧と、上記内部電圧との電位差が、ある所定のレベルより大きくなるまでの時間を測定するものである、ことを特徴とするものである。
【００１３】
また、本発明（請求項５）にかかる半導体集積回路は、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、前記外部電圧が所定の外部電圧基準レベルになったことを検出し、第１の外部電圧検出信号を発生する外部電圧検出回路と、前記外部電圧検出回路からの前記第１の外部電圧検出信号を入力した時に非同期リセットされ、所定時間後に、前記外部電圧検出回路より、前記第１の外部電圧検出信号を活性化させた第２の外部電圧検出信号を出力せしめるフリップフロップと、該フリップフロップからの出力により活性化される前記第２の外部電圧検出信号をレベルシフトして、供給するレベルシフタ回路と、を備えた、ことを特徴とするものである。
【００１４】
また、本発明（請求項６）にかかる半導体集積回路は、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、前記内部電圧発生回路より発生した電圧が所定の内部電圧基準レベルになったことを検出し、内部電圧検出信号を発生する内部電圧検出回路と、前記内部電圧検出信号を、ある一定時間遅延させる遅延回路と、前記外部電圧検出信号と、前記遅延回路の出力信号との論理積をとるＡＮＤ回路と、該ＡＮＤ回路の出力信号をレベルシフトして、供給するレベルシフタ回路と、を備えた、ことを特徴とするものである。
【００１５】
また、本発明（請求項７）にかかる半導体集積回路は、単一の外部電源からの電圧が供給され、内部電圧を発生する内部電圧発生回路と、前記外部電源の電圧を、低域通過フィルタに通して入力信号とし、前記外部電圧と同じレベルにて動作するバッファと、前記バッファの出力信号をレベルシフトして、供給するレベルシフタ回路と、を備えた、ことを特徴とするものである。
【００１６】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
（実施の形態１）
図１は本発明の実施の形態１に係る半導体集積回路を示している。
図１において、１００は、外部電圧が供給される外部電圧供給端子である。１０１は、該供給端子１００に供給される外部電圧１００Ｓが供給され、内部電圧を発生する内部電圧発生回路である。１０２は、前記供給端子１００の外部電圧１００Ｓを検出する外部電圧検出回路である。１０３は、内部電圧発生回路１０１で発生した内部電圧１０１Ｓを検出する内部電圧検出回路である。１０４は、前記外部電圧検出回路１０２の外部電圧検出信号１０２Ｓと、内部電圧検出回路１０３で検出した内部電圧検出信号１０３ＳとのＡＮＤをとるＡＮＤ回路である。１０５は、ＡＮＤ回路１０４のＡＮＤ出力信号１０４Ｓをレベルシフトして、供給するレベルシフタ回路である。１０６は、内部電圧発生回路１０１からの出力１０１Ｓを、内部ロジック回路（図示せず）に供給するための内部電圧供給端子である。１０７は、レベルシフタ回路１０５からの出力を、内部ロジック回路に供給するためのリセット信号出力端子である。
【００１７】
以上のように構成された実施の形態１の半導体集積回路について、その動作を以下に説明する。
まず、外部電圧供給端子１００より、外部電圧１００Ｓを供給する。
該外部電圧１００Ｓは、内部電圧発生回路１０１に供給され、内部電圧発生回路１０１は、内部電圧１０１Ｓを発生し、内部電圧供給端子１０６より内部ロジック回路（図示せず）に供給する。
【００１８】
また、外部電圧１００Ｓは、外部電圧検出回路１０２にも供給される。
外部電圧検出回路１０２では、供給された外部電圧１００Ｓが、所定の検知基準レベルになったことを検知して、外部電圧検出信号１０２Ｓを発生する。
また、内部電圧１０１Ｓは、内部電圧検出回路１０３にも供給される。
内部電圧検出回路１０３では、供給された内部電圧１０１Ｓが、所定の検知基準レベルになったことを検知して、内部電圧検出信号１０３Ｓを発生する。
【００１９】
次に外部電圧検出信号１０２Ｓと、内部電圧検出信号１０３Ｓとを、ＡＮＤ回路１０４に入力し、ＡＮＤ出力信号１０４Ｓを出力する。
そして、レベルシフタ回路１０５は、前記ＡＮＤ出力信号１０４Ｓを入力とし、これをレベルシフトして、内部電圧発生回路１０１の出力である内部電圧検出信号１０３Ｓと同じ電圧レベルとし、該同じ電圧レベルになったリセット信号１０５Ｓを出力する。
最後にリセット信号１０５Ｓは、リセット出力端子１０７を通して、内部ロジック回路に出力される。
【００２０】
このような、本実施の形態１においては、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路１０１と、外部電圧を検出し、外部電圧検出信号を発生する外部電圧検出回路１０２と、前記内部電圧発生回路１０１より発生した電圧を検出し、内部電圧検出信号１０３Ｓを発生する内部電圧検出回路１０３と、前記外部電圧検出信号１０２Ｓと、前記内部電圧検出信号１０３Ｓとの論理積をとるＡＮＤ回路１０４と、前記ＡＮＤ回路１０４の出力信号をレベルシフトして、供給するレベルシフタ回路１０５とを備え、外部電圧と内部電圧の各電源電圧を検知する回路の出力信号の論理積をとり、これをレベルシフトして出力するようにしたので、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路１０１より内部電圧供給端子１０６を介して安定的に供給された後に、すなわち、内部電圧検出信号１０３Ｓと、外部電圧検出信号１０２Ｓとの論理積がとられた後に、リセット出力端子１０７から該論理積信号であるリセット信号１０５Ｓが出力されてリセットされ、その後リセットが解除されることとなる。したがって、内部ロジック回路は、リセット後のその状態を一意に決められるものとなる効果が得られる。
【００２１】
（実施の形態２）
図２は本発明の実施の形態２に係る半導体集積回路を示している。
図２において、１００は、外部電圧供給端子である。１０１は、内部電圧発生回路である。１０２は、外部電圧検出回路である。２０１は、遅延回路である。１０５は、レベルシフタ回路である。１０６は、内部電圧供給端子である。１０７は、リセット信号出力端子である。
そして、これらの各部の機能、作用は、遅延回路２０１を除き、図１に示すものと同様であり、対応する各部には、同一の符号を付してある。
【００２２】
以上のように構成された実施の形態２の半導体集積回路について、図１と異なる部分について、その動作を以下に説明する。
外部電圧検出回路１０２より出力された外部電圧検出信号１０２Ｓは、遅延回路２０１に入力される。
遅延回路２０１では、内部電圧発生回路１０１で発生される内部電圧１０１Ｓが安定的に供給されるまで、ある一定期間、外部電圧検出信号１０２Ｓを遅延し、遅延信号２０１Ｓとなり、レベルシフタ回路１０５に入力される。
【００２３】
このような本実施の形態２においては、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路１０１と、外部電圧を検出し、外部電圧検出信号１０２Ｓを発生する外部電圧検出回路と、前記外部電圧検出信号１０２Ｓをある一定時間遅延させる遅延回路２０１と、該遅延回路２０１の出力信号２０１Ｓをレベルシフトして、該レベルシフトした信号１０５Ｓを供給するレベルシフタ回路１０５とを備えたので、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路１０１より内部電圧供給端子１０６を介して安定的に供給された後に、すなわち、内部電圧検出信号１０３Ｓが遅延回路２０１により所定時間遅延された後に、レベルシフタ回路１０５によりレベルシフトされて、リセット出力端子１０７からリセット信号１０５Ｓが出力されてリセットされ、その後リセットが解除されることとなる。したがって、内部ロジック回路は、リセット後のその状態を一意に決められるものとなる効果が得られる。
【００２４】
（実施の形態３）
図３は本発明の実施の形態３に係る半導体集積回路を示している。
図３において、１００は、外部電圧供給端子である。１０１は、内部電圧発生回路である。１０２は、外部電圧検出回路である。３０１は、遅延量調整信号３０２Ｓにより遅延量を可変できる遅延回路である。３０２は、遅延量検出回路である。１０５は、レベルシフタ回路である。１０６は、内部電圧供給端子である。１０７は、リセット信号出力端子である。
そして、これらの各部の機能、作用は、遅延回路３０１、遅延量検出回路３０２を除き、図１に示すものと同様であり、対応する各部には、同一の符号を付してある。
【００２５】
以上のように構成された実施の形態３の半導体集積回路について、図１と異なる部分について、その動作を以下に説明する。
外部電圧検出回路１０２より出力された外部電圧検出信号１０２Ｓは、遅延回路３０１に入力される。
遅延量検出回路３０２では、内部電圧発生回路１０１で発生される内部電圧１０１Ｓが安定的に供給されるまでの遅延量を検出し、遅延量信号３０２Ｓを出力する。遅延回路３０１では、遅延量信号３０２Ｓに示される時間だけ、外部電圧検出信号１０２Ｓを遅延して、遅延信号２０１Ｓを出力し、これを、レベルシフタ回路１０５に入力する。
【００２６】
ここで、遅延量検出回路３０２の遅延量検出方法の一例としては、外部電圧１００Ｓと、内部電圧１０１Ｓとの電位差が、ある所定のレベルより大きくなるまでの時間を測定するようにする。
【００２７】
このような本実施の形態３においては、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路１０１と、外部電圧を検出し、外部電圧検出信号１０２Ｓを発生する外部電圧検出回路と、前記外部電圧検出信号１０２Ｓを、可変の遅延量だけ遅延させる遅延回路３０１と、該遅延回路３０１に与える遅延量を検出する遅延量検出回路３０２と、該遅延回路３０１の出力信号をレベルシフトして、内部ロジック回路に供給するレベルシフタ回路１０５とを備え、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路１０１より内部電圧供給端子１０６を介して安定的に供給された後に、すなわち、内部電圧検出信号１０３Ｓが遅延回路３０１により遅延量検出回路３０２で検出された遅延量だけ遅延された後に、レベルシフタ回路１０５によりレベルシフトされ、リセット出力端子１０７からリセット信号１０５Ｓが出力されてリセットされ、その後リセットが解除されることとなる。したがって、内部ロジック回路は、リセット後のその状態を一意に決められるものとなる効果が得られる。
【００２８】
（実施の形態４）
図４は本発明の実施の形態４に係る半導体集積回路を示している。
図４において、１００は、外部電圧供給端子である。１０１は、内部電圧発生回路である。４０１は、クロック入力端子である。４０２は、フリップフロップである。４０３は、外部電圧検出回路である。１０５は、レベルシフタ回路である。１０６は、内部電圧供給端子である。１０７は、リセット信号出力端子である。
そして、これらの各部の機能、作用は、フリップフロップ４０２、外部電圧検出回路４０３を除き、図１に示すものと同様であり、対応する各部には、同一の符号を付してある。
【００２９】
以上のように構成された実施の形態４の半導体集積回路について、図１と異なる部分について、その動作を以下に説明する。
外部電圧供給端子１００より供給された外部電圧１００Ｓは、外部電圧検出回路４０３に供給される。
外部電圧検出回路４０３では、供給された外部電圧１００Ｓが、所定の検知基準レベルになったことを検知して、第１の外部電圧検出信号４０３Ｓを発生する。
【００３０】
フリップフロップ４０２は、内部電圧１０１Ｓで動作する。クロック入力端子４０１からは、本実施の形態４の半導体集積回路が内蔵されるのと同じＬＳＩより発生されたクロック４０１Ｓが、フリップフロップ４０２に供給される。
フリップフロップ４０２は、まず、第１の外部電圧検出信号４０３Ｓにより、非同期リセットがかかり、ＦＦ出力４０２ＳがＬになる。その後、内部電圧１０１Ｓ、およびクロック４０１Ｓが安定的になり、定常動作できるようになると、ＦＦ出力信号４０２ＳがＨになる、という回路である。
【００３１】
外部電圧検出回路４０３は、第１の外部電圧検出信号４０３Ｓを出力する一方で、第１の外部電圧検出信号４０３Ｓを、ＦＦ出力信号４０２ＳがＨになった時点で、第２の外部電圧検出信号４１３Ｓとして出力する。
その後は、図１と同様に処理され、リセット出力端子１０７を通して、内部ロジック回路に出力される。
【００３２】
また、このフリップフロップ４０２の代わりに、外部電圧１００Ｓと、内部電圧１０１Ｓとの電位差が、ある所定のレベルより大きくなったことを検出し、その検出信号にて、第２の外部電圧検出信号４１３Ｓを活性化するようにしてもよい。
【００３３】
このような本実施の形態４においては、単一の外部電圧が供給され、内部電圧を発生する内部電源発生回路１０１と、外部電圧を検出し、第１、および第２の外部電圧検出信号４０３Ｓ、４１３Ｓを発生する外部電圧検出回路と、前記外部電圧検出回路４０３からの第１の外部電圧検出信号４０３Ｓが入力された時に非同期リセットされ、所定時間後に、前記外部電圧検出回路より、前記第１の外部電圧検出信号を活性化させた第２の外部電圧検出信号を出力せしめるフリップフロップ４０２と、該フリップフロップ４０２からの出力により活性化される第２の外部電圧検出信号４１３Ｓをレベルシフトして、供給するレベルシフタ回路１０５とを備え、まず、第１の外部電圧検出信号４０３Ｓにより、フリップフロップ４０２の非同期リセットがかかって、ＦＦ出力４０２ＳがＬになり、その後、内部電圧１０１Ｓ、およびクロック４０１Ｓが安定的になり、定常動作できるようになったとき、ＦＦ出力信号４０２ＳがＨになり、第２の外部電圧検出信号４１３Ｓが出力されて、これがレベルシフタ回路１０５によりレベルシフトされ、内部ロジック回路に供給されるように構成したので、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路１０１より内部電圧供給端子１０６を介して安定的に供給された後に、リセット出力端子１０７からリセット信号１０５Ｓが出力されてリセットされ、その後リセットが解除されることとなる。したがって、内部ロジック回路は、リセット後のその状態を一意に決められるものとなる効果が得られる。
【００３４】
（実施の形態５）
図５は本発明の実施の形態５に係る半導体集積回路を示している。
図５において、１００は、外部電圧供給端子である。１０１は、内部電圧発生回路である。１０２は、外部電圧検出回路である。１０３は、内部電圧検出回路である。１０４は、ＡＮＤ回路である。１０５は、レベルシフタ回路である。１０６は、内部電圧供給端子である。１０７は、リセット信号出力端子である。５０１は、遅延回路である。
そして、これらの各部の機能、作用は、遅延回路５０１を除き、図１に示すものと同様であり、対応する各部には、同一の符号を付してある。
【００３５】
以上のように構成された実施の形態５の半導体集積回路について、図１と異なる部分について、その動作を以下に説明する。
内部電圧検出回路１０３より出力された内部電圧検出信号１０３Ｓは、遅延回路５０１に入力される。
遅延回路５０１では、内部電圧発生回路１０１で発生される内部電圧１０１Ｓが安定的に供給されるまで、ある一定期間、内部電圧検出信号１０３Ｓを遅延し、遅延信号５０２Ｓとなり、ＡＮＤ回路１０４に入力される。
【００３６】
その後は、図１に同様に処理され、リセット出力端子１０７を通して、内部ロジック回路に出力される。
また、遅延回路５０１を、実施の形態３と同様に、遅延量検出回路により、その遅延すべき遅延量を検出し、その遅延量に応じて遅延を行う遅延量可変回路にしてもよい。
【００３７】
このような本実施の形態５においては、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路１０１と、外部電圧を検出し、外部電圧検出信号１０２Ｓを発生する外部電圧検出回路１０２と、前記内部電源発生回路１０１より発生した電圧を検出し、内部電圧検出信号１０３Ｓを発生する内部電圧検出回路１０３と、前記内部電圧検出信号１０３Ｓを、ある一定時間遅延させる遅延回路５０１と、前記外部電圧検出信号１０２Ｓと、前記遅延回路５０１の出力信号との論理積をとるＡＮＤ回路１０４と、該ＡＮＤ回路１０４の出力信号をレベルシフトして、供給するレベルシフタ回路１０５とを備えたものとしたので、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路１０１より、内部電圧供給端子１０６を介して安定的に供給された後に、すなわち、内部電圧検出信号１０３Ｓが、遅延回路５０１により所定時間遅延され、該遅延された信号と、外部電圧検出信号１０２Ｓとの論理積がとられた後に、リセット出力端子１０７から該論理積信号であるリセット信号１０５Ｓが出力されてリセットされ、その後リセットが解除されることとなる。したがって、内部ロジック回路は、リセット後のその状態を一意に決められるものとなる効果が得られる。
【００３８】
（実施の形態６）
図６は本発明の実施の形態６に係る半導体集積回路を示している。
図６において、６００は、外部電圧源である。１０１は、内部電圧発生回路である。６０１は、半導体集積回路の外部に設けるＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ、低域通過フィルタ）である。６０３は、外部電圧１００Ｓで動作するバッファである。１０３は、内部電圧検出回路である。１０５は、レベルシフタ回路である。１０６は、内部電圧供給端子である。１０７は、リセット信号出力端子である。
そして、これらの各部の機能、作用は、内部電圧発生回路１０１、およびレベルシフタ回路１０５は、図１に示すものと同様であり、同一の符号を付してある。
【００３９】
以上のように構成された実施の形態６の半導体集積回路について、その動作を以下に説明する。
まず、外部電圧源６００より供給された外部電圧１００Ｓは、内部電圧発生回路１０１に供給され、内部電圧１０１Ｓを発生させる。
内部電圧１０１Ｓは、内部電圧供給端子１０６より内部ロジック回路に供給される。
【００４０】
一方、外部電圧１００Ｓは、ＬＰＦ６０１にも供給され、ＬＰＦ出力信号６０１Ｓを出力する。
ＬＰＦ６０１では、内部電圧発生回路１０１の発生する内部電圧１０１Ｓが安定するまで、時定数を変えることで、出力遅延を可変する。
ＬＰＦ６０１からのＬＰＦ出力信号６０１Ｓは、バッファ６０２に入力される。バッファ６０２は、外部電圧１００Ｓに対応した信号振幅のバッファ出力信号６０２Ｓを出力する。
【００４１】
そして、バッファ出力信号６０２Ｓを、内部電圧発生回路１０１の出力信号１０１Ｓと同じ電圧レベルになるように、レベルシフタ回路１０５に入力する。
レベルシフタ回路１０５は、内部電圧発生回路１０１と同じ電圧レベルになったリセット信号１０５Ｓを出力する。
最後に、リセット信号１０５Ｓは、リセット出力端子１０７を通して、内部ロジック回路に出力される。
また、バッファ６０２については、これは、ノイズに対する強度を上げるために、シュミットトリガタイプの回路にしてもよい。
【００４２】
このような本実施の形態６においては、単一の外部電源６００からの電圧が供給され、内部電圧を発生する内部電圧発生回路１０１と、前記外部電源６００の電圧を低域通過フィルタ６０１に通して入力信号とし、前記外部電圧と同じレベルにて動作するバッファ６０２と、前記バッファ６０２の出力信号をレベルシフトして、供給するレベルシフタ回路１０５とを備え、ＬＰＦ６０１において、内部電圧発生回路１０１の発生する内部電圧１０１Ｓが安定するまで時定数を変えるようにすることで出力遅延を可変するとともに、ＬＰＦ６０１からのＬＰＦ出力信号６０１Ｓをバッファ６０２により外部電圧１００Ｓに対応した信号振幅とし、その出力であるバッファ出力信号６０２Ｓをレベルシフタ回路１０５に入力して、その出力１０５Ｓを内部電圧発生回路１０１の出力信号１０１Ｓと同じ電圧レベルになるようにしたので、内部電圧で動作する内部ロジック回路は、回路が動作できる電圧が内部電圧発生回路１０１より安定的に供給された後に、リセット出力端子１０７からのリセット信号１０５Ｓによりリセットされ、その後リセットが解除されることとなり、リセット後のその状態を一意に決められるもの、とすることができる効果が得られる。
【００４３】
【発明の効果】
以上のように、本発明（請求項１）にかかる半導体集積回路によれば、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、前記内部電圧発生回路より発生した電圧が、所定の内部電圧基準レベルになったことを検出し、内部電圧検出信号を発生する内部電圧検出回路と、前記外部電圧検出信号と、前記内部電圧検出信号との論理積をとるＡＮＤ回路と、前記ＡＮＤ回路の出力信号をレベルシフトして、供給するレベルシフタ回路とを備えた、ことを特徴とするものとしたので、外部電圧と内部電圧の各電源電圧を検知する回路の出力信号の論理積をとり、これをレベルシフトして出力するようにしたので、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路より内部電圧供給端子を介して安定的に供給された後に、そのリセットが解除されることとなり、該内部ロジック回路がリセット後のその状態を一意に決められるものが得られる効果がある。
【００４４】
また、本発明（請求項２）にかかる半導体集積回路によれば、単一の外部電圧が供給され、前記内部電圧を発生する内部電圧発生回路と、前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、前記外部電圧検出信号を、ある一定時間遅延させる遅延回路と、該遅延回路の出力信号をレベルシフトして、供給するレベルシフタ回路とを備えた、ことを特徴とするものとしたので、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路より内部電圧供給端子を介して安定的に供給された後に、そのリセットが解除されることとなり、内部ロジック回路がリセット後のその状態を一意に決められるもの、が得られる効果がある。
【００４５】
また、本発明（請求項３）にかかる半導体集積回路によれば、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、前記外部電圧検出信号を、可変の遅延量だけ遅延させる遅延回路と、該遅延回路に与える遅延量を検出する遅延量検出回路と、前記遅延回路の出力信号をレベルシフトして、供給するレベルシフタ回路とを備えた、ことを特徴とするものとしたので、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路より内部電圧供給端子を介して安定的に供給された後に、そのリセットが解除されることとなり、該内部ロジック回路がリセット後のその状態を一意に決められるもの、が得られる効果がある。
【００４６】
また、本発明（請求項４）にかかる半導体集積回路によれば、請求項３記載の半導体集積回路において、上記遅延量検出回路は、上記外部電圧と、上記内部電圧との電位差が、ある所定のレベルより大きくなるまでの時間を測定するものである、ことを特徴とするものとしたので、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路より内部電圧供給端子を介して安定的に供給された後に、そのリセットが解除されることとなり、該内部ロジック回路がリセット後のその状態を一意に決められるもの、が得られる効果がある。
【００４７】
また、本発明（請求項５）にかかる半導体集積回路によれば、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、前記外部電圧が所定の外部電圧基準レベルになったことを検出し、第１の外部電圧検出信号を発生する外部電圧検出回路と、前記外部電圧検出回路からの前記第１の外部電圧検出信号を入力した時に非同期リセットされ、所定時間後に、前記外部電圧検出回路より、前記第１の外部電圧検出信号を活性化させた第２の外部電圧検出信号を出力せしめるフリップフロップと、該フリップフロップからの出力により活性化される前記第２の外部電圧検出信号をレベルシフトして、供給するレベルシフタ回路と、を備えた、ことを特徴とするものとしたので、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路より内部電圧供給端子を介して安定的に供給された後に、そのリセットが解除されることとなり、該内部ロジック回路がリセット後のその状態を一意に決められるもの、が得られる効果がある。
【００４８】
また、本発明（請求項６）にかかる半導体集積回路によれば、単一の外部電圧が供給され、内部電圧を発生する内部電圧発生回路と、前記外部電圧が所定の外部電圧基準レベルになったことを検出し、外部電圧検出信号を発生する外部電圧検出回路と、前記内部電圧発生回路より発生した電圧が所定の内部電圧基準レベルになったことを検出し、内部電圧検出信号を発生する内部電圧検出回路と、前記内部電圧検出信号を、ある一定時間遅延させる遅延回路と、前記外部電圧検出信号と、前記遅延回路の出力信号との論理積をとるＡＮＤ回路と、該ＡＮＤ回路の出力信号をレベルシフトして、供給するレベルシフタ回路と、を備えた、ことを特徴とするものとしたので、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路より内部電圧供給端子を介して安定的に供給された後に、そのリセットが解除されることとなり、該内部ロジック回路がリセット後のその状態を一意に決められるもの、が得られる効果がある。
【００４９】
また、本発明（請求項７）にかかる半導体集積回路によれば、単一の外部電源からの電圧が供給され、内部電圧を発生する内部電圧発生回路と、前記外部電源の電圧を、低域通過フィルタに通して入力信号とし、前記外部電圧と同じレベルにて動作するバッファと、前記バッファの出力信号をレベルシフトして、供給するレベルシフタ回路と、を備えた、ことを特徴とするものとしたので、内部電圧で動作する内部ロジック回路は、該内部ロジック回路に、回路が動作できる電圧が内部電圧発生回路より内部電圧供給端子を介して安定的に供給された後に、そのリセットが解除されることとなり、該内部ロジック回路がリセット後のその状態を一意に決められるもの、が得られる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体集積回路を示す構成図。
【図２】本発明の実施の形態２による半導体集積回路を示す構成図。
【図３】本発明の実施の形態３による半導体集積回路を示す構成図。
【図４】本発明の実施の形態４による半導体集積回路を示す構成図。
【図５】本発明の実施の形態５による半導体集積回路を示す構成図。
【図６】本発明の実施の形態６による半導体集積回路を示す構成図。
【図７】従来の技術による半導体集積回路を示す構成図。
【符号の説明】
１００  外部電圧供給端子
１０１  内部電圧発生回路
１０２  外部電圧検出回路
１０３，１０８  内部電圧検出回路
１０４  ＡＮＤ回路
１０５  レベルシフタ回路
１０６  内部電圧供給端子
１０７  リセット信号出力端子
１０９  内部電圧動作回路
１１０  外部電圧動作回路
２０１  遅延回路（外部電圧検出信号を遅延）
３０１  遅延量可変遅延回路
３０２  遅延量検出回路
４０１  クロック入力端子
４０２  フリップフロップ
４０３  外部電圧検出回路（多電圧検知）
５０１  遅延回路（内部電圧検出信号を遅延）
６００  外部電圧源
６０１  ＬＰＦ
６０２  バッファ
１００Ｓ  外部電圧
１０１Ｓ  内部電圧
１０２Ｓ  外部電圧検出信号
１０３Ｓ  内部電圧検出信号
１０４Ｓ  ＡＮＤ出力信号
１０５Ｓ  リセット信号
２０１Ｓ  遅延信号（外部電圧検出信号を遅延）
３０２Ｓ  遅延量信号
４０１Ｓ  クロック信号
４０２Ｓ  ＦＦ出力信号
４０３Ｓ  第１の外部電圧検出信号
４１３Ｓ  第２の外部電圧検出信号
５０２Ｓ  遅延信号（内部電圧検出信号を遅延）
６０１Ｓ  ＬＰＦ出力信号
６０２Ｓ  バッファ出力信号
【図１】
2004165732.tif 000003
【図２】
2004165732.tif 000004
【図３】
2004165732.tif 000005
【図４】
2004165732.tif 000006
【図５】
2004165732.tif 000007
【図６】
2004165732.tif 000008
【図７】
2004165732.tif 000009