(57)【要約】【課題】半導体集積回路の内部回路の十分高いトグル率を得、かつ装置自体が正常に動作していることを確認でき、エージングテストを容易に実施する。【解決手段】テスト信号発生回路１０２と、外部出力端子を有するテスト信号受信回路１０３と、複数のスキャンチェーン１０４、１０５とを備え、複数のスキャンチェーンを縦続接続して１本のスキャンチェーンに構成し、テスト信号発生回路の出力を縦続接続された複数のスキャンチェーンの最初のスキャンチェーンの入力に接続し、縦続接続された複数のスキャンチェーンの最後のスキャンチェーンの出力をテスト信号受信回路に接続し、テスト信号発生回路はＭ系列の信号パターンを出力し、テスト信号受信回路はテスト信号発生回路のシフトレジスタ段数と同一のビット数の１が入力されたことを検出する。【選択図】　図１
2004012180.tif 000002
【特許請求の範囲】
【請求項１】
外部出力端子を有するテスト信号発生回路と、
外部入力端子と外部出力端子を有するテスト信号受信回路と、
外部入力端子と外部出力端子を有する複数のスキャンチェーンと、
を具備することを特徴とする半導体集積回路装置。
【請求項２】
テスト信号発生回路と、外部出力端子を有するテスト信号受信回路と、複数のスキャンチェーンとを具備し、
前記複数のスキャンチェーンはそれぞれスキャンモード制御信号で接続可否が選択される選択回路により縦続接続されて１本のスキャンチェーンに構成され、前記テスト信号発生回路の出力は前記スキャンモード制御信号で接続可否が選択される選択回路により前記縦続接続された複数のスキャンチェーンの最初のスキャンチェーンの入力に接続され、前記縦続接続された複数のスキャンチェーンの最後のスキャンチェーンの出力は前記テスト信号受信回路に接続されることを特徴とする半導体集積回路装置。
【請求項３】
前記テスト信号発生回路は所定の信号パターンを出力し、前記テスト信号受信回路は前記所定の信号パターンが入力されたことの検出信号を出力することを特徴とする請求項１または２記載の半導体集積回路装置。
【請求項４】
前記テスト信号発生回路はＭ系列の信号パターンを出力し、前記テスト信号受信回路は前記テスト信号発生回路のシフトレジスタ段数と同一のビット数の１が入力されたことを検出することを特徴とする請求項３記載の半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はエージングテストの実施を容易にする半導体集積回路装置に関する。
【０００２】
【従来の技術】
半導体集積回路の製品出荷前の検査においては、内部回路を動作させて初期不良を検出するエージングテストを実施している。初期不良を効率よく検出するために、内部回路のトグル率が高くなるよう半導体集積回路を動作させる必要があるとともに、その動作が確実に実施されているかを検出する手段が必要である。
【０００３】
従来、エージングテストを実施するには、半導体集積回路製品を搭載するエージングテスト基板を設計している。半導体集積回路に入力を与えるために、エージングテスト基板には、クロック信号をはじめ各種信号を供給するために、一般に種々の信号発生器を設けている。
【０００４】
また、より容易にエージングテストを実施でき、かつ簡単な装置で実現することが望まれる。そのための従来例として、特開平０２−２４９９８２号公報に記載された半導体集積回路装置がある。図５は同公報に記載された半導体集積回路装置の構成を示すブロック図で、エージングテスト用に発信器５０１、カウンタ５０２、ゲート回路５１１〜５１４を半導体集積回路内に搭載し、半導体集積回路外部に複雑な装置を搭載することを不要にしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来例のようにカウンタの出力信号を半導体集積回路に入力しても、初期不良を効率よく検出するために内部回路のトグル率が十分高くなるように半導体集積回路を動作させることは困難である。さらに、装置自体が正常に動作しているかという観点での確認手段に乏しい。
【０００６】
本発明は上記事情に鑑みてなされたもので、内部回路のトグル率が十分に高くなるように半導体集積回路を動作させることができ、かつ装置自体が正常に動作していることを確認することができ、エージングテストの実施を容易にする半導体集積回路装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この課題を解決するために、本発明の請求項１に記載の半導体集積回路装置は、外部出力端子を有するテスト信号発生回路（１０２）と、外部入力端子と外部出力端子を有するテスト信号受信回路（１０３）と、外部入力端子と外部出力端子を有する複数のスキャンチェーン（１０４、１０５）とを具備するものである。
【０００８】
上記構成によれば、エージングテストを実施する際に、エージングテスト基板において、従来のように各種信号を供給するための種々の信号発生器を設ける必要がなく、複数のスキャンチェーンが縦続接続されて１本のスキャンチェーンになるようにそれぞれのスキャンチェーンの外部入力端子と外部出力端子を接続し、テスト信号発生回路の外部出力端子を縦続接続された複数のスキャンチェーンの最初のスキャンチェーンの外部入力端子に接続し、縦続接続された複数のスキャンチェーンの最後のスキャンチェーンの外部出力端子をテスト信号受信回路の外部入力端子に接続し、クロック信号を供給するだけで良いので、エージングテスト基板の設計を簡易にすることができる。
【０００９】
本発明の請求項２に記載の半導体集積回路装置は、テスト信号発生回路と、外部出力端子を有するテスト信号受信回路と、複数のスキャンチェーンとを具備し、前記複数のスキャンチェーンはそれぞれスキャンモード制御信号で接続可否が選択される選択回路により縦続接続されて１本のスキャンチェーンに構成され、前記テスト信号発生回路の出力は前記スキャンモード制御信号で接続可否が選択される選択回路により前記縦続接続された複数のスキャンチェーンの最初のスキャンチェーンの入力に接続され、前記縦続接続された複数のスキャンチェーンの最後のスキャンチェーンの出力は前記テスト信号受信回路に接続されるものである。
【００１０】
上記構成によれば、エージングテストを実施する際に、請求項１記載の半導体集積回路装置のように外部端子の間を接続することが不要になり、エージングテスト基板においてはクロック信号を供給するだけで良いので、エージングテスト基板の設計をさらに簡易にすることができる。
【００１１】
本発明の請求項３に記載の半導体集積回路装置は、請求項１または２記載の半導体集積回路装置において、前記テスト信号発生回路は所定の信号パターンを出力し、前記テスト信号受信回路は前記所定の信号パターンが入力されたことの検出信号を出力するものである。
【００１２】
上記構成によれば、テスト信号発生回路から出力された所定の信号パターンが縦続接続された複数のスキャンチェーンに与えられ、これによりスキャンチェーンの各フリップフロップに接続された組み合せ回路のトグル率を高めることができ、テスト信号受信回路で所定の信号パターンが入力されたことが検出されるので、テスト信号発生回路および複数のスキャンチェーンが正常に動作していることを確認することができる。
【００１３】
本発明の請求項４に記載の半導体集積回路装置は、請求項３記載の半導体集積回路装置において、前記テスト信号発生回路はＭ系列の信号パターンを出力し、前記テスト信号受信回路は前記テスト信号発生回路のシフトレジスタ段数と同一のビット数の１が入力されたことを検出するものである。
【００１４】
上記構成によれば、テスト信号発生回路から出力されたＭ系列のランダムデータが縦続接続された複数のスキャンチェーンに与えられ、これによりスキャンチェーンの各フリップフロップに接続された組み合せ回路のトグル率を最大限に高めることができ、テスト信号受信回路ではＭ系列の特徴的な信号パターンが入力されたことが周期的に検出されるので、テスト信号発生回路および複数のスキャンチェーンが正常に動作していることを確認することができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。図１は本発明の第１の実施の形態に係る半導体集積回路装置のエージングテスト回路の構成を示すブロック図である。図１において、半導体集積回路装置１０１は、テスト信号発生回路１０２、テスト信号受信回路１０３、複数のスキャンチェーン１０４、１０５を内蔵して構成される。
【００１６】
複数のスキャンチェーン１０４、１０５は、それぞれ複数のフリップフロップ１１１〜１１３、および複数のフリップフロップ１１４〜１１６が、組み合せ回路を経由せずに直接シリアル接続されて構成されるものである。複数のスキャンチェーン１０４、１０５は互いに独立で、それぞれ外部入力端子１２２、１２４、および外部出力端子１２３、１２５を有する。また、テスト信号発生回路１０２は外部出力端子１２１を有し、テスト信号受信回路１０３は外部入力端子１２６と外部出力端子１２７を有する。
【００１７】
エージングテストを実施する際は、テスト信号発生回路１０２の外部出力端子１２１をスキャンチェーン１０４の外部入力端子１２２に、スキャンチェーン１０４の外部出力端子１２３をスキャンチェーン１０５の外部入力端子１２４に、スキャンチェーン１０５の外部出力端子１２５をテスト信号受信回路１０３の外部入力端子１２６にそれぞれ接続することにより、半導体集積回路装置に含まれるすべてのフリップフロップがテスト信号発生回路１０２とテスト信号受信回路１０３の間に接続された状態にする。
【００１８】
テスト信号発生回路１０２としては、例えば、帰還タップを有する線形帰還シフトレジスタで形成される比較的段数の多いシフトレジスタ系列（Ｍ系列）を用いる。図３は、段数が１５段のＭ系列のランダムデータを発生させるテスト信号発生回路を示す回路図である。
【００１９】
図３において、３０１〜３１５はシフトレジスタに構成されたフリップフロップ、３１６〜３２０は排他的論理和回路である。フリップフロップ３０６、３０８、３０９、３１０、３１４からの帰還タップ出力とフリップフロップ３０１の出力の排他的論理和をフリップフロップ３１５に帰還することにより、フリップフロップ３０１の出力にＭ系列のランダムデータを得る。
【００２０】
この回路は、シフトレジスタの初期値をすべて０にして動作させると、出力は変化せず永久に０のままであるが、初期値として０以外の値を設定すると、ランダムデータが出力され、（２＾１５−１）回に１回はシフトレジスタのすべてのビットが１の状態になるという特徴がある。したがって、スキャンチェーンの各フリップフロップに接続されている組み合せ回路へはトグル率の高い信号の組み合せを入力することができる。
【００２１】
また、Ｍ系列のランダムデータが（２＾１５−１）回に１回はすべてのビットが１になるという特徴を利用して、テスト信号受信回路１０３において、テスト信号発生回路１０２および複数のスキャンチェーン１０４、１０５が正常に動作していることを確認することができる。
【００２２】
図４は、エージングテスト回路の正常動作を確認するためのテスト信号受信回路１０３の構成例を示す回路図である。図４において、４０１〜４１５はシフトレジスタに構成されたフリップフロップ、４２２〜４２５はＡＮＤ回路、４２０は縦続接続された最後のスキャンチェーンの出力、４２１はテスト信号受信回路１０３から出力されるパターン一致フラグである。
【００２３】
スキャンチェーンの出力４２１は、順次シフトレジスタに入力されてシフトされ、シフトレジスタを構成するフリップフロップ４０１〜４１５の値がすべて１になると、ＡＮＤ回路４２２〜４２５により、パターン一致フラグ４２１が１になり、Ｍ系列のランダムデータが１周したことが分かる。
【００２４】
以上のように、図３のテスト信号発生回路と図４のテスト信号受信回路を用いて、図１の半導体集積回路装置１０１を動作させることにより、テスト信号発生回路１０２から出力されたランダムデータが縦続接続された複数のスキャンチェーン１０４、１０５に与えられ、スキャンチェーンの各フリップフロップに接続された組み合せ回路へはトグル率の高い信号の組み合せが入力され、テスト信号発生回路１０２および複数のスキャンチェーン１０４、１０５が正常に動作している場合はテスト信号受信回路１０３からパターン一致フラグに周期的に１が出力される。
【００２５】
その結果、エージングテストを実施する際に、エージングテスト基板において、従来のように各種信号を供給するための種々の信号発生器を設ける必要がなく、外部入力端子と出力端子をそれぞれ図１に示したように接続してクロック信号を供給するだけで良いので、エージングテスト基板の設計を簡易にすることができる。
【００２６】
図２は本発明の第２の実施の形態に係る半導体集積回路装置のエージングテスト回路の構成を示すブロック図である。図２において、半導体集積回路装置２０１は、第１の実施の形態と同様に、テスト信号発生回路２０２、テスト信号受信回路２０３、複数のスキャンチェーン２０４、２０５を内蔵して構成される。
【００２７】
複数のスキャンチェーン２０４、２０５は、それぞれ複数のフリップフロップ２１１〜２１３、および複数のフリップフロップ２１４〜２１６が、組み合せ回路を経由せずに直接シリアル接続されて構成される。ここで、テスト信号発生回路２０２、テスト信号受信回路２０３、複数のスキャンチェーン２０４、２０５は、第１の実施の形態と異なり、半導体集積回路装置２０１内部で第１の実施の形態の使用時と同様に接続される。また、テスト信号受信回路１０３は外部出力端子１２７を有する。
【００２８】
複数のスキャンチェーン２０４、２０５の各入力にはスキャンチェーンを縦続接続するか否かを選択する選択回路２３１、２３２を備えている。選択回路２３１、２３２は図示されないスキャンモード信号により制御され、スキャンチェーンの縦続接続を選択しない場合は、外部入力端子２２１、２２２からの信号を入力することができる。
【００２９】
このように、複数のスキャンチェーンが半導体集積回路装置内部で縦続接続されている場合は、エージングテストを実施する際に、第１の実施の形態にように外部出力端子同士を接続することが不要になり、エージングテスト基板においてはクロック信号を供給するだけで良いので、エージングテスト基板の設計をさらに簡易にすることができる。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、エージングテストを実施する際に、外部端子の接続を処理しクロック信号を供給する簡易なエージングテスト基板を設計するだけで、テスト信号発生回路からスキャンチェーンを経由して半導体集積回路装置内の回路のトグル率を高くするランダムデータが供給されるので、半導体集積回路の初期不良を効率よく検出することができる。
【００３１】
さらに本発明によれば、テスト信号発生回路からＭ系列のランダムデータを出力することにより、スキャンチェーンの各フリップフロップに接続された組み合せ回路のトグル率を最大限に高めることができ、テスト信号受信回路でＭ系列の特徴的な信号パターンを周期的に検出することにより、テスト信号発生回路および複数のスキャンチェーンが正常に動作していることを確認することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体集積回路装置のエージングテスト回路の構成を示すブロック図。
【図２】本発明の第２の実施の形態に係る半導体集積回路装置のエージングテスト回路の構成を示すブロック図。
【図３】Ｍ系列のランダムデータを発生させるテスト信号発生回路を示す回路図。
【図４】エージングテスト回路の正常動作を確認するためのテスト信号受信回路の構成例を示す回路図。
【図５】従来の半導体集積回路装置のエージングテスト回路の構成を示すブロック図。
【符号の説明】
１０１、２０１　半導体集積回路
１０２、２０２　テスト信号発生回路
１０３、２０３　テスト信号受信回路
１０４，１０５、２０４、２０５　スキャンチェーン
１１１〜１１６、２１１〜２１６　フリップフロップ
１２１、１２３、１２５、１２７、２２３　外部出力端子
１２２、１２４、１２６、２２１、２２２　外部入力端子
２３１、２３２　選択回路
３０１〜３１５、４０１〜４１５　フリップフロップ
３１６〜３２０　排他的論理和回路
４２０　縦続接続された最後のスキャンチェーンの出力
４２１　パターン一致フラグ
４２２〜４２５　ＡＮＤ回路
５０１　発信器
５０２　カウンタ
５１１〜５１４　ゲート回路
【図１】
2004012180.tif 000003
【図２】
2004012180.tif 000004
【図３】
2004012180.tif 000005
【図４】
2004012180.tif 000006
【図５】
2004012180.tif 000007