(57)【要約】      （修正有）【課題】対象領域の外側の領域から、対象領域またはプローブへの干渉または導電を最小化する改良されたプローブ構成を有する、半導体ウエハの電気特性を測定する装置を提供する。また、マッピングおよび測定処理の時間とコストを減少させる測定装置を提供する。【解決手段】半導体ウエハの少なくとも１つの電気特性を測定する装置であって、末端に、半導体ウエハの対象領域と導電するための導電性の先端を有するシャフトを備えるプローブを具備している。前記装置は、さらに、前記導電性の先端と前記対象領域との間に電気刺激を印加する装置、および前記電気刺激に対する半導体ウエハの応答を測定して、前記応答から半導体ウエハの前記少なくとも１つの電気特性を決定する装置を具備している。前記プローブのシャフトを囲むプローブ保護部が前記プローブの末端に隣接して備えられている。前記プローブ保護部は、前記プローブと前記半導体ウエハの前記対象領域の外部領域と導電を防ぐ。【選択図】図１
2004274036.tif 000002
【特許請求の範囲】
【請求項１】
導電性の先端を有するプローブと；
前記導電性の先端に隣接して配置されるプローブ保護部と；
前記導電性の先端が半導体ウエハの表面に接触したときに、(１)前記導電性の先端と前記半導体ウエハとの間に第１電気刺激を印加し、多数及び少数キャリアのうちの少なくとも１つを前記半導体ウエハの対象領域に蓄積させ、そして(２)前記プローブ保護部と前記半導体ウエハとの間に第２電気刺激を印加し、多数キャリアを前記対象領域に隣接して蓄積させる手段と；
そして、前記第１および第２電気刺激に対する前記半導体ウエハの応答を測定して、前記応答から前記半導体ウエハの少なくとも１つの電気特性を決定する手段とを備えることを特徴とする；
半導体ウエハの電気特性を測定する装置。
【請求項２】
請求項１に記載の装置において、前記第１電気刺激は、容量−電圧（ＣＶ）型刺激、コンダクタンス−電圧（ＧＶ）型刺激、および容量−時間（Ｃｔ）型刺激のうちのいずれか１つであることを特徴とする装置。
【請求項３】
請求項１に記載の装置において、前記第２電気刺激は、直流電圧であることを特徴とする装置。
【請求項４】
請求項１に記載の装置において、
前記プローブは、前記導電性の先端を一端に有するシャフトを備え；
そして、前記プローブ保護部は、少なくとも前記導電性の先端に隣接して前記プローブの前記シャフトを囲む電気的絶縁体と、少なくとも前記導電性の先端に隣接して前記電気的絶縁体を囲む電気的導体を備えることを特徴とする装置。
【請求項５】
請求項４に記載の装置において、前記第２電気刺激は、前記電気的導体と前記半導体ウエハとの間に印加されることを特徴とする装置。
【請求項６】
請求項１に記載の装置において、
前記半導体ウエハは、半導体材料を覆う誘電体層を備え；
そして、前記半導体ウエハの前記表面は、前記誘電体層の露出した表面であることを特徴とする装置。
【請求項７】
請求項６に記載の装置において、
前記対象領域は、前記導電性の先端と前記半導体ウエハの前記表面との接触部に隣接する、前記半導体材料の領域であり；
前記第２電気刺激は、前記対象領域を囲む前記半導体材料内に、多数キャリアを蓄積させることを特徴とする装置。
【請求項８】
請求項１に記載の装置において、前記導電性の先端は、弾性変形可能な材料から形成されていることを特徴とする装置。
【請求項９】
半導体ウエハの電気特性を測定する方法であって、
（ａ）  導電性の先端を有するプローブと、前記導電性の先端に隣接して配置されるプローブ保護部を提供するステップと；
（ｂ）  前記導電性の先端と半導体ウエハの表面との間で接触する接触部を形成するステップと；
（ｃ）  前記導電性の先端と前記半導体ウエハとの間に第１電気刺激を印加し、多数及び少数キャリヤのうち少なくとも１つを前記半導体ウエハの対象領域に蓄積させるステップと；
（ｄ）  前記プローブ保護部および前記半導体ウエハとの間に、第２電気刺激を印加して、多数キャリアを前記対象領域に隣接して蓄積させるステップと；
（ｅ）  そして、前記第１および第２電気刺激に対する前記半導体ウエハの応答を測定して、前記応答から前記半導体ウエハの少なくとも１つの電気特性を決定するステップとを含むことを特徴とする半導体ウエハの電気特性を測定する方法。
【請求項１０】
請求項９に記載の方法において、前記第１電気刺激は、容量−電圧（ＣＶ）型刺激、コンダクタンス−電圧（ＧＶ）型刺激、および容量−時間（Ｃｔ）型刺激のうちのいずれか１つであることを特徴とする方法。
【請求項１１】
請求項９に記載の方法において、前記第２電気刺激は、直流電圧であることを特徴とする方法。
【請求項１２】
請求項９に記載の方法において、
前記プローブは、前記導電性の先端を一端に有するシャフトを備え；
そして、前記プローブ保護部は、少なくとも前記導電性の先端に隣接して前記プローブの前記シャフトを囲む電気的絶縁体と、少なくとも前記導電性の先端に隣接して前記電気的絶縁体を囲む電気的導体を備えることを特徴とする方法。
【請求項１３】
請求項１１に記載の方法において、前記第２電気刺激は、前記電気的導体と前記半導体ウエハとの間に印加されることを特徴とする方法。
【請求項１４】
請求項９に記載の方法において、
前記半導体ウエハは、半導体材料を覆う誘電体層を備え；
前記半導体ウエハの前記表面は、前記誘電体層の露出した表面であることを特徴とする方法。
【請求項１５】
請求項１４に記載の方法において、
前記対象領域は、前記導電性の先端と前記半導体ウエハの前記表面との間の前記接触部に隣接する、前記半導体材料の領域であり；
そして、前記第２電気刺激は、前記対象領域を囲む前記半導体材料内に、多数キャリアを蓄積させることを特徴とする方法。
【請求項１６】
請求項９に記載の方法において、前記導電性の先端は、弾性変形可能な材料から形成されることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、半導体ウエハの電気特性を測定する装置および方法に関する。
【背景技術】
【０００２】
半導体ウエハ上の誘電体の電気特性および／または半導体ウエハ内のキャリア密度の分布の決定は、これらの半導体ウエハの製造において重要な要因である。半導体ウエハの電気特性を決定するためには、様々の技法を使用することができ、これには、容量−電圧（ＣＶ）測定法、電流−電圧（ＩＶ）測定法、コンダクタンス−電圧（ＧＶ）測定法、および／または電流−時間（Ｃｔ）すなわち寿命測定法が含まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ある場合には、半導体表面の表面付近の区域における添加不純物の濃度を分析する必要がある。一般的に金属酸化膜半導体（ＭＯＳ）層が存在しない場合、この測定は、ショットキー障壁に適用されるように、ＣＶ測定法を使用して行われる。ショットキー障壁は、金属を直接、シリコンまたは半導体材料表面に接触して形成される。しかし、ショットキー障壁の形成プロセスは、緩慢で時間がかかる。さらに、ショットキー障壁を利用するＣＶ測定法には、５デバイ長の限界がある（すなわち、添加不純物の濃度は、表面から、５デバイ長以内まで分析できる）。あるいは、半導体材料表面に酸化物を成長させ、酸化物表面に一時的または恒久的に金属接触を作り、ＭＯＳ接合を形成することができる。ＭＯＳ接合を利用することによって、添加不純物の濃度を、酸化物と半導体材料との界面から１デバイ長以内まで測定できるという優れた性能をもたらす。しかし、ある場合には、ユーザは酸化物を成長させないので、ショットキー法を使用しなければならない。
【０００４】
現行の測定法におけるもう１つの問題が、半導体ウエハの対象領域すなわちテスト箇所および／またはプローブと、周辺区域との間の導電（electrical communication）または干渉から生じる。周辺区域から少数キャリアが生成するのを減じる必要がある。現在、デポジットされたテスト地点すなわち対象領域１（図１参照）を囲む酸化物または誘電体の表面に、恒久的な保護リング２をデポジットすることによって、この導電または干渉を最小化している。しかし、このデポジットされた保護リングの使用によって、処理時間が著しく増加する。
【０００５】
ＣＶ測定法および寿命測定法において、半導体材料表面をマッピングするには、プローブとウエハとの間の横方向の移動が必要である。この横方向の移動は、マッピング速度を減少させる。なお、さらに上記のように、これらの測定では、少数キャリアからの干渉によって、エラーが発生し易い。
【０００６】
したがって、本発明の目的は、対象領域の外側の領域から、対象領域またはプローブへの干渉または導電を最小化する改良されたプローブ構成を有する、半導体ウエハの電気特性を測定する装置を提供することによって、上記の問題その他を回避または解決することにある。本発明のもう１つの目的は、マッピングおよび測定処理の時間とコストを減少させる測定装置を提供することにある。本発明のさらに別の目的は、当該分野における通常の能力を有する者が、以下の記載を読み、理解することによって、明白となるであろう。
【課題を解決するための手段】
【０００７】
それゆえに、我々は、半導体ウエハの少なくとも１つの電気特性を測定する装置を発明した。この装置は、導電性の先端を末端に有するシャフトを含むプローブを備えている。その導電性の先端は、半導体ウエハの対象領域と導電する。この測定装置は、導電性の先端と対象領域との間に電気刺激を印加する手段を備えると共に、その電気刺激に対する半導体ウエハの応答を測定し、その応答から、半導体ウエハの対象領域の、前記少なくとも１つの電気特性を決定する手段を備えている。この装置は、また、少なくとも、プローブの末端に隣接してプローブのシャフトを囲む、プローブ保護部を含む。このプローブ保護部は、プローブと、半導体ウエハの対象領域の外部領域との導電を防止する、すなわち、導電性の先端を半導体ウエハから絶縁するものである。
【０００８】
１つの実施形態では、プローブ保護部は、プローブの導電性の先端と、および少なくともシャフトの一部とを完全に囲んでいる。さらに、プローブ保護部は、絶縁材料で形成されている。
【０００９】
もう１つの実施形態では、プローブ保護部は、プローブの末端に隣接してプローブのシャフトを囲む絶縁体を含む。この実施形態では、プローブ保護部は、さらに、絶縁体を囲む導体を有する。また、交流バイアス、直流バイアス、およびアース、またはこれらの組み合せが上記の導体に印加されることが想定される。
【００１０】
さらに別の実施形態では、プローブ保護部は、上記の導体を囲む第２の絶縁体を含む。この実施形態では、前記導電性のプローブ先端を導電性の材料、例えば、インジウム酸化スズから形成することができる。インジウム酸化スズは、光を透過し、プローブは、発光ダイオード（ＬＥＤ）のような光源を備えることができ、この光源から、プローブ先端の透明材料部分を通して半導体ウエハの対象領域に向けて光を発する。このプローブは、さらに、透明材料部分以外のプローブの部分から光が発することを防止するために、このＬＥＤを囲む不透明な部分を含むことができる。この実施形態では、信号をＬＥＤおよび／または透明材料の導電性のプローブ先端を介して、対象領域に伝達できる。しかしながら、導入する技術がどのようなものであっても、測定を得るのは、プローブ先端の応答からである。
【００１１】
本発明は、その構成と動作方法に関し、その付加的な目的と効果と共に、以下の具体的な実施形態を添付図面を照合して読めば、最もよく理解されるであろう。
【発明を実施するための最良の形態】
【００１２】
図２を参照すると、半導体ウエハ１２の電気特性を測定する装置は、導電性の先端２０を画成する末端１８をもつシャフト１６を有するプローブ１４を備えている。この導電性の先端２０は、プローブ１４と、半導体ウエハ１２の主表面２４上の、および／またはこれに隣接する対象領域２２とを導電することができる。対象領域２２とは、ユーザが、その電気特性を分析または測定することを望む半導体ウエハ１２の領域である。
【００１３】
電気刺激を印加する手段２６が、導電性の先端２０と半導体ウエハ１２の対象領域２２との間に接続されている。印加手段２６は、周知の技術である装置を備え、この装置は、例えば、高周波の交流電圧、直流バイアス電圧をもつ高周波の交流電圧、直流強勢電圧または電流を、プローブ１４の導電性の先端２０と、通常では半導体ウエハ１２が搭載されるチャック２８である第２の電気接点との間に印加する。導電性の先端２０と半導体ウエハ１２の対象領域２２との間には、この電気刺激に対する半導体ウエハ１２の応答、特に対象領域２２、の応答を測定し、その応答から半導体ウエハ１２の対象領域２２の少なくとも１つの電気特性を決定するための手段３０が接続されている。プローブ保護部３２が、少なくともプローブ１４の末端１８に隣接してプローブ１４を囲んでいる。
【００１４】
作動時、印加可能手段２６によって、プローブ１４を介して対象領域２２に、容量−電圧（ＣＶ）型電気刺激、電流−電圧（ＩＶ）型電気刺激、コンダクタンス−電圧（ＧＶ）型電気刺激および／または容量−時間（Ｃｔ）すなわち寿命型電気刺激が印加される。対象領域２２に電気刺激を印加後、適切な時間の経過後、測定手段３０が、対応する電気刺激に対する対象領域２２のＣＶの応答、ＩＶの応答、ＧＶの応答、およびＣｔの応答のそれぞれ１つを測定する。
【００１５】
プローブ１４の第１実施形態を図３に示す。この実施形態では、プローブ保護部３２が、導電性の先端２０および少なくとも導電性の先端２０に隣接するシャフト１６の一部を囲む、絶縁体３８を備えている。使用時には、技術分野で公知の手段によって制約なしに、例えば、参照のためにここに含まれている、米国特許Ｎｏ．５，０２３，５６１に開示されている運動プローブアーム装置（Kinetic probe arm assembly）によって、プローブ１４は、半導体ウエハ１２の表面２４に対して押し付けられる。より具体的には、絶縁体３８は、半導体ウエハ１２を構成している半導体材料３４に押し付けられて直接に接触する。その後、印加手段２６によって、導電性の先端２０を介して半導体材料３４の対象領域２２に、信号が印加される。次に、プローブ１４は、半導体材料３４、特に対象領域２２からの応答を受信して、測定手段３０へ送信する。図２では、印加手段２６と測定手段３０に対して回路を完成するのに、チャック２８が使用されている。しかし、これは、当該技術分野で公知な、回路を完成するための他の手段であっても、同様に利用できるので、発明を限定するものとして解釈されるべきではない。
【００１６】
本実施形態におけるプローブ保護部３２の使用によって、半導体材料３４上に直接、酸化被膜または誘電体層をデポジットしたり生成したりせずに、ＭＯＳ測定法を実行することが可能となっている。具体的には、絶縁体３８は、導電性の先端２０の末端１８に装着されている絶縁体または誘電体なので、プローブ１４の末端１８を覆う絶縁体３８は、露出している半導体材料３４に接触して、対象領域２２において半導体材料３４の特性を測定するためのＭＯＳ接合を形成することができる。このＭＯＳ接合は、導電性の先端２０（金属）と、表面２４（酸化物）上の純粋な酸化被膜または薄い誘電体層（図示せず）の代わりに、またはこれに加えて絶縁体３８と、および半導体材料３４（半導体）とを備える。導電性の先端２０は、弾性変形可能な材料、例えば、弾性変形可能な金属、導電性エラストマ、導電性ポリマなどで形成されていることが好ましい。しかしながら、このことは本発明を限定するものとして解釈されるべきではない。
【００１７】
プローブ１４の本第１実施形態では、プローブ保護部３２によって、ＭＯＳ測定法のうちの１つ以上を利用して半導体ウエハ１２を分析するのに先立って、絶縁層、例えば、酸化被膜を、半導体材料３４に施す必要がなくなる。その上、プローブ保護部３２の使用によって、この技術における空間的な分解能を拡張している。この目的のために、従来技術の測定法では、５デバイ長の限界以内までの測定が可能であった。しかし、プローブ１４の本第１実施形態では、１デバイ長の限界以内までの測定が可能である。
【００１８】
多くの場合、半導体ウエハ１２の主表面２４は、誘電体層３６を備えている。主表面２４に誘電体層３６を有する半導体ウエハ１２の電気特性を測定するためのプローブ１４の第２実施形態を、図４に示す。この実施形態では、プローブ保護部３２は、プローブ１４の末端１８に隣接して、シャフト１６を囲む絶縁体３８を備えている。絶縁体３８に直接に隣接して囲んでいるのは、導体４２である。この第２実施形態では、導電性の先端２０は、露出されている。絶縁体３８と導体４２を備えているプローブ保護部３２は、対象領域２２のＣＶ、ＧＶ、および／またはＣｔ測定において、半導体材料３４内の少数キャリアの効果を減少させる。
【００１９】
プローブ１４の第２実施形態の使用時、当該技術分野で公知の手段によって、プローブ１４の導電性の先端２０は、誘電体層３６の表面２４に押し付けられるか、または間隙をもって位置付けられる。次に、ＣＶ測定法の実行時には、印加手段２６が、導電性の先端２０、導体４２、およびチャック２８に、適切な交流および／または直流バイアス電圧を印加する。これらの電圧には、必要に応じて、ＣＶ型電気刺激の印加中、多数キャリア、そして、次に少数キャリアを対象領域２２に蓄積させ、多数キャリアを対象領域２２を囲む蓄積区域４４に蓄積させる基準アースを含む。ｐ型シリコンの場合、ＣＶ型電気刺激の印加中、導体４２には負の直流バイアス電圧が印加されるが、ｎ型シリコンの場合、正の直流バイアス電圧が印加される。対象領域２２の周囲に蓄積区域４４を形成されると、少数キャリアを備える反転層４５が対象領域２２の直近の周囲に、不用意に形成されるのが回避される。プローブ１４の第２実施形態に従って、プローブ保護部３２がない場合は、有効測定領域の増加によって、周囲の反転層が、測定容量を増加させる。
【００２０】
プローブ１４の第２実施形態の使用して、Ｃｔ測定法を実行する場合、その目的は、対象領域２２における少数キャリアの発生速度を測定することにある。蓄積区域４４が反転層を有する場合、その反転層の少数キャリアが、対象領域２２に流れ込み、少数キャリアの発生速度を減少させ、これは対象領域２２だけで起こる。この効果は、少数キャリア発生の平均時間として定義される、発生寿命が見かけ上短いものとなる原因となる。しかし、図４に示すプローブ１４の第２実施形態を使用すると、蓄積区域４４によって、少数キャリアが半導体ウエハ１２の対象領域２２へ流入するのを、少なくとも部分的に”遮断する”。
【００２１】
プローブ１４の第２実施形態を使用して、ＧＶ測定法を実行する場合、その目的は、ＧＶ測定法から、半導体材料３４上の誘電体層３６の界面準位密度を決定することにある。プローブ１４の第３実施形態の使用によって、少数キャリアが対象領域２２へ流入するのを、少なくとも部分的に”遮断し”、これらの少数キャリアの干渉を受けずに、ＧＶ測定法が実行できる。
【００２２】
プローブ１４の第３実施形態を、図５および図６に示す。この実施形態では、プローブ１４の導電性の先端２０の末端１８は露出していて、プローブ保護部３２は、導電性の先端２０の直近および周囲に絶縁体３８を備え、絶縁体３８の直近および周囲に、導体４２を備えている。さらに、プローブ１４の本第３実施形態では、プローブ保護部３２は、導体４２の直近および周囲に、第２の絶縁体４８を備えている。この実施形態では、印加手段２６は、導電性の先端２０、導体４２、およびチャック２８に、必要に応じて基準アースバイアスを含んで、適切な交流および／または直流バイアス電圧を印加することができる。
【００２３】
プローブ１４の本第３実施形態では、プローブ保護部３２は、第２の絶縁体４８の直近および周囲に、さらに第２の導体５８（仮想線で示す）を備えることができる。この実施形態では、印加手段２６は、導電性の先端２０、導体４２、およびチャック２８に印加する適切な交流および／または直流バイアス電圧と共に、第２の導体５８に適切な交流および／または直流バイアス電圧を印加することができる。適用時に必要であれば、導電性の先端２０、導体４２、およびチャック２８および／または導体５８に印加される直流バイアス電圧は、基準アースバイアスであってもよい。
【００２４】
プローブ１４のこの第３実施形態では、さらに発光ダイオード（ＬＥＤ）５０を備え、導電性の先端２０を、ＬＥＤ５０から発せられる光５６を本質的に透過する材料で形成することができる。ＬＥＤ５０は、半導体ウエハ１２の対象領域２２へ向けて、導電性の先端２０を通過する光５６を発することができる。したがって、印加手段２６は、ＬＥＤ５０に対して、その上に、または代わりに電気信号を印加することができる。ＬＥＤ５０から発する光５６が、対象領域２２以外の領域または帯域に影響を与えるのを防ぐために、プローブ１４は、ＬＥＤ５０を囲む不透明な部分５２を備えることもできる。導電性の先端２０は、ＬＥＤ５０よって発する光５６を、本質的に透過する材料で構成されているので、ＬＥＤ５０が光５６を発すると、光５６がプローブ１４の不透明な部分５２を貫通することが防止され、光５６は導電性の先端２０を通過して対象領域２２に向う。また、印加手段２６は、ＬＥＤ５０および／または導電性の先端２０へ選択的に電気信号を印加することができると想定される。
【００２５】
作動時、プローブ１４の第３実施形態の導電性の先端２０は、直接、誘電体層３６に接触する。あるいは、プローブ１４の第３実施形態の導電性の先端２０は、誘電体層３６の主表面２４と空間を置いて位置付けられて、間隙が作られる。さらに別の選択として、導電性の先端２０の末端１８を覆い、および、必要な場合は、半導体ウエハ１２に対向するプローブ保護部３２の表面全体または一部を覆って形成される絶縁層５４（仮想線で示す）が、誘電体層３６に接触する。絶縁層５４は、窒化珪素（Ｓｉ２Ｎ４）であってもよいが、これは、本発明を限定するものと解釈されるべきでない。絶縁層５４、またはプローブ１４の第３実施形態と誘電体層３６との間の間隙は、半導体ウエハ１２の電気的測定または分析において、薄い誘電体層３６の漏電を減少させる働きをする。ともかく、プローブ１４の導電性の先端２０または絶縁層５４が、誘電体層３６の外層５４に接触すると、または導電性の先端２０が誘電体層３６の主表面２４に空間を置いて位置付けられると、印加手段２６は、プローブ１４の下方の対象領域２２が蓄積状態になるように、プローブ保護部３２、特に導体４２に、そして、もし設置されていれば第２の導体５８に、１つ以上の適切な電気刺激を印加する。
【００２６】
図５に示すように、プローブ１４の多数の第３実施形態の先端２０を、半導体ウエハ１２の誘電体層３６に同時に適用できる。多数のプローブ１４を使用することによって、単一のプローブ１４で、半導体ウエハ１２の主表面２４を横方向に移動する必要がなくなり、寿命法およびＣＶ法に基づくパラメータを高速でマッピングすることが可能となる。プローブ１４の各々の第３実施形態にプローブ保護部３２を使用することによって、各対象領域２２以外の領域からの導電および干渉のみならず、各プローブ１４相互間においても、導電および干渉が減少される。プローブ１４の多数の第３実施形態が設けられる場合、印加手段２６が、各プローブ１４の下方の対象領域２２を測定するために各プローブ１４を、それぞれ選択するスイッチマトリックス７０を使用することが考えられる。さらに詳細には、印加手段２６が、各プローブ１４の下方の対象領域２２を測定するために各プローブ１４の導電性の先端２０を、それぞれ選択するスイッチマトリックス７０を使用できる。同時に、印加手段２６は、スイッチマトリックス７０を使用して、各プローブ１４のプローブ保護部３２に対して、それぞれにまたは同時に、１つ以上の適切なバイアス電圧を印加することができる。
【００２７】
各プローブ１４は、２つのモードのうちの１つで動作可能である。第１モードでは、適切な電気刺激を、導電性の先端２０および導体４２、そして、もし設置されていれば第２の導体５８の一方または両方に印加できる。電気刺激の印加後、適切な時間の経過時、対応する対象領域２２の応答が、測定手段３０によって、測定されて記録される。例えば、第１の電気刺激が、半導体材料３４と導電性の先端２０の間に印加され、第２の電気刺激が、半導体材料３４と導体４２の間に印加される。第３の電気刺激を、半導体材料３４と、もし設置されていれば第２の導体５８との間に印加することもできる。この第１の電気刺激は、容量−電圧（ＣＶ）型電気刺激または容量−時間（Ｃｔ）型電気刺激のうちの１つである。第２の電気刺激は、直流電圧または基準アースである。第３の電気刺激は、直流電圧または基準アースとすることができる。ＣＶ型電気刺激、およびＣｔ型電気刺激は、それぞれ、第１値である開始値から第２値である終了値まで掃引される直流信号上に、交流信号を重畳して構成されている。Ｃｔ型電気刺激用の直流信号の掃引は、ＣＶ型電気刺激用の直流信号の掃引より速度が速い。Ｃｔ型電気刺激の場合、半導体ウエハの第１容量値は、直流信号が最初に第２値に達したときに測定される。この直流信号は、第２値に保持され、半導体ウエハの容量が第１容量値から第２容量値に、すなわち定常状態の容量値に変化する時間が測定される。半導体ウエハの容量が、第１容量値から第２容量値に変化するまでの時間から、半導体材料３４の生成寿命が決定できる。
【００２８】
第２モードでは、適切な電気刺激を、ＬＥＤ５０、導電性の先端２０および導体４２、そして、もし設置されていれば第２の導体５８に印加できる。これらの電気刺激の印加後、適切な時間の経過時、対応する対象領域２２の応答が、測定手段３０によって、測定されて記録される。例えば、印加手段２６によって、第１の電気刺激が、半導体材料３４と導電性の先端２０の間に、第２の電気刺激が、半導体材料３４と導体４２の間に、第３の電気刺激がＬＥＤ５０に印加できる。もしプローブ１４が、第２の導体５８を備えていれば、それに対して第４の電気刺激を印加することもできる。この第１の電気刺激は、Ｃｔ型電気刺激であってもよい。この第２モードでは、Ｃｔ型電気刺激は、半導体材料３４の電圧閾値（Ｖｔ）を超える値をもつ直流信号上に、交流信号を重畳して構成されている。また、同時にＬＥＤ５０を選択的にオン／オフする。半導体ウエハ１２の第１容量値は、ＬＥＤ５０のオン時に測定される。ＬＥＤ５０がオフされた後、半導体ウエハの容量が第２容量値、すなわち定常状態の容量値に変化する時間が測定される。半導体ウエハの容量が第１容量値から第２容量値に変化する時間は、半導体材料３４の再結合寿命を決定するのに利用される。両方のモードにおいて、測定手段３０は、対応する対象領域２２からの応答信号を、導電性の先端２０を介して受信する。これらの応答信号は、その後、測定手段３０によって測定および／または記録される。
【００２９】
以上の全般において、本発明に係るプローブ１４によれば、半導体ウエハ１２の電気特性の測定を、より効率的かつ正確に実行できる。本発明のプローブ保護部３２を使用すれば、各プローブ１４、対象領域２２と、対象領域２２の外側領域または他のプローブ１４との間を効果的に遮断し、干渉を最小限にすることができる。要するに、本発明に係るプローブ１４によって、好ましくない導電を減少させながら、対象領域２２の隔離された測定をタイムリーに効率良く実行できる。さらに、図５に示す多数プローブのシステムを使用すれば、単一プローブ１４の横方向移動を必要とせずに、寿命法およびＣＶ法に基づくパラメータの高速なマッピングが達成される。
【００３０】
本発明が、好適な実施形態を参照して説明されて来た。前記の詳細な説明を読み、理解した他の人々には、自明の修正および変更が考えられるであろう。本発明は、添付の請求項またはそれに均等なものの範囲内において、そのような修正および変更を、すべて含有するものと解釈されることが意図される。
【図面の簡単な説明】
【００３１】
【図１】図１は、テスト箇所の周囲に保護リングをデポジットする従来技術の方法の平面図である。
【図２】図２は、本発明に係る半導体ウエハの電気特性を測定する装置のブロック図表示である。
【図３】図３は、本発明に係る図２の装置の第１実施形態の側断面図およびブロック図表示である。
【図４】図４は、本発明に係る図２の装置の第２実施形態の側断面図およびブロック図表示である。
【図５】図５は、本発明に係る図２の装置の第３実施形態のブロック図表示である。
【図６】図６は、本発明に係る図５の装置のプローブとウエハとの界面の側断面図である。
【図１】
2004274036.tif 000003
【図２】
2004274036.tif 000004
【図３】
2004274036.tif 000005
【図４】
2004274036.tif 000006
【図５】
2004274036.tif 000007
【図６】
2004274036.tif 000008
【外国語明細書】
2004274036.tif 000009
2004274036.tif 000010
2004274036.tif 000011
2004274036.tif 000012
2004274036.tif 000013
2004274036.tif 000014
2004274036.tif 000015
2004274036.tif 000016
2004274036.tif 000017
2004274036.tif 000018
2004274036.tif 000019
2004274036.tif 000020
2004274036.tif 000021
2004274036.tif 000022
2004274036.tif 000023
2004274036.tif 000024
2004274036.tif 000025
2004274036.tif 000026