(57)【要約】  【課題】  ウエハー状態の半導体素子にバーンインを実施するための半導体検査装置において、バーンイン時間を変更できる設定要素として、半導体素子のプロセス定数以外の要素を用いて、バーンイン時間を自由に変更する。  【解決手段】  電源１０４からは所定電圧振幅の交流電圧が導電板１００に供給され、導電板１００は交流電界を発生する。この交流電界の照射時間を変更すれば、バーンインとして必要な電界以上で且つゲート電極１０１ａが破壊しない限界電界未満の電界の強さが、半導体ウエハー上の半導体素子１０１のゲート電極１０１ａにかかる時間も変更される。従って、前記交流電界の照射時間を長く又は短く変更することにより、バーンイン時間を自由に変更できる。しかも、半導体素子１０１のゲート電極１０１ａには、一方向及びその逆方向の電界が印加されるので、スクリーニング効果が大きい。【選択図】  図２
2004253812.tif 000002
【特許請求の範囲】
【請求項１】
バーンインテストされる半導体ウエハー状態の半導体素子と、
前記半導体素子に対して、その半導体素子の電圧が零ボルトの初期状態の下で、交流電圧に対応した電界を照射して、前記半導体素子のバーンインテストを行う電界発生手段と
を備えたことを特徴とする半導体検査装置。
【請求項２】
前記電界発生手段による電界の照射によって前記半導体素子にかかるストレスを検出するストレス検出手段を備え、
前記電界発生手段は、前記ストレス検出手段が検出したストレスがしきい値の範囲内で、電界の強さが正弦関数で変化する電界を照射する
ことを特徴とする請求項１記載の半導体検査装置。
【請求項３】
前記電界発生手段による電界の照射によって前記半導体素子にかかるストレスを検出するストレス検出手段を備え、
前記電界発生手段は、前記ストレス検出手段が検出したストレスがしきい値の範囲内で、前記半導体素子のゲート酸化膜にかかる逆電界が許容される逆電界値未満となるパルス状の電界を照射する
ことを特徴とする請求項１記載の半導体検査装置。
【請求項４】
前記電界発生手段は、
第１の期間に第１の強度で第１の方向へ電界が変化し、
前記第１の期間よりも長い第２の期間に、前記第１の強度よりも小さい第２の強度で、前記第１の方向とは異なる第２の方向へ電界が変化する電界を前記半導体素子に照射する
ことを特徴とする請求項３記載の半導体検査装置。
【請求項５】
前記電界発生手段は、前記半導体素子に電界を照射するための導電板を有し、
前記ウエハー状態の半導体素子を前記導電板の電界照射空間の内と外とに移動させる駆動装置を備えた
ことを特徴とする請求項１記載の半導体検査装置。
【請求項６】
前記駆動装置は、
半導体素子が前記導電板の電界照射空間の内にある時間と電界照射空間の外にある時間との比率が、所定比率に設定される
ことを特徴とする請求項５記載の半導体検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バーンインを半導体ウエハーに非接触で行なう半導体検査装置に関するものである。
【背景技術】
【０００２】
近年、半導体素子の生産数の増大に伴い、半導体素子に負荷をかけて負荷に耐えたもののみを製品として出荷するバーンインによる半導体スクリーニングの技術は、益々その小型化、実施時間の短縮化が求められている。
【０００３】
バーンインテストを行う方法としては、ウエハー状態の段階で半導体素子に電界を照射することにより、その半導体素子のゲート酸化膜に電圧をかけ、バーンインを実施することが行われている。
【０００４】
図７は、従来の半導体検査装置の構成を示す。先ず、同図における各構成要件を説明する。同図において、５００は半導体素子に電界を照射し、バーンインを行なうための導電板、５０１はバーンインを受けるウエハー状態の半導体素子、５０２はウエハー状態の半導体素子５０１を支持するサブストレートプレート、５０４は導電板５００に電圧をかけるための電源である。Ｓ５００は導電板５００から発生される電界、Ｉ５０１はサブストレートプレート５０２から接地電位へ流れる電流である。前記導電板５００は電源５０４から供給された電圧に比例した強度の電界を発生し、前記電源５０４は予め定められた電圧を導電板５００に供給する。
【０００５】
図８はバーンインを受けるウエハー状態の半導体素子５０１の拡大図を示す。同図における各構成要件を説明する。５００は半導体素子に電界をかける導電板、５０１はバーンインを受けるウエハー状態の半導体素子、５０１ａは半導体素子５０１中のゲート電極、５０１ｂは半導体素子５０１中のゲート酸化膜、５０１ｃ及び５０１ｄは半導体素子５０１中のソース拡散部及びドレーン拡散部、５０１ｅ及び５０１ｆは半導体素子５０１中の素子分離部、５０１ｇは半導体素子５０１中のウエル拡散部、５０１ｈは半導体素子５０１中のサブストレート部である。
【０００６】
また、図８において、５０２はウエハー状態の半導体素子５０１を支持するサブストレートプレート、５０４は導電板５００に電圧をかけるための電源、５１０は導電板５００とゲート電極５０１ａとから成る平行平板コンデンサ、５１１はゲート電極５０１ａとウエル拡散部５０１ｇとから成る平行平板コンデンサ、５１２はゲート電極５０１ａから接地電位へのリーク抵抗である。Ｉ５０１はサブストレートプレート５０２から接地電位へ流れる電流である。説明の簡略化のために、図８ではＮチャネル型ＭＯＳトランジスタのみを記している。従って、５０１ｃ、５０１ｄはソース拡散部及びドレーン拡散部はＮ型拡散であり、５０１ｇと５０１ｈはＰ型拡散である。
【０００７】
サブストレート部５０１ｈは、接地されたサブストレートプレート５０２と電気的に接触しているため"０"Ｖに固定されている。ウエル拡散部５０１ｇは、サブストレート部５０１ｈと接触しており、且つ、同じＰ型拡散であるため同様に"０"Ｖに固定されている。
【０００８】
導電板５００に電圧V0(V)がかかると、電界Ｓ５００が発生してゲート電極５０１ａに分極が起こり、電圧Va0(V)がゲート電極５０１ａに誘起される。この時、ゲート酸化膜５０１ｂには電圧Va(V)による電界ストレスEa (V/m)が加わることになる。以下、定量的な考察を行う。
【０００９】
ゲート電極５０１ａの面積をSa (m2)、導電板５００とゲート電極５０１ａの距離をd1 (m)、ゲート酸化膜５０１ｂの厚さをd2 (m)、導電板５００とゲート電極５０１ａの間の透磁率をε1 (C/(V・m))、ゲート酸化膜５０１ｂの透磁率をε2 (C/(V・m))とする。簡略化のため、導電板５００とゲート電極５０１ａとウエル拡散部５０１ｇを平行平板コンデンサとして計算する。
【００１０】
図９はこの模式図を示したものである。同図における各構成要件を説明する。５００は半導体素子に電界をかける導電板、５０１ａは半導体素子５０１中のゲート電極、５０１ｇは半導体素子５０１中のウエル拡散部、５０４は導電板５００に電圧をかけるための電源、５１０は導電板５００とゲート電極５０１ａとから成る平行平板コンデンサ、５１１はゲート電極５０１ａとウエル拡散部５０１ｇとから成る平行平板コンデンサ、５１２はゲート電極５０１ａから接地電位へのリーク抵抗である。
【００１１】
導電板５００に電圧V0(V)がかかった直後の状態では、抵抗512による電流は流れないものとする。ゲート電極５０１ａに誘起される電圧をVa0 (V)として、平板コンデンサ５１０に蓄積される電荷量をQ0 (C)とすれば、
Q0= ε1・S/d1 × (V0-Va0)               …(501)
となる。また、平板コンデンサ５１１に蓄積される電荷量から計算すると、
Q0= ε2・S/d2 × Va0                    …(502)
となる。
【００１２】
前記(501)式と(502)式から、ゲート電極５０１ａでの誘起電圧Va0 (V)は次式で表される。
【００１３】
Va0= ε1・d2/(ε2・d1+ε1・d2) × V0     …(503)
従って、ゲート酸化膜５０１ｂには次式の電界ストレスEa0 (V/m)がかかることになる。
【００１４】
Ea0= Va0/d2 =ε1/(ε2・d1+ε1・d2) × V0   …(504)
また、電界Ｓ５００の強さをE0(V/m)とすると、
E0 = ε2/ε1 × Ea0                      …(505)
である。
【００１５】
ここで注意すべきことは、ゲート電極５０１ａは配線やリーク成分の存在により弱く接地されていることである。従って、前記誘導電荷は時間の経緯と従い消滅するため、直流電圧を印加した場合には電界ストレスは短い時間しかかからない。これを回避するためには、バーンインとしてゲート酸化膜５０１ｂにかけるに必要な電界をE1(V/m)とすると、初期にはこの必要電界E1(V/m)よりも強い電界をかけることが必要である。
【００１６】
次に、前記従来の半導体検査装置の動作を説明する。導電板５００に与えるべき電圧V0(V)について考察する。
【００１７】
ゲート酸化膜５０１ｂに過度の電界をかけると、正常なゲート酸化膜でも破壊してしまうため、破壊しない限界の電圧をE10(V/m)とすると、
Va0 = d2・E10                                 …(506)
に設定する必要がある。前記(503)式及び(506)式から、
V0= (ε2・d1+ε1・d2)/ε1・d2 ×  d2・E10        …(507)
とすれば、ゲート酸化膜５０１ｂには初期には限界電界E10(V/m)がかかることになる。
【００１８】
次に、リーク抵抗５１２の存在による電界の低下について考察する。
【００１９】
平板コンデンサ５１１の容量値をc511(F)、平板コンデンサ５１２の抵抗値をr512(Ω)とすれば、時間t(s)後にゲート酸化膜５０１ｂにかかる電界Ea (t)(V/m)は、
c511 = ε2・S/d2                           …(508)
Ea (t) =E10 exp (−t /(c511・r512))        …(509)
この事情を図１０に示す。ゲート酸化膜５０１ｂにE1(V/m)以上の電界がかかる時間t5(s)は、
t5 = c511・r512 ×ln (E10/E1)              …(510)
となる。
【００２０】
従って、時間t5(s)の間は、ゲート酸化膜５０１ｂには定められた強度E1(V/m)以上の電界ストレスがかかることになる、つまり、バーンインを受けたことになる。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、前記従来の構成では、時間t5(s)がプロセス定数のみで決定されるため、プロセス条件を変更しない限り、バーンイン時間を延ばすことができない。
【００２２】
また、逆方向の電界が印加されず、スクリーニング効果が小さいという問題点が存在していた。
【００２３】
更に、初期を除いて基板に流れる電流の方向が一方向であるため、基板又はゲート電極と基板の境界に存在する格子欠陥に対するストレスが少なく、スクリーニング効果が小さいという問題点があった。
【００２４】
本発明は前記課題を解決するためのものであり、その目的は、半導体のバーンインを行なう半導体検査装置において、バーンイン時間をプロセス定数以外の設定で変更でき、逆方向にも電界が印加でき、更には基板又はゲート電極と基板の境界に存在する格子欠陥に対するストレスも十分にかけ得るようにすることにある。
【課題を解決するための手段】
【００２５】
前記課題を解決するために、本発明では、バーンイン時に半導体素子に照射する電界を交流電界とする。
【００２６】
具体的に、請求項１記載の発明の半導体検査装置は、バーンインテストされる半導体ウエハー状態の半導体素子と、前記半導体素子に対して、その半導体素子の電圧が零ボルトの初期状態の下で、交流電圧に対応した電界を照射して、前記半導体素子のバーンインテストを行う電界発生手段とを備えたことを特徴とする。
【００２７】
また、請求項２記載の発明は、前記請求項１記載の半導体検査装置において、前記電界発生手段による電界の照射によって前記半導体素子にかかるストレスを検出するストレス検出手段を備え、前記電界発生手段は、前記ストレス検出手段が検出したストレスがしきい値の範囲内で、電界の強さが正弦関数で変化する電界を照射することを特徴とする。
【００２８】
更に、請求項３記載の発明は、前記請求項１記載の半導体検査装置において、前記電界発生手段による電界の照射によって前記半導体素子にかかるストレスを検出するストレス検出手段を備え、前記電界発生手段は、前記ストレス検出手段が検出したストレスがしきい値の範囲内で、前記半導体素子のゲート酸化膜にかかる逆電界が許容される逆電界値未満となるパルス状の電界を照射することを特徴とする。
【００２９】
加えて、請求項４記載の発明は、前記請求項３記載の半導体検査装置において、前記電界発生手段は、第１の期間に第１の強度で第１の方向へ電界が変化し、前記第１の期間よりも長い第２の期間に、前記第１の強度よりも小さい第２の強度で、前記第１の方向とは異なる第２の方向へ電界が変化する電界を前記半導体素子に照射することを特徴とする。
【００３０】
また、請求項５記載の発明は、前記請求項１記載の半導体検査装置において、前記電界発生手段は、前記半導体素子に電界を照射するための導電板を有し、前記ウエハー状態の半導体素子を前記導電板の電界照射空間の内と外とに移動させる駆動装置を備えたことを特徴とする。
【００３１】
更に、請求項６記載の発明は、前記請求項５記載の半導体検査装置において、前記駆動装置は、半導体素子が前記導電板の電界照射空間の内にある時間と電界照射空間の外にある時間との比率が、所定比率に設定されることを特徴としている。
【００３２】
以上により、請求項１〜６記載の発明では、交流電界を照射する時間を変更することにより、ウエハー状態の半導体素子のバーンイン時間を自由に設定することが可能になる。また、半導体素子のゲート酸化膜には逆方向の電界が印加されるので、スクリーニング効果が大きくなると共に、基板又はゲート電極と基板の境界に存在する格子欠陥に対するストレスも十分に印加される。
【００３３】
特に、請求項３及び４記載の発明では、半導体素子のゲート酸化膜にかかる逆電圧は、そのゲート酸化膜に許容される逆電圧値未満の電圧であるので、正常な半導体素子のゲート酸化膜の劣化を招かない。
【００３４】
また、請求項５及び６記載の発明では、駆動装置が半導体素子を導電板の電界照射空間の内と外とに交互に移動させるので、電界発生手段が備えるべき電源として交流電源を備える必要がなく、直流電源を使用しながら、ウエハー状態の半導体素子に交流電界をかけて、そのバーンイン時間を自由に設定することが可能である。
【発明の効果】
【００３５】
以上説明したように、請求項１ないし請求項６記載の発明の半導体検査装置によれば、交流電界を照射する時間を変更して、ウエハー状態の半導体素子のバーンイン時間をプロセス定数以外の設定で自由に設定することが可能である。また、半導体素子のゲート酸化膜には逆方向の電界を印加したので、スクリーニング効果が大きくなると共に、基板又はゲート電極と基板の境界に存在する格子欠陥に対するストレスも十分に印加できる効果を奏する。
【００３６】
特に、請求項３及び４記載の発明によれば、半導体素子のゲート酸化膜にかかる逆電圧を、その許容される逆電圧値未満の電圧に設定したので、正常な半導体素子のゲート酸化膜の劣化を招かない。
【００３７】
また、請求項５及び６記載の発明によれば、駆動装置を用いて半導体素子を導電板の電界照射空間の内と外とに交互に移動させたので、直流電源を使用しながら、ウエハー状態の半導体素子に交流電界をかけて、そのバーンイン時間を自由に設定することが可能である。
【発明を実施するための最良の形態】
【００３８】
（第１の実施の形態）
図１は、本発明の第１の実施の形態の半導体検査装置の構成を示す。先ず、図１の各構成要件を説明する。
【００３９】
同図において、１００は半導体素子に電界をかける導電板、１０１はバーンインを受けるウエハー状態の半導体素子、１０２はウエハー状態の半導体素子１０１を支持するサブストレートプレート、１０３は導電板１００にかける交流電圧を制御する制御部である。前記制御部１０３において、１０４は導電板１００に交流電圧を供給するための電源、１０５は電源１０４を制御する電源制御部、１０６は、サブストレートプレート１０２から接地電位へ流れる電流を測定する検査部である。Ｓ１００は導電板１００にかかる電圧によって発生する電界、Ｉ１０１はサブストレートプレート１０２から接地電位へ流れる電流、Ｓ１０５は電源制御部１０５の出力信号、Ｓ１０５ａは電源制御部１０５への基準電流信号、Ｓ１０６は検査部１０６の出力信号である。
【００４０】
導電板１００は電源１０４から供給された電圧に比例した強度の電界Ｓ１００を発生し、電源１０４は電源制御部１０５の出力信号Ｓ１０５に比例した交流電圧を導電板１００に供給する。電源制御部１０５は、検査部１０６の出力信号Ｓ１０６の値が基準電流信号Ｓ１０５ａで設定された電流値よりも、小さい場合には出力信号Ｓ１０５の値を上げ、大きい場合には下げ、等しい場合は出力信号Ｓ１０５の値を保持し、初期状態では"０"を出力する。検査部１０６は、交流電流Ｉ１０１を測定し、その電流の振幅値を出力信号Ｓ１０６として電源制御部１０５に出力する。
【００４１】
前記制御部１０３の電源１０４及び電源制御部１０５並びに導電板１００により、ウエハー状態の半導体素子１０１に交流電圧に対応した電界を照射して、前記半導体素子１０１のバーンインテストを行う電界発生手段１０７を構成する。また、制御部１０３の検査部１０６により、前記電界発生手段１０７による電界の照射によって半導体素子１０１にかかる電界ストレスを、サブストレートプレート１０２から接地電位へ流れる電流でもって検出するストレス検出手段１０８を構成する。
【００４２】
図２は、図１に示したように導電板１００とバーンインを受けるウエハー状態の半導体素子１０１とサブストレートプレート１０２との各一部を囲んだ部分Ａ１の拡大図を示す。同図の各構成要件を説明すると、１００は半導体素子１０１に電界をかける導電板、１０１はバーンインを受けるウエハー状態の半導体素子、１０１ａは半導体素子１０１中のゲート電極、１０１ｂは半導体素子１０１中のゲート酸化膜、１０１ｃ及び１０１ｄは半導体素子１０１中のソース拡散部及びドレーン拡散部、１０１ｅ及び１０１ｆは半導体素子１０１中の素子分離部、１０１ｇは半導体素子１０１中のウエル拡散部、１０１ｈは半導体素子１０１中のサブストレート部である。１０２はウエハー状態の半導体素子１０１を支持するサブストレートプレート、１０４は導電板１００に電圧をかけるための電源、１１０は導電板１００とゲート電極１０１ａとから成る平行平板コンデンサ、１１１はゲート電極１０１ａとウエル拡散部１０１ｇとから成る平行平板コンデンサ、１１２はゲート電極１０１ａから接地電位へのリーク抵抗である。Ｓ１００は導電板１００にかかる電圧によって発生する電界である。説明の簡略化のため、図２には、Ｎチャネル型ＭＯＳトランジスタのみを記している。従って、拡散部１０１ｃ、１０１ｄはＮ型拡散であり、拡散部１０１ｇ及びサブストレート部１０１ｈはＰ型拡散である。
【００４３】
サブストレート部１０１ｈは、接地されたサブストレートプレート１０２と電気的に接触しているために"０"Ｖに固定されている。ウエル拡散部１０１ｇはサブストレート部１０１ｈと接触しており且つ同じＰ型拡散であるため、同様に"０"Ｖに固定されている。導電板１００に電圧V(V)がかかると、電界Ｓ１００が発生してゲート電極１０１ａに分極が起こり、電圧Va (V)がゲート電極１０１ａに誘起される。この時、ゲート酸化膜１０１ｂには電圧Va (V)による電界ストレスEa (V/m)が加わることになる。以下、定量的な考察を行う。
【００４４】
ゲート電極１０１ａの面積をSa (m2)、導電板１００とゲート電極１０１ａとの距離をd1 (m)、ゲート酸化膜１０１ｂの厚さをd2 (m)、導電板１００とゲート電極１０１ａ間の透磁率をε1 (C/(V・m))、ゲート酸化膜１０１ｂの透磁率をε2 (C/(V・m))とする。簡略化のため、導電板１００とゲート電極１０１ａとウエル拡散部１０１ｇとを平行平板コンデンサとして計算する。
【００４５】
図３はこの模式図を示したものである。同図の各構成要件を説明すると、１００は半導体素子に電界をかける導電板、１０１ａは半導体素子１０１中のゲート電極、１０１ｇは半導体素子１０１中のウエル拡散部、１０４は導電板１００に電圧をかけるための電源、１１０は導電板１００とゲート電極１０１ａとから成る平行平板コンデンサ、１１１はゲート電極１０１ａとウエル拡散部１０１ｇとから成る平行平板コンデンサ、１１２はゲート電極１０１ａから接地電位へのリーク抵抗である。
【００４６】
平板コンデンサ１１０の容量値をc110(F)、平板コンデンサ１１１の容量値をc111(F)、リーク抵抗１１２の抵抗値をr112(Ω)とする。導電板１００にかかる電圧をV(t)(V)、ゲート酸化膜１０１ｂにかかる電圧をVa (t)(V)とすると、下記の微分方程式が得られる。
【００４７】
Va (t) = r112・c110 (d V (t) / dt)
− r112・(c110+c111)
×(d Va (t) / dt)      …(101)
c110 = ε1・S/d1                      …(102)
c111 = ε2・S/d2                      …(103)
次に、以上のように構成された半導体検査装置のその動作を説明する。図４は、基準電流信号Ｓ１０５ａ、流れる電流Ｉ１０１、検査部１０６の出力信号Ｓ１０６、電源制御部１０５の出力信号Ｓ１０５、及び電界Ｓ１００間のタイミング図を示す。
【００４８】
サブストレートプレート１０２は接地されており、その電位は"０"Ｖに固定されている。半導体素子１０１はサブストレートプレート１０２と電気的に接触しているため、半導体素子１０１の基板電位も"０"Ｖに固定されている。また、半導体素子１０１のゲート電極１０１ａは配線やリーク成分の存在により初期状態では"０"Vに固定されている。バーンインが実施されると、半導体素子１０１に電界が照射される部分のゲート電極１０１ａの総面積に比例した交流電流がサブストレートプレート１０２と接地電位との間で流れる。以下、定量的な考察を行なう。
【００４９】
導電板１００にかかる電圧の周波数をｆ(Hz)、電圧振幅をV0(V)、電界の照射面積をS(m2)、半導体素子１０１の平均ゲート密度をDとする。時間t(s)において、導電板１００にかかる電圧V(t)(V)は、複素数表示を使えば、
V(t) = V0 exp (j2πft)                   …(104)
と表される。但し、jは虚数単位である。(101)式と(104)式より、ゲート酸化膜１０１ｂにかかる電圧Va (t)(V)は、
Va (t) = Va0 exp (j2πft)                …(105)
Va0   = r112・c110/(r112・(c110+c111)
+1/j2πf) ×  V0      …(106)
周波数ｆ(Hz)を f>>1/r112(c110+c111) となるように設定すれば、(105)式と(106)式より、ゲート酸化膜１０１ｂにかかる電界の強さEa (t)(V/m)は、
Ea (t) = Va (t)/d2 = Ea0 exp (j2πft)        …(107)
Ea0   = 1/d2 × c110/(c110+c111) × V0       …(108)
である。
【００５０】
半導体素子１０１に導電板１００から電界が照射されるとき、その照射範囲に含まれる総ゲート面積はD×S(m2)であるので、導電板１００に電圧V(t)(V)がかかることにより、サブストレートプレート１０２から接地電位に流れる電流Ｉ１０１は次式で表される。
【００５１】
Ｉ１０１ =  2πf・c110・c111/(c110+c111)
・D・S・V0 exp (j (2πft +π/2))
=  2πf・c111・D・S・d2
・Ea0 exp (j (2πft + π/2))    …(109)
上式から、流れる電流Ｉ１０１は、半導体素子１０１内で電界が照射される範囲の総ゲート面積に比例し、また導電板１００に印加される電圧振幅V0(V)に比例することが示された。
【００５２】
ゲート酸化膜１０１ｂに強過ぎる電界をかけると、正常なゲート酸化膜でも破壊してしまうため、破壊しない限界電界をE10(V/m)とすると、(109)式から交流電流Ｉ１０１の振幅が次式で表される電流値I1(A)となったとき、ゲート酸化膜１０１ｂには破壊されない限界電界E10がかかっていることになる。
【００５３】
I1 = 2πf・c111・D・S・d2・E10        …(110)
先ず、基準電流信号Ｓ１０５ａに電流値I1 (A)を設定する。初期状態では、流れる電流Ｉ１０１は"０"(A)であるので、検査部１０６の出力信号Ｓ１０６は"０"(A)である。電源制御部１０５は前記基準電流信号Ｓ１０５ａと流れる電流Ｓ１０６とを比較して、出力信号Ｓ１０５を初期状態の"０"から上げていく。この時の状態は図４において"０"(秒）の時である。出力信号Ｓ１０５の電圧が上昇するに従って電源１０４が導電板１００に供給する電圧が高くなり、電界Ｓ１００の強度も強くなるので、流れる電流Ｉ１０１は大きくなる。この時の状態は図４において、"０"（秒）から検査部の出力信号Ｓ１０６が電流値I1 (A)に等しくなる時間ｔ１（秒）の間である。時間ｔ１（秒）の時に、検査部の出力信号Ｓ１０６が電流値I1 (A)と等しくなるので、制御部Ｓ１０５はその時点の出力電流値を保持する。
【００５４】
従って、時間ｔ１（秒）以降では電源１０４は一定値の交流電圧を供給するため、一定強度の電界が半導体素子１０１に照射され、そのゲート酸化膜１０１ｂに限界電界E10(V/m)が印加される。
【００５５】
次に、時間がｔ２（秒）の時に基準電流信号Ｓ１０５ａに"０"(Ａ）を設定する。電源制御部１０５は検査部１０６の出力信号Ｓ１０６と前記基準電流信号Ｓ１０５ａとを比較して、出力信号Ｓ１０５を下げていく。この出力信号Ｓ１０５が下降するに従い、電源１０４から導電板１００に供給される電圧が低くなり、電界Ｓ１００の強度も弱くなるので、流れる電流Ｉ１０１は小さくなる。この時の状態は図４において時間ｔ２（秒）から検査部の出力信号Ｓ１０６が"０"(Ａ）となる時間ｔ３(秒）までの間である。時間ｔ３（秒）の時に、検査部１０６の出力信号Ｓ１０６が"０"(Ａ）となり、基準電流信号Ｓ１０５ａと等しくなるので、検査部１０６の出力信号Ｓ１０６は"０"値を保持することになる。
【００５６】
従って、図４において、時間ｔ１（秒）から時間ｔ２(秒）の間は、検査部１０６が検出する電流Ｉ１０１が上式(110)で示される電流値を最大電流値（しきい値）、即ち、ゲート酸化膜１０１ｂにかかる電界の最大値を限界電界E10(V/m)として、電界の強さが正弦関数で変化する電界が導電板１００から半導体素子１０１に照射されて、半導体素子１０１に所定の電界ストレスがかかることになる。厳密には、ゲート酸化膜１０１ｂにかかる電界の強さが必要電界E1(V/m)を超え且つ限界電界E10(V/m)未満である期間、即ち、次式で表される時間T(s)
T = (ｔ２−ｔ１)×( 1/2 -  α/π )      …(111)
sin α = E10/E1                             …(112)
の時間だけ、バーンインが実施されたことになる。従って、時間（ｔ２−ｔ１）を長く設定すれば、バーンイン時間の設定を自由に長くできる。また、逆方向にも電界が印加されるので、スクリーニング効果が大きい。更に、基板に流れる電流の方向が双方向であるので、基板又はゲート電極と基板の境界に存在する格子欠陥に対してストレスがかかることになり、スクリーニング効果が従来に比較してより一層に大きくなる。
【００５７】
但し、半導体素子１０１内のゲート酸化膜１０１ｂにはE1(V/m)の電界がかかるだけでなく、−E1(V/m)の逆電界もかかることになる。ゲート酸化膜１０１ｂには逆電界をかけた場合には、キャリアの移動に起因する特性劣化を招くことがあるため、許容される以上の逆電界をかけない工夫が必要である。また、ゲート酸化膜１０１ｂに許容できる限界電界E10をかけると、正常な酸化膜の劣化も懸念されるため、できるだけ低い電界でバーンインを実施する工夫が必要である。
【００５８】
（第２の実施の形態）
次に、本発明の第２の実施の形態を説明する。本実施の形態では、図１の制御部１０３の電圧制御のみが第１の実施の形態と異なる。全体構成は図１と同じであるので、その図示及び説明を省略し、図１を用いて制御部１０３の制御を説明する。
【００５９】
制御部１０３において、電源１０４は電源制御部１０５の出力信号Ｓ１０５に比例したパルス電圧を導電板１００に供給する。図５は、導電板１００から発生される電界をパルス状の電界に設定した場合のタイミング図である。半導体素子１０１のゲート酸化膜１０１ｂに許容される逆電界をE3(V/m)として、電圧パルスのデューティー比Dutyを
Duty = E3 / (E1+E3)
に設定する。図５（ｅ）において、ゲート酸化膜１０１ｂへの順方向（第１の方向）の電界E1(V/m)（第１の電界の強さ）がかかる時間（第１の期間）は、ゲート酸化膜１０１ｂへの逆方向（第２の方向）の電界E3(V/m)（第２の電界の強さ）がかかる時間（第２の期間）よりも短く設定される。他の動作は前記第１の実施の形態と同じである。
【００６０】
ここで注目すべき点は、図５においてゲート酸化膜１０１ｂにかかる電界の強さが順方向である正の値はE1(V/m)であるのに対し、逆方向である負の値は−E3(V/m)となる点である。従って、本構成では、ゲート酸化膜１０１ｂには許容される以上の逆電界E3(V/m)はかからない。また、パルスの形で与えられるので、ゲート酸化膜１０１ｂにかける電界の強度は限界電界E10(V/m)ではなく、必要電界E1(V/m)でよい。従って、正常なゲート酸化膜１０１ｂの劣化を心配する必要はない。
【００６１】
（第３の実施の形態）
続いて、本発明の第３の実施の形態を説明する。図６は同実施の形態の半導体検査装置の構成を示す。先ず、図６における各構成要件を説明する。
【００６２】
同図において、４００は半導体素子に電界をかける導電板、４０１はバーンインを受けるウエハー状態の半導体素子、４０２はウエハー状態の半導体素子４０１を支持するサブストレートプレート、４０３は導電板４００にかける電圧を制御する制御部、４０４は導電板４００に電圧を供給するための電源、４０５は電源４０４を制御する電源制御部、４０６はサブストレートプレート４０２から接地電位へ流れる電流を測定する検査部、４０７はサブストレートプレート４０２に取り付けられた駆動軸、４０８は駆動軸４０７を駆動する駆動装置である。
【００６３】
また、Ｓ４００は導電板４００にかかる電圧によって発生する電界、Ｉ４０１はサブストレートプレート４０２から接地電位へ流れる電流、Ｓ４０５は電源制御部４０５の出力信号、Ｓ４０５ａは電源制御部４０５への基準電流信号、Ｓ４０６は検査部４０６の出力信号である。
【００６４】
導電板４００は電源４０４から供給された電圧に比例した強度の電界Ｓ４００を発生する。電源４０４は電源制御部４０５の出力電流Ｓ４０５に比例した直流電圧を導電板４００に供給する。電源制御部４０５は、検査部４０６の出力信号Ｓ４０６の値が基準電流信号Ｓ４０５ａで設定された電流値よりも小さい場合には出力信号Ｓ４０５の値を上げ、大きい場合には下げ、等しい場合は出力信号Ｓ４０５の値を保持し、また初期状態においては出力信号Ｓ４０５を"０"値に設定する。検査部４０６は流れる交流電流Ｉ４０１を測定し、その電流の振幅を出力電流Ｓ４０６とする。
【００６５】
前記駆動軸４０７は半導体素子４０１と離れた位置に置かれ、駆動装置４０８は一定の角速度ω(rad/s)で駆動軸４０７を回転させる。従って、駆動軸４０７がサブストレートプレート４０２を回転させた状態では、ウエハー状態の半導体素子４０１は導電板４００下方の電界照射空間内とその空間外とに周期的に移動する。
【００６６】
次に、本実施の形態の半導体検査装置の動作を説明する。駆動軸４０７から半導体素子４０１までの距離が十分離れているので、半導体素子４０１が導電板４００の下方を通過する間は電界Ｓ４００の照射を受け、半導体素子４０１が導電板４００の下方からはずれている間は全く電界のない状態となる。
【００６７】
従って、（導電板４００下方の電界照射空間内にある時間）：（導電板４００下方の電界照射空間外にある時間）の比を、
E3 / (E1+E3)： E1 / (E1+E3)
の所定比率に設定すれば、半導体素子４０１にかかる電界は第２の実施の形態と同様のパルス状の電界になる。
【００６８】
そこで、第２の実施の形態と同様に、バーンイン時にゲート酸化膜にかけるべき必要な電界の強さE1(V/m)が印加されるように基準電流信号Ｓ４０５ａを設定すれば、半導体素子４０１には所定のストレスが加わることになり、第２の実施の形態と同様のバーンインが実施されたことになる。
【００６９】
ここで、着目すべき点は、第１の実施の形態及び第２の実施の形態が何れも交流電圧を導電板に供給する必要があるのに対し、本実施の形態では直流電圧の供給でよいことである。その理由は、半導体素子４０１にとって駆動軸４０７の回転が電界の変化を引き起こしているからである。
【００７０】
よって、本実施の形態では、電源４０４として直流電圧源を使用しながらバーンイン時間をプロセス定数以外の設定で変更でき、更にはゲート酸化膜には許容される以上の逆電界をかけないことを実現できる。また、ストレスはパルスの形で与えられるため、ゲート酸化膜にかける電界の強度は限界電界E10(V/m)ではなく、必要電界E1(V/m)でよく、正常なゲート酸化膜の劣化を心配する必要はない。
【００７１】
従って、本実施の形態の半導体検査装置においても、バーンイン時間をプロセス定数以外の設定で変更することができ、また、逆方向にも電界が印加されてスクリーニング効果が大きく、更には基板又はゲート電極と基板の境界に存在する格子欠陥に対するスクリーニング効果が大きい半導体のバーンインを行なうことが可能である。
【００７２】
尚、バーンインを効率よく実施するために、半導体素子４０１には、そのゲート酸化膜の上方にメタル配線を配置しないほうがよい。
【００７３】
また、以上の説明では、半導体素子としてＮチャネル型ＭＯＳトランジスタを例示したが、本発明はＰチャネル型ＭＯＳトランジスタに対しても適用できるのは勿論である。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施の形態の半導体検査装置の全体構成を示す図である。
【図２】同半導体検査装置の半導体素子周りの拡大図である。
【図３】同半導体検査装置により被テスト半導体ウエハーに電界ストレスを印加した場合の模式図である。
【図４】同半導体検査装置の動作を示すタイミング図である。
【図５】本発明の第２の実施の形態の半導体検査装置の動作を示すタイミング図である。
【図６】本発明の第３の実施の形態の半導体検査装置の全体構成を示す図である。
【図７】従来の半導体検査装置の全体構成図である。
【図８】従来の半導体検査装置の半導体素子周りの拡大図である。
【図９】従来の半導体検査装置により被テスト半導体ウエハーに電界ストレスを印加した場合の模式図である。
【図１０】従来の半導体検査装置から被テスト半導体ウエハーに印可される電界ストレスの変化の様子を示す図である。
【符号の説明】
【００７５】
１００、４００          導電板
１０１、４０１          半導体ウエハー状態の半導体素子
１０１ａ                ゲート電極
１０１ｂ                ゲート酸化膜
１０１ｈ                サブストレート部
１０２、４０２          サブストレートプレート
１０３、４０３          制御部
１０４、４０４          電源
１０５、４０５          電源制御部
１０６、４０６          検査部
１０７                  電界発生手段
１０８                  ストレス検出手段
１１２                  リーク抵抗
Ｓ１００                電界
Ｉ１０１、Ｉ４０１      流れる電流
Ｓ１０５ａ、Ｓ４０５ａ  基準電流信号
４０７                  駆動軸
４０８                  駆動装置
【図１】
2004253812.tif 000003
【図２】
2004253812.tif 000004
【図３】
2004253812.tif 000005
【図４】
2004253812.tif 000006
【図５】
2004253812.tif 000007
【図６】
2004253812.tif 000008
【図７】
2004253812.tif 000009
【図８】
2004253812.tif 000010
【図９】
2004253812.tif 000011
【図１０】
2004253812.tif 000012