(57)【要約】【課題】Ａ／Ｄ変換出力特性の非直線性を、温度変化を考慮する必要なく低コストで直線補正することを目的とする。【解決手段】Ａ／Ｄ変換装置（ＴＡＤ）への入力電圧範囲Ｖｍｉｎ〜Ｖｍａｘを、中心電圧Ｖｃを境界にして領域１と領域２に２等分割し、各領域毎に、ＴＡＤ出力特性曲線の両端を結んでなる近似直線にてＴＡＤ出力特性曲線を近似する。領域１においては近似直線Ｌ１１に、領域２においては近似直線Ｌ１２に、それぞれ近似する。そして、各近似直線Ｌ１１，Ｌ１２上の点を理想Ａ／Ｄ直線上の点に変換する変換式を領域毎に導出する。このようにして得られた変換式にてＴＡＤからの出力データを変換することにより、非直線性を有するＴＡＤ出力特性の直線補正が実現される。しかもこの変換式は、近似直線Ｌ１１，Ｌ１２を設定したときの周囲温度が反映されたものである。【選択図】  図２
2004274157.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をデジタルデータに変換するＡ／Ｄ変換装置において、入力されたアナログ信号と前記変換後のデジタルデータとの関係を示す入出力特性曲線の非直線性を直線補正する方法であって、
前記アナログ信号−前記デジタルデータ座標上において、所定のアナログ信号入力範囲内でアナログ信号に正比例した特性を持つ任意の直線を理想Ａ／Ｄ直線として設定すると共に、前記アナログ信号入力範囲をＮ個の領域に分割し、該各領域毎に、
（１）前記入出力特性曲線を、当該領域における該入出力特性曲線の両端を結ぶ直線である近似直線に近似し、
（２）前記近似直線上の任意の座標点を該座標点と同じアナログ信号値に対する前記理想Ａ／Ｄ直線上の座標点に変換する変換式を導出して、
（３）該導出した変換式にて、前記Ａ／Ｄ変換装置から出力されるデジタルデータを変換する
ことを特徴とするＡ／Ｄ変換出力データの非直線性補正方法。
【請求項２】
前記各領域のうち前記アナログ信号入力範囲の最小値を含む領域及び最大値を含む領域における前記近似直線はいずれも、前記両端を結ぶ直線に代えて、当該領域における前記入出力特性曲線の両端を除く任意の座標点と、隣接する他の領域との境界点とを結ぶ直線とする
ことを特徴とする請求項１記載のＡ／Ｄ変換出力データの非直線性補正方法。
【請求項３】
前記各領域のアナログ信号幅はいずれも同じ幅であることを特徴とする請求項１又は２記載のＡ／Ｄ変換出力データの非直線性補正方法。
【請求項４】
アナログ信号をデジタルデータに変換するＡ／Ｄ変換装置において、入力されたアナログ信号と前記変換後のデジタルデータとの関係を示す入出力特性曲線の非直線性を直線補正する方法であって、
（１）前記アナログ信号−前記デジタルデータ座標上において、所定のアナログ信号入力範囲内で、前記入出力特性曲線上の任意のＭ個の座標点に基づいて該入出力特性曲線を（Ｍ−１）次以下（但し２次以上）の次数の多項式で表される曲線である近似曲線にて近似し、
（２）前記アナログ信号入力範囲内で、アナログ信号に正比例した特性を持つ任意の直線を理想Ａ／Ｄ直線として設定し、
（３）前記近似曲線上の任意の座標点を、当該座標点と同じアナログ信号値に対する前記理想Ａ／Ｄ直線上の座標点に変換する変換式を導出して、
（４）該導出した変換式にて、前記Ａ／Ｄ変換装置から出力されるデジタルデータを変換する
ことを特徴とするＡ／Ｄ変換出力データの非直線性補正方法。
【請求項５】
前記多項式は２次式であることを特徴とする請求項４記載のＡ／Ｄ変換出力データの非直線性補正方法。
【請求項６】
前記２次式は、前記アナログ信号をｘ、前記デジタルデータをｙ、ｃ０，ｃ１，ｃ２をそれぞれ定数として、２次関数ｘ＝ｃ０＋ｃ１ｙ＋ｃ２ｙ２で表されるものであることを特徴とする請求項５記載のＡ／Ｄ変換出力データの非直線性補正方法。
【請求項７】
前記Ｍ個の座標点は、前記アナログ信号入力範囲の両端を除く任意の座標点であることを特徴とする請求項４〜６いずれかに記載のＡ／Ｄ変換出力データの非直線性補正方法。
【請求項８】
前記理想Ａ／Ｄ直線は、前記アナログ信号入力範囲内におけるアナログ信号最小値に対するデジタルデータとアナログ信号最大値に対するデジタルデータとの差が、予め設定した所定ビット長となるように設定する
ことを特徴とする請求項１〜７いずれかに記載のＡ／Ｄ変換出力データの非直線性補正方法。
【請求項９】
請求項１に記載の非直線性補正方法を実現するために前記Ａ／Ｄ変換装置に設けられる非直線性補正装置であって、
前記アナログ信号入力範囲におけるアナログ信号最小値とアナログ信号最大値、及び前記各領域の境界部の各アナログ信号値を、それぞれ基準信号として前記Ａ／Ｄ変換装置へ入力する基準信号入力手段と、
前記各基準信号に対する前記Ａ／Ｄ変換装置からの各デジタルデータ、及び、前記各基準信号に対する前記理想Ａ／Ｄ直線上の各デジタルデータに基づいて、前記各領域毎に前記変換式を導出する変換式導出手段と、
該変換式導出手段により導出された変換式に従って前記Ａ／Ｄ変換装置からの出力データを変換する（領域毎に違う）データ変換手段と、
を備えたことを特徴とする非直線性補正装置。
【請求項１０】
前記基準信号入力手段は、
前記アナログ信号最小値に代えて、該アナログ信号最小値以外のアナログ信号値であって他の全ての前記基準信号より小さいアナログ信号値を前記基準信号値とすると共に、前記アナログ信号最大値に代えて、該アナログ信号最大値以外のアナログ信号値であって他の全ての前記基準信号より大きいアナログ信号値を前記基準信号値とする
ことを特徴とする請求項９記載の非直線性補正装置。
【請求項１１】
前記領域の数Ｎを任意に設定可能な分割数設定手段を備えたことを特徴とする請求項９又は１０記載の非直線性補正装置。
【請求項１２】
請求項４に記載の非直線性補正方法を実現するために前記Ａ／Ｄ変換装置に設けられる非直線性補正装置であって、
前記アナログ信号入力範囲内における任意のＭ個のアナログ信号値をそれぞれ基準信号として前記Ａ／Ｄ変換装置へ入力する基準信号入力手段と、
前記各基準信号に対する前記Ａ／Ｄ変換装置からの各デジタルデータに基づいて前記多項式を導出する多項式導出手段と、
前記理想Ａ／Ｄ直線を表す関数式である理想Ａ／Ｄ関数式を設定する理想Ａ／Ｄ関数式設定手段と、
前記多項式及び前記理想Ａ／Ｄ関数式に基づいて、前記多項式にて表される前記近似曲線上の任意の座標点を当該座標点と同じアナログ信号値に対する前記理想Ａ／Ｄ直線上の座標点に変換する変換式を導出する変換式導出手段と、
該変換式導出手段により導出された変換式に従って前記Ａ／Ｄ変換装置からの出力データを変換するデータ変換手段と、
を備えたことを特徴とする非直線性補正装置。
【請求項１３】
前記基準信号入力手段は、前記基準信号として３個の前記アナログ信号値を前記Ａ／Ｄ変換装置へ入力し、
前記多項式導出手段は、前記多項式として２次多項式を導出する
ことを特徴とする請求項１２記載の非直線性補正装置。
【請求項１４】
前記基準信号入力手段は、前記アナログ信号入力範囲の最小値及び最大値を除くアナログ信号値を前記基準信号として前記Ａ／Ｄ変換装置へ入力する
ことを特徴とする請求項１２又は１３記載の非直線性補正装置。
【請求項１５】
請求項９〜１４いずれかに記載の非直線性補正装置であって、当該非直線性補正装置を構成する前記各手段が同一の半導体集積回路内に構成されていることを特徴とする非直線性補正装置。
【請求項１６】
更に、前記Ａ／Ｄ変換装置も前記半導体集積回路内に構成されていることを特徴とする請求項１５記載の非直線性補正装置。
【請求項１７】
前記Ａ／Ｄ変換装置は、
前記アナログ信号の電圧レベルに応じた遅延時間でパルス信号を遅延させて出力する遅延ユニットを複数個直列に接続してなり、パルス信号を前記遅延ユニットの遅延時間にて順次遅延しながら伝送させるパルス遅延回路と、
予め設定されたサンプリング周期内に前記パルス信号が通過した前記遅延ユニットの個数を検出する検出手段と、
を備え、該検出手段による検出結果を、前記アナログ信号に対するＡ／Ｄ変換結果としての前記デジタルデータとして出力するよう構成されたものであり、
前記データ変換手段は、該Ａ／Ｄ変換装置からのデジタルデータを前記変換式に従って変換する
ことを特徴とする請求項９〜１６いずれかに記載の非直線性補正装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ａ／Ｄ変換装置において入力されたアナログ信号に対するデジタルデータ出力特性の非直線性を直線補正する方法及びその装置に関する。
【０００２】
【従来の技術】
従来より、Ａ／Ｄ変換装置の一構成例として、複数の反転回路をリング状に接続してなるパルス遅延回路を構成し、デジタルデータに変換すべき被変換入力電圧を各反転回路の電源電圧として印加することにより、電源電圧によって反転回路の遅延時間が異なることを利用して入力電圧のＡ／Ｄ変換を行うＡ／Ｄ変換装置が知られている（例えば、特許文献１参照。）。
【０００３】
この種のＡ／Ｄ変換装置（以下「ＴＡＤ」という）の概略構成を図２０に示す。即ち、図２０に示すＴＡＤ７０は、スタートパルスＳＰを周回させるパルス遅延回路７１と、外部から入力されるサンプリングクロックＣＫの立上がり（または立下がり）タイミングで、パルス遅延回路７１内でのスタートパルスＳＰの到達位置を検出（ラッチ）し、その検出結果を、スタートパルスＳＰが通過した遅延ユニット７２が先頭から何段目にあるかを表す所定ビットのデジタルデータに変換して出力するラッチ＆エンコーダ７３と、パルス遅延回路７１内でのスタートパルスＳＰの周回回数をカウントするカウンタ７４と、このカウンタ７４によるカウント値をサンプリングクロックＣＫの立上がり（又は立下がり）タイミングでラッチするラッチ回路７５とを備えたものである。
【０００４】
パルス遅延回路７１は、スタートパルスＳＰを所定の遅延時間だけ遅延させて出力する遅延ユニット７２が複数段縦続接続されると共に、初段の遅延ユニット７２が、一方の入力端子をスタートパルスＳＰ入力用の起動用端子とするＮＡＮＤゲートにて構成され、この初段の遅延ユニット７２のもう一つの入力端子と、最終段の遅延ユニット７２の出力端子とが接続されて、全遅延ユニット７２がリング状に連結されている。また、初段のＮＡＮＤゲートを除く各遅延ユニット７２はインバータ等のゲート回路にて構成されており、これによりパルス遅延回路７１は、スタートパルスＳＰを周回させることができるリングディレイライン（ＲＤＬ）として構成されている。
【０００５】
各遅延ユニット７２には、図示しないバッファ等を介して、Ａ／Ｄ変換対象となる入力電圧Ｖｉｎが駆動電源電圧として印加されている。従って、各遅延ユニット７２の遅延時間は、入力電圧Ｖｉｎの電圧レベルに対応した時間となり、サンプリングクロックＣＫの一周期（以下サンプリング周期という）内にパルス遅延回路７１内でスタートパルスＳＰが通過する遅延ユニット７２の個数は、入力電圧Ｖｉｎの電圧レベルに依存することになる。
【０００６】
そして、このように構成されたＴＡＤ７０では、ラッチ＆エンコーダ７３から出力されるデジタルデータを、入力電圧Ｖｉｎの電圧レベルを表す下位ビットデータ（４ｂｉｔ）、ラッチ回路７５から出力されるカウント値を、入力電圧Ｖｉｎの電圧レベルを表す上位ビットデータ（１４ｂｉｔ）とするデジタルデータＤＴが得られる。
【０００７】
このデジタルデータＤＴは、ラッチ７６にてラッチされると共に減算器７７にも入力される。ラッチ７６では、サンプリングクロックＣＫに従って上記デジタルデータＤＴをラッチし、そのラッチしたデジタルデータを次のタイミングで減算器７７へ出力する。そのため、減算器７７では、現在のデジタルデータＤＴと、サンプリングクロックＣＫの１クロック分前のデジタルデータとの差が演算されることになり、この演算結果が、本ＴＡＤ７０のＡ／Ｄ変換結果として出力されることになる。
【０００８】
このように構成されたＴＡＤ７０の出力特性は通常、例えば図２１に示すように、非直線性を有している。即ち、図２１の例では、直線性を有する所望の出力特性直性（理想Ａ／Ｄ直線）に対して上に凸状の出力特性となっている。尚、図２１は、温度２５℃の環境でサンプリングクロックＣＫを６．７５ＭＨｚとしてＴＡＤ７０を駆動し、Ａ／Ｄ変換対象入力電圧を２．３Ｖ〜３．３Ｖとした場合の出力特性例である。
【０００９】
Ａ／Ｄ変換出力が入力信号Ｖｉｎの変化に対してリニアに変化しないのは、パルス遅延回路７１を構成しているＮＡＮＤゲートやインバータの遅延時間が、電源電圧の変化に対して比例的に変化しないためであり、図２１のように上に凸状の特性となることは、ＴＡＤ出力特性の理論式からも明らかである。次式（１）に、ＴＡＤ７０によるＡ／Ｄ変換出力値の理論式を示す。
【００１０】
【数１】
2004274157.tif 000003
【００１１】
このように非直線性を有するＴＡＤでは、例えば精度のある直線性が要求されるセンシング機器等では問題となり、こういったセンシング機器や計測器等におけるＡ／Ｄ変換装置として使用することは困難である。
そこで、ＴＡＤ出力特性の非直線性を解決する方法として、例えば上記特許文献１には、出力データの非直線性に対応した補正値を補正用ＲＯＭに格納しておき、この補正値によりＡ／Ｄ変換出力データを補正する技術が開示されている。このようにすれば、入力電圧の変化に対してリニアに変化するＡ／Ｄ変換出力特性が得られる。
【００１２】
【特許文献１】
特開平５−２５９９０７号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、ＴＡＤ出力は、温度変化によっても変動する特性を有している。即ち、パルス遅延７１回路を構成している各遅延ユニット７２の遅延時間は、電源電圧としての入力電圧Ｖｉｎだけでなく温度によっても変化する。そのため、Ａ／Ｄ変換出力特性の非直線性も温度によって変化するのである。
【００１４】
これに対処するためには、例えば温度計測回路を別途備えると共に、温度に応じた補正値を補正用ＲＯＭに格納しておいて、温度に応じた補正を行うことが考えられる。しかし、このような方法だと、想定される温度範囲内における複数の温度毎に補正値を用意する必要があり、ＲＯＭの増大や回路構成の複雑化を招き、コストアップの要因になる。
【００１５】
また、ＴＡＤに限らず一般的なＡ／Ｄ変換器においても、Ａ／Ｄ変換出力データには非直線性誤差が含まれているのが一般的であり、しかも、周囲温度の変化によって出力値が変化してしまういわゆる温度ドリフトも生じる。そのため、一般的なＡ／Ｄ変換器の非直線性補正において補正用ＲＯＭを用いた補正方法を適用しようとしても、やはり上記同様の問題が生じてしまう。
【００１６】
本発明は上記課題に鑑みなされたものであり、Ａ／Ｄ変換出力特性の非直線性を、温度変化を考慮する必要なく低コストで直線補正することを目的とする。
【００１７】
【課題を解決するための手段及び発明の効果】
上記課題を解決するためになされた請求項１記載の非直線性補正方法は、アナログ信号をデジタルデータに変換するＡ／Ｄ変換装置において、入力されたアナログ信号と前記変換後のデジタルデータとの関係を示す入出力特性曲線の非直線性を直線補正する方法であって、上記アナログ信号−デジタルデータ座標上において、所定のアナログ信号入力範囲内でアナログ信号に正比例した特性を持つ任意の直線を理想Ａ／Ｄ直線として設定すると共に、アナログ信号入力範囲をＮ個の領域に分割し、各領域毎に、入出力特性曲線を当該領域における該入出力特性曲線の両端を結ぶ直線（近似直線）に近似し、その近似直線上の任意の座標点を該座標点と同じアナログ信号値に対する理想Ａ／Ｄ直線上の座標点に変換する変換式を導出して、該導出した変換式にて、Ａ／Ｄ変換装置から出力されるデジタルデータを変換するものである。
【００１８】
即ち、例えば図１５に例示するように、アナログ信号入力範囲をＮ個（ここでは２個）の領域（領域１，２）に等分割し、各領域において、入出力特性曲線上における領域両端の点を結んで近似直線とする。図１５の例では、領域１では点Ａ，Ｃを結ぶ近似直線に、領域２では点Ｃ，Ｂを結ぶ近似直線に、それぞれ近似されている。各点Ａ，Ｂ，Ｃはそれぞれ、対応するアナログ信号値を実際にＡ／Ｄ変換装置にてＡ／Ｄ変換することにより得られるものである。つまり、そのときの周囲環境（温度等）に応じた実際のデータである。
【００１９】
そして、各近似直線上の任意の座標点をその座標点のアナログ信号値に対する理想Ａ／Ｄ直線上の座標点に変換する変換式を導出するのである。尚、ここでいう「入出力特性曲線」は、アナログ信号に対する実際のデジタルデータの座標点の集合である。
【００２０】
変換式を導出する具体的方法は種々考えられるが、例えば、各領域における入出力特性曲線両端の座標点データ（図１５では点Ａ，Ｂ，ＣのＡ／Ｄ変換出力）を実際に得れば、その座標点データと、該各座標点のアナログ信号に対する理想Ａ／Ｄ直線上の座標点のデータとに基づいて幾何学的に変換式を得ることができる。或いは、近似直線と理想Ａ／Ｄ直線とを各々関数式で表して、両関数式の関係から変換式を得ることもできる。
【００２１】
どのような方法で変換式を得るかは、その方法を実現する具体的構成や得られた変換式にて実際に変換演算するための具体的構成（ソフト又はハード）等を考慮して適宜決めることができる。
従って、本発明（請求項１）の非直線性補正方法によれば、実際のＡ／Ｄ変換出力データに基づいて変換式を導出し、その変換式によってデジタルデータの変換（直線補正）を行うため、周囲の温度変化によらず、その時々の温度に応じた適切な変換式により精度良く直線補正することができる。しかも、単に変換式を用いた演算による直線補正であるため、従来技術のように補正用ＲＯＭに補正値を格納しておくといったやり方に比べて低コストで直線補正を実現できる。
【００２２】
尚、図１５では、２等分割を一例として説明したが、分割数は任意に決めることができ、分割数が多いほど非直線性誤差（直線補正後の入出力特性と理想Ａ／Ｄ直線との誤差）が少なくなる。但し分割数が多くなる程、直線補正を実現するための具体的構成は複雑化するため、構成の複雑さと補正精度との兼ね合いを考慮して分割数を決めればよい。
【００２３】
また、各領域は必ずしも等分割しなくてもよい。更に、理想Ａ／Ｄ直線についても、図１５で例示したように入出力特性曲線の両端を結ぶ直線に設定するのはあくまでも一例であり、例えば両端以外の任意の２点を結ぶ直線にしてもいいし、或いはアナログ信号入力範囲内で上記入出力特性曲線とは全く交わらない直線にしてもよく、少なくともアナログ信号入力範囲内においてアナログ信号に正比例したデジタルデータ出力特性となる直線であれば何でも良い。
【００２４】
ところで、例えば図２０で説明したＴＡＤ７０のＡ／Ｄ変換出力特性の非直線性は、図２１で説明したように、上に凸状の特性曲線となるのが一般的である。そのため、このように上に凸状の特性を持つ曲線に対して、請求項１のように各領域について特性曲線の両端を結ぶ直線を近似直線とすると、非直線性誤差（上記変換式による変換（直線補正）後のデータと理想Ａ／Ｄ直線上のデータとの誤差）が、正・負いずれかに偏る（換言すれば誤差の絶対値が大きくなる）状態となる。
【００２５】
即ち、図１５の例からも明らかなように、本例では各領域（２領域）ともに、入出力特性曲線より近似曲線の方が小さいため、非直線性誤差が正（又は負）に偏るのである。このように非直線性誤差が正・負いずれかに偏るのは、Ａ／Ｄ変換装置の特性としてあまり好ましいものではない。好ましくは、非直線性誤差が正・負同レベル、つまり絶対値が同レベルとなって「±○○％」と表せるような特性になるのがよい。
【００２６】
そこで、近似直線は、例えば請求項２に記載のようにするとよい。即ち、アナログ信号入力範囲の最小値を含む領域及び最大値を含む領域における近似直線をいずれも、上記に代えて、当該領域における入出力特性曲線の両端を除く任意の座標点と、隣接する他の領域との境界点とを結ぶ直線とするのである。
【００２７】
例えば図１６に例示するように、アナログ信号最小値を含む領域１では、その最小値に対応する座標点以外の他の座標点Ａと領域境界の座標点Ｃとを結ぶ近似直線とし、アナログ信号最大値を含む領域２では、その最大値に対応する座標点以外の他の座標点Ｂと領域境界の座標点Ｃとを結ぶ近似直線とする。
【００２８】
このようにすれば、例えば領域１においては、アナログ信号が座標点Ａより大きい範囲では入出力特性曲線の方が近似直線より大きいが、座標点Ａより小さい範囲では入出力特性曲線よりも近似曲線の方が大きくなり、この結果、直線補正後の非直線性誤差の正・負不均衡が低減することになる。尚、２分割以外の領域分割の場合でも、アナログ信号最小値、最大値を含む各領域に対して上記同様の近似直線を得ればよい。
【００２９】
従って、本発明（請求項２）の非直線性補正方法によれば、請求項１と同様の作用効果に加え、非直線性誤差の正・負不均衡是正が可能となり、延いては非直線性誤差の絶対値低減が可能となる。
ここで、Ｎ個に分割された各領域の幅がそれぞれ異なっていると、近似直線から理想Ａ／Ｄ直線への変換式が複雑化してしまう。そのため、例えば直線補正にかかる時間が増加したり、或いは、変換式による演算をハードロジック回路で実現しようとする場合に回路構成が複雑化してしまう。
【００３０】
そこで、例えば請求項３に記載のように、各領域のアナログ信号幅がいずれも同じ幅となるように分割するとよい。つまり、アナログ信号入力範囲をＮ個の領域に分割する際、各領域のアナログ信号幅が同一となるように分割するのである。このようにすれば、変換式を比較的簡単な式で構成でき、直線補正のための時間増加や回路構成の複雑化を抑制することができる。
【００３１】
ところで、上記請求項１〜３の各方法では、既述の通り、分割領域数Ｎを増加させるほど補正精度が向上（非直線性誤差が低減）する反面、直線補正を実現するための具体的構成（回路構成等）は複雑化する。また、各領域の境界部分では特性曲線の微分係数が不連続となるため、この方法による直線補正後のデジタルデータを制御等に用いると、上記不連続点で制御動作が不安定となるおそれもある。
【００３２】
そこで請求項４記載の非直線性補正方法は、アナログ信号をデジタルデータに変換するＡ／Ｄ変換装置において、入力されたアナログ信号と前記変換後のデジタルデータとの関係を示す入出力特性曲線の非直線性を直線補正する方法であって、上記アナログ信号−デジタルデータ座標上の所定のアナログ信号入力範囲内で、入出力特性曲線上の任意のＭ個の座標点に基づいて、該入出力特性曲線を（Ｍ−１）次以下（但し２次以上）の次数の多項式で表される曲線（近似曲線）にて近似し、一方、アナログ信号入力範囲内において、アナログ信号に正比例した特性を持つ任意の直線を理想Ａ／Ｄ直線として設定し、近似曲線上の任意の座標点を当該座標点と同じアナログ信号値に対する理想Ａ／Ｄ直線上の座標点に変換する変換式を導出して、該導出した変換式にてＡ／Ｄ変換装置から出力されるデジタルデータを変換するものである。
【００３３】
つまり、請求項１〜３記載の方法では入出力特性曲線を領域毎に直線近似してその近似直線を理想Ａ／Ｄ直線に変換する変換式を導出したのに対し、本発明（請求項４）では、まず入出力特性曲線全体を多項式で表される近似曲線に近似し、その近似曲線上の任意の座標点を理想Ａ／Ｄ直線上の座標点に変換する変換式を導出するのである。
【００３４】
図１７は、３個の座標点Ａ，Ｂ，Ｃを通る２次曲線を近似曲線とし、この近似曲線上の任意の座標点を理想Ａ／Ｄ直線上の座標点に変換することを模式的に示したものである。図１７の例の場合、座標点Ａ，Ｂ，Ｃの各々についてアナログ信号値を実際にＡ／Ｄ変換してデジタルデータを求めれば、各座標点Ａ，Ｂ，Ｃを通る２次曲線（近似曲線）を表す２次多項式を得ることができる。そして、この２次多項式で表される近似曲線上の任意の座標点が、変換式によって、その座標点と同じアナログ信号値に対する理想Ａ／Ｄ直線上の座標点に変換される。
【００３５】
Ｍ個の座標点から（Ｍ−１）以下の次数の多項式を得る方法としては、例えば周知の最小二乗法やラグランジュ補間公式などがある。また、変換式を導出する具体的方法も種々あるが、例えば、以下に示す方法が考えられる。図１８に例示するように、一般にｘ−ｙ座標上の任意の曲線Ｌ１：ｙ＝ｇ（ｘ）（逆関数：ｘ＝Ｇ（ｙ））上の任意の点Ａ（ｘ１，ｐ）から、別の任意の曲線Ｌ２：ｙ＝ｆ（ｘ）（逆関数：ｘ＝Ｆ（ｙ））上の任意の点Ｂ（ｘ１，ｑ）への変換は、次式（２）をｑについて解くことにより得ることができる。
Ｆ（ｑ）＝Ｇ（ｐ）  …（２）
つまり、近似曲線の関数式と理想Ａ／Ｄ直線の関数式がわかれば、上記式（２）を適用して変換式を得ることができる。尚、図１８及び上記式（２）で例示した変換式導出方法はあくまでも一例であってこれに限定されるものではない。
【００３６】
このように、本発明（請求項４）記載の非直線性補正方法は、Ｍ個のアナログ信号値について実際にＡ／Ｄ変換を行い、その結果に基づいて近似曲線及び変換式を導出するものであるため、温度変化等の周囲環境変化によらず、その時々の温度に応じた適切な変換式によって精度良く直線補正することが可能となる。しかも、請求項１記載の発明と同様、単に変換式を用いた演算による直線補正であるため、従来技術のように補正用ＲＯＭに補正値を格納しておくといったやり方に比べて低コストで直線補正を実現できる。
【００３７】
また、請求項１〜３いずれかに記載の発明のように入出力特性曲線を直線近似するのとは異なり、実際にＡ／Ｄ変換することにより得られたＭ個の座標点に従って入出力特性曲線を（Ｍ−１）次以下の次数の多項式で表し、それを基に変換式を導出しているため、請求項１〜３の方法より比較的高精度で微分係数の不連続のない直線補正結果を得ることが可能となる。
【００３８】
尚、図１８及び上記式（２）で例示した変換式導出方法（（関数式による変換式導出）は、既述の請求項１〜３における変換式導出の際にも適用できる。即ち、例えば図１５において、座標点Ａ，Ｂ，Ｃについてデジタルデータ（Ａ／Ｄ変換出力値）を実測して、各領域毎に近似直線の一次関数式（例えばＦ（ｘ））を求め、一方で理想Ａ／Ｄ直線についても一次関数式（例えばＧ（ｘ））で表し、これら二つの関数式から変換式を求めるようにしてもよい。
【００３９】
ここで、近似曲線を表す多項式は、２次以上の次数であれば何でもよいが、実際の入出力特性曲線はほぼ２次曲線で表すことができ、近似した２次曲線と実際の入出力特性曲線との誤差も問題にならないレベルである。そのため、例えば請求項５に記載のように、近似曲線を表す多項式は２次式（つまり２次曲線）にするとよい。
【００４０】
２次式の導出については、例えば任意の３つ以上のアナログ信号に対するデジタルデータをそれぞれ実際に求め、これらを元にして例えばラグランジュの補間公式や最小二乗法などの周知の方法で導出することができる。そして例えば、図１８で例示した方法を２次式（２次曲線）から直線への変換に適用すると、以下のように変換式を得ることができる。
【００４１】
即ち、図１９に例示するように、任意の２次曲線（つまり近似曲線）Ｌ３をｙ＝ｂ０＋ｂ１ｘ＋ｂ２ｘ２、別の任意の直線（つまり理想Ａ／Ｄ直線）Ｌ４をｙ＝ａ０＋ａ１ｘとすると、逆関数はそれぞれ次式（３），（４）のように表せる。
【００４２】
【数２】
2004274157.tif 000004
【００４３】
【数３】
2004274157.tif 000005
【００４４】
尚、複号は、上に凸の曲線の場合（ＴＡＤの入出力特性曲線に相当）は「−」を、下に凸の曲線の場合は「＋」を選択する。
よって、近似曲線Ｌ３上の任意の点Ａ（ｘ１，ｐ）から、理想Ａ／Ｄ直線Ｌ４上の任意の点Ｂ（ｘ１，ｑ）への変換は、上記式（３），（４）を式（２）に代入することにより、次式（５）によって得ることができる。
【００４５】
【数４】
2004274157.tif 000006
【００４６】
このように、２次式で表される多項式にて曲線近似すれば、直線補正の精度を維持しつつ直線補正を実現するための回路構成等を簡易的にすることが可能となる。
尚、この場合、上記２次式を導出するための座標点数Ｍは、少なくとも３個以上あればよく、これら３個以上の座標点から既述の通り例えば最小二乗法やラグランジュの補間公式等によって２次式を得ることができるが、導出するための具体的構成をより簡易的にするためには、座標点を最小（この場合はＭ＝３）にするとよい。
【００４７】
但し、座標点数が少ないと、例えばいずれかの座標点におけるデジタルデータの誤差が大きいものであったとすると、それを元に得られる近似曲線と実際の入出力特性曲線との誤差が大きくなってしまう。そのため、実際の入出力特性曲線により近い近似曲線に近似するためには、座標点数Ｍを多くとるとよい。つまり、曲線近似（多項式導出）実現のための具体的構成や近似の精度などを考慮して、座標点数Ｍを適宜決めればよい。
【００４８】
ところで、上記例（図１９）のように、近似曲線をｘの二次関数（ｙ＝ｂ０＋ｂ１ｘ＋ｂ２ｘ２）で表すと、上記式（５）に示すように変換式の中で開平演算が行われる。そのため、変換式を単なる四則演算のみで実現するのに比べると、変換式による直線補正を実現するための具体的回路構成等が複雑化してしまう。
【００４９】
そこで、例えば請求項６に記載のように、上記２次式は、アナログ信号をｘ、デジタルデータをｙ、ｃ０，ｃ１，ｃ２をそれぞれ定数として、２次関数ｘ＝ｃ０＋ｃ１ｙ＋ｃ２ｙ２で表されるものであるとよい。
２次式をこのように表すことにより、例えば図１９の例において、曲線Ｌ３に対する上記２次関数式と、直線Ｌ４に対する上記式（４）とにより、次式（６）の変換式が得られる。
【００５０】
【数５】
2004274157.tif 000007
【００５１】
上記式（６）のように、近似曲線をｙの２次関数で表すことにより、単なる四則演算のみで実現可能な変換式を得ることができるため、直線補正実現のための具体的回路構成等をより簡易的に実現できる。
ところで、通常、アナログ信号入力範囲における中心値は最もよく入力される可能性が高いため、Ａ／Ｄ変換装置はこの中心値におけるデジタルデータがより高精度に得られるよう構成（設計）するのが一般的である。
【００５２】
そして、望ましくは中心値に限らずアナログ信号入力範囲の全範囲で高精度となるのが理想的だが、現実的には中心値との差が大きいアナログ信号だとその分Ａ／Ｄ変換精度も悪くなる。そのため、このように精度の悪いデジタルデータ（座標点）に基づいて上記多項式を得ようとすると、得られた多項式（近似曲線）と実際の入出力特性曲線との誤差が大きくなってしまうおそれがある。
【００５３】
そこで、例えば請求項７に記載のように、上記Ｍ個の座標点は、アナログ信号入力範囲の両端を除く任意の座標点にするとよい。Ｍ個の座標点をこのように選べば、アナログ信号入力範囲の両端の座標点を選ぶ場合（例えば図１７の点Ａ，Ｃ）に比べて、実際の入出力特性曲線と近似曲線との誤差を低減することができる。
【００５４】
ここで、図２０で説明したＴＡＤ７０の場合、一般的なＡ／Ｄ変換装置とは異なり、そのＡ／Ｄ変換の原理上、同じアナログ信号が入力されてもサンプリングクロックＣＫの違いによってＴＡＤ出力データ（デジタルデータ）が異なるという特徴がある。つまり、既述の通り、ＴＡＤ７０は、現在のデジタルデータと１クロック前のデジタルデータとの差がＴＡＤ出力（Ａ／Ｄ変換結果）となる構成となっている。
【００５５】
よって、サンプリングクロックＣＫが高くなればなるほどサンプリング間隔は短くなり、ＴＡＤ出力は小さくなっていく。下表１に、サンプリングクロックＣＫ＝１〜１５ＭＨｚとしたときの、アナログ信号２．３Ｖ（最小値），３．３Ｖ（最大値）に対するＴＡＤ出力の例を示す。
【００５６】
【表１】
2004274157.tif 000008
【００５７】
そのため、例えばＡ／Ｄ変換装置を８ビット出力として使用したい場合に、アナログ信号入力範囲におけるアナログ信号最小値に対するデジタルデータとアナログ信号最大値に対するデジタルデータとの差が２５５（つまり２８−１）を越えていると、そのままでは８ビットＡ／Ｄ変換装置としては使用できないことになる。具体的には、例えばサンプリングクロックＣＫを１ＭＨｚとしたとき、最大値と最小値との差が、１７５０−１０００＝７５０、となって、８ビットを越えてしまっている。
【００５８】
一方、Ａ／Ｄ変換装置としては、上記例示した８ビット出力や１０ビット出力が主として利用されているのが一般的であり、Ａ／Ｄ変換装置からのデジタルデータを取り込んで制御・処理等を行う装置等も、Ａ／Ｄ変換出力ビット数をそれに合わせているものが多い。
【００５９】
そこで、例えば請求項８に記載のように、理想Ａ／Ｄ直線は、アナログ信号入力範囲内におけるアナログ信号最小値に対するデジタルデータとアナログ信号最大値に対するデジタルデータとの差が、予め設定した所定ビット長となるように設定するとよい。
【００６０】
即ち、例えば所定のビット数を８ビットとする（つまり８ビットＡ／Ｄ変換装置として使用したい）場合は、最小値と最大値との差が８ビット分（２５５）となるように理想Ａ／Ｄ直線を設定するのである。
このようにすれば、ＴＡＤのようにサンプリングクロックに応じて出力ビット幅が変化するＡ／Ｄ変換装置に対しても、最終的なデジタルデータを所望のビット幅に変換して出力させることができるため、請求項１の効果に加えて、Ａ／Ｄ変換装置の応用範囲を広げる効果がある。
【００６１】
次に、請求項９記載の発明は、請求項１に記載の非直線性補正方法を実現するためにＡ／Ｄ変換装置に設けられる非直線性補正装置であって、基準信号入力手段が、アナログ信号入力範囲におけるアナログ信号最小値とアナログ信号最大値、及び各領域の境界部の各アナログ信号値をそれぞれ基準信号としてＡ／Ｄ変換装置へ入力し、この各基準信号に対するＡ／Ｄ変換装置からの各デジタルデータ（つまり上記入出力特性曲線上における各基準信号値に対するデジタルデータ）及び各基準信号に対する理想Ａ／Ｄ直線上の各デジタルデータに基づいて、変換式導出手段が、各領域毎に変換式を導出する。そして、データ変換手段が、Ａ／Ｄ変換装置からのデジタルデータを上記変換式によって変換する。これにより、Ａ／Ｄ変換装置からのデジタルデータの直線補正が実現されることになる。
【００６２】
このように構成された非直線性補正装置によれば、請求項１記載の方法を用いてＡ／Ｄ変換出力データ（デジタルデータ）の直線補正が実現されるため、請求項１記載の発明と同様の効果が得られる。
尚、非直線性補正装置は、例えばＡ／Ｄ変換装置の中に組み込まれることにより全体として直線補正機能付きＡ／Ｄ変換装置として構成されたものであってもいいし、また例えば、Ａ／Ｄ変換装置とは別に単体で構成されたものであってＡ／Ｄ変換装置からの出力データを取り込んで直線補正するものであってもよく、本発明の目的（Ａ／Ｄ変換出力データ（デジタルデータ）の直線補正）が達せられる限りその構成は特に限定されない。
【００６３】
また基準信号入力手段は、アナログ信号最小値に代えて、該アナログ信号最小値以外のアナログ信号値であって他の全ての基準信号より小さいアナログ信号値を基準信号値とすると共に、アナログ信号最大値に代えて、該アナログ信号最大値以外のアナログ信号値であって他の全ての基準信号より大きいアナログ信号値を基準信号値とするようにしてもよい。
【００６４】
非直線性補正装置をこのように構成すれば、請求項２記載の非直線性補正方法が実現される非直線性補正装置が構成されることになり、請求項２記載の発明と同様の効果が得られる。
さらに、アナログ信号入力範囲の分割領域数Ｎは、予め所定の数に固定しておいてもよいが、例えば請求項１１に記載のように、分割数設定手段によって分割数（領域の数）Ｎを任意に設定可能となるように構成してもよい。このようにすれば、非直線性補正の精度を変えることができるという効果が得られる。
【００６５】
次に、請求項１２記載の発明は、請求項４に記載の非直線性補正方法を実現するためにＡ／Ｄ変換装置に設けられる非直線性補正装置であって、基準信号入力手段が、アナログ信号入力範囲内における任意のＭ個のアナログ信号値をそれぞれ基準信号として前記Ａ／Ｄ変換装置へ入力し、この各基準信号に対するＡ／Ｄ変換装置からの核デジタルデータに基づいて多項式導出手段が多項式（近似曲線）を導出する。
【００６６】
一方、理想Ａ／Ｄ関数設定手段が、理想Ａ／Ｄ直線を表す関数式である理想Ａ／Ｄ関数式を設定し、多項式導出手段が導出した多項式及び理想Ａ／Ｄ関数設定手段が設定した理想Ａ／Ｄ関数式に基づいて、変換式導出手段が、上記多項式にて表される近似曲線上の任意の座標点を当該座標点と同じアナログ信号値に対する理想Ａ／Ｄ直線上の座標点に変換する変換式を導出する。そして、データ変換手段が、Ａ／Ｄ変換装置からのデジタルデータを上記変換式によって変換する。これにより、Ａ／Ｄ変換装置からのデジタルデータの直線補正が実現されることになる。
【００６７】
このように構成された非直線性補正装置によれば、請求項４記載の方法を用いたＡ／Ｄ変換出力データ（デジタルデータ）の直線補正が実現されるため、請求項４記載の発明と同様の効果が得られる。
尚、理想Ａ／Ｄ関数式設定手段による理想Ａ／Ｄ関数式の設定は、例えば予め所定の関数式が設定された状態であってもよいし、また例えば、多項式導出手段による多項式導出が行われる毎に逐一設定するようにしてもよく、その設定状態・方法は特に限定されない。
【００６８】
そして、例えば請求項１３に記載のように、基準信号入力手段は、基準信号として３個のアナログ信号値をＡ／Ｄ変換装置へ入力し、多項式導出手段は、多項式として２次多項式を導出するようにしてもよい。このようにすれば、請求項５記載の非直線性補正方法と同様の効果を得ることができる。しかも、２次多項式を得るために最小限必要な３個のアナログ信号値を用いている（つまり３個の座標点から２次多項式を得るようにしている）ため、２次多項式を導出するための具体的構成をより簡易的にでき、延いては非直線性補正装置全体の構成簡略化も可能となる。
【００６９】
また、基準信号入力手段は、例えば請求項１４に記載のように、アナログ信号入力範囲の最小値及び最大値を除くアナログ信号値を基準信号としてＡ／Ｄ変換装置へ入力するものであるとよい。基準信号入力手段をこのように構成すれば、アナログ信号入力範囲の最小値及び最大値を選ぶ場合に比べて、実際の入出力特性曲線と近似曲線との誤差を低減することができる。
【００７０】
ここで、請求項９〜１４いずれかに記載の非直線性補正装置を構成する前記各手段は、同一の半導体集積回路内に構成されるようにしてもよい。このようにすれば、例えば各手段をそれぞれ別々の部品（パッケージ）等にて構成する場合に比べ、非直線性補正装置の小型化が可能となり、当該装置の設置自由度も広がる。
【００７１】
更に、Ａ／Ｄ変換装置も、非直線性補正装置と共に同一の半導体集積回路内に構成するようにすれば、さらなる小型化・設置自由度の向上が可能となる。
そして、本発明の非直線性補正装置は、非直線性の出力特性を持つ様々なＡ／Ｄ変換装置に対して適用することができるが、図２０で説明したＴＡＤ７０は、一般的なＡ／Ｄ変換装置より非直線性が大きい傾向にあり、しかも既述の通りサンプリングクロックの違いによってデジタルデータ出力値も異なる。
【００７２】
即ち、上記表１において、例えばサンプリングクロックＣＫ＝１５ＭＨｚでのＴＡＤ出力の差は１１７−６７＝５０となり、サンプリングクロックＣＫ＝１ＭＨｚでのＴＡＤ出力の差は１７５０−１０００＝７５０となる。この２つのサンプリングクロック例での非線形量はそれぞれ異なっており、よって直線補正のための補正量も異なるものとなる。そのため、仮に従来のような補正用ＲＯＭを用いて直線補正を行おうとすると、温度に応じた補正値のみならず、サンプリングクロックに応じた補正値も用意する必要がある。
【００７３】
そこで、本発明の非直線性補正装置が設けられるＡ／Ｄ変換装置は、例えば請求項１７に記載のように、前記アナログ信号の電圧レベルに応じた遅延時間でパルス信号を遅延させて出力する遅延ユニットを複数個直列に接続してなり、パルス信号を前記遅延ユニットの遅延時間にて順次遅延しながら伝送させるパルス遅延回路と、予め設定されたサンプリング周期内に前記パルス信号が通過した前記遅延ユニットの個数を検出する検出手段と、を備え、該検出手段による検出結果を、前記アナログ信号に対するＡ／Ｄ変換結果としての前記デジタルデータとして出力するよう構成されたものであり、データ変換手段は、該Ａ／Ｄ変換装置からのデジタルデータを変換式に従って変換するものであるとよい。
【００７４】
上記構成のＡ／Ｄ変換回路は、Ａ／Ｄ変換対象であるアナログ信号が、パルス遅延回路を構成する各遅延ユニットの電源電圧として入力され、各遅延ユニットにおけるパルス信号の遅延時間は、入力されたアナログ信号の電圧レベルに応じて変化する。そのため、遅延ユニットを複数個直列に接続して所定のサンプリング周期内にパルス信号を伝送させたとき、このパルス信号が通過した遅延ユニットの個数が、アナログ信号の電圧レベルに応じたものとなる。従って、この所定サンプリング周期内の遅延ユニット通過数を検出すれば、その検出結果がＡ／Ｄ変換結果として取り出せることになる。
【００７５】
尚、パルス遅延回路は、単に遅延ユニットが複数直列接続された構成であってもいいし、図２０に示したパルス遅延回路７１のようにリング状に接続された構成（直列接続であることに変わりはない）であってもよく、パルス信号を順次伝送できる様々な構成が可能である。デジタルデータとしての出力も、検出手段による検出結果をそのまま出力してもよいし、何らかの加工を施してデジタルデータとしてもよい。
【００７６】
つまり、所定サンプリング周期内における通過遅延ユニットの個数を検出でき、その検出結果に対応したデジタルデータを出力する構成である限り、上記各手段の具体的構成は特に限定されない。
請求項１７に記載の発明によれば、上記構成のＡ／Ｄ変換装置が有するデジタルデータの非直線性を、従来の補正用ＲＯＭ等を用いた複雑な構成ではなく比較的簡単な構成（請求項９〜１６いずれかの非直線性補正装置）にて精度良く直線補正することができる。
【００７７】
【発明の実施の形態】
以下に、本発明の好適な実施形態を図面に基づいて説明する。
［第１実施形態］
図１は、本実施形態の補正機能付Ａ／Ｄ変換システムの概略構成を示すブロック図である。図１に示す如く、本実施形態の補正機能付Ａ／Ｄ変換システム１は、Ａ／Ｄ変換装置（ＴＡＤ）７０と、基準電圧入力部２と、切換ロジック１１と、補正部３とにより構成されており、ＴＡＤ７０に入力されるアナログ信号Ｖｉｎに対するＡ／Ｄ変換結果としてのデジタルデータ（非直線特性）を直線補正して出力する。
【００７８】
ＴＡＤ７０は、図２０で説明したＴＡＤ７０と全く同じものであり、その詳細については既に説明しているため、ここではＴＡＤ７０についての詳細説明を省略する。このＴＡＤ７０には、補正部３内のクロック発生部１５から所定周期（サンプリング周期）のサンプリングクロック（クロックパルス）ＣＫが生成されてＴＡＤ７０へ入力される。また、外部の図示しない制御回路（ＣＰＵ等）からスタートパルスＳＰ（パルス信号）が入力され、このスタートパルスによってＴＡＤ７０の動作が開始されることになる。
【００７９】
基準電圧入力部２は、補正式設定部２７にて直線補正式を設定するために必要なデータを得るための基準電圧を順次ＴＡＤ７０へ入力するためのものであり、本実施形態では、基準電圧として、最小電圧生成部４からの最小電圧Ｖｍｉｎと、中心電圧生成部５からの中心電圧Ｖｃと、最大電圧生成部６からの最大電圧Ｖｍａｘとが、それぞれ３ステートアナログスイッチ８，９，１０を介してＴＡＤ７０に入力される。尚、これら基準電圧以外の、実際のＡ／Ｄ変換対象となる入力電圧（例えば各種センサ等からの出力信号）も、３ステートアナログスイッチ７を介してＴＡＤ７０へ入力される。
【００８０】
本実施形態のＴＡＤ７０では、入力電圧範囲（本発明のアナログ信号入力範囲に相当）のスペックが最小電圧Ｖｍｉｎ〜最大電圧Ｖｍａｘに設定されており、この範囲内の入力電圧をデジタルデータに変換して出力する。また、中心電圧Ｖｃは、最小電圧Ｖｍｉｎと最大電圧Ｖｍａｘの中間値である。これら３つの電圧（本発明の基準信号に相当）を順次ＴＡＤ７０へ入力してそれぞれＡ／Ｄ変換し、そのＡ／Ｄ変換結果に基づいて、後述するように直線補正式を設定する。
【００８１】
尚、各電圧生成部４，５，６は、それぞれ所望の電圧（Ｖｍｉｎ，Ｖｃ，Ｖｍａｘ）を生成できるあらゆる構成にて実現できる。例えば、ある一定の電圧値を複数の抵抗にて分圧する分圧回路を構成することより、これら各電圧を得ることができる。また、以下の説明において、ＴＡＤ７０からのデジタルデータを「ＴＡＤ出力」といい、このうち特に、最小電圧Ｖｍｉｎ，中心電圧Ｖｃ，最大電圧Ｖｍａｘに対するＴＡＤ出力を「基準ＴＡＤ出力」、実際のＡ／Ｄ変換対象電圧に対するＴＡＤ出力を「実ＴＡＤ出力」ともいう。
【００８２】
切換ロジック１１は、補正部３内の参照電圧選択部１８からの指示に従って、各３ステートアナログスイッチ７〜１０のいずれか一つを有効にすると共に他の全てを無効にするための信号を出力する。本実施形態では、実際のＡ／Ｄ変換対象電圧のＡ／Ｄ変換を開始する前に、最小電圧Ｖｍｉｎ，中心電圧Ｖｃ，最大電圧Ｖｍａｘに対応する各３ステートアナログスイッチ８，９，１０のいずれか一つのみを順次有効にすることによりこれら各電圧を順次ＴＡＤ７０に入力し、対応する基準ＴＡＤ出力を得る。
【００８３】
その後、補正式設定部２７にて直線補正式が設定され、ＴＡＤ７０からの実ＴＡＤ出力を直線補正する準備が整い次第、実際のＡ／Ｄ変換対象電圧に対応する３ステートアナログスイッチ７のみを有効にし、以後、再び直線補正式を設定し直すまでの所定期間中その状態を継続する。
【００８４】
補正部３は、直線補正式を設定すると共にその直線補正式にて実ＴＡＤ出力を直線補正するためのものであり、本実施形態では一つのＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ  ）にて構成されている。この補正部３は、主として、サンプリングクロックＣＫを生成して出力するクロック発生部１５と、ＴＡＤ出力を一時的に記憶するためのレジスタと１６と、レジスタ１６の記憶内容に基づいて直線補正式を設定すると共にその直線補正式によって実ＴＡＤ出力を直線補正する補正ロジック部１７と、各３ステートアナログスイッチ７〜１０のうちいずれか一つのみを有効にするための指示（信号）を切換ロジック１１へ出力するも参照電圧選択部１８とを備える。
【００８５】
参照電圧選択部１８は、例えば、まず最小電圧Ｖｍｉｎに対応する３ステートアナログスイッチ８のみを有効にする指令を出力し、このＶｍｉｎに対するＴＡＤ出力ＭＩＮが入力されレジスタ１６内の最小データ記憶部２０に記憶されたことを確認すると、次に中心電圧Ｖｃに対応する３ステートアナログスイッチ９のみを有効にする指令を出力する。そして、中心電圧Ｖｃに対するＴＡＤ出力Ｃがレジスタ１６内の中心データ記憶部２１に記憶されたことを確認すると、次に最大電圧Ｖｍａｘに対応する３ステートアナログスイッチ１０のみを有効にする指令を出力する。これにより、最大電圧Ｖｍａｘに対するＴＡＤ出力ＭＡＸがレジスタ１６内の最大データ記憶部２２に記憶されることになる。
【００８６】
つまり、参照電圧選択部１８が３ステートアナログスイッチ８〜１０を順次切り換える指令を出力することにより、各電圧Ｖｍｉｎ，Ｖｃ，Ｖｍａｘに対するＴＡＤ出力をそれぞれ最小データ記憶部２０，中心データ記憶部２１，最大データ記憶部２２に記憶するのである。
【００８７】
補正ロジック部１７は、直線補正式が設定される補正式設定部２７と、その直線補正式に従って実ＴＡＤ出力の変換（補正演算）を行う補正演算部２６とを備える。補正式設定部２７は、レジスタ１６内の各記憶部２０〜２２にそれぞれ記憶されたＭＩＮ、Ｃ、ＭＡＸに基づいて、直線補正式を設定する。この直線補正式の設定について、図２に基づいて説明する。
【００８８】
図２は、本実施形態のＴＡＤ出力特性を示すグラフであり、横軸をＴＡＤ７０の入力電圧、縦軸をＴＡＤ出力とする座標上に、入力電圧と実ＴＡＤ出力との関係を示すＴＡＤ出力特性曲線（本発明の入出力特性曲線）が点線で表されている。このように、ＴＡＤ出力特性曲線は非直線となっており、これをそのままＡ／Ｄ変換結果として各種制御等に用いると、非直線性誤差に起因する各種影響が生じるおそれがある。
【００８９】
そこで本実施形態では、最小電圧Ｖｍｉｎ〜最大電圧Ｖｍａｘまでの入力電圧範囲を２つの領域（領域１，領域２）に等分割する。領域境界部となる入力電圧は中心電圧Ｖｃである。そして各領域において、ＴＡＤ出力特性曲線を、その領域における特性曲線両端を結ぶ直線（近似直線）にて近似する。
【００９０】
即ち、領域１においては、最小電圧Ｖｍｉｎに対するＴＡＤ出力を表す座標点と、中心電圧Ｖｃに対するＴＡＤ出力を表す座標点とを結ぶ近似直線Ｌ１１に近似し、領域２においては、中心電圧Ｖｃに対するＴＡＤ出力を表す座標点と、最大電圧Ｖｍａｘに対するＴＡＤ出力を表す座標点とを結ぶ近似直線Ｌ１２に近似する。一方、入力電圧に対して正比例したＴＡＤ出力特性を持つ直線を理想Ａ／Ｄ直線として設定する。本実施形態では、最小電圧Ｖｍｉｎと最大電圧Ｖｍａｘに対するＴＡＤ出力を示す座標点を結ぶ直線を理想Ａ／Ｄ直線とする。
【００９１】
そして、各領域１，２毎に、近似直線Ｌ１１，Ｌ１２上の任意の座標点をその座標点と同じ入力電圧値における理想Ａ／Ｄ直線上の座標点に変換する変換式（つまり直線補正式）を導出する。この直線補正式の導出（設定）を行うのが、補正ロジック１７内の補正式設定部２７である。
【００９２】
ここで、本実施形態における各近似直線Ｌ１１，Ｌ１２から理想Ａ／Ｄ直線上への座標点変換原理について、図３に基づいて説明する。図３に示す如く、点Ｐ１（ｘ１，ｙｐ１）と点Ｐ２（ｘ２，ｙｐ２）を結ぶ直線を近似直線とし、点Ｑ１（ｘ１，ｙｑ１）と点Ｑ２（ｘ２，ｙｑ２）を結ぶ直線を理想Ａ／Ｄ直線とする。そして、Ｐ１→Ｑ１、Ｐ２→Ｑ２、の変換がなされるものとし、近似直線上の任意の点Ｐａ（ｘａ，ｙｐａ）は理想Ａ／Ｄ直線上の点Ｑａ（ｘａ，ｙｑａ）へ変換されるものとすると、近似直線と理想Ａ／Ｄ直線との間に次式（７）の比例関係式が成り立つ。
【００９３】
【数６】
2004274157.tif 000009
【００９４】
そして、上記式（７）を整理すると、次式（８）が得られる。
【００９５】
【数７】
2004274157.tif 000010
【００９６】
ここで、図２のＴＡＤ出力特性に戻り、領域１及び領域２の両端ではそれぞれ、下表２に示すような近似直線から理想Ａ／Ｄ直線への変換が行われる。
【００９７】
【表２】
2004274157.tif 000011
【００９８】
よって、上表２に示した各領域毎の各直線両端の値を上記式（８）に代入することにより、次式（９）に示すような、近似直線上のＴＡＤ出力値Ｘを理想Ａ／Ｄ直線上の補正値Ｈに変換する変換式（直線補正式）が得られる。
【００９９】
【数８】
2004274157.tif 000012
【０１００】
そして、ＴＡＤ７０にて実際にＡ／Ｄ変換を行う際に、実ＴＡＤ出力をＸとしてこの式（９）を適用し、実ＴＡＤ出力（Ｘ）に対する直線補正後の補正値Ｈを、直線補正後の最終的なＡ／Ｄ変換結果として出力することになる。補正式設定部２７は、レジスタ１６に設定されたＭＩＮ，Ｃ，ＭＡＸの３つの基準ＴＡＤ出力を取り込むことにより、上記直線補正式（９）を設定する。
【０１０１】
そして、補正式設定部２７にて直線補正式（９）が設定されると、参照電圧選択部１８は、実際のＡ／Ｄ変換対象電圧に対応した３ステートアナログスイッチ７のみを有効にするための指令を切換ロジック１１へ出力する。以後、所定期間はこの状態が継続され、ＴＡＤ７０には３ステートアナログスイッチ７を介してＡ／Ｄ変換対象電圧が入力されることになる。
【０１０２】
そして、その入力電圧に対する実ＴＡＤ出力は、レジスタ１６内の信号出力部１９に一時記憶され、記憶された実ＴＡＤ出力が補正演算部２６にて直線補正される。補正演算部２６による直線補正は、補正式設定部２７にて設定された直線補正式、つまり上記式（９）に従って行われ、実ＴＡＤ出力（Ｘ）が補正値Ｈに補正される。
【０１０３】
ここで、サンプリングクロックＣＫや現在温度に対する情報は、そのままこの３つの基準ＴＡＤ出力値（ＭＩＮ，Ｃ，ＭＡＸ）に反映されているため、上記式（９）による直線補正は、そのときのサンプリングクロックＣＫや現在温度に対応した適切な補正となる。
【０１０４】
本実施形態では、この基準ＴＡＤ出力を定期的に（或いはＡ／Ｄ変換が行われないタイミングで）取り込む構成にすることにより、サンプリングクロックＣＫや周囲温度の変動に即対応した直線補正式（９）が設定され、適切な直線補正が行われるようにしている。定期的な取り込みの具体例としては、例えばＴＡＤ７０が設置される環境において予め予想される温度変化状況を考慮し、予想される温度変動より短い周期で取り込む方法が考えられる。
【０１０５】
尚、ここでいうサンプリングクロックＣＫの変動とは、Ａ／Ｄ変換中にサンプリングクロックＣＫが変動することではなく、本システムの電源投入時のサンプリングクロックＣＫが変わることを意味している。つまり、直線補正式（９）による直線補正により、例えば１ＭＨｚのサンプリングクロックＣＫでＡ／Ｄ変換したり、或いは１０ＭＨｚのサンプリングクロックＣＫでＡ／Ｄ変換するといった場合でも、サンプリングクロックＣＫの違いを何ら意識する必要がなくなる。
【０１０６】
図４に、本実施形態の直線補正を行った場合のＴＡＤ出力特性の一例を示す。図示の如く、直線補正を行わない場合（つまり実ＴＡＤ出力そのままの場合）は、既に説明した図２１と同様、理想Ａ／Ｄ直線に対する非直線性誤差が大きいが、直線補正を行った場合は、理想Ａ／Ｄ直線とほぼ重なった状態となっており、本実施形態の直線補正効果が明確に表された結果となっている。
【０１０７】
以上詳述したように、本実施形態の補正機能付Ａ／Ｄ変換システムでは、最小電圧Ｖｍｉｎ〜最大電圧Ｖｍａｘの入力電圧範囲を、中心電圧Ｖｃを境界として領域１と領域２に２等分割し、各領域毎に、ＴＡＤ７０からの実際の出力特性であるＴＡＤ出力特性曲線をそれぞれ近似直線Ｌ１１，Ｌ１２に近似する。そして、これら各近似直線Ｌ１１，Ｌ１２から理想Ａ／Ｄ直線（本例ではＶｍｉｎ及びＶｍａｘに対するＴＡＤ出力の座標点を結ぶ直線）への変換式を直線補正式（９）として設定する。
【０１０８】
この設定のために、実際のＡ／Ｄ変換の前に予めＴＡＤ７０に基準電圧であるＶｍｉｎ、Ｖｃ、Ｖｍａｘを入力してそれぞれ対応する基準ＴＡＤ出力ＭＩＮ、Ｃ、ＭＡＸを得て、これらに基づき上記式（９）の直線補正式を設定する。そして、実際のＴＡＤ出力値を直線補正式（９）における被補正値Ｘとして演算することにより、直線補正後の補正値Ｈを得る。
【０１０９】
従って、本実施形態の補正機能付Ａ／Ｄ変換システム１によれば、周囲の温度変化やサンプリングクロックＣＫの違いによらず、その時々の温度やサンプリングクロックＣＫに応じた適切な直線補正式により精度良く直線補正することができる。しかも、単に上記直線補正式（９）に従った演算による直線補正であるため、従来技術のように補正用ＲＯＭに補正値を格納しておくといったやり方に比べて補正部３を簡易的に構成でき、低コストで直線補正を実現できる。
【０１１０】
また、本実施形態では入力電圧範囲を２等分割しているため、例えば３等分割以上に分割したり、或いは各領域の幅が異なるような分割をする場合に比べて、直線補正式を比較的簡単な式で構成でき、直線補正のための時間増加や回路構成の複雑化を抑制することができる。
【０１１１】
更に、本実施形態では、補正部３を同一ＦＰＧＡ内に構成しているため、補正部３の小型化、延いては本Ａ／Ｄ変換システム１全体の小型化が可能となり、当該システム１の設置自由度も広がる。
ここで、本実施形態の構成要素と本発明の構成要素の対応関係を明らかにする。本実施形態において、基準電圧入力部２は本発明の基準信号入力手段に相当し、補正式設定部２７は本発明の変換式導出手段に相当し、補正演算部２６は本発明のデータ変換手段に相当する。また、ＴＡＤ７０は請求項１７に記載のＡ／Ｄ変換装置に相当するものであり、このうち、ラッチ＆エンコーダ７３と、カウンタ７４と、ラッチ７５と、ラッチ７６と、減算器７７と、により本発明の検出手段が構成されている。
【０１１２】
［第２実施形態］
上記第１実施形態では、入力電圧範囲を２等分割して各領域１，２毎に直線補正式を設定して直線補正する例について説明したが、本実施形態では、４等分割して４つの領域各々について直線補正式を設定し直線補正する例について説明する。図５は、本実施形態の補正機能付Ａ／Ｄ変換システムの概略構成を示すブロック図である。図５において、図１の補正機能付Ａ／Ｄ変換システム１と同じ構成要素には図１と同じ符号を付し、その詳細説明を省略する。
【０１１３】
図５に示す如く、本実施形態の補正機能付Ａ／Ｄ変換システム３０は、直線補正式を設定するための基準電圧として、第１実施形態と同じ３つの基準電圧（Ｖｍｉｎ、Ｖｃ、Ｖｍａｘ）の他、さらに参照電圧ＶＬと参照電圧ＶＲも設定されている。具体的には、本実施形態の基準電圧入力部３２は、第１実施形態の基準電圧入力部３２の構成に加え、参照電圧ＶＬを生成する第１参照電圧生成部３３と、参照電圧ＶＲを生成する第２参照電圧生成部３４を備えると共に、これら各参照電圧生成部３３，３４に対応した３ステートアナログスイッチ３５，３６を備える。
【０１１４】
そして、切換ロジック３７は、参照電圧選択部４３からの指令に従って、各３ステートアナログスイッチ７〜１０，３５，３６のうちいずれか一つのみを有効にする。
補正部３１を構成するレジスタ４１は、第１実施形態のレジスタ１６（図１参照）の構成に加え、参照電圧ＶＬに対するＴＡＤ出力であるＬを記憶する第１参照電圧記憶部４６、及び、参照電圧ＶＲに対するＴＡＤ出力であるＲを記憶する第２参照電圧記憶部４７を備える。そして、補正ロジック部４２は、各記憶部１９〜２２，４６，４７にそれぞれ記憶されたＭＩＮ，Ｌ，Ｃ，Ｒ，ＭＡＸに基づいて直線補正式を設定し、その直線補正式に従って実ＴＡＤ出力を直線補正する。
【０１１５】
即ち、本実施形態では、図６のＴＡＤ出力特性に示すように、入力電圧範囲を４等分割しており、参照電圧ＶＬは最小電圧Ｖｍｉｎと中心電圧Ｖｃの中間値、参照電圧ＶＲは中心電圧Ｖｃと最大電圧Ｖｍａｘの中間値となっている。そして、ＴＡＤ出力特性曲線を各領域毎にその領域における特性曲線両端を結ぶ直線（近似直線）にて近似する。
【０１１６】
即ち、領域１においては、最小電圧Ｖｍｉｎに対するＴＡＤ出力ＭＩＮを表す座標点と、参照電圧ＶＬに対するＴＡＤ出力Ｌを表す座標点とを結ぶ近似直線に近似し、領域２においては、参照電圧ＶＬに対するＴＡＤ出力Ｌを表す座標点と中心電圧Ｖｃに対するＴＡＤ出力Ｃを表す座標点とを結ぶ近似直線に近似し、領域３においては、中心電圧Ｖｃに対するＴＡＤ出力Ｃを表す座標点と参照電圧ＶＲに対するＴＡＤ出力Ｒを表す座標点とを結ぶ近似直線に近似し、領域４においては、参照電圧ＶＲに対するＴＡＤ出力Ｒを表す座標点と最大電圧Ｖｍａｘに対するＴＡＤ出力ＭＡＸを表す座標点とを結ぶ近似直線に近似する。
【０１１７】
一方、入力電圧に対して正比例したＴＡＤ出力特性を持つ直線を理想Ａ／Ｄ直線として設定する。本実施形態でも、第１実施形態と同様、最小電圧Ｖｍｉｎと最大電圧Ｖｍａｘに対するＴＡＤ出力を示す座標点を結ぶ直線を理想Ａ／Ｄ直線とする。
【０１１８】
そして、各領域１〜４毎に、近似直線上の任意の座標点をその座標点と同じ入力電圧値における理想Ａ／Ｄ直線上の座標点に変換する変換式（直線補正式）を導出する。この直線補正式の導出（設定）を行うのが、補正ロジック４２内の補正式設定部４９である。
【０１１９】
本実施形態における各近似直線から理想Ａ／Ｄ直線上への座標点変換原理は、第１実施形態で図３に基づいて説明したものと全く同様であり、各領域１〜４それぞれについて上記式（８）を適用することにより、次式（１０）に示すような直線補正式が得られる。
【０１２０】
【数９】
2004274157.tif 000013
【０１２１】
即ち、本実施形態では、実際のＡ／Ｄ変換を行う前に、参照電圧選択部４３が、Ａ／Ｄ変換対象電圧に対応した３ステートアナログスイッチ７以外の他の３ステートアナログスイッチ８，９，１０，３５，３６を制御するための指令を切換ロジック３７に出力することにより、各基準電圧Ｖｍｉｎ，ＶＬ，Ｖｃ，ＶＲ，Ｖｍａｘのいずれか一つのみを順次ＴＡＤ７０へ入力させる。
【０１２２】
そして、各基準電圧に対するＴＡＤ出力がそれぞれレジスタ４１内の対応する記憶部に記憶されると、補正式設定部４９は、これら各記憶部２０，２１，２２，４６，４７にそれぞれ記憶された基準ＴＡＤ出力ＭＩＮ，Ｌ，Ｃ，Ｒ，ＭＡＸを取り込んで上記式（１０）で表される直線補正式を設定する。
【０１２３】
直線補正式の設定後は、参照電圧選択部４３からの指令によりＡ／Ｄ変換対象電圧に対応した３ステートアナログスイッチ７のみが有効とされ、以後再び直線補正式を設定し直すまでの一定期間はその状態が継続される。この間の入力電圧に対する実ＴＡＤ出力は、レジスタ４１内の信号出力部１９に一時記憶され、記憶された実ＴＡＤ出力が補正演算部４８にて直線補正される。補正演算部４８による直線補正は、補正式設定部４９にて設定された直線補正式、つまり上記式（１０）に従って行われ、実ＴＡＤ出力（Ｘ）が補正値Ｈに補正される。
【０１２４】
図８に、本実施形態（４等分割）の直線補正を行った場合のＴＡＤ出力特性の一例を示す。図示の如く、直線補正を行うことにより理想Ａ／Ｄ直線とほぼ重なった状態となっており、本実施形態の直線補正効果が明確に表された結果となっている。また、より詳細には、第１実施形態のように入力電圧範囲を２等分割した場合に比べて、４等分割した場合の方がより非直線性誤差が低減されている（図１１参照）。
【０１２５】
ここまでの説明は、図６に示したように入力電圧範囲を４等分割して各領域毎に直線補正式を設定することを前提として説明したが、本実施形態の補正機能付Ａ／Ｄ変換システム３０は、入力電圧範囲の分割数を２等分割又は４等分割のいずれかに選択できるよう構成されている。
【０１２６】
具体的には、外部のＣＰＵ３８から補正部３１内の分割数選択レジスタ４４へ、領域分割数として２等分割又は４等分割のいずれかの選択値を書き込む。そして、この書き込まれた選択値に基づいて、参照電圧選択部４３、レジスタ４１及び補正ロジック部４２がそれぞれ動作することになる。ここで、４等分割が選択された（書き込まれた）場合は、上記説明した通りの動作が行われることになる。
【０１２７】
一方、２等分割が選択された場合、参照電圧選択部４３は、基準電圧入力部３２のうち、最小電圧Ｖｍｉｎと中心電圧Ｖｃと最大電圧Ｖｍａｘのみを基準電圧として順次ＴＡＤ７０へ入力させる指令を出力する。レジスタ４１も、これら３つの基準電圧Ｖｍｉｎ，Ｖｃ，Ｖｍａｘに対するＴＡＤ出力を記憶するよう動作し、第１参照電圧記憶部４６及び第２参照電圧記憶部４７は実質的に動作しない状態となる。そして補正ロジック４９内の補正式設定部４９も、これら３つの基準ＴＡＤ出力ＭＩＮ，Ｃ，ＭＡＸを取り込んで、第１実施形態で説明した式（９）の直線補正式を設定する。これにより、補正演算部４８は上記式（９）の直線補正式による直線補正演算を実行することになる。
【０１２８】
つまり、ＣＰＵ３８から分割領域数として２等分割を選択した場合、図５に示す補正機能付Ａ／Ｄ変換システム３０は、実質的に図１に示した第１実施形態の補正機能付Ａ／Ｄ変換システム１として動作・機能することになる。
図７に、ＣＰＵ３８が実行する領域分割数設定処理のフローチャートを示す。本実施形態では、ＣＰＵ３８が図示しないＲＯＭから領域分割数設定処理プログラムを読み出し、このプログラムに従って処理を実行する。この領域分割数設定処理は、本Ａ／Ｄ変換システムの電源投入後、継続して行われるものである。
【０１２９】
この処理が開始されると、まずステップ（以下「Ｓ」と略す）１１０にて、Ａ／Ｄ変換未使用か否か、即ち、実際のＡ／Ｄ変換対象電圧に対するＡ／Ｄ変換が行われているか否かを判断する。このとき、Ａ／Ｄ変換が実際に行われてＴＡＤ７０からの実ＴＡＤ出力がある間は、否定判定されてこのＳ１１０を繰り返すことになるが、Ａ／Ｄ変換が行われていなければ（つまり未使用状態であれば）、Ｓ１２０に進み、一定時間経過したか否かが判断される。ここでは、Ｓ１４０で許可信号を出力した後の経過時間について判断される。
【０１３０】
この「一定時間」は適宜設定できるが、例えばＴＡＤ７０が設置される環境において予め予想される温度変化状況を考慮し、予想される温度変動より短い周期とするのが好ましい。
このとき、Ｓ１４０の許可信号出力からまだ一定時間経過していなければ、再びＳ１１０に戻ることになるが、一定時間経過した場合は、Ｓ１３０に進み、分割数選択レジスタ４４へ領域分割数（２等分割又は４等分割）を出力する。そして、続くＳ１４０にて切換ロジック３７へ許可信号を出力し、再びＳ１１０へ戻る。なお、領域分割数は、ユーザ等によって手動（手入力等）によって予め設定・選択できるようになっており、ＣＰＵ３８はこの設定情報を元にしてＳ１３０の処理を実行する。
【０１３１】
切換ロジック３７は、ＣＰＵ３８からの許可信号がない間は、いずれのアナログスイッチも無効としてＴＡＤ７０への入力をしないようにするが、許可信号が入力されたときは、参照電圧選択部４３からの指令に従って、いずれかの３ステートアナログスイッチを有効にする動作を行うことになる。
【０１３２】
そして既述のように、参照電圧選択部４３は、ＴＡＤ７０への入力を有効とした基準電圧に対するＴＡＤ出力がレジスタ４１へ記憶されたのを確認して、別の基準電圧のＴＡＤ７０への入力を有効化する、という動作を各基準電圧毎に順次行って、必要となる基準ＴＡＤ出力（例えば２等分割の場合はＭＩＮ，Ｃ，ＭＡＸ）をレジスタ４１に記憶させる。
【０１３３】
尚、本実施形態では２等分割又は４等分割のいずれかを選択できるものとしたが、これはほんの一例であり、更に多種類の分割数の中から選択できるようにしてもよい。
以上説明した本実施形態の補正機能付Ａ／Ｄ変換システム３０によれば、入力電圧範囲を４等分割し、各領域毎にＴＡＤ出力特性曲線を直線近似して直線補正式を設定しているため、第１実施形態で説明した２等分割の場合に比べて非直線性誤差をより低減できる（図１１参照）。但し、分割数を多くした分、本システムを構成する各回路は複雑化することになる。そのため、領域分割数の設定は、回路構成と補正精度との両面のバランスを考慮して適宜決めるとよい。
【０１３４】
また、本実施形態では、分割数選択レジスタを備えることにより、ＣＰＵ３８からの制御信号によって領域分割数を選択可能に構成されている。そのため、非直線性補正の精度を変換することが可能になる。
尚、本実施形態において、ＣＰＵ３８は本発明の分割数設定手段に相当する。また、図７の領域分割数設定処理におけるＳ１３０の処理は、本発明の分割数設定手段が実行する処理に相当する。
【０１３５】
［第３実施形態］
上記第１及び第２実施形態では、ＴＡＤ出力特性曲線を各領域毎に直線近似し、その近似直線を理想Ａ／Ｄ直線に変換する変換式を直線補正式とするものであったが、本例では、直線近似するものではなく、まずＴＡＤ出力特性全体を２次曲線に近似し、その近似した２次曲線（近似曲線）を理想Ａ／Ｄ直線に変換する変換式を直線補正式とするものである。
【０１３６】
図９に、本実施形態の補正機能付Ａ／Ｄ変換システムの概略構成を示す。図９に示す如く、本実施形態の補正機能付Ａ／Ｄ変換システム６０は、図１で説明した第１実施形態の補正機能付Ａ／Ｄ変換システム１と比較して、補正ロジック６２の構成が異なることと、クロック発生部１５，レジスタ１６，参照電圧選択部１８及び補正ロジック部６２に加えて、ＴＡＤ７０と切換ロジック１１も同じＦＰＧＡ内に構成されて一つの補正機能付Ａ／Ｄ変換装置６１を構成していることを除いて、第１実施形態の補正機能付Ａ／Ｄ変換システム１と同じである。そのため、図１と同じ構成要素には図１と同じ符号を付し、その説明を省略する。そして、以下、補正ロジック部６２における直線補正式の設定について詳述する。
【０１３７】
図１０は、本実施形態のＴＡＤ出力特性を示すグラフである。本実施形態でも、第１実施形態と同様、まず、入力電圧範囲内の任意の３つの電圧Ｖ１，Ｖ２，Ｖ３を基準電圧としてそれぞれＴＡＤ出力Ｄ１，Ｄ２，Ｄ３を得て、レジスタ１６に記憶する。つまり、ＴＡＤ出力特性曲線上の３つの座標点に関する情報を取得することになる。
【０１３８】
本実施形態の基準電圧Ｖ１，Ｖ２，Ｖ３はそれぞれ、第１実施形態の基準電圧Ｖｍｉｎ，Ｖｃ，Ｖｍａｘと同じである。従って、これら各基準電圧に対するＴＡＤ出力Ｄ１，Ｄ２，Ｄ３も、第１実施形態の各基準ＴＡＤ出力と同じくＭＩＮ，Ｃ，ＭＡＸである。
【０１３９】
近似式導出部６８は、これら３つの座標点の情報に基づいて、以下に説明するようにＴＡＤ出力特性曲線を２次曲線（２次多項式で表される曲線）に近似する。本例では、ラグランジュ補間公式により、上記３つの座標点を通る近似曲線（２次多項式）を導出する。
【０１４０】
即ち、３つの基準電圧Ｖ１，Ｖ２，Ｖ３に対するＴＡＤ出力がそれぞれＤ１，Ｄ２，Ｄ３であることから、この３つの座標点を通る２次曲線は、下記式（１１）で表される。
【０１４１】
【数１０】
2004274157.tif 000014
【０１４２】
一方、本実施形態でも、最小電圧Ｖ１（＝Ｖｍｉｎ）と最大電圧Ｖ３（＝Ｖｍａｘ）に対するＴＡＤ出力を示す座標点を結ぶ直線を理想Ａ／Ｄ直線とする。従って、これら２つの座標点の情報に基づき、理想Ａ／Ｄ直線を表す一次関数式は、次式（１２）のように表される。この理想Ａ／Ｄ直線を表す式（１２）は、理想Ａ／Ｄ関数式導出部６９にて導出される。
【０１４３】
【数１１】
2004274157.tif 000015
【０１４４】
つまり、近似式導出部６８では、実質的に上記式（１１）における各係数値ｂ０，ｂ１，ｂ２が導出され、理想Ａ／Ｄ関数式導出部６９では実質的に上記式（１２）における各係数値ａ１，ａ０が導出されることになる。そして、補正式設定部６７は、上記導出された各式（１１），（１２）に基づいて、図１９及び式（３）〜（５）で説明した方法により、下記式（１３）で表される直線補正式を設定する。
【０１４５】
【数１２】
2004274157.tif 000016
【０１４６】
そして、補正演算部６６は、補正式設定部６７にて設定された上記直線補正式（１３）に従い、実ＴＡＤ出力を直線補正して出力する。
以上説明したように、本実施形態では、まずＴＡＤ出力特性曲線を２次曲線（２次多項式）にて近似し、その近似曲線を理想Ａ／Ｄ直線に変換する変換式（直線補正式）を得るようにしている。図１１に、本実施形態の方法（２次曲線近似）により直線補正を行った場合と、第１実施形態の方法（２等分割直線近似）により直線補正を行った場合と、第２実施形態の方法（４等分割直線近似）により直線補正を行った場合との、非直線性誤差の一例を示す。
【０１４７】
図示の如く、２等分割直線近似に基づく直線補正に比べて４等分割直線近似に基づく直線補正の方が非直線性誤差が少なくなっているが、更に、本実施形態の２次曲線近似に基づく直線補正の方がより非直線性誤差が低減されている。
従って、本実施形態の補正機能付Ａ／Ｄ変換システム６０によれば、上記第１及び第２実施形態と同様、温度変化やサンプリングクロックＣＫの変化によらず、その時々の温度・サンプリングクロックＣＫに応じた適切な直線補正式によって精度良く直線補正することが可能となる。
【０１４８】
また、上記第１及び第２実施形態のようにＴＡＤ出力特性曲線を直線近似するのとは異なり、実際にＡ／Ｄ変換することにより得られたＭ個（本例では３個）の座標点に従って入出力特性曲線を２次多項式で近似し、それを基に直線補正式を導出しているため、上記各実施形態に比べて比較的高精度な直線補正が可能となる。
【０１４９】
尚、本実施形態では、ＴＡＤ出力特性曲線を、３個の座標点に基づいて得られる２次曲線で近似したが、これに限らないことは言うまでもない。但し、実際のＴＡＤ出力特性曲線は２次曲線で近似すればほぼ十分なレベルであり、しかも２次曲線（２次多項式）を得るために必要な座標点は３個で十分である。そのため、本実施形態のように３個の座標点に基づいて２次曲線に近似すれば、直線補正の精度を維持しつつ直線補正を実現するための回路構成等を簡易的にすることが可能となる。
【０１５０】
ここで、本実施形態において、近似式導出部６８は本発明の多項式導出手段に相当し、理想Ａ／Ｄ関数式導出部６９は本発明の理想Ａ／Ｄ関数式設定手段に相当する。
［第４実施形態］
上記第３実施形態では、近似式導出部６８が、式（１１）で表される２次多項式を導出した。即ち、この式（１１）は、ＴＡＤ出力を入力電圧の二次関数で表したものである。これにより、補正式設定部６７では式（１３）で表される直線補正式、つまり開閉演算を含む補正式が設定された。このように、四則演算以外の演算を行うようにすると、補正演算部６６の構成が複雑になってしまう。
【０１５１】
そこで、本実施形態では、第３実施形態における近似曲線を表す２次多項式を、式（１１）に代えて、下記式（１４）で表される２次多項式とする。
【０１５２】
【数１３】
2004274157.tif 000017
【０１５３】
つまり、入力電圧ＶｉをＴＡＤ出力の二次関数で表すようにしたものである。２次多項式を上記式（１４）のように導出することにより、補正式設定部６７では、この式（１４）と理想Ａ／Ｄ直線を表す式（１２）に基づいて、下記式（１５）で表される直線補正式を設定する。
【０１５４】
【数１４】
2004274157.tif 000018
【０１５５】
上記式（１５）は、第３実施形態の直線補正式のような開閉演算を含まず、単なる四則演算のみで表現されたものである。尚、近似式導出部６８及び補正式設定部６７以外の構成は第３実施形態と全く同様である。
従って、本実施形態によれば、近似曲線を表す２次多項式を式（１４）のように表すことによって、式（１５）のように単なる四則演算のみで実現可能な直線補正式を得ることができるため、直線補正実現のための具体的回路構成をより簡易的に実現できる。
【０１５６】
また、第３実施形態の直線補正式（１３）は複号を含んでいるため、どちらの符号をとるか判断する必要がある。ＴＡＤ出力特性が予め上に凸か下に凸かがわかっていれば問題ないが、そうでない場合、符号の選び方によって誤った補正演算を行うことになる。これに対して本実施形態の直線補正式（１５）は、複号を含んでいないため、上記問題が生じるおそれがなく、より信頼性の高い補正機能付Ａ／Ｄ変換システムの提供が可能となる。
【０１５７】
［第５実施形態］
上記第１実施形態では、理想Ａ／Ｄ直線として、入力電圧範囲の最小電圧に対するＴＡＤ出力及び最大電圧に対するＴＡＤ出力を表す座標点を結ぶ直線としたが、本実施形態では、システム全体の構成は第１実施形態と同様のものであり、唯一、理想Ａ／Ｄ直線については、第１実施形態とは異なり、入力電圧範囲内でＴＡＤ出力特性曲線とは交わらない理想Ａ／Ｄ直線を設定する例について説明する。
【０１５８】
即ち、図１２に示すように、ＴＡＤ出力特性曲線のＴＡＤ出力範囲がＭＩＮ〜ＭＡＸの範囲にあるのに対し、理想Ａ／Ｄ直線を、これより低いレベルとする。本実施形態では、具体的には、最小電圧Ｖｍｉｎに対するＴＡＤ出力が０、最大電圧Ｖｍａｘに対するＴＡＤ出力が２５６となるような理想Ａ／Ｄ直線を設定する。
【０１５９】
つまり、直線補正後の最終的なＡ／Ｄ変換結果を、０〜２５６の範囲内にすることにより、上記各実施形態の補正機能付Ａ／Ｄ変換システムを８ビットＡ／Ｄ変換装置として利用しようとするものである。この場合、領域１及び領域２ではそれぞれ、下表３に示すような近似直線から理想Ａ／Ｄ直線への変換が行われる。
【０１６０】
【表３】
2004274157.tif 000019
【０１６１】
よって、上表３に示した各領域毎の各直線両端の値を既述の式（８）に代入することにより、次式（１６）に示すような直線補正式が得られる。
【０１６２】
【数１５】
2004274157.tif 000020
【０１６３】
従って、本実施形態によれば、ＴＡＤ７０からの出力データ幅に関係なく、結果的に８ビットＡ／Ｄ変換装置として利用することができるため、より応用範囲の広いＡ／Ｄ変換装置の提供が可能となる。
尚、上記例では理想Ａ／Ｄ直線の最小値を０、最大値を２５６としたが、これに限ることなく、最大値と最小値との差が８ビット幅であればどのような値に設定してもよい。また、上記例では８ビット出力を例に挙げて説明したが、８ビット出力はあくまでも一例であって、他のビット数であっても同様の方法で直線補正式を得ることができる。例えば１０ビット出力としたい場合は、理想Ａ／Ｄ直線の最小値と最大値との差が１０ビット（１０２４）となるような理想Ａ／Ｄ直線を設定すればよい。
【０１６４】
以上、本発明の実施形態について説明したが、本発明の実施の形態は上記実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
例えば、上記第１及び第２実施形態では、各領域において近似曲線を全て、該領域におけるＴＡＤ出力特性曲線の両端を結ぶ直線としたが、ＴＡＤ７０では一般に、入力電圧範囲の端部に近いほどＡ／Ｄ変換精度が悪くなる傾向にある。そのため、分割した領域のうち、特に入力電圧範囲の最小値、最大値を含む領域（第１実施形態では領域１と２、第２実施形態では領域１と４）については、入力電圧の最大値（又は最小値）を示す点を結ぶ近似直線とするのではなく、例えば図１３に示すように、入力電圧範囲内で入力電圧最大値及び最小値を除く座標点と、隣接する領域との境界部の座標点とを結ぶ直線を近似曲線とするのがよい。
【０１６５】
つまり、図１３の例では、領域１では座標点（Ｖａ，Ｄａ）と（Ｖｃ，Ｃ）を結ぶ近似直線とし、領域２では座標点（Ｖｃ，Ｃ）と（Ｖｂ，Ｄｂ）を結ぶ近似直線としている。
そして近似曲線をこのように設定した場合の直線補正式は、式（９）とは異なり、下記式（１７）で表せる。
【０１６６】
【数１６】
2004274157.tif 000021
【０１６７】
そして、図１３からも明らかなように、本例では、領域１において入力電圧がＶａより小さい範囲では理想Ａ／Ｄ直線よりＴＡＤ出力特性の方が小さく、逆に入力電圧がＶａより大きい範囲では理想Ａ／Ｄ直線よりＴＡＤ出力特性の方が大きくなっている。領域２についても、入力電圧Ｖｂを境にして同様の傾向を有する。そのため、上記第１実施形態の直線補正では、図１１に示したように非直線性誤差が負に偏っていたのに対し、上記式（１７）による直線補正後の非直線性誤差は、図１４に示す如く、正・負の偏りが軽減され、よって誤差の絶対値も小さくなっている。
【０１６８】
第２実施形態における４等分割直線近似の場合についても同様であり、領域１と領域４において入力電圧範囲両端以外の座標点を結ぶ直線にて近似することにより、図１４に示す如くやはり非直線性誤差の正・負偏りを軽減し、誤差絶対値も小さくすることができる。
【０１６９】
更に、第３実施形態の場合においても、２次多項式を導出するために入力電圧範囲の両端の座標点を利用したが、両端を除く任意の３点を用いて導出すれば、より精度の高い２次曲線近似が可能となる。
また、上記第１及び第２実施形態ではそれぞれ、２等分割と４等分割を一例として説明したが、分割数は任意に決めることができ、分割数が多いほど非直線性誤差を低減できる。但し分割数が多くなる程、直線補正を実現するための回路構成は複雑化するため、構成の複雑さと補正精度との兼ね合いを考慮して分割数を決めればよい。また、各領域は必ずしも等分割しなくてもよい。
【０１７０】
ただし、各領域の幅がそれぞれ異なっていたりすると、近似直線から理想Ａ／Ｄ直線への変換式が複雑化してしまい、そのために、例えば直線補正にかかる時間が増加したり、或いは直線補正実現のための回路構成が複雑化してしまう。そのため、好ましくは上記第１又は第２実施形態のように、各領域がそれぞれ同じ幅（入力電圧幅）となるよう分割するのがよい。
【０１７１】
また、上記第１及び第２実施形態で説明した近似直線から理想Ａ／Ｄ直線への変換式（直線補正式）（９），（１０）の導出は、第３実施形態で説明した２次曲線から直線への変換式導出方法を利用して導出するようにしてもよい。つまり、近似曲線及び理想Ａ／Ｄ直線を共に関数式で表し、両者の関係から例えば式（２）を利用して導出することができる。方法は異なっても、導出される直線補正式は同じものである。
【０１７２】
更に、上記第１及び第２実施形態では、補正部のみを一つのＦＰＧＡ内に構成するようにしたが、これに限らず、例えば第３実施形態のように、ＴＡＤ７０や切換ロジックも含めて同一のＦＰＧＡにて構成してもよい。また、ＦＰＧＡはあくまでも一例であり、例えばＡＳＩＣやＣＰＬＤなど、種々のＩＣにて実現することも可能である。更にまた、上記第３実施形態の図９に破線で示したように、当該補正機能付Ａ／Ｄ変換システム６０を一つの半導体集積回路１０１内に構成（１ＩＣ化）してもよく、このようにすれば、当該システム６０全体をより小型化・低コスト化することが可能となる。第１実施形態（図１）及び第２実施形態（図５）の各補正機能付Ａ／Ｄ変換システム１，３０についても同様であり、当該システム１（又は３０）全体を１ＩＣ化してもよい。
【０１７３】
また、上記各実施形態では、ＴＡＤ７０からの出力を直線補正することを例に挙げて説明したが、直線補正対象となるデジタルデータがＴＡＤ出力に限らないことはいうまでもなく、ＴＡＤ以外の、非直線出力特性を有するあらゆるＡ／Ｄ変換装置に対して適用することができる。
【図面の簡単な説明】
【図１】第１実施形態の補正機能付Ａ／Ｄ変換システムの概略構成を示すブロック図である。
【図２】第１実施形態のＴＡＤ出力特性を示すグラフである。
【図３】近似直線から理想Ａ／Ｄ直線への変換原理を説明するための説明図である。
【図４】第１実施形態の直線補正後のＴＡＤ出力特性を示すグラフである。
【図５】第２実施形態の補正機能付Ａ／Ｄ変換システムの概略構成を示すブロック図である。
【図６】第２実施形態のＴＡＤ出力特性を示すグラフである。
【図７】第２実施形態の領域分割数設定処理を示すフローチャートである。
【図８】第２実施形態の直線補正後のＴＡＤ出力特性を示すグラフである。
【図９】第３実施形態の補正機能付Ａ／Ｄ変換システムの概略構成を示すブロック図である。
【図１０】第３施形態のＴＡＤ出力特性を示すグラフである。
【図１１】第１〜第３実施形態における各直線補正後の非直線性誤差を示すグラフである。
【図１２】第５実施形態のＴＡＤ出力特性を示すグラフである。
【図１３】第１実施形態の近似直線設定の他の例を示すグラフである。
【図１４】入力電圧範囲の両端以外の点を基準電圧とした場合の非直線性誤差を示すグラフである。
【図１５】入出力特性曲線を領域毎に直線近似する例を示す説明図である。
【図１６】入出力特性曲線を領域毎に直線近似する例を示す説明図である。
【図１７】入出力特性曲線を２次曲線に近似する例を示す説明図である。
【図１８】曲線Ｌ１上の任意の座標点を別の曲線Ｌ２上の座標点に変換する変換式を導出する方法を説明するための説明図である。
【図１９】２次曲線Ｌ３上の任意の座標点を直線Ｌ４上の座標点に変換する変換式を導出する方法を説明するための説明図である。
【図２０】パルス遅延回路を用いた従来のＡ／Ｄ変換装置（ＴＡＤ）の概略講構成を示す説明図である。
【図２１】ＴＡＤによるＡ／Ｄ変換出力特性を示すグラフである。
【符号の説明】
１，３０，６０…補正機能付Ａ／Ｄ変換システム、２，３２…基準電圧入力部、３，３１…補正部、４…最小電圧生成部、５…中心電圧生成部、６…最大電圧生成部、７〜１０，３５，３６…３ステートアナログスイッチ、１１，３７…切換ロジック、１５…クロック発生部、１６，４１…レジスタ、１７，４２，６２…補正ロジック部、１８，４３…参照電圧選択部、１９…信号出力部、２０…最小データ記憶部、２１…中心データ記憶部、２２…最大データ記憶部、２６，４８，６６…補正演算部、２７，４９，６７…補正式設定部、３３…第１参照電圧生成部、３４…第２参照電圧生成部、４４…分割数選択レジスタ、４６…第１参照電圧記憶部、４７…第２参照電圧記憶部、６１…補正機能付Ａ／Ｄ変換装置、６８…近似式導出部、６９…理想Ａ／Ｄ関数式導出部、７０…ＴＡＤ、７１…パルス遅延回路、７２…遅延ユニット、７３…エンコーダ、７４…カウンタ、７５，７６…ラッチ、７７…減算器、１０１…半導体集積回路
【図１】
2004274157.tif 000022
【図２】
2004274157.tif 000023
【図３】
2004274157.tif 000024
【図４】
2004274157.tif 000025
【図５】
2004274157.tif 000026
【図６】
2004274157.tif 000027
【図７】
2004274157.tif 000028
【図８】
2004274157.tif 000029
【図９】
2004274157.tif 000030
【図１０】
2004274157.tif 000031
【図１１】
2004274157.tif 000032
【図１２】
2004274157.tif 000033
【図１３】
2004274157.tif 000034
【図１４】
2004274157.tif 000035
【図１５】
2004274157.tif 000036
【図１６】
2004274157.tif 000037
【図１７】
2004274157.tif 000038
【図１８】
2004274157.tif 000039
【図１９】
2004274157.tif 000040
【図２０】
2004274157.tif 000041
【図２１】
2004274157.tif 000042