(57)【要約】【課題】不揮発性メモリのデータ保持特性、データ書き換え特性の向上させ、不揮発性メモリのパフォーマンスを向上させた半導体装置を提供する。本発明は不揮発性メモリのフローティングゲート電極と第１導電型の半導体基板の表面に設けられた第２導電型のトンネルドレイン領域との間に空間を有する構成を用い、不揮発性メモリのデータ保持特性、データ書き換え特性の向上を促進させたものである。【解決手段】不揮発性メモリのフローティングゲート電極と第１導電型の半導体基板の表面に設けられた第２導電型のトンネルドレイン領域との間に空間を有する構成を用い、不揮発性メモリのデータ保持特性、データ書き換え特性の向上を促進させたものである。【選択図】    図６
2004253682.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の表面に互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、
前記ソース領域とドレイン領域とチャネル形成領域の上部に第１ゲート絶縁膜を介して設けられたフローティングゲート電極と、
前記フローティングゲート電極と第２ゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる半導体装置において、
前記ドレイン領域とフローティングゲート電極の間に、空間を有することを特徴とする半導体装置。
【請求項２】
前記フローティングゲート電極は前記ドレイン領域に前記空間を介して変位可能な請求項１の半導体装置。
【請求項３】
前記フローティングゲート電極は、前記ドレイン領域に前記フローティングゲート電極を基準にして正または負の電圧を印加し発生する放電で、キャリアを放出または吸収する請求項１の半導体装置。
【請求項４】
第１導電型の半導体基板の表面に互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域を設け、
前記ソース領域とドレイン領域とチャネル形成領域の上部に第１ゲート絶縁膜を介して設けられたフローティングゲート電極を設け、
前記フローティングゲート電極と第２ゲート絶縁膜を介して容量結合したコントロールゲート電極を設けた半導体装置の製造方法において、
前記ドレイン領域とフローティングゲート電極の間に、空間を形成する工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の利用分野】
本発明はコンピュータなどの電子機器に用いられる半導体装置に係わり、電気的に書き換え可能な半導体不揮発性メモリを搭載する半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来技術による電気的に書き換え可能な半導体不揮発性メモリを搭載する半導体装置の断面図を図９に示す（例えば、特許文献１参照）。
【０００３】
Ｐ型（第１導電型として）シリコン基板１０１の表面にチャネル形成領域１０９を介してＮ型（第２導電型として）ソース領域１０２とＮ型ドレイン領域１０３が設けられている。Ｐ型シリコン基板１０１の表面には、シリコン酸化膜であるゲート酸化膜１０４が形成されており、特にＮ型ドレイン領域１０３の上には一部厚さ約１００Åの薄い膜になっているトンネル酸化膜１０５が形成されている。Ｎ型ソース領域１０２とＮ型ドレイン領域１０３と一部重なるようにチャネル領域１０９の上にゲート絶縁膜１０４を介してフローティングゲート電極１０６が設けられている。フローティングゲート電極１０６はコントロール絶縁膜１０７を介して設けられたコントロールゲート電極１０８と強く容量結合している。メモリセルの近傍には、前述の酸化膜より厚い酸化膜であり、Ｐ型シリコン基板１０１内での電気的素子分離するためのロコス酸化膜１１０が形成されている。
【０００４】
コントロールゲート電極１０８に対して負のマイナス２０Ｖ位の電圧を印加すると、前記１００Åのシリコン酸化膜１０５中をトンネル電流が流れ、Ｎ型ドレイン領域１０３からフローティングゲート電極１０６に電子が注入される。また、コントロールゲート電極１０６に対して正のプラス２０Ｖ位の電圧を印加すると、前記１００Åのシリコン酸化膜１０５中をトンネル電流が流れ、フローティングゲート電極１０６からＮ型ドレイン領域１０３に電子が注入される。
【０００５】
【特許文献１】
特公平２−５８７８８号公報  （第６頁及び第１図（ｂ））
【０００６】
【発明が解決しようとする課題】
しかしながら、従来技術による電気的に書き換え可能な半導体不揮発性メモリを搭載する半導体装置においては、Ｐ型半導体基板１０１の表面領域に設けられたＮ型ドレイン領域１０３の上に、フローティングゲート電極１０６はトンネル酸化膜１０５を介して形成されている。本半導体装置の使用時（電気的に書き換えしていない時）でも、Ｎ型ドレイン領域１０３と、その上部にトンネル酸化膜１０５を介して設けられたフローティングゲート電極１０６間には、電位差が生じる。この電位差は短時間でフローティングゲート電極１０６にキャリアを注入、あるいはフローティングゲート電極１０６からキャリアを放出させるほどの大きさではない。
【０００７】
しかしながら、この電位差は、わずかではあるがフローティングゲート電極１０６にキャリアを注入あるいは、フローティングゲート電極１０６からキャリアを放出させるものである。したがって、本半導体装置を長期間使用していると、この電位差はフローティングゲート電極１０６のキャリア量に変化を生じさせ、記憶情報を長期間維持することができなくなるという問題があった。
【０００８】
また、従来技術による電気的に書き換え可能な半導体不揮発性メモリを搭載する半導体装置では、情報の電気的書き換えは、トンネル酸化膜１０５中をトンネル電流が流れることにより行われる。トンネル酸化膜１０５中をキャリアが通過すると、トンネル酸化膜１０５は劣化する。ある一定量のキャリアがトンネル酸化膜１０５中を通過すると、トンネル酸化膜１０５が劣化し、この劣化により記憶情報を電気的に書き換えできなくなる。したがって、記憶情報の書き換え回数はトンネル酸化膜１０５の劣化により制限されてしまうという問題があった。
【０００９】
本発明は上記課題を解決して記憶情報を長期間維持することができ、記憶情報の書き換え回数が向上した電気的に書き換え可能な半導体不揮発性メモリを搭載する半導体装置とその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明では次の構成とした。
【００１１】
第１導電型の半導体基板の表面に互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域とドレイン領域とチャネル形成領域の上部に第１ゲート絶縁膜を介して設けられたフローティングゲート電極と前記フローティングゲート電極と第２ゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる半導体装置において、前記ドレイン領域とフローティングゲート電極の間に、空間を有する構成とした。
【００１２】
ドレイン領域とフローティングゲート電極の間に空間を有すると、記憶情報を読み出しする時、ドレイン領域とフローティングゲート電極の間に電位差が生じても、ドレイン領域からフローティングゲート電極にキャリアが注入される、またはフローティングゲート電極からドレイン領域へキャリアが放出されることがなくなる。
【００１３】
また、ドレイン領域とフローティングゲート電極の間に空間を有すると、トンネル酸化膜を使用しなくても、ドレイン領域からフローティングゲート電極にキャリアを注入すること、及びフローティングゲート電極からドレイン領域へキャリアを放出することが可能となる。
【００１４】
本発明においては、ドレイン領域からフローティングゲート電極にキャリアを注入、及びフローティングゲート電極からドレイン領域へキャリアを放出するため、フローティングゲート電極はドレイン領域側に変位する機構を有する構成を有することを特徴とする。
【００１５】
本構成とすることで、フローティングゲート電極はドレイン領域との間でキャリアの注入、放出をする時のみ、フローティングゲート電極とドレイン領域が接して、キャリアの注入、放出をしないときは、充分間隔をおくことができる。
【００１６】
また、フローティングゲート電極はドレイン領域にフローティングゲート電極を基準にして正または負の電圧を印加し発生する放電で、キャリアを放出または吸収する機構を有することを特徴とする構成でも同様の作用が可能である。
【００１７】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。実施例１を図６を用いて説明する。
【００１８】
図６はＰ型シリコン基板１上に形成されたＮ型ソース領域２とＮ型トンネルドレイン領域３と、チャネル領域９の上部に第１のフローティングゲート酸化膜４を介して設けられたフローティングゲート電極６とそのフローティングゲート電極６とコントロールゲート酸化膜７を介して容量結合したコントロールゲート電極８とからなる本発明の電気的書き換え可能な不揮発性メモリの断面図である。
【００１９】
Ｎ型トンネルドレイン領域３とフローティングゲート電極６の間に空間１１を有することを特徴とする半導体装置である。
【００２０】
本実施例の半導体装置の製造方法を図１乃至５を用いて説明する。Ｐ型シリコン基板１表面を６２０Åの厚さまで酸化を行い、酸化膜表面にＣＶＤによりチッ化膜を堆積する。前記チッ化膜をロコス酸化分離領域用にパターニングを行い、８０００Ａの酸化膜を成長させることによりロコス酸化分離領域１０が形成される。
【００２１】
フォトリソグラフィー技術を用い、フォトレジストをマスクとしてセルトランジスタのチャネル領域９にＢＦ２を６０ＫｅＶで６．０Ｅ１１ｃｍ−２イオン注入を行い、Ｎ型トンネルドレイン領域３及びＮ型ソース領域２にはＡｓを９０ＫｅＶで７．０Ｅ１５ｃｍ−２イオン注入を行う（図１）。
【００２２】
次にポリシリコン膜１２を基板表面に４０００Å堆積し、リンのプリデポジションを行う（図２）。その後、フォトレジストをマスクとしてポリシリコン膜１２のエッチングを行い、フローティングゲート電極６を形成する（図３）。
【００２３】
フォトリソグラフィー技術を用いて図７に示すようにポリシリコンにより形成されたフローティングゲート電極６の周辺部の一部分にフォトレジストのない領域１４が形成されるようにフォトレジスト１３をパターニングする。この状態でシリコン基板をＢＨＦ液中に入れると、フォトレジスト１３で覆われていないフローティングゲート酸化膜部分から等方的エッチングがはじまり、フローティングゲート電極６下部のフローティングゲート酸化膜４をエッチングすることができる。この手法により、フローティングゲート電極６とＮ型トンネルドレイン領域３間のシリコン酸化膜に空間１１を形成することが可能である（図４）。
【００２４】
フローティングゲート電極６の下部に形成された空間１１とＮ型トンネルドレイン領域３の間にはトンネル酸化膜５が存在する。このトンネル酸化膜５はトンネル電流が流れるため、１００Åとなるように形成している。
【００２５】
フローティングゲート電極６周辺部のフローティングゲート酸化膜４の開口部が埋まるようにフローティングゲート酸化膜４をスパッタする。フォトリソグラフィー技術を用いてフローティングゲート酸化膜４開口部以外のスパッタによるフローティングゲート酸化膜４をＢＨＦ溶液でエッチングする。
【００２６】
酸化を行い２５０Åのコントロールゲート酸化膜７を形成する。ポリシリコン膜１２を４０００Å堆積し、リンのプリデポジションを行う（図５）。その後、フォトレジストをマスクとしてポリシリコン膜１２のエッチングを行い、コントロールゲート電極８を形成する（図６）。
【００２７】
以上のような工程で、本実施例の半導体装置を製造することができる。本実施例では、フローティングゲート電極６はＮ型トンネルドレイン領域３側に変位することができ、Ｎ型トンネルドレイン領域３からキャリアが放出されフローティングゲート電極６がキャリアを吸収する、あるいは、フローティングゲート電極６からキャリアが放出されＮ型トンネルドレイン領域３がキャリアを吸収するときのみ、フローティングゲート電極６がトンネル酸化膜５に接することが実現できる。
【００２８】
別の実施例２を図８に基づいて説明する。本実施例２ではＮ型トンネルドレイン領域３と前記Ｎ型トンネルドレイン領域３の上部のフローティングゲート電極６との間に空間１１のみが存在する。トンネル酸化膜５としてのシリコン酸化膜は実質的に残っていない。
【００２９】
本構造を用いることにより、トンネル酸化膜５を使用しなくとも、フローティングゲート電極６が変位し直接Ｎ型トンネルドレイン領域３に接触することにより、  Ｎ型トンネルドレイン領域３からキャリアが放出されフローティングゲート電極６がキャリアを吸収する、あるいは、フローティングゲート電極６からキャリアが放出されＮ型トンネルドレイン領域３がキャリアを吸収する機構が実現できる。本実施例２は、トンネル酸化膜を使用しないで、電気的書き換え可能な不揮発性メモリを搭載する半導体装置の実施例である。
【００３０】
本実施例の半導体装置の製造工程は実施例１の場合とほぼ同様である。異なるところは、  Ｎ型トンネルドレイン領域３とフローティングゲート電極６との間のシリコン酸化膜で形成されるトンネル酸化膜５が全部エッチングされるように、ＢＨＦ液でのエッチング時間を長くする点である。
【００３１】
本実施例２では、Ｎ型トンネルドレイン領域３からキャリアが放出されフローティングゲート電極６がキャリアを吸収する、あるいは、フローティングゲート電極６からキャリアが放出されＮ型トンネルドレイン領域３がキャリアを吸収する機構は放電により実行することができる。フローティングゲート電極６を基準として、Ｎ型トンネルドレイン領域３に負の電位を印加することにより放電が生じ、Ｎ型トンネルドレイン領域３から電子が放出され、前記電子はフローティングゲート電極６に吸収される。また、逆にフローティングゲート電極６を基準としてＮ型トンネルドレイン領域３に正の電位を印加することにより放電が生じ、フローティングゲート電極６から電子が放出され、前記電子はＮ型トンネルドレイン領域３に吸収される。
【００３２】
【発明の効果】
本発明の半導体装置は、使用時にトンネルドレイン領域とフローティングゲート電極間に電位差が生じても、この電位差のためにトンネルドレイン領域からキャリアが放出されフローティングゲート電極がキャリアを吸収する、あるいは、フローティングゲート電極からキャリアが放出されトンネルドレイン領域がキャリアを吸収することがなくなる。よって、記憶情報を従来の半導体装置よりも長期間維持することができる。
【００３３】
本発明の半導体装置は、フローティングゲート電極とトンネルドレイン領域間にトンネル絶縁膜が存在しなくても、フローティングゲート電極とトンネルドレイン領域を直接接触させること、または、放電により、トンネルドレイン領域から放出したキャリアをフローティングゲート電極が吸収する、あるいは、フローティングゲート電極から放出したキャリアをトンネルドレイン領域が吸収することができる。したがって、トンネル絶縁膜が不要であり、記憶情報の書き換え回数がトンネル絶縁膜の劣化により制限されてしまうという問題が解消される。
【図面の簡単な説明】
【図１】実施例１の工程Ｉを示す断面図である。
【図２】実施例１の工程ＩＩを示す断面図である。
【図３】実施例１の工程ＩＩＩを示す断面図である。
【図４】実施例１の工程ＩＶを示す断面図である。
【図５】実施例１の工程Ｖを示す断面図である。
【図６】本発明による電気的書き換え可能な不揮発性メモリ断面図（実施例１）である。
【図７】空間形成エッチング前平面図である。
【図８】本発明による電気的書き換え可能な不揮発性メモリ断面図（実施例２）である。
【図９】従来技術による電気的書き換え可能な不揮発性メモリ断面図である。
【符号の説明】
１  Ｐ型シリコン基板
２  Ｎ型ソース領域
３  Ｎ型トンネルドレイン領域
４  フローティングゲート酸化膜
５  トンネル酸化膜
６  フローティングゲート電極
７  コントロールゲート酸化膜
８  コントロールゲート電極
９  チャネル領域
１０  ロコス酸化分離領域
１１  空間
１２  ポリシリコン膜
１３  フォトレジスト
１４  フォトレジストなし領域
１０１  Ｐ型シリコン基板
１０２  Ｎ型ソース領域
１０３  Ｎ型トンネルドレイン領域
１０４  フローティングゲート酸化膜
１０５  トンネル酸化膜
１０６  フローティングゲート電極
１０７  コントロールゲート酸化膜
１０８  コントロールゲート電極
１０９  チャネル領域
１１０  ロコス酸化分離領域
【図１】
2004253682.tif 000003
【図２】
2004253682.tif 000004
【図３】
2004253682.tif 000005
【図４】
2004253682.tif 000006
【図５】
2004253682.tif 000007
【図６】
2004253682.tif 000008
【図７】
2004253682.tif 000009
【図８】
2004253682.tif 000010
【図９】
2004253682.tif 000011