(57)【要約】【課題】データ転送速度をリード回路の仕様以上に速くした場合、従来装置では、ＲＥＡＤ  ＤＡＴＡのパルス間隔が狭くなり、隣接するＲＥＡＤ  ＤＡＴＡパルスが恰も１つのパルスと見なされてしまうような場合でも、リードエラーを起こさないようにするＦＤＤ装置を提供する。【解決手段】リード回路のＲＥＡＤ  ＤＡＴＡ信号を直接フレキシブル・ディスク・コントローラー２に入力せず、ＲＥＡＤ  ＤＡＴＡパルス幅が長い場合には隣接するパルスがくっついてしまったと判断して、パルス幅を狭くして分離、再生したパルスを出力する回路（ＲＥＡＤ  ＤＡＴＡパルス整形回路３）を介してフレキシブル・ディスク・コントローラー２に入力させるようにする。【選択図】        図４
2004253053.tif 000002
【特許請求の範囲】
【請求項１】
リード回路から送出されるＲＥＡＤ  ＤＡＴＡのパルス間隔が狭くなり、隣接するＲＥＡＤ  ＤＡＴＡパルスが恰も１つのパルスとなったことを検出する回路と、その検出回路の結果に応じてＲＥＡＤ  ＤＡＴＡパルス幅を狭くする回路から成るＲＥＡＤ  ＤＡＴＡパルス整形回路を前記リード回路の出力側に設けたことを特徴とするＦＤＤ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＤＤ装置（フレキシブル・ディスク・ドライブ装置）におけるリード回路の改良に関するものである。
【０００２】
【従来の技術】
図１は現在、一般に用いられているＦＤＤ装置のリード回路のブロック図で、１はリード回路、２はフレキシブル・ディスク・コントローラーである。この従来のＦＤＤ装置のリード回路は、通常、図２に例示したように、ＲＥＡＤ  ＤＡＴＡのパルス幅がデータ転送速度によらずに一定である。ここでは、ＲＥＡＤ  ＤＡＴＡパルス間隔ＢはＡの１／２倍、ＲＥＡＤ  ＤＡＴＡパルス幅ＣはＢの１／４としている。
【０００３】
従って、データ転送速度をリード回路の仕様以上に速くした場合、例えば４倍にした場合、図３に示したようにＲＥＡＤ  ＤＡＴＡのパルス間隔が狭くなり、隣接するＲＥＡＤ  ＤＡＴＡパルスが恰も幅の広くなった１つのパルスと見なされてしまい、図１に示すフレキシブル・ディスク・コントローラ２（以下、ＦＤＣという。）が、リードエラーを起こしてしまう。
【０００４】
したがって、通常このような状態にならないようにデータ転送速度を低くして使用するが、データ転送速度が早いことを要求される場合は、リード回路を速いデータ転送速度に合わせて設計しなおす必要があった。
【０００５】
データ転送速度を向上することができれば、処理速度が向上し、付加価値を生む。したがってリード回路を速いデータ転送速度に合わせて設計する場合は、開発コスト、時間を費やさなくてはならない。
【０００６】
【特許文献１】
特開２０００−１０００９４号公報
【０００７】
【発明が解決しようとする課題】
そこで本発明は、データ転送速度をリード回路の仕様以上に速くした場合、従来装置では、ＲＥＡＤ  ＤＡＴＡのパルス間隔が狭くなり、隣接するＲＥＡＤ  ＤＡＴＡパルスが恰も１つのパルスと見なされてしまうような場合でも、リードエラーを起こさないようにするＦＤＤ装置を提供することを課題とするものである。
【０００８】
【課題を解決するための手段】
本発明は、上記問題を解決するためになされたもので、リード回路のＲＥＡＤＤＡＴＡ信号を直接ＦＤＣに入力せず、ＲＥＡＤ  ＤＡＴＡパルス幅が長い場合には隣接するパルスがくっついてしまったと判断して、パルス幅を狭くして分離、再生したパルスを出力する回路（ＲＥＡＤ  ＤＡＴＡパルス整形回路）を介してＦＤＣに入力させるようにしたものである。
【０００９】
【発明の実施の形態】
図４は本発明の実施例を示すもので、１はリード回路、２はＦＤＣ、３は本発明において付加したＲＥＡＤ  ＤＡＴＡパルス整形回路である。
【００１０】
図５は本発明におけるＲＥＡＤ  ＤＡＴＡパルス整形回路３の詳細を示すブロック図で、３１，３２及び３３はモノマルチバイブレータ、３４及び３５は立ち下がり検出回路、３６はＯＲゲートである。
【００１１】
図６はＲＥＡＤ  ＤＡＴＡパルス整形回路３のタイムチャートを示し、モノマルチバイブレータ３１，３２は、ＲＥＡＤ  ＤＡＴＡパルスの立ち上がりエッジでトリガーがかかり、ワンショット動作をする。モノマルチバイブレータ３１のパルス幅（時定数）Ｔ１は、ＲＥＡＤ  ＤＡＴＡパルスの幅Ｔ０より狭く設定され、モノマルチバイブレータ３２のパルス幅（時定数）Ｔ２は、ＲＥＡＤ  ＤＡＴＡパルスの幅Ｔ０より広く設定されている。また、これら回路は、ＲＥＡＤ  ＤＡＴＡパルスが”０”のときにはリセットがかかる。
【００１２】
立ち下がり検出回路３４，３５モノマルチバイブレータ３１、３２の出力の立下りを検出して、パルスを出力する。この回路は、ＲＥＡＤ  ＤＡＴＡパルスが”０”のときにはリセットがかかり、パルスを出力しない。
【００１３】
モノマルチバイブレータ３３は、立ち下り検出回路３４または３５の出力の立ち下りエッジをトリガーとして動作し、そのパルス幅（時定数）Ｔ３はＲＥＡＤＤＡＴＡのパルス幅Ｔ０より狭く設定されている。
【００１４】
通常の幅のＲＥＡＤ  ＤＡＴＡパルスの場合、パルスが立ち上がると、モノマルチバイブレータ３１とモノマルチバイブレータ３２にトリガーがかかり、ワンショット動作をする。モノマルチバイブレータ３１の時定数Ｔ１はＲＥＡＤ  ＤＡＴＡパルスパルスの幅より狭いので、立ち下り検出回路３４が動作しパルスを発生させ、ＯＲゲート３６を通してモノマルチバイブレータ３３にトリガーをかける。
【００１５】
これにより、入力されたＲＥＡＤ  ＤＡＴＡパルスより狭いパルスがＴ３の間出力される。ＲＥＡＤ  ＤＡＴＡパルス幅Ｔ０はモノマルチバイブレータ３２の時定数Ｔ２よりも狭いため、立ち下り検出回路３５にはリセットがかかり、こちら側の回路からはパルスが発生しない。
【００１６】
幅の広くなったＲＥＡＤ  ＤＡＴＡパルスの場合、パルスが立ち上がると、モノマルチバイブレータ３１、モノマルチバイブレータ３２にトリガーがかかり、ワンショット動作をする。モノマルチバイブレータ３１の時定数Ｔ１はＲＥＡＤＤＡＴＡパルスの幅より狭いので、立ち下り検出回路３４が動作し、パルスを発生させ、ＯＲゲート３６を通してモノマルチバイブレータ３３にトリガーをかける。
【００１７】
これにより、入力されたＲＥＡＤ  ＤＡＴＡパルスより狭いパルスが出力される。また、モノマルチバイブレータ３２の時定数Ｔ２もＲＥＡＤ  ＤＡＴＡパルスの幅より狭いので、立ち下がり検出回路３５が動作し、パルスを発生させ、ＯＲゲート３６を通してモノマルチバイブレータ３３にトリガーをかける。これにより、１つの幅の広いＲＥＡＤ  ＤＡＴＡパルスから２つのパルスが出力される。
【００１８】
図７は、本発明により、図３の状態のＲＥＡＤ  ＤＡＴＡパルス列が、分離、再生された例を示すものである。パルス幅ＤはＣより狭くなっており、リードエラーを生じない。
【００１９】
【発明の効果】
以上説明したように、本発明によれば、従来リード回路の仕様以上に転送速度を速くするとリードエラーが発生していたものが、リードエラーを起こさなくなった。これにより、新規にリード回路（ＩＣ）の開発が必要であった速い転送速度の場合にも従来の回路が流用できるため、開発コストの低減・開発時間の短縮が可能である。
【図面の簡単な説明】
【図１】従来のＦＤＤにおけるリード回路のブロック図。
【図２】従来のＦＤＤにおける通常のデータ転送速度の場合のＲＥＡＤ  ＤＡＴＡパルス列。
【図３】従来のＦＤＤにおける速いデータ転送速度の場合のＲＥＡＤ  ＤＡＴＡパルス列。
【図４】本発明によるブロック図。
【図５】本発明にかかるＲＥＡＤ  ＤＡＴＡパルス整形回路のブロック図。
【図６】ＲＥＡＤ  ＤＡＴＡパルス整形回路のタイムチャート。
【図７】本発明により図３のパルスが分離、再生された例。
【符号の説明】
１                リード回路
２                フレキシブル・ディスク・コントローラー
３                ＲＥＡＤ  ＤＡＴＡパルス整形回路
３１，３２，３３  モノマルチ・バイブレータ
３４，３５        立ち下り検出回路
３６              ＯＲゲート
【図１】
2004253053.tif 000003
【図２】
2004253053.tif 000004
【図３】
2004253053.tif 000005
【図４】
2004253053.tif 000006
【図５】
2004253053.tif 000007
【図６】
2004253053.tif 000008
【図７】
2004253053.tif 000009