(57)【要約】【課題】ＣＭＯＳ型撮像デバイスの読出アドレスを制御する装置において、小さな回路規模で、逆方向読出モードと他の読出モードとを組合せ可能にする。【解決手段】順／逆に拘わらず、順方向アドレス生成回路２１は常に順方向にカウント動作をする。減算回路２０１、順方向アドレス生成回路２１からのカウント値ＡＤ２００と初期値ＡＤｍａｘとの差を取り、その差分をアドレスＡＤ２０１として出力する。スイッチ２０４は、順方向読出モード時にはＡＤ２００を、逆方向読出モード時にはアドレスＡＤ２０１をそれぞれ選択する。間引き読出モードや加算読出モードなどの特殊読出モードに応じたアドレス指定は、順方向アドレス生成回路２１に対して、順／逆の何れにおいても共通の値を設定する。スイッチ２０６，２０８の一方の入力に、ダミー行の指定や読出禁止に対応するアドレスを設定することで、特定アドレス指定の対応を採る。【選択図】        図２
2004274306.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位素子が１次元状または２次元状に並んで配列されてなる基本セルおよび前記複数の単位素子のうちの読出対象のものを選択するデコーダを具備してなる半導体装置に対して、前記読出対象の位置を示すアドレス値を設定する方法であって、
順方向読出モード時には、アドレス値を順方向に漸次変化させることで得られるアドレス値の系統を前記デコーダに供給し、
逆方向読出モード時には、アドレス値を順方向に漸次変化させることで得られるアドレス値を使用して、実質的に逆方向に漸次変化されたアドレス値を得、この実質的に逆方向に漸次変化されたアドレス値の系統を前記デコーダに供給する
ことを特徴とする読出アドレス制御方法。
【請求項２】
前記アドレス値を順方向に漸次変化させることで得られるアドレス値と、予め定められている初期値との差分を取ることで、前記実質的に逆方向に漸次変化されたアドレス値を得る
ことを特徴とする請求項１に記載の読出アドレス制御方法。
【請求項３】
複数の単位素子が１次元状または２次元状に並んで配列されてなる基本セルおよび前記複数の単位素子のうちの読出対象のものを選択するデコーダを具備してなる半導体装置に対して、前記読出対象の位置を示すアドレス値を設定する読出アドレス制御装置であって、
アドレス値を順方向に漸次変化させる順方向アドレス生成部と、
前記順方向アドレス生成部により生成されているアドレス値を使用して、アドレス値を逆方向に漸次変化させる逆方向アドレス生成部と、
順方向読出モード時には前記順方向アドレス生成部により生成されたアドレス値の系統が前記デコーダに供給され、逆方向読出モード時には前記逆方向アドレス生成部により生成されたアドレス値の系統が前記デコーダに供給されるように、切替制御を行なう制御部と
を備えたことを特徴とする読出アドレス制御装置。
【請求項４】
前記逆方向アドレス生成部は、予め定められている初期値と前記順方向アドレス生成部により生成されたアドレス値との差分を取る減算処理部を含むものである
ことを特徴とする請求項３に記載の読出アドレス制御装置。
【請求項５】
前記逆方向アドレス生成部は、前記初期値を任意に設定可能に構成されている
ことを特徴とする請求項４に記載の読出アドレス制御装置。
【請求項６】
前記制御部は、一方の入力端子には前記順方向アドレス生成部または前記逆方向アドレス生成部により生成されたアドレス値が入力され他方の入力端子には特定のアドレス値が入力され、前記一方および前記他方のうちのの何れか入力端子に入力されたアドレス値を選択して出力する切替選択部を含むものである
ことを特徴とする請求項３に記載の読出アドレス制御装置。
【請求項７】
前記制御部は、前記基本セルの実アドレスに対応しないアドレス値が前記特定のアドレス値として前記デコーダに供給されるように切替制御を行なう
ことを特徴とする請求項３に記載の読出アドレス制御装置。
【請求項８】
前記順方向アドレス生成部は、当該順方向アドレス生成部が生成したアドレス値と、このアドレス値に基づいて前記逆方向アドレス生成部により生成されるアドレス値の何れもが、前記基本セルの実アドレスに対応しないアドレス値を生成可能に構成されている
ことを特徴とする請求項３に記載の読出アドレス制御装置。
【請求項９】
前記制御部は、前記順方向読出モードおよび前記逆方向読出モードの何れにおいても、共通に、予め定められている特定の期間については、前記順方向アドレス生成部または前記逆方向アドレス生成部の何れか一方により生成されたアドレス値が前記デコーダに供給されるように制御する
ことを特徴とする請求項３に記載の読出アドレス制御装置。
【請求項１０】
前記制御部は、前記予め定められている特定の期間を規定する特定期間信号を生成する回路を備える
ことを特徴とする請求項９に記載の読出アドレス制御装置。
【請求項１１】
複数の単位素子が１次元状または２次元状に並んで配列されてなる基本セルおよび前記複数の単位素子のうちの読出対象のものを選択するデコーダを具備してなる半導体装置と、
アドレス値を順方向に漸次変化させる順方向アドレス生成部と、
前記順方向アドレス生成部により生成されているアドレス値を使用して、アドレス値を逆方向に漸次変化させる逆方向アドレス生成部と、
順方向読出モード時には前記順方向アドレス生成部により生成されたアドレス値の系統が前記デコーダに供給され、逆方向読出モード時には前記逆方向アドレス生成部により生成されたアドレス値の系統が前記デコーダに供給されるように、切替制御を行なう制御部と
を備えたことを特徴とする半導体システム。
【請求項１２】
前記半導体装置は、入射光量に応じた信号を出力する受光画素を前記単位素子として含むものである
ことを特徴とする請求項１１に記載の半導体システム。
【請求項１３】
前記半導体装置は、
入射光に対して不感性を有する遮光画素を前記単位素子として含むものであり、
前記受光画素と前記遮光画素とが、前記順方向読出モードおよび前記逆方向読出モードの何れにおいても、相対的に同一アドレスに配されるように、読出方向において対称に配列されている
ことを特徴とする請求項１２に記載の半導体システム。
【請求項１４】
前記半導体装置は、入射光に対して不感性を有する遮光画素を前記単位素子として含むものであり、かつ、当該遮光画素が前記読出方向における先端側および後端側のうちの何れか一方に配されており、
前記制御部は、前記順方向読出モードおよび前記逆方向読出モードの何れにおいても、前記遮光画素の読出期間には、前記順方向アドレス生成部または前記逆方向アドレス生成部の何れか一方により生成されたアドレス値が共通に前記デコーダに供給されるように制御する
ことを特徴とする請求項１２に記載の半導体システム。
【請求項１５】
前記半導体装置は、
前記受光画素のそれぞれの受光面上にカラー画像撮像用の色分離フィルタを構成する何れかの色フィルタが設けられており、
前記受光画素上の前記色フィルタの色は、前記順方向読出モードおよび前記逆方向読出モードの何れにおいても、相対的な同一アドレスには同じ色が配されるように、読出方向において対称に配列されている
ことを特徴とする請求項１２から１４のうちの何れか１項に記載の半導体システム。
【請求項１６】
入射光量に応じた信号を出力する受光画素と入射光に対して不感性を有する遮光画素とを単位素子として含み、この単位素子が１次元状または２次元状に並んで配列されてなる基本セル、および、
複数の前記単位素子のうちの読出対象のものを選択するデコーダ、
を具備し、
前記受光画素と前記遮光画素とが、読出方向において、実アドレス上、対称に配列されている
ことを特徴とする撮像デバイス。
【請求項１７】
入射光量に応じた信号を出力する受光画素を単位素子として含み、この単位素子が１次元状または２次元状に並んで配列されてなる基本セル、および、
複数の前記単位素子のうちの読出対象のものを選択するデコーダ、
を具備し、
前記受光画素のそれぞれの受光面上にカラー画像撮像用の色分離フィルタを構成する何れかの色フィルタが設けられており、
前記受光画素上の前記色フィルタの色は、相対的な同一アドレスには同じ色が配されるように、読出方向において、実アドレス上、対称に配列されている
ことを特徴とする撮像デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、単位素子が配列されてなる基本セルと読出対象の単位素子を選択するデコーダとを具備してなる半導体装置に対して読出アドレス制御を行なう方法および装置、並びにこの制御装置と半導体装置とを備えてなるシステム、および半導体装置としての撮像デバイスに関する。たとえば、撮像デバイスの読出制御を行なうタイミングジェネレータや、タイミングジェネレータと撮像デバイスとを備えた撮像システムへの適用に好適なアドレス制御の技術に関する。
【０００２】
【従来の技術】
Ｘ−Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子（ＡＰＳ；Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ  ／ゲインセルともいわれる）は、画素そのものに増幅機能を持たせるために、ＭＯＳ構造などの能動素子（ＭＯＳトランジスタ）を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷を前記能動素子で増幅し、画像情報として読み出す。
【０００３】
この種のＸ−Ｙアドレス型固体撮像素子では、たとえば、画素トランジスタが行列状に多数配列されており、ライン（行）ごとあるいは画素ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号がアドレス指定によって各画素から順に読み出される（たとえば、特許文献１〜４を参照）。
【０００４】
【特許文献１】
特開平１１−２３９２９９号公報
【特許文献２】
特開２００１−０６９４０８号公報
【特許文献３】
特開２００１−２９８７４８号公報
【特許文献４】
特開２００３−０３１７８５号公報
【０００５】
このように、Ｘ−Ｙアドレス型固体撮像素子では、アドレス指定によって任意の位置の画素から信号を取り出すことができ、画素で得られた信号電荷をシフトレジスタで画素を選択して順番に読み出すＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ  ）型イメージセンサと異なり、画素の信号を読み出す順番を比較的自由に設定可能であるという特徴を有する。
【０００６】
たとえば、デジタルスチルカメラに代表される静止画の撮像技術では、撮像デバイスとして多画素のＣＭＯＳ型固体撮像素子を用い、全画素の画素情報を独立に読み出すことによって静止画を得る“全画素読出モード”がよく知られているが、このモードの他に、たとえば行や列を数個ずつ飛ばしながら読み出す“間引き読出モード”、たとえば行や列を数個ずつ（隣接した画素に限らない）選択して読み出し加算して出力する“加算読出モード”などの動作ができる。
【０００７】
間引き読出モードは、たとえば、被写体を確認している段階（モニタリングモード）で、液晶モニタの画素数に応じた荒い画像（低解像度の画像）で出力したり、動画については画素情報を間引きすることによって情報量を減少させて伝送したりする際に利用される。また、加算読出モードは、複数行（たとえば２行）から信号を出力して、それらを加算することで、ダイナミックレンジを拡大する目的で使用される。
【０００８】
ＣＣＤ型イメージセンサでも、間引き読出モードや加算読出モードを取り得るが、画素で得られた信号電荷をシフトレジスタで画素を選択して順番にしか読出しを行なえないという構造上の制約から、その実体は、イメージセンサから画素情報を全画素分読み出した後、外部の信号処理回路で画素情報の間引き処理や加算処理を行なうようにしていた。これに対して、Ｘ−Ｙアドレス型イメージセンサでは、画素情報の間引き処理や加算処理を実質上、撮像デバイス側で行なうことが可能で、外部の信号処理回路を割愛できる利点がある。
【０００９】
【発明が解決しようとする課題】
しかしながら、実際に読出し順に自由度を大きく持たせるには、それぞれのモードに応じたアドレス指定を行なう制御機構が必要となる。たとえば、行や列の選択回路は、シフトレジスタではなく、デコーダが使用される。シフトレジスタでは、行や列の選択がある程度順番である必要があり、任意の行や列を自由に選択できないからである。
【００１０】
デコーダを使用した場合は、絶対アドレス（撮像部の実アドレス）を指定すれば任意の行や列を選択できる。しかし、間引き読出モードや加算読出モードなど複数の読出モードが存在するときに、それぞれの読出モードに応じた絶対アドレスを生成する必要があり、その設定が煩雑であり、細かいところで設計ミスが起こり易いという問題がある。
【００１１】
また、カメラ部分を１８０度回転したときにモニタ上で画像が反転しないようにするなどの目的で、反転読出しを行なう逆方向読出モードが要求されることもある。この逆方向読出モードとは、順方向読出モードにおけるアドレス走査の順に対して逆方向に走査するモードである。たとえば、順方向読出モード時には行や列のアドレスを小さい方から順番に走査する場合、逆方向読出モードでは、行や列のアドレスを大きい方から小さい方に走査する。
【００１２】
ここで、逆方向読出モードに加えて、間引きや加算の読出モードを実装するには、それぞれのアドレス生成方法に対して、反転読出しも定義しないといけない。つまり、順方向読出モードでは、アドレスをインクリメントしていくアップカウンタを用意し、逆方向読出モードでは、デクリメントしていくダウンカウンタを用意する。
【００１３】
他にも、複数行から信号を出力してダイナミックレンジを拡大する加算読出モードや、画面の中心部分のみしか出力しないモードなど、様々な読出モードがあり、さらに、電子シャッタ行の選択の仕方や、ダミー信号を出力するダミー行の扱いなどもある。このため、逆方向読出モードに対して他の動作モードを実装するのは、設計が煩雑であり、設計ミスも起こりやすく、アドレス生成回路の規模も大きくなるという問題がある。
【００１４】
上述のような問題は、撮像デバイスを用いたシステムだけでなく、半導体メモリなど、読出アドレスの指定にある程度の自由度がある半導体装置を備えた半導体システムでは、同様に起こり得ることである。
【００１５】
本発明は、上記事情に鑑みてなされたものであり、アドレス指定のための回路規模を大きくすることなく、逆方向読出モードに対して間引き読出モードなどの他の動作モードを実装可能とする読出アドレス制御方法および装置、並びに半導体システムおよび撮像デバイスを提供することを目的とする。
【００１６】
【課題を解決するための手段】
すなわち、本発明に係る読出アドレス制御方法は、複数の単位素子が配列されてなる基本セルとデコーダを具備してなる半導体装置に対して、読出対象のアドレス値を設定する方法であって、順方向読出モード時には、アドレス値を順方向に漸次変化させることで得られるアドレス値の系統をデコーダに供給するとともに、逆方向読出モード時には、アドレス値を順方向に漸次変化させることで得られるアドレス値を使用して、実質的に逆方向に漸次変化されたアドレス値を得、この実質的に逆方向に漸次変化されたアドレス値の系統をデコーダに供給することとした。
【００１７】
つまり、逆方向読出モード時にも、順方向読出モード時と同様のアドレスカウント動作をさせつつ、このカウント値を使って、実質的に逆方向に漸次変化されたアドレス値を得、これをデコーダに供給する。「実質的」とするその具体的な手法としては、たとえば、順方向のカウント動作をさせることで得たカウント値と、予め定められている初期値との差分を取ることで得る手法が簡単である。
【００１８】
なお、「アドレス値の系統をデコーダに供給する」といったのは、このアドレス値そのものがデコーダに直接に供給されることに限定されないことを意味する。たとえば、このアドレス値をデコードして別のアドレス値を供給したり、あるいは他のモードとの組合せにより、一時的にこのアドレス値とは異なるアドレス値（たとえば固定的なアドレス値）を供給したりすることも含む意味である。
【００１９】
本発明に係る読出アドレス制御装置（たとえばタイミングジェネレータ）は、前記本発明に係る読出アドレス制御方法を実施する装置であって、アドレス値を順方向に漸次変化させる順方向アドレス生成部と、順方向アドレス生成部により生成されているアドレス値を使用してアドレス値を逆方向に漸次変化させる逆方向アドレス生成部と、順方向読出モード時には順方向アドレス生成部により生成されたアドレス値の系統がデコーダに供給され、逆方向読出モード時には逆方向アドレス生成部により生成されたアドレス値の系統がデコーダに供給されるように、切替制御を行なう制御部とを備えるものとした。
【００２０】
本発明に係る半導体システムは、本発明に係る読出アドレス制御装置と、この読出アドレス制御装置からアドレス指定を受ける半導体装置とを備えてなるものである。
【００２１】
また従属項に記載された発明は、本発明に係る読出アドレス制御装置や半導体システムのさらなる有利な具体例を規定する。
【００２２】
たとえば、一方の入力端子には順方向アドレス生成部または逆方向アドレス生成部により生成されたアドレス値が入力され、他方の入力端子には特定のアドレス値が入力され、これらのうちの何れか一方の入力端子に入力されたアドレス値を選択して出力する切替選択部を設けることで、ダミー行（列）やその他の任意の行（列）（実質上読出しを行なわない行や列も含む）の選択をするモードとの組合せを実現してもよい。
【００２３】
また、順方向のアドレス生成時に、そのアドレス値そのものと、初期値との差分で得たアドレス値の何れもが、基本セルの実アドレスに対応しないものとなるアドレス値をデコーダに供給することで、実質上読出しを行なわない行（列）の選択を実現してもよい。
【００２４】
また、上記読出アドレス制御を実施する対象物である半導体装置としての撮像デバイスや、この撮像デバイスを使用した撮像システムを発明として抽出し得る。この場合、撮像デバイスにおける受光画素と遮光画素との配列や、カラー撮像用の色分離フィルタの配列に関しては、何れも、走査方向（つまり読出方向）において、それらが対称となるようにしておくことが望ましい。また、受光画素と遮光画素との配列に関しては、遮光画素を読出方向における先端側および後端側のうちの何れか一方にだけ配しておき、順方向読出モードおよび逆方向読出モードともに、その一方にだけ配されている遮光画素から読出しを行なうようにしてもよい。
【００２５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ撮像素子に適用した場合を例に説明する。
【００２６】
＜固体撮像装置の構成＞
図１は、本発明の一実施形態に係るＣＭＯＳ固体撮像装置の概略構成図である。この固体撮像装置１は、カラー画像を撮像し得る電子スチルカメラとして適用されるようになっている。また、静止画撮像モード時には、全画素を順番に読み出すモードが設定されるようになっている。また、通常の静止画モードとは異なる特殊撮影モードとして、行や列を数個ずつ飛ばしながら読み出す間引き読出モード、行や列を数個ずつ選択して読み出し加算して出力する加算読出モードなど、画素の信号を読み出す順番を通常の静止画モードとは異なる順番にする特殊読出モードが設定可能に構成されている。
【００２７】
また、カメラ本体を１８０度回転したときに液晶モニタ上で画像は反転しないようにするなどの目的で、反転読出しが要求される場合には、通常の順番に対して逆順にする逆方向読出モードも用意されている。そして、この逆方向読出モードと、前述の間引き読出モードや加算読出モードとを組み合わせて読み出すモードも設定可能に構成されている。
【００２８】
固体撮像装置１は、入射光量に応じた信号を出力する受光素子を含む画素が行および列に配列された（すなわち２次元マトリクス状の）撮像部を有し、各画素からの信号出力が電圧信号であって、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ  ；相関２重サンプリング）処理機能部が各列ごとに設けられたカラム型のものである。すなわち、図１（Ａ）に示すように、固体撮像装置１は、複数の単位画素３（単位素子の一例）が行および列に配列された撮像部（画素部）１０と、撮像部１０の外側に設けられた駆動制御部７と、ＣＤＳ処理部（カラム回路）２６とを備えている。駆動制御部７としては、たとえば、水平走査回路１２と垂直走査回路１４を備える。
【００２９】
図１（Ａ）では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の画素が配置される。また、駆動制御部７の他の構成要素として、水平走査回路１２、垂直走査回路１４、およびＣＤＳ処理部２６に所定タイミングのパルス信号を供給するタイミングジェネレータ（読出アドレス制御装置の一例）２０が設けられている。これらの駆動制御部７の各要素は、撮像部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子（撮像デバイス）として構成される。
【００３０】
なお、タイミングジェネレータ２０は、撮像部１０や水平走査回路１２など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、撮像部１０や水平走査回路１２などから成る撮像デバイスとタイミングジェネレータ２０とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。
【００３１】
単位画素３は、垂直列選択のための垂直制御線１５を介して垂直走査回路１４と、垂直信号線１９を介してＣＤＳ処理部２６と、それぞれ接続されている。水平走査回路１２や垂直走査回路１４は、たとえばデコーダを含んで構成され、タイミングジェネレータ２０から与えられる駆動パルスに応答してシフト動作（走査）を開始するようになっている。垂直制御線１５には、単位画素３を駆動するための種々のパルス信号が含まれる。
【００３２】
カラム回路としてのＣＤＳ処理部２６は列ごとに設けられており、１行分の画素の信号を受けて、その信号を処理する。たとえば、タイミングジェネレータ２０から与えられるサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線１９を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル（ノイズレベル）と信号レベルとの差分をとる処理を行なうことで、固定パターンノイズ（ＦＰＮ；Ｆｉｘｅｄ  Ｐａｔｔｅｒｎ  Ｎｏｉｓｅ  ）やリセットノイズといわれるノイズ信号成分を取り除く。なお、ＣＤＳ処理部２６の後段には、必要に応じてＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）  回路やＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）回路などをＣＤＳ処理部２６と同一の半導体領域に設けることも可能である。
【００３３】
水平走査回路１２は、水平方向の読出列を規定する（ＣＤＳ処理部２６内の個々のカラム回路を選択する）水平デコーダ１２ａと、水平デコーダ１２ａにて規定された読出アドレスに従って、ＣＤＳ処理部２６の各信号を水平信号線１８に導く水平駆動回路１２ｂとを有する。垂直走査回路１４は、垂直方向の読出行を規定する（撮像部１０の行を選択する）垂直デコーダ１４ａと、垂直デコーダ１４ａにて規定された読出アドレス上（行方向）の単位画素３に対する制御線にパルスを供給して駆動する垂直駆動回路１４ｂとを有する。なお、垂直デコーダ１４ａは、信号を読み出す行の他に、電子シャッタ用の行なども選択する。タイミングジェネレータ２０は、水平アドレス信号を水平デコーダ１２ａへ、また垂直アドレス信号を垂直デコーダ１４ａへ出力し、各デコーダ１２ａ，１４ａは、それを受けて対応する行もしくは列を選択する。
【００３４】
ＣＤＳ処理部２６により処理された電圧信号は、水平走査回路１２からの水平選択信号により駆動される図示しない水平選択スイッチを介して水平信号線１８に伝達され、出力バッファ２８に入力され、この後、撮像信号Ｓ０として外部回路１００に供給される。つまり、カラム型の固体撮像装置１においては、単位画素３からの出力信号（電圧信号）が、垂直信号線１９→ＣＤＳ処理部２６→水平信号線１８→出力バッファ２８の順で出力される。その駆動は、１行分の画素出力信号は垂直信号線１９を介してパラレルにＣＤＳ処理部２６に送り、ＣＤＳ処理後の信号は水平信号線１８を介してシリアルに出力するようにする。垂直制御線１５は、各行の選択を制御するものである。
【００３５】
なお、垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を単位画素３に対して行方向および列方向の何れに配するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。
【００３６】
固体撮像装置１の外部回路１００としては、各撮影モードに対応した回路構成が採られる。たとえば、図１（Ｂ）に示すように、出力バッファ２８から出力されたアナログの撮像信号Ｓ０をデジタルの撮像データＤ０に変換するＡ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  ）変換部１１０と、Ａ／Ｄ変換部１１０によりデジタル化された撮像データＤ０に基づいてデジタル信号処理を施すデジタル信号処理部（ＤＳＰ；Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）１３０とを備える。デジタル信号処理部１３０は、たとえば色分離処理を施してＲ（赤），Ｇ（緑），Ｂ（青）の各画像を表す画像データＲＧＢを生成し、この画像データＲＧＢに対してその他の信号処理を施してモニタ出力用の画像データＤ２を生成する。
【００３７】
また外部回路１００は、デジタル信号処理部１３０にてデジタル処理された画像データＤ２をアナログの画像信号Ｓ１に変換するＤ／Ａ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  ）変換部１３６を備える。Ｄ／Ａ変換部１３６から出力された画像信号Ｓ１は、図示しない液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスの表示画像を見ながら各種の操作を行なうことが可能になっている。
【００３８】
＜アドレス制御；第１例＞
図２は、図１に示した固体撮像装置１の撮像部１０に対するアドレス制御の第１実施形態を説明する図である。ここで、図２（Ａ）は撮像部１０の行に振られるアドレスの一例を示す。また、図２（Ｂ）は、第１実施形態のアドレス制御手法を実施するための拡張アドレス信号生成回路２００の一例を示す。この拡張アドレス信号生成回路２００は、タイミングジェネレータ２０に組み込まれる。
【００３９】
なお、以下に説明する第１〜第３の各実施形態では、行の選択を制御する垂直方向のアドレス制御について説明するが、これに限らず、列の選択を制御する水平方向のアドレス制御についても、同様に適用可能である。
【００４０】
図２（Ａ）に示すように、実アドレスは、撮像部１０上におけるアドレス番号を意味する。撮像部１０は、垂直方向の有効画像エリア１０ａとして、実アドレス０から実アドレス５５４までが割り当てられている。
【００４１】
また、この有効画像エリア１０ａの実アドレス５５４のさらに上位アドレスに、１行分のダミー行（実アドレス５５５）が割り当てられ、撮像部１０の基本セル１０ｂが構成されるようになっている。ダミー行の画素は、順方向読出モード時および逆方向読出モード時の何れにおいても、有効画像エリア１０ａの読出完了後に、選択し続ける画素として割り当てられたものである。たとえば、順方向読出モードおよび逆方向読出モードの何れにおいても、１画面走査してから次の画面の先頭行に戻るまでの間（いわゆるブランキング期間）に選択するダミー行として、このアドレス５５５を固定して割り当てる。
【００４２】
ここで、相対アドレスを０，１，２，…，５５４として順番に読み出す順方向読出モード時には、相対アドレス番号と同様に撮像部１０上でも、実アドレス０，１，２，…，５５４のように、アドレス番号の小さい順で読み出せばよい。有効画像エリア１０ａの読出完了後には、その次の実アドレス５５５のダミー行を選択し続ければよい。
【００４３】
これに対して、逆方向読出しでは、相対アドレスは０，１，２，…，５５４のように当然のごとく順方向読出しと同様となるが、撮像部１０上では、実アドレス５５４，５５３，５５２，…，０のように大きい順で読み出さなければならない。また、有効画像エリア１０ａの読出完了後には、選択し続けるべき実アドレス５５５のダミー行を選択する必要がある。
【００４４】
タイミングジェネレータ２０は、垂直アドレス信号を出力し、垂直デコーダ１４ａがそれを受けて対応する行を選択することで、撮像部１０の行方向の読出し順を制御する。ここで、間引き、加算、その他の読出モードに対応して、タイミングジェネレータ２０の作成する垂直（行）アドレス信号の生成順はそれぞれ異なる。従来は、それぞれに対してさらに反転読出しのアドレス信号作成回路を準備していた。これに対して、この第１実施形態の構成では、拡張アドレス信号生成回路２００にて、以下のようにしてアドレス信号を作成する。
【００４５】
タイミングジェネレータ２０でのアドレス信号の作り方は、図２（Ｂ）に示す拡張アドレス信号生成回路２００の構成により理解可能である。拡張アドレス信号生成回路２００は、逆方向アドレス生成部の一例である減算回路２０１と、モードに応じて選択すべきアドレス系統を制御する切替制御回路（制御部の一例）２０２とを備えて構成されている。
【００４６】
切替制御回路２０２は、タイミングジェネレータ２０内の順方向アドレス生成回路（順方向アドレス生成部の一例）２１にて通常の作成方法によって生成されたアドレス（本例では０〜５５４の範囲）ＡＤ２００と、減算回路２０１からの出力アドレスＡＤ２０１の何れか一方を選択するスイッチ２０４と、このスイッチ２０４の出力アドレスＡＤ２０４とダミー行のアドレスＡＤ２０５（本例では５５５）の何れか一方を選択するスイッチ２０６と、このスイッチ２０６の出力アドレスＡＤ２０６と基本セル１０ｂに対応しないアドレスＡＤ２０７の何れか一方を選択するスイッチ２０８とを有している。基本セル１０ｂに対応しないアドレスＡＤ２０７としては、本例では“−；マイナス”もしくは５５６以上であればよく、具体的には“１０２３”を設定するようにしている。
【００４７】
順方向アドレス生成回路２１は、図示しないアップカウンタ（インクリメントカウンタ）を内蔵しており、順方向読出モードおよび逆方向読出モードの何れにおいても、アドレス値を順方向に漸次変化（たとえば増分Ｎとして）させる。たとえば、全画素読出しの場合には増分Ｎ＝１として、“１”ずつカウント値を増加させる。また、３行ごとの間引き読出しを行なう場合には増分Ｎ＝３として、“３”ずつカウント値を増加させる。
【００４８】
逆方向アドレス生成部の一例である減算回路２０１は、順方向読出モード時に対応するように、アドレス値を逆方向に漸次変化させる。たとえば、全画素読出しの場合には“１”ずつ出力アドレスＡＤ２０１を減少させる。また、３行ごとの間引き読出しを行なう場合には“３”ずつ出力アドレスＡＤ２０１を減少させる。このとき、減算回路２０１は、単純なデクリメントカウント動作を行なわずに、順方向アドレス生成回路２１にて生成されたアドレスＡＤ２００と有効画像エリア１０ａの最上位側アドレスＡＤｍａｘ（本例では５５４）との差を取り、その差分（＝ＡＤｍａｘ−ＡＤ２００）をアドレスＡＤ２０１として出力することで、アドレス値を逆方向に漸次変化させる。つまり、順方向アドレス生成回路２１と減算回路２０１とで、実質的なダウンカウンタを構成する。
【００４９】
また、拡張アドレス信号生成回路２００は、スイッチ２０４，２０６，２０８の選択動作を制御するレジスタ２１０を備えて構成されている。スイッチ２０４，２０６，２０８は、何れも、レジスタ２１０からのレジスタ設定に従い、通常時（レジスタ設定；１）には入力端子ａ側が選択され、特殊モード時（レジスタ設定；０）には入力端子ｂ側が選択されるようになっている。
【００５０】
たとえば、スイッチ２０４は、レジスタ２１０からの順／逆レジスタ設定に従い、通常モードである順方向読出モード時（図中Ｆ（１）と記す）にはアドレスＡＤ２００を選択し、逆方向読出モード時（図中Ｒ（０）と記す）にはアドレスＡＤ２０１を選択する。
【００５１】
また、本発明の切替選択部の一例として機能するスイッチ２０６，２０８は、レジスタ２１０からの指令に従い、通常時（図中Ｎｏｒ（１）と記す）は入力端子ａのアドレスＡＤ２０４，ＡＤ２０６を選択するが、特定アドレス設定時には、それぞれ規定されたアドレスＡＤ２０５，ＡＤ２０７を選択する。
【００５２】
具体的には、レジスタ２１０は、有効画像エリア１０ａの読出完了後におけるブランキング期間の読出アドレスを設定する目的で、ブランキング期間には、スイッチＳ２０６にレジスタ値０を設定する。これにより、順方向読出モードおよび逆方向読出モードの何れにおいてもアドレスＡＤ２０５（本例では５５５）が固定的に選択され、特定のダミー行（本例では実アドレス５５５）が垂直デコーダ１４ａにて選択されるようにする。
【００５３】
また、行をどこも選択したくない場合には、レジスタ２１０は、スイッチＳ２０８にレジスタ値０を設定する。これにより、基本セル１０ｂの実アドレスに対応しないアドレス値アドレスＡＤ２０７（本例では１０２３）が垂直デコーダ１４ａにて選択されるようにする。
【００５４】
なお、スイッチ２０８から出力されたアドレスＡＤ２０８が垂直デコーダ１４ａに伝達されるまでには、バッファを通過したり、プリデコードを行なったりすることもあるが、本実施形態における特徴部分のアドレス制御には無関係なので、それらの構成は図示を省略する。
【００５５】
このような構成において、タイミングジェネレータ２０（の順方向アドレス生成回路２１）は、先ず、通常の作成方法によって、アドレス番号０〜５５４の順番で、順方向の垂直アドレス値を作成する。順方向の垂直アドレスは、減算回路２０１を通り、図２（Ｂ）のように、読出し要求が、順方向であるのか逆方向であるのかによって、スイッチ２０４により選択（マルチプレクス）される。
【００５６】
さらに、特定のダミー行を選択すべき場合や、どこも選択すべきでない場合（１０２３などの存在しないアドレスにすればよい）には、スイッチ２０６，２０８により切り替えることができる。
【００５７】
このように、第１実施形態のアドレス制御方式では、順方向読出モードおよび逆方向読出モードの何れにおいても、基本的なアドレス生成は順方向読出モードに対応したもののみを用意し、逆方向読出モード（反転読出し）時における全ての特殊読出モードに対して減算回路２０１を通すだけにした。順方向アドレスを通常の方法で生成するだけで、逆方向読出モードのアドレスは順／逆レジスタによるスイッチ２０４の切替えで対応可能である。間引き読出モードや加算読出モードなどの特殊読出モードに応じたアドレス指定は、順方向アドレス生成回路２１に対して、順方向および逆方向の何れにおいても共通の値を設定すればよいからである。
【００５８】
よって、拡張アドレス信号生成回路２００を１個設けておくだけで、逆方向読出モード時にも様々な特殊読出モード（たとえば間引き読出モードや加算読出モードなど）に対応することができる。全ての読出モードに対して、順方向アドレス生成回路２１にて順方向の読出し順のアドレスのみ生成すれば、この拡張アドレス信号生成回路２００に通すだけで、逆方向のアドレスが自動的に出力されるようになる。
【００５９】
従来のように、順方向はインクリメント、逆方向はデクリメントというように、順／逆ごとにアドレスを作り分ける必要がなく、しかも、全ての動作モードに一挙に対応することができる。よって、アドレスを発生する回路が小型化され、設計の負荷が減り、設計ミスを減らすこともできる。コンパクトで安価なアドレス制御回路を提供することが可能となる。
【００６０】
また、特定のダミー行を選択すべき場合や、どこも選択すべきでない場合には、切替スイッチ（本例ではスイッチ２０６，２０８）を設けて、それらのアドレスに強制的に切り替えることで対応可能となる。このように、特定アドレスへの切替機能を付加することも簡易である。
【００６１】
＜アドレス制御；第２例＞
図３は、図１に示した固体撮像装置１の撮像部１０に対するアドレス制御の第２実施形態を説明する図である。ここで図３（Ａ）は撮像部１０の行に振られるアドレスの一例を示す。また、図３（Ｂ）は、第２実施形態のアドレス制御手法を実施するための拡張アドレス信号生成回路２００の一例を示す。この第２実施形態のアドレス制御は、画素配列に反転対称性を持たせることで、撮像素子のＯＰＢ（ＯＰｔｉｃａｌ  Ｂｌａｃｋ  ：光学的黒）レベル設定の対応や、カラー画像撮像用の撮像部１０を使用する場合への対応を可能とする点に特徴を有する。以下具体的に説明する。
【００６２】
図３（Ａ）に示すように、撮像部１０は、垂直方向の有効画像エリア１０ａとして、アドレス０からアドレス５５４までが割り当てられているが、その内の上下各数ラインに、入射光に対して不感性を有する遮光画素用のライン（以下ＯＰＢラインという）１０ｃを割り当てている点に第１の特徴を有する。図示した例では、下側のアドレス０，１と上側のアドレス５５３，５５４の各２行がＯＰＢライン１０ｃに割り当てられているが、実際には、より多くの行がＯＰＢライン１０ｃに割り当てられてよい。なお、第２実施形態の撮像部１０には、ダミー画素用の読出ラインは設けられていない。
【００６３】
ＯＰＢライン１０ｃの遮光画素は、その上面（受光面側）に遮光膜が配されるようになっており、撮像素子のＯＰＢレベルを基準レベルに合わせることで映像信号の黒浮きや黒沈みといった問題を防ぐため、この遮光画素の黒レベルを参照するのに使用される。
【００６４】
ＯＰＢレベル合わせの処理は、通常、１画面内の先頭側において行なうので、撮像部１０の下側のＯＰＢライン１０ｃが順方向読出モード時に使用され、上側のＯＰＢライン１０ｃが逆方向読出モード時に使用されるようになっている。また、本実施形態の第２の特徴部分として、上下に同数の遮光画素をＯＰＢライン１０ｃとして用意することで、順方向でも逆方向でも遮光画素と感光画素の位置関係が変わらないようにしている。
【００６５】
また、撮像部１０は、その実効撮像エリア１０ｄ（アドレス２〜５５２の範囲）に、カラー撮像用の色分離フィルタが単位画素３上に配列されている。図示した配列は、３種類の色が用いられていて、それらがベイヤ（Ｂａｙｅｒ）配列をなしている。すなわち、色がＧ（緑）である画素に注目した場合、それらは１画素おきに市松状に配置されている。色がＲ（赤）である画素に注目した場合、それらは１ラインおきに配置されている。また、色がＢ（青）である画素に注目した場合も同様に、１ラインおきに配置されている。
【００６６】
なお、色分離フィルタの配列は、このようなベイヤ配列に限らず、その他の配列であってもよい。また、画素上に色分離フィルタを形成しカラー画像を得るようにしているが、本実施形態の第３の特徴部分として、実効撮像エリア１０ｄ内の感光画素が奇数行で、色分離フィルタの配置を上下対称にしている。
【００６７】
図３（Ｂ）に示すように、拡張アドレス信号生成回路２００は、第１実施形態の構成からスイッチ２０６を取り外し、スイッチ２０４の出力をスイッチ２０８の一方の入力端子ａ側に接続した構成となっている。撮像部１０からダミー画素用の読出ラインを省いたためである。拡張アドレス信号生成回路２００の基本的な動作は、第１実施形態のものと同じである。
【００６８】
このような構成において、順方向に読出しを行なう場合には、下側から順番に、実アドレス０，１，２，…，５５２（５５３，５５４は読出不要）の方向に読み、逆方向に読出しを行なう場合には、上側から順番に、実アドレス５５４，５５３，５５２，…，２（１，０は読出不要）の方向に読む。
【００６９】
なお、順方向読出モード時には実アドレス５５３，５５４を、逆方向読出モード時には実アドレス１，０を、それぞれ読出不要としたが、読出しを行なっても不都合はない。また、この実アドレス５５３，５５４や、実アドレス１，０を、ダミー画素用の読出ラインに割り当ててもよい。
【００７０】
ここで、第２実施形態の撮像部１０は、上述のように、上下に同数の遮光画素が用意され、順方向でも逆方向でも遮光画素と感光画素の読出走査における相対的な位置関係が変わらないようにしている。すなわち、受光画素と遮光画素とが、順方向読出モードおよび逆方向読出モードの何れにおいても、相対的に同一アドレスに配されるように、読出方向において対称に配列されるようにしている。このため、固体撮像装置の黒レベルに関する順方向読出し用の信号処理回路に何ら変更を加えることなく、逆方向読出モードにて取得された信号を、その順方向読出し用の信号処理回路に通すだけで、反転画像を得ることができる。
【００７１】
加えて、第２実施形態の撮像部１０は、単位画素３上に色分離フィルタを形成してカラー画像を得るようにしているが、上述のように、感光画素の総数が奇数で、色分離フィルタの配置を上下対称にし、読出走査における相対的な位置関係が変わらないようにしている。すなわち、受光画素上の色フィルタの色が、順方向読出モードおよび逆方向読出モードの何れにおいても、相対的な同一アドレスには同じ色が配されるように、読出方向において対称に配列されるようにしている。このため、色関係の処理も、やはり順方向読出し用の色処理回路に何ら変更を加えることなく、逆方向読出モードにて取得された信号を、その順方向読出し用の色処理回路に通すだけで、反転カラー画像を得ることができる。
【００７２】
図４は、図３に示した第２実施形態のアドレス制御における順方向アドレス生成回路２１の、アドレス設定論理を説明するフローチャートである。ここで、図４（Ａ）は、全体の動作手順を示すとともに、スイッチ２０６を取り外している意義を説明するものである。また、図４（Ｂ）は、図４（Ａ）での動作に加えては、スイッチ２０８を取り外した場合の意義を説明するものである。
【００７３】
先ず、図４（Ａ）に示すフローチャートに基づいて説明する。実効撮像エリア１０ｄを走査しているときには、順方向読出モードおよび逆方向読出モードの何れにおいても、順方向アドレス生成回路２１は、内蔵のアップカウンタにて順次アドレス値をカウントアップする（Ｓ１００）。その増分Ｎは、第１実施形態のアドレス制御にて説明したように、全画素読出しの場合には増分Ｎを“１”とし、また３行ごとの間引き読出しを行なう場合には増分Ｎを“３”とする。順方向アドレス生成回路２１は、このカウント動作を、垂直方向の走査タイミングを規定する、Ｖスタートパルスを検出するまで繰り返す（Ｓ１０４−ＮＯ，Ｓ１０６，Ｓ１０８）。
【００７４】
このカウント動作中に、カウント値ＡＤ２００が“５５４”すなわち有効画像エリア１０ａの最上位側アドレスＡＤｍａｘ以上である場合には（Ｓ１０６−ＹＥＳ）、垂直ブランキング期間に該当することになるで、カウント値ＡＤ２００に“５５４”を強制的に出力する。一旦カウント値ＡＤ２００に“５５４”を強制的に出力すると、順方向アドレス生成回路２１は、Ｖスタートパルスを検出するまでその状態を維持する（Ｓ１１０，Ｓ１００，Ｓ１０４−ＮＯ，Ｓ１０６−ＹＥＳ）。そして、Ｖスタートパルスを検出すると（Ｓ１０４−ＹＥＳ）、順方向アドレス生成回路２１は、カウント値ＡＤ２００を“０”にリセットして（Ｓ１１２）、上記の動作を繰り返す。
【００７５】
したがって、順方向読出モード時の垂直ブランキング期間には、このカウント値ＡＤ２００＝５５４がそのままスイッチ２０４にて選択され、スイッチ２０８を介してアドレス値ＡＤ２０８として出力され、撮像部１０上の実アドレス５５４を選択するようになる。また、逆方向読出モード時の垂直ブランキング期間には、カウント値ＡＤ２００＝５５４と最上位側アドレスＡＤｍａｘ＝５５４との減算回路２０１による差分ＡＤ２０１＝０がスイッチ２０４にて選択され、スイッチ２０８を介してアドレス値ＡＤ２０８として出力され、撮像部１０上の実アドレス０を選択するようになる。
【００７６】
つまり、この第２実施形態のアドレス制御においては、第１実施形態のアドレス制御と異なり、１画面走査してから先頭行に戻るまでの間（垂直ブランキング期間）に選択するダミー行を、スイッチ（図２の２０６相当）による切替制御にて固定する、という手法を採っていない。その代わりに、順方向アドレス生成回路２１のカウンタ値を利用することで、順方向読出モード時には実アドレス５５４の行を選択し、逆方向読出モード時には実アドレス０の行を選択するようにしている。
【００７７】
同様の手法は、「行をどこも選択しない場合の制御」にも適用可能である。たとえば、図４（Ｂ）に示すフローチャートのように、ステップＳ１００とＳ１０４との間に、「行をどこも選択しない」か否かの判断ステップＳ１０２を設ける。そして、行をどこも選択しない場合には（Ｓ１０２−ＹＥＳ）、順方向アドレス生成回路２１から出力されるアドレス値ＡＤ２００をアドレス値ＡＤ２００αに強制的に設定する（Ｓ１１４）。
【００７８】
アドレス値ＡＤ２００αは、このアドレス値ＡＤ２００αそのものが基本セル１０ｂの実アドレスに対応しない値で、かつこのアドレス値ＡＤ２００αを用いた減算回路２０１による減算結果ＡＤ２０１の値も、基本セル１０ｂの実アドレスに対応しない値となるようなものに設定すればよい。本例の場合、順方向アドレス生成回路２１および減算回路２０１が少なくとも１０ビット（１０２３）まで対応可能であるものとすれば、５５５以上で１０２３までの何れかを使用すればよい。
【００７９】
こうすることで、減算回路２０１による減算結果は“負；マイナス”になり、その値が折り返して１０２３〜５５５の範囲となり、順方向読出モードおよび逆方向読出モードの何れにおいても、基本セル１０ｂの実アドレスに対応しないアドレス値を垂直デコーダ１４ａに供給可能となる。すなわち、順方向アドレス生成回路２１は、減算回路２０１に通しても通さなくても、基本セル１０ｂに対応しないアドレス値を出力するものとすれば、「行をどこも選択しない場合の切替制御」を実行するスイッチ（図２や図３での２０８）を取り外すことが可能となる。
【００８０】
このように、第２実施形態のアドレス制御方式によれば、第１実施形態の構成による効果を得ることができることに加えて、遮光画素や色分離フィルタの配列を、読出方向について、実アドレス上で対称となるように配置したので、信号処理回路を特に逆方向読出モードに対応させる必要なく、そのまま用いることが可能となる。すなわち、ＯＰＢレベル合わせ回路や色信号処理回路が１系統で済み、コンパクトで安価な撮像装置を構築することが可能となる。加えて、図４に示したように、カウンタ値を適切に設定することで、制御スイッチを設けることなく、順方向アドレス生成回路２１のみよって、特定アドレスへの切替機能を実現することができ、ダミー出力画素への選択指定や何も選択しない場合への対応も可能である。
【００８１】
＜アドレス制御；第３例＞
図５は、図１に示した固体撮像装置１の撮像部１０に対するアドレス制御の第３実施形態を説明する図である。ここで図５（Ａ）は撮像部１０の行に振られるアドレスの一例を示す。また、図５（Ｂ）は、第３実施形態のアドレス制御手法を実施するための拡張アドレス信号生成回路２００の一例を示す。
【００８２】
この第３実施形態のアドレス制御は、第２実施形態と同様に、ＯＰＢレベル設定の対応やカラー画像撮像対応を可能とするとともに、実効撮像エリア１０ｄの総ライン数を第２実施形態と同じに維持しつつＯＰＢライン１０ｃを含む有効画像エリア１０ａの総ライン数を少なくすることで、撮像部１０をより小さくすることを可能とする点に特徴を有する。
【００８３】
このような構成とするには、先ず、撮像部１０を、遮光画素が読出方向における先端側および後端側のうちの何れか一方に配された構造のものとする。そして、切替制御回路２０２は、順方向読出モードおよび逆方向読出モードの何れにおいても、遮光画素の読出期間には、順方向アドレス生成回路２１または減算回路２０１の何れか一方により生成されたアドレス値が共通に垂直デコーダ１４ａに供給されるように制御するものとする。以下、第２実施形態の構成との相違点を中心に説明する。
【００８４】
第３実施形態の撮像部１０は、有効画像エリア１０ａ内の上下何れか一方の数ラインにＯＰＢライン１０ｃを割り当て、遮光画素だけは順方向も逆方向も同じ順番で読み出すようにしている点に特徴を有する。先にも述べたように、ＯＰＢレベル合わせの処理は、通常、１画面内の先頭側で行なうので、図５（Ａ）に示した例では、順方向読出モード時にＯＰＢライン１０ｃが先頭側に配されるように、撮像部１０の下側（図ではアドレス０，１の２ライン分）にＯＰＢライン１０ｃを設けている。色分離フィルタの配列は、第２実施形態と同様である。
【００８５】
図５（Ｂ）に示すように、拡張アドレス信号生成回路２００は、第２実施形態の拡張アドレス信号生成回路２００に準じて、減算回路２０１、スイッチ２０４，２０８、およびレジスタ２１０を備える。ここで、第３実施形態の減算回路２０１は、第１および第２実施形態の減算回路２０１と異なり、順方向アドレス生成回路２１にて生成されたアドレスＡＤ２００と、“有効画像エリア１０ａの最上位側アドレスＡＤｍａｘ＋ＯＰＢライン１０ｃの行数（本例では５５６）”（以下減算初期値アドレスＡＤｐｒｅという）との差を取り、その差分（ＡＤｐｒｅ−ＡＤ２００）をアドレスＡＤ２０１として出力する。
【００８６】
レジスタ２１０内には、走査が順方向か逆方向かを指定する順／逆レジスタの設定値（Ｆ（１）／Ｒ（０））と遮光画素選択期間を示すＯＰＢ期間信号（ＯＰＢ（１））との論理和を取ることＯＲゲート２１２が設けられている。ＯＲゲート２１２は、特定期間信号の一例である強制順方向走査信号を作成する回路としての機能を備える。
【００８７】
ここで、ＯＰＢ期間信号とは、順方向アドレス生成回路２１の出力がＯＰＢライン１０ｃ（すなわち遮光画素の行）に対応するとき（本例ではアドレス０，１のとき）のみ“１；アクティブ”になる信号である。順／逆レジスタは順方向読出モードのとき“１；アクティブ”で、逆方向読み出しのとき“０；インアクティブ”である。
【００８８】
これにより、逆方向読出モード時にも、ＯＰＢ期間信号が“１；アクティブ”である期間は、強制的に減算回路２０１を経由しない側に信号経路を切り替えることができる。すなわち、逆方向読出モード時のＯＰＢ期間には、有効画像エリア１０ａの下部に割り当てられているＯＰＢライン１０ｃの遮光画素を読み出すように、スイッチ２４８から特定期間信号の一例である強制順方向走査信号を出力することが可能となる。
【００８９】
このように、第３実施形態のアドレス制御方式によれば、第２実施形態の構成による効果を得ることができることに加えて、遮光画素だけは順方向も逆方向も同じ順番で読み出すことの可能な構成としたので、遮光画素を増やさずに済むようになり、この結果、撮像部１０を小さくすることが可能となる。
【００９０】
なお、上記第３実施形態の説明では、順方向読出モード時にＯＰＢライン１０ｃが先頭側に配されるように、アドレス０，１の２ライン分にＯＰＢライン１０ｃを設け、逆方向読出モード時のＯＰＢ期間（強制順方向走査信号が１の期間）には、強制的に減算回路２０１を通さない信号経路を選択するようにして、有効画像エリア１０ａの下部に割り当てられているＯＰＢライン１０ｃの遮光画素を読み出すようにしていたが、この関係が逆となるようにしてもよい。
【００９１】
すなわち、逆方向読出モード時にＯＰＢライン１０ｃが先頭側に配されるように、アドレス５５４，５５３の２ライン分にＯＰＢライン１０ｃを設け、順方向読出モード時のＯＰＢ期間（強制逆方向走査信号が１の期間）には、強制的に減算回路２０１を通さない信号経路を選択するようにして、有効画像エリア１０ａの上部に割り当てられているＯＰＢライン１０ｃの遮光画素を読み出すようにする。
【００９２】
以上、本発明を、実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【００９３】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必要であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【００９４】
たとえば、上記各実施形態で、減算回路２０１の被減算側の値を固定値ではなくＡＤｍａｘやＡＤｐｒｅのように一般的な符号で示したように、それらの値を可変にすることができる。こうすることで、撮像部１０の画素数（列数や行数）やダミー画素の形態など、様々な種類の撮像デバイスに柔軟に対応可能となり、数々のシステムへの応用・発展が容易となる。
【００９５】
また、上記実施形態では、複数の単位画素が２次元状に並んで配列されてなるＸ−Ｙアドレス型の撮像デバイスにおける読出アドレス制御への事例で説明したが、本発明の技術思想は、Ｘ−Ｙアドレス型の撮像デバイスへの適用に限定されるものではない。たとえば、複数の単位画素（単位素子）が１次元状に並んで配列されてなるラインセンサ（１ラインの撮像デバイス）にも同様に適用可能である。勿論、行数が数行しかないライン状（長尺状）の撮像デバイスにも同様に適用可能である。
【００９６】
また、上記実施形態では、行および列状に配列された画素からの信号出力が電圧信号であって、ＣＤＳ処理機能部が各列ごとに設けられたカラム型の固体撮像装置を一例として説明したが、固体撮像装置は、カラム型のものに限らない。たとえば、画素からの信号出力が電流信号である固体撮像装置であってもよい。要するに、Ｘ−Ｙアドレス型のように、受光素子で得られた信号をアドレス指定によって読み出すことが可能なものであれば、上記実施形態で説明した技術を適用可能で、同様の効果を享受することができる。
【００９７】
また、撮像デバイスに限らず、一般的な半導体メモリにおける読出アドレス制御にも適用可能である。すなわち、上記実施形態にて具体的に示した本発明の技術思想は、複数の単位素子が１次元状または２次元状に並んで配列されてなる基本セルおよび複数の単位素子のうちの読出対象のものを選択するデコーダを具備してなる、あらゆる種類の半導体装置における、読出対象の位置を示すアドレス値を設定する読出アドレス制御に適用可能であり、それらにおいても、上記実施形態で示したと同様の効果を享受することができる。たとえば、ＣＣＤ撮像デバイスにて読み取った撮像信号を一旦ページメモリ（フレームメモリやフィールドメモリ）に保存し、その後、読み出す際の制御に適用可能である。
【００９８】
【発明の効果】
以上のように、本発明によれば、逆方向読出モード時にも、順方向アドレス生成部により生成されているアドレス値を使用してアドレス値を逆方向に漸次変化させることで、逆方向読出モード用のアドレス値を設定するようにした。これにより、アドレスカウンタとして順方向読出モード用の１個だけを用意すれば、逆方向読出モード時における様々な特殊な読出し（たとえば加算読出しや間引き読出しなど）など様々な読出し形態に対して、１個のアドレスカウンタ回路で対応可能となる。
【００９９】
また、遮光画素や色分離フィルタの配列を対称にすれば、信号処理回路を特に逆方向読出モードに対応させる必要なく、順方向読出モード用の信号処理回路をそのまま用いることができる。また、特定アドレスへの切替機能を付加することも可能であり、ダミー出力画素や、何も選択しない場合にも対応することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る固体撮像装置の概略構成図である。
【図２】図１に示した固体撮像装置１の撮像部１０に対するアドレス制御の第１実施形態を説明する図である。
【図３】図１に示した固体撮像装置１の撮像部１０に対するアドレス制御の第２実施形態を説明する図である。
【図４】第２実施形態のアドレス制御におけるアドレス設定論理を説明するフローチャートである。
【図５】図１に示した固体撮像装置１の撮像部１０に対するアドレス制御の第３実施形態を説明する図である。
【符号の説明】
１…固体撮像装置、３…単位画素、７…駆動制御部、１０…撮像部、１０ａ…有効画像エリア、１０ｂ…基本セル、１０ｃ…ＯＰＢライン、１０ｄ…実効撮像エリア、１１…水平制御線、１２…水平走査回路、１２ａ…水平デコーダ、１２ｂ…水平駆動回路、１３…水平読出線、１３…画素信号線、１４…垂直走査回路、１４ａ…垂直デコーダ、１４ｂ…垂直駆動回路、１５…垂直制御線、１８…水平信号線、１９…垂直信号線、２０…タイミングジェネレータ、２１…順方向アドレス生成回路、２６…ＣＤＳ処理部、２８…出力バッファ、１００…外部回路、１１０…Ａ／Ｄ変換部、１３０…デジタル信号処理部、１３６…Ｄ／Ａ変換部、２００…拡張アドレス信号生成回路、２０１…減算回路、２０２…切替制御回路、２０４，２０６，２０８…スイッチ、２１０…レジスタ、２１２…ＯＲゲート（特定期間信号を作成する回路）
【図１】
2004274306.tif 000003
【図２】
2004274306.tif 000004
【図３】
2004274306.tif 000005
【図４】
2004274306.tif 000006
【図５】
2004274306.tif 000007