(57)【要約】【課題】通常のＡ級Ａｍｐとほぼ同じ特性を持ちながら、定常時の消費電流を低く抑えた電流ドライバを提供する。【解決手段】電流が入力される入力端子と、この電流が増幅され出力される出力端子と、第１導電型のトランジスタによって構成された第１のカレントミラー回路と第２導電型のトランジスタによって構成された第２のカレントミラー回路とを有する入力回路部と、出力端子の電位を入力端子へ帰還させて出力端子と入力端子とを実質的な同電位に保持するアンプ回路部と、出力端子からソース電流を流出させる為の第３のカレントミラー回路と出力端子からシンク電流を流入させる為の第４のカレントミラー回路とを有する出力回路部とを具備する。【選択図】      図２
2004274261.tif 000002
【特許請求の範囲】
【請求項１】
電流が入力される入力端子と、
前記電流が増幅され出力される出力端子と、
第１導電型のトランジスタによって構成された第１のカレントミラー回路と、第２導電型のトランジスタによって構成された第２のカレントミラー回路とを有する入力回路部と、
前記出力端子の電位を前記入力端子へ帰還させて、前記出力端子と前記入力端子とを実質的な同電位に保持するアンプ回路部と、
前記出力端子から増幅された前記電流を流出させる為の第３のカレントミラー回路と、前記出力端子から増幅された前記電流を流入させる為の第４のカレントミラー回路とを有する出力回路部と
を具備することを特徴とする電流ドライバ。
【請求項２】
前記第１のカレントミラー回路の出力部及び前記第２のカレントミラー回路の入力部が前記入力端子に接続されていることを特徴とする請求項１記載の電流ドライバ。
【請求項３】
前記アンプ回路は、前記入力端子に接続された制御電極を有する第１のトランジスタと、前記出力端子に接続された制御電極を有する第２のトランジスタと、前記第１及び第２のトランジスタの一方の被制御電極がそれぞれ接続された定電流源とを有することを特徴とする請求項１又は２記載の電流ドライバ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電流ドライバに関わり、特に正弦波電流を増幅する電流ドライバに関する。
【０００２】
【従来の技術】
従来、正弦波電流を増幅する場合、Ａ級増幅器（Ａ級Ａｍｐ）等の電流ドライバが通常用いられていた。図５に示すように、従来の電流ドライバは、出力端子５２からソース電流を流出させる為のカレントミラー回路６１と、出力端子５２からシンク電流を流入させる為のカレントミラー回路６２と、カレントミラー回路６１の入力側のトランジスタ６７に接続された定電流源６０と、カレントミラー回路６２の入力側のトランジスタ７０に接続された定電流源７３とを有する。カレントミラー回路６１、６２において出力側のトランジスタ（６８、７１）のトランジスタサイズは、入力側のトランジスタ（６７、７０）の２０倍である。
【０００３】
交流電流源８１から入力端子５１に２．５ｍＡの電流が流入する場合、トランジスタ７０には、定電流源７３を流れる電流（２．５ｍＡ）と入力端子からの電流（２．５ｍＡ）とを合わせた電流（５ｍＡ）が流れる。よって、トランジスタ７１には、５ｍＡ×２０＝１００ｍＡの電流が流れる。また、トランジスタ６７には定電流源６０の電流（２．５ｍＡ）が流れ、トランジスタ６８には、２．５ｍＡ×２０＝５０ｍＡの電流が流れる。従って、出力端子５２から、１００−５０＝５０ｍＡの電流が流入することになる。一方、入力端子５１から２．５ｍＡの電流が流出する場合、定電流源７３の電流（２．５ｍＡ）が総て入力端子５１から流出し、トランジスタ７０に流れる電流が０ｍＡになる。よってトランジスタ７１に流れる電流も０ｍＡとなる。また、トランジスタ６７、６８には、２．５ｍＡ及び５０ｍＡの電流がそれぞれ流れている。従って、トランジスタ６８を流れる電流（５０ｍＡ）が総て出力端子５２から流出することになる。このように、交流電流源８１から２．５ｍＡ〜−２．５ｍＡの正弦波電流が入力端子５１へ入力されると、出力端子５２に接続された電源８３及び負荷８２に５０ｍＡ〜−５０ｍＡの正弦波電流が出力される。
【０００４】
【発明が解決しようとする課題】
図５に示した従来の電流ドライバは、正弦波の波形に歪が少ないメリットを有するが、消費電流を多く必要とするデメリットがある。即ち、入力端子５１及び出力端子５２から電流の流入／流出が無い状態における電源８４に流れる電流（定常時の消費電流）が多いという問題があった。具体的には、定電流源７３及びトランジスタ７０を流れる２．５ｍＡの電流と、定電流源６０及びトランジスタ６７を流れる２．５ｍＡの電流と、トランジスタ６８、７１を流れる５０ｍＡの電流とを合わせた５５ｍＡの電流が、定常時の消費電流として、電源８４から供給されている。
【０００５】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、通常のＡ級Ａｍｐとほぼ同じ特性を持ちながら、定常時の消費電流を低く抑えた電流ドライバを提供することである。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の特徴は、電流が入力される入力端子と、電流が増幅され出力される出力端子と、第１導電型のトランジスタによって構成された第１のカレントミラー回路と第２導電型のトランジスタによって構成された第２のカレントミラー回路とを有する入力回路部と、出力端子の電位を入力端子へ帰還させて出力端子と入力端子とを実質的な同電位に保持するアンプ回路部と、出力端子から増幅された電流（ソース電流）を流出させる為の第３のカレントミラー回路と出力端子から増幅された電流（シンク電流）を流入させる為の第４のカレントミラー回路とを有する出力回路部とを具備する電流ドライバであることである。
【０００７】
本発明の特徴によれば、入力端子及び出力端子から電流の流入／流出が無い状態における入力回路部及びアンプ回路部を流れる電流を低く抑えることができ、これに伴い、第３及び第４のカレントミラー回路の出力部を流れる電流を低く抑えられる。よって、電流ドライバ全体の定常時の消費電流を低減することができる。
【０００８】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。
【０００９】
図１に示すように、本発明の実施の形態に係る電流ドライバは、電流が入力される入力端子１と、入力端子１から入力された電流が増幅され出力される出力端子２と、第１導電型のトランジスタによって構成された第１のカレントミラー回路６と第２導電型のトランジスタによって構成された第２のカレントミラー回路７とを有する入力回路部３と、出力端子２の電位を入力端子１へ帰還させて出力端子２と入力端子１とを同電位に保持するアンプ回路部４と、出力端子２からソース電流を流出させる為の第３のカレントミラー回路１１と出力端子２からシンク電流を流入させる為の第４のカレントミラー回路１２とを有する出力回路部５とを具備する。
【００１０】
ここで、第１導電型と第２導電型とは互いに反対導電型である。すなわち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下、第１導電型がｎ型であり、第２導電型がｐ型である場合を例にとり説明を続ける。また、トランジスタとして、ＭＯＳトランジスタを例にとり説明する。
【００１１】
次に、図２を参照して、図１の電流ドライバの具体的な回路構成を説明する。第３のカレントミラー回路１１の入力部はｐ型のＭＯＳトランジスタ１７によって構成され、第３のカレントミラー回路１１の出力部はｐ型のＭＯＳトランジスタ１８によって構成されている。ＭＯＳトランジスタ１７、１８の制御電極（以下、「ゲート電極」という）は互いに接続され、ＭＯＳトランジスタ１７の一方の被制御電極（ドレイン電極）に接続されている。ＭＯＳトランジスタ１７、１８の他方の被制御電極（ソース電極）には、電源３４によって正電圧が印加されている。
【００１２】
第１のカレントミラー回路６の入力部はｎ型のＭＯＳトランジスタ１３によって構成され、第１のカレントミラー回路６の出力部はｎ型のＭＯＳトランジスタ１４によって構成されている。ＭＯＳトランジスタ１３、１４のゲート電極は互いに接続され、ＭＯＳトランジスタ１３のドレイン電極に接続されている。ＭＯＳトランジスタ１４のドレイン電極はＭＯＳトランジスタ１７のドレイン電極に接続され、ＭＯＳトランジスタ１３のドレイン電極は第２の定電流源２３を介して電源３４に接続されている。
【００１３】
第２のカレントミラー回路７の入力部はｐ型のＭＯＳトランジスタ１６によって構成され、第２のカレントミラー回路７の出力部はｐ型のＭＯＳトランジスタ１５によって構成されている。ＭＯＳトランジスタ１５、１６のゲート電極は互いに接続され、ＭＯＳトランジスタ１６のドレイン電極に接続されている。ＭＯＳトランジスタ１６のソース電極はＭＯＳトランジスタ１４のソース電極に接続され、ＭＯＳトランジスタ１５のソース電極はＭＯＳトランジスタ１３のソース電極に接続されている。第１のカレントミラー回路６の出力部及び第２のカレントミラー回路７の入力部は入力端子１に接続されている。即ち、ＭＯＳトランジスタ１４及びＭＯＳトランジスタ１６のソース電極は入力端子１に接続されている。ＭＯＳトランジスタ１５のドレイン電極は接地電位に接続されている。
【００１４】
アンプ回路４は、入力端子１に接続されたゲート電極を有する第１のトランジスタ８（以後、「ＭＯＳトランジスタ８」という）と、出力端子２に接続されたゲート電極を有する第２のトランジスタ９（以後、「ＭＯＳトランジスタ９」という）と、ＭＯＳトランジスタ８、９の一方の被制御電極（ソース電極）がそれぞれ接続された第１の定電流源１０とを有する。ＭＯＳトランジスタ８、９の導電型はｐ型である。ＭＯＳトランジスタ８の他方の被制御電極（ドレイン電極）は、ｎ型のＭＯＳトランジスタ２２を介して接地電位に接続されている。ＭＯＳトランジスタ２２のゲート電極はドレイン電極に接続されている。
【００１５】
第４のカレントミラー回路１２の入力部はｎ型のＭＯＳトランジスタ２０によって構成され、第４のカレントミラー回路１２の出力部は２つのｎ型のＭＯＳトランジスタ１９、２１によって構成されている。ＭＯＳトランジスタ１９〜２１のゲート電極は互いに接続され、ＭＯＳトランジスタ２０の一方の被制御電極（ドレイン電極）に接続されている。また、ＭＯＳトランジスタ２０のドレイン電極はＭＯＳトランジスタ９のドレイン電極に接続され、ＭＯＳトランジスタ１９のドレイン電極はＭＯＳトランジスタ１６のドレイン電極に接続され、ＭＯＳトランジスタ２１のドレイン電極は出力端子２に接続されている。ＭＯＳトランジスタ１９〜２１の他方の被制御電極（ソース電極）は接地電位に接続されている。
【００１６】
なお、入力端子１には正弦波電流を生成する交流電流源３１が接続され、出力端子２には電源３３によって正電圧が印加された負荷３２が接続されている。
【００１７】
次に、図３及び図４を参照して、図２に示した回路の動作を説明する。各回路素子のパラメータを次のように設定する。ＭＯＳトランジスタ１７及び１８のトランジスタサイズの比は１：２０であり、ＭＯＳトランジスタ１９〜２１のトランジスタサイズの比は１：１：２０である。その他、ＭＯＳトランジスタ８及び９、ＭＯＳトランジスタ１３及び１４、ＭＯＳトランジスタ１５及び１６のトランジスタサイズの比は、それぞれ１：１である。第１の定電流源１０は２００μＡの電流を生成し、第２の定電流源２３は１００μＡの電流を生成する。交流電流源３１が生成する２．５ｍＡ〜−２．５ｍＡの正弦波電流が入力端子１から入力され、５０ｍＡ〜−５０ｍＡの正弦波電流が出力端子から出力される場合について、回路の動作を説明する。
【００１８】
まず、入力端子１及び出力端子２から電流の流入／流出が無い状態における電源３４に流れる電流（定常時の消費電流）について説明する。ＭＯＳトランジスタ１３には第２の定電流源２３が生成する電流（１００μＡ）が流れ、ＭＯＳトランジスタ１４にも１００μＡの電流が流れる。入力端子１から電流の流入／流出が無い為、ＭＯＳトランジスタ１４を流れる電流（１００μＡ）は、総てＭＯＳトランジスタ１６へ流れる。よって、ＭＯＳトランジスタ１５にも１００μＡの電流が流れる。ＭＯＳトランジスタ１４を流れる電流（１００μＡ）はＭＯＳトランジスタ１７にも流れる為、ＭＯＳトランジスタ１８には１００μＡ×２０＝２ｍＡの電流が流れる。
【００１９】
一方、入力端子１及び出力端子２が等しい電位に保たれていると仮定した場合、第１の定電流源１０が生成する電流（２００μＡ）は、ＭＯＳトランジスタ８、９へ均等に１００μＡづつ分配される。ＭＯＳトランジスタ９を流れる電流（１００μＡ）はそのままＭＯＳトランジスタ２０を流れるため、ＭＯＳトランジスタ１９にも１００μＡの電流が流れ、ＭＯＳトランジスタ２１には１００μＡ×２０＝２ｍＡの電流が流れる。従って、ＭＯＳトランジスタ１８に流れる２ｍＡの電流は、総てＭＯＳトランジスタ２１に流れることになり、出力端子２から電流は流入／流出されない。
【００２０】
また、入力端子１及び出力端子２から電流の流入／流出が無い状態において、図２の入力回路部３には、図３に示したＭＯＳトランジスタ１３、１５を流れる１００μＡと、ＭＯＳトランジスタ１４、１６を流れる１００μＡとを合わせた２００μＡの電流が電源３４から供給される。また、図２のアンプ回路部４には、図３に示した第１の定電流源１０が生成する２００μＡの電流が電源３４から供給される。これに伴い、図２の第３及び第４のカレントミラー回路１１、１２の出力部を構成するＭＯＳトランジスタ１８、２１を流れる２ｍＡの電流が電源３４から供給される。よって、電源３４を流れる定常時の消費電流は、２００μＡ＋２００μＡ＋２ｍＡ＝２．４ｍＡとなる。
【００２１】
次に、上述した電流の流入／流出が無い状態から入力端子１へ電流が流入し始める時の各回路素子に流れる電流の増減及び電圧の高低について、図４を参照して説明する。入力端子１から流入する電流はＭＯＳトランジスタ１６を流れるため、ＭＯＳトランジスタ１６に流れる電流は増加し、ＭＯＳトランジスタ１４に流れる電流は減少する。この時、ＭＯＳトランジスタ１３、１５を流れる電流（１００μＡ）は変化しない。ＭＯＳトランジスタ１６の電流が増加することで、入力端子１に接続されたＭＯＳトランジスタ８のゲート電極の電圧が高くなる。すると、第１の定電流源１０が生成する電流のうち、ＭＯＳトランジスタ８へ分配される電流は減少し、ＭＯＳトランジスタ９へ分配される電流は増加する。ＭＯＳトランジスタ９を流れる電流が増加することで、ＭＯＳトランジスタ２０を流れる電流も増加し、よって、ＭＯＳトランジスタ１９、２１を流れる電流も増加する。一方、ＭＯＳトランジスタ１４を流れる電流が減少することで、ＭＯＳトランジスタ１７、１８を流れる電流も減少する。従って、ＭＯＳトランジスタ２１の電流増加分からＭＯＳトランジスタ１８の電流減少分を差し引いた電流が出力端子２から流入することになる。このようにして、入力端子１から流入する電流が増加して２．５ｍＡの電流が流入する時、出力端子２からは２．５ｍＡ×２０＝５０ｍＡの電流を流入させることができる。
【００２２】
また、入力端子１から流入する電流がＭＯＳトランジスタ１６へ流れる為、ＭＯＳトランジスタ８のゲート電極の電圧が高くなる。しかし、ＭＯＳトランジスタ９を流れる電流が増加することで、ＭＯＳトランジスタ１９を流れる電流が増加する為、ＭＯＳトランジスタ８のゲート電極の電圧は低く抑えられる。従って、入力端子１と出力端子２の電圧をほぼ等しく保持することができる。
【００２３】
なお、電流の流入／流出が無い状態から入力端子１から電流が流出し始める時の各回路素子に流れる電流の増減などは、図４に示した流入する場合の電流の増減などを逆にすることで、同様に説明することができる。
【００２４】
以上説明したように、本発明の実施の形態に係る電流ドライバによれば、入力端子１及び出力端子２から電流の流入／流出が無い状態における入力回路部３及びアンプ回路部４を流れる電流を低く抑えることができ、これに伴い、第３及び第４のカレントミラー回路１１、１２の出力部を構成するＭＯＳトランジスタ１８、２１を流れる電流を低く抑えることが出来る。よって、通常のＡ級Ａｍｐとほぼ同じ特性を持ちながら、電流ドライバ全体の定常時の消費電流を低減することができる。即ち、本発明の実施の形態によれば、低消費電流（電力）で出力を駆動する電流ドライバを提供することが出来る。
【００２５】
上記のように本発明は１つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００２６】
本発明の実施の形態では、トランジスタとして、ＭＯＳトランジスタを用いた場合について説明したが、本発明はこれに限定されることなく、接合型電界効果トランジスタ（ＪＦＥＴ）等の他の電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）であっても構わない。更に、バイポーラトランジスタ（ＢＪＴ）や絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であっても構わない。ＦＥＴやＳＩＴにおいて「被制御電極」はソース電極及びドレイン電極を示し、ＢＪＴやＩＧＢＴにおいて「被制御電極」はエミッタ電極及びコレクタ電極を示す。「制御電極」とは被制御電極の間を流れる電流を制御する電極を意味する。例えば、ＩＧＢＴ、ＦＥＴ，ＳＩＴではゲート電極を意味し、ＢＪＴではベース電極を意味する。
【００２７】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、通常のＡ級Ａｍｐとほぼ同じ特性を持ちながら、定常時の消費電流を低く抑えた電流ドライバを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電流ドライバの構成を示すブロック図である。
【図２】図１に示した電流ドライバの具体的な回路構成の一例を示す回路図である。
【図３】図２に示した回路の動作を説明する為の図であって、定常時の消費電流を示す回路図である。
【図４】図２に示した回路の動作を説明する為の図であって、各回路素子の電流及び電圧の変化を示す回路図である。
【図５】従来のＡ級Ａｍｐの構成を示す回路図である。
【符号の説明】
１、５１    入力端子
２、５２    出力端子
３    入力回路部
４    アンプ回路部
５    出力回路部
６    第１のカレントミラー回路
７    第２のカレントミラー回路
８    第１のトランジスタ
９    第２のトランジスタ
１０    第１の定電流源
１１    第３のカレントミラー回路
１２    第４のカレントミラー回路
１３〜２２、６７、６８、７０、７１    ＭＯＳトランジスタ
２３    第２の定電流源
３１、８１    交流電流源
３２、８２    負荷
３３、３４、８３、８４    電源
６０、７３    定電流源
６１、６２    カレントミラー回路
【図１】
2004274261.tif 000003
【図２】
2004274261.tif 000004
【図３】
2004274261.tif 000005
【図４】
2004274261.tif 000006
【図５】
2004274261.tif 000007