(57)【要約】【課題】コンバータに加わる一次側の電源電圧の変動に対応して、コンバータの駆動動作が適正に制御されるようになされたＤＣ−ＤＣコンバータを提供すること。【解決手段】トランジスタＱ２  は繰り返してオン動作がなされ、コンデンサＣ２  に充電されるＡ点電圧波形をコンパレータ１８により検証することで、一次側の電源電圧であるバッテリーＥ１  の電圧が把握され、当該電圧に対応した継続期間を有するスッチング信号がコンパレータ１８より出力される。一方、コンバータの出力電圧が、誤差増幅器１２によりエラー信号として取り出され、このエラー信号のレベルに応じて、スイッチ１６が開閉動作される。これにより、ＰＳＭ動作が実行されコンバータ出力電圧が安定化される。【選択図】      図１
2004274895.tif 000002
【特許請求の範囲】
【請求項１】
コンバータの出力電圧値を取得して、当該出力電圧値に基づいてスイッチング素子のスイッチング動作を制御し、前記出力電圧値を所定の範囲に制御するＤＣ−ＤＣコンバータであって、
前記コンバータに加わる一次側電源の電圧値を取得する一次側電源電圧取得手段と、前記一次側電源電圧取得手段により得られる電圧情報に基づいて、前記スイッチング素子の駆動動作期間を制御する駆動動作期間制御手段とを具備したことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記一次側電源電圧取得手段には、一次側電源に対して直列接続された抵抗素子とコンデンサを含み、前記抵抗素子を介してコンデンサに充電される充電電圧に基づいて、一次側電源の電圧情報を得るように構成したことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記一次側電源電圧取得手段には、一次側電源に対して直列接続された定電圧素子と抵抗素子とコンデンサを含み、前記定電圧素子と抵抗素子を介してコンデンサに充電される充電電圧に基づいて、一次側電源の電圧情報を得るように構成したことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記一次側電源電圧取得手段には、前記コンデンサの両端を周期的に短絡するシャントスイッチが具備され、前記シャントスイッチの開放後からコンデンサに充電される充電電圧が所定の値に達するまでの時間に応じて、一次側電源の電圧情報を得るように構成したことを特徴とする請求項２または請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記一次側電源電圧取得手段には、一次側電源に対して直列接続された少なくとも２つ以上の抵抗素子を含み、前記抵抗素子による分圧出力に基づいて、一次側電源の電圧情報を得るように構成したことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記一次側電源電圧取得手段は、前記抵抗素子による分圧出力と、動作クロック信号に同期して生成される基準波形の電位とを比較することで、一次側電源の電圧情報を得るように構成したことを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ。
【請求項７】
コンバータの出力電圧値を取得して、当該出力電圧値に基づいてスイッチング素子のスイッチング動作を制御し、前記出力電圧値を所定の範囲に制御するＰＦＭ方式またはＰＳＭ方式を採用したＤＣ−ＤＣコンバータの駆動制御方法であって、
前記コンバータに加わる一次側電源の電圧値が高レベルの場合には、前記ＰＦＭ方式またはＰＳＭ方式により生成される前記スイッチング素子に与える駆動信号の動作期間を短く、前記コンバータに加わる一次側電源の電圧値が低いレベルの場合には、前記ＰＦＭ方式またはＰＳＭ方式により生成される前記スイッチング素子に与える駆動信号の動作期間を長くするように制御することを特徴とするＤＣ−ＤＣコンバータの駆動制御方法。
【請求項８】
コンバータの出力電圧値を取得して、当該出力電圧値に基づいてスイッチング素子のスイッチング動作を制御し、前記出力電圧値を所定の範囲に制御するＰＷＭ方式を採用したＤＣ−ＤＣコンバータの駆動制御方法であって、
前記ＰＷＭ方式により生成される前記スイッチング素子の駆動信号と、前記コンバータに加わる一次側電源の電圧値に応じて継続期間が制御されるデューティ制限信号との論理積により、前記スイッチング素子に与える駆動信号の動作期間を制御することを特徴とするＤＣ−ＤＣコンバータの駆動制御方法。
【請求項９】
前記デューティ制限信号の継続期間が、前記一次側電源の電圧値が高レベルの場合には短く、前記一次側電源の電圧値が低レベルの場合には長くなるように制御されることを特徴とする請求項８に記載のＤＣ−ＤＣコンバータの駆動制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、コンバータの出力電圧に基づいてスイッチング素子のスイッチング動作を制御し、出力電圧を所定の範囲に維持させるＤＣ−ＤＣコンバータに関し、特にコンバータに加わる一次側の電源電圧の変動にも対応して、コンバータの駆動動作が適正に制御されるようになされたＤＣ−ＤＣコンバータおよびその駆動制御方法に関する。
【０００２】
【従来の技術】
現状における携帯型の機器、例えば携帯用電話機などにおいては、そのほとんどが表示パネルとして液晶表示装置が用いられている。この液晶表示装置においては、バックライトやフロントライトを点灯させるための消費電力が非常に大きく、これに比較して液晶表示モジュール部分で消費される電力は僅かである。このために、前記した液晶表示装置においては、レギュレートされた電源からチャージポンプ方式により昇圧するなどした電源を、液晶表示モジュール部分に利用するようにしている。
【０００３】
ところで、近年においては有機材料を発光層に利用した有機ＥＬ（エレクトロルミネセンス）素子の開発が進み、これをマトリクス状に配列した発光表示パネルが一部においてすでに実用化されている。この有機ＥＬ素子は自発光型であり、素子自体の消費電力が大きいため、前記したようなチャージポンプ方式の電源回路を利用することは難しい。また、効率面から考えると一次側電源であるバッテリーから直接昇圧する方式を採用した方が有利である。そこで、前記したＥＬ素子を用いた表示パネルの駆動電源としては、チョッパー型のＤＣ−ＤＣコンバータを好適に利用することができる。
【０００４】
チョッパー型のＤＣ−ＤＣコンバータは、周知のように一次側の直流電力を、スイッチング素子の動作により間欠的にコイルに供給することで、当該コイルに電磁エネルギーを蓄積させると共に、前記コイルから放出されるエネルギーを利用して、例えば昇圧された二次側出力（コンバータ出力）を得るようになされる。このＤＣ−ＤＣコンバータによる出力電圧は、あらかじめ定められた所定の電圧値に安定していることが望ましく、その出力電圧を安定した状態に保つための制御方式として、代表的には２つの方式が知られている。その１つはＰＷＭ（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ＝パルス幅変調）方式であり、他の１つはＰＦＭ（ｐｕｌｓｅ  ｆｒｅｑｕｅｎｃｙ  ｍｏｄｕｌａｔｉｏｎ＝周波数変調）方式である。
【０００５】
前者のＰＷＭ方式は、コンバータ出力電圧を制御するスイッチング素子のオンタイミングを常に一定にし、スイッチング素子のオン時間（デューティ）をコンバータ出力電圧に応じて制御するようになされる。また、後者のＰＦＭ方式は、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号の周波数を、コンバータ出力電圧に応じて制御するようになされる。
【０００６】
この場合、後者のＰＦＭ方式にはスイッチング素子に与える駆動信号の発生タイミングが、コンバータ出力電圧に応じて連続的に制御される純粋なＰＦＭ方式と、スイッチング素子に与える駆動信号の発生タイミング（基本周波数）は一定で、コンバータ出力電圧に応じてスイッチング素子に駆動信号を与えるか、与えずにスキップさせるように動作する疑似ＰＦＭ方式とが知られている。なお疑似ＰＦＭ方式は、その動作機能上からＰＳＭ（ｐｕｌｓｅ  ｓｋｉｐ  ｍｏｄｕｌａｔｉｏｎ  ）方式と呼ばれることもある。
【０００７】
前記したＰＷＭ方式およびＰＦＭ方式を採用したチョッパー型のＤＣ−ＤＣコンバータについては、例えば次に示す特許文献１に開示されている。
【０００８】
【特許文献１】
特開平１１−８９２２２号公報（段落００１２〜００１５、図１）
【０００９】
【発明が解決しようとする課題】
ところで、前記したようにＤＣ−ＤＣコンバータにおける一次側電源として、バッテリーを利用するような例えば携帯型の機器等においては、一次側の電源電圧は、バッテリーの充電中、フル充電時、放電時においてそれぞれ変化する。特にチョッパー型のＤＣ−ＤＣコンバータにおいては、一次側の電源電圧が変化した場合、チョッパー動作を司るスイッチング素子のスイッチング時間が同一であっても、昇圧用のコイルや前記スイッチング素子に流れるピーク電流が大きくなるという状態が発生する。このために、コンバータに相当に余裕をもたせた回路設計が必要になり、これがこの種の装置のローコスト化の阻害要因にもなっている。
【００１０】
一方、前記したコンバータにおけるＰＷＭあるいはＰＦＭ制御等を行う回路部分はＩＣ化が進み、このＩＣに対する低消費電力、ローコストの要求も厳しく、このためにＩＣのプロセスが微細化して、その耐圧も低くなされる傾向にある。したがって、バッテリーの電圧よりもＩＣの耐圧が低い場合も発生し、昨今においてはこの様な対応についても考慮する必要が生じている。
【００１１】
この発明は、前記した現状の問題点に着目してなされたものであり、例えばチョッパー型のＤＣ−ＤＣコンバータに加わる一次側電源電圧の変動に対応して、コンバータの駆動動作を適正に制御することができるＤＣ−ＤＣコンバータを提供することを目的とするものである。また、この発明はコンバータのスイッチング動作を制御するＩＣ部分の耐圧にも効果的に対処することができるＤＣ−ＤＣコンバータを提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
前記した目的を達成するためになされたこの発明にかかるＤＣ−ＤＣコンバータは、請求項１に記載のとおり、コンバータの出力電圧値を取得して、当該出力電圧値に基づいてスイッチング素子のスイッチング動作を制御し、前記出力電圧値を所定の範囲に制御するＤＣ−ＤＣコンバータであって、前記コンバータに加わる一次側電源の電圧値を取得する一次側電源電圧取得手段と、前記一次側電源電圧取得手段により得られる電圧情報に基づいて、前記スイッチング素子の駆動動作期間を制御する駆動動作期間制御手段とを具備した点に特徴を有する。
【００１３】
また、この発明にかかる第１態様のＤＣ−ＤＣコンバータの駆動制御方法は、請求項７に記載のとおり、コンバータの出力電圧値を取得して、当該出力電圧値に基づいてスイッチング素子のスイッチング動作を制御し、前記出力電圧値を所定の範囲に制御するＰＦＭ方式またはＰＳＭ方式を採用したＤＣ−ＤＣコンバータの駆動制御方法であって、前記コンバータに加わる一次側電源の電圧値が高レベルの場合には、前記ＰＦＭ方式またはＰＳＭ方式により生成される前記スイッチング素子に与える駆動信号の動作期間を短く、前記コンバータに加わる一次側電源の電圧値が低いレベルの場合には、前記ＰＦＭ方式またはＰＳＭ方式により生成される前記スイッチング素子に与える駆動信号の動作期間を長くするように制御する点に特徴を有する。
【００１４】
さらに、この発明にかかる第２態様のＤＣ−ＤＣコンバータの駆動制御方法は、請求項８に記載のとおり、コンバータの出力電圧値を取得して、当該出力電圧値に基づいてスイッチング素子のスイッチング動作を制御し、前記出力電圧値を所定の範囲に制御するＰＷＭ方式を採用したＤＣ−ＤＣコンバータの駆動制御方法であって、前記ＰＷＭ方式により生成される前記スイッチング素子の駆動信号と、前記コンバータに加わる一次側電源の電圧値に応じて継続期間が制御されるデューティ制限信号との論理積により、前記スイッチング素子に与える駆動信号の動作期間を制御する点に特徴を有する。
【００１５】
【発明の実施の形態】
以下、この発明にかかるＤＣ−ＤＣコンバータについて、図に示す幾つかの好ましい実施の形態に基づいて説明する。図１はその第１の実施の形態を示したものである。なお、この図１に示した形態は、前記したＰＳＭ制御によるチョッパー型昇圧形式を採用したものである。図１において符号Ｅ１  はコンバータの一次側電源として機能するバッテリーを示す。このバッテリーＥ１  の陰極側端子は基準電位点（アース）に接続され、その陽極側端子はコンバータの一次側電源入力端子Ｖｉｎに接続されている。
【００１６】
前記電源入力端子Ｖｉｎには、昇圧用のコイルＬ１  の一端が接続されており、当該コイルＬ１  の他端には、スイッチング素子としてのｎ型ＭＯＳパワーＦＥＴＱ１  のドレインが接続されている。そして、パワーＦＥＴＱ１  のソースはアースに接続されると共に、当該パワーＦＥＴＱ１  のドレイン・ソース間にはダイオードＤ１  が図に示す極性で接続されている。
【００１７】
一方、前記コイルＬ１  とパワーＦＥＴＱ１  の接続点にはダイオードＤ２  のアノード側が接続され、このダイオードＤ２  のカソード側がコンバータの出力端子Ｖｏｕｔ  を構成している。また、前記出力端子Ｖｏｕｔ  とアースとの間には、電圧保持用のコンデンサＣ１  が接続されており、このコンデンサＣ１  によって保持されたコンバータの出力電圧が、出力端子Ｖｏｕｔ  に接続される図示せぬ負荷に供給されるように構成されている。
【００１８】
したがって、前記パワーＦＥＴＱ１  がオンされると、前記コイルＬ１  には端子Ｖｉｎより電流が流れてコイルＬ１  に電磁エネルギーが蓄積される。その後、パワーＦＥＴＱ１  がオフされると、コイルＬ１  に蓄積されたエネルギーにより、コイルＬ１  に起電力が発生し、前記ダイオードＤ２  を介して電流が流れる。これにより出力端子Ｖｏｕｔ  には、入力端子Ｖｉｎよりも高い電圧が発生する昇圧型のＤＣ−ＤＣコンバータが実現される。
【００１９】
前記出力端子Ｖｏｕｔ  とアースとの間には、コンバータの出力電圧値を検出するための抵抗素子Ｒ１  およびＲ２  からなる分圧回路１１が接続されており、この分圧回路１１により生成される分圧電圧は、誤差増幅器１２の一方の入力端子（反転入力端子）に供給されるように構成されている。また、誤差増幅器１２の他方の入力端子（非反転入力端子）には、基準電圧源１３からもたらされる基準電圧Ｖｒｅｆ１が供給され、これにより、誤差増幅器１２よりコンバータ出力電圧の変動に伴う誤差出力、すなわち後述するエラー信号（ｃ）が生成される。
【００２０】
前記誤差増幅器１２により生成されたエラー信号は、スイッチ制御回路１４に供給される。このスイッチ制御回路１４は、ＰＳＭ基準クロック発生回路１５から供給される後述するＰＳＭ基準クロック（ｂ）の立上がりタイミングにおいて、前記エラー信号（ｃ）が後述するＰＳＭ動作基準電圧（ｄ）と比較され、その比較結果に基づいてスキップ制御信号を生成するか否かを決定する。そして、スイッチ制御回路１４において、スキップ制御信号が生成される場合においては、前記パワーＦＥＴＱ１  のゲート端子に接続されたスイッチ１６を開放（オフ）制御するように動作する。
【００２１】
一方、前記した電源入力端子Ｖｉｎとアース間には、抵抗素子Ｒ３  とコンデンサＣ２  との直列回路が接続されている。そして、コンデンサＣ２  の両端にはシャントスイッチとして機能するバイポーラ型ｎｐｎトランジスタＱ２  のコレクタとエミッタが接続されている。前記トランジスタＱ２  のベースには、スイッチオンタイミング信号生成回路１７からもたらされる後述するスイッチオンタイミング信号（ｅ）が供給されるように構成されている。
【００２２】
このスイッチオンタイミング信号の到来により、トランジスタＱ２  はオン動作され、これにより、前記コンデンサＣ２  の端子電圧、すなわちＡ点電圧はほぼゼロ電位に放電される。また、前記スイッチオンタイミング信号の供給が停止された場合には、前記コンデンサＣ２  の端子電圧（Ａ点電圧）は、コンデンサＣ２  と前記抵抗素子Ｒ３  との時定数で決まる充電特性にしたがって、一次側電源であるバッテリーＥ１  より充電動作を受けるように機能する。
【００２３】
前記コンデンサＣ２  の端子電圧（Ａ点電圧）はコンパレータ１８の一方の入力端子（反転入力端子）に供給されるように構成されており、また、コンパレータ１８の他方の入力端子（非反転入力端子）には、基準電圧源１９からもたらされる後述する基準電圧Ｖｒｅｆ２（ｇ）が供給されるように構成されている。これにより、後で詳細に説明するようにコンパレータ１８からは、基準電圧Ｖｒｅｆ２に対してＡ点電圧のレベルが低い場合において、パワーＦＥＴＱ１  をオン動作させる駆動信号が生成される。そして、この駆動信号は、スイッチ１６を介して適宜パワーＦＥＴＱ１  のゲートに供給されるように構成されている。
【００２４】
なお、以上説明した図１に示す構成において、抵抗素子Ｒ３  、コンデンサＣ２  、トランジスタＱ２  との組み合わせは、バッテリーＥ１  による電圧の立上がり特性を検証するように機能するものであり、したがってこれを便宜上、一次側電源電圧取得手段と呼ぶことができる。また、図１に示す構成において、コンパレータ１８と基準電圧源１９により、Ａ点電圧に基づいてパワーＦＥＴＱ１  の駆動動作期間（オン時間）を制御するように機能するものであり、したがってこれを便宜上、スイッチング素子の駆動動作期間制御手段と呼ぶことができる。
【００２５】
図２は、図１に示すコンバータの動作を説明するものであり、これをタイミングチャートで示している。すなわち、（ａ）は全ての動作タイミングの基礎となる基準クロック信号を示しており、この基準クロック信号に基づいて前記した等間隔のＰＳＭ基準クロック（ｂ）が生成される。一方、（ｃ）は前記した誤差増幅器１２からもたらされるエラー信号であり、これはコンバータ出力電圧に対応するものである。
【００２６】
前記エラー信号（ｃ）は、図１に示すスイッチ制御回路１４において、ＰＳＭ動作基準電圧（ｄ）と比較される。この比較は前記したＰＳＭ基準クロック（ｂ）の立上がり時点で実行される。この結果、エラー信号（ｃ）のレベルがＰＳＭ動作基準電圧（ｄ）に対して高ければ、図１に示すスイッチ制御回路１４はスイッチ１６を閉成（オン）させる制御を実行する。また、エラー信号（ｃ）のレベルがＰＳＭ動作基準電圧（ｄ）に対して低ければ、図１に示すスイッチ制御回路１４はスイッチ１６を開放（オフ）させる制御、すなわちスキップ制御を実行する。
【００２７】
一方、図２に（ｅ）で示すスイッチオンタイミング信号は、この実施の形態においては、その出力タイミングは、前記したＰＳＭ基準クロック（ｂ）と同一になされている。したがって、この実施の形態においては、図１に示したＰＳＭ基準クロック発生回路１５およびスイッチオンタイミング信号生成回路１７は、いずれか１つで共用することができる。
【００２８】
前記スイッチオンタイミング信号（ｅ）の発生により図１に基づいてすでに説明したとおり、トランジスタＱ２  はオン動作され、コンデンサＣ２  の端子電圧、すなわちＡ点電圧はゼロ電位となるように放電される。また、前記スイッチオンタイミング信号の供給が停止された状態で、前記コンデンサＣ２  の端子電圧（Ａ点電圧）は、コンデンサＣ２  と前記抵抗素子Ｒ３  との時定数で決まる充電特性にしたがって上昇する。
【００２９】
この場合、前記Ａ点の電圧波形は図２に（ｆ）として示すような立上がり特性となる。しかもこの場合の立上がり特性は、一次側電源であるバッテリーＥ１  の出力電圧に応じて変化し、バッテリーＥ１  の出力電圧が大きくなる程、立上がり特性も急峻になる。なお、図２（ｆ）には、バッテリーＥ１  の出力電圧が高い場合と低い場合の２つの立上がり特性が示されている。そして、前記Ａ点電圧は先に説明したようにコンパレータ１８に供給され、コンパレータ１８からは、結果として図２に（ｈ）として示すパワーＦＥＴＱ１  の駆動信号が生成される。なお、前記コンパレータ１８からは、図２（ｅ）に示すスイッチオンタイミング信号の立下がり時点から、（ｈ）として示すパワーＦＥＴＱ１  の駆動信号が生成されるようになされている。
【００３０】
このパワーＦＥＴＱ１  の駆動信号としては、バッテリーＥ１  の出力電圧が高い場合には、図２（ｈ）にダブルハッチングで示したような出力が得られる。すなわち、図２（ｈ）にＴｏｎ高として示した期間において出力が発生する。また、バッテリーＥ１  の出力電圧が低い場合には、図２（ｈ）にダブルハッチングとこれに続く通常のハッチングで示したような出力が得られる。すなわち、図２（ｈ）にＴｏｎ低として示した期間において出力が発生する。
【００３１】
この実施の形態によると、前記したように一次側電源であるバッテリーＥ１  の出力電圧に応じて、パワーＦＥＴＱ１  をオン動作させる駆動信号の出力期間、すなわち駆動動作期間が制御される。一方、図２（ｈ）に示すパワーＦＥＴＱ１  の駆動信号は、前記エラー信号（ｃ）がＰＳＭ動作基準電圧よりも高い場合、すなわちコンバータ出力電圧が所定値よりも低い場合において、スイッチ制御回路１４によってスイッチ１６がオンされ、そのままパワーＦＥＴＱ１  のスイッチング動作を実行する。
【００３２】
また、前記エラー信号（ｃ）がＰＳＭ動作基準電圧よりも低い場合、すなわちコンバータ出力電圧が所定値よりも高い場合においては、スイッチ制御回路１４はスキップ制御によりスイッチ１６をオフするために、そのままパワーＦＥＴＱ１  への駆動信号の供給は停止される。
【００３３】
このようにパワーＦＥＴＱ１  への駆動信号の間欠的な供給作用により、前記バッテリーＥ１  より昇圧用コイルＬ１に蓄積させる電磁エネルギーが制御され、パワーＦＥＴＱ１  がターンオフした場合におけるコイルＬ１  に誘起する起電力が調整される。これにより、結果としてコンバータの出力電圧を所定の範囲に維持させるようになされる。
【００３４】
また、一次側電源であるバッテリーＥ１  の出力電圧の高低に応じて、パワーＦＥＴＱ１  をオン動作させる駆動動作期間を制御するようにしているので、前記昇圧用コイルＬ１およびスイッチング素子としてのパワーＦＥＴＱ１  に流れるピーク電流を効果的に抑制させることができる。
【００３５】
なお、以上説明した第１の実施の形態は、ＰＳＭ制御によるチョッパー型昇圧形式を採用しているが、例えばＰＦＭ制御を採用した場合においては、図２（ｃ）に示すエラー信号のレベルによって、スイッチオンタイミング信号（ｅ）が周波数変調され、これに基づいて（ｈ）として示すパワーＦＥＴＱ１  の駆動信号も周波数変調された状態で生成される。
【００３６】
この場合においても波形（ｇ）で示すように、一次側電源であるバッテリーＥ１  の出力電圧の高低に応じて、パワーＦＥＴＱ１  をオン動作させる駆動動作期間（Ｔｏｎ高〜Ｔｏｎ低の期間）を制御するようになされる。したがって、ＰＦＭ制御を採用した場合においても、図１および図２に基づいて説明した実施の形態とほぼ同様な作用効果を得ることができる。
【００３７】
次に図３は、この発明にかかるコンバータの第２の実施の形態を示したものであり、前記したＰＷＭ制御によるチョッパー型昇圧形式を採用した例を示すものである。なお、図３においては、すでに説明した図１の構成と同様の機能を果たす部分を同一符号で示しており、したがって、その詳細な説明は省略する。
【００３８】
この図３に示す実施の形態においては、すでに説明した誤差増幅器１２により得られるエラー信号（ｃ）が、ＰＷＭ回路２０に供給されるように構成されている。ＰＷＭ回路２０は、前記エラー信号に基づいてパルス幅変調を実行し、これにより生成される後述するデューティ信号（ｋ）を、ＡＮＤゲート２１の一方の入力端に供給するように作用する。
【００３９】
前記ＡＮＤゲート２１は、コンパレータ１８とパワーＦＥＴＱ１  のゲートとの間に介在されており、コンパレータ１８からもたらされる後述するデューティ制限信号（ｍ）と前記デューティ信号（ｋ）との論理積（ＡＮＤ条件）により得られる駆動信号（ｈ）が、パワーＦＥＴＱ１  のゲートに供給されるように構成されている。
【００４０】
図４は、図３に示すコンバータの動作を説明するものであり、これをタイミングチャートで示している。なお、図４においてはすでに図２に基づいて説明した各信号波形と実質的に同一のものは、同一の符号および名称で示しており、したがってその詳細な説明は省略する。この実施の形態においては、図４に（ｊ）として示すＰＷＭ用三角波が利用される。このＰＷＭ用三角波（ｊ）は、すでに説明したスイッチオンタイミング信号（ｅ）に同期して生成されるようになされている。
【００４１】
そして、ＰＷＭ用三角波（ｊ）は前記したＰＷＭ回路２０内において、エラー信号（ｃ）とクロスする時点において立ち上がるデューティ信号（ｋ）を生成するように作用する。なお、このデューティ信号（ｋ）は、次のスイッチオンタイミング信号（ｅ）の発生時点において立ち下がるように制御される。これによりデューティ信号（ｋ）は、結果として、エラー信号（ｃ）のレベルに応じてパルス幅変調を受けた信号波形として生成される。
【００４２】
一方、図４に示すデューティ制限信号（ｍ）は、図３に示したコンパレータ１８により得られるものであり、これはすでに説明した基準電圧（ｇ）とＡ点電圧（ｆ）との比較により生成される。ただし、この実施の形態においては、基準電圧（ｇ）のレベルは、図２に示した基準電圧（ｇ）のレベルと若干異なる。要するに、このデューティ制限信号（ｍ）の信号幅は、バッテリーＥ１  の出力電圧のレベルに応じて制御される。
【００４３】
例えば、バッテリーＥ１  の出力電圧が高い場合には、図４（ｍ）にダブルハッチングで示したような出力が得られる。すなわち、図４（ｍ）にＴｏｎ高として示した期間において出力が発生する。また、バッテリーＥ１  の出力電圧が低い場合には、図４（ｍ）にダブルハッチングとこれに続く通常のハッチングで示したような出力が得られる。すなわち、図４（ｍ）にＴｏｎ低として示した期間において出力が発生する。
【００４４】
前記した図４（ｍ）に示すデューティ制限信号と、前記デューティ信号（ｋ）とは、図３に示したＡＮＤゲート２１において論理積がとられ、その出力が図４（ｈ）に示したようにパワーＦＥＴＱ１  の駆動信号になされる。すなわち、ＦＥＴＱ１  の駆動信号は、バッテリーＥ１  の出力電圧が高い場合には、図４（ｈ）にダブルハッチングで示したような出力が得られる。換言すれば、図４（ｈ）にＴｏｎ高として示した期間において駆動信号が発生し、パワーＦＥＴＱ１  をオン状態にする。また、バッテリーＥ１  の出力電圧が低い場合には、図４（ｈ）にダブルハッチングとこれに続く通常のハッチングで示したような出力が得られる。すなわち、図４（ｈ）にＴｏｎ低として示した期間において駆動信号が発生し、パワーＦＥＴＱ１  をオン状態にする。
【００４５】
以上説明した図３に示す実施の形態においても、一次側電源であるバッテリーＥ１  の出力電圧に応じて、パワーＦＥＴＱ１  をオン動作させる駆動信号の出力期間、すなわち駆動動作期間が制御される。これに加えて、コンバータの出力電圧はＰＷＭ作用によるフィードバック動作により安定化が図られる。したがって、図３および図４に基づく実施の形態においても、先に説明した図１に示す実施の形態と同様の作用効果を得ることができる。
【００４６】
図５は、この発明にかかるコンバータの第３の実施の形態を示したものであり、ＰＳＭ制御によるチョッパー型昇圧形式を採用したものである。なお、図５においては、すでに説明した図１の構成と同様の機能を果たす部分を同一符号で示しており、したがって、その詳細な説明は省略する。
【００４７】
この図５に示す実施の形態においては、バッテリーＥ１  の出力電圧を計測する手段として、抵抗素子Ｒ３  とＲ４  による分圧回路が利用されている。すなわち、抵抗素子Ｒ３  とＲ４  による分圧回路により得られる分圧電圧（Ｂ点電圧）が、コンパレータ１８の一方の入力端子（反転入力端子）に供給されるように構成されている。また、コンパレータ１８の他方の入力端子（非反転入力端子）には、基準波形発生回路２３より、後で詳細に説明する基準波形としての三角波（ｐ）が供給されるように構成されている。そして、図５における他の構成においては、すでに説明した図１に示す構成とほぼ同様になされている。
【００４８】
図５に示した構成によると、前記コンパレータ１８はＢ点電圧に対して、基準波形発生回路２３からもたらされる基準三角波（ｐ）のレベルが高い場合において、パワーＦＥＴＱ１  をオン動作させる駆動信号（ｈ）を出力するように作用する。それ故、図５に示す抵抗素子Ｒ３  ，Ｒ４  とコンパレータ１８により、バッテリーＥ１  の電圧を検証するように機能するものであり、これを便宜上、一次側電源電圧取得手段と呼ぶことができる。また、コンパレータ１８と基準波形発生回路２３により、Ｂ点電圧に基づいてパワーＦＥＴＱ１  の駆動動作期間（オン時間）を制御するように機能するものであり、これを便宜上、スイッチング素子の駆動動作期間制御手段と呼ぶことができる。
【００４９】
図６は、図５に示すコンバータの動作を説明するものであり、これをタイミングチャートで示している。なお、図６においてはすでに図２に基づいて説明した各信号波形と実質的に同一のものは、同一の符号および名称で示しており、したがってその詳細な説明は省略する。この実施の形態においては、すでに説明したとおり、基準クロック（ａ）に基づいて生成されるＰＳＭ基準クロック（ｂ）に同期する基準三角波（ｐ）が利用される。すなわち、前記基準三角波（ｐ）はこの実施の形態においては、ＰＳＭ基準クロック（ｂ）の立下がり時点において立ち上がり、次のＰＳＭ基準クロックの立ち上がり時点に至るまで、出力レベルが除々に低下するようにスイープされる。
【００５０】
一方、図６に示す（ｎ）は前記したＢ点電圧の二つのレベルを示しており、ＢＨ  はバッテリーＥ１  の出力電圧が高い場合のレベルを、またＢＬ  はバッテリーＥ１  の出力電圧が低い場合のレベルを示している。したがって、前記コンパレータ１８からは、バッテリーＥ１  の出力電圧に応じた幅のパワーＦＥＴＱ１  の駆動信号（ｈ）が生成される。
【００５１】
この駆動信号（ｈ）は、図２に基づいて説明した例と同様に、バッテリーＥ１  の出力電圧が高い場合には、図６（ｈ）にダブルハッチングで示したような出力が得られる。すなわち、図６（ｈ）にＴｏｎ高として示した期間において出力が発生する。また、バッテリーＥ１  の出力電圧が低い場合には、図６（ｈ）にダブルハッチングとこれに続く通常のハッチングで示したような出力が得られる。すなわち、図６（ｈ）にＴｏｎ低として示した期間において出力が発生する。
【００５２】
したがって、この実施の形態においても、一次側電源であるバッテリーＥ１  の出力電圧に応じて、パワーＦＥＴＱ１  をオン動作させる駆動信号の出力期間、すなわち駆動動作期間が制御される。また、すでに説明したＰＳＭ動作により、パワーＦＥＴＱ１  への駆動信号の間欠的な供給作用が実行され、結果としてコンバータの出力電圧を所定の範囲に維持させるようになされる。それ故、図５に示した実施の形態においても、先に説明した各実施の形態と同様の作用効果を得ることができる。
【００５３】
加えて、この実施の形態によると、バッテリーＥ１  の出力電圧を抵抗素子Ｒ３  およびＲ４  によって分圧した状態でコンパレータ１８に取り込むようになされている。したがって、コンパレータ１８を含む主要制御回路がたとえＩＣ化され、その耐圧がバッテリーの電圧よりも低い場合であっても、当該ＩＣ回路を破壊するなどの問題の発生を防止することができる。
【００５４】
なお、以上説明した図５に示す実施の形態も、図１に示す形態と同様にＰＳＭ制御によるチョッパー型昇圧形式を採用しているが、これをＰＦＭ制御に変えても、前記と同様の作用効果を得ることができる。
【００５５】
図７は、この発明にかかるコンバータの第４の実施の形態を示したものであり、ＰＷＭ制御によるチョッパー型昇圧形式を採用したものである。なお、図７においては、すでに説明した図３および図５に示す構成において同様の機能を果たす部分を同一符号で示しており、したがって、その詳細な説明は省略する。
【００５６】
この図７に示す実施の形態においては、バッテリーＥ１  の出力電圧を計測する手段として、図５に示す例と同様に抵抗素子Ｒ３  とＲ４  による分圧回路が利用されている。すなわち、抵抗素子Ｒ３  とＲ４  による分圧回路により得られる分圧電圧（Ｂ点電圧）が、コンパレータ１８の一方の入力端子（反転入力端子）に供給されるように構成されている。また、コンパレータ１８の他方の入力端子（非反転入力端子）には、基準波形発生回路２５より、後で詳細に説明する基準波形としてのデューティ制限用三角波（ｑ）が供給されるように構成されている。
【００５７】
一方、コンパレータ１８から後に続く回路構成においては、すでに説明した図３に示す構成と同様になされ、ＰＷＭ制御による出力電圧の安定化手段を採用している。
【００５８】
図８は、図７に示すコンバータの動作を説明するものであり、これをタイミングチャートで示している。なお、図８においてはすでに図４に基づいて説明した各信号波形と実質的に同一のものは、同一の符号および名称で示しており、したがってその詳細な説明は省略する。この実施の形態においては、コンパレータ１８の非反転入力端子に、基準波形発生回路２５よりデューティ制限用三角波（ｑ）が供給される。このデューティ制限用三角波（ｑ）は、ＰＷＭ用三角波（ｊ）と同様のものであり、したがって、この実施の形態においては、両者を共用することもできる。
【００５９】
前記デューティ制限用三角波（ｑ）は、図６において説明した基準三角波（ｐ）と同様の作用をもたらすために利用されるものである。すなわち、このデューティ制限用三角波（ｑ）は、図７に示すコンパレータ１８の一方の入力端子に供給されて、バッテリーＥ１  の出力電圧に対応するＢ点電圧と比較される。その結果、コンパレータ１８よりデューティ制限信号（ｍ）を得ることができる。これは、すでに説明した図４に示すデューティ制限信号（ｍ）と同様のものである。
【００６０】
そして、図７に示す実施の形態においても、図３に示す例と同様にＡＮＤゲート２１により、デューティ制限信号（ｍ）とデューティ信号（ｋ）との論理積がとられ、図８（ｈ）に示すようなパワーＦＥＴ駆動信号が生成される。
【００６１】
したがって、この実施の形態においても、一次側電源であるバッテリーＥ１  の出力電圧に応じて、パワーＦＥＴＱ１  をオン動作させる駆動信号の出力期間、すなわち駆動動作期間が制御される。また、すでに説明したＰＷＭ動作により、パワーＦＥＴＱ１  への駆動信号の継続時間が調整され、結果としてコンバータの出力電圧を所定の範囲に維持させるようになされる。それ故、図７に示した実施の形態においても、先に説明した各実施の形態と同様の作用効果を得ることができる。
【００６２】
加えて、図７に示した実施の形態においても、バッテリーＥ１  の出力電圧を抵抗素子Ｒ３  およびＲ４  によって分圧した状態でコンパレータ１８に取り込むようになされるので、コンパレータ１８を含む主要制御回路がたとえＩＣ化され、その耐圧がバッテリーの電圧よりも低い場合であっても、当該ＩＣ回路を破壊するなどの問題の発生を防止することができる。
【００６３】
次に図９は、前記したコンパレータ１８を含む主要制御回路がＩＣ化され、その耐圧がバッテリーの電圧よりも低い場合において利用される他の回路例を示すものである。すなわち、図９に示す例は、たとえば図１および図３に示す実施の形態において、その一部を図９に示す構成に入れ替えることにより好適に採用することができる。
【００６４】
この図９に示す構成によると、バッテリーＥ１  の出力電圧は、例えばツェナーダイオードで代表される定電圧素子ＺＤ１、抵抗素子Ｒ３  、コンデンサＣ２  からなる直列回路に印加される。そして、コンデンサＣ２  の端子電圧であるＡ点電圧の立上がり波形を利用して、バッテリーＥ１  の出力電圧値を測定するようになされる。
【００６５】
図９に示す構成によると、ツェナーダイオードで代表される定電圧素子ＺＤ１による所定の電圧降下分により、たとえトランジスタＱ２  が開放（オフ）状態になされても、コンデンサＣ２  の端子電圧であるＡ点電圧は、一定の電圧以上に上昇することはない。したがって、コンパレータ１８を含む主要回路に、これらの耐圧を超えるバッテリーからの電圧が印加されるのを未然に防ぐことができる。
【００６６】
なお、以上説明した実施の形態においては、ＰＳＭ（ＰＦＭ）およびＰＷＭ制御によるチョッパー型昇圧形式を採用したコンバータを例示しているが、降圧型、反転型、さらにはスイッチング素子がオフ状態でエネルギーが伝達されるフライバック方式のＤＣ−ＤＣコンバータにも、この発明を採用することができる。
【００６７】
加えて、前記した実施の形態においては、コイルによる出力をダイオードを介して出力端子に導出するようにしているが、ダイオードに代えてトランジスタなどのスイッチング素子を用い、スイッチング素子によりオン・オフのタイミングを制御するいわゆる同期整流方式に、この発明を採用することもできる。
【図面の簡単な説明】
【図１】この発明にかかるＤＣ−ＤＣコンバータの第１の実施の形態を示したブロック図である。
【図２】図１に示すコンバータの動作を説明するタイミングチャートである。
【図３】同じく第２の実施の形態を示したブロック図である。
【図４】図３に示すコンバータの動作を説明するタイミングチャートである。
【図５】同じく第３の実施の形態を示したブロック図である。
【図６】図５に示すコンバータの動作を説明するタイミングチャートである。
【図７】同じく第４の実施の形態を示したブロック図である。
【図８】図７に示すコンバータの動作を説明するタイミングチャートである。
【図９】この発明にかかるＤＣ−ＤＣコンバータに好適に採用し得る構成を示したブロック図である。
【符号の説明】
１１        分圧回路
１２        誤差増幅器
１３        基準電圧源
１４        スイッチ制御回路
１５        ＰＳＭ基準クロック発生回路
１６        スイッチ
１７        スイッチオンタイミング信号生成回路
１８        コンパレータ
１９        基準電圧源
２０        ＰＷＭ回路
２１        ＡＮＤゲート
２３，２５  基準波形発生回路
Ｃ１  ，Ｃ２    コンデンサ
Ｄ１  ，Ｄ２    ダイオード
Ｅ１          バッテリー（一次側電源）
Ｌ１          昇圧用コイル
Ｑ１          スイッチング素子
Ｒ１  〜Ｒ４    抵抗素子
Ｖｉｎ        電源入力端子
Ｖｏｕｔ        出力端子
【図１】
2004274895.tif 000003
【図２】
2004274895.tif 000004
【図３】
2004274895.tif 000005
【図４】
2004274895.tif 000006
【図５】
2004274895.tif 000007
【図６】
2004274895.tif 000008
【図７】
2004274895.tif 000009
【図８】
2004274895.tif 000010
【図９】
2004274895.tif 000011