(57)【要約】【課題】液晶表示装置のようなホールド型表示装置においては、１フレーム期間中に黒画像を挿入することで動画ボケを解消する方法が開発されているが、信号線駆動回路部は依然として画素列すべての画素データを保持して信号線駆動回路から出力する形式であり、駆動回路部を縮小して表示装置のコンパクト化に対応できる構成とはなっていなかった。【解決手段】異なる行の２つの画素に同時に画素データ及び黒データを書き込み、この動作を同一行の画素に対して２回に分けて行って一行の画素全部にデータを書き込む。この動作をすべての画素行に対して１フレーム期間内で行えば、従来の信号線駆動回路と比べて、データラッチ回路には従来の画素データの半分のデータのみを保持すれば良く、チップサイズを約半分に縮小でき、表示装置の占有面積が小さくなる。【選択図】　　　図４
2004012872.tif 000002
【特許請求の範囲】
【請求項１】
行列状に並ぶ画素を有する表示装置の駆動方法において、
前記画素の画素行のうち少なくとも１つの画素行に画像データを書き込む期間を第１走査期間と第２走査期間に分け、
前記第１走査期間において、任意の画素行の内で所定の画素列に位置する画素に画像データを書き込むと共に、前記任意の画素行と異なる画素行の内で前記所定の画素列以外に位置する画素に黒色データを書き込み、
前記第２走査期間は、前記第１走査期間において画像データを書き込んだ画素行の内で画像データを書き込んだ画素以外の画素に画像データを書き込むと共に、前記第１走査期間において黒色データを書き込んだ画素行の内で黒色データを書き込んだ画素以外の画素に黒色データを書き込むことを特徴とする表示装置の駆動方法。
【請求項２】
前記第１走査期間と前記第２走査期間において、黒色データが書き込まれる画素行が異なる画素行である請求項１記載の表示装置の駆動方法。
【請求項３】
行列状に並ぶ画素を有する表示装置において、前記画素の１画素行の内で所定の画素を選択する第１の走査線と、前記１画素行の内のその他の画素を選択する第２の走査線と、前記画素の画素行毎に設けるこれら第１と第２の走査線を順次選択的に駆動する走査線駆動回路と、前記第１の走査線により選択される画素に画像データ又は黒色に応じた電圧を供給する第１の信号線と、前記第２の走査線により選択される画素に画像データ又は黒色に応じた電圧を供給する第２の信号線と、前記第１と第２の信号線を駆動する信号線駆動回路とを有し、前記走査線駆動回路は、前記第１の走査線と当該走査線とは別の画素行を選択する第２の走査線を同時に駆動し、前記信号線駆動回路は、画像データに応じた電圧又は黒色に応じた電圧のいずれか一方を前記第１の信号線に出力すると共に、他方を第２の信号線に出力することで、画像データに応じた電圧と黒色に応じた電圧をそれぞれ異なる画素行の画素に同時に書き込むことを特徴とする表示装置。
【請求項４】
前記第１の走査線により選択される画素と、前記第２の走査線により選択される画素が、それぞれ隣接する複数の画素からなる画素列毎に配置されることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記第１の走査線により選択される画素と、前記第２の走査線により選択される画素が同数であるように前記第１の信号線と前記第２の信号線が、それぞれ前記信号線の本数の半分の本数とすることを特徴とする請求項３に記載の表示装置。
【請求項６】
前記信号線駆動回路が、前記信号線本数の半分のシフト段数を持ち、順次入力される画像データをシフトしながら格納するシフトレジスタ回路と、前記シフトレジスタ回路の各段の出力である前記信号線本数の半分の画像データを一度にラッチして格納するラッチ回路と、前記ラッチ回路に格納された前記信号線本数の半分の画像データを表示装置の特性に合わせて階調電圧に変換するＤ／Ａコンバータと、前記Ｄ／Ａコンバータから出力される前記信号線本数の半分の画像データに応じた電圧を所定の前記信号線へ出力すると共に、前記黒色に応じた電圧を前記所定の信号線以外の信号線へ出力する出力バッファとから構成されることを特徴とする請求項３乃至請求項５の何れかに記載の表示装置。
【請求項７】
前記信号線駆動回路が、前記画像データに応じた電圧と前記黒色に応じた電圧を選択して前記信号線へ出力するマルチプレクサを有することを特徴とする請求項６に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置、特に、液晶表示装置の残像現象を解決する表示装置の駆動回路に関するものである。
【０００２】
【従来の技術】
近年、液晶表示装置（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ：以下、ＬＣＤと称する）は大型化、高精細化が進み、表示される画像もパーソナルコンピュータやワードプロセッサ等に用いられる液晶表示装置のように主として静止画像を扱うものから、ＴＶ等として用いられる液晶表示装置のように動画像を扱う分野にも普及しつつある。ＬＣＤは、ＣＲＴ（Ｃａｔｈｏｄ　Ｒａｙ　Ｔｕｂｅ）を備えるＴＶに比べて薄型であり、場所をさほど占有せずに設置することができるため、今後一般家庭への普及率が高くなるものと考えられる。また、かかる液晶表示装置においては、液晶の劣化を防ぐため、いわゆる交流駆動を行い、液晶に対して直流成分の電圧が長時間印加されないように制御するのが一般的である。交流駆動を行う方法の一例として、共通電極に印加する電圧を一定にし、画素電極に正極性と負極性の信号電圧を交互に印加する方法がある。
【０００３】
図１３は、従来の液晶パネルのアクティブマトリクス基板の構成例を示す図である。このアクティブマトリクス基板上には、ｎ（ｎは自然数）本の走査線１０１とｍ本（ｍは自然数）の信号線１０２が格子状に配置され、走査線１０１と信号線１０２の各交差部付近に非線形素子（スイッチング素子）であるＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）１０３が設けられている。
ＴＦＴ１０３のゲート電極は走査線１０１に接続され、ソース電極は信号線１０２に接続され、ドレイン電極は画素電極１０４にそれぞれ接続される。画素電極１０４は、アクティブマトリクス基板と対向して配置される対向基板上の共通電極１０５と液晶（図示省略）を挟んで画素容量１０８を構成する。
【０００４】
上記走査線１０１及び信号線１０２は、走査走線駆動回路１０６及び信号線駆動回路１０７にそれぞれ接続されている。走査線駆動回路１０６は図１４に示すように、ｎ本の走査線１０１に対して高電位を順次駆動して、各走査線１０１に接続されたＴＦＴをオン状態とする。走査走線駆動回路１０６が走査されている状態において、図１５に示すように信号線駆動回路１０７が画像データに応じた階調電圧ＶＤをｍ本の信号線の何れかに出力することにより、オン状態となっているＴＦＴ１０３を介して階調電圧が画素電極１０４に供給される。この階調電圧は、一定の電位に設定された共通電極１０５と画素電極１０４との間の電位差となり、この電位差により発生する電界によって液晶を透過する光の透過量が制御されて表示が行われる（図１５のＤａｔａ▲１▼〜▲３▼は、１〜３行目の画素データを表す）。このようにして、図１６に示すように液晶表示パネル部が駆動される。
【０００５】
この液晶表示パネル部において動画像の表示を行った場合、現状では残像現象等の画質劣化を引き起こすという問題が生じる。
【０００６】
図１７は、液晶の応答速度によりもたらされる輝度の応答特性を示したものである。液晶材料の応答速度が遅いため、階調変化が起きると１フレーム期間では階調変化に追随できず、数フレーム期間を要する形で累積応答する。これが残像現象の一因と考えられている。この問題を解決する策として様々な高速応答の液晶材料等の研究が進められている。
【０００７】
しかしながら、上記の残像現象等の問題は、液晶の応答速度だけに原因があるのではなく、ＬＣＤの表示方法に起因するという報告がＮＨＫ放送技術研究所等からなされている（例えば、１９９９年電子情報通信学会総合大会、ＳＣ−８−１、ｐｐ．２０７−２０８等を参照されたい）。以下、ＬＣＤの表示方法の問題について、ＣＲＴの駆動方法とＬＣＤの駆動方法とを比較して説明する。
【０００８】
液晶表示装置は、図１４、１５に示すような線順次駆動方式であり、表示画像を１フレーム期間保持するホールド型表示装置である。表示画像を１フレーム期間保持するため、表示画像と人間の目の動きとの間にズレが発生し動きボケが生じる。
【０００９】
図１８は、ある画素についてＣＲＴとＬＣＤの表示光の時間応答の比較結果を示す図であり、（ａ）はＣＲＴの時間応答を示す図であって、（ｂ）はＬＣＤの時間応答を示す図である。
【００１０】
図１８（ａ）に示すように、ＣＲＴは、電子ビームが管面の蛍光体に当った時点から数ミリ秒の間だけ光を発する、いわばインパルス型表示装置であるのに対し、図１８（ｂ）に示すＬＣＤは、画素へのデータの書き込みが終わった時から次の書き込みに至るまで１フレーム期間に渡って表示光保持するいわゆるホールド型表示装置である。
【００１１】
かかる特性を有するＣＲＴ及びＬＣＤで動画像を表示する場合、図１８（ａ）に示されたように、インパルス型表示装置であるＣＲＴは時間に対応した位置に表示対象物が瞬間的に表示されるのに対し、ホールド型表示装置であるＬＣＤでは、新たに書き込みを行う直前まで１フレーム前の画像が残ることになり、動きボケとなって見える原因となる。
【００１２】
この動きボケを解消するため、高速応答の液晶パネルの開発と共に、動画表示用の駆動方法が特開平２０００−１２２５９６号公報等により検討されている。このホールド型表示装置特有の動きボケを解消するために、図１３の液晶パネルのアクティブマトリクス基板に対して図１９、図２０に示す駆動方法が用いられる。
【００１３】
図１９、２０に示される駆動方法は、１フレーム期間中に黒画像を挿入することで、目をリセットし動画ボケを解消する方法である。
【００１４】
図１９、２０のような駆動方法を用いることで、図２１に示すように或る画素行の全画素に同時に画像データを書き込むのとは別に、当該画素行と複数行離れた画素行の全画素に同時に黒表示の電圧を印加して、残像現象を抑えようとするものである。
【００１５】
図２２に図１４、１５で駆動した場合の表示イメージを、図２３に図１９、２０で駆動した場合の表示イメージをそれぞれ示す。図２３では、黒画面表示領域がスキャンされることで目がリセットされ、動画ボケが解消される。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記のような信号線駆動方式を用いて動画ボケが解消されたとしても、液晶表示装置のコスト削減が強く求められている昨今の状況において、信号線駆動回路の液晶表示装置のコストに占める割合は依然として従来と同様に高いままであり、動画ボケを解消するのと併せて信号線駆動回路のチップサイズを縮小することが重要な課題となっている。
【００１７】
図２４に従来の信号線駆動回路の構成を示す。図２４に示されるように、信号線駆動回路は、シフトレジスタ部１５０、データレジスタ部１５１、ラッチ部１５２、Ｄ／Ａコンバータ部１５３、出力バッファ部１５４から構成されている。各データバス（Ｒ０〜Ｒ７、Ｇ０〜Ｇ７、Ｂ０〜Ｂ７）から画像データが入力され、データレジスタ部１５１を介して、ラッチ部１５２に信号線分の画像データ（ｍ画素分の画像データ）が格納される。格納された信号線分の画像データは、Ｄ／Ａコンバータ部１５３で液晶パネルの透過率特性に合わせた電圧に変換され、出力バッファ１５４から出力される。
【００１８】
なお、ＳＴＨはスタートパルス信号、ＨＣＫは水平方向クロック信号、ＳＴＢは出力タイミングパルス信号、ＰＯＬは出力極性反転信号、Ｖ０〜Ｖ９は基準階調電圧である。
【００１９】
図２５に信号線駆動回路の出力部構成の詳細を示す。信号線に正極性と負極性の信号電圧を交互に印加するため、Ｄ／Ａコンバータ部には画像データに応じて正極性の階調電圧を出力するＤＡＣ＋と画像データに応じて負極性の階調電圧を出力するＤＡＣ−が配置されており、ラッチ部及出力バッファ部にあるマルチプレクサ２００と２０１をＳＴＢ信号（叉はＰＯＬ信号）により切替えることで交流駆動を実現している。
【００２０】
例えば、Ｄ１への画像データは、図２５の１番左のＬＡＴに格納された後、マルチプレクサ２００でＤＡＣ＋叉はＤＡＣ−を介して、マルチプレクサ２０１により選択され、出力アンプ１７０を通ってＤ１へ出力される。なお、１番左のＬＡＴに格納された画像データがＤ２に出力されることはない。
【００２１】
また、従来の信号線駆動回路の出力部構成は、図２６に示す構成の場合もある。
【００２２】
以上説明したように、従来の信号線駆動回路は信号線分の画像データ（ｍ画素分の画像データ）を保持した後に各信号線へ同時に出力する構成となっているため、信号線への出力数によってチップサイズはほぼ決まっている。
【００２３】
図１９〜図２１に示すような技術においても信号線駆動回路部は依然として、信号線分の画像データを保持した後に出力する形式であり、信号線駆動回路を縮小する構成とはなっていない。
【００２４】
本発明の目的は、動画ボケを解消すると共に、信号線駆動回路部のチップサイズを縮小することを可能とする表示装置の駆動方法及びそれを用いた表示装置の駆動回路を提供することにある。
【００２５】
【課題を解決するための手段】
本発明の表示装置の駆動方法は、行列状に並ぶ画素を有する表示装置の駆動方法において、
前記画素の画素行のうち少なくとも１つの画素行に画像データを書き込む期間を第１走査期間と第２走査期間に分け、
前記第１走査期間において、任意の画素行の内で所定の画素列に位置する画素に画像データを書き込むと共に、前記任意の画素行と異なる画素行の内で前記所定の画素列以外に位置する画素に黒色データを書き込み、
前記第２走査期間は、前記第１走査期間において画像データを書き込んだ画素行の内で画像データを書き込んだ画素以外の画素に画像データを書き込むと共に、前記第１走査期間において黒色データを書き込んだ画素行の内で黒色データを書き込んだ画素以外の画素に黒色データを書き込むことを特徴とする。
【００２６】
上記本発明の表示装置の駆動方法は、前記第１走査期間と前記第２走査期間において、黒色データが書き込まれる画素行が異なる画素行である。
【００２７】
本発明の表示装置は、行列状に並ぶ画素を有する表示装置において、前記画素の１画素行の内で所定の画素を選択する第１の走査線と、前記１画素行の内のその他の画素を選択する第２の走査線と、前記画素の画素行毎に設けるこれら第１と第２の走査線を順次選択的に駆動する走査線駆動回路と、前記第１の走査線により選択される画素に画像データ又は黒色に応じた電圧を供給する第１の信号線と、前記第２の走査線により選択される画素に画像データ又は黒色に応じた電圧を供給する第２の信号線と、前記第１と第２の信号線を駆動する信号線駆動回路とを有し、前記走査線駆動回路は、前記第１の走査線と当該走査線とは別の画素行を選択する第２の走査線を同時に駆動し、前記信号線駆動回路は、画像データに応じた電圧又は黒色に応じた電圧のいずれか一方を前記第１の信号線に出力すると共に、他方を第２の信号線に出力することで、画像データに応じた電圧と黒色に応じた電圧をそれぞれ異なる画素行の画素に同時に書き込むことを特徴とする。本発明の表示装置は、次のような適用形態を有する。
【００２８】
上記本発明の表示装置は、前記第１の走査線により選択される画素と、前記第２の走査線により選択される画素が、それぞれ隣接する複数の画素からなる画素列毎に配置されることを特徴とする。
【００２９】
上記本発明の表示装置は、前記第１の走査線により選択される画素と、前記第２の走査線により選択される画素が同数であるように前記第１の信号線と前記第２の信号線が、それぞれ前記信号線の本数の半分の本数とすることを特徴とする。
【００３０】
上記本発明の表示装置は、前記信号線駆動回路が、前記信号線本数の半分のシフト段数を持ち、順次入力される画像データをシフトしながら格納するシフトレジスタ回路と、前記シフトレジスタ回路の各段の出力である前記信号線本数の半分の画像データを一度にラッチして格納するラッチ回路と、前記ラッチ回路に格納された前記信号線本数の半分の画像データを表示装置の特性に合わせて階調電圧に変換するＤ／Ａコンバータと、前記Ｄ／Ａコンバータから出力される前記信号線本数の半分の画像データに応じた電圧を所定の前記信号線へ出力すると共に、前記黒色に応じた電圧を前記所定の信号線以外の信号線へ出力する出力バッファとから構成されることを特徴とし、さらに、前記信号線駆動回路が、前記画像データに応じた電圧と前記黒色に応じた電圧を選択して前記信号線へ出力するマルチプレクサを有することを特徴とする。
【００３１】
【発明の実施の形態】
図１〜図４に、本発明の表示装置の概略構成及び駆動方法を示す。
【００３２】
図１に示すように、走査線方向の各画素は、１画素毎に異なった２本の走査線１、１１にＴＦＴ３のゲート電極が接続されている。各走査線は、図２に示すように、１フレーム期間に画像データ書き込み用パルスＴＧＩと黒データ書き込み用パルスＴＧＢの選択期間を持ち、それぞれ線順次駆動される。
【００３３】
また、信号線駆動回路からは、図３に示すように信号線２毎に画像データＤａｔａ（図３のＤａｔａ▲１▼〜▲３▼は、１〜３行目の画素データを表す）と黒データＢＬが出力され、それぞれの信号線２は出力毎に画像データと黒データを交互に出力する。画像データは画像データ書き込み用パルスＴＧＩにより選択される画素に書き込まれ、黒データは黒データ書き込み用パルスＴＧＢにより選択される画素に書き込まれる。
【００３４】
図４は、液晶パネル上の１フレーム期間内での画素データ書き込みと黒データ書き込みの様子を示す模式図である。
【００３５】
図２に示すように、まず、時間ｔ０において走査線ＶＧ（１）にＴＧＩ（ｔ０）が印加されると、図４のように１画素行目の左側の画素に画素データが表示される。
【００３６】
次に、時間ｔ１において、走査線ＶＧ（２）にＴＧＩ（ｔ１）、走査線ＶＧ（ｋ）にＴＧＢ（ｔ１）がそれぞれ印加される（２＜ｋ≦２ｎ−１、ｋは奇数）と、図４のように、１画素行目の右側の画素に画素データが表示され、同時に、（ｋ＋１）／２画素行目の左側の画素に黒データが表示される。
【００３７】
次に、時間ｔ２において、走査線ＶＧ（３）にＴＧＩ（ｔ２）、走査線ＶＧ（ｋ＋１）にＴＧＢ（ｔ２）がそれぞれ印加されると、図４のように、２画素行目）の奇数番目の画素に画素データが表示され、同時に、（ｋ＋１）／２画素行目の偶数番目の画素に黒データが表示される。
【００３８】
次に、時間ｔ３において、走査線ＶＧ（４）にＴＧＩ（ｔ３）、走査線ＶＧ（ｋ＋２）にＴＧＢ（ｔ３）がそれぞれ印加されると、図４のように、２画素行目の偶数番目の画素に画素データが表示され、同時に、（ｋ＋３）／２画素行目の奇数番目の画素に黒データが表示される。
【００３９】
以上の動作を順次繰り返す。図１の回路構成及び図２、図３の駆動方法を用いることにより、動画ボケを解消する従来の駆動方法（図１９〜図２１）と同等の表示イメージ（図２３（ｂ））が実現される。
【００４０】
図１の液晶パネルの回路構成は、図５に示すように、走査方向の各画素を、２画素毎に異なった２本の走査線２１、３１に接続する構成としても良い。
【００４１】
図５の構成とする場合は、信号線駆動回路から図６に示すように、信号線２を２本毎に画像データＤａｔａ（図６のＤａｔａ▲１▼〜▲３▼は、１〜３行目の画素データを表す）と黒データＢＬが出力され、それぞれの信号線２は出力毎に画像データと黒データを交互に出力する。（なお、図６の各信号線電圧：ＶＤ（ｓ〜ｓ＋３）はフレーム毎に反転する。ｓは自然数。）
図７は、図５に示す構成における液晶パネル上の１フレーム期間内での画素データ書き込みと黒データ書き込みの様子を示す模式図である。
【００４２】
本発明の構成にすることによって、信号線駆動回路からは、信号線本数の半分（ｍ／２本）に画素データに応じた階調電圧が出力され、残りの半分の信号線に黒データに応じた電圧が同時に出力される。
【００４３】
図８は、本発明に使用される信号線駆動回路の概略構成図である。本発明の信号線駆動回路は、図２４に示す従来の信号線駆動回路と比較して、黒電位供給部５５が付加されている。
【００４４】
図９に信号線駆動回路の出力部構成の詳細を示す。なお、図９は、液晶パネル部が図１に示す構成の場合に使用される。図９に示すように画像データを格納するラッチ回路（ＬＡＴ）は、従来の信号線駆動回路（図２５）と比較して半分となっている。また、図１に示す構成では、画像データを出力する信号線への極性は同極性であるので（図４）、画像データに応じた正極性の階調電圧と負極性の階調電圧をＳＴＢ信号により切替えて出力するＤＡＣ＋／−が用いられている。出力バッファ部のマルチプレクサ６１は、ＤＡＣ＋／−より出力される画像データに応じた正極性の階調電圧叉は、負極性の階調電圧と、マルチプレクサ６０により選択された正極性の黒画像の電圧Ｖｂｌａｃｋ＋叉は負極性の黒画像の電圧Ｖｂｌａｃｋ−を、２本の信号線に対してそれぞれ選択し、出力する。なお、ＬＡＴに格納される画像データは、奇数番目の信号線への画像データと、偶数番目の信号線への画像データとが信号線への出力毎に入れられる。図９に示す出力部構成とすることで図３に示す出力波形を実現している。
【００４５】
また、本発明の信号線駆動回路は、図１０に示されるような回路構成としても良い。黒電位用出力アンプ８０はＶｂｌａｃｋ＋叉はＶｂｌａｎｋ−のみの出力なため、ダイナミックレンジを必要としないアンプを使用することが可能となる。
【００４６】
液晶パネル部が図５に示す構成の場合は、信号線駆動回路の出力部構成を図１１に示すように構成する。図２５に示す従来の信号線駆動回路との違いは、出力バッファ部のマルチプレクサ６３が４本の信号線に対して、ＤＡＣ＋より出力される画像データに応じた正極性の階調電圧、ＤＡＣ−より出力される画像データに応じた負極性の階調電圧、正極性の黒画像の電圧Ｖｂｌａｃｋ＋、負極性の黒画像の電圧Ｖｂｌａｃｋ−をそれぞれ選択し、出力することである。また、ＬＡＴ、マルチプレクサ６２、ＤＡＣ＋、ＤＡＣ−は、それぞれ従来の信号線駆動回路の半分となる。
【００４７】
図５に示すような液晶パネルの場合、ＬＡＴに格納される画像データは、マルチプレクサ６３により選択される４本の信号線中の左２本、叉は右２本が信号線への出力毎に入れられる。ＬＡＴに格納される画像データは、マルチプレクサ６２によりＤＡＣ＋叉はＤＡＣ−を介して、マルチプレクサ６３に入力され、所定の信号線へ選択が行われると共に、所定の信号線以外には正極性の黒画像の電位Ｖｂｌａｃｋ＋と負極性の黒画像の電位Ｖｂｌａｃｋ−が出力されることで、図６に示す出力となる。また、本発明の信号線駆動回路は、図１２に示されるような回路構成としても良い。黒電位用出力アンプ８１と黒電位用出力アンプ８２は、それぞれＶｂｌａｃｋ＋、Ｖｂｌａｎｋ−のみの出力なため、ダイナミックレンジを必要としないアンプを使用することが可能となる。
【００４８】
本発明の回路構成を適用することにより、従来の信号線駆動回路（図２５参照）と比べて、ラッチ回路（ＬＡＴ）には従来の画素データの半分のデータのみを保持すれば良いことになり、ラッチ回路以外にも図８に示す信号線駆動回路部を構成するシフトレジスタ部５０、データレジスタ部５１、Ｄ／Ａコンバータ部５３のチップサイズを約半分に縮小でき、表示装置として大幅に占有面積を小さくすることができる。
【００４９】
以上のように、本発明の表示装置では、動画表示時の動画ボケを防止できると共に、信号線駆動回路のチップサイズを大幅に縮小することが可能となり、表示装置のコンパクト化が必要とされる技術分野において大いにその効果を発揮することができる。
【００５０】
【発明の効果】
以上のように、本発明の表示装置及びその駆動方法によれば、行列状に並ぶ画素を有する表示装置において、画素の１画素行の内で所定の画素を選択する第１の走査線と、その他の画素を選択する第２の走査線と、画素行毎に設けるこれら第１と第２の走査線を順次選択的に駆動する走査線駆動回路と、第１の走査線により選択される画素に画像データ又は黒色に応じた電圧を供給する第１の信号線と、第２の走査線により選択される画素に画像データ又は黒色に応じた電圧を供給する第２の信号線と、第１と第２の信号線を駆動する信号線駆動回路とを有し、走査線駆動回路は、第１の走査線と当該走査線とは別の画素行を選択する第２の走査線を同時に駆動し、信号線駆動回路は、出力タイミングパルス信号に応じて第１と第２の信号線に画像データに応じた電圧と黒色に応じた電圧を交互に出力することで、画像データに応じた電圧と黒色に応じた電圧をそれぞれ異なる画素行の画素に同時に供給する。従って、従来の信号線駆動回路と比べて、ラッチ回路（ＬＡＴ）には従来の画素データの半分のデータのみを保持すれば良いことになり、ラッチ回路以外にも信号線駆動回路部を構成するシフトレジスタ部、データレジスタ部、Ｄ／Ａコンバータ部のチップサイズを約半分に縮小でき、表示装置として大幅に占有面積を小さくすることができる。
【００５１】
以上のように、本発明の表示装置では、動画表示時の動画ボケを防止できると共に、信号線駆動回路のチップサイズを大幅に縮小することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態の表示装置の概略回路構成である。
【図２】本発明の実施形態の表示装置における走査線の駆動方法を示すタイミングチャート図である。
【図３】本発明の実施形態の表示装置における信号線の駆動方法を示すタイミングチャート図である。
【図４】本発明における液晶パネル上の１フレーム期間内での画素データ書き込みと黒データ書き込みの様子を示す模式図である。
【図５】本発明の実施形態の表示装置の他の形態の概略回路構成である。
【図６】図５に示す本発明の実施形態における信号線の駆動方法を示すタイミングチャート図である。
【図７】図５に示す本発明の実施形態における液晶パネル上の１フレーム期間内での画素データ書き込みと黒データ書き込みの様子を示す模式図である。
【図８】本発明の実施形態の表示装置に用いられる信号線駆動回路部を構成する回路ブロックである。
【図９】図１に示す本発明の実施形態の表示装置に用いられる出力部近傍の信号線駆動回路図である。
【図１０】図１に示す本発明の実施形態の表示装置に用いられる出力部近傍の別の形態の信号線駆動回路図である。
【図１１】図５に示す本発明の実施形態の表示装置に用いられる出力部近傍の信号線駆動回路図である。
【図１２】図５に示す本発明の実施形態の表示装置に用いられる出力部近傍の別の形態の信号線駆動回路図である。
【図１３】従来の液晶パネルのアクティブマトリクス基板の概略回路構成である。
【図１４】従来の表示装置における走査線の駆動方法を示すタイミングチャート図である。
【図１５】従来の表示装置における信号線の駆動方法を示すタイミングチャート図である。
【図１６】従来の方法による画素データ書き込みの様子を示す模式図である。
【図１７】液晶の応答速度によりもたらされる表示装置の輝度の応答特性を示したものである。
【図１８】ある画素についてＣＲＴとＬＣＤの表示光の時間応答の比較結果を示す図である。
【図１９】ホールド型表示装置特有の動きボケを解消するために用いられる表示装置の駆動方法における走査線のタイミングチャート図である。
【図２０】ホールド型表示装置特有の動きボケを解消するために用いられる表示装置の駆動方法における信号線のタイミングチャート図である。
【図２１】ホールド型表示装置特有の動きボケを解消する駆動方法による画素データ書き込みと黒データ書き込みの様子を示す模式図である。
【図２２】図１４、１５に示される従来の駆動方法での表示イメージである。
【図２３】図１９、２０に示されるホールド型表示装置特有の動きボケを解消する駆動方法での表示イメージである。
【図２４】従来の表示装置に用いられる信号線駆動回路部を構成する回路ブロックである。
【図２５】従来の表示装置に用いられる出力部近傍の信号線駆動回路図である。
【図２６】従来の表示装置に用いられる出力部近傍の別の形態の信号線駆動回路図である。
【符号の説明】
１、１１、２１、３１、１０１　　走査線
２、１０２　　信号線
３、１０３　　薄膜トランジスタ（ＴＦＴ）
４、１０４　　画素電極
５、１０５　　共通電極
６、１０６　　走査線駆動回路
７、１０７　　信号線駆動回路
８、１０８　　画素容量
５０、１５０　　シフトレジスタ部
５１、１５１　　データレジスタ部
５２、１５２　　ラッチ部
５３、１５３　　Ｄ／Ａコンバータ部
５４、１５４　　出力バッファ部
５５　　黒電位供給部
６０、６１、２００、２０１　　２対１マルチプレクサ
６３　　４対１マルチプレクサ
７０、７１、１７０、１７１　　出力アンプ
８０、８１、８２　　黒電位用出力アンプ
【図１】
2004012872.tif 000003
【図２】
2004012872.tif 000004
【図３】
2004012872.tif 000005
【図４】
2004012872.tif 000006
【図５】
2004012872.tif 000007
【図６】
2004012872.tif 000008
【図７】
2004012872.tif 000009
【図８】
2004012872.tif 000010
【図９】
2004012872.tif 000011
【図１０】
2004012872.tif 000012
【図１１】
2004012872.tif 000013
【図１２】
2004012872.tif 000014
【図１３】
2004012872.tif 000015
【図１４】
2004012872.tif 000016
【図１５】
2004012872.tif 000017
【図１６】
2004012872.tif 000018
【図１７】
2004012872.tif 000019
【図１８】
2004012872.tif 000020
【図１９】
2004012872.tif 000021
【図２０】
2004012872.tif 000022
【図２１】
2004012872.tif 000023
【図２２】
2004012872.tif 000024
【図２３】
2004012872.tif 000025
【図２４】
2004012872.tif 000026
【図２５】
2004012872.tif 000027
【図２６】
2004012872.tif 000028