(57)【要約】【課題】従来構造の特性を変えずに、絶縁膜の絶縁耐圧が低下を防いだ構造をもつ金属・酸化物・半導体電界効果トランジスタ、絶縁ゲート型バイポーラトランジスタを提供すること。【解決手段】金属・酸化物・半導体電界効果トランジスタ、絶縁ゲート型バイポーラトランジスタにおいて、絶縁膜の絶縁耐圧が低下しやすい箇所は高濃度不純物層と界面をもつ箇所である。この箇所の絶縁膜の厚さを、ＭＯＳ構造を形成し導電に寄与するゲート酸化膜の薄膜より厚くした。絶縁膜の厚さを厚くする前の構造と同等の特性を維持した上で、絶縁耐圧を向上させることができる。【選択図】  図１
2004253679.tif 000002
【特許請求の範囲】
【請求項１】
一対の主表面を有する第１導電形の第１半導体領域と、前記第１半導体領域の一方の主表面に接する第１導電形の第２半導体領域と、他方の主表面へ露出する第２導電形の第３半導体領域と、前記第３半導体領域内に位置し他方の主表面へ露出する複数の第１導電形の第４半導体領域と、前記第３半導体領域より高濃度の不純物を含有し、前記第３半導体領域が露出する主表面と同じ主表面に露出する第２導電形の第５半導体領域と、前記第１半導体領域と前記第４半導体領域とに挟まれた前記第３半導体領域上にゲート絶縁膜を介して形成された複数のゲート電極と、前記複数のゲート電極同士を電気的に接続するゲート配線層と、前記ゲート配線層と前記第５半導体領域との間に形成され、前記ゲート絶縁膜と接する配線層絶縁膜と、前記第３及び第４半導体領域の双方に電気的に接続するエミッタ電極と、前記第２半導体領域と電気的に接続するドレイン電極を備え、前記配線層に隣接する前記配線層絶縁膜の厚さを前記ゲート絶縁膜より厚くしたことを特徴とする金属酸化物半導体電界効果トランジスタ。
【請求項２】
一対の主表面を有する第１導電形の第１半導体領域と、前記第１半導体領域の一方の主表面に接する第１導電形の第２の半導体領域と、他方の主表面に露出する複数の第２導電形の第３半導体領域と、前記第３半導体領域内に位置し他方の主表面に露出する複数の第１導電形の第４半導体領域と、前記第１半導体領域と第４半導体領域とに挟まれた前記第３半導体領域上にゲート絶縁膜を介して形成された複数のゲート電極と、前記複数のゲート電極同士を電気的に接続するゲート配線層が前記ゲート絶縁膜と接する配線層絶縁膜を介して形成され、前記第３半導体領域より高濃度の不純物を含有し、前記第３半導体領域が露出する主表面に露出する第２導電形の第５半導体領域と、前記第３半導体領域と第４半導体領域の双方に電気的に接続するエミッタ電極と、前記第２半導体領域と電気的に接続するドレイン電極を備え、前記第５半導体領域と境界面を持つ前記配線層絶縁膜の厚さは前記ゲートゲート絶縁膜の厚さより大きいことを特徴とする金属酸化物半導体電界効果トランジスタ。
【請求項３】
一対の主表面を有する第１導電形の第１半導体領域と、前記第１半導体領域の一方の主表面に接する第１導電形の第２の半導体領域と、他方の主表面に露出する複数の第２導電形の第３半導体領域と、前記第３半導体領域内に位置し他方の主表面に露出する複数の第１導電形の第４半導体領域と、前記第１半導体領域と第４半導体領域とに挟まれた前記第３半導体領域上にゲート絶縁膜を介して形成された複数のゲート電極と、前記複数のゲート電極同士を電気的に接続するゲート配線層が前記ゲート絶縁膜と接する配線層絶縁膜を介して形成され、前記第３半導体領域より高濃度の不純物を含有し、前記第３半導体領域が露出する主表面に露出する第２導電形の第５半導体領域と、前記第３半導体領域と第４半導体領域の双方に電気的に接続するエミッタ電極と、前記第２半導体領域と電気的に接続するドレイン電極を備え、前記配線層絶縁膜およびゲート絶縁膜のうち、前記第５半導体領域と境界面をもつ箇所の厚さは前記ゲート絶縁膜の厚さより大きくしたことを特徴とする金属酸化物半導体電界効果トランジスタ。
【請求項４】
一対の主表面を有する第１導電形の第１半導体領域と、前記第１半導体領域の一方の主表面に接する第２導電形の第２半導体領域と、他方の主表面へ露出する第２導電形の第３半導体領域と、前記第３半導体領域内に位置し他方の主表面へ露出する複数の第１導電形の第４半導体領域と、前記第３半導体層より高濃度の不純物を含有し、前記第３半導体領域が露出する主表面と同じ主表面に露出する第２導電形の第５半導体領域と、前記第１半導体領域と前記第４半導体領域とに挟まれた前記第３半導体領域上にゲート絶縁膜を介して形成された複数のゲート電極と、前記複数のゲート電極同士を電気的に接続するゲート配線層と、前記ゲート配線層と前記第５半導体領域との間に形成され、前記ゲート絶縁膜と接する配線層絶縁膜と、前記第３及び第４半導体領域の双方に電気的に接続するエミッタ電極と、前記第２半導体領域と電気的に接続するコレクタ電極を備え、前記配線層に隣接する前記配線層絶縁膜の厚さを前記ゲート絶縁膜より厚くしたことを特徴とするゲート絶縁形バイポーラトランジスタ。
【請求項５】
一対の主表面を有する第１導電形の第１半導体領域と、前記第１半導体領域の一方の主表面に接する第２導電形の第２の半導体領域と、他方の主表面に露出する複数の第２導電形の第３半導体領域と、前記第３半導体領域内に位置し他方の主表面に露出する複数の第１導電形の第４半導体領域と、前記第１半導体領域と第４半導体領域とに挟まれた前記第３半導体領域上にゲート絶縁膜を介して形成された複数のゲート電極と、前記複数のゲート電極同士を電気的に接続するゲート配線層が前記ゲート絶縁膜と接する配線層絶縁膜を介して形成され、前記第３半導体領域より高濃度の不純物を含有し、前記第３半導体領域が露出する主表面に露出する第２導電形の第５半導体領域と、前記第３半導体領域と第４半導体領域の双方に電気的に接続するエミッタ電極と、前記第２半導体領域と電気的に接続するコレクタ電極を備え、前記第５半導体領域と境界面を持つ前記配線層絶縁膜の厚さは前記ゲートゲート絶縁膜の厚さより大きいことを特徴とするゲート絶縁形バイポーラトランジスタ。
【請求項６】
一対の主表面を有する第１導電形の第１半導体領域と、前記第１半導体領域の一方の主表面に接する第２導電形の第２の半導体領域と、他方の主表面に露出する複数の第２導電形の第３半導体領域と、前記第３半導体領域内に位置し他方の主表面に露出する複数の第１導電形の第４半導体領域と、前記第１半導体領域と第４半導体領域とに挟まれた前記第３半導体領域上にゲート絶縁膜を介して形成された複数のゲート電極と、前記複数のゲート電極同士を電気的に接続するゲート配線層が前記ゲート絶縁膜と接する配線層絶縁膜を介して形成され、前記第３半導体領域より高濃度の不純物を含有し、前記第３半導体領域が露出する主表面に露出する第２導電形の第５半導体領域と、前記第３半導体領域と第４半導体領域の双方に電気的に接続するエミッタ電極と、前記第２半導体領域と電気的に接続するコレクタ電極を備え、前記配線層絶縁膜およびゲート絶縁膜のうち、前記第５半導体領域と境界面をもつ箇所の厚さは前記ゲート絶縁膜の厚さより大きくしたことを特徴とするゲート絶縁形バイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタ、特に電界効果トランジスタおよび絶縁ゲート型バイポーラトランジスタの改良に関するものである。
【０００２】
【従来の技術】
金属酸化物半導体電界効果トランジスタ（以下、ＭＯＳＦＥＴと略称する）は、特許文献１（特開２００１−１５７４１号公報）に示すようにゲート電極に加える電圧によりドレイン電極とエミッタ電極の間に流す電流を制御するスイッチング素子である。
【０００３】
一方、ドレイン領域にソース層とは逆の導電層を設けることにより、高抵抗層に導電変調を起こさせて、オン抵抗を下げるようにした絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと略称する）も広く使われている。
【０００４】
図４（ａ）は、ＭＯＳＦＥＴの上面図、図４（ｂ）と図４（ｃ）は、それぞれ図４（ａ）のＢ−Ｂ’線、Ｃ−Ｃ’線に沿う断面図である。なお、図４（ａ）では、エミッタ電極層と、電極層間の絶縁膜の表示は省略されている。
【０００５】
図４（ａ）〜図４（ｃ）において、一対の主表面およびｎ−層１２を持つ半導体基板の１主表面に、ゲート絶縁膜３１ａを介してストライプ状の開口を有するゲート電極４１が形成されている。
【０００６】
隣接するゲート絶縁膜３１ａに接して配線層絶縁膜３１ｂが形成され、この絶縁膜３１ｂを介して配線層４４が形成される。配線層４４は、ゲート酸化膜３１ａ上に設けられたゲート電極４１と接続する。
【０００７】
ゲート絶縁膜３１ａは、全面を薄膜部とするか、あるいは、その一部を薄膜部とし、その他の部分を厚膜部に形成される。図では全面が薄膜部となっている場合を示している。配線層絶縁膜３１ｂも、全面をゲート絶縁膜３１ａと同じ厚さの薄膜部とするか、薄膜部と厚膜部を含むように形成される。いずれの場合でも、配線層絶縁膜３１ｂの一部、または、全部は、高濃度不純物を含有するＰ＋層２４との境界面をもっている。
【０００８】
ゲート電極４１を拡散窓または拡散窓の一部として不純物の２重拡散を行うことにより、Ｐ層２１とその端部にｎ＋層２２が形成されている。このゲート電極４１に隣接する、ｎ＋層２２とｎ−層１２で挟まれたｐ層２１の表面にはチャネル領域２３が存在する。
【０００９】
ｎ＋層２２とｐ層２１には、エミッタ電極４２が接続する。ドレイン層となるＮ＋層１１は、ｎ−層１２の片面側全面に形成され、このＮ＋層１１にドレイン電極４３が形成される。エミッタ電極４２および配線層４４は、層間絶縁膜３２によりゲート電極４１から絶縁分離されている。
【００１０】
図４（ｂ）に示すようにｎ＋層２２、Ｐ層２１、ｎ−層１２、ゲート電極４１、ゲート絶縁膜の薄膜部３１ａによってＭＯＳＦＥＴ構造を形成し、ゲート電極４１に正電圧を印加した時にチャネル領域２３を通って電子電流が流れる。
【００１１】
Ｐ層２１より不純物濃度が高い層であるＰ＋層２４は、図４（Ｃ）に示すようにＭＯＳＦＥＴ構造の形成以外の用途のために形成されたものである。例えば、エミッタ電極と同電位層をｎ−層１２内に張りめぐらせる配線があげられる。
【００１２】
図示しないがＩＧＢＴの構造は、前述のＭＯＳＦＥＴの構造とほとんど同じであり、異なる箇所はＭＯＳＦＥＴのドレイン層Ｎ＋層１１をコレクタ層Ｐ＋層におき変えたこと、ドレイン電極４３をコレクタ電極としたことだけである。
【００１３】
図４（ａ）、（ｂ）、（ｃ）には上面から見るとゲート電極４１と配線層４４に囲まれた領域形状が４角形となるものを１例として掲載したが、その他の形状、例えば、６角形、多角形、円形もある。
【００１４】
【特許文献１】
特開２００１−１５７４１号公報
【００１５】
【発明が解決しようとする課題】
ゲート絶縁膜３１ａの薄膜部の厚さは２つの制約により決められる。１つ目の制約は、規定の電圧をゲート電極とエミッタ電極間に印加した際、非破壊である絶縁耐圧をもつ十分な厚さであること、２つ目の制約は、実使用のゲート制御電圧をゲート電極とエミッタ電極間に印加した際、チャネル領域２３がｎ層に反転する程度に絶縁膜の厚さが薄いことである。
【００１６】
配線層に隣接する絶縁膜３１ｂの一部または全面はゲート絶縁膜の薄膜部と同時に形成されるため、薄膜部と同じ膜厚となる。このため薄膜部の一部または全面がｐ＋層２４と境界面を持つ。この構造をもつ複数のチップの絶縁破壊耐圧の分布を見ると、大部分のチップは、理想の絶縁破壊耐圧値に近い値となっているが、一部のチップが理想値より低い値となっている。
【００１７】
本発明の目的は、ゲート絶縁膜の絶縁耐圧低下を防いだ構造のＭＯＳＦＥＴ、ＩＧＢＴを提供することである。
【００１８】
【課題を解決するための手段】
発明者らは、理想の絶縁破壊耐圧値より低い値に分布しているチップの絶縁膜破壊箇所が高濃度不純物層上の絶縁膜の薄膜部であり、理想絶縁破壊耐圧値に近い値のチップの破壊箇所は、高濃度不純物上の絶縁膜以外の箇所の薄膜部にあることを確認した。
【００１９】
本発明は、ＭＯＳＦＥＴ，ＩＧＢＴにおいて、絶縁耐圧の弱点である高濃度不純物層上の絶縁膜を厚膜とすることにより、絶縁耐圧低下を防ぐことである。具体的には、チャネル領域２３上に位置するゲート酸化膜３１ａの薄膜部の２倍以上の厚さとする。
【００２０】
【発明の実施の形態】
（実施例１）
図１は本発明の一実施例を示すもので、上面から見たゲート電極４１と配線層４４に囲まれた領域の形状が４角形であるＭＯＳＦＥＴを代表として説明する。形状は、他の形状、例えば、多角形または円形にすることもできる。
【００２１】
図１（ａ）は、上面図であり、図１（ｂ）、図１（ｃ）は、それぞれ図１（ａ）におけるｂ−ｂ‘線、ｃ−ｃ’線に沿った断面図である。また、図１（ａ）ではエミッタ電極層と、電極層間の絶縁膜は省略してある。
【００２２】
二つの主表面とｎ−層１２を持つ半導体基板に、ゲート酸化膜３１ａを介してストライプ状の開口を有するゲート電極４１が形成されている。ゲート酸化膜３１ａは、その全面または一部が薄膜部３１ａ１となっている。図ではゲート絶縁膜３１ａの全面が薄膜部となっているが、その一部を厚膜部としてもよい。なお、ここでは、ゲート絶縁膜全体を示すときは３１ａを用い、薄膜部を示すときは３１ａ１を用いることとする。
【００２３】
ゲート絶縁膜３１ａに隣接して配線層絶縁膜３１ｂが形成され、配線層絶縁膜３１ｂを介して配線層４４が形成される。配線層絶縁膜３１ｂと接触するようにゲート酸化膜上のゲート電極４１を接続する。
【００２４】
配線層絶縁膜３１ｂは、全面がほぼ均一の厚膜であるか、または厚膜部と薄膜部をもつことも可能である。図では全面を厚膜とし、高濃度不純物を含有するｐ＋層２４と境界面をもち、配線層の下にある配線層絶縁膜３１ｂは厚膜部３１ｂ２となっている。本実施例では図１（ｂ）に示すように、ｐ＋層２４を絶縁膜３１ｂの厚膜部３１ｂ２で覆っている。なお、ここでは、絶縁層絶縁膜全体を示すときは３１ｂを用い、その厚膜部を示すときは３１ｂ２を用いることとする。
【００２５】
このゲート電極４１を拡散窓又は拡散窓の一部として不純物の拡散を行うことにより、ｐ層２１が形成されている。また、その端部にはｎ＋層２２が形成されている。ｎ＋層２２とｐ層２１はエミッタ電極４２と接続しており、ｎ＋層１１はドレイン電極４３と接続している。エミッタ電極４２、配線層４４は二酸化シリコンである層間絶縁膜３２によりゲート電極４１とは絶縁分離されている。
【００２６】
（実施例２）
図２は本発明をＩＧＢＴに実施したときの構造図である。図１のＭＯＳＦＥＴにおいて、Ｎ＋１１層をＰ＋１１‘層に置き換え、他の箇所を同じ構造としたものである。
【００２７】
本発明者らは以下に示す本発明構造のＩＧＢＴおよび従来構造のＩＧＢＴを試作した。従来構造、発明構造ともにゲート絶縁膜３１ａの薄膜部３１ａ１の厚さは０．１μｍであり、異なる点はＰ＋層２４と界面をもつ絶縁膜３１ｂの箇所が、従来の構造では一部または全面が０．１μｍの厚さの薄膜部３１ｂ１となっており、本発明の構造では０．８μｍの厚膜のみとした点である。
【００２８】
絶縁膜内の電界強度は厚膜に反比例するため、Ｐ＋層２４上の絶縁膜３１ｂの電界強度の最大値を発明構造、従来構造で比較すると発明構造は従来構造の１／８となる。絶縁耐圧の弱点箇所にかかる電界強度が１／８に緩和されるため、この箇所で破壊する絶縁破壊チップはなくなり、発明構造の絶縁破壊耐圧分布は図５に示すように理想の絶縁破壊耐圧値に近い分布になった。
【００２９】
このように、発明構造品の絶縁破壊耐圧の分布が従来構造品より、理想値に近づいた結果となり、本発明の効果を確認した。本発明、従来構造ともにｎ＋層２２とＰ層２１とｎ−層１２とゲート電極４１とゲート絶縁膜３１ａでＭＯＳ構造が形成されている。
【００３０】
このため、ゲート電極４１に正電圧を印加した際に、電子電流の経路は本発明、従来構造ともにｎ＋層２２→チャネル領域２３（Ｐ層２１内  ｎ型反転層）→ｎ−層２１である。
【００３１】
また、ｐ＋層２４の用途はＭＯＳ構造を形成して電流を流すことではなく、他の用途を目的として形成されたものである。用途の一例として、エミッタ電極と同電位の層としてｎ−１２層内の各所にはりめぐらせることがあげられる。
【００３２】
したがって、ｐ＋層２４上の絶縁膜３１ｂを薄膜部３１ｂ１から厚膜部３１ｂ２と変えても特性への影響はない。
【００３３】
（実施例３）
ＩＧＢＴ、ＭＯＳＦＥＴのｐ＋層２４が絶縁膜３１ｂだけでなくゲート酸化膜３１ａとも接する場合、またはｐ＋層２４以外のｐ型の高濃度不純物層ｐ＋層２５がゲート酸化膜３１ａと接する場合の実施例を図３に示す。図１と同じ符号の部品は同じ機能を持っている。
【００３４】
図３（ａ）はＭＯＳＦＥＴの上面図、図３（ｂ）と図３（ｃ）はそのＢ−Ｂ‘線およびＣ−Ｃ’に沿う断面図である。また、図２（ａ）ではエミッタ電極層と、電極層間の絶縁膜は省略してある。
【００３５】
高濃度不純物層ｐ＋層２５との接触箇所のゲート酸化膜３１ａを厚膜部３１ａ２とすることにより、接触箇所の絶縁耐圧を確保することができる。
【００３６】
ゲート酸化膜３１ａと接触する高濃度不純物層は、ゲート酸化膜３１ａが薄膜部３１ａ１の場合でも、ゲート電極４１に正電圧印加した際にチャネル反転層にはならないため、厚膜部３１ａ２にしても特性への影響はない。
【００３７】
従来構造の絶縁破壊耐圧値の分布が理想の絶縁破壊耐圧値より低い分布が存在するのは、不純物濃度が高いＰ＋層２４は、高温処理工程時に半導体各層内から結晶欠陥を集まるため、ｐ＋層２４上の薄膜部は、低不純物濃度のＰ＋層２１上の薄膜部３１ａ１より絶縁耐圧が低下しやすくなるためである。
【００３８】
【発明の効果】
以上説明したように、本発明では、絶縁破壊耐圧の弱点である、不純物濃度が高いＰ＋層２４上の絶縁膜を厚くすることによりゲート絶縁膜の絶縁破壊耐圧の低下を防ぐことができた。
【図面の簡単な説明】
【図１】本発明の一実施例を示すＭＯＳＦＥＴの断面構造図である。
【図２】本発明の他の実施例を示すＩＧＢＴの断面構造図である。
【図３】本発明の他の一実施例を示すＭＯＳＦＥＴの断面構造図である。
【図４】従来例のＭＯＳＦＥＴの断面構造図である。
【図５】図１の実施例と図４の従来例の絶縁破壊耐圧の比較する図である。
【符号の説明】
１１…Ｎ＋基板、１１‘…Ｐ＋基板、１２…ｎ−層、２１…ｐ層、２２…ｎ＋層、２３…ｐ層内チャネル領域、２４…Ｐ型の高濃度不純物層、２５…Ｐ型の高濃度不純物層、３１ａ…ゲート絶縁膜、３１ａ１…ゲート絶縁膜の薄膜部（３１ａの一部）、３１ａ２…ゲート絶縁膜の厚膜部（３１ａの一部）、３１ｂ・・・配線層下の絶縁膜、３１ｂ１・・・配線層下の絶縁膜の薄膜部（３１ｂの一部）、３１ｂ２・・・配線層下の絶縁膜の厚膜部（３１ｂの一部）、３２…層間絶縁膜、４１…ゲート電極、４２…エミッタ電極、４３…ドレイン電極、４３’…コレクタ電極。
【図１】
2004253679.tif 000003
【図２】
2004253679.tif 000004
【図３】
2004253679.tif 000005
【図４】
2004253679.tif 000006
【図５】
2004253679.tif 000007