(57)【要約】【課題】アナログ回路の出力電圧状態を判断し、アナログ回路が起動していない場合は、起動回路が動作しアナログ回路を起動させ、アナログ回路が起動した場合には、起動回路を自動的に非動作とする。【解決手段】ＢＧＲ回路出力をＮＯＴ論理回路であるインバータ回路ＩＮＶ０１に接続し、インバータ回路ＩＮＶ０１がＢＧＲ回路出力電圧を、インバータ回路ＩＮＶ０１の論理閾値でＢＧＲ回路が起動しているか、非起動かを判断し、ＢＧＲ回路が非起動と判断した場合はインバータ回路ＩＮＶ０１が起動電流源トランジスタＭＮ０１をオンし、ＢＧＲ回路を起動し、ＢＧＲ回路が起動したと判断した場合は起動電流源トランジスタＭＮ０１をオフする。【選択図】    図１
2004272346.tif 000002
【特許請求の範囲】
【請求項１】
電源投入により、基準電圧を発生するアナログ回路を起動せしめる起動回路において、前記アナログ回路の出力にデジタル論理回路を接続し、前記デジタル論理回路の出力が電流源回路に接続され、前記アナログ回路の出力が所定の値に達していない場合は、前記デジタル論理回路の出力が前記電流源回路を動作させ前記アナログ回路を起動せしめ、前記アナログ回路の出力が前記所定の値を超えた場合は、前記デジタル論理回路の出力が前記電流源回路を非動作とすることを特徴とする起動回路。
【請求項２】
前記デジタル論理回路は前記アナログ回路の出力の前記所定の値をデジタル論理信号として認識し、前記電流源回路の動作、非動作を制御することを特徴とする請求項１記載の起動回路。
【請求項３】
前記デジタル論理回路がＮＯＴ論理回路であることを特徴とする請求項１または２に記載の起動回路。
【請求項４】
前記電流源回路はＮチャネルＭＯＳＦＥＴからなることを特徴とする請求項３記載の起動回路。
【請求項５】
前記アナログ回路の電源電圧を降圧した電圧を前記ＮＯＴ論理回路の電源電圧としたことを特徴とする請求項３記載の起動回路。
【請求項６】
前記電流源回路をＮチャネルＭＯＳＦＥＴの２段直列接続構造とし、前記電流源回路の電源を前記アナログ回路の電源と同一としたうえで、前記電源に近い側のＮチャネルＭＯＳＦＥＴのゲートに素子耐圧以下の電圧を与えることを特徴とする請求項４記載の起動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は例えば半導体集積回路におけるアナログ回路に関連し、基準電圧を発生するアナログ回路の起動回路に関する。
【０００２】
【従来の技術】
【非特許文献１】「Ｈ．Ｂａｎｂａ  ｅｔ  ａｌ．，“Ａ  ＣＭＯＳ  Ｂａｎｄｇａｐ  Ｒｅｆｅｒｅｎｃｅ  Ｃｉｒｃｕｉｔ  ｗｉｔｈ  Ｓｕｂ−１−Ｖ  Ｏｐｅｒａｔｉｏｎ，”ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．，３４，ｐ．６７０−ｐ．６７４，１９９９．」
【非特許文献２】「Ａ．Ｂｏｎｉ，“Ｏｐ−Ａｍｐｓ  ａｎｄ  Ｓｔａｒｔｕｐ  Ｃｉｒｃｕｉｔｓ  ｆｏｒ  ＣＭＯＳ  Ｂａｎｄｇａｐ  Ｒｅｆｅｒｅｎｃｅｓ  Ｗｉｔｈ  Ｎｅａｒ  １−Ｖ  Ｓｕｐｐｌｙ，”ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．，３７，ｐ．１３３９−ｐ．１３４３，２００２．」。
【０００３】
上記非特許文献１、２に示される従来技術では電源投入に同期して、外部から起動信号（パワーオンリセット）を供給していた。従来の代表的な起動回路について、被起動回路としてＣＭＯＳ演算増幅器（ＯＰＡＭＰ）を用いたバンドギャップリファレンス（ＢＧＲ）回路を例に挙げ図８〜図１０を用いて説明する。図８は典型的なＢＧＲ回路である。電源電圧が０Ｖから所定の動作電圧に昇圧されたとする。正常な動作では、ＢＧＲ回路はバンドギャップ電圧と回路抵抗Ｒ１〜Ｒ３で決まる基準電圧を出力する。しかし、基準電圧以外の電圧で、ＯＰＡＭＰが安定動作する点が複数ある場合、求める基準電圧以外の電圧にＢＧＲ回路の出力が固定されてしまうことが知られている。図９、図１０を用いてこの過渡現象を説明する。
【０００４】
図１０は、図８に示した帰還ループをＸ点で切り離し、図９のＡ点に電圧を印加して行った場合のＯＰＡＭＰ出力Ｂ点を観測した図である。Ａ点とＢ点の電圧が同じ場合に、図８のＢＧＲ回路の出力電圧として成立することとなる。図１０では、約１．２８Ｖ以外に、０Ｖと約０．６ＶでＡ点とＢ点が等しくなり、これらの電圧でＢＧＲ回路が安定する可能性があることを示している。すなわち、ＢＧＲ回路の電源電圧を徐々に昇圧し、所定の電源電圧に達した状態でも、回路出力が０Ｖで安定してしまう可能性があることを示している。一般的なＢＧＲ回路では、要求する出力電圧（基準電圧）は約１．２〜１．３Ｖであるが、図１０のように要求出力以外の出力電圧で安定してしまう現象を「起動不良」と称する。
【０００５】
この起動不良を回避するには、ＢＧＲ回路の電源投入とともに、ＢＧＲ回路出力電圧を要求する電圧まで昇圧せしめる機構を具備していれば良い。従来技術では、ＢＧＲ回路が搭載されているＬＳＩの電源投入に同期して、外部回路から起動信号を供給する方式が主流であった。図１１は、従来技術の例を示す図である。ＢＧＲ回路の出力端子ＢＧＲＯＵＴに、起動用トランジスタＭＮ０４が接続されており、この起動用トランジスタＭＮ０４のゲートに外部からの起動信号ＰＯＮＲＳＴを加えることにより起動用トランジスタＭＮ０４がオン状態となり、ＢＧＲ回路にバイアス電流を流すことでＢＧＲ回路を起動する。ＢＧＲ回路の起動後は起動用トランジスタＭＮ０４をオフ状態に切り換える。
【０００６】
【発明が解決しようとする課題】
この従来例では図１１で示したとおり、外部からの起動信号ＰＯＮＲＳＴが必要である点と、ＢＧＲ回路が正常に起動したか否かを判定する機構を具備していない点である。また、ＢＧＲ回路の起動回路は確実にＢＧＲ回路を起動せしめる機能と、可能な限り少ない消費電流を両立することが望ましいが、ＢＧＲ回路の出力状態を判定しない従来例では、過剰な消費電流を必要とする場合があったり、ＬＳＩの電源投入と起動信号の切り換えタイミングにおいて、プロセスばらつきや環境変動を考慮した慎重な設計が必要であるなどの問題点があった。
【０００７】
また、ＢＧＲ回路の要求する出力電圧が１．２Ｖ〜１．３Ｖであることは、ＢＧＲ回路の起動状態の起動、非起動の判定を困難にしている問題がある。すなわち、ＢＧＲ回路の出力電圧に対し、起動回路電源電圧が２倍程度以上となると、ＢＧＲ回路の出力電圧はデジタル論理信号の中間電圧となり、論理信号として扱いにくくなる問題がある。
【０００８】
本発明は上述の課題を解決するためになされたもので、電源の投入に伴い、起動回路によりアナログ回路を確実に起動させ、アナログ回路が起動したことを論理信号で判断し、起動回路自身が非動作となる起動回路を提供することを目的としている。
【０００９】
【課題を解決するための手段】
請求項１に係る起動回路は電源投入により、基準電圧を発生するアナログ回路を起動せしめる起動回路において、前記アナログ回路の出力にデジタル論理回路を接続し、前記デジタル論理回路の出力が電流源回路に接続され、前記アナログ回路の出力が所定の値に達していない場合は、前記デジタル論理回路の出力が前記電流源回路を動作させ前記アナログ回路を起動せしめ、前記アナログ回路の出力が前記所定の値を超えた場合は、前記デジタル論理回路の出力が前記電流源回路を非動作とする。
【００１０】
請求項２に係る起動回路は前記デジタル論理回路は前記アナログ回路の出力の前記所定の値をデジタル論理信号として認識し、前記電流源回路の動作、非動作を制御する。
【００１１】
請求項３に係る起動回路は前記デジタル論理回路がＮＯＴ論理回路によって実現される。
【００１２】
請求項４に係る起動回路は前記電流源回路はＮチャネルＭＯＳＦＥＴからなる。
【００１３】
請求項５に係る起動回路は前記アナログ回路の電源電圧を降圧した電圧を前記ＮＯＴ論理回路の電源電圧とする。
【００１４】
請求項６に係る起動回路は前記電流源回路をＮチャネルＭＯＳＦＥＴの２段直列接続構造とし、前記電流源回路の電源を前記アナログ回路の電源と同一としたうえで、前記電源に近い側のＮチャネルＭＯＳＦＥＴのゲートに素子耐圧以下の電圧を与える。
【００１５】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について説明する。
【００１６】
図１、図２および図３を用いて本発明の第１の実施の形態を説明する。まず、本発明の第１の実施の形態の接続について説明する。本発明の起動回路は、起動電流源回路にＮチャネルＭＯＳＦＥＴ（ｎＭＯＳ）を用い、バンドギャップリファレンス（ＢＧＲ）回路出力を入力とする１つのインバータ回路（ＮＯＴ論理回路）の出力によって起動電流源回路のオン、オフ状態を制御することを特徴としており、図１（ａ）に示すように、ＢＧＲ出力端子ＢＧＲＯＵＴは起動回路内のインバータ回路ＩＮＶ０１の入力に接続される。インバータ回路ＩＮＶ０１の出力は、起動電流源回路を構成する起動電流源トランジスタ（ＮチャネルＭＯＳＦＥＴ）ＭＮ０１のゲートに接続され、起動電流源トランジスタＭＮ０１のオンおよびオフ状態を制御する。一方、起動電流源トランジスタＭＮ０１のソースはＢＧＲ出力端子ＢＧＲＯＵＴに接続され、起動電流源トランジスタＭＮ０１がオン状態で、ＢＧＲ回路へ起動電流を供給する。
【００１７】
次に本発明の第１の実施の形態の動作について説明する。ＢＧＲ回路電源電圧が０ＶよりＶＤＤまで所定の時間内に昇圧された場合、インバータ回路ＩＮＶ０１の出力はＢＧＲ回路電源電圧とＢＧＲ回路出力電圧の差がインバータ回路ＩＮＶ０１の論理閾値を超えた後、ＢＧＲ回路電源電圧の増加に応じて上昇する。ＢＧＲ回路電源電圧の増加に伴ってＢＧＲ回路出力が上昇しなければ、インバータ回路ＩＮＶ０１の出力は起動電流源トランジスタＭＮ０１をオン状態にせしめ、ＢＧＲ回路出力端子ＢＧＲＯＵＴに起動電流Ｉ＿ｓｔａｒｔを供給する。これによってＢＧＲ回路が起動し、ＢＧＲ回路出力端子ＢＧＲＯＵＴの電圧ＶＯＵＴが所定の値を超えると、インバータ回路ＩＮＶ０１の出力が反転して接地レベルとなる。この動作によって、起動電流源トランジスタＭＮ０１はオフ状態となり、起動電流Ｉ＿ｓｔａｒｔを遮断する。インバータ回路ＩＮＶ０１の論理閾値（所定の値）を起動電流Ｉ＿ｓｔａｒｔがＢＧＲ回路を起動せしめるのに十分な値に設計することで、いかなる長さの電源電圧上昇時間においても確実に起動することが可能である。なお、インバータ回路ＩＮＶ０１は図１（ｂ）に示すようにｐＭＯＳとｎＭＯＳの２個のトランジスタで構成できる。
【００１８】
この起動回路は、ＢＧＲ回路出力がインバータ回路ＩＮＶ０１の論理閾値に達するまで動作し、ＢＧＲ回路出力がインバータ回路ＩＮＶ０１の論理閾値を超えＢＧＲ回路起動後はインバータ回路ＩＮＶ０１の出力が接地レベルとなり、起動電流源トランジスタＭＮ０１のゲートに接地レベルの電圧を印加する事で起動電流源トランジスタＭＮ０１に流れる電流を断じることができ、自動的に起動回路はオフ状態（非動作）となる。すなわち、ＢＧＲ回路の出力状態を自動的に感知する。また、ＢＧＲ回路起動後の定常状態においては、起動電流源トランジスタＭＮ０１のソース電圧はＢＧＲ回路の出力電圧と等しくなるから、起動電流源トランジスタＭＮ０１のゲートの接地レベル固定は極めて強固なオフ状態を維持することになる。この特徴によって、本発明の起動回路は電源電圧の変動によって起動回路の状態が影響されない利点を具備する。また、起動電流源トランジスタをｎＭＯＳとすることで、起動状態を論理処理するインバータは１つあればよく、初期状態を設定するための素子や回路なども不要であり、本起動回路に必要な素子はＭＯＳＦＥＴが３個のみで、極めて小型に実現できる。
【００１９】
従来、ＢＧＲ回路電源から起動電流を供給する起動電流源トランジスタはＰチャネルＭＯＳＦＥＴ（ｐＭＯＳ）が多く用いられているが、本発明ではＮチャネルＭＯＳＦＥＴ（ｎＭＯＳ）を用いて、回路構成を簡単にしている。起動電流源トランジスタがｐＭＯＳの場合は、ＢＧＲ回路が起動後に起動電流源トランジスタのソースと同じレベルのゲート電圧によって起動電流源トランジスタを遮断する必要があるため、起動電流源トランジスタのソースをＢＧＲ回路電源に接続した場合、起動回路電源はＢＧＲ回路電源と同一にする必要があり、論理設計を困難にする。またｐＭＯＳを電流源トランジスタとする場合は、制御回路としてのインバータ回路は２つ必要である。ｎＭＯＳ電流源とインバータ回路による本発明の構成では、このような制約がない。
【００２０】
本第１の実施の形態において、ＢＧＲ回路電源電圧ＶＤＤが０Ｖから２．５Ｖまで、５ｍＶ／ｍｓの速度で昇圧された場合における、周囲温度は２５℃での起動過程のシミュレーション例を図２に示す。図２に示すように、本発明の起動回路を取り除いた場合、ＢＧＲ回路はＢＧＲ回路電源電圧ＶＤＤが規定の電圧に達しても出力ＶＯＵＴは０Ｖである。一方、本発明の起動回路を付加した場合は、出力ＶＯＵＴはＢＧＲ回路に要求する出力電圧（基準電圧）である約１．２８Ｖに達し、正常に起動していることがわかる。
【００２１】
図３は、本第１の実施の形態において、起動時の温度を−４０℃から１２０℃まで変化させた場合の起動過程におけるＢＧＲ回路出力電圧変化である。この温度範囲は、半導体集積回路の起動時において一般的に考えられる周囲温度範囲である。ＢＧＲ回路電源電圧の昇圧速度は図２と同一である。本発明の起動回路を用いることにより、−４０℃から１２０℃の温度範囲において確実にＢＧＲ回路が起動している。
【００２２】
次に図４および図５を用いて本発明の第２の実施の形態を説明する。図４は、起動回路の素子耐圧がＢＧＲ回路電源電圧に比べて低い場合における起動回路構成例である。本発明の第２の実施の形態における起動回路はＢＧＲ回路出力端子ＢＧＲＯＵＴとインバータ回路ＩＮＶ０１の入力端子を接続し、ＢＧＲ回路出力端子ＢＧＲＯＵＴとＢＧＲ回路電源との間に直列接続（カスコード接続）された２つのｎＭＯＳ起動電流源トランジスタ（ＮチャネルＭＯＳＦＥＴの２段直列接続構造）ＭＮ０１およびＭＮ０２を接続し、起動電流源トランジスタＭＮ０１とＭＮ０２の接続ノードｎｎ１にクランプ効果を安定させるためのｎＭＯＳトランジスタＭＮ０３のドレインを接続し、ｎＭＯＳトランジスタＭＮ０３のゲートとソースは接地している。ＢＧＲ回路電源と接地の間に抵抗ＲａとＲｂを接続し、抵抗ＲａとＲｂの接続ノードをインバータ回路ＩＮＶ０１の電源端子および起動電流源トランジスタＭＮ０２のゲートに接続している。このＢＧＲ回路電源電圧ＶＤＤを抵抗ＲａとＲｂによって分圧された電圧ＶＤＤＳをインバータ回路ＩＮＶ０１の電源電圧とし、また、このインバータ回路ＩＮＶ０１の電源電圧ＶＤＤＳを接続ノードｎｎ１の電位を安定するためのクランプ電圧として用いている。
【００２３】
本第２の実施の形態の起動回路では、起動完了後に起動電流源トランジスタＭＮ０１のゲート−ソース間の電圧Ｖｇｓが負となる。このため、ｎＭＯＳトランジスタＭＮ０３を接続しないと接続ノードｎｎ１の電圧は電源電圧ＶＤＤＳより大きくなってしまう。ゲートとソースを接地したｎＭＯＳトランジスタを接続ノードｎｎ１に接続することにより、ＢＧＲ回路の起動完了後の接続ノードｎｎ１の電圧を電源電圧ＶＤＤＳ以下に固定する。
【００２４】
この第２の実施の形態における１つの特徴は、ＢＧＲ回路の出力電圧が１．２Ｖ〜１．３Ｖであることが、ＢＧＲ回路の出力電圧に対し、インバータ回路ＩＮＶ０１の電源電圧が２倍程度以上となると、ＢＧＲ回路の出力電圧がインバータ回路ＩＮＶ０１のデジタル論理信号の中間電圧となり、論理信号として扱いにくくなる問題を解決していることである。すなわち、図４に示すように、ＢＧＲ回路電源電圧ＶＤＤを抵抗Ｒａ、Ｒｂでの分割により降圧した電源電圧ＶＤＤＳを、インバータ回路ＩＮＶ０１の電源電圧として用いることにより、インバータ回路ＩＮＶ０１の論理閾値電圧設計を容易にしていることであり、かつ、インバータ回路ＩＮＶ０１が駆動する起動電流源トランジスタＭＮ０１がオン状態となるためには、起動電流源トランジスタＭＮ０１のゲート−ソース間の電圧Ｖｇｓは起動電流源トランジスタＭＮ０１の閾値電圧以上あればよく、本第２の実施の形態の構成によれば、電源電圧ＶＤＤＳをＢＧＲ出力電圧と等しく設定しても、電圧Ｖｇｓは最大１．２Ｖ〜１．３Ｖが得られ、一般的なｎＭＯＳの閾値電圧０．２Ｖ〜０．６Ｖに比して充分大きい。すなわち、ＢＧＲ回路出力電圧をそのままインバータ回路ＩＮＶ０１の制御論理信号として用いることが可能であり、ＢＧＲ回路起動後におけるインバータ回路ＩＮＶ０１のリーク電流を抑制しつつ、ＢＧＲ回路出力レベルに応じた起動回路のオン、オフ状態を実現できる。
【００２５】
もう１つの特徴は起動電流源トランジスタを２段（ＭＮ０１、ＭＮ０２）の直列接続構成とし、ＢＧＲ回路電源側の起動電流源トランジスタＭＮ０２のゲートに電源電圧ＶＤＤＳを与え、ＢＧＲ回路出力端子ＢＧＲＯＵＴ側の起動電流源トランジスタＭＮ０１のゲートにインバータ回路ＩＮＶ０１の出力を与える構成により、起動電流源トランジスタＮＭ０２のクランプ効果により、起動電流源トランジスタＭＮ０１とＭＮ０２の接続ノードｎｎ１の電圧は、起動電流源トランジスタＭＮ０２のゲート電圧以上に上昇しない。すなわち、ＢＧＲ回路電源電圧ＶＤＤと電源電圧ＶＤＤＳの電位差、および、接続ノードｎｎ１における電圧が素子耐圧以下となるように電源電圧ＶＤＤＳを決定すればよい。このたため、ＢＧＲ回路の回路電源電圧ＶＤＤを起動電流源トランジスタの電源電圧としても起動電流源トランジスタに加える電圧を素子耐圧以下に設定でき、低い耐圧の素子でも充分な駆動力を具備した起動回路を構成できる。ただし、ＢＧＲ回路の回路電源電圧は素子耐圧の２倍以下に限定される。この第２の実施の形態は電源電圧ＶＤＤＳをＢＧＲ回路出力レベルに応じてインバータ回路ＩＮＶ０１の論理識別に適した電圧に設定し、その電源電圧ＶＤＤＳをクランプ電圧に使用し、低い素子耐圧の素子でも起動回路が構成できる２つの特徴を同時に達成している。これら２つの特長を別々に達成することも可能なことは明らかである。この第２の実施の形態の駆動回路の回路構成はＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｅｒ）素子のように、同じウエハ上に異なる素子耐圧をもつＭＯＳＦＥＴの構成が困難な場合に有効である。また、一般的なバルク素子においても、起動回路設計時に使用素子耐圧の制限を克服できるため、適切な回路設計に貢献できる。また、インバータ回路の論理閾値電圧設計を容易にしている。
【００２６】
図５を用いて、本第２の実施の形態における起動過程を説明する。図５はＢＧＲ回路電源電圧ＶＤＤ＝２．５Ｖ、ＢＧＲ出力電圧ＶＯＵＴ＝約１．２８Ｖ、素子耐圧を１．５Ｖとし、本第１の実施の形態における図２と同様の条件による起動時出力の過渡変化をシミュレーションした結果を示している。図５で示したＢＧＲ回路電源電圧ＶＤＤ、電源電圧ＶＤＤＳ、インバータ回路ＩＮＶ０１の出力ｓｔａｒｔの電圧、接続ノードｎｎ１の電圧、出力端子ＢＧＲＯＵＴの電圧変化から、起動過程と起動後において、図４の起動回路に使用されている各トランジスタのゲート−ドレイン間、ゲート−ソース間、ドレイン−ソース間の各電位差が、素子耐圧である１．５Ｖを超えていないことがわかる。なお、図５において電源電圧ＶＤＤＳの電圧変化の途中からは接続ノードｎｎ１の電圧変化と重なり表示されていない。
【００２７】
本第２の実施の形態では、電源電圧ＶＤＤＳを、抵抗体Ｒ１およびＲ２の比によって発生しているが、図６に示すようにトランジスタを多段接続したバイアス発生回路やトランジスタと抵抗素子を組み合わせた回路も利用可能である。もちろん、別電源として、既に降圧された電圧を回路外部から導入しても良い。
【００２８】
また、本第２の実施の形態では、充分な起動電流を得るために、直列接続した２つのｎＭＯＳをＢＧＲ回路電源電圧ＶＤＤに接続したが、起動電流が数μＡ〜数十μＡ程度で良い場合は、抵抗ＲａとＲｂがそれぞれ数ｋΩであっても、電源電圧ＶＤＤＳを起動電流源として用いることが可能である。このような場合の第３の実施の形態を図７に示す。図７に示した起動回路では、電源電圧ＶＤＤＳをインバータ回路ＩＮＶ０１と起動電流源トランジスタＭＮ０１の電源として用いる。電源電圧ＶＤＤＳをトランジスタの耐圧以下に設定すれば、第２の実施の形態で示した素子耐圧の問題も解決できる。また、素子耐圧に制約がないのであれば起動電流源トランジスタＭＮ０１のドレインをＢＧＲ回路電源に接続してもさしつかえない。このような構成においても、起動後は電流源ｎＭＯＳが強固なオフ状態を維持できる。
【００２９】
このように、本発明は、ＢＧＲ回路の出力状態を自動的に認識して自己制御する起動回路を極めて少ない素子数と面積によって実現し、起動回路の低消費電力化に貢献できる。また、ＢＧＲ回路起動後の定常状態において、起動回路が強固なオフ状態を保つため、起動回路付加による電源雑音除去比（ＰＳＲＲ＝Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  ｎｏｉｓｅ  Ｒｅｊｅｃｔｉｏｎ  Ｒａｔｉｏ）への影響を最小限に抑制することが可能である。また、ＢＧＲ回路の特性に合わせて起動回路の制御性を調整できるため、柔軟で確実な起動回路設計が可能である。さらに、ＳＯＩ素子など、素子耐圧に制約のあるデバイスにおいても容易に起動回路を構成可能である。
【００３０】
【発明の効果】
本発明の請求項１によれば、アナログ回路出力電圧が所定の値か否かを判断し、所定の値で無い場合は起動回路が自動的に動作しアナログ回路を起動し、所定の値になれば自動的に起動回路を非動作とする。
【００３１】
本発明の請求項２、３によれば、アナログ回路出力電圧を起動回路の論理信号として用いることで起動回路の動作、非動作を制御でき、アナログ回路を確実に起動せしめる。
【００３２】
本発明の請求項４によれば、アナログ回路へ起動電流を与える電流源回路が少ない素子数で構成できる。
【００３３】
本発明の請求項５によれば、アナログ回路の出力の所定の値を論理回路として判断できる回路が簡単に構成できる。
【００３４】
本発明の請求項６によれば、アナログ回路電源電圧より低い素子耐圧の素子を用いても、アナログ回路電源を用いて起動回路の構成が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す起動回路の基本構成。
【図２】本発明の第１の実施の形態における起動過程シミュレーション（１）。
【図３】本発明の第１の実施の形態における起動過程シミュレーション（２）。
【図４】本発明の第２の実施の形態の素子耐圧が低い場合における起動回路。
【図５】本発明の第２の実施の形態における起動過渡特性。
【図６】本発明の第２の実施の形態におけるバイアス発生回路。
【図７】本発明の第３の実施の形態の電源を降圧した起動回路
【図８】バンドギャップリファレンス（ＢＧＲ）回路例。
【図９】ＢＧＲ回路におけるオープンループ回路例。
【図１０】ＢＧＲ回路におけるオープンループ特性。
【図１１】従来の起動回路
【符号の説明】
ＩＮＶ０１…インバータ回路
ＭＮ０１、ＭＮ０２…起動電流源トランジスタ
【図１】
2004272346.tif 000003
【図２】
2004272346.tif 000004
【図３】
2004272346.tif 000005
【図４】
2004272346.tif 000006
【図５】
2004272346.tif 000007
【図６】
2004272346.tif 000008
【図７】
2004272346.tif 000009
【図８】
2004272346.tif 000010
【図９】
2004272346.tif 000011
【図１０】
2004272346.tif 000012
【図１１】
2004272346.tif 000013