(57)【要約】【課題】差動伝送する電流ドライバにおいて、コモンモード電位が幅広い範囲の電位（ワイドレンジ）に変化しても高速差動伝送できるようにすること。【解決手段】伝送線路対ＴＰ／ＮＴＰのコモンモード電位Ｖｃｍに応じて電流ドライバ１０１の出力電流を補正する電流補正回路１０２を、電流ドライバ１０１のｐＭＯＳ電流源トランジスタ１０３とスイッチ回路１０５との間に結合させる。【選択図】      図１
2004253859.tif 000002
【特許請求の範囲】
【請求項１】
伝送線路対の間に接続された終端抵抗に電流を流すことにより前記伝送線路対を駆動する電流ドライバ回路であって、
電源電位レベルに接続された電流源トランジスタを有し且つ前記伝送線路対に結合された電流ドライバと、
前記電流源トランジスタの出力側に結合され且つ前記伝送線路対のコモンモード電位に応じて前記電流ドライバの出力電流を補正する電流補正回路とを備えていることを特徴とする電流ドライバ回路。
【請求項２】
前記電流補正回路は、前記電流源トランジスタに接続された電源電位レベルと前記コモンモード電位との差が所定値よりも小さくなったときに前記出力電流の補正を開始することを特徴とする請求項１に記載の電流ドライバ回路。
【請求項３】
前記電流補正回路は、前記電流源トランジスタが非飽和領域に入った場合における前記出力電流の減少分だけ電流を増大させることを特徴とする請求項１に記載の電流ドライバ回路。
【請求項４】
前記電流補正回路は、
前記電源電位レベルとグランドレベルとの間に互いに直列に接続された複数の抵抗と、
前記複数の抵抗の端子電位と前記コモンモード電位とを比較するためのコンパレータと、
前記コンパレータに入力される前記コモンモード電位と前記端子電位との大小関係が反転することにより活性化される負荷トランジスタと、
前記負荷トランジスタを流れる電流に比例した電流を前記電流ドライバに供給するミラートランジスタとを備えていることを特徴とする請求項１に記載の電流ドライバ回路。
【請求項５】
前記電流補正回路は、前記電源電位レベルと前記グランドレベルとの間に設けられ且つ前記複数の抵抗と直列に接続されたトランジスタを更に備えていることを特徴とする請求項４に記載の電流ドライバ回路。
【請求項６】
前記コンパレータは、ゲートに前記コモンモード電位が入力される第１のｎＭＯＳトランジスタと、ゲートに前記端子電位が入力される第２のｎＭＯＳトランジスタと、前記第１及び前記第２のｎＭＯＳトランジスタのそれぞれに一端が接続された第１の電流源とを備え、
前記負荷トランジスタは、第２の電流源トランジスタが並列に接続され且つ一端が前記第１のｎＭＯＳトランジスタに接続されたｐＭＯＳトランジスタから構成され、
前記第１のｎＭＯＳトランジスタのソースとゲートとの間の電位差をＶｇｓと、前記第１のｎＭＯＳトランジスタのしきい値電圧をＶｔ  と、前記第１のｎＭＯＳトランジスタのチャネル幅及びチャネル長などにより定まる定数をβと、前記第２の電流源を流れる電流をＩと、前記負荷トランジスタのドレイン電流に対する前記ミラートランジスタのドレイン電流のミラー比をαとした場合、
前記ミラートランジスタから前記電流ドライバに供給される電流は、｛β×（Ｖｇｓ−Ｖｔ  ）２  −Ｉ｝×αであることを特徴とする請求項４に記載の電流ドライバ回路。
【請求項７】
前記電流補正回路を前記電流ドライバから切り離す切り替えスイッチを更に備えていることを特徴とする請求項１に記載の電流ドライバ回路。
【請求項８】
伝送線路対の間に接続された終端抵抗に電流を流すことにより前記伝送線路対を駆動する電流ドライバ回路であって、
前記伝送線路対に流れる電流を制御するための複数のスイッチ回路を有する電流ドライバと、
前記伝送線路対のコモンモード電位の変化に応じて前記複数のスイッチ回路の動作を段階的に制御する電流補正回路とを備えていることを特徴とする電流ドライバ回路。
【請求項９】
前記電流補正回路は、電源電位レベルと前記コモンモード電位との差が小さくなるにしたがって前記複数のスイッチ回路を段階的に動作させることを特徴とする請求項８に記載の電流ドライバ回路。
【請求項１０】
前記電流補正回路は、前記複数のスイッチ回路を構成するスイッチ素子のうちの活性化されるスイッチ素子の合計トランジスタサイズが、前記コモンモード電位と前記電源電位レベルとの差に対して非線形に変化するように、前記複数のスイッチ回路を段階的に動作させることを特徴とする請求項８に記載の電流ドライバ。
【請求項１１】
前記複数のスイッチ回路のうちの所定のスイッチ回路は、該所定のスイッチ回路を構成するスイッチ素子と前記伝送線路対の一方との間に、直列に接続された抵抗を備えていることを特徴とする請求項８に記載の電流ドライバ回路。
【請求項１２】
前記複数のスイッチ回路を構成するスイッチ素子はＭＯＳトランジスタからなり、且つ該ＭＯＳトランジスタのゲートは所定の抵抗を介してグランドレベルに接続されていることを特徴とする請求項８に記載の電流ドライバ回路。
【請求項１３】
前記複数のスイッチ回路を構成するスイッチ素子は、微細化されたＭＯＳトランジスタから構成されていることを特徴とする請求項８に記載の電流ドライバ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速差動伝送する電流ドライバ回路に関する。
【０００２】
【従来の技術】
近年、デジタル放送用テレビ及びＤＶＤ機器などの民生機器の急速な普及に伴い、データを高速に伝送する必要性が高まっている。このため、現在、ＩＥＥＥ１３９４及びＳｅｒｉａｌ−ＡＴＡ等の高速シリアルデータインターフェース方式の規格が市場に多く採用されている。これらの高速シリアルデータインターフェース技術においては、ＬＳＩ内部のデータを電流ドライバ回路により高速差動送信すると共に、ＬＳＩ外部から送られてくる高速データに対しても、伝送線路対（ツイストペアケーブル）を介してＬＳＩ内部のレシーバ回路で差動受信する。
【０００３】
このような差動伝送においては、伝送線路対を用いて長距離伝送を行なうため、殆どの場合において、入出力部にはアナログ回路が用いられると共に、アナログ回路には３．３Ｖ系のＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが使用される。３．３Ｖ系のＣＭＯＳトランジスタは、ＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｄｉｓｃｈａｒｇｅ）などの外部からの影響からデバイスを保護する意味でも使用せざるを得ない。また、差動伝送を行なう際にはその差動信号の中間電位であるコモンモード電位を決定する必要がある。ところが、送信側と受信側とに互いに異なるコモンモード電位が設定されている場合、相互に必ず電位差が発生するため、どちらかに電流が流れ込むことになる。このため、通常は、送信側でそのコモンモード電位を決定するか、もしくは受信側でコモンモードを決定するかのいずれかになる。したがって、コモンモード電位は通常固定ではなく、一定の幅を持たせてあることが多い。
【０００４】
図８は従来の差動伝送を行なう電流ドライバ回路を示す構成図である（例えば特許文献１及び特許文献２参照）
図８に示すように、電流ドライバ回路１は、電源電位レベルＶｄｄ’に接続されたｐＭＯＳ電流源トランジスタ２と、グランドレベルＶｓｓ’に接続されたｎＭＯＳ電流源トランジスタ３と、ｐＭＯＳ電流源トランジスタ２とｎＭＯＳ電流源トランジスタ３との間に接続された４つのスイッチ素子からなるスイッチ回路４とを備えている。スイッチ回路４には２本の直列回路からなる終端抵抗Ｒ’を有する伝送線路対ＴＰ’／ＮＴＰ’が接続されている。
【０００５】
従来の電流ドライバ回路１によると、ｐＭＯＳ電流源トランジスタ２から流れる電流は、スイッチ回路４を介して伝送線路対ＴＰ’／ＮＴＰ’の間に接続された終端抵抗Ｒ’を流れると共に、再度スイッチ回路４を介してｎＭＯＳ電流源トランジスタ３に引き込まれる。この際、伝送線路対ＴＰ’／ＮＴＰ’の終端抵抗Ｒ’に電流が流れることによりコモンモード電位Ｖｃｍ’を中心電位とした振幅が発生する。電流ドライバ回路１は、これにより発生した振幅により、すなわち終端抵抗Ｒ’に流れる電流の向きにより、出力“１”あるいは出力“０”を伝送する。
【０００６】
【特許文献１】
米国特許第５４１８４７８号明細書
【特許文献２】
米国特許第５６９４０６０号明細書
【０００７】
【発明が解決しようとする課題】
しかしながら、例えばＩＥＥＥ１３９４などの規格においては、コモンモード電位が０．５Ｖから２．５Ｖ程度まで変化するため、電源電位レベルＶｄｄ’を例えば２．７Ｖまで下げた場合、電源電位レベルＶｄｄ’とコモンモード電位Ｖｃｍ’との差が０．２Ｖになってしまうことがある。このような場合、電流ドライバ回路１のｐＭＯＳ電流源トランジスタ２がどうしても非飽和領域に入ってしまうため、電源電位レベルＶｄｄ’を下げるのには限界がある。また、コモンモード電位Ｖｃｍ’が高いため、ｐＭＯＳ電流源トランジスタ２の両端にかかる電圧が、ゲート電圧からしきい値電圧を差し引いた電圧よりも小さい値になった場合、ｐＭＯＳ電流源トランジスタ２を飽和領域に到達させることはトランジスタのサイズ上でも設計上困難になる。
【０００８】
前記に鑑み、本発明は、差動伝送する電流ドライバ回路において、コモンモード電位が幅広い範囲の電位（ワイドレンジ）に変化しても高速差動伝送できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
本発明の第１の電流ドライバ回路は、伝送線路対の間に接続された終端抵抗に電流を流すことにより伝送線路対を駆動する電流ドライバ回路であって、電源電位レベルに接続された電流源トランジスタを有し且つ伝送線路対に結合された電流ドライバと、電流源トランジスタの出力側に結合され且つ伝送線路対のコモンモード電位に応じて電流ドライバの出力電流を補正する電流補正回路とを備えていることを特徴とする電流ドライバ回路である。
【００１０】
第１の電流ドライバ回路によると、電源電位レベルに接続された電流源トランジスタの出力側に電流補正回路が結合されていると共に、電流補正回路は伝送線路対のコモンモード電位の変化に応じて電流ドライバの出力電流を補正するように設定されている。このため、コモンモード電位が高いために電流源トランジスタが非飽和領域に入った場合であっても、言い換えると、電流ドライバの出力電流が減少した場合であっても、電流補正回路から電流ドライバに電流を供給することができるため、出力電流を適量に補正することができる。したがって、電源電位レベルが低い低電圧動作であっても安定した差動信号を出力することができるので、コモンモード電位がワイドレンジに変化しても高速差動伝送することができる電流ドライバ回路を実現することができる。
【００１１】
第１の電流ドライバ回路において、電流補正回路は、コモンモード電位と電源電位レベルとの差が所定値よりも小さくなったときに出力電流の補正を開始することが好ましい。
【００１２】
このようにすると、電流補正回路が電流ドライバにする出力電流の補正を、該出力電流の補正が必要になったタイミングで開始することができる。
【００１３】
第１の電流ドライバ回路において、電流補正回路は、電流源トランジスタが非飽和領域に入った場合における出力電流の減少分だけ電流を増大させることが好ましい。
【００１４】
このようにすると、出力電流が減少した分だけ電流補正回路から電流ドライバに電流が供給されるため、出力電流を電流源トランジスタが飽和領域で動作しているときの出力電流まで増大させることができる。
【００１５】
第１の電流ドライバ回路において、電流補正回路は、電源電位レベルとグランドレベルとの間に互いに直列に接続された複数の抵抗と、複数の抵抗の端子電位とコモンモード電位とを比較するためのコンパレータと、コンパレータに入力されるコモンモード電位と端子電位との大小関係が反転することにより活性化される負荷トランジスタと、負荷トランジスタを流れる電流に比例した電流を電流ドライバに供給するミラートランジスタとを備えていることが好ましい。
【００１６】
このようにすると、電流補正回路に備えられたコンパレータにより、複数の抵抗により定められた所定の端子電位とコモンモード電位とが比較される。コンパレータは、入力された端子電位とコモンモード電位との大小関係が反転したときに、コンパレータに接続された負荷トランジスタを活性化させるように設定されている。活性化された負荷トランジスタにはミラートランジスタが備えられているため、負荷トランジスタを流れる電流に比例した電流がミラートランジスタを流れることになる。このため、ミラートランジスタを流れる電流を電流ドライバに供給すれば、電流ドライバの出力電流を補正することができる。また、コンパレータにより、コモンモード電位と比較される端子電位を任意に定めることができる。このため、電流源トランジスタが非飽和領域に入るときのコモンモード電位と同じ大きさの端子電位に設定すれば、電流源トランジスタが非飽和領域に入っているときには常に電流補正回路から電流ドライバに電流が供給されることになる。
【００１７】
この場合、電流補正回路は、電源電位レベルとグランドレベルとの間に設けられ且つ複数の抵抗と直列に接続されたトランジスタを更に備えていることが好ましい。
【００１８】
このようにすると、複数の抵抗を流れる電流が、電源電位レベル又はグランドレベルの変動により変化しにくくなる。このため、複数の抵抗だけを直列に接続していた場合に比べて端子電位をより安定化させることができる。したがって、電流ドライバの出力電流をより正確に補正することができる。
【００１９】
更に、コンパレータは、ゲートにコモンモード電位が入力される第１のｎＭＯＳトランジスタと、ゲートに端子電位が入力される第２のｎＭＯＳトランジスタと、第１及び第２のｎＭＯＳトランジスタのそれぞれに一端が接続された第１の電流源とを備え、負荷トランジスタは、第２の電流源トランジスタが並列に接続され且つ一端が第１のｎＭＯＳトランジスタに接続されたｐＭＯＳトランジスタから構成され、第１のｎＭＯＳトランジスタのソースとゲートとの間の電位差をＶｇｓと、第１のｎＭＯＳトランジスタのしきい値電圧をＶｔ  と、第１のｎＭＯＳトランジスタのチャネル幅及びチャネル長などにより定まる定数をβと、第２の電流源を流れる電流をＩと、負荷トランジスタのドレイン電流に対するミラートランジスタのドレイン電流のミラー比をαとした場合、ミラートランジスタから電流ドライバに供給される電流は、｛β×（Ｖｇｓ−Ｖｔ  ）２  −Ｉ｝×αであることが好ましい。
【００２０】
このようにすると、第１のｎＭＯＳトランジスタのゲートに入力されるコモンモード電位と第２のｎＭＯＳトランジスタのゲートに入力される所定の端子電位との大小関係が反転することにより、第２の電流源が接続されているため完全にＯｆｆになっていた負荷トランジスタをＯｎにすることができる。このとき、負荷トランジスタのドレイン電流は、第１のｎＭＯＳトランジスタのドレイン電流から第２の電流源を流れる電流を差し引いた量になる。すなわち、ＭＯＳトランジスタのドレイン電流が２乗則に乗っ取るとすれば、負荷トランジスタのドレイン電流は、｛β×（Ｖｇｓ−Ｖｔ  ）２  −Ｉ｝になる。このため、一定のミラー比αで構成されたミラートランジスタには、負荷トランジスタのドレイン電流のα倍のドレイン電流が流れるので、ミラートランジスタのドレイン電流、すなわちミラートランジスタから電流ドライバに供給される電流は｛β×（Ｖｇｓ−Ｖｔ  ）２  −Ｉ｝×αとなる。したがって、適切なミラー比α、定数βを決定すれば、コモンモード電位の変動により（Ｖｇｓ−Ｖｔ  ）の値が変化した場合であっても、その際に変化した電流量のα倍の電流を適切なタイミングで電流ドライバに供給することができるので、電流ドライバの出力電流を適量に補正することができる。
【００２１】
第１の電流ドライバ回路において、電流補正回路を電流ドライバから切り離す切り替えスイッチを更に備えていることが好ましい。
【００２２】
このようにすると、コモンモード電位の変化を用いて通信を行なう伝送方法を、本電流ドライバ回路においても実施することができる。すなわち、電流補正回路が電流ドライバにする出力電流の補正はコモンモード電位の変化に応じてなされるため、前記伝送方法を実施する際には電流補正回路が障害になることになるが、その際に電流補正回路を電流ドライバから切り離す切り替えスイッチを更に備えていれば、電流補正回路が障害になることなく前記伝送方法を行なうことができる。
【００２３】
本発明の第２の電流ドライバ回路は、伝送線路対の間に接続された終端抵抗に電流を流すことにより伝送線路対を駆動する電流ドライバ回路であって、伝送線路対に流れる電流を制御するための複数のスイッチ回路を有する電流ドライバと、伝送線路対のコモンモード電位の変化に応じて複数のスイッチ回路の動作を段階的に制御する電流補正回路とを備えていることを特徴とする電流ドライバ回路である。
【００２４】
第２の電流ドライバ回路によると、電流ドライバに複数のスイッチ回路が並列に設けられていると共に、コモンモード電位の変化に応じて複数のスイッチ回路の動作を段階的に制御する電流補正回路が備えられている。このため、電流ドライバに設けられ且つ伝送線路対を駆動するための電流を供給する電流源トランジスタにかかる電圧が、コモンモード電位の変化に応じて低くなる場合であっても、並列に接続された複数のスイッチ回路の動作が電流補正回路により段階的に制御されるため、電流ドライバの出力電流を適量に補正することができる。言い換えると、複数のスイッチ回路が段階的に活性化されていくにしたがって、活性化されたスイッチ回路を構成するスイッチ素子の合計トランジスタサイズをもまた段階的に大きくなるため、電流源トランジスタが非飽和領域に入った際に不足する電流を補うことができる。これにより、電流ドライバの出力電流を補正することができる。したがって、電源電位レベルが低い低電圧動作であっても、安定した差動信号を出力することができるため、コモンモード電位がワイドレンジに変化しても高速差動伝送することのできる電流ドライバ回路を実現することができる。また、電流源トランジスタにかかる電圧が十分大きい場合は、活性化されるスイッチ回路を少なくすることができるため、活性化されたスイッチ回路を構成するスイッチ素子の合計トランジスタサイズを小さくすることができる。その結果、スイッチングノイズを低減させることができる。
【００２５】
第２の電流ドライバ回路において、電流補正回路は、電源電位レベルとコモンモード電位との差が小さくなるにしたがって複数のスイッチ回路を段階的に動作させることが好ましい。
【００２６】
このようにすると、コモンモード電位が高くなるにしたがって活性化されるスイッチ回路の数が多くなるので、前述の効果が確実に得られる。
【００２７】
第２の電流ドライバ回路において、電流補正回路は、複数のスイッチ回路を構成するスイッチ素子のうちの活性化されるスイッチ素子の合計トランジスタサイズが、コモンモード電位と電源電位レベルとの差に対して非線形に変化するように、複数のスイッチ回路を段階的に動作させることが好ましい。
【００２８】
このようにすると、電流ドライバに設けるスイッチ回路の数を減らすことができる。なぜならば、電流ドライバに設けられ且つ伝送線路対を駆動するための電流を供給する電流源トランジスタが非飽和領域に入っている場合には、その電流源トランジスタを流れる電流がコモンモード電位と電源電位レベルとの差に対して非線形に変化するためである。したがって、活性化されるスイッチ回路を構成するスイッチ素子のうちの活性化されたスイッチ素子の合計トランジスタサイズも同様に非線形に変化させれば出力電流を的確に補正することができる。これにより、過剰にスイッチ回路を設けることを避けることができる。
【００２９】
第２の電流ドライバ回路において、複数のスイッチ回路のうちの所定のスイッチ回路は、該所定のスイッチ回路を構成するスイッチ素子と伝送線路対の一方との間に、直列に接続された抵抗を備えていることが好ましい。
【００３０】
このようにすると、抵抗が備えられた所定のスイッチ回路が活性化されたとき、伝送線路対に接続された終端抵抗が、所定のスイッチ回路に備えられた抵抗と並列になるため、全体的な抵抗値を下げることができる。これにより、電流を供給するための電流源トランジスタにかかる電圧を高くすることができるので、該電流源トランジスタが非飽和領域に入った場合であっても飽和領域に戻すことが可能になる。
【００３１】
第２の電流ドライバ回路において、複数のスイッチ回路を構成するスイッチ素子はＭＯＳトランジスタからなり、且つ該ＭＯＳトランジスタのゲートは所定の抵抗を介してグランドレベルに接続されていることが好ましい。
【００３２】
このようにすると、複数のスイッチ回路を構成するＭＯＳトランジスタ（スイッチ素子）の各ゲートが抵抗を介してグランドレベルに接続されるため、スイッチ素子がその大きさによりノイズの発生源になることを回避することができる。また、スイッチ素子のゲートに信号を入力するために接続された配線が長くなる場合には、周波数と位相との関係から入力信号が反射する弊害があるため、前記のように抵抗を介したグランドレベルに接続することにより、その弊害を低減させることができる。
【００３３】
第２の電流ドライバ回路において、複数のスイッチ回路を構成するスイッチ素子は、微細化されたＭＯＳトランジスタから構成されていることが好ましい。
【００３４】
このようにすると、複数のスイッチ回路を構成するＭＯＳトランジスタ（スイッチ素子）が微細化されているため、該ＭＯＳトランジスタのゲートからリーク電流が流れる。このため、そのリーク電流のパスを仮想的な抵抗の代わりにすることができる。このため、前述のノイズ及び反射の弊害を低減させることができる。
【００３５】
【発明の実施の形態】
（第１の実施形態）
以下、第１の実施形態に係る電流ドライバ回路について図面を参照しながら説明する。
【００３６】
図１は、第１の実施形態に係る電流ドライバ回路、具体的には電流ドライバと電流補正回路とを備えた電流ドライバ回路を示す回路図である。
【００３７】
図１に示すように、電流ドライバ回路１００は、電流ドライバ１０１と電流補正回路１０２とを備えている。
【００３８】
電流ドライバ１０１は、電源電位レベルＶｄｄに接続されたｐＭＯＳ電流源トランジスタ１０３と、グランドレベルＶｓｓに接続されたｎＭＯＳ電流源トランジスタ１０４と、スイッチ回路１０５とを備えている。スイッチ回路１０５は、それぞれ例えばｐＭＯＳトランジスタからなる第１のスイッチ素子１０５ａと第２のスイッチ素子１０５ｂと、それぞれ例えばｎＭＯＳトランジスタからなる第３のスイッチ素子１０５ｃと第４のスイッチ素子１０５ｄとからなる。第１のスイッチ素子１０５ａと第３のスイッチ素子１０５ｃとの間、及び第２のスイッチ素子１０５ｂと第４のスイッチ素子１０５ｄとの間には伝送線路対ＴＰ／ＮＴＰが一方ずつ接続されていると共に、伝送線路対ＴＰ／ＮＴＰには２本の第１の終端抵抗Ｒ１  の直列回路が接続されている。Ｖｃｍは、伝送線路対ＴＰ／ＮＴＰのコモンモード電位を表している。
【００３９】
また、電流補正回路１０２は、第１のコンパレータ１０６と、負荷トランジスタ１０７と、ミラートランジスタ１０８とを備えている。第１のコンパレータ１０６は、グランドレベルＶｓｓに接続された第１の電流源１０９と、ソースが第１の電流源１０９に接続された第１のｎＭＯＳトランジスタ１１０と、ソースが第１の電流源１０９に接続され且つドレインが電源電位レベルＶｄｄに接続された第２のｎＭＯＳトランジスタ１１１とを備えている。負荷トランジスタ１０７は、ソースが電源電位レベルＶｄｄ及び第２の電流源１１２の入力側のそれぞれに接続され、且つドレインが第１のｎＭＯＳトランジスタ１１０のドレイン及び第２の電流源１１２の出力側のそれぞれに接続されたｐＭＯＳトランジスタからなる。ミラートランジスタ１０８は、ソースが電源電位レベルＶｄｄに接続され、ゲートが負荷トランジスタ１０７のゲート及びドレインのそれぞれに接続され、且つドレインが電流ドライバ１０１のｐＭＯＳ電流源トランジスタ１０３のドレイン側に接続されたｐＭＯＳトランジスタからなる。Ｖｇｓ１  は第１のｎＭＯＳトランジスタ１１０のソースとゲートとの間の電位差を、Ｖｇｓ２  は第２のｎＭＯＳトランジスタ１１１のソースとゲートとの間の電位差を、Ｉは第２の電流源１１２を流れる電流を表している。
【００４０】
第１の実施形態によると、電流ドライバ１０１のｐＭＯＳ電流源トランジスタ１０３から供給される電流は、スイッチ回路１０５を介して伝送線路対ＴＰ／ＮＴＰの間に接続された第１の終端抵抗Ｒ１  に流れると共に、再度スイッチ回路１０５を介してｎＭＯＳ電流源トランジスタ１０４に引き込まれる。その結果、第１の終端抵抗Ｒ１  の両端（伝送線路対ＴＰ／ＮＴＰの間）に電位差が発生する。これにより一定の振幅を有する信号が出力される。このとき、コモンモード電位Ｖｃｍは、電流ドライバ回路１００を含むＬＳＩ内部のノードにより発生させる場合は一定の電位に保たれるのに対して、ＬＳＩ外部のノードにより発生させる場合においては幅広い範囲（ワイドレンジ）で変動する。コモンモード電位Ｖｃｍが電源電位レベルＶｄｄの方向に変動すると、ｐＭＯＳ電流源トランジスタ１０３にかかる電圧が低くなるため、ｐＭＯＳ電流源トランジスタ１０３が非飽和領域に入る。このため、ｐＭＯＳ電流源トランジスタ１０３を通して供給される出力電流が減少する。ところが、本実施形態によると、ｐＭＯＳ電流源トランジスタ１０３が非飽和領域に入ると同時に電流補正回路１０２が動作を開始する。その結果、電流ドライバ１０１の出力電流が適量に補正される。
【００４１】
以下、電流補正回路１０２の動作について詳しく説明する。
【００４２】
電流補正回路１０２の第１のコンパレータ１０６を構成する第１のｎＭＯＳトランジスタ１１０のゲートにはコモンモード電位Ｖｃｍが入力されていると共に、第２のｎＭＯＳトランジスタ１１１のゲートには所定の第１の参照電位Ｖｒｅｆ１が入力されている。第１のコンパレータ１０６は、二つの電位を比較した結果を負荷トランジスタ１０７のゲートに出力することにより、負荷トランジスタ１０７を制御している。具体的には、コモンモード電位Ｖｃｍと電源電位レベルＶｄｄとの電位差が一定値よりも小さくなったときにコモンモード電位Ｖｃｍと第１の参照電位Ｖｒｅｆ１との大小関係が反転するように設定されているため、反転した際に、第２の電流源１１２により完全にＯｆｆになっていた負荷トランジスタ１０７がＯｎになる。このため、負荷トランジスタ１０７に備えられたミラートランジスタ１０８も同時にＯｎにすることができる。ミラートランジスタ１０８には、負荷トランジスタ１０７のドレイン電流に対する一定のミラー比αのドレイン電流が流れると共に、このドレイン電流が電流ドライバ１０１のｐＭＯＳ電流源トランジスタ１０３のドレイン側に供給される。尚、負荷トランジスタ１０７及びミラートランジスタ１０８のしきい値電圧は互いに等しく設定されている。
【００４３】
したがって、コモンモード電位Ｖｃｍが電源電位レベルＶｄｄに近づくことによりｐＭＯＳ電流源トランジスタ１０３が非飽和領域に入ったとしても、電流補正回路１０２が動作を開始するため、電流ドライバ１０１の出力電流を適量に補正することができる。具体的には、第１のｎＭＯＳトランジスタ１１０と第２のｎＭＯＳトランジスタ１１１とがそれぞれ等しく構成されていたとすると、第１のｎＭＯＳトランジスタ１１０のドレイン電流はβ×（Ｖｇｓ１  −Ｖｔ  ）２  に、また第２のｎＭＯＳトランジスタ１１１のドレイン電流はβ×（Ｖｇｓ２  −Ｖｔ  ）２  になる。ただし、βは第１のｎＭＯＳトランジスタ１１０及び第２のｎＭＯＳトランジスタ１１１のチャネル幅及びチャネル長などにより定まる定数を、Ｖｔ  は第１のｎＭＯＳトランジスタ１１０及び第２のｎＭＯＳトランジスタ１１１のしきい値電圧を表す。このため、第１の電流源１０９にはβ×｛（Ｖｇｓ１  −Ｖｔ  ）２  ＋（Ｖｇｓ２  −Ｖｔ  ）２  ｝の電流が流れる。また、負荷トランジスタ１０７のドレイン電流は｛β×（Ｖｇｓ１  −Ｖｔ  ）２  −Ｉ｝になる。このため、ミラートランジスタ１０８のドレイン電流は、そのα倍の｛β×（Ｖｇｓ１  −Ｖｔ  ）２  −Ｉ｝×αになる。実際に使用した値を用いると、具体的にはＶｇｓ２  を｛Ｖｄｄ−（２６／３０）×Ｖｄｄ｝とした場合、第１の電流源１０９に流れる電流を６０μＡと、第２の電流源１１２に流れる電流を２μＡとすると、負荷トランジスタ１０７のドレイン電流が｛β×（Ｖｇｓ１  −Ｖｔ  ）２  −２μＡ）になるため、ミラートランジスタ１０８のドレイン電流は｛β×（Ｖｇｓ１  −Ｖｔ  ）２  −２μＡ）×αになる。すなわち、これだけの電流が電流ドライバ１０１のｐＭＯＳ電流源トランジスタ１０３のドレイン側に供給されることになる。このようにして電流ドライバ１０１に供給される電流は、コモンモード電圧Ｖｃｍが高くなるにしたがって大きくなると共に、α、β、Ｖｔ  及びＶｒｅｆ１により任意に設定することができる。また、適切なミラー比α、定数βを決定すれば、コモンモード電位Ｖｃｍの変動により（Ｖｇｓ−Ｖｔ  ）の値が変化した場合であっても、その際に変化した電流量のα倍の電流を適切なタイミングで電流ドライバ１０１に供給することができるので、電流ドライバ１０１の出力電流を適量に補正することができる。したがって、以上のように、電源電位レベルＶｄｄが低い低電圧動作であっても、安定した差動信号を出力することができるため、コモンモード電位Ｖｃｍがワイドレンジに変化しても高速差動伝送することができる電流ドライバ回路を実現することができる。
【００４４】
尚、第１の実施形態において、具体的に特定した電流補正回路１０２の構成は、コモンモード電位Ｖｃｍの変動に応じて電流ドライバ１０１の出力電流が補正される構成であれば、他の構成であってもよい。
【００４５】
また、第１の実施形態において、第１の電流源１０９を流れる電流、第２の電流源１１２を流れる電流、及び第２のｎＭＯＳトランジスタ１１１のソースとゲートとの間にかかる電圧Ｖｇｓ２  を具体的に設定したが、製造する電流ドライバの特性に合わせて任意に設定することが好ましい。
【００４６】
（第２の実施形態）
以下、第２の実施形態に係る電流ドライバ回路について図面を参照しながら説明する。
【００４７】
図２は、第２の実施形態に係る電流ドライバ回路を構成する電流補正回路を示す構成図である。尚、本実施形態における電流ドライバ回路は、図１に示す第１の実施形態の電流ドライバ１０１と同様であるため図示を省略する。また、第１の実施形態の電流補正回路１０２と同一の回路素子等には同一の符号を付す。
【００４８】
図２に示すように、本実施形態に係る電流ドライバ回路の特徴は、図１に示す第１の実施形態の電流補正回路１０２における第２のｎＭＯＳトランジスタ１１１のゲートに入力される第１の参照電位Ｖｒｅｆ１を、第１の参照電位発生回路１１３により発生させるところにある。以下、具体的に説明する。
【００４９】
第１の参照電位発生回路１１３は、電源電位レベルＶｄｄとグランドレベルＶｓｓとの間に直列に接続された複数の抵抗からなる。これらの複数の抵抗の各抵抗間における端子の一つは、第２のｎＭＯＳトランジスタ１１１のゲートに接続されている。このため、各抵抗間に発生する所定の端子電位が、第２のｎＭＯＳトランジスタ１１１のゲートに第１の参照電位Ｖｒｅｆ１として入力される。このように、第１の参照電位Ｖｒｅｆ１を、端子電位のいずれかによって決めることができるため、第１の参照電位Ｖｒｅｆ１を任意に設定することができる。したがって、適切な端子電位を選択すれば、ｐＭＯＳ電流源トランジスタ１０３が非飽和領域に入ったと同時に電流補正回路１０２の動作が開始されるように設定することができる。
【００５０】
（第２の実施形態の変形例）
以下、第２の実施形態の変形例に係る電流ドライバ回路について図面を参照しながら説明する。
【００５１】
図３は、第２の実施形態の変形例に係る電流ドライバ回路を構成する電流補正回路を示す構成図である。尚、本変形例に係る電流ドライバ回路は、図１に示す第１の実施形態の電流ドライバ１０１と同様であるため図示を省略する。また、図３に示す本変形例において、図２に示す第２の実施形態に係る電流ドライバ回路を構成する電流補正回路と同一の回路素子等には同一の符号を付す。
【００５２】
図３に示すように、本変形例の特徴は、図２に示す第２の実施形態における第１の参照電位発生回路１１３に改良を加えた第２の参照電位発生回路１１４にある。以下、具体的に説明する。
【００５３】
本変形例によると、第２の参照電位発生回路１１４は、電源電位レベルＶｄｄとグランドレベルＶｓｓとの間に接続された複数の抵抗と、これらの抵抗と直列に接続された第１のｐＭＯＳトランジスタ１１５及び第２のｐＭＯＳトランジスタ１１６とから構成されている。このため、電源電位レベルＶｄｄ又はグランドレベルＶｓｓが変動した場合であっても、第１のｐＭＯＳトランジスタ１１５を流れる電流が安定であるため、抵抗に流れる電流が変化しにくくなる。これにより、第１の参照電位Ｖｒｅｆ１として入力される端子電位をより安定化させることができる。したがって、電流ドライバの出力電流をより正確に補正することができる。
【００５４】
また、本変形例によると、第２のｐＭＯＳトランジスタ１１６が複数の抵抗と直列に接続されていると共に、第２のｐＭＯＳトランジスタ１１６のゲート電圧を任意に変化させることができる。このため、第２のｐＭＯＳトランジスタ１１６のゲートに入力される電位を制御することにより、第２のｐＭＯＳトランジスタ１１６のＯｎ／Ｏｆｆを制御することができる。このようにすると、例えば第２のｐＭＯＳトランジスタ１１６をＯｎにした場合は、所定の第１の参照電位Ｖｒｅｆ１が発生するため、コモンモード電位Ｖｃｍの変化に応じて電流ドライバ１０１の出力電流が補正される。一方、第２のｐＭＯＳトランジスタ１１６をＯｆｆにした場合は、各抵抗に電流が流れないため第１の参照電位Ｖｒｅｆ１が電源電位レベルＶｄｄに近い値になる。言い換えると、コモンモード電位Ｖｃｍが変化しても電流補正回路１０２が動作しなくなる。すなわち、第２のｐＭＯＳトランジスタ１１６は、電流ドライバ１０１と電流補正回路１０２とを切り離すための切り替えスイッチとして機能する。したがって、コモンモード電位を変化させることにより通信を行なう伝送方法を本変形例の電流ドライバ回路１００において実施する場合であっても、電流補正回路１０２を電流ドライバ１０１から切り離すことができるため、電流補正回路１０２が障害になることなく前記伝送方法を行なうことができる。
【００５５】
尚、第２の実施形態の変形例において、第１のｐＭＯＳトランジスタ１１５及び第２のｐＭＯＳトランジスタ１１６は、電源電位レベルＶｄｄとグランドレベルＶｓｓとの間に接続された複数の抵抗の端子のいずれに介していてもよい。
【００５６】
また、第２の実施形態の変形例において、第２の参照電位発生回路１１４を構成する第２のｐＭＯＳトランジスタ１１６が電流ドライバ１０１と電流補正回路１０２とを切り離す切り替えスイッチとなっていたが、他の素子等を設けてその素子等を切り替えスイッチとしてもよい。
【００５７】
（第３の実施形態）
以下、第３の実施形態に係る電流ドライバ回路について図面を参照しながら説明する。
【００５８】
図４は、第３の実施形態に係る電流ドライバ回路を示す構成図である。尚、図４に示す第３の実施形態に係る電流ドライバ回路において、図１に示す第１の実施形態に係る電流ドライバ回路と同一の回路素子等には同一の符号を付す。また、これ以降の本明細書において、スイッチ回路１０５は第１のスイッチ回路１０５と称する。
【００５９】
図４に示すように、第３の実施形態に係る電流ドライバ回路１００の特徴は、第１の実施形態に係る電流ドライバ回路１００の電流ドライバ１０１を構成する第１のスイッチ回路１０５に並列に設けられた第２のスイッチ回路１１７及び第３のスイッチ回路１１８と、それに伴い電流補正回路１０２に設けられた第１の論理回路１１９ａ及び第２の論理回路１１９ｂとにある。
【００６０】
電流ドライバ１０１には、第１のスイッチ回路１０５に加えてそれぞれ４つのスイッチ素子からなる第２のスイッチ回路１１７と第３のスイッチ回路１１８とが設けられている。第２のスイッチ回路１１７は、第１のスイッチ素子１０５ａに並列なｐＭＯＳトランジスタからなる第５のスイッチ素子１１７ａと、第２のスイッチ素子１０５ｂに並列なｐＭＯＳトランジスタからなる第６のスイッチ素子１１７ｂと、第３のスイッチ素子１０５ｃに並列なｎＭＯＳトランジスタからなる第７のスイッチ素子１１７ｃと、第４のスイッチ素子１０５ｄに並列なｎＭＯＳトランジスタからなる第８のスイッチ素子１１７ｄとから構成される。第３のスイッチ回路１１８の説明は、第２のスイッチ回路１１７を説明する要領と同様であるので省略する。
【００６１】
一方、電流補正回路１０２には、電流ドライバ１０１の第２のスイッチ回路１１７を構成する４つのスイッチ素子の動作を制御する第１の論理回路１１９ａと、第３のスイッチ回路１１８を構成する４つスイッチ素子の動作を制御する第２の論理回路１１９ｂとが設けられている。具体的に、第１の論理回路１１９ａは、第２のコンパレータ１２０と、第１のＮＯＴ回路１２１と、第２のＮＯＴ回路１２２と、第１のＮＡＮＤ回路１２３と、第２のＮＡＮＤ回路１２４と、第１のＮＯＲ回路１２５と、第２のＮＯＲ回路１２６とから構成される。第２のコンパレータ１２０には、第１のｎＭＯＳトランジスタ１１０のドレイン側の電位と第２の参照電位Ｖｒｅｆ２とが入力される。第１のＮＯＴ回路１２１には、第２のコンパレータ１２０の出力信号が入力される。第２のＮＯＴ回路１２２には、第１のＮＯＴ回路の出力信号が入力される。第１のＮＡＮＤ回路１２３には、第１のＮＯＴ回路１２１の出力信号と第２のスイッチ素子１０５ｂのゲートに入力される信号とが入力される。第２のＮＡＮＤ回路１２４には、第１のＮＯＴ回路１２１の出力信号と第１のスイッチ素子１０５ａのゲートに入力される信号とが入力される。第１のＮＯＲ回路１２５には、第２のＮＯＴ回路１２２の出力信号と第４のスイッチ素子１０５ｄのゲートに入力される信号とが入力される。第２のＮＯＲ回路１２６には、第２のＮＯＴ回路１２２の出力信号と第３のスイッチ素子１０５ｃのゲートに入力される信号とが入力される。これにより、第２のスイッチ回路１１７の動作が第１の論理回路１１９ａにより制御される。また、説明は省略するが、図４に示すように、第３のスイッチ回路１１８の動作もまた第１の論理回路１１９ａと同様に構成された第２の論理回路１１９ｂにより制御される。尚、図４に示す電流ドライバ１０１におけるＮｅｔＸｙ（Ｘは任意の数字を、ｙは任意のアルファベットを表す）と、電流補正回路１０２におけるＮｅｔＸｙとは、等電位であること、言い換えれば同じ信号が各素子に入力されることを意味する。
【００６２】
第３の実施形態によると、第１の実施形態に係る電流ドライバ回路により得られる効果に加えて以下のような効果が得られる。
【００６３】
本実施形態によると、コモンモード電位Ｖｃｍが所定値より高くなることにより、電流補正回路１０２の第１の論理回路１１９ａが動作を開始するように設定されている。これにより、電流ドライバ１０１の第２のスイッチ回路１１７が活性化される。すなわち、第５のスイッチ素子１１７ａは第１のスイッチ素子１０５ａと、第６のスイッチ素子１１７ｂは第２のスイッチ素子１０５ｂと、第７のスイッチ素子１１７ｃは第３のスイッチ素子１０５ｃと、第８のスイッチ素子１１７ｄは第４のスイッチ素子１０５ｄと、それぞれ同じＯｎ／Ｏｆｆ状態になる。このため、コモンモード電位Ｖｃｍが電源電位レベルＶｄｄの方向に変動することにより、コモンモード電位Ｖｃｍが所定値より高くなった場合は、言い換えると、ｐＭＯＳ電流源トランジスタ１０３の両端にかかる電圧Ｖｄｓがソースとゲートにかかる電圧からしきい値電圧を差し引いた値よりも大きくならない場合は、第２のスイッチ回路１１７が活性化されるので、活性化されたスイッチ素子の合計トランジスタサイズを大きくすることができる。これにより、ｐＭＯＳ電流源トランジスタ１０３の両端にかかる電圧が高くなるので、ｐＭＯＳ電流源トランジスタ１０３が非飽和領域に入った際に不足する電流を補うことができる。また、第１の論理回路１１９ａにより活性化された第２のスイッチ回路１１７だけではｐＭＯＳ電流源トランジスタ１０３を飽和領域に到達させることができない場合は、更に第２の論理回路１１９ｂが動作を開始するように設定されている。これにより、第３のスイッチ回路１１８が第２のスイッチ回路１１７に続いて活性化される。このため、第２のスイッチ回路１１７を活性化させることにより得られた効果を更に得ることができる。したがって、電源電位レベルＶｄｄが低い低電圧動作であっても、安定した差動信号を出力することができるため、コモンモード電位がワイドレンジに変化しても高速差動伝送することができる電流ドライバ回路を実現することができる。
【００６４】
また、本実施形態によると、ｐＭＯＳ電流源トランジスタ１０３の両端にかかる電圧Ｖｄｓが、ソースとゲートにかかる電圧からしきい値電圧を差し引いた値よりも十分大きい場合は、第１のスイッチ回路１０５と第２のスイッチ回路１１７と第３のスイッチ回路１１８とを構成するスイッチ素子のうちで活性化されたスイッチ素子の数が少なくなる。すなわち、活性化されたスイッチ素子を構成するＭＯＳトランジスタの合計トランジスタサイズが小さくなる。このため、スイッチングノイズを低減させることができる。
【００６５】
尚、本実施形態において、並列に設けられたスイッチ回路を３段階で、すなわち第１のスイッチ回路１０５と第２のスイッチ回路１１７と第３のスイッチ回路１１８とから構成したが、２段階又は４段階以上で構成してもよい。
【００６６】
また、本実施形態において、活性化されるスイッチ素子の合計トランジスタサイズを、コモンモード電位Ｖｃｍと電源電位レベルＶｄｄとの差に対して非線形に変化させることが好ましい。このようにすると、電流ドライバ１０１に設けるスイッチ回路の数を減らすことができる。なぜならば、ｐＭＯＳ電流源トランジスタ１０３が非飽和領域に入った場合、ｐＭＯＳ電流源トランジスタ１０３に流れる電流が、コモンモード電位Ｖｃｍと電源電位レベルＶｄｄとの差に対して非線形に変化するためである。したがって、活性化されるスイッチ素子の合計トランジスタサイズも同様に非線形に変化させれば出力電流を的確に補正することができる。これにより、過剰にスイッチのサイズを大きくすることを設けることを避けることができる
また、本実施形態において、具体的に特定した第１の論理回路１１９ａ及び第２の論理回路１１９ｂの構成は、前述の効果が得られるような構成であれば、他の構成であってもよい。
【００６７】
（第３の実施形態の変形例）
以下、第３の実施形態の変形例に係る電流ドライバ回路について図面を参照しながら説明する。
【００６８】
図５は、第３の実施形態の変形例に係る電流ドライバ回路を構成する電流ドライバを示す構成図である。尚、本変形例の電流補正回路は、図４に示す第３の実施形態の電流補正回路１０２と同様であるため図示を省略する。また、図５に示す本変形例において、第３の実施形態の電流ドライバと同一の回路素子等には同一の符号を付す。
【００６９】
図５に示すように、第３の実施形態の変形例に係る電流ドライバ回路の特徴は、第３の実施形態の電流ドライバ１０１を構成する第３のスイッチ回路１１８に改良を加えている点にある。具体的には、スイッチ回路の中で最後に活性化されるスイッチ回路を、すなわち第３のスイッチ回路１１８を構成する第９のスイッチ素子１１８ａと第１１のスイッチ素子１１８ｃとの間、及び第１０のスイッチ素子１１８ｂと第１２のスイッチ素子１１８ｄとの間に、第２の終端抵抗Ｒ２  をそれぞれ２つ直列に接続している。このため、第３の実施形態により得られる効果に加えて以下のような効果が得られる
本変形例によると、第３のスイッチ回路１１８が活性化されることにより、電流ドライバ回路１００が搭載されたＬＳＩの外部の第１の終端抵抗Ｒ１  と第２の終端抵抗Ｒ２  とが並列になる。その結果、全体的な終端抵抗値を下げることができるので、第２の終端抵抗Ｒ２  を接続していなかった場合に比べてより容易にｐＭＯＳ電流源トランジスタ１０３を飽和領域に到達させることができる。
【００７０】
尚、第３の実施形態の変形例において、第２の終端抵抗Ｒ２  は第３のスイッチ回路１１８に備えられていたが、第２のスイッチ回路１１７に、又は第１のスイッチ回路１０５にのみ備えられていてもよい。
【００７１】
（第４の実施形態）
以下、第４の実施形態に係る電流ドライバ回路について図面を参照しながら説明する。
【００７２】
図６は、第４の実施形態に係る電流ドライバ回路を構成する電流ドライバを示す構成図である。尚、本実施形態の電流補正回路は、図４に示す第３の実施形態の電流補正回路１０２と同様であるため図示を省略する。また、図６に示す第４の実施形態の電流ドライバにおいて、図４に示す第３の実施形態の電流ドライバと同一の回路素子には同一の符号を付す。
【００７３】
図６に示すように、第４の実施形態に係る電流ドライバ回路の特徴は、図４に示す第３の実施形態の電流ドライバ１０１を構成するスイッチ回路を改良している点にある。具体的には、本変形例のスイッチ回路の特徴は、第１のスイッチ回路１０５、第２のスイッチ回路１１７及び第３のスイッチ回路１１８を構成する各スイッチ素子のゲートを、それぞれ第３の終端抵抗Ｒ３  を介してグランドレベルＶｓｓに接続しているところにある。これにより、第３の実施形態により得られる効果に加えて以下のような効果が得られる。
【００７４】
本実施形態によると、各スイッチ素子のゲートが第３の終端抵抗Ｒ３  を介してグランドレベルに接続されているため、スイッチ素子がその大きさによりノイズの発生源になる可能性を低く抑えることができる。また、スイッチ素子のゲートに信号を入力するために接続された配線が長くなる場合には、周波数と位相との関係から信号が反射する弊害が生じるため、第３の終端抵抗Ｒ３  を介してグランドレベルに接続することによりその弊害を低減させることができる。
【００７５】
尚、第４の実施形態において、第３の終端抵抗Ｒ３  をすべてのスイッチ素子に接続したが、すべてのスイッチ素子に接続しなくてもよい。
【００７６】
（第４の実施形態の変形例）
以下、第４の実施形態の変形例に係る電流ドライバ回路について図面を参照しながら説明する。
【００７７】
図７は、第４の実施形態の変形例に係る電流ドライバ回路を構成する電流ドライバを示す構成図、特に第１のスイッチ回路１０５を構成する第１のスイッチ素子１０５ａを例に示す構成図である。尚、図７に示す第４の実施形態の電流ドライバにおいて、図６に示す第４の実施形態の電流ドライバと同一の回路素子等には同一の符号を付す。
【００７８】
図７に示すように、第４の実施形態の変形例に係る電流ドライバ回路の特徴は、図６に示す第４の実施形態の電流ドライバ１０１における第１のスイッチ回路１０５を構成する第１のスイッチ素子１０５ａにある。
【００７９】
本変形例によると、第１のスイッチ回路１０５を構成する第１のスイッチ素子１０５ａのゲートとドレインとが第４の終端抵抗Ｒ４  を介して接続されている。ただし、この第４の終端抵抗Ｒ４  は、仮想的な終端抵抗を意味している。すなわち、第１のスイッチ素子１０５ａのゲートから流れるリーク電流のリークパスを利用して第４の終端抵抗Ｒ４  が仮想的に接続されていることを意味している。したがって、図６に示す第４の実施形態の電流ドライバ１０１のような第３の終端抵抗Ｒ３  を接続する代わりに、スイッチ素子となるＭＯＳトランジスタのゲートにリーク電流が流れるようにＭＯＳトランジスタを微細化すれば、図７に示すような仮想的な第４の終端抵抗Ｒ４  を作り出すことができる。これにより、第４の実施形態により得られる効果が確実に得られる。
【００８０】
尚、第４の実施形態の変形例において、第１のスイッチ回路１０５を構成する第１のスイッチ素子１０５ａを例にして説明したが、他のスイッチ素子も同様に微細化されていてもよい。
【００８１】
【発明の効果】
本発明の第１の電流ドライバ回路によると、電源電位レベルに接続された電流源トランジスタの出力側に電流補正回路が結合されていると共に、電流補正回路は伝送線路対のコモンモード電位の変化に応じて電流ドライバの出力電流を補正するように設定されている。このため、コモンモード電位が高いために電流源トランジスタが非飽和領域に入った場合であっても、言い換えると、電流ドライバの出力電流が減少した場合であっても、電流補正回路から電流ドライバに電流を供給することができるため、出力電流を適量に補正することができる。したがって、電源電位レベルが低い低電圧動作であっても安定した差動信号を出力することができるので、コモンモード電位がワイドレンジに変化しても高速差動伝送することができる電流ドライバ回路を実現することができる。
【００８２】
本発明の第２の電流ドライバ回路によると、電流ドライバに複数のスイッチ回路が並列に設けられていると共に、コモンモード電位の変化に応じて複数のスイッチ回路の動作を段階的に制御する電流補正回路が備えられている。このため、電流ドライバに設けられ且つ伝送線路対を駆動するための電流を供給する電流源トランジスタにかかる電圧が、コモンモード電位の変化に応じて低くなる場合であっても、並列に接続された複数のスイッチ回路の動作が電流補正回路により段階的に制御されるため、電流ドライバの出力電流を適量に補正することができる。言い換えると、複数のスイッチ回路が段階的に活性化されていくと、活性化されたスイッチ回路を構成するスイッチ素子の合計トランジスタサイズをもまた段階的に大きくなるため、電流源トランジスタが非飽和領域に入った際に不足する電流を補うことができる。これにより、電流ドライバの出力電流を補正することができる。したがって、電源電位レベルが低い低電圧動作であっても、安定した差動信号を出力することができるため、コモンモード電位がワイドレンジに変化しても高速差動伝送することのできる電流ドライバ回路を実現することができる。また、電流源トランジスタにかかる電圧が十分大きい場合は、活性化されるスイッチ回路を少なくすることができるため、活性化されたスイッチ回路を構成するスイッチ素子の合計トランジスタサイズを小さくすることができる。その結果、スイッチングノイズを低減させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電流ドライバ回路を示す構成図である。
【図２】本発明の第２の実施形態に係る電流ドライバ回路を構成する電流補正回路を示す構成図である。
【図３】本発明の第２の実施形態の変形例に係る電流ドライバ回路を構成する電流補正回路を示す構成図である。
【図４】本発明の第３の実施形態に係る電流ドライバ回路を示す構成図である。
【図５】本発明の第３の実施形態の変形例に係る電流ドライバ回路を構成する電流ドライバを示す構成図である。
【図６】本発明の第４の実施形態に係る電流ドライバ回路を構成する電流ドライバを示す構成図である。
【図７】本発明の第４の実施形態に係る電流ドライバ回路を構成する電流ドライバにおける一つのスイッチ素子を例に示す構成図である。
【図８】従来の電流ドライバ回路を示す構成図である。
【符号の説明】
１００      電流ドライバ回路
１０１      電流ドライバ
１０２      電流補正回路
１０３      ｐＭＯＳ電流源トランジスタ
１０４      ｎＭＯＳ電流源トランジスタ
１０５      スイッチ回路（第１のスイッチ回路）
１０５ａ    第１のスイッチ素子
１０５ｂ    第２のスイッチ素子
１０５ｃ    第３のスイッチ素子
１０５ｄ    第４のスイッチ素子
１０６      第１のコンパレータ
１０７      負荷トランジスタ
１０８      ミラートランジスタ
１０９      第１の電流源
１１０      第１のｎＭＯＳトランジスタ
１１１      第２のｎＭＯＳトランジスタ
１１２      第２の電流源
１１３      第１の参照電位発生回路
１１４      第２の参照電位発生回路
１１５      第１のｐＭＯＳトランジスタ
１１６      第２のｐＭＯＳトランジスタ
１１７      第２のスイッチ回路
１１７ａ    第５のスイッチ素子
１１７ｂ    第６のスイッチ素子
１１７ｃ    第７のスイッチ素子
１１７ｄ    第８のスイッチ素子
１１８      第３のスイッチ回路
１１８ａ    第９のスイッチ素子
１１８ｂ    第１０のスイッチ素子
１１８ｃ    第１１のスイッチ素子
１１８ｄ    第１２のスイッチ素子
１１９ａ    第１の論理回路
１１９ｂ    第２の論理回路
１２０      第２のコンパレータ
１２１      第１のＮＯＴ回路
１２２      第２のＮＯＴ回路
１２３      第１のＮＡＮＤ回路
１２４      第２のＮＡＮＤ回路
１２５      第１のＮＯＲ回路
１２６      第２のＮＯＲ回路
Ｖｄｄ        電源電位レベル
Ｖｓｓ        グランドレベル
Ｖｃｍ        コモンモード電位
Ｒ１          第１の終端抵抗
Ｒ２          第２の終端抵抗
Ｒ３          第３の終端抵抗
Ｒ４          第４の終端抵抗
Ｖｄｓ        ｐＭＯＳ電流源トランジスタの両端にかかる電圧
Ｖｇｓ１        第１のｎＭＯＳトランジスタのソース−ゲート間にかかる電圧
Ｖｇｓ２        第２のｎＭＯＳトランジスタのソース−ゲート間にかかる電圧
Ｉ          第２の電流源に流れる電流
Ｖｒｅｆ１      第１の参照電位
Ｖｒｅｆ２      第２の参照電位
Ｖｒｅｆ３      第３の参照電位
【図１】
2004253859.tif 000003
【図２】
2004253859.tif 000004
【図３】
2004253859.tif 000005
【図４】
2004253859.tif 000006
【図５】
2004253859.tif 000007
【図６】
2004253859.tif 000008
【図７】
2004253859.tif 000009
【図８】
2004253859.tif 000010