(57)【要約】【課題】簡単且つ安価に半導体表面に微細パターンを形成する。【解決手段】集積イオンビーム（ＦＩＢ）装置３で単結晶基板１の表面に第１の荷電粒子をＦＩＢとして選択的に照射する工程と、第２の荷電粒子を注入する工程とから少なくともなる。高価な電子ビーム露光装置やＸ線露光装置等を用いなくても、ナノメータレベルの微細構造を簡単に形成することが可能である。例えば、規則正しく深さ２５０ｎｍ、直径約５０ｎｍの凹部、凹部同士を隔てる壁の厚さが約５ｎｍ程度の微細構造を単結晶基板１の表面に簡単に作製出来る。【選択図】　　　図１
2004079847.tif 000002
【特許請求の範囲】
【請求項１】
第１の荷電粒子を単結晶基板の表面に選択的に照射する工程と、
前記単結晶基板に第２の荷電粒子を注入する工程
とを含む微細パターンの形成方法。
【請求項２】
前記第２の荷電粒子を注入するときの前記単結晶基板の温度は、０Ｋ以上で前記単結晶基板を成す物質の融点である絶対温度の１／３以下にすることを特徴とする請求項１記載の微細パターンの形成方法。
【請求項３】
前記第１の荷電粒子を集束イオンビームにして前記単結晶基板に照射することを特徴とする請求項１又は２記載の微細パターンの形成方法。
【請求項４】
第１の荷電粒子を第１導電型化合物半導体単結晶基板の表面に選択的に照射する工程と、
前記第１導電型化合物半導体単結晶基板に第２の荷電粒子を注入し、複数の凹部の周期的配列を形成する工程と、
前記複数の凹部の内部に、第２導電型化合物半導体層を埋め込む工程
とを含む半導体装置の製造方法。
【請求項５】
前記第２の荷電粒子を注入するときの前記第１導電型化合物半導体単結晶基板の温度は、０Ｋ以上で前記第１導電型化合物半導体単結晶基板を成す物質の融点である絶対温度の１／３以下の温度にすることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記第１の荷電粒子を集束イオンビームにして前記第１導電型化合物半導体単結晶基板に照射することを特徴とする請求項４又は５記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は単結晶基板の表面に微細パターンを形成する方法、及びこれを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
現在、半導体集積回路の集積化は進み、リフレッシュ動作が必要な随時書き込み読み出しメモリ（ＤＲＡＭ）等の半導体メモリにおいては、ギガビットレベルの集積密度を有した構造が実現されつつある。ギガビットレベルの集積密度を有する半導体集積回路を製造するためには、半導体集積回路を構成する半導体素子の寸法をナノメータレベルの微細寸法にすることが要求される。また、このような微細加工技術の進歩に伴い、メゾスコピックスケールからアトミックスケールの半導体素子も形成出来るようになり、熱電子放射を用いたトランジスタや、単電子の振る舞いを利用した半導体素子等の量子力学的設計を用いた種々の半導体装置の試作が開始されている。更に、最近は光の波長オーダの周期構造を持つ１次元、２次元、３次元の構造体を構成し、古典光学とは異なる量子光学的現象を得ようとするフォトニック結晶の議論もなされている。
【０００３】
従来、半導体基板の表面に微細パターンを形成するためにはエキシマレーザ光等の短波長の光を用いたフォトリソグラフィ法により微細加工を行っていた。しかし、微細パターンの寸法がナノメータレベル、即ち、光の波長以下になると、光では目的とする微細パターンを露光出来ない。そのため光学的露光法に代わり、電子ビーム露光法やＸ線露光法が使用されつつある。
【０００４】
また、半導体基板の表面にイオン注入することで、微細パターンを形成する方法がある。本発明者等が室温でガリウム砒素（ＧａＡｓ）やインジウム燐（ＩｎＰ）等の半導体基板の表面にイオン注入を行った結果、表面から一定の深さで非晶質層と損傷領域が形成されるだけで凹部は形成されなかった。通常、室温等の一定温度以上で、イオン注入された半導体基板の表面は、注入されたエネルギが臨界値以上の範囲の深さまで非晶質化するだけであり、表面に凹部が形成されるような変形はみられない。本発明者等が「特開２００１−１４８３５４号公報」で提案した方法によれば、単結晶基板を−２７３℃〜−５０℃に冷却して、イオン注入を行うと単結晶基板の表面に凹部よりなる微細パターンの形成が可能であることが確認された。
【０００５】
【発明が解決しようとする課題】
電子ビーム露光装置やＸ線露光装置等は、装置が大型且つ高価であるのみでなく、ランニングコストも高い。更に、微細パターンを形成する際に、複数の露光マスクによるパターン相互の位置合わせ（アライメント）が必要になるので、ウェハ上に転写されるパターンのアライメント精度の要求も厳しくなる。
【０００６】
「特開２００１−１４８３５４号公報」に記載したイオン注入による微細パターンの形成方法では、凹部を形成するためのイオン注入の初期段階でランダムにボイド（空洞欠陥）が形成されてしまい、それに伴い凹部もランダムに形成されてしまう。しかし、ナノスケール寸法を持つ半導体デバイスの微細パターン形成方法として実用化していくためには、隣接する凹部同士の間隔を制御しなくてはならない。したがって、凹部がランダムに形成されてしまうと実用化には問題がある。
【０００７】
本発明の目的は、上記問題に鑑み、フォトリソグラフィ工程を可能な限り削減し、極めて簡単な方法で、且つ安価に単結晶基板表面に規則的なナノメータレベルの微細パターンを形成する方法を提供することである。
【０００８】
本発明の他の目的は、安価に、規則的なナノメータレベルの微細パターンを有する半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の特徴は、第１の荷電粒子を単結晶基板の表面に選択的に照射する工程と、単結晶基板に第２の荷電粒子を注入し、複数の凹部を形成する工程とを含む微細パターンの形成方法である。
【００１０】
本発明の第１の特徴によれば、予め第１の荷電粒子としてガリウム（Ｇａ），金（Ａｕ），錫（Ｓｎ），インジウム（Ｉｎ）等のイオン源をビーム径、ビーム強度、及び、ビーム方向が制御された集束イオンビーム（ＦＩＢ）等で、単結晶基板に照射することで選択的に欠陥を形成し、欠陥が形成されている単結晶基板に第２の荷電粒子として錫イオン（Ｓｎ＋），炭素イオン（Ｃ＋），シリコンイオン（Ｓｉ＋），ゲルマニウムイオン（Ｇｅ＋）等の注入を行うと、点欠陥が生成し、点欠陥の一部の原子空孔と欠陥が一体化し選択的に凹部を配置することが出来る。そのとき、点欠陥の一部として生成する格子間原子の一部は、凹部と凹部を隔てる壁を高くすることによって、凹部の成長に間接的に寄与する。
【００１１】
本発明の第２の特徴は、第１の荷電粒子を第１導電型化合物半導体単結晶基板の表面に選択的に照射する工程と、第１導電型化合物半導体単結晶基板に第２の荷電粒子を注入し、複数の凹部の周期的配列を形成する工程と、複数の凹部の内部に、第２導電型化合物半導体層を埋め込む工程とを含む半導体装置の製造方法である。
【００１２】
本発明の第２の特徴によれば、第１導電型化合物半導体単結晶基板に複数の凹部を選択的に配置することが出来、複数の凹部のサイズも制御することが出来るので、基板の面積を有効に使用出来、半導体装置の小型化に寄与することが出来る。また、凹部と凹部との間の壁の厚さが数ｎｍ程度の構造が可能なので、高価な電子ビーム露光装置やＸ線露光装置等を用いなくても、トンネル注入効果、バリスティック輸送効果やその他の量子力学的効果を用いたメゾスコピックスケール、アトミックスケールの半導体装置を簡単に製造することが出来る。
【００１３】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１４】
（第１の実施の形態）
まず、単結晶基板に選択的に凹部構造を形成するためには、ＦＩＢ装置３とイオン注入装置を用いる。
【００１５】
ＦＩＢ装置３は、図１に示すように、引き出し電極１７と、加速電極１８と、レンズ２１と、偏向器２２とを少なくとも有する。ＦＩＢ装置３の動作としては、イオン源１６が引き出し電極１７から電圧をかけられることで、イオンビームが引き出される。引き出されたイオンビームは、加速電極１８により加速されレンズ２１に入射する。レンズ２１に入射したイオンビームは、集束されＦＩＢとなる。更に、ＦＩＢは偏向器２２により所望の箇所への照射が可能になる。ＦＩＢを単結晶基板１に照射するときは、ＦＩＢ装置３の試料室内で、単結晶基板１と基板ホルダ５ａとを互いに密着性を保つように固定して行う。試料室の圧力は、１０−５Ｐａのオーダまで真空排気する。イオン源１６には、Ｇａ，Ａｕ，Ｓｎ，Ｉｎ等の単体金属や共晶金属を用いることが可能である。
【００１６】
イオン注入装置の試料室６は、図２に示すように、試料室６に設置する基板ホルダ５ｂ上の単結晶基板１を冷却する冷媒７を循環させる構造を有するシュラウド２６を備えている。シュラウド２６の断面形状はＵ字状であり、内側の底部に基板ホルダ５ｂの底面と側面が密接されて設置されている。シュラウド２６は、冷媒７を投入する入力配管２７と、冷媒７を排出する出力配管２８を備えている。入力配管２７と出力配管２８は、試料室６の外部で冷媒７の投入と排出を行うために試料室６の壁部を貫通している。シュラウド２６は、試料室６を貫通している入力配管２７と出力配管２８によって試料室６に保持されている。入力配管２７，出力配管２８と試料室６を貫通した箇所のそれぞれは、試料室６の室内の気密性が保たれるように溶接等が施されている。イオン注入装置は、シュラウド２６を備えることで、単結晶基板１を所望の温度に冷却することが出来る。単結晶基板１にイオン注入をするときは、イオン注入装置の試料室６内の基板ホルダ５ａと単結晶基板１とが互いに密着するように固定する。この試料室６の内部を、１０−３Ｐａ　〜１０−８Ｐａの所定の圧力まで真空排気する。所定の圧力まで真空排気したら試料室６の内部の液体窒素シュラウド２６に液体窒素７を投入し、単結晶基板１を８３Ｋ程度に冷却する。この際、熱電対等の温度モニタで基板ホルダ５ｂの温度を測定しながら冷却する。尚、図２に示す冷却方法で液体窒素の代わりに液体ヘリウムを用いれば、１３Ｋ程度まで冷却可能である。０Ｋまで冷却するには、周知の極低温技術を転用すれば良い。また、冷凍機を用いることにより、極低温の温度制御をすることも可能である。照射するイオンとしては、Ｓｎ＋，Ｃ＋，Ｓｉ＋，Ｇｅ＋等、種々の元素のイオンを用いることが可能である。
【００１７】
以下に、図３（ａ）〜図３（ｄ）を参照して、単結晶基板の表面にナノメータレベルの規則的な微細パターンの形成方法を説明する。
【００１８】
（イ）まず、図１に示す、ＦＩＢ装置３の試料室内で、単結晶基板１と基板ホルダ５ａとを互いに密着性を保つように固定し、所定の圧力まで真空排気する。その後、単結晶基板１にＦＩＢを第１の荷電粒子として所望の箇所に照射し、図３（ａ）に示すように表面に欠陥を生成し、窪み１０を選択的に形成する。窪み１０は、第１の荷電粒子による物理的スパッタリングで形成される。例えば、実効的な照射飛程が短くなるように、ＦＩＢを単結晶基板１に対して角度をつけてＧａ＋を選択的に照射すると、照射された箇所は、スパッタリングされ、選択的に窪み１０を形成することが出来る。窪み１０のサイズは、直径数ｎｍ〜１００ｎｍ程度で、深さ５ｎｍ〜１００ｎｍ程度である。尚、単結晶基板１には、ガリウム・アンチモン（ＧａＳｂ）、インジウム・アンチモン（ＩｎＳｂ）、ガリウム砒素（ＧａＡｓ）、インジウム砒素（ＩｎＡｓ）、ガリウム燐（ＧａＰ）やインジウム燐（ＩｎＰ）等の化合物半導体単結晶基板やその他の無機材料からなる単結晶基板を用いることが可能である。
【００１９】
（ロ）次に、ＦＩＢ装置３の試料室から、図２に示すイオン注入装置の試料室６に単結晶基板１を移動する。そして、イオン注入装置の試料室６内の基板ホルダ５ａと単結晶基板１とが互いに密着するように固定し、１０−３Ｐａ　〜１０−８Ｐａ程度の所定の圧力まで真空排気する。所定の圧力まで真空排気されたら冷媒を用いて単結晶基板１を０Ｋ〜２２３Ｋに冷却する。
【００２０】
（ハ）次に、図３（ｂ）に示すように、単結晶基板１の表面全面に第２の荷電粒子のＳｎ＋を注入する。Ｓｎ＋を低温の単結晶基板１の全面に照射すると損傷領域に点欠陥（格子間原子８と原子空孔９）が生成される。単結晶基板１が保持されている低温条件では、イオン注入により生成される点欠陥のうち、格子間原子８はある程度の距離を移動するが、原子空孔９はあまり移動しない。
【００２１】
（ニ）図３（ｃ）に示すように、第２の荷電粒子としてのＳｎ＋注入によって窪み１０の近くに生成された原子空孔９は、窪み１０と一体化する。つまり、原子空孔９は、窪み１０を大きくすることに寄与する。また、Ｓｎ＋注入によって生成した格子間原子８は、一部が窪み１０と窪み１０の間に移動し、窪み１０と窪み１０の間は盛り上げられ成長することで壁２３となる。壁２３が出来ることにより、窪み１０は見かけ上成長することになり、壁２３に囲まれた部分が凹部２となる。
【００２２】
（ホ）更に、第２の荷電粒子としてのＳｎ＋の注入を続けると、壁２３の上部では点欠陥は形成されるが、格子間原子８と原子空孔９が再結合して消滅する。若しくは、格子間原子８と原子空孔９は、表面に拡散移動して消滅するので壁２３の成長に寄与しない。壁２３の下部はＳｎ＋が届かないため、点欠陥は形成されない。図３（ｄ）に示すように、凹部２の直下（イオン照射飛程３０ｎｍ程度）では、点欠陥が形成される。格子間原子８の一部は濃度勾配により、濃度の低い方、即ち、壁２３の下へ拡散移動する。壁２３の根元部分に移動した格子間原子８は、壁２３の下部で集合体となり、壁２３を高くすることに寄与する。凹部２の直下に形成される原子空孔９は、凹部２と一体化し凹部２を深くすることに寄与する。この結果、図４（ａ），図４（ｂ）に示すように、規則的なマトリクス状の凹部構造が形成される。凹部２のサイズは、単結晶基板１の表面に直径２ｒが１５ｎｍ〜２００ｎｍ程度、深さｄが５０ｎｍ〜５００ｎｍ程度、壁の厚さｔが５ｎｍ〜１０ｎｍ程度が代表的である。
【００２３】
尚、ＦＩＢ装置３の試料室とイオン注入装置の試料室６とをゲートバルブを介して接続しておけば、試料を大気中に晒さずに、真空中で搬送することが出来る。真空中での搬送には周知の磁気駆動系等が使用出来る。
【００２４】
本発明の第１の実施の形態に係る微細パターンの形成方法によれば、単結晶基板にＦＩＢ等で凹部となる箇所に予め窪みをパターニングしておくことで、ナノメータレベルの規則的なマトリクス状の凹部構造を簡単に形成することが出来る。更に、第２の荷電粒子の単結晶基板注入時の温度、第２の荷電粒子加速電圧と第２の荷電粒子の種類（イオン種）、ドーズ量を選ぶことにより、単結晶基板の表面に、凹部の直径、深さ、隣接する凹部の間の壁の厚さを精密に制御することが出来る。本発明の第１の実施の形態に係る微細パターンの形成方法において、以下に記すように条件を選定することにより、凹部の寸法や形状が制御出来る。
【００２５】
（イ）単結晶基板の温度：格子間原子と原子空孔の移動度のバランスを考慮して単結晶基板の温度を決めれば良い。
【００２６】
（ロ）加速電圧とイオン種：格子間原子が表面から深さｈに形成される場合、一部は横方向にｈ程度まで移動出来る。格子間原子の横方向移動距離が凹部のサイズを決め、凹部の半径がｈ程度になる。加速電圧を低くする、或いはイオン種を重くすると、注入イオンは基板表面の浅いところまでしか届かず、凹部の半径は小さくなる。逆に、加速電圧を高くする、或いはイオン種を軽くすると、注入イオンは基板表面から深いとこまで届き、凹部の半径は大きくなる。凹部成長初期では、イオン注入のドーズ量もサイズに関係する。
【００２７】
（ハ）イオン注入のドーズ量：ドーズ量が多いと形成される格子間原子の量が多くなり、壁がより高くなる。即ち、凹部が深くなる。注入イオン種も質量が大きいほど、欠陥形成量が増え、凹部が深くなる。
【００２８】
（半導体装置の製造方法）
上記規則的なマトリクス状の凹部構造は、そのサイズから、光学デバイスや量子効果半導体デバイスを中心とする広範囲の応用が可能である。例えば、本発明の第１の実施の形態に係る微細パターンの形成方法により形成された構造の隔壁の厚さは約５ｎｍ程度であり、トンネル効果等の量子力学的効果が現れる。また、上記の微細パターンの形成方法により形成された凹部、若しくは凹部と凹部との間のサイズが光の波長オーダになるので、２次元、３次元のフォトニック結晶が簡単に製造出来る。即ち、本発明の第１の実施の形態に係る微細パターンの形成方法により、ナノメータレベルの規則的組織構造を構成し、フォトニックギャップを実現することが可能である。このため、フォトニック結晶を用いて、光の閉じ込め効果や発光特性の制御をすることにより、半導体レーザ並みの動作速度とコヒーレンスを持つ発光ダイオード（ＬＥＤ）等の製造が可能である。或いは、半導体レーザとして利用すれば、利得が大きく出来、且つ尖鋭な利得スペクトルが期待出来る。
【００２９】
また、ナノメータレベルの規則的組織構造により、一定のチップ面積に対して、その表面積を相対的に大きく出来る。このため、第１の実施の形態に係る微細な凹部構造を、嗅覚センサやコンデンサ等の大きな表面積を必要とする素子に適用すれば、小型で高性能な素子を実現することが可能である。
【００３０】
また、光触媒半導体に規則的なマトリクス状の凹部構造を形成すれば、一定の面積において相対的に表面積を大きくすることが出来るので、触媒効果、吸着効果を増大することが出来る。光触媒半導体としては、二酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、三酸化タングステン（ＷＯ３）、酸化チタン（ＴｉＯ２）、酸化セリウム（ＣｅＯ２）、チタン酸バリウム（ＢａＴｉＯ３）、酸化第二鉄（Ｆｅ２Ｏ３）、酸化ビスマス（Ｂｉ２Ｏ３）等の金属酸化物や、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化鉛（ＰｂＳ）、セレン化亜鉛（ＺｎＳｅ）、セレン化カドミウム（ＣｄＳｅ）等の金属カルコゲナイドが好適である。又は、シリコン、ゲルマニウム等の第ＩＩＩ族元素や、ＧａＰ、ＧａＡｓ、ＩｎＰ等のＩＶ−Ｖ族化合物半導体等を用いることが可能である。
【００３１】
更に、以下に示すようなメゾスコピックスケール、アトミックスケールの構造を有する機能素子や半導体メモリを構成することも可能である。
【００３２】
［具体例１：機能素子］
本発明の具体例１に係るトンネル型ニューロン素子は、図５及び図６に示すように、第１電極１６１と第２電極１６２との間に複数個のゲート電極７０ａ，７０ｂ，７０ｃ，・・・が配置されている。図６に示すように，ｎ型（第２導電型）領域５０ｂとｎ型領域５０ｃとの間、ｎ型領域５０ｃとｎ型領域５０ｄとの間、ｎ型領域５０ｄとｎ型領域５０ｅとの間、・・・・には、それぞれの厚さ約５ｎｍのｐ型（第１導電型）トンネル障壁層６０ａ，６０ｂ，６０ｃ，・・・が備えられている。ｎ型領域５０ａ，５０ｂ，５０ｃ，・・・は、ｐ型化合物半導体単結晶基板１１に１次元的に配列されている。ｎ型領域５０ａ，５０ｂ，５０ｃ，・・・の１次元的配列の一方の端部に位置するｎ型領域５０ａには、ｎ＋型領域からなる第１コンタクト領域１７１、他方の端部に位置するｎ型領域５０ｚには、ｎ＋型領域からなる第２コンタクト領域１７２が備えられている。第１コンタクト領域１７１、及び第２コンタクト領域１７２には、オーミック接触するように、金・ゲルマニウム（Ａｕ−Ｇｅ）、ニッケル（Ｎｉ）、金（Ａｕ）等の金属からなる第１電極１６１、第２電極１６２がそれぞれ接続されている。複数個のゲート電極７０ａ，７０ｂ，７０ｃ，・・・は、アルミニウム（Ａｌ）等の単層金属膜、タングステンシリサイド（ＷＳｉＸ）等から構成されている。各々半導体領域は、ＧａＳｂ、ＩｎＳｂ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ等の第１導電型化合物半導体単結晶からなる。
【００３３】
複数個のゲート電極７０ａ，７０ｂ，７０ｃ，・・・に、図５の平面図に示すゲート電極パット８０ａ，８０ｂ，８０ｃ，・・・を介して、それぞれ複数個の入力信号が印加される。ゲート電極７０ａ，７０ｂ，７０ｃ，・・・の直下には図６に示すように、ゲート絶縁膜１３が備えられ、ゲート電極７０ａ，７０ｂ，７０ｃ，・・・に印加される複数の入力信号に応じて、ゲート電極７０ａ，７０ｂ，７０ｃ，・・・直下のトンネル障壁層の電界が制御され、それぞれのトンネル障壁層を流れるトンネル電流が制御される。この結果、複数の入力信号に応じて、第１電極１６１と第２電極１６２との間に多値の論理信号が流れ、神経細胞的動作をすることが出来る。
【００３４】
以下に、図７（ａ）〜図９（ｆ）を参照して、ＧａＳｂ基板を用いた場合のトンネル注入型ニューロン素子の製造方法を説明する。
【００３５】
（イ）まず、第１導電型化合物半導体単結晶基板１１として、（１００）面を有したｐ型ＧａＳｂ基板１１を用意する。第１の荷電粒子をＦＩＢとしてｐ型ＧａＳｂ基板１１の表面に照射し、選択的に欠陥を形成する。例えば第１の荷電粒子としてＧａ＋ＦＩＢをｐ型ＧａＳｂ基板１１の表面の所望の箇所に照射する。以上の工程より、図７（ａ）に示すように、ｐ型ＧａＳｂ基板１１の表面に規則的に配置された窪み２０ａ，２０ｂ，２０ｃ，・・・が形成される。
【００３６】
（ロ）その後、ｐ型ＧａＳｂ基板１１をイオン注入装置の試料室に移動する。そして、ｐ型ＧａＳｂ基板１１が、０Ｋ〜２２３Ｋの間の所定の温度まで冷却されたら、ｐ型ＧａＳｂ基板１１の表面全面に第２の荷電粒子として、Ｓｎ＋を１×１０１４ｃｍ−２〜５×１０１６ｃｍ−２のドーズ量にて、所定の加速電圧で注入する。
【００３７】
（ハ）第２の荷電粒子注入後、試料の冷却に用いたシュラウドから冷媒を抜き、内部を乾燥空気や窒素ガス等で置換し、一定時間放置する等により、ｐ型ＧａＳｂ基板１１を室温に戻す。ｐ型ＧａＳｂ基板１１が室温に戻ったら、試料室の圧力を常圧に戻し試料室から取り出す。以上の工程により、図７（ｂ）に示すように、ｐ型ＧａＳｂ基板１１の表面に規則的に配置された凹部３０ａ，３０ｂ，３０ｃ，・・・が形成される。
【００３８】
（ニ）その後、塩素（Ｃｌ２）系のエッチングガスを用いたドライエッチングにより、凹部３０ａ，３０ｂ，３０ｃ，・・・の表面をスライトエッチングすれば、図７（ｃ）に示すように、４面を｛１１０｝面で囲まれた矩形の凹部４０ａ，４０ｂ，４０ｃ，・・・異方性エッチング溝が形成出来る。図７（ｃ）のＢ−Ｂ方向に沿った断面図が図８（ａ）である。図８（ａ）に示す、ｐ型トンネル障壁層６０ａ，６０ｂ，６０ｃ，・・・は、凹部４０ａ，４０ｂ，４０ｃ，・・・が形成されることに伴い形成される。しかし、このスライトエッチングを省略して、図７（ｂ）に示すような不定型な凹部３０ａ，３０ｂ，３０ｃ，・・・を採用することも可能である。図８（ｂ）に示すように、有機金属ＣＶＤ（ＭＯＣＶＤ）法、分子線エピタキシャル（ＭＢＥ）法等を用いて、凹部４０ａ，４０ｂ，４０ｃ，・・・の内部にｎ型のＧａＳｂからなる第２導電型化合物半導体層のエピタキシャル成長層１２を形成する。
【００３９】
（ホ）続いて、化学的機械研磨（ＣＭＰ）等の手段により、図８（ｃ）に示すように、表面を平坦化し、凹部４０ａ，４０ｂ，４０ｃ，・・・の内部に、ｎ型ＧａＳｂ領域５０ａ，５０ｂ，５０ｃ，・・・を埋め込む。その後、図８（ｄ）に示すように、光励起低温ＣＶＤ法等を用いて、厚さ２０ｎｍ〜８０ｎｍの酸化膜、窒化膜等のゲート絶縁膜１３を堆積する。酸化膜、窒化膜等の絶縁膜の代わりに、ＧａＳｂよりも禁制帯幅の大きなアルミニウム・アンチモン（ＡｌＳｂ）、窒化アルミニウム（ＡｌＮ）やセレン化亜鉛（ＺｎＳｅ）等の半導体層をエピタキシャル成長して、ＧａＳｂとの界面にヘテロ接合を形成しても、ゲート絶縁膜１３と同等の機能を果たすことが可能である。
【００４０】
（へ）図９（ｅ）に示すように、ＣＶＤ法、真空蒸着法、スパッタリング法等を用いてゲート絶縁膜１３の上に、導体膜１４を堆積する。導体膜１４としては、Ａｌ等の単層金属膜、Ｔｉ／Ｐｔ／Ａｕ等の多層金属膜、ＷＳｉＸ等のシリサイド膜等が使用可能である。
【００４１】
（ト）フォトリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）法を用い、図９（ｆ）に示すように、導体膜１４をパターニングして、トンネル障壁層６０ａ，６０ｂ，６０ｃ，・・・の上部にゲート電極７０ａ，７０ｂ，７０ｃ，・・・が完成する。
【００４２】
尚、図６に示すように、ｎ型のＧａＳｂ領域５０ａに接続したｎ＋型のＧａＳｂ領域からなる第１コンタクト領域１７１、及びｎ型のＧａＳｂ領域５０ｚに接続したｎ＋型のＧａＳｂ領域からなる第２コンタクト領域１７２を形成する場合は、Ｓｎ＋のイオン注入前に、シリコン（Ｓｉ＋）、セレン（Ｓｅ＋）等のＩＶ属元素の室温における選択的イオン注入と、この活性化の熱処理を行っておけば良い。第１電極１６１、第２電極１６２は、フォトリソグラフィ技術及びＲＩＥ法を用い、ゲート絶縁膜１３にコンタクトホールを開口し、Ａｕ−Ｇｅ，Ｎｉ，Ａｕ等の金属で形成すれば良い。
【００４３】
このように、本発明の実施の形態に係る半導体装置の製造方法によれば、ゲート電極７０ａ，７０ｂ，７０ｃ，・・・のパターニングの工程以外は、高価な電子ビーム露光装置やＸ線露光装置等を用いなくても、メゾスコピックスケール、アトミックスケールの半導体装置が簡単に製造出来る。ゲート電極７０ａ，７０ｂ，７０ｃ，・・・の幅、即ちゲート長はｎ型ＧａＳｂ領域５０ａ，５０ｂ，５０ｃ，・・・に挟まれたｐ型トンネル障壁層６０ａ，６０ｂ，６０ｃ，・・・の幅よりは大きくて良いので、フォトリソグラフィ技術に対する微細加工の制約は緩和されている。
【００４４】
また、図５及び図６において、ｎ型領域５０ａ，５０ｂ，５０ｃ，・・・の１次元的配列のうちの隣接する２個のみの配置としても良い。即ち、隣接する２個のＧａＳｂからなるｎ型領域の間のｐ型ＧａＳｂ層の上部に１本のゲート電極を設ければ、隣接する２個のｎ型領域をソース・ドレイン領域とする絶縁ゲート型トランジスタとすることが可能である。
【００４５】
［具体例２：半導体メモリ］
図１０（ａ）に示すように、電気的一括消去・再書き込み可能な読み出し専用メモリ（ＮＡＮＤ型ＥＥＰＲＯＭ）は、複数のビット線ＢＬｉ，ＢＬｉ＋１，ＢＬｉ＋２，・・・と、これに交差する複数のワード線ＷＬｊ，ＷＬｊ＋１，ＷＬｊ＋２，・・・，ＷＬｊ＋ｎとによりマトリクスが構成されている。各ビット線ＢＬｉ，ＢＬｉ＋１，ＢＬｉ＋２，・・・はぞれぞれ複数の絶縁ゲート型トランジスタの凹部が直列接合されたストリングにより構成されている。各ストリングの両端には、ストリング選択トランジスタＳＳＴと接地選択トランジスタＧＳＴが接続されている。各ストリングのそれぞれのストリング選択トランジスタＳＳＴ及び接地選択トランジスタＧＳＴには、共通のストリング選択線ＳＳＬＫと接地選択線ＧＳＬＫが接続されている。
【００４６】
図１０（ｂ）に示すように、ｎ型領域３２１とｎ型領域３２２との間、ｎ型領域３２２とｎ型領域３２３との間、・・・ｎ型領域３２７とｎ型領域３２８との間、・・・・には、例えば、それぞれ厚さ約５ｎｍのｐ型ＧａＳｂ層３３１，３３２，・・・，３３７が形成されている。ｐ型ＧａＳｂ層３３１，３３２，・・・，３３７の厚さがｎチャネル絶縁ゲート型トランジスタのチャネル長を決定している。ｎ型領域３２１，３２２，・・・，３２８は、ｐ型のＧａＳｂ基板１１中に１次元的に配列されている。ｎ型領域３２２とｎ型領域３２３との間のｐ型ＧａＳｂ層３３２の上部には、浮遊ゲート電極２４２及び制御ゲート電極２５２が配置されている。同様に、ｎ型領域３２３とｎ型領域３２４との間のｐ型ＧａＳｂ層３３３の浮遊ゲート電極２４３及び制御ゲート電極２５３が、・・・、ｎ型領域３２６とｎ型領域３２７との間のｐ型ＧａＳｂ層３３６の上部には、浮遊ゲート電極２４５及び制御ゲート電極２５５が配置されている。ｎ型領域３２１とｎ型領域３２２との間のｐ型ＧａＳｂ層３３１の上部には、接地選択トランジスタＧＳＴのゲート電極２４１、ｎ型領域３２７とｎ型領域３２６との間のｐ型ＧａＳｂ層３３７の上部には、ストリング選択トランジスタＳＳＴのゲート電極２４６が配置されている。
【００４７】
ＮＡＮＤ型ＥＥＰＲＯＭの製造方法は、具体例１のトンネル注入型ニューロン素子の製造工程に示した方法と実質的に同じである。まず、本発明の第１の実施の形態に係る微細パターンの形成方法により、規則的なマトリクス状の凹部構造を作製する。作製した規則的なマトリクス状の凹部構造を用いることで、ナノメータレベルのチャネル長を有する絶縁ゲート型トランジスタを用いた半導体メモリが簡単に製造出来る。ゲート電極２４１〜２４５、制御ゲート電極２５２〜２５５のパターニングは、微細加工の制約が緩和されているのでフォトリソグラフィ技術を使用出来る。
【００４８】
本発明の第１の実施の形態に係る半導体装置の製造方法によれば、規則的なマトリクス状の凹部構造を、高価な電子ビーム露光装置やＸ線露光装置等を用いずに形成出来るため、図１０に示すような、微細寸法の半導体メモリが簡単に製造出来る。
【００４９】
（第２の実施の形態）
本発明の第２の実施の形態に係る微細パターン形成方法は、図１１（ａ）〜図１１（ｅ）に示すように、第１の荷電粒子としてＧａ＋ＦＩＢを単結晶基板１の表面の所望の箇所に照射して出来る欠陥がボイドである点が第１の実施の形態に係る方法と異なり、他は第１の実施の形態に係る方法と同様であるので重複した記載は省略する。
【００５０】
以下に、図１１（ａ）〜図１１（ｅ）を参照して、単結晶基板の表面にナノメータレベルの規則的な微細パターンの形成方法を説明する。
【００５１】
（イ）まず、図１に示す、ＦＩＢ装置３の試料室内で、単結晶基板１と基板ホルダ５ａとを互いに密着性を保つように固定し、所定の圧力まで真空排気する。その後、単結晶基板１にＦＩＢを第１の荷電粒子として所望の箇所に照射し、図１１（ａ）に示すように、単結晶基板１の内部に出来た欠陥であるボイド４を選択的に形成する。ボイド４は、ＦＩＢ等の照射飛程を長くすることで、基板の内部に点欠陥を生成して形成する。例えば、図１１（ａ）に示すように、照射飛程が長くなるように、加速電圧を高く設定し、ＦＩＢを単結晶基板１に対して垂直にＧａ＋を選択的に照射すると、照射した基板表面の直下にボイド４を形成出来る。ボイド４の形成される深さｄ’［（ｎｍ）］は、加速電圧Ｖａ［（ｋＶ）］に実質的に比例しｄ’＝５Ｖａとなる。ボイド４の直径２ｒ’［（ｎｍ）］は、イオン注入のドーズ量に依存するが、基板水平方向の直径２ｒ’＝６Ｖａで飽和する。
【００５２】
（ロ）次に、単結晶基板１をＦＩＢ装置３の試料室から、図２に示すイオン注入装置の試料室６に移動する。そして、イオン注入装置の試料室６内の基板ホルダ５ａと単結晶基板１とが互いに密着するように固定し、所定の圧力まで真空排気する。所定の圧力まで真空排気されたら冷媒を用いて単結晶基板１を０Ｋ〜２２３Ｋに冷却する。
【００５３】
（ハ）次に、図１１（ｂ）に示すように、単結晶基板１の表面全面に第２の荷電粒子のＳｎ＋を注入する。低温の雰囲気下のイオン注入装置の試料室６内で、Ｓｎ＋を単結晶基板１の全面に照射すると損傷領域に点欠陥（格子間原子８と原子空孔９）が生成される。単結晶基板１が保持されている低温条件では、イオン注入により生成される点欠陥のうち、格子間原子８はある程度の距離を移動するが、原子空孔９はあまり移動しない。
【００５４】
（ニ）図１１（ｃ）に示すように、第２の荷電粒子Ｓｎ＋注入によってボイド４の近くに生成された原子空孔９は、ボイド４と一体化する。つまり、原子空孔９は、ボイド４を大きくすることに寄与する。また、Ｓｎ＋注入によって生成した格子間原子８は、一部がループ等の集合体を形成し、単結晶基板１の表面にアモルファスの盛り上がりを形成することに寄与する。図１１（ｄ）に示すように、単結晶基板１の表面の窪んだところの直下に出来た原子空孔９が単結晶基板１の表面に出来た窪みと一体化することで窪みは深くなる。また、原子空孔９がボイド４と結合することでボイド４が成長する。窪みとボイド４が結合することで凹部２が形成され、凹部２同士の間は壁２３となる。
【００５５】
（ホ）更に、第２の荷電粒子としてのＳｎ＋注入を続けると、壁２３の上部では点欠陥が形成されるが、格子間原子８と原子空孔９が再結合して消滅するか、表面に拡散して消滅するので壁の成長に寄与しない。壁２３の下部にはＳｎ＋が届かないため、点欠陥は形成されない。図１１（ｅ）に示すように、凹部２の直下（イオン照射飛程３０ｎｍ程度）では、点欠陥が形成される。格子間原子８の一部は濃度勾配により、濃度の低い方、即ち、壁２３の下へ拡散移動する。壁２３の根元部分に移動した格子間原子８は、壁２３の下部で集合体となり、さらに壁は高くなる。凹部２の直下に形成される原子空孔９は、凹部２と一体化する。即ち、凹部２は高くならず、むしろ低くなる。この結果、図４（ａ），図４（ｂ）に示すように、規則的なマトリクス状の凹部構造が形成される。凹部２の直径は、基本的にＦＩＢによる第１の荷電粒子の照射によって配置したボイド４の間隔から壁２３の厚さｔを除いたものが最大となる。例えば、凹部２を５０ｎｍ間隔に配置した場合、壁２３の厚さｔが５ｎｍであるなら凹部２の直径は４５ｎｍまで大きくなる。具体的な凹部２のサイズは、単結晶基板１の表面に直径２ｒが１０ｎｍ〜２００ｎｍ程度、深さｄが５０ｎｍ〜５００ｎｍ程度、壁の厚さｔが５ｎｍ〜１０ｎｍ程度が代表的である。
【００５６】
本発明の第２の実施の形態に係る微細パターンの形成方法によれば、単結晶基板１にＦＩＢ等で凹部２となる箇所に予めボイドをパターニングしておくことで、ナノメータレベルの規則的なマトリクス状の凹部構造を簡単に形成することが出来る。更に、第２の荷電粒子の単結晶基板注入時の温度、第２の荷電粒子加速電圧と第２の荷電粒子の種類（イオン種）、ドーズ量を選ぶことにより、単結晶基板の表面に、凹部の直径、深さ、隣接する凹部の間の壁の厚さを精密に制御することが出来る。
【００５７】
（その他の実施の形態）
上記の開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
【００５８】
例えば、上記実施例において、低温での第２の荷電粒子を注入する材料として、ＧａＳｂを例示したが、化合物半導体単結晶基板表面に観察される規則的なマトリクス状の凹部構造は、第２の荷電粒子注入条件を選ぶならば、他の化合物半導体単結晶基板は勿論、多くの無機材料からなる基板の表面にも形成可能である。
【００５９】
図１２は、凹部の内部にｎ＋型ＧａＳｂからなるエピタキシャル成長層を埋め込んだ後、中央部の３×３のマトリクスを取り囲んでｐ型領域を形成し、素子分離領域１５を構成した例である。３×３のマトリクスの中央部のｎ＋型ＧａＳｂをドレイン領域、その外側の８個のｎ＋型ＧａＳｂをソース領域、この境界部にゲート電極１４５を形成し、単位絶縁ゲートトランジスタが備えられる。この単位絶縁ゲートトランジスタを基礎としたユニット凹部をマトリクス状に配置して、ＤＲＡＭ等の半導体メモリや２次元イメージセンサを形成することが可能である。
【００６０】
また、図１２においては、矩形の凹部を示しているが、結晶構造の対称性（異方性）に応じて、三角形や六角形等の凹部を構成することも可能である。このように、本発明の実施の形態に係る微細パターンの形成方法は、上記の半導体装置以外の他の新機能性半導体デバイスや、ポーラス性無機材料を用いた磁気記録媒体等に適用可能である。
【００６１】
また、本発明の実施の形態に係る微細パターンの形成方法は、壁の厚さ等を調整出来ることを利用して、絶縁膜が極めて薄い高温超伝導材料におけるジョセフソン接合等の絶縁膜としても適用可能である。
【００６２】
本発明の第１、第２の実施の形態において第２の荷電粒子を注入するときの単結晶基板が０Ｋ〜２２３Ｋの温度にされるとしているが、この温度範囲では効率良くナノメータレベルの微細パターンの形成が出来るということである。本発明の実施の形態において単結晶基板の表面に規則的なナノメータレベルの微細パターンの形成は、第２の荷電粒子を注入することで生成する格子間原子と原子空孔の移動により成されるものである。深い窪みを成長させるには、生成される点欠陥のうち格子間原子のみが壁に移動し、原子空孔はあまり移動せず深い窪みに吸収されるようにすればよい。原子空孔が活発に移動すると、これらが単結晶基板内部のあちこちで集合しボイドを多数作るために、既存の窪みに吸収されなくなる。つまり、第２の荷電粒子を注入するときの温度範囲は、格子間原子が移動し、原子空孔があまり移動出来ない範囲に設定することで規則的なナノメータレベルの微細パターンを形成することが出来る。格子間原子は極低温の雰囲気下でも単結晶基板内を移動することが出来る。原子空孔は一般に単結晶基板を成す物質の融点Ｔｍ（Ｋ）のおよそ１／３以上の温度で活発に移動するが、それ以下の温度ではほとんど移動出来ない。つまり、規則的なナノメータレベルの微細パターンは、融点Ｔｍのおよそ１／３以下の温度で形成し得る。例えば、ＧａＳｂ単結晶基板のときは、Ｔｍ＝１００１Ｋなので０Ｋ〜３３３．６Ｋの温度範囲なら原子空孔の移動を抑制することが出来、規則的なナノメータレベルの微細パターンの形成が出来る。
【００６３】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００６４】
【発明の効果】
本発明によれば、露光マスクを使用する工程を可能な限り削減し、極めて簡単な方法で、且つ安価に単結晶基板の表面に規則的なナノメータレベルの微細パターンを形成出来る。
【００６５】
本発明によれば、安価に、簡単に規則的なナノメータレベルの微細パターンを有する半導体装置の製造方法を提供することが出来る。
【図面の簡単な説明】
【図１】集積イオンビーム装置の模式的な断面図である。
【図２】イオン照射装置の試料室の模式的な断面図である。
【図３】本発明の実施の形態に係る微細パターンの形成方法において、単結晶基板表面に窪みを形成した場合の工程断面図である。
【図４】図４（ａ）は、本発明の実施の形態に係る微細パターンの形成方法により形成した単結晶基板表面の走査型電子顕微鏡（ＳＥＭ）で観察した平面図であり、図４（ｂ）は、原子間力顕微鏡（ＡＦＭ）で観察した模式的断面図である。
【図５】本発明の実施の形態に係る半導体装置の具体例１としての、トンネル注入型ニューロン素子の構造を示す模式的な平面図である。
【図６】図５のＡ−Ａ方向に沿った断面図である。
【図７】トンネル注入型ニューロン素子の製造方法の工程平面図である。
【図８】本発明の具体例１に係る半導体装置の製造方法の工程断面図（その１）である。
【図９】本発明の具体例１に係る半導体装置の製造方法の工程断面図（その２）である。
【図１０】図１０（ａ）は、具体例２に係るＮＡＮＤ型ＥＥＰＲＯＭの等価回路図であり、図１０（ｂ）は、その一部のストリングの断面図である。
【図１１】本発明の第２の実施の形態に係る微細パターンの形成方法において、単結晶基板にボイドを形成した場合の工程断面図である。
【図１２】本発明の実施の形態に係る半導体装置の他の例として、単位絶縁ゲートトランジスタを示す模式的平面図である。
【符号の説明】
１　単結晶基板
２，３０ａ，３０ｂ，３０ｃ・・・，４０ａ，４０ｂ，４０ｃ・・・　凹部
３　集束イオンビーム（ＦＩＢ）装置
４　ボイド
５ａ，５ｂ　基板ホルダ
６　イオン注入装置
７　冷媒
８　格子間原子
９　原子空孔
１０，２０ａ，２０ｂ，２０ｃ・・・　窪み
１１　第１導電型化合物半導体単結晶基板
１２　エピタキシャル成長層
１３　ゲート絶縁膜
１４　導体膜
１５　素子分離領域
１６　イオン源
１７　引き出し電極
１８　加速電圧
２１　レンズ
２２　偏向器
２３　壁
２６　シュラウド
２７　入力配管
２８　出力配管
５０ａ，５０ｂ，５０ｃ・・・，３２１〜３２８　ｎ型ＧａＳｂ領域
６０ａ，６０ｂ，６０ｃ・・・，３３１〜３３７　ｐ型トンネル障壁層
７０ａ，７０ｂ，７０ｃ・・・，２４１，２４６　ゲート電極
８０ａ，８０ｂ，８０ｃ・・・　ゲート電極パット
１６１　第１電極
１６２　第２電極
１７１　第１コンタクト領域
１７２　第２コンタクト領域
２４２〜２４５　浮遊ゲート電極
２５２〜２５５　制御ゲート電極
【図１】
2004079847.tif 000003
【図２】
2004079847.tif 000004
【図３】
2004079847.tif 000005
【図４】
2004079847.tif 000006
【図５】
2004079847.tif 000007
【図６】
2004079847.tif 000008
【図７】
2004079847.tif 000009
【図８】
2004079847.tif 000010
【図９】
2004079847.tif 000011
【図１０】
2004079847.tif 000012
【図１１】
2004079847.tif 000013
【図１２】
2004079847.tif 000014