(57)【要約】【課題】マルチチップ電子システムにおいてパフォーマンスチューニングを可能とする技術を提供する。【解決手段】本発明によれば、マルチチップシステムが提供され、その少なくとも１つのチップがコード化された性能パラメータを有している。システムを組立てた後に、性能パラメータはコンパニオンチップによって獲得され且つ該少なくとも１個のチップの特定のパラメータに対して該コンパニオンチップを自動的に又は半自動的に微調整するために使用することが可能である。【選択図】　　　図１
2004012463.tif 000002
【特許請求の範囲】
【請求項１】
マルチチップシステムにおいて、
第一集積回路（ＩＣ）装置、
システムを形成するために前記第一ＩＣへ結合しているコンパニオンＩＣ、
を有しており、前記第一ＩＣがコード化された性能パラメータを有していることを特徴とするシステム。
【請求項２】
請求項１において、前記性能パラメータは前記コンパニオンＩＣから得ることが可能であり且つ前記第一ＩＣの特定の性能に対して前記コンパニオンチップを微調整するために使用することが可能であることを特徴とするシステム。
【請求項３】
請求項２において、前記コンパニオンチップが前記性能パラメータを使用して自動的に微調整することを特徴とするシステム。
【請求項４】
請求項２において、前記コンパニオンチップが前記性能パラメータを使用して半自動的に微調整することを特徴とするシステム。
【請求項５】
請求項１において、前記第一ＩＣがリニア回路を有しており且つ前記コンパニオンチップがデジタル論理を有していることを特徴とするシステム。
【請求項６】
請求項１において、前記第一ＩＣがモータドライバを有しており且つ前記コンパニオンチップが制御論理を有していることを特徴とするシステム。
【請求項７】
請求項１において、前記性能パラメータがコード化されていることを特徴とするシステム。
【請求項８】
請求項１において、更に、前記第一ＩＣへ結合されている複数個のコンパニオンＩＣを有しており、前記複数個のコンパニオンＩＣの各々が前記少なくとも１つの性能パラメータを得るための形態とされていることを特徴とするシステム。
【請求項９】
請求項１において、更に、パワーアップ時に前記少なくとも１つの性能パラメータを交換するために前記第一ＩＣ及び前記コンパニオンＩＣにおいてメカニズムを有していることを特徴とするシステム。
【請求項１０】
集積回路において、
特定の機能を実施する形態とされている動作装置、
前記動作装置と関連する少なくとも１つの性能パラメータを表わすデバイス署名と呼ばれる値を格納するレジスタ、
を有していることを特徴とする集積回路。
【請求項１１】
請求項１０において、更に、前記集積回路がシステム内に組み込まれた後に、前記デバイス署名を少なくとも１つの外部コンパニオンチップと通信するためのメカニズムを有していることを特徴とする集積回路。
【請求項１２】
請求項１１において、前記通信するためのメカニズムが２ワイヤシリアルインターフェースを有していることを特徴とする集積回路。
【請求項１３】
請求項１０において、前記レジスタが非揮発性メモリを有していることを特徴とする集積回路。
【請求項１４】
請求項１０において、前記動作装置がモータドライバ回路を有していることを特徴とする集積回路。
【請求項１５】
請求項１０において、前記動作装置がセンサーを有していることを特徴とする集積回路。
【請求項１６】
請求項１０において、前記レジスタが５０ビット未満の格納部を有していることを特徴とする集積回路。
【請求項１７】
マルチチップシステム用のコンパニオン集積回路（ＩＣ）において、
外部装置からのデバイス署名を読取るための入力／出力メカニズム、
を有していることを特徴とするＩＣ。
【請求項１８】
請求項１７において、前記デバイス署名が前記外部装置の少なくとも１つの性能パラメータを表わす値を有していることを特徴とするＩＣ。
【請求項１９】
請求項１７において、更に、前記ＩＣがシステム内に組み込まれた後に得られるデバイス署名に基づいてそれ自身の挙動を修正するためのメカニズムを有していることを特徴とするＩＣ。
【請求項２０】
マルチチップ電子システムを製造する方法において、
第一集積回路（ＩＣ）を製造し、
前記第一集積回路をテストして前記第一集積回路の性能特性を表わす少なくとも１つのパラメータを決定し、
前記パラメータに対応する値を前記第一集積回路上に格納する、
ことを特徴とする方法。
【請求項２１】
請求項２０において、更に、
前記集積回路を第二集積回路を有するシステム内に組込み、
前記格納した値を前記第一集積回路と前記第二集積回路との間で交換する、
ことを特徴とする方法。
【請求項２２】
請求項２１において、更に、前記格納した値の交換に応答して前記第二集積回路の挙動を調整することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、大略、集積回路（ＩＣ）システムに関するものであって、更に詳細には、少なくとも１個のチップ内に格納されているデバイス性能署名を具備する自己形態特定型マルチＩＣシステムに関するものである。
【０００２】
【従来の技術】
集積回路（ＩＣ）チップ上にシステムを形成するためのコンポーネントの集積レベルを増加させることによってエレクトロニクスの種々の分野において著しい進展が達成されている。ＩＣチップは、ＩＣの外部コンポーネントの数及びコストを最小とさせるようにしながら、特定のアプリケーションを実施するために益々最適化されている。
【０００３】
単一のＩＣ上に全てのシステムの機能性ではなくとも出来るだけ集積化することが通常望ましいものであるが、このことは、しばしば、実際的なことではない。特に、システムの種々の部分によって実施される機能が著しく異なり、且つ全く異なるか又は適合性のないＩＣ製造技術を必要とする場合にそうである。例えば、あるシステムがある程度の論理、インテリジェンス又はプログラム可能性を必要とする一方、同時に、外部装置をモニタし、検知し、又は駆動するための特別の装置を必要とする場合がしばしば発生する。システムがアナログ信号を採取し及び／又は発生するために使用されるアナログ／リニアサブシステムと、二進データを処理し且つ格納するのにより適したデジタルサブシステムとの間の相互作用を包含していることがしばしばである。システム性能とコストとの間の全体的なトレードオフ、即ち利益衡量は、２個又はそれ以上の別個のＩＣを使用するシステムを実現することにより改善することが可能である。
【０００４】
このようなシステムの１つの例は、パワー又は高電流装置を駆動するために使用されるパワー／電流ドライバである。このようなシステムは、ディスクドライブ等においてモータコイル、スイッチングレギュレーターコイル、読取／書込ヘッドを駆動するために必要とされる比較的高い電流負荷を取扱うために設計されているパワースイッチを有している。このようなシステムにおいては、例えばパワーバイポーラ及び二重拡散型金属・酸化物・半導体（ＤＭＯＳ）等のパワースイッチング装置を製造するために使用される技術は、例えば相補的ＭＯＳ（ＣＭＯＳ）技術等の制御論理装置を製造するために使用されるプロセスと一体化することは困難である。更に、パワースイッチング装置は、典型的に、高温で動作すべく設計されており、その場合に、従来のＣＭＯＳ装置が発揮する性能は良いものではない場合がある。パワースイッチング装置と論理装置とを統合させるための多様な試みがなされているが、これらの統合は未だに費用がかかるもののままである。
【０００５】
その結果、１つのデバイス即ち装置がパワースイッチング機能を実現し且つ別のチップがパワースイッチを駆動する制御論理を実現するように、２個又はそれ以上のチップを使用して典型的なシステムが形成される。その制御論理は、典型的に、チップ上に集積されているプログラム可能論理、メモリ、データ又は信号処理能力を有する応用特定集積回路（ＩＣ）として実現される。このように、各チップはシステムにおける他のチップの性能に妥協することなしに、それらの夫々の性能を改善するプロセスを使用して製造することが可能である。更に、単一制御チップ設計は、プログラミングを変化させて広範なアプリケーションに使用することが可能であり、且ついずれかのチップに対するアップグレードは他のチップとは独立的に行うことが可能である。これらの利点はマルチチップ構成を著しく望ましいものとしている。
【０００６】
上述したドライバの例と対比して、論理装置へ入力を供給するリニアチップが関与する多数のアプリケーションが存在している。例えば光学的、化学的、圧力、加速、電磁分野等におけるセンサーの分野はマルチチップシステムの１つの例である。検知装置自身は、しばしば、非常に特殊な製造技術及びパッケージングを必要とし、それらはセンサーを駆動し且つモニタするために使用される論理及びデジタル信号処理システムとは適合性のないものである。同様に、送信器、受信器、増幅器において使用される無線周波数及びマイクロ波周波数装置は、しばしば、受信及び送信情報を処理するために使用される論理装置とは別個のチップ内に実現される。
【０００７】
アナログ又はリニア装置は、典型的に、比較的広い範囲の性能パラメータ内において動作すべく特定される。例えば、パワートランジスタは、抵抗、入力容量、温度感度、上昇／下降時間等の幾つかの臨界的なパラメータによって特性付けられる。センサーは出力線形性及び温度感度を特定する場合がある。送信器及び受信器回路は、それらの性能に影響を与える特定の出力及び／又は入力インピーダンスを与える場合がある。各装置は、各特性に対して特定された範囲のパラメータ内に該当すべくテストされる。一般的に、許容することが可能なパラメータの範囲が広ければ広いほど、装置のコストはより低い。逆に、非常に狭いパラメータ範囲を有する装置は著しく高価なものとなる傾向がある。
【０００８】
その結果、システム設計者は、しばしば、大量生産において遭遇する広いパラメータ範囲を可能とするために特定の設計をデチューン（ｄｅｔｕｎｅ）即ちずらすことが多々ある。更に、設計者は特定のシステム実現に対してのパラメータの実際の知識を有するものではないので、デザイナーは、典型的に、特定のパラメータの周りにガードバンド即ち保護領域を付加して全ての予測される条件下での動作を確保する。
【０００９】
１例として、モータ制御回路において、パワースイッチへ印加される駆動信号のタイミングは、入力容量、スイッチング速度、パワースイッチのオン抵抗に依存する。大きな入力容量は、より低い入力容量を有するスイッチング装置と比較して、制御チップによって供給されるより多くの駆動電流を必要とする。システムは広い範囲の入力容量で動作すべく設計されるので、制御回路は、最悪の場合のパワースイッチが許容可能な時間でスイッチすべく駆動されることを確保する単一の大きな電流を供給すべく形態特定される場合がある。然しながら、システム設計者は、どのような入力容量が駆動されるかを正確に知っていた場合には、コンポーネント即ち構成要素を変化することなしに、より性能を特定することが可能な場合がある。
【００１０】
モータ制御の例においては、このような妥協は、どれ程ぴったりとモータの応答を特定することが可能であるかに影響を与える。モータ制御回路がディスクドライブにおいて使用される場合には、結果的に、実際に可能であるよりも格納（記憶）容量が著しく低くなるか又は与えられた組のコンポーネントに対してのアクセス時間が著しく高くなる。逆に、マルチチップシステムのパフォーマンスチューニングを効率的に行うことが可能であった場合には、与えられた性能のディスクドライブをより廉価なモータ制御部品を使用して製造することが可能である。
【００１１】
マルチチップシステムの微調整はしばしば高価であるか又は不可能である。例えば、センサーにおける温度補償は装置のパッケージングの前に実施される複雑なレーザートリミング操作を必要とする場合がある。一方、出力信号の補償を与えるためにコンパニオンＩＣをプログラムすることが可能であるが、このことは、システムを組立てた後にコンパニオンＩＣをトレーニングし且つプログラミングすることを必要とする。多くの場合において、パッケージングの後に臨界的なパラメータを測定することは不可能であり、その場合には、パフォーマンスチューニングは不可能であるか又は不完全である。
【００１２】
従って、マルチチップ電子システムにおいてパフォーマンスチューニングを可能とするシステム、方法及び装置に対する必要性が存在している。更に、広い範囲の性能特性を有する装置をより効率的に使用することを可能とするシステムに対する必要性が存在している。更に、マルチチップシステムのパフォーマンスチューニングを自動的に行うシステム及び方法が必要とされている。
【００１３】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、マルチチップシステムのパファーマンスチューニングを効率的に行うことが可能なシステム及び方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明によれば、チップのうちの少なくとも１つがコード化された性能パラメータを有するマルチチップシステムが提供される。システムを組立てた後に、該性能パラメータはコンパニオンチップによって得ることが可能であり、且つコンパニオンチップを少なくとも１つのチップの特定のパラメータに対して自動的に又は半自動的に微調整するために使用することが可能である。
【００１５】
本発明は、更に、少なくとも１個の性能パラメータを表わす値を格納するためのレジスタを具備する集積回路を提供している。該値はデバイス署名（ｄｅｖｉｃｅ　ｓｉｇｎａｔｕｒｅ）と呼ばれる。本集積回路は、更に、システム内に組み込んだ後に、該デバイス署名を少なくとも１つの外部コンパニオンチップへ通信するメカニズムを有している。
【００１６】
本発明は、更に、少なくとも１つの性能パラメータを表わす値を格納するためのレジスタを具備する集積回路を提供している。その値はデバイス署名と呼ばれる。本集積回路は、更に、本集積回路をシステムに組込んだ後に、デバイス署名を少なくとも１つの外部コンパニオンチップと通信するためのメカニズムを有している。
【００１７】
更に別の実施例においては、本発明は、例えばアナログ回路等の外部装置からデバイス署名を読取るための入力／出力メカニズムを具備するコンパニオン集積回路を提供している。該デバイス署名は、該外部装置の少なくとも１つの性能パラメータを表わす値である。コンパニオン集積回路は、更に、それをシステムに組込んだ後にそれが獲得するデバイス署名に基づいてそれ自身の挙動又は性能を修正するメカニズムを有している。
【００１８】
本発明を実施する方法において、第一集積回路を製造し且つテストして性能特性を表わす少なくとも１つのパラメータを獲得する。そのパラメータに対応する値を第一集積回路に格納する。第一集積回路を第二集積回路を有するシステム内に組込む。該値を第一集積回路から第二集積回路へ通信する。第二集積回路は交換された値に応答してその挙動を調整する。
【００１９】
【発明の実施の形態】
本発明を、アナログ集積回路（ＩＣ）及びデジタルＩＣを有するマルチチップシステムについて説明する。２個を超えるＩＣが本発明の特徴を使用することが可能であることを理解すべきである。同様に、実際的なシステムは、しばしば、アプリケーションに特定の機能を実施するために集積回路に結合された多様な外部装置及びコンポーネントを使用する。然しながら、理解を容易とさせるために、これらの実現上の特定の特徴の多くについては図面及び以下の説明から割愛する。更に、本発明は、多様なマルチチップシステムに容易に適用され、その場合に、そのデバイスを使用するシステムのパフォーマンスチューニング、即ち性能調整をするためにデバイスを記述するパラメータ情報を格納することによりシステム性能又はコスト上の利点が得られる。
【００２０】
図１のシステムはアナログ又はパワーデバイス（装置）１０１を有しており、それは制御論理装置１０３へ結合している。装置１０１は装置１０３とは独立した集積回路として形成されている。装置１０１及び１０３はプリント回路基板上に装着した別個のパッケージングしたＩＣとして又は同様のシステム統合状態で提供することが可能である。一方、装置１０１及び１０３はマルチチップモジュールの形態でチップに統合させることが可能である。更に別の形態として、装置１０１及び１０３は別個の物理的回路基板又はサブシステム上に供給することが可能であり、且つラインドライバ／レシーバサブシステムにおいて見られるようにワイヤ線バス、ネットワーク等の通信リンクによって一体的に結合させることが可能である。
【００２１】
図１はテストユニット１０５を示しており、それはシステムの一部と考えられるものではない。電子装置及びシステムのテストは、部分的に処理したウエハのテスト、チップのウエハレベルテスト、チップを封止した後のパッケージング後のテスト、パッケージングした装置を他のＩＣと共にシステムに統合した後のシステムレベルテスト等の製造における多数の段階において行われる。本発明は、これらのテスト動作のうちのいずれか１つにおいて収集されるパラメータ情報を使用するか、又はこれらのテスト動作の幾つか又は全ての組合わせを使用して実現することが可能である。
【００２２】
テストは、典型的に、機能的テスト、パラメータテスト、ストレステストの組合わせが関与する。機能テストは、その装置が１つ又はそれ以上の特定の機能（例えば、スイッチがターンオン及びオフすること）を実施するか否かを判別し、且つ論理装置において支配的である。パラメータテストは、その装置が特定した範囲の許容可能な特性（例えば、ターンオン時間、入力容量、オン抵抗等が仕様を満足すること）に該当する特性を示すか否かを判別する。ストレステストは、その装置が、例えば適宜の安全動作区域、ラッチアップ電流等の種々の性能基準を満足するか否かを判別する。
【００２３】
一般的に、テストは、電圧又は電流刺激を何等かの組の装置電極へ印加し且つ他の装置電極上の応答信号をモニタすることが関与する。特に、集積回路の場合においては、多くの装置電極はパッケージングの後にアクセスすることは不可能であり、従って、これらの電極へのアクセスを必要とするテストはシステムレベルにおいて実施することは不可能である。その結果、現在までのところ、システムレベルにおいての性能を微調整するためにＩＣの内部ノードへのアクセスを必要とするパラメータ情報を使用することは不可能であった。
【００２４】
基本的な実現例として、アナログ／パワー装置１０１は例えばモータ、フライバックコイル、アンテナ、蛍光灯バラスト回路、磁気読取／書込コイル等の負荷への電流を駆動するために例えば増幅器、パワースイッチ等に対する実現特定回路を有している。例えばシリアルＩ／Ｏポート１０７等の入力／出力（Ｉ／Ｏ）ポートが、外部装置（例えば、制御論理装置１０３）と通信するために設けられている。ポート１０７は、シリアル又はパラレル通信ポート又は両方とすることが可能であり、且つシステムレベルにおいての種々のバスへ結合するために複数個の別個のポートを有する場合がある。顕著なことであるが、本発明は、例え本発明のデジタル署名特徴が使用されない場合であっても、装置１０１上に既に設けられている既存のポートを何等かのその他の目的のために活用することを意図している。例えば、従来のモータドライバ回路は、既に、動作において制御ＩＣと通信するための２又は３ワイヤシリアルＩ／Ｏインターフェースを有している。この場合には、チップ寸法又は複雑性の点においてコスト増加は存在しない。
【００２５】
パワーオン等の所定の時間において１つ又はそれ以上の信号ピン上のデジタル署名情報を多重化させることにより外部装置と通信することも可能であり、従ってＩ／Ｏポートが必要とされることはない。このような実現例は、例えば、３個のリードを具備するに過ぎず且つ明示的なＩ／Ｏポートを有するものでないパワートランジスタからなる装置１０１の場合に適切である場合がある。パワーが印加された後の短い時間の間に、デバイス署名を通信するために、次いで所定時間の後に通常のゲート信号機能性へ復帰するために、ゲートリードを使用することが可能である。更に別の変形例として、デバイス署名は、周波数ドメイン、時間ドメイン、又はその他の多重化技術を使用して、既存の装置リードを介して通信することが可能である。
【００２６】
本発明によれば、好適には非揮発性技術を使用して実現した少量のメモリを使用してデバイス署名レジスタ１０９を実現している。デバイス署名レジスタ１０９は、２ビット程度とすることが可能であり、又は数十又は数百個のビットを有することが可能である。例示的な実現例においては、１０乃至５０ビットがデバイス署名情報に対しての充分な格納空間を確保するものであると予測される。
【００２７】
デバイス署名レジスタ１０９はＩ／Ｏインターフェース１０７へ結合している。このことは、デバイス署名レジスタ１０９を、テストユニット１０５によって収集した情報を使用してプログラムし且つ潜在的に再プログラムすることを可能とする。好適には装置特定パラメータ値を表わす署名レジスタ１０９内に格納されている値は、永久的に又は上書きされるまで装置自身の中に存在している。上書きすることが可能な署名情報の場合には（即ち、動的署名情報）、署名レジスタ１０９は、例えば自己テストモードへエンターすること等の何等かのトリガによってパワーアップ時に書込動作のために活性化させることが可能である。１つ又はそれ以上の臨界的なパラメータを集積化した自己テストメカニズムによって測定することが可能である。このように、テストフェーズの後にデバイス署名を動的に修正することが可能であり、且つ時間に関してのパラメータ変化又はドリフト、又は動作環境における変化によって誘発された変化の場合に、パファーマンス即ち性能を最適化させることを可能とする情報を供給することが可能である。
【００２８】
デバイス署名レジスタ１０９内に格納されている値はデバイス署名と呼称される。デバイス署名値は、例えば制御論理装置１０３等の後にデバイス署名値にアクセスする任意の装置に対して公知の予め定めたフォーマットを有している。デバイス署名値はコード化するか又は圧縮することが可能である。デバイス署名は、静的又は動的パラメータ、及び単一値パラメータ及び動的パラメータを表わすことが可能である。例えば、オン抵抗に対する単一静的値を包含することが可能である。一方、パラメータは、動的パラメータを記述する式又はディレーティング（負荷軽減）係数を特定するために使用することが可能である。例えば、オン抵抗は、しばしば、電流の関数として変化し、且つこの動的パラメータを近似させるために線形又は二次方程式を展開することが可能である。別の変形例においては、コード化した値が単純にソートビン型の値を表わすことが可能である。例えば、デバイス即ち装置に対するオン抵抗の全体的な範囲を８個の範囲に分割し、且つデバイス署名が、それらの８個の範囲のうちのどの範囲に特定のデバイスが該当するかを表わすことが可能である（３ビットを使用するだけで）。
【００２９】
ある場合には、デバイス署名バージョン番号等のメタデータを包含することが有用である場合がある。製造業者は、既存の装置との後方互換性を与えながら、時間と共にデバイス署名フォーマットを変化することを所望する場合がある。そのバージョンを表わす数ビットの情報がその中に含まれるパラメータ情報を解釈し、デコードし、解読し、又はその他の態様で使用するためにデバイス署名を使用する装置によって容易に使用される。
【００３０】
制御論理装置１０３は、例えば、制御機能を実施する汎用、特別目的、又はプログラム可能論理を具備する応用特定集積回路（ＡＳＩＣ）を有している。モータ制御例においては、制御論理１０３は、外部コンピュータからの読取／書込命令に応答して、読取／書込ヘッドを位置決めさせるためにディスクドライブアクチュエータモータを何時ターンオン及びターンオフさせるかを計算するハードウエア、ファームウエア又はソフトウエアプロセスを包含している場合がある。制御論理装置１０３はアナログ／パワー装置１０１のＩ／Ｏインターフェースと適合性があるＩ／Ｏインターフェース１１１を実現する。
【００３１】
本発明によれば、制御論理装置１０３はアナログパワー装置１０９からＩ／Ｏインターフェース１１１及び１０７を介してデバイス署名を獲得するハードウエア、ファームウエア又はソフトウエアにおいてのメカニズム及び／又はプロセスを実現する。制御論理装置１０３は、又、制御論理の挙動を修正するためにデバイス署名値に応答するメカニズム及び／又はプロセスを実現する。このように、制御論理装置１０３は、より最適にアナログ／パワー装置１０１と相互作用するためにその挙動を修正することによりシステム性能を自動的に又は半自動的に微調整することが可能である。
【００３２】
１例として、特定のモータ制御アプリケーションにおいては、システムが最初にパワーアップされると、制御ＩＣ１０３がデバイス署名値を受取る。そのデバイス署名値は初期的なパワーオンにおいてのみ送信するか、又は周期的に再送信するか、又は制御論理１０３からの特定のコマンドに応答して送信することが可能である。デバイス即ち装置１０１が１０ミリオームの抵抗に関して特定した最大値を有しているパワーＭＯＳＦＥＴを有しているが、デバイス署名によって表示される実際のオン抵抗が８ミリオームであると仮定する。デバイス署名によって与えられる知識がない場合には、デバイス１０１がターンオンされる場合に供給される駆動電流は意図されたものを２０％だけ超えることとなり、そのことは、モータが制御システムによって意図されたものよりもより速く稼動することとなる。デバイス署名を使用した場合には、制御装置１０３がその挙動を、例えば、デバイス１０１が活性化される時間を短くするように修正し、従って意図されたモータの挙動が達成される。デバイス署名を使用することにより可能とされる精度増加は、現在のシステム設計における変動を補償するために使用されるフィードバックシステムに対する必要性を簡単化させるか又は除去することが可能な場合がある。
【００３３】
図２はセンサー又はモニタＩＣ２０１と信号処理ＩＣ２０３とが関与する変形実施例を示している。本発明の原理は図１に関して説明したものと実質的に同様のものである。センサーＩＣ２０１はデバイス署名レジスタ及び該デバイス署名レジスタがテスト装置２０５からのデバイス署名値を格納すべくプログラムすることが可能であるように結合されたＩ／Ｏメカニズムを有している。システムを組立て且つパワーアップした後に、信号処理ＩＣ２０３はデバイス署名値を獲得し、且つ該デバイス署名値に基づいて何等かのハードウエア、ファームウエア、又はソフトウエアで画定された挙動を修正する。より特定的な例として、センサーＩＣ２０１が圧力センサーである場合には、デバイス署名は特定のセンサーデバイス２０１のフルスケール出力電圧範囲を示すことが可能である。デバイスに対して独立的な正規化したフルスケール範囲を与えるために、信号処理ＩＣ２０３における利得メカニズム又はアルゴリズムを自動的に適合させることが可能である。
【００３４】
図３は本発明に基づく例示的な制御論理ＩＣチップ３００を示している。チップ面積の殆どは、メモリ、ゲートアレイ、及び制御器コア、演算ユニット等のデータ処理装置を包含する設計したデータ処理タスクを実施する形態とされた演算論理３０１に専用のものである。デジタル補償論理３０３は、通常、デバイス署名に基づいて該演算論理の挙動をカスタム化するデバイス及び／又はファームウエア及びソフトウエアプロセスを記述する。デジタル補償論理においてデバイス署名のコピーを格納することが実際的なことであることがしばしばであるが、そのことは必ずしもそうすることが必要なことではない。Ｉ／Ｏインターフェース３０５はデバイス署名を得るため、及び、好適には、動作制御データを外部ドライバＩＣ４００（図４に示してある）、モニタＩＣ５００（図５に示してある）等と交換するための通信メカニズムを提供する。
【００３５】
図４に示した例示的なドライバＩＣ４００は、パワードライバ装置４０１、デバイス署名レジスタ４０３、Ｉ／Ｏインターフェース４０５を包含していると言う点において、図１に示したデバイス（装置）１０３に類似している。ドライバ装置４０１は、典型的に、チップエリアの殆どを占有し、且つ例えば、１個又はそれ以上のパワースイッチ、増幅回路、内部補償回路等を包含することが可能である。殆どの論理及び制御回路は例えば論理チップ３００等の外部装置によって実現されるが、ある論理はドライバ装置４０１内に組込むことがある場合も意図されている。デバイス署名レジスタ４０３は、任意の使用可能なメモリセル技術を使用して実現することが可能であるが、好適には、デバイスドライバ４０１及びＩ／Ｏインターフェース４０５を製造するために使用される技術と適合性のある非揮発性ランダムアクセスメモリ（ＲＡＭ）又はリードオンリメモリ（ＲＯＭ）技術を使用する。Ｉ／Ｏインターフェース４０５は、例えば、２ワイヤ又は３ワイヤシリアルインターフェースを実現し、且つ、典型的に、動作においてドライバ装置４０１によって使用される値を保持するための１個又はそれ以上のレジスタを包含している。これらのレジスタの１個又はそれ以上はデバイス署名レジスタ４０３を実現するために割り当てることが可能である。
【００３６】
図５は、デバイス署名ファイルを具備するアナログ又はリニア入力装置を持ったシステムにおいて実現された本発明の原理を示している。図５に示した例示的なセンサー又はモニタＩＣ５００は、検知装置５０１、デバイス署名レジスタ５０３、Ｉ／Ｏインターフェース５０５を有している。検知装置５０１は、典型的に、チップ５０１の面積の殆どを占有し、且つ、例えば、圧力センサー、化学的センサー、電磁界センサー、光学的センサー、又は１つのタイプを超えるセンサーの組み合わせを有することが可能である。デバイス即ち装置５０１は、アナログ増幅回路等を包含することが可能である。何等かの論理をセンサー装置５０１内に組込むことも可能であるが、本発明は、チップ５０１上に全ての必要なシステム論理を実現することが実際的でない適用場面において特に有用である。デバイス署名レジスタ５０３は、任意の使用可能なメモリセル技術を使用して実現することが可能であるが、好適には、センサー装置５０１及びＩ／Ｏインターフェース５０５を製造するのに使用される技術と適合性のある非揮発性ランダムアクセスメモリ（ＲＡＭ）又はリードオンリメモリ（ＲＯＭ）技術を使用する。Ｉ／Ｏインターフェース５０５は構成、機能、動作においてインターフェース４０５とかなり類似している。
【００３７】
図６は本発明に基づいてシステムを製造し且つ使用する方法において関与する種々の処理を示したフローチャートである。図６の例示的実現例において示した種々の動作及び活動は、特定の適用例において省略することが可能である。同様に、図示していないその他の処理を特定の適用例における必要性を満足させるために図６に示した処理に組込むことも可能である。そうでないことが特記されない限り、図示した動作は、記載した目的を達成しながら異なる順番で与えることが可能である。
【００３８】
動作６０１において、本発明に基づく署名ファイルメモリを包含するために使用可能な処理技術を使用してデバイス即ち装置を製造する。メモリセルを実現するために使用することが可能な広範な技術のために、チップの設計又は動作に重要な影響を与えることなしに、殆どの場合において、適宜の量のメモリでデバイス（装置）設計を補充することが可能である。動作６０３において、動作６０１において製造された装置をテストして１つ又はそれ以上の性能パラメータを決定し、且つ動作６０５において、該パラメータを署名ファイルメモリ内に直接的に格納させるか又はコード化した形態で格納させる。理解すべきことであるが、ウエハレベル又はダイレベルで実施される動作６０３／６０５はオプションであり、且つ多くの場合において、パッケージングの前にパラメータテストを実施すること又は署名ファイルメモリへ書込むことは実際的でないか又は不可能である。然しながら、ステップ６０６／６０５が実際的である場合には、署名ファイル情報は後の処理、テスト及びデバイスソーティングにおいて使用することが可能であり、従って何等かのコスト上の利点を提供する場合がある。
【００３９】
動作６０７において、実質的に従来のパッケージング技術を使用して該デバイス（装置）を適宜パッケージングする。通常、動作６０７はウエハを別個のデバイス（装置）へ切断し、該デバイス（装置）を基板又はリードフレームへ装着し、且つ該デバイス（装置）とパッケージングした製品から延在する導電性リードとの間にボンディングワイヤ又はその他の電気的接続を形成することが関与する。動作６０７は、通常、リードがパッケージングから延在するようにトリマ、金属管等で適宜の態様で該デバイス（装置）を封止することが関与する。
【００４０】
パッケージングしたデバイス（装置）を動作６０９においてテストし、その時点において、殆どの場合においてパラメータテストを実施することが可能である。テスト動作６０９は、又、種々のソーティングアルゴリズムを包含することが可能である。ステップ６１１において、パラメータテスト情報を使用して上述した如くデバイス署名ファイルに対して書込を行う。ピン数を最小とするために、リードを介して署名ファイルへアクセスする何等かの手段を設けることが望ましい。このことは、多様な多重化メカニズムを使用して実現することが可能である。好適な実現例においては、該デバイス即ち装置は、署名ファイルメモリへアクセスするためにリードを介して制御信号により形態特定されるシリアルポートを有している。このように、テストを実施するのと同一のマシンにより署名ファイルに書込を行うことが可能であるが、このようなマシンは、通常、所望のピン上で所望の信号を活性化させるべくプログラム可能なものだからである。
【００４１】
動作６１３において、プリント回路基板、マルチチップモジュール等の適宜の組立技術を使用してマルチチップシステムを組立てる。動作６１３において、署名ファイルを有するデバイス即ち装置を、動作６１５において署名ファイルを読取り且つ該署名ファイル内に格納されている値に対してシステム挙動の何等かの特徴を適合させることが可能な論理装置へ結合させる。動作６１５において、デバイス署名ファイルへデータを書込むために使用した多重化メカニズムを使用してデバイス署名ファイルからデータを読取ることが望ましいが、その他の等価なアクセスメカニズムを使用することが可能であり且つある状況においては適切である場合がある。
【００４２】
動作６１７において、デバイス署名ファイル内に格納されている値を使用してシステム自身が調整を行う。動作６１７におけるチュ−ニング即ち調整は、複数個のチップを有するシステムにおける複数個の署名ファイルを考慮することが可能である。通常、チューニング即ち調整は、デバイス署名によって示された特定の装置性能を示す補償係数を計算するためのアルゴリズムを使用するか、又は格納されている補償係数からなるルックアップテーブルへアクセスするためにデバイス署名を使用することが関与する。例えば、入力／出力インピーダンスマッチングに影響を与えるため又はドライバを駆動される負荷に対してより正確にマッチさせるために増幅器の利得を調節することが可能である。従来は、このような微調整は手動的に実施されていた。本発明に関連して手動的チューニングが使用される場合であっても、署名ファイルがチューニングプロセス期間中における複雑なインサーキット即ち回路内のパラメータテストに対する必要性を緩和させるか又は除去する。
【００４３】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】本発明に基づくマルチチップシステムの例示的実現例を示した概略図。
【図２】本発明に基づくマルチチップシステムの別の例示的実現例を示した概略図。
【図３】本発明に基づくデバイス署名情報を使用するデジタル論理集積回路を示した概略ブロック図。
【図４】本発明に基づくデバイス署名を実現したドライバ集積回路を示した概略ブロック図。
【図５】本発明に基づくデバイス署名を実現したセンサー論理集積回路を示した概略ブロック図。
【図６】本発明に基づいて行われる一連の動作を示したフローチャート。
【符号の説明】
１０１　アナログ又はパワー装置
１０３　制御論理装置
１０５　テストユニット
１０７　シリアルＩ／Ｏポート
１０９　署名レジスタ
２０１　センサー又はモニタＩＣ
２０３　信号処理ＩＣ
２０５　テスト装置
３００　制御論理ＩＣ
３０１　演算論理
３０３　デジタル補償論理
３０５　Ｉ／Ｏインターフェース
４００　ドライバＩＣ
４０３　デバイス署名レジスタ
４０５　Ｉ／Ｏインターフェース
５００　センサー又はモニタＩＣ
５０１　検知装置
５０３　デバイス署名レジスタ
５０５　Ｉ／Ｏインターフェース
【図１】
2004012463.tif 000003
【図２】
2004012463.tif 000004
【図３】
2004012463.tif 000005
【図４】
2004012463.tif 000006
【図５】
2004012463.tif 000007
【図６】
2004012463.tif 000008