(57)【要約】【課題】液晶表示装置のソースドライバにおける出力段部分の電力損失を減らし、ソースドライバ、ひいては液晶表示装置全体の低消費電力化を実現する。【解決手段】比較回路１０は、Ｄ／Ａコンバータからの入力Ｖ＿ＩＮと、出力Ｖ＿ＯＵＴを比較する。比較回路１１は、偶数段接続されたインバータと、アナログスイッチとから構成される。比較回路１１では、初期設定の直前に、Ｖ＿ＩＮを短い時間で取り込み、その後は、アナログスイッチＳＷ１を開き、スイッチＳＷ２を閉じることで電力消費を抑える。ＳＷ制御回路１２は、比較回路１１の判定出力、書込信号ＷＲ、出力初期化信号ＩＮＩＴに従って、スイッチＳＷ３〜ＳＷ１０のオン・オフを制御する。【選択図】  図２
2004166039.tif 000002
【特許請求の範囲】
【請求項１】
入力される電圧に従って容量素子を駆動する容量素子駆動回路において、
第１の電源から容量素子に電流を供給する第１の定電流源と、
第２の電源に前記容量素子から電流を引き込む第２の定電流源と、
前記入力電圧と前記容量素子へ供給される出力電圧とを比較する第１の比較手段と、
前記入力電圧が所定の参照電圧とを比較する第２の比較手段と、
前記第２の比較手段による比較結果に基づいて、前記容量素子を前記第１の電源または前記第２の電源で充放電した後、前記第１の比較手段による比較結果に基づいて、前記容量素子に対して前記第１の定電流源または前記第２の定電流源を介して充放電させて、前記容量素子の充電電圧が前記入力電圧に達した時点で保持する制御手段と
を具備することを特徴とする容量素子駆動回路。
【請求項２】
前記第１の定電流源と前記容量素子との経路を開閉する第１のスイッチ手段と、
前記第２の定電流源と前記容量素子との経路を開閉する第２のスイッチ手段と、
前記容量素子と前記第１の電源の経路を開閉する第３のスイッチ手段と、
前記容量素子と前記第２の電源の経路を開閉する第４のスイッチ手段と
を具備し、
前記制御手段は、
前記第２の比較手段による比較結果に基づいて、前記第３のスイッチ手段および前記第４のスイッチ手段を開閉制御し、前記容量素子を前記第１の電源または前記第２の電源で充放電した後、前記第１の比較手段による比較結果に基づいて、前記第１のスイッチ手段および前記第２のスイッチ手段を開閉制御し、前記容量素子の電圧を前記第１の定電流源または前記第２の定電流源を介して充放電して前記入力電圧に達した時点で保持することを特徴とする請求項１記載の容量素子駆動回路。
【請求項３】
前記第１の比較手段は、インバータと、前記入力電圧とインバータの論理閾値の電圧の差分の電圧を保持するキャパシタとからなるスイッチドコンパレータより構成されていることを特徴とする請求項２記載の容量素子駆動回路。
【請求項４】
前記第２の比較手段は、前記入力電圧を反転するインバータと、前記インバータへの入力信号の供給／非供給を行なうアナログスイッチとから構成されていることを特徴とする請求項２記載の容量素子駆動回路。
【請求項５】
前記第２の比較手段は、前記第１の電源と前記第２の電源との中間電位を前記参照電圧として、前記入力電圧と比較することを特徴とした請求項２記載の容量素子駆動回路。
【請求項６】
前記第１の比較手段は、論理閥値が変更可能なインバータからなるスイッチドコンパレータから構成されていることを特徴とする請求項２記載の容量素子駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置を駆動する駆動回路に係り、特に、容量素子駆動回路に関する。
【０００２】
【従来の技術】
携帯用のＴＦＴ−ＬＣＤにおいては、低電力な駆動回路が望まれている。従来、ＴＦＴ−ＬＣＤのソースドライバにおける駆動回路の出力段部には、オペアンプを使用したものが主流であり、例としては、特開平９−１８２５３、特開平９−６４６６２などが挙げられる。
【０００３】
ＴＦＴ−ＬＣＤは、図１０に示すように、走査線５１、データ線５２、薄膜トランジスタ５３、画素電極５４、液晶を介した対向電極（図示略）からなる。走査線５１は、ゲートドライバ５６により順次選択され、ソースドライバ５７は、アナログ信号をデータ線５２に送出する。
【０００４】
ソースドライバ５７は、タイミングコントロール５５従って、シフトレジスタ・データラッチ５８によりマルチプレクスされたデジタル信号を各チャネルに分配し、Ｒ−Ｓｔｒｉｎｇ５９およびＤ／Ａコンバータ６０によりＤＡ変換し、バッファ６１を介し、データ線５２に送出する。バッファ６１は、容量負荷を有するデータ線５２を速やかに駆動するために必要とされる。
【０００５】
液晶表示装置においては、画質の観点より画素に正確な電位供給を行う必要性があることから、従来、出力段（電流増幅段）の回路構成としては、図９に示すように、差動増幅回路を使用したオペアンプ構成のものが使用されていた（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開２０００−３３８４６１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、オペアンプ回路の構成では、差動段やバッファ段にバイアス電流を流す必要がある。特に、バッファ段には、電流Ｉを常時流す必要があり、Ａ級またはＡＢ級動作であったので、電力効率が良くないという欠点があった。出力段に供給される電力は、実際に負荷を駆動するのに必要な電力の数倍になる。
【０００８】
実際にソースドライバに供給されている電力のうち、出力の負荷に供給されている電力は、２０％〜４０％程度でその大部分が出力段の損失となっている。
【０００９】
この発明は上述した事情に鑑みてなされたもので、液晶表示装置のソースドライバにおける出力段部分の電力損失を減らし、ソースドライバ、ひいては液晶表示装置全体の低消費電力化を実現することができる容量素子駆動回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述した問題点を解決するために、請求項１記載の発明では、入力される電圧に従って容量素子を駆動する容量素子駆動回路において、第１の電源から容量素子に電流を供給する第１の定電流源と、第２の電源に前記容量素子から電流を引き込む第２の定電流源と、前記入力電圧と前記容量素子へ供給される出力電圧とを比較する第１の比較手段と、前記入力電圧が所定の参照電圧とを比較する第２の比較手段と、前記第２の比較手段による比較結果に基づいて、前記容量素子を前記第１の電源または前記第２の電源で充放電した後、前記第１の比較手段による比較結果に基づいて、前記容量素子に対して前記第１の定電流源または前記第２の定電流源を介して充放電させて、前記容量素子の充電電圧が前記入力電圧に達した時点で保持する制御手段とを具備することを特徴とする。
【００１１】
また、請求項２記載の発明では、請求項１記載の容量素子駆動回路において、前記第１の定電流源と前記容量素子との経路を開閉する第１のスイッチ手段と、前記第２の定電流源と前記容量素子との経路を開閉する第２のスイッチ手段と、前記容量素子と前記第１の電源の経路を開閉する第３のスイッチ手段と、前記容量素子と前記第２の電源の経路を開閉する第４のスイッチ手段とを具備し、
前記制御手段は、前記第２の比較手段による比較結果に基づいて、前記第３のスイッチ手段および前記第４のスイッチ手段を開閉制御し、前記容量素子を前記第１の電源または前記第２の電源で充放電した後、前記第１の比較手段による比較結果に基づいて、前記第１のスイッチ手段および前記第２のスイッチ手段を開閉制御し、前記容量素子の電圧を前記第１の定電流源または前記第２の定電流源を介して充放電して前記入力電圧に達した時点で保持することを特徴とする。
【００１２】
また、請求項３記載の発明では、請求項２記載の容量素子駆動回路において、前記第１の比較手段は、インバータと、前記入力電圧とインバータの論理閾値の電圧の差分の電圧を保持するキャパシタとからなるスイッチドコンパレータより構成されていることを特徴とする。
【００１３】
また、請求項４記載の発明では、請求項２記載の容量素子駆動回路において、前記第２の比較手段は、前記入力電圧を反転するインバータと、前記インバータへの入力信号の供給／非供給を行なうアナログスイッチとから構成されていることを特徴とする。
【００１４】
また、請求項５記載の発明では、請求項２記載の容量素子駆動回路において、前記第２の比較手段は、前記第１の電源と前記第２の電源との中間電位を前記参照電圧として、前記入力電圧と比較することを特徴とした。
【００１５】
また、請求項６記載の発明では、請求項２記載の容量素子駆動回路において、前記第１の比較手段は、論理閥値が変更可能なインバータからなるスイッチドコンパレータから構成されていることを特徴とする。
【００１６】
この発明では、制御手段により、前記第２の比較手段による比較結果に基づいて、前記容量素子を前記第１の電源または前記第２の電源で充電した後、前記第１の比較手段による比較結果に基づいて、前記容量素子の電圧を前記第１の定電流源または前記第２の定電流源を介して充放電させて前記入力電圧に達した時点で保持する。したがって、液晶表示装置のソースドライバにおける出力段部分の電力損失を減らし、ソースドライバ、ひいては液晶表示装置全体の低消費電力化を実現することが可能となる。
【００１７】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
Ａ．第１実施形態
図１は、本発明の第１実施形態によるソースドライバの出力段回路（バッファ）の構成を示すブロック図である。図１において、比較回路１０は、Ｄ／Ａコンバータ６０（図１０）から出力された入力Ｖｉｎと、出力Ｖｏｕｔを比較する。比較回路１１は、上記入力Ｖｉｎが出力Ｖｏｕｔの中点より上か下かを判定する。ＳＷ制御回路１２は、比較回路１０の判定出力、比較回路１１の判定出力、書込信号ＷＲ、出力初期化信号ＩＮＩＴに従って、スイッチＳＷａ〜ＳＷｄのオン・オフを制御する。スイッチＳＷａとスイッチＳＷｂは、ＳＷ制御回路１２の制御に従って、定電流源１３および定電流源１４の出力への接続／非接続を行なう。スイッチＳＷｃとスイッチＳＷｄは、ＳＷ制御回路１２の制御に従って、電圧Ｖ１，Ｖ２の出力への接続／非接続を行なう。ＣＬは、負荷容量であり、ソース配線１本当たりの容量を示す。ＶＣＯＭは、液晶パネルの対向電極電位である。
【００１８】
図２は、本第１実施形態によるソースドライバの出力段回路の回路構成を示す回路図である。なお、図１に対応する部分には同一の符号を付けて説明を省略する。比較回路１０と比較回路１１とには、Ｄ／Ａコンバータ６０（図１０）からの出力Ｖ＿ＩＮが入力されており、比較回路１１には、入力判定信号ＬＡＴＣＨも入力されている。ＳＷ制御回路１２には、比較回路１１の出力と、初期化信号ＩＮＩＴと、書込信号ＷＲとが入力されている。
【００１９】
スイッチＳＷ１，ＳＷ２以外のスイッチＳＷ３〜ＳＷ１０は、ＳＷ制御回路１２からの信号により経路を開閉する。トランジスタＱ１，Ｑ２は、定電流源として動作し、それぞれのゲート端子にはバイアス電圧Ｖ＿ＢＮ、Ｖ＿ＢＰが印加されている。トランジスタＱ３，Ｑ４は、比較回路１０の出力と比較回路１１の出力とにより、ゲート回路Ｇ１，Ｇ２を経由してオン／オフ（開閉）制御される。
【００２０】
次に、上述した第１実施形態の動作について説明する。図３は、比較回路１０を構成するスイッチドコンパレータ回路の動作を説明するための回路図である。図４は、本第１実施形態によるソースドライバの出力段回路の動作を説明するためのタイミングチャートである。また、図５および図６は、本第１実施形態による駆動回路における各部の電圧波形を示す概念図である。本駆動回路は、比較回路１１に使用するインバータの論理閥値（Ｖｔｈｌ２）の電圧に対してＶ＿ＩＮが低い場合と高い場合とで動作が異なる。そこで、図５にＶ＿ＩＮ＜Ｖｔｈｌ２の場合を示し、図６にＶ＿ＩＮ≧Ｖｔｈｌ２の場合を示す。
【００２１】
まず、Ｖ＿ＩＮ＜Ｖｔｈｌ２の場合の動作を、図２、図３、図４、図５、図１０を参照して順に説明する。出力のシーケンスは、初期設定、書き込み、保持の３つの期間に分けられる。ソースドライバ５７において１走査線分のデジタルデータが入力され、出力すべきデータが確定した後に、Ｄ／Ａコンバータ６０によるＤＡ変換が行われ、対応する画素に書き込むアナログ電圧がＶ＿ＩＮに入力される。この電圧Ｖ＿ＩＮが安定した後、比較回路１１において入力判定信号ＬＡＴＣＨがアクティブになり、スイッチＳＷ１が閉じられ、スイッチＳＷ２が開かれて比較回路１１に取り込まれる（図４の時刻ｔ０）。このタイミングは、保持期間の最後で初期設定期間の直前に行われる。
【００２２】
比較回路１１において、比較回路１１を構成するインバータ２１の論理閾値Ｖｔｈｌ２よりＶ＿ＩＮが低ければ、比較回路１１の出力はＬとなり、高ければＨとなる。まず、Ｖ＿ＩＮがＶｔｈｌ２より低い場合を想定して説明する。この場合、比較回路１１の出力はＬとなる。Ｖ＿ＩＮがＶｔｈｌ２より低い電圧に近い場合、比較回路１１の初段のインバータには比較的大きな貫通電流が流れてしまい、無駄な電力消費となってしまう。このため、インバータ２１を偶数段接続してゲインを確保するとともに、スイッチＳＷ２により入力にフィードバックする構成を取る。ＬＡＴＣＨ信号がアクティブの期間のみ、スイッチＳＷ１を閉じることで、Ｖ＿ＩＮを短い時間で取り込み、その後は、スイッチＳＷ１を開き、スイッチＳＷ２を閉じることで電力消費を抑える。スイッチＳＷ１を開き、スイッチＳＷ２を閉じた後は、次のシーケンスまでそのままの状態を保持することになる。
【００２３】
次に、初期設定信号ＩＮＩＴがアクティブになることにより、スイッチＳＷ４，ＳＷ５，ＳＷ８，ＳＷ１０が閉じられる（図４の時刻ｔ１）。他のスイッチＳＷは、スイッチＳＷ２以外は開いているものとする。比較回路１１の出力は、Ｌであるので、トランジスタＱ３はオフ、スイッチＳＷ８が閉じているので、Ｎ３の電位がＶＳＳとなりトランジスタＱ４もオフとなる。また、スイッチＳＷ１０が閉じているのでＶ＿ＯＵＴはＶＳＳに設定される。
【００２４】
このときの比較回路１の動作は、スイッチＳＷ４，ＳＷ５が閉じているとき、Ｖ＿Ｎ１は、比較回路１０を構成するインバータの論理闇値電圧Ｖｔｈｌ１となるため、図３（ａ）に示すように、コンデンサＣＣには入力電圧Ｖ＿ＩＮと比較回路１０のインパータ２０の論理闇値との差分の電圧Ｖｃａｐ＝Ｖｔｈｌ−Ｖ＿ＩＮが発生する。
【００２５】
その後、初期設定信号ＩＮＩＴがインアクティブになることで、スイッチＳＷ４，ＳＷ５，ＳＷ８，ＳＷ１０が開き、スイッチＳＷ３が閉じられる（図４の時刻ｔ２）。スイッチＳＷ４が開き、スイッチＳＷ３が閉じられるので、比較回路１０の入力は、Ｖ＿ＯＵＴとなるが、先ほどの初期化動作によりＶ＿ＯＵＴはＶＳＳとなっている。コンデンサＣＣには、先ほど設定されたＶｃａｐが保持されているので、図３（ｂ）に示すように、Ｖ＿Ｎ１＝Ｖ＿ＯＵＴ＋Ｖｃａｐとなる。このときの出力ＣＰ＿ＯＵＴはＨとなる。
【００２６】
次に、書込信号ＷＲがアクティブになり、スイッチＳＷ６が閉じ（図４の時刻ｔ３）、Ｎ３がＶＤＤとなるため、トランジスタ（定電流源）Ｑ４がオンとなり、Ｖ＿ＯＵＴとつながり、負荷ＣＬに電荷が供給され始める。この時間は、スイッチＳＷ３が閉じているので、Ｖ＿ＯＵＴ＝Ｖ＿Ｎ２であるが、図５に示すように、Ｖ＿ＯＵＴは初期設定されたＶＳＳからトランジスタ（定電流源）Ｑ４により電荷が供給されるため、一定の傾きで電圧が上昇していく。一方、Ｖ＿Ｎ１もＶ＿Ｎ２と同様にＶｃａｐの電位差を保ちながら上昇していく。
【００２７】
トランジスタ（定電流源）Ｑ２により、負荷ＣＬに電荷が供給されて上昇し、Ｖ＿ＯＵＴ（＝Ｖ＿Ｎ２）がＶ＿ＩＮとなったとき、Ｖ＿Ｎ１は、比較回路１１の論理闇値Ｖｔｈｌ１と等しくなり、比較回路１１の出力がＨからＬに反転する。
【００２８】
比較回路１１の出力がＬになると、トランジスタＱ４はオフとなり、トランジスタ（定電流源）Ｑ２とＶ＿ＯＵＴとの経路が遮断され、Ｖ＿ＯＵＴがＶ＿ＩＮとなったところで、書き込みが終了して保持期間へ移行する（図４の時刻ｔ４）。保持期間では、次の書き込みシーケンスの初期設定まで、Ｖ＿ＯＵＴ＝Ｖ＿ＩＮの状態が保持される。よって、実際には、書き込み期間と保持期間とを使用して、画素のＴＦＴをオンすることによりＬＣＤパネルの画索ヘの書き込みを行なえる。定電流源の大きさは、負荷ＣＬの大きさにより決定されるが、デバイスのばらつき、温度変化などを考慮し、余裕をもって設定される。
【００２９】
保持期間終了後（図４の時刻ｔ５）、次の走査線の画素を書き込むためのシーケンスが同様に順次繰り返される。また、Ｖ＿ＩＮ≧Ｖｔｈｌ２の場合、Ｖ＿ＩＮ＜Ｖｔｈｌ２の場合との違いは、初期設定信号ＩＮＩＴがアクティブになったときに、ＳＷ制御回路１２によりスイッチＳＷ４，ＳＷ５，ＳＷ７，ＳＷ９が閉じられることにより、Ｖ＿ＯＵＴがＶＤＤに初期設定される。そのときの各部の電位関係を図６に示す。
【００３０】
上述した第１実施形態によれば、動作的にスイッチＳＷ主体とした回路構成を取ることにより、バイアス電流や貫通電流を極力抑えることができ、ＱＶＧＡ相当のＴＦＴパネルを駆動する場合、出力段部分の消費電力として１８ｍＷ程度（従来に比べ４０％低減）に抑えることが可能となる。
【００３１】
Ｂ．第２実施形態
次に、本発明の第２実施形態について説明する。上述した第１実施形態では、比較回路１０において、スイッチドコンパレータを使用する場合、貫通電流を極力減らすことが重要となってくるが、一方で貫通電流を減らすことにより、スイッチドコンパレータのディレイ時間が問題となる場合がある。
【００３２】
図８（ａ）は、そのときの動作のスイッチドコンパレータ出力と入出力電圧波形を示す波形図である。入力電圧は１Ｖとしてある。この場合、スイッチドコンパレータのディレイにより定電流源と負荷ＣＬとの経路を遮断するタイミングが、遅れ出力電圧が入力電圧を行き過ぎてオフセット電圧が生じている。そこで、このディレイを補正するために、スイッチドコンパレータを構成するインバータを図７（ｂ）に示す構成にする。なお、図７（ａ）は、通常のインバータの構成である。図７（ｂ）において、これに対応するＮ−ＣＨのトランジスタＱ１３とＰ−ＣＨのトランジスタＱ１４である。これに、トランジスタＱ１１，Ｑ１２を直列に接続してインバータの論理閾値を可変できるようにする。
【００３３】
動作としては、Ｖ＿ＩＮ＜Ｖｔｈｌ２の場合、初期設定期間においてはスイッチＳＷ１１とスイッチＳＷ１４とを閉じる。この場合、Ｎ−ＣＨ側のトランジスタＱ１１とトランジスタＱ１３のゲート幅Ｗが同じ場合、実質的にトランジスタＱ１１とトランジスタＱ１３のゲート長Ｌを足したＬ’となるＷ／Ｌ’の１つのトランジスタとみなすことができる。また、Ｐ−ＣＨ側は、トランジスタＱ１２がオン状態なので、１つのトランジスタＱ１４で構成されているとみなすことができる。
【００３４】
次に、書き込み期間においては、スイッチＳＷ１２とスイッチＳＷ１３とを閉じる。これによって、実質的には、初期設定時と比べ、Ｐ−ＣＨ側のトランジスタのゲート長Ｌが大きくなり、Ｎ−ＣＨ側のトランジスタのゲート長Ｌが小さくなる。また、インバータの論理閾値は、Ｎ−ＣＨとＰ−ＣＨのＷ／Ｌの大きさの比で決められることより、図７（ｂ）に示す構成を、１つのインバータとしてみると、初期設定時の論理閾値Ｖｔｈｌ１よりも書き込み時の論理閾値Ｖｔｈｌ’を低くすることが可能となる。ゆえに、出力電圧がランプ的に変化するので、時間的に早めにスイッチドコンパレータを反転させることが可能となる。そのときの動作電圧波形を図８（ｂ）に示す。この構成により、スイッチドコンパレータに遅延がある場合にも補正が可能となる。
【００３５】
上述した第１、第２実施形態によれば、バイアス電流、貫通電流の流れない駆動回路を実現できるので低電力化が実現できる。また、比較回路１０を、インバータと、入力電圧とインバータの論理閾値の電圧の差分の電圧を保持するキャパシタとからなるスイッチドコンパレータより構成したので、低電力で回路規模の小さな回路で実現できる。また、比較回路１１を、入力信号を反転するインバータと、前記インバータへの入力信号の供給／非供給を行なうアナログスイッチとから構成したので、低電力で回路規模の小さな回路で実現できる。また、比較回路１１を、第１の電源Ｖｄｄと第２の電源Ｖｓｓとの中間電位を参照電圧として、入力電圧と比較するようにしたので、出力の初期化における電力損失を最小にすることができる。また、比較回路１０を、論理閥値が変更可能なインバータからなるスイッチドコンパレータから構成したので、入出力のオフセット電圧を小さくすることができる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、制御手段により、前記第２の比較手段による比較結果に基づいて、前記容量素子を前記第１の電源または前記第２の電源で充放電した後、前記第１の比較手段による比較結果に基づいて、前記容量素子の電圧を前記第１の定電流源または前記第２の定電流源を介して充放電させて前記入力電圧に達した時点で保持するようにしたので、液晶表示装置のソースドライバにおける出力段部分の電力損失を減らし、ソースドライバ、ひいては液晶表示装置全体の低消費電力化を実現することができるという利点が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるソースドライバの出力段回路（バッファ）の構成を示すブロック図である。
【図２】本第１実施形態によるソースドライバの出力段回路の回路構成を示す回路図である。
【図３】比較回路１０を構成するスイッチドコンパレータ回路の動作を説明するための回路図である。
【図４】本第１実施形態によるソースドライバの出力段回路の動作を説明するためのタイミングチャートである。
【図５】本第１実施形態による駆動回路における各部の電圧波形を示す概念図である。
【図６】本第１実施形態による駆動回路における各部の電圧波形を示す概念図である。
【図７】通常のインバータの構成とスイッチドコンパレータを構成するインバータの構成を示す回路図である。
【図８】スイッチドコンパレータ出力と入出力電圧波形を示す波形図である。
【図９】従来の液晶表示装置におけるバッファ（出力段回路）の回路構成を示す等価回路図である。
【図１０】一般的な液晶表示装置の駆動回路の構成を示すブロック図である。
【符号の説明】
１０  比較回路（第１の比較手段）
１１  比較回路（第２の比較手段）
１２  ＳＷ制御回路（スイッチ制御手段）
１３  定電流源（第１の定電流源）
１４  定電流源（第２の定電流源）
２０  インバータ
２１  インバータ
ＳＷａ  スイッチ（第１のスイッチ手段）
ＳＷｂ  スイッチ（第２のスイッチ手段）
ＳＷｃ  スイッチ（第３のスイッチ手段）
ＳＷｄ  スイッチ（第４のスイッチ手段）
ＳＷ１  スイッチ（アナログスイッチ）
ＳＷ２  スイッチ（アナログスイッチ）
ＳＷ３  スイッチ（アナログスイッチ）
ＳＷ４  スイッチ（アナログスイッチ）
ＳＷ５  スイッチ（アナログスイッチ）
Ｖ１  電源電圧（第１の電源）
Ｖ２  電源電圧（第２の電源）
ＣＬ  負荷
【図１】
2004166039.tif 000003
【図２】
2004166039.tif 000004
【図３】
2004166039.tif 000005
【図４】
2004166039.tif 000006
【図５】
2004166039.tif 000007
【図６】
2004166039.tif 000008
【図７】
2004166039.tif 000009
【図８】
2004166039.tif 000010
【図９】
2004166039.tif 000011
【図１０】
2004166039.tif 000012