(57)【要約】【課題】回路サイズを小さくするとともに、安定な電位保持ができる出力電位保持回路を提供することを目的とする。【解決手段】この発明の出力電位保持回路は、出力ドライバ１の出力信号線６に前記出力ドライバ６のオンオフと同じオンオフ動作をする第１のスイッチ用トランスミッションゲート２を接続し、このスイッチ用トランスミッションゲート２を介して高電圧出力が行われ、前記第１のスイッチ用トランスミッションゲート２の信号線に前記出力ドライバ１のオンオフと逆のオンオフ動作を行なう第２のスイッチ用トランスミッションゲート４を設け、前記出力ドライバ１の出力信号線６がＮＭＯＳトランジスタ３のゲートに接続され、前記第２のスイッチ用トランスミッションゲート４の信号線が前記ＮＭＯＳトランジスタ３に接続され、出力ドライバ１のオフ時の出力信号線の出力電圧を前記第２のスイッチ用トランスミッションゲート４及びＮＭＯＳトランジスタ３により予め定められた電圧に保持する。【選択図】  図１
2004274665.tif 000002
【特許請求の範囲】
【請求項１】
出力ドライバの出力信号線に前記出力ドライバのオンオフと同じオンオフ動作をする第１のスイッチ回路を接続し、このスイッチ回路を介して高電圧出力が行われ、前記第１のスイッチ回路の信号線に前記出力ドライバのオンオフと逆のオンオフ動作を行なう第２のスイッチ回路を設け、前記出力ドライバの出力信号線がトランジスタのゲートに接続され、前記第２のスイッチ回路の信号線が前記トランジスタに接続され、出力ドライバのオフ時の出力信号線の出力電圧を前記第２のスイッチ回路及びトランジスタにより予め定められた電圧に保持することを特徴とした出力電位保持回路。
【請求項２】
前記出力ドライバの出力信号線に負荷容量を付加したことを特徴とする請求項１に記載の出力電位保持回路。
【請求項３】
出力ドライバと並列に記出力ドライバのオンオフと同じオンオフ動作をする第１のスイッチ回路が接続され、前記出力ドライバの出力信号線から高電圧出力が行われ、前記出力ドライバの出力信号線に前記出力ドライバのオンオフと逆のオンオフ動作をする第２のスイッチ回路を接続し、このスイッチ回路を介して高電圧出力が行われ、前記第１のスイッチ回路の出力信号線がトランジスタのゲートに接続され、前記第２のスイッチ回路の信号線が前記トランジスタに接続され、出力ドライバのオフ時の出力信号線の出力電圧を前記第２のスイッチ回路及びトランジスタにより予め定められた電圧に保持することを特徴とした出力電位保持回路。
【請求項４】
前記第１のスイッチ回路の出力信号線に負荷容量を付加したことを特徴とする請求項３に記載の出力電位保持回路。
【請求項５】
前記請求項１乃至４のいずれかに記載の出力電位保持回路の高電圧出力部にインクジェットヘッドのピエゾ素子が接続されたことを特徴とするインクジェットプリンターヘッドドライバー回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、出力電位保持回路に関し、特に、インクジェットプリンターヘッドのドライバー回路等の用いられる出力電位保持回路に関する。
【０００２】
【従来の技術】
一般に、サンプルホールド回路は、アナログ入力電圧をサンプリングするサンプルスイッチと、このサンプルスイッチによってサンプリングされたアナログ入力電圧を保持し、これをアナログ出力電圧として出力するホールドコンデンサとにより構成される。サンプルホールド回路では、サンプルスイッチを一旦オンしてオフすることにより、サンプルスイッチをオフした時点でのアナログ入力電圧がホールドコンデンサに保持される。
【０００３】
サンプルスイッチとしては、通常トランジスタが使用される。したがって、サンプルスイッチをオフさせた時に、トランジスタのゲート・ソース間、ゲート・ドレイン間に存在する寄生容量がホールドコンデンサに合成され、ホールドコンデンサに保持されるホールド電圧が変動してしまう。このように、サンプルスイッチの寄生容量の影響により、ホールドコンデンサのホールド電圧が変動するクロックフィードスルーという現象が発生していた。
【０００４】
クロックフィードスルーの影響を低減しながら、広帯域で動作するサンプルホールド回路が提案されている（例えば、特許文献１参照）。図９に、この従来のサンプルホールド回路を示す。図９の構成回路図に示すサンプルホールド回路１１０は、サンプルスイッチ１１２と、ホールドコンデンサ１１４とから構成されるサンプルホールド回路において、さらに、２つのコンパレータ１１６，１１８と、補助回路１２０とを有する。
【０００５】
サンプルスイッチ１１２は、アナログ入力電圧ＡＩＮをサンプリングするもので、ＰＭＯＳトランジスタ１２２と、ＮＭＯＳトランジスタ１２４とを有する。これらのＰＭＯＳトランジスタ１２２およびＮＭＯＳトランジスタ１２４は、その両端が、アナログ入力電圧ＡＩＮとアナログ出力電圧ＶＯＵＴとの間に並列接続され、そのゲートには、制御信号Ｓ０Ｎおよび制御信号Ｓ０が各々入力されている。
【０００６】
この制御信号Ｓ０およびＳ０Ｎはサンプルスイッチ１１２のオン・オフを制御する信号であり、制御信号Ｓ０Ｎは、制御信号Ｓ０の反転信号である。
【０００７】
サンプルスイッチ１１２を構成するＰＭＯＳトランジスタ１２２およびＮＭＯＳトランジスタ１２４は、制御信号Ｓ０がハイレベル、すなわち、制御信号Ｓ０Ｎがローレベルの時にオンしてアナログ入力電圧ＡＩＮとアナログ出力電圧ＶＯＵＴとが導通し、その逆に、制御信号がローレベル、制御信号Ｓ０Ｎがハイレベルの時にオフする。
【０００８】
ホールドコンデンサ１１４は、サンプルスイッチ１１２によってサンプリングされるアナログ入力電圧ＡＩＮを保持し、これをアナログ出力電圧ＶＯＵＴとして出力するもので、図示例の場合、その両端は、アナログ出力電圧ＶＯＵＴとグランド電圧ＶＳＳとの間に接続されている。
【０００９】
コンパレータ１１６，１１８は、アナログ出力電圧ＶＯＵＴと基準電圧となるアナログ入力電圧ＡＩＮとを比較するものである。図示例では、コンパレータ１１６は、アナログ出力電圧ＶＯＵＴよりもアナログ入力電圧ＡＩＮの方が高い場合にのみハイレベルを出力し、これに対して、コンパレータ１１８は、アナログ出力電圧ＶＯＵＴよりもアナログ入力電圧ＡＩＮの方が低い場合にのみハイレベルを出力する。このサンプルホールド回路は、アナログ出力電圧が基準電圧よりも小さい場合にはホールドコンデンサに電荷を充電するのを補助し、アナログ出力電圧が基準電圧よりも大きい場合にはホールドコンデンサから電荷を放電するのを補助するものである。
【００１０】
【特許文献１】
特開２００１−１４３４９２号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、上記のようなサンプルホールド回路を用いた場合、回路規模が大きくなることと制御が複雑になり、また、プロセス起因のバラツキも大きい。また、入力側の電位変化に依存し、安定した電位保持ができないという問題があった。
【００１２】
また、インクジェットプリンターヘッドをコントロールするための回路等に使用する電位保持回路においては、ドライバーの出力ドライバーがオフ（ＯＦＦ）した時、出力端子の先に接続されているピエゾ素子より電位が抜け、保持電圧が下がることにより、次の動作時に出力ドライバーのトランジスタのソース・ドレイン間に大電流が流れ、出力ドライバーのトランジスタを破壊するという懸念がある。
【００１３】
そこで、この発明は、回路サイズを小さくするとともに、安定な電位保持ができる出力電位保持回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この発明の出力電位保持回路は、出力ドライバの出力信号線に前記出力ドライバのオンオフと同じオンオフ動作をする第１のスイッチ回路を接続し、このスイッチ回路を介して高電圧出力が行われ、前記第１のスイッチ回路の信号線に前記出力ドライバのオンオフと逆のオンオフ動作を行なう第２のスイッチ回路を設け、前記出力ドライバの出力信号線がトランジスタのゲートに接続され、前記第２のスイッチ回路の信号線が前記トランジスタに接続され、出力ドライバのオフ時の出力信号線の出力電圧を前記第２のスイッチ回路及びトランジスタにより予め定められた電圧に保持することを特徴とする。
【００１５】
前記出力ドライバの出力信号線に負荷容量を付加するとよい。
【００１６】
また、この発明の出力電位保持回路は、出力ドライバと並列に記出力ドライバのオンオフと同じオンオフ動作をする第１のスイッチ回路が接続され、前記出力ドライバの出力信号線から高電圧出力が行われ、前記出力ドライバの出力信号線に前記出力ドライバのオンオフと逆のオンオフ動作をする第２のスイッチ回路を接続し、このスイッチ回路を介して高電圧出力が行われ、前記第１のスイッチ回路の出力信号線がトランジスタのゲートに接続され、前記第２のスイッチ回路の信号線が前記トランジスタに接続され、出力ドライバのオフ時の出力信号線の出力電圧を前記第２のスイッチ回路及びトランジスタにより予め定められた電圧に保持することを特徴とする。
【００１７】
前記第１のスイッチ回路の出力信号線に負荷容量を付加するとよい。
【００１８】
また、この発明のインクジェットプリンターヘッドドライバー回路は、上記のいずれかに記載の出力電位保持回路の高電圧出力部にインクジェットヘッドのピエゾ素子が接続されたことを特徴とする。
【００１９】
上記した構成によれば、トランジスタとスイッチ回路としてのトランスミッションゲートで構成した出力電圧保持回路を出力端子に接続することにより、従来に比べて簡易な回路構成、制御方法で出力回路が作成でき、安定した出力電圧が保持することが出来る。
【００２０】
【発明の実施の形態】
以下、この発明の実施形態を図面に基づいて説明する。図１は、本発明の第１の実施形態を示す出力電圧保持回路である。入力電圧ＩＮが出力ドライバ１を経て出力信号として出力信号線６に出力される。このドライバ１の出力信号線６は、ＮＭＯＳトランジスタ３及びスイッチ用トランスミッションゲート２に接続され、これらの出力信号が与えられる。スイッチ用トランスミッションゲート２からの出力信号は出力信号線７から出力ＯＵＴとして与えられる。ドライバ１は、制御信号Ｓ１により、オン（ＯＮ）／オフ（ＯＦＦ）され、また、スイッチ用トランスミッションゲート２も、制御信号Ｓ１により、オン（ＯＮ）／オフ（ＯＦＦ）される。そして、ドライバ１がオンの時スイッチ用トランスミッションゲート２もオンし、ドライバ１がオフされた時に、スイッチ用トランスミッションゲート２もオフする。このドライバ１がオン、スイッチ用トランスミッションゲート２がオンのとき、ドライバ１から高電圧の電位（例えば、４０Ｖ）が出力信号７として出力部ＯＵＴに与えられる。
【００２１】
ドライバ１の出力信号線６は負荷容量５の一端に接続され、この負荷容量５の他端は接地されている。スイッチ用トランスミッションゲート２の出力信号線７は、もう１つのスイッチ回路であるスイッチ用トランスミッションゲート４に与えられ、このスイッチ用トランスミッションゲート４はＮＭＯＳトランジスタ３と接続されている。スイッチ用トランスミッションゲート４には、制御信号Ｓ１がインバータ９で反転された信号と、制御信号Ｓ１の反転信号がそれぞれ入力される。ドライバ１がオンの時スイッチ用トランスミッションゲート４はオフし、ドライバ１がオフされた時に、スイッチ用トランスミッションゲート４はオンする。
【００２２】
上記ＮＭＯＳトランジスタ３とスイッチ用トランスミッションゲート４により、後述するように、ドライバ１からの電力供給が無くなった時に、予め定められた電圧を出力部ＯＵＴに供給するためのループ回路を構成している。
【００２３】
次に、この出力電位保持回路の動作について説明する。出力ドライバ１がオンで電力供給され、“Ｈ”電圧の出力信号が出力信号線６に出力されている場合、出力信号線６が接続されているＮＭＯＳトランジスタ３ゲート端子にＨ”電圧の出力信号が与えられる。ＮＭＯＳトランジスタ３がオン（ＯＮ）している。この時、制御信号Ｓ１で出力ドライバーがオフ（ＯＦＦ）することにより、ＮＭＯＳトランジスタ３がＯＮ状態のままスイッチ回路であるトランスミッションゲート２がオフ（ＯＦＦ）し、電位保持部分とドライバ１とが遮断される。そして、もう１つのスイッチ回路であるトランスミッションゲート４がオン（ＯＮ）することにより、ＮＭＯＳトランジスタ３とトランスミッションゲート４を介して、出力信号線７へ高電圧の電位（４０ｖ−ＮｃｈトランジスタのＶｔｈ）が伝わる。この時、出力信号線７から抜ける電位を補うことにより、出力電圧の降下を防ぐことが可能である。また、出力電圧がＮｃｈトランジスタ３のＶｔｈ分電圧が下がっても動作に問題はない。
【００２４】
出力ドライバ１の出力信号線６に負荷容量５を付加することにより、出力している時の電圧降下を少なくすることが出来る。
【００２５】
図２は、この発明の第２の実施形態を示し、第１の実施形態をインクジェットプリンタのヘッドドライバの電圧保持回路として用いた回路図である。尚、図１と同一部分には同一符号を付し、説明の重複を避けるために、ここでは、その説明を割愛する。図２に示す実施形態は、出力ドライバ１，スイッチ用トランスミッションゲート２を介して与えられる出力ＯＵＴ部分にインクジェットヘッドのピエゾ素子１０が接続されている。
【００２６】
図２に示すヘッドドライバの電圧保持回路の動作につき説明する。出力ドライバ１から“Ｈ”電圧の出力信号が出力信号線６に出力されている場合、出力信号線６がゲート端子に入力されているＮＭＯＳトランジスタ３がＯＮしている。この時、出力ドライバ１がＯＦＦすることにより、ＮＭＯＳトランジスタ３がＯＮ状態のままスイッチ回路であるトランスミッションゲート２がＯＦＦし、もう１つのスイッチ回路であるトランスミッションゲート４がＯＮすることによりピエゾ素子１０へ接続されている出力信号線７へ高電圧の電位がＮＭＯＳトランジスタ３とスイッチ回路４を介して伝わる。即ち、出力信号線７へ高電圧の電位（４０Ｖ−ＮｃｈトランジスタのＶｔｈ）が伝わる。
【００２７】
この時、出力信号線７に接続されているピエゾ素子１０から抜ける電位を補うことにより、出力電圧の降下を防ぐことが可能である。また、出力電圧がＮｃｈトランジスタ３のＶｔｈ分電圧が下がっても動作に問題はない。
出力ドライバ１の出力信号線６に負荷容量５を付加することにより、出力している時の電圧降下を少なくすることが出来る。
【００２８】
図３は、この発明の第３の実施形態の出力電圧保持回路を示す回路図である。尚、図１と同一部分には同一符号を付し、説明の重複を避けるために、ここでは、その説明を割愛する。
【００２９】
図３に示す第３の実施形態は、第１の実施形態におけるの出力ドライバ１の出力信号線６に接続された負荷容量５を省いたものである。
【００３０】
図３に示す回路の動作について説明する。出力ドライバ１がオンで電力供給され、“Ｈ”電圧の出力信号が出力信号線６に出力されている場合、出力信号線６が接続されているＮＭＯＳトランジスタ３ゲート端子にＨ”電圧の出力信号が与えられる。ＮＭＯＳトランジスタ３がオン（ＯＮ）している。この時、制御信号Ｓ１で出力ドライバーがオフ（ＯＦＦ）することにより、ＮＭＯＳトランジスタ３がＯＮ状態のままスイッチ回路であるトランスミッションゲート２がオフ（ＯＦＦ）し、電位保持部分とドライバ１とが遮断される。そして、もう１つのスイッチ回路であるトランスミッションゲート４がオン（ＯＮ）することにより、ＮＭＯＳトランジスタ３とトランスミッションゲート４を介して、出力信号線７へ高電圧の電位（４０ｖ−ＮｃｈトランジスタのＶｔｈ）が伝わる。また、出力電圧がＮｃｈトランジスタ３のＶｔｈ分電圧が下がっても動作に問題はない。
【００３１】
図４は、この発明の第４の実施形態を示し、第３の実施形態をインクジェットプリンタのヘッドドライバの電圧保持回路として用いた回路図である。尚、図１及び図３と同一部分には同一符号を付し、説明の重複を避けるために、ここでは、その説明を割愛する。
【００３２】
図４に示すヘッドドライバの電圧保持回路の動作につき説明する。出力ドライバ１から“Ｈ”電圧の出力信号が出力信号線６に出力されている場合、出力信号線６がゲート端子に入力されているＮＭＯＳトランジスタ３がＯＮしている。この時、出力ドライバ１がＯＦＦすることにより、ＮＭＯＳトランジスタ３がＯＮ状態のままスイッチ回路であるトランスミッションゲート２がＯＦＦし、もう１つのスイッチ回路であるトランスミッションゲート４がＯＮすることによりピエゾ素子１０へ接続されている出力信号線７へ高電圧の電位がＮＭＯＳトランジスタ３とスイッチ回路４を介して伝わる。即ち、出力信号線７へ高電圧の電位（４０Ｖ−ＮｃｈトランジスタのＶｔｈ）が伝わる。
【００３３】
この時、出力信号線７に接続されているピエゾ素子１０から抜ける電位を補うことにより、出力電圧の降下を防ぐことが可能である。また、出力電圧がＮｃｈトランジスタ３のＶｔｈ分電圧が下がっても動作に問題はない。
【００３４】
図５は、この発明の第５の実施形態を示す出力電圧保持回路である。
【００３５】
入力電圧ＩＮと出力ドライバ１とスイッチ回路としてのスイッチ用トランスミッションゲート２ａが並列に接続されている。入力電圧ＩＮがドライバ１を経て出力信号として出力信号線６に出力され、出力ＯＵＴから出力される。このドライバ１の出力信号線６は、もう一つのスイッチ回路としてのスイッチ用トランスミッションゲート４ａを介してＮＭＯＳトランジスタに接続される。
【００３６】
スイッチ用トランスミッションゲート２ａの出力は信号線７ａを介してＮＭＯＳトランジスタ３のゲートに接続されている。出力信号線７ａには負荷容量５ａが接続されている。
【００３７】
ドライバ１は、制御信号Ｓ１により、オン（ＯＮ）／オフ（ＯＦＦ）され、また、スイッチ用トランスミッションゲート２ａも、制御信号Ｓ１により、オン（ＯＮ）／オフ（ＯＦＦ）される。そして、ドライバ１がオンの時スイッチ用トランスミッションゲート２ａもオンし、ドライバ１がオフされた時に、スイッチ用トランスミッションゲート２ａもオフする。このドライバ１がオンのとき、ドライバー１から高電圧の電位（例えば、４０Ｖ）が出力信号６として出力部ＯＵＴに与えられる。
【００３８】
スイッチ用トランスミッションゲート４ａには、制御信号Ｓ１がインバータ９で反転された信号と、制御信号Ｓ１の反転信号がそれぞれ入力される。ドライバ１がオンの時スイッチ用トランスミッションゲート４ａはオフし、ドライバ１がオフされた時に、スイッチ用トランスミッションゲート４ａはオンする。
【００３９】
上記ＮＭＯＳトランジスタ３とスイッチ用トランスミッションゲート４ａにより、後述するように、ドライバ１からの電力供給が無くなった時に、予め定められた電圧を出力部ＯＵＴに供給するためのループ回路を構成している。
【００４０】
図５に示す出力電圧保持回路の動作について説明する。出力ドライバ１から“Ｈ”電圧の出力信号が出力端子６に出力されている場合、出力ドライバ１と並列に接続されているトランスミッションゲート２ａの出力信号線７ａがゲート端子に入力されているＮＭＯＳトランジスタ３がＯＮしている。この時、出力ドライバー１がＯＦＦすることにより、同時に並列に接続されているトランスミッションゲート２ａもＯＦＦすることより、ＮＭＯＳトランジスタ３がＯＮ状態のままスイッチ回路であるトランスミッションゲート４ａがＯＮし、スイッチ回路であるトランスミッションゲート４ａを介して出力信号線６へ高電圧の電位がＮＭＯＳトランジスタ３とスイッチ回路４ａを介して伝わる。即ち、出力信号線６へ高電圧の電位（４０Ｖ−ＮｃｈトランジスタのＶｔｈ）が伝わる。
【００４１】
この時、出力端子から抜ける電位を補うことにより、出力電圧の降下を防ぐことが可能である。また、出力電圧がＮＭＯＳトランジスタ３のＶｔｈ分電圧が下がっても動作に問題はない。
【００４２】
出力ドライバー１と並列に接続されているトランスミッションゲート２ａの出力信号線７ａに負荷容量５を付加することにより、ＮＭＯＳトランジスタ３のゲートに接続されている出力信号線７ａの電圧降下を少なくすることが出来る。
【００４３】
図６は、この発明の第６の実施形態を示し、第５の実施形態をインクジェットプリンタのヘッドドライバの電圧保持回路として用いた回路図である。尚、図５と同一部分には同一符号を付し、説明の重複を避けるために、ここでは、その説明を割愛する。図６に示す実施形態は、出力ドライバ１，スイッチ用トランスミッションゲート２ａを介して与えられる出力ＯＵＴ部分にインクジェットヘッドのピエゾ素子１０が接続されている。
【００４４】
図６に示すヘッドドライバの電圧保持回路の動作につき説明する。出力ドライバ１から“Ｈ”電圧の出力信号が出力端子６に出力されている場合、出力ドライバ１と並列に接続されているトランスミッションゲート２ａの出力信号線７ａがゲート端子に入力されているＮＭＯＳトランジスタ３がＯＮしている。この時、出力ドライバー１がＯＦＦすることにより、同時に並列に接続されているトランスミッションゲート２ａもＯＦＦすることより、ＮＭＯＳトランジスタ３がＯＮ状態のままスイッチ回路であるトランスミッションゲート４ａがＯＮし、スイッチ回路であるトランスミッションゲート４ａを介して出力信号線６へ高電圧の電位がＮＭＯＳトランジスタ３とスイッチ回路４ａを介して伝わる。即ち、出力信号線６へ高電圧の電位（４０Ｖ−ＮｃｈトランジスタのＶｔｈ）が伝わる。
【００４５】
この時、出力端子に接続されているピエゾ素子１０から抜ける電位を補うことにより、出力電圧の降下を防ぐことが可能である。また、出力電圧がＮＭＯＳトランジスタ３のＶｔｈ分電圧が下がっても動作に問題はない。
【００４６】
出力ドライバー１と並列に接続されているトランスミッションゲート２ａの出力信号線７ａに負荷容量５ａを付加することにより、ＮＭＯＳトランジスタ３のゲートに接続されている出力信号線７ａの電圧降下を少なくすることが出来る。
【００４７】
図７は、この発明の第７の実施形態の出力電圧保持回路を示す回路図である。尚、図５と同一部分には同一符号を付し、説明の重複を避けるために、ここでは、その説明を割愛する。
【００４８】
図７に示す第７の実施形態は、第５の実施形態におけるの出力ドライバ１の出力信号線７ａに接続された負荷容量５を省いたものである。
【００４９】
図７に示す出力電圧保持回路の動作につき説明する。出力ドライバ１から“Ｈ”電圧の出力信号が出力端子６に出力されている場合、出力ドライバ１と並列に接続されているトランスミッションゲート２ａの出力信号線７ａがゲート端子に入力されているＮＭＯＳトランジスタ３がＯＮしている。この時、出力ドライバー１がＯＦＦすることにより、同時に並列に接続されているトランスミッションゲート２ａもＯＦＦすることより、ＮＭＯＳトランジスタ３がＯＮ状態のままスイッチ回路であるトランスミッションゲート４ａがＯＮし、スイッチ回路であるトランスミッションゲート４ａを介して出力信号線６へ高電圧の電位がＮＭＯＳトランジスタ３とスイッチ回路４ａを介して伝わる。即ち、出力信号線６へ高電圧の電位（４０Ｖ−ＮｃｈトランジスタのＶｔｈ）が伝わる。
【００５０】
この時、出力端子から抜ける電位を補うことにより、出力電圧の降下を防ぐことが可能である。また、出力電圧がＮＭＯＳトランジスタ３のＶｔｈ分電圧が下がっても動作に問題はない。
【００５１】
図８は、この発明の第８の実施形態を示し、第６の実施形態をインクジェットプリンタのヘッドドライバの電圧保持回路として用いた回路図である。尚、図５及び図６と同一部分には同一符号を付し、説明の重複を避けるために、ここでは、その説明を割愛する。図８に示す実施形態は、出力ドライバ１を介して与えられる出力ＯＵＴ部分にインクジェットヘッドのピエゾ素子１０が接続されている。
【００５２】
図８に示す回路の動作につき説明する。出力ドライバ１から“Ｈ”電圧の出力信号が出力端子６に出力されている場合、出力ドライバ１と並列に接続されているトランスミッションゲート２ａの出力信号線７ａがゲート端子に入力されているＮＭＯＳトランジスタ３がＯＮしている。この時、出力ドライバー１がＯＦＦすることにより、同時に並列に接続されているトランスミッションゲート２ａもＯＦＦすることより、ＮＭＯＳトランジスタ３がＯＮ状態のままスイッチ回路であるトランスミッションゲート４ａがＯＮし、スイッチ回路であるトランスミッションゲート４ａを介して出力信号線６へ高電圧の電位がＮＭＯＳトランジスタ３とスイッチ回路４ａを介して伝わる。即ち、出力信号線６へ高電圧の電位（４０Ｖ−ＮｃｈトランジスタのＶｔｈ）が伝わる。
【００５３】
この時、出力端子に接続されるピエゾ素子１０から抜ける電位を補うことにより、出力電圧の降下を防ぐことが可能である。また、出力電圧がＮＭＯＳトランジスタ３のＶｔｈ分電圧が下がっても動作に問題はない。
【００５４】
尚、上記したＮＭＯＳトランジスタは置換えることも可能である。
【００５５】
【発明の効果】
上記したように、この発明によれば、従来のサンプルホールド回路に比べて、簡易な構成で出力保持回路を構成することが出来る。また、ＮＭＯＳトランジスタとスイッチ回路としてのトランスミッションゲートで構成した出力電圧保持回路を出力端子に接続することにより、従来に比べて簡易な回路構成、制御方法で出力回路が作成でき、安定した出力電圧が保持することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の出力電圧保持回路を示す回路図である。
【図２】この発明の第２の実施形態を示し、第１の実施形態をインクジェットプリンタのヘッドドライバの電圧保持回路として用いた回路図である。
【図３】本発明の第３の実施形態の出力電圧保持回路を示す回路図である。
【図４】この発明の第４の実施形態を示し、第１の実施形態をインクジェットプリンタのヘッドドライバの電圧保持回路として用いた回路図である。
【図５】本発明の第５の実施形態の出力電圧保持回路を示す回路図である。
【図６】この発明の第６の実施形態を示し、第１の実施形態をインクジェットプリンタのヘッドドライバの電圧保持回路として用いた回路図である。
【図７】本発明の第７の実施形態の出力電圧保持回路を示す回路図である。
【図８】この発明の第８の実施形態を示し、第１の実施形態をインクジェットプリンタのヘッドドライバの電圧保持回路として用いた回路図である。
【図９】従来のサンプルホールド回路を示す回路図である。
【符号の説明】
１  出力ドライバ
２  スイッチ用トランスミッションゲート
３  ＮＭＯＳトランジスタ
４  スイッチ用トランスミッションゲート
５  負荷容量
６、７  出力信号線
【図１】
2004274665.tif 000003
【図２】
2004274665.tif 000004
【図３】
2004274665.tif 000005
【図４】
2004274665.tif 000006
【図５】
2004274665.tif 000007
【図６】
2004274665.tif 000008
【図７】
2004274665.tif 000009
【図８】
2004274665.tif 000010
【図９】
2004274665.tif 000011