(57)【要約】【課題】非単結晶Ｓｉ薄膜と単結晶Ｓｉ薄膜デバイスとを形成し、高性能なシステムを集積化した半導体装置およびその製造方法、ならびに該半導体装置の単結晶Ｓｉ薄膜デバイスを形成するための単結晶Ｓｉ基板を提供する。【解決手段】半導体装置２０は、絶縁基板２上に、ＳｉＯ2膜３、多結晶Ｓｉからなる非単結晶Ｓｉ薄膜５’を含むＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタ１ａ、単結晶Ｓｉ薄膜１４ａを備えたＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａ、金属配線２２を備えている。【選択図】  図１
2004165600.tif 000002
【特許請求の範囲】
【請求項１】
表面に酸化膜、ゲートパターン、不純物イオン注入部が形成された後に表面が平坦化されており、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えていることを特徴とする単結晶Ｓｉ基板。
【請求項２】
表面近傍に不純物イオンが注入されたｐｎｐ接合構造あるいはｎｐｎ接合構造を有する不純物イオン注入または拡散領域と、該不純物イオン注入部または該拡散領域上に堆積された酸化膜とを有していることを特徴とする単結晶Ｓｉ基板。
【請求項３】
上記所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えていることを特徴とする請求項２に記載の単結晶Ｓｉ基板。
【請求項４】
上記酸化膜は、膜厚が２００ｎｍ以上になるように形成されていることを特徴とする請求項１〜３の何れか１項に記載の単結晶Ｓｉ基板。
【請求項５】
絶縁基板上の異なる領域に、非単結晶Ｓｉ薄膜デバイスと、単結晶Ｓｉ薄膜デバイスとがそれぞれ形成されていることを特徴とする半導体装置。
【請求項６】
上記単結晶Ｓｉ薄膜デバイスは、上記絶縁基板に対して、無機系の絶縁膜を介して接合されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
上記非単結晶Ｓｉ薄膜デバイスおよび上記単結晶Ｓｉ薄膜デバイスは、ともにＭＯＳ型あるいはＭＩＳ型の薄膜トランジスタであることを特徴とする請求項５または６に記載の半導体装置。
【請求項８】
上記ＭＯＳ型の薄膜トランジスタは、上記絶縁基板側からゲート、ゲート絶縁膜、Ｓｉの順に形成されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
上記ＭＯＳ型の薄膜トランジスタのＳｉ薄膜の膜厚は、略６００ｎｍ以下であることを特徴とする請求項７または８に記載の半導体装置。
【請求項１０】
上記ＭＯＳ型の薄膜トランジスタの単結晶Ｓｉ薄膜の膜厚は、略１００ｎｍ以下であることを特徴とする請求項７または８に記載の半導体装置。
【請求項１１】
上記ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタの金属配線パターンは、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタのゲートパターンよりも緩い配線形成ルールによって形成された部分を含むことを特徴とする請求項７〜１０の何れか１項に記載の半導体装置。
【請求項１２】
上記非単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタであって、
上記単結晶Ｓｉ薄膜デバイスは、バイポーラ型の単結晶Ｓｉ薄膜トランジスタであることを特徴とする請求項６に記載の半導体装置。
【請求項１３】
上記非単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタであって、
上記単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型およびバイポーラ型の何れか一方、あるいは両方の単結晶Ｓｉ薄膜トランジスタを含むことを特徴とする請求項６〜１２に記載の半導体装置。
【請求項１４】
上記非単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタであって、
上記単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型単結晶Ｓｉ薄膜トランジスタとショットキー型もしくはＰＮ接合型のダイオードを含むイメージセンサあるいはＣＣＤ形イメージセンサを備えていることを特徴とする請求項６に記載の半導体装置。
【請求項１５】
上記単結晶ＳｉからなるＭＯＳ型薄膜トランジスタの単結晶Ｓｉ薄膜は、バイポーラ型薄膜トランジスタの単結晶Ｓｉ薄膜よりも膜厚が小さいことを特徴とする請求項１３に記載の半導体装置。
【請求項１６】
上記バイポーラ型の単結晶Ｓｉ薄膜トランジスタは、ベース、コレクタおよびエミッタ領域が同一平面に形成、配置された平面構造であることを特徴とする請求項１２〜１４の何れか１項に記載の半導体装置。
【請求項１７】
上記バイポーラ型の単結晶Ｓｉ薄膜トランジスタのメタル配線、コンタクトパターンは、バイポーラ型の単結晶Ｓｉ薄膜トランジスタのベースパターンよりも緩い配線形成ルールによって形成された部分を含むことを特徴とする請求項１２〜１６の何れか１項に記載の半導体装置。
【請求項１８】
上記バイポーラ型単結晶Ｓｉ薄膜トランジスタの単結晶Ｓｉ薄膜の膜厚は、略８００ｎｍ以下であることを特徴とする請求項１２〜１７の何れか１項に記載の半導体装置。
【請求項１９】
上記非単結晶Ｓｉ薄膜は多結晶Ｓｉ薄膜もしくは連続粒界Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型薄膜トランジスタは、基板側から非単結晶Ｓｉ、ゲート絶縁膜、ゲートの順に形成されていることを特徴とする請求項７〜１１、１３〜１５の何れか１項に記載の半導体装置。
【請求項２０】
上記非単結晶Ｓｉ薄膜は多結晶Ｓｉ薄膜もしくは連続粒界Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型薄膜トランジスタは、基板側からゲート、ゲート絶縁膜、非単結晶Ｓｉの順に形成されていることを特徴とする請求項７〜１１、１３〜１５および１９の何れか１項に記載の半導体装置。
【請求項２１】
上記非単結晶Ｓｉ薄膜は非晶質Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型あるいはＭＩＳ型の薄膜トランジスタは、基板側からゲート、ゲート絶縁膜、非単結晶Ｓｉの順に形成されていることを特徴とする請求項７〜１１、１３〜１５および２０の何れか１項に記載の半導体装置。
【請求項２２】
上記非単結晶Ｓｉ薄膜は非晶質Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型あるいはＭＩＳ型薄膜トランジスタは、基板側から非単結晶Ｓｉ、ゲート絶縁膜、ゲートの順に形成されていることを特徴とする請求項７〜１１、１３〜１５および２１の何れか１項に記載の半導体装置。
【請求項２３】
上記単結晶Ｓｉ薄膜デバイスを構成する単結晶Ｓｉと上記絶縁基板の線膨張の差は、略室温から６００℃の温度範囲において約２５０ｐｐｍ以下であることを特徴とする請求項５〜２２の何れか１項に記載の半導体装置。
【請求項２４】
上記絶縁基板は、少なくとも、上記単結晶Ｓｉ薄膜デバイスが形成される領域の表面にＳｉＯ2膜が形成されたアルカリ土類−アルミノ硼珪酸ガラスからなる高歪点ガラスであることを特徴とする請求項５〜２３の何れか１項に記載の半導体装置。
【請求項２５】
上記絶縁基板は、バリウム−硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−アルミノ硼珪酸ガラス、硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスおよびアルカリ土類−亜鉛−アルミノ硼珪酸ガラスのうち何れかのガラスから形成されていることを特徴とする請求項５〜２３の何れか１項に記載の半導体装置。
【請求項２６】
上記単結晶Ｓｉの領域内における少なくとも一部のパターンの位置合わせマージンは、マザー基板全体あるいは表示領域、もしくはデバイス全体のパターンの位置合わせマージンより小さく、高精度であることを特徴とする請求項５〜２５の何れか１項に記載の半導体装置。
【請求項２７】
上記単結晶Ｓｉ領域内の位置合わせマークおよび透明基板上の位置合わせマークは、上記単結晶Ｓｉ上に形成された位置合わせマークを透明基板側から可視光あるいは可視光より短波長の光で検出され、透明基板上に形成された位置合わせマークと位置合わせすることが可能な形状からなることを特徴とする請求項５〜２６の何れか１項に記載の半導体装置。
【請求項２８】
上記単結晶Ｓｉ薄膜デバイスを含む回路を絶縁基板上に形成した後、上記非単結晶Ｓｉ薄膜を形成することを特徴とする半導体装置の製造方法。
【請求項２９】
上記単結晶Ｓｉ薄膜デバイス上に保護間絶縁膜、コンタクトホールおよびメタル配線を形成することを特徴とする請求項２８に記載の半導体装置の製造方法。
【請求項３０】
上記単結晶Ｓｉ薄膜デバイスを形成した後、上記非単結晶Ｓｉ薄膜を形成する前に、層間絶縁膜を形成することを特徴とする請求項２８または２９に記載の半導体装置の製造方法。
【請求項３１】
絶縁基板上に、単結晶Ｓｉ薄膜デバイスと非単結晶Ｓｉ薄膜とが形成された半導体装置の製造方法において、
上記非単結晶Ｓｉ薄膜を上記絶縁基板上に形成した後、上記単結晶Ｓｉ薄膜デバイスを形成することを特徴とする半導体装置の製造方法。
【請求項３２】
上記単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタであることを特徴とする請求項２８〜３１の何れか１項に記載の半導体装置の製造方法。
【請求項３３】
上記単結晶Ｓｉ薄膜デバイスは、バイポーラ型の単結晶Ｓｉ薄膜トランジスタであることを特徴とする請求項２８〜３２の何れか１項に記載の半導体装置の製造方法。
【請求項３４】
上記単結晶Ｓｉ薄膜デバイスを形成するための単結晶Ｓｉ基板に対して、所定の深さに所定の濃度の水素イオンを注入することを特徴とする請求項２８〜３３の何れか１項に記載の半導体装置の製造方法。
【請求項３５】
上記水素イオンの注入エネルギーは、該水素イオンの注入エネルギーから上記酸化膜の膜厚に相当する水素イオンのプロジェクションレンジに対応するエネルギーを差し引いたエネルギーが、上記酸化膜の膜厚に相当する、該酸化膜上に形成された層内に存在する材料の構成原子のプロジェクションレンジに対応するエネルギーよりも小さくなるように設定されていることを特徴とする請求項３４に記載の半導体装置の製造方法。
【請求項３６】
上記水素イオン注入部を有する単結晶Ｓｉ基板の厚みが概１００ミクロン以下であることを特徴とする請求項３４または３５に記載の半導体装置の製造方法。
【請求項３７】
上記非単結晶Ｓｉ薄膜を上記絶縁基板上に形成した後、少なくとも上記非単結晶Ｓｉを除去した単結晶Ｓｉを接合すべき表面領域を予め約３ｋｅＶのハロゲン化物のＧＣＩＢ（Gas Cluster Ion Beam）により平坦化することを特徴とする請求項３１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、ＴＦＴで駆動するアクティブマトリクス駆動液晶表示装置等において、同一基板上に周辺駆動回路やコントロール回路を一体集積化した液晶表示装置の回路性能改善を図った半導体装置およびその製造方法、該半導体装置を製造する際に用いられる単結晶Ｓｉ基板に関するものである。
【０００２】
【従来の技術】
従来より、ガラス基板上に非晶質Ｓｉ（以下ａ−Ｓｉと略記する）や多結晶Ｓｉ（以下Ｐ−Ｓｉと略記する）の薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと記す）を形成し、液晶表示パネルや有機ＥＬパネル等の駆動を行う、いわゆるアクティブマトリクス駆動を行う液晶表示装置が使用されている。
【０００３】
特に、移動度が高く高速で動作するｐ−Ｓｉを用いて、周辺ドライバを集積化したものが用いられるようになっている。しかし、さらに高い性能が要求されるイメージプロセッサやタイミングコントローラ等のシステム集積化のためには、より高性能なＳｉデバイスが求められている。
【０００４】
これは、多結晶Ｓｉでは結晶性の不完全性に起因するギャップ内の局在準位や結晶粒界付近の欠陥やギャップ内局在準位に起因する、移動度の低下やＳ係数（サブスレショルド係数）の増大のため、高性能なＳｉのデバイスを形成するには、トランジスタの性能が充分ではないという問題があるためである。
【０００５】
そこで、さらに高性能なＳｉのデバイスを形成するため、単結晶Ｓｉ薄膜からなる薄膜トランジスタ等のデバイスを予め形成し、これを絶縁基板上に貼り付けて半導体装置を形成する技術が研究されてきている（例えば、特許文献１、非特許文献１，２参照）。
【０００６】
特許文献１には、ガラス基板上に接着剤を用いて予め作成した単結晶Ｓｉ薄膜トランジスタを転写した半導体装置を使用し、アクティブマトリクス型液晶表示装置の表示パネルのディスプレイが作成される。
【０００７】
【特許文献１】
特表平７−５０３５５７（公表日１９９５年４月１３日）
【０００８】
【非特許文献１】
J.P.Salerno "Single Crystal Silicon AMLCDs",Conference Record of the 1994 International Display Research Conference(IDRC) P.39-44(1994)
【０００９】
【非特許文献２】
Q.-Y.Tong ＆ U.Gesele, SEMICONDUCTOR WAFER BONDING : SCIENCE AND TECHNOLOGY ,John Wiley ＆ Sons, New York(1999)
【００１０】
【非特許文献３】
K．Warner,et.Al.,2002 IEEE International SOI Conference： Oct,pp.123-125(2002)
【００１１】
【非特許文献４】
L.P.Allen，et.Al.,2002 IEEE International SOI Conference： Oct,pp.192-193(2002)
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置およびその製造方法では、高性能なデバイスである単結晶Ｓｉ薄膜トランジスタを、ガラス基板上に貼り合わせるために接着剤を使用しているため、貼り付け作業が面倒で、生産性が悪い等の問題点を有している。また、完成した半導体装置についても、接着剤による接合であるため、耐熱性に問題があり、以降に高品質の無機絶縁膜やＴＦＴの形成等は不可能であるため、アクティブマトリクス基板を製造する場合、ＴＦＴアレイを含むデバイスを形成した後で使用する基板に貼り付ける必要があり、サイズコスト、配線形成の点に大きな問題があった。
【００１３】
さらに、上記特許文献１では、単にガラス基板上に単結晶Ｓｉ薄膜デバイスを形成することが開示されているのみであり、この構成では、近年求められている高性能・高機能な半導体装置を得ることができない。
【００１４】
さらに、上記非特許文献３では、赤外線によりＳｉ基板越しに位置合わせマークを検出し位置合わせすることが開示されているが、光の波長が長く分解能があげられないため、高精度で位置合わせすることが困難であった。
【００１５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、単結晶Ｓｉ薄膜デバイスを、接着剤を使用することなく絶縁基板に容易に形成可能であって、非単結晶Ｓｉ薄膜と単結晶Ｓｉ薄膜デバイスとを形成し、高性能なシステムを集積化した半導体装置およびその製造方法、ならびに該半導体装置の単結晶Ｓｉ薄膜を形成するための単結晶Ｓｉ基板を提供することにある。
【００１６】
【課題を解決するための手段】
本発明の単結晶Ｓｉ基板は、上記の課題を解決するために、表面に酸化膜、ゲートパターン、不純物イオン注入部が形成された後に平坦化されており、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えていることを特徴としている。
【００１７】
上記の構成によれば、絶縁基板等に対して、単結晶Ｓｉ基板を酸化膜形成側において接合し、熱処理することにより基板間の接合が原子同士の結合に変わり強固な接合となるとともに、水素イオン注入部において熱処理により劈開剥離することで、接着剤を使用しなくても容易にＭＯＳ型の単結晶Ｓｉ薄膜トランジスタを得ることができる。
【００１８】
すなわち、本発明の単結晶Ｓｉ基板には、表面にＭＯＳ型の単結晶Ｓｉ薄膜トランジスタの一部を形成する酸化膜、ゲートパターン、不純物イオン注入部が形成され、かつ表面から所定の深さに水素イオン注入部を有している。
【００１９】
これにより、絶縁基板等の上に、本発明の予めゲート電極やソース・ドレインの不純物ドーピング、あるいはベース、コレクタ、エミッタ等の不純物ドーピングを終え、所定の深さに所定の濃度の水素イオンを注入し、表面を平坦化・親水性にした単結晶Ｓｉ基板を接合し、Ｓｉから水素イオンが離脱する温度以上まで加熱することにより、絶縁基板に対する接合強度を高めることができるとともに、水素イオン注入部を境に劈開剥離することで、接着剤を使用しなくても容易にＭＯＳ型の単結晶Ｓｉ薄膜トランジスタを形成することができる。
【００２０】
よって、例えば、表面に多結晶Ｓｉ薄膜等の非単結晶Ｓｉ薄膜トランジスタを形成した絶縁基板上に、本発明の単結晶Ｓｉ基板を貼り合わせ、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタを形成することで、非単結晶Ｓｉからなるトランジスタと単結晶Ｓｉからなるトランジスタを１つの基板上の異なる領域に形成した半導体装置を容易に得ることができる。
【００２１】
本発明の単結晶Ｓｉ基板は、上記の課題を解決するために、表面近傍に不純物イオンが注入されたｐｎｐ接合構造あるいはｎｐｎ接合構造を有する不純物イオン注入部または拡散領域と、該不純物イオン注入部または該拡散領域上に堆積された酸化膜とを有していることを特徴としている。
【００２２】
上記の構成によれば、他の絶縁基板上に形成しやすい単結晶Ｓｉ薄膜からなるバイポーラ型の薄膜トランジスタを得ることができる。
【００２３】
よって、例えば、表面に多結晶Ｓｉ薄膜等の非単結晶Ｓｉ薄膜トランジスタを形成した絶縁基板上に、本発明の単結晶Ｓｉ基板を接合し、バイポーラ型の単結晶Ｓｉ薄膜トランジスタを形成することで、非単結晶Ｓｉからなるトランジスタと単結晶Ｓｉからなるトランジスタを１つの基板上の異なる領域に形成した半導体装置を容易に得ることができる。
【００２４】
上記所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部領域を備えていることがより好ましい。
【００２５】
これにより、絶縁基板等に対して、単結晶Ｓｉ基板を酸化膜堆積側において貼り合わせ、水素イオン注入部において劈開剥離することで、接着剤を使用することなく、容易にバイポーラ型の単結晶Ｓｉ薄膜トランジスタを得ることができる。
【００２６】
すなわち、本発明の単結晶Ｓｉ基板には、表面にバイポーラ型単結晶Ｓｉ薄膜トランジスタを形成する酸化膜、不純物イオン注入部が形成され、かつジャンクション形成側の所定の深さに水素イオン注入部を有している。
【００２７】
よって、絶縁基板等の上に、本発明の単結晶Ｓｉ薄膜トランジスタを貼り合わせ、Ｓｉから水素イオンが離脱する温度以上まで加熱することにより、絶縁基板に対する接合強度を高めることができるとともに、不純物イオン注入部付近に形成された水素イオン注入部を境に劈開剥離することで、接着剤を使用しなくても容易にＳＯＩ構造のバイポーラ型の単結晶Ｓｉ薄膜トランジスタを形成することができる。
【００２８】
そして、本発明の単結晶Ｓｉ基板を、表面に多結晶Ｓｉ薄膜等の非単結晶Ｓｉ薄膜トランジスタを形成した絶縁基板上に貼り合わせ、単結晶Ｓｉ薄膜トランジスタを形成することで、非単結晶Ｓｉからなる薄膜トランジスタと単結晶Ｓｉからなる薄膜トランジスタを１つの基板上の異なる領域に形成した半導体装置を容易に得ることができる。
【００２９】
また、上記酸化膜は、膜厚が２００ｎｍ以上になるように形成されていることがより好ましい。
【００３０】
通常、ＳｉＯ2膜等の酸化膜の膜厚は厚い程、界面電荷等の影響による特性やバラツキは減少するが、ＳｉＯ2膜形成工程の効率（酸化に要する時間）や段差とのトレードオフにより、適切な値は略２００ｎｍ〜４００ｎｍとなる。バラツキを重視する場合は概ね４００ｎｍ以上、段差や効率を重視する場合は略２００ｎｍ〜４００ｎｍ、より望ましくは、２５０ｎｍ〜３５０ｎｍが適切な値となる。これは接合した単結晶Ｓｉ基板とガラス基板等の絶縁基板界面の汚染、あるいは格子の歪みや不完全性に起因する固定電荷の影響が軽減されるためである。
【００３１】
そこで、本発明によれば、単結晶ＳｉからなるＭＯＳトランジスタでは閾値のバラツキと、単結晶Ｓｉから成るバイポーラ型ＴＦＴでは特性ばらつきが小さくオン抵抗が低く抑えられ、ＳｉＯ2膜形成工程の効率や段差とのバランスに適切な単結晶Ｓｉ基板を得ることができる。
【００３２】
本発明の半導体装置は、上記の課題を解決するために、絶縁基板上の異なる領域に、非単結晶Ｓｉ薄膜デバイスと、単結晶Ｓｉ薄膜デバイスとがそれぞれ形成されていることを特徴としている。
【００３３】
上記の構成によれば、例えば、タイミングコントローラ等の、より高性能な機能が要求されるデバイスには、単結晶Ｓｉ薄膜トランジスタ等の単結晶Ｓｉ薄膜デバイスを用い、残りのデバイスには非単結晶Ｓｉ薄膜トランジスタ等の非単結晶Ｓｉ薄膜デバイスを用いて、高性能・高機能な回路システムを一体集積化した半導体装置を得ることができる。
【００３４】
すなわち、単結晶Ｓｉ薄膜デバイスにより、単結晶Ｓｉの特性を利用して、高速性、消費電力、高速のロジック、タイミングジェネレータ、あるいはバラツキが問われる高速のＤＡＣ（電流バッファ）、等を形成することができる。一方、多結晶Ｓｉ等の非単結晶Ｓｉ薄膜デバイスは、単結晶Ｓｉ薄膜デバイスよりも、性能・機能ともに劣るものの、安価な半導体装置を大面積に形成できる。
【００３５】
よって、本発明の構成によれば、上記両Ｓｉ薄膜デバイスの長所を併せ持つ半導体装置を１枚の基板上に形成することができる。
【００３６】
これにより、単結晶Ｓｉによってのみ実現可能な高性能・高機能の回路システムを基板上に一体集積化できる。よって、例えば、高性能なシステムを集積化した液晶パネルあるいは有機ＥＬパネル等の表示装置用の半導体装置を、全てのデバイスを単結晶Ｓｉにて形成する場合と比べて、非常に低コストで製造できる。
【００３７】
また、本発明の半導体装置が備えている単結晶Ｓｉ薄膜を形成する単結晶Ｓｉ基板の形状は、ＬＳＩ製造装置の一般的なウエハサイズである６、８、１２インチの円板に限定される。しかし、本発明の半導体装置の絶縁基板上には非単結晶Ｓｉ薄膜デバイスと、単結晶Ｓｉ薄膜デバイスとが共存しているため、例えば、大型の液晶表示パネルや有機ＥＬパネル等に対応可能な大型の半導体装置を製造することができる。
【００３８】
上記単結晶Ｓｉ薄膜デバイスは、上記絶縁基板に対して、無機系の絶縁膜を介して接合されていることがより好ましい。
【００３９】
これにより、接着剤を使用することなく、単結晶Ｓｉ薄膜トランジスタ等のデバイスを絶縁基板上に形成することができるため、単結晶Ｓｉが汚染されることを防止できる。また、接合後にメタル配線、無機絶縁膜形成、あるいはエッチング等を容易に行うことができる。さらに、メタル配線等を大型基板でのＴＦＴプロセスとともに形成し、低コストでデバイスを形成できる。
【００４０】
上記非単結晶Ｓｉ薄膜デバイスおよび上記単結晶Ｓｉ薄膜デバイスは、ともにＭＯＳ型あるいはＭＩＳ型の単結晶Ｓｉ薄膜トランジスタであることがより好ましい。
【００４１】
これにより、例えば、ＣＭＯＳ構造にした場合には、消費電力の低減および電源電圧までフル出力が可能で、低消費電力のロジックに適した半導体装置を得ることができる。
【００４２】
上記ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタは、上記絶縁基板側からゲート、ゲート絶縁膜、Ｓｉの順に形成されていることがより好ましい。
【００４３】
これにより、単結晶ＳｉのＭＯＳ型薄膜トランジスタは、ゲートが絶縁基板の側に配置された状態で形成され、いわゆる絶縁基板上に上下逆さまのＭＯＳ型の単結晶Ｓｉ薄膜トランジスタを形成した半導体装置を得ることができる。よって、単結晶Ｓｉ基板でのソース・ドレイン形成にゲートをマスクにした自己整合プロセスが適用でき、またガラス基板表面の固定電荷の影響を軽減でき、さらに、単結晶Ｓｉとガラス基板の接合界面に生じがちな固定電荷の影響をゲートの遮蔽効果により軽減でき、また、単結晶Ｓｉでゲートをマスクにソース・ドレインの不純物イオン注入を用いる確立したプロセスを適用できるため、歩留まりを高くできるというメリットがある。
【００４４】
上記ＭＯＳ型の薄膜トランジスタの単結晶Ｓｉ薄膜の膜厚は、略６００ｎｍ以下であることがより好ましい。
【００４５】
これにより、上記の半導体装置は、単結晶Ｓｉ薄膜の膜厚ｄが不純物濃度Ｎｉで定まる最大空乏長Ｗｍに対しバラツキのマージンを含めた小さい値、すなわち不純物密度が実用的下限である１０15センチ-3あってもｄの上限である概ね６００ｎｍ以下である。
【００４６】
ここで、Ｗｍ＝〔４εsｋＴｌｎ（Ｎｉ／ｎｉ）ｑ2Ｎｉ〕1/2であり、ｎｉは真性キャリア密度、ｋはボルツマン定数、Ｔは絶対温度、εsはＳｉの誘電率、ｑは電子電荷、Ｎｉは不純物密度とする。
【００４７】
上記の構成によれば、単結晶Ｓｉ薄膜の膜厚が略６００ｎｍ以下であるので、半導体装置のＳ値（サブスレショルド係数）を小さくすることができ、またオフ電流を低下させることができる。
【００４８】
上記ＭＯＳ型の薄膜トランジスタの単結晶Ｓｉ薄膜の膜厚は、略１００ｎｍ以下であることがより好ましい。
【００４９】
これにより、一層半導体装置のＳ値（サブスレショルド係数）を小さくすることができ、またオフ電流についても低下させることができる。よって、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタの特性を最大限に生かすことができる。
【００５０】
特に、ゲート長が０．１〜０．２μｍ以下の短チャネルのＴＦＴにおいて生じる量子効果によるＴＦＴ特性低下抑制には、さらに薄い約２０ｎｍ以下であることが望ましい。ゲート長約２００ｎｍより短チャネル側で、単結晶Ｓｉの膜厚が約２０ｎｍ付近から厚くなると閾値のばらつきが大きくなり、移動度も増加したが、デバイスとしては閾値のほうがより重要であるため、概ねこの値が実用性の高い領域となる。
【００５１】
上記ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタの金属配線パターンは、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタのゲートパターンよりも緩い配線形成ルールによって形成された部分を含むことがより好ましい。また、大型基板上のメタル配線のデザインルールと同程度、あるいはより緩い配線形成ルールにより形成されていることがより好ましい。さらに、ＴＦＴのゲートと同等のメタル配線の配線形成ルールと同程度、あるいは異なる配線層からなる大型基板上のメタル配線の配線形成ルールと同程度、あるいはより緩い配線形成ルールにより形成されていることがより好ましい。
【００５２】
これにより、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタを形成した半導体装置のメタル配線もしくはメタル配線の一部をゲートと同等の微細加工に対応できかつ大型基板上のメタル配線と同時に処理することができ、コストを押さえ処理能力を向上できる。あるいは、他の回路ブロックやＴＦＴアレイに対する接続が容易になり、接続不良による製品歩留り低下を低減できる。
【００５３】
なお、配線形成ルールが緩いとは、配線を形成する際のデザインルールが厳しくなく、配線形成を行う際の許容範囲が広いという意味である。
【００５４】
上記非単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタであって、上記単結晶Ｓｉ薄膜デバイスは、バイポーラ型の単結晶Ｓｉ薄膜トランジスタであることがより好ましい。
【００５５】
これにより、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタに加えて、バイポーラ型の単結晶Ｓｉ薄膜トランジスタを形成しているため、より多機能な半導体装置を得ることができる。
【００５６】
すなわち、ＭＯＳ型あるいはＭＩＳ型の薄膜トランジスタに加えて、単結晶Ｓｉ薄膜からなるバイポーラ型薄膜トランジスタを形成することで、バイポーラ型薄膜トランジスタの特性である、リニア信号処理が可能、ゲートがないため構造が簡単で生産歩留りに優れている、飽和領域での線形性が優れている、アナログ系のアンプ、電流バッファや電源アンプに適する等のメリットをさらに有する半導体装置を得ることができる。
【００５７】
上記非単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタであって、上記単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型およびバイポーラ型の何れか一方、あるいは両方の単結晶Ｓｉ薄膜トランジスタを含むことがより好ましい。
【００５８】
これにより、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トラジスタおよび単結晶Ｓｉ薄膜トランジスタ、バイポーラ型の単結晶Ｓｉ薄膜トランジスタという３種類の特性を有する半導体装置を１つの基板上に形成できる。
【００５９】
よって、さらに高性能・高機能な半導体装置を得ることができる。
【００６０】
上記非単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタであって、上記単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型単結晶Ｓｉ薄膜トランジスタとショットキー型もしくはＰＮ接合形ダイオードを含むイメージセンサあるいはＣＣＤ形イメージセンサを備えていることがより好ましい。
【００６１】
これにより、個別に異なる領域に異なる設計または構造の薄膜デバイスを集積化できるため、従来の方法では、共存することが極めて困難であったイメージセンサ等のＣＭＯＳデバイスと異なる構造のデバイスを容易に集積化でき、今まで不可能であった高機能デバイスを創出できる。
【００６２】
上記単結晶ＳｉからなるＭＯＳ型薄膜トランジスタの単結晶Ｓｉ薄膜は、バイポーラ型薄膜トランジスタの単結晶Ｓｉ薄膜よりも膜厚が小さいことがより好ましい。
【００６３】
通常、ＭＯＳ型薄膜トランジスタは、膜厚が薄いほうが良好な特性が得られやすく、バイポーラ型薄膜トランジスタは膜厚が比較的厚い方が良好な特性（ばらつきが小さくオン抵抗の低い特性）が得られることが知られている。
【００６４】
そこで、本発明によれば、ＭＯＳ型とバイポーラ型とのＳｉ薄膜の厚さを互いの比較によって特定することで、ＭＯＳ型およびバイポーラ型双方の特性を有効に活用できる半導体装置を得ることができる。
【００６５】
上記バイポーラ型の単結晶Ｓｉ薄膜トランジスタは、ベース、コレクタおよびエミッタ領域が同一平面に形成、配置された平面構造であることがより好ましい。
【００６６】
これにより、ＭＯＳ型薄膜トランジスタのようにゲートを持たず、かつ平面構造の、いわゆるラテラル型トランジスタであるため、単に、Ｓｉ表面に酸化膜を形成し、ＰとＮとの不純物を所定のパターン（領域）に注入し、活性化アニールをするだけで、表面が完全に平坦なＳｉ基板を形成できるため、ＣＭＰによる平坦化処理を行わなくても絶縁基板上に容易に単結晶Ｓｉ基板を接合することができる。
【００６７】
よって、ＭＯＳ型や面に垂直な方向に接合を持つ通常のバイポーラトランジスタと比較して、製造工程を簡略化できる。
【００６８】
上記バイポーラ型の単結晶Ｓｉ薄膜トランジスタのメタル配線、コンタクトパターンは、バイポーラ型の単結晶Ｓｉ薄膜トランジスタのベースパターンよりも緩い配線形成ルールによって形成された部分を含むことがより好ましい。さらに、大型基板上のメタル配線のデザインルールと同じかより緩いルールにより形成されていることがより好ましい。
【００６９】
これにより、メタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを抑え、かつ処理能力を向上させることができる。また、バイポーラ型単結晶Ｓｉ薄膜トランジスタを形成した半導体装置を他の回路ブロックやＴＦＴアレイに対するに対する接続が容易になり、接続不良による製品歩留り低下を防止できる。
【００７０】
上記バイポーラ型単結晶Ｓｉ薄膜トランジスタの単結晶Ｓｉ薄膜の膜厚は、略８００ｎｍ以下であることがより好ましい。
【００７１】
これにより、特性ばらつきが小さくオン抵抗が低いバイポーラ型単結晶Ｓｉ薄膜トランジスタを得ることができる。
【００７２】
上記非単結晶Ｓｉ薄膜は多結晶Ｓｉ薄膜もしくは連続粒界Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型薄膜トランジスタは、基板側から非単結晶Ｓｉ、ゲート絶縁膜、ゲートの順に形成されていることがより好ましい。
【００７３】
これにより、絶縁基板から見てゲートが上に形成されるようにＭＯＳ型薄膜トランジスタを構成することで、一般的なゲートをマスクとした自己整合プロセスが摘要でき、多結晶Ｓｉ薄膜あるいは連続粒界Ｓｉ薄膜トランジスタを製造し易くなり、生産性を向上させることができる。
【００７４】
上記非単結晶Ｓｉ薄膜は多結晶Ｓｉ薄膜もしくは連続粒界Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型薄膜トランジスタは、基板側からゲート、ゲート絶縁膜、非単結晶Ｓｉの順に形成されていることがより好ましい。
【００７５】
これにより、ＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタが基板から見て反対の構成となるため、ガラス基板表面付近の固定電荷の影響を避けることができ、特性の安定化が可能となる。さらに、チャネル部のドーピングプロファイルの設定自由度が高くなり、ホットエレクトロン劣化の対策が容易となる、さらに高品質で薄い熱酸化ＳｉＯ2を使用することが可能となり、ＣＶＤ等により低温で形成した酸化膜より高品質で薄いゲート酸化膜を得ることができ、短チャネル特性の優れたＴＦＴが得られるというメリットがあり、上記と同様の効果を得られる構成のバリエーションを増やすことができる。
【００７６】
上記非単結晶Ｓｉ薄膜は非晶質Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型もしくはＭＩＳ型の薄膜トランジスタは、基板側からゲート、ゲート絶縁膜、非単結晶Ｓｉの順に形成されていることがより好ましい。
【００７７】
これにより、絶縁基板から見てゲートが下に形成される、いわゆるボトムゲート構造のＭＯＳ型あるいはＭＩＳ型薄膜トランジスタを構成することで、従来広く一般的に用いられてきたプロセスを適用でき、高歩留まりで非晶質Ｓｉ薄膜を形成する工程の簡略化、低コスト化、生産性向上を図ることができる。また、アクティブマトリクスＬＣＤにおいては、バックライトからの遮光性を高め、高輝度の表示が可能な液晶表示デバイスを形成できる。
【００７８】
また、非晶質Ｓｉは、低ｏｆｆ電流特性を有しているため、低消費電力型ＬＣＤ等に適応した半導体装置を得ることができる。
【００７９】
上記非単結晶Ｓｉ薄膜は非晶質Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型あるいはＭＩＳ型薄膜トランジスタは、基板側から非単結晶Ｓｉ、ゲート絶縁膜、ゲートの順に形成されていることがより好ましい。
【００８０】
これにより、ＭＯＳ型またはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタが基板から見て反対の構成であっても、上記と同様の効果を得られる構成のバリエーションを増やすことができ、プロセス設計の自由度が高まる。
【００８１】
上記単結晶Ｓｉ薄膜デバイスを構成する単結晶Ｓｉと上記絶縁基板の線膨張の差は、略室温から６００℃の温度範囲において約２５０ｐｐｍ以下であることがより好ましい。
【００８２】
これにより、大きな温度上昇に対する絶縁基板と単結晶Ｓｉ薄膜との線膨張の差が小さくなる。従って、絶縁基板上に単結晶Ｓｉ薄膜を形成するための工程において、熱膨張係数差による水素注入位置からの劈開剥離工程における破壊や接合界面剥離、あるいは結晶中の欠陥発生を確実に防止することができ、また、加熱接合強度の向上を図ることができる。
【００８３】
なお、ここで線膨脹とは、温度変化に起因する長さの変化として規格化されたものである。
【００８４】
上記絶縁基板は、少なくとも、上記単結晶Ｓｉ薄膜デバイスが形成される領域の表面にＳｉＯ2膜が形成されたアルカリ土類−アルミノ硼珪酸ガラスからなる高歪点ガラスであることがより好ましい。
【００８５】
これにより、単結晶Ｓｉ基板との接合のために使用する組成を調節した結晶化ガラスを用いる必要が無くなるので、絶縁基板がアクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点ガラスからなり、低コストの半導体装置を製造できる。
【００８６】
上記絶縁基板は、バリウム−硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−アルミノ硼珪酸ガラス、硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスおよびアルカリ土類−亜鉛−アルミノ硼珪酸ガラスのうち何れかのガラスから形成されていることがより好ましい。
【００８７】
これにより、絶縁基板がアクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点ガラスである上記記載のガラスからなるため、低コストにてアクティブマトリクス基板に好適な半導体装置を製造できる。
【００８８】
上記単結晶Ｓｉの領域内における少なくとも一部のパターンの位置合わせマージンは、マザー基板全体あるいは表示領域、もしくはデバイス全体のパターンの位置合わせマージンより小さく、高精度であることがより好ましい。
【００８９】
これにより、非単結晶Ｓｉ領域と共通な金属配線パターン等を形成する際に、より高精度な露光システムにより、パターンの一部を単結晶Ｓｉの領域内の高精度なパターンにアライメントすることができる。
【００９０】
よって、高精度なパターンを持つ単結晶Ｓｉ領域と精度の低いパターンを持つ非単結晶領域とを、金属配線パターン等を用いて効率的に高い歩留まりで容易に接続することができる。
【００９１】
上記単結晶Ｓｉ領域内の位置合わせマークおよび透明基板上の位置合わせマークは、上記単結晶Ｓｉ上に形成された位置合わせマークを透明基板側から可視光あるいは可視光より短波長の光で検出され、透明基板上に形成された位置合わせマークと位置合わせすることが可能な形状からなることがより好ましい。
【００９２】
これにより、ガラス基板越しに位置合わせマークを検出することができるため、光学的な解像度を向上させることができ、従来よりも高精度なアライメントが可能になる。
【００９３】
本発明の半導体装置の製造方法は、上記の課題を解決するために、絶縁基板上に、単結晶Ｓｉ薄膜デバイスと非単結晶Ｓｉ薄膜デバイスとが形成された半導体装置の製造方法において、上記単結晶Ｓｉ薄膜デバイスを含む回路を絶縁基板上に形成した後、上記非単結晶Ｓｉ薄膜を形成することを特徴としている。
【００９４】
上記の製造方法によれば、単結晶Ｓｉ薄膜デバイスを、平坦性が最もよい絶縁基板上に形成し、その後で非単結晶Ｓｉ薄膜を形成している。よって、接合不良による欠陥が少なく、歩留りがよい半導体装置を製造することができる。
【００９５】
上記単結晶Ｓｉ薄膜デバイス上に保護間絶縁膜、コンタクトホールおよびメタル配線を形成することがより好ましい。
【００９６】
これにより、非単結晶Ｓｉ薄膜の形成よりも先に形成される単結晶Ｓｉ薄膜デバイスがメタル配線を有しているため、微細化加工が可能になり、単結晶Ｓｉ薄膜に形成する回路の集積密度の大幅アップが実現できる。さらに、単結晶Ｓｉ薄膜デバイスをガラス基板上に形成した後に形成される非単結晶Ｓｉ薄膜にも同じ工程でメタル配線を設けることで、ダブルメタル配線構造の半導体装置を効率良く簡略な工程で製造することができる。
【００９７】
上記単結晶Ｓｉ薄膜デバイスを形成した後、上記非単結晶Ｓｉ薄膜を形成する前に、層間絶縁膜を形成することがより好ましい。
【００９８】
これにより、単結晶Ｓｉ薄膜デバイスと非単結晶Ｓｉ薄膜との間に層間絶縁膜が形成されているため、単結晶Ｓｉ薄膜の単結晶Ｓｉの汚染を確実に防止できる。
【００９９】
本発明の半導体装置の製造方法は、上記の課題を解決するために、絶縁基板上に、単結晶Ｓｉ薄膜デバイスと非単結晶Ｓｉ薄膜とが形成された半導体装置の製造方法において、上記非単結晶Ｓｉ薄膜を上記絶縁基板上に形成した後、上記単結晶Ｓｉ薄膜デバイスを形成することを特徴としている。
【０１００】
上記の製造方法によれば、非単結晶Ｓｉ薄膜を単結晶Ｓｉ薄膜デバイス形成前に形成するため、単結晶Ｓｉ薄膜デバイスを形成した後で非単結晶Ｓｉ薄膜を形成する場合と比較して、単結晶Ｓｉ薄膜が汚染されたり、損傷を受けたりすることを防止できる。
【０１０１】
また、絶縁基板上に、単結晶Ｓｉ薄膜デバイスと非単結晶Ｓｉ薄膜とが形成された半導体装置の製造方法においては、上記非単結晶Ｓｉ薄膜を上記絶縁基板上に形成した後、上記単結晶Ｓｉ薄膜デバイスを形成する場合に生じる非単結晶Ｓｉを除去した単結晶Ｓｉを接合すべき表面の荒れによりマイクロラフネスが増加して接合力が低下するという問題がある。
【０１０２】
これに対し、本発明の半導体装置の製造方法は、少なくとも単結晶Ｓｉを接合すべき領域を予め低エネルギー（約３ｋｅＶ）のハロゲン化物（ＣＦ4等）のＧＣＩＢ（Gas Cluster Ion Beam）により平坦化している。この上にＴＥＯＳあるいはＴＭＣＴＳ（Tetramethylcyclotetrasiloxane）を用いたＰＥＣＶＤにより、約１０ｎｍのＳｉＯ2膜を形成した場合には、さらに接合性が改善することからより望ましい。
【０１０３】
上記単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタであることがより好ましい。
【０１０４】
これにより、例えば、ＣＭＯＳ構造にした場合には、消費電力の低減および電源電圧までフル出力が可能で、低消費電力のロジックに適した半導体装置を得ることができる等のＭＯＳ型トランジスタの特性を有する半導体装置を製造することができる。
【０１０５】
上記単結晶Ｓｉ薄膜デバイスは、バイポーラ型の単結晶Ｓｉ薄膜トランジスタであることがより好ましい。
【０１０６】
これにより、バイポーラ型トランジスタを絶縁基板上に形成することで、単結晶Ｓｉ薄膜の構成をＭＯＳ型よりも簡略化でき、平坦化処理を行うことなく絶縁基板に接合することができる。
【０１０７】
上記単結晶Ｓｉ薄膜デバイスを形成するための単結晶Ｓｉ基板に対して、所定の深さに所定の濃度の水素イオンを注入することがより好ましい。
【０１０８】
これにより、接着剤を使用することなく、容易に単結晶Ｓｉ薄膜デバイスを絶縁基板上に形成することができる。
【０１０９】
すなわち、水素イオンを注入した水素イオン注入部を形成することで、絶縁基板上に単結晶Ｓｉ薄膜デバイスを形成する場合には、単結晶Ｓｉ薄膜デバイスを水素イオンがＳｉから離脱する温度まで加熱し、絶縁基板に対する接合強度を高めることができるとともに、水素イオン注入部を境に劈開剥離することで、容易にバイポーラ型の単結晶Ｓｉ薄膜トランジスタを形成することができる。
【０１１０】
なお、上記所定の深さとは、形成する単結晶Ｓｉ薄膜の目標の厚さに応じて決定すればよい。
【０１１１】
上記水素イオンの注入エネルギーは、該水素イオンの注入エネルギーから上記酸化膜の膜厚に相当する水素イオンのプロジェクションレンジに対応するエネルギーを差し引いたエネルギーが、上記酸化膜の膜厚に相当する、該酸化膜上に形成された層内に存在する材料の構成原子のプロジェクションレンジに対応するエネルギーよりも小さくなるように設定されていることがより好ましい。
【０１１２】
これにより、例えば、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタにおいて、単結晶Ｓｉ基板に対して照射された水素イオンが、ゲート電極材料やメタル配線材料の構成原子に衝突することにより、はじき出されたゲート電極材料の構成原子が酸化膜を通過し、単結晶Ｓｉにまで達して、単結晶Ｓｉ部分が汚染されることによる特性あるいは信頼性低下を防止することができる。
【０１１３】
上記水素イオン注入部を有する単結晶Ｓｉ基板の厚みが概１００ミクロン以下であることがより好ましい。
【０１１４】
これにより、単結晶Ｓｉ層を元の基板の約１／１０にすることができ、Ｓｉ基板の曲げ剛性が小さくなるため、ガラス基板側の表面傷やパーティクル等による細かい凹凸に対して、同じ接合エネルギーの条件であっても、追随して曲がりやすくなってそれらの影響を受けにくくすることができる。
【０１１５】
よって、上記厚さであれば、分断した小さく薄いＳｉ基板のハンドリング性を大きく損なうことなく、かつガラス基板側の表面傷やパーティクル等に起因する接合不良を大幅に低減できる。
【０１１６】
なお、上記厚さは、概７０ミクロン以下、さらにより望ましくは５０ミクロン以下であることが望ましい。
【０１１７】
上記非単結晶Ｓｉ薄膜を上記絶縁基板上に形成した後、少なくとも上記非単結晶Ｓｉを除去した単結晶Ｓｉを接合すべき表面領域を予め約３ｋｅＶのハロゲン化物のＧＣＩＢ（Gas Cluster Ion Beam）により平坦化しておくことがより好ましい。
【０１１８】
これにより、低エネルギー（約３ｋｅｖ）の酸素あるいはハロゲン化物のＧＣＩＢを照射すると、ＳｉあるいはＳｉＯ２表面が軽くエッチングされ、かつ表面のマイクロラフネスが改善される。
【０１１９】
よって、従来のＳｉ基板の接合と比較して、接合の成功率を大幅に向上させることができる。
【０１２０】
【発明の実施の形態】
〔実施形態１〕
本発明の単結晶Ｓｉ基板、半導体装置およびその製造方法の一実施形態に係る半導体装置とその製造方法について、図１（ａ）〜図１（ｉ）を用いて説明すれば以下のとおりである。
【０１２１】
なお、本実施形態で説明する半導体装置は、ＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタとＭＯＳ型の単結晶Ｓｉ薄膜トランジスタとを絶縁基板上の異なる領域に形成した高性能・高機能化に適した半導体装置であって、ＴＦＴによるアクティブマトリクス基板に形成される。
【０１２２】
このＭＯＳ型の薄膜トランジスタは、活性半導体層、ゲート電極、ゲート絶縁膜、ゲート両側に形成された高濃度不純物ドープ部（ソース・ドレイン電極）からなり、ゲート電極により、ゲート下の半導体層のキャリア濃度が変調され、ソース−ドレイン間を流れる電流が制御される一般的なトランジスタである。
【０１２３】
ＭＯＳ型トランジスタの特性としては、ＣＯＭＳ（Complementary MOS）構造にすると、消費電力が少なく、電源電圧に応じて出力をフルに振ることができることから、低消費電力型のロジックに適している。
【０１２４】
本実施形態の半導体装置２０は、図１（ｉ）に示すように、絶縁基板２上に、ＳｉＯ2（酸化Ｓｉ）膜（酸化膜）３、多結晶Ｓｉからなる非単結晶Ｓｉ薄膜５’を含むＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタ１ａ、単結晶Ｓｉ薄膜１４ａを備えたＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ（単結晶Ｓｉ薄膜デバイス）１６ａ、金属配線２２を備えている。
【０１２５】
絶縁基板２は、高歪点ガラスであるコーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス）が用いられている。
【０１２６】
ＳｉＯ2膜３は、絶縁基板２の表面全体に、膜厚約５０ｎｍで形成されている。
【０１２７】
非単結晶Ｓｉ薄膜５’を含むＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタ１ａは、層間絶縁膜としてのＳｉＯ2膜４上に、非単結晶Ｓｉ薄膜５’、ゲート絶縁膜としてのＳｉＯ2膜７、ゲート電極６を備えている。
【０１２８】
ゲート電極６は、多結晶ＳｉとＷシリサイドとから形成されているが、多結晶Ｓｉ、他のシリサイドあるいはポリサイド等から形成されていてもよい。
【０１２９】
一方、単結晶Ｓｉ薄膜１４ａを含むＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａは、ゲート電極１２を有する平坦化層、ゲート絶縁膜としてのＳｉＯ2膜１３、単結晶Ｓｉ薄膜１４ａとを備えている。
【０１３０】
ゲート電極１２の材料は、ヘビードープの多結晶Ｓｉ膜とＷシリサイドを用いているが、材料は多結晶Ｓｉ単独であっても、また他の高融点金属やシリサイドであってもよく、必要な抵抗や耐熱性を考慮して選択される。
【０１３１】
また、この単結晶Ｓｉ薄膜トランジスタ１６ａは、絶縁基板２に接合される前に単結晶Ｓｉ基板上で形成され、ゲート電極１２となる部分は、ゲート絶縁膜１３、単結晶Ｓｉ薄膜１４ａを含んだ状態で、絶縁基板２上に接合される。よって、単結晶Ｓｉ基板１０ａ上でゲート電極形成やソース・ドレインの不純物イオン注入を行う方が、絶縁基板２上に形成した単結晶Ｓｉ薄膜を形成後、薄膜トランジスタを形成するよりも、単結晶Ｓｉ薄膜への微細加工を容易に行うことができる。
【０１３２】
本実施形態の半導体装置２０は、以上のように、１枚の絶縁基板２上に、ＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタ１ａと、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａとを共存させることで、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができる。また、１枚の絶縁基板２上に、全て単結晶Ｓｉ薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができる。
【０１３３】
なお、非単結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とは、少なくとも０．３μｍ以上、好ましくは０．５μｍ以上離れている。これにより、単結晶Ｓｉ薄膜１４ａに、Ｎｉ、Ｐｔ、Ｓｎ、Ｐｄ等の金属原子が拡散するのを防止することができ、単結晶Ｓｉ薄膜トランジスタ１６ａの特性を安定化させることができる。
【０１３４】
さらに、本実施形態の半導体装置２０には、非単結晶Ｓｉ薄膜トランジスタ１ａと単結晶Ｓｉ薄膜トランジスタ１６ａとの間の層間絶縁膜として、ＳｉＯ2膜４が形成されている。これにより、単結晶Ｓｉ薄膜１４ａが汚染されることを防止できる。
【０１３５】
例えば、本発明の半導体装置２０を含む液晶表示装置のアクティブマトリクス基板の場合には、さらに、液晶表示用に、ＳｉＮx（窒化Ｓｉ）、樹脂平坦化膜、ビアホール、透明電極が形成される。そして、非単結晶Ｓｉ薄膜５’の領域には、ドライバおよび表示部用のＴＦＴが形成され、より高性能が要求されるデバイスに適応可能な単結晶Ｓｉ薄膜１４ａの領域には、タイミングコントローラが形成される。なお、ドライバ部は、単結晶Ｓｉであってもよく、コストと性能とを考慮して決定されればよい。
【０１３６】
このように、単結晶Ｓｉ薄膜１４ａ、非単結晶Ｓｉ薄膜５’からなる薄膜トランジスタのそれぞれの特性に応じて、各薄膜トランジスタの機能・用途を決定することで、高性能・高機能な薄膜トランジスタを得ることができる。
【０１３７】
なお、従来の非単結晶Ｓｉ薄膜５’の領域に形成したＮチャネルＴＦＴは、約１００ｃｍ2／Ｖ・ｓｅｃの移動度であったのに対し、本実施形態の半導体装置を形成した液晶表示用アクティブマトリクス基板においては、単結晶Ｓｉ薄膜１４ａの領域に形成したＮチャネルＴＦＴが約５５０ｃｍ2／Ｖ・ｓｅｃの移動度であった。このように、本実施形態の半導体装置２０の構成によれば、従来に比べて高速動作が可能なＴＦＴを得ることができる。
【０１３８】
また、この液晶表示用のアクティブマトリクス基板において、ドライバはもとより非単結晶Ｓｉ薄膜５’の領域に形成されているデバイスが７〜８Ｖの信号と電源電圧を要するのに対し、単結晶Ｓｉ薄膜１４ａの領域に形成されているデバイスであるタイミングコントローラは２．７Ｖにて安定に動作した。
【０１３９】
また、半導体装置２０においては、集積回路が非単結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とに形成されることにより、必要とする構成および特性に合わせて画素アレイを含む集積回路を適した領域に形成することができる。そして、それぞれの領域に形成された集積回路において、動作速度や動作電源電圧等が異なる性能の集積回路を作ることができる。例えば、ゲート長、ゲート絶縁膜の膜厚、電源電圧、ロジックレベルのうち少なくとも１つが領域毎に異なる設計とすることができる。
【０１４０】
これにより、領域ごとに異なる特性を有するデバイスを形成でき、より多様な機能を備えた半導体装置を得ることができる。
【０１４１】
さらに、半導体装置２０においては、集積回路が非単結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とに形成されるため、それぞれの領域に形成された集積回路は、領域毎に異なる加工ルールを適用することができる。例えば、短チャネル長の場合、単結晶Ｓｉ薄膜領域には結晶粒界がないため、ＴＦＴ特性のバラツキが殆ど増加しないのに対し、多結晶Ｓｉ薄膜領域では、結晶粒界の影響でバラツキが急速に増加するため、加工ルールを各々の部分で変える必要があるからである。よって、加工ルールに合わせて集積回路を適した領域に形成することができる。
【０１４２】
また、本実施形態の半導体装置２０では、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａにおいて、その金属配線パターンは、ゲートパターンよりも緩いデザインルールによって形成することが可能である。
【０１４３】
これにより、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａを形成した半導体装置のメタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを抑え、かつ処理能力を向上させることができる。さらに、外部配線や他の回路ブロックやＴＦＴアレイに対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できる。
【０１４４】
なお、半導体装置２０上に形成される単結晶Ｓｉ薄膜１４ａのサイズは、ＬＳＩ製造装置のウエハサイズによって決まることになる。しかし、単結晶Ｓｉ薄膜１４ａを必要とする高速性、消費電力、高速のロジック、タイミングジェネレータ、バラツキが問われる高速のＤＡＣ（電流バッファ）、あるいはプロセッサ等を形成するためには、一般的なＬＳＩ製造装置のウエハサイズで十分である。
【０１４５】
ここで、半導体装置２０の製造方法について、図１（ａ）〜図１（ｉ）を用いて説明すれば以下のとおりである。
【０１４６】
先ず、絶縁基板２の表面全体にＴＥＯＳとＯ2との混合ガスを用いて、プラズマＣＶＤによって、膜厚約５０ｎｍのＳｉＯ2膜２１を堆積する。
【０１４７】
本実施形態の半導体装置２０の製造方法では、ここで、薄膜化すれば単結晶Ｓｉ薄膜トランジスタ１６ａとなる部分を別途作り込んだ単結晶Ｓｉ基板１０ａを形成し、この単結晶Ｓｉ基板１０ａを絶縁基板２上に形成している。
【０１４８】
具体的には、予め一般的なＩＣ製造ラインでＣＭＯＳ工程の一部、つまりゲート電極１２、ゲート絶縁膜１３、ソース・ドレイン不純物イオン注入（ＢＦ3+、Ｐ+）、保護絶縁膜、平坦化膜（ＢＰＳＧ）を形成後、ＣＭＰ（Chemical-mechanical Polishing）によって平坦化処理を行う。続いて、膜厚約１０ｎｍのＳｉＯ2膜を形成し、５×１０16／ｃｍ2のドーズ量の水素イオンを所定のエネルギーにて注入した水素イオン注入部１５を有する単結晶Ｓｉ基板１０ａを作成する。そして、これを絶縁基板２上の形成領域に適合した所定のサイズに切断する。
【０１４９】
そして、図１（ｂ）に示すように、透明絶縁基板２および切断した単結晶Ｓｉ基板１０ａの両基板をＳＣ−１洗浄し活性化した後、単結晶Ｓｉ基板１０ａの水素イオン注入部１５側を所定の位置にアライメントし、室温で密着させて接合する。
【０１５０】
アライメントは、図９に示すように、透明基板２、ここでは、コーニング社１７３７ガラスを通して、透明基板２側から可視光で単結晶Ｓｉ上の位置合わせマーク９４と透明基板２側の位置合わせマーク９３とを検出して行う。図９に示す例では、落射照明で顕微鏡にセットした位置合わせ用ＣＣＤカメラ９０を用いて、位置合わせステージ９１上の単結晶Ｓｉ上の位置合わせマーク９４を検知し、最終的にこれを電気信号に変換して処理している。
【０１５１】
従来の赤外線を照射してＳｉ基板を通して位置合わせを行っていた方式では、ＩＣ等が可視光やＵＶ光に対して不透明で、吸着防止のため鏡面でない光を散乱する表面を持つＳｉウエハ越しにアライメントマークを検知し、アライメントを行っていたため、精度が悪くなるという問題を有していた。
【０１５２】
そこで、本実施形態の半導体装置では、例えば、より短波長の可視光やＵＶ光に対して透明で、かつ表面が光を散乱しないガラス越しに位置合わせマーク９３・９４を検出するため、従来の方式と比較して、高精度な位置合わせを行うことが可能になる。
【０１５３】
また、単結晶Ｓｉとガラス製の透明基板２とは、Van der Waals力で接合されている。その後、４００℃〜６００℃、ここでは、約５５０℃の温度での処理で、Si-OH + -Si-OH → Si-O-Si + H2Oの反応を起こさせて、原子同士の強固な結合に変化させる。そしてさらに、図１（ｃ）に示すように、水素イオン注入部１５の温度を単結晶Ｓｉから水素が離脱する温度以上まで昇温することにより、水素イオン注入部１５を境に劈開剥離することができる。
【０１５４】
ここで、単結晶Ｓｉ薄膜トランジスタ１６ａは、絶縁基板２に対して、無機系の絶縁膜３を介して接合される。よって、従来の接着剤を用いて接合する場合と比較して、単結晶Ｓｉ薄膜１４ａが汚染されることを確実に防止できる。
【０１５５】
続いて、剥離されて絶縁基板２上に残った単結晶Ｓｉ薄膜１４ａの不要部分をエッチング除去し、単結晶Ｓｉを島状に加工した後、表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここでは、バッファフッ酸によるウエットエッチングにて約１０ｎｍライトエッチすることにより除去する。これにより、図１（ｉ）に示すように、絶縁基板２上に膜厚約５０ｎｍの単結晶Ｓｉ薄膜１４ａにＭＯＳＴＦＴの一部が形成される。
【０１５６】
その後、図１（ｄ）に示すように、絶縁基板２の全面にＳｉＨ4とＮ2Ｏとの混合ガスを用いたプラズマＣＶＤによって、膜厚約２００ｎｍの第２のＳｉＯ2膜４を堆積する。さらに、その全面にＳｉＨ4ガスを用いてプラズマＣＶＤにより、膜厚約５０ｎｍの非晶質Ｓｉ膜５を堆積する。
【０１５７】
非晶質Ｓｉ膜５にエキシマレーザを照射して、加熱、結晶化し、多結晶Ｓｉ層を成長させて非単結晶Ｓｉ薄膜５’を形成するとともに、単結晶Ｓｉ薄膜１４ａと絶縁膜３との接合強度向上を図る。
【０１５８】
次に、図１（ｆ）に示すように、デバイスの活性領域となる部分を残すために、不要な多結晶Ｓｉ膜５’をエッチングにより除去し、島状のパターンを得る。
【０１５９】
次に、ＴＥＯＳと酸素との混合ガスを用いて、プラズマＣＶＤにより膜厚約３５０ｎｍのＳｉＯ2膜を堆積し、これを異方性エッチングであるＲＩＥにて約４００ｎｍエッチバックする。その後、非単結晶Ｓｉ薄膜トランジスタ１ａのゲート絶縁膜としてＳｉＨ4とＮ2Ｏとの混合ガスを用いたプラズマＣＶＤにより、膜厚約６０ｎｍのＳｉＯ2膜７を形成する。このとき、上記単結晶Ｓｉ薄膜１４ａのパターンおよび非単結晶Ｓｉ薄膜５’のパターンの端部にサイドウオールが形成される。
【０１６０】
次に、図１（ｇ）に示すように、ＴＥＯＳとＯ2（酸素）の混合ガスを用いＰ−ＣＶＤにより、層間平坦化絶縁膜として、膜厚約３５０ｎｍのＳｉＯ2膜８を堆積する。
【０１６１】
そして、図１（ｈ）に示すように、コンタクトホール２１を開口し、図１（ｉ）に示すように、コンタクトホール２１に金属（ＡｌＳｉ）配線２２を形成する。
【０１６２】
本実施形態の半導体装置の製造方法では、以上のように、単結晶Ｓｉ薄膜トランジスタ１６ａを、非単結晶Ｓｉ薄膜（多結晶Ｓｉ薄膜）５’を形成する前に形成している。これにより、絶縁基板２の平坦性が保たれた状態で単結晶Ｓｉ基板を接合することができるため、接合不良等の問題の発生を防止できる。
【０１６３】
なお、本実施形態において、水素イオンの注入エネルギーを大きくして水素原子のピーク位置を表面から深い位置になるようにし、単結晶Ｓｉ薄膜１４ａの膜厚を厚くすると５０ｎｍ〜１００ｎｍでは大きな変化はない。しかし、３００ｎｍ〜６００ｎｍまで大きくなると次第にＴＦＴのＳ値が大きくなり、オフ電流の増加が著しくなった。よって、単結晶Ｓｉ薄膜１４ａの膜厚は、不純物のドーピング密度にも依存するが、概ね６００ｎｍ以下、望ましくは約５００ｎｍ以下、より望ましくは１００ｎｍ以下であることが好ましい。
【０１６４】
また、絶縁基板２として、コーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス）の替わりにコーニング社のｃｏｄｅ７０５９（バリウム−硼珪酸ガラス）を用いた場合、同様に接合はできるものの、劈開剥離の成功率は悪化した。
【０１６５】
これは、図８に示すように、ｃｏｄｅ１７３７は略室温付近から６００℃まで昇温した場合のＳｉとの線膨張の差が約２５０ｐｐｍであるのに対し、ｃｏｄｅ７０５９はＳｉとの線膨張の差が約８００ｐｐｍと大きくなるためである。
【０１６６】
従って、劈開剥離の成功率を向上させる観点から、室温から６００℃までの絶縁基板とＳｉとの線膨張の差は、約２５０ｐｐｍ以下であることが望ましい。
【０１６７】
なお、この単結晶Ｓｉ薄膜トランジスタ１６ａは、本実施形態で示した構成に限定されるものではない。例えば、ゲートボトム構造のＭＯＳ型薄膜トランジスタであっても、上記と同様の効果を得ることができる。
【０１６８】
〔実施形態２〕
本発明の単結晶Ｓｉ基板、半導体装置およびその製造方法に関する他の実施形態について、図２（ａ）〜図２（ｉ）に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、実施形態１の半導体装置２０で説明した部材と同じ機能を有する部材については、その説明を省略する。
【０１６９】
本実施形態の半導体装置３０は、上述した実施形態１の半導体装置２０と同様に、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａと非単結晶Ｓｉ薄膜トランジスタ１ａとを絶縁基板２上の異なる領域に形成している。よって、本実施形態の半導体装置３０についても、実施形態１の半導体装置２０と同様に、高性能・高機能な半導体装置を得ることができる。
【０１７０】
一方、半導体装置３０は、単結晶Ｓｉ薄膜トランジスタ１６ａを、非単結晶Ｓｉ薄膜トランジスタ１ａの形成後に形成する点で、実施形態１の半導体装置２０と異なっている。
【０１７１】
本実施形態の半導体装置３０は、絶縁基板２上に、ＳｉＯ2膜３、非単結晶Ｓｉ薄膜トランジスタ１ａ、単結晶Ｓｉ薄膜トランジスタ１６ａ、金属配線２２等を備えている。
【０１７２】
非単結晶Ｓｉ薄膜トランジスタ１ａは、非単結晶Ｓｉ薄膜５’、ゲート絶縁膜としてのＳｉＯ2膜７およびゲート電極６を備えている。単単結晶Ｓｉ薄膜トランジスタ１６ａは、上述したように、非単結晶Ｓｉ薄膜トランジスタ１ａが形成された絶縁基板２上に、層間絶縁膜７を介して形成されている。
【０１７３】
また、単結晶Ｓｉ薄膜トランジスタ１６ａを作成するための単結晶Ｓｉ基板１０ａは、絶縁基板２上に形成される前において、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタを作成するための処理が施されている。具体的には、ゲート電極、ゲート絶縁膜を形成し、ソース・ドレインの不純物イオンを注入し、Ｐ型とＮ型各々のチャネル部分へチャネル注入を行い、ここではＰ型Ｓｉ基板を用いる事により、Ｎ型ＴＦＴのチャネル注入を省いた。ゲート電極上に層間平坦化膜、ここでは、ＣＶＤによるＳｉＯ2とデポ後のＢＰＳＧをメルトしてさらにＣＭＰで平坦化したものとを所定の形状に切断する工程を行う。そして、表面にＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１４ａを形成した単結晶Ｓｉ基板１０ａをＳＣ１洗浄液で洗浄し、パーティクル除去と表面の活性化とを行い、室温下でガラス基板を通してガラス基板側から可視光で単結晶Ｓｉ上の位置合わせマークと透明基板側の位置合わせマークと検出して位置合わせを行ってから絶縁基板２上に接合した。ここでは、ゲート長が０．３５μｍになるように加工を行い、コンタクトおよびメタル配線部分の加工ルールは、大型ガラス基板でのフォトリソグラフィーの精度、および接合時のアライメント精度に対応するため、線幅およびスペースについて２ミクロンとした。
【０１７４】
本実施形態の半導体装置３０においては、ＭＯＳ型トランジスタが非単結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とに形成されている。そして、各領域に形成された同一導電型のトランジスタにおいて、移動度、サブスレショルド係数、閾値のうち少なくとも１つが領域毎に異なっている。よって、所望の特性に応じて、対応する単結晶Ｓｉあるいは非単結晶Ｓｉ薄膜領域にトランジスタを形成することができる。
【０１７５】
ここで、上記半導体装置３０の製造方法について、図２（ａ）〜図２（ｉ）に基づいて説明すれば以下のとおりである。
【０１７６】
先ず、絶縁基板２としては、高歪点ガラスであるコーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス）を用いる。そして、図２（ａ）に示すように、その表面にＴＥＯＳ（Tetra Ethoxy Silane、すなわちＳｉ（ＯＣ2Ｈ5）４）とＯ2（酸素）との混合ガスを用いプラズマＣＶＤにより、プラズマ化学気相成長（Plasma Chemical Vapor Deposition、以下、Ｐ−ＣＶＤと記す。）により、膜厚約１００ｎｍのＳｉＯ2膜３を堆積する。
【０１７７】
さらに、その表面にＳｉＨ4ガスを用いプラズマＣＶＤにより、膜厚約５０ｎｍの非晶質Ｓｉ膜５堆積する。
【０１７８】
続いて、図２（ｂ）に示すように、非晶質Ｓｉ膜５にエキシマレーザを照射して、加熱、結晶化し、多結晶Ｓｉ層を成長させ、非単結晶Ｓｉ薄膜５’を形成する。なお、非晶質Ｓｉ膜５への加熱は、エキシマレーザによる照射加熱に限らず、例えば、他のレーザによる照射加熱、あるいは炉を用いる加熱であってもよい。また、結晶の成長を促進させるために、非晶質Ｓｉ膜５’に、Ｎｉ、Ｐｔ、Ｓｎ、Ｐｄのうち、少なくとも１つを添加してもよい。
【０１７９】
そして、非単結晶Ｓｉ薄膜５’の所定の領域を、図２（ｃ）に示すように、エッチング除去する。
【０１８０】
次に、図２（ｃ）に示すように、非単結晶Ｓｉ（ここでは多結晶Ｓｉまたは連続粒界Ｓｉ）のＴＦＴ用にＳｉＨ4とＮ2Ｏガスを用いたプラズマＣＶＤにより、８０〜１００ｎｍのゲート絶縁膜として、ＳｉＯ2膜７を堆積した後、ゲート電極６を形成する。
【０１８１】
次に、図２（ｄ）に示すように、ソース・ドレインの不純物イオンを注入し、その表面にＴＥＯＳ（Tetra Ethoxy Silane、すなわちＳｉ（ＯＣ2Ｈ5）4）とＯ2（酸素）との混合ガスを用いたプラズマＣＶＤにより、層間絶縁膜として、膜厚約２５０ｎｍのＳｉＯ2膜４を堆積する。
【０１８２】
ここで、本実施形態の半導体装置３０では、上記実施形態１の半導体装置２０と同様に、水素イオンを注入する等して、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａとなるトランジスタの工程の一部が完了した単結晶Ｓｉ基板１０ａを作成する。
【０１８３】
そして、この単結晶Ｓｉ基板１０ａを、非単結晶Ｓｉ薄膜５’をエッチングにより除去した所定の領域と比較して、若干小さい形状にダイシング、あるいはＫＯＨ等による異方性エッチングなどによって切断する。
【０１８４】
結晶Ｓｉを接合するため非単結晶Ｓｉ薄膜を除去した部分は予め低エネルギー（約３ｋｅＶ）のハロゲン化物を含むガスのＧＣＩＢ（Gas Cluster Ion Beam）により平坦化しておく。この上にＴＥＯＳあるいはＴＭＣＴＳ（Tetramethylcyclotetrasiloxane）を用いたＰＥＣＶＤにより約１０ｎｍのＳｉＯ２膜を形成しておくとさらに接合性が改善する。
【０１８５】
非単結晶Ｓｉ薄膜５’が形成された絶縁基板２と単結晶Ｓｉ基板１０ａとを、パーティクル除去と表面の活性化のためＳＣ−１で洗浄した後、図２（ｅ）に示すように、単結晶Ｓｉ基板１０ａの水素イオン注入部１５側を、上記エッチング除去した領域に室温で実施例１と同様の方法によりアライメントし、密着させて接合する。ここで、ＳＣ−１洗浄とは、一般にＲＣＡ洗浄と呼ばれる洗浄法の一つであって、アンモニアと過酸化水素と純水からなる洗浄液を用いる。
【０１８６】
なお、単結晶Ｓｉ基板１０ａの絶縁基板２上への形成は、ゲート絶縁膜としてＳｉＯ2膜７の形成後、層間絶縁膜としてのＳｉＯ2膜４の堆積前であってもよい。
【０１８７】
その後、３００℃〜６００℃、ここでは約５５０℃の温度で熱処理し、単結晶Ｓｉ基板１０ａの水素イオン注入部１５の温度を単結晶Ｓｉから水素が離脱する温度以上まで昇温する。これにより、単結晶Ｓｉ基板１０ａを、水素イオン注入部１５を境に劈開剥離することができる。なお、この熱処理は、レーザ照射または約７００℃以上のピーク温度を含むランプアニールによって、単結晶Ｓｉ基板１０ａの水素イオン注入部１５を昇温してもよい。
【０１８８】
次に、剥離されて絶縁基板２上に残った単結晶Ｓｉ基板１０ａの表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここではバッファフッ酸による等方性プラズマエッチングにて約２０ｎｍライトエッチすることにより除去する。これにより、図２（ｆ）に示すように、１枚の絶縁基板２上に、それぞれ膜厚約５０ｎｍの非単結晶Ｓｉ薄膜５’と単結晶Ｓｉ薄膜１４ａとを得ることができる。なお、単結晶Ｓｉ基板１０ａを絶縁基板２上に室温にて接合後、３００〜３５０℃で約３０分熱処理した後、約５５０℃にて熱処理し、劈開剥離することで劈開剥離に伴う剥がれが減少した。
【０１８９】
この時点では、すでに十分なＳｉと基板との接合強度が得られているが、さらに接合強度を向上させるために、その後、約８００℃にて１分間ランプアニール処理を行う。なお、この処理は、ソース・ドレインの注入不純物の活性化と兼ねて行ってもよい。
【０１９０】
そして、図２（ｇ）に示すように、層間平坦化絶縁膜としてＳｉＯ2膜８を堆積し、図２（ｈ）に示すように、コンタクトホール２１を開口し、図２（ｉ）に示すように、金属配線２２を形成する工程については、実施形態１と同様である。
【０１９１】
本実施形態の半導体装置の製造方法では、以上のように、先に非単結晶Ｓｉ薄膜トランジスタ１ａを形成した後で、単結晶Ｓｉ薄膜トランジスタ１６ａを形成することで、先に単結晶Ｓｉ薄膜トランジスタを形成する実施形態１の半導体装置２０と比較して、製造工程を簡略化できるとともに、単結晶Ｓｉ薄膜が汚染されることを防止できる。
【０１９２】
〔実施形態３〕
本発明の単結晶Ｓｉ基板、半導体装置およびその製造方法に関するさらに他の実施形態について、図３（ａ）〜図３（ｆ）および図４に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、実施形態１・２において説明した部材と同様の機能を有する部材については、その説明を省略する。
【０１９３】
本実施形態の半導体装置４０は、図３（ｆ）に示すように、実施形態１と同様に、１枚の絶縁基板２上に、非単結晶Ｓｉ薄膜トランジスタと単結晶Ｓｉ薄膜トランジスタとを形成した半導体装置であって、非単結晶Ｓｉ薄膜の形成前に単結晶Ｓｉ薄膜トランジスタを形成する点で共通する。一方、単結晶Ｓｉ薄膜トランジスタとして形成するトランジスタが、ＭＯＳ型ではなくバイポーラ型の単結晶Ｓｉ薄膜トランジスタである点で異なっている。
【０１９４】
このように、非単結晶Ｓｉ薄膜トランジスタとしてＭＯＳ型、単結晶Ｓｉ薄膜トランジスタとしてバイポーラ型のトランジスタを形成することで、実施形態１・２で説明した半導体装置２０・３０とは異なる特性を有する半導体装置４０を得ることができる。
【０１９５】
ここで、バイポーラ型薄膜トランジスタは、第１の導電型の半導体コレクタとエミッタとの電流パスの中間に、狭い逆導電型層（ベース）を設け、エミッタとベース間のバイアスを順〜逆にすることで、エミッタからベースに流れ込む少数キャリアの数を制御し、ベースを拡散してコレクタに流れ込む少数キャリアによる電流を制御するトランジスタである。
【０１９６】
このバイポーラ型薄膜トランジスタは、ＭＯＳ型のようにゲート電極が形成されないため、構造を簡素化できるとともに、製造歩留りの向上が図れる。また、飽和領域における線形性に優れ、反応速度が速いという利点を有し、リニア信号処理が可能であるため、アナログ系のアンプや電流バッファ、電源ＩＣ等に用いられる。
【０１９７】
なお、バイポーラ型の単結晶Ｓｉ薄膜トランジスタにおいて、そのコンタクトパターンは、ベースパターンよりも緩いデザインルールによって形成されている。
【０１９８】
これにより、バイポーラ型単結晶Ｓｉ薄膜トランジスタを形成した半導体装置のメタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを押さえ処理能力を向上できる。あるいは他の回路ブロックやＴＦＴアレイに対するに対する接続が容易になり、外部装置等に対する接続不良による製品歩留り低下を低減できる。
【０１９９】
半導体装置４０は、図３（ｆ）に示すように、絶縁基板２上に、ＳｉＯ2膜３、多結晶Ｓｉからなる非単結晶Ｓｉ薄膜５’を含む非単結晶Ｓｉ薄膜トランジスタ１ａ、単結晶Ｓｉ薄膜１４ｂを含むバイポーラ型の単結晶Ｓｉ薄膜トランジスタ１６ｂおよび金属配線２２により構成されている。
【０２００】
このように、１枚の絶縁基板２上に、ＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタ１ａと、バイポーラ型の単結晶Ｓｉ薄膜トランジスタ１６ｂとが形成されているため、ＭＯＳ型、バイポーラ型あるいは非単結晶Ｓｉ薄膜、単結晶Ｓｉ薄膜それぞれの特性を活かして、より多くの用途に対応可能な備えた半導体装置４０を得ることができる。
【０２０１】
ここで、上記半導体装置４０の製造方法について、図３（ａ）〜図３（ｆ）を用いて説明すれば、以下のとおりである。
【０２０２】
絶縁基板２には、コーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス）を用い、図３（ａ）に示すように、その表面にＴＥＯＳおよびＯ2の混合ガスを用いて、プラズマＣＶＤにより膜厚約２０ｎｍのＳｉＯ2膜３を堆積する。
【０２０３】
ここで、本実施形態の半導体装置４０では、実施形態１・２の半導体装置２０・３０と同様に、絶縁基板２上に単結晶Ｓｉ薄膜トランジスタ１６ｂを形成する前に、予め単結晶Ｓｉ基板１０ｂに水素イオン注入部から劈開分離するとバイポーラ型の単結晶Ｓｉ薄膜トランジスタ１６ｂとなる構造を作り込んでおき、この状態で絶縁基板２上に接合する。
【０２０４】
具体的には、先ず、バイポーラ型薄膜トランジスタのＰＮＰ接合あるいはＮＰＮ接合のジャンクション部分を形成する。次に、表面を酸化あるいは酸化膜を堆積することにより、膜厚約２００ｎｍのＳｉＯ2膜１１を形成する。そして、５×１０16／ｃｍ2のドーズ量の水素イオンを所定のエネルギーにて所定の深さに注入した水素イオン注入部１５を有するバイポーラ型の単結晶Ｓｉ薄膜トランジスタを形成する。
【０２０５】
このように、バイポーラ型の単結晶Ｓｉ薄膜トランジスタ１６ｂについても、ＭＯＳ型と同様に、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部が形成されている。
【０２０６】
続いて、単結晶Ｓｉ基板１０ｂを、予め適切な形状に切断し、絶縁基板２に形成する。
【０２０７】
絶縁基板２および切断した単結晶Ｓｉ基板１０ｂをＳＣ−１洗浄し活性化した後、図３（ｂ）に示すように、単結晶Ｓｉ薄膜トランジスタ１６ｂの水素イオン注入部１５側を、絶縁基板２上のエッチング除去した領域に室温で実施例１と同様の方法で位置合わせを行い、密着させ接合する。
【０２０８】
なお、本実施形態の半導体装置４０では、図４に示すように、Ｐ、Ｎ、各々の領域に不純物イオンを注入し、コレクタ２５、ベース２６、エミッタ２７が平面的に配置された平面（Lateral）構造のバイポーラ型の薄膜トランジスタを示したが、従来のバイポーラ型の薄膜トランジスタのように縦型構造であってもよい。また、不純物を拡散してジャンクションを形成してもよい。また、ＳＩＴ（Static Induction Transistor）やダイオードも同様に適用できる。
【０２０９】
ただし、本実施形態のように、平面型のバイポーラ型薄膜トランジスタを形成することで、形成前に平面化処理を施す必要がないため、製造工程をより簡略化し、生産効率を向上させることができる。
【０２１０】
その後、４００℃〜６００℃、ここでは約５５０℃の温度で熱処理し、単結晶Ｓｉ基板１０ｂの水素イオン注入部１５の温度をＳｉから水素が離脱する温度まで昇温することで、水素イオン注入部１５を境に単結晶Ｓｉ基板１０ｂの不要部分１１を劈開剥離し、バイポーラ型の単結晶Ｓｉ薄膜トランジスタ１６ｂを絶縁基板２上に作製することができる。
【０２１１】
次に、絶縁基板２上に残った単結晶Ｓｉ基板１０ｂの表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここではバッファフッ酸によるウエットエッチングにて約２０ｎｍライトエッチすることにより除去する。これにより、図３（ｃ）に示すように、絶縁基板２上に膜厚約８０ｎｍのバイポーラ型の単結晶Ｓｉ薄膜トランジスタ１６ｂを形成することができる。
【０２１２】
その後、図３（ｄ）に示すように、絶縁基板２の全面にＳｉＨ4とＮ2Ｏとの混合ガスを用いたプラズマＣＶＤにより、層間絶縁膜として膜厚約２００ｎｍのＳｉＯ2膜４を堆積する。さらに、図３（ｄ）に示すように、その表面上にＳｉＨ4ガスを用いてプラズマＣＶＤにより、膜厚約５０ｎｍの非晶質Ｓｉ膜５を堆積する。
【０２１３】
次に、図３（ｅ）に示すように、非晶質Ｓｉ膜５にエキシマレーザを照射加熱して結晶化し、多結晶Ｓｉ層を成長させて非単結晶Ｓｉ薄膜５’を形成する。このとき、バイポーラ型の単結晶Ｓｉ薄膜トランジスタ１６ｂの絶縁基板２に対する接合強度を向上させることができる。
【０２１４】
次に、図３（ｆ）に示すように、非単結晶Ｓｉ薄膜５’のデバイスの活性領域となる部分を残し、不要なＳｉ膜をエッチングにより除去し、島状のパターンを得る。そして、ＴＥＯＳと酸素との混合ガスを用いたプラズマＣＶＤにより、ゲート絶縁膜として膜厚約３５０ｎｍのＳｉＯ2膜７を堆積し、さらに約３５０ｎｍのフォトレジストを樹脂平坦化膜として全面に塗布後、酸素とＣＦ4を含むガスにより異方性エッチングであるＲＩＥ（リアクティブイオンエッチング）により上記樹脂平坦化膜の全部とＳｉＯ2膜４の一部をエッチングバックし（図示せず）、平坦化後、ゲート絶縁膜としてＳｉＨ4とＮ2Ｏとの混合ガスを用いてプラズマＣＶＤにより、膜厚約６０ｎｍのＳｉＯ2膜７を形成しする。
【０２１５】
そして、ＳｉＯ2膜７上にゲート電極６を形成し、ゲート電極６、ゲート絶縁膜としてのＳｉＯ2膜７および非単結晶Ｓｉ薄膜５’からなる非単結晶Ｓｉ薄膜トランジスタ１ａを得ることができる。
【０２１６】
これ以降の、層間平坦化絶縁膜としてのＳｉＯ2膜８の形成、コンタクトホール２１の開口および金属配線２２の工程については、上記実施形態１・２と同様であるので説明を省略する。
【０２１７】
以上のように、本実施形態の半導体装置４０の製造方法は、バイポーラ型の単結晶Ｓｉ薄膜トランジスタ１６ｂを形成後、多結晶Ｓｉ薄膜からなる非単結晶Ｓｉ薄膜トランジスタ１ａを形成するため、平坦な絶縁基板２にそのまま接合できるため、接合工程を容易化でき、バイポーラ型の単結晶Ｓｉ薄膜トランジスタ１６ｂの絶縁基板２に対する接着強度を向上することができる。
【０２１８】
また、形成する単結晶Ｓｉ薄膜トランジスタがバイポーラ型であるため、平坦化処理が不要であり、製造コストを削減できる。また、ＭＯＳ型の場合と同様に、予めメタル配線の一部を形成しておき平坦化を行ってもよく、これにより集積密度を上げることができる。
【０２１９】
なお、本実施形態の半導体装置４０では、図３（ｆ）に示すように、トランジスタ群を素子分離していないが、リーク電流が問題となる場合、あるいは素子間のクロストークが問題となる場合には、当然素子分離を行えばよい。
【０２２０】
〔実施形態４〕
本発明の単結晶Ｓｉ基板、半導体装置およびその製造方法に関するさらに他の実施形態について、図５（ａ）〜図５（ｆ）に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、実施形態１〜３において説明した部材と同様の機能を有する部材については、その説明を省略する。
【０２２１】
本実施形態の半導体装置５０は、１枚の絶縁基板２上に、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタと、ＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタとを形成している点で、実施形態１の半導体装置２０と共通する。一方、非単結晶Ｓｉ薄膜として、連続結晶粒界Ｓｉ（Continuous Grain Silicon）を用いている点で、上記実施形態１の半導体装置２０と異なっている。
【０２２２】
このように、非単結晶Ｓｉ薄膜として連続粒界Ｓｉを用いることで、多結晶Ｓｉからなる非単結晶Ｓｉ薄膜トランジスタよりも特性が高い非単結晶Ｓｉ薄膜トランジスタ１ｂを得ることができる。
【０２２３】
本実施形態の半導体装置５０は、絶縁基板２上に、ＳｉＯ2膜３、ＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタ１ｂ、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａとを備えている。
【０２２４】
特に、非単結晶Ｓｉ薄膜トランジスタ１ｂは、非単結晶Ｓｉ薄膜５２’として、結晶成長方向の揃った多結晶Ｓｉ、いわゆる連続結晶粒界Ｓｉ（Continuous Grain Silicon）を用いて形成されている。
【０２２５】
なお、従来の連続結晶粒界Ｓｉ領域に形成したＮチャネルＴＦＴは、移動度が約２００ｃｍ2／Ｖ・ｓｅｃであったのに対し、本実施形態の半導体装置５０を形成した液晶表示用アクティブマトリクス基板における、単結晶Ｓｉ薄膜１４ａの領域に形成したＮチャネルＴＦＴは、約５５０ｃｍ2／Ｖ・ｓｅｃの移動度が得られた。よって、従来より高速応答が可能なアクティブマトリクス基板を得ることができる。
【０２２６】
この液晶表示用のアクティブマトリクス基板によれば、ドライバはもとより非単結晶Ｓｉ薄膜５２’の領域に形成されているデバイスが７〜８Ｖの信号と電源電圧を要するのに対し、単結晶Ｓｉ薄膜１４ａの領域に形成されているデバイスであるタイミングコントローラは２．７Ｖの信号と電源電圧とで安定して動作した。
【０２２７】
ここで、上記半導体装置５０の製造工程について、図５（ａ）〜図５（ｆ）を用いて説明すれば以下のとおりである。
【０２２８】
本実施形態では、上記実施形態１と同様に、先ず、絶縁基板２としてコーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス）を用い、図５（ａ）に示すように、その表面全体にＴＥＯＳとＯ2混合ガスを用いたプラズマＣＶＤにより、約１００ｎｍのＳｉＯ2膜３を堆積する。
【０２２９】
さらに、図５（ｂ）に示すように、ＳｉＯ2膜３の表面全体にＳｉＨ4ガスを用いてプラズマＣＶＤにより、約５０ｎｍの非晶質Ｓｉ薄膜５１を堆積する。さらに、その表面上全面にＳｉＨ4とＮ2Ｏ混合ガスを用いてプラズマＣＶＤにより約２００ｎｍのＳｉＯ2膜５２を堆積する。
【０２３０】
ＳｉＯ2膜５２における所定の領域にエッチングにより開口部を形成した後、上記開口部における非晶質Ｓｉ薄膜５１の表面の親水性をコントロールするために、非晶質Ｓｉ薄膜５１の表面を薄く酸化して酸化膜（ＳｉＯ2膜）を形成し、その上に酢酸Ｎｉ水溶液をスピンコートする。
【０２３１】
次に、５８０℃の温度にて約８時間固相成長を行い、結晶成長方向の揃った結晶成長を促進させた多結晶Ｓｉ、いわゆる連続結晶粒界Ｓｉ（Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ）を成長させて連続結晶粒界Ｓｉ薄膜５１’を形成させる。
【０２３２】
さらに、図５（ｃ）に示すように、連続結晶粒界Ｓｉ薄膜５１’上のＳｉＯ2膜５２を除去する。その後、連続結晶粒界Ｓｉ薄膜５１’の所定の領域をエッチングして除去する。
【０２３３】
ここで、実施例２の場合と同様に低エネルギー（約３ｋｅＶ）のハロゲン化物のガスのＧＣＩＢにより表面を平坦化することによりより接合性が改善した。本実施形態の半導体装置５０においても、上記実施形態１と同様に劈開・薄膜化によりＭＯＳ型の単結晶Ｓｉ薄膜トランジスタとなる構造を作り込み、所定の濃度、所定のエネルギーで水素イオンを注入した単結晶Ｓｉ基板１０ａを用意する。
【０２３４】
そして、図５（ｄ）に示すように，連続結晶粒界Ｓｉ薄膜５１’が形成された絶縁基板２および単結晶Ｓｉ基板１０ａをＳＣ−１洗浄して活性化した後、単結晶Ｓｉ基板１０ａの水素イオン注入部１５側を上記エッチング除去した領域に室温で実施例１と同様の方法で位置合わせを行い、密着させて接合する。
【０２３５】
この時、連続結晶粒界Ｓｉ薄膜５１’と単結晶Ｓｉ基板１０ａとの間は少なくとも０．３ミクロン、好ましくは０．５ミクロン以上離れている。これにより、後述する製造工程において用いられるＮｉ、Ｐｔ、Ｓｎ、Ｐｄ等の金属原子が、単結晶Ｓｉ薄膜１４ａの領域に拡散することを防止し、単結晶Ｓｉ薄膜トランジスタの特性を安定化させることができる。
【０２３６】
その後、レーザ照射または約７００℃以上のピーク温度を含むランプアニールによって、単結晶Ｓｉ基板１０ａの水素イオン注入部１５の温度を、単結晶Ｓｉから水素が離脱する温度以上に昇温することにより、図５（ｅ）に示すように、単結晶Ｓｉ基板１０ａの不要部分１１を、水素イオン注入部１５を境に劈開剥離する。
【０２３７】
次に、絶縁基板２上に残った単結晶Ｓｉ薄膜１０ａの損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここではバッファフッ酸によるウエットエッチングにて約１０ｎｍライトエッチすることにより除去する。
【０２３８】
これにより、絶縁基板２上に、それぞれ約５０ｎｍの膜厚の連続結晶粒界Ｓｉ薄膜５１’と単結晶Ｓｉ薄膜１４ａとを形成することができる。
【０２３９】
次に、連続結晶粒界Ｓｉ薄膜５１’上の不要部分をエッチング除去する。
【０２４０】
次に、デバイスの活性領域近傍のＳｉＯ2膜に開口部を形成し、ＳｉＯ2膜をマスクに結晶成長を促進するために添加したＮｉをゲッタリングするため、高濃度のＰ+イオンを注入し（１５ｋｅＶ，５×１０15／ｃｍ2）、ＲＴＡにて約８００℃の温度にて１分間の熱処理を行う。
【０２４１】
なお、単結晶Ｓｉ薄膜１４ａ中にＮｉ原子が拡散しないように物理的にスペースをとってはいるが、ごく微量のＮｉ原子が、プロセス中に混入する可能性がある。そこで、単結晶Ｓｉ薄膜１４ａの活性領域もゲッタリングを行うのが望ましいが、スペースを優先する場合は、設計上の選択肢としてゲッタリングを省略してもよい。
【０２４２】
次に、デバイスの活性領域となる部分を残し、不要な連続結晶粒界Ｓｉ薄膜５１’の不要部分と単結晶Ｓｉ薄膜１４ａとをエッチングして除去し、島状のパターンを得る。
【０２４３】
次に、ＴＥＯＳと酸素との混合ガスを用いてＰ−ＣＶＤにより膜厚約３５０ｎｍのＳｉＯ2膜を堆積し、これを異方性エッチングであるＲＩＥで約４００ｎｍエッチバックした後、ＳｉＨ4とＮ2Ｏとの混合ガスを用いてプラズマＣＶＤにより、ゲート絶縁膜としての膜厚約６０ｎｍのＳｉＯ2膜７を形成する。
【０２４４】
このとき、連続結晶粒界Ｓｉ薄膜５１’のパターンおよび単結晶Ｓｉ薄膜１４ａのパターンの端部には、サイドウオールが形成される。
【０２４５】
これ以降の、層間平坦化絶縁膜としてのＳｉＯ2膜８の形成、コンタクトホール２１の開口および金属配線２２の工程については、上記実施形態１・２と同様であるので説明を省略する。
【０２４６】
以上のように、本実施形態の半導体装置５０の製造方法は、非単結晶Ｓｉ薄膜として多結晶Ｓｉを形成後、単結晶Ｓｉ薄膜トランジスタ１６ａを形成し、その後、非単結晶Ｓｉ薄膜トランジスタ１ｂのゲート絶縁膜としてのＳｉＯ2膜７を形成しているため、ＳｉＯ2膜の数を減らして工程を簡略化できる。
【０２４７】
〔実施形態５〕
本発明の単結晶Ｓｉ基板、半導体装置およびその製造方法に関するさらに他の実施形態について、図６（ａ）〜図６（ｈ）に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、実施形態１〜４において説明した部材と同様の機能を有する部材については、その説明を省略する。
【０２４８】
本実施形態の半導体装置６０は、１枚の絶縁基板２上に、バイポーラ型の単結晶Ｓｉ薄膜トランジスタと、ＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタとを形成している点で、実施形態３の半導体装置４０と共通する。
【０２４９】
一方、非単結晶Ｓｉ薄膜トランジスタとして、ボトムゲート構造のトランジスタを形成している点で、上記実施形態３の半導体装置４０とは異なっている。
【０２５０】
本実施形態の半導体装置６０は、図２（ｃ）に示す単結晶Ｓｉ基板の接合、劈開分離までの工程については、実施形態２の半導体装置３０と同様の製造工程によるものであり、製作される半導体装置についても半導体装置３０と同じ構造である。
【０２５１】
それ以降の工程については、図６（ｉ）に示すように、単結晶デバイス部分の素子分離後、層間絶縁膜が全体に形成され、その上に非晶質ＳｉのＴＦＴおよび回路を構成するためのゲート電極６が形成されており、その上にゲート絶縁膜６２、ノンドープの非晶質Ｓｉ６３が島状に形成され、さらにＮ+非晶質Ｓｉ薄膜６４とソース・ドレインの配線のための金属配線６５が形成される。
【０２５２】
なお、図示していないが、液晶表示等のためには、さらにその上に保護絶縁膜、平坦化膜、表示のための透明導電膜が形成される。
【０２５３】
ここで、上記半導体装置６０の製造方法について、図６（ａ）〜図６（ｈ）に基づいて説明すれば、以下のとおりである。
【０２５４】
先ず、図６（ａ）に示すように、絶縁基板２としてコーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス）を用い、その表面全体にＴＥＯＳとＯ2との混合ガスを用いたプラズマＣＶＤにより、膜厚約５０ｎｍのＳｉＯ2膜３を堆積する。
【０２５５】
ここで、上記実施形態３の半導体装置４０と同様に、予め劈開薄膜化後バイポーラ型の単結晶Ｓｉ薄膜トランジスタとなる構造１６ｂを作り込んだ単結晶Ｓｉ基板１０ｂを用意し、所定の濃度、所定のエネルギーで水素イオンを注入した後これを所定のサイズに切断する。
【０２５６】
絶縁基板２と切断した単結晶Ｓｉ基板１０ｂとを、ＳＣ−１洗浄して活性化した後、図６（ｂ）に示すように、単結晶Ｓｉ基板１０ｂの水素イオン注入部１５側を所定の位置に実施例１と同様の方法でアライメントし、室温で密着させ接合する。図には示していないが単結晶Ｓｉ基板には予めメタル配線を形成しておいてもよく、この場合微細化による高集積化が可能となるメリットがある。
【０２５７】
その後、４００℃〜６００℃、ここでは約５５０℃の温度で熱処理し、単結晶Ｓｉ基板１０ｂの水素イオン注入部１５の温度を単結晶Ｓｉから水素が離脱する温度まで昇温することにより、図６（ｃ）に示すように、単結晶Ｓｉ基板１０ｂを、水素イオン注入部１５を境に劈開剥離する。予めメタル配線を形成しておいた場合もこの温度範囲であればメタルがＡｌ系の合金であっても融点以下であり、使用可能である。
【０２５８】
次に、絶縁基板２上に残った単結晶Ｓｉ薄膜１４ｂの一部をエッチング除去し、単結晶Ｓｉ薄膜１４ｂを島状に加工した後、表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここではバッファフッ酸によるウエットエッチングにて約１０ｎｍライトエッチすることにより除去する。
【０２５９】
これにより、絶縁基板２上に、膜厚約５０ｎｍの単結晶Ｓｉ薄膜１４ｂから成るＭＯＳ型薄膜トランジスタの一部が形成される。
【０２６０】
その後、図６（ｄ）に示すように、絶縁基板２の全面に、ＳｉＨ4とＮ2Ｏとの混合ガスを用いてプラズマＣＶＤにより、膜厚約２００ｎｍのＳｉＯ2膜６１を堆積する。
【０２６１】
さらに、その表面全体にスパッタによりＴａＮ薄膜を堆積して、所定のパターンに加工し、ゲート電極６およびゲートバスライン等のゲート層の配線を形成する。
【０２６２】
なお、ゲート層の配線の材料は本材料に限られるものではなく、抵抗、耐熱性、後の製造プロセスとの適合性等に応じて、ＡｌやＡｌ合金等の種々の金属材料を選択できる。
【０２６３】
続いて、図６（ｅ）に示すように、ＳｉＨ4ガスとＮＨ3ガスを用いたプラズマＣＶＤにより、ゲート絶縁膜として約２００ｎｍの窒化珪素膜６２を形成する。そして、その上にＳｉＨ4ガスを用いたプラズマＣＶＤにより、膜厚約５０ｎｍの非晶質Ｓｉ膜６３、さらにその上にＳｉＨ4ガスとＰＨ3混合ガスによりＰをドープした膜厚約３０ｎｍのＮ+非晶質Ｓｉ膜６４を順次連続して堆積する。
【０２６４】
次に、図６（ｆ）に示すように、ノンドープとＰをドープした非晶質Ｓｉ膜をトランジスタとなる部分を残し島状にエッチングし、さらに、図６（ｇ）に示すように、その上にソースバス配線のための金属膜６５として、スパッタによりＴｉ薄膜を堆積し、所定のパターンに加工する。
【０２６５】
なお、ソースバス配線のための金属膜６５についても、Ｔｉに限定されるものではなく、抵抗、耐熱性、後のプロセスとの適合性等に応じて、ＡｌやＡｌ合金等の種々の金属材料を選択することができる。
【０２６６】
次に、図６（ｈ）に示すように、非晶質Ｓｉ６３の島状パターンの所定（ソース〜ドレイン間のチャネルとなる部分）の領域のＮ+層を（ノンドープ層の一部も合わせてエッチングされる）エッチング除去し非晶質ＳｉＴＦＴを形成する。
【０２６７】
その後、保護絶縁膜としてＳｉＨ4ガスとＮＨ3ガスを用いたプラズマＣＶＤにより、約２００ｎｍの窒化珪素膜を堆積する。
【０２６８】
以降、通常の非晶質Ｓｉを用いたアクティブマトリクス基板の製造工程と同様に、例えば、樹脂層間膜の形成、表示用透明電極の形成により、液晶表示に用いられるアクティブマトリクス基板が完成する。
【０２６９】
本実施形態の半導体装置６０は、以上のように、非単結晶Ｓｉ薄膜トランジスタ１ｃとして、非晶質Ｓｉを用いているため、非単結晶Ｓｉ薄膜の製造工程を簡略化し、半導体装置６０の低コスト化を図れる。また、非晶質Ｓｉの特徴である低ｏｆｆ電流特性により、半導体装置６０を低消費電力型のＬＣＤ等に適用できる。
【０２７０】
さらに、非単結晶Ｓｉ薄膜トランジスタ１ｃの構造が絶縁基板２側にゲート電極６が配置される、いわゆるボトムゲート構造であるため、非晶質Ｓｉの形成が容易となり、工程の簡略化から生産性を向上させることができ、半導体装置の低コスト化が可能になる。
【０２７１】
なお、上記実施形態１〜５で説明した各半導体装置は、図７に示すように、表示部７２を有するアクティブマトリクス基板７０に高機能回路部（高速ＤＡＣ、高速のタイミングコントローラ、画像処理回路等）７１として形成することができる。
【０２７２】
なお、上記実施形態１〜５の単結晶Ｓｉ薄膜トランジスタ１６ａ・１６ｂについては、さらにゲート層の上層に高融点金属による配線層が形成されてもよい。ここでは、ＴｉＷ合金を用いて微細加工の必要な回路部分の配線を形成し、さらにＴＥＯＳあるいはＳｉＨ4とＮ2Ｏガス等によるＣＶＤ、ＰＥＣＶＤで層間絶縁膜を形成後、ＣＭＰ等により平坦化して、そこに水素イオンを所定のエネルギー、所定の濃度で注入してもよい。
【０２７３】
このように、予めメタル配線が形成された単結晶Ｓｉ薄膜トランジスタを絶縁基板上に形成し、酸化膜を形成後さらにメタル配線を形成することにより、ダブルメタル配線構造の半導体装置を得ることができ、さらに集積密度の高い機能回路を形成することができる。
【０２７４】
ここで、高融点金属による配線層には、単結晶Ｓｉ基板の劈開剥離時の熱処理温度に対する耐熱性があればよく、多結晶Ｓｉ、各種金属のシリサイド、Ｔｉ、Ｗ、Ｍｏ、ＴｉＷ、ＴａＮ、Ｔａ等の材料を用いることができる。さらに、単結晶Ｓｉ基板の劈開剥離をレーザで行う場合には、耐熱性が低くてもよい。
【０２７５】
また、本発明は上記実施形態で説明した内容に限定されるものではなく、例えば、非単結晶Ｓｉ形成法、層間絶縁膜の材料、膜厚等についても、当業者が知り得る他の手段によって実現することができる。
【０２７６】
また、単結晶Ｓｉで形成する半導体デバイスも、ＭＯＳ型トランジスタ、バイポーラ型トランジスタに限定されるものではなく、例えば、ＳＩＴ、ダイオード等であってもよい。
【０２７７】
そして、本発明の半導体装置は、このような特性が異なる複数種類の半導体デバイスを同一ガラス基板の上に一体集積化できることが、本発明の重要なメリットである。
【０２７８】
また、上記実施形態１〜５では、２種類の異なる特性を有する薄膜Ｓｉトランジスタが形成されている例を挙げて説明したが、本発明はこれに限定されるものではなく、３種類以上の特性の異なるデバイスを１枚の基板上に形成した半導体装置であってもよい。
【０２７９】
例えば、単結晶Ｓｉ薄膜トランジスタとして、ＭＯＳ型トランジスタおよびバイポーラ型トランジスタを形成し、非単結晶Ｓｉ薄膜トランジスタとして、ＭＯＳ型トランジスタを形成した半導体装置を構成した場合には、３種類の特性を有する半導体装置を１つの基板上に形成でき、さらに高性能・高機能な半導体装置を得ることができる。
【０２８０】
また、このような半導体装置では、単結晶ＳｉからなるＭＯＳ型薄膜トランジスタの単結晶Ｓｉ薄膜が、バイポーラ型薄膜トランジスタの単結晶Ｓｉ薄膜よりも膜厚が小さいことがより好ましい。
【０２８１】
これは、通常、ＭＯＳ型薄膜トランジスタは膜厚が薄いほうが良好な特性が得られやすく、バイポーラ型薄膜トランジスタは膜厚が比較的厚い方が良好な特性が得られることが知られているためである。
【０２８２】
なお、単結晶Ｓｉ薄膜からなるＭＯＳ型薄膜トランジスタについて、そのゲート線幅は、１μｍ以下であることがより好ましい。また、単結晶Ｓｉ薄膜からなるバイポーラ型薄膜トランジスタについても、そのベース幅が概２．５μｍ以下であることが好ましい。
【０２８３】
さらに、ベース幅が１μｍ以下であることがより好ましい。これはベース幅が狭いほど少数キャリアが拡散し通過する効率が良く時間が短くなるからである。
【０２８４】
これにより、トランジスタのスイッチング速度を速くできる。
【０２８５】
〔実施形態６〕
本発明の単結晶Ｓｉ基板、半導体装置およびその製造方法に関するさらに他の実施形態について説明すれば、以下のとおりである。なお、説明の便宜上、実施形態１〜５において説明した部材と同様の機能を有する部材については、その説明を省略する。
【０２８６】
本発明の実施形態では、実施形態１〜５の半導体装置において、単結晶Ｓｉ基板の接合前の厚さを約７０μｍとした。ここで、単結晶Ｓｉ基板の接合前の厚さ以外はすべて同じ材料、方法を用いたがガラス基板とＳｉ基板の接合性はいずれの場合も優れており、特に、基板の四隅の接合不良を大幅に低減できた。
【０２８７】
なお、本実施形態では、ＩＣカードで使われる研磨法で水素イオン注入後に厚さを減じた。なお、単結晶Ｓｉの厚さは接合性の観点からは薄ければ薄いほどよいが、取り扱いの容易性とのトレードオフとなり５０〜１００μｍ程度がよい。
【０２８８】
上記実施形態１〜６においては、ＭＯＳ型のトランジスタについて説明したが、本発明はＭＯＳ型のトランジスタに限定されるものではない。例えば、ＭＩＳ型のトランジスタであっても、ＭＯＳ型トランジスタを用いた場合と同様の効果を得ることができる。
【０２８９】
ここで、ＭＩＳ型のトランジスタとは、ゲート絶縁膜として窒化Ｓｉ膜等が使用されているため、誘電率の高いゲート絶縁膜により同じ膜厚であっても電界効果が強くなり、ゲートの漏れ電流が増加するが低電圧で動作させることができる等の特性を有するトランジスタをいう。
【０２９０】
なお、本発明による半導体装置およびその製造方法は、用途が液晶表示装置に限られるものでは無く、有機ＥＬを始めとする他のデバイスにも有効であることは言うまでもない。さらに、表示デバイスのみならず高性能集積回路として一般に使用してもよい。
【０２９１】
なお、本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術範囲に含まれる。
【０２９２】
【発明の効果】
本発明に係る単結晶Ｓｉ基板は、以上のように、表面に酸化膜、ゲートパターン、不純物イオン注入部が形成された後に平坦化されており、所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えている構成である。
【０２９３】
それゆえ、絶縁基板等に対して、単結晶Ｓｉ基板を酸化膜形成側において接合し、熱処理することにより基板間の接合が原子同士の結合に変わり強固な接合となるとともに、水素イオン注入部において熱処理により劈開剥離することで、接着剤を使用しなくても容易にＭＯＳ型の単結晶Ｓｉ薄膜トランジスタを得ることができるという効果を奏する。
【０２９４】
また、例えば、表面に多結晶Ｓｉ薄膜等の非単結晶Ｓｉ薄膜トランジスタを形成した絶縁基板上に、本発明の単結晶Ｓｉ基板を接合し、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタを形成することで、非単結晶Ｓｉからなるトランジスタと単結晶Ｓｉからなるトランジスタを１つの基板上の異なる領域に形成した半導体装置を容易に得ることができる。
【０２９５】
本発明の単結晶Ｓｉ基板は、以上のように、表面近傍に不純物イオンが注入されたｐｎｐ接合構造あるいはｎｐｎ接合構造を有する不純物イオン注入部または拡散領域と、該不純物イオン注入部または拡散領域上に堆積された酸化膜とを有している構成である。
【０２９６】
それゆえ、他の絶縁基板上に形成しやすい単結晶Ｓｉ薄膜からなるバイポーラ型の薄膜トランジスタを得ることができるという効果を奏する。
【０２９７】
上記所定の深さに所定の濃度の水素イオンが注入された水素イオン注入部を備えているので、絶縁基板等に対して、単結晶Ｓｉ基板を酸化膜堆積側において接合し、水素イオン注入側において劈開剥離することで、接着剤を使用することなく、容易にバイポーラ型の単結晶Ｓｉ薄膜トランジスタを得ることができるという効果を奏する。
【０２９８】
また、上記酸化膜は、膜厚が２００ｎｍ以上になるように形成されていることがより好ましい。
【０２９９】
それゆえ、単結晶ＳｉからなるＭＯＳトランジスタでは、閾値のバラツキと、単結晶Ｓｉから成るバイポーラ型ＴＦＴでは特性ばらつきが小さくオン抵抗が低く抑えられ、ＳｉＯ2膜形成工程の効率や段差とのバランスに適切な単結晶Ｓｉ基板を得ることができるという効果を奏する。
【０３００】
本発明の半導体装置は、以上のように、絶縁基板上の異なる領域に、非単結晶Ｓｉ薄膜デバイスと、単結晶Ｓｉ薄膜デバイスとがそれぞれ形成されている構成である。
【０３０１】
それゆえ、例えば、タイミングコントローラ等の、より高性能な機能が要求されるデバイスには、単結晶Ｓｉ薄膜トランジスタ等の単結晶Ｓｉ薄膜デバイスを用い、残りのデバイスには非単結晶Ｓｉ薄膜トランジスタ等の非単結晶Ｓｉ薄膜デバイスを用いて、低コストで高性能・高機能な回路システムを一体集積化した半導体装置を得ることができるという効果を奏する。また、例えば、大型の液晶表示パネルや有機ＥＬパネル等に対応可能な大型の半導体装置を製造することができる。
【０３０２】
上記単結晶Ｓｉ薄膜デバイスは、上記絶縁基板に対して、無機系の絶縁膜を介して接合されていることがより好ましい。
【０３０３】
それゆえ、接着剤を使用することなく、単結晶Ｓｉ薄膜トランジスタ等のデバイスを絶縁基板上に形成することができるため、単結晶Ｓｉが汚染されることを防止できるという効果を奏する。また、接合後にメタル配線、無機絶縁膜形成、あるいはエッチング等を容易に行うことができる。さらに、メタル配線等を大型基板でのＴＦＴプロセスと共通に形成し低コストでデバイスを形成できるという効果を奏する。
【０３０４】
上記非単結晶Ｓｉ薄膜デバイスおよび上記単結晶Ｓｉ薄膜デバイスは、ともにＭＯＳ型あるいはＭＩＳ型の単結晶Ｓｉ薄膜トランジスタであることがより好ましい。
【０３０５】
それゆえ、例えば、ＣＭＯＳ構造にした場合には、消費電力の低減および電源電圧までフル出力が可能で、低消費電力のロジックに適した半導体装置を得ることができるという効果を奏する。
【０３０６】
上記ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタは、上記絶縁基板側からゲート、ゲート絶縁膜、Ｓｉの順に形成されていることがより好ましい。
【０３０７】
それゆえ、ＭＯＳ型薄膜トランジスタは、ゲートが絶縁基板の側に配置された状態で形成され、いわゆる絶縁基板上に上下逆さまのＭＯＳ型の単結晶Ｓｉ薄膜トランジスタを形成した半導体装置を得ることができるので、単結晶Ｓｉ基板でのソース・ドレイン形成にゲートをマスクにした自己整合プロセスが適用でき、またガラス基板表面の固定電荷の影響を軽減できるという効果を奏する。さらに、単結晶Ｓｉとガラス基板の接合界面に生じがちな固定電荷の影響をゲートの遮蔽効果により軽減でき、また、単結晶Ｓｉでゲートをマスクにソース・ドレインの不純物イオン注入を用いる確立したプロセスを適用できるため、歩留まりを高くできるというメリットがある。
【０３０８】
上記ＭＯＳ型の薄膜トランジスタの単結晶Ｓｉ薄膜の膜厚は、略６００ｎｍ以下であることがより好ましい。
【０３０９】
それゆえ、半導体装置のＳ値（サブスレショルド係数）を小さくすることができ、またオフ電流を低下させることができるという効果を奏する。
【０３１０】
上記ＭＯＳ型の薄膜トランジスタの単結晶Ｓｉ薄膜の膜厚は、略１００ｎｍ以下であることがより好ましい。
【０３１１】
それゆえ、一層半導体装置のＳ値（サブスレショルド係数）を小さくすることができ、またオフ電流についても低下させることができる。よって、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタの特性を最大限に生かすことができるという効果を奏する。
【０３１２】
上記ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタの金属配線パターンは、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタのゲートパターンよりも緩い配線形成ルールによって形成された部分を含むことがより好ましい。
【０３１３】
それゆえ、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタを形成した半導体装置のメタル配線もしくはメタル配線の少なくとも一部を大型基板上のメタル配線と同時に処理することができ、コストを抑えて処理能力を向上できる。または、外部装置あるいは外部配線や他の回路ブロックやＴＦＴアレイに対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できるという効果を奏する。
【０３１４】
上記非単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタであって、上記単結晶Ｓｉ薄膜デバイスは、バイポーラ型の単結晶Ｓｉ薄膜トランジスタであることがより好ましい。
【０３１５】
それゆえ、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタに加えて、バイポーラ型の単結晶Ｓｉ薄膜トランジスタを形成しているため、より多機能な半導体装置を得ることができるという効果を奏する。
【０３１６】
上記非単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタであって、上記単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型およびバイポーラ型の何れか一方、あるいは両方の単結晶Ｓｉ薄膜トランジスタおよびバイポーラ型の単結晶Ｓｉ薄膜トランジスタを含むであることがより好ましい。
【０３１７】
それゆえ、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トラジスタおよび単結晶Ｓｉ薄膜トランジスタ、バイポーラ型の単結晶Ｓｉ薄膜トランジスタという３種類の特性を有する半導体装置を１つの基板上に形成できるという効果を奏する。よって、さらに高性能・高機能な半導体装置を得ることができる。
【０３１８】
上記非単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型あるいはＭＩＳ型の非単結晶Ｓｉ薄膜トランジスタであって、上記単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型単結晶Ｓｉ薄膜トランジスタとショットキー型もしくはＰＮ接合形ダイオードを含むイメージセンサあるいはＣＣＤ形イメージセンサを備えていることがより好ましい。
【０３１９】
それゆえ、個別に異なる領域に異なる設計または構造の薄膜デバイスを集積化できるため、従来の方法では、共存することが極めて困難であったイメージセンサ等のＣＭＯＳデバイスと異なる構造のデバイスを容易に集積化でき、今まで不可能であった高機能デバイスを創出できるという効果を奏する。
【０３２０】
上記単結晶ＳｉからなるＭＯＳ型薄膜トランジスタの単結晶Ｓｉ薄膜は、バイポーラ型薄膜トランジスタの単結晶Ｓｉ薄膜よりも膜厚が小さいことがより好ましい。
【０３２１】
それゆえ、ＭＯＳ型とバイポーラ型とのＳｉ薄膜の厚さを互いの比較によって特定することで、ＭＯＳ型およびバイポーラ型双方の特性を有効に活用できる半導体装置を得ることができるという効果を奏する。
【０３２２】
上記バイポーラ型の単結晶Ｓｉ薄膜トランジスタは、ベース、コレクタおよびエミッタ領域が同一平面に形成、配置された平面構造であることがより好ましい。
【０３２３】
それゆえ、ＭＯＳ型薄膜トランジスタのようにゲートを持たず、かつ平面構造の、いわゆるラテラル型トランジスタであるため、単に、Ｓｉ表面に酸化膜を形成し、ＰとＮとの不純物を所定のパターン（領域）に注入し、活性化アニールをするだけで、表面が完全に平坦なＳｉ基板を形成できるため、ＣＭＰによる平坦化処理を行わなくても絶縁基板上に容易に単結晶Ｓｉ基板を接合することができるという効果を奏する。
【０３２４】
上記バイポーラ型の単結晶Ｓｉ薄膜トランジスタのコンタクトパターンは、バイポーラ型の単結晶Ｓｉ薄膜トランジスタのベースパターンよりも緩いデザインルールによって形成されていることがより好ましい。
【０３２５】
半導体装置外部装置あるいは外部配線や他の回路ブロックやＴＦＴアレイに対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できるという効果を奏する。
【０３２６】
それゆえ、バイポーラ型単結晶Ｓｉ薄膜トランジスタを形成した半導体装置のメタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを抑えて処理能力を向上できる。または、外部装置あるいは外部配線に対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できるという効果を奏する。
【０３２７】
上記バイポーラ型単結晶Ｓｉ薄膜トランジスタの単結晶Ｓｉ薄膜の膜厚は、略８００ｎｍ以下であることがより好ましい。
【０３２８】
それゆえ、バイポーラ型単結晶Ｓｉ薄膜トランジスタの単結晶Ｓｉ薄膜の特性ばらつきに対する厚さの限界である約８００ｎｍ以下に膜厚を設定することで、特性を悪化させることなく特性ばらつきを小さく抑えられたバイポーラ型単結晶Ｓｉ薄膜トランジスタを得ることができるという効果を奏する。
【０３２９】
上記非単結晶Ｓｉ薄膜は、多結晶Ｓｉ薄膜もしくは連続粒界Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型薄膜トランジスタは、基板側から非単結晶Ｓｉ、ゲート絶縁膜、ゲートの順に形成されていることがより好ましい。
【０３３０】
それゆえ、絶縁基板から見てゲートが上に形成されるようにＭＯＳ型薄膜トランジスタを構成することで、一般的なゲートをマスクとした自己整合プロセスが摘要でき、多結晶Ｓｉ薄膜あるいは連続粒界Ｓｉ薄膜トランジスタを製造し易くなり、生産性を向上させることができるという効果を奏する。
【０３３１】
上記非単結晶Ｓｉ薄膜は多結晶Ｓｉ薄膜もしくは連続粒界Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型薄膜トランジスタは、基板側からゲート、ゲート絶縁膜、非単結晶Ｓｉの順に形成されていることがより好ましい。
【０３３２】
それゆえ、ＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタが基板から見て反対の構成となるため、ガラス基板表面付近の固定電荷の影響を避けることができ、特性の安定化が可能となる。さらに、チャネル部のドーピングプロファイルの設定自由度が高くなり、ホットエレクトロン劣化の対策が容易となり、上記と同様の効果を得られる構成のバリエーションを増やすことができるという効果を奏する。
【０３３３】
上記非単結晶Ｓｉ薄膜は非晶質Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型もしくはＭＩＳ型の薄膜トランジスタは、基板側からゲート、ゲート絶縁膜、非単結晶Ｓｉの順に形成されていることがより好ましい。
【０３３４】
それゆえ、絶縁基板から見てゲートが下に形成される、いわゆるボトムゲート構造のＭＯＳ型あるいはＭＩＳ型薄膜トランジスタを構成することで、従来広く一般的に用いられてきたプロセスを適用でき、高歩留まりで非晶質Ｓｉ薄膜を形成する工程の簡略化、低コスト化、生産性向上を図ることができるという効果を奏する。また、非晶質Ｓｉは、低ｏｆｆ電流特性を有しているため、低消費電力型ＬＣＤ等に適応した半導体装置を得ることができる。
【０３３５】
上記非単結晶Ｓｉ薄膜は非晶質Ｓｉ薄膜であって、上記非単結晶Ｓｉ薄膜からなるＭＯＳ型薄膜トランジスタは、基板側から非単結晶Ｓｉ、ゲート絶縁膜、ゲートの順に形成されていることがより好ましい。
【０３３６】
それゆえ、ＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタが基板から見て反対の構成であっても、上記と同様の効果を得られる構成のバリエーションを増やすことができ、プロセス設計の自由度が高まるという効果を奏する。
【０３３７】
上記単結晶Ｓｉ薄膜デバイスを構成する単結晶Ｓｉと上記絶縁基板の線膨張の差は、略室温から６００℃の温度範囲において約２５０ｐｐｍ以下であることがより好ましい。
【０３３８】
それゆえ、大きな温度上昇に対する絶縁基板と単結晶Ｓｉ薄膜との線膨張の差が小さくなる。従って、絶縁基板上に単結晶Ｓｉ薄膜を形成するための工程において、熱膨張の差による水素注入位置からの劈開剥離工程における破壊や接合界面剥離、あるいは結晶中の欠陥発生を確実に防止することができ、また、加熱接合強度の向上を図ることができるという効果を奏する。
【０３３９】
上記絶縁基板は、少なくとも、上記単結晶Ｓｉ薄膜デバイスが形成される領域の表面にＳｉＯ2膜が形成されたアルカリ土類−アルミノ硼珪酸ガラスからなる高歪点ガラスであることがより好ましい。
【０３４０】
それゆえ、単結晶Ｓｉ基板との接合のために使用する組成を調節した結晶化ガラスを用いる必要が無くなるので、絶縁基板がアクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点ガラスからなり、低コストの半導体装置を製造できるという効果を奏する。
【０３４１】
上記絶縁基板は、バリウム−硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−アルミノ硼珪酸ガラス、硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスおよびアルカリ土類−亜鉛−アルミノ硼珪酸ガラスのうち何れかのガラスから形成されていることがより好ましい。
【０３４２】
それゆえ、絶縁基板がアクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点ガラスである上記記載のガラスからなるため、低コストにてアクティブマトリクス基板に好適な半導体装置を製造できるという効果を奏する。
【０３４３】
上記単結晶Ｓｉの領域内における少なくとも一部のパターンの位置合わせマージンは、マザー基板全体あるいは表示領域、もしくはデバイス全体のパターンの位置合わせマージンより小さく、高精度であることがより好ましい。
【０３４４】
それゆえ、非単結晶Ｓｉ領域と共通な金属配線パターン等を形成する際に、より高精度な露光システムにより、パターンの一部を単結晶Ｓｉの領域内の高精度なパターンにアライメントすることができるという効果を奏する。よって、高精度なパターンを持つ単結晶Ｓｉ領域と精度の低いパターンを持つ非単結晶領域とを、金属配線パターン等を用いて効率的に高い歩留まりで容易に接続することができる。
【０３４５】
上記単結晶Ｓｉ領域内の位置合わせマークおよび透明基板上の位置合わせマークは、上記単結晶Ｓｉ上に形成された位置合わせマークを透明基板側から可視光あるいは可視光より短波長の光で検出され、透明基板上に形成された位置合わせマークと位置合わせすることが可能な形状からなることがより好ましい。
【０３４６】
それゆえ、ガラス基板越しに位置合わせマークを検出することができるため、光学的な解像度を向上させることができ、従来よりも高精度なアライメントが可能になるという効果を奏する。
【０３４７】
本発明の半導体装置の製造方法は、以上のように、単結晶Ｓｉ薄膜デバイスを含む回路を絶縁基板上に形成した後、上記非単結晶Ｓｉ薄膜を形成する方法である。
【０３４８】
それゆえ、単結晶Ｓｉ薄膜デバイスを、平坦性が最もよい絶縁基板上に形成し、その後で非単結晶Ｓｉ薄膜を形成している。よって、接合不良による欠陥が少なく、歩留りがよい半導体装置を製造することができるという効果を奏する。
【０３４９】
上記単結晶Ｓｉ薄膜デバイス上に保護間絶縁膜、コンタクトホールおよびメタル配線を形成することがより好ましい。
【０３５０】
それゆえ、非単結晶Ｓｉ薄膜の形成よりも先に形成される単結晶Ｓｉ薄膜デバイスがメタル配線を有しているため、微細化加工が可能になり、単結晶Ｓｉ薄膜に形成する回路の集積密度の大幅アップが実現できる。さらに、単結晶Ｓｉ薄膜デバイスをガラス基板上に形成した後に形成される非単結晶Ｓｉ薄膜にも同じ工程でメタル配線を設けることで、ダブルメタル配線構造の半導体装置を効率良く簡略な工程で製造することができるという効果を奏する。
【０３５１】
上記単結晶Ｓｉ薄膜デバイスを形成した後、上記非単結晶Ｓｉ薄膜を形成する前に、層間絶縁膜を形成することがより好ましい。
【０３５２】
それゆえ、単結晶Ｓｉ薄膜デバイスと非単結晶Ｓｉ薄膜との間に層間絶縁膜が形成されているため、単結晶Ｓｉ薄膜の単結晶Ｓｉの汚染を確実に防止できるという効果を奏する。
【０３５３】
本発明の半導体装置の製造方法は、以上のように、非単結晶Ｓｉ薄膜を上記絶縁基板上に形成した後、上記単結晶Ｓｉ薄膜デバイスを形成する方法である。
【０３５４】
それゆえ、非単結晶Ｓｉ薄膜を単結晶Ｓｉ薄膜デバイス形成前に形成するため、単結晶Ｓｉ薄膜デバイスを形成した後で非単結晶Ｓｉ薄膜を形成する場合と比較して、単結晶Ｓｉ薄膜が汚染されたり、損傷を受けたりすることを防止できるという効果を奏する。
【０３５５】
上記単結晶Ｓｉ薄膜デバイスは、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタであることがより好ましい。
【０３５６】
それゆえ、例えば、ＣＭＯＳ構造にした場合には、消費電力の低減および電源電圧までフル出力が可能で、低消費電力のロジックに適した半導体装置を得ることができる等のＭＯＳ型トランジスタの特性を有する半導体装置を製造することができるという効果を奏する。
【０３５７】
上記単結晶Ｓｉ薄膜デバイスは、バイポーラ型の単結晶Ｓｉ薄膜トランジスタであることがより好ましい。
【０３５８】
それゆえ、バイポーラ型トランジスタを絶縁基板上に形成することで、単結晶Ｓｉ薄膜の構成をＭＯＳ型よりも簡略化でき、平坦化処理を行うことなく絶縁基板に接合することができるという効果を奏する。
【０３５９】
上記単結晶Ｓｉ薄膜デバイスを形成するための単結晶Ｓｉ基板に対して、所定の深さに所定の濃度の水素イオンを注入することがより好ましい。
【０３６０】
それゆえ、接着剤を使用することなく、容易に単結晶Ｓｉ薄膜デバイスを絶縁基板上に形成することができるという効果を奏する。
【０３６１】
上記水素イオンの注入エネルギーは、該水素イオンの注入エネルギーから上記酸化膜の膜厚に相当する水素イオンのプロジェクションレンジに対応するエネルギーを差し引いたエネルギーが、上記酸化膜の膜厚に相当する、該酸化膜上に形成された層内に存在する材料の構成原子のプロジェクションレンジに対応するエネルギーよりも小さくなるように設定されていることがより好ましい。
【０３６２】
それゆえ、例えば、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタにおいて、単結晶Ｓｉ基板に対して照射された水素イオンが、ゲート電極材料やメタル配線材料の構成原子に衝突して、弾性散乱によりはじき出されたゲート電極材料の構成原子が酸化膜を通過し、単結晶Ｓｉにまで達して、単結晶Ｓｉ部分が汚染されることによる特性あるいは信頼性低下を防止することができるという効果を奏する。
【０３６３】
上記水素イオン注入部を有する単結晶Ｓｉ基板の厚みが概１００ミクロン以下であることがより好ましい。
【０３６４】
それゆえ、単結晶Ｓｉ層を元の基板の約１／１０にすることができ、Ｓｉ基板の曲げ剛性が小さくなるため、ガラス基板側の表面傷やパーティクル等による細かい凹凸に対して、同じ接合エネルギーの条件であっても、追随して曲がりやすくなってそれらの影響を受けにくくすることができるという効果を奏する。
【０３６５】
よって、上記厚さであれば、分断した小さく薄いＳｉ基板のハンドリング性を大きく損なうことなく、かつガラス基板側の表面傷やパーティクル等に起因する接合不良を大幅に低減できる。
【０３６６】
上記非単結晶Ｓｉ薄膜を上記絶縁基板上に形成した後、少なくとも上記非単結晶Ｓｉを除去した単結晶Ｓｉを接合すべき表面領域を予め約３ｋｅＶのハロゲン化物のＧＣＩＢ（Gas Cluster Ion Beam）により平坦化しておくことがより好ましい。
【０３６７】
それゆえ、低エネルギー（約３ｋｅｖ）の酸素あるいはハロゲン化物のＧＣＩＢを照射すると、ＳｉあるいはＳｉＯ２表面が軽くエッチングされ、かつ表面のマイクロラフネスが改善される。よって、従来のＳｉ基板の接合と比較して、接合の成功率を大幅に向上させることができるという効果を奏する。
【図面の簡単な説明】
【図１】（ａ）〜（ｉ）は、本発明に係る半導体装置の一実施形態を示す半導体装置の製造工程を示す断面図である。
【図２】（ａ）〜（ｉ）は、本発明に係る半導体装置の他の実施形態を示す半導体装置の製造工程を示す断面図である。
【図３】（ａ）〜（ｉ）は、本発明に係る半導体装置のさらに他の実施形態を示す半導体装置の製造工程を示す断面図である。
【図４】図３に示すバイポーラ型単結晶Ｓｉ薄膜トランジスタの構成を概略的に示す断面図である。
【図５】（ａ）〜（ｆ）は、本発明に係る半導体装置のさらに他の実施形態を示す半導体装置の製造工程を示す断面図である。
【図６】（ａ）〜（ｉ）は、本発明に係る半導体装置のさらに他の実施形態を示す半導体装置の製造工程を示す断面図である。
【図７】本発明に係る半導体装置を用いて作成したアクティブマトリクス基板を示す平面図である。
【図８】本発明に係る半導体装置における、室温から６００℃の温度に対する単結晶Ｓｉとガラス基板との線膨張の違いを示すグラフである。
【図９】本発明の半導体装置の製造方法における、室温において単結晶Ｓｉとガラス基板との位置合わせを行う際の概念図である。
【符号の説明】
１ａ・１ｂ・１ｃ    非単結晶Ｓｉ薄膜トランジスタ
２      絶縁基板
３      ＳｉＯ2膜（酸化膜）
８      ＳｉＯ2膜（層間平坦化絶縁膜）
４      ＳｉＯ2膜（層間絶縁膜）
５      非晶質Ｓｉ薄膜
５’    非単結晶Ｓｉ薄膜
６・１２      ゲート電極
７・１３・６１      ＳｉＯ2膜（ゲート絶縁膜）
１０ａ・１０ｂ・１０ｃ    単結晶Ｓｉ基板
１１      不要部分
１４ａ・１４ｂ    単結晶Ｓｉ薄膜
１５      水素イオン注入部
１６ａ・１６ｂ    単結晶Ｓｉ薄膜トランジスタ
２０・３０・４０・５０・６０      半導体装置
２１      コンタクトホール
２２      金属配線
２５      コレクタ
２６      ベース
２７      エミッタ
５１      非晶質Ｓｉ薄膜
５１’    連続結晶粒界Ｓｉ薄膜
５２      非単結晶Ｓｉ薄膜
６２      窒化珪素膜
６３      非晶質Ｓｉ膜
６４      Ｎ+非晶質Ｓｉ膜
６５      金属膜
７０      アクティブマトリクス基板
７１      駆動回路
７２      表示部
９０      位置合わせ用ＣＣＤカメラ
９１      位置合わせステージ
９３      ガラス基板上の位置合わせマーク
９４      単結晶Ｓｉ上の位置合わせマーク
【図１】
2004165600.tif 000003
【図２】
2004165600.tif 000004
【図３】
2004165600.tif 000005
【図４】
2004165600.tif 000006
【図５】
2004165600.tif 000007
【図６】
2004165600.tif 000008
【図７】
2004165600.tif 000009
【図８】
2004165600.tif 000010
【図９】
2004165600.tif 000011