(57)【要約】【課題】画像表示に直接関係しない部位における誤放電を防止することが可能な表示用電極、および表示装置を提供する。【解決手段】表示装置の表示用電極は、基板１０１，１０６に、互いに平行に形成され、放電に用いる複数の条帯状電極素子１０２ａ，ｂ、１０７と、これら複数の電極素子１０２ａ，ｂ、１０７にそれぞれ連結し、配線に用いる複数の電極配線素子１０３ａ，ｂ、１０７０とを有する。複数の電極素子１０２ａ，ｂ、１０７および電極配線素子１０３ａ，ｂ、１０７０のうち、屈曲され、放電に直接関与しない部分の屈曲部１５０は、隣接する電極素子１０２ａ，ｂ、１０７間および電極配線素子１０３ａ，ｂ、１０７０間において放電しない曲率で形成される。【選択図】　図４
2004079285.tif 000002
【特許請求の範囲】
【請求項１】
基板に、互いに平行に形成され、放電に用いる複数の条帯状電極素子と、
前記複数の電極素子にそれぞれ連結し、配線に用いる複数の電極配線素子と
を有し、
前記複数の電極素子および電極配線素子のうち、屈曲され、放電に直接関与しない部分の屈曲部を、隣接する電極素子間および電極配線素子間において放電しない曲率で形成した
表示用電極。
【請求項２】
前記隣接する電極素子間または電極配線素子間の距離をｄ、当該電極素子および電極配線素子間に介在する物質の誘電率に基づく補正係数をεとした場合に、前記曲率の半径ｒは下記式で規定される値以上である
請求項１に記載の表示用電極。
【数１】
2004079285.tif 000004
【請求項３】
基板に、互いに平行に形成され、放電に用いる複数の条帯状電極素子と、
前記複数の電極素子にそれぞれ連結し、配線に用いる複数の電極配線素子とを有する表示装置であって、
前記複数の電極素子および電極配線素子のうち、屈曲され、放電に直接関与しない部分の屈曲部を、隣接する電極素子間および電極配線素子間において放電しない曲率で形成した
表示装置。
【請求項４】
前記隣接する電極素子間または電極配線素子間の距離をｄ、当該電極素子および電極配線素子間に介在する物質の誘電率に基づく補正係数をεとした場合に、前記曲率の半径ｒは下記式で規定される値以上である
請求項３に記載の表示装置。
【数２】
2004079285.tif 000005
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の電極へ電圧を印加することにより画素を選択して表示する表示装置、およびこの表示装置に用いる表示用電極に関する。特定的には、本発明は、放電させるべき部分以外の部分に屈曲部が存在する場合に、その屈曲部に所定の曲率を持たせることによって誤放電を防止する表示用電極と、この表示用電極を用いた表示装置に関する。
【０００２】
【従来の技術】
平面表示装置としては、液晶ディスプレイ（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ：ＬＣＤ）、プラズマディスプレイ（Ｐｌａｓｍａ　Ｄｉｓｐｌａｙ　Ｐａｎｅｌ）、フィールドエミッションディスプレイ（Ｆｉｅｌｄ　Ｅｍｉｓｓｉｏｎ　Ｄｉｓｐｌａｙ：ＦＥＤ）などの表示装置が知られている。
【０００３】
ＰＤＰにおいては、通常、発光表示に用いる画素の選択、およびプラズマ放電のために、１００Ｖ程度からそれ以上の高電圧が電極に印加される。
また、ＦＥＤにおいても、電子を放出することにより画素を選択して発光させるために、アノード電極とカソード電極間には、通常５ｋＶ以上の高電圧が印加される。
【０００４】
上記の電極は、画素の微細化、表示装置の小型化のために、電極間の距離がなるべく小さくなるように高密度に形成される。
【０００５】
【発明が解決しようとする課題】
このように、駆動電圧がある程度高くなり電極間の距離が小さくなると、画素部や、画素が形成されているパネル本体部へ外部から電力を供給するための電力供給電極、ならびに電力供給電極から画素部へ至る電源ラインなどの部位において、画素の選択や発光に直接寄与しない放電を生じる可能性がある。画素の選択・発光に直接寄与しない、望ましくない放電としては、持続放電であるアーク放電や、火花を伴うスパーク放電などの放電がある。
【０００６】
このような望ましくない放電により、電源ラインにおいてショート等の不都合が発生する場合がある。その結果、点状欠陥、線状の画像傷等の画像欠陥が生じ、パネルの寿命を縮める要因となることもある。
製作や取り扱いを容易にするために、電源ラインの配線を場所により屈曲させている場合もあるが、このような屈曲部においては電界が集中するために、誤放電がより生じ易くなる。
【０００７】
したがって、本発明においては、画像表示に直接関係しない部位における誤放電を防止することが可能な表示用電極、および表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る表示用電極は、基板に、互いに平行に形成され、放電に用いる複数の条帯状電極素子と、前記複数の電極素子にそれぞれ連結し、配線に用いる複数の電極配線素子とを有し、前記複数の電極素子および電極配線素子のうち、屈曲され、放電に直接関与しない部分の屈曲部を、隣接する電極素子間および電極配線素子間において放電しない曲率で形成した表示用電極である。
【０００９】
また、本発明に係る表示装置は、基板に、互いに平行に形成され、放電に用いる複数の条帯状電極素子と、前記複数の電極素子にそれぞれ連結し、配線に用いる複数の電極配線素子とを有する表示装置であって、前記複数の電極素子および電極配線素子のうち、屈曲され、放電に直接関与しない部分の屈曲部を、隣接する電極素子間および電極配線素子間において放電しない曲率で形成した表示装置である。
【００１０】
本発明においては、基板に形成される表示用電極は、条帯状の電極素子と、電極配線素子とを有する。電極素子は、基板において、互いに平行に複数個形成されている。電極配線素子は、電極素子に連結され、電極素子の配線のために用いられる。電極配線素子を介して、電極素子に所定電圧を印加することによって画素の選択や表示が行なわれる。
表示用電極は、部分的に屈曲されて形成され、画素の選択・表示のための放電に直接関与する部分と、関与しない部分とを有する。
本発明においては、表示用電極の複数の電極素子と電極配線素子のうちの、画素の選択・表示のための放電に直接関与しない部分に存在する屈曲部を、隣接する電極素子間および電極配線素子間において放電しない曲率で形成してある。
これにより、屈曲部における電界集中が緩和され、画像表示に直接関与しない放電は生じない。
【００１１】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態について述べる。
【００１２】
第１実施形態
図１は、本発明に係る表示装置の第１実施形態としてのＰＤＰの概略的な全体構成図である。
図１に示すＰＤＰ１は、パネル本体部１００と、制御回路１０と、維持電極ドライバ１２と、アドレス電極ドライバ１５とを有する。
【００１３】
パネル本体部１００には、それぞれｍ本の維持電極Ｘ，Ｙが、交互に平行に形成されている。一例として、ｍ＝４８０である。
また、パネル本体部１００には、維持電極Ｘ，Ｙに直交して、ｎ本のアドレス電極Ａも形成されている。一例として、ｎ＝６４０である。
【００１４】
維持電極Ｘ，Ｙは、バッファを介して維持電極ドライバ１２に接続されている。
アドレス電極Ａも、バッファを介してアドレス電極ドライバ１５に接続されている。
維持電極ドライバ１２とアドレス電極ドライバ１５はどちらも制御回路１０に接続されており、制御回路１０からの制御信号を受けて、協働して画素を規定するように同期制御される。
【００１５】
後ほど詳述するが、維持電極ドライバ１２は、各維持電極Ｘと維持電極Ｙ間に所定の電圧を印加し、行走査単位を形成する。
アドレス電極ドライバ１５は、ｎ本のアドレス電極Ａに選択的に電圧を印加することにより列走査単位を形成する。
維持電極ドライバ１２によって選択された維持電極Ｘ，Ｙと、アドレス電極ドライバ１５によって選択されたアドレス電極Ａとの間の放電によりパネル本体部１００に封入されているガスがプラズマ化して発光する部分が１つの画素となる。
【００１６】
図２は、図１に図解したパネル本体部１００の概略構成を示す部分分解斜視図である。
図２には、一例として、誘電膜および保護膜を介して放電電極同士に放電を生じさせるＡＣ（Ａｌｔｅｒｎａｔｉｎｇ　Ｃｕｒｒｅｎｔ）型のパネルの構造を示す。このＡＣ型パネル本体部１００は、前面パネル１００ａと、背面パネル１００ｂとを有する。
前面パネル１００ａと背面パネル１００ｂとは、図に示すように、前面ガラス基板１０１と、背面ガラス基板１０６と、維持電極Ｘの１つである電極１０２ａと、維持電極Ｙの１つである電極１０２ｂと、アドレス電極Ａである電極１０７と、誘電膜１０４，１０８と、保護膜１０５と、複数の隔壁１０９と、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の蛍光体１１０，１１１，１１２とを有する。
【００１７】
製造後に画像表示面となる前面ガラス基板１０１は、背面ガラス基板１０６に対向して配置される。前面ガラス基板１０１の背面ガラス基板１０６への対向面に、複数のＸ電極１０２ａおよびＹ電極１０２ｂが交互に平行に形成されている。
Ｘ電極１０２ａおよびＹ電極１０２ｂとしては、たとえば、透明なＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）電極を用いる。
Ｘ電極１０２ａおよびＹ電極１０２ｂには、これらが長くなるほど抵抗値が増加する現象を緩和するために、Ｘバス電極１０３ａおよびＹバス電極１０３ｂがそれぞれさらに形成される。Ｘバス電極１０３ａおよびＹバス電極１０３ｂの導電率は、Ｘ電極１０２ａおよびＹ電極１０２ｂの導電率よりも高い。
【００１８】
前面ガラス基板１０１の、上記の各電極が形成されている面には、誘電膜１０４と保護膜１０５が、この順でさらに形成される。
【００１９】
背面ガラス基板１０６には、複数のアドレス電極１０７が、それぞれ平行にかつ実質的に等間隔に形成されている。
背面ガラス基板１０６の、アドレス電極１０７が形成されている面には、誘電膜１０８が形成される。そこにさらに、誘電体により構成される隔壁１０９が形成される。複数の隔壁１０９は、図２に図解のように、各アドレス電極１０７の間に、アドレス電極１０７に沿って形成される。
各隔壁１０９の間には、Ｒ蛍光体１１０とＧ蛍光体１１１とＢ蛍光体１１２とが、周期的に塗布形成されている。
【００２０】
前面ガラス基板１０１と背面ガラス基板１０６とは、Ｘ，Ｙ電極１０２ａ，ｂおよびＸ，Ｙバス電極１０３ａ，ｂと、アドレス電極１０７とが直交するように組立てられる。
隔壁１０９の頂上部が保護膜１０５に当接することにより形成される空間は、周縁部において気密封止され、その内部に、プラズマ化可能なガスが封入される。プラズマ化可能なガスとしては、たとえばヘリウム、ネオン、アルゴン、キセノンあるいはこれらの混合気体を用いることができる。
隔壁１０９によって仕切られている各空間が、それぞれプラズマ室となる。
【００２１】
Ｘ電極１０２ａとＹ電極１０２ｂ間に所定の電圧を印加し放電を生じさせることによって封入ガスがプラズマ化する。プラズマから放出された紫外線が各蛍光体１１０，１１１，１１２に照射されることにより、各色の可視光が発生する。この可視光が、透明な保護膜１０５、誘電膜１０４、Ｘ，Ｙ電極１０２ａ，ｂ、および前面ガラス基板１０１を透過して、表示光として認識される。
【００２２】
図２に示すようなＡＣ型パネルにおいては、誘電膜１０４を介して放電を生じさせているために、誘電膜１０４上の保護膜１０５の表面に電荷が残留する。このため、一度ガスをプラズマ化した後には、この最初のプラズマ化に必要な電圧よりも低い電圧を、発光パルスとしてＸ電極１０２ａとＹ電極１０２ｂに交互に印加するだけで、プラズマによる放電状態を容易に維持することができる。それ故、Ｘ電極１０２ａおよびＹ電極１０２ｂは維持電極とも呼ばれる。
【００２３】
上記の、誘電膜による壁電荷の残留が、ＡＣ型パネルのメモリー効果と呼ばれる。
壁電荷は、アドレス電極１０７に電圧を印加することにより、付与するか消去するかを選択することができる。
したがって、電圧を印加するアドレス電極を、列方向に配列されているアドレス電極１０７の中から任意に選択することによって、Ｘ電極１０２ａとＹ電極１０２ｂ間における行方向のプラズマ放電を、各アドレス電極１０７との交点ごとに形成される画素（セル）単位で制御することができる。
【００２４】
以下に、ＰＤＰ１の駆動方法について、階調表示を可能とするサブフィールド駆動法と呼ばれる駆動方法を例に挙げて記述する。サブフィールド駆動法は、放電セルの輝度が発光パルスの数に比例することを利用して階調表示を行なうものである。
図３（ａ）はサブフィールド駆動法の概念を示す図であり、図３（ｂ）は図３（ａ）の各サブフィールドにおける駆動パルスの状態を示す図である。
なお、以下では、各セルにプラズマ放電を生じさせることをセルへの書き込みと呼び、プラズマ放電を終了させることを消去と呼ぶ。
また、サブフィールド毎に一度全てのセルに書き込みをした後、表示しないセルを選択して消去する選択消去の場合を例に挙げて述べる。
【００２５】
図３（ａ）に示すように、サブフィールド駆動法においては、たとえば２５６の階調を表示する場合には、１フィールドを８個のサブフィールドに分割する。たとえばＮＴＳＣ（Ｎａｔｉｏｎａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ　Ｃｏｍｍｉｔｔｅｅ）方式においては、１フィールドは１６．７ｍｓｅｃである。
また、図３（ａ），（ｂ）においては左から右方向へ時間が進行するものとし、１サブフィールドは、リセットパルス２１１〜２１８が印加されるリセット期間と、アドレスパルス２２１〜２２８が印加されるアドレス期間と、サステインパルス２３１〜２３８が印加されるサステイン期間の３つの期間に分割される。
【００２６】
リセットパルス２１１〜２１８は、全てのセルにプラズマ放電を生じさせる電圧のことであり、Ｘ電極１０２ａとＹ電極１０２ｂとの間に印加される。Ｘ電極１０２ａとＹ電極１０２ｂ間に印加される電圧の大きさは、一例として約１６０〜４００Ｖである。
アドレスパルス２２１〜２２８は、プラズマ放電を停止するセルに対してのみ、壁電荷を消滅させるために印加される電圧のことであり、アドレス電極１０７とＹ電極１０２ｂとの間に印加される。アドレス電極１０７に対して印加される電圧の大きさは一例として約８０〜１００Ｖであり、Ｙ電極１０２ｂに対して印加される電圧の大きさは一例として約１６０〜１８０Ｖである。
サステインパルス２３１〜２３８は、書き込んだセルの放電を維持するためにＸ電極１０２ａとＹ電極１０２ｂとの間に印加される電圧のことであり、その大きさは一例として約１７０〜１９０Ｖである。
【００２７】
図３（ｂ）においては、ｎ本のアドレス電極１０７をＡ１〜Ａｎ電極として表わしており、ｍ本のＹ電極１０２ｂをＹ１〜Ｙｍ電極として表わしている。ただし、Ｘ電極１０２ａに関しては、ｍ本のＸ電極１０２ａの全てに同じ電圧が印加されるため、図３（ｂ）中では１本のグラフにより代表して描いている。
最初のサブフィールドを例にとって述べると、まず、リセットパルス２１１により全てのセルに書き込む。このとき、生成される壁電荷は全てのセルにおいて均一であり、発光により画面全体が白くなる。
次に、アドレスパルス２２１により、表示しないセルを消去してゆく。図３（ｂ）に示すように、Ｙ１〜Ｙｍ電極に順に電圧を印加して走査してゆき、同時に、消去するセルが存在するアドレス電極に、Ｙ電極とは逆の電圧を印加することにより、それぞれの電極の交点におけるセルの壁電荷が消去される。以上により、任意の位置のセルを消去することができる。
【００２８】
以上の状態においてサステインパルス２３１を印加することにより、消去せずに残ったセルが発光して表示されることになる。
このサステインパルスの回数を、サブフィールド毎に重み付けして変化させることによって、階調表示を実現することができる。本実施形態においては、サステインパルス２３１〜２３８における印加パルスの相対的な回数が、２ｉ（ｉは０〜７の整数）により変化する。最も印加回数の多い、最初のサブフィールドのサステインパルス２３１における印加回数は、最も印加回数の少ない最後のサブフィールドのサステインパルス２３８の２７、即ち１２８倍である。
【００２９】
サステインパルス２３１を印加し終えて、最初のサブフィールドを表示し終えたら、リセットパルス２１２を印加することにより、再び全セルに対し書き込みを行ない、全画面を白くする。
次に、先ほどと同様に、アドレスパルス２２２により表示しないセルを選択して消去する。
今度は、サステインパルス２３８に対して相対的に２６、即ち６４倍の印加回数を有するサステインパルス２３２を印加して、表示するセルを発光させる。
【００３０】
以上のような手順を、基準となるサステインパルス２３８を印加する最後のサブフィールドまで繰り返すことにより、１つのフィールドが表示される。
２ｉ（ｉ＝０〜７）で規定される相対的な数のサステインパルス２３１〜２３８のいずれか、またはそれらを組み合わせて印加することにより、放電させず黒く表示させる場合も含めて、２５６通りの輝度を実現することができる。
逆にいえば、アドレス期間において消去されずに残されるセルは、表示させる輝度を実現させるために必要なサステインパルスを印加すべきセルである。したがって、輝度の違いにより、１フィールドにおいて１度も消去されないセルもあれば、８個のサブフィールド全てにおいて選択されて消去されるセルもある。
【００３１】
選択書き込みの場合には、壁電荷を消去するリセットパルス２１１〜２１８によって全セルを一度消去し、表示させるセルに対してのみアドレスパルス２２１〜２２８によって選択的に壁電荷を付与しておいてからサステインパルス２３１〜２３８を印加することによって、選択したセルを発光表示させる。
【００３２】
以下では、各電極の構成についてさらに詳細に述べる。
図４（ａ）は、前面ガラス基板１０１におけるＸ，Ｙ電極１０２ａ，ｂ、とＸ，Ｙバス電極１０３ａ，ｂの配線構造を示しており、図４（ｂ）は、背面ガラス基板１０６におけるアドレス電極１０７の配線構造を示している。
前述したように、条帯状のＸ電極１０２ａとＹ電極１０２ｂは、前面ガラス基板１０１上に交互に平行に形成される。Ｘ電極１０２ａ上にはＸバス電極１０３ａが、Ｙ電極１０２ｂ上にはＹバス電極１０３ｂが、それぞれさらに配線される。
図４（ａ）では、一例として、Ｘバス電極１０３ａ同士、Ｙバス電極１０３ｂ同士が４本ずつ纏められて、前面ガラス基板１０１の両端部において、電力供給の接続のための前面基板用タブ２５０ａに連結されている。Ｘ，Ｙバス電極１０３ａ，ｂは、Ｘ，Ｙ電極１０２ａ，ｂから前面基板用タブ２５０ａの間において、屈曲されて配線されている。
Ｘ，Ｙ電極１０２ａ，ｂが本発明における電極素子に相当し、Ｘ，Ｙバス電極１０３ａ，ｂが本発明における電極配線素子に相当する。
【００３３】
図４（ｂ）に示す背面ガラス基板１０６においては、アドレス電極１０７は透明である必要はないため、ＩＴＯ等の透明ではあるが抵抗の大きい材料ではなく、ＡｇやＡｌ等の導電率の良い材料を用いて、平行な条帯状に形成する。各アドレス電極１０７は、互いに平行に形成された部分の端部においては屈折して配線され、数本ずつ纏められて、背面ガラス基板１０６の両端部において、電力供給の接続のための背面基板用タブ２５０ｂに連結される。図４（ｂ）においては、アドレス電極１０７の、延長して屈曲配線する端部を１本おきに変えており、その端部を、片側で４本ずつ纏めて背面基板用タブ２５０ｂに連結している。
【００３４】
アドレス電極１０７に関しては、図４（ｂ）中の互いに平行に形成されている部分が本発明における電極素子に相当し、端部において屈曲して配線されている部分１０７０が電極配線素子に相当する。
また、Ｘ，Ｙ電極１０２ａ，ｂ、とＸ，Ｙバス電極１０３ａ，ｂ、ならびにアドレス電極１０７とにより、本発明における表示用電極の一実施態様が構成される。
前述のように、セルを選択して表示するための放電に直接関与するのは、Ｘ，Ｙ電極１０２ａ，ｂとアドレス電極１０７のうちの互いに平行に形成されている部分のみであり、アドレス電極１０７のうちの電極配線素子１０７０と、Ｘ，Ｙバス電極１０３ａ，ｂは、画像表示のための放電には直接は関与しない。
【００３５】
上述のように、ＰＤＰ１においては、アドレス電極１０７およびＸ，Ｙ電極１０２ａ，ｂの個々にはたとえば８０〜１９０Ｖ程度、全体としては１７０〜４００Ｖ程度の高電圧が印加される。
また、これらの電極は、たとえば５０μｍ程度の狭いピッチで形成される。これらの電極を上記のように屈曲させ、数本ずつ纏めてタブに連結するのは、電極を交互に引き出すことにより、画像表示に直接関与しない部分における電極間のピッチを可能な限り広くするとともに、広い範囲に存在する電極を、電力供給等の取り扱いの容易さのために、可能な限り集合させるためである。
このように、ある程度高い電圧が印加され、かつ電極間のピッチが狭い場合には、図４（ａ），（ｂ）に示すような、Ｘ，Ｙバス電極１０３ａ，ｂおよびアドレス電極１０７の屈曲部１５０において、画像表示には直接関与しない、アーク放電等の誤放電が発生する可能性がある。
【００３６】
図５（ａ）は、図４（ａ），（ｂ）における屈曲部１５０の拡大図である。図５（ａ）においては、一例として、Ｘバス電極１０３ａの屈曲部１５０について示す。複数のＸバス電極１０３ａは、距離ｄを保ちながら屈曲されて、等間隔に形成されている。各Ｘバス電極１０３ａの線幅ｗは、一例として約６０μｍである。
各バス電極１０３ａの屈曲部１５０には、曲率半径ｒの曲率を設けてある。
【００３７】
図５（ｂ）に示す従来の場合のように、屈曲部１５０に十分な曲率を設けない場合には、屈曲部１５０において電界集中が生じ、隣接するＸバス電極１０３ａの屈曲部１５０間において、電界が不均一となりアーク放電やスパーク放電等の誤放電が発生する場合がある。
しかし、本実施形態においては、屈曲部１５０の曲率を、隣接するＸバス電極１０３ａ間の電界が不均一にならないように十分に大きく設ける。したがって、隣接するＸバス電極１０３ａの屈曲部１５０間において電界集中が発生せず、誤放電が生じない。
【００３８】
誤放電が発生しなくなる最小の曲率半径ｒは、Ｘバス電極１０３ａ間の距離ｄに応じて変化する。鳳誠三郎他著、電気学会編「電離気体論」の１１４，１１５ページには、平行板電極の端部における不平等電界破壊を回避するために、平行板電極の端部に丸み、即ち曲率を与える方法が記載されている。上記文献によれば、平行板電極間の距離の１／２以上の曲率が端部に設けられれば、不平等電界破壊は生じない。
【００３９】
図５（ａ）に示すように、距離ｄを保ちながら屈曲されて形成されている電極の場合にも、屈曲部１５０が、平行な電極の端部であると考えれば、上記の理論は適用可能であると考えられる。即ち、屈曲部１５０に対して、電界集中が生じない最小の曲率半径ｒは、Ｘバス電極１０３ａ間の距離ｄを用いて、下記式によって与えることができる。
【００４０】
【数３】
2004079285.tif 000003
【００４１】
なお、上式（３）における補正係数εは、Ｘバス電極１０３ａ間に介在する物質Ｐｍの誘電率を考慮に入れるためのものである。物質Ｐｍが空気の場合には、ε＝１となる。
式（３）の関係を満たす平行板電極は、ロゴウスキ電極と呼ばれる。
【００４２】
一例として、線幅ｗが６０μｍのＸバス電極１０３ａに、約２００Ｖの電圧が印加されており、図５（ｂ）に示すようにある角度θの屈曲部１５０が存在している場合に、従来は、距離ｄが約１７０μｍ程度でアーク放電が発生していた。
しかしながら、ε＝１として、距離ｄを１５０μｍまで縮めた場合にも、角度θの屈曲部１５０に曲率半径８０μｍの曲率を設けたＸバス電極１０３ａを用いると、同じ２００Ｖの電圧が印加された場合にも、アーク放電は生じなかった。
【００４３】
以上のような形状の屈曲部１５０を有するＸ，Ｙバス電極１０３ａ，ｂおよびアドレス電極１０７と、これらの電極を有するパネル本体部１００は、以下に記述するような方法によって製造することができる。
図６（ａ）〜（ｃ）と図７（ｄ）〜（ｇ）、および図８（ａ）〜（ｃ）と図９（ｄ）〜（ｆ）は、本実施形態に係るパネル本体部１００の製造方法の一例を示すための模式的な断面図である。したがって、各図における各部材の大きさや縮尺等の関係は、必ずしも実際の通りではない。
【００４４】
まず、図４（ａ）における断面Ｉ−Ｉから見た断面図である図６（ａ）〜（ｃ）および図７（ｄ）〜（ｇ）を参照して、前面パネル１００ａの製造方法について述べる。
図６（ａ）に示すように、たとえば石英ガラスやソーダライムガラス等のガラス基板１０１の表面に、ＩＴＯ等の透明導電膜１０２をたとえば蒸着法により成膜する。導電膜１０２の膜厚は、一例として約１００〜２００ｎｍである。
その上からさらに、ノボラック等の感光性樹脂を用いてレジスト３１１を成膜する。
レジスト３１１層に対して、たとえばＣｒ等の金属薄膜を用いたマスク３２１のパターンを転写する。たとえば、水銀ランプにより得られる波長３６５〜４８０ｎｍの紫外光を、マスク３２１を介してレジスト３１１に照射してレジスト３１１を感光させることによって、マスク３２１のパターンがレジスト３１１に転写される。
【００４５】
マスク３２１のパターンに応じて感光したレジスト３１１を現像液により現像すると、図６（ｂ）に示すように、所望のパターンのレジスト３１２が得られる。
【００４６】
レジスト３１２により所定パターンが形成された導電膜１０２を、たとえば塩酸系の洗浄液によってエッチングする。これにより、レジスト３１２が形成されている部分以外の導電膜１０２が溶解される。
導電膜１０２のエッチング終了後、残ったレジスト３１２を除去することにより、図６（ｃ）に示すように、前面ガラス基板１０１上にＸ，Ｙ電極１０２ａ，ｂが形成される。
Ｘ，Ｙ電極１０２ａ，ｂは、上面から見た場合に、図４（ａ）に示すように、条帯状で、互いに平行に等間隔に形成される。
【００４７】
Ｘ，Ｙ電極１０２ａ，ｂが形成された前面ガラス基板１０１に対して、たとえば図７（ｄ）に示すように、ＡｌやＣｕ等の導電材料による導電膜１０３をたとえばスパッタリングによって形成する。導電膜１０３上からさらに感光性のレジスト３３１を塗布し、図６（ａ）の場合と同様にマスク３４１を用いてレジスト３３１を所定のパターンに感光する。
【００４８】
感光したレジスト３３１を現像液により現像した後に洗浄すると、図７（ｅ）に示すように、導電膜１０３上に所望パターンのレジスト３３２が形成される。
レジスト３３２が形成された導電膜１０３をエッチング後、レジスト３３を除去することにより、図７（ｆ）に示すように、Ｘ，Ｙ電極１０２ａ，ｂ上にＸ，Ｙバス電極１０３ａ，ｂがそれぞれ形成される。
Ｘ，Ｙバス電極１０３ａ，ｂは、上面から見た場合に、図４（ａ）に示すように、Ｘ，Ｙ電極１０２ａ，ｂ以外の前面ガラス基板１０１上にも、前述したような曲率を有する形状でパターンニングされる。
【００４９】
ＡｌやＣｕをスパッタリングする代わりに、感光性のＡｇペーストを塗布することによって導電膜１０３を形成した場合には、レジスト３３１を用いず、マスクによってＡｇペーストからなる導電膜１０３を直接感光することによりＸ，Ｙバス電極１０３ａ，ｂを形成することも可能である。
【００５０】
Ｘ，Ｙバス電極１０３ａ，ｂまでが形成された前面ガラス基板１０１に対して、図７（ｇ）に示すように、誘電膜１０４および保護膜１０５を順次成膜する。
誘電膜１０４は、たとえばＳｉＯ２系のガラス質誘電体を、スパッタリングやＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）により、たとえば２５〜３０μｍ堆積することによって形成する。
保護膜１０５は、一例として、ＭｇＯをＥＢ（Ｅｌｅｃｔｒｏｎ　Ｂｅａｍ）蒸着することによって形成する。ＭｇＯは、プラズマに対する耐性が高いうえに、２次電子放出係数が大きく放電し易いために、保護膜として適している。
誘電膜１０４および保護膜１０５は、前面ガラス基板１０１のうちの、少なくともＸ，Ｙ電極１０２ａ，ｂが形成されている部分には形成される。
保護膜１０５の形成により、前面パネル１００ａが完成する。
【００５１】
次に、図４（ｂ）における断面ＩＩ−ＩＩから見た断面図である図８（ａ）〜（ｃ）および図９（ｄ）〜（ｆ）を参照して、背面パネル１００ｂの製造方法について述べる。
図８（ａ）に示すように、図６（ａ）の場合と同様に、たとえば石英ガラスやソーダライムガラス等のガラス基板１０６の表面に、導電膜１７０およびレジスト３５１層を形成する。ただし、導電膜１７０としては、たとえばＡｇやＡｌ等の高導電率材料を用いる。
【００５２】
図６（ａ）〜（ｃ）の場合と同様に、マスク３６１を用いて所定のパターンに感光させたレジスト３５１を用いて導電膜１７０をエッチングすることによって、図８（ｂ）に示すように、背面ガラス基板１０６上に、アドレス電極１０７が形成される。
アドレス電極１０７は、上面から見た場合に、図４（ｂ）に示すように、電極素子として平行に形成されている部分だけでなく、電極配線素子として屈曲部１５０を有する部分１０７０も同時にパターンニングされて形成される。
【００５３】
アドレス電極１０７が形成された背面ガラス基板１０６に対して、図８（ｃ）に示すように、まずガラス質の誘電膜１０８を、たとえば印刷法やＣＶＤによって、たとえば２０〜３０μｍの膜厚に形成する。
この誘電膜１０８によって下地を形成したのちに、もう一度ガラス質の誘電膜１９０を、たとえば、印刷法によって１５０〜２００μｍの膜厚に形成する。
【００５４】
この誘電膜１９０に対して、前述してきたようなフォトリソグラフィの手法によって、所定の形状にパターンニングしたレジスト３７２を形成する。本実施形態においては、図９（ｄ）に示すように、パターンニングされたレジスト３７２は、アドレス電極１０７の間において、アドレス電極１０７と平行にかつ互いに平行に位置する。
【００５５】
レジスト３７２が形成された誘電膜１９０に対してサンドブラスト手法を適用する。サンドブラスト手法に用いられ、高速で噴射される噴射粒子は、レジスト３７２により保護されていない部分の誘電膜１９０を除去する。これにより、図９（ｅ）に示すように、誘電膜１０８上のアドレス電極１０７間に、誘電体による隔壁１０９が形成される。
【００５６】
レジスト３７２を除去後、各隔壁１０９間には、Ｒ蛍光体１１０とＧ蛍光体１１１とＢ蛍光体１１２とが、適宜定められる周期ごとに塗布形成される。各蛍光体も、たとえばフォトリソグラフィ手法を適用して、感光性でペースト状の蛍光体を全面に塗布し、必要な部分のみを感光させた後に他の部分は除去するという工程を色ごとに３回繰り返すことによって形成することができる。蛍光体の形成により背面パネル１００ｂが完成する。
【００５７】
完成した前面パネル１００ａと背面パネル１００ｂとを、電極素子としてのＸ，Ｙ電極１０２ａ，ｂとアドレス電極が直交するように組立てて、前述のようにプラズマ化可能なガスを封入する。その後、前面パネル１００ａのＸ，Ｙバス電極１０３ａ，ｂに前面基板用タブ２５０ａを取付け、背面ガラス基板１０６の端部側においてアドレス電極１０７に背面基板用タブ２５０ｂを取付けることによって、パネル本体部１００が製造される。
【００５８】
以上のように、本第１実施形態によれば、電極のうちの放電に直接関与しない部分の屈曲部において、不均一な電界の発生に起因するアーク放電やスパーク放電等の誤放電が生じにくくなる。
誤放電が生じにくくなることにより、表示用の電極自体、ならびにこの表示用電極を用いたパネル本体部１００およびＰＤＰ１の長寿命化を実現することができる。
また、誤放電によるショート等の不都合が発生しないため、それに伴う点状欠陥や線状の画像傷等の画像欠陥が生じることがなく、画質の劣化を抑制することが可能になる。
【００５９】
さらに、電極の配線ピッチを狭めることができるため、表示用電極を従来よりも高密度化することが可能になる。それに伴い、電極配線素子やその駆動回路の小型化、ならびにセルの微細化を実現することも可能になる。その結果、高画質のＰＤＰを容易に提供することが可能になる。
また、本実施形態において記載した表示用電極は、フォトリソグラフィ等の、従来のパターンニング技術を適用することによって形成することが可能であるため、製造が容易であり、また、表示用電極およびＰＤＰ１の製造コスト上昇への影響もほとんどない。
【００６０】
第２実施形態
図１０は、本発明に係る表示装置の第２実施形態としてのＦＥＤ（フィールドエミッションディスプレイ）の概略的な全体構成図であり、図１１は、図１０における１つの選択画素を拡大して示した斜視構成図である。
図１０に示すＦＥＤ２は、パネル本体部２００と、制御回路１０と、列駆動ドライバ１２０と、行駆動ドライバ１２５とを有する。
【００６１】
パネル本体部２００は、図１１に図解のような画素を、所定の個数マトリクス状に配置することにより構成されている。
各画素のグリッド３５は行毎に互いに接続され、図１０においては最も左側の画素のグリッド３５から、グリッド配線素子３５ａを介して行駆動ドライバ１２５に接続される。
各画素のカソード電極６０は、列毎に互いに接続され、図１０においては最も下側の画素のカソード電極６０から、カソード電極配線素子６０ａを介して列駆動ドライバ１２０に接続される。
図１１に示す各画素のアノード電極２５も、図１０においては図示はしないが、たとえば列駆動ドライバ１２０に、列毎に接続される。
行駆動ドライバ１２５と列駆動ドライバ１２０はどちらも制御回路１０に接続されており、制御回路１０からの制御信号を受けて、協働して画素を規定するように同期制御される。
アノード電極２５、グリッド３５、ならびにカソード電極６０が、本発明における電極素子の一実施態様に相当する。
【００６２】
列駆動ドライバ１２０は、制御回路１０からの指令を受けて、列毎に、画素のアノード電極２５とカソード電極６０との間に、所定の電圧を印加する。
行駆動ドライバ１２５は、制御回路１０からの指令を受けて、列駆動ドライバ１２０が各列のアノード電極２５とカソード電極６０間に電圧を印加している間に、表示する画素が存在する画素の行に対して、グリッド配線素子３５ａを介してグリッド３５に共通した電圧を印加する。
アノード電極２５とカソード電極６０間と、グリッド３５の両方に電圧が印加されている画素が選択され、発光表示する。
たとえば、図１０において列Ｃ２のアノード電極２５とカソード電極６０間に電圧が印加され、行Ｌ１のグリッド３５に電圧が印加された場合には、行Ｌ１と列Ｃ２の交点の画素が選択される。
【００６３】
図１１に示すように、カソード電極６０は、背面ガラス基板１０６上に形成されている。列駆動ドライバ１２０に接続されるカソード電極６０は、図１１に示すように、第１実施形態の場合と同様の形状の屈曲部１５０を有するカソード電極配線素子６０ａを用いて配線される。
【００６４】
平坦に形成されたカソード電極６０の面上には、複数のＳｐｉｎｄｔ型エミッタ５０が形成される。ただし、図１０および図１１はそれぞれ模式的に構造を示しているため、両者においてエミッタ５０の数は一致していない。
エミッタ５０の図中上部には、各エミッタ５０に対応して貫通したグリッド孔が形成されたグリッド３５が配置される。
【００６５】
グリッド３５に対し、所定距離離れて、アノード電極２５と蛍光体１３０が順次設けられている前面ガラス基板１０１が、蛍光体面をグリッド３５側に向けて対向配置されている。
アノード電極２５としては、たとえばＩＴＯ等の透明電極を用いる。
蛍光体としては、Ｒ蛍光体１３０とＧ蛍光体１３１とＢ蛍光体１３２が、所定の幅で互いに平行に塗布形成されている。
また、前面ガラス基板１０１と背面ガラス基板１０６との間の空間は、真空状態に保持される。
【００６６】
前述のように、アノード電極２５はたとえば列駆動ドライバ１２０に接続される。列駆動ドライバ１２０に接続されるアノード電極２５は、図１１に示すように、第１実施形態の場合と同様の形状の屈曲部１５０を有するアノード電極配線素子２５ａを用いて配線される。
【００６７】
アノード電極２５とカソード電極６０との間に、一例として５〜１０ｋＶ程度の電圧を印加した状態において、アノード電極２５とグリッド３５との間に一例として１２Ｖ程度の電圧を印加することによって、エミッタ５０からの電子の放出を制御し、３つの蛍光体を選択的に発光させることができる。蛍光体から発した光は、透明なアノード電極２５および前面ガラス基板１０１を透過して、表示色として認識される。
【００６８】
このようなＦＥＤ２においても、アノード電極２５およびカソード電極６０には高電圧が印加され、また、各画素は高密度に集積配置される。また、画素の選択のために、隣接するアノード電極２５またはカソード電極６０間の電位は異なることがある。したがって、屈曲部１５０を有し隣接するアノード電極配線素子２５ａ、またはカソード電極配線素子６０ａ間において、画像表示のための放電とは直接関与しないアーク放電やスパーク放電等の誤放電が生じる可能性がある。
しかしながら、本第２実施形態においては、第１実施形態の場合と同様に、屈曲部１５０を、隣接するアノード電極配線素子２５ａ間およびカソード電極配線素子６０ａ間において放電しない曲率で形成しているため、誤放電は生じない。
【００６９】
このような形状を有するアノード電極配線素子２５ａおよびカソード電極配線素子６０ａも、第１実施形態の場合と同様に、アノード電極２５およびカソード電極６０を形成する場合に、フォトリソグラフィの手法によりアノード電極２５とカソード電極６０とにそれぞれ一体的に製造することができる。
【００７０】
本第２実施形態においても、第１実施形態の場合と同様の種々の効果がある。
また、本第２実施形態によれば、ＦＥＤのような、ＰＤＰ以外の表示装置についても本発明が適用可能であることが分かる。
【００７１】
なお、上述の実施形態においては、Ｘ，Ｙ電極１０２ａ，ｂやアノード電極２５、カソード電極６０等の電極素子については屈曲部を持たず、Ｘ，Ｙバス電極１０３ａ，ｂやアノード電極配線素子２５ａ、カソード電極配線素子６０ａ等の電極配線素子にのみ屈曲部が存在する場合について述べた。しかしながら、画素（セル）の形状を変化させるために、電極配線素子は屈曲されて配設されていてもよい。このような場合でも、ガスをプラズマ化させるグロー放電や電子を放出するための放電に用いられる屈曲部以外の屈曲部の形状が、前述のような隣接電極間において放電が生じない形状になっていれば、本発明の請求の範囲に含まれる。
また、上記の実施形態においてはＰＤＰとＦＥＤを例に挙げて述べたが、本発明はこれら以外にも、隣接電極間において放電が生じる可能性が発生する程度の高電圧を用いるあらゆる表示装置に適用することができる。
【００７２】
【発明の効果】
以上のように、本発明によれば、画像表示に直接関係しない部位における誤放電を防止することが可能な表示用電極、および表示装置を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態に係るプラズマディスプレイの概略構成図である。
【図２】図２は、図１に示すプラズマディスプレイの要部の分解斜視図である。
【図３】図３（ａ）は、図１に示すプラズマディスプレイの各画素の駆動方法の一例を示す図であり、図３（ｂ）は、図３（ａ）の一部における駆動パルスの状態を示す図である。
【図４】図４は図１に示すプラズマディスプレイの基板における電極の配線構造を示す平面図であり、図４（ａ）は前面基板における配線構造を示しており、図４（ｂ）は背面基板における配線構造を示している。
【図５】図５は、図４に示す電極の一部の拡大図であり、図５（ａ）は、屈曲部を本発明に係る形状に形成した場合を示しており、図５（ｂ）は、屈曲部を従来の形状に形成した場合を示している。
【図６】図６（ａ）〜（ｃ）は、図４（ａ）に示す前面基板の製造方法を示す断面図である。
【図７】図７（ｄ）〜（ｇ）は、図６（ａ）〜（ｃ）に続き、図４（ａ）に示す前面基板の製造方法を示す断面図である。
【図８】図８（ａ）〜（ｃ）は、図４（ｂ）に示す背面基板の製造方法を示す断面図である。
【図９】図９（ｄ）〜（ｆ）は、図８（ａ）〜（ｃ）に続き、図４（ｂ）に示す背面基板の製造方法を示す断面図である。
【図１０】図１０は、本発明の第２実施形態に係るフィールドエミッションディスプレイの概略構成図である。
【図１１】図１１は、図１０に示すフィールドエミッションディスプレイの要部の分解斜視図である。
【符号の説明】
１…プラズマディスプレイ、２…フィールドエミッションディスプレイ、１０…制御回路、１２…維持電極ドライバ、１５…アドレス電極ドライバ、２５…アノード電極、２５ａ…アノード電極配線素子、３５…グリッド、３５ａ…グリッド配線素子、５０…エミッタ、６０…カソード電極、６０ａ…カソード電極配線素子、１００，２００…パネル本体部、１００ａ…前面パネル、１００ｂ…背面パネル、１０１…前面ガラス基板、１０２，１０３，１７０…導電膜、１０２ａ…Ｘ電極、１０２ｂ…Ｙ電極、１０３ａ…Ｘバス電極、１０３ｂ…Ｙバス電極、１０４，１０８，１９０…誘電膜、１０５…保護膜、１０６…背面ガラス基板、１０７…アドレス電極、１０９…隔壁、１１０，１３０…赤色蛍光体、１１１，１３１…緑色蛍光体、１１２，１３３…青色蛍光体、１２０…列駆動ドライバ、１２５…行駆動ドライバ、１５０…屈曲部、２１１〜２１８…リセットパルス、２２１〜２２８…アドレスパルス、２３１〜２３８…サステインパルス、２５０ａ…前面基板用タブ、２５０ｂ…背面基板用タブ、３１１，３１２，３３１，３３２，３５１，３７２…レジスト、３２１，３４１，３６１…マスク、ｒ…曲率半径、ｗ…線幅
【図１】
2004079285.tif 000006
【図２】
2004079285.tif 000007
【図３】
2004079285.tif 000008
【図４】
2004079285.tif 000009
【図５】
2004079285.tif 000010
【図６】
2004079285.tif 000011
【図７】
2004079285.tif 000012
【図８】
2004079285.tif 000013
【図９】
2004079285.tif 000014
【図１０】
2004079285.tif 000015
【図１１】
2004079285.tif 000016