(57)【要約】【課題】抵抗値精度の高いポリシリコン抵抗素子を提供する。【解決手段】ゲルマニウムを含むポリシリコン膜（ポリＳｉＧｅ膜）はポリシリコン膜に比べてホウ素を高濃度に含有することができ、さらに低温におけるホウ素の活性化率が高いことから低抵抗にすることが容易な材料である。一方、抵抗の精度は材料だけではなく、膜厚や加工精度にも依存している。そこで、ポリシリコン膜とポリＳｉＧｅ膜を組み合わせることにより、それぞれの膜堆積工程でのランダムなバラツキを低減することができる。【選択図】  図１
2004165337.tif 000002
【特許請求の範囲】
【請求項１】
少なくともゲルマニウムを含むポリシリコン膜を用いて形成されていることを特徴とするポリシリコン抵抗素子。
【請求項２】
前記ゲルマニウムを含むポリシリコン膜とゲルマニウムを含まないポリシリコン膜とを積層して形成されていることを特徴とする請求項１に記載のポリシリコン抵抗素子。
【請求項３】
前記ゲルマニウムを含むポリシリコン膜の上下にゲルマニウムを含まないポリシリコン膜が積層して形成されていることを特徴とする請求項２に記載のポリシリコン抵抗素子。
【請求項４】
前記ゲルマニウムを含まないポリシリコン膜からなる第１の抵抗素子とゲルマニウムを含むポリシリコン膜からなる第２の抵抗素子とを金属配線により並列に接続されていることを特徴とする請求項１に記載のポリシリコン抵抗素子。
【請求項５】
前記ゲルマニウムを含むポリシリコン膜にカーボンが含まれていることを特徴とする請求項１〜４の何れか１つに記載のポリシリコン抵抗素子。
【請求項６】
前記ゲルマニウムを含むポリシリコン膜に導入された不純物がホウ素であることを特徴とする請求項１〜５の何れか１つに記載のポリシリコン抵抗素子。
【請求項７】
絶縁膜上にゲルマニウムを含まないポリシリコン膜と少なくともゲルマニウムを含むポリシリコン膜とからなる積層膜を形成し、前記積層膜をエッチングすることによりポリシリコン抵抗素子を形成することを特徴とするポリシリコン抵抗素子の製造方法。
【請求項８】
絶縁膜上に形成されたゲルマニウムを含まないポリシリコン膜を覆うように選択的にゲルマニウムを含むポリシリコン膜を形成したことを特徴とするポリシリコン抵抗素子の製造方法。
【請求項９】
前記ゲルマニウムを含むポリシリコン膜にカーボンが含まれていることを特徴とする請求項７又は８に記載のポリシリコン抵抗素子の製造方法。
【請求項１０】
前記ゲルマニウムを含むポリシリコン膜に導入された不純物がホウ素であることを特徴とする請求項７〜９の何れか１つに記載のポリシリコン抵抗素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアナログ回路などに用いられる抵抗素子に関し、特に低い寄生容量と高い抵抗精度を要求される抵抗として用いられるポリシリコン抵抗に関するものである。
【０００２】
【従来の技術】
従来、アナログ回路に用いられる抵抗は寄生容量の小さく、抵抗値の精度が高いことが要求されており、ポリシリコン膜に不純物を注入したポリシリコン抵抗素子が知られている（例えば、特許文献１〜３参照）。
【０００３】
【特許文献１】
特開昭５５−１６４２７号公報
【特許文献２】
特開昭６１−１６０９６１号公報
【特許文献３】
特開平０１−３０８０６２号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、抵抗値の精度向上に対する要求は高く、さらなる精度向上を実現するポリシリコン抵抗素子が要望されている。また、回路設計の自由度を上げるため、抵抗値の可変幅が広いことも要望されている。
【０００５】
本発明は上記問題点に鑑み、抵抗値の精度を向上させ、かつ抵抗値の可変幅が広いポリシリコン抵抗素子を提供するものである。
【０００６】
【課題を解決するための手段】
上記問題点を解決するために、本発明のポリシリコン抵抗素子は、その構造の一部にゲルマニウムを含むポリシリコン膜を使用するものであって、特に、ゲルマニウムを含むポリシリコン膜とゲルマニウムを含まないポリシリコン膜とを積層して形成されている。
【０００７】
また、本発明のポリシリコン抵抗素子の製造方法は、ゲルマニウムを含むポリシリコン膜の成膜仕様に合わせて、非選択成長の場合は絶縁膜上にゲルマニウムを含まないポリシリコン膜とゲルマニウムを含むポリシリコン膜とからなる積層膜を形成するものであり、一方、選択成長の場合は絶縁膜上に形成されたゲルマニウムを含まないポリシリコン膜を覆うようにゲルマニウムを含むポリシリコン膜を形成するものである。
【０００８】
これにより、ゲルマニウム（Ｇｅ）を含むポリシリコン膜（以下、ポリＳｉＧｅ膜と言う）は、Ｇｅを含まないポリシリコン膜に比べてホウ素（Ｂ）を高濃度に含有することができ、さらに低温の熱処理でもホウ素の活性化率が高いことから低抵抗にすることが容易である。したがって、ポリシリコン抵抗素子において抵抗値の可変幅を拡大させることができる。
【０００９】
一方、抵抗の精度は膜材料だけではなく、ポリシリコンの膜厚や加工精度にも依存する。そこで、ポリシリコン膜とポリＳｉＧｅ膜とを組み合わせることにより、それぞれの膜堆積工程でのランダムなバラツキを低減することができる。したがって、ポリシリコン抵抗素子において高精度な抵抗素子を実現することができる。
【００１０】
上記のポリシリコン抵抗素子とその製造方法において、ゲルマニウムを含むポリシリコン膜にカーボンが含まれていることが好ましい。また、ゲルマニウムを含むポリシリコン膜に導入された不純物がホウ素であることが好ましい。
【００１１】
【発明の実施の形態】
（第１の実施形態）
以下本発明の第１の実施形態について、図面を参照しながら説明する。
【００１２】
図１は本実施形態におけるポリシリコン抵抗素子の断面図である。図１において、１はシリコン基板、２はシリコン酸化膜、３はポリシリコン膜、４はポリＳｉＧｅ膜、５はポリシリコン膜、６はシリサイドの形成を防止する酸化膜、７はコバルトシリサイド層、８はタングステン（Ｗ）プラグ、９はアルミ配線である。
【００１３】
図２〜図３は本実施形態におけるポリシリコン抵抗素子の製造工程を示す断面図である。まず、図２（ａ）に示すように、シリコン基板１を約３００ｎｍ酸化して酸化シリコン膜２を形成する。なお、集積化されたデバイスでは、酸化シリコン膜２はＬＯＣＯＳやシャロートレンチなどの分離絶縁膜に相当する。
【００１４】
次に、図２（ｂ）に示すように、ＬＰ−ＣＶＤ技術を用いてポリシリコン膜３を１００ｎｍ堆積し、引き続いて、ＵＨＶ−ＣＶＤ技術を用いてポリＳｉＧｅ膜４を約５０ｎｍ堆積し、引き続きポリシリコン膜５を約２０ｎｍ堆積する。この時のＧｅ濃度は約１５％で、成長時にホウ素を約１Ｅ１９ａｔｏｍｓ／ｃｍ２の濃度で導入する。最上層のポリシリコン膜５にもホウ素を約１Ｅ１８ａｔｏｍｓ／ｃｍ２導入する。ポリシリコン膜３上に形成したのでポリＳｉＧｅ膜４およびポリシリコン膜５もポリクリスタルの状態である。
【００１５】
次に、図２（ｃ）に示すように、イオン注入によりホウ素を１０ｋｅＶ、２Ｅ１５ａｔｏｍｏｓ／ｃｍ２で注入する。その後、図３（ａ）に示すように、フォトリソグラフィ技術により抵抗素子形状にレジストパターン１０を形成し、ドライエッチング技術によりポリシリコン膜５とポリＳｉＧｅ膜４とポリシリコン膜３とをエッチングする。その後、レジストパターン１０を除去する。
【００１６】
次に、シリコン酸化膜６を約１２０ｎｍ堆積した後、ＲＴＡにより９００℃、１０秒でホウ素を活性化させる。その後、コンタクトを形成する領域の酸化膜６をドライエッチング技術により除去する。
【００１７】
次に、図３（ｂ）に示すように、コバルト（Ｃｏ）をスパッタ法で堆積した後、ＲＴＡを使用したシリサイド化技術によりＣｏシリサイド層７を形成する。
【００１８】
次に、図３（ｃ）に示すように、層間絶縁膜としてＢＰＳＧ膜１１を約１０００ｎｍ堆積した後、周知の技術を用いてＷプラグ８およびアルミ配線９を形成すると、図１のポリシリコン抵抗素子が作成される。
【００１９】
本実施形態によれば、ポリシリコン膜３上に直接ポリＳｉＧｅ膜４を形成することにより、ポリシリコン膜とポリＳｉＧｅ膜の２回の堆積を行うので堆積工程でのランダムなバラツキを抑制できる。ポリシリコン抵抗素子の大きさはその時代で最先端の加工技術を用いることにより従来よりも高い精度をもったポリシリコン抵抗素子ができる。また、ポリＳｉＧｅ膜はポリシリコン膜よりも抵抗を低減することが可能で、従来のポリシリコン抵抗素子よりも抵抗値の可変幅を拡大させることができる。
【００２０】
なお、本実施形態ではポリシリコン抵抗素子へのＢ注入条件を１０ｋｅＶ、２Ｅ１５ｃｍ−２としたが、所望の抵抗値が得られるように注入条件を最適化することは可能である。ＳｉＧｅ膜とＣｏとの反応はＳｉに比べると小さいためにＣｏシリサイドの形成が十分行えない場合が発生する。しかし、Ｃｏの反応性を確保するために本実施形態ではポリシリコン膜５を形成したが、Ｇｅ濃度が低い場合やシリサイド化温度が高い場合には直接ポリＳｉＧｅ膜４にＣｏを堆積してもＣｏとの反応性が高く、シリサイド化が正常に行われる。そのため、製造条件によってはポリシリコン膜５を省略することは可能である。
【００２１】
また、ポリシリコン膜３はノンドープのポリシリコン膜であったが、ポリシリコン抵抗素子以外の例えば、ヘテロバイポーラトランジスタと集積化する時にはＢドープのポリシリコン膜であっても構わない。
【００２２】
（第２の実施形態）
以下本発明の第２の実施形態について、図面を参照しながら説明する。
【００２３】
図４は本実施形態におけるポリシリコン抵抗素子の断面図で、ポリシリコン抵抗素子の形状を直方体と考えると短矩形側からみた断面である。なお、上述の図１は長矩形側からみた断面である。図５は本実施形態におけるポリシリコン抵抗素子の製造工程を示す断面図である。図４と図５において、図１〜図３と同じものには同一の番号を付与している。
【００２４】
まず、第１の実施形態と同様にして、シリコン基板１を約３００ｎｍ酸化して酸化シリコン膜２を形成する。次いで、図５（ａ）に示すように、Ｇｅを含まないポリシリコン膜３を堆積した後、フォトリソグラフィ技術を用いて抵抗素子のレジストパターン１０を形成する。その後、ポリシリコン膜３をドライエッチングして抵抗素子を形成する。
【００２５】
次に、図５（ｂ）に示すように、ＵＨＶ−ＣＶＤ法の選択成長技術を用いて、ポリシリコン膜３の表面のみにポリＳｉＧｅ膜４を形成する。ここで、ポリＳｉＧｅ膜４は、第１の実施形態と同様にして、Ｇｅ濃度が１５％であり、ホウ素を含んでいる。選択成長技術においてＳｉＧｅ膜の成長速度がシリコンあるいはポリシリコン上では酸化膜上よりも速いことを利用しているため、第１の実施形態のシリコン膜を形成することは選択性が破れ、酸化膜２上にもポリシリコン膜が形成され電気的にショートする可能性が増えることから、本実施形態ではシリコン膜を採用していない。その後の製造工程は第１の実施形態と同様である。
【００２６】
本実施形態では選択成長というＳｉＧｅ成長特有のエピタキシャル技術を使用することにより、電流の流れやすい表面を低抵抗なポリＳｉＧｅ膜で形成することができるので抵抗値の精度が向上できる。
【００２７】
（第３の実施形態）
以下本発明の第３の実施形態について、図面を参照しながら説明する。
【００２８】
図６は本実施形態におけるポリシリコン抵抗素子の断面図であり、図７はその製造工程の断面図を示すものである。図６と図７において、図１〜図３と同じものには同一の番号を付与している。
【００２９】
まず、第１の実施形態と同様にして、シリコン基板１を約３００ｎｍ酸化して酸化シリコン膜２を形成する。次いで、図７（ａ）に示すように、Ｇｅを含まないポリシリコン膜３を堆積した後、フォトリソグラフィ技術を用いて抵抗素子のレジストパターン１０を形成する。その後、ポリシリコン膜３をドライエッチングして抵抗素子を形成する。
【００３０】
次に、イオン注入技術によりホウ素を８ｋｅＶ、５Ｅ１５ａｔｏｍｓ／ｃｍ２で注入する。その後、活性化のために１０００℃、１０秒の熱処理を行う。次いで、図７（ｂ）に示すように、ＬＰ−ＣＶＤ技術によりシリコン酸化膜１２を約５０ｎｍ堆積する。
【００３１】
次に、図７（ｃ）に示すように、ＵＨＶ−ＣＶＤ技術を用いて、酸化膜１２上にポリＳｉＧｅ膜４を形成し、引き続いてポリＳｉ膜５を成長する。ここで、ポリＳｉＧｅ膜４は、第１の実施形態と同様にして、Ｇｅ濃度が１５％であり、ホウ素を含んでいる。その後の製造工程は第１の実施形態と同様である。
【００３２】
ただし、図６に示すように、アルミ配線９はＷプラグ８を介してポリシリコン素子３およびポリＳｉＧｅ素子４に並列に接続している。これにより、２つの抵抗体を回路上は１つの抵抗体として取り扱うことが可能になる。
【００３３】
本実施形態ではポリシリコン抵抗素子とポリＳｉＧｅ抵抗素子とを製造上は別々に形成しているため、どのような素子とも集積化できる。例えば、第１の実施形態や第２の実施形態ではポリＳｉＧｅ膜４の下地に必要だったポリシリコン膜３は、本実施形態ではポリＳｉＧｅ膜４の成長前に必要ではない。逆に、第１の実施形態や第２の実施形態と同様にして、別のポリシリコン膜とポリＳｉＧｅ膜４とを積層する構成を酸化膜１２上に形成することは容易である。
【００３４】
また、２つの抵抗素子は重ねて作成することができるので素子面積を増大させることがない。
【００３５】
なお、これまではポリシリコン抵抗素子として単独素子としての実施形態を説明してきたが、ポリシリコン抵抗のみを集積化したデバイス（または回路）を作成することはないので必ずアクティブな素子が存在する。最近は高速な素子としてＳｉＧｅベースのヘテロバイポーラトランジスタ（以下、ＳｉＧｅ−ＨＢＴと言う）が使用されている。
【００３６】
ＳｉＧｅ−ＨＢＴと本発明のポリシリコン抵抗素子を組み合わせる場合、ＳｉＧｅ−ＨＢＴの製造プロセスではＳｉＧｅのエピ成長工程が存在するので、その工程で同時にポリシリコン抵抗素子のＳｉＧｅ膜４を堆積することで、高性能トランジスタと高精度抵抗素子とを搭載したデバイスが工程数の増加を抑制しながら実現できる。この時、ポリシリコン抵抗素子のＳｉＧｅ膜４はＳｉＧｅ−ＨＢＴの形成条件に合わせたものを使用することができる。さらに、ＳｉＧｅ層に炭素（Ｃ）が存在するとホウ素の拡散が抑制されることが知られており、本実施形態のＳｉＧｅ膜に炭素を添加することによりホウ素の拡散による散逸が抑制されるので、より一層抵抗精度を向上させることができる。
【００３７】
【発明の効果】
以上のように本発明は、ポリシリコン抵抗素子にＧｅを含むポリシリコン膜を使用することにより抵抗値の可変幅を拡大でき、またＧｅを含むポリシリコン膜とＧｅを含まないポリシリコン膜とを積層して形成するので膜堆積工程でのランダムなバラツキが低減され、高精度な抵抗素子を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるポリシリコン抵抗素子の断面図
【図２】本発明の第１の実施形態におけるポリシリコン抵抗素子の製造工程の断面図
【図３】本発明の第１の実施形態におけるポリシリコン抵抗素子の製造工程の断面図
【図４】第２の実施形態におけるポリシリコン抵抗素子の断面構造図
【図５】第２の実施形態におけるポリシリコン抵抗素子の製造工程の断面図
【図６】第３の実施形態におけるポリシリコン抵抗素子の断面図
【図７】第３の実施形態におけるポリシリコン抵抗素子の製造工程の断面図
【符号の説明】
１  シリコン基板
２  シリコン酸化膜
３  Ｇｅを含まないポリシリコン膜
４  ポリＳｉＧｅ膜
５  ポリシリコン膜
６  シリコン酸化膜
７  コバルトシリサイド層
８  Ｗプラグ
９  アルミ配線
【図１】
2004165337.tif 000003
【図２】
2004165337.tif 000004
【図３】
2004165337.tif 000005
【図４】
2004165337.tif 000006
【図５】
2004165337.tif 000007
【図６】
2004165337.tif 000008
【図７】
2004165337.tif 000009