(57)【要約】【課題】 エッチング、薄膜トランジスタマトリックス基板およびその製造方法に関し、段差を緩和することのできるエッチング方法を提供する。【解決手段】 下地表面上にＡｌまたはＡｌ合金の層を形成する工程と、前記ＡｌまたはＡｌ合金の層の表面をＴＭＡＨで処理する工程と、前記ＴＭＡＨで処理したＡｌまたはＡｌ合金の層の表面上にレジストパターンを形成する工程と、前記レジストパターンをエッチングマスクとして用い、前記ＡｌまたはＡｌ合金の層をウエットエッチングする工程とを含む。【選択図】図１
2004165688.tif 000002
【特許請求の範囲】
【請求項１】
平坦な表面を有する絶縁基板と、
前記絶縁基板の平坦な表面上に形成され、半導体よりなる複数の島状パターンと、
前記複数の島状パターンの各々の中間部を横断して形成されたゲート絶縁膜と、
前記ゲート絶縁膜の各々の電流方向端部から後退した中央部上に形成され、前記平坦な表面の法線に対して傾斜し、順テーパを形成する側面と、前記法線に対してほぼ垂直な上面とを有するゲート電極兼ゲート配線のゲート層と、
前記島状パターン、前記ゲート絶縁膜、前記ゲート層に接し、これらを覆って前記絶縁基板上に形成された層間絶縁膜と、
を有し、
前記ゲート絶縁膜は、前記ゲート層より幅広であり、
前記ゲート層の近傍に段差をそなえてなる
薄膜トランジスタマトリックス基板。
【請求項２】
傾斜した前記側面は、平坦な前記表面に対して一定の傾斜角度を有する請求項１記載の薄膜トランジスタマトリックス基板。
【請求項３】
前記傾斜角度は、２０°〜７０°の範囲の角度である請求項２記載の薄膜トランジスタマトリックス基板。
【請求項４】
前記ゲート層に覆われていない、前記ゲート絶縁膜の羽根状部分が約０．１μｍ〜約２μｍの幅を有する請求項１〜３のいずれかに記載の薄膜トランジスタマトリックス基板。
【請求項５】
前記ゲート層が、ＡｌまたはＡｌ合金で形成されている請求項１〜４のいずれかに記載の薄膜トランジスタマトリックス基板。
【請求項６】
前記島状パターンを横断するゲート絶縁膜およびその上の前記ゲート層は、前記島状パターンの外部まで延在し、さらに
前記層間絶縁膜上に形成され、前記島状パターンの外部で前記ゲート層と交差するバス配線層、
を有する請求項１〜５のいずれかに記載の薄膜トランジスタマトリックス基板。
【請求項７】
前記島状パターンは、前記ゲート絶縁膜外側でゲート絶縁膜に覆われていない部分に形成され、高不純物濃度を有する高濃度領域と、前記ゲート絶縁膜に覆われ、前記ゲート層に覆われていない部分に形成され、前記高不純物濃度よりも低い低不純物濃度を有する低濃度領域と、を含む請求項１〜６のいずれかに記載の薄膜トランジスタマトリックス基板。
【請求項８】
並行に配列された複数のゲート配線と、層間絶縁膜を介して前記複数のゲート配線と交差し、並行に配列された複数のドレイン配線と、前記複数のゲート配線と前記複数のドレイン配線との各交点近傍で前記ゲート配線の一部と交差して、その下方に配置された半導体の島状パターンと、前記島状パターンを横断し、前記ゲート配線との間に配置されたゲート絶縁膜とを備えた薄膜トランジスタマトリックス基板であって、
前記ゲート配線は、前記ゲート絶縁膜上に積層されると共に、順テーパを形成する側面を備え、
前記ゲート絶縁膜は、前記ゲート配線より幅広であり、且つ、前記ゲート配線の両側近傍に段差を備え、
前記層間絶縁膜は前記島状パターン、前記ゲート絶縁膜、前記ゲート配線と接し、これらを覆ってなる、
薄膜トランジスタマトリックス基板。
【請求項９】
平坦な表面を有する絶縁基板と、前記絶縁基板の平坦な表面上に形成された半導体よりなる複数の島状パターンと、前記島状パターンを横断して前記絶縁基板上に形成されたストライプ状のゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート配線と、前記島状パターン、前記ゲート絶縁膜、前記ゲート配線に接し、これらを覆う層間絶縁膜と、前記層間絶縁膜を介して前記ゲート配線と交差するドレイン配線とを有し、
前記交差部において、前記ゲート配線は、前記平坦な表面の法線に対して傾斜し、順テーパーを形成する側面と、前記法線に対してほぼ垂直な上面とを有し、前記ゲート絶縁膜は、前記ゲート配線より幅広であり、且つ、前記ゲート配線の両側近傍に段差を備えてなる薄膜トランジスタマトリックス基板。
【請求項１０】
絶縁基板上に相補型トランジスタを備えた薄膜トランジスタマトリックス基板であって、
前記相補型トランジスタを構成する、一方の導電型のトランジスタと他方の導電型のトランジスタは、それぞれ半導体よりなる島状パターンと、前記島状パターンの各々を横断して形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記島状パターン、前記ゲート絶縁膜、前記ゲート電極に接し、これらを覆う層間絶縁膜と、を有し、前記ゲート絶縁膜は、前記ゲート電極より幅広であると共に前記ゲート電極の近傍に段差を備え、前記島状パターンは、前記ゲート絶縁膜に覆われていない部分に形成され、高不純物濃度を有する高濃度領域と、前記ゲート絶縁膜に覆われると共に、前記ゲート電極に覆われていない部分に形成され、前記高不純物濃度よりも低い低不純物濃度を有する低濃度領域とを含んでなり、
前記一方および他方の導電型のトランジスタの前記高濃度領域には、それぞれ略同濃度の一導電型の不純物が導入されてなり、かつ他方の導電型の前記高濃度領域には、前記一導電型の不純物に加えて、前記一導電型の不純物よりも高濃度の反対導電型の不純物が導入されており、前記一方および他方の導電型のトランジスタの前記低濃度領域には、それぞれ略同濃度の一導電型の不純物が導入されてなり、かつ他方の導電型の前記低濃度領域には、前記一導電型の不純物に加えて、前記一導電型の不純物よりも高濃度の反対導電型の不純物が導入されてなる、
薄膜トランジスタマトリックス基板。
【請求項１１】
さらに、
前記層間絶縁膜の開口を介してソース領域と電気的に接続された金属電極と、
前記金属電極の上部に形成された上側層間絶縁膜と、
前記上側層間絶縁膜を貫通し、前記金属電極に達する開口と、
前記上側層間絶縁膜上に形成され、前記開口を介して前記金属電極に接続された透明電極膜と、
を有する請求項１〜１０のいずれか１項記載の薄膜トランジスタマトリックス基板。
【請求項１２】
前記請求項１〜１１のいずれか１項記載の薄膜トランジスタマトリックス基板と、
対向基板と、
前記薄膜トランジスタマトリックス基板と前記対向基板との間に挟持された液晶層と、
を有する液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタマトリックス基板および液晶表示装置に関する。
【背景技術】
【０００２】
エッチング方法としてウエットエッチング、ドライエッチングが知られている。ウエットエッチングは、液体をエッチャントとして用いるエッチングであり、その多くはマスク下の領域も横方向からエッチング（サイドエッチング）する性質を有する。ドライエッチングは、ガスをエッチャントとして用いるエッチングであり、マスク下の領域もエッチングする等方性エッチングと、マスク外に露出した領域のみをほぼ一方向にエッチングする異方性エッチングとを含む。種々のエッチングが目的に応じて使い分けられている。
【０００３】
アクティブマトリックス液晶ディスプレイは、画素毎にスイッチング用薄膜トランジスタを有し、画素電極に所望の電圧を蓄積することができる。たとえば、ガラス等の透明基板上に互いに交差する２群のバスラインが形成され、各交点に薄膜トランジスタと画素電極とを有する画素が形成される。１群のバスラインは薄膜トランジスタのゲート電極に接続され、各々１行の画素を選択する。他の群のバスラインは、１行分の画像情報を電圧の形態で選択された１行の画素に伝達する。
【０００４】
画素電極に所望の電圧を十分長時間蓄積するためには、薄膜トランジスタはオフ時のリーク電流が十分低い優れたオフ特性を有することが望まれる。書き換え時に短期間で画素電極の電圧を所望の電圧に設定するためには、薄膜トランジスタはオン時の抵抗が十分低い優れたオン特性を有することが望まれる。
【０００５】
薄膜トランジスタの構造として種々のものが知られているが、以下チャネルを形成する半導体層がガラス基板上に形成され、その上にゲート絶縁膜、ゲート電極が形成される構造を例にとる。
【０００６】
絶縁基板上に、各薄膜トランジスタを作成するための半導体層の島状パターンを形成し、その上にゲート絶縁膜、ゲート層を成膜する。ゲート層上にレジストパターンを形成し、ゲート電極（およびゲート配線）のパターニングを行った後、ゲート電極をマスクとして半導体層にイオン注入を行う。このような工程によれば、１枚のマスクでゲート電極層のパターニングとイオン注入時のマスクを形成することができる。
【０００７】
ゲート電極のパターニングと同時にゲート絶縁膜もパターニングすれば、ゲート電極より外側の半導体層が剥き出しになり、イオン注入の効率を上げることができる。
しかしながら、ゲート電極層とゲート絶縁膜を同一形状にパターニングすると、段差が高くなる。配線領域を狭くしようとすると、ゲート電極層の厚さは厚くなり、段差はますます高くなる。高い段差部においては、その上に形成する層間絶縁膜、他の配線層の段差被覆性が低下し、層間絶縁膜にクラックが生じたり、配線の断線や層間短絡が発生し易くなる。
【０００８】
ゲート電極の側方にゲート絶縁膜を張り出し、このゲート絶縁膜を介してイオン注入を行うことにより、ＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄｄｒａｉｎ）構造の低不純物濃度領域を形成する技術が提案されている。例えば、ゲート電極層の側方に陽極酸化膜を形成し、これをマスクとしてゲート絶縁膜をエッチングし、露出した半導体層にイオン注入を行うことにより高不純物濃度のソース／ドレイン領域を形成し、陽極酸化膜を除去した後、再びイオン注入を行ってゲート絶縁膜下に低不純物濃度領域をイオン注入する。
【０００９】
この場合にも、ゲート電極層が厚くなると、段差が高くなり、上層配線の段差被覆性が劣化してしまう。また、ゲート電極の陽極酸化膜をマスクとしてゲート絶縁膜をエッチングすると、導電性物質の堆積物がゲート絶縁膜側壁上に堆積され易い。このような導電性堆積物は、その後の熱処理等により針状に成長しやすく、上層配線の段差被覆性を劣化させてしまう。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
積層構造を作成する場合、上層の段差被覆性を改善するためには、段差を緩和することが望まれる。しかしながら、ガラス基板等の絶縁基板上に薄膜トランジスタ回路を作成する場合、段差を緩和する技術は十分開発されているとは言えない。
【００１１】
多結晶半導体を用いた薄膜トランジスタにおいて、オフ時のリーク電流を低減し、オン時のホットキャリアによるゲート絶縁膜のダメージを低減するためには、ＬＤＤ構造やオフセット構造を採用することが望まれる。しかしながら、これらの構造を採用するために、工程数が増大し、マスク数画増加すると、薄膜トランジスタ回路の製造コストが上昇してしまう。
【００１２】
本発明の目的は、段差を緩和することのできる薄膜トランジスタマトリックス基板を提供することである。
本発明の他の目的は、段差被覆性に優れた薄膜トランジスタマトリックス基板を備えた液晶表示装置を提供することである。
【００１３】
本発明の他の目的は、製造原価を低く抑え、かつ段差被覆性に優れた薄膜トランジスタマトリックス基板を提供することである。
【課題を解決するための手段】
【００１４】
本発明の一観点によれば、平坦な表面を有する絶縁基板と、前記絶縁基板の平坦な表面上に形成され、半導体よりなる複数の島状パターンと、前記複数の島状パターンの各々の中間部を横断して形成されたゲート絶縁膜と、前記ゲート絶縁膜の各々の電流方向端部から後退した中央部上に形成され、前記平坦な表面の法線に対して傾斜し、順テーパを形成する側面と、前記法線に対してほぼ垂直な上面とを有するゲート電極兼ゲート配線のゲート層と、前記島状パターン、前記ゲート絶縁膜、前記ゲート層に接し、これらを覆って前記絶縁基板上に形成された層間絶縁膜と、を有し、前記ゲート絶縁膜は、前記ゲート層より幅広であり、前記ゲート層の近傍に段差をそなえてなる薄膜トランジスタマトリックス基板が提供される。
【００１５】
側壁が順テーパ状になることにより、上層の段差被覆性が改善される。
本発明の他の観点によれば、絶縁基板上に相補型トランジスタを備えた薄膜トランジスタマトリックス基板であって、前記相補型トランジスタを構成する、一方の導電型のトランジスタと他方の導電型のトランジスタは、それぞれ半導体よりなる島状パターンと、前記島状パターンの各々を横断して形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記島状パターン、前記ゲート絶縁膜、前記ゲート電極に接し、これらを覆う層間絶縁膜と、を有し、前記ゲート絶縁膜は、前記ゲート電極より幅広であると共に前記ゲート電極の近傍に段差を備え、前記島状パターンは、前記ゲート絶縁膜に覆われていない部分に形成され、高不純物濃度を有する高濃度領域と、前記ゲート絶縁膜に覆われると共に、前記ゲート電極に覆われていない部分に形成され、前記高不純物濃度よりも低い低不純物濃度を有する低濃度領域とを含んでなり、前記一方および他方の導電型のトランジスタの前記高濃度領域には、それぞれ略同濃度の一導電型の不純物が導入されてなり、かつ他方の導電型の前記高濃度領域には、前記一導電型の不純物に加えて、前記一導電型の不純物よりも高濃度の反対導電型の不純物が導入されており、前記一方および他方の導電型のトランジスタの前記低濃度領域には、それぞれ略同濃度の一導電型の不純物が導入されてなり、かつ他方の導電型の前記低濃度領域には、前記一導電型の不純物に加えて、前記一導電型の不純物よりも高濃度の反対導電型の不純物が導入されてなる薄膜トランジスタマトリックス基板が提供される。
【００１６】
本発明のさらに他の観点によれば、このような薄膜トランジスタマトリックス基板と、
対向基板と、前記薄膜トランジスタマトリックス基板と前記対向基板との間に挟持された液晶層と、を有する液晶表示装置が提供される。
【発明の効果】
【００１７】
以上説明したように、本発明によれば、少ないマスク数でＬＤＤ構造を有する薄膜トランジスタを作成することができる。製造プロセスにおける段差被覆性が向上するため、歩留りを向上することができる。自己整合的に対称的構成を有するＴＦＴを作成することができる。
【発明を実施するための最良の形態】
【００１８】
それぞれが所望の形状を有する複数の層を積層する場合、下層の側壁が垂直になると、上層の段差被覆性が低下してしまう。下層の側壁が、逆テーパとなると、上層の段差被覆性はさらに低下する。上層の段差被覆性を向上するためには、下層パターンの側壁を順テーパ状に形成することが有効である。多層配線の場合には、下層配線の側壁を順テーパ状に形成することが特に有効である。
【００１９】
本発明者は、金属層のパターニングにおいて、側壁が順テーパ状になるようにエッチングする技術を提案する。
図１（Ａ）〜（Ｄ）は、本発明の１実施例による金属層のエッチング方法を示す基板の概略断面図である。
【００２０】
図１（Ａ）に示すように、ガラス基板１の平坦な表面上に、ガラスからの不純物混防止するためのＳｉＯ2 層２を厚さ約２００ｎｍ、基板温度約３００℃でプラズマ励起（ＰＥ）化学気相堆積（ＣＶＤ）により堆積した。ＳｉＯ2 層２の上に、厚さ約５０ｎｍのアモルファスＳｉ層３をＣＶＤによって堆積した。このアモルファスＳｉ層３にレーザアニールを行い、アルファスＳｉを多結晶Ｓｉに変換し、多結晶Ｓｉ層３とした。多結晶Ｓｉ層３の上に、ＳｉＯ2 層４を厚さ約１２０ｎｍ、基板温度約３００℃でＰＥＣＶＤにより堆積した。ＳｉＯ2 層４の上に、ＡｌまたはＡｌ合金からなる金属層５を厚さ約３００ｎｍ、スパッタリングにより堆積した。なお、Ａｌ合金としては、ＮｄまたはＳｃを含むＡｌ合金を用いた。また、金属層５の厚さが３００ｎｍであった場合について説明するが、厚さ２００〜４００ｎｍの金属層５を有するサンプルを用い、同様の結果を得た。
【００２１】
なお、図１（Ａ）に示す構造は、ガラス基板上に薄膜トランジスタ（ＴＦＴ）を作成する場合の、半導体層とゲート電極層とに対応する構成である。
図１（Ｂ）に示すよ、２．２％ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）水溶液６を準備し、基板をこのＴＭＡＨ水溶液に約６０秒間ディップした。その後純水洗浄を行い、金属層５表面を乾燥させる。
【００２２】
図１（Ｃ）に示すように、金属層５表面にレジスト層７を塗布した。レジスト層７塗布後、１１０℃でプリベークを行い、レジスト層７を選択的に露光し、現像した。露光、現像後、さらに基板を加熱し、レジストパターンをポストベークした。
【００２３】
図１（Ｄ）に示すように、このようにして作成したレジストパターン７ａをエッチングマスクとして用い、その下の金属層５をウエットエッチングした。図中、エッチングされ、徐々に変化する表面を破線で示している。金属層５の側壁５ｓは、下地表面に対し一定の順テーパ角度を形成し、かつエッチング時間と共にほぼ一定の速度でレジストパターン７ａ下に入り込んで行く。以下、実験結果をグラフを用いて説明する。
【００２４】
図２（Ａ）、（Ｂ）は、エッチング時間の関数としてのエッチングシフト量およびテーパ角を示す。エッチングシフト量は、図１（Ｄ）に示すレジストパターン７ａの端から、エッチングされた側壁表面が移動する量を示す。テーパ角は、下地面と金属層５の側壁５ｓのなす角度θを指す。なお、図２（Ａ）、（Ｂ）に示す結果は、ポストベークを１００℃において行い、エッチング時間を７０秒から１４０秒まで変化させた時のものである。
【００２５】
図２（Ａ）から明らかなように、エッチング時間に対しエッチングシフト量はリニアに変化する。従って、エッチング時間によってエッチされた金属層の側壁位置を正確に制御することが可能である。
【００２６】
図２（Ｂ）から明らかなに、テーパ角はエッチング時間に対する依存性が少なく、ほぼ一定の値を示す。ポストベーク温度を１００℃とした場合、テーパ角はほぼ３５°である。なお、エッチング時間が短い領域において、テーパ角がわずかに上昇する傾向が見られる。しかしながら、エッチング時間を約１００秒以上とした場合、テーパ角はほとんど一定値を示している。この実験結果は、エッチング時間によらず所望のテーパ角が得られることを示している。
【００２７】
テーパ角は、レジスト層を露光、現像した後に行うポストベークの温度を変化することによって変化させることができる。
図３は、ポストベーク温度に対するテーパ角の変化を示すグラフである。図２（Ｂ）に示したように、ポストベーク温度が１００℃の場合、テーパ角は約３５°であるが、ポストベーク温度を低下させると、テーパ角度も低下する。また、ポストベーク温度を増加させると、テーパ角も増大する。ポストベーク温度１４０℃の時得られるテーパ角は約７０°である。なお、１４０℃以上のポストベーク温度においては、テーパ角の変化は徐々に少なくなる。
【００２８】
なお、図中ポストベーク温度として８０℃未満の温度は示していないが、より低温で行うことにより、テーパ角は小さくなる。例えば、ポストベーク温度をほぼ室温とすると、テーパ角は約１５°程度となる。約６０℃〜１４０℃のポストベーク温度を用いることにより、約２０°〜約７０°のテーパ角が得られることが図３から明らかであろう。
【００２９】
なお、図３に示す特性の場合、ポストベークを約１２０℃で行い、約５５°のテーパ角を得る場合が、特徴的な等方性ポイントとなった。等方性ポイントよりも高いポストベーク温度を採用すると、テーパ角は大きくなるが、この場合、エッチングを長時間行うとエッチングされた側壁上部にオーバハングが入りやすくなる。従って、オーバハングを避けるためには、エッチング量が制限される。但し、エッチング量が少ない場合には所望のテーパ角を得るのに問題は無い。
【００３０】
等方性ポイントよりも低いポストベーク温度においては、エッチング反応が可能な範囲でどんなに長時間のエッチングを行ってもオーバハングが生じることはなく、一定のテーパ角が得られる。
【００３１】
このように、レジスト塗布前にＡｌまたはＡｌ合金の層表面をＴＭＡＨで処理することにより、一定の順テーパ角を有する側壁が得られる。さらに、露光、現像後のポストベーキング温度を変化させることにより、テーパ角を選択することができる。
【００３２】
本願発明者は、ＴＭＡＨ処理によってＡｌ（またはＡｌ合金）のウエットエッチングにおいて一定の順テーパ側壁が得られる理由を以下のように考察した。
Ａｌは化学的に活性な表面を有し、自然酸化膜または自然水和膜が形成され易い。ＴＭＡＨは、この自然酸化膜または自然水和膜を除去する能力がある。Ａｌ（Ａｌ合金）表面に自然酸化膜、自然水和膜等の変質膜が存在すると、エッチングレートが遅くなる。
【００３３】
レジストパターン下部に入り込むサイドエッチングを行った場合、Ａｌ（またはＡｌ合金）表面のエッチング速度が遅くなるため、始め順テーパ面を形成していた側壁が、次第に表面部分で後退し、オーバハングを形成することになる。これに対し、Ａｌ（またはＡｌ合金）表面の変質膜を除去すると、金属層全体が一定のエッチングレートを有するようになり、エッチング時間によらず一定の順テーパ角が得られることになる。
【００３４】
このように考察すると、Ａｌ（Ａｌ合金）の表面変質層を除去する処理を行えば、同様の順テーパ面を有するサイドエッチング（テーパエッチング）が可能となるであろう。Ａｌ（Ａｌ合金）層の表面の自然酸化膜または自然水和膜を除去する効果を有する薬剤として、コリン、エチレンジアミンテトラアセテート（エチレンジアミン４酢酸、ＥＤＴＡ）、エチレングリコールや界面活性剤を含む希弗酸性水溶液等がある。これらの薬剤で処理することによっても、Ａｌ（Ａｌ合金）層をサイドエッチし、順テーパ面を有する側壁を得ることができるであろう。
【００３５】
なお、この処理において、下地となるＡｌ（またはＡｌ合金）層自体にダメージを与えることは好ましくないが、上述の薬剤はＡｌ（またはＡｌ合金）層にダメージを与えない。
【００３６】
ＴＭＡＨ水溶液へのディップ時間は約６０秒であった。この時のＡｌ表面変質層のスライトエッチング量は、２５℃の２．２％ＴＭＡＨ水溶液に対して約１０ｎｍである。
表面酸化膜または表面水和膜の膜厚は、光学的計測によれば、５〜１５ｎｍである。この結果から、表面変質層を全て除去しなくても十分な順テーパ効果が得られると考えられる。従って、本明細書において、表面変質層を「除去」する工程とは、少なくともその１部を除去する工程であればよい。以下、上述の実験により確認された効果を利用した実施例を説明する。
【００３７】
図４（Ａ）〜（Ｃ）は、本発明の実施例による薄膜トランジスタの製造方法を示す基板の断面図である。
図４（Ａ）に示すように、ガラス基板上にＳｉＯ2 層を形成した絶縁基板１１の表面上に、多結晶Ｓｉで形成した半導体層１３をＣＶＤ、レーザアニールによって作成する。半導体層１３作成後、その表面上にレジストパターンを形成し、エッチングを行うことによって互いに分離された複数の島状パターンの半導体層１３とする。
【００３８】
半導体層１３を覆うように、ゲート絶縁膜となるＳｉＯ2 層１４をＰＥＣＶＤにより堆積する。ゲート絶縁膜１４表面上に、ＡｌまたはＡｌ合金からなるゲート層１５をスパッタリングにより堆積する。なお、ゲート層１５としては、Ａｌの外、耐熱性向上のためにＮｄ、Ｓｉ、Ｍｏ、Ｗ、Ｂ、Ｔｉ、Ｔａ、Ｚｒ、Ｙ、Ｓｃを添加したＡｌ合金を用いることができる。例えば、２ａｔ％〜４ａｔ％のＮｄを含むＡｌ合金を用いる。
【００３９】
ゲート層１５堆積後、その表面をＴＭＡＨ水溶液で処理する。このＴＭＡＨ処理は、図１（Ｂ）を参照して説明したＴＭＡＨ処理と同様に行う。  ゲート層の上に、レジストパターン１７をレジスト層塗布、露光、現像によって作成する。なお、レジストパターン１７は、好ましくは図示のように下側で拡がるテーパ状側壁を有する。
【００４０】
レジストパターン１７を作成した後、基板を加熱し、レジストパターン１７をポストベーキングする。ポストベーキング温度は、ゲート層１５のウエットエッチングにおいて所望のテーパ角が得られるように選択する。例えば、２０°〜７０°、より好ましくは２０°〜５５°のテーパ角を得るように、６０℃〜１４０℃、より好ましくは６０℃〜１２０℃のポストベーキングを行う。
【００４１】
レジストパターン１７をエッチングマスクとし、その下のゲート層１５を燐酸、硝酸、酢酸を含む水溶液をエッチャントとして用い、ウエットエッチングする。
レジストパターン１７がない領域でゲート層１５がその全厚さをエッチングされた後、さらに約５０％以上のオーバエッチングを行う。このオーバエッチングにおいて、レジストパターン１７の外周部下方のゲート層１５は、一定の順テーパ角を保ったままサイドエッチングされる。このサイドエッチングによって、ゲート層１５の側壁は一定のテーパ角を維持したまま内側に移動する。
【００４２】
図４（Ｂ）に示すように、ゲート層１５のウエットエッチングを終了した後、同一のレジストパターン１７を用いて、ゲート絶縁膜１４を、リアクティブイオンエッチング（ＲＩＥ）等により異方的にエッチングする。この時、レジストパターン１７が図に示すようにテーパ角を有する側壁を有する場合、レジストパターン１７の消費と共に、その側壁は後退し、ゲート絶縁膜１４の側壁もテーパ角を有するものとなる。このようにして、４０°〜８０°のテーパ角を有する側壁を生じるようにゲート絶縁膜１４をエッチングする。その後レジストパターン１７は剥離剤等により除去する。
【００４３】
図４（Ｃ）に示すように、基板上方よりＰ等の不純物イオンをイオン注入によって半導体層１３にドーピングする。イオン注入の加速エネルギは、ゲート絶縁膜１４を通過しない程度に選ぶ。半導体層１３が露出している端部でのみ、不純物イオンが注入され、高不純物濃度領域１３ｈが形成される。上方にゲート電極１５が形成されている領域１３ａは、チャネル領域となる。また、チャネル領域１３ａと高濃度領域１３ｈに挟まれた領域１３ｂは、イオン注入されていず、チャネル領域と高濃度領域を分離するオフセット領域となり、この薄膜トランジスタのオフ特性を確保する。
【００４４】
図４（Ｃ）に示す薄膜トランジスタは、オフ時のリーク電流が低減するが、オン時の抵抗がオフセット領域の存在により増加する可能性を有する。オフセット領域を低不純物濃度を有するＬＤＤ領域とすれば、オン時の特性を改良することができる。
【００４５】
図５（Ａ）〜（Ｃ）は、本発明の他の実施例による薄膜トランジスタの製造方法および、得られる構造の断面図および不純物濃度分布を示すグラフである。
図４（Ｃ）に示したドーピング工程においては、ゲート絶縁膜を通過しない加速エネルギでイオン注入を行った。
【００４６】
図５（Ａ）に示す工程では、上述のゲート絶縁膜１４を通過しないイオン注入に加え、ゲート絶縁膜１４を通過して半導体層１３に不純物を注入するドーピングを重ねて行う。例えば、半導体層１３が露出している領域にのみ不純物を注入するベアドープは、加速エネルギ１０ｋｅＶ、ドーズ量７，５×１０14ｃｍ-2で行い、ゲート絶縁膜１４も通過して半導体層１３に不純物を注入するスルードープは、加速エネルギ７０ｋｅＶ、ドーズ量１×１０14ｃｍ-2で行う。
【００４７】
たとえば、ベアドーピングによる不純物濃度は、７．５×１０19ｃｍ-3となり、スルードープによる不純物濃度は、１×１０19ｃｍ-3となる。このようにして、チャネル領域１３ａの両側に低不純物濃度領域（ＬＤＤ領域）１３ｄが形成され、その両側に高不純物濃度領域（ＨＤＤ領域）１３ｈが形成される。
【００４８】
さらに、チャネル領域１３ａとＬＤＤ領域１３ｄの間に不純物濃度が徐々に変化する不純物濃度勾配領域１３ｃが形成され、ＬＤＤ領域１３ｄとＨＤＤ領域１３ｈの間にも不純物濃度が徐々に変化する不純物濃度勾配領域１３ｅが形成される。
【００４９】
図５（Ｂ）は、不純物濃度勾配領域が形成される部分を拡大して示す。図５（Ｃ）は、得られる不純物濃度分布を概略的に示す。ゲート絶縁膜１４およびゲート電極１５は、テーパ角を有する側壁を有する。従って、このテーパ部分においては半導体層１３に対するイオン注入効率が徐々に変化する。
【００５０】
両端の高不純物濃度（ＨＤＤ）領域１３ｈは、半導体層１３が露出している領域であり、全てのイオン注入を直接受ける。ＨＤＤ領域１３ｈに隣接し、その上にゲート絶縁膜１４の傾斜した側壁を有する領域においては、不純物濃度が高濃度領域１３ｈの濃度から、低不純物濃度領域１３ｄの不純物濃度まで徐々に減少する。
【００５１】
ゲート電極１５の傾斜した側壁を有する領域においては、ゲート電極１５の厚さが徐々に増大している。イオン注入の加速エネルギがゲート絶縁膜１４を通過するレベルのため、ゲート電極１５の厚さが薄い間は、ゲート電極１５、ゲート絶縁膜１４を通過して不純物イオンが半導体層１３に注入される。ゲート電極１５の厚さの増大に従い、注入される不純物イオンの濃度は減少する。このようにして、低不純物濃度（ＬＤＤ）領域１３ｄに隣接し、チャネル領域１３ａとの間に不純物濃度が徐々に減少する超低不純物濃度領域（ＳＬＤＤ）１３ｃが形成される。
【００５２】
このような不純物濃度分布を実現することにより、半導体層１３内に空乏層が形成された時の電界集中が緩和される。ＬＤＤ領域１３ｄは、不純物濃度が低いほど電界集中緩和には効果的であるが、不純物濃度を下げ過ぎると、オン時の抵抗が増加してしまう。オン時の抵抗をある程度以下にするためには、不純物濃度をあるレベル以上にすることが望まれる。このような場合、不純物濃度分布を急激に変化させると、その不純物濃度が急激に変化する領域において電界集中が生じ易い。
【００５３】
ＳＬＤＤ領域１３ｃを形成することにより、電界集中を避けつつ、ＬＤＤ領域の存在によるオン抵抗の増大を防止することが容易になる。
さらに、ゲート電極１５およびゲート絶縁膜１４が、それぞれ傾斜する側壁を有すると、この上に絶縁膜、さらにその上に上層配線層を形成した時、層間絶縁膜、上層配線層の段差被覆性が向上する。
【００５４】
図６（Ａ）は、液晶表示装置における薄膜トランジスタマトリックスを概略的に示す平面図である。表示領域には、画素電極ＰＸが行列状に配列されている。１番上の行には、画素電極ＰＸ１１、ＰＸ１２、．．．が並んで配置され、画素行列の第１行目を形成する。画素電極ＰＸ１１の下には、画素電極ＰＸ２１、ＰＸ３１、．．．が並んで配置され、画素行列の列を形成する。同様に、平面上にマトリックス状に画素電極ＰＸが配置され、表示面を構成する。
【００５５】
各画素電極には、薄膜トランジスタＴＦＴが接続されている。ＴＦＴのゲート電極は、ゲート配線Ｇ１、Ｇ２、．．．に接続され、ゲート配線Ｇ１、Ｇ２、．．．はゲートドライバＧＤにより制御される。各ＴＦＴのドレイン電極は、ドレイン配線Ｄ１、Ｄ２、．．．に接続される。ドレイン配線Ｄ１、Ｄ２、．．．は、データドライバＤＤから信号電圧を受ける。
【００５６】
データドライバＤＤは、１行分の画素情報を受け、対応する電圧を発生する。従って、ゲートドライバＧＤで選択されたゲート配線Ｇに接続された１行のトランジスタがオンにされ、その１行の画素行にデータドライバＤＤから印加される画像情報を表す電圧が供給される。
【００５７】
画素電極ＰＸに画像情報が蓄積された後、薄膜トランジスタＴＦＴはオフされ、画素電極ＰＸに蓄積された電圧はそのまま蓄積される。
図６（Ｂ）は、１画素部分の薄膜トランジスタＴＦＴとゲート配線Ｇｉ、ドレイン配線Ｄｊの配置を概略的に示す。ゲート配線Ｇｉとドレイン配線Ｄｊは、交差部ＣＲを形成する。交差する配線を実現するためには、多層配線構造を採用する必要がある。この多層配線構造の下層配線となるゲート配線Ｇｉとして、上述の実施例に従うテーパ角を有する側壁を持つ配線層を用いれば、上層配線となるドレイン配線の段差被覆性が向上する。
【００５８】
図７（Ａ）〜（Ｃ）は、ゲート電極およびゲート配線として上述の実施例によるテーパ角を有する配線層を用いた場合の構成を概略的に示す。
図７（Ａ）において、ゲート配線１５は、水平方向に延在し、平坦な上面およびその両側に傾斜した側壁を有する。ゲート配線１５の両側には、ゲート絶縁膜１４が羽根状に露出する。なお、図７（Ａ）においてはゲート絶縁膜１４の傾斜した側壁は図示を省略している。
【００５９】
ドレイン配線Ｄｊを形成する金属パターン２０は、層間絶縁膜を介してゲート配線１５の上に配置される。ゲート配線１５が、傾斜した側壁を有するため、層間絶縁膜の段差被覆性が向上し、ゲート配線２０の段差被覆性が向上する。なお、ドレイン配線Ｄｊと同時に、薄膜トランジスタＴＦＴのソース領域と画素電極とを接続するための配線領域２０も形成される。この配線領域の上に、層間絶縁膜が形成され、その上に画素電極となるＩＴＯ膜１９が形成される。なお、画素電極１９とソース配線部２０との間およびソース配線部２０と半導体層１３のソース領域との間は、コンタクトホールＣＨを介して電気的に接続される。
【００６０】
このような構成において、破線７Ｂ−７Ｂおよび７Ｃ−７Ｃに沿う断面構造を図７（Ｂ）および７（Ｃ）に示す。
図７（Ｂ）は、ゲート配線とドレイン配線が交差する部分の断面構造を示す。ガラス基板１１上に平坦な表面を有するＳｉＯ2 層１２が形成され、その上にストライプ状のゲート絶縁膜１４が形成されている。ゲート絶縁膜１４の上には、テーパ角を有する側壁を持つゲート配線１５が形成される。ゲート配線１５の厚さが厚くなっても、その側壁はテーパ角を有するため、その上に形成される層間絶縁膜１６の段差被覆性は向上する。従って、さらにその上に形成されるドレイン配線２０およびさらにその上の層間絶縁膜１８の段差被覆性も向上する。
【００６１】
図７（Ｃ）は、薄膜トランジスタと画素電極との接続部分の断面構造を示す。ガラス基板１１上に平坦なＳｉＯ2 層１２が形成され、その上に薄膜トランジスタを形成する半導体層１３の島状パターン１３が形成されている。半導体層１３の島状パターンの中央部に、ゲート絶縁膜１４が形成され、さらにその中央部の上にゲート配線１５が形成されている。
【００６２】
ゲート配線１５がテーパ角を有する側壁を有するため、その上に形成される層間絶縁膜１６の段差被覆性は向上している。層間絶縁膜１６にコンタクトホールＣＨが形成され、コンタクトホールＣＨを介してソース／ドレイン配線２０が形成される。ソース／ドレイン配線２０の上に、さらに層間絶縁膜１８が形成され、コンタクトホールＣＨが画素電極との接続部に形成される。層間絶縁膜１８の上に、ＩＴＯ膜１９が形成され、ソース配線２０と接続される。
【００６３】
たとえば、半導体層１３は、厚さ１５〜７０ｎｍを有する。ゲート絶縁膜１４は、厚さ５０〜２００ｎｍを有する。ゲート絶縁膜１４上のゲート電極１５は、厚さ１００〜８００ｎｍを有する。ゲート電極１５の厚さが厚くなっても、側壁がテーパ角を有する場合、その上に形成される層間絶縁膜１６の段差被覆性は向上する。
【００６４】
なお、ゲート電極１５の両側に羽根状に延在するゲート絶縁膜の領域は、幅０．１〜２．０μｍ、より好ましくは幅０．７〜１μｍを有する。また、ゲート電極１５のテーパ角を有する側壁は、ゲート絶縁膜１４の平坦な上面に対し、２０〜７０°、好ましくは２０〜５５°の角度をなす。
【００６５】
上述の実施例においては、Ａｌ（Ａｌ合金）層堆積後、Ａｌ層表面をＴＭＡＨ溶液、または自然酸化膜、または自然水和膜を除去できる性質を有する薬剤で処理した。他の方法を用い、同様の効果を期待することもできる。
【００６６】
図８（Ａ）、（Ｂ）は、順テーパ角を形成するエッチングの他の方法を示す。図８（Ａ）においては、絶縁基板１の表面上に半導体層３を形成後、必要に応じてパターニングを行う。半導体層３を覆うように絶縁層４を形成する。絶縁層４の上に、Ａｌ（Ａｌ合金）層５１を堆積し、その表面上にＴｉ層５２を堆積する。Ｔｉは、例えば弗酸を含む溶液を用いるとＡｌと較べエッチングレートが高い特徴を有する。
【００６７】
Ｔｉ層５２の上にレジストパターン７を形成し、レジストパターン７をエッチングマスクとして、Ｔｉ層５２、Ａｌ層５１をパターニングする。この際、Ｔｉ層５２のエッチングレートがＡｌ層５１のエッチングレートよりも速いため、エッチングはＴｉ層に対して優先的に進む。従って、下にＡｌ層５１、上にＴｉ層５２を有する積層構造のエッチングは、順テーパ角を維持したまま進行する。
【００６８】
図８（Ｂ）は、通常のエッチングにおいて順テーパ角を形成する方法を示す。絶縁基板１上に半導体層３、絶縁層４を形成した後、Ａｌ（Ａｌ合金）層５を堆積する。Ａｌ層５の上にレジストパターン７を形成し、レジストパターン７をエッチングマスクとしてＡｌ層５をエッチングする。エッチングは、時間経過と共にＴ０、Ｔ１、Ｔ２、Ｔ３、．．．のように進行する。ここで、エッチングを長時間続けると、Ｔ７のような側壁となり、その上部においてオーバーハングが形成されやすい。しかしながら、その前の段階においては、Ｔ６で示すように順テーパ状の側壁が形成される。従って、このタイミングを選択すれば、順テーパ状の側壁を有するパターンが形成される。
【００６９】
さらに、エッチングされた側壁を２段形状に形成することもできる。図８（Ｃ）は、エッチングされた側壁を２段階に傾斜させるエッチング方法を示す。図８（Ｂ）同様に、絶縁基板１の上に半導体層３、絶縁層４、Ａｌ（合金）層５３を形成する。Ａｌ層５３の上にレジストパターン７を形成し、レジストパターン７をエッチングマスクとしてウエットエッチングを行う。エッチング液は、Ｈ3 ＰＯ4 、ＨＮＯ3 、ＣＨ3 ＣＯＯＨ、Ｈ2 Ｏを含む液を用いる。好ましくは、ＨＮＯ3 を５ｗｔ％以上含むエッチング液を用いる。
【００７０】
このエッチング液を使用してＡｌ層５をエッチングすると、エッチング中にＮ2 やＨ2 等の反応ガスが発生する。反応ガスは一部は気泡となってエッチング液中を上昇するが、一部は気泡となってレジストマスクの下部に溜まる。マスクの下部に溜まる反応ガスはマスクの外側部分をＡｌ層５から押し上げる。このためにマスクの外側部分とＡｌ層とのギャップがひらきエッチング腋がマスクの下でＡｌ層の表面に回り易くなる。
【００７１】
このため、Ａｌ層のエッチングされた側壁上部５３ａは、下地表面に対し角度θ２傾くことになる。それよりも下部は、反応ガスの影響を受け難く、図８（Ｂ）と同様の側壁５３ｂが形成される。この側壁５３ｂは下地表面に対し角度θ１を形成する。ここでθ１＞θ２となる。
【００７２】
図８（Ｃ）のエッチングは、エッチングされた導体層の段差被覆性を高め、かつ導体層の下部においては断面のテーパ角を高めるため、厚さの薄い導体層部分が減少し、幅の狭い配線で所望の低抵抗を実現し、段差被覆性を向上するのに有効となる。
【００７３】
図９は、デュアルゲートを有するＴＦＴの上面構造を概略的に示す。半導体層１３は、図中横方向に長く形成され、その中間に２つのゲート（デュアルゲート）が形成される。即ち、半導体層１３の上をゲート絶縁膜１４で覆い、その上にゲート電極兼ゲート配線のＡｌ層１５を形成する。Ａｌ層１５の上にレジストパターンを形成し、上述のエッチング方法により、ゲート層１５およびその下のゲート絶縁膜１４をパターニングする。
【００７４】
半導体層１３の上に並んだ２つのゲート電極が形成される。その後、層間絶縁膜を介してドレイン配線２０および画素電極１９が形成される。ドレイン配線２０および画素電極１９は、コンタクトホールＣＨを介して半導体層１３に接続される。
【００７５】
このようなデュアルゲート構造においては、半導体層１３の上に２つのゲートを並んで配置される。ゲート電極のテーパ角があまり小さいと、ゲート電極の抵抗を低めるためにはゲート電極幅を大きなものにしなければならない。ＴＦＴの寸法が大きくなり、画素電極１９の占有する面積を制限する原因となってしまう。従って、ゲート電極のテーパ角はある程度以上大きなことが望ましい。この観点からは、ゲート電極の側壁が一定のテーパ角を形成する場合、エッチングにより形成されるゲート層のテーパ角は、２０°以上あることが望ましい。
【００７６】
図６（Ａ）に示すような液晶表示装置を形成する場合、表示領域内には、１つの画素に対し１つの薄膜トランジスタＴＦＴが形成される。このＴＦＴは、例えば全てｎチャネルトランジスタで形成される。しかしながら、ゲートドライバＧＤ、データドライバＤＤ他の周辺回路は、相補型トランジスタを用いて形成することが望まれる。
【００７７】
周辺回路にＣＭＯＳＴＦＴを形成する場合、その一方の導電型のトランジスタ、例えばｎチャネルＴＦＴは、表示領域内のスイッチングトランジスタＴＦＴと同一の工程で形成される。他方の導電型のトランジスタも、なるべく多くの工程を共通にして形成することが望まれる。
【００７８】
図１０（Ａ）〜（Ｄ）、図１１（Ｅ）〜（Ｇ）、図１２（Ｈ）〜（Ｊ）は、相補型ＴＦＴトランジスタを形成する方法を示す基板の断面図である。
図１０（Ａ）に示すように、厚さ０．７ｍｍのガラス基板１１の１表面上に、シリコン酸化膜１２を例えば厚さ２００ｎｍ程度ＰＥ−ＣＶＤで堆積する。このシリコン酸化膜は、ガラス基板１１から不純物が上層に拡散することを防止する。シリコン酸化膜１２の上に、アモルファスシリコン膜を例えば厚さ５０ｎｍＰＥＣＶＤにより成膜し、レジストパターンを用いてパターニングして、アモルファスシリコンの島状領域１３ａ、１３ｂを形成する。
【００７９】
なお、このアモルファスシリコン膜には、ＴＦＴの閾値制御のために若干のボロン（Ｂ）をドープしている。このアモルファスシリコン膜に脱水素アニールを行った後、エキシマレーザを照射し、結晶化処理を行う。レーザ照射によって、アモルファスシリコン膜は多結晶シリコン膜に変換される。
【００８０】
その後、ホトリソグラフィ工程および多結晶シリコン膜のエッチングを行うことにより、多結晶シリコン膜の島状パターン１３ａ、１３ｂを形成する。この時、多結晶シリコン膜の側壁が傾斜するようにエッチングすると段差被覆性を向上するために好ましい。
【００８１】
図１０（Ｂ）に示すように、パターニングした多結晶シリコン膜１３ａ、１３ｂの表面を希弗酸水溶液で洗浄した後、ゲート絶縁膜となるシリコン酸化膜１４を例えば厚さ１２０ｎｍＰＥＣＶＤで堆積する。シリコン酸化膜１４のアニールを行った後、２ａｔ％〜５ａｔ％のＮｄを含むＡｌ合金で形成されたゲート層１５をスパッタリングで厚さ約３００ｎｍ堆積する。この時の膜厚分布は、例えば約±１０％である。
【００８２】
次に、基板を例えば２．２％ＴＭＡＨ水溶液中にディップして、ＴＭＡＨ処理を行う。続いてメガソニック水洗を行い、その後、表面を乾燥させる。このように処理したＡｌ合金層１５の上に、ホトレジストを塗布し、露光、現像を行ってレジストパターンを形成する。
【００８３】
図１０（Ｃ）は、レジストパターン１７ａ、１７ｂを形成した状態を示す。レジストパターンを形成した後、基板所定温度に加熱しポストベークを行う。ポストベーク温度は、例えば図３に示すような性質を有し、所望のテーパ角度を実現するように選択する。例えば、ポストベーク温度を１００℃に設定し、テーパ角度を３５°に設定する。
【００８４】
図１０（Ｄ）に示すように、レジストパターン１７ａ、１７ｂをエッチングマスクとし、先ず燐酸、硝酸、酢酸を含む水溶液によってＡｌ合金層１５をエッチングする。このウエットエッチングは、Ａｌ合金層１５の全厚さをエッチングした後、さらにサイドエッチング（テーパエッチング）を行い、レジストパターン１７ａ、１７ｂ端部から０．７〜１．０μｍ内部に入り込んだ形状を実現する。ポストベーク温度を１００℃に設定したため、Ａｌ合金層１５ａ、１５ｂのテーパ角度は約３５°となる。
【００８５】
再び１００℃で基板をアフターベークし、次にリアクティブイオンエッチング（ＲＩＥ）により、ゲート絶縁膜１４のエッチングを行う。例えば、ＣＨＦ3 ガスを用いたＲＩＥを行い、ゲート絶縁膜１４を異方的にエッチングする。このエッチングにおいて、レジストパターン１７ａ、１７ｂの側壁が徐々に後退するような条件を設定することにより、ゲート絶縁膜１４ａ、１４ｂの側壁も順テーパ角度を有するようにエッチングされる。
【００８６】
ゲート絶縁膜１４ａ、１４ｂのエッチングはＲＩＥによる異方性エッチングによって行われるため、その形状はレジストパターン１７ａ、１７ｂの形状によって制御され、サイドエッチングされたＡｌ合金層１５ａ、１５ｂの形状よりも大きく形成される。ゲート絶縁膜１４ａ、１４ｂがＡｌ合金層１５ａ、１５ｂの下端から外側に延在する羽根状領域は、０．７〜１．０μｍ程度となる。ゲート絶縁膜１４ａ、１４ｂの側壁は、例えば約６０°の順テーパ角を有するように形成される。
【００８７】
その後基板を水洗し、ライトアッシングを行った後にレジストパターン１７ａ、１７ｂを剥離剤で除去する。ライトアッシングはＲＩＥによるレジスト層の表面変質層を灰化する処理である。ライトアッシングの前の水洗は、ドライエッチング時に用いたフッ素系ガス（ＣＨＦ3 ）が基板面内に残留しないように行う。フッ素系ガスが残留すると、ライトアッシングにおいてゲート絶縁膜およびその下の多結晶シリコン膜がエッチングされてしまう。
【００８８】
図１１（Ｅ）に示すように、基板上方からイオンドープ法によりｎ型不純物である燐（Ｐ）をイオン注入する。イオン注入条件は、例えば２回のイオン注入、すなわちスルードープとベアドープを行う。
【００８９】
スルードープは、ゲート絶縁膜１４ａ、１４ｂを通過してその下の多結晶シリコン層１３ａ、１３ｂにイオン注入を行えるドープ条件であり、例えば加速エネルギ７０ｋｅＶ、ドーズ量１×１０14ｃｍ-2で行い、ゲート絶縁膜下の多結晶シリコン層中の不純物濃度が１×１０19ｃｍ-3となる。
【００９０】
ベアドープは、例えば加速エネルギ１０ｋｅＶ、ドーズ量７．５×１０14ｃｍ-2で行い、露出している多結晶シリコン層１３内の不純物濃度が約７．５×１０19ｃｍ-3になるように行う。
【００９１】
このように、ゲート絶縁膜１４ａ、１４ｂで覆われていない領域の不純物濃度はゲート絶縁膜で覆われ、かつスルードープを受けた領域の不純物濃度に対し少なくとも２倍以上、より好ましくは５倍以上の不純物濃度に設定される。このような２段階のイオン注入により、ＬＤＤ領域とＨＤＤ領域を有するＬＤＤ構造が実現される。
【００９２】
図１１（Ｆ）に示すように、ｎチャネルトランジスタを形成する領域をホトレジストパターン２７で覆う。ｐチャネルトランジスタを形成する領域は、ホトレジストパターン２７の外部に露出させる。この状態で、イオンドープ法によりボロン（Ｂ）をイオン注入す。ボロンのイオン注入条件は、先に行われた燐（Ｐ）のイオン注入条件よりも高濃度とし、イオン注入領域を補償し、反転するように選択する。ボロンをイオン注入されたＨＤＤ領域は、ｎ+ 型からｐ+ 型に変換される。ＬＤＤ領域は、ｎ- 型からｐ- 型に変換される。
【００９３】
このようにして、ｎチャネルＴＦＴがｐチャネルＴＦＴに変換される。ボロンＢのイオン注入は、図１１（Ｅ）を参照して説明した２段階イオン注入法によってもよく、１回のイオン注入で行ってもよい。１回のイオン注入で行う場合には、ゲート絶縁膜１４ｂ下の領域が、ｎ- 型からｐ- 型に変換されるようにイオン注入条件を選択する必要がある。その後レジストパターン２７は、アッシングして剥離し、その後水洗を行う。
【００９４】
図１１（Ｇ）は、このようにして形成された相補型ＴＦＴを示す。相補型ＴＦＴを用いることにより、低消費電力のインバータ回路等を形成することができる。相補型ＴＦＴをＬＤＤ構造で形成することにより、短チャネルの相補型ＴＦＴで高速動作を実現し、オン状態においてもドレイン破壊電圧が低下しない（ショートチャネル効果を起こし難い）半導体回路を作成することができる。
【００９５】
なお、イオンドーピングを非質量分離型のイオン注入によって行う場合、イオン注入された領域には目的とする不純物と共に水素も多量に注入される。この水素を離脱させるために、例えば３８０℃で２時間程度の脱水素アニールを行う。
【００９６】
また、イオン注入された領域は、イオン注入時のエネルギ衝撃によって微結晶化または非品質化されやすい。このため、エキシマレーザによる活性化処理を行うことが好ましい。また、エキシマレーザの活性化の代わりに、またはエキシマレーザの活性化と共に、ラピッドサーマルアニール（ＲＴＡ）による活性化処理を行ってもよい。
【００９７】
図１２（Ｈ）に示すように、相補型ＴＦＴを形成した基板表面上に、ＴＦＴを覆うように第１層間絶縁膜としてシリコン窒化膜１６をプラズマ励起ＣＶＤにより、例えば厚さ４００ｎｍ堆積する。その後アニールを行い膜質を改善する。シリコン窒化膜１６上にレジストパターンを形成し、シリコン窒化膜をエッチングすることによりコンタクトホールＣＨを形成する。
【００９８】
図１２（Ｉ）に示すように、基板表面を希弗酸水溶液で洗浄した後、例えば厚さ約１００ｎｍのＴｉ膜、厚さ約２００ｎｍのＡｌ−Ｓｉ膜、厚さ約１００ｎｍのＴｉ膜の３層積層構造を連続的に堆積し、その上のレジストパターンを形成し、エッチングを行うことによりソース電極、ドレイン電極、ドレイン配線等を含む配線層２０を形成する。
【００９９】
図１２（Ｊ）に示すように、基板表面上に第２の層間絶縁膜としてシリコン窒化膜１８を堆積する。シリコン窒化膜上にレジストパターンを形成し、エッチングを行うことによりコンタクトホールＣＨを形成する。コンタクトホールＣＨを形成した層間絶縁膜１８上に、ＩＴＯ膜を堆積し、ホトリソグラフィ工程とエッチング工程により画素電極１９および外部端子電極の最上層を形成する。
【０１００】
なお、第２層間絶縁膜としては感光性透明樹脂を用い、表面を平坦化しても良い。外部端子電極の最上層としてＩＴＯ膜を形成するのは、接続時の特性向上のためである。最後にＴＦＴ特性回復のため、２００℃で約一時間のアニールを行う。
【０１０１】
このような方法によれば、少ないマスク数でガラス基板上に相補型ＴＦＴ回路を形成することができる。テーパー構造を採用することにより、上層形成時の段差被覆性が向上し、歩留りが向上する。
【０１０２】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。たとえば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【図面の簡単な説明】
【０１０３】
【図１】本発明の実施例によるエッチング方法を説明するための基板の断面図である。
【図２】図１の実施例に従う実験の結果を示すグラフである。
【図３】図１の実施例に従う実験の結果を示すグラフである。
【図４】本発明の実施例によるＴＦＴの製造方法を説明するための基板の断面図である。
【図５】本発明の実施例によるＴＦＴの製造方法を説明するための基板の断面図である。
【図６】液晶表示装置のガラス基板上に形成するアクティブ回路の構成を概略的に示す上面図である。
【図７】本発明の実施例による半導体装置の製造方法によって得られる半導体装置の構造を示す平面図および断面図である。
【図８】本発明の他の実施例によるエッチング方法を説明するための基板の断面図である。
【図９】液晶表示装置のアクティブ回路の他の構成例を示す上面図である。
【図１０】本発明の他の実施例による相補型ＴＦＴ構造の製造方法を説明するための基板の断面図である。
【図１１】本発明の他の実施例による相補型ＴＦＴ構造の製造方法を説明するための基板の断面図である。
【図１２】本発明の他の実施例による相補型ＴＦＴ構造の製造方法を説明するための基板の断面図である。
【符号の説明】
【０１０４】
１ ガラス基板
２、４ ＳｉＯ2 層
３ 多結晶ＳｉＯ2 層
５ 金属層
６ ＴＭＡＨ水溶液
７ レジスト層
【図１】
2004165688.tif 000003
【図２】
2004165688.tif 000004
【図３】
2004165688.tif 000005
【図４】
2004165688.tif 000006
【図５】
2004165688.tif 000007
【図６】
2004165688.tif 000008
【図７】
2004165688.tif 000009
【図８】
2004165688.tif 000010
【図９】
2004165688.tif 000011
【図１０】
2004165688.tif 000012
【図１１】
2004165688.tif 000013
【図１２】
2004165688.tif 000014