(57)【要約】【課題】本発明は、ＬＥＤ駆動ＡＳＩＣの規模拡大や配線レイアウトの複雑化を招くことなく、装置の消費電流や発熱量を低減することが可能な画像形成装置を提供することを目的とする。【解決手段】本発明に係る画像形成装置は、ＬＥＤプリントヘッド１の各種制御信号を生成する制御信号生成回路２１と、ＬＥＤの配列方向に所定レベル以上の高濃度画素が連続しているか否かを判定する判定回路２２と、駆動電流補正データを格納するメモリ２３と、判定回路２２の判定結果に基づいてビデオデータ及び駆動電流補正データに変更を加える変更回路２４と、を有して成る。【選択図】      図６
2004148557.tif 000002
【特許請求の範囲】
【請求項１】
列を形成する複数の発光素子を画素濃度に応じた発光エネルギーで発光させることにより、所望の画像形成を行う画像形成装置において、
所定レベル以上の発光エネルギーで発光するように指示された発光素子がその配列方向に連続している否かを判定する判定部を有し、該判定結果が真値である場合には、前記発光エネルギーを低減することを特徴とする画像形成装置。
【請求項２】
前記発光エネルギーの低減は、前記発光素子の発光強度を低減することで行うことを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記発光エネルギーの低減は、前記発光素子の発光時間を低減することで行うことを特徴とする請求項１または請求項２に記載の画像形成装置。
【請求項４】
前記判定部は、前記発光素子への発光エネルギー指示データをその配列方向に連続して格納する複数段のシフトレジスタと、該シフトレジスタ各段の格納データがいずれも所定レベル以上の発光エネルギーを指示するものである場合にのみ真値を出力する論理回路と、を有して成ることを特徴とする請求項１〜請求項３のいずれかに記載の画像形成装置。
【請求項５】
前記発光エネルギーの低減は、所定レベル以上の発光エネルギーで発光するように指示された配列方向に連続する発光素子のうち、最前段の発光素子についてのみ行うことを特徴とする請求項４に記載の画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、列を形成する複数の発光素子を画素濃度に応じた発光エネルギーで発光させることにより、所望の画像形成を行う画像形成装置に関する。
【０００２】
【従来の技術】
一般に、電子写真式の画像形成装置（プリンタやファクシミリ、複写機など）は、感光体を所定電位に帯電させる帯電工程と、該感光体を選択的に露光させて静電潜像を形成する露光工程と、該静電潜像にトナーを付着させてトナー像を形成する現像工程と、該トナー像を記録紙に転写して所望画像を形成する転写工程と、該所望画像を記録紙に定着する定着工程と、を順次行う構成とされている。
【０００３】
上記露光工程における感光体露光手段としては、光変調素子を介してオン／オフ制御されたレーザ光を高速回転する多面ミラーによってスイープすることで、感光体上の露光スポットを時系列的に直列走査するレーザビームプリントヘッドと、複数の発光素子（例えばＬＥＤ［Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ］）を配列して成る発光素子アレイに対して固体走査によるオン／オフ信号を与え、オン信号を与えたＬＥＤに駆動電流を流して一斉に発光させることで、感光体上の露光スポットを時系列的に並列走査するＬＥＤプリントヘッドと、を挙げることができる。
【０００４】
なお、上記したＬＥＤプリントヘッドは、レーザビームプリントヘッドに比べて、機械可動部がないので信頼性が高く、また光路長が短いので小型化・低廉化が可能である。そのため、個人用途向けの画像形成装置等では、感光体露光手段としてＬＥＤプリントヘッドを採用することが一般的になりつつある。
【０００５】
【特許文献１】
特開２００２−２０５４２５号公報
【０００６】
【発明が解決しようとする課題】
確かに、感光体露光手段として上記のＬＥＤプリントヘッドを採用すれば、レーザビームプリントヘッドを採用した場合に比べて、画像形成装置の小型化や低廉化、並びにメンテナンス性向上などを実現することが可能である。しかしながら、上記したＬＥＤプリントヘッドは、前述したように、多数のＬＥＤを一斉に発光させる構成であるため、出力しようとする画像データによっては、非常に大きな電流（電力）を必要とする場合があった。
【０００７】
なお、ＬＥＤプリントヘッドを構成する各ＬＥＤの駆動方式には、一度に全ＬＥＤの点消灯制御を行うスタティック駆動方式と、ＬＥＤを複数ブロックに分けてブロック毎に点消灯制御を行うダイナミック駆動方式と、がある。ダイナミック方式は、スタティック駆動方式よりも発光素子駆動用のスイッチング素子が少なく済むため、装置規模縮小やコスト低減を図る上では有利であるが、反面、ブロック毎の発光時間（駆動電流供給時間）を短縮する必要があるので、スタティック駆動方式よりも一素子当たりの発光強度（駆動電流）を大きく設定しておかねばならなかった。そのため、本発明が解決しようとする上記課題は、特にダイナミック駆動方式のＬＥＤプリントヘッドにおいて問題となることが多かった。
【０００８】
例えば、Ａ４サイズ・解像度６００［ｄｐｉ］のＬＥＤプリントヘッドは、５１２０個のＬＥＤを有して成るが、該ＬＥＤを仮に２０ブロックに分けて点消灯制御を行う場合には、最大２５６個のＬＥＤを同時点灯させねばならないケースがあった。ここで、一素子当たりの駆動電流を６［ｍＡ］とすると、上記ケースでは、２５６［個］×６［ｍＡ］＝１．５３６［Ａ］もの大電流が必要となるため、画像形成装置には少なくとも該電流値を出力可能な電源を具備しておかねばならず、装置のコストアップが生じていた。また、上記ケースが長時間連続すると、ＬＥＤプリントヘッドが発熱し、その熱によって画像形成装置内部の他ユニットに悪影響が及んだり、ＬＥＤ自体の寿命が縮んだりすることもあった。
【０００９】
なお、上記課題を解決する従来技術としては、ある二次元範囲の画素パターンを参照パターンと比較し、その結果に基づいてＬＥＤの駆動電流を調整する画像記録方法及び装置が開示・提案されている（特許文献１参照）。確かに、本文献に記載の技術を適用すれば上記課題を解決することができる。しかしながら、本従来技術のパターンマッチングを行うためには、ＬＥＤプリントヘッドの駆動ＡＳＩＣ［Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  ＩＣ］に、大容量メモリ（ラインメモリ、テーブルメモリ等）や比較回路を搭載しなければならず、該駆動ＡＳＩＣの規模拡大や配線レイアウトの複雑化、それに伴う設計期間の長期化やダイサイズ・パッケージの上位化が生じ、画像形成装置のコストアップが招かれることになっていた。
【００１０】
本発明は、上記の問題点に鑑み、ＬＥＤ駆動ＡＳＩＣの規模拡大や配線レイアウトの複雑化を招くことなく、装置の消費電流や発熱量を低減することが可能な画像形成装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る画像形成装置は、列を形成する複数の発光素子を画素濃度に応じた発光エネルギーで発光させることにより、所望の画像形成を行う画像形成装置において、所定レベル以上の発光エネルギーで発光するように指示された発光素子がその配列方向に連続している否かを判定する判定部を有し、該判定結果が真値である場合には、前記発光エネルギーを低減する構成としている。このような構成とすることにより、多数の発光素子を同時点灯させねばならないケースが長時間連続した場合でも、装置の消費電力を抑えることが可能となる。また、発光素子列の発熱も抑えられるので、その熱によって画像形成装置内部の他ユニットに悪影響が及んだり、発光素子自体の寿命が縮んだりする事態を未然に回避することができる。
【００１２】
なお、上記構成から成る画像形成装置において、前記発光エネルギーの低減は前記発光素子の発光強度を低減することで行う構成にするとよい。このような構成とすることにより、画像形成装置の電源を小型化して、装置のコストダウンを図ることが可能となる。
【００１３】
或いは、上記構成から成る画像形成装置において、前記発光エネルギーの低減は、前記発光素子の発光時間を低減することで行う構成にするとよい。このような構成とすることにより、発光素子の休止時間を長くとることができるようになるので、その発熱を効果的に抑制することが可能となる。
【００１４】
また、上記構成から成る画像形成装置において、前記判定部は、前記発光素子への発光エネルギー指示データをその配列方向に連続して格納する複数段のシフトレジスタと、該シフトレジスタ各段の格納データがいずれも所定レベル以上の発光エネルギーを指示するものである場合にのみ真値を出力する論理回路と、を有して成る構成にするとよい。このような構成から成る判定部は、少ないゲート数で実現できるので、ＡＳＩＣのゲート数を不必要に増大させることがなく、ＡＳＩＣのレイアウトや配線設計を困難にするおそれもない。従って、ＡＳＩＣのコストアップが招かれることはない。また、該判定部を既存のＡＳＩＣに追加する場合でも、局所的な設計変更のみで実現できるため、従来のパターンマッチングを用いた方法に比べて、ＡＳＩＣの設計期間を短縮することが可能となる。
【００１５】
また、上記構成から成る画像形成装置において、前記発光エネルギーの低減は所定レベル以上の発光エネルギーで発光するように指示された配列方向に連続する発光素子のうち、最前段の発光素子についてのみ行う構成にするとよい。このような構成とすることにより、シフトレジスタの格納データが１段ずつシフトされていくにつれて、発光エネルギーの低減処理が移動平均的に行われることになるので、ユーザに視覚的な違和感を与えにくい処理を行うことが可能となる。
【００１６】
【発明の実施の形態】
図１は本発明に係る画像形成装置の一実施形態を示すブロック図である。本図に示すように、本実施形態の画像形成装置は、ＬＥＤプリントヘッド１と、駆動ＡＳＩＣ２と、感光ドラム３と、帯電器４と、現像器５と、転写器６と、定着器７と、消去ランプ８と、清掃器９と、を有して成る。なお、ＬＥＤヘッド１は、図２に示すように、感光ドラム３の回転方向に対して垂直方向に配列された複数のＬＥＤから成るＬＥＤアレイ１ａと、各ＬＥＤの照射光を感光ドラム３上に収束させて静電潜像の一画素に相当する露光スポットを形成する自己集束レンズアレイ１ｂと、を有して成る。
【００１７】
上記構成から成る画像形成装置は、帯電器４によって感光ドラム３を所定電位に帯電させる帯電工程と、ＬＥＤプリントヘッド１によって感光ドラム３を選択的に露光させて静電潜像を形成する露光工程と、現像器５によって静電潜像にトナーを付着させてトナー像を形成する現像工程と、転写器６によってトナー像を記録紙Ｐに転写して所望画像を形成する転写工程と、定着器７によって所望画像を記録紙Ｐに定着させる定着工程と、を順次行う構成であり、転写工程を終えた感光ドラム３の残存電荷及び残存トナーは、各々消去ランプ８及び清掃器９によって除去される。なお、本実施形態の画像形成装置は、感光ドラム３上の露光エネルギー（＝ＬＥＤ発光エネルギー＝ＬＥＤの発光強度［駆動電流］×発光時間［駆動電流供給時間］）が大きい画素ほど高濃度となるように構成されている。
【００１８】
次に、ＬＥＤプリントヘッド１に組み込まれた内部回路の動作について、図３及び図４を参照しながら詳細に説明する。図３はＬＥＤプリントヘッド１の内部回路を示すブロック図であり、図４はＬＥＤプリントヘッド１の内部回路動作を示すタイミングチャートである。
【００１９】
図３に示すように、ＬＥＤプリントヘッド１の内部回路は、クロック信号ＣＬＫをカウントするＣＬＫカウンタ１１と、ストローブクロック信号ＳＣＬＫをカウントするＳＣＬＫカウンタ１２と、画素濃度を示すビデオデータ（本実施形態ではＬＥＤの発光時間を示すｎビットディジタルデータ）を一時格納する第１格納部１３と、ＬＥＤの駆動電流補正データを一時格納する第２格納部１４と、出力時間制御信号ＳＴＲＯＢＥのロジックに応じて開閉するゲート部１５と、ＬＥＤアレイ１ａの駆動電流を生成する定電流生成部１６と、を有して成る。
【００２０】
上記構成から成るＬＥＤプリントヘッド１の内部回路は、駆動ＡＳＩＣ２から入力される水平同期信号ＨＳＹＮＣの立下がりによって初期化され、同じく駆動ＡＳＩＣ２から入力されるクロック信号ＣＬＫと、クロック信号ＣＬＫに同期して入力されるビデオデータ及び駆動電流補正データの受取りを開始する。なお、上記したビデオデータ及び駆動電流補正データには、本発明に係る変更処理が施されているが、該変更処理については後ほど詳細な説明を行うことにする。
【００２１】
第１、第２格納部１３、１４は、シフトレジスタとラッチ回路を有して成り、シリアル入力されるビデオデータと駆動電流補正データをパラレル変換するために、ＬＥＤアレイ１ａの発光に必要なデータ量（ダイナミック駆動方式であれば１ブロック分、スタティック駆動方式であれば全ＬＥＤ分）の一時格納を行う。
【００２２】
ＣＬＫカウンタ１１は、クロック信号ＣＬＫのカウント数に基づいて、第１、第２格納部１３、１４におけるビデオデータ及び駆動電流補正データの一時格納が完了したか否かを判断し、完了したと判断した時点で発光準備が整ったことを示す発光タイミング制御信号ＳＴＲＥＱを駆動ＡＳＩＣ２に出力する。
【００２３】
発光タイミング制御信号ＳＴＲＥＱを受け取った駆動ＡＳＩＣ２によって、出力時間制御信号ＳＴＲＯＢＥがアクティブレベル（ローレベル）とされ、ストローブクロック信号ＳＣＬＫが入力され始めると、ＳＣＬＫカウンタ１２は該ストローブクロック信号ＳＣＬＫのカウントを開始し、ゲート部１５は開放される。従って、ＬＥＤアレイ１ａを構成する各ＬＥＤには、第２格納部１４に一時格納された駆動電流補正データに基づく駆動電流が、第１格納部１３に一時格納されたビデオデータに基づく発光時間だけ流され、感光ドラム３の露光が行われる。
【００２４】
上記したＬＥＤの発光時間制御について、図５を参照しながら説明する。本図に示すように、本実施形態のＬＥＤプリントヘッド１は、駆動ＡＳＩＣ２から入力される出力時間制御信号ＳＴＲＯＢＥとストローブクロック信号ＳＣＬＫの立下がりエッジを利用してＬＥＤの発光時間を決定する構成とされている。以下、ｎビットのビデオデータ（０〜２ｎ−１）に応じた具体的説明を行う。ビデオデータ「０」が入力されたＬＥＤは非点灯とされるため発光時間は０である。ビデオデータ「１」が入力されたＬＥＤの発光時間は、出力時間制御信号ＳＴＲＯＢＥの立下がりエッジからストローブクロック信号ＳＣＬＫの第１番目の立上がりエッジまでとなる。同様に、ビデオデータ「２ｎ−１」が入力されたＬＥＤの発光時間は、出力時間制御信号ＳＴＲＯＢＥの立下がりエッジからストローブクロック信号ＳＣＬＫの第２ｎ−１番目の立上がりエッジまでとなる。このような構成とすることにより、ＬＥＤの発光時間をｎビット階調制御することができる。
【００２５】
次に、駆動ＡＳＩＣ２の構成及び動作について図６を参照しながら説明する。図６は駆動ＡＳＩＣ２の一構成例を示すブロック図である。本図に示すように、本実施形態の駆動ＡＳＩＣ２は、ＬＥＤプリントヘッド１の各種制御信号（クロック信号ＣＬＫ、水平同期信号ＨＳＹＮＣ、出力時間制御信号ＳＴＲＯＢＥ、ストローブクロック信号ＳＣＬＫ）を生成する制御信号生成回路２１と、ＬＥＤの配列方向に所定レベル以上の高濃度画素が連続しているか否か（ＬＥＤに対する長時間発光指示が連続しているか否か）を判定する判定回路２２と、駆動電流補正データを格納するメモリ２３と、判定回路２２の判定結果に基づいてビデオデータ及び駆動電流補正データに変更を加える変更回路２４と、を有して成る。
【００２６】
上記構成から成る駆動ＡＳＩＣ２において、画像形成装置に入力された画像データ（ページ記述言語などで記述）は、各種描画処理によってｎビットのビデオデータとされ、ラスタ順に制御回路２１及び判定回路２２へと送出される。
【００２７】
制御信号生成回路２１は、ＬＥＤプリントヘッド１との間で前述した各種信号の授受を行い、ＬＥＤプリントヘッド１の発光動作全般を制御する。
【００２８】
判定回路２２は、入力されたビデオデータをそのまま変更回路２４に送出する一方、該ビデオデータに基づいてＬＥＤの配列方向に所定レベル以上の高濃度画素が連続しているか否かを判定し、その判定結果を変更回路２４に出力する。なお、判定回路２２の内部構成については、後ほど詳細な説明を行う。
【００２９】
メモリ２３には駆動電流補正データが格納されている。駆動電流補正データとは、ＬＥＤプリントヘッド１を構成する複数ＬＥＤの均一発光制御を目的として基準駆動電流値（例えば６［ｍＡ］）を増減させる補正データであり、その増減値はＬＥＤ個々の発光特性ばらつき等に応じた値とされている。
【００３０】
変更回路２４は、判定回路２２の判定結果に基づいてビデオデータ及び駆動電流補正データに変更を加え、変更後のビデオデータ及び駆動電流補正データをＬＥＤプリントヘッド１の第１、第２格納部１３、１４（図３参照）に送出する。具体的には、判定回路２２の判定結果が真値であればＬＥＤ発光エネルギーを所定量だけ低減するように、ビデオデータ及び駆動電流補正データに変更を加える構成とされている。このような構成とすることにより、多数のＬＥＤを同時点灯させねばならないケースが長時間連続した場合でも、ＬＥＤプリントヘッド１の消費電力を抑えることが可能となる。また、ＬＥＤプリントヘッド１の発熱も抑えられるので、その熱によって画像形成装置内部の他ユニットに悪影響が及んだり、ＬＥＤ自体の寿命が縮んだりする事態を未然に回避することができる。
【００３１】
なお、本発明は、ＬＥＤ発光エネルギーと画素濃度との間に、図７に示す相関関係が成立することに鑑みて為されたものである。本図に示すように、ＬＥＤ発光エネルギーの高域側及び低域側では、ＬＥＤ発光エネルギーと画素濃度との相関関係が直線則から外れて鈍くなる。従って、上記のようにＬＥＤの配列方向に所定レベル以上の高濃度画素が連続している場合であれば、そのＬＥＤ発光エネルギーを少々低減したとしても画素濃度はほとんど変化しないので、ユーザに違和感を与えにくいと考えられる。
【００３２】
続いて、判定回路２２の構成及び動作について、図８を参照しながら詳細に説明する。図８は判定回路２２の一構成例を示す論理回路図である。本図に示すように、本実施形態の判定回路２２は、ｎビットのビデオデータを一時格納するｍ段のシフトレジスタＳＲと、該シフトレジスタＳＲの各段に一時格納されたビデオデータの上位Ｌビットについて論理和演算を行うオア回路ＯＲ１〜ＯＲｍと、該オア回路ＯＲ１〜ＯＲｍの全出力について論理積演算を行うアンド回路ＡＮＤと、を有して成る。
【００３３】
上記構成から成る判定回路２２において、オア回路ＯＲ１〜ＯＲｍは、シフトレジスタＳＲの各段上位Ｌビット（本実施形態ではＬ＝２）に「１」が含まれていれば真値「１」を出力し、含まれていなければ偽値「０」を出力する。例えばビデオデータを８ビット（０〜２５５、数が大きいほど発光エネルギーは大きく画素は高濃度となる）とした場合、オア回路ＯＲ１〜ＯＲｍは、シフトレジスタＳＲの各段格納データが「０１００００００」（６４）以上であるときに、当該画素が高濃度であることを示す真値「１」を出力する。すなわち、本実施形態の判定回路２２は、シフトレジスタＳＲの各段上位何ビット分をオア回路ＯＲ１〜ＯＲｍで参照するかに応じて、画素濃度判定のスレッショルドレベルを容易に変更することができる。なお、オア回路ＯＲ１〜ＯＲｍの代わりにアンド回路を用いれば、本構成よりも高めのスレッショルドレベル設定を行うことができる。
【００３４】
また、上記構成から成る判定回路２２において、アンド回路ＡＮＤの出力（判定結果）は、オア回路ＯＲ１〜ＯＲｍ全てが真値「１」を出力すれば真値「１」となり、一つでも偽値「０」を含んでいれば偽値「０」となる。すなわち、本実施形態の判定回路２２は、シフトレジスタＳＲの段数ｍを調整することによって連続性判定のスレッショルドレベルを容易に変更することができる。
【００３５】
続いて、変更回路２４の動作について詳細な説明を行う。変更回路２４は、判定回路２２の判定結果が偽値「０」であれば、判定回路２２から入力されたビデオデータとメモリ２３から読み出した駆動電流補正データをそのままクロック信号ＣＬＫに同期してＬＥＤプリントヘッド１に送出する。一方、判定回路２２の判定結果が真値「１」であれば、ビデオデータ及び駆動電流補正データから各々所定値Ｊ、Ｋを減算し、該変更後の両データをクロック信号ＣＬＫに同期してＬＥＤプリントヘッド１に送出する。
【００３６】
なお、上記したビデオデータ及び駆動電流補正データの変更処理は、所定レベル以上の高濃度画素であると判定されたｍ個のＬＥＤ全てに一斉実施してもよいが、本実施形態の変更回路２４は、所定レベル以上の高濃度画素であると判定されたｍ個のＬＥＤのうち、最前段のＬＥＤについてのみビデオデータ及び駆動電流補正データの変更を行う構成としている。このような構成とすることにより、シフトレジスタＳＲの格納データが１段ずつシフトされていくにつれて、ビデオデータ及び駆動電流補正データの変更処理が移動平均的に行われることになるので、ユーザに視覚的な違和感を与えにくい変更処理を行うことが可能となる。
【００３７】
最後に、図９を参照しながらＬＥＤ休止時間に関する説明を行う。ＬＥＤプリントヘッド１における１ラインの走査時間は、水平同期信号ＨＳＹＮＣの立下がりエッジ間隔に相当し、その長さは記録紙サイズと搬送速度で決まる。一方、ＬＥＤ発光可能時間は、水平同期信号ＨＳＹＮＣの立上がりエッジを始期とし、最大で１ラインの走査時間から水平同期信号ＨＳＹＮＣの有効時間（水平同期信号ＨＳＹＮＣの立下げ時間）を差し引いた時間となる。また、ＬＥＤ休止時間は、１ラインの走査時間から水平同期信号ＨＳＹＮＣの有効時間とＬＥＤの発光可能時間を差し引いた時間となる。
【００３８】
従って、本実施形態の画像形成装置のように、ＬＥＤの配列方向に所定レベル以上の高濃度画素が連続していると判定された場合にその発光時間を低減する構成であれば、ＬＥＤの休止時間を長くとることができるようになるので、ＬＥＤプリントヘッド１の発熱を効果的に抑制することが可能となる。
【００３９】
なお、上記実施形態では、ＬＥＤの配列方向に所定レベル以上の高濃度画素が連続していると判定された場合に、ビデオデータと駆動電流補正データを両方変更する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、ビデオデータと駆動電流補正データのいずれか一方のみを変更する構成としてもよい。
【００４０】
また、上記実施形態では、ＬＥＤの発光エネルギーが大きいほど高濃度画素となる画像形成装置に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、ＬＥＤの発光エネルギーが大きいほど低濃度画素となる画像形成装置にも本発明は適用可能である（図７参照）。
【００４１】
また、上記実施形態では、画素濃度に応じてＬＥＤ発光時間を制御する構成の画像形成装置に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、画素濃度に応じてＬＥＤ発光強度を制御する構成の画像形成装置にも本発明は適用可能である。
【００４２】
【発明の効果】
上記したように、本発明に係る画像形成装置であれば、ＬＥＤ駆動ＡＳＩＣの規模拡大や配線レイアウトの複雑化を招くことなく、装置の消費電流や発熱量を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る画像形成装置の一実施形態を示すブロック図である。
【図２】ＬＥＤヘッド１の構造を示す概略斜視図である。
【図３】ＬＥＤヘッド１の内部回路を示すブロック図である。
【図４】ＬＥＤヘッド１の内部回路動作を示すタイミングチャートである。
【図５】ＬＥＤの発光時間制御を説明するための図である。
【図６】駆動ＡＳＩＣ２の一構成例を示すブロック図である。
【図７】ＬＥＤ発光エネルギーと画素濃度との相関関係を示す図である。
【図８】判定回路２２の一構成例を示す論理回路図である。
【図９】ＬＥＤ休止時間を示す波形図である。
【符号の説明】
１    ＬＥＤプリントヘッド
１ａ    ＬＥＤアレイ
１ｂ    自己集束レンズアレイ
２    駆動ＡＳＩＣ
３    感光ドラム
４    帯電器
５    現像器
６    転写器
７    定着器
８    消去ランプ
９    清掃器
Ｐ    記録紙
ＳＲ    シフトレジスタ
ＯＲ１〜ＯＲｍ    オア回路
ＡＮＤ    アンド回路
【図１】
2004148557.tif 000003
【図２】
2004148557.tif 000004
【図３】
2004148557.tif 000005
【図４】
2004148557.tif 000006
【図５】
2004148557.tif 000007
【図６】
2004148557.tif 000008
【図７】
2004148557.tif 000009
【図８】
2004148557.tif 000010
【図９】
2004148557.tif 000011