(57)【要約】    【課題】 画素データパルス発生時の電力消費量を低減可能な表示パネルの駆動装置を提供することを目的とする    【解決手段】 入力映像信号に基づく各画素毎の画素データに応じて、０ボルト及び所定の電源電位の間で電圧が周期的に変動する電源電圧が供給されている電源ラインと表示パネルの列電極とを所定期間だけ接続することにより画素データパルスを列電極上に印加するにあたり、画素データパルスが連続して印加される場合には不連続に印加される場合に比して上記電源電圧の振幅を小に制限する。    【選択図】  図５
2004280132.tif 000002
【特許請求の範囲】
【請求項１】
複数の行電極と前記行電極に交差して配列された複数の列電極との交叉部に画素に対応した画素セルが形成されている表示パネルを駆動する表示パネルの駆動装置であって、
周期的に電圧が変動する電源電圧を発生して電源ライン上に印加する電源回路と、
入力映像信号に基づく各画素毎の画素データに応じて前記電源ラインと前記列電極とを所定期間だけ接続することにより前記列電極上に画素データパルスを発生する画素データパルス発生回路と、を備え、
前記電源回路は、前記画素データパルスが前記列電極に連続して印加される場合には不連続に印加される場合に比して前記電源電圧の振幅を小にすることを特徴とする表示パネルの駆動装置。
【請求項２】
前記電源回路は、コンデンサと、前記コンデンサに蓄積されている電荷を選択的に放電せしめてこれを前記電源ラインに供給する第１スイッチング電流路と、所定の電源電位を選択的に前記電源ラインに印加する第２スイッチング電流路と、前記列電極上に蓄積された電荷を選択的に前記電源ラインを介して前記コンデンサに充電せしめる第３スイッチング電流路と、を含むことを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項３】
前記画素データパルスが前記列電極に連続して印加される場合の前記画素データパルスの最大電位は前記電源電位と同一であり、前記画素データパルスの最低電位は０ボルトよりも大なる正極性の電位であることを特徴とする請求項２記載の表示パネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流駆動型プラズマディスプレイパネル、又はエレクトロルミネセンスディスプレイパネルの如き表示パネルを駆動する駆動装置に関する。
【背景技術】
【０００２】
現在、壁掛ＴＶとして、プラズマディスプレイパネル、又はエレクトロルミネセンスディスプレイパネル等の如き容量性発光素子をマトリクス状に配列してなる表示パネルを用いた表示装置が製品化されている。
【０００３】
図１は、かかる表示パネルとしてプラズマディスプレイパネルを用いた表示装置の概略構成を示す図である。
【０００４】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ1〜Ｙn及びＸ1〜Ｘnを備えている。更に、ＰＤＰ１０には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで１画面の各列（第１列〜第ｍ列）に対応した列電極Ｚ1〜Ｚmが形成されている。尚、１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｚとの交差部に１画素を担う放電セルが形成される。
【０００５】
この際、各放電セルは、その放電セル内において放電が生起されるか否かにより、"発光"及び"非発光"の２つの状態しかもたない。すなわち、最低輝度(非発光状態)、及び最高輝度(発光状態)の２階調分の輝度しか表現出来ないのである。
【０００６】
そこで、このような発光素子を有するＰＤＰ１０に対して、入力された映像信号に対応した中間調の輝度を得るべく、駆動装置１００は、サブフィールド法を用いた階調駆動を実施する。
【０００７】
サブフィールド法では、入力された映像信号を各画素毎に対応したＮビットの画素データに変換し、このＮビットのビット桁各々に対応させて、１フィールドの表示期間をＮ個のサブフィールドに分割する。各サブフィールドには、そのサブフィールドの重み付けに対応した放電実行回数が夫々割り当ててあり、映像信号に応じたサブフィールドにおいてのみでこの放電を選択的に生起させる。この際、各サブフィールドで生起された放電回数の合計(１フィールド表示期間内での)により、映像信号に対応した中間調の輝度が得られるのである。
【０００８】
尚、かかるサブフィールド法を利用して実際にＰＤＰを階調駆動する方法として、選択消去アドレス法が知られている。
【０００９】
図２は、かかる選択消去アドレス法に基づく階調駆動を実施する際に、駆動装置１００が、１サブフィールド内においてＰＤＰ１０の列電極及び行電極に印加する各種駆動パルスの印加タイミングを示す図である。
【００１０】
先ず、駆動装置１００は、負極性のリセットパルスＲＰxを行電極Ｘ1〜Ｘn、更に正極性のリセットパルスＲＰYを行電極Ｙ1〜Ｙn各々に同時に印加する(一斉リセット行程Ｒｃ)。
【００１１】
これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０中の全ての放電セルがリセット放電されて、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは一旦、"発光セル"に初期設定される。
【００１２】
次に、駆動装置１００は、入力された映像信号を各画素毎の例えば８ビットの画素データに変換する。駆動装置１００は、かかる画素データを各ビット桁毎に分割して画素データビットを求め、この画素データビットの論理レベルに応じたパルス電圧を有する画素データパルスを発生する。駆動装置１００は、かかる画素データパルスを１行分毎(ｍ個)にグループ化した、第１行〜第ｎ行各々に対応した画素データパルス群ＤＰ1〜ＤＰnを、図２に示されるように順次、列電極Ｚ1-mに印加して行く。尚、駆動装置１００は、上記画素データビットが例えば論理レベル"１"である場合には高電圧、論理レベル"０"である場合には低電圧(０ボルト)の画素データパルスを発生する。更に、駆動装置１００は、上記画素データパルス群ＤＰ各々の印加タイミングにて、図２に示されるが如き走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く(画素データ書込行程Ｗｃ)。  この際、走査パルスＳＰが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。これにより、上記一斉リセット行程Ｒｃにおいて"発光セル"の状態に初期化された放電セルは、"非発光セル"に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスが印加された"行"及び"列"に交叉して形成されている放電セルには前述した如き選択消去放電は生起されず、上記一斉リセット行程Ｒｃにて初期化された状態、つまり"発光セル"の状態が保持される。
【００１３】
次に、駆動装置１００は、図２に示されるが如き正極性の維持パルスＩＰXを繰り返し行電極Ｘ1〜Ｘnに印加すると共に、この維持パルスＩＰXが行電極Ｘ1〜Ｘnに印加されていない期間中に、図２に示されるが如き正極性の維持パルスＩＰYを繰り返し行電極Ｙ1〜Ｙnに印加する(発光維持行程Ｉｃ)。
【００１４】
この際、壁電荷が残留したままとなっている放電セル、すなわち"発光セル"のみが、これら維持パルスＩＰX及びＩＰYが交互に印加される度に放電(維持放電)する。つまり、上記画素データ書込行程Ｗｃにおいて"発光セル"に設定された放電セルのみが、このサブフィールドの重み付けに対応した回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持するのである。尚、これら維持パルスＩＰX及びＩＰYが印加される回数は、各サブフィールド毎の重み付けに応じて予め設定されている回数である。
【００１５】
次に、駆動装置１００は、図２に示されるが如き消去パルスＥＰを行電極Ｘ1〜Ｘnに印加する(消去行程Ｅ)。これにより、全放電セルを一斉に消去放電せしめて各放電セル内に残留している壁電荷を消滅させる。
【００１６】
上述した如き一連の動作を１フィールド内において複数回実行することにより、視覚状において、映像信号に対応した中間輝度が得られるのである。
【００１７】
しかしながら、プラズマディスプレイパネル又はエレクトロルミネセンスディスプレイパネルの如き容量性発光素子を有する表示パネルの列電極に画素データパルスを印加すると、列電極間に生じる電位差により列電極間に存在する寄生容量で充放電が生起されてしまい、無効電力が消費されるという問題があった。  又、高品位なテレビジョン画像表示のために列電極の数を増加すると、それに応じて、列電極に印加すべき画素データパルスの数も増加するので、電力消費量も増加してしまう。
【００１８】
よって、現在、電力消費を抑えつつ画素データパルスを表示パネルに印加させることが出来る駆動装置が望まれている。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は、画素データパルス発生時の電力消費量を低減可能な表示パネルの駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
請求項１記載による表示パネルの駆動装置は、複数の行電極と前記行電極に交差して配列された複数の列電極との交叉部に画素に対応した画素セルが形成されている表示パネルを駆動する表示パネルの駆動装置であって、周期的に電圧が変動する電源電圧を発生して電源ライン上に印加する電源回路と、入力映像信号に基づく各画素毎の画素データに応じて前記電源ラインと前記列電極とを所定期間だけ接続することにより前記列電極上に画素データパルスを発生する画素データパルス発生回路と、を備え、前記電源回路は、前記画素データパルスが前記列電極に連続して印加される場合には不連続に印加される場合に比して前記電源電圧の振幅を小にする。
【発明を実施するための最良の形態】
【００２１】
周期的に電圧が変動する電源電圧が供給されている電源ラインと表示パネルの列電極とを、映像信号に応じて所定期間だけ接続することにより、列電極上に画素データパルスを印加するにあたり、画素データパルスが連続して印加される場合には不連続に印加される場合に比して上記電源電圧の振幅を小にする。
【実施例】
【００２２】
図３は、本発明による駆動装置を備えた表示装置の構成を示す図である。
【００２３】
図３において、プラズマディスプレイパネルとしてのＰＤＰ１０は、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ1〜Ｙn及びＸ1〜Ｘnを備えている。更に、ＰＤＰ１０には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで１画面の各列（第１列〜第ｍ列）に対応した列電極Ｚ1〜Ｚmが形成されている。尚、１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｚとの交差部に１画素を担う放電セルが形成される。
【００２４】
駆動制御回路５０は、図２に示されるが如き、リセットパルスＲＰX及びＲＰY、走査パルスＳＰ、並びに維持パルスＩＰX及びＩＰY各々を生成させる為の各種タイミング信号を発生し、これらを行電極駆動回路３０及び４０の各々に供給する。行電極駆動回路３０は、かかるタイミング信号に応じてリセットパルスＲＰX及び維持パルスＩＰXを生成し、これらを図２に示されるが如きタイミングにてＰＤＰ１０の行電極Ｘ1〜Ｘnに印加する。一方、行電極駆動回路４０は、上記駆動制御回路５０から供給された各種タイミング信号に応じてリセットパルスＲＰY、走査パルスＳＰ、維持パルスＩＰY及び消去パルスＥＰの各々を生成し、これらを図２に示されるが如きタイミングにてＰＤＰ１０の行電極Ｙ1〜Ｙnに印加する。
【００２５】
更に、駆動制御回路５０は、入力された映像信号を各画素毎の例えば８ビットの画素データに変換し、この画素データを各ビット桁毎に分割して第１〜第ｎ行各々に対応したもの同士で１行分(ｍ個)毎に抽出したものを画素データビットＤＢ1〜ＤＢmとして列電極駆動回路２０に供給する。この際、駆動制御回路５０は、かかる画素データビットＤＢに応じた画素データパルスを発生する為のスイッチング信号ＳＷ１〜ＳＷ４を生成し、これらを列電極駆動回路２０に供給する。
【００２６】
図４は、かかる列電極駆動回路２０の内部構成を示す図である。
【００２７】
図４に示されるように、列電極駆動回路２０は、電源回路２１及び画素データパルス発生回路２２から構成される。
【００２８】
電源回路２１におけるコンデンサＣ１は、その一端がＰＤＰ１０の接地電位としてのＰＤＰ接地電位Ｖｓに接地されている。スイッチング素子Ｓ１は、上記駆動制御回路５０から論理レベル"０"のスイッチング信号ＳＷ１が供給されている間はオフ状態にある。一方、かかるスイッチング信号ＳＷ１の論理レベルが"１"である場合にはオン状態となって、上記コンデンサＣ１の他端に生じた電位をコイルＬ１及びダイオードＤ１を介して電源ライン２上に印加する。これによりコンデンサＣ１は放電を開始し、その放電により生じた電位が電源ライン２上に印加される。スイッチング素子Ｓ２は、上記駆動制御回路５０から論理レベル"０"のスイッチング信号ＳＷ２が供給されている間はオフ状態である一方、かかるスイッチング信号ＳＷ２の論理レベルが"１"である場合にはオン状態となって上記電源ライン２上の電位をコイルＬ２及びダイオードＤ２を介して上記コンデンサＣ１の他端に印加する。この際、コンデンサＣ１は、上記電源ライン２上の電位によって充電される。スイッチング素子Ｓ３は、上記駆動制御回路５０から論理レベル"０"のスイッチング信号ＳＷ３が供給されている間はオフ状態である一方、かかるスイッチング信号ＳＷ３の論理レベルが"１"である場合にはオン状態となって直流電源Ｂ１による電源電位Ｖaを電源ライン２上に印加する。尚、この直流電源Ｂ１の負側端子は、上記ＰＤＰ接地電位Ｖｓにて接地されている。スイッチング素子Ｓ４は、上記駆動制御回路５０から論理レベル"０"のスイッチング信号ＳＷ４が供給されている間はオフ状態である一方、かかるスイッチング信号ＳＷ４の論理レベルが"１"である場合にはオン状態となって上記電源ライン２をＰＤＰ接地電位Ｖｓに接地する。
【００２９】
画素データパルス発生回路２２には、駆動制御回路５０から供給された１行分(ｍ個)の画素データビットＤＢ1〜ＤＢmの各々に応じて、夫々独立してオン・オフ制御されるスイッチング素子ＳＷＺ1〜ＳＷＺm、及びＳＷＺ1O〜ＳＷＺmOが設けられている。スイッチング素子ＳＷＺ1〜ＳＷＺmの各々は、夫々に供給された画素データビットＤＢが論理レベル"１"である場合に限りオン状態となって、上記電源ライン２上に生じている電位をＰＤＰ１０の列電極Ｚ1〜Ｚmに印加する。上記スイッチング素子ＳＷＺ1O〜ＳＷＺmO各々は、夫々、画素データビットＤＢが論理レベル"０"である場合に限りオン状態となって、列電極上の電位をＰＤＰ接地電位Ｖｓに接地する。
【００３０】
図５は、上記列電極駆動回路２０の内部動作波形を示す図である。
【００３１】
高電圧の画素データパルスが連続して列電極Ｚi（ｉは１〜ｍ）に印加される場合には、図５（ｂ)に示されるようにスイッチング素子ＳＷＺi（ｉは１〜ｍ）がオン状態で、スイッチング素子ＳＷＺio（ｉは１〜ｍ）がオフ状態となっている。
【００３２】
一方、駆動制御回路５０は、論理レベル“０”のスイッチング信号ＳＷ２〜ＳＷ４、及び論理レベル“１”のスイッチング信号ＳＷ１を電源回路２１に供給する（駆動行程Ｇ１）。
【００３３】
これにより、スイッチング素子Ｓ１〜Ｓ４の内、スイッチング素子Ｓ１のみがオン状態となり、コンデンサＣ１に蓄えられていた電荷が放電される。よって、コイルＬ１，ダイオードＤ１、スイッチング素子Ｓ１及びスイッチング素子ＳＷＺiを介して電流が列電極Ｚiに流れ、負荷容量Ｃ0が充電される。このとき、コイルＬ１及び負荷容量Ｃ0で決まる時定数により列電極Ｚiの電位は、図５（ｂ）に示すように徐々に上昇する。
【００３４】
次に、コイルＬ１及び負荷容量による共振周期の半周期が経過した時点で、駆動制御回路５０は、スイッチング信号ＳＷ３のみを論理レベル“１”に切り換える（駆動行程Ｇ２）。これにより、スイッチング素子Ｓ３がオン状態となり、上記直流電源Ｂ１による電源電位Ｖａが電源ライン２上に印加され、列電極Ｚiの電位が電源電位Ｖａに固定される。
【００３５】
次に、駆動制御回路５０は、スイッチング信号ＳＷ１を論理レベル“０”に切り換える（駆動行程Ｇ３）。これにより、スイッチング素子Ｓ１がオフ状態となり、コイルＬ１及び負荷容量Ｃ0による共振動作が停止する。
【００３６】
次に、駆動制御回路５０は、スイッチング信号ＳＷ２を論理レベル“１”、スイッチング信号ＳＷ３を論理レベル“０”に各々切り換える（駆動行程Ｇ４）。これにより、負荷容量Ｃ0に蓄えられていた電荷が放電される。よって、スイッチング素子ＳＷＺi、コイルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２を介して電流がコンデンサＣ１に流れ、コンデンサＣ１が充電される。このとき、コイルＬ２及び負荷容量Ｃ0で決まる時定数により列電極Ｚiの電位は、図５（ｂ）に示すように徐々に低下する。
【００３７】
次に、コイルＬ１及び負荷容量による共振周期の半周期が経過した時点で、駆動制御回路５０は、スイッチング素子Ｓ４を所定の短期間だけオン状態にせしめるべく短パルスの論理レベル“１”のスイッチング信号ＳＷ４を電源回路２１に供給する（駆動行程Ｇ５）。
【００３８】
これにより、電源ライン２は、上記短期間だけＰＤＰ接地電位Ｖｓに接地される。この際、ＰＤＰ１０から、スイッチング素子ＳＷＺi、電源ライン２を介してスイッチング素子Ｓ４に電流が流れ込んでくるが、スイッチング素子Ｓ４に流れ込む電流を制限して電源ライン２の電位が０［Ｖ］まで下がりきらないように上記スイッチング素子Ｓ４のオン期間が短く設定されている。この際、図５（ｂ）に示されるように、電源ライン２上の電位波形の振幅Ｖfは、高電圧の画素データパルスが不連続に列電極Ｚiに印加される場合に比して小さくなっている。
【００３９】
上記駆動行程Ｇ１〜Ｇ５からなる一連の動作により、電源回路２１は、上記図５（ｂ）に示されるが如き電位変動を有する電源電位を発生し、これを電源ライン２及びスイッチング素子ＳＷＺiを介して高電圧の画素データパルスとして、連続して列電極Ｚiに印加する。以上のように、スイッチング素子Ｓ４に流れ込む電流を制限して電源ライン２の電位が０［Ｖ］まで下がりきらないようにして電源ライン２上に生じる電位変化の振幅を小さくすることにより、電力消費を低減することができる。
【００４０】
一方、高電圧の画素データパルスが不連続に列電極Ｚiに印加される場合には、図５（ａ）に示されるが如き電位変動を有する電源電位を発生する。この場合、画素データビットＤＢが論理レベル“１”である場合、画素データパルス発生回路２２のスイッチング素子ＳＷＺiはオン状態、スイッチング素子ＳＷＺioはオフ状態となり、一方、画素データビットＤＢが論理レベル“０”である場合、画素データパルス発生回路２２のスイッチング素子ＳＷＺiはオフ状態、スイッチング素子ＳＷＺioはオン状態となる。
【００４１】
従って、画素データビットＤＢが論理レベル“１”から“０”に切り換わると、スイッチング素子ＳＷＺi0はオン状態となり、列電極Ｚiは接地され、列電極Ｚiの電位は０［Ｖ］に固定される。
【００４２】
また、画素データビットＤＢが論理レベル“０”から“１”に切り換わると、スイッチング素子ＳＷＺiはオン状態、スイッチング素子ＳＷＺi0はオフ状態となる。
【００４３】
このスイッチング素子ＳＷＺiのオンと同時に、スイッチング素子Ｓ１のみがオン状態となり、コンデンサＣ１に蓄えられていた電荷が放電される。よって、コイルＬ１、ダイオードＤ１、スイッチング素子Ｓ１及びスイッチング素子ＳＷＺiを介して電流が列電極Ｚiに流れ、負荷容量Ｃ0が充電される。このとき、コイルＬ１及び負荷容量Ｃ0で決まる時定数により列電極Ｚiの電位は、図５（ａ）に示すように徐々に上昇する。
【００４４】
次に、コイルＬ１及び負荷容量による共振周期の半周期が経過した時点で、スイッチング素子Ｓ３をオン状態とし、上記直流電源Ｂ１による電源電位Ｖａが電源ライン２上に印加され、列電極Ｚiの電位が電源電位Ｖａに固定される。
【００４５】
次に、スイッチング素子Ｓ１がオフ状態となり、コイルＬ１及び負荷容量Ｃ0による共振動作が停止する。
【００４６】
次に、駆動制御回路５０は、スイッチング素子Ｓ２をオン、スイッチング素子Ｓ３をオフとし、負荷容量Ｃ0に蓄えられていた電荷が放電される。よって、スイッチング素子ＳＷＺi、コイルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２を介して電流がコンデンサＣ１に流れ、コンデンサＣ１が充電される。このとき、コイルＬ２及び負荷容量Ｃ0で決まる時定数により列電極Ｚiの電位は、図５（ｂ）に示すように徐々に低下する。
【００４７】
次に、コイルＬ１及び負荷容量による共振周期の半周期が経過した時点で、スイッチング素子Ｓ４を所定の短期間だけオン状態にすると共にスイッチング素子ＳＷＺioをオン状態にする。上述の一連の動作により、不連続な画素データパルスが列電極Ｚiに印加される。
【００４８】
上述した如く電流が大なる場合、電源回路２１は、先ず、コイルＬ１、ダイオードＤ１、及びスイッチング素子Ｓ１からなる第１スイッチング電流路により、コンデンサＣ１に蓄積されている電荷を選択的に放電せしめ、これを電源ライン２に供給する(駆動行程Ｇ１)ことにより、画素データパルスの立ち上がりエッジ部を生成する。次に、直流電源Ｂ１及びスイッチング素子Ｓ３からなる第２スイッチング電流路により、上記電源ライン２上に電源電位を印加する(駆動行程Ｇ３)ことにより、画素データパルスのパルス電圧(Ｖa)を発生する。次に、コイルＬ２、ダイオードＤ２、及びスイッチング素子Ｓ２からなる第３スイッチング電流路により、列電極に存在する負荷容量Ｃ0に蓄積された電荷を選択的に上記電源ライン２を介してコンデンサＣ１に充電せしめて回収する(駆動行程Ｇ４)ことにより、上記画素データパルスの立ち下がりエッジ部を生成する。最後に、第４スイッチング電流路としてのスイッチング素子Ｓ４によって、上記電源ライン２を所定の短期間だけ強制的に接地する(駆動行程Ｇ５)ことにより、画素データパルスとしての最低電位を決定するのである。
【００４９】
以上、詳述した如く本発明においては、周期的に電圧が変動する電源電圧が供給されている電源ラインと表示パネルの列電極とを、映像信号に応じて所定期間だけ接続することにより、列電極上に画素データパルスを印加するにあたり、画素データパルスが連続して印加される場合には不連続に印加される場合に比して上記電源電圧の振幅を小にしている。
【００５０】
よって、本発明による表示パネルの駆動装置によれば、画素データパルス発生時における電力消費量が低減される。
【図面の簡単な説明】
【００５１】
【図１】平面表示パネルとしてプラズマディスプレイパネルを用いたプラズマ表示装置の概略構成を示す図である。
【図２】１サブフィールド内においてＰＤＰ１０に印加する各種駆動パルスの印加タイミングを示す図である。
【図３】本発明による駆動装置を搭載した表示装置の構成を示す図である。
【図４】列電極駆動回路２０の内部構成を示す図である。
【図５】列電極駆動回路２０の内部動作を説明する為の図である。
【符号の説明】
【００５２】
B1       直流電源
C1       コンデンサ
D1,D2    ダイオード
L1,L2    コイル
S1〜S4   スイッチング素子
10       ＰＤＰ
20        列電極駆動回路
50        駆動制御回路
【図１】
2004280132.tif 000003
【図２】
2004280132.tif 000004
【図３】
2004280132.tif 000005
【図４】
2004280132.tif 000006
【図５】
2004280132.tif 000007
【手続補正書】
【提出日】平成16年7月8日(2004.7.8)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2004280132.tif 000008