(57)【要約】【課題】画像形成装置等に搭載される多出力電源装置を小型化し、製造コストを低減する。【解決手段】電源電圧から第１の直流電圧Ｏｕｔ１を生成する第１の電圧発生手段１と、電源電圧と第１の直流電圧とから第２の直流電圧Ｏｕｔ２を生成する少なくとも１つの第２の電圧発生手段２とを備える。第２の直流電圧には第１の直流電圧が重畳されている。第１の電圧発生手段は第１の直流電圧を外部からの指示に応じた電圧値に維持する第１の制御手段１−１，１−２，１−８，１−９を含み、第２の電圧発生手段は第２の直流電圧を外部からの指示に応じた電圧値に維持する第２の制御手段２−１，２−２，２−８，２−９を含む。【選択図】        図１
2004274927.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧から固定電圧である第１の直流電圧を生成する第１の電圧発生手段と、電源電圧と前記第１の直流電圧とから可変電圧である第２の直流電圧を生成する少なくとも１つの第２の電圧発生手段とを備え、前記第２の直流電圧には前記第１の直流電圧が重畳されていることを特徴とする電源装置。
【請求項２】
前記第２の電圧発生手段を複数備えることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第２の電圧発生手段は、前記第２の直流電圧を、外部からの指示に従いオンオフする制御手段を介して出力することを特徴とする請求項１または２に記載の電源装置。
【請求項４】
前記第１の電圧発生手段は前記第１の直流電圧を外部からの指示に応じた電圧値に維持する第１の制御手段を含み、前記第２の電圧発生手段は前記第２の直流電圧を外部からの指示に応じた電圧値に維持する第２の制御手段を含むことを特徴とする請求項１から３のいずれか一項に記載の電源装置。
【請求項５】
前記第１の制御手段は、前記第１の直流電圧を分圧する第１の分圧手段と、該第１の分圧手段の出力と第１の基準値との差分を増幅する第１の増幅手段と、該第１の増幅手段の出力に応じて前記電源装置に入力される電源電圧の値を調整する第１の調整手段とを含み、前記第２の制御手段は、前記第２の直流電圧を分圧する第２の分圧手段と、該第２の分圧手段の出力と第２の基準値との差分を増幅する第２の増幅手段と、該第２の増幅手段の出力に応じて前記電源装置に入力される電源電圧の値を調整する第２の調整手段とを含むことを特徴とする請求項４に記載の電源装置。
【請求項６】
前記第１の電圧発生手段は電源電圧として入力され、前記第１の調整手段により調整された直流電圧をスイッチングする第１のスイッチング手段と該第１のスイッチング手段から出力される交流電圧を昇圧する第１の昇圧手段とを含み、前記第２の電圧発生手段は電源電圧として入力され、前記第２の調整手段により調整された直流電圧をスイッチングする第２のスイッチング手段と該第２のスイッチング手段から出力される交流電圧を昇圧する第２の昇圧手段とを含むことを特徴とする請求項５に記載の電源装置。
【請求項７】
前記第１の電圧発生手段は前記第１の昇圧手段により昇圧された交流電圧を逓倍整流して前記第１の直流電圧を生成する逓倍整流手段を含み、前記第２の電圧発生手段は前記第２の昇圧手段により昇圧された交流電圧を半波整流して得られる直流電圧に前記第１の直流電圧を重畳して前記第２の直流電圧を生成する半波整流手段を含むことを特徴とする請求項６に記載の電源装置。
【請求項８】
前記第１の電圧発生手段は、前記第２の電圧発生手段が前記第２の直流電圧の生成を開始する前に前記第１の直流電圧の生成を開始し、前記第２の電圧発生手段が前記第２の直流電圧の生成を停止する前に前記第１の直流電圧の生成を停止することを特徴とする請求項７に記載の電源装置。
【請求項９】
前記第１の昇圧手段を構成するトランスの１次巻線の一端がダイオードを介して前記第１の調整手段の出力に接続され、他端が前記第１のスイッチング手段の入力に接続され、前記第２の昇圧手段を構成するトランスの１次巻線の一端がダイオードを介して前記第２の調整手段の出力に接続され、他端が前記第２のスイッチング手段の入力に接続されていることを特徴とする請求項８に記載の電源装置。
【請求項１０】
前記第１の電圧発生手段は、前記第２の電圧発生手段が前記第２の直流電圧の生成を開始する前に前記第２の直流電圧の生成を開始し、前記第２の電圧発生手段が前記第２の直流電圧の生成を停止した後に前記第１の直流電圧の生成を停止することを特徴とする請求項７に記載の電源装置。
【請求項１１】
前記第１の昇圧手段を構成するトランスの１次巻線の一端が前記第１の調整手段の出力に接続され、他端が前記第１のスイッチング手段の入力に接続され、前記第２の昇圧手段を構成するトランスの１次巻線の一端がダイオードを介して前記第２の調整手段の出力に接続され、他端が前記第２のスイッチング手段の入力に接続されていることを特徴とする請求項１０に記載の電源装置。
【請求項１２】
請求項１から１１のいずれか一項に記載の電源装置を備えることを特徴とする画像形成装置。
【請求項１３】
前記第１及び第２の基準電圧を生成する基準電圧生成手段と、環境温度、環境湿度、及び前記第２の電圧発生手段の負荷インピーダンスの少なくとも１つを測定するセンサとを備え、前記基準電圧生成手段は前記センサの測定結果に応じて前記第２の基準電圧の値を変更することを特徴とする請求項１２に記載の画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は多出力電源装置及び多出力電源装置を備える画像記録装置に関するものである。
【０００２】
【従来の技術】
カラー電子写真プリンタ等のカラー画像形成装置においては、図１０に示すように、イエロー、マゼンタ、シアンおよびブラックの各色の印刷機構が搬送ベルトに沿って配置される構成を有する。図１０のカラー電子写真プリンタは、帯電手段７２ａ〜７２ｄ、現像手段７５ａ〜７５ｄ、像担持体７６ａ〜７６ｄ、トナー供給手段７４ａ〜７４ｄ等をそれぞれ含む画像形成部７１ａ〜７１ｄ、露光手段７３ａ〜７３ｄ、転写手段７７ａ〜７７ｄ、転写手段のインピーダンスを測定する手段７８ａ〜７８ｄ、画像形成部７１ａ〜７１ｄを上方にリフトアップさせるリフトアップ手段７９ａ〜７９ｄ、搬送ベルト８１、搬送ベルト８１を帯電し、印刷媒体８４を静電気力により吸着しながら搬送する吸着手段８３ａ，８３ｂ、不図示の駆動手段によって回転駆動され、搬送ベルト８１を矢印方向に回転させる駆動用ローラ８２ａ〜８２ｃ、温湿度センサー８５を含む。
【０００３】
画像形成部７１ａ，７１ｂ，７１ｃ，７１ｄのそれぞれには異なった色（ブラック、イエロー、マゼンタ、シアン）のトナーが実装されている。画像形成部７１ａ〜７１ｄは、リフトアップ手段７９ａ〜７９ｄにより、それぞれ別々に上方リフトアップ可能であり、像担持体７６ａ〜７６ｄを搬送ベルト８１から別々に離すことができる。例えばブラックトナーのみで印刷を行う場合には、イエロー、マゼンタ、シアンのトナーが実装されている画像形成部７１ｂ〜７１ｄをリフトアップすることにより、搬送ベルト８１の回転駆動の際の負荷を軽くし、高速で搬送ベルト８１を走行させ、印刷を高速に行うことが可能となる。
【０００４】
印刷時、帯電手段７２ａ〜７２ｄ、トナー供給手段７４ａ〜７４ｄ、現像手段７５ａ〜７５ｄ、転写手投７７ａ〜７７ｄには不図示の電源より負電圧が印加される。また画像形成部７１ａ〜７１ｄがリフトアップされているときには、帯電手段７２ａ〜７２ｄ、トナー供給手段７４ａ〜７４ｄ、現像手段７５ａ〜７５ｄに対する電圧印加は遮断される。
【０００５】
像担持体７６ａ〜７６ｄは不図示の駆動手段により回転駆動される。帯電手段７２ａ〜７２ｄはそれぞれ、像担持体７６ａ〜７６ｄに負電荷を帯電させる。露光手段７３ａ〜７３ｄは、像担持体７６ａ〜７６ｄのトナーが乗る部分を選択的に露光し、その部分の負電荷を除去する。トナー供給手段７４ａ〜７４ｄは、トナーに負電荷を帯電させる。現像手段７５ａ〜７５ｄは、トナー供給手段７４ａ〜７４ｄから、負電荷を帯電したトナーを受け取り、像担持体７６ａ〜７６ｄの負電荷が除去された部分にトナーを乗せる。これにより像担持体７６ａ〜７６ｄに画像が形成される。
【０００６】
不図示の給紙手段によって吸着手段８３まで搬送された印刷媒体８４は、搬送ベルト８１に吸着され、搬送ベルト８１と同じ速度でさらに搬送される。画像形成部７１に達すると、像担持体７６上の画像は転写手段７７により印刷媒体８４上に転写される。画像形成部７１ａ〜７１ｄが形成した全ての画像またはその一部が転写された印刷媒体８４はその後、搬送ベルト８１から分離され、定着手段８０ａ〜８０ｂによって熱定着され、装置外に排出される。
【０００７】
上に説明したように、カラー電子写真プリンタは、帯電手段、トナー供給手段、現像手段、転写手段をそれぞれ有する画像形成部を４つ備え、これらの手段には異なる電圧を供給する必要があり、従ってカラー電子写真プリンタには多出力電源装置を搭載する必要がある。また、帯電手段、トナー供給手段、現像手段、転写手段は、環境温度及び環境湿度により特性が大きく変化するので環境温度及び環境湿度を温湿度センサー８５で検出し、その結果に応じて、帯電手段、トナー供給手段、現像手段、転写手段に印加する電圧を変更する必要もある。更に、転写手段７７ａ〜７７ｄについては、それらのインピーダンスにバラツキがあり、また経時変化も大きいため、インピーダンス測定手投７８ａ〜７８ｄにより転写手段７７ａ〜７７ｄのインピーダンスを測定し、その結果と、環境温度と環境湿度とに応じて、転写手段７７ａ〜７７ｄに印加する電圧を個別に制御する必要がある。
【０００８】
転写手段７７ａ〜７７ｄに対し、個別に制御された電圧を印加する多出力電源装置の構成例を図１１に示す。この電源装置は、ＣＰＵ２５、ＤＡＣ（Ｄ／Ａ変換器）２６、電圧発生回路２１〜２４を含む。ＤＡＣ２６は、ＣＰＵ２５により設定される基準電圧Ｖｒｅｆ２１〜Ｖｒｅｆ２４を電圧発生回路２１〜２４に供給する。以下に電圧発生回路２１〜２４の内部構成を説明するが、電圧発生回路２１〜２４は同じ構成であるので、ここでは代表して電圧発生回路２１を説明する。
【０００９】
図１１において、トランジスタ２１−５は、発振器２１−４からの一定周波数の信号に従ってオンオフを繰り返すスイッチングトランジスタである。トランス２１−６は、一端がトランジスタ２１−２を介して電源電圧Ｖｃｃに接続され、他端がトランジスタ２１−５がオンとなり導通するときに接地される１次巻線を有する。該トランスの他端が接地されたときに駆動電圧Ｖｂ２１が両端子間に印加され、２次巻線に昇圧された交流電圧が発生する。電圧発生回路２１の出力電圧Ｏｕｔ２１は、転写電圧として転写手段に供給され、その電圧範囲は、１１００Ｖ〜１５００Ｖである。
【００１０】
エラーアンプ２１−１は、一方の入力端子に印加される基準電圧と他方の入力端子に印加されるフィードバック信号Ｆｂ２１の差分を増幅するアンプである。トランジスタ２１−２はエラーアンプ２１−１の出力に従い、駆動電圧Ｖｂ２１を調整する役割を有する。フィードバック信号Ｆｂ２１は、直列接続された分圧抵抗２１−８及び分圧抵抗２１−９により出力電圧Ｏｕｔ２１を分圧して得られる電圧である。フィードバック信号Ｆｂ２１と出力電圧Ｏｕｔ２１の電圧差は１５００Ｖ程度となるため、分圧抵抗２１−８には高耐圧抵抗を用いる必要がある。
【００１１】
トランス２１−６の２次巻線は逓倍電圧整流回路２１−７に接続されている。この例では、逓倍電圧整流回路２１−７は正電圧を出力する５倍電圧整流回路であるが、ダイオードを逆に接続することにより負電圧を出力することも可能である。但し、その場合には、フィードバック信号が負電圧とならないよう、分圧抵抗２１−９のグランドを５Ｖにする必要がある。
【００１２】
次に、上記構成の多出力電源装置の動作を説明する。ＤＡＣ２６は、ＣＰＵ２５からの指示に従い、基準電圧Ｖｒｅｆ２１〜２４を図１２のタイムチャートに示す順序でオンオフする。即ち、この順序で基準電圧Ｖｒｅｆ２１〜２４を０Ｖから立ち上げ、印刷終了時に０Ｖに戻す。電圧発生回路２１〜２４の構成は同じであるので、代表して電圧発生回路２１の動作を以下に説明する。
【００１３】
トランス２１−６の１次巻線には、発振器２１−４の発振周期に等しい周期でオンオフするスイッチングトランジスタ２１−５により、駆動電圧Ｖｂ２１がこれと同じ周期で印加される。エラーアンプ２１−１はフィードバック信号Ｆｂ２１と基準電圧Ｖｒｅｆ２１との差分を増幅し、これをトランジスタ２１−２のベースに印加する。トランジスタ２１−２のコレクタ‐エミッタ間の電圧はベースに印加される電圧に応じて変化するので、駆動電圧Ｖｂ２１はフィードバック信号Ｆｂ２１と基準電圧Ｖｒｅｆ２１との差分に応じて増減し、その結果、基準電圧Ｖｒｅｆ２１とフィードバック信号Ｆｂ２１とが等しくなるように調整される。
【００１４】
この構成によって、出力電圧Ｏｕｔ２１が基準電圧Ｖｒｅｆ２１により定まる所望の値となるように定電圧制御が実行される。即ち、基準電圧Ｖｒｅｆ２１で設定される所望の電圧値の高電圧が電圧発生回路２１から出力される。基準電圧Ｖｒｅｆ２１がオフ（０Ｖ）の時は、フィードバック信号Ｆｂ２１も０Ｖとなるように制御され、その結果、出力電圧Ｏｕｔ２１は０Ｖとなる。基準電圧Ｖｒｅｆ２１がオン（０Ｖを超える電圧）の時は、出力電圧Ｏｕｔ２１は基準電圧Ｖｒｅｆ２１に対応する値の電圧となる。電圧発生回路２２〜２４も同様の動作を行い、出力電圧Ｏｕｔ２２〜２４はそれぞれ基準電圧Ｖｒｅｆ２２〜２４に対応した値となるように定電圧制御される。
上に説明したような構成を有する多出力電源装置は、例えば特許文献１に記載されている。
【００１５】
【特許文献１】
特開平６−２０５５８４号公報
【００１６】
【発明が解決しようとする課題】
しかしながら、上記構成の多出力電源装置では、複数の電圧発生回路のそれぞれに逓倍電圧整流回路を備えるので、装置が大型化するとともに複雑化し、さらに製造コストが嵩むという問題がある。本発明は、画像形成装置等に搭載される多出力電源装置を小型化し、製造コストを低減することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成すべく、本発明の多出力電源装置は、電源電圧から固定電圧である第１の直流電圧を生成する第１の電圧発生手段と、電源電圧と前記第１の直流電圧とから可変電圧である第２の直流電圧を生成する少なくとも１つの第２の電圧発生手段とを備え、前記第２の直流電圧には前記第１の直流電圧が重畳されていることを特徴とする。
【００１８】
【発明の実施の形態】
図１は、本発明の第１の実施形態に係る多出力電源装置の構成を示す図である。この装置は、ＣＰＵ６、ＤＡＣ（Ｄ／Ａ変換器）７、電圧発生回路１〜５を含む。ＤＡＣ７は、ＣＰＵ６により設定される基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ５を電圧発生回路１〜５に供給する。ＣＰＵ６はまた、外部への出力をスイッチによりオンオフ制御する信号ＥＮ２〜５を電圧発生回路２〜５に供給する。本実施形態では、電圧発生回路１には図１１に示した従来の多出力電源装置と同様、逓倍電圧整流回路を設けているが、電圧発生回路２〜５には逓倍電圧整流回路に代え、半波整流回路を設けている。同じ回路構成を有する電圧発生回路２〜５にはそれぞれに基準電圧Ｖｒｅｆ２〜５が供給され、また電圧発生回路１には基準電圧Ｖｒｅｆｌが供給される。
【００１９】
次に電圧発生回路１の構成について説明する。トランジスタ１−５は、発振器１−４からの一定周波数の信号に従ってオンオフを繰り返すスイッチングトランジスタである。トランス１−６は、一端がトランジスタ１−２を介して電源電圧Ｖｃｃに接続され、他端がトランジスタ１−５がオンとなり導通するときに接地される１次巻線を有する。該トランスの他端が接地されたときに駆動電圧Ｖｂ１が両端子間に印加され、２次巻線に昇圧された交流電圧Ｖｃ１が発生する。トランジスタ１−２のエミッタと１次巻線の上記一端との間にはトランス１−６に発生する誘導電流が電源Ｖｃｃに流入するのを防ぐためにダイオード１−３が接続されている。
【００２０】
エラーアンプ１−１は、一方の入力端子に印加される基準電圧と他方の入力端子に印加されるフィードバック信号Ｆｂ１の差分を増幅するアンプである。トランジスタ１−２はエラーアンプ１−１の出力に従い、駆動電圧Ｖｂ１の値を調整する役割を有する。フィードバック信号Ｆｂ１は、直列接続された分圧抵抗１−８及び分圧抵抗１−９により出力電圧Ｏｕｔ１を分圧して得られる電圧である。フィードバック信号Ｆｂ１と出力電圧Ｏｕｔ１の電圧差は１１００Ｖ程度となるため、分圧抵抗１−８には高耐圧抵抗を用いている。
【００２１】
トランス１−６の２次巻線は逓倍電圧整流回路１−７に接続されている。この例では逓倍電圧整流回路１−７として正電圧を出力する４倍電圧整流回路を用いている。基準電圧Ｖｒｅｆ１はＣＰＵ６により設定される固定もしくは可変の電圧であり、ＤＡＣ７から供給される。
【００２２】
次に、電圧発生回路２〜５の構成について説明する。電圧発生回路２〜５は同じ回路構成であるため、代表して電圧発生回路２を説明する。トランジスタ２−５は、発振器２−４からの一定周波数の信号に従ってオンオフを繰り返すスイッチングトランジスタである。トランス２−６は、一端がトランジスタ２−２を介して電源電圧Ｖｃｃに接続され、他端がトランジスタ２−５がオンとなり導通するときに接地される１次巻線を有する。該トランスの他端が接地されたときに駆動電圧Ｖｂ２が両端子間に印加され、２次巻線に昇圧された交流電圧Ｖｃ２が発生する。トランジスタ２−２のエミッタと１次巻線の上記一端との間にはトランス２−６に発生する誘導電流が電源Ｖｃｃに流入するのを防ぐためにダイオード２−３が接続されている。
【００２３】
エラーアンプ２−１は、一方の入力端子に印加される基準電圧と他方の入力端子に印加されるフィードバック信号の差分を増幅するアンプである。トランジスタ２−２はエラーアンプ２−１の出力に従い、駆動電圧Ｖｂ２の値を調整する役割を有する。フィードバック信号Ｆｂ２は、直列接続された分圧抵抗２−８及び分圧抵抗２−９により出力電圧Ｏｕｔ２を分圧して得られる電圧である。フィードバック信号Ｆｂ２と出力電圧Ｏｕｔ２の電圧差は１５００Ｖ程度となるため、分圧抵抗２−８には高耐圧抵抗を用いている。
【００２４】
トランス２−６の２次巻線は半波整流回路２−７に接続されている。半波整流回路２−７の出力電圧Ｖ２は、信号ＥＮ２によりオンオフするスイッチ２−１０を介して出力電圧Ｏｕｔ２として転写手段に供給される。トランス２−６の２次巻線の出力ラインの一方（半波整流回路２−７のコンデンサの負極側に接続されているライン）には電圧発生回路１の出力電圧Ｏｕｔ１が印加されている。
【００２５】
以下に、上記構成の多出力電源装置の動作を説明する。ＣＰＵ６は、信号ＥＮ２を０Ｖから立ち上げ、スイッチ２−１０をオンにする。スイッチ２−１０がオンになると、電圧発生回路２の出力電圧Ｏｕｔ２はＶ２に等しくなる。スイッチ２−１０がオフになると電圧発生回路２の出力はハイインピーダンスとなる。また、ＣＰＵ６はＤＡＣ７が出力する基準電圧Ｖｒｅｆ１〜５の値を設定する。ＤＡＣ７はＣＰＵ６からの指示に従い、基準電圧Ｖｒｅｆ１〜５を図２のタイムチャートに示す順序でオンオフする。即ち、この順序で基準電圧Ｖｒｅｆ１〜５を０Ｖから立ち上げ、印刷終了時にこの順序で０Ｖに戻す。但し、この順序は任意であり、同時に立ち上げ、同時に０Ｖに戻すようにしてもよい。
【００２６】
次に、電圧発生回路１の動作を説明する。トランス１−６の１次巻線には、発振器１−４の発振周期Ｏｓｃ１に等しい周期でオンオフするスイッチングトランジスタ１−５により、駆動電圧Ｖｂ１がこれと同じ周期で印加され、２次巻線に交流電圧Ｖｃ１が生成される。逓倍電圧整流回路１−７はこの交流電圧を逓倍整流し、出力電圧Ｏｕｔ１を生成する。エラーアンプ１−１はフィードバック信号Ｆｂ１と基準電圧Ｖｒｅｆ１との差分を増幅し、これをトランジスタ１−２のベースに印加する。トランジスタ１−２のコレクタ‐エミッタ間の電圧はベースに印加される電圧に応じて変化するので、駆動電圧Ｖｂ１はフィードバック信号Ｆｂ２１と基準電圧Ｖｒｅｆ２１との差分に応じて増減し、その結果、図３のタイムチャートに示すように最終的に基準電圧Ｖｒｅｆ１とフィードバック信号Ｆｂ１とが等しくなるように調整される。
【００２７】
この構成によって、出力電圧Ｏｕｔ１が基準電圧Ｖｒｅｆ１により定まる所望の値となるように定電圧制御が実行される。即ち、基準電圧Ｖｒｅｆ１で設定される所望の値の高電圧が電圧発生回路１から出力される。基準電圧Ｖｒｅｆ１がオフ（０Ｖ）の時は、フィードバック信号Ｆｂ１も０Ｖとなるように制御され、その結果、出力電圧Ｏｕｔ１は０Ｖとなる。基準電圧Ｖｒｅｆ１がオン（０Ｖを超える電圧）の時は、出力電圧Ｏｕｔ１は基準電圧Ｖｒｅｆ１に対応する値の電圧となる。
【００２８】
また、電圧発生回路１の出力がオフ（Ｖｒｅｆ１がオフ）のときに、電圧発生回路２〜５のいずれかの出力がオン（Ｖｒｅｆ２〜５のいずれかがオン）になると、図４のタイムチャートに示すようにトランス１−６の２次側に電流が流れ、トランス１−６の１次側に電流が誘導されが、誘導電流の電源Ｖｃｃへの流入は、ダイオード１−３により阻止される。
【００２９】
次に、電圧発生回路２〜５の動作について説明する。電圧発生回路２〜５は同じ回路構成であるため、代表して電圧発生回路２の動作について図５のタイムチャートを参照して説明する。尚図５のタイムチャートは、電圧発生回路１の出力がオフ（Ｖｒｅｆ１がオフ）の時のものである。
【００３０】
トランス２−６の１次巻線には、発振器２−４の発振周期Ｏｓｃ２に等しい周期でオンオフするスイッチングトランジスタ２−５により、駆動電圧Ｖｂ２がこれと同じ周期で印加され、２次巻線に交流電圧Ｖｃ２が生成される。半波整流回路２−７はこの交流電圧を半波整流し、出力電圧Ｏｕｔ２を生成する。エラーアンプ２−１はフィードバック信号Ｆｂ２と基準電圧Ｖｒｅｆ２との差分を増幅し、これをトランジスタ２−２のベースに印加する。トランジスタ２−２のコレクタ‐エミッタ間の電圧はベースに印加される電圧に応じて変化するので、駆動電圧Ｖｂ２はフィードバック信号Ｆｂ２と基準電圧Ｖｒｅｆ２との差分に応じて増減し、その結果、最終的に基準電圧Ｖｒｅｆ２とフィードバック信号Ｆｂ２とが等しくなるように調整される。
【００３１】
この構成によって、出力電圧Ｏｕｔ２が基準電圧Ｖｒｅｆ２により定まる所望の値となるように定電圧制御が実行される。即ち、基準電圧Ｖｒｅｆ２で設定される所望の電圧値の高電圧が電圧発生回路２から出力される。
【００３２】
電圧発生回路２の出力がオフ（Ｖｒｅｆ２がオフ）のとき、電圧発生回路１の出力がオン（Ｖｒｅｆ１がオン）になると、トランス２−６の２次側に電流が流れ、トランス２−６の１次側に電流が誘導されるが、誘導電流の電源Ｖｃｃへの流入はダイオード２−３により阻止される。
【００３３】
このように、本実施形態では、電圧発生回路１の出力を電圧発生回路２〜５の出力に重畳し、それにより所望の高電圧出力を出力するようにしている。例えば、電源装置の所要出力範囲が、１２００Ｖから１５００Ｖである場合、ベースとなる電圧１２００Ｖを電圧発生回路１が出力し、残り０Ｖから３００Ｖの範囲の電圧を電圧発生回路２が出力する。
【００３４】
以上説明したように、本実施形態では、１つの逓倍電圧整流回路の出力を複数の半波整流回路の出力に重畳する構成とし、出力電圧を積み上げ、複数の異なる高電圧を得ているので、従来の多出力電源装置において全ての電圧発生回路に設けた逓倍電圧整流回路を１つにまとめることが可能であり、それにより、部品数が少なくなり、装置が小型化され、製造コストが低減される。
【００３５】
図６に本発明の第２の実施形態に係る多出力電源装置の構成を示す。第２の実施形態は、トランスの１次側に誘導された電流の電源Ｖｃｃへの流入を防ぐダイオードを電圧発生回路１には備えない点で第１の実施形態と構成が異なるが、それ以外は同じであるので構成の説明は省略する。また、本実施形態の装置も第１の実施形態の装置と同様に動作するので、第１の実施形態と異なる動作についてのみ以下に説明する。
【００３６】
本実施形態では、第１の実施形態と異なり、基準電圧Ｖｒｅｆ１〜５のオンオフ順序を規定する。図７は、多出力電源装置の出力をオンにするときの基準電圧Ｖｒｅｆ１〜５のオンの順序（立ち上げ順序）を示すフロチャートである。このときには同図に示すように、ＣＰＵ６はＤＡＣ７に対し、電圧発生回路１の出力を設定する基準電圧Ｖｒｅｆ１を最初にオンにし、その後に電圧発生回路２の出力を設定する基準電圧Ｖｒｅｆ２〜５をオンにするように指示する。
【００３７】
図８は、多出力電源装置の出力をオフにするときの基準電圧Ｖｒｅｆ１〜５のオフの順序（立ち下げ順序）を示すフローロチャートである。このときには同図に示すように、ＣＰＵ６はＤＡＣ７に対し、電圧発生回路２の出力を設定する基準電圧Ｖｒｅｆ２〜５を最初にオフにし、その後に、電圧発生回路１の出力を設定する基準電圧Ｖｒｅｆ１をオフにするように指示する。
【００３８】
従って第２の実施形態では、基準電圧Ｖｒｅｆ１〜５のオンオフ順序は図９のタイムチャートに示すようなものとなる。これにより、図４で説明した電圧発生回路２のオンに起因するトランス１−６の２次巻線の電圧Ｖｃ１の変動と、この電圧Ｖｃ１の変動に起因する１次巻線に生じる誘導電流による駆動電圧Ｖｂ１の変動がなくなる。
【００３９】
第２の実施形態では電圧発生回路１の出力がオフのときに電圧発生回路２〜５の出力がオンになることはないので、第１の実施形態で電圧発生回路１に設けた誘導電流阻止用のダイオードは不要となり、コストが低減される。
【００４０】
また本実施形態の電源装置の出力電圧を、電圧発生回路１のみをオンにしたときには像担持手段７６と転写手段７７の間に印刷媒体８４が無い場合に転写手段７７に供給すべき電圧値に設定し、電圧発生回路１と電圧発生回路２の両方をオンにしたときには像担持手投７６と転写手段７７の間に印刷媒体８４が有る場合に転写手段７７に供給すべき転写電圧に設定するようにすれば、スイッチ２−１０による電圧発生回路２の出力オフが必要無くなるため、更にコストが低減される。
【００４１】
尚、第２の実施形態では、電圧発生回路１を電圧発生回路２〜５よりも先にオンにし、電圧発生回路２〜５がオフした後にオフにすることにより、電圧発生回路２〜５のオンに起因するトランス１−６の１次側における誘導電流の発生を無くし、それにより、電源Ｖｃｃに流入する誘導電流を阻止するダイオードを電圧発生回路１から削除することを可能にしたが、電圧発生回路１ではなく、電圧発生回路２〜５のいずれか一つを他の電圧発生回路よりも先にオンし、他の電圧発生回路がオフした後にオフにすることにより、該１つの電圧発生回路のダイオードを削除することも可能である。
【００４２】
【発明の効果】
本発明によれば、画像形成装置等に搭載される多出力電源装置を小型化し、製造コストを低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る多出力電源装置の構成を示す図である。
【図２】図１の多出力電源装置における基準電圧の立ち上げ・立ち下げ順序を示すタイムチャートである。
【図３】図１の多出力電源装置における電圧発生回路の各部の電圧波形を示すタイムチャートである。
【図４】図１の多出力電源装置において、電圧発生回路２がオン、電圧発生回路１がオフの場合に電圧発生回路１に生じる駆動電圧の変動を説明するタイムチャートである。
【図５】図１の多出力電源装置における電圧発生回路２の各部の電圧波形を示すタイムチャートである。
【図６】本発明の第２の実施形態に係る多出力電源装置の構成を示す図である。
【図７】図２の多出力電源装置において、基準電圧の立ち上げ順序を示すフローチャートである。
【図８】図２の多出力電源装置において、基準電圧の立ち下げ順序を示すフローチャートである。
【図９】図６の多出力電源装置における基準電圧の立ち上げ・立ち下げ順序を示すタイムチャートである。
【図１０】画像形成装置の一般的構成を示す図である。
【図１１】従来の多出力電源装置の構成を示す図である。
【図１２】図１１の多出力電源装置における基準電圧の立ち上げ・立ち下げ順序を示すタイムチャートである。
【符号の説明】
１〜５  電圧発生回路、  １−１，２−１  エラーアンプ、  １−２，２−２トランジスタ、  １−４，２−４  発振器、  １−５，２−５  スイッチングトランジスタ、  １−６，２−６  トランス、  １−７  逓倍電圧整流回路、  ２−７  半波整流回路、  ２−１０  スイッチ、  ６  ＣＰＵ、  ７  ＤＡＣ。
【図１】
2004274927.tif 000003
【図２】
2004274927.tif 000004
【図３】
2004274927.tif 000005
【図４】
2004274927.tif 000006
【図５】
2004274927.tif 000007
【図６】
2004274927.tif 000008
【図７】
2004274927.tif 000009
【図８】
2004274927.tif 000010
【図９】
2004274927.tif 000011
【図１０】
2004274927.tif 000012
【図１１】
2004274927.tif 000013
【図１２】
2004274927.tif 000014