(57)【要約】【課題】本発明は、広帯域網と交換システムを使用して電話通信接続を設定するための構成に関する。【解決手段】本発明の原理によると、パルス符号変調（ＰＣＭ）信号流が非同期転送モード（ＡＴＭ）セルに、電話通信網を横断して交換及び伝送するために変換される。各セルは、最高４８までの異なる音声接続一つのＰＣＭサンプルを運び、これら音声接続は、ＰＣＭデータ流からそれらが一つの共通の宛先を持つという理由によって選択される。これらセルはＡＴＭ仮想回路を通じて伝送されるが、各回路は１２５μｓ毎に１つのセルを伝送する。長所として、ＡＴＭ伝送システムは、ＰＣＭシステムと、多くの遅延を生じることなしに、また、追加のバッファを必要とすることなしに、インターフェースする。長所として、新たな音声経路を殆どの時間において現存の仮想経路のセルの空いたスロットを使用して設定することができる。本発明は高密度に相互接続されたより小規模のシステムから構成される大規模の交換システム或いはクラスタを実現するために使用することもできる。【選択図】  図７
2004274790.tif 000002
【特許請求の範囲】
【請求項１】
複数のアクセススイッチ（１）と、
一つの信号伝送網（１０）とを含み；
前記のアクセススイッチの幾つかが前記の信号伝送網によって相互接続されているような電話通信網であって、
前記のアクセススイッチが複数の同期パルス符号変調信号を複数の定ビット速度の非同期転送モード信号に変換するための手段（５４０）を含み；
ここで、前記の複数の同期パルス符号変調信号のいくつかは、複数のアクセススイッチを宛先とする信号から成り、
前記の複数の非同期転送モード信号の各々が、複数のパルス符号変調信号流上の複数の電話通信呼に対するパルス符号変調データを、二つのアクセススイッチを接続する一つの共通仮想回路を通じて周期的に運ぶための複合セルから構成され；そして
前記の信号伝送網が、リンクを相互接続するための複数の共通広帯域プラットホーム（５５０）非同期転送モードクロス接続スイッチを含み、前記のリンクが非同期転送モード信号をアクセススイッチと、他の共通プラットホームスイッチに伝送するために使用されることを特徴とする網。
【請求項２】
前記の変換するための手段に接続された、前記の複数の非同期転送モード信号の各パケットを別の複数の非同期転送モード信号の一つに交換するための手段がさらに含まれ、この別の複数の非同期転送モード信号が複数のパケットから構成され、各パケットが前記の信号伝送網を通じて宛先アクセススイッチに向けて伝送されることを特徴とする請求項１に記載の網。
【請求項３】
前記の変換するための手段が各々が一つ或いはそれ以上の前記の複数の同期パルス符号変調信号を提供するために使用される複数の交換システム或いはモジュールに接続可能であることを特徴とする請求項２の網。
【請求項４】
前記の共通仮想回路が二つのアクセススイッチを相互接続する定ビット速度、永久仮想回路上を伝送される複合セルを運び、前記の複合セルが基本パルス符号変調サンプル速度の倍数の周期を持つ反復速度にて伝送されることを特徴とする請求項１に記載の網。
【請求項５】
複数の交換モジュール（５１０）或は交換システム；及び
前記の非同期転送モード信号の複合セルを各々複数の出力信号の一つに交換するための手段（５５０）がさらに含まれ、前記の出力信号が、前記の変換するための手段（５４０）の一つに伝送されここで前記の出力信号がさらに前記の複数の交換モジュール或はシステムの一つに伝送するためにパルス符号変調信号に変換され；
前記の複数の複合非同期転送モードセルの各々が複数のバイトを運び、各バイトが１つのチャネルの一つのパルス符号変調信号を表わし、前記の複数の非同期転送モードセルの各々が任意のチャネルの１つのバイトのみを運ぶことを特徴とする請求項１に記載の網。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタル電話通信接続を設定するため、より詳細には、広帯域網と交換システムを使用して電話通信接続を設定するための構成に関する。
【背景技術】
【０００２】
多量の電話通信サービス、例えば、市外電話サービスの提供のコストは、今でも高いままに留まっている。高容量の伝送システムの提供のコストには、光ファイバの使用によって大きな進展があったが、このような光ファイバシステムヘのアクセスと、このような光ファイバシステム上への信号の交換のコストは、今でも高いままである。さらに、市外タンデムスイッチ内でのあるチャネルから別のチャネルヘの信号の交換のコストも高いままにとどまっており、このために、トランク群ができるかぎり市外タンデム接続の使用を回避するように設計されている。（ピークの忙しい日でさえも、市外タンデムスイッチを介してルートされるのは、ＡＴ＆Ｔ網を通じて交換される市外トラヒッタの５％以下であると推定されている。）従来の技術の一つの問題は、現在でも、大型の市外網が、タンデム呼ばかりか市外網への市外アクセス呼の交換を、高価な市外スイッチを使用して行なう方法に依存しており、このために、通常は、市外網内でのタンデム交換を要求するトラヒックの量を制限するために、直接グループを余裕を持って設計することが推奨され、従って、非経済的になることである。
【０００３】
広帯域のパケット信号とより帯域幅の狭い回路信号とを組合わせて広帯域設備を通じて伝送するための新たな標準が実施された。非同期転送モード（Asynchronous Transfer Mode、ＡＴＭ）と称されるこの標準は、データを各フレームが複数のセルから構成されるフレームにパケット化する。一方、フレームを構成する各セルは、５３バイト長であり、この５３バイトは、５バイトの見出しと４８バイトのペイロードから構成される。ＡＴＭセグメントが伝送されるとき、各セルは別個の宛先に向けられ、その宛先は見出し内に識別される。ＡＴＭを、ある網への入り口からの音声信号をその網の複数の出口ノードに伝送するために、経済的に使用する有効な提案はいまだにない。ＡＴＭ標準は、広帯域網、特に、光ファイバ伝送設備を使用する広帯域網内でますます多く使用される傾向にあるが、ＡＴＭ標準を使用して、網の任意の多数の入り口ノードからの多量の音声信号をその網の任意の多数の出口ノードに伝送できるように、通信網を設計する問題に対する経済的な解決策はいまだに発見されていない。具体的には、ＡＴＭを、パルス符号変調（ＰＣＭ）された信号として生成されＰＣＭ設備上に多重化された音声信号を伝送し、これら信号を複数の交換システム或はモジュール間で交換し、ＡＴＭ伝送設備及びＡＴＭスイッチを使用する交換網上に、さらに伝送及び交換するために使用するための経済的に有効な提案はない。
【０００４】
さらに、非常に大規模な電話通信交凝システム或はこれと均等なものの必要性が増大している。過去においては、この必要性は、部分的には、ある程度の容量を持つタンデム交換システムによって相互接続された小規模の交換システムを使用することによって満たされてきた。ＡＴ＆Ｔの５ＥＳＳ（登録商標）スイッチなどの交換システムにおいては、時分割多重スイッチによって相互接続されたかなり大きな容量を持つ交換モジュールを使用するかなり大規模なシステムが考案されている。但し、今まで提案されてきたどのような解決策も、かなりの量の電話トラヒック、低速度の電話通信データトラヒツタ、及び高速度の電話通信データトラヒックを扱うために要求される経済的に満足できる大規模な交換システム或はシステムのクラスタを提供するには至っていない。ＡＴＭを、非常に高容量の大規模交換システム或はより小規模の交換システムを高度に相互接続した大規模のクラスタを達成するために経済的に使用するための、経済的に有効な提案はいまだになされていない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明に従って上記の諸問題が解決され、従来の技術からの進展が達成される。本発明によると、個々が一つの共通の入り口交換システム或はモジュール、或は一群のこのような交換システム或はモジュール（ノード）に向けられた複数の通信チャネルが単一のＡＴＭ或はＡＴＭ類似セルにパケット化される。ここで、音声或は狭帯域データチャネルは、音声倍号を表わすパルス符号変調（ＰＣＭ）信号の反復速度と同一或は整数分の1の速度にて伝送されるＡＴＭ或はＡＴＭ類似セルを使用して運ばれる。これらセルは、定ビット速度（ＣＢＲ）永久仮想回緒（ＰＶＣ）を通じて、網の入り口ノードと出ロノードの間を運ばれる。永久仮想拘路は、網の特定の入り口と出口ノードの間のトラヒックが変化したときに準備される。但し、この回緒は、追加のグループ（このグループのサイズは各セル内に伝送される音声チャネルの数によって決定れる）が必要なときにアクティブにし、これらグループが解放できるときに非アクティブにすることのみが必要とされる。ＰＶＣは、そのＰＶＣの信号を交換するためのデータをそのＰＶＣが通過するノードのあるメモリ内に格納することによって準備される。そして、ＰＶＣは、このデータがそのＰＶＣの信号を交換するためにアクティブなメモリ内に移動され、信号がこのＰＶＣ内に送られたときにアクティブになる。本発明の一つの特定の実施例においては、一つのセルの、各４６或は４８ペイロードバイトは、異なるＰＣＭチャネルの１バイトを運ぶ。６４キロビット／秒以上を運ぶＰＣＭチャネル、例えば、３８４キロビット／秒チャネルの場合は、一つのセルの複数のバイト、例えば、６バイトが１チャネルに対して使用される。長所として、このタイプの構成を使用することによって、ここで共通広帯域プラットホーム（Common Broadband Platform、ＣＢＰ）と称されるＡＴＭクロス接続システムを、中間ノードの所で、入り口と出口ノード間の永久仮想回路のリンクを相互接続するために使用することができる。ＣＢＰの機能を遂行するユニットに関しては、Electrical Engineering、Vol.６５、No.１、１９９１年、ページ１２−１８において説明されているのでこれを参賠されたい。このＡＴＭクロス接続システムは、ＡＴＭ信号に尉して、様々なシステム、例えば、ＡＴ＆Ｔのデジタルアクセスクロスシステム(DACS)の様々なシステムの様々な機能を遂行し、従って、市外スイッチよりもかなり単純である。長所として、これら永久仮想経路は、入り口スイッチを出口スイッチに接続するために、呼制御信号は単にこれら二つのスイッチ間で送るのみでよく、ＰＶＣが既にアクティブである場合は、中間のスイッチに送る必要はない。但し、ＰＶＣをアクティブにするためには、中間のＣＢＰに、これらＣＢＰが既にアクティブなメモリ内にＰＶＣ制御データを持たない場合は、制御データを通知することが必要とされる。長所として、これらＡＴＭクロス接続システムは、広帯域伝送設備を使用して、相互接続することができる。長所として、このような構成は、新たな電話通信呼のために一つの接続を設定するときに、使用すべきチャネルを選択する従来のプロセスを簡素化する。長所として、トラヒックパターンの変動に応じて行なわれるＰＶＣのアクティブ化と非アクティブ化の��度はゆっくりしたものであり、このために、ＡＴＭクロス接続システムは、トラヒックの変動に合わせて、楽に、必要とされる仮想回路リンクの設定或は切断を達成することができる。
【０００６】
トラヒックの変化がないとき、つまり、様々な入り口と出口ノード聞のトラヒックのレベルが、大きく変動せず、従って、これら二つのノード間に永久仮想経路を追加し、一方において、他の永久仮想経路をこれに対応する分だけ減分することを必要としない状祝においては、これらデジタルクロス接続システムは単純な機能を遂行する。つまり、単に、入力リンク上の各時間フレーム、つまり、１２５マイロク秒（μ６）のセルを、これら各セルに対して指定される出力リンクにリンクする動作を遂行する。これがＡＹＭクロス接続システムの基本的な機能である。さらに、準備されたＰＶＣの変化の速度は非常に遅く、追加の非アクティブなＰＶＣを準備する要請に対する応答にも、非常に長い時間が許される。
【０００７】
高容量大規模交換システム或は小規模交換システムの高度に相互接続されたクラスタを達成するための問題が、本発明によって解決され、従来の技術からの進歩が達成される。複数のパルス符号変調（ＰＣＭ）されたチャネルからの信号が、単一の併合されたＡＴＭ或はＡＴＭ類似セルにパケット化されるが、ここで、各チャネルは、共通の交換モジュール或は独立の交換システムに向けられた複数の電話通信呼の一つに対応する．音声信号がＡＴＭセルを交換するための一つの共通広帯域プラットホーム（ＣＢＰ）に向け、或は、これから伝送される。このＣＢＰは、ＡＴＭセルを使用して、音声信号を表わすＰＣＭ信号の反復速度と同一或は整数分の１の反復速度にて伝送する。これらセルは、定ビット速度（ＣＢＲ）永久仮想回路（ＰＶＣ）上を伝送されるが、この仮想回路は、入り口交換モジュール或はシステムからＣＢＰに伸び、さらに、出口交換モジュール或は交換システムヘと伸びる。永久仮想回路は、ある特定の入り口と出口スイッチ或はモジュール間のトラヒックが変動したときに準備される。但し、こうして準備された回路は、追加のグループ（このグループのサイズは、各セル内に伝送される音声チャネルの数によって決定される）が、必要なときにのみアクティブにし、解放できるようになったときに非アクティブにすることのみが要求される。長所として、このタイプの構成を使用することによって、ＡＴＭクロス接続接鹿システム、つまり、ＣＢＰを、永久仮想回路のリンクを、一つの入り口と出口交換システム或はモジュール間で相互接続するために使用することができる。
【０００８】
本発明の一つの特定−の実施例においては、各併合されたＡＴＭセルは、各４６或は４８音声通信の１バイトを運び、ＣＢＲ  ＰＶＣのこうして併合されたセルが、１２５マイクロ秒（μＳ）当り１セルの速度にて伝送される。長所として、この構成は、現存のＰＣＭシステムヘのインターフェースを簡素化する。
【０００９】
ＡＴＭを、ＰＣＭ音声信号を伝送するために経済的に使用する目的が、本発明によって達成される．各々が一つの共通の宛先交換システム或はグループ、或は交換モジュール或はグループに向けられた複数のＰＣＭ信号が新規のＡＴＭインターフェースユニット（ＡＴＭＵ）によってＡＴＭ或はＡＴＭ類似セルに変換される。このユニットの出力音声信号は、各々が複数の音声チャネルを運ぶこれらＡＴＭセルを使用して、音声信号を表わすＰＣＭ信号の反復速度と同一の或は整数分の１の反復速度にて運ばれる。これらセルは、ＡＴＭＵからＡＴＭスイッチ（共通広帯域プラットホーム或はＣＢＰ）に、ＡＴＭＵからＣＢＰに伸びる定ビット速度（ＣＢＲ）永久仮想回路（ＰＶＣ）を通じて伝送される。長所として、このような構成は、従来のＰＣＭ符号化とＰＣＭ多重化装置を、顧客及び／或はローカル交換設備とインターフェースするために使用し、一方において、ＡＴＭ設備とＡＴＭスイッチを、ＡＴＭＵとこれに接続された交換モジュール或はシステムとを相互接続するために使用することを可能にする。
【００１０】
一つの実施例においては、各ＡＴＭセルは、そのセルによって運ばれる各チャネルの１バイトを運ぶ。長所として、このような構成は、一つのチャネルの棲数のバイトを各１２５ミクロン秒期間において１バイトの速度にて運ぶ。これは、余分なバッファリングの必要性を回避し、侶号を２線電話装置に配達するのに伴う望ましくない遅延を最小にし、こうして、エコーの問題を低減される。
【００１１】
本発明の一面によると、榎数のＣＢＲ  ＰＶＣが準備される。この数は、ある時間に実際に一度に運ばれることが考えられるＰＶＣの数を大きく上回わるものである。但し、アクティブにされたＰＶＣのみが電話通信呼のための信号を運ぶことができる。追加のＰＶＣが必要なときに、すなわち、宛先と着信先ノードの間のＰＶＣの全てのチャネルが完全に占拠されたとき、つまり、これらの全てのＰＶＣがアイドルのチャネルを持たない状態になったときにアクティブにされる。
【００１２】
本発明の一つの実施例によると、追加のＣＢＲ  ＰＶＣをアクティブにする必要が生じた場合には、合衆団特許第５，１０１，４５１号において説明されるようなリアルタイム網ルーティングの原理に類似する原理が使用される。アクティブにされるべき追加のＣＢＲ  ＰＶＣの好ましい候補としては、入り口と出口ノードの間の直接リンクを通じて運ばれるＣＢＲ  ＰＶＣが選択される。直接リンクを通じて運ばれるＣＢＲ  ＰＶＣが空いていない場合は、代替のＣＢＲ  ＰＶＣが最も軽いロードを持つリンクを選択するという原則に従って選択される。長所として、このような構成は、追加の負荷をその負荷を最も容易に収容することができる設備を通じて分配する。
【００１３】
本発明のもう一面によると、幾つかのＣＢＲ  ＰＶＣによって運ばれる一群のチャネルは、次のバラグラフにて述べられるものを除いて、全て単方向である。つまり、トラヒックをある特定の発信元ノードから特定の宛先ノードに向けて運ぶ。長所として、このような構成は、発信元ノードによってチャネルを、宛先ノードと協議することなしに、或は宛先ノードをチェックすることなしに、選択することを可能にする。
【００１４】
本発明のもう一面によると、幾つかのＣＢＲ  ＰＶＣは、事前に指定されたチャネル内では双方向のトラヒックを運ぶ。例えば、あるＡＴＭセルにおいては、そのセルによって搬送されているチャネルの半分が、呼開始の一方の方向（例えば、ノードからの出呼）に対して割り当てられ、残りの半分が他の方向（例えば、そのノードに入る呼）に対して割り当てられる。長所として、このような構成は、各方向に少なくとも一つの呼を運ぶ経路を構成する回路の最少数を低減し、しかも、周知の”グレア”の問題を排除する。
【００１５】
本発明の好ましい実施例の一面においては、これらノードは、定期的にそれらの近隣にその網の各リンクの混雑状祝について報告する。次に、合衆国特許第５，１０１，４５１号に記述されているリアルタイム網ルーティングの原理を使用して一つの経路が選択されるが、この経路選択においては、重く負荷された複数の直接リンクを持つ２つのノード間の最もビジーでない経路が選択される。これは、二つ或はそれ以上の一連のリンクの組合わせの中で、結果として、最も負荷の重くないリンクを使用する経路が得られるように選択することによって行なわれる。このような構成は、入り口ノードによる経路の選択の制御を簡素化する。
【００１６】
全般的な説明
この全般的な説明においては、最初に全ての図面が簡単に説明され、次に、これら図面の各要素の特徴が、出席人の発明が実現できる程度に、詳細に説明される。
【００１７】
図１は、網の複数の相互接続されたアクセス交換システムを示すブロック図である。一群のアクセススイッチ1は、本発明の原理に従って、一つの共通のクロス接続網１０にアクセスする。クロス接続網は、複数の相互接続されたＡＴＭクロス接続ノードから構成されるＡＴＭクロス接続網である。各ＡＴＭクロス接続ノードは、任意の入りライン上の各人り呼を任意の出ラインに交換する能力を持つ。定ビット速度（ＣＢＲ）セルは、ＰＣＭ音声トラヒックを運ぶために使用され、一方、可変ビット速度（ＶＢＲ）セルは、パケット化されたトラヒックを運ぶために使用される。ＡＴＭクロス接続網を通じて運ばれるトラヒックの多くは、これが市外網として使用された場合、ＣＢＲトラヒックであり、ここでは、各１２５μｓフレーム毎に、個々の（榎数の）ＣＢＲセルが宛先に向けて交換される。ＡＴＭクロス接続ノードを、ＰＶＣを用意する能力があることと、これらＰＶＣのアクティブ化（起動）と非アクティブ化（停止）の速度が比較的低速であるという理由から、共通広帯域プラットホーム（ＣＢＰ）として使用することができる。ある特定の永久仮想回路（ＰＶＣ）に対するルーティングパターンは、そのＰＶＣが用意されている限り変化することはなく；ＣＢＲは、ＰＶＣがアクティブな状態に留まっている吸り、そのＰＶＣに従ってルートすることができる。ＡＴＭノードの交換動作の動的部分は、主に、ＶＢＲセルの交換と関連する。つまり、ＶＢＲセルの見出し部分は、各１２５μｓフレーム毎に変動し、従って、これに応じて交換することが要求される。
【００１８】
用語ＰＣＭは、ここでは、ＰＣＭによって伝送される音声信号と、ＰＣＭチャネルを通じて伝送されるデータ（ＦＡＸと音声を含む）の両方を指す目的で使用される。
【００１９】
ノードは、ここでは、出トラヒックを集め、入りトラヒックを分配する実体であると定義される。後に詳細に説明される非同期転送モードインターフェースユニット（ＡＴＭＵ）は、このようなノードの一例であり、これは、トラヒックを一つ或はそれ以上の５ＥＳＳ（登録商標）スイッチの複数のスイッチモジュールに分配し、或は、トラヒックを一つ或はそれ以上のスタンドアローンスイッチに分配する。このノードは、それらノードを相互接続するための網へのアクセスであることも、或はこのような網内の中間スイッチポイントでもあり得る。
【００２０】
図１は、ＣＢＲ  ＰＶＣチャネルの選択を完結するために要求されるメッセージの交換を示す。入り口ノードは、出口ノードに、発信元と宛先の識別と、ＰＶＣの識別（メッセージ３）を知らせる。宛先ノードは、経路を識別する受取り確認（メッセージ４）を返信する。
【００２１】
図１はアクセススイッチを直接に相互接続するリンクも示す。アクセススイッチはアクセススイッチ間リンク５5によって相互接続される。このリンクは、ＳＯＮＥＴ／ＡＴＭ信号を運び、ＳＯＮＥＴ／ＡＴＭアクセリンク６によって、中央ＳＯＮＥＴ／信号伝送網１０に接続される。用語ＳＯＮＥＴ（Synchronous Optical Network）は、ここでは、合衆国標準（ＳＯＮＥＴ）と欧州標準ＳＤＨ（Synchronous  Digital Hierarchy）の片方或は両方を指すのに使用される。ＳＯＮＥＴ／ＡＴＭは、ＡＴＭセルを運ぶために使用されるＳＯＮＥＴ或はＳＤＨ信号を指すために使用される。
【００２２】
このアクセススイッチ自身は、複数のローカルスイッチによってアクセスされる。．図２に示されるように、これらローカルスイッチは、デジタル設備、例えば、ＰＣＭ信号を運ぶために使用される合衆国標準の２４チャネルの従来のＴキャリア設備或は欧州標準の３２チャネルのシステムを通じて、アクセススイッチに接続される。こうして運ばれたＰＣＭ信号は、アクセススイッチ内で、ＡＴＭ信号のＣＢＲセルに変挽される。デジタル設備自身がパケット化されたデータを運ぶ場合は、このパケット化されたデータが、ＳＭ内のパケット交換ユニット（ＰＳＵ）によって処理され、そのＳＭのＴＳＩＵを介してＡＴＭＵに送られる。ここで、これは、ＶＢＲ  ＡＴＭセルに変換され、ＶＢＲ  ＰＶＣを通じてＣＢＰに伝送される。これに加えて、信号法チャネルもＣＢＲ或はＶＢＲチャネルとして扱われ、それに応じて、後に説明されるタイプの、ＣＢＲセルチャネル、或は単一チャネルＶＢＲセル内に入れて運ばれる。重要な点として、信号法チャネルをＡＴＭ網を通じて運ぶことによって、信号転送ポイント（ＳＴＰ）を使用する別個の信号法網の必要性を回避することができる。
【００２３】
図３は非同期転送モードインターフェースユニット（ＡＴＭＵ）（図８）の出力の所に現れる典型的なＡＴＭ信号の一つの１２５μｓフレームを図解する。１２５μｓフレームは、複数のＣＢＲセルと複数のＶＢＲセルから構成される。便宜のために、これらは、各フレームの初めと終の所にグループ化して示されるが、但し、一群のＣＢＲセルの中にＢＶＲセルを混在させることも可能である。ＣＢＲセルをこのようにグループ化することの一つの長所は、ＣＢＲセルの優先が保証され、また、セルリストプロセッサ（図１１、ブロック６３０）の設計が簡素化できることである。ＡＴＭＵ内に入って来る信号は、ＣＢＲとＶＢＲが混在するセルである。ＣＢＲセルは、共通帯域プラットホーム（ＣＢＰ）（ブロック５５０、図８）から、受信されると可能な限り早く伝送され、こうして、これらにセルにＶＢＲセルに対して優先が与えられる。ＡＴＭＵに接続されたそこすの出力は、従って、ＣＢＲとＶＢＲが混在するセルを持つ。
【００２４】
図４は、ＣＢＲセルとＶＢＲセルの内容を示す。ＣＢＲセルの内容は、複数のチャネルに対する信号を含む。一つのＡＴＭセルは、５バイトの見出しと、４８バイトのペイロードから構成されるために、一つの魅力的な溝成は、５バイトの見出しによってそのＣＢＲセルによって表わされる特定の永久仮想回路を識別し、ＣＢＲセルが４８個の音声チャネル（ＤＳＯ信号）の個々のバイト（ＰＣＭサンプル）を含むようにする方法である。
【００２５】
別の方法としては、４６個のＤＳＯが運ばれ、ニバイトのインデックスがある与えられた仮想経路上の４６個のＤＳＯのどのグループがある特定のセル内に運ばれているかを指定するために使用される。この代替の方法においては、各１２５μｓ期間内に一つの仮想経路に対して複数のＡＴＭセルが伝送されるが、一つの特定のインデッスクを持つセルは、各１２５μｓの期間に一度のみ送られる。この代替の構成は、網がサポートすべき仮想経路の数を低減させる働きを持つ。
【００２６】
図４に示されるＶＢＲセルは、見出しとペイロードから構成される。ここで、このペイロードは、ＡＴＭに対するＣＣＩＴＴ標準に準拠して、単一のチャネルと単一の宛先と閑適する。事実上、ＶＢＲセルは、ある発信元アクセススイッチからその市外網の宛先アクセススイッチに伝送されているパケットの部分である。
【００２７】
勿論、その通信が圧縮テレビ信号に対して要求されるような１．５メガビット／秒信号のような通信である場合は、ＣＢＲセルの全内容を単一の通信に使用することもできる。高精度ＴＶ（ＨＤＴＶ）信号のような広帯域信号に対しては、これら信号をＣＢＰに直接に接続するほうが都合が良い。ＣＢＲ  ＰＶＣの用途は、発信アクセススイッチによって選択することができるが、各セル内のペイロードは、この選択に基づいて使用され、同一の処理が、そのＰＶＣの存続期間を通じて、そのＣＢＲ  ＰＶＣを通じて伝送される全てのセルに対して適用される。
【００２８】
図５は、双方向トラヒックを運ぶ一つのＣＢＲセルを図解する。最初のn個のバイトは、出トラヒックの最大n個のチャネルまで運び、バイト（ｎ＋１）から４８までは、入りトラヒックの最高（４８−ｎ）チャネルまでを運ぶ。入りｎノードがチャネルを割り当てる方法をとるために、出トラヒッタに対するバイトは片方のノードによって捕捉され、出力トラヒックに対するバイトは他方のノードによって捕捉される。空きのチャネルの割り当ては、出トラヒックに対しては１から上方向に割り当てられ、入りトラヒックに対しては４８から下方向に割り当てられるようになっているために、全てではないが、多くのチャネルがアクティブである場合は、通常、このケースにおいては、チャネルｎとチャネルｎ＋１との間に設定されている分割点を追加のチャネルが要求される方向に移動させることが可能である．この双方向トラヒツタＣＢＲセルは、特に、発信元と宛先の間で運ばれるトラヒックが比較的少ないときに、これらの間でトラヒックを運ぶのに適している。
【００２９】
図６はＳＯＮＥＴ／ＡＴＭ信号伝送網の要素を示す。この網は部分的に或は完全にＣＢＲ間ＳＯＮＥＴ／ＡＴＭリンクによって相互接続された一群のＣＢＰ５５０から構成される。各ＣＢＰは接続されたＣＢＰ内に設定された仮想接続を記録及び制御するための一つの関連するＡＴＭ管理モジュール（ＡＭＭ）５３５を持つ。網１０内のＣＢＰ５５０の各々は、接続されたＡＭＭの制御下で遂行されるクロス接続機能のみを行なう。ＣＢＰ５５０は、アクセスリンク６によってアクセススイッチ１に接続される。
【００３０】
リアルタイム網ルーティング構成の優れた属性を完全に実現するためには、仮想回籍を１一或は２−リンク仮想回持として用意することが要求されるが、これらリンクの一つ或は両方が、永久的に割り当てられた中間ＣＢＰの使用を必要とする。この方法は、この方法によるアクティブ回路の準備は必ずしも最適とは言えないが、必要となったときに、こうして用意された回路をアクティブにするために、ほぼ最適に選択するプロセスを簡素化する。
【００３１】
図７はアクセススイッチ１のブロック図である。ＡＴ＆Ｔによって製造される５ＥＳＳ（登録商標）スイッチが出願人の発明と共に使用されるように説明されるスイッチであるが、これについては、ＡＴ＆Ｔ  Technical Journal、Vol.64、No.6、Part2、１９８５年７−８月号、ページ１３０３−１５６４において詳細に説明されているので参照されたい。これは複数の交換モジュールを含む。ローカルスイッチ２（図１）からの入力は、交換モジュール５１０上に終端する。この交換モジュールは、回路交換ユニットとパケット交換ユニットの両方を含む。このモジュールについては、M.W.Beckner、J．A．Davis、E・J・Gausmann、T．L．Hiller、P．D．01son及びG．A．VanDineによる『Integrated Packet Switching and Circuit Switching System』という標題の合衆国特許第４，５９２，０４８号において開示されているのでこれを参照すること。このモジュールは交換モジュールプロセッサ５１１によって制御されるが、プロセッサ５１１は、メッセージを受信及び送信するためにメッセージハンドラ５１３と通信する・ローカルスイッチ２からのＴキャリア入力はデジタルインターフェース５１５上に終端し、タイムスロットインタチェンジ５１７によって交換される．デジタルインターフェースの所に到達する信号はパケット交換信号（例えば、統合サービスデジタル網（ＩＳＤＮ）を発信元とするＤ−チャネルからの信号）も含むために、パケット交換ユニット５１９も提供される。このパケット交換ユニットの出力は、タイムスロットインタチェンジに送られ、ここからさらにＳＭ５１０の出力デジタルリンク上に交換される。加えて、ＳＯＮＥＴインターフェースユニット５２１がローカルスイッチからＳＯＮＥＴ設備を通じて運ばれるＰＣＭ信号とインターフェースするために提供される。交換モジュール５１０の出力は、一群の網制御兼タイミングリンク（ＮＣＴ５２３、．．．、５２４）（典型的には、最高２０まで）である。これらＮＣＴリンク信号は、光ファイバリンク上を運ばれるために、長くすることができ、従って、ＳＭを遠隔に簡単に位置することができる。これら２０のリンクのあるサブグループが次に非同期転送モードインターフェースユニット（ＡＴＭＵ）５４０内に終端される。他のサブグループは、他のＡＴＭＵに接続されるが、これらもＣＢＰ５５０に接続される。ＡＴＭＵの出力は共通広帯域プラットホーム（ＣＢＰ）５５０への禎数のＳＯＮＥＴ／ＡＴＭ信号である。ＡＭＭ、つまり、管理モジュール（ＡＭ）５３０は、共通広帯域プラットホーム５３０内の交換接続を制御するため、及び、ある特定の共通広帯域プラットホーム（ＣＢＰ）５５０に接続された複数の交換モジュールに対する共通の機能を遂行するために使用される。ＣＢＰは、また、一つの共通のスイッチモジュールに接続されてないローカルスイッチ２の間のタンデム呼を扱うために、ＣＢＰ５５０に接続さ一れた異なる交換モジュール５１０間の信号を交換する。
【００３２】
図７は、ＡＴＭＵが、ＣＢＰとＳＭの両方から、物理的に離される構成を示す。つまり、ＮＣＴリンクとＳＯＮＥＴ／ＡＴＭリンクの両方が、信号をより長い距離を通じて伝送するように樺成される。ＡＴＭＵがＳＭ或はＣＢＲのいずれかに隣接する、或はこの一部分を構成する場合は、これら設備が簡素化できることは勿論である。
【００３３】
ＡＴＭクロス接続ユニットとして使用された場合、ＣＢＰは、ＡＴＭ入り口とＡＴＭ出口との間で、ＡＴＭセルを接続する機能を遂行する能力を持つ。音声トラヒックを運ぶ複合ＣＢＲセルが遅延或は損失しないことを保証するために、ＣＢＲセルには、高い優先が与えられる。これらは、これらの搬送をサポートするのに充分な帯域幅を持ち、また、緩衝機能によってこれらセルをいつでも収容できるように選択された設備上を送られる。シミュレーションの結果、ＣＢＰを横断してのＣＢＲセルに対する５０μｓ以上の遅廷の可能性は、設備が満杯にロードされた時でさえも、１ｘ１０−１１以下であることが実証されている。狭帯域幅のＶＢＲ信号法セル及び他の優先セルは、この目的のために確保されている設備内の帯域幅の余裕を介して搬送されることが保証されている。これらＶＢＲセルは、同一設備上に存在するが、但し、ＣＢＲセルとは別個のバッファを使用する。広帯域接続は、ＣＢに直接に入る別個の設備を使用する。つまり、これら広帯域信号は、ＣＢの狭帯域幅ＣＢＲバッファ及びＶＢＲバッファとは別個のバッファを使用する。
【００３４】
ＣＢＰは、図１に示されるように、網に接続することも可能であるが、別の方法として、一群のＡＴＭＵとそれらに接続されたＳＭを相互接続することによって単一の大規模の交換システム或は交換システムのクラスタを構成するために使用することもできる。これら大規模のシステム或はクラスタはそれらＳＭに接続された網を介して他の交換システムに接続される。過渡期においては、現存の時分割多重スイッチ（ＡＴ＆Ｔ  Technical Journalの例えば、ページ１４２５−１４２６に説明）にて、引き続いて、ＳＭ間トラヒックの部分を搬送し、ＡＴＭＵとＣＢＰにて、残りの部分を運ぶようにすることもできる。
【００３５】
この特定の実施例においては、ＡＴＭＵの入力は、単一の交換システムの一群の交換モジュール、例えば、５ＥＳＳスイッチのモジュールからのものであるが、出願人の発明の教示は、これら交換モジュールの代わりに、別個の複数の交換システムがＡＴＭＵ接続される場合にも同様に適用するものである。
【００３６】
図８は非同期転送モードインタフエースユニット（ＡＴＭＵ）５４０のブロック図である。ＡＴＭＵは、ＡＴＭＵ中央コントローラ（ＡＴＭＵ  ＣＣ）によって全体が制御される。これらの入力は、一つ或はそれ以上の交換モジュール５１０のタイムスロットインタチェンジユニット５１７から来る。これら出力は共通広帯域プラットホーム（ＣＢＲ）５５０に行く。ＡＴＭＵは網の一つの入り口兼出口ノードと見なされ、一つのＰＶＣによって二つのＡＴＭＵが相互接続される。これは、複数のＳＭからのトラヒックを集めて、一つのＰＶＣを通じてあるＡＴＭＵから別のＡＴＭＵに、これを伝送することを可能にする。タイムスロットインタチェンジユニット５１７の出力は、これらは一群のＮＣＴリンクであるが、空間スイッチ６１０に入る。空間スイッチ６１０は、セル幅バッファ（ＣＷＢ）６２０に至る出力を持つ。各ＮＣＴリンクは１２５μｓ毎に５１２の１６−ビットタイムスロットを運ぶ。この１６ビットは、８個のＰＣＭ、つまり、ユーザデータビット、７個の内部制御ビット、及び１個のパリティビットを含む。８個のＰＣＭビットを除く全てのビットは、ＡＴＭセルを形成する前に破棄される。ＣＷＢ６２０は、４８個の別個のバイト指成されたメモリを含むが、この構成により、これらの出力は、一つのＡＴＭセルの４８バイトペイロードを形成するように並列に使用することができる。この空間スイッチは、ＮＣＴリンクの出力を４８個の仮憑経籍メモリ６２１、．．．、６２５の適当な一つにリンクするために使用される。この４８バイトの並列出力と、セルリストプロセッサ６３０からの見出しを表わす５−バイト出力が８個のシフトレジスタ６５１、．．．、６５２の一つに入る。特定のシフトは、セルリストプロセヅサ６３０の制御下において、選択ユニノット６５３、．．．、６５４の一つによって選択される。これらシフトレジスタの各々の出力は、ＣＢＲ／ＶＢＲセレクタ６６３、・・・、６６４の一つを介してライン処理ユニット（ＬＰＵＬ）６６１、・・・、６６２に入り、各ＬＰＵは、ＳＯＮＥＴ／ＡＴＭデータ流を生成する。これらの８個のデータ流は、次に、共通広帯域プラットホーム（ＣＢＰ）５５０内に交換される。用語ＣＢＰは、ここでは、このケースにおいては、ＡＴＭ／ＳＯＮＥＴ入力と出力を持つ一つのＡＴＭクロス接続スイッチを指すために使用される。ＶＢＲセルに対するパケットの処理の詳細に関しては詳細な説明のセクション４．４において説明される。
【００３７】
一つの空間スイッチ上に終端することができるＮＣＴリンクの数は、ＣＷＢメモリとＣＬＰの速度によって制限される。榎数のＳＭが一つのＡＴＭＵ上に終端する場合は、この数を多くすることが必要であり、この好ましい実施例においては、２０個のＮＣＴリンクが使用される。但し、もっと多くの数、例えば、６０個も現在の技術を使用して可能であると思われる。
【００３８】
図９は空間スイッチ６１０を示す。各々が制御メモリ７０３、・・・・、７０４によって制御される４８個のセレタタ７０１、・・・・、７０２が、複数の入りＮＣＴリンクの出力を４８個の仮想経路メモリの適当な一つに交換するために使用されるが、これらの仮想経路メモリは、一つのセル幅バッファを形成する。各ＮＣＴリンク内の各バイトは、このセル幅バッファ内の４８個の位置のどの位置に行くこともできる。加えて、セレクタ７１０を、制御メモリ７１１の制御下にて使用することにより、信号法と他のメッセージを含む可変ビット速度データが（パケット化され）メッセージ層デバイス（ＭＬＤ）６７０（図８）に向けられる。ＭＬＤ６７０は、これらメッセージをＡＴＭセルに変換するが、これらセルは、セルリストプロセッサ６３０、ＣＢＲ／ＶＢＲセレクタ６６３、・・・・、６６４へと送られ、それから、ＣＢＲセルがある与えられた１２５１μｓ秒において伝送された後に、ＣＢＰに向かうＬＰＵ６６１、・・・・、６６２のどちらか一つへと送られる。
【００３９】
図１０はセル幅バッファ６２０を示す。これは、４８個の８バイトメモリと、各々が８−ビットｘＮバイトのバッファ８０１と制御メモリ８０２を含む４８個のユニット６２１、６２２、・・・・、６２３から構成される。ここで、Ｎは、バッファの深さ（つまり格納することができるセルの数）を表わす。従来の技術の周知の原理により、フレームの保全性を維持するために送信セル幅バッファは、一方の部分が、ロードされている間に他方の部分がアンロードできるように二重バッファとされる。そして、受信セル幅バッファは、さらに、ジッタとフレーム保全性の間穎を解決するために三重にされる。制御メモリによって、入りＮＣＴバスからの複数のバイトがバッファ内の適当な位置に向けられる。加えて、このシステムは、ＡＴＭ設備を通じてのＤＳＯチャネルの連続性をテストするために擬似ランダムコードを送信する構成を持つ。一つの実施例においては、ＣＷＢの制御メモリは、ＡＴＭＵ  ＣＣの制御下において、擬似ランタムコードを挿入し、このコードの存在を検出するように構成される。別の構成においては、ＳＭ内のトーン源からのトーンがＯＳＯチャネルを通じて伝送され、遠方端において検出される。
【００４０】
図１１は、セルリストプロセッサ（ＣＬＰ）６３０、設備シフトレジスタ（ＦＳＲ）６５１、及びラインプロセッサユニット（ＬＰＵ）６６１を図解する。ＣＬＰ６３０は、ＣＷＢ６２０を同時に読み出し、一方において、セレクタ６５３を制御する。この結果として、一つの４８バイトＣＢＲセルがＳＲ６５１内に書込まれる。加えて、ＣＬＰは、同時に、５バイト見出しをＳＲ内に出力する。こうして、５３バイトセル全体がＳＲ内にロードされる。このセルは、次に、ＣＢＲ／ＶＢＲセレクタ６６３を介してＬＰＵ６６１内にシフトされる。ＬＰＵ６６１は、このセルをＣＢＰに向かうＳＯＮＥＴ上に送出する。
【００４１】
図１２はメッセージ層デバイス６２０を示す。ＭＬＤ６２０は、空間スイッチ６１０からインタワーキングユニット１０２０、１０２２、・・・・、１０２４内に向かうＮＴＣタイムスロット上のメッセージを受信する。これらメッセージは、ＳＭ間メッセージ、ＳＳ７メッセージ、或は、ＣＣＩＴＴ  Ｘ．２５メッセージなどのようなユーザによって生成されたメッセージであり得る。ＩＷＵは、ＣＣＩＴＴ  ＡＴＭアタブテーション層仕様によって説明されるように、適切な事前に用意可能なＡＴＭ仮想回路（ＶＣ）の識別子を決定し、こうして決定されたＶＣ識別子と他の見出し欄を使用して、このメッセージをセグメント化する。これらセルは、次に、ＣＬＰの制御下で、インタワーキングユニットから図１１に示されるＣＢＲ／ＶＢＲセレクタ、ＬＰＵ６６１へとシフトアウトされる。この好ましい実施例においては、これら出力は結合されて、一つ、或はそれ以上のＣＢＲ／ＶＢＲセレクタに送られる。
【００４２】
図１３はインタワーキングユニット１０２０を示す。ＮＣＴタイムスロットは、セレクタ１１１０を介してデータリンクコントローラ１１２０に接続される。データリンクコントローラ１１２０は、ビットレベルプロトコルを処理するが、これには、標識、ビットの挿入、及びＣＲＣが含まれる。第二のコントローラ１１４０は、これらメッセージ内のＳＳ７或はリンクアクセスプロトコルを処理する。プロセッサ１１３０は、そのメッセージに対して使用されるべき仮想回路を決定し、ＡＴＭアタブテーション層（ＡＡＬ）プロセッサ１１６０に、そのメッセージをＡＴＭセルにセグメント化するように指令する。ＡＴＭは、ＡＡＬＰｌ１６０の制御下において、セルバッファ１１７０（セル幅バッファ６２０（図８）と混同しないこと）内に置かれ、これらは、後に、ＣＬＰ６３０の制御下で、ＣＢＲ／ＶＢＲセレクタ６６３（図１１）内に送出される。高優先度のセルがセルバッファ１１７０内に低優先度のセルの前に挿入される。セルバッファ１１７０（図１３）からのセルは、図３に示されるＶＢＲセル（１２５１μｓフレーム）を構成する。このセルバッファは、ＣＢＰからＶＢＲセルを束ねるために数個分のセル深度を持つ必要がある。
【００４３】
ＡＭは、５ＥＳＳスイッチとＣＢＰ（ＡＴＭＵを含む）のＯＡＭＰ動作において要求される全てをサポートする機能を持つ。これらＯＡＭＰ要求には、ＣＢＰのタウンロードと制御、クラフトグラフィック表示、及びＡＴＭを介してのＳＭとの通信が含まれる。図１４は、以下の要素から構成されるＡＭ／ＣＢＰシステムのアーキテクチュアを示す。
【００４４】
−直接に接続された端末を含むＡＴＭ管理モジュール（ＡＭＭ）。これは付属の故障耐性プロセッサであり、現存の５ＥＳＳスイッチＡＭに接続され、新たなＣＢＰ及びＡＴＭＵ機能に対して処理スループットを追加する機能を持つ。
−Ｅｔｈｅｒｎｅｔ（登録商標）バス。これは、ＡＭ／ＡＭＭをグラフィックユーザインターフェース（ＧＵＩ）、ＡＴＭパケットハンドラ（ＡＰＨ）及びＣＢＰと相互接続するために使用される。
【００４５】
−ディスク、テープ、及びＣＤ  ＲＯＭオンライン文書化のための小型コンピュータシステムインターフェース（ＳＣＳＩ、産業標準に準拠する）周辺装置。これらは、現存のＡＭ不揮発性周辺装置を増強する。
−ＧＵＩワークステーション端末。これは現存の５ＥＳＳスイッチ装置、ＣＢＰ、及びＡＴＭＵをサポートする。
【００４６】
−ＡＴＭパケットハンドラ。これは、ＡＭ／ＡＭＭに、ＡＴＭを使用してＳＯＮＥＴを通じてＳＭと通信する能力を与える。ＳＭはＡＰＨのＡＴＭをそれらのＡＴＭＵ  ＭＬＤ内に終端する。ＳＭと通信するためには、ＡＭ／ＡＭＭはメッセージをＥｔｈｅｒｎｅｔ（登録商標）を介してＡＰＨに送るが、ＡＰＨはこのメッセージをセルに変換し、ＳＯＮＥＴを通じてＣＢＰに送る機能を果たす。
【００４７】
ＧＵＩと非揮発性メモリは、市販の要素であり、これらの制御はＡＭＭソフトウェア内に存在する。ＡＭＭとＡＰＨ要素の設計については、詳細な説明のセクション５において説明されている。
【００４８】
図１５は、接続されたＡＴＭＵから呼の宛先までのＰＶＣの状態に関するデータを持つ交換モジュールプロセッサ５１１、或は他のプロセッサによって遂行される経路ハントを図解する。このプロセッサは経路リクエストを受信し（動作ブロック１２００）、その経路リクエストの宛先への直接のアクティブなＣＢＲ仮想回路上に空きの経路（チャネル）が存在するか決定する（テスト１２０２）。存在する場合は、空きの経路が選択され（動作ブロック１２０４）、メッセージが他端の所のノード（典型的には、もう一つのＡＴＭＵに対するプロセッサ）に送られ、これによって、このノードに、ある特定のアクティブなＣＢＲ  ＰＶＣの特定のスロット上に一つの経路が設定されたことが知らされる。
【００４９】
直接のアクティブなＣＢＲ  ＰＶＣ上に空きの経路がテスト１２０２において発見されなかった場合は、テスト１２０２が別のアクティブなＣＢＲ  ＰＶＣ上に任意の空きの経路が存在するか決定される。存在する場合は、これら代替のアクティブな仮想回路の一つからの空きの経路が選択され（動作ブロック１２１０）、他端の所のノードに、このことが通知される（動作ブロック１２０６）。（代替のアクティブな仮想回路は、単一リンクの直接ルートの代わりに少なくとも二つのリンクを使用するルートである代替ルートを使用するアクティブな仮想回路である）。この経路リクエストに対するアクティブな仮想回路上に経路が存在しない場合は、追加の仮想回路を割り当てるリクエストが行なわれる（動作ブロック１２１２）。このリクエストは、管理モジュール５３０（図７）に送られる。このモジュールは、図１６に説明されるように、追加の仮想回路をアクティブにする。その後、管理モジュールは、ＳＭＰ５１１に、成功或は不成功の指標を返信する。成功の指標の場合は、割り当てられた仮想回路の識別が送られる。テスト１２１４が成功か不成功かを決定するために使用される。割り当てリクエストが成功したことが知らされると（テスト１２１４の正の出力）、テスト１２０２が再び開始され、空きの経路を選択するプロセスが遂行される。割り当てプロセスが不成功であった場合（テスト１２１４の負の出力）、それに対してブロック１２００において最初に経路リクエストが行なわれた呼に対して全ての回路がビジーであるという扱いがなされる。
【００５０】
この議論においては、制御プロセッサ、例えば、交換モジュールプロセッサは、それと関連する交換モジュールから出て行くトラヒックを運ぶためのアクティブなＣＢＲ仮想回路のリストを維持し、また、これら仮想回路の各チャネルに対して活動状態を維持するものと想定される。勿論、この情報をどこかちがう所、例えば、管理モジュール内に維持することも可能である。但し、ここに示唆される構成は、殆どの呼を設定するために要求される時間を最小にする。さらに、双方向チャネルを持つ仮想ＣＢＲ回路を使用することも可能である。但し、このような構成は、仮想チャネルのより効率的な利用を許す反面、二つの終端ポイント間で、“グレア”（つまり、このチャネルに接続された二つの終端ノードによって、同一のチャネルが同時に捕捉される状況）を防止する協議を行なうことを要求する。
【００５１】
図１６は仮想ＣＢＲ回路をアクティブにするプロセスを記述する。一時にアクティブな状態にすることができる数よりもかなり多くの仮想ＣＢＲ回路が用意される（つまり網のメモリ内に格納される）。基本的には、任意のペアのノード（このケースにおいては交換モジュール）の間のピーク時のトラヒックを扱うことができるだけの仮想ＣＢＲ回路が用意される。仮想ＣＢＲ回路は、これらがトラヒックを運ぶために使用できるとき、アクティブな状態にあると見なされる。アクティブ化のプロセスは、仮想ＣＢＲ回路を運ぶ物理ＡＴＭ回路がオーバロードせず、また、トラヒックを運ぶために物理的に欠陥のあるＡＴＭ回路が使用されないことが保証される設計される。例えば、故障が発生した場合、その故障した設備を使用する全ての仮想ＣＢＲ回路が非アクティブ化されなければならない。
【００５２】
この特定の実施例においては、仮想ＣＢＲ回路をアクティブにするプロセスは、Ｇ．Ｒ．Ａｓｈ  らによる合衆国特許第５，１０１，４５１号において説明されているリアルタイムルーティング構成の教示に従って個々のトランクを捕捉するプロセスと類似する。つまり、追加のトラヒックは、負荷が比較的軽い設備、このケースにおいては、ＳＯＮＥＴ／ＡＴＭＵ設備を選択してこれに向けてルーティングされる。ここに開示される構成の一つの特徴は、個々のトランク上にトラヒックをルーティングする方法とは異なり、図５に示されるように、仮想回路のチャネルが分割して使用されることである。つまり、アクティブな仮想回路の複数のチャネルの一部分が一方の方向に出トラヒックを運ぶために使用され、これらのチャネルの別の部分が他方の方向に出トラヒックを運ぶために使用される。このようにチャネルをグループに分割して使用する方法は、トラヒックのレベルが比較的小さい二つのノード間でトラヒックを運ぶのに特に効率的である。もう一つの差異は、代替ルートを使用するトラヒックにはより多くのリンクが要求される場合があるために、代替ルートとしてアクティブ化されるべきＰＶＣの選択にあっては、複数のリンクのロードを考慮する必要がある点である。
【００５３】
管理モジュールは交換モジュールプロセッサ５１１から割り当てリクエストを受信する（動作ブロック１３００）。管理モジュールは、最初に、分割されたトラヒック（つまり、二つの終満ノードから出るトラヒック）を運ぶ仮想ＣＢＲ回路が存在するか決定する（テスト１３０２）。存在する場合は、管理モジュールは、各方向について、現在幾つの回路がビジーであるか決定し、この分割されたグループ内にその割り当てリクエストと関連する方向に追加の少しのチャネルを割り当てるのに充分な余裕が存在するかチェックする。分割されたグループのこれらチャネルは、最初のｎ個のチャネルが一方の方向にハントされ、次に、残りのチャネルが他の方向にハントされるように配列される。さらに、あるチャネルに対するハントは、必要であれば中間のチャネルがいつでも使用できるように残されるような方法で遂行される。中間のチャネルが空いており、これらの空きのチャネルの数が充分に多く、分割点の移動が許される場合は（テスト１３０４の結果が肯定である場合）、分割点が移動され（ブロック１３０６）、二つの終端ノードにこの事実が通知される（動作ブロック１３０８）。要求ノードは、割り当てリクエストに応答して成功したことを通知される。この時点で、要求ＳＭＰがテスト１２０２と１２０８を再度試みると、これらの一つがバスすることとなる。この実施例においては、分割されたグループが最初にチェックされる。但し、場合によっては、シミュレーション研究の結果として、最初に空きの追加のＰＶＣが存在するかチェックするほうが好ましいことが判明することもあり得る。
【００５４】
分割グループが空いていない（テスト１３０２の結果が否定的な場合）、或は分割グループ内に充分な余裕が存在しない場合（テスト１３０４の結果が否定的な場合）は、テスト１３２０によって、空いている用意された直接仮想ＣＢＲ回路が利用できるか否かの決定が行なわれる。利用できる場合は、追加のＣＢＲ  ＰＶＣをアクティブにすることによって、そのＰＶＣを運ぶ任意のリンク上に輻輳が発生しないかチェックする必要がある。このような輻輳が見つかった場合は、その空き状態の用意された直接仮想ＣＢＲ回路は破棄され、アクティブ化は行なわれずに、テスト１３２４が試みられる。一方、輻輳が発生しない場合は、その回路がアクティブにされ（動作ブロック１３２２）、その回路の二つの終端ノードにアクティブにされたことが通知される（動作ブロック１３０８）。反対のケースにおいては、テスト１３２４を使用して、代替の空きの利用できる仮想ＣＢＲ回路が存在するか決定される。利用できる空きの代替のＣＢＲ回路の選択に当っては、リアルタイム網ルーティングの原理が使用され、これによって、比較的軽くロードされた或はより負荷の少ないＡＴＭ設備を使用する空きの代替仮想ＣＢＲが優先的に選択される。どの設備の負荷がより少ないかの決定を行なうに当っては、２−リンク回路の方が３−リンク回路よりも好ましいために、可能性を持つ２−リンク回路の負荷が最初に調べられる。宛先交換モジュールに接続されたＣＢＰに接続された管理モジュールに対して、そのＡＴＭ回路の負荷についての報告を求めることによって行なわれる。仮想ＣＢＲ回路のアクティブ化には、リアルタイム網ルーティングの場合の単一トランクの選択に対する場合よりも、多数の資源を利用することが要求されるために（４８チャネル対１チャネルの割合）、それを超えては仮想ＣＢＲ回路をアクティブにすべきでない負荷しきい値限界が、候補ＣＢＲ  ＰＶＣによって使用される任意の設備に対して、適用されるべきである。この限度は、また、そのＡＴＭ設備によってサポートされるＶＢＲトラヒックの主にも依存する。明らかに、この限界は、網管理者の制御下に置かれ、異なるＡＴＭ設備に対して異なる値が設定されるべきであり、これは現場の経験が得られた時点で調節されるべき性格のものである。
【００５５】
注意すべき点として、この好ましい実施例においては、全ての用意されたＰＶＣは、二つの終端ノードと可変数の中間ノードを横断する一つの事前に決定された経路を持つが、但し、別の方法として、アクティブ化のときに選択できる可変の経路を持つ部分的に用意された“ＰＶＣ”を提供することも可能である。
【００５６】
割り当てのために空きの代替ＣＢＲ仮想回路が利用できない場合は、割り当てシステムは、要求ＳＭＰに失敗指標を返信する（動作ブロック１３２６）。空きの代替回路が選択された場合は（動作ブロック１３２８）（空きの回路は比較的低い負荷を持つ代替回路の中から選択される）、その代替回路がアクティブにされ（動作ブロック１３３０）、終端ノードと中間ＣＢＰスイッチに、そのＣＢＲ仮想回賂のアクティブにされたとこが通知される。
【００５７】
次にアクティブなＣＢＲ  ＰＶＣの併合プロセスについて述べる。通常の市外呼の動作においては、二つの終端ノード間の異なる複数の複合セルが完全に満たされてない状況がしばしば見かけられる。さらに、二つ或はそれ以上のアクティブな複合セル内のＤＳＯの総数が一つの複合セル（４８／４６）によってサポートできるＤＳＯの総数以下である場合が頻繁に見かけられる。このような場合は、これらセルを運ぶＰＶＣを併合して、ＤＳＯを運ぶ一つのより完全に利用されたセルを形成することが要望される。次に、結果として、もはやアクティブなＤＳＯを持たないこれら複合セルを運ぶＰＶＣがアクティブでない状態にされ、こうして、一つ或はそれ以上のＡＴＭ設備上の帯域幅が解放される。こうして解放された帯域幅は、今度は、他の発信元と宛先との間の複合セルを運ぶために使用することができる。こうして、網のより効率的な利用が達成される。この併合プロセスが図１７に示される。
【００５８】
以下の説明においては、併合される複合セルはＳＭ間のセルであり、併合の処理はこれら二つのＳＭのＳＭＰによって遂行されるものとする。別の方法として、特に、複数のＳＭがＡＴＭＵに接続されている場合は、複合セルの処理は、そのＡＴＭＵによって遂行されるために、これらＡＴＭＵがＣＢＰの一部分として構成されている場合は、ＳＭＰの代わりに、ＡＭにて複合セルの併合を制御することも可能である。但し、この処理内容は、いずれのケースにおいても同一であり、プロセッサの主体のみが異なる。
【００５９】
併合を遂行するために、交換モジュールプロセッサが、絶えず、アクティブな複合セルについて、不完全に充填された状態が存在しないかチェックする。この不完全充填状態は、同一の宛先に向けられた二つの複合セルであって、両者のセル内のアクティブなＤＳＯの総数が一つの複合セル内の総数（つまり、４８／４６）よりも少ない二つの複合セルであると定義される。二つのセル内のアクティブなチャネルの総数が、４８／４６よりもどれだけ少ないときに不完全であると定義されるかの問題（数量）は、シミュレーションと経験の結果として設定されるべきパラメータである。このパラメータが低すぎる場合、例えば、ゼロの場合は、スラッシングの間題がの複合セルに使用するためにあるＰＶＣをアクティブにする動作が、別の一つ発生する可能性があり、高すぎる場合、例えば、１０の場合は、結果として、設備の使用が非効率になる。ここでの議論においては、セルとこれに対応するＰＶＣは、大体、同一の意味に使用される。各アクティブなセルは、一つの接続された終端ノードの制御下に置かれる。この終端ノードは、通常は、出トラヒックを発信するノードである。但し、分割されたトラヒックセルの場合は、任意に選択されたノードであり得る。制御に当るＳＭＰ（つまり、制御に当るノードのＳＭＰ）が不完全充填状態が存在することを決定するとこれは宛先ノード（典型的にはもう一つの交換モジュール）に向けて、これら二つの複合セルを併合することを要請するリクエストを送る。このリクエストは以下を含む：
−二つの複合セルの識別（例えば、仮想回路識別子が利用される）。ここで、これらの片方のセルは、併合されるべきセルであり、他方のセルは（併合後はＤＳＯを運ばなくなるために）削除されるべきセルである。
−削除されるべきセルから併合されるべきセルヘのＤＳＯセル並べ換えのリスト。
【００６０】
この実施例においては、併合された複合セルのＤＳＯは、同一セル位置内に留まり、削除されたセルからのＤＳＯは、併合されたセル内の空き位置に移動される。
【００６１】
他方のノードは、確認信号に応答して併合を行なう。併合の期間中は、これら二つのノード（典型的には交換モジュール）の間で搬送されることを要求される新たな呼は、併合されたセルからのＤＳＯのみを使用し、こうして併合されたセルは、削除されるべき複合セルからのセルは含むべきでない。呼が到達し、従って、一つのＰＶＣが削除されている最中に、トリガされることが考えられるが、本発明においては、終極的に、過剰のＰＶＣが削除されるために、このような状況は殆ど発生しない。
【００６２】
併合を行なうためには、削除されるべきセルに対して新たに到達するＤＳＯ信号が、併合されたセルと、削除されるべきセルの両方に送られる。これを遂行するために、ＡＴＭＵ内において、空間スイッチによって、ＳＭからのＮＣＴリンク上の一つのＤＳＯが二つの異なるＣＷ方位置に送られる。
【００６３】
ＳＭＰはＡＴＭＵ  ＣＣにこの機能を遂行するように指令する。この動作を遂行した後に、ＳＭＰは、他方のノードに前述のコピー動作が行なわれたことを示すメッセージを送る。他方のノードは、発信ノードに類似するメッセージを送る。このメッセージを受信すると、ＳＭＰは、ＡＴＭＵ  ＣＣに、削除されたセルのＰＶＣを非アクティブにするように指令する。ＡＴＭＵ  ＣＣは、空間スイッチに、併合されたセルの、削除されたセルからの新たなＤＳＯと関連するＣＷＢ位置からＤＳＯを読み出すように指令する。ＡＴＭＵ  ＣＣは、次に、このセルをＣＬＰのアクティブな複合セルのリストから除去する。こうして削除された複合セルは、もはや、ＮＣＴリンク上のＤＳＯ内に送られることはない。ＤＳＯは、空間スイッチを介してＮＣＴリンクに交換されるために、ＳＭのＴＳＩに伸びるＮＣＴリンク上では、タイムスロットの交換は行われない。すると、他端も、削除されたセルのＰＶＣを非アクティブにする。
【００６４】
ある一つのセルからのチャネルが、別のセル内の同一のチャネルに送られるようなことがあると、一つの問題が発生する。つまり、遷移の期間中に、このセルが、二つのバッファ位置の同一のチャネル位置に書込まれることとなる。この問題は、以下の三つの方法の一つによって克服される。
【００６５】
−ＣＷＢの速度を、二つの書込みが一つの期間中に発生することが許されるように、二倍にする。
−併合プロセスをこのような遷移が回避されるようにソフトウェアを通じて調節する。
−この遷移を二つのステージにて行なう。つまり、最初に、転送されるセルのもう一つのチャネルが、ビジーチャネルをアイドル位置にコピーし、次に、以前にビジーであったチャネルを解放する手続きに従って解放され、次に、解放されるべきセルからのチャネルが目標セルのこうして新たに解放されたチャネル内に転送される。
【００６６】
一つ或はそれ以上のＳＭがＡＴＭＵに接続される場合は、ＰＶＣを非アクティブ化する動作は、これらＳＭの一つのＳＭＰを用いて制御することもできるが、ただし、好ましくは、接続されたＣＢＰのＡＭによってＰＶＣの制御が行なわれる。いずれにしても、併合プロセスの制御は、制御に当るノードの所で、たった一つのプロセッサによって制御される。
【００６７】
併合プロセスを実現するための流れ図が図１７に示される。ある時点において、併合プロセスが永久仮想回路の割り当てを制御するプロセッサによって開始される（動作ブロック１４００）。不完全に満たされた永久仮想回路の存在を決定するためのテストが行なわれる（動作ブロック１４０２）。このテストは、結合して一つのＰＶＣによって運ぶことができるよりも少ないトラヒックを運ぶ一つの共通の発信と着信ノードを持つＰＶＣが存在しないか調べるめに遂行される。通常、ある特定の宛先に向けられたＰＶＣについての探索にはある順番が存在するために、不完全に満たされたＰＶＣは、このリストの終端の所で発見される可能性が最も高い。各ペアについて不完全に満たされた状態が存在しないことがチェックされ（テスト１４０２の否定的な結果が求められる）、プロセスが完結したか否かのチェックが行なわれ（テスト１４０４）、完結している場合は、この時点で、この併合プロセスは終端する（終端ブロック１４０６）。完了してないときは、ＰＶＣの別のペアが不完全な満たされた状態が存在しないかチェックされる。（一般に、双方向トラヒックを運ぶＰＶＣは、一つ以上は存在しないものと期待される。双方向ＰＶＣは、二つのステップによって削除することができる。つまり、最初に、一方の方向からの出チャネルが削除される。次に、これらチャネルが後に説明されるプロセスにて削除された後に、削除されるべきセルが、この場合は、一つのアクティブでないＰＶＣのセルに向けられるのではなく、この時点で他端のノードによって完全に制御されている一つの単方向ＰＶＣのセルに向けられる。）
【００６８】
ペアの不完全に満たされたＰＶＣが発見され（テスト１４０２の肯定的な結果の場合）、さらに、これらＰＶＣによって扱われるルートを通じて運ばれる総トラヒックが、これより一つ少ないＰＶＣによっても充分に扱えることが発見された場合は（ＰＶＣのアクティブ化と併合の過剰の往復を回避するために）、制御に当るノード（つまり、そのＰＶＣに対する出トラヒックを運ぶノード）は、削除されるべきセルからのチャネルを目標セルの中に併合する（動作ブロック１４１０）。次に、遠方端ノード（つまり、そのＰＶＣに対する入りトラヒックを持つノード）に、そのノードに、それら新たなチャネルが非アクティブにされるべきＰＶＣからのチャネルによって占拠されるべきであることを通知する一つのメッセージが送られる（或は、双方向トラヒックＰＶＣの場合は、単方向トラヒックＰＶＣに変換されるべきであることが通知される）。一方、出ノードは、削除されるべきセルのチャネルからのトラヒックが、削除されるべきＰＶＣのセルと、併合された目標セルとの両方に伝送されるように調節する（動作ブロック１４１４）。出側のノードは次に、入りトラヒックノードからの肯定的な受取り確認メッセージが受信されるのを待つ（動作１４１６）。このメッセージが受信されるとこれに応答して、削除されたセルに対応するＰＶＣが非アクティブにされる（或は、双方向ＰＶＣの場合は、このＰＶＣが、次に、入りトラヒック専用ＰＶＣに変換される（動作ブロック１４１８）。ブロック１４１８の実行に続いて、他のＰＶＣが、不完全に満たされた状態が存在するかチェックされる（テスト１４０２）。
【００６９】
詳細な説明
１．ＡＴＭユニット（ＡＴＭＵ）機能の概略
図７は本発明の５ＥＳＳスイッチアーキテクチュアに基づく特定の実施例のブロック図である。非同期転送モードインタフェースユニット（ＡＴＭＵ）は、交換モジュールと共通広帯域プラットホーム（ＣＢＰ）との間のインタフェースを提供する。ＣＢＰは、接続された交換モジュールを相互接続するための組合わせ通信モジュールとして、或は、ＡＴＭリンクを介して他のＣＢＰへの接続を提供するためのＡＴＭクロス接続として機能する。音声及びデータの搬送のための５ＥＳＳスイッチモジュールの通常のフォーマットは、単一バイトのタイムスロットである。ＣＢＰのフォーマットは、音声とデータを搬送するための４８バイトと、オーバヘッドのための５バイトを含む５３バイトセルである。ＡＴＭＵは、この単一バイトのタイムスロットと、５３バイトのＡＴＭセルとの間の変換動作を行なう。これはまた、例えば、３８４キロビット／秒チャネルに対して要求される複数のタイムスロットを異なるバイト数を持つ単一のＡＴＭセルに変換するための機能も持つ。５ＥＳＳスイッチモジュールは、網制御兼タイミング（リンクタイプ２）（ＮＣＴ）リンクを通じてＡＴＭＵにインタフェースし、ＡＴＭＵは、ＣＢＰに、非同期デジタル階層（ＳＤＨ）或はその合衆国版である非同期光網（ＳＯＮＥＴ）リンクを通じてインタフェースする。これらＳＤＨ或はＳＯＮＥＴリンクは、ＡＴＭセルを搬送する。音声及びデータの交換を提供することによって、ＣＢＰは、従来の技術による５ＥＳＳシステムの通信モジュール内で使用される時分割多重スイッチに対する必要性を排除する。この好ましい実施例においては、スイッチモジュール（ＳＭ）は、今日利用できるより高速の回路の長所を活かすためにＡＴ＆Ｔ  Ｔｅｃｈｎｉｃａｌ  Ｊｏｕｒｎａｌにおいて記述されているものよりも大型である。ＳＭの大きさについては、後に、適当な所で説明される。本発明においては、ＣＢＰはＡＴＭＵを介して一つの交換システムの複数の交換モジュールとインタフェースするが、これは、同様にして、一つ或はそれ以上のスタンドアローンタイプの交換システムとインタフェースすることもできる。
【００７０】
ＣＢＰは、また、（５ＥＳＳスイッチの）管理モジュール（ＡＭ）と他のＳＭの両方にＳＭメッセージをルーティングする機能を果たし、これによって、スイッチ内メッセージルータの必要性が排除される。ＡＴＭＵは、メッセージハンドラ及び／或は５ＥＳＳスイッチモジュールのＰＳＵからのＳＭメッセージを、ＣＢＰを横断してルーティングするのに適当なフォーマットに変換する。標準のＡＴＭアタブテーション層がこの目的のために使用される。ＡＴＭは、またリセットを要求するような状況が発生した場合に、ＳＭの再開を強制するために使用されるＣＢＰプロセッサ介入（ＣＰＩ）機能に対する通信を堤供する。
【００７１】
信号法システム７（ＳＳ７）メッセージは、市外網の仮想回路によって扱われ、従って、メッセージをルーティングするためにＳＴＰの介在を必要としない、スイッチ間でのメッセージング法として使用される。（この場合でも、一つのＳＴＰが、少なくとも最初に、データベースにアクセスに使用するために必要とされる。つまり、これによって、データベースに、信号伝送網１０へのアクセスが提供される。）ＡＴＭＵは、この機能を、パケットをＡＴＭセルに組み立て、一つの仮想経路を各スイッチＳＳ７のポイントコードと関連付け、次に、このセルを指定された仮想経路を通じて市外ＡＴＭ網に転送する手順によって実現する。
【００７２】
ここに説明される好ましい実施例において、ＡＴＭＵはＳＭと密接に関連するという立場を取るが、これは、これが市外網の観点からは最も有効であるように考えられるからである。但し、ＡＴＭＵがＣＢＰと密接な関連を持つ代替も可能である。ＡＴＭＵがＣＢＰと密接な閑連を持つ場合は、ＡＴＭＵは、その制御を共通広帯域プラットホームのコントローラとＡＭから受信する。ＡＴＭＵがＣＢＰと密接な関連を持つ項合は、制御信号は、ＣＢＲ或はＶＢＲ  ＰＶＣを介して、ＡＭからＡＴＭＵ中央コントローラ（ＡＴＭＵ  ＣＣ）へと送られる。
【００７３】
図７に示されるように、ＣＢＰの保守及び回路の制御は、ＡＭによって遂行される。ＡＭは、ＣＢＰのフレームコントローラ、つまり、ＣＢＰに対する最終保守マスタとして機能する。この実施例においては、ＣＢＰは、ＡＴＭクロス接続手段としてのみ機能し、ビデオ放送、フレーム中継、或は交換メガビットデータスイッチ（ＳＭＤＳ）に対する処理は提供しない。但し別の方法として、ＡＴＭクロス接続は、ＡＴＭ入力を受け入れ、これら入力を要求される宛先に交換するように直接に制御することもできる。この構成は、例えば、ＣＢＰに直接接続する方が経済的であるような広帯域幅を持つ広帯域信号、例えば、高精細度ＴＶ（ＨＤＴＶ）信号を交換するために有効である。ＡＭ或は別の専用のプロセッサをこれらサービスに対するＡＴＭ経路の設定を制御するために使用することができる。
【００７４】
ここでは、データを送信或は受信するコンピュータ或は他の端末は、ＣＢＰを通じての接続に対する要求を行なう前に、これらデータを送信及び受信するための充分な帯域幅を確保しているものと想定される。
【００７５】
２．複合セルのタイプ
４８バイトの一つの複合セルが、４８の異なる呼からのＰＣＭデータサンプルを運ぶために使用される（そのサービスが６４キロビット／秒音声である場合）。複数の呼の各束に対する複数のセルが、１２５μｓ毎に、４８のＤＳＯチャネルを運ぶために送られる。ここで、ＤＳＯチャネルの各々が、８ビットＰＣＭサンプル或はデータを一秒間に８０００回送出する。
【００７６】
別の方法としては、４６のＤＳＯチャネルが運ばれ、一つの２バイトインデックスがある与えられた仮想回路グループ上の４６のＤＳＯチャネルのどのグループがある特定のセル内に運ばれるかを識別するために使用される。この代替の方法においては、一つの仮想回路グループに対して各１２５μｓごとに複数のＡＴＭセルが送出されるが、反面、特定のインデックスと関連するセルは、各１２５μｓ毎に一度のみ送られる。この代替の方法は、網がサポートしなければならない仮想経路の数を低減し、また、ＡＴＭＵとＣＢＰ内のメモリを、ある与えられた発信元を与えられた宛先に与えられたセットのリンクを通じて接続する全てのＣＢＲ  ＰＶＣを交換するために、同一のメモリ項目を使用することができるために、節約する。
【００７７】
３．アーキテクチュアの概要
このセクションにおいては、非同期転送モードユニット（ＡＴＭＵ）の高次レベルの設計について説明するが、これは以下の二つの大まかな機能を遂行するために使用される。
−ＤＳＯ撒送信号のＡＴＭ複合セルへの変換。
−可変長メッセージのＡＴＭセルへの変換。
【００７８】
３．１．  ＤＳＯの複合セルへの変換の概要
この概要では、５ＥＳＳスイッチからＡＴＭ網へのＤＳＯの流れ（ＣＢＲトラヒック）に焦点が置かれる。
【００７９】
３．１．１  空間スイッチ
ＡＴＭＵのブロック図が図８に示される。ＳＭタイムスロットインタチェンジＴＳＩ５１７からの網制御兼タイミング（ＮＣＴ）リンクがＡＴＭＵ内の空間スイッチ上に終端するように示される。この空間スイッチの目的は、ＮＣＴリンクを４８（或いは４６）の内部リンクにファンアウトすることにあるが、内部リンクの数は、複合セル内のどのようなバイトがある与えられた呼に対して使用されているかに依存する。これらリンクは、図８においてセル幅バッファ（ＣＷＢ）と称されるセルメモリデバイスの配列上に終端し、この配列は、一つの複合セルの４８／４６のＤＳＯ  ＰＣＭサンプルを格納する。従って、この空間スイッチは、タイムスロット（ＤＳＯ）をＣＷＢの入力側の適切な適当な複合バイト位置にルートする働きを持つ。
【００８０】
３．１．２  セル幅バッファ
セル幅バッファ（ＣＷＢ）の機能は、仮想経路セルのバイトを、これらが単一のメモリ読み出しサイクルにおいて同時に読み出すことができるようなフォーマットに組み立てることである。ＣＷＢは、その幅が一つのＡＴＭセル（見出しバイトは数えない）のサイズに等しいバッファである。この幅は、４８／４６バイトに等しく、深さは、任意の瞬間において存在することが必要である一意のアクティブな仮想経路の数に等しい。（４６バイト複合セルの場合は、一つの特定のインデックスと仮想経路を持つセルの各アクティブな瞬間が一意のアクティブな仮想経路であると見なされる。）図８に示されるように、セル内の各ＰＣＭバイト位置は、各々が独立した書込み制御回路を持つ別個のメモリ内に書込まれる。これらメモリ内の各メモリアドレスが一つの特定の仮想経路に対応する。（４６バイト実現の場合は、隣接するメモリ位置がその仮想経路内の積数のＡＴＭセルに対して使用される）。これらバイトメモリの各々は、個々の４８／４６リンクのタイムスロット（ＰＣＭ部分のみ）をＣＷＢ内の一つの仮想経路バイト位置にマッピングするための一つの制御メモリを持つ。各バイトメモリに対する制御メモリは独立しているために、４８／４６リンク上の各アクティブなタイムスロットは、バッファ内の任意の仮想経路メモリ位置に行くことができる。このために、同時にＣＷＢへの入力の所に出現する４８／４６リンク上のバイトは、それらの対応するメモリ内の異なる仮想経路メモリ位置内に格納することができ、従って、ＣＷＢ内の異なる仮想経路セルに組み込むことができる。この制御メモリは、あるＮＣＴリンク上の特定のＤＳＯがアクティブでない場合、つまり、任意の呼に対して現在使用されてない場合は、そのバイトバッファメモリヘの書込みをブロックすることができる。
【００８１】
３．１．３．セルリストプロセッサ
各１２５μｓ間隔において、全てのアクティブなＤＳＯは、それらの選択された仮想経路セルの割り当てられたバイト位置内に書込まれる。複合セルはセル幅バッファから１２５μｓ毎に図８に示されるセルリストプロセッサ（ＣＬＰ）６３０の制御下にて読み出される。ＣＬＰはアクティブな複合セルのリストを持ち、これは、リンクドリスト内に格納される。このリンクドリストは、ＡＴＭ仮想経路アドレス見出しビットと、その仮想経路の複合セルを保持するＣＷＢアドレスを格納する。ＣＬＰリストは、それに対してアクティブなＤＳＯが存在する仮想経路のみを格納する。ＣＬＰは、リストを１２５μｓ毎に横断し、各複合セルを伝送させる。ＣＢＲセルが伝送を終えると、ＣＬＰは、図３に示されるように、その１２５μｓ間隔内の余った時間を有効に消費するために、（待たされたものが存在する場合）メッセージ層デバイス（ＭＬＤ）６７０からのＶＢＲセルを読み出す。
【００８２】
３．１．４  同期時分割多重（ＳＴＭ）への変換
セル幅バッファは、ＡＴＭセルの幅（データ部分）に等しいために、ＡＴＭセル全体を一回のアクセスでセル幅バッファから読み出すことができる。並列から直列への変換は、ＣＬＰ６３０の制御下にてシリトレジスタ（ＳＲ）セレクタ６５３、・・・・、６５４によって選択される並列イン直列アウトシフトレジスタ６５１、・・・・、６５２によって実現される。読み出されたデータは、ＣＬＰからのＡＴＭ見出しデータと共に、ＳＯＮＥＴ設備インタフェース６６１、・・・・、６６２に接続されたシフトレジスタ内にロードされる。４６バイトセルの場合は、２バイトインデックスもＣＬＰ６３０によって提供される。ＳＯＮＥＴ設備インタフェースはＣＢＰに直接に接続される。
【００８３】
３．１．５  その他
この明細書において扱われる他の領域として、双方向の音声とデータの搬送、経路テスト及び監視などの機能、ある用意された経路に新たな複合セルをアクティブに場合にこの負荷を収容できるか決定するためのＡＴＭ輻輳テスト、並びに制御と故障の耐性が含まれる。これらに関してはセクション４において詳細に説明される。
【００８４】
３．２．  ＡＴＭＵの制御
ＡＴＭＵの制御は、ＡＴＭＵ中央コントローラ（ＡＴＭＵ ＣＣ）６００によって行なわれる。制御メッセージは専用のタイムスロットからＡＴＭＵＣＣ内で受信されるが、この専用のタイムスロットは、空間スイッチ内で傍受され、ＡＴＭＵ  ＣＣに専用の制御バス（図示なし）を通じて送信される。これら制御メッセージは、５ＥＳＳのスイッチモジュール（ＳＭ）５１０の交換モジュールプロセッサ（ＳＭＰ）５１１からＳＭ内のメッセージハンドラ５１３を介して送られる。ＡＴＭＵ  ＣＣからの制御信号は、一群の制御バスを通じてＡＴＭＵ内に分配される。空間スイッチ６１０には、経路設定とメッセージング制御メモリに関する情報、並びに、アクティブなリンクの選択とアクティブなサイドの選択に関する情報が提供される。リンク選択情報がＳＭからのどのＮＣＴリンクがアクティブであるかを決定するために使用される。別の方法として、後に説明されるように、Ｅ−ビットは、アクティブな経路に対してのみアクティブであるために、Ｅ−ビットを、アクティブなリンクを識別するために使用することもできる。リンク選択情報は、ＳＭからのどのＮＣＴリンクがアクティブであるかを決定するために使用される。これらリンクは、アクティブか、待機状態のいずれかである。サイド選択情報は、ＡＴＭＵのどちらのサイドがアクティブ或は待機状態であるかを決定する。セル幅バッファには、タイムスロットを仮想経路にマッピングするための情報と、ＡＴＭセル内のバイト位置の割り当てに関する情報が提供される。セルリストプロセッサには、アクティブな仮想経路に関する情報が提供され、シフトレジスタセレクタ６５３、・・・・、６５４には、シフトレジスタアドレスに関する情報が堤供される。このＡＴＭＵ設計においては、ＡＴＭＵは一つ以上のＳＯＮＥＴ設備をサポートすることができ、このために、各ＡＴＭセルは、可能な８つのシフトレジスタの一つに行くことができる。ＣＬＰには、各仮想経路に対する適当なシフトレジスタの識別が提供される。また、ＭＬＤのインタワーキングユニット（ＩＷＵ）１０２０、１０２２、・・・・、１０２４（図１２）には、用意された仮想経路の宛先アドレスが提供される。ＡＴＭＵ  ＣＣは、ＡＴＭＵの保守制御を遂行する。ＡＴＭＵ  ＣＣ自身に対する保守メッセージ、例えば、ＡＴＭＵ  ＣＣの初期化メッセージは、専有の制御バスを通じて受信された後に空間スイッチに入る。
【００８５】
ＡＴＭＵは、この好ましい実施例においては、ＳＭによって制御されるが、但し、別の方法として、ＡＴＭＵをＣＢＰによって制御することも可能である。この場合は、ＡＴＭＵコントローラは、共通広帯域プラットホームのコントローラから制御情報を受信する。ＡＴＭＵは、５ＥＳＳスイッチに対する、ＳＭからＳＭへの、及びＳＭからＡＭへの、メッセージベース通信サービスを、プロセッサ間パケットを介して提供する。
【００８６】
３．３  メッセージインタワーキング
ＡＴＭＵは、５ＥＳＳスイッチに対して、以下のメッセージベース通信サービスを提供する。
−プロセッサ間パケットを介しての、ＳＭからＳＭへの、及びＳＭからＡＭへの、メッセージベース通信サービス。
−ＳＳ７メッセージ転送部分（ＭＴＰ）のパケットの搬送。
【００８７】
これら機能は、両方とも、類似する方法にて扱われる。図８に示されるように、メッセージ層デバイス（ＭＬＤ）が、ＳＭからのメッセージを空間スイッチを介して受信する。可変長の５ＥＳＳスイッチのメッセージとＳＳ７メッセージは、パケット交換ユニット（ＰＳＵ）内のプロトコルハンドラ（ＰＨ）或はＳＭメッセージハンドラから発信されるタイムスロットチャネルを用いて運ばれる。ＭＬＤは、３つのタイプのインタワーキングユニット（ＩＷＵ）、つまり、５ＥＳＳスイッチのメッセージを扱うためのＩＷＵ、ＳＭＰからのメッセージを再構成する機能を持つＳＳ７用のＩＷＵ、及びユーザからユーザヘのデータメッセージを扱うためのＰＳＵ間ＩＷＵを含む。これらユニットの機能は以下の通りである。
【００８８】
−空間スイッチから運ばれるメッセージを受け入れる。
一メッセージの見出し内に識別される宛先に通じる仮想経路を関連
付ける。
−ＡＴＭセグメント化及び再組み立てを遂行する。
−ＣＬＰによって指令されたとき、データをシフトする。
ＳＳ７の扱いは、５ＥＳＳスイッチのプロセッサ間メッセージの扱いとは少し異なる。５ＥＳＳスイッチプロセッサ間メッセージの場合は、フレームは、宛先のＡＭ或はＳＭに向けられた仮想経路に入れて運ばれる。メッセージが宛先アドレスを読み出すために処理される。この宛先アドレスに基づいて、ＡＴＭＵは、セルへのセグメント化のためにどの仮想回路を使用するかを決定する。
【００８９】
ＳＳ７メッセージの場合は、信号法データリンクは、ＳＳ７  ＩＷＵ内に終端され、ＭＴＰメッセージは、宛先市外局に向かう仮想経路を使用して運ばれる。ＡＴＭ網から入って来るセルベースメッセージの扱いと、制御と故障の耐性の概要については、セクション４において詳細に説明される。
【００９０】
ＰＳＵ間メッセージの場合は、メッセージが宛先ＰＳＵアドレスを読み出すために処理され、ＡＴＭＵは、この宛先アドレスに基づいてセルヘのセグメント化のためにどの仮想回路を使用するかを決定する。
【００９１】
３．４．ＳＤＨ／ＳＯＮＥＴを介してのＳＭ／ＡＴＭＵの遠隔化
この実施例においては、ＣＢＰとＡＴＭＵが、ＡＴＭを運ぶ局内（イントラオフィス）ＳＤＨ／ＳＯＮＥＴ（非同期デジタル階層／同期光網）を介して接続される。ＡＴＭＵを持つＳＭは、ＳＤＨ或はＳＯＮＥＴ網から見た場合は、網要素ではなく、デジタル通信チャネル（ＤＣＣ）のセクションオーバヘッドを終端することはない。但し、この局内設備（イントラオフィス）は光設備であるために、ＡＴＭＵを持つＳＭは、ＣＢＰから遠隔に位置することができる。ＡＴＭＵを持つＳＭがＣＢＰに直接に接続される場合は、ファイバ（及び必要である場合は中継器）のみがこのような遠隔化のために必要とされる。
【００９２】
ＡＴＭＵを持つＳＭが汎用のＳＤＨ／ＳＯＮＥＴ網を介して遠隔化される場合は、同期時分割多重−１（ＳＴＭ−１）及び多重化されたＳＴＭ−１をサポートするＳＤＨ／ＳＯＮＥＴマルチプレクサ或はクロス接続手段がＳＭ終端の所でセクションＤＣＣを正しく終端するために使用される。この汎用のＳＤＨ／ＳＯＮＥＴ網が使用されるケースにおいては、ＳＭ終端の所のＳＯＮＥＴ／ＳＤＨ設備は、ＡＴＭＵに直接接続された局内（イントラオフィス）ＳＯＮＥＴ／ＳＤＨ設備を提供するために、ＳＯＮＥＴ／ＳＤＨマルチプレクサによって終端されなければならない。これは、ＳＭ内に別個のＳＤＨ／ＳＯＮＥＴ  ＤＣＣ運転管理保守（ＯＡＭ）機能を備える必要性をなくし、また、同一局内に、ＣＢＲとＳＯＮＥＴ／ＳＤＨ  ＯＡＭ処理を遂行するＳＭの両方を持つことによる可能な混乱を回避する。
【００９３】
上の議論は、ＳＭからＣＢＰへのリンクに対してのみ適用される（ＡＴＭＵがＳＭの一部分であるものと想定）。このケースにおいては、ＣＢＰは局間トランクに対するセクションＤＣＣを終端し、ＳＤＨ／ＳＯＮＥＴ網からは、汎用網要素であると見なされる。従って、ＣＢＰのこれらの機能のために、５ＥＳＳスイッチ（つまり、ＡＭ、一群のＳＭ、それらと関連するＡＴＭ、及びＣＢＰ）は、ＳＭ自身はそうでなくても、一つのＳＤＨ／ＳＯＮＥＴ網要素と見なされる。
【００９４】
別の方法として、一群のＡＴＭＵをＳＭと直接に関連付ける代わりにＣＢＰと関連付けることも可能である。このケースにおいては、ＳＭをＡＴＭＵに接続する光網によってＳＭが遠隔に位置される周知のケースと同様に、より長くなる。この場合には、ＳＯＮＥＴ設備を使用して、ＡＴＭ信号を、長距離ＡＴＭ信号をＣＢＰに運ぶのと本質的に同一の方法にて、ＣＢＰに、運ぶことができる。また、ＡＴＭ信号がＡＴＭＵからＣＢＰに直接に伝送できるようにＣＢＰを配置する方法も考えられる。
【００９５】
３．５  ＡＴＭＵの機能の概要
このセクションにおいては、ＡＴＭＵと、ＣＢＰ及びＳＭとの間の、機能上の関係が要約される。ＡＴＭＵは、接続されたＳＭから見た場合、そのＳＭＰから制御メッセージを、他の知能ユニットが制御メッセージを受信するのと同様な方法にて、受信する知能周辺ユニットであるものとして扱われる。ＡＴＭＵの目的は以下を提供することにある。
【００９６】
１  ＳＭタイムスロットから、固定され、用意された、仮想経路を使用するＡＴＭ複合セルヘの変換を行なう。現在の技術を使用して、最高約１０，０００タイムスロット（２０ＮＣＴリンク）までがサポートできる。（一つのＮＣＴリンクは、５１２の多重化されたＤＳＯビット流を伝送し、光ファイバ伝送を使用する）。ＡＴＭＵは、任意の入りタイムスロットを任意の接続されたアクティブなＣＢＲ仮想経路のバイト位置にルートすることができる。このアクティブなＣＢＲ仮想経路は、殆どがある時点においてアクティブでない事前に用意された多数の仮想経路の真部分集合である。
【００９７】
２  ＳＭ間及びＳＭからＡＭに送られる、及び／或は、ＳＳ７の可変長メッセージを、固定された、用意された、ＶＢＲ経路を使用するＡＴＭセルの仮想経路に交換する。ＳＳ７メッセージに高い優先度を与えるために、ＳＳ７信号経路に対するＶＢＲ帯域幅を事前に割り当てておく必要がある。ＡＴＭＵは、ＳＭ間リンクアクセス手順ＮＣＴリンクは、５ＥＳＳスイッチにおいて、（タイプ）８（ＬＡＰＢ）フレームを、ＬＡＰＢプロトコルを終端することなく運ぶ。ＳＳ７メッセージの場合は、ＡＴＭＵは、ＳＳ７レベル２（ＨＤＬＣ部分）を終端し、ＭＴＰ／ＳＣＣＰ（メッセージ転送部分／信号法制御と接続部分）メッセージを運ぶ。ＭＴＰプロトコルは、ＡＴＭＵの所では終端されない。
【００９８】
３．仮想経路セルにみあうだけのＣＢＰへのＳＤＨ／ＳＯＮＥＴ設備のアクセス。これらＳＯＮＥＴ設備とＳＤＨ設備の速度は、それぞれ、ＳＴＳ−３（同期時間信号）からＳＴＳ−１２まで、及びＳＴＭ−１からＳＴＭ−４までであり、最大１０，０００までのトランクをサポートする一つのＳＭによって要求される出方向複合セル需要を満たすのに充分な数のこれら設備が提供される。トランクの数の多少に応じて、これら設備を増減することができる。
【００９９】
４．ＮＣＴ Ａ−Ｇ  ビット（各ＰＣＭサンプルと共にＳＭからＣＢＰに送られるビット）扱う。これは、ＳＭに対してできるだけ透明な方法で行なわれ、これらビットには、Ｅビット（タイムスロットの監督）機能も含まれる。ＮＣＴ上のタイムスロットパリティも終端／生成される。
【０１００】
５．中央プロセッサ介入（ＣＰＩ）手段のサポート。これは、ＳＭのプロセッサが衛生を揖ねた場合に、ＳＭのプロセッサをリセットするための専用のビットをＮＣＴリンク上に送る機能である。
【０１０１】
６．複数のＳＭからの入力をサポートする。
７．ＰＳＵ間のユーザからユーザヘのメッセージトラヒックをサポートする。
【０１０２】
４．ＡＴＭＵの要素
このセクションにおいては、ＡＴＭＵの個々のブロックの設計と、高い信頼性を達成するための二重化計画について議論される。ＡＴＭＵには、以下のブロックが含まれる。
【０１０３】
−空間スイッチ６１０
−セル幅バッファ６２０
−セルリストプロセッサ６３０
−ＳＳ７メッセージインタワーキングユニット１０２２
−ＳＭ／ＡＭ間メッセージインタワーキングユニット１０２０
−ＡＴＭＵ中央コントローラ（ＡＴＭＵ ＣＣ）６００
【０１０４】
上にリストされたＡＴＭＵの最初の３つのブロックは、ＤＳＯから複合セルヘの変換に関与する。次の二つのブロックは、可変長メッセージのＡＴＭセルヘの変換に関与する。アーキテクチュアの説明の目的のために、ＳＳ７とスイッチ内（イントラスイッチ）ＩＷＵは、メッセージ層デバイスの一部分であると見なされる。
【０１０５】
ＡＴＭＵ  ＣＣセクションの後に、ＡＴＭＵのＣＢＲプロセッサ介入機能を（ＣＭ−ＡＴＭにて）実現するための代替について議論される。
【０１０６】
４．１．  空間スイッチ４．１．１  機能
空間スイッチは、ＳＭのモジュールコントローラタイムスロットインタチェンジ（ＭＣＴＳＩ）からのＮＣＴリンクのＤＳＯをセル幅バッファ（ＣＷＢ）とＡＴＭメッセージ層デバイス（ＭＬＤ）へのＮＣＴバスのＤＳＯとを相互接続する。ＣＷＢへのＮＣＴバスの数は、使用される複合セルのタイプに依存する。つまり、ＡＴＭ  ＣＢＲセルが４６のＤＳＯ信号を運ぶ場合は４６本とされ、一方、４８のＤＳＯ信号を運ぶ場合は４８本とされる。ＭＬＤへのＮＣＴバスも一つ存在する。慣習的に、“ＳＭ  ＭＣＴＳＩ側”のＮＣＴバスは、リンクと呼ばれ、一方、“ＣＷＢ側”のバスは、ＮＣＴバスと呼ばれる。２から２０の範囲のＮＣＴリンク（つまり、最高１０，１０００トランクまで）（次世代のＳＭの場合はそれ以上）をこの空間スイッチによってサポートすることができる。図９に空間バスの内部設計が示される。この組織が設計のコアの部分であり、最高２０までのＮＣＴリンクを受け入れることができるマルチプレクサから構成される。これらマルチプレクサは、一つの制御メモリを含むが、これは、最高２０までのＮＣＴリンクの一つを、ＮＣＴリンク上の５１２の位置の各々に対して選択する。こうして選択されたＮＣＴリンクのタイムスロットは、従って、その与えられたタイムスロット期間におけるマルチプレクサの出力である。これらマルチプレクサの数は、複合セル内のバイトの数（つまり、４６或は４８のマルチプレクサ）に、ＭＬＤへのＮＣＴバスを生成するためのもう一つのマルチプレクサを足した数に等しい。従って、全体としてのシステムに対して選択された複合セルに依存して、全部で、４７或は４９のマルチプレクサが存在する。このようにして、任意のＮＣＴリンク上の任意の５１２のタイムスロットを、セル幅バッファ内の任意のバイト位置、つまり、ＭＬＤに接続することができる。
【０１０７】
ＭＣＴＳＩからのＮＣＴリンクは、ＮＣＴリンクインタフェース（ＮＬＩ）上に終端する。ＮＬＩは、空間スイッチマルチプレクサヘの同期されたセットのバックプレーンバスを提供し、このために、全てのマルチプレクサが同期的に交換される。そして、これらマルチプレクサは、ＣＷＢとＭＬＤへのセットの同期されたバスを提供する。
【０１０８】
反対方向（つまり、ＣＷＢからＳＭ  ＭＣＴＳＩに向かう方向）においても、空間スイッチは、完全に同一の方法で動作する。ＣＷＢからのバイトは、制御メモリによって駆動されるこの組織のマルチプレクサの所に終端する。これらマルチプレクサの出力は、ＮＬＩに接続され、これは、次に、ＳＭ  ＭＣＴＳＩハードウェアにクロス接続される。
【０１０９】
４．１．２  耐故障性
空間スイッチのコア組織コアはＮＬＩカードを介してＮＣＴリンクにインタフェースする。ＮＣＴリンクは二重にされるが、これは、これらがＳＭ  ＭＣＴＳＩの両側から出ることを意味する。ＳＭ  ＭＣＴＳＩをクロス接続するために、ＮＬＩ自身も二重にされる。ＮＬＩは、コア組織の故障の起こり易いグループの一部分であり、このために、ＮＬＩの各サイドがマルチプレクサ組織の各サイドと接続される。ＮＬＩは、ＳＭのＴＳＩの両側に結合されるが、但し、空間スイッチ組織の片側のみに接続される。従って、空間スイッチ組織のどちらのサイドも、ＳＭ  ＴＳＩのどちらかのサイドに到達することができる。マルチプレクサ組織のカードは、ＣＷＢに直接に接続される。ＮＬＩ、マルチプレクサ組織、及びＣＷＢは、全て、同一の故障を起こし易いサイドに存在する。後に説明されるように、セルリストプロセッサも、この同一の故障を起こし易いグループに入る。システムの観点から見ると、クロス結合されたＮＣＴリンクは、ＡＴＭＵの二つの共通のサイドを終端し、これらの各々は、一つの空間スイッチとＡＴＭセルを形成するための関連するハードウェアを持つ。
【０１１０】
ＮＣＴバスは、空間スイッチを介してＭＬＤに結合される。ＭＬＤは、空間スイッチとクロス結合され、これは、それ自身の故障を起こし易いグループ内に存在する。
【０１１１】
空間スイッチは（ＮＬＩと共に）、以下のエラー検出方法を使用する。
−ＮＣＴタイムスロット上のパリティ
−制御メモリ上のパリティ
−ＡＴＭＵ  ＣＣからの制御バス上のパリティ
−クロックと同期の損失
これら検出器からのエラーは、ＡＴＭＵ  ＣＣに送られ、これは、すると故障管理手順を実行する。
【０１１２】
４．１．３  空間スイッチの制御
マルチプレクサ内の制御メモリ、並びに、アクティブなＮＣＴリンクとＡＴＭＵサイドを選択するために使用される他の制御レジスタは、全て、ＡＴＭＵ中央コントローラの制御下に置かれる。空間スイッチのハードウェアは、ファームウェア或はソフトウェアを持たず、全ての制御は、ＡＴＭＵ  ＣＣからのバスを介して提供される。
【０１１３】
空間スイッチには、動作上の二つの用途が存在するが、これら動作の両方において、ＡＴＭＵ  ＣＣによる空間スイッチメモリの書込みが要求される。具体的には、空間スイッチによって、呼を回路交換する動作と、ＳＭ内のメッセージ発信元から送られるＤＳＯメッセージをＭＬＤに提供する動作が遂行される。呼の回路交換に対しては、呼が設定されると、一つのＤＳＯに対する信号がセル幅バッファの仮想経路バイト位置に接続されなければならない。ＳＭＰは（ＡＭと協力して）、各ＤＳＯ信号に対して使用されるべき仮想回路バイト位置を決定する。ＳＭＰは、ＭＣＴＳＩ  ＴＳＩスライスを使用して、各ＤＳＯがＮＣＴリンクのタイムスロット内に置かれるようにし、次に、ＡＴＭＵ  ＣＣにそのＤＳＯ信号を適当なＣＷＢバイト位置にルートするために適当なマルチプレクサメモリヘの書込みを行なうように命令する。セル幅バッファのハードウェアが次にＤＳＯ信号をメモリ内の適当な仮想経路セル内に移動させる。
【０１１４】
ＳＭＰは、メッセージをメッセージハンドラ或はＰＳＵからＭＣＴＳＩスライスを通じて空間スイッチに運ぶためのＤＳＯチャネルを提供する。ＳＭＰは、次に、ＡＴＭＵ  ＣＣに、ＤＳＯチャネルをＭＬＤにルートする一つの適当なマルチプレクサ位置に書込むように指令する。
上のシナリオにおいては、二重にされた空間スイッチに同一の情報が書込まれた。
【０１１５】
４．２  セル幅バッファ（６２０）（図１０）
４．２．１  機能
４．２．１．１  概要
空間スイッチの二つの出力宛先の一つはＣＷＢ６２０（図１０）である。ＣＷＢの幅は、選択される複合セルのタイプによって決定される（４６バイト或は４８バイト幅）。ＣＷＢ内の各バイト位置は、受信された各ＮＣＴタイムスロットに対して仮想経路バイトをロードするタイムスロット割り当て（ＴＳＡ）メモリと称される制御メモリを含む。ＴＳＡは、ＮＣＴバス上のある与えられたタイムスロットを受け入れないようにプログラムすることもできる。こうして、各セル幅バッファの位置は、ＮＣＴスロットベースにて、独立的に、異なる（或は同一の）仮想経路複合セルをロードすることができる。（図１０に示される直列ＮＣＴリンク信号がバッファ８０１内に格納される前にバイトに変換される）。
【０１１６】
ＣＷＢのＣＢＰに向かっての積み降ろしは、セルリストプロセッサ（ＬＣＰ）６３０によって制御される。ＣＬＰは、アドレスと読み出しリクエストを送ることによってＣＷＢに同期的にリクエストを行なう。一回のメモリアクセスで、４８／４６バイトセル全体がシフトレジスタ内に読み出される。同時に、ＣＬＰは、セル見出しをそのシフトレジスタ内にロードする。シフトレジスタは、ＳＤＨ／ＳＯＮＥＴ設備のライン処理ユニット（ＬＰＵ）６６１、・・・・、６６２内にシフトアウトされる。シフトレジスタのＣＬＰ読み出し動作は、ＮＣＴリンクからのＴＳＡ制御された書込み動作とインタレースされる。
【０１１７】
逆の方向（ＣＢＰからＳＭ ＭＣＴＳＩへの方向）においては、セル見出しがシフトレジスタからＬＣＰ内に積み降ろされる。ＣＬＰは、この見出しを使用してその呼に対するＣＷＢ位置を決定する。次に、ＣＷＢがシフトレジスタからバッファ内にロードされる。最後に、このバッファ内のＴＳＡ制御メモリがこのバイトをＮＣＴバス上に適当な時に読み出す。
【０１１８】
ＣＷＢの深さは、ここまでは、（各方向において）仮想経路当り一つのＤＳＯが格納できるように（アクティブな）仮想経路の総数に等しいものとして議論されてきた。但し、このバッファは、以下に述べる理由のために、（方向によって）２倍或は３倍深いことが要求される。
−ＡＴＭの基本的な性質として、ＣＢＰ内のランダムな内部待ち合わせ動作のために、セルのジッタが発生する。
−シフトレジスタからのＣＷＢ積み込み及び積み降ろしが、異なるＮＣＴ１２５μｓフレームからのＤＳＯを持つセルが送られるのを回避するためにシフトレジスタから或はこれへのＣＬＰ読み出し或は書込みと同期されなければならない。このフレームの不整合は、複合セルによって搬送されているＮ＊ＤＳＯサービスの連続性を妨害する恐れがある。
【０１１９】
この問題を回避するために、ＳＭ  ＭＣＴＳＩからＣＢＰに向かう方向においては、ＣＷＢが２倍の深さにされる（二つの区画）。これは、空間スイッチが、ＣＷＢの半分をロードしている間に、ＣＬＰが他の半分からの読み出しを行なうことを意味する。一つの区画が書込まれた後に、ＣＬＰと空間スイッチは、他の区画にアクセスする。各半分（区画）は、組成が同一である（つまり、同数のサポートされる仮想回路複合セルを持つ）。ＣＢＰからＳＭ  ＴＳＩに向かう方向においては、ＣＷＢは、“ビルトアウト”の１２５μｓを見るために、３倍の深さ（３区画）にされる。ビルトアウトは、ＣＷＢが“アンダラニング”することを回避するために使用され、１２５μｓの固定された遅延に等しい。アンダランは、セルジッタが、ＮＣＴバスのタイムスロットがその位置を読み出さなければならないときに、ＣＷＢ内に新たなＤＳＯが存在しない程度に発生したときに起こる。こうして、ＣＷＢの“区画”の２つがジッタを考慮に入れるためのバッファリングを提供し、第三の区画は、ＣＷＢからＤＳＯを入りセルに起因するセル書込み動作からの干渉無しに読み出すための時間を考慮に入れる。ＣＷＢのＴＳＡ内の制御メモリは、これらのＣＷＢバッファ区画を横断して自動的に巡回する。ＣＬＰは、ＣＢＰからの入りセルがどの区画に書込まれるべきかを決定する。区画の数は、ジッタ次第で、ある与えられた１２５μｓ間隔に、（例えば）ゼロ、１つ、或は２つのセルが到達し得るという事実のために、仮想回路によって異なる。幾つかのセルが失われた場合は、三重バッファＣＷＢが一巡回し、結果としてアングランが発生する。これは、空間スイッチとＣＬＰが同一区画にアクセスし、ＣＬＰに、現在のビルトアウトされた区画から時間において最も遠い区画から読み出しを行なうように指令した場合に検出される。
【０１２０】
４．２．１．２  ＤＳＯの経路の監視／テスト
監視回路が複合セルが平均で１２５μｓ毎にＡＴＭＵによって受信されているか決定するために提供される。これを達成するために、ＣＬＰは、アクティブな個々の複合セル仮想経路に対するカウンタを維持する。セルが到達する度に、カウンタが増分される。カウンタは、平均で、１２５μｓ毎に増分する。カウンタは、ＣＢＰ内のランタム待ち合わせに起因するＡＴＭセルのジッタのために、１２５μｓ毎にきっちりと増分するとは限らない。このジッタは、ＣＢＰの基本的な特徴である。ＣＬＰは１０ミリ秒（ｍｓ）毎にカウンタが約８０回増分したか決定する。これは、短期間のジッタ、及び非常に確率の低いセルの損失或は挿入に起因してプラスマイナス３の変動を持つ。カウンタがこの値を超える場合は、ＡＴＭＵ  ＣＣに通知される。すると、ＡＴＭＵ  ＣＣは、仮想経路の損失が発生したか決定するためにカウンタを読み出す。カウンタは、８０００プラスマイナス４に到達することができる。カウンタが１秒後に、それが８０００プラスマイナス４に到達したか決定するためにチェックされる。この８０００カウンタは、秒当り高いセル損失が発生したか決定するために使用される。
【０１２１】
回路連続性の直接テストがＡＴＭＵ内に設計されている。ＡＴＭＵ  ＣＷＢメモリデバイスが発信源の所で（ＡＴＭ網に向かって）セルのバイト位置内にコード（恐らくは複数バイト）を挿入する。これは、会話経路が接続される前に行なわれる。接続の宛先端において、セル幅メモリデバイスがこのパターンを読み出し、一致を検出する。このバイトコードを、ＤＳＯ内のビットをトグルさせるテストの部分として変更することもできる。この場合は、このトグリングがＡＴＭＵ  ＣＷＢ内で認識され、ＡＴＭＵ  ＣＣに報告される。ＡＴＭＵ  ＣＣは、すると、ＤＳＯ信号を運ぶＮＣＴリンク上のＥビット（５ＥＳＳスイッチの内部であり、スイッチ間設備を通じて伝送されることのない経路連続性ビット）をトグルさせ、さらに、連続性が確立されたことを示すメッセージをＳＭＰに送る（Ｅ−ビットの使用方法については、Ｅ．Ｈ．Ｈａｆｅｒらによる合衆国特許第４，２８０，２１７号において説明されている）。
【０１２２】
４．２．２  故障耐性
ＣＷＢは、上で説明されたように、空間スイッチと同一の故障グループに属し、このために、セル幅バッファ内の故障は、ＣＷＢのサイドスイッチ、空間スイッチ、ＣＬＰ及びＭＬＤの故障となる。ＬＰＵは、設備シフトレジスタ（ＦＳＲ）とＣＷＢにクロス結合される。従って、ＣＷＢは、二重にされたＬＰＵのいずれかからセルを受信することができる。これら二つのＬＰＵのどちらが使用されるかは、ＡＴＭＵ  ＣＣによって制御される。
【０１２３】
ＣＷＢ内の主なエラー検出方法は、以下を通じてのパリティである。
−空間スイッチからのＮＣＴバス
−仮想経路バイトメモリ
−ＴＳＡ制御メモリ
−ＡＴＭＵ ＣＣからの制御バス
【０１２４】
４．２．３    制御
ＣＷＢはＡＴＭＵ  ＣＣによって制御される。ＣＷＢハードウエア内には、ファームウエアもソフトウエアも存在しない。
【０１２５】
動作の観点からは、ＣＷＢは、ある与えられた複合セルバイト位置を特定の仮想経路にマッピングするために使用される。ＳＭＰはＤＳＯチャネルをＳＭ  ＭＣＴＳＩにルートし、次に、ＡＴＭＵ  ＣＣに、ＤＳＯを空間スイッチを通じてＣＷＢ上の与えられたバイト位置に接続するように指令する。次に、そのバイトに対するＣＷＢ内の制御メモリにその仮想経路と関連するアドレスが書込まれる。これは、両方向に対するＴＳＡ制御メモリ内で起こる。この時点で、ＳＭ  ＭＣＴＳＩのＤＳＯと与えられた仮想経路上の与えられた複合バイト（ＤＳＯ）との接続が存在する。
【０１２６】
ＤＳＯの連続性テスト及び監視と関連するエラー検出の制御、及びＬＰＵ状態の制御を含む他の全ての機能も同様にＡＴＭＵ  ＣＣによって制御される。
【０１２７】
４．３    セルリストプロセッサ（図１１）
４．３．１  機能
４．３．１．１  概要
ＣＬＰ６３０（図１１）はセルをＣＷＢ６２０と設備シフトレジスタ（ＦＳＲ）６５１、・・・・６５２（図８）との間で移動させる責務を持つ。ＡＴＭ網に向かっては、ＣＬＰは、各アクティブな仮想経路に対してＣＷＢ位置を格納するレコードのリンクドリストを持つ。１２５μｓ毎に、ＣＬＰはこのリストを横断し、ＣＷＢに全てのアクティブなセルをＦＳＲ内にロードするように指令する。反対方向においては、ＣＬＰは、アドレス検索機能を持つが、これは、ＣＷＢに、ＦＳＲから来るセルをロードするために使用される。ＣＷＢの説明の所で述べたように、ＣＬＰは、両方向における信号伝送に対してアクセスされるべきＣＷＢ区画を追跡する。
【０１２８】
ＦＳＲは設備ライン処理ユニット（ＬＰＵ）（６１１、・・・・、６２２）に接続される。このユニットは、ビットを物理媒体に伝送する形式に変換する機能と、設備と関連する保守機能を遂行する実際のハードウエアデバイス（回路カード）である。つまり、ＬＰＵカードは、光動作、同期動作、及びＳＤＨ／ＳＯＮＥＴオーバヘッド処理回路、例えば、Ｂｙｔｅ  Ｉｎｔｅｒｌｅａｖｅｄ  Ｐａｒｉｔｙ等の動作をサポートする。
【０１２９】
図１１はＣＬＰの内部設計を示す。シーケンサ９２０はＦＳＲからのサービス要求ビットを読み出す。これら要求ビットは、ＦＳＲが設備された或はサービス中のＬＰＵに接続されてない場合は抑止することができる。シーケンサは、与えられたＦＳＲに対するサービス要求ビットに応答して、そのＦＳＲと関連する設備に対して用意されているアクティブな仮想経路のリストをチェックする。シーケンサによってアクセスされる仮想経路リストメモリ９３０内に格納されたこのリストの検索は、各１２５μｓ期間の始まりにおいて開始され、次の１２５μｓの開始までに完了しなければならない。後者の要件は、設備に対して請求される帯域幅が、例えば音声のような、定ビット速度サービス用の設備の容量を超えてはいけないという事実を反映するものである。サービス要求が行なわれる度に、シーケンサは、リストから仮想経路のセルエントリを読み出し、ＦＳＲにそのリストエントリ内に格納されている見出し情報をロードし、ＣＷＢに、４８／４６バイトをＦＳＲにロードするように指令する。４６バイト複合セルの場合は、２バイトインデックスが見出しの部分であると見なされ、ＬＰＣによって通常の（例えばＶＢＲの）５バイト見出しと共にロードされる。
【０１３０】
アクティブな仮想経路は、あるＦＳＲと関連するアクティブな仮想経路のリストからエントリを削除することによって非アクティブにされる。ＡＴＭＵ ＣＣは、それがシーケンサと共有するバッファ９２１を持つが、シーケンサはこれを使用して、セルがＦＳＲから外に伝送されているアイドル時間にアクティブなリストのエントリの追加及び削除を行なう。
【０１３１】
上の説明は順次的に行なわれた。ただし、実際には、動作の大きな重複が存在する。例えば、ＦＳＲ要求ビットのチェックは、前にチェックされたＦＳＲ要求のアクセスと重複し、さらには、ＣＷＢに読み出し命令を送る動作とも重複する。
【０１３２】
（ＡＴＭ網から）ＳＭに向かっての方向においては、セルがＬＰＵからＦＳＲ内にクロックを使用して入れられ、要求ビットがセットされる。ＣＬＰは、これらビットの処理を行なうが、これは、最初に、複合セル見出し内の仮想経路アドレスをＣＷＢ位置にマッピングする動作から開始される。この機能は、シーケンサ内のＡＴＭアドレスマッパ（ＡＡＭ）９４０によって達成されるが、これは、ＡＴＭ見出しアドレスをＣＷＢメモリデバイス内の物理アドレスに翻訳する。ＡＡＭはまた、異なる設備上で同一のＡＴＭセル見出しが使用されるようにＦＳＲと関連するインデックスを使用する。これを行なわなかった場合は、これら見出しが全ての設備で異なることとなる。次に、シーケンサは、ＦＳＲ内のセルをＣＷＢ位置内にロードする。全てのＦＳＲは、ＣＷＢへの並列バス上に存在し、一度に一つのみがＣＷＢ内にロードできる。この好ましい実施例においては、ＡＡＭは、内容アドレス可能メモリ（ＣＡＭ）を使用して実現される。
【０１３３】
シーケンサ９２０の設計は、高速論理（プログラマブル論理）の使用に基づく。この論理は、１００ＭＨｚ以上でランし、シフトレジスタの要求ビットを走査し、ＣＡＭを動作し、リンクドリストを読み出し、データをＣＷＢとシフトレジスタの間でゲートし、セルの到達をカウントする。このような論理の例として、ＡＭＤによって製造されるＰＡＬ論理回路ファミリがあるが、これは、多くの製造業者によって供給されるパーツ、例えば、２２Ｖ１０デバイスを使用する。もう一つの論理は、Ｓｉｇｎｅｔｉｃｓ社によるＰＬＣ１４である。Ｔｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓ  から供給される他のゲートアレイ技術もあるが、これも１００ＭＨｚ以上でランすることができる。
【０１３４】
４．３．１．２  ＡＴＭ輻輳テスト機能
ＡＴＭＵの一つの機能は、アクティブにしようとする複合セルの仮想経路が、輻輳を起こすか否かを事前に決定し、これによって輻輳の発生を阻止する能力である。輻輳は、経路の使用が任意のセグメントに沿ってあるしきい値より増加したときに発生するものと定義される。
【０１３５】
別の方法として、輻輳が発生した時に、その経路に沿うセルを一つ或はそれ以上のＣＢＰによってマークすることもできる。このマークする概念においては、ＡＴＭ見出し内の輻輳制御ビットが発信元と着信先の間のリンクの占拠状態をテストするために使用される。占拠率がしきい億以上である場合、そのＣＤＰ（及び他の中間のＣＢＰ）はそのセルをマークする。この方法においては、ＡＴＭＵには、これを登録し、この事象をＡＴＭＵ  ＣＣに報告する機能が必要とされる。ＡＴＭＵ  ＣＣは、報告を受けると、この事象をＳＭに報告する。所定の数のセルの到達の期間を通じてこれらセルが全てマークされて到達したときに、静止指標が提供される。セットされた要求ビットを持つＦＳＲからのセルの受信に応答して、ＣＬＰは、輻輳制御ビットと仮想経路識別子を、ＡＴＭＵ  ＣＣによってアクセス可能なメモリに転送する。ＡＴＭＵは、このメモリを読み出し、結果をＳＭＰに報告する。輻輳が発生した場合は、それらが輻輳の発生したリンクを使用する場合は、新たなＣＢＲ ＰＶＣのアクティブ化は行なわれず、ＰＶＣの併合（図１７）が加速される。
【０１３６】
このマーク検出メカニズムをテストする診断方法は以下の通りである。ＣＬＰに、ＡＴＭＵ  ＣＣが、輻輳のないことが確認されているリンク上の輻輳ビットをセットするように指令される。下流ＣＢＲは、既にセットされているビットには影響を与えないために、遠方端のＡＴＭＵは、こうしてセットされたビットを検出するはずである。ここで、ＡＴＭＵ  ＣＣは、これらビットを解除するように指令する。受信ＡＴＭＵは、これらビットが解除されたことを検出すべきである。このテストは、マークされたＡＴＭセルの検出回路と、これらビットをそれらがマークされた後に運ぶ網の能力を検証するために使用することができる。
【０１３７】
輻輳ビットの具体的な使用方法は、ＣＣＩＴＴによって規定されてない。ここに説明の構成においては、これらビットは、Ｆｒａｍｅ  Ｒｅｌａｙにおいて使用されるフレームマーキングアルゴリズムと類似する方法にて、帯域幅を検証するために使用される。フレームマーキングアルゴリズムにおいては、輻輳が発生した場合、マークされたフレームが排除される。但し、ＡＴＭセルの場合は、マーキングしきい値がチャネルの容量以下に設定されるために、排除は行なわれない。
【０１３８】
４．３．２  故障耐性
ＣＬＰは、空間スイッチ及びＣＷＢと同一の故障グループの一部分である。ＣＬＰ内で故障が発生すると、ＡＴＭＵの一つのサイドスイッチが、ＡＴＭＵ ＣＣの制御下に置かれる。
【０１３９】
パリティが全てのリストとシーケンサにて駆動されるメモリ上で使用される。追加ハードウエア、例えば、衛生とデッドクロック状態をチェックするためのタイマを採用することもできる。メモリ駆動シーケンサプログラムがＡＴＭＵ  ＣＣによってＣＬＰ初期設定の一部としてダウンロードされる。
【０１４０】
４．３．３    制御
ＣＬＰはＡＴＭＵ  ＣＣによって制御される。ＣＬＰ上に、リンドリストテーブル及び／或はＡＴＭアドレスマッパ（ＡＡＭ）内の情報を修正するように指令するレジスタが存在する。実際には、ＣＬＰは、単に、これらメモリに、ＡＴＭＵ  ＣＣデータを直接に、但し、他のＣＬＰ動作と同期された時間に書込む機能を果たす。ＦＳＲ要求ビットは、ＡＴＭＵ  ＣＣに直接にアクセスが可能なレジスタによって抑止される。他の通信、例えば、マークされたセル情報、或はセルをマークするための制御情報は、ＣＬＰとＡＴＭＵ  ＣＣとの間で共有されるレジスタ９２１を通じて扱われる。セル単位にて遂行される必要のない全ての複雑な処理はＡＴＭＵ  ＣＣによって遂行される。
【０１４１】
動作においては、ＳＭＰが、ＤＳＯを与えられたＳＭ  ＭＣＴＳＩスライスを通じてＮＣＴリンク上に接続し、ＡＴＭＵ中央コントローラ（ＡＴＭＵ  ＣＣ）に、ＤＳＯを空間スイッチを通じてＣＷＢ内の適当な仮想経路メモリ内に接続するように指令した後の、仮想経路がアクティブにされた時点で、ＡＴＭＵ  ＣＣは、その仮想経路アドレスをその設備（ＦＳＲ）の仮想経路と関連するアクティブなセルのリストに加えるように指令する。この時点で、複合セルがＡＴＭ網に送られ、（こちらの側に）ＤＳＯの連続性が存在することとなる。ＡＴＭＵ ＣＣは、次に、ＤＳＯの連続性をテスト及び監視するための上に説明の様々な動作を遂行する。
【０１４２】
４．４  ＡＴＭメッセージ層デバイス（図１２）
４．４．１  ＭＬＤの機能
ＡＴＭメッセージ層デバイス（ＭＬＤ）（図１２）は、以下の３つの通信システムのために、可変長メッセージを５ＥＳＳスイッチによって使用されるＡＴＭに変換する機能を持つ。
【０１４３】
−ＳＭからＳＭ、及びＳＭからＡＭへの通信
−ＳＳ７網：市外網内のＳＭからＳＭへの通信
−ＰＳＵ間パケット通信
【０１４４】
これらインタワーキングサービスを提供することによって、ＡＴＭ網をメッセージの搬送のために使用することが可能になる。これによって５ＥＳＳスイッチ内のＳＭ間メッセージ交換が簡素化され、及び／或は、複数のＳＴＰを市外網内の複数のスイッチの間のメッセージングに使用する必要性が排除される。ローカル搬送業者とインタエクスチェンジ搬送業者との境界の所で使用されるＳＴＰは、ＡＴＭのこの用途によって影響を受けることはない。但し、ＳＴＰの削減は、動作コストとハードウェアコストの節約に寄与する。
【０１４５】
さらに、ここに開示される教示に従う一つの実施例においては、５ＥＳＳスイッチ（例えば、ＡＴ＆Ｔ  Ｔｅｃｈｎｉｃａｌ  Ｊｏｕｒｎａｌのページ１４１８−１４  ２１において説明されている）内のメッセージスイッチが５ＥＳＳスイッチから排除され、セクション４．６において説明されるように、ＣＭプロセッサ介入（ＣＰＩ）機能が提供される。
【０１４６】
ＬＭＤ内には、図１２に示されるように、ＳＳ７用のインタワーキングユニット（ＳＳ７  ＩＷＵ）（１０２０）、ＳＭ用のインタワーキングユニット（イントラスイッチＩＷＵ）（１０２２）、及びＳＰＵ間用のワーキングユニット（１０２４）が含まれる。ＡＴＭＵの空間スイッチからのＮＣＴバスは一つ或はそれ以上のＤＳＯベースチャネルを運ぶが、このチャネルは、メッセージハンドラ及び／或はＰＳＵからＭＬＤに運ばれるＳＭ或はＳＳ７メッセージのいずれかを含む。このＮＣＴバスは二重にされており、空間スイッチの二重にされた部分の各々の中に一つ発信元を持つ。ＭＬＤ内で、このバスは（バックプレーンを介して）ＳＳ７、ＳＭ、及びＰＳＵ間用のＩＷＵにファンアウトされる。
【０１４７】
ＡＴＭサイドのＭＬＤの出力は、ＣＷＢのシフトレジスタと本質的に並列の直列シフトレジスタである。これが、ＩＷＵのブロック図を示す１３図に示される。ＣＬＰは、ＭＬＤからの要求に応じて、ＡＴＭベースメッセージセルを複合音声セルとインタリープする。このインタリープのためのアルゴリズムは、複合セルが最初に（１２５１μｓ毎に）送出され、次に、ＡＴＭベースメッセージセルが伝送される構造を持つ。この１２５１μｓ間隔は、複合セルのための次の１２５μｓ間隔と重複してはならない。ＡＴＭベースのメッセージは、常に、設備上の帯域幅を使用できるものと想定される。つまり、設備の使用が、メッセージング帯域幅が常に利用できることが保証されるように割り当てされる。シミュレーション及び／或は現場の経験から、複合セルも運ばれるこの設備上にメッセージを送るための最小充分な余裕を決定することが必要である。
【０１４８】
ＡＴＭ網から入って来る方向においては、ＣＬＰは、ＡＴＭの仮想経路見出しを翻訳し、そのセルが、ＳＳ７、ＳＭ、或はＰＳＵ間メッセージのいずれに基づく仮想経路であるかを決定し、これらセルをＭＬＤ内の複数のＩＷＵの適当な一つに向ける。ＩＷＵは、セルを受信し、メッセージの再組立を始める。その後、再組立されたメッセージは、ＤＳＯ内に入れられてＮＣＴバス上をＡＴＭＵの空間スイッチヘと伝送される。ＩＷＵは、与えられた仮想経路からのセルを、与えられたＤＳＯ、或はＮ＊ＤＳＯパイプの場合は、セットのＤＳＯと関連付けるだけの容量を要求される。
【０１４９】
上とは別の方法として、ＳＤＨ／ＳＯＮＥＴ設備を介してＣＢＰに直接に接続されたＳＭ、ＳＳ７、或はＳＰＵ間用のＩＷＵを備えることも考えられる。但し、この方法は、ＣＢＰ上の限られた設備を、設備のスループットの極僅かな割合に当るトラヒックロードにて消費してしまうこととなる。この理由のために、前者のＣＬＰにてセルを内部的にルートする方法の方が、少しのオーバヘッドはあるが、好ましい。加えて、ＤＳＯを５ＥＳＳスイッチのＳＭに合うように多重化する必要があるが、これを行なうためには、ＮＣＴバス及びリンクが最も経済的な構成である。
【０１５０】
一つの想定は、少なくとも一つのＳＭ用のＩＷＵを必ず設備する方法である。これは、ＳＭＰは、このメカニズムによってのみＡＭ或は他のＳＭＰと通信できるためである。ＳＳ７用のＩＷＵは、オプションとして、これらは、アプリケーションによって、設備してもしなくてもよい。例えば、国際用の５ＥＳＳスイッチにおいては、ＳＳ７リンクは、通常、たった一つのＳＭ内にクラスタ化（ひとかたまりに）され、このＳＭによって、そのＳＳ７トラヒックの全てが一つのＡＴＭＵに向られる。加えて、ＭＬＤ設計では、ＳＳ７信号法データリンク（ＳＤＬ）の数を変更することが可能である。
【０１５１】
これは、一つのＳＳ７用のＩＷＵが扱うことができるＳＤＬの数に依存して、使用するＳＳ７用のＩＷＵの数を変更できることを意味する。この柔軟性は、専用化されたアプリケーション、例えば、５ＥＳＳスイッチの国際グローバルＳＭ（ＧＳＭ）（つまり、全てのＳＳ７リンクを持つＳＭ）を構成することを助ける。このＧＳＭ構成を用いると、多数の個別のＳＳ７  ＳＤＬを生成することができる集中化された一つのＳＳ７用のＰＳＵを提供し、多数のＳＤＬを終端する能力を持つ一つのＡＴＭＵを使用することによって、現存の５ＥＳＳスイッチに与えるソフトウェアの影響を最小に押えることができる。
【０１５２】
４．４．１．１  ＡＴＭとプロトコル
このセクションの後の続く二つのセクションにおいては、ＭＬＤ内のスイッチ内（イントラスイッチ）、ＳＳ７、及びＰＳＵ間用のＩＷＵ設計について述べられる。但し、ＡＴＭと、スイッチ内（イントラスイッチ）及びＳＳ７用のプロトコルとの対話について最初に説明及び比較される。ＡＴＭの基本概念は、ＡＴＭがトランスポートレベルのサービスのみを提供するというものである。この概念に固執して、ＳＭのＩＷＵは、スイッチ内（イントラスイッチ）フレームのみを中継する。これは、通常のパケット交換という意味においては、プロトコル処理を遂行しない。例えば、再伝送は、ＳＭのＩＷＵによってはサポートされない。プロトコルプロセッサ（つまり、ＰＳＵプロトコルハンドラ及び／或はメッセージハンドラ）は、ＡＴＭ網を通じてのリンクアクセス手順（タイプ）Ｄ（ＬＡＰＤ）プロトコルのエンド・エンドの処理を行なう。要約すると、ＳＭ  ＩＷＵは、高レベルデータリンクコントローラ（ＨＤＬＣ）フレーム内の宛先ＳＭを識別し、この宛先ＳＭに対応する適当な仮想経路を持つセルを組み立て、これらセルをＣＢＰ（ＡＴＭ網）内に送出する。
【０１５３】
同一の構成がＳＳ７に対しても使用される。ＡＴＭ網は、ＳＳ７  ＭＴＰパケットを網の様々なスイッチ内に存在するＳＳ７信号プロセッサ間で中継する。ＳＳ７の実現は、通常、ＳＴＰへの接続に使用される、ここでは使用されない、単一ポイント・ツウ・ポイントリンク（ＣＣＩＴＴ  標準Ｑ．７０３を参照）を使用することを特徴とする。但し、ＳＳ７網は、ＭＴＰ層においては、ポイント・ツウ・多重ポイントの構成を持つ。ポイント・ツウ・ポイントＡＴＭ層と、ＭＴＰの持つポイント・ツウ・多重ポイントの性質との折り合いを付けるために、ＡＴＭＵが、信号法リンク層を終端し、ＭＴＰパケットを、その“ＭＴＰポイントコード”と対応する宛先への仮想経路と関連付ける。これらメッセージは、セルに組み立てられ、次に、ＡＴＭ網上に中継される。宛先において、このＭＴＰパケットが分解され、ローカルの信号法データリンク層主体を使用して、このＳＳ７パケットが（ＳＭ  ＩＷＵの場合と同様に）空間スイッチに接続されるＮＴＣバス上のＤＳＯを介して再びメッセージハンドラ／或はＰＳＵプロトコルハンドラヘと送られる。このアプローチは、ＡＴＭＵが本質的に、ＳＤＬレベルにおいて（ＰＳＵ／ＰＨの立場から見た時の）ＳＴＰの動作をエミュレートするために、ＳＴＰを削除することの５ＥＳＳスイッチ或は他のスイッチに与える影響を最小限に押える。
【０１５４】
４．４．２  ＳＭ  ＩＷ Ｕ
４．４．２．１  機能
ＳＭ  ＩＷＵの機能は、ＬＡＰＤフレームを用意された仮想経路と関連付け、次に、これらフレームをセルに変換することである。上で説明されたように、ＳＭ  ＩＷＵは、スイッチ内（イントラスイッチ）メッセージに関してＬＡＰＤ（手続き）を実行することはない。但し、スイッチ内（イントラスイッチ）メッセージのビット本位ＬＡＰＤプロトコルは、巡回冗長検査（ＣＲＣ）を介してのメッセージ保全性の検証のために処理されなければない。さらに重要なこととして、宛先ＳＭのアドレスを読むことできるように、メッセージからビット詰め込みを除去するためにもこの処理が必要とされる。ビット本位プロトコル（Ｂ０Ｐ）が処理され、“ビット詰め込み”が除去された後に初めて、宛先ＳＭアドレスを読むことができる。
【０１５５】
上の目的を達成するに、ＳＭ  ＩＷＵは、ＡＴＭＵ空間スイッチからＳＭ  ＩＷＵ上のＨＤＬＣデバイス１１２０（図１３）に伸びるＮＴＣバス上の用意された複数のタイムスロット（例えば、１２ＤＳＯ或は７６８キロビット／秒）上のＳＭ間ＬＡＤＰメッセージを受信する。ＨＤＬＣデバイスはこのＳＭ間フレームをバッファ内に格納し、ここからアドレス（及びＣＲＣ検査の結果）がＳＭＩＷＵ内部コントローラによって読み出される。コントローラは、宛先ＳＭアドレスを適当な仮想経路と関連付ける。次に、このフレームからＬＡＰＤ見出しと共に、ＣＣＩＴＴ標準Ｉ．３６３に規定されるＡＴＭアダプテーション層に従う接続本位網サービス（ＣＯＮＳ）手続きを使用してＡＴＭセルに組み立てられる。要約すると、この手続きは、以下を使用する。
【０１５６】
−メッセージの第一のセグメント（つまり、セル）、中央セグメント、及び最終セグメントを示すビット欄。
−メッセージ全体としての保全性も示すＣＲＣ。
−メッセージ内のバイトの数を示す長さ欄。
−ある与えられたメッセージを一緒に束ねるインデックス。
【０１５７】
上のリストにおいて、用語“メッセージ”は、ＬＡＰＤフレームと同義的に使用される。セルヘの組み立ては、修正された直接メモリアクセスプロセッサ、つまり、セル、ビット欄等を生成するＡＴＭアダプテーション層プロセッサ（ＡＡＬＰ）によって達成される。ＡＡＬＰの出力は、ＬＰＵ（ＦＳＲ）に接続されるが、一方、これは、ＣＬＰに接続される。現在は、一つの設備からの帯域幅で必要とされる量をはるかに超えるために、たった一つの（二重ＬＰＵに接続された）ＦＳＲのみが各ＩＷＵによってサポートされる。セルの転送準備が整うと、ＣＬＰ内のハードウェアがＩＷＵ  ＦＳＲからＬＰＵに転送する。出方向においては、（複合音声の場合と比較して）帯域幅要件が低いため、セル幅バッファは必要とされない。
【０１５８】
ＡＴＭ網からの逆の方向においては、ＣＬＰは、ＬＰＵに接続されたＦＳＲ内のＡＴＭ見出しを読み出す。このＦＳＲは、複合メモリ（ＣＷＢ）とＭＬＤの両方に対するセルを受信する。セルの到着時には、ＣＬＰは、それらセルがメッセージベースであるか、或は複合セルであるかを知らない。ＣＬＰは、（それがあたかも複合音声であるかのように）そのＡＴＭアドレスマッパ（ＡＡＭ）を使用して、そのセルがＩＷＵに送られるべきか、或はＣＷＢ（複合音声）に送られるべきかを決定する。すぐ後の説明の目的に対しては、これらセルは、メッセージベースであるものと想定され、ＩＷＵに向けられる。そうでない場合は、これらセルは、（複合セル）ＣＷ  Ｂ内にロードされるところである。ＣＬＰはこれらセルを、ＳＭ用ＩＷＵ或はＳＳ７用ＩＷＵセルバッファ１１７０（後に説明）、或はＰＳＵ間用ＩＷＵのいずれかに移動する。（このセルバッファ１１７０は、複合音声に対して使用されるＣＷＢ６２０ではない。）
【０１５９】
信号法、制御、及び他の狭帯域幅メッセージは、ＣＢＰからＳＭへのデータの流れ（図１３に示される方向と反対方向）の一例である。ＳＭ（イントラスイッチ）ＩＷＵ  ＡＡＬＰは、これらフレームをそのセルバッファからメッセージベースにて存在する待ち行列内にコピーする。複数のメッセージセグメント（セル）が同時に受信される場合があるために、これらセル内の識別がセルを完全なメッセージに分離するために使用される。組み立てを終えたら、これらメッセージが、ＮＣＴバス上のＤＳＯ内に入れて空間スイッチを通じてＡＴＭＵに送られる。
【０１６０】
ＳＭのＩＷＵは、“セルパンチング”が発生したときに、セルのパーストを受信するための充分な緩衝が存在することが必要であるためにセルバッファを持つ。これは、ＩＷＵの“ＡＴＭフロントエンド”が、短期間の間、設備速度にてセルパーストを受信できなければならないことを意味する。セルバッファ１１７０は、巡回式に編成され（ＦＩＦＯ）、ＡＴＭ見出し全体と、４８バイトのデータを保持する。この点は、ＡＴＭ見出しの格納を行なわない複合セル用のＣＷＢとは異なる。（複合セルの場合は、ＣＬＰは、複合セルに対するＡＴＭ見出しを処理し、破棄する。これは、これら見出しがフレームがＣＷＢ内にいったん入るとなんら論理的機能を持たないためである。一方、メッセージの場合は、ＡＴＭ見出しがＡＴＭセルから一つの完全なメッセージを組み立てるためにさらに処理される。）
【０１６１】
シミュレーション及び／或は現場での経験を使用してローカルセル幅バッファの最適な最小深さを決定することができる。通常は、トラヒックの量は、ＳＭ  ＩＷＵのスループットと比較してわずかである。これは、ＳＭ  ＩＷＵは、一つのＳＭに対するフレームを処理するのみであり、その発信元、ＰＳＵプロトコルハンドラ、或はメッセージハンドラが行なうように、ＬＡＰＤプロトコルを実際に終端するための処理を遂行する必要がないためである。
【０１６２】
４．４．２．２  ＳＭ  ＩＷＵの故障耐性
ＳＭ  ＩＷＵは、ＡＴＭＵ内にたった一つ（及びこの複製）が必要とされるのみであるために、単純な二重化ベースにて予備が確保される。これは、ＭＨから他のＳＭとＡＭに伸びるＳＭ間チャネルが二つの存在するのみであるためである。
【０１６３】
ＳＭ間信号法チャネルに対して要求される帯域幅は小さいために、この信号法チャネルを運ぶＮＣＴリンクは、単一のＩＷＵによって処理することができる。ＡＴＭＵ ＣＣがどのＳＭ  ＩＷＵがアクティブであるかを決定する。ＭＬＤ  ＮＣＴバスのファンアウトメカニズムが空間スイッチからのＮＣＴバス間のクロス結合を生成し、このために、空間スイッチのどちらのサイドがアクティブであるかに無関係に、いずれのＳＭ  ＩＷＵもアクティブにできる。
【０１６４】
故障は、空間スイッチからのＮＣＴバス上のパリティ検査によって、並びに、プロセッサ及びコントローラによって通常使用される内部エラー検査メカニズム、例えば、メモリ上のパリティ検査及び衛生タイマによって検出することができる。
【０１６５】
別個のタイプの故障耐性機能がメッセージの搬送障害と関連して使用される。二つのタイプ、つまり、ＡＴＭの障害と、メッセージハンドラＤＳＯチャネルの障害が存在する。障害は、過剰なセル或はメッセージのエラー率を意味する。ＳＭ  ＩＷＵは、メッセージエラー状態、例えば、ＭＨ／ＰＳＵからの退廃したフレーム、或はＡＴＭ網からの退廃したメッセージを、これらがあるしきい値を超えたときにＡＴＭＵ  ＣＣに知らせる。メッセージエラー状態は、ＡＴＭ見出し、ＣＲＣ−４、或は、ＰＳＵ  ＰＨ或はＭＨからのＬＡＰＤフレーム内のＣＲＣ検査ビット内に、或はメッセージ内のＣＲＣ内に、これがＡＴＭ接続本位網サービス（ＣＯＮＳ）内を搬送されたときに検出される。ＡＴＭのエラー率が高い場合は、ＡＴＭＵ  ＣＣは、そのＳＭ  ＩＷＵを予備のＬＰＵ（つまり、設備保護スイッチ）にスイッチするか、或は、ＳＭ  ＩＷＵとＬＰＵ（そのＳＭ  ＩＷＵを含む）との間のハードウェアを診断するための措置を講ずる。後者のケースにおいては、ＭＬＤと空間スイッチとの間の結合に依存して、ＡＴＭＵの一つのサイドスイッチ、或はＳＭ  ＩＷＵのいずれかが正常である可能性がある。
【０１６６】
４．４．２．３  ＳＭ用ＩＷＵの制御
ＡＴＭＵ  ＣＣは、ＳＭ  ＩＷＵとの交信を、ＡＴＭＵ ＣＣからＡＴＭＵの複数のユニットに接続された制御出力バスを介して行なう。動作において、ＡＴＭＵ ＣＣは、このバスを介して、仮想経路の宛先アドレスを準備し、一方、空間スイッチを通ってＩＷＵに伸びるＤＳＯを準備する。ＡＴＭＵ  ＣＣは、これをＳＭＰの指令を受けて行なう。ＣＬＰ内においては、ＡＡＭに、それらメッセージを運ぶ仮想経路をロードするという準備も行なわれる。この準備が完了すると、ＳＭ間メッセージ／ＡＭスイッチ内（イントラスイッチ）メッセージを、ＳＭＰ／ＭＨの一存で、ＡＴＭＵ  ＣＣの介入なしに、任意のＳＭ間宛先／ＡＭスイッチ内（イントラスイ  ッチ）宛先に送ることができる。
【０１６７】
４．４．３  ＳＳ７  ＩＷＵ
４．４．３．１  機能
ＳＳ７  ＩＷＵは、ＳＭ  ＩＷＵに類似し、ＭＬＤ内のＳＭ  ＩＷＵに対して並列の位置を占拠する。従って、このセクションにおいては、ＳＭ ＩＷＵとＳＳ７  ＩＷＵとの間の差異に強調が置かれる。ＳＭ  ＩＷＵとＳＳ７  ＩＷＵとの間の主な差異は、以下の通りである。
【０１６８】
−ＳＳ７  ＩＷＵは、ＳＳ７リンクプロトコルを終端するが、一方、ＳＭ  ＩＷＵは、ＳＭ宛先アドレスが読み出せるようにビットレベルのＬＡＰＤのみを処理する。
−ＳＳ７  ＩＷＵでは、設備の量を変えることができ、上に述べたように、存在してもしなくても良い。さらに、ＳＳ７  ＩＷＵでは、サポートされるべき信号法データリンクの数を変えることができ、例えば、５ＥＳＳスイッチのグローバルＳＭを一つのＡＴＭＶ上にサポートすることができる。
【０１６９】
ＡＴＭとプロトコルに関するセクションにおいて述べた通り、ＳＳ７  ＩＷＵは、空間スイッチとＭＬＤと間のＮＣＴバス上をＰＳＵプロトコルハンドラ或はメッセージハンドラから受信されるＳＳリンク（ＳＤＬ、レベル２）プロトコルを終端する。ＳＳ７  ＩＷＵは、すると、一つの仮想経路をＭＴＰ  ポイントコードと関連付け、パケットをセルに組み立て、これらをＡＴＭ網に送出する。宛先スイッチの所で、ＣＬＰは、これらセルをＳＳ７  ＩＷＵにルートするが、すると、このＳＳ７  ＩＷＵは、これらセルを元のパケットに組み立て、これらをＳＳ７信号法データリンクフレーム内に挿入し、これらを空間スイッチに伸びるＮＣＴバス上にＰＳＵプロトコルハンドラ或はメッセージハンドラに向けて送るために送出する。ＡＴＭ網は、ＭＴＰパケットに対しては、ＳＭ  ＩＷＵによって処理されるスイッチ内（イントラスイッチ）メッセージの場合と同様に、単に搬送メカニズムとして機能する。
【０１７０】
ＳＳ７  ＩＷＵとＳＭ  ＩＷＵの設計は、ほぼ同一である。ＩＷＵのＮＴＣバス側は、両方ともＨＤＬＣをベースとし、ビット本位プロトコル（Ｂ０Ｐ）を処理するコントローラは、ＳＳ７  ＳＤＬプロトコルも処理することができる。ＡＴ＆Ｔは、３２チャネルに対してこの機能を遂行するコントローラセット（２つのデバイス、つまり、ＡＴＴ７１１５とＡＴＴ７１３０）を製造するが、ここでは、全てのチャネルがＳＳ７  ＳＤＬに対して完全に使用される。ＡＴＭのフロントエンドと、ＣＬＰとの対話も、類似し、ここでは繰り返して説明されない。主に、ＭＴＰポイントコードが仮想アドレスの関連付けの目的にＳＭ宛先の代わりに使用される。
【０１７１】
一つの代替のアーキテクチュアにおいては、ＳＳ７とＳＭ  ＩＷＵが、同一のＩＷＵ上に位置される。スループットは問題でなく、一つのハードウェアカード上にサポートされるべきＤＳＯの数のみが問題である。５１２タイムスロットのＮＣＴバスサイズ、及び二倍サイズのカードの使用を想定した場合、３２タイムスロット以上を一つのカードにてサポートすることができ、これは、単一ＩＷＵの使用をコスト面で魅力的なものにする。
【０１７２】
４．４．３．２  故障耐性
ＳＳ７  ＩＷＵは、ＳＷ  ＩＷＵとは異なる故障耐性を持つ。一つのＡＴＭＵ内に可変数のＳＳ７  ＩＷＵが使用されるために、ＭＬＤ内のＳＳ７  ＩＷＵの冗長度は、ＳＭ  ＩＷＵ内の１＋１に対して、Ｎ＋１である。代替の構成においては、冗長度は、Ｎ＋２とされる。
【０１７３】
４．４．３．３．  制御
ＳＳ７  ＩＷＵは、ＳＭ  ＩＷＵと類似する制御問題を持つ。ＳＭＰは、以下を提供する。
−メッセージハンドラ或はＰＳＵプロトコルハンドラからの空間スイッチを通じてＳＳ７  ＩＷＵに至るタイムスロット。
−ＳＳ７  ＩＷＵ内のポイントコードを仮想経路と関係付けるマップ。
−ＣＬＰ内の仮想経路。
【０１７４】
４．４．４  ＰＳＵ間ＩＷＵ
ＰＳＵ間ＩＷＵは、本質的には、ＳＭ間ＩＷＵと類似する動作を行なう。但し、これは、ＰＳＵ５１９によって供給されるパケットを交換し、これらパケットは、本質的には、ユーザから発信されユーザに終端する。ＩＷＵは、使用されているユーザレベルのプロトコルに対しては透明である。
【０１７５】
４．５  ＡＴＭＵコントロール
４．５．１  機能
ＮＣＴリンクはＡＴＭＵをＳＭに接続する。従って、デジタルトランクユニット（ＤＴＵ）或はＳＯＮＥＴインターフェースユニット（ＳＩＵ）内で使用されるのと同一タイプのコントローラがＡＴＭＵ内で使用される。
ＡＴＭＵ  ＣＣが、ＡＴＭＵハードウェアを動作及び維持する方法については全て上で説明されており、ここでは、繰り返さない。
【０１７６】
４．５．１．１  故障耐性
ＡＴＭＵ  ＣＣは、１＋１の予備を持ち、ＡＴＭＵの残りの部分からは別個の故障グループに属する。ＡＴＭＵ  ＣＣは、ＳＩＵ／ＤＴＵコントローラの修正されたバージョンであり、コントローラの故障耐性の面でのこれ以上の説明は必要でない。
【０１７７】
４．５．１．２  コントロール
５ＥＳＳスイッチ内においては、プロトコルハンドラ（メッセージハンドラ（ＭＨ））が、ＳＭＰとＴＳＩとの間をインターフェースし、制御と信号法メッセージをＴＳＩとＡＴＭＵのＭＬＤとの間で伝送するために使用される。５ＥＳＳスイッチ内のメッセージハンドラは、ＡＴＭＵ  ＣＣと通信するために使用される。この通信は、これらリンク上に到達するタイムスロットを介して行なわれ、これらタイムスロットは、最終的にはＳＭＰから発信されるＬＡＰＤベースのメッセージを運ぶ。ＡＴＭＵは、ＬＡＰＤを処理し、コマンドを実行する。幾つかの専用機能、例えば、プロセッサリセット機能が、ＡＴＭＵ  ＣＣ衛生がいずれかのサイドで完全に失われた場合に、制御メッセージをＡＴＭＵ  ＣＣに伝送するための専用のＮＣＴリンクタイムスロット内に入れられる。事前に指定された制御チャネル内の専用のビットがＮＣＴリンク上にこれら機能を実現するために予約される。
前述のように、ＡＴＭＵはＣＢＰ内に配置することもできるが、この場合はＡＴＭＵ  ＣＣは、ＣＢＰのコントローラによって制御される。
【０１７８】
４．６  ＣＢＲプロセッサ介入（ＣＰＩ）
次に、ＡＭＭが非衛生なＳＭＰをリセットするために使用するＳＭＰ介入機能について述べる。現５ＥＳＳスイッチにおいては、ＡＭがメッセージスイッチのハードウェアを制御して、ビットをＮＣＴリンクの制御タイムスロット（ＣＴＳ）に供給する。本設計の目標はメッセージスイッチを除去することにあるために、この機能は、ＣＢＰとＡＴＭＵのある組合わせによってエミュレートされなければならない。この機能は、以下のようにして実現される。
【０１７９】
−ＡＭからＡＴＭＵへの専用の仮想経格が多重バイトパターン化されたデータを持つセルを運ぶ。これらセルは、ＡＭによってＡＰＨ１２４０がＣＰＩを遂行することを介して、ＡＴＭＵに反復的に送られる。ＡＴＭUハードウェア（設備シフトレジスタ）は、この状態を検出する能力を持ち、空間スイッチにバードワイア結合される。空間スイッチはこれを検出すると、ＳＭをリセットするためのＣＴＳ  ＣＰＩビットパターンを生成する。この多重バイトパターン化されたデータは、セル内で生成される確率が本質的にゼロであり、特定のＳＭをリセットするとき以外は決して送られることがない。ＣＢＰには、これら仮想経路が、ＡＭと個々のＳＭとの間に提供される。
【０１８０】
５．  ＡＭとＣＢＰの動作管理保守準備（ＯＡＭＰ）のためのプラットホーム
ＡＭは、５ＥＳＳスイッチ全体とＣＢＰ（ＡＴＭＵを含む）の動作管理保守準備（ＯＡＭＰ）の要求をサポートする機能を持つ。これらには、ＣＢＰのダウンロードと制御、クラフトグラフィック表示、ＡＴＭを介してのＳＭとの通信が含まれる。図１４には、ＡＭ／ＣＢＰシステムのアーキテクチャが示されるが、これらは以下の要素から構成される。
−直接に接続された端子を含むＡＴＭ管理モジュール（ＡＭＭ）。
【０１８１】
これは、現存の５ＥＳＳスイッチのＡＭの延長である付属の故障耐性プロセッサであり、新たなＣＢＰとＡＴＭＵ機能に対する追加の処理スループットを提供する機能を持つ。
−ＡＭＭを、グラフィックユニットインターフェース（ＧＵＩ）、ＡＴＭパケットハンドラ（ＡＰＨ）、及びＣＢＰと相互接続するイサーネットバス。
【０１８２】
−ディスク、テープ、及びＣＤ  ＲＯＭオンライン文書処理のための小型コンピュータシステム用のインターフェース（ＳＣＳＩ、産業基準）周辺装置。これらは、現存するＡＭ不揮発性周辺装置を増強する。
【０１８３】
−現存の５ＥＳＳスイッチ設備、ＣＢＰ、及びＡＴＭＩをサポートするＧＵＩワークステーション端末。
−ＡＴＭパケットハンドラ。これは、ＡＭ／ＡＭＭに、ＡＴＭを介して、ＳＯＮＥＴを通じてＳＭと通信する能力を提供する。ＳＭはＡＰＨのＡＴＭを、それらのＡＴＭＵ  ＭＬＤ内に終端する。ＡＭと通信するためには、ＡＭ／ＡＭＭは、メッセージをイサーネットを介してＡＰＨに送るが、ＡＰＨは、メッセージをセルに変換し、これをＳＯＮＥＴを通じてＣＢＰに送る機能を遂行する。
ＧＵＩと不揮発性メモリは、その制御がＡＭＭソフトウェア内に駐在する市販の要素である。ＡＭＭとＡＰＨ要素の設計については以下のセクションで説明される。
【０１８４】
５．１  ＡＴＭ管理モジュール
ＡＭＭは、ＡＭの高い容量を持つ処理要素であり、以下から構成される。
−プロセッサ：ＡＭＭ。これらプロセッサは、Ｎ＋Ｋの冗長度を持ち、ＩＥＥＥ８９６標準であるＦｕｔｕｒｅ  Ｂｕｓ（＋）によって接続される。これらプロセッサモジュール内には、自動ハードウェア及びソフトウェア検出と、再始動機能が組み込まれている。AMM自身は、管理モジュール（ＡＭ）によってサポートされるが、このＡＭは、ＡＭＭプロセッサに対する高信頼度環境を生成するために使用される。
【０１８５】
−メモリモジュール：これらＮ＋Ｋ個のプロセッサは、静的及びチェックポイント用のデータを格納するために使用される。自動ハードウェアエラー検出機能がこれらメモリモジュール内に組み込まれる。これらメモリモジュールは、冗長構成を持ち、データが二つのメモリモジュール内に格納されるが、アクティブなモジュールのみが読み出しアクセスに応答する。これらメモリモジュールは、Ｆｕｔｕｒｅ  Ｂｕｓ（＋）を介してプロセッサに接続される。
【０１８６】
−ＳＣＳＩ周辺インターフェース：ＡＭ／ＣＢＰプラット内には二つのＳＣＳＩコントローラが存在する。鏡像のように二重にされたディスクに加えて、ＡＭＭをロードするためのカートリッジテープドライブが存在し、ＣＤ  ＲＯＭがオプションとしてオンライン文書を格納するために装備される。
【０１８７】
−エサーネットトランシーバ：ＣＢＰとＧＵＩワークステーションが二重にされたイサーネットインターフェースを通じてＡＭＭに接続される。
−専用のＡＭＭ端末：両方の端末コントローラ或はイサーネットトランシーバが故障した時にコアにアクセスするために、プロセッサ複合体に直接に接続される。この端末は、ＧＵＩを持たず、ＭＭＬコマンドに対してのみ使用される。
【０１８８】
５．２  ＡＰＨ
ＡＰＨはＡＴＭＵ  ＭＬＤから修正されたＡＷＵである。これは図１４に示される。速度適応兼ＢＯＰコントローラが排除され、イサーネットコントローラとトランシーバによって置換される。イサーネットコントローラは、メッセージをバッファ内に入れる。このプロセッサは、適当なＡＴＭ見出し（仮想回路）を決定する。ＡＡＬＰは、メッセージをセルに変換する機能を遂行する。ＭＬＤ  ＩＷＵとは異なり、セルバッファは、直接にＬＰＵに接続されるが、ＬＰＵは、セグメントがたまると直ちにビットをＳＯＮＥＴ媒体に送る。セルのＬＰＵへの伝送をゲートするＣＬＰは存在しない。
【０１８９】
６．結論
上の説明は本発明の単に一つの好ましい実施例を示すにすぎないことを理解されたい。当業者においては本発明の範囲から逸脱することなく様々な他の構成を考案できるものである。従って、本発明は、請求の範蹄によってのみ限定されるものである。
【０１９０】
付録Ａ
頭文字と略字、
ＡＬＬ                ＡＴＭアダプテーション層
ＡＡＬＰ              ＡＴＭアダプテーション層プロセッサ
ＡＡＭ                ＡＴＭアドレスマッパ
ＡＭ                  管理モジュール
ＡＭＭ                ＡＴＭ管理モジュール
ＡＰＨ                ＡＴＭパケットハンドラ
ＡＴＭ                非同期転送モード
ＡＴＭＵ              ＡＴＭインターフェースユニット
ＡＴＭＵ  ＣＣ        ＡＴＭＵ中央コントローラ
ＢＯＰ                ビット本位プロトコル
ＣＢＰ                共通広帯域プラットホーム
ＣＢＲ                定ビット速度（トラヒック）
ＣＣＩＴＴ            国際電話電信標準に閑する諮問委員会
ＣＤ  ＲＯＭ          コンパクトディスク読出し専用メモリ
ＣＬＰ                セルリストプロセッサ
ＣＯＮＳ              接続本位網サービス
ＣＰＩ                ＣＢＰプロセッサ介入（機能）
ＣＲＣ                巡回冗長検査
ＣＴＳ                制御タイムスロット
ＣＷＢ                セル幅バッファ
ＤＡＣＳ              デジタルアクセス交差接続システム
ＤＣＣ                デジタル通信チャネル
ＤＳＯ                ６４キロビット／秒ＰＣＭ単一チャネル信号
ＤＳ１                ２４のＤＳＯ信号から構成される信号
ＤＴＵ                デジタルトランクユニット
ＥＯＣ                埋込み動作チャネル
ＦＳＲ                設備シフトレジスタ
ＧＳＭ                グローバルＳＭ
ＧＵＩ                グラフィックユーザインターフェース
ＨＤＣＬ              高レベルデータリンクコントローラ
ＩＳＤＮ              統合サービスデジタル網
ＩＷＵ                インタワーキング（網間）ユニット
ＬＡＰＢ              リンクアクセス手続き（タイプ）Ｂ
ＬＡＰＤ              リンクアクセス手続き（タイプ）Ｄ
ＬＰＵ                ライン処理ユニット
ＭＣＴＳＩ            モジュールコントローラタイムスロットインタチェンジ
ＭＬＤ                メッセージ層デバイス
ＭＭＬ                マンマシン言語
ＭＴＰ                メッセージ転送部分
ＮＣＴ                網制御兼タイミング（リンク）
ＮＬＩ                ＮＣＴリンクインターフェース
ＮＮＩ                網ノードインターフェース
ＯＡＭ                動作管理保守
ＯＡＭＰ              動作管理保守準備
ＰＣＴ                周辺装置の制御兼タイミグ（リンク）
ＰＨ                  プロトコルハンドラ
ＰＳＵ                パケット交換ユニット
ＰＶＣ                永久仮想回路
ＳＣＣＰ              信号法制御兼接続部分
ＳＣＳＩ              小型コンピュータシステムのインターフェース（産業標準）
ＳＤＨ                同期デジタル階層
ＳＤＬ                信号法データリンク（ＳＳ７）
ＳＩＵ  ＳＯＮＥＴ    インターフェースユニット或はＳＭインターフェースユニット
ＳＭ                  交換モジュール
ＳＭＤＳ              交換式メガビットデータスイッチ
ＳＭＰ                交換モジュールプロセッサ
ＳＯＮＥＴ            同期光網
ＳＲ                  シフトレジスタ
ＳＳ７                信号法システム（番号）７
ＳＴＭ                同期時分割多重
ＳＴＰ                信号転送ポイント
ＳＴＳ                同期時間信号
ＴＳＡ                タイムスロット割り当て
ＴＳＩ                タイムスロットインタチェンジ
ＶＢＲ                可変ビット速度（トラヒック）
ＶＣ                  仮想回路
【図面の簡単な説明】
【０１９１】
【図１】相互接続されたアクセス交換網の網を示すブロック図である。
【図２】このような網のアクセススイッチヘの接続を図解する図である。
【図３】ＡＴＭAセルの1つの１２５μｓフレームを図解するが（略語集が詳細の説明の最後に示される）、ここでは、音声チャネルを運ぶ定ビット速度（ＣＢＲ）セルが各１２５μｓ毎に送信される図である。
【図４】一つのＣＢＲセルと一つの可変ビット速度（ＶＢＲ）セルを含むＡＴＭセグメントを図解する。
【図５】双方向トラヒツタを運ぶためのＣＢＲセルを図解しする。
【図６】図１の同期光網（ＳＯＮＥＴ）／ＡＴＭ信号伝送網を図解する。
【図７】図１のアクセススイッチのブロック図を図解する。
【図８】ＰＣＭ信号とＡＴＭ信号とをインターフェースするための非同期転送モードインターフェースユニット（ＡＴＭＵ）のブロック図を示す図である。
【図９】ＡＴＭＵの様々なブロックを図解する。
【図１０】ＡＴＭＵの様々なブロックを図解する。
【図１１】ＡＴＭＵの様々なブロックを図解する。
【図１２】ＡＴＭＵの様々なブロックを図解する。
【図１３】ＡＴＭＵの様々なブロックを図解する。
【図１４】ＡＴＭセルを交換するための共通広帯域プラットホーム（ＣＢＰ）ユニットの制御複合体を図解しする。
【図１５】通信のために一つのチャネルを選択するプロセス、永久仮想回路をアクティブにするプロセス、及び不完全にロードされた永久仮想回路のトラヒックを結合するプロセスを図解する流れ図である。
【図１６】通信のために一つのチャネルを選択するプロセス、永久仮想回路をアクティブにするプロセス、及び不完全にロードされた永久仮想回路のトラヒックを結合するプロセスを図解する流れ図である。
【図１７】通信のために一つのチャネルを選択するプロセス、永久仮想回路をアクティブにするプロセス、及び不完全にロードされた永久仮想回路のトラヒックを結合するプロセスを図解する流れ図である。
【図１】
2004274790.tif 000003
【図２】
2004274790.tif 000004
【図３】
2004274790.tif 000005
【図４】
2004274790.tif 000006
【図５】
2004274790.tif 000007
【図６】
2004274790.tif 000008
【図７】
2004274790.tif 000009
【図８】
2004274790.tif 000010
【図９】
2004274790.tif 000011
【図１０】
2004274790.tif 000012
【図１１】
2004274790.tif 000013
【図１２】
2004274790.tif 000014
【図１３】
2004274790.tif 000015
【図１４】
2004274790.tif 000016
【図１５】
2004274790.tif 000017
【図１６】
2004274790.tif 000018
【図１７】
2004274790.tif 000019