(57)【要約】【課題】本発明は、生産の容易性，実装性の向上，特性の向上の少なくとも一つが実現可能な電子部品の製造方法を提供することを目的とする。【解決手段】基台１にインダクタンス，抵抗，キャパシタの少なくとも一つの機能を有する素子部３を形成し、基台１の少なくとも側面上にレジスト膜４等のマスキングを形成し、マスキングされていない所定の部分に粉体塗装を用い、保護材５を形成し、その後マスキングを除去した。【選択図】　図１３
2004079782.tif 000002
【特許請求の範囲】
【請求項１】
基台にインダクタンス，抵抗，キャパシタの少なくとも一つの機能を有する素子部を形成し、前記基台の表面上に粉体塗料を塗装し、絶縁皮膜を形成する工法において、前記基台の表面上で絶縁被膜が不要な部分に予めマスキングを施し、前記基台の表面上に粉体塗料を塗装し、その後、マスキングを除去したことを特徴とする電子部品の製造方法。
【請求項２】
マスキングを除去した後に素子部と電気的に接続した端子電極を設けたことを特徴とする請求項１記載の電子部品の製造方法。
【請求項３】
素子部を形成する際に基台表面上に形成膜を形成した後にトリミングにて溝を設けたり、或いはパターン形成にて構成したことを特徴とする請求項１記載の電子部品の製造方法。
【請求項４】
粉体塗料を帯電させ、静電力により粉体塗料を塗装したことを特徴とする請求項１記載の電子部品の製造方法。
【請求項５】
粉体塗料の平均粒径を５〜２０μｍとしたことを特徴とする請求項１記載の電子部品の製造方法。
【請求項６】
基台表面上に感光性樹脂を塗装し、露光、現像して不要部分を取り除き、マスキングを設けることを特徴とする請求項１記載の電子部品の製造方法。
【請求項７】
基台表面上で絶縁被膜が不要な部分に、予め覆いをかぶせることによりマスキングを設けることを特徴とする請求項１記載の電子部品の製造方法。
【請求項８】
基台表面上で絶縁被膜が不要な部分に、帯電させた粉体塗料と同極性の電界を設けることを特徴とする請求項１記載の電子部品の製造方法。
【請求項９】
基台表面上で絶縁被膜が不要な部分に、気体を吹きかけることを特徴とする請求項１記載の電子部品の製造方法。
【請求項１０】
柱状の基台の少なくとも全側面に連続した形成膜を形成し、前記基台の側面上に形成された形成膜にトリミングやパターニングにて素子部を形成し、前記基台表面上で絶縁被膜が不要な部分にマスキングを設け、表出した素子部上に粉体塗装により保護材を形成し、前記マスキングを除去したことを特徴とする電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、移動体通信などの電子機器に用いられ、特に高周波回路等に好適に用いられる電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
チップ型の電子部品として、積層型電子部品や、基台等の表面に導電膜等をメッキで形成し、その導電膜などに加工を施して素子部を形成し、その素子部を覆うように保護材を設ける電子部品等が挙げられる。
【０００３】
特に後者の場合、保護材を設ける場合には絶縁性ペーストなどを塗布して形成されている。比較的サイズの大きな電子部品の場合、上述の通り、ペーストを塗布する方法で保護材を形成しても、あまり問題はなかったが、近年１００５サイズ，０６０３サイズの電子部品が登場してきており、将来では０４０２サイズの電子部品などが考えられている。
【０００４】
この様に電子部品の小型化に伴って、上述の通りペーストなどで保護材を形成すると、保護材が丸く形成され、素子立ち現象などが顕著に発生するという問題点が生じてきており、しかも塗布精度が悪いために、電子部品の両端に形成される端子電極の形状にバラツキが生じ、電子部品の特性に悪影響を与えている。
【０００５】
そこで、特開平１１−３８２０号公報等に示されている通り、保護材を電着法を用いて形成することなどが提案されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、前述の後方の様に、単に電子部品の保護材を電着膜で形成すると、電着膜は素子のあらゆる部分に付着してしまうので、端子電極を形成する際に、素子の両端部に付着した電着膜を取り除いたりしなければならず、非常に手間を要しており、生産性が向上しなかった。また、電着膜を取り除く際に、基台上に設けられた導電膜などに損傷を与え、特性の劣化が生じたり、その結果として特性にバラツキを生じることがあった。更に、上述の先行例に記載されているように、素子の両端部を治具などで覆い、電着膜が素子の両端に付着しないような工程を採用しても、素子と治具との隙間から電着液が進入し素子両端部に電着膜が付着してしまい、素子の両端に端子電極を形成しにくい等の問題点があった。
【０００７】
更に、保護材をペースト塗布で形成したり電着膜で形成する場合に、保護材の端部には凹凸が形成され、端子電極の素子中心側端部が凹凸形状となり、実装性や特性に影響を与えていた。
【０００８】
本発明は、上記従来の課題を解決するもので、生産の容易性，実装性の向上，特性の向上の少なくとも一つが実現可能な電子部品の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、基台にインダクタンス，抵抗，キャパシタの少なくとも一つの機能を有する素子部を形成し、基台の少なくとも側面上の絶縁被膜が不要な部分に予めマスキングを施し、前記基台の表面上に粉体塗料を塗装し、その後、マスキングを除去した。
【００１０】
【発明の実施の形態】
請求項１記載の発明は、基台にインダクタンス，抵抗，キャパシタの少なくとも一つの機能を有する素子部を形成し、前記基台の表面上に粉体塗料を塗装し、絶縁皮膜を形成する工法において、前記基台の表面上で絶縁被膜が不要な部分に予めマスキングを施し、前記基台の表面上に粉体塗料を塗装し、その後、マスキングを除去したことを特徴とする電子部品の製造方法としたもので、マスキングを施したのちに保護材を形成することで、保護材の特に端部を精度良く形成できるので、端子部となる部分の寸法精度を向上させることができ、端子部のサイズの違いによる素子立ち現象などを防止でき、実装性を高めることができ、保護材が必要部分に付着することを防止できるので、作業性が良く生産性が向上する。
【００１１】
請求項２記載の発明は、マスキングを除去した後に素子部と電気的に接続した端子電極を設けたことを特徴とする請求項１記載の電子部品の製造方法とすることで、回路基板などとの接合性を良好に行うことができる。
【００１２】
請求項３記載の発明は、素子部を形成する際に基台表面上に形成膜を形成した後にトリミングにて溝を設けたり、或いはパターン形成にて構成したことを特徴とする請求項１記載の電子部品の製造方法とすることで、容易に素子部を形成することができる。
【００１３】
請求項４記載の発明は、粉体塗料を帯電させ、静電力により粉体塗料を塗装した請求項１記載の電子部品の製造方法とすることで、薄くしかも基台の形状に沿って保護膜を作製できるので、精度良い保護膜を容易に形成でき、しかも一度に大量の処理を行うことができる。
【００１４】
請求項５記載の発明は、粉体塗料の平均粒径を５〜２０μｍとした請求項１記載の電子部品の製造方法とすることで、薄く均一な厚みに保護膜を作製できるので、精度良い保護膜を容易に形成でき、しかも一度に大量の処理を行うことができる。
【００１５】
請求項６記載の発明は、基台表面上に感光性樹脂を塗装し、露光、現像して不要部分を取り除き、マスキングを設けることを特徴とする請求項１記載の電子部品の製造方法とすることで、不要部分に紫外線などの電磁波を照射して現像するだけでパターニングできるので、非常に精度良くパターニングでき、しかも生産性が飛躍的に向上する。
【００１６】
請求項７記載の発明は、基台表面上で絶縁被膜が不要な部分に、予め覆いをかぶせることによりマスキングを設けることを特徴とする請求項１記載の電子部品の製造方法とすることで、薄く均一に保護材を形成でき、しかも一括して大量の処理を行うことができ、しかも熱処理温度を調整することで、程度の硬度を有する保護材を容易に形成できる。
【００１７】
請求項８記載の発明は、基台表面上で絶縁被膜が不要な部分に、帯電させた粉体塗料と同極性の電界を設けることを特徴とする請求項１記載の電子部品の製造方法とすることで、同極性の電界により、帯電させた粉体塗料が、基台表面上の所定の部位にのみ付着し、保護材を容易に形成できる。
【００１８】
請求項９記載の発明は、基台表面上で絶縁被膜が不要な部分に、気体を吹きかけることを特徴とする請求項１記載の電子部品の製造方法とすることで、気体を吹きかけることにより、帯電させた粉体塗料が、基台表面上の所定の部位にのみ付着し、保護材を容易に形成できる。
【００１９】
請求項１０記載の発明は、柱状の基台の少なくとも全側面に連続した形成膜を形成し、前記基台の側面上に形成された形成膜にトリミングやパターニングにて素子部を形成し、前記基台表面上で絶縁被膜が不要な部分にマスキングを設け、表出した素子部上に粉体塗装により保護材を形成し、前記マスキングを除去したことを特徴とする電子部品の製造方法とすることで、基台表面上で絶縁被膜が不要な部分にマスキングを設けすることで、保護材の特に端部を精度良く形成できるので、端子部となる部分の寸法精度を向上させることができ、端子部のサイズの違いによる素子立ち現象などを防止でき、実装性を高めることができ、保護材が必要部分に付着することを防止できるので、作業性が良く生産性が向上する。しかも柱状（好ましくは略四角柱状）の基台として、基台の側面全周に渡って素子部を形成できるので、あらゆる素子部の形態を取ることが可能となり、幅広い電子部品に対応できる。
【００２０】
以下、本発明における電子部品及び製造方法の実施の形態について具体的に説明する。
【００２１】
なお、本実施の形態で示す電子部品とは、基台表面に素子部を形成するチップインダクタ，チップ抵抗器，チップコンデンサ，チップアンテナ，チップ電流ヒューズ等を表している。
【００２２】
先ず、図１，図２に示すように柱状の基台１を粉体成型，押し出し法等を用いて形成する。基台１はアルミナ等のセラミック材料或いは樹脂材料などの絶縁材料やフェライトなどの磁性材料などで構成されている。基台１の形状としては板状体，柱状体が好適に用いられ、具体的には、図示している四角柱状体，五角柱状体等の多角柱状体や円柱状体等が用いられる。実装性などを考慮すると、基台１の形状は多角柱状体であることが好ましく、特に好ましいのは構成が簡単な図示している四角柱状体である。
【００２３】
また、基台１の形状として多角柱状体を用いた場合には、角部に面取りを施すことが好ましい。面取りを施すことで、基台１上に形成する導電膜などが角部で薄くなったりすることを防止でき、特性劣化を抑制できる。少なくとも基台１の側面間で構成される角部１ａにおいて、面取りを施すことが好ましい。なぜならこの基台１の側面の一部或いは全周に渡って、インダクタンス，抵抗，キャパシタの少なくとも一つの特性を有する素子部を形成するからである。
【００２４】
次に、図３，図４に示すように、基台１の全表面に形成膜２を設ける。形成膜２としては、導電膜や抵抗膜で構成される。例えば、電子部品としてチップインダクタやチップコンデンサの場合には、形成膜２は導電膜で構成され、チップ抵抗器の場合には抵抗膜や薄い導電膜で構成される。更に、電子部品としてチップアンテナの場合には、形成膜２は導電膜で構成される。更に、電子部品としてチップ電流ヒューズの場合には抵抗膜や薄い導電膜で形成膜２は構成される。
【００２５】
形成膜２の具体的材料としては、金，銀，銅，炭素，Ｎｉ−Ｃｒ，酸化ルテニウム，ニッケル等の導電材料や抵抗材料が挙げられる。なお、当然のことながら前述の材料単体や前述の材料と他の元素との合金なども好適に用いられる。
【００２６】
形成膜２の製法としては、無電界メッキ法，電界鍍金法，蒸着法，スパッタリング法，ペーストを塗布し基台１に焼き付ける方法，印刷法などがある。
【００２７】
なお、本実施の形態では、形成膜２を基台１の全面に設けたが、電子部品の種類などによっては、基台１の側面の全周にのみ設けたり、或いは側面の一部にのみ設ける構成であればよい。すなわち、少なくとも側面の一部に形成膜２は上述の材料及び製法で構成されている。
【００２８】
次に、図５，図６に示すように、基台１の両端を避けて素子部３を形成する。
これは、一般的に基台の両端部は端子部として用いるためであるが、端子部を基台１の中央部，一方の端部等に一つ或いは３つ以上形成する場合には、その端子部となる領域以外の部分にこの素子部３を形成する。
【００２９】
素子部３の構成は電子部品の種類等によって異なるので、種類別によって、具体的に説明する。
【００３０】
まず、電子部品がチップインダクタの場合には、前述の形成膜２は銅などの導電膜で形成され、しかも形成膜２は、少なくとも基台１の側面全周に渡って形成される。レーザー加工や砥石加工などのトリミングにて、形成膜２或いは形成膜２と基台１の表面部に溝を形成する。これは、図５，図６に示している。溝は基台１の側面全周に渡ってヘリカル状に形成され、その結果ヘリカル状に形成膜２が残ることになる。このヘリカル状の形成膜２の軸心は基台１の端面１ｂに対して交差するように形成される。溝の幅，巻回密度等を調整することで、インダクタンス値の調整を行うことができる。なお、チップアンテナも同様の構成で実現でき、チップ抵抗器も形成膜を抵抗膜に代えれば上述の構成で実現可能である。
なお、本実施の形態では、予め形成膜２を基台１上に設ける。
【００３１】
また、チップコンデンサの場合には、上述のトリミングによって、形成膜２を複数に分割する溝を設けて素子部３を形成する。
【００３２】
更にチップ電流ヒューズの場合には、上述のトリミングによって、溝を周回状に設け、しかも溝の先端部間で形成膜２に狭幅部（溶断部）を設けて素子部３を形成する。
【００３３】
また、一つの基台１上にヘリカル状の溝を形成するとともに、周回状に溝を形成することで、コイルとコンデンサを一体化したＬＣ複合電子部品やＬＲ複合電子部品などの複合電子部品も構成することができる。
【００３４】
なお、本実施の形態では、いずれの電子部品の場合にも、形成膜２にトリミングを施し溝を形成して素子部３を形成したが、予めパターン形成で、トリミング等を用いずにヘリカル状の導電膜を形成してチップインダクタやチップアンテナを形成したり、ヘリカル状の抵抗膜を形成してチップ抵抗器を形成しても良い。
【００３５】
塗装にもちいる保護材は、粉体塗料が良く、塗装時には、粉体塗料を帯電させ、静電気の吸引力を利用して素子表面に塗装するのが良い。
【００３６】
粉体塗料はエポキシ系樹脂、ポリエステル系樹脂、アクリル系樹脂、ポリ塩化ビニール系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂等の樹脂をベースに、着色を目的に各種顔料が調合され、また、粉体の物性、流動性等の調整を目的に各種充填材が配合され、また、帯電させることを目的に帯電助剤が添加されている。
【００３７】
粉体塗料の作製は、ベースとなる樹脂に顔料、充填材、添加剤等を練りこみ、裁断、粉砕、分級してつくられる。
【００３８】
本発明の対象物である電子部品等の形状物への保護材の塗装においては、粉体塗装でなければ難しく、液体状の塗料では、塗装後に塗着膜が重力を受けたり、塗料の表面張力により流動し、塗着膜の厚みを一定に保つことができなくなる。
さらに、粉体塗料の塗装方法としては、粉体塗料を帯電させ、静電気の吸引力を利用して素子表面に塗装する静電塗装方法が良い。通常の塗装では、被塗物のエッジ部分では塗装厚みが薄くなってしまい、電子部品等においては、絶縁性を悪くしてしまう。被塗物のエッジ部分で塗装厚みが薄くなる理由は、液体状の塗料では、塗料の表面張力によりエッジ部の塗料はまわりへ引っ張られ、薄くなるからであり、また、静電気を利用しない粉体塗装では、例えば、エアガンでの塗装の場合、素子のエッジ部付近はエアの流速が速まるため、塗着厚みが薄くなってしまうからである。
【００３９】
電子部品等の形状物への粉体塗装においては、粉体の平均粒径は５〜２０μｍの範囲のものが良い。粉体の平均粒径が５μｍ未満の場合、塗装の際に、粉体の流動性が悪くなり、均一な厚みの膜に仕上げることが難しくなる。また、粉体の平均粒径が２０μｍを超える場合は、薄く均一な厚みの膜に仕上げることが難しくなる。
【００４０】
静電粉体塗装方法としては、粉体塗料を吹き付け機によって、被塗物へ吹き付ける吹きつけ法と、容器中で粉体塗料を空気等により流動させ、この中へ被塗物を浸漬する流動浸漬法とがあり、電子部品等の形状物への粉体塗装では、これらの塗装方法を用いることができる。吹き付け法では、粉体塗装ガンの先端に設けた電極に数十から百ｋＶの高電圧を印加し、その周囲の空気をイオン化させ、この中を圧縮空気等によって送り出された粉体塗料を通過させることによって、粉体塗料を帯電させるコロナ帯電式と、粉体塗装ガン内部に、粉体塗料と帯電序列の異なる材料からなり、粉体塗料と接触することにより、粉体塗料を帯電させる摩擦帯電式とがある。また、流動浸漬法では、流動層内にイオン化した空気を送り込むことにより粉体塗料を帯電させることができる。
【００４１】
図７から図２５に、素子の所定の部分に保護材を塗装するための方法を示した。
【００４２】
まず図７から図１３については、請求項６記載の基台表面上に感光性樹脂を塗装し、露光、現像して不要部分を取り除き、マスキングを設ける方法を示している。
【００４３】
図７，図８に示すように、素子の全体を覆うようにレジスト膜４を形成する。
レジスト膜４としては、ポジ型或いはネガ型の双方を用いることができる。また、レジスト膜４としては、紫外線硬化樹脂，紫外線崩壊樹脂，電子線硬化樹脂，電子線崩壊樹脂，可視光硬化樹脂，可視光崩壊樹脂，Ｘ線硬化樹脂，Ｘ線崩壊樹脂，放射線硬化樹脂，放射線崩壊樹脂等のエネルギー線硬化樹脂やエネルギー線崩壊樹脂が好適に用いられる。具体的にはエポキシ系樹脂（フェノールノボラックなど）やアクリル系樹脂（ウレタンアクリレートなど）この様にビームにより硬化或いは崩壊する材料を用いることで、極めて精度良くパターニングすることができる。また、レジスト膜４としては、熱硬化型樹脂や熱崩壊樹脂も使用可能である。具体的材料としてはアクリル系樹脂，ウレタン樹脂，エポキシ樹脂，尿素樹脂，メラニン樹脂等がある。
【００４４】
レジスト膜４と形成方法としては、塗布して乾燥させる方法や、電着法によって形成し、乾燥させる方法がある。特に電着法による形成法においては、薄くレジスト膜４が形成でき、しかも素子の角部に形成されるレジスト膜４が丸くならないので特に好ましい。すなわち、素子の表面に沿ってレジスト膜４が形成されやすい。この電着法でレジスト膜４を形成する場合には、その膜厚は３〜３０μｍ（好ましくは５〜２０μｍ）とすることが好ましく、膜厚が３μｍより小さいと、十分に素子を覆うことができず、後述する保護材が付着しては行けない部分に付着する可能性があり、しかも３０μｍより厚いと、レジスト膜４が丸みを帯びてしまい精度良い保護材が形成しにくい。又電着法以外にも静電粉体紫外線塗装等によって、レジスト膜を形成しても良い。
【００４５】
本実施の形態では、紫外線崩壊樹脂をレジスト膜４として用いた場合について説明する。先ず、レジスト膜４を電着法にて素子上に形成し、８０〜１２０℃の温度で５〜１０分乾燥させる。次に図９に示すＡ領域にのみ遮蔽板などを介して紫外線を数秒から十数秒照射する。この時紫外線はＡ領域で示される素子の側面全周に渡って照射される。このＡ領域には素子部３が対向している。Ｂ領域は端子部となる部分である。
【００４６】
次に、素子を現像剤にて現像すると、紫外線が照射された部分（ほぼＡ領域）のレジスト膜４が除去され、素子部３が表出し、Ｂ領域のレジスト膜４が素子の両端部に残る（図１０，図１１参照）。
【００４７】
また、紫外線硬化樹脂をレジスト膜４として用いる場合には、紫外線をやはり遮蔽板などを用いて図９に示すＢ領域のみに照射して、現像することでＡ領域のレジスト膜４を除去し、Ｂ領域のレジスト膜４を残留させる。
【００４８】
以上の様にＢ領域、すなわち端子部となる領域に非常に精度良くレジスト膜４を残留させることができるので、後述する保護材が端子部を形成しようとする部分に付着することを防止でき、しかも保護材の素子中心側端部の凹凸を極めて小さくすることができる。
【００４９】
なお、本実施の形態では、レジスト膜４を素子の全面に形成したが、例えば、電着法などでレジスト膜４や後述の保護材を形成する場合には、図１に示す両端面１ｂに導電性を有する治具部材を当接させて製造時の搬送等を容易にした場合には、レジスト膜４は実質的に素子の全側面上にのみ形成される。従って、レジスト膜４は少なくとも素子の側面上に形成することが好ましい。
【００５０】
次に図１２，図１３に示すように静電粉体塗装によって、塗装された膜で構成された保護材５が素子部３を覆うように形成する。この時保護材５はエポキシ系樹脂、ポリエステル系樹脂、アクリル系樹脂、ポリ塩化ビニール系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂等などの樹脂材料の少なくとも１つをベースに構成された粉体塗料膜によって構成されている。保護材５の膜厚は平均で１０μｍ〜２５μｍ（好ましくは１２〜２０μｍ）とした方が好ましい。
【００５１】
保護材５はハンダの融点である１８３℃で、燃焼したり、蒸発しない特性を有するものが好ましい。
【００５２】
次に図１４から図１７については、請求項７記載の基台表面上で絶縁被膜が不要な部分に、予め覆いをかぶせることによりマスキングを設ける方法を示している。
【００５３】
図１４，図１５に示すように、素子の一部分に覆いをかぶせることによりマスキング６を形成する。マスキング６の材質は金属、プラスチック、セラミックのいずれか、または、それらの複合物であってもよい。マスキング６の厚みＣは、素子の幅に比較して、５分の１以上、５倍以内が好ましい。マスキング６の厚みＣが素子の幅に比較して５分の１未満である場合には、マスキング６の機械的強度が劣り、破損しやすく、また、加工が困難になる。また、マスキング６の厚みＣが素子の幅に比較して５倍を超える場合は、粉体塗装の際に、マスキング６が粉体の塗着を妨げるため、均一な塗膜を得ることが困難となる。マスキング６と素子との隙間Ｄは１０μｍから５０μｍ、好ましくは１０μｍから２０μｍの範囲が望ましい。マスキング６と素子との隙間Ｄが１０μｍ未満の場合は、マスキング６を素子に装着することが困難となり、また、マスキング６と素子との隙間Ｄは５０μｍを超える場合は、粉体塗装時に、粉体がマスキング６と素子との隙間に入り込んでしまい、後工程での端子電極形成の際に十分な端子電極面積を得ることができなくなる。
【００５４】
図１４，図１５に示したように、マスキング６を形成した素子に粉体塗装を行うことにより、図１６，図１７に示すように、素子の所定の部分に粉体塗装を行うことができる。粉体塗装時には、粉体塗料はマスキング６の表面に付着しても、付着しなくてもよい。いずれにしても、後工程で、マスキング６は取り外して、粉体塗料を硬化させるからである。
【００５５】
次に図１８から図２１については、請求項８記載の基台表面上で絶縁被膜が不要な部分に、帯電させた粉体塗料と同極性の電界を設ける方法を示している。
【００５６】
図１８，図１９に示すように、素子の２つの側面を冶具で固定する。冶具を構成する基材７は、絶縁材であり、材質は、プラスチック、セラミック等からなる。基材７の内部を通る導線８は、その一端が素子の導通面である側面に接触し、多端は接地、または、電源に接続される。基材７の外側を覆う電極面９は、素子との距離が一番近い部分が一定の間隔Ｅを保つように配置されている。電極面９は、その一端が電源に接続されている。電極面９は、素子、および、導線８と電気的に遮断されている。
【００５７】
粉体塗料を素子に塗装するときは、帯電させる粉体塗料の極性に対し、素子の極性は、導線８を通じて、接地されているか、または、逆極性にチャージされている。また、帯電させる粉体塗料の極性に対し、電極面９は、同極性にチャージされている。
【００５８】
このような冶具により素子を保持し、静電粉体塗装することにより、チャージした粉体が素子付近に近づくと、接地、または、逆極性にチャージされた素子に粉体が付着する。素子が接地されている場合は、帯電した粉体粒子が素子に近づくと、素子の導通面に電気的な鏡像を形成し、クーロン力により粉体と素子とが接着する。また、素子が粉体とは逆極性にチャージされている場合は、帯電した粉体と素子とが電気的吸引力により接着する。一方、素子の電極面９付近では、電極面９が粉体とは電気的に逆極性にチャージされているため、粉体が近づいたときに、電極面９と電気的に反発するため、素子表面で、電極面９に近い部分は、電極面９から一定の距離以内には、粉体塗料が付着しない部分ができる。このようにして、素子表面上で、素子部３にのみ粉体塗料を塗装することができる（図２０、図２１）。図２１に示した素子の冶具側の端から粉体塗装される部位までの距離Ｅは、粉体の帯電量と電極面９に印加する電圧により調整される。
【００５９】
次に図２２から図２５については、請求項９記載の基台表面上で絶縁被膜が不要な部分に、気体を吹きかける方法を示している。
【００６０】
図２２，図２３に示すように、素子の２つの側面を冶具１０で固定する。冶具１０は、素子を保持する際に、素子の側面の一部を覆うように固定する。字具１０の材質は、金属、プラスチック、セラミックのいずれか、または、それらの複合物であってもよい。冶具１０には冶具を貫通する穴１１が設けられている。粉体塗装の際には、冶具１０に設けられた穴１１を通じて、冶具１０の外側から、素子側へ、所定の圧力、流量で空気等の気体が供給される。
【００６１】
このような冶具により素子を保持し、粉体塗装することにより、粉体が素子付近に近づくと、素子の表面に粉体が付着する。一方、素子の冶具１０付近では、冶具１０側から吹き付けられる気体の圧力により、粉体塗料の付着が妨げられる。このようにして、素子表面上で、素子部３にのみ粉体塗料を塗装することができる（図２４、図２５）。冶具１０の厚みＧは、素子の幅に比較して、５分の１以上、５倍以内が好ましい。冶具１０の厚みＧが素子の幅に比較して５分の１未満である場合には、冶具１０の機械的強度が劣り、破損しやすく、また、加工が困難になる。また、冶具１０の厚みＧが素子の幅に比較して５倍を超える場合は、粉体塗装の際に、冶具１０粉体の塗着を妨げるため、均一な塗膜を得ることが困難となる。図２５に示した素子の冶具側の端から粉体塗装される部位までの距離Ｈは、冶具１０の外側から、素子側へ供給される気体の圧力と流量により調整される。
【００６２】
図７から図２５に、素子の所定の部分に保護材を塗装するための各種方法を示したが、以下に、保護材を塗装した後の工程について述べる。
【００６３】
図７から図２５で素子の所定の部分に保護材を塗装、硬化させた後に、それぞれの方法で素子の端子部をマスキングするために用いたレジスト膜、冶具等を除く。図２６及び図２７にレジスト膜、冶具等を除いた素子の状態を示した。
【００６４】
素子の両端に形成されたレジスト膜４を除去する方法としては、例えばレジスト膜４をエネルギー線崩壊樹脂で構成した場合には、紫外線などを少なくともレジスト膜４に照射した後に現像剤などによって、現像しほぼ１００％レジスト膜４を除去し、形成膜２を表出させる。また、その他の、保護材を塗装する方法で述べた、素子を保持するための冶具の除去については、冶具と素子とを機械的に引き離すことによって、除去する。
【００６５】
図２８，図２９において、端子電極１２は素子の両端に表出した形成膜２の上に形成されている。端子電極１２は単層或いは複数層を積層した積層構造で形成されている。端子電極１２は鍍金法，スパッタリング法，蒸着法等の薄膜形性技術や導電性ペーストを塗布して焼き付ける方法などが挙げられる。
【００６６】
本実施の形態では、一度にたくさんの端子電極１２が形成でき、しかも保護材５をパターンとして用いることができる鍍金法（特に電界鍍金法）を用いた。
【００６７】
端子電極１２は耐食層か接合層の少なくとも一方を単層或いは積層構造として構成される。
【００６８】
耐食層としては、Ｔｉ，Ｎｉ，Ｗ，Ｃｒ等の腐食しにくい金属膜や、それら金属材料の合金膜（Ｎｉ−Ｃｒ等）等の耐食膜を膜厚０．５〜３μｍの膜厚で構成することが良い。特に、Ｎｉ単体か若しくはＮｉ合金を用いることが、特性面やコスト面等で優れている。
【００６９】
更に、耐食膜もしくは形成膜２の上に半田や鉛フリーの接合材（Ｓｎ単体もしくはＳｎにＡｇ，Ｃｕ，Ｚｎ，Ｂｉ，Ｉｎの少なくとも一つを含ませた鉛フリー半田等）で構成された接合膜を５〜１０μｍの膜厚で形成しても良い。
【００７０】
この様に構成することで、端子電極１２の耐蝕性や或いは回路基板などとの接合性を向上させることができる。
【００７１】
なお、端子電極１２を形成した際には、好ましくは端子電極１２の表面が保護材５の表面よりも２μｍ以上突出する構成となるようにした方が良い。なお、生産性等を考慮すると前記突出量は７μｍ以下とする法が好ましい。この様な構成とすることで、回路基板などの上に実装した際に両端の端子電極１２が回路基板上のランドなどと接触することになり、実装性が向上する。
【００７２】
以上の様に、製造された電子部品は保護材５を、レジスト膜４を用いてパターニングして構成するので、従来の塗布による保護材の形成の場合よりも、精度良く保護材を形成でき、しかも従来の様に電着で保護材５を形成した場合等に発生していた不要箇所への電着膜の付着を防止でき、電着膜の取り除き作業などが発生せず生産性が向上する。
【００７３】
また、以上の様な構成によれば、保護材５と両端の形成膜２の境界部もしくは保護材５と端子電極１２との境界部の凹凸の差を７μｍ以下とすることでき、端子部となる形成膜２もしくは端子電極１２の寸法精度を極めて高くすることができるので、素子立ち現象の防止等を行うことができる。
【００７４】
なお、上記電子部品は長さＬ１，幅Ｌ２，高さＬ３は以下の通りとなっていることが好ましい。
【００７５】
Ｌ１＝０．２〜２．０ｍｍ（好ましくは０．２〜１．０ｍｍ）
Ｌ２＝０．１〜１．０ｍｍ（好ましくは０．１〜０．５ｍｍ）
Ｌ３＝０．１〜１．０ｍｍ（好ましくは０．１〜０．５ｍｍ）
上記製法は特に小型の電子部品に特に有用であり、いわゆる１００５サイズの電子部品、０６０３サイズの電子部品、０４０２サイズの電子部品及び０４０２〜１００５サイズ範囲の電子部品に特に有用である。
【００７６】
すなわち、電子部品の小型化にともない両端の端子部の寸法精度は特に実装性に影響を及ぼしており、端子部の寸法精度の悪化は素子立ち現象などの発生を誘発しやすい。
【００７７】
なお、本実施の形態では、基台１の表面に素子部３を形成した電子部品の例で説明したが、素子部３を基台中に埋設して保護材５を設ける必要のある電子部品などにも適応でき、更には、本実施の形態では、基台１の全側面に渡って素子部３を形成し、基台１の全側面に渡って保護材を設けたが、例えば、基台１の側面の一面或いは数面に渡って素子部３を形成し、その素子部３を覆うように基台１の側面の一面或いは数面（全周ではない）に渡って保護材５を設けてもよい。例えば、基台１を板状とすることで、基台１の側面における一面に素子部３を形成し、その一面上に保護材５を設けていわゆるプレート型の電子部品にも適応できる。
【００７８】
【発明の効果】
本発明は、基台にインダクタンス，抵抗，キャパシタの少なくとも一つの機能を有する素子部を形成し、基台の少なくとも側面上にレジスト膜を形成し、レジスト膜をパターニングして不要部分を除去し、除去した部分に保護材を形成し、レジスト膜の残留部分を除去したことで、レジスト膜を用いて保護材を形成することで、保護材の特に端部を精度良く形成できるので、端子部となる部分の寸法精度を向上させることができ、端子部のサイズの違いによる素子立ち現象などを防止でき、実装性を高めることができ、保護材が必要部分に付着することを防止できるので、作業性が良く生産性が向上する。
【図面の簡単な説明】
【図１】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図２】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図３】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図４】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図５】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図６】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図７】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図８】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図９】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図１０】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図１１】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図１２】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図１３】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図１４】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図１５】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図１６】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図１７】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図１８】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図１９】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図２０】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図２１】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図２２】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図２３】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図２４】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図２５】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図２６】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図２７】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図２８】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図２９】本発明の一実施の形態における電子部品の製造方法を示す断面図
【符号の説明】
１　基台
２　形成膜
３　素子部
４　レジスト膜
５　保護材
６　マスキング
７　基材
８　導線
９　電極面
１０　冶具
１１　穴
１２　端子電極
【図１】
2004079782.tif 000003
【図２】
2004079782.tif 000004
【図３】
2004079782.tif 000005
【図４】
2004079782.tif 000006
【図５】
2004079782.tif 000007
【図６】
2004079782.tif 000008
【図７】
2004079782.tif 000009
【図８】
2004079782.tif 000010
【図９】
2004079782.tif 000011
【図１０】
2004079782.tif 000012
【図１１】
2004079782.tif 000013
【図１２】
2004079782.tif 000014
【図１３】
2004079782.tif 000015
【図１４】
2004079782.tif 000016
【図１５】
2004079782.tif 000017
【図１６】
2004079782.tif 000018
【図１７】
2004079782.tif 000019
【図１８】
2004079782.tif 000020
【図１９】
2004079782.tif 000021
【図２０】
2004079782.tif 000022
【図２１】
2004079782.tif 000023
【図２２】
2004079782.tif 000024
【図２３】
2004079782.tif 000025
【図２４】
2004079782.tif 000026
【図２５】
2004079782.tif 000027
【図２６】
2004079782.tif 000028
【図２７】
2004079782.tif 000029
【図２８】
2004079782.tif 000030
【図２９】
2004079782.tif 000031