(57)【要約】【課題】キャパシタの容量を増大することができる半導体装置を得ることを目的とする。【解決手段】半導体基板１上に形成された第１の層間絶縁膜３と、第１の層間絶縁膜３に貫通して形成された下部電極コンタクトプラグ５と、第１の層間絶縁膜３上に形成された第２の層間絶縁膜６と、第２の層間絶縁膜６を貫通して下部電極コンタクトプラグ５上に至るキャパシタ開口部４１に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部４３とを備えた半導体装置において、下部電極コンタクトプラグ５上の一部に絶縁性の補助突出部４２を備え、キャパシタ部４３はキャパシタ開口部４１内において補助突出部４２上に沿って形成されている。【選択図】　　　　図１
2004079817.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の層間絶縁膜と、上記第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、上記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、上記第２の層間絶縁膜を貫通して上記下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、上記下部電極コンタクトプラグの上部がキャパシタ開口部内に突出して形成されている突出部を備えていることを特徴とする半導体装置。
【請求項２】
上記キャパシタ開口部内において、上記下部電極コンタクトプラグの突出部上部に絶縁性の補助突出部を備えたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記下部電極コンタクトプラグの突出部は、タングステンプラグにて成ることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
半導体基板上に形成された第１の層間絶縁膜と、上記第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、上記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、上記第２の層間絶縁膜を貫通して上記下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、上記キャパシタ開口部内において、上記下部電極コンタクトプラグ上の一部に絶縁性の補助突出部を備え、上記キャパシタ部は上記キャパシタ開口部内において上記補助突出部上に沿って形成されていることを特徴とする半導体装置。
【請求項５】
上記下部電極コンタクトプラグ上の突出部または補助突出部の上面高さが、上記第２の層間絶縁膜の上面高さと同一高さにて形成されていることを特徴とする請求項１ないし請求項４のいずれかに記載の半導体装置。
【請求項６】
半導体基板上に積層された第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成する工程と、上記第１の層間絶縁膜上に第１の絶縁膜を積層する工程と、上記第１の絶縁膜上の上記下部電極コンタクトプラグ上の一部と対応する箇所にストッパ膜を形成する工程と、上記ストッパ膜および上記第１の絶縁膜上に第２の絶縁膜を積層し、上記第１および第２の絶縁膜にて成る第２の層間絶縁膜を形成する工程と、上記第２の層間絶縁膜上にパターニングされたレジスト膜を形成する工程と、上記レジスト膜をマスクとして上記第２の層間絶縁膜をエッチングし、上記ストッパ膜より下部に残存する第１の絶縁膜にて成る補助突出部を有し上記下部電極コンタクトプラグ上に至るキャパシタ開口部を形成する工程と、上記レジスト膜を除去し上記キャパシタ開口部および上記下部電極コンタクトプラグ上の補助突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板上に第１の層間絶縁膜、ストッパ膜および第１の絶縁膜を積層する工程と、上記第１の絶縁膜、ストッパ膜および第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成する工程と、上記第１の絶縁膜上に第２の絶縁膜を積層し、上記第１および第２の絶縁膜にて成る第２の層間絶縁膜を形成する工程と、上記第２の層間絶縁膜上にパターニングされたレジスト膜を形成する工程と、上記レジスト膜をマスクとして上記第２の層間絶縁膜をエッチングしてキャパシタ開口部を形成し、上記キャパシタ開口部内に上記ストッパ膜より上部に存在する上記下部電極コンタクトプラグの上部を上記第１の絶縁膜の厚み分突出させ突出部として形成する工程と、上記レジスト膜を除去し上記キャパシタ開口部および上記下部電極コンタクトプラグの突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板上に積層された第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成する工程と、上記第１の層間絶縁膜上に第２の層間絶縁膜を積層する工程と、上記第２の層間絶縁膜上にパターニングされたレジスト膜を形成する工程と、上記レジスト膜をマスクとして上記第２の層間絶縁膜をエッチングし、上記第２の層間絶縁膜にて成る補助突出部を有し上記下部電極コンタクトプラグ上に至るキャパシタ開口部を形成する工程と、上記レジスト膜を除去し上記キャパシタ開口部および上記下部電極コンタクトプラグ上の補助突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項９】
半導体基板上に積層された第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成する工程と、上記第１の層間絶縁膜上に第２の層間絶縁膜を積層する工程と、上記第２の層間絶縁膜上にパターニングされた第１のレジスト膜を形成する工程と、上記第１のレジスト膜をマスクとして上記第２の層間絶縁膜をエッチングし、上記下部電極コンタクトプラグ上に至る予備コンタクトホールを形成する工程と、上記第１のレジスト膜を除去し上記予備コンタクトホール内に導電性プラグを埋め込む工程と、上記第２の層間絶縁膜上にパターニングされた第２のレジスト膜を形成する工程と、上記第２のレジスト膜をマスクとして上記第２の層間絶縁膜をエッチングし、上記導電性プラグにて成る突出部を有し上記下部電極コンタクトプラグ上に至るキャパシタ開口部を形成する工程と、上記第２のレジスト膜を除去し上記キャパシタ開口部および上記下部電極コンタクトプラグ上の突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は筒状構造のキャパシタ部を有し、このキャパシタ部の容量を高さ方向に高くすることなく増大することができる半導体装置および半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図１５は従来の半導体装置の構成を示す断面図、図１６および図１７は図１５に示した半導体装置の製造方法を示す断面図である。図１５ないし図１７に基づいて従来の半導体装置の製造方法について説明する。まず、半導体基板１上にポリシリコン膜を積層してパターニングして、ゲート電極４を形成する。次に、ゲート電極４を覆うようにシリコン窒化膜にて成る保護膜２を積層する。次に、この保護膜２を覆うようにシリコン酸化膜にて成る第１の層間絶縁膜３を積層する。
【０００３】
次に、第１の層間絶縁膜３をエッチングして貫通し下部電極コンタクトプラグ５を形成する。次に、シリコン窒化膜にて成るストッパ膜７を積層する。次に、シリコン酸化膜にて成る第２の層間絶縁膜６を積層する（図１６（ａ））。次に、第２の層間絶縁膜６上にパターニングされたレジスト膜２８を形成する。次に、このレジスト膜２８をマスクとして、第２の層間絶縁膜６およびストッパ膜７を下部電極コンタクトプラグ５上に至るまでエッチングし、キャパシタ開口部２９を形成する（図１６（ｂ））。
【０００４】
次に、レジスト膜２８を除去して、キャパシタ開口部２９上に下部電極、誘電体膜、上部電極から成るキャパシタ部２３を形成する（図１６（ｃ））。次に、キャパシタ部２３上のキャパシタ開口部２９内にシリコン酸化膜にて成る埋め込み絶縁膜１３を埋め込む（図１７（ａ））。次に、シリコン酸化膜を積層し、ＣＭＰなどにて平坦化を行い第３の層間絶縁膜８を形成する。次に、パターニングされたレジスト膜３１を形成する。次に、このレジスト膜３１をマスクとして半導体基板１上に至るコンタクトホール３０を形成する。
【０００５】
次に、タングステン膜を積層してＣＭＰなどにて平坦化を行いコンタクトホール３０内に埋め込まれたコンタクトプラグ３２を形成する。次に、アルミニウム膜を積層してパターニングして配線膜１０を形成する（図１５）。
【０００６】
【発明が解決しようとする課題】
上記のように構成された従来の半導体装置は、筒状構造のキャパシタ部２３の容量を増加させるためには、高さ方向に高くする方法が考えられるが、他の箇所のコンタクト形成が困難となり容易に容量を増加させることができないという問題点があった。
【０００７】
この発明は上記のような問題点を解決するためになされたもので、他の箇所のコンタクト形成が困難と成るのを防止し、キャパシタ部の容量を増大することができる半導体装置および半導体装置の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】
この発明に係る請求項１の半導体装置は、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、下部電極コンタクトプラグの上部がキャパシタ開口部内に突出して形成されている突出部を備えたものである。
【０００９】
また、この発明に係る請求項２の半導体装置は、請求項１において、キャパシタ開口部内において、下部電極コンタクトプラグの突出部上部に絶縁性の補助突出部を備えたものである。
【００１０】
また、この発明に係る請求項３の半導体装置は、請求項１または請求項２において、下部電極コンタクトプラグの突出部は、タングステンプラグにて成るものである。
【００１１】
また、この発明に係る請求項４の半導体装置は、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、キャパシタ開口部内において、下部電極コンタクトプラグ上の一部に絶縁性の補助突出部を備え、キャパシタ部はキャパシタ開口部内において補助突出部上に沿って形成されているものである。
【００１２】
また、この発明に係る請求項５の半導体装置は、請求項１ないし請求項４のいずれかにおいて、下部電極コンタクトプラグ上の突出部または補助突出部の上面高さが、第２の層間絶縁膜の上面高さと同一高さにて形成されているものである。
【００１３】
また、この発明に係る請求項６の半導体装置の製造方法は、半導体基板上に積層された第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成し、第１の層間絶縁膜上に第１の絶縁膜を積層し、第１の絶縁膜上の下部電極コンタクトプラグ上の一部と対応する箇所にストッパ膜を形成し、ストッパ膜および第１の絶縁膜上に第２の絶縁膜を積層し、第１および第２の絶縁膜にて成る第２の層間絶縁膜を形成し、第２の層間絶縁膜上にパターニングされたレジスト膜を形成し、レジスト膜をマスクとして第２の層間絶縁膜をエッチングし、ストッパ膜より下部に残存する第１の絶縁膜にて成る補助突出部を有し下部電極コンタクトプラグ上に至るキャパシタ開口部を形成し、レジスト膜を除去しキャパシタ開口部および下部電極コンタクトプラグ上の補助突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成するものである。
【００１４】
また、この発明に係る請求項７の半導体装置の製造方法は、半導体基板上に第１の層間絶縁膜、ストッパ膜および第１の絶縁膜を積層し、第１の絶縁膜、ストッパ膜および第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成し、第１の絶縁膜上に第２の絶縁膜を積層し、第１および第２の絶縁膜にて成る第２の層間絶縁膜を形成し、第２の層間絶縁膜上にパターニングされたレジスト膜を形成し、レジスト膜をマスクとして第２の層間絶縁膜をエッチングしてキャパシタ開口部を形成し、キャパシタ開口部内にストッパ膜より上部に存在する下部電極コンタクトプラグの上部を第１の絶縁膜の厚み分突出させ突出部として形成し、レジスト膜を除去しキャパシタ開口部および下部電極コンタクトプラグの突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成するものである。
【００１５】
また、この発明に係る請求項８の半導体装置の製造方法は、半導体基板上に積層された第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成し、第１の層間絶縁膜上に第２の層間絶縁膜を積層し、第２の層間絶縁膜上にパターニングされたレジスト膜を形成し、レジスト膜をマスクとして第２の層間絶縁膜をエッチングし、第２の層間絶縁膜にて成る補助突出部を有し下部電極コンタクトプラグ上に至るキャパシタ開口部を形成し、レジスト膜を除去しキャパシタ開口部および下部電極コンタクトプラグ上の補助突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成するものである。
【００１６】
また、この発明に係る請求項９の半導体装置の製造方法は、半導体基板上に積層された第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成し、第１の層間絶縁膜上に第２の層間絶縁膜を積層し、第２の層間絶縁膜上にパターニングされた第１のレジスト膜を形成し、第１のレジスト膜をマスクとして第２の層間絶縁膜をエッチングし、下部電極コンタクトプラグ上に至る予備コンタクトホールを形成し、第１のレジスト膜を除去し予備コンタクトホール内に導電性プラグを埋め込む工程と、第２の層間絶縁膜上にパターニングされた第２のレジスト膜を形成し、第２のレジスト膜をマスクとして第２の層間絶縁膜をエッチングし、導電性プラグにて成る突出部を有し下部電極コンタクトプラグ上に至るキャパシタ開口部を形成し、第２のレジスト膜を除去しキャパシタ開口部および下部電極コンタクトプラグ上の突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成したものである。
【００１７】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１の半導体装置の構成を示す断面図、図２および図３は図１に示した半導体装置の製造方法を示す断面図である。図１ないし図３に基づいて実施の形態１の半導体装置の製造方法について説明する。まず、従来の場合と同様に半導体基板１上に例えばポリシリコン膜を積層してパターニングして、ゲート電極４を形成する。次に、ゲート電極４を覆うように例えばシリコン窒化膜にて成る保護膜２を積層する。
【００１８】
次に、この保護膜２を覆うように例えばシリコン酸化膜にて成る第１の層間絶縁膜３を積層する。次に、第１の層間絶縁膜３をエッチングして例えばポリシリコン膜にて成る下部電極コンタクトプラグ５を形成する。次に、例えばシリコン窒化膜にて成るストッパ膜７を積層する。次に、例えばシリコン酸化膜にて成る第２の層間絶縁膜６を積層する（図２（ａ））。
【００１９】
次に、第２の層間絶縁膜６上にパターニングされたレジスト膜４０を形成する。次に、このレジスト膜４０をマスクとして、第２の層間絶縁膜６およびストッパ膜７を下部電極コンタクトプラグ５上に至るまでをエッチングしてキャパシタ開口部４１を形成する。この時同時に、キャパシタ開口部４１内には下部電極コンタクトプラグ５上に第２の層間絶縁膜６にて成る補助突出部４２が形成される（図２（ｂ））。このようにして形成された補助突出部４２の上面高さは、第２の層間絶縁膜６の上面高さとほぼ同一高さにて形成されることとなる。
【００２０】
次に、レジスト膜４０を除去して、キャパシタ開口部４１および補助突出部４２上に沿って下部電極、誘電体膜、上部電極から成るキャパシタ部４３を形成する（図２（ｃ））。次に、キャパシタ部４３上のキャパシタ開口部４１内に例えばシリコン酸化膜にて成る絶縁膜４４を埋め込む。次に、例えばシリコン酸化膜を積層し、ＣＭＰなどにて平坦化を行い第３の層間絶縁膜４５を積層する（図３（ａ））。
【００２１】
次に、パターニングされたレジスト膜４６を形成する。次に、このレジスト膜４６をマスクとして半導体基板１上に至るコンタクトホール４７を形成する。次に、タングステン膜４８を積層してコンタクトホール４７内を埋め込む（図３（ｂ））。次に、ＣＭＰなどにて平坦化を行いコンタクトホール４７内に埋め込まれたタングステン膜にて成るコンタクトプラグ４９を形成する（図３（ｃ））。次に、例えばアルミニウム膜を積層してパターニングして配線膜５０を形成する（図１）。
【００２２】
上記のように構成された実施の形態１の半導体装置は、キャパシタ開口部４１内の、下部電極コンタクトプラグ５上に補助突出部４２を形成し、その上部に沿ってキャパシタ部４３を形成しているため、下部電極の面積が突出部４２上に沿って形成される分増加し、キャパシタの容量をその分増大することができる。また、この補助突出部４２は第２の層間絶縁膜６と同一高さまで形成されているため、容量確保を最大限行うことができる。
【００２３】
実施の形態２．
図４はこの発明の実施の形態２の半導体装置の構成を示す断面図、図５および図６は図４に示した半導体装置の製造方法を示す断面図である。図４ないし図６に基づいて実施の形態２の半導体装置の製造方法について説明する。まず、上記実施の形態１と同様の工程にて、半導体基板１上に例えばポリシリコン膜を積層してパターニングして、ゲート電極４を形成する。次に、ゲート電極４を覆うように例えばシリコン窒化膜にて成る保護膜２を積層する。
【００２４】
次に、この保護膜２を覆うように例えばシリコン酸化膜にて成る第１の層間絶縁膜３を積層する。次に、第１の層間絶縁膜３をエッチングして例えばポリシリコン膜にて成る下部電極コンタクトプラグ５を形成する。次に、例えばシリコン窒化膜にて成るストッパ膜７を積層する。次に、例えばシリコン酸化膜にて成る第２の層間絶縁膜６を積層する。
【００２５】
次に、第２の層間絶縁膜６上にパターニングされた第１のレジスト膜５１を形成する。次に、この第１のレジスト膜５１をマスクとして、第２の層間絶縁膜６およびストッパ膜７を下部電極コンタクトプラグ５上に至るまでエッチングした予備コンタクトホール５３および第２の層間絶縁膜６、ストッパ膜７および第１の層間絶縁膜３を半導体基板１上に至るまでエッチングしたコンタクトホール５２をそれぞれ形成する（図５（ａ））。
【００２６】
次に、第１のレジスト膜５１を除去して、例えばタングステン膜を積層し、ＣＭＰなどを行い平坦化して、予備コンタクトホール５３内に埋め込まれる導電性プラグ５４およびコンタクトホール５２内に埋め込まれるコンタクトプラグ５５をそれぞれ形成する（図５（ｂ））。次に、第２の層間絶縁膜６上にパターニングされた第２のレジスト膜５６を形成する。
【００２７】
次に、第２のレジスト膜５６をマスクとして、第２の層間絶縁膜６およびストッパ膜７をエッチングして、下部電極コンタクトプラグ５上に至るキャパシタ開口部５７を形成する。この時、キャパシタ開口部５７内には、先ほど形成された導電性プラグ５４がエッチングされずに残存し、下部電極コンタクトプラグ５の突出部５４ａとして形成される（図５（ｃ））。このようにして形成された突出部５４ａの上面高さは、第２の層間絶縁膜６の上面高さとほぼ同一高さにて形成されることとなる。
【００２８】
次に、キャパシタ開口部５７および突出部５４ａ上に沿って下部電極、誘電体膜、上部電極から成るキャパシタ部４３を形成する（図６（ａ））。次に、キャパシタ部４３上のキャパシタ開口部５７内に例えばシリコン酸化膜にて成る絶縁膜４４を埋め込む（図６（ｂ））。次に、例えばアルミニウム膜を積層してパターニングして配線膜５０を形成する（図４）。
【００２９】
上記のように構成された実施の形態２の半導体装置は、キャパシタ開口部５７内にて、下部電極コンタクトプラグ５の上部が突出する突出部５４ａを有し、その上部に沿ってキャパシタ部４３を形成しているため、下部電極の面積が突出部５４ａ上に沿って形成される分増加し、キャパシタの容量をその分増大することができる。また、この突出部５４ａは第２の層間絶縁膜６と同一高さまで形成されているため、容量確保を最大限に行うことができる。
【００３０】
また、下部電極コンタクトプラグ５が突出部５４ａにより突出する形状と成るため、下部電極と下部電極コンタクトプラグとの電気的接触を確実に確保することができる。
【００３１】
実施の形態３．
図７はこの発明の実施の形態３の半導体装置の構成を示す断面図、図８および図９は図７に示した半導体装置の製造方法を示す断面図である。図７ないし図９に基づいて実施の形態３の半導体装置の製造方法について説明する。まず、上記各実施の形と同様の工程にて、半導体基板１上に例えばポリシリコン膜を積層してパターニングして、ゲート電極４を形成する。次に、ゲート電極４を覆うように例えばシリコン窒化膜にて成る保護膜２を積層する。
【００３２】
次に、この保護膜２を覆うように例えばシリコン酸化膜にて成る第１の層間絶縁膜３を積層する。次に、第１の層間絶縁膜３をエッチングして下部電極コンタクトプラグ５を形成する。次に、例えばシリコン窒化膜にて成るストッパ膜７を積層する。次に、例えばシリコン酸化膜にて成る第２の層間絶縁膜としての第１の絶縁膜６０を積層する。
【００３３】
次に、例えばシリコン窒化膜にて成るストッパ膜６１を積層する。次に、ストッパ膜６１上にパターニングされたレジスト膜６２を形成する。次に、このレジスト膜６２をマスクとしてストッパ膜６１をエッチングし、下部電極コンタクトプラグ５上の一部と対応する箇所にストッパ膜６１ａを残存させる。次に、例えばシリコン酸化膜にて成る第２の層間絶縁膜としての第２の絶縁膜６３を積層し、第２の層間絶縁膜６として形成する（図８（ｂ））。
【００３４】
次に、第２の層間絶縁膜６上にパターニングされたレジスト膜４０を形成する。次に、このレジスト膜４０をマスクとして、第２の層間絶縁膜６およびストッパ膜７を下部電極コンタクトプラグ５上に至るまでエッチングしキャパシタ開口部６４を形成する。この時同時に、キャパシタ開口部６４内では、ストッパ膜６１ａがマスクとなるため、ストッパ膜６１ａの下部に存在する第１の絶縁膜６０はエッチングされずに残存し、下部電極コンタクトプラグ５上には第１の絶縁膜６０にて成る補助突出部６５が形成される。
【００３５】
また、ストッパ膜６１ａは下部に存在するストッパ膜７と同質であるため、ストッパ膜６１ａはストッパ膜７のエッチングの際に同時に除去されることとなる（図９（ａ））。但し、ストッパ膜６１ａの膜厚がストッパ膜７の膜厚より厚い場合には、残存することもある。
【００３６】
次に、レジスト膜４０を除去して、キャパシタ開口部６４および補助突出部６５上に沿って下部電極、誘電体膜、上部電極から成るキャパシタ部４３を形成する（図９（ｂ））。次に、キャパシタ部４３上のキャパシタ開口部６４内に例えばシリコン酸化膜にて成る絶縁膜４４を埋め込む。次に、例えばシリコン酸化膜を積層し、ＣＭＰなどにて平坦化を行い第３の層間絶縁膜４５を積層する。
【００３７】
次に、パターニングされたレジスト膜をマスクとして半導体基板１上に至るコンタクトホールを形成する。次に、タングステン膜を積層してコンタクトホール内を埋め込む。次に、ＣＭＰなどにて平坦化を行いコンタクトホール内に埋め込まれたタングステン膜にて成るコンタクトプラグ４９を形成する。次に、例えばアルミニウム膜を積層してパターニングして配線膜５０を形成する（図７）。
【００３８】
上記のように構成された実施の形態３の半導体装置は、キャパシタ開口部６４内にて、下部電極コンタクトプラグ５の上に補助突出部６５を形成し、その上部に沿ってキャパシタ部４３を形成しているため、下部電極の面積が補助突出部６５上に形成される分増加し、キャパシタの容量をその分増大することができる。
【００３９】
また、補助突出部を第２の層間絶縁膜の途中段階にてストッパ膜を備えて形成しているため、下部電極コンタクトプラグと、キャパシタ開口部との形成ズレが低減される。よって下部電極と下部電極コンタクトプラグとの電気的接続を容易に得ることができる。
【００４０】
実施の形態４．
図１０はこの発明の実施の形態４の半導体装置の構成を示す断面図、図１１および図１２は図１０に示した半導体装置の製造方法を示す断面図である。図１０ないし図１２に基づいて実施の形態４の半導体装置の製造方法について説明する。まず、上記各実施の形態と同様に半導体基板１上に例えばポリシリコン膜を積層してパターニングして、ゲート電極４を形成する。次に、ゲート電極４を覆うように例えばシリコン窒化膜にて成る保護膜２を積層する。
【００４１】
次に、この保護膜２を覆うように例えばシリコン酸化膜にて成る第１の層間絶縁膜３を積層する。次に、例えばシリコン窒化膜にて成るストッパ膜７を積層する。次に、例えばシリコン酸化膜にて成る第２の層間絶縁膜としての第１の絶縁膜７０を積層する（図１１（ａ））。次に、第１の絶縁膜７０上にパターニングされたレジスト膜７１を形成する。次に、このレジスト膜７１をマスクとして、第１の絶縁膜７０、ストッパ膜７および第１の層間絶縁膜３をエッチングして下部電極コンタクトプラグ用のコンタクトホール７２を形成する（図１１（ｂ））。
【００４２】
次に、レジスト膜７１を除去し、コンタクトホール７２に例えばポリシリコン膜を埋め込み、下部電極コンタクトプラグ７３を形成する（図１１（ｃ））。次に、例えばシリコン酸化膜にて成る第２の層間絶縁膜としての第２の絶縁膜７４を積層し、第１の絶縁膜７０および第２の絶縁膜７４にて成る第２の層間絶縁膜６を形成する（図１２（ａ））。
【００４３】
次に、第２の層間絶縁膜６上にパターニングされたレジスト膜４０を形成する。次に、このレジスト膜４０をマスクとして、第２の層間絶縁膜６を下部電極コンタクトプラグ５上に至るまでエッチングしてキャパシタ開口部７５を形成する。この時に、キャパシタ開口部７５内には下部電極コンタクトプラグ７３の上部において第１の絶縁膜７０の厚さ分が突出する突出部７６が形成される（図１２（ｂ））。
【００４４】
次に、レジスト膜４０を除去して、キャパシタ開口部７５および突出部７６上に沿って下部電極、誘電体膜、上部電極から成るキャパシタ部４３を形成する。次に、キャパシタ部４３上のキャパシタ開口部７５内に例えばシリコン酸化膜にて成る絶縁膜４４を埋め込む。次に、例えばシリコン酸化膜を積層し、ＣＭＰなどにて平坦化を行い第３の層間絶縁膜４５を積層する。
【００４５】
次に、半導体基板１上に至るコンタクトホールを形成する。次に、タングステン膜を積層してコンタクトホール内を埋め込む。次に、ＣＭＰなどにて平坦化を行いコンタクトホール内に埋め込まれたタングステン膜にて成るコンタクトプラグ４９を形成する。次に、例えばアルミニウム膜を積層してパターニングして配線膜５０を形成する（図１０）。
【００４６】
上記のように構成された実施の形態４の半導体装置は、キャパシタ開口部７５内にて、下部電極コンタクトプラグ７３の上部が突出する突出部７６を有し、その上部にキャパシタ部４３を形成しているため、下部電極の面積が突出部７６上に沿って形成される分増加し、キャパシタの容量をその分増大することができる。
【００４７】
また、下部電極コンタクトプラグ７３が突出部７６により突出する形状と成るため、下部電極と下部電極コンタクトプラグとの電気的接触を確実に確保することができる。
【００４８】
尚、上記実施の形態４では、下部電極コンタクトプラグの上部の一部がキャパシタ開口部に突出する例を示したがこれに限られることはなく、例えば、上記実施の形態１または上記実施の形態２などの実施の形態を組み合わせることにより、例えば図１３および図１４に示すように、下部電極コンタクトプラグ上に絶縁膜にて成る補助突出部７７または下部電極コンタクトプラグの上部がさらに突出するような導電膜にて成る突出部７８を形成してもよい。
【００４９】
このように形成すれば、上記実施の形態４の効果に加え、さらに、上記実施の形態１または上記実施の形態２での効果をそれぞれ加味することができる。
【００５０】
【発明の効果】
この発明の請求項１によれば、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、下部電極コンタクトプラグの上部がキャパシタ開口部内に突出して形成されている突出部を備えているので、下部電極コンタクトプラグの突出部分、キャパシタの容量を増大することができる半導体装置を提供することができるものである。
【００５１】
また、この発明の請求項２によれば、請求項１において、キャパシタ開口部内において、下部電極コンタクトプラグの突出部上部に絶縁性の補助突出部を備えたので、キャパシタの容量をさらに増大することができる半導体装置を提供することができるものである。
【００５２】
また、この発明の請求項３によれば、請求項１または請求項２において、下部電極コンタクトプラグの突出部は、タングステンプラグにて成るので、下部電極コンタクトプラグと下部電極との電気的接続が確実となる半導体装置を提供することができるものである。
【００５３】
また、この発明の請求項４によれば、半導体基板上に形成された第１の層間絶縁膜と、第１の層間絶縁膜に貫通して形成された下部電極コンタクトプラグと、第１の層間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜を貫通して下部電極コンタクトプラグ上に至るキャパシタ開口部に形成された下部電極、誘電体膜、上部電極にて成るキャパシタ部とを備えた半導体装置において、キャパシタ開口部内において、下部電極コンタクトプラグ上の一部に絶縁性の補助突出部を備え、キャパシタ部はキャパシタ開口部内において補助突出部上に沿って形成されているので、補助突出部分キャパシタの容量を増大することができる半導体装置を提供することができるものである。
【００５４】
また、この発明の請求項５によれば、請求項１ないし請求項４のいずれかにおいて、下部電極コンタクトプラグ上の突出部または補助突出部の上面高さが、第２の層間絶縁膜の上面高さと同一高さにて形成されているので、キャパシタの容量増大を最大限に行うことができる半導体装置を提供することができるものである。
【００５５】
また、この発明の請求項６によれば、半導体基板上に積層された第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成し、第１の層間絶縁膜上に第１の絶縁膜を積層し、第１の絶縁膜上の下部電極コンタクトプラグ上の一部と対応する箇所にストッパ膜を形成し、ストッパ膜および第１の絶縁膜上に第２の絶縁膜を積層し、第１および第２の絶縁膜にて成る第２の層間絶縁膜を形成し、第２の層間絶縁膜上にパターニングされたレジスト膜を形成し、レジスト膜をマスクとして第２の層間絶縁膜をエッチングし、ストッパ膜より下部に残存する第１の絶縁膜にて成る補助突出部を有し下部電極コンタクトプラグ上に至るキャパシタ開口部を形成し、レジスト膜を除去しキャパシタ開口部および下部電極コンタクトプラグ上の補助突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成するので、突出部分キャパシタの容量を増大することができる半導体装置の製造方法を提供することができるものである。
【００５６】
また、この発明の請求項７によれば、半導体基板上に第１の層間絶縁膜、ストッパ膜および第１の絶縁膜を積層し、第１の絶縁膜、ストッパ膜および第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成し、第１の絶縁膜上に第２の絶縁膜を積層し、第１および第２の絶縁膜にて成る第２の層間絶縁膜を形成し、第２の層間絶縁膜上にパターニングされたレジスト膜を形成し、レジスト膜をマスクとして第２の層間絶縁膜をエッチングしてキャパシタ開口部を形成し、キャパシタ開口部内にストッパ膜より上部に存在する下部電極コンタクトプラグの上部を第１の絶縁膜の厚み分突出させ突出部として形成し、レジスト膜を除去しキャパシタ開口部および下部電極コンタクトプラグの突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成するので、下部電極コンタクトプラグの上部の突出分キャパシタの容量を増大することができる半導体装置の製造方法を提供することができるものである。
【００５７】
また、この発明の請求項８によれば、半導体基板上に積層された第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成し、第１の層間絶縁膜上に第２の層間絶縁膜を積層し、第２の層間絶縁膜上にパターニングされたレジスト膜を形成し、レジスト膜をマスクとして第２の層間絶縁膜をエッチングし、第２の層間絶縁膜にて成る補助突出部を有し下部電極コンタクトプラグ上に至るキャパシタ開口部を形成し、レジスト膜を除去しキャパシタ開口部および下部電極コンタクトプラグ上の補助突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成するので、補助突出部分キャパシタの容量を増大することができる半導体装置の製造方法を提供することができるものである。
【００５８】
また、この発明の請求項９によれば、半導体基板上に積層された第１の層間絶縁膜に貫通して下部電極コンタクトプラグを形成し、第１の層間絶縁膜上に第２の層間絶縁膜を積層し、第２の層間絶縁膜上にパターニングされた第１のレジスト膜を形成し、第１のレジスト膜をマスクとして第２の層間絶縁膜をエッチングし、下部電極コンタクトプラグ上に至る予備コンタクトホールを形成し、第１のレジスト膜を除去し予備コンタクトホール内に導電性プラグを埋め込む工程と、第２の層間絶縁膜上にパターニングされた第２のレジスト膜を形成し、第２のレジスト膜をマスクとして第２の層間絶縁膜をエッチングし、導電性プラグにて成る突出部を有し下部電極コンタクトプラグ上に至るキャパシタ開口部を形成し、第２のレジスト膜を除去しキャパシタ開口部および下部電極コンタクトプラグ上の突出部上に沿って下部電極、誘電体膜、上部電極にて成るキャパシタ部を形成したので、突出部分キャパシタの容量を増大することができる半導体装置の製造方法を提供することができるものである。
【図面の簡単な説明】
【図１】この発明の実施の形態１の半導体装置の構成を示す断面図である。
【図２】図１に示した半導体装置の製造方法を示す断面図である。
【図３】図１に示した半導体装置の製造方法を示す断面図である。
【図４】この発明の実施の形態２の半導体装置の構成を示す断面図である。
【図５】図４に示した半導体装置の製造方法を示す断面図である。
【図６】図４に示した半導体装置の製造方法を示す断面図である。
【図７】この発明の実施の形態３の半導体装置の構成を示す断面図である。
【図８】図７に示した半導体装置の製造方法を示す断面図である。
【図９】図７に示した半導体装置の製造方法を示す断面図である。
【図１０】この発明の実施の形態４の半導体装置の構成を示す断面図である。
【図１１】図１０に示した半導体装置の製造方法を示す断面図である。
【図１２】図１０に示した半導体装置の製造方法を示す断面図である。
【図１３】この発明の実施の形態４の他の半導体装置の構成を示す断面図である。
【図１４】この発明の実施の形態４の他の半導体装置の構成を示す断面図である。
【図１５】従来の半導体装置の構成を示す断面図である。
【図１６】図１５に示した半導体装置の製造方法を示す断面図である。
【図１７】図１５に示した半導体装置の製造方法を示す断面図である。
【符号の説明】
１　半導体基板、３　第１の層間絶縁膜、
５，７３　下部電極コンタクトプラグ、６　第２の層間絶縁膜、
４０，７１　レジスト膜、４１，５７，６４，７５　キャパシタ開口部、
４２，６５，７７　補助突出部、４３　キャパシタ部、５０　配線膜、
５１　第１のレジスト膜、５３　予備コンタクトホール、５４　導電プラグ、
５４ａ，７６，７８　突出部、５６　第２のレジスト膜、
６０，７０　第１の絶縁膜、６１，６１ａ　ストッパ膜、
６３，７４　第２の絶縁膜。
【図１】
2004079817.tif 000003
【図２】
2004079817.tif 000004
【図３】
2004079817.tif 000005
【図４】
2004079817.tif 000006
【図５】
2004079817.tif 000007
【図６】
2004079817.tif 000008
【図７】
2004079817.tif 000009
【図８】
2004079817.tif 000010
【図９】
2004079817.tif 000011
【図１０】
2004079817.tif 000012
【図１１】
2004079817.tif 000013
【図１２】
2004079817.tif 000014
【図１３】
2004079817.tif 000015
【図１４】
2004079817.tif 000016
【図１５】
2004079817.tif 000017
【図１６】
2004079817.tif 000018
【図１７】
2004079817.tif 000019