(57)【要約】【課題】リンギングによる輝度ムラを低減したＡＬＩＳ方式ＰＤＰ装置を低コストで実現する。【解決手段】ＡＬＩＳ方式ＰＤＰ装置において、第１（Ｘ）及び第２（Ｙ）電極Ｘ，Ｙからサステイン駆動回路１３，１４，１７，１８までの維持放電パルスの信号経路のそれぞれの長さである経路長がその周辺のＸ及びＹ電極の経路長に比べて長いか又は短いＸ及びＹ電極が、集中して存在しないようにし、具体的には奇数及び偶数Ｘサステイン駆動回路１３，１４の配列順と、奇数及び偶数Ｙサステイン駆動回路１７，１８の配列順を逆にする。【選択図】      図６
2004354826.tif 000002
【特許請求の範囲】
【請求項１】
交互に配置された第１の方向に伸びる複数の第１及び第２電極と、前記第１の方向に垂直な第２の方向に伸びる複数の第３電極とを有する表示パネルと、
前記複数の第１電極の中の奇数番目の電極に共通に印加する維持放電パルスを出力する奇数第１電極駆動回路と、
前記複数の第１電極の中の偶数番目の電極に共通に印加する維持放電パルスを出力する偶数第１電極駆動回路と、
前記複数の第２電極の中の奇数番目の電極に共通に印加する維持放電電電圧パルスを出力する奇数第２電極駆動回路と、
前記複数の第２電極の中の偶数番目の電極に共通に印加する維持放電パルスを出力する偶数第２電極駆動回路とを備え、
前記複数の第１と第２電極との間で発光表示のための維持放電を行われるプラズマディスプレイ装置において、
前記奇数第１電極駆動回路及び前記偶数第１電極駆動回路と、前記奇数第２電極駆動回路及び前記偶数第２電極駆動回路は、それぞれ前記表示パネル上において前記第２の方向に並んで配置されてなり、前記奇数第１電極駆動回路及び前記偶数第１電極駆動回路の前記第２の方向の配列順と、前記奇数第２電極駆動回路及び前記偶数第２電極駆動回路の前記第２の方向の配列順は、逆であることを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１に記載のプラズマディスプレイ装置であって、
前記奇数第１電極駆動回路及び前記偶数第１電極駆動回路は、前記表示パネルの前記第１の方向の一方の側に、前記第２の方向に並んで配置され、前記奇数第２電極駆動回路及び前記偶数第２電極駆動回路は前記表示パネルの前記第１の方向の他方の側に、前記第２の方向に並んで配置され、前記奇数第１電極駆動回路及び前記偶数第１電極駆動回路の前記第２の方向の配列順と、前記奇数第２電極駆動回路及び前記偶数第２電極駆動回路の前記第２の方向の配列順は、逆であることを特徴とするプラズマディスプレイ装置。
【請求項３】
請求項１に記載のプラズマディスプレイ装置であって、
前記奇数第１電極駆動回路及び前記偶数第１電極駆動回路と、前記奇数第２電極駆動回路及び前記偶数第２電極駆動回路は、前記表示パネルの前記第１の方向の一方の側に、前記第２の方向に並んで配置され、前記奇数第１電極駆動回路及び前記偶数第１電極駆動回路の前記第２の方向の配列順と、前記奇数第２電極駆動回路及び前記偶数第２電極駆動回路の前記第２の方向の配列順は、逆であることを特徴とするプラズマディスプレイ装置。
【請求項４】
請求項１に記載のプラズマディスプレイ装置であって、
前記奇数第１電極駆動回路及び前記偶数第１電極駆動回路、前記奇数第２電極駆動回路及び前記偶数第２電極駆動回路は、前記第１電極又は前記第２電極に前記維持放電パルスを出力するための２個のコネクタをそれぞれ有し、
前記２個のコネクタは、前記第２の方向に並列に配置され、
前記２個のコネクタの一方は、前記表示パネルの前記第２の方向の略半分の一方に設けられた前記第１電極又は第２電極をつなぎ、前記２個のコネクタの他方は、前記表示パネルの前記第２の方向の略半分の他方に設けられた前記第１電極又は第２電極をつなぐことを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＣ（交流）型プラズマディスプレイパネル（Ｐｌａｓｍａ  ＤｉｓｐｌａｙＰａｎｅｌ：ＰＤＰ）  を有するプラズマディスプレイ装置（ＰＤＰ装置）に関し、特に維持電極のすべての間を表示ラインとして利用し、表示フレーム毎に奇数表示ラインと偶数表示ラインを交互に表示するインターレース表示を行うＡＬＩＳ方式のＰＤＰ装置に関する。
【０００２】
【従来の技術】
ＡＣ型ＰＤＰを使用したＰＤＰ装置は薄型の大画面表示装置として実用化されており広く使用されている。特開平９−１６０５２５号公報は、電極の本数を変えずに表示ライン数を２倍にするＡＬＩＳ方式のＰＤＰ装置を記載している。また、特開平１１−３２７５０３号公報は、ＡＬＩＳ方式のＰＤＰ装置において、第１電極（Ｘ電極）及び第２電極（Ｙ電極）（合わせて維持電極とも称する。）に維持放電（サステイン放電）電圧パルスを印加するサステインドライバを低耐圧の素子で実現する構成を開示している。本発明は、特開平９−１６０５２５号公報及び特開平１１−３２７５０３号公報に開示されたＡＬＩＳ方式のＰＤＰ装置に適用される。
【０００３】
図１は、上記の特開平１１−３２７５０３号公報に開示されたＡＬＩＳ方式のＰＤＰ装置の概要を示すブロック図である。図１に示すように、パネル１には、第１の方向（ここでは横方向）に伸び、交互に等間隔で設けられた第１電極Ｘ及び第２電極Ｙと、第１の方向に垂直な第２の方向（ここでは縦方向）に伸び、等間隔で設けられたアドレス電極Ａが設けられている。ＡＬＩＳ方式のＰＤＰ装置では、Ｘ電極とＹ電極のすべての間に表示ラインが形成される。すなわち、５０１本のＸ電極と５００本のＹ電極が設けられた場合には、各Ｙ電極の両側に隣接するＸ電極との間に１０００本の表示ラインが形成される。そして、各表示ライン（Ｘ電極とＹ電極の間）とアドレス電極の交点部分に表示セルＣが形成される。
【０００４】
各アドレス電極Ａは、アドレスドライバ１１により駆動され、アドレスドライバ１１から独立に電圧パルスが印加される。各Ｘ電極は第１（Ｘ）電極駆動回路１２により駆動される。第１電極駆動回路１２は、奇数Ｘサステインドライバ（Ｘ−ｏｄｄ）１３と偶数Ｘサステインドライバ（Ｘ−ｅｖｅｎ）１４とを有する。奇数番目のＸ電極は、奇数Ｘサステインドライバ１３により駆動され、サステイン放電時には維持放電パルスが印加される。偶数番目のＸ電極は、偶数Ｘサステインドライバ１４により駆動され、サステイン放電時には維持放電パルスが印加される。奇数番目のＸ電極に印加される維持放電パルスと偶数番目のＸ電極に印加される維持放電パルスは逆相である。各Ｙ電極は第２（Ｙ）電極駆動回路１５により駆動される。第２電極駆動回路１５は、スキャンドライバ１６と、奇数Ｙサステインドライバ（Ｙ−ｏｄｄ）１７と偶数Ｙサステインドライバ（Ｙ−ｅｖｅｎ）１８とを有する。各Ｙ電極は、スキャンドライバ１６により駆動され、アドレス動作時には順にスキャンパルスが印加される。また、サステイン放電時には、奇数Ｙサステインドライバ１７がスキャンドライバ１６を介して奇数番目のＹ電極に維持放電パルスを印加し、偶数Ｙサステインドライバ１８がスキャンドライバ１６を介して偶数番目のＹ電極に維持放電パルスを印加する。奇数番目のＹ電極に印加される維持放電パルスと偶数番目のＹ電極に印加される維持放電パルスは逆相であり、奇数番目のＸ電極に印加される維持放電パルスと偶数番目のＹ電極に印加される維持放電パルスが同相である。
【０００５】
維持放電パルスは約２００Ｖのパルスであり、上記のように奇数番目と偶数番目のＸ電極又はＹ電極に印加する維持放電パルスは逆相であるため、奇数Ｘサステインドライバ１３と偶数Ｘサステインドライバ１４及びスキャンドライバ１６と奇数Ｙサステインドライバ１７と偶数Ｙサステインドライバ１８をそれぞれ同一チップに集積すると、駆動素子の各部には非常に大きな電圧が印加されることになり、耐圧の大きな素子を使用する必要がある。そのため、駆動回路のコストが増大したり、十分な動作速度を得るのが難しいという問題が生じる。そこで、特開平１１−３２７５０３号公報は、スキャンドライバ１６を奇数番目のＹ電極を駆動する奇数スキャンドライバと偶数番目のＹ電極を駆動する偶数スキャンドライバに分けて別々のチップに形成し、奇数Ｙサステインドライバ１７と偶数Ｙサステインドライバ１８の別々のチップに形成し、更に奇数Ｘサステインドライバ１３と偶数Ｘサステインドライバ１４も別々のチップに形成することを開示している。これにより、１チップ内で素子に印加される電圧を低減することが可能になり、低耐圧の素子が使用できる。
【０００６】
図１のＡＬＩＳ方式のＰＤＰ装置については、上記の特開平９−１６０５２５号公報及び特開平１１−３２７５０３号公報に詳しく説明されているので、ここではこれ以上の説明を省略する。
【０００７】
図２は、図１に示したＰＤＰ装置のＸ電極とＹ電極の駆動に関係する駆動回路部品を実装する場合の配置を示す図である。図示のように、パネル１の左側にはＸ電極の端子が設けられ、２個のコネクタ４１と４２を介して外部に接続できるようになっている。同様に、パネル１の右側にはＹ電極の端子が設けられ、２個のコネクタ４３と４４を介して外部に接続できるようになっている。回路基板２１には、奇数番目のＸ電極を駆動するサステインドライバ（Ｘ−ｏｄｄ）２２と偶数番目のＸ電極を駆動するサステインドライバ（Ｘ−ｅｖｅｎ）２３とが設けられ、Ｘ−ｏｄｄ２２の信号線２４とＸ−ｅｖｅｎ２３の信号線２５は、それぞれコネクタ４１と４２を介してパネル１の奇数番目のＸ電極と偶数番目のＸ電極に接続される。図示のように、コネクタ４１はパネル１の紙面上の上半分のＸ電極を接続し、そのＸ電極には奇数番目及び偶数番目のＸ電極が含まれる。同様に、コネクタ４２はパネル１の紙面上の下半分のＸ電極を接続し、そのＸ電極には奇数番目及び偶数番目のＸ電極が含まれる。
【０００８】
回路基板３１には、スキャンドライバ１６を構成する複数のスキャンドライバ素子３２と、奇数番目のＹ電極を駆動するサステインドライバ（Ｙ−ｏｄｄ）３３と偶数番目のＹ電極を駆動するサステインドライバ（Ｙ−ｅｖｅｎ）３４とが設けられている。複数のスキャンドライバ素子３２は、奇数番目のＹ電極を駆動する奇数ドライバ素子と、偶数番目のＹ電極を駆動する偶数ドライバ素子とに分けられ、奇数ドライバ素子と偶数ドライバ素子は交互に配置される。Ｙ−ｏｄｄ３３の信号線３５は奇数ドライバ素子に接続され、Ｙ−ｅｖｅｎ３４の信号線３６は偶数ドライバ素子に接続される。奇数ドライバ素子と偶数ドライバ素子の出力線は、配置された順にコネクタ４３と４４を介して対応する奇数番目のＹ電極と偶数番目のＹ電極に接続される。ここでは、奇数ドライバ素子と偶数ドライバ素子はそれぞれ４個ずつ設けられ、紙面上で上側に配置された２個の奇数ドライバ素子と２個の偶数ドライバ素子の出力線がコネクタ４３を介してパネル１の上半分のＹ電極に接続される。同様に、下側に配置された２個の奇数ドライバ素子と２個の偶数ドライバ素子の出力線がコネクタ４４を介してパネル１の下半分のＹ電極に接続される。Ｘ−ｏｄｄ２２、Ｘ−ｅｖｅｎ２３、Ｙ−ｏｄｄ３３及びＹ−ｅｖｅｎ３４は、同じ仕様の素子で実現される。
【０００９】
駆動回路はパネルのガラスとは別の回路基板に設けられるので、駆動回路の出力線とパネルの電極端子を接続するためにコネクタが必要である。Ｘ電極とＹ電極はそれぞれ約５００本ずつあるので、１個のコネクタでＸ電極又はＹ電極を接続するのは難しく、図示のようにＸ電極又はＹ電極をパネルの上半分と下半分に分けて、２個のコネクタで接続する。
【００１０】
【特許文献１】
特開平９−１６０５２５号公報
【特許文献２】
特開平１１−３２７５０３号公報
【００１１】
【発明が解決しようとする課題】
従来のＰＤＰ装置の維持放電用駆動回路は図２に示すような配置を有するが、各Ｘ電極及び各Ｙ電極から対応する駆動回路までの維持放電パルスの信号経路の長さや配線パターンの面積が異なり、そのために配線のインピーダンスや寄生インダクタンスが異なる。信号経路の寄生インダクタンスはリンギングと呼ばれる現象を引起す。図３は、リンギングの発生を説明する図である。
【００１２】
Ｘ電極及びＹ電極の位置により、信号経路の長さや配線パターンの面積が異なり、長い信号経路は短い信号経路より大きな寄生インダクタンスを有する。図３の（Ａ）では、Ｘ電極サステイン回路２からセルＣ−１を構成するＸ電極までの信号経路４は比較的短く、セルＣ−２を構成するＸ電極までの信号経路５は比較的長く、Ｙ電極サステイン回路３からセルＣ−１を構成するＹ電極までの信号経路７は比較的短く、セルＣ−２を構成するＹ電極までの信号経路８は比較的長いとする。ここでは、長い信号経路５及び８の寄生インダクタンスと短い信号経路４及び７の寄生インダクタンスの差に相当するインダクタンス６と９が、長い信号経路５及び８に設けられていると考える。図３の（Ｂ）に示したように、Ｘ電極又はＹ電極にサステインパルスを印加すると、寄生インダクタンスのためにサステインパルス電圧が変動し、サステインパルス電圧が部分的に高くなる。これをリンギングと呼ぶ。リンギングがあると、図示のように、サステイン放電の時間が広がり、強度が増加して光出力が増加する。リンギングの大きさ、すなわち光出力の強度は寄生インダクタンスの大きさに応じて変動し、リンギングが大きい場合には光出力も増大する。従って、図３の（Ａ）のセルＣ−１とＣ−２をサステイン駆動すると、セルＣ−２の方の輝度が高くなる。
【００１３】
リンギングによる発光強度の変動は小さく、あまり目立たないが、リンギングの大きな表示ライン又はリンギングの小さな表示ラインがある程度の本数まとまって存在し、しかもその周囲の表示ラインのリンギングの状態が大きく異なる場合に目立ち、無視できなくなる。従来のＰＤＰ装置では、リンギングは存在するが、画面全体に渡ってリンギングの状態が徐々に変化するために、リンギングによる輝度ムラはほとんど問題にならなかった。しかし、図１及び図２に示した従来のＡＬＩＳ方式のＰＤＰ装置では、画面の中央部分にリンギングの大きな表示ラインがまとまって存在し、それに隣接してリンギングの小さな表示ラインが存在するため、輝度ムラが目立つという問題が発生する。図４は、ＡＬＩＳ方式のＰＤＰ装置におけるリンギングによる輝度ムラの発生を説明する図である。
【００１４】
パネル１は５０１本のＸ電極と５００本のＹ電極を有するとする。ここで矢印で示した２５０本目のＸ電極５１とＹ電極５２及び２５１本目のＸ電極５３とＹ電極５４について考える。２５０本目のＸ電極５１は、経路Ｌで示すようにコネクタ４１を介してＸ−ｅｖｅｎ２３に接続される。Ｘ−ｅｖｅｎ２３はコネクタ４１から遠い側に配置されているので、相対的に信号経路（経路長）が長くなる。また、２５０本目のＹ電極５２も、コネクタ４３を介してＹ−ｅｖｅｎ３４に接続されるので、同様に信号経路が長くなる。２５１本目のＸ電極５３は、コネクタ４２を介してＸ−ｏｄｄ２２に接続されるので信号経路が長くなり、２５１本目のＹ電極５４も、コネクタ４４を介してＹ−ｏｄｄ３３に接続されるので信号経路が長くなる。このように、中央部の４本のＸ電極とＹ電極の信号経路が長くなる。
【００１５】
これに対して、この中央部の４本のＸ電極とＹ電極に隣接する２４９本目のＸ電極は、経路Ｓで示すようにコネクタ４１を介して近い側にあるＸ−ｏｄｄ２２に接続されるので信号経路が相対的に短くなる。同様に、２４９本目のＹ電極及び２５２本目のＸ電極とＹ電極の信号経路も短くなる。
【００１６】
図４では、各Ｘ電極と各Ｙ電極の経路長をその周辺と比べた場合に、長い時には「Ｌ」で、短い時には「Ｓ」で示した。
【００１７】
このように、中央部の４本のＸ電極とＹ電極の信号経路が長く、それらにより形成される３本の表示ラインの輝度は高くなるが、中央部の４本に隣接するＸ電極とＹ電極の信号経路は短く、より形成される表示ラインの輝度は低いので、全面を同じレベルに点灯した場合などに、画面中央に高輝度ラインが現れ、表示品質の低下を招く。
【００１８】
なお、他の部分では、経路長が長いＸ電極とＹ電極の組、及び経路長が短いＸ電極とＹ電極の組が交互に規則的に配置されるので、輝度ムラは目立たない。
【００１９】
上記の例では、信号経路が長くリンギングの大きな表示ラインが集中した例を示したが、リンギングの小さな表示ラインが集中してその隣にリンギングの大きな表示ラインが存在する場合も同様にムラが目立ち、低輝度のラインが現れて表示品質を低下させる。
【００２０】
上記の特開平１１−３２７５０３号公報は、図５に示すように、複数の奇数Ｘサステインドライバ２２−１、２２−２…と偶数Ｘサステインドライバ２３−１、２３−２…を交互に配置し、複数の奇数Ｙサステインドライバ３３−１、３３−２…と偶数Ｘサステインドライバ３４−１、３４−２…を交互に配置する構成を開示している。この構成であれば、各サステインドライバから各Ｘ電極又は各Ｙ電極までの信号経路の差が小さく、リンギングによるムラを小さくできる。しかし、サステインドライバのコストを増加させることはその分部品点数の増加と回路基板の面積の増加をもたらすのでコストを増加させるという問題がある。
【００２１】
本発明は、このような問題を解決するもので、簡単な構成でリンギングによる輝度ムラの発生を低減することを目的とする。
【００２２】
【課題を解決するための手段】
本発明のＰＤＰ装置は、ＡＬＩＳ方式のＰＤＰ装置であり、上記目的を実現するため、第１及び第２電極から奇数第１電極駆動（奇数Ｘサステイン）回路、偶数第１電極駆動（偶数Ｘサステイン）回路、奇数第２電極駆動（奇数Ｙサステイン）回路及び偶数第２電極駆動（偶数Ｙサステイン）回路までの維持放電パルスの信号経路のそれぞれの長さである経路長がその周辺の第１電極及び第２電極の経路長に比べて長いか又は短い第１電極及び第２電極が、集中して存在しないことを特徴とする。例えば、周辺に比べて経路長が異なる第１電極及び第２電極が、４本以上は連続しない場合を、集中して存在しないとする。
【００２３】
パネルの第１電極及び第２電極は、第１電極及び第２電極が伸びる第１の方向のパネルの両端に設けられた２個のコネクタを介して奇数Ｘサステイン回路、偶数Ｘサステイン回路、奇数Ｙサステイン回路及び偶数Ｙサステイン回路に接続される。
【００２４】
このような条件を実現する具体的な構成は、別々の素子の形で構成される奇数Ｘサステイン回路と偶数Ｘサステイン回路及び奇数Ｙサステイン回路と偶数Ｙサステイン回路を、第１の方向に垂直な第２の方向（アドレス電極の伸びる方向）に並列に配列する場合に、奇数Ｘサステイン回路と偶数Ｘサステイン回路の配列順を、奇数Ｙサステイン回路と偶数Ｙサステイン回路の配列順と逆にする。
【００２５】
【発明の実施の形態】
図６は、本発明の第１実施例のＡＬＩＳ方式のＰＤＰ装置の構成を示すブロック図である。図１の従来例では、奇数Ｘサステインドライバ（Ｘ−ｏｄｄ）１３と偶数Ｘサステインドライバ（Ｘ−ｅｖｅｎ）１４及び奇数Ｙサステインドライバ（Ｙ−ｏｄｄ）と偶数Ｙサステインドライバ（Ｙ−ｅｖｅｎ）が紙面の上下方向（Ｘ電極及びＹ電極の配列方向）に配列され、その配列順が同じであったのに対して、第１実施例では奇数Ｘサステインドライバ（Ｘ−ｏｄｄ）１３と偶数Ｘサステインドライバ（Ｘ−ｅｖｅｎ）１４の配列の順序が逆になっている。他の点は従来例と同じであり、パネル１のＸ電極及びＹ電極の端子は４個のコネクタ４１−４４を介して回路基板に接続される。
【００２６】
図７は、第１実施例の構成におけるＸ電極及びＹ電極の経路長を説明する図であり、図４に対応する図である。
【００２７】
第１実施例でも、パネル１は５０１本のＸ電極と５００本のＹ電極を有するとする。ここで図４の場合と同様に、矢印で示した２５０本目のＸ電極５１とＹ電極５２及び２５１本目のＸ電極５３とＹ電極５４について考える。２５０本目のＸ電極５１は、経路Ｕで示すようにコネクタ４１を介して偶数Ｘサステインドライバ（Ｘ−ｅｖｅｎ）１４に接続される。Ｘ−ｅｖｅｎ１４はコネクタ４１に近い側に配置されているので、相対的に信号経路が短くなる。また、２５０本目のＹ電極５２は、コネクタ４３を介してＹ−ｅｖｅｎ１８に接続され、Ｙ−ｅｖｅｎ１８はコネクタ４３から遠い側に配置されているので、信号経路が長くなる。また、２５１本目のＸ電極５３は、コネクタ４２を介してＸ−ｏｄｄ１３に接続され、Ｘ−ｏｄｄ１３はコネクタ４２に近い側に配置されているので信号経路が短くなる。更に、２５１本目のＹ電極５４は、コネクタ４４を介してＹ−ｏｄｄ１７に接続されるので信号経路が長くなる。このように、中央部の２本のＸ電極の信号経路は短く、２本のＹ電極の信号経路は長くなる。
【００２８】
更に、この中央部の４本のＸ電極とＹ電極に隣接する２４９本目のＸ電極は、経路Ｖで示すようにコネクタ４１を介して遠い側にあるＸ−ｏｄｄ１３に接続されるので信号経路が相対的に長くなる。また、２５２本目のＸ電極の信号経路は長くなる。同様に、２４９本目のＹ電極の信号経路は短く、２５２本目のＹ電極の信号経路は短くなる。
【００２９】
図７では、各Ｘ電極と各Ｙ電極の経路長をその周辺と比べた場合に、長い時には「Ｌ」で、短い時には「Ｓ」で示した。パネルの全面に渡って、経路長の長い（又は短い）Ｘ電極とＹ電極が連続して３本以上連続することがないので、高輝度又は低輝度のラインが生じることはなく、輝度ムラは目立たない。
【００３０】
このように、第１実施例では、サステインドライバの配列順を変えるだけで輝度ムラを低減できる。
【００３１】
なお、偶数Ｘサステインドライバ（Ｘ−ｅｖｅｎ）１４と奇数Ｘサステインドライバ（Ｘ−ｏｄｄ）１３はできるだけ近接して中央の表示ラインに近い位置に配置することが望ましく、同様に奇数Ｙサステインドライバ（Ｙ−ｏｄｄ）１７と偶数Ｙサステインドライバ（Ｙ−ｅｖｅｎ）１８もできるだけ近接して中央の表示ラインに近い位置に配置することが望ましい。
【００３２】
図８は、本発明の第２実施例のＰＤＰ装置の構成を示す図である。第１実施例ではＸ電極駆動回路１２において、奇数Ｘサステインドライバ（Ｘ−ｏｄｄ）１３と偶数Ｘサステインドライバ（Ｘ−ｅｖｅｎ）１４の配列順を逆にしたが、第２実施例ではＹ電極駆動回路１５において、奇数Ｙサステインドライバ（Ｙ−ｏｄｄ）１７と偶数Ｙサステインドライバ（Ｙ−ｅｖｅｎ）１８の配列順を逆にした。他の部分は第１実施例と同じである。第２実施例でも第１実施例と同様の効果が得られる。
【００３３】
図９は、本発明の第３実施例のＰＤＰ装置の構成を示す図である。第１及び第２実施例では、パネル１上でＸ及びＹ電極の伸びる第１の方向の一方の端にＸ電極の端子を、他方の端にＹ電極の端子を設け、コネクタ４１と４２を一方の端に、コネクタ４３と４４を他方の端に設けたパネル１を使用した。しかし、一方の端にＸ電極及びＹ電極の端子を設け、それに応じてコネクタ４１と４２を一方の端に設け、Ｘ電極及びＹ電極の端子をコネクタ４１と４２を介して外部に接続することも可能である。この場合、コネクタ１個が収容する配線数はおよそ２倍になる。第３実施例はこのようなパネルを有するＰＤＰ装置に本発明を適用した例である。
【００３４】
図９に示すように、第３実施例のＰＤＰ装置では、パネルの一方の端にコネクタ（図示せず）が設けられ、維持電極駆動回路基板１９が接続される。維持電極駆動回路基板１９には、コネクタの近くにスキャンドライバ１６が設けられ、その後に偶数Ｘサステインドライバ（Ｘ−ｅｖｅｎ）１４、奇数Ｙサステインドライバ（Ｙ−ｏｄｄ）１７、奇数Ｘサステインドライバ（Ｘ−ｏｄｄ）１３、及び偶数Ｙサステインドライバ（Ｙ−ｅｖｅｎ）１８がこの順に設けられている。このように、奇数Ｘサステインドライバ１３と偶数Ｘサステインドライバ１４の配列順は、奇数Ｙサステインドライバ１７と偶数Ｙサステインドライバ１８の配列順と逆になっており、第１実施例と同様の効果が得られる。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、単にサステインドライバの配置順を変えるだけで、リンギングによる高輝度又は低輝度の表示ラインを目立たなくして、輝度ムラを低減できる。
【図面の簡単な説明】
【図１】本発明の適用されるＡＬＩＳ方式プラズマディスプレイ（ＰＤＰ）装置の構成を示すブロック図である。
【図２】従来のＰＤＰ装置のサステイン駆動回路部品の配置を示す図である。
【図３】リンギングの発生を説明する図である。
【図４】従来のＰＤＰ装置におけるリンギングによる輝度ムラの発生を説明する図である。
【図５】リンギングによる輝度ムラの発生を低減できる従来のＰＤＰ装置の構成を示す図である。
【図６】本発明の第１実施例のＰＤＰ装置の構成を示す図である。
【図７】第１実施例のＰＤＰ装置におけるリンギングの状況を説明する図である。
【図８】本発明の第２実施例のＰＤＰ装置の構成を示す図である。
【図９】本発明の第３実施例のＰＤＰ装置の構成を示す図である。
【符号の説明】
１…パネル
１１…アドレスドライバ
１２…第１（Ｘ）電極駆動回路
１３…奇数Ｘサステインドライバ
１４…偶数Ｘサステインドライバ
１５…第２（Ｙ）電極駆動回路
１６…スキャンドライバ
１７…奇数Ｙサステインドライバ
１８…偶数Ｙサステインドライバ
【図１】
2004354826.tif 000003
【図２】
2004354826.tif 000004
【図３】
2004354826.tif 000005
【図４】
2004354826.tif 000006
【図５】
2004354826.tif 000007
【図６】
2004354826.tif 000008
【図７】
2004354826.tif 000009
【図８】
2004354826.tif 000010
【図９】
2004354826.tif 000011