(57)【要約】      （修正有）【課題】複数の端子間を接続する単一の配線に、接続される入力端子に対応した最適の配線幅の配線パターンを生成してスペース効率を改善することができる自動配線方法を提供する。【解決手段】チップ領域内に配置された複数の回路ブロック３０〜３６の端子間であって、共通の出力端子と複数の入力端子との間をそれぞれ接続する配線が、共通に配置される共通配線部分と前記入力端子にそれぞれ接続される個別配線部分とを有する配線データになるよう、配線経路を決定する。更に、当該経路が決定された配線データＷ１〜Ｗ２に当該配線が接続される入力端子の配線幅データを与え、共通配線部分には複数の入力端子の最大配線幅データが与えられ、個別配線部分には対応する入力端子の配線幅データが与えられる。共通配線部分には複数の入力端子の配線幅データのうち最大配線幅データが与えられ、個別配線部分にはそれぞれ対応する入力端子の配線幅データが与えられる。【選択図】図１１
2004253715.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路ブロックの端子間を接続する配線データを生成する自動配線方法において、
チップ領域内に配置された複数の回路ブロックの端子間であって、共通の出力端子と複数の入力端子との間をそれぞれ接続する配線が、共通に配置される共通配線部分と前記入力端子にそれぞれ接続される個別配線部分とを有する配線データになるよう、配線経路を決定する第１の工程と、
当該経路が決定された配線データに当該配線が接続される入力端子の配線幅データを与え、前記共通配線部分には前記複数の入力端子の最大配線幅データが与えられ、前記個別配線部分には対応する入力端子の配線幅データが与えられる第２の工程とを有することを特徴とする自動配線方法。
【請求項２】
請求項１において、
前記経路が決定された配線データは、前記複数の入力端子に対応して前記共通配線部分と個別配線部分とをそれぞれ有する複数の個別配線データを有し、
前記第２の工程にて、当該複数の個別配線データに対して対応する入力端子の配線幅データがそれぞれ与えられることを特徴とする自動配線方法。
【請求項３】
請求項１において、
前記経路が決定された配線データは、前記共通配線部分を有する少なくとも１つの共通配線セグメントデータと、前記個別配線部分をそれぞれ有する複数の個別配線セグメントデータとを有し、
前記第２の工程にて、前記個別配線セグメントデータには対応する入力端子の配線幅データが与えられ、前記共通配線セグメントデータには前記複数の入力端子のうち最大配線幅データが与えられることを特徴とする自動配線方法。
【請求項４】
請求項１において、
さらに、第１の方向において連続して配置された前記共通配線部分と個別配線部分とに対して、前記第１の方向と直交する第２の方向における端部が一致するよう前記個別配線部または共通配線部の位置を前記第２の方向にずらす端部一致処理工程を有することを特徴とする自動配線方法。
【請求項５】
複数の回路ブロックの端子間を接続する配線データを生成する自動配線方法において、
チップ領域内に配置された複数の回路ブロックの端子間であって、共通の出力端子と複数の入力端子との間をそれぞれ接続する配線に対して、共通に配置される共通配線部分と前記入力端子にそれぞれ接続される個別配線部分とを有する配線データを生成する第１の工程と、
当該生成された配線データに、前記個別配線部分が接続される入力端子それぞれの配線幅データを与える第２の工程とを有することを特徴とする自動配線方法。
【請求項６】
請求項５において、
前記第２の工程にて、前記共通配線部分には少なくとも前記複数の入力端子の最大配線幅データが与えられ、前記個別配線部分には対応する入力端子の配線幅データが与えられることを特徴とする自動配線方法。
【請求項７】
複数の回路ブロックの端子間を接続する配線データを生成する自動配線手順をコンピュータに実行させる自動配線プログラムにおいて、
前記自動配線手順は、
チップ領域内に配置された複数の回路ブロックの端子間であって、共通の出力端子と複数の入力端子との間をそれぞれ接続する配線が、共通に配置される共通配線部分と前記入力端子にそれぞれ接続される個別配線部分とを有する配線データになるよう、配線経路を決定する第１の手順と、
当該経路が決定された配線データに当該配線が接続される入力端子の配線幅データを与え、前記共通配線部分には前記複数の入力端子の最大配線幅データが与えられ、前記個別配線部分には対応する入力端子の配線幅データが与えられる第２の手順とを有することを特徴とする自動配線プログラム。
【請求項８】
複数の回路ブロックの端子間を接続する配線データを生成する自動配線手順をコンピュータに実行させる自動配線プログラムにおいて、
前記手順は、
チップ領域内に配置された複数の回路ブロックの端子間であって、共通の出力端子と複数の入力端子との間をそれぞれ接続する配線に対して、共通に配置される共通配線部分と前記入力端子にそれぞれ接続される個別配線部分とを有する配線データを生成する第１の手順と、
当該生成された配線データに、前記個別配線部分が接続される入力端子それぞれの配線幅データを与える第２の手順とを有することを特徴とする自動配線プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路ブロック間の配線を自動的に生成する自動配線方法及びそれをコンピュータに実行させるプログラムに関する。更に、本発明は、回路ブロック間の配線幅を最適化して無駄な配線スペースが発生しないようにした自動配線方法及びそのプログラムに関する。
【０００２】
【従来の技術】
ＬＳＩの設計は、セルやマクロなどの回路ブロックを接続して所定の論理回路を設計する論理設計工程と、その論理設計された回路に対して、回路ブロックのレイアウトと接続配線データの生成を行うレイアウト設計工程とを有する。論理設計工程によってどの回路ブロックをどのように接続するという情報が含まれたネットリストデータが生成され、そのネットリストデータをもとに、レイアウト設計工程により、回路ブロックの配置位置とそれらを接続する接続配線の情報が含まれたレイアウト設計データが生成される。レイアウト設計データは、露光パターン生成工程により露光パターンデータに変換され、その露光パターンデータを利用してＬＳＩの製造が行われる。
【０００３】
上記のレイアウト設計工程は、ＣＡＤツールを利用して行われる。レイアウト設計工程は、回路ブロックをチップ上に配置するレイアウト工程と、配置された回路ブロックの端子間を接続する配線データを生成する自動配線工程とを有する。レイアウト工程は、自動配置プログラムによる自動配置またはオペレータによるマニュアル配置などにより行われ、自動配線工程は、ネットリストの接続情報をもとに、最短または最適の配線経路を決定し、決定された配線経路上に所定の配線幅の配線データを生成する自動配線ツールにより行われる。
【０００４】
従来の自動配線工程では、以下の特許文献にも示されるとおり、一つの配線に対しては一つの配線幅が与えられる。即ち、セルやマクロなどの回路ブロックのデータが格納されたライブラリには、各回路ブロックの端子に適した配線幅データが端子の属性データとして与えられている。従って、その端子の属性データを参照することで、配線幅が決定され、配線経路上の配線にその配線幅データが与えられる。
【０００５】
【特許文献】
特開平３−１５７９３２号公報（例えば従来技術の欄）
【０００６】
【発明が解決しようとする課題】
ある回路ブロックの出力端子が、複数の回路ブロックの入力端子に接続される場合がある。このような場合は、出力端子と複数の入力端子とを接続する配線を、共通の配線部分と各入力端子への個別の配線部分とで構成して、無駄な配線をできるだけなくすことが行われる。更に前記の場合に、入力端子側の複数の回路ブロックの最適な配線幅がそれぞれ異なることがある。前述のとおり、従来の自動配線ツールでは、一つの配線には一つの配線幅が与えられる。その結果、複数の入力端子に与えられた異なる配線幅のうち最大の配線幅を、その配線に与えることが行われる。ここで、一つの配線とは、共通配線部分と個別配線部分とを含む連続する配線である。
【０００７】
しかしながら、複数の入力端子に対して共通化された一つの配線の配線幅が、最大の配線幅にされた結果、それより狭い配線幅の入力端子に対する個別配線部分は、不必要に太い配線幅を有することになる。このような不必要に太い配線を設けることは、無駄なスペースを消費することになり、ＬＳＩのチップサイズを不必要に大きくしてしまう。ＬＳＩのチップサイズは、そのコストに直接影響するファクタであり、できるだけチップサイズを小さくすることが望まれる。
【０００８】
そこで、本発明の目的は、スペース効率を向上させた自動配線方法及びそれをコンピュータに実行させるプログラムを提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の側面は、複数の回路ブロックの端子間を接続する配線データを生成する自動配線方法において、チップ領域内に配置された複数の回路ブロックの端子間であって、共通の出力端子と複数の入力端子との間をそれぞれ接続する配線が、共通に配置される共通配線部分と前記入力端子にそれぞれ接続される個別配線部分とを有する配線データになるよう、配線経路を決定する第１の工程と、当該経路が決定された配線データに当該配線が接続される入力端子の配線幅データを与える第２の工程とを有し、前記第２の工程にて、前記共通配線部分には前記複数の入力端子の最大配線幅データが与えられ、前記個別配線部分には対応する入力端子の配線幅データが与えられることを特徴とする。
【００１０】
上記の発明の第１の側面によれば、共通の出力端子と複数の入力端子とを接続する配線は、通常共通配線部分と個別配線部分とを有する配線になるよう配線経路が決定されるが、その配線に対して異なる配線幅データを持たせることができる。即ち、共通配線部分には複数の入力端子の配線幅データのうち最大配線幅データが与えられ、個別配線部分にはそれぞれ対応する入力端子の配線幅データが与えられる。従って、自動配線工程により形成された配線のスペース効率が高くなり、ＬＳＩのチップサイズを小さくすることができる。
【００１１】
上記の第１の側面において、好ましい実施例では、前記経路が決定された配線データは、前記複数の入力端子に対応して前記共通配線分と個別配線部分とをそれぞれ有する複数の個別配線データを有し、前記第２の工程にて、当該複数の個別配線データに対して対応する入力端子の配線幅データがそれぞれ与えられることを特徴とする。
【００１２】
上記の実施例では、共通の出力端子と複数の入力端子とを接続する配線データは、各入力端子毎に、共通配線部分と個別配線部分とを有する個別配線データを有し、当該個別配線データに対応する入力端子の配線幅データが与えられる。従って、複数の個別配線データが共有する共通配線部分には、最大配線幅データが少なくとも与えられ、個別配線部分には、それぞれの対応する最適の配線幅データが与えられる。このようにデータ処理を行うことで、配線データに異なる配線幅データを容易に持たせることができる。
【００１３】
上記の第１の側面において、好ましい実施例では、前記経路が決定された配線データは、前記共通配線部分を有する少なくとも１つの共通配線セグメントデータと、前記個別配線部分をそれぞれ有する複数の個別配線セグメントデータとを有し、前記第２の工程にて、前記個別配線セグメントデータには対応する入力端子の配線幅データが与えられ、前記共通配線セグメントデータには前記複数の入力端子のうち最大配線幅データが与えられることを特徴とする。
【００１４】
上記の実施例では、配線データを共通配線セグメントデータと個別配線セグメントデータとで構成し、各入力端子に与えられた配線幅データを対応する個別配線セグメントデータに与え、最大配線幅データを共通配線セグメントデータに与える。このようにデータ処理を行うことで、配線データに異なる配線幅データを容易に持たせることができる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００１６】
図１は、本実施の形態におけるレイアウト設計装置の構成例を示す図である。レイアウト設計装置は、レイアウト設計用コンピュータ１０にオペレータが操作入力を行う入力装置１２と、オペレータが操作中にレイアウト状態および生成される配線などを表示する表示装置１４とが接続されている。そして、レイアウト設計用コンピュータ１０には、設計用ツールとしてセル・マクロ配置プログラム２０と、自動配線プログラム２２とがインストールされている。また、このコンピュータ１０には、あらかじめ生成されたセルやマクロなどの回路ブロックのデータを有するデータベース、ライブラリ１８が接続される。そして、論理設計工程にて生成され、ＬＳＩを構成するセルやマクロなどの回路ブロックと、その回路ブロックの端子の接続情報とを有するネットリスト１６が、レイアウト設計用コンピュータ１０に入力データとして与えられる。
【００１７】
レイアウト設計用コンピュータ１０の配置プログラム２０により、ネットリスト１６とライブラリ１８に基づいて、ＬＳＩの論理回路を構成する回路ブロックがチップ領域上に配置される。更に、自動配線プログラム２２を実行することにより、配置された回路ブロックの素子間に所定の配線幅を有する配線データが生成される。その結果、回路ブロックの位置とそれらを接続する配線データとを有するレイアウト設計データ２４が生成される。
【００１８】
このレイアウト設計データ２４は、露光パターン生成装置２６に与えられ、そこで、露光パターンデータ２８に変換される。この露光パターンデータは、ＬＳＩの製造工程の露光工程で使用される露光マスクを形成するためのパターンデータ、または露光工程で直接描画するためのパターンデータとなる。
【００１９】
さて、図２は、本実施の形態の自動配線方法を説明するための回路例を示す図である。この回路例は、ある信号または電圧、電流を生成して出力するドライバ回路３０と、その信号または電源電圧、電流を供給されるロード側の回路であるセル３２，３４，３６とを有し、ドライバ回路３０の出力端子Ｐｘと、セル３２，３４，３６の入力端子Ｐ１，Ｐ２，Ｐ３とが配線３８により接続される。図２の回路例では、セル３２，３４，３６が一列に配置されたため、接続配線３８は、３つのセルに共通の出力端子Ｐｘにつながる共通配線部分と、それぞれのセルの入力端子Ｐ１，Ｐ２，Ｐ３につながる個別配線部分とを有する。接続配線３８は、ドライバ回路３０とセル３２，３４，３６の配置に応じて、自動配線プログラムにより最適化される。
【００２０】
ドライバ回路３０の出力端子Ｐｘは、最大配線幅Ｗｘまで対応可能である。一方、出力信号などを供給されるセル３２，３４，３６の入力端子Ｐ１，Ｐ２，Ｐ３は、それぞれ必要とする配線幅Ｗ１，Ｗ２，Ｗ３が与えられる。図２の例では、セル３２の入力端子Ｐ１は、駆動すべき負荷が重いなどの理由から必要とする配線幅Ｗ１は最大値になっていて、セル３４，３６の入力端子Ｐ２，Ｐ３の必要な配線幅Ｗ２，Ｗ３は順次小さくなっている。このような回路では、接続配線３８の配線幅は、入力端子から出力端子に至るルートにおいては、その入力端子に必要とされる配線幅以上にすることが要求される。しかし、従来の自動配線ツールでは、一つの配線３８には一つの配線幅しか与えることができないので、入力端子Ｐ２，Ｐ３に接続される個別配線部分においても、その配線幅は最大配線幅Ｗ１にされていた。
【００２１】
図３は、図２の回路に含まれる回路ブロックのライブラリの一例を示す図である。ライブラリには、ＬＳＩの回路を構成するセルやマクロなどの回路ブロックのデータが含まれる。図２の回路には、１つのドライバと３つのセルが含まれる。ドライバ３０のライブラリデータには、少なくともその端子データＰｘ、端子に接続可能な配線幅データＷｘ、その端子が入力端子か出力端子かを示す属性データＯＵＴＰＵＴとを含む。また、セル３２についても同様に、その端子データＰ１、端子に要求される配線幅データＷ１と、その端子が入力端子であることを示す属性データＩＮＰＵＴとを含む。セル３４，３６についても同様である。入力端子に与えられる配線幅データは、その入力端子に必要な配線幅データである。
【００２２】
図４は、図２の回路のネットリスト例を示す図である。ネットリストは、回路ブロックの端子間の接続情報を有する。図２の回路例では、ドライバ回路の端子Ｐｘとセル３２の端子Ｐ１とが接続され、端子Ｐｘとセル３４の端子Ｐ２が接続され、そして、端子Ｐｘとセル３６の端子が接続されている。したがって、図４のネットリストには、それらの接続情報５２，５４，５６が含まれる。
【００２３】
図４のネットリストと図３のライブラリのデータを参照することにより、図２に示された回路のレイアウト設計を行うことができる。つまり、ネットリストに含まれる回路ブロックを配置し、ネットリストの接続データにより回路ブロックの端子間を接続し、ライブラリに含まれる入力端子の配線幅データにより、その端子間を接続した配線の配線幅が決定される。この一連のレイアウト設計は、図１に示したレイアウト設計装置にインストールされているレイアウトツールと自動配線ツールを利用することにより行われる。
【００２４】
図５は、レイアウト設計プロセスのフローチャート図である。前述のとおり、レイアウト設計は、セルやマクロなどの回路ブロックの配置工程Ｓ１と、回路ブロックの端子間の配線データを生成する自動配線工程Ｓ２〜Ｓ４とからなる。この自動配線工程は、自動配線プログラムの各手順を示す。以下、図５のレイアウト設計プロセスについて、図７〜図１１のレイアウト図を参照して説明する。まず、論理設計により生成されたネットリスト１６に含まれる回路ブロックが、図７に示されるとおりチップ領域内に配置される（Ｓ１）。この配置工程は、配置プログラム２０を利用して自動的にまたはオペレータの操作により行われる。
【００２５】
図７のようにチップ領域内に回路ブロック３０〜３６が配置された状態で、自動配線プログラム２２をコンピュータが実行することにより、回路ブロックの端子間を接続する配線データが自動的に生成される。自動配線プログラムによる自動配線プロセスでは、まずネットリスト１６内の接続データにしたがって配線の経路を決定する（Ｓ２）。ネットリストの接続データ５２は、ドライバ回路３０の出力端子Ｐｘとセル３２の入力端子Ｐ１とを接続することを示しているので、図８に示されるとおり、チップ領域内に配置されたドライバ回路３０の出力端子Ｐｘとセル３２の入力端子Ｐ１との間の配線経路（図中３８Ａ，３８Ｂ）が決定される。同様に、ネットリストの接続データ５６により出力端子Ｐｘとセル３６の入力端子Ｐ３との間の配線経路（図中３８Ａ，３８Ｄ）が決定され、接続データ５４により出力端子Ｐｘとセル３４の入力端子Ｐ２との間の配線経路（図中３８Ａ，３８Ｃ）が決定される。そして、決定された配線経路上の配線データが生成される。この段階で配線データには配線幅ゼロが与えられる。
【００２６】
３つの接続データに対応して生成された３つの配線データが、個別配線データとして保存される。この３つの配線は、共通の出力端子Ｐｘに接続されているので、少なくとも出力端子Ｐｘに接続される部分は共通の配線経路上に形成可能である。そこで、配線経路決定工程Ｓ２では３つの接続経路で共通化可能な部分が検出され、図８に示すとおり、３つの接続配線は、共通配線部分３８Ａ，３８Ｅと個別配線部分３８Ｂ、３８Ｃ、３８Ｄとで構成される。つまり、ネットリストの接続データ５２に対する個別配線データは配線３８Ａ，３８Ｂからなり、接続データ５６に対する個別配線データは配線３８Ａ，３８Ｅ，３８Ｄからなり、接続データ５４に対する個別配線データは配線３８Ａ，３８Ｅ，３８Ｃからなる。この３つの個別配線データによれば、配線３８Ａ，３８Ｅが共通配線部分、配線３８Ｂ、３８Ｃ、３８Ｄが個別配線部分である。
【００２７】
つぎに、ライブラリ１８を参照し、各個別配線データに入力端子に与えられた配線幅データを与える（Ｓ３）。図９に示されるとおり、ドライバ回路３０の出力端子Ｐｘとセル３６の入力端子Ｐ３とを接続する接続データ５６には、入力端子Ｐ３の配線幅データＷ３が与えられる。つまり、図８にしめされた共通配線部分３８Ａ、３８Ｅと個別配線部分３８Ｂとからなる個別配線データ５６には、配線幅データＷ３が与えられる。さらに、図１０に示されるとおり、出力端子Ｐｘとセル３４の入力端子Ｐ２とを接続する接続データ５４には、入力端子Ｐ２の配線幅データＷ２が与えられる。また、図１１に示されるとおり、出力端子Ｐｘとセル３２の入力端子Ｐ１とを接続する接続データ５２には、入力端子Ｐ１の配線幅データＷ１が与えられる。このように、全ての個別配線（出力端子と入力端子間のそれぞれの接続配線）に対して工程Ｓ３が実行される（Ｓ４）。そのため、共通配線部分３８Ａには、配線幅データＷ３とＷ２とＷ１とが与えられ、共通配線部分３８Ｅには、配線幅データＷ２，Ｗ３が与えられる。また、個別配線部分３８Ｂ、３８Ｃ、３８Ｄには、配線幅データＷ１，Ｗ２，Ｗ３がそれぞれ与えられる。
【００２８】
すなわち、図１１に示されるとおり、各個別配線データ５２，５４，５６にはそれぞれ配線幅データＷ１，Ｗ２，Ｗ３を与えることで、たとえ一つの配線３８であっても、異なる配線幅を与えることができる。
【００２９】
以上のように回路ブロックが配置され、それらを接続する配線データが生成されると、それらのデータを有するレイアウト設計データ２４が出力される。このレイアウト設計データ２４は、露光パターン生成装置２６に供給され、露光パターンデータに変換される。
【００３０】
図６は、露光パターン生成プロセスのフローチャート図である。露光パターン生成装置２６は、レイアウト設計データ２４に含まれる設計データから、各配線をポリゴン化する（Ｓ１０）。その結果、各配線データ５２，５４，５６は、図１１に示されるようなポリゴン（図中Ｗ１，Ｗ２，Ｗ３）データに変換される。ポリゴンデータは、例えば座標と幅及び高さからなる矩形データの集合である。そして、上記の生成されたポリゴンに対して論理ＯＲ処理が行われる（Ｓ１１）。論理ＯＲ処理を行うことで、互いに重なり合ったポリゴンは、共通の一つのポリゴンに変換される。その結果、図１２に示されるように、３種類のポリゴンになる。すなわち、共通配線部分３８Ａと個別配線部分３８Ｂからなる配線幅Ｗ１の第１のポリゴンと、共通配線部分３８Ｅと個別配線部分３８Ｃからなる配線幅Ｗ２の第２のポリゴンと、個別配線部分３８Ｄからなる配線幅Ｗ３の第３のポリゴンとに変換される。さらに、露光パターン生成装置２６は、近接効果に対応したＯＰＣ（光学パターン修正）処理などの露光用処理を行い（Ｓ１２）、露光パターンデータ２８を出力する。
【００３１】
図１１に示されるとおり、接続データ５２，５４，５６に対応する個別配線データに配線幅データＷ１，Ｗ２，Ｗ３を与えると、配線経路を中心に与えられた配線幅のパターンが生成される。そのため、配線パターンが互いに重なり合うところでは左右両端の位置が異なり、縦のパターンとセル３２，３６，３４との間のスペース６０，６２が無駄なスペースになる場合がある。そこで、図５のレイアウト設計プロセスにおいて、重なり合う共通配線部分の配線パターンの片端を一致させる処理が有効になる。
【００３２】
図１３は、配線パターンの端部一致処理を行った場合の配線パターンを示す図である。この配線パターンの端部一致処理は、共通配線部３８Ａ，３８Ｅに属する接続データ５２，５４，５６のうち、最大配線幅Ｗ１より小さい配線幅Ｗ２，Ｗ３が与えられた接続データ５４，５６の配線経路を、それらの一方の端部が一致するように左右または上下のいずれかの方向にずらす処理である。図１３の例では、接続データ５６，５４の縦方向の配線経路が右側に（Ｗ１−Ｗ２）／２、（Ｗ１−Ｗ３）／２にそれぞれずらされている。その結果、縦方向の配線パターンの右端（図中矢印）が一致し、それにより左端側に大きなスペース６４が確保されている。ずらす方向は、左右、上下いずれでも良い。また、図１３において共通配線部３８Ａの横方向のパターンについても上下いずれかの方向にずらしても良い。ただし、その場合はスペースの効率にはならない。
【００３３】
図１４は、別のレイアウト設計プロセスのフローチャート図である。そして、図１５〜図１８はそのレイアウト設計プロセスを説明するレイアウト図である。図１４のレイアウト設計プロセスでは、最初のセルやマクロなどの回路ブロックの配置工程Ｓ１は、図５の例と同じである。次に、ネットリスト１６内の接続データにしたがって、チップ領域内に配置された回路ブロックの端子間の配線経路を決定する（Ｓ２）。それにより配線幅ゼロの配線データが生成される。このとき、各接続データ５２，５４，５６に対する配線データのうち、共通化可能な配線部分は同じ配線経路上に配置される。
【００３４】
そこで、配線データは、複数のセグメントデータに変換される（Ｓ２１）。セグメントは、例えば配線を構成する水平方向及び垂直方向の直線であり、図１５に示されるとおり、３つの配線データが、７つのセグメントデータ３８Ｈ〜３８Ｎに変換され、図１５の表に示されるとおり、各セグメントデータには配線幅ゼロが与えられる。但し、ネットリストの接続５２の配線はセグメント３８Ｈ，３８Ｉ，３８Ｊよりなり、接続５４の配線はセグメント３８Ｈ，３８Ｉ，３８Ｋ，３８Ｍ，３８Ｎよりなり、接続５６の配線はセグメントＨ，Ｉ，Ｋ，Ｌよりなることが、表に示されるようにそれぞれ関連づけられている。
【００３５】
次に、３つの接続５２，５４，５６に対して、それらの接続に属する入力端子の配線幅データが与えられる（Ｓ２２）。配線幅データはライブラリ１８に格納されている。以下の例では、接続５６，５４，５２の順に配線幅データが与えられるものとする。図１６に示されるとおり、接続５６に関連づけされたセグメント３８Ｈ，３８Ｉ，３８Ｋ，３８Ｌに接続５６の入力端子Ｐ３の配線幅データＷ３が与えられる。さらに、図１７に示されるとおり、接続５４に関連づけられたセグメント３８Ｈ，３８Ｉ，３８Ｋ，３８Ｍ，３８Ｎに接続５６の入力端子Ｐ２の配線幅データＷ２が与えられる。セグメント３８Ｈ，３８Ｉ，３８Ｋの配線幅データは、元のデータＷ３より新たなデータＷ２のほうが大きいので、新たなデータＷ２に書き換えられる。最後に、図１８に示されるとおり、接続５２に関連づけられたセグメント３８Ｈ，３８Ｉ，３８Ｊに接続５２の入力端子Ｐ１の配線幅データＷ１が与えられる。この場合は、セグメント３８Ｈ，３８Ｉのデータが新たな配線幅データＷ１に書き換えられる。上記の処理は、全ての接続配線に配線幅データが与えられるまで繰り返される（Ｓ４）。
【００３６】
このレイアウト設計プロセスの自動配線処理では、接続データに対して配線経路を決定し、その配線を複数のセグメントに分割し、各接続配線に配線幅データを与えるときに、各セグメントの配線幅データを最も大きな幅データにするよう処理する。その結果、共通配線部分のセグメント３８Ｈ，３８Ｉには配線幅データＷ１が、もう一つの共通配線部分のセグメント３８Ｋには配線幅データＷ２が与えられ、３つの個別配線部分のセグメント３８Ｊと、３８Ｌと、３８Ｍ及び３８Ｎには、それぞれ対応する配線幅データＷ１，Ｗ３，Ｗ２が与えられる。つまり、ドライバ３０とセル３２，３４，３６を接続する配線に、異なる配線幅データが与えられる。それにより、無駄な配線パターンの発生が抑えられ、スペース効率を高めることができる。
【００３７】
この自動配線処理においても、セグメントを中心にして与えられた配線幅のパターンを生成したため、図１８中のスペース６０，６２が無駄に生成されている。そこで、図１９に矢印で示されるとおり、縦方向に連続するセグメントのパターンの左右一方の端部（右端）をそろえるように、端部一致処理が行われることが望ましい。そのために、複数のセグメントをスキャンして、縦方向または横方向に連続して並ぶセグメントグループを検出し（図１９の例ではセグメント３８Ｉ，３８Ｋ，３８Ｍ）、そのセグメントグループの一方の端部を一致させるようセグメント位置をずらす。その結果、広いスペース６４が生成され、他の配線パターンを効率的に配置することができる。端部一致処理対象のセグメントグループを検出するためには、セグメントの両端の座標に注目し、Ｘ座標が一致しＹ座標が連続していれば縦方向に並んだセグメントグループとし、Ｙ座標が一致しＸ座標が連続していれば横方向にならんだセグメントグループとすればよい。
【００３８】
以上説明したレイアウト設計プロセスでは、自動配線工程にて、ネットリストの接続データに対する配線経路を求め、共通にすべき部分を同じ位置に配置したあと、それぞれの接続に入力端子の配線幅データを与えることで、一つの配線に複数の配線幅データを与えることができる。その場合のデータ処理の方法は、様々な方法が考えられ、上記のように、端子間の接続配線データにそれぞれ配線幅データを与えてもよく（図５、図８〜１１の例）、また、共通化された配線を複数のセグメントに分けて、端子間の接続データに対応してそれぞれの配線幅データを与え、セグメントには最大の配線幅データを割り当ててもよい（図１５〜１８）。あるいは、それ以外にも当業者により種々変更可能である。
【００３９】
なお、セグメントは、水平方向または垂直方向の直線にしたが、それ以外の単位であってもよい。図１５において、セグメント３８Ｈ，３８Ｉをひとつのセグメント、セグメント３８Ｍ、３８Ｎをひとつのセグメントにしてもよい。つまり、出力端子または入力端子から出発して分岐点に達するまでの単位をセグメントとしてもよい。
【００４０】
以上、実施の形態例をまとめると以下の付記の通りである。
【００４１】
（付記１）複数の回路ブロックの端子間を接続する配線データを生成する自動配線方法において、
チップ領域内に配置された複数の回路ブロックの端子間であって、共通の出力端子と複数の入力端子との間をそれぞれ接続する配線が、共通に配置される共通配線部分と前記入力端子にそれぞれ接続される個別配線部分とを有する配線データになるよう、配線経路を決定する第１の工程と、
当該経路が決定された配線データに当該配線が接続される入力端子の配線幅データを与え、前記共通配線部分には前記複数の入力端子の最大配線幅データが与えられ、前記個別配線部分には対応する入力端子の配線幅データが与えられる第２の工程とを有することを特徴とする自動配線方法。
【００４２】
（付記２）付記１において、
前記経路が決定された配線データは、前記複数の入力端子に対応して前記共通配線部分と個別配線部分とをそれぞれ有する複数の個別配線データを有し、
前記第２の工程にて、当該複数の個別配線データに対して対応する入力端子の配線幅データがそれぞれ与えられることを特徴とする自動配線方法。
【００４３】
（付記３）付記１において、
前記経路が決定された配線データは、前記共通配線部分を有する少なくとも１つの共通配線セグメントデータと、前記個別配線部分をそれぞれ有する複数の個別配線セグメントデータとを有し、
前記第２の工程にて、前記個別配線セグメントデータには対応する入力端子の配線幅データが与えられ、前記共通配線セグメントデータには前記複数の入力端子のうち最大配線幅データが与えられることを特徴とする自動配線方法。
【００４４】
（付記４）付記１において、
さらに、第１の方向において連続して配置された前記共通配線部分と個別配線部分とに対して、前記第１の方向と直交する第２の方向における端部が一致するよう前記個別配線部または共通配線部の位置を前記第２の方向にずらす端部一致処理工程を有することを特徴とする自動配線方法。
【００４５】
（付記５）複数の回路ブロックの端子間を接続する配線データを生成する自動配線方法において、
チップ領域内に配置された複数の回路ブロックの端子間であって、共通の出力端子と複数の入力端子との間をそれぞれ接続する配線に対して、共通に配置される共通配線部分と前記入力端子にそれぞれ接続される個別配線部分とを有する配線データを生成する第１の工程と、
当該生成された配線データに、前記個別配線部分が接続される入力端子それぞれの配線幅データを与える第２の工程とを有することを特徴とする自動配線方法。
【００４６】
（付記６）付記５において、
前記第２の工程にて、前記共通配線部分には少なくとも前記複数の入力端子の最大配線幅データが与えられ、前記個別配線部分には対応する入力端子の配線幅データが与えられることを特徴とする自動配線方法。
【００４７】
（付記７）複数の回路ブロックの端子間を接続する配線データを生成する自動配線手順をコンピュータに実行させる自動配線プログラムにおいて、
前記自動配線手順は、
チップ領域内に配置された複数の回路ブロックの端子間であって、共通の出力端子と複数の入力端子との間をそれぞれ接続する配線が、共通に配置される共通配線部分と前記入力端子にそれぞれ接続される個別配線部分とを有する配線データになるよう、配線経路を決定する第１の手順と、
当該経路が決定された配線データに当該配線が接続される入力端子の配線幅データを与え、前記共通配線部分には前記複数の入力端子の最大配線幅データが与えられ、前記個別配線部分には対応する入力端子の配線幅データが与えられる第２の手順とを有することを特徴とする自動配線プログラム。
【００４８】
（付記８）付記７において、
前記経路が決定された配線データは、前記複数の入力端子に対応して前記共通配線分と個別配線部分とをそれぞれ有する複数の個別配線データを有し、
前記第２の手順にて、当該複数の個別配線データに対して対応する入力端子の配線幅データがそれぞれ与えられることを特徴とする自動配線プログラム。
【００４９】
（付記９）付記７において、
前記経路が決定された配線データは、前記共通配線部分を有する少なくとも１つの共通配線セグメントデータと、前記個別配線部分をそれぞれ有する複数の個別配線セグメントデータとを有し、
前記第２の手順にて、前記個別配線セグメントデータには対応する入力端子の配線幅データが与えられ、前記共通配線セグメントデータには前記複数の入力端子のうち最大配線幅データが与えられることを特徴とする自動配線プログラム。端子の配線幅データが与えられることを特徴とする自動配線方法。
【００５０】
（付記１０）複数の回路ブロックの端子間を接続する配線データを生成する自動配線手順をコンピュータに実行させる自動配線プログラムにおいて、
前記手順は、
チップ領域内に配置された複数の回路ブロックの端子間であって、共通の出力端子と複数の入力端子との間をそれぞれ接続する配線に対して、共通に配置される共通配線部分と前記入力端子にそれぞれ接続される個別配線部分とを有する配線データを生成する第１の手順と、
当該生成された配線データに、前記個別配線部分が接続される入力端子それぞれの配線幅データを与える第２の手順とを有することを特徴とする自動配線プログラム。
【００５１】
（付記１１）付記１０において、
前記第２の手順にて、前記共通配線部分には少なくとも前記複数の入力端子の最大配線幅データが与えられ、前記個別配線部分には対応する入力端子の配線幅データが与えられることを特徴とする自動配線プログラム。
【００５２】
【発明の効果】
以上、本発明によれば、複数の端子間を接続する単一の配線に異なる配線幅データを与えることができ、接続される入力端子に最適の配線幅の配線パターンを生成することができるので、スペース効率が改善される。
【図面の簡単な説明】
【図１】本実施の形態におけるレイアウト設計装置の構成例を示す図である。
【図２】本実施の形態の自動配線方法を説明するための回路例を示す図である。
【図３】回路ブロックのライブラリの一例を示す図である。
【図４】図２の回路のネットリスト例を示す図である。
【図５】レイアウト設計プロセスのフローチャート図である。
【図６】露光パターン生成プロセスのフローチャート図である。
【図７】図５のレイアウト設計プロセスを説明するレイアウト図である。
【図８】図５のレイアウト設計プロセスを説明するレイアウト図である。
【図９】図５のレイアウト設計プロセスを説明するレイアウト図である。
【図１０】図５のレイアウト設計プロセスを説明するレイアウト図である。
【図１１】図５のレイアウト設計プロセスを説明するレイアウト図である。
【図１２】論理ＯＲ処理後の配線パターンを示す図である。
【図１３】配線パターンの端部一致処理を行った場合の配線パターンを示す図である。
【図１４】別のレイアウト設計プロセスのフローチャート図である。
【図１５】図１４のレイアウト設計プロセスを説明するレイアウト図である。
【図１６】図１４のレイアウト設計プロセスを説明するレイアウト図である。
【図１７】図１４のレイアウト設計プロセスを説明するレイアウト図である。
【図１８】図１４のレイアウト設計プロセスを説明するレイアウト図である。
【図１９】配線パターンの端部一致処理を行った場合の配線パターンを示す図である。
【符号の説明】
２０：セル／マクロ配置プログラム、２２：自動配線プログラム
２４：レイアウト設計データ、３０〜３６：回路ブロック
５２〜５６：接続データ、個別配線データ、Ｗ１〜Ｗ３：配線幅データ
【図１】
2004253715.tif 000003
【図２】
2004253715.tif 000004
【図３】
2004253715.tif 000005
【図４】
2004253715.tif 000006
【図５】
2004253715.tif 000007
【図６】
2004253715.tif 000008
【図７】
2004253715.tif 000009
【図８】
2004253715.tif 000010
【図９】
2004253715.tif 000011
【図１０】
2004253715.tif 000012
【図１１】
2004253715.tif 000013
【図１２】
2004253715.tif 000014
【図１３】
2004253715.tif 000015
【図１４】
2004253715.tif 000016
【図１５】
2004253715.tif 000017
【図１６】
2004253715.tif 000018
【図１７】
2004253715.tif 000019
【図１８】
2004253715.tif 000020
【図１９】
2004253715.tif 000021