(57)【要約】【課題】ＩＣの試験において、コンデンサの放電電流によって被試験ＩＣが劣化するのを抑止することができるＩＣテスト装置およびＩＣテスト方法を提供する。【解決手段】テスト開始時に低周波ノイズ除去コンデンサ３の一端をディスチャージ抵抗７の一端に接続して内部の電荷を放電し、テスト途中において、低周波ノイズ除去コンデンサ３とテスト電源ユニット２の出力端との間の接続を外した時、低周波ノイズ除去コンデンサ３の一端をディスチャージ抵抗７の一端に接続して内部の電荷を放電し、テスト終了時において低周波ノイズ除去コンデンサ３の一端をディスチャージ抵抗７の一端に接続して内部の電荷を放電する。【選択図】    図１
2004354233.tif 000002
【特許請求の範囲】
【請求項１】
被試験ＩＣにテスト電圧を出力するテスト電源ユニットと、ＩＣテストの開始時またはテスト途中において前記テスト電源ユニットの出力端に接続されるノイズ除去用のコンデンサとを具備するＩＣテスト装置において、
前記コンデンサの電荷を放電するための抵抗器と、
ＩＣテストの開始時またはＩＣテスト途中において前記コンデンサの一端を前記抵抗器に接続して前記コンデンサの電荷を放電させる切替手段と、
を具備することを特徴とするＩＣテスト装置。
【請求項２】
前記切換手段は、共通接点と第１、第２の接点とを有するリレーであり、前記共通接点が前記コンデンサに接続され、前記第１の接点が前記テスト電源ユニットの出力端に接続され、前記第２の接点が前記抵抗器の一端に接続されていることを特徴とする請求項１に記載のＩＣテスト装置。
【請求項３】
テスト電圧を出力するテスト電源ユニットの出力端に、ノイズ除去用のコンデンサを着脱してテストを行うＩＣテスト方法において、
テスト開始時に前記コンデンサの一端を放電用抵抗器の一端に接続して内部の電荷を放電し、
テスト途中において、前記コンデンサと前記テスト電源ユニットの出力端との間の接続を外した時、前記コンデンサの一端を前記放電用抵抗器の一端に接続して内部の電荷を放電し、
テスト終了時において前記コンデンサの一端を前記放電用抵抗器の一端に接続して内部の電荷を放電する
ことを特徴とするＩＣテスト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＬＳＩなどの半導体集積回路（ＩＣ）のスタティックテストならびにファンクションテストを行うＩＣテスト装置およびＩＣテスト方法に関する。
【０００２】
【従来の技術】
従来のＩＣテスト装置の構成を図３に示す。図において１は試験対象となる被試験ＩＣである。２は被試験ＩＣ１に電圧信号を供給するテスト電源ユニットである。３は信号中の低周波ノイズを除去する低周波ノイズ除去コンデンサである。４は被試験ＩＣ１と低周波ノイズ除去コンデンサ３との接続のオン／オフを制御する接続制御リレーである。５は電圧信号中の高周波ノイズを除去する高周波ノイズ除去コンデンサである。１１は被試験ＩＣ１上に設けられ、テスト電源ユニット２からの電圧信号の入力部となる電源ピンである。
【０００３】
次に、上記構成のＩＣ試験回路を用いたＩＣのスタティックテストおよびファンクションテストについて説明する。まず、ＩＣのスタティックテストにおいては接続制御リレー４がオフとなり、低周波ノイズ除去コンデンサ３が被試験ＩＣ１から外された状態で試験対象の電源ピン１１に直流電圧が印加され、このとき流れる電流が規定の範囲内であるかどうかの検査が行われる。一方、ファンクションテストにおいては接続制御リレー４がオンとなり、低周波ノイズ除去コンデンサ３が被試験ＩＣ１に接続された状態で試験対象の電源ピン１１に特定のパターンを有する電圧信号が印加され、被試験ＩＣ１の出力パターンを入力パターンと比較することによって被試験ＩＣ１が規定の動作を行うかどうかの検査が行われる。
【０００４】
上述した従来のＩＣの試験においては、接続制御リレー４のオンとオフは数回実施される必要があり、電源ピン１１に低周波ノイズ除去コンデンサ３の過渡的な放電電流が印加される。
特許文献１にはＩＣ試験装置を用いたスタティックテスト時の電流の測定結果からコンデンサの過渡的な放電電流分を減算することによって定常的な電流のみを測定する手法が紹介されている。
【０００５】
【特許文献１】
特許第２６５４８０８号公報
【０００６】
【発明が解決しようとする課題】
一方、ＩＣは動作電圧の低下に伴い、電気的ストレスに対して敏感になっている。上述した従来のＩＣの電気的試験においては、被試験ＩＣ１に低周波ノイズ除去コンデンサ３の放電電流が流入し、この放電電流によって被試験ＩＣ１が劣化するという問題があった。
【０００７】
本発明は、上述した問題点に鑑みてなされたものであって、コンデンサの放電電流の原因である充電電荷を放電するための放電用抵抗器を具備することにより、コンデンサの放電電流によるＩＣの劣化を抑止することができるＩＣテスト装置およびＩＣテスト方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、試験ＩＣにテスト電圧を出力するテスト電源ユニットと、ＩＣテストの開始時またはテスト途中において前記テスト電源ユニットの出力端に接続されるノイズ除去用のコンデンサとを具備するＩＣテスト装置において、前記コンデンサの電荷を放電するための抵抗器と、ＩＣテストの開始時またはＩＣテスト途中において前記コンデンサの一端を前記抵抗器に接続して前記コンデンサの電荷を放電させる切替手段とを具備することを特徴とするＩＣテスト装置である。
【０００９】
請求項２に記載の発明は、請求項１に記載のＩＣテスト装置において、前記切換手段は、共通接点と第１、第２の接点とを有するリレーであり、前記共通接点が前記コンデンサに接続され、前記第１の接点が前記テスト電源ユニットの出力端に接続され、前記第２の接点が前記抵抗器の一端に接続されていることを特徴とする。
【００１０】
請求項３に記載の発明は、テスト電圧を出力するテスト電源ユニットの出力端に、ノイズ除去用のコンデンサを着脱してテストを行うＩＣテスト装置において、テスト開始時に前記コンデンサの一端を放電用抵抗器の一端に接続して内部の電荷を放電し、テスト途中において、前記コンデンサと前記テスト電源ユニットの出力端との間の接続を外した時、前記コンデンサの一端を前記放電用抵抗器の一端に接続して内部の電荷を放電し、テスト終了時において前記コンデンサの一端を前記放電用抵抗器の一端に接続して内部の電荷を放電することを特徴とするＩＣテスト方法である。
【００１１】
【発明の実施の形態】
以下、図面を参照し、この発明の一実施の形態について説明する。図１は、この発明の実施の形態によるＩＣテスト装置の構成を示すブロック図である。このＩＣテスト装置において被試験ＩＣ１、テスト電源ユニット２、低周波ノイズ除去コンデンサ３、高周波ノイズ除去コンデンサ５、電源ピン１１は図３で示した従来のＩＣテスト装置と同一である。６は接点（ａ）、接点（ｂ）、共通接点（ｃ）を有する切替制御リレーであり、テスタ２０からの制御信号に基づいて共通接点（ｃ）が接点（ａ）または接点（ｂ）に接続される。７は低周波ノイズ除去コンデンサ３の充電電荷を放電するディスチャージ抵抗である。切り替え制御リレー６の接点（ａ）はテスト電源ユニット２の出力端に接続され、接点（ｂ）はディスチャージ抵抗７の一端に接続され、共通接点（ｃ）は低周波ノイズ除去コンデンサ３の一端に接続されている。低周波ノイズ除去コンデンサ３およびディスチャージ抵抗７の他端は接地されている。２０はテスト電源ユニット２および切替制御リレー６を制御するテスタである。
【００１２】
次に、ＩＣテスト装置を用いて被試験ＩＣ１のスタティックテストおよびファンクションテストを行う場合の動作を図２のフローチャートを参照して説明する。まず、テスタ２０が切替制御リレー６の共通接点（ｃ）を接点（ｂ）に接続し、低周波ノイズ除去コンデンサ３の残留電荷をディスチャージ抵抗７を介して放電する（ステップＳ１０１）。続いてスタティックテストが行われ、被試験ＩＣ１の諸特性がチェックされる（ステップＳ１０２）。
【００１３】
次に、スタティックテストの結果に基づいて被試験ＩＣ１の静特性が規定内であるかどうかの判定が行われる（ステップＳ１０３）。ここで特性が規定外であった場合には被試験ＩＣ１は不良であると判定され（ステップＳ１１０）、テストが終了する。一方、特性が規定内であった場合には、テスタ２０が切替制御リレー６の共通接点（ｃ）と接点（ａ）を接続し、低周波ノイズ除去コンデンサ３の一端をテスト電源ユニット２に接続する。これにより、低周波ノイズ除去コンデンサ３にはテスト電源ユニット２から電源が供給され、電荷が蓄積される（ステップＳ１０４）。続いてファンクションテストが行われ、被試験ＩＣ１の動作がチェックされる（ステップＳ１０５）。
【００１４】
次に、ファンクションテストの結果に基づいて被試験ＩＣ１が所望の動作を行ったかどうかの判定が行われる（ステップＳ１０６）。ここで被試験ＩＣ１が所望の動作を行わなかった場合には被試験ＩＣ１は不良であると判定され（ステップＳ１２０）、テストが終了する。一方、所望の動作が得られた場合には、被試験ＩＣ１は良好であると判定される（ステップＳ１０７）。続いて切替制御リレー６の共通接点（ｃ）および接点（ｂ）が接続され、低周波ノイズ除去コンデンサ３の一端がディスチャージ抵抗７に接続され、低周波ノイズ除去コンデンサ３に充電された電荷が放電され（ステップＳ１０８）、テストが終了する。
【００１５】
なお、上述したファンクションテストにおいては、切替制御リレー６の共通接点（ｃ）と接点（ａ）の接続および共通接点（ｃ）と接点（ｂ）の接続が互いに繰り返し切り替えられる。これにより、ある時点では低周波ノイズ除去コンデンサ３がテスト電源ユニット２に接続され、別のある時点では低周波ノイズ除去コンデンサ３がディスチャージ抵抗７に接続されるという動作が繰り返され、低周波ノイズ除去コンデンサ３は充電と放電を繰り返す。
【００１６】
なお、低周波ノイズ除去コンデンサ３、高周波ノイズ除去コンデンサ５の値は例えばそれぞれ２２μＦ、０．１μＦである。また、電荷の放電に要する時間を例えば２〜３ｍｓと設定するとディスチャージ抵抗７の値は１００Ωとなる。Ｃを低周波ノイズ除去コンデンサ３の値、Ｖを低周波ノイズ除去コンデンサ３の充電電圧、Ｉを放電時の初期電流とすると、電荷の放電に要する時間ｔは次式のようになる。
2004354233.tif 000003
【００１７】
【発明の効果】
以上説明したように、この発明によれば、ＩＣの試験中にコンデンサに充電された電荷を放電するための抵抗を具備することにより、コンデンサの放電電流によるＩＣの劣化を抑止することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるＩＣテスト装置の構成を示すブロック図である。
【図２】同実施の形態におけるスタティックテストとファンクションテスト時のＩＣテスト装置の動作を表すフローチャートである。
【図３】従来のＩＣテスト装置の構成を示すブロック図である。
【符号の説明】
１…被試験ＩＣ、２…テスト電源ユニット、３…低周波ノイズ除去コンデンサ、４…接続制御リレー、５…高周波ノイズ除去コンデンサ、６…切替制御リレー、７…ディスチャージ抵抗、１１…電源ピン、２０…テスタ
【図１】
2004354233.tif 000004
【図２】
2004354233.tif 000005
【図３】
2004354233.tif 000006