(57)【要約】【課題】ハイサイド出力信号を発生するフリップフロップに同時にハイレベルのセット信号及びリセット信号が加えられても誤動作しないようにする。【解決手段】ハイサイド側とローサイド側のメインスイッチング素子Ｑ１、Ｑ２で構成されるハーフブリッジ形のスイッチング回路と、メインスイッチング素子Ｑ１、Ｑ２をオンさせるハイサイド出力信号ＨＯと、ローサイド出力信号ＬＯを出力するドライブ回路２とを備えたハーフブリッジ形インバータ回路において、ハイサイド出力信号部のセット信号とリセット信号を発生するパルス発生回路３２と、リセット優先型フリップフロップ３４で構成する。【選択図】    図３
2004274866.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイド側のメインスイッチング素子及びローサイド側のメインスイッチング素子で構成されるハーフブリッジ形のスイッチング回路と、前記ハイサイド側のメインスイッチング素子をオンさせるハイサイド出力信号及びローサイド側のメインスイッチング素子をオンさせるローサイド出力信号を出力するドライブ回路とを備えたハーフブリッジ形インバータ回路において、
ハイサイド出力信号部のセット信号とリセット信号を発生するパルス発生回路と、前記セット信号及びリセット信号が同時にハイレベルにされたとき、ハイサイド出力信号をオフさせるリセット優先型フリップフロップとで構成したことを特徴とするハーフブリッジ形インバータ回路。
【請求項２】
前記リセット優先型フリップフロップはパルス発生回路からのセット信号をインバートするインバータと、該インバータの出力信号とパルス発生回路からのリセット信号が加えられるノアゲートと、セット端子に前記ノアゲートからの出力信号が加えられ、リセット端子にパルス発生回路からのリセット信号が加えられるＲＳフリップフロップとよりなることを特徴とする請求項１記載のハーフブリッジ形インバータ回路。
【請求項３】
前記パルス発生回路からのセット信号及びリセット信号をレベルシフト回路でレベルシフトすることを特徴とする請求項１記載のハーフブリッジ形インバータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はハーフブリッジ形インバータ回路に関し、特にノイズで誤動作することがないようにしたハーフブリッジ形インバータ回路に関する。
【０００２】
【従来の技術】
図１にハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。負荷回路のＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサである。
【０００３】
図２は例えばモータ等の負荷Ｄが動作される時の動作波形を示している。前記メインスイッチング素子Ｑ１、Ｑ２のゲート・ソース間には交互にゲート・ソース間電圧ＶＧＳ１及びＶＧＳ２が加わり、動作中メインスイッチング素子Ｑ１、Ｑ２は交互にオン、オフを繰返す。
【０００４】
ハイサイド側メインスイッチング素子Ｑ１はＶＧＳ１がハイとなるとオンし、ＩＤ１に示すドレイン電流が流れる。これにより、Ｌ、Ｃ１および負荷Ｄで構成される負荷回路に方形波の電圧が印加され、正弦波状の負荷電流Ｉ１が流れる。
【０００５】
ローサイド側メインスイッチング素子Ｑ２はＶＧＳ２がハイになるとオンし、ドレイン電流ＩＤ２が流れる。これにより、負荷回路に蓄積されたエネルギーが放出され、負荷電流Ｉ１はマイナス方向に減少する。
【０００６】
通常のハーフブリッジ形インバータ回路では、負荷回路の共振周波数より高い遅相領域の周波数で動作させる。従って、負荷電流Ｉ１はメインスイッチング素子Ｑ１、Ｑ２のスイッチング周波数により変化させることができるので、負荷Ｄの回転速度等の調整が可能となる。
【０００７】
図１より、制御回路１からの出力信号をドライブ回路２で所定のドライブ信号（例えば、ＶＧＳ１、ＶＧＳ２）に変換して、メインスイッチング素子Ｑ１、Ｑ２が駆動される。
【０００８】
図６にこのドライブ回路２の具体的な回路ブロックを示す。すなわち、信号入力回路２１と、パルス発生回路２４と、レベルシフト回路２５と、パルスフィルタ回路２６と、ラッチ回路を構成するＲＳフリップフロップ回路２７と、ハイサイド側およびローサイド側のメインスイッチング素子Ｑ１、Ｑ２を駆動するドライブ信号を供給する出力回路２８、２９より構成される。
【０００９】
図５に示すようにドライブ回路２は制御回路１からの出力信号を信号入力回路２１で整形した後、ハイサイド出力信号ＨＯとローサイド出力信号ＬＯが形成される。ハイサイド出力信号ＨＯとローサイド出力信号ＬＯにはメインスイッチング素子Ｑ１、Ｑ２が同時にオンしないようにしている。
【００１０】
前記パルス発生回路２４には出力信号ＰＧＩＮが入力され、セット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を出力する。これらの信号は次の高電圧へのレベルシフト回路２５に入力されて、高電圧のセット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）に変換される。これらの信号はパルスフィルタ回路２６で一定のパルス幅以上の信号を通過させて、ＲＳフリップフロップ回路２７のセットおよびリセットを行い、出力回路２８からハイサイド出力信号ＨＯを出力する。
【００１１】
【特許文献１】
米国特許第５、５４５、９５５号明細書
【００１２】
【発明が解決しようとする課題】
前述のハーフブリッジ形インバータ回路では、パルス発生回路から発生されるＯＵＴ［Ｓｅｔ］信号及びＯＵＴ［Ｒｅｓｅｔ］をレベルシフトしＲＳフリップフロップのセット端子又はリセット端子に加える。ＲＳフリップフロップはＯＵＴ［Ｓｅｔ］信号又はＯＵＴ［Ｒｅｓｅｔ］がハイレベルになる毎に、セット又はリセットし、ハイサイド出力信号ＨＯを得ている。
【００１３】
しかし図５に示すように、ノイズ等によりフリップフロップのセット端子及びリセット端子に加えられるセット信号及びリセット信号が同時にハイレベルになると、ＲＳフリップフロップが誤動作し、安定してハイサイド出力信号が得られないことになる。
【００１４】
【課題を解決するための手段】
本発明はノイズによりパルス信号発生回路から発生されるセット信号及びリセット信号が同時にオンしても誤動作しないようにしたもので、
ハイサイド側のメインスイッチング素子とローサイド側のメインスイッチング素子で構成されるハーフブリッジ形のスイッチング回路と、前記ハイサイド側のメインスイッチング素子をオンさせるハイサイド出力信号及びローサイド側のメインスイッチング素子をオンさせるローサイド出力信号を出力するドライブ回路とを備えたハーフブリッジ形インバータ回路において、ハイサイド出力信号部のセット信号とリセット信号を発生するパルス発生回路と、ノイズにより前記セット信号及びリセット信号が同時にハイレベルにされたときは、ハイサイド出力信号がオフされるリセット優先型フリップフロップで構成したハーフブリッジ形インバータ回路を提供する。
【００１５】
また本発明は前記リセット優先型フリップフロップがパルス発生回路からのセット信号をインバートするインバータと、該インバータの出力信号とパルス発生回路からのリセット信号が加えられるノアゲートと、セット端子に前記ノアゲートからの出力信号が加えられ、リセット端子にパルス発生回路からのリセット信号が加えられるＲＳフリップフロップとよりなるハーフブリッジ形インバータ回路を提供する。
【００１６】
さらに本発明は前記パルス発生回路からのセット信号及びリセット信号をレベルシフト回路でレベルシフトするハーフブリッジ形インバータ回路を提供する。
【００１７】
【発明の実施の形態】
本発明の実施の形態について図１から図５を参照して説明する。
【００１８】
図１にハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。負荷回路Ｄに接続されているＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサ、負荷回路Ｄは例えばモータ等である。
【００１９】
図２に動作波形を示し、図３に本発明のハーフブリッジ形インバータ回路に用いられたドライブ回路２のブロック図を示す。
【００２０】
図３に示すドライブ回路２は制御回路１からの出力信号を整形する信号入力回路３１と、信号入力回路からの信号により動作し、ＯＵＴ［Ｓｅｔ］信号とＯＵＴ［Ｒｅｓｅｔ］信号を発生するパルス発生回路３２と、パルス発生回路３２からの［Ｓｅｔ］信号及び［Ｒｅｓｅｔ］信号をレベルシフトするレベルシフト回路３３と、レベルシフト回路３３に接続され、一定パルス幅の信号のみを通過させるパルスフィルタ回路３４と、リセット優先フリップフロップＦＦ及びハイザイド出力信号回路３５とローサイド出力回路３６とよりなる。
【００２１】
レベルシフト回路３３はパルス発生回路３２からのＯＵＴ［Ｓｅｔ］信号をレベルシフトするトランジスタＱ１と、発生回路３２からのＯＵＴ［Ｒｅｓｅｔ］信号をレベルシフトするトランジスタＱ２とよりなる。さらにパルスフィルタ回路３４はレベルシフトされた一定パルス幅のＯＵＴ［Ｓｅｔ］信号及びＯＵＴ［Ｒｅｓｅｔ］信号を通過して、セット信号及びリセット信号を発生する。
【００２２】
リセット優先型フリップフロップＦＦはパルスフィルタ回路３４からのセット信号をインバートするインバータ３８と、一入力端子にインバータ３８でインバートされたセット信号Ｓ１が加わり、他入力端子にパルスフィルタ回路３４を通過したリセット信号がそのまま加わるノアゲート３９と、ノアゲート３９の出力信号Ｓ２が加えられるセット端子Ｓと、パルスフィルタ回路３４のリセット信号がそのまま加えられるリセット端子Ｒとを有するＲＳフリップフロップ４０よりなる。
【００２３】
図４はリセット優先型フリップフロップ回路ＦＦの真理値表で、セット信号がハイレベルでリセット信号がローレベルのときのみ、ＲＳフリップフロップ４０のＱ端子はハイレベルとなりそれ以外はローレベルとなる。
【００２４】
即ち、セット信号がハイレベルのときインバータ３８でインバータされたセット信号Ｓ１はローレベルとなる。このときリセット信号がローレベルなら、ノアゲート３９の入力端子は共にローレベルとなるので、ノアゲート３９の出力信号Ｓ２はハイレベルとなる。
【００２５】
従ってＲＳフリップフロップ４０のセット端子Ｓはハイレベルでリセット端子Ｒはローレベルであるので、ＲＳフリップフロップ４０の出力端子Ｑはハイレベルとなる。もしセット信号がハイレベルのときにリセット信号がハイレベルとなったとしても、ノアゲート３９の一の入力端子はローレベルでも他の入力端子がハイレベルとなる。そのためノアゲート３９の出力信号Ｓ２はローレベルとなるため、ＲＳフリップフロップはセットせず、Ｑ端子はローレベルのままである。
【００２６】
そしてセット信号がローレベルとなると、インバータ３８でインバートされた信号Ｓ１はハイレベルとなり、ノアゲート３９の出力端子は常にローレベルとなるので、リセット信号がハイレベルとなるとＲＳフリップフロップ４０のリセット端子Ｒはハイレベルとなり、ＲＳフリップフロップ４０は反転し出力端子Ｑはローレベルとなる。
【００２７】
次に本発明のハーフブリッジ形インバータ回路の動作を説明する。
【００２８】
制御回路１で発生された信号はドライブ回路２の信号入力回路３１に入り整形される。整形された信号はパルス発生回路３２に加わりＯＵＴ［Ｓｅｔ］信号とＯＵＴ［Ｒｅｓｅｔ］信号を発生する。パルス発生回路３２からのＯＵＴ［Ｓｅｔ］信号はレベルシフト回路３３のトランジスタＱ１でレベルシフトされ、ＯＵＴ［Ｒｅｓｅｔ］信号はトランジスタＱ２でレベルシフトされる。
【００２９】
図５に示すように、レベルシフトされたＯＵＴ［Ｓｅｔ］信号とＯＵＴ［Ｒｅｓｅｔ］信号はパルスフィルタ回路３４で一定幅以上のパルス信号を通過し、セット信号とリセット信号を発生する。
【００３０】
セット信号がハイレベルでリセット信号がローレベルのとき、インバータ３８でインバートされたセット信号Ｓ１はローレベルとなり、ノアゲート４０の入力端子は共にローレベルとなり、ノアゲート３４の出力端子はハイレベルとなる。
【００３１】
従ってＲＳフリップフロップ４０のセット端子Ｓはハイレベルとなり、リセット端子Ｒはローレベルとなるので、ＲＳフリップフロップ４０はセットされてＱ端子をハイレベルにする。Ｑ端子がハイレベルになることにより、ハイサイド出力回路３５からの出力信号ＶＧＳ１はハイレベルとなり、ハイサイド出力回路３６からの出力信号ＶＧＳ２はローレベルとなるので、ハイサイド側スイッチング素子Ｑ１がオンし、ＩＤ１に示すドレイン電流が流れる。
【００３２】
これにより、Ｌ、Ｃ１、Ｃ２およびモータ等のコイルとで構成されるバラスト回路に方形は電圧が印加され、正弦波状のバラスト電流Ｉ１が流れる。
【００３３】
次に、セット信号がローレベルとなり、リセット信号がハイレベルとなったとき、インバータ３８でインバートされたセット信号Ｓ１はハイレベルとなり、３９の出力端子はローレベルとなる。
【００３４】
従ってＲＳフリップフロップ４０のセット端子Ｓはローレベルとなり、リセット端子Ｒはハイレベルとなるので、ＲＳフリップフロップ４０はリセットされてＱ端子をローレベルにする。Ｑ端子がローレベルになることにより、信号出力回路３５からの出力信号ＶＧＳ１はローレベルとなり、信号出力回路３６からの出力信号ＶＧＳ２はハイレベルとなるので、ローサイド側スイッチング素子Ｑ２がオンし、ドレイン電流ＩＤ２が流れる。
【００３５】
これにより、バラスト回路に蓄積されたエネルギーが放出され、バラスト電流Ｉ１、フィラメント電流Ｉ２およびランプ電流Ｉ３はマイナス方向に減少する。通常のハーフブリッジ形インバータ回路では、バラスト回路の共振周波数より高い遅相領域の周波数で動作される。従って、バラスト電流１はメインスイッチング素子Ｑ１、Ｑ２のスイッチング周波数により変化させることができるので、明るさの調整が可能である。
【００３６】
ところでＲＳフリップフロップ４０がセットされＱ端子がハイレベルのとき、ノイズ等によりセット信号及びリセット信号が共にハイレベルとなったとする。リセット信号がハイレベルとなるとノアゲート３９の一方の入力端子がハイレベルとなるので、ＲＳフリップフロップ４０のセット端子Ｓはローレベルとなり、リセット端子Ｒはハイレベルとなるので、ＲＳフリップフロップ４０はリセットされ、ハイサイド出力信号ＶＳＧ１はローレベルにされる。
【００３７】
また、ＲＳフリップフロップ４０がリセットされＱ端子がローレベルのとき、ノイズ等によりセット信号とリセット信号が共にハイレベルとなる。セット信号がハイレベルとなると前述と同様にノアゲート３９の一方の入力端子がハイレベルとなるので、ＲＳフリップフロップ４０のセット端子Ｓはローレベルとなり、リセット端子Ｒはハイレベルのままとなる。そのためＲＳフリップフロップ４０はセット信号がハイレベルとされてもリセットされたままで、ハイサイド出力信号ＶＳＧ１はローレベルのままとなる。
【００３８】
このようにいずれの場合もセット信号とリセット信号が共にノイズ等により、同時にハイレベルにされたとき、ＲＳフリップフロップ４０の出力信号をローレベルにされるので、安定動作が可能である。
【００３９】
【発明の効果】
本発明はハーフブリッジ形インバータ回路において、ハイサイド出力信号部のセット信号とリセット信号を発生するパルス発生回路と、前記セット信号及びリセット信号が同時にハイレベルにされたときリセットされるリセット優先型フリップフロップで構成したので、フリップフロップのセット端子とリセット端子に同時にハイレベル信号（禁止帯信号）が入っても、ＲＳフリップフロップが誤動作するのを防止し安定動作ができる。
【図面の簡単な説明】
【図１】本発明および従来のハーフブリッジ形インバータ回路を説明する図である。
【図２】本発明および従来のハーフブリッジ形インバータ回路の動作波形を説明する図である。
【図３】本発明のハーフブリッジ形インバータ回路に用いたドライバ回路のブロック図である。
【図４】本発明のハーフブリッジ形インバータ回路に用いたリセット優先フリップフロップ回路の真理値表である。
【図５】本発明及び従来のハーフブリッジ形インバータ回路に用いたドライバ回路の動作波形を説明する図である。
【図６】従来のハーフブリッジ形インバータ回路の駆動部分の回路図である。
【符号の説明】
Ｑ１、Ｑ２      メインスイッチング素子
Ｄ１、Ｄ２            共振電流の転流ダイオード
Ｌ                        共振用リアクトル
Ｃ１                        直流成分カット用コンデンサ
１              制御回路
２              ドライバ回路
３２            パルス信号発生回路
３３            レベルシフト回路
３４            リセット優先フリップフロップ回路
３８            インバータ
３９            ノアゲート
【図１】
2004274866.tif 000003
【図２】
2004274866.tif 000004
【図３】
2004274866.tif 000005
【図４】
2004274866.tif 000006
【図５】
2004274866.tif 000007
【図６】
2004274866.tif 000008