(57)【要約】【課題】低コストで複数回のデータ書き換えが可能な半導体装置を提供する。【解決手段】半導体装置１は、ロジック及びアナログ回路２と、記憶部３とを具備する。記憶部３は、ワンタイムＰＲＯＭセルアレイを各々が含む記憶回路４〜７と、外部から入力される選択信号に応じて、記憶回路４〜７の中から１個の記憶回路を選択し、選択された記憶回路に対して動作するように指示する動作指示信号を出力する選択回路８と、制御回路９と、高電圧回路１０とを具備する。【選択図】  図２
2004272569.tif 000002
【特許請求の範囲】
【請求項１】
複数のワンタイムＰＲＯＭセルを各々が含む複数の記憶回路と、
外部から入力される選択信号に応じて、前記複数の記憶回路の中から１個の記憶回路を選択し、選択された記憶回路に対して動作するように指示する動作指示信号を出力する選択回路と、
を具備する半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ワンタイムＰＲＯＭセルを有する半導体装置に関する。
【０００２】
【従来の技術】
従来より、ワンタイムＰＲＯＭ、ＥＥＰＲＯＭ等の不揮発性メモリセルを具備する半導体装置が用いられている。ワンタイムＰＲＯＭの各セルは、１回のデータ書き換えが可能であり、ＥＥＰＲＯＭの各セルは、１０８回程度のデータ書き換えが可能である。
【０００３】
しかしながら、ワンタイムＰＲＯＭは、製造プロセスが簡単で低コストではあるが、各セルのデータ書き換えが１回しかできないという問題があった。また、ＥＥＰＲＯＭは、各セルのデータ書き換えが多数回可能ではあるが、製造プロセスが複雑でコストが高いという問題があった。
【０００４】
ところで、ワンタイムメモリの書き込み回数を見かけ上増加させる方法が知られている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平７−１９１８４２号公報（第２−３頁）
【０００６】
しかしながら、特許文献１に掲載されている方法は、複数のワンタイムメモリの中から１個のワンタイムメモリを選択信号に応じて選択するものではない。
【０００７】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、低コストで複数回のデータ書き換えが可能な半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体装置は、複数のワンタイムＰＲＯＭセルを各々が含む複数の記憶回路と、外部から入力される選択信号に応じて、複数の記憶回路の中から１個の記憶回路を選択し、選択された記憶回路に対して動作するように指示する動作指示信号を出力する選択回路とを具備する。
【０００９】
以上の構成によれば、低コストで複数回のデータ書き換えが可能となる。
【００１０】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
図１は、本発明の一実施形態に係る半導体装置の概要を示す図である。図１に示すように、半導体装置１は、ロジック及びアナログ回路２と、記憶部３とを具備する。
【００１１】
記憶部３は、データを記憶するための回路であり、記憶しているデータをロジック及びアナログ回路２からの要求に応じて出力する。記憶部３には、外部から選択信号が入力される。
ロジック及びアナログ回路２は、データを記憶部３に要求し、記憶部３から受け取ったデータを用いて、所定の機能を実現するための回路である。
【００１２】
図２は、図１の記憶部３の概要を示す図である。図２に示すように、記憶部３は、記憶回路４〜７と、選択回路８と、制御回路９と、高電圧回路１０とを具備する。
図３〜図６は、記憶回路４〜７のレイアウトの概要をそれぞれ示す図である。
【００１３】
図３に示すように、記憶回路４は、１回のデータ書き換えが可能な複数のセルを有するワンタイムＰＲＯＭセルアレイ１１と、Ｘデコーダ１２と、Ｙデコーダ１３と、読み出し・書き込み回路１４とを具備する。
ワンタイムＰＲＯＭセルアレイ１１の図３中右側には、Ｘデコーダ１２が配置されており、ワンタイムＰＲＯＭセルアレイ１１の図３中下側には、Ｙデコーダ１３が配置されている。さらに、Ｙデコーダ１３の図３中下側には、読み出し・書き込み回路１４が配置されている。
【００１４】
図４に示すように、記憶回路５は、１回のデータ書き換えが可能な複数のセルを有するワンタイムＰＲＯＭセルアレイ１５と、Ｘデコーダ１６と、Ｙデコーダ１７と、読み出し・書き込み回路１８とを具備する。
ワンタイムＰＲＯＭセルアレイ１５の図４中左側には、Ｘデコーダ１６が配置されており、ワンタイムＰＲＯＭセルアレイ１５の図４中下側には、Ｙデコーダ１７が配置されている。さらに、Ｙデコーダ１７の図４中下側には、読み出し・書き込み回路１８が配置されている。
【００１５】
図５に示すように、記憶回路６は、１回のデータ書き換えが可能な複数のセルを有するワンタイムＰＲＯＭセルアレイ１９と、Ｘデコーダ２０と、読み出し・書き込み回路２１と、Ｙデコーダ２２とを具備する。
ワンタイムＰＲＯＭセルアレイ１９の図５中右側には、Ｘデコーダ２０が配置されており、ワンタイムＰＲＯＭセルアレイ１９の図５中上側には、読み出し・書き込み回路２１が配置されている。さらに、読み出し・書き込み回路２１の図５中上側には、Ｙデコーダ２２が配置されている。
【００１６】
図６に示すように、記憶回路７は、１回のデータ書き換えが可能な複数のセルを有するワンタイムＰＲＯＭセルアレイ２３と、Ｘデコーダ２４と、読み出し・書き込み回路２５と、Ｙデコーダ２６とを具備する。
ワンタイムＰＲＯＭセルアレイ２３の図６中左側には、Ｘデコーダ２４が配置されており、ワンタイムＰＲＯＭセルアレイ２３の図６中上側には、読み出し・書き込み回路２５が配置されている。さらに、読み出し・書き込み回路２５の図６中上側には、Ｙデコーダ２６が配置されている。
【００１７】
再び図２を参照すると、記憶回路４〜７は、アドレスバス、データバス、及び、制御バスによって、ロジック及びアナログ回路５（図１参照）に接続されている。
制御回路９は、記憶部３全体の制御を行うための回路であり、高電圧回路１０は、記憶回路４〜７内のワンタイムＰＲＯＭセルアレイ１１、１５、１９、２３のデータ書き換えに必要な電圧を生成するための回路である。
【００１８】
選択回路８には、外部から選択信号が入力されており、選択回路８は、この選択信号に応じて、記憶回路４〜７の中から１個の記憶回路を選択し、選択した記憶回路に動作するように指示する動作指示信号を出力する。
これにより、例えば、記憶回路４を選択するための選択信号を外部から選択回路８に入力し、記憶回路４に第１のデータを記憶させることができ、ロジック及びアナログ回路５に、第１のデータを用いて動作させることができる。
【００１９】
その後、第１のデータを第２のデータに書き換える必要が生じた場合には、記憶回路５を選択するための選択信号を外部から選択回路８に入力し、記憶回路５に第２のデータを記憶させることができる。そして、ロジック及びアナログ回路５に、第２のデータを用いて動作させることができる。
その後、第２のデータを第３のデータに書き換える必要が生じた場合には、記憶回路６を選択するための選択信号を外部から選択回路８に入力し、記憶回路６に第３のデータを記憶させることができる。そして、ロジック及びアナログ回路５に、第３のデータを用いて動作させることができる。
【００２０】
その後、第３のデータを第４のデータに書き換える必要が生じた場合には、記憶回路７を選択するための選択信号を外部から選択回路８に入力し、記憶回路７に第４のデータを記憶させることができる。そして、ロジック及びアナログ回路５に、第４のデータを用いて動作させることができる。
【００２１】
このように、本実施形態によれば、ワンタイムＰＲＯＭセルアレイを用いて、４回のデータ書き換えを実現することができる。また、ワンタイムＰＲＯＭセルアレイの製造プロセスは簡単であるため、半導体装置１の製造コストを低く抑えることができる。
【００２２】
なお、記憶回路４〜７は、比較的少ないデータの記憶により適しており、具体的には、半導体装置１の生産管理データ、ロジック及びアナログ回路５のアナログ特性を調整するためのデータの記憶等に適している。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の概要を示す図。
【図２】図１の記憶部３の概要を示す図。
【図３】図２の記憶回路４のレイアウトの概要を示す図。
【図４】図２の記憶回路５のレイアウトの概要を示す図。
【図５】図２の記憶回路６のレイアウトの概要を示す図。
【図６】図２の記憶回路７のレイアウトの概要を示す図。
【符号の説明】
１  半導体装置、２  ロジック及びアナログ回路、３  記憶部、４〜７  記憶回路、８  選択回路、９  制御回路、１０  高電圧回路、１１、１５、１９、２３  ワンタイムＰＲＯＭセルアレイ、１２、１６、２０、２４  Ｘデコーダ、１３、１７、２２、２６  Ｙデコーダ、１４、１８、２１、２５  読み出し・書き込み回路
【図１】
2004272569.tif 000003
【図２】
2004272569.tif 000004
【図３】
2004272569.tif 000005
【図４】
2004272569.tif 000006
【図５】
2004272569.tif 000007
【図６】
2004272569.tif 000008