(57)【要約】【課題】  減衰切換機能を有すると同時に生産コスト低減を図った増幅器を提供する。【解決手段】  低ノイズ増幅器（ＬＮＡ）は、選択可能なバイパス信号経路を有し、このバイパス信号経路は増幅器の構成部品と同じ集積回路（ＩＣ）に集積される。通常動作モードでは、集積したモード・スイッチによって、適切なバイアス信号をＬＮＡトランジスタに印加することができる。ＬＮＡトランジスタは、入力信号を増幅し、増幅出力信号を生成するように機能する。大きな入力信号に対処するために活性化する減衰モードでは、ＬＮＡトランジスタをオフに切り換え、分圧器によって入力信号を減衰し、ＬＮＡ増幅器を迂回する信号経路上に減衰出力を供給する。減衰切換信号は、ＬＮＡにおいてモード・スイッチを動作させるだけでなく、ＬＮＡの下流側において更に増幅を行うために、ＬＮＡの通常出力およびバイパス出力間で選択を行う。【選択図】      図１
2004274713.tif 000002
【特許請求の範囲】
【請求項１】
通常モードおよび減衰モードを有する集積回路（ＩＣ）無線周波数増幅器であって、
入力線、通常出力線、バイパス出力線、および減衰制御入力線を有する低ノイズ増幅器（ＬＮＡ）と、
前記ＬＮＡの下流側に接続され、前記ＬＮＡからの入力を、前記通常出力線からの入力および前記バイパス出力線からの入力の間で選択する手段を含む差動利得切換増幅器（ＤＳＧＡ）と、
を備え、前記減衰制御入力線上の制御信号が、前記入力線上の信号を前記ＬＮＡにおいて増幅し次いで前記ＤＳＧＡに通過させる通常動作モードと、前記入力線上の信号を減衰し直接的に前記ＤＳＧＡに通過させるバイパス動作モードとの間で、前記ＬＮＡの切換を可能とする、増幅器。
【請求項２】
請求項１記載の増幅器であって、更に、
前記通常出力線および前記バイパス出力線上のシングル・エンド信号を差動信号に変換し、前記ＤＳＧＡに入力する信号変成手段を備えている、増幅器。
【請求項３】
請求項２記載の増幅器において、前記信号変成手段が、前記通常出力線上の信号を変換する第１信号変成手段と、前記バイパス出力線上の信号を変換する第２信号変成手段とから成る、増幅器。
【請求項４】
請求項３記載の増幅器において、前記第１信号変成手段を、前記増幅器のその他の構成部品と共に集積しない、増幅器。
【請求項５】
請求項３記載の増幅器において、
前記ＤＳＧＡが、更に、前記通常出力線および前記バイパス出力線上の信号をそれぞれ処理するための第１および第２入力バッファを備え、
前記第２信号変成手段を前記第２入力バッファと一体化した、
増幅器。
【請求項６】
請求項１記載の増幅器において、前記ＬＮＡが、更に、
前記入力線と接地線との間に抵抗器と直列に接続されたモード切換トランジスタであって、該モード切換トランジスタの状態を制御するように前記減衰制御入力線が接続されており、通常モードにおいて前記増幅器の通常動作を可能にするが、減衰モードにおいて前記増幅器の通常動作を禁止するように構成された、モード切換トランジスタと、
前記入力線上の信号の減衰部分を前記バイパス出力線上に供給する分圧器と、
を備えており、
前記ＤＳＧＡへの入力間で選択を行う手段を前記減衰制御信号によって制御し、前記減衰モードが選択されたとき、前記バイパス出力線を前記ＤＳＧＡの入力に接続するようにした、増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、無線周波数（ＲＦ）増幅器に関し、更に特定すれば、減衰機能を切り換えるようにしたＲＦ増幅器に関する。
【背景技術】
【０００２】
本願は、２００２年１０月２日に出願され、本発明と同じ名称の仮出願第６０／４１５，４８６号の優先権を主張するものである。
近年のディジタル通信システムは、厳密に指定された無線周波数帯域割当から最大の利用度および収益を得るために、非常に複雑で非常に正確な変調波形を用いている。これら精巧な通信システムのためのフロント・エンド・ワイヤレス受信回路は、短い伝送距離による、または長距離における不要な高電力による非常に強い信号を抑制するために、切換式減衰機能（例えば、１０ないし３０ｄＢの範囲）を必要とすることが多い。この抑制は、信号を線形に保って受信システムによって適正に処理することを可能にしながら、同時に弱い所望の信号を低ノイズで増幅することにはいかなる悪影響も及ぼしてはならない。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
通例では、この回路を実施するには、高電力が必要なこと、ならびに整合インピーダンスおよび線形性に対する要件が厳しいことから、ディスクリート構成部品を用いている。これらの構成部品は、かなりの印刷配線ボード（ＰＷＢ）面積を必要とするため、通信システムの生産コストが高くなる。したがって、減衰切換機能を有し、しかも前述の欠点のない増幅器を提供することが非常に望まれている。本発明は、この目的に向けられている。
【課題を解決するための手段】
【０００４】
本発明は、増幅回路と一体化した減衰切換機能を有するＲＦ集積回路（ＩＣ）増幅器を提供する。減衰切換機能を「オンチップ」に移動させることによって、前述の欠点を回避し、回路の部品数を削減する。しかしながら、この機能性をチップ上（オンチップ）に実現することにはいくつかの課題が伴う。切換減衰器は、ゲインステップ（利得段差)に対して正確で反復可能でなければならない。ＲＦ回路では、整合インピーダンスも維持しなければならない。減衰モードでは、入力信号は高電力であることが通例であるので、回路には高い線形性が求められる。最後に、大きな減衰段差のためには、主経路とバイパス経路との間に十分な分離が必要となる。
【０００５】
本発明は、バイパス経路を低ノイズ増幅器（ＬＮＡ）アーキテクチャに組み込み、別個の出力を設けるという新規な方法によって、減衰切換機能をチップ上に移動させた。強い信号がある場合、ＬＮＡにおいてバイパス経路を活性化すると共に減衰を行い、受信信号を別個の入力上で後続の増幅段に導出する。このように、低ノイズ増幅経路内にある高感度の構成部品は、強い信号を扱う必要がない。
【０００６】
簡単に、そして一般的に述べると、本発明の増幅器は、入力ライン（線）、通常出力線、バイパス出力線および減衰制御入力線を有する低ノイズ増幅器（ＬＮＡ）と、ＬＮＡの下流側に接続され、ＬＮＡからの入力を、通常出力線からの入力およびバイパス出力線からの入力間で選択する手段を含む差動利得切換増幅器（ＤＳＧＡ：differential switched gain amplifier）とを備えている。減衰制御入力線上の制御信号によって、入力線上の信号をＬＮＡにおいて増幅し、次いでＤＳＧＡに通過させる通常動作モードと、入力線上の信号を減衰し直接ＤＳＧＡに通過させるバイパス動作モードとの間で、ＬＮＡを切り換えることを可能にする。
【０００７】
以上のことから、本発明は、減衰動作モードを有する低ノイズＲＦ増幅器の分野における重要な進歩を示すことが理解されるであろう。即ち、本発明が提供する増幅器は、バイパス減衰モード経路を低ノイズ増幅器の構成部品と同じ回路に一体化することによって、チップ外部の高価な構成部品をこの目的のために用いることを回避する。本発明のその他の態様および利点は、以下の本発明の更に詳細な説明を、添付図面と共に考慮することによって明白になるであろう。
【発明を実施するための最良の形態】
【０００８】
例示を目的とした図面に示すように、本発明は、減衰切換機能を有する低ノイズ無線周波数（ＲＦ）増幅器に関する。本発明の増幅器は、ＲＦ受信器の「フロント・エンド」に用いられるのが通例であるが、図１のブロック図では、全体的に参照番号１０で示す集積回路（ＩＣ）として実施されている。ＩＣ増幅器１０は、シングル・エンド低ノイズ増幅器（ＬＮＡ）１２と、その後段にある差動利得切換増幅器（ＤＳＧＡ）１４とを備えている。差動利得切換増幅器１４は、２つの入力バッファ１６および１８を有し、入力バッファ１８は、シングル・エンド‐差動変換機能を含む。
【０００９】
ＬＮＡ１０は、入力信号線２０および通常出力信号線２２を有する。出力信号線２２は、シングル・エンド信号‐差動信号変成器２４に結合されている。変成器２４は、ＩＣ増幅器１０の外側に位置するように示されているが、設計によってはチップ上に配置することも可能である。変成器２４からの差動信号は、線２６によって入力バッファ１６に接続される。一方、入力バッファ１６は、ＤＳＧＡ１４の差動入力Ａに結合されている。また、ＬＮＡ１２は、入力バッファ１８に結合されているバイパス出力線２８も有し、入力バッファ１８において、バイパス信号が差動フォーマットに変換され、ＤＳＧＡ１４の差動入力Ｂに印加される。
【００１０】
減衰のスイッチを切る（バイパス・オフ）かまたはスイッチを入れるか（バイパス・イン）に応じて、２つの動作モードがある。これは、線３０上の減衰制御信号によって決定される。この信号は、ＬＮＡ１２に接続され、２つのモード間の切換を制御し、更にＤＳＧＡに接続され、差動入力ＡおよびＢ間の選択を制御する。バイパス・オフ・モードでは、ＬＮＡ出力を変成器２４に導出し、差動信号を生成し、入力バッファ１６を介してこれを再度ＤＳＧＡに戻す。これは、バイパスをオフにした、通常の動作モードである。このオフ・モードでは、バイパス回路はＬＮＡ入力上の高インピーダンス・ネットワークとなり、ＬＮＡの入力リターンロス即ち反射減衰量（整合インピーダンス）、ゲイン（利得）、線形性やノイズ性能に大きな影響は及ぼさない。バイパス・オン・モードでは、「バイパス減衰」が２ステップで行われる。減衰がトリガー即ち起動されると（線３０上の減衰制御信号によって）、ＬＮＡバイアスが遮断されるが（線形性を保存し、分離性を高めるため）、信号はなおもＬＮＡ入力に現れる。ＬＮＡ電力低下回路は、シャント（分路）インピーダンスを組み込み、これを制御して、バイパス・モードにおいて良好なリターンロスを維持する。図２を参照しながら更に説明を続けると、入力信号の電圧は分圧されて、より低い値となり、ＤＳＧＡに至る二次経路（ＬＮＡバイパス経路２８）に導入される。ＤＳＧＡ１４に含まれる入力段は、高分離、２チャネル・マルチプレクサ機能を備え、バイパス・オン・モードにおいて、オフ・チップ差動入力（Ａ）からオン・チップ・シングル・エンド高インピーダンス入力（Ｂ）に切り換えられる。ベースライン（基準線）ＬＮＡ利得とバイパス減衰レベルとの差によって、所望の減衰ステップ（段差）が得られる。
【００１１】
図２は、ＬＮＡ１２のアーキテクチャを詳細に示す。入力信号は線２０上でＬＮＡ１２に結合され、２０’で示す接地線がある。ＬＮＡ１２は、トランジスタＱ１３の形態のバイパス・スイッチを含み、このトランジスタＱ１３は、入力線２０と接地線２０’との間で、抵抗器Ｒ１０と直列に接続されている。線３０上の減衰制御信号は、抵抗Ｒ９を介してトランジスタＱ１３のベースに印加され、ダイオードＤ１が、このトランジスタのベースと接地線２０’との間に接続されている。また、入力線２０と接地線２０’との間には、直列接続された抵抗器Ｒ１１およびＲ１２から成る抵抗性分圧器も接続されており、これらの抵抗器間の接合部は、直列コンデンサＣ２を介してバイパス出力線２８に接続されている。
【００１２】
抵抗器Ｒ６およびＲ８ならびにコンデンサＣ１は、全体でＬＮＡバイアス・ネットワークのオンチップ部を構成する。抵抗器Ｒ６およびＲ８は、出力線２２と入力線２０との間に直列に接続されており、コンデンサＣ１は抵抗器Ｒ８と並列に接続されている。本発明には重要ではないが、更に別のバイアス構成部品がチップ外に配置され、「OUT＿LNA」（図１における線２２）に接続されている。このように実施されたＬＮＡ１２は、本質的に並列に接続された５つのＮＰＮトランジスタＱ７、Ｑ８、Ｑ９、Ｑ１０およびＱ１１を含む。即ち、コレクタが共通に出力線２２に接続され、ベースが共通に直列抵抗器Ｒ１３を介して入力線２０に接続され、エミッタがそれぞれ抵抗器Ｒ１〜Ｒ５を介して接地線２０’に接続されている。これまでに述べなかったその他の構成部品は、出力線２２と接地との間に接続されているコンデンサＣ３および抵抗器Ｒ７、ならびに接地線２０’と入力線２０との間に接続されている１対のダイオードＤ２およびＤ３だけである。
【００１３】
減衰制御（「att-ct」）信号（図１における線３０）がロー（低）のとき、トランジスタＱ１３はオフになり、ＬＮＡ入力２０に対して高インピーダンスを示す。したがって、ＬＮＡ１２は通常モードにある。同時に、ＤＳＧＡ１４の入力Ａが、線３０上の低の減衰制御信号によって選択される。減衰制御信号（「att-ct」）がハイ（高）になると、トランジスタＱ１３はオンとなり、抵抗器Ｒ１０を介してバイアス電流を接地にシャントさせることによって、ＬＮＡベース・バイアス電圧を低く引き下げる。この動作によって、増幅器は遮断される。抵抗器Ｒ１０は、ＬＮＡ入力２０（「IN＿LNA」）において適当な入力整合が得られるような大きさに作られている。このようにすると、出力線２２（「OUT＿LNA」）には認識できる信号はなくなる。分割ネットワークにおける抵抗器Ｒ１２およびＲ１１の抵抗値の比率が、入力信号の更なる低減を決定する。次いで、減衰信号は、ＤＣ遮断コンデンサＣ２を通過し、線２８を通って「sgl to diff」入力バッファ１８に達し、最終的に入力経路Ｂを通ってＤＳＧＡ１４に入る。
【００１４】
要約すると、ＬＮＡ１２は、モード切換トランジスタＱ１３を用いて、線２０上の入力信号をトランジスタＱ７〜Ｑ１１によって増幅し線２２上に出力する通常モードと、トランジスタＱ７〜Ｑ１１をオフに切り換え、線２０上の入力信号の減衰部分をバイパス出力線２８を通して出力しＤＳＧＡ１４において増幅する減衰モードとの間で切り換える。このように、高価なディスクリート構成部品を用いて減衰状態および非減衰状態用に別個の２系統の信号経路を設ける代わりに、本発明は、減衰状態の信号経路全てを単一の前置増幅集積回路（ＩＣ）上に集積するようにした。したがって、切換減衰器を実施するために必要なディスクリート構成部品が少なくて済み、その結果、ＰＷＢレイアウト空間のコストを削減することができる。
【００１５】
尚、本発明の具体的な実施形態を例示の目的のために詳細に説明したが、本発明の精神および範囲から逸脱することなく種々の変更が可能であることは理解されるであろう。したがって、本発明は、特許請求の範囲以外によっては限定されないものである。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の回路を示すブロック図である。
【図２】図２は、本発明の低ノイズ増幅器（ＬＮＡ）の構成図である。
【符号の説明】
【００１７】
１０    ＩＣ増幅器
１２    シングル・エンド低ノイズ増幅器（ＬＮＡ）
１４    差動利得切換増幅器（ＤＳＧＡ）
１６、１８    入力バッファ
２０    入力信号線
２０’    接地線
２２    通常出力信号線
２４    シングル・エンド信号‐差動信号変換器
２８    バイパス出力線
【図１】
2004274713.tif 000003
【図２】
2004274713.tif 000004
【外国語明細書】
2004274713000001.pdf