(57)【要約】【課題】出力電圧の低下および電源の効率の低下をさせることなく、逆流防止を実現できる電源装置の逆流防止回路の提供。【解決手段】コンパレータ２０は、入力端子１３に供給される第１入力電圧ＶＩＮと、出力端子１４に供給される第２入力電圧ＶＢＵＳとを比較する。この結果、第２入力電圧ＶＢＵＳが第１入力電圧ＶＩＮよりも大きなときは、トランジスタＴｒ４のオンでトランジスタＴｒ１がオフ、トランジスタＴｒ２がオフ、トランジスタＴｒ３がオンになる。これにより、出力端子１４から入力端子１３への電流の逆流が防止される。一方、第１入力電圧ＶＩＮが第２入力電圧ＶＢＵＳよりも大きな場合には、トランジスタＴｒ４のオフでトランジスタＴｒ１は、リニア・レギュレータ１１の出力制御用として機能する。このとき、トランジスタＴｒ２がオン、トランジスタＴｒ３がオフになる。【選択図】  図１
2004280704.tif 000002
【特許請求の範囲】
【請求項１】
第１入力電圧が供給される入力端子と、前記第１入力電圧に基づいて生成される出力電圧を出力させる出力端子と、前記入力端子と前記出力端子との間に設けられ前記出力電圧が一定になるように制御する出力制御用の第１ＭＯＳトランジスタとを少なくとも有し、かつ、前記出力端子に外部から第２入力電圧を供給できる電源装置において、
前記第１ＭＯＳトランジスタの前記入力端子側の端子と前記第１ＭＯＳトランジスタのサブストレートとの間に形成される第１寄生ダイオードに並列接続する第２ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタの前記出力端子側の端子と前記第１ＭＯＳトランジスタのサブストレートとの間に形成される第２寄生ダイオードに並列接続する第３ＭＯＳトランジスタと、
前記第１入力電圧と前記第２入力電圧の大きさを比較し、前記第２入力電圧が前記第１入力電圧よりも大きな場合には、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタをオフにするとともに前記第３ＭＯＳトランジスタをオンにし、前記第１入力電圧が前記第２入力電圧よりも大きな場合には、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタをオンにするとともに前記第３ＭＯＳトランジスタをオフにする制御手段と、
を備えていることを特徴とする電源装置の逆流防止回路。
【請求項２】
前記制御手段は、
前記第１入力電圧と前記第２入力電圧との大きさを比較し、前記第２入力電圧が前記第１入力電圧よりも大きな場合には第１制御信号を出力し、前記第１入力電圧が前記第２入力電圧よりも大きな場合には第２制御信号を出力するコンパレータと、
前記第１制御信号に基づいて前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタをオフにする信号と、前記第３ＭＯＳトランジスタをオンにする信号とをそれぞれ生成し、かつ、前記第２制御信号に基づいて前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタをオンにする信号と、前記第３ＭＯＳトランジスタをオフにする信号とをそれぞれ生成するオンオフ信号生成手段と、
を備えていることを特徴とする請求項１に記載の電源装置の逆流防止回路。
【請求項３】
前記制御手段は、
前記第２ＭＯＳトランジスタをオフにする信号を前記第２入力電圧までレベルシフトして前記第２ＭＯＳトランジスタのゲートに供給する第１レベルシフト回路と、
前記第３ＭＯＳトランジスタをオフにする信号を前記第１入力電圧までレベルシフトして前記第３ＭＯＳトランジスタのゲートに供給する第２レベルシフト回路と、
をさらに備えていることを特徴とする請求項２に記載の電源装置の逆流防止回路。
【請求項４】
前記第１ＭＯＳトランジスタ、第２ＭＯＳトランジスタ、および前記第３ＭＯＳトランジスタは、Ｐ型のＭＯＳトランジスタからなることを特徴とする請求項１乃至請求項３のうちのいずれかに記載の電源装置の逆流防止回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）  を使用してコンピュータと周辺機器などを接続する場合に、その周辺機器などの電源装置に適用される電源装置の逆流防止回路に関するものである。
【０００２】
【従来の技術】
ＵＳＢは、コンピュータと周辺機器とを接続するインタフェースであり、その両者を接続するＵＳＢケーブルには、電源線も含まれている。このため、ＵＳＢケーブルを通じてコンピュータから周辺機器、または逆に周辺機器からコンピュータに電源（電圧）を供給できるようになっている。
【０００３】
このようなＵＳＢを使用する周辺機器や各種の機器の電源装置として、例えば図５に示すようなボルテージレギュレータ（リニア・レギュレータ）が知られている。
このボルテージレギュレータは、図５に示すように、入力端子１と、出力制御用のＭＯＳトランジスタ２と、逆流防止ダイオード３と、出力端子４と、分圧抵抗５、６と、基準電圧発生回路７と、差動増幅器８とを備えている。
【０００４】
次に、このような構成からなるボルテージレギュレータの動作について説明する。
差動増幅器８は、出力電圧Ｖｏを分圧抵抗５、６で分圧した分圧電圧と基準電圧発生回路７で発生される基準電圧との差の電圧を増幅する。その差動増幅器８の出力により、ＭＯＳトランジスタ２の導通が制御され、これにより出力端子４の出力電圧Ｖｏが一定に制御される。
【０００５】
一方、このボルテージレギュレータは、出力端子４に外部電源から第２入力電圧が供給されるようになっている。この場合に、第２入力電圧が入力端子１に供給される第１入力電圧ＶＤＤよりも高い場合には、出力端子４から入力端子１に向けて電流が逆流するので、この逆流を防止するために逆流防止ダイオード３が設けられている。なお、逆流防止ダイオード３に代えて、電流を制限する電流制限抵抗が設けられている場合もある。
【０００６】
【発明が解決しようとする課題】
しかし、従来のボルテージレギュレータは、逆流防止ダイオードまたは電流制限抵抗が、入力端子１と出力端子４との間に常に接続された状態にある。
このため、逆流防止ダイオードを使用する場合には、順方向電圧降下により出力電圧が低下するので、出力電圧の低下を招き、電源の効率が低下するという不具合がある。また、電流制限抵抗を使用する場合には、電力の消費がある上に出力電力の低下を招くので、電源の効率が低下するという不具合がある。
【０００７】
このような不具合は、出力電圧が例えば５〔Ｖ〕のように低い場合には、その影響が大きいといえる。
そこで、本発明の目的は、出力電圧の低下、および電源の効率の低下をさせることなく、電流の逆流防止を実現できる電源装置の逆流防止回路を提供することにある。
【０００８】
【課題を解決するための手段】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成した。
すなわち、第１の発明は、第１入力電圧が供給される入力端子と、前記第１入力電圧に基づいて生成される出力電圧を出力させる出力端子と、前記入力端子と前記出力端子との間に設けられ前記出力電圧が一定になるように制御する出力制御用の第１ＭＯＳトランジスタとを少なくとも有し、かつ、前記出力端子に外部から第２入力電圧を供給できる電源装置において、前記第１ＭＯＳトランジスタの前記入力端子側の端子と前記第１ＭＯＳトランジスタのサブストレートとの間に形成される第１寄生ダイオードに並列接続する第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタの前記出力端子側の端子と前記第１ＭＯＳトランジスタのサブストレートとの間に形成される第２寄生ダイオードに並列接続する第３ＭＯＳトランジスタと、前記第１入力電圧と前記第２入力電圧の大きさを比較し、前記第２入力電圧が前記第１入力電圧よりも大きな場合には、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタをオフにするとともに前記第３ＭＯＳトランジスタをオンにし、前記第１入力電圧が前記第２入力電圧よりも大きな場合には、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタをオンにするとともに前記第３ＭＯＳトランジスタをオフにする制御手段と、を備えている。
【０００９】
ここで、電源装置としては、例えば、リニア・レギュレータや、スイッチング・レギュレータが挙げられる。
第２の発明は、第１の発明の電源装置の逆流防止回路において、前記制御手段は、前記第１入力電圧と前記第２入力電圧との大きさを比較し、前記第２入力電圧が前記第１入力電圧よりも大きな場合には第１制御信号を出力し、前記第１入力電圧が前記第２入力電圧よりも大きな場合には第２制御信号を出力するコンパレータと、前記第１制御信号に基づいて前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタをオフにする信号と、前記第３ＭＯＳトランジスタをオンにする信号とをそれぞれ生成し、かつ、前記第２制御信号に基づいて前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタをオンにする信号と、前記第３ＭＯＳトランジスタをオフにする信号とをそれぞれ生成するオンオフ信号生成手段と、を備えている。
【００１０】
第３の発明は、第２の発明の電源装置の逆流防止回路において、前記制御手段は、前記第２ＭＯＳトランジスタをオフにする信号を前記第２入力電圧までレベルシフトして前記第２ＭＯＳトランジスタのゲートに供給する第１レベルシフト回路と、前記第３ＭＯＳトランジスタをオフにする信号を前記第１入力電圧までレベルシフトして前記第３ＭＯＳトランジスタのゲートに供給する第２レベルシフト回路と、をさらに備えている。
【００１１】
第４の発明は、第１乃至第３のうちのいずれかの発明の電源装置の逆流防止回路において、前記第１ＭＯＳトランジスタ、第２ＭＯＳトランジスタ、および前記第３ＭＯＳトランジスタは、Ｐ型のＭＯＳトランジスタからなる。
このような構成からなる本発明によれば、出力電圧の低下および電源の効率を低下させることなく、出力端子から入力端子側に向けて流れる電流の逆流防止を実現できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は、本発明の第１実施形態に係る逆流防止回路を適用した電源装置の回路図である。
この電源装置は、例えばＵＳＢを使用する各種の電子機器の電源として使用されるものであり、図１に示すように、このリニア・レギュレータ１１と、逆流防止回路１２とを備えている。
【００１３】
リニア・レギュレータ１１は、第１電源（図示せず）からの第１入力電圧ＶＩＮが供給される入力端子１３と、出力電圧を出力する出力端子１４とを有し、出力電圧を一定に制御するようになっている。また、リニア・レギュレータ１１の出力端子１４には、例えばＵＳＢケーブルを介して他の電子機器の第２電源（図示せず）から第２入力電圧ＶＢＵＳが供給できるようになっている。
【００１４】
これを実現するために、リニア・レギュレータ１１は、図１に示すように、入力端子１３と、Ｐ型のＭＯＳトランジスタＴｒ１と、出力端子１４と、分圧抵抗Ｒ１、Ｒ２と、基準電圧発生回路１５と、差動増幅回路１６とを備えている。
さらに詳述すると、入力端子１３にＭＯＳトランジスタＴｒ１のソース（もしくはドレイン）が接続され、出力端子１４にＭＯＳトランジスタＴｒ１のドレイン（もしくはソース）が接続されている。ＭＯＳトランジスタＴｒ１は入力端子１３及び出力端子１４の電圧関係によってソースとドレインの位置づけは入れ替わる。ＭＯＳトランジスタＴｒ１のゲートは、差動増幅回路１６の出力端子と接続されている。
【００１５】
ここで、ＭＯＳトランジスタＴｒ１には、図示のように、入力端子１３とサブストレートとの間で形成される寄生ダイオードＤ１と、出力端子１４とサブストレートとの間で形成される寄生ダイオードＤ２とが存在する。
出力端子１４とグランドとの間には、コンデンサＣ１が接続されている。また、出力端子１４とグランドとの間に、出力端子１４の出力電圧を分圧する分圧抵抗Ｒ１と分圧抵抗Ｒ２とが直列に接続されている。分圧抵抗Ｒ１と分圧抵抗Ｒ２の共通接続点が、差動増幅回路１６の−入力端子に接続されている。
【００１６】
基準電圧発生回路１５は、電流源１７と基準電圧１８とを電源ＶＤＤとグランドとの間に直列接続したものからなり、電流源１７と基準電圧１８との共通接続点が差動増幅回路１６の＋入力端子に接続されている。差動増幅回路１６の出力端子は、ＭＯＳトランジスタＴｒ１のゲートに接続されている。また、差動増幅回路１６は、第１入力電圧ＶＩＮで動作するようになっているとともに、定電流源１９を含んでいる。
【００１７】
逆流防止回路１２は、入力端子１３に供給される第１入力電圧ＶＩＮと、出力端子１４に供給される第２入力電圧ＶＢＵＳとを比較し、第２入力電圧ＶＢＵＳが第１入力電圧ＶＩＮよりも大きな場合には、ＭＯＳトランジスタＴｒ４をオンにしてＭＯＳトランジスタＴｒ１をオフ、ＭＯＳトランジスタＴｒ２をオフ、およびＭＯＳトランジスタＴｒ３をオンするようになっている。
【００１８】
また、逆流防止回路１２は、第１入力電圧ＶＩＮが第２入力電圧ＶＢＵＳよりも大きな場合には、ＭＯＳトランジスタＴｒ４をオフにしてＭＯＳトランジスタＴｒ１をオン、ＭＯＳトランジスタＴｒ２をオン、およびＭＯＳトランジスタＴｒ３をオフにするようになっている。
これを実現するために、逆流防止回路１２は、図１に示すように、Ｐ型のＭＯＳトランジスタＴｒ２、Ｔｒ３、Ｔｒ４と、分圧抵抗Ｒ１３、Ｒ１４と、分圧抵抗Ｒ１５、Ｒ１６と、コンパレータ２０と、インバータ２１と、インバータ２２と、ダイオードＤ５、Ｄ６と、を備えている。
【００１９】
ここで、ＭＯＳトランジスタＴｒ２、Ｔｒ３、Ｔｒ４のサイズは、ＭＯＳトランジスタＴｒ１よりも小さくすることができる。
さらに詳述すると、ＭＯＳトランジスタＴｒ２は、ＭＯＳトランジスタＴｒ１のソースとサブストレートとの間で形成される寄生ダイオードＤ１に並列に接続させ、ＭＯＳトランジスタＴｒ３は、ＭＯＳトランジスタＴｒ１のドレインとサブストレートとの間に形成される寄生ダイオードＤ２に並列に接続させるようにした。
【００２０】
すなわち、ＭＯＳトランジスタＴｒ２のドレインを入力端子１３に接続させ、ＭＯＳトランジスタＴｒ２のソースをＭＯＳトランジスタＴｒ１のサブストレートに接続させるようにした。そして、ＭＯＳトランジスタＴｒ２のゲートはインバータ２２の出力端子に接続されている。
さらに、ＭＯＳトランジスタＴｒ３のソースをＭＯＳトランジスタＴｒ１のサブストレートに接続させ、ＭＯＳトランジスタＴｒ３のドレインを出力端子１４ＢＵＳに接続させるようにした。そして、ＭＯＳトランジスタＴｒ３のゲートはインバータ２１の出力端子に接続されている。
【００２１】
ここで、ＭＯＳトランジスタＴｒ２には、自己のドレインとサブストレートとの間で形成される寄生ダイオードＤ３が存在する。また、ＭＯＳトランジスタＴｒ３には、自己のドレインとサブストレートとの間で形成される寄生ダイオードＤ４が存在する。
ＭＯＳトランジスタＴｒ４のソースには、出力端子１４に供給される第２入力電圧ＶＢＵＳがダイオードＤ５を介して供給され、または入力端子１３に供給される第１入力電圧ＶＩＮがダイオードＤ６を介して供給されるようになっている。また、ＭＯＳトランジスタＴｒ４のゲートはインバータ２１の出力端子に接続され、ＭＯＳトランジスタＴｒ４のドレインはＭＯＳトランジスタＴｒ１のゲートに接続されている。
【００２２】
入力端子１３とグランドとの間に、第１入力電圧ＶＩＮを分圧する分圧抵抗Ｒ１３と分圧抵抗Ｒ１４とが直列に接続され、その共通接続点がコンパレータ２０の−入力端子に接続されている。また、出力端子１４とグランドとの間に、第２入力電圧ＶＢＵＳを分圧する分圧抵抗Ｒ１５と分圧抵抗Ｒ１６とが直列に接続され、その共通接続点がコンパレータ２０の＋入力端子に接続されている。
【００２３】
コンパレータ２０は、入力端子１３に供給される第１入力電圧ＶＩＮと出力端子１４に供給される第２入力電圧ＶＢＵＳを比較し、第２入力電圧ＶＢＵＳが第１入力電圧ＶＩＮよりも大きな場合には「Ｈ」レベルの出力信号を出力し、逆に、第１入力電圧ＶＩＮが第２入力電圧ＶＢＵＳよりも大きな場合には、「Ｌ」レベルの出力信号を出力するようになっている。
【００２４】
このコンパレータ２０には、出力端子１４に供給される第２入力電圧ＶＢＵＳがダイオードＤ５を介して供給され、または入力端子１３に供給される第１入力電圧ＶＩＮがダイオードＤ６を介して供給されるようになっている。このため、コンパレータ２０は、第１入力電圧ＶＩＮまたは第２入力電圧ＶＢＵＳのうちの高い方の電圧で動作し、この電圧で動作する電流源２３を含んでいる。
【００２５】
コンパレータ２０の出力信号は、インバータ２１で反転されるようになっている。このインバータ２１の出力は、ＭＯＳトランジスタＴｒ３のゲート、ＭＯＳトランジスタＴｒ４のゲート、および差動増幅回路１６にそれぞれ供給され、そのオンオフ制御を行うようになっている。
さらに、インバータ２１の出力は、インバータ２２で反転されるようになっている。そのインバータ２２の出力はＭＯＳトランジスタＴｒ２のゲートに供給され、そのオンオフ制御を行うようになっている。
【００２６】
インバータ２１、２２には、出力端子１４に供給される第２入力電圧ＶＢＵＳがダイオードＤ５を介して供給され、または入力端子１３に供給される第１入力電圧ＶＩＮがダイオードＤ６を介して供給されるようになっている。このため、インバータ２１、２２は、第１入力電圧ＶＩＮまたは第２入力電圧ＶＢＵＳのうちの高い方の電圧で動作するようになっている。
【００２７】
次に、このような構成からなる電源装置の動作について、図１を参照して説明する。
この電源装置では、逆流防止回路１２が、入力端子１３に供給される第１入力電圧ＶＩＮと、出力端子１４に供給される第２入力電圧ＶＢＵＳとを比較し、この比較の結果に応じてリニア・レギュレータ１１を以下のように制御する。
【００２８】
すなわち、逆流防止回路１２を構成するコンパレータ２０が、入力端子１３に供給される第１入力電圧ＶＩＮを分圧抵抗Ｒ１３、Ｒ１４で分圧した分圧電圧と、出力端子１４に供給される第２入力電圧ＶＢＵＳを分圧抵抗Ｒ１５、Ｒ１６で分圧した分圧電圧とを比較し、その比較結果に応じて「Ｈ」レベルまたは「Ｌ」レベルの出力信号を出力する。
【００２９】
換言すると、コンパレータ２０は、第１入力電圧ＶＩＮと第２入力電圧ＶＢＵＳとを比較し、第２入力電圧ＶＢＵＳが第１入力電圧ＶＩＮよりも大きな場合には、「Ｈ」レベルの出力信号を出力し、逆に、第１入力電圧ＶＩＮが第２入力電圧ＶＢＵＳよりも大きな場合には、「Ｌ」レベルの出力信号を出力する。
従って、第２入力電圧ＶＢＵＳが第１入力電圧ＶＩＮよりも大きな場合（ＶＢＵＳ＞ＶＩＮの場合）には、コンパレータ２０からは「Ｈ」レベルの出力信号が出力されるので、インバータ２１の出力は「Ｌ」レベルとなり、インバータ２２の出力は「Ｈ」レベルとなる。
【００３０】
この結果、インバータ２１の出力が供給されるＭＯＳトランジスタＴｒ３、Ｔｒ４の各ゲートは「Ｌ」レベルになり、ＭＯＳトランジスタＴｒ３、Ｔｒ４はオン状態になる。また、インバータ２２の出力が供給されるＭＯＳトランジスタＴｒ２のゲートは「Ｈ」レベルになり、ＭＯＳトランジスタＴｒ２はオフ状態になる。
【００３１】
上記のようにＭＯＳトランジスタＴｒ４がオンすると、ＭＯＳトランジスタＴｒ１のゲートに、出力端子１４に供給されている第２入力電圧ＶＢＵＳがダイオードＤ５およびＭＯＳトランジスタＴｒ４を経由して印加されるので、ＭＯＳトランジスタＴｒ１はオフとなる。
このようにしてＭＯＳトランジスタＴｒ１はオフになるので、入力端子１３に供給される第１入力電圧ＶＩＮの出力端子１４への出力経路が遮断される。
【００３２】
しかし、ＭＯＳトランジスタＴｒ１に寄生ダイオードＤ１、Ｄ２が存在し、その各アノード側に第１入力電圧ＶＩＮまたは第２入力電圧ＶＢＵＳが印加される。このため、各アノードへの印加状況により寄生ダイオードＤ１、Ｄ２がそれぞれ順方向バイアスされて、逆流電流が生じるおそれがある。
ところが、Ｔｒ２がオフでＴｒ３がオンの場合、ＭＯＳトランジスタＴｒ１のサブストレートに第２入力電圧ＶＢＵＳが印加される。この結果、寄生ダイオードＤ１は逆方向にバイアスされ、寄生ダイオードＤ２の両端には同じ第２入力電圧ＶＢＵＳが印加されるので、寄生ダイオードＤ２による逆流は生じない。
【００３３】
また、このときには、ＭＯＳトランジスタＴｒ２に存在する寄生ダイオードＤ３は、カソード側が高電位でアノード側が低電位となって逆方向のバイアスになる。このため、第２入力電圧ＶＢＵＳ側が高いことに伴う、入力端子１３から出力端子１４に向けて逆流する電流を防止することができる。
これに対して、第１入力電圧ＶＩＮが第２入力電圧ＶＢＵＳよりも大きな場合（ＶＩＮ＞ＶＢＵＳの場合）には、コンパレータ２０からは「Ｌ」レベルの出力信号が出力されるので、インバータ２１の出力は「Ｈ」レベルとなり、インバータ２２の出力は「Ｌ」レベルとなる。
【００３４】
この結果、インバータ２１の出力が供給されるＭＯＳトランジスタＴｒ３、Ｔｒ４の各ゲートは「Ｈ」レベルになり、ＭＯＳトランジスタＴｒ３、Ｔｒ４はオフ状態になる。また、インバータ２２の出力が供給されるＭＯＳトランジスタＴｒ２のゲートは「Ｌ」レベルになり、ＭＯＳトランジスタＴｒ２はオン状態になる。
【００３５】
ＭＯＳトランジスタＴｒ４がオフすると、ＭＯＳトランジスタＴｒ１のゲートには差動増幅回路１６の出力のみが供給され、ＭＯＳトランジスタＴｒ１はリニア・レギュレータ１１の出力制御用のトランジスタとして機能する。
すなわち、このときには、差動増幅回路１６は、出力端子１４の出力電圧を抵抗Ｒ１、Ｒ２で分圧した分圧電圧と基準電圧発生回路１５で発生する基準電圧との差の電圧を増幅する。その差動増幅回路１６の出力により、ＭＯＳトランジスタＴｒ１の導通が制御され、これにより出力端子１４の出力電圧が一定に制御される。
【００３６】
この場合にも、ＭＯＳトランジスタＴｒ１の寄生ダイオードＤ１、Ｄ２により、漏れ電流が生じるおそれがある。
しかし、このときには、ＭＯＳトランジスタＴｒ２がオンになり、ＭＯＳトランジスタＴｒ１のサブストレートに第１入力電圧ＶＩＮが印加される。この結果、寄生ダイオードＤ２は逆方向にバイアスされ、寄生ダイオードＤ１の両端には同じ第１入力電圧ＶＩＮが印加されるので、寄生ダイオードＤ１、Ｄ２による漏れ電流は生じない。
【００３７】
なお、このときには、ＭＯＳトランジスタＴｒ３はオフ状態にあるので、ＭＯＳトランジスタＴｒ１の動作に何ら悪影響を及ぼすことはない。
以上説明したように、この第１実施形態によれば、リニア・レギュレータの出力ライン上に従来のように逆流防止ダイオードや電流制限抵抗を設ける必要がないので、出力電圧の低下や電源の効率を低下させることなく、出力端子側から入力端子側への逆流防止を実現できる。
【００３８】
次に、本発明の第２実施形態に係る逆流防止回路を適用した電源装置について、図２を参照して説明する。
この電源装置は、図１に示す電源装置のＭＯＳトランジスタＴｒ２、Ｔｒ３のオフ動作を確実にするようにしたものであり、図１に示すように、リニア・レギュレータ１１と、逆流防止回路１２Ａとを備えている。
【００３９】
すなわち、この電源装置は、ＭＯＳトランジスタＴｒ２、Ｔｒ３のオフ動作を確実にするために、図１に示す逆流防止回路１１にレベルシフト回路３１、３２を追加することにより、逆流防止回路１１を図２に示す逆流防止回路１２Ａに置き換えるようにしたものである。
レベルシフト回路３１は、図２に示すように、インバータ２２の「Ｈ」レベルの出力を、出力端子１４に供給される第２入力電圧ＶＢＵＳを用いてその第２入力電圧ＶＢＵＳまでレベルシフトさせ、そのレベルシフトさせた第２入力電圧ＶＢＵＳをＭＯＳトランジスタＴｒ２のゲートに供給するようになっている。
【００４０】
また、レベルシフト回路３２は、図２に示すように、インバータ２１の「Ｈ」レベルの出力を、入力端子１３に供給される第１入力電圧ＶＩＮを用いてその第１入力電圧ＶＩＮまでレベルシフトさせ、そのレベルシフトさせた第１入力電圧ＶＩＮをＭＯＳトランジスタＴｒ３のゲートに供給するようになっている。
なお、図２に示す電源装置の構成は、図１に示す電源装置に上記のレベルシフト回路３１、３２を追加させた点を除けば、図１に示す電源装置の構成と同じである。従って、その構成要素が同じ部分には同じ符号を付して、その構成の説明は省略する。
【００４１】
次に、図２に示すＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｔｒ３を集積回路で実現した場合の断面構造の一例を示すと、図３（ａ）に示すようになる。
この図３（ａ）からわかるように、図中の中央のＭＯＳトランジスタＴｒ１は、Ｐ型のソースとＮ型のサブストレート（基板）との間で形成される寄生ダイオードＤ１と、Ｐ型のドレインとＮ型のサブストレートとの間で形成される寄生ダイオードＤ２とが存在している。その寄生ダイオードＤ１、Ｄ２は、図２に示す寄生ダイオードＤ１、Ｄ２に対応する。
【００４２】
また、図中の右側のＭＯＳトランジスタＴｒ２は、Ｐ型のソースとＮ型のサブストレートとの間で形成される寄生ダイオードＤ３と、Ｐ型のドレインとＮ型のサブストレートとの間で形成される寄生ダイオードとが存在している。その寄生ダイオードＤ３は、図２に示す寄生ダイオードＤ３に対応する。
さらに、図中の左側のＭＯＳトランジスタＴｒ３は、Ｐ型のドレインとＮ型のサブストレートとの間で形成される寄生ダイオードＤ４と、Ｐ型のソースとＮ型のサブストレートとの間で形成される寄生ダイオードとが存在している。その寄生ダイオードＤ４は、図２に示す寄生ダイオードＤ４に対応する。
【００４３】
なお、図３（ａ）に示すＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｔｒ３の各断面の構造は、図１に示すＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｔｒ３の場合も同様である。
次に、このような構成からなる電源装置の動作について、図２〜図４を参照して説明する。
【００４４】
この電源装置では、逆流防止回路１２Ａが、入力端子１３に供給される第１入力電圧ＶＩＮと、出力端子１４に供給される第２入力電圧ＶＢＵＳとを比較し、この比較の結果に応じてリニア・レギュレータ１１を以下のように制御する。
すなわち、コンパレータ２０は、第１入力電圧ＶＩＮと第２入力電圧ＶＢＵＳとを比較し、第２入力電圧ＶＢＵＳが第１入力電圧ＶＩＮよりも大きな場合には、「Ｈ」レベルの出力信号を出力し、逆に、第１入力電圧ＶＩＮが外部電圧ＶＢＵＳよりも大きな場合には、「Ｌ」レベルの出力信号を出力する。
【００４５】
従って、第２入力電圧ＶＢＵＳが第１入力電圧ＶＩＮよりも大きな場合（図４参照）、例えば、第２入力電圧ＶＢＵＳ＝３ＶＤＤで、第１入力電圧ＶＩＮ＝２ＶＤＤの場合には、コンパレータ２０からは「Ｈ」レベルの出力信号が出力されるので、インバータ２１の出力は「Ｌ」レベルとなり、インバータ２２の出力は「Ｈ」レベルとなる。
【００４６】
この結果、インバータ２１の出力が供給されるＭＯＳトランジスタＴｒ３、Ｔｒ４の各ゲートは「Ｌ」レベルになり、ＭＯＳトランジスタＴｒ３、Ｔｒ４はオン状態になる。また、インバータ２２の「Ｈ」レベルの出力は、レベルシフト回路３１で第２入力電圧ＶＢＵＳ＝３ＶＤＤまでレベルシフトされ、このレベルシフトされた電圧３ＶＤＤがＭＯＳトランジスタＴｒ２のゲートのゲートに供給されるので、ＭＯＳトランジスタＴｒ２はオフ状態になる。
【００４７】
ＭＯＳトランジスタＴｒ４がオンすると、ＭＯＳトランジスタＴｒ１のゲートに、出力端子１４に供給されている第２入力電圧ＶＢＵＳ＝３ＶＤＤが、ダイオードＤ５およびＭＯＳトランジスタＴｒ４を経由して印加されるので、ＭＯＳトランジスタＴｒ１はオフとなる。
このようにしてＭＯＳトランジスタＴｒ１はオフになるので、入力端子１３に供給される第１入力電圧ＶＩＮの出力端子１４への出力経路が遮断される。
【００４８】
しかし、ＭＯＳトランジスタＴｒ１に寄生ダイオードＤ１、Ｄ２が存在し、その各アノード側に第１入力電圧ＶＩＮ＝２ＶＤＤまたは第２入力電圧ＶＢＵＳ＝３ＶＤＤが印加される（図３（ｂ）参照）。このためＴｒ２がオン、Ｔｒ３がオフの場合、寄生ダイオードＤ２が順方向バイアスされて、逆流が生じるおそれがある。
【００４９】
ところが、このときには、ＭＯＳトランジスタＴｒ３がオンになり、ＭＯＳトランジスタＴｒ１のサブストレートに第２入力電圧ＶＢＵＳ＝３ＶＤＤが印加される（図３（ｂ）参照）。この結果、寄生ダイオードＤ１は逆方向にバイアスされ、寄生ダイオードＤ２の両端には同じ電圧の３ＶＤＤが印加されるので（図３（ｂ）参照）、寄生ダイオードＤ１、Ｄ２による逆流は生じない。
【００５０】
また、このときには、ＭＯＳトランジスタＴｒ２に存在する寄生ダイオードＤ３は、カソード側が高電位３ＶＤＤでアノード側が低電位２ＶＤＤとなって逆バイアス状態になる。このため、第２入力電圧ＶＢＵＳ側が高いことに伴う、出力端子１４から入力端子１３に向けて逆流する電流を防止することができる。
これに対して、第１入力電圧ＶＩＮが第２入力電圧ＶＢＵＳよりも大きな場合（図４参照）、例えば、第１入力電圧ＶＩＮ＝２ＶＤＤで第２入力電圧ＶＢＵＳ＝ＶＤＤの場合には、コンパレータ２０からは「Ｌ」レベルの出力信号が出力されるので、インバータ２１の出力は「Ｈ」レベルとなり、インバータ２２の出力は「Ｌ」レベルとなる。
【００５１】
この結果、インバータ２１の出力が供給されるＭＯＳトランジスタＴｒ４のゲートは「Ｈ」レベルになり、ＭＯＳトランジスタＴｒ４はオフ状態になる。また、インバータ２１の「Ｈ」レベルの出力は、レベルシフト回路３２で第１入力電圧ＶＩＮ＝２ＶＤＤまでレベルシフトされ、このレベルシフトされた電圧２ＶＤＤがＭＯＳトランジスタＴｒ３のゲートに供給され、ＭＯＳトランジスタＴｒ３はオフとなる。さらに、インバータ２２の出力が供給されるＭＯＳトランジスタＴｒ２のゲートは「Ｌ」レベルになり、ＭＯＳトランジスタＴｒ２はオン状態になる。
【００５２】
ＭＯＳトランジスタＴｒ４がオフすると、ＭＯＳトランジスタＴｒ１のゲートには差動増幅回路１６の出力のみが供給され、ＭＯＳトランジスタＴｒ１はリニア・レギュレータ１１の出力制御用のトランジスタとして機能する。
すなわち、このときには、差動増幅回路１６は、出力端子１４の出力電圧を抵抗Ｒ１、Ｒ２で分圧した分圧電圧と基準電圧発生回路１５で発生する基準電圧との差の電圧を増幅する。その差動増幅回路１６の出力により、ＭＯＳトランジスタＴｒ１の導通が制御され、これにより出力端子１４の出力電圧が一定に制御される。
【００５３】
しかし、ＭＯＳトランジスタＴｒ１に寄生ダイオードＤ１、Ｄ２が存在し、その各アノード側に第１入力電圧ＶＩＮ＝２ＶＤＤまたは第２入力電圧ＶＢＵＳ＝ＶＤＤが印加される（図３（ｃ）参照）。このため、寄生ダイオードＤ１、Ｄ２がそれぞれ順方向バイアスされて、漏れ電流が生じるおそれがある。
ところが、このときには、ＭＯＳトランジスタＴｒ２がオンになり、ＭＯＳトランジスタＴｒ１のサブストレートに第１入力電圧ＶＩＮ＝２ＶＤＤが印加される（図３（ｃ）参照）。この結果、寄生ダイオードＤ２は逆方向にバイアスされ、寄生ダイオードＤ１の両端には同じ電圧２ＶＤＤが印加されるので、寄生ダイオードＤ１、Ｄ２による漏れ電流は生じない。
【００５４】
なお、このときには、ＭＯＳトランジスタＴｒ３はオフ状態にあるので、ＭＯＳトランジスタＴｒ１の動作に何ら悪影響を及ぼすことはない。
以上説明した動作を主要部のまとめると、図４に示すようになる。
図４において、（ａ）は第１入力電圧ＶＩＮ、（ｂ）は第２入力電圧ＶＢＵＳを示す。また、（ｃ）〜（ｅ）は、ＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｔｒ３の各ゲート電圧を示し、図中の「ＯＮ」、「ＯＦＦ」はそのＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｔｒ３のオンオフの状態を示す。
【００５５】
以上説明したように、この第２実施形態によれば、レベルシフト回路３１、３２を追加するようにしたので、ＭＯＳトランジスタＴｒ２、Ｔｒ３のオフ動作を確実に行うことができる。
なお、上記の実施形態では、リニア・レギュレータ１１に適用した場合について説明したが、これに代えてスイッチング・レギュレータなどの電源に適用するようにしても良い。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、出力電圧の低下、および電源の効率の低下をさせることなく、出力端子から入力端子側に向けて流れる電流の逆流防止を実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を適用した電源装置の構成例を示す回路図である。
【図２】本発明の第２実施形態を適用した他の電源装置の構成例を示す回路図である。
【図３】図２に示す逆流防止回路を構成するＭＯＳトランジスタを集積回路で形成した場合の断面構造の一例を示す断面図である。
【図４】図２に示す電源装置の動作を説明する説明図である。
【図５】従来回路の構成を示す回路図である。
【符号の説明】
１１はリニア・レギュレータ、１２は逆流防止回路、１３は入力端子、１４は出力端子、１５は基準電圧発生回路、１６は差動増幅回路、２０はコンパレータ、２１、２２はインバータ、３１、３２はレベルシフト回路、Ｔｒ１〜Ｔｒ４はＭＯＳトランジスタ、Ｒ１、Ｒ２、Ｒ１３〜Ｒ１６は分圧抵抗、Ｄ１〜Ｄ４は寄生ダイオードである。
【図１】
2004280704.tif 000003
【図２】
2004280704.tif 000004
【図３】
2004280704.tif 000005
【図４】
2004280704.tif 000006
【図５】
2004280704.tif 000007