(57)【要約】【課題】積層構造の場合に、より低抵抗な信号配線を提供しノイズ低減を図る。さらに、信号線に形成される寄生容量Ｃ２を低減し、外部静電気に強いセンサー構造を提供する。【解決手段】光電変換素子とスイッチ素子とから構成される画素を有する光電変換装置であって、前記光電変換素子を構成する半導体層と、前記スイッチ素子を構成する半導体層が異なる層から形成され、前記スイッチ素子の制御配線を含む第１の層と、前記スイッチ素子の主電極を含む第２の層と、前記光電変換素子のバイアス配線を含む第３の層がこの順で多層構造を有しており、前記第３の層が少なくとも前記光電変換素子からの信号を転送する信号線を含んでいる。【選択図】      図１
2004165561.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子とスイッチ素子とから構成される画素を有する光電変換装置であって、
前記光電変換素子を構成する半導体層と、前記スイッチ素子を構成する半導体層が異なる層から形成され、前記スイッチ素子の制御配線を含む第１の層と、前記スイッチ素子の主電極を含む第２の層と、前記光電変換素子のバイアス配線を含む第３の層がこの順で多層構造を有しており、前記第３の層が少なくとも前記光電変換素子からの信号を転送する信号線を含んでいることを特徴とする光電変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、医療画像診断装置、非破壊検査装置、放射線を用いた分析装置等に応用されている、Ｘ線、γ線等の放射線を検出する放射線検出装置における光電変換装置に関する。
【０００２】
【従来の技術】
従来、医療画像診断で用いられる撮影方法は、静止画像を得る一般撮影と動画像を得る透視撮影に大きく分類される。夫々の撮影方法は必要に応じて、撮影装置を含めて選択される。
【０００３】
液晶ＴＦＴ技術の進歩、情報インフラの整備が充実した現在では、非単結晶シリコン、例えば、非晶質シリコン（以下、ａ−Ｓｉと略記）を用いた光電変換素子とスイッチＴＦＴにより構成されたセンサーアレーと、放射線を可視光等に変換する蛍光体とを組み合わせた放射線検出装置としてのフラットパネル検出器（以下、ＦＰＤと略記）が提案され、大面積で、且つ、真のデジタル化の可能性が出てきている（例えば、特許文献１参照）。
【０００４】
このＦＰＤは、放射線画像を瞬時に読み取り、瞬時にディスプレイ上に表示できるものであり、また、画像は、デジタル情報として直接取り出すことが可能であるため、データーの保管、或いは、加工、転送等取り扱いが便利であると言った特徴がある。また、感度等の諸特性は、撮影条件に依存するが、従来のスクリーンフィルム系（Ｓ／Ｆ系）撮影法、コンピューティッドラジオグラフィ（ＣＲ）撮影法に比較して、同等又はそれ以上であることが確認されている。
【０００５】
図６に、このＦＰＤの模式的等価回路図を示す。図中、１０１は光電変換素子部、１０２は転送用のスイッチＴＦＴ部、１０３はスイッチＴＦＴ駆動配線、１０４は信号線、１０５はバイアス配線、１０６は信号処理回路、１０７はＴＦＴ駆動回路、１０８はＡ／Ｄ変換部である。
【０００６】
Ｘ線等の放射線は紙面上部より入射し、波長変換体としての不図示の蛍光体により可視光に変換される。変換光は、光電変換素子部１０１により電荷に変換され、光電変換素子部１０１内に蓄積される。その後、ＴＦＴ駆動回路１０７より、ＴＦＴ駆動配線から転送ＴＦＴ１０２を動作させ、この蓄積電荷を信号線１０４に転送し、信号処理回路１０６にて処理され、更に、Ａ／Ｄ変換部１０８にてＡ／Ｄ変換され出力される。
【０００７】
基本的には、上述のような素子構成が一般的であり、特に、前記光電変換素子はＰＩＮ型フォトダイオード（以下、ＰＩＮ型ＰＤと略記）、或いは、本発明者等が採用しているＭＩＳ型フォトディテクタ（以下、ＭＩＳ型ＰＤと略記）等様々な素子が提案されている。
【０００８】
【特許文献１】
特許第３０６６９４４号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上述のＦＰＤにおいては、大面積で、且つ、完全デジタル化が達成され、漸く、一般撮影に主に使用され始めている状況であるが、感度と言った点では、更なる向上が期待されており、また、透視撮影を可能とするためには、より一層の感度向上が必須と考えられる。
【００１０】
図７に、ＭＩＳ型ＰＤを用いたＦＰＤの１ビットの等価回路を示す。図中、Ｃ１はＭＩＳ型ＰＤの合成容量、Ｃ２は信号線に形成される寄生容量、Ｖｓはセンサーバイアス電位、Ｖｒはセンサーリセット電位、ＳＷ１はＭＩＳ型ＰＤのＶｓ／Ｖｒ切り替えスイッチ、ＳＷ２はスイッチＴＦＴのゲート電圧ＶｇのＯＮ／ＯＦＦ切り替えスイッチ、ＳＷ３は信号線リセットスイッチ、Ｖｏｕｔは出力電圧である。
【００１１】
ＭＩＳ型ＰＤにはバイアス電位として半導体層が空乏化するようＳＷ１により電位Ｖｓが与えられる。この状態で、蛍光体からの変換光が半導体層に入射すると、ホールブロッキング層で阻止されていた正電荷がａ−Ｓｉ層内に蓄積され、電位差Ｖｔが発生する。その後、ＳＷ２よりスイッチＴＦＴのＯＮ電圧が印加され、電圧Ｖｏｕｔとして出力される。出力Ｖｏｕｔは不図示の読出し回路により読み出され、その後ＳＷ３により信号線がリセットされ、順次読出しが行われる。
【００１２】
上述の駆動方法に従って、スイッチＴＦＴをライン毎に順次ＯＮすることにより、１フレームの全読出しが完了する。その後、ＳＷ１よりＭＩＳ型ＰＤにリセット電位Ｖｒを与え、リセットを行い、再度、バイアス電位Ｖｓを与え、画像読み取りの蓄積動作に入る。
【００１３】
ＭＩＳ型ＰＤの出力Ｖｏｕｔの飽和値は、概ね電位Ｖｔに比例する。電位Ｖｔは、バイアス電圧差Ｖｓ−Ｖｒと内部ゲインＧの積により決まる。内部ゲインＧとは、Ｃｉｎｓ／（Ｃｉｎｓ＋Ｃｓｅｍｉ）で求められる。出力電圧Ｖｏｕｔは、概ね電位Ｖｔに対しＣ１／Ｃ２容量比で出力される。
【００１４】
ＭＩＳ型ＰＤの感度は、光入射状態での上述の飽和出力電圧、即ち、信号成分と、暗状態での出力電圧、即ち、ノイズ成分の比で概ね表現できる。
【００１５】
信号成分は、一般的には、（１）ＰＤ開口率、（２）ＰＤ光入射効率、言い換えれば、真性ａ−Ｓｉ膜内に入射する光量、更に、（３）内部ゲインに依存する。一方、ノイズ成分は、以下に示す様々な要因が確認されている。
（１）ショットノイズ    センサー開口率の平方根に比例するショットノイズ。
（２）ＫＴＣノイズ      容量Ｃ１の平方根に比例するＫＴＣノイズ。
（３）信号配線ノイズ    配線抵抗の平方根、及び、容量Ｃ２に比例する配線ノ
イズ。
（４）ＩＣノイズ        容量Ｃ２に比例するＩＣノイズ。
（５）ゲート配線ノイズ  配線抵抗の平方根に比例する配線ノイズ。
【００１６】
通常、感度向上を達成するためには、当然のことながら、信号成分を増大させるか、或いは、ノイズ成分を減少させるか、或いは、同時に達成する必要がある。しかし、信号成分とノイズ成分は、相互に関係しており、前者を改善した結果、後者に影響を及ぼし、結局、感度改善には至らない場合が多い。
【００１７】
例えば、信号成分を改善するために、上述の（１）ＰＤ開口率を向上させる場合、配線幅、或いは、配線間のスペースをシュリンクして、実現することが考えられるが、逆に、微細化に伴い、配線抵抗、或いは、信号線の寄生容量が増大し、ノイズ成分が増大する結果となる。即ち、信号成分は改善されるが、ノイズ成分は増加することになり、感度低下を引き起こす場合がある。更に、微細化により、配線ルールが厳しくなるため、歩留り低下等を来し、生産性を低下させることになる。
【００１８】
また、上述の（２）光入射効率においても、同様に、光電変換層であるａ−Ｓｉ膜に接合されているオーミックコンタクト層は、キャリアブロッキング層としての機能と上部電極としての機能が必要なため、光吸収を無視できない５００Å程度以上の膜厚が必要となる。その結果、ｎ＋膜での光吸収が感度低下を引き起こす。当然、ｎ＋膜の薄膜化を実施した場合、逆に、ｎ＋膜の抵抗が大きくなり、ＰＤ上部電極として機能しない結果となる。
【００１９】
また、上述の（３）内部ゲインを向上させる場合、ａ−Ｓｉ膜も厚膜化、或いは、ゲートＳｉＮ膜の薄膜化を実施する必要がある。しかし、ａ−Ｓｉ膜の厚膜化は、一方でスイッチＴＦＴの転送能力の低下を引き起こし、その結果、ＴＦＴサイズの増大、開口率の低下となる。また、その応力、異物発生等、生産上の問題においても限度がある。また、ＳｉＮ膜の薄膜化は、配線交差部等での絶縁耐圧を考慮すると同様に限度があり、仮に、薄膜化が達成できたとしても、寄生容量Ｃ２の増大によりノイズ成分が増加し、目立った感度向上は達成されない。
【００２０】
一方、ノイズ低減に着目して、ゲート配線抵抗を低減する場合、ゲート配線の厚膜化、或いは、幅広化が必要であるが、前者は、配線交差部での絶縁耐圧の低下を引き起こし、また、後者は、開口率の低下を引き起こすことになる。
【００２１】
また、信号線の配線抵抗を低減する場合、信号線の厚膜化、或いは、幅広化が必要であるが、前者は、応力の増大により生産設備上限度があるばかりか、加工上の問題から厚膜化は限度がある。また、後者は、上述したのと同様、開口率の低下を引き起こすことになる。
【００２２】
以上、現行の構成では、設計において、感度は最適化されることになる。言い換えれば、より一層の感度向上は根本的な構成、材料、製造プロセスの改良が必要となると言い換えることができる。
〔発明の目的〕
そこで、本発明の目的は、高精細が必要とされるカセッテタイプ、マンモグラフィー等の放射線検出装置に用いる光電変換装置において、積層構造の場合に、より低抵抗な信号配線としノイズ低減を図る。さらに、信号線に形成される寄生容量Ｃ２を低減し、外部静電気に強いセンサー構造を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、光電変換素子とスイッチ素子とから構成される画素を有する光電変換装置であって、前記光電変換素子を構成する半導体層と、前記スイッチ素子を構成する半導体層が異なる層から形成され、前記スイッチ素子の制御配線を含む第１の層と、前記スイッチ素子の主電極を含む第２の層と、前記光電変換素子のバイアス配線を含む第３の層がこの順で多層構造を有しており、前記第３の層が少なくとも前記光電変換素子からの信号を転送する信号線を含んでいる。
〔作用〕
以上の構成によって、低抵抗な信号配線とし、容量Ｃ２を低減し、外部静電気に強い構造のＦＰＤが実現できる。
【００２４】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００２５】
本発明の理解のために、まず、従来の光電変換素子をＭＩＳ型ＰＤとした場合の１画素について説明する。
【００２６】
図８は、１画素についての模式的平面図である。３０２はスイッチＴＦＴ駆動配線、３０４はスイッチＴＦＴゲート電極、３０８はセンサーバイアス配線、３１０は信号線、３０９はスイッチＴＦＴソース・ドレイン電極（以下、ＳＤ電極と略記）、４０３は第２のオーミックコンタクト層、４０４は透明電極層である。本説明ではスイッチ素子としてＴＦＴを用いた例について説明するが、これに限られるものではない。
【００２７】
図９に、図８に示した１画素内の各素子を模式的に配列した模式的断面図である。製造フロー説明の都合上、スイッチＴＦＴ駆動配線及び信号線をコンタクトホール（以下、接続孔という）によりパッド部と接続する部分も図示してある。３０１はガラス基板等の絶縁性表面を有する基板、３０２はスイッチＴＦＴ駆動配線、３０３はセンサー（ＭＩＳ型ＰＤ）下部電極、３０４はスイッチＴＦＴゲート電極、３０５は第１のゲート絶縁膜、３０６は第１の真性ａ−Ｓｉ膜、３０７は第１のオーミックコンタクト層、３０８はバイアス配線、３０９はスイッチＴＦＴのＳＤ電極、３１０は信号線、３１３はエッチストップ絶縁層、３２０は保護膜、４０１は第２のゲート絶縁膜、４０２は第２の真性ａ−Ｓｉ膜、４０３は第２のオーミックコンタクト層、４０４は透明電極層、４０５は素子分離部、４０６は接続孔である。
【００２８】
次に、このＦＰＤの製造方法について述べる。
【００２９】
図１０に、ＦＰＤの製造方法を示す。
【００３０】
第１に、ガラス基板３０１上に、第１の金属層により、スイッチＴＦＴ駆動配線３０２、スイッチＴＦＴゲート電極３０４を形成する。第１の金属層としては、Ｃｒ、Ａｌ、Ｍｏ、Ｔｉ、Ａｌ−Ｎｄ合金、及びそれらの積層構造がスパッタ法により形成される。
【００３１】
第２に、第１のゲート絶縁膜３０５、第１の真性ａ−Ｓｉ膜３０６、チャネルスットッパー（エッチストッパー）用の絶縁膜３１３をプラズマＣＶＤ法により順次積層する。
【００３２】
第３に、裏面露光によりチャネルスットッパー用の絶縁膜３１３をエッチングする。図１０（ａ）に模式的平面図を示す。
【００３３】
第４に、プラズマＣＶＤ法により第１のオーミックコンタクト層（ｎ＋層）３０７を積層する。
【００３４】
第５に、第２の金属層を積層する。第２の金属層としては、Ｃｒ、Ａｌ、Ｍｏ、Ｔｉ、Ａｌ−Ｎｄ合金、及びそれらの積層構造がスパッタ法により形成される。
【００３５】
第６に、レジストワークにより、スイッチＴＦＴのＳＤ電極３０９及び信号線３１０、及び前記光電変換素子の下電極３０３を形成する。図１０（ｂ）に模式的平面図を示す。
【００３６】
第７に、第２のゲート絶縁膜４０１、第２の真性ａ−Ｓｉ膜４０２、第２のオーミックコンタクト層（ｎ＋層）４０３をプラズマＣＶＤ法により順次積層する。
【００３７】
第８に、接続孔４０６を形成する。
【００３８】
第９に、第３の金属層を積層する。第３の金属層としては、Ｃｒ、Ａｌ、Ｍｏ、Ｔｉ、Ａｌ−Ｎｄ合金、及びそれらの積層構造がスパッタ法により形成する。
【００３９】
第１０に、レジストワークにより、光電変換素子のバイアス配線３０８、配線引き出し部を形成する。図１０（ｃ）に模式的平面図を示す。
【００４０】
第１１に、透明電極層４０４を積層する。透明電極層４０４としては、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＺｎＯ、酸化スズ（ＳｎＯ２）等が使用される。
【００４１】
第１２に、透明電極層４０４と第２のオーミックコンタクト層４０３をエッチングする。図１０（ｄ）に模式的平面図を示す。
【００４２】
第１３に、保護層を積層し、配線引き出し部等、必要な領域を除去する。その後、必要に応じて蛍光体（不図示）を設ける。
【００４３】
以上の工程を経て光電検出装置を作製するわけであるが、このような装置によればスイッチ素子とは別の層で光電変換素子を形成されているために、光電変換素子の配置がスイッチ素子による制限を受けないため開口率を向上させることが可能となる。しかしながら、そのような構成においてどの層にどのような機能を割り振るかの検討はまだ充分にされていないのが現状である。以下、本発明の各実施形態における各層への機能の割り振りに関して述べる。
【００４４】
［実施形態１］
本実施形態においては、配線となる金属層を３層有する構成に関して述べる。その３層を、スイッチ素子の制御電極及び制御配線を含む第１の層、信号線を含む第２の層、光電変換素子のバイアス配線及び前記信号線の冗長配線を含む第３の層としている。この層は好ましくは金属がよいが、それに準ずる抵抗率を持つもので代用することも可能である。
【００４５】
図１（ａ）に、本実施形態の１画素の模式的平面図を示す。３０２はスイッチＴＦＴ駆動配線、３０４はスイッチＴＦＴゲート電極、３０８はセンサーバイアス配線、３０９はスイッチＴＦＴのＳＤ電極、３１０は信号線、３１１は信号線３１０の冗長配線、４０３は第２のオーミックコンタクト層、４０４は透明電極層、４０６は接続孔である。
【００４６】
図１（ｂ）に、図１（ａ）のＡＡ′に示した１画素内の各素子を模式的に配列した模式的断面図を示す。スイッチＴＦＴ駆動配線及び信号線を接続孔によりパッド部と接続する部分も図示してある。３０１はガラス基板、３０２はスイッチＴＦＴ駆動配線、３０３はセンサー下部電極、３０４はスイッチＴＦＴゲート電極、３０５は第１のゲート絶縁膜、３０６は第１の真性ａ−Ｓｉ膜、３０７は第１のオーミックコンタクト層、３０８はバイアス配線、３０９は転送ＴＦＴのＳＤ電極、３１０は信号線、３１１は信号線３１０の冗長配線、３１３はエッチストップ絶縁層、３２０は保護膜、４０１は第２のゲート絶縁膜、４０２は第２の真性ａ−Ｓｉ膜、４０３は第２のオーミックコンタクト層、４０４は透明電極層、４０５は素子分離部、４０６は接続孔である。信号線３１０とその信号線３１０の冗長配線３１１とは、接続孔４０６を介して電気的に接続される。
【００４７】
このように、第２層目を信号線、第３層目の配線を信号線の冗長配線とすることによって信号線の配線抵抗を下げることができる。また、異物等による信号配線の断線に対して、歩留まりの向上が期待できる。本実施形態では、第２の真性ａ−Ｓｉ膜４０２をドライエッチング等により画素分離する場合を示しているが、画素分離はしなくてもよい。
【００４８】
〔実施形態２〕
本実施形態においては、配線となる金属層を３層有する構成に関して述べる。その３層を、スイッチ素子の制御電極及び制御配線を含む第１の層、スイッチ素子の主電極（例えばスイッチ素子がＴＦＴの場合にはＳＤ電極）を含む第２の層、光電変換素子のバイアス配線を含む第３の層としている。これらの層は好ましくは金属がよいが、それに準ずる抵抗率を持つもので代用することも可能である。
【００４９】
図２に、本実施形態の１画素の模式的平面図を示す。３０２はスイッチＴＦＴ駆動配線、３０４はスイッチＴＦＴゲート電極、３０８はセンサーバイアス配線、３０９はスイッチＴＦＴのＳＤ電極、３１１は信号線、４０３は第２のオーミックコンタクト層、４０４は透明電極層、４０６は接続孔である。また、断面図は、図１（ｂ）と同一となる。実施形態１との違いは、３層目の金属層で信号線を形成し、接続孔４０６を介してソース電極と信号線３１１を電気的に接続する。
【００５０】
このような構成にすると、スイッチＴＦＴ駆動配線３０２と３層目の信号線３１１とのクロス部容量（寄生容量Ｃ２）を低減することができ、感度アップが達成される。
【００５１】
〔実施形態３〕
本実施形態においては、配線となる金属層を３層有する構成に関して述べる。その３層を、スイッチ素子の制御電極及び制御配線を含む第１の層、スイッチ素子の主電極（例えばスイッチ素子がＴＦＴの場合にはＳＤ電極）、信号線の冗長配線を含む第２の層、光電変換素子のバイアス配線、信号線を含む第３の層としている。これらの層は好ましくは金属がよいが、それに準ずる抵抗率を持つもので代用することも可能である。
【００５２】
第３図に、本実施形態の１画素の模式的平面図を示す。３０２はスイッチＴＦＴ駆動配線、３０４はスイッチＴＦＴのゲート電極、３０８はセンサーバイアス配線、３０９はスイッチＴＦＴのＳＤ電極、３１０は信号線の冗長配線、３１１は信号線、４０３は第２のオーミックコンタクト層、４０４は透明電極層、４０６は接続孔である。また、断面図は、図１（ｂ）と同一となる。
【００５３】
実施形態１と実施形態３との違いは、２層目の金属層で信号線の冗長配線３１０を形成し、接続孔４０６を介してソース電極と３層目の信号線３１１を電気的に接続するが、スイッチＴＦＴ駆動配線３０２と２層目の信号線の冗長配線３１０は、クロス部を形成しないことである。すなわち、図３を参照すると第２の金属層はスイッチＴＦＴ駆動配線３０２上を除いて形成されているのである。したがって、第３の金属層により信号線の主配線部を形成することとなる。
【００５４】
このような構成にすると、スイッチＴＦＴ駆動配線３０２と信号線３１１とのクロス部容量（寄生容量Ｃ２）を低減することができ、かつ、２層目と３層目の配線を信号線として使用することで、配線抵抗を下げることができ、感度アップが達成される。
【００５５】
〔実施形態４〕
本実施形態においては、配線となる金属層を３層有する構成に関して述べる。その３層を、スイッチ素子の制御電極及び制御配線を含む第１の層、スイッチ素子の主電極（例えばスイッチ素子がＴＦＴの場合にはＳＤ電極）、信号線を含む第２の層、光電変換素子のバイアス配線、一定電位線を含む第３の層としている。これらの層は好ましくは金属がよいが、それに準ずる抵抗率を持つもので代用することも可能である。
【００５６】
図４（ａ）に、本実施形態の１画素の模式的平面図を示す。３０２はスイッチＴＦＴ駆動配線、３０４はスイッチＴＦＴのゲート電極、３０８はセンサーバイアス配線、３０９はスイッチＴＦＴのＳＤ電極、３１０は２層目の信号線、３１２は３層目のＧＮＤ線、４０３は第２のオーミックコンタクト層、４０４は透明電極層、４０６は接続孔である。
【００５７】
図４（ｂ）に、図４（ａ）のＡＡ′に示した１画素内の各素子を模式的に配列した模式的断面図を示す。スイッチＴＦＴ駆動配線及び信号線を接続孔によりパッド部と接続する部分も図示してある。３０１はガラス基板、３０２はスイッチＴＦＴ駆動配線、３０３はセンサー下部電極、３０４はスイッチＴＦＴゲート電極、３０５は第１のゲート絶縁膜、３０６は第１の真性ａ−Ｓｉ膜、３０７は第１のオーミックコンタクト層、３０８はバイアス配線、３０９は転送ＴＦＴのＳＤ電極、３１０は２層目の信号線、３１２は３層目のＧＮＤ配線、３１３はエッチストップ絶縁層、３２０は保護膜、４０１は第２のゲート絶縁膜、４０２は第２の真性ａ−Ｓｉ膜、４０３は第２のオーミックコンタクト層、４０４は透明電極層、４０５は素子分離部、４０６は接続孔である。
【００５８】
実施形態１〜３との違いは、第３の金属層により一定電位に固定される配線（ここではＧＮＤ）を形成している点である。
【００５９】
また、ＴＦＴ上の一定電位配線上の、真性ａ−Ｓｉ膜、オーミックコンタクト層は除去してもかまわない。
【００６０】
このような構成にすると、ＴＦＴ上部が定電位に固定されるため、静電気に対して強くなる。
【００６１】
〔実施形態５〕
本実施形態においては、配線となる金属層を３層有する構成に関して述べる。それらの３層を、スイッチ素子の制御電極及び制御配線を含む第１の層、スイッチ素子の主電極（例えばスイッチ素子がＴＦＴの場合にはＳＤ電極）、信号線を含む第２の層、光電変換素子のバイアス配線、信号線の冗長配線を含む第３の層としている。これらの層は好ましくは金属がよいが、それに準ずる抵抗率を持つもので代用することも可能である。本実施形態は、ＭＩＳ型ＰＤを用いたＦＰＤの例について述べる。
【００６２】
図５（ａ）に、光電変換素子をＭＩＳ型ＰＤとした場合の１画素の模式的平面図を示す。３０２はスイッチＴＦＴ駆動配線、３０４はスイッチＴＦＴのゲート電極、３０８はセンサーバイアス配線、３０９はスイッチＴＦＴのＳＤ電極、３１０は信号線、４０３は第２のオーミックコンタクト層、４０４は透明電極層、４０６は接続孔である。
【００６３】
図５（ｂ）に、図５（ａ）のＡＡ′に示した１画素内の各素子を模式的に配列した模式的断面図を示す。スイッチＴＦＴ駆動配線及び信号線を接続孔によりパッド部と接続する部分も図示してある。３０１はガラス基板、３０２はスイッチＴＦＴ駆動配線、３０３はセンサー下部電極、３０４はスイッチＴＦＴゲート電極、３０５は第１のゲート絶縁膜、３０６は第１の真性ａ−Ｓｉ膜、３０７は第１のオーミックコンタクト層、３０８はバイアス配線、３０９は転送ＴＦＴのＳＤ電極、３１０は信号線、３１１は信号線３１０の冗長配線、３１３はエッチストップ絶縁層、３２０は保護膜、４０１は第２のゲート絶縁膜、４０２は第２の真性ａ−Ｓｉ膜、４０３は第２のオーミックコンタクト層、４０４は透明電極層、４０５は素子分離部、４０６は接続孔である。
【００６４】
信号線３１０と信号線３１０の冗長配線３１１は、接続孔等を介さず電気的に接続されるため、実施形態１よりも低抵抗な配線の形成が可能となる。また、異物等による信号配線の断線に対して、歩留まりの向上が期待できる。本実施形態では、第２の真性ａ−Ｓｉ膜４０２をドライエッチング等により画素分離する場合を示しているが、画素分離はしなくてもよい。
【００６５】
以上、本発明の実施の形態について説明したが、本発明の好適な実施の態様を以下のとおり列挙する。
［実施態様１］
光電変換素子とスイッチ素子とから構成される画素を有する光電変換装置であって、
前記光電変換素子を構成する半導体層と、前記スイッチ素子を構成する半導体層が異なる層から形成され、前記スイッチ素子の制御配線を含む第１の層と、前記スイッチ素子の主電極を含む第２の層と、前記光電変換素子のバイアス配線を含む第３の層がこの順で多層構造を有しており、前記第３の層が少なくとも前記光電変換素子からの信号を転送する信号線を含んでいることを特徴とする光電変換装置。
［実施態様２］
前記第１の層、第２の層、及び第３の層は、金属層であることを特徴とする実施態様１に記載の光電変換装置。
［実施態様３］
前記第３の層の信号線は、冗長配線であり、前記第２の層に形成された信号線と接続孔を介して電気的に接続されていることを特徴とする実施態様１に記載の光電変換装置。
［実施態様４］
前記第３の層の信号線は、前記第２の層のスイッチ素子の主電極と接続孔を介して電気的に接続されていることを特徴とする実施態様１に記載の光電変換装置。
［実施態様５］
前記第３の層の信号線は、前記第２の層に形成された信号線の冗長配線と接続孔を介して電気的に接続されていることを特徴とする実施態様１に記載の光電変換装置。
［実施態様６］
前記第３の層の信号線は、冗長配線であり、前記第２の層に形成された信号線と接続孔を介さずに電気的に接続されていることを特徴とする実施態様１に記載の光電変換装置。
［実施態様７］
前記第１の層のスイッチ素子の制御配線と前記第２の層に形成された信号線の冗長配線は、クロス部を形成しないことを特徴とする実施態様２に記載の光電変換装置。
［実施態様８］
実施態様１〜７のいずれかに記載の光電変換装置を有し、放射線を可視光に変換する波長変換体を組み込んだことを特徴とする放射線検出装置。
［実施態様９］
光電変換素子とスイッチ素子とから構成される画素を有する光電変換装置であって、
前記光電変換素子を構成する半導体層と、前記スイッチ素子を構成する半導体層が異なる層から形成され、前記スイッチ素子の制御配線を含む第１の層と、前記スイッチ素子の主電極を含む第２の層と、前記光電変換素子のバイアス配線を含む第３の層がこの順で多層構造を有しており、前記第３の層は、前記スイッチ素子上部に形成され定電位に固定されていることを特徴とする光電変換装置。
［実施態様１０］
前記第１の層、第２の層、及び第３の層は、金属層であることを特徴とする実施態様９に記載の光電変換装置。
［実施態様１１］
光電変換素子とスイッチ素子から構成される光電変換装置において、
前記スイッチ素子は、第１の金属層、第１の絶縁層、第１の半導体層、エッチストップ絶縁層、第１のオーミックコンタクト層、及び第２の金属層で構成され、
前記光電変換素子は、前記第２の金属層、第２の絶縁層、第２の半導体層、第２のオーミックコンタクト層、第３の金属層、及び透明電極層で構成され、
前記第３の金属層は、前記スイッチ素子上部に形成され定電位に固定されていることを特徴とする光電変換装置。
［実施態様１２］
実施態様９〜１１のいずれかに記載の光電変換装置を有し、放射線を可視光に変換する波長変換体を組み込んだことを特徴とする放射線検出装置。
【００６６】
【発明の効果】
以上説明したように、本発明の光電変換装置において、積層構造にすることで開口率の向上を図ると同時に、１層目のスイッチＴＦＴ駆動配線と３層目の信号線とのクロス部容量（寄生容量Ｃ２）を低減することができ、かつ、信号線の配線抵抗を下げることができ、ノイズ低減し感度を上げることができる。
【００６７】
さらに、スイッチＴＦＴ上部が定電位に固定されるため、外部静電気に対して強くなり、画質の良好なＦＰＤを実現することができる。
【図面の簡単な説明】
【図１】実施形態１の（ａ）は模式的平面図、（ｂ）は模式的断面図
【図２】実施形態２の模式的平面図
【図３】実施形態３の模式的平面図
【図４】実施形態４の（ａ）は模式的平面図、（ｂ）は模式的断面図
【図５】実施形態５の（ａ）は模式的平面図、（ｂ）は模式的断面図
【図６】従来のＦＰＤの模式的等価回路図
【図７】従来のＭＩＳ型ＦＰＤの１ビット等価回路図
【図８】従来の１画素の模式的平面図
【図９】従来の１画素の模式的断面図
【図１０】（ａ）〜（ｄ）は従来のＦＰＤの製造方法を示す図
【符号の説明】
１０１  光電変換素子部
１０２  スイッチＴＦＴ部
１０３  スイッチＴＦＴ駆動配線
１０４  信号線
１０５  バイアス配線
１０６  信号処理回路
１０７  ＴＦＴ駆動回路
１０８  Ａ／Ｄ変換部
３０１  ガラス基板
３０２  スイッチＴＦＴ駆動配線
３０３  センサー（ＭＩＳ型ＰＤ）下部電極
３０４  スイッチＴＦＴゲート電極
３０５  第１のゲート絶縁膜
３０６  第１の真性ａ−Ｓｉ膜
３０７  第１のオーミックコンタクト層
３０８  センサーバイアス配線
３０９  スイッチＴＦＴのＳＤ電極
３１０，３１１  信号線又は信号線の冗長配線
３１２  ＧＮＤ線
３１３  エッチストップ絶縁層
３２０  保護膜
４０１  第２のゲート絶縁膜
４０２  第２の真性ａ−Ｓｉ膜
４０３  第２のオーミックコンタクト層
４０４  透明電極層
４０５  素子分離部
４０６  接続孔（コンタクトホール）
【図１】
2004165561.tif 000003
【図２】
2004165561.tif 000004
【図３】
2004165561.tif 000005
【図４】
2004165561.tif 000006
【図５】
2004165561.tif 000007
【図６】
2004165561.tif 000008
【図７】
2004165561.tif 000009
【図８】
2004165561.tif 000010
【図９】
2004165561.tif 000011
【図１０】
2004165561.tif 000012