(57)【要約】【課題】チップの有効領域を広げるためにシールリングをできるだけ外側に配置する必要があるが、チップコーナー部においてはクラックの干渉を受けやすいため、コーナー部での対クラック耐性を向上させたシールリングを提供することにある。【解決手段】チップコーナー部で内側にも突き出した小矩形形状を加え、さらにコーナー部のリングを多重化する。【選択図】      図２
2004253773.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内部を取り囲むようにチップ周辺に設けられる壁を備える半導体装置であって、前記壁は、チップコーナー部で前記チップの外側と内側とに角をもつ矩形形状を有することを特徴とする半導体装置。
【請求項２】
前記壁は、前記チップの前記チップコーナー部を除く前記チップ周辺領域においてはｎ重（nは１以上の整数）に形成され、前記チップコーナー部は（ｎ＋１）重以上に形成されていることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の構造に関し、特に半導体基板上に設けられた複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内部を取り囲むようにチップ周辺に設けられる壁（これを、以後シールリングと記す。）の構造に関する。
【背景技術】
【０００２】
半導体装置では、ウエハー状態での工程後、組み立てのためチップサイズにダイシングするが、この際、ダイシングされたチップ断面から大気中やダイシング中に水分がチップ内部に浸透し、内部のデバイスの性能の劣化するのを防ぐことが重要な課題の一つとなっている。  この目的のために、通常シールリングと呼ばれる金属パターンでチップ表面の周辺領域を覆うという手法が採用されている。
【０００３】
この金属層は通常内部の配線パターンと同時に形成する。シールリングは図５に示すように、従来単純な矩形となっており、コーナー部ではチップ外側に向かった鉤型形状になっている（例えば、特許文献１参照。）。チップが熱サイクルにさらされると、応力が大きいチップのコーナー部でクラックが発生し易い。このとき、さきに述べたような単純な矩形形状では、コーナー部でのクラックの発生領域がシールリングより内側に入り込む可能性が高く、その場合シールリングとしての機能が十分果たせなくなる。この点を改善するために、図６に示すようにコーナーでのシールリング形状を斜め４５度配置とし、矩形にした場合より内側にシールリングが存在するようにする例もある。この方法により矩形に比べれば内側でシールされることにより、チップのコーナー部でのクラックに対して耐性が向上するという一応の効果を奏している。また、シールリングの本数についても多重化することで同様にクラック耐性を向上させる効果がある。
【０００４】
【特許文献１】特開２０００−１５０４２９号公報（第３−５頁、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしチップの有効領域を広げるためにはできるだけシールリングを外側に配置する必要がある。前記したようなシールリング構造では、コーナー部でのクラックに干渉しないためには、コーナー部以外でのシールリングもチップ内側に入り込ませる必要がある。さらにシールリングの本数も、コーナー部でのクラックの発生頻度、侵入深さを考慮すると不十分である。特に近年の高集積回路に採用されている低誘電率層間絶縁膜を用いた半導体装置においては、絶縁膜自身の吸湿性の高さや、機械的強度の低さ、及び配線金属との密着性の低さにより、さらに強固なシールリングが必要となる。
【０００６】
本発明の主な目的の一つはチップのコーナー部でのクラック耐性が向上したシールリング構造を提供することにある。
【０００７】
本発明の主な他の目的は、低誘電率絶縁膜を用いた高集積回路における対吸湿性の向上したシールリング構造を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による半導体装置は、従来チップの周辺領域を囲う形の単純な矩形であったシールリングを、チップのコーナー部に内側にも突き出した小矩形形状を加えて、チップコーナー部ではチップの外側と内側とに角をもつ矩形形状を有する特徴を有し、またこれに加えて本発明のシールリングは、さらにチップコーナー部を除くチップ周辺領域においてはｎ重（nは１以上の整数）に形成され、チップコーナー部は（ｎ＋１）重以上に形成されていることを特徴とする手段を有する。
【発明の効果】
【０００９】
以上説明したように、本発明によれば、熱サイクル時の応力によるチップコーナー部におけるクラックが従来予想されていたより内側に入りこんでもシーリングが完全に破壊されることはない。
【００１０】
さらに本発明によれば、層間絶縁膜に吸湿性が高く機械的強度の低い低誘電率膜を用いても、特に欠陥が集中しやすいコーナー部のシールリング本数は、コーナー部以外の部分より1本以上多いので、シールリングの効果が損なわれる確率が大幅に低減できる。
【００１１】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【発明を実施するための最良の形態】
【００１２】
本発明の上記および他の目的、特徴および利点を明確にすべく、添付した図面を参照しながら、本発明の実施の形態を以下に詳述する。
【００１３】
図１を参照すると、本発明の一実施例としての半導体装置の平面図が示されている。チップ内部の回路部１の周辺を囲むようにシールリング２が配置されている。図２はチップコーナー部の拡大図で図３、図４は、図１のB−B‘線、A−A’線にそれぞれ沿った断面図である。
【００１４】
チップ外周には３重のシールリング２が形成されている。また。図２からわかるようにチップのコーナー部では内向きにも３重のシールリングを加えてある。
シールリング１本の幅は1μm、シールリング間のスペースは2μmとする。図示したようにチップのコーナー部では最小でも4本、最大で６本のシールリングが配置される。シールリングは図３、図４に示すようにシリコン基板３上に素子を含む絶縁膜４、第一の配線層絶縁膜５、第一のビア層絶縁膜６、第二の配線層絶縁膜７のすべての層に配線として用いられているものと同じ金属によって形成される。
【００１５】
上記したシールリング構造によれば、もっとも応力によるクラックの発生し易いコーナー部でシールリングの本数が多くかつ内側まで入り込んでいるため、シールリングの機能が損なわれる確率が大幅に低減されるという効果がもたらされる。
【００１６】
なお、本発明の半導体装置を製造する方法は、先に述べたようにシールリングの形成は半導体装置の配線パターンの形成と同時に行われるため、配線パターンの形成方法と同じである。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例を示す平面図である。
【図２】本発明の実施例を示す平面図である。
【図３】本発明の実施例を示す断面図である。
【図４】本発明の実施例を示す断面図である。
【図５】従来のシールリング構造を示す平面図である。
【図６】従来のシールリング構造を示す平面図である。
【符号の説明】
【００１８】
１    回路部
２    シールリング
３    シリコン基板
４    絶縁膜
５    第１の配線層絶縁膜
６    第１のビア層絶縁膜
７    第２の配線層絶縁膜
【図１】
2004253773.tif 000003
【図２】
2004253773.tif 000004
【図３】
2004253773.tif 000005
【図４】
2004253773.tif 000006
【図５】
2004253773.tif 000007
【図６】
2004253773.tif 000008