(57)【要約】【課題】ドーピングされたシリコン層を電極物質とし、電荷格納電極の電荷空乏現象を防止し、破壊電圧を低下させることなく窒化膜の厚さを減少させることができる半導体素子のキャパシタ製造方法を提供すること。【解決手段】酸化膜―窒化膜―酸化膜構造の誘電膜を用いる半導体素子のキャパシタ製造方法において、半導体基板上に層間絶縁膜を形成する段階と、前記層間絶縁膜上にドーピングされたシリコン層で電荷格納電極を形成する段階と、前記電荷格納電極上に第一酸化膜を形成する段階と、前記第一酸化膜をｎ型不純物を含むガス気相中で熱処理工程を行って前記不純物を前記第一酸化膜に注入する段階と、前記第一酸化膜上に窒化膜を形成する段階と、前記窒化膜上に第二酸化膜を形成する段階とを含む。【選択図】図２
2004253784.tif 000002
【特許請求の範囲】
【請求項１】
酸化膜―窒化膜―酸化膜構造の誘電膜を用いる半導体素子のキャパシタ製造方法において、
半導体基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜上にドーピングされたシリコン層で電荷格納電極を形成する段階と、
前記電荷格納電極上に第一酸化膜を形成する段階と、
前記第一酸化膜をｎ型不純物を含む気体の気相中で熱処理工程を行って前記不純物を前記第一酸化膜に注入する段階と、
前記第一酸化膜上に窒化膜を形成する段階と、
前記窒化膜上に第二酸化膜を形成する段階と
を含むことを特徴とする半導体素子のキャパシタ製造方法。
【請求項２】
前記ドーピングされたシリコン層は、ｎ型不純物が１Ｅ２０〜５Ｅ２１／ｃｍ3の濃度でドーピングされたシリコン層であることを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
【請求項３】
前記第一酸化膜を形成する前に、電荷格納電極表面の自然酸化膜を取り除く段階を含むことを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
【請求項４】
前記第一酸化膜の厚さは、５〜２５Åであることを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
【請求項５】
前記第一酸化膜を形成する段階は、常温〜８０℃の温度でＮＨ4ＯＨとＨ2Ｏ2 混合水溶液に１〜１０分間前記半導体基板を沈積して形成する湿式酸化工程、及び酸素を含む気体の気相中で５００〜８００℃の温度及び６．６７〜１．０１ｘ１０5Ｐａの圧力下で３〜１２０分間前記半導体基板を熱処理する工程の中から選択されたいずれか一つであることを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
【請求項６】
前記熱処理工程は、ＰＨ3またはＡsＨ3 及びこれらの組合せの中から選択されたいずれか一つの気体の気相中、５００〜８００℃の温度及び６．６７〜１．０１ｘ１０5Ｐａの圧力で３〜１８０分間行われることを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
【請求項７】
前記気体の気相中は、不活性ガスを含むことを特徴とする請求項６に記載の半導体素子のキャパシタ製造方法。
【請求項８】
前記窒化膜の厚さは３０〜６０Åであることを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
【請求項９】
前記窒化膜を形成する段階は、ＳｉＨ4／ＮＨ3 または ＳｉＨ2Ｃｌ2／ＮＨ3 の混合気体の気相中、６００〜８００℃の温度及び６．６７〜２．６７ｘ１０2Ｐａの圧力で行われる化学気相蒸着工程、ＮＨ3単独、またはＮＨ3とＡｒ及びＮ2の中から選択されたいずれか一つとの混合気体の気相中、６００〜８００℃の温度及び６．６７〜１．０１ｘ１０5Ｐａの圧力で行われる前記第一酸化膜の窒化工程及びこれらの組合せの中から選択されたいずれか一つの工程であることを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
【請求項１０】
前記第二酸化膜を形成する段階は、酸素原子を含む気体の気相中、６５０〜８００℃の温度及び６．６７〜１．０１ｘ１０5Ｐａの圧力で３〜１２０分間行われる熱処理工程であることを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のキャパシタ製造方法に関するもので、特にドーピングされたシリコン層を電極物質として用いて酸化膜−窒化膜−酸化膜構造の誘電膜を用い、窒化膜の厚さを減少させて、漏洩電流による破壊電圧を増加させる等の半導体素子の特性を向上させる半導体素子のキャパシタ製造方法に関する。
【背景技術】
【０００２】
一般的にＤＲＡＭの記憶素子において、キャパシタは情報を記憶し判読するために一定量の電荷を格納する機能を行う。そのため、キャパシタは十分な静電容量を確保しなければならず、誘電体膜は漏洩電流の少ない絶縁特性を備えて、長期間繰り返して使用し続けることに対する信頼性をも共に有していなければならない。
【０００３】
また一方で、年々、素子が高集積化することによって単位素子に割り当てられる面積が減少し、キャパシタの静電容量の確保が徐々に難しくなっている。このため、キャパシタの高さは増加し、隣接セルとの製造の歩留まりも減少している。
【０００４】
しかしながら、ＤＲＡＭの記憶素子におけるセル内のキャパシタは、２５ｆＦ程度の静電容量を確保すべきであり、一般的にキャパシタの静電容量は表面積に比例し、誘電膜の厚さに反比例するので、静電容量を増加させるためにキャパシタの表面積を増加させたり、誘電物質を改良する方法が研究されている。
【０００５】
そこで従来では、誘電物質に、初期では誘電率が３.８の酸化膜を用いられてきたが、その後、より誘電率の高い誘電膜である誘電率７の窒化膜を用いられるようになり、現在では２５６Ｍ 以上の素子においてはＴａ2Ｏ5，Ａｌ2Ｏ3 または ＨｆＯ2 などの新しい誘電物質が用いられている。また、キャパシタの構造は初期には誘電性を高めるようなスタック構造が使用されてきたが、素子の高集積化によりスタック構造の使用が難しくなったので、かわりに電荷格納電極の面積を１.７〜２倍程度増加させることができるＭＰＳ（メソポーラスシリカ、以下ＭＰＳと省略する）を使用して、ＭＰＳをコンケイブ状にしたり、シリンダー型構造に適用する方法が利用されている。
【０００６】
次に、従来技術による半導体素子のキャパシタ製造方法でドーピングされたシリコン層を電極として用いるキャパシタの場合について説明する。
まず、半導体基板上に電荷格納電極コンタクトプラグが備えられた層間絶縁膜を形成させる。層間絶縁膜上に電荷格納電極を形成した後、電荷格納電極が大気に触れることにより電荷格納電極の表面上に生じた自然酸化膜をＨＦ系列の洗浄溶液で取り除くとともに、その後、Ｏ2，Ｈ2ＯまたはＯ3を含む気相中で第一酸化膜の形成を行う。あるいは、ＮＨ4ＯＨとＨ2Ｏ2混合物系列の洗浄溶液を用いて自然酸化膜を取り除いた後、第一酸化膜を湿式酸化方法により形成する。
そして次に、第一酸化膜上に窒化膜を形成させ、再びＨ2Ｏを含む気相中で窒化膜を酸化させて第二酸化膜を形成した後に、プレート電極をドーピングされたシリコンで形成させる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したような従来技術による半導体素子のキャパシタ製造方法では、自然酸化膜を取り除くために、ＨＦ系列の洗浄溶液で電荷格納電極の自然酸化膜を取り除くと、自然酸化膜とともに、ドーピングされたシリコンの表面のドーパメントが除去されて下部電極において電荷空乏が発生する。一方、誘電率を高めるために、窒化膜の厚さを減少させれば破壊電圧が低くなるという問題点が生じる。
【０００８】
特にこのような問題点は、鋳型酸化膜を取り除くためのエッチング工程時に、電荷格納電極の表面が長期間露出してドーパメントの損失が大きくなってしまうようなシリンダー型構造のキャパシタにおいては更に顕著になってしまう。
【０００９】
本発明は、前記のような問題点を解決するためのもので、電荷格納電極表面の自然酸化膜を取り除く工程で流失されるドーパメントを補う熱処理工程を追加して電荷格納電極の電荷空乏現象を防止し、破壊電圧を低下させることなく窒化膜の厚さを減少させることができる半導体素子のキャパシタ製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記課題を解決するため、請求項１に記載の発明に係る半導体素子のキャパシタ製造方法は、酸化膜―窒化膜―酸化膜構造の誘電膜を用いる半導体素子のキャパシタ製造方法において、
半導体基板上に層間絶縁膜を形成する段階と、前記層間絶縁膜上にドーピングされたシリコン層で電荷格納電極を形成する段階と、前記電荷格納電極上に第一酸化膜を形成する段階と、前記第一酸化膜をｎ型不純物を含む気体の気相中で熱処理工程を行って前記不純物を前記第一酸化膜に注入する段階と、前記第一酸化膜上に窒化膜を形成する段階と、前記窒化膜上に第二酸化膜を形成する段階とを含むことを特徴とする。
【００１１】
請求項２に記載の発明に係る半導体素子のキャパシタ製造方法は、
請求項１において、
前記ドーピングされたシリコン層は、ｎ型不純物が１Ｅ２０〜５Ｅ２１／ｃｍ3の濃度でドーピングされたシリコン層であることを特徴とする。
【００１２】
請求項３に記載の発明に係る半導体素子のキャパシタ製造方法は、
請求項１において、
前記第一酸化膜を形成する前に、電荷格納電極表面の自然酸化膜を取り除く段階を含むことを特徴とする。
【００１３】
請求項４に記載の発明に係る半導体素子のキャパシタ製造方法は、
請求項１において、
前記第一酸化膜の厚さは、５〜２５Åであることを特徴とする。
【００１４】
請求項５に記載の発明に係る半導体素子のキャパシタ製造方法は、
請求項１において、
前記第一酸化膜を形成する段階は、常温〜８０℃の温度でＮＨ4ＯＨとＨ2Ｏ2 混合水溶液に１〜１０分間前記半導体基板を沈積して形成する湿式酸化工程、及び酸素を含む気体の気相中で５００〜８００℃の温度及び６．６７〜１．０１ｘ１０5Ｐａの圧力下で３〜１２０分間前記半導体基板を熱処理する工程の中から選択されたいずれか一つであることを特徴とする。
【００１５】
請求項６に記載の発明に係る半導体素子のキャパシタ製造方法は、
請求項１において、
前記熱処理工程は、ＰＨ3またはＡsＨ3 及びこれらの組合せの中から選択されたいずれか一つの気体の気相中、５００〜８００℃の温度及び６．６７〜１．０１ｘ１０5Ｐａの圧力で３〜１８０分間行われることを特徴とする。
【００１６】
請求項７に記載の発明に係る半導体素子のキャパシタ製造方法は、
請求項６において、
前記気体の気相中は、不活性ガスを含むことを特徴とする。
【００１７】
請求項８に記載の発明に係る半導体素子のキャパシタ製造方法は、
請求項１において、
前記窒化膜の厚さは３０〜６０Åであることを特徴とする。
【００１８】
請求項９に記載の発明に係る半導体素子のキャパシタ製造方法は、
請求項１において、
前記窒化膜を形成する段階は、ＳｉＨ4／ＮＨ3 または ＳｉＨ2Ｃｌ2／ＮＨ3 の混合気体の気相中、６００〜８００℃の温度及び６．６７〜２．６７ｘ１０2Ｐａの圧力で行われる化学気相蒸着工程、ＮＨ3単独、またはＮＨ3とＡｒ及びＮ2の中から選択されたいずれか一つとの混合ガス気相中、６００〜８００℃の温度及び６．６７〜１．０１ｘ１０5Ｐａの圧力で行われる前記第一酸化膜の窒化工程及びこれらの組合せの中から選択されたいずれか一つの工程であることを特徴とする。
【００１９】
請求項１０に記載の発明に係る半導体素子のキャパシタ製造方法は、
請求項１において、
前記第二酸化膜を形成する段階は、酸素原子を含む気体の気相中、６５０〜８００℃の温度及び６．６７〜１．０１ｘ１０5Ｐａの圧力で３〜１２０分間行われる熱処理工程であることを特徴とする。
【発明の効果】
【００２０】
本発明による半導体素子のキャパシタ製造方法によれば、ドーピングされたシリコンを電極に用いて、酸化膜−窒化膜−酸化膜構造の誘電膜に用いるキャパシタで、厚さと品質が制御された酸化膜に熱処理で不純物をドーピングした後、後続工程の窒化膜形成工程で酸化膜に含まれた不純物を電荷格納電極との界面に拡散させて電荷空乏層を取り除き、破壊電圧を低下させることなく窒化膜の厚さを減少させることを可能にして、静電容量を増加させる等の半導体素子の特性を向上させて、製造の歩留まり及び半導体素子の動作の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明による半導体素子のキャパシタ製造方法に関して  図１から図４の図面を参照して詳しく説明する。図１から図４は、本発明による半導体素子のキャパシタ製造工程示す断面図である。
図１に示すように、シリコンウェーハ等の半導体基板上（図示省略）には、所定の下部構造物、例えば素子分離酸化膜（図示省略）とＭＯＳＦＥＴ（図示省略） などを形成した後に、半導体基板の所定領域に電気的に接続する電荷格納電極用コンタクトプラグ（図示省略）を備えて平坦化した層間絶縁膜１０を形成する。次に、層間絶縁膜１０上に、例えば ｎ型不純物であるＰまたはＡsなどの不純物を、望ましくは１Ｅ２０〜５Ｅ２１／ｃｍ3濃度でドーピングされたシリコン層である電荷格納電極１２を形成する。ここで、電荷格納電極が大気に触れることにより電荷格納電極の表面上に自然酸化膜１３が存在する場合、自然酸化膜１３をＨＦ系列の洗浄溶液で取り除く。
その後、図２に示すように、電荷格納電極１２上に第一酸化膜１４を５ 〜２５Å程度の厚さで形成する。 第一酸化膜１４を形成する際、湿式酸化方法を利用する場合には、常温〜８０℃の温度で、ＮＨ4ＯＨとＨ2Ｏ2混合水溶液に１〜１０分間沈積するような化学的な方法で形成することが望ましい。また第一酸化膜１４を形成する際、乾式酸化方法を利用する場合には５００〜８００℃の温度及び６．６７〜１．０１ｘ１０5Ｐａの圧力下で酸素を含む気体、例えばＯ2，Ｈ2Ｏ，Ｎ2Ｏ，ＮＯまたはＯ3等を用い、これらの気体を単独あるいは混合気体の気相中で、必要な場合にはＡｒなどの不活性ガスも混合した気相中で、３〜１２０分間熱処理して形成することが望ましい。なお、ここで、第一酸化膜１４の厚さを適切に調節すれば自然酸化膜１３を除去することなく第一酸化膜１４を形成することも可能である。
【００２２】
次に、第一 酸化膜１４をシリコンより高い原子価を有するｎ型不純物を含む気体の気相中で熱処理を行う。熱処理工程は５００〜８００℃の温度でかつ、６．６７〜１．０１ｘ１０5Ｐａの圧力下でシリコンより高い原子価を有するｎ型不純物、例えばＰＨ3またはＡsＨ3等の単独または混合気体の気相中で、３〜１８０分間行うことが望ましい。このとき、必要に応じて、Ａｒ等の不活性ガスを気相中に混合してもよい。前記熱処理工程によって第一 酸化膜１４が不純物を含有した酸化材質、例えばＰＨ3 を含む気相中ではＰＳＧ になり、Ｐが分子中に含まれたＳｉＯ2に変化する。
【００２３】
そして，次に、図３に示すように、第一酸化膜１４上に窒化膜１６を３０〜６０Å程度の厚さで形成する。窒化膜１６はＳｉＨ4／ＮＨ3またはＳｉＨ2Ｃｌ2／ＮＨ3の混合気体の気相中で、先の熱処理工程より高い温度、例えば６００〜８００℃の温度で、かつ６．６７〜２．６７ｘ１０2Ｐａの圧力下で化学気相蒸着方法により形成させる方法と、ＮＨ3 を単独、あるいはＡｒまたはＮ2ガスのうちいずれか一つと混合させた混合気体の気相中で先の熱処理工程より高い温度、例えば６００〜８００℃の温度で、かつ６．６７〜１．０１ｘ１０5Ｐａの圧力下において第一酸化膜１４を窒化させて形成させる方法とがあり、いずれか一方の方法により窒化膜の形成を行ってもよいし、これら２つの方法を併用して二回行って形成することも可能である。ここで窒化膜１６の形成工程は高い温度で行われるので、第一酸化膜１４に含まれた不純物は電荷格納電極１２との界面に拡散して電荷空乏層は取り除かれる。
【００２４】
次に、窒化膜１６上に第二酸化膜１８を形成する。第二酸化膜１８は酸素原子を含む気体、例えばＯ2，Ｈ2Ｏ，Ｎ2Ｏ，ＮＯまたはＯ3等の単独または混合気体の気相中で、必要に応じてＡｒ等の不活性ガスを混合した気相中で、６５０〜８００℃、６．６７〜１．０１ｘ１０5Ｐａで３〜１２０分間熱処理して形成する。この時、第二酸化膜１８の厚さは、ＨＦを含む水溶液を用いて洗浄された単結晶ウェーハ上に５０〜５００Å程度の厚さとなるように形成させる。
そして、図４に示すように、第二酸化膜１８上部にドーピングされたシリコンから成るプレート電極２０を形成し、電荷格納電極の電荷空乏現象を防止し、破壊電圧を低下させることなく窒化膜の厚さを減少させることができる半導体素子を得る。
【００２５】
以上により、ドーピングされたシリコン層を電極物質として用いて酸化膜−窒化膜−酸化膜構造の誘電膜を用いるキャパシタ製造方法において、電荷格納電極表面の自然酸化膜を取り除く工程で流出されるドーパメントを補う熱処理工程を追加することで、後続過程で電荷格納電極の方へ不純物を拡散させてシリコン層と酸化膜との界面に不純物が位置するようにするので、酸化膜―窒化膜―酸化膜構造中、主なキャリアであるホールの空乏層によるホール電流を減少させて、電荷格納電極の電荷空乏現象を防止し、漏洩電流による破壊電圧を低下させることなく、窒化膜の厚さを減少させることができ、静電容量を増加させる等のような半導体素子の特性を向上させて、製造の歩留まり及び半導体素子の動作の信頼性を向上させることができる半導体素子のキャパシタ製造方法を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明による半導体素子のキャパシタ製造工程で半導体基板上に電荷格納電極が形成されるまでを示す断面図である。
【図２】本発明による半導体素子のキャパシタ製造工程で電荷格納電極が形成されてから第一酸化膜に不純物を含有させるまでを示す断面図である。
【図３】本発明による半導体素子のキャパシタ製造工程で第一酸化膜に不純物を含有させてから第二酸化膜が形成されるまでを示す断面図である。
【図４】本発明による半導体素子のキャパシタ製造工程で第二酸化膜が形成されてからプレート電極が形成されるまでを示す断面図である。
【符号の説明】
【００２７】
１０   層間絶縁膜
１２   電荷格納電極
１３   自然酸化膜
１４   第一酸化膜
１６   窒化膜
１８   第二酸化膜
２０   プレート電極
【図１】
2004253784.tif 000003
【図２】
2004253784.tif 000004
【図３】
2004253784.tif 000005
【図４】
2004253784.tif 000006