(57)【要約】【課題】埋込配線を形成する場合の配線間の短絡や、埋込配線形成時に導電材料の研磨残りが生じたり、配線幅の寸法精度の劣化等を有効に防止した多層配線構造の半導体装置の製造方法を提供する。【解決手段】第１層間絶縁膜４および導電材料を化学機械研磨してコンタクトプラグ３を形成するに際して、導電材料研磨優先の化学機械研磨を行う工程と、第１層間絶縁膜研磨優先の化学機械研磨を行う工程と、導電材料研磨優先の化学機械研磨を行う工程とを有する。【選択図】        図２
2004253584.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた第１層間絶縁膜に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程と、上記第１層間絶縁膜および導電材料を化学機械研磨してコンタクトプラグを形成する工程と、上記第１層間絶縁膜およびコンタクトプラグを覆って第２層間絶縁膜を形成する工程と、この第２層間絶縁膜の上記コンタクトプラグの対応位置に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程と、上記第２層間絶縁膜および導電材料を化学機械研磨して埋込配線を形成する工程と、を含む半導体装置の製造方法において、
上記第１層間絶縁膜および導電材料を化学機械研磨してコンタクトプラグを形成する工程は、導電材料研磨優先の化学機械研磨を行う工程と、第１層間絶縁膜研磨優先の化学機械研磨を行う工程と、導電材料研磨優先の化学機械研磨を行う工程と、を順次組み合わせたものであることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に設けられた第１層間絶縁膜に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程と、上記第１層間絶縁膜および導電材料を化学機械研磨してコンタクトプラグを形成する工程と、上記第１層間絶縁膜およびコンタクトプラグを覆って第２層間絶縁膜を形成する工程と、この第２層間絶縁膜の上記コンタクトプラグの対応位置に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程と、上記第２層間絶縁膜および導電材料を化学機械研磨して埋込配線を形成する工程と、を含む半導体装置の製造方法において、
上記第１層間絶縁膜および導電材料を化学機械研磨してコンタクトプラグを形成する工程は、導電材料研磨優先の化学機械研磨を行う工程と、第１層間絶縁膜研磨優先の化学機械研磨を行う工程と、を順次組み合わせてなり、
また、上記第１層間絶縁膜およびコンタクトプラグを覆って第２層間絶縁膜を形成する工程は、第１層間絶縁膜およびコンタクトプラグを覆って化学機械研磨による均一性のとれた平坦化が第１層間絶縁膜よりも容易な層間絶縁膜を形成する工程と、この層間絶縁膜を化学機械研磨して表面平坦化する工程と、この平坦化された層間絶縁膜の上にさらに層間絶縁膜を形成する工程と、を順次組み合わせたものであることを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板上に設けられた第１層間絶縁膜に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程と、上記第１層間絶縁膜および導電材料を化学機械研磨してコンタクトプラグを形成する工程と、上記第１層間絶縁膜およびコンタクトプラグを覆って第２層間絶縁膜を形成する工程と、この第２層間絶縁膜の上記コンタクトプラグの対応位置に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程と、上記第２層間絶縁膜および導電材料を化学機械研磨して埋込配線を形成する工程と、を含む半導体装置の製造方法において、
上記第１層間絶縁膜に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程において、上記コンタクトプラグの単位面積当たりの占有率が均一になるように上記接続孔とともにダミー用接続溝を予め形成しておくことを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に設けられた第１層間絶縁膜に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程と、上記第１層間絶縁膜および導電材料を化学機械研磨してコンタクトプラグを形成する工程と、上記第１層間絶縁膜およびコンタクトプラグを覆って第２層間絶縁膜を形成する工程と、この第２層間絶縁膜の上記コンタクトプラグの対応位置に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程と、上記第２層間絶縁膜および導電材料を化学機械研磨して埋込配線を形成する工程と、を含む半導体装置の製造方法において、
上記第１層間絶縁膜および導電材料を化学機械研磨してコンタクトプラグを形成する工程は、導電材料研磨優先の化学機械研磨を行う工程であり、
また、上記第１層間絶縁膜およびコンタクトプラグを覆って第２層間絶縁膜を形成する工程は、第１層間絶縁膜およびコンタクトプラグを覆って化学機械研磨による均一性のとれた平坦化が第１層間絶縁膜よりも容易な層間絶縁膜を形成する工程と、この層間絶縁膜を化学機械研磨して表面平坦化する工程と、この平坦化された層間絶縁膜の上にさらに層間絶縁膜を形成する工程と、を順次組み合わせたものであることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線構造を有する半導体装置の製造方法に関し、特には化学機械研磨法により埋込配線を形成する場合の配線間の短絡や、配線幅のばらつきなどの発生を防止するための技術に関する。
【０００２】
【従来の技術】
一般に、半導体装置は、集積度が向上するのに伴い、配線の多層化、微細化が必要となっている。また、半導体装置の低消費電力化、動作速度の高速化等の要求に応えるためには、配線間容量や配線抵抗を低減することが必要になっている。
【０００３】
従来、上記の多層配線の要求に応えるための技術として、化学機械研磨（ＣＭＰ）により埋込配線（ダマシン）を形成する方法が提案されている（たとえば、特許文献１参照）。特に、半導体基板に近接した深層側においては、層間接続用としてＷからなるコンタクトプラグを形成する技術が提案されている（たとえば、特許文献１，２，３参照）。また、動作速度の高速化の要求に応えるための技術として、たとえばＳｉＯＦ等の低誘電率を有する層間絶縁膜（ＦＳＧ）を用いて配線間容量を低減する方法が提案されている（たとえば、特許文献４参照）。
【０００４】
ところで、従来は、上記のような各種の技術を利用することにより、たとえば、次のようにして多層配線構造を有する半導体装置が製造される。
【０００５】
図９は多層配線構造を有する半導体装置の一例を示す断面図である。同図において、符号１はＳｉ等からなる半導体基板、２はゲート電極、３はＷ等の導電材料からなるコンタクトプラグ、４はＳｉＯ２，ＳｉＯＮ等からなる第１層間絶縁膜、５はＣｕ等の導電材料からなる第１埋込配線、６はＳｉＯＦ等の低誘電率を有する第２層間絶縁膜である。また、７はＣｕ等の導電材料からなる第２埋込配線、８はＳｉＯＦ等の低誘電率を有する第３層間絶縁膜、９は最上層のアルミ配線、１０はパッシベーション膜である。
【０００６】
上記構成の半導体装置の従来の製造方法について、図１０を参照して説明する。
【０００７】
まず、半導体基板１上に設けられた第１層間絶縁膜４にビアホール等の接続孔１２を形成し、この接続孔１２を埋めるように導電材料（ここではＷ）をＣＶＤ法や等により成長形成する。この状態では、第１層間絶縁膜４の全面が導電材料で覆われた状態になっている。
【０００８】
そこで、図１０（ａ）に示すように、第１層間絶縁膜４の上面と接続孔１２内の導電材料の上面とが面一となるまで両者を化学機械研磨してコンタクトプラグ３を形成する。この場合の化学機械研磨は、第１層間絶縁膜４の上を覆っている導電材料を除く必要があるため、導電材料が優先的に研磨されるように、研磨パッドの加圧力、スラリー成分などが調整される。
【０００９】
この導電材料研磨優先の化学機械研磨では、単位面積当たりのコンタクトプラグ３の占有率が大きい程、第１層間絶縁膜４およびコンタクトプラグ３の研磨量が略比例的に大きくなる。したがって、図１０（ａ）において、左側の位置では単位面積当たりのコンタクトプラグ３の占有率が大きいので研磨量が多く、図中右側の位置ではコンタクトプラグ３の占有率が小さいので研磨量が少なくなる。その結果として、第１層間絶縁膜４に段差Δ（Δ＝５０ｎｍ〜１００ｎｍ）を生じる。この段差Δは、コンタクトプラグ３の単位面積当たりの占有率の差が大きいほど、大きな値になる。
【００１０】
そこで、このような単位面積当たりのコンタクトプラグ３の占有率の違いによって生じる段差Δを低減するために、引き続いて、第１層間絶縁膜研磨優先の化学機械研磨を行う。この化学機械研磨を行うと、図１０（ｂ）に示すように、段差が無くなり、また、コンタクトプラグ３の高さも揃うが、コンタクトプラグ３と第１層間絶縁膜４の研磨特性の違い、つまり研摩レートの差によって第１層間絶縁膜４の上面からコンタクトプラグ３の上部が２０ｎｍ〜４０ｎｍ程度突き出した状態になる。
【００１１】
この状態で、次に、図１０（ｃ）に示すように、第１層間絶縁膜４およびコンタクトプラグ３の全面を覆うようにＳｉＯＦ等の低誘電率を有する第２層間絶縁膜６を高密度プラズマＣＶＤ法やＣＶＤ法などによって形成する。この場合、第２層間絶縁膜６は、下地の凹凸面を比較的忠実に反映して形成される。したがって、この第２層間絶縁膜６の表面は、コンタクトプラグ３の突き出し形状を反映した凹凸形状になっている。
【００１２】
続いて、図１０（ｄ）に示すように、第２層間絶縁膜６の上記コンタクトプラグ３の対応位置に接続孔１３をフォトリソグラフィやドライエッチング等を組み合わせて形成する。この場合、接続孔１３の形成箇所以外の第２層間絶縁膜６には、図１０（ｃ）に示した表面の凹凸形状を反映した窪み１４がそのまま残されることになる。
【００１３】
次に、図１０（ｅ）に示すように、上記の接続孔１３を埋めるようにＣｕ等の導電材料１５をスパッタ法、ＣＶＤ法、メッキ法などにより成長形成する。この状態では、第２層間絶縁膜６および接続孔１３の全面が導電材料１５で覆われた状態になっているので、次に、図１０（ｆ）に示すように、第２層間絶縁膜６の上面と接続孔１３内の導電材料１５の上面とが面一となるまで両者を化学機械研磨して第１埋込配線５を形成する。この場合の化学機械研磨は、第２層間絶縁膜６の上を覆っている導電材料１５を除く必要があるため、導電材料１５が優先的に研磨されるように、研磨パッドの加圧力、スラリー成分などが調整される。
【００１４】
その後は、フォトリソグラフィやドライエッチング、スパッタ法、ＣＶＤ法、化学機械研磨等を組み合わせて、上述の場合と同様に、第１埋込配線５の直上に第２埋込配線７を形成し、この第２埋込配線７の直上にさらに図示しない第３埋込配線を形成するなどして、多層配線構造を形成する。最後は、最上層の上面にアルミ配線９を形成し、その上を覆ってパッシベーション膜１０を形成する。これにより、図９に示したような多層配線構造を有する半導体装置が得られる。
【００１５】
【特許文献１】
特開平９−２６０４９０号公報（第３−５頁、図１）
【特許文献２】
特開平３−２４４１３０号公報（第１−５頁、図１）
【特許文献３】
特開平８−２６４５３４号公報（第２−６頁、図４）
【特許文献４】
特開平１１−３５４４６４号公報（第２−４頁、図１−図２）
【００１６】
【発明が解決しようとする課題】
ところで、図１０（ｆ）に示したように、第１埋込配線５を形成する場合、第２層間絶縁膜６およびコンタクトプラグ６の上を覆っている導電材料１５を除くために導電材料研摩優先の化学機械研磨が行われるが、その際、接続孔１３の形成箇所を除いた第２層間絶縁膜６には、この第２層間絶縁膜６形成の際に生じた表面の凹凸形状を反映した窪み１４がそのまま残されている。
【００１７】
このため、導電材料研摩優先の化学機械研磨を行うと、研摩目的である導電材料（ここではＣｕ）１５は容易に研摩されるが、ＳｉＯＦ等の低誘電率を有する第２層間絶縁膜６は殆ど研摩されない。その結果、図１１に示すように、第２層間絶縁膜６に存在する窪み１４に導電材料１５が残滓１６として存在するようになる。そして、この残滓１６によって互いに隣接する第１埋込配線５間が電気的に短絡されてしまい、その結果、半導体装置が正常に動作しなくなるなどの不都合を生じる。
【００１８】
上記のような不都合が生じないようにするには、たとえば、図１０（ｃ）に示した第２層間絶縁膜６の形成工程が終了した後に、第２層間絶縁膜６を化学機械研磨して表面の凹凸の除いて平坦化することが考えられる。しかし、ＳｉＯＦ等の低誘電率を有する第２層間絶縁膜６を均一に研摩することは難しいため、実用性に欠ける。
【００１９】
また、第２層間絶縁膜６の窪み１４に残滓１６が存在して第１埋込配線５間の短絡が生じる原因は、図１０（ｂ）に示したように、第１層間絶縁膜研磨優先の化学機械研磨を行って段差Δを低減する工程を設けた結果、コンタクトプラグ３が第１層間絶縁膜４の上面から突き出していることにある。
【００２０】
そこで、図１０（ｂ）に示した工程を省略し、その前の図１０（ａ）に示した工程が終了した段階で、次に、図１２（ａ）に示すように、第１層間絶縁膜４およびコンタクトプラグ３の上を覆って第２層間絶縁膜６を形成する。このようにすると、第１層間絶縁膜４の段差Δは残るが、第１層間絶縁膜４からのコンタクトプラグ３の上部突き出しが殆ど無いため、第２層間絶縁膜６は比較的平坦な表面になる。
【００２１】
しかしながら、第１層間絶縁膜４の上に第２層間絶縁膜６を形成した後、図１０（ｄ），（ｅ），（ｆ）の各工程と同様に、フォトリソグラフィで接続孔１３を形成し、次に、ＣＶＤ法等で導電材料１５を成長形成し、引き続いて、化学機械研磨を行なって第１埋込配線５を形成した場合には、図１２（ｂ）に示すように、初期の段差Δの影響を受けて、コンタクトプラグ３の単位面積当たりの占有率が大きい領域（図中左の領域）に導電材料１５を十分に取り除けない研摩残部１７が生じる。このため、依然として、この研摩残部１７によって互いに隣接する第１埋込配線５間が電気的に短絡されてしまうという不都合を生じる。
【００２２】
また、図１２（ａ）に示したように、第１層間絶縁膜４の上に第２層間絶縁膜６を形成した後、フォトリソグラフィで第１埋込配線５形成用の接続孔１３を形成する際には、初期の段差Δの影響を受けてデフォーカスが生じ易くなり、第１埋込配線５の配線幅がばらつくなどの不都合も生じる。
【００２３】
本発明は、上記の課題を解決するためになされたもので、埋込配線を形成する場合の配線間の短絡や、導電材料の研磨残りを生じたり、配線幅の寸法精度の劣化等を有効に防止した多層配線構造の半導体装置の製造方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】
本発明は、上記の目的を達成するために、半導体基板上に設けられた第１層間絶縁膜に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程と、上記第１層間絶縁膜および導電材料を化学機械研磨してコンタクトプラグを形成する工程と、上記第１層間絶縁膜およびコンタクトプラグを覆って第２層間絶縁膜を形成する工程と、この第２層間絶縁膜の上記コンタクトプラグの対応位置に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程と、上記第２層間絶縁膜および導電材料を化学機械研磨して埋込配線を形成する工程と、を含む半導体装置の製造方法を前提として、次のようにしている。
【００２５】
すなわち、請求項１記載に係る半導体装置の製造方法は、上記第１層間絶縁膜および導電材料を化学機械研磨してコンタクトプラグを形成する工程が、導電材料研磨優先の化学機械研磨を行う工程と、第１層間絶縁膜研磨優先の化学機械研磨を行う工程と、導電材料研磨優先の化学機械研磨を行う工程と、を順次組み合わせたものであることを特徴としている。これにより、コンタクトプラグを形成する場合にコンタクトプラグが第１層間絶縁膜から突き出すことに起因して第１埋込配線間が短絡するのを有効に防止することができる。
【００２６】
請求項２記載の発明に係る半導体装置の製造方法は、上記第１層間絶縁膜および導電材料を化学機械研磨してコンタクトプラグを形成する工程が、導電材料研磨優先の化学機械研磨を行う工程と、第１層間絶縁膜研磨優先の化学機械研磨を行う工程と、を順次組み合わせてなり、また、上記第１層間絶縁膜およびコンタクトプラグを覆って第２層間絶縁膜を形成する工程は、第１層間絶縁膜およびコンタクトプラグを覆って化学機械研磨による均一性のとれた平坦化が第１層間絶縁膜よりも容易な層間絶縁膜を形成する工程と、この層間絶縁膜を化学機械研磨して表面平坦化する工程と、この平坦化された層間絶縁膜の上にさらに層間絶縁膜を形成する工程と、を順次組み合わせたものであることを特徴としている。これにより、コンタクトプラグを形成する場合にコンタクトプラグが第１層間絶縁膜から突き出すことに起因して第１埋込配線間が短絡するのを有効に防止することができる。
【００２７】
請求項３記載の発明に係る半導体装置の製造方法は、上記第１層間絶縁膜に接続孔を形成し、この接続孔を埋めるように導電材料を成長形成する工程において、上記コンタクトプラグの単位面積当たりの占有率が均一になるように上記接続孔とともにダミー用接続溝を予め形成しておくことを特徴としている。これにより、コンタクトプラグを形成する場合にコンタクトプラグが第１層間絶縁膜から突き出すことに起因して第１埋込配線間が短絡するのを有効に防止することができる。しかも、段差解消のための第１層間絶縁膜研磨優先の化学機械研磨を省略することができるため、工程の省略化が図れる。
【００２８】
請求項４記載の発明に係る半導体装置の製造方法は、上記第１層間絶縁膜および導電材料を化学機械研磨してコンタクトプラグを形成する工程は、導電材料研磨優先の化学機械研磨を行う工程であり、また、上記第１層間絶縁膜およびコンタクトプラグを覆って第２層間絶縁膜を形成する工程は、第１層間絶縁膜およびコンタクトプラグを覆って化学機械研磨による均一性のとれた平坦化が第１層間絶縁膜よりも容易な層間絶縁膜を形成する工程と、この層間絶縁膜を化学機械研磨して表面平坦化する工程と、この平坦化された層間絶縁膜の上にさらに層間絶縁膜を形成する工程と、を順次組み合わせたものであることを特徴としている。これにより、コンタクトプラグを形成する場合に、導電材料研磨優先の化学機械研磨を行うことにより生じる段差に起因して、その後、フォトリソグラフィで接続孔を形成する際にデフォーカスが生じて第１埋込配線４の配線幅がばらついたり、第１埋込配線形成時に導電材料の研磨残部が生じて第１埋込配線間での短絡が生じるなどの不都合が回避される。
【００２９】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１に係る半導体装置の断面図、図２は図１の半導体装置の製造方法の一部を工程順に示す断面図であり、図９および図１０に示した従来技術と対応する構成部分には同一の符号を付す。
【００３０】
この実施の形態１の半導体装置は、第１層間絶縁膜４からコンタクトプラグ３が上方に突き出しておらず、第１層間絶縁膜４の上面とコンタクトプラグ３の上面とが面一になっている。このため、第２層間絶縁膜６の上面も平坦で従来のような窪みは生じていない。
その他の構成については、図９に示した従来のものと同様であるからここでは詳しい説明を省略する。
【００３１】
次に、この実施の形態１における半導体装置の製造方法の特徴について、図２を参照して具体的に説明する。
【００３２】
この実施の形態１においても、従来の図１０（ａ），（ｂ）に示した場合と同様に、コンタクトプラグ３の形成にあたって、第１層間絶縁膜４の全面を覆うＷ等の導電材料を優先的に研磨する化学機械研磨を行ない、次に、コンタクトプラグ３の占有率の違いによって生じる段差Δを無くすために、第１層間絶縁膜４の研磨優先の化学機械研磨を行う。
【００３３】
この工程が終了すると、段差が無くなり、また、コンタクトプラグ３の高さも揃うが、コンタクトプラグ３と第１層間絶縁膜４の研磨レート差によって第１層間絶縁膜４の上面からコンタクトプラグ３の上部が突き出した状態になる。ここに、図２（ａ）は図１０（ｂ）と同じ状態を示している。
【００３４】
この状態から、この実施の形態１では、コンタクトプラグ３の上部の突き出し部分を除くために、コンタクトプラグ３を構成する導電材料（ここではＷ）の研磨優先の化学機械研磨を行う。この化学機械研磨は、たとえば、研磨パッドの加圧力を小さくしたり、研磨パッドを硬質のものにしたり、あるいは第１層間絶縁膜４とコンタクトプラグ３に対する研磨レートが同じになるようにスラリー成分を調整するなどして実施される。これにより、図２（ｂ）に示すように、第１層間絶縁膜４の上面とコンタクトプラグ３の上面とが面一となって平坦面になる。
【００３５】
続いて、第１層間絶縁膜４およびコンタクトプラグ３の全面を覆うようにＳｉＯＦ等の低誘電率を有する第２層間絶縁膜６を高密度プラズマＣＶＤ法やＣＶＤ法などによって形成する。この場合、図２（ｂ）に示した工程で既に第１層間絶縁膜４およびコンタクトプラグ３の上面は平坦面となっているので、図２（ｃ）に示すように、第２層間絶縁膜６も凹凸のない平坦面となる。
【００３６】
以降は、従来の図１０（ｄ），（ｅ），（ｆ）に示した各工程と同様に、フォトリソグラフィで第２層間絶縁膜６に接続孔１３を形成し、次に、ＣＶＤ法等でＣｕなどの導電材料１５を成長形成し、引き続いて、化学機械研磨を行なって第１埋込配線５を形成することになるが、図２（ｃ）に示したように、第２層間絶縁膜６の上面は平坦で従来のような窪みがないため、第１埋込配線５の相互間が導電材料１５の残滓によって短絡するといった不具合を有効に防止することができる。また、コンタクトプラグ３や第１埋込配線５は、いずれの箇所においても略同じ高さになるため、配線抵抗のばらつきを生じることもない。
その他の工程については、従来と同様であるので、ここでは詳しい説明は省略する。
【００３７】
このように、この実施の形態１では、コンタクトプラグ３を形成する場合に、コンタクトプラグ３の上面が第１層間絶縁膜４の上面と面一になるように化学機械研磨を行うので、従来ように、コンタクトプラグ３が第１層間絶縁膜４から突き出すことに起因して第１埋込配線５の相互間が短絡するのを有効に防止することができる。
【００３８】
実施の形態２．
図３は本発明の実施の形態２に係る半導体装置の断面図、図４は図３の半導体装置の製造方法の一部を工程順に示す断面図であり、図９および図１０に示した従来技術と対応する構成部分には同一の符号を付す。
【００３９】
この実施の形態２の半導体装置は、第１層間絶縁膜４からコンタクトプラグ３が上方に突き出しているが、第１層間絶縁膜４の上に化学機械研磨による均一性のとれた平坦化が第１層間絶縁膜４よりも容易な層間絶縁膜２０が形成され、さらに、この層間絶縁膜２０の上にＳｉＯＦ等の低誘電率を有する層間絶縁膜２１が形成されており、両者２０，２１によって第２層間絶縁膜６が構成されている。そして、この第２層間絶縁膜６の上面は平坦で従来のような窪みは生じていない。
その他の構成については、図９に示した従来構成の場合と同様であるからここでは詳しい説明を省略する。
【００４０】
次に、この実施の形態２における半導体装置の製造方法の特徴について、図４を参照して具体的に説明する。
【００４１】
この実施の形態２においても、従来の図１０（ａ），（ｂ）に示した場合と同様に、コンタクトプラグ３の形成にあたって、第１層間絶縁膜４の全面を覆う導電材料を優先的に研磨する化学機械研磨を行ない、次に、コンタクトプラグ３の占有率の違いによって生じる段差Δを無くすために、第１層間絶縁膜４の研磨優先の化学機械研磨を行う。
【００４２】
この工程が終了すると、段差Δが無くなり、また、コンタクトプラグ３の高さも揃うが、コンタクトプラグ３と第１層間絶縁膜４の研磨レート差によって第１層間絶縁膜４の上面からコンタクトプラグ３の上部が突き出した状態になる。ここに、図４（ａ）は図１０（ｂ）と同じ状態を示している。
【００４３】
この状態から、この実施の形態２では、図４（ｂ）に示すように、たとえば高密度プラズマＣＶＤ法やＣＶＤ法などを用いて、第１層間絶縁膜４およびコンタクトプラグ３の上を覆って化学機械研磨による均一性のとれた平坦化が第１層間絶縁膜４よりも容易な層間絶縁膜２０を形成する。この場合の層間絶縁膜２０としては、たとえば原料ガスとしてＴＥＯＳ系（テトラエチルオルソシリケート）を用いて１００ｎｍ〜３００ｎｍ程度の厚さになるように形成される。その際、既にコンタクトプラグ３の上部が第１層間絶縁膜４の上面から突き出しているため、層間絶縁膜２０の表面は、コンタクトプラグ３の突き出し形状を反映した凹凸形状になる。
【００４４】
そこで、図４（ｃ）に示すように、層間絶縁膜２０をコンタクトプラグ３が露出することなく全面に残る程度に化学機械研磨して表面を平坦化する。この場合、層間絶縁膜２０は比較的容易に化学機械研磨により均一性のとれた平坦化が成される。
【００４５】
続いて、図４（ｄ）に示すように、上記のようにして表面が平坦化された層間絶縁膜２０の上にＳｉＯＦ等の低誘電率を有する層間絶縁膜２１を形成する。この場合、図４（ｃ）に示した先の工程で研磨容易な層間絶縁膜２０の上面は平坦面となっているので、低誘電率の層間絶縁膜２１の上面も凹凸のない平坦面となる。
【００４６】
以降は、従来の図１０（ｄ），（ｅ），（ｆ）に示した各工程と同様に、フォトリソグラフィで第２層間絶縁膜６に接続孔１３を形成し、次に、ＣＶＤ法等でＣｕなどの導電材料１５を成長形成し、引き続いて、化学機械研磨を行なって第１埋込配線５を形成することになるが、図４（ｄ）に示したように、第２層間絶縁膜６の上面は平坦で従来のような窪みがないため、第１埋込配線５の相互間が導電材料１５の残滓によって短絡するといった不具合を有効に防止することができる。また、コンタクトプラグ３や第１埋込配線５は、いずれの箇所においても略同じ高さになるため、配線抵抗のばらつきを生じることもない。
その他の工程については、従来と同様であるので、ここでは詳しい説明は省略する。
【００４７】
実施の形態３．
図５は本発明の実施の形態３に係る半導体装置の断面図、図６は図５の半導体装置の製造方法の一部を工程順に示す断面図であり、図９および図１０に示した従来技術と対応する構成部分には同一の符号を付す。
【００４８】
この実施の形態３の半導体装置は、単位面積当たりのコンタクトプラグ３の占有率がいずれの箇所においても等しくなるように、コンタクトプラグ３の占有率の小さい領域にダミー用埋込配線２２が設けられている。また、第１層間絶縁膜４から各コンタクトプラグ３が上方に突き出しておらず、第１層間絶縁膜４の上面とコンタクトプラグ３の上面とが面一になっている。そのため、第２層間絶縁膜６の上面も平坦で従来のような窪みは生じていない。
その他の構成については、図９に示した従来構成の場合と同様であるからここでは詳しい説明を省略する。
【００４９】
次に、この実施の形態３における半導体装置の製造方法の特徴について、図６を参照して具体的に説明する。
【００５０】
この実施の形態３においては、コンタクトプラグ３の形成にあたって、まず最初に半導体基板１上に形成された第１層間絶縁膜４にコンタクトプラグ３の形成用の接続孔１２だけでなく、コンタクトプラグ３の占有率の小さい領域に予めダミー用接続溝２３が予め形成されている。
【００５１】
続いて、上記の接続孔１２およびダミー用接続溝２３を埋めるように導電材料（ここではＷ）をＣＶＤ法等により成長形成する。この状態では、第１層間絶縁膜４の全面が導電材料で覆われた状態になっている。
【００５２】
そこで、第１層間絶縁膜４と導電材料とが面一になるように導電材料を優先的に研磨する化学機械研磨を行う。この導電材料研磨優先の化学機械研磨を行った場合、コンタクトプラグ３の占有率はいずれの箇所においても略等しいので、従来のようなコンタクトプラグ３の占有率の違いに起因した段差Δは生じず、図６（ａ）に示すように、第１層間絶縁膜４の上面は平坦になる。
【００５３】
続いて、図６（ｂ）に示すように、第１層間絶縁膜４の上にＳｉＯＦ等の低誘電率を有する第２層間絶縁膜６を形成する。この場合、図６（ａ）に示したように、既に第１層間絶縁膜４の上面は平坦面となっているので、低誘電率の第２層間絶縁膜６の上面も凹凸のない平坦面となる。
【００５４】
以降は、従来の図１０（ｄ），（ｅ），（ｆ）に示した各工程と同様に、フォトリソグラフィで第２層間絶縁膜６に接続孔１３を形成し、次に、ＣＶＤ法等でＣｕなどの導電材料１５を成長形成し、引き続いて、化学機械研磨を行なって第１埋込配線５を形成することになるが、図６（ｂ）に示したように、第２層間絶縁膜６の上面は平坦で従来のような窪みがないため、第１埋込配線５の相互間が導電材料１５の残滓によって短絡するといった不具合を有効に防止することができる。
【００５５】
また、コンタクトプラグ３はいずれの箇所においても略同じ高さになるため、配線抵抗のばらつきを生じることもない。さらに、この実施の形態３では、段差Δ解消のための第１層間絶縁膜４研磨優先の化学機械研磨を省略することができるため、工程の省略化が図れる。
【００５６】
実施の形態４．
図７は本発明の実施の形態４に係る半導体装置の断面図、図８は図７の半導体装置の製造方法の一部を工程順に示す断面図であり、図９および図１０に示した従来技術と対応する構成部分には同一の符号を付す。
【００５７】
この実施の形態４の半導体装置は、第１層間絶縁膜４に段差Δが生じているが、この第１層間絶縁膜４の上に化学機械研磨による均一性のとれた平坦化が第１層間絶縁膜４よりも容易な層間絶縁膜２０が形成され、さらに、この層間絶縁膜の上にＳｉＯＦ等の低誘電率を有する層間絶縁膜２１が形成されており、両者２０，２１によって第２層間絶縁膜６が構成されている。このため、第２層間絶縁膜６の上面は平坦で従来のような窪みは生じていない。
その他の構成については、図９に示した従来構成の場合と同様であるからここでは詳しい説明を省略する。
【００５８】
次に、この実施の形態４における半導体装置の製造方法の特徴について、図８を参照して具体的に説明する。
【００５９】
この実施の形態４においても、コンタクトプラグ３の形成にあたって、従来の図１０（ａ）に示した場合と同様に、第１層間絶縁膜４の全面を覆う導電材料を優先的に研磨する化学機械研磨を行なう。その場合、コンタクトプラグ３の占有率の違いによって段差Δが生じる。ここに、図８（ａ）は図１０（ａ）と同じ状態を示している。
【００６０】
次の工程では、図１０（ｂ）に示したような段差Δを無くすための第１層間絶縁膜４の研磨優先の化学機械研磨を行わず、その代わりに、この実施の形態４では、図８（ｂ）に示すように、たとえば高密度プラズマＣＶＤ法やＣＶＤ法などを用いて、第１層間絶縁膜４およびコンタクトプラグ３を覆って化学機械研磨による均一性のとれた平坦化が第１層間絶縁膜４よりも容易な層間絶縁膜２０を形成する。
【００６１】
この場合の層間絶縁膜２０としては、実施の形態２の場合と同様に、たとえば原料ガスとしてＴＥＯＳ系（テトラエチルオルソシリケート）を用いて１００ｎｍ〜３００ｎｍ程度の厚さになるように形成される。この層間絶縁膜２０を形成するとその表面に依然として段差Δが発生する。そこで、図８（ｃ）に示すように、層間絶縁膜２０をコンタクトプラグ３が露出することなく全面に残る程度に化学機械研磨して表面を平坦化する。
【００６２】
続いて、図８（ｄ）に示すように、既に表面が平坦化された層間絶縁膜２０の上にＳｉＯＦ等の低誘電率を有する層間絶縁膜２１を形成する。この場合、図８（ｃ）に示した先の工程で研磨容易な層間絶縁膜２０の上面は平坦面となっているので、低誘電率の層間絶縁膜２１の上面も凹凸のない平坦面となる。
【００６３】
以降は、従来の図１０（ｄ），（ｅ），（ｆ）に示した各工程と同様に、フォトリソグラフィで第２層間絶縁膜６に接続孔１３を形成し、次に、ＣＶＤ法等でＣｕなどの導電材料１５を成長形成し、引き続いて、化学機械研磨を行なって第１埋込配線５を形成することになるが、図４（ｄ）に示したように、第２層間絶縁膜６の上面は平坦で従来のような窪みがないため、第１埋込配線５の相互間が導電材料１５の残滓によって短絡するといった不具合を有効に防止することができる。ただし、コンタクトプラグ３の高さは、その単位面積当たりの占有率の違いによって生じる段差Δのために変化し、したがって、配線抵抗に若干のばらつきが生じる。
その他の工程については、従来と同様であるので、ここでは詳しい説明は省略する。
【００６４】
なお、本発明は、上記の実施の形態１〜４で説明した内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜に変更して実施することができる。
【００６５】
【発明の効果】
請求項１記載ないし請求項３記載の発明に係る半導体装置の製造方法によれば、コンタクトプラグを形成する際にコンタクトプラグが第１層間絶縁膜から突き出すことに起因して第１埋込配線間が短絡するのを有効に防止することができる。また、コンタクトプラグや第１埋込配線はいずれの箇所においても略同じ高さになるため、配線抵抗のばらつきを生じることもない。また、特に、請求項３記載の発明によれば、段差解消のための第１層間絶縁膜研磨優先の化学機械研磨を省略することができるため、工程の省略化が図れる。
【００６６】
請求項４記載の発明に係る半導体装置の製造方法によれば、コンタクトプラグ形成のための導電材料研磨優先の化学機械研磨により生じる段差に起因して、その後にフォトリソグラフィで接続孔を形成する際にデフォーカスが生じて第１埋込配線４の配線幅がばらついたり、第１埋込配線形成時に導電材料の研磨残部が生じて第１埋込配線間での短絡が生じるなどの不都合を回避することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る製造方法で得られる半導体装置の断面図である。
【図２】図１に示した半導体装置の製造方法の一部を工程順に示す断面図である。
【図３】本発明の実施の形態２に係る製造方法で得られる半導体装置の断面図である。
【図４】図３に示した半導体装置の製造方法の一部を工程順に示す断面図である。
【図５】本発明の実施の形態３に係る製造方法で得られる半導体装置の断面図である。
【図６】図５に示した半導体装置の製造方法の一部を工程順に示す断面図である。
【図７】本発明の実施の形態４に係る製造方法で得られる半導体装置の断面図である。
【図８】図７に示した半導体装置の製造方法の一部を工程順に示す断面図である。
【図９】従来の製造方法で得られる半導体装置の断面図である。
【図１０】図９に示した半導体装置の製造方法の一部を工程順に示す断面図である。
【図１１】従来の製造方法で得られる半導体装置の一部を拡大して示す断面図である。
【図１２】従来の他の半導体装置の製造方法の一部を工程順に示す断面図である。
【符号の説明】
１  半導体基板、３  コンタクトプラグ、４  第１層間絶縁膜、５  第１埋込配線、６  第２層間絶縁膜、７  第２埋込配線、８  第３層間絶縁膜、１２  接続孔、１５  導電材料、２０  研磨による均一性のとれた平坦化が容易な層間絶縁膜、２３  ダミー用接続孔、Δ  段差。
【図１】
2004253584.tif 000003
【図２】
2004253584.tif 000004
【図３】
2004253584.tif 000005
【図４】
2004253584.tif 000006
【図５】
2004253584.tif 000007
【図６】
2004253584.tif 000008
【図７】
2004253584.tif 000009
【図８】
2004253584.tif 000010
【図９】
2004253584.tif 000011
【図１０】
2004253584.tif 000012
【図１１】
2004253584.tif 000013
【図１２】
2004253584.tif 000014