(57)【要約】【課題】ジッタ特性と周波数引き込み範囲特性の両立を図る。【解決手段】位相比較器１０、分周比制御部２０、可変分周器１６、固定分周器１８でＰＬＬループを構成する。可変分周器１６の分周比は、位相比較器１０での位相比較結果に応じて、位相比較周期ごとに１回、通常の分周比に対して１分周増加または１分周減少される。可変分周器２２の動作クロックは可変分周器１６の動作クロックの２倍に設定され、位相比較器１０での位相比較結果に応じて、位相比較周期ごとに２回、通常の分周比に対して１分周増加または１分周減少される。その結果、可変分周器２２の分周比切換に伴うその出力クロックのジッタ量は、可変分周器１６の分周比切換に伴うその出力クロックのジッタ量の１／２に抑えられる。【選択図】  図１
2004253855.tif 000002
【特許請求の範囲】
【請求項１】
所定周波数の発振信号を出力する発振器と、
該発振器の発振信号に基づく第１のクロック信号を入力して分周する第１の可変分周器と、
該第１の可変分周器の分周出力に基づくクロック信号と所定の入力信号とを位相比較し、該位相比較ごとに該両信号の位相の前後関係を示す位相比較結果を出力する位相比較器と、
該位相比較器の位相比較結果に基づき前記第１の可変分周器の分周比を、次に位相比較が行われるまでの間に、一時的に、その通常の分周比に対して、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時は所定量増加させ、遅れている時は所定量減少させることにより、該第１の可変分周器の分周出力の位相を変化させて、該第１の可変分周器の分周出力を前記入力信号に位相同期させる第１の分周比制御部と、
前記第１のクロック信号に同期した第２のクロック信号を入力して分周する第２の可変分周器と、
前記第２の可変分周器の分周比を、前記位相比較器の位相比較結果に応じて、一時的に、その通常の分周比に対して所定量増加させまたは所定量減少させることにより、該第２の可変分周器の分周出力の位相を変化させて、該第２の可変分周器の分周出力を前記入力信号に位相同期させる第２の分周比制御部とを具備し、
前記第２の可変分周器の分周比の増加または減少によるその分周出力の１周期当たりの位相変化量が、前記第１の可変分周器の分周比の増加または減少によるその分周出力の１周期当たりの位相変化量よりも小さくなるように該第２の可変分周器の分周比の増加量および減少量が設定されているディジタルＰＬＬ回路。
【請求項２】
所定周波数の発振信号を出力する発振器と、
該発振器の発振信号に基づく第１のクロック信号を入力して分周する第１の可変分周器と、
該第１の可変分周器の分周出力に基づくクロック信号と所定の入力信号とを位相比較し、該位相比較ごとに該両信号の位相の前後関係を示す位相比較結果を出力する位相比較器と、
該位相比較器の位相比較結果に基づき前記第１の可変分周器の分周比を、次に位相比較が行われるまでの間に１回、その通常の分周比に対して、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時は＋１変化させ、遅れている時は−１変化させることにより、該第１の可変分周器の分周出力の位相を変化させて、該第１の可変分周器の分周出力を前記入力信号に位相同期させる第１の分周比制御部と、
前記第１のクロック信号に同期したクロック信号であって該第１のクロック信号よりも周波数が高い第２のクロック信号を入力して分周する第２の可変分周器と、
前記第２の可変分周器の分周比を、前記位相比較器の位相比較結果に応じて、一時的に、その通常の分周比に対して＋１または−１変化させることにより、該第２の可変分周器の分周出力の位相を変化させて、該第２の可変分周器の分周出力を前記入力信号に位相同期させる第２の分周比制御部と
を具備してなるディジタルＰＬＬ回路。
【請求項３】
前記第２の分周比制御部が、前記第１の可変分周器の分周出力に対する前記第２の可変分周器の分周出力の位相差を、前記前記第１の可変分周器の分周比の変化によるその分周出力の１周期当たりの位相変化量よりも小さい値に収まらせる回数、前記第２の可変分周器の分周比の変化を実行する請求項２記載のディジタルＰＬＬ回路。
【請求項４】
所定周波数の発振信号を出力する発振器と、
該発振器の発振信号に基づく第１のクロック信号を入力して分周する第１の可変分周器と、
該第１の可変分周器の分周出力に基づくクロック信号と所定の入力信号とを位相比較し、該位相比較ごとに該両信号の位相の前後関係を示す位相比較結果を出力する位相比較器と、
該位相比較器の位相比較結果に基づき前記第１の可変分周器の分周比を、次に位相比較が行われるまでの間に１回、その通常の分周比に対して、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時は＋１変化させ、遅れている時は−１変化させることにより、該第１の可変分周器の分周出力の位相を変化させて、該第１の可変分周器の分周出力を前記入力信号に位相同期させる第１の分周比制御部と、
前記第１のクロック信号に同期したクロック信号であって該第１のクロック信号よりも周波数がａ倍（ａは２以上の整数）高い第２のクロック信号を入力して分周する第２の可変分周器と、
前記位相比較器の位相比較結果に基づき前記第２の可変分周器の分周比を、前記位相比較の１周期に相当する時間内にａ回、その通常の分周比に対して、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時は＋１変化させ、遅れている時は−１変化させることにより、該第２の可変分周器の分周出力の位相を変化させて、該第２の可変分周器の分周出力を前記入力信号に位相同期させる第２の分周比制御部と
を具備してなるディジタルＰＬＬ回路。
【請求項５】
所定周波数の発振信号を出力する発振器と、
該発振器の発振信号に基づく第１のクロック信号を入力して分周する第１の可変分周器と、
該第１の可変分周器の分周出力に基づくクロック信号と所定の入力信号とを位相比較し、該位相比較ごとに該両信号の位相の前後関係を示す位相比較結果を出力する位相比較器と、
該位相比較器の位相比較結果に基づき前記第１の可変分周器の分周比を、次に位相比較が行われるまでの間に１回、その通常の分周比に対して、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時は＋１変化させ、遅れている時は−１変化させることにより、該第１の可変分周器の分周出力の位相を変化させて、該第１の可変分周器の分周出力を前記入力信号に位相同期させる第１の分周比制御部と、
前記第１のクロック信号に同期したクロック信号であって該第１のクロック信号よりも周波数が高いまたは該第１のクロック信号と周波数が等しい第２のクロック信号を入力して分周する第２の可変分周器と、
前記第２の可変分周器の分周比を、前記位相比較器の位相比較結果に応じて、一時的に、その通常の分周比に対して＋１または−１変化させることにより、該第２の可変分周器の分周出力の位相を変化させて、該第２の可変分周器の分周出力を前記入力信号に位相同期させるものであって、前記第１の可変分周器の分周出力に対する前記第２の可変分周器の分周出力の位相差が、前記前記第１の可変分周器の分周比の変化によるその分周出力の１周期当たりの位相変化量に相当する時間以上に達するごとに１回、前記第２の可変分周器の分周比の変化を実行する第２の分周比制御部と
を具備してなるディジタルＰＬＬ回路。
【請求項６】
前記第２の可変分周器が、前記第１のクロック信号に同期したクロック信号であって該第１のクロック信号よりも周波数がａ倍（ａは２以上の整数）高い第２のクロック信号を入力して分周するものであり、
前記第２の分周比制御部が、
前記位相比較の結果、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも遅れている時にａカウントアップする第１のカウンタと、
前記位相比較の結果、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時にａカウントアップする第２のカウンタと、
前記位相比較の周期の１／ａ周期ごとに、前記第１のカウンタと前記第２のカウンタのカウント値を監視し、両カウント値とも０以外の時は次の監視タイミングまでの間前記第２の可変分周器の分周比を通常の分周比のまま維持しかつ両カウンタのカウント値をそれぞれ１カウントダウンさせ、前記第１のカウンタのカウント値が０で前記第２のカウンタのカウント値が１以上の所定値よりも大の時は次の監視タイミングまでの間に１回前記第２の可変分周器の分周比を＋１変化させかつ前記第２のカウンタのカウント値を１カウントダウンさせ、前記第１のカウンタのカウント値が１以上の所定値よりも大で前記第２のカウンタのカウント値が０の時は次の監視タイミングまでの間に１回前記第２の可変分周器の分周比を−１変化させかつ前記第１のカウンタのカウント値を１カウントダウンさせ、前記両カウンタのカウント値の組み合わせがそれ以外の時は次の監視タイミングまでの間前記第２の可変分周器の分周比を通常の分周比のまま維持しかつ両カウンタのカウント値をそのまま維持するカウンタ監視および制御部と
を具備してなる請求項５記載のディジタルＰＬＬ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ディジタルＰＬＬ回路に関し、ジッタ特性と周波数引き込み範囲特性の両立を図ったものである。
【０００２】
【従来の技術】
ディジタルＰＬＬ回路は、例えば、ルーター、ターミナルアダプタ等のディジタル通信用端末において、網クロックと同期した信号処理用内部クロックを生成するのに利用される。従来のＩＳＤＮ端末に内蔵されていたＬＳＩ素子内のディジタルＰＬＬ回路の具体例を図２に示す。位相比較器１０の一方入力端には、４ｋＨｚの網クロックが入力される。水晶発振器１２からは１２．２８８ＭＨｚのクロック信号が発振される。このクロック信号は固定分周器１４で２分周されて６．１４４ＭＨｚのクロック信号となり、さらに可変分周器１６および固定分周器１８で順次分周された後、位相比較器１０の他方入力端に入力される。位相比較器１０は両入力を位相比較して、その位相の前後関係（どちらが先でどちらが後か）に応じた信号を出力する。
【０００３】
分周比制御部２０は位相比較器１０の出力信号に応じて可変分周器１６の分周比を可変制御する。すなわち、可変分周器１６の分周比は３分周、４分周、５分周に切換可能であり、通常は４分周に設定され、６．１４４ＭＨｚのクロック信号を４分周して１．５３６ＭＨｚのクロック信号を出力する。固定分周器１８の分周比は３８４分周に設定され、１．５３６ＭＨｚのクロック信号を３８４分周して４ｋＨｚのクロック信号を生成し位相比較器１０に入力する。位相比較器１０での位相比較の結果、固定分周器１８から出力されるクロック信号が網クロックに対し遅れている時は、可変分周器１６の分周比はその位相比較周期内で１回（すなわち、可変分周器１６の分周出力の１周期分）３分周に切り換えられ（該位相比較周期内の残りの期間は４分周に保持される。）、その結果可変分周器１６の出力クロック信号さらには固定分周器１８の出力クロック信号は、該位相比較周期内で６．１４４ＭＨｚクロックの１クロック分位相が進まされる。逆に、固定分周器１８から出力されるクロック信号が網クロックに対し進んでいる時は、可変分周器１６の分周比はその位相比較周期内で１回（すなわち、可変分周器１６の分周出力の１周期分）５分周に切り換えられ（該位相比較周期内の残りの期間は４分周に保持される。）、その結果可変分周器１６の出力クロック信号さらには固定分周器１８の出力クロック信号は、該位相比較周期内で６．１４４ＭＨｚクロックの１クロック分位相が遅らされる。
【０００４】
このようにして位相比較周期ごとに、位相比較器１０の両入力の位相の前後関係に応じて、可変分周器１６の出力クロック信号の位相が、６．１４４ＭＨｚクロックの１クロック分位相が遅らされ、あるいは進まされて調整され、網クロックに位相ロックされる。網クロックに位相ロックされた可変分周器１６の出力クロック信号は、該ＬＳＩ素子内で網同期クロックとして各種信号処理に利用される。また、該可変分周器１６の出力クロック信号は、該ＬＳＩ素子の外部に出力されて、該ＩＳＤＮ端末内の他の回路素子に供給され、網同期クロックとして各種信号処理に利用される。
【０００５】
【発明が解決しようとする課題】
図２のディジタルＰＬＬ回路によれば、位相比較器１０からは、位相比較周期ごとに必ず、一方の入力の位相が他方の入力の位相に対して遅れている、または進んでいるという比較結果が出力される（両入力の位相が一致しているという比較結果は出力されない。）。したがって、可変分周器１６は位相比較周期ごとに１回、４分周から３分周に、または４分周から５分周に切り換えられ、可変分周器１６の出力クロック信号には、この分周比の切換の都度６．１４４ＭＨｚクロックの１クロック分（約１６０ｎｓｅｃ）のジッタ（位相変動）が生じる。また、この分周比の切換により、位相比較周期ごとに６．１４４ＭＨｚクロックの１クロック分の位相調整ができるので、このディジタルＰＬＬ回路の周波数引き込み範囲は、網クロックの周波数である４ｋＨｚを中心として、４ｋＨｚの１周期につき６．１４４ＭＨｚクロックの±１クロック分位相がずれる周波数の範囲となる。
【０００６】
したがって、図２のディジタルＰＬＬ回路おいて分周比切換えに伴うジッタを減少させるには可変分周器１６の入力クロック周波数を高くすればよいが、そうすると周波数引き込み範囲が狭くなってしまう。逆に、周波数引き込み範囲を広げるには可変分周器１６の入力クロック周波数を低くすればよいが、そうすると分周比切換えに伴うジッタが大きくなってしまう。このため、ジッタ特性と周波数引き込み範囲特性を両立させることができなかった。また、図２のディジタルＰＬＬ回路によれば、位相比較周期ごとに必ず可変分周器１６の分周比の切換が行われ、その都度ジッタが発生する。
【０００７】
この発明は、前記従来の技術における問題を解決して、ジッタ特性と周波数引き込み範囲特性の両立を図ったディジタルＰＬＬ回路を提供しようとするものである。また、この発明は、併せて、分周比の切換回数を減少させたディジタルＰＬＬ回路を提供しようとするものである。
【０００８】
【課題を解決するための手段】
この発明のディジタルＰＬＬ回路は、所定周波数の発振信号を出力する発振器と、該発振器の発振信号に基づく第１のクロック信号を入力して分周する第１の可変分周器と、該第１の可変分周器の分周出力に基づくクロック信号と所定の入力信号とを位相比較し、該位相比較ごとに該両信号の位相の前後関係を示す位相比較結果を出力する位相比較器と、該位相比較器の位相比較結果に基づき前記第１の可変分周器の分周比を、次に位相比較が行われるまでの間に、一時的に、その通常の分周比に対して、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時は所定量増加させ、遅れている時は所定量減少させることにより、該第１の可変分周器の分周出力の位相を変化させて、該第１の可変分周器の分周出力を前記入力信号に位相同期させる第１の分周比制御部と、前記第１のクロック信号に同期した第２のクロック信号を入力して分周する第２の可変分周器と、前記第２の可変分周器の分周比を、前記位相比較器の位相比較結果に応じて、一時的に、その通常の分周比に対して所定量増加させまたは所定量減少させることにより、該第２の可変分周器の分周出力の位相を変化させて、該第２の可変分周器の分周出力を前記入力信号に位相同期させる第２の分周比制御部とを具備し、前記第２の可変分周器の分周比の増加または減少によるその分周出力の１周期当たりの位相変化量が、前記第１の可変分周器の分周比の増加または減少によるその分周出力の１周期当たりの位相変化量よりも小さくなるように該第２の可変分周器の分周比の増加量および減少量が設定されているものである。
【０００９】
これによれば、第２の可変分周器の分周比の増加または減少によるその分周出力の１周期当たりの位相変化量が、第１の可変分周器の分周比の増加または減少によるその分周出力の１周期当たりの位相変化量よりも小さいので、第２の可変分周器からは分周比の変化によるジッタが、第１の可変分周器の分周比の変化によるジッタよりも少ない分周出力が得られる。また、ＰＬＬループを構成する第１の可変分周器の分周比の増加または減少によるその分周出力の１周期当たりの位相変化量が、第２の可変分周器の分周比の増加または減少によるその分周出力の１周期当たりの位相変化量よりも大きいので、周波数引き込み範囲を広く確保することができる。したがって、第２の可変分周器から分周比の変化に伴うジッタが小さい分周出力が得られ、しかも周波数引き込み範囲が広いディジタルＰＬＬ回路が実現される。
【００１０】
前記第２の分周比制御部は、前記第１の可変分周器の分周出力に対する前記第２の可変分周器の分周出力の位相差を、前記前記第１の可変分周器の分周比の変化によるその分周出力の１周期当たりの位相変化量よりも小さい値に収まらせる回数、前記第２の可変分周器の分周比の変化を実行するものとすることができ、これにより、第２の可変分周器の分周出力を入力信号に高精度に位相同期させることができる。
【００１１】
前記第２の可変分周器の通常の分周比は、例えば前記第１の可変分周器の通常の分周比よりも高く（例えば２以上の整数倍に）設定することができる。また、前記第２のクロック信号を例えば前記発振器の発振信号とし、前記第１のクロック信号を該発振器の発信信号を分周した信号とすることができる。また、前記第２のクロック信号の周波数を前記第１のクロック信号の周波数に対しａ倍（ａは２以上の整数。後述する実施の形態では，ａ＝２としている。）に設定し、前記第２の可変分周器の通常の分周比を前記第１の可変分周器の通常の分周比に対しａ倍よりも低く設定して、前記第１の可変分周器の分周出力の周波数よりも前記第２の可変分周器の分周出力の周波数を高く調整することができる。また、前記第２のクロック信号の周波数を前記第１のクロック信号の周波数に対しａ倍（ａは２以上の整数）に設定し、前記第２の可変分周器の通常の分周比を前記第１の可変分周器の通常の分周比に対しａ倍に設定して、前記第１の可変分周器の分周出力と前記第２の可変分周器の分周出力とを等しい周波数に調整することができる。
【００１２】
この発明のディジタルＰＬＬ回路は、所定周波数の発振信号を出力する発振器と、該発振器の発振信号に基づく第１のクロック信号を入力して分周する第１の可変分周器と、該第１の可変分周器の分周出力に基づくクロック信号と所定の入力信号とを位相比較し、該位相比較ごとに該両信号の位相の前後関係を示す位相比較結果を出力する位相比較器と、該位相比較器の位相比較結果に基づき前記第１の可変分周器の分周比を、次に位相比較が行われるまでの間に１回（該第１の可変分周器の分周出力の１周期分）、その通常の分周比に対して、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時は＋１変化させ、遅れている時は−１変化させることにより、該第１の可変分周器の分周出力の位相を変化させて、該第１の可変分周器の分周出力を前記入力信号に位相同期させる第１の分周比制御部と、前記第１のクロック信号に同期した（前記発振器の発振信号に基づく）クロック信号であって該第１のクロック信号よりも周波数が高い第２のクロック信号を入力して分周する第２の可変分周器と、前記第２の可変分周器の分周比を、前記位相比較器の位相比較結果に応じて、一時的に、その通常の分周比に対して＋１または−１変化させることにより、該第２の可変分周器の分周出力の位相を変化させて、該第２の可変分周器の分周出力を前記入力信号に位相同期させる第２の分周比制御部とを具備してなるものである。
【００１３】
これによれば、第２の可変分周器の動作クロック（第２のクロック信号）の周波数を高くするほど、その分周比切換に伴う分周出力のジッタ量を小さくすることができ、第１の可変分周器の動作クロック（第１のクロック信号）の周波数を低くするほど周波数引き込み範囲を広くすることができ、ジッタ特性と周波数引き込み範囲特性の両立を図ることができる。
【００１４】
この発明のディジタルＰＬＬ回路は、所定周波数の発振信号を出力する発振器と、該発振器の発振信号に基づく第１のクロック信号を入力して分周する第１の可変分周器と、該第１の可変分周器の分周出力に基づくクロック信号と所定の入力信号とを位相比較し、該位相比較ごとに該両信号の位相の前後関係を示す位相比較結果を出力する位相比較器と、該位相比較器の位相比較結果に基づき前記第１の可変分周器の分周比を、次に位相比較が行われるまでの間に１回（該第１の可変分周器の分周出力の１周期分）、その通常の分周比に対して、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時は＋１変化させ、遅れている時は−１変化させることにより、該第１の可変分周器の分周出力の位相を変化させて、該第１の可変分周器の分周出力を前記入力信号に位相同期させる第１の分周比制御部と、前記第１のクロック信号に同期した（前記発振器の発振信号に基づく）クロック信号であって該第１のクロック信号よりも周波数がａ倍（ａは２以上の整数）高い第２のクロック信号を入力して分周する第２の可変分周器と、前記位相比較器の位相比較結果に基づき前記第２の可変分周器の分周比を、前記位相比較の１周期に相当する時間内（例えば、次に位相比較が行われるまでの間）にａ回（すなわち第２の可変分周器の分周出力のａ周期分）例えば均等に分散して、その通常の分周比に対して、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時は＋１変化させ、遅れている時は−１変化させることにより、該第２の可変分周器の分周出力の位相を変化させて、該第２の可変分周器の分周出力を前記入力信号に位相同期させる第２の分周比制御部とを具備してなるものである。
【００１５】
これによれば、第２の可変分周器の分周比切換に伴うジッタを分散させて、その１回の分周比切換で発生するジッタ量を低減することができる。また、第１の可変分周器の分周比切換で発生するジッタ量に応じた回数分第２の可変分周器の分周比を切り換えるので、第２の可変分周器の分周出力を入力信号に高精度に位相同期させることができる。
【００１６】
この発明のディジタルＰＬＬ回路は、所定周波数の発振信号を出力する発振器と、該発振器の発振信号に基づく第１のクロック信号を入力して分周する第１の可変分周器と、該第１の可変分周器の分周出力に基づくクロック信号と所定の入力信号とを位相比較し、該位相比較ごとに該両信号の位相の前後関係を示す位相比較結果を出力する位相比較器と、該位相比較器の位相比較結果に基づき前記第１の可変分周器の分周比を、次に位相比較が行われるまでの間に１回（該第１の可変分周器の分周出力の１周期分）、その通常の分周比に対して、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時は＋１変化させ、遅れている時は−１変化させることにより、該第１の可変分周器の分周出力の位相を変化させて、該第１の可変分周器の分周出力を前記入力信号に位相同期させる第１の分周比制御部と、前記第１のクロック信号に同期した（前記発振器の発振信号に基づく）クロック信号であって該第１のクロック信号よりも周波数が高いまたは該第１のクロック信号と周波数が等しい第２のクロック信号を入力して分周する第２の可変分周器と、前記第２の可変分周器の分周比を、前記位相比較器の位相比較結果に応じて、一時的に、その通常の分周比に対して＋１または−１変化させることにより、該第２の可変分周器の分周出力の位相を変化させて、該第２の可変分周器の分周出力を前記入力信号に位相同期させるものであって、前記第１の可変分周器の分周出力に対する前記第２の可変分周器の分周出力の位相差が、前記前記第１の可変分周器の分周比の変化によるその分周出力の１周期当たりの位相変化量に相当する時間以上に達するごとに１回、前記第２の可変分周器の分周比の変化を実行する第２の分周比制御部とを具備してなるものである。
【００１７】
これによれば、第１の可変分周器の分周比切換の累積値がある一定の閾値を超えた場合に第２の可変分周器の分周比を切り換えるようにしたので、第１の可変分周器の分周比が位相比較周期ごとに＋１，−１，＋１，−１，…と交互に切り換えられる場合（分周比切換が不要な場合）に、閾値の設定によっては、第２の可変分周器の分周比がこれに連動して切り換えられるのを回避することができ、ジッタの発生回数を減少させることができる。
【００１８】
この場合、前記第２の可変分周器が、前記第１のクロック信号に同期した（前記発振器の発振信号に基づく）クロック信号であって該第１のクロック信号よりも周波数がａ倍（ａは２以上の整数）高い第２のクロック信号を入力して分周するものであり、前記第２の分周比制御部が、前記位相比較の結果、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも遅れている時にａカウントアップする第１のカウンタと、前記位相比較の結果、前記第１の可変分周器の分周出力に基づくクロック信号の位相が前記入力信号の位相よりも進んでいる時にａカウントアップする第２のカウンタと、前記位相比較の周期の１／ａ周期ごとに、前記第１のカウンタと前記第２のカウンタのカウント値を監視し、（ａ）両カウント値とも０以外の時は次の監視タイミングまでの間前記第２の可変分周器の分周比を通常の分周比のまま維持しかつ両カウンタのカウント値をそれぞれ１カウントダウンさせ、（ｂ）前記第１のカウンタのカウント値が０で前記第２のカウンタのカウント値が１以上の所定値よりも大の時は次の監視タイミングまでの間に１回前記第２の可変分周器の分周比を＋１変化させかつ前記第２のカウンタのカウント値を１カウントダウンさせ、（ｃ）前記第１のカウンタのカウント値が１以上の所定値よりも大で前記第２のカウンタのカウント値が０の時は次の監視タイミングまでの間に１回前記第２の可変分周器の分周比を−１変化させかつ前記第１のカウンタのカウント値を１カウントダウンさせ、（ｄ）前記両カウンタのカウント値の組み合わせがそれ以外の時は次の監視タイミングまでの間前記第２の可変分周器の分周比を通常の分周比のまま維持しかつ両カウンタのカウント値をそのまま維持するカウンタ監視および制御部とを具備してなるものとすることができる。これによれば、第１の可変分周器の分周比が位相比較周期ごとに＋１，−１，＋１，−１，…と交互に切り換えられる場合に、第２の可変分周器の分周比を第１の可変分周器の分周比切換で発生するジッタ量に応じた回数分切り換える場合に比べて、該第２の可変分周器の分周比の切換回数を減少させることができる。特に、上記（ｂ）および（ｃ）の「１以上の所定値」を「ａ／２」にすれば（すなわち、「１以上の所定値よりも大きい時」が「ａ／２よりも大きい時」を意味する場合には）、第１の可変分周器の分周比が位相比較周期ごとに＋１，−１，＋１，−１，…と交互に切り換えられる場合に、第２の可変分周器の分周比がこれに連動して切り換えられるのを回避することができ、第２の可変分周器の分周比を位相比較周期ごとに切り換える場合に比べて、該第２の可変分周器の分周比の切換回数を減少させることができ、前記第２図の従来回路に比べてジッタの発生回数を減少させることができる。
【００１９】
【発明の実施の形態】
この発明をルーター、ターミナルアダプタ等のディジタル通信用端末に適用した場合の実施の形態を図１に示す。図２の従来回路と共通する部分には、同一の符号を用いる。なお、図１の実施の形態では、図２の従来回路の構成を流用しつつ、２．０４８ＭＨｚのクロック信号を生成出力する場合について示している。従来回路を流用した部分を一点鎖線で示す。位相比較器１０の一方入力端には、４ｋＨｚの網クロックが入力される。水晶発振器１２からは１２．２８８ＭＨｚのクロック信号が発振される。このクロック信号は固定分周器１４で２分周されて６．１４４ＭＨｚのクロック信号となり、さらに可変分周器１６および固定分周器１８で順次分周された後、位相比較器１０の他方入力端に入力される。位相比較器１０は両入力を位相比較して、その位相の前後関係に応じた信号を出力する。
【００２０】
分周比制御部２０は位相比較器１０の出力信号に応じて可変分周器１６の分周比を可変制御する。すなわち、可変分周器１６の分周比は３分周、４分周、５分周に切換可能であり、通常は４分周に設定され、６．１４４ＭＨｚのクロック信号を４分周して１．５３６ＭＨｚのクロック信号を出力する。固定分周器１８の分周比は３８４分周に設定され、１．５３６ＭＨｚのクロック信号を３８４分周して４ｋＨｚのクロック信号を生成し位相比較器１０に入力する。位相比較器１０での位相比較の結果、固定分周器１８から出力されるクロック信号が網クロックに対し遅れている時は、可変分周器１６の分周比はその位相比較周期内で１回（すなわち、可変分周器１６の分周出力の１周期分）３分周に切り換えられ（該位相比較周期内の残りの期間は４分周に保持される。）、その結果可変分周器１６の出力クロック信号さらには固定分周器１８の出力クロック信号は、該位相比較周期内で６．１４４ＭＨｚクロックの１クロック分位相が進まされる。逆に、固定分周器１８から出力されるクロック信号が網クロックに対し進んでいる時は、可変分周器１６の分周比はその位相比較周期内で１回（すなわち、可変分周器１６の分周出力の１周期分）５分周に切り換えられ（該位相比較周期内の残りの期間は４分周に保持される。）、その結果可変分周器１６の出力クロック信号さらには固定分周器１８の出力クロック信号は、該位相比較周期内で６．１４４ＭＨｚクロックの１クロック分位相が遅らされる。
【００２１】
このようにして位相比較周期ごとに、位相比較器１０の両入力の位相の前後関係が判定され、可変分周器１６の出力クロック信号の位相が、６．１４４ＭＨｚクロックの１クロック分位相が遅らされ、あるいは進まされて調整され、網クロックに位相ロックされる。
【００２２】
可変分周器２２は水晶発振器１２から出力される１２．２８８ＭＨｚのクロック信号を分周する。分周比制御部２４は、分周比制御部２０による可変分周器１６の分周比制御に応じて（すなわち、位相比較器１０の位相比較結果に応じて）、可変分周器２２の分周比を可変制御する。すなわち、可変分周器２２の分周比は５分周、６分周、７分周に切換可能であり、通常は６分周に設定され、１２．２８８ＭＨｚのクロック信号を６分周して２．０４８ＭＨｚのクロック信号を出力する。可変分周器２２の分周比を位相比較器１０の位相比較周期内で１回（すなわち、可変分周器２２の分周出力の１周期分）５分周に切り換えると、可変分周器２２の出力クロック信号は、該位相比較周期内で１２．２８８ＭＨｚの１クロック分位相が進まされる。また、可変分周器２２の分周比を位相比較器１０の位相比較周期内で１回（すなわち、可変分周器２２の分周出力の１周期分）７分周に切り換えると、可変分周器２２の出力クロック信号は、該位相比較周期内で１２．２８８ＭＨｚの１クロック分位相が遅らされる。可変分周器２２の動作クロック周波数（１２．２８８ＭＨｚ）は、可変分周器１６の動作クロック周波数（６．１４４ＭＨｚ）の２倍（すなわち、ａ＝２）であるので、位相比較器１０の位相比較周期内で、可変分周器２２の出力クロック信号は、可変分周器１６の出力クロック信号に比べて１／２の時間単位で位相調整をすることができる。
【００２３】
そこで、分周比制御部２４は、可変分周器１６の分周比が位相比較周期内で１回、４分周から３分周に切り換えられる時は、その位相比較周期内で、可変分周器２２の分周比を、２回均等に分散して、６分周から５分周に切り換える。また、可変分周器１６の分周比が位相比較周期内で１回、４分周から５分周に切り換えられる時は、その位相比較周期内で、可変分周器２２の分周比を、２回均等に分散して、６分周から７分周に切り換える。これにより、該位相比較周期内全体での位相補正量は、可変分周器１６と可変分周器２２とで等しくなり、その結果、可変分周器２２の出力クロック信号は網クロックに位相ロックされる。この場合、可変分周器２２の出力クロック信号の１回当たりの位相補正量は、可変分周器１６の出力クロック信号の１回当たりの位相補正量に比べて１／２となるので、分周比切換えに伴い発生する可変分周器２２の出力クロック信号のジッタは、可変分周器１６の分周比切換えに伴い発生する出力クロック信号のジッタの１／２に抑えられる。また、このディジタルＰＬＬ回路の周波数引き込み範囲は、網クロックの周波数である４ｋＨｚを中心として、４ｋＨｚの１周期につき６．１４４ＭＨｚクロックの±１クロック分位相がずれる周波数の範囲であり（つまり、位相比較周期内で網クロックに対する位相ずれが１／６．１４４ＭＨｚ以下であれば、ロック状態に引き込める。）、図２の従来回路と同じ周波数引き込み範囲が確保される。
【００２４】
網クロックに位相ロックされた可変分周器２２の出力クロック信号は、該ＬＳＩ素子内で網同期クロックとして各種信号処理に利用される。また、該可変分周器２２の出力クロック信号は、該ＬＳＩ素子の外部に出力されて、該ＩＳＤＮ端末内の他の回路素子に供給され、網同期クロックとして各種信号処理に利用される。
【００２５】
以上の説明では、可変分周器１６の分周比が切り換えられる都度、可変分周器２２の分周比を切り換えるようにしたが、可変分周器１６の分周比の４分周から３分周への切換と４分周から５分周への切換が位相比較周期ごとに交互に連続して生じるような場合（位相比較器１０の両入力の位相がほとんど一致している場合）には、その都度可変分周器２２の分数比を切換える必要はなく、むしろ、その都度切り換えない方が分周比切換えに伴うジッタ発生がないので望ましいものと考えられる。そこで、分周比制御部２４は、そのような場合に、可変分周器２２の分周比の切換を行わないようにすることもできる。そのような動作を実現する分周比制御部２４の構成例を図３に示す。分周比制御部２０は位相比較周期ごとに、位相比較結果に応じて、網クロックに対し遅れている場合は−１分周指令（可変分周器１６の分周比を１回、４分周から３分周に−１変化させる指令）を出力し、網クロックに対し進んでいる場合は＋１分周指令（可変分周器１６の分周比を１回、４分周から５分周に＋１変化させる指令）を出力する。−１分周指令、＋１分周指令は可変分周器１６に送られる。可変分周器１６は−１分周指令を入力すると、その位相比較周期内で１回（すなわち、可変分周器１６の分周出力の１周期分）、４分周から３分周に切り換えられ、これにより可変分周器１６の分周出力は可変分周器１６の動作クロックである６．１４４ＭＨｚクロックの１クロック分位相が進まされる。また、可変分周器１６は＋１分周指令を入力すると、その位相比較周期内で１回（すなわち、可変分周器１６の分周出力の１周期分）、４分周から５分周に切り換えられ、これにより可変分周器１６の分周出力は可変分周器１６の動作クロックである６．１４４ＭＨｚクロックの１クロック分位相が遅らされる。
【００２６】
分周比制御部２０から出力される−１分周指令、＋１分周指令は分周比制御部２４にも送られる。分周比制御部２４は２個のカウンタ（Ａ）２６，カウンタ（Ｂ）２８と、カウンタ監視および制御部３０と、カウンタ監視タイミング生成部３２を備えている。カウンタ（Ａ）２６は−１分周指令が入力されるごとに２カウントダウンする。カウンタ（Ｂ）２８は＋１分周指令が入力されるごとに２カウントアップする。カウンタ監視タイミング生成部３２はカウンタ（Ａ）２６，（Ｂ）２８のカウント値を位相比較周期の１／２の期間ごとに監視するためのタイミング信号を生成するもので、例えば可変分周器２２の出力クロック信号の２周期ごとの立ち上がりタイミングでカウンタ監視タイミング信号を出力する。カウンタ監視および制御部３０は、カウンタ監視タイミングごとに、カウンタ（Ａ）２６，（Ｂ）２８のカウント値を監視し、その都度両カウント値の関係に応じて、−１分周指令（可変分周器２２の分周比を１回、６分周から５分周に−１変化させる指令）もしくは＋１分周指令（可変分周器２２の分周比を１回、６分周から７分周に＋１変化させる指令）を出力し、または−１分周指令、＋１分周指令のいずれも出力しない。可変分周器２２は−１分周指令を入力すると、分周比が１回（すなわち、可変分周器２２の分周出力の１周期分）、６分周から５分周に切り換えられ、これにより分周出力は可変分周器２２の動作クロックである１２．２８８ＭＨｚクロックの１クロック分位相が進まされる。また、可変分周器２２は＋１分周指令を入力すると、分周比が１回（すなわち、可変分周器２２の分周出力の１周期分）、６分周から７分周に切り換えられ、これにより分周出力は可変分周器２２の動作クロックである１２．２８８ＭＨｚクロックの１クロック分位相が遅らされる。また、カウンタ監視および制御部３０は、カウンタ（Ａ）２６，（Ｂ）２８のカウント値を監視するごとに、両カウント値の関係に応じて、該カウンタ（Ａ）２６，（Ｂ）２８のカウント値を１カウントダウンする制御を併せて行う。
【００２７】
カウンタ監視および制御部３０による制御アルゴリズムを図４に示す。位相比較周期の１／２の期間ごとのカウンタ監視タイミングが到来するごとに、カウンタ（Ａ）２６，（Ｂ）２８のカウント値を監視する（Ｓ１）。その結果、カウンタ（Ａ）２６，（Ｂ）２８のいずれも０でない場合は（Ｓ２）、−１分周指令、＋１分周指令のいずれも出力することなく、カウンタ（Ａ）２６，（Ｂ）２８のカウント値をそれぞれ１カウントダウンする（Ｓ３）。カウンタ（Ａ）２６のカウント値が０で、カウンタ（Ｂ）２８のカウント値が２以上の場合は（Ｓ４）、＋１分周指令を出力するとともに、カウンタ（Ｂ）２８のカウント値を１カウントダウンする（Ｓ５）。カウンタ（Ａ）２６のカウント値が２以上で、カウンタ（Ｂ）２８のカウント値が０の場合は（Ｓ６）、−１分周指令を出力するとともに、カウンタ（Ａ）２６のカウント値を１カウントダウンする（Ｓ７）。以上のいずれにも該当しない場合（カウンタ（Ａ）２６，（Ｂ）２８のカウント値がともに０の場合、あるいはカウンタ（Ａ）２６，（Ｂ）２８のカウント値のうち一方が０で他方が１の場合）は、何もしない（すなわち、−１分周指令、＋１分周指令のいずれも出力せず、カウンタ（Ａ）２６，（Ｂ）２８の１カウントダウンも行わない。）。
【００２８】
以上のアルゴリズムによれば、可変分周器２２の出力クロック信号は、可変分周器１６の出力クロック信号に対し、１２．２８８ＭＨｚの１クロック分の位相差で同期するように制御される。また、可変分周器１６の分周比の４分周から３分周への切換と４分周から５分周への切換が位相比較周期ごとに交互に連続して生じるような場合（位相比較器１０の両入力の位相がほとんど一致している場合）には、カウンタ（Ａ）２６，（Ｂ）２８のカウント値は０，１の組み合わせと１，０の組み合わせを交互に繰り返すのみで、−１分周指令、＋１分周指令のいずれも出力されないので、可変分周器２２の分周比の切換は行われない。以上の動作により、可変分周器２２の不要な分周比切り換えは回避され、分周比切換えに伴い発生する可変分周器２２の出力クロック信号のジッタは抑制される。
【００２９】
図１のディジタルＰＬＬ回路の動作例を図５に示す。図５において（ａ）〜（ｅ）は図１の各部の信号で、（ａ）は位相比較器１０の一方入力である網クロック信号Ｉ（Ｆｉ）、（ｂ）は位相比較器１０の他方入力である固定分周器１８の出力クロック信号Ｉ’（Ｆｉ’）、（ｃ）は可変分周器１６の出力クロック信号Ｏ（Ｆｘ）、（ｄ），（ｅ）はそれぞれ可変分周器２２の出力クロック信号（このディジタルＰＬＬ回路の出力クロック信号）Ｏ’（Ｆｙ）で、そのうち（ｄ）は分周比制御部２４が、可変分周器１６の分周比が切り換えられる都度、可変分周器２２の分周比を切り換えるようにした場合のもの、（ｅ）は分周比制御部２４を図３のように構成して、図４の制御アルゴリズムにより動作させた場合のものである。（ｆ）、（ｇ）は（ｅ）の場合の図３のカウンタ（Ａ）２６，（Ｂ）２８のカウント値である。なお、図５では、可変分周器１６，２２および固定分周器１８の分周比は、以上の説明とは異なり、それぞれ次のように変更している。すなわち、可変分周器１６の分周比は、通常の分周比がｍで、ｍ−１，ｍ，ｍ＋１の３段階に切り換わる。可変分周比２２の分周比は、通常の分周比が２ｍで、２ｍ−１，２ｍ，２ｍ＋１の３段階に切り換わる。可変分周器２２の通常の分周比（２ｍ）は可変分周器１６の通常の分周比（ｍ）の２倍であり、可変分周器２２の動作クロック周波数（１２．２８８ＭＨｚ）は、可変分周器１６の動作クロック周波数（６．１４４ＭＨｚ）の２倍であるので、可変分周器１６，２２の出力クロック信号Ｏ（Ｆｘ），Ｏ’（Ｆｙ）の周波数は等しい値に制御される。固定分周器１８の分周比は４分周としている。
【００３０】
位相比較器１０は、図５（ａ）の網クロック信号Ｉ（Ｆｉ）と、同（ｂ）のクロック信号Ｉ’（Ｆｉ’）とを、クロック信号Ｉ’（Ｆｉ’）の立ち上がりのタイミングごとに位相比較し、その都度両クロック信号の前後関係を示す位相比較結果を出力する。分周比制御部２０は、網クロック信号Ｉ（Ｆｉ）に対しクロック信号Ｉ’（Ｆｉ’）の位相が遅れているという位相比較結果が出力されたときは、次の位相比較が行われる時までに１回、可変分周器１６の分周比をｍからｍ−１に切り換える。逆に、網クロック信号Ｉ（Ｆｉ）に対しクロック信号Ｉ’（Ｆｉ’）の位相が進んでいるという位相比較結果が出力されたときは、次の位相比較が行われる時までに１回、可変分周器１６の分周比をｍからｍ＋１に切り換える。位相比較器１０からは、両入力の位相が等しいという位相比較結果は出されないので、可変分周器１６の分周比の切り換えは、位相比較周期ごとに必ず１回行われる。図５の例では、位相比較タイミングＩでは、網クロック信号Ｉ（Ｆｉ）に対しクロック信号Ｉ’（Ｆｉ’）の位相が遅れているので、その直後に（該位相比較タイミングＩが属する可変分周器１６の出力クロック信号の周期で）可変分周器１６の分周比がｍからｍ−１に１回切り換えられ、その結果可変分周器１６の出力クロックは６．１４４ＭＨｚの１クロック分位相が進まされる。また、位相比較タイミングＩＩでは、網クロック信号Ｉ（Ｆｉ）に対しクロック信号Ｉ’（Ｆｉ’）の位相が進んでいるので、すぐに（該位相比較タイミングＩＩが属する、可変分周器１６の出力クロック信号の周期で）可変分周器１６の分周比がｍからｍ＋１に１回切り換えられ、その結果可変分周器１６の出力クロックは６．１４４ＭＨｚの１クロック分位相が遅らされる。
【００３１】
分周比制御部２４は、可変分周器１６の分周比が切り換えられる都度可変分周器２２の分周比を切り換えるように設定されている場合は、図５（ｄ）に示すように、可変分周器１６の分周比を切り換えるタイミングと、その中間のタイミングに可変分周器２２の分周比を切り換える。すなわち、位相比較タイミングＩでは、網クロック信号Ｉ（Ｆｉ）に対しクロック信号Ｉ’（Ｆｉ’）の位相が遅れているので、そのすぐ後のタイミングと中間のタイミング（２クロック後）の２回に分けて可変分周器２２の分周比を２ｍから２ｍ−１に切り換える。その結果、可変分周器２２の出力クロックは１２．２８８ＭＨｚの１クロック分ずつ２回に分けて位相が進まされる。また、位相比較タイミングＩＩでは、網クロック信号Ｉ（Ｆｉ）に対しクロック信号Ｉ’（Ｆｉ’）の位相が進んでいるので、そのすぐ後のタイミングと中間のタイミング（２クロック後）の２回に分けて可変分周器２２の分周比を２ｍから２ｍ＋１に切り換える。その結果、可変分周器２２の出力クロックは１２．２８８ＭＨｚの１クロック分ずつ２回に分けて位相が遅らされる。したがって、可変分周器２２の１回の分周比切換えに伴い発生する該可変分周器２２の出力クロック信号のジッタは１２．２８８ＭＨｚの１クロック分に抑えられる。
【００３２】
なお、以上は可変分周器２２の動作クロック周波数が可変分周器１６の動作クロック周波数（６．１４４ＭＨｚ）の２倍（１２．２８８ＭＨｚ）である場合について説明したが、３倍（１８．４３２ＭＨｚ）である場合には位相比較周期の１／３周期ごとに可変分周器２２の分周比を−１または＋１変化させればよく、４倍（２４．５７６ＭＨｚ）である場合には位相比較周期の１／４周期ごとに可変分周器２２の分周比を−１または＋１変化させればよい。すなわち、一般化して言えば、可変分周器２２の動作クロック周波数が可変分周器１６の動作クロック周波数のａ倍（ａは２以上の整数）である場合は、位相比較周期の１／ａ周期ごとに可変分周器２２の分周比を−１または＋１変化させればよいことになる。
【００３３】
一方、分周比制御部２４を図３のように構成して、図４のアルゴリズムで制御する場合は、可変分周器２２の分周比はカウンタ（Ａ）２６，（Ｂ）２８のカウント値に応じて図５（ｇ）に示すように切り換えられる。すなわち、図５（ｇ）では、カウンタ監視タイミングは、可変分周器２２の出力クロック信号の２周期ごとの立ち上がりタイミングとして定められており（ただし、これに限らず。次の位相比較タイミングよりも前であればどのタイミングでもよい）、カウンタ監視タイミングｉでは、カウンタ（Ａ）２６，（Ｂ）２８のカウント値は０，０であるので、何も生じない。位相比較タイミングＩでは網クロック信号Ｉ（Ｆｉ）に対しクロック信号Ｉ’（Ｆｉ’）の位相が遅れているので、カウンタ（Ａ）２６が２カウントアップされる。カウンタ監視タイミングｉｉでは、カウンタ（Ａ）２６，（Ｂ）２８のカウント値は２，０であるので、その直後に（該カウンタ監視タイミングｉｉが属する可変分周器２２の出力クロック信号の周期で）可変分周器２２の分周比は２ｍから２ｍ−１に切り換えられ、可変分周器２２の出力クロック信号は１２．２８８ＭＨｚの１クロック分位相が進まされる。また、これと同時にカウンタ（Ａ）２６が１カウントダウンされる。カウンタ監視タイミングｉｉｉでは、カウンタ（Ａ）２６，（Ｂ）２８のカウント値は１，０であるので、何も生じない。位相比較タイミングＩＩでは、網クロック信号Ｉ（Ｆｉ）に対しクロック信号Ｉ’（Ｆｉ’）の位相が進んでいるので、カウンタ（Ｂ）２８が２カウントアップされる。カウンタ監視タイミングｉｖでは、カウンタ（Ａ）２６，（Ｂ）２８のカウント値は１，２であるので、可変分周器２２の分周比の切換えは行われず、カウンタ（Ａ）２６，（Ｂ）２８がともに１カウントダウンされる。カウンタ監視タイミングｖでは、カウンタ（Ａ）２６，（Ｂ）２８のカウント値は０，１であるので、何も生じない。以上のようにして、可変分周器２２の分周比切換えは抑制され、しかも分周比切換えが行われても、可変分周器２２の１回の分周比切換えに伴い発生する該可変分周器２２の出力クロック信号のジッタは１２．２８８ＭＨｚの１クロック分に抑えられる。
【００３４】
なお、以上は可変分周器２２の動作クロック周波数が可変分周器１６の動作クロック周波数（６．１４４ＭＨｚ）の２倍（１２．２８８ＭＨｚ）である場合について説明したが、３倍（１８．４３２ＭＨｚ）である場合にはカウンタ監視タイミングを位相比較周期の１／３周期ごとのタイミングとし、カウンタ（Ａ）２６，（Ｂ）２８の１回のカウントアップ数をそれぞれ３とし（１回のカウントダウン数は１のまま）、カウンタ（Ａ）２６，（Ｂ）２８のカウント値の差が３以上の時に可変分周器２２の分周比を−１または＋１変化させる（図５のステップＳ４を“Ａ＝０  ＆  Ｂ＞２”に変更し、ステップＳ６を“Ａ＞２  ＆  Ｂ＝０”に変更する）ことができる。また、４倍（２４．５７６ＭＨｚ）である場合にはカウンタ監視タイミングを位相比較周期の１／４周期ごとのタイミングとし、カウンタ（Ａ）２６，（Ｂ）２８の１回のカウントアップ数をそれぞれ４とし（１回のカウントダウン数は１のまま）、カウンタ（Ａ）２６，（Ｂ）２８のカウント値の差が４以上の時に可変分周器２２の分周比を−１または＋１変化させる（図５のステップＳ４を“Ａ＝０  ＆  Ｂ＞３”に変更し、ステップＳ６を“Ａ＞３  ＆  Ｂ＝０”に変更する）ことができる。
【００３５】
すなわち、一般化して言えば、可変分周器２２の動作クロック周波数が可変分周器１６の動作クロック周波数のａ倍（ａは２以上の整数）である場合は、位相比較周期ごとに位相比較結果に応じてカウンタ（Ａ）２６，（Ｂ）２８の一方をａカウントアップし、かつ位相比較周期の１／ａ周期ごとにカウンタ（Ａ）２６，（Ｂ）２８のカウント値を監視して、両カウント値とも０以外の時は次の監視タイミングまでの間可変分周器２２の分周比を通常の分周比のまま維持するとともに、両カウンタ（Ａ）２６，（Ｂ）２８のカウント値をそれぞれ１カウントダウンさせ、カウンタ（Ａ）２６のカウント値が０でカウンタ（Ｂ）２８のカウント値がａ／２よりも大の時は次の監視タイミングまでの間に１回、可変分周器２２の分周比を＋１変化させるとともに、カウンタ（Ｂ）２８のカウント値を１カウントダウンさせ、カウンタ（Ａ）２６のカウント値がａ／２よりも大でカウンタ（Ｂ）２８のカウント値が０の時は次の監視タイミングまでの間に１回、可変分周器２２の分周比を−１変化させるとともにカウンタ（Ａ）２６のカウント値を１カウントダウンさせ、両カウンタ（Ａ）２６，（Ｂ）２８のカウント値の組み合わせがそれ以外の時は次の監視タイミングまでの間可変分周器２２の分周比を通常の分周比のまま維持するとともに両カウンタ（Ａ）２６，（Ｂ）２８のカウント値をそのまま維持するようにすれば、可変分周器１６の分周比が位相比較周期ごとに＋１，−１，＋１，−１，…と交互に切り換えられる場合に、可変分周器２２の分周比がこれに連動して切り換えられるのを回避することができる。また、上記「ａ／２よりも大」に代えて「１よりも大」とすれば、同様の場合に、可変分周器２２の分周比の切換回数を、可変分周器１６の分周比切換で発生するジッタ量に応じた回数分切り換える場合｛図５（ｄ）｝に比べて、減少させることができる。
【００３６】
なお、前記実施の形態では、可変分周器２２の動作クロック周波数（１２．２８８ＭＨｚ）を、可変分周器１６の動作クロック周波数（６．１４４ＭＨｚ）の２倍としたが、２倍よりも大きい整数倍とすることもできる。また、前記実施の形態では、この発明をルーター、ターミナルアダプタ等のディジタル通信用端末に適用した場合について説明したが、この発明は、その他の通信機器さらには通信機器以外の電機機器にも適用することができる。
【図面の簡単な説明】
【図１】この発明のディジタルＰＬＬ回路の実施の形態を示すブロック図である。
【図２】従来のディジタルＰＬＬ回路を示すブロック図である。
【図３】図１の分周比制御部２４の構成例を示すブロック図である。
【図４】図３の分周比制御部２４による制御アルゴリズムを示すフローチャートである。
【図５】図１のディジタルＰＬＬ回路の動作を示すタイムチャートである。
【符号の説明】
１０…位相比較器、１２…発振器、１６…第１の可変分周器、２０…第１の分周比制御部、２２…第２の可変分周器、２４…第２の分周比制御部、２６，２８…カウンタ、３０…カウンタ監視および制御部。
【図１】
2004253855.tif 000003
【図２】
2004253855.tif 000004
【図３】
2004253855.tif 000005
【図４】
2004253855.tif 000006
【図５】
2004253855.tif 000007