(57)【要約】【課題】強誘電体キャパシタの特性を回復するための熱負荷を低減することができる強誘電体メモリの製造方法、半導体装置の製造方法、及びこの製造方法を用いた強誘電体メモリ、半導体装置を提供する。【解決手段】本発明に係る強誘電体メモリの製造方法は、基板１０上に少なくとも強誘電体キャパシタ１０５が形成された状態で、当該強誘電体キャパシタ１０５の上部からパルス状のレーザー光７０を照射すること、を含む。【選択図】　　　　図４
2004079711.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも強誘電体キャパシタが形成された状態で、当該強誘電体キャパシタの上部からパルス状のレーザー光又はランプ光を照射すること、を含む強誘電体メモリの製造方法。
【請求項２】
基板上に少なくとも強誘電体キャパシタが形成された状態で、少なくとも当該強誘電体キャパシタに含まれる強誘電体層の所定の部分の上に開口部を有する光遮断膜を形成し、
前記強誘電体キャパシタの上部からパルス状のレーザー光又はランプ光を照射すること、を含む強誘電体メモリの製造方法。
【請求項３】
請求項１又は２において、
前記強誘電体キャパシタに含まれる強誘電体層に対して、前記パルス状のレーザー光又はランプ光を照射することによって、前記強誘電体キャパシタの特性を回復する、強誘電体メモリの製造方法。
【請求項４】
請求項１〜３のいずれかにおいて、
前記パルス状のレーザー光又はランプ光を照射することは、前記強誘電体キャパシタの上に層間絶縁膜を形成した後に行われる、強誘電体メモリの製造方法。
【請求項５】
請求項１〜４のいずれかにおいて、
前記パルス状のレーザー光又はランプ光を照射することは、前記強誘電体キャパシタと他部とを接続するための金属配線を形成した後に行われる、強誘電体メモリの製造方法。
【請求項６】
請求項１〜５のいずれかにおいて、
前記パルス状のレーザー光又はランプ光を照射することは、前記強誘電体キャパシタと他部とを接続するための金属配線を覆う保護膜を形成した後に行われる、強誘電体メモリの製造方法。
【請求項７】
請求項１〜６のいずれかにおいて、
前記強誘電体キャパシタに含まれる上部電極を、光が透過又は吸収される材料で形成すること、を含む強誘電体メモリの製造方法。
【請求項８】
請求項１〜７のいずれかにおいて、
前記強誘電体キャパシタに含まれる下部電極を、光が反射される材料で形成すること、を含む強誘電体メモリの製造方法。
【請求項９】
請求項１〜８のいずれかに記載された製造方法を用いて形成される強誘電体メモリ。
【請求項１０】
ストライプ形状を有し、基板上で交叉するように形成される上部電極及び下部電極と、
少なくとも前記上部電極及び前記下部電極の交叉する領域の間に配置される強誘電体層と、
を有する強誘電体キャパシタを含み、
請求項１〜８のいずれかに記載された製造方法を用いて形成される強誘電体メモリ。
【請求項１１】
強誘電体キャパシタを有するメモリセル領域とその他の回路領域とを含む半導体装置の製造方法であって、
基板上の所定の領域に前記メモリセル領域を形成し、
前記基板上の前記メモリセル領域と異なる部分に前記回路領域を形成すること、を含み、
前記回路領域を形成する際には、当該回路領域の上に光遮断膜を形成し、
前記メモリセル領域を形成する際には、少なくとも前記光遮断膜を形成した後に請求項１〜８のいずれかに記載された製造方法によって前記メモリセル領域を形成する、半導体装置の製造方法。
【請求項１２】
請求項１１に記載の製造方法を用いて形成される、半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体メモリ、半導体装置、強誘電体メモリの製造方法、及び半導体装置の製造方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
強誘電体メモリ（ＦｅＲＡＭ）は、強誘電体薄膜を用いた強誘電体キャパシタの自発分極によりデータを保持するものである。また近年、かかる強誘電体メモリを用いた半導体装置が注目されている。
【０００３】
この強誘電体メモリにおいては、強誘電体キャパシタに含まれる強誘電体薄膜の結晶状態がデバイスの特性を決定する要因の一つとなる。そして、強誘電体メモリの製造工程では、層間絶縁膜や保護膜を形成する工程を有し、水素を大量に発生するプロセスが使用される。このとき、強誘電体薄膜は、主として酸化物からなる強誘電体を材料として形成されるため、製造工程中に発生した水素により酸化物が還元され、強誘電体キャパシタの特性に影響を与えることがある。
【０００４】
かかる影響を受けた強誘電体キャパシタの特性を改善する方法としては、高温下での熱処理により強誘電体薄膜の結晶状態を回復する方法があるが、層間絶縁膜や保護膜を形成した状態では、例えば、原子拡散などにより金属配線等の周辺部材の特性に影響をもたらすおそれがある。また、強誘電体メモリにトランジスタ等のその他の半導体デバイスを集積する場合、かかる高温下での熱処理による熱負荷によってトランジスタ等の特性が影響を受けることもある。このため、デバイスに対してできるだけ熱負荷をかけずに強誘電体キャパシタの特性を回復することができる技術が望まれている。
【０００５】
本発明の目的は、強誘電体キャパシタの特性を回復するための熱負荷を低減することができる強誘電体メモリの製造方法、半導体装置の製造方法、及びこの製造方法を用いた強誘電体メモリ、半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る強誘電体メモリの製造方法は、基板上に少なくとも強誘電体キャパシタが形成された状態で、当該強誘電体キャパシタの上部からパルス状のレーザー光又はランプ光を照射すること、を含む。
【０００７】
本発明に係る強誘電体メモリの製造方法では、基板上に形成された強誘電体キャパシタの上部からパルス状のレーザー光又はランプ光を照射することにより、レーザー光又はランプ光の熱エネルギーを利用して強誘電体キャパシタの特性を改善することができる。具体的には、強誘電体キャパシタに含まれる強誘電体層の結晶状態が改質されることにより強誘電体キャパシタの特性が回復する。また、照射されるレーザー光又はランプ光は、パルス状に照射されることにより、短時間で加熱を行うことができるため、照射される部分以外の例えば、金属配線等の周辺部材やトランジスタへの熱負荷を低減することができる。
【０００８】
従って、本発明に係る強誘電体メモリの製造方法によれば、強誘電体キャパシタの特性を回復するための熱負荷を低減しつつ、良好な特性の強誘電体メモリを得ることができる。
【０００９】
ここで、本明細書中における「〜の上に」とは、直接その上にという場合に限られず、所定の層を介する場合も含まれる。また、本明細書中における「パルス状」とは、レーザー光またはランプ光を所定の間隔で複数回照射した状態をいい、間隔は一定であっても不定であってもよい。
【００１０】
（２）また、本発明に係る強誘電体メモリの製造方法は、基板上に少なくとも強誘電体キャパシタが形成された状態で、少なくとも当該強誘電体キャパシタに含まれる強誘電体層の所定の部分の上に開口部を有する光遮断膜を形成し、前記強誘電体キャパシタの上部からパルス状のレーザー光又はランプ光を照射すること、を含む。
【００１１】
本発明に係る強誘電体メモリの製造方法によれば、上記（１）の場合と比べて、強誘電体キャパシタに含まれる強誘電体層の所定の部分上に開口部を有する光遮断膜を設ける点が異なる。ここでいう、光遮断膜は、照射されるパルス状のレーザー光又はランプ光を吸収又は反射することによって、光遮断膜の下部への熱負荷を遮ることができるものである。
【００１２】
そして、本発明に係る強誘電体メモリの製造方法では、レーザー光又はランプ光が照射されると、光遮断膜の開口部から強誘電体層の所定の部分のみにレーザー光又はランプ光の熱エネルギーを与えることができる。ここでいう強誘電体層の「所定の部分」とは、形成された強誘電体層の一部又は全部を含み、少なくとも強誘電体キャパシタの構成として実効的に機能する部分のことをいう。
【００１３】
従って、本発明に係る強誘電体メモリの製造方法によれば、周辺部材等への熱負荷を十分に低減しつつ、良好な特性の強誘電体メモリを得ることができる。
【００１４】
また、本発明に係る強誘電体メモリの製造方法は、以下の態様を取り得る。
【００１５】
（Ａ）前記強誘電体キャパシタに含まれる強誘電体層に対して、前記パルス状のレーザー光又はランプ光を照射することによって、前記強誘電体キャパシタの特性を回復することができる。
【００１６】
（Ｂ）前記パルス状のレーザー光又はランプ光を照射することは、前記強誘電体キャパシタの上に層間絶縁膜を形成した後に行うことができる。
【００１７】
かかる態様によれば、層間絶縁膜の形成工程によって発生する水素の還元作用によって影響を受けた強誘電体キャパシタの特性を、周辺部材への熱負荷を低減しつつ改善することができる。
【００１８】
（Ｃ）前記パルス状のレーザー光又はランプ光を照射することは、前記強誘電体キャパシタと他部とを接続するための金属配線を形成した後に行うことができる。
【００１９】
かかる態様によれば、熱負荷により特性劣化が起こりやすい金属配線に対する熱負荷を低減しつつ、強誘電体キャパシタの特性を改善することができる。
【００２０】
（Ｄ）前記パルス状のレーザー光又はランプ光を照射することは、前記強誘電体キャパシタと他部とを接続するための金属配線を覆う保護膜を形成した後に行うことができる。
【００２１】
かかる態様によれば、保護膜の形成工程によって発生する水素の還元作用によって影響を受けた強誘電体キャパシタの特性を、周辺部材への熱負荷を低減しつつ改善することができる。
【００２２】
（Ｅ）前記強誘電体キャパシタに含まれる上部電極を、光が透過又は吸収される材料で形成することことができる。
【００２３】
かかる態様によれば、上部電極を介してレーザー光又はランプ光の熱エネルギーを効率よく強誘電体層に与えることができ、短時間で強誘電体キャパシタの特性を改善することができる。
【００２４】
（Ｆ）前記強誘電体キャパシタに含まれる下部電極を、光が反射される材料で形成することができる。
【００２５】
かかる態様によれば、下部電極で照射されたレーザー光又はランプ光を反射して強誘電体層に効率よく熱エネルギーを与えることができるため、短時間で強誘電体キャパシタの特性を改善することができる。
【００２６】
（３）　また、本発明に係る強誘電体メモリは、上記いずれかの製造方法を用いて形成される。
【００２７】
また、かかる強誘電体メモリは、ストライプ形状を有し、基板上で交叉するように形成される上部電極及び下部電極と、少なくとも前記上部電極及び前記下部電極の交叉する領域の間に配置される強誘電体層と、を有する強誘電体キャパシタを含むように形成することができる。
【００２８】
（４）また、本発明に係る半導体装置の製造方法は、強誘電体キャパシタを有するメモリセル領域とその他の回路領域とを含む半導体装置の製造方法であって、基板上の所定の領域に前記メモリセル領域を形成し、前記基板上の前記メモリセル領域と異なる部分に前記回路領域を形成すること、を含み、前記回路領域を形成する際には、当該回路領域の上に光遮断膜を形成し、前記メモリセル領域を形成する際には、少なくとも前記光遮断膜を形成した後に上記いずれかの強誘電体メモリの製造方法によって前記メモリセル領域を形成する。
【００２９】
かかる半導体装置の製造方法によれば、メモリセル領域以外の他の回路領域への熱負荷を光遮断膜によって低減することができるため、製造プロセスの自由度が高い。また、かかる製造方法によれば、他の回路領域の熱負荷が少ないため、例えば、金属配線などが結晶化のための熱により劣化することがなく、作製されたデバイスの特性および歩留まり十分に担保することができる。
【００３０】
（５）また、本発明に係る半導体装置は、上記した製造方法を用いて形成される。
【００３１】
【発明の実施の形態】
以下に、本発明に好適な実施の形態について、図面を参照しながら説明する。
【００３２】
［第１の実施形態］
図１（Ａ）及び図１（Ｂ）は、本発明の第１の実施形態に係る強誘電体メモリ１０００を模式的に示す図である。なお、図１（Ａ）は、本実施形態に係る強誘電体メモリ１０００の平面的形状を示すものであり、図１（Ｂ）は、図１（Ａ）におけるＡ−Ａ´断面を示すものである。
【００３３】
本実施形態に係る強誘電体メモリ１０００は、図１（Ａ）に示すように、メモリセルアレイ１００と、周辺回路部２００とを有する。そして、メモリセルアレイ１００と周辺回路部２００とは、異なる層に形成されている。また、周辺回路部２００は、メモリセルアレイ１００に対して半導体基板１０上の異なる領域に配置されている。なお、周辺回路２００の具体例としては、Ｙゲート、センスアンプ、入出力バッファ、Ｘアドレスデコーダ、Ｙアドレスデコーダ、又はアドレスバッファを挙げることができる。
【００３４】
メモリセルアレイ１００は、行選択のための下部電極１０１（ワード線）と、列選択のための上部電極１０３（ビット線）とが交叉するように配列されている。また、下部電極１０１及び上部電極１０３は、複数のライン状の信号電極から成るストライプ形状を有する。なお、信号電極は、下部電極１０１がビット線、上部電極１０３がワード線となるように形成することができる。
【００３５】
そして、図１（Ｂ）に示すように、下部電極１０１と上部電極１０３との間には、強誘電体層１０２が配置されている。メモリセルアレイ１００では、この下部電極１０１と上部電極１０３との交叉する領域において、強誘電体キャパシタ１０５として機能するメモリセルが構成されている。なお、強誘電体層１０２は、少なくとも下部電極１０１と上部電極１０３との交叉する領域の間に配置されていればよい。
【００３６】
さらに、本実施形態に係る強誘電体メモリ１０００は、下部電極１０１、強誘電体層１０２、及び上部電極１０３を覆うように、第２の層間絶縁膜４０が形成されている。さらに、配線層５１、５２を覆うように第２の層間絶縁膜４０の上に絶縁性の保護層６０が形成されている。
【００３７】
周辺回路部２００は、図１（Ａ）に示すように、前記メモリセル１００に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、例えば、下部電極１０１を選択的に制御するための第１の駆動回路２０１と、上部電極１０３を選択的に制御するための第２の駆動回路２０３と、その他にセンスアンプなどの信号検出回路（図示省略）とを含んで構成される。
【００３８】
また、周辺回路部２００は、図１（Ｂ）に示すように、半導体基板１０上に形成されたＭＯＳトランジスタ２１０を含む。ＭＯＳトランジスタ２１０は、ゲート絶縁膜２１２、ゲート電極２１４、及びソース／ドレイン領域２１６を有する。各ＭＯＳトランジスタ２１０間は、素子分離領域２０によって分離されている。このＭＯＳトランジスタ２１０が形成された半導体基板１０上には、第１の層間絶縁膜３０が形成されている。そして、周辺回路部２００とメモリセルアレイ１００とは、配線層５１によって電気的に接続されている。
【００３９】
次に、本実施形態に係る強誘電体メモリ１０００における書き込み、読出し動作の一例について述べる。
【００４０】
まず、読出し動作においては、選択されたメモリセルのキャパシタに読み出し電圧が印加される。これは、同時に‘０’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流又はビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。そして、非選択のメモリセルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
【００４１】
書き込み動作においては、‘１’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させる書き込み電圧が印加される。‘０’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させない書き込み電圧が印加され、読み出し動作時に書き込まれた‘０’状態を保持する。このとき、非選択のメモリセルのキャパシタには書き込み時のクロストークを防ぐために、所定の電圧が印加される。
【００４２】
続いて、以上に述べた本実施形態に係る強誘電体メモリ１０００の製造方法について、図２〜図６を参照しながら説明する。
【００４３】
本実施形態に係る強誘電体メモリ１０００の製造方法では、半導体基板１０上にメモリセル１００及び周辺回路部２００を形成した後に、図２（Ａ）及び図２（Ｂ）に示す光照射装置を用いて強誘電体キャパシタ１０５の特性改善を行いつつ、図３〜図６に示す第２の層間絶縁膜４０、配線層５１、５２、保護膜６０の形成工程を進める。
【００４４】
図２（Ａ）は、レーザー光照射装置の一例を模式的に示す図である。このレーザー光照射装置では、ステージ２上に搭載されたターゲット１に、所定の波長帯の光を出力可能なレーザー（例えば、エキシマレーザー）４からのレーザー光をミラー５、レンズ６を介して照射することができる。ステージ２及びレーザー４は、制御装置３で制御され、所定間隔でレーザー光の出力及び非出力を繰り返してターゲット１の所望の部分に対してパルス状のレーザー光を照射可能に形成されている。
【００４５】
図２（Ｂ）は、ランプ光照射装置の一例を模式的に示す図である。このランプ光照射装置では、ステージ２の上に搭載されたターゲット１に、ランプ（例えば、キセノンランプ）７から出力されるランプ光を照射することができる。ランプ４は、制御装置３で制御され、所定間隔でランプ光の出力及び非出力を繰返ししてターゲット１にパルス状のランプ光を照射可能に形成されている。
【００４６】
図２（Ａ）及び図２（Ｂ）に示すレーザー光照射装置及びランプ光照射装置は、後述する各実施形態及びその変形例においても使用することができる。
【００４７】
本実施形態に係る強誘電体メモリ１０００の製造方法では、図３に示すように、まず、半導体基板１０上にＭＯＳトランジスタ２１０を公知の半導体装置の製造方法を用いて形成し、素子分離領域２０、第１の層間絶縁膜３０を形成する。次に、この第１の層間絶縁膜３０の上に下部電極１０１、強誘電体層１０２、上部電極１０３を積層して強誘電体キャパシタ１０５を形成する。
【００４８】
下部電極１０１は、Ｐｔ又はＩｒ等の貴金属や、その酸化物（ＩｒＯｘ等）を材料として形成することができる。また、下部電極１０１は、単層膜でもよいし、積層した多層膜でもよい。下部電極１０１は、その上に積層される強誘電体層１０２が例えば、ＳＢＴ（Ｓｔｒｏｎｔｉｕｍ　Ｂｉｓｍｕｔｈ　Ｔａｎｔａｌａｔｅｓ）を材料とする場合、Ｐｔから成る単層膜をスパッタ法を用いて形成することができる。また、下部電極１０１を、多層膜により形成する場合には、例えば、基板１０上にＴｉ膜をスパッタ法で形成し、これを酸化することによりＴｉＯｘ膜を形成し、その上にＰｔ膜をスパッタ法により形成することができる。なお、下部電極１０１は、上記したＰｔ又はＩｒ等の金属から形成することによって、後述する光の照射工程において、照射光を効率よく強誘電体キャパシタ１０５の特性改善に利用することができる。
【００４９】
強誘電体層１０２の材料は、ＰＺＴ（Ｌｅａｄ　Ｚｉｒｃｏｎａｔｅ　Ｔｉｔａｎａｔｅ）、ＳＢＴ（Ｓｔｒｏｎｔｉｕｍ　Ｂｉｓｍｕｔｈ　Ｔａｎｔａｌａｔｅｓ）、ＢＩＴ（Ｂｉｓｍｕｔｈ　Ｔｉｔａｎａｔｅ）、ＢＬＴ（Ｂｉｓｍｕｔｈ　Ｌａｎｔｈａｎｕｍ）などを用いることができる。かかる強誘電体層１０２は、溶液塗布法（ゾルゲル法、ＭＯＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｄｅｃｏｍｐｏｓｉｔｉｏｎ）法を含む。）、スパッタ法、又はＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法（ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を含む。）などを用いて成膜する。
【００５０】
上部電極１０３の材料及び形成方法は、下部電極１０１と同様のものを適用することができる。さらに、上部電極１０３は、レーザー光又はランプ光を透過又は吸収することができる材料、例えば、酸化物導電体からも形成することができる。このような上部電極１０３の材料としては、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　ＴｉｎＯｘｉｄｅ：Ｉｎ２Ｏ３−ＳｎＯ２）、ＳＲＯ（ＳｒＲｕＯｘ）、ＬＳＣＯ（ＬａＸＳｒ１−ＸＣｏＯ３）、ＹＢＣＯ（ＹＢａ２Ｃｕ３Ｏ７）、ＩｒＯＸなどが挙げられる。このような材料を用いることによって、後述する光の照射工程において、照射光を効率よく強誘電体キャパシタ１０５の特性改善に利用することができる。
【００５１】
ここで、下部電極１０１及び上部電極１０３は、それぞれ周知の方法でパターニングすることにより、複数のライン形状の信号電極がストライプ状に配列されたような形状に加工することができる。パターニングの手法としては、例えば、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）などの高密度プラズマを用いたドライエッチングなどを適用することができる。
【００５２】
次に、図４に示すように、強誘電体キャパシタ１０５を覆うように、第２の層間絶縁膜４０を形成する。この第２の層間絶縁膜４０は、プラズマＣＶＤ装置を用いて例えば、ＳｉＯ２などの酸化膜から形成することができる。かかる第２の層間絶縁膜４０を形成する時には、大量の水素が発生する。すると、強誘電体層１０２は、かかる水素によって還元されて、強誘電体層１０２の結晶状態、及び強誘電体キャパシタ１０５の動作特性に影響を与える。
【００５３】
そこで、本実施形態に係る製造方法では、かかる第２の層間絶縁膜を形成した後に、強誘電体層１０２に対してパルス状のレーザー光７０をスキャン照射し、このレーザー光７０の熱エネルギーにより結晶状態を回復する熱処理を行う。これにより、強誘電体キャパシタ１０５の動作特性に影響を与える強誘電体層１０２の結晶状態を良好な状態に保つことができる。また、かかるレーザー光７０は、スポット照射することが可能なため、加熱により影響を受けやすいＭＯＳトランジスタ２１０等の周辺部材に熱負荷を与えることなく、所望の部分にだけ熱処理を施すことができる。さらに、かかるレーザー光７０をパルス状とすることにより短時間で効率よく熱処理を施すことができ、他の部材への熱負荷もより低減することができる。
【００５４】
次に、図５に示すように、第１の層間絶縁膜３０及び第２の層間絶縁膜４０を例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）などの公知のエッチング手法を用いてエッチングすることにより、強誘電体キャパシタ１０５及びＭＯＳトランジスタ２１０用のコンタクトホールを形成する。かかるコンタクトホールには、例えば、Ａｌなどの金属からなる配線層５１、５２を形成され、強誘電体キャパシタ１０５とＭＯＳトランジスタ２１０とが電気的に接続される。本実施形態に係る製造方法では、かかる配線層５１、５２の形成工程後においても、レーザー光７０をスキャン照射することによって、強誘電体層１０２の結晶状態を回復する熱処理を行うことができる。
【００５５】
ところで、Ａｌなどの金属配線を形成した後での熱処理は、金属配線の劣化を誘起するため、例えば、電気炉などを用いた熱処理を行うことは従来できなかった。しかし、本実施形態に係る製造方法では、スポット照射を行うことができるレーザー光７０をパルス状に照射することによって、配線層５１、５２に影響を与えることなく、さらに他の部材に対しても熱負荷が少ない短時間で熱処理を行うことができる。
【００５６】
そして、本実施形態に係る強誘電体メモリ１０００の製造方法では、図６に示すように、かかる配線層５１、５２を覆うように、例えば、ＳｉＮからなる保護膜６０が形成される。かかる保護層６０の形成工程においても、例えば、プラズマＣＶＤ装置を使うことにより工程中に大量の水素を発生する。すなわち、強誘電体キャパシタ１０５の強誘電体層１０２の結晶状態がかかる水素の還元作用による影響を受けることがある。そこで、上記の場合と同様に、保護膜６０の形成後に強誘電体層１０２に対して、パルス状のレーザー光７０をスキャン照射することによって、強誘電体層１０２の結晶状態を改善し、強誘電体キャパシタの特性を良好なものとすることができる。かかる場合においても、短時間で周辺部材に熱負荷をかけることなく、熱処理を行うことができる。
【００５７】
以上に述べたように、本実施形態に係る強誘電体メモリ１０００の製造方法によれば、強誘電体キャパシタ１０５の特性を左右する強誘電体層１０２の結晶状態を熱負荷を低減して回復しながら製造工程を進めることができ、良好な特性の強誘電体メモリ１０００を得ることができる。
【００５８】
なお、本実施形態においては、図２（Ａ）に示すレーザー光照射装置を用いて、局所的にパルス状のレーザー光を照射する場合を例に挙げて説明したが、後述する変形例によれば、図２（Ｂ）に示すランプ光照射装置を用いた場合にも適用することができる。
【００５９】
（変形例）
図７〜図９は、本発明の第１の実施形態に係る強誘電体メモリ１０００の製造方法の変形例を模式的に示す図である。図３〜図６に示すものと実質的に同一の機能を有する部材には同一符号を付し、詳細な説明を省略する。
【００６０】
本変形例に係る強誘電体メモリの製造方法では、上記した手法を用いて、図３に示したものと同様に、強誘電体キャパシタ１０５とＭＯＳトランジスタ２１０とを基板１０上に形成する。
【００６１】
次に、図７に示すように、例えば、プラズマＣＶＤ装置などを用いて強誘電体キャパシタ１０５の上に第２の層間絶縁膜４０を形成し、さらにその上に、強誘電体キャパシタ１０５に含まれる強誘電体層１０２の所定の部分の上に開口部８５を有する光遮断膜８１を形成する。
【００６２】
具体的には、強誘電体層１０２の下部電極１０１と上部電極１０３とが対向する領域間に配置される部分が強誘電体キャパシタ１０５において実効的なキャパシタ機能を有する部分であるので、本変形例では、かかる所定の部分の上に開口部８５を設けている。なお、かかる開口部８５は、少なくとも強誘電体層１０２の実効的に機能する所定の部分の上に設けられていればよく、強誘電体層１０２の全体に対して開口部８５が設けられていてもよい。なお、後述する光遮断膜８２、８３の場合も同様の開口部８５を設けることができる。
【００６３】
光遮断膜８１は、例えば、Ａｌ、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｉｒ等の金属や、絶縁体などを材料として例えば、スパッタ法などを用いて形成することができる。また、光遮断膜８１は、光を反射又は吸収することにより下部の層に対して光を遮断することを目的として設けられる。なお、この光遮断膜８１は、光の照射が終了した後に、エッチング等により除去することができる。後述する光遮断膜８２、８３においても同様である。そして、本変形例では、各光遮断膜８１〜８３は光の照射工程が終了した後に除去されるものとして説明する。
【００６４】
そして、本変形例においては、例えば、図２（Ｂ）に示すランプ光照射装置を用いて、上部から全面にパルス状のランプ光９０を照射すると、開口部８５を通過したランプ光９０によって強誘電体層１０２に熱エネルギーを与え、熱処理を行うことができる。すなわち、第２の層間絶縁膜４０の形成の際に発生する水素の影響を受けた強誘電体層１０２の所定の部分の結晶状態を回復して、強誘電体キャパシタ１０５の特性を改善することができる。
【００６５】
次に、本変形例では、図８に示すように、配線層５１、５２を形成した後においてもこの配線層５１、５２を覆うように、例えば、絶縁体からなる光遮断膜８２を形成する。かかる光遮断膜８２においても強誘電体層１０２の所定の部分の上には開口部８５が設けられる。そして、かかる場合においても、光遮断膜８２の上部からパルス状のランプ光を照射することにより強誘電体層１０２の所定の部分の結晶状態を回復して、強誘電体キャパシタの特性を改善することができる。
【００６６】
さらに、本変形例では、図９に示すように、配線層５１、５２を覆うように保護膜６０を形成した後にも、強誘電体層１０２の所定の部分の上に開口部８５を有する光遮断膜８３を設けることができる。そして、かかる場合においても、光遮断膜８３の上部からパルス状のランプ光を照射することにより保護膜８３の形成の際に発生する水素の影響を受けた強誘電体層１０２の所定の部分の結晶状態を回復して、強誘電体キャパシタの特性を改善することができる。
【００６７】
以上に述べたように、本変形例においては、光を照射する際に開口部８５を有する光遮断膜８１〜８３を形成することによって、より効果的に周辺部材の熱負荷を低減しつつ、強誘電体層１０２の結晶状態を回復しながら、製造工程を進めることができ、また、ランプ光照射装置などのように、被照射物に対して全面的光が照射される装置を用いた場合においても周辺部材への熱負荷を低減した熱処理を行うことができる。従って、本変形例に係る製造方法においても、強誘電体キャパシタの特性を改善しつつ製造工程が進行され、良好な特性を有する強誘電体メモリ１０００を得ることができる。なお、本変形例で説明した手法は、レーザー光照射装置を用いた場合にも適用することができる。
【００６８】
［第２の実施形態］
図１０〜図１２は、本発明の第２の実施形態に係る強誘電体メモリの製造方法を模式的に示す図である。上記実施形態において説明したものと実質的に同一の機能を有する部材には同一符号を付し、詳細な説明を省略する。
【００６９】
本実施形態では、強誘電体キャパシタ１０５と強誘電体キャパシタ１０５の駆動用のＭＯＳトランジスタ２１０とからなるメモリセルを記憶動作の一単位とする強誘電体メモリを製造する場合について説明する。
【００７０】
本実施形態においては、まず、上記実施形態と同様の方法を用いて、図１０に示すように、基板上にＭＯＳトランジスタ２１０を形成し、さらにその上に第１の層間絶縁膜３０を形成してから強誘電体キャパシタ１０５を形成する。なお、ＭＯＳトランジスタ２１０は、他のメモリセルのＭＯＳトランジスタ２１０と素子分離領域２０により絶縁されている。
【００７１】
次に、図１１（Ａ）に示すように、強誘電体キャパシタ１０５の上に第２の層間絶縁膜４０を形成してから、パルス状のレーザー光７０を強誘電体層１０２に対して局所的に照射し、第２の層間絶縁膜の形成の際に発生する水素により影響を受けた強誘電体層１０２の結晶状態を回復させることができる。なお、ランプ光照射装置を用いる場合には、図１１（Ｂ）に示すように、第２の層間絶縁膜４０の上に強誘電体層１０２に対応する部分に開口部８５を設けた光遮断膜８１を形成し、その上部からパルス状のランプ光９０を全面的に照射することにより強誘電体層１０２の結晶状態を回復させることができる。なお、図１１（Ｂ）に示す光遮断膜８１を用いる手法は、レーザー光７０を照射する場合においても適用することができる。
【００７２】
そして、図１２に示すように、第２の層間絶縁膜をエッチングすることにより、コンタクトホールを形成した後、配線層５１、５２を形成して、強誘電体キャパシタ１０５とＭＯＳトランジスタ２１０とを電気的に接続する。さらに、配線層５１、５２を覆うように保護層６０を形成して強誘電体メモリ１０１０を製造することができる。
【００７３】
以上に述べたように、本実施形態に係る製造方法によれば、第２の層間絶縁膜４０の形成工程で影響を受けた強誘電体層１０５の結晶状態を回復するパルス状のレーザー光７０又はランプ光９０の照射による熱処理を行って、強誘電体キャパシタ１０５の特性を改善しつつ、製造工程を進めることができる。また、強誘電体層１０２に対して照射されるレーザー光７０又はランプ光９０は、周辺部材に熱エネルギーを与えないように照射されるため、周辺部材が熱負荷により劣化することがない。従って、本実施形態に係る製造方法によれば、良好な特性の強誘電体メモリ１０１０を得ることができる。
【００７４】
（変形例）
図１３〜図１５は、本発明の第２の実施形態の製造方法の変形例を模式的に示す図である。なお、図１０〜図１２に示すものと実質的に同一の機能を有する部材には同一符号を付し、詳細な説明を省略する。
【００７５】
本変形例では、強誘電体キャパシタ１０５とＭＯＳトランジスタ２１０とが、第２の層間絶縁膜４０の形成工程前に配線層５１で接続されている場合について説明する。
【００７６】
まず、図１３に示すように、基板１０上にＭＯＳトランジスタ２１０が形成され、さらにその上に、第１の層間絶縁膜３０を形成するともに、第１の層間絶縁膜３０にコンタクトホールを形成して配線層５１を形成する。そして、かかる配線層５１の上に下部電極１０１、強誘電体層１０２、及び上部電極１０３を順次積層して強誘電体キャパシタ１０５を形成するとともに、配線層５１がプラグ電極となって、強誘電体キャパシタ１０５とＭＯＳトランジスタ２１０が電気的に接続される。
【００７７】
そして、本変形例においても、図１４（Ａ）に示すように、強誘電体キャパシタ１０５の上に第２の層間絶縁膜４０を形成してから、強誘電体層１０２に対してパルス状のレーザー光７０を照射するか、あるいは図１４（Ｂ）に示すように、第２の層間絶縁膜４０の上に、強誘電体キャパシタ１０５に含まれる強誘電体層１０２の所定の部分の上に開口部８５を有する光遮断膜８１を形成して、その上部から強誘電体層１０２に対してパルス状のランプ光９０を照射することによって、第２の層間絶縁膜４０の形成工程において発生する水素の影響を受けた強誘電体層１０２の結晶状態を回復させることができる。
【００７８】
最終的には、かかる第２の層間絶縁膜４０にコンタクトホールを形成するとともに、強誘電体キャパシタ１０５及びＭＯＳトランジスタ２１０を外部と接続するための配線層５２、５３をかかるコンタクトホールに形成して強誘電体メモリ１０２０を製造することができる。
【００７９】
従って、本変形例に係る製造方法においても、第２の層間絶縁膜４０の形成工程で影響を受けた強誘電体層１０５の結晶状態を回復するパルス状のレーザー光７０又はランプ光９０の照射による熱処理を行って、強誘電体キャパシタ１０５の特性を改善しつつ、製造工程を進めることができる。また、強誘電体層１０２に対して照射されるレーザー光７０又はランプ光９０は、周辺部材に熱エネルギーを与えないように照射されるため、周辺部材が熱負荷により劣化することがない。よって、本変形例に係る製造方法によれば、良好な特性の強誘電体メモリ１０２０を得ることができる。
【００８０】
［第３の実施形態］
図１６（ａ）は、本発明の第３の実施形態に係る半導体装置２０００を模式的に示す図である。この半導体装置は、強誘電体キャパシタを含むメモリセル領域１１００、半導体回路３００、４００、５００から成るその他の回路領域６００が同一基板上に形成されて構成される。メモリセル領域１１００には、例えば、第１、第２の実施形態、及びこれらの変形例で説明した強誘電体メモリのメモリセル、及びメモリセルアレイなどで構成される。半導体回路３００、４００、５００としては、例えば、メモリセル領域１１００用の駆動回路や演算処理回路、その他のメモリ装置等が挙げられる。
【００８１】
かかる構造を有する半導体装置２０００においては、強誘電体キャパシタの特性回復のために高温の熱処理を行うため、基板上に回路領域６００をメモリセル領域１１００に先立って形成すると、回路領域５００に含まれる各半導体回路３００、４００、５００の特性劣化が問題となる。
【００８２】
そこで、本実施形態に係る半導体装置２０００では、図１６（ｂ）に示すように、基板上に回路領域６００を形成した後に当該回路領域６００の上に例えば、金属からなる光遮断膜８０を形成してから、基板上にメモリセル領域１１００を形成する。なお、光遮断膜８０を形成するタイミングは、メモリセル領域１１００を形成する工程中であってもよく、遅くともパルス状のレーザー光又はランプ光を強誘電体キャパシタに照射する前であればよい。ここでメモリセル領域１１００に含まれる強誘電体メモリのメモリセル、メモリセルアレイ等は、上記実施形態において説明した製造方法を用いて形成することができる。
【００８３】
すなわち、強誘電体キャパシタの特性改善のために照射されるパルス状のレーザー光またはランプ光は、光遮断膜８０によって当該膜の下にある回路領域６００に影響を与えることがない。従って、本実施形態に係る半導体装置２０００の製造方法によれば、メモリセル領域１１００以外の他の回路領域６００への熱負荷を光遮断膜８０によって低減することができるため、製造プロセスの自由度が高い。また、かかる製造方法によれば、他の回路領域６００への熱負荷が少ないため、例えば、回路中の金属配線などが熱により劣化することがなく、半導体回路３００、４００、５００の特性を担保することができるとともに、半導体装置２０００の歩留まりを向上させることができる。
【００８４】
以上、本発明に好適な実施の形態について述べたが、本発明はこれらに限定されるものでなく、本発明の要旨の範囲内で各種の態様を取り得る。
【図面の簡単な説明】
【図１】図１（Ａ）は、本発明の第１の実施形態に係る強誘電体メモリを模式的に示す平面図である。図１（Ｂ）は、図１（Ａ）におけるＡ−Ａ´断面図である。
【図２】図２（Ａ）は、本発明の第１の実施形態に係る強誘電体メモリの製造工程において使用するレーザー光照射装置を模式的に示す図である。図２（Ｂ）は、本発明の第１の実施形態に係る強誘電体メモリの製造工程において使用するランプ光照射装置を模式的に示す図である。
【図３】図３は、本発明の第１の実施形態に係る強誘電体メモリの製造工程を模式的に示す図である。
【図４】図４は、本発明の第１の実施形態に係る強誘電体メモリの製造工程を模式的に示す図である。
【図５】図５は、本発明の第１の実施形態に係る強誘電体メモリの製造工程を模式的に示す図である。
【図６】図６は、本発明の第１の実施形態に係る強誘電体メモリの製造工程を模式的に示す図である。
【図７】図７は、本発明の第１の実施形態に係る強誘電体メモリの製造工程の変形例を模式的に示す図である。
【図８】図８は、本発明の第１の実施形態に係る強誘電体メモリの製造工程の変形例を模式的に示す図である。
【図９】図９は、本発明の第１の実施形態に係る強誘電体メモリの製造工程の変形例を模式的に示す図である。
【図１０】図１０は、本発明の第２の実施形態に係る強誘電体メモリの製造工程を模式的に示す図である。
【図１１】図１１は、本発明の第２の実施形態に係る強誘電体メモリの製造工程を模式的に示す図である。
【図１２】図１２は、本発明の第２の実施形態に係る強誘電体メモリの製造工程を模式的に示す図である。
【図１３】図１３は、本発明の第２の実施形態に係る強誘電体メモリの製造工程の変形例を模式的に示す図である。
【図１４】図１４は、本発明の第２の実施形態に係る強誘電体メモリの製造工程の変形例を模式的に示す図である。
【図１５】図１５は、本発明の第２の実施形態に係る強誘電体メモリの製造工程の変形例を模式的に示す図である。
【図１６】図１６（Ａ）は、本発明の第３の実施形態に係る半導体装置を模式的に示す図である。図１６（Ｂ）は、本発明の第３の実施形態に係る半導体装置の製造工程中の状態を説明するための図である。
【符号の説明】
１０　基板
２０　素子分離領域
３０　第１の層間絶縁膜
４０　第２の層間絶縁膜
５１、５２、５３　配線層
６０　保護膜
７０　レーザー光
８０、８１、８２、８３　光遮断膜
９０　ランプ光
１００　メモリセルアレイ
１０１　下部電極
１０２　強誘電体層
１０３　上部電極
１０５　強誘電体キャパシタ
２００、２０１、２０３　周辺回路部
２１２　ゲート絶縁膜
２１４　ゲート電極
２１６　ソース／ドレイン領域
３００、４００、５００　半導体回路
６００　回路領域
１０００　強誘電体メモリ
１１００　メモリセル領域
２０００　半導体装置
【図１】
2004079711.tif 000003
【図２】
2004079711.tif 000004
【図３】
2004079711.tif 000005
【図４】
2004079711.tif 000006
【図５】
2004079711.tif 000007
【図６】
2004079711.tif 000008
【図７】
2004079711.tif 000009
【図８】
2004079711.tif 000010
【図９】
2004079711.tif 000011
【図１０】
2004079711.tif 000012
【図１１】
2004079711.tif 000013
【図１２】
2004079711.tif 000014
【図１３】
2004079711.tif 000015
【図１４】
2004079711.tif 000016
【図１５】
2004079711.tif 000017
【図１６】
2004079711.tif 000018