(57)【要約】【課題】ＣＶＤ法を用いて半導体基板上に高誘電率金属酸化膜を堆積する場合に、基板界面に低誘電率界面層が形成されることを防止しつつ、リーク電流が小さく且つ容量値のばらつきが小さい金属酸化膜を形成できるようにする。【解決手段】シリコン基板１０１の上にハフニウム金属膜１０５を堆積した後、ＣＶＤ法により第１のハフニウム酸化膜１０７ａを堆積し、その後、第１のハフニウム酸化膜１０７ａに対してリモートプラズマ酸化処理を行なう。続いて、ＣＶＤ法により第２のハフニウム酸化膜１０７ｂを堆積した後、第２のハフニウム酸化膜１０７ｂに対してリモートプラズマ酸化処理を行なう。ハフニウム酸化膜堆積とリモートプラズマ酸化処理とを、ハフニウム酸化膜の積層膜が所望の膜厚に達するまで繰り返し行なう。【選択図】　　　　　　図３
2004079931.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に金属膜を堆積する第１の工程と、
前記金属膜の上にＣＶＤ法により高誘電率金属酸化膜を堆積する第２の工程と、
前記高誘電率金属酸化膜を活性酸化種にさらす第３の工程とを備え、
前記第２の工程及び第３の工程の両工程において前記金属膜が酸化されることを特徴とする半導体装置の製造方法。
【請求項２】
前記金属膜はハフニウム又はジルコニウムよりなることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記金属膜は窒素又はシリコンを含有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記高誘電率金属酸化膜は、ハフニウム若しくはジルコニウムの酸化物、ハフニウム若しくはジルコニウムのシリケート、又はハフニウム若しくはジルコニウムのアルミネートよりなることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記活性酸化種は、プラズマ化された若しくは紫外線を照射された酸素、プラズマ化された若しくは紫外線を照射されたオゾン、又はプラズマ化された若しくは紫外線を照射された酸化窒素であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第１の工程よりも前に、前記半導体基板の上にシリコン窒化膜又はシリコン酸窒化膜を形成する工程を備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記シリコン窒化膜又はシリコン酸窒化膜を形成する工程は、アンモニア又は活性窒素を含む雰囲気中で前記半導体基板に対して熱処理を行なう工程を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１の工程と前記第２の工程との間に、前記金属膜の表面に、前記金属膜を構成する金属の酸化物の結晶核を形成する第５の工程を備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
前記結晶核を形成する工程は、前記金属膜を活性酸化種にさらす工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記結晶核を形成する工程で用いる前記活性酸化種は、プラズマ化された若しくは紫外線を照射された酸素、プラズマ化された若しくは紫外線を照射されたオゾン、又はプラズマ化された若しくは紫外線を照射された酸化窒素であることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第３の工程よりも後に、前記高誘電率金属酸化膜の上にＣＶＤ法により他の高誘電率金属酸化膜を堆積した後、該他の高誘電率金属酸化膜を活性酸化種にさらす工程を備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１２】
前記第３の工程よりも後に、前記高誘電率金属酸化膜に対して熱処理を行なう工程を備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１３】
前記熱処理を行なう工程は、窒素、酸素、窒化酸素、アルゴン又は水素の少なくとも１つを含む雰囲気中で行なわれることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第３の工程よりも後に、前記高誘電率金属酸化膜の上にゲート電極を形成する工程を備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳しくは、高誘電率ゲート絶縁膜を有するＭＯＳＦＥＴ又はＭＯＳキャパシタ等の製造方法に関する。
【０００２】
【従来の技術】
近年、ロジック・デバイスの特性に対して高速化及び低消費電力化が要求されている。高速化を実現するためには、ＭＯＳＦＥＴのゲート容量を増やして駆動電流を増加させる必要がある。そこで、従来のシリコン酸化膜又はシリコン酸窒化膜を用いたゲート酸化膜構造では、ゲート容量を増加させるためにゲート絶縁膜の膜厚を薄くするという対応を行なっていた。しかし、酸化膜の膜厚を１．５ｎｍ以下に薄膜化すると、ゲート酸化膜が基板とゲート電極とによって挟まれてなるキャパシタ（ＭＩＳキャパシタ）に流れるリーク電流が増加してしまう。その結果、ＭＯＳＦＥＴの高速動作を実現できたとしても、ＭＯＳＦＥＴの低消費電力化は難しく、さらには電荷を蓄積するというキャパシタ本来の動作も困難になるという課題があった。
【０００３】
そこで、ＭＯＳＦＥＴのゲート絶縁膜として、シリコン酸化膜（比誘電率：３．９）よりも比誘電率の高い高誘電体膜（高誘電率金属酸化膜）、例えばアルミニウム酸化膜（比誘電率：９）、ジルコニウム酸化膜（比誘電率：２０）、ハフニウム酸化膜（比誘電率：２０）、タンタル酸化膜（比誘電率：２５）又はチタン酸化膜（比誘電率：４０）等を適用する試みがなされている。これらの金属酸化膜の比誘電率はシリコン酸化膜と比べて大きいために電荷蓄積量も高誘電体膜の方が多くなる。従って、同じ容量値を有する高誘電体膜とシリコン酸化膜とを比べた場合には、高誘電体膜の実際の物理的な膜厚をシリコン酸化膜と比べて大きく設定できる。すなわち、ゲート絶縁膜として高誘電体膜を用いることによって、キャパシタにおけるリーク電流の増加を抑制することができる（例えばＪｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　ｖｏｌ．８９　ｐ．５２４３（２００１））。
【０００４】
ところで、シリコン酸化膜系のゲート絶縁膜の形成においては、例えば基板となるシリコンウェハの表面を直接酸化することによってシリコン酸化膜を形成していた。それに対して、高誘電体膜の形成においては、基板中に高誘電体膜となる金属材料が含まれていないので、シリコン基板を酸化する等の単純な形成方法を使うことができない。従って、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　）法、スパッタ法、分子線エピタキシー法又はレーザーアブレーション法等の手法により基板上に高誘電体膜を堆積する方法が用いられている。
【０００５】
【発明が解決しようとする課題】
前述の高誘電体膜の堆積方法の中では、原料ガスの高純度化が容易な点、大口径のウェハに対しても均一な膜厚で膜堆積を行なえる点、及び量産化が容易な点等から、ＣＶＤ法が特に有望視されている。
【０００６】
しかしながら、ＣＶＤ法を用いた場合、膜堆積初期過程において、原料ガスの供給を開始してから膜堆積が始まるまでの時間（インキュベーションタイム）がウェハ面内でばらついてしまう。その結果、このインキュベーションタイム差に起因して、堆積された高誘電体膜の平坦性が劣化するので、高誘電体膜の薄膜化部分における電界集中によってリーク電流が増加したり、又は高誘電体膜の膜厚及び容量値にばらつきが生じたりしてしまう。
【０００７】
また、高誘電体膜は一般に金属酸化膜であって、この金属酸化膜をＣＶＤ法により形成する場合、酸化性ガスの雰囲気中で基板となるシリコンウェハ上に金属原料を供給することにより金属酸化膜を堆積する。ところが、このとき、酸化性ガスがシリコンウェハの表面を酸化してしまう。その結果、高誘電体膜とシリコンウェハとの界面に、意図しないシリコン酸化膜が形成されてしまう。また、金属酸化膜形成のためのＣＶＤ法では蒸気圧の低い高融点金属原料を供給するために、該原料を有機金属原料として供給する必要がある。このとき、原料ガスの分解によって有機物が副生成物として発生すると共に該有機物が金属酸化膜中に不純物として取り込まれる結果、金属酸化膜の電気的特性（絶縁特性等）が劣化する。従って、金属酸化膜の膜質改善を目的とする熱処理が必須となる。しかし、この熱処理において、チャンバー内に残留する酸素がシリコンウェハまで到達したり、又は金属酸化膜中の酸素がシリコンウェハの方へ拡散したりするので、この場合にも、高誘電体膜とシリコンウェハとの界面にシリコン酸化膜が形成されてしまう。このように形成されたシリコン酸化膜つまり界面層は比誘電率が高誘電体膜である金属酸化膜と比べて５分の１程度と低い。このため、高誘電体膜を形成したとしても、低誘電率の界面層が高誘電体膜と直列に接続されることになるので、ＭＩＳキャパシタとしてのトータルの容量が減少してしまい、その結果、高誘電体膜を用いるメリットが損なわれてしまう。
【０００８】
前記に鑑み、本発明は、ＣＶＤ法を用いて半導体基板上に高誘電率金属酸化膜を堆積する場合に、半導体基板と金属酸化膜との界面に低誘電率の界面層が形成されることを防止しつつ、リーク電流が小さく且つ容量値のばらつきが小さい高誘電率金属酸化膜を形成できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
前記の目的を達成するために、本願発明者らは、金属酸化膜における容量値のばらつき等の原因となるインキュベーションタイム差の発生メカニズムについて検討した。その結果、ＣＶＤ法による金属酸化膜の堆積時にインキュベーションタイムに差が生じる理由は、ウェハ表面に到達した原料ガスが分解し且つウェハ表面に吸着して金属酸化膜の堆積核（結晶核）を形成するときに、ウェハ表面状態の違いによって原料ガスの分解速度及び吸着速度が異なるためであることが判明した。ここで、ウェハ表面がベアシリコン表面である場合、この表面状態の違いは、ウェハ表面の洗浄から膜堆積までの間における自然酸化膜の形成又は有機物の付着等により発生する。また、金属酸化膜の下地がシリコン酸化膜である場合には、金属酸化膜の堆積開始時点における下地表面（以下、初期表面と称する）の状態を均一にすることができる。しかし、シリコン酸化膜表面は電気的に不活性であるため、原料ガスの分解及び吸着が進みにくいので、下地表面でのインキュベーションタイムが増大してしまう。その結果、初期表面状態が均一であっても金属酸化膜の堆積が開始すると下地表面の状態がばらついてしまうので、ベアシリコン表面の場合と同様に、堆積された金属酸化膜の平坦性が劣化して容量値のばらつき等が生じてしまう。
【００１０】
そこで、本願発明者らが、ＣＶＤ法による高誘電率金属酸化膜の堆積にあたって、均一且つインキュベーションタイムが短い初期表面が得られる材料を色々検討した結果、金属酸化膜の下地としては金属膜が最適であるという結論に達した。すなわち、金属膜が下地である場合、シリコン基板が下地である場合と比べて初期表面の状態がより均一になるので、金属膜表面における金属酸化膜のインキュベーションタイム差の拡大を防止できる。また、金属膜表面は導電性であるため、金属膜表面の電子によって原料ガスの分解及び吸着が促進されるので、インキュベーションタイムが短縮される。従って、金属膜上に堆積される金属酸化膜の平坦性が向上するため、金属酸化膜の薄膜化部分に電界集中が生じることがないので、リーク電流が小さく且つ容量値のばらつきが小さい（つまり均一な特性を有する）高誘電率金属酸化膜を実現できる。
【００１１】
また、本願発明者らは、金属酸化膜の下地として金属膜を用いた場合、以下のような別の効果が得られることも見出した。すなわち、酸化性ガスの雰囲気中でＣＶＤ法により金属酸化膜を形成する際に、又は、形成された金属酸化膜の膜質を改善するために熱処理を行なう際に、金属膜が半導体基板の酸化防止層として機能する。言い換えると、基板方向に移動してきた酸素によって金属膜が酸化されて金属酸化膜となることで半導体基板自体の酸化が抑制される。従って、半導体基板と高誘電率金属酸化膜との界面に低誘電率の界面層が形成されることを防止できるので、ＭＩＳキャパシタとしてのトータルの容量の減少を抑制できる。
【００１２】
さらに、本願発明者らは、以上のように金属膜上にＣＶＤ法により金属酸化膜を堆積する際に、薄い金属酸化膜を堆積すると共に該薄い金属酸化膜を活性酸化種にさらす処理を繰り返して所望の厚さの金属酸化膜を形成すると、堆積された金属酸化膜の平坦性を向上できると共に有機不純物を含まない良質の金属酸化膜を実現できることを見出した。
【００１３】
本発明は、以上の様な知見に基づきなされたものであって、具体的には、本発明に係る半導体装置の製造方法は、半導体基板の上に金属膜を堆積する第１の工程と、金属膜の上にＣＶＤ法により高誘電率金属酸化膜を堆積する第２の工程と、高誘電率金属酸化膜を活性酸化種にさらす第３の工程とを備え、第２の工程及び第３の工程の両工程において金属膜が酸化される。
【００１４】
本発明の半導体装置の製造方法によると、半導体基板の上に金属膜を堆積した後、金属膜の上にＣＶＤ法により高誘電率金属酸化膜（以下、単に金属酸化膜と称することもある）を堆積する。このため、半導体基板と金属酸化膜とに挟まれた金属膜が、酸化性雰囲気中でのＣＶＤ法による金属酸化膜堆積の際、又は金属酸化膜形成後の熱処理の際等に、基板酸化防止層として機能する。従って、基板と金属酸化膜との間に低誘電率の界面層が形成されることを防止しつつ高誘電率金属酸化膜を形成できるため、酸化膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ　Ｏｘｉｄｅ　Ｔｈｉｃｋｎｅｓｓ）の小さい高誘電率ゲート絶縁膜を形成でき、それによりＭＩＳキャパシタのトータルの容量を大きくすることができる。
【００１５】
また、本発明の半導体装置の製造方法によると、ＣＶＤ法により金属酸化膜を堆積する前に基板上に金属膜を堆積しているため、金属酸化膜の堆積開始時において、均一な初期表面を実現でき、それによりインキュベーションタイムのばらつきを抑制できる。また、導電性の金属膜上に金属酸化膜を堆積するため、金属膜表面の電子によって原料ガスの分解及び吸着を促進できるので、インキュベーションタイムを短縮できる。従って、堆積された金属酸化膜の平坦性が向上するため、金属酸化膜の薄膜化部分に電界集中が生じることがない結果、リーク電流が小さく且つ容量値のばらつきが小さい（つまり均一な特性を持つ）高誘電率ゲート絶縁膜を実現できるので、半導体装置の信頼性を向上させることができる。
【００１６】
さらに、本発明の半導体装置の製造方法によると、堆積された金属酸化膜を活性酸化種にさらすため、金属酸化膜の表面又は膜中の不純物を酸化分解して脱離除去できるので、リーク電流のより小さい高誘電率ゲート絶縁膜を形成できる。
【００１７】
本発明の半導体装置の製造方法において、金属膜はハフニウム又はジルコニウムよりなることが好ましい。
【００１８】
このようにすると、金属膜が酸化されてなる金属酸化膜も高誘電体膜となるので、ＥＯＴの小さい高誘電率ゲート絶縁膜を確実に形成できる。
【００１９】
本発明の半導体装置の製造方法において、金属膜は窒素又はシリコンを含有していてもよい。この場合も、金属膜は基板酸化防止層として十分に機能する。
【００２０】
本発明の半導体装置の製造方法において、高誘電率金属酸化膜は、ハフニウム若しくはジルコニウムの酸化物、ハフニウム若しくはジルコニウムのシリケート、又はハフニウム若しくはジルコニウムのアルミネートよりなることが好ましい。
【００２１】
このようにすると、良質の高誘電率金属酸化膜を実現できる。
【００２２】
本発明の半導体装置の製造方法において、活性酸化種は、プラズマ化された若しくは紫外線を照射された酸素、プラズマ化された若しくは紫外線を照射されたオゾン、又はプラズマ化された若しくは紫外線を照射された酸化窒素であることが好ましい。
【００２３】
このようにすると、金属酸化膜の表面又は膜中の不純物を確実に除去できる。
【００２４】
本発明の半導体装置の製造方法において、第１の工程よりも前に、半導体基板の上にシリコン窒化膜又はシリコン酸窒化膜を形成する工程を備えていることが好ましい。
【００２５】
このようにすると、半導体基板と高誘電率金属酸化膜との界面に低誘電率の界面層が形成されることをより確実に防止できる。このとき、シリコン窒化膜又はシリコン酸窒化膜を形成する工程は、アンモニア又は活性窒素を含む雰囲気中で半導体基板に対して熱処理を行なう工程を含んでいてもよい。
【００２６】
本発明の半導体装置の製造方法において、第１の工程と第２の工程との間に、金属膜の表面に、金属膜を構成する金属の酸化物の結晶核を形成する第５の工程を備えていることが好ましい。
【００２７】
このようにすると、ＣＶＤ法による金属酸化膜堆積の開始時点において、下地となる金属膜表面に既に結晶核が形成されているため、インキュベーションタイムをより短縮できるので、堆積された金属酸化膜の平坦性を大きく向上させることができる。このとき、結晶核を形成する工程が、金属膜を活性酸化種にさらす工程を含むと、金属膜表面に金属酸化物の結晶核を確実に形成できる。また、結晶核形成のための活性酸化種としては、プラズマ化された若しくは紫外線を照射された酸素、プラズマ化された若しくは紫外線を照射されたオゾン、又はプラズマ化された若しくは紫外線を照射された酸化窒素等を用いることができる。
【００２８】
本発明の半導体装置の製造方法において、第３の工程よりも後に、高誘電率金属酸化膜の上にＣＶＤ法により他の高誘電率金属酸化膜を堆積した後、該他の高誘電率金属酸化膜を活性酸化種にさらす工程を備えていることが好ましい。
【００２９】
このようにすると、高誘電体膜となる金属酸化膜の堆積と、活性酸化種を用いた金属酸化膜からの不純物の除去とを繰り返し行なうため、言い換えると、金属酸化膜の堆積工程を分割して各堆積工程で形成された薄い金属酸化膜毎に表面や膜中の不純物の分解除去を行なうため、最終的に得られる金属酸化膜を高純度化できる。従って、リーク電流の非常に小さい高誘電率金属酸化膜を形成できる。また、このとき、金属酸化膜の各分割堆積工程において下層に金属膜が存在しているため、半導体基板と金属酸化膜との間に低誘電率の界面層が形成されることがないので、キャパシタの容量値が減少することを防止できる。
【００３０】
本発明の半導体装置の製造方法において、第３の工程よりも後に、高誘電率金属酸化膜に対して熱処理を行なう工程を備えていることが好ましい。
【００３１】
このようにすると、高誘電率金属酸化膜に含まれる不純物を確実に加熱除去できると同時に該金属酸化膜をより緻密化できる。このとき、熱処理を行なう工程を、窒素、酸素、窒化酸素、アルゴン又は水素の少なくとも１つを含む雰囲気中で行なってもよい。
【００３２】
本発明の半導体装置の製造方法において、第３の工程よりも後に、高誘電率金属酸化膜の上にゲート電極を形成する工程を備えていることが好ましい。
【００３３】
このようにすると、良質の高誘電率ゲート絶縁膜を有するＭＯＳＦＥＴを実現することができる。
【００３４】
【発明の実施の形態】
以下、本発明の一実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００３５】
図１は、本実施形態に係る半導体装置の製造方法のフローチャートである。また、図２（ａ）〜（ｄ）、図３（ａ）〜（ｃ）、図４（ａ）〜（ｃ）及び図５（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００３６】
まず、ステップＳ１において、図２（ａ）に示すように、シリコン基板１０１に、例えばＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）等の素子分離絶縁膜１０２を形成することにより、活性領域と非活性領域とを区画する。ここで、素子分離絶縁膜１０２の形成後においては、活性領域のシリコン基板１０１の表面に自然酸化膜１０３が形成されている。
【００３７】
次に、ステップＳ２において、図２（ｂ）に示すように、希釈フッ酸（例えばＨＦ：Ｈ２　Ｏ（体積比）＝１：２００）等を用いたウェットエッチングにより自然酸化膜１０３を除去した後、純水を用いてシリコン基板１０１を水洗し、その後、窒素ブロー等によりシリコン基板１０１を乾燥させる。これにより、活性領域において、水素終端された清浄なシリコン基板１０１の表面が露出する。
【００３８】
次に、ステップＳ３において、図２（ｃ）に示すように、アンモニア雰囲気中でシリコン基板１０１に対して急速熱処理を行なうことにより、シリコン基板１０１の表面を窒化して、膜厚１ｎｍ以下のシリコン窒化膜１０４を形成する。シリコン窒化膜１０４の役割は、シリコン基板１０１と該基板上に堆積される膜との反応を抑制することであり、例えば基板上にハフニウム金属膜を形成する場合に該膜と基板との界面にハフニウムシリサイド膜又はシリコン酸化膜が形成されることを抑制することである。ここで、急速熱処理によるシリコン窒化膜１０４の具体的な形成条件は、例えば熱処理温度が６００℃、熱処理時間が３０秒、圧力が１×１０５　Ｐａ（大気圧）以下である。
【００３９】
次に、ステップＳ４において、図２（ｄ）に示すように、例えばＤＣスパッタ法（バイアススパッタ法）を用いてシリコン基板１０１の上に全面に亘って、膜厚３ｎｍ以下のハフニウム金属膜１０５を形成する。このとき、ハフニウム金属膜１０５が酸素を含まない膜であることが重要である。ここで、ハフニウム金属膜１０５の具体的なスパッタ条件は、例えばスパッタターゲットが金属ハフニウム、チャンバー圧力が０．４ｋＰａ、スパッタ電力が１００Ｗ、アルゴン流量が２０ｍｌ／ｍｉｎ（標準状態）である。
【００４０】
次に、ステップＳ５において、図３（ａ）に示すように、例えばリモートプラズマ酸化法を用いて低温下でハフニウム金属膜１０５の表面を酸化することにより、ハフニウム金属膜１０５の表面に、ハフニウム金属膜１０５を構成するハフニウムの酸化物の結晶核１０６を形成する。このとき、ハフニウム金属膜１０５の表面のみを酸化することが重要である。結晶核１０６を形成する目的は、次工程でＣＶＤ法によりハフニウム酸化膜を堆積する際に結晶成長の核として作用させるためである。ここで、リモートプラズマ酸化法とは、基板処理用チャンバーとは別に設けられたプラズマ生成用チャンバーにおいて生成された酸素プラズマを基板処理用チャンバーに輸送して酸化を行なう方法である。また、ステップＳ５でのリモートプラズマ酸化処理の具体的な条件は、例えば投入電力が１００Ｗ、チャンバー雰囲気がアルゴン及び酸素（流量比（標準状態）はアルゴン１０：酸素１）、圧力が３００Ｐａ、基板温度が５００℃以下である。
【００４１】
次に、ステップＳ６において、図３（ｂ）に示すように、ハフニウム金属膜１０５の上にＣＶＤ法を用いて膜厚２ｎｍ以下の第１のハフニウム酸化膜１０７ａを堆積する。このとき、ハフニウム金属膜１０５の表面部が酸化性ガス雰囲気により酸化されることによって、第１のハフニウム酸化膜１０７ａの下層部分が形成される。言い換えると、ステップＳ６において、ハフニウム金属膜１０５はある程度薄くなる。本実施形態では、原料ガスの高純度化が容易な点等を考慮して、第１のハフニウム酸化膜１０７ａの堆積をＣＶＤ法により行なう。第１のハフニウム酸化膜１０７ａの具体的な堆積条件は、例えば堆積温度が４００℃、圧力が３０Ｐａ、原料ガスがテトラキスターシャリブチルハフニウムである。
【００４２】
次に、ステップＳ７において、図３（ｃ）に示すように、例えばリモートプラズマ酸化法を用いて、第１のハフニウム酸化膜１０７ａの表面に付着した有機物を酸化除去すると共に第１のハフニウム酸化膜１０７ａ中に含まれる有機不純物を除去する。これにより、第１のハフニウム酸化膜１０７ａの膜質が改善される。また、このとき、ハフニウム金属膜１０５の表面部がさらに酸化される結果、第１のハフニウム酸化膜１０７ａの膜厚が若干増大する一方、ハフニウム金属膜１０５の膜厚が若干減少する。ところで、第１のハフニウム酸化膜１０７ａの表面に付着している有機物は、第１のハフニウム酸化膜１０７ａを堆積するときに供給された原料ガスが分解して生じた副生成物が残留したものである。この副生成物の一部は第１のハフニウム酸化膜１０７ａの膜中にも取り込まれている。このような有機不純物を有する第１のハフニウム酸化膜１０７ａに対してリモートプラズマ酸化処理を行なうと、有機物は酸化されて揮発性のメタンガス、エタンガス、水又は酸化炭素等に分解されて脱離除去される。
【００４３】
次に、ステップＳ８において、ステップＳ６（ハフニウム酸化膜堆積）とステップＳ７（リモートプラズマ酸化処理）とを、ハフニウム酸化膜の積層膜が所望の膜厚に達するまで繰り返し行なう。図４（ａ）は、リモートプラズマ酸化処理後の第１のハフニウム酸化膜１０７ａの上に、例えばステップＳ６と同様の条件でＣＶＤ法を用いて膜厚２ｎｍ以下の第２のハフニウム酸化膜１０７ｂを堆積し、その後、ステップＳ７と同様の条件でリモートプラズマ酸化法を用いて第２のハフニウム酸化膜１０７ｂの表面又は膜中の有機不純物を除去したときの様子を示している。
【００４４】
ところで、ハフニウム酸化膜堆積及びリモートプラズマ酸化の繰り返し処理を行なわずに、所望の膜厚のハフニウム酸化膜を一括して堆積すると共に該膜に対して一括してリモートプラズマ酸化を行なった場合、ハフニウム酸化膜の上部からしか有機物が除去されず、その結果、該膜の電気的特性が劣化する。従って、ハフニウム酸化膜からの有機物の除去を十分に行なえるように、ハフニウム酸化膜の堆積工程を分割して、薄いハフニウム酸化膜の堆積と該薄いハフニウム酸化膜に対するプラズマ酸化処理とを繰り返し行なうことが重要である。また、第１のハフニウム酸化膜１０７ａ及び第２のハフニウム酸化膜１０７ｂ等の各堆積工程で形成されるハフニウム酸化膜は、厚すぎてリモートプラズマ酸化で膜質改善されない部分が残らないように且つ薄すぎて下地まで酸化されてしまわないように最適な膜厚を持つ必要がある。
【００４５】
次に、ステップＳ９において、ステップＳ６及びステップＳ７の繰り返しによって形成されたハフニウム酸化膜に対して窒素雰囲気中で例えば急速熱処理を行なう。これにより、ＣＶＤ法により積層堆積されたハフニウム酸化膜に含まれる不純物が加熱除去されると同時に該ハフニウム酸化膜が緻密化される。ここで、ステップＳ９の熱処理の具体的な条件は、熱処理温度が４００℃以上、熱処理時間が３０秒以上である。
【００４６】
ところで、本実施形態においては、ＣＶＤ法によるハフニウム酸化膜の堆積と該膜に対するプラズマ酸化との繰り返し処理時（ステップＳ６、Ｓ７）、及びハフニウム酸化膜の緻密化熱処理時（ステップＳ９）に酸素がシリコン基板１０１に向かって拡散する。しかしながら、ハフニウム酸化膜の下側にはハフニウム金属膜１０５が存在するため、酸素がシリコン基板１０１まで拡散することはない。一方、前述の繰り返し処理時及び緻密化熱処理時に、ハフニウム金属膜１０５中には酸素が拡散するので、ハフニウム金属膜１０５は酸化されてしまう。その結果、ステップＳ９の終了時点において、図４（ｂ）に示すように、ステップＳ６、Ｓ７の繰り返し処理によって堆積された各ハフニウム酸化膜と、ハフニウム金属膜１０５の酸化により形成されたハフニウム酸化膜とが一体化して、膜厚５ｎｍ程度のハフニウム酸化膜１０７（ＥＯＴ＝２ｎｍ程度）が形成される。
【００４７】
次に、ステップＳ１０においてゲート電極形成工程を行なう。具体的には、まず、図４（ｃ）に示すように、ハフニウム酸化膜１０７の上に、原料ガスとして例えば四塩化チタン及びアンモニア等を用いたＣＶＤ法により、膜厚が３０ｎｍ以上で且つ１００ｎｍ以下のチタン窒化膜１０８を堆積する。ここで、チタン窒化膜１０８の具体的な堆積条件は、堆積温度が６５０℃、圧力が３０Ｐａ、四塩化チタンの流量（標準状態）が２０ｍｌ／ｍｉｎ、アンモニアの流量（標準状態）が４００ｍｌ／ｍｉｎ、四塩化チタンのキャリアガスとなる窒素ガスの流量（標準状態）が５０ｍｌ／ｍｉｎである。次に、公知のフォトレジスト技術を用いてゲート電極形成領域を覆うレジストパターン（図示省略）を形成した後、該レジストパターンをマスクとしてチタン窒化膜１０８に対してドライエッチングを行なう。これにより、図５（ａ）に示すように、シリコン基板１０１の上に、ゲート絶縁膜となるハフニウム酸化膜１０７及びシリコン窒化膜１０４の積層膜を介して、ゲート電極１０８Ａが形成される。言い換えると、ゲートキャパシタ構造が完成する。最後に、通常のＭＩＳ型トランジスタの製造プロセスに従って、シリコン基板１０１におけるゲート電極１０８Ａの両側に低濃度不純物拡散層（図示省略）を形成した後、図５（ｂ）に示すように、ゲート電極１０８Ａの側面に絶縁性のサイドウォール１０９を形成し、その後、ソース・ドレイン領域となる高濃度不純物拡散層（図示省略）を形成する。以上に説明した工程によって、高誘電体ゲート絶縁膜を有するＭＩＳ型トランジスタが完成する。
【００４８】
以上に説明したように、本実施形態によると、シリコン基板１０１の上にハフニウム金属膜１０５を堆積した後、ハフニウム金属膜１０５の上にＣＶＤ法によりハフニウム酸化膜１０７（正確にはステップＳ６の繰り返しにより形成される第１及び第２のハフニウム酸化膜１０７ａ及び１０７ｂ等）を堆積する。このため、シリコン基板１０１とハフニウム酸化膜１０７とに挟まれたハフニウム金属膜１０５が、酸化性雰囲気中でのＣＶＤ法によるハフニウム酸化膜堆積の際、又はハフニウム酸化膜形成後の熱処理（ステップＳ９の緻密化熱処理）の際等に、シリコン基板１０１の酸化防止層として機能する。言い換えると、シリコン基板１０１の方向に移動してきた酸素によってハフニウム金属膜１０５が酸化されることでシリコン基板１０１自体の酸化が抑制される。従って、シリコン基板１０１とハフニウム酸化膜１０７との間に低誘電率の界面層が形成されることを防止しつつハフニウム酸化膜１０７つまり高誘電率金属酸化膜を形成できるため、ＥＯＴの小さい高誘電率ゲート絶縁膜を形成でき、それによりＭＩＳキャパシタのトータルの容量を大きくすることができる。
【００４９】
また、本実施形態によると、ＣＶＤ法によりハフニウム酸化膜１０７を堆積する前にシリコン基板１０１上にハフニウム金属膜１０５を堆積しているため、ハフニウム酸化膜１０７の堆積開始時において、均一な初期表面を実現でき、それによりインキュベーションタイムのばらつきを抑制できる。また、導電性のハフニウム金属膜１０５上にハフニウム酸化膜１０７を堆積するため、ハフニウム金属膜１０５の表面の電子によって原料ガスの分解及び吸着を促進できるので、インキュベーションタイムを短縮できる。従って、堆積されたハフニウム酸化膜１０７の平坦性が向上するため、ハフニウム酸化膜１０７の薄膜化部分に電界集中が生じることがない結果、リーク電流が小さく且つ容量値のばらつきが小さい（つまり均一な特性を有する）高誘電率ゲート絶縁膜を実現できるので、半導体装置の信頼性を向上させることができる。
【００５０】
また、本実施形態によると、ハフニウム酸化膜堆積工程（ステップＳ６）の繰り返しにより形成された、第１のハフニウム酸化膜１０７ａ及び第２のハフニウム酸化膜１０７ｂ等の各ハフニウム酸化膜に対してリモートプラズマ酸化処理（ステップＳ７）を行なう。このため、各ハフニウム酸化膜つまりハフニウム酸化膜１０７の表面又は膜中の不純物を酸化分解して脱離除去できるので、リーク電流のより小さい高誘電率ゲート絶縁膜を形成できる。
【００５１】
また、本実施形態によると、ハフニウム酸化膜１０７の堆積時の下地となり且つ最終的にハフニウム酸化膜１０７の一部となるハフニウム金属膜１０５を形成する前に、シリコン基板１０１の表面にシリコン窒化膜１０４を形成する。シリコン窒化膜１０４はシリコン基板１０１の酸化を防止するため、シリコン基板１０１とハフニウム酸化膜１０７との間に低誘電率の界面層（例えばシリコン酸化膜）が形成されることをより確実に防止できる。
【００５２】
また、本実施形態によると、ハフニウム金属膜１０５の上にハフニウム酸化膜１０７を形成する前（正確にはステップＳ６で第１のハフニウム酸化膜１０７ａを形成する前）に、ハフニウム金属膜１０５の表面を酸化することにより、ハフニウム金属膜１０５の表面に、ハフニウム酸化物の結晶核１０６を形成する。このため、ＣＶＤ法によるハフニウム酸化膜１０７の開始時点において、下地となるハフニウム金属膜１０５の表面に既にハフニウム酸化物の結晶核が形成されているため、インキュベーションタイムをより短縮できるので、堆積されたハフニウム酸化膜１０７の平坦性を大きく向上させることができる。
【００５３】
また、本実施形態によると、ステップＳ６のハフニウム酸化膜堆積と、ステップＳ７のリモートプラズマ酸化処理によるハフニウム酸化膜からの不純物の除去とを繰り返し行なう。言い換えると、ハフニウム酸化膜１０７の堆積工程を分割して各堆積工程で形成された薄いハフニウム酸化膜（第１及び第２のハフニウム酸化膜１０７ａ及び１０７ｂ等）毎に表面や膜中の不純物の分解除去を行なう。このため、最終的に得られるハフニウム酸化膜１０７を高純度化できるので、リーク電流の非常に小さいハフニウム酸化膜１０７を形成できる。このとき、ハフニウム酸化膜の各分割堆積工程において下層にハフニウム金属膜１０５が存在しているため、シリコン基板１０１とハフニウム酸化膜１０７との間に低誘電率の界面層が形成されることがないので、キャパシタの容量値が減少することを防止できる。
【００５４】
また、本実施形態によると、ステップＳ６及びステップＳ７の繰り返しによって形成された各ハフニウム酸化膜（第１及び第２のハフニウム酸化膜１０７ａ及び１０７ｂ等）に対してさらに熱処理を行なう。このため、各ハフニウム酸化膜に含まれる不純物を確実に加熱除去できると同時に各ハフニウム酸化膜をより緻密化できる。
【００５５】
尚、本実施形態において、シリコン基板１０１を用いたが、これに代えて、例えばシリコンゲルマニウム基板等の他の半導体基板を用いてもよい。
【００５６】
また、本実施形態において、高誘電率金属酸化膜（具体的にはハフニウム酸化膜１０７）の堆積時の下地として、ハフニウム金属膜１０５を用いたが、これに限られず、ハフニウム、ジルコニウム、チタン、タングステン、タンタル又はアルミニウムの少なくとも１つよりなり且つ酸素を含まない金属膜を用いることが好ましい。このようにすると、金属膜が酸化されてなる金属酸化膜も高誘電体膜となるので、ＥＯＴの小さい高誘電率ゲート絶縁膜を確実に形成できる。
【００５７】
また、本実施形態において、高誘電率ゲート絶縁膜となる金属酸化膜としてハフニウム酸化膜１０７を用いたが、これに限られず、ハフニウム、ジルコニウム、チタン、タングステン、タンタル又はアルミニウムの少なくとも１つの金属を含む高誘電率金属酸化膜を用いてもよい。この金属酸化膜は金属酸化物膜であってもよいし、金属シリケート膜であってもよいし、金属アルミネート膜であってもよい。特に、金属酸化膜が、ハフニウム若しくはジルコニウムの酸化物、ハフニウム若しくはジルコニウムのシリケート、又はハフニウム若しくはジルコニウムのアルミネートよりなる場合、良質の高誘電率金属酸化膜を実現できる。
【００５８】
また、本実施形態において、高誘電率ゲート絶縁膜となる金属酸化膜としてハフニウム酸化膜１０７を用いると共にハフニウム酸化膜１０７の堆積時の下地金属膜としてハフニウム金属膜１０５を用いた。しかし、高誘電率ゲート絶縁膜となる金属酸化膜に含まれる金属と、下地金属膜を構成する金属とは必ずしも同一である必要はない。
【００５９】
また、本実施形態において、ゲート電極材料としてチタン窒化膜１０８を用いたが、これに限られず、他の導電性膜を用いてもよいことは言うまでもない。
【００６０】
また、本実施形態のステップＳ２において、シリコン基板１０１の乾燥方法として、窒素ブローを用いたが、これに代えて、シリコン基板１０１上の純水をイソプロピルアルコールで置換した後、減圧雰囲気中でシリコン基板１０１を乾燥させる方法を用いてもよい。
【００６１】
また、本実施形態のステップＳ３において、シリコン窒化膜１０４の形成方法として、急速熱処理を用いたが、これに代えて、炉を用いた通常の熱処理を行なう方法又はプラズマ窒化を行なう方法を用いてもよい。また、シリコン窒化膜１０４に代えてシリコン酸窒化膜を形成してもよい。また、シリコン窒化膜１０４の形成をアンモニア雰囲気中で行なったが、これに限られず、アンモニア又は活性窒素を含む雰囲気中で行なってもよい。
【００６２】
また、本実施形態のステップＳ４において、ハフニウム金属膜１０５の形成方法は、酸素を含まないハフニウム金属膜１０５を形成できる方法であれば特に限定されるものではなく、ＤＣスパッタ法に代えて例えばマグネトロンスパッタ法等の他のスパッタ法を用いてもよい。また、スパッタ法に代えてＣＶＤ法によりハフニウム金属膜１０５を堆積してもよい。ＣＶＤ法によりハフニウム金属膜１０５を堆積する場合、例えばテトラキスジエチルアミノハフニウムを含み且つ酸素を含まない原料ガスを用いて、チャンバー圧力が３０Ｐａ、堆積温度が４００℃程度の条件下で熱ＣＶＤ法を実施してもよい。
【００６３】
また、本実施形態のステップＳ４において、ハフニウム金属膜１０５に代えてハフニウム窒化膜（窒素含有ハフニウム膜）又はシリコン含有ハフニウム膜を形成した場合にもシリコン基板１０１の酸化を十分に防止できる。ハフニウム窒化膜の形成方法としては、アルゴンと窒素との混合雰囲気中で反応性スパッタリングを行なう方法を用いてもよい。この場合、雰囲気中の窒素によってハフニウムのスパッタ速度が低減されるので、基板ダメージが減少する。或いは、テトラキスジエチルアミノハフニウムを含み且つ酸素を含まない原料ガスを用いたＣＶＤ法によりハフニウム金属膜を成膜した後に窒素又はアンモニアの雰囲気中で熱処理を行なってハフニウム窒化膜を形成する方法等を用いてもよい。
【００６４】
また、本実施形態のステップＳ５において、結晶核１０６の形成方法は、ハフニウム金属膜１０５の表面のみを酸化して結晶核１０６を形成できる方法であれば特に限定されるものではなく、ステップＳ５のリモートプラズマ酸化法に代えて、例えば通常のプラズマ酸化法又は通常の酸化法を用いてもよい。プラズマ酸化法を用いる場合、プラズマ化された酸素のみならず、プラズマ化された他の酸化種、例えばオゾン又は酸化窒素等を用いることができる。また、プラズマ化以外の方法により生じた活性酸化種、例えば紫外線（ＵＶ光）照射された酸化種（酸素、オゾン又は酸化窒素等）にハフニウム金属膜１０５の表面をさらしてもよい。
【００６５】
また、本実施形態のステップＳ６において、テトラキスターシャリブチルハフニウムに代えてテトラキス　ー　１、１、ジメチル　−　２プロポキシハフニウム、テトラキスジエチルアミノハフニウム若しくはテトラキスジメチルアミノハフニウム等の単体原料ガス又はこのような単体原料ガスを２種類以上混合した混合原料ガスを用いてもよい。
【００６６】
また、本実施形態において、ステップＳ６を繰り返し行なって薄いハフニウム酸化膜（具体的には第１及び第２のハフニウム酸化膜１０７ａ及び１０７ｂ等）を積層堆積させたが、これに代えて、異なる種類の金属を含む金属酸化膜を積層堆積させてもよい。
【００６７】
また、本実施形態のステップＳ４でハフニウム金属膜１０５をＣＶＤ法により形成する場合には、ステップＳ４〜Ｓ６の各工程を全て同一のチャンバーを用いて連続的に行なってもよい。或いは、一つの工程が終了する毎に一旦大気開放して基板を別のチャンバーに搬送してから次の工程を行なってもよい。このとき、一つの工程が終了しても大気開放せずに基板を別のチャンバーに真空搬送してもよい。
【００６８】
また、本実施形態のステップＳ７でリモートプラズマ酸化処理を、ステップＳ６（ハフニウム酸化膜堆積）と同一のチャンバーを用いて行なう場合、リモートプラズマ酸化処理を、ハフニウム酸化膜の堆積温度と同程度の４００℃で実施してもよい。また、ステップＳ７でリモートプラズマ酸化処理を、ステップＳ６と異なるチャンバーを用いて行なう場合、リモートプラズマ酸化処理を４００℃以下の温度又は４００℃以上の温度で実施してもよい。
【００６９】
また、本実施形態のステップＳ７において、ハフニウム酸化膜（例えば第１のハフニウム酸化膜１０７ａ）の表面又は膜中の有機不純物を除去する方法としては、リモートプラズマ酸化法のように、ハフニウム酸化膜を活性酸化種にさらす方法を用いることが好ましい。従って、リモートプラズマ酸化法に代えて、例えば酸素、オゾン又は酸化窒素等の酸化種を用いた通常のプラズマ酸化法を用いてもよい。或いは、ＵＶ光照射された酸化種（酸素、オゾン又は酸化窒素等）にハフニウム酸化膜をさらしてもよい。
【００７０】
また、本実施形態のステップＳ９において、急速熱処理に代えて、例えば、炉を用いた熱処理を行なってもよい。但し、ハフニウム酸化膜からの不純物の脱離温度が４００℃以上であるため、いずれの熱処理を行なう場合であっても熱処理温度は４００℃以上に設定することが望ましい。また、ステップＳ９において窒素雰囲気中で熱処理を行なったが、これに限られず、窒素、酸素、窒化酸素、アルゴン又は水素等の少なくとも１つを含む雰囲気中で熱処理を行なってもよい。尚、本実施形態ではステップＳ７のリモートプラズマ酸化処理によりハフニウム酸化膜中の有機不純物はかなりの程度低減されているが、ハフニウム酸化膜の緻密化及び該膜中からの不純物のさらなる低減のためにはステップＳ９の熱処理が必要である。
【００７１】
また、本実施形態のステップＳ１０において、ゲート電極となるチタン窒化膜１０８をＣＶＤ法により堆積したが、これに代えて、チタン窒化膜１０８をスパッタ法により堆積してもよい。
【００７２】
また、本実施形態において、ステップＳ６及びステップＳ７の繰り返しによって形成されたハフニウム酸化膜に対して、ステップＳ９で緻密化熱処理を行なった後、ステップＳ１０でゲート電極となるチタン窒化膜１０８を堆積した。しかし、これに代えて、ステップＳ６及びステップＳ７の繰り返しによって形成されたハフニウム酸化膜の上にチタン窒化膜１０８を堆積した後に緻密化熱処理を行なってもよい。この場合、ハフニウム酸化膜とチタン窒化膜１０８とを同一のチャンバーを用いて連続的に成膜してもよい。或いは、ハフニウム酸化膜の成膜終了後に一旦大気開放して基板を別のチャンバーに搬送してからチタン窒化膜１０８を成膜してもよい。このとき、ハフニウム酸化膜の成膜が終了しても大気開放せずに基板を別のチャンバーに真空搬送してもよい。
【００７３】
【発明の効果】
本発明によると、半導体基板と金属酸化膜とに挟まれた金属膜が基板酸化防止層として機能するため、基板と金属酸化膜との間に低誘電率の界面層が形成されることを防止しつつ金属酸化膜を形成できる。従って、ＥＯＴの小さい高誘電率ゲート絶縁膜を形成できるので、ＭＩＳキャパシタのトータルの容量を大きくすることができる。
【００７４】
また、本発明によると、ＣＶＤ法により金属酸化膜を堆積する前に基板上に金属膜を堆積しているため、金属酸化膜の堆積開始時において、均一な初期表面を実現してインキュベーションタイムのばらつきを抑制できると共に金属膜表面の電子によってインキュベーションタイムを短縮できる。従って、金属酸化膜の平坦性が向上するため、金属酸化膜の薄膜化部分に電界集中が生じることがない結果、リーク電流が小さく且つ容量値のばらつきが小さい（つまり均一な特性を有する）高誘電率ゲート絶縁膜を実現できるので、半導体装置の信頼性を向上させることができる。
【００７５】
さらに、本発明によると、堆積された金属酸化膜を活性酸化種にさらすため、金属酸化膜の表面又は膜中の不純物を酸化分解して脱離除去できるので、つまり、金属酸化膜を高純度化できるので、リーク電流のより小さい高誘電率ゲート絶縁膜を形成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の製造方法のフローチャートである。
【図２】（ａ）〜（ｄ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
１０１　　シリコン基板
１０２　　素子分離絶縁膜
１０３　　自然酸化膜
１０４　　シリコン窒化膜
１０５　　ハフニウム金属膜
１０６　　結晶核
１０７　　ハフニウム酸化膜
１０７ａ　第１のハフニウム酸化膜
１０７ｂ　第２のハフニウム酸化膜
１０８　　チタン窒化膜
１０８Ａ　ゲート電極
１０９　　サイドウオール
【図１】
2004079931.tif 000003
【図２】
2004079931.tif 000004
【図３】
2004079931.tif 000005
【図４】
2004079931.tif 000006
【図５】
2004079931.tif 000007