(57)【要約】【課題】携帯情報端末などに用いられる昇圧型ＤＣ−ＤＣコンバータ用のスイッチングＩＣにおいて、過熱検出保護回路を用いずに熱破壊を防止できる半導体装置を提供する。【解決手段】本発明の半導体装置は、ＶＯ端子１５とＶｓｓ端子２５との間に設けられたスイッチ素子１７と、このスイッチ素子１７を制御する発振回路１９とドライバ回路１８と、ＶＯ端子１５の過電圧を検出して保護信号を出力する過電圧検出保護回路２０と、その保護信号を受けてこれを記憶するとともに保護保持信号を出力する保護保持回路２１とを有し、ドライバ回路１８は、保護保持回路２１からの保護保持信号を受けている間、スイッチ素子１７をオフ状態に保つように動作する。【選択図】  図１
2004166391.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源供給を受けるＶＯ端子と、
第２の電源供給を受けるＶｓｓ端子とを備え、
昇圧型ＤＣ−ＤＣコンバータに用いられる半導体装置であって、
前記ＶＯ端子と前記Ｖｓｓ端子との間に設けられたスイッチ素子と、
このスイッチ素子を周期的にオン、オフするタイミングを生成する発振回路と、この発振回路の出力を受けて前記スイッチ素子をオン、オフするドライバ回路と、
前記ＶＯ端子の電圧を検出して、所定の電圧以上であれば保護信号を出力する過電圧検出保護手段と、
前記過電圧検出保護手段からの保護信号を受けてこれを記憶するとともに、保護保持信号を出力する保護保持手段とを有し、
前記ドライバ回路は、前記保護保持信号を受けている間、前記スイッチ素子をオフ状態に保つように動作することを特徴とする半導体装置。
【請求項２】
前記保護保持信号を外部に出力するためのＥＲＲ端子をさらに有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記保護保持手段をリセットし、前記保護保持信号を出力しないようにするための外部信号を入力するＥＮ端子をさらに有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記保護保持手段は、
前記保護信号を受けてセットされ前記保護保持信号を出力するラッチ回路と、
前記保護保持信号を受けて所定の遅延時間を経過した後リセット信号を出力するタイマー回路とから構成され、
前記ラッチ回路は前記リセット信号を受けて前記保護保持信号を出力しないようにしたことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記タイマー回路での前記遅延時間は前記発振回路が作り出す前記タイミングの周期より長いことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記発振回路は、前記保護保持信号を受けてその発振周期が長くなり、
前記保護保持手段は、前期発振回路の出力の立ち上がりエッジまたは立ち下がりエッジでリセットされ、前記保護保持信号を出力しないようにしたことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記発振回路は、前記保護保持信号を受けてその発振周期を変える時、前記スイッチ素子の周期ごとのオン時間が変化しないように、そのデューティ比を変えることを特徴とする請求項６に記載の半導体装置。
【請求項８】
請求項１に記載の半導体装置と、
前記半導体装置の前記ＶＯ端子と電源との間に接続されたインダクタと、
前記ＶＯ端子にアノードが接続された整流素子と、
前記半導体装置の前記Ｖｓｓ端子と前記整流素子のカソードとの間に接続されたコンデンサおよび負荷とを有することを特徴とする昇圧型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インダクタを用いた昇圧型ＤＣ−ＤＣコンバータとそれに使用される半導体装置に関する。特に、バッテリー駆動する携帯電話などの電源システムにおける信頼性向上、および省電力化に関する。
【０００２】
【従来の技術】
携帯電話などの携帯情報端末では、部品点数が少なくかつ高電圧を容易に発生できるため、インダクタによる昇圧型ＤＣ−ＤＣコンバータがよく用いられる。
【０００３】
図４は、従来の半導体装置を用いた昇圧型ＤＣ−ＤＣコンバータを示す回路図である。このコンバータは、インダクタ１０１、ダイオード１０２、平滑用コンデンサ１０３、およびインテリジェントなスイッチング用半導体装置（以下、スイッチングＩＣという）１０４から構成される。
【０００４】
インダクタ１０１の一端は電源Ｖｃｃに接続され、他端はダイオード１０２のアノードとスイッチングＩＣ１０４のＶＯ端子１０５に接続されている。ダイオード１０２のカソードとグランドとの間には、平滑コンデンサ１０３が接続され、その両端から昇圧された電圧が負荷１０６に供給される。
【０００５】
スイッチングＩＣ１０４は、スイッチ素子１０７、ドライバ回路１０８、発振回路１０９、過電圧検出保護回路１１０、過熱検出保護回路１１１、オペアンプ１１２、および、基準電圧発生回路１１３、とから構成される。また、スイッチングＩＣ１０４は、ＶＯ端子１０５の他に、電源Ｖｃｃが供給されるＶｃｃ端子１１４、内部グランドであるＶｓｓ端子１１５、スイッチング動作を制御する外部信号が入力されるＥＮ端子１１６、および、負荷１０６からのフィードバック電圧が入力されるＦＢ端子１１７を持っている。
【０００６】
スイッチ素子１０７にはｎｐｎトランジスタが用いられ、そのコレクタはＶＯ端子１０５に接続され、エミッタはグランドされＶｓｓ端子１１５に接続されている。発振回路１０９の入力はＥＮ端子１１６に接続され、その出力はドライバ回路１０８の入力に接続されている。ドライバ回路１０８の出力はスイッチ素子１０７のベースに接続されている。
【０００７】
過電圧検出保護回路１１０はＶＯ端子１０５とスイッチ素子１０７のベースとの間に接続される。過熱検出保護回路１１１は、そのセンサー部がスイッチ素子１０７の近傍にレイアウトされ、その出力はドライバ回路１０８に接続される。
【０００８】
オペアンプ１１２の一方の入力はＦＢ端子１１７に接続され、他方の入力は基準電圧発生回路１１３に接続され、その出力はドライバ回路１０８に接続されている。
【０００９】
このような構成のＤＣ−ＤＣコンバータは、発振回路１０９とドライバ回路１０８でスイッチ素子１０７を周期的にオン、オフさせて電源電圧より高い電圧を作り出す。すなわち、まず、スイッチ素子１０７がオンすると、ＶＯ端子１０５の電圧が下がり、インダクタ１０１に電流が流れはじめ、エネルギーが蓄えられる。
【００１０】
次に、スイッチ素子１０７がオフすると、インダクタ１０１の電流には慣性が働くため、ＶＯ端子１０５の電圧は電源電圧Ｖｃｃを超えて上昇し、インダクタ１０１に蓄えられたエネルギーがダイオード１０２を介して平滑コンデンサ１０３に供給される。こうして、平滑コンデンサ１０３の両端の電圧はＶｃｃより高く昇圧されることとなる。
【００１１】
昇圧された電圧の値は、負荷１０６で消費する電流と、インダクタ１０１から供給される単位時間あたりの電荷量とのバランスで決まり、この電荷量は主にインダクタ１０１の値とスイッチ素子１０７のスイッチング速度、つまり、発振回路１０９の発振周期に依存する。
【００１２】
オペアンプ１１２には、負荷１０６に供給されている電圧がＦＢ端子１１７を介してフィードバックされており、これを基準電圧発生回路１１３からの所定の電圧と比較し、ドライバ回路１０８に負帰還をかけている。つまり、負荷１０６に供給される電圧が所定の電圧より高くなると、ドライバ回路１０８を停止し、スイッチ素子１０７を強制的にオフ状態にする。また、負荷１０６の電流消費によって、負荷１０６に供給される電圧が所定の電圧より低くなると、ドライバ回路１０８を動作させてスイッチ素子１０７のオン、オフを再開させる働きをする。
【００１３】
このようにして、従来のＤＣ−ＤＣコンバータは、負荷１０６の状態に応じて、ある程度一定の電圧を供給できるようになっている。しかし、何らかの原因で一時的にでも負荷１０６がオープン状態になると、瞬時にＶＯ端子１０５の電圧がスイッチ素子１０７の耐圧を超えるため、スイッチ素子１０７が破壊されるという問題がある。
【００１４】
負荷１０６のオープン状態では、上述の負荷１０６からのフィードバック電圧は０Ｖであり、オペアンプ１１２による制御は働かない。
【００１５】
この問題に対処するために、過電圧検出保護回路１１０が設けられている。すなわち、ＶＯ端子１０５の電圧があらかじめ定められた値になると、過電圧検出保護回路１１０は、スイッチ素子１０７を強制的にオンさせてＶＯ端子１０５の電圧を下げ、スイッチ素子１０７を破壊から保護する働きをする。
【００１６】
しかし、このような負荷オープン状態が続くと、スイッチ素子１０７はほとんどオン状態となり、無駄な電流を流し続け、携帯情報機器などではバッテリーがすぐに放電してしまうという問題があった。
【００１７】
また、スイッチ素子１０７のオン状態が続くと、過電流による熱破壊を起こす可能性がある。このため、過熱検出保護回路１１１がさらに設けられている。この過熱検出保護回路１１１は、熱センサー部が所定の温度を越えるとドライバ回路１０８を停止させ、スイッチ素子１０７を強制的にオフ状態にし、スイッチ素子１０７を熱破壊から保護する働きをする。
【００１８】
しかし、この過熱検出保護回路１１１は、上述したように、熱センサー部をスイッチ素子１０７の近傍に配置しなければならないため、チップレイアウト上の大きな制約となる。また、チップの温度変化は発振回路１０９の発振周期に比べ、桁違いに遅いため、負荷オープン状態が解消したときの応答速度が極端に遅くなるという問題もあった。
【００１９】
【発明が解決しようとする課題】
上述のごとく、昇圧型ＤＣ−ＤＣコンバータに用いられる従来の半導体装置には、過熱検出保護回路の熱センサー部をスイッチ素子の近傍に配置しなければならないため、チップレイアウトに大きな制約があるという問題があった。また、発振回路の発振周期に比べ、チップの温度変化が桁違いに遅いため、負荷オープン状態が解消したときの応答速度が極端に遅くなるという問題もあった。
【００２０】
本発明は、上記問題点を解決するためになされたもので、負荷オープンによる過電圧を検出してスイッチ素子をオフするので、過熱検出保護回路を用いずに熱破壊を防止できる昇圧型ＤＣ−ＤＣコンバータおよびそれに用いられる半導体装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、第１の電源供給を受けるＶＯ端子と、第２の電源供給を受けるＶｓｓ端子とを備え、昇圧型ＤＣ−ＤＣコンバータに用いられる半導体装置であって、前記ＶＯ端子と前記Ｖｓｓ端子との間に設けられたスイッチ素子と、このスイッチ素子を周期的にオン、オフするタイミングを生成する発振回路と、この発振回路の出力を受けて前記スイッチ素子をオン、オフするドライバ回路と、前記ＶＯ端子の電圧を検出して、所定の電圧以上であれば保護信号を出力する過電圧検出保護手段と、前記過電圧検出保護手段からの保護信号を受けてこれを記憶するとともに、保護保持信号を出力する保護保持手段とを有し、前記ドライバ回路は、前記保護保持信号を受けている間、前記スイッチ素子をオフ状態に保つように動作することを特徴としている。
【００２２】
本発明によれば、負荷オープンによる過電圧を検出してスイッチ素子をオフするので、過熱検出保護回路を用いずに熱破壊を防止でき、チップレイアウトに制約を受けることなく、高速応答性、および、高信頼性を持ったＤＣ−ＤＣコンバータおよびそれに用いられる半導体装置を実現することができる。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる半導体装置を用いた昇圧型ＤＣ−ＤＣコンバータを示す回路図、およびその保護保持手段の動作を示す波形図である。
【００２５】
このＤＣ−ＤＣコンバータは、図１（ａ）に示すように、インダクタ１１、ダイオード１２、平滑コンデンサ１３、およびスイッチングＩＣ１４から構成される。
【００２６】
インダクタ１１の一端は電源Ｖｃｃに接続され、他端はダイオード１２のアノードとスイッチングＩＣ１４のＶＯ端子１５に接続されている。ダイオード１２のカソードとグランドとの間には、平滑コンデンサ１３が接続され、その両端から昇圧された電圧が負荷１６に供給される。
【００２７】
スイッチングＩＣ１４は、スイッチ素子１７、ドライバ回路１８、発振回路１９、過電圧検出保護回路２０、保護保持回路２１、オペアンプ２２、および、基準電圧発生回路２３、とから構成される。また、スイッチングＩＣ１４は、ＶＯ端子１５の他に、電源Ｖｃｃが供給されるＶｃｃ端子２４、内部グランドであるＶｓｓ端子２５、スイッチング動作を制御する外部信号が入力されるＥＮ端子２６、および、負荷１６からのフィードバック電圧が入力されるＦＢ端子２７を持っている。
【００２８】
スイッチ素子１７にはｎｐｎトランジスタが用いられ、そのコレクタはＶＯ端子１５に接続され、エミッタはグランドされＶｓｓ端子２５に接続されている。発振回路１９の入力はＥＮ端子２６に接続され、その出力はドライバ回路１８の入力に接続されている。ドライバ回路１８の出力はスイッチ素子１７のベースに接続されている。
【００２９】
過電圧検出保護回路２０は、ＶＯ端子１５とスイッチ素子１７のベースとの間に接続され、過電圧を検出した時に出力信号を発生する。保護保持回路２１には、たとえばエッジトリガタイプのセット優先型フリップフロップ（以下、ＲＳ−ＦＦという）が用いられ、そのセット入力Ｓには過電圧検出保護回路２０からの出力信号が入力され、そのリセット入力ＲにはＥＮ端子２６からの信号が入力され、その出力はドライバ回路１８に接続されている。
【００３０】
オペアンプ２２の一方の入力はＦＢ端子２７に接続され、他方の入力は基準電圧発生回路２３に接続され、その出力はドライバ回路１８に接続されている。
【００３１】
このような構成のＤＣ−ＤＣコンバータは、発振回路１９とドライバ回路１８でスイッチ素子１７を周期的にオン、オフさせて電源電圧Ｖｃｃより高い電圧を作り出す。昇圧の原理は従来と同様なので、ここでは詳細な説明は省略する。また、負荷１６からのフィードバックによる昇圧電圧の制御方法も従来と同じなので説明は省略する。
【００３２】
次に、負荷１６がオープン状態になったときの本実施形態における半導体装置の保護保持手段の動作を説明する。図１（ｂ）は、負荷オープン時の動作を示す波形図である。図に示すＲ、Ｓ、およびＱはそれぞれ、保護保持回路２１のセット入力Ｓ、リセット入力Ｒ、および出力Ｑのノード波形を表している。また、ｎ１１およびｎ１２はそれぞれ、発振回路１９およびドライバ回路１８の出力波形を表している。
【００３３】
まず、ＥＮ端子２６に外部信号が与えられると、発振回路１９が所定の周期Ｔｃで発振しはじめるとともに、保護保持回路２１がリセットされる。以下、本実施形態の説明では、各信号はすべて正論理としている。また、負荷１６からのフィードバック電圧によってオペアンプ２２がドライバ回路１８を停止させている状態では、過電圧は起こりえないので、この場合は考えないこととする。
【００３４】
今、時刻Ｔ１から時刻Ｔ２までの間、負荷１６がオープン状態になったとする。すると、ドライバ回路１８の出力ｎ１２の立ち下がりでスイッチ素子１７がオフした瞬間にＶＯ端子１５が高電圧となり、過電圧検出保護回路２０が動作する。過電圧検出保護回路２０の出力信号は保護保持回路２１のセット入力Ｓに接続されているので、保護保持回路２１がセットされ、出力Ｑが立ち上がり、ドライバ回路１８を停止させる。
【００３５】
一方、過電圧検出保護回路２０はそれ自身の出力信号でスイッチ素子１７をオンさせ、ＶＯ端子１５の過電圧状態を解消する。過電圧状態が解消されれば、過電圧検出保護回路２０は自動的に元の状態に戻り、その出力信号は”Ｌ”になリ、スイッチ素子１７もオフ状態となる。
【００３６】
保護保持回路２１はＲＳ−ＦＦなので、一度セットされると、リセット入力Ｒが入るまではその出力Ｑは”Ｈ”のままとなる。出力Ｑが”Ｈ”になっている間は、ドライバ回路１８は停止状態であり、発振回路１９の出力ｎ１１が”Ｈ”になっても、ドライバ回路１８の出力ｎ１２は”Ｌ”のままで、スイッチ素子１７はオフ状態を保つ。
【００３７】
時刻Ｔ２で負荷１６のオープン状態が解消したら、ＥＮ端子２６からの外部信号を一度”Ｌ”に落とし、ただちに”Ｈ”に戻す。これにより、保護保持回路２１のリセットが行われ、その出力Ｑは”Ｌ”となる。これで、ドライバ回路１８は動作状態に戻り、ドライバ回路１８の出力ｎ１２は発振回路１９の出力ｎ１１の周期に従ったタイミングでスイッチ素子１７をオン、オフさせるようになり、負荷１６への電流供給が再び機能しはじめる。
【００３８】
上記第１の実施形態によれば、負荷１６がオープン状態の間はスイッチ素子１７がオフ状態を保つので、無駄な電流を消費することなく、半導体装置の熱破壊を防止することができる。また、保護保持回路２１のリセット後、少なくとも発振周期以内でスイッチ素子１７のオン、オフが再開するので、ＤＣ−ＤＣコンバータの応答速度を低下させることなく、半導体装置の過電圧保護および過熱保護を行うことができる。
【００３９】
（第２の実施形態）
図２は、本発明の第２の実施形態に係わる半導体装置を用いた昇圧型ＤＣ−ＤＣコンバータを示す回路図およびその保護保持手段の動作を示す波形図である。
【００４０】
このＤＣ−ＤＣコンバータは、図２（ａ）に示すように、インダクタ３１、ダイオード３２、平滑コンデンサ３３、およびインテリジェントなスイッチングＩＣ３４から構成され、スイッチングＩＣ３４の内部構成を除いて、それらの接続は第１の実施形態と同様である。
【００４１】
スイッチングＩＣ３４は、スイッチ素子３７、ドライバ回路３８、発振回路３９、過電圧検出保護回路４０、保護保持回路４１、オペアンプ４２、および、基準電圧発生回路４３とから構成される。また、スイッチングＩＣ３４は、ＶＯ端子３５の他に、電源Ｖｃｃが供給されるＶｃｃ端子４４、内部グランドであるＶｓｓ端子４５、スイッチング動作を制御する外部信号が入力されるＥＮ端子４６、および、負荷３６からのフィードバック電圧が入力されるＦＢ端子４７を持っている。
【００４２】
スイッチ素子３７にはｎｐｎトランジスタが用いられ、そのコレクタはＶＯ端子３５に接続され、エミッタはグランドされてＶｓｓ端子４５に接続されている。発振回路３９の入力はＥＮ端子４６に接続され、その出力はドライバ回路３８の入力に接続されている。ドライバ回路３８の出力はスイッチ素子３７のベースに接続されている。
【００４３】
過電圧検出保護回路４０はＶＯ端子３５とスイッチ素子３７のベースとの間に接続され、過電圧を検出した時に出力信号を発生する。保護保持回路４１は、ＲＳ−ＦＦ４８とタイマー回路４９とから構成される。ＲＳ−ＦＦ４８のセット入力Ｓには過電圧検出保護回路４０の出力信号が接続され、その出力Ｑはタイマー回路４９の入力およびドライバ回路３８に接続されている。タイマー回路４９の出力はＲＳ−ＦＦ４８のリセット入力Ｒに接続されている。
【００４４】
オペアンプ４２の一方の入力はＦＢ端子４７に接続され、他方の入力は基準電圧発生回路４３に接続され、その出力はドライバ回路３８に接続されている。
【００４５】
このような構成のＤＣ−ＤＣコンバータは、発振回路３９とドライバ回路３８でスイッチ素子３７を周期的にオン、オフさせて電源電圧Ｖｃｃより高い電圧を作り出す。昇圧の原理は従来と同様なので、ここでは詳細な説明は省略する。また、負荷３６からのフィードバックによる昇圧電圧の制御方法も従来と同じなので説明は省略する。
【００４６】
次に、負荷３６がオープン状態になったときの本実施形態における半導体装置の保護保持手段の動作を説明する。図２（ｂ）は、負荷オープン時の動作を示す波形図である。図に示すＲ、Ｓ、およびＱはそれぞれ、ＲＳ−ＦＦ４８のセット入力Ｓ、リセット入力Ｒ、および出力Ｑのノード波形を表している。また、ｎ３１およびｎ３２はそれぞれ、発振回路３９およびドライバ回路３８の出力波形を表している。
【００４７】
まず、ＥＮ端子４６に外部信号が与えられると、発振回路３９が所定の周期Ｔｃで発振しはじめる。保護保持回路４１は電源投入時に初期化され、ＲＳ−ＦＦ４８はリセットされており、タイマー回路４９の出力は”Ｌ”に設定されているものとする。
【００４８】
以下、本実施形態の説明では、各信号はすべて正論理としている。また、負荷３６からのフィードバック電圧によってオペアンプ４２がドライバ回路３８を停止させている状態では、過電圧は起こりえないので、この場合は考えないこととする。
【００４９】
今、時刻Ｔ１から時刻Ｔ２までの間、負荷３６がオープン状態になったとする。すると、ドライバ回路３８の出力ｎ３２の立ち下がりでスイッチ素子３７がオフした瞬間にＶＯ端子３５が高電圧となり、過電圧検出保護回路４０が動作する。過電圧検出保護回路４０の出力信号はＲＳ−ＦＦ４８のセット入力Ｓに接続されているので、ＲＳ−ＦＦ４８がセットされ、出力Ｑが立ち上がり、ドライバ回路３８を停止させる。
【００５０】
一方、過電圧検出保護回路４０はそれ自身の出力信号でスイッチ素子３７をオンさせ、ＶＯ端子３５の過電圧状態を解消する。過電圧状態が解消されれば、過電圧検出保護回路４０は自動的に元の状態に戻り、その出力信号は”Ｌ”になリ、スイッチ素子３７もオフ状態となる。
【００５１】
保護保持回路４１のＲＳ−ＦＦ４８は、一度セットされると、リセット入力Ｒが入るまではその出力Ｑは”Ｈ”のままとなる。出力Ｑが”Ｈ”になっている間は、ドライバ回路３８は停止状態であり、発振回路３９の出力ｎ３１が”Ｈ”になっても、ドライバ回路３８の出力ｎ３２は”Ｌ”のままで、スイッチ素子３７はオフ状態を保つ。
【００５２】
タイマー回路４９は、ＲＳ−ＦＦ４８の出力Ｑの立ち上がりエッジを取り出し、あらかじめ定められた遅延時間Ｔｄ後にこれを出力する。これにより、ＲＳ−ＦＦ４８のリセットが行われ、その出力Ｑは”Ｌ”となる。これで、ドライバ回路４８は動作状態に戻り、その出力ｎ３２は発振回路３９の出力ｎ３１の周期に従ったタイミングでスイッチ素子３７をオン、オフさせるようになり、負荷３６への電流供給が再び機能しはじめる。
【００５３】
図２（ｂ）では、この時点ですでに負荷３６のオープン状態は解消しているとしている。もし、負荷３６のオープン状態が続く場合には、ドライバ回路３８の動作再開後に、再びＶＯ端子３５の過電圧状態が起き、上記の動作が繰り返されることとなる。つまり、ほぼ遅延時間Ｔｄの周期でスイッチ素子３７がオン、オフを繰り返す。したがって、タイマー回路４９の遅延時間Ｔｄは、負荷３６のオープン状態が続いたときの電流消費によっても、熱破壊の危険性がない程度に十分長く設定しておく必要がある。
【００５４】
上記第２の実施形態によれば、保護保持回路４１がタイマー回路４９を持っており、ＲＳ−ＦＦ４８を自動的にリセットするので、外部信号を利用することなく、ドライバ回路３８の動作を再開させることができる。
【００５５】
また、タイマー回路４９での遅延時間Ｔｄを適切に設定することで、ＤＣ−ＤＣコンバータの応答速度をほとんど犠牲にすることなく、負荷３６のオープン状態が続いたときの消費電流を大幅に抑制でき、半導体装置の過電圧保護および過熱保護を行うことができる。
【００５６】
上記第２の実施形態のタイマー回路４９は、単純な遅延回路に限られるものではない。たとえば、分周回路やカウンタ回路などを用いて、周期Ｔｃの整数倍の遅延時間Ｔｄを持つ信号を作り出す構成にしてもよい。このようにすれば、半導体装置の製造後に、遅延時間Ｔｄを任意に、かつ、容易に変更できるように構成することができる。
【００５７】
（第３の実施形態）
図３は、本発明の第３の実施形態に係わる半導体装置を用いた昇圧型ＤＣ−ＤＣコンバータを示す回路図およびその保護保持手段の動作を示す波形図である。
【００５８】
このＤＣ−ＤＣコンバータは、図３（ａ）に示すように、インダクタ５１、ダイオード５２、平滑コンデンサ５３、およびインテリジェントなスイッチングＩＣ５４から構成され、スイッチングＩＣ５４の内部構成を除いて、それらの接続は第１の実施形態と同様である。
【００５９】
スイッチングＩＣ５４は、スイッチ素子５７、ドライバ回路５８、発振回路５９、過電圧検出保護回路６０、保護保持回路６１、オペアンプ６２、および、基準電圧発生回路６３とから構成される。また、スイッチングＩＣ５４は、ＶＯ端子５５の他に、電源Ｖｃｃが供給されるＶｃｃ端子６４、内部グランドであるＶｓｓ端子６５、スイッチング動作を制御する外部信号が入力されるＥＮ端子６６、および、負荷５６からのフィードバック電圧が入力されるＦＢ端子６７を持っている。
【００６０】
スイッチ素子５７にはｎｐｎトランジスタが用いられ、そのコレクタはＶＯ端子５５に接続され、エミッタはグランドされてＶｓｓ端子６５に接続されている。発振回路５９の入力はＥＮ端子６６に接続され、その出力はドライバ回路５８の入力に接続されている。ドライバ回路５８の出力はスイッチ素子５７のベースに接続されている。
【００６１】
過電圧検出保護回路６０はＶＯ端子５５とスイッチ素子５７のベースとの間に接続され、過電圧を検出した時に出力信号を発生する。保護保持回路６１には、ＲＳ−ＦＦが用いられ、そのセット入力Ｓには発振回路５９の出力が接続され、その出力Ｑは発振回路５９およびドライバ回路５８に接続されている。
【００６２】
オペアンプ６２の一方の入力はＦＢ端子６７に接続され、他方の入力は基準電圧発生回路６３に接続され、その出力はドライバ回路５８に接続されている。
【００６３】
このような構成のＤＣ−ＤＣコンバータは、発振回路５９とドライバ回路５８でスイッチ素子５７を周期的にオン、オフさせて電源電圧Ｖｃｃより高い電圧を作り出す。昇圧の原理は従来と同様なので、ここでは詳細な説明は省略する。また、負荷５６からのフィードバックによる昇圧電圧の制御方法も従来と同じなので説明は省略する。
【００６４】
次に、負荷５６がオープン状態になったときの本実施形態における半導体装置の保護保持手段の動作を説明する。図３（ｂ）は、負荷オープン時の動作を示す波形図である。図に示すＲ、Ｓ、およびＱはそれぞれ、保護保持回路６１のセット入力Ｓ、リセット入力Ｒ、および出力Ｑのノード波形を表している。また、ｎ５１およびｎ５２はそれぞれ、発振回路５９およびドライバ回路５８の出力波形を表している。
【００６５】
まず、ＥＮ端子６６に外部信号が与えられると、発振回路５９が所定の周期Ｔｃ１で発振しはじめる。以下、本実施形態の説明では、各信号はすべて正論理としている。また、負荷５６からのフィードバックでオペアンプ６２がドライバ回路５８を停止させている状態では、過電圧は起こりえないので、この場合は考えないこととする。
【００６６】
保護保持回路６１のリセット入力Ｒは発振回路５９の出力に接続されているので、その立ち上がりごとに保護保持回路６１の出力Ｑはリセットされる。
【００６７】
今、時刻Ｔ１から時刻Ｔ２までの間、負荷５６がオープン状態になったとする。すると、ドライバ回路の出力ｎ５２の立ち下がりでスイッチ素子５７がオフした瞬間にＶＯ端子５５が高電圧となり、過電圧検出保護回路６０が動作する。過電圧検出保護回路６０の出力信号は保護保持回路６１のセット入力Ｓに接続されているので、保護保持回路６１がセットされ、出力Ｑが立ち上がり、ドライバ回路５８を停止させる。
【００６８】
また、出力Ｑは発振回路５９にも入力されており、その発振周期Ｔｃ１を、より長いＴｃ２に変化させる。具体的には、分周回路やカウンタ回路などを用いてＴｃ１を分周し、所望の周期のＴｃ２を作り出せばよい。このとき、スイッチ素子５７のオン時間が変化しないように、デューティ比も変えるようにすることが望ましい。
【００６９】
一方、過電圧検出保護回路６０はそれ自身の出力信号でスイッチ素子５７をオンさせ、ＶＯ端子５５の過電圧状態を解消する。過電圧状態が解消されれば、過電圧検出保護回路６０は自動的に元の状態に戻り、その出力信号は”Ｌ”になリ、スイッチ素子５７もオフ状態となる。
【００７０】
保護保持回路６１は、一度セットされると、リセット入力Ｒが入るまではその出力Ｑは”Ｈ”のままとなる。出力Ｑが”Ｈ”になっている間は、ドライバ回路５８は停止状態であり、スイッチ素子５７はオフ状態を保つ。
【００７１】
Ｔｃ２が経過すると、保護保持回路６１のリセットが行われ、その出力Ｑは”Ｌ”となる。これで、ドライバ回路５８は動作状態に戻り、発振回路５９の周期もＴｃ１に戻る。したがってドライバ回路５８の出力ｎ５２は発振回路５９の出力ｎ５１の周期Ｔｃ１でスイッチ素子５７をオン、オフさせるようになり、負荷５６への電流供給が再び機能しはじめる。
【００７２】
図３（ｂ）では、この時点ですでに負荷５６のオープン状態は解消しているとしている。もし、負荷５６のオープン状態が続く場合には、ドライバ回路５８の動作再開後に、再びＶＯ端子５５の過電圧状態が起き、上記の動作が繰り返されることとなる。つまり、ほぼ周期Ｔｃ２でスイッチ素子５７がオン、オフを繰り返す。したがって、周期Ｔｃ２は、負荷５６のオープン状態が続いたときの電流消費によっても、熱破壊の危険性がない程度に十分長く設定しておく必要がある。
【００７３】
また、上述したように、発振回路５９のデューティ比を適切に変えることで、この時の電流消費を最小限に抑えることができる。
【００７４】
上記第３の実施形態によれば、保護保持回路６１のリセット入力Ｒに発振回路５９の出力が接続されているので、外部信号を利用することなく、ドライバ回路５８の動作を再開させることができる。
【００７５】
また、周期Ｔｃ２とそのデューティ比を適切に設定することで、ＤＣ−ＤＣコンバータの応答速度をほとんど犠牲にすることなく、負荷５６のオープン状態が続いたときの消費電流を大幅に抑制でき、半導体装置の過電圧保護および過熱保護を行うことができる。
【００７６】
上記実施形態の説明では、スイッチ素子１７、３７、および５７にｎｐｎトランジスタを用いたが、本発明はこれに限られるものではなく、ＭＯＳ−ＦＥＴを用いてもよい。
【００７７】
また、負荷１６、３６、および５６の状態検出はスイッチングＩＣ１４、３４、および５４の外部で行うことを想定しているが、スイッチングＩＣ１４、３４、および５４に、保護保持信号を外部に出力するＥＲＲ端子を設けて、これを利用して負荷１６、３６、および５６の状態を検査するように構成することもできる。
【００７８】
また、図１、図２、および図３では、回路構成を正論理で表しているが、負論理での回路構成でもよいことはいうまでもない。
【００７９】
【発明の効果】
以上説明したように本発明によれば、負荷オープンによる過電圧を検出してスイッチ素子をオフするので、過熱検出保護回路を用いずに熱破壊を防止でき、チップレイアウトに制約を受けることなく、高信頼性、低消費電力化を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わる半導体装置を用いた昇圧型ＤＣ−ＤＣコンバータを示す回路図、およびその保護保持手段の動作を示す波形図。
【図２】本発明の第２の実施形態に係わる半導体装置を用いた昇圧型ＤＣ−ＤＣコンバータを示す回路図、およびその保護保持手段の動作を示す波形図。
【図３】本発明の第３の実施形態に係わる半導体装置を用いた昇圧型ＤＣ−ＤＣコンバータを示す回路図、およびその保護保持手段の動作を示す波形図。
【図４】従来の半導体装置を用いた昇圧型ＤＣ−ＤＣコンバータを示す回路図。
【符号の説明】
１１、３１、５１  インダクタ
１２、３２、５２  ダイオード
１３、３３、５３  平滑コンデンサ
１４、３４、５４  スイッチングＩＣ
１５、３５、５５  ＶＯ端子
１６、３６、５６  負荷
１７、３７、５７  スイッチ素子
１８、３８、５８  ドライバ回路
１９、３９、５９  発振回路
２０、４０、６０  過電圧検出保護回路
２１、４１、６１  保護保持回路
２２、４２、６２  オペアンプ
２３、４３、６３  基準電圧発生回路
２４、４４、６４  Ｖｃｃ端子
２５、４５、６５  Ｖｓｓ端子
２６、４６、６６  ＥＮ端子
２７、４７、６７  ＦＢ端子
４８  ＲＳ−ＦＦ
４９  タイマー回路
【図１】
2004166391.tif 000003
【図２】
2004166391.tif 000004
【図３】
2004166391.tif 000005
【図４】
2004166391.tif 000006