(57)【要約】【課題】低消費電力でクロック周期を可変することができるタイミング回路を提供する。【解決手段】クロック発生器１１と、入力される制御電圧ＴＤＶと基準電圧ＶＲを比較するコンパレータ１２、１３と、コンパレータの出力を保持する保持回路１８、１９と、保持回路の出力とクロック発生器が出力するクロックから出力となるタイミング・パルスＴＤＴを生成する回路２０、２１、２２とを含むタイミング回路であり、コンパレータは、クロック発生器が出力する第一クロックＳＳを受けと取り、その第一クロックＳＳの短いパルス幅に相当する時間だけ動作することを特徴とするタイミング回路である。【選択図】　図２
2004079093.tif 000002
【特許請求の範囲】
【請求項１】
クロック発生器と、
入力される制御電圧と基準電圧を比較するコンパレータと、
前記コンパレータの出力を保持する保持回路と、
前記保持回路の出力と前記クロック発生器が出力するクロックから出力となるタイミング・パルスを生成する回路と、を含むタイミング回路。
【請求項２】
前記コンパレータは、前記クロック発生器が出力する第一クロックを受け取り、その第一クロックの短いパルス幅に相当する時間だけ動作する、請求項１記載のタイミング回路。
【請求項３】
前記タイミング・パルスを生成する回路は、
前記保持回路の出力と前記クロック発生器が出力する前記第一クロックを受けるカウンタと、
前記カウンタの出力と前記クロック発生器が出力する第ニクロックを受ける論理回路と、を含む請求項１記載のタイミング回路。
【請求項４】
さらに、前記保持回路の出力を受けて、前記カウンタへリセット信号を送るための回路を含む請求項３記載のタイミング回路。
【請求項５】
前記コンパレータは、
第一の基準電圧と前記制御電圧を受ける第一コンパレータと、
第二の基準電圧と前記制御電圧を受ける第二コンパレータと、
を含む請求項１記載のタイミング回路。
【請求項６】
前記保持回路は、
前記第一コンパレータの出力を受ける第一ラッチ回路と、
前記第二コンパレータの出力を受ける第二ラッチ回路と、
を含む請求項５記載のタイミング回路。
【請求項７】
前記論理回路は、ＡＮＤ回路を含む請求項３記載のタイミング回路。
【請求項８】
温度に応じて可変するクロックを生成するためのタイミング回路であって、前記温度の検出を予め決められたサンプリング周期でおこなうことができる検出回路を含み、前記検出回路は、前記サンプリング周期で変位するクロックの短いパルス幅に相当する時間だけ動作して温度検出をおこなうことを特徴とする、タイミング回路。
【請求項９】
温度に応じてＤＲＡＭのリフレッシュ周期を制御するためのタイミング回路であって、前記温度の検出を予め決められたサンプリング周期でおこなうことができる検出回路を含み、前記検出回路は、前記サンプリング周期で変位するクロックの短いパルス幅に相当する時間だけ動作して温度検出をおこなうことを特徴とする、タイミング回路。
【請求項１０】
前記サンプリング周期は、ＤＲＡＭの最大動作温度におけるリフレッシュ周期Ｔに対して、Ｔｘｎ（ｎ：任意の自然数）で定まる周期であることを特徴とする、請求項９記載のタイミング回路。
【請求項１１】
クロックの周期を可変するための方法であって、
（ａ）基本クロックを準備するステップと、
（ｂ）温度を予め決められたサンプリング周期で検出するステップと、
（ｃ）前記検出された温度に応じて前記基本クロックの周期を変えるステップと、
を含む方法。
【請求項１２】
前記（ｂ）温度を検出するステップは、
前記サンプリング周期で変位するクロックの短いパルス幅に相当する時間だけ温度検出をするステップを含む、請求項１１の方法。
【請求項１３】
前記（ｃ）基本クロックの周期を変えるステップは、
前記検出された温度の低下に応じて前記基本クロックから間引かれるパルスを増やすことにより、周期の長いクロックを生成するステップを含む、請求項１１の方法。
【請求項１４】
前記サンプリング周期は、前記基本クロックの周期Ｔに対して、Ｔｘｎ（ｎ：任意の自然数）で定まる周期であり、前記自然数ｎは温度の変化速度が遅い場合は大きい値に設定され、温度の変化速度が早い場合は小さい値に設定されることを特徴とする、請求項１１の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般的には、入力される信号（制御電圧）に応じてクロックの周期を可変することができるタイミング回路（制御方法）に関し、より詳細には、温度に応じてＤＲＡＭのリフレッシュ周期を制御するためのタイミング回路（方法）に関する。
【０００２】
【従来の技術】
ＤＲＡＭではデータをセルのキャパシタに電荷としてチャージしているため、時間とともにそのデータ（電荷）は漏れ電流として失われてしまう。そのため、定期的にセルのデータ（電荷）を再書き込み（チャージ）するリフレッシュ動作が必要となる。
【０００３】
一般に温度が高い程ＤＲＡＭセルのデータが失われる速さは早くなる。したがって、リフレッシュ動作の周期としては、通常そのＤＲＡＭを含むチップの最大動作温度でも十分にデータが保持されるように短い周期が選択される。そのため、実際のチップの動作温度に関係なく、その選択された短い周期で常にリフレッシュが行われるので、リフレッシュに伴なう消費電力が大きくなる。
【０００４】
例えば、ＤＲＡＭのデータの保持特性は一般に、チップ温度が１０℃下がる毎にそのデータ保持（リテンション）時間は約２倍になる。つまり、通常スペックで設定される最大動作温度７０℃で１５．６マイクロ秒毎のリフレッシュは、２０℃の低温では３２倍（２の５乗倍）の約５００マイクロ秒毎で良い事になる。従って、多くの場合データ保持モードでは低温であるにもかかわらず、実際に必要な周期（頻度）よりも１０倍以上の頻度でリフレッシュを行っており、１０倍以上無駄な電力を消費している。したがって、常温あるいは比較的低い温度下でのリフレッシュに伴なう無駄な電力消費を軽減する必要がある。
【０００５】
このリフレッシュに伴なう無駄な電力消費を軽減するための方法として、ＤＲＡＭを有するチップの温度に応じたリフレッシュ周期を得ることが挙げられる。図１は従来のチップ温度をモニターし、そのモニター温度に応じたＤＲＡＭのリフレッシュ周期を得るための回路例を示した図である。図１（Ａ）は回路のブロック図である。中央に多段のインバーターからなるリング・オシレーター１があり、この発振周期をバッファーしてその出力（ＴＤＴ）２を温度依存タイマーとしてリフレッシュの周期を決める手段に使う。図１（Ａ）では、バンドギャップ等の温度に依存しない一定基準電圧ＶＲとＭＯＳトランジスターのスレッシュホールド電圧Ｖｔ等の温度依存性を有する電圧との差をオペアンプ３が比較し増幅し、リングオシレーター１の周期を変える方式である。図１（Ｂ）、（Ｃ）にリングオシレーター１の周期を変えるための構成例を示す。（Ｂ）はインバーターの供給電流を制御する方式、（Ｃ）は各インバーターの負荷のＲＣ定数を変化させる方式である。これらの方式では、温度が下がって来たら自動的にリフレッシュを行う周期が長くなり、リフレッシュ電流を下げる事が出来る。
【０００６】
図１に示した従来の回路例では、オペアンプ３に電流ミラーの様なアナログ回路が必要で、数十マイクロＡ程度のＤＣ電流が流れる。通常、温度を常にモニターしているため、そのＤＣ電流が常時流れてしまう。その結果、たとえリフレッシュ電流自体を下げる事が出来ても、図１の回路動作に伴なう消費電流の増加により、ＤＲＡＭのデータ保持モードでの全電流が低下せず、逆に増加してしまう恐れもある。すなわち、せっかくリフレッシュ電流を低減しても、温度をモニターする回路自体が大きな電流を消費してまうと、ＤＲＡＭのデータ保持モードでの全電流が低下しないことになってしまうという問題がる。この問題は、ＤＲＡＭのデータ保持モードでの全電流が電池駆動の機器等では特に大きな問題となる。
【０００７】
また、図１のオペアンプ３の出力電圧範囲でコントロール出来る周期の範囲は限られている。すなわち、低温では高温での最小周期の数倍の長い周期が必要とされるが、図１の回路ではそのような広い範囲での周期の可変は困難であり、低温でのリフレッシュ電流の理想的な低減が出来ない。
【０００８】
【発明が解決しようとする課題】
本発明は上記した従来技術の問題点を解消するためになされたものであり、その目的は、低消費電力でクロック周期を可変することができるタイミング回路を提供することである。
【０００９】
さらに、本発明の目的は、温度モニター回路の低電流化を図ると共に、温度に応じてリフレッシュ周期を可変（延長）してリフレッシュ電流の軽減を図ることにより、トータルなＤＲＡＭのデータ保持電流を低減するための手段および方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明によれば、温度に応じて可変するクロックを生成するためのタイミング回路（１０）であって、温度の検出を予め決められたサンプリング周期でおこなうことができる検出回路を含み、その検出回路は、サンプリング周期で変位するクロック（ＳＳ）の短いパルス幅に相当する時間だけ動作して温度検出をおこなうという特徴を有するタイミング回路が提供される。
【００１１】
本発明によれば、より具体的には、クロック発生器（１１）と、入力される制御電圧（ＴＤＶ）と基準電圧（ＶＲ１、２）を比較するコンパレータ（１２、１３）と、コンパレータの出力を保持する保持回路（１８、１９）と、保持回路の出力とクロック発生器が出力するクロックから出力となるタイミング・パルスを生成する回路（１９、２０、２１）を含むタイミング回路（１０）が提供される。
【００１２】
また、本発明によれば、クロックの周期を可変するための方法であって、（ａ）基本クロックを準備するステップと、（ｂ）温度を予め決められたサンプリング周期で検出するステップと、（ｃ）前記検出された温度に応じて前記基本クロックの周期を変えるステップを含む方法が提供される。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、チップの温度モニターを例にとり説明するが、本発明はこれに限られるものではなく、圧力等の物理量をモニターしその変化量を電圧値（制御電圧）として入手できるものであればあらゆるものに適用可能である。また、本発明によって得られるタイミング・パルスはＤＲＡＭのリフレッシュ周期のみならず、変化する物理量に応じてタイミングを可変したいあらゆる用途（装置等）に適用可能であることは言うまでもない。
【００１４】
具体的な説明に入る前に、本発明を案出する一つの起点となったＤＲＡＭなどを含むＩＣチップの温度の変化についての知見を述べる。チップの温度をモニターして、リフレッシュ周期を変える事を考える上で、重要となるは温度の変化の速度である。この点、チップ温度の変化は比較的遅い。温度が上がっていく場合、熱源はチップそのものの消費電流、周辺の発熱する部品および周辺雰囲気温度等であり、これとチップのパッケージを含んだ熱容量で上昇速度が決まるので、それほど急には温度は上がらない。例えば、２０℃位から最大動作温度である、７０℃まで上昇するのに数十秒から数分かかるのが一般的である。この事は、温度上昇が遅ければ、温度モニターは何も常時している必要が無く、上昇速度に比べて十分に短い時間間隔でサンプリング的にモニターすれば、その時々での温度がその前後のかなりの時間の温度を代表することを意味する。温度が下がる時にも同様に変化速度は遅い。
【００１５】
ＤＲＡＭには通常１５．６マイクロ秒毎に来るリフレッシュ用にタイマー（タイミング）がある。この１５．６マイクロ秒はＤＲＡＭの最大動作温度におけるリフレッシュ周期を想定して規定される時間である。このタイマーの周期あるいはそのｎ倍（ｎ：任意の自然数、例えばｎ＝２〜４）の周期でモニターしても秒オーダー以上の温度変化速度に比べて十分に短い事から、このタイマーをサンプリングのトリガーに使うことができる。本発明ではこの知見を利用し、電流を消費する温度モニター回路を、常時動作させるのではなく、例えば１マイクロ秒以下位の短い時間（パルス幅）だけ動作させ、その結果に基づいてリフレッシュ周期を変化させる事により制御回路の電流増加を抑えて、比較的低い温度でのデータ保持電流を低減を行う。
【００１６】
図２は本発明のタイミング回路の一実施例を示す図である。図３は図２のタイミング回路のタイミングチャートを示す図である。図２では、例えば１５．６マイクロ秒等の一定の周期のベース・タイマー（発振器、図示なし）からの発振出力ＢＴを想定している。ベース・タイマーの発振出力ＢＴは遅延＆シングル・ショット回路１１に入る。遅延＆シングル・ショット回路１１は、発振出力ＢＴの立ち上がり端でシングル・ショット・パルスＳＳを生成し、また、発振出力ＢＴをシングル・ショット・パルスＳＳのパルス幅の時間だけ遅らせた遅延タイマー出力ＤＴを生成する（図３参照）。ショット・パルスＳＳのパルス幅としては数マイクロ秒以下（例えば１マイクロ秒）であればよい。なお、ベース・タイマーから出力される発振出力ＢＴの周期は１５．６マイクロ秒に限られず、例えば１５．６マイクロ秒のｎ倍（ｎ：自然数）等の任意の周期が想定可能である。また、遅延＆シングル・ショット回路１１にその１５．６マイクロ秒のｎ倍（ｎ：自然数）等の任意の周期を生成する機能を持たせてもよい。
【００１７】
図２のＣＭ１、ＣＭ２（符合１２、１３）はカレント・ミラー等のアナログ比較回路（コンパレータ）である。コンパレータ１２、１３はトランジスタの閾値電圧Ｖｔ等の温度依存するモニター電圧ＴＤＶと、バンドギャップ電圧等の温度依存しない基準電圧ＶＲ１、ＶＲ２との比較を行う。ここで、ＶＲ１＞ＶＲ２とし、またＶｔの様に温度が下がるに従ってＴＤＶは下がるものとする。さらに、７０℃の様な高温ではコンパレータ１２、１３の出力はハイで、ＶＲ１＞ＴＤＶでコンパレータ１２（ＣＭ１）の出力はＬＯＷに、ＶＲ２＞ＴＤＶでコンパレータ１３（ＣＭ２）の出力がＬＯＷになるとする。また、コンパレータ１２、１３の出力段はバッファー回路からなり、ＣＭＯＳのフルスイング電位を出力する。
【００１８】
コンパレータ１２、１３はＮＭＯＳ１４、１５を介してグランド（ＧＮＤ）に接続する。また、コンパレータ１２、１３の出力はＮＭＯＳ１６、１７を介してラッチ１８、１９に接続する。ＮＯＭＳ１４〜１７のゲートは全て遅延＆シングル・ショット回路１１のシングル・ショット・パルス（ＳＳ）出力に接続する。したがって、アナログ比較回路１２、１３が動作するのはシングル・ショット・パルスＳＳが来た時のみで、それ以外の長い時間はＧＮＤ側のＮＭＯＳ１４、１５がＯＦＦでスタンバイ電流は流れない。その結果、無駄な消費電流を軽減できる。
【００１９】
ラッチ１８、１９は、コンパレータ１２、１３の比較結果出力を保持する。ラッチ１８、１９の出力はカウンタ２０に入力する。ラッチ１８、１９の出力（反転データ）は、カウンタ２０のＣ１、Ｃ２に入力し保持される。そして、カウンタ２０に入力するシングル・ショット・パルスＳＳ毎に更新される。カウンタ２０は、Ｃ１０、Ｃ２０の２ビットからなるカウンターで、その入力パルスＳＳがハイになるエッジでカウントアップされ、出力Ｃ１０がＬＳＢでＣ２０がＭＳＢとなる。カウンタ２０の出力Ｃ１０、Ｃ２０はＡＮＤ回路２１に接続する。ＡＮＤ回路２１には遅延＆シングル・ショット回路１１の遅延タイマー出力ＤＴも入力される。図２では、さらにリセット回路２２がラッチ１８、１９とカウンタ２０の間にある。
【００２０】
図２の回路の動作を図３のタイミング・チャートを用いて説明する。図３はチップの温度が７０℃の様な高温（最大使用温度）にあるとし、そこから時間とともに温度が下がって行く場合のタイミング例である。言い換えれば、温度の低下とともに周期が長くなっていく場合のタイミング例である。始めに時刻Ｔ１−Ｔ２間は高温であるため、ラッチ１８、１９の出力Ｃ１、Ｃ２はともにＬＯＷで、ＡＮＤ回路出力ＴＤＴは、ベース・タイマの発振出力ＢＴをシングル・ショットＳＳのパルス幅だけ遅らせた信号（ＤＴ）と同じ１５．６マイクロ秒の周期で発生する。
【００２１】
温度が下がり、時刻Ｔ３でＳＳパルスのタイミングでコンパレータ１２がＶＲ１＞ＴＤＴをセンスすると、コンパレータ１２の出力がＬＯＷになり、ラッチ１８の出力Ｃ１としてＨＩＧＨがラッチされる。Ｃ１のＬＯＷからＨＩＧＨへの変化で、リセット回路２２の出力ＲＳにＨＩＧＨのパルスが出て、カウンタ出力Ｃ１０、Ｃ２０をともにＨＩＧＨにリセットする。図３では、Ｔ３でＣ１０　Ｃ２０は変化していない様に見えるが、これはその前からどちらもＨＩＧＨであったのが、ＨＩＧＨにリセットされたからである。ここでカウンター出力Ｃ１０、Ｃ２０は”１１”になり、次のＳＳの来るＴ４でＬＳＢであるＣ１０がＬＯＷになる。このため、Ｔ４ではＡＮＤ回路２１の出力ＴＤＴとしてＤＴのパルスは出力されない。次のＴ５のＳＳでＣ１０　がカウント・アップされＨＩＧＨになるが、この時、温度はＶＲ１＞ＴＤＶ＞ＶＲ２の範囲にあるので、コンパレータ１３の出力がＬＯＷのままであるため、ラッチ１９の出力Ｃ２０はＨＩＧＨである。従って、Ｔ５でＡＮＤ回路２１の出力ＴＤＴとしてパルスＤＴが出るため、１５．６マイクロ秒の２倍の３１．２マイクロ秒の周期になる。
【００２２】
次に、Ｔ６の前に温度がさらに下がり、ＶＲ２＞ＴＤＴになるとＴ６でコンパレータ１３の出力がＬＯＷになり、ラッチ出力Ｃ２ＨＩＧＨになる。このＣ２の変化で、リセット回路２２の出力ＲＳによりカウンターがリセットされ、カウンタ出力Ｃ１０、Ｃ２０は”１１”になる。そこで、Ｔ６ではＡＮＤ回路２１の出力ＴＤＴとしてパルスＤＴが出る。そして、ここからは２ビットのカウンター動作が始まるため、ＴＤＴが次にＤＴのＨＩＧＨのパルスを出すのは、出力Ｃ１０、　Ｃ２０がともにＨＩＧＨなるＴ１０である。その結果、温度がＶＲ２＞ＴＤＶに成る程度に下がると、ＴＤＴパルスは１５．６マイクロ秒の４倍の６２．４マイクロ秒の周期になる。
【００２３】
なお、図３では、短いタイミング・チャート内でこれらの動作を説明するため、温度がＴ３、Ｔ６で基準レベルを通過した様にしてあるが、実際には温度変化はもっと時間がかかる。リセット回路２２の役目は周期が変わるときには常にカウンターを１１からカウント・アップさせる事にある。そうしないと、タイミングによっては一次的に決められた値より長い周期になってしまうからである。例えば、Ｔ６でなくＴ７でカウンタ２０のＣ２０がＬＯＷの場合、リセットされないとＴ７でＣ１０、Ｃ２０ともにＬＯＷとなり、カウンタは”００”からカウント・アップして行く。そして、Ｔ１０でＣ１０、Ｃ２０は”１１”となるが、Ｔ６でのパルスが無いので、最初の周期のみ７８マイクロ秒でそれ以後に決められた６２．４マイクロ秒になってしまい、不安定動作の原因になる。リセット回路はこの不安定動作を防止している。
【００２４】
本発明のタイミング回路では、電流を消費するアナログ回路（コンパレータ１２、１３）はクロックＳＳのパルス幅の時間のみオンとなるので、大幅に消費電力を削減出来る。例えば、ＳＳの幅は１マイクロ秒位であればアナログ回路（コンパレータ１２、１３）は十分に動作出来、またこの時間はベース・タイマーの１５．６マイクロ秒に比べて十分に短く、アナログ回路の平均消費電流は１／１５．６になる。さらに温度のサンプリング間隔としては温度変化速度からみてその数倍（例えば２−４倍）でも十分であり、その様な周期でサンプリングすれば、数十マイクロアンペアも流れるアナログ回路でも平均消費電流は１アミクロアンペア以下にすることが出来る。
【００２５】
また、ここでは簡単のため、２ビットのカウンターで説明したが、ビット数を増やすことにより、基準電圧ＶＲも細分化できるので、３ビットで２、４、８倍、４ビットで２、４、８、１６倍の様に容易に周期可変範囲を拡大することができる。さらに、実施例として、カウンターによる周期の倍数変換を用いたが、本発明はそれに限定されるものではなく、温度をサンプリングで計りその結果を直接にラッチ１８、１９にデジタル量で保存し、それを用いて周期を変える他の方法を用いることもできる。
【００２６】
【発明の効果】
（１）温度などの物理量検出を予め決められたサンプリング周期でおこなうことができる検出回路を含み、その検出回路は、サンプリング周期で変位するクロックの短いパルス幅に相当する時間だけ動作して検出をおこなうので、検出時の消費電力を大幅に軽減することができる。
（２）例えば、図２の一実施例では、カウンターのビット数を増やすことにより、基準電圧ＶＲも細分化できるので、３ビットで２、４、８倍、４ビットで２、４、８、１６倍の様に容易に周期可変範囲を拡大することができる。
（３）ＤＲＡＭのリフレッシュに採用した場合、そのリフレッシュ周期を温度に合わせて最適化できるとともに、リフレッシュにおける消費電力を軽減することができる。
（４）本発明を電池駆動の携帯端末などに使用した場合、消費電力軽減により電池の実質的ライフの延長に寄与できる。
【図面の簡単な説明】
【図１】従来のチップのモニター温度に応じたＤＲＡＭのリフレッシュ周期を得るための回路例を示した図である。
【図２】本発明のタイミング回路の一実施例を示す図である。
【図３】本発明の図２のタイミング回路のタイミングチャートを示す図である。
【符号の説明】
１　リングオシレータ
３　　オペアンプ
１０　タイミング回路
１１　　遅延＆シングル・ショット回路
１２、１３　コンパレータ
１４、１５、１６、１７　ＮＭＯＳ
１８、１９　ラッチ
２０　　カウンタ
２１　ＡＮＤ回路
２２　リセット回路
【図１】
2004079093.tif 000003
【図２】
2004079093.tif 000004
【図３】
2004079093.tif 000005