(57)【要約】【課題】薄膜多層配線基板、電子部品パッケージ、及び、電子部品パッケージの製造方法に関し、小型化・高集度化に対応できる電子部品パッケージを実装回路基板に実装する際に接続用端子の剥離を防止する。【解決手段】中間接続用の薄膜多層配線基板１に設けた接続用端子２を、薄膜多層配線基板１に向かって断面幅が広くなるテーパ状にする。【選択図】　　　　　図１
2004079756.tif 000002
【特許請求の範囲】
【請求項１】
中間接続用の薄膜多層配線基板に設けた接続用端子が、前記薄膜多層配線基板に向かって断面幅が広くなるテーパ状であることを特徴とする薄膜多層配線基板。
【請求項２】
上記接続用端子の間を、絶縁物で埋め込んだことを特徴とする請求項１記載の薄膜多層配線基板。
【請求項３】
上記薄膜多層配線基板に設けた配線を分離する絶縁材料が、エポキシ樹脂、ポリイミド樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂、フッ素系樹脂、或いは、ポリフェニレンエーテル樹脂のいずれかであることを特徴とする請求項１または２に記載の薄膜多層配線基板。
【請求項４】
請求項１乃至３のいずれか１項に記載の薄膜多層配線基板上に、電子部品を搭載するとともに、前記電子部品を絶縁物で封止したことを特徴とする電子部品パッケージ。
【請求項５】
支持基板上に前記支持基板から離れるに従って断面幅が広くなるテーパ状の接続用端子を設けたのち、薄膜多層配線を形成し、次いで、電子部品を前記薄膜多層配線と接続するように搭載したのち、前記電子部品を絶縁物で封止し、次いで、支持基板を除去することを特徴とする電子部品パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜多層配線基板、電子部品パッケージ、及び、電子部品パッケージの製造方法に関するものであり、特に、ＬＳＩチップ等の電子部品を搭載し、且つ、高周波の信号を伝達できるインターポーザ等の薄膜多層配線基板に設ける接続用端子の剥離防止のための構成に特徴のある薄膜多層配線基板、電子部品パッケージ、及び、電子部品パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の集積度の向上に伴い、入出力端子数が増加傾向にあるが、この様な半導体装置を搭載・収容する半導体パッケージとしてもこれらの多くの端子数を有する半導体パッケージが必要となっている。
【０００３】
一般に、入出力端子はパッケージの周辺に一列配置するものや、周辺だけでなく内部まで多列に配置するものがある。
前者は、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）が代表的であり、これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、プリント配線基板等の配線基板との接続に高度な技術が必要になる。
【０００４】
後者は、ＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）が代表的であり、比較的大きなピッチで端子配列が可能なため、多ピン化に適しているが、配線基板との接続は挿入型となり、表面実装には適していない。
【０００５】
このため、表面実装可能なＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）と称するパッケージが開発されている。
さらに、パッケージサイズの更なる小型化に対応するものとして、半導体チップとほぼ同等サイズのＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）が提案されている。
【０００６】
【発明が解決しようとする課題】
しかし、上述したパッケージ技術に於いては以下に述べる欠点を有していた。
即ち、半導体パッケージを配線基板に実装する際に、配線基板側に形成されているバンプにハンダを用いて接続するとハンダの応力により、半導体パッケージ側に設けたパッドが剥がれるといった問題があるので、この事情を図７を参照して説明する。
【０００７】
図７参照
図７は、従来の半導体パッケージの接続用端子の構造の説明図であり、半導体パッケージ５０に設けた接続用端子５５、即ち、パッドは、通常は、レジストからなるメッキフレームを利用した選択電解メッキ法によって形成するため、その断面形状がハンダ５６に向かうに連れて幅広になる逆テーパ状となっており、中間接続多層配線基板５４に対する接触面積が小さくなるため、実装回路基板６０にハンダ５６により接続するとハンダ５６の応力により、パッドが剥がれることがある。
【０００８】
なお、この場合の半導体パッケージ５０は、中間接続多層配線基板５４にＧａＡｓデバイス等の半導体チップ５１を入出力端子５２を介して接続し、モールド樹脂５３でモールドしたものであり、微小ピッチで配置した入出力端子５２を、広いピッチの接続用端子５６に接続して、実装回路基板６０に設けたバンプ６１との整合性を取るようにしたものである。
【０００９】
したがって、本発明は、小型化・高集度化に対応できる半導体パッケージ等の電子部品パッケージを実装回路基板に実装する際に接続用端子の剥離を防止することを目的とする。
【００１０】
【課題を解決するための手段】
図１は本発明の原理的構成図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
上記目的を達成するため、本発明は、薄膜多層配線基板１において、中間接続用の薄膜多層配線基板１に設けた接続用端子２が、薄膜多層配線基板１に向かって断面幅が広くなるテーパ状であることを特徴とする。
【００１１】
この様に、接続用端子２の断面形状を薄膜多層配線基板１に向かって断面幅が広くなるテーパ状にすることによって、ハンダ８を介してプリント基板等の実装回路基板に実装する場合に、ハンダ８の応力によって接続用端子２が剥離することがなくなる。
なお、ハンダ８を用いずに、接続用端子２を金属−金属接合により実装回路基板９に設けたバンプに直接接合した場合にも同様に、接続用端子２の剥離を防止することができる。
【００１２】
この場合、接続用端子２の間を、絶縁物５で埋め込むことによって、剥離防止効果をさらに高めることができる。
【００１３】
また、薄膜多層配線基板１に設けた配線３を分離する絶縁材料としては、エポキシ樹脂、ポリイミド樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂、フッ素系樹脂、或いは、ＰＰＥ（ポリフェニレンエーテル）樹脂のいずれかが望ましく、特に、ポリベンゾオキサゾール樹脂、或いは、ベンゾシクロブテン樹脂は低誘電率材料であるので、寄生容量による遅延を低減することができる。
【００１４】
また、互いに隣接する接続用端子２に接続する配線３の間に、接地電位に接続する導体層４、特に、配線３を囲む同軸配線構造の側壁部を構成する導体層４を設けることが望ましく、それによって、クロストーク等を大幅に低減することができる。
なお、各同軸配線構造の内部に設ける配線３は、１　本でも複数本でも良い。
【００１５】
上述の薄膜多層配線基板１上に電子部品６を搭載するとともに、この電子部品６を絶縁物７で封止することによって、入出力端子のピッチが狭い電子部品６に適した電子部品パッケージを構成することができる。
【００１６】
また、この電子部品パッケージを製造する場合には、支持基板上に支持基板から離れるに従って断面幅が広くなるテーパ状の接続用端子２を設けたのち、薄膜多層配線を形成し、次いで、電子部品６を薄膜多層配線と接続するように搭載したのち、電子部品６を絶縁物７で封止し、次いで、支持基板を除去すれば良い。
【００１７】
なお、この場合の支持基板は、ステンレス、アルミニウム、銅、或いは、銅合金のいずれかが好適であり、銅または銅合金は製造プロセス的に有利であるが、ステンレスまたはアルミニウムは安価であるので製造コストを低減することができる。
【００１８】
この場合、接続用端子２の支持基板との接触部は、支持基板の除去工程でエッチング液に溶解されない材料で構成することが望ましい。
例えば、支持基板が銅基板である場合、接続用端子２の銅基板と接する部分はＮｉ或いはＣｒで構成することが望ましい。
【００１９】
【発明の実施の形態】
ここで、図２乃至図６を参照して、本発明の実施の形態の半導体パッケージの製造工程を説明する。
図２（ａ）参照
まず、Ｃｕ支持基板１１上にＣｕ膜をスパッタリング法によって成膜することによってＣｕメッキシード層１２を形成したのち、厚さが、例えば、１０μｍのレジストを塗布し、ガラスマスク（図示を省略）を重ねて水銀ランプにて４００ｍＪ／ｃｍ２　の照射量で露光を行い、アルカリを含む現像液にて露光部分を溶解除去することによってメッキフレーム１３を形成する。
このときのメッキフレーム１３に設けた開口部の断面形状がテーパ状になるようにする。
【００２０】
次いで、図２（ａ）において破線の円内に示す拡大図のように、このメッキフレーム１３をマスクとして電解メッキを施すことによって、開口部に、まず、厚さが、１〜２μｍ、例えば、１μｍのＮｉメッキ層１５を形成したのち、厚さが、４〜８μｍ、例えば、４μｍのＣｕメッキ層１６を形成して厚さが５μｍの接続用端子１４を形成する。
【００２１】
図２（ｂ）参照
次いで、メッキフレーム１３を除去したのち、スピンコート法によって、厚さが、例えば、１０μｍのポリイミド樹脂を塗布したのち、例えば、８０℃で、３０分の乾燥を行い、次いで、３５０℃で、３０分加熱してポリイミド樹脂を硬化させ、絶縁層１７を形成したのち、ＣＭＰ（化学機械研磨）法を用いて、接続用端子１４の頂面が露出するまで絶縁層１７を研磨する。
【００２２】
図２（ｃ）参照
次いで、スパッタリング法を用いて全面にＣｕメッキシード層１８を形成したのち、再び、厚さが、例えば、１０μｍのレジストを塗布し、ガラスマスク（図示を省略）を重ねて水銀ランプにて４００ｍＪ／ｃｍ２　の照射量で露光を行い、アルカリを含む現像液にて露光部分を溶解除去することによってメッキフレーム１９を形成する。
この時、メッキフレーム１９は、接続用端子１４を環状に囲む形状とする。
【００２３】
次いで、このメッキフレーム１９をマスクとして電解メッキを施すことによって、厚さが、例えば、５μｍのＣｕメッキ層を形成する。
この場合、接続用端子１４上に析出したＣｕメッキ層がＣｕビア２１となり、それ以外の領域に析出したＣｕメッキ層が後述する同軸構造の底板を構成するＣｕ底板部２０となる。
【００２４】
図２（ｄ）参照
次いで、メッキフレーム１９を除去したのち、露出するＣｕメッキシード層１８をエッチング除去して、Ｃｕメッキシード層１８をＣｕメッキ層と同じ形状のパターンとすることによって、Ｃｕビア２１とＣｕ底板部２０とを電気的に分離する。
【００２５】
図３（ｅ）参照
次いで、再び、厚さが、例えば、１０μｍのレジストを塗布し、ガラスマスク（図示を省略）を重ねて水銀ランプにて４００ｍＪ／ｃｍ２　の照射量で露光を行い、アルカリを含む現像液にて露光部分を溶解除去することによってメッキフレーム２２を形成する。
この時、メッキフレーム２２は、Ｃｕビア２１の少なくとも中心部を露出するとともに、Ｃｕ底板部２０においてはストライプ状の開口部となるように形成する。
【００２６】
次いで、このメッキフレーム２２をマスクとして電解メッキを施すことによって、厚さが、例えば、５μｍのＣｕメッキ層を形成する。
この場合、Ｃｕビア２１上に析出したＣｕメッキ層がＣｕビア２３となり、それ以外の領域に析出したＣｕメッキ層が同軸構造の側壁を構成するＣｕ側壁部２４となる。
【００２７】
図３（ｆ）参照
次いで、メッキフレーム２２を除去したのち、スピンコート法を用いて全面にポリイミド樹脂を厚さが、例えば、１０μｍになるように塗布し、次いで、８０℃で、３０分の乾燥を行ったのち、３５０℃で３０加熱して樹脂を硬化させて絶縁層２５を形成する。
【００２８】
図３（ｇ）参照
次いで、ＣＭＰ法により、Ｃｕビア２３及びＣｕ側壁部２４が露出するまで絶縁層２５を研磨する。
【００２９】
図３（ｈ）参照
次いで、再び、厚さが、例えば、１０μｍのレジストを塗布し、ガラスマスク（図示を省略）を重ねて水銀ランプにて４００ｍＪ／ｃｍ２　の照射量で露光を行い、アルカリを含む現像液にて露光部分を溶解除去することによってメッキフレーム２６を形成する。
この時、メッキフレーム２６は、Ｃｕビア２３に接続するとともに、後述する半導体チップに設けた入出力端子の所定位置まで延在する形状の開口部及びＣｕ側壁部２４に対応する形状の開口部を有するパターンとなるように形成する。
【００３０】
次いで、このメッキフレーム２６をマスクとして電解メッキを施すことによって、厚さが、例えば、５μｍのＣｕメッキ層を形成する。
この場合、Ｃｕビア２３上に析出したＣｕメッキ層がＣｕ配線層２７となり、Ｃｕ側壁部２４上に析出したＣｕメッキ層が同軸構造の側壁を構成するＣｕ側壁部２８となる。
【００３１】
図４（ｉ）参照
次いで、メッキフレーム２６を除去したのち、新たに、厚さが、例えば、１０μｍのレジストを塗布し、ガラスマスク（図示を省略）を重ねて水銀ランプにて４００ｍＪ／ｃｍ２　の照射量で露光を行い、アルカリを含む現像液にて露光部分を溶解除去することによってメッキフレーム２９を形成する。
この時、メッキフレーム２９は、Ｃｕ側壁部２８に対応する形状の開口部及びＣｕ配線層２７の他端においてビアホールとなる開口部有するパターンとなるように形成する。
【００３２】
次いで、このメッキフレーム２９をマスクとして電解メッキを施すことによって、厚さが、例えば、５μｍのＣｕメッキ層を形成する。
この場合、Ｃｕ側壁部２８上に析出したＣｕメッキ層が同軸構造の側壁を構成するＣｕ側壁部３０となり、一方、図示は省略するものの、Ｃｕ配線層２７の他端に析出したＣｕメッキ層が、半導体チップに設けた入出力端子と接続するＣｕビアとなる。
【００３３】
図４（ｊ）参照
次いで、メッキフレーム２９を除去したのち、再び、スピンコート法を用いて全面にポリイミド樹脂を厚さが、例えば、１０μｍになるように塗布し、次いで、８０℃で、３０分の乾燥を行ったのち、３５０℃で３０加熱して樹脂を硬化させて絶縁層３１を形成する。
次いで、ＣＭＰ法により、Ｃｕ側壁部３０及びＣｕビア（図示を省略）が露出するまで絶縁層３１を研磨する。
【００３４】
図５（ｋ）参照
次いで、スパッタリング法を用いて全面にＣｕメッキシード層３２を形成したのち、再び、厚さが、例えば、１０μｍのレジストを塗布し、ガラスマスク（図示を省略）を重ねて水銀ランプにて４００ｍＪ／ｃｍ２　の照射量で露光を行い、アルカリを含む現像液にて露光部分を溶解除去することによってメッキフレーム（図示を省略）を形成する。
この時、メッキフレームは、Ｃｕ配線層２７の他端に設けたＣｕビアを環状に囲むパターンに形成する。
【００３５】
次いで、このメッキフレームをマスクとして電解メッキを施すことによって、厚さが、例えば、５μｍのＣｕメッキ層を形成する。
この時、Ｃｕビア上に析出したＣｕメッキ層がＣｕ接続部となり、それ以外に領域に析出したＣｕメッキ層が同軸構造の天井部を構成するＣｕ上板部３３となる。
【００３６】
次いで、メッキフレームを除去したのち、露出するＣｕメッキシード層３２をエッチング除去して、Ｃｕメッキシード層３２をＣｕメッキ層と同じ形状のパターンとすることによって、Ｃｕ上板部３３とＣｕ接続部（図示を省略）を電気的に分離する。
【００３７】
図５（ｌ）参照
次いで、Ｃｕ接続部と入出力端子３５とが接続するようにＧａＡｓからなる半導体チップ３４をフリップチップ実装する。
【００３８】
図５（ｍ）参照
次いで、半導体チップ３４の下部にエポキシ樹脂をアンダーフィル樹脂として充填したのち、上面にエポキシ樹脂をポッティングすることによってモールド樹脂３６によって封止する。
【００３９】
図６（ｎ）参照
次いで、アルカリエッチャントを用いてＣｕ支持基板１１及びＣｕメッキシード層１２を全て溶解除去したのち、露出した接続用端子１４にハンダボール３７を付ける。
この時、接続用端子１４の露出部はＮｉメッキ層１５によって構成されているので、Ｃｕのエッチャントによって溶解することはない。
【００４０】
図６（ｏ）参照
最後に、ベース樹脂層４１内に設けた配線層４４〜４６にビア４３を介して接続するバンプ４２を設けた実装回路基板４０にハンダボール３７を介して接続・実装する。
【００４１】
この様に、本発明の実施の形態においては、接続用端子１４の断面形状を、薄膜多層配線基板本体部から離れるにしたがって狭くなるテーパ状にしているので、薄膜多層配線基板本体部との接触面積が大きくなり、ハンダを用いて実装回路基板に実装する際に、ハンダの応力により接続用端子１４が剥離することがない。
【００４２】
また、この接続用端子１４は絶縁層１７により埋め込まれ、接続用端子１４のテーパ部が絶縁層１７によって押さえ込まれた構造になっているので、さらに、剥離防止の効果が高まっている。
【００４３】
以上、本発明の実施の形態を説明したが、本発明は、実施の形態で説明した構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の実施の形態においては、支持基板として銅板を用いているが、銅板に限られるものではなく、銅合金板、Ａｌ板、或いは、ステンレス板を用いても良いものである。
【００４４】
また、上記の実施の形態においては、半導体チップを高周波駆動のＧａＡｓデバイスとして説明しているが、この様な化合物半導体装置に限られるものではなく、通常のＳｉ集積回路装置にも適用されるものである。
【００４５】
さらには、実装する対象は半導体チップに限られるものではなく、強誘電体を用いた光集積回路装置等の他の電子部品も対象とするものである。
【００４６】
また、上記の実施の形態においては、薄膜多層配線基板を構成する絶縁層としてポリイミド樹脂を用いているが、ポリイミド樹脂に限られるものではなく、エポキシ樹脂を用いても良いし、或いは、ポリベンゾオキサゾール樹脂またはベンゾシクロブテン樹脂を用いても良いし、さらには、フッ素系樹脂またはポリフェニレンエーテル樹脂を用いても良いものであり、特に、ポリベンゾオキサゾール樹脂またはベンゾシクロブテン樹脂を用いた場合には、低誘電率であるので寄生容量による信号遅延を低減することが可能になる。
【００４７】
また、上記の実施の形態においては、各同軸配線構造内に設ける配線層を一本としているが、一本に限られるものではなく２本以上配置しても良いものである。
【００４８】
また、上記の実施の形態においては、同軸配線構造を構成しているが、この様な同軸配線構造は必ずしも必須ではない。
但し、互いに隣接する配線層の間に、接地電位に接続された導電性障壁を設けることが望ましい。
【００４９】
また、上記の実施の形態においては、説明を簡単にするために、配線層を単層的に構成しているが、実際には、半導体チップに密に配列された入出力端子を、二次元アレイ状の接続用端子１４に引き出すために同軸配線構造自体を多層構造にするものであり、それに伴って実際の製造工程は多層構造を形成するために各工程を繰り返して行うことになる。
【００５０】
また、上記の実施の形態においては、薄膜多層配線基板と実装回路基板とをハンダを用いて接続しているが、ハンダ接続に限られるものではなく、接続用端子１４とバンプ４２とを金属−金属接合によって直接接続させても良いものである。
【００５１】
また、上記の実施の形態においては、半導体チップの封止する絶縁物としてエポキシ樹脂を用いているが、この場合のエポキシ樹脂には、熱膨張係数を調整するためのフィラー等を混入しても良いものである。
【００５２】
また、半導体チップの封止する絶縁物は、エポキシ樹脂に限られるものではなく、他の樹脂を用いても良いものであり、さらには、低融点ガラス等の無機系絶縁物を用いても良いものである。
【００５３】
ここで、再び図１を参照して、改めて本発明の詳細な特徴を説明する。
再び、図１参照
（付記１）　中間接続用の薄膜多層配線基板１に設けた接続用端子２が、前記薄膜多層配線基板１に向かって断面幅が広くなるテーパ状であることを特徴とする薄膜多層配線基板。
（付記２）　上記接続用端子２の間を、絶縁物５で埋め込んだことを特徴とする付記１記載の薄膜多層配線基板。
（付記３）　上記薄膜多層配線基板１に設けた配線３を分離する絶縁材料が、エポキシ樹脂、ポリイミド樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂、フッ素系樹脂、或いは、ポリフェニレンエーテル樹脂のいずれかであることを特徴とする付記１または２に記載の薄膜多層配線基板。
（付記４）　上記互いに隣接する接続用端子２に接続する配線３の間に、接地電位に接続する導体層４を設けたことを特徴とする付記１乃至３のいずれか１に記載の薄膜多層配線基板。
（付記５）　上記接地電位に接続する導体層４が、上記配線３を囲む同軸配線３構造の側壁部を構成することを特徴とする付記４記載の薄膜多層配線基板。
（付記６）　上記配線３は、１　本或いは複数本設けられていることを特徴とする付記５記載の薄膜多層配線基板。
（付記７）　付記１乃至６のいずれか１に記載の薄膜多層配線基板１上に、電子部品６を搭載するとともに、前記電子部品６を絶縁物７で封止したことを特徴とする電子部品パッケージ。
（付記８）　支持基板上に前記支持基板から離れるに従って断面幅が広くなるテーパ状の接続用端子２を設けたのち、薄膜多層配線を形成し、次いで、電子部品６を前記薄膜多層配線と接続するように搭載したのち、前記電子部品６を絶縁物７で封止し、次いで、支持基板を除去することを特徴とする電子部品パッケージの製造方法。
（付記９）　上記支持基板が、ステンレス、アルミニウム、銅、或いは、銅合金のいずれかであることを特徴とする付記８記載の電子部品パッケージの製造方法。
（付記１０）　上記接続用端子２の上記支持基板と接する部分が、前記支持基板の除去工程で、エッチング液に溶解されない材料からなることを特徴とする付記９記載の電子部品パッケージの製造方法。
【００５４】
【発明の効果】
本発明によれば、接続用端子の形状はテーパ状に形成され、ハンダの応力に耐えるパッドとなるので、ハンダを用いた実装をより信頼性の高いのもにすることができ、半導体チップを実装した電子機器の信頼性の向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の半導体パッケージの途中までの製造工程の説明図である。
【図３】本発明の実施の形態の半導体パッケージの図２以降の途中までの製造工程の説明図である。
【図４】本発明の実施の形態の半導体パッケージの図３以降の途中までの製造工程の説明図である。
【図５】本発明の実施の形態の半導体パッケージの図４以降の途中までの製造工程の説明図である。
【図６】本発明の実施の形態の半導体パッケージの図５以降の製造工程の説明図である。
【図７】従来の半導体パッケージの接続用端子の構造の説明図である。
【符号の説明】
１　薄膜多層配線基板
２　接続用端子
３　配線
４　導体層
５　絶縁物
６　電子部品
７　絶縁物
８　ハンダ
９　実装回路基板
１１　Ｃｕ支持基板
１２　Ｃｕメッキシード層
１３　メッキフレーム
１４　接続用端子
１５　Ｎｉメッキ層
１６　Ｃｕメッキ層
１７　絶縁層
１８　Ｃｕメッキシード層
１９　メッキフレーム
２０　Ｃｕ底板部
２１　Ｃｕビア
２２　メッキフレーム
２３　Ｃｕビア
２４　Ｃｕ側壁部
２５　絶縁層
２６　メッキフレーム
２７　Ｃｕ配線層
２８　Ｃｕ側壁部
２９　メッキフレーム
３０　Ｃｕ側壁部
３１　絶縁層
３２　Ｃｕメッキシード層
３３　Ｃｕ上板部
３４　半導体チップ
３５　入出力端子
３６　モールド樹脂
３７　ハンダボール
４０　実装回路基板
４１　ベース樹脂層
４２　バンプ
４３　ビア
４４　配線層
４５　配線層
４６　配線層
５０　半導体パッケージ
５１　半導体チップ
５２　入出力端子
５３　モールド樹脂
５４　中間接続多層配線基板
５５　接続用端子
５６　ハンダ
６０　実装回路基板
６１　ベース樹脂層
６２　バンプ
６３　ビア
６４　配線層
６５　配線層
６６　配線層
６７　配線層
【図１】
2004079756.tif 000003
【図２】
2004079756.tif 000004
【図３】
2004079756.tif 000005
【図４】
2004079756.tif 000006
【図５】
2004079756.tif 000007
【図６】
2004079756.tif 000008
【図７】
2004079756.tif 000009