(57)【要約】　　　（修正有）【課題】デュアルダマシン配線構造の良好な加工形状が得られる半導体装置及びその製造方法を提供すること。【解決手段】基板上に少なくとも第１の層間膜３、エッチストッパ膜４、第２の層間膜５、第１のハードマスク６、第２のハードマスク７がこの順に成膜され、かつ、第２のハードマスクに溝パターン２１が形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜１０をその表面全体が平坦に成膜し、溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジスト１１を形成し、フォトレジストをエッチングマスクとして少なくとも光吸収性犠牲膜１０、第１のハードマスク６及び第２の層間膜５を、選択的に連続してエッチングする。【選択図】図１
2004079901.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも第１の層間膜、エッチストッパ膜、第２の層間膜、第１のハードマスク、第２のハードマスクがこの順に成膜され、かつ、前記第２のハードマスクに前記第１のハードマスクが露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、
前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを前記光吸収性犠牲膜上に形成する工程と、
前記フォトレジストをエッチングマスクとして、少なくとも前記光吸収性犠牲膜、前記第１のハードマスク及び前記第２の層間膜を、選択的に連続してエッチングする工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
基板上に少なくとも第１の層間膜、エッチストッパ膜、第２の層間膜、第１のハードマスク、第２のハードマスクがこの順に成膜され、かつ、前記第２のハードマスクに前記第１のハードマスクが露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去できる犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、
前記犠牲膜上に反射防止膜を成膜する工程と、
前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを前記反射防止膜上に形成する工程と、
前記フォトレジストをエッチングマスクとして少なくとも前記反射防止膜、前記犠牲膜、前記第１のハードマスク及び前記第２の層間膜を、選択的に連続してエッチングする工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
基板上に少なくともキャップ膜、第１の層間膜、エッチストッパ膜、第２の層間膜、ハードマスクがこの順に成膜され、かつ、前記ハードマスク及び前記第２の層間膜に前記エッチストッパ膜が露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、
前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを前記光吸収性犠牲膜上に形成する工程と、
前記フォトレジストをエッチングマスクとして少なくとも前記光吸収性犠牲膜、前記エッチストッパ膜及び前記第１の層間膜を、選択的に連続してエッチングする工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
基板上に少なくともキャップ膜、第１の層間膜、エッチストッパ膜、第２の層間膜、ハードマスクがこの順に成膜され、かつ、前記ハードマスク及び前記第２の層間膜に前記エッチストッパ膜が露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、
前記犠牲膜上に反射防止膜を成膜する工程と、
前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを前記反射防止膜上に形成する工程と、
前記フォトレジストをエッチングマスクとして少なくとも前記反射防止膜、前記犠牲膜、前記エッチストッパ膜及び前記第１の層間膜を、選択的に連続してエッチングする工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記エッチングの後、前記剥離液を用いて前記半導体基板から前記フォトレジスト及び前記光吸収性犠牲膜を除去する工程を含むことを特徴とする請求項１又は３記載の半導体装置の製造方法。
【請求項６】
前記エッチングの後、前記剥離液を用いて前記半導体基板から前記フォトレジスト、前記反射防止膜及び前記犠牲膜を除去する工程を含むことを特徴とする請求項２又は４記載の半導体装置の製造方法。
【請求項７】
前記半導体基板から前記フォトレジスト及び前記光吸収性犠牲膜のユニット、又は、前記フォトレジスト、前記反射防止膜及び前記犠牲膜のユニットを除去した後、前記第１のハードマスクをエッチングマスクとして、配線溝パターン及びビアパターンを形成する工程を含むことを特徴とする請求項５又は６記載の半導体装置の製造方法。
【請求項８】
前記光吸収性犠牲膜には、ＭＳＱを主成分とし、染料を含有するＭＳＱ系光吸収犠牲膜が用いられることを特徴とする請求項１、３、５及び７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記犠牲膜には、ＳＯＧ膜が用いられることを特徴とする請求項２、４、６及び７のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記ＳＯＧ膜には、側鎖に水素基若しくはアルキル基を有するシロキサンを主成分とするポリマー、又は、シルセスキオキサン系化合物を主成分とするポリマーが用いられることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記第１の層間膜には、無機系絶縁物又は有機系絶縁物が用いられ、
前記第２の層間膜には、無機系絶縁物又は有機系絶縁物が用いられることを特徴とする請求項１乃至１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記無機系絶縁物には、側鎖に水素基若しくはアルキル基を有するシロキサンを主成分とするポリマー、又は、シルセスキオキサン系化合物を主成分とするポリマーが用いられることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記有機系絶縁物には、芳香族化合物を主成分とするポリマーが用いられることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１４】
前記第１の層間膜と前記第２の層間膜には、共通の材料が用いられることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置の製造方法。
【請求項１５】
基板上に少なくとも第１の層間膜、エッチストッパ膜、第２の層間膜、第１のハードマスク、第２のハードマスクがこの順に積層し、かつ、前記第２のハードマスクに前記第１のハードマスクが露出する溝パターンを有する中間製品としての半導体装置において、
表面全体が平坦になるように前記溝パターンに埋め込まれて成膜されるとともに、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜と、
前記光吸収性犠牲膜上に形成されるとともに、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストと、
を備えることを特徴とする半導体装置。
【請求項１６】
基板上に少なくとも第１の層間膜、エッチストッパ膜、第２の層間膜、第１のハードマスク、第２のハードマスクがこの順に積層し、かつ、前記第２のハードマスクに前記第１のハードマスクが露出する溝パターンを有する中間製品としての半導体装置において、
表面全体が平坦になるように前記溝パターンに埋め込まれて成膜されるとともに、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去できる犠牲膜と、
前記犠牲膜上に成膜された反射防止膜と、
前記反射防止膜上に形成されるとともに、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストと、を備えることを特徴とする半導体装置。
【請求項１７】
基板上に少なくともキャップ膜、第１の層間膜、エッチストッパ膜、第２の層間膜、ハードマスクがこの順に積層し、かつ、前記ハードマスク及び前記第２の層間膜に前記エッチストッパ膜が露出する溝パターンを有する中間製品としての半導体装置において、
表面全体が平坦になるように前記溝パターンに埋め込まれて成膜されるとともに、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜と、
前記光吸収性犠牲膜上に形成されるとともに、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストと、
を備えることを特徴とする半導体装置。
【請求項１８】
基板上に少なくともキャップ膜、第１の層間膜、エッチストッパ膜、第２の層間膜、ハードマスクがこの順に積層し、かつ、前記ハードマスク及び前記第２の層間膜に前記エッチストッパ膜が露出する溝パターンを有する中間製品としての半導体装置において、
表面全体が平坦になるように前記溝パターンに埋め込まれて成膜されるとともに、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な犠牲膜と、
前記犠牲膜上に成膜される反射防止膜と、
前記反射防止膜上に形成されるとともに、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストと、を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デュアルダマシン配線構造を形成する半導体装置及びその製造方法に関し、特に、良好な加工形状が得られる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置の多層配線を形成する方法として埋め込み配線（ダマシン）技術が有効である。その中でも、上層の配線が形成される配線溝と、前記上層配線と下層配線（又は基板）とを接続するビアホール（又はコンタクトホール）とを絶縁膜に形成した後、前記配線溝とビアホールとに同じ金属膜を埋め込んで配線とビアとを一体に形成するデュアルダマシン技術は、製造工程の簡略化及び迅速化により、製造コストを著しく低減することができるという利点がある。
【０００３】
従来の配線層間膜上に形成された２層のハードマスクを用いてＣｕデュアルダマシン配線の形成方法（デュアルハードマスク法）の一例を以下に示す。
【０００４】
まず、Ｃｕ下層配線層１０１上に、キャップ膜１０２、ビア層間膜１０３、エッチストッパ膜１０４、配線層間膜１０５、第１のハードマスク１０６、第２のハードマスク１０７、を順次形成した半導体基板上に第１の反射防止膜１０８（有機ＢＡＲＣ）を成膜し、その上に配線幅相当の間口幅の開口パターンを有する第１のフォトレジスト１０９を形成する（図５（Ａ）参照）。次に、第１のフォトレジスト１０９をエッチングマスクとして第１の反射防止膜１０８及び第２のハードマスク１０７を、第１のハードマスク１０６が露出するまで、ドライエッチングすることにより所望の溝パターン１２１（配線幅相当の溝）を形成し、第１のフォトレジスト１０９及び第１の反射防止膜１０８を除去する（図５（Ｂ）参照）。次に、基板上に第２の反射防止膜１１３（有機ＢＡＲＣ）を成膜し（図５（Ｃ）参照）、その上にビア径相当の間口幅の開口パターンを有する第２のフォトレジスト１１１を形成する（図５（Ｄ）参照）。次に、第２のフォトレジスト１１１をエッチングマスクとして第２の反射防止膜１１３、第１のハードマスク１０６及び配線層間膜１０５を、エッチストッパ膜１０４が露出するまで、選択的に連続してドライエッチングすることにより所望の溝パターン１２２（ビア径相当の溝）を形成し（図５（Ｅ）参照）、その後、第２のフォトレジスト１１１及び第２の反射防止膜１１３を除去する（図５（Ｆ）参照）。次に、第２のハードマスク１０７をエッチングマスクとして第１のハードマスク１０６若しくはエッチストッパ膜１０４を選択的又は同時にドライエッチングし、続けて配線層間膜１０５若しくはビア層間膜１０３を、エッチストッパ膜１０４若しくはキャップ膜１０２が露出するまで、選択的又は同時にドライエッチングすることにより配線溝１２３及びビアホール１２４を形成する（図５（Ｇ）参照）。
【０００５】
次に、露出したキャップ膜１０２を、Ｃｕ下層配線層１０１が露出するまで、エッチバック法によりエッチングし、Ｃｕ下層配線層１０１の一部が露出した基板を洗浄した後、基板上に（シード膜、メタルバリア膜を成膜した後）Ｃｕメッキ膜をビアホール及び配線溝に埋め込まれるまで成膜し、その後、Ｃｕメッキ膜及びメタルバリア膜をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ；化学的機械的研磨）を行うことによって平坦化する（図示せず）。これにより、Ｃｕ下層配線層と電気的に接続するＣｕデュアルダマシン配線が形成される。
【０００６】
【発明が解決しようとする課題】
しかし、従来のデュアルハードマスク法ではデュアルダマシン配線構造の良好な加工形状を得ることが困難である。その理由は、以下の通りである。
【０００７】
第１の理由として、第２のハードマスク１０７が通常の膜厚だと、溝パターン１２２（ビア径相当の溝）を形成した後に第２のハードマスク１０７をエッチングマスクとしてドライエッチングする際、第２のハードマスク１０７がいわゆる片落ちによって間口幅が広がり、配線形状が劣化する（安定しない）といった問題が生ずる（図６（Ｂ）参照）。
【０００８】
第２の理由として、前記第１の理由で説明した問題を解決すべく、第２のハードマスク１０７の膜厚を通常の膜厚よりも厚膜化する場合があるが、第２のハードマスク１０７を厚膜化すると、大きな段差を作ることになる結果、第２の反射防止膜１１３（有機ＢＡＲＣ）を通常の膜厚で成膜すると、第２のハードマスク１０７に形成された溝の側壁近傍における第２の反射防止膜１１３の膜厚と、側壁から離れたところの第２の反射防止膜１１３の膜厚と、が大きく異なってくる（図７（Ａ）参照）。その結果、側壁近傍に形成される開口パターン１１１ａと、側壁から離れたところに形成される開口パターン１１１ｂと、を第２のフォトレジスト１１１に同時に形成しようとすると、ＤＯＦ（焦点深度）マージンが取れにくくなり、パターン解像度が低下するといった問題がある（図７（Ｂ）参照）。
【０００９】
第３の理由として、前記第２の理由で説明した問題を解決すべく、第２のハードマスク１０７に形成された溝に第２の反射防止膜１１３を埋め込んで第２の反射防止膜１１３の表面を平坦化することが考えられるが（図８（Ａ）参照）、この場合、ＤＯＦマージンが取れやすくなるものの、第２のフォトレジスト１１１と第２の反射防止膜１１３との選択比が十分にとれず、前記第２の理由で説明したものよりもいっそう反射防止膜の膜厚が厚くなるため、エッチングを行うと第２のフォトレジスト１１１の間口幅が広がったり、第２のフォトレジスト１１１の膜厚が足りなくなるといった問題がある（図８（Ｂ）参照）。
【００１０】
第４の理由として、第２の反射防止膜を除去するためにプラズマ剥離を使うことが必須であるが、プラズマ剥離時に配線層間膜に形成された溝の側壁面がダメージを受けることにより寸法が多少大きくなり、この後に行なうエッチングによって形成されるビアホールが所望のビア径で得られないといった問題がある。
【００１１】
第５の理由として、配線層間膜が有機絶縁膜の場合は、エッチングの際、第２のフォトレジストと有機絶縁膜との選択比が十分にとれないため、良好な溝パターンを得ることが困難である。
【００１２】
第６の理由として、配線パターンの微細化に伴い、前記第１〜第５の理由に示した問題点が顕著になり、良好な加工形状を得ることがより一層困難となる。
【００１３】
本発明の第１の目的は、デュアルダマシン配線構造の良好な加工形状が得られる半導体装置及びその製造方法を提供することである。
【００１４】
本発明の第２の目的は、配線層間膜の側壁面にダメージを与えない半導体装置及びその製造方法を提供することである。
【００１５】
本発明の第３の目的は、配線パターンが微細化されても、良好な加工形状が得られる半導体装置及びその製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明の第１の視点においては、デュアルダマシン配線構造を形成する半導体装置の製造方法において、基板上に少なくとも第１の層間膜、エッチストッパ膜、第２の層間膜、第１のハードマスク、第２のハードマスクがこの順に成膜され、かつ、前記第２のハードマスクに前記第１のハードマスクが露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを前記光吸収性犠牲膜上に形成する工程と、前記フォトレジストをエッチングマスクとして少なくとも前記光吸収性犠牲膜、前記第１のハードマスク及び前記第２の層間膜を、選択的に連続してエッチングする工程と、を含むことを特徴とする。この構成によれば、フォトレジストの開口部から露出する光吸収性犠牲膜の表面が平坦であり、かつ、フォトレジストと光吸収性犠牲膜の選択比がとれることから、エッチングの際、フォトレジストの開口部の間口幅が安定し、デュアルダマシン配線構造の良好な加工形状が得られる。
【００１７】
本発明の第２の視点においては、デュアルダマシン配線構造を形成する半導体装置の製造方法において、基板上に少なくとも第１の層間膜、エッチストッパ膜、第２の層間膜、第１のハードマスク、第２のハードマスクがこの順に成膜され、かつ、前記第２のハードマスクに前記第１のハードマスクが露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去できる犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、前記犠牲膜上に反射防止膜を成膜する工程と、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを前記反射防止膜上に形成する工程と、前記フォトレジストをエッチングマスクとして少なくとも前記反射防止膜、前記犠牲膜、前記第１のハードマスク及び前記第２の層間膜を、選択的に連続してエッチングする工程と、を含むことを特徴とする。この構成によれば、フォトレジストの開口部から露出する反射防止膜の表面が平坦であり、かつ、反射防止膜を一定膜厚で薄くできるので、エッチングの際、フォトレジストの開口部の間口の後退が抑えられ、デュアルダマシン配線構造の良好な加工形状が得られる。
【００１８】
本発明の第３の視点においては、デュアルダマシン配線構造を形成する半導体装置の製造方法において、基板上に少なくともキャップ膜、第１の層間膜、エッチストッパ膜、第２の層間膜、ハードマスクがこの順に成膜され、かつ、前記ハードマスク及び前記第２の層間膜に前記エッチストッパ膜が露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを前記光吸収性犠牲膜上に形成する工程と、前記フォトレジストをエッチングマスクとして少なくとも前記光吸収性犠牲膜、前記エッチストッパ膜及び前記第１の層間膜を、選択的に連続してエッチングする工程と、を含むことを特徴とする。この構成によれば、フォトレジストの開口部から露出する光吸収性犠牲膜の表面が平坦であり、かつ、フォトレジストと光吸収性犠牲膜の選択比が十分にとれることから、エッチングの際、フォトレジストの開口部の間口の後退が抑えられ、深い溝を形成することができる。
【００１９】
本発明の第４の視点においては、デュアルダマシン配線構造を形成する半導体装置の製造方法において、基板上に少なくともキャップ膜、第１の層間膜、エッチストッパ膜、第２の層間膜、ハードマスクがこの順に成膜され、かつ、前記ハードマスク及び前記第２の層間膜に前記エッチストッパ膜が露出する溝パターンが形成された半導体基板上に、少なくともフォトレジストのエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な犠牲膜を、その表面全体が平坦になるように前記溝パターンに埋め込んで成膜する工程と、前記犠牲膜上に反射防止膜を成膜する工程と、前記溝パターンの領域上に前記溝パターンの間口幅よりも小さい間口幅の開口パターンを有するフォトレジストを前記反射防止膜上に形成する工程と、前記フォトレジストをエッチングマスクとして少なくとも前記反射防止膜、前記犠牲膜、前記エッチストッパ膜及び前記第１のの層間膜を、選択的に連続してエッチングする工程と、を含むことを特徴とする。この構成によれば、フォトレジストの開口部から露出する反射防止膜の表面が平坦であり、かつ、反射防止膜を一定膜厚で薄くできるので、エッチングの際、フォトレジストの開口部の間口の後退が抑えられ、深い溝を形成することができる。
【００２０】
なお、本発明の第１〜４の視点の半導体装置の製造方法の中間工程で製造される中間製品としての半導体装置（例えば、犠牲膜又は光吸収性犠牲膜を成膜し、フォトレジストを形成したもの）とすることが好ましい。
【００２１】
【発明の実施の形態】
本発明の一実施形態について図面を用いて説明する。図１は、本発明の一実施形態に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【００２２】
デュアルダマシン配線構造を形成する半導体装置の製造方法において、基板（Ｃｕ下層配線層１を有する基板）上に少なくともキャップ膜２、第１の層間膜３、エッチストッパ膜４、第２の層間膜５、第１のハードマスク６、第２のハードマスク７がこの順に成膜され、かつ、前記第２のハードマスク７に前記第１のハードマスク６が露出する溝パターン２１が形成された半導体基板上に、少なくともフォトレジスト１１のエッチングレートと相互に異なり、かつ、剥離液を用いて除去可能な光吸収性犠牲膜１０を、その表面全体が平坦になるように前記溝パターン２１に埋め込んで成膜する工程（図１（Ｃ）参照）と、前記溝パターン２１の領域上に前記溝パターン２１の間口幅よりも小さい間口幅の開口パターンを有するフォトレジスト１１を前記光吸収性犠牲膜１０上に形成する工程（図１（Ｄ）参照）と、前記フォトレジスト１１をエッチングマスクとして少なくとも前記光吸収性犠牲膜１０、前記第１のハードマスク６及び前記第２の層間膜５を、選択的に連続してエッチングする工程（図１（Ｅ）参照）と、を含むことにより、フォトレジスト１１と光吸収性犠牲膜１０との選択比がとれ、かつ、フォトレジスト１１に形成された開口パターンの間口幅の寸法が安定した状態でエッチングが可能となり、第１の層間膜３が有機膜又は無機膜であっても良好な加工形状を得ることが可能となる。
【００２３】
ここで、キャップ膜２は、ビアホールが形成される際のエッチングをストップさせるハードマスクであり、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ等を用いることができる。キャップ膜２は、エッチストッパ膜４と同一材料を用いてもよい。
【００２４】
第１の層間膜（ビア層間膜３）は、ビアホール（ビアパターン）が形成される層間絶縁膜であり、例えば、シリコン酸化膜、Ｌｏｗ−ｋ膜等を用いることができる。Ｌｏｗ−ｋ膜としては、ＳｉＯＦ、ＳｉＯＢ、ＢＮ、ＳｉＯＣ、多孔質シリカ膜などの無機系絶縁膜、メチル基含有ＳｉＯ２、ＨＳＱ（ｈｙｄｒｏｇｅｎｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ポリイミド系膜、パリレン系膜、ポリテトラフルオロエチレン系膜、その他共重合膜、フッ素ドープアモルファスカーボン膜などの有機系絶縁膜等を用いることができる。無機系絶縁膜として、側鎖に水素基若しくはアルキル基を有するシロキサンを主成分とするポリマー、若しくは、シルセスキオキサン系化合物を主成分とするポリマーであることが好ましく、有機系絶縁膜として、芳香族化合物を主成分とするポリマーであることが好ましい。
【００２５】
エッチストッパ膜４は、配線層間膜５に配線溝（配線パターン）が形成される際のエッチングをストップさせるとともに、ビア層間膜３にビアホール（ビアパターン）を形成するときのエッチングマスクとなるハードマスクであり、例えば、ＳｉＣ、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ等を用いることができる。エッチストッパ膜４は、第１のハードマスク６と同一材料を用いてもよい。
【００２６】
第２の層間膜（配線層間膜５）は、配線溝（配線パターン）が形成される層間絶縁膜であり、例えば、ビア層間膜３と同様にＳｉＯ２、Ｌｏｗ−ｋ膜等を用いることができる。配線層間膜５は、ビア層間膜３と同時にエッチングする場合には、ビア層間膜３の材料と共通することが好ましい。
【００２７】
第１のハードマスク６は、第２のハードマスク７に溝パターンが形成される際のエッチングをストップさせるハードマスクであり、例えば、ＳｉＣＮ、ＳｉＣ、ＳｉＮ、ＳｉＯＮ等を用いることができる。なお、第１のハードマスク６は、エッチングの際の選択比を利用するので、第２のハードマスク７と異なる材料を使用する。第１のハードマスク６は、エッチストッパ膜４と同一材料を使用してもよい。
【００２８】
第２のハードマスク７は、配線層間膜５のパターン形成（配線パターン若しくはビアパターン）のエッチングマスクとして用いられるハードマスクであり、例えば、ＳｉＣＮ、ＳｉＣ、ＳｉＮ、ＳｉＯＮ等を用いることができる。なお、第２のハードマスク７は、エッチングの際に選択比を利用するので、第１のハードマスク６と異なる材料を使用する。
【００２９】
反射防止膜８は、例えば、有機ＢＡＲＣ（ｂｏｔｔｏｍ　ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ　ｃｏａｔ）を用いることができ、反射防止膜形成用組成物を塗布（スピンコーティング）し、２００℃で９０秒間プリベークして成膜することができる。反射防止膜形成用組成物には、例えば、ポリマー材料、吸光剤（吸光部位）、酸触媒、有機溶剤、水を含有する東京応化工業社製の反射防止膜形成用組成物（特開２００１−９２１２２号公報参照）又はクラリアント社製の反射防止膜形成用組成物（国際公開番号ＷＯ　００／０１７５２参照）が用いることができる。有機ＢＡＲＣを使うと下地からの反射が少なくなるので、フォトレジストのより微細な露光が可能になる。
【００３０】
フォトレジスト９、１１は、通常の形成方法で形成され、例えば、フォトレジスト組成物を塗布（スピンコーティング）し、ホットプレートを用いて９５℃で９０秒間プリベークして膜厚４００ｎｍに調整したフォトレジスト膜を成膜し、その後、フォトレジスト膜（化学増幅ポジ型フォトレジスト）を成膜した基板をＡｒＦエキシマレーザースキャナ（ニコン社製ＮＳＲ−Ｓ３０２Ａ）を用いて最適な露光量とフォーカスで露光し、露光後直ちに１０５℃で９０秒間ポストベークし、現像液２．３８重量％のテトラメチルアンモニウムヒドロキシドの水溶液で６０秒間現像を行なうことにより形成することができる。フォトレジスト組成物には、例えば、通常のベース樹脂、酸発生剤、塩基性化合物、溶剤を含む化学増幅ポジ型フォトレジスト組成物が用いることができる。
【００３１】
ＭＳＱ系光吸収犠牲膜１０は、例えば、ＭＳＱ系光吸収犠牲膜形成用組成物を塗布（スピンコーティング）し、１５０〜２５０℃で９０秒間プリベークして成膜される。ＭＳＱ系光吸収犠牲膜形成用組成物は、ＭＳＱ（ｍｅｔｈｙｌｓｉｌｓｅｓｑｕｉｏｘａｎｅ）を主成分とし、染料を含有する。染料は、下地からの反射を少なくしフォトレジストの微細な露光を可能にするものが選ばれる。ＭＳＱ系光吸収犠牲膜１０は、フォトレジスト１１、第１のハードマスク６、配線層間膜５及びエッチストッパ膜４とそれぞれ選択比が取れるものが選ばれる。ＭＳＱ系光吸収犠牲膜１０は、非常に低濃度の希フッ酸あるいはフッ化アンモニウム含有の有機剥離液で除去できる。ＭＳＱ系光吸収犠牲膜１０を除去する際、補助的にＯ２、Ｎ２Ｏ若しくはＨ２Ｏプラズマアッシングすることがある。
【００３２】
なお、ここでの半導体基板は、基板上に少なくとも第１の層間膜３、エッチストッパ膜４、第２の層間膜５、第１のハードマスク６、第２のハードマスク７がこの順に成膜されたものであるが、他の膜が介在していてもよく、ハードマスクが３層以上あるものであってもよい。また、フォトレジスト１１をエッチングマスクとしてエッチングする際、エッチストッパ膜４が露出するまでエッチングするだけでなく、これより深くエッチングしてもよい。
【００３３】
【実施例】
本発明の実施例１について図面を用いて説明する。図１は、本発明の実施例１に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【００３４】
まず、表面に露出するＣｕ下層配線１が形成された基板表面に、基板側から順にキャップ膜２（ＳｉＣＮ；膜厚５０ｎｍ）、ビア層間膜３（ＳｉＯＣ；膜厚３５０〜４００ｎｍ）、エッチストッパ膜４（ＳｉＣ；膜厚５０ｎｍ）、配線層間膜５（ＳｉＯＣ；膜厚３００ｎｍ）、第１のハードマスク６（ＳｉＯ２；膜厚５００ｎｍ）、第２のハードマスク７（ＳｉＮ；膜厚１５００ｎｍ）をＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法若しくは塗布法により成膜する（ステップＡ１；図１（Ａ）参照）。
【００３５】
次に、第２のハードマスク７上に反射防止膜８（有機ＢＡＲＣ；膜厚５０ｎｍ）を成膜し、その上に配線幅相当の間口幅の開口パターンを有する第１のフォトレジスト９（膜厚４００ｎｍ）を形成して（図１（Ａ）参照）、第１のフォトレジスト９をエッチングマスクとして反射防止膜８及び第２のハードマスク７を、第１のハードマスク６が露出するまで、ドライエッチング（プラズマエッチング）することにより、第２のハードマスク７を所望の溝パターン２１（配線幅相当の溝）に形成し、その後、第１のフォトレジスト９及び反射防止膜８をＯ２プラズマアッシングし、その後、有機剥離液を用いて除去する（ステップＡ２；図１（Ｂ）参照）。
【００３６】
次に、ＭＳＱ系光吸収犠牲膜１０（第２のハードマスク７表面からの膜厚３００ｎｍ）を、表面が平坦になるように第２のハードマスク７に形成された溝パターン２１に埋め込んで、成膜し（図１（Ｃ）参照）、その後、成膜したＭＳＱ系光吸収犠牲膜１０表面にビア径相当の間口幅の開口パターンを有する第２のフォトレジスト１１（膜厚４００ｎｍ）を形成する（ステップＡ３；図１（Ｄ）参照）。
【００３７】
次に、第２のフォトレジスト１１をエッチングマスクとしてＭＳＱ系光吸収犠牲膜１０、第１のハードマスク６及び配線層間膜５を、エッチストッパ膜４が露出するまで、選択的に連続してドライエッチングすることにより予備的なビアパターン２２（０．１３μｍルールではφ０．２μｍ）を形成し（図１（Ｅ）参照）、その後、第２のフォトレジスト１１及びＭＳＱ系光吸収犠牲膜１０を有機剥離液（例えば、ＮＨ４Ｆ系）を用いて除去（ウェット剥離）する（ステップＡ４；図１（Ｆ）参照）。
【００３８】
ここで、この工程（図１（Ｄ）から（Ｅ）の間の工程）でのエッチングは、各層（１０、６、５）が選択的にエッチングできるように、ＣｘＦｙ、ＣｘＨｙＦｚ、Ａｒ、Ｎ２、Ｏ２等のエッチングガスを順次調整しながら行なわれる。
【００３９】
次に、第２のハードマスク７をエッチングマスクとして、第１のハードマスク６及びエッチストッパ膜４を同時にドライエッチングし、続けて配線層間膜５及びビア層間膜３を、エッチストッパ膜４及びキャップ膜２が露出するまで、同時にドライエッチングすることにより、配線溝２３及びビアホール２４（０．１３μｍルールではφ０．２μｍ）を形成する（ステップＡ５；図１（Ｇ）参照）。
【００４０】
次に、露出するキャップ膜２を、Ｃｕ下層配線層１が露出するまで、エッチバック法によりエッチングし、Ｃｕ下層配線層１の一部が露出した基板を洗浄した後、基板上に（シード膜、メタルバリア膜を成膜した後）Ｃｕメッキ膜をビアホール及び配線溝に埋め込まれるまで成膜し、その後、Ｃｕメッキ膜及び第２のハードマスク７をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ；化学的機械的研磨）を行うことによって平坦化（第１のハードマスク６が研磨されてほとんどなくなるまで）する（図示せず）。これにより、下部Ｃｕ配線層と電気的に接続するデュアルダマシン配線が形成される。
【００４１】
次に、本発明の実施例２について説明する。実施例２は、実施例１に係る半導体装置の製造方法とほぼ同様であるが、ビア層間膜３及び配線層間膜５に有機ポリマーを用いた点が異なる（図１参照）。ＭＳＱ光吸光犠牲膜１０は、有機ポリマーとも選択比がとれるため、実施例１のステップＡ４におけるエッチング（図１（Ｅ）参照）を行なっても、ＭＳＱ光吸光犠牲膜１０の寸法を良好に保ちながら配線層間膜５に係る有機ポリマーをエッチングすることができ、良好な加工形状を得ることができる。なお、ここでのエッチングも、各層（１０、６、５）が選択的にエッチングできるように、ＣｘＦｙ、ＣｘＨｙＦｚ、Ａｒ、Ｎ２、Ｏ２等のエッチングガスを順次調整しながら行なわれる。
【００４２】
次に、本発明の実施例３について図面を用いて説明する。図２は、本発明の実施例３に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【００４３】
まず、表面に露出するＣｕ下層配線が形成された基板表面に、基板側から順にキャップ膜２（ＳｉＣＮ；膜厚５０ｎｍ）、ビア層間膜３（ＳｉＯＣ；膜厚３５０〜４００ｎｍ）、エッチストッパ膜４（ＳｉＣ；膜厚５０ｎｍ）、配線層間膜５（ＳｉＯＣ；膜厚３００ｎｍ）、第１のハードマスク６（ＳｉＯ２；膜厚５００ｎｍ）、第２のハードマスク７（ＳｉＮ；膜厚１５００ｎｍ）をＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法若しくは塗布法により成膜する（図２（Ａ）参照）。
【００４４】
次に、第２のハードマスク７上に第１の反射防止膜８（有機ＢＡＲＣ；膜厚５０ｎｍ）を成膜し、その上に配線幅相当の間口幅の開口パターンを有する第１のフォトレジスト９（膜厚４００ｎｍ）を形成して（図２（Ａ）参照）、第１のフォトレジスト９をエッチングマスクとして第１の反射防止膜８及び第２のハードマスク７を、第１のハードマスク６が露出するまで、ドライエッチング（プラズマエッチング）することにより、第２のハードマスク７を所望の溝パターン２１（配線幅相当の溝）に形成し、その後、第１のフォトレジスト９及び第１の反射防止膜８をＯ２プラズマアッシングし、その後、有機剥離液を用いて除去する（図２（Ｂ）参照）。
【００４５】
次に、ＳＯＧ犠牲膜１２（第２のハードマスク７表面からの膜厚３００ｎｍ）を、表面が平坦になるように第２のハードマスク７に形成された溝パターン２１に埋め込んで、成膜する（図２（Ｃ）参照）。その後、ＳＯＧ犠牲膜１２表面に第２の反射防止膜１３（有機ＢＡＲＣ；膜厚５０ｎｍ）を成膜し、ビア径相当の間口幅の開口パターンを有する第２のフォトレジスト１１（膜厚４００ｎｍ）を形成する（図２（Ｄ）参照）。
【００４６】
ここで、ＳＯＧ（ｓｐｉｎ　ｏｎ　ｇｌａｓｓ）犠牲膜１２は、有機ケイ素系ポリマー（例えば、側鎖に水素基若しくはアルキル基を有するシロキサンを主成分とするポリマー、シルセスキオキサン系化合物を主成分とするポリマーなど）を有機溶剤（アルコールなど）に溶かした組成物を回転塗布した後に１００〜２００℃で６０秒間プリベークして成膜される。ＳＯＧ犠牲膜１２は、フォトレジストとの選択比が取れる。非常に低濃度の希フッ酸あるいはフッ化アンモニウム含有の有機剥離液で除去できる。
【００４７】
次に、第２のフォトレジスト１１をエッチングマスクとして第２の反射防止膜１３、ＳＯＧ犠牲膜１２、第１のハードマスク６及び配線層間膜５を、エッチストッパ膜４が露出するまで、選択的に連続してドライエッチングすることにより予備的なビアパターン２２（０．１３μｍルールではφ０．２μｍ）を形成し（図２（Ｅ）参照）、その後、第２のフォトレジスト１１、第２の反射防止膜１３及びＳＯＧ犠牲膜１２を有機剥離液を用いて除去する（図２（Ｆ）参照）。
【００４８】
ここで、この工程（図２（Ｄ）から（Ｅ）の間の工程）でのエッチングは、各層（１２、６、５）が選択的にエッチングできるように、ＣｘＦｙ、ＣｘＨｙＦｚ、Ａｒ、Ｎ２、Ｏ２等のエッチングガスを順次調整しながら行なわれる。
【００４９】
次に、第２のハードマスク７をエッチングマスクとして、第１のハードマスク６及びエッチストッパ膜４を同時にドライエッチングし、続けて配線層間膜５及びビア層間膜３を、エッチストッパ膜４及びキャップ膜２が露出するまで、同時にドライエッチングすることにより、配線溝２３及びビアホール２４（０．１３μｍルールではφ０．２μｍ）を形成する（図２（Ｇ）参照）。
【００５０】
次に、露出するキャップ膜２を、Ｃｕ下層配線層１が露出するまで、エッチバック法によりエッチングし、Ｃｕ下層配線層１の一部が露出した基板を洗浄した後、基板上に（シード膜、メタルバリア膜を成膜した後）Ｃｕメッキ膜をビアホール及び配線溝に埋め込まれるまで成膜し、その後、Ｃｕメッキ膜及び第１のハードマスク６をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ；化学的機械的研磨）を行うことによって平坦化（第１のハードマスク６が研磨されてほとんどなくなるまで）する。これにより、下部Ｃｕ配線層と電気的に接続するデュアルダマシン配線が形成される。
【００５１】
次に、本発明の実施例４について図面を用いて説明する。図３は、本発明の実施例４に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【００５２】
まず、表面に露出するＣｕ下層配線１が形成された基板表面に、基板側から順にキャップ膜２（ＳｉＣＮ；膜厚５０ｎｍ）、ビア層間膜３（ＳｉＯＣ；膜厚３５０〜４００ｎｍ）、エッチストッパ膜４（ＳｉＣ；膜厚５０ｎｍ）、配線層間膜５（ＳｉＯＣ；膜厚３００ｎｍ）、ハードマスク６（ＳｉＯ２；膜厚５００ｎｍ）をＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法若しくは塗布法により成膜する（図３（Ａ）参照）。
【００５３】
次に、ハードマスク６上に第１の反射防止膜８（有機ＢＡＲＣ；膜厚５０ｎｍ）を成膜し、その上に配線幅相当の間口幅の開口パターンを有する第１のフォトレジスト９（膜厚４００ｎｍ）を形成して（図３（Ａ）参照）、第１のフォトレジスト９をエッチングマスクとして第１の反射防止膜８、ハードマスク６及び配線層間膜５を、エッチストッパ膜４が露出するまで、選択的に連続してドライエッチングすることにより、配線パターン２３を形成し（図３（Ｂ）参照））、その後、第１のフォトレジスト９及び第１の反射防止膜８を有機剥離液を用いて除去する（図３（Ｃ）参照）。
【００５４】
次に、ＭＳＱ光吸収犠牲膜１０（ハードマスク６表面からの膜厚５００ｎｍ）を、表面が平坦になるように配線パターン２３に埋め込んで、成膜する（図３（Ｄ）参照）。その後、ＭＳＱ光吸収犠牲膜１０表面にビア径相当の間口幅の開口パターンを有する第２のフォトレジスト１１（膜厚４００ｎｍ）を形成する（図３（Ｅ）参照）。
【００５５】
次に、第２のフォトレジスト１１をエッチングマスクとして、ＭＳＱ光吸収犠牲膜１０、エッチストッパ膜４及びビア層間膜３を、キャップ膜２が露出するまで、選択的に連続してドライエッチングすることにより、ビアホール２４（０．１３μｍルールではφ０．２μｍ程度）を形成し（図３（Ｆ）参照）、その後、第２のフォトレジスト１１及びＭＳＱ光吸収犠牲膜１０を有機剥離液（例えば、ＮＨ４Ｆ系）を用いて除去する（図３（Ｇ）参照）。
【００５６】
ここで、この工程（図３（Ｅ）から（Ｆ）の間の工程）でのエッチングは、各層（１０、４、３）が選択的にエッチングできるように、ＣｘＦｙ、ＣｘＨｙＦｚ、Ａｒ、Ｎ２、Ｏ２等のエッチングガスを順次調整しながら行なわれる。
【００５７】
次に、露出するキャップ膜２を、Ｃｕ下層配線層１が露出するまで、エッチバック法によりエッチングし、Ｃｕ下層配線層１の一部が露出した基板を洗浄した後、基板上に（シード膜、メタルバリア膜を成膜した後）Ｃｕメッキ膜をビアホール及び配線溝に埋め込まれるまで成膜し、その後、Ｃｕメッキ膜をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ；化学的機械的研磨）を行うことによって平坦化（ハードマスク６が研磨されてほとんどなくなるまで）する。これにより、下部Ｃｕ配線層と電気的に接続するデュアルダマシン配線が形成される。
【００５８】
次に、本発明の実施例５について図面を用いて説明する。図４は、本発明の実施例５に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【００５９】
まず、表面に露出するＣｕ下層配線１が形成された基板表面に、基板側から順にキャップ膜２（ＳｉＣＮ；膜厚５０ｎｍ）、ビア層間膜３（ＳｉＯＣ；膜厚３５０〜４００ｎｍ）、エッチストッパ膜４（ＳｉＣ；膜厚５０ｎｍ）、配線層間膜５（ＳｉＯＣ；膜厚３００ｎｍ）、ハードマスク６（ＳｉＯ２；膜厚５００ｎｍ）をＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法若しくは塗布法により成膜する（図４（Ａ）参照）。
【００６０】
次に、ハードマスク６上に第１の反射防止膜８（有機ＢＡＲＣ；膜厚５０ｎｍ）を成膜し、その上に配線幅相当の間口幅の開口パターンを有する第１のフォトレジスト９（膜厚４００ｎｍ）を形成して（図４（Ａ）参照）、第１のフォトレジスト９をエッチングマスクとして第１の反射防止膜８、ハードマスク６及び配線層間膜５を、エッチストッパ膜４が露出するまで、選択的に連続してドライエッチングすることにより、配線パターン２３を形成し（図４（Ｂ）参照））、その後、第１のフォトレジスト９及び第１の反射防止膜８を有機剥離液を用いて除去する（図４（Ｃ）参照）。
【００６１】
次に、ＳＯＧ犠牲膜１２（ハードマスク６表面からの膜厚５００ｎｍ）を、表面が平坦になるように配線パターン２３に埋め込んで、成膜する（図４（Ｄ）参照）。その後、ＳＯＧ犠牲膜１２表面に第２の反射防止膜１３（有機ＢＡＲＣ；膜厚５０ｎｍ）を成膜し、その上にビア径相当の間口幅の開口パターンを有する第２のフォトレジスト１１（膜厚４００ｎｍ）を形成する（図４（Ｅ）参照）。
【００６２】
次に、第２のフォトレジスト１１をエッチングマスクとして、第２の反射防止膜１３、ＳＯＧ犠牲膜１２、エッチストッパ膜４及びビア層間膜３を、キャップ膜２が露出するまで、選択的に連続してドライエッチングすることにより、ビアホール２４（０．１３μｍルールではφ０．２μｍ程度）を形成し（図４（Ｆ）参照）、その後、第２のフォトレジスト１１、第２の反射防止膜１３及びＳＯＧ犠牲膜１２を有機剥離液を用いて除去する（図４（Ｇ）参照）。
【００６３】
ここで、この工程（図４（Ｅ）から（Ｆ）の間の工程）でのエッチングは、各層（１２、４、３）が選択的にエッチングできるように、ＣｘＦｙ、ＣｘＨｙＦｚ、Ａｒ、Ｎ２、Ｏ２等のエッチングガスを順次調整しながら行なわれる。
【００６４】
次に、露出するキャップ膜２を、Ｃｕ下層配線層１が露出するまで、エッチバック法によりエッチングし、Ｃｕ下層配線層１の一部が露出した基板を洗浄した後、基板上に（シード膜、メタルバリア膜を成膜した後）Ｃｕメッキ膜をビアホール及び配線溝に埋め込まれるまで成膜し、その後、Ｃｕメッキ膜をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ；化学的機械的研磨）を行うことによって平坦化（ハードマスク６が研磨されてほとんどなくなるまで）する。これにより、下部Ｃｕ配線層と電気的に接続するデュアルダマシン配線が形成される。
【００６５】
【発明の効果】
本発明によれば、デュアルダマシン配線構造の良好な加工形状を得ることができる。
【００６６】
また、本発明によれば、ビアホールを配線溝の側壁寄りに形成する場合でも良好な加工形状を得ることができる。
【００６７】
また、本発明によれば、配線層間膜、ビア層間膜が有機膜であっても無機膜であっても加工できる。
【００６８】
また、本発明によれば、配線パターンが微細化されても、良好な加工形状が得られる。
【００６９】
また、本発明によれば、ＭＳＱ系光吸収犠牲膜を用いる場合には、配線層間膜にダメージを与えずに、デュアルダマシン配線加工が可能となる。その理由は、ＭＳＱ系光吸収犠牲膜が、非常に低濃度の希フッ酸あるいはフッ化アンモニウム含有の有機剥離液などで容易に除去できるため、ビアパターンエッチング後に、配線層間膜に対して選択的に除去することができ、配線層間膜にダメージを与えることがないからである。
【００７０】
さらに、本発明によれば、ＭＳＱ系光吸収犠牲膜を用いた場合、フォトレジストとの選択比が十分に得られるため、厚膜のハードマスクに形成された深い溝に埋め込むことが可能となり、寸法精度の高いフォトレジストの形成が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施例１）に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【図２】本発明の実施例３に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【図３】本発明の実施例４に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【図４】本発明の実施例５に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【図５】従来例１に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【図６】参考例１に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【図７】参考例２に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【図８】参考例３に係る半導体装置の製造方法の各工程ごとの基板を模式的に示した部分断面図である。
【符号の説明】
１、１０１、１０１ａ、１０１ｂ　Ｃｕ下層配線層
２、１０２　キャップ膜
３、１０３　ビア層間膜
４、１０４　エッチストッパ膜
５、１０５　配線層間膜
６、１０６　第１のハードマスク（ハードマスク）
７、１０７　第２のハードマスク
８、１０８　防止膜反射（第１の反射防止膜）
９、１０９　第１のフォトレジスト
１０　ＭＳＱ系光吸収犠牲膜
１１、１１１　第２のフォトレジスト
１２　ＳＯＧ犠牲膜
１３、１１３　第２の反射防止膜
２１、２２、１２１、１２２　パターン（溝）
２３、１２３　配線溝（配線パターン）
２４、１２４　ビアホール（ビアパターン）
１１１ａ、１１１ｂ　開口パターン
１２５、１２６　領域
【図１】
2004079901.tif 000003
【図２】
2004079901.tif 000004
【図３】
2004079901.tif 000005
【図４】
2004079901.tif 000006
【図５】
2004079901.tif 000007
【図６】
2004079901.tif 000008
【図７】
2004079901.tif 000009
【図８】
2004079901.tif 000010