(57)【要約】【課題】樹脂等の耐熱性の低い材料を有する基板上に高温度条件下ではなく、比抵抗の低い良質の透明導電膜を形成可能な透明導電膜基板の製造方法、該製造方法で使用する透明導電膜基板の製造装置、カラーフィルタ基板の製造方法、該製造方法により製造されたカラーフィルタ基板、該カラーフィルタ基板を搭載した電気光学装置及び該電気光学装置を搭載した電子機器を提供すること。【解決手段】デューティー比０．０１から０．２５の間のパルス状の電圧を印加することによって、高温度条件下ではなく所望の比抵抗の低い透明導電膜を形成することができる。【選択図】  図５
2004199894.tif 000002
【特許請求の範囲】
【請求項１】
透明導電膜が形成された基板を製造する方法であって、
気密領域に基板を導入する工程と、
前記気密領域に導入された基板に対してデューティー比０．０１から０．２５の間のパルス状の電圧をターゲットに印加しながらスパッタリング法により透明導電膜を形成する工程と
を具備することを特徴とする透明導電膜基板の製造方法。
【請求項２】
前記デューティー比は、０．０３から０．１であることを特徴とする請求項１に記載の透明導電膜基板の製造方法。
【請求項３】
前記基板に対して周波数５０ｋＨｚから３５０ｋＨｚの間のパルス状の電圧をターゲットに印加しながらスパッタリング法により透明導電膜を形成することを特徴とする請求項１または請求項２に記載の透明導電膜基板の製造方法。
【請求項４】
透明導電膜が形成された基板を製造する方法であって、
気密領域に基板を導入する工程と、
前記気密領域に導入された基板に対して周波数５０ｋＨｚから３５０ｋＨｚの間のパルス状の電圧をターゲットに印加しながらスパッタリング法により透明導電膜を形成する工程と
を具備することを特徴とする透明導電膜基板の製造方法。
【請求項５】
基板に対してスパッタリング法により透明導電膜を形成するための一対のアノード及びターゲットと、
前記ターゲットに対してデューティー比０．０１から０．２５の間のパルス状の電圧を印加する手段と
を具備することを特徴とする透明導電膜基板の製造装置。
【請求項６】
基板に対してスパッタリング法により透明導電膜を形成するための一対のアノード及びターゲットと、
前記ターゲットに対して周波数５０ｋＨｚから３５０ｋＨｚの間のパルス状の電圧を印加する手段と
を具備することを特徴とする透明導電膜基板の製造装置。
【請求項７】
ガラス基板と、
前記ガラス基板上に形成されたカラーフィルタと、
前記カラーフィルタ上に形成された比抵抗が２．３×１０−４Ω・ｃｍよりも小さい透明導電膜と
を具備することを特徴とするカラーフィルタ基板。
【請求項８】
前記透明導電膜は、デューティー比０．０１から０．２５の間のパルス状の電圧をターゲットに印加しながらスパッタリング法により形成されることを特徴とする請求項７に記載のカラーフィルタ基板。
【請求項９】
前記デューティー比は、０．０３から０．１であることを特徴とする請求項８に記載のカラーフィルタ基板。
【請求項１０】
前記透明導電膜は、周波数５０ｋＨｚから３５０ｋＨｚの間のパルス状の電圧をターゲットに印加しながらスパッタリング法により形成されることを特徴とする請求項７に記載のカラーフィルタ基板。
【請求項１１】
請求項７から請求項１０いずれか一項に記載のカラーフィルタ基板と、
該カラーフィルタ基板に対向配置された対向基板と、
該カラーフィルタ基板と該対向基板との間に介在する電気光学物質と
を具備することを特徴とする電気光学装置。
【請求項１２】
請求項１１に記載の電気光学装置を搭載することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、透明導電膜基板の製造方法、透明導電膜基板の製造装置、カラーフィルタ基板の製造方法、カラーフィルタ基板、電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
一般に、一対のガラス等の基板からなる電気光学パネルとしての液晶パネルを有する電気光学装置としての液晶装置では、カラー表示を可能にするためにカラーフィルタ基板が用いられている。該カラーフィルタ基板においては、該基板表面上にカラーフィルタのフィルタ部分を構成する着色層（例えばＲ（赤）、Ｇ（緑）、Ｂ（青）、ＢＭ（黒：ブラックマトリクス或いはブラックマスク））が形成されている。該着色層は顔料や染料等の着色材を含む樹脂からなる。更に、通常カラーフィルタ上に透明な樹脂等からなる表面保護層が形成され、この表面保護層上にはスパッタリング法等によりＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜からなる透明電極が形成されている。表面保護層は、透明電極パターン等を形成する際のカラーフィルタへの薬液の侵入防止及びカラーフィルタ表面の平坦性確保等のために形成されている。
【０００３】
【特許文献１】
特開２００２−０１４３３４号公報（第９頁、図１）。
【０００４】
【発明が解決しようとする課題】
通常、透明導電膜をスパッタリングにより形成する場合、比抵抗の低い良質な膜を形成するために成膜温度を高く、例えば２５０〜４５０℃にする必要がある。しかしながら、カラーフィルタ基板上に透明電極を形成する場合では、透明導電膜の成膜時点で樹脂からなるカラーフィルタ及び表面保護層が形成されているため、樹脂の耐熱性の低さを考慮しなければならない。すなわち、比抵抗の低い透明導電膜を得るためには成膜温度を高くする必要があるものの、カラーフィルタなどの耐熱性の低い樹脂が基板上に形成されている場合には、透明導電膜形成時の成膜温度を、樹脂が耐えられる温度まで低く設定しなければならない。これにより、比抵抗の低い良質な透明導電膜を形成することができないといった問題が生じている。
【０００５】
そこで、本発明は上記事情に鑑みてなされたものであり、スパッタリングによる透明導電膜形成において、成膜温度の制約があっても比抵抗の低い良質の透明導電膜が形成可能な透明導電膜基板の製造方法、該製造方法で使用する透明導電膜基板の製造装置、カラーフィルタ基板の製造方法、該製造方法により製造されたカラーフィルタ基板、該カラーフィルタ基板を搭載した電気光学装置及び該電気光学装置を搭載した電子機器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の透明導電膜基板の製造方法は、透明導電膜が形成された基板を製造する方法であって、気密領域に基板を導入する工程と、前記気密領域に導入された基板に対してデューティー比０．０１から０．２５の間のパルス状の電圧をターゲットに印加しながらスパッタリング法により透明導電膜を形成する工程とを具備することを特徴とする。
【０００７】
このような構成によれば、デューティー比０．０１から０．２５の間のパルス状の電圧を印加することによって、高温度条件下でなくとも所望の比抵抗の低い透明導電膜を形成することができる。例えば、成膜温度が２２０℃の場合、従来の直流電圧を印加する場合、言い換えるとデューティー比が０の場合、透明導電膜の比抵抗は２．３２×１０−４〜２．４９×１０−４Ω・ｃｍであった。これに対し、本発明のように、デューティー比０．０１から０．２５の間のパルス状の電圧を印加することによって、比抵抗が２．３×１０−４Ω・ｃｍ以下の透明導電膜を得ることができる。すなわち、成膜温度を低く設定する必要があっても比抵抗の低い透明導電膜を得ることができる。
【０００８】
本発明の一の形態によれば、前記デューティー比は、０．０３から０．１であることを特徴とする。
【０００９】
このように、デューティー比が０．０３から０．１の間のパルス状の電圧を印加することによって、更に比抵抗の低い良質な膜を形成することができる。
【００１０】
本発明の一の形態によれば、前記基板に対して周波数５０ｋＨｚから３５０ｋＨｚの間のパルス状の電圧をターゲットに印加しながらスパッタリング法により透明導電膜を形成することを特徴とする。
【００１１】
このような構成によれば、周波数５０ｋＨｚから３５０ｋＨｚの間のパルス状の電圧を印加することによって、高温度条件下でなくとも所望の比抵抗の低い透明導電膜を形成することができる。
【００１２】
本発明の透明導電膜基板の製造方法は、透明導電膜が形成された基板を製造する方法であって、気密領域に基板を導入する工程と、前記気密領域に導入された基板に対して周波数５０ｋＨｚから３５０ｋＨｚの間のパルス状の電圧をターゲットに印加しながらスパッタリング法により透明導電膜を形成する工程とを具備することを特徴とする。
【００１３】
このような構成によれば、周波数５０ｋＨｚから３５０ｋＨｚの間のパルス状の電圧を印加することによって、高温度条件下でなくとも所望の比抵抗の低い透明導電膜を形成することができる。例えば、成膜温度が２２０℃の場合、従来の直流電圧を印加する場合、透明導電膜の比抵抗は２．３２×１０−４〜２．４９×１０−４Ω・ｃｍであった。これに対し、本発明のように、周波数５０ｋＨｚから３５０ｋＨｚの間のパルス状の電圧を印加することによって、比抵抗が２．３×１０−４Ω・ｃｍ以下の透明導電膜を得ることができる。すなわち、成膜温度を低く設定する必要があっても比抵抗の低い透明導電膜を得ることができる。
【００１４】
本発明の透明導電膜基板の製造装置は、基板に対してスパッタリング法により透明導電膜を形成するための一対のアノード及びターゲットと、前記ターゲットに対してデューティー比０．０１から０．２５の間のパルス状の電圧を印加する手段とを具備することを特徴とする。
【００１５】
このような構成の製造装置によれば、ターゲットにデューティー比の値が０．０１から０．２５の間のパルス状の電圧をターゲットに印加することによって、基板に比抵抗の低い透明導電膜をスパッタリングすることが可能となる。
【００１６】
本発明の透明導電膜基板の製造装置は、基板に対してスパッタリング法により透明導電膜を形成するための一対のアノード及びターゲットと、前記ターゲットに対して周波数５０ｋＨｚから３５０ｋＨｚの間のパルス状の電圧を印加する手段とを具備することを特徴とする。
【００１７】
このような構成の製造装置によれば、ターゲットに対して周波数の値が５０ｋＨｚから３５０ｋＨｚのパルス状の電圧を印加することによって、基板に比抵抗の低い透明導電膜をスパッタリングすることが可能となる。
【００１８】
本発明のカラーフィルタ基板は、ガラス基板と、前記ガラス基板上に形成されたカラーフィルタと、前記カラーフィルタ上に形成された比抵抗が２．３×１０−４Ω・ｃｍよりも小さい透明導電膜とを具備することを特徴とする。
【００１９】
このような構成のカラーフィルタ基板を例えば電気光学装置に組み込み、透明導電膜を配線として用いた場合、透明導電膜の比抵抗が低いので、動作速度の速いカラー電気光学装置を得ることができる。
【００２０】
本発明の一の形態によれば、前記透明導電膜は、デューティー比０．０１から０．２５の間のパルス状の電圧をターゲットに印加しながらスパッタリング法により形成されることを特徴とする。
【００２１】
このように、透明導電膜を、デューティー比の値が０．０１から０．２５の間のパルス状の電圧をターゲットに印加しながらスパッタリングにより形成することができる。このように、特定のパルス状の電圧を印加することによって、成膜時の温度条件が低くとも比抵抗の低い透明導電膜を得ることができるので、耐熱性の低い樹脂からなるカラーフィルタ上に、高温度条件下でなくとも容易に比抵抗の低い透明導電膜を形成することができる。
【００２２】
本発明の一の形態によれば、前記デューティー比は、０．０３から０．１であることを特徴とする。
【００２３】
このような構成によれば、電圧のデューティー比を０．０３から０．１の範囲とすることにより、より比抵抗の低い良質の透明導電膜を形成することができる。
【００２４】
本発明の一の形態によれば、前記透明導電膜は、周波数２０ｋＨｚから５００ｋＨｚの間のパルス状の電圧をターゲットに印加しながらスパッタリング法により形成されることを特徴とする。
【００２５】
このように、透明導電膜を、周波数５０ｋＨｚから３５０ｋＨｚの間のパルス状の電圧をターゲットに印加しながらスパッタリングにより形成することができる。このように、特定のパルス状の電圧を印加することによって、成膜時の温度条件が低くとも比抵抗の低い透明導電膜を得ることができるので、耐熱性の低い樹脂からなるカラーフィルタ上に、高温度条件下でなくとも容易に比抵抗の低い透明導電膜を形成することができる。
【００２６】
本発明の電気光学装置は、上述に記載のカラーフィルタ基板と、該カラーフィルタ基板に対向配置された対向基板と、該カラーフィルタ基板と該対向基板との間に介在する電気光学物質とを具備することを特徴とする。
【００２７】
このような構成によれば、比抵抗の低い透明導電膜を有するカラーフィルタ基板を使用しているので、動作速度の速い電気光学装置を提供することができる。
【００２８】
本発明の電子機器は、上述に記載の電気光学装置を搭載することを特徴とする。
【００２９】
このような構成によれば、動作速度の速い表示面を有する電子機器を提供することができる。
【００３０】
【発明の実施の形態】
<液晶装置>
以下、本発明の実施の形態を図面に基づき説明する。
【００３１】
図１は本発明に係る液晶装置の外観を示す概略斜視図であり、図２は液晶装置の概略構造を模式的に示す概略断面図であり、図３は液晶装置のカラーフィルタ基板の表面構造を示す概略拡大平面図である。
【００３２】
この液晶装置１は、いわゆる透過方式のパッシブマトリクス型構造を有する液晶パネル１００に対して、必要に応じて図示しないバックライトやフロントライト等の照明装置やケース体などを適宜に取り付けてなる。
【００３３】
図１に示すように、液晶パネル１００は、ガラス板や合成樹脂板等からなる透明な第１基板１１１を基体とするカラーフィルタ基板１１０と、第２基板１２１を基体とする対向基板１２０とがシール材１３０を介して対向して貼り合わせられ、シール材１３０の内側に図示しない開口部から液晶１３２が注入された後、図示しない封止材にて封止されてなるセル構造を備えている。
【００３４】
第１基板１１１の内面（第２基板１２１に対向する表面）上には複数並列したストライプ状の透明電極１１５が形成され、第２基板１２１の内面上には複数並列したストライプ状の透明電極１２２が形成されている。また、上記透明電極１１５は配線１１８Ａに導電接続され、上記透明電極１２２は配線１２８に導電接続されている。透明電極１１５と透明電極１２２とは相互に直交し、その交差領域はマトリクス状に配列された多数の画素を構成し、これらの画素配列が液晶表示領域Ａを構成している。
【００３５】
第１基板１１１は第２基板１２１より突出する基板張出部１１０Ｔを有し、この基板張出部１１０Ｔ上には、上記配線１１８Ａ、上記配線１２８に対してシール材１３０の一部で構成される上下導通部を介して導電接続された配線１１８Ｂ、及び、独立して形成された複数の配線パターンからなる入力端子部１１９が形成されている。また、基板張出部１１０Ｔ上には、これら配線１１８Ａ、１１８Ｂ及び入力端子部１１９に対して導電接続されるように、液晶駆動回路等を内蔵した半導体ＩＣ１６１が実装されている。また、基板張出部１１０Ｔの端部には、上記入力端子部１１９に導電接続されるように、フレキシブル配線基板１６３が実装されている。
【００３６】
この液晶パネル１００において、図２に示すように、第１基板１１１の外面には偏光板１４０が配置され、第２基板１２１の外面には偏光板１５０が配置されている。偏光板１４０と偏光板１５０は、例えば偏向透過軸が相互に直交するクロスニコル配置となる姿勢にて基板外面上に貼着される。
【００３７】
次に、図２及び図３を参照して、カラーフィルタ基板１１０の構造を詳細に説明する。第１基板１１１の表面には着色層１１２が形成され、その上を透明樹脂等からなる表面保護層（オーバーコート層）１１３が被覆している。
【００３８】
着色層１１２は、通常、透明樹脂中に顔料や染料等の着色材を分散させて所定の色調を呈するものとされている。着色層の色調の一例としては原色系フィルタとしてＲ（赤）、Ｇ（緑）、Ｂ（青）の３色の組合せからなるものがあるが、これに限定されるものではなく、補色系その他の種々の色調で形成できる。通常、基板表面上に顔料や染料等の着色材を含む感光性樹脂からなる着色レジストを塗布し、フォトリソグラフィ法によって不要部分を除去することによって、所定のカラーパターンを有する着色層１１２を形成する。複数の色調の着色層１１２を形成する場合には上記工程を繰り返す。なお、着色層１１２の配列パターンとして、図３に示す図示例ではストライプ配列を採用しているが、このストライプ配列の他に、デルタ配列や斜めモザイク配列等の種々のパターン形状を採用することができる。ここで、画素毎に各画素の周囲には、着色層１１２の一部として、画素間領域の遮光を行うための遮光膜（ブラックマトリクス或いはブラックマスク）を形成することができる。
【００３９】
表面保護層１１３は、着色層１１２の保護及びカラーフィルタ表面を平坦化するためのものである。表面保護層１１３の材料としては、例えばアクリル樹脂、エポキシ樹脂等の透明樹脂材料を用いることができる。
【００４０】
上記表面保護層１１３の表面上には透明な金属酸化物からなる絶縁膜１１４が形成される。絶縁膜１１４は、例えばスパッタリング法等によってＳｉＯ２等から形成されている。
【００４１】
絶縁膜１１４の表面上には所定パターン形状を備えた上記の透明電極１１５が形成される。この透明電極１１５はＩＴＯ等の透明導電膜からなる。透明電極１１５の上にはＳｉＯ２、ＴｉＯ２等からなる硬質保護膜（塵埃等の異物混入による透明電極１１５と透明電極１２２との間に短絡が発生することを防止するための透明膜）１１６が形成され、この硬質保護膜１１６の表面上にポリイミド樹脂等からなる配向膜１１７が塗布形成される。この配向膜１１７には公知のラビング処理が施される。
【００４２】
第２基板１２１の表面上には上記と同様のＩＴＯ等からなる透明電極１２２が形成され、この上には上記と同様の硬質保護膜１２３及び配向膜１２４が順に積層される。配向膜１２４にも公知のラビング処理が施される。
【００４３】
<処理装置>
次に、一実施形態に関わる透明導電膜基板の製造装置としてのＩＴＯ膜のスパッタリング装置を備える処理装置について図４及び図５を用いて説明する。上述の対向基板１２０及びカラーフィルタ基板１１０それぞれに配置される透明電極１１５及び１２２となる透明導電膜、ＳｉＯ２１１４、１１６及び１２３は、この処理装置にて成膜される。
【００４４】
図４は、基板上にＩＴＯ膜、ＳｉＯ２膜等をスパッタリングするスパッタリング装置等を具備する処理装置の概略平面図であり、図５は、該処理装置内のＩＴＯ膜をスパッタリングするスパッタリング装置の概略断面図である。上述の対向基板１２０及びカラーフィルタ基板１１０上それぞれに配置される透明電極１１５及び１２２となる透明導電膜、ＳｉＯ２１１４、１１６及び１２３は、この処理装置にて成膜される。
【００４５】
図４に示すように、処理装置２００は、ロードロック室２０１とＳｉＯ２膜をスパッタリングするスパッタリング装置２０２とＩＴＯ膜をスパッタリングするスパッタリング装置２０３と加熱室２０４と前述した各室及び各装置間を自在に搬送可能な搬送装置２０５とから構成されている。また、各室及び各装置の間には真空扉２０１ａ、２０１ｂ、２０２ａ、２０３ａ及び２０４ａと、各室及び各室内の圧力を調整する図示しない真空調整装置とが設けられている。これらにより、各室及び各装置内を気密領域とすることができ、また各室及び各装置内の圧力を所望の圧力状態に保つことが可能である。
【００４６】
図５に示すように、処理装置２００の一部であるＩＴＯをスパッタリングするスパッタリング装置２０３は、透明導電膜材料のＩＴＯからなるターゲット２１１と、該ターゲット２１１に電圧を印加するＡＣ−ＤＣユニット電源２１２と、該ターゲット２１１と略平行に配置され、基板２１４が載置される基板載置台２１３と、スパッタリング装置２０３内にＡｒ等の不活性ガスを供給するガス供給部２１５ａと、スパッタリング装置２０３内の圧力を調整する圧力調整部２１５ｂと、アノード２１６とを有する。ターゲット２１１は、それ自身がカソードとなっている。
【００４７】
本実施形態においては、ターゲット２１１に電圧を印加させることにより、ターゲット２１１とアノード２１６との間に放電を発生させる。この放電によりスパッタリング装置２０３内にガス供給部２１５ａより充填された不活性ガス（Ａｒ）がイオン化され、アルゴンイオンがターゲット２１１に衝突する。これにより、ターゲット２１１より飛遊した原子や分子などの粒子が基板２１４上へ堆積し、薄膜が形成される。
【００４８】
本実施形態においては、ターゲット２１１に対して、デューティー比（以下パルスデューティーサイクルと記す）０．０１から０．２５の間のパルス状の電圧を印加することが特徴となっており、このような電圧はＡＣ−ＤＣユニット電源２１２から供給される。以下に、ＡＣ−ＤＣユニット電源２１２について説明する。
【００４９】
ＡＣ−ＤＣユニット電源２１２では、まず、ＡＣ電源２１２ａより５０〜６０Ｈｚの交流電流が整流器２１２ｂに導入される。該整流器２１２ｂによって交流電流から直流電流へ変換される。整流器２１２ｂで変換された直流電流は、インバータ２１２ｃのスイッチングトランジスタで交番させることにより、１００ＫＨｚ〜３００ＫＨｚの高周波となる。該インバータ２１２ｃから出力された高周波の電流は整流器２１２ｄで直流電流へ変換され、ＤＣチョッパ２１２ｅへ導入される。ＤＣチョッパ２１２ｅへ導入された直流電流は、操作部２１２ｇからの命令により制御部２１２ｆで制御され、波長５０ｋＨｚから３５０ｋＨｚのパルス状の交流電流へと変換される。このパルス状の交流電流が出力され、ターゲット２１１に電圧が印加される。本実施形態において、出力された交流電流のパルスデューティーサイクルは、０．０１から０．２５である。この中でも特に０．０３から０．１であることが好ましい。ここで、パルスデューティーサイクルとは、電圧が印加される時間と印加されない時間との比である。
【００５０】
以下に、パルスデューティーサイクルを上述のように限定してスパッタリングにより透明導電膜を成膜することによる効果について図６を用いて説明する。
【００５１】
図６は、実施形態に関わるＩＴＯ膜のスパッタリング装置を用いて、スパッタリング装置で形成される透明導電膜の比抵抗値とパルスデューティーサイクルとの関係を示す図である。図６において、点線は本発明のＡＣ−ＤＣユニット電源を使用したスパッタリング装置を用い、例えば成膜温度２２０℃の条件下でスパッタリングされた透明導電膜のパルスデューティーサイクルと比抵抗との関係を示す。なお、パルスデューティーサイクルと比抵抗の関係は、ターゲットに対して印加する電流の波長５０〜３５０ｋＨＺの範囲で図６に示す点線とほぼ同じ挙動を示す。
【００５２】
従来のＤＣ電源を使用したスパッタリング装置では、直流電流を使用するので、パルスデューティーサイクルは０となる。従来の装置を用いて基板上に透明導電膜を形成する際、例えば成膜温度２２０℃の条件下で、図６のパルスデューティーサイクルは０である２つの点で示すように、比抵抗は２．３２×１０−４〜２．４９×１０−４Ω・ｃｍであった。
【００５３】
これに対し、本発明のＡＣ−ＤＣユニット電源を使用したスパッタリング装置を用い、例えば成膜温度２２０℃の条件下でスパッタリングされた透明導電膜は、パルスデューティーサイクルが０．０１から０．２５の間における比抵抗が２．３×１０−４Ω・ｃｍ以下となり、この中でも特にデューティーサイクルが０．０３から０．１の間における比抵抗が２．２×１０−４Ω・ｃｍ以下となった。すなわち、成膜時のターゲットに印加するパルス状電圧のパルスデューティーサイクルの値を上述のように限定することにより、従来よりも比抵抗の低い透明導電膜を得ることができる。
【００５４】
また、本発明のＡＣ−ＤＣユニット電源を使用したスパッタリング装置を用い、上述と同様に例えば、成膜温度２２０℃の条件下で、周波数が５０〜３５０ｋＨｚ間における電圧を印加すると比抵抗が２．３×１０−４Ω・ｃｍ以下となった。すなわち、成膜時のターゲットに印加するパルス状電圧の周波数の値を上述のように限定することにより、従来よりも比抵抗の低い透明導電膜を得ることができる。
【００５５】
本発明のＡＣ−ＤＣユニット電源を使用したスパッタリング装置によって形成された透明導電膜の比抵抗が２．３×１０−４Ω・ｃｍ以下となり、従来のＤＣ電源を使用した場合と比較しても、導電性のよい良質な膜を形成することができる。
【００５６】
<カラーフィルタ基板の製造方法>
次に、上述した処理装置を用いたカラーフィルタ基板１１０の製造方法及び成膜装置の動作について図４、図５及び図７を参照して説明する。
【００５７】
最初に、図７（ａ）に示すように着色層１１２及び表面保護膜１１３が形成された基板を、図４に示すように、真空扉２０１ｂを開き、図示しない搬送手段によりロードロック室２０１内へ搬送した後、真空扉２０１ｂを閉じる。
【００５８】
次に、ロードロック室２０１を図示しない真空調節装置によって、真空状態にする。
【００５９】
このロードロック室２０１内が真空状態となってから、ロードロック室２０１と搬送装置２０５との間に介在する真空扉２０１ａを開けて図示しない搬送手段により着色層１１２及び表面保護膜１１３が形成された基板を搬送装置２０５内へ搬送する。
【００６０】
次に、搬送装置２０５から図示しない搬送手段によって、図７（ｂ）に示すような例えば、ＳｉＯ２等からなる絶縁膜１１４を形成するためのスパッタリング装置２０２へ搬送する。ここでは、ＳｉＯ２等の絶縁膜１１４を表面保護層１１３上にスパッタリング法により形成する。その後、ＳｉＯ２等の絶縁膜１１４が形成された基板は図示しない搬送手段により搬送装置２０５内へ搬送される。
【００６１】
次に、搬送装置２０５から図示しない搬送手段によって、基板をスパッタリング装置２０３内へ搬送する。スパッタリング装置２０３内を図示しない真空調整装置により気密状態とした後、図５に示すように、温度２２０℃条件下において、ＩＴＯからなるターゲット２１１にパルスデューティー比０．０１〜０．２５で、周波数５０〜３５０ｋＨｚの電圧を印加させ、ターゲット２１１とアノードとの間に放電を発生させる。これにより、スパッタリング装置２０３内にガス供給部２１５ａにより充填した不活性ガス（Ａｒ）をイオン化させ、Ａｒイオンをターゲット２１１に衝突させる。これにより、ターゲット２１１より飛遊した原子や分子などの粒子が基板２１４へ堆積し、薄膜が形成される。この基板２１４に堆積した膜厚は、１５００〜１６００ｎｍである。本実施形態により成膜された透明導電膜の比抵抗は２．３×１０−４Ω・ｃｍ以下であった。
【００６２】
これによって、図７（ｃ）に示すように、ＩＴＯからなる透明導電膜１１５Ｘが形成される。
【００６３】
スパッタリング装置２０３でＩＴＯからなる透明導電膜１１５Ｘが基板表面の全面に形成された基板は、図示しない搬送手段により搬送装置２０５へ搬送され、ロードロック室２０１へ搬送され、その後処理装置２００から外へ搬送される。
【００６４】
この後、この透明導電層１１５Ｘの上に感光性レジストを塗布し、この感光性レジストに対して所定の露光パターンにて露光処理を施し、水酸化カリウム水溶液（例えば０．９％濃度）等のアルカリ溶液にて現像処理を行うことにより、図７（ｄ）に示すように、所定のレジストパターン１１５Ｙを形成する。そして、このレジストパターン１１５Ｙの上から、塩酸等のエッチング液により透明導電層１１５Ｘをエッチングし、図２に示す透明電極１１５を形成する。その後、透明電極１１５の上のレジストパターン１１５Ｙを現像時よりも濃度（アルカリ性）の高いアルカリ溶液（例えば５％濃度の水酸化カリウム水溶液）によって除去する。
【００６５】
上述した実施形態では、電気光学装置として、スイッチング素子を用いないで液晶を駆動するパッシブマトリクス型の液晶装置を例にあげたが、画素毎にＴＦＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ：薄膜ダイオード）素子やＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）素子を設けて液晶を駆動するアクティブマトリクス型液晶装置に適用することもできる。
【００６６】
<電子機器>
さらに、本発明の液晶装置１を電子機器に搭載した例を以下に記す。
【００６７】
（携帯電話機）
図８は、本発明に係る電子機器の他の実施形態である携帯電話機１７４を示している。ここに示す携帯電話機１７４は、複数の操作ボタン１７４ａの他、受話口１７４ｂ、送話口１７４ｃを有する外枠に、液晶装置が組み込まれてなる。
【００６８】
図９は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記と同様の液晶装置３００と、これを制御する制御手段１２００とを有する。ここでは、液晶装置３００を、パネル構造体３００Ａと、液晶駆動用ＩＣ等で構成される駆動回路３００Ｂとに概念的に分けて描いてある。また、制御手段１２００は、表示情報出力源１２１０と、表示情報処理回路１２２０と、電源回路１２３０と、タイミングジェネレータ１２４０とを有する。
【００６９】
表示情報出力源１２１０は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１２４０によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路１２２０に供給するように構成されている。
【００７０】
表示情報処理回路１２２０は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路３００Ｂへ供給する。駆動回路３００Ｂは、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路１２３０は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【００７１】
また、本発明に係る電子機器としては、上記の例の他に、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、ワードプロセッサ、ワークステーション、テレビ電話機、ＰＯＳ端末機などがあげられる。そして、これらの各種電子機器の表示部として本発明に係る液晶装置を用いることができる。
【図面の簡単な説明】
【図１】本発明に係る液晶装置の外観を示す概略斜視図である。
【図２】本発明に係る液晶装置の概略構造を模式的に示す概略断面図である。
【図３】本発明に係る液晶装置のカラーフィルタ基板の概略拡大平面図である。
【図４】本発明に係る処理装置の概略平面図である。
【図５】本発明に係るスパッタリング装置の概略断面図である。
【図６】実施形態に関わるＩＴＯ膜のスパッタリング装置を用いて、スパッタリング装置で形成される透明導電膜の比抵抗値とパルスデューティーサイクルとの関係を示す図である。
【図７】本発明に係る液晶装置を構成するカラーフィルタ基板の製造工程を示す工程断面図である。
【図８】本発明に係る電子機器の他の実施形態である携帯電話機を示す概略斜視図である。
【図９】本実施形態の全体構成を示す概略構成図である。
【符号の説明】
１…液晶装置、１１０…カラーフィルタ基板、１１１…第１基板、１１２…着色層、１１５…透明電極、１２０…対向基板、１２１…第２基板、１２２…透明電極、１３２…液晶、１７４…携帯電話機、２０３…スパッタリング装置、２１１…ターゲット、２１６…アノード
【図１】
2004199894.tif 000003
【図２】
2004199894.tif 000004
【図３】
2004199894.tif 000005
【図４】
2004199894.tif 000006
【図５】
2004199894.tif 000007
【図６】
2004199894.tif 000008
【図７】
2004199894.tif 000009
【図８】
2004199894.tif 000010
【図９】
2004199894.tif 000011