(57)【要約】【課題】  権限のない者が外部からアクセスしても、記憶装置内のデータが読み出されて利用されることのできないようにすること。【解決手段】  データ（ｄ）を処理するプロセッサカーネル（ＰＣ）と、プロセッサカーネル（ＰＣ）および外部装置の間でデータ（ｄ）を伝送するためのＡＰＩないしプロセッサインタフェース（ＰＩＦ）と、プロセッサ（Ｐ）およびそのプロセッサに割り当てられた外部記憶装置（Ｍ）の間でデータ（ｄ）を伝送するための記憶装置インタフェース（ＭＩＦ）とを備えるプロセッサ（Ｐ）に関する。データ（ｄ）を外部記憶装置（Ｍ）に格納するとき、プロセッサ内部の記憶装置に格納するときに匹敵するデータ（ｄ）の安全性を得るために、コード化されたデータ（ｃｄ）として記憶装置インタフェース（ＭＩＦ）を経由して伝送されるデータ（ｄ）を、コーディングおよび／またはデコーディングするため、コーダ（ＥＣ／ＤＣ）をプロセッサ（Ｐ）内部に形成する。【選択図】  図１
2004252978.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサ（Ｐ）において、すなわち
−データ（ｄ）を処理するプロセッサカーネル（ＰＣ）と、
−プロセッサ（Ｐ）と外部記憶装置（Ｍ）との間でデータ（ｄ）を伝送するための記憶装置インタフェース（ＭＩＦ）とを備える上記プロセッサにおいて、
−記憶装置インタフェース（ＭＩＦ）を経由して伝送されるべきデータ（ｄ）を、ないしはコーディングされたデータ（ｃｄ）として伝送されたデータを、コーディングおよび／またはデコーディングするために、コーダ（ＥＣ／ＤＣ）をインタフェース（ＭＩＦ）の内部にまたはこれに接して備えることを特徴とする、上記のプロセッサ。
【請求項２】
コーダ（ＥＣ／ＤＣ）がプロセッサ（Ｐ）に固定内蔵されて、プロセッサ（Ｐ）の構造的な構成部分として形成されている、請求項１記載のプロセッサ（Ｐ）。
【請求項３】
プロセッサインタフェース（ＰＩＦ）がインプット−および／またはアウトプット−インタフェース（ＰＩＦ）として、コーディングされたデータを記憶装置（Ｍ）からないし同装置に伝送するための記憶装置インタフェース（ＭＩＦ）と、プロセッサカーネル（ＰＣ）を経由して結合されている（Ｌ１、Ｌ２、Ｌ３）、請求項１または２記載のプロセッサ（Ｐ）。
【請求項４】
コーディングされていないデータ（ｄ）を記憶装置（Ｍ）からないし同装置に伝送するため、プロセッサインタフェース（ＰＩＦ）がさらに記憶装置インタフェース（ＭＩＦ）とも直接結合されている（Ｌ５）、請求項３記載のプロセッサ（Ｐ）。
【請求項５】
プロセッサ（Ｐ）と記憶装置（Ｍ）との間を伝送されるべきデータ（ｄ）を、コーディングされたデータ（ｃｄ）としてあるいはコーディングされていないデータ（ｄ）として、選択して導くための切り替え装置（ＳＷ）を備える、前記各請求項のいずれかに記載のプロセッサ（Ｐ）。
【請求項６】
切り替え装置（ＳＷ）がデータ（ｄ）を、コーディングないしデコーディングするためコーダ（ＥＣ／ＤＣ）を通過させ、あるいはコーディングせずにコーダを迂回させる、請求項５記載のプロセッサ（Ｐ）。
【請求項７】
コーダ（ＥＣ／ＤＣ）が、場合に応じて異なるコードによりデータ（ｄ）をコーディングするものとして形成されている、前記各請求項のいずれかに記載のプロセッサ（Ｐ）。
【請求項８】
データ（ｄ、ｃｄ）をコーディングないしデコーディングするのに使用されるべきコーディング方法ないしデコーディング方法を、使用可能な多数のコーディング方法ないしデコーディング方法の中から、データ（ｄ、ｃｄ）またはデータ追加情報に従って選択し、これを決定するコーディング選択装置（ＡＤＲ）を備える、前記各請求項のいずれかに記載のプロセッサ（Ｐ）。
【請求項９】
データ（ｄ、ｃｄ）に割り当てられた記憶装置アドレス（ＭＵ、ＭＡ、ＭＢ、ＭＣ）を分析するため、そしてデータ（ｄ、ｃｄ）をコーディングないしデコーディングするために使用されるべきコーディング方法を決定するため、コーディング選択装置としてのアドレス分析装置（ＡＤＲ）を備える、請求項８記載のプロセッサ（Ｐ）。
【請求項１０】
前記各請求項のいずれかに従ってプロセッサ（Ｐ）と外部記憶装置（Ｍ）との結合を構成するプロセッサ−記憶装置間インタフェース（ＭＩＦ）。
【請求項１１】
前記各請求項のいずれかに従ってプロセッサ（Ｐ）のデータ（ｄ、ｃｄ）を格納する外部記憶装置（Ｍ）であって、かつ
−さまざまに異なるコーディングを受けたデータ（ｃ、ｃｄ）のためのさまざまに異なる記憶領域および／またはアドレス範囲（ＭＵ、ＭＡ、ＭＢ、ＭＣ）と、
−受け取ったデータ（ｄ、ｃｄ）をさまざまに異なる記憶領域および／またはアドレス領域に、使用されたコーディング方法に従って割り当てる記憶装置制御部（ＭＣ）とを備える、上記の記憶装置。
【請求項１２】
プロセッサ（Ｐ）に割り当てられた外部記憶装置（Ｍ）にプロセッサ（Ｐ）のデータ（ｄ）を格納する方法、かつ
−プロセッサ（Ｐ）と記憶装置（Ｍ）との間でプロセッサ（Ｐ）の記憶装置インタフェース（ＭＩＦ）を経由してデータ（ｄ、ｃｄ）を伝送する同方法において、
−データ（ｄ）が、プロセッサ（Ｐ）内部にあるコードを用いてコーディングないしデコーディングされ、そしてコーディングされたデータ（ｃｄ）として記憶装置インタフェース（ＭＩＦ）を経由して伝送されることを特徴とする、上記の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の上位概念に記載の内容を持つプロセッサ、プロセッサのデータを外部記憶装置に格納する方法、並びにそのためのインターフェースおよび記憶装置に関する。
【背景技術】
【０００２】
さまざまなアプリケーションのためのプロセッサ、とくにコンピュータで使用するためのプロセッサは、プロセッサカーネルを備えてそこでデータ処理を行う。このデータ処理とはきわめて広い意味に解されるべきであって、ハードウェアまたはソフトウェアに支援されたプログラムに対応する利用者データの転送または処理、ならびにそのようなデータの一時記憶に関する。ここでデータとは、利用者データのみならず、アドレスデータまたは、利用者データおよびアドレスデータに関する追加情報をもいう。広い意味のデータとは、プロセッサカーネルを制御するプログラムコードのデータをもいう。
この種のデータを一時的または長期的に格納するため、プロセッサは記憶場所を備える。この記憶場所は、プロセッサ内にある内部記憶装置として、あるいは記憶装置インタフェースを経由する外部記憶装置として形成することができる。内部記憶装置の利点はとくに、内部記憶装置は内部のプロセッサバスを経由しての迅速な記憶装置アクセスが可能になることと、プロセッサをプログラミングする外部インタフェースを経由してでは、内部記憶装置のデータに直接にはアクセスできないことである。しかし内部記憶装置の欠点は構造上の手間がかかることであって、そのため大きな内部記憶装置を備えるプロセッサは高価になる。外部記憶装置の利点は、安価であって理論的には任意のメモリサイズのものを提供できることである。しかし欠点は、このような外部記憶装置にあるデータは安全性に限度があることである。内部記憶装置のデータは外部からアクセスできないが、外部記憶装置の場合、メモリポートを経由して、また場合によってはコンピュータマザーボードから記憶装置を取り外した後、データを読み出される可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の課題は、外部記憶装置を持つプロセッサ、ないしはプロセッサのデータを外部記憶装置に格納する方法を改善して、権限のない者が外部からアクセスしても、記憶装置内のデータが読み出されて利用されることのできないようにすることである。
【課題を解決するための手段】
【０００４】
この課題は、請求項１の特徴を持つプロセッサ、ないし請求項１２の特徴を持つ方法によって解決される。ここで独自の重要性を持つコンポーネントは、請求項１０および１１に記載の特徴を持つプロセッサ−記憶装置間インタフェースと外部記憶装置である。
この場合通常のプロセッサは、データを処理するプロセッサカーネルと、プロセッサカーネルと外部装置の間でデータを伝送するためのプロセッサインタフェースと、プロセッサと外部記憶装置との間でデータを伝送するための記憶装置インタフェースをと備える。この場合のデータとは、あらゆる形態のデータ値とくに利用者データ、プロセッサカーネルまたはプロセッサそのほかの装置を制御するプログラムコードのデータ値、それにプロセッサ内外のコンポーネントをアドレス指定するためのアドレスである。
【０００５】
プロセッサインタフェースは、一般的なインプット−およびアウトプット−インタフェースとして、例えばプロセッサを制御するプログラムコードを伝送するのに用いられ、したがってアプリケーションプログラムインタフェース（訳注：以下の訳文ではＡＰＩと略記します）として機能する。ＡＰＩは、利用者データおよびアドレスデータの双方向的伝送に代わるものとして、あるいはそれに追加されるものとして形成することができ、これらのデータはプロセッサによって処理されるか、あるいはそのほかの装置に転送される。
【０００６】
記憶装置インタフェースは、一時的または長期的に記憶されるデータを、プロセッサと１つまたは複数の外部記憶装置との間で伝送するのに用いられ、この場合もデータとはさまざまなデータ、とくに利用者データ、アドレスデータ、それにプログラムコードをいう。外部記憶装置はプロセッサの内部記憶装置に追加されるものとして、あるいはそれに代わるものとして提供されるものとすることができる。
【０００７】
外部記憶装置の内容を権限なくして評価されたり、利用されたりするのを防止するため、プロセッサはとくに、コーディングされたデータとして記憶装置に格納するため、記憶装置インタフェースを経由して伝送されるデータを、コーディングおよび／またはデコーディングするコーダを備える。したがって外部記憶装置にはコーディングされたデータが格納され、これらのデータは権限のないアクセス端末にとっては無価値なものである。データをコーディングし、デコーディングするためのコードはプロセッサ内にあり、したがって外部からアクセスしても到達できないことは、そのほかのプロセッサ内部に格納されているデータと同様である。この場合、暗号化がプロセッサ−記憶装置間インタフェースで行われることに注意されたい。
【０００８】
プロセッサインタフェースを経由するプロセッサへの通常のアクセスの場合、プロセッサインタフェースの視点からは、記憶装置インタフェースが見えないか、あるいはコーディングされたデータがプロセッサインタフェースを経由して伝送されることが認識できないかのどちらかである。
したがってプロセッサにとって安価な外部記憶装置が得られ、この記憶装置は、最終的にはプロセッサに保管されたコードを用いるコーディングによって、プロセッサ内部に配置された記憶装置に匹敵する安全性を提供する。
この方法によれば、プロセッサに格納されるデータはコーディングされて、コーディングされたデータとして記憶装置インタフェースを経由して記憶装置に伝送され、ないしは外部記憶装置から記憶装置インタフェースを経由してプロセッサに返送され、プロセッサでふたたびデコーディングされる。
【０００９】
有利な発展形を従属請求項に記載した。
有利な方法として、コーダをプロセッサに固定結合されたその構造的な構成部分として形成するものとする。１つの回路からコーダが取り外されて、コーダに格納された単数または複数のコードが外部からのアクセスによって読み出されるのを、この方法により防止する。
【００１０】
プロセッサインタフェースがプロセッサカーネルを経由して記憶装置インタフェースと結合され、プロセッサインタフェースの視点からはコーダへの直接的アクセスの可能性を生じることなく、格納されるべきデータのコーディング、または記憶装置から呼び出されるデータのデコーディングが可能となれば有利である。プロセッサインタフェースがさらに記憶装置インタフェースと直接結合されるという実施形態、かつ外部装置にあって機密を要しないデータならば、それをインプットインタフェースおよび記憶装置インタフェース経由で、記憶装置に伝送できるような実施形態も可能である。この目的のため、記憶装置では記憶場所のある特定のアドレス範囲だけを開放して、防護された記憶場所へのアクセスを防止すれば合目的である。プロセッサインタフェースと記憶装置インタフェースを直接結合するというこの方法によっても、許可されない記憶場所への外部装置からのアクセスを防止できない場合でも、この記憶場所から読み出されるのはコーディングされたデータだけであり、コーダにあるコードにアクセスするのは不可能である。なぜならばコーダは、プロセッサカーネルからのみ選択できるからである。
【００１１】
有利な方法として、プロセッサは、プロセッサおよび記憶装置に伝送されるべきデータを、コーディングされたデータとして伝送するか、コーディングされないデータとして伝送するかを選択して行う切り替え装置を備えるものとする。前もってのコーディング、ないし記憶装置から呼出し後のデコーディングを必要とすることなく、機密を要しないデータを記憶装置に直接格納するのが、これにより可能となる。コーディングとデコーディングは時間とエネルギーを必要とする過程なので、この方法は好ましい実施形態の選択肢として合目的である。この場合切り替え装置は、さまざまな形態のものとすることができる。１つの方法として、データをコーディングないしデコーディングすることなくコーダを通過させることができ、別な方法としては、データをコーダに導くのか、あるいはデータを直接にプロセッサカーネルとインタフェースの間を通してコーダを迂回させるのかを、選択して行う回路も可能である。
【００１２】
安全性を高めるため、有利な方法としてコーダにさまざまなコードを装備し、場合によって異なるコード選択を行えばとくに好ましい。これによりコーディングの等級付けが可能となり、その結果、パスワードや識別情報のような高度の機密を要するデータは、時間、エネルギー、計算上の手間を必要とすることになるが、複雑なコードでコーディングされる。他方あまり機密を要しないデータは価値の低いコードでコーディングされる。この場合オプションの「ブランクコード」が、コーディングされないデータとしてのデータ転送に対応する。
【００１３】
この場合対応するコード選択を、さまざまな方法で行うことができる。使用されるコードの選択を、データの種類に依存して、あるいはデータ追加情報に依存して行うことができる。たとえば識別情報、パスワード、制御アルゴリズム、単純な文書ファイルは、データの種類として異なるものと見なされる。この場合パスワードの識別文字または文書ファイルの識別文字が、追加情報であり得る。選択された記憶領域に依存してコードの選択を行うことができるが、とくに記憶装置がさまざまな記憶領域に区分されていて、それらの記憶領域で、割り当てられた記憶アドレスがそれぞれ異なるコードないし安全性段階に割り当てられている場合に、そのような選択を行うことができる。
【発明を実施するための最良の形態】
【００１４】
下記に１つの実施例を、図面を用いて詳細に説明する。
図１に記載するように、暗号化されないデータｄが外部の装置からないし同装置に、プロセッサＰへないし同プロセッサから伝送される。この暗号化されないデータには、疑念のある場合はアドレスａも含まれる。外部の装置は、プロセッサＰも配置されているのと同じｐｃボード上の装置とすることも、構造上まったく分離された装置とすることもできる。プロセッサインタフェースＰＩＦがいわゆるＡＰＩとして形成されている場合、上記に加えて、あるいは上記に代わるものとして、データｄをプログラムコードとすることもできる。
【００１５】
プロセッサインタフェースＰＩＦからデータｄ、ａが、第１のラインＬ１を経由してプロセッサカーネルＰＣに導かれる。このプロセッサカーネルＰＣは、導かれたデータｄ、ａを加工、転送、そして／または処理するのに用いられる。
プロセッサカーネルＰＣがこうして受け取ったそして／または処理されたデータｄを一時格納しなければならない場合、データｄは第２のラインを経由して記憶装置インタフェースＭＩＦに導かれる。記憶装置インタフェースＭＩＦは、データを次のラインＬ４を経由して外部の記憶装置Ｍに伝送し、場合によっては適切な編集を行う。固定されたラインＬ４を経由して伝送する代わりに、赤外線回線または無線インタフェースなどを経由して伝送することもできる。その場合プロセッサカーネルＰＣのデータｄの伝送はコーディングされた形態で、すなわち暗号化ないしコーディングされたデータとして行われる。暗号化はとくに、記憶装置インタフェースＭＩＦで、またはプロセッサカーネルＰＣから記憶装置インタフェースＭＩＦにいたる区間にある装置で、すなわちプロセッサＰの内部で行われる。
【００１６】
したがって記憶装置Ｍには、コーディングされたデータｃｄが格納されるのが好ましい。このデータを呼び出して、第４のラインＬ４を経由して記憶装置インタフェースＭＩＦに返送した後、これらコーディングされたデータは、記憶装置インタフェースＭＩＦで、またはプロセッサカーネルＰＣにいたる区間上の適切な装置でデコーディングされ、処理のため、または暗号解除されている、ないしはコーディングされていないデータｄとして転送するため、プロセッサカーネルＰＣに供給される。
【００１７】
図２に記載するように、１つの好ましい実施形態は多数の個別コンポーネントと導体路を設けており、暗号化ないしコーディングされていないデータｄ、ａを記憶装置Ｍに転送するとき、これらデータを弾力的に取り扱えるようにすることができる。１本の線であるラインとたがいに平行に配置された複数のラインとをここに示したが、後者はこれを経由して、データｄないしコーディングされたデータｃｄおよび場合によってはアドレスａを伝送するものである。この点については上記と異なる多数の方法を用いることができ、それにはたとえば、ラインを多数の個別ラインを含むバスによって形成する実施形態がある。１本のバス内部で平行して導かれる個別ラインを経由して、アドレスａとデータｄを同時に伝送することができる。アドレスａの形態であるデータ、かつそのアドレスにより記憶装置Ｍまたはそのほかの装置のアドレス範囲ＭＵ、ＭＡ、ＭＢ、ＭＣがアドレス指定されるデータを、交代に伝送することも可能である。ここにいうそのほかの装置とは、続いてデータｄを利用者データの形態で受け取りあるいは送り出すための装置である。
【００１８】
暗号化ないしコーディングされていないデータｄは、プロセッサインタフェースＰＩＦを経由してプロセッサＰに導かれる。プロセッサインタフェースＰＩＦからは、データｄのみならずアドレスデータａもまた、第１のラインＬ１または対応するバスを経由してプロセッサカーネルＰＣに導かれて、さらに処理または転送される。プロセッサカーネルＰＣは、データｄの処理されたものあるいは処理されないものを、第２のラインＬ２、プロセッサ内部のバスＢＵＳ、および第３のラインＬ３とくに多心導線を経由して、記憶装置インタフェースＭＩＦに導く。記憶装置インタフェースＭＩＦで、データｄはコーディングされたデータｃｄにふたたび変換され、次に第４のラインＬ４を経由して記憶装置Ｍに伝送される。コーディングされたデータｃｄは、この記憶装置のそのために準備された記憶位置、ＭＡまたはＭＢ、ＭＣに格納される。
【００１９】
図示した好ましい実施形態の場合、プロセッサカーネルＰＣのデータｄは、記憶装置ＭＩＦにおいて、単純なスイッチＳＷの形態である切り替え装置ＳＷに導かれる。スイッチＳＷとしては任意のスイッチ形態のもの、とくにトランジスタなどをベースとするものを用いることができる。スイッチＳＷはデータｄを受け取ると、第４のラインＬ４を選択してそのデータを供給し、ラインはデータをコーディングないし暗号化せずに記憶装置Ｍに導く。暗号化されていないデータに対し、記憶装置Ｍでは記憶領域ＭＵを用意しており、この記憶領域は、権限のないアクセスであっても、それ自体知られている光学文字によって読み出すこともできるであろう。もう１つのスイッチポジションでスイッチＳＷは、受け取ったデータｄをコーダＥＣ／ＤＣに導き、このコーダはデータｄをコーディングし、コーディングされたデータｃｄとしてアウトプットする。コーディングされたデータｃｄも同様に第４のラインＬ４に供給され、このラインはコーディングされたデータｃｄを記憶装置Ｍに伝送する。
【００２０】
図示の記憶装置Ｍはインプット側に記憶装置制御部ＭＣを備え、この制御部にはデータｄまたはコーディングされたデータｃｄおよび場合によってはアドレスデータａが伝送される。この記憶装置制御部ＭＣは、受け取ったデータｄ、ｃｄをさまざまな記憶位置ＭＵないしＭＡ、ＭＢ、ＭＣに供給し、その際コーディングされていないデータｄは第１の記憶位置ＭＵに導かれてそこに格納される。そのほかの記憶位置ＭＡ、ＭＢ、ＭＣは、コーディングされたデータｃｄを格納するために用いる。この場合好ましくは、コーディングされたデータｃｄをコード長さまたはコーディング方法に従ってソーティングし、上記の記憶位置ＭＡ、ＭＢ、ＭＣに応じて割り当て、これらさまざまな記憶位置に導くものとする。したがって図示した実施例の場合、コーディングされていないデータｄは第１の記憶位置ＭＵに、わずかにコーディングされたデータｃｄはそのほかの第１の記憶位置ＭＡに、平均的な程度にコーディングされたデータｃｄは次の中間的な記憶場所に、高度にコーディングされたデータｃｄ、とくに識別データやパスワードは第４の記憶位置ＭＣに格納される。
【００２１】
コーディングされていないデータおよびコーディングされたデータｄ、ｃｄを記憶装置Ｍのさまざまな記憶位置に格納するのに代わる方法、すなわちコーディングされたデータをそのようなものとして、かつ使用されたコードを考慮して識別表示することも、もちろん可能である。たとえばデータｄとコーディングされたデータｃｄをインタフェース経由で伝送するとき、これらのデータと一緒にフラグ（ｆｌａｇ）を伝送することができる。
上記ではデータｄの伝送を、プロセッサカーネルＰＣから記憶位置インタフェースＭＩＦを経由して記憶装置Ｍへの順に述べたが、それとは反対方向のものとして、データｄとコーディングされたデータｃｄとを、記憶装置Ｍから記憶装置インタフェースＭＩＦを経由してプロセッサカーネルＰＣへと伝送する。この場合コーディングされたデータｃｄは、コーダＥＤ／ＤＣを経由して導かれ、コーダでデコーディングされる。
使用されるコードをコーダＥＤ／ＤＣで選択するために、追加情報データ、とくにアドレスまたはデータの関数、たとえば識別コードまたはパスワードとしての関数を用いることができる。
【００２２】
図示の実施例の場合、記憶装置またはアクセスを行う装置のアドレスａを、基準として援用したい。アドレス分析装置ＡＤＲの形態で存在するコーディング選択装置ＡＤＲは、プロセッサカーネルＰＣから、および／または記憶装置Ｍの記憶装置制御部ＭＣから、続いてあるいは平行して伝送されるべき利用者データｄ、ｃｄに関するアドレス信号ないしアドレスデータａを受け取る。したがってコーダＥＣ／ＤＣで供給されるコードは、プロセッサＰと記憶装置Ｍとの間を伝送されるべきデータをコーディングするため、ないしデコーディングするため、アドレス評価に依存して選択される。コーダＥＣ／ＤＣで供給されるコードはこの場合、程度のさまざまに異なるコーディング要件のために用いられ、その結果、安全性要件が少なくて簡単にコーディングできるデータは、短いコードを用いてコーディングされる。このコードが必要とする計算や出力はきわめてわずかである。これに対して機密を要するデータ、たとえばプロセッサカーネルを操作するためのプログラム原始テキスト、識別データ、パスワードは価値の高いコードを用いてコーディングされるが、これは必要な時間と計算が大きくなり、従ってエネルギー消費が増大する原因となる。コーディングされたデータであって記憶装置ＭからプロセッサカーネルＰＣに返送されるものをデコーディングする場合も、同じことが当てはまる。
【００２３】
コーディング選択装置ＡＤＲはとくにスイッチＳＷを作動するが、コーディングされていないデータｄがコーディングされていない形態で記憶装置Ｍに導かれるのか、それともコーディングされた形態でコーダＥＣ／ＤＣを通って記憶装置に導かれるのかを、このスイッチを用いて決定する。同じことが返送の場合にも当てはまる。上記と異なる方法としてコーダＥＣ／ＤＣを設けるに当たって、そのコーダがブランクコードを備え、そのブランクコードを選択するとデータｄがコーディングされていないデータｄとして通過し、導かれるようなコーダを設けることもできる。
【００２４】
有利な方法として、図示の実施例にとくにランダムアクセスラインとしてもう１つの第５のラインＬ５備え、このラインはプロセッサインタフェースＰＩＦから記憶装置インタフェースＭＩＦに直接つながるものとする。これにより、インプットインタフェースないしアプリケーションプログラムインタフェースＰＩＦから記憶装置Ｍへのランダムアクセスが可能となる。この場合データを、直接ラインＬ５上のこの直接結合と記憶装置インタフェースＭＩＦとを経由して、記憶装置Ｍないしその記憶装置制御部ＭＣに伝送することができる。逆方向のデータの流れとして、記憶装置Ｍから記憶内容を読み出すことも同様に可能である。この場合もデータｄは、たがいに通信する装置または部品をアドレス指定するため、ないしこのような記憶装置における記憶位置をアドレス指定するためのアドレスデータａであり得る。
【００２５】
個々の装置およびラインを通常の方法で改変することができる。たとえば記憶装置Ｍは、いわゆるフラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ：Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ダイナミックＲＡＭ（ＤＲＡＭ：Ｄｙｎａｍｉｃ  ＲＡＭ  訳注：原文にDirect RAMとあるのを訂正）、ＳＤＲＡＭまたは消去可能プログラム可能ＲＯＭ（ＥＰＲＯＭ：Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ‐Ｏｎｌｙ‐Ｍｅｍｏｒｙ）からなるものとすることができる。プロセッサＰは、１つまたは複数の外部インタフェースとくにプロセッサインタフェースおよびＡＰＩ、内部および外部の記憶装置Ｍへの１つまたは複数の記憶装置インタフェース、１つまたは複数の内部のアドレスバスおよびデータバス、および少なくとも１つのプロセッサカーネルを持つ通常のプロセッサとして形成することができる。とくにこれらのインタフェースは、プロセッサＰの、とくにプロセッサカーネルＰＣの、固定されて外部からアクセス不可能な構成部分とすることができる。
【００２６】
このような配置物を操作するには、プロセッサＰのデータｄをプロセッサＰに割り当てられた外部記憶装置Ｍに格納する方法として、データｄ、ｃｄを、プロセッサＰの記憶装置インタフェースＭＩＦおよびそれに対応するインタフェースを経由して、記憶装置Ｍへないしはその逆方向に伝送するのが好ましい。この場合データｄ、少なくとも安全上重要なデータｄは、コーダＥＣ／ＤＣでコーディングないしデコーディングされる。
【図面の簡単な説明】
【００２７】
【図１】プロセッサおよび外部記憶装置からなる配置物の基本構造に若干の説明を付した図。
【図２】外部記憶装置とデータをコーディングするコーダとを備えるプロセッサの１つの好ましい実施例を示す図。ここでデータをプロセッサと外部記憶装置の間で伝送することができる。
【図１】
2004252978.tif 000003
【図２】
2004252978.tif 000004