(57)【要約】【課題】Ｄ／Ａ変換器の製造歩留まりの向上【解決手段】複数の電流源（第一の電流生成手段）が等電流とされた電流加算方式のＤ／Ａ変換器に予備電流源（第二の電流生成手段）を配置する。そして電流源に不良電流源があった場合に、それを予備電流源手段に置き換えることで不良品を良品とする。また微分線形誤差などの動作特性上の誤差が所定以上である場合に、その誤差が小さくなるように、デコード信号と電流生成手段との対応関係を置き換えることで誤差を最小化し、不良品を良品に救済する。【選択図】        図２
2004165948.tif 000002
【特許請求の範囲】
【請求項１】
供給されたデジタル信号に応じてそれぞれ所定の電流を生成する複数の第一の電流生成手段と、
供給されたデジタル信号に応じて前記所定の電流を生成する第二の電流生成手段と、
少なくとも１つの前記第一の電流生成手段を前記第二の電流生成手段に置換する置換手段と、
前記第一及び第二の電流生成手段により生成された電流の和に応じた電圧を有するアナログ信号を生成して出力する出力手段と、
を備えたＤ／Ａ変換器。
【請求項２】
前記置換手段は、入力されたデジタル信号を供給された制御信号に応じてデコードすることによってデコード信号を生成し、前記デコード信号を前記第二の電流生成手段へ供給することにより前記置換を実行する請求項１に記載のＤ／Ａ変換器。
【請求項３】
デジタル信号をアナログ信号に変換するＤ／Ａ変換器であって、
入力された前記デジタル信号をデコードして複数のデコード信号を生成するデコード手段と、
供給された前記デコード信号に応じて、それぞれ所定の電流を生成する複数の電流生成手段と、
前記複数の電流生成手段により生成された電流の和に応じた電圧を有するアナログ信号を生成して出力する出力手段と、
前記デコード信号毎に供給先とする前記電流生成手段を選択する選択手段と、
を備えたＤ／Ａ変換器。
【請求項４】
前記選択手段は、供給される制御信号に応じて前記選択を実行する請求項３に記載のＤ／Ａ変換器。
【請求項５】
入力されたデジタル信号をアナログ信号に変換するＤ／Ａ変換器の製造方法であって、
供給されたデジタル信号に応じて所定の電流を生成する複数の第一の電流生成手段と、供給されたデジタル信号に応じて前記所定の電流を生成する第二の電流生成手段と、前記第一及び第二の電流生成手段により生成された電流の和に応じた電圧を有するアナログ信号を生成して出力する出力手段とを形成する第一のステップと、
各々の前記第一の電流生成手段が正常に動作するか否かを試験する第二のステップと、
前記第二のステップにおいて正常に動作しないと判断された前記第一の電流生成手段を前記第二の電流生成手段に置換する第三のステップと、
を有することを特徴とするＤ／Ａ変換器の製造方法。
【請求項６】
入力されたデジタル信号をアナログ信号に変換するＤ／Ａ変換器の製造方法であって、
前記デジタル信号をデコードして複数のデコード信号を生成するデコード手段と、供給された前記デコード信号に応じてそれぞれ所定の電流を生成する複数の電流生成手段と、前記複数の電流生成手段により生成された電流の和に応じた電圧を有する前記アナログ信号を生成して出力する出力手段とを形成するステップと、
前記Ｄ／Ａ変換器について動作試験を行うステップと、
前記動作試験の結果に応じて、前記デコード信号毎にいずれの前記電流生成手段へ供給するかを決定するステップと、
を有することを特徴とするＤ／Ａ変換器の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流加算方式のＤ／Ａ（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ）変換器、及びその製造方法に関するものである。
【０００２】
【従来の技術】
Ｄ／Ａ変換器の回路方式の１つとして、等電流の電流源セルによる電流加算方式が知られている。
図１５（ａ）に電流加算方式のＤ／Ａ変換器の基本的な構成を示す。
入力されるデジタルデータＤｉｎは、デコーダ３１においてデジタル値がデコードされ、その値に応じてデコード信号（電流制御信号）Ｓａ、Ｓｂ、Ｓｃ、Ｓｄが発生される。
なお、ここでは説明の簡略化のため、入力されるデジタルデータＤｉｎを「１」「２」「３」「４」の値をとる２ビットのデータであるとし、このため４系統のデコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄが発生されるとしている。
【０００３】
電流源セル部３２においては、各デコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄに対応して、それぞれ電流源セル３３ａ、３３ｂ、３３ｃ、３３ｄが形成されている。
電流源セル３３ａ〜３３ｄについては模式的に示しているが、各電流源セル３３ａ〜３３ｄは、電流源となる回路構成と例えばＰ−ＭＯＳトランジスタによるスイッチ素子により形成される。
この場合、各電流源セル３３ａ〜３３ｄはそれぞれ同一能力、つまり等しい電流量の電流（Ｉａ＝Ｉｂ＝Ｉｃ＝Ｉｄ）を流すものとして設計されている。そして各デコード信号Ｓａ〜Ｓｄは、それぞれ各電流源セル３３ａ〜３３ｄにおけるスイッチ素子のゲートに印加される。つまりデコード信号Ｓａ〜Ｓｄが各電流源セル３３ａ〜３３ｄによる電流出力をオン／オフ制御するものとなる。
【０００４】
そしてデコード信号によってオンとされた電流源セルにより得られる電流の加算値が、抵抗Ｒ１によって電圧に変換され、アナログ電圧Ａｏｕｔとして出力される。即ち入力されたデジタルデータＤｉｎがアナログ電圧に変換された出力である。
【０００５】
入力されるデジタルデータＤｉｎの値と、アナログ電圧Ａｏｕｔとしての電圧値の関係を図１５（ｂ）に示す。
例えばデジタルデータＤｉｎの値が「１」である場合は、デコード信号Ｓａは「Ｌ」、デコード信号Ｓｂ、Ｓｃ、Ｓｄは「Ｈ」とされて、電流源セル３３ａのみがオンとされる。これによって電流源セル３３ａからの電流Ｉａによる電圧Ｖａが出力される。また、デジタルデータＤｉｎの値が「２」である場合は、デコード信号Ｓａ、Ｓｂは「Ｌ」、デコード信号Ｓｃ、Ｓｄは「Ｈ」とされて、電流源セル３３ａ、３３ｂがオンとされる。これによって電流源セル３３ａ及び３３ｂからの電流（Ｉａ＋Ｉｂ）による電圧（Ｖａ＋Ｖｂ）が出力される。
同様にして、デジタルデータＤｉｎの値が「３」である場合、電流源セル３３ａ、３３ｂ、３３ｃからの電流（Ｉａ＋Ｉｂ＋Ｉｃ）による電圧（Ｖａ＋Ｖｂ＋Ｖｃ）が出力され、またデジタルデータＤｉｎの値が「４」である場合、電流源セル３３ａ、３３ｂ、３３ｃ、３３ｄからの電流（Ｉａ＋Ｉｂ＋Ｉｃ＋Ｉｃ）による電圧（Ｖａ＋Ｖｂ＋Ｖｃ＋Ｖｃ）が出力される。
【０００６】
なお、Ｄ／Ａ変換器に関する公知文献としては次のものがある。
【０００７】
【特許文献１】特開２００１−２４５１１
【特許文献２】特開２００２−１００９９１
【０００８】
【発明が解決しようとする課題】
上記のように、電流加算方式の  Ｄ／Ａ変換器は、同一出力電流能力の電流源セルからの電流加算によって出力電流を得、それを電圧へ変換して出力している。従って製造工程において、電流源セルが一つでも動作しない場合は欠陥品となる。
例えば図１６（ａ）には、図１５（ａ）のＤ／Ａ変換器において電流源セル３３ｂが動作不良であった場合を示している。電流源セル３３ｂが全く動作しないとすると、入力されるデジタルデータＤｉｎの値と出力されるアナログ電圧Ａｏｕｔの関係は図１６（ｂ）のようになってしまい、つまり正しい電圧値を出力できない欠陥品となる。
或いは、電流源セル３３ｂが、設計どおりの電流量を流せない場合は、入力されるデジタルデータＤｉｎの値と出力されるアナログ電圧Ａｏｕｔの関係は図１６（ｃ）のようになってしまい、これも正しい電圧値を出力できない欠陥品となる。
【０００９】
また、全ての電流源セルが動作したとしても、製造のばらつきにより、各電流源セルの相対的な能力がずれた場合には、線形誤差が悪化して、同じく欠陥品となる。
例えば図１７（ａ）に示すように、各電流源セル３３ａ〜３３ｂがそれぞれ流す電流Ｉａ、Ｉｂ、Ｉｃ、Ｉｄの電流量が不均一であった場合を考える。なお図中、Ｉｄｅａｌは、本来の電流量として予定した設計値であるとする。
【００１０】
この場合、入力されるデジタルデータＤｉｎの値と出力されるアナログ電圧Ａｏｕｔの関係は図１７（ｂ）のようになる。図１７（ｂ）の場合、微分線形誤差（ＤＬＥ：Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｌｉｎｅａｒｉｔｙ  Ｅｒｒｏｒ）が大きくなることが示されている。
このように微分線形誤差ＤＬＥが悪化したものは欠陥品とせざるを得ない。
なお、このような各電流源の相対誤差を小さくするためには、ダミーのトランジスタを周辺に敷き詰めるなどのレイアウトの工夫により加工誤差を抑えていたが、ダストなどによるランダムな不良要因に対しては対応できていないのが現状である。
【００１１】
これらのような原因で不良とされたＤ／Ａ変換器は、廃棄せざるを得ないが、もちろんこれは製造上の歩留まりを悪化させ、好ましくない。このため、不良とされた製品を救済する技術が求められている。
なお、上記特許文献１には電流加算型のＤ／Ａ変換器の技術が開示されており、また上記特許文献２には容量アレイ型のＤ／Ａ変換器の技術が開示されているが、動作不良とされた製品を救済する技術は述べられていない。
【００１２】
【課題を解決するための手段】
本発明はこのような問題に鑑みて、電流源の動作不良又は電流能力のバラツキにより、不良品と判定されたＤ／Ａ変換器を良品に救済できるようにするためのＤ／Ａ変換器の構成及び製造方法を提供することを目的とする。
【００１３】
このため本発明のＤ／Ａ変換器は、供給されたデジタル信号に応じてそれぞれ所定の電流を生成する複数の第一の電流生成手段と、供給されたデジタル信号に応じて前記所定の電流を生成する第二の電流生成手段と、少なくとも１つの前記第一の電流生成手段を前記第二の電流生成手段に置換する置換手段と、前記第一及び第二の電流生成手段により生成された電流の和に応じた電圧を有するアナログ信号を生成して出力する出力手段とを備える。
また、前記置換手段は、入力されたデジタル信号を供給された制御信号に応じてデコードすることによってデコード信号を生成し、前記デコード信号を前記第二の電流生成手段へ供給することにより前記置換を実行する。
【００１４】
また本発明のＤ／Ａ変換器は、デジタル信号をアナログ信号に変換するＤ／Ａ変換器であって、入力された前記デジタル信号をデコードして複数のデコード信号を生成するデコード手段と、供給された前記デコード信号に応じて、それぞれ所定の電流を生成する複数の電流生成手段と、前記複数の電流生成手段により生成された電流の和に応じた電圧を有するアナログ信号を生成して出力する出力手段と、前記デコード信号毎に供給先とする前記電流生成手段を選択する選択手段とを備える。
また、前記選択手段は、供給される制御信号に応じて前記選択を実行する。
【００１５】
また本発明は、入力されたデジタル信号をアナログ信号に変換するＤ／Ａ変換器の製造方法である。そして、供給されたデジタル信号に応じて所定の電流を生成する複数の第一の電流生成手段と、供給されたデジタル信号に応じて前記所定の電流を生成する第二の電流生成手段と、前記第一及び第二の電流生成手段により生成された電流の和に応じた電圧を有するアナログ信号を生成して出力する出力手段とを形成する第一のステップと、各々の前記第一の電流生成手段が正常に動作するか否かを試験する第二のステップと、前記第二のステップにおいて正常に動作しないと判断された前記第一の電流生成手段を前記第二の電流生成手段に置換する第三のステップとを有する。
【００１６】
また本発明は、入力されたデジタル信号をアナログ信号に変換するＤ／Ａ変換器の製造方法である。そして、前記デジタル信号をデコードして複数のデコード信号を生成するデコード手段と、供給された前記デコード信号に応じてそれぞれ所定の電流を生成する複数の電流生成手段と、前記複数の電流生成手段により生成された電流の和に応じた電圧を有する前記アナログ信号を生成して出力する出力手段とを形成するステップと、前記Ｄ／Ａ変換器について動作試験を行うステップと、前記動作試験の結果に応じて、前記デコード信号毎にいずれの前記電流生成手段へ供給するかを決定するステップとを有する。
【００１７】
即ち本発明では、デジタル入力信号に応じて所定の電流を生成する複数の第一の電流生成手段が、等電流の電流源とされた電流加算方式のＤ／Ａ変換器であり、この複数の第一の電流生成手段に加えて第二の電流生成手段（予備電流源）を配置するようにする。そして第一の電流生成手段において或る電流生成手段が不良であった場合に、その電流生成手段を予備とされた第二の電流生成手段に置き換えることができるようにするものである。つまり不良電流源と予備の電流源を置き換えて適正な動作が行われるようにする。
また本発明では、デジタル入力信号に基づいて発生されるデコード信号に対応して設けられる複数の電流生成手段が、等電流の電流源とされた電流加算方式のＤ／Ａ変換器において、例えば微分線形誤差などの動作特性上の誤差が所定以上である場合に、その誤差が小さくなるように、各デコード信号と各電流生成手段との対応関係を選択できるようにするものである。つまり、対応関係の選択により加算する電流の順序を置き換えて線形誤差を最小化する。
【００１８】
【発明の実施の形態】
以下、本発明のＤ／Ａ変換器及びその製造方法に関し、第１〜第３の実施の形態をそれぞれ説明する。
各実施の形態のＤ／Ａ変換器は、同一能力の電流源セルによる電流を加算する電流加算方式のものであるとする。
また、説明の簡略化のために、入力されるデジタルデータＤｉｎを「１」「２」「３」「４」の値をとる２ビットのデータであるとする。
もちろんデジタルデータＤｉｎが何ビットのデータであろうと、各実施の形態の構成をそのままビット数に応じて拡張して本発明を適用できるものである。
【００１９】
＜第１の実施の形態＞
第１の実施の形態のＤ／Ａ変換器の構成を図１に示す。
このＤ／Ａ変換器は、デコーダ１と電流源セル部２により形成される。
デコーダ１には、デコード部３と置換部４ａが設けられる。
【００２０】
入力されるデジタルデータＤｉｎは、デコーダ１におけるデコード部３においてデジタル値がデコードされ、その値に応じてデコード信号（電流制御信号）Ｓａ、Ｓｂ、Ｓｃ、Ｓｄが発生される。
このデコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄは、置換部４ａを介して電流源セル部２に供給される。
【００２１】
電流源セル部２においては、各デコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄに対応して、それぞれ電流源セル５ａ、５ｂ、５ｃ、５ｄが形成されている。
またさらに、１又は複数個（図では簡略化のため１個）の予備電流源セル５Ｚが設けられる。
電流源セル５ａ〜５ｄ、及び予備電流源セル５Ｚについては模式的に示しているが、それぞれ電流源となる回路構成と例えばＰ−ＭＯＳトランジスタによるスイッチ素子により形成される。
この場合、各電流源セル５ａ〜５ｄ、及び予備電流源セル５Ｚはそれぞれ同一能力、つまり等しい電流量の電流（Ｉａ＝Ｉｂ＝Ｉｃ＝Ｉｄ＝ＩＺ）を流すものとして設計されている。
【００２２】
製造当初は、各デコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄは、それぞれ図示するように各電流源セル５ａ、５ｂ、５ｃ、５ｄにおけるスイッチ素子のゲートに印加される。つまりデコード信号Ｓａ〜Ｓｄが各電流源セル３３ａ〜３３ｄに対する電流制御信号として機能して電流出力をオン／オフ制御するものとされる。
この際、予備電流源セル５Ｚは使用されないものとされ、そのスイッチ素子のゲートには置換部４ａを介して「Ｈ」レベルに固定された信号が供給されている。つまり予備電流源セル５Ｚは常にオフ状態とされる。
【００２３】
デコード信号Ｓａ〜Ｓｄによってオンとされた電流源セルにより得られる電流の加算値が、抵抗Ｒ１によって電圧に変換され、アナログ電圧Ａｏｕｔとして出力される。即ち入力されたデジタルデータＤｉｎがアナログ電圧に変換された出力である。
入力されるデジタルデータＤｉｎの値と、アナログ電圧Ａｏｕｔとしての電圧値の関係は、理想的には上述した図１５（ｂ）のとおりとなる。
例えばデジタルデータＤｉｎの値が「１」である場合は、デコード信号Ｓａは「Ｌ」、デコード信号Ｓｂ、Ｓｃ、Ｓｄは「Ｈ」とされて、電流源セル３３ａのみがオンとされる。これによって電流源セル５ａからの電流Ｉａによる電圧Ｖａが出力される。また、デジタルデータＤｉｎの値が「２」である場合は、デコード信号Ｓａ、Ｓｂは「Ｌ」、デコード信号Ｓｃ、Ｓｄは「Ｈ」とされて、電流源セル５ａ、５ｂがオンとされる。これによって電流源セル５ａ及び５ｂからの電流（Ｉａ＋Ｉｂ）による電圧（Ｖａ＋Ｖｂ）が出力される。
同様にして、デジタルデータＤｉｎの値が「３」である場合、電流源セル５ａ、５ｂ、５ｃからの電流（Ｉａ＋Ｉｂ＋Ｉｃ）による電圧（Ｖａ＋Ｖｂ＋Ｖｃ）が出力され、またデジタルデータＤｉｎの値が「４」である場合、電流源セル５ａ、５ｂ、５ｃ、５ｄからの電流（Ｉａ＋Ｉｂ＋Ｉｃ＋Ｉｃ）による電圧（Ｖａ＋Ｖｂ＋Ｖｃ＋Ｖｃ）が出力される。
【００２４】
このように本例のＤ／Ａ変換器は、基本的には図１５で説明したＤ／Ａ変換器と同一の動作を行うように製造されるものであるが、特に図１に示したように予備電流源セル５Ｚと、置換部４ａが形成されることになる。
上記のように予備電流源セル５Ｚは、電流源セル５ａ〜５ｄと同一能力の電流源セルとされる。
また置換部４ａは、デコード信号Ｓａ〜Ｓｄのうちの或るデコード信号が供給される電流源セルを、電流源セル５ａ〜５ｄのうちの１つから予備電流源セル５Ｚに置き換えることを可能とする部位である。
【００２５】
今、図１の構成のＤ／Ａ変換器を有するチップを製造した際に、ウェハーレベル試験等において電流源セル５ｂが不良であることが発見されたとする。
この場合、図２に示すように、置換部４ａによって、デコード信号Ｓｂが供給される電流源セルを、電流源セル５ｂから予備電流源セル５Ｚに置き換える。つまりデコード信号Ｓｂが予備電流源セル５Ｚに供給されるようにし、予備電流源セル５Ｚがデコード信号Ｓｂによってオン／オフ制御されるようにする。これによって電流源セル５ｂによって得られるはずであった電流Ｉｂは、予備電流源セル５Ｚによる電流ＩＺとして得られることになる。電流Ｉｂ＝ＩＺと設計されているため、これによって正常なＡ／Ｄ変換動作が実現される。
なお、不良とされた電流源セル５ｂについては、そのスイッチ素子のゲートに対して、置換部４ａの置換処理により、Ｈレベルに固定された信号が供給される。従って電流源セル５ｂは非導通状態に固定され、以降、使用されないものとなる。
【００２６】
このような置換処理を含むＤ／Ａ変換器の製造手順を図３に示す。
まずステップＦ１０１として、図１の構成のＤ／Ａ変換器を含むチップを製造する。
ステップＦ１０２で、製造したチップの動作テストを行う。この際に、Ａ／Ｄ変換器として動作不良がなければステップＦ１０３からＦ１０６に進み、良品として判定する。
一方、動作テストで不良な電流源セルが発見された場合は、ステップＦ１０３からＦ１０４に進み、まず予備セルに置換が可能か否かを判断する。具体的には、置換するための予備電流源セルが余っているか否かを確認する。
そして置換可能であればステップＦ１０５に進み、不良な電流源セルを予備電流源セルに置き換える置換処理を行う。例えば上記図２の状態とする。
【００２７】
そしてステップＦ１０２に戻り、動作テストを行って、動作不良が解消されていれば、ステップＦ１０３からＦ１０６に進んで良品と判定する。
従って、一旦動作不良が観測されたものでも、多くの場合、置き換え処理によって良品とすることができる。
【００２８】
ただし、置換処理後のステップＦ１０２で再度動作不良が観測され、不良な電流源セルが発見された場合や、或いは置換した予備電流源セルが不良であった場合などは、再びステップＦ１０３からＦ１０４に進み、更に予備電流源セルに置換可能か否かを判別して、可能であればステップＦ１０５で置換処理を行う。その場合、ステップＦ１０２に戻っての動作テストでＯＫであれば、良品となる。
【００２９】
また、不良な電流源セルが発見された場合には、ステップＦ１０４で置換処理可能か否か判断することになるが、例えば動作テストにおいて不良な電流源セルが、用意されている予備電流源セルの数より多く発見された場合や、或いは１又は複数回の置換処理によって予備電流源セルを使い切ってしまった後に、さらに不良な電流源セルが発見された場合などは、置換処理が不能となる。
この場合、ステップＦ１０７に進み、その製品は救済不能な不良品と判定されることになる。
【００３０】
なお、このような製造手順では、Ｄ／Ａ変換器に対するテストコストが増加する場合もあるが、Ｄ−ＲＡＭ混載プロセスにて適用することで、テストコスト増加を最小限とできる。
【００３１】
次に、図１の置換部４ａ（図３のステップＦ１０５）での具体的な置換処理のための手法を説明する。
第１の手法としては、置換部４ａを再結線可能な構造とする。
これにより、ウェハーレベル試験で欠陥場所を特定した後、Ｆｕｓｅなどを用いて再結線して、不良とされた電流源セルへのデコード信号を、予備電流源セルに供給されるようにする。
この再結線に関しては、Ｄ−ＲＡＭ混載チップであれば、Ｄ−ＲＡＭのリペア工程において同時に加工が可能である。
また、置換部４ａの各入力端と各出力端を外部ピンに導出し、外部ピンの結線状態で図１の状態に製造すると共に、その外部ピンの結線変更で例えば図２の状態に変更できるようにしてもよい。
【００３２】
第２の手法としては、置換部４ａ（ステップＦ１０５）が、デコード信号Ｓａ〜Ｓｄと、電流源セル５ａ〜５ｄ及び予備電流源セル５Ｚとの対応関係を切換可能な回路構成を備えるようにし、供給される置換制御信号ＣＴに基づいて、回路の切換が行われることで、置換処理を可能とするものである。
即ちこれは、デコード部３で得られるデコード信号Ｓａ〜Ｓｄを、更に置換部４ａにおいて供給される置換制御信号ＣＴに基づいたデコードを行い、そのデコード信号が予備電流源セル５Ｚに供給されることにより置換処理を実行するものと言える。
【００３３】
この場合の置換部４ａの構成例を図４に示す。
置換部４ａには、図示するようにセレクタ１１及びオアゲート１２，１３，１４，１５が設けられる。
図１に示したデコード部２から出力されるデコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄは、置換部４ａにおいて、それぞれオアゲート１２，１３，１４，１５に入力される。
また置換部４ａには置換制御信号ＣＴａ、ＣＴｂ、ＣＴｃ、ＣＴｄが供給される。この置換制御信号ＣＴａ、ＣＴｂ、ＣＴｃ、ＣＴｄは、それぞれオアゲート１２，１３，１４，１５に供給される。
オアゲート１２，１３，１４，１５の出力は、それぞれ電流源セル５ａ、５ｂ、５ｃ、５ｄに供給される。
【００３４】
またデコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄは、それぞれセレクタ１１のｔａ端子、ｔｂ端子、ｔｃ端子、ｔｄ端子に供給される。セレクタ１１のｔｚ端子には「Ｈ」に固定された信号が供給されている。
さらに置換制御信号ＣＴａ、ＣＴｂ、ＣＴｃ、ＣＴｄは、セレクタ１１に対して切換制御信号として供給される。
セレクタ１１の出力は、予備電流源セル５Ｚに供給される。
【００３５】
このような構成において、まずセレクタ１１は、製造当初（置換制御信号ＣＴａ〜ＣＴｄが供給されていない状態／又はＣＴａ〜ＣＴｄが全て「Ｌ」の状態）ではｔｚ端子が選択状態となるようにされている。従って予備電流源セル５Ｚには「Ｈ」レベルの信号が供給されることになり、予備電流源セル５Ｚは非動作状態に固定される。
また、同じく、置換制御信号ＣＴａ〜ＣＴｄが供給されていない状態、又はＣＴａ〜ＣＴｄが全て「Ｌ」の状態である製造当初では、オアゲート１２，１３，１４，１５は、それぞれデコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄの論理状態をそのまま出力する。
従って図１で説明したようにデコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄによって電流源セル５ａ、５ｂ、５ｃ、５ｄがオン／オフ制御される状態となる。
【００３６】
ここで上記図２に示したように、電流源セル５ｂが不良であって、これを予備電流源セル５Ｚに置き換える場合を例に挙げる。
この場合、デコード信号Ｓｂに対応する置換制御信号ＣＴｂを「Ｈ」とし、他の置換制御信号ＣＴａ、ＣＴｃ、ＣＴｄを「Ｌ」として置換部４ａに入力する。
すると、セレクタ１１は、置換制御信号ＣＴｂが「Ｈ」であることからｔｂ端子を選択する。これによってデコード信号Ｓｂが予備電流源セル５Ｚに供給される状態となる。
また、置換制御信号ＣＴｂが「Ｈ」であることから、オアゲート１３の出力は「Ｈ」に固定され、従って不良とされた電流源セル５ｂは、非導通状態に固定されるものとなる。
つまり、置換制御信号ＣＴａ、ＣＴｂ、ＣＴｃ、ＣＴｄを「Ｌ」「Ｈ」「Ｌ」「Ｌ」として置換部４ａに入力するのみで、電流源セル５ｂを予備電流源セル５Ｚに置き換える処理が実行できる。
置換制御信号ＣＴａ、ＣＴｂ、ＣＴｃ、ＣＴｄの発生方式例は後述する。
【００３７】
第３の手法は、置換部４ａ（ステップＦ１０５）において切換可能な回路構成による選択と、再結線とを併用して置換処理を行うものである。
この場合、置換部４ａを図５のように構成する。
【００３８】
この場合も置換部４ａには、例えば図示するようにセレクタ１１及びオアゲート１２，１３，１４，１５を設ける。
図１に示したデコード部２から出力されるデコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄは、置換部４ａにおいて、それぞれオアゲート１２，１３，１４，１５に入力される。
またデコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄは、それぞれセレクタ１１のｔａ端子、ｔｂ端子、ｔｃ端子、ｔｄ端子に供給される。セレクタ１１のｔｚ端子には「Ｈ」に固定された信号が供給されている。
そして置換制御信号ＣＴｓが、セレクタ１１に対して切換制御信号として供給される。
【００３９】
オアゲート１２，１３，１４，１５の各他端は、外部ピン１６，１７，１８，１９に導出される。製造当初では、例えば外部ピン１６，１７，１８，１９は、全てグランドラインなどに接続されるなどして、外部ピン１６，１７，１８，１９からのオアゲート１２，１３，１４，１５への入力は全て「Ｌ」レベルに固定される。
【００４０】
オアゲート１２，１３，１４，１５の出力は、それぞれ電流源セル５ａ、５ｂ、５ｃ、５ｄに供給される。またセレクタ１１の出力は、予備電流源セル５Ｚに供給される。
【００４１】
このような構成において、まずセレクタ１１は、製造当初（置換制御信号ＣＴｓが供給されていない状態／又はＣＴｓが「Ｌ」の状態）ではｔｚ端子が選択状態となるようにされている。従って予備電流源セル５Ｚには「Ｈ」レベルの信号が供給されることになり、予備電流源セル５Ｚは非動作状態に固定される。
また外部ピン１６，１７，１８，１９が全て「Ｌ」に固定されることで、オアゲート１２，１３，１４，１５は、それぞれデコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄの論理状態をそのまま出力する。
従って図１で説明したようにデコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄによって電流源セル５ａ、５ｂ、５ｃ、５ｄがオン／オフ制御される状態となる。
【００４２】
ここで上記図２に示したように、電流源セル５ｂが不良であって、これを予備電流源セル５Ｚに置き換える場合を例に挙げる。その場合、セレクタ１１の端子ｔｂ端子を選択させる置換制御信号ＣＴｓを発生させ、セレクタ１１を介してデコード信号Ｓｂが予備電流源セル５Ｚに供給される状態とする。
また、電流源セル５ｂを不使用とするために、外部ピン１７のグランドラインへの結線をはずし、Ｈレベルに相当する固定電位のラインに再結線する。つまり外部ピン１７を「Ｈ」に固定する。これによって、オアゲート１３の出力は「Ｈ」に固定され、従って不良とされた電流源セル５ｂは、非導通状態に固定されるものとなる。
このように、セレクタ１１に対する置換制御信号ＣＴｓと、外部ピン１７の再結線により、電流源セル５ｂを予備電流源セル５Ｚに置き換える処理が実行できる。
【００４３】
ところで、上記第２の手法では置換制御信号ＣＴａ、ＣＴｂ、ＣＴｃ、ＣＴｄを、また第３の手法では置換制御信号ＣＴｓを、置換部４ａに継続的に供給する必要がある。このためには例えば図６に示す構成を採る。
図６のＤ／Ａ内蔵チップ２０は、図１のＤ／Ａ変換器を内蔵した半導体チップであり、デコーダ１，電流源セル２が図１のＤ／Ａ変換器に相当する。図１に示したように置換部４ａはデコーダ１内の回路部となる。
【００４４】
このＤ／Ａ内蔵チップ２０には、例えばＥＥＰ−ＲＯＭなどのメモリ２２を搭載しているとともに、メモリ２２に記憶された値に応じて置換制御信号ＣＴ（ＣＴａ、ＣＴｂ、ＣＴｃ、ＣＴｄ、又はＣＴｓ）を発生するＣＴ発生部２１を備えるようにする。
そして、例えば図３のステップＦ１０５の時点では、置換処理のための置換制御信号ＣＴの情報をメモリ２２に書き込むようにする。
例えば図４の例でいえばメモリ２２には当初、置換制御信号ＣＴａ、ＣＴｂ、ＣＴｃ、ＣＴｄが全て「Ｌ」とされた情報が初期記憶されており、電流源セル５ｂが不良と判定された場合は、ステップＦ１０５で置換制御信号ＣＴｂのみを「Ｈ」に書き換える。
ＣＴ発生部２１はメモリ２２に記憶された置換制御信号の情報に応じて、その情報値をデコーダ１内の置換部４ａに供給するものであり、従って上記のようなメモリ２２の書換によって置換処理が完了するものである。
図５の例の場合でも、置換制御信号ＣＴｓとしてセレクタ１１の選択端子を指示する値を書き換えればよいものとなる。
【００４５】
また図７は別例として、外部ホストＣＰＵのソフトウエアにより置換処理のための置換制御信号ＣＴを発生させる構成である。図１のＤ／Ａ変換器を内蔵したＤ／Ａ内蔵チップ２５として、ホストインターフェース２６を設けるようにし、その内部のレジスタ２７に、外部ＣＰＵから置換制御信号ＣＴの情報を書き込めるようにする。
そしてその書き込まれた情報が置換制御信号ＣＴとしてデコーダ１内の置換部４ａに供給されるようにするものである。
【００４６】
以上のように、置換処理については、置換部４ａでの再結線（第１の手法）、置換部４ａの切換回路の制御（第２の手法）、置換部４ａの切換回路の制御と外部ピンの再結線（第３の手法）、などにより実行可能であり、また切換回路の制御は、メモリ２２の書換やソフトウエア制御などにより可能である。
【００４７】
なお図４又は図５の例では、予備電流源セル５Ｚを１つとして構成を例示したが、予備電流源セル５Ｚが複数設けられる場合は、セレクタ１１が各予備電流源セル５Ｚに対応して複数設けられることになる。
【００４８】
＜第２の実施の形態＞
第２の実施の形態のＤ／Ａ変換器の構成を図８に示す。
なお、図１と同一部分は同一符号を付し、重複説明を避ける。
図８の場合は、予備電流源セル５Ｚが設けられていないこと、及び選択部４ｂとして、デコード部３からのデコード信号Ｓａ〜Ｓｄと、電流源セル５ａ〜５ｄとの対応関係の変更を可能とする部位が設けられている点が、図１と異なるものである。
【００４９】
製造当初は、各デコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄは、それぞれ図示するように選択部４ｂを介して各電流源セル５ａ、５ｂ、５ｃ、５ｄにおけるスイッチ素子のゲートに印加される。つまりデコード信号Ｓａ〜Ｓｄがそれぞれ各電流源セル３３ａ〜３３ｄによる電流出力をオン／オフ制御するものとされる。
そしてデコード信号Ｓａ〜Ｓｄによってオンとされた電流源セルにより得られる電流の加算値が、抵抗Ｒ１によって電圧に変換され、アナログ電圧Ａｏｕｔとして出力される。この場合も、入力されるデジタルデータＤｉｎの値と、アナログ電圧Ａｏｕｔとしての電圧値の関係は、理想的には上述した図１５（ｂ）のとおりとなる。
このように本例のＤ／Ａ変換器は、基本的には図１５で説明したＤ／Ａ変換器と同一の動作を行うように製造されるものであるが、特に上記の対応関係の置き換えを可能とした選択部４ｂが形成されることになる。
【００５０】
今、図８の構成のＤ／Ａ変換器を有するチップを製造した際の動作テストにおいて、図１７で説明したような不良、即ち各電流源セル５ａ〜５ｄの電流量のバラツキにより、微分線形誤差ＤＬＥが大きいことが発見されたとする。
この場合において、例えば図１７（ａ）のような電流量のバラツキであった場合は、図９に示すように、選択部４ｂによって、デコード信号Ｓａ〜Ｓｄと、電流源セル５ａ〜５ｄの対応関係を選択して置き換える。
【００５１】
即ちデコード信号Ｓａが電流源セル５ｃに対応し、デコード信号Ｓｂが電流源セル５ａに対応し、デコード信号Ｓｃが電流源セル５ｄに対応し、デコード信号Ｓｄが電流源セル５ｂに対応するように置き換える。
すると、各デコード信号Ｓａ〜Ｓｄによって発生制御される電流量は、図１１（ａ）のようになる。
具体的にはデコード信号Ｓａによって電流Ｉｃが発生制御され、デコード信号Ｓｂによって電流Ｉａが発生制御され、デコード信号Ｓｃによって電流Ｉｄが発生制御され、デコード信号Ｓｄによって電流Ｉｂが発生制御されるようになる。
この場合の、入力されるデジタルデータＤｉｎの値と出力されるアナログ電圧Ａｏｕｔの関係は図１１（ｂ）のようになる。
上述した図１７（ｂ）と、図１１（ｂ）を比較するとわかるように、微分線形誤差ＤＬＥが最小となり、特性改善、ひいては不良品救済が可能となる。
【００５２】
このような選択処理を含むＤ／Ａ変換器の製造手順を図１０に示す。
まずステップＦ２０１として、図８の構成のＤ／Ａ変換器を含むチップを製造する。
ステップＦ２０２で、製造したチップの動作テストを行う。この際に、Ａ／Ｄ変換器として特性、特に微分線形誤差ＤＬＥを計測し、それが動作不良とされる範囲内でなければステップＦ２０３からＦ２０７に進み、良品として判定する。
一方、動作テストで特性不良とされた場合は、ステップＦ２０３からＦ２０４に進み、まず微分線形誤差ＤＬＥの特性改善のための選択（対応関係の変更処理）がすでに行われたか否かを判断する。
選択処理が行われる前であればステップＦ２０５に進み、各電流源セル５ａ〜５ｄによる発生電流量を測定し、最適な対応関係を見つける。
そしてステップＦ２０６では、デコード信号Ｓａ〜Ｓｄと電流源セル５ａ〜５ｄの対応関係を、ステップＦ２０５で検討した最適な対応関係に置き換える処理を行う。例えば上記図９の状態とする。
【００５３】
そしてステップＦ２０２に戻り、動作テストを行って、微分線形誤差ＤＬＥが最小化され、不良品に相当しない状態となっていれば、ステップＦ２０３からＦ２０７に進んで良品と判定する。従って、一旦特性不良が観測されたものでも、多くの場合、選択処理によって特性を改善し、良品とすることができる。
【００５４】
ただし、選択処理後のステップＦ２０２で再度特性不良が観測された場合は、再びステップＦ２０３からＦ２０４に進み、既に最適な選択処理を行った後であるため、ステップＦ２０８に進んで、その製品は救済不能な不良品と判定されることになる。
なお、対応関係の選択（ステップＦ２０５、Ｆ２０６の処理）を複数回試行してみるような処理手順も考えられる。
【００５５】
図８の選択部４ｂ（図１０のステップＦ２０６）での具体的な置換処理のための手法は以下のようになる。
第１の手法としては、選択部４ｂを再結線可能な構造とする。
即ち選択部４ｂ内で物理的な再結線により、図８の状態から図９の状態に配線変更を行う。
この再結線に関しては、Ｄ−ＲＡＭ混載チップであれば、Ｄ−ＲＡＭのリペア工程において同時に加工が可能である。
また、選択部４ｂの各入力端と各出力端を外部ピンに導出し、外部ピンの結線状態で図８の状態に製造すると共に、その外部ピンの結線変更で例えば図９の状態に変更できるようにしてもよい。
【００５６】
第２の手法としては、選択部４ｂ（ステップＦ２０６）が、デコード信号Ｓａ〜Ｓｄと電流源セル５ａ〜５ｄとの対応関係を切換可能な切換回路を備えるようにし、供給される選択制御信号ＣＴに基づいて、切換回路の切換が行われることで、選択処理を可能とするものである。
【００５７】
この場合の選択部４ｂの構成例を図１２に示す。
選択部４ｂには、図示するようにセレクタ４１，４２，４３，４４が設けられる。
セレクタ４１，４２，４３，４４の全てには、図８に示したデコード部２から出力されるデコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄが選択可能な信号として供給される。
セレクタ４１，４２，４３，４４の出力は、それぞれ電流源セル５ａ、５ｂ、５ｃ、５ｄに供給される。
セレクタ４１，４２，４３，４４に対しては、それぞれ選択制御信号ＣＴ１、ＣＴ２、ＣＴ３、ＣＴ４が、それぞれ切換制御のために供給される。
【００５８】
このような構成において、製造当初では、セレクタ４１はデコード信号Ｓａを選択し、セレクタ４２はデコード信号Ｓｂを選択し、セレクタ４３はデコード信号Ｓｃを選択し、セレクタ４４はデコード信号Ｓｄを選択する状態とされる。即ち選択制御信号ＣＴ１、ＣＴ２、ＣＴ３、ＣＴ４として、このような選択を指示する信号が供給される（或いは初期選択設定として上記状態とされる）。従って、図８の状態となる。
【００５９】
ここで図９に示したように対応関係の置換を行う場合は、選択制御信号ＣＴ１としてデコード信号Ｓｂが指示され、セレクタ２１がデコード信号Ｓｂを電流源セル５ａに供給する。同様に、選択制御信号ＣＴ２はセレクタ２２にデコード信号Ｓｄを選択させ、選択制御信号ＣＴ３はセレクタ４３にデコード信号Ｓａを選択させ、選択制御信号ＣＴ４はセレクタ４４にデコード信号Ｓｃを選択させる。
これによって図９に示したように選択処理が行われる。
【００６０】
なお、この第２の手法では選択制御信号ＣＴ１、ＣＴ２、ＣＴ３、ＣＴ４を選択部４ｂに継続的に供給する必要があるが、このためには上述した図６或いは図７と同様の手法を採ればよい。即ち選択制御信号ＣＴ１、ＣＴ２、ＣＴ３、ＣＴ４としての各値をメモリ２２又はレジスタ２７に書き込んで、それに基づいて選択制御信号ＣＴ１〜ＣＴ４を発生させる。
【００６１】
ところで、第２の実施の形態の動作として、微分線形誤差ＤＬＥに着目して置換処理により特性改善を行う例を述べたが、積分線形誤差（Ｉｎｔｅｇｒａｌ  Ｌｉｎｅａｒ  Ｅｒｒｏｒ）についても、置換処理により特性を改善することができる。つまり積分線形誤差の特性不良による不良品の救済も可能である。
【００６２】
＜第３の実施の形態＞
第３の実施の形態のＤ／Ａ変換器の構成を図１３に示す。
これは、第１の実施の形態（図１）と第２の実施の形態（図８）の構成を合成した構成例である。各部には図１，図８と同一符号を付す。
【００６３】
図１３では、デコード部３からのデコード信号Ｓａ〜Ｓｄは、上記第２の実施の形態で説明した選択部４ｂに供給される。即ちこの選択部４ｂは、デコード信号Ｓａ〜Ｓｄと、電流源セル５ａ〜５ｄとの対応関係を選択して変更することを可能とする部位である。
また選択部４ｂから出力されるデコード信号Ｓａ〜Ｓｄは、上記第１の実施の形態で説明した置換部４ａに供給される。この置換部４ａは、デコード信号Ｓａ〜Ｓｄのうちの或るデコード信号が供給される電流源セルを、電流源セル５ａ〜５ｄのうちの１つから予備電流源セル５Ｚに置き換えることを可能とする部位である。
【００６４】
製造当初は、各デコード信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄは、選択部４ｂ及び置換部４ａを介して、それぞれ各電流源セル５ａ、５ｂ、５ｃ、５ｄにおけるスイッチ素子のゲートに印加される。つまりデコード信号Ｓａ〜Ｓｄがそれぞれ各電流源セル３３ａ〜３３ｄによる電流出力をオン／オフ制御するものとされる。
【００６５】
ところが電流源セル５ａ、５ｂ、５ｃ、５ｄのうちで不良セルが発見された場合には、置換部４ａにおける置換処理で、不良セルが予備電流源セル５Ｚに置き換えられる。
また、電流源セル５ａ、５ｂ、５ｃ、５ｄ、又は予備電流源セル５Ｚは、本来電流能力が同等（Ｉａ＝Ｉｂ＝Ｉｃ＝Ｉｄ＝ＩＺ）に設計されているが、製造上のバラツキで電流量の差が生じ、微分線形誤差又は積分線形誤差などの特性が悪化している場合は、これらの誤差が最小化されるように、選択部４ｂにおいて対応関係の選択処理が行われる。
【００６６】
このようなＤ／Ａ変換器の製造手順を図１４に示す。
まずステップＦ３０１として、図１３の構成のＤ／Ａ変換器を含むチップを製造する。
ステップＦ３０２で、製造したチップの動作テストを行う。この場合、不良な電流源セルの有無や、微分線形誤差及び積分線形誤差の値の確認を行う。
【００６７】
動作テストの結果として、不良な電流源セルが発見された場合は、図３で説明した処理と同様の処理が行われる。
即ち動作不良の電流源セルが発見された場合は、ステップＦ３０３からＦ３０４に進み、動作不良の電流源セルを予備電流源セルに置換が可能か否かを判断する。
そして置換可能であればステップＦ３０５に進み、置換部４ａにおいて不良な電流源セルを予備電流源セルに置き換える置換処理を行う。
そしてステップＦ３０２に戻り、動作テストを行って、電流源セルの動作不良が解消されているか否かを確認する。
なお、ステップＦ３０４で置換不能となった場合は、ステップＦ３１１に進んで不良品（救済不能）と判定される。
【００６８】
ステップＦ３０２の動作テストで不良な電流源セルが発見されなかった場合（又はステップＦ３０５の置換処理で解消された場合）は、ステップＦ３０６に進み、微分線形誤差や積分線形誤差が適正範囲内であったか否かを確認する。
適正範囲内であれば、ステップＦ３１０に進んで良品と判定する。
【００６９】
適正範囲内でなければ、上記図１０と同様の処理が行われる。
即ちステップＦ３０６からＦ３０７に進み、まず微分線形誤差或いは積分線形誤差の特性改善のための選択部５ｂでの選択処理がすでに行われたか否かを判断する。そして選択処理が行われる前であればステップＦ３０８に進み、各電流源セル５ａ〜５ｄ（但しステップＦ３０５の置換処理が行われている場合は、不良とされた電流源セルに代えて予備電流源セル５Ｚを対象とする）による発生電流量を測定し、最適な対応関係を見つける。
そしてステップＦ３０９では、デコード信号Ｓａ〜Ｓｄと電流源セル５ａ〜５ｄ（或いは５Ｚ）の対応関係を、選択部５ｂにおいて、ステップＦ３０８で検討した最適な対応関係に設定する処理を行う。
【００７０】
そしてステップＦ３０２に戻り、動作テストを行って、微分線形誤差又は積分線形誤差が最小化され、不良品に相当しない状態となっていれば、ステップＦ３０３→Ｆ３０６→Ｆ３１０と進んで良品と判定する。
一方、ステップＦ３０９の選択処理後のステップＦ３０２で再度特性不良が観測された場合は、再びステップＦ３０６からＦ３０７に進むが、既に最適な選択処理を行った後であるためステップＦ３１１に進んで、その製品は救済不能な不良品と判定されることになる。
なお、ステップＦ３０９での対応関係の変更を複数回試行してみるような処理手順も考えられる。
【００７１】
このような第３の実施の形態によれば、電流源セルの個別の不良個所の対応と、各電流源セルの能力のバラツキによる特性不良の対応の両方が可能となる。
従ってこの実施の形態も、不良品を良品に救済することによる製造歩留まりの向上や、特性改善によるＤ／Ａ変換器の性能向上を実現できる。
【００７２】
なお、図１３の構成では選択部４ｂの後段に置換部４ａを配置するようにしたが、この逆でも良い。その場合、選択部４ｂでは、Ｈ固定信号の入力及び予備電流源セル５Ｚへの出力も含めて、選択処理を可能とする。
【００７３】
また、置換部４ａ、選択部４ｂの各機能を一体的に備えた置換・選択部を設けるようにしてもよい。
例えば、デコード信号Ｓａ〜Ｓｄ及びＨ信号を入力し、これをそれぞれ全て選択的に電流源セル５ａ〜５ｄ及び予備電流源セル５Ｚに供給できる複数のセレクタを設けるようにすれば、置換部４ａと選択部４ｂの両方の機能を実現できる。
【００７４】
【発明の効果】
以上の説明からわかるように本発明では、供給されるデジタル信号に応じてそれぞれ電流を生成する複数の第一の電流生成手段が、等電流の電流源とされた電流加算方式のＤ／Ａ変換器であり、この複数の第一の電流源手段に加えて予備電流源としての第二の電流生成手段を配置するようにしている。そして第一の電流生成手段において或る電流生成手段が不良であった場合に、その電流生成手段を第二の電流生成手段（予備電流源）に置き換えることができるようにしている。従って、不良電流源が存在した場合には、それを予備の電流源を置き換えて適正な動作が行われるようにすることができ、つまり不良品を良品に救済できる。
【００７５】
また本発明では、デジタル入力信号に基づいて発生される複数のデコード信号に対応して設けられる複数の電流生成手段が、等電流の電流源とされた電流加算方式のＤ／Ａ変換器において、例えば微分線形誤差などの動作特性上の誤差が所定以上である場合に、その誤差が小さくなるように、各デコード信号と各電流生成手段との対応関係を選択して置き換えることができるようにしている。従って、各電流生成手段の能力のバラツキにより誤差が拡大された場合は、各デコード信号と各電流生成手段との対応関係を選択的に変更して、加算する電流の順序を換えることで上記誤差を最小化できる。これも、不良品を良品に救済できるものである。
【００７６】
これらのように不良品の救済ができることで、本発明によれば、Ｄ／Ａ変換器の製造歩留まりを著しく向上させることができる。
また、特性誤差の最小化ができるということは、元々不良ではないとされる範囲のものであっても、上記手法により誤差を小さくできることになり、Ｄ／Ａ変換器の性能向上も実現できる。
【００７７】
また、置換手段では、制御信号により置き換えが行われるようなデコードを実行し、また選択手段では制御信号により選択が実行されるようにすることにより、容易かつフレキシブルに置換や選択を実行できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のＤ／Ａ変換器のブロック図である。
【図２】第１の実施の形態における置換処理の説明図である。
【図３】第１の実施の形態のＤ／Ａ変換器の製造手順を示すフローチャートである。
【図４】第１の実施の形態の置換部の構成例の回路図である。
【図５】第１の実施の形態の置換部の他の構成例の回路図である。
【図６】実施の形態の置換部に対する置換制御信号生成方式の説明図である。
【図７】実施の形態の置換部に対する置換制御信号生成方式の説明図である。
【図８】本発明の第２の実施の形態のＤ／Ａ変換器のブロック図である。
【図９】第２の実施の形態における選択処理の説明図である。
【図１０】第２の実施の形態のＤ／Ａ変換器の製造手順を示すフローチャートである。
【図１１】第２の実施の形態における選択処理による誤差最小化の説明図である。
【図１２】第２の実施の形態の選択部の構成例の回路図である。
【図１３】本発明の第３の実施の形態のＤ／Ａ変換器のブロック図である。
【図１４】第３の実施の形態のＤ／Ａ変換器の製造手順を示すフローチャートである。
【図１５】従来のＤ／Ａ変換器の説明図である。
【図１６】Ｄ／Ａ変換器の動作不良の説明図である。
【図１７】Ｄ／Ａ変換器の電流源のバラツキによる誤差の説明図である。
【符号の説明】
１  デコーダ、２  電流源セル部、３  デコード部、４ａ  置換部、４ｂ  選択部、５ａ〜５ｄ  電流源セル、５Ｚ  予備電流源セル
【図１】
2004165948.tif 000003
【図２】
2004165948.tif 000004
【図３】
2004165948.tif 000005
【図４】
2004165948.tif 000006
【図５】
2004165948.tif 000007
【図６】
2004165948.tif 000008
【図７】
2004165948.tif 000009
【図８】
2004165948.tif 000010
【図９】
2004165948.tif 000011
【図１０】
2004165948.tif 000012
【図１１】
2004165948.tif 000013
【図１２】
2004165948.tif 000014
【図１３】
2004165948.tif 000015
【図１４】
2004165948.tif 000016
【図１５】
2004165948.tif 000017
【図１６】
2004165948.tif 000018
【図１７】
2004165948.tif 000019