(57)【要約】【課題】簡易かつ低コストで積層型セラミック電子部品に備える積層体の側面に外部電極を形成できる方法を提供する。【解決手段】生の親積層体５２の第１の主面５４上であって分割線５１を介して両側の領域に、表面導体膜５５を形成し、分割線５１が通る位置であって、表面導体膜５５が形成された領域の一部をカバーするように、第１の主面５４側からパンチングによって貫通孔５６を形成し、それによって、貫通孔５６の内周面と第１の主面５４とが交差する角の部分に面取り部５７を形成するとともに、表面導体膜５５を貫通孔５６の内周面上にまで延びるように変形させる。親積層体５２は、次いで焼成され、分割線５１に沿って分割されることにより、積層型セラミック電子部品のための積層体が取り出され、その側面に形成されるべき外部電極は、表面導体膜５２によって与えられる。【選択図】        図５
2004165343.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック層をもって構成され、内部に回路要素が設けられ、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する、複数の積層型セラミック電子部品のための複数の積層体を所定の分割線に沿って分割することによって取り出すためのものであって、積層された複数のセラミックグリーンシートをもって構成され、内部に前記回路要素が設けられた、生の親積層体を作製する工程を備え、
前記生の親積層体を作製する工程は、
前記生の親積層体の第１の主面上であって前記分割線を介して両側の領域に、表面導体膜を形成する工程と、
前記生の親積層体の、前記分割線が通る位置であって、前記表面導体膜が形成された領域の一部をカバーするように、前記第１の主面側からパンチングによって貫通孔を形成し、それによって、前記貫通孔の内周面と前記第１の主面とが交差する角の部分に面取り部を形成するとともに、前記表面導体膜を前記貫通孔の内周面上にまで延びるように変形させる工程と
を備え、さらに、
前記生の親積層体またはこれを分割した後の生の前記積層体を焼成する工程と、
前記生の親積層体または焼成後の前記親積層体を前記分割線に沿って分割する工程と
を備える、積層型セラミック電子部品の製造方法。
【請求項２】
積層された複数のセラミック層をもって構成され、内部に回路要素が設けられ、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する、複数の積層型セラミック電子部品のための複数の積層体を所定の分割線に沿って分割することによって取り出すためのものであって、積層された複数のセラミックグリーンシートをもって構成され、内部に前記回路要素が設けられた、生の親積層体を作製する工程を備え、
前記生の親積層体を作製する工程は、
前記生の親積層体の第１の主面上であって前記分割線を介して両側の領域に、表面導体膜を形成する工程と、
前記生の親積層体を構成する複数の前記セラミックグリーンシートの一部であって第１の主面側に位置する複数の前記セラミックグリーンシートを積層した１次積層構造物を作製する工程と、
前記１次積層構造物の、前記分割線が通る位置であって、前記表面導体膜が形成された領域の一部をカバーするように、前記第１の主面側からパンチングによって貫通孔を形成し、それによって、前記貫通孔の内周面と前記第１の主面とが交差する角の部分に面取り部を形成するとともに、前記表面導体膜を前記貫通孔の内周面上にまで延びるように変形させる工程と、
次いで、前記１次積層構造物の第２の主面側の主面上に、前記生の親積層体を構成する残りの前記セラミックグリーンシートを積層して、前記生の親積層体を得る工程と
を備え、さらに、
前記生の親積層体またはこれを分割した後の生の前記積層体を焼成する工程と、
前記生の親積層体または焼成後の前記親積層体を前記分割線に沿って分割する工程と
を備える、積層型セラミック電子部品の製造方法。
【請求項３】
前記表面導体膜は、導電性ペーストからなる、請求項１または２に記載の積層型セラミック電子部品の製造方法。
【請求項４】
前記表面導体膜は、前記分割線の各側に互いに分離した状態で形成される、請求項１ないし３のいずれかに記載の積層型セラミック電子部品の製造方法。
【請求項５】
前記表面導体膜は、前記分割線の両側に跨がるように連続的に形成される、請求項１ないし３のいずれかに記載の積層型セラミック電子部品の製造方法。
【請求項６】
前記生の親積層体には、特定の前記セラミックグリーンシートを厚み方向に貫通するようにビアホール導体が設けられ、前記貫通孔を形成する工程は、前記ビアホール導体に接続された状態となるように、前記表面導体膜を変形させる工程を備える、請求項１ないし５のいずれかに記載の積層型セラミック電子部品の製造方法。
【請求項７】
前記貫通孔を形成する工程は、前記ビアホール導体を分断して前記貫通孔の内周面上に露出させる工程を備える、請求項６に記載の積層型セラミック電子部品の製造方法。
【請求項８】
前記生の親積層体の少なくとも前記第１の主面側に、前記焼成工程において焼結しない無機材料を含む拘束層を積層する工程をさらに備え、前記貫通孔を形成する工程は、前記拘束層が積層された状態で実施され、前記焼成工程の後、前記拘束層を除去する工程をさらに備える、請求項１ないし７のいずれかに記載の積層型セラミック電子部品の製造方法。
【請求項９】
前記生の親積層体の前記第１の主面側に積層された前記拘束層上に、樹脂材料からなる樹脂層を積層する工程をさらに備え、前記貫通孔を形成する工程は、前記樹脂層および前記拘束層が積層された状態で実施される、請求項８に記載の積層型セラミック電子部品の製造方法。
【請求項１０】
前記生の親積層体の前記第１の主面上に、樹脂材料からなる樹脂層を積層する工程をさらに備え、前記貫通孔を形成する工程は、前記樹脂層が積層された状態で実施される、請求項１ないし７のいずれかに記載の積層型セラミック電子部品の製造方法。
【請求項１１】
前記貫通孔を形成する工程の後、前記生の親積層体の前記第１の主面側に弾性体を配置した状態で、前記生の親積層体を積層方向にプレスする工程をさらに備える、請求項１ないし１０のいずれかに記載の積層型セラミック電子部品の製造方法。
【請求項１２】
前記プレスする工程において、前記生の親積層体と前記弾性体との間に、前記貫通孔に対応する開口が設けられた剛体板が配置される、請求項１１に記載の積層型セラミック電子部品の製造方法。
【請求項１３】
前記生の親積層体の前記第１の主面側に、前記焼成工程において焼結しない無機材料を含む拘束層を積層する工程をさらに備え、前記焼成工程は、前記拘束層が積層された前記生の親積層体を焼成するように実施され、前記１次積層構造物に積層される残りの前記セラミックグリーンシートのうち、少なくとも前記貫通孔の底面を与えるセラミックグリーンシートは、前記１次積層構造物を構成する前記セラミックグリーンシートより多くのガラス成分を含む、請求項２に記載の積層型セラミック電子部品の製造方法。
【請求項１４】
積層された複数のセラミック層をもって構成され、内部に回路要素が設けられ、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する、積層体を備え、
前記積層体の前記側面には、前記第１の主面から前記第２の主面に向かって延びる溝が形成され、前記溝の内周面と前記第１の主面とが交差する角の部分には、面取り部が形成され、
前記溝の内周面上から前記面取り部上を通って前記第１の主面上にまで一連に延びる膜状の外部電極が設けられている、積層型セラミック電子部品。
【請求項１５】
前記溝は、前記第１の主面から前記第２の主面にまで貫通するように延びている、請求項１４に記載の積層型セラミック電子部品。
【請求項１６】
前記外部電極は、前記溝の、前記第２の主面側の端部にまで届くように延びている、請求項１５に記載の積層型セラミック電子部品。
【請求項１７】
前記外部電極は、前記溝の、前記第２の主面側の端部にまで届かないように延びている、請求項１５に記載の積層型セラミック電子部品。
【請求項１８】
前記溝には、特定の前記セラミック層を厚み方向に貫通するビアホール導体の一部によって与えられる外部導体が露出しかつ前記外部電極に連なるように設けられている、請求項１７に記載の積層型セラミック電子部品。
【請求項１９】
前記溝は、前記第２の主面にまで届かないように延びている、請求項１４に記載の積層型セラミック電子部品。
【請求項２０】
前記外部電極の、前記溝の内周面上で延びる部分に接続されるように、前記積層体の内部には、特定の前記セラミック層を貫通するビアホール導体が設けられている、請求項１４ないし１９のいずれかに記載の積層型セラミック電子部品。
【請求項２１】
前記回路要素は、前記セラミック層間の特定の界面に沿って延びる内部導体膜を備え、前記内部導体膜は、前記ビアホール導体に接続されている、請求項２０に記載の積層型セラミック電子部品。
【請求項２２】
前記回路要素は、前記セラミック層間の特定の界面に沿って延びる内部導体膜を備え、前記内部導体膜は、前記外部電極の、前記溝の内周面上で延びる部分に接続されている、請求項１４ないし２１のいずれかに記載の積層型セラミック電子部品。
【請求項２３】
前記外部電極は、当該積層型セラミック電子部品を実装するためのマザーボードに電気的に接続されるように用いられる、請求項１４ないし２２のいずれかに記載の積層型セラミック電子部品。
【請求項２４】
前記第１および第２の主面の少なくとも一方上に実装される搭載部品をさらに備える、請求項１４ないし２３のいずれかに記載の積層型セラミック電子部品。
【請求項２５】
前記外部電極は、前記搭載部品を覆うように前記積層体にに装着される金属キャップを固定するために用いられる、請求項２４に記載の積層型セラミック電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、積層型セラミック電子部品およびその製造方法に関するもので、特に、積層型セラミック電子部品に備える積層体の側面上に形成される外部電極の形成態様および形成方法における改良に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある積層型セラミック電子部品およびその製造方法として、次のようなものがある（たとえば、特許文献１参照）。
【０００３】
すなわち、ビアホール導体とこのビアホール導体に接続された回路要素とを備える複数のセラミックグリーンシートのような絶縁性シートを積層することによって構成された親積層体に、貫通孔を設けることにより、ビアホール導体を分断し、それによって、貫通孔の内周面上にビアホール導体の一部を露出させ、この露出したビアホール導体の一部を、親積層体を分割して得られた個々の積層型セラミック電子部品のための積層体の側面上に形成される外部電極として使用しようとするものである。
【０００４】
このような製造方法によって得られた積層型セラミック電子部品によれば、そこに備える積層体の一方主面上での他の電子部品を搭載できる面積を広くとることができるとともに、外部電極の配置ピッチを細かくすることができ、また、外部電極を簡単かつ容易に形成することができ、さらに、製造途中の親積層体の段階で個々の積層型セラミック電子部品についての電気的特性の測定が可能である、といった利点を有している。
【０００５】
【特許文献１】
特開平８−３７２５１号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した特許文献１に記載された積層型セラミック電子部品およびその製造方法では、次のような解決されるべき課題がある。
【０００７】
まず、積層体の側面上に設けられる外部電極は、親積層体の段階で形成されたビアホール導体によって与えられるものであるので、このようなビアホール導体が設けられるべき複数の絶縁性シートの各々に対して、ビアホール導体のための貫通孔を設けるための工程が必要となり、さらに、これら貫通孔に導電材料を充填するための工程が必要となる。したがって、形成しようとする外部電極の側面上での高さ寸法に応じて、上述した貫通孔を設ける工程および導電材料を充填する工程を実施する回数が増える。
【０００８】
また、ビアホール導体は、これによって外部電極を与えるようにするためには、前述したように、分断されるので、その一部が少なからず除去されかつ廃棄されてしまうことになる。したがって、外部電極として残る導電材料に比べて、多くの導電材料を無駄にしてしまう。
【０００９】
また、積層体の側面に形成される外部電極が、積層型セラミック電子部品を実装するためのマザーボードに電気的に接続されるように用いられる場合、このような電気的接続に必要な面積または体積より大きい面積または体積を外部電極が有していることがある。それにも関らず、特許文献１に記載の方法を適用すれば、外部電極として、本来不必要な領域にまで外部電極のためのビアホール導体を形成してしまうことになるので、この点においても、工程および材料の無駄を招いていると言える。
【００１０】
また、電気的接続に必要な複数の外部電極が積層体の周囲に均等に配置されない場合、あるいは積層型セラミック電子部品のマザーボード上での実装強度が不足する場合などにおいては、電気的接続に直接関与しない外部電極がしばしば追加される。したがって、このような電気的接続に直接関与しない外部電極までもが、特許文献１に記載のような方法によって形成されると、工程および材料の点で、さらなるコストの上昇を招いてしまう。
【００１１】
また、外部電極となるビアホール導体を設けるための貫通孔の形成およびビアホール導体を分断するための貫通孔の形成は、生の親積層体の強度の低下をもたらし、そのため、生の親積層体において不所望な変形が生じ、得られた積層型セラミック電子部品に備える積層体の寸法および形状に対する精度を劣化させてしまうことがある。
【００１２】
そこで、この発明の目的は、上述したような課題を解決し得る、積層型セラミック電子部品の製造方法およびこの製造方法によって製造されることができる積層型セラミック電子部品を提供しようとすることである。
【００１３】
【課題を解決するための手段】
この発明は、まず、積層型セラミック電子部品の製造方法に向けられる。
【００１４】
この発明に係る積層型セラミック電子部品の製造方法は、積層された複数のセラミック層をもって構成され、内部に回路要素が設けられ、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する、複数の積層型セラミック電子部品のための複数の積層体を所定の分割線に沿って分割することによって取り出すためのものであって、積層された複数のセラミックグリーンシートをもって構成され、内部に上述の回路要素が設けられた、生の親積層体を作製する工程を備えるとともに、生の親積層体またはこれを分割した後の生の積層体を焼成する工程と、生の親積層体または焼成後の親積層体を分割線に沿って分割する工程とを備えている。
【００１５】
このような積層型セラミック電子部品の製造方法に備える生の親積層体を作製する工程は、第１の実施態様では、前述した技術的課題を解決するため、次のような工程を備えることを特徴としている。
【００１６】
すなわち、生の親積層体の第１の主面上であって分割線を介して両側の領域に、表面導体膜を形成する工程と、生の親積層体の、分割線が通る位置であって、表面導体膜が形成された領域の一部をカバーするように、第１の主面側からパンチングによって貫通孔を形成し、それによって、貫通孔の内周面と第１の主面とが交差する角の部分に面取り部を形成するとともに、表面導体膜を貫通孔の内周面上にまで延びるように変形させる工程とを備えることを特徴としている。
【００１７】
第２の実施態様では、前述した技術的課題を解決するため、生の親積層体を作製する工程は、次のような工程を備えることを特徴としている。
【００１８】
すなわち、生の親積層体の第１の主面上であって分割線を介して両側の領域に、表面導体膜を形成する工程と、生の親積層体を構成する複数のセラミックグリーンシートの一部であって第１の主面側に位置する複数のセラミックグリーンシートを積層した１次積層構造物を作製する工程と、１次積層構造物の、分割線が通る位置であって、表面導体膜が形成された領域の一部をカバーするように、第１の主面側からパンチングによって貫通孔を形成し、それによって、貫通孔の内周面と第１の主面とが交差する角の部分に面取り部を形成するとともに、表面導体膜を貫通孔の内周面上にまで延びるように変形させる工程と、次いで、１次積層構造物の第２の主面側の主面上に、生の親積層体を構成する残りのセラミックグリーンシートを積層して、生の親積層体を得る工程とを備えることを特徴としている。
【００１９】
第２の実施態様では、得られた積層型セラミック電子部品に備える積層体の側面において、第１の主面から延びる溝が形成されるが、この溝は、第２の主面にまで届かず、したがって、積層体には、凹部としてのキャスタレーションが形成される。
【００２０】
この発明に係る積層型セラミック電子部品の製造方法において、表面導体膜は、導電性ペーストからなることが好ましい。
【００２１】
表面導体膜は、分割線の各側に互いに分離した状態で形成されても、分割線の両側に跨るように連続的に形成されてもよい。
【００２２】
生の親積層体には、特定のセラミックグリーンシートを厚み方向に貫通するようにビアホール導体が設けられ、貫通孔を形成する工程において、このビアホール導体に接続された状態となるように、表面導体膜を変形させるようにしてもよい。この場合、貫通孔を形成するとき、ビアホール導体を分断して貫通孔の内周面上に露出させるようにしてもよい。
【００２３】
また、この発明に係る積層型セラミック電子部品の製造方法において、生の親積層体の少なくとも第１の主面側に、焼成工程において焼結しない無機材料を含む拘束層を積層することが好ましい。この場合、貫通孔を形成する工程は、拘束層が積層された状態で実施される。また、焼成工程の後、拘束層は除去される。
【００２４】
上述の実施態様において、生の親積層体の第１の主面側に積層された拘束層上に、樹脂材料からなる樹脂層をさらに積層するようにしてもよい。この場合、貫通孔を形成する工程は、樹脂層および拘束層が積層された状態で実施される。
【００２５】
上述の樹脂材料からなる樹脂層は、拘束層上ではなく、生の親積層体の第１の主面上に積層されてもよい。この場合、貫通孔を形成する工程は、樹脂層が積層された状態で実施される。
【００２６】
また、この発明に係る積層型セラミック電子部品の製造方法において、貫通孔を形成した後、生の親積層体の第１の主面側に弾性体を配置した状態で、生の親積層体を積層方向にプレスすることが好ましい。このプレス工程において、生の親積層体と弾性体との間に、貫通孔に対応する開口が設けられた剛体板が配置されることがより好ましい。
【００２７】
この発明に係る積層型セラミック電子部品の製造方法の第２の実施態様において、生の親積層体の第１の主面側に、焼成工程において焼結しない無機材料を含む拘束層を積層し、焼成工程において、この拘束層が積層された生の親積層体を焼成するように実施される場合、１次積層構造物に積層される残りのセラミックグリーンシートのうち、少なくとも貫通孔の底面を与えるセラミックグリーンシートは、１次積層構造物を構成するセラミックグリーンシートより多くのガラス成分を含み、焼成時の収縮による応力を緩和するようにすることが好ましい。
【００２８】
この発明は、また、上述したような製造方法によって製造することができる、積層型セラミック電子部品にも向けられる。
【００２９】
この発明に係る積層型セラミック電子部品は、積層された複数のセラミック層をもって構成され、内部に回路要素が設けられ、かつ互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する、積層体を備えている。
【００３０】
上述の積層体の側面には、第１の主面から第２の主面に向かって延びる溝が形成され、この溝の内周面と第１の主面とが交差する角の部分には、面取り部が形成される。そして、溝の内周面上から面取り部上を通って第１の主面上にまで一連に延びる膜状の外部電極が設けられている。
【００３１】
上述の溝は、第１の実施態様では、第１の主面から第２の主面にまで貫通するように延びている。
【００３２】
上述の場合、外部電極は、溝の、第２の主面側の端部にまで届くように延びていても、溝の、第２の主面側の端部にまで届かないように延びていてもよい。後者の場合、溝には、特定のセラミック層を厚み方向に貫通するビアホール導体の一部によって与えられる外部導体が露出しかつ前述した外部電極に連なるように設けられていてもよい。
【００３３】
第２の実施態様では、溝は、第２の主面にまで届かないように延びている。
【００３４】
この発明に係る積層型セラミック電子部品において、外部電極の、溝の内周面上で延びる部分に接続されるように、積層体の内部には、特定のセラミック層を貫通するビアホール導体が設けられていてもよい。このような実施態様において、前述した回路要素として、セラミック層間の特定の界面に沿って延びる内部導体膜が形成される場合、この内部導体膜は、上述のビアホール導体に接続されてもよい。
【００３５】
また、回路要素として、セラミック層間の特定の界面に沿って延びる内部導体膜を備える場合、この内部導体膜は、外部電極の、溝の内周面上で延びる部分に接続されていてもよい。
【００３６】
外部電極は、通常、この積層型セラミック電子部品を実装するためのマザーボードに電気的に接続されるように用いられる。他方、積層型セラミック電子部品に備える積層体の第１および第２の主面の少なくとも一方上に搭載部品が実装され、この搭載部品を覆うように金属キャップが装着される場合には、外部電極は、金属キャップを固定するために用いられてもよい。
【００３７】
【発明の実施の形態】
図１は、この発明に係る積層型セラミック電子部品についての第１の実施形態を示す断面図である。
【００３８】
図１に示した積層型セラミック電子部品１は、積層された複数のセラミック層２をもって構成された積層体３を備えている。積層体３は、互いに対向する上方主面４および下方主面５、ならびにこれら主面４および５間を連結する側面６を有している。
【００３９】
積層体３の内部には、種々の回路要素が設けられている。積層体３の内部に設けられる回路要素としては、たとえば、セラミック層２間の特定の界面に沿って設けられるいくつかの内部導体膜７、セラミック層２の特定のものを厚み方向に貫通するように設けられるいくつかのビアホール導体８がある。
【００４０】
また、積層体３の外表面上にも回路要素が設けられる。このような回路要素としては、積層体３の上方主面４上に設けられるいくつかの導電ランド９、および積層体３の下方主面５上に設けられるいくつかの端子電極１０がある。導電ランド９は、積層体３の上方主面４上に実装されるいくつかの搭載部品１１を電気的に接続しかつ機械的に固定するために用いられる。端子電極１０は、この積層型セラミック電子部品１をマザーボード１２（その上面を想像線で示す。）に電気的に接続しかつ機械的に固定するように用いられる。
【００４１】
さらに、この発明の特徴となる外部電極１３および１４が積層体３の外表面上に設けられている。外部電極１３および１４は、上述した端子電極の一種であり、端子電極１０と同様、積層型セラミック電子部品１をマザーボード１２に電気的に接続しかつ機械的に固定するために用いられる。これら外部電極１３および１４の形成態様について以下に詳細に説明する。
【００４２】
積層体３の側面６には、下方主面５から上方主面４にまで貫通するように溝１５および１６がそれぞれ形成されている。溝１５および１６の各々の内周面と下方主面５とが交差する角の部分には、面取り部１７および１８がそれぞれ形成されている。そして、外部電極１３および１４は、それぞれ、溝１５および１６の各々の内周面上から面取り部１７および１８上を通って下方主面５上にまで一連に延びる膜状をなしている。この実施形態では、外部電極１３および１４は、それぞれ、溝１５および１６の、上方主面４側の端部にまで届かないように延びている。
【００４３】
特に、積層体３の図１による右端部分に注目すると、そこには、内部導体膜７（ａ）およびそれに接続されるビアホール導体８（ａ）が図示されている。これら内部導体膜７（ａ）およびビアホール導体（ａ）は、外部電極１４の、溝１６の内周面上で延びる部分に接続されている。
【００４４】
上述のように、外部電極１３および１４が、それぞれ、溝１５および１６の各々の内周面上から下方主面５上にまで一連に延びるように形成されるとき、面取り部１７および１８上を通るので、外部電極１３および１４が、溝１５および１６の内周面と下方主面５とが交差する角の部分において断線しやすいという不都合を回避することができる。したがって、外部電極１３および１４における溝１５および１６の各々の内周面上に位置する部分と下方主面５上に位置する部分との間で信頼性の高い電気的導通状態を得ることができる。
【００４５】
図２は、この発明に係る積層型セラミック電子部品についての第２の実施形態を示す断面図である。図２に示した積層型セラミック電子部品２１は、図１に示した積層型セラミック電子部品１と共通する多くの要素を備えているので、共通する要素には図１で用いた参照符号を付すことによって、その説明を省略する。
【００４６】
図２に示した積層型セラミック電子部品２１に備える積層体３ａの側面６には、下方主面５から上方主面４に向かって延びる溝２２および２３が形成されるが、これら溝２２および２３は、上方主面４にまで届かないように延びていて、これによって、凹部としてのキャスタレーションが形成されていることを特徴としている。
【００４７】
積層型セラミック電子部品２１におけるその他の構成については、図１に示した積層型セラミック電子部品１の場合と実質的に同様である。
【００４８】
図２に示した積層型セラミック電子部品２１のように、溝２２および２３が、上方主面４にまで届かないように延びていると、上方主面４側において、回路要素を配置できる面積を大きくすることができ、したがって、回路要素についての設計の自由度を高めることができる。
【００４９】
図３は、この発明に係る積層型セラミック電子部品についての第３の実施形態を示す断面図であり、図４は、その外観を示す斜視図である。
【００５０】
図３および図４に示した積層型セラミック電子部品２６は、前述した積層型セラミック電子部品１および２１の場合と同様、積層された複数のセラミック層２７をもって構成される積層体２８を備えている。積層体２８は、互いに対向する上方主面２９および下方主面３０ならびにこれら主面２９および３０間を連結する側面３１を有している。
【００５１】
積層体２８の内部には、種々の回路要素が設けられる。積層体２８の内部に設けられる回路要素としては、たとえば、セラミック層２７間の特定の界面に沿って設けられるいくつかの内部導体膜３２、およびセラミック層２７の特定のものを厚み方向に貫通するように設けられるいくつかのビアホール導体３３がある。
【００５２】
積層体２８の外表面上にも回路要素が設けられている。たとえば、積層体２８の上方主面２９上には、いくつかの導電ランド３４が設けられ、下方主面３０上には、いくつかの端子電極３５が設けられている。導電ランド３４は、積層体２８の上方主面２９上に実装されるいくつかの搭載部品３６、３７および３８を電気的に接続しかつ機械的に固定するために用いられる。端子電極３５は、この積層型セラミック電子部品２６をマザーボード３９（その上面を想像線で示す。）に電気的に接続しかつ機械的に固定するために用いられる。
【００５３】
さらに、積層体２８の外表面上には、この発明の特徴となる外部電極４０および４１が設けられている。これら外部電極４０および４１の形成態様の詳細について、以下に説明する。
【００５４】
積層体２８の側面３１には、図３に示すように、上方主面２９から下方主面３０に向かって延びる溝４２および４３が形成される。これら溝４２および４３は、下方主面３０にまで届かないように延びている。溝４２および４３の各々の内周面と上方主面２９とが交差する角の部分には、面取り部４４および４５がそれぞれ形成される。そして、外部電極４０および４１は、それぞれ、溝４２および４３の内周面上から面取り部４４および４５上を通って上方主面２９上にまで一連に延びる膜状をなしている。
【００５５】
積層型セラミック電子部品２６は、搭載部品３６〜３８を覆うように積層体２８に装着される金属キャップ４６をさらに備えている。金属キャップ４６は、図３に示すように、溝４２および４３内に挿入される脚部４７および４８を有し、脚部４７および４８と外部電極４０および４１とがたとえば半田付けされることによって、金属キャップ４６が積層体２８に固定される。
【００５６】
なお、図４に示すように、金属キャップ４６は、さらに脚部４９を備え、この脚部４９に対向する位置にも、図示しない脚部が設けられている。これら脚部４９等についても、前述した脚部４７および４８の場合と同様、溝内に挿入され、かつ外部電極に半田付け等により固定される。
【００５７】
以上のような積層型セラミック電子部品１、２１および２６、特に、そこに備える積層体３、３ａおよび２８は、以下のようにして製造される。なお、以下に説明する種々の製造方法は、形成しようとする外部電極の態様および外部電極に関連する構成に応じて選択される。
【００５８】
図５は、この発明に係る積層型セラミック電子部品の製造方法についての第１の実施形態を説明するためのものである。図５には、複数の積層型セラミック電子部品のための複数の積層体を所定の分割線５１に沿って分割することによって取り出すための生の親積層体５２の一部が示されている。
【００５９】
生の親積層体５２は、積層された複数のセラミックグリーンシート５３をもって構成され、その内部には、図示しないが、前述した内部導体膜８または３２およびビアホール導体８または３３のような回路要素が設けられている。
【００６０】
上述したセラミックグリーンシート５３は、たとえば、ＳｉＯ２  、Ａｌ２  Ｏ３  、Ｂ２  Ｏ３  およびＣａＯを含む結晶化ガラス粉末とアルミナ粉末とを等重量比率で混合した混合粉末１００重量部に、１５重量部のポリビニルブチラールと４０重量部のイソプロピルアルコールと２０重量部のトロールとを加え、ボールミルによって２４時間混合してスラリーとし、これをドクターブレード法によってシート状に成形することにより得ることができる。セラミックグリーンシート５３は、たとえば１００μｍの厚さとされる。
【００６１】
他方、図５において図示しない回路要素は、典型的には、導電性ペーストによって与えられる。導電性ペーストは、たとえば、Ａｇ−Ｐｄ合金粉末１００重量部に、４重量部のエチルセルロースと２重量部のアルキッド樹脂と３重量部のＡｇ金属レジネートと３５重量部のブチルカルビトールアセテートとを混練した後、３５重量部のテルピネオールを加えて粘度調整することにより作製される。
【００６２】
このような導電性ペーストによって導体膜やビアホール導体のような回路要素が形成されたセラミックグリーンシート５３が積層され、それによって生の親積層体５２が得られる。このとき、図５（１ａ）および（１ｂ）に示すように、生の親積層体５２の第１の主面５４を与えるセラミックグリーンシート５３上であって分割線５１を介して両側の領域に、表面導体膜５５が形成される。この実施形態では、表面導体膜５５は、分割線５１の各側に互いに分離した状態で形成される。
【００６３】
表面導体膜５５は、好ましくは、導電性ペーストによって形成され、この導電性ペーストとしては、前述した回路要素を形成するのに用いたものと同様のものが用いられる。導電性ペーストを用いて表面導体膜５５を形成する場合、印刷法または転写法等を適用することができる。また、導電性ペーストとして、感光性ペーストが用いられてもよい。また、表面導体膜５５は、導電性ペースト以外の導電材料によって形成されてもよい。
【００６４】
次に、図５（２ａ）および（２ｂ）に示すように、生の親積層体５２の、分割線５１が通る位置であって、表面導体膜５５が形成された領域の一部をカバーするように、第１の主面５１側からパンチングによって、たとえば断面円形の貫通孔５６が形成される。
【００６５】
上述のように、貫通孔５６をパンチングによって形成するとき、パンチング動作に伴って、セラミックグリーンシート５３における貫通孔５６の周縁部に位置する部分が変形し、その結果、貫通孔５６の内周面と第１の主面５４とが交差する角の部分に面取り部５７が形成されるとともに、表面導体膜５５が貫通孔５６の内周面上にまで延びるように変形する。
【００６６】
このようにして、表面導体膜５５に対して、たとえば図１に示した外部電極１３が有する形状を与えることができる。
【００６７】
なお、貫通孔５６は、一例として、直径０．４ｍｍ程度であり、パンチングに際しては、数ＭＰａないし１０ＭＰａ前後の圧力が加えられる。貫通孔５６は、その断面が円形ではなく、たとえば矩形等の他の断面形状を有するものであってもよい。
【００６８】
次に、生の親積層体５２が焼成され、次いで、分割線５１に沿って分割されることにより、複数の積層型セラミック電子部品のための積層体が得られる。その後、必要に応じて、搭載部品が実装され、また、金属キャップが装着される。
【００６９】
なお、上述した焼成工程および分割工程は、逆の順序で実施されてもよい。すなわち、生の親積層体５２をまず分割線５１に沿って分割し、得られた複数の生の積層体を焼成するようにしてもよい。
【００７０】
図６は、この発明に係る積層型セラミック電子部品の製造方法についての第２の実施形態を説明するための図５（２ａ）に相当する図である。図６において、図５（２ａ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００７１】
前述した図５に示した実施形態では、表面導体膜５５は、貫通孔５６の、第２の主面５８側の端部にまで届かないように延びている。このような場合において、表面導体膜５５によって与えられる外部電極の高さ寸法が十分でないときには、図６に示すように、外部導体５９を、貫通孔５６の内周面上に露出させかつ表面導体膜５５に連なるように設けて、外部電極の高さ寸法を補うようにすればよい。
【００７２】
上述の外部導体５９は、生の親積層体５２を作製するとき、特定のセラミックグリーンシート５３を厚み方向に貫通するようにビアホール導体を設けておき、貫通孔５６を形成することによって、このビアホール導体を分断するとともに、その一部を貫通孔５６の内周面上に露出させ、しかも、ビアホール導体の一部によって与えられた外部導体５９が表面導体膜５５に接続されるようにすればよい。
【００７３】
図７は、この発明に係る積層型セラミック電子部品の製造方法についての第３の実施形態を説明するための図５（２ａ）に相当する図である。図７において、図５（２ａ）に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００７４】
図７に示した実施形態は、生の親積層体５２の厚みが比較的薄くされるなどの場合に適用されるものである。この実施形態では、貫通孔５６が形成されたとき、表面導体膜５５は、貫通孔５６の、第２の主面５８側の端部にまで届くように延びている。この実施形態に従って形成された表面導体膜５５によれば、得られた積層型セラミック電子部品の積層体において、外部電極は、溝の、第２の主面側の端部にまで届くように延びて形成される。
【００７５】
図８は、この発明に係る積層型セラミック電子部品の製造方法についての第４の実施形態を説明するためのもので、図８（１）は図５（１ａ）に相当し、図８（２）は図５（２ａ）に相当している。図８において、図５に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００７６】
図８（１）に示すように、生の親積層体５２には、分割線５１の近傍において、特定のセラミックグリーンシート５３を厚み方向に貫通するようにビアホール導体６０が設けられている。また、このビアホール導体６０は、セラミックグリーンシート５３間の特定の界面に沿って延びる内部導体膜６１に電気的に接続されている。
【００７７】
このような生の親積層体５２に、図８（２）に示すように、貫通孔５６を形成すれば、表面導体膜５５は、貫通孔５６の内周面上で延びる部分において、内部導体膜６１に接続された状態となるばかりでなく、ビアホール導体６０に接続された状態となるように変形する。したがって、ビアホール導体６０の存在により、内部導体膜６０の、表面導体膜５５に対する電気的接続状態の信頼性が高められる。
【００７８】
たとえば、前述した図１に示した外部電極１４は、図８に示した方法によって得ることができる。
【００７９】
図９は、この発明に係る積層型セラミック電子部品の製造方法についての第５の実施形態を説明するための図５（１ｂ）に相当する図である。図９において、図５（１ｂ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８０】
図９に示した実施形態では、表面導体膜５５は、分割線５１の両側に跨るように連続的に形成されていることを特徴としている。
【００８１】
図９に示した実施形態の場合であっても、個々の積層型セラミック電子部品のための積層体と取り出そうとするとき、親積層体５２が分割線５１に沿って分割されるので、表面導体膜５５が、分割線５１の両側に跨るように連続的に形成されていても、製品としての積層型セラミック電子部品に対しては何らの影響も及ぼさない。しかしながら、分割前の親積層体５２の段階で各々の積層型セラミック電子部品についての電気的特性を測定したい場合には、貫通孔５６（図５（２ｂ）参照）は、表面導体膜５５を分断するように形成されることが好ましい。
【００８２】
図１０は、この発明に係る積層型セラミック電子部品の製造方法についての第６の実施形態を説明するための図５（２ｂ）に相当する図である。図１０において、図５（２ｂ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８３】
図１０には、分割線５１に直交する方向に延びる分割線６２も図示されている。これら分割線５１および６２の各位置からわかるように、親積層体５２の分割によって得られる積層体の１つの辺に沿って、２箇所に表面導体膜５５が形成されている。
【００８４】
このような場合において、２箇所の表面導体膜５５の双方に跨るように１つの貫通孔５６ａが形成されてもよい。さらに、表面導体膜が３箇所以上に形成される場合には、３箇所以上の表面導体膜に跨がるように１つの貫通孔が形成されてもよい。
【００８５】
図１１は、この発明に係る積層型セラミック電子部品の製造方法についての第７の実施形態を示す図５（２ａ）に相当する図である。図１１において、図５（２ａ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。また、図１１には、図８に示したビアホール導体６０および内部導体膜６１に相当する要素が図示されている。これらについても、前述した説明を援用することにより、その説明を省略する。
【００８６】
図１１に示した生の親積層体５２は、まず、第１の主面５４側に位置する複数のセラミックグリーンシート５３を積層した１次積層構造物６３と、第２の主面５８側に位置する複数のセラミックグリーンシート５３を積層した残りの積層構造物６４とを別に作製し、後で、これら積層構造物６３および６４を積層することによって得られたものである。
【００８７】
より詳細には、前述した各実施形態の場合と同様の方法により、１次積層構造物６３を得た後、この１次積層構造物６３の、分割線５１が通る位置であって、表面導体膜５５が形成された領域の一部をカバーするように、第１の主面５４側からパンチングによって貫通孔５６が形成される。この貫通孔５６の形成によって、貫通孔５６の内周面と第１の主面５４とが交差する角の部分に面取り部５７が形成されるとともに、表面導体膜５５が貫通孔５６の内周面上にまで延びるように変形する。このとき、内部導体膜６１および内部導体膜６１に接続されたビアホール導体６０が表面導体膜５５に接続される。
【００８８】
次に、１次積層構造物６３の第２の主面５８側の主面上に、残りの積層構造物６４が積層され、それによって、生の親積層体５２が得られる。
【００８９】
前述の図２および図３にそれぞれ示した積層型セラミック電子部品２１および２６における、溝２２および２３ならびに４２および４３のように、積層体の一方の主面にまで届かず、凹部としてのキャスタレーションを形成するように延びている、そのような溝の内周面上に外部電極を形成しようとするとき、図１１に示すような方法が有利に適用される。この場合において、図２の右側の外部電極１４のように、内部導体膜７（ａ）に接続されるビアホール導体８（ａ）が外部電極１４に接続される構造を得ようとするとき、図１１に示すようなビアホール導体６０および内部導体膜６１を形成しておけばよい。
【００９０】
このように、図１１に示した第７の実施形態によれば、１次積層構造物６３に形成された貫通孔５６は、貫通孔を形成していない残りの積層構造物６４によって閉じられるので、親積層体５２の強度が向上し、たとえば焼結後において、親積層体５２に不所望な割れなどの不具合が生じにくくなる。また、親積層体５２の第２の主面５８側における回路要素の配置可能な面積が増大し、回路要素に対する設計の自由度が向上する。
【００９１】
図１２は、この発明に係る積層型セラミック電子部品の製造方法についての第８の実施形態を示す図５に相当する図である。図１２において、図５に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。また、図１２においても、図８に示したビアホール導体６０および内部導体膜６１に相当する要素が図示されているが、これらについても、前述した説明を援用することにより、その説明を省略する。
【００９２】
図１２（１ａ）および（１ｂ）に示すように、生の親積層体５２の第１および第２の主面５４および５８の各上に、焼成工程において焼結しない、たとえばアルミナ粉末のような無機材料を含む拘束層６５および６６が積層される。拘束層６５および６６は、それぞれ、その必要な厚みを得るため、複数層積層されてもよい。
【００９３】
次に、図１２（２ａ）および（２ｂ）に示すように、拘束層６５および６６が積層された状態で、貫通孔５６が第１の主面５４側からパンチングによって形成される。
【００９４】
このように、拘束層６５および６６が積層された状態、特に、パンチング動作が開始される側において拘束層６５が積層された状態で、貫通孔５６をパンチングによって形成すれば、貫通孔５６の内周面と第１の主面５４とが交差する角の部分において、面取り部５７を形成することがより容易になる。なぜなら、パンチング工程における拘束層６５の変形が、面取り部５７の形成に対して、より効果的に作用するためであると考えられる。
【００９５】
次に、拘束層６５および６６が積層された状態で、生の親積層体５２が焼成される。このとき、拘束層６５および６６は、実質的に焼結しないため、焼成による収縮も実質的に生じず、そのため、親積層体５２の主面方向への収縮を抑制するように作用する。その結果、焼結後の親積層体５２において、焼成による収縮のばらつきが生じにくくなり、寸法精度に優れかつ回路要素の位置精度に優れた親積層体５２を得ることができる。
【００９６】
次に、拘束層６５および６６が除去され、その後、分割線５１に沿って分割されることにより、個々の積層型セラミック電子部品のための積層体が取り出される。
【００９７】
図１３は、この発明に係る積層型セラミック電子部品の製造方法についての第９の実施形態を示す図である。図１３において、図１２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９８】
図１３（１）に示すように、拘束層６５が生の親積層体５２の第１の主面５４上にまず積層される。
【００９９】
次に、図１３（２）に示すように、拘束層６５が積層された状態で、貫通孔５６が第１の主面５４側からパンチングによって形成される。このような拘束層６５が積層された状態でのパンチングによって、上述した第８の実施形態の場合と同様、面取り部５７をより容易に形成することができる。
【０１００】
次に、図１３（３）に示すように、生の親積層体５２の第２の主面５８上に、拘束層６６が積層される。上述した貫通孔５６の形成のために第２の主面５８側にバリが生じたとしても、この拘束層６６の積層によって、このバリを低減することが可能である。
【０１０１】
次に、上述の第８の実施形態の場合と同様、拘束層６５および６６が積層された状態で、生の親積層体５２が焼成され、拘束層６５および６６が除去され、さらに、分割線５１に沿って分割されることにより、個々の積層型セラミック電子部品のための積層体が取り出される。
【０１０２】
図１４は、この発明に係る積層型セラミック電子部品の製造方法についての第１０の実施形態を示す図である。この第１０の実施形態は、図１１に示した第７の実施形態と図１３に示した第９の実施形態とを組み合わせたものに相当する。図１４において、図１１および図１３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１０３】
図１４に示すように、第１０の実施形態では、１次積層構造物６３を得た後、この１次積層構造物６３の、親積層体５２の第１の主面５４側の主面上に、拘束層６５が積層され、次いで、拘束層６５が積層された状態で、１次積層構造物６３に貫通孔５６が形成される。
【０１０４】
次に、１次積層構造物６３の、親積層体５２の第２の主面５８側の主面上に、残りの積層構造物６４が積層され、それによって、生の親積層体５２を形成し、次いで、生の親積層体５２の第２の主面５８上に、拘束層６６が積層される。
【０１０５】
その後、図１３に示した第９の実施形態の場合と同様、拘束層６５および６６が積層された状態で、生の親積層体５２が焼成され、拘束層６５および６６が除去され、次いで、分割線５１に沿って分割されることにより、個々の積層型セラミック電子部品のための積層体が取り出される。
【０１０６】
このように、第１０の実施形態によれば、前述した図１１に示す第７の実施形態の場合と同様、１次積層構造物６３に形成された貫通孔５６は、貫通孔を形成していない残りの積層構造物６４によって閉じられるので、親積層体５２の強度が向上し、たとえば焼結後において、親積層体５２に不所望な割れなどの不具合が生じにくくなる。また、親積層体５２の第２の主面５８側における回路要素の配置可能な面積が増大し、回路要素に対する設計の自由度が向上する。
【０１０７】
図１４に示した第１０の実施形態において、１次積層構造物６３に積層される残りの積層構造物６４に備えるセラミックグリーンシート５３のうち、少なくとも貫通孔５６の底面を与えるセラミックグリーンシート５３（ａ）が、１次積層構造物６３を構成するセラミックグリーンシート５３より多くのガラス成分を含むようにすることがより好ましい。これによって、生の親積層体５２を焼成するとき、この焼成時の収縮による応力を緩和することができる。
【０１０８】
したがって、拘束層６５による収縮抑制作用を直接及ぼし得る部分と、貫通孔５６の存在のために拘束層６５による収縮抑制作用を直接及ぼし得ない部分との間で生じる収縮挙動の差を低減することができ、焼結後の親積層体５２において、不所望な変形や反り、さらには割れなどの不具合を生じさせにくくすることができる。
【０１０９】
図１５は、この発明に係る積層型セラミック電子部品の製造方法についての第１１の実施形態を示す図８に相当する図である。図１５において、図８に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１１０】
図１５（１）に示すように、生の親積層体５２の第１の主面５４上に、樹脂材料からなる樹脂層６７が積層される。
【０１１１】
次に、図１５（２）に示すように、樹脂層６７が積層された状態で、貫通孔５６が第１の主面５４側からパンチングによって形成される。
【０１１２】
このように、樹脂層６７が積層された状態で、貫通孔５６をパンチングによって形成すれば、貫通孔５６の内周面と第１の主面５４とが交差する角の部分において、面取り部５７をより容易に形成することができる。また、樹脂層６７によって生の親積層体５２が補強されるので、生の親積層体５２において伸びなどの不所望な変形が生じにくくなり、得られた積層体の寸法精度等が向上される。
【０１１３】
なお、樹脂層６７は、焼成前に、これを剥離することによって、除去されてもよく、あるいは、焼成工程において、たとえば熱分解されることによって、除去されてもよい。
【０１１４】
図１６は、この発明に係る積層型セラミック電子部品の製造方法についての第１２の実施形態を示す図１５に相当する図である。図１６に示した第１２の実施形態は、前述の図１２に示した第８の実施形態と図１５に示した第１１の実施形態との組み合わせに相当する。図１６において、図１２および図１５に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１１５】
図１６（１）に示すように、生の親積層体５２の第１および第２の主面５４および５８の各上に、拘束層６５および６６が積層され、拘束層６５上に、樹脂層６７がさらに積層される。
【０１１６】
次に、図１６（２）に示すように、拘束層６５および６６ならびに樹脂層６７が積層された状態で、貫通孔５６が第１の主面５４側からパンチングによって形成される。
【０１１７】
この第１２の実施形態によれば、図１２に示した第８の実施形態によって得られる効果と図１５に示した第１１の実施形態によって得られる効果との双方が奏される。
【０１１８】
図１７は、この発明に係る積層型セラミック電子部品の製造方法についての第１３の実施形態を示す図８（２）に相当する図である。図１７において、図８（２）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１１９】
前述したいずれの実施形態においても、生の親積層体５２を得るための積層工程を終えた後、積層方向にプレスする工程が実施されるが、この第１３の実施形態では、生の親積層体５２の第１の主面５４側に弾性体６８を配置した状態で、生の親積層体５２を積層方向にプレスするようにされることが特徴である。
【０１２０】
このように、弾性体６８を介してのプレスを実施すれば、弾性体６８が貫通孔５６内に入り込み、貫通孔５６の形状を維持するように作用し、そのため、プレス工程において、貫通孔５６が不所望に変形してしまうことを防止することができる。
【０１２１】
図１８は、この発明に係る積層型セラミック電子部品の製造方法についての第１４の実施形態を示す図１７に相当する図である。図１８において、図１７に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。また、図１８においては、図１４に示した１次積層構造物６３および残りの積層構造物６４ならびに拘束層６５および６６に相当する要素が図示されているが、これについても、前述した説明を援用することにより、その説明を省略する。
【０１２２】
図１８に示した実施形態では、プレス工程において、生の親積層体５２と弾性体６８との間に、貫通孔５６に対応する開口６９が設けられた剛体板７０が配置されることを特徴としている。
【０１２３】
この実施形態によれば、図１７に示した第１３の実施形態によって得られる効果が奏されるばかりでなく、剛体板７０の存在により、貫通孔５６が存在しない領域において、より均一な圧力を及ぼすことが可能になる。
【０１２４】
【発明の効果】
以上のように、この発明に係る積層型セラミック電子部品の製造方法によれば、生の親積層体の第１の主面上に表面導体膜を形成し、生の親積層体の、分割線が通る位置であって、表面導体膜が形成された領域の一部をカバーするように、第１の主面側からパンチングによって貫通孔を形成し、それによって、貫通孔の内周面と第１の主面とが交差する角の部分に面取り部を形成するとともに、表面導体膜を貫通孔の内周面上にまで延びるように変形させ、この表面導体膜によって、積層型セラミック電子部品に備える積層体の側面上に位置する外部電極を形成するようにしている。したがって、ビアホール導体を分断することによって側面に外部電極を形成する場合に比べて、工程数および材料の低減を図ることができ、その結果、外部電極を形成するためのコストを低減することができる。
【０１２５】
この発明に係る積層型セラミック電子部品の製造方法において、生の親積層体を構成する複数のセラミックグリーンシートの一部であって第１の主面側に位置する複数のセラミックグリーンシートを積層した１次積層構造物に対して、貫通孔を形成する工程を実施し、次いで、１次積層構造物の第２の主面側の主面上に、生の親積層体を構成する残りのセラミックグリーンシートを積層して、生の親積層体を得るようにすれば、凹部としてのキャスタレーションが形成された積層体を備える積層型セラミック電子部品を得ることができる。
【０１２６】
また、上述の場合には、１次積層構造物に形成される貫通孔は、貫通孔を形成していない残りのセラミックグリーンシートによって閉じられるので、親積層体の強度を向上させることができ、たとえば焼結後において、親積層体に不所望な割れなどの不具合が生じにくくなる。また、親積層体の第２の主面側における回路要素の配置可能な面積が増大し、回路要素に対する設計の自由度を高めることができる。
【０１２７】
前述した表面導体膜が導電性ペーストによって形成されると、貫通孔の形成によって、これを容易に変形させることができるので、貫通孔の内周面上にまで確実に延びる状態とすることができる。
【０１２８】
生の親積層体にビアホール導体が設けられ、貫通孔を形成するとき、このビアホール導体に接続された状態となるように、表面導体膜を変形させるようにすれば、たとえば、このビアホール導体に接続される内部導体膜と表面導体膜とを高い信頼性をもって接続した状態とすることができる。また、上述のビアホール導体を、貫通孔の形成によって分断して、貫通孔の内周面上に露出させるようにすれば、表面導体膜によって与えられる外部電極の高さ寸法を、このビアホール導体によって与えられる外部導体によって補うことができる。
【０１２９】
生の親積層体の少なくとも第１の主面側に、拘束層を積層し、この拘束層が積層された状態で貫通孔を形成すれば、貫通孔の内周面と第１の主面とが交差する角の部分に面取り部をより容易に形成することができる。また、焼成工程において、拘束層は、親積層体の収縮を抑制するように作用するので、焼結後の親積層体における不所望な変形が生じにくくなり、また、焼結後の親積層体の寸法精度等を向上させることができる。
【０１３０】
上述の場合において、生の親積層体の第１の主面側に積層された拘束層上に、樹脂層を積層し、これら樹脂層および拘束層が積層された状態で貫通孔を形成するようにすれば、貫通孔を形成する際、樹脂層によって、生の親積層体の伸びなどの不所望な変形を抑えることができ、得られた積層体の寸法精度等を向上させることができる。
【０１３１】
上述した樹脂層は、拘束層上ではなく、生の親積層体の第１の主面上に形成されても、上述の効果を発揮させることができる。また、この場合においても、樹脂層が積層された状態で貫通孔が形成されるので、貫通孔の内周面と第１の主面とが交差する角の部分に面取り部をより容易に形成することができる。
【０１３２】
貫通孔を形成した後、生の親積層体の第１の主面側に弾性体を配置した状態で、生の親積層体を積層方向にプレスするようにすれば、プレス工程において、弾性体が貫通孔内に入り込み、貫通孔の形状を確実に維持することができるので、貫通孔の不所望な変形を防止することができる。
【０１３３】
上述の場合において、生の親積層体と弾性体との間に、貫通孔に対応する開口が設けられた剛体板が配置されると、貫通孔が形成された領域以外の領域において、生の親積層体に対して、均一な圧力を及ぼすことができる。
【０１３４】
前述したように、生の親積層体を作製する工程において、生の親積層体を構成する複数のセラミックグリーンシートの一部であって第１の主面側に位置する複数のセラミックグリーンシートを積層した１次積層構造物に対して、貫通孔を形成する工程を実施し、次いで、１次積層構造物の第２の主面側の主面上に、生の親積層体を構成する残りのセラミックグリーンシートを積層して、生の親積層体を得るようにする場合であって、生の親積層体の第１の主面側に、前述したような拘束層を積層した状態で、焼成工程が実施される場合には、１次積層構造物に積層される残りのセラミックグリーンシートのうち、少なくとも貫通孔の底面を与えるセラミックグリーンシートが、１次積層構造物を構成するセラミックグリーンシートより多くのガラス成分を含むようにされると、生の親積層体を焼成するとき、この焼成時の収縮による応力を緩和することができ、したがって、焼結後の親積層体において、不所望な変形や反り、さらには割れなどの不具合を生じさせにくくすることができる。
【０１３５】
次に、この発明に係る積層型セラミック電子部品によれば、積層体の側面に、第１の主面から第２の主面に向かって延びる溝が形成され、溝の内周面と第１の主面とが交差する角の部分に面取り部が形成され、外部電極が、溝の内周面上から第１の主面上にまで一連に延びるように形成されるが、この外部電極が、面取り部上を通るので、溝の内周面と第１の主面とが交差する角の部分において、外部電極が断線しやすいという不具合を回避することができる。したがって、外部電極における溝の内周面上に位置する部分と第１の主面上に位置する部分との間で信頼性の高い電気的導通状態を得ることができる。
【０１３６】
この発明に係る積層型セラミック電子部品において、溝が、第２の主面にまで届かないように延びていると、第２の主面側において、回路要素を配置できる面積を大きくすることができ、したがって、回路要素についての設計の自由度を高めることができる。
【図面の簡単な説明】
【図１】この発明に係る積層型セラミック電子部品についての第１の実施形態を示す断面図である。
【図２】この発明に係る積層型セラミック電子部品についての第２の実施形態を示す断面図である。
【図３】この発明に係る積層型セラミック電子部品についての第３の実施形態を示す断面図である。
【図４】図３に示した積層型セラミック電子部品２６の外観を示す斜視図である。
【図５】この発明に係る積層型セラミック電子部品の製造方法についての第１の実施形態を説明するための図であり、貫通孔５６が形成される前の親積層体５２を、（１ａ）に断面図で、および（１ｂ）に平面図でそれぞれ示し、貫通孔５６が形成された後の親積層体５２を、（２ａ）に断面図で、および（２ｂ）に平面図でそれぞれ示している。
【図６】この発明に係る積層型セラミック電子部品の製造方法についての第２の実施形態を示す図５（２ａ）に相当する図である。
【図７】この発明に係る積層型セラミック電子部品の製造方法についての第３の実施形態を示す図５（２ａ）に相当する図である。
【図８】この発明に係る積層型セラミック電子部品の製造方法についての第４の実施形態を示す図５（１ａ）および（１ｂ）に相当する図である。
【図９】この発明に係る積層型セラミック電子部品の製造方法についての第５の実施形態を示す図５（１ｂ）に相当する図である。
【図１０】この発明に係る積層型セラミック電子部品の製造方法についての第６の実施形態を示す図５（２ｂ）に相当する図である。
【図１１】この発明に係る積層型セラミック電子部品の製造方法についての第７の実施形態を示す図５（２ａ）に相当する図である。
【図１２】この発明に係る積層型セラミック電子部品の製造方法についての第８の実施形態を示す図５に相当する図である。
【図１３】この発明に係る積層型セラミック電子部品の製造方法についての第９の実施形態を示す断面図であり、（１）は生の親積層体５２の第１の主面５４上に拘束層６５を積層した状態を示し、（２）は貫通孔５６を形成した状態を示し、（３）は生の親積層体５２の第２の主面５８上に拘束層６６を積層した状態を示す。
【図１４】この発明に係る積層型セラミック電子部品の製造方法についての第１０の実施形態を示す図１２（２ａ）に相当する図である。
【図１５】この発明に係る積層型セラミック電子部品の製造方法についての第１１の実施形態を示す図８に相当する図である。
【図１６】この発明に係る積層型セラミック電子部品の製造方法についての第１２の実施形態を示す図１５に相当する図である。
【図１７】この発明に係る積層型セラミック電子部品の製造方法についての第１３の実施形態を示す図８（２）に相当する図である。
【図１８】この発明に係る積層型セラミック電子部品の製造方法についての第１４の実施形態を示す図１７に相当する図である。
【符号の説明】
１，２１，２６  積層型セラミック電子部品
２，２７  セラミック層
３，３ａ，２８  積層体
４，５，２９，３０，５４，５８  主面
６，３１  側面
７，３２，６１  内部導体膜
８，３３，６０  ビアホール導体
１１，３６，３７，３８  搭載部品
１２，３９  マザーボード
１３，１４，４０，４１  外部電極
１５，１６，２２，２３，４２，４３  溝
１７，１８，４４，４５，５７  面取り部
４６  金属キャップ
５１，６２  分割線
５２  親積層体
５３  セラミックグリーンシート
５５  表面導体膜
５６，５６ａ  貫通孔
５９  外部導体
６３  １次積層構造物
６４  残りの積層構造物
６５，６６  拘束層
６７  樹脂層
６８  弾性体
６９  開口
７０  剛体板
【図１】
2004165343.tif 000003
【図２】
2004165343.tif 000004
【図３】
2004165343.tif 000005
【図４】
2004165343.tif 000006
【図５】
2004165343.tif 000007
【図６】
2004165343.tif 000008
【図７】
2004165343.tif 000009
【図８】
2004165343.tif 000010
【図９】
2004165343.tif 000011
【図１０】
2004165343.tif 000012
【図１１】
2004165343.tif 000013
【図１２】
2004165343.tif 000014
【図１３】
2004165343.tif 000015
【図１４】
2004165343.tif 000016
【図１５】
2004165343.tif 000017
【図１６】
2004165343.tif 000018
【図１７】
2004165343.tif 000019
【図１８】
2004165343.tif 000020