(57)【要約】【課題】信号処理回路にシステム・クロック信号を供給するクロック信号制御装置において、ＥＭＩノイズの輻射レベルを最も抑制した状態に維持することのできるクロック信号制御装置を提供する。【解決手段】源クロック信号を発生するクロック信号発生回路１０と、その反転クロック信号を生成する反転回路１１と、入力する遅延制御信号に基づいて、源クロック信号の遅延クロック信号を生成する遅延回路１２と、反転クロック信号と遅延クロック信号とを加算したシステム・クロック信号を出力する加算増幅回路１３と、電磁輻射ノイズの輻射レベル情報を有する検出信号を出力する電界強度検出部４と、遅延制御信号を遅延回路１２に出力すると共に検出信号を入力し、遅延時間を変化させたときの輻射レベル情報を記憶し、遅延回路１２の遅延時間の設定を制御する制御部回路３とを有する。【選択図】        図１
2004280736.tif 000002
【特許請求の範囲】
【請求項１】
システム・クロック信号に基づいて信号処理を行なう信号処理回路に前記システム・クロック信号を供給するクロック信号制御装置であって、
源クロック信号を発生するクロック信号発生回路と、
前記源クロック信号又はこれに基づく信号を反転した反転クロック信号を生成する反転回路と、
入力する遅延制御信号に基づいて、前記源クロック信号又はこれに基づく信号に対する遅延時間を調整可能とされた遅延クロック信号を生成する遅延回路と、
前記反転クロック信号と前記遅延クロック信号とをそれぞれ所定の極性として加算した前記システム・クロック信号を出力する信号加算部と、
前記を受信し、該電磁輻射ノイズの輻射レベル情報を有する検出信号を出力する電界強度検出部と、
前記遅延制御信号を前記遅延回路に出力すると共に前記検出信号を入力し、前記遅延時間を変化させたときの前記輻射レベル情報を記憶し、少なくとも前記遅延回路の前記遅延時間の設定を制御する制御部と
を有することを特徴とするクロック信号制御装置。
【請求項２】
前記反転クロック信号と前記遅延クロック信号とが互いに隣接して配置された伝送経路を経由して前記信号加算部に至るように構成されることを特徴とする請求項１記載のクロック信号制御装置。
【請求項３】
前記信号加算部は、入力する前記反転クロック信号と前記遅延クロック信号とを、個々に所定の増幅率で増幅することを特徴とする請求項１記載のクロック信号制御装置。
【請求項４】
前記電界強度検出部が、
前記電磁輻射ノイズを受信するアンテナ及び受信回路と、
該電磁輻射ノイズの輻射レベルを検出して、前記輻射レベル情報を含む前記検出信号を出力する電界強度検出回路と
を有することを特徴とする請求項１記載のクロック信号制御装置。
【請求項５】
前記遅延回路が、
前記源クロック信号を入力する、互いに遅延時間の異なる複数の遅延素子と、
各遅延素子から出力される遅延信号を択一的に選択するセレクターと
を有することを特徴とする請求項１記載のクロック信号制御装置。
【請求項６】
更に、前記源クロック信号に対してその振幅が調整可能とされた調整クロック信号を前記反転回路及び前記遅延回路に出力する振幅制御部を有することを特徴とする請求項１記載のクロック信号制御装置。
【請求項７】
前記振幅制御部は、前記反転回路に出力する調整クロック信号の振幅と前記遅延回路に出力する調整クロック信号の振幅とを個別に調整可能としたことを特徴とする請求項６記載のクロック信号制御装置。
【請求項８】
前記制御部が、前記振幅を調整するための振幅制御信号を前記振幅制御部に出力し、該振幅制御部が前記振幅制御信号に基づいて前記振幅を可変するように構成されたことを特徴とする請求項６又は７の何れかに記載のクロック信号制御装置。
【請求項９】
前記制御部は、前記処理回路から信号処理が正常に行なわれているか否かを示す動作検出信号を入力し、前記処理回路が正常動作を維持する範囲内で前記振幅を可変することを特徴とする請求項８記載のクロック信号制御装置。
【請求項１０】
前記クロック信号発生回路、反転回路、遅延回路、及び信号加算部を含むクロック信号系と前記電界強度検出部とを別ユニットに構成したことを特徴とする請求項１記載のクロック信号制御装置。
【請求項１１】
前記制御部は、前記輻射レベルが最小となるように前記遅延時間を設定することを特徴とする請求項１記載のクロック信号制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、クロック信号制御装置に関し、特にクロック信号系から輻射され、妨害となる電磁輻射（以後、ＥＭＩ：ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ  と称す）ノイズに対する対策が施されたクロック信号制御装置に関する。
【０００２】
【従来の技術】
従来、この種のクロック信号制御装置として、例えば、クロックを発生する手段と、このクロック発生手段の出力を反転する反転手段と、クロック発生手段からの配線路と、反転手段からの配線路を隣接して形成し、磁界の相殺効果により、ＥＭＩノイズを抑制するものがある。（例えば、特許文献１参照）。
【０００３】
また、別のクロック信号制御装置として、例えば、クロック信号のデューティ比を走査しながら、受信した外来電波の電界強度を順次検出記録して、妨害ＥＭＩノイズ波成分が最小となるデューティ比を確定し、以降は、このディーティ比のクロック信号をシステム・クロック信号とするものがある。（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開平８−１８１６６９号公報（第２頁、図１）
【特許文献２】
特開２０００−４９５７６号公報（第４頁、図１）
【０００５】
【発明が解決しようとする課題】
電子回路を動作させるのには、通常基本クロックが必要である。この基本クロックは、必要に応じて、回路内を引き回されるのが通常である。クロック信号は台形波であり、その周波数成分には、台形波の繰り返し周波数からなる基本周波数とその高調波成分が含まれている。通常、このクロック信号から輻射されるスペクトラムの包絡線は、基本周波数から台形波の立ち上がり又は立下がりのどちらか急峻な周波数成分までの間で２０ｄＢ／ｄｅｃで減衰し、それ以降の周波数では４０ｄＢ／ｄｅｃで減衰する。
【０００６】
一般的に、クロック信号からの輻射を減少させるために、回路動作に影響しない範囲で、できる限り基本周波数を下げるか、或いは立ち上がり時間及び立下がり時間を長くするなどの方法が考えられる。
【０００７】
しかしながら、近年のパーソナルコンピュータの大容量化に伴う処理速度の高速化や、ブロードバンド化による大容量画像処理等の必要性に伴い、より高速なクロックが求められている。このため、クロックの基本周波数はますます高く、その立ち上がり、立下がり時間はますます短くなってきている。
【０００８】
その結果、クロック信号を供給するクロック信号系から輻射されるＥＭＩノイズは著しく増加し、その対策が大きな課題となってきている。
【０００９】
対策の一例として、前記特許文献１のクロック信号制御装置では、反転クロック信号を生成し、クロック信号のパターンと隣接して配線することによる磁界の相殺効果によりＥＭＩノイズを抑制している。しかし、この場合、クロック信号と反転クロック信号の間に時間的なずれが生じるため、ＥＭＩノイズを抑制することができないばかりか、反転クロック信号のラインを追加することにより、高周波クロックのライン長がほぼ倍になり、ＥＭＩノイズを悪化させる結果になる恐れがある。
【００１０】
更に、クロック信号の制御をオープン・ループで行っているため、クロック信号を制御して生じた効果をフィードバックしておらず、ＥＭＩノイズを最大限に抑制することができない上に、経時変化によって悪化したかどうかを判断することもできない。加えて、反転クロック信号のラインは、パターンのみで構成されているために終端のインピーダンスを設定することができず、反射等の影響を排除できないという課題があった。
【００１１】
また、前記特許文献２のクロック信号制御装置では、ＥＭＩノイズの輻射レベルに応じてクロック信号のデューティ比を可変制御するため、クロック信号の基本周波数による輻射を分散させることはできるが、信号の立ち上がり、及び立下がり時における高調波成分の輻射を、十分抑えることができないという課題があった。
【００１２】
本発明の目的は、上述の課題を解消し、放射エネルギーを減少させると共に、クロック信号と反転クロック信号による磁界の相殺効果を最大限に引き出すように制御することで、ＥＭＩノイズの輻射レベルを最も抑制した状態に維持することのできるクロック信号制御装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明によるクロック信号制御装置は、システム・クロック信号に基づいて信号処理を行なう信号処理回路に前記システム・クロック信号を供給するクロック信号制御装置であって、
源クロック信号を発生するクロック信号発生回路と、前記源クロック信号又はこれに基づく信号を反転した反転クロック信号を生成する反転回路と、入力する遅延制御信号に基づいて、前記源クロック信号又はこれに基づく信号に対する遅延時間を調整可能とされた遅延クロック信号を生成する遅延回路と、前記反転クロック信号と前記遅延クロック信号とをそれぞれ所定の極性として加算した前記システム・クロック信号を出力する信号加算部と、前記を受信し、該電磁輻射ノイズの輻射レベル情報を有する検出信号を出力する電界強度検出部と、前記遅延制御信号を前記遅延回路に出力すると共に前記検出信号を入力し、前記遅延時間を変化させたときの前記輻射レベル情報を記憶し、少なくとも前記遅延回路の前記遅延時間の設定を制御する制御部と
を有することを特徴とする。
【００１４】
【発明の実施の形態】
実施の形態１．
図１は、本発明による実施の形態１のクロック信号制御装置１の構成を示すブロック図である。
【００１５】
図１中、クロック信号発生回路１０の出力部は、反転回路１１及び遅延回路１２の各入力部に接続され、反転回路１１及び遅延回路１２の各出力部は、信号加算部としての加算増幅回路１３の２つの入力部にそれぞれ接続されている。加算増幅回路１３の出力部は処理回路５の入力部に接続されている。尚、これ等のクロック信号発生回路１０、反転回路１１、遅延回路１２、加算増幅回路１３、及びこれ等を接続する伝送経路によってクロック信号系２が形成されている。
【００１６】
一方、アンテナ１５は、受信回路１６の入力部に接続され、受信回路１６の出力部は電界強度検出回路１７の入力部に接続されている。電界強度検出回路１７の出力部は制御部としての制御回路３の入力部に接続され、制御回路３の出力部は、遅延回路１２の制御信号入力部に接続されている。尚、これ等のアンテナ１５、受信回路１６、及び電界強度検出回路１７によって電界強度検出部４が形成されている。
【００１７】
以上の構成において、個々の動作について以下に説明する。
【００１８】
源クロック信号ＳＣＬＫは、クロック信号発生回路１０により生成され、反転回路１１と遅延回路１２にそれぞれ入力される。反転回路１１に入力された源クロック信号ＳＣＬＫは反転され、源クロック信号ＳＣＬＫとは逆の位相を持った反転クロック信号ＲＣＬＫとして出力される。
【００１９】
一方、クロック信号系２から電磁輻射されるＥＭＩノイズＥＭＩＮは、電界強度検出部４のアンテナ１５と受信回路１６で受信され、電界強度検出回路１７によってＥＭＩノイズＥＭＩＮの輻射レベルが検出される。この電界強度検出部４で検出されたＥＭＩノイズＥＭＩＮの輻射レベルは、検出信号ＤＥＴＮとして遅延回路１２の遅延量（時間）を制御する制御回路３に送られる。制御回路３は、遅延回路１２の遅延量を順次制御し、その都度得られるＥＭＩノイズＥＭＩＮの輻射レベルを検出信号ＤＥＴＮにより検知して記憶する。そして制御回路３は、この結果をもとに、ＥＭＩノイズＥＭＩＮの輻射レベルが最良となる、即ち最も抑制された状態となるように遅延回路１２の遅延量（時間）を決定し、その設定のための遅延制御信号ＣＮＴＤを遅延回路１２に出力してこれを制御する。
【００２０】
遅延回路１２は、後述するようにこの遅延制御信号ＣＮＴＤに基づいて、源クロック信号ＳＣＬＫに対して、ＥＭＩノイズＥＭＩＮの輻射レベルが最良となる時間的な遅れを持った遅延クロック信号ＤＣＬＫを出力する。ここで出力される遅延クロック信号ＤＣＬＫは、反転クロック信号ＲＣＬＫと隣接する形で基板上に配線され、加算増幅回路１３に入力される。
【００２１】
加算増幅回路１３は、例えば後述する図２で示されるような回路で構成され、入力した反転クロック信号ＲＣＬＫを更に反転し、源クロック信号ＳＣＬＫと位相（極性）を合わせて振幅を制御した後、同じく振幅が制御された遅延クロック信号ＤＣＬＫと加算した状態で、処理回路５に必要なシステム・クロック信号ＡＣＬＫとして出力する。処理回路６では、入力されたシステム・クロック信号ＡＣＬＫを基準クロックとして様々な一般的ＤＡＴＡ処理が行われる。
【００２２】
図２は、加算増幅回路１３の具体的な回路構成の一例を示す回路図である。
【００２３】
同図において、各ベース抵抗Ｒ１，Ｒ６，Ｒ７は、それぞれトランジスタＱ１，Ｑ２，Ｑ３の発振等を抑制するための抵抗である。トランジスタＱ１、及び抵抗Ｒ２，Ｒ３，Ｒ４で構成される反転増幅回路は、反転クロック信号ＲＣＬＫを反転増幅し、その増幅率は  Ｒ３／Ｒ２／／Ｒ４  となる。一方、トランジスタＱ２、及び抵抗Ｒ４，Ｒ５で構成される正転増幅回路は、遅延クロック信号ＤＣＬＫを増幅し、その増幅率は  Ｒ３／Ｒ４  となる。
【００２４】
上記加算増幅回路１３で振幅が制御され、加算されたクロック信号は、トランジスタＱ３と抵抗Ｒ８で構成されるバッファを通し、インピーダンスの低い状態で加算増幅回路１３からシステム・クロック信号ＡＣＬＫとして出力される。尚、ここではＤＣバイアスに関しては特に言及していない。また、ここでいう増幅とは増幅率が１以下の場合も含まれる。
【００２５】
図３は、図１に示す遅延回路１２の原理動作を示す説明図であり、図４は、遅延回路１２の具体的な内部構成例を示すブロック図である。
【００２６】
図３に示す遅延回路おいて、入力された源クロック信号ＳＣＬＫは、正転増幅器２０により振幅制御される。ここで用いる遅延素子（ＤＬ）ＤＬ１の特性インピーダンスが入出力で等しければ、ゲイン２となる６ｄＢ−Ａｍｐを用いることにより、出力振幅を入力振幅に合わすことができる。更に、ＤＣ成分を取り除く為にコンデンサーＣ１でＤＣ成分がカットされ、遅延素子ＤＬ１を通った後、再びコンデンサーＣ２によりＤＣ成分がカットされる。尚、抵抗Ｒ１０，Ｒ１１は、遅延素子ＤＬ１の入出力の特性インピーダンスに合わせて設定される。その後、一定バイアスを要するバッファ２３によってインピーダンス変換された後、遅延素子ＤＬ１の特性で決まる遅延時間だけ遅延された遅延クロック信号ＤＣＬＫとして出力される。
【００２７】
図１に示す遅延回路１２は、遅延量（時間）の異なる複数のＤＬ回路２２（図３）を並列に配置し、所望の遅延量のＤＬ回路２２の出力を択一的に選択できるように構成されている。図４は、この遅延回路１２の具体的な実施例を示すブロック図である。
【００２８】
図４において、入力された源クロック信号ＳＣＬＫは、前記したように例えばゲイン２の正転増幅器２０により振幅制御された後、１〜ｎの遅延時間の異なるＤＬ回路（１）２２ａ〜ＤＬ回路（ｎ）２２ｃに入力される。ここでの各ＤＬ回路は、構成的に前記した図３のＤＬ回路２２と同一であるが、遅延素子ＤＬ１の遅延量のみが互いにことなって設定されている。それぞれのＤＬ回路（１）２２ａ〜ＤＬ回路（ｎ）２２ｃの出力は、セレクター２１によって択一的に選択される。このとき、セレクター２１は、制御回路３（図１）からの制御信号ＣＮＴＤにより、ＥＭＩノイズを最良にする遅延時間を持った出力を選択し、遅延クロック信号ＤＣＬＫとして加算増幅回路１３（図１）に出力する。
【００２９】
図１に示すブロック図において、前記した反転クロック信号ＲＣＬＫとその逆位相の遅延クロック信号ＤＣＬＫとは、互いに隣接して配置された伝送経路を経由して加算増幅回路１３に至るように構成されている。
【００３０】
次に、制御回路３の制御のもとに実行される遅延回路１２の遅延時間設定動作について説明する。
【００３１】
制御回路３は、図３に示すセレクター２１によって行なわれる、ＤＬ回路（１）２２ａ〜ＤＬ回路（ｎ）２２ｃの出力選択操作によって、遅延回路１２の遅延時間を選択しながら、各選択時のＥＭＩノイズＥＭＩＮの輻射レベルを順次検出記憶する。そして、クロック信号系２から輻射されるＥＭＩノイズＥＭＩＮの輻射レベルが最も抑制された状態となる、即ち磁界の相殺効果が最大限発揮できる遅延時間を確定し、この遅延時間を選択設定するための遅延制御信号ＣＮＴＤを、新ためて遅延回路１２に出力して遅延時間を設定する。
【００３２】
尚、源クロック信号ＳＣＬＫの配線パターンによるＥＭＩノイズは、磁界の相殺効果による低減効果を得られない為、できる限り短く配線するか、反転回路２と遅延回路３をクロック信号発生回路１０内に取り込むことで、さらにＥＭＩノイズを改善できる。また、同様な理由から、システム・クロック信号ＡＣＬＫについても、できる限り短く配線するか、加算増幅回路１３を処理回路５内に取り込むことで、さらにＥＭＩノイズを改善できる。
【００３３】
また、電界強度検出部４は、クロック信号系２と同一機器内に存在させる必要はなく、外部ユニットとして存在しても効果は変わらない。
【００３４】
以上のように、本実施の形態１のクロック信号制御装置１によれば、磁界の相殺効果を最大限発揮してクロックの高調波成分を最大限減少させるため、クロック信号系２から輻射されるＥＭＩノイズＥＭＩＮの輻射レベルが最良となる、即ち輻射レベルが最も抑制された状態に維持でき、クロック信号制御装置１におけるＥＭＩノイズを大幅に改善することができる。
【００３５】
実施の形態２．
図５は、本発明による実施の形態２のクロック信号制御装置３１の構成を示すブロック図である。
【００３６】
このクロック信号制御装置３１が、前記した図１に示す実施の形態１のクロック信号制御装置１と主に異なる点は、振幅制御部としての振幅制御回路３３が追加された点である。従って、このクロック信号制御装置３１が、前記した実施の形態１のクロック信号制御装置１と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。
【００３７】
図５のクロック信号制御装置３１において、振幅制御回路３３はクロック信号発生回路１０の後段に配置され、クロック信号発生回路１０から出力される源クロック信号ＳＣＬＫの振幅を制御し、この振幅を制御した調整クロック信号ＭＣＬＫを反転回路１１及び遅延回路１２に出力する。この場合、振幅制御回路３３では、処理回路５の動作に支障が無い範囲で、ＥＭＩノイズＥＭＩＮの輻射レベルを最良にするように、出力する調整クロック信号ＭＣＬＫの振幅を制御する。その他の動作は、前記した図１に示されている実施の形態１のクロック信号制御装置１と同様である為、ここでの説明を省略する。
【００３８】
図５に示すブロック図において、前記した反転クロック信号ＲＣＬＫとその逆位相の遅延クロック信号ＤＣＬＫとは、互いに隣接して配置された伝送経路を経由して加算増幅回路１３に至るように構成されている。
【００３９】
以上により、前記した実施の形態１の場合と同様にして遅延回路１２の遅延時間を選択しながら、各選択時のＥＭＩノイズＥＭＩＮの輻射レベルを順次検出記憶することで、磁界の相殺効果が最大限発揮できる遅延時間を確定させることに加えて、反転クロック信号ＲＣＬＫと遅延クロック信号ＤＣＬＫの振幅を必要最小限に抑える。
【００４０】
以上のように、実施の形態２のクロック信号制御装置によれば、磁界の相殺効果を最大限発揮してクロックの高調波成分を最大限減少させる前記実施の形態１の効果に加え、反転クロック信号ＲＣＬＫと遅延クロック信号ＤＣＬＫの振幅を必要最小限に抑えてクロック信号自体から輻射されるエネルギーを減少させることができるため、クロック信号系２から輻射されるＥＭＩノイズをさらに改善できる。
【００４１】
実施の形態３．
図６は、本発明による実施の形態３のクロック信号制御装置４１の構成を示すブロック図である。
【００４２】
このクロック信号制御装置４１が、前記した図１に示す実施の形態１のクロック信号制御装置１と主に異なる点は、前記反転回路１１及び遅延回路１２の各前段にそれぞれ第１と第２の振幅制御回路４３，４４が追加された点である。従って、このクロック信号制御装置４１が、前記した実施の形態１のクロック信号制御装置１と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。
【００４３】
図６のクロック信号制御装置４１において、第１振幅制御回路４３及び第２振幅制御回路４４は、それぞれ反転回路１１及び遅延回路１２の前段に配置され、クロック信号発生回路１０から出力される源クロック信号ＳＣＬＫの振幅を、それぞれ個別に制御し、個々に振幅制御した調整クロック信号ＭＣＬＫ及び調整クロック信号ＭＣＬＫ´を、反転回路１１及び遅延回路１２に出力する。
【００４４】
この場合、第１振幅制御回路４３では、処理回路５の動作に支障が無い範囲で、ＥＭＩノイズＥＭＩＮの輻射レベルを最良にするように、出力する調整クロック信号ＭＣＬＫの振幅を制御する。一方、同様に第２振幅制御回路４４では、処理回路５の動作に支障が無い範囲で、ＥＭＩノイズＥＭＩＮの輻射レベルを最良にするように、出力する調整クロック信号ＭＣＬＫ´の振幅を制御する。その他の動作は、前記した図１に示されている実施の形態１のクロック信号制御装置１と同様である為、ここでの説明を省略する。
【００４５】
図６に示すブロック図において、前記した反転クロック信号ＲＣＬＫとその逆位相の遅延クロック信号ＤＣＬＫとは、互いに隣接して配置された伝送経路を経由して加算増幅回路１３に至るように構成されている。
【００４６】
以上により、前記した実施の形態１の場合と同様にして遅延回路１２の遅延時間を選択しながら、各選択時のＥＭＩノイズＥＭＩＮの輻射レベルを順次検出記憶することで、磁界の相殺効果が最大限発揮できる遅延時間を確定させることに加えて、反転クロック信号ＲＣＬＫと遅延クロック信号ＤＣＬＫの振幅を必要最小限に抑える。
【００４７】
以上のように、実施の形態３のクロック信号制御装置によれば、磁界の相殺効果を最大限発揮してクロックの高調波成分を最大限減少させる前記実施の形態１の効果に加え、反転クロック信号ＲＣＬＫと遅延クロック信号ＤＣＬＫの振幅を個々に調整して必要最小限に抑えることができる。従って、前記実施の形態２の場合に比べ、クロック信号系２から輻射されるＥＭＩノイズを改善するための、更にきめ細かい調整が可能となる。
【００４８】
実施の形態４．
図７は、本発明による実施の形態４のクロック信号制御装置５１の構成を示すブロック図である。
【００４９】
このクロック信号制御装置５１が、前記した図６に示す実施の形態３のクロック信号制御装置４１と主に異なる点は、第１振幅制御回路５３及び第２振幅制御回路５４が行なう、それぞれ入力する源クロック信号ＳＣＬＫに対する振幅調整が、制御回路６３によって制御される点である。従って、このクロック信号制御装置５１が、前記した実施の形態３のクロック信号制御装置４１と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。
【００５０】
次に動作について説明する。源クロック信号ＳＣＬＫは、クロック信号発生回路１０により生成され、第１振幅制御回路５３と第２振幅制御回路５４とにそれぞれ入力される。第１振幅制御回路５３では、制御回路６３からの振幅制御信号ＣＮＴＭにより、処理回路５の動作に支障が無い範囲で、ＥＭＩノイズＥＭＩＮの輻射レベルを最良にするように、後段の反転回路１１に出力する調整クロック信号ＭＣＬＫの振幅を制御する。一方、同様に第２振幅制御回路５４では、制御回路６３からの振幅制御信号ＣＮＴＭ´により、処理回路５の動作に支障が無い範囲で、ＥＭＩノイズＥＭＩＮの輻射レベルを最良にするように、後段の遅延回路１２に出力する調整クロック信号ＭＣＬＫ´の振幅を制御する。その他の動作は、前記した図１に示されている実施の形態１のクロック信号制御装置１と同様である為、ここでの説明を省略する。
【００５１】
尚、制御回路６３は、処理回路５から、その処理動作が正常に行なわれているか否かを示す動作検出信号ＤＥＴＧを入力し、処理回路５の動作を監視しながら前記振幅制御信号ＣＮＴＭ及び振幅制御信号ＣＮＴＭ´を出力するものである。
【００５２】
図７に示すブロック図において、前記した反転クロック信号ＲＣＬＫとその逆位相の遅延クロック信号ＤＣＬＫとは、互いに隣接して配置された伝送経路を経由して加算増幅回路１３に至るように構成されている。
【００５３】
以上により、前記した実施の形態１の場合と同様にして遅延回路１２の遅延時間を選択しながら、各選択時のＥＭＩノイズＥＭＩＮの輻射レベルを順次検出記憶することで、磁界の相殺効果が最大限発揮できる遅延時間を確定させることに加えて、反転クロック信号ＲＣＬＫと遅延クロック信号ＤＣＬＫの振幅を必要最小限に抑える。
【００５４】
以上のように、実施の形態４のクロック信号制御装置によれば、前記した実施の形態３の効果に加え、第１振幅制御回路５３及び第２振幅制御回路５４の振幅調整を、自動で行なうことが可能となる。
【００５５】
【発明の効果】
本発明のクロック信号制御装置によれば、磁界の相殺効果を最大限発揮してクロックの高調波成分を最大限減少させるため、システム・クロック信号が生成される過程で生じる電磁輻射の輻射レベルが最も抑制された状態に維持でき、クロック信号制御装置におけるＥＭＩノイズを大幅に改善することができる。
【図面の簡単な説明】
【図１】本発明による実施の形態１のクロック信号制御装置１の構成を示すブロック図である。
【図２】加算増幅回路１３の具体的な回路構成の一例を示す回路図である。
【図３】図１に示す遅延回路１２の原理動作を示す説明図である。
【図４】図１に示す遅延回路１２の具体的な内部構成例を示すブロック図である。
【図５】本発明による実施の形態２のクロック信号制御装置３１の構成を示すブロック図である。
【図６】本発明による実施の形態３のクロック信号制御装置４１の構成を示すブロック図である。
【図７】本発明による実施の形態４のクロック信号制御装置５１の構成を示すブロック図である。
【符号の説明】
１  クロック信号制御装置、  ２  クロック信号系、  ３  制御回路、  ４  電界強度検出部、  ５  処理回路、  １０  クロック信号発生回路、  １１  反転回路、  １２  遅延回路、  １３  加算増幅回路、  １５  アンテナ、  １６受信回路、  １７  電界強度検出回路、  ２０  正転増幅器、  ２１  セレクタ、  ２２、２２ａ〜２２ｃ  ＤＬ回路、  ２３  バッファ、  ３１  クロック信号制御装置、  ３２  クロック信号系、  ３３  振幅制御回路、  ４１  クロック信号制御装置、  ４２  クロック信号系、  ４３  第１振幅制御回路、  ４４  第２振幅制御回路、  ５１  クロック信号制御装置、  ５２  クロック信号系、  ５３  第１振幅制御回路、  ５４  第２振幅制御回路、  ６３  制御回路、  Ｒ１〜Ｒ８，Ｒ１０，Ｒ１１  抵抗、  Ｃ１，Ｃ２  コンデンサ、  Ｑ１〜Ｑ３  トランジスタ、  ＤＬ１  遅延素子。
【図１】
2004280736.tif 000003
【図２】
2004280736.tif 000004
【図３】
2004280736.tif 000005
【図４】
2004280736.tif 000006
【図５】
2004280736.tif 000007
【図６】
2004280736.tif 000008
【図７】
2004280736.tif 000009