(57)【要約】【課題】ゲート酸化物層、ドープシリコン層、シリコンゲルマニウム層、窒化タングステン層、タングステン層から順番に形成された多層ゲート構造が記載されている。【解決手段】ポリシリコン層は、臭素でドープされている。シリコンゲルマニウム層は、析出もしくはイオン注入プロセスによって形成される。臭素は、熱プロセスの間、シリコンゲルマニウム層内では、より遅く拡散するので、臭素は窒化タングステン層まで拡散しない。そのため、ゲート構造の接触抵抗は、望みの水準で保たれる。【選択図】図４
2004165174.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ型イオンでドープしたドープドシリコン層と、
ドープドシリコン層を被覆する遮断層であって、遮断する成分を含む遮断層と、
遮断層を被覆する接着層であって、当該接着層へのＰ型イオンの拡散が前記遮断層によって抑制され、多層ゲート構造の接触抵抗が減少する接着層と、
接着層を被覆する金属層と、
を備える多層ゲート構造。
【請求項２】
多層ゲート構造がさらにゲート酸化物層を含み、ドープドシリコン層がゲート酸化物層を被覆することを特徴とする請求項１に記載の多層ゲート構造。
【請求項３】
Ｐ型イオンが臭素イオンを含むことを特徴とする請求項１に記載の多層ゲート構造。
【請求項４】
接着層が窒化タングステン層を含むことを特徴とする請求項３に記載の多層ゲート構造。
【請求項５】
金属層が、タングステン層を含むことを特徴とする請求項４に記載の多層ゲート構造。
【請求項６】
遮断層の遮断する成分が、ゲルマニウムを含むことを特徴とする請求項５に記載の多層ゲート構造。
【請求項７】
遮断層が、化学気相成長によって形成されたシリコンゲルマニウム層を含むことを特徴とする請求項６に記載の多層ゲート構造。
【請求項８】
遮断層が、イオン注入プロセスによってポリシリコン層の中にゲルマニウムを注入して形成されたシリコンゲルマニウム層を含むことを特徴とする請求項６に記載の多層ゲート構造。
【請求項９】
遮断層の遮断する成分が、モリブデンを含むことを特徴とする請求項５に記載の多層ゲート構造。
【請求項１０】
遮断層の遮断する成分が、タンタルを含むことを特徴とする請求項５に記載の多層ゲート構造。
【請求項１１】
Ｐ型イオンでドープしたドープドシリコン層を形成するステップと、
ドープドシリコン層を被覆し、遮断成分を有する遮断層を形成するステップと、
遮断層を被覆する接着層であって、当該接着層へのＰ型イオンの拡散が前記遮断層によって抑制され、多層ゲート構造の接触抵抗が減少する接着層を形成するステップと、
遮断層を被覆する金属層を形成するステップと、
を備えることを特徴とする多層ゲート構造の形成方法。
【請求項１２】
ゲート酸化物層を被覆するドープドシリコン層を形成する前に、ゲート酸化物層を形成するステップをさらに含むことを特徴とする請求項１１に記載の多層ゲート構造の形成方法。
【請求項１３】
Ｐ型イオンが、臭素イオンを含むことを特徴とする請求項１１に記載の多層ゲート構造の形成方法。
【請求項１４】
接着層が、窒化タングステン層を含むことを特徴とする請求項１３に記載の多層ゲート構造の形成方法。
【請求項１５】
金属層が、タングステン層を含むことを特徴とする請求項１４に記載の多層ゲート構造の形成方法。
【請求項１６】
遮断層の遮断する成分が、ゲルマニウムを含むことを特徴とする請求項１５に記載の多層ゲート構造の形成方法。
【請求項１７】
遮断層が、化学気相成長によって形成されたシリコンゲルマニウム層を含むことを特徴とする請求項１６に記載の多層ゲート構造の形成方法。
【請求項１８】
遮断層が、イオン注入プロセスによってポリシリコン層にゲルマニウムを注入して形成されたシリコンゲルマニウム層を含むことを特徴とする請求項１６に記載の多層ゲート構造の形成方法。
【請求項１９】
遮断層の遮断する成分が、モリブデンを含むことを特徴とする請求項１５に記載の多層ゲート構造の形成方法。
【請求項２０】
遮断層の遮断する成分が、タンタルを含むことを特徴とする請求項１５に記載の多層ゲート構造の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層ゲート構造に関する。詳細には、より低い接触抵抗を有する多層ゲート構造に関する。
【０００２】
【従来の技術】
半導体における技術的な進歩のために、電気産業は急速に発展してきた。重要な技術的な発達としては、堆積、リソグラフ、ドーピング、及び熱プロセスによって、基板上に電子デバイスを形成するのに、シリコン（Ｓｉ）、もしくは、ガリウム砒素（ＧａＡｓ）半導体基板を使うようになったことである。
【０００３】
トランジスタは、電子デバイスにおいて重要である。トランジスタは、電子回路において、スイッチとしてだけでなく増幅器としても働き得る。それゆえ、半導体基板上に高品質のトランジスタを形成することは、電気製品にとって重要なことである。
【０００４】
異なる要求を満たすように、また、発達してきた過程にしたがって、トランジスタは、バイポーラ接合トランジスタ、金属−酸化物−半導体（ＭＯＳ）トランジスタ、相補型金属−酸化物−半導体（ＣＭＯＳ）トランジスタなどの異なるタイプに分類され得る。
【０００５】
これらのトランジスタのうち、ＭＯＳ及びＣＭＯＳ構造は、実用品が優位性を持つので、非常に重要である。その上、ＭＯＳ及びＣＭＯＳは、統合させてコンデンサを形成しても良い。
【０００６】
ＭＯＳ及びＣＭＯＳの両デバイスは、ゲート構造を備える。図１は、典型的なゲート構造を示したものである。図１に示したように、ゲート１０は、ゲート酸化物層１０１、ポリシリコン層１０２、及び、金属層１０３を備える。ゲート１０を形成するために、ゲート酸化物層１０１を基板１１上に析出させた後に、前記ポリシリコン層１０２をゲート酸化物層１０１上に析出させ、その後、金属層１０３をポリシリコン層１０２上に析出させる。
【０００７】
金属層１０３とゲート酸化物層１０１間の付着に問題があるため、金属層１０３は、直接は、ゲート酸化物層１０１上に析出させない。したがって、典型的なプロセスとしては、ゲート酸化物層１０１上にポリシリコン層１０２を形成し、付着力を増加させる。なお、シリコンは、十分な導電率を持たず、それゆえ、ポリシリコン層１０２は、Ｐ型イオン、もしくは、Ｎ型イオンでドープし、導電率を増加させる。
【０００８】
外部電圧（図示していない）は、金属リード線（図示していない）で、金属層１０３と接続する。電圧は、ポリシリコン層１０２を経由して、ゲート酸化物層１０１の上部に伝送される。不伝導性の材料からできたゲート酸化物層１０１によって、ゲート１０はその機能を発揮する。
【０００９】
上記のように、ゲート４０の重要な機能は、電圧を伝えることである。もし、ゲート４０の抵抗が増加するならば、ゲート４０の品質は低下する。にもかかわらず、半導体の集積が増加しゲートの大きさが減少しているため、接触抵抗がより高くなることは重大な問題となる。
【００１０】
【発明が解決しようとする課題】
本発明は、接触抵抗が低い多層ゲート構造、及び、それを製造するプロセスを提供する。
【００１１】
【課題を解決するための手段】
本発明の多層ゲート構造は、順番に、ゲート酸化物層、ドープドシリコン層、遮断層、接着層、金属層を含む。ドープドシリコン層は、臭素イオンのようなＰ型イオンを用いてドープされる。遮断層は、ゲルマニウムのような遮断成分をその中に含む。接着層は、窒化タングステン層を含む。金属層は、タングステン層を含む。
【００１２】
熱プロセスの間に臭素イオンなどのＰ型イオンを拡散させても良い。Ｐ型イオンは、遮断層の中ではより遅く移動するので、Ｐ型イオンは、接着層に移動せず接着層と反応しない。ゲート構造の接触抵抗は、望まれる水準に保持される。また、接触抵抗が低い高集積半導体の小型ゲート構造が形成される。それゆえ、本発明は、高集積半導体に重要な貢献をする。
【００１３】
【発明の実施の形態】
本発明は、多層ゲート構造を形成する方法を開示する。しかし、本発明は、ＭＯＳデバイス及びＣＭＯＳデバイスを含むが、これに限るというものではない。
【００１４】
図２（Ａ）から図２（Ｅ）は、本発明のある実施の形態の製造ステップを示した概略図である。図３は、本発明の実施の形態の製造フローチャートである。図２（Ａ）から図２（Ｅ）及び図３を共に参照して、多層ゲート構造の製造ステップが包括的に説明する。
【００１５】
まず、最初に、図２（Ａ）に示したように、ゲート酸化物層２０１が、基板２１上に形成される。即ち、図３のステップ３０である。その後、図２（Ｂ）のように、ドープドポリシリコン層２０２が、ゲート酸化物層２０１上に形成される。即ち、図３のステップ３２である。図２（Ｃ）のように、遮断層２０３が、ドープドポリシリコン層２０２上に形成される。即ち、図３のステップ３４である。図２（Ｄ）のように、接着層２０４が、遮断層２０３上に形成される。即ち、図３のステップ３６である。最後に、図２（Ｅ）のように、金属層２０５が接着層２０４上に形成される。即ち、図３のステップ３８である。
【００１６】
本実施の形態において、ゲート酸化物層２０１は、熱オーブンによってシリコン基板を酸化し形成した二酸化シリコン（ＳｉＯ２）を含む。その上、ドープドポリシリコン層２０２は、本実施の形態では、Ｐ型ドープドシリコン層である。ポリシリコン層は、複数のシリコングレーンとともに形成される。結晶粒界は、点欠陥、線欠陥、面欠陥、及びバルク欠陥などの異なる欠陥を有する。欠陥は、アクセプタを与えるドープドＰ型イオンであっても良く、ドープドシリコン層の導電率を増加させることができる。本実施の形態のＰ型イオンは、臭素イオンを含む。
【００１７】
さらに、遮断層２０３は、遮断する成分を混合される。本実施の形態の遮断成分は、ゲルマニウム、モリブデン、及びタンタルの金属材料を含む。ここで、接着層３６は、金属層２０５と遮断層２０２間の付着力を増加させる。本実施の形態において、接着層２０４は、窒化タンタルから形成され、金属層２０５は、タンタル金属から形成される。
【００１８】
半導体の製造プロセスにおいて、ゲート構造を形成した後に、熱プロセスなどのデバイスを製造するための製造プロセスが複数ある。熱プロセスの時にＰ型イオンがドープドシリコン層２０２から隣接層に拡散し得る。この時、Ｐ型イオンは、接着層２０４に移動する可能性がある。そして、その後、もし、遮断層２０３がなければ、化学化合物である窒化臭素が形成される。窒化臭素は、ゲート構造の接触抵抗を増加させる。最初に、ゲート構造の大きさが小さくなることによって、接触抵抗は高くなる。加えて、接着層に拡散するＰ型イオンによって、接触抵抗は、より高くなる。それゆえ、接触抵抗は特定の必要条件を満足しなくなり、その後、回路は普通に働かなくなるかもしれない。
【００１９】
そのうえ、本発明は、ドープドシリコン層２０２と接着層２０４間に遮断層２０３を与え、接触抵抗の増加の問題を解決する。ゲルマニウム、モリブデン、タンタルなどの遮断成分を、遮断層に加えることによって、臭素イオンのようなＰ型イオンは、熱プロセス間に遮断層２０３内の拡散係数を減少させる。それゆえ、Ｐ型イオンは、かろうじて、接着層２０４にのみ拡散し、ゲート構造の接触抵抗は増加しない。
【００２０】
ゲート構造の製造プロセスについて、リソグラフやエッチングプロセスなどの従来のプロセスを説明せずに簡単に記載している。しかし、当業者は、本発明の開示を読んだ後に、実験することなく多層構造を再び製造することができる。
【００２１】
本発明をより詳細に記載するために、好ましい実施の形態を示す。図４は、本発明の好ましい実施の形態の概略的な断面図を示している。図４に示したように、多層ゲート構造４０は、二酸化シリコン層４０１、ポリシリコン層４０２、シリコンゲルマニウム層４０３、窒化タングステン層４０４、タングステン層４０５、及び、スペーサ４０６を含む。
【００２２】
基板４１上に形成した二酸化シリコン層４０１の後に、ポリシリコン層４０２を二酸化シリコン層４０１上に形成し、その後、前記ポリシリコン層４０２内に臭素をドープする。
【００２３】
イオン注入プロセスによって、ゲルマニウムをポリシリコン層４０２に注入し、シリコンゲルマニウム層４０３を形成する。また、析出の工程によって、ポリシリコン層４０２上にシリコンゲルマニウム成分を直接析出させ、シリコンゲルマニウム層４０３を形成しても良い。
【００２４】
析出プロセスにより、窒化タングステン層４０４を、接着層として、シリコンゲルマニウム層４０３上に形成する。その後、タングステン層４０５を、スパッタリングのプロセスによって、窒化タングステン層４０４上に形成する。最終的に、リソグラフの工程、エッチングの工程などの連続製造工程の後、スペーサ４０６が形成され、ゲート構造４０が作られる。
【００２５】
実験データによると、臭素は、シリコン層内で、８００℃で１Ｅ−１６ｃｍ２で拡散する。一方、シリコンゲルマニウム層内で、１Ｅ−１７ｃｍ２で拡散する。また、シリコンゲルマニウム層は、臭素の拡散係数を減少させ、臭素は、窒化タングステン層のみをかろうじて拡散する。このようにゲート構造の接触抵抗は、望みの水準に保たれる。それにしたがって、多層ゲート構造の品質は、必要条件を満たす。
【００２６】
本発明は、多層ゲート構造と、接触抵抗が低いゲート構造を与えるその製造方法を開示する。本発明により、高集積半導体の小型ゲート構造が機能する。さらに、半導体において、ゲート構造は重要な構造であるので、ゲート構造は改善され半導体の品質は向上する。
【００２７】
当業者であれば理解できるように、上述の本発明の好ましい実施の形態は、本発明を限定するものではなく、本発明の実例である。様々な改良や同様のアレンジが、付随のクレームの範囲や精神の中に含まれる。その範囲は、その改良品や同様の構造を包含するように、最も広い解釈と一致させるべきである。
上述のことや、本発明の付随の有利な効果は、直ぐに高く評価される。付随の図を用いれば、次の詳細な記載に関して良く理解されるようになるからである。
【図面の簡単な説明】
【図１】図１は、一般的なゲート構造である。
【図２】図２（Ａ）から図２（Ｅ）は、本発明のある実施形態の製造ステップを示した概略図である。
【図３】図３は、本発明の実施の形態の製造フローチャートである。
【図４】図４は、本発明の好ましい実施の形態の概略的な断面図である。
【図１】
2004165174.tif 000003
【図２】
2004165174.tif 000004
【図３】
2004165174.tif 000005
【図４】
2004165174.tif 000006
【外国語明細書】
2004165174.tif 000007
2004165174.tif 000008
2004165174.tif 000009
2004165174.tif 000010
2004165174.tif 000011
2004165174.tif 000012
2004165174.tif 000013
2004165174.tif 000014
2004165174.tif 000015
2004165174.tif 000016
2004165174.tif 000017
2004165174.tif 000018
2004165174.tif 000019
2004165174.tif 000020
2004165174.tif 000021
2004165174.tif 000022
2004165174.tif 000023