(57)【要約】【課題】素子側面にある外部配線の腐食を防ぐことが出来る半導体集積装置の製造方法を提供する。【解決手段】半導体基板１０に集積回路素子を形成する工程と、内部配線２６を形成する工程と、半導体基板１０の裏面にスクライブラインに沿って、内部配線２６の一部を露出させる溝を形成する工程と、少なくとも溝を覆って金属膜を成膜する工程と、金属膜をパターンニングして外部配線１８を形成すると共に、金属膜を溝の底部で除去する工程と、外部配線１８及び溝の底部を覆って保護膜３４を成膜する工程と、スクライブラインに沿って半導体基板１０を分割する工程とを含む製造方法。【選択図】        図１１
2004165312.tif 000002
【特許請求の範囲】
【請求項１】
スクライブラインによって区画された半導体基板の各領域に集積回路素子を形成する第１の工程と、
隣接する集積回路素子の境界を跨って内部配線を形成する第２の工程と、
前記半導体基板の裏面に前記スクライブラインに沿って、前記内部配線の一部を露出させる溝を形成する第３の工程と、
前記半導体基板の裏面及び前記溝を覆って金属膜を成膜する第４の工程と、
前記金属膜をパターンニングして外部配線を形成すると共に、前記金属膜を前記溝の底部で除去する第５の工程と、
前記外部配線及び前記溝の底部を覆って保護膜を成膜する第６の工程と、
前記スクライブラインに沿って前記半導体基板を分割する第７の工程と、
を含むことを特徴とする半導体集積装置の製造方法。
【請求項２】
請求項１に記載の半導体集積装置の製造方法において、
前記第７の工程は、前記溝の底部よりも幅の狭い切断幅で前記半導体基板を分割することを特徴とする半導体集積装置の製造方法。
【請求項３】
請求項１に記載の半導体集積装置の製造方法において、
前記第５の工程は、前記溝の底部上の前記金属膜を前記第６の工程での分割時の切断幅よりも幅広に除去することを特徴とする半導体集積装置の製造方法。
【請求項４】
半導体基板に集積回路素子が形成される半導体チップと、
前記半導体基板上に形成され、前記半導体基板の側辺まで延在する内部配線と、
前記半導体チップの側面を迂回して配置され、前記内部配線と接続される外部配線と、を有し、
前記外部配線の端部が保護膜に覆われてなることを特徴とする半導体集積装置。
【請求項５】
請求項４に記載の半導体集積装置において、
前記外部配線の端部が当該半導体集積装置の側面よりも内側に位置することを特徴とする半導体集積装置。
【請求項６】
請求項４又は請求項５に記載の半導体集積装置において、
前記外部配線は、銅が添加されたアルミニウムからなることを特徴とする半導体集積装置。
【請求項７】
請求項４又は請求項５に記載の半導体集積装置において、
前記内部配線は、銅が添加されたアルミニウムからなることを特徴とする半導体集積装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、素子の側面に金属の外部配線を有する半導体集積装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体集積装置のチップサイズの小型化を測るために、素子側面から外部配線を取り出したチップサイズパッケージ（ＣＳＰ）が用いられるようになっている。
【０００３】
図１２にチップサイズパッケージを用いた半導体集積装置の外観図を示す。通常、チップサイズパッケージの半導体集積装置は、半導体チップ１０をエポキシ等の樹脂層１２を介して上部支持基体１４と下部支持基体１６によって挟み込み、その側面から外部配線１８を取り出し、素子の裏面に設けたボール状端子２０に接続した構造を有する。
【０００４】
このような構造を有するチップサイズパッケージの半導体集積装置は、図１３〜図１９のように、半導体チップ１０の両面を樹脂層１２を介して上部支持基体１４と下部支持基体１６とで挟み込んだ積層体を形成する積層体形成工程（Ｓ１０）と、下部支持基体１６側からダイシングソー等による切削によって逆Ｖ字型に溝（切り欠き溝）２４を形成して、半導体チップ１０の内部配線２６の端部２８を露出させる切削工程（Ｓ１２）と、溝２４の内面に金属膜３０を成膜する金属膜成膜工程（Ｓ１４）と、その金属膜３０をパターンニングして内部配線２６の端部２８と緩衝部材３２とを接続する外部配線１８を形成するパターンニング工程（Ｓ１６）と、保護膜３４を成膜する保護膜成膜工程（Ｓ１８）と、ボール状端子２０を形成する端子形成工程（Ｓ２０）と、溝２４の底部をスクライブラインとして切断するダイシング工程（Ｓ２２）と、を行うことによって製造される。
【０００５】
【非特許文献１】
“ＰＲＯＤＵＣＴＳ”、［ｏｎｌｉｎｅ］、ＳＨＥＬＬＣＡＳＥ社、［平成１４年１０月１日検索］、インターネット＜ＵＲＬ  ｈｔｔｐ：／／ｗｗｗ．ｓｈｅｌｌｃａｓｅ．ｃｏｍ／ｐａｇｅｓ／ｐｒｏｄｕｃｔｓ−ｓｈｅｌｌＯＰ−ｐｒｏｃｅｓｓ．ａｓｐ＞
【０００６】
【発明が解決しようとする課題】
上記従来技術によって製造されたチップサイズパッケージの半導体集積装置は、図２０の端部拡大図のように、素子側面にある外部配線１８の端部３６が保護膜３４に覆われておらず、素子外部からの腐食が進行し易い問題があった。
【０００７】
その結果、外部配線１８が素子側面から剥がれ易く、内部配線２６との接触抵抗も大きくなり、半導体集積装置の動作の信頼性が低下する問題を生じていた。
【０００８】
また、ダイシング工程（Ｓ２２）後に外部配線１８の端部３６を保護膜で被うには、切断された半導体集積装置の個々に対して保護膜の塗布処理を別途行う必要があるため、製造のスループットを著しく低下させる原因となっていた。
【０００９】
本発明は、上記従来技術の問題を鑑みて、上記課題の少なくとも１つを解決すべく、素子側面にある外部配線の腐食を防ぐことが出来る半導体集積装置及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するための本発明は、スクライブラインによって区画された半導体基板の各領域に集積回路素子を形成する第１の工程と、隣接する集積回路素子の境界を跨って内部配線を形成する第２の工程と、前記半導体基板の裏面に前記スクライブラインに沿って、前記内部配線の一部を露出させる溝を形成する第３の工程と、前記半導体基板の裏面及び前記溝を覆って金属膜を成膜する第４の工程と、前記金属膜をパターンニングして外部配線を形成すると共に、前記金属膜を前記溝の底部で除去する第５の工程と、前記外部配線及び前記溝の底部を覆って保護膜を成膜する第６の工程と、前記スクライブラインに沿って前記半導体基板を分割する第７の工程とを含むことを特徴とする半導体集積装置の製造方法である。
【００１１】
ここで、上記記載の半導体集積装置の製造方法において、前記第７の工程は、前記溝の底部よりも幅の狭い切断幅で前記半導体基板を分割する工程であることが好適である。
【００１２】
ここで、上記半導体集積装置の製造方法において、前記第５の工程は、前記溝の底部上の前記金属膜を前記第６の工程での分割時の切断幅よりも幅広に除去する工程であることが好適である。
【００１３】
また、上記課題を解決するための本発明の別の形態は、半導体基板に集積回路素子が形成される半導体チップと、前記半導体基板上に形成され、前記半導体基板の側辺まで延在する内部配線と、前記半導体チップの側面を迂回して配置され、前記内部配線と接続される外部配線と、を有し、前記外部配線の端部が保護膜に覆われてなることを特徴とする半導体集積装置である。
【００１４】
ここで、上記半導体集積装置において、前記外部配線の端部が当該半導体集積装置の側面よりも内側に位置することが好適である。
【００１５】
また、上記半導体集積装置において、前記外部配線は、銅が添加されたアルミニウムからなることが好適であり、前記内部配線は、銅が添加されたアルミニウムからなることが好適である。
【００１６】
【発明の実施の形態】
本発明の実施の形態における半導体集積装置の製造方法は、図１〜図９に示すように、集積回路素子形成工程（Ｓ３０）、内部配線形成工程（Ｓ３２）、積層体形成工程（Ｓ３４）、切削工程（Ｓ３６）、金属膜成膜工程（Ｓ３８）、パターンニング工程（Ｓ４０）、保護膜成膜工程（Ｓ４２）、端子形成工程（Ｓ４４）及びダイシング工程（Ｓ４６）とから基本的に構成される。
【００１７】
ステップＳ３０の集積回路素子形成工程は、図１のように、スクライブラインによって区画された半導体基板１０（ウエハ）の各領域に集積回路素子を形成する。半導体基板１０は、シリコン、砒化ガリウム等の一般的な半導体材料とすることができ、集積回路素子の形成は、周知の半導体プロセスによって行うことができる。
【００１８】
ステップＳ３２の内部配線形成工程は、図２のように、半導体基板１０の表面に、隣接する集積回路素子の境界を跨るように、酸化膜を介して内部配線２６を形成する。この内部配線２６は、酸化膜中に形成されるコンタクトホールを介して集積回路素子と電気的に接続される。
【００１９】
また、内部配線２６の材料としては、銀、金、銅、アルミニウム、ニッケル、チタン、タンタル、タングステン等の半導体装置に対して一般的に用いられる材料を主材料とすることができる。電気的抵抗値や材料の加工性を考慮した場合にはアルミニウムを用いることが好適である。また、素子外部からの腐食を避けるために銅を０．１原子％以上２０原子％以下の範囲で含むアルミニウムを用いることがより好適である。
【００２０】
また、内部配線２６の膜厚は、後に形成される外部配線との接触抵抗を低減すめために１μｍ以上とすることが好ましい。一方、配線の加工精度を高くし、かつ成膜時間を短くするために１０μｍ以下とすることが好ましい。
【００２１】
ステップＳ３４の積層体形成工程では、図３のように、集積回路素子が形成された半導体基板１０の表裏面にエポキシ接着剤等の樹脂層１２を塗布し、上部支持基体１４と下部支持基体１６とで挟み込んで積層体を形成する。
【００２２】
このとき、半導体基板１０を裏面側から機械研磨、化学的研磨等でグラインドして半導体基板１０の厚みを薄くし、半導体基板１０を裏面側からスクライブラインに沿ってエッチングして内部配線２６が積層される酸化膜の表面が露出するように加工する。
【００２３】
上部支持基体１４及び下部支持基体１６は、ガラス、プラスチック、金属又はセラミック等の半導体装置のパッケージングに用いられる材料から適宜選択して用いることができる。例えば、固体撮像素子をシリコン基板上に形成した場合には、上部支持基体としては透明なガラスやプラスチックを選択することが好適である。
【００２４】
次いで、下部支持基体１６の表面上に、後の工程でボール状端子２０を形成する位置に緩衝部材３２を形成する。この緩衝部材３２は、ボール状端子２０に係る応力を緩和するクッションの役割を果たす。緩衝部材３２の材料としては、柔軟性を有し、且つ、パターンニングが可能な材料が適し、感光性エポキシ樹脂を用いるのが好適である。
【００２５】
ステップＳ３６の切削工程では、図４のように、下部支持基体１６側から上部支持基体１４に達するまでダイシングソー等によって逆Ｖ字型に溝（切り欠き溝）２４を形成する。その結果、溝２４の内面に内部配線２６の端部２８が露出する。
【００２６】
ステップＳ３８の金属膜成膜工程では、図５のように、溝２４が形成された下部支持基体１６側に金属膜３０を成膜する。この金属膜３０は溝２４の底面及び側面にも成膜され、下記のパターンニング工程において形状加工されることによって内部配線２６を外部に引き出す外部配線１８となる。
【００２７】
金属膜３０の材料としては、銀、金、銅、アルミニウム、ニッケル、チタン、タンタル、タングステン等の半導体装置に対して一般的に用いられる材料を主材料とすることができる。電気的抵抗値や材料の加工性を考慮した場合にはアルミニウムを用いることが好適である。また、素子外部からの腐食を避けるために銅を０．１原子％以上２０原子％以下の範囲で含むアルミニウムを用いることがより好適である。
【００２８】
ステップＳ４０のパターンニング工程では、図６のように、金属膜３０を所定の配線パターンにパターンニングして外部配線１８の形状加工を行う。パターンニングには、既存のフォトリソグラフィ技術、エッチング技術を用いることができる。
【００２９】
ステップＳ４０においては、パターンニングと同時に、さらに溝２４の底面に成膜された金属膜３０の除去を行う。すなわち、図１０に示すように、溝２４の底部分以外を被うようにレジストパターン３８を形成し、このレジストパターン３８をマスクとしてエッチングを行って溝２４の底面の金属膜３０を除去する。
【００３０】
ステップＳ４２の保護膜成膜工程では、図７のように、下部支持基体１６側の緩衝部材３２以外の領域を覆うように保護膜３４を成膜する。保護膜３４としては、パターンニングできる材料が適しているため、緩衝部材３２と同じ感光性エポキシ樹脂等を用いることができる。
【００３１】
ステップＳ４４の端子形成工程では、図８のように、下部支持基体１６の緩衝部材３２上に外部端子としてボール状端子２０を形成する。ボール状端子２０は、例えば、はんだ材料で形成され、既存の手法を用いて形成することができる。
【００３２】
ステップＳ４６のダイシング工程では、図９のように、溝２４の底部をスクライブラインとしてダイシングソー等を用いて積層体を切断して、個々の半導体集積装置に分断する。
【００３３】
このとき、切断幅がステップＳ３０における金属膜３０の除去幅よりも狭くなるようなダイシングソーを選択して用いる。これにより、外部配線１８の端部３６が、分割された後の半導体集積装置の側面よりも内側に位置し、外部配線１８の端部３６が保護膜３４によって覆われることになる。尚、切断幅が金属膜３０の除去幅よりも狭くなるようなダイシングソーが選択できない場合には、ステップＳ３０において、予め金属膜３０を幅広く除去するようにしても良い。
【００３４】
以上のように、本実施の形態の半導体集積装置の製造方法によれば、図１１の端部拡大図のように、装置側面に外部配線１８を有するチップサイズパッケージの半導体集積装置において、装置側面の外部配線１８の端部３６が保護膜３４によって完全に覆われる構造となる。
【００３５】
従って、装置外部からの腐食が進行し難く、外部配線１８の剥がれや内部配線２６との接触抵抗の劣化を防ぐことができる。その結果、半導体集積装置の動作の信頼性を向上することができる。
【００３６】
また、半導体集積装置の個々に対して保護膜を塗布する処理においても別途行う必要がなく、製造のスループットを低下させることもない。
【００３７】
なお、本実施の形態では、ボールグリッドアレイ（ＢＧＡ）型のチップサイズパッケージを例として説明を行ったが、素子側面に外部配線を有する半導体集積装置であれば同様に製造することによって同様の構造を得ることが可能であり、同様の効果を得ることができる。
【００３８】
【発明の効果】
本発明によれば、素子側面に外部配線を有する半導体集積装置であって、製造工程を増やすことなく、配線の腐食がない半導体集積装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における集積回路素子形成工程を示す図である。
【図２】本発明の実施の形態における内部配線形成工程を示す図である。
【図３】本発明の実施の形態における積層体形成工程を示す図である。
【図４】本発明の実施の形態における切削工程を示す図である。
【図５】本発明の実施の形態における金属膜成膜工程を示す図である。
【図６】本発明の実施の形態におけるパターンニング工程を示す図である。
【図７】本発明の実施の形態における保護膜成膜工程を示す図である。
【図８】本発明の実施の形態における端子形成工程を示す図である。
【図９】本発明の実施の形態におけるダイシング工程を示す図である。
【図１０】本発明の実施の形態におけるパターンニング工程での金属膜の除去の様子を示す図である。
【図１１】本発明の実施の形態における半導体集積装置の端部拡大図である。
【図１２】チップサイズパッケージの半導体集積装置の外観を示す図である。
【図１３】従来技術における積層体形成工程を示す図である。
【図１４】従来技術における切削工程を示す図である。
【図１５】従来技術における金属膜成膜工程を示す図である。
【図１６】従来技術におけるパターンニング工程を示す図である。
【図１７】従来技術における保護膜成膜工程を示す図である。
【図１８】従来技術における端子形成工程を示す図である。
【図１９】従来技術におけるダイシング工程を示す図である。
【図２０】従来の半導体集積装置の端部拡大図である。
【符号の説明】
１０  半導体チップ、１２  樹脂層、１４  上部支持基体、１６  下部支持基体、１８  外部配線、２０  ボール状端子、２４  溝、２６  内部配線、２８  内部配線の端部、３０  金属膜、３２  緩衝部材、３４  保護膜、３６  外部配線の端部、３８  レジスト。
【図１】
2004165312.tif 000003
【図２】
2004165312.tif 000004
【図３】
2004165312.tif 000005
【図４】
2004165312.tif 000006
【図５】
2004165312.tif 000007
【図６】
2004165312.tif 000008
【図７】
2004165312.tif 000009
【図８】
2004165312.tif 000010
【図９】
2004165312.tif 000011
【図１０】
2004165312.tif 000012
【図１１】
2004165312.tif 000013
【図１２】
2004165312.tif 000014
【図１３】
2004165312.tif 000015
【図１４】
2004165312.tif 000016
【図１５】
2004165312.tif 000017
【図１６】
2004165312.tif 000018
【図１７】
2004165312.tif 000019
【図１８】
2004165312.tif 000020
【図１９】
2004165312.tif 000021
【図２０】
2004165312.tif 000022