(57)【要約】【課題】不揮発性メモリをマクロメモリとして搭載する半導体装置において、データ書き込み動作の効率を向上させ、かつインターフェースを簡素化してダイサイズの縮小を図り得る半導体装置を提供する。【解決手段】不揮発性メモリで構成されたマクロメモリ１２に対し同一チップ上に形成された機能回路１１から、コマンド信号、アドレス信号あるいはデータを出力して、データの書き込み動作あるいは読み出し動作を行う。コマンド信号、アドレス信号あるいはデータを、マクロメモリ１２に並行して供給して、データの書き込み動作あるいは読み出し動作を行う。【選択図】        図１
2004199600.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリで構成されたマクロメモリに対し同一チップ上に形成された機能回路から、コマンド信号、アドレス信号あるいはデータを出力して、データの書き込み動作あるいは読み出し動作を行う半導体装置の制御方法であって、
前記コマンド信号、アドレス信号あるいはデータを、前記マクロメモリに並行して供給して、データの書き込み動作あるいは読み出し動作を行うことを特徴とする半導体装置の制御方法。
【請求項２】
データの書き込み動作時に、前記機能回路から出力される複数の書き込みデータをマクロメモリに取り込んだ後、該書き込みデータをマクロメモリの複数のメモリセルに一括して書き込むことを特徴とする請求項１記載の半導体装置の制御方法。
【請求項３】
データの書き込み動作時に、書き込みモード信号と、書き込み開始信号と、書き込みデータを取り込む取り込み信号と、書き込みアドレスと、書き込みデータとをマクロメモリに並行に供給し、前記書き込みモード信号に基づいて前記取り込み信号が入力される毎に書き込みデータと書き込みアドレスとを取り込み、書き込み開始信号に基づいて、前記書き込みデータを対応するアドレスのメモリセルに一括して書き込むことを特徴とする請求項２記載の半導体装置の制御方法。
【請求項４】
前記書き込みアドレスは、上位ビットをワード線選択アドレスとし、下位ビットをビット線選択アドレスとし、前記取り込み信号に基づいて取り込む書き込みアドレスは下位ビットのみを順次変化させることにより、同一ワード線に接続される多数のメモリセルに対し、書き込みデータを一括して書き込むことを特徴とする請求項３記載の半導体装置の制御方法。
【請求項５】
前記取り込み信号が入力される毎に、１バイトずつの書き込みデータを取り込み、８バイトの書き込みデータを取り込んだ後に、前記書き込み開始信号に基づいて、書き込み動作を行うことを特徴とする請求項４記載の半導体装置の制御方法。
【請求項６】
不揮発性メモリで構成されたマクロメモリに対し同一チップ上に形成された機能回路から、コマンド信号、アドレス信号あるいはデータを出力して、データの書き込み動作あるいは読み出し動作を行う半導体装置であって、
前記マクロメモリに、前記コマンド信号、アドレス信号あるいはデータを並行して受信するインターフェースを設けたことを特徴とする半導体装置。
【請求項７】
前記マクロメモリには、
前記機能回路から出力される複数の書き込みデータを取り込む取り込み回路と、
前記取り込み回路で取り込んだ書き込みデータを、前記マクロメモリの複数のメモリセルに一括して書き込む書き込み回路と
を備えたことを特徴とする請求項６記載の半導体装置。
【請求項８】
前記インターフェースは、書き込みモード信号と、書き込み開始信号と、書き込みデータを取り込む取り込み信号と、書き込みアドレスと、書き込みデータとを並行に受信し、
前記取り込み回路は、前記書き込みモード信号に基づいて前記取り込み信号が入力される毎に書き込みデータと書き込みアドレスとを取り込み、
前記書き込み回路は、書き込み開始信号に基づいて、前記取り込み回路に取り込まれた書き込みデータを前記書き込みアドレスに対応するメモリセルに一括して書き込むことを特徴とする請求項７記載の半導体装置。
【請求項９】
前記マクロメモリのアドレスバッファには、前記書き込みアドレスの上位ビットをＸデコーダに出力し、下位ビットをＹデコーダに出力する入力回路を備え、
前記書き込み回路は、前記Ｙデコーダで選択される同一ワード線上の多数のメモリセルに対し、書き込みデータを一括して書き込むことを特徴とする請求項７又は８記載の半導体装置。
【請求項１０】
前記取り込み回路は、前記取り込み信号が入力される毎に、１バイトずつの書き込みデータを取り込み、
前記書き込み回路は、前記取り込み回路が８バイトの書き込みデータを取り込んだ後に、前記書き込み開始信号に基づいて、書き込み動作を行うことを特徴とする請求項７乃至９のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＳＯＣ(システムオンチップ)に搭載される不揮発性メモリに関するものである。
【０００２】
ＳＯＣは、ＭＰＵ等の機能回路と、ＥＥＰＲＯＭ等の不揮発性半導体記憶装置で構成されるマクロメモリが１つのチップ上に搭載されている。このようなＳＯＣでは、機能回路によりマクロメモリに対し書きこみ動作及び読み出し動作を行うために、例えばIICと呼ばれるパケットインターフェースを使用して行われる。そして、このようなインターフェース回路を簡略化してＳＯＣのダイサイズを縮小することが必要となっている。
【０００３】
【従来の技術】
図９は、機能回路１とマクロメモリ２とを搭載したＳＯＣの一例を示す。機能回路(マスター)１からマクロメモリ(スレーブ)２にＳＣＬ端子を介してクロック信号が供給され、そのクロック信号に基づいて書き込み動作あるいは読み出し動作が行われる。これらの動作は、マクロメモリ２に設けられるIICインターフェース３を介して行われる。
【０００４】
また、機能回路１及びマクロメモリ２にはＳＤＡ端子が設けられる。書きこみ動作時にはそのＳＤＡ端子を介して機能回路１からマクロメモリ２にコマンド信号、アドレス信号及び書きこみデータの入力が行われる。
【０００５】
読み出し動作時には、ＳＤＡ端子を介して機能回路１からマクロメモリ２にコマンド信号及びアドレス信号が入力され、マクロメモリ２から機能回路１に読み出しデータが出力される。
【０００６】
上記のようなＳＯＣチップによるIICパケットインターフェースの特徴を以下に示す。
・マクロメモリ２は、２つのインターフェース信号ＳＣＬ，ＳＤＡのみで制御される。
・マクロメモリ２は、クロック信号であるインターフェース信号ＳＣＬの９サイクル分のデータで１パケットとなるパケット方式で制御される。
・書きこみ動作時には、インターフェース信号ＳＤＡの第一のパケットでマクロメモリ２の選択信号と書きこみコマンドが入力され、第二のパケットでワード線を選択するアドレス信号が入力され、それ以降のパケットで書きこみデータが入力される。
・読み出し動作時において、ワード線選択アドレスを入力しない場合には、インタフェース信号ＳＤＡの第一のパケットでマクロメモリ２の選択信号と読み出しコマンドが入力され、それ以降のパケットではマクロメモリ２から機能回路１に読み出しデータが出力される。
・読み出し動作時において、ワード線選択アドレスを入力する場合には、インタフェース信号ＳＤＡの第一のパケットでマクロメモリ２の選択信号と書きこみコマンドがマクロメモリ２に入力され、第二のパケットでワード線選択アドレスが入力される。そして、第三のパケットでマクロメモリ２の選択信号と読み出しコマンドがマクロメモリ２に入力され、それ以降のパケットではマクロメモリ２から機能回路１に読み出しデータが出力される。
【０００７】
このようなIICパケットインターフェースにより、マクロメモリ２に対するデータの書き込み動作あるいは読み出し動作が行われる。
上記のようなIICパケットインターフェースを使用したシステムは、非特許文献１に開示され、IICパケットインターフェースの動作は非特許文献２に開示されている。
【０００８】
【非特許文献１】
Fairchild Application Note 860
・関連箇所：serial interfaceに関する記述
2.0 SERIAL EEPROM INTERFACE STANDARDS
3.0 ACCESSING SERIAL EEPROMs
・検索日  2002/10/20
・URL   http://www.fairchildsemi.com/an/AN/AN-860.pdf
【非特許文献２】
National Semiconductor NM24Cxx
・関連箇所:IICでの制御方法に関する記述
page1      :block diagram
page11      :Write Operations
page12      :Read Operations
・検索日  2002/9/26
・URL    Fairchildによる事業買収により存在せず。
代替としてFairchild側で同様の文献を検索（下記）
NM24C04/05-4KBit Standard 2-Wire Bus Interface Serial EEPROM
・関連箇所:IICでの制御方法に関する記述
page1      :block diagram
page11      :Write Operations
page12      :Read Operations
・検索日  2002/12/20
・URL    http://www.fairchildsemi.com/ds/NM/NM24C05.pdf
【０００９】
【発明が解決しようとする課題】
上記のようなIICパケットインターフェースは、機能回路１とマクロメモリ２の端子数を減らす目的で採用されている。
【００１０】
ところが、機能回路１とマクロメモリ２を同一チップ上に搭載するＳＯＣでは、コマンド信号、アドレス信号及びデータをインターフェース信号ＳＤＡとしてシリアルに入力する必要がある。
【００１１】
従って、マクロメモリ２に設けられるIICパケットインターフェース回路３に、シリアル信号である入力信号をデコードする回路及び入力信号をマクロメモリ2の内部信号としてエンコードする回路を搭載する必要がある。
【００１２】
この結果、IICパケットインターフェース回路が大規模化して回路面積の増大を招き、ダイサイズを増大させるという問題点がある。
この発明の目的は、不揮発性メモリをマクロメモリとして搭載する半導体装置において、データ書き込み動作の効率を向上させ、かつインターフェースを簡素化してダイサイズの縮小を図り得る半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
不揮発性メモリで構成されたマクロメモリに対し同一チップ上に形成された機能回路から、コマンド信号、アドレス信号あるいはデータを出力して、データの書き込み動作あるいは読み出し動作を行う半導体装置で、前記コマンド信号、アドレス信号あるいはデータを、前記マクロメモリに並行して供給して、データの書き込み動作あるいは読み出し動作を行う。
【００１４】
また、データの書き込み動作時に、前記機能回路から出力される複数の書き込みデータをマクロメモリに取り込んだ後、該書き込みデータをマクロメモリの複数のメモリセルに一括して書き込む。
【００１５】
【発明の実施の形態】
図１は、本発明を具体化したＳＯＣチップを示す。チップ上にはマスター側の機能回路１１と、スレーブ側のマクロメモリ１２とが設けられ、マクロメモリ１２にはインターフェース１３が設けられる。
【００１６】
前記機能回路１１からマクロメモリ１２のインターフェース１３には、読み出し信号RD-REQ、書き込みモード信号WRITE-MODE、書き込み開始信号WRITE-START、書き込みデータの取り込み信号WRITE-MDATAが入力される。また、ｍビットのアドレス信号WD-ADDRESSm、ｎビットの書き込みデータW-MDATAnが入力される。マクロメモリ１２のインターフェース１３から機能回路１１には、書き込み終了信号WRITE-ENDが出力される。
【００１７】
書き込みモード信号WRITE-MODEは書き込みモードを設定する信号であり、書き込み開始信号WRITE-STARTは書き込み動作の開始を設定する信号であり、取り込み信号WRITE-MDATAは書き込みデータを取り込むための信号であり、読み出し信号RD-REQは読み出し動作の開始を設定する信号である。
【００１８】
図２は、前記マクロメモリ１２を構成するEEPROMの概要を示す。セルアレイ１４は、多数のメモリセルを備え、Ｘデコーダ１５によりワード線ＷＬが選択され、Ｙデコーダ１６によりビット線ＢＬが選択される。
【００１９】
そして、ワード線ＷＬ及びビット線ＢＬの選択に基づいて、特定のメモリセルが選択され、当該メモリセルに対するデータ読み出し動作、データ書き込み動作あるいは消去動作が行われる。
【００２０】
リード／ライト制御回路１７には、前記インターフェース１３から書き込みモード信号WRITE-MODE、書き込み開始信号WRITE-START、書き込みデータの取り込み信号WRITE-MDATA、読み出し信号RD-REQ等が入力される。
【００２１】
また、リード／ライト制御回路１７から前記書き込み終了信号WRITE-ENDが出力される。リード／ライト制御回路１７は、オシレータ１８の出力信号をクロック信号として動作する。
【００２２】
アドレスバッファ１９には、前記インターフェース１３からアドレス信号WD-ADDRESSmが入力されるとともに、前記リード／ライト制御回路１７からアドレスラッチ信号ALBが入力される。そして、アドレスバッファ１９はアドレス信号WD-ADDRESSmに基づいて前記Ｘデコーダ１５にワード線選択アドレス出力するとともに、Ｙデコーダ１６にコラム選択信号を出力する。
【００２３】
アドレスカウンタ１９ａは、読み出し動作時にアドレスバッファ１９に入力されたアドレス信号に基づいて、ビット線選択アドレスを生成して、Ｙデコーダ１６に出力する。
【００２４】
図５は、アドレスバッファ１９の入力回路を示す。例えば８ビットのアドレス信号WD-ADDRESSmのうち、上位５ビットのアドレス信号WD-ADDRESS(3:7)と、アドレスラッチ信号ALBがラッチ回路２０ａに入力される。
【００２５】
また、８ビットのアドレス信号WD-ADDRESSmのうち、下位３ビットのアドレス信号WD-ADDRESS(0:2)と、アドレスラッチ信号ALBがラッチ回路２０ｂに入力される。
【００２６】
アドレスラッチ信号ALBは、図４に示す取り込み信号WRITE-MDATAに同期してＨレベルとなる信号として前記リード／ライト制御回路１７から出力される。
前記ラッチ回路２０ａ，２０ｂの具体的構成を図６に示す。前記アドレスラッチ信号ALBは、ＮＭＯＳトランジスタＴｎ１のゲートに入力され、アドレス信号WD-ADDRESSiはインバータ回路２１ａ及びＮＭＯＳトランジスタＴｎ１を介してインバータ回路２１ｂ，２１ｃで構成されるラッチ部に入力される。そして、ラッチ部の出力信号がインバータ回路２１ｄを介してアドレス信号ABとして出力される。
【００２７】
このような構成により、アドレスラッチ信号ALBがＨレベルとなると、ＮＭＯＳトランジスタＴｎ１がオンされて、アドレス信号WD-ADDRESSiがラッチされ、その反転信号がアドレス信号ABとして出力される。
【００２８】
前記ラッチ回路２０ａ，２０ｂでは、図６に示すラッチ回路がそれぞれアドレス信号のビット数分設けられる。そして、ラッチ回路２０ａでは上位５ビットのアドレス信号WD-ADDRESS(3:7)がアドレス信号XB0〜XB4として前記Ｘデコーダ１５に出力される。また、ラッチ回路２０ｂでは下位３ビットのアドレス信号WD-ADDRESS(0:2)がアドレス信号YB0〜YB2として前記Ｙデコーダ１６に出力される。
【００２９】
図７は、前記Ｙデコーダ１６の具体的構成を示す。前記３ビットのアドレス信号YB0〜YB2とデータ取り込み信号YTP，YTPバーに基づいて、８ビットのビット線選択信号YT0〜YT7を出力する。前記データ取り込み信号YTPは、前記取り込み信号WRITE-MDATAに同期してＨレベルとなる信号であり、YTPバーはその反転信号である。
【００３０】
従って、データ取り込み信号YTPがＬレベルの状態では、ビット線選択信号YT0〜YT7はすべてＬレベルとなる。また、データ取り込み信号YTPがＨレベルとなると、アドレス信号YB0〜YB2に基づいて、ビット線選択信号YT0〜YT7のいずれかがＨレベルとなる。
【００３１】
前記ビット線選択信号YT0〜YT7は、図２に示すＹ選択ゲート２２を介してライトドライバ（書き込み回路）２３に出力される。前記ライトドライバ２３では書き込みデータのラッチ回路（取り込み回路）を備えている。
【００３２】
そのラッチ回路の具体的構成を図８に示す。このラッチ回路は、前記ビット線に対応する数だけ設けられる。
書き込みデータWDBjは、ｎビットの書き込みデータW-MDATAnのうちの１ビットである。書き込みデータWDBjは、ＮＭＯＳトランジスタＴｎ２を介してラッチ部２４に出力され、ＮＭＯＳトランジスタＴｎ２のゲートには、ビット線選択信号YT0〜YT7のいずれかである選択信号YTiが入力される。
【００３３】
従って、選択信号YTiがＨレベルとなると、書き込みデータWDBjがラッチ部２４にラッチされる。
書き込み動作時には、制御信号ARVREFによりＰＭＯＳトランジスタＴｐ２がオンされているので、ラッチ部２４のラッチデータに基づいて、ＰＭＯＳトランジスタＴｐ１及びＮＭＯＳトランジスタＴｎ３のいずれかがオンされて、Ｈレベル若しくはＬレベルの書き込みデータARVSSが出力される。
【００３４】
前記Ｙ選択ゲート２２には、リードアンプ２５が接続され、読み出し動作時には選択されたメモリセルから読み出されたデータがリードアンプ２５で増幅されて、読み出しデータR-MDATAnとして出力される。
【００３５】
次に、上記のように構成されたマクロメモリ１２の動作を説明する。
マクロメモリ１２の読み出し動作は、従来のIICパケットインターフェースによる読み出し動作と同様である。
【００３６】
すなわち、図３に示すように、機能回路１１からマクロメモリ１２に読み出し信号RD-REQとともに、アドレス信号WD-ADDRESSmが入力されると、当該アドレス信号WD-ADDRESSmに対応するメモリセルから読み出しデータR-MDATAnが順次出力される。
【００３７】
書き込み動作時の動作を図４に示す。機能回路１１からマクロメモリ１２に入力される書き込みモード信号WRITE-MODEがＨレベルとなると、マクロメモリ１２において書き込みモードが設定される。
【００３８】
この状態で、機能回路１１からマクロメモリ１２に８ビットのアドレス信号WD-ADDRESS(0:7)が例えばｎ番地のアドレスとして入力され、そのｎ番地のアドレスに追随して、１バイトの書き込みデータW-MDATA(0:7)が入力される。
【００３９】
書き込みデータW-MDATA(0:7)に同期して、マクロメモリ１２に入力される取り込み信号WRITE-MDATAがＨレベルとなると、アドレス信号WD-ADDRESS(0:7)の下位３ビットに対応するコラムアドレスにおいて、ライトドライバ２３に１バイトの書き込みデータがラッチされる。
【００４０】
次いで、アドレス信号WD-ADDRESS(0:7)がｎ＋１番地のアドレスとして入力され、そのｎ＋１番地のアドレスに追随して、１バイトの新たな書き込みデータW-MDATA(0:7)が入力される。
【００４１】
新たな書き込みデータW-MDATA(0:7)に同期して、取り込み信号WRITE-MDATAが再びＨレベルとなると、アドレス信号WD-ADDRESS(0:7)の下位３ビットに対応するコラムアドレスにおいて、ライトドライバ２３に１バイト分の書き込みデータがラッチされる。
【００４２】
このとき、アドレス信号WD-ADDRESS(0:7)のｎ番地とｎ＋１番地では、下位ビットのみが変化している。従って、ライトドライバ２３では、コラムアドレスの連続する２バイト分のラッチ部２４に書き込みデータWDBjとしてラッチされる。
【００４３】
このような動作がアドレス信号WD-ADDRESS(0:7)のｎ＋８番地まで繰り返され、ライトドライバ２３には８バイト分の書き込みデータWDBjがラッチされる。
８バイト分の書き込みデータW-MDATA(0:7)がラッチされた後、機能回路１１からマクロメモリ１２にＨレベルの書き込み開始信号WRITE-STARTが入力される。すると、リード／ライト制御回路１７により、アドレス信号WD-ADDRESS(0:7)の上位ビットに基づいて選択されたワード線にＸデコーダ１５からEEPROMの書き込み電圧が供給され、上記８バイトの書き込みデータに対応するビット線には、ライトドライバ２３から書き込み電圧が供給されて、８バイト分の書き込み動作が一括して行われる。
【００４４】
８バイト分の一括書き込み動作が終了すると、リード／ライト制御回路１７から機能回路１１に書き込み終了信号WRITE-ENDが出力される。そして、さらに書き込み動作を継続する場合には、上記のような動作が繰り返される。
【００４５】
上記のように構成された半導体装置では、次に示す作用効果を得ることができる。
（１）機能回路１１からマクロメモリ１２に、読み出し信号RD-REQ、書き込みモード信号WRITE-MODE、書き込み開始信号WRITE-START、取り込み信号WRITE-MDATA、アドレス信号WD-ADDRESSm、書き込みデータW-MDATAnが出力される。すなわち、書き込みコマンド、書き込みアドレス及び書き込みデータがシリアルデータとして入力されず、パラレルデータとしてマクロメモリ１２に入力される。従って、インターフェース１３にシリアルデータをデコードするためのデコード回路が不要となる。また、読み出し信号RD-REQ及び書き込みモード信号WRITE-MODEを設定したことにより、読み出しモードと書き込みモードとを判別するデコード回路が不要となる。この結果、インターフェース１３の素子数を削減して回路面積を縮小することができるので、ＳＣＯチップのダイサイズを縮小することができる。
（２）機能回路１１からマクロメモリ１２に出力するアドレス信号及び書き込みデータを８ビット幅としたので、機能回路１１とマクロメモリ１２との間の配線数を大きく増大させるものではない。
（３）８バイト分のデータを一括して書き込む構成としたことにより、書き込み効率を向上させることができる。すなわち、EEPROM等のメモリセルに対する書き込み処理には、ms単位の長い時間がかかるため、多数のセルに対し一括して書き込み処理を行うことが書き込み効率を向上させる上で有用である。また、多数のメモリセルに対し一括して書き込み処理を行っても、消費電流を大きく増大させることはない。
（４）アドレス信号WD-ADDRESSmの上位ビットでワード線を選択し、下位ビットでビット線を選択する構成とした。従って、下位ビットを変化させることにより、同一ワード線上のメモリセルを連続して選択することが容易である。
（５）８バイト分の書き込みデータを取り込むとき、上位ビットのワード線選択アドレスは同一である。従って、ワード線選択アドレスは８パルスの取り込み信号WRITE-MDATAのうちいずれのパルスで取り込んでも同じである。このようなことから、ワード線選択アドレスを毎回取り込み、最後に取り込んだワード線選択アドレスを有効とするプロトコルを設定すれば、取り込みのための制御回路を簡素化することができる。
【００４６】
上記実施の形態は、次に示すように変更することもできる。
・マクロメモリ１２は、EEPROM以外の不揮発性メモリでもよい。
・一括して書き込むデータ量は、８バイト以外でもよい。
【００４７】
【発明の効果】
以上詳述したように、この発明は不揮発性メモリをマクロメモリとして搭載する半導体装置において、データ書き込み動作の効率を向上させ、かつインターフェースを簡素化してダイサイズの縮小を図り得る半導体装置を提供することができる。
【図面の簡単な説明】
【図１】一実施の形態のＳＯＣを示すブロック図である。
【図２】マクロメモリを示すブロック図である。
【図３】データ読み出し動作を示す説明図である。
【図４】データ書き込み動作を示す説明図である。
【図５】アドレスバッファの入力回路を示す回路図である。
【図６】ラッチ回路を示す回路図である。
【図７】Ｙデコーダを示す回路図である。
【図８】書き込みデータのラッチ回路を示す回路図である。
【図９】従来例を示すブロック図である。
【符号の説明】
１１          機能回路
１２          マクロメモリ
１３          インターフェース
WRITE-MODE      コマンド信号（書き込みモード信号）
WRITE-START      コマンド（書き込み開始信号）
WRITE-MDATA      コマンド信号（取り込み信号）
WD-ADDRESSm      アドレス信号
W-MDATA          データ（書き込みデータ）
【図１】
2004199600.tif 000003
【図２】
2004199600.tif 000004
【図３】
2004199600.tif 000005
【図４】
2004199600.tif 000006
【図５】
2004199600.tif 000007
【図６】
2004199600.tif 000008
【図７】
2004199600.tif 000009
【図８】
2004199600.tif 000010
【図９】
2004199600.tif 000011