(57)【要約】【課題】単結晶領域と多結晶領域とを有するシリコン含有層の一面に金属シリサイド層を形成する際に、形成した金属シリサイド層に断線を生起しない金属シリサイド層の形成方法、及び、かかる金属シリサイド層を形成したバイポーラトランジスタを具備する半導体装置の製造方法及び半導体装置を提供する。【解決手段】金属シリサイド層の形成前に、単結晶領域と多結晶領域との境界領域をアモルファス化し、その後、金属シリサイド層を形成する。【選択図】    図５
2004253669.tif 000002
【特許請求の範囲】
【請求項１】
単結晶領域と多結晶領域とを有するシリコン含有層の一面に金属シリサイド層を形成する形成方法において、
前記シリコン含有層の一面における前記単結晶領域と前記多結晶領域との境界領域をアモルファス化し、その後、前記シリコン含有層の一面に金属層を形成して前記金属シリサイド層を形成することを特徴とする金属シリサイド層の形成方法。
【請求項２】
単結晶領域と多結晶領域とを有するベース層から構成したベース引出電極部の一面に金属シリサイド層を形成したバイポーラトランジスタを具備する半導体装置の製造方法において、
前記ベース引出電極部の一面における前記単結晶領域と前記多結晶領域との境界領域をアモルファス化し、その後、前記ベース引出電極部の一面に金属層を形成して前記金属シリサイド層を形成することを特徴とする半導体装置の製造方法。
【請求項３】
前記境界領域にイオンを注入してアモルファス化する前に、エミッタ電極部の一面にはこのエミッタ電極部上に金属シリサイド層が形成されることを防止する保護層を形成し、この保護層によって前記エミッタ電極部部分への前記イオンの注入も防止することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
単結晶領域と多結晶領域とを有するベース層から構成したベース引出電極部の一面に金属シリサイド層を形成したバイポーラトランジスタを具備する半導体装置において、
前記金属シリサイド層は、前記ベース引出電極部の一面における前記単結晶領域と前記多結晶領域との境界領域をアモルファス化して形成したアモルファス領域上に形成したことを特徴とする半導体装置。
【請求項５】
前記バイポーラトランジスタのエミッタ電極部の一面には金属シリサイド層の形成を防止する保護層を、前記境界領域をイオンの注入によってアモルファス化する前に形成し、この保護層によって前記エミッタ電極部部分への前記イオンの注入も防止すべく構成したことを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、金属シリサイド層の形成方法及び同方法を用いた半導体装置の製造方法並びに同方法により製造された半導体装置に関するものである。
【０００２】
【従来の技術】
従来、通信装置の周波数変換器等に使用するために高速動作が要求される半導体装置においては、その半導体装置における制御回路の形成においてバイポーラトランジスタが広く用いられている。特にかかるバイポーラトランジスタの中でも、ベース層をシリコンやシリコンゲルマニウム等のエピタキシャル成長によって形成したバイポーラトランジスタが用いられている。
【０００３】
かかるバイポーラトランジスタでは、ベース層を所定形状にパターンニングして形成したベース引出電極部の上面に、コバルトシリサイド層等の金属シリサイド層を形成することによりエミッタ−ベース電極間の抵抗を低減させ、バイポーラトランジスタの特性を向上させている。
【０００４】
以下において、かかるバイポーラトランジスタを具備する半導体装置の製造方法を簡単に説明する。
【０００５】
まず、図８（ａ）に示すように、バイポーラトランジスタを形成する半導体基板１０１には、コレクタ埋込領域１０２を形成した単結晶基板１０１ａ上面に、エピタキシャル成長によって基板用エピタキシャル層１０１ｂを積層したものを用い、所要位置にフィールド酸化膜１０３を形成するとともに、このフィールド酸化膜１０３の下方位置に素子分離領域１０４を形成し、さらに、コレクタ領域部分にコレクタ電極部１０５を形成している。
【０００６】
そして、半導体基板１０１の上面には、ＣＶＤ（化学的気相成長）法により第１酸化シリコン膜１０６を形成し、この第１酸化シリコン膜１０６の所要の位置にベース領域開口部１０７を形成した後に、半導体基板１０１の上面にエピタキシャル成長によりベース層を形成している。ベース層の形成後、このベース層を適宜のレジストパターンを用いてドライエッチングすることにより、所定形状のベース引出電極部１０８を形成している。
【０００７】
次いで、半導体基板１０１の上面にＣＶＤ法により第２酸化シリコン膜１０９を形成し、この第２酸化シリコン膜１０９の所要の位置にエミッタ領域開口部１１０を形成した後に、半導体基板１０１の上面にＣＶＤ法により多結晶シリコン膜からなるエミッタ層を形成している。このエミッタ層を適宜のレジストパターンを用いてドライエッチングすることにより、図８（ｂ）に示すように、所定形状のエミッタ電極部１１１を形成している。
【０００８】
次いで、適宜のレジストパターンを用いてベース引出電極部１０８上の第２酸化シリコン膜１０９を除去してベース引出電極部１０８の上面を露出させるとともに、コレクタ領域部分の第２酸化シリコン膜１０９及び第１酸化シリコン膜１０６を除去してコレクタ電極部１０５の上面を露出させ、露出したエミッタ電極部１１１、ベース引出電極部１０８、コレクタ電極部１０５の上面にコバルト等の金属をスパッタリングして金属層を形成し、熱処理を行うことにより、図８（ｃ）に示すように、金属シリサイド層１１３を形成している。
【０００９】
次いで、半導体基板１０１の上面に平坦化絶縁層１１７を形成した後に、平坦化絶縁層１１７のエミッタ電極部１１１上、ベース引出電極部１０８上、コレクタ電極部１０５上にそれぞれコンタクト孔１１８を穿設し、同コンタクト孔１１８にタングステン等の金属からなる導電プラグを充填して、図８（ｄ）に示すように、エミッタ電極１１９ｅ、ベース電極１１９ｂ、コレクタ電極１１９ｃをそれぞれ形成して半導体装置としている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記したバイポーラトランジスタを具備する半導体装置には次のような問題点があった。
【００１１】
すなわち、ベース引出電極部を形成すべくエピタキシャル成長によってベース層を形成した場合に、ベース領域開口部上のベース層は単結晶となり、第１酸化シリコン膜上のベース層は多結晶となることによって、図９に示すように、かかるベース層から形成したベース引出電極部１０８には単結晶領域１０８ａと多結晶領域１０８ｂの境界領域が形成されるため、このようなベース引出電極部１０８の上面に金属シリサイド層１１３を形成した際に、境界領域において金属シリサイド層１１３となる金属の反応が安定的に行われないことによって金属シリサイドが十分に形成されず、断線１２０が生じるという問題があった。
【００１２】
この金属シリサイド層１１３における断線１２０の生起によって、ベース引出電極部１０８においては金属シリサイド層１１３を形成したにもかかわらず抵抗の低減が困難となり、バイポーラトランジスタの高速化を阻害することとなっていた。
【００１３】
また、エミッタ電極部１１１の上面にも金属シリサイド層１１３が形成されるため、製造バラツキによってエミッタ電極部１１１上面の金属シリサイド層１１３の金属がエミッタ−ベース接合部分に近接した場合には、接合リーク電流の増大を招くことにより、バイポーラトランジスタの品質低下を生起するという問題があった。
【００１４】
【課題を解決するための手段】
これらの問題点を解決するために、本発明の金属シリサイド層の形成方法では、単結晶領域と多結晶領域とを有するシリコン含有層の一面に金属シリサイド層を形成する形成方法において、シリコン含有層の一面における単結晶領域と多結晶領域との境界領域をアモルファス化し、その後、シリコン含有層の一面に金属層を形成して金属シリサイド層を形成することとした。
【００１５】
また、本発明の半導体装置の製造方法では、単結晶領域と多結晶領域とを有するベース層から構成したベース引出電極部の一面に金属シリサイド層を形成したバイポーラトランジスタを具備する半導体装置の製造方法において、ベース引出電極部の一面における単結晶領域と多結晶領域との境界領域をアモルファス化し、その後、ベース引出電極部の一面に金属層を形成して金属シリサイド層を形成することとした。さらに、境界領域にイオンを注入してアモルファス化する前に、エミッタ電極部の一面にはこのエミッタ電極部上に金属シリサイド層が形成されることを防止する保護層を形成し、この保護層によってエミッタ電極部部分へのイオンの注入も防止することにも特徴を有するものである。
【００１６】
また、本発明の半導体装置では、単結晶領域と多結晶領域とを有するベース層から構成したベース引出電極部の一面に金属シリサイド層を形成したバイポーラトランジスタを具備する半導体装置において、金属シリサイド層を、ベース引出電極部の一面における単結晶領域と多結晶領域との境界領域をアモルファス化して形成したアモルファス領域上に形成した。さらに、バイポーラトランジスタのエミッタ電極部の一面には金属シリサイド層の形成を防止する保護層を、境界領域をイオンの注入によってアモルファス化する前に形成し、この保護層によってエミッタ電極部部分へのイオンの注入も防止すべく構成したことにも特徴を有するものである。
【００１７】
【発明の実施の形態】
本発明では、単結晶領域と多結晶領域とを有するシリコン含有層の上面に金属シリサイド層を形成する場合において、シリコン含有層の上面における単結晶領域と多結晶領域との境界領域をアモルファス化し、その後、シリコン含有層上面に金属層を形成して金属シリサイド層を形成するものである。
【００１８】
このように境界領域をアモルファス化しておくことによりシリコン含有層上面を一様な状態とすることができるので、このシリコン含有層の上面に金属層を形成して熱拡散により金属シリサイドの形成を行った際に、金属のシリサイド化の反応を一様に生起することができる。したがって、形成した金属シリサイド層に断線が生じることを防止できる。
【００１９】
以下において、この金属シリサイド層の形成方法を、バイポーラトランジスタを具備する半導体装置の製造方法に用いた場合について、図面に基づいて説明する。
【００２０】
まず、半導体装置には、図１に示すように、単結晶基板１ａ上面にエピタキシャル成長によって基板用エピタキシャル層１ｂを積層した半導体基板１を用いている。単結晶基板１ａにはＰ型シリコン基板を用い、この単結晶基板１ａには気相拡散によってコレクタ埋込領域２を形成している。基板用エピタキシャル層１ｂにはＮ型シリコン層を用いている。
【００２１】
かかる半導体基板１において、半導体基板１上面を熱酸化させることにより第１酸化膜（図示せず）を形成し、次いでこの第１酸化膜の上面にＣＶＤ法によりシリコン窒化膜（図示せず）を形成し、このシリコン窒化膜を既知のパターンニング技術によってパターンニングしてフィールド酸化膜３の形成領域に開口（図示せず）を形成している。そしてスチーム酸化を行うことにより、この開口部分にフィールド酸化膜３を形成している。
【００２２】
フィールド酸化膜３の形成後、シリコン窒化膜を除去し、次いで、適宜のレジストパターンを形成してホウ素イオンのイオン注入を行うことにより素子分離領域４を形成している。さらにその後、適宜のレジストパターンを形成してリンイオンのイオン注入を行うことによりＮウェルからなるコレクタ電極部５を形成している。
【００２３】
コレクタ電極部５の形成用のレジストパターンを除去した後、半導体基板１上面を熱酸化させることにより第２酸化膜（図示せず）を形成し、第２酸化膜の上面にＣＶＤ法によって第１酸化シリコン膜６を形成している。
【００２４】
第１酸化シリコン膜６の形成後、この第１酸化シリコン膜６の上面にレジストを塗布して所要のレジストパターン（図示せず）を形成し、このレジストパターンを用いて第１酸化シリコン膜６のエッチングを行うことにより、図２に示すように、第１酸化シリコン膜６の所要位置にベース領域開口部７を形成している。
【００２５】
ベース領域開口部７の形成後、レジストパターンを除去し、エピタキシャル成長法によって半導体基板１上面に、ホウ素をドープしたシリコン層あるいはシリコンゲルマニウム層からなるベース層を形成している。かかるベース層を形成する際には、エピタキシャル成長によって形成することにより、ベース領域開口部７部分のベース層は単結晶となっており、第１酸化シリコン膜６上のベース層は多結晶となっている。この単結晶部分がシリコン含有層であるベース層の単結晶領域８ａであり、多結晶部分がシリコン含有層であるベース層の多結晶領域８ｂである。
【００２６】
ベース層の形成後、ベース層の上面にレジストを塗布して所要のレジストパターン（図示せず）を形成し、このレジストパターンを用いてベース層のエッチングを行うことにより、図２に示すように所定形状のベース引出電極部８を形成している。
【００２７】
ベース引出電極部８の形成後、レジストパターンを除去し、その後、半導体基板１上面にはＣＶＤ法によって第２酸化シリコン膜９を形成し、この第２酸化シリコン膜９の上面にレジストを塗布して所要のレジストパターン（図示せず）を形成して、このレジストパターンを用いて第２酸化シリコン膜９のエッチングを行うことにより、図３に示すように、第２酸化シリコン膜９の所要の位置にエミッタ領域開口部１０を形成している。
【００２８】
エミッタ領域開口部１０の形成後、レジストパターンを除去し、その後、半導体基板１の上面にＣＶＤ法によってエミッタ層となる多結晶シリコン膜を形成し、この多結晶シリコン膜にヒ素をドーピングすることによりエミッタ層を形成している。その後、このエミッタ層の上面にＣＶＤ法によって保護層用シリコン窒化（Ｓｉ３Ｎ４）膜を形成している。
【００２９】
保護層用シリコン窒化膜の形成後、保護層用シリコン窒化膜の上面にレジストを塗布して所要のレジストパターン（図示せず）を形成し、このレジストパターンを用いて保護層用シリコン窒化膜及びエミッタ層のエッチングを行うことにより、図４に示すように、所定形状のエミッタ電極部１１及びこのエミッタ電極部１１の上面を被覆する保護層１２を形成している。なお、ここで、エミッタ電極部１１は、後述する金属シリサイド層１３の形成のために設ける金属シリサイド層形成用開口部１４の形成の際に、金属シリサイド層１３を自己整合的に形成可能とするために、最終的なエミッタ電極部１１よりも外周形状を一回り大きい形状としている。
【００３０】
エミッタ電極部１１の形成後、半導体基板１の上面にはレジストを塗布し、金属シリサイド層形成用開口部１４を形成可能とするレジストパターン（図示せず）を形成して、このレジストパターンを用いてエミッタ電極部１１上の保護層１２の外周縁と、エミッタ電極部１１の外周縁とをエッチングし、さらに第２酸化シリコン膜９をエッチングすることにより、図５に示すように、金属シリサイド層形成用開口部１４を形成してベース引出電極部８上面を露出させている。金属シリサイド層形成用開口部１４の形成にともなって露出したこのベース引出電極部８上面には、単結晶領域８ａと多結晶領域８ｂとの境界領域８ｃが存在している。
【００３１】
金属シリサイド層形成用開口部１４を形成した後、レジストパターンを除去し、その後、金属シリサイド層形成用開口部１４からベース引出電極部８にイオン注入を行って、ベース引出電極部８上面の単結晶領域８ａと多結晶領域８ｂとの境界領域８ｃをアモルファス化してアモルファス領域１５を形成している。
【００３２】
特に、本実施形態では、金属シリサイド層形成用開口部１４の全面にアモルファス化用のイオン注入を行うことにより、図５に示すように、ベース引出電極部８の上面にアモルファス領域１５を形成している。可能であれば、露出した境界領域８ｃに限定してアモルファス化用のイオン注入を行ってもよい。
【００３３】
アモルファス領域１５の形成のためにベース引出電極部８に注入する注入種としては、シリコンイオン（Ｓｉ＋）、ホウ素イオン（Ｂ＋）、フッ化ホウ素イオン（ＢＦ２＋）、ゲルマニウムイオン（Ｇｅ＋）等、あるいはこれらを組み合わせたものを用いることができる。本実施形態では、フッ化ホウ素イオンを２０〜７０ｋｅＶで、１Ｅ１５〜１Ｅ１６注入している。
【００３４】
アモルファス化のためのイオン注入の際に、エミッタ電極部１１上には保護層１２を設けていることによって、かかる保護層１２によってエミッタ電極部１１にアモルファス化用のイオンが注入されることを防止でき、エミッタ電極部１１の電気特性に悪影響が生じることを防止できる。
【００３５】
また、アモルファス化のためのイオン注入を行う前に、金属シリサイド層形成用開口部１４を形成すべく設けていたレジストパターンを除去することにより、ベース引出電極部８にレジストの素材であるカーボンが注入されることを防止できる。すなわち、レジストパターンを除去しないままイオン注入を行った場合には、レジストの素材であるカーボンもベース引出電極部８に注入されることがあり、注入されたカーボンがベース引出電極部８における後述する金属のシリサイド化の反応を阻害するおそれがあるが、レジストパターンを除去してイオン注入を行うことにより、そのおそれを解消することができる。
【００３６】
アモルファス領域１５の形成後、エミッタ電極部１１の多結晶シリコン膜にドーピングしたヒ素を活性化させるとともに、ヒ素の拡散を行うために、半導体基板１をアニール処理している。なお、このアニール処理は、アモルファス領域１５の形成前に行ってもよい。
【００３７】
半導体基板１のアニール処理後、本実施の形態では、半導体基板１の上面にレジストを塗布し、コレクタ電極部５を露出させるためのコレクタ電極部用開口部１６を形成するためのレジストパターン（図示せず）を形成して、このレジストパターンを用いてコレクタ電極部５部分の第２酸化シリコン膜９と第１酸化シリコン膜６をエッチングすることにより、図６に示すように、コレクタ電極部用開口部１６を形成している。
【００３８】
コレクタ電極部用開口部１６の形成後、レジストパターンを除去し、その後、スパッタ装置を用いて半導体基板１の上面に、本実施の形態ではコバルトからなる金属層（図示せず）を形成している。
【００３９】
金属層の形成後、熱処理を行うことにより金属層のコバルトとベース引出電極部８のアモルファス領域１５のシリコンとを反応させて金属シリサイド層１３を形成している。また、同時に、金属層のコバルトとコレクタ電極部５のシリコンとを反応させて金属シリサイド層１３’を形成している。ここで、金属シリサイド層１３，１３’は、アモルファス領域１５の厚みよりも厚く形成し、十分な電気的導通性を得ることができる厚みとしている。
【００４０】
金属シリサイド層１３，１３’の形成後、半導体基板１の洗浄処理を行うことにより、未反応のコバルトを除去して所要の部分のみに金属シリサイド層１３，１３’を残存させている。
【００４１】
このとき、エミッタ電極部１１上には保護層用シリコン窒化膜を設けていることによって、エミッタ電極部１１の上面に金属シリサイド層が形成されることを防止できるので、エミッタ−ベース接合部分における接合リーク電流の増大化を防止することができる。
【００４２】
金属シリサイド層１３，１３’の形成後、半導体基板１の上面には平坦化絶縁層１７を形成し、その後、平坦化絶縁層１７のエミッタ電極部１１上、ベース引出電極部８の所要の位置上、コレクタ電極部５上にそれぞれコンタクト孔１８を穿設し、同コンタクト孔１８にタングステン等の金属からなる導電プラグを充填して、図７に示すように、エミッタ電極１９ｅ、ベース電極１９ｂ、コレクタ電極１９ｃをそれぞれ形成して半導体装置としている。
【００４３】
【発明の効果】
請求項１記載の発明によれば、単結晶領域と多結晶領域とを有するシリコン含有層の一面に金属シリサイド層を形成する形成方法において、シリコン含有層の一面における単結晶領域と多結晶領域との境界領域をアモルファス化し、その後、シリコン含有層の一面に金属層を形成して金属シリサイド層を形成することによって、シリコン含有層の一面に形成した金属層に一様なシリサイド化の反応を生起することができ、一様となった金属シリサイド層を形成することができる。したがって、金属シリサイド層において断線が生起されることを防止できる。
【００４４】
請求項２記載の発明によれば、単結晶領域と多結晶領域とを有するベース層から構成したベース引出電極部の一面に金属シリサイド層を形成したバイポーラトランジスタを具備する半導体装置の製造方法において、ベース引出電極部の一面における単結晶領域と多結晶領域との境界領域をアモルファス化し、その後、ベース引出電極部の一面に金属層を形成して金属シリサイド層を形成することによって、ベース引出電極部の一面に形成した金属層に一様なシリサイド化の反応を生起することができ、一様となった金属シリサイド層を形成することができる。したがって、金属シリサイド層において断線が生起されることを防止できる。
【００４５】
請求項３記載の発明によれば、境界領域にイオンを注入してアモルファス化する前に、エミッタ電極部の一面にはこのエミッタ電極部上に金属シリサイド層が形成されることを防止する保護層を形成し、この保護層によってエミッタ電極部部分への前記イオンの注入も防止することによって、エミッタ−ベース接合部分における接合リーク電流の増大化を防止することができるだけでなく、エミッタ電極部への不純物の混入を防止して、バイポーラトランジスタの特性低下を防止できる。
【００４６】
請求項４記載の発明によれば、単結晶領域と多結晶領域とを有するベース層から構成したベース引出電極部の一面に金属シリサイド層を形成したバイポーラトランジスタを具備する半導体装置において、ベース引出電極部の一面における単結晶領域と多結晶領域との境界領域をアモルファス化して形成したアモルファス領域上に金属シリサイド層を形成したことによって、ベース引出電極部の一面において金属を一様にシリサイド化反応させて金属シリサイド層を形成することができるので、一様な金属シリサイド層を形成することができる。したがって、金属シリサイド層において断線が生起されることを防止できる。
【００４７】
請求項５記載の発明によれば、バイポーラトランジスタのエミッタ電極部の一面には金属シリサイド層の形成を防止する保護層を、境界領域をイオンの注入によってアモルファス化する前に形成し、この保護層によってエミッタ電極部部分へのイオンの注入も防止すべく構成したことによって、エミッタ−ベース接合部分における接合リーク電流の増大化を防止することができるだけでなく、エミッタ電極部への不純物の混入を防止して、バイポーラトランジスタの特性低下を防止できる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の製造方法を説明する説明図である。
【図２】本発明にかかる半導体装置の製造方法を説明する説明図である。
【図３】本発明にかかる半導体装置の製造方法を説明する説明図である。
【図４】本発明にかかる半導体装置の製造方法を説明する説明図である。
【図５】本発明にかかる半導体装置の製造方法を説明する説明図である。
【図６】本発明にかかる半導体装置の製造方法を説明する説明図である。
【図７】本発明にかかる半導体装置の製造方法を説明する説明図である。
【図８】従来の半導体装置の製造方法を説明する説明図である。
【図９】ベース引出電極部の単結晶領域と多結晶領域との境界領域に形成された金属シリサイド層の断線の説明図である。
【符号の説明】
１  半導体基板
１ａ  単結晶基板
１ｂ  基板用エピタキシャル層
２  コレクタ埋込領域
３  フィールド酸化膜
４  素子分離領域
５  コレクタ電極部
６  第１酸化シリコン膜
７  ベース領域開口部
８  ベース引出電極部
８ａ  単結晶領域
８ｂ  多結晶領域
８ｃ  境界領域
９  第２酸化シリコン膜
１０  エミッタ領域開口部
１１  エミッタ電極部
１２  保護層
１３  金属シリサイド層
１４  金属シリサイド層形成用開口部
１５  アモルファス領域
１６  コレクタ電極部用開口部
１７  平坦化絶縁層
１８  コンタクト孔
１９ｅ  エミッタ電極
１９ｂ  ベース電極
１９ｃ  コレクタ電極
【図１】
2004253669.tif 000003
【図２】
2004253669.tif 000004
【図３】
2004253669.tif 000005
【図４】
2004253669.tif 000006
【図５】
2004253669.tif 000007
【図６】
2004253669.tif 000008
【図７】
2004253669.tif 000009
【図８】
2004253669.tif 000010
【図９】
2004253669.tif 000011