(57)【要約】【課題】従来の電界効果トランジスタよりも、特に室温での移動度を向上させた電界効果トランジスタを提供する。【解決手段】化合物半導体基板上にバッファ層、電子走行層、スペーサー層および電子供与層を有する電界効果トランジスタにおいて、スペーサー層の成長温度よりも低い温度で電子供与層を成長させて電界効果トランジスタを得る。このときの各層の材料としては、基板がＩｎＰ、バッファ層がＡｌＩｎＡｓ、電子走行層がＩｎＰまたはＧａＩｎＡｓ、スペーサー層がＡｌＩｎＡｓ、及び電子供与層がＡｌＩｎＡｓから成るものを例示することができる。【選択図】  図１
2004253440.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体基板上にバッファ層、電子走行層、スペーサー層および電子供与層を有する電界効果トランジスタにおいて、スペーサー層の成長温度よりも低い温度で電子供与層を成長させたことを特徴とする電界効果トランジスタ。
【請求項２】
請求項１に記載の電界効果トランジスタにおいて、基板がＩｎＰ、バッファ層がＡｌＩｎＡｓ、電子走行層がＩｎＰまたはＧａＩｎＡｓ、スペーサー層がＡｌＩｎＡｓ、及び電子供与層がＡｌＩｎＡｓから成ることを特徴とする電界効果トランジスタ。
【請求項３】
化合物半導体基板上にバッファ層、電子走行層、スペーサー層および電子供与層を有する電界効果トランジスタの製法において、スペーサー層の成長温度よりも低い温度で電子供与層を成長させることを特徴とする電界効果トランジスタの製法。
【請求項４】
請求項３に記載の製法において、基板がＩｎＰ、バッファ層がＡｌＩｎＡｓ、電子走行層がＩｎＰまたはＧａＩｎＡｓ、スペーサー層がＡｌＩｎＡｓ、及び電子供与層がＡｌＩｎＡｓから成ることを特徴とする製法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速、高周波特性に優れた化合物半導体の電界効果トランジスタ及びその製法に関するものである。
【０００２】
【従来の技術】
化合物半導体素子の電界効果トランジスタは、Ｓｉ半導体素子には無い高速、高周波特性や発光特性の特徴から、高速半導体デバイス、例えばＨＥＭＴ（高電子移動度トランジスタ）等の研究が進められている。ＨＥＭＴは、高純度化合物半導体結晶から成る電子走行層と、不純物を添加しキャリヤーを発生させた電子供与層を空間的に分断する変調ドーピング構造で、高いキャリヤー濃度と高い電子移動度を可能にしている。このＨＥＭＴでは、電子供与層を広バンドギャップ材料で形成し、電子走行層を狭バンドギャップ材料で形成し、電子走行層側界面に２次元電子ガス形成される。しかし、形成される２次元電子ガスは、境界面から数〜１０ｎｍ付近という界面に非常に近い場所に存在し、また２次元電子ガスが形成される電子走行層の移動度を高めるためには、界面付近の電子走行層の結晶を高純度かつ高い結晶性が必要である。
【０００３】
そのためＨＥＭＴの高電子移動度を達成するためには、界面付近の結晶性の向上と不純物量の制御が非常に重要である。電子供与層から電子走行層への不純物拡散は、電子供与層と同じ材料で成長された数〜３０ｎｍ程度の膜厚の高純度スペーサー層を間に配することにより減少させることができる。また不純物の拡散を防ぐ方法として、電子供与層にδドーピング化するなどの対策が成されている。さらに化合物半導体結晶中の不純物の拡散は、結晶温度が低くなるほど抑制される。そのためスペーサーと電子走行層を低温成膜し、不純物の拡散を抑える例も報告されている（例えば特許文献１参照）。
【０００４】
しかし、電子走行層を最適温度以下の温度で低温成長させると、結晶性の悪化や不純物混入の増大を招く。電子走行層の結晶性の悪化は、ＨＥＭＴ素子の動作温度である室温付近でのフォノン散乱を増やすため、移動度の低下に繋がる。また不純物の混入は、ＨＥＭＴ素子のノイズ増加を誘起し素子特性の劣化に繋がる。よってＨＥＭＴ素子の特性を向上させるためには、電子走行層の結晶性を向上させる高温成長と、不純物の拡散を抑える低温成長という、相反する条件設定が必要になる。従って、これまでの対応としては、製造する素子に対する要求特性から成長温度を決定し、結晶性か不純物の拡散かのどちらかを犠牲にしてきた。
【０００５】
【特許文献１】
特開平５−１９８６００号公報（要約書など）
【０００６】
【発明が解決しようとする課題】
本発明は前記課題を解決されるためになされたものであり、化合物半導体積層膜の成長温度を切り替えることにより、電界効果トランジスタの移動度を向上させることを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明者らは上記課題に関し鋭意検討した結果、本発明に到達した。即ち本発明は、化合物半導体基板上にバッファ層、電子走行層、スペーサー層および電子供与層を有する電界効果トランジスタにおいて、スペーサー層の成長温度よりも低い温度で電子供与層を成長させたことを特徴とする電界効果トランジスタである。
【０００８】
また本発明は、化合物半導体基板上にバッファ層、電子走行層、スペーサー層および電子供与層を有する電界効果トランジスタの製法において、スペーサー層の成長温度よりも低い温度で電子供与層を成長させることを特徴とする電界効果トランジスタの製法である。以下に本発明を更に詳細に説明する。
【０００９】
本発明の電界効果トランジスタは、化合物半導体基板上にバッファ層、電子走行層、スペーサー層および電子供与層を有するものであり、その基板や各層を構成する材料には特に限定はない。しかしながら、基板がＩｎＰ、バッファ層がＡｌＩｎＡｓ、電子走行層がＩｎＰまたはＧａＩｎＡｓ、スペーサー層がＡｌＩｎＡｓ、及び電子供与層がＡｌＩｎＡｓから成るものが好ましい。
【００１０】
本発明の電界効果トランジスタは、このスペーサー層の成長温度よりも低い温度で電子供与層を成長させたことに特徴がある。電子供与層の成長温度はスペーサー層の成長温度よりも低いものであれば特に限定はないが、好ましくは５０〜２００℃低いものである。それ以外の製造条件については特に限定はない。
【００１１】
電界効果トランジスタとしては、例えばＨＥＭＴ、ＭＥＳＦＥＴ（ショットキーゲート電界効果トランジスタ）、ＪＦＥＴ（複合型電界効果トランジスタ）があげられる。以下にＨＥＭＴを用いて本発明を詳しく説明するが、本発明は以下に限定されるものではない。図１は本発明に基づくＨＥＭＴの断面図である。具体的な例として、ＨＥＭＴで最も高い移動度の達成が可能なＩｎＰ系ＨＥＭＴで説明する。半絶縁性ＩｎＰ基板（１）上に、成長温度５５０℃〜７００℃で、ＡｌＩｎＡｓバッファ層（２）、ＩｎＰあるいはＧａＩｎＡｓ電子走行層（３）、ＡｌＩｎＡｓスペーサー層（４）を成長させた後に、ＩＩＩ族有機金属材料の供給を停止し成長温度を下げる。例えば約５００℃〜６５０℃に下げる。その後、温度が安定した状態で、ＡｌＩｎＡｓ電子供与層（５）を成長させればよい。
【００１２】
本発明のようにスペーサーの成長温度よりも低い温度で電子供与層を成長させることにより、電界効果トランジスタの移動度を向上させることができる理由は明らかではないが、以下の２点と考えられる。まず第一に、電子供与層の低温成長によりドーピングした材料の電子走行層への拡散を防いだことがある。これにより電子走行層のイオン化不純物散乱が抑制され、移動度が向上した。また第二に、電子走行層の結晶性が向上した点も考えられる。即ち、電子走行層と電子供与層とは材料が異なるため熱膨張率も異なるが、電子供与層の成長温度がスペーサーの成長温度と同じか高い場合には、両者の熱膨張率の差が大きい条件下で成長が行われ、その後室温に戻したときに生じる応力が大きく、結果として電子走行層の結晶性の低下につながると考えられる。これに対し電子供与層の成長温度がスペーサーの成長温度より低い場合には、両者の熱膨張率の差が小さい条件下で成長が行われることとなり、その後室温に戻したときに生じる応力が小さく、その結果、電子走行層の結晶性が向上し、電界効果トランジスタの移動度の向上につながると考えられる。
【００１３】
【実施例】
以下、実施例により本発明を具体的に示すが、本発明はこれに限定されるものではない。
【００１４】
（比較例１）
図１に示されるＨＥＭＴ構造を作製した。本ＨＥＭＴ構造の作製には、Ｆｅドープ半絶縁性ＩｎＰ基板（１）とＡｌＩｎＡｓバッファ層（２）とＩｎＰ電子走行層（３）とＡｌＩｎＡｓスペーサー層（４）とＡｌＩｎＡｓ電子供与層（５）を使用した。半絶縁性ＩｎＰ基板は、２インチサイズの購入した基板を１ｃｍ×２ｃｍ程度にへき開して使用した。その基板をメタノールの超音波洗浄１０分と、硫酸：過酸化水素水：水＝３：１：１の混合液で静置洗浄２分後、純水洗浄を行ったものを使用した。洗浄した基板は、日本酸素株式会社製横型減圧ＭＯＣＶＤ装置ＭＯＤＥＬ  ＨＲ−３２４６にて成長させた。キャリヤーガスには、パラジウム合金膜を通過させて精製した高純度水素を使用し、ＩＩＩ族材料にはトリメチルアルミニウム、トリメチルインジウム、Ｖ族材料にはアルシン、フォスフィン、またＡｌＩｎＡｓ電子供与層にキャリヤーを発生させるジシランをそれぞれ使用した。ジシランの供給量は、作製したサンプルで、シートキャリヤー濃度の値が１×１０１２ｃｍ−２付近になるように調整した。
【００１５】
ＨＥＭＴ構造の成長は、表１の比較例１に示すように、６５０℃成長温度で半絶縁性ＩｎＰ基板（１）の上にＡｌＩｎＡｓバッファ層（２）を２．５μｍ、高純度ＩｎＰ電子走行層（３）を３μｍ、ＡｌＩｎＡｓスペーサー層（４）を５ｎｍ、ＡｌＩｎＡｓ電子供与層（５）を５０ｎｍで成長させた。
【００１６】
成長させた基板の評価は、Ｖａｎ  Ｄｅｒ  Ｐａｕｗのホール測定で行い、３００Ｋと７７Ｋの温度でシートキャリヤー濃度と移動度を測定した。その結果は表２の比較例１に示す様に、７７Ｋの移動度は、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒ  ５９巻（１９９１）ｐ１６０６に記載されている  ４８５００ｃｍ２／Ｖｓｅｃに比べても、７４０００ｃｍ２／Ｖｓｅｃと高い値だった。しかし、３００Ｋの移動度で、３０００ｃｍ２／Ｖｓｅｃと、ＩｎＰ系ＨＥＭＴ素子で、一般的に報告されている４５００〜５０００ｃｍ２／Ｖｓｅｃと比べて低い値であった。このＨＥＭＴ構造で、３００Ｋの値が低下した原因としては、ＡｌＩｎＡｓバッファ層（２）とＩｎＰ電子走行層（３）をそれぞれ２．５μｍ、３μｍと、通常報告されている数十〜数百ｎｍの厚さよりも厚く成長させたため結晶性が悪化したものと考えられる。ＨＥＭＴ素子は、通常３００Ｋ付近の室温で動作するため、３００Ｋの移動度の向上が素子の優劣を決定する。よって、比較例１で得られたＨＥＭＴ構造では、ＨＥＭＴ素子の動作に必要十分な移動度が得られなかった。
【００１７】
（実施例１）
比較例１と同様にして、図１に示されるＨＥＭＴ構造を作製した。本ＨＥＭＴ構造の作製は、比較例１と同様な装置と基板を使い、同様の前処理と成長材料、評価方法を用いた。但し、ＨＥＭＴ構造の成長温度を成長途中で変更しているため、成長方法を詳細に説明する。表１に示すように６５０℃成長温度で半絶縁性ＩｎＰ基板（１）の上にＡｌＩｎＡｓバッファ層（２）を２．５μｍ、高純度ＩｎＰ電子走行層（３）を３μｍ、ＡｌＩｎＡｓスペーサー層（４）を５ｎｍ成長させた。その後、リアクターに供給するガスをキャリヤーガスの水素とＡｌＩｎＡｓ表面からＡｓ原子の脱離を抑制するアルシンとし、成長温度を５５０℃に下げた。この６５０℃から５５０℃の降温までに要した時間は約３分間であった。成長温度が５５０℃に安定後、ＡｌＩｎＡｓ電子供与層（５）を５０ｎｍ成長させた。
【００１８】
成長させた基板を評価した結果を表２に示す。３００Ｋでは４９００ｃｍ２／Ｖｓｅｃと比較例１と比較して大幅に移動度が向上したが、７７Ｋでは、従来例と比較し６６０００ｃｍ２／Ｖｓｅｃと僅かに下がった。この原因としては、約３分間の成長中断を行った間に、５ｎｍのスペーサー層上の不純物がＩｎＰ電子走行層に拡散した可能性が考えられる。
【００１９】
（比較例２）
実施例１とは異なり、ＡｌＩｎＡｓバッファ層（２）を成長させた後、ＩｎＰ電子走行層（３）から成長温度を下げる方法を実施した。即ち表１に示すように６５０℃の成長温度で半絶縁性ＩｎＰ基板（１）の上にＡｌＩｎＡｓバッファ層（２）を２．５μｍ成長後、実施例１と同様な方法で、成長温度を５５０℃に下げ、その後、高純度ＩｎＰ電子走行層（３）を３μｍ、ＡｌＩｎＡｓスペーサー層（４）を５ｎｍ、ＡｌＩｎＡｓ電子供与層を５０ｎｍ成長させた。成長させた基板を評価した結果を表２に示す。移動度は７７Ｋでは、比較例１や実施例１と比較し４７０００ｃｍ２／Ｖｓｅｃと大幅に下がった。これは、５５０℃の低温成長によって、高純度ＩｎＰ電子走行層に混入する不純物量が増えてしまったためと考えられる。また、３００Ｋでも実施例１と比較して４６００ｃｍ２／Ｖｓｅｃと僅かではあるが下がった。よって、ＨＥＭＴ構造の全体を低温成長することは、不純物の混入と結晶性の悪化を招くことが解った。
【００２０】
（実施例２）
電子供与層を低温成長させ、かつ電子供与層への不純物の拡散を防ぐ目的で、スペーサー層の厚さを５ｎｍから１０ｎｍとした以外は、表１に示すように実施例１と同様に行った。その結果を表２に示す。実施例１の値を超え、３００Ｋの移動度５０００ｃｍ２／Ｖｓｅｃ、７７Ｋの移動度９６０００ｃｍ２／Ｖｓｅｃを得た。３００Ｋの移動度を考えると、比較例１で３０００ｃｍ２／Ｖｓｅｃであり、ＡｌＩｎＡｓバッファ層やＩｎＰ電子走行層の結晶性の悪化が推測されたが、同様なＡｌＩｎＡｓバッファ層やＩｎＰ電子走行層の厚さを有する実施例２では、３００Ｋの移動度が改善している。これは、ＡｌＩｎＡｓ電子供与層の低温成長がＩｎＰ電子走行層の結晶性向上に繋がったことを示している。
【００２１】
（実施例３，４）
表１に示すように、スペーサー層を１５ｎｍ（実施例３）、２０ｎｍ（実施例４）と増やした以外は実施例１と同様に行った。結果を表２に示す。更に移動度が向上した。特に比較例１と実施例４の３００Ｋの移動度について比較すると、１．８倍以上も移動度が向上した。
【００２２】
【表１】
2004253440.tif 000003
【表２】
2004253440.tif 000004
（実施例５）
電子走行層をＧａＩｎＡｓにした以外は実施例４と同様にして、ＨＥＭＴを作製した。その結果、３００Ｋの移動度は１２４００ｃｍ２／Ｖｓｅｃ、７７Ｋで９２０００ｃｍ２／Ｖｓｅｃという高移動度を得た。これは、ＭＢＥ法で得られた高移動度［１２６００ｃｍ２／Ｖｓｅｃ（３００Ｋ）、５２０００ｃｍ２／Ｖｓｅｃ（７７Ｋ）；ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔ．ＥＤＬ−１１（１９９０）３１２］と比べても良好な移動度であることがわかる。よって本発明は、ＡｌＩｎＡｓ／ＩｎＰ  ＨＥＭＴに限られた方法ではなく、ヘテロ接合を用いた化合物半導体の電界効果トランジスタ全般に応用できるものであることも判明した。
【００２３】
【発明の効果】
以上説明したように、本発明の電界効果トランジスタは、スペーサー層の成長温度よりも低い温度で電子供与層を成長させることにより、特に電界効果トランジスタの動作温度である室温での移動度を大幅に向上させることが出来る。この電界効果トランジスタは本発明方法により作製することができる。
【図面の簡単な説明】
【図１】ＨＥＭＴ構造の断面図である。
【符号の説明】
１  基板
２  バッファ層
３  電子走行層
４  スペーサー層
５  電子供与層
【図１】
2004253440.tif 000005