(57)【要約】【課題】ヒューズラッチ回路を含む半導体集積回路において、電源電位が供給されているか否かに関わらずヒューズの不完全切断を正確にチェックできるようにする。【解決手段】この半導体集積回路は、端子Ｐ１及びＰ２の間に接続されたヒューズ１と、端子Ｐ１に接続された第１及び第２のスイッチ回路ＱＰ３及びＱＮ３と、端子Ｐ１におけるレベルを反転して出力するインバータ２と、インバータの出力信号とサンプリング信号とに基づいて、第１の電源端子から第１のスイッチ回路に電流を供給する第１の電流供給回路ＱＰ１及びＱＰ２と、インバータの出力信号とサンプリング信号とに基づいて、第２のスイッチ回路から第２の電源端子に電流を供給する第２の電流供給回路ＱＮ１及びＱＮ２と、端子Ｐ２と第２の電源端子との間に接続された抵抗Ｒ１とを具備する。【選択図】  図１
2004253708.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子との間に接続されたヒューズと、
前記第１の端子に接続された第１及び第２のスイッチ回路と、
前記第１の端子におけるレベルを反転して出力するインバータと、
前記インバータの出力信号とサンプリング信号とに基づいて、第１の電源端子から前記第１のスイッチ回路に電流を供給する第１の電流供給回路と、
前記インバータの出力信号とサンプリング信号とに基づいて、前記第２のスイッチ回路から第２の電源端子に電流を供給する第２の電流供給回路と、
前記第２の端子と前記第２の電源端子との間に接続された抵抗と、
を具備する半導体集積回路。
【請求項２】
前記第１のスイッチ回路が、前記ヒューズが切断されているか否かをテストする際にローレベルとなるテスト制御信号を反転する第２のインバータと、前記第２のインバータによって反転されたテスト制御信号がゲートに供給されるＰチャネルトランジスタとを含み、
前記第２のスイッチ回路が、前記テスト制御信号がゲートに供給されるＮチャネルトランジスタを含む、
請求項１記載の半導体集積回路。
【請求項３】
前記第１の電流供給回路が、負論理のサンプリング信号がゲートに供給される第１のＰチャネルトランジスタと、前記第１のＰチャネルトランジスタに並列に接続され、前記インバータの出力信号がゲートに供給される第２のＰチャネルトランジスタとを含み、
前記第２の電流供給回路が、前記負論理のサンプリング信号がゲートに供給される第１のＮチャネルトランジスタと、前記第１のＮチャネルトランジスタに直列に接続され、前記インバータの出力信号がゲートに供給される第２のＮチャネルトランジスタとを含む、
請求項１記載の半導体集積回路。
【請求項４】
前記ヒューズが切断されていないときには、前記インバータの出力をハイレベルとし、前記ヒューズが切断されているときには、前記サンプリング信号の活性化に応答して、前記インバータの出力においてローレベルの信号をラッチする、請求項１〜３のいずれか１項記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に半導体集積回路に関し、特に、トリミングや所望の電圧を設定するために用いられるヒューズを内蔵する半導体集積回路に関する。
【０００２】
【従来の技術】
半導体集積回路において、トリミングや所望の動作を設定するために、ヒューズが内蔵されることがある。このような半導体集積回路においては、外部からヒューズ用端子に高電圧を印加することによりヒューズが切断され、その後、ヒューズ用端子に測定用の電圧を印加してリーク電流を測定することによりヒューズの不完全切断がチェックされる。
【０００３】
しかしながら、ヒューズ用端子に他の回路が接続されている場合には、ヒューズの不完全切断をチェックする際に、ヒューズ用端子に測定用の電圧を印加しても、正確にリーク電流を測定できないという問題があった。
【０００４】
図２に、従来の半導体集積回路に含まれているヒューズラッチ回路の構成を示す。このヒューズラッチ回路は、ヒューズ用端子（パッド）Ｐ１及びＰ２の間に接続されたヒューズ１と、ヒューズ用端子Ｐ１における電位が入力されるインバータ２と、ヒューズ用端子Ｐ２と低電位側の電源端子との間に接続された抵抗Ｒ１と、差動対を構成するＰチャネルトランジスタＱＰ１及びＱＰ２と、ヒューズ用端子Ｐ１と低電位側の電源端子との間に直列接続されたＮチャネルトランジスタＱＮ１及びＱＮ２とを含んでいる。
【０００５】
図２に示す回路において、ヒューズ１が切断されていないときには、ヒューズ１及び抵抗Ｒ１の抵抗値が十分に小さいため、インバータ２の入力電位がローレベルとなり、インバータ２はハイレベルの信号ＳＧを出力する。
【０００６】
ヒューズ用端子Ｐ１及びＰ２の間に高電圧が印加されてヒューズ１が切断されると、インバータ２から出力される信号ＳＧのレベルは、負論理のサンプリング信号の活性化に応答してローレベルにラッチされる。即ち、サンプリング信号がローレベルに立ち下がると、トランジスタＱＰ１がオンし、トランジスタＱＮ１がオフするので、インバータ２の入力電位がハイレベルとなり、インバータ２はローレベルの信号ＳＧを出力する。インバータ２の出力信号ＳＧは、トランジスタＱＰ２及びＱＮ２のゲートに供給されるので、これらのトランジスタは、インバータ２の出力信号ＳＧがローレベルを維持するように働く。
【０００７】
しかしながら、ヒューズ１が完全に切断されたか否かを検査するために、ヒューズ用端子Ｐ１及びＰ２の間に電圧源３及び電流計４を接続してリーク電流ＩＬＥＡＫを測定しようとすると、ヒューズ用端子Ｐ１に接続されているトランジスタＱＰ１又はＱＰ２、あるいは、トランジスタＱＮ１及びＱＮ２の影響によって、リーク電流ＩＬＥＡＫが正確に測定できないという問題があった。
【０００８】
ところで、下記の特許文献１には、溶断されたヒューズの抵抗値を正確に測定し、また、溶断されたヒューズが再結合されて抵抗値が低下するのを抑制したヒューズトリミング回路が開示されている。このヒューズトリミング回路は、ヒューズを溶断するための電位を供給するパッド端子ＰＡＤ１及びＰＡＤ２と、上記ヒューズと電源電位ＶＤＤとを接続制御するＰチャネル型ＭＯＳＦＥＴと、上記ヒューズと接地電位ＶＳＳとを接続制御するＮチャネル型ＭＯＳＦＥＴとを備えており、上記ＭＯＳＦＥＴをオフ状態とすることで、ヒューズ抵抗値測定時の電流経路をパッド端子ＰＡＤ１からＰＡＤ２への一方向とすることができる。
【０００９】
しかしながら、特許文献１の図１及び図４に示されているヒューズトリミング回路によれば、パッド端子ＰＡＤ１に抵抗を介して他のＭＯＳＦＥＴが接続されているので、電源電位が供給されている状態においては、他のＭＯＳＦＥＴの影響を受けて、ヒューズ抵抗値の正確な測定が困難である。一方、特許文献１の図２及び図３に示されているヒューズトリミング回路によれば、上記ＭＯＳＦＥＴが電源電位又は接地電位に直接接続されているので、電源電位が供給されていない状態においては、上記ＭＯＳＦＥＴのリーク電流によって、ヒューズ抵抗値の正確な測定が困難である。
【００１０】
【特許文献１】
特開平８−２７４２６６号公報（第１頁、図１−図４）
【００１１】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、ヒューズラッチ回路を含む半導体集積回路において、電源電位が供給されているか否かに関わらずヒューズの不完全切断を正確にチェックできるようにすることを目的とする。
【００１２】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、第１の端子と第２の端子との間に接続されたヒューズと、第１の端子に接続された第１及び第２のスイッチ回路と、第１の端子におけるレベルを反転して出力するインバータと、インバータの出力信号とサンプリング信号とに基づいて、第１の電源端子から第１のスイッチ回路に電流を供給する第１の電流供給回路と、インバータの出力信号とサンプリング信号とに基づいて、第２のスイッチ回路から第２の電源端子に電流を供給する第２の電流供給回路と、第２の端子と第２の電源端子との間に接続された抵抗とを具備する。
【００１３】
ここで、第１のスイッチ回路が、ヒューズが切断されているか否かをテストする際にローレベルとなるテスト制御信号を反転する第２のインバータと、第２のインバータによって反転されたテスト制御信号がゲートに供給されるＰチャネルトランジスタとを含み、第２のスイッチ回路が、テスト制御信号がゲートに供給されるＮチャネルトランジスタを含むようにしても良い。
【００１４】
また、第１の電流供給回路が、負論理のサンプリング信号がゲートに供給される第１のＰチャネルトランジスタと、第１のＰチャネルトランジスタに並列に接続され、インバータの出力信号がゲートに供給される第２のＰチャネルトランジスタとを含み、第２の電流供給回路が、負論理のサンプリング信号がゲートに供給される第１のＮチャネルトランジスタと、第１のＮチャネルトランジスタに直列に接続され、インバータの出力信号がゲートに供給される第２のＮチャネルトランジスタとを含むようにしても良い。
【００１５】
上記半導体集積回路は、ヒューズが切断されていないときには、インバータの出力をハイレベルとし、ヒューズが切断されているときには、サンプリング信号の活性化に応答して、インバータの出力においてローレベルの信号をラッチするようにしても良い。
【００１６】
本発明によれば、第１の端子に接続された第１及び第２のスイッチ回路をオープン状態とすることにより、電源電位が供給されているか否かに関わらずヒューズの不完全切断を正確にチェックすることができる。
【００１７】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の要素には同一の番号を付して、説明を省略する。
図１に、本発明の一実施形態に係る半導体集積回路に含まれているヒューズラッチ回路の構成を示す。この半導体集積回路は、ヒューズ用端子（パッド）Ｐ１及びＰ２の間に接続されたヒューズ１と、ヒューズ用端子Ｐ１における電位が入力されるインバータ２と、ヒューズ用端子Ｐ２と低電位側の電源端子との間に接続された抵抗Ｒ１と、差動対を構成するＰチャネルトランジスタＱＰ１及びＱＰ２と、第１のスイッチ回路を構成するＰチャネルトランジスタＱＰ３及びインバータ５と、第２のスイッチ回路を構成するＮチャネルトランジスタＱＮ３と、ＮチャネルトランジスタＱＮ３と低電位側の電源端子との間に直列接続されたＮチャネルトランジスタＱＮ１及びＱＮ２とを含んでいる。この半導体集積回路が動作する際には、高電位側の電源端子に電源電位ＶＤＤが供給され、低電位側の電源端子に電源電位ＶＳＳ（本実施形態においては接地電位）が供給される。
【００１８】
第１及び第２のスイッチ回路において、インバータ５の入力とトランジスタＱＮ３のゲートには、ヒューズ１が切断されているか否かをテストする際にローレベルとなる負論理のテスト制御信号が供給される。インバータ５から出力される反転されたテスト制御信号は、トランジスタＱＰ３のゲートに供給される。通常動作時には、テスト制御信号がハイレベルとなり、トランジスタＱＰ３及びＱＮ３がオンする。
【００１９】
通常動作時において、負論理のサンプリング信号が、トランジスタＱＰ１及びＱＮ１のゲートに供給される。一方、インバータ２の出力信号が、トランジスタＱＰ２及びＱＮ２のゲートに供給される。これらのトランジスタとインバータ２によって、ラッチ回路が構成される。
【００２０】
ヒューズ１が切断されていないときには、ヒューズ１及び抵抗Ｒ１の抵抗値が十分に小さいため、インバータ２の入力電位がローレベルとなり、インバータ２はハイレベルの信号ＳＧを出力する。
【００２１】
ヒューズ用端子Ｐ１及びＰ２の間に高電圧が印加されてヒューズ１が切断されると、インバータ２から出力される信号ＳＧのレベルは、負論理のサンプリング信号の活性化に応答してローレベルにラッチされる。即ち、サンプリング信号がローレベルに立ち下がると、トランジスタＱＰ１がオンし、トランジスタＱＮ１がオフするので、インバータ２の入力電位がハイレベルとなり、インバータ２はローレベルの信号ＳＧを出力する。インバータ２の出力信号ＳＧは、トランジスタＱＰ２及びＱＮ２のゲートに供給されるので、これらのトランジスタは、インバータ２の出力信号ＳＧがローレベルを維持するように働く。
【００２２】
ヒューズ１が切断されているか否かをテストするヒューズ切断テスト時には、ローレベルのテスト制御信号が、インバータ５の入力とトランジスタＱＮ３のゲートに供給される。インバータ５から出力されるハイレベルのテスト制御信号は、トランジスタＱＰ３のゲートに供給される。これにより、トランジスタＱＰ３及びＱＮ３がオフする。なお、電源電位ＶＤＤ及びＶＳＳが供給されていない場合には、テスト制御信号がローレベルにされる。これにより、トランジスタＱＮ３が確実にオフすると共に、トランジスタＱＰ３のソース（トランジスタＱＰ１及びＱＰ２のドレイン）はハイインピーダンス状態となっているので、トランジスタＱＰ３にも電流が流れない。
【００２３】
従って、ヒューズ切断テスト時において、ヒューズ１が完全に切断されている場合には、電源電位が供給されているか否かに関わらずヒューズ用端子Ｐ１がハイインピーダンス状態となる。その結果、図１に示すように、ヒューズ用端子Ｐ１及びＰ２の間に電圧源３及び電流計４を接続して、ヒューズ１の切断が不完全な場合におけるリーク電流ＩＬＥＡＫを正確に測定することが可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体集積回路に含まれているヒューズラッチ回路の構成を示す回路図。
【図２】従来の半導体集積回路に含まれているヒューズラッチ回路の構成を示す回路図。
【符号の説明】
１  ヒューズ、  ２、５  インバータ、  ３  電圧源、  ４  電流計、  Ｐ１、Ｐ２  ヒューズ用端子（パッド）、  Ｒ１  抵抗、  ＱＰ１〜ＱＰ３  Ｐチャネルトランジスタ、  ＱＮ１〜ＱＮ３  Ｎチャネルトランジスタ
【図１】
2004253708.tif 000003
【図２】
2004253708.tif 000004