(57)【要約】【課題】電子放出素子のリーク電流を低く抑え、リーク電流や電子放出効率などの電子放出特性の経時的変化を低減することができ、電子放出特性のばらつきを大幅に低減することができる電子源形成用基板を提供する。【解決手段】基板１ａ上にＳｉＯ２を主成分とする層１ｂを有し、該ＳｉＯ２層の室温におけるナノインデンテーション法により測定される硬度が５ＧＰａ以上、あるいは、該ＳｉＯ２層の室温における０．４ｗｔ％フッ化水素アンモニウム水溶液でのエッチングレートが１０ｎｍ／ｍｉｎ以下であることを特徴とする。【選択図】　　　図１
2004079394.tif 000002
【特許請求の範囲】
【請求項１】
複数の表面伝導型電子放出素子が配される電子源形成用基板であって、
基板上にＳｉＯ２を主成分とする層を有し、該ＳｉＯ２層の室温におけるナノインデンテーション法により測定される硬度が５ＧＰａ以上であることを特徴とする電子源形成用基板。
【請求項２】
複数の表面伝導型電子放出素子が配される電子源形成用基板であって、
基板上にＳｉＯ２を主成分とする層を有し、該ＳｉＯ２層の室温における０．４ｗｔ％フッ化水素アンモニウム水溶液（ＮＨ４−ＨＦ２）でのエッチングレートが１０ｎｍ／ｍｉｎ以下であることを特徴とする電子源形成用基板。
【請求項３】
請求項１又は２に記載の電子源形成用基板と、前記ＳｉＯ２を主成分とする層上に配置された複数の電子放出素子と、該複数の電子放出素子をマトリクス配線した複数の行方向配線及び複数の列方向配線とを備えることを特徴とする電子源。
【請求項４】
請求項３に記載の電子源と、該電子源から放出される電子の照射により画像を形成する画像形成部材とを備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子源の形成に用いられる電子源形成用基板、該電子源形成用基板上に複数の電子放出素子等を配してなる電子源、及び画像形成装置に関する。
【０００２】
【従来の技術】
従来より、電子放出素子としては大別して熱電子放出素子と冷陰極電子放出素子を用いた２種類のものが知られている。冷陰極電子放出素子には、電界放出型（以下、「ＦＥ型」という。）、金属／絶縁層／金属型（以下、「ＭＩＭ型」という。）や表面伝導型電子放出素子等がある。
【０００３】
ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ　＆　Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ　ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ　ｉｎ　Ｅｌｅｃｔｏｒｏｎ　Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌ　Ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　Ｔｈｉｎ−Ｆｉｌｍ　Ｆｉｅｌｄ　Ｅｍｉｓｓｉｏｎ　Ｃａｔｈｏｄｅｓ　ｗｉｔｈ　Ｍｏｌｙｂｄｅｎｉｕｍ　Ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００４】
表面伝導型電子放出素子型の例としては、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒｅｃｉｏ　Ｅｎｇ．Ｅｌｅｃｔｒｏｎ　Ｐｈｙｓ．、１０，１２９０，（１９６５）等に開示されたものがある。表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面導電型電子放出素子としては、前記エリンソン等によるＳｎＯ２薄膜を用いたもの、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ　Ｓｏｌｉｄ　Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ２Ｏ３／ＳｎＯ２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ　ａｎｄ　Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ　Ｔｒａｎｓ．ＥＤ　Ｃｏｎｆ．”５１９（１９７５）］、カーボン薄膜によるもの［荒木久　他：真空、第２６巻、第１号、２２頁（１９８３）］等が報告されている。
【０００５】
上記のような電子放出素子を、基板上にマトリクス状に配置して構成された電子源を、内部を真空に保持した外囲器中に保持して利用する為には、該電子源と外囲器、その他の部材を接合する必要がある。この接合は、フリットガラスを用いて加熱、融着して行うのが一般的である。このときの加熱温度は、４００〜５００℃程度が典型的で、時間は外囲器の大きさなどによって異なるが、１０分〜１時間程度が典型的である。
【０００６】
なお、外囲器の材質としては、フリットガラスによる接合が容易で確実であるという点と比較的安価であるという点から、青板ガラスを用いることが好ましい。また、Ｎａの一部をＫに置換して歪み点を上昇させた高歪み点ガラスもフリット接続が容易であるため、好ましく用いることができる。また、上記電子源の基板に関してもその材質は、外囲器との接合の確実性から、同様に青板ガラス、あるいは上記高歪み点ガラスを用いることが好ましい。
【０００７】
しかし、以上述べたような構成で表面伝導型電子放出素子を作製した場合に、青板ガラスには成分としてアルカリ元素金属、特にＮａがＮａ２Ｏとして大量に含有されている。Ｎａ元素は熱による拡散が生じ易いため、プロセス中で高温にさらされると、青板ガラス上に形成された各種部材、特に、電子放出素子を構成する部材中にＮａが拡散し、その特性を劣化させる場合がある。
【０００８】
以上のようなナトリウムの影響を低減する手段として、例えば、特開平１０−２４１５５０号公報、ＥＰ−Ａ−８５０８９２号公報には、Ｎａを含有する基板の少なくとも電子放出素子が配置される側の表層領域のＮａ含有濃度が、他の領域よりも小さくなっている電子源形成用の基板、更には、リン含有層を有する電子源形成用の基板が開示されている。
【０００９】
また、より効果的にＮａ拡散をブロックする方法として、ＳｉＮやＣＮなどの非常に硬度の高い窒化膜を形成する方法があるが、スパッタなどの真空成膜によるもので一般的にコストが高くなってしまう。
【００１０】
また、特開２０００−２１５７８９号公報には、基板上にＮａブロック層として、導電性酸化物を含む層と、ＳｉＯ２を含む層の二層を形成することによってＮａをブロックすることができる事が開示されている。
【００１１】
また、特開２０００−２４３２３１号公報には、ナトリウム含有率を２％以下とした基体や、アルカリ金属元素を実質的に含有しない無アルカリガラス、アルカリ金属元素の含有率が低いガラスまたはアルカリ金属元素を多く含みナトリウムの含有比率が少ないガラスを電子源形成用基板として用いる方法が開示されている。
【００１２】
また、特開２０００−２４３３２４号公報には、無アルカリガラス基体上にＳｉＯ２を主成分とする被覆層を作成した基板を電子源形成用基板として用いる方法が開示されている。
【００１３】
更に、特開平０９−２９３４４８号公報などにもあるように、電子放出素子が接する電子源基板の最表面はＳｉＯ２で覆われていることが、電子放出特性の安定性などの観点から有利であることも分かってきた。
【００１４】
【発明が解決しようとする課題】
本発明者らは、上記のさまざまなガラス基板上にＳｉＯ２層を被覆して、後に詳しく記述するように、素子膜の形成、フォーミング、活性化工程を行い、その電子放出特性を詳細に調べた。
【００１５】
その結果、いくつかの種類の基板においては、リーク電流値が大きかったり、リーク電流値が駆動中に増大してしまったり、放出電流と素子電流の比、すなわち電子放出効率が経時変化してしまう素子があった。
【００１６】
リーク電流値とは、電子放出に寄与しない無効電流であり、このリーク電流値が大きいと、実効的な電子放出効率が低下して、消費電力が増大する。これにより不要な発熱が生じるため、放熱機構が必要になったり、駆動回路の電流容量を大きくする必要があるなど、実際に使用する際の装置の設計に重大な制約を課することになる。
【００１７】
そこで本発明の目的は、上記問題を解決するためになされたものであり、低コストで、リーク電流が小さく、リーク電流や電子放出効率などの電子放出特性の経時的変化が低減され、かつその電子放出特性のばらつきを大幅に低減することができる電子源形成用基板、更にその基板を用いた電子源、並びに画像形成装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記の目的を達成すべく、本発明の電子源形成用基板は、複数の表面伝導型電子放出素子が配される電子源形成用基板であって、基板上にＳｉＯ２を主成分とする層を有し、該ＳｉＯ２層の室温におけるナノインデンテーション法により測定される硬度が５ＧＰａ以上であることを特徴とする。
【００１９】
さらに、複数の表面伝導型電子放出素子が配される電子源形成用基板であって、基板上にＳｉＯ２を主成分とする層を有し、該ＳｉＯ２層の室温における０．４ｗｔ％フッ化水素アンモニウム水溶液（ＮＨ４−ＨＦ２）でのエッチングレートが１０ｎｍ／ｍｉｎ以下であることを特徴とする。
【００２０】
また、本発明の電子源は、上記のいずれかの電子源形成用基板と、前記ＳｉＯ２を主成分とする層上に配置された複数の電子放出素子と、該複数の電子放出素子をマトリクス配線した複数の行方向配線及び複数の列方向配線とを備えることを特徴とする。
【００２１】
また、本発明の画像形成装置は、上記の電子源と、該電子源から放出される電子の照射により画像を形成する画像形成部材とを備えることを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の好適な実施の形態を説明するが、本発明は本実施形態に限るものではない。
【００２３】
本発明において、電子放出素子が配される電子源形成用基板は、Ｎａを含有する基板（青板ガラス、高歪点ガラスなど）及び無アルカリガラスなどのすべてを対象とするものであるが、好ましくは主成分としてＳｉＯ２を５０〜８５重量％、Ｎａを０〜１７重量％含有するガラス基板である。
【００２４】
これらガラス基板上に、表面の組成や粗さのばらつきを抑え、電子放出特性の安定性やばらつきを向上させる為、ＳｉＯ２を主成分とする層（以下Ｓ層とする）をいくつかの作成方法で形成し、後に詳しく記述するように、素子膜の形成、フォーミング、活性化工程を行い、その電子放出特性を詳細に調べた。
【００２５】
するとこれらの基板上のいくつかの素子が、リーク電流が大きく、また駆動中にリーク電流値の上昇や、素子電流値に対する放出電流の効率の減少が見られる場合があった。
【００２６】
そしてこのような現象の生じる素子と、その素子が形成されているＳ層の硬度と、フッ化水素アンモニウム水溶液（ＮＨ４−ＨＦ２）によるエッチングレートに相関があることがわかった。
【００２７】
具体的には、ナノインデンテーション法において５ＧＰａ以上の硬度を有するＳ層上の素子、あるいは０．４ｗｔ％フッ化水素アンモニウム水溶液（ＮＨ４−ＨＦ２）によるエッチングレートが１０ｎｍ／ｍｉｎ以下であるＳ層上の素子は、リーク電流が十分小さく、駆動中のリーク電流の上昇や素子電流値に対する放出電流の効率の減少がほとんど観測されなかった。
【００２８】
これに対し、ナノインデンテーション法において５ＧＰａ未満の硬度のＳ層上の素子、あるいは０．４ｗｔ％フッ化水素アンモニウム水溶液（ＮＨ４−ＨＦ２）によるエッチングレートが１０ｎｍ／ｍｉｎを超えるＳ層上の素子のいくつかは、駆動初期のリーク電流値が大きく、駆動中のリーク電流の上昇（数％から数百％の上昇）や素子電流値に対する放出電流の効率の減少（数％から数十％の減少）が見られた。
【００２９】
これらの硬度やエッチングレートと、リーク電流の物理的な解明はまだ十分ではないが、硬度の大きいＳ層、あるいはエッチングレートが低いＳ層は、ＳｉＯ２膜の緻密性が高く均一で、また分子の結合が強いため、素子駆動時の熱や電圧でＳｉＯ２の欠陥を生じにくくしていると考えられる。
【００３０】
Ｓ層の硬度を高くする、あるいはエッチングレートを低くする手段としては、シリコンアルコキシドを加水分解することによって得られたシリカゾルからＳｉＯ２層を形成する場合には、シリカゾルを溶解させる溶媒組成、そして特にゾル膜の焼成温度によって非常に大きく変化させることができることが分かった。またスパッタ膜の場合には、スパッタする際の真空度や、成膜レートなどの条件により硬度を高くすることができることが分かった。
【００３１】
スパッタ成膜に関しては、基板の大面積化に対してはやや困難でコストがかかる場合があるため、画像形成装置の大面積化、低コスト化においてはシリカゾル溶液を塗布焼成する方法の方がより好ましい。
【００３２】
以下、図面に基づいて、具体的に説明する。
【００３３】
図１は、本発明の電子源形成用基板１の実施形態を示す断面図である。図１において、１ａは青板ガラスや、高歪点ガラス、または無アルカリガラスなどの基板であり、１ｂはＳｉＯ２を主成分とした層（Ｓ層）である。なお、基板１ａとしてＮａ濃度の高い青板ガラス等を用いた場合、上述のように、基板とＳ層の間にＮａをブロックする層を形成する場合もある。
【００３４】
Ｓ層１ｂの厚さは、平坦性向上の効果、基板１ａからのＳｉＯ２以外の物質の拡散を防止する効果の点から、５０ｎｍ以上がより好ましい。また、膜の応力によるクラックの発生や膜はがれを防止するという点で、更に１μｍ以下が好ましい。
【００３５】
次に、典型的な電子源形成用基板の製造方法を説明する。
【００３６】
青板ガラス、高歪み点ガラス、あるいは無アルカリガラスなどの基板１ａを洗剤、純水および有機溶剤等を用いて十分に洗浄、乾燥を行ったのち、基板１ａ上にＳ層１ｂを形成する。
【００３７】
Ｓ層１ｂの成膜は、シリカゾルを約５ｗｔ％含有させたアルコール系溶液を基板上にスピンコートし、所定の温度、時間乾燥した後、所定の温度、時間で焼成した。
【００３８】
以上のようにして、基板１ａ上に、Ｓ層１ｂが形成された電子源形成用基板１が作成される。
【００３９】
なお、Ｓ層１ｂの形成方法に関しては、スピンコート法によるものだけではなく、同様の塗布液をディッピングやスリットコートし、焼成して形成しても良いし、また、スパッタ法、化学的気相堆積法を採用することも可能である。
【００４０】
上記のような電子源形成用基板１のＳ層１ｂ上に、例えば図２に示すような電子放出素子の複数と、該複数の電子放出素子をマトリクス配線した複数の行方向配線及び複数の列方向配線とを形成することによって、本発明の電子源を構成することができる。
【００４１】
なお、図２は、表面伝導型電子放出素子の基本的構成を模式的に示す平面図及び断面図である。図２において、１は図１に示したような電子源形成用基板、２、３は素子電極、４は導電性膜、５は電子放出部、Ｌは素子電極の間隔、Ｗは素子電極の幅、Ｗ’は導電性膜の幅である。
【００４２】
図３乃至図７は、電子源形成用基板上に複数の電子放出素子をマトリクス状に配設した電子源の製造工程を示す平面図である。
【００４３】
図３乃至図７において、１は電子源形成用基板、２、３は素子電極、１０はＹ方向配線（下配線）、１１は絶縁性膜、１２はＸ方向配線（上配線）、４は表面伝導型電子放出素子の導電性膜であり、電子放出部を形成している。
【００４４】
以下、この電子源の作成方法の一例を、図３乃至図７を用いて説明する。
【００４５】
〈ガラス基板〉
通常の青板ガラスよりもＮａが少なく、歪点が高い無アルカリガラスＯＡ−２（日本電気硝子（株）製）の１．５ｍｍ厚ガラスを基板１ａとして用いた。
【００４６】
〈Ｓ層形成〉
上述したシリカゾル焼成の方法により、Ｓ層１ｂを焼成後の膜厚で１００ｎｍ形成し、電子源形成用基板１とした。
【００４７】
〈素子電極形成〉
さらに素子電極２、３は、電子源形成用基板１上に、スパッタ法によって下引き層としてチタニウムＴｉを５ｎｍ、その上に白金Ｐｔを４０ｎｍ成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した（図３）。本例では素子電極の間隔Ｌ＝１０μｍ、素子電極の幅Ｗ＝１５０μｍとした。
【００４８】
〈下配線形成〉
Ｘ方向配線とＹ方向配線の配線材料に関しては、多数の表面伝導型素子にほぼ均等な電圧が供給されるように低抵抗であることが望まれ、材料、膜厚、配線巾等が適宜設定される。
【００４９】
図４に示すように、共通配線としてのＹ方向配線（下配線）１０は、素子電極２、３の一方に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀Ａｇフォトぺーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後４８０℃前後の温度で焼成して配線を形成した。焼成後の配線の寸法は、厚さ約１０μｍ、線幅５０μｍである。なお、終端部は配線取り出し電極として使うために、線幅をより大きくした。
【００５０】
〈絶縁膜形成〉
図５に示すように、上下配線を絶縁するために、層間絶縁層１１を配置する。後述のＸ方向配線（上配線）１２下に、先に形成したＹ方向配線（下配線）１０との交差部を覆うように、かつ上配線１２と素子電極の他方との電気的接続が可能なように、接続部にコンタクトホールを開けて形成した。
【００５１】
この絶縁膜形成工程はＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。この層間絶縁層の厚みは、全体で約３０μｍであり、幅は１５０μｍである。
【００５２】
〈上配線形成〉
図６に示すように、Ｘ方向配線（上配線）１２は、先に形成した絶縁膜１１の上に、Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃前後の温度で焼成した。Ｘ方向配線１２は、絶縁膜１１を挟んでＹ方向配線１０と交差しており、絶縁膜１１のコンタクトホール部分で素子電極の他方とも接続されている。
【００５３】
このＸ方向配線の厚さは、約１５μｍである。図示していないが、外部駆動回路との引出し配線もこれと同様の方法で形成した。
【００５４】
このようにしてＸＹマトリクス配線を有する基板が形成された。
【００５５】
〈素子膜形成〉
図７では、上記基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これはこの後塗布する素子膜形成用の水溶液が、素子電極２、３上に適度な広がりをもって配置されるようにするためである。尚、撥水剤は、ジメトキシジエトキシシラン（ＤＤＳ）のエチルアルコール溶液をスプレー法にて基板上に散布し、１２０℃にて温風乾燥した。
【００５６】
その後、素子電極２、３間にインクジェット塗布方法により、導電性膜４を形成した。本工程の模式図を図８に示す。図８において、１４は液滴付与手段、１５は液滴である。
【００５７】
本工程では、基板上における個々の素子電極の平面的ばらつきを補償するために、基板上の数箇所に於いてパターンの配置ずれを観測し、観測点間のポイントのずれ量は直線近似して位置補完し、塗付する事によって、全画素の位置ずれをなくして、対応した位置に的確に塗付するようにした。
【００５８】
本例では、導電性膜４としてパラジウム膜を得る目的で、先ず水８５：イソプロピルアルコール（ＩＰＡ）１５からなる水溶液に、パラジウム−プロリン錯体０．１５重量％を溶解し、有機パラジウム含有溶液を得た。この他若干の添加剤を加えた。この溶液の液滴を、液滴付与手段１４として、ピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が１００μｍとなるように調整して電極間に付与した（図８（ａ））。
【００５９】
その後、この基板を空気中にて、３５０℃で１０分間の加熱焼成処理をして酸化パラジウム（ＰｄＯ）膜４’とした（図８（ｂ））。ドットの直径は約１００μｍ、厚みは最大で１０ｎｍの膜が得られた。
【００６０】
〈還元フォーミング〉
フォーミングと呼ばれる本工程において、上記酸化パラジウム（ＰｄＯ）膜４’を通電処理して内部に亀裂を生じさせ、電子放出部５を形成する（図８（ｃ））。
【００６１】
具体的な方法は、上記基板の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部電源より電極端子部から両方向配線１０，１２間に電圧を印加し、素子電極間に通電する事によって、膜４’を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部５を形成する。
【００６２】
このとき、若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され酸化パラジウム（ＰｄＯ）４’がパラジウム（Ｐｄ）膜からなる導電性膜４に変化する。
【００６３】
この変化時に膜の還元収縮によって、一部に亀裂（間隙）が生じるが、この亀裂発生位置、及びその形状は元の膜の均一性に大きく影響される。多数の素子の特性ばらつきを抑えるのに、上記亀裂は中央部に起こり、かつなるべく直線状になることがなによりも望ましい。
【００６４】
なお、このフォーミングにより形成した亀裂付近からも、所定の電圧下では電子放出が起こるが、現状の条件ではまだ発生効率が非常に低いものである。
【００６５】
また、得られた導電性膜４の抵抗値Ｒｓは、１０２から１０７Ωの値である。
【００６６】
フォーミング処理に用いた電圧波形について簡単に説明する。図９は、フォーミング波形を示す説明図である。
【００６７】
印加した電圧はパルス波形を用いたが、パルス波高値が定電圧のパルスを印加する場合（図９（ａ））と、パルス波高値を増加させながら印加する場合（図９（ｂ））とがある。
【００６８】
図９（ａ）において、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜１００ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）は適宜選択する。
【００６９】
図９（ｂ）では、Ｔ１及びＴ２の大きさは同様にとり、三角波の波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度ずつ増加させる。
【００７０】
なお、フォーミング処理の終了は、フォーミング用パルスの間に、導電性膜４を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で、フォーミングを終了した。
【００７１】
〈活性化−カーボン堆積〉
先に述べたように、この状態では電子発生効率は非常に低いものである。よって、電子放出効率を上げるために、上記素子に活性化と呼ばれる処理を行うことが望ましい。
【００７２】
この処理は有機化合物が存在する適当な真空度のもとで、前記のフォーミングと同様にフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部から両方向配線を通じてパルス電圧を素子電極間に繰り返し印加することによって行う。そして、炭素原子を含むガスを導入し、それに由来する炭素あるいは炭素化合物を、前記亀裂近傍にカーボン膜として堆積させる。
【００７３】
本工程ではカーボン源としてトルニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０−４Ｐａを維持した。導入するトルニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、１×１０−５Ｐａ〜１×１０−２Ｐａ程度が好適である。
【００７４】
図１２の（ａ）、（ｂ）に、活性化工程で用いられる電圧印加の好ましい一例を示した。印加する最大電圧値は、１０〜２０Ｖの範囲で適宜選択される。図１２の（ａ）中、Ｔ１は、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図１２の（ｂ）中、Ｔ１およびＴ１’はそれぞれ、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値が等しく設定されている。
【００７５】
このとき、素子電極３に与える電圧を正としており、素子電流Ｉｆは、素子電極３から素子電極２へ流れる方向が正である。約１５〜６０分後に放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。
【００７６】
以上の工程で、電子源形成用基板１上に多数の電子放出素子をマトリクス配線接続してなる電子源を作製することができた。
【００７７】
次に、本実施形態による電子源形成用基板の上に作成した電子放出素子を作成した後の、活性化工程での特性の評価方法に関して図１０及び図１１を用いて説明する。
【００７８】
図１０は、前述した構成を有する素子の電子放出特性を測定するための測定評価装置の概略図である。
【００７９】
電子放出素子の素子電極間を流れる素子電流Ｉｆ、及びアノードへの放出電流Ｉｅの測定にあたっては、素子電極２、３に電源５１と電流計５０とを接続し、該電子放出素子の上方に電源５３と電流計５２とを接続したアノード電極５４を配置している。
【００８０】
図１０において、１は電子源形成用基板、２、３は素子電極、４は電子放出部を含む薄膜、５は電子放出部を示す。また、５１は素子に素子電圧Ｖｆを印加するための電源、５０は素子電極２、３間の電子放出部を含む導電性膜４を流れる素子電流Ｉｆを測定するための電流計、５４は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極、５３はアノード電極５４に電圧を印加するための高圧電源、５２は素子の電子放出部５より放出される放出電流Ｉｅを測定するための電流計である。
【００８１】
また、本電子放出素子およびアノード電極５４は真空装置５５内に設置され、その真空装置には排気ポンプ５６および不図示の真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。
【００８２】
なお、アノード電極５４の電圧は１ｋＶ〜１０ｋＶ、アノード電極と電子放出素子との距離Ｈは２ｍｍ〜８ｍｍの範囲で測定した。
【００８３】
図１０に示した測定評価装置により測定された放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を図１１に示す。なお、放出電流Ｉｅと素子電流Ｉｆは大きさが著しく異なるが、図１１ではＩｆ、Ｉｅの変化の定性的な比較検討のために、リニアスケールで縦軸を任意単位で表記した。
【００８４】
本電子放出素子は放出電流Ｉｅに対する三つの特徴を有する。
【００８５】
まず第一に、図１１からも明らかなように、本素子はある電圧（しきい値電圧と呼ぶ、図１１中のＶｔｈ）以上の素子電圧を印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子としての特性を示しているのが判る。
【００８６】
第二に、放出電流Ｉｅが素子電圧Ｖｆに依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
【００８７】
第三に、アノード電極５４に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。すなわち、アノード電極５４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【００８８】
本発明で記載しているリーク電流は、放出電流に寄与しない無効電流であり、この電流はしきい値電圧を有さず、電圧に対し線形あるいは１乃至５乗程度の電流を流すものである。
【００８９】
〈封着−パネル化〉
上記のような単純マトリクス配置の電子源を用いた画像形成装置の一例について、図１３を用いて説明する。
【００９０】
図１３において、１は電子放出素子が多数配置された電子源基板を指し、リアプレートと呼ぶ。８２はガラス基板８３の内面に蛍光膜８４とメタルバック８５等が形成されたフェースプレートである。フェースプレートのガラス基板は、熱膨張係数がリアプレートと等しいことが好ましいので、同じ材料のガラス基板、本実施形態ではＯＡ−２基板を用いた。
【００９１】
８６は支持枠であり、リアプレート８１、支持枠８６及びフェースプレート８２をフリットガラスによって接着し、４００〜５００℃で、１０分以上焼成することで、封着して、外囲器９０を構成する。
【００９２】
この一連の工程を全て真空チャンバー中で行うことで、同時に外囲器９０内部を最初から真空にすることが可能となり、かつ工程もシンプルにすることができる。
【００９３】
尚、フェースプレート８２、リアプレート１間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器を構成することができる。
【００９４】
図１４はフェースプレート上に設ける蛍光膜の説明図である。蛍光膜８４は、モノクロームの場合は蛍光体のみから成るが、カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電材９１と蛍光体９２とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色蛍光体の、各蛍光体９２間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜８４における外光反射によるコントラストの低下を抑制することである。
【００９５】
また、蛍光膜８４の内面側には通常メタルバック８５が設けられる。メタルバックの目的は、蛍光体の発光のうち内面側への光をフェースプレート８２側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するためのアノード電極として作用すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着等で堆積することで作製できる。
【００９６】
前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはいけないため、上下基板の突き当て法などで十分な位置合わせを行う必要がある。
【００９７】
封着時の真空度は１．３×１０−５Ｐａ程度の真空度が要求される他、外囲器９０の封止後の真空度を維持するために、ゲッター処理を行なう場合もある。これは、外囲器９０の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器９０内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例えば１．３×１０−３Ｐａないしは１．３×１０−５Ｐａの真空度を維持するものである。
【００９８】
〈画像形成装置〉
前述した本発明に係る表面伝導型電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する素子電極間に印加するパルス状電圧の波高値と巾によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【００９９】
また、多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加することが可能となり、各素子をＯＮすることができる。
【０１００】
また、中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。
【０１０１】
以下に、具体的な駆動装置について図１５に概要を述べる。
【０１０２】
単純マトリクス配置の電子源を用いて構成した表示パネルを利用した、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示用の画像形成装置の構成例を図１５に示す。
【０１０３】
図１５において、１０１は画像表示パネル（図１３の外囲器９０）、１０２は走査回路、１０３は制御回路、１０４はシフトレジスタ、１０５はラインメモリ、１０６は同期信号分離回路、１０７は情報信号発生器である。
【０１０４】
電子放出素子を用いた画像表示パネル１０１のＸ方向配線には、走査線信号を印加するＸドライバー１０２が、Ｙ方向配線には情報信号が印加されるＹドライバーの情報信号発生器１０７が接続されている。
【０１０５】
電圧変調方式を実施するには、情報信号発生器１０７として、一定の長さの電圧パルスを発生するが入力されるデータに応じて、適宜パルスの波高値を変調するような回路を用いる。また、パルス幅変調方式を実施するには、情報信号発生器１０７としては、一定の波高値の電圧パルスを発生するが入力されるデータに応じて、適宜電圧パルスの幅を変調するような回路を用いる。
【０１０６】
制御回路１０３は、同期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴｍｒｙの各制御信号を発生する。
【０１０７】
同期信号分離回路１０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路である。この輝度信号成分は、同期信号に同期してシフトレジスタ１０４に入力される。
【０１０８】
シフトレジスタ１０４は、時系列的にシリアルに入力される前記輝度信号を、画像の１ライン毎にシリアル／パラレル変換して、制御回路１０３より送られるシフトクロックに基づいて動作する。シリアル／パラレル変換された画像１ライン分のデータ（電子放出素子ｎ素子分の駆動データに相当）は、ｎ個の並列信号として前記シフトレジスタ１０４より出力される。
【０１０９】
ラインメモリ１０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、記憶された内容は情報信号発生器１０７に入力される。
【０１１０】
情報信号発生器１０７は、各々の輝度信号に応じて、電子放出素子の各々を適切に駆動する為の信号源であり、その出力信号はＹ配線を通じて表示パネル１０１内に入り、Ｘ配線によって選択中の走査ラインとの交点にある各々の電子放出素子に印加される。
【０１１１】
Ｘ配線を順次走査することによって、パネル全面の電子放出素子を駆動することが可能になる。
【０１１２】
以上のように本発明による画像形成装置において、こうして各電子放出素子に、パネル内のＸＹ配線を通じ、電圧を印加することにより電子放出させ、高圧端子Ｈｖを通じ、アノード電極であるメタルバック８５に高圧を印加し、発生した電子ビームを加速し、蛍光膜８４に衝突させることによって、画像を表示することができる。
【０１１３】
ここで述べた画像形成装置の構成は、本発明の画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号についてはＮＴＳＣ方式を挙げたが、入力信号はこれに限られるものではなく、ＰＡＬ、ＨＤＴＶなどでも同じである。
【０１１４】
以上の実施形態で述べたように、この駆動方式においては、選択された走査ラインにおいて、選択されていない信号ライン上の素子にも走査電圧が印加されている。走査電圧は上述のしきい値電圧（図１１中のＶｔｈ）より低く設定されるため、放出電流はもちろん、素子電流もほとんど流れないはずである。
【０１１５】
しかし、この素子のリーク電流が大きい場合には、走査電圧で無効電流が流れてしまい、１ラインの素子数が多い場合、つまり大面積や高精彩の画像形成装置の場合には、大きな電流が駆動ドライバに流れ、電力消費の増大、発熱、ドライバの大電流対応によるコスト増大の問題が生じてしまう。このため出来るだけ無効な素子電流、特にリーク電流を小さくすることが望ましい。
【０１１６】
具体的には、素子長１００μｍの１素子において、しきい値電圧より十分低い５Ｖ印加で、素子電流値が１μＡ以下であることが望ましく、前述した本発明の電子源形成用基板はこの仕様を満たすことができる。
【０１１７】
【実施例】
以下、具体的な実施例により本発明を詳しく説明するが、本発明はこれら実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものをも包含する。
【０１１８】
先ず、本発明におけるＳ層の硬度測定方法およびエッチングレート測定方法を説明する。
【０１１９】
〈Ｓ層の硬度測定方法〉
本発明におけるＳ層の硬度は以下の方法で測定した。
測定器として、ナノインデンターＩＩ（ナノインスツルメント社製）を用い、室温におけるナノインデンテーション法により、単位射影断面積当たりの力Ｈ（ＧＰａ）として値を算出した。
ナノインデンテーション法は、微小押し込み試験法とも呼ばれ、先端形状が正三角形のダイヤモンドＢｅｒｋｏｖｉｃｈ圧子を薄膜に押し込みながら変形中の荷重と変位を精密に測定できる方法である。薄膜の硬さや弾性係数の測定変形及び破壊挙動の研究に用いられている。
なお、単位接触面積当たりの力で表されるビッカース硬度ＶＨＮ（ｋｇ／ｍｍ２）へは以下の式で換算できる。
ＶＨＮ（ｋｇ／ｍｍ２）＝９４．５９Ｈ（ＧＰａ）
【０１２０】
〈Ｓ層のエッチングレート測定方法〉
本発明におけるＳ層のエッチングレートは、フッ化水素酸によるＳｉＯ２膜の腐食速度で評価した。
エッチング液として、橋本化成（株）製のフッ化水素アンモニウム（ＮＨ４Ｆ−ＨＦ２）、品名は１０：１　ＳＡ高純度バッファードフッ酸を、０．４％水溶液になるように純水にて希釈することによって得た。この濃度にしたのは、あまり高濃度で評価をするとエッチングレートが大きすぎるものでは、腐食速度が速すぎて、実験の正確性が損なわれるためであり、あまりにも薄すぎると実験に時間がかかり過ぎるためである。
【０１２１】
エッチングレートの測定は以下に示すように行った。
【０１２２】
まず、測定するＳｉＯ２層面にレジストを約５００μｍライン＆スペースでパターニングしたのち、エッチング液をゆっくりと攪拌しながら、基板を浸漬してエッチングする。このときのエッチング液の温度は２３℃になるように調整した。その後、レジストをメチルエチルケトンなどの有機溶媒で剥離し、レジストでカバーされていたところとエッチングされたところの段差を触針式のプロファイラー（アルファステップ−５００）で測定し、その値をエッチング深さとする。以上の作業を、エッチング時間を適宜に３点以上変えて行い、最小二乗法を用いて１分間あたりのエッチング深さ、すなわちエッチングレートを求めた。
【０１２３】
〔実施例１〜３、比較例１〜２〕
先ず、表１に示すようにガラス基板上にＳｉＯ２を主成分とする層（Ｓ層）を形成して電子源形成用基板を作成した。
【０１２４】
【表１】
2004079394.tif 000003
【０１２５】
表１において、実施例１〜３、比較例１〜２はすべて、基板１ａの無アルカリガラスとしてＯＡ−２（日本電気硝子（株）製）を用いた。
【０１２６】
また、実施例１，２、比較例１，２のＳ層の成膜は、シリカゾルを含有させた溶液（主たる溶媒の他に水、メタノールなどを若干含む。）を基板上にスピンコートし、焼成後のＳ層の膜厚は１００ｎｍとなるようにスピンコートの回転数を調節した。また、実施例３のＳ層は真空スパッタ装置を用いて成膜した。
【０１２７】
実施例１では、ＯＡ−２の無アルカリガラス基板上に、溶媒系をエタノールを主としたアルコール系のシリカゾル溶液を塗布し、５０℃で３０分乾燥、６００℃で１０時間の焼成を行って、ＳｉＯ２層を１００ｎｍ形成した。
【０１２８】
実施例２では、ＯＡ−２の無アルカリガラス基板上に、溶媒系をエタノールを主としたアルコール系のシリカゾル溶液を塗布し、５０℃で３０分乾燥、６２０℃で１０時間の焼成を行って、ＳｉＯ２層を１００ｎｍ形成した。
【０１２９】
実施例３では、ＯＡ−２の無アルカリガラス基板上に、真空スパッタ装置で成膜を行って、ＳｉＯ２層を１００ｎｍ形成した。成膜時のバックグラウンドの真空度は６．７×１０−４Ｐａで、成膜レートは２００ｎｍ／ｍｉｎとした。
【０１３０】
比較例１では、ＯＡ−２の無アルカリガラス基板上に、溶媒系をエタノールを主としたアルコール系のシリカゾル溶液を塗布し、５０℃で３０分乾燥、５００℃で１０時間の焼成を行って、ＳｉＯ２層を１００ｎｍ形成した。
【０１３１】
比較例２では、ＯＡ−２の無アルカリガラス基板上に、溶媒系をへキシレングリコールを主としたグリコール系のシリカゾル溶液を塗布し、５０℃で３０分乾燥、６００℃で１０時間の焼成を行って、ＳｉＯ２層を１００ｎｍ形成した。
【０１３２】
以上のようにして作成した各電子源形成用基板のＳ層の硬度およびエッチングレートを測定した結果を表２に示す。
【０１３３】
また、各電子源形成用基板のＳ層上に、図２に示したような電子放出素子を図３乃至図７に示した製造工程に従って形成し、電子源を製造した。
【０１３４】
全ての素子の素子長は１００μｍで、フォーミングは１０Ｖで行い、活性化は１７Ｖで３０分行った。尚、各電子源形成用基板上にそれぞれ６素子ずつ作製して、特性の再現性を比較検討した。
【０１３５】
以上のようにして作製した各電子源についてリーク電流を測定した結果を表２に示す。尚、駆動前リーク電流値は駆動開始前の素子に５Ｖ印加した際の電流値であり、１００００分後リーク電流値は０．１ｍｓｅｃ６０Ｈｚで１００００分駆動した後の素子に５Ｖ印加した際の電流値である。またその数値はそれぞれのｓ層上の６素子の平均値である。
【０１３６】
【表２】
2004079394.tif 000004
【０１３７】
表２に示したように、実施例１〜３の電子源形成用基板のＳ層は、いずれも硬度が５ＧＰａ以上で、エッチングレートが１０ｎｍ／ｍｉｎ以下である。そして、これらの電子源形成用基板上に形成した素子特性はいずれもリーク電流が駆動前、１００００分後とも１μＡ以下で、効率の減少も観測されず、全ての素子特性が再現性良く良好であった。
【０１３８】
一方、比較例１，２の電子源形成用基板のＳ層は、硬度が５ＧＰａ未満であり、エッチングレートが１０ｎｍ／ｍｉｎを超えていた。そして、これらの電子源形成用基板上に形成した素子特性はリーク電流が初期に１μＡ以上であり、さらに１００００分駆動後に大きく増加していた。効率も数十％下落している素子が見られるなど、ばらつきが大きかった。
【０１３９】
次に、これらの実施例１〜３、比較例１〜２で製造した電子源をリアプレートとし、さらに、別途作成したフェイスプレートとフリットによって真空封着してパネル化し、このパネルを駆動回路に接続して駆動し、画像形成装置としての評価を行った。
【０１４０】
その結果、実施例１〜３の電子源を用いたパネルでは、駆動電流を低く抑えられ、効率の減少がほとんどないため長時間に渡り均一な画像が得られた。一方、比較例１〜２の電子源を用いたパネルでは、上述の単素子評価同様、リーク電流が大きいため駆動時の電流値が大きく、また駆動中に効率の下落により、素子間のばらつきが大きくなり、均一な画像が得られなくなった。
【０１４１】
【発明の効果】
以上説明したように、本発明によれば、電子放出素子のリーク電流を低く抑え、リーク電流や電子放出効率などの電子放出特性の経時的変化を低減することができ、電子放出特性のばらつきを大幅に低減することができる電子源形成用基板、更にその基板を用いた電子源並びに画像形成装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の電子源形成用基板の代表的な実施形態を示す断面図である。
【図２】本発明の電子源に適用可能な表面伝導型電子放出素子の基本的構成を模式的に示す平面図及び断面図である。
【図３】本発明の実施形態において、マトリクス状に電子放出素子を有する基板における素子電極を形成した状態を示す平面図である。
【図４】本発明の実施形態において、マトリクス状に電子放出素子を有する基板におけるＹ方向配線を形成した状態を示す平面図である。
【図５】本発明の実施形態において、マトリクス状に電子放出素子を有する基板における絶縁膜を形成した状態を示す平面図である。
【図６】本発明の実施形態において、マトリクス状に電子放出素子を有する基板におけるＸ方向配線を形成した状態を示す平面図である。
【図７】本発明の実施形態において、マトリクス状に電子放出素子を有する基板における導電性膜を形成した状態を示す平面図である。
【図８】本発明の実施形態において、導電性膜の形成方法の一例を示す概略図である。
【図９】本発明の実施形態におけるフォーミング波形を示す説明図である。
【図１０】本発明の実施形態により作製した電子放出素子の電子放出特性を測定するための測定評価装置の概略図である。
【図１１】本発明の実施形態における電子放出素子のＶ−Ｉ特性を示す説明図である。
【図１２】本発明の実施形態における活性化波形を示す説明図である。
【図１３】本発明の実施形態における画像形成装置を示す模式図である。
【図１４】本発明の実施形態における画像形成装置に用いる蛍光膜の構成を示す模式図である。
【図１５】本発明の実施形態における画像形成装置の駆動回路の一例を示す概略図である。
【符号の説明】
１　電子源形成用基板
１ａ　ガラス基板
１ｂ　ＳｉＯ２を主成分とした層（Ｓ層）
２、３　素子電極
４　導電性膜
５　電子放出部
１０　Ｘ方向配線（列方向配線）
１１　絶縁膜
１２　Ｙ方向配線（行方向配線）
１４　液滴付与装置
１５　液滴
５０　導電性膜を流れる素子電流Ｉｆを測定するための電流計
５１　素子電圧Ｖｆを印加するための電源
５２　放出電流Ｉｅを測定するための電流計
５３　アノード電極に電圧を印加するための高圧電源
５４　放出電流Ｉｅを捕捉するためのアノード電極
５５　真空装置
５６　排気ポンプ
８２　フェースプレート
８３　ガラス基板
８４　蛍光膜
８５　メタルバック
８６　支持枠
９０　外囲器
９１　蛍光体
９２　黒色導電材
１０１　表示パネル
１０２　走査回路
１０３　制御回路
１０４　シフトレジスタ
１０５　ラインメモリ
１０６　同期信号分離回路
１０７　情報信号発生器
【図１】
2004079394.tif 000005
【図２】
2004079394.tif 000006
【図３】
2004079394.tif 000007
【図４】
2004079394.tif 000008
【図５】
2004079394.tif 000009
【図６】
2004079394.tif 000010
【図７】
2004079394.tif 000011
【図８】
2004079394.tif 000012
【図９】
2004079394.tif 000013
【図１０】
2004079394.tif 000014
【図１１】
2004079394.tif 000015
【図１２】
2004079394.tif 000016
【図１３】
2004079394.tif 000017
【図１４】
2004079394.tif 000018
【図１５】
2004079394.tif 000019