(57)【要約】【課題】画素サイズの縮小化とＳＮ比の改善とを両立することを課題とする。【解決手段】各々が、光電変換部と、前記光電変換部の信号を増幅して出力する電界効果トランジスタと、前記光電変換部からの信号を前記増幅部に転送する転送スイッチと、前記電界効果トランジスタの入力部をリセットするリセットスイッチとを含む複数の画素と、前記複数の画素からの信号が出力される出力線と、前記複数の画素に各々含まれる前記電界効果トランジスタの入力部に第１の電位と前記第１の電位と異なる第２の電位を選択的に供給する電位供給手段とを有し、前記電界効果トランジスタは、ディプレッション型であることを特徴とする撮像装置を提供する。【選択図】      図３
2004274229.tif 000002
【特許請求の範囲】
【請求項１】
各々が、光電変換部と、前記光電変換部の信号を増幅して出力する電界効果トランジスタと、前記光電変換部からの信号を前記増幅部に転送する転送スイッチと、前記電界効果トランジスタの入力部をリセットするリセットスイッチとを含む複数の画素と、
前記複数の画素からの信号が出力される出力線と、
前記複数の画素に各々含まれる前記電界効果トランジスタの入力部に第１の電位と前記第１の電位と異なる第２の電位を選択的に供給する電位供給手段とを有し、
前記電界効果トランジスタは、ディプレッション型であることを特徴とする撮像装置。
【請求項２】
各々が、光電変換部と、前記光電変換部の信号を増幅して出力する電界効果トランジスタと、前記光電変換部からの信号を前記増幅部に転送する転送スイッチと、前記電界効果トランジスタの入力部をリセットするリセットスイッチとを含む複数の画素と、
前記複数の画素からの信号が出力される出力線と、
前記電界効果トランジスタの第１の主電極領域は、電源線に接続され、前記電界効果トランジスタの第２の主電極領域は、前記出力線に接続される配置で、前記出力線と前記電源線との間は、一つの前記電界効果トランジスタが配置され、
前記電界効果トランジスタは、ディプレッション型であることを特徴とする撮像装置。
【請求項３】
各々が、光電変換部と、前記光電変換部の信号を増幅して第１の主電極領域より出力する電界効果トランジスタと、前記光電変換部からの信号を前記増幅部に転送する転送スイッチと、前記電界効果トランジスタの入力部をリセットするリセットスイッチとを含む複数の画素と、
前記複数の画素からの信号が出力される出力線と、
前記出力線と前記電界効果トランジスタの第２の主電極領域とに、第１の電位と前記第１の電位と異なる第２の電位を選択的に供給する電位供給手段とを有し、
前記リセットスイッチは、前記出力線と前記増幅部の入力部とを接続するように配置されるとともに、前記電界効果トランジスタは、ディプレッション型であることを特徴とする撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被写体像を撮像する撮像装置に関する。
【０００２】
【従来の技術】
固体撮像素子にはＣＣＤタイプとＣＭＯＳタイプがあるが、低コスト、低消費電力を魅力とするＣＭＯＳタイプの固体撮像素子は近年、需要を伸ばしている。
【０００３】
ＣＭＯＳタイプの固体撮像素子の一例として、サイズ縮小、多画素化、低コスト化などのために画素サイズを小さくするために、１画素を構成するＭＯＳトランジスタの数を３つにしたものがある（例えば、特許文献１参照）。
【０００４】
１画素は、フォトダイオードとそのフォトダイオードからの信号を受け、増幅して出力線に出力する増幅用ＭＯＳトランジスタと、フォトダイオードの信号を増幅用ＭＯＳトランジスタのゲ−ト電極領域へ転送するための転送用ＭＯＳトランジスタと、増幅用ＭＯＳトランジスタのゲ−ト電極領域にリセット電位を供給するためのリセット用ＭＯＳトランジスタとから構成される。
【０００５】
そして、選択された行（信号を読み出す行）に含まれる画素の増幅用ＭＯＳトランジスタのゲ−ト電極領域には、高電位（増幅用ＭＯＳトランジスタが動作可能な範囲の電位）を供給し、選択されない行（信号を読み出さない行）に含まれる画素の増幅用ＭＯＳトランジスタのゲ−ト電極領域には、低電位を供給するようにして、選択、非選択を行っている。
【０００６】
【特許文献１】
特開平１１−１１２０１８号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のように画素サイズの縮小しようという目的がある場合に、増幅用ＭＯＳトランジスタのサイズを縮小した場合、新たに別の課題も発生する。ＭＯＳトランジスタの１／ｆノイズは、ゲート電極面積（ＷｘＬ）に反比例するため、微細化にともない１／ｆノイズの画質に与える影響は大きくなる。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、一手段として、各々が、光電変換部と、前記光電変換部の信号を増幅して出力する電界効果トランジスタと、前記光電変換部からの信号を前記増幅部に転送する転送スイッチと、前記電界効果トランジスタの入力部をリセットするリセットスイッチとを含む複数の画素と、前記複数の画素からの信号が出力される出力線と、前記複数の画素に各々含まれる前記電界効果トランジスタの入力部に第１の電位と前記第１の電位と異なる第２の電位を選択的に供給する電位供給手段とを有し、前記電界効果トランジスタは、ディプレッション型であることを特徴とする撮像装置を提供する。
【０００９】
また、他の手段として、各々が、光電変換部と、前記光電変換部の信号を増幅して出力する電界効果トランジスタと、前記光電変換部からの信号を前記増幅部に転送する転送スイッチと、前記電界効果トランジスタの入力部をリセットするリセットスイッチとを含む複数の画素と、前記複数の画素からの信号が出力される出力線と、前記電界効果トランジスタの第１の主電極領域は、電源線に接続され、前記電界効果トランジスタの第２の主電極領域は、前記出力線に接続される配置で、前記出力線と前記電源線との間は、一つの前記電界効果トランジスタが配置され、前記電界効果トランジスタは、ディプレッション型であることを特徴とする撮像装置を提供する。
【００１０】
また、他の手段として、各々が、光電変換部と、前記光電変換部の信号を増幅して第１の主電極領域より出力する電界効果トランジスタと、前記光電変換部からの信号を前記増幅部に転送する転送スイッチと、前記電界効果トランジスタの入力部をリセットするリセットスイッチとを含む複数の画素と、前記複数の画素からの信号が出力される出力線と、前記出力線と前記電界効果トランジスタの第２の主電極領域とに、第１の電位と前記第１の電位と異なる第２の電位を選択的に供給する電位供給手段とを有し、前記リセットスイッチは、前記出力線と前記増幅部の入力部とを接続するように配置されるとともに、前記電界効果トランジスタは、ディプレッション型であることを特徴とする撮像装置を提供する。
【００１１】
【発明の実施の形態】
（実施の形態１）
図１は、本発明の実施の形態１の固体撮像素子の等価回路をあらわすものである。
【００１２】
１は光を電気信号に変換する光電変換部であるフォトダイオード、２はフォトダイオードからの信号が転送されるフロ−ティング容量、３はフロ−ティング容量にゲ−ト電極領域が接続されたフォトダイオードからの信号を増幅して出力する電界効果トランジスタの一つである増幅用ＭＯＳトランジスタであり、本実施の形態では、ディプレッション型の増幅用ＭＯＳトランジスタである。ここで、デプレッション型は、エンハンスメント型のＭＯＳに比べて１／ｆノイズの値は２割〜５割程度小さい値となる。一般にＭＯＳトランジスタの１／ｆノイズはゲート電極面積に反比例するため、増幅用ＭＯＳトランジスタが小さい程、画質のノイズ成分に占める増幅用ＭＯＳトランジスタの内訳が大きくなり、本実施の形態の効果はより顕著になる。
【００１３】
４はフォトダイオードの信号をフロ−ティング容量３に転送するための転送スイッチである転送用ＭＯＳトランジスタ、５はフロ−ティング容量３にリセット電位を供給するためのリセットスイッチであるリセット用ＭＯＳトランジスタである。本実施の形態では、１〜５により１画素を構成している。そして、実際は、この画素が２次元状に配列されている。
【００１４】
６は増幅用ＭＯＳトランジスタの第１の主電極領域であるソ−ス電極領域から信号が出力される垂直出力線、７は増幅用ＭＯＳトランジスタの第２の主電極領域であるドレイン電極領域の電源電圧を供給するアンプ電源配線、８は定電流源である。
【００１５】
リセット配線９には、増幅用ＭＯＳトランジスタ２を動作可能にする第１の電位と、その第１の電位よりも低い第２の電位とを選択的に供給する電圧供給手段である電圧供給回路（不図示）が接続されている。
【００１６】
そして、例えば、第１行の画素から信号を読み出す場合には、第１行の画素にそれぞれに含まれる増幅用ＭＯＳトランジスタ２の入力部であるフロ−ティング容量３に第１の電位を供給し、それ以外の画素に各々含まれる画素に第２の電位を供給を供給するようにする。
【００１７】
以上のように、本実施の形態では、信号の読み出しを行うための画素を選択するための選択用のＭＯＳトランジスタを別箇設けないような画素サイズの縮小化を目的とした構成において、増幅用ＭＯＳトランジスタをディプレッション型にしたことにより、画素サイズの縮小化と１／ｆノイズの低減とを両立できるという顕著な効果を有する。
【００１８】
（実施の形態２）
図２に、信号出力線とリセット電源を共通化した場合の画素構成を示す。
【００１９】
１１は光を電気信号に変換する光電変換部であるフォトダイオード、１２はフォトダイオードからの信号が転送されるフロ−ティング容量、１３はフロ−ティング容量にゲ−ト電極領域が接続されたフォトダイオードからの信号を増幅して出力する増幅用ＭＯＳトランジスタ、１４はフォトダイオードの信号を増幅用ＭＯＳトランジスタへ転送する転送用ＭＯＳトランジスタ、１５はフロ−ティング容量にリセット電位を供給するリセット用ＭＯＳトランジスタであり、垂直出力線（信号出力線）１６に接続されている。１７は増幅用ＭＯＳトランジスタのドレイン電極領域に電源電圧を供給するアンプ電源配線、１８は定電流源である。
【００２０】
次に、図２の構成の駆動方法について説明する。
【００２１】
フォトダイオードでの光電荷の蓄積開始前のリセット動作は、信号出力線をＨｉｇｈの電位に固定後、リセット用ＭＯＳトランジスタをＯＮ、転送用ＭＯＳトランジスタをＯＮし、フォトダイオード内の電荷を排出する。次に転送用ＭＯＳトランジスタをＯｆｆして電荷の蓄積を開始する。電荷蓄積後、各画素からの信号の読み出しは、まず信号出力線にＨｉｇｈの電位を与え、リセット用ＭＯＳトランジスタを介して全ての画素のフローティング容量にＬｏｗの電位を書き込む。次に、選択行のリセットＭＯＳトランジスタのみＯＮした状態で、信号出力線にＨｉｇｈの電位を与え、選択行のフローティング容量の電位は増幅用ＭＯＳトランジスタが動作可能な範囲の電位に設定する。この状態においては、非選択行のソースフォロワのゲートにはＬｏｗの電位が保持されているため、増幅用ＭＯＳトランジスタはＯＦＦしており、増幅用ＭＯＳトランジスタは動作しない。次に、信号出力線の電位を固定しているスイッチを閉じ、定電流源を動作させることにより、信号線は選択行のＮ出力（ノイズ信号）に対応した電位となる。さらに、選択行の転送ゲートをＯＮすることでフローティング容量にフォトダイオード内の電荷を転送することで、信号出力線の電位は選択行のＳ出力（光信号とノイズ信号とを含む信号）に対応した電位になる。図示していないが、Ｓ信号とＮ信号の差分をとることで、光量に応じた出力を得ることができる。
【００２２】
しかしながら、上記でも述べたように、画素サイズの縮小にともない、増幅用ＭＯＳトランジスタのサイズを縮小した場合、新たに別の課題も発生する。ＭＯＳトランジスタの１／ｆノイズは、ゲート電極面積（ＷｘＬ）に反比例するため、微細化にともない１／ｆノイズの画質に与える影響は大きくなる。ＰＭＯＳトランジスタに比べ、ＮＭＯＳの１／ｆノイズはノイズパワーで２桁ほど大きいことが実験により解っており、この問題は画素部をＮＭＯＳトランジスタで構成した場合について特に重大である。ＮＭＯＳトランジスタの１／ｆノイズの対策としてＭＯＳトランジスタをデプレッション型とすることが有効であることが確認されており、増幅用ＭＯＳトランジスタをデプレッション型で構成することで画質を改善することが可能である。
【００２３】
しかしながら、上述したトランジスタ数の削減および配線の共通化をした場合、以下のような課題が発生する。
【００２４】
すなわち、全ての画素のフローティング容量にＬｏｗの電位を書き込む動作時（タイミング３）において、ソースフォロワＭＯＳのソースとゲートには信号出力線から同じ電位が与えられている事になるが、増幅用ＭＯＳトランジスタがデプレッション型であるために、このＭＯＳトランジスタはＯＮ状態となっている。つまり、各信号出力線は、それと接続された全ての画素の増幅用ＭＯＳトランジスタを介してアンプ電源配線に接続されている状態となる。これにより信号出力線は画素領域外のスイッチを介して与えられる低い電位とアンプ電源配線の電位との引っ張り合いとなり、所望の電位に下げる事ができなくなる。
【００２５】
この解決策として、本実施の形態では全ての画素の増幅用ＭＯＳトランジスタのフローティング容量にＬｏｗの電位を書き込む動作時において、アンプ電源配線にも同時に信号出力線に与える電位と同じ低い電位を印加する。このことにより、増幅用ＭＯＳトランジスタがＯＦＦしていない状態においてもフローティング容量に所望の電位を書き込むことが可能となる。
【００２６】
以下に具体的に説明する。
【００２７】
図３において、各画素は、光電変換部であるフォトダイオード１０１、フォトダイオードの信号を転送する転送スイッチである転送用ＭＯＳトランジスタ１０２、フローティング容量１０３、フローティング容量の電位をリセットするためのリセットスイッチであるリセット用ＭＯＳトランジスタ１０４、フロ−ティング容量にゲ−ト電極領域が接続されたフォトダイオードからの信号を増幅して出力する電界効果トランジスタの一つである増幅用ＭＯＳトランジスタより構成されている。実際には、画素は、二次元に配列して形成されており、増幅用ＭＯＳトランジスタ１０５の第１の主電極領域であるソ−スは信号出力線１０６に接続されている。また、増幅用ＭＯＳトランジスタ１０５の第２の主電極領域であるドレインはアンプ電源配線１０７に接続されている。ここで、増幅用ＭＯＳトランジスタ１０５はデプレッション型であって、エンハンスメントタイプのＭＯＳに比べて１／ｆノイズの値は２割〜５割程度小さい値となる。一般にＭＯＳトランジスタの１／ｆノイズはゲート電極面積に反比例するため、増幅用ＭＯＳトランジスタが小さい程、画質のノイズ成分に占める増幅用ＭＯＳトランジスタの内訳が大きくなり、本実施の形態の効果はより顕著になる。この実施の形態では信号出力線１０６と定電流源１０８はＭＯＳトランジスタ１０９により切り離すことができる。信号出力線１０６の電位はＭＯＳトランジスタ１１０、１１１を介して第１の電位であるＨｉｇｈ電位が供給されるＶＨ１１２、第２の電位であるＬｏｗ電位が供給されるＶＬ１１３に接続されており、アンプ電源配線１０７はＭＯＳ１１４を介してアンプ電源１１５に接続されている。また、アンプ電源配線１０７はＭＯＳ１１６を介して信号出力線１０６と接続されている。信号出力線の電位は出力１１７から次の回路に出力される。
【００２８】
上記に説明したように電源供給手段であるＭＯＳトランジスタ１１０、１１１、１１４、１１６により、信号出力線１０６と前記増幅用トランジスタのドレインとに、第１の電位と前記第１の電位と異なる第２の電位を選択的に供給することが可能となる。
【００２９】
本実施の形態の駆動方法を図４を用いて説明する。２０１はアンプ電源配線１０７の電位を示し、２０２はリセット用ＭＯＳトランジスタ１０４のゲート電位、２０３は転送用ＭＯＳトランジスタ１０２のゲート電位、２０４は信号出力線１０６の電位、２０５はソースフォロワ回路（増幅用ＭＯＳトランジスタ１０５と定電流源１０８）の定電流源の接続をＯＮ、ＯＦＦするＭＯＳ１０９のゲート電位を示している。まず、タイミングＴ１において、信号出力線２０４はＶＨ１１２の電位に固定される。この動作はＭＯＳ１１０をＯＮすることで可能である。これによりフローティング容量１０３の電位はＶＨ１１２にリセットされる。同時に、転送用ＭＯＳトランジスタ１０２のゲートをＯＮすることで、フォトダイオード１０１内をリセットし、完全空乏化した状態にすることができる。転送用ＭＯＳトランジスタ１０２をＯＦＦした瞬間（タイミングＴ２）から、フォトダイオード１０１内の光電荷の蓄積が開始される。蓄積の終了はメカニカルシャッター等で、センサへの光を遮光して終了することが可能である。電荷の読み出しは、まず、全ての行のフローティング容量１０３をＶＬにリセットすることから始める。タイミングＴ３において信号出力線１０６の電位をＭＯＳ１１１をＯＮし、ＭＯＳトランジスタ１１０をＯＦＦすることでＶＬ電位１１３に固定する。同時に、リセット用ＭＯＳトランジスタ１０４のゲートをＯＮすることで全ての行のフローティング容量１０３はＶＬにリセットされる。このとき、先に述べたように、アンプ電源配線１０７の電位２０１をＶＬと同電位にすることが必要である。このため本実施の形態ではＭＯＳトランジスタ１１４をＯＦＦし、ＭＯＳトランジスタ１１６をＯＮすることで実現することが可能である。
【００３０】
次に、行毎の読み出しを開始するが、タイミングＴ４に、ＭＯＳトランジスタ１１１をＯＦＦしＭＯＳトランジスタ１１０をＯＮすることで信号出力線１０６の電位をＶＨ電位１１２に固定し、タイミングＴ５において、読み出しを行う行のみ、リセット用ＭＯＳトランジスタ１０４のゲート電位２０２をＯＮ状態にし、読み出しを行う行のフローティング容量１０３をＶＨにリセットする。つぎにリセット用ＭＯＳトランジスタ１０４をＯＦＦしてからタイミングＴ６に、ＭＯＳトランジスタ１１０、ＭＯＳトランジスタ１１１をＯＦＦし、ＭＯＳトランジスタ１０９をＯＮすることにより定電流源１０８を動作させ、信号出力線１０６をソースフォロワ出力となるようにする。タイミングＴ６とＴ７の間に出力１１７の電位をＮ出力として取り込む。次に選択された行のみ転送用ＭＯＳトランジスタ１０２をＯＮすることでフォトダイオード１０１内の電荷をフローティング容量１０３に転送し、出力１１７の電位をＳ出力として取り込む。図示していないが、出力１１７を受け取った回路において、Ｓ−Ｎの処理を行うことにより、ノイズを取り除いた撮像が可能となる。選択行の読み出し終了後、再び選択行のみ（もしくは全画素において行っても構わないが）、再びフローティング容量部をＶＬにリセットする。この際にも信号出力線１０６の電位とアンプ電源配線１０７の電位は同一電位にしておく必要がある。方法はタイミングＴ３で行ったのと同じやり方で実現可能である。順次次の行の読み出しはタイミングＴ３〜Ｔ９を選択行を変えて繰り返すことで全画面の読み出しを行うことが可能である。
【００３１】
なお、本実施の形態では画素は３つのＭＯＳトランジスタで構成されている例について説明したが、リセット等の手段についてＭＯＳタイプ以外の素子、例えば接合型ＦＥＴなどを用いて画素を形成した場合にも同様の効果を得ることができる。
【００３２】
（実施の形態３）
実施の形態２では、フォトダイオードでの光電荷の蓄積前に同時に全画素をリセットする場合の駆動について説明した。本発明は全画素リセットを行わない駆動の場合にも有効である。
【００３３】
実施の形態３の駆動方法を図５で説明する。３０１〜３０５は図４の２０１〜２０５と同じ部位の電位を示している。実施の形態２と異なる点は、全画素のリセットを行わない点である。Ｔ４〜Ｔ９の駆動は選択された１行分の読み出し動作を示しているが、読み出し時にフォトダイオード内の全ての電荷が転送されるため、読み出し後はフォトダイオードはリセットされた状態となっている。この駆動を行毎に繰り返し、１画面分スキャンすることで全画素をリセットできる。本来の画像の読み出しは、もう一度、行毎に読み出しを行うことで実現可能である。この駆動は所謂ローリングシャッターモードの撮影であり、蓄積開始はタイミングＴ１０にあたる。この場合、行毎に蓄積時間は同じであるが、撮像する時刻が垂直走査の時間に伴って画面上下で異なるというデメリットがあるが、メカニカルシャッターが必要ないという大きなメリットを得る事ができる。
【００３４】
以上、実施の形態１〜３によれば、特別に選択スイッチ（読み出す画素を選択するためのもの）を設けず、かつ、出力信号線とアンプ電源を共通化して画素サイズの縮小を行った場合にも、増幅用ＭＯＳトランジスタにデプレッション型を使用することが可能となり、小型もしくは高精細で、ＳＮ比の良好な固体撮像素子を低コストで提供することが可能となる。
【００３５】
（実施の形態４）
図６に基づいて、上記で説明した実施形態１〜３で説明した固体撮像素子を用いた撮像措置について説明する。
【００３６】
図６において、５１はレンズのプロテクトとメインスイッチを兼ねるバリア、５２は被写体の光学像を固体撮像素子５４に結像させるレンズ、５３はレンズ５２を通った光量を可変するための絞り、５４はレンズ５２で結像された被写体を画像信号として取り込むための固体撮像素子、５５は、固体撮像素子５４から出力される画像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路、５６は固体撮像素子５４より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、５７はＡ／Ｄ変換器５６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、５８は固体撮像素子５４、撮像信号処理回路５５、Ａ／Ｄ変換器５６、信号処理部５７に、各種タイミング信号を出力するタイミング発生部、５９は各種演算と撮像装置全体を制御する全体制御・演算部、６０は画像データを一時的に記憶する為のメモリ部、６１は記録媒体に記録または読み出しを行うためのインターフェース部、６２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、６３は外部コンピュータ等と通信する為のインターフェース部である。
【００３７】
次に、前述の構成における撮影時の撮像装置の動作について説明する。
【００３８】
バリア５１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器５６などの撮像系回路の電源がオンされる。
【００３９】
それから、露光量を制御する為に、全体制御・演算部５９は絞り５３を開放にし、固体撮像素子５４から出力された信号はＡ／Ｄ変換器５６で変換された後、信号処理部５７に入力される。
【００４０】
そのデータを基に露出の演算を全体制御・演算部５９で行う。
【００４１】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部５９は絞りを制御する。
【００４２】
次に、固体撮像素子５４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部５９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
【００４３】
そして、合焦が確認された後に本露光が始まる。
【００４４】
露光が終了すると、固体撮像素子５４から出力された画像信号はＡ／Ｄ変換器５６でＡ／Ｄ変換され、信号処理部５７を通り全体制御・演算部５９によりメモリ部に書き込まれる。
【００４５】
その後、メモリ部６０に蓄積されたデータは、全体制御・演算部５９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体６２に記録される。
【００４６】
また、外部Ｉ／Ｆ部６３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００４７】
【発明の効果】
本発明によれば、画素サイズの縮小化とＳＮ比の改善とを両立することが可能となる。
【図面の簡単な説明】
【図１】実施の形態１を説明するための図である。
【図２】実施の形態２を説明するための図である。
【図３】実施の形態２を説明するための図である。
【図４】実施の形態２を説明するための図である。
【図５】実施の形態３を説明するための図である。
【図６】実施の形態４を説明するための図である。
【符号の説明】
１  フォトダイオード
２  フロ−ティング容量
３  増幅用ＭＯＳトランジスタ
４  転送用ＭＯＳトランジスタ
５  リセット用ＭＯＳトランジスタ
６  垂直出力線
７  アンプ電源配線
【図１】
2004274229.tif 000003
【図２】
2004274229.tif 000004
【図３】
2004274229.tif 000005
【図４】
2004274229.tif 000006
【図５】
2004274229.tif 000007
【図６】
2004274229.tif 000008