(57)【要約】【課題】小型の画像表示装置を提供する。【解決手段】このカラー液晶表示装置では、水平走査回路７を奇数データ線駆動回路３５および偶数データ線駆動回路４１に分割し、奇数データ線駆動回路３５および偶数データ線駆動回路４１をそれぞれ絶縁基板３０，３１の表面に形成し、絶縁基板３１を絶縁基板３０の奇数データ線駆動回路３５の上に実装する。したがって、水平走査回路７を１枚の絶縁基板表面において画像アレイ１の上下に分散配置していた従来に比べ、装置寸法が小さくて済む。【選択図】        図３
2004354573.tif 000002
【特許請求の範囲】
【請求項１】
画像表示装置であって、
複数行複数列に配置され、各々が画素電位に応じた画素を表示する複数の画素表示回路と、それぞれ前記複数行に対応して設けられた複数のゲート線と、それぞれ前記複数列に対応して設けられた複数のデータ線とを含み、前記複数のデータ線は、Ｍ本のデータ線を有する第１のグループとＮ本（但し、Ｍ，Ｎの各々は自然数である）のデータ線を有する第２のグループとに分割された画素アレイ、
前記複数のゲート線を所定時間ずつ順次選択し、選択したゲート線に対応する各画素表示回路を活性化させる垂直走査回路、
前記垂直走査回路によって１本のゲート線が選択されている間に、前記第１のグループのＭ本のデータ線を介して活性化されたＭ個の画素表示回路の各々に画素電位を与える第１の水平走査回路、
その表面に前記画素アレイ、前記垂直走査回路および前記第１の水平走査回路が形成された第１の絶縁基板、
前記第１の水平走査回路を覆うようにして前記第１の絶縁基板の表面に実装された第２の絶縁基板、および
前記第２の絶縁基板の表面に形成され、前記垂直走査回路によって１本のゲート線が選択されている間に、前記第２のグループのＮ本のデータ線を介して活性化されたＮ個の画素表示回路の各々に画素電位を与える第２の水平走査回路を備える、画像表示装置。
【請求項２】
前記第１および第２のグループのうちの一方のグループのデータ線は奇数列のデータ線であり、他方のグループのデータ線は偶数列のデータ線である、請求項１に記載の画像表示装置。
【請求項３】
さらに、前記第１の絶縁基板の表面に形成され、それぞれ前記第２のグループのＮ本のデータ線に接続されたＮ個の第１パッド、および
前記第２の絶縁基板の表面に形成され、それぞれ前記Ｎ個の第１パッドに接続されるとともに、前記第２の水平走査回路の出力電位を受けるＮ個の第２パッドを備える、請求項１または請求項２に記載の画像表示装置。
【請求項４】
前記Ｎ個の第１パッドは、互いに平行な２本の直線上に所定のピッチで交互に配置され、
前記Ｎ個の第２パッドは、互いに平行な２本の直線上に前記所定のピッチで交互に配置されている、請求項３に記載の画像表示装置。
【請求項５】
前記画素表示回路は液晶セルを含み、
前記第１および第２の水平走査回路の各々は、画像データ信号に従って各データ線に前記画素電位を与えるデジタル／アナログ変換回路を含む、請求項１から請求項４のいずれかに記載の画像表示装置。
【請求項６】
前記画素表示回路は発光素子を含み、
前記第１および第２の水平走査回路の各々は、画像データ信号に従って各データ線に電流を供給し、各データ線に前記画素電位を発生させる電流源を含む、請求項１から請求項４のいずれかに記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は画像表示装置に関し、特に、複数行複数列に配置された複数の画素表示回路を含む画素アレイを備えた画像表示装置に関する。
【０００２】
【従来の技術】
従来の液晶表示装置は、複数行複数列に配置された複数の画素と、各行に対応して設けられたゲート線と、各列に対応して設けられたデータ線とを含む画素アレイと、複数のゲート線を１水平期間ずつ順次選択する垂直走査回路と、１水平期間内に各データ線に階調電位を与える水平走査回路とを備えている。水平走査回路は、各データ線に対応する駆動回路を含んでいる。
【０００３】
従来の液晶表示装置では、水平走査回路の駆動回路のピッチがデータ線のピッチよりも大きくなるので、水平走査回路内の複数の駆動回路を２つのグループに分割し、２つのグループをそれぞれ画素アレイの上側および下側に配置していた（たとえば特許文献１参照）。
【０００４】
【特許文献１】
特開２０００−３３８５２１号公報
【０００５】
【発明が解決しようとする課題】
しかし、従来の液晶表示装置では、水平走査回路内の複数の駆動回路を画素アレイの上側および下側に分散配置したので、上下方向の装置寸法が長くなるという問題があった（図８参照）。
【０００６】
それゆえに、この発明の主たる目的は、小型の画像表示装置を提供することである。
【０００７】
【課題を解決するための手段】
この発明に係る画像表示装置は、複数行複数列に配置され、各々が画素電位に応じた画素を表示する複数の画素表示回路と、それぞれ複数行に対して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のデータ線とを含み、複数のデータ線は、Ｍ本のデータ線を有する第１のグループとＮ本（但し、Ｍ，Ｎの各々は自然数である）のデータ線を有する第２のグループとに分割された画素アレイと、複数のゲート線を所定時間ずつ順次選択し、選択したゲート線に対応する各画素表示回路を活性化させる垂直走査回路と、垂直走査回路によって１本のゲート線が選択されている間に、第１のグループのＭ本のデータ線を介して活性化されたＭ個の画素表示回路の各々に画素電位を与える第１の水平走査回路と、その表面に画素アレイ、垂直走査回路および第１の水平走査回路が形成された第１の絶縁基板と、第１の水平走査回路を覆うようにして第１の絶縁基板の表面に実装された第２の絶縁基板と、第２の絶縁基板の表面に形成され、垂直走査回路によって１本のゲート線が選択されている間に、第２のグループのＮ本のデータ線を介して活性化されたＮ個の画素表示回路の各々に画素電位を与える第２の水平走査回路とを備えたものである。
【０００８】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１によるカラー液晶表示装置の構成を機能的に示すブロック図である。図１において、このカラー液晶表示装置は、画素アレイ１、垂直走査回路３、水平走査回路７および電源回路１５を備える。
【０００９】
画素アレイ１は、複数行複数列に配置された複数のカラー画素２と、各行に対応して設けられたゲート線ＧＬと、各列に対応して設けられたＲ，Ｇ，Ｂ用の３本のデータ線ＤＬとを含む。
【００１０】
図２は、１つのカラー画素２の構成を示す回路図である。図２において、カラー画素２は、Ｒ，Ｇ，Ｂ用の３つの副画素２０を含む。３つの副画素２０には、それぞれＲ，Ｇ，Ｂ用のフィルタ（図示せず）が設けられている。３本のデータ線ＤＬには、それぞれＲ，Ｇ，Ｂ用の階調電位ＶＲ，ＶＧ，ＶＢが与えられる。
【００１１】
副画素２０は、Ｎ型ＴＦＴ（薄膜トランジスタ）２１、液晶セル２２およびキャパシタ２３を含む。Ｎ型ＴＦＴ２１は対応のデータ線ＤＬと液晶セル２の画素電極との間に接続され、そのゲートは対応のゲート線ＧＬに接続される。液晶セル２２の対向電極は、共通電位ＶＣＯＭを受ける。キャパシタ２３は、液晶セル２２の画素電極と共通電位ＶＣＯＭのラインとの間に接続される。
【００１２】
ゲート線ＧＬが選択レベルの「Ｈ」レベルにされると、各Ｎ型ＴＦＴ２１が導通し、３つの液晶セル２２の画素電極はそれぞれＲ，Ｇ，Ｂ用の階調電位ＶＲ，ＶＧ，ＶＢに充電される。液晶セル２２の光透過率は、電極間電圧に応じて変化する。階調電位ＶＲ，ＶＧ，ＶＢの各々のレベルを調整することにより、所望の色および輝度の画素を表示することができる。
【００１３】
図１に戻って、水平走査回路３は、レベルシフタ４、シフトレジスタ５およびドライバ６を含む。レベルシフタ４は、外部から与えられたスタート信号ＳＴＹおよびクロック信号ＣＬＫＹの各々の振幅電圧をたとえば３Ｖから５Ｖに変換してシフトレジスタ５に与える。シフトレジスタ５は、スタート信号ＳＴＹおよびクロック信号ＣＬＫＹに同期して、複数のゲート線ＧＬを１水平期間ずつ順次選択する。ドライバ６は、シフトレジスタ５によって選択されているゲート線ＧＬを選択レベルの「Ｈ」レベルＶＧＨにし、他のゲート線ＧＬを非選択レベルの「Ｌ」レベルＶＧＬにする。
【００１４】
水平走査回路７は、レベルシフタ８、シフトレジスタ９、データラッチ１０，１１、ラダー抵抗１２、マルチプレクサ１３およびアナログアンプ１４を含む。レベルシフタ８は、スタート信号ＳＴＸ、クロック信号ＣＬＫＸ、画像データ信号Ｄ０〜Ｄ５およびラッチ信号ＬＴの各々の振幅電圧をたとえば３Ｖから５Ｖに変換する。シフトレジスタ９は、レベルシフタ８からのスタート信号ＳＴＸおよびクロック信号ＣＬＫＸに同期してデータラッチ１０を制御する。データラッチ１０は、シフトレジスタ９によって制御され、レベルシフタ８からの画像データ信号Ｄ０〜Ｄ５を１データ線ＤＬ分ずつ順次ラッチし、１行分の画素データ信号Ｄ０〜Ｄ５をラッチする。データラッチ１１は、レベルシフタ８からのラッチ信号ＬＴによって制御され、データラッチ１０にラッチされた１行分の画素データ信号Ｄ０〜Ｄ５を１度にラッチする。シフトレジスタ９およびデータラッチ１０，１１は、シリアル／パラレルデータ変換回路を構成している。
【００１５】
ラダー抵抗１２は、高電位ＶＬＨおよび低電位ＶＬＬ間の電圧を分圧して６４の階調電位を生成する。マルチプレクサ１３は、各データ線ＤＬ毎に、データラッチ１１から与えられた画像データ信号Ｄ０〜Ｄ５に従って６４の階調電位のうちのいずれかの階調電位を選択し、選択した階調電位をアナログアンプ１４に与える。アナログアンプ１４は、マルチプレクサ１３から与えられた階調電位をＶＲ，ＶＧまたはＶＢとして各データ線ＤＬに与える。ラダー抵抗１２、マルチプレクサ１３およびアナログアンプ１４は、Ｄ／Ａコンバータを構成している。
【００１６】
電源回路１５は、外部から与えられた電源電位ＶＣＣ、接地電位ＶＳＳおよびクロック信号ＣＬＫに基づいて種々の内部電源電位ＶＤＤ，ＶＳＳ，ＶＧＨ，ＶＧＬ，ＶＣＯＭ，ＶＬＨ，ＶＬＬを生成する。垂直走査回路３および水平走査回路７によって画素アレイ１の全画素２が走査されると、画素アレイ１には１つのカラー画像が表示される。
【００１７】
なお、アナログアンプ１４は、入力電位と等しい電位を出力する電圧フォロアモードで動作し、その入力インピーダンスは出力インピーダンスよりも高い。アナログアンプ１４もＴＦＴで構成されるが、ＴＦＴはしきい値電圧、多数キャリアの移動度などのばらつきが大きいので、アナログアンプ１４はオフセット電圧を有する。したがって、このオフセット電圧を補償するための時間がデータ書込時に必要となる。また、ＴＦＴの動作速度は通常の単結晶基板を用いたトランジスタの動作速度よりも遅いので、データ書込時間の余裕は少ない。このためＴＦＴを用いた液晶表示装置では、書込時間を長くすることができる線順次駆動方式が採用され、シリアル／パラレルデータ変換回路およびＤ／Ａコンバータが用いられる。
【００１８】
図３は、このカラー液晶表示装置の実際の構成を示すブロック図である。図３において、ガラス基板または樹脂基板のような絶縁基板３０の表面に画素アレイ１が配置され、ゲート線ＧＬの一方端部にドライバ６が配置され、ドライバ６に隣接してシフトレジスタ５が配置される。データ線ＤＬの一方端部に基板実装領域３０ａが設けられ、その上に絶縁基板３１が実装される。ドライバ６および基板実装領域３０ａに隣接して電源回路１５が配置され、シフトレジスタ５に隣接してレベルシフタ４が配置される。なお、絶縁基板３０，３１上の回路はポリシリコンで形成される。
【００１９】
絶縁基板３０の一辺に沿って複数の外部端子３２が形成され、各外部端子３２はアルミ配線３３を介して対応の回路に接続されている。複数の外部端子３２はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）を介してコントローラに接続され、各外部端子３２はコントローラから信号あるいは電位を受ける。クロック信号ＣＬＫＹおよびスタート信号ＳＴＹをそれぞれ受ける２つの外部端子３２はレベルシフタ４に接続される。クロック信号ＣＬＫ、電源電位ＶＣＣおよび接地電位ＶＳＳを受ける３つの外部端子３２は電源回路１５に接続される。データ信号Ｄ０〜Ｄ５、ラッチ信号ＬＴ、スタート信号ＳＴＸおよびクロック信号ＣＬＫＸをそれぞれ受ける９個の外部端子３２は基板実装領域３０ａに接続される。
【００２０】
図４は、基板実装領域３０ａを示すブロック図、図５は絶縁基板３１の表面（絶縁基板３０の表面に対向する面）を示すブロック図である。図４および図５を参照して、水平走査回路７は、奇数列のデータ線ＤＬを駆動する奇数データ線駆動回路３５と、偶数列のデータ線ＤＬを駆動する偶数データ線駆動回路４１とに分割される。
【００２１】
奇数データ線駆動回路３５は、図１のシフトレジスタ９、データラッチ１０，１１、マルチプレクサ１３およびアナログアンプ１４のうちの奇数列に対応する部分と、レベルシフタ８およびラダー抵抗１２を含む。偶数データ線駆動回路４１は、図１のシフトレジスタ９、データラッチ１０，１１、マルチプレクサ１３およびアナログアンプ１４のうちの偶数列に対応する部分と、レベルシフタ８およびラダー抵抗１２を含む。
【００２２】
奇数データ線駆動回路３５は基板実装領域３０ａの中央部に配置され、偶数データ線駆動回路４１は絶縁基板３１の中央部に配置される。基板実装領域３０ａにおいて、奇数データ線駆動回路３５と９個の外部端子３２との間に９個のパッド３４が配置され、奇数データ線駆動回路３５と画素アレイ１との間に複数のパッド３６が配置される。９個のパッド３４は、それぞれデータ信号Ｄ０〜Ｄ５、ラッチ信号ＬＤ、スタート信号ＳＴＸおよびクロック信号ＣＬＫＸ用の９個の外部端子３２に対応して設けられる。各パッド３４は、アルミ配線３３を介して対応の外部端子３２に接続されるとともに、奇数データ線駆動回路３５に接続される。
【００２３】
複数のパッド３６は、全データ線ＤＬのうちの偶数列のデータ線ＤＬにそれぞれ対応して設けられる。各パッド３６は、対応のデータ線ＤＬに接続される。全データ線ＤＬのうちの奇数列のデータ線ＤＬは、複数のパッド３６の間を通過して奇数データ線駆動回路３５に接続される。
【００２４】
奇数データ線駆動回路３５は、３つの外部端子３２および３つのパッド３４を介して与えられたスタート信号ＳＴＸ、クロック信号ＣＬＫＸおよびラッチ信号ＬＴに同期して動作し、６つの外部端子３２および６つのパッド３４を介して与えられた画像データ信号Ｄ０〜Ｄ５に従って、奇数列のデータ線ＤＬに階調電位ＶＲ１，ＶＧ１，ＶＢ１，ＶＲ３，ＶＧ３，ＶＢ３，…，ＶＲｎ−１，ＶＧｎ−１，ＶＢｎ−１（但し、ｎは偶数である）を与える。
【００２５】
一方、絶縁基板３１の表面において、偶数データ線駆動回路４１の下側に９つのパッド４０が配置され、偶数データ線駆動回路４１の上側に複数のパッド４２が配置されている。パッド４０，４２の各々は、偶数データ線駆動回路４１に接続されている。絶縁基板３１の表面を絶縁基板３０の表面に向けて絶縁基板３１を基板実装領域３０ａに実装し、９つのパッド４０をそれぞれ９つのパッド３４に接合するとともに、複数のパッド４２をそれぞれ複数のパッド３６に接合する。
【００２６】
偶数データ線駆動回路４１は、３つの外部端子３２、３つのパッド３４および３つのパッド４０を介して与えられたスタート信号ＳＴＸ、クロック信号ＣＬＫＸおよびラッチ信号ＬＴに同期して動作し、６つの外部端子３２、６つのパッド３４および６つのパッド４０を介して与えられた画像データ信号Ｄ０〜Ｄ５に従って、複数のパッド４２および複数のパッド３６を介して偶数列のデータ線ＤＬに階調電位ＶＲ２，ＶＧ２，ＶＢ２，ＶＲ４，ＶＧ４，ＶＢ４，…，ＶＲｎ，ＶＧｎ，ＶＢｎを与える。
【００２７】
図６は、パッド同士の接合方法を示す断面図である。絶縁基板３０の基板実装領域３０ａに絶縁基板３１が回路側表面を下向きにしてマウントされる。絶縁基板３０側のパッド３４と絶縁基板３１側のパッド４０とはバンプ（導電性突起物）４３を介して接合される。パッド３６と４２も同様に接合される。絶縁基板３０と３１は、樹脂４４によって接着される。図７に示すように、パッド３４と４０を金属粒子４５を介して接合してもよい。
【００２８】
この実施の形態１では、水平走査回路７を奇数データ線駆動回路３５と偶数データ線駆動回路４１に分割し、偶数データ線駆動回路４１を絶縁基板３１に形成し、絶縁基板３１を奇数データ線駆動回路３５を覆うようにして絶縁基板３０の基板実装領域３０ａにマウントするので、装置寸法の小型化を図ることができる。
【００２９】
図８は、この実施の形態１の比較例を示すブロック図である。この比較例では、水平走査回路７が奇数データ線駆動回路７ａと偶数データ線駆動回路７ｂに分割され、奇数データ線駆動回路７ａが画素アレイ１の図中下側に配置され、偶数データ線駆動回路７ｂが画素アレイ１の図中上側に配置される。ラダー抵抗１２は、２つの駆動回路７ａと７ｂで共用されている。この変更例では、装置の上下方向の寸法が長くなり、小型の携帯電話機に搭載することはできない。
【００３０】
なお、この実施の形態１では、奇数データ線駆動回路３５および偶数データ線駆動回路４１の各々にレベルシフタ８およびラダー抵抗１２を設けたが、２つの駆動回路３５，４１でレベルシフタ８およびラダー抵抗１２のうちの少なくとも一方を共用する構成にしてもよい。
【００３１】
また、水平走査回路７を奇数列に対応する部分と偶数列に対応する部分に分割したが、水平走査回路７をどのように分割してもよいことはいうまでもない。たとえば、２つの駆動回路にデータ線ＤＬを２本ずつ交互に接続してもよい。
【００３２】
また、図９は、この実施の形態１の変更例を示すブロック図であって、図４と対比される図である。図９を参照して、この変更例では、複数のパッド３６は、互いに平行な２本の直線上に所定のピッチで交互に配置され、２行目のパッド３６に接続されるデータ線ＤＬは１行目のパッド３６の間を通過している。パッド３６に対応する図５のパッド４２も同様に千鳥状に配置される。この変更例では、パッド３６の寸法を大きくすることができるので、絶縁基板３１を絶縁基板３０に容易に実装することができる。
【００３３】
［実施の形態２］
図１０は、この発明の実施の形態２によるカラー画像表示装置の構成を示すブロック図であって、図１と対比される図である。図１０を参照して、このカラー画像表示装置が図１のカラー液晶表示装置と異なる点は、画素アレイ１および水平走査回路７がそれぞれ画素アレイ５１および水平走査回路５３で置換されている点である。
【００３４】
画素アレイ５１は、画素アレイ１のカラー画素２をカラー画素５２で置換したものである。カラー画素５２は、Ｒ，Ｇ，Ｂ用の３つの副画素６０を含む。副画素６０は、図１１に示すように、キャパシタ６１、Ｎ型ＴＦＴ６２，６３、Ｐ型ＴＦＴ６４，６５およびＥＬ（エレクトロルミネッセンス）素子６６を含む。Ｐ型ＴＦＴ６４，６５およびＥＬ素子６６は、電源電位ＶＤＤのラインと接地電位ＶＳＳのラインとの間に直列接続される。Ｎ型ＴＦＴ６２はデータ線ＤＬとＰ型ＴＦＴ６４のゲート（ノードＮ６１）との間に接続され、Ｎ型ＴＦＴ６３はノードＮ６１とＰ型ＴＦＴ６４のドレインとの間に接続される。Ｎ型ＴＦＴ６２，６３のゲートは、共にゲート線ＧＬに接続される。キャパシタ６１は、電源電位ＶＤＤのラインとノードＮ６１との間に接続される。
【００３５】
ゲート線ＧＬが選択レベルの「Ｈ」レベルに立上げられると、Ｎ型ＴＦＴ６２，６３が導通し、Ｐ型ＴＦＴ６５が非導通になる。これにより、Ｐ型ＴＦＴ６４がダイオード接続され、画像データ信号Ｄ０〜Ｄ５に応じたレベルの電流が電源電位ＶＤＤのラインからＰ型ＴＦＴ６４、Ｎ型ＴＦＴ６３，６２およびデータ線ＤＬを介して電流源５４に流れ、その電流に応じたレベルの電位にノードＮ６１が充電される。ゲート線ＧＬが非選択レベルの「Ｌ」レベルに立下げられると、Ｎ型ＴＦＴ６２，６３が非導通になるとともにＰ型ＴＦＴ６５が導通し、Ｐ型ＴＦＴ６４，６５およびＥＬ素子６６にはノードＮ６１の電位に応じたレベルの電流が流れる。ＥＬ素子６６は、その電流に応じた光強度で発光する。
【００３６】
図１０に戻って、水平走査回路５３は、図１の水平走査回路７のラダー抵抗１２、マルチプレクサ１３およびアナログアンプ１４を電流源５４で置換したものである。電流源５４は、各データ線ＤＬ毎に、データラッチ１１から与えられたデータ信号Ｄ０〜Ｄ５をアナログ電流に変換し、そのアナログ電流をデータ線ＤＬに流す。
【００３７】
この実施の形態２でも、実施の形態１と同様に、水平走査回路５３を奇数データ線駆動回路と偶数データ線駆動回路に分割し、偶数データ線駆動回路を副絶縁基板に形成し、その副絶縁基板を奇数データ線駆動回路を覆うようにして主絶縁基板の基板実装領域に実装することにより、装置寸法の小型化を図ることができる。
【００３８】
なお、以上の実施の形態１，２では、液晶セル２２、ＥＬ素子６６を用いた画像表示装置について説明したが、この発明は他のどのような電気−光変換素子を用いた画像表示装置にも適用可能であることはいうまでもない。
【００３９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４０】
【発明の効果】
以上のように、この発明に係る画像表示装置では、複数行複数列に配置され、各々が画素電位に応じた画素を表示する複数の画素表示回路と、それぞれ複数行に対して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のデータ線とを含み、複数のデータ線は、Ｍ本のデータ線を有する第１のグループとＮ本のデータ線を有する第２のグループとに分割された画素アレイと、複数のゲート線を所定時間ずつ順次選択し、選択したゲート線に対応する各画素表示回路を活性化させる垂直走査回路と、垂直走査回路によって１本のゲート線が選択されている間に、第１のグループのＭ本のデータ線を介して活性化されたＭ個の画素表示回路の各々に画素電位を与える第１の水平走査回路と、その表面に画素アレイ、垂直走査回路および第１の水平走査回路が形成された第１の絶縁基板と、第１の水平走査回路を覆うようにして第１の絶縁基板の表面に実装された第２の絶縁基板と、第２の絶縁基板の表面に形成され、垂直走査回路によって１本のゲート線が選択されている間に、第２のグループのＮ本のデータ線を介して活性化されたＮ個の画素表示回路の各々に画素電位を与える第２の水平走査回路とが設けられる。したがって、第１および第２の水平走査回路をそれぞれ第１および第２の絶縁基板表面に形成し、第２の絶縁基板を第１の絶縁基板１に実装するので、１枚の絶縁基板表面において第１および第２の水平走査回路を画素アレイの上下に配置していた従来に比べ、装置寸法が小さくて済む。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるカラー液晶表示装置の構成を機能的に示すブロック図である。
【図２】図１に示したカラー画素の構成を示す回路図である。
【図３】図１に示したカラー液晶表示装置の実際の構成を示すブロック図である。
【図４】図３に示した基板実装領域を示すブロック図である。
【図５】図３に示した絶縁基板３１の表面を示すブロック図である。
【図６】絶縁基板３１の実装方法を説明するための断面図である。
【図７】絶縁基板３１の実装方法を説明するための他の断面図である。
【図８】実施の形態１の比較例を示すブロック図である。
【図９】実施の形態１の変更例を示すブロック図である。
【図１０】この発明の実施の形態２によるカラー画像表示装置の構成を機能的に示すブロック図である。
【図１１】図１０に示したカラー画素に含まれる副画素の構成を示す回路図である。
【符号の説明】
１，５１  画素アレイ、２，５２  カラー画素、ＧＬ  ゲート線、ＤＬ  データ線、３  垂直走査回路、４，８  レベルシフタ、５，９  シフトレジスタ、６ドライバ、７，５３  水平走査回路、１０，１１  データラッチ、１２  ラダー抵抗、１３  マルチプレクサ、１４  アナログアンプ、１５  電源回路、２０，６０  副画素、２１，６２，６３  Ｎ型ＴＦＴ、２２  液晶セル、２３，６１キャパシタ、３０，３１  絶縁基板、３２  外部端子、３３  アルミ配線、３４，３６，４０，４２  パッド、３５  奇数データ線駆動回路、４１  偶数データ線駆動回路、４３  バンプ、４５  金属粒子、５４  電流源、６４，６５  Ｐ型ＴＦＴ、６６  ＥＬ素子。
【図１】
2004354573.tif 000003
【図２】
2004354573.tif 000004
【図３】
2004354573.tif 000005
【図４】
2004354573.tif 000006
【図５】
2004354573.tif 000007
【図６】
2004354573.tif 000008
【図７】
2004354573.tif 000009
【図８】
2004354573.tif 000010
【図９】
2004354573.tif 000011
【図１０】
2004354573.tif 000012
【図１１】
2004354573.tif 000013