(57)【要約】【課題】エピタキシャル層を用いることなく、また特別な装置を用いることなく、基板の深い位置にオーバーフローバリアを形成し、低コストで感度及び画質を向上する。【解決手段】第１導電型半導体基板２の裏面側（受光面と反対側の面）の一部を削除し、約１５μｍの膜厚を有する薄膜化部２Ａを形成し、この薄膜化部２Ａの裏面から約４μｍの位置にイオン注入法を用いて第２導電型半導体領域（第１のＰ型半導体ウェル領域）４を形成する。この第１のＰ型半導体ウェル領域４によって第１導電型半導体基板２の深い位置にオーバーフローバリアを形成する。また、第１導電型半導体基板２の表面側を素子形成領域とし、受光部１１、垂直転送レジスタ１２、読み出しゲート部１３等を形成するとともに、その上面にゲート絶縁膜１５、転送電極１６、遮光膜１７、層間絶縁膜１８等を形成する。【選択図】　　　　図１
2004079657.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板と、
前記第１導電型半導体基板の表面側に設けられ、固体撮像素子を構成する各素子を形成するための素子形成領域と、
前記１導電型半導体基板中に設けられ、前記固体撮像素子のオーバーフローバリアとして機能する第２導電型半導体領域とを有する固体撮像素子の製造方法であって、
前記第１導電型半導体基板の裏面側から前記第２導電型半導体領域を形成するためのイオン注入を行う、
ことを特徴とする固体撮像素子の製造方法。
【請求項２】
前記イオン注入を行う前に、前記第１導電型半導体基板を薄膜化することを特徴とする請求項１記載の固体撮像素子の製造方法。
【請求項３】
前記第１導電型半導体基板を全体的に薄膜化することを特徴とする請求項２記載の固体撮像素子の製造方法。
【請求項４】
前記第１導電型半導体基板を局部的に薄膜化することを特徴とする請求項２記載の固体撮像素子の製造方法。
【請求項５】
前記第１導電型半導体基板を構成する半導体ウェーハに複数の固体撮像素子を形成する場合に、前記固体撮像素子の形成領域に対応して前記第１導電型半導体基板を局部的に薄膜化することを特徴とする請求項２記載の固体撮像素子の製造方法。
【請求項６】
前記第１導電型半導体基板を２０μｍ以下の厚さに薄膜化することを特徴とする請求項２記載の固体撮像素子の製造方法。
【請求項７】
前記第１導電型半導体基板に対して前記第２導電型半導体領域を形成する深さ位置が前記素子形成領域の表面から赤外線が十分に吸収される深さより深い位置であることを特徴とする請求項１記載の固体撮像素子の製造方法。
【請求項８】
前記第２導電型半導体領域を形成する深さ位置が前記素子形成領域の表面から６μｍから１０μｍまでの深さ位置であることを特徴とする請求項７記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の表面側に複数の光電変換素子を形成するとともに、基板中に光電変換素子から溢れた過剰電荷の排出を制御するためのオーバーフローバリアを設けた、いわゆる縦型オーバーフロードレイン方式の固体撮像素子の製造方法に関する。
【０００２】
【従来の技術】
従来の縦型オーバーフロードレイン方式の固体撮像素子として、例えば本件出願人による特開平９−３３１０５８号公報に開示されるように、オーバーフローバリアを基板の深い位置に形成したものが知られている。
この固体撮像素子は、感度の向上（特に赤外領域に感度をもたせる）ことを目的として、以下のような構成を採用したものである。
これは、まず最下層の第１導電型半導体基板上に第２導電型半導体領域を形成し、この第２導電型半導体領域上に、この第２導電型半導体領域よりも低濃度で赤外線が十分吸収され得る厚さの第１導電型、第２導電型、または真正半導体による素子形成領域を設け、この素子形成領域の上層に光電変換素子等を形成したものである。
【０００３】
そして、この固体撮像素子では、第２導電型半導体領域を部分的なイオン注入によって例えば１０１４から１０１６ｃｍ−３までの不純物濃度で形成し、また、素子形成領域はエピタキシャル層によって形成している。
このような固体撮像素子では、第２導電型半導体領域上に、この第２導電型半導体領域よりも低濃度で赤外線が十分吸収され得る厚さの素子形成領域を設けることにより、第２導電型半導体領域がいわゆるオーバーフローバリア領域となり、オーバーフローバリアを赤外線が十分吸収され得る深さまで形成することができ、高感度化が達成されることになる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記固体撮像素子では、第２導電型半導体領域をイオン注入によって部分的に形成し、この第２導電型半導体領域の上にエピタキシャル層による素子形成領域を設けることから、様々な半導体形成工程での汚染（特にＮ化汚染）の影響を受け、所望の不純物分布（プロファイル）を形成することが困難になる場合がある。
すなわち、第２導電型半導体領域は高抵抗で、その上に、より低濃度のエピタキシャル層を形成することから、第２導電型半導体領域の形成工程である、洗浄、酸化、フォトリソグラフィ、イオンインプラテーション、酸化膜剥離等の各工程、及びエピタキシャル層の形成前の洗浄工程でのドーバンド不純物のごく僅かな汚染（実際にはＮ化が支配的）の影響をも大きく受ける。
【０００５】
そして、第２導電型半導体領域と素子形成領域の界面にＮ化による不純物が混入すると、オーバーフローバリア濃度が変動し、固体撮像素子の基板電圧（Ｖｓｕｂ）が大きくばらつく要因となったり、また、固体撮像素子の画素間での混色不良が発生する原因となる。このＮ化対策に関しては様々な装置管理がされているが、１０１４ｃｍ−３レベルと極めて低濃度の汚染を管理することは、現状では難しく、不十分な状況である。
【０００６】
さらに、エピタキシャル層形成温度も１０００°Ｃ以上と高いために、エピタキシャル層形成時に第２導電型半導体領域の不純物がオートドープしたりして、第２導電型半導体領域上の低濃度のエピタキシャル層をＮ化またはＰ化させ、上述した基板電圧の特性悪化や混色不良の原因となっている。これらに対しては、低温エピタキシャル成長や減圧エピタキシャル成長等の手法により改善できるが、必ずしも十分なレベルではない。
また、当然であるが、エピタキシャル層を形成することは、新たにエピタキシャル装置が必要となり、コストアップにもなってしまう。
【０００７】
一方、エピタキシャル層を用いないで、この第２導電型半導体領域をイオン注入装置にて一気に形成することも考えられるが、近赤外領域に感度を持たせるためには、例えばホウ素（Ｂｏｒｏｎ）を約６μｍから１０μｍまでの深さまで注入する必要があり、これを実現できるイオン注入装置は８ＭｅＶ程度の加速エネルギが必要であるが、現状で生産用に市販されている装置ではなく、特注で作製すれば膨大な費用がかかる。また、仮に作製できたとしても、使用するマスク材の開発や、注入時のダメージや金属汚染等に起因する固体撮像素子の暗電流や白キズ欠陥の悪化が懸念される。
【０００８】
そこで本発明の目的は、エピタキシャル層を用いることなく、また特別な装置を用いることなく、基板の深い位置にオーバーフローバリアを形成することができ、低コストで感度及び画質の向上を実現できる縦型オーバーフロードレイン方式の固体撮像素子の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は前記目的を達成するため、第１導電型半導体基板と、前記第１導電型半導体基板の表面側に設けられ、固体撮像素子を構成する各素子を形成するための素子形成領域と、前記１導電型半導体基板中に設けられ、前記固体撮像素子のオーバーフローバリアとして機能する第２導電型半導体領域とを有する固体撮像素子の製造方法であって、前記第１導電型半導体基板の裏面側から前記第２導電型半導体領域を形成するためのイオン注入を行うことを特徴とする。
また本発明は、前記イオン注入を行う前に、前記第１導電型半導体基板を薄膜化することを特徴とする。
【００１０】
本発明による固体撮像素子の製造方法では、第１導電型半導体基板の裏面側から第２導電型半導体領域を形成するためのイオン注入を行うことにより、従来技術のようなエピタキシャル層を用いることなく、また特別な製造設備を用いることなく、基板の深い位置にオーバーフローバリアを形成することができ、低コストで感度及び画質の向上を実現することができる。
特に、第１導電型半導体基板を適宜薄膜化してイオン注入を行うことにより、さらに容易に所望の深さ位置にオーバーフローバリアを形成することができるようになる。
なお、本発明を限定するものではないが、特に入射光に含まれる赤外光が３μｍ以下の波長である場合に、その赤外光が十分吸収される基板深さよりも深い位置にオーバーフローバリアが形成されていれば、画質向上に寄与する範囲の十分な効果が得られることになる。
【００１１】
【発明の実施の形態】
以下、本発明による固体撮像素子の製造方法の実施の形態例について説明する。
図１は、本発明の実施の形態例による固体撮像素子の構成例を示す断面図であり、図１（Ａ）は固体撮像素子の１つの画素部の積層構造（例えば図１（Ｂ）に示す円ａの拡大図）を示し、図１（Ｂ）は１つの固体撮像素子の全体的な積層構造を示す断面図である。
この固体撮像素子１は、図１（Ｂ）に示すように、第１導電型（本例ではＮ型）シリコンからなる半導体基板２の裏面側（受光面と反対側の面）の一部を削除し、図１の例では約１５μｍの膜厚を有する薄膜化部２Ａを形成し、この薄膜化部２Ａの裏面から約４μｍの位置にイオン注入法を用いて第２導電型（本例ではＰ型）の半導体領域（第１のＰ型半導体ウェル領域）４を形成したものである。なお、この第１のＰ型半導体ウェル領域４が、いわゆるオーバーフローバリア領域となるものである。
【００１２】
そして、半導体基板２の表面側を素子形成領域２Ｂとし、この素子形成領域２Ｂに図１（Ａ）に示すように、フォトダイオード（光電変換素子）を構成するＮ型不純物拡散領域６及びＰ型正電荷蓄積領域７と、垂直転送レジスタ１２を構成する第２のＰ型半導体ウェル領域８及びＮ型転送チャネル領域９と、画素分離用のＰ＋型チャネルストップ領域１４とを形成している。
また、フォトダイオードと転送レジスタ部の間のＮ型領域が読み出しゲート部１３となっている。
【００１３】
また、半導体基板２の上面にはゲート絶縁膜１５が形成され、このゲート絶縁膜１５を介して例えばポリシリコン膜よりなる転送電極１６が形成され、その上層に層間絶縁膜１８を介して例えばアルミ等の遮光膜１７が形成されている。
転送電極１６は、第２のＰ型半導体ウェル領域８及びＮ型転送チャネル領域９の上層に対応して形成されており、第２のＰ型半導体ウェル領域８及びＮ型転送チャネル領域９によって構成される垂直転送レジスタ１２に駆動パルス電圧を印加することにより、フォトダイオードから読み出された信号電荷を垂直方向（図１の紙面方向）に転送するものである。
【００１４】
また、遮光膜１７には、Ｎ型不純物拡散領域６及びＰ型正電荷蓄積領域７の上層に対応する領域に開口部１７Ａを有し、この開口部１７Ａを通してＰ型正電荷蓄積領域７に光を入射させる受光部１１を構成している。また、遮光膜１７は、受光部１１以外の領域を遮光し、垂直転送レジスタ１２に対する光の入射を防止している。
遮光膜１７の開口部１７Ａより入射した光がＰ型正電荷蓄積領域７及びＮ型不純物拡散領域６を通過することにより、光電変換によって正孔と電子に分離され、正孔はＰ型正電荷蓄積領域７側に蓄積され、電子がＮ型不純物拡散領域６側に蓄積される。そして、このＮ型不純物拡散領域６側に蓄積された電子が読み出しゲート部１３の駆動によって所定のタイミングで垂直転送レジスタ１２側に読み出され、転送電極１６の駆動パルスによって順次垂直方向に転送される。なお、図では省略するが、垂直転送レジスタ１２によって転送された信号電荷は、水平転送レジスタによって水平方向に転送され、電荷−電圧変換部を設けた出力部によって電圧信号に変換され、さらに増幅されて出力される。
【００１５】
次に、以上のような固体撮像素子の製造工程について説明する。
上述したように固体撮像素子の感度向上（赤外領域に感度を持たせる）のためには、光電変換が起こる低濃度（Ｎ−型、Ｐ−型または真正）の受光領域を赤外線が十分に吸収され得る厚さ（例えば、６μｍ〜１０μｍ程度）に形成する必要があり、そのためにはオーバーフローバリアを基板の深い位置に形成することが必要となるが、その方法として上記特開平９−３３１０５８号のようにエピタキシャル層を設ける方法では、上述のような種々の問題点が生じることになる。
【００１６】
そこで本実施の形態例では、エピタキシャル層を用いることなく、一般的な装置設備を用いて、基板の深い位置にオーバーフローバリアを形成するために、まず、第１導電型半導体基板２の裏面側（受光面と反対側の面）の一部を削除し、例えば約１５μｍの膜厚を有する薄膜化部２Ａを形成し、この薄膜化部２Ａの裏面から約４μｍの位置にイオン注入法を用いて第２導電型半導体領域（第１のＰ型半導体ウェル領域）４を形成することにより、一般的に提供されている装置設備によって低コストで感度及び画質の向上を実現できる縦型オーバーフロードレイン方式の固体撮像素子を作製するものである。
【００１７】
ここで、通常の生産用に提供される高エネルギイオン注入装置は、３ＭｅＶ程度の加速エネルギしか得られないため、ホウ素の場合、４μｍ程度の深さしか到達できない。したがって、半導体素子の生産に用いられるシリコンウェーハの厚みが２００ｍｍφウェーハで７５０μｍ程度と厚いので、基板表面から１０μｍ程度の深さにオーバーフローゲートを形成するためには、１５μｍ程度まで薄くしなければならないことになる。
【００１８】
また、シリコンウェーハ全体を薄くする方法もあるが、この場合には、半導体プロセス装置に対応する強度がなくなってしまう。そこで、本例では、ウェーハの一部を局所的に薄膜化し、十分な強度を維持しつつ、各工程を行う。ただし、この場合にも、予め市販のウェーハを半導体プロセスに耐え得る最小限の板厚（例えば、５００μｍ程度）にしておくことも可能である。さらに、局所的に薄膜化する場合も、ウェーハの周辺部のみを除いて全体を薄膜化するか、あるいは、素子チップの有効部のみを薄膜化するかは、どちらでもよく、以下に説明する製造方法の具体例では、素子チップの有効部のみを薄膜化する場合を例に説明する。
【００１９】
図２及び図３は、本例における固体撮像素子の製造方法を用いた各工程（Ａ）〜（Ｈ）の積層構造を示す断面図である。なお、図２ではウェーハ全体の状態を示し、図３は１つの画素の状態を示している。
まず、図２（Ａ）に示すように、第１導電型（例えばＮ型、４０〜５０Ωｃｍ、２００ｍｍφシリコンＭＣＺ（Ｍａｇｎｅｔｉｃ　ｆｉｅｌｄ　Ｃｚｏｃｈｒａｌｓｋｉ））の半導体基板２を用意する。なお、本例では、Ｎ型、４０〜５０Ωｃｍの基板を用いたが、より受光部の空乏層を伸ばすためには、さらに高抵抗の基板が望ましく、できれば濃度で１０ｅ１４ｃｍ−３以下（比抵抗＞５００Ωｃｍ程度）が好ましい。また、ここでＭＣＺウェーハを用いるのは、ドーパント濃度ムラ（Ｓｔｒｉａｔｉｏｎ　）に起因する画像コントラストムラを低減するためであるが、ここにエピタキシャルウェーハを用いてもよい。本例では、この２００ｍｍφシリコンウェーハとして、約６００μｍ厚のものを使用している。
【００２０】
次に図２（Ｂ）に示すように、第１導電型の半導体基板２の裏面の固体撮像素子を形成するための有効領域を残すようにマスク層３でパターニングを行い、シリコンエッチング法によって有効領域のシリコン膜厚が１５μｍ程度になるまで薄膜化する。具体的には、ドライエッチング法とウエットエッチング法を用いている（図２（Ｃ））。
続いて、図２（Ｄ）に示すように、半導体基板２の裏面からホウ素を３ＭｅＶで約１ｅ１１ｃｍ−２注入し、裏面側から約４μｍの深さ（表面からは約１０μｍの深さ）に第１のＰ型半導体ウェル層４を形成する。この時にマスク層３を残しても除去しても構わない。
この後、図２（Ｅ）に示すように、マスク層３を除去する。
【００２１】
続いて、図３に示す工程によって固体撮像素子を形成する。
まず、図３（Ｆ）に示すように、Ｎ−型の半導体領域２の表面に選択的なイオン注入を行い、第２のＮ型半導体ウェル領域８及びＮ型の転送チャネル領域９を形成し、さらにＰ型のチャネルストップ領域１４を形成後、ゲート絶縁膜１５をウェーハ全面に形成する。
次に、図３（Ｇ）に示すように、転送チャネル領域９、チャネルストップ領域１４、及び読み出しゲート部１３上に、ゲート絶縁膜１５を介してポリシリコン膜からなる転送電極１６のパターンを形成する。
また、フォトダイオードを構成するＮ−型の不純物拡散領域６及びＰ＋型の正電荷蓄積領域７を形成する。
次に、図３（Ｈ）に示すように、層間絶縁膜１８を形成し、その上に開口部１７Ａを有する遮光膜１７を形成し、図１に示す固体撮像素子を形成する。
【００２２】
以上のように本例の固体撮像素子の製造方法では、固体撮像素子の感度向上（赤外領域に感度を持たせること）を、一般的に提供されているイオン注入装置や半導体製造装置によって安価に作製することが可能となる。
すなわち、エピタキシャル層を用いずに、第１導電型半導体基板の裏面側からオーバーフローバリアとなる第２導電型半導体領域をイオン注入で形成するものであり、この際に、通常のシリコンウェーハの厚みでは所望の領域に第２導電型半導体領域を形成するのが困難であるため、第１導電型半導体基板（ウェーハ）の裏面全体または局部領域を、基板裏面から約１５μｍ程度に薄膜化し、基板表面から６〜１０μｍ程度の深い領域に第２導電型半導体領域を形成できる。
これにより、オーバーフローバリアを赤外線が十分吸収され得る深さに形成することができ、赤外領域に感度を有する固体撮像素子を安価に提供することが可能となる。
【００２３】
なお、本発明の固体撮像素子は、上述した実施の形態例に限定されるものではなく、さらに変形が可能である。例えば、さらなる高感度化のために、Ｎ−型の不純物拡散領域６を１段でなく、複数段で構成した固体撮像素子や、暗電流や白キズ欠陥低減のために、様々なゲッタリング技術を有する固体撮像素子、さらにＣＣＤ固体撮像素子に限らず、ＣＭＯＳセンサ型の固体撮像素子や増幅型固体撮像素子等にも同様に適用できるものである。
また、上述した実施の形態例では、半導体基板を１５μｍに薄膜化して裏面からイオン注入を行ったが、例えば２０μｍに薄膜化した場合でも、一般的なイオン注入装置で所望の深さにオーバーフローバリアを形成することが可能であるので、本発明において半導体基板を薄膜化する範囲としては、２０μｍ以下が好ましいものとする。
【００２４】
【発明の効果】
以上説明したように本発明の固体撮像素子の製造方法では、第１導電型半導体基板の裏面側から第２導電型半導体領域を形成するためのイオン注入を行うことにより、従来技術のようなエピタキシャル層を用いることなく、また特別な製造設備を用いることなく、基板の深い位置にオーバーフローバリアを形成することができ、低コストで感度及び画質の向上を実現することができる。
特に、第１導電型半導体基板を適宜薄膜化してイオン注入を行うことにより、さらに容易に所望の深さ位置にオーバーフローバリアを形成することができるようになる。
【図面の簡単な説明】
【図１】本発明の実施の形態例による固体撮像素子の構成例を示す断面図である。
【図２】図１に示す固体撮像素子の製造方法を用いた各工程の積層構造を示す断面図である。
【図３】図１に示す固体撮像素子の製造方法を用いた各工程の積層構造を示す断面図である。
【符号の説明】
１……固体撮像素子、２……第１導電型半導体基板、４……第２導電型半導体領域、６……Ｎ型不純物拡散領域、７……Ｐ型正電荷蓄積領域、８……第２のＰ型半導体ウェル領域、９……Ｎ型転送チャネル領域、１１……受光部、１２……垂直転送レジスタ、１３……読み出しゲート部、１４……Ｐ＋型チャネルストップ領域、１５……ゲート絶縁膜、１６……転送電極、１７……遮光膜、１８……層間絶縁膜。
【図１】
2004079657.tif 000003
【図２】
2004079657.tif 000004
【図３】
2004079657.tif 000005