(57)【要約】【課題】ディザ変換データマトリクスを展開するためのＲＡＭの容量を少なくすることができるようにする。【解決手段】画像形成装置１は、ＣＰＵ２１と、二次元のディザ変換データマトリクスを保持するＲＯＭ２５と、そのディザ変換データマトリクス中の一部のディザ変換データを格納するためのＳＲＡＭ３３と、入力された多階調画像データを走査しながらディザ処理する色変換・ハーフトーニング回路２７とを備える。ＣＰＵ２１は、多階調画像データの各部分の走査が開始されるとき、その部分に適用すべき一部のディザ変換データをＲＯＭ２５から読み出してＳＲＡＭ３３に書き込む。色変換・ハーフトーニング回路２７は、そのＳＲＡＭ３３に格納された一部のディザ変換データを用いて、多階調画像データをディザ処理する。【選択図】        図１
2004274507.tif 000002
【特許請求の範囲】
【請求項１】
多階調画像データを走査しながらディザ処理によって面積階調化画像データに変換して画像形成を行う画像形成装置において、
二次元のディザ変換データマトリクスを保持するＲＯＭと、
前記ディザ変換データマトリクス中の一部のディザ変換データを格納するためのＲＡＭと、
多階調画像データを走査しながら、前記ＲＡＭに格納された前記一部のディザ変換データを用いて前記多階調画像データをディザ処理するディザ処理回路と
を備え、
前記ディザ処理回路は、前記多階調画像データの各部分の走査を開始するとき、その部分に適用すべき一部のディザ変換データを前記ＲＯＭから読み出して前記ＲＡＭに書き込み、前記ＲＡＭ内のディザ変換データとは別のディザ変換データを適用すべき別の部分の走査に移ろうとする都度、前記ＲＯＭから前記別のディザ変換データを読み出して前記ＲＡＭ内のディザ変換データと前記読み出した別のディザ変換データとを入れ替える、
画像形成装置。
【請求項２】
前記ディザ変換データマトリクスは、主走査方向及び副走査方向に二次元的に配列された複数の画素にそれぞれ対応した複数のディザ変換データを持っており、
前記ディザ処理回路は、前記多階調画像データをラスタ走査するようになっており、ラスタ走査を開始するとき、そのラスタ走査を開始しようとしているラスタラインに対応するディザ変換データを前記ＲＯＭから選択的に読み出して前記ＲＡＭに格納する、
請求項１記載の画像形成装置。
【請求項３】
前記ディザ処理回路は、前記ＲＡＭに格納されたディザ変換データを、前記多階調画像データの前記ラスタラインに相当する部分のディザ処理が完了するまで繰り返し使用する、
請求項２記載の画像形成装置。
【請求項４】
前記ＲＯＭは、複数種類のディザ変換データマトリクスを保持しており、
前記ディザ処理回路は、前記多階調画像データの特性、及び／又は、所定の印刷パラメータに基づいて、前記複数種類のディザ変換データマトリクスから１種類のディザ変換データマトリクスを選択し、前記選択した１種類のディザ変換データマトリクスから、前記一部のディザ変換データを読み出す、
請求項１記載の画像形成装置。
【請求項５】
前記多階調画像データの特性とは、画像データの種類、サイズ及び解像度のうちの少なくとも１つである、
請求項４記載の画像形成装置。
【請求項６】
前記印刷パラメータとは、印刷モード、印刷解像度、印刷画質、及び印刷媒体の種類のうちの少なくとも１つである、
請求項４記載の画像形成装置。
【請求項７】
前記一部のディザ変換データを、前記多階調画像データの走査部分に適用する際の適用位置の相対的なずれの程度を表すオフセット値を設定するオフセット設定手段を更に有し、
前記ディザ処理回路は、前記設定されたオフセット値に基づいて、以下の（１）〜（３）の位置、
（１）前記ＲＯＭ内の前記一部のディザ変換データの読出し開始位置、
（２）前記ＲＯＭから読み出した一部のディザ変換データの前記ＲＡＭへの書き込み開始位置、
（３）前記ＲＡＭに格納された一部のディザ変換データの読出し開始位置、
のいずれかを決定する、
請求項１記載の画像形成装置。
【請求項８】
前記オフセット設定手段は、所定の情報又はタイミングに基づいて、設定する前記オフセット値を変更する、
請求項７記載の画像形成装置。
【請求項９】
前記ＲＯＭには、前記ディザ変換データマトリクスの複数の部分にそれぞれ対応した複数のオフセット値が記録されており、
前記オフセット設定手段が、前記ディザ変換データマトリクスのどの部分のディザ変換データが読み出されるかに基づいて、前記ＲＯＭに記録されている複数のオフセット値から１つのオフセット値を選択して設定する、
請求項７記載の画像形成装置。
【請求項１０】
前記ディザ変換データマトリクスはドット分散型ディザ変換データマトリクスである、
請求項１記載の画像形成装置。
【請求項１１】
前記ＲＡＭは、ＳＲＡＭ又はＳＤＲＡＭである、
請求項１記載の画像形成装置。
【請求項１２】
多階調画像データを走査しながらディザ変換データを使用するディザ処理によって前記多階調画像データを面積階調化画像データに変換して画像形成を行う方法において、
多階調画像データの各部分の走査を開始するとき、二次元のディザ変換データマトリクスを記憶しているＲＯＭから、その部分に適用すべき一部のディザ変換データを読み出すステップと、
前記ＲＯＭから読み出した前記一部のディザ変換データをＲＡＭに書き込むステップと、
前記ＲＡＭに書き込まれた前記一部のディザ変換データを用いて、前記多階調画像データの走査部分をディザ処理するステップと、
前記ＲＡＭ内のディザ変換データとは別のディザ変換データを適用すべき別の部分の走査に移ろうとする都度、前記ＲＯＭから前記別のディザ変換データを読み出して前記ＲＡＭ内のディザ変換データと前記読み出した別のディザ変換データとを入れ替えるステップと
を有する画像形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多階調画像データを走査しながらディザ処理によって面積階調化画像データに変換して画像形成を行う画像形成装置及び方法に関する。
【０００２】
【従来の技術】
本発明の画像形成装置は、ディスプレイ画面に表示する画面を形成する装置や、印刷画像を形成する印刷装置など種々の装置に適用可能であるが、以下、印刷装置を例に採り説明する。
【０００３】
従来、イメージスキャナ、デジタルカメラ、ハードディスク等の外部機器から多階調画像データ（例えば各色２５６階調の画像データ）を入力し、その入力された多階調画像データに対し、色変換処理やハーフトーン処理を施して印刷画像を形成し印刷する印刷装置が知られている。
【０００４】
ハーフトーン処理の一つに、ディザ処理がある。ディザ処理は、一般に、入力された多階調画像に二次元のディザ変換データマトリクスを敷き並べ、各画素に対応したディザ変換データの各ディザ変換データと、多階調画像の各画素の画素データとを比較し、その比較の結果に基づいて、多階調画像を面積階調化画像に変換する処理である。ディザ処理では、ディザ変換データマトリクスの全てが、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等のＲＡＭに展開される（特許文献１の段落４４参照）。
【０００５】
【特許文献１】
特開２００２−１２７５０３号。
【０００６】
【発明が解決しようとする課題】
従来は、ディザ変換データマトリクスの全てがＲＡＭに展開されるため、ＲＡＭの容量は、少なくともディザ変換データマトリクスのデータ量以上である必要がある。そのため、ディザ変換データマトリクスのデータ量が多ければ多いほどＲＡＭの容量を多くする必要がある。これは、資源の節約やコスト低減の観点から問題である。ディザ処理を高速に行う等のためにディザ変換データマトリクスをＳＲＡＭに展開するようにする場合、ＳＲＡＭは高価なので、コストの面で特に問題がある。
【０００７】
従って、本発明の目的は、ディザ変換データマトリクスを展開するためのＲＡＭの容量を少なくすることができるようにすることにある。
【０００８】
【課題を解決するための手段】
本発明に従う装置は、多階調画像データを走査しながらディザ処理によって面積階調化画像データに変換して画像形成を行う画像形成装置であって、二次元のディザ変換データマトリクスを保持するＲＯＭと、前記ディザ変換データマトリクス中の一部のディザ変換データを格納するためのＲＡＭと、多階調画像データを走査しながら、前記ＲＡＭに格納された前記一部のディザ変換データを用いて前記多階調画像データをディザ処理するディザ処理回路とを備える。前記ディザ処理回路は、前記多階調画像データの各部分の走査を開始するとき、その部分に適用すべき一部のディザ変換データを前記ＲＯＭから読み出して前記ＲＡＭに書き込み、前記ＲＡＭ内のディザ変換データとは別のディザ変換データを適用すべき別の部分の走査に移ろうとする都度、前記ＲＯＭから前記別のディザ変換データを読み出して前記ＲＡＭ内のディザ変換データと前記読み出した別のディザ変換データとを入れ替える。
【０００９】
本発明の好適な実施形態では、前記ディザ変換データマトリクスは、主走査方向及び副走査方向に二次元的に配列された複数の画素にそれぞれ対応した複数のディザ変換データを持っており、前記ディザ処理回路は、前記多階調画像データをラスタ走査するようになっており、ラスタ走査を開始するとき、そのラスタ走査を開始しようとしているラスタラインに対応するディザ変換データを前記ＲＯＭから選択的に読み出して前記ＲＡＭに格納する。例えば、前記ディザ処理回路は、前記ＲＡＭに格納されたディザ変換データを、前記多階調画像データの前記ラスタラインに相当する部分のディザ処理が完了するまで繰り返し使用する。
【００１０】
本発明の別の好適な実施形態では、前記ＲＯＭは、複数種類のディザ変換データマトリクスを保持しており、前記ディザ処理回路は、前記多階調画像データの特性、及び／又は、所定の印刷パラメータに基づいて、前記複数種類のディザ変換データマトリクスから１種類のディザ変換データマトリクスを選択し、前記選択した１種類のディザ変換データマトリクスから、前記一部のディザ変換データを読み出す。なお、例えば、前記多階調画像データの特性とは、画像データの種類、サイズ及び解像度のうちの少なくとも１つである。また、例えば、前記印刷パラメータとは、印刷モード、印刷解像度、印刷画質、及び印刷媒体の種類のうちの少なくとも１つである。
【００１１】
本発明のまた別の好適な実施形態では、前記一部のディザ変換データを、前記多階調画像データの走査部分に適用する際の適用位置の相対的なずれの程度を表すオフセット値を設定するオフセット設定手段が更に備えられる。この場合、前記ディザ処理回路は、前記設定されたオフセット値に基づいて、以下の（１）〜（３）の位置、
（１）前記ＲＯＭ内の前記一部のディザ変換データの読出し開始位置、
（２）前記ＲＯＭから読み出した一部のディザ変換データの前記ＲＡＭへの書き込み開始位置、
（３）前記ＲＡＭに格納された一部のディザ変換データの読出し開始位置、
のいずれかを決定する。前記オフセット設定手段は、所定の情報又はタイミングに基づいて、設定する前記オフセット値を変更しても良い（例えば、オフセット手段は、設定されているオフセット値を、ＲＯＭに予め記録されている別のオフセット値に変更しても良いし、或いは、１ラスタラインについてのディザ処理完了後に所定の別のオフセット値に変更しても良い）。また、前記ＲＯＭには、前記ディザ変換データマトリクスの複数の部分に対応した複数のオフセット値が記録されていて、前記オフセット設定手段が、前記ディザ変換データマトリクスのどの部分のディザ変換データが読み出されるかに基づいて、前記ＲＯＭに記録されている複数のオフセット値から１つのオフセット値を選択して設定しても良い。
【００１２】
本発明の更に別の好適な実施形態では、前記ディザ変換データマトリクスはドット分散型ディザ変換データマトリクスである。
【００１３】
本発明の更にまた別の好適な実施形態では、前記ＲＡＭは、ＳＲＡＭ又はＳＤＲＡＭである。
【００１４】
【発明の実施の形態】
図１は、本発明の一実施形態に係る画像形成装置の構成を示すブロック図である。
【００１５】
この実施形態に係る画像形成装置１は、複数の役割、例えば、ホスト装置３の周辺機器としての第１の役割と、スタンドアロン型のマシンとしての第２の役割と、複写装置としての第３の役割とを実行できるようになっているマルチプリンタである。この画像形成装置１は、例えば、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）、ライトシアン（ＬＣ）、ライトマゼンタ（ＬＭ）、ライトイエロー（ＬＹ）の７色のインクを用いてインクジェット方式で印刷することができるようになっている（例えば、その代わりに、電子写真方式で印刷することができるようになっていても良い）。また、この画像形成装置１は、インク滴の吐出量を複数段階に調節すること、換言すれば、紙等の印刷媒体に形成されるドットのサイズを複数段階（例えば、大サイズ、中サイズ、小サイズの３種類）に調節することができるようにもなっている。
【００１６】
この画像形成装置１は、パーソナルコンピュータ等のホスト装置３と所定のインターフェース（例えばシリアル又はパラレルのインターフェースケーブル）を介して接続することができる。また、この画像形成装置１には、図示しないが、メモリカード等の可搬型記録媒体の装着部を有し、ユーザの操作に応答して、そこに装着された可搬型記録媒体から画像データを読み出し印刷することができるようにもなっている。更に、この画像形成装置１は、所定のインターフェース（例えばＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）或いはブルートゥース（商標）等）を介して特定の外部機器（例えばデジタルカメラ、ハードディスク、携帯電話機等）と通信可能に接続することもできる。具体的には、例えば、画像形成装置１は、ＵＳＢを介してデジタルカメラ又はハードディスク等（以下、「ＵＳＢストレージデバイス２３」と称する）と接続することができ、その際、自分がＵＳＢホストとなり、接続相手機器がＵＳＢデバイスとなるようにする。
【００１７】
この画像形成装置１は、第１のＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  ＲＡＭ）１９と、第２のＳＤＲＡＭ１１と、プログラムＲＯＭ２５と、プリンタヘッド４５と、イメージスキャナ９と、ＣＰＵ組込みＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）３９とを備えている。
【００１８】
第１のＳＤＲＡＭ２３には、ＵＳＢストレージデバイス２３から読み出されたデータ（例えば画像ファイル）が格納される。
【００１９】
プログラムＲＯＭ２５には、ＣＰＵ２１の動作のためのコンピュータプログラムや、ディザ処理のための複数種類のディザ変換データマトリクスが格納されている（詳細は後述する）。
【００２０】
第２のＳＤＲＡＭ１１には、種々の領域が確保される。具体的には、例えば、ホスト装置３から受信した印刷ジョブ（多階調画像データを含んだコマンド）を一時格納しておくための受信バッファとしての領域や、ヒープメモリやスタックメモリとして使用されるワーク領域や、色変換及びハーフトーニング後の各色プレーンが格納されるイメージバッファとしての領域等が確保される。
【００２１】
プリンタヘッド４５は、紙、ＯＨＰフィルム等の印刷媒体の搬送路に対向した面に各色用のノズルを多数個有し、ＣＰＵ組込みＡＳＩＣ３９上の後述するヘッド制御ユニット４１の制御の下、紙送り方向と垂直の主走査方向に往復走行しながら、各色のインク滴をその色に対応したノズルから吐出することにより、印刷媒体上に画像を形成する。
【００２２】
イメージスキャナ９は、図示しない原稿台を有し、原稿台に載置された用紙を光学的に読み取ってＣＣＤ（電荷結合素子）１５に蓄えられた電荷を、Ａ／Ｄ変換回路１３によってＡ／Ｄ変換し、Ａ／Ｄ変換されたデータをＡＳＩＣ３９上の後述するスキャナ入力回路１７に入力する。それにより、イメージスキャナ９によって読み取られた原稿の多階調画像データが第２のＳＤＲＡＭ１１に格納される。
【００２３】
ＣＰＵ組込みＡＳＩＣ３９には、ホストインターフェース回路（以下、「ホストＩ／Ｆ」と言う）５、ＣＰＵ２１、ＵＳＢホスト回路２９、ＪＰＥＧ解凍回路３７、ダイレクトアクセスユニット７、スキャナ入力回路１７、色変換・ハーフトーニング回路２７、インターレース回路４３、及びヘッド制御ユニット４１が備えられ、それらはＡＳＩＣ３９上の内部バス４に接続されている。また、その内部バス４には、プログラムＲＯＭ２５及び第１のＳＤＲＡＭ１９も接続されている。
【００２４】
ホストＩ／Ｆ５は、ホスト装置３からのコマンドデータやイメージデータの受信や、ホスト装置３へのステータス情報の送信等、ホスト装置３との双方向通信の制御を行う。
【００２５】
ダイレクトアクセスユニット７は、ホストＩ／Ｆ５がホスト装置３から受信したイメージデータ等を、ホストＩ／Ｆ５から内部バス４を介して受け、そのイメージデータ等を、直接アクセスによりＳＤＲＡＭインターフェース３１を介して第２のＳＤＲＡＭ１１に格納する。
【００２６】
ＳＤＲＡＭインターフェース３１は、第２のＳＤＲＡＭ１１に対するインターフェースであり、データの書き込み又は読み出しの要求ともにアドレスの指定を受け、指定されたアドレスに、要求されたデータを書き込んだり、指定されたアドレスからデータを要求元へ読み出したりする（なお、以下の説明では、第２のＳＤＲＡＭ１１に対するデータの読出し又は書き込みがＳＤＲＡＭインターフェース３１を介して行われることは当然のことなので省略する）。
【００２７】
ＣＰＵ２１は、プログラムＲＯＭ２５に格納されているプログラムコードを読み出し、そのプログラムコードに従った処理を実行する。例えば、ＣＰＵ２１は、色変換・ハーフトーニング回路２７において、ディザ処理が行われるときは、その回路２７内の後述するレジスタやカウンタを初期化したり、ヘッド制御ユニット４１をして、プリンタヘッド４５を走行させるキャリッジ（図示せず）のモータの駆動の制御をせしめたりする。
【００２８】
ＵＳＢホスト回路２９は、ＣＰＵ２１の制御の下、ＵＳＢストレージデバイス２３から１又は複数のデータ（例えばＪＰＥＧ形式の画像ファイル）を読み込み、そのファイルを、内部バス４を介して第１のＳＤＲＡＭ１９に格納する。
【００２９】
ＪＰＧＥ解凍回路３７は、ＣＰＵ２１の制御の下、第１のＳＤＲＡＭ１９から読み出されたＪＰＥＧ形式の画像ファイルを解凍し、解凍して得られた多階調画像データを第２のＳＤＲＡＭ１１に格納する。
【００３０】
スキャナ入力回路１７は、ＣＰＵ２１の制御の下、イメージスキャナ９から入力されて来る各ラスタラインデータを第２のＳＤＲＡＭ１１に格納する。それにより、イメージスキャナ９に読み取られた原稿の多階調画像データが第２のＳＤＲＡＭ１１に格納される。
【００３１】
色変換・ハーフトーニング回路２７は、ＳＲＡＭ３３を有している。この回路２７は、第２のＳＤＲＡＭ１１から多階調画像データを取得し、その多階調画像データに対して色変換処理を行うことで、例えばＲＧＢの多階調画像データから、ＣＭＹＫＬＣＬＭＬＹの多階調画像データを取得し、それを第２のＳＤＲＡＭ１１に格納する。また、この回路２７は、色変換後の多階調画像データを第２のＳＤＲＡＭ１１から取得し、その多階調画像データにハーフトーン処理を施すことで、ＣＭＹＫＬＣＬＭＬＹ７色の印刷イメージデータ（色プレーン）を生成し、それを第２のＳＤＲＡＭ１１に格納する。この回路２７については後に詳述する。
【００３２】
インターレース回路４３は、印刷パラメータの一つとして、インターレース印刷の実行が設定されている場合には、第２のＳＤＲＡＭ１１内の各色プレーンについて、諸情報（例えば、各色毎のノズル数、ヘッド走査回数及びインターレース紙送り量）に基づき、その色プレーンのラスタラインを並び替える。
【００３３】
データ転送ユニット３５は、各色プレーン毎に、その色プレーンの全部又は一部分を第２のＳＤＲＡＭ１１から読み出してヘッド制御ユニット４１に転送する。
【００３４】
ヘッド制御ユニット４１は、プリンタヘッド４５を走行させるキャリッジ（図示せず）のモータの駆動を制御しつつ、データ転送ユニット３５から転送された各色の印刷データに基づいて、インク滴の吐出の有無や、吐出するインク滴の量を制御する。
【００３５】
以上が、本実施形態に係る画像形成装置１の構成である。次に、画像形成装置１に備えられるプログラムＲＯＭ２５のディザ変換データマトリクス、及び色変換・ハーフトーニング回路２７の構成について説明する。
【００３６】
図２は、プログラムＲＯＭ２５内に格納されるディザ変換データマトリクスを示す。
【００３７】
プログラムＲＯＭ２５内には、複数種類の印刷解像度（例えば７２０ｄｐｉと１４４０ｄｐｉの２種類の横方向印刷解像度）にそれぞれ対応した複数種類（例えば２種類）のマトリクスグループ７０、８０が格納されている。
【００３８】
第１の横方向印刷解像度「７２０ｄｐｉ」に対応した第１のマトリクスグループ７０には、２種類以上（例えば２５６種類）の第１のサブマトリクスグループ７３、７３、…が含まれている。各サブマトリクスグループ７３には、Ｃ、Ｍ、Ｙ、Ｋ、ＬＣ、ＬＭ、ＬＹ各色に対応した各色用のディザ変換データマトリクス７１Ｃ、７１Ｍ、…が含まれている。各ディザ変換データマトリクス７１Ｃ、７１Ｍ、…は、階調が上がるにつれてドットが分散した位置に配置されるように作られたドット分散型ディザマトリクスであって、主走査方向及び副走査方向に配列されたｍ行×ｎ列（例えばｍ＝２５６、ｎ＝２５６）のマトリクス、つまりｍ×ｎ画素分のディザ変換データを含んだマトリクスである。各ディザ変換データは、ドットを打つか打たないかを決定するための画素値の閾値データである（閾値データは、１つであっても良いし、例えば、各種ドットサイズ毎に用意されていても良い）。各ディザ変換データは、プログラムＲＯＭ２５の各所定アドレスに対応した場所に格納されており、ディザ変換データマトリクスからは、ラスタライン状に複数のディザ変換データが読み出される。具体的には、例えば、色変換後の多階調画像データのどのラスタラインがラスタ走査されるかということと、設定された後述のオフセット値とに基づいて、プログラムＲＯＭ２５に対して指定されるアドレス（つまりデータの読出し開始位置）が決定される。そして、そのアドレスに対応した場所にあるディザ変換データが初めに読み出され、その後、ラスタライン方向に沿って（例えば主走査方向を左から右にかけて）次々に、同一のラスタライン上にあるディザ変換データが読み出される。読み出されたラスタライン状のディザ変換データは、色変換・ハーフトーニング回路２７内のＳＲＡＭ３３に格納される。
【００３９】
第２の横方向印刷解像度「１４４０ｄｐｉ」に対応した第２のマトリクスグループ８０も、第１のマトリクスグループ７０と略同様である。すなわち、第２のマトリクスグループ８０には、２種類以上（例えば第１のサブマトリクスグループ７３と同数）の第２のサブマトリクスグループ７５、７５、…が含まれている。各サブマトリクスグループ７３には、各色に対応した各色用のディザ変換データマトリクス７７Ｃ、７７Ｍ、…が含まれている。各ディザ変換データマトリクス７７Ｃ、７７Ｍ、…は、階調が上がるにつれてドットが分散した位置に配置されるように作られたドット分散型ディザマトリクスであって、主走査方向及び副走査方向に配列されたｐ行×ｑ列のマトリクス、つまりｐ×ｑ画素分のディザ変換データを含んだマトリクスである。ここで、ｐの値は、例えば、第１のマトリクスグループ７０内のディザ変換データマトリクスの行数ｍと同じ値である。一方、ｑの値は、例えば、ｎ×ｋ、すなわち、第１のマトリクスグループ７０内のディザ変換データマトリクスの列数ｎの値に、第２の横方向印刷解像度を第１の横方向印刷解像度で割った値ｋを掛けた値（例えば、ｑ＝２５６×（１４４０／７２０）＝５１２）である。
【００４０】
以上が、プログラムＲＯＭ２５（以下、単に「ＲＯＭ２５」と言う）内に格納されているディザ変換データマトリクスについての説明である。なお、図示しないが、ＲＯＭ２５内には、ラスタライン状になっている複数のディザ変換データを多階調画像データの走査部分に適用する際の適用位置のずれの程度を表すオフセット値が予め記録されていても良い。そのオフセット値は、例えば、複数種類の印刷解像度（例えば横方向印刷解像度）毎、各マトリクスグループ毎、各サブマトリクスグループ毎、各色のディザ変換データマトリクス毎、或いは各ディザ変換データマトリクスの各ラスタ毎のように規則的に記録されても良いし、必要に応じて不規則に（例えば、或るディザ変換データマトリクスには記録されていても別のディザ変換データマトリクスには記録されていない等のように）記録されても良い。ＲＯＭ２５内に記録するオフセット値は、例えば、製造出荷時に、用意された各ディザ変換データマトリクスを用いて実験を行った結果等に基づいて最適に定められる。
【００４１】
図３は、色変換・ハーフトーニング回路２７の構成を示すブロック図である。
【００４２】
色変換・ハーフトーニング回路２７には、色変換部４７と、ドットサイズ仕分け部４９と、オフセットレジスタ５１と、ＳＲＡＭ３３と、ハーフトーニング回路５５と、ドットカウンタ５７と、割込要求フラグレジスタ５９と、処理要求フラグレジスタ６１とが備えられている。
【００４３】
色変換部４７は、第２のＳＤＲＡＭ１１から読み出された例えばＲＧＢ各色８ビットの多階調画像データを、ＣＭＹＫＬＣＬＭＬＹ各色８ビットの多階調画像データに変換する色変換処理を行う。
【００４４】
ドットサイズ仕分け部４９は、どの入力画素値に対してどのドットサイズを割り当て且つどの出力画素値にするかが表されたドットサイズ仕分けテーブル（これは例えばＲＯＭ２５に格納されている）を取得する。そして、ドットサイズ仕分け部４９は、そのドットサイズ仕分けテーブルと、ＣＭＹＫＬＣＬＭＬＹ各色８ビットの多階調画像データの各入力画素値とに基づいて、その多階調画像データの各画素値を変換すると共に、どのドットサイズで出力するかのコードを割り当て、ＣＭＹＫＬＣＬＭＬＹ各色１２ビットの多階調画像データにして出力する。
【００４５】
オフセットレジスタ５１は、ＣＰＵ２１によってオフセット値が記録されるようになっている。
【００４６】
ＳＲＡＭ３３には、ＣＰＵ２１によってＲＯＭ２５から読み出された１色分の又は各色分の１ラスタライン状になった複数のディザ変換データが格納される。
【００４７】
ハーフトーニング回路５５は、ＳＲＡＭ３３に格納されているラスタライン状の複数のディザ変換データを用いて、ＣＭＹＫＬＣＬＭＬＹ各色１２ビットの多階調画像データの所定のラスタラインの部分をディザ処理する。具体的には、ハーフトーニング回路５５は、ＳＲＡＭ３３内の複数のディザ変換データと、上記１２ビット多階調画像データのターゲットのラスタラインに属する任意部分の複数の画素データとの比較を行い、その比較の結果に基づいて、１２ビットの画素データを２ビットの画素データに変換する（例えば、変換後の画素データにおいて、「１１」は大サイズのドットを打つ、「１０」は中サイズのドットを打つ、「０１」は小サイズのドットを打つ、「００」はドットを打たないことを示す）。ハーフトーニング回路５５は、例えば、多階調画像データの１ラスタラインについてディザ処理が完了するまで、同一の複数のディザ変換データを繰り返し使用する。ハーフトーニング回路５５は、１ラスタラインについてディザ処理が完了したら、後述する割込み要求フラグを割込み要求レジスタ５９にセットする。
【００４８】
ドットカウンタ５７は、ＣＰＵ２１によって、多階調画像データの１ラスタラインに属する画素データの数が設定されるようになっている。
【００４９】
割込要求フラグレジスタ５９には、ハーフトーニング回路５５によって、１ラスタラインについてのディザ処理が完了したことを示し且つＣＰＵ２１に対して割込み要求する旨を表した割込み要求フラグがセットされる。例えば、「１」がセットされているときには、割込み要求フラグが有ることを示し、「０」がセットされているときには、割込み要求フラグが無いことを示す。
【００５０】
処理要求フラグレジスタ６１には、ＣＰＵ２１によって、ハーフトーニング回路５５に対してディザ処理の実行を要求することを表す処理要求フラグがセットされる。例えば、「１」がセットされているときには、処理要求フラグが有ることを示し、「０」がセットされているときには、処理要求フラグが無いことを示す。
【００５１】
以下、画像形成装置１においての処理流れ及び画像データの流れについて説明する。
【００５２】
図４は、画像形成装置１がホスト装置３の周辺機器としての役割を実行する場合の画像データの流れを示す（図中の点線が画像データの流れを示す）。
【００５３】
この場合には、ホスト装置３から、少なくとも色変換及びハーフトーニング処理が行われた画像データを受信するようになっており、処理の流れは複数通りある。
【００５４】
すなわち、ホストＩ／Ｆ５が、色変換処理及びハーフトーニング処理等が施され印刷可能な状態になった画像データ、つまり印刷イメージデータをホスト装置３から受信し、それを、ＣＰＵ２１が、内部バス４を介してヘッド制御ユニット４１に転送する。ヘッド制御ユニット４１は、受信した印刷イメージデータを、プリンタヘッド４５を制御して印刷する。
【００５５】
或いは、ホストＩ／Ｆ５が、色変換処理及びハーフトーニング処理等が施された印刷イメージデータをホスト装置３から受信し、ダイレクトアクセスユニット７を介して第２のＳＤＲＡＭ１１に格納する。そして、データ転送ユニット３５が、その印刷イメージデータを第２のＳＤＲＡＭ１１から読み出してヘッド制御ユニット４１に転送する。
【００５６】
これらのうちのどの処理流れを実行するかは、例えば、ホスト装置３からの画像データの特性（例えば解像度、画像サイズ、画像種類等）、印刷解像度等の印刷パラメータ、及び／又は、現在印刷中か否か等のステータスに基づいて自動的に決められても良いし、手動で決められても良い。
【００５７】
なお、上記の処理において、インターレース印刷が行われる場合には、インターレース回路４３が、印刷イメージデータのラスタラインをインターレース印刷のために並び替え（以下、これを「インターレース処理」と言う）、インターレース処理後の印刷イメージデータを第２のＳＤＲＡＭ１１に格納する。それにより、インターレース処理後の印刷イメージデータが第２のＳＤＲＡＭ１１からデータ転送ユニット３５によって読み出されヘッド制御ユニット４１に転送される。
【００５８】
また、ホストＩ／Ｆ５は、色変換処理等がされていない画像ファイル（例えばＪＰＥＧファイル等の圧縮画像ファイル）を受信することもできる。その場合には、後述するように、画像形成装置１がスタンドアロン型のプリンタとしての役割を実行する場合と実質的に同様の処理が行われる。
【００５９】
図５は、画像形成装置１がスタンドアロン型のプリンタとしての役割を実行する場合の画像データの流れを示す（図中の点線が画像データの流れを示す）。
【００６０】
この場合、ＵＳＢホスト回路２９が、ＵＳＢストレージデバイス２３から、例えばＪＰＥＧファイル等の圧縮画像ファイルを受信し第１のＳＤＲＡＭ１９に格納する。そして、ＣＰＵ２１によって、その圧縮画像ファイルが第１のＳＤＲＡＭ１９から読み出されてＪＰＥＧ解凍回路３７に転送され、ＪＰＥＧ解凍回路３７によって、その圧縮画像ファイルが解凍され、解凍された画像データ（例えばＲＧＢ各色８ビットの多階調画像データ）が、第２のＳＤＲＡＭ１１に格納される。
【００６１】
次に、ＣＰＵ１９によって、上記解凍された画像データが第２のＳＤＲＡＭから色変換・ハーフトーニング回路２７に読み出され、色変換処理及びハーフトーニング処理が行われて、面積階調化された各色プレーンが生成され第２のＳＤＲＡＭ１１に格納される（色変換・ハーフトーニング回路２７での処理流れについては後述する）。そして、各色プレーンが、第２のＳＤＲＡＭ１１からインターレース回路４３に読み出されてインターレース処理が施され、再び、第２のＳＤＲＡＭ１１に格納される。その後、インターレース処理が施された各色プレーンが、ＣＰＵ２１によって第２のＳＤＲＡＭ１１から読み出され、データ転送ユニット３５を介してヘッド制御ユニット４１に転送される（なお、インターレース処理は、例えば、インターレース印刷が設定されているときにのみ行われれば良い）。
【００６２】
図６は、画像形成装置１がイメージスキャナ９によって読み取った画像を印刷する複写装置としての役割を実行する場合の画像データの流れを示す（図中の点線が画像データの流れを示す）。
【００６３】
イメージスキャナ９によって読み取られた原稿の画像データが、スキャナ入力回路１７を介して第２のＳＤＲＡＭ１１に格納される。次に、ＣＰＵ１９によって、第２のＳＤＲＡＭから上記原稿の画像データ（（例えばＲＧＢ各色８ビットの多階調画像データ）が色変換・ハーフトーニング回路２７に読み出され、その後、スタンドアロン型のプリンタとしての役割を実行する場合と同様の処理が行われる。
【００６４】
図７は、色変換・ハーフトーニング回路２７におけるデータの流れを示す（図中の点線が画像データの流れを示す。）
色変換部４７は、ＣＰＵ２１によって第２のＳＤＲＡＭ１１から読み出された例えばＲＧＢ各色８ビットの多階調画像データを取得し、ＣＭＹＫＬＣＬＭＬＹ各色８ビットの多階調画像データに変換する色変換処理を行う。
【００６５】
ドットサイズ仕分け部４９は、色変換処理後の多階調画像データの各入力画素値と、上述したドットサイズ仕分けテーブルとに基づいて、その多階調画像データの各画素値を変換すると共に、どのドットサイズで出力するかのコードを割り当て、ＣＭＹＫＬＣＬＭＬＹ各色１２ビットの多階調画像データにして出力する。その後、この多階調画像データにハーフトーニング処理が施される。以下、そのハーフトーニング処理の流れについて、この図７を参照しつつ図８を用いて説明する。
【００６６】
ＣＰＵ２１は、所定のタイミングで（例えば、色変換処理後の多階調画像データに対してドットサイズの仕分け処理が行われた直後に）、所定の初期化処理、例えば、オフセットレジスタ５１、ＳＲＡＭ３３、ドットカウンタ５７、割込み要求フラグレジスタ５７、及び処理要求フラグ６１内のデータを消去する（ステップＳ１）。
【００６７】
次に、ＣＰＵ２１は、ディザ処理対象の多階調画像データの１ラスタライン内にある画素データの数（つまり入力画像の１ラスタラインの画素数）をドットカウンタ５７に書き込む（Ｓ２）。
【００６８】
次に、ＣＰＵ２１は、オフセットレジスタ５１に、オフセット値を書き込む（Ｓ３）。具体的には、ＣＰＵ２１は、例えば、多階調画像データの特性、及び／又は、所定の印刷パラメータに基づいて、ＲＯＭ２５内のどのディザ変換データマトリクスのどのラスタラインのディザ変換データを読み出すかを選択する。そして、その際に、ＣＰＵ２１は、その選択したラスタラインに対応したオフセット値をＲＯＭ２５から取得し、そのオフセット値をオフセットレジスタ５１に書き込む。なお、上述した多階調画像データの特性とは、例えば、画像データの種類（例えば、文字、図形又は写真）、サイズ（例えば画像の縦横のドット数）、及び解像度のうちの少なくとも１つである。また、印刷パラメータとは、例えば、印刷モード（例えば、印刷画質優先又は印刷速度優先）、印刷解像度（例えば、横方向の解像度）、印刷画質、及び印刷媒体の種類（例えば、普通紙、光沢紙、ＣＤ−ＲＯＭ）のうちの少なくとも１つである。
【００６９】
次に、ＣＰＵ２１は、オフセットレジスタ５１に設定したオフセット値と、どのディザ変換データマトリクスのどのラスタラインのディザ変換データを読出し対象として選択したかとに基づいて、ＲＯＭ２５からのデータの読出し開始位置を決定する。そして、ＣＰＵ２１は、その読出し開始位置から、選択した１ラスタライン分のディザ変換データ（例えば２５６画素又は５１２画素分のディザ変換データ）を読み出し、それをＳＲＡＭ３３に格納する（Ｓ４）。その後、例えば直ちに、ＣＰＵ２１は、処理要求フラグを処理要求フラグレジスタ６１にセットする（Ｓ５）。
【００７０】
ハーフトーニング回路５５は、処理要求フラグレジスタ６１に処理要求フラグがセットされたら（Ｓ６でＹ）、ＳＲＡＭ３３に格納されたディザ変換データを用いて、多階調画像データの走査対象のラスタライン内の画素データをディザ処理する（Ｓ７）。その際、ハーフトーニング回路５５は、１つの画素データについてディザ処理が完了する都度に、ドットカウンタ５７に書き込まれている値を１つ減らし、且つ、ディザ処理後の画素データを、第２のＳＤＲＡＭ１１に格納する。ハーフトーニング回路５５は、ドットカウンタ５７に書き込まれている値がゼロになるまで（つまり、ディザ処理対象となっているラスタラインの全ての画素データについてディザ処理が完了するまで）、ＳＲＡＭ３３内のディザ変換データを用いたディザ処理を繰り返す。換言すれば、ハーフトーニング回路５５は、同一のディザ変換データ（例えば２５６画素又は５１２画素分のディザ変換データ）を、ディザ処理対象のラスタラインに敷き詰める。このような処理によって、第２のＳＤＲＡＭ１１に、色プレーンの１ラスタライン分の画素データが書き込まれる。
【００７１】
ハーフトーニング回路５５は、ドットカウンタ５７に書き込まれている値がゼロになったら（Ｓ８でＹ）、処理要求フラグをクリアし（例えば、処理要求フラグレジスタ６１に書き込まれている値を「１」から「０」に変更し）、割込み要求フラグをセット、例えば、割込み要求フラグレジスタ５９に書き込まれている値を「０」から「１」に変更する（Ｓ９）。
【００７２】
ＣＰＵ２１は、割込み要求フラグレジスタ５９に割込み要求フラグがセットされた時（Ｓ１０でＹ）、多階調画像データの全ての画素データについてディザ処理が完了していなければ（Ｓ１１でＮ）、ドットカウンタ５７をリセットして（Ｓ１２）、Ｓ２以降の処理を実行し、ディザ処理が完了したならば（Ｓ１１でＹ）、ハーフトーン処理を終了する。
【００７３】
以上、上述した実施形態によれば、ＳＲＡＭ３３にロードされるディザ変換データは、ディザ変換データマトリクス内の全てのデータではなく、そのマトリクスにおける１つのラスタライン分のデータなので、ＳＲＡＭ３３の必要記憶容量を節約することができる。
【００７４】
また、上述した実施形態によれば、ハーフトーニング処理はディザ処理であって、そのディザ処理を実行するのはハードウェア回路なので、印刷速度の向上が図れる。
【００７５】
以上、本発明の好適な実施形態を説明したが、これらは本発明の説明のための例示であって、本発明の範囲をこの実施形態にのみ限定する趣旨ではない。本発明は、他の種々の形態でも実施することが可能である。例えば、ＳＲＡＭ３３に格納された１ラスタライン分のディザ変換データを、１ラスタライン分の画素データに敷き並べていく際、例えばＲＯＭ２５用のオフセット値とは別のオフセット値に基づく等して、ＳＲＡＭ３３からのデータ読出し開始位置が変更されても良い。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る画像形成装置の構成を示すブロック図。
【図２】プログラムＲＯＭ２５内に格納されるディザ変換データマトリクスを示す図。
【図３】色変換・ハーフトーニング回路２７の構成を示すブロック図。
【図４】画像形成装置１がホスト装置３の周辺機器としての役割を実行する場合の画像データの流れを示す図。
【図５】画像形成装置１がスタンドアロン型のプリンタとしての役割を実行する場合の画像データの流れを示す図。
【図６】画像形成装置１がイメージスキャナ９によって読み取った画像を印刷する複写装置としての役割を実行する場合の画像データの流れを示す図。
【図７】色変換・ハーフトーニング回路２７におけるデータの流れを示す図。
【図８】ハーフトーニング処理のフローチャート。
【符号の説明】
１  画像形成装置
３  ホストインターフェース回路（ホストＩ／Ｆ）
９  イメージスキャナ
１１、１９  ＳＤＲＡＭ
２１  ＣＰＵ
２５  プログラムＲＯＭ
２７  色変換・ハーフトーニング回路
【図１】
2004274507.tif 000003
【図２】
2004274507.tif 000004
【図３】
2004274507.tif 000005
【図４】
2004274507.tif 000006
【図５】
2004274507.tif 000007
【図６】
2004274507.tif 000008
【図７】
2004274507.tif 000009
【図８】
2004274507.tif 000010