(57)【要約】【課題】ハードウエア（符号化のためのリソース）を増加させること無く、２パス符号化処理を効率的に実現する画像符号化装置を得る。【解決手段】第１の符号化処理により得られた符号化パラメータは、各信号処理部４０３〜４０６から符号化制御部４０７を経由してパラメータ入出力部４０８に渡され、パラメータ入出力部４０８がＳＤＲＡＭインタフェース部４１０を介して外部ＤＲＡＭ４１１に符号化パラメータを格納する。第２の符号化処理の際、外部ＤＲＡＭ４１１に格納された符号化パラメータは外部ＤＲＡＭ４１１を経由してパラメータ入出力部４０８に渡され、パラメータ入出力部４０８は、入手した符号化パラメータを、符号化制御部４０７を介して各信号処理部４０３〜４０６に与える。【選択図】        図４
2004274212.tif 000002
【特許請求の範囲】
【請求項１】
動画像を規定した映像信号を入力し、該映像信号に対し第１及び第２の符号化処理を行い出力ビットストリーム信号を出力する動画像符号化器と、
前記動画像符号化器の符号化動作を制御する符号化制御部とを備え、
前記符号化制御部は、前記動画像符号化器が所定期間内に前記第１及び第２の符号化処理を休止期間を設けることなく連続して行うように制御する、
画像符号化装置。
【請求項２】
請求項１記載の画像符号化装置であって、
前記動画像符号化器に接続される記憶部をさらに備え、
前記動画像符号化器は、前記第１の符号化処理によって得られる符号化処理用情報を前記記憶部に格納し、前記第２の符号化処理に際し前記記憶部から得られる前記符号化処理用情報を用いて前記第２の符号化処理を実行して前記出力ビットストリーム信号を出力する、
画像符号化装置。
【請求項３】
請求項２記載の画像符号化装置であって、
前記動画像符号化器は、同種で内容が異なる第１及び第２の部分符号化処理を実行する第１及び第２の部分符号化部を含み、
前記第１の符号化処理は前記第１の部分符号化部による前記第１の部分符号化処理を含み、
前記第２の符号化処理は前記第２の部分符号化部による前記第２の部分符号化処理を含む、
画像符号化装置。
【請求項４】
請求項２記載の画像符号化装置であって、
前記符号化処理用情報は前記第２の符号化処理で必要な種々のパラメータを規定した符号化パラメータを含む、
画像符号化装置。
【請求項５】
請求項１記載の画像符号化装置であって、
前記動画像符号化器に接続される記憶部をさらに備え、
前記動画像符号化器は、前記第１の符号化処理によって得られる第１のビットストリーム信号を前記記憶部に格納し、前記第２の符号化処理を実行して第２のビットストリーム信号を得、該第２のビットストリーム信号と前記記憶部から得られる前記第１のビットストリーム信号との比較結果に基づき、一のビットストリーム信号を前記出力ビットストリーム信号として出力する、
画像符号化装置。
【請求項６】
請求項１ないし請求項５のうち、いずれか１項に記載の画像符号化装置であって、
前記第１及び第２の符号化処理は同一フレームに相当する映像信号に対して行われる、
画像符号化装置。
【請求項７】
請求項１ないし請求項５のうち、いずれか１項に記載の画像符号化装置であって、
前記第１及び第２の符号化処理は異なるフレームに相当する映像信号に対して行われる、
画像符号化装置。
【請求項８】
請求項２ないし請求項７のうち、いずれか１項に記載の画像符号化装置であって、
前記記憶部は前記符号化処理用情報をマクロブロック単位に２次元的に格納することを特徴とする、
画像符号化装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像符号化装置に関し、特に動画像を符号化する画像符号化装置に関するものである。
【０００２】
【従来の技術】
録再型ＤＶＤや、Ｄ−ＶＨＳ、ディジタル放送送信機などのディジタルＡＶ機器には画像圧縮の国際標準であるＭＰＥＧ２規格が用いられている。
【０００３】
ＭＰＥＧ２の符号化処理は、比較的高いビットレート（例えばＤＶＤでは４〜６Ｍｂｐｓ）では画像劣化が比較的少なく高画質化が可能であるが、録画時間が記録媒体によって制限があるため、比較的低いビットレートでの符号化が望まれている（例えばＤＶＤでは２〜３Ｍｂｐｓ）。この場合、符号化対象画像を予め画像サイズ変換器（解像度変換器）によって３／４，２／３あるいは１／２のサイズに変換し、そのサイズの画像に対してＭＰＥＧ２の符号化を行う方式が一般的には採用されている。しかしながら、現画像の解像度が劣化することに加え、低いターゲットビットレートにて符号化処理を行うため、画質劣化が大きく、高画質化を阻害する要因となっていた。
【０００４】
そして、ＭＰＥＧ２相当の動画像符号化装置として、２パス符号化方式を用いた動画像符号化装置を、符号化器を１つ用いただけの構成で実現し、装置規模を小規模にした装置が特許文献１に開示されている。しかしながら、この処理はデータの多重化及び分離を行っているため、処理が複雑であるという問題点があった。
【０００５】
【特許文献１】
特開２００２−１６９１２号公報
【０００６】
【発明が解決しようとする課題】
この発明は、上記したＭＰＥＧ２の問題点を解決するためになされたもので、ハードウエア（符号化のためのリソース）を増加させること無く、２パス符号化処理を効率的に実現する画像符号化装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る請求項１記載の画像符号化装置は、動画像を規定した映像信号を入力し、該映像信号に対し第１及び第２の符号化処理を行い出力ビットストリーム信号を出力する動画像符号化器と、前記動画像符号化器の符号化動作を制御する符号化制御部とを備え、前記符号化制御部は、前記動画像符号化器が所定期間内に前記第１及び第２の符号化処理を休止期間を設けることなく連続して行うように制御する。
【０００８】
【発明の実施の形態】
＜前提技術＞
図１はこの発明を理解する上での前提技術となる、ＭＰＥＧ２に準拠した一般的な画像符号化装置の構成を示すブロック図である。
【０００９】
同図に示すように、画像符号化装置は符号化ＬＳＩ１０１及び外部ＤＲＡＭ１１１から構成される。一般的な符号化ＬＳＩ１０１はＭＰＥＧ２符号化器１０２、パラメータ入力部１０８、パラメータ出力部１０９及びＳＤＲＡＭインターフェース部１１０、並びにビデオ入力端子１１２、ビデオ出力端子１１３、パラメータ入力端子１１６、パラメータ出力端子１１７及び、ビットストリーム出力端子１１４で構成される。
【００１０】
ＭＰＥＧ２符号化器１０２は、符号化制御部１０７と、信号処理部であるビデオ信号入出力部１０３、動き予測／動き補償部１０４、ＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部１０５、及び可変長符号化部１０６から構成される。これらはそれぞれの機能ブロック単位（各構成部１０３〜１０６で授受されるデータ単位）でＳＤＲＡＭ（外部ＤＲＡＭ１１１）に対してデータの書き込み及び読み出しを行いつつ符号化を実行している。
【００１１】
符号化ＬＳＩ１０１はビデオ入力端子１１２、ビデオ出力端子１１３、ビットストリーム出力端子１１４、ＳＤＲＡＭポート１１５、パラメータ入力端子１１６、パラメータ出力端子１１７符号化パラメータ入力ポート１０８、符号化パラメータ出力ポート１０９、及びビットストリーム出力ポート１１４の６種の入出力ポート（端子）を持つ。また、外部ＤＲＡＭ１１１のＩ／Ｏビット巾は、ＬＳＩのピン数（Ｉ／Ｏピン）の制限から、実質的には、１６ビット、３２ビット、６４ビットなどを想定する。
【００１２】
ビデオ入力端子１１２より入力されたビデオ入力信号ＳＶ１は、ビデオ信号入出力部１０３によって、フィルタリングや特徴抽出の処理が施される。ビデオ信号入出力部１０３は、必要に応じて、符号化対象画像サイズを変換する解像度変換処理をビデオ入力信号ＳＶ１に対して実施する。
【００１３】
図２は種々の映像フォーマットを示す説明図である。以下、図２を参照しながら解像度変換処理について説明する。図２の（ａ）  は現行テレビジョン信号（ＮＴＳＣ信号）をディジタル化した場合に得られる最も一般的な映像フォーマットであり、ここではＤ１フォーマットと称する。Ｄ１フォーマットは７２０画素×４８０ラインの解像度を持ち、一般的なディジタルＡＶ機器（ＤＶＤ、ＳＴＢ（Ｓｅｔ
Ｔｏｐ  Ｂｏｘ）、ディジタルビデオ）で標準的に使用されている。
【００１４】
これに対し、図２の（ｂ）  で示すフォーマットは、３／４Ｄ１フォーマットと呼ばれ、５４４画素×４８０ライン、図２の（ｃ）  で示すフォーマットは２／３Ｄ１フォーマットと呼ばれ、４８０画素×４８０ライン、図２の（ｄ）  で示すフォーマットは１／２（ハーフ）Ｄ１フォーマットと呼ばれ、３５２（３６０）画素×４８０ラインで構成される。例えばＤＶＤやディジタル放送などの現行ＴＶを対象とした応用では、通常Ｄ１フォーマットが使われるが、対象となるハードウエアの信号処理能力が不足する場合や、通常よりも低いビットレートで符号化を行う場合には、必要に応じて、３／４Ｄ１フォーマット、２／３Ｄ１フォーマット、ハーフＤ１フォーマットを適宜使用する。このため、ＭＰＥＧ２の符号化装置に基本的に解像度変換回路が装備されている。
【００１５】
図３は一般的な２パス符号化装置の構成を示すブロック図である。図３で示す２パス符号化装置は図１に示したＭＰＥＧ２符号化装置１０２を２系統、縦続接続した構成である。
【００１６】
以下、図３を参照して、従来の２パス符号化方式について簡単に説明する。前段階のＭＰＥＧ２符号化装置２１は、符号化対象となるビデオ入力信号ＳＶ１を入力し、順次ＭＰＥＧ２の符号化動作を行う。このとき、符号化を行う際の種々のパラメータ情報を外部ＤＲＡＭ１１１の任意の領域に蓄えておく。この符号化パラメータとは、各マクロブロックの動き予測情報、マクロブロックタイプの判定情報、量子化情報、発生符号化量などである。
【００１７】
これらの符号化パラメータ情報は、パラメータ出力部を介してパラメータ情報ＤＰ１２として出力され、後段の符号化器のパラメータ入力部にパラメータ情報ＤＰ２１として入力される。後段のＭＰＥＧ２符号化装置２２は、符号化対象となる遅延ビデオ入力信号ＤＳＶ１をフレーム遅延ユニット２３を介して得る。すなわち、ＭＰＥＧ２符号化装置２２はビデオ入力信号ＳＶ１からフレーム遅延部２３によって必要なフレーム遅延をかけた遅延ビデオ入力信号ＤＳＶ１を入力とし、順次ＭＰＥＧ２の符号化を実施しビットストリーム信号ＳＢＳ２を送出する。このとき各符号化のステージで、前段のＭＰＥＧ２符号化装置２１のパラメータ情報ＤＰ２１（ＤＰ１２）をパラメータ入力部から入力し、これをおのおのピクチャ層、スライス層、マクロブロック層単位で、必要な符号化パラメータ（前段のＭＰＥＧ２符号化装置２１より得られた符号化パラメータ）を参照しながら後段のＭＰＥＧ２符号化装置２２に最適な符号化パラメータを決定するということを実施する。
【００１８】
上記説明した構成によれば、いかなる場合でも２パス符号化が実現できるが、そのためには２系統（２個以上）のＭＰＥＧ２符号化装置とフレーム遅延を実現するためのフレームメモリが必要になってくる。本発明は、１系統（１個）のＭＰＥＧ２符号化器を用いて、２パス符号化を効率的に実現するための手法及び画像符号化装置について述べたものである。
【００１９】
＜実施の形態１＞
図４はこの発明の実施の形態１である画像符号化処理の構成を示すブロック図である。同図に示すように、画像符号化装置は符号化ＬＳＩ４０１及び外部ＤＲＡＭ４１１で構成される。
【００２０】
符号化ＬＳＩ４０１はＭＰＥＧ２符号化器４０２（動画像符号化器）、及びＳＤＲＡＭインタフェース部４１０と、並びにビデオ入力端子４１２、ビデオ出力端子１１３、及びビットストリーム出力端子１１４とから構成される。
【００２１】
ＭＰＥＧ２符号化器４０２は符号化制御部４０７、符号化パラメータ入出力部４１６及び各信号処理部で構成される。信号処理部はビデオ信号入出力部４０３、動き予測／動き補償部４０４、ＤＣＴ／Ｑ，ＩＤＣＴ／Ｑ部４０５、及び可変長符号化部４０６で構成され、それぞれの動作が符号化制御部４０７によって。また、パラメータ入出力部４０８も符号化制御部１０７によって制御される。
【００２２】
以下、信号処理部の接続関係の詳細を説明する。ビデオ入出力部４０３はビデオ入力端子４１２よりビデオ入力信号ＳＶ１（動画像を規定した映像信号）を受け、解像度変換処理を含む信号処理を行いビデオ出力端子４１３からビデオ出力信号ＳＶ０を出力し、信号処理結果を動き予測／動き補償部４０４に与える。
【００２３】
動き予測／動き補償部４０４はビデオ入出力部４０３の信号処理結果に基づき動き予測、動き補償を行い、その信号処理結果をＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部４０５に与える。
【００２４】
ＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部４０５は、動き予測／動き補償部４０４の信号処理結果に対して離散コサイン変換（ＤＣＴ：Ｄｉｓｃｒｅｔｅ  Ｃｏｓｉｎｅ  Ｔｒａｎｓｆｏｒｍ））処理、量子化処理（Ｑ）を行い信号処理結果を得る。この際、信号処理結果をフィードバックさせるための逆離散コサイン処理（ＩＤＣＴ）及び逆量子化処理（ＩＱ）も行う。
【００２５】
可変長符号化部４０６はＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部４０５の信号処理結果に対して可変長符号化処理を行い、ビットストリーム出力端子４１４からビットストリーム信号ＳＢＳを出力する。
【００２６】
パラメータ入出力部４０８は外部ＤＲＡＭ４１１に格納された符号化パラメータの入出力を行い、符号化制御部４０７を介して符号化パラメータをＭＰＥＧ２符号化器４０２、ビデオ入出力部４０３、動き予測／動き補償部４０４及びＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部４０５に与えることができる。
【００２７】
そして、各構成部４０３〜４０６はそれぞれ機能ブロック単位で外部ＤＲＡＭ４１１（記憶部）に対してデータの書き込み及び読み出しを行いつつ符号化を実行している。
【００２８】
符号化ＬＳＩ１０１はビデオ入力端子４１２、ビデオ出力端子４１３、ＳＤＲＡＭポート４１５、及びビットストリーム出力ポート４１４の４種の入出力ポート（端子）を持つ。また、外部ＤＲＡＭ４１１のＩ／Ｏビット巾は、ＬＳＩのピン数（Ｉ／Ｏピン）の制限から、実質的には、１６ビット、３２ビット、６４ビットなどを想定する。
【００２９】
ここで、ＭＰＥＧ２符号化器は現行ＴＶ画像、すなわちＤ１フォーマットの映像を１秒間に３０枚処理できる能力（ＭＰＥＧ２の規格ではＭＰ  ＭＬ）を有するものとする。その処理能力自体は、図１に示した、従来のＭＰＥＧ２符号化器と同等のものである。また、ここでは、符号化パラメータ入力端子および符号化パラメータ出力端子が外部ピンとしてアサインされていないが、これは基本的には外部から符号化パラメータを入力したり、あるいは外部に符号化パラメータを出力する必要のない符号化動作を想定しているためである。
【００３０】
ここで、図４を用いて符号化動作を説明する。入力されたビデオ入力信号ＳＶ１（ＮＴＳＣ信号）は、下記のシーケンスに従って、フレーム単位にＭＰＥＧ２の符号化動作を行う。ディジタル化されたビデオ入力信号（ｅｘ．ＩＴＵ−Ｒ−６５６形式）はまず、ビデオ入出力部４０３に入力される。その後、信号処理結果が外部ＤＲＡＭ４１１上の原画領域に書き込まれる。ここで、図４において、圧縮動作はＤＣＴ、量子化（Ｑ）、及び可変長符号化の順にしたがってマクロブロック単位で実行される。その後、この原画ビットストリームは、しかるべきリオーダリング（符号化する画像の順位を変える処理）を行った後に、Ｉピクチャ、もしくはＰピクチャ、もしくはＢピクチャと呼ばれるピクチャタイプで符号化される。
【００３１】
ここでは、すべてのデータ転送を必要とするＰピクチャもしくはＢピクチャの符号化シーケンスについて説明する。外部ＤＲＡＭ４１１を介して動きの検索のためのテンプレート画像、符号化対象画像として外部ＤＲＡＭ４１１から読み出される。
【００３２】
外部ＤＲＡＭ４１１上のデータはそれぞれ動き予測／動き補償部４０４、ＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部４０５に転送される。また、動き予測／動き補償部４０４では同時に予め書きこまれてある再構成画像ビットストリーム領域からサーチウインドウとして必要な領域のビットストリームを外部ＤＲＡＭ４１１から転送し、サーチウインドウデータとして得ることができる。
【００３３】
その後、動き予測／動き補償部４０４で得られた最適動きベクトルにしたがって、予測画像を生成し、ＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部４０５によってＤＣＴ及びＱ（量子化）処理が実行された後、可変長符号化部４０６によって可変長符号化処理が行われ、最終的には、ビットストリーム信号ＳＢＳ（出力ビットストリーム信号）としてビットストリーム出力端子４１４から送出される。本符号化動作では、ビットストリームの符号化動作をピクチャーシーケンスにしたがって実行していく。この動作をまとめると以下の▲１▼〜▲８▼で示すシーケンスとなる。
【００３４】
▲１▼原画像データの取り込み  （ビデオ入出力（ビデオ入力信号ＳＶ１の入力、ビデオ出力信号ＳＶ０の出力）→外部フレームメモリ（外部ＤＲＡＭ１１１））
▲２▼符号化対象画像の読み出し（外部フレームメモリ→ＤＣＴ／Ｑユニット（）ＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部４０５）
▲３▼動き探索（整数精度検索（１画素の精度の探索））（外部フレームメモリ→動き予測／補償ユニット（動き予測／動き補償部４０４））
▲４▼動き探索（ハーフぺル（１／２画素の高精度の探索））（外部フレームメモリ→動き予測／補償ユニット）
▲５▼予測画像（動きベクトルで指定されたマクロブロック単位の画像）の生成（外部フレームメモリ→動き予測／補償ユニット）
▲６▼再構成画像（予測画像に基づき再生されたマクロブロック単位の画像）の書き込み（動き予測／補償ユニット→外部フレームメモリ）
▲７▼符号化データの書き込み、読み出し（可変長符号化ユニット（可変長符号化部４０６）←→外部フレームメモリ）
▲８▼復号画像（再構成画像の１画面分の画像）（外部フレームメモリ→ビデオ入出力）
【００３５】
ここで、▲１▼原画像データ取り込みの処理においては、映像信号の性質によって、解像度変換を実施しＤ１フォーマットから、３／４、２／３、ハーフＤ１フォーマットに変換した形で原画像を格納する。▲２▼以降の処理から実質的なＭＰＥＧ２の符号化動作を開始する。なお、▲３▼，▲４▼の２種類の探索によって迅速（▲３▼の探索による比較的高速な探索）、かつ精度（▲４▼の探索による比較的高精度な探索）の高い動きベクトルを得ることができる。また、予測画像とは動き予測／補償ユニットにより得られた動きベクトルに基づく画像である。再構成画像は予測画像を逆量子化（ＩＱ），逆ＤＣＴ変換して得られる画像である。符号化データはＤＣＴ／Ｑユニットより得られた信号を可変長符号化ユニットにより符号化されたデータである。
【００３６】
図５は１パス符号化時におけるＭＰＥＧ２符号化動作期間割り当て内容を示す説明図である。同図に示すように、１フレーム期間（ＮＴＳＣの場合３３．３ｍｓ）内にピクチャ前処理期間ｔｐ１，ピクチャ後処理期間ｔｐ２及びマクロブロック処理期間ＴＭＢを割り当てる必要がある。なお、フレーム期間の最初に示した黒い塗りつぶし部分はフレーム同期パルスを意味する。
【００３７】
Ｄ１フォーマットのビデオ信号を符号化処理する場合には、１フレーム期間のほぼすべてを符号化処理時間であるマクロブロック処理期間ＴＭＢ１に割り当てる。ただし、フレームの処理の開始時には、そのフレームのピクチャタイプの決定、ターゲットビット量（目標圧縮ビット量）の決定などフレーム全体にかかわる符号化パラメータを決定し各ハードウェアをイニシャライズするなどの全処理（ピクチャ前処理）を行う。このピクチャ前処理に要する期間がピクチャ前処理期間ｔｐ１である。
【００３８】
その後、マクロブロック処理期間ＴＭＢ１においてマクロブロック単位で上述した▲２▼〜▲８▼の符号化動作を行う。
【００３９】
マクロブロック処理期間ＴＭＢ１が終了すると、発生ビット量の算出などそのフレームにおいて必要な後処理（ピクチャ後処理）を行い、そのフレーム（ピクチャ）の符号化を終了する。このピクチャ後処理に要する期間がピクチャ後処理期間ｔｐ２である。
【００４０】
ピクチャ前処理期間ｔｐ１及びピクチャ後処理期間ｔｐ２はそれぞれ数十μｓｅｃで、ほとんどの時間はマクロブロック処理期間ＴＭＢ１に割り当てられる。
【００４１】
図５において、例えば符号化対象画像がハーフＤ１フォーマットの場合について説明する。ハーフＤ１フォーマットにおいては対象画像サイズがＤ１フォーマットの半分になるため、処理が必要なマイクロブロック数も半分となる。具体的にはＤ１フォーマットが１フレームにつき１３５０ＭＢ（マクロブロック）であるのに対し、ハーフＤ１は６６０ＭＢである。このため、ハーフＤ１フォーマット符号化時のマクロブロック処理期間ＴＭＢ２は図５に示すようにＤ１フォーマット符号化時のマクロブロック処理期間ＴＭＢ１の約半分の時間で符号化動作を終了し、残りの期間は、処理の休止期間ＴＲ２期間となる。３／４Ｄ１フォーマットの場合の符号化動作においても同様に、フレーム期間の約３／４を使用し残りの１／４は休止期間ＴＲ３となる。
【００４２】
図６は本発明の実施の形態１である符号化ＬＳＩによるＭＰＥＧ２符号化動作期間割り当て内容を示す説明図である。
【００４３】
以下、同図を参照して実施の形態１の符号化動作について説明する。ビデオ入出力部４０３によって解像度変換が実施された場合、図５における休止期間（ＴＲ２，ＴＲ３）を利用して、符号化動作を行うこと、つまり、１フレーム期間（所定期間）に２つのフレーム（実施の形態１では同一フレーム（ｎフレーム）を対象とする）に対する第１及び第２の符号化処理を休止期間を設けることなく連続して行うことにより、等価的に２パス符号化動作を実現するものである。
【００４４】
図６においては、ハーフＤ１フォーマットの映像（フレーム）を符号化する際の期間割り当てについて記している。同図に示すように、ハーフＤ１フォーマットの２パス符号化処理用の期間であるマクロブロック処理期間ＴＭＢ２１，ＴＭＢ２２を１フレーム期間中に設けて、１フレーム期間内にハーフＤ１フォーマットの２パス符号化処理を実行している。なお、ピクチャ前処理期間ｔｐ１１，ｔｐ２１はマクロブロック処理期間ＴＭＢ２１，ＴＭＢ２２の前に設けられるピクチャ前処理時間であり、ピクチャ後処理期間ｔｐ１２，ｔｐ２２はマクロブロック処理期間ＴＭＢ２１，ＴＭＢ２２の後に設けられるピクチャ後処理時間である。
【００４５】
ここで第ｎフレーム（ハーフＤ１フォーマット）の符号化を行う際、前半の期間（マクロブロック処理期間ＴＭＢ２１）で一度、ＭＰＥＧ２の符号化動作を実施する。このとき、符号化時に生成される種種の符号化パラメータ（下記参照）は図４のパラメータ入出力部４０８により、ＳＤＲＡＭインタフェース部４１０を介して外部ＤＲＡＭ４１１の符号化パラメータ領域に格納される。本実施の形態では、ピクチャレベル、マクロブロックレベル（マクロブロックレベルはマクロブロック毎に格納領域が割り当てられる）に分類されて格納される。このとき発生するビットストリームは、直接使用することがない（符号化における符号化パラメータのみ使用）ため、外部ＤＲＡＭ４１１に格納する必要はない。ここで符号化パラメータとは、例として下記のものをあらわす。
【００４６】
（符号化パラメータがピクチャレベルの場合）
・  ピクチャタイプ
・  ターゲットビット
・  発生符号量
・  平均量子化ステップ
・  ｆコード（動きベクトルの範囲を示す）
・  他統計値（画素の平均値，分散値等）
（符号化パラメータがマクロブロックレベルの場合）
・  動きベクトル候補とその評価値
・  量子化ステップ
・  マクロブロックタイプと判定に使用したパラメータ値
・  発生符号量
・  他パラメータ
【００４７】
図６に示すように、フレームの前半期間でハーフＤ１フォーマット画像の符号化が一旦終了すると、次は、後半の符号化動作に入る。前半の符号化により得られた符号化パラメータを順次、外部ＤＲＡＭ４１１からパラメータ入出力部４０８を介して読み出し、符号化を実施する際の符号化パラメータとして参照し、必要な情報を適用する。このとき、ピクチャレベル、マクロブロックレベルの符号化パラメータの格納場所は事前に判明しているため、パラメータ入出力部４０８は、必要なときに必要な情報を外部ＤＲＡＭ４１１から読み出すことで得ることができる。
【００４８】
図７は外部ＤＲＡＭ４１１のメモリマップを示す説明図である。同図に示すように、ＳＤＲＡＭメモリ領域１０において、リオーダと２パス符号化のための遅延フレーム分のための原画像領域１２（ｎフレーム分）と符号化のための再構成画像領域１１（２フレーム分）とビットストリーム領域１３、符号化パラメータ領域１４及び予備領域１５がマッピングされている。
【００４９】
図７に示すように、符号化パラメータ領域１４はさらにピクチャ領域１４ｐとマクロブロック領域１４ｍに分割され、マクロブロック域１４ｍは２次元（Ｌ×Ｍ）にマッピングされている。２次元にマッピングされたマクロブロック単位パラメータＭＢ（ｘ（１〜Ｌのいずれか），ｙ（１〜Ｍのいずれか））にはそれぞれ、動き予測系パラメータ、ＤＣＴ，量子化系パラメータ、発生ビット量パラメータ、各種統計値、及び輝度信号（Ｙ１〜Ｙ４），色差信号（Ｃｂ，Ｃｒ）系パラメータからなるパラメータ群が格納されている。これらのパラメータ群の各パラメータはマクロブロック単位で固定長になるように配列される。
【００５０】
このように、マクロブロック領域１４ｍはマクロブロック単位パラメータを２次元に配列することにより、マクロブロック単位のパラメータ取得のためのアドレス生成が容易になる効果を奏する。
【００５１】
このため、後段の符号化においては、任意の領域の符号化パラメータをランダムに取り出すことが可能である。すなわち、図７に示すように、マクロブロック単位パラメータをＳＤＲＡＭメモリ領域１０内のマクロブロック領域１４ｍ内に格納しておけば、マクロブロック単位で２次元アドレッシングが容易にでき、特に動き予測関連のパラメータ群が符号化対象となるマクロブロックの上下左右に渡り参照したい場合などに容易にパラメータを抽出することができる。
【００５２】
図８は実施の形態１の符号化ＬＳＩによってハーフＤ１フォーマットの信号に対する２パス符号化処理内容の具体例を示す説明図である。
【００５３】
図８に示すように、原画入力がＢ１，Ｂ２，Ｉ３，Ｂ４，Ｂ５，Ｐ６，Ｂ７，Ｂ８，Ｉ９，Ｂ１０，Ｂ１１，Ｐ１２，Ｂ１３，Ｂ１４，Ｉ１５の順で行われた際（Ｉ，Ｐ，ＢはそれぞれＩピクチャ，Ｐピクチャ，Ｂピクチャを意味する）、符号化順序がＩ３，Ｂ１，Ｂ２，Ｐ６，Ｂ４，Ｂ５，Ｉ９，Ｂ７，Ｂ８，Ｐ１２，Ｂ１０，Ｂ１１，…の場合において、「Ｐ６」に対する符号化を２パスで行う例を示している。
【００５４】
図９は実施の形態１の符号化制御部４０７の制御下で行うハーフＤ１フォーマットのビデオ信号に対する２パス符号化処理の処理の流れを示すフローチャートである。以下、図９を参照し、図８の例に基づく実施の形態１の２パス符号化処理について説明する。
【００５５】
まず、ステップＳ１でフレーム期間の前半において、ＭＰＥＧ２符号化器４０２による第１の符号化処理を実行する。
【００５６】
フレーム期間の前半に相当する図８の期間Ｔ１において、ピクチャ前処理期間ｔｐ１１、マクロブロック処理期間ＴＭＢ３１、ピクチャ後処理期間ｔｐ１２の順に期間が設定される。そして、マクロブロック処理期間ＴＭＢ３１において、「Ｐ６」に対して符号化パラメータ生成のための第１の符号化処理を行う。
【００５７】
次に、ステップＳ２で第１の符号化処理によって得られた符号化パラメータ（符号化処理用情報）を外部ＤＲＡＭ４１１に格納する。すなわち、符号化パラメータは、ビデオ入出力部４０３、動き予測／動き補償部４０４、ＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部４０５及び可変長符号化部４０６から符号化制御部４０７を経由してパラメータ入出力部４０８に渡され、パラメータ入出力部４０８がＳＤＲＡＭインタフェース部４１０を介して外部ＤＲＡＭ４１１に符号化パラメータを格納する。この際、第１の符号化処理で得られた符号化パラメータは図７に示すように外部ＤＲＡＭ４１１のＳＤＲＡＭメモリ領域１０に格納される。
【００５８】
その後、フレーム期間の後半においてＭＰＥＧ２符号化器４０２による第２の符号化処理を実行する。この際、ステップＳ２で得た符号化パラメータが利用される。
【００５９】
フレーム期間の後半に相当する図８の期間Ｔ２において、ピクチャ前処理期間ｔｐ２１、マクロブロック処理期間ＴＭＢ３２、ピクチャ後処理期間ｔｐ２２の順に期間が設定される。そして、マクロブロック処理期間ＴＭＢ３２において、「Ｐ６」に対してビットストリーム信号ＳＢＳの生成のための第２の符号化処理が行われる。
【００６０】
この際、第１の符号化処理で得られた符号化パラメータを外部ＤＲＡＭ４１１のＳＤＲＡＭメモリ領域１０から読み出し、この符号化パラメータを用いて第２の符号化処理を実行することにより、より効率的に符号化されたビットストリーム信号ＳＢＳを得ることができる。
【００６１】
外部ＤＲＡＭ４１１に格納された符号化パラメータは外部ＤＲＡＭ４１１を経由してパラメータ入出力部４０８に渡される。パラメータ入出力部４０８は、入手した符号化パラメータを、符号化制御部４０７を介して、ビデオ入出力部４０３、動き予測／動き補償部４０４、ＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部４０５及び可変長符号化部４０６に与える。
【００６２】
このように、実施の形態１の符号化ＬＳＩ４０１は、ハーフＤ１フォーマットの同一フレーム（ｎフレーム）の「Ｐ６」に対して、１フレーム期間中に２パス符号化処理による符号化処理を行うことができる。
【００６３】
したがって、第１及び第２の符号化処理は共に同じＭＰＥＧ２符号化器４０２を用いて実行されるため、第１及び第２の符号化処理による符号化のためのリソースを増加させることはない。加えて、１フレーム期間に休止期間を設けることなく第１及び第２の符号化処理を連続的に行うことにより２パス符号化処理を効率的に行うことができる。
【００６４】
また、同一フレームに対する２パス符号化処理を実行しているため、一のフレームに対する符号化を１フレーム期間中にすべて実行することができる。
【００６５】
なお、図８で示す具体例では、ハーフＤ１の解像度変換を行った場合の２パス符号化について説明したが、３／４Ｄ１、２／３Ｄ１フォーマットについては、従来の現行ＴＶサイズの符号化処理能力のＭＰＥＧ２符号化器では、上記方式の２パス符号化は処理能力不足で、３／４Ｄ１フォーマットの２パス符号化を実施する際には、現行（ＭＰ  ＭＬ）ＭＰＥＧ２符号化器の１．５倍（３／４の２倍）、２／３Ｄ１フォーマットの２パス符号化を実施する際には、現行（ＭＰ  ＭＬ）ＭＰＥＧ２符号化器の１．３３倍（２／３の２倍）の処理能力が必要となるが、単純に２系統のＭＰＥＧ２符号化器を一般的な直列接続（図３）する場合に比べて少ない処理期間で２パス符号化が実現できる効果を奏する。
【００６６】
＜実施の形態２＞
実施の形態１の構成及び符号化動作において、２パス符号化パラメータを得るための符号化動作（第１の符号化処理）と、実符号化（第２の符号化処理）が同一フレームを対象として実施される場合について示した。
【００６７】
実施の形態２では、２パス符号化の符号化パラメータを得るための第１の符号化処理と第２の符号化処理との間で異なるフレームを対象とした処理を実施している。
【００６８】
図１０は実施の形態２の符号化ＬＳＩによる２パス符号化シーケンスを示す説明図である。
【００６９】
同図に示すように、原画入力がＢ１，Ｂ２，Ｉ３，Ｂ４，Ｂ５，Ｐ６，Ｂ７，Ｂ８，Ｉ９，Ｂ１０，Ｂ１１，Ｐ１２，Ｂ１３，Ｂ１４，Ｉ１５の順で行われた際、符号化順序がＩ３，Ｂ１，Ｂ２，Ｐ６，Ｂ４，Ｂ５，Ｉ９，Ｂ７，Ｂ８，Ｐ１２，Ｂ１０，Ｂ１１，…の場合において、「Ｉ９」及び「Ｐ６」に対する符号化を２パスで行う例を示している。
【００７０】
前段の符号化を行う期間Ｔ１において、ピクチャ前処理期間ｔｐ１１、マクロブロック処理期間ＴＭＢ４１、ピクチャ後処理期間ｔｐ１２の順に期間が設定される。そして、マクロブロック処理期間ＴＭＢ４１において、「Ｉ９」に対して符号化パラメータ生成のための第１の符号化処理を行う。第１の符号化処理で得られた符号化パラメータは外部ＤＲＡＭ４１１のＳＤＲＡＭメモリ領域１０に格納される。
【００７１】
図１１は実施の形態２の外部ＤＲＡＭ４１１のＳＤＲＡＭメモリ領域１０におけるメモリマップを示す説明図である。同図に示すように、符号化パラメータ領域１７は部分符号化パラメータ領域１７ａ〜１７ｄに分割される。なお、図７では図示しなかったが、ビットストリーム領域１３は４フレーム分の部分ビットストリーム領域１３ａ〜１３ｄで構成されている。
【００７２】
そして、「Ｉ９」に対して符号化パラメータが生成された時は、図１１に示すように、部分符号化パラメータ領域１７ａには「Ｐ６」に対する第１の符号化処理で得られた符号化パラメータが格納され、部分符号化パラメータ領域１７ｂには「Ｂ４」に対する第１の符号化処理で得られた符号化パラメータが格納され、部分符号化パラメータ領域１７ｃには「Ｂ５」に対する第１の符号化処理で得られた符号化パラメータが既に格納されている。そして、部分符号化パラメータ領域１７ｄに、最新の第１の符号化処理で得られた「Ｉ９」用の符号化パラメータが格納される。
【００７３】
すなわち、実施の形態２では、実符号化対象のフレーム（ｎフレーム）に対し、当該フレーム（ｎフレーム）に加え、３フレーム先のフレーム（（ｎ＋１）フレーム〜（ｎ＋３）フレーム）の第１の符号化処理による符号化パラメータを利用している。
【００７４】
後段の符号化を行う期間Ｔ２において、ピクチャ前処理期間ｔｐ２１、マクロブロック処理期間ＴＭＢ４２、ピクチャ後処理期間ｔｐ２２の順に期間が設定される。そして、マクロブロック処理期間ＴＭＢ４２において、「Ｐ６」に対してビットストリーム信号生成のための第２の符号化処理を行う。この際、符号化パラメータ領域１７に格納された、第１の符号化処理で得られた４フレーム分（Ｐ６，Ｂ４，Ｂ５，Ｉ９）の符号化パラメータを用いる。
【００７５】
このように、実施の形態２では、異なるフレームに対する第１及び第２の符号化処理を実行することにより、より効率的な符号化が可能となる。すなわち、ハーフＤ１フォーマットのフレームの「Ｐ６」に対して４フレーム分の符号化パラメータが利用される２パス符号化処理による符号化処理を１フレーム期間中に行うことにより、効率的な符号化が可能となる。
【００７６】
したがって、実施の形態２では、より効率的な符号化制御が可能になり、高画質化を実現できる。また、４フレーム分の符号化パラメータをすべて適用しなくとも、必要に応じて適宜、選択的に利用しても良い。
【００７７】
＜実施の形態３＞
実施の形態１においては、フレーム前半の符号化動作は符号化パラメータを抽出するためのもので、そこから出力されるビットストリームは使用しない場合について示した。
【００７８】
実施の形態３では、第１の符号化処理によって得られるビットストリーム信号ＳＢＳを外部ＤＲＡＭ４１１に格納しておき再利用する。また、実施の形態３は、実施の形態２と同様、２パス符号化の符号化パラメータを得るための第１の符号化処理と第２の符号化処理との間で異なるフレームを対象とした処理を実施している。
【００７９】
図１２は実施の形態３の符号化ＬＳＩによる２パス符号化シーケンスを示す説明図である。
【００８０】
同図に示すように、原画入力がＢ１，Ｂ２，Ｉ３，Ｂ４，Ｂ５，Ｐ６，Ｂ７，Ｂ８，Ｉ９，Ｂ１０，Ｂ１１，Ｐ１２，Ｂ１３，Ｂ１４，Ｉ１５の順で行われた際、符号化順序がＩ３，Ｂ１，Ｂ２，Ｐ６，Ｂ４，Ｂ５，Ｉ９，Ｂ７，Ｂ８，Ｐ１２，Ｂ１０，Ｂ１１，…の場合において、「Ｐ６」に対する符号化を２パスで行う例を示している。
【００８１】
前段の符号化を行う期間Ｔ１において、ピクチャ前処理期間ｔｐ１１、マクロブロック処理期間ＴＭＢ５１、ピクチャ後処理期間ｔｐ１２の順に期間が設定される。そして、マクロブロック処理期間ＴＭＢ５１において、「Ｉ９」に対して符号化パラメータ及びビットストリーム信号生成のための第１の符号化処理を行う。第１の符号化処理で得られた第１のビットストリーム信号は外部ＤＲＡＭ４１１のＳＤＲＡＭメモリ領域１０のビットストリーム領域１６に格納される。
【００８２】
この時点で、既に行われている、３フレーム前のフレーム（ｎフレーム〜（ｎ＋２）フレーム）の第１の符号化処理による第１のビットストリーム信号もＳＤＲＡＭメモリ領域１０が既に格納されている。
【００８３】
また、実施の形態２と同様、実符号化対象のフレーム（ｎフレーム）に対し、当該フレーム（ｎフレーム）に加え、３フレーム先のフレーム（（ｎ＋１）フレーム〜（ｎ＋３）フレーム）の第１の符号化処理による符号化パラメータもＳＤＲＡＭメモリ領域１０に格納されることになる。
【００８４】
図１３は実施の形態３の外部ＤＲＡＭ４１１のＳＤＲＡＭメモリ領域１０におけるメモリマップを示す説明図である。同図に示すように、ビットストリーム領域１３の他に１パス用ビットストリーム領域１６が設けられる。第１の符号化処理によって得られたビットストリーム信号は、１パス用ビットストリーム領域１６内に格納される。ビットストリーム領域１６もビットストリーム領域１３同様、４フレーム分の部分ビットストリーム領域１６ａ〜１６ｄから構成される。
【００８５】
後段の符号化を行う期間Ｔ２において、ピクチャ前処理期間ｔｐ２１、マクロブロック処理期間ＴＭＢ５２、ピクチャ後処理期間ｔｐ２２の順に期間が設定される。そして、マクロブロック処理期間ＴＭＢ５２において、「Ｐ６」に対して第２のビットストリーム信号生成のための第２の符号化処理を行う。この際、実施の形態２と同様、符号化パラメータ領域１７に格納された、第１の符号化処理で得られた４フレーム分（Ｐ６，Ｂ４，Ｂ５，Ｉ９）の符号化パラメータを用いる。
【００８６】
そして、１パス用ビットストリーム領域１６に格納されたフレーム「Ｐ６」に対応する第１のビットストリーム信号（ビットストリーム領域１６に格納）と第２のビットストリーム信号（ビットストリーム領域１３に格納）との間において総ビット量等を比較し、第１及び第２のビットストリーム信号のうち、符号化が効率的な状態で符号化出来ていると判断したビットストリーム信号を、実際にビットストリーム出力端子４１４から出力するビットストリーム信号ＳＢＳ（出力ビットストリーム信号）として送出することができる。
【００８７】
このように、実施の形態３では、異なるフレームに対する第１及び第２の符号化処理を順次行いながら、同一フレームに対応する第１及び第２のビットストリーム信号から選択的にビットストリーム信号ＳＢＳを決定することにより、より符号化が効率的な状態のビットストリーム信号ＳＢＳを送出することができる。
【００８８】
＜実施の形態４＞
図１４はこの発明の実施の形態４である画像符号化装置の構成を示すブロック図である。同図に示すように、画像符号化装置は符号化ＬＳＩ５０１及び外部ＤＲＡＭ４１１から構成される。符号化ＬＳＩ５０１内のＭＰＥＧ２符号化器５０２は、同種の動き予測／動き補償を行いその内容が異なる２種類の動き予測／動き補償部４０４Ａ及び４０４Ｂ（第１及び第２の部分符号化部）を有している点でことなる。
【００８９】
動き予測／動き補償部４０４Ａ及び４０４Ｂは符号化制御部４０７の制御下で、動き予測／動き補償部４０４Ａは第１の符号化処理の際に用いられ、動き予測／動き補償部４０４Ｂは第２の符号化処理に際に用いられる。動き予測／動き補償部４０４Ａは広範囲低密度な動き予測処理（第１の部分符号化処理）を行い、動き予測／動き補償部４０４Ｂは狭範囲高密度な動き予測処理（第２の部分符号化処理）を行う。なお、他の構成は図４で示した符号化ＬＳＩ４０１と同様であるため、図４と同様の部分については同一の参照符号を付しその説明を省略する。
【００９０】
以下、実施の形態１で用いた図８を利用して、実施の形態４の符号化ＬＳＩ５０１による２パス符号化処理を説明する。
【００９１】
前段の符号化を行う期間Ｔ１において、ピクチャ前処理期間ｔｐ１１、マクロブロック処理期間ＴＭＢ３１、ピクチャ後処理期間ｔｐ１２の順に期間が設定される。そして、マクロブロック処理期間ＴＭＢ３１において、「Ｐ６」に対して動き予測／動き補償部４０４Ａを用いた第１の符号化処理を行う。
【００９２】
この第１の符号化処理は主として動き補償用符号化パラメータ生成のために行われ、第１の符号化処理で得られた符号化パラメータは図７に示すように外部ＤＲＡＭ４１１のＳＤＲＡＭメモリ領域１０の符号化パラメータ領域１７に格納される。
【００９３】
後段の符号化を行う期間Ｔ２において、ピクチャ前処理期間ｔｐ２１、マクロブロック処理期間ＴＭＢ３２、ピクチャ後処理期間ｔｐ２２の順に期間が設定される。そして、マクロブロック処理期間ＴＭＢ３２において、「Ｐ６」に対して動き予測／動き補償部４０４Ｂを用いた第２の符号化処理を行う。
【００９４】
この第２の符号化処理に際して、第１の符号化処理で得られた符号化パラメータを用いることにより探索範囲を絞り込むことができるため、動き予測／動き補償部４０４Ｂによって高密度（高精細）な探索による動き補償を処理時間に悪影響を与えることなく行うことができる。
【００９５】
このように第１及び第２の符号化処理を異なる動き予測／動き補償部４０４Ａ及び４０４Ｂを用いて行うことにより、第１及び第２の符号化処理により適した動き予測／動き補償が可能となる。
【００９６】
なお、実施の形態４は実施の形態１の処理内容と同様に同一フレーム対する第１及び第２の符号化処理を行ったが、実施の形態２，実施の形態３の処理内容と同様に異なるフレームに対する第１及び第２の符号化処理を行うように構成してもよい。要するに第１の符号化処理においては動き予測／動き補償部４０４Ａを用い、第２の符号化処理においては動き予測／動き補償部４０４Ｂを用いれば良い。
【００９７】
なお、実施の形態４では、演算ユニット（部分符号化部）として動き予測／動き補償部を複数種設けた例を示したが、他の演算ユニット（ビデオ入出力部，ＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部，可変長符号化部あるいはパラメータ入出力部）を複数種設けて、第１及び第２の符号化処理間の異なる種類の演算ユニットを用いるようにしても良い。
【００９８】
すなわち、２パス符号化で効果的な演算ユニットのみ複数種設けることにより、効果的な２パス符号化を実現できる。また、１パス目、２パス目それぞれの符号化においてはどちらの演算ユニットを使用するかを適宜、スイッチ等を用いて選択するように構成することも可能で、柔軟な符号化が実現できる。
【００９９】
【発明の効果】
以上説明したように、この発明における請求項１記載の画像符号化装置の符号化制御部は、動画像符号化器が所定期間内に第１及び第２の符号化処理を休止期間を設けることなく連続して行うように制御している。
【０１００】
したがって、一の動画像符号化器を用いることにより、第１及び第２の符号化処理による符号化のためのリソースを増加させることはない。加えて、所定期間に休止期間を設けることなく第１及び第２の符号化処理を連続的に行うことにより２パス符号化処理を効率的に行うことができる。
【図面の簡単な説明】
【図１】ＭＰＥＧ２に準拠した一般的な画像符号化装置の構成を示すブロック図である。
【図２】種々の映像フォーマットを示す説明図である。
【図３】一般的な２パス符号化装置の構成を示すブロック図である。
【図４】この発明の実施の形態１である画像符号化装置の構成を示すブロック図である。
【図５】１パス符号化時におけるＭＰＥＧ２符号化動作期間割り当て内容を示す説明図である。
【図６】実施の形態１によるＭＰＥＧ２符号化動作期間割り当て内容を示す説明図である。
【図７】外部ＤＲＡＭのメモリマップを示す説明図である。
【図８】実施の形態１の符号化ＬＳＩによって行う２パス符号化処理内容の具体例を示す説明図である。
【図９】実施の形態１の２パス符号化処理の処理の流れを示すフローチャートである。
【図１０】実施の形態２の符号化ＬＳＩによる２パス符号化シーケンスを示す説明図である。
【図１１】実施の形態２の外部ＤＲＡＭのＳＤＲＡＭメモリ領域におけるメモリマップを示す説明図である。
【図１２】実施の形態３の符号化ＬＳＩによる２パス符号化シーケンスを示す説明図である。
【図１３】実施の形態３の外部ＤＲＡＭのＳＤＲＡＭメモリ領域におけるメモリマップを示す説明図である。
【図１４】この発明の実施の形態４である画像符号化装置の構成を示すブロック図である。
【符号の説明】
４０１，５０１  符号化ＬＳＩ、４０２，５０２  ＭＰＥＧ２符号化器、４０３  ビデオ入出力部、４０４，４０４Ａ，４０４Ｂ  動き予測／動き補償部、４０５  ＤＣＴ／Ｑ及びＩＤＣＴ／ＩＱ部、４０６  可変長符号化部、４０８  パラメータ入出力部、４１０  ＳＤＲＡＭインタフェース部、４１１  外部ＤＲＡＭ。
【図１】
2004274212.tif 000003
【図２】
2004274212.tif 000004
【図３】
2004274212.tif 000005
【図４】
2004274212.tif 000006
【図５】
2004274212.tif 000007
【図６】
2004274212.tif 000008
【図７】
2004274212.tif 000009
【図８】
2004274212.tif 000010
【図９】
2004274212.tif 000011
【図１０】
2004274212.tif 000012
【図１１】
2004274212.tif 000013
【図１２】
2004274212.tif 000014
【図１３】
2004274212.tif 000015
【図１４】
2004274212.tif 000016