(57)【要約】【課題】  従来の基準電圧発生回路では、基準電圧が安定な電圧になるまでに時間がかかり、システムから要求される復帰時間を満足できないことがあり、特に安定化容量が大きな回路では、復帰時間が非常に大きくなる。【解決手段】  本発明の基準電圧発生回路は、スタンバイ状態から通常動作状態に遷移する際、基準電圧安定化容量を急速に充電し、安定電圧点となった場合に自動的に充電動作を停止する機能を備える。また、スタンバイ状態から通常動作状態に遷移する際、容量の分圧効果により、基準電圧発生回路の出力端子を安定電圧近傍の電圧にプリチャージする機能を備える。これにより、アナログ回路を含む基準電圧発生回路をオフ状態からオン状態に遷移させるとき、基準電圧が安定な電圧になるまでの時間が大きくなるのを防ぐ。【選択図】      図５
2004280805.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を発生する基準電圧発生回路本体と、
前記基準電圧を安定化させる基準電圧安定用容量と、
前記基準電圧を急速に安定化させる基準電圧急速安定器と、を備えた、
ことを特徴とする基準電圧発生回路。
【請求項２】
請求項１記載の基準電圧発生回路において、
前記基準電圧急速安定器は、前記基準電圧安定用容量に対して、急速に充電を行う、あるいは急速に放電を行う急速充放電用電流源からなる、
ことを特徴とする基準電圧発生回路。
【請求項３】
請求項２記載の基準電圧発生回路において、
前記急速充放電用電流源は、
所定の電流を出力するバイアス電流源と、
ソースが第１の電圧に接続され、ドレインが前記バイアス電流源に接続され、ゲートとドレイン間を短絡した第１導電型の第１のトランジスタと、ソースが第１の電圧に接続され、ドレインが前記基準電圧安定用容量に接続され、ゲートが前記第１導電型の第１のトランジスタのゲートに接続されている第１導電型の第２のトランジスタとを有するカレントミラー回路と、を備えた、
ことを特徴とする基準電圧発生回路。
【請求項４】
請求項２記載の基準電圧発生回路において、
前記急速充放電用電流源は、
所定の電流を出力するバイアス電流源と、
ソースが第２の電圧に接続され、ドレインが前記バイアス電流源に接続され、ゲートとドレイン間を短絡した第２導電型の第１のトランジスタと、ソースが第２の電圧に接続され、ドレインが前記基準電圧安定用容量に接続され、ゲートが前記第２導電型の第１のトランジスタのゲートに接続されている第２導電型の第２のトランジスタとを有するカレントミラー回路と、を備えた、
ことを特徴とする基準電圧発生回路。
【請求項５】
請求項１記載の基準電圧発生回路において、
サブ基準電圧を発生するサブ基準電圧発生回路と、
前記基準電圧発生回路本体により発生した基準電圧と、前記サブ基準電圧発生回路により発生したサブ基準電圧とを比較し、その比較結果を出力する電圧検知用比較器と、
前記電圧検知用比較器の比較結果に応じて、前記基準電圧急速安定器の、前記基準電圧安定用容量に対する充電、あるいは放電を行う動作を停止させる停止回路と、を備えた、
ことを特徴とする基準電圧発生回路。
【請求項６】
請求項５記載の基準電圧発生回路において、
前記サブ基準電圧発生回路は、前記サブ基準電圧を安定化させる容量を備えていない、
ことを特徴とする基準電圧発生回路。
【請求項７】
請求項５記載の基準電圧発生回路において、
前記サブ基準電圧発生回路は、抵抗分圧回路からなる、
ことを特徴とする基準電圧発生回路。
【請求項８】
基準電圧を発生して、第１の端子より前記基準電圧を出力する基準電圧発生回路本体と、
スタンバイ期間に、両端が第１の定電圧に接続し充電され、通常動作期間に、一端が前記第１の定電圧に接続され、他端が前記基準電圧より高い第３の電圧に接続され充電される第１の容量素子と、
スタンバイ期間に、両端が第２の定電圧に接続し充電され、通常動作期間に、一端が前記第２の定電圧に接続され、他端が前記基準電圧より低い第４の電圧に接続され充電される第２の容量素子と、を備え、
前記第１の容量素子と前記第２の容量素子との容量比は、前記第３の電圧に充電された該第１の容量素子の一端と、前記第４の電圧に充電された該第２の容量素子の一端とを共通接続点としたときの、該共通接続点の電位が前記基準電圧近傍に収束するような値であり、
前記スタンバイ期間から通常動作期間に遷移する際に、該基準電圧を出力する前記第１の端子と、前記共通接続点とを、非導通状態から導通状態にする、
ことを特徴とする基準電圧発生回路。
【請求項９】
基準電圧を発生して、第１の端子より前記基準電圧を出力する基準電圧発生回路本体と、
ソースを前記基準電圧より少なくともトランジスタのしきい値電圧だけ異なる第１の定電圧に接続され、スタンバイ期間には、ゲートとドレインを電気的に共通接続され、且つ前記ゲートと前記ソースとの電位差が前記しきい値電圧より大きい所定の電圧になるようにバイアスされ、通常動作期間には、前記ソースと前記ドレインを電気的に共通接続される第１導電型の第８のトランジスタと、
ソースを前記第１導電型の第８のトランジスタのソースに接続され、ドレインを該第１導電型の第８のトランジスタのドレインに接続され、該第１導電型の第８のトランジスタのソースとドレインを、スタンバイ期間には電気的に切断し、通常動作期間には電気的に共通接続させる第１導電型の第７のトランジスタと、
ソースを前記第１導電型の第８のトランジスタのドレインに接続され、ドレインを該第１導電型の第８のトランジスタのゲートに接続され、該第１導電型の第８のトランジスタのゲートとドレインを、スタンバイ期間には電気的に共通接続させ、通常動作期間には電気的に切断する第１導電型の第６のトランジスタと、
ソースを第２の定電圧に接続され、ドレインを前記第１導電型の第８のトランジスタのゲートに接続され、スタンバイ期間には、該第１導電型の第８のトランジスタのゲートとソースとの電位差が該第１導電型の第８のトランジスタのしきい値電圧より大きい所定の電圧になるようにバイアスし、通常動作期間にはオフする第２導電型の第３のトランジスタと、
ソースを前記第１の定電圧に接続され、ドレインを前記第１の端子に接続され、スタンバイ期間にはオンし、通常動作期間にはオフする第１導電型の第９のトランジスタと、
ソースを前記第１の端子に接続され、ドレインを前記第１導電型の第８のトランジスタのゲートに接続され、前記スタンバイ期間から通常動作期間への遷移時には、少なくとも前記第１導電型の第８のトランジスタのゲートと前記第１の端子との電位差が所定値となるまでの期間中に、導通する第１導電型の第５のトランジスタと、を備えた、
ことを特徴とする基準電圧発生回路。
【請求項１０】
請求項９記載の基準電圧発生回路において、
前記基準電圧発生回路本体は、
所定の電流を出力する定電流源と、
ソースが前記第１の定電圧に接続され、ドレインが前記定電流源に接続され、ゲートとドレイン間を短絡した第１導電型のトランジスタと、を備え、
前記第１導電型のトランジスタのゲートより、前記基準電圧を出力する、
ことを特徴とする基準電圧発生回路。
【請求項１１】
基準電圧を発生して、第１の端子より前記基準電圧を出力する基準電圧発生回路本体と、
前記基準電圧を含む、所定の範囲内の参照電圧を発生する参照基準電圧発生回路と、
スタンバイ期間にオフとなり、通常動作期間にオンとなるスイッチと、
一端を前記スイッチを介して前記第１の端子に接続され、他端を第５の固定電圧に接続された容量素子と、
前記参照電圧と、前記容量素子の一端の電圧とを比較し、比較結果を出力する電圧検知回路と、
前記容量素子の一端の電圧が前記基準電圧に近づくように、前記電圧検知回路の検知結果に応じて前記容量素子の放充電を制御する制御回路と、を備えた、
ことを特徴とする基準電圧発生回路。
【請求項１２】
請求項１１記載の基準電圧発生回路において、
前記参照基準電圧発生回路は、前記基準電圧より高い参照電圧と、前記基準電圧より低い参照電圧との２つの参照電圧を発生し、
前記制御回路は、
前記容量素子の一端にドレインを接続され、ソースを電源電位に接続され、ゲート端子を前記電圧検知回路の出力に接続された第１導電型のトランジスタと、
前記容量素子の一端にドレインを接続され、ソースを接地電位に接続され、ゲートを前記電圧検知回路の出力に接続された第２導電型のトランジスタと、から構成され、
前記電圧検知回路は、
前記容量素子の一端の電圧が、前記基準電圧より高い前記参照電圧以上になった時は、前記第２導電型のトランジスタをオンに、前記第１導電型のトランジスタをオフにし、
前記容量素子の一端の電圧が、前記基準電圧より低い前記参照電圧以下になった時は、前記第１導電型のトランジスタをオンに、前記第２導電型のトランジスタを共にオフとするように、検知結果を出力する２つのコンパレータから構成される、
ことを特徴とする基準電圧発生回路。
【請求項１３】
請求項１１記載の基準電圧発生回路において、
前記参照基準電圧発生回路は、前記基準電圧近傍の参照電圧を発生し、
前記制御回路は、
前記容量素子の一端にドレインを接続され、ソースを電源電位に接続され、ゲートを前記電圧検知回路の出力に接続された第１導電型のトランジスタと、
前記容量素子の一端にドレインを接続され、ソースを接地電位に接続され、ゲートを前記電圧検知回路の出力に接続された第２導電型のトランジスタとから構成されており、
前記電圧検知回路は、
前記容量素子の一端の電圧と、前記参照電圧とを比較し、該容量素子の一端の電圧が前記参照電圧以上になった時は、Ｈｉｇｈを出力し、前記参照電圧以下になった時は、Ｌｏｗを出力するように、検知結果を出力するヒステリシスコンパレータから構成される、
ことを特徴とする基準電圧発生回路
【請求項１４】
基準電圧を発生して、第１の端子より前記基準電圧を出力する基準電圧発生回路本体と、
前記基準電圧より高い参照電圧と、前記基準電圧より低い参照電圧との２つの参照電圧を発生する参照基準電圧発生回路と、
スタンバイ期間にオフとなり、通常動作期間にオンとなるスイッチと、
一端を前記スイッチを介して前記第１の端子に接続され、他端を第５の固定電圧に接続された容量素子と、
ソースを前記容量素子の一端に接続され、ゲートを前記基準電圧より低電位の前記参照電圧に接続され、ドレインを接地電位に接続された第１導電型のトランジスタと、ソースを前記容量素子の一端に接続され、ゲートを前記基準電圧より高電位の前記参照電圧に接続され、ドレインを電源電位に接続された第２導電型のトランジスタとから構成される、電圧検知制御回路と、を備えた、
ことを特徴とする基準電圧発生回路。
【請求項１５】
請求項１４記載の基準電圧発生回路において、
前記参照基準電圧発生回路は、
前記基準電圧近傍の参照電圧を第１の出力端子より出力するサブ基準電圧発生回路と、
ソースを電源電圧に接続され、ゲートとドレイン間を短絡した第１導電型の第１４のトランジスタと、ソースを接地電圧に接続され、ドレインを前記第１導電型の第１４のトランジスタのドレインに接続され、且つゲートとドレイン間を短絡した第２導電型の第８のトランジスタとからなるバイアス回路と、
ソースを電源電圧に接続され、ゲートを前記バイアス回路の第１導電型の第１４のトランジスタのゲートに接続されている第１導電型の第１３のトランジスタと、
ソースを接地電圧に接続され、ゲートを前記バイアス回路の第２導電型の第８のトランジスタのゲートに接続されている第２導電型の第７のトランジスタと、
ドレインを前記第１導電型の第１３のトランジスタのドレインに接続され、ソースを前記第１の出力端子に接続され前記基準電圧近傍にバイアスされ、且つゲートとドレイン間を短絡した第２導電型の第６のトランジスタと、
ドレインを前記第２導電型の第７のトランジスタのドレインに接続され、ソースを前記第１の出力端子に接続され前記基準電圧近傍にバイアスされ、且つゲートとドレイン間を短絡した第１導電型の第１２のトランジスタと、を備え、
前記第２導電型の第６のトランジスタと、前記第１導電型の第１２のトランジスタとに所定の電流を流すことにより、該第２導電型の第６のトランジスタのゲートに前記基準電圧より高い参照電圧と、該第１導電型の第１２のトランジスタのゲートに前記基準電圧より低い参照電圧とを発生させる、
ことを特徴とする基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路に関し、特に、急速起動ができる基準電圧発生回路に関するものである。
【背景技術】
【０００２】
デジタル回路ブロックと、比較的消費電力の多いアナログ回路ブロックとを混載しているシステムＬＳＩにおいて、アナログ回路ブロックの消費電力を低減することが重要な課題になってきている。特に携帯機器では、その要請が強く、使用状態に応じて搭載しているアナログ回路ブロックの電源を適時にオン・オフし、消費電力の低減を計っている。例えば、通信の送受信を含むシステムでは、送信時には、受信回路を、受信時には送信回路を停止させている。
【０００３】
図１９は、このようなシステムに含まれる、アナログ回路であって、他のアナログ回路をオン・オフする従来の基準電圧発生回路のブロック図を示している。この従来の基準電圧発生回路は、非特許文献１に記載されたもので、図において、１は基準電圧Ｖｒを発生する基準電圧発生回路本体、２は基準電圧発生回路本体１を用いて動作するアナログ回路、３は基準電圧を安定化させる基準電圧安定化容量である。Ｐｄｎはスタンバイ信号で、Ｈの時には基準電圧発生回路本体１およびアナログ回路２の回路をオフし、Ｌの時にはそれらをオンする。Ｖｒは基準電圧発生回路本体１の出力電圧であり、基準電圧安定化容量３により安定化されている。
【０００４】
図２０は、スタンバイ信号をＨ、Ｌに変えたときの出力電圧Ｖｒの変化を示す概念図である。ｔｒは、Ｖｒが安定な基準電圧Ｖｒ０を出すまでの復帰時間を表している。
【０００５】
このように、従来では、基準電圧発生回路がスタンバイ状態から正常に動作する状態まで、基準電圧安定化容量３に充電する期間ｔｒがかかり、復帰を遅くしている。
【非特許文献１】岡村迪夫，「定本  ＯＰアンプ回路の設計」，初版，ＣＱ出版株式会社，平成２年９月１０日初版、ｐ．２３４−ｐ．２３５
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以上に示した従来の基準電圧発生回路においては、基準電圧Ｖｒが安定な基準電圧Ｖｒ０になるまでに時間がかかり、システムから要求される復帰時間を満足できないことがある。特に基準電圧安定化容量３が大きい回路では、容量に充電する時間が大きくなり、復帰時間ｔｒは非常に大きくて、アナログ回路を適時にオン・オフすることができないという問題がある。
【０００７】
本発明は、上記のような問題を解決するためになされたもので、基準電圧が急速に安定することのできる基準電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記従来の課題を解決する為、本発明の請求項１記載の基準電圧発生回路は、基準電圧を発生する基準電圧発生回路本体と、前記基準電圧を安定化させる基準電圧安定用容量と、前記基準電圧を急速に安定化させる基準電圧急速安定器とを備えたものである。
【０００９】
また、本発明の請求項２記載の基準電圧発生回路は、請求項１記載の基準電圧発生回路において、前記基準電圧急速安定器は、前記基準電圧安定用容量に対して、急速に充電を行う、あるいは急速に放電を行う急速充放電用電流源からなるものである。
【００１０】
本発明の請求項３記載の基準電圧発生回路は、請求項２記載の基準電圧発生回路において、前記急速充放電用電流源は、所定の電流を出力するバイアス電流源と、ソースが第１の電圧に接続され、ドレインが前記バイアス電流源に接続され、ゲートとドレイン間を短絡した第１導電型の第１のトランジスタと、ソースが第１の電圧に接続され、ドレインが前記基準電圧安定用容量に接続され、ゲートが前記第１導電型の第１のトランジスタのゲートに接続されている第１導電型の第２のトランジスタとを有するカレントミラー回路と、を備えたものである。
【００１１】
本発明の請求項４記載の基準電圧発生回路は、請求項２記載の基準電圧発生回路において、前記急速充放電用電流源は、所定の電流を出力するバイアス電流源と、ソースが第２の電圧に接続され、ドレインが前記バイアス電流源に接続され、ゲートとドレイン間を短絡した第２導電型の第１のトランジスタと、ソースが第２の電圧に接続され、ドレインが前記基準電圧安定用容量に接続され、ゲートが前記第２導電型の第１のトランジスタのゲートに接続されている第２導電型の第２のＮ型トランジスタとを有するカレントミラー回路と、を備えたものである。
【００１２】
本発明の請求項５記載の基準電圧発生回路は、請求項１記載の基準電圧発生回路において、サブ基準電圧を発生するサブ基準電圧発生回路と、前記基準電圧発生回路本体により発生した基準電圧と、前記サブ基準電圧発生回路により発生したサブ基準電圧とを比較し、その比較結果を出力する電圧検知用比較器と、前記電圧検知用比較器の比較結果に応じて、前記基準電圧急速安定器の、前記基準電圧安定用容量に対する充電、あるいは放電を行う動作を停止させる停止回路と、を備えたものである。
【００１３】
本発明の請求項６記載の基準電圧発生回路は、請求項５記載の基準電圧発生回路において、前記サブ基準電圧発生回路は、前記サブ基準電圧を安定化させる容量を備えていないものである。
【００１４】
本発明の請求項７記載の基準電圧発生回路は、請求項５記載の基準電圧発生回路において、前記サブ基準電圧発生回路は、抵抗分圧回路からなる、ことを特徴とする基準電圧発生回路ものである。
【００１５】
本発明の請求項８記載の基準電圧発生回路は、基準電圧を発生して、第１の端子より前記基準電圧を出力する基準電圧発生回路本体と、スタンバイ期間に、両端が第１の定電圧に接続し充電され、通常動作期間に、一端が前記第１の定電圧に接続され、他端が前記基準電圧より高い第３の電圧に接続され充電される第１の容量素子と、スタンバイ期間に、両端が第２の定電圧に接続し充電され、通常動作期間に、一端が前記第２の定電圧に接続され、他端が前記基準電圧より低い第４の電圧に接続され充電される第２の容量素子と、を備え、前記第１の容量素子と前記第２の容量素子との容量比は、前記第３の電圧に充電された該第１の容量素子の一端と、前記第４の電圧に充電された該第２の容量素子の一端とを共通接続点としたときの、該共通接続点の電位が前記基準電圧近傍に収束するような値であり、前記スタンバイ期間から通常動作期間に遷移する際に、該基準電圧を出力する前記第１の端子と、前記共通接続点とを、非導通状態から導通状態にするものである。
【００１６】
本発明の請求項９記載の基準電圧発生回路は、基準電圧を発生して、第１の端子より前記基準電圧を出力する基準電圧発生回路本体と、ソースを前記基準電圧より少なくともトランジスタのしきい値電圧だけ異なる第１の定電圧に接続され、スタンバイ期間には、ゲートとドレインを電気的に共通接続され、且つ前記ゲートと前記ソースとの電位差が前記しきい値電圧より大きい所定の電圧になるようにバイアスされ、通常動作期間には、前記ソースと前記ドレインを電気的に共通接続される第１導電型の第８のトランジスタと、ソースを前記第１導電型の第８のトランジスタのソースに接続され、ドレインを該第１導電型の第８のトランジスタのドレインに接続され、該第１導電型の第８のトランジスタのソースとドレインを、スタンバイ期間には電気的に切断し、通常動作期間には電気的に共通接続させる第１導電型の第７のトランジスタと、ソースを前記第１導電型の第８のトランジスタのドレインに接続され、ドレインを該第１導電型の第８のトランジスタのゲートに接続され、該第１導電型の第８のトランジスタのゲートとドレインを、スタンバイ期間には電気的に共通接続させ、通常動作期間には電気的に切断する第１導電型の第６のトランジスタと、ソースを第２の定電圧に接続され、ドレインを前記第１導電型の第８のトランジスタのゲートに接続され、スタンバイ期間には、該第１導電型の第８のトランジスタのゲートとソースとの電位差が該第１導電型の第８のトランジスタのしきい値電圧より大きい所定の電圧になるようにバイアスし、通常動作期間にはオフする第２導電型の第３のトランジスタと、ソースを前記第１の定電圧に接続され、ドレインを前記第１の端子に接続され、スタンバイ期間にはオンし、通常動作期間にはオフする第１導電型の第９のトランジスタと、ソースを前記第１の端子に接続され、ドレインを前記第１導電型の第８のトランジスタのゲートに接続され、前記スタンバイ期間から通常動作期間への遷移時には、少なくとも前記第１導電型の第８のトランジスタのゲートと前記第１の端子との電位差が所定値となるまでの期間中に、導通する第１導電型の第５のトランジスタとを備えたものである。
【００１７】
本発明の請求項１０記載の基準電圧発生回路は、請求項９記載の基準電圧発生回路において、前記基準電圧発生回路本体は、所定の電流を出力する定電流源と、ソースが前記第１の定電圧に接続され、ドレインが前記定電流源に接続され、ゲートとドレイン間を短絡した第１導電型のトランジスタと、を備え、前記第１導電型のトランジスタのゲートより、前記基準電圧を出力するものである。
【００１８】
本発明の請求項１１記載の基準電圧発生回路は、基準電圧を発生して、第１の端子より前記基準電圧を出力する基準電圧発生回路本体と、前記基準電圧を含む、所定の範囲内の参照電圧を発生する参照基準電圧発生回路と、スタンバイ期間にオフとなり、通常動作期間にオンとなるスイッチと、一端を前記スイッチを介して前記第１の端子に接続され、他端を第５の固定電圧に接続された容量素子と、前記参照電圧と、前記容量素子の一端の電圧とを比較し、比較結果を出力する電圧検知回路と、前記容量素子の一端の電圧が前記基準電圧に近づくように、前記電圧検知回路の検知結果に応じて前記容量素子の放充電を制御する制御回路とを備えたものである。
【００１９】
本発明の請求項１２記載の基準電圧発生回路は、請求項１１記載の基準電圧発生回路において、前記参照基準電圧発生回路は、前記基準電圧より高い参照電圧と、前記基準電圧より低い参照電圧との２つの参照電圧を発生し、前記制御回路は、前記容量素子の一端にドレインを接続され、ソースを電源電位に接続され、ゲート端子を前記電圧検知回路の出力に接続された第１導電型のトランジスタと、前記容量素子の一端にドレインを接続され、ソースを接地電位に接続され、ゲートを前記電圧検知回路の出力に接続された第２導電型のトランジスタと、から構成され、前記電圧検知回路は、前記容量素子の一端の電圧が、前記基準電圧より高い前記参照電圧以上になった時は、前記第２導電型のトランジスタをオンに、前記第１導電型のトランジスタをオフにし、前記容量素子の一端の電圧が、前記基準電圧より低い前記参照電圧以下になった時は、前記第１導電型のトランジスタをオンに、前記第２導電型のトランジスタをオフにし、前記容量素子の一端の電圧が、２つの参照電圧の間にあるときは、前記２つのトランジスタを共にオフとするように、検知結果を出力する２つのコンパレータから構成されるものである。
【００２０】
本発明の請求項１３記載の基準電圧発生回路は、請求項１１記載の基準電圧発生回路において、前記参照基準電圧発生回路は、前記基準電圧近傍の参照電圧を発生し、前記制御回路は、前記容量素子の一端にドレインを接続され、ソースを電源電位に接続され、ゲートを前記電圧検知回路の出力に接続された第１導電型のトランジスタと、前記容量素子の一端にドレインを接続され、ソースを接地電位に接続され、ゲートを前記電圧検知回路の出力に接続された第２導電型のトランジスタとから構成されており、前記電圧検知回路は、前記容量素子の一端の電圧と、前記参照電圧とを比較し、該容量素子の一端の電圧が前記参照電圧以上になった時は、Ｈｉｇｈを出力し、前記参照電圧以下になった時は、Ｌｏｗを出力するように、検知結果を出力するヒステリシスコンパレータから構成されるものである。
【００２１】
本発明の請求項１４記載の基準電圧発生回路は、基準電圧を発生して、第１の端子より前記基準電圧を出力する基準電圧発生回路本体と、前記基準電圧より高い参照電圧と、前記基準電圧より低い参照電圧との２つの参照電圧を発生する参照基準電圧発生回路と、スタンバイ期間にオフとなり、通常動作期間にオンとなるスイッチと、一端を前記スイッチを介して前記第１の端子に接続され、他端を第５の固定電圧に接続された容量素子と、ソースを前記容量素子の一端に接続され、ゲートを前記基準電圧より低電位の前記参照電圧に接続され、ドレインを接地電位に接続された第１導電型のトランジスタと、ソースを前記容量素子の一端に接続され、ゲートを前記基準電圧より高電位の前記参照電圧に接続され、ドレインを電源電位に接続された第２導電型のトランジスタとから構成される、電圧検知制御回路と、を備えたものである。
【００２２】
本発明の請求項１５記載の基準電圧発生回路は、請求項１４記載の基準電圧発生回路において、前記参照基準電圧発生回路は、前記基準電圧近傍の参照電圧を第１の出力端子より出力するサブ基準電圧発生回路と、ソースを電源電圧に接続され、ゲートとドレイン間を短絡した第１導電型の第１４のトランジスタと、ソースを接地電圧に接続され、ドレインを前記第１導電型の第１４のトランジスタのドレインに接続され、且つゲートとドレイン間を短絡した第２導電型の第８のトランジスタとからなるバイアス回路と、ソースを電源電圧に接続され、ゲートを前記バイアス回路の第１導電型の第１４のトランジスタのゲートに接続されている第１導電型の第１３のトランジスタと、ソースを接地電圧に接続され、ゲートを前記バイアス回路の第２導電型の第８のトランジスタのゲートに接続されている第２導電型の第７のトランジスタと、ドレインを前記第１導電型の第１３のトランジスタのドレインに接続され、ソースを前記第１の出力端子に接続され前記基準電圧近傍にバイアスされ、且つゲートとドレイン間を短絡した第２導電型の第６のトランジスタと、ドレインを前記第２導電型の第７のトランジスタのドレインに接続され、ソースを前記第１の出力端子に接続され前記基準電圧近傍にバイアスされ、且つゲートとドレイン間を短絡した第１導電型の第１２のトランジスタと、を備え、前記第２導電型の第６のトランジスタと、前記第１導電型の第１２のトランジスタとに所定の電流を流すことにより、該第２導電型の第６のトランジスタのゲートに前記基準電圧より高い参照電圧と、該第１導電型の第１２のトランジスタのゲートに前記基準電圧より低い参照電圧とを発生させるものである。
【発明の効果】
【００２３】
本発明の請求項１に係る基準電圧発生回路によれば、スタンバイ状態から通常動作状態に遷移する際、基準電圧安定用容量を急速に充電、又は放電することによって、基準電圧を急速に上昇又は降下させることができる。また、回路内に、基準電圧が安定な基準電圧点となった場合、前記基準電圧安定用容量に対する充電又は放電の動作が自動的に停止する機能や、或いはその動作を停止させる機能を加えることで、基準電圧が安定な基準電圧になるまでの時間を短くすることができる。
【００２４】
また、本発明の請求項２に係る基準電圧発生回路によれば、スタンバイ状態から通常動作状態に遷移する際、基準電圧安定用容量を急速に充電する、あるいは放電することによって、基準電圧を急速に上昇、あるいは降下させることができる。
【００２５】
本発明の請求項３に係る基準電圧発生回路によれば、スタンバイ状態から通常動作状態に遷移する際、基準電圧安定用容量を急速に充電することによって、基準電圧を急速に上昇させることができる。
【００２６】
本発明の請求項４に係る基準電圧発生回路によれば、スタンバイ状態から通常動作状態に遷移する際、基準電圧安定用容量を急速に放電することによって、基準電圧を急速に降下させることができる。
【００２７】
本発明の請求項５に係る基準電圧発生回路によれば、スタンバイ状態から通常動作状態に遷移する際、サブ基準電圧まで前記基準電圧安定用容量を急速に充電し、あるいは所定の電圧まで急速に放電し、その後充放電動作を停止させることによって、基準電圧が安定な電圧になるまでの時間が大きくなるのを防ぐことができる。
【００２８】
本発明の請求項６に係る基準電圧発生回路によれば、急峻に上昇するサブ基準電圧を発生することができる。
【００２９】
本発明の請求項７に係る基準電圧発生回路によれば、簡単な構成で、急峻に上昇するサブ基準電圧を発生することができる。
【００３０】
本発明の請求項８に係る基準電圧発生回路によれば、スタンバイ状態から通常動作状態に遷移する際、容量の分圧効果により、本回路の出力端子を安定電圧近傍の電圧にプリチャージし、基準電圧を安定電圧点まで急速に上昇させることができる。
【００３１】
本発明の請求項９に係る基準電圧発生回路によれば、スタンバイ時には、トランジスタをダイオード接続状態にして、ゲートを安定電圧近傍にバイアスしておき、通常動作時には、ドレインをソースに接続し、ゲートを基準電圧発生回路の出力端子に接続することにより、本回路の出力端子を安定電圧近傍の電圧にプリチャージし、基準電圧を安定電圧点まで急速に接近させることができる。
【００３２】
本発明の請求項１０に係る基準電圧発生回路によれば、基準電圧が安定な電圧になるまでの時間が大きくなるのを防ぐことができる。
【００３３】
本発明の請求項１１に係る基準電圧発生回路によれば、スタンバイ時には、前記容量素子を安定電圧近傍に維持させ、通常動作時には、本回路の出力端子を前記容量素子と接続させることによって、安定電圧近傍の電圧にプリチャージし、基準電圧を安定電圧点まで急速に接近させることができる。
【００３４】
本発明の請求項１２に係る基準電圧発生回路によれば、スタンバイ時には、前記容量素子を安定電圧近傍に維持させ、通常動作時には、本回路の出力端子を前記容量素子と接続させることによって、安定電圧近傍の電圧にプリチャージし、基準電圧を安定電圧点まで急速に接近させることができる。
【００３５】
本発明の請求項１３に係る基準電圧発生回路によれば、スタンバイ時には、前記容量素子を安定電圧近傍に維持させ、通常動作時には、本回路の出力端子を前記容量素子と接続させることによって、安定電圧近傍の電圧にプリチャージし、基準電圧を安定電圧点まで急速に接近させることができる。
【００３６】
本発明の請求項１４に係る基準電圧発生回路によれば、スタンバイ時には、前記容量素子を安定電圧近傍に維持させ、通常動作時には、本回路の出力端子を前記容量素子と接続させることによって、安定電圧近傍の電圧にプリチャージし、基準電圧を安定電圧点まで急速に接近させることができる。
【００３７】
本発明の請求項１５に係る基準電圧発生回路によれば、プロセスのばらつきに対して、安定的な参照電圧を発生することができる。
【発明を実施するための最良の形態】
【００３８】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
【００３９】
（実施の形態１）
図１は、本発明の実施の形態１による基準電圧発生回路の構成を示す図である。
図１において、基準電圧発生回路は、基準電圧を発生する基準電圧発生回路本体１と、基準電圧を安定化させる基準電圧安定化容量３と、Ｐ型トランジスタＰ１、Ｐ２及びバイアス電流源Ｉｂｉａｓからなり、基準電圧を急速に安定させる急速充放電用電流源としての基準電圧急速安定器４と、から構成されている。
【００４０】
なお、バイアス電流源Ｉｂｉａｓの一端は、基準電位（ＧＮＤ）と、バイアス電流源Ｉｂｉａｓの他端は、カレントミラー用Ｐ型トランジスタＰ１のドレイン端子、ゲート端子、及びカレントミラー用Ｐ型トランジスタＰ２のゲート端子とそれぞれ接続される。トランジスタＰ１のソース端子、及びトランジスタＰ２のソース端子は、第１の電位としての基準電位（ＶＤＤ）と接続されており、第１導電型の第１のトランジスタＰ１と第１導電型の第２のトランジスタＰ２とがカレントミラー回路４ａを形成している。
【００４１】
また、基準電圧発生回路本体１の出力端子は、トランジスタＰ２のドレイン端子及び基準電圧安定化容量３の一端と共通接続され、基準電圧安定化容量３の残る一端は、基準電位（ＧＮＤ）と接続されている。
【００４２】
次に、以上のように構成されている本発明の実施の形態１による基準電圧発生回路の動作を説明する。
電流源Ｉｂｉａｓによりバイアス電流が基準電位（ＧＮＤ）に引かれることにより、トランジスタＰ１が導通となり、電流Ｉｂｉａｓが流れる。また、カレントミラー構成により、トランジスタＰ２も導通となり、トランジスタＰ２に電流Ｉｂｉａｓが流れる。この電流Ｉｂｉａｓにより、基準電圧安定化容量３に充電電流Ｉｂｉａｓが流れる。これにより、基準電圧発生回路本体１の出力端子の電圧、即ち、本基準電圧発生回路の出力電圧Ｖｒが直線的に上昇する。
【００４３】
図２は、本実施の形態１による基準電圧発生回路の電圧波形、及び従来の基準電圧発生回路の電圧波形を示したものである。同図に示すように、従来の基準電圧発生回路においては電圧が安定するまでの復帰時間は ｔｒ２＝−ＲＣ・１ｎ（１−Ｖｒｆ／Ｖｒｏ） となる。例えば、目標とする安定電圧Ｖｒｆを Ｖｒｏの９９％とすると、ｔｒ２＝−ＲＣ・ｌｎ（１−０．９９） となる。一方、本発明の構成により基準電圧が安定電圧に達するまでの復帰時間は ｔｒ１＝ＣＶｒｏ／Ｉｂｉａｓ となり、電流Ｉｂｉａｓ を大きくすることにより、復帰時間を短くすることができる。なお、ここでは、Ｃは基準電圧安定化容量３の容量、Ｒは基準電圧安定化容量３に電流が流れ充電されるパスに含まれる抵抗成分、Ｖｒｏは安定な基準電圧である。
【００４４】
このように、本実施の形態１による基準電圧発生回路では、基準電圧発生回路本体１に、基準電圧安定化容量３とＰ型トランジスタよりなる基準電圧急速安定器４とを設けるようにしたので、スタンバイ状態から通常動作状態に遷移する際、従来のような基準電圧発生回路本体１からの電流のみで基準電圧安定化容量３を充電するのと比較して、基準電圧急速安定器４により基準電圧安定化容量３を急速に充電することで、基準電圧発生回路本体１の出力端子の電圧Ｖｒを急速に上昇させることができる。
【００４５】
なお、本実施の形態１の説明においては、通常のカレントミラー回路を用いて説明したが、カスコード型カレントミラーでも同様の効果が得られる。
また、トランジスタＰ２と基準電圧安定化容量３との間に、ダイオード接続したトランジスタを挿入することにより、電圧Ｖｒを変化させることもできる（図示せず）。
【００４６】
（実施の形態２）
図３は、本発明の実施の形態２による基準電圧発生回路の構成を示す図である。
図３において、基準電圧発生回路は、基準電圧を発生する基準電圧発生回路本体１と、基準電圧を安定化させる基準電圧安定化容量３と、Ｎ型トランジスタＮ１、Ｎ２及びバイアス電流源Ｉｂｉａｓからなり、基準電圧を急速に安定させる急速充放電用電流源としての基準電圧急速安定器５と、から構成されている。
【００４７】
なお、バイアス電流源Ｉｂｉａｓの一端は基準電位（ＶＤＤ）と、バイアス電流源Ｉｂｉａｓの他端は、カレントミラー用Ｎ型トランジスタＮ１のドレイン端子、ゲート端子、およびカレントミラー用Ｎ型トランジスタＮ２のゲート端子とそれぞれ接続される。トランジスタＮ１のソース端子及びトランジスタＮ２のソース端子は、第２の電位としての基準電位（ＧＮＤ）と接続されており、第２導電型の第１のトランジスタＮ１と第２導電型の第２のトランジスタＮ２とがカレントミラー回路５ａを形成している。
【００４８】
また、基準電圧発生回路本体１の出力端子は、トランジスタＮ２のドレイン端子及び基準電圧安定化容量３の一端と共通接続され、基準電圧安定化容量３の残る一端は、基準電位（ＶＤＤ）と接続されている。
【００４９】
次に、以上のように構成されている本発明の実施の形態２による基準電圧発生回路の動作を説明する。
基準電圧安定化容量３は、基準電位ＶＤＤによって高電位まで充電される。そして、電流源Ｉｂｉａｓによりバイアス電流が基準電位（ＶＤＤ）より流し込まれることにより、トランジスタＮ１に電流Ｉｂｉａｓ、また、カレントミラー構成により、トランジスタＮ２にも電流Ｉｂｉａｓが流れる。この電流Ｉｂｉａｓにより、基準電圧安定化容量３に充電電流Ｉｂｉａｓが流れる。それと同時に、トランジスタＮ２が導通したことにつれ、基準電圧発生回路本体１の出力端子での電圧Ｖｒが直線的に下降し、同時に基準電圧安定化容量３は放電する。
【００５０】
図４は、本実施の形態２による基準電圧発生回路の電圧波形と、従来の基準電圧発生回路の電圧波形を示したものである。同図に示すように、従来の基準電圧発生回路においては電圧が安定するまでの復帰時間は ｔｒ２＝−ＲＣ・ｌｎ（１−（Ｖｓ−Ｖｒｆ）／（Ｖｓ−Ｖｒｏ） となる（Ｖｓは初期電圧）。例えば、目標とする安定電圧Ｖｒｆを （Ｖｓ−Ｖｒｏ） の９９％とすると、ｔｒ２＝−ＲＣ・１ｎ（１−０．９９）となる。一方、本発明の構成により基準電圧が安定電圧Ｖｒｏに達するまでの復帰時間は ｔｒ１＝Ｃ（Ｖｓ−Ｖｒｏ）／Ｉｂｉａｓ となり、電流Ｉｂｉａｓ を大きくすることにより、復帰時間を短くすることができる。なお、ここでは、Ｃは基準電圧安定化容量３の容量、Ｒは基準電圧安定化容量３に電流が流れ充電されるパスに含まれる抵抗成分である。
【００５１】
このように、本実施の形態２による基準電圧発生回路では、基準電圧発生回路本体１に、基準電圧安定化容量３とＮ型トランジスタよりなる基準電圧急速安定器５とを設けるようにしたので、スタンバイ状態から通常動作状態に遷移する際、充電していた基準電圧安定化容量３を基準電圧急速安定器５により急速に放電させることで、基準電圧発生回路本体１の出力端子での電圧Ｖｒを急速に下降させることができる。
【００５２】
なお、本実施の形態２の説明においては通常のカレントミラー回路を用いて説明したが、カスコード型カレントミラーでも同様の効果が得られる。
また、トランジスタＮ２と基準電圧安定化容量３との間に、ダイオード接続したトランジスタを挿入することにより、電圧Ｖｒを変化させることもできる（図示せず）。
【００５３】
（実施の形態３）
図５は、本発明の実施の形態３による基準電圧発生回路の構成を示したものである。
図５において、前記基準電圧発生回路は、基準電圧を発生する基準電圧発生回路本体１と、基準電圧を安定化させる基準電圧安定化容量３と、基準電圧を急速に安定化させる基準電圧急速安定器（Ｐ型トランジスタ）４と、サブ基準電圧Ｖrsubを発生するサブ基準電圧発生回路６と、前記基準電圧とサブ基準電圧とを検知比較してその比較結果を出力する電圧検知用比較器７と、前記比較結果に応じて基準電圧急速安定器４の容量３への充電動作を停止させる停止回路８とによって構成されている。
【００５４】
なお、トランジスタＰ３のソース端子は、基準電位（ＶＤＤ）と、トランジスタＰ３のゲート端子は、停止回路８の出力と、電圧検知用比較器７の出力は、停止回路８の入力と、基準電圧発生回路本体１の出力は、トランジスタＰ３のドレイン端子、基準電圧安定化容量３の一端、及び電圧検知用比較器７の入力端子Ｖｉｎと、サブ基準電圧発生回路６の出力は、電圧検知用比較器７の比較電圧端子Ｖｒｅｆと、スタンバイ信号Ｐｄｎは、基準電圧発生回路本体１およびサブ基準電圧発生回路６と、それぞれ接続されている。また、基準電圧安定化容量３の他端は、基準電位（ＧＮＤ）と接続されている。
【００５５】
次に、以上のように構成されている本発明の実施の形態３による基準電圧発生回路の動作について説明する。
図６は、本実施の形態３による基準電圧発生回路の電圧波形、サブ基準電圧発生回路６の電圧波形、および従来の基準電圧発生回路の電圧波形を示したものである。
【００５６】
サブ基準電圧発生回路６は、安定化容量を持たないものであるため、基準電圧発生回路の出力電圧Ｖｒに比べ、サブ基準電圧発生回路６の出力電圧Ｖｒｓｕｂは、急峻に安定な基準電圧Ｖｒｏに近づく。これに対して、基準電圧発生回路の出力電圧Ｖｒは、基準電圧急速安定器４によって充電されるため直線的に上昇する。
【００５７】
基準電圧発生回路の出力電圧Ｖｒがサブ基準電圧発生回路６の出力電圧Ｖｒｓｕｂと等しくなった時、電圧検知用比較器７の比較結果が遷移する。電圧検知用比較器７の出力に従って、停止回路８は基準電圧急速安定器４の充電する動作を停止させる。
【００５８】
このように、本実施の形態３による基準電圧発生回路では、基準電圧を発生する基準電圧発生回路本体１と、サブ基準電圧を急峻に発生するサブ基準電圧発生回路６と、基準電圧安定化容量３を急速に充電する基準電圧急速安定器４と、前記サブ基準電圧と前記基準電圧とを検知比較し、その比較結果を出力する電圧検知用比較器７と、前記基準電圧が前記サブ電圧と等しくなったと検知されたとき、基準電圧急速安定器４の充電動作を停止させる停止回路８とを備えるようにしたので、基準電圧発生回路本体１の出力端子での電圧Ｖｒを急速に上昇させることができ、また、すばやく正確に任意の基準電圧を得ることができる。
【００５９】
なお、本実施の形態３の説明においてはＰ型トランジスタ電流源を用いて説明したが、前述した実施の形態２に示したようにＮ型トランジスタを用いても同様の効果が得られる。
【００６０】
また、本説明においては通常のカレントミラーを対象にして説明したが、カスコード型カレントミラーでも同様の効果が得られる。
【００６１】
また、サブ基準電圧発生回路６は、基準電圧発生回路本体１と全く同じ構成や、図７に示すような抵抗器Ｒ１，Ｒ２を用いた分圧回路でもよい。すなわち、安定な基準電圧Ｖｒｏに近づく電圧を急峻に発生できる基準電圧発生回路であれば、同様な効果が得られる。
【００６２】
また、基準電圧発生回路の出力電圧Ｖｒが安定な基準電圧Ｖｒｏに到達し、基準電圧急速安定器４を停止させた後、サブ基準電圧発生回路６を停止させることにより消費電力を削減することが可能である。
【００６３】
（実施の形態４）
図８は、本発明の実施の形態４に係る基準電圧発生回路の構成を示したものである。
図８において、前記基準電圧発生回路は、出力端子９から基準電圧Ｖ０を発生する基準電圧発生回路本体１０と、一端を第１の定電圧としての電源電圧Ｖ１に接続され、他端をスイッチＳＷ１を介して前記電源電圧Ｖ１に接続された第１の容量素子Ｃ１と、一端を第２の定電圧としての接地電圧Ｖ２に接続され、他端をスイッチＳＷ２を介して前記接地電圧Ｖ２に接続された第２の容量素子Ｃ２と、前記スイッチＳＷ１と前記第１の容量素子Ｃ１との接続点、及び前記スイッチＳＷ２と前記第２の容量素子Ｃ２との接続点に両端を接続されたスイッチＳＷ３と、前記スイッチＳＷ３の一端と前記出力端子９とに両端を接続されたスイッチＳＷ４と、から構成され、前記出力端子９を基準電圧発生回路の基準電圧出力端子とする。
【００６４】
以上のように構成された本実施の形態４による基準電圧発生回路について、以下、その動作について説明する。
図９は、本発明の実施の形態４による基準電圧発生回路本体１０の動作状態と、スイッチＳＷ１〜４のＯＮ／ＯＦＦ状態遷移のタイミング、および基準電圧発生回路の各地点の電圧変化を示す図である。
【００６５】
スタンバイ期間においては、基準電圧発生回路本体１０はＯＦＦ状態であって、電力を消費しない。このとき、出力端子９の出力電圧Ｖ５は接地電圧Ｖ２である。また、スイッチＳＷ１およびスイッチＳＷ２はＯＮ状態、スイッチＳＷ３およびスイッチＳＷ４はＯＦＦ状態であり、第１の容量素子Ｃ１と第２の容量素子Ｃ２は、それぞれ電圧Ｖ１および電圧Ｖ２によってセットされる。
【００６６】
スタンバイ期間から通常動作期間へ遷移する際に、先ず、スイッチＳＷ１およびスイッチＳＷ２がＯＦＦ状態となってリセット状態を保持する。また、このとき基準電圧発生回路本体１０もＯＮ状態となって、出力端子９の出力電圧Ｖ５は、基準電圧Ｖ０に向かって行く。
【００６７】
次に、スイッチＳＷ３がＯＦＦからＯＮ状態になると、第１の容量素子Ｃ１の一端の第３の電圧Ｖ３と、第２の容量素子Ｃ２の一端の第４の電圧Ｖ４とは、容量素子Ｃ１とＣ２との容量比に従って基準電圧Ｖ０近傍の電圧に収束して行く。
【００６８】
次に、スイッチＳＷ４がＯＦＦからＯＮ状態になると、出力端子９は、基準電圧Ｖ０近傍の電圧値となっている第１および第２の容量素子Ｃ１、Ｃ２と導通状態となり、出力端子９の電圧は、基準電圧Ｖ０に向かって急速に上昇する。
【００６９】
このように、本実施の形態４による基準電圧発生回路では、基準電圧発生回路本体１０と、基準電圧より高い電位と低い電位にそれぞれ接続され、スタンバイ期間中に充電して待機する第１の容量素子Ｃ１及び第２の容量素子Ｃ２と、通常動作の状態のときに、前記容量素子Ｃ１とＣ２との接続点を、基準電圧発生回路本体１０の出力端子に接続するスイッチＳＷ４と、を設けるようにしたので、スタンバイ期間に、容量素子Ｃ１とＣ２との接続点の電位が基準電圧Ｖ０近傍となるように、容量値を選択された該容量素子Ｃ１、Ｃ２を所定の電圧に充電しておいて、通常動作期間にＣ１とＣ２との接続点を出力端子９に接続することにより、基準電圧Ｖ０を発生する動作状態に短時間で移行することができる。
【００７０】
（実施の形態５)
図１０は、本発明の実施の形態５に係る基準電圧発生回路の構成を示したものである。
図１０において、基準電圧発生回路は、基準電圧発生回路本体１０と、第１導電型の第８のトランジスタとしてのＰＭＯＳトランジスタＰ８と、第１導電型の第５〜第７のトランジスタＰ５〜Ｐ７、第２導電型の第３のトランジスタＮ３、第１導電型の第９のトランジスタＰ９と、によって構成されている。これらトランジスタＰ５〜Ｐ７、Ｎ３、Ｎ９はスイッチとして機能する。
【００７１】
なお、基準電圧発生回路本体１０は、一端を接地電圧Ｖ２に接続された電流源Ｉ０と、ソースを電源電圧Ｖ１に接続され、ゲートとドレインとを共通接続されたＰＭＯＳトランジスタＰ４とで構成され、定電流源としての電流源Ｉ０と第１導電型のトランジスタとしてのＰＭＯＳトランジスタＰ４との接続点を出力端子９として、基準電圧Ｖ０を発生する。
【００７２】
ＰＭＯＳトランジスタＰ８は、ゲート・ドレイン間、及びソース・ドレイン間にそれぞれＰＭＯＳトランジスタＰ６、Ｐ７を挿入され、ソースを電源電圧Ｖ１に接続されている。
【００７３】
出力端子９には、ＰＭＯＳトランジスタＰ５を介して、ＰＭＯＳトランジスタＰ８のゲートと、ソースを接地電圧Ｖ２に接続されたＮＭＯＳトランジスタＮ３のドレインとが、共通接続されている。また、出力端子９には、ソースを電源電圧Ｖ１に接続されたＰＭＯＳトランジスタＰ９が接続されている。
【００７４】
また、ＰＭＯＳトランジスタＰ５のゲートは、制御電圧ＶＣＴＬ１に接続され、ＰＭＯＳトランジスタＰ６、Ｐ９のゲートは、制御電圧ＶＣＴＬ２に接続されている。ＰＭＯＳトランジスタＰ７のゲート、及びＮＭＯＳトランジスタＮ３のゲートは、制御電圧ＶＣＴＬ２と位相が相補の関係にある、制御電圧ＶＣＴＬ２Ｂに接続されている。トランジスタＰ５〜Ｐ７、Ｎ３、Ｐ９は、制御電圧ＶＣＴＬ１、ＶＣＴＬ２、およびＶＣＴＬ２ＢによってＯＮ／ＯＦＦ状態を制御されるスイッチ素子として機能する。
【００７５】
さらに、すべてのＰＭＯＳトランジスタの基板は電源電圧Ｖ１に、ＮＭＯＳトランジスタの基板は接地電圧Ｖ２に接続されているものとする。
【００７６】
以上のように構成された本実施の形態５による基準電圧発生回路について、以下その動作について説明する。
図１１は、本実施の形態５による基準電圧発生回路本体１０の動作状態と、トランジスタＰ５〜Ｐ７、Ｎ３、Ｐ９のＯＮ／ＯＦＦ状態遷移のタイミングと、基準電圧発生回路の電圧変化とを示す図である。
【００７７】
スタンバイ期間においては、制御電圧ＶＣＴＬ２は接地電圧Ｖ２、制御電圧ＶＣＴＬ１および制御電圧ＶＣＴＬ２Ｂは電源電圧Ｖ１である。電流源Ｉ０はＯＦＦ状態であって、基準電圧発生回路本体１０は電流を消費しない。ＰＭＯＳトランジスタＰ５はＯＦＦ状態で、ＰＭＯＳトランジスタＰ９はＯＮ状態であるので、出力端子９の出力電圧Ｖ５は電源電圧Ｖ１である。
【００７８】
また、ＰＭＯＳトランジスタＰ６はＯＮ状態で、ＰＭＯＳトランジスタＰ７はＯＦＦ状態であるので、ＰＭＯＳトランジスタＰ８は、ゲートとドレインが電気的に接続されて、所謂ダイオード接続状態となる。ＰＭＯＳトランジスタＰ８のゲート・ソース電圧がしきい値電圧近傍となるように、所定のトランジスタサイズに選定されたＮＭＯＳトランジスタＮ３はＯＮ状態であるので、ＰＭＯＳトランジスタＰ８のゲート電圧Ｖ６は電源電圧Ｖ１からしきい値電圧だけ低下した電圧となる。
【００７９】
スタンバイ期間から通常動作期間へ遷移すると、まず、制御電圧ＶＣＴＬ２が電源電圧Ｖ１に、制御電圧ＶＣＴＬ２Ｂが接地電圧Ｖ２になる。電流源Ｉ０はＯＮ状態に遷移し、ＰＭＯＳトランジスタＰ９がＯＦＦ状態に遷移するので、出力端子９の出力電圧Ｖ５は基準電圧Ｖ０に向かって低下して行く。
【００８０】
これと同時に、ＰＭＯＳトランジスタＰ６がＯＦＦ状態に、ＰＭＯＳトランジスタＰ７がＯＮ状態に遷移して、ＰＭＯＳトランジスタＰ８のソースとドレインが電源電圧Ｖ１に電気的に共通接続される。また、ＮＭＯＳトランジスタＮ３がＯＦＦ状態に遷移するので、ＰＭＯＳトランジスタＰ８は容量素子として機能し、電源電圧Ｖ１に電気的に接続されたソース、ドレイン、基板に対して、ゲート電圧Ｖ６として電源電圧Ｖ１からしきい値電圧分だけ下がった電圧を蓄積した状態となる。
【００８１】
次に、ＰＭＯＳトランジスタＰ５がＯＮ状態に遷移すると、ＰＭＯＳトランジスタＰ５のソースとドレインが導通状態となって、出力電圧Ｖ５とゲート電圧Ｖ６とは、同電圧となるように電圧が変化する。
【００８２】
ゲート電圧Ｖ６は、容量素子として機能しているＰＭＯＳトランジスタＰ８の充電電圧であり、そのゲート面積をＰＭＯＳトランジスタＰ４に比べて十分大きいサイズに選択しているので、ゲート電圧Ｖ６の電圧変動は出力電圧Ｖ５に比べて小さく、出力電圧Ｖ５はゲート電圧Ｖ６近傍の電圧すなわち、電源電圧Ｖ１からＰＭＯＳトランジスタＰ８のしきい値電圧分だけ低下した電圧に急激に変化する。ＰＭＯＳトランジスタＰ５は出力電圧Ｖ５の電圧変化が定常状態になる所定の期間の後にＯＦＦ状態に遷移し、出力電圧Ｖ５は電流源Ｉ０によって基準電圧Ｖ０に向かって低下して行く。
【００８３】
ＰＭＯＳトランジスタＰ５がＯＮ状態に遷移している期間における出力電圧Ｖ５の電圧応答は、ＰＭＯＳトランジスタＰ５のＯＮ抵抗と、出力端子９に繋がる容量値とで決定され、現在の半導体プロセス（０．３５μｍ〜０．１３μｍプロセス）では、一般的な設計においてＯＮ抵抗＝１００Ω程度、容量値＝１ｐＦ程度であり、その時定数は０．１ｎｓ程度であるので、出力電圧Ｖ５の定常状態への電圧応答時間として１ｎｓ程度を容易に実現できる。一方、電流源Ｉ０の電流値としては、一般的な設計において１０μＡ程度であるので、ＰＭＯＳトランジスタＰ８のしきい値電圧を０．５Ｖとすると、定常状態への電圧応答時間としては少なくとも５０ｎｓ程度となるので、本実施の形態では出力電圧Ｖ５の基準電圧Ｖ０への電圧変化を、電流源Ｉ０のみの場合に比べて高速化することができる。
【００８４】
このように、本実施の形態５による基準電圧発生回路では、Ｐ型トランジスタと定電流源とからなる基準電圧発生回路本体１０と、スタンバイ期間にゲート電圧を基準電圧近傍の高い電源電圧にバイアスされ、通常動作期間に容量として機能するＰ型トランジスタＰ８と、スイッチとして前記Ｐ８と基準電圧発生回路本体１０の出力端子とを接続するＰ型トランジスタＰ５とを備えるようにしたので、通常の基準電圧発生回路本体１０のみの場合と比較して、本基準電圧発生回路の出力電圧Ｖ５が高速的に基準電圧Ｖ０へ変化することができる。
【００８５】
（実施の形態６）
図１２は、本発明の実施の形態６による基準電圧発生回路の構成を示したものである。
図１２において、前記基準電圧発生回路は、基準電圧を発生する基準電圧発生回路本体１と、前記基準電圧を安定化させる基準電圧安定化容量３と、前記基準電圧発生回路本体１の出力端子と基準電圧安定化容量３とを接続する、前記基準電圧を使用しない第１の期間にオフとなり、前記基準電圧を使用する第２の期間にオンとなるスイッチＳＷと、２つの参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２を発生する参照基準電圧発生回路１１と、前記基準電圧安定化容量３の一端の電圧と前記参照電圧を検知比較し、その結果を出力する電圧検知回路１２と、前記電圧検知回路１２の検知結果に応じて、前記容量３の放充電を制御する制御回路１３と、から構成されている。
【００８６】
前記電圧検知回路１２は、２つのコンパレータ（Ｃｏｍｐ１とＣｏｍｐ２）を備えて、前記基準電圧安定化容量３の一端の電圧と前記２つの参照電圧とを入力とし、それらの比較を行い、前記基準電圧安定化容量３の一端の電圧が、第１の参照電圧より大きい、第２の参照電圧より小さい、又は、第１の参照電圧と第２の参照電圧との間にある、といった３種類の状態を表す信号を出力する。前記制御回路１３は、第１導電型のトランジスタとしてのＰ型トランジスタＰ１０と第２導電型のトランジスタとしてのＮ型トランジスタＮ４とから構成されていて、前記電圧検知回路１２の出力に応じて前記容量３の放充電の制御を行う。
【００８７】
基準電圧発生回路本体１の出力は、スイッチＳＷを介して、基準電圧安定化容量３の一端（他端は第５の固定電圧としての基準電圧（ＧＮＤ）に接続）と、制御回路１３のトランジスタＰ１０のドレイン端子およびトランジスタＮ４のドレイン端子と、電圧検知回路１２のＣｏｍｐ１およびＣｏｍｐ２の入力端子と、共通接続されている。
【００８８】
また、トランジスタＰ１０のソース端子は、基準電位（ＶＤＤ）と、トランジスタＮ４のソース端子は、基準電位（ＧＮＤ）と、トランジスタＰ１０のゲート端子は、Ｃｏｍｐ１の出力端子と、トランジスタＮ４のゲート端子は、Ｃｏｍｐ２の出力端子と、参照基準電圧発生回路１１の出力端子Ｖｒｅｆ２は、Ｃｏｍｐ１の比較電圧端子と、参照基準電圧発生回路１１の出力端子Ｖｒｅｆ１は、Ｃｏｍｐ２の比較電圧端子と、スタンバイ端子は、基準電圧発生回路本体１の入力端子および参照基準電圧発生回路１１の入力端子と、それぞれ接続されている。ただし、ここではＶｒｅｆ１＞Ｖｒｅｆ２とする。
【００８９】
次に、以上のように構成されている本発明の実施の形態６による基準電圧発生回路の動作について説明する。
なお、ここでは、基準電圧安定化容量３の一端の電圧Ｖｒが参照電圧Ｖｒｅｆ２以下になった時の動作のみを説明する。
【００９０】
図１３は、本実施の形態６による基準電圧発生回路の出力電圧、および従来の基準電圧発生回路の出力電圧の変化を示したものである。
スタンバイ時、スイッチＳＷはＯＦＦとなっている。電圧Ｖｒが参照電圧Ｖｒｅｆ１以下かつ参照電圧Ｖｒｅｆ２以上の時は、トランジスタＰ１０とトランジスタＮ４は共にＯＦＦする。電圧Ｖｒが時間の経過やノイズの影響などによって参照電圧Ｖｒｅｆ２以下になると、トランジスタＰ１０のみがＯＮする。したがって、基準電位（ＶＤＤ）からトランジスタＰ１０を介して基準電圧安定化容量３に電流が流れ込み、電圧Ｖｒは上昇する。電圧Ｖｒが参照電圧Ｖｒｅｆ２以上になると、トランジスタＰ１０は再びＯＦＦし基準電圧安定化容量３に流れ込む電流が止まり、電圧Ｖｒは値を保持しようとする。
【００９１】
電圧Ｖｒが参照電圧Ｖｒｅｆ１以上になった時は、同様にトランジスタＮ４がＯＮし、基準電圧安定化容量３から電流が流れ出し電圧Ｖｒは低下する。
【００９２】
また、通常動作状態に遷移すると、スイッチＳＷはＯＮとなり、基準電圧発生回路本体１の出力端子は、スイッチＳＷを介して、基準電圧安定化容量３と接続し、前記出力端子での電圧Ｖ０は、急速的に電圧Ｖｒに接近し、そして次第に安定な基準電圧Ｖｒ０に到達する。
【００９３】
このように、本実施の形態６による基準電圧発生回路では、基準電圧発生回路本体１と、２つの参照電圧を発生する参照基準電圧発生回路１１と、基準電圧安定化安定化容量３と、前記容量３の一端の電圧と前記参照電圧とを比較する電圧検知回路１２と、前記容量３の放充電を制御する制御回路１３と、及び前記基準電圧発生回路本体１と前記容量３を接続するスイッチと、を備えたものとしたので、本基準電圧発生回路はスタンバイの期間に、前記容量３の一端の電圧Ｖｒを常に参照電圧Ｖｒｅｆ１とＶｒｅｆ２の間に保とうとし、通常動作に復帰する時に、基準電圧発生回路本体の出力端子を、電圧Ｖｒが安定な基準電圧Ｖｒ０近傍にある前記容量３の一端に接続することにより、基準電圧発生回路本体１の出力端子の電圧Ｖｏが安定な基準電圧Ｖｒｏに達するまでの時間ｔｒ１を従来の回路より短くすることができる。
【００９４】
なお、参照基準電圧発生回路１１は、図１４の回路のように抵抗分圧で実現できる。
また、図１５は、電圧検知回路１２にヒステリシスコンパレータh-Compを用いた基準電圧発生回路の構成を示したものである。
【００９５】
図１５に示すように、１つの参照電圧を発生する参照基準電圧発生回路１１の出力端子をヒステリシスコンパレータの基準電圧端子に、ヒステリシスコンパレータの出力端子を第１導電型のトランジスタＰ１０および第２導電型のトランジスタＮ４のゲート端子に接続することとしても、本実施の形態６と同様の効果が得られる。
【００９６】
（実施の形態７）
図１６は、本発明の実施の形態７による基準電圧発生回路の構成を示したものである。
図１６において、前記基準電圧発生回路は、基準電圧を発生する基準電圧発生回路本体１と、前記基準電圧を安定化させる基準電圧安定化容量３と、前記基準電圧より高電位と低電位の２つの参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２を発生する参照基準電圧発生回路１１と、前記基準電圧安定化容量３を前記基準電圧発生回路本体１の出力端子に接続するスイッチＳＷと、前記スイッチＳＷと前記基準電圧安定化容量３との接続点の電圧と、前記参照電圧とを比較し、さらに前記基準電圧安定化容量３の放充電を制御する電圧検知制御回路１４と、によって構成されている。なお、前記電圧検知制御回路１４は、第２導電型のトランジスタとしてのＮ型トランジスタＮ５と第１導電型のトランジスタとしてのＰ型トランジスタＰ１１とから構成されている。
【００９７】
また、基準電圧発生回路本体１の出力は、スイッチＳＷを介して、基準電圧安定化容量３の一端（他端は基準電圧（ＧＮＤ）に接続）と、電圧検知制御回路１４のトランジスタＮ５のソース端子と、およびトランジスタＰ１１のソース端子と接続されている。トランジスタＮ５のドレイン端子は、基準電位（ＶＤＤ）と、トランジスタＰ１１のドレイン端子は、基準電位（ＧＮＤ）と、トランジスタＮ５のゲート端子は、参照基準電圧発生回路１１の出力端子Ｖｒｅｆ１と、トランジスタＰ１１のゲート端子は、参照基準電圧発生回路１１の出力端子Ｖｒｅｆ２と、スタンバイ端子Ｐｄｎは、基準電圧発生回路本体１の入力端子および参照基準電圧発生回路１１の入力端子と、それぞれ接続されている。
【００９８】
ただし、ここでは、参照電圧Ｖｒｅｆ１およびＶｒｅｆ２は、それぞれＶｒｅｆ１＝Ｖｒｏ＋Ｖｔｈｎ、Ｖｒｅｆ２＝Ｖｒｏ−｜Ｖｔｈｐ｜とする。（ただし、Ｖｒｏは安定な基準電圧値、ＶｔｈｎはＮ型トランジスタＮ５のしきい値、ＶｔｈｐはＰ型トランジスタＰ１１のしきい値である。）
【００９９】
次に、以上のように構成されている本発明の実施の形態７による基準電圧発生回路の動作について、図１７を参照しながら説明する。
なお、ここでは、基準電圧安定化容量３の一端の電圧Ｖｒが安定な基準電圧Ｖｒ０以下になった時の動作のみを説明する。
【０１００】
図１７は、本発実施の形態７による基準電圧発生回路の出力電圧、および従来の基準電圧発生回路の出力電圧を示したものである。
【０１０１】
スタンバイ時、スイッチＳＷはＯＦＦとなっている。Ｖｒ＝Ｖｒｏの時、トランジスタＮ５およびトランジスタＰ１１のゲート・ソース間電圧Ｖｇｓはしきい値Ｖｔｈとなり、２つのトランジスタには微小電流しか流れない。電圧Ｖｒが安定な基準電圧Ｖｒｏ以下になるとトランジスタＮ５がＯＮし、トランジスタＰ１１は完全にＯＦＦする。すると、トランジスタＮ５から基準電圧安定化容量３に電流が流れ込み、電圧Ｖｒは上昇する。
【０１０２】
また、電圧Ｖｒが安定な基準電圧Ｖｒｏ以上になった時は、同様にトランジスタＰ１１がＯＮ、トランジスタＮ５がＯＦＦし、トランジスタＰ１１に基準電圧安定化容量３から電流が流れ出し電圧Ｖｒが低下する。
【０１０３】
また、通常動作状態に遷移すると、スイッチＳＷはＯＮとなり、基準電圧発生回路本体１の出力端子は、スイッチＳＷを介して、基準電圧安定化容量３と接続し、前記出力端子での電圧Ｖ０は、急速的に電圧Ｖｒに接近し、そして次第に安定な基準電圧Ｖｒ０に到達する。
【０１０４】
このように、本実施の形態７による基準電圧発生回路では、基準電圧発生回路本体１の以外に、参照電圧を発生する参照基準電圧発生回路１１と、基準電圧を安定させる容量３と、スタンバイ期間中にオフし、通常動作期間中にオンするスイッチＳＷと、前記容量３の一端の電圧と参照電圧とを比較し、その比較結果に応じて前記容量３の放充電を制御する電圧検知制御回路１４とを設けるようにしたので、本基準電圧発生回路はスタンバイの期間、前記容量３の一端の電圧Ｖｒを常に基準電圧Ｖｒｏ近傍に保ち、通常動作に復帰する時、基準電圧発生回路本体１の出力端子を、電圧Ｖｒが安定な基準電圧Ｖｒ０近傍にある前記容量３の一端に接続することにより、基準電圧発生回路本体１の出力端子の電圧Ｖｏが安定な基準電圧Ｖｒｏに達するまでの時間ｔｒ１を従来の回路より短くすることができる。
【０１０５】
なお、図１６の回路のＶｒｅｆ１およびＶｒｅｆ２に、それぞれＶｒｏ ＜ Ｖｒｅｆ１ ＜ Ｖｒｏ＋Ｖｔｈｎ、Ｖｒｏ ＜ Ｖｒｅｆ２ ＜ Ｖｒｏ−｜Ｖｔｈｐ｜となる電圧を与えることにより、図１２の回路のようにトランジスタＮ５およびトランジスタＰ１１が共にＯＦＦとなる不感帯をつくることができる。不感帯の幅は、Ｖｒｏを中心に，＋方向にＶｒｏ＋Ｖｔｈｎ−Ｖｒｅｆ１、−方向にＶｒｅｆ２−Ｖｒｏ＋｜Ｖｔｈｐ｜となる。
【０１０６】
また、参照基準電圧発生回路１１は、図１４の回路でも実現できるが、実施の形態８には、プロセスばらつきに対して、より安定な参照電圧を発生する、参照基準電圧発生回路の実現例を示す。
【０１０７】
（実施の形態８）
図１８は、本発明の実施の形態８による基準電圧発生回路における、参照基準電圧発生回路の構成を示したものである。
本発明の実施の形態８による基準電圧発生回路の構成は、前述した実施の形態７と同様である。
【０１０８】
図１８において、参照基準電圧発生回路は、第１導電型の第１４のトランジスタとしてのＰ型トランジスタＰ１４と第２導電型の第８のトランジスタとしてのＮ型トランジスタＮ８からなるバイアス回路１５と、参照電圧Ｖｒｅｆを発生するサブ基準電圧発生回路６と、第１導電型の第１２、第１３のトランジスタとしてのＰ型トランジスタＰ１２、Ｐ１３と、第２導電型の第６、第７のトランジスタとしてのＮ型トランジスタＮ６、Ｎ７と、によって構成されている。
【０１０９】
なお、バイアス回路１５のトランジスタＰ１４のゲート端子は、そのドレイン端子と、カレントミラー用Ｐ型トランジスタＰ１３のゲート端子と、バイアス回路１５のトランジスタＮ８のゲート端子およびドレイン端子と、及びカレントミラー用Ｎ型トランジスタＮ７のゲート端子と、それぞれ接続されている。
【０１１０】
トランジスタＰ１４のソース端子は基準電圧（ＶＤＤ）と、トランジスタＮ８のソース端子は基準電圧（ＧＮＤ）と、トランジスタＰ１３のソース端子は基準電圧（ＶＤＤ）と、トランジスタＮ７のソース端子は基準電圧（ＧＮＤ）と、サブ基準電圧発生回路６の出力端子はトランジスタＮ６のソース端子およびトランジスタＰ１２のソース端子と、トランジスタＰ１３のドレイン端子はトランジスタＮ６のゲート端子及びドレイン端子と、トランジスタＮ７のドレイン端子はトランジスタＰ１２のゲート端子及びドレイン端子と、それぞれ接続されており、さらに、トランジスタＮ６のゲート端子、トランジスタＰ１２のゲート端子は、それぞれ参照基準電圧発生回路の出力端子Ｖｒｅｆ１、Ｖｒｅｆ２と接続されている。
【０１１１】
次に、以上のように構成されている、本発明の実施の形態８による基準電圧発生回路における、参照基準電圧発生回路の動作を説明する。
バイアス回路はトランジスタに微小電流が流れるようにサイジングしておく。カレントミラー構造より、トランジスタＰ１３、トランジスタＮ７およびトランジスタＰ１２、トランジスタＮ６の各トランジスタにも微小電流が流れ、トランジスタＮ６およびトランジスタＰ１２のゲート・ソース電圧Ｖｇｓにほぼしきい値となる電圧が発生する。トランジスタＮ６およびトランジスタＰ１２のソース端子電圧は、サブ基準電圧発生回路６により発生したサブ基準電圧Ｖｒｅｆに固定されているので、参照電圧Ｖｒｅｆ１およびＶｒｅｆ２には、それぞれＶｒｅｆ１＝Ｖｒｅｆ＋Ｖｔｈｎ、Ｖｒｅｆ２＝Ｖｒｅｆ−｜Ｖｔｈｐ｜となる電圧を発生させることができる。
【０１１２】
このように、本実施の形態８による参照基準電圧発生回路では、ＰトランジスタＰ１４とＮトランジスタＮ８とからなるバイアス回路１５と、参照電圧を発生するサブ基準電圧発生回路６と、バイアス回路のトランジスタと組んでカレントミラーとなるトランジスタＰ１３、Ｎ７と、及び所望の参照電圧を生成するトランジスタＰ１２、Ｎ６と、を設けるようにしたので、ばらつきの少ない、安定的な参照電圧を得ることができる。
【産業上の利用可能性】
【０１１３】
以上のように、本発明の基準電圧発生回路は、急速に安定した基準電圧を発生できるので、スタンバイ状態から通常動作状態に遷移するまでを短縮したい装置の基準電圧源に用いて好適である。
【図面の簡単な説明】
【０１１４】
【図１】本発明の実施の形態１による基準電圧発生回路の構成を示す図である。
【図２】本発明の実施の形態１による基準電圧発生回路、および従来の基準電圧発生回路の電圧変化を示す図である。
【図３】本発明の実施の形態２による基準電圧発生回路の構成を示す図である。
【図４】本発明の実施の形態２による基準電圧発生回路、および従来の基準電圧発生回路の電圧変化を示す図である。
【図５】本発明の実施の形態３による基準電圧発生回路の構成を示す図である。
【図６】本発明の実施の形態３による基準電圧発生回路、サブ基準電圧発生回路、および従来の基準電圧発生回路の電圧変化を示す図である。
【図７】本発明の実施の形態３における、抵抗分圧を利用したサブ基準電圧発生回路の構成を示す図である。
【図８】本発明の実施の形態４による基準電圧発生回路の構成を示す図である。
【図９】本発明の実施の形態４における基準電圧発生回路本体の動作状態、スイッチＳＷ１〜４のＯＮ／ＯＦＦ状態遷移のタイミング、及び基準電圧発生回路における各地点の電圧変化を示す図である。
【図１０】本発明の実施の形態５による基準電圧発生回路の構成を示す図である。
【図１１】本発明の実施の形態５における基準電圧発生回路の動作状態、スイッチＳＷ１〜４のＯＮ／ＯＦＦ状態遷移のタイミング、及び基準電圧発生回路の電圧変化を示す図である。
【図１２】本発明の実施の形態６による基準電圧発生回路の構成を示す図である。
【図１３】本発明の実施の形態６における基準電圧発生回路本体の動作状態、スイッチＳＷのＯＮ／ＯＦＦ状態遷移のタイミング、及び本実施の形態６による基準電圧発生回路と従来回路の電圧変化を示す図である。
【図１４】本発明の実施の形態６における、抵抗分圧を利用した参照基準電圧発生回路の構成を示す図である。
【図１５】本発明の実施の形態６における基準電圧発生回路の構成のその他の例を示す図である。
【図１６】本発明の実施の形態７による基準電圧発生回路の構成を示す図である。
【図１７】本発明の実施の形態７における基準電圧発生回路本体の動作状態、スイッチＳＷのＯＮ／ＯＦＦ状態遷移のタイミング、及び本実施の形態７による基準電圧発生回路と従来回路の電圧変化を示す図である。
【図１８】本発明の実施の形態７による基準電圧発生回路における、参照基準電圧発生回路の構成の一例を示す図である。
【図１９】従来の基準電圧発生回路を含むアナログ回路の構成を示すブロック図である。
【図２０】従来の基準電圧発生回路を含むアナログ回路の電圧変化を示す図である。
【符号の説明】
【０１１５】
１、１０  基準電圧発生回路本体
２  アナログ回路
３  基準電圧安定化容量
４  基準電圧急速安定器
４ａ  カレントミラー回路
５  基準電圧急速安定器
５ａ  カレントミラー回路
６  サブ基準電圧発生回路
７  電圧検知用比較器
８  停止回路
９  出力端子
１１  参照基準電圧発生回路
１２  電圧検知回路
１３  制御回路
１４  電圧検知制御回路
１５  バイアス回路
【図１】
2004280805.tif 000003
【図２】
2004280805.tif 000004
【図３】
2004280805.tif 000005
【図４】
2004280805.tif 000006
【図５】
2004280805.tif 000007
【図６】
2004280805.tif 000008
【図７】
2004280805.tif 000009
【図８】
2004280805.tif 000010
【図９】
2004280805.tif 000011
【図１０】
2004280805.tif 000012
【図１１】
2004280805.tif 000013
【図１２】
2004280805.tif 000014
【図１３】
2004280805.tif 000015
【図１４】
2004280805.tif 000016
【図１５】
2004280805.tif 000017
【図１６】
2004280805.tif 000018
【図１７】
2004280805.tif 000019
【図１８】
2004280805.tif 000020
【図１９】
2004280805.tif 000021
【図２０】
2004280805.tif 000022