(57)【要約】【課題】異種材料同士を数原子層厚で積層結晶成長させる際に発生する欠陥の生成を低減する。【解決手段】基板７１の表面に、リソグラフィー技術を用いて、凹凸形状を形成する。凸部（メサ部）７５の上面部（頂上部分）７５ａ、または、凹部７３の露出面（底部分）７３ａに、熱処理工程又はバッファ層結晶成長工程などにより、原子レベルで平滑な表面（原子ステップ密度の小さい表面）を形成する。次いで、基板７１の全面に異種原子層７７および８１を結晶成長する。マスク材料である絶縁膜８３の薄膜を形成した後に、リソグラフィー技術を用いて、凸部（メサ部）の上面部（頂上部分）７５ａ、または、凹部７３の露出面（底部分）７３ａに形成された高品質結晶領域（例えば共鳴トンネルダイオード構造）を露出するコンタクトホール８５を形成し、その上に電極層８７を形成する。【選択図】  図１０
2004165344.tif 000002
【特許請求の範囲】
【請求項１】
基板に、該基板とは異なる材料を結晶成長する方法であって、
前記基板に原子ステップ密度を減少させた微小領域を形成する工程と、
該微小領域に前記基板とは異なる材料を結晶成長する工程と
を有する結晶成長方法。
【請求項２】
基板に、該基板とは異なる材料を結晶成長する方法であって、
前記基板に前記異なる材料を構成する原子の拡散長と比べて実質的に小さいサイズを有する微小領域を形成する工程と、
該微小領域に前記基板とは異なる材料を結晶成長する工程と
を有する結晶成長方法。
【請求項３】
前記結晶成長する工程は、前記基板とは異なる材料を構成する原子の拡散長が、前記微小領域のサイズより実質的に大きくなる条件下で行うことを特徴とする請求項１又は２に記載の結晶成長方法。
【請求項４】
さらに、前記微小領域を形成する工程と前記結晶成長する工程との間に、
前記基板を構成する原子の拡散長が、前記微小領域のサイズより実質的に大きくなる条件下で熱処理を行う工程を含むことを特徴とする請求項１から３までのいずれか１項に記載の結晶成長方法。
【請求項５】
前記微小領域は、前記基板に形成された凹状又は凸状の領域であることを特徴とする請求項１から４までのいずれか１項に記載の結晶成長方法。
【請求項６】
前記微小領域は、前記基板に形成された絶縁物に形成された開口から露出する領域であることを特徴とする請求項１から４までのいずれか１項に記載の結晶成長方法。
【請求項７】
基板に原子ステップ密度を減少させた微小領域を形成する工程と、
該微小領域に前記基板とは異なる材料を結晶成長する工程と
を有する結晶成長方法。
【請求項８】
基板と、
該基板に形成された微小凸状領域又は微小凹状領域の少なくともいずれか一方と、
該微小凸状領域上又は微小凹状領域上に形成され、前記基板とは異なる材料により形成された量子構造体とを有し、
前記微小凸状領域又は微小凹状領域のサイズが、前記基板とは異なる材料の成長条件下での拡散長よりも実質的に小さいことを特徴とする量子デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、結晶成長技術に関し、特に、原子層レベルで制御可能な高品質ヘテロエピタキシャル結晶成長技術にする。
【０００２】
【従来の技術】
電子デバイスや光デバイスなどの微細化に伴って、原子層レベルで制御可能な結晶成長技術の重要性が高まってきている。例えば、ＭＢＥ法又はＭＯＣＶＤ法などを用いると、数原子層レベルでの膜厚制御が可能である。
【０００３】
一方、原子層レベルでの膜厚制御が可能になったため、量子効果を積極的に利用したいわゆる量子効果デバイスの研究も盛んに行われている（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】
量子効果デバイスのデジタル回路応用、Ｐ．  Ｍａｚｕｍｄｅｒ，  Ｓ．  Ｋｕｌｋａｒｎｉ，  Ｍ．Ｂｈａｔｔａｃｈａｒｙａ，  Ｊ．  Ｐ．  Ｓｕｎ，  ａｎｄ  Ｇ．  Ｉ．  Ｈａｄｄａｄ，  ”Ｄｉｇｉｔａｌ  ｃｉｒｃｕｉｔ  ａｐｐｌｉｃａｔｉｏｎｓ  ｏｆ  ｒｅｓｏｎａｎｔ  ｔｕｎｎｅｌｉｎｇ  ｄｅｖｉｃｅｓ”，  Ｐｒｏｃ．  ＩＥＥＥ，  ｖｏｌ．８６，  ｐｐ．６６４−６８６，  １９９８．
【０００５】
【非特許文献２】
量子カスケードレーザの総説、Ｆｅｄｅｒｉｃｏ  Ｃａｐａｓｓｏ，  Ｃｌａｉｒｅ  Ｇｍａｃｈｌ，  Ｒｏｂｅｒｔｏ  Ｐａｉｅｌｌａ，  Ａｌｅｓｓａｎｄｒｏ  Ｔｒｅｄｉｃｕｃｃｉ，  Ａｌｂｅｒｔ  Ｌ．  Ｈｕｔｃｈｉｎｓｏｎ，  Ｄｅｂｏｒａｈ  Ｌ．  Ｓｉｖｃｏ，  Ｊ．  Ｎ．  Ｂａｉｌｌａｒｇｅｏｎ，  Ａｌｆｒｅｄ  Ｙ．  Ｃｈｏ，  ａｎｄ  Ｈ．  Ｃ．  Ｌｉｕ，  ”  Ｎｅｗ  Ｆｒｏｎｔｉｅｒｓ  ｉｎＱｕａｎｔｕｍ  Ｃａｓｃａｄｅ  Ｌａｓｅｒｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ，”  ＩＥＥＥ  Ｊ．  Ｓｅｌｅｃｔｅｄ  Ｔｏｐｉｃｓ  ｉｎ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎ．，  Ｍｉｌｌｅｎｎｉｕｍ  Ｉｓｓｕｅ，  ｖｏｌ．０６，  ｎｏ．  ０６，  ｐｐ．９４８，  Ｎｏｖｅｍｂｅｒ／Ｄｅｃｅｍｂｅｒ  ２０００．
【０００６】
【発明が解決しようとする課題】
従来技術は、基板表面全体に一様に結晶を形成する技術である。実際の基板表面は、一般的な研磨法などを用いて鏡面仕上げを行った場合であっても、原子層オーダーでの段差（原子ステップ位置）が存在する。実際上、このようなステップは基板面内においてサブミクロンオーダーで存在することがわかっている。従って、原子ステップ位置で致命的な積層欠陥が生成するような材料の組み合わせの場合には、基板面内の広範囲（ミクロンオーダー）にわたる良質な薄膜を得ることは困難であった。
【０００７】
尚、原子ステップ位置で基板材料の結晶構造とコヒーレントに結晶成長が進行する場合には、良好な積層結晶を実現することができる。しかしながら、このような結晶成長は限られた材料の組み合わせでのみ実現可能であり、デバイスの材料選択の余地を狭める重大な制約となっていた。例えば、上記制約が、シリコン基板上に形成される室温動作可能な量子効果デバイスが実現できない１つの原因となっていた。以下に、本技術に関連する２つの結晶成長技術について図面を参照して説明する。
【０００８】
第１の関連技術は、一般的な選択成長技術であり、図１２を参照してこの選択成長技術について説明する。図１２に示すように、例えばシリコン基板１０１上に、酸化シリコンなどのマスク材料によりマスクパターン１０３を形成する。このマスクパターン１０３にシリコン基板１０１表面を露出する開口部１０５を形成する。そのマスクパターン１０３を用いて適切な条件で同種材料又は異種材料１０７による結晶成長を行うと、マスクパターン１０３上には結晶は堆積せず、シリコン基板１０１の表面が露出した開口部１０５内にのみ選択的に結晶１０７ａを成長させることができる。
【０００９】
しかしながら、上記選択成長技術は、マスクパターン１０３上に入射する同種材料又は異種材料１０７がマスクパターン１０３上にはほとんど付着せずに、シリコン基板１０１上に輸送されるものであり、すなわち、結晶成長を行う位置の制御を主目的としており、原理上、結晶品質の改善は期待できない。
【００１０】
第２の関連技術は、マイクロチャンネルエピタキシー技術と称される。図１３を参照して、マイクロチャンネルエピタキシー技術について説明する。異なる材料間のヘテロエピタキシー技術において、上記選択成長におけるマスクパターンとして、適当なパターンおよびサイズのマスクを形成すると、元素の種類及び結晶構造・格子定数等が基板と異なる材料でも、高品質の結晶が成長する場合がある。
【００１１】
図１３に示すように、サファイア基板２０１上の窒化ガリウム（ＧａＮ）又はシリコン基板上のガリウム砒素（ＧａＡｓ）の結晶成長などに適用される。マイクロチャンネルエピタキシーによって良質の結晶が得られる原理は、基板２０１上に形成された酸化シリコンなどのマスクパターン２０３の開口部から露出した基板部分２０１ａの結晶を足場（種結晶）として、マスクパターン２０３間に結晶層２０７が成長し、その上に矢印で示すようにノン・エピタキシャル・ラテラル成長（下地の情報と無関係な水平方向の結晶成長）層２１１が形成される。
【００１２】
ノン・エピタキシャル・ラテラル成長により、下地基板との格子定数の不整合の影響を受けない結晶成長を実現することができるため、格子歪の大きい系でも比較的高品質な厚膜結晶がマスクパターン２０３より上部に得られる。但し、原理上、ラテラル方向成長した島がぶつかり合う場所では、格子が整合するメカニズムが存在しないため必然的に高密度の結晶欠陥２１５が発生する。
【００１３】
すなわち、マイクロチャンネルエピタキシー技術は、局所的に結晶欠陥が生成し高密度に欠陥が存在する部分と、欠陥が少ない高品質部分とを形成し、高品質部分をデバイスに応用する手法であるといえる。ラテラル成長が本質であるため、その原理上、マスク穴の中に高品質結晶が成長するわけではなく、マスクの上方に高品質の結晶が得られることになる。ラテラル方向成長を実現するためには、ある程度の厚み（マスク厚＋横方向成長膜厚）が必要であるため、この手法を２から３原子層厚のヘテロ結晶成長に適用するのは困難である。
【００１４】
要するに上記第１及び第２技術は、結晶を成長させる位置又は結晶欠陥が発生する位置を制御する技術であり、結晶の位置を制御する技術ではあっても、結晶性を改善するための技術ではない。
【００１５】
本発明は、原子層オーダーでの膜厚制御が可能な結晶成長技術を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の一観点によれば、基板に、該基板とは異なる材料を結晶成長する方法であって、前記基板に原子ステップ密度を減少させた微小領域を形成する工程と、該微小領域に前記基板とは異なる材料を結晶成長する工程とを有する結晶成長方法が提供される。上記結晶成長方法によれば、原子ステップ密度を低減させた微小領域上に前記基板とは異なる材料を結晶成長するため、成長した結晶が下地の原子ステップの境界にかかる確率が低減され、原子層オーダーでの膜厚制御（膜の平坦化）が可能となる。
【００１７】
また、基板に、該基板とは異なる材料を結晶成長する方法であって、前記基板に前記異なる材料を構成する原子の実質的な拡散長以下のサイズを有する微小領域を形成する工程と、該微小領域に前記基板とは異なる材料を結晶成長する工程とを有する結晶成長方法が提供される。上記結晶成長方法によれば、微小領域を形成することによりマイグレーション領域と非マイグレーション領域とを画定した基板のうちマイグレーション領域に異種の原子を結晶成長するため、原子層オーダーでの膜厚制御（膜の平坦化）が可能となる。
【００１８】
前記結晶成長する工程は、前記基板とは異なる材料を構成する原子の拡散長が、前記微小領域のサイズより実質的に大きくなる条件下で行うのが好ましい。これにより、成長した結晶が下地の原子ステップの境界にかかる確率が低減する。
【００１９】
さらに、前記微小領域を形成する工程と前記結晶成長する工程との間に、前記基板を構成する原子の拡散長が、前記微小領域のサイズより実質的に大きくなる条件下で熱処理を行う工程を含むのが好ましい。これにより、結晶成長前に前記微笑領域内における原子ステップの密度が低減するため、さらに膜厚の制御性（膜の平坦性）が向上する。
【００２０】
前記微小領域は、前記基板に形成された凹状又は凸状の領域であるのが好ましい。前記微小領域は、前記基板に形成された絶縁物に形成された開口から露出する領域であるのが好ましい。基板に凹状又は凸状の微小領域又は開口部において露出する領域を形成するだけで、簡単に成長を行うことができる。
【００２１】
本発明の他の観点によれば、基板と、該基板に形成された微小凸状領域又は微小凹状領域と、該微小凸状領域上又は微小凹状領域上に形成され、前記基板とは異なる材料により形成された量子構造とを有し、前記微小凸状領域又は微小凹状領域のサイズが、前記基板とは異なる材料の拡散長よりも実質的に小さいことを特徴とする量子デバイスが提供される。
【００２２】
【発明の実施の形態】
本発明の実施の形態について説明する前に、発明者の行った考察についてまず説明する。発明者は、数原子層レベルの制御が要求される場合に、基板表面の原子ステップ密度を制御し、さらに、結晶成長領域のサイズをマイグレーション長（拡散長）以下に制限することにより、基板直上における数原子層厚の結晶成長過程そのものを人工的に制御する技術を思い付いた。このようにすれば、高品質エピタキシャル成長を実現することができる。
【００２３】
以下、上記の考察に基づき、本発明の第１の実施の形態による結晶成長方法について図面を参照して説明する。
【００２４】
図１（▲１▼から▲４▼まで）は、本発明の第１の実施の形態による結晶成長工程を示す工程図である。図２は、図１のうち微小領域を形成した状態の構造を示す斜視図である。図１に示すように、基板材料１上にマスク材料３の薄膜を形成する。次いで、マスク材料３に結晶成長領域の窓開け（開口部３ａの形成）を行ない、基板材料１の表面を露出させる（図２参照）。開口部３ａ内に異種原子層５の結晶成長を行う。成長した異種原子層５上に電気的コンタクト（電極）７を形成する。電極７に対してリード線７ａを形成することにより、異種原子層５の電気的評価が可能である。以上の工程により、自動的に、開口部３ａに形成された高品質部分のみの電気的特性又は光学的特性を利用したデバイスを形成することができる。
【００２５】
以下に、上記手法を利用した結晶成長技術の具体例について、図面を参照して説明する。図３は、５００ｎｍサイズの微小な開口部２５に３原子層のＣａＦ２層２７エピタキシャル成長を行なった際の表面ＡＦＭ像であり、図４（Ａ）はその拡大図である。図３及び図４（Ａ）に示すように、開口部２５は１辺が約５００ｎｍの略三角形の形状を有している。図４（Ｂ）は図４（Ａ）のＡ−Ｂ線に沿う断面を示す図であり、良好な開口部が形成されていることがわかる。より詳細には、図４（Ｃ）に示すように、Ｓｉ（１１１）基板２１上に、ＳｉＯ２により開口部２５を有するマスクパターン２３が形成されている。この開口部２５により露出されたＳｉ（１１１）基板２１（微小領域）上に、ＣａＦ２系の異種結晶層２７を形成する。図より明らかなように、境界部分における異常成長なども見られず、良好なエピタキシャル成長が確認されている。
【００２６】
上記結晶成長技術を利用して、図５（Ａ）から図５（Ｃ）に示す共鳴トンネリングダイオードを製造し、その特性を評価した。図５（Ａ）は、基板の表面を示す図である。図５（Ａ）に示すように、基板５１面に、微小領域５５を画定する微小開口部パターンが多数形成されている微小領域形成部５３と、微小領域５５が形成されていないパターン非形成部５７とを画定した。微小領域５５は、図５（Ｂ）に示すように、一辺がＬである略正三角形の形状を有している。図５（Ｃ）に示すように、ｎ型シリコン基板（１１１）面５１上に、厚さ０．９ｎｍのＣａＦ２障壁層６１（成長温度７５０℃）と、厚さ６．５ｎｍのＣｄＦ２井戸層６３（成長温度６０℃）と、厚さ０．９ｎｍのＣａＦ２障壁層６５（成長温度６０℃）とを成長した。これにより、弗化カドミウム／弗化カルシウムの二重障壁共鳴トンネルダイオード構造が成長できる。
【００２７】
尚、シリコン基板の直上に積む１層目のフッ化カルシウムＣａＦ２層は、６５０℃程度で成長させるのに対して、その上に成長する２層目のフッ化カドミウムＣｄＦ２層は、成長温度６０℃から２００℃の間で平坦性の良いエピタキシャル成長を行うことができる。最上層のフッ化カルシウムＣａＦ２層は、その下にＣｄＦ２層が形成されているため温度を上げられない。そこで、最上層のフッ化カルシウムの成長温度を６０℃に下げる代わりに、イオン化加速を１ｋＶ程度行うことにより、マイグレーションエネルギーを与え、結晶化を促進する。フッ化カルシウムは、通常６０℃ではエピタキシャル成長は困難であるが、イオン化加速処理を適切な条件で組み合わせることにより、６０℃でも平坦なエピタキシャル成長が可能となる（参考文献：Ｍ．Ｗａｔａｎａｂｅ，  ｅｔ  ａｌ．，”Ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ  ｏｆ  ＣａＦ２／Ｓｉ（１１１）  ｂｙ  Ｉｏｎｉｚｅｄ−Ｃｌｕｓｔｅｒ−Ｂｅａｍ  ｔｅｃｈｎｉｑｕｅ”，  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．，  ２９［９］，  ｐｐ．１８０３−１８０４，  １９９０．）
【００２８】
図６から図９までに、上記弗化カドミウム／弗化カルシウムの二重障壁共鳴トンネルダイオード構造における電気的特性の、微小領域５５のサイズ（Ｌ）依存性を示す。微小領域サイズ（Ｌ）を、パターニングなし（図６）と、４００ｎｍ（図７）と、２００ｎｍ（図８）と、１００ｎｍ（図９）との４種類に関する室温での電流−電圧特性で比較した。
【００２９】
その結果、サイズＬが４００ｎｍよりも大きい場合には、微分負性抵抗自体のピーク対バレー電流比（Ｐ／Ｖ比）が２以下と小さくなり、さらに、ピークの形状自体もブロードになることがわかった。これに対して、微小領域サイズＬが２００ｎｍよりも小さくなると、Ｐ／Ｖ比Ｒが６を超えるとともに、ピークの形状もシャープになるとともに、素子毎のＩ−Ｖ特性の均一性、再現性、耐圧などについても著しい改善がみられた。
【００３０】
この２００ｎｍというＬの臨界サイズは、実験で用いたシリコン基板５１（図５）の原子テラス幅に相当するという点を考慮すると、ナノエリア・ローカルエピタキシー技術で意図したように、素子が原子ステップ（境界）を跨ぐことに起因するデバイス特性の劣化が生じにくくなり、結晶層の高品質化に起因して電子デバイスの特性が向上したためと考えられる。その結果として、この材料系において、初めて、量子井戸の層厚による系統的な特性の変化を実証することができた。
【００３１】
次に、本発明の第２の実施の形態による結晶成長方法について図面を参照して説明する。図１０（▲１▼から▲４▼まで）は、本実施の形態による結晶成長工程を示す図であり、図１１は、上記結晶成長工程の要部における斜視図である。
【００３２】
図１０に示すように、まず、基板７１の表面に、リソグラフィー技術を用いて、凹凸形状を形成する（図１１（Ａ）参照）。凸部（メサ部）７５の上面部（頂上部分）７５ａ、または、凹部７３の露出面（底部分）７３ａに、熱処理工程又はバッファ層結晶成長工程などにより、原子レベルで平滑な表面（原子ステップ密度の小さい表面）を形成する。次いで、基板７１の全面に異種原子層７７および８１を結晶成長する（図１１（Ｂ）参照）。
【００３３】
マスク材料である絶縁膜８３の薄膜を形成した後に、リソグラフィー技術を用いて、凸部（メサ部）の上面部（頂上部分）７５ａ、または、凹部７３の露出面（底部分）７３ａに形成された高品質結晶領域（例えば共鳴トンネルダイオード構造）を露出するコンタクトホール８５を形成し、その上に電極層８７を形成する。これにより、上記高品質結晶領域の特性を利用したデバイスを形成することができる。
【００３４】
上記結晶成長方法は、以下の利点を有する。１）ステップフリー領域を人為的に定義できる。２）原子テラスの幅を人工的に拡大させることができるため、基板傾斜角度及びデバイスサイズ選択の自由度が大きい。３）結晶の外周部分をリソグラフィにより除去できるため、より高品質のデバイスが期待できる。この方法は、凸部又は凹部を形成することにより、微小領域を画定することができるため、簡単にデバイスを形成することができ、ローカルエピタキシーの理想形に近いものと考えられる。
【００３５】
以上説明したように、異種材料同士を数原子層厚で積層結晶成長させる際に発生する欠陥の生成を著しく抑制することができる。特に、シリコン基板上への弗化カルシウム結晶成長では、基板に予め存在する原子ステップ近傍で致命的な積層欠陥を低減することができる。
【００３６】
本実施の形態による結晶成長技術により、例えば、極めて高品質の弗化カルシウム−弗化カドミウム積層結晶がシリコン基板上に形成可能となり、室温で顕著な量子効果を発現する量子効果デバイスを、既存のシリコン集積回路と同一の基板上に形成可能となる。
【００３７】
以上、本実施の形態に沿って説明したが、本発明はこれらの例に限定されるものではなく、種々の変形が可能であるのは言うまでもない。室温においても良好な電流電圧特性を示すため、再現性・均一性も高い高品質の量子効果素子が実現されることにより、集積メモリ、超高周波発振回路、超高速論理回路や、量子サブバンド間遷移レーザ、超高速光スイッチなど、光と電子を融合するエレクトロニクス素子を実現することができる。
【００３８】
【発明の効果】
以上、本発明の結晶成長技術を用いると、異種材料同士を数原子層厚で積層結晶成長させる際に発生する欠陥の生成を著しく抑制することができる。
【図面の簡単な説明】
【図１】図１（▲１▼から▲４▼）までは、本発明の第１の実施の形態による結晶成長方法に工程図である。
【図２】図１（▲２▼）に対応する斜視図である。
【図３】図２に対応する図であり、５００ｎｍサイズの微小な開口部に３原子層のＣａＦ２エピタキシャル成長を行った際の表面ＡＦＭ像である。
【図４】図４（Ａ）は図３の拡大図である。図４（Ｂ）は図４（Ａ）のＡ−Ｂ線に沿う断面を示す図である。図４（Ｃ）は、図４（Ｂ）をより詳細に示す断面図である。
【図５】図５（Ａ）は、基板の表面を示す図である。図５（Ｂ）は、図５（Ａ）の拡大図である。図５（Ｃ）は、成長した結晶の断面構造を示す図である。
【図６】図４及び図５に示す２重障壁共鳴トンネルダイオードのＩ−Ｖ特性を示す図であり、微細領域の無いパターンの場合の特性を示す図である。
【図７】図４及び図５に示す２重障壁共鳴トンネルダイオードのＩ−Ｖ特性を示す図であり、微細領域の一辺の長さＬが４００ｎｍの場合の特性を示す図である。
【図８】図４及び図５に示す２重障壁共鳴トンネルダイオードのＩ−Ｖ特性を示す図であり、微細領域の一辺の長さＬが２００ｎｍの場合の特性を示す図である。
【図９】図４及び図５に示す２重障壁共鳴トンネルダイオードのＩ−Ｖ特性を示す図であり、微細領域の一辺の長さＬが１００ｎｍの場合の特性を示す図である。
【図１０】図１０（▲１▼から▲４▼）までは、本発明の第２の実施の形態による結晶成長方法に工程図である。
【図１１】図１１（Ａ）及び図１１（Ｂ）は、図１０（▲１▼）及び図１０（▲３▼）に対応する斜視図である。
【図１２】従来の選択成長技術の一例を示す図である。
【図１３】従来の結晶成長技術の一例を示す図である。
【符号の説明】
１…基板材料、３…マスク材料、３ａ…開口部、５…異種原子層、７…電気的コンタクト、２５…開口部、５１…基板、５３…微小領域形成部、５５…微小領域、６１…ＣａＦ２障壁層、６３…ＣｄＦ２井戸層、６５…ＣａＦ２障壁層、７１…基板、７３…凹部、７５…凸部、７７、８１…異種原子層。
【図１】
2004165344.tif 000003
【図２】
2004165344.tif 000004
【図３】
2004165344.tif 000005
【図４】
2004165344.tif 000006
【図５】
2004165344.tif 000007
【図６】
2004165344.tif 000008
【図７】
2004165344.tif 000009
【図８】
2004165344.tif 000010
【図９】
2004165344.tif 000011
【図１０】
2004165344.tif 000012
【図１１】
2004165344.tif 000013
【図１２】
2004165344.tif 000014
【図１３】
2004165344.tif 000015