(57)【要約】【課題】熱的に脆弱な基板に影響を及ぼさない薄膜トランジスタ及びその作製方法の提供を課題とする。【解決手段】本発明は、所望の箇所にのみ加熱処理を行うランプ（代表的にはハロゲンランプ）を用いた瞬間熱アニール（ＲＴＡ、局所加熱）を行う。さらに本発明は、熱を吸収する金属層や非晶質半導体を基板上に設けた後に、瞬間熱アニールを行う。そうすると、薄膜トランジスタの半導体及びゲート絶縁膜は約７００度に加熱されるが、基板の温度は約４００度となり、基板の損傷を防止することができる。また本発明は、ゲート絶縁膜に対する加熱処理と、半導体に添加された不純物元素の活性化処理又は半導体に添加された金属元素のゲッタリング工程の２つの処理を同時にＲＴＡを用いて行う。ＲＴＡは短時間で行うことができるため、本発明により、生産性の向上が期待される。【選択図】  図１
2004165221.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上に金属層を形成し、
前記金属層と重なるようにゲート電極を形成し、
前記ゲート電極上に窒化珪素膜及び酸化珪素膜をスパッタリング法により連続的に形成し、
前記酸化珪素膜上に前記ゲート電極と重なるように半導体を形成し、
前記半導体にマスクを用いて不純物元素を添加し、
前記窒化珪素膜及び前記酸化珪素膜並びに前記不純物元素が添加された半導体に瞬間熱アニールを行うことを特徴とする薄膜トランジスタの作製方法。
【請求項２】
絶縁表面上にゲート電極を形成し、
前記ゲート電極上に窒化珪素膜及び酸化珪素膜をスパッタリング法により連続的に形成し、
前記酸化珪素膜上に前記ゲート電極と重なるように第１非晶質半導体を形成し、
前記第１非晶質半導体に金属元素を添加して加熱することにより結晶性半導体を形成し、
前記結晶質半導体上に第２非晶質半導体を形成し、
前記窒化珪素膜及び前記酸化珪素膜、並びに前記結晶質半導体及び前記第２非晶質半導体に瞬間熱アニールを行って、前記結晶質半導体に含まれる金属元素を前記第２非晶質半導体に偏析させることを特徴とする薄膜トランジスタの作製方法。
【請求項３】
絶縁表面上にゲート電極を形成し、
前記ゲート電極上に窒化珪素膜及び酸化珪素膜をスパッタリング法により連続的に形成し、
前記酸化珪素膜上に前記ゲート電極と重なるように非晶質半導体を形成し、
前記窒化珪素膜及び前記酸化珪素膜並びに前記非晶質半導体に瞬間熱アニールを行うことを特徴とする薄膜トランジスタの作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記瞬間熱アニールは、ランプを用いて６００〜８００度の温度で１〜２４０秒行うことを特徴とする薄膜トランジスタの作製方法。
【請求項５】
請求項１乃至請求項３のいずれか一項において、前記窒化珪素膜及び前記酸化珪素膜はゲート絶縁膜であることを特徴とする薄膜トランジスタの作製方法。
【請求項６】
請求項２において、前記金属元素はニッケルであることを特徴とする薄膜トランジスタの作製方法。
【請求項７】
絶縁表面上の金属層と、
前記金属層上のゲート電極と、
前記ゲート電極上にスパッタリング法により連続的に形成された窒化珪素膜及び酸化珪素膜と、
前記金属層及び前記ゲート電極と重なり、前記酸化珪素膜に接する半導体とを有することを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）に代表される絶縁ゲート型電界効果トランジスタ及びその作製方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置や発光装置などの表示装置は、携帯機器向けの需要の増加から、活発に開発が進められている。絶縁体上に多結晶半導体（ポリシリコン）により形成されたトランジスタを用いて、画素や駆動回路を形成する技術は、小型化及び低消費電力化に大きく貢献するため、活発に開発が進められている。
【０００３】
その一例として、薄膜トランジスタのサイズを大きくしたり、歪み点が７００度以下のガラス基板の損傷を懸念したりすることなく、ソース領域及びドレイン領域の活性化の効率を高めるため、トップゲート型のトランジスタを構成する多結晶シリコンの下部に金属膜を配置しているものがある（例えば、特許文献１参照）。またアニール工程にＲＴＡ（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ）を採用することで、生産性及び表示品質を向上させるために、トップゲート型のトランジスタを構成する多結晶シリコンの下部にＲＴＡ用の多結晶シリコン膜を配置しているものがある（例えば、特許文献２参照）。
【０００４】
【特許文献１】特開２００１−１０２５８５号公報
【特許文献２】特開平５−５３１４３号公報
【０００５】
【発明が解決しようとする課題】
薄膜トランジスタを構成するゲート絶縁膜や半導体に対する熱処理の手法として、短時間に高温でアニールを行う瞬間熱アニール（ＲＴＡ）がある。しかし、ＲＴＡを行う際、基板温度は７００℃を要するため、基板全体を加熱すると、ガラス基板等の熱的に脆弱な基板はそりなどの損傷が生じてしまう。そこで本発明は、熱処理の工程にＲＴＡを用いても、熱的に脆弱な基板に影響を及ぼさない薄膜トランジスタ及びその作製方法の提供を課題とする。
【０００６】
【課題を解決するための手段】
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
【０００７】
本発明は、所望の箇所にのみ加熱処理を行うランプ（代表的にはハロゲンランプ）を用いた瞬間熱アニール（ＲＴＡ、局所加熱）を行う。さらに本発明は、熱を吸収する金属層や非晶質半導体を基板上に設けた後に、瞬間熱アニールを行う。そうすると、薄膜トランジスタの半導体及びゲート絶縁膜は約７００度に加熱されるが、基板の温度は約４００度となり、基板の損傷を防止することができる。また本発明は、ゲート絶縁膜に対する加熱処理と、半導体に添加された不純物元素の活性化処理又は半導体に添加された金属元素のゲッタリング工程の２つの処理を同時にＲＴＡを用いて行う。さらに、ＲＴＡは短時間で行うことができるため、本発明により、生産性の向上が期待される。
【０００８】
本発明は、不活性ガスを使用し、構成が簡単であるスパッタリング装置を用いてゲート絶縁膜を作製する。さらに本発明は、所望の絶縁耐圧が得られる程度にゲート絶縁膜を厚く形成し、ＴＦＴを構成する半導体とゲート電極の間の容量を減りにくくするために、各々の層に用いる薄膜の誘電率を考慮して、ＴＦＴとして所望の容量が得られるように設定する。具体的には、ゲート絶縁膜を２層構造とし、該２層からなるゲート絶縁膜はスパッタリング法で連続的に形成する。そして、ゲート電極／ゲート絶縁膜の１層目として窒化珪素膜（誘電率：約７．５）／ゲート絶縁膜の２層目として酸化珪素膜（誘電率：約３．５）／活性層の順に積層形成する。そして、このゲート絶縁膜に、上記の瞬間熱アニールを行うことで、そのＣＶ特性（容量の電圧依存性）が改善され、ヒステリシスがよくなり、信頼性が向上する。
【０００９】
本発明は、絶縁表面上に金属層を形成し、前記金属層と重なるようにゲート電極を形成する。前記ゲート電極上に窒化珪素膜及び酸化珪素膜をスパッタリング法により連続的に形成し、前記酸化珪素膜上に前記ゲート電極と重なるように半導体を形成し、前記半導体にマスクを用いて不純物元素を添加する。その後、前記窒化珪素膜及び前記酸化珪素膜並びに前記不純物元素が添加された半導体に瞬間熱アニールを行うことを特徴とする。
【００１０】
本発明は、絶縁表面上にゲート電極を形成し、前記ゲート電極上に窒化珪素膜及び酸化珪素膜をスパッタリング法により連続的に形成する。前記酸化珪素膜上に前記ゲート電極と重なるように第１非晶質半導体を形成し、前記第１非晶質半導体に金属元素を添加して加熱することにより結晶性半導体を形成し、前記結晶質半導体上に第２非晶質半導体を形成する。その後、前記窒化珪素膜及び前記酸化珪素膜、並びに前記結晶質半導体及び前記第２非晶質半導体に瞬間熱アニールを行って、前記結晶質半導体に含まれる金属元素を前記第２非晶質半導体に偏析させるゲッタリングを行うことを特徴とする。
【００１１】
本発明は、絶縁表面上にゲート電極を形成し、前記ゲート電極上に窒化珪素膜及び酸化珪素膜をスパッタリング法により連続的に形成する。前記酸化珪素膜上に前記ゲート電極と重なるように非晶質半導体を形成し、前記窒化珪素膜及び前記酸化珪素膜並びに前記非晶質半導体に瞬間熱アニールを行うことを特徴とする。
【００１２】
【発明の実施の形態】
（実施の形態１）
本発明の実施の形態について、図１〜３を用いて説明する。ここでは、本発明の薄膜トランジスタの作製方法を用いて、ＣＭＯＳ回路で構成される駆動回路と、Ｎチャネル型ＴＦＴ（スイッチング用）及びＰチャネル型ＴＦＴ（駆動用）を有する画素部とを同一基板上に形成する作製工程について説明する。
【００１３】
基板２００は、ガラス基板等を用いる（図２（Ａ））。なお、本発明は、熱的に脆弱な基板に悪影響を及ぼさないことを特徴とする作製方法であるため、そのような基板を用いるのが好適である。本形態ではガラス基板２００を用いた。
【００１４】
基板２００上に、Ｗ−Ｓｉ、Ａｇ、ＴａＮなどのＲＴＡの処理温度に耐えうる耐熱性に優れた性質の金属を、所望の形状になるように所定のパターニング及びエッチングを行って、金属層２０２〜２０５を５０〜５００ｎｍの厚さに形成する。本形態では、金属層２０２〜２０５として、Ｗ−ＳｉをＷのターゲットを用いたスパッタリング法で、２００ｎｍの厚さに形成した。このときの上面図を図２（Ｄ）に示す。この金属層２０２〜２０５は、後に形成される半導体層を覆う形状となる。金属層２０２〜２０５を設けることにより、後に形成される半導体層に入射される光を遮断するため、リーク電流の発生を抑制する効果が得られる。またリーク電流の発生を抑制することで、クロストークの発生も抑制することができる。
【００１５】
そして、金属層２０２〜２０５を覆うように、絶縁膜から成る下地膜２０６を形成する。下地膜２０６を２層構造で形成する場合には、公知の方法（スパッタリング法、プラズマＣＶＤ法など）を用いて、下地膜２０６の１層目を１０〜２００ｎｍの厚さに形成し、２層目を５０〜２００ｎｍの厚さに形成する。本形態では、スパッタリング法を用いて、下地膜２０６の１層目として窒化酸化珪素膜を５０ｎｍの厚さに形成し、２層目として酸化窒化珪素膜を５０ｎｍの厚さに形成し、その後、ＣＭＰ法などの公知の方法で表面を平坦化した。なお下地膜２０６は２層構造に限らず、単層又は３層以上積層させた構造でも良い。但し、下地膜２０６は、寄生容量を小さくするために、誘電率が小さい材料で膜厚を厚く設定することが好ましい。
【００１６】
そして、下地膜２０６上に、Ｗ−Ｓｉ、Ａｇ、ＴａＮなどのＲＴＡの処理温度に耐えうる耐熱性に優れた性質の金属を、所望の形状になるように所定のパターニング及びエッチングを行って、ゲート電極２０７〜２１０を５０〜５００ｎｍの厚さに形成する（図２（Ｂ））。本形態では、ゲート電極２０７〜２１０として、Ｗ−ＳｉをＷのターゲットを用いたスパッタリング法で、２００ｎｍの厚さに形成した。このときの上面図を図２（Ｅ）に示す。
【００１７】
続いて、ゲート電極２０７〜２１０上にゲート絶縁膜２１１を形成する。ゲート絶縁膜２１１はスパッタリング法を用いて、膜厚を３０〜２００ｎｍとして珪素を含む絶縁膜で形成する。本形態では、ゲート絶縁膜２１１を２層構造とし、１層目として窒化珪素膜２１１ａを３０ｎｍ形成し、２層目として酸化珪素膜２１１ｂを２０ｎｍ形成した。
本発明では、このようにゲート絶縁膜２１１をスパッタリング法により作製する。スパッタ装置はＡｒ等の不活性ガスを使用しており、その構成が簡単であるため、プラズマＣＶＤ法（ＣＶＤ装置）を用いる場合と比較して、装置の維持に労力がかからない。
また、絶縁耐圧を向上させるためには、一般的にゲート絶縁膜を厚く形成することが好ましい。一方、半導体とゲート電極の間の容量は、ゲート絶縁膜に採用する薄膜の誘電率とその膜厚に依存する。つまり、ゲート絶縁膜の厚さは、絶縁耐圧と容量の兼ね合いから設定される。そこで本発明は、所望の絶縁耐圧が得られる程度にゲート絶縁膜を厚く形成する。さらに本発明は、ＴＦＴを構成する半導体とゲート電極の間の容量を減りにくくするために、誘電率において、酸化珪素膜（ＳｉＯ２、約３．５）よりも高い窒化珪素膜（ＳｉＮ、約７．５）を酸化珪素膜の下層になるように、積層して形成する。そうすると、絶縁耐圧を向上させ、且つ容量を充分なものとすることができる。
つまり、酸化珪素膜の誘電率は約３．８に対し、窒化珪素膜の誘電率は約７．５であるので、酸化珪素膜で形成するゲート絶縁膜に窒化珪素膜を含有させることで、実質的にはゲート絶縁膜の薄膜化を図るのと同等の効果を得ることができる。また、ゲートリークを低減することが可能となり、スケーリング則に基づいた素子の微細化に対し、有利な効果を得ることができる。さらに、緻密な窒化珪素膜をゲート絶縁膜の構成部材として用いることにより、外部から侵入する不純物を素子する保護膜として機能させることができ、ゲート絶縁膜と半導体との間で清浄な界面を形成することができる。すなわち、水素を含有せず、熱処理により固定電荷を含まない緻密なゲート絶縁膜を形成することが可能であることは、トランジスタの特性安定化に寄与する。また、窒化珪素膜と酸化珪素膜は、スパッタリング法を用いて連続的に成膜することができるため、微粒子などの物理的汚染や周辺環境からの化学汚染を防ぐことができる。
【００１８】
なおゲート絶縁膜２２は２層構造に限らず、３層以上の構造にしてもよいし、また酸化珪素膜、窒化珪素膜以外の材料を用いて構成してもよいが、各々の層に用いる薄膜の誘電率を考慮して、ＴＦＴとして所望の容量が得られるように設定する。
【００１９】
次いで、ゲート絶縁膜２１１上に半導体層２１４〜２１７を形成する（図２（Ｃ））。半導体層２１４〜２１７は、まず公知の方法（スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで半導体膜を成膜する。次いで前記半導体膜を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等）を用いて結晶化させる。そして、得られた結晶質半導体膜を所望の形状にパターニングして半導体層２１４〜２１７を形成する。なお前記半導体膜としては、非晶質半導体膜、微結晶半導体膜、結晶質半導体膜又は非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜などを用いても良い。
【００２０】
本形態では、プラズマＣＶＤ法を用いて、膜厚５０ｎｍの非晶質珪素膜を成膜した。その後、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行って結晶質珪素膜を形成した。その後、フォトリソグラフィ法を用いたパターニング処理によって半導体層２１４〜２１７を形成した。このときの上面図を図２（Ｆ）に示す。
【００２１】
なお、レーザ結晶化法で結晶質半導体膜を作製する場合のレーザは、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ４等の結晶を使ったレーザ等が挙げられる。なお非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２〜第４高調波を適用するのが好ましい。上記レーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光して、半導体膜に照射すると良い。結晶化の条件は適宜設定されるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜７００ｍＪ／ｃｍ２（好ましくは２００〜３００ｍＪ／ｃｍ２）とすると良い。またＹＡＧレーザを用いる場合には、その第２高調波を用いてパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００ｍＪ／ｃｍ２（好ましくは３５０〜５００ｍＪ／ｃｍ２）とすると良い。そして幅１００〜１０００μｍ（好ましくは幅４００μｍ）で線状に集光したレーザ光を基板全面に渡って照射し、このときの線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行っても良い。
【００２２】
但し、本形態では、結晶化を助長する金属元素を用いて非晶質珪素膜の結晶化を行ったため、前記金属元素が結晶質珪素膜中に残留している。そのため、前記結晶質珪素膜上に５０〜１００ｎｍの非晶質珪素膜を形成し、加熱処理（ＲＴＡ法、ファーネスアニール炉を用いた熱アニール等）を行って、該非晶質珪素膜中に前記金属元素を拡散させ、前記非晶質珪素膜は加熱処理後にエッチングを行って除去する。その結果、前記結晶質珪素膜中の金属元素の含有量を低減または除去することができる。また半導体層２１４〜２１７を形成後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピング（チャネルドーピング）を行ってもよい。
【００２３】
次いで、フォトリソグラフィ法を用いてレジストからなるマスク２１８を形成し、第１のドーピング処理を行い、半導体層２１４〜２１７にＮ型を付与する不純物元素を低濃度に添加する（図３（Ａ））。第１のドーピング処理はイオンドープ法又はイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０１３〜５×１０１４／ｃｍ２とし、加速電圧を４０〜８０ｋｅＶとして行う。またＮ型を付与する不純物元素としては、１５族に属する元素を用いれば良く、代表的にはリン（Ｐ）又は砒素（Ａｓ）を用いる。本形態では、イオンドープ法でドーズ量を５．０×１０１３／ｃｍ２、加速電圧を５０ｋｅＶ、Ｎ型を付与する不純物元素としてＰ（リン）を用いて、自己整合的に不純物領域２１９〜２２２を形成した。このとき、第１の不純物領域２１９〜２２２には１×１０１８〜１×１０２０／ｃｍ３の濃度範囲でＮ型を付与する不純物元素が添加された。
【００２４】
続いてレジストからなるマスク２１８を除去した後、新たにレジストからなるマスク２２３を形成して、第１のドーピング処理よりも高い加速電圧で第２のドーピング処理を行う（図３（Ｂ））。イオンドープ法の条件はドーズ量を１×１０１３〜３×１０１５／ｃｍ２とし、加速電圧を６０〜１２０ｋｅＶとして行う。本形態では、ドーズ量を３．０×１０１５／ｃｍ２とし、加速電圧を６５ｋｅＶの条件下でドーピング処理を行った結果、不純物領域２２４、２２５には１×１０１９〜５×１０２１／ｃｍ３の濃度範囲でＮ型を付与する不純物元素が添加された。また、不純物元素が全く添加されない領域又は微量の不純物元素が添加された領域（本発明では総称してチャネル形成領域とよぶ）２２６、２２７が形成された。
【００２５】
次いで、レジストからなるマスク２２３を除去した後、新たにレジストからなるマスク２２８を形成する（図３（Ｃ））。その後、第３のドーピング処理を行い、Ｐチャネル型ＴＦＴの活性層となる半導体層に、前記第１の導電型とは反対の導電型を付与する不純物元素が添加された不純物領域を形成する。本形態では、レジストからなるマスク２２８を不純物元素に対するマスクとして用いて、Ｐ型を付与する不純物元素を添加し、自己整合的に不純物領域２２９、２３０を形成した。また、ドーズ量が１×１０１６／ｃｍ２、加速電圧が８０ｋｅＶの条件下で、ジボラン（Ｂ２Ｈ６）を用いたイオンドープ法で形成した。本ドーピング処理によって、Ｐ型を付与する不純物元素の濃度が１×１０１９〜５×１０２１ａｔｏｍｓ／ｃｍ３となるようにドーピング処理された。またチャネル形成領域２４６、２４７が形成された。
【００２６】
なお、ドーピング処理を行う条件を適宜変えて、２回以上の複数回のドーピング処理で所望の不純物領域を形成しても良い。
【００２７】
次いで図３（Ｄ）に示すように、レジストからなるマスク２２８を除去し、ゲート絶縁膜２１１に対する加熱処理及び半導体層に添加された不純物元素の活性化処理を同時に行う。本処理は、好適には６００〜８００度の温度、１〜２４０秒程度の短時間でＲＴＡ法を用いて行う。このとき、各々の材料の熱の吸収率の相違から、半導体層及びゲート絶縁膜は約７００度に加熱されるが、基板２００の温度は約４００度となるため、該基板２００の損傷を抑制することができる。また、１〜２４０秒程度の急速加熱を行うことで、前記温度範囲であっても歪み点が７００度以下の熱的に脆弱なガラス基板に対しても同質の効果を得ると共に熱による歪みを抑えることが可能となる。また、ＴＦＴが形成された部分のみにＲＴＡを行えばよいため、一度に加熱する領域を小さくすることができ、基板の損傷を抑制することができる。
またゲート絶縁膜に対する熱処理により、膜中に取り込まれた微少なシリコンクラスターを酸化もしくは窒化させ、また内部歪みを緩和して膜中欠陥密度、界面欠陥密度を低減させることができる。
さらに、金属層２０１〜２０５は熱を蓄積する作用を有するため、半導体層には金属層２０１〜２０５からも効率的に熱が供給されて、活性化の効率を高めることができる。さらに、本処理により、スパッタリング法でゲート絶縁膜が作製されたＴＦＴであっても、そのＣＶ特性（容量の電圧依存性）が改善され、ヒステリシスがよくなり、信頼性が向上する。このＣＶ特性の改善については、本出願人の出願である特願２００２−２２６０５６号を参照するとよい。
なお、本ＲＴＡの工程は、ゲート絶縁膜２１１を形成後（図２（Ｂ））に行って、当該ゲート絶縁膜２１１の熱処理のみを行ってもよい。またゲート絶縁膜２１１及び半導体２１４〜２１７を形成後（図２（Ｃ））に行って、当該ゲート絶縁膜２１１及び半導体２１４〜２１７の熱処理を同時に行ってもよい。
また、半導体２１４〜２１７上に無機の材料からなる第１層間絶縁膜を形成した後に行ってもよい。そうすると、無機の材料からなる層間絶縁膜中の水素を用いて、半導体層の水素化を同時に行うことができる。
【００２８】
そして、絶縁膜からなる第１の層間絶縁膜２３１を形成する（図３（Ｅ））。この第１の層間絶縁膜２３１としては、プラズマＣＶＤ法またはスパッタリング法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本形態では、プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜２３１を形成した。
【００２９】
第１の層間絶縁膜２３１上に、第２の層間絶縁膜２３２を形成する。第２の層間絶縁膜２３２としては、ＣＶＤ法によって形成された酸化珪素膜、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法又はスピンコート法によって塗布された酸化珪素膜、アクリル等の有機絶縁膜又は非感光性の有機絶縁膜が０．７〜５μｍ（好ましくは２〜４μｍ）の厚さで形成する。本形態では、ＣＶＤ法で膜厚１．６μｍのアクリル膜５０を形成した。なお第２の層間絶縁膜２３２は、基板２００上に形成されたＴＦＴによる凹凸を緩和し、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。
【００３０】
次に、第２の層間絶縁膜２３２上に、第３の層間絶縁膜２３３を形成する。第３の層間絶縁膜２３３は、スパッタリング法で、窒化珪素膜または窒化酸化珪素膜を０．１〜０．２μｍの厚さで形成する。本形態では、スパッタリング法で、窒化珪素膜２３３を０．１μｍの厚さで形成した。
【００３１】
第１乃至第３層間絶縁膜２３１〜２３３を設けることにより、酸素や空気中の水分をはじめ各種イオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。
【００３２】
そして、ドライエッチング又はウエットエッチングを用い、コンタクトホールを形成する（図１（Ａ））。本形態では、第１乃至第３の層間絶縁膜２３１〜２３３をエッチングし、不純物領域２２４、２２５、２２９、２３０に達するコンタクトホールを形成した。
【００３３】
次いで、各不純物領域と電気的に接続される配線２３４〜２４０を形成する。本形態では、配線２３４〜２４０は、膜厚１００ｎｍのＴｉ膜、膜厚３５０ｎｍのＡｌ膜、膜厚１００ｎｍのＴｉ膜をスパッタリング法で連続形成して積層し、所望の形状にパターニング及びエッチングを行って形成した。なお、三層構造に限らず、二層以下の構造、四層以上の積層構造にしてもよい。また配線の材料としては、Ａｌ、Ｔｉに限らず、他の導電膜を用いても良い。
【００３４】
以上の工程により、Ｎチャネル型ＴＦＴ２４２とＰチャネル型ＴＦＴ２４３からなるＣＭＯＳ回路を有する駆動回路部と、Ｎチャネル型ＴＦＴ（スイッチング用ＴＦＴ）２４４と、Ｐチャネル型ＴＦＴ（駆動用ＴＦＴ）２４５とを有する画素部を同一基板上に形成することができる。
【００３５】
駆動回路部のＮチャネル型ＴＦＴ２４２は、ゲート電極２０７と重なるチャネル形成領域２２６、ソース領域又はドレイン領域として機能する不純物領域２２４を有する。このＮチャネル型ＴＦＴ２４２と配線２３５で接続されＣＭＯＳ回路を形成するＰチャネル型ＴＦＴ２４３は、ゲート電極２０８と重なるチャネル形成領域２４６、ソース領域またはドレイン領域として機能する不純物領域２２９を有する。
【００３６】
画素部のＮチャネル型ＴＦＴ２４４は、ゲート電極２０９と重なるチャネル形成領域２２７、ソース領域またはドレイン領域として機能する不純物領域２２５を有する。また、Ｐチャネル型ＴＦＴ２４５は、ゲート電極２１０と重なるチャネル形成領域２４７、ソース領域またはドレイン領域として機能する不純物領域２３０を有する。
【００３７】
本発明では、各ＴＦＴ２４２〜２４５の半導体層の下部には、金属層が設けられている。そのため、しきい値電圧が安定化し、基板上の複数のトランジスタにおけるしきい値電圧のバラツキを緩和することができる。
【００３８】
本形態では、ゲート絶縁膜の熱処理と半導体に添加された不純物元素の活性化処理を、瞬間熱アニール（ＲＴＡ）を用いて同時に行う。ＲＴＡを行う際には、金属層により熱が吸収され、また所望の箇所にのみ瞬間熱アニールを行うため、基板に悪影響を及ぼさずに熱処理を行うことができる。上記構成を有する本発明により、生産性を向上させることができる。
【００３９】
（実施の形態２）
本発明の実施の形態について、図１、４、５を用いて説明する。ここでは、ＣＭＯＳ回路で構成される駆動回路と、スイッチング用ＴＦＴ及び駆動用ＴＦＴを有する画素部とが同一基板上に形成される作製工程について説明する。
【００４０】
基板３００は、ガラス基板等を用いる（図４（Ａ））。なお、本発明は、熱的に脆弱な基板に悪影響を及ぼさないことを特徴とする作製方法であるため、そのような基板を用いるのが好適である。本形態ではガラス基板３００を用いた。
【００４１】
基板３００上に、Ｗ−Ｓｉ、Ａｇ、ＴａＮなどのＲＴＡの処理温度に耐えうる耐熱性に優れた性質の金属を、所望の形状になるように所定のパターニング及びエッチングを行って、ゲート電極３０２〜３０５を５０〜５００ｎｍの厚さに形成する。本形態では、ゲート電極３０２〜３０５として、Ｗ−ＳｉをＷのターゲットを用いたスパッタリング法で、２００ｎｍの厚さに形成した。このときの上面図を図４（Ｅ）に示す。
【００４２】
次いで、ゲート電極３０２〜３０５を覆うゲート絶縁膜３０６を形成する。ゲート絶縁膜３０６はスパッタリング法を用いて、膜厚を３０〜２００ｎｍとして珪素を含む絶縁膜で形成する。本形態では、ゲート絶縁膜３０６の１層目として窒化珪素膜３０６ａを３０ｎｍ形成し、２層目として酸化珪素膜３０６ｂを２０ｎｍ形成した。このように、ゲート絶縁膜３０６として、窒化珪素膜３０６ａと酸化珪素膜３０６ｂを積層した構成とすることで生ずる効果は、形態１に記載した通りであるので、ここでは省略する。
【００４３】
なおゲート絶縁膜３０６は２層構造に限らず、３層以上の構造にしてもよいし、また酸化珪素膜、窒化珪素膜以外の材料を用いて構成してもよいが、各々の層に用いる薄膜の誘電率を考慮して、ＴＦＴとして所望の容量が得られるように設定する。
【００４４】
続いて、ゲート絶縁膜３０６上に非晶質珪素膜３０７を形成する（図４（Ｂ））。本形態では、プラズマＣＶＤ法を用いて、膜厚５５ｎｍの非晶質珪素膜を成膜した。その後、ニッケルを含む溶液３０８を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行って結晶質珪素膜を形成した。
【００４５】
なお、本形態では、結晶化を助長する金属元素を用いて非晶質珪素膜の結晶化を行ったため、前記金属元素が結晶質珪素膜中に残留している。そのため、前記結晶質珪素膜上に絶縁膜を５〜５００ｎｍの厚さで形成し、次いで絶縁膜上に非晶質珪素膜を５〜５００ｎｍの厚さで積層形成する。その後、所望の形状になるように、パターン加工して、結晶質珪素３１１〜３１４、絶縁層３０９ａ〜３０９ｄ及び非晶質珪素３１０ａ〜３１０ｄを積層形成する（図４（Ｃ））。本形態では、結晶質珪素３１１〜３１４上に、絶縁層としても酸化珪素３０９ａ〜３０９ｄを５０ｎｍの厚さで形成し、次いでアルゴンを含む非晶質珪素（ゲッタリングサイトとして用いる）３１０ａ〜３１０ｄを１５０ｎｍの厚さで形成した。その後、基板３００上において、所望の箇所にのみ瞬間熱アニール（ＲＴＡ）を行って、非晶質珪素３１０ａ〜３１０ｄ中に金属元素を拡散（偏析）させるゲッタリング処理とゲート絶縁膜３０６に対する加熱処理の２つの処理を同時に行う。本処理により、結晶質珪素３１１〜３１４中の金属元素の含有量を低減または除去することができる。そして、酸化珪素３０９ａ〜３０９ｄ及び非晶質珪素３１０ａ〜３１０ｄは、ＲＴＡ後にエッチングを行って除去する。
なお本ＲＴＡでは、非晶質珪素膜３１０ａ〜３１０ｄがＲＴＡの光を吸収することを利用して、ゲート絶縁膜３０４の熱処理を同時に行うものである。但し、非晶質珪素膜３１０は、高温で加熱すると結晶化してしまい、ゲッタリング特性が低下するため、適切な処理温度と、絶縁膜３０９の膜厚を適切な値に設定することで、ゲッタリング処理と熱処理とを同時に行うことが出来る。
また、本ＲＴＡ処理は、好適には６００〜８００度の温度、１〜２４０秒程度の短時間でＲＴＡ法を用いて行う。このとき、各々の材料の熱の吸収率の相違から、半導体層及びゲート絶縁膜は約７００度に加熱されるが、基板３００の温度は約４００度となるため、該基板３００の損傷を抑制することができる。また、１〜２４０秒程度の急速加熱を行うことで、前記温度範囲であっても歪み点が７００度以下の熱的に脆弱なガラス基板に対しても同質の効果を得ると共に熱による歪みを抑えることが可能となる。また、ＴＦＴが形成された部分のみにＲＴＡを行えばよいため、一度に加熱する領域を小さくすることができ、基板の損傷を抑制することができる。
またゲート絶縁膜に対する熱処理により、膜中に取り込まれた微少なシリコンクラスターを酸化もしくは窒化させ、また内部歪みを緩和して膜中欠陥密度、界面欠陥密度を低減させることができる。
【００４６】
その後、フォトリソグラフィ法を用いたパターニングによって半導体層３１１〜３１４を形成した（図４（Ｄ））。このときの上面図を図４（Ｆ）に示す。なお半導体層３１１〜３１４を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピング（チャネルドーピング）を行ってもよい。
【００４７】
なお半導体層３１１〜３１４としては、非晶質半導体膜に限らず、微結晶半導体膜、結晶質半導体膜又は非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を形成してもよい。
【００４８】
次いで、フォトリソグラフィ法を用いてレジストからなるマスク３１５を形成し、第１のドーピング処理を行い、半導体層３１１〜３１４にＮ型を付与する不純物元素を低濃度に添加する（図５（Ａ））。第１のドーピング処理はイオンドープ法又はイオン注入法で行えば良い。本形態では、イオンドープ法でドーズ量を５．０×１０１３／ｃｍ２、加速電圧を５０ｋｅＶ、Ｎ型を付与する不純物元素としてＰ（リン）を用いて、自己整合的に不純物領域３１６〜３１９を形成した。このとき、不純物領域３１６〜３１９には、１×１０１８〜１×１０２０／ｃｍ３の濃度範囲でＮ型を付与する不純物元素が添加された。
【００４９】
続いてレジストからなるマスク３１５を除去した後、新たにレジストからなるマスク３２０を形成して、第１のドーピング処理よりも高い加速電圧で第２のドーピング処理を行う（図５（Ｂ））。本形態では、ドーズ量を３．０×１０１５／ｃｍ２とし、加速電圧を６５ｋｅＶの条件下でドーピング処理を行った結果、不純物領域３２１、３２２には１×１０１９〜５×１０２１／ｃｍ３の濃度範囲でＮ型を付与する不純物元素が添加された。また、チャネル形成領域３２３、３２４が形成された。
【００５０】
次いで、レジストからなるマスク３２０を除去した後、新たにレジストからなるマスク３２５を形成する（図５（Ｃ））。その後、第３のドーピング処理を行う。本形態では、レジストからなるマスク３２５を不純物元素に対するマスクとして用いて、Ｐ型を付与する不純物元素を添加し、自己整合的に不純物領域３２６、３２７を形成した。また、ドーズ量が１×１０１６／ｃｍ２、加速電圧が８０ｋｅＶの条件下で、ジボラン（Ｂ２Ｈ６）を用いたイオンドープ法で形成した。本処理によって、Ｐ型を付与する不純物元素の濃度が１×１０１９〜５×１０２１ａｔｏｍｓ／ｃｍ３となるようにドーピング処理された。またチャネル形成領域３２８、３２９が形成された。
【００５１】
なお、ドーピング処理を行う条件を適宜変えて、２回以上の複数回のドーピング処理で所望の不純物領域を形成しても良い。
【００５２】
次いで、加熱処理（熱処理）を行って、半導体層の結晶性の回復、半導体層に添加された不純物元素の活性化を行う。この加熱処理はファーネスアニール炉を用いる熱アニール法などの公知の方法を用いて行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃の条件下で行えばよい。本形態では、ファーネスアニール炉を用いて、４１０℃１時間の加熱処理を行った。なお、熱アニール法の他に、レーザアニール法又はＲＴＡ法を用いてもよい。
【００５３】
次いで、レジストからなるマスク３２５を除去し、絶縁膜からなる第１の層間絶縁膜３３０を形成する（図５（Ｄ））。この第１の層間絶縁膜３３０としては、本形態では、プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜３３０を形成した。
【００５４】
第１の層間絶縁膜３３０上に、第２の層間絶縁膜３３１を形成する。本形態では、第２の層間絶縁膜３３１として、ＣＶＤ法で膜厚１．６μｍのアクリル膜１０３を形成した。なお第２の層間絶縁膜３３１には、基板上３００に形成されたＴＦＴによる凹凸を緩和し、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。
【００５５】
次いで、第２の層間絶縁膜３３１上に、第３の層間絶縁膜３３２を形成する。第３の層間絶縁膜３３２としては、本形態では、スパッタリング法で、窒化珪素膜５１を０．１μｍの厚さで形成した。
【００５６】
次いで、ドライエッチング又はウエットエッチングを用い、コンタクトホールを形成する（図１（Ｂ））。本形態では、第１乃至第３の層間絶縁膜３３０〜３３２をエッチングし、不純物領域３２１、３２２、３２６、３２７に達するコンタクトホールを形成した。
【００５７】
次いで、各不純物領域と電気的に接続される配線３３３〜３３９を形成する。本形態では、配線３３３〜３３９は、膜厚１００ｎｍのＴｉ膜、膜厚３５０ｎｍのＡｌ膜、膜厚１００ｎｍのＴｉ膜をスパッタリング法で連続形成して積層し、所望の形状にパターニング及びエッチングして形成した。なお、三層構造に限らず、二層以下の構造又は四層以上の積層構造にしてもよい。また配線の材料としては、ＡｌとＴｉに限らず、他の導電膜を用いても良い。
【００５８】
以上の工程により、Ｎチャネル型ＴＦＴ３４０とＰチャネル型ＴＦＴ３４１からなるＣＭＯＳ回路を有する駆動回路部と、Ｎチャネル型ＴＦＴ（スイッチング用ＴＦＴ）３４２とＰチャネル型ＴＦＴ（駆動用ＴＦＴ）３４３とを有する画素部を同一基板上に形成することができる
【００５９】
駆動回路部のＮチャネル型ＴＦＴ３４０は、ゲート電極３０２と重なるチャネル形成領域３２３、ソース領域又はドレイン領域として機能する不純物領域３２１を有する。このＮチャネル型ＴＦＴ３４０と配線３３４で接続されＣＭＯＳ回路を形成するＰチャネル型ＴＦＴ３４１は、ゲート電極３０３と重なるチャネル形成領域３２８、ソース領域またはドレイン領域として機能する不純物領域３２６を有する。
【００６０】
画素部のＮチャネル型ＴＦＴ３４２は、ゲート電極３０４と重なるチャネル形成領域３２４、ソース領域またはドレイン領域として機能する不純物領域３２２を有する。また、Ｐチャネル型ＴＦＴ３４３は、ゲート電極３０５と重なるチャネル形成領域３２９、ソース領域またはドレイン領域として機能する不純物領域３２７を有する。
【００６１】
本形態では、ゲート絶縁膜の熱処理と結晶質半導体に添加された不純物元素のゲッタリング処理を、瞬間熱アニール（ＲＴＡ）を用いて同時に行う。ＲＴＡを行う際には、非晶質半導体により熱が吸収され、また所望の箇所にのみ瞬間熱アニールを行うため、基板に悪影響を及ぼさずに熱処理を行うことができる。上記構成を有する本発明により、生産性を向上させることができる。
【００６２】
本形態は、実施の形態１と自由に組み合わせることができる。
【００６３】
（実施の形態３）
上記の形態２では、図４（Ｂ）に示すように、非晶質珪素膜３０７を成膜後、金属元素を含む溶液３０８を塗布して、珪素膜の結晶化を促進する工程を用いた。しかし、下記に述べる他の方法を用いてもよい。
【００６４】
まず、図４（Ａ）に示すように、基板３００上に下地膜３０１を形成し、下地膜３０１上にゲート電極３０２〜３０５を形成する。その後、ゲート電極３０２〜３０５を覆うようにゲート絶縁膜３０６を形成する。次いで、ゲート絶縁膜３０６に接するように非晶質珪素膜を成膜する。そして、非晶質珪素膜を所望の形状にパターン加工後、当該非晶質珪素膜及びゲート絶縁膜３０６にＲＴＡを行う。そうすると、非晶質珪素膜の結晶化処理とゲート絶縁膜３０９の加熱処理とを同時に行うことができる。このとき、非晶質珪素膜により熱が吸収され、且つ所望の箇所にのみ瞬間熱アニールを行うため、基板に悪影響を及ぼさずに熱処理を行うことができる。その後の工程は、上記の形態２（図５（Ａ）〜（Ｄ））に示す通りに行えばよい。
【００６５】
本形態は、実施の形態１、２と自由に組み合わせることができる。
【００６６】
（実施の形態４）
本発明の実施の形態について、図６、７を用いて説明する。本形態では、本発明のＴＦＴを用いて表示装置を作成した場合の断面構造について説明する。
【００６７】
上述の実施の形態１に示した作製工程により、絶縁表面上に駆動回路部及び画素部に配置されるＴＦＴを形成後（図１（Ａ））、駆動用ＴＦＴ２４５の配線２３９と電気的に接続されるように、透明導電膜からなる第１の電極１２５を形成する。透明導電膜としては仕事関数の大きい材質を用いて作製することが望ましく、一例としては、酸化インジウムと酸化スズの化合物（ＩＴＯ）、酸化インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム、窒化チタンなどが挙げられる。本形態では第１の電極１２５として、スパッタリング法で、０．１μｍの厚さでＩＴＯ膜を形成した。
【００６８】
本形態では、配線２３９を形成後、該配線２３９に電気的に接続されるように透明導電膜を形成する方法を示したが、他の方法で形成してもよい。例えば、透明導電膜を形成し、該透明導電膜をパターン加工した後、ＴＦＴの配線２３９を形成してもよい。そのときの断面構造を図６（Ｄ）に示す。また、ＴＦＴの配線２３９を形成した後、絶縁膜を形成し、その後配線２３９に達するように絶縁膜にコンタクトホールを開口する。そして、配線２３９と電気的に接続されるように透明導電膜を形成してもよい。そのときの断面構造を図６（Ｅ）に示す。
【００６９】
次いで、第１の電極１２５の端面を覆うように絶縁膜１２８を形成する。絶縁膜１２８を形成する材料は特に限定されず、無機又は有機の材料で形成することができるが、感光性の有機物を使用して形成すると、開口部の形状が発光層を蒸着する際に段切れなどが起こりにくいものとなるため好ましい。例えば、絶縁膜１２８の材料としてネガ型の感光性樹脂を用いた場合、図７（Ａ）のように、絶縁膜１２８の上端部に第１の曲率半径を有する曲面、絶縁膜１２８の下端部に第２の曲率半径を有する曲面を有するように形成される。第１及び第２の曲率半径は、０．２μｍ〜３μｍ、また前記開口部の壁面のＩＴＯに対する角度は３５°以上とすることが好ましい。また、ポジ型の感光性樹脂を用いた場合、開口部の形状は図７（Ｂ）のように絶縁膜の上端部は曲率半径を有する曲面となる。また、絶縁膜１２８の開口部をドライエッチングで作製した場合は図７（Ｃ）に示すような形状となる。
【００７０】
その後、ＰＶＡ（ポリビニルアルコール）系の多孔質体を用いて拭い、ゴミ等の除去を行う。本形態では、ＰＶＡの多孔質体を用いた拭浄により、ＩＴＯや絶縁膜をエッチングしたときに発生する微粉（ゴミ）の除去を行った。
【００７１】
次いで、第１の電極１２５と接するように発光層１２６を形成する。発光層１２６は、蒸着法、塗布法（スピンコート法、インクジェット法など）により形成される。本形態では、蒸着装置を用いて、蒸着源を移動させながら蒸着を行った。例えば、真空度が５×１０−３Ｔｏｒｒ（０．６６５Ｐａ）以下、好ましくは１０−４〜１０−６Ｔｏｒｒまで真空排気された成膜室で蒸着を行った。蒸着の際、抵抗加熱により、予め有機化合物は気化されており、蒸着時にシャッターが開くことによって基板の方向へ飛散する。つまり、気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着され、発光層２５６が形成された。
【００７２】
なお、発光層１２６の蒸着前処理に、全体にＰＥＤＯＴを塗布し、ベークを行ってもよい。このとき、ＰＥＤＯＴはＩＴＯとの濡れ性が良くないため、一旦ＰＥＤＯＴを塗布後、水洗し、再度ＰＥＤＯＴを塗布することが好ましい。その後、常圧で加熱を行って水分を飛ばしてから、減圧雰囲気で加熱を行う。
【００７３】
本発明は、発光素子を構成する第１及び第２の電極間に設けられる一つ又は複数の層を総称して発光層１２６とよぶ。発光層１２６は、低分子系有機化合物材料、高分子系有機化合物材料、或いは、両者を適宣組み合わせて形成することが可能である。また、電子輸送性材料と正孔輸送性材料を適宜混合させた混合層、又はそれぞれの接合界面に混合領域を形成した混合接合を形成しても良い。また、有機系の材料のほかに無機系の発光材料を使用しても良い。さらに、発光層１２６の構造も特に限定されず、低分子材料からなる層を積層した構造、高分子材料からなる層と低分子材料からなる層とを積層した構造でもよい。
【００７４】
続いて発光層１２６上に、第２の電極１２７を形成する。第２の電極１２７は、仕事関数の小さい金属（Ｌｉ、Ｍｇ、Ｃｓ）を含む薄膜、Ｌｉ、Ｍｇ等を含む薄膜上に積層した透明導電膜との積層膜で形成する。膜厚は陰極として作用するように適宜設定すればよいが、０．０１〜１μｍ程度の厚さに公知の方法（電子ビーム蒸着法など）で形成する。但し、電子ビーム蒸着法を用いる場合、加速電圧が高すぎると放射線を発生し、ＴＦＴにダメージを与えてしまう。しかし、加速電圧が低すぎても成膜速度が下がり、生産性が低下する。そのため、第２の電極１２７を陰極として作用しうる膜厚より過剰には成膜しないようにする。第２の電極１２７が薄いと、成膜速度が遅くても生産性に大きな影響は現れない。しかしながら、陰極の膜厚が薄いことで高抵抗化してしまう問題も発生するが、陰極上に低抵抗金属であるＡｌなどを抵抗加熱蒸着やスパッタリング法などで形成し、積層構造とすることで解決する。本形態では、第２の電極１２７として電子ビーム蒸着法でＡｌ−Ｌｉを０．１μｍの厚さで形成した。
【００７５】
次に、絶縁膜１２８及び第２の電極１２７上に、保護膜１２９を成膜する。保護膜１２９は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、ＤＬＣ膜、窒化炭素膜、ＲＦスパッタリング法で形成された窒化珪素膜等を用いるのが望ましい。またその膜厚は、１０〜２００ｎｍ程度とするのが望ましい。本形態では、スパッタリング法を用いて、窒化珪素膜を１００ｎｍの厚さで形成した。
【００７６】
これまでの工程において形成された、第１の電極１２５、発光層１２６及び第２の電極１２７の積層体が発光素子１３０に相当する。第１の電極１２５は陽極、第２の電極１２７は陰極に相当する。本発明では、発光素子１３０の励起状態には一重項励起と三重項励起があるが、発光はどちらの励起状態を経てもよい。
【００７７】
図６（Ｂ）には発光素子を用いた表示装置における一画素の上面図を示す。図６（Ｂ）には、画素電極１２５まで形成した状態を示す。図６（Ｂ）の上面図において、Ａ−Ｂ−Ｃに対応した断面図が図６（Ａ）に相当する。また図６（Ｃ）は、図６（Ｂ）に対応した一画素の回路図を示す。図６（Ｂ）（Ｃ）において、２０４及び２０５は金属層、１２１はソース線、１２２はゲート線、１２３は電源線、１２４は容量素子、１２５は第１の電極（画素電極）、２４４はスイッチング用ＴＦＴ、２４５は駆動用ＴＦＴに相当する。
【００７８】
本形態では基板２００側（底面）から発光素子３０から発せられる光を取り出す、所謂下面出射を行う場合を示した。しかし、基板２００の表面から光を取り出す、所謂上面出射を行うようにしてもよい。その場合、第１の電極１２５を陰極、第２の電極１２７を陽極に相当するように形成し、さらに第２の電極１２７は透明材料で形成するとよい。また、駆動用ＴＦＴ２４５はＮチャネル型ＴＦＴで形成することが好ましい。なお、駆動用ＴＦＴ２４５の導電型は適宜変更しても構わないが、容量素子１２４は該駆動用ＴＦＴ２４５のゲート・ソース間電圧を保持するように配置する。なお本形態では、本発明の薄膜トランジスタと発光素子を用いた発光装置の場合を示したが、液晶表示装置などの他の表示装置に用いてもよい。
【００７９】
本形態は、実施の形態１、２と自由に組み合わせることができる。
【００８０】
（実施の形態５）
本発明の実施の形態について、図８を用いて説明する。図８は、ＴＦＴが形成された基板をシーリング材によって封止することによって形成された表示パネルの上面図であり、図８（Ｂ）は図８（Ａ）のＢ−Ｂ’における断面図、図８（Ｃ）（Ｄ）は図８（Ａ）のＡ−Ａ’における断面図である。なお図８（Ｃ）はＴＦＴ基板の方向に光を発する下面出射を行う表示パネル、図８（Ｄ）は対向基板の方向に光を発する上面出射を行う表示パネルの断面図である。
【００８１】
図８（Ａ）〜（Ｄ）において、基板４０１上には、画素部（表示部）４０２、該画素部４０２を囲むように設けられた信号線駆動回路４０３、走査線駆動回路４０４ａ、４０４ｂが配置され、これらを囲むようにしてシール材４０６が設けられている。画素部４０２の構造については、上述の実施の形態及びその説明を参照すれば良い。シール材４０６としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）が用いられる。
【００８２】
このシール材４０６は、信号線駆動回路４０３、走査線駆動回路４０４ａ、４０４ｂの一部に重畳させて設けても良い。
図８（Ｃ）に示した表示パネルでは、シール材４０６を用いてシーリング材４０７が設けられ、基板４０１、シール材４０６及びシーリング材４０７によって密閉空間４０８が形成される。シーリング材４０７には予め凹部の中に吸湿剤（酸化バリウムもしくは酸化カルシウム等）４０９が設けられ、上記密閉空間４０８の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光素子の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材４１０で覆われている。カバー材４１０は空気や水分は通すが、吸湿剤４０９は通さない。なお、密閉空間４０８は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
また図８（Ｄ）の表示パネルでは、シール材４０６を用いて透明な対向基板４２１が設けられ、基板４０１、対向基板４２１及びシール材４０６によって密閉空間４２２が形成される。対向基板４２１には、カラーフィルタ４２０と該カラーフィルタを保護する保護膜４２３が設けられる。画素部４０２に配置された発光素子から発せられる光は、該カラーフィルタ４２０を介して外部に放出され、表示パネルでは多色表示を行う。密閉空間４２２は、不活性な樹脂もしくは液体などで充填される。なお、多色表示を行う際には、発光層がＲＧＢの各々の色を発するように設定するか、白色発光をする発光層を設けた画素を配置しカラーフィルタや色変換層を用いるように設定してもよい。
【００８３】
基板４０１上には、信号線駆動回路４０３及び走査線駆動回路４０４ａ、４０４ｂに信号を伝達するための入力端子部４１１が設けられ、該入力端子部４１１へはＦＰＣ４１２を介してビデオ信号等のデータ信号が伝達される。入力端子部４１１の断面は、図８（Ｂ）に示す通りであり、走査線もしくは信号線と同時に形成された配線からなる入力配線４１３とＦＰＣ４１２側に設けられた配線４１５とを、導電体４１６を分散させた樹脂４１７を用いて電気的に接続してある。なお、導電体４１６としては、球状の高分子化合物に金もしくは銀といったメッキ処理を施したものを用いれば良い。
【００８４】
本形態では、発光素子を用いた発光パネルに本発明を適用した例を示したが、液晶表示素子を用いた液晶パネルに本発明を適用してもよい。
【００８５】
本形態は、実施の形態１〜３と自由に組み合わせることができる。
【００８６】
（実施の形態６）
本発明が適用される電子機器として、ビデオカメラ、ディジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図９に示す。
【００８７】
図９（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に適用することができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【００８８】
図９（Ｂ）はディジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は、表示部２１０２に適用することができる。
【００８９】
図９（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は、表示部２２０３に適用することができる。
【００９０】
図９（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３０２に適用することができる。
【００９１】
図９（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明は表示部Ａ、Ｂ２４０３、２４０４に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【００９２】
図９（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明は、表示部２５０２に適用することができる。
【００９３】
図９（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明は、表示部２６０２に適用することができる。
【００９４】
図９（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は、表示部２７０３に適用することができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【００９５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器には、実施の形態１〜５に示したいずれの構成を用いても良い。
【００９６】
【発明の効果】
本発明は、所望の箇所にのみ加熱処理を行うランプ（代表的にはハロゲンランプ）を用いた瞬間熱アニール（ＲＴＡ、局所加熱）を行う。さらに本発明は、熱を吸収する金属層や非晶質半導体を基板上に設けた後に、瞬間熱アニールを行う。そうすると、薄膜トランジスタの半導体及びゲート絶縁膜は約７００度に加熱されるが、基板の温度は約４００度となり、基板の損傷を防止することができる。また本発明は、ゲート絶縁膜に対する加熱処理と、半導体に添加された不純物元素の活性化処理又は半導体に添加された金属元素のゲッタリング工程の２つの処理を同時にＲＴＡを用いて行う。さらに、ＲＴＡは短時間で行うことができるため、本発明により、生産性の向上が期待される。
【００９７】
また本発明は、不活性ガスを使用し、構成が簡単であるスパッタリング装置を用いてゲート絶縁膜を作製する。さらに本発明は、所望の絶縁耐圧が得られる程度にゲート絶縁膜を厚く形成し、ＴＦＴを構成する半導体とゲート電極の間の容量を減りにくくするために、各々の層に用いる薄膜の誘電率を考慮して、ＴＦＴとして所望の容量が得られるように設定する。具体的には、ゲート絶縁膜を２層構造とし、該２層からなるゲート絶縁膜はスパッタリング法で連続的に形成する。そして、ゲート電極／ゲート絶縁膜の１層目として窒化珪素膜（誘電率：約７．５）／ゲート絶縁膜の２層目として酸化珪素膜（誘電率：約３．５）／活性層の順に積層形成する。そして、このゲート絶縁膜に、上記の瞬間熱アニールを行うことで、そのＣＶ特性（容量の電圧依存性）が改善され、ヒステリシスがよくなり、信頼性が向上する。
【００９８】
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタの断面構造を示す図。
【図２】本発明の薄膜トランジスタの作製工程を示す図。
【図３】本発明の薄膜トランジスタの作製工程を示す図。
【図４】本発明の薄膜トランジスタの作製工程を示す図。
【図５】本発明の薄膜トランジスタの作製工程を示す図。
【図６】本発明の薄膜トランジスタの断面構造を示す図。
【図７】本発明の薄膜トランジスタの断面構造を示す図。
【図８】表示パネルを示す図。
【図９】電子機器を示す図。
【図１】
2004165221.tif 000003
【図２】
2004165221.tif 000004
【図３】
2004165221.tif 000005
【図４】
2004165221.tif 000006
【図５】
2004165221.tif 000007
【図６】
2004165221.tif 000008
【図７】
2004165221.tif 000009
【図８】
2004165221.tif 000010
【図９】
2004165221.tif 000011