(57)【要約】　　　（修正有）【課題】ＩＣチップのコーナー部で発生する応力を緩和する半導体装置の製造方法を提供する。【解決手段】スクライブラインＳ１に沿ってウェハＷ１を矩形状にダイシングすることにより、ＩＣチップ１の切り出しを行った後、ウェハＷ１から切り出されたＩＣチップ１に機械的加工を行うことにより、面取りされ、かつ、円柱状または５角形以上の多角形柱状のＩＣチップ２〜４を形成する。その後円柱状または５角形以上の多角形柱状のＩＣチップ２〜４をリードフレーム上にマウントして、モールド成形することによりパッケージングする。【選択図】　　　図１
2004079667.tif 000002
【特許請求の範囲】
【請求項１】
厚み方向全体に渡って面取りされたＩＣチップと、
前記ＩＣチップを封止するモールド樹脂とを備えることを特徴とする半導体装置。
【請求項２】
前記ＩＣチップの形状は円柱状または５以上の多角柱状であることを特徴とする請求項１記載の半導体装置。
【請求項３】
スクライブラインで矩形状に区画されたＩＣパターンをウェハ上に形成する工程と、
前記スクライブラインに沿って前記ウェハをダイシングすることにより、ＩＣチップを切り出す工程と、
前記ＩＣチップの面取り加工を行う工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
円形状または５以上の多角形状にスクライブラインで区画されたＩＣパターンをウェハ上に形成する工程と、
レーザ加工により、前記スクライブラインに沿って前記ウェハを切断する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
円形状または５以上の多角形状にスクライブラインで区画されたＩＣパターンをウェハ上に形成する工程と、
ワイヤソーにより、前記スクライブラインに沿って前記ウェハを切断する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項６】
円形状または５以上の多角形状にスクライブラインで区画されたＩＣパターンをウェハ上に形成する工程と、
前記スクライブライン上の領域が開口されたフォトレジストを前記ウェハ上に形成する工程と、
前記フォトレジストをマスクとして前記ウェハをエッチングすることにより、前記ウェハからＩＣチップを切り出す工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、ＩＣチップの切り出しに適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、ウェハからＩＣチップを切り出すために、ブレードを用いてウェハをダイシングすることが行われていた。
図５は、従来の半導体装置の製造方法を示す斜視図である。
図５において、ウェハＷ５には、スクライブラインＳ５で矩形状に区画されたＩＣパターンが形成されている。
【０００３】
そして、スクライブラインＳ５に沿ってウェハＷ５をダイシングすることにより、ＩＣチップ４１の切り出しが行われる。
そして、ウェハＷ５から切り出されたＩＣチップ４１は、リードフレーム上にマウントされた後、モールド成形されることにより、パッケージングされる。
図６は、従来のモールド成形されたＩＣチップの概略構成を示す断面図である。
【０００４】
図６において、ＩＣチップ４１がダイパット４３上にマウントされたリードフレーム４４は、モールド樹脂４２により封止される。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、ＩＣチップ４１が矩形状に切断されているため、ＩＣチップ４１をモールド樹脂４２で封止すると、ＩＣチップ４１のコーナー部に応力が集中し、パッケージクラックＣＫが発生し易やすくなるという問題があった。
【０００６】
そこで、本発明の目的は、ＩＣチップによる応力を緩和することが可能な半導体装置および半導体装置の製造方法を提供することである。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載の半導体装置によれば、厚み方向全体に渡って面取りされたＩＣチップと、前記ＩＣチップを封止するモールド樹脂とを備えることを特徴とする。
これにより、ＩＣチップの厚み方向全体に渡って、ＩＣチップによる応力を緩和することが可能となり、パッケージクラックの発生を抑制して、半導体装置の信頼性を向上させることが可能となる。
【０００８】
また、請求項２記載の半導体装置によれば、前記ＩＣチップの形状は円柱状または５以上の多角柱状であることを特徴とする。
これにより、ＩＣチップのコーナー部または辺縁部を厚み方向に切り落とすことで、ＩＣチップによる応力を緩和することが可能となり、ＩＣチップの簡単な加工を行うことで、パッケージクラックの発生を抑制することが可能となる。
【０００９】
また、請求項３記載の半導体装置の製造方法によれば、スクライブラインで矩形状に区画されたＩＣパターンをウェハ上に形成する工程と、前記スクライブラインに沿って前記ウェハをダイシングすることにより、ＩＣチップを切り出す工程と、前記ＩＣチップの面取り加工を行う工程とを備えることを特徴とする。
これにより、ＩＣチップの簡単な加工を行うことで、ＩＣチップによる応力を緩和することが可能となり、ＩＣチップの切り出し工程を変更することなく、パッケージクラックの発生を抑制することが可能となる。
【００１０】
また、請求項４記載の半導体装置の製造方法によれば、円形状または５以上の多角形状にスクライブラインで区画されたＩＣパターンをウェハ上に形成する工程と、レーザ加工により、前記スクライブラインに沿って前記ウェハを切断する工程とを備えることを特徴とする。
これにより、レーザ光の照射位置を変更することで、ウェハの切断方向を容易に変更することが可能となり、ＩＣチップを円形状または５以上の多角形状に直接切り出すことができる。
【００１１】
このため、ＩＣチップを切り出すだけで、ＩＣチップの厚み方向全体に渡って、ＩＣチップの面取りを行うことが可能となり、製造工程の増大を抑制しつつ、パッケージクラックの発生を抑制することが可能となる。
また、請求項５記載の半導体装置の製造方法によれば、円形状または５以上の多角形状にスクライブラインで区画されたＩＣパターンをウェハ上に形成する工程と、ワイヤソーにより、前記スクライブラインに沿って前記ウェハを切断する工程とを備えることを特徴とする。
【００１２】
これにより、ワイヤソーの配置位置を変更することで、ウェハの切断方向を容易に変更することが可能となり、ＩＣチップを円形状または５以上の多角形状に直接切り出すことができる。
このため、ＩＣチップを切り出すだけで、ＩＣチップの厚み方向全体に渡って、ＩＣチップの面取りを行うことが可能となり、製造工程の増大を抑制しつつ、パッケージクラックの発生を抑制することが可能となる。
【００１３】
また、請求項６記載の半導体装置の製造方法によれば、円形状または５以上の多角形状にスクライブラインで区画されたＩＣパターンをウェハ上に形成する工程と、前記スクライブライン上の領域が開口されたフォトレジストを前記ウェハ上に形成する工程と、前記フォトレジストをマスクとして前記ウェハをエッチングすることにより、前記ウェハからＩＣチップを切り出す工程とを備えることを特徴とする。
【００１４】
これにより、円形状または５以上の多角形状にウェハを直接切断することができ、ＩＣチップの厚み方向全体に渡って、ＩＣチップの面取りを一括して行いつつ、ＩＣチップを切り出すことが可能となる。
このため、製造工程の増大を抑制しつつ、パッケージクラックの発生を抑制して、半導体装置の信頼性を向上させることが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置および半導体装置の製造方法について、図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の製造方法を示す斜視図である。
【００１６】
図１（ａ）において、ウェハＷ１には、スクライブラインＳ１で矩形状に区画されたＩＣパターンが形成されている。
そして、スクライブラインＳ１に沿ってウェハＷ１を矩形状にダイシングすることにより、ＩＣチップ１の切り出しを行う。
そして、ウェハＷ１から切り出したＩＣチップ１の機械的加工を行い、ＩＣチップ１の角を削り取ることにより、面取りされたＩＣチップ２〜４を形成する。
【００１７】
ここで、面取りされたＩＣチップ２〜４の形状は、例えば、図１（ｂ）に示すように、円柱状でもよく、５以上の多角柱状でもよい。
そして、面取りされたＩＣチップ２〜４を、リードフレーム上にマウントし後、モールド成形することにより、パッケージングする。
これにより、ＩＣチップ２〜４のコーナー部で発生する応力を緩和することが可能となり、パッケージクラックの発生を抑制して、半導体装置の信頼性を向上させることが可能となる。
【００１８】
図２は、本発明の第２実施形態に係る半導体装置の製造方法を示す斜視図である。
図２（ａ）において、ウェハＷ２には、スクライブラインＳ２で円形状または５以上の多角形状に区画されたＩＣパターンが形成されている。
そして、スクライブラインＳ２に沿ってレーザ光Ｌを照射し、図２（ｂ）に示すように、円柱状または５以上の多角柱状にＩＣチップ１１を切り出す。
【００１９】
そして、円柱状または５以上の多角柱状に切り出されたＩＣチップ１１を、リードフレーム上にマウントし後、モールド成形することにより、パッケージングする。
これにより、ＩＣチップ１１をウェハＷ２から切り出すだけで、ＩＣチップ１１のコーナー部で発生する応力を緩和することが可能となり、パッケージクラックの発生を抑制して、半導体装置の信頼性を向上させることが可能となる。
【００２０】
図３は、本発明の第３実施形態に係る半導体装置の製造方法を示す斜視図である。
図３（ａ）において、ウェハＷ３には、スクライブラインＳ３で円形状または５以上の多角形状に区画されたＩＣパターンが形成されている。
そして、ピアノ線Ｐに沿ってスラリーを流し、ピアノ線Ｐを上下に往復させながら、スクライブラインＳ３に沿ってピアノ線Ｐを移動させることにより、図３（ｂ）に示すように、円柱状または５以上の多角柱状にＩＣチップ２１を切り出す。
【００２１】
そして、円柱状または５以上の多角柱状に切り出されたＩＣチップ２１を、リードフレーム上にマウントし後、モールド成形することにより、パッケージングする。
これにより、ＩＣチップ２１をウェハＷ３から切り出すだけで、ＩＣチップ２１のコーナー部で発生する応力を緩和することが可能となり、パッケージクラックの発生を抑制して、半導体装置の信頼性を向上させることが可能となる。
【００２２】
図４は、本発明の第４実施形態に係る半導体装置の製造方法を示す斜視図である。
図４（ａ）において、ウェハＷ４には、スクライブラインＳ４で円形状または５以上の多角形状に区画されたＩＣパターンが形成されている。
そして、ウェハＷ４上にレジストＲを塗布し、フォトリソグラフィー技術を用いることにより、スクライブラインＳ４に対応した開口部をレジストＲに形成する。
【００２３】
そして、スクライブラインＳ４に対応した開口部が形成されたレジストＲをマスクとして、ウェハＷ４のエッチングを行うことにより、図４（ｂ）に示すように、円柱状または５以上の多角柱状にＩＣチップ３１を切り出す。
そして、円柱状または５以上の多角柱状に切り出されたＩＣチップ３１を、リードフレーム上にマウントし後、モールド成形することにより、パッケージングする。
【００２４】
これにより、ＩＣチップ３１をウェハＷ４から取り出すだけで、ＩＣチップ３１のコーナー部で発生する応力を緩和することが可能となり、パッケージクラックの発生を抑制して、半導体装置の信頼性を向上させることが可能となる。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、ＩＣチップの厚み方向全体に渡って、ＩＣチップの面取りを行うことにより、パッケージクラックの発生を抑制して、半導体装置の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の製造方法を示す斜視図である。
【図２】本発明の第２実施形態に係る半導体装置の製造方法を示す斜視図である。
【図３】本発明の第３実施形態に係る半導体装置の製造方法を示す斜視図である。
【図４】本発明の第４実施形態に係る半導体装置の製造方法を示す斜視図である。
【図５】従来の半導体装置の製造方法を示す斜視図である。
【図６】従来のモールド成形されたＩＣチップの概略構成を示す断面図である。
【符号の説明】
Ｗ１、Ｗ２、Ｗ３、Ｗ４　ウェハ、Ｓ１、Ｓ２、Ｓ３、Ｓ４　スクライブライン、１〜４、１１、２１、３１　ＩＣチップ、Ｌ　レーザ光、Ｐ　ピアノ線、Ｅ
エッチング、Ｒ　レジスト
【図１】
2004079667.tif 000003
【図２】
2004079667.tif 000004
【図３】
2004079667.tif 000005
【図４】
2004079667.tif 000006
【図５】
2004079667.tif 000007
【図６】
2004079667.tif 000008