(57)【要約】【課題】本発明は電子部品を装着してテストを行なうテスト用ソケット及びその製造方法及びこれを用いた半導体装置に関し、低コスト化及び信頼性の向上を図ることを課題とする。【解決手段】半導体装置３０Ａが装着され、この半導体装置３０Ａに対してテストを行なうテスト用ソケットにおいて、層間接続を行なうためのビア１５が形成されると共に半導体装置３０Ｂのピン３４が接続される位置に貫通孔１８が形成されてなる基材層１３を複数積層してなる基板部基板部１１と、この基板部１１に配設されると共にビア１５と電気的に接続され、かつ前記半導体装置３０Ａと電気的に接続される電極部２０が形成されたコンタクト部１２とを具備する。【選択図】    図２
2004354179.tif 000002
【特許請求の範囲】
【請求項１】
電子装置が装着され、該電子装置に対してテストを行なうテスト用ソケットにおいて、
層間接続を行なうためのビアが形成されると共に前記電子装置の端子が接続される位置に貫通孔が形成されてなる基材層を複数積層してなる基板部と、
該基板部に配設されると共に前記ビアと電気的に接続され、かつ前記電子部品の端子と電気的に接続される電極部が形成されたコンタクト部材と
を具備することを特徴とするテスト用ソケット。
【請求項２】
請求項１記載のテスト用ソケットにおいて、
前記電極部の前記端子部と接続される部分に凹凸を形成したことを特徴とするテスト用ソケット。
【請求項３】
請求項１または２記載のテスト用ソケットにおいて、
前記電極部にスリットを形成したことを特徴とするテスト用ソケット。
【請求項４】
請求項１乃至３のいずれか１項に記載のテスト用ソケットにおいて、
前記コンタクト部材はバネ性を有した材料よりなることを特徴とするテスト用ソケット。
【請求項５】
請求項１乃至４のいずれか１項に記載のテスト用ソケットにおいて、
積層される前記複数の基材層は、同一構成であることを特徴とするテスト用ソケット。
【請求項６】
装着された電子装置に対してテストを行なうテスト用ソケットの製造方法において、
支持板上に形成された樹脂体にビア及び貫通孔を形成することにより、該支持板上に基材層を形成する基材層形成工程と、
前記基材層が積層されるよう貼り合せ、その後に前記支持板を除去することにより基材層が複数積層された基板部を形成する基板部形成工程と、
導電性金属板から前記電子部品の端子と電気的に接続される電極部が形成されたコンタクト部材を形成するコンタクト部材形成工程と、
前記ビアと電気的に接続するよう、前記コンタクト部材を前記基板部に配設する配設工程と
を有することを特徴とするテスト用ソケットの製造方法。
【請求項７】
請求項６記載のテスト用ソケットの製造方法において、
前記コンタクト部材形成工程で、前記電極部の前記電子部品の端子部と接続される部分に粗面化処理を行なうことを特徴とするテスト用ソケットの製造方法。
【請求項８】
請求項６または７記載のテスト用ソケットの製造方法において、
前記コンタクト部材形成工程で、前記電極部の中央部に形成される中央孔と、前記電極部に形成されるスリットとを同時形成することを特徴とするテスト用ソケットの製造方法。
【請求項９】
請求項１乃至５のいずれか１項に記載のテスト用ソケットをインターポーザとして用い、
前記電極部に半導体素子の端子を接合すると共に、前記基板部の前記コンタクト部材の配設側と反対側に露出した前記ビアに外部接続端子を配設したことを特徴とするテスト用ソケットを用いた半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はテスト用ソケット及びその製造方法及びこれを用いた半導体装置に係り、特に電子部品を装着してテストを行なうテスト用ソケット及びその製造方法及びこれを用いた半導体装置に関する。
【０００２】
【従来の技術】
従来から、半導体装置のテスト方法として種々のテスト方法が提案されている。半導体装置の電気的動作テストを行なう場合、テストの信頼性が高く、かつ低コストであることが要求されている。
【０００３】
従来の半導体装置のテストを行なう装置としては、例えばテスト用ソケット（以下、テスト用ソケットという）を使用したものがある。このテスト用ソケットは、プローブ（テスト針）を用いて半導体装置の電気的動作をテストする構成となっている。このテスト方法では、半導体装置の下面に形成された複数の接続端子（例えば、半田ボール）に対応するようテスト用基板に複数のプローブを配設しておき、このプローブの先端を接続端子に接触させることによりテストを行なう。
【０００４】
しかしながら、このテスト用ソケットは、半導体装置の複数の接続端子と同一の配列となるよう複数のプローブをソケットハウジング（樹脂成形されている）に配設する必要があり、構成が複雑でコストも高いものであった。
【０００５】
そこで、例えば特許文献１に示されるように、簡単な構成で確実に半導体装置のテストを行ないうるテスト用ソケットが提案されている。特許文献１に開示されたテスト用ソケットは、多くの開口を配設したマトリックスフレームと、この開口内において絶縁性硬化樹脂を介して固定された金属薄板とにより構成されており、この金属板にスリットを形成することにより、半導体装置の端子の接触する第１の接触子と、測定基板に形成された電極と接触する第２の接触子を形成した構成としている。
【０００６】
【特許文献１】
特開２００３−４３１０２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、特許文献１に開示されたテスト用ソケットは、剛性の高い金属製のマトリックスフレームに、半導体装置の端子と対応する数及び位置に開口を配設する必要がある。また、この各開口には絶縁性硬化樹脂を介して金属薄板を固定する必要があり、更に各金属板には第１及び第２の接触子を形成するためにスリットを設ける必要がある。
【０００８】
このため、テスト用ソケットを製造する際、多層配線基板技術のような一般的で安価な製造方法を用いることができず、テスト用ソケットに比べると製造工程の簡単化及び低コスト化を図れるものの、まだ十分な製造工程の簡単化及び低コスト化を実現するに至っていない。また、特許文献１に開示されたテスト用ソケットの構成では、テストを行なう半導体装置に端子位置の変更が発生した場合、これに用意に対応することができないという問題点もある。
【０００９】
更に、特許文献１に開示されたテスト用ソケットに設けられる第１及び第２の接触子は、金属板にスリットを形成しこれを折り曲げ形成したものであるため、半導体装置の端子がバンプ（ボール状）である場合には良好な接続を行なうことができるが、半導体装置の端子がピン状である場合には良好な接続を行なうことができないという問題点がある。
【００１０】
本発明は上記の点に鑑みてなされたものであり、安価で信頼性の高いテスト用ソケット及びその製造方法及びこれを用いた半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１２】
請求項１記載の発明は、
電子装置が装着され、該電子装置に対してテストを行なうテスト用ソケットにおいて、
層間接続を行なうためのビアが形成されると共に前記電子装置の端子が接続される位置に貫通孔が形成されてなる基材層を複数積層してなる基板部と、
該基板部に配設されると共に前記ビアと電気的に接続され、かつ前記電子部品の端子と電気的に接続される電極部が形成されたコンタクト部材とを具備することを特徴とするものである。
【００１３】
上記発明によれば、基材層は層間接続を行なうためのビア及び貫通孔が形成された構成であり、また基板部はこの基材層を積層した構造であるため、基板部は多層配線基板の製造技術を利用して製造することができる。また、コンタクト部材も電子部品の端子と電気的に接続される位置に電極部が形成されただけの簡単な構成であるため、テスト用ソケットの低コスト化を図ることができる。また、ビアの形成位置、貫通孔の形成位置、及び電極部の形成位置は、容易に変更することが可能であるため、テストする電子装置の端子位置に変更があっても、容易かつ迅速にこれに対応することができる。
【００１４】
また、請求項２記載の発明は、
請求項１記載のテスト用ソケットにおいて、
前記電極部の前記端子部と接続される部分に凹凸を形成したことを特徴とするものである。
【００１５】
上記発明によれば、電極部の端子部と接続する部分に凹凸が形成されるため、電極部と端子部との接触面積を増大することができ、よって電極部と端子部とを確実に電気的に接続することができる。
【００１６】
また、請求項３記載の発明は、
請求項１または２記載のテスト用ソケットにおいて、
前記電極部にスリットを形成したことを特徴とするものである。
【００１７】
上記発明によれば、電極部にスリットが形成されることにより、端子部の接続時に電極部が変位することが可能となる。これにより、電極部は端子部の形状に沿って変位するため、電極部と端子部との接触面積は増大し、電極部と端子部とを確実に電気的に接続することができる。
【００１８】
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載のテスト用ソケットにおいて、
前記コンタクト部材はバネ性を有した材料よりなることを特徴とするものである。
【００１９】
上記発明によれば、コンタクト部材の材質としてバネ性を有した材料を選定したことにより、端子部の接続時に電極部は端子部の形状に沿って弾性変形するため、電極部と端子部との接触面積は増大し、電極部と端子部とを確実に電気的に接続することができる。
【００２０】
また、請求項５記載の発明は、
請求項１乃至４のいずれか１項に記載のテスト用ソケットにおいて、
積層される前記複数の基材層は、同一構成であることを特徴とするものである。
【００２１】
上記発明によれば、積層される複数の基材層が同一構成であるため、異なる種類の基材層を積層する構成に比べ、基材層の製造が容易になると共に積層時に実施するアライメント処理を容易化することができる。
【００２２】
また、請求項６記載の発明は、
装着された電子装置に対してテストを行なうテスト用ソケットの製造方法において、
支持板上に形成された樹脂体にビア及び貫通孔を形成することにより、該支持板上に基材層を形成する基材層形成工程と、
前記基材層が積層されるよう貼り合せ、その後に前記支持板を除去することにより基材層が複数積層された基板部を形成する基板部形成工程と、
導電性金属板から前記電子部品の端子と電気的に接続される電極部が形成されたコンタクト部材を形成するコンタクト部材形成工程と、
前記ビアと電気的に接続するよう、前記コンタクト部材を前記基板部に配設する配設工程とを有することを特徴とするものである。
【００２３】
上記発明によれば、基材層形成工程において支持板上に形成された基材層を、基板部形成工程において基材層が積層されるよう貼り合せ、その後に支持板を除去することにより基材層が複数積層された基板部を形成するため、基材層を精度よく積層することができる。また、各基材層が積層されるまでは、基材層は支持板に支持された状態で扱えるため、積層処理を容易に行なうことができる。
【００２４】
また、請求項７記載の発明は、
請求項６記載のテスト用ソケットの製造方法において、
前記コンタクト部材形成工程で、前記電極部の前記電子部品の端子と接続される部分に粗面化処理を行なうことを特徴とするものである。
【００２５】
上記発明によれば、粗面化処理を実施することにより電極部の端子部と接続される部分に凹凸が形成されるため、端子部との電気的接続性の良好な電極部を容易に形成することができる。
【００２６】
また、請求項８記載の発明は、
請求項６または７記載のテスト用ソケットの製造方法において、
前記コンタクト部材形成工程で、前記電極部の中央部に形成される中央孔と、前記電極部に形成されるスリットとを同時形成することを特徴とするものである。
【００２７】
上記発明によれば、コンタクト部材形成工程で、電極部の中央部に形成される中央孔と端子部に形成されるスリットとを同時形成するため、中央孔とスリットとを別個に形成する方法に比べて製造効率を高めることができる。
【００２８】
また、請求項９記載の発明に係る半導体装置は、
請求項１乃至５のいずれか１項に記載のテスト用ソケットをインターポーザとして用い、
前記電極部に半導体素子の端子を接合すると共に、前記基板部の前記コンタクト部材の配設側と反対側に露出した前記ビアに外部接続端子を配設したことを特徴とするものである。
【００２９】
上記発明によれば、半導体素子のテストに用いたテスト用ソケットをそのままインターポーザとして用いることができるため、テスト用ソケットと別個にインターポーザを用意する必要がなくなり、安価で部品効率の高い半導体装置を実現することができる。
【００３０】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３１】
図１乃至図３は、本発明の一実施例であるテスト用ソケット１０を説明するための図である。図１はテスト用ソケット１０の断面図であり、図２及び図３は電子装置を実装した状態を示している。図２では電子装置としてＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体装置３０Ａを装着した例を示しており、図３は電子装置としてＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体装置３０Ａを装着した例を示している。
【００３２】
テスト用ソケット１０は、大略すると基板部１１とコンタクト部１２とにより構成されている。基板部１１は、基材層１３を複数（本実施例では２個）積層した構造を有している。積層される各基材層１３は同一構成とされており、互いに隣接する一対の基材層１３は向きが反対の状態で積層された構成とされている。
【００３３】
このように、積層される複数の基材層１３を同一構成とすることにより、異なる種類の基材層を積層する構成に比べ、基材層１３の製造が容易になると共に積層時に実施するアライメント処理を容易化することができる。この基材層１３は、樹脂体１４を機材とし、この樹脂体１４にビア１５，配線パターン１６，接続パッド１７，及び貫通孔１８を形成した構成とされている。
【００３４】
樹脂体１４は、例えばポリイミド，エポキシ等の絶縁性を有した樹脂により形成されている。ビア１５は、この樹脂体１４を貫通するよう形成されたビア孔２６（図４（Ｃ）参照）内に導電性金属（本実施例では、銅）を配設した構成とされている。
【００３５】
このビア１５の一端は配線パターン１６に接続されており、他端にはビア１５と一体的にパッド部１５ａが形成されている（図４（Ｄ）参照）。更に、配線パターン１６には、接続パッド１７が接続されている。この配線パターン１６及び接続パッド１７も、本実施例では銅により形成されている。
【００３６】
貫通孔１８は、樹脂体１４を上下に貫通するよう形成されている。この貫通孔１８の形成位置は、テスト用ソケット１０に装着される半導体装置３０Ａ，３０Ｂに設けられた外部接続端子（ピン３４，半田ボール３５）の形成位置と対応するよう設定されている。
【００３７】
尚、積層された一対の基材層１３の内、下部に位置する基材層１３に形成された貫通孔１８と、上部位置する基材層１３に形成された貫通孔１８は、略一致するよう構成されている。従って、複数の基材層１３を積層した基板部１１であっても、各貫通孔１８は連通された状態となっている。
【００３８】
次に、図１乃至図３に加えて図７及び図８を参照して、コンタクト部１２について説明する。図７はコンタクト部１２の電極部２０近傍を拡大して示す平面図であり、図８はコンタクト部１２の電極部２０の近傍を拡大して示す側面図である。
【００３９】
コンタクト部１２は、導電性金属板をプレス成形により所定形状に成形したものである。このコンタクト部１２の材質は、導電性に優れると共にバネ性を有した材料が選定されている（例えば、リン青銅等）。また、コンタクト部１２は、接続パッド１７に接合されることにより基板部１１に固定される。これによりコンタクト部１２は、接続パッド１７及び配線パターン１６を介してビア１５に電気的に接続される。
【００４０】
上記のコンタクト部１２は、中央孔１９，電極部２０，凹凸部２１，及びスリット２３が形成された構成とされている。中央孔１９は、テスト用ソケット１０に半導体装置３０Ａ，３０Ｂが装着された際、半導体装置３０Ａ，３０Ｂに設けられた外部接続端子（ピン３４，半田ボール３５）の形成位置と一致するよう形成されている（図２及び図３参照）。
【００４１】
この中央孔１９の直径は、半導体装置３０Ａに設けられたピン３４の直径より小さく設定されている。また、中央孔１９の直径は、半導体装置３０Ｂに設けられた半田ボール３５の直径よりも小さく設定されている。
【００４２】
この中央孔１９の外周位置は、電極部２０とされている。この電極部２０は、半導体装置３０Ａ，３０Ｂがテスト用ソケット１０に装着された際、半導体装置３０Ａ，３０Ｂのピン３４，半田ボール３５と接続され、電気的に接続される部位である。
【００４３】
この電極部２０には、図７（Ａ）及び図８（Ａ）に拡大して示すように凹凸部２１及びスリット２３が形成されている。本実施例では、図８（Ａ）に示すように凹凸部２１は電極部２０上に凸部を形成することにより凹凸を形成しており、また図７（Ａ）に示すように中央孔１９と同心円状となるよう形成されている。
【００４４】
このように電極部２０に凹凸部２１を形成することにより、テスト用ソケット１０に半導体装置３０Ａ，３０Ｂが装着された際、外部接続端子（ピン３４，半田ボール３５）と電極部２０との接触面積を増大することができる。よって、電極部２０と外部接続端子（ピン３４，半田ボール３５）とを確実に電気的に接続することができ、テスト用ソケット１０の接続信頼性を高めることができる。
【００４５】
一方、スリット２３は電極部２０の形成位置に、中央孔１９を中心として放射状に複数本形成されている。図７（Ａ）に示すように本実施例では、４本のスリット２３が略等間隔で形成されている。
【００４６】
このように、電極部２０にスリット２３が形成されることにより、ピン３４或いは半田ボール３５の接続時に、この接続に伴い電極部２０が変位する。前記したように、コンタクト部１２はバネ性を有した材料により形成されているが、単に中央孔１９が形成されただけの構成では、接続時に容易にピン３４或いは半田ボール３５の形状に沿って変形することはない。
【００４７】
しかしながら、スリット２３を形成することにより、バネ性を有する電極部２０はピン３４，半田ボール３５の形状に沿って確実に変位する。このため、ピン３４及び半田ボール３５と電極部２０との接触面積を増大させることができ、電極部２０とピン３４及び電極部２０と半田ボール３５とを確実に電気的に接続することができる。
【００４８】
尚、電極部２０に形成される凹凸部２１の形状は図７（Ａ）に示した中央孔１９に対して同心円上に複数本形成構成に限定されものではなく、例えば図７（Ｂ）に例を示すように中央孔１９の外周に所定幅で１本の環状の凹凸部２１を形成する構成としてもよい。また、凹凸部２１の側面視した形状も、図８（Ａ）示す三角形状に限定されものではなく、例えば図８（Ｂ）に例を示すように台形形状としてもよい。
【００４９】
図２は、上記構成とされたテスト用ソケット１０に、半導体装置３０Ａが装着された状態を示している。この半導体装置３０Ａは、インターポーザ３２の上面に半導体素子３１がバンプ３３によりフリップチップ接合されている。また、半導体装置３０ＡはＰＧＡタイプの半導体装置であるため、インターポーザ３２の下面には外部接続端子となるピン３４が配設されている。
【００５０】
半導体装置３０Ａをテスト用ソケット１０に装着した状態において、ピン３４は電極部２０を挿通して基板部１１の貫通孔１８内に位置している。具体的には、半導体装置３０Ａをテスト用ソケット１０に装着する際、先ずピン３４は電極部２０の中央孔１９形成位置に当接する。
【００５１】
中央孔１９の直径はピン３４の直径より小さいため、ピン３４が電極部２０を押圧することによりスリット２３を有する電極部２０はピン３４の形状に沿って変形し、ピン３４の貫通孔１８内への進入を許容する。また、この進入に伴い、電極部２０に形成されている凹凸部２１は、ピン３４の外周に摺接する。
【００５２】
これにより、図２に示されるように、コンタクト部１２とピン３４は電気的に接続された状態となる。この際、前記したようにコンタクト部１２はバネ性を有しており、また電極部２０にはスリット２３が形成されており、更に電極部２０には凹凸部２１が形成されているため、コンタクト部１２とピン３４は確実に電気的に接続される。
【００５３】
コンタクト１２は、各基材層１３に形成されたビア１５等により、基板部１１の背面に配設された外部接続端子２２と電気的に接続されている。テスト用ソケット１０は、この外部接続端子２０によりテストボードに接続される。尚、本実施例では、外部接続端子２０としてはんだボールを用いた例を示している。
【００５４】
また、ＰＧＡタイプの半導体装置３０Ａの場合、ピン３４は深く基板部１１内に挿入されることになる。しかしながら、本実施例に係るテスト用ソケット１０は、基材層１３の積層数を増減することにより、容易に基板部１１の厚さ（即ち、ピン３４が挿入される貫通孔１８の深さ）を調整することができる。よって、長さの異なるピン３４を有する半導体装置３０Ａに対しても、これに対応するテスト用ソケット１０を短期間及び低コストで作成することができる。
【００５５】
一方、図３はＢＧＡタイプの半導体装置３０Ｂをテスト用ソケット１０に装着した状態を示している。半田ボール３５を外部接続端子とする半導体装置３０Ｂであっても、テスト用ソケット１０への装着時における動作は上記の半導体装置３０Ａの装着動作は略同一である。即ち、
半導体装置３０Ａをテスト用ソケット１０に装着した状態において、半田ボール３５が電極部２０を押圧することによりスリット２３を有する電極部２０は半田ボール３５の形状に沿って変形する。また、この変形に伴い、電極部２０に形成されている凹凸部２１は、半田ボール３５の外周に摺接する。この際、コンタクト部１２はバネ性を有しており、また電極部２０にはスリット２３が形成されており、更に電極部２０には凹凸部２１が形成されているため、コンタクト部１２と半田ボール３５は確実に電気的に接続される。また、コンタクト部１２は、ビア１５等により外部接続端子２２と接続されており、この外部接続端子２２はテストボードに接続される。
【００５６】
上記したように、本実施例に係るテスト用ソケット１０は、基材層１３は層間接続を行なうためのビア１５等と貫通孔１８が形成された構成であり、また基板部１１はこの基材層１３を積層した構造である。このため基板部１１は、多層配線基板の製造技術を利用して製造することができる。
【００５７】
また、基板部１１に配設されるコンタクト部１２も凹凸部２１及びスリット２３を有する電極部２０が形成された簡単な構成である。このため、テスト用ソケット１０を生産性よく低コストで製造することができる。
【００５８】
更に、ビア１５等の形成位置、貫通孔１８の形成位置、及び電極部２０の形成位置は、容易に変更することが可能である。このため、テストする電子装置（半導体装置３０Ａ，３０Ｂ）の外部接続端子（ピン３４，半田ボール３５）に変更があっても、容易かつ迅速にこれに対応することができる。
【００５９】
尚、上記した実施例では半導体装置３０Ａ，３０Ｂをテスト用ソケット１０に装着した後、このテスト用ソケット１０を外部接続端子２２を用いてテストボードに配設する構成とした。しかしながら、予め外部接続端子２２を用いてテスト用ソケット１０をテストボードに配設しておき、このテストボードに配設されたテスト用ソケット１０に対して導体装置３０Ａ，３０Ｂを装着する構成としてもよい。
【００６０】
続いて、上記構成とされたテスト用ソケット１０の製造方法について説明する。図４乃至図６は、テスト用ソケット１０の製造方法の一実施例を示している。
【００６１】
テスト用ソケット１０を製造するには、先ず導電性金属よりなる平板状の支持板２５を容易する。本実施例では、支持板２５の材質として銅を選定している。この支持板２５の片面には、図４（Ａ）に示すように、配線パターン１６が所定のパターンで形成される。
【００６２】
この配線パターン１６の形成位置は、ビア１５の形成位置に選定されている。また、この配線パターン１６は、支持板２５上に、支持板２５の配線形成部分が露出するようめっきレジストバターンを形成し、次いで支持板２５から給電して電解銅めっきを行ない、その後にめっきレジストパターンを除去することにより形成される。
【００６３】
続いて、配線パターン１６が形成された支持板２５は金型に装着され、樹脂体１４の形成処理が行なわれる。この樹脂体１４は、前記したようにポリイミド，エポキシ等の絶縁性を有した樹脂である。この樹脂体１４は、支持板２５の配線パターン１６が形成された面に形成される。図４（Ｂ）は、支持板２５上に樹脂体１４が形成された状態を示している。
【００６４】
続いて、樹脂体１４に対しビア孔２６の形成処理が実施される。本実施例では、レーザ加工法を用いてビア孔２６を形成している。この際、支持板２５に予め形成されている配線パターン１６は、いわゆるレーザストッパとして機能する。
【００６５】
即ち、樹脂である樹脂体１４をレーザにより加工する加工速度に対し、金属よりなる配線パターン１６をレーザにより加工する加工速度の方が遅いため、この加工速度を利用して樹脂体１４に対してビア孔２６の孔加工を行なう。これにより、樹脂体１４を貫通したビア孔２６を確実に形成することができる。図４（Ｃ）は、ビア孔２６が形成された状態を示している。
【００６６】
続いて、ビア孔２６内にビア１５を形成する。本実施例では、ビア１５の形成に電解めっき法を用いてる。即ち、ビア孔２６が形成された樹脂体１４が形成された支持板２５をめっき槽に浸漬し、支持板２５を電極として用いて電解めっきを行なう。これにより、ビア孔２６内にビア１５が形成される。本実施例では、ビア１５の材質として銅を選定してており、よってビア１５は電解銅めっきにより形成される。
【００６７】
このめっき処理の際、本実施例では樹脂体１４の上部にビア孔２６の開口部面積よりも大きな開口を有したマスクを配設した上でめっき処理を行なう。これにより、ビア１５の上部には、樹脂体１４の表面から突出すると共にビア孔２６の開口面積よりも大きいパッド部１５ａがビア１５と同時形成される。図４（Ｄ）は、パッド部１５ａが一体成形されたビア１５が、樹脂体１４に形成された状態を示している。
【００６８】
続いて、樹脂体１４に貫通孔１８を形成する処理を実施する。貫通孔１８の形成位置は、前記のように装着される半導体装置３０Ａ，３０Ｂの外部接続端子（ピン３４，半田ボール３５）の形成位置に設定されている。この貫通孔１８は、本実施例ではレーザ加工法により形成される。
【００６９】
但し、貫通孔１８は配線パターン１６に比べて直径が大きいため、エッチング法を用いて形成してもよい。また、樹脂体１４に予め感光性樹脂を採用しておき、ホトリソグラフィ技術を用いて貫通孔１８を形成する方法を用いてもよい。
【００７０】
図４（Ｅ）は、樹脂体１４に貫通孔１８が形成された状態を示している。このように、樹脂体１４に貫通孔１８が形成されることにより、支持板２５上に基材層１３が形成された状態となる（基材層形成工程）。
【００７１】
続いて、上記した処理により製造される基材層１３が形成された支持板２５を２個用意し、これを図４（Ｆ）に示すように、基材層１３同士が対向するように配置する。続いて、この一対の基材層１３を接合し、パッド部１５ａ同士を固定する。
【００７２】
このパッド部１５ａ同士の固定は、バッド部１５ａに金めっきを施した上で超音波溶接を用いて固定しても良く、また半田等の接合材を介して固定していもよい。これにより、図５（Ａ）に示すように、上下一対の基材層１３のそれぞれ形成されたビア１５は電気的に接続された状態になると共に、一対の基材層１３は積層された状態となる。
【００７３】
このように、一対の基材層１３が積層されると、続いて支持板２５の除去処理が実施される。この支持板２５の除去処理では、支持板２５上にレジストを形成し、次に接続パッド１７となる部分にレジストが残るように露光・現像・焼付け処理を行なう。そして、このようにして形成されたレジストをマスクとし、支持板２５に対するエッチング処理を行なう。
【００７４】
これにより、支持板２５の不要部分は除去され、図５（Ｂ）に示すように樹脂体１４上に接続パッド１７が形成される。この接続パッド１７は、配線パターン１６を介してビア１５に電気的に接続された構成となる。以上の処理を実施することにより、基材層１３が複数積層された基板部１１が形成される（基板部形成工程）。
【００７５】
上記のようにして形成された基板部１１には、別工程で製造されたコンタクト部１２が配設される。図６は、コンタクト部１２の形成工程を示している。
【００７６】
コンタクト部１２を形成するには、先ず図６（Ａ）に示すような平板状の導電性金属板２７を用意する。この導電性金属板２７の材質は、導電性に優れると共にバネ性を有した材料が選定されている（例えば、リン青銅等）。
【００７７】
この導電性金属板２７に対してはプレス加工が実施され、図６（Ｂ）に示すように、不要部分のカットが行なわれると共に電極部２０の形成位置に中央孔１９とスリット２３が同時形成される。続いて、図６（Ｃ）に示すように、電極部２０の形成位置に粗面化処理を行なうことにより凹凸部２１を形成し、これによりコンタクト部１２が形成される（コンタクト部材形成工程）。
【００７８】
この粗面化処理としては、例えばめっき法により凸部を形成することにより凹凸部２１を形成する方法、エッチングにより凹部を形成することにより凹凸部２１を形成する方法、サンドブラストにより凹凸部２１を形成する方法等、種々の方法が考えられる。
【００７９】
コンタクト部１２を形成するに際し、本実施例では中央孔１９とスリット２３とを同時形成するため、中央孔１９とスリット２３とを別個に形成する方法に比べて製造効率を高めることができる。また電極部２０の所定位置、即ち半導体装置３０Ａ，３０Ｂのピン３４，半田ボール３５が接続される位置には粗面化処理が実施されるため、ピン３４及び半田ボール３５との電気的接続性の良好な電極部２０を容易に形成することができる。
【００８０】
ここで、再び図５（Ｃ）に戻り説明を続ける。上記のようにして形成されたコンタクト部１２は、基板部１１に配設される。具体的には、コンタクト部１２は接続パッド１７に接合されることにより、基板部１１に形成されたビア１５と電気的に接合される。
【００８１】
これにより、図５（Ｄ）に示すように、基板部１１及びコンタクト部１２よりなるテスト用ソケット１０が完成する（配設工程）。尚、上記の接続パッド１７に対するコンタクト部１２の接合は、接続パッド１７に金めっきを施した上で超音波溶接を用いて接合しても、また半田付けを用いて接合してもよい。
【００８２】
上記した製造方法では、基材層形成工程において支持板２５上に形成された基材層１３を基板部形成工程において貼り合わせることにより積層し、その後に支持板２５を除去することにより基板部１１を形成するため、基材層１３を精度よく積層することができる。また、各基材層１３が積層されるまでは、基材層１３は支持板２５に支持された状態で扱えるため、扱いが容易となり積層処理を効率良くかつ容易に行なうことができる。
【００８３】
図９は、本発明の一実施例であるテスト用ソケット１０を半導体素子３１のテストに用いた例を示している。尚、図９及び後述する説明で用いる図１０において、先の説明に用いた図１乃至図８に示した構成と同一構成については同一符号を付してその説明を省略する。
【００８４】
図２及び図３では、テスト用ソケット１０を用いて半導体装置３０Ａ．３０Ｂをテストする例を示したが、図９に示すように、半導体装置に搭載される半導体素子３１をテスト用ソケット１０によりテストすることも可能である。
【００８５】
更に、図１０は、本発明の一実施例であるテスト用ソケット１０をインターポーザとして用いた半導体装置４０を示している。この半導体装置４０は、大略すると基板部１１と半導体素子３１とにより構成されている。
【００８６】
半導体装置４０を製造するには、先ず図９を用いて説明したと同様に、テスト用ソケット１０に半導体素子３１を装着し、半導体素子３１に対するテストを実施する。そして、テストにより半導体素子３１が不良品であると判断された場合には、半導体素子３１のみを廃棄する。
【００８７】
一方、半導体素子３１が良品であると判断された場合には、半導体素子３１がテスト用ソケット１０に搭載された状態で、半導体素子３１と基板部１１との間にアンダーフィル樹脂４１を配設し、半導体素子３１をテスト用ソケット１０に固定する。これにより、半導体素子３１は基板部１１に搭載され、半導体装置４０が完成する。この半導体装置４０を実装する場合、外部接続端子２２を実装用の端子として使用する。
【００８８】
上記の構成とされた半導体装置４０は、半導体素子３１のテストに用いたテスト用ソケット１０をそのまま半導体装置４０のインターポーザとして用いている。よって、テスト用ソケット１０と別個にインターポーザを用意する必要がなくなり、安価で部品効率の高い半導体装置４０を実現することができる。
【００８９】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００９０】
請求項１記載の発明によれば、テスト用ソケットの低コスト化を図ることができると共に、テストする電子装置の端子位置に変更があっても容易かつ迅速にこれに対応することができる。
【００９１】
また、請求項２乃至請求項４記載の発明によれば、電極部と端子部とを確実に電気的に接続することができる。
【００９２】
また、請求項５記載の発明によれば、積層される複数の基材層が同一構成であるため、異なる種類の基材層を積層する構成に比べ、基材層の製造が容易になると共に積層時に実施するアライメント処理を容易化することができる。
【００９３】
また、請求項６記載の発明によれば、基材層を精度よく積層することができると共に、積層処理を容易に行なうことができる。
【００９４】
また、請求項７記載の発明によれば、粗面化処理を実施することにより電極部の端子部と接続される部分に凹凸が形成されるため、端子部との電気的接続性の良好な電極部を容易に形成することができる。
【００９５】
また、請求項８記載の発明によれば、コンタクト部材形成工程で、電極部の中央部に形成される中央孔と端子部に形成されるスリットとを同時形成するため、中央孔とスリットとを別個に形成する方法に比べて製造効率を高めることができる。
【００９６】
また、請求項９記載の発明によれば、テスト用ソケットと別個にインターポーザを用意する必要がなくなり、安価で部品効率の高い半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるテスト用ソケットの断面図である。
【図２】本発明の一実施例であるテスト用ソケットにＰＧＡタイプの半導体装置を装着した状態を示す図である。
【図３】本発明の一実施例であるテスト用ソケットにＧＧＡタイプの半導体装置を装着した状態を示す図である。
【図４】本発明の一実施例であるテスト用ソケットの製造方法を説明するための図である（その１）。
【図５】本発明の一実施例であるテスト用ソケットの製造方法を説明するための図である（その２）。
【図６】本発明の一実施例であるテスト用ソケットの構成要素であるコンタクト部の製造方法を説明するための図である。
【図７】コンタクト部の電極部近傍を拡大して示す平面図である。
【図８】コンタクト部の電極部近傍を拡大して示す側面図である。
【図９】本発明の一実施例であるテスト用ソケットを半導体素子のテストに用いた例を示す図である。
【図１０】本発明の一実施例であるテスト用ソケットをインターポーザとして用いた半導体装置を示す断面図である。
【符号の説明】
１０  テスト用ソケット
１１  基板部
１２  コンタクト部
１３  基材層
１４  樹脂体
１５  ビア
１６  配線パターン
１７  接続パッド
１８  貫通孔
２０  電極部
２１  凹凸部
２２  外部接続端子
２３  スリット
２５  支持板
２６  ビア孔
２７  導電性金属板
３０Ａ，３０Ｂ，４０  半導体装置
３１  半導体素子
３２  インターポーザ
３３  バンプ
３４  ピン
３５  半田ボール
４１  アンダーフィル樹脂
【図１】
2004354179.tif 000003
【図２】
2004354179.tif 000004
【図３】
2004354179.tif 000005
【図４】
2004354179.tif 000006
【図５】
2004354179.tif 000007
【図６】
2004354179.tif 000008
【図７】
2004354179.tif 000009
【図８】
2004354179.tif 000010
【図９】
2004354179.tif 000011
【図１０】
2004354179.tif 000012