(57)【要約】【課題】ＦＳＧ膜で覆われた配線層のフッ素ダメージを抑制する。【解決手段】ライナ膜３およびキャップ膜５で下層配線層２上のＦＳＧ膜４を挟み込むことにより、ＦＳＧ膜４に含まれるフッ素を隔離して、フッ素が下層配線層２をアタックすることを防止する。【選択図】　　　図１
2004079808.tif 000002
【特許請求の範囲】
【請求項１】
配線層上に形成されたフッ素隔離膜と、
前記フッ素隔離膜を介して形成されたフッ化珪酸ガラス膜とを備えることを特徴とする半導体装置。
【請求項２】
配線層の絶縁を行うフッ化珪酸ガラス膜と、
前記フッ化珪酸ガラス膜を上下から挟み込むように形成されたフッ素隔離膜とを備えることを特徴とする半導体装置。
【請求項３】
前記フッ素隔離膜は、ノンドープシリコン酸化膜であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記配線層は、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造であることを特徴とする請求項１〜３のいずれか１項記載の半導体装置。
【請求項５】
配線層上にノンドープシリコン酸化膜を形成する工程と、
前記ノンドープシリコン酸化膜上にフッ化珪酸ガラス膜を形成する工程とを備えることを特徴とする薄膜形成方法。
【請求項６】
前記フッ化珪酸ガラス膜上にノンドープシリコン酸化膜を形成する工程をさらに備えることを特徴とする請求項５記載の薄膜形成方法。
【請求項７】
前記ノンドープシリコン酸化膜および前記フッ化珪酸ガラス膜は、フッ素ドーパントの混入の有無を切り替えながら連続して形成することを特徴とする請求項５または６記載の薄膜形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置および薄膜形成方法に関し、特に、配線層間の絶縁膜としてフッ化珪酸ガラスを用いる場合に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、配線層間に用いられる層間絶縁膜の低誘電率化を図るため、フッ化珪酸ガラスを用いたものがあった。
図９は、従来の半導体装置における配線層の概略構成を示す断面図である。
図９において、絶縁層２１上には下層配線層２２が形成され、下層配線層２２は、例えば、ＴｉＮ膜２２ａ、Ａｌ−Ｃｕ膜２２ｂ、Ｔｉ膜２２ｃおよびＴｉＮ膜２２ｄからなる積層構造を有している。
【０００３】
ここで、Ａｌ−Ｃｕ層２２ｂの下に設けられるＴｉＮ層２２ａは、バリア膜として機能するもので、積層配線がＳｉと接触した際の接合突き抜けや、Ｓｉ析出によるコンタクト抵抗の増大を抑制するためのものである。
また、Ａｌ−Ｃｕ層２２ｂの上に設けられるＴｉ膜２２ｃおよびＴｉＮ膜２２ｄは、コンタクト抵抗を低減したり、反射防止膜として用いたり、エレクトロマイグレーションを防止したりするためのものである。
【０００４】
また、下層配線層２２上には、フッ化珪酸ガラス膜（以下、ＦＳＧ膜と称す。）２３が形成され、ＦＳＧ膜２３上には、シリコン酸化膜２４が形成され、シリコン酸化膜２５内には、下層配線層２２と接続するタングステンプラグ２５が埋め込まれている。
そして、シリコン酸化膜２４上には、例えば、ＴｉＮ膜２６ａ、Ａｌ−Ｃｕ膜２６ｂ、Ｔｉ膜２６ｃおよびＴｉＮ膜２６ｄの４層構造からなる上層配線層２６が形成され、上層配線層２６はタングステンプラグ２５を介して下層配線層２２と接続されている。
【０００５】
図１０、１１は、従来の半導体装置における配線層の製造方法を示す断面図である。
図１０（ａ）において、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを絶縁膜２１上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、絶縁膜２１上に下層配線層２２を形成する。
【０００６】
次に、図１０（ｂ）に示すように、高密度プラズマＣＶＤなどの方法により、下層配線層２２上にＦＳＧ膜２３を形成し、窒素雰囲気中でＦＳＧ膜２３のアニールを行うことにより、ＦＳＧ膜２３中の不安定なフッ素成分を除去する。
次に、図１０（ｃ）に示すように、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたプラズマＣＶＤを行うことにより、ＦＳＧ膜２３上にシリコン酸化膜２４を形成する。
【０００７】
次に、図１１（ａ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）を用いて、シリコン酸化膜２４の表面を研磨することにより、シリコン酸化膜２４の表面を平坦化する。
次に、図１１（ｂ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、下層配線層２２上のＦＳＧ膜２３およびシリコン酸化膜２４にビアホールを形成し、下層配線層２２上にタングステンを選択的に成長させることにより、下層配線層２２上にタングステンプラグ２５を形成する。
【０００８】
次に、図１１（ｃ）に示すように、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮをシリコン酸化膜２４上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、上層配線層２６をシリコン酸化膜２４上に形成する。
【０００９】
【発明が解決しようとする課題】
しかしながら、下層配線層２２上にＦＳＧ膜２３を形成すると、ＦＳＧ膜２３に含まれるフッ素が脱ガスし、このフッ素が下層配線層２２に作用して、下層配線層２２を腐食させる。
また、ＦＳＧ膜２３は、下層配線層２２同士間での埋め込み特性を満足させるため、高密度プラズマＣＶＤにより形成され、シリコン酸化膜２４は、パーティクルの発生を抑制するため、通常のプラズマＣＶＤにより形成される。
【００１０】
このため、ＦＳＧ膜２３上にシリコン酸化膜２４を形成する場合、装置を交換する必要があり、この時、ＦＳＧ膜２３が大気中に晒されることがある。
そして、ＦＳＧ膜２３が大気中に晒されると、ＦＳＧ膜２３の吸湿により、ＦＳＧ膜２３内にフッ化水素が生成される。
そして、ＦＳＧ膜２３内にフッ化水素が生成された状態で、ＦＳＧ膜２３に熱処理が行われると、脱ガスにより、フッ素がＴｉと反応し、下層配線層２２にＴｉＦなどのフッ化物が生成される。
【００１１】
このため、従来の半導体装置では、下層配線層２２をＦＳＧ膜２３で覆うと、下層配線層２２の抵抗が上昇し、半導体装置の特性劣化を引き起こすという問題があった。
そこで、本発明の目的は、ＦＳＧ膜で覆われた配線層のフッ素ダメージを抑制することが可能な半導体装置および薄膜形成方法を提供することである。
【００１２】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載の半導体装置によれば、配線層上に形成されたフッ素隔離膜と、前記フッ素隔離膜を介して形成されたフッ化珪酸ガラス膜とを備えることを特徴とする。
これにより、フッ化珪酸ガラス膜に含まれるフッ素が配線層に直接接触することを防止することが可能となり、層間絶縁膜としてフッ化珪酸ガラス膜を用いた場合においても、フッ化珪酸ガラス膜で覆われた配線層にフッ素が作用して、配線層を腐食させることを防止することができる。
【００１３】
このため、半導体装置の製造歩留まりを向上させることが可能となるとともに、半導体装置の信頼性を向上させることが可能となる。
また、請求項２記載の半導体装置によれば、配線層の絶縁を行うフッ化珪酸ガラス膜と、前記フッ化珪酸ガラス膜を上下から挟み込むように形成されたフッ素隔離膜とを備えることを特徴とする。
【００１４】
これにより、フッ化珪酸ガラス膜に含まれるフッ素をフッ化珪酸ガラス膜内に閉じ込めて、フッ化珪酸ガラス膜に含まれるフッ素がフッ化珪酸ガラス膜から脱離することを抑制することが可能となるとともに、フッ化珪酸ガラス膜の吸湿を低減することが可能となる。
このため、フッ化珪酸ガラス膜で覆われた配線層にフッ素が作用して、配線層を腐食させることを防止することが可能となるとともに、配線層の配線抵抗の上昇を抑制することが可能となり、半導体装置の特性劣化を抑制しつつ、半導体装置の信頼性を向上させることが可能となる。
【００１５】
また、請求項３記載の半導体装置によれば、前記フッ素隔離膜は、ノンドープシリコン酸化膜であることを特徴とする。
これにより、フッ素ドーパントの混入の有無を切り替えることで、フッ素隔離膜とフッ化珪酸ガラス膜とを積層することが可能となり、ｉｎ−ｓｉｔｕ処理により、フッ素隔離膜を効率よく形成することが可能となる。
【００１６】
また、請求項４記載の半導体装置によれば、前記配線層は、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造であることを特徴とする。
これにより、フッ化珪酸ガラス膜に含まれるフッ素がＴｉと反応して、配線層にＴｉＦなどのフッ化物が生成されることを防止することが可能となり、配線間隔が狭く、アスペクト比の高い配線層を効率よく形成することが可能となる。
【００１７】
また、請求項５記載の薄膜形成方法によれば、配線層上にノンドープシリコン酸化膜を形成する工程と、前記ノンドープシリコン酸化膜上にフッ化珪酸ガラス膜を形成する工程とを備えることを特徴とする。
これにより、フッ化珪酸ガラス膜に含まれるフッ素が配線層に直接接触することを防止することが可能となり、層間絶縁膜としてフッ化珪酸ガラス膜を用いた場合においても、フッ化珪酸ガラス膜で覆われた配線層にフッ素が作用することを低減させて、配線層の腐食を防止することが可能となる。
【００１８】
また、請求項６記載の薄膜形成方法によれば、前記フッ化珪酸ガラス膜上にノンドープシリコン酸化膜を形成する工程をさらに備えることを特徴とする。
これにより、フッ化珪酸ガラス膜をノンドープシリコン酸化膜で上下から挟み込むことができ、フッ素の脱ガスを抑制することが可能となるとともに、フッ化珪酸ガラス膜の吸湿を低減することが可能となることから、半導体装置の特性劣化を抑制しつつ、半導体装置の信頼性を向上させることが可能となる。
【００１９】
また、請求項７記載の薄膜形成方法によれば、前記ノンドープシリコン酸化膜および前記フッ化珪酸ガラス膜は、フッ素ドーパントの混入の有無を切り替えながら連続して形成することを特徴とする。
これにより、ｉｎ−ｓｉｔｕ処理により、ノンドープシリコン酸化膜とフッ化珪酸ガラス膜とを積層することが可能となり、フッ化珪酸ガラス膜上にノンドープシリコン酸化膜を形成するために、装置を交換する必要がなくなる。
【００２０】
このため、フッ化珪酸ガラス膜が大気に晒されることを防止することが可能となり、フッ化珪酸ガラス膜の吸湿を抑制して、フッ素の脱ガスを低減することが可能となる。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置および薄膜形成方法について、図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置における配線層の概略構成を示す断面図である。
【００２２】
図１において、絶縁層１上には下層配線層２が形成され、下層配線層２は、例えば、ＴｉＮ膜２ａ、Ａｌ−Ｃｕ膜２ｂ、Ｔｉ膜２ｃおよびＴｉＮ膜２ｄからなる積層構造を有している。
ここで、ＴｉＮ膜２ａの厚みは、例えば、３００〜４００Å程度、Ａｌ−Ｃｕ膜２ｂの厚みは、例えば、３０００〜１００００Å程度、Ｔｉ膜２ｃの厚みは、例えば、２００Å程度、ＴｉＮ膜２ｄの厚みは、例えば、６００〜１０００Å程度に設定することができる。
【００２３】
また、下層配線層２上には、ライナ膜３およびキャップ膜５で上下が挟み込まれたＦＳＧ膜４が形成されている。
ここで、ライナ膜３およびキャップ膜５は、ＦＳＧ膜４に含まれるフッ素を隔離するためのもので、例えば、ノンドープシリコン酸化膜を用いることができる。
【００２４】
さらに、キャップ膜５上にはシリコン酸化膜６が形成され、シリコン酸化膜６内には、下層配線層２と接続するタングステンプラグ７が埋め込まれている。
そして、シリコン酸化膜６上には、例えば、ＴｉＮ膜８ａ、Ａｌ−Ｃｕ膜８ｂ、Ｔｉ膜８ｃおよびＴｉＮ膜８ｄの４層構造からなる上層配線層８が形成され、上層配線層８はタングステンプラグ７を介して下層配線層２と接続されている。
【００２５】
ここで、ライナ膜３およびキャップ膜５でＦＳＧ膜４を挟み込むことにより、ＦＳＧ膜４に含まれるフッ素が脱ガスすることを防止することが可能となるとともに、ＦＳＧ膜４が吸湿することを抑制することができ、下層配線層２をＦＳＧ膜４で覆った場合においても、下層配線層２のＴｉがフッ化されることを抑制して、下層配線層２にＴｉＦが形成されることを抑制することができる。
【００２６】
例えば、ＦＳＧ膜４単独では、ＴＤＳ分析結果によると、１５０℃程度の熱処理で脱ガスするのに対し、ライナ膜３およびキャップ膜５でＦＳＧ膜４を挟み込むことにより、脱ガス温度を２５０℃程度に上昇させることができた。
また、ＦＳＧ膜４の誘電率としては、３．２〜３．８程度の値を得ることができ、誘電率が４．０〜４．２程度の酸化ケイ素膜を用いた場合に比べて、誘電率を低くすることが可能となる。
【００２７】
このため、下層配線層２上の層間絶縁膜の低誘電率化を図りつつ、下層配線層２の配線抵抗の上昇を抑制することができ、配線遅延を抑制して、半導体装置の特性を向上させることが可能となる。
なお、ライナ膜３の厚みＴ１は、例えば、５００〜７００Å程度が好ましく、これにより、下層配線層２上に形成されるライナ膜３のギャップフィル特性およびカバレッジを維持することが可能となるとともに、下層配線層２上に形成された層間絶縁膜の誘電率の上昇を抑えつつ、ＦＳＧ膜４に含まれるフッ素を有効に隔離することができる。
【００２８】
また、キャップ膜３の厚みＴ２は、例えば、１０００Å程度が好ましく、これにより、下層配線層２上に形成された層間絶縁膜の誘電率の上昇を抑えつつ、ＦＳＧ膜４の防湿効果を維持することができる。
また、下層配線層２としては、ＴｉＮ膜２ａ、Ａｌ−Ｃｕ膜２ｂ、Ｔｉ膜２ｃおよびＴｉＮ膜２ｄからなる積層構造以外にも、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造などでもよい。
【００２９】
図２〜４は、本発明の第１実施形態に係る半導体装置における配線層の製造方法を示す断面図である。
図２（ａ）において、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを絶縁膜１上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、絶縁膜１上に下層配線層２を形成する。
【００３０】
次に、図２（ｂ）に示すように、高密度プラズマＣＶＤなどの方法により、下層配線層２を覆うようにして、ノンドープシリコン酸化膜などのライナ膜３を形成する。
次に、図２（ｃ）に示すように、高密度プラズマＣＶＤなどの方法により、ライナ膜３上にＦＳＧ膜４を形成し、窒素雰囲気中でＦＳＧ膜４のアニールを行うことにより、ＦＳＧ膜４中の不安定なフッ素成分を除去する。
【００３１】
次に、図２（ｄ）に示すように、アニール後のＦＳＧ膜４を大気に晒さないようにして、例えば、高密度プラズマＣＶＤなどを行うことにより、ノンドープシリコン酸化膜などのキャップ膜５をＦＳＧ膜４上に形成する。
ここで、ライナ膜３、ＦＳＧ膜４およびキャップ膜５を形成する方法としては、例えば、ｉｎ−ｓｉｔｕ処理により、同一チャンバ内でフッ素ドーパントの混入の有無を切り替えながらシリコン酸化膜を連続して形成することができる。
【００３２】
これにより、ＦＳＧ膜４を大気に晒さないようにして、ライナ膜３およびキャップ膜５でＦＳＧ膜４を挟み込むことが可能となり、ＦＳＧ膜４の防湿状態を良好に維持しつつ、ＦＳＧ膜４に含まれるフッ素を隔離することが可能となる。
次に、図３（ａ）に示すように、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたプラズマＣＶＤを行うことにより、キャップ膜５上にシリコン酸化膜６を形成する。
【００３３】
ここで、ＦＳＧ膜４はキャップ膜５で覆われているので、キャップ膜５上にシリコン酸化膜６を形成するために、装置を交換する場合においても、ＦＳＧ膜４が大気に晒されることを防止することができ、ＦＳＧ膜４の吸湿を抑制することができる。
次に、図３（ｂ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）を用いて、シリコン酸化膜６の表面を研磨することにより、シリコン酸化膜６の表面を平坦化する。
【００３４】
ここで、ＴＥＯＳプラズマＣＶＤを用いてシリコン酸化膜６を形成することにより、高密度プラズマＣＶＤを用いてシリコン酸化膜６を形成した場合に比べて、シリコン酸化膜６のパーティクルを低減することが可能となり、シリコン酸化膜６表面の平坦化を精度よく行うことができる。
次に、図３（ｃ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、下層配線層２上のライナ膜３、ＦＳＧ膜４、キャップ膜５およびシリコン酸化膜６にビアホールを形成し、下層配線層２上にタングステンを選択的に成長させることにより、下層配線層２上にタングステンプラグ７を形成する。
【００３５】
次に、図４に示すように、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮをシリコン酸化膜６上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、上層配線層８をシリコン酸化膜７上に形成する。
図５は、本発明の第２実施形態に係る半導体装置における配線層の概略構成を示す断面図である。
【００３６】
図５において、絶縁層１１上には下層配線層２が形成され、下層配線層１２は、例えば、ＴｉＮ膜１２ａ、Ａｌ−Ｃｕ膜１２ｂ、Ｔｉ膜１２ｃおよびＴｉＮ膜１２ｄからなる積層構造を有している。
ここで、ＴｉＮ膜１２ａの厚みは、例えば、３００〜４００Å程度、Ａｌ−Ｃｕ膜１２ｂの厚みは、例えば、３０００〜１００００Å程度、Ｔｉ膜１２ｃの厚みは、例えば、２００Å程度、ＴｉＮ膜１２ｄの厚みは、例えば、６００〜１０００Å程度に設定することができる。
【００３７】
また、下層配線層１２上には、ライナ膜１３を介してＦＳＧ膜１４が形成されている。
ここで、ライナ膜１３は、ＦＳＧ膜１４に含まれるフッ素を隔離するためのもので、例えば、ノンドープシリコン酸化膜を用いることができる。
さらに、ＦＳＧ膜１４上にはシリコン酸化膜１５が形成され、シリコン酸化膜１５内には、下層配線層１２と接続するタングステンプラグ１６が埋め込まれている。
【００３８】
そして、シリコン酸化膜１５上には、例えば、ＴｉＮ膜１７ａ、Ａｌ−Ｃｕ膜１７ｂ、Ｔｉ膜１７ｃおよびＴｉＮ膜１７ｄの４層構造からなる上層配線層１７が形成され、上層配線層１７はタングステンプラグ１６を介して下層配線層１２と接続されている。
ここで、ライナ膜１３を介してＦＳＧ膜１４を形成することにより、ＦＳＧ膜１４に含まれるフッ素が下層配線層１２に直接接触することを防止することが可能となり、下層配線層１２をＦＳＧ膜１４で覆った場合においても、下層配線層１２のＴｉがフッ化されることを抑制して、下層配線層１２にＴｉＦが形成されることを抑制することができる。
【００３９】
また、ＦＳＧ膜１４の誘電率としては、３．２〜３．８程度の値を得ることができ、誘電率が４．０〜４．２程度の酸化ケイ素膜を用いた場合に比べて、誘電率を低くすることが可能となる。
このため、下層配線層１２上の層間絶縁膜の低誘電率化を図りつつ、下層配線層１２の配線抵抗の上昇を抑制することができ、配線遅延を抑制して、半導体装置の特性を向上させることが可能となる。
【００４０】
なお、ライナ膜１３の厚みＴ３は、例えば、５００〜７００Å程度が好ましく、これにより、下層配線層１２上に形成されるライナ膜１３のギャップフィル特性およびカバレッジを維持することが可能となるとともに、下層配線層１２上に形成された層間絶縁膜の誘電率の上昇を抑えつつ、ＦＳＧ膜１４に含まれるフッ素が下層配線層１２に作用することを抑制することができる。
【００４１】
また、下層配線層１２としては、ＴｉＮ膜１２ａ、Ａｌ−Ｃｕ膜１２ｂ、Ｔｉ膜１２ｃおよびＴｉＮ膜１２ｄからなる積層構造以外にも、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造などでもよい。
図６〜８は、本発明の第１実施形態に係る半導体装置における配線層の製造方法を示す断面図である。
【００４２】
図６（ａ）において、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを層間絶縁膜１１上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、絶縁膜１１上に下層配線層１２を形成する。
次に、図６（ｂ）に示すように、高密度プラズマＣＶＤなどの方法により、下層配線層１２を覆うようにして、ノンドープシリコン酸化膜などのライナ膜１３を形成する。
【００４３】
次に、図６（ｃ）に示すように、高密度プラズマＣＶＤなどの方法により、ライナ膜１３上にＦＳＧ膜１４を形成し、窒素雰囲気中でＦＳＧ膜１４のアニールを行うことにより、ＦＳＧ膜１４中の不安定なフッ素成分を除去する。
ここで、ライナ膜１３およびＦＳＧ膜１４を形成する方法としては、例えば、ｉｎ−ｓｉｔｕ処理により、同一チャンバ内でフッ素ドーパントの混入の有無を切り替えながらシリコン酸化膜を連続して形成することができる。
【００４４】
次に、図７（ａ）に示すように、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたプラズマＣＶＤを行うことにより、ＦＳＧ膜１４上にシリコン酸化膜１５を形成する。
次に、図７（ｂ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）を用いて、シリコン酸化膜１５の表面を研磨することにより、シリコン酸化膜１５の表面を平坦化する。
【００４５】
ここで、ＴＥＯＳプラズマＣＶＤを用いてシリコン酸化膜１５を形成することにより、高密度プラズマＣＶＤを用いてシリコン酸化膜１５を形成した場合に比べて、シリコン酸化膜１５のパーティクルを低減することが可能となり、シリコン酸化膜１５表面の平坦化を精度よく行うことができる。
次に、図７（ｃ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、下層配線層１２上のライナ膜１３、ＦＳＧ膜１４およびシリコン酸化膜１５にビアホールを形成し、下層配線層１２上にタングステンを選択的に成長させることにより、下層配線層１２上にタングステンプラグ１６を形成する。
【００４６】
次に、図８に示すように、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮをシリコン酸化膜１５上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、上層配線層１７をシリコン酸化膜１５上に形成する。
なお、上述した実施形態では、配線層を半導体装置に形成する場合について説明したが、本発明に係る配線形成方法は半導体装置に限定されることなく、半導体装置以外にも、例えば、液晶表示装置、有機ＥＬ素子、ビルドアップ多層配線板などに適用するようにしてもよい。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、フッ化珪酸ガラス膜に含まれるフッ素がフッ化珪酸ガラス膜から脱離することを抑制することが可能となり、フッ化珪酸ガラス膜で覆われた配線層にフッ素が作用して、配線層を腐食させることを防止することが可能となるとともに、配線層の配線抵抗の上昇を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置における配線層の概略構成を示す断面図である。
【図２】本発明の第１実施形態に係る半導体装置における配線層の製造方法を示す断面図である。
【図３】本発明の第１実施形態に係る半導体装置における配線層の製造方法を示す断面図である。
【図４】本発明の第１実施形態に係る半導体装置における配線層の製造方法を示す断面図である。
【図５】本発明の第２実施形態に係る半導体装置における配線層の概略構成を示す断面図である。
【図６】本発明の第２実施形態に係る半導体装置における配線層の製造方法を示す断面図である。
【図７】本発明の第２実施形態に係る半導体装置における配線層の製造方法を示す断面図である。
【図８】本発明の第２実施形態に係る半導体装置における配線層の製造方法を示す断面図である。
【図９】従来の半導体装置における配線層の概略構成を示す断面図である。
【図１０】従来の半導体装置における配線層の製造方法を示す断面図である。
【図１１】従来の半導体装置における配線層の製造方法を示す断面図である。
【符号の説明】
１、１１　絶縁層、２、１２　下層配線層、２ａ、２ｄ、８ａ、８ｄ、１２ａ、１２ｄ、１７ａ、１７ｄ　ＴｉＮ膜、２ｂ、８ｄ、１２ｂ、１７ｄ　Ａｌ−Ｃｕ膜、２ｃ、８ｃ、１２ｃ、１７ｃ　Ｔｉ膜、３、１３　ライナ膜、４、１４　ＦＳＧ膜、５　キャップ膜、６、１５　シリコン酸化膜、７、１６　タングステンプラグ、８、１７　上層配線層
【図１】
2004079808.tif 000003
【図２】
2004079808.tif 000004
【図３】
2004079808.tif 000005
【図４】
2004079808.tif 000006
【図５】
2004079808.tif 000007
【図６】
2004079808.tif 000008
【図７】
2004079808.tif 000009
【図８】
2004079808.tif 000010
【図９】
2004079808.tif 000011
【図１０】
2004079808.tif 000012
【図１１】
2004079808.tif 000013