(57)【要約】【課題】ハードウェアが小さく、安価に実現でき、タイミング制御が容易で、種々の特殊効果も可能なＨＤＴＶ信号の文字図形発生装置を提供する。【解決手段】ＲＡＭ３，４はＨＤＴＶ信号の少なくとも２フレーム分の容量を有する。ＦＩＦＯメモリ７は、ＨＤＴＶ信号の少なくとも１フレーム分の容量を有する。ＲＡＭ３，４には、ＨＤＴＶ信号の基本クロックを用いて表示データが書き込まれる。ＲＡＭ３，４に書き込まれた表示データは、ＦＩＦＯメモリ７に転送される。ミキサ８は、ＲＡＭ３，４に書き込まれた表示データとＦＩＦＯメモリ７に書き込まれた表示データとを合成して出力する。【選択図】      図１
2004272165.tif 000002
【特許請求の範囲】
【請求項１】
ＨＤＴＶ信号よりなる文字データまたは図形データを含む表示データを発生する文字図形発生装置において、
ＨＤＴＶ信号の少なくとも２フレーム分の容量を有するランダム・アクセス・メモリと、
ＨＤＴＶ信号の少なくとも１フレーム分の容量を有するＦＩＦＯメモリと、
前記表示データを前記ランダム・アクセス・メモリにＨＤＴＶ信号の基本クロックを用いて書き込む第１の書き込み手段と、
前記ランダム・アクセス・メモリに書き込まれた表示データを前記ＦＩＦＯメモリに転送する転送手段と、
前記ランダム・アクセス・メモリに書き込まれた表示データと前記ＦＩＦＯメモリに書き込まれた表示データとを合成して出力する合成手段とを備えて構成したことを特徴とする文字図形発生装置。
【請求項２】
前記合成手段により合成され出力された表示データを、前記ＦＩＦＯメモリに書き込む第２の書き込み手段を備えて構成したことを特徴とする請求項１記載の文字図形発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、文字データや図形データを発生する文字図形発生装置（ビデオテロッパ）に係り、特に、ＨＤＴＶ（ハイビジョン）信号の文字データや図形データを発生する文字図形発生装置に関する。
【０００２】
【従来の技術】
文字データや図形データを発生し、これらの文字データや図形データに特殊効果を施して画面上に表示させたり、画面上から消失させたりする、文字図形発生装置が知られている。ＮＴＳＣ信号を発生する文字図形発生装置では、水平７２０画素、垂直４８６画素（７２０×４８６）の表示領域となる。
【０００３】
近年、ＨＤＴＶ信号を発生する文字図形発生装置も登場している（特許文献１参照）。ＨＤＴＶ信号を発生する文字図形発生装置では、水平１９２０画素、垂直１０８０画素（１９２０×１０８０）の表示領域が必要となる。
【０００４】
【特許文献１】
特開平１０−３２２５９６号公報（図１、図５）
【０００５】
【発明が解決しようとする課題】
ＨＤＴＶ信号の文字図形発生装置として要求される構成や機能は以下の通りである。
（１）  メモリ等のハードウェアが小さく、安価に実現できること。
（２）  文字図形発生やメモリへの書き込み及び読み出し等のタイミング制御が容易であること。
（３）  ロール（縦スクロール），クロール（横スクロール），インモーション，アウトモーション等の種々の特殊効果が可能であること。
【０００６】
本発明はこのような問題点に鑑みなされたものであり、文字データや図形データとしてＨＤＴＶ信号を発生する文字図形発生装置において、ハードウェアが小さく、安価に実現でき、タイミング制御が容易で、種々の特殊効果も可能な文字図形発生装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上述した従来の技術の課題を解決するため、ＨＤＴＶ信号よりなる文字データまたは図形データを含む表示データを発生する文字図形発生装置において、ＨＤＴＶ信号の少なくとも２フレーム分の容量を有するランダム・アクセス・メモリ（３，４）と、ＨＤＴＶ信号の少なくとも１フレーム分の容量を有するＦＩＦＯメモリ（７）と、前記表示データを前記ランダム・アクセス・メモリにＨＤＴＶ信号の基本クロックを用いて書き込む第１の書き込み手段（１）と、前記ランダム・アクセス・メモリに書き込まれた表示データを前記ＦＩＦＯメモリに転送する転送手段（９）と、前記ランダム・アクセス・メモリに書き込まれた表示データと前記ＦＩＦＯメモリに書き込まれた表示データとを合成して出力する合成手段（８）とを備えて構成したことを特徴とする文字図形発生装置を提供するものである。
【０００８】
【発明の実施の形態】
以下、本発明の文字図形発生装置について、添付図面を参照して説明する。図１は本発明の文字図形発生装置の一実施形態を示すブロック図、図２及び図３は本発明の文字図形発生装置を説明するための図である。
【０００９】
図１において、ホストパソコン１は、表示部（図示せず）の画面上に表示するためのＨＤＴＶ信号よりなる文字データや図形データを発生する。文字データのみでもよいし、図形データのみでもよく、両者が混在していてもよい。以下、文字データや図形データを総称して表示データとする。ホストパソコン１よりＰＣＩインタフェースを通して出力された表示データは、スイッチ２を介してランダム・アクセス・メモリ（ＲＡＭ）３または４に書き込まれる。スイッチ２が端子ｂに接続しているとき、表示データはＲＡＭ３または４に書き込まれる。
【００１０】
ＨＤＴＶ信号の基本クロックは、約７４．２５ＭＨｚであり、本実施形態の文字図形発生装置は、ＨＤＴＶ信号の基本クロックで動作するようになっている。即ち、ＲＡＭ３，４や後述するＦＩＦＯメモリ７へのデータの書き込みや読み出し、スイッチ２及び後述するスイッチ５，６の切換は、約７４．２５ＭＨｚの基本クロックで行われる。なお、垂直周波数をＮＴＳＣ方式と同じ５９．９４Ｈｚにするため、７４．２５ＭＨｚの１０００／１００１のクロックを用いてもよい。
【００１１】
ここで、ＲＡＭ３，４について説明する。前述のように、ＨＤＴＶ信号の表示領域は、１９２０×１０８０である。ＲＡＭ３，４は、それぞれ、ＨＤＴＶ信号の１画面（１フレーム）分の容量を有するものである。ところで、７２０×４８６を表示領域とするＮＴＳＣ信号の文字図形発生装置で用いるＲＡＭは、ロールやクロールを実現するため、例えば、１０２４×５１２のメモリ容量のもを用いる。１０２４×５１２の倍の容量とすれば、ＨＤＴＶ信号の表示領域を十分収めることができるが、これでは無駄が多い。
【００１２】
そこで、一例として、ＲＡＭ３，４を、１６メガビットのメモリ素子（ＳＲＡＭ）を複数個組み合わせることにより構成する。ＲＡＭ３，４の縦方向を２５６単位で構成し、１０２４＋２５６＝１２８０とする。ＲＡＭ３，４の横方向は、１９２０より次に大きい単位として２０４８とする。この例では、表示外領域は横方向に１２８画素、縦方向に２００画素である。本実施形態では、ＲＡＭ３，４をそれぞれ２０４８×１２８０の容量としたが、それぞれ少なくとも１９２０×１０８０の容量を備えればよい。
【００１３】
ＨＤＴＶ信号の場合、最高速度のクロールでは、１フレーム毎に５０〜６０画素だけ表示データを移動させなければならない。横方向の表示外領域が１２８画素であると、クロールの際に表示が途切れてしまう可能性がある。本実施形態では、ＲＡＭ３，４で合わせて、ＨＤＴＶ信号の２フレーム分の容量を有するので、表示が途切れるという不具合が発生することがない。
【００１４】
ところで、通常、ＲＡＭは、書き込みと読み出しとを同時に行うことができない。ＲＡＭ３，４の書き込み及び読み出し速度を、ＨＤＴＶ信号の基本クロックの例えば２倍の約１５０ＭＨｚで行えば、書き込みと読み出しとの時分割により実質的に書き込みと読み出しとを同時に行うことが可能となる。この場合、ＲＡＭ３，４で合わせてＨＤＴＶ信号の２フレーム分の容量を備える必要はない。クロックを１５０ＭＨｚとすれば、１フレーム分に、横方向及び縦方向にクロール等を考慮した所定の表示外領域を加えた容量とすれば十分である。
【００１５】
しかしながら、１５０ＭＨｚまたはそれ以上で書き込み及び読み出しを行うと、極めて高精度なタイミング制御が必要となり、また回路素子の速度としても高速のものが必要となる。従って、ＨＤＴＶ信号の基本クロックの２倍等のクロックを用いることは現実的ではなく、かえって、高価となる。そこで、少なくとも２フレーム分の容量を有するＲＡＭ３，４を備える本実施形態によれば、メモリ（ＲＡＭ）等のハードウェアが小さく、安価に実現でき、文字図形発生やメモリへの書き込み及び読み出し等のタイミング制御が容易であるという目的を達成することができる。
【００１６】
マイクロコントローラ９の制御により、スイッチ２が端子ａに接続し、スイッチ５，６が端子ｂに接続した状態で、ＲＡＭ３または４に書き込まれた表示データは、スイッチ２，５，６を介してＦＩＦＯメモリ７に書き込まれる。ＦＩＦＯメモリ７は、ＨＤＴＶ信号の少なくとも１フレーム分の容量を有する。ＦＩＦＯメモリ７より出力された表示データは、ミキサ８を介して表示部へとそのまま出力されたり、ＲＡＭ３または４に新たに書き込まれた表示データと合成されて出力される。
【００１７】
即ち、ＦＩＦＯメモリ７に書き込まれた前の表示データ（シーン）と、ＲＡＭ３または４に新たに書き込まれた今回の表示データ（シーン）とは、マイクロコントローラ９の制御により、ミキサ８にて、いずれか一方のみのシーンが出力されたり、両者の合成信号が出力されたり、両者が時間的に切り換えられたりする。また、ミキサ８より出力された合成信号がスイッチ６を介してＦＩＦＯメモリ７に書き込まれることもある。
【００１８】
さらに、本実施形態は、ＦＩＦＯメモリ７に書き込まれている表示データとＲＡＭ３または４に書き込まれている表示データとを交換する機能を有する。例えば、ＦＩＦＯメモリ７に書き込まれている表示データと、ＲＡＭ３に書き込まれている表示データとを交換する場合には、スイッチ２，５を端子ａに接続した状態で、マイクロコントローラ９の制御により、ＦＩＦＯメモリ７に書き込まれている表示データをＲＡＭ４に書き込み、ＲＡＭ３に書き込まれている表示データをＦＩＦＯメモリ７に書き込めばよい。
【００１９】
ここで、ＲＡＭ３，４のアドレス構成及びＲＡＭ３，４の書き込み及び読み出しを制御するためのメモリアドレス発生部１０について説明する。図２に示すように、ＲＡＭ３，４は、それぞれ、１６メガビット（２０４８×２５６×３２ビット）のメモリ素子よりなるメモリ・チップ・セレクトＭＣＳ０，ＭＣＳ１，ＭＣＳ２…より構成されている。図３に示すように、アドレス０２〜１２の１１本のアドレス線を水平アドレスに割り当て、アドレス１４〜２１の８本のアドレス線を垂直アドレスに割り当てている。ホストパソコン１から見たアドレスとして、アドレス２２〜２４で垂直方向のメモリ（ＭＣＳ０〜ＭＣＳ４）を選択するようにしている。
【００２０】
また、アドレス００，０１はバイト選択として用い、アドレス１３は、ＲＡＭ３とＲＡＭ４との選択ビットとして割り当てている。なお、図１におけるメモリアドレス発生部１０中のＡ２〜Ａ１２，Ａ１３，Ａ１４〜Ａ２４は、ＲＡＭ３，４のアドレスを示している。
【００２１】
図１に示すように、メモリアドレス発生部１０は、水平アドレスカウント１０１と、垂直アドレスカウンタ１０２と、スイッチ１０３とを備える。水平アドレスカウント１０１は水平アドレスを発生し、垂直アドレスカウンタ１０２は垂直アドレスを発生する。水平アドレス及び垂直アドレスは、スイッチ１１を介してＲＡＭ３，４に供給される。水平アドレスＡ１３のみスイッチ１０３を介して出力されるようになっている。これは、ホストパソコン１によって表示データをＲＡＭに書き込む際に、ＲＡＭ３と４とのいずれかに強制的に切り換えるためである。
【００２２】
スイッチ１１が端子ａに接続しているとき、水平アドレスカウント１０１より出力された水平アドレスＡ１３が出力され、スイッチ１１が端子ｂに接続しているとき、マイクロコントローラ９により指定された０または１が出力されることとなる。表示期間では、スイッチ１１は端子ａに接続して、メモリアドレス発生部１０より出力された水平アドレス及び垂直アドレスがＲＡＭ３，４に供給され、ブランキング期間では、スイッチ１１は端子ｂに接続して、ホストパソコン１より出力された水平アドレス及び垂直アドレスがＲＡＭ３，４に供給される。
【００２３】
【発明の効果】
以上詳細に説明したように、本発明の文字図形発生装置は、ハードウェアが小さく、安価に実現でき、タイミング制御が容易で、種々の特殊効果も可能とすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すブロック図である。
【図２】本発明を説明するための図である。
【図３】本発明を説明するための図である。
【符号の説明】
１  ホストパソコン（第１の書き込み手段）
２，５，６，１１  スイッチ
３，４  ランダム・アクセス・メモリ（ＲＡＭ）
７  ＦＩＦＯメモリ
８  ミキサ（合成手段）
９  マイクロコントローラ（第２の書き込み手段，転送手段）
１０  メモリアドレス発生部
【図１】
2004272165.tif 000003
【図２】
2004272165.tif 000004
【図３】
2004272165.tif 000005