(57)【要約】【課題】通常表示から静止画表示への切替の際にデジタルメモリの記憶内容の不定による表示ムラの発生を防止する。【解決手段】通常表示から静止画表示への切り替えに際して、デジタルメモリ１８に正規の電源を投入するときに、対向電極１５の電位、補助容量２０の電位、各インバータ素子２３，２４の正側電源及び負側電源をハイレベルにしてから、メモリ制御線１９ａの電位をハイレベルにして画素電極１３とデジタルメモリ１８間を導通させ、対向電極１５の電位、補助容量２０の電位、各インバータ素子２３，２４の正側電源及び負側電源をローレベルにしてから正側電源だけをハイレベルにする。このように、各インバータ素子２３，２４の負側電源をローレベルにするタイミングと正側電源をハイレベルにするタイミングに時間差を設けるようにする。【選択図】      図３
2004354741.tif 000002
【特許請求の範囲】
【請求項１】
画素毎に少なくとも２つのインバータ素子を有するデジタルメモリ、画素電極、補助容量を備えたアレイ基板と、
画素電極に対して相対する対向電極を備えた対向基板と、
アレイ基板と対向基板との間に保持された液晶層と、
通常表示においては各インバータ素子の正側電源及び負側電源を対向電極の電位及び補助容量の電位と同一極性で反転駆動させ、通常表示から静止画表示への切り替えに際してデジタルメモリに正規の電源を投入するときに、対向電極の電位、補助容量の電位、各インバータ素子の正側電源及び負側電源をハイレベルにし、画素電極とデジタルメモリ間を導通させ、対向電極の電位、補助容量の電位、各インバータ素子の正側電源及び負側電源をローレベルにしてから各インバータ素子の正側電源をハイレベルにする制御手段と、
を有することを特徴とする液晶表示装置。
【請求項２】
画素毎に少なくとも２つのインバータ素子を有するデジタルメモリ、画素電極、補助容量を備えたアレイ基板と、
画素電極に対して相対する対向電極を備えた対向基板と、
アレイ基板と対向基板との間に保持された液晶層を備えた液晶表示装置に対して、
通常表示においては各インバータ素子の正側電源及び負側電源を対向電極の電位、補助容量の電位と同一極性で反転駆動させ、通常表示から静止画表示への切り替えに際してデジタルメモリに正規の電源を投入するときに、対向電極の電位、補助容量の電位、各インバータ素子の正側電源及び負側電源をハイレベルにし、画素電極とデジタルメモリ間を導通させ、対向電極の電位、補助容量の電位、各インバータ素子の正側電源及び負側電源をローレベルにしてから各インバータ素子の正側電源をハイレベルにすることを特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素毎にデジタルメモリを備えた液晶表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は軽量、薄型、低消費電力という利点を活かして携帯電話や電子ブック等の小型情報端末に使われている。このような小型情報端末は、一般にバッテリーで駆動されることから、低消費電力化が重要な課題となっている。
【０００３】
とくに携帯電話においては、待ち受け時間中に低消費電力で表示できることが求められている。これを実現するための技術としては、画素毎にデジタルメモリを備え、静止画表示の際に、このデジタルメモリに予め記憶させておいた静止画データを読み出して表示し、周辺駆動回路の動作を停止させることにより、大幅な消費電力の低減を図るようにしたものがある（特許文献１参照）。
【０００４】
【特許文献】
特開２００１−２６４８１４号公報
【０００５】
【発明が解決しようとする課題】
ところが、この液晶表示装置では、動画を表示する通常表示の際に、デジタルメモリが寄生容量として働いてしまうため、静止画表示の際にデジタルメモリから静止画データを読み出して表示するときの表示品質を劣化させる原因となっていた。このような表示品質の劣化を防ぐために、通常表示の期間で、デジタルメモリに供給する電源を対向電極と同一の極性で短周期で反転駆動することにより、デジタルメモリがリセット状態を維持するようにして、表示品質を改善することが考えられる。
【０００６】
しかしながら、この場合、通常表示から静止画表示への切替に際して、デジタルメモリに正規の電源を投入すると、デジタルメモリは、それまでリセット状態であったために記憶内容が不定となり、表示ムラが瞬間的に発生してしまう原因となる。
【０００７】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、通常表示から静止画表示への切替の際に、デジタルメモリの記憶内容の不定による表示ムラの発生を防止し得る液晶表示装置及びその駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
第１の本発明に係る液晶表示装置は、画素毎に少なくとも２つのインバータ素子を有するデジタルメモリ、画素電極、補助容量を備えたアレイ基板と、画素電極に対して相対する対向電極を備えた対向基板と、アレイ基板と対向基板との間に保持された液晶層と、通常表示においては各インバータ素子の正側電源及び負側電源を対向電極の電位及び補助容量の電位と同一極性で反転駆動させ、通常表示から静止画表示への切り替えに際してデジタルメモリに正規の電源を投入するときに、対向電極の電位、補助容量の電位、各インバータ素子の正側電源及び負側電源をハイレベルにし、画素電極とデジタルメモリ間を導通させ、対向電極の電位、補助容量の電位、各インバータ素子の正側電源及び負側電源をローレベルにしてから各インバータ素子の正側電源をハイレベルにする制御手段と、を有することを特徴とする。
【０００９】
第２の本発明に係る液晶表示装置の駆動方法は、画素毎に少なくとも２つのインバータ素子を有するデジタルメモリ、画素電極、補助容量を備えたアレイ基板と、画素電極に対して相対する対向電極を備えた対向基板と、アレイ基板と対向基板との間に保持された液晶層を備えた液晶表示装置に対して、通常表示においては各インバータ素子の正側電源及び負側電源を対向電極の電位、補助容量の電位と同一極性で反転駆動させ、通常表示から静止画表示への切り替えに際してデジタルメモリに正規の電源を投入するときに、対向電極の電位、補助容量の電位、各インバータ素子の正側電源及び負側電源をハイレベルにし、画素電極とデジタルメモリ間を導通させ、対向電極の電位、補助容量の電位、各インバータ素子の正側電源及び負側電源をローレベルにしてから各インバータ素子の正側電源をハイレベルにすることを特徴とする。
【００１０】
第１及び第２の本発明にあっては、通常表示では、デジタルメモリにおける各インバータ素子の正側電源及び負側電源を補助容量の電位及び対向電極の電位と同一極性で反転駆動させることで、デジタルメモリが寄生容量として働くことを防止し、通常表示から静止画表示への切り替えに際してデジタルメモリに正規の電源を投入するときには、各インバータ素子の負側電源をローレベルにするタイミングと正側電源をハイレベルにするタイミングに時間差を設けることで、デジタルメモリの記憶内容が不定となることを防止している。
【００１１】
【発明の実施の形態】
以下、本発明をアクティブマトリクス型の液晶表示装置に適用した場合の一実施の形態について図面を用いて説明する。
【００１２】
図１の回路図に示すように、本実施の形態における液晶表示装置１００は、複数の画素１０が形成された表示部１１０、各画素に走査信号を伝送するための走査線１２を駆動する走査線駆動回路１２０、各画素に映像データを伝送するための信号線１１を駆動する信号線駆動回路１３０、各回路の動作を制御する制御回路１４０を有する構成である。
【００１３】
また、図２の断面図に示すように、液晶表示装置１００は、アレイ基板１０１と対向基板１０２が液晶層１６を挟んで対向配置され、液晶層１６の周囲がシール材１０３により封止される。表示部１１０、走査線駆動回路１２０、信号線駆動回路１３０は、アレイ基板１０１において一体的に形成され、表示部１１０における画素電極１３と電気的に相対する対向電極１５が対向基板１０２に形成される。なお、図２では配向膜や偏光板などの図示は省略している。
【００１４】
表示部１１０では、アレイ基板１０１において複数の信号線１１及びこれと交差する複数の走査線１２がマトリクス状に配置されており、このマトリクスの格子毎に画素１０が形成される。
【００１５】
走査線駆動回路１２０は、シフトレジスタ１２１及び図示しないバッファ回路などで構成されており、制御回路１４０からコントロール信号として供給される垂直クロック信号、垂直スタート信号に基づいて、各走査線１２に対し一水平走査期間毎に走査信号を出力する。この走査信号により走査線１２をハイレベルとすると、その走査線１２に接続されている全てのスイッチ素子１４がオン状態となる。走査線駆動回路１２０は、動画を表示する通常表示の際には走査線１２の電位を上段から順にハイレベルとし、静止画を表示する際には、全ての走査線１２の電位をローレベルとする。
【００１６】
信号線駆動回路１３０は、シフトレジスタ１３１、アナログスイッチ１３２などで構成されており、制御回路１４０からからコントロール信号として水平クロック信号、水平スタート信号が供給されると共に、ビデオバス１３３を通じて映像データが供給される。信号線駆動回路１３０では、水平クロック信号と水平スタート信号に基づいて、アナログスイッチ１３２にオン・オフ信号を供給することにより、ビデオバス１３３からの映像データをサンプリングして信号線１１に出力する。
【００１７】
図３の回路図に示すように、画素１０は、映像データが書き込まれる画素電極１３、画素電極１３への映像データの書き込みを制御するスイッチ素子１４、液晶層１６を挟んで画素電極１３に対向して配置された対向電極１５、静止画データを記憶するデジタルメモリ１８、デジタルメモリ１８への静止画データの書き込みと読み出しを制御するスイッチ回路１７、補助容量２０を有する構成である。画素電極１３はスイッチ回路１７を介してデジタルメモリ１８に接続されてる。対向電極１５、補助容量２０には制御回路１４０の制御によってそれぞれ電圧が供給される。
【００１８】
スイッチ素子１４はＣＭＯＳトランジスタで構成され、そのソースは信号線１１に、ゲートは走査線１２に、ドレインは画素電極１３及び補助容量２０の一方の端子にそれぞれ接続される。補助容量２０の他方の端子には補助容量線（図示せず）が接続され、この補助容量線を介して電圧が供給される。
【００１９】
スイッチ回路１７は、ＣＭＯＳトランジスタによる２つのスイッチ素子２１、２２で構成される。スイッチ素子２１のゲートはメモリ制御線１９ａに接続され、ソースは画素電極１３に接続され、ドレインはデジタルメモリ１８の出力端子２７に接続される。スイッチ素子２２のゲートはメモリ制御線１９ｂに接続され、ソースは画素電極１３に接続され、ドレインはデジタルメモリ１８の反転出力端子２８に接続される。これらメモリ制御線１９ａ，１９ｂに対し、制御回路１４０からの指示に従って走査線駆動回路１２０が別々にメモリ制御信号を供給することで、スイッチ素子２１，２２を独立に制御する。
【００２０】
デジタルメモリ１８は、２つのインバータ素子２３，２４と、スイッチ素子２５で構成される。インバータ素子２３，２４によりループを形成するように、インバータ素子２３の出力端子はインバータ素子２４の入力端子及び反転出力端子２８に接続され、インバータ素子２４の出力端子はスイッチ素子２５を介してインバータ素子２３の入力端子及び出力端子２７に接続される。スイッチ素子２５は、スイッチ素子１４とは逆チャンネルのＣＭＯＳトランジスタで構成されており、スイッチ素子２５のゲートは、スイッチ素子１４のゲートと同様に走査線１２に接続される。この走査線１２に供給される走査信号により、スイッチ素子１４とスイッチ素子２５はオン／オフが反転の関係となるように制御される。すなわち、スイッチ素子１４がオンするとスイッチ素子２５はオフし、スイッチ素子１４がオフするとスイッチ素子２５はオンする。
【００２１】
図４の回路図に示すように、インバータ素子２４は、直列に接続されたスイッチ素子３１，３２で構成される。スイッチ素子３１は、逆チャネル構造である。スイッチ素子３１には正側電源線３３ａを介して正側電源が供給され、スイッチ素子３２には負側電源線３３ｂを介して負側電源が供給される。各電源の供給は制御回路１４０により制御される。なお、インバータ素子２３も基本的にはこれと同様の構成である。
【００２２】
次に、上記のように構成された液晶表示装置１００の動作について図５に示すタイミングチャートを用いて説明する。
【００２３】
まず、通常表示期間では、メモリ制御線１９ａ，１９ｂの電位をローレベルにしてスイッチ素子２１，２２をともにオフし、画素電極１３とデジタルメモリ１８との間を非導通とする。そして、スイッチ素子１４を所定周期オンして信号線１１から供給されてきた動画データを画素電極１３に書き込むことでフルカラーによる動画表示を行う。
【００２４】
具体的には、制御回路１４０は、走査線駆動回路１２０に対して垂直クロック信号、垂直スタート信号を供給し、信号線駆動回路１３０に対して水平クロック信号、水平スタート信号、及び動画データを供給する。走査線駆動回路１２０は、垂直クロック信号と垂直スタート信号に基づいてメモリ制御信号を出力してメモリ制御線１９ａ，１９ｂの電位をローレベルにするとともに、走査信号を出力して各走査線１２を一水平走査期間毎に順にハイレベルとする。ハイレベルとなった走査線１２に接続されている全てのスイッチ素子１４はオン状態となる。信号線駆動回路１３０は、これに同期して動画データをサンプリングして信号線１１に出力し、スイッチ素子１４を通じて動画データを画素電極１３に書き込む。この動画データは、画素電極１３及び補助容量２０と対向電極１５の間に充電され、この書き込み電圧の大きさに応じて液晶層１６が応答することで各画素１０からの透過光量を制御する。このような書き込み動作を１フレーム期間内に全ての走査線１２について実施することにより、一画面分の映像を表示する。
【００２５】
また、通常表示期間においては、制御部１４０は、インバータ素子２３，２４におけるそれぞれの正側電源線３３ａの電位（正側電源）と負側電源線３３ｂの電位（負側電源）を、対向電極１５の電位及び補助容量２０の電位と同一の極性となるように短周期で反転させる。これによって、デジタルメモリ１８をリセット状態にして寄生容量として働くことを防止する。
【００２６】
通常表示から静止画表示への切り替えの際には、制御部１４０は、通常表示後の垂直ブランキング期間において、対向電極１５の電位、補助容量２０の電位、各インバータ素子２３，２４の正側電源、負側電源をハイレベルとする。そして、一定期間経過後に、メモリ制御線１９ａの電位をハイレベルにすると同時に、対向電極１５の電位、補助容量２０の電位、各インバータ素子２３，２４の正側電源及び負側電源をローレベルとする。メモリ制御線１９ａの電位がハイレベルとなることで、画素電極１３とデジタルメモリ１８間が導通状態となる。また、負側電源線３３ｂの電位がローレベルとなることで、負側電源線３３ｂにはインバータ素子２３，２４をメモリとして機能させるための正規の電源が供給されることとなる。この後、正側電源線３３ａの電位をハイレベルにする。これによって、正側電源線３３ａにも正規の電源が供給されることになる。このように、各インバータ素子２３，２４の負側電源をローレベルにするタイミングと正側電源をハイレベルにするタイミングに時間差を設けることで、デジタルメモリ１８の記憶内容が不定となることを防止する。そして、通常表示から静止画表示に移行する際の最後の１フレーム（静止画書込フレーム）においては、静止画データをスイッチ素子１４及びスイッチ素子２１を通じてデジタルメモリ１８に書き込む。
【００２７】
静止画表示期間では、走査線１２の電位をローレベルとすることにより、スイッチ素子１４をオフ、スイッチ素子２５をオンする。これにより、信号線１１と画素電極１３間を非導通にするとともに、インバータ素子２３，２４をループ接続する。インバータ素子２３，２４のそれぞれの出力端子における電圧は、このループ回路の中で保持されることになる。
【００２８】
静止画表示の開始時には、メモリ制御線１９ａの電位をローレベル、メモリ制御線１９ｂの電位をハイレベルにして、スイッチ素子２１をオフ、スイッチ素子２２をオンする。これによって、デジタルメモリ１８に保持されている静止画データは、反転出力端子２８とスイッチ素子２２を通じて画素電極１３に書き込まれる。静止画表示期間では、走査線駆動回路１２０や信号線駆動回路１３０等の周辺回路の動作を停止することにより、消費電力の低減を図る。
【００２９】
静止画表示期間において、画素電極１３に書き込まれた静止画データは、短時間であればこの状態で保持することもできるが、長時間保持すると直流成分により液晶層１６が劣化するため、液晶層１６を交流駆動する必要がある。本実施の形態では、１フレーム周期でメモリ制御線１９ａとメモリ制御線１９ｂの電位を交互にハイレベルとすることによって、スイッチ素子２１とスイッチ素子２２を交互にオンし、デジタルメモリ１８に保持された静止画データを出力端子２７又は反転出力端子２８から交互に取り出して画素電極１３に書き込むとともに、この周期に合わせて対向電極１５の電位及び補助容量２０の電位を反転させることで交流駆動を実現する。
【００３０】
すなわち、スイッチ素子２１とスイッチ素子２２を交互にオンすることにより、画素電極１３に静止画データを正極性電位又は負極性電位で交互に出力し、これと同期させて対向電極１５及び補助容量２０の電位の極性を交互に反転することで、対向電極１５と画素電極１３が同一極性の画素１０では液晶層１６に電圧がかからず、逆極性の画素１０では液晶層１６に電圧がかかるので、黒表示又は白表示によるマルチカラー表示を行うことができる。
【００３１】
続いて、本実施形態の液晶表示装置１００と比較するために用意した比較例について説明する。比較例の基本的な構成は本液晶表示装置と同様であるので重複した説明は省略し、相違点である画素の動作タイミングについてだけ説明する。
【００３２】
図６のタイミングチャートに示すように、比較例では、通常表示後の垂直ブランキング期間において、各インバータ素子２３，２４の正側電源線３３ａの電位は、通常表示における反転駆動から一転してハイレベルに切り替り、このレベルを維持する。一方、インバータ素子２３，２４の負側電源線３３ｂの電位は、通常表示における反転駆動から一転してローレベルに切り替り、このレベルを維持する。本液晶表示装置１００と同様に、それまでの通常表示ではデジタルメモリ１８はリセット状態であり、また、通常表示から静止画表示への切り替えに際してデジタルメモリ１８に正規の電源を投入するときに、正側電源線３３ａの電位がハイレベルになるタイミングと負側電源線３３ｂの電位がローレベルにタイミングが同時であるため、デジタルメモリ１８の記憶内容は不定となる。
【００３３】
したがって、本実施の形態によれば、通常表示から静止画表示への切り替えに際して、デジタルメモリ１８に正規の電源を投入するときに、対向電極１５の電位、補助容量２０の電位、各インバータ素子２３，２４の正側電源及び負側電源をハイレベルにしてから、メモリ制御線１９ａの電位をハイレベルにして画素電極１３とデジタルメモリ１８間を導通させ、対向電極１５の電位、補助容量２０の電位、各インバータ素子２３，２４の正側電源及び負側電源をローレベルにしてから正側電源だけをハイレベルにする。このように、各インバータ素子２３，２４の負側電源をローレベルにするタイミングと正側電源をハイレベルにするタイミングに時間差を設けることで、デジタルメモリ１８の記憶内容が不定となることがなく、表示ムラの発生を防止することができる。
【００３４】
【発明の効果】
以上、説明したように、本発明に係る液晶表示装置及びその駆動方法によれば、通常表示から静止画表示への切り替えの際に、デジタルメモリの記憶内容の不定による表示ムラの発生を防止することができる。
【図面の簡単な説明】
【図１】一実施の形態における液晶表示装置の構成を示す回路図である。
【図２】上記液晶表示装置の断面の構成を概略的に示す断面図である。
【図３】上記液晶表示装置における一画素の構成を示す回路図である。
【図４】上記画素におけるデジタルメモリに用いられるインバータ素子の構成を示す回路図である。
【図５】上記画素の動作を示すタイミングチャートである。
【図６】比較例における画素の動作を示すタイミングチャートである。
【符号の説明】
１０…画素，１１…信号線，１２…走査線
１３…画素電極，１４…スイッチ素子
１５…対向電極，１６…液晶層
１７…スイッチ回路，１８…デジタルメモリ
１９ａ，１９ｂ…メモリ制御線
２０…補助容量，２１，２２…スイッチ素子
２３，２４…インバータ素子
２５…スイッチ素子，２７…出力端子
２８…反転出力端子
３１，３２…スイッチ素子
３３ａ，３３ｂ…メモリ電源線
１００…液晶表示装置，１０１…アレイ基板
１０２…対向基板，１１０…表示部
１２０…走査線駆動回路
１３０…信号線駆動回路，１４０…制御回路
【図１】
2004354741.tif 000003
【図２】
2004354741.tif 000004
【図３】
2004354741.tif 000005
【図４】
2004354741.tif 000006
【図５】
2004354741.tif 000007
【図６】
2004354741.tif 000008