(57)【要約】【課題】負荷インダクタのインダクタンスを増加させることなく高周波領域でのピーキング量を確保する。【解決手段】能動トランジスタ２ａ、２ｂのドレインは各々一対の負荷抵抗１ａ、１ｂに接続し、負荷抵抗１ａ、１ｂは各々一対の負荷インダクタ１１ａ、１１ｂに接続し、負荷抵抗１ａと負荷インダクタ１１ａの接続点２１ａと、負荷抵抗１ｂと負荷インダクタ１１ｂの接続点２１ｂの間に結合容量２０を接続することにより、差動電子回路の高周波領域でのピーキング量を増加させる。【選択図】    図１
2004274463.tif 000002
【特許請求の範囲】
【請求項１】
一対のトランジスタと一対の負荷抵抗および一対の負荷インダクタを具備し、前記一対の負荷抵抗の各々の一端を前記一対のトランジスタの各々と接続し、前記一対の負荷抵抗の各々の他端を前記一対の負荷インダクタの各々と接続した差動電子回路において、前記一対の負荷インダクタ間を容量を介して接続したことを特徴とする差動電子回路。
【請求項２】
前記一対の負荷インダクタ間の容量を可変容量としたことを特徴とする請求項１記載の差動電子回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は例えば半導体集積回路を用いた、あるいは半導体基板上に形成された電子回路に関連し、差動電子回路に関する。
【０００２】
【従来の技術】
【非特許文献１】「Ｂ．Ｒａｚａｖｉ：“Ｄｅｓｉｇｎ  ｏｆ  Ａｎａｌｏｇ  ＣＭＯＳ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ”，ＭｃＧｒａｗ−Ｈｉｌｌ，１０４ぺージ」
【非特許文献２】「Ｊ．Ｓａｖｏｊ，Ｂ．Ｒａｚａｖｉ：“Ｈｉｇｈ−Ｓｐｅｅｄ  ＣＭＯＳ  Ｃｉｒｃｕｉｔｓ  ｆｏｒ  Ｏｐｔｉｃａｌ  Ｒｅｃｅｉｖｅｒｓ”，ＫＬＵＷＥＲ  ＡＣＡＤＥＭＩＣ  ＰＵＢＬＩＳＨＥＲＳ，１８ぺージ」。
【０００３】
上記非特許文献１、２に示される従来技術では高速のアナログまたはディジタル信号を処理できる回路として図７に示す差動増幅回路がある。図７の差動増幅回路では、一対の能動トランジスタ２ａ、２ｂのドレインに各々負荷抵抗１ａ、１ｂが接続され、負荷抵抗１ａ、１ｂの他端は正電源端子７に接続されている。能動トランジスタ２ａ、２ｂの互いのソースは電流制御トランジスタ３のドレインに接続され、電流制御トランジスタ３のソースは負電源端子８に接続されている。また、電流制御トランジスタ３のゲートは電流制御端子６を通して定電圧に固定されている。能動トランジスタ２ａ、２ｂの各々のゲートに接続された入力端子４ａ、４ｂには逆位相の入力信号が印加され、ドレインに流れる電流が入力信号に応じて制御される。電流の変化は負荷抵抗１ａ、１ｂにより電圧の変化として出力端子５ａ、５ｂに取り出される。高速動作が要求される回路において、図７のような差動増幅回路では必要な動作速度を得ることができない場合、図８のように一対の負荷インダクタ１１ａ、１１ｂを負荷抵抗１ａ、１ｂに直列に挿入し、高周波におけるピーキングを利用して利得帯域を拡大する方法が用いられる。図８のような回路では、高い周波数で負荷インダクタ１１ａ、１１ｂのインピーダンスが大きくなることを利用して、負荷インピーダンスを上げ、利得の減少を防いでいる。
【０００４】
【発明が解決しようとする課題】
この従来例では要求される動作周波数が高くなると、回路の寄生容量による信号減衰が大きくなるため、それを補うために大きなピーキング量が必要になる。このため、図８の一対の負荷インダクタ１１ａ、１１ｂのインダクタンスは大きなものが必要になり、負荷インダクタ１１ａ、１１ｂが半導体集積回路に占める面積が増大する。もし負荷インダクタ１１ａ、１１ｂのインダクタンスの増大を防ごうとするなら、電源電圧の増加もしくは高速動作の半導体デバイスが必要となり、消費エネルギーの増加と製造コストの増大につながる。
【０００５】
本発明は上述の課題を解決するためになされたもので、負荷インダクタのインダクタンスを増加させることなく高周波でのピーキング量を確保できる差動電子回路を提供することを目的としている。
【０００６】
【課題を解決するための手段】
請求項１に係る差動電子回路は一対のトランジスタと一対の負荷抵抗および一対の負荷インダクタを具備し、前記一対の負荷抵抗の各々の一端を前記一対のトランジスタの各々と接続し、前記一対の負荷抵抗の各々の他端を前記一対の負荷インダクタの各々と接続した差動電子回路において、前記一対の負荷インダクタ間を容量を介して接続した。
【０００７】
請求項２に係る差動電子回路は前記一対の負荷インダクタ間の容量を可変容量とした。
【０００８】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【０００９】
図１〜図４を用いて本発明の第１の実施の形態を説明する。まず、本発明の第１の実施の形態の接続について説明する。図１は本発明の第１の実施の形態を示す図である。図１において、能動トランジスタ２ａ、２ｂは差動対を形成し、互いのソースが電流制御トランジスタ３のドレインにつながっている。電流制御トランジスタ３のゲートには電流制御端子６が接続され、ソースには負電源端子８が接続されている。能動トランジスタ２ａ、２ｂのドレインは各々一対の負荷抵抗１ａ、１ｂに接続されており、負荷抵抗１ａ、１ｂは各々一対の負荷インダクタ１１ａ、１１ｂに接続されている。負荷インダクタ１１ａ、１１ｂの他端は正電源端子７に接続されている。負荷抵抗１ａと負荷インダクタ１１ａの接続点２１ａと、負荷抵抗１ｂと負荷インダクタ１１ｂの接続点２１ｂの間に結合容量２０が接続されている。すなわち、負荷インダクタ１１ａ、１１ｂ間を結合容量２０を介して接続している。能動トランジスタ２ａ、２ｂの各々のゲートには入力端子４ａ、４ｂが接続され、出力端子５ａ、５ｂが能動トランジスタ２ａ、２ｂのドレインと負荷抵抗１ａ、１ｂの接続点に接続されている。
【００１０】
図１の差動電子回路は回路を対称に構成しているので、回路の対称性から、対となる接続点２１ａと２１ｂから正電源端子７までの各々のインピーダンスの周波数特性は同じ特性を持つ。
【００１１】
結合容量２０として、たとえば、半導体基板上の集積回路の場合には、金属配線間容量またはＭＩＭ（Ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）、ＰＩＰ（Ｐｏｌｙ−ｉｎｓｕｌａｔｏｒ−Ｐｏｌｙ）などの容量素子として、特化された層を用いることができる。
【００１２】
図２は、本第１の実施の形態を示した図１と従来例を示した図８に示す回路の出力ゲインの周波数特性である。図２においてカーブ３０は図１の回路の特性であり、カーブ３１は図８の回路の特性を示している。カーブ３０はカーブ３１に比べ、高周波まで一定のゲインを確保しており高周波特性が改善している。
【００１３】
高周波特性が改善する原理について説明する。図１の回路において、接続点２１ａから正電源端子７までのインピーダンスは負荷インダクタ１１ａとそれに並列な、結合容量２０と負荷インダクタ１１ｂの直列接続との合成インピーダンスとなる。一方、図８の回路では、接続点２１ａから正電源端子７までのインピーダンスは負荷インダクタ１１ａのみである。図３（ａ）は図１の負荷インダクタ１１ａとそれに並列な、結合容量２０と負荷インダクタ１１ｂとの直列接続回路部分を抜き出したものである。また図３（ｂ）は図８の接続点２１ａから正電源端子７までの回路を抜き出したものである。図４は、図３（ａ）と（ｂ）の回路における接続点２１ａと正電源端子７間のインピーダンスを信号周波数に対してプロットしたものである。カーブ４０は図３（ａ）の回路のインピーダンス、カーブ４１は図３（ｂ）の回路のインピーダンスを表している。図３（ａ）の回路では結合容量２０と負荷インダクタ１１ａ、１１ｂの並列共振回路が形成されているため、カーブ４０はカーブ４１に比べ高周波領域でのインピーダンス増加の割合が大きくなっている。すなわち図１に示すように結合容量２０を接続することにより、図８の回路に比べ高周波領域での負荷インピーダンスが増加し、その結果高周波領域での利得が増大するので周波数特性が改善する。
【００１４】
図５は本発明の第２の実施の形態であって、接続点２１ａ、２１ｂ間を可変結合容量５０で結合したものである。すなわち、負荷インダクタ１１ａ、１１ｂ間を可変結合容量５０を介して接続している。可変結合容量５０を外部電圧で制御することによりピーキング量を制御することができる。また、半導体集積回路内部のフィードバック回路からの出力で制御することにより、素子ばらつきや電源電圧ばらつきによる周波数特性の変化を補正することができる。
【００１５】
図６は本発明の第３の実施の形態であって、一対の負荷インダクタ１１ａ、１１ｂを近接して配置することにより、特別な容量素子を用いることなく、負荷インダクタ１１ａ、１１ｂ間の寄生容量６０を結合容量として用いること、すなわち負荷インダクタ１１ａ、１１ｂ間を寄生容量６０を介して接続することで、第１の実施の形態と同様な効果が得られる。
【００１６】
【発明の効果】
本発明の請求項１によれば、一対の負荷インダクタ間を容量を介して接続したことにより、同じ量のピーキング効果を得るのに必要なインダクタンスが少ないインダクタを使用でき、差動電子回路の面積を小型化できる。
【００１７】
本発明の請求項２によれば、結合容量を可変結合容量としたことにより、可変結合容量を外部電圧で制御することにより、ピーキング量を制御することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す図。
【図２】本発明の第１の実施の形態と従来例の差動電子回路の出力ゲインの周波数特性を示す図。
【図３】負荷インピーダンスを示す図。
【図４】図３の負荷インピーダンスの周波数特性を示す図。
【図５】本発明の第２の実施の形態を示す図。
【図６】本発明の第３の実施の形態を示す図。
【図７】従来の差動増幅回路。
【図８】ピーキングを利用した従来の差動増幅回路。
【符号の説明】
１ａ、１ｂ…負荷抵抗
１１ａ、１１ｂ…負荷インダクタ
２ａ、２ｂ…能動トランジスタ
２０…結合容量
５０…可変結合容量
６０…インダクタ間の寄生容量
【図１】
2004274463.tif 000003
【図２】
2004274463.tif 000004
【図３】
2004274463.tif 000005
【図４】
2004274463.tif 000006
【図５】
2004274463.tif 000007
【図６】
2004274463.tif 000008
【図７】
2004274463.tif 000009
【図８】
2004274463.tif 000010