(57)【要約】【課題】テレシネ変換画像に対する表示品質の向上を更に図った映像信号処理装置を提供する。【解決手段】入力された映像信号を線順次走査のフレーム単位でフレームメモリに書込用垂直同期信号に同期して書き込み、フレームメモリに書き込んだ線順次走査の映像信号を読出用垂直同期信号に同期して読み出す映像信号処理装置であって、入力された映像信号がテレシネ変換映像信号に基づいていると判別された場合に、２−３プルダウン方式の変換後のパターンをなす５フレームの開始フレームの書込用垂直同期信号に同期して書込用垂直同期信号の周波数とは異なる周波数を有する読出用垂直同期信号を発生せしめる。【選択図】  図１
2004274576.tif 000002
【特許請求の範囲】
【請求項１】
入力された映像信号が１秒当たり２４コマのフィルムソースを２−３プルダウン方式によってテレシネ変換して得られたテレシネ変換映像信号に基づいているか否かを検出する検出手段と、
フレームメモリと、
前記入力された映像信号を線順次走査のフレーム単位で前記フレームメモリに書込用垂直同期信号に同期して書き込む書込手段と、
前記フレームメモリに書き込んだ線順次走査の映像信号を読出用垂直同期信号に同期して読み出す手段と、を備えた映像信号処理装置であって、
前記検出手段によって入力された映像信号がテレシネ変換映像信号に基づいていると判別された場合に、２−３プルダウン方式の変換後のパターンをなす５フレームの開始フレームの前記書込用垂直同期信号に同期して前記書込用垂直同期信号の周波数とは異なる周波数を有する前記読出用垂直同期信号を発生せしめる同期制御手段を有することを特徴とする映像信号処理装置。
【請求項２】
前記入力された映像信号が飛び越し走査の映像信号である場合に、その飛び越し走査の映像信号を線順次走査の映像信号に変換して前記フレームメモリに供給する線順次走査変換手段を有し、
前記検出手段は前記飛び越し走査の映像信号に応じて前記テレシネ変換映像信号に基づいているか否かを検出することを特徴とする請求項１記載の映像信号処理装置。
【請求項３】
前記フレームメモリに供給される映像信号中の垂直同期信号を検出して前記書込用垂直同期信号を生成する同期検出手段を有することを特徴とする請求項１記載の映像信号処理装置。
【請求項４】
前記異なる周波数は前記書込用垂直同期信号の周波数の６／５であり、前記同期制御手段は前記書込用垂直同期信号による５周期分の期間内に６つの前記読出用垂直同期信号を生成することを特徴とする請求項１記載の映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、入力映像信号が映画フィルムから２−３プルダウン方式により生成されたテレシネ変換映像信号を高画質で表示装置に表示できるように処理する映像信号処理装置に関する。
【０００２】
【従来の技術】
ＮＴＳＣ方式等の標準テレビジョン方式の映像信号の中には、映画フイルムによる映像信号が含まれることが多々ある。映画フィルムは、毎秒２４コマ（フィルムフレーム）からなり、一方、標準テレビジョン方式の映像信号は毎秒３０フレームからなり、１フレームが２フィールドで構成される飛び越し走査の映像信号である。毎秒のフレーム数が異なるので、映画フィルムの各フレームを２−３プルダウン方式によりテレシネ変換して標準テレビジョン方式の映像信号を得ることが通常行われる。
【０００３】
２−３プルダウン方式では、映画フィルムの第１コマから映像信号の第１フレームの第１及び第２フィールド、第２コマから映像信号の第２フレームの第１及び第２フィールド並びに第３フレームの第１フィールド、第３コマから映像信号の第３フレームの第２フィールド及び第４フレームの第１フィールドが作成される。以降のコマについて同様の変換によって連続したフィルムの各コマから、２フィールド分、３フィールド分、２フィールド分、３フィールド分、……のように映像信号を作成することが行われる。
【０００４】
このようにして映画フィルムの２フレームが標準テレビジョン方式の映像信号の５フレームに対応し、映画フィルムのコマに対応して２フィールドの映像信号と３フィールドの映像信号とが交互に繰り返す映像信号に変換される。
かかるテレシネ変換された飛び越し走査の映像信号による映像をＰＤＰ等の表示装置で表示させる場合には、映像信号の連続するフレーム中の例えば、上述の第３フレームは映画フィルムの第２コマ及び第３コマの画像の組み合わせたものであるので、元の映画フィルムに比べて画質が劣るという問題点があった。
【０００５】
この問題点に対処するために、テレシネ変換された飛び越し走査の映像信号をフィールド間補間処理により線順次走査の映像信号に変換し、線順次走査の映像信号を間引いてフィールド単位でメモリに書き込み、メモリに書き込んだ線順次走査の映像信号を２４Ｈｚのｎ倍（ｎは２以上の整数、例えば、２）のレートでメモリからｎ回繰り返して読み出してすことが次の特許文献１に示されている。
【０００６】
【特許文献１】
特開２００１−３４６１３１号公報
【０００７】
【発明が解決しようとする課題】
上記したように、毎秒２４コマのフィルムソースを２−３プルダウン方式によってテレシネ変換した毎秒６０フィールドの飛び越し走査の映像信号を更に線順次走査の映像信号に変換した場合に、フィルムソースの２コマが線順次走査の映像信号の５フレームに対応する。よって、線順次走査の映像信号はフィルムソースのコマに対応して２フレームの映像信号と３フレームの映像信号が交互に繰り返す映像信号となる。
【０００８】
このような映像信号についてフィルムソースの２コマを５フレーム（２−３パターン）から６フレーム（３−３パターン）にフレームレート変換を行う場合には、フィルムのコマの切り替え点に関係なく、２−４パターンに変換されてしまうことが起き、表示品質が低下するという問題点があった。
本発明が解決しようとする課題には、上記の問題点が一例として挙げられ、テレシネ変換画像に対する表示品質の向上を更に図った映像信号処理装置を提供することが本発明の目的である。
【０００９】
【課題を解決するための手段】
請求項１に係る発明による映像信号処理装置は、入力された映像信号が１秒当たり２４コマのフィルムソースを２−３プルダウン方式によってテレシネ変換して得られたテレシネ変換映像信号に基づいているか否かを検出する検出手段と、フレームメモリと、入力された映像信号を線順次走査のフレーム単位でフレームメモリに書込用垂直同期信号に同期して書き込む書込手段と、フレームメモリに書き込んだ線順次走査の映像信号を読出用垂直同期信号に同期して読み出す手段と、を備えた映像信号処理装置であって、検出手段によって入力された映像信号がテレシネ変換映像信号に基づいていると判別された場合に、２−３プルダウン方式の変換後のパターンをなす５フレームの開始フレームの書込用垂直同期信号に同期して書込用垂直同期信号の周波数とは異なる周波数を有する読出用垂直同期信号を発生せしめる同期制御手段を有することを特徴としている。
【００１０】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図１は本発明による映像信号処理装置を示している。この映像信号処理装置は、２−３周期検出回路１、順次走査変換回路２、２−３パターン継続点検出回路３、フレームメモリ４、書込制御回路５、読出制御回路６、同期検出回路７及び同期制御回路８を備えている。
【００１１】
２−３周期検出回路１は飛び越し走査（インターレース）の入力映像信号が１コマ当たり２フィールド分の信号部分と３フィールド分の信号部分とのいずれであるか否かを判定する。この結果、２−３周期検出回路１は入力映像信号が２−３プルダウン方式によってテレシネ変換して得られたテレシネ変換映像信号であることを検出する。順次走査変換回路２は２−３周期検出回路１の検出信号に応じて入力映像信号Ｓ１を線順次走査の映像信号Ｓ２に変換する。２フィールド分の信号部分ではその２フィールド分の映像信号Ｓ１を一旦各々保存して交互に出力する。３フィールド分の信号部分では最初の２フィールド分の映像信号Ｓ１を一旦各々保存して交互に出力する。すなわち、連続するフレーム間でフィールドが一致する静止画フィールドが２−３周期検出回路１において検出された場合にはその静止画フィールドは無視される。
【００１２】
２−３パターン継続点検出回路３は２−３周期検出回路１の検出結果に基づいて順次走査変換回路２から出力される線順次走査の映像信号Ｓ２においてフィルムのコマが変化する点を検出する。すなわち、線順次走査の映像信号Ｓ２中の２−３パターンから次の２−３パターンに変わる時点を検出して変化点信号を発生する。
【００１３】
フレームメモリ４には順次走査変換回路２から出力される線順次走査の映像信号Ｓ２がフレーム単位で書き込まれ、また書き込まれた映像信号がフレーム単位で読み出される。フレームメモリ４の書き込みは書込制御回路５によって制御され、読み出しは読出制御回路６によって制御される。フレームメモリ４から読み出された映像信号はＳ３としてプラズマディスプレイ等の表示装置に供給される。
【００１４】
同期検出回路７は線順次走査の映像信号Ｓ２中の水平及び垂直同期信号を検出して水平及び垂直の同期検出信号Ｈ，Ｖを発生する。この同期検出信号Ｈ，Ｖは書込制御回路５に供給され、映像信号Ｓ２の書き込みタイミングの基準信号となる。同期検出回路７の検出同期信号は同期制御回路８にも供給される。
同期制御回路８は、同期検出信号Ｈ，Ｖ及び２−３パターン継続点検出回路３から出力される変化点信号に応じて読出制御回路６による読み出しタイミングの垂直同期信号ＶＤを発生する。具体的には、同期制御回路８は、第１変換係数Ｍ及び第２変換係数Ｎ（Ｍ及びＮは自然数）に基づき、線順次走査の映像信号の垂直同期信号（周波数ｆ１、例えば、６０Ｈｚ）を所望の垂直同期周波数ｆ２、例えば、７２Ｈｚを有する垂直同期信号ＶＤに変換する。垂直同期周波数ｆ２は次式で表すことができる。なお、第２変換係数Ｎは第１変換係数Ｍよりも大でありかつ第１変換係数Ｍの２倍以下の値に設定される。
【００１５】
ｆ２＝ｆ１・（Ｎ／Ｍ）      Ｍ＜Ｎ≦２×Ｍ
垂直同期信号ＶＤは垂直同期検出信号Ｖに基づいたタイミングにて読出制御回路６に出力され、フレームメモリ４からの映像信号の読み出しタイミングの基準信号となる。Ｍ＝Ｎならば、垂直同期信号ＶＤは垂直同期検出信号Ｖと同一の周波数となり、書き込み映像信号及び読み出し映像信号各々の１フレーム当たりの時間的長さは同一となる。Ｍ＜Ｎならば、垂直同期信号ＶＤの周波数は垂直同期検出信号Ｖよりも高くなるので、読み出し映像信号各々の１フレーム当たりの時間的長さは書き込み映像信号のそれよりも短くなる。
【００１６】
かかる構成の映像信号処理装置においては、インターレースの入力映像信号Ｓ１が２−３周期検出回路１によってテレシネ変換映像信号ではないと判別されたとする。すなわち、フィルムに基づいていないＮＴＳＣ形式の通常の映像信号Ｓ１が図２（ａ）に示すように、フィールドａ１，ａ２，ｂ１，ｂ２，ｃ１，ｃ２の如く供給される。１フィールドは１／６０秒であり、第１フィールドａ１及び第２フィールドａ２によって１フレームが形成される。ｂ１及びｂ２、並びにｃ１及びｃ２についても同様である。このようにテレシネ変換映像信号でない映像信号の場合には、２−３周期検出回路１からの非検出信号に応じて順次走査変換回路２は入力映像信号を線順次走査の映像信号Ｓ２に変換する。図２（ａ）に示したフィールドａ１，ａ２，ｂ１，ｂ２，ｃ１，ｃ２に対応して線順次走査の映像信号Ｓ２は図２（ｂ）に示すように、フレームＡ，Ａ，Ｂ，Ｂ，Ｃ，Ｃの如くなる。フレームＡはフィールドａ１，ａ２から作成され、同様に、フレームＢはｂ１，ｂ２から作成され、フレームＣはｃ１，ｃ２から作成される。
【００１７】
かかる映像信号Ｓ２のフレームＡ，Ａ，Ｂ，Ｂ，Ｃ，Ｃはその順にフレームメモリ４にメモリ書込制御回路５によって書き込まれる。書き込みタイミングは垂直同期検出信号Ｖの周波数、６０Ｈｚに同期する。同期制御回路８は垂直同期検出信号Ｖに応じて垂直同期信号ＶＤを発生する。フレームＡ，Ａ，Ｂ，Ｂ，Ｃ，Ｃについてはフィルムに基づた映像信号ではないのでＭ＝Ｎとなり、垂直同期信号ＶＤは垂直同期検出信号Ｖに同期したパルスとなる。ただし、垂直同期信号ＶＤのパルス発生は垂直同期検出信号Ｖのパルス発生より若干遅れる。よって、メモリ読出制御回路６は垂直同期信号ＶＤに応じてフレームメモリ４に記憶されたフレームを読み出し、映像信号Ｓ２のフレームＡ，Ａ，Ｂ，Ｂ，Ｃ，Ｃと同一の映像信号Ｓ３が図２（ｃ）に示すようにフレームＡ，Ａ，Ｂ，Ｂ，Ｃ，Ｃの如く得られる。
【００１８】
次に、図２に示すように、時点ｔ０においてインターレースの入力映像信号Ｓ１が２−３周期検出回路１によってテレシネ変換映像信号であると判別されたとする。
フィルムに基づいたＮＴＳＣ形式の入力映像信号Ｓ１が図２（ａ）に示すように、フィールドｄ１，ｄ２，ｅ１，ｅ２，ｅ１，ｆ１，ｆ２，ｇ１，ｇ２，ｇ１の如く供給される。１フィールドは１／６０秒であり、フィールドｄ１，ｄ２及びｆ１，ｆ２は２−３プルダウン方式の２フィールド分の信号部分に対応し、フィールドｅ１，ｅ２，ｅ１及びｇ１，ｇ２，ｇ１はその３フィールド分の信号部分に対応する。
【００１９】
このようにテレシネ変換映像信号の映像信号Ｓ１の場合には、２−３周期検出回路１からの２−３周期検出信号に応じて順次走査変換回路２は入力映像信号を線順次走査の映像信号Ｓ２に変換する。図２（ａ）に示したフィールドｄ１，ｄ２，ｅ１，ｅ２，ｅ１，ｆ１，ｆ２，ｇ１，ｇ２，ｇ１に対応して線順次走査の映像信号Ｓ２は図２（ｂ）に示すように、フレームＤ，Ｄ，Ｅ，Ｅ，Ｅ，Ｆ，Ｆ，Ｇ，Ｇ，Ｇの如くなる。
【００２０】
かかる映像信号Ｓ２の最初の２−３パターンのフレームＤ，Ｄ，Ｅ，Ｅ，Ｅはその順にフレームメモリ４にメモリ書込制御回路５によって書き込まれる。書き込みタイミングは垂直同期検出信号Ｖの周波数、６０Ｈｚに同期する。同期制御回路８は垂直同期検出信号Ｖに応じて垂直同期信号ＶＤを発生する。フレームＤ，Ｄ，Ｅ，Ｅ，Ｅについては２−３パターン継続点検出回路３から２−３パターンの継続点を示すパターン継続検出信号を受けていない２−３パターンであるので、Ｍ＝Ｎとなる。よって、垂直同期信号ＶＤは垂直同期検出信号Ｖに同期した６０Ｈｚのパルス信号となる。ただし、垂直同期信号ＶＤのパルス発生は垂直同期検出信号Ｖのパルス発生より若干遅れる。メモリ読出制御回路６はその垂直同期信号ＶＤに応じてフレームメモリ４に記憶されたフレームを読み出し、映像信号Ｓ２の最初の２−３パターンのフレームＤ，Ｄ，Ｅ，Ｅ，Ｅと同一の映像信号Ｓ３が図２（ｃ）に示すようにフレームＤ，Ｄ，Ｅ，Ｅ，Ｅの如く得られる。
【００２１】
映像信号Ｓ２の次の２−３パターンのフレームＦ，Ｆ，Ｇ，Ｇ，Ｇはその順にフレームメモリ４にメモリ書込制御回路５によって垂直同期検出信号Ｖの周波数、６０Ｈｚに同期して書き込まれる。同期制御回路８は時点ｔ１においてフレームＦ，Ｆ，Ｇ，Ｇ，Ｇについては２−３パターン継続点検出回路３から２−３パターンの継続点を示すパターン継続検出信号を受け、これによってＭ＝５，Ｎ＝６となる。すなわち、フレームレート変換動作が開始される。よって、垂直同期信号ＶＤは垂直同期検出信号Ｖの周波数６０Ｈｚに対し６／５の７２Ｈｚの周波数のパルス信号となる。メモリ読出制御回路６はその７２Ｈｚの垂直同期信号ＶＤに応じてフレームメモリ４に記憶されたフレームを読み出す。映像信号Ｓ２のｔ１直後のフレームＦについて２回読み出すことになる。この動作については後述する。そして以降のフレームＦ，Ｇ，Ｇ，Ｇについてはそのまま１フレーム毎に１回だけ読み出される。この結果、読み出された映像信号Ｓ３は図２（ｃ）に示すようにフレームＦ，Ｆ，Ｆ，Ｇ，Ｇ，Ｇの如く３−３パターンの信号となる。
【００２２】
図３は、時点ｔ１でＭ＝ＮからＭ＝５，Ｎ＝６に変わる場合の映像信号のフレームメモリ４への書き込み及び読み出し動作タイミングを具体的に示している。図３では、フレームメモリ４には映像信号Ｓ２のフレームＦ０，Ｆ１，……，Ｆ５が供給される。図２（ｂ）の映像信号Ｓ２のフレームと対応させると、Ｆ０＝Ｅ，Ｆ１＝Ｆ２＝Ｆ，Ｆ３＝Ｆ４＝Ｆ５＝Ｇである。フレームＦ０まではＭ＝Ｎ、その直後のフレームＦ１からはＭ＜Ｎに変わる場合である。
【００２３】
映像信号Ｓ２中から同期検出回路７によって検出された垂直同期検出信号Ｖは図３（ａ）に示すように所定の周期のパルス信号として発生される。垂直同期検出信号Ｖのパルスの立ち上がりから映像信号Ｓ２のフレームＦ０，Ｆ１，……，Ｆ５は図３（ｂ）に示すように順次出力される。その各フレームはデータ１〜ｎからなり、図３（ｂ）の斜線がデータ１〜ｎの出力状態を示している。
【００２４】
フレームメモリ４には垂直同期検出信号Ｖに同期して書込制御回路２によって映像信号Ｓ２がフレーム単位で書き込まれる。図３（ｃ）に示すように垂直同期検出信号Ｖの立ち上がり時点から各フレームはデータ１〜ｎの順にフレームメモリ４の対応する番地１〜ｎに書き込まれる。フレームメモリ４の各番地はデータがそこに書き込まれると次に新たに書き込まれるまでそのデータを保持する。よって、図３（ｃ）において斜線で区分けされた領域は保持されている期間を示しており、各番地は書き込まれたデータを上記の所定の周期の時間的長さだけ保持する。
【００２５】
同期制御回路８は、２−３パターン継続点検出回路３から２−３パターンの継続点を示すパターン継続検出信号を受けていない２−３パターンの場合、すなわち、上記の時点ｔ０直後の２−３パターンが検出された場合には、図３（ｄ）に示すように周波数６０Ｈｚの垂直同期信号ＶＤを発生する。一方、２−３パターン継続点検出回路３から２−３パターンの継続点を示すパターン継続検出信号を受けた２−３パターンの場合、すなわち、上記の時点ｔ１直後の２−３パターンが検出された場合には、図３（ｄ）に示すように周波数７２Ｈｚの垂直同期信号ＶＤを発生する。
【００２６】
読出制御回路６は垂直同期信号ＶＤの立ち上がりに応じて図３（ｅ）に示すように、フレームメモリ４の番地１から番地ｎまでのデータを順に読み出す。読み出し速度は周波数６０Ｈｚの垂直同期信号ＶＤの場合には書き込み速度と同じであるが、周波数７２Ｈｚの垂直同期信号ＶＤの場合には書き込み速度の６／５になる。図３（ｅ）の斜線がデータ１〜ｎの読み出し状態を示している。
【００２７】
図３（ｅ）に示すように、フレームメモリ４から読み出された映像信号Ｓ３は、周波数６０Ｈｚの垂直同期信号ＶＤに基づいたフレームＦ０の場合には映像信号Ｓ２のフレームＦ０と同じ時間的長さで読み出される。フレームＦ１の場合には周波数７２Ｈｚの垂直同期信号ＶＤに基づいてフレームメモリ４の番地１から番地ｎまでのデータが読み出され、フレームＦ１としの映像信号Ｓ３が出力された時点においては、フレームメモリ４には映像信号Ｓ２のフレームＦ２のデータが全く書き込まれておらず、フレームＦ１がそのまま残っている。よって、次の周波数７２Ｈｚの垂直同期信号ＶＤに応じて読出制御回路６がフレームメモリ４から読み出すフレームはＦ１となる。その後は周波数７２Ｈｚの垂直同期信号ＶＤの各立ち上がり時にはフレームメモリ４の番地１にはフレームＦ２，Ｆ３，Ｆ４，Ｆ５のデータが保持されているので、フレームＦ２，Ｆ３，Ｆ４，Ｆ５が順に読み出される。結果として映像信号Ｓ２のフレームＦ１，……，Ｆ５に対して映像信号Ｓ３はフレームＦ１，Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５となる。すなわち、上記した図２（ｃ）に示したように、如くフィルムの２コマに対してはフレームＦ，Ｆ，Ｆ，Ｇ，Ｇ，Ｇの３−３パターンとなる。
【００２８】
なお、図４はフレームレート変換を開始する時点が２−３パターンの開始フレームから行わない場合を示している。図４（ａ）及び図４（ｂ）は図２（ａ）及び図２（ｂ）と同様に映像信号Ｓ１及びＳ２のフレームを示している。フレームレート変換は図４（ｂ）に示すように、映像信号Ｓ２の１つの２−３パターン途中の時点ｔ３のフレームＥから開始されており、これに対してフレームメモリ４から読み出される映像信号Ｓ３は、図４（ｃ）に示すように３−３パターンとならず、フレームＥが４つ続くことになり、このような場合には表示品質の悪化を招くことになる。
【００２９】
なお、上記した実施例においては、２−３周期検出回路はＮＴＳＣ形式の入力映像信号Ｓ１がテレシネ映像信号であることを検出しているが、線順次走査の映像信号Ｓ２がテレシネ映像信号に基づいた信号であることを検出しても良い。
以上の如く、本発明によれば、フィルムソースの２コマを５フレーム（２−３パターン）から６フレーム（３−３パターン）に正しくフレームレート変換を行うことができるので、テレシネ変換画像に対する表示品質の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明による映像信号処理装置の構成を示すブロック図である。
【図２】図１の映像信号処理装置の各映像信号のフィールド及びフレーム関係を示す図である。
【図３】図１の映像信号処理装置の書き込み及び読み出し動作タイミングを示す図である。
【図４】フレームレート変換を開始する時点が２−３パターンの開始フレームから行わない場合の各映像信号のフィールド及びフレーム関係を示す図である。
【符号の説明】
１  ２−３周期検出回路
２  順次走査変換回路
３  ２−３パターン継続点検出回路
４  フレームメモリ
５  書込制御回路
６  読出制御回路
８  同期制御回路
【図１】
2004274576.tif 000003
【図２】
2004274576.tif 000004
【図３】
2004274576.tif 000005
【図４】
2004274576.tif 000006