(57)【要約】      （修正有）【課題】多数のチップからなるマルチチップモジュールを提供する。【解決手段】マルチチップモジュールは、複数のＩＣパッケージユニット２０１が実装された電気相互接続パッドのアレイを有する回路基板を含む。各ＩＣパッケージユニットは、複数のＩＣパッケージを含みパッケージキャリアの対向面上に実装される。パッケージユニットは、回路基板の一面または両面上に実装され得る。種々のパッケージキャリアは、多くの異なるモジュールを生成するために用いられる。キャリアの一タイプは、一対の主要平面を有し、各平面は、電気コンタクトパッド３０４を組み入れる。少なくとも一つのＩＣパッケージは、平面上にコンタクトパッドを有するパッケージの接続エレメント（リード線）を相互接続されて各主要平面上に表面実装され、ＩＣパッケージユニットを形成する。【選択図】  図３
2004165617.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つのＩＣパッケージユニットであって、各ユニットは、
第一および第二のＩＣパッケージ実装配置を対向側上に有するキャリアであって、該第一の実装配置は、第一の実装パッドアレイを有し、該第二の実装配置は、第二の実装パッドアレイを有し、該第一および第二の実装パッドアレイは、キャリアインターフェースに結合される、キャリアと、
一対のＩＣパッケージであって、各パッケージは、パッケージ本体を有し、該パッケージ本体は、集積回路チップおよび該チップに結合されかつ少なくとも該本体の表面に延伸する複数の接続エレメントを含み、該第一のパッケージの該接続エレメントは、該第一の実装パッドアレイに導電結合され、該第二のパッケージの該接続エレメントは、該第二の実装パッドアレイに導電結合される、一対のＩＣパッケージと
を有する、少なくとも一つのＩＣパッケージユニットと、
付着された少なくとも一つの相互接続パッドアレイを有するプリント回路基板であって、各相互接続パッドアレイは、該プリント回路基板上の回路に結合され、単一のＩＣパッケージユニットの該インターフェースに導電結合される、プリント回路基板と
を備えている電子回路モジュール。
【発明の詳細な説明】
【０００１】
（発明の分野）
この発明は、マルチチップ電子モジュールの製造に関し、より詳細には、多重集積回路パッケージをプリント回路基板に実装するための方法および装置に関する。この発明は、さらに、集積回路パッケージの三次元の配列を有する高密度のメモリモジュールに関する。
【０００２】
（発明の背景）
半導体メモリに対する需要は、高度な弾力性である。このようなメモリがコンピュータシステムの全コストに比べて比較的安価である場合に、ほとんど飽きない需要が結果として生じ、コンピュータ製造者は、平均的なプログラムの使用に要求される量を大きく越えるメインメモリを各システムにインストールする傾向がある。他方で、それが高価である場合、製造者は、通常、平均的なプログラムの要求をほんのわずかに満たす量を各システムにインストールする。このため、コンピュータの販売価格は、低レベルに維持され得るが、エンドユーザは、コンピュータのメインメモリをアップグレードしなければならないことをすぐに見出し得る。
【０００３】
大容量のランダムアクセスコンピュータメモリに対する絶えず増加する需要、および増加するコンパクトなコンピュータの成長する需要は、ビット毎のコストを低減するために半導体製造者の役割についての動機と結びついて、ほぼ３年毎に回路密度を４倍にするだけではなく、回路チップのパッケージングおよび実装の効率的な技術が増加することにつながる。１９８０年代の後期になるまで、半導体メモリチップは、通常、デュアルラインピンパッケージ（ＤＩＰＰ）としてパッケージングされていた。これらのＤＩＰＰパッケージのピンは、一般に、メイン回路基板（例えば、マザーボード）内のスルーホールに直接半田付けされるか、または、そのＤＩＰＰパッケージのピンは、順に、メイン回路基板内のスルーホール内に半田付けされたソケットに挿入されていた。表面実装技術の出現により、従来のプリント回路基板上のメッキされたスルーホールは、導電性の実装パッドに取って代わられている。Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｊ−ｌｅａｄ（ＳＯＪ）パッケージは、Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅｓ（ＴＳＯＰｓ）につながっている。隣接表面の実装ピンの中央間のピッチまたは空間は、従来のスルーホールコンポーネントに対する従来の０．１０インチ空間より顕著に小さいため、表面実装チップは、対応する従来のチップよりかなり小さくなる傾向があり、このため、プリント回路基板上の空間を占める空間がより小さくなる。さらに、スルーホールは、もはや必要がないので、表面実装技術は、それ自体で、プリント回路基板の両面上のコンポーネントの実装の役に立つ。表面実装パッケージを両面で利用するメモリモジュールが標準になっている。初期のシングルラインメモリモジュール（ＳＩＭＭ）および現在用いられているデュアルラインメモリモジュール（ＤＩＭＭ）がマザーボード上のソケットに挿入される。
【０００４】
パッケージング密度は、複数の集積回路（ＩＣ）チップ（メモリチップ等）が三次元配列にスタックされるモジュールを組み立てることによって、ある程度劇的に増加され得る。一般的な規則として、チップの三次元スタックは、複雑で非標準のパッケージング方法を要求する。
【０００５】
ＩＣチップの垂直スタックの一例が、Ｆｌｏｙｄ  Ｅｉｄｅへの米国特許第４，９５６，６９４号（名称、ＩＮＴＥＧＲＡＴＥＤ  ＣＩＲＣＵＩＴ  ＣＨＩＰＳＴＡＣＫＩＮＧ）によって提供される。複数の集積回路がチップキャリア内にパッケージされ、プリント回路基板上で、他方の頂部上に一方をスタックされる。チップ選択端子を除き、チップ上の全ての他の同様の端子が平行に接続される。
【０００６】
チップスタックの別の例が、Ｆｏｘらへの米国特許第５，１２８，８３１号（名称、ＨＩＧＨ−ＤＥＮＳＩＴＹ  ＥＬＥＣＴＲＯＮＩＣ  ＰＡＣＫＡＧＥ  ＣＯＭＰＲＩＳＩＮＧ  ＳＴＡＣＫＥＤ  ＳＵＢ−ＭＯＤＵＬＥＳ  ＷＨＩＣＨ  ＡＲＥ  ＥＬＥＣＴＲＩＣＡＬＬＹ  ＩＮＴＥＲＣＯＮＮＥＣＴＥＤ  ＢＹ  ＳＯＬＤＥＲ−ＦＩＥＬＤ  ＶＩＡＳ）において与えられる。パッケージは、個々にテスト可能なサブモジュールから組み立てられ、そのサブモジュールのそれぞれは、そこに結合された単一のチップを有する。サブモジュールは、フレーム状のスペーサと交互に配置される。サブモジュールおよびスペーサの双方は、位置合わせ可能なバイアス（ｖｉａｓ）を有し、このバイアスは、相互接続を種々のサブモジュール間に提供する。
【０００７】
Ｆｌｏｙｄ  Ｅｉｄｅにさらに発布され、ＩＣ  ＣＨＩＰ  ＰＡＣＫＡＧＥ  ＨＡＶＩＮＧ  ＣＨＩＰ  ＡＴＴＡＣＨＥＤ  ＴＯ  ＡＮＤ  ＷＩＲＥ  ＢＯＮＤＥＤ  ＷＩＴＨＩＮ  ＡＮ  ＯＶＥＲＬＹＩＮＧ  ＳＵＢＳＴＲＡＴＥと名称が付けられた米国特許第５，３１３，０９６号は別の例である。このようなパッケージは、導電性のトレース（ｔｒａｃｅ）をその上部表面（この上部表面は、その周辺上の導電性パッドに終端する）上に有する下部基板層の下部表面に結合された上部活性表面を有するチップを含む。活性表面およびトレース上の端子間の接続は、下部基板層内の開口を通じたワイヤ結合によってなされる。上部基板層（この上部基板層は下部基板層に結合される）は、下部基板層の開口に一致する開口を有し、ワイヤ結合が発生し得るスペースを提供する。ワイヤ結合が発生された後、開口は、エポキシで充填されて、個々にテスト可能なサブモジュールを形成する。複数のサブモジュールがそれらの縁部に取付けられた金属小片にスタックされ、相互接続され得る。
【０００８】
スタックされたチップのモジュールの最後の例が、Ａ．Ｕ．Ｌｅｖｙらへの、ＭＯＤＵＬＡＲ  ＰＡＮＥＬ  ＳＴＡＣＫＩＮＧ  ＰＲＯＣＥＳＳと名称付けられた米国特許第５，８６９，３５３号に記載されている。開口、開口の底部のチップ実装パッドのアレイ、およびインターフェースをとる導電パッドを有する複数のパネルが組み立てられる。チップ実装パッドおよびインターフェースをとる導電パッドの双方は、半田付けペーストでコーティングされる。プラスチックでカプセル化された表面実装ＩＣチップが、ペーストでカバーされた実装パッド上に配置され、複数のパネルが層状の配列にスタックされ、スタックは、チップリード線を、隣接のパネルの実装パッドおよびインターフェースパッドに一緒に半田付けするために加熱される。個々のチップパッケージスタックは、次いで、切断（ｃｕｔｔｉｎｇ  ａｎｄ  ｃｌｅａｖｉｎｇ）操作によってパネルスタックから分離される。
【０００９】
前述の例によって見られ得るように、増加されたチップ密度が、複雑化されたパッケージングおよびスタック配列の使用を通して達成される。これは、メモリビット毎のより高いコストに必然的に反映されなければならない。
【００１０】
（発明の要旨）
本発明は、増加されたチップ密度を有する向上されたマルチチップモジュールを提供する。向上されたモジュールの全実施形態は、複数のＩＣパッケージユニットが実装された電気的に相互接続されたパッドのアレイを有する回路基板を含む。各ＩＣパッケージユニットは、複数のＩＣパッケージを含む。この複数のＩＣパッケージは、パッケージキャリアの対向側の両方上に実装される。パッケージユニットは、回路基板の一方または両方上に実装され得る。
【００１１】
本発明の第一の実施形態は、一対の主要平面を有する層状のパッケージキャリアを採用する。各平面は、電気的な接触パッドを組み入れる。少なくとも一つのＩＣパッケージは、ＩＣパッケージユニットを形成するために、パッケージの接続エレメントを平面上の接触パッドと相互接続することによって、各主要平面上に表面実装される。各ユニットは、それ自体の凹部内で回路基板に実装され、一方のＩＣパッケージが上面を上向きにし、他方が上面を下向きにする。上面が下向きになったＩＣパッケージは、回路基板内に埋め込まれたヒートシンク層と接触し得る。パッケージキャリアの両側上の対応する接触パッドがキャリア本体と相互接続される場合、接触は、回路基板および相互接続パッドに最も接近するＩＣパッケージの接続エレメント（すなわちリード線）間でなされ得る。この相互接続技術を用いると、チップキャリアは、剛性または半剛性の層状基板であるか、または、薄いフィルムキャリアのいずれかであり得る。第一の実施形態の別の変更に対して、層状の基板パッケージキャリアが、回路基板上の相互接続パッドとかみ合う相互接続リード線のそれ自体のセットを組み入れるために変更され得る。より大きい柔軟性がこの技術によって提供されるので、リード線位置の再ルーティングは、キャリア本体内で起こり得る。さらに、一方のＩＣパッケージ上の接続エレメントがパッケージ対（例えば、チップ選択リード線）の他方のパッケージ上の対応する接続エレメントに関して独立して接続されなければならない場合、追加のキャリアリード線が、独立の接続を達成するために提供され得る。
【００１２】
本発明の第二の実施形態は、少なくとも一つの凹部をＩＣパッケージの背中合わせの表面実装のために各反対側表面上に有するキャリア基板を利用する。キャリアの対向側上に実装されたＩＣパッケージは、キャリア基板内に埋め込まれたヒートシンク層の対向側と接触し得る。それぞれの結果として得られるＩＣパッケージユニットは、回路基板に表面実装される。両パッケージのリード線がキャリア上に相互接続される場合、回路基板への接続は、一つのみのパッケージのリード線を直接回路基板に接続することによってなされ得る。しかしながら、第一の実施形態と同様に、パッケージキャリアは、実装されたＩＣパッケージの種々のリード線に接続されたそれ自体のリード線に備え付けられ得る。このような場合、パッケージキャリアリード線は、回路基板上の相互接続パッドに直接接続される。
【００１３】
本発明の第三および第四の実施形態は、第一および第二の実施形態の両方の機能を組み入れるキャリアを有する第三の実施形態のＩＣパッケージユニットを利用する。パッケージの一方は、上面が上向きにキャリアの平面上に実装され、他方のパッケージは、上面が下向きにキャリア上の凹部内に実装される。モジュールの二つの異なる実施形態の結果は、キャリアが二種類の回路基板上に実装され得るためである。キャリアの平面上に実装されたＩＣパッケージ、または、凹部内に実装されたＩＣパッケージのいずれかが、回路基板に隣接して実装され得る。前者の場合、パッケージユニットの隣接するパッケージは、回路基板上の凹部内に適合する。後者の場合、パッケージユニットの隣接するパッケージは、回路基板の平面上に実装する。他の実施形態におけるように、キャリアは、回路基板上の相互接続パッドとインターフェースをとる相互接続リード線のそれ自体のセットに備え付けられ得る。同様に、一方のパッケージのリード線が他方のパッケージのリード線にキャリア上で相互接続される場合、回路基板への接続は、隣接のパッケージのリード線を用いてなされ得る。
【００１４】
第五の実施形態のモジュールは、第四の実施形態のＩＣパッケージユニットを利用する。第四の実施形態のキャリアと第三の実施形態のキャリアとの間の主要な相違は、前者へのキャリアリード線の追加であり、リード線は、第四の実施形態のパッケージユニットを回路基板に接続するために用いられる。
【００１５】
第六の実施形態のモジュールは、柔軟な薄いフィルム基板を有する第五の実施形態のＩＣパッケージユニットを利用する。大抵の他の点では、このＩＣパッケージユニットは、第一の実施形態のＩＣパッケージユニットに類似する。
【００１６】
第七の実施形態のモジュールは、ボールグリッドアレイ型のＩＣパッケージを有する第六の実施形態のＩＣパッケージユニットを利用する。接続エレメント（パッドおよび接続されたボール）は、キャリアの表面に対して表を下向きにして適応されるため、この特定のパッケージユニットは、プリント回路基板への接続を形成するためにキャリアリード線を利用する。
【００１７】
七つの実施形態の任意に対して、キャリア上の電気的トレース（ｔｒａｃｅ）と回路基板路上の電気的トレース間の電気的な接続は、いくつかの共通に用いられる相互接続技術（例えば、半田付けリフロー、半田つけドットブリッジ、またはボールグリッドジョイント）の一つを用いて達成され得る。キャリア自体がリード線に備え付けられる場合、「Ｊ」またはガルウィング型（ｇｕｌｌ−ｗｉｎｇ  ｔｙｐｅ）のリード線が用いられ得る。後者のタイプがより好適である。
【００１８】
本発明は、メモリモジュール上のメモリ密度を増加させるために利用され得る。他のタイプのＩＣパッケージに対して、それは、プリント回路基板上の利用可能な実質的な面積をより効率的に利用するために採用され得る。
【００１９】
（発明の詳細な説明）
本発明は、現在用いられている従来のモジュールを超えた、増加されたチップ密度を有する向上されたマルチチップモジュールを提供する。向上されたモジュールのすべての実施形態は、複数のＩＣパッケージユニットが実装された、電気的に相互接続されたパッドのアレイを有する回路基板を含む。各ＩＣパッケージユニットは、複数のＩＣパッケージを有するパッケージキャリアを含む。この複数のＩＣパッケージは、パッケージキャリアの対向側上に実装される。パッケージユニットは、回路基板の一方側または双方側上に実装され得る。パッケージのそれぞれの接続エレメント（リード線またはパッド）は、キャリアインターフェースに結合される。このキャリアインターフェースは、別個のキャリアリード線を含んでも含まなくてもよい。キャリアインターフェースは、パッケージキャリアの対向面上の実装パッド１０３間の導電性リンク１１１を、図１の二つの例に示されるようなパッケージキャリア内に含む。当然、対向パッドの各セットは、いくつかの類似する方法でキャリア１０１内に接続される。
【００２０】
図１〜５に示された本発明の第一の実施形態は、一対の主要平面１０２Ａおよび１０２Ｂを有する層状のパッケージキャリア１０１を利用する。各主要表面は、少なくとも一セットのキャリアコンタクトパッド１０３を組み入れ、各セットは、表面実装によって、ＴＳＯＰ（Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）タイプの集積回路（ＩＣ）１０５の接続エレメント、すなわちリード線１０４を受け取るように構成される。この特定の例において、ＩＣパッケージ１０５のリード線１０４は、各接触パッド１０３に接続される。結果として得られるアセンブリは、図２に示されるように、第一の実施形態のＩＣパッケージユニット２０１を構成する。
ここで図３を参照すると、複数の第一の実施形態のパッケージユニット２０１（この例では、４個）が回路基板３０１上に実装する準備ができているように示される。この例では、二つのパッケージユニット２０１Ａおよび２０１Ｂは、回路基板３０１の上部表面３０２Ｕ上に実装され、二つのパッケージユニット２０１Ｃおよび２０１Ｄは、下部表面３０２Ｌ上に実装される。各パッケージユニット２０１の一方のＩＣパッケージ１０５Ｈは、回路基板３０１におけるそれ自体の凹部３０３内に適合し、その結果、視界から完全に隠れる。一方、他方のＩＣパッケージ１０５Ｅは、完全に露出される。各凹部の周囲の縁部は、基板の電気的な接続コンタクトパッド３０４のセットを備え付けている。各隠れたパッケージ１０５Ｈのリード線は、その凹部のコンタクトパッドに直接接触し、回路基板３０１内で適切な相互接続サイトにルーティングされる。露出されたＩＣパッケージ１０５Ｅのリード線１０４は、層状のキャリア１０１を貫く接続のリード線１０４に結合される。マルチ導通層キャリアを用いることによって、リード線位置の再ルーティングは、達成され得る。例えば、隠れたパッケージ１０５Ｈによって、両方のパッケージが個々のチップ選択信号を要求する同一のメモリチップである場合、チップ選択信号が隠れたＩＣパッケージ１０５Ｈの未使用のリード線にルーティングされ、次いで、キャリア１０１内で露出されたＩＣパッケージ１０５Ｅ上の正確な位置にルーティングされ得る。すべての他の信号が共通に共用され得るので、隠れたＩＣパッケージ１０５Ｈのリード線と露出されたＩＣパッケージ１０５Ｅの個々に対応するリード線との間の相互接続は、キャリア１０１内のスルーホールをメッキすることによってなされ得る。回路基板３０１は、隠れたＩＣパッケージ１０５Ｈの本体が、酸化亜鉛ペースト等の熱伝導ペーストの薄い層（図示せず）を介して直接または間接のいずれかで表面通しで接触する一以上のヒートシンク層３０５を組み込み得る。
【００２１】
ここで図４を参照すると、回路基板３０１上のパッケージユニット２０１の表面実装は、結果として、完了された第一の実施形態のモジュール４０１になる。面ＡＢＣＤ４０２を通した断面図は、図５の図を提供する。従来技術においてよく知られ、かつ、図５に概略的に示されるように、集積回路チップ１０７は、通常、キャリア本体１０６に組み込まれる。
【００２２】
本発明の第二の実施形態は、図６〜１０に示されるように、一対のＴＳＯＰのＩＣパッケージ１０５の背中合わせの実装のための一対の凹部６０２を有するキャリア６０１を利用する。各凹部６０２を取り囲む端部には、各ＩＣパッケージのリード線１０４が電気的に接続される電気的コンタクトパッドセット６０３が備え付けられる。本体６０４の二つのＩＣパッケージ１０５は、キャリア基板内に埋め込まれたヒートシンク層６０５の対向側と接触し得る。伝導性のペースト（図示せず）は、パッケージ本体１０６とヒートシンク層６０５との間の熱移動を増大するために採用され得る。結果として得られるアセンブリは、図７に示されるように、第二の実施形態のＩＣパッケージユニット７０１を構成する。
【００２３】
ここで図８を参照すると、複数の第二の実施形態のパッケージユニット７０１（この例では、４個）が回路基板８０１上に実装することを準備されるように示される。この例では、二つのパッケージユニット７０１Ａおよび７０１Ｂが回路基板８０１の上部表面８０２Ｕ上に実装され、一方、二つのパッケージユニット７０１Ｃおよび７０１Ｄが下部表面８０２Ｌ上に実装される。回路基板８０１上の各パッケージの実装位置は、各パッケージユニット７０１の隠れた隣接のＩＣパッケージ１０５Ｈのリード線１０４が導電結合される一セットの基板コンタクトパッド８０３を有する。各パッケージユニット７０１の露出された隣接でないＩＣパッケージ１０５Ｅのリード線１０４は、６０１を貫く接続によって、隠れたパッケージ１０５Ｈのリード線１０４に結合される。本発明の第一の実施形態の場合のように、マルチ導電層キャリアを用いることによって、リード線位置の再ルーティングは、達成され得る。例えば、両パッケージが、個々のチップ選択信号を必要とする同一のメモリチップである場合、チップ選択信号は、隠れたＩＣパッケージ１０５Ｈの未使用のリード線に再ルーティングされ、次いで、キャリア６０１内で露出されたＩＣパッケージ１０５Ｅ上の正しい位置にルーティングされ得る。すべての他の信号が共通に共用され得るので、隠れたＩＣパッケージ１０５Ｈのリード線と露出されたＩＣパッケージ１０５Ｅの同一に対応するリード線との間の相互接続は、キャリア６０１内のメッキされたスルーホールによってなされ得る。
【００２４】
ここで図９を参照すると、回路基板８０１上のパッケージユニット７０１の表面実装は、結果として完成された第二の実施の形態のモジュール９０１を生じる。平面ＥＦＧＨ９０２を通したモジュール９０１の断面図は、図１０の視界を提供する。
【００２５】
第三の実施形態のＩＣパッケージは、図１１〜１４示されるように、第三および第四の実施形態のモジュールの両方のために用いられる。第三の実施形態のパッケージユニットは、第一および第二の実施形態のパッケージユニット２０１および７０１の両方の機能をそれぞれ組み入れる。一対のＩＣパッケージ１０５の一方は、上面が上向きにキャリアの平面上に実装される一方で、他方のパッケージは、上面が下向きにキャリアの向かい側上の凹部内に実装される。このような実装構成を用いて、各パッケージユニットのＩＣパッケージの両方は、一方が他方の最上部上にスタックされたかのように位置される。同一のパッケージに対して、共通信号ラインの相互接続が容易になる。ここで図１１〜１４を参照すると、第三の実施形態のパッケージユニットは、平面の第一主要表面１１０２およびパッケージ実装凹部１１０４を有する第二の主要表面１１０３を有するキャリア１１０１を利用する。平面の表面１１０２および凹部が設けられた第二の表面１１０３の両方は、電気的なコンタクトパッドセット１１０５Ａおよび１１０５Ｂをそれぞれ有する。このコンタクトパッドセット１１０５Ａおよび１１０５Ｂに、各ＩＣパッケージ１０５のリード線１０４が、電気的に接続される。凹部に設けられたＩＣパッケージ１０５Ｒの本体は、キャリア基板１１０７内に埋め込まれたヒートシンク層１１０６と接触し得る。伝導性ペースト（図示せず）は、パッケージ本体とヒートシンク層１１０６との間の熱の移動を増大するために採用され得る。結果として得られるアセンブリは、図１２および１４に示されるように、第三の実施形態のＩＣパッケージユニット１２０１を構成する。
【００２６】
ここで図１５を参照すると、複数の第三の実施形態のパッケージユニット１２０１（この例では、４個）が、パッケージユニットが実装され得る二つの主要な対向する平面を有する回路基板１５０１上に実装するために準備しているように示される。この例では、二つのユニット１２０１Ａおよび１２０１Ｂが回路基板１５０１の上部表面１５０２Ｕ上に実装される一方で、二つのパッケージユニット１２０１Ｃおよび１２０１Ｄが下部表面１５０２Ｌ上に実装される。回路基板１２０１上の各パッケージの実装位置は、各パッケージユニット１２０１の隠れた隣接するＩＣパッケージ１０５Ｈのリード線１０４が導電結合される基板コンタクトパッド１２０３のセットを有する。各パッケージユニット１２０１の露出された隣接していないＩＣパッケージ１０５Ｅのリード線１０４は、キャリア１１０１を貫く接続によって、隠れたパッケージ１０５Ｈのリード線１０４に結合される。本発明の第一および第二の実施形態の場合のように、マルチ導電層キャリアを用いることによって、リード線位置の再ルーティングは、達成され得る。例えば、両方のパッケージが、個々のチップ選択信号を必要とする同一のメモリチップである場合、チップ選択信号は、隠れたＩＣパッケージ１０５Ｈの未使用のリード線にルーティングされ、次いで、キャリア１１０１内で露出されたＩＣパッケージ１０５Ｅ上の正しい位置にルーティングされ得る。すべての他の信号は共通に共有され得るので、隠れたＩＣパッケージ１０５Ｈのリード線と露出されたＩＣパッケージ１０５Ｅの同一に対応するリード線との間の相互接続は、キャリア１１０１内のメッキされたスルーホールによってなされ得る。
【００２７】
ここで図１６を参照すると、回路基板１５０１上のパッケージユニット１２０１の表面実装は、結果として完成された第三の実施形態のモジュール１６０１を生じさせる。平面ＩＪＫＬ１６０２を通したモジュール１６０１の断面図は、図１９の視野を提供する。
【００２８】
ここで図１７を参照すると、複数の第三の実施形態のパッケージユニット１２０１（この例では、４個）が、パッケージユニットの実装凹部１７０２が設けられた二つの対向する表面を有する回路基板１７０１上に実装するための準備ができているように示される。この例では、二つのパッケージユニット１２０１Ａおよび１２０１Ｂが回路基板１７０１の上部表面１７０２Ｕ上に実装される一方で、二つのパッケージ１２０１Ｃおよび１２０１Ｄが下部表面１７０２Ｌ上に実装される。回路基板１７０１上の各凹部実装位置は、各パッケージユニット１２０１Ａ〜１２０１Ｄの隠れた隣接のＩＣパッケージ１０５Ｈのリード線１０４が導電結合される基板コンタクトパッド１７０３のセットを有する。各パッケージユニット１２０１Ａ〜１２０１Ｄの露出された隣接でないＩＣパッケージ１０５Ｅのリード線１０４は、キャリア１１０１を貫く接続によって、隠れたパッケージ１０５Ｈのリード線１０４に結合される。本発明の第一および第二の実施形態のように、マルチ導通層キャリアを用いることによって、リード線位置の再ルーティングは、達成され得る。例えば、両方のパッケージが、個々のチップ選択信号を必要とする同一のメモリチップである場合、チップ選択信号は、隠れたＩＣパッケージ１０５Ｈの未使用のリード線にルーティングされ、次いで、キャリア１１０１内で露出されたＩＣパッケージ１０５Ｅ上の正しい位置にルーティングされ得る。すべての他の信号は、共通に共用され得るので、隠れたＩＣパッケージ１０５Ｈのリード線と露出されたＩＣパッケージ１０５Ｅの同一の対応するリード線との間の相互接続は、キャリア１１０１内のメッキされたスルーホールによってなされ得る。
【００２９】
ここで図１８を参照すると、回路基板１７０１上のパッケージユニット１２０１の表面実装は、結果として、完成された第四の実施形態のモジュール１８０１を生じさせる。平面ＭＮＯＰ１８０２を通したモジュール１８０１の断面図は、図２０の視野を提供する。
【００３０】
第四の実施形態のＩＣパッケージユニットは、図２１〜２４示されるように、第五の実施形態のモジュールのために用いられる。ここで図２１を参照すると、第四の実施形態のキャリア２１０１と第三の実施形態のキュリア１１０１との間の主要な相違は、キャリアリード線２１０８の追加である。このキャリアリード線２１０８は、第四の実施形態のパッケージユニットを回路基板に接着するために用いられる。第四の実施形態のキャリア２１０１は、さらに、平面の第一の主要表面２１０２およびパッケージ実装凹部２１０４を有する第二の主要表面２１０３を有する。平面２１０２および凹部が設けられた第二の表面２１０３の両方は、電気的なコンタクトパッドセット２１０５Ａおよび２１０５Ｂをそれぞれ有する。この電気的なコンタクトパッドセット２１０５Ａおよび２１０５Ｂに各ＩＣパッケージ１０５のリード線１０４が電気的に接続される。凹部に設けられたＩＣパッケージ１０５Ｒの本体１０６は、キャリア基板２１０７内に埋め込まれたヒートシンク層２１０６と接触し得る。伝導性ペースト（図示せず）は、パッケージ本体およびヒートシンク層２１０６との間の熱の移動を増大するために採用され得る。結果として得られるアセンブリは、図２２および２４に示されるように、第四の実施形態のＩＣパッケージユニット２２０１を構成する。パッケージユニットのＩＣパッケージ１０５のそれぞれは、スタックされた関係で実装される。これは、二つの同一のＩＣパッケージ上の対応するリード線が直接的に互いに上方および下方にあることを意味する。このような構成は、両方のチップ上の共通のピンの相互接続をし易くするので、メッキされたスルーホールコネクタがキャリア基板２１０７内のトレースを再ルーティングすることなく用いられ得る。
【００３１】
ここで図２５を参照すると、複数の第四の実施形態のパッケージユニット２２０１（この例では、４個）が、パッケージユニットが実装され得る二つの主要な対向平面を有する回路基板２５０１上に実装するための準備ができているように示される。この例では、二つのパッケージユニット２２０１Ａおよび２２０１Ｂが回路基板２５０１の上部表面２５０２Ｕ上に実装される一方で、二つのパッケージユニット２２０１Ｃおよび２２０１Ｄが下部表面２５０２Ｌ上に実装される。回路基板２５０１上の各パッケージ実装位置は、各パッケージユニット２２０１のキャリアリード線２１０８が導電結合される基板コンタクトパッド２５０３のセットを有する。
【００３２】
ここで図２６を参照すると、回路基板２５０１上のパッケージユニット２２０１の表面実装は、結果として、完成された第五の実施形態のモジュール２６０１になる。
【００３３】
ここで図２７および２８を参照すると、第五の実施形態のＩＣパッケージユニットは、薄いフィルムキャリア基板２７０１を用いて構築される。この特有の機能以外は、結果として得られる第六の実施形態のパッケージユニット２８０１は、第一の実施形態のパッケージユニット２０１と機能上同一である。
【００３４】
ここで図２９を参照すると、第七の実施形態の電子モジュールは、複数のボールグリッドアレイＩＣパッケージ２９０２の実装のために設計された第六の実施形態のキャリア２９０１を利用する。このようなパッケージは、半導体チップから外部への接続をするために、リード線よりもむしろパッドを採用する。このキャリア２９０１は、ｂｕｔｔ−ｌ−ｊｏｉｎｔリード線２９０３を組み入れる。このリード線は、プリント回路基板上のパッドへの実装のために半田付けリフローを可能にさせる。ボールグリッドアレイＩＣパッケージ２９０２のそれぞれは、複数の接続エレメントを有する。この接続エレメント（この場合、パッドである）２９０４であり、この接続エレメント２９０４のそれぞれの上に金属（例えば、金）のボール２９０５が結合されるか、または、半田つけリフロー接着される。ここで図３０を参照すると、ボールグリッドアレイＩＣパッケージ２９０２のそれぞれは、キャリア２９０１上に実装され、ボール２９０５のそれぞれは、物理的かつ電気的に、キャリア２９０１上の対応するパッド２９０６に結合される。結合は、半田つけリフローを介するか、振動性のエネルギー入力を介するか、または任意の他の既知の技術であり得る。実装プロセスは、複数のパッケージのボールグリッドアレイのパッケージユニット３００１を生成する。
【００３５】
ここで図３１を参照すると、キャリア２９０１のｂｕｔｔ−ｌ−ｊｏｉｎｔリード線２９０３のそれぞれは、プリント回路基板３１０２上のパッド３１０１に半田付けリフローされ、これにより、ボールグリッドアレイパッケージユニット３００１を基板回路（図示せず）に相互接続する。図３２は、ＤＩＭＭモジュールとして既知のタイプのプリント回路基板３２０１上に実装されたこのようなパッケージユニット３００１の８個を示す。ＤＩＭＭモジュールは、パーソナルコンピュータ用のＳＤＲＡＭメモリモジュールとして広く用いられている。
【００３６】
ここで図３３を参照すると、二つのみのボールグリッドアレイパッケージ３３０１を有するボールグリッドアレイＩＣパッケージユニット３３００が示される。図３４は、回路基板３４０１の部分上に実装されたこのＩＣパッケージユニット３３００を示す。
【００３７】
本発明のいくつかの実施形態のみが本明細書において開示され記載されたが、変化および変更が、上掲の請求の範囲のように本発明の範囲から逸脱することなくなされ得ることが、半導体アセンブリ技術の当業者にとって明らかである。例えば、種々のＩＣパッケージおよびキャリアのために示されたリード線の種類は、出願の時期に共通に使用されるものである。より小さいが、よりコンパクトな機能を有する他のリード線が開発され、共通の使用に至る可能性がある。
【図面の簡単な説明】
【図１】図１は、第一の実施形態のＩＣパッケージユニットの分解組み立て図で示された等角図であり、このＩＣパッケージユニットは、二つの主要平面を有する層状のキャリアを有し、各主要平面は、単一のＩＣパッケージが実装され得る実装パッドのアレイを有する。
【図２】図２は、図１の組み立てられたパッケージユニットの等角図である。
【図３】図３は、複数の第一の実施形態のＩＣパッケージユニットを組み入れる、分解組み立て図で示された第一の実施形態の電子モジュールの等角図である。
【図４】図４は、図３の組み立てられた第一の実施形態の電子モジュールの等角図である。
【図５】図５は、図４の組み立てられた第一の実施形態の電子モジュールの断面図である。
【図６】図６は、第二の実施形態のＩＣパッケージユニットの分解組み立て図で示された等角図であり、このＩＣパッケージユニットは、対のＩＣパッケージの背中合わせの表面実装に対する一対の凹部を有するＩＣチップキャリアを有する。
【図７】図７は、図６の組み立てられたパッケージユニットの等角図である。
【図８】図８は、複数の第二の実施形態のＩＣパッケージユニットを組み入れる分解組み立て図で示された第二の実施形態の電子モジュールの等角図である。
【図９】図９は、図８の組み立てられた第二の実施形態の電子モジュールの等角図である。
【図１０】図１０は、図９の第二の実施形態の組み立てられた電子モジュールの断面図である。
【図１１】図１１は、第三の実施形態のＩＣパッケージユニットの上方からの分解組み立て図で示された等角図であり、ＩＣパッケージユニットは、一方のＩＣチップを実装するための一方の主要平面およびスタックされたＩＣパッケージ対の実装のためのその反対側上の凹部を持ったＩＣチップキャリアを有する。
【図１２】図１２は、図１１の組み立てられたパッケージユニットの上方からの等角図である。
【図１３】図１３は、図１１の第三の実施形態のＩＣパッケージユニットの下方からの分解組み立て図で示された等角図である。
【図１４】図１４は、図１２の組み立てられたパッケージユニットの下方からの等角図である。
【図１５】図１５は、一対の対向の主要平面を有する回路基板と組み合わせて複数の第三の実施形態のＩＣパッケージを組み入れる分解組み立て図で示された第三の実施形態の電子モジュールの等角図である。
【図１６】図１６は、図１５の組み立てられた第三の実施形態の電子モジュールの等角図である。
【図１７】図１７は、一対の対向面を有する回路基板と組み合わせて複数の第三の実施形態のＩＣパッケージユニットを組み入れる分解組み立て図で示す第四実施形態の電子モジュールの等角図であり、対向面のそれぞれは、複数のチップ受け取る凹部が備え付けられている。
【図１８】図１８は、図１７の組み立てられた第四の実施形態の電子モジュールの等角図である。
【図１９】図１９は、図１６の組み立てられた第三の実施形態の組み立てられた電子モジュールの断面図である。
【図２０】図２０は、図１８の第四の実施形態の組み立てられた電子モジュールの断面図である。
【図２１】図２１は、第四の実施形態のＩＣパッケージユニットの上方からの分解組み立て図で示す等角図であり、このＩＣパッケージユニットは、リード線のそれ自体のセットを有する層状のＩＣチップキャリアを含む。
【図２２】図２２は、図２１の組み立てられたパッケージユニットの上方からの等角図である。
【図２３】図２３は、図２１の分解組み立て図で示すＩＣパッケージユニットの下方からの分解組み立て図で示す等角図である。
【図２４】図２４は、図２２の組み立てられたパッケージユニットの下方からの等角図である。
【図２５】図２５は、複数の第四の実施形態のＩＣパッケージユニットを組み入れる第五の実施形態の電子モジュールの分解組み立て図で示す等角図である。
【図２６】図２６は、図２５の組み立てられた第五の実施形態の電子モジュールの等角図である。
【図２７】図２７は、第五の実施形態のＩＣパッケージユニットの分解組み立て図であり、このＩＣパッケージユニットは、第一の実施形態のＩＣパッケージユニットの改変であり、このＩＣパッケージユニットでは、層状のキャリアが柔軟な薄いフィルムキャリアと置き代えられている。
【図２８】図２８は、組み立てられた第五の実施形態のＩＣパッケージユニットの断面図である。
【図２９】図２９は、四つのボールグリッドアレイＩＣパッケージを組み入れる第六の実施形態のＩＣパッケージユニットの分解組み立て図で示す等角図である。
【図３０】図３０は、図２９の組み立てられた第六の実施形態のＩＣパッケージユニットの等角図である。
【図３１】図３１は、プリント回路基板の部分上に実装された図２９の組み立てられた第六の実施の形態のＩＣパッケージユニットの等角図である。
【図３２】図３２は、８個のＩＣパッケージユニットを有する第七の実施形態のモジュールの等角図である。
【図３３】図３３は、二つだけのＩＣパッケージを有する第六の実施形態のＩＣパッケージユニットの等角図である。
【図３４】図３４は、プリント回路基板の部分上に実装された図３３の組み立てられたＩＣパッケージユニットの等角図である。
【図１】
2004165617.tif 000003
【図２】
2004165617.tif 000004
【図３】
2004165617.tif 000005
【図４】
2004165617.tif 000006
【図５】
2004165617.tif 000007
【図６】
2004165617.tif 000008
【図７】
2004165617.tif 000009
【図８】
2004165617.tif 000010
【図９】
2004165617.tif 000011
【図１０】
2004165617.tif 000012
【図１１】
2004165617.tif 000013
【図１２】
2004165617.tif 000014
【図１３】
2004165617.tif 000015
【図１４】
2004165617.tif 000016
【図１５】
2004165617.tif 000017
【図１６】
2004165617.tif 000018
【図１７】
2004165617.tif 000019
【図１８】
2004165617.tif 000020
【図１９】
2004165617.tif 000021
【図２０】
2004165617.tif 000022
【図２１】
2004165617.tif 000023
【図２２】
2004165617.tif 000024
【図２３】
2004165617.tif 000025
【図２４】
2004165617.tif 000026
【図２５】
2004165617.tif 000027
【図２６】
2004165617.tif 000028
【図２７】
2004165617.tif 000029
【図２８】
2004165617.tif 000030
【図２９】
2004165617.tif 000031
【図３０】
2004165617.tif 000032
【図３１】
2004165617.tif 000033
【図３２】
2004165617.tif 000034
【図３３】
2004165617.tif 000035
【図３４】
2004165617.tif 000036