(57)【要約】【課題】基板にＩｎＰを用いたｎ型ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ構造のエピタキシャルウェハにおいて、ＩｎＡｌＡｓバッファ層とＩｎＰ基板との界面におけるキャリアの蓄積を抑制することを可能とする。【解決手段】半絶縁性ＩｎＰ基板１上に６００℃以下の低温により膜厚が５０ｎｍ以下の第一ＩｎＡｌＡｓバッファ層２ａを形成した後、形成温度をより高くして、第二ＩｎＡｌＡｓバッファ層２ｂを、その形成に要するＶ族原料とＩＩＩ族原料の供給比であるＶ／ＩＩＩ比の変更と共に又は変更を伴わずに形成する。【選択図】      図１
2004165485.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性ＩｎＰ基板と、アンドープＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチャネル層と、少なくとも一部にｎ型ドーピングされたＩｎＡｌＡｓキャリア供給層とを含む電界効果トランジスタ用エピタキシャルウェハをＭＯＶＰＥ法にて製造する方法において、
半絶縁性ＩｎＰ基板上に６００℃以下の低温により膜厚が５０ｎｍ以下の第一ＩｎＡｌＡｓバッファ層を形成した後、
形成温度をより高くして、第二ＩｎＡｌＡｓバッファ層を、その形成に要するＶ族原料とＩＩＩ族原料の供給比であるＶ／ＩＩＩ比の変更と共に又は変更を伴わずに形成することを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【請求項２】
半絶縁性ＩｎＰ基板と、アンドープＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチャネル層と、少なくとも一部にｎ型ドーピングされたＩｎＡｌＡｓキャリア供給層とを含む電界効果トランジスタ用エピタキシャルウェハをＭＯＶＰＥで製造する方法において、
ＩｎＡｌＡｓバッファ層のうち、ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層を、温度が４８０℃以上６００℃以下で、且つ形成に要するＶ族原料とＩＩＩ族原料の供給比であるＶ／ＩＩＩ比が１以上３０以下の雰囲気で形成する第一の結晶成長プロセスと、
これ以外のＩｎＡｌＡｓバッファ層部分である第二ＩｎＡｌＡｓバッファ層を、温度が６００℃より高く７００℃以下であり、且つＶ／ＩＩＩ比が３０より大きく２００以下である雰囲気で形成する第二の結晶成長プロセスとを含むことを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【請求項３】
請求項２に記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、
前記ＩｎＡｌＡｓバッファ層のうち、ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層の厚さが５０ｎｍ以下であることを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【請求項４】
請求項２又は３記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、
前記ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層を形成する第一の結晶成長プロセスを、温度が４８０〜６００℃で、且つＶ／ＩＩＩ比が３〜１０の雰囲気で、より好ましくは温度が５２０〜５６０℃で、且つＶ／ＩＩＩ比が３〜１０である雰囲気で行い、前記ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層を形成することを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【請求項５】
請求項２又は３に記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、
前記ＩｎＰ基板との界面付近部分以外の第二ＩｎＡｌＡｓバッファ層を形成する第二の結晶成長プロセスを、温度が６００℃より高く７００℃以下であり、且つＶ／ＩＩＩ比が３０〜２００の雰囲気で、より好ましくは温度が６４０〜６６０℃で、且つＶ／ＩＩＩ比が１００〜２００の雰囲気で行い、第二ＩｎＡｌＡｓバッファ層を形成することを特徴とする電界効果トランジスタ用エピタキシャルウェハの製造方法。
【請求項６】
請求項１〜５のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法によって形成したことを特徴とする電界効果トランジスタ用エピタキシャルウェハ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界効果トランジスタ用エピタキシャルウェハ、特に基板にＩｎＰを用いたｎ型ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ構造の電界効果トランジスタ用エピタキシャルウェハ及びその製造方法に関するものである。
【０００２】
【従来の技術】
基板に設けたバッファ層上に、不純物を含まないキャリア走行層（チャネル層）と、ｎ型不純物（キャリアの走行に障害となる）を含むキャリア供給層と、ショットキーゲートを積んだ構造はＨＥＭＴ（高電子移動度トランジスタ）として広く知られている。これはキャリア走行層とキャリア供給層とをヘテロ接合によって空間的に切り離すことで、雑音特性、高周波特性を上げることに成功しているものである。
【０００３】
ＨＥＭＴは、ＧａＡｓＦＥＴに比べて電子移動度が高いこと、チャネル中のシート電子濃度が高いこと、チャネル電子がヘテロ接合界面近傍の狭い領域に閉じ込められている等の点から高性能である。特に、チャネルをＩｎＧａＡｓ層とし、電子供給層をＡｌＧａＡｓ層とした歪格子型ＨＥＭＴ（Ｐｓｅｕｄｏ−ｍｏｒｐｈｉｃ  ＨＥＭＴ  ）は、ＩｎＧａＡｓ層がＧａＡｓに比べ高電子移動度、高電子飽和速度であり、しかもＡｌＧａＡｓ層のＡｌ組成を０．２前後にすればＤＸセンターの影響をあまり受けないこと、およびＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合界面におけるバンド不連続が大きく、シート電子濃度が高く、高い電子閉じ込め効果が得られることから注目されている。
【０００４】
この歪格子型ＨＥＭＴよりさらに高いシート電子濃度、室温移動度が得られ、２０ＧＨｚ以上の高周波を極めて低雑音で増幅できることから注目されているのが、ＩｎＰ基板に格子整合するＩｎＧａＡｓ層をチャネル層とし、ＩｎＡｌＡｓ層をキャリア供給層として用いる格子整合型ＨＥＭＴである。
【０００５】
ＩｎＧａＡｓチャネル層とＩｎＡｌＡｓキャリア供給層からなるＩｎＰ格子整合系高電子移動度トランジスタ（ＨＥＭＴ）用エピタキシャルウェハの一例として、樋口克彦氏らによる文献［応用物理６７，１３９（１９９８）］（非特許文献１参照）に図６に示すような構造が紹介されている。図６において、２１は半絶縁性ＩｎＰ基板、２２はアンドープＩｎＡｌＡｓバッファ層、２３はアンドープＩｎＧａＡｓチャネル層、２４はアンドープＩｎＡｌＡｓスペーサ層、２５はＳｉ、Ｓｅ、Ｔｅ等を全体もしくは一部にｎ型ドーピングしたＩｎＡｌＡｓドープ層（キャリア供給層）、２６はアンドープＩｎＡｌＡｓショットキーコンタクト層、２７はＳｉ、Ｓｅ、Ｔｅ等を全体もしくは一部にｎ型ドーピングしたＩｎＧａＡｓオーミックコンタクト層を示す。
【０００６】
このＩｎＰ系ＨＥＭＴは、有機金属気相成長法（ＭＯＶＰＥ：ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｖａｐｏｒ  ｐｈａｓｅ  ｅｐｉｔａｘｙ）により、半絶縁性のＩｎＰ基板の上に、ＩｎＡｌＡｓから成るバッファ層と、ＩｎＧａＡｓから成るチャネル層３を設け、さらにこの上にＩｎＡｌＡｓ製のスペーサ層と、Ｓｉドープ又はＳｅドープのＩｎＡｌＡｓから成るキャリア供給層とを順次形成して構成される。
【０００７】
従来、ＭＯＶＰＥ法で上記のアンドープＩｎＡｌＡｓバッファ層２２を形成する場合、不純物の混入を防ぐ観点から、Ｍ．Ｋａｍａｄａ氏の文献［Ｃｕｒｒｅｎｔ  Ｔｏｐｉｃｓ  ｉｎ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  Ｒｅｓ．，１（１９９４）］（非特許文献２参照）で述べられているように、アンドープＩｎＡｌＡｓバッファ層の成長を基板温度６７０℃以上、Ｖ／ＩＩＩ比１００以上で行っていた。
【０００８】
また、Ｎ．Ｐａｎ氏らの文献［Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６３，３０２９（１９９３）］（非特許文献３参照）には、ＭＯＶＰＥ法で半絶縁性ＩｎＰ基板と、アンドープＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチャネル層と、少なくとも一部にｎ型ドーピングされたＩｎＡｌＡｓキャリア供給層とを含む電界効果トランジスタ用エピタキシャルウェハの問題点が述べられ、バッファ層を、低温バッファ層部分とその上のバッファ層部分とする構成が示されている。
【０００９】
【非特許文献１】
樋口克彦氏、応用物理  ６７，１３９（１９９８）
【非特許文献２】
Ｍ．Ｋａｍａｄａ氏、Ｃｕｒｒｅｎｔ  Ｔｏｐｉｃｓ  ｉｎ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  Ｒｅｓ．，１（１９９４）
【非特許文献３】
Ｎ．Ｐａｎ氏、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６３，３０２９（１９９３）
【００１０】
【発明が解決しようとする課題】
Ｎ．Ｐａｎ氏らがその文献（非特許文献３）で述べているように、ＭＯＶＰＥ法で半絶縁性ＩｎＰ基板と、アンドープＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチャネル層と、少なくとも一部にｎ型ドーピングされたＩｎＡｌＡｓキャリア供給層とを含む電界効果トランジスタ用エピタキシャルウェハの成長を行った場合、半絶縁性ＩｎＰ基板とアンドープＩｎＡｌＡｓバッファ層との界面において、キャリアの蓄積が発生する。
【００１１】
この界面のキャリアの蓄積は、ドレインコンダクタンスの増加を引き起こし、ＨＥＭＴのピンチオフ特性を劣化させる。
【００１２】
しかしながら、このＨＥＭＴのピンチオフ特性の改善は、上記したバッファ層を単に低温バッファ層部分とその上のバッファ層部分とする構成だけでは十分ではなく、更なるＨＥＭＴのピンチオフ特性の向上が望まれている。
【００１３】
そこで、本発明の目的は、上記課題を解決し、半絶縁性ＩｎＰ基板と、アンドープＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチャネル層と、少なくとも一部にｎ型ドーピングされたＩｎＡｌＡｓキャリア供給層とを含む電界効果トランジスタ用エピタキシャルウェハにおいて、ＩｎＡｌＡｓバッファ層とＩｎＰ基板との界面におけるキャリアの蓄積を抑制するための製造方法及び構造を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１５】
請求項１の発明に係る電界効果トランジスタ用エピタキシャルウェハの製造方法は、半絶縁性ＩｎＰ基板と、アンドープＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチャネル層と、少なくとも一部にｎ型ドーピングされたＩｎＡｌＡｓキャリア供給層とを含む電界効果トランジスタ用エピタキシャルウェハをＭＯＶＰＥ法にて製造する方法において、半絶縁性ＩｎＰ基板上に６００℃以下の低温により膜厚が５０ｎｍ以下の第一ＩｎＡｌＡｓバッファ層を形成した後、形成温度をより高くして、第二ＩｎＡｌＡｓバッファ層を、その形成に要するＶ族原料とＩＩＩ族原料の供給比であるＶ／ＩＩＩ比の変更と共に又は変更を伴わずに形成することを特徴とする。
【００１６】
本発明においては、ＩｎＡｌＡｓバッファ層が第一ＩｎＡｌＡｓバッファ層及び第二ＩｎＡｌＡｓバッファ層の二つから成る形態の他、更に第三或いは第四ＩｎＡｌＡｓバッファ層を含む形態をも含む。例えば、半絶縁性ＩｎＰ基板と、アンドープＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチャネル層と、少なくとも一部にｎ型ドーピングされたＩｎＡｌＡｓキャリア供給層とを含む電界効果トランジスタ用エピタキシャルウェハをＭＯＶＰＥ法にて製造する方法において、ＩｎＡｌＡｓバッファ層形成中にその形成温度、且つ／または形成に要するＶ族原料とＩＩＩ族原料の供給比（Ｖ／ＩＩＩ比）を、少なくとも一回以上変化させる製造方法や、ＩｎＡｌＡｓバッファ層形成中に、その形成温度を、形成に要するＶ族原料とＩＩＩ族原料の供給比（Ｖ／ＩＩＩ比）の変更と共に又は変更を伴わずに、少なくとも一回以上変化させる製造方法を含む。
【００１７】
請求項２の発明に係る電界効果トランジスタ用エピタキシャルウェハの製造方法は、半絶縁性ＩｎＰ基板と、アンドープＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチャネル層と、少なくとも一部にｎ型ドーピングされたＩｎＡｌＡｓキャリア供給層とを含む電界効果トランジスタ用エピタキシャルウェハをＭＯＶＰＥで製造する方法において、ＩｎＡｌＡｓバッファ層のうち、ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層を、温度が４８０℃以上６００℃以下で、且つ形成に要するＶ族原料とＩＩＩ族原料の供給比であるＶ／ＩＩＩ比が１以上３０以下の雰囲気で形成する第一の結晶成長プロセスと、これ以外のＩｎＡｌＡｓバッファ層部分である第二ＩｎＡｌＡｓバッファ層を、温度が６００℃より高く７００℃以下であり、且つＶ／ＩＩＩ比が３０より大きく２００以下である雰囲気で形成する第二の結晶成長プロセスと、を含むことを特徴とする。
【００１８】
この電界効果トランジスタ用エピタキシャルウェハの製造方法は、ＩｎＡｌＡｓバッファ層のうちＩｎＰ基板との界面付近部分を温度＝４８０〜６００℃の範囲、Ｖ／ＩＩＩ比＝１〜３０の範囲の雰囲気で形成する第一の結晶成長プロセスと、これ以外のＩｎＡｌＡｓバッファ層部分を温度＝６００〜７００℃の範囲（但し６００℃は含まない）、Ｖ／ＩＩＩ比＝３０〜２００の範囲（但し３０は含まない）の雰囲気で形成する第二の結晶成長プロセスと、を含んで成るものである。
【００１９】
請求項３の発明は、請求項２に記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、前記ＩｎＡｌＡｓバッファ層のうち、ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層の厚さが５０ｎｍ以下であることを特徴とする。
【００２０】
請求項４の発明は、請求項２又は３記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、前記ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層を形成する第一の結晶成長プロセスを、温度が４８０〜６００℃で、且つＶ／ＩＩＩ比が３〜１０の雰囲気で、より好ましくは温度が５２０〜５６０℃で、且つＶ／ＩＩＩ比が３〜１０である雰囲気で行い、前記ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層を形成することを特徴とする。
【００２１】
本発明は、ＩｎＡｌＡｓバッファ層のうち、ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層を形成する第一の結晶成長プロセスの雰囲気として、温度＝４８０〜６００℃、且つＶ／ＩＩＩ比＝３〜１０の雰囲気、より好ましくは温度＝５２０〜５６０℃、且つＶ／ＩＩＩ比＝３〜１０の雰囲気とするものである。
【００２２】
請求項５の発明は、請求項２又は３に記載の電界効果トランジスタ用エピタキシャルウェハの製造方法において、前記ＩｎＰ基板との界面付近部分以外の第二ＩｎＡｌＡｓバッファ層を形成する第二の結晶成長プロセスを、温度が６００℃より高く７００℃以下であり、且つＶ／ＩＩＩ比が３０〜２００の雰囲気で、より好ましくは温度が６４０〜６６０℃で、且つＶ／ＩＩＩ比が１００〜２００の雰囲気で行い、第二ＩｎＡｌＡｓバッファ層を形成することを特徴とする。
【００２３】
請求項６の発明に係る電界効果トランジスタ用エピタキシャルウェハは、請求項１〜５のいずれかに記載の電界効果トランジスタ用エピタキシャルウェハの製造方法によって形成したことを特徴とする。
【００２４】
＜作用＞
本発明は、半絶縁性ＩｎＰ基板と、アンドープＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチャネル層と、少なくとも一部にｎ型ドーピングされたＩｎＡｌＡｓキャリア供給層とを含む電界効果トランジスタ用エピタキシャルウェハをＭＯＶＰＥ法にて製造する工程において、ＩｎＡｌＡｓバッファ層形成中にその形成温度、且つ／または形成に要するＶ族原料とＩＩＩ族原料の供給比（Ｖ／ＩＩＩ比）を、少なくとも一回以上変化させる電界効果トランジスタ用エピタキシャルウェハの製造方法を提供するものである。
【００２５】
Ｎ．Ｐａｎ氏らの文献（非特許文献３）で述べられているように、ＭＯＶＰＥ法で半絶縁性ＩｎＰ基板と、アンドープＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチャネル層と、少なくとも一部にｎ型ドーピングされたＩｎＡｌＡｓキャリア供給層とを含む電界効果トランジスタ用エピタキシャルウェハの成長を行った場合、半絶縁性ＩｎＰ基板とアンドープＩｎＡｌＡｓバッファ層との界面において、キャリアの蓄積が発生することがわかっている。界面のキャリアの蓄積はドレインコンダクタンスの増加を引き起こし、ＨＥＭＴのピンチオフ特性を劣化させる。
【００２６】
上記問題点に関し、本発明者等が鋭意研究努力した結果、次のような知見を得た。すなわち、Ｎ．Ｐａｎ氏らは、界面バッファ層の抵抗値を高くするため、半絶縁性ＩｎＰ基板上に基板温度４７５℃の低温ＩｎＡｌＡｓバッファ層を７５ｎｍ形成し、その上に基板温度の６５０℃のＩｎＡｌＡｓバッファ層を３０ｎｍ形成している。しかし、本発明者等によれば、低温ＩｎＡｌＡｓバッファ層に高濃度の不純物が存在するという知見が得られた。このことから、低温ＩｎＡｌＡｓバッファ層を７５ｎｍも含むのは望ましくない。
【００２７】
そこで、本発明では低温ＩｎＡｌＡｓバッファ層の膜厚を５０ｎｍ以下にすることで、ＩｎＡｌＡｓバッファ層とＩｎＰ基板との界面におけるキャリアの蓄積を抑制し、更なるＨＥＭＴのピンチオフ特性の向上を図るものである。
【００２８】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２９】
図１は、本発明の実施形態に係るＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴのエピタキシャルウェハの構造を示したものである。ＩｎＰ基板１上に、膜厚２００ｎｍのＩｎＡｌＡｓバッファ層２を設け、その上に膜厚２５ｎｍのアンドープＩｎＧａＡｓチャネル層（動作層）３を設け、さらにその上に膜厚３ｎｍのアンドープＩｎＡｌＡｓスペーサ層４を介して、膜厚７ｎｍのＳｉドープｎ型ＩｎＡｌＡｓキャリア供給層（ドープ層）５を設けている。６はショットキー接合を形成する膜厚１０ｎｍのアンドープＩｎＡｌＡｓショットキーコンタクト層、７は酸化を防止しかつオーミック接合を形成する膜厚５０ｎｍのＳｉドープｎ型ＩｎＧａＡｓオーミックコンタクト層である。
【００３０】
本発明に従い、上記膜厚２００ｎｍのＩｎＡｌＡｓバッファ層２は、ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層２ａと、これ以外のＩｎＡｌＡｓバッファ層部分である第二ＩｎＡｌＡｓバッファ層２ｂとにより構成されている。
【００３１】
ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層２ａは、温度が４８０℃以上６００℃以下で且つ形成に要するＶ族原料とＩＩＩ族原料の供給比であるＶ／ＩＩＩ比が１以上３０以下の雰囲気の第一の結晶成長プロセスで形成される。また、ＩｎＰ基板との界面付近部分以外のＩｎＡｌＡｓバッファ層部分である第二ＩｎＡｌＡｓバッファ層２ｂは、温度が６００℃より高く７００℃以下であり、且つＶ／ＩＩＩ比が３０より大きく２００以下である雰囲気の第二の結晶成長プロセスで形成されている。そして、上記の第一ＩｎＡｌＡｓバッファ層２ａは、膜厚が５０ｎｍ以下（ここでは厚さ５ｎｍ）に形成される。また、第二ＩｎＡｌＡｓバッファ層２ｂの膜厚は、上記全体のバッファ層２の残余の厚さ、ここでは厚さ１９５ｎｍに形成される。
【００３２】
第一ＩｎＡｌＡｓバッファ層２ａの形成温度を４８０℃〜６００℃とするのは、この範囲において良質な結晶を得るためであり、好ましくは５２０〜５６０℃の範囲とするのがよい。第二ＩｎＡｌＡｓバッファ層２ｂ形成温度は、６００℃より高くするが、同様にあまり高くせず、７００℃以下に抑えることが好ましい。
【００３３】
【実施例】
［実施例１］
本発明の第一の実施例である、エピタキシャルウェハの製造方法を以下に説明する。
【００３４】
ＩｎＰ基板１を設置したＭＯＶＰＥ装置の反応容器内にホスフィン（ＰＨ３）を供給しながら、この反応容器内の基板部分の温度を室温から５６０℃まで上げる。基板部分の温度が５６０℃で安定したのを見計らって、ホスフィンの供給を止め、反応容器にトリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）及びアルシン（ＡｓＨ３）を、Ｖ族原料であるアルシンとＩＩＩ族原料であるトリメチルインジウムとトリメチルアルミニウムの和のモル比（Ｖ／ＩＩＩ比）がほぼ３となるような流量で供給する。このような容器内雰囲気を保った状態で、５ｎｍ相当のＩｎＡｌＡｓ層（第一ＩｎＡｌＡｓバッファ層２ａ）を形成する。
【００３５】
次にトリメチルインジウムとトリメチルアルミニウムの供給を一時停止し、任意の流量のアルシンを反応容器内に供給しつつ、容器内の基板部分の温度を５６０℃から６４０℃まで上げる。基板部分の温度が６４０℃で安定したのを見計らって、反応容器にトリメチルインジウム、トリメチルアルミニウム及びアルシンを、Ｖ族原料であるアルシンとＩＩＩ族原料であるトリメチルインジウムとトリメチルアルミニウムの和のモル比がほぼ１００となるような流量で供給する。このような容器内雰囲気を保った状態で、１９５ｎｍ相当のＩｎＡｌＡｓ層（第二ＩｎＡｌＡｓバッファ層２ｂ）を形成する。このような本発明の特徴であるアンドープＩｎＡｌＡｓバッファ層２の形成のシーケンスを図２に示す。
【００３６】
次に、反応炉内へのトリメチルアルミニウム供給を停止すると同時に、トリメチルガリウムを供給し、トリメチルインジウム、トリメチルガリウム及びアルシンを、Ｖ族原料であるアルシンとＩＩＩ族原料であるトリメチルインジウムとトリメチルアルミニウムの和のモル比がほぼ１００となるような流量で供給する。このような容器雰囲気を保った状態で、２５ｎｍ相当のＩｎＧａＡｓ層（アンドープＩｎＧａＡｓチャネル層３）を形成する。
【００３７】
その次に、反応炉内へのトリメチルガリウムの供給を停止すると同時に、トリメチルアルミニウムを供給し、トリメチルインジウム、トリメチルアルミニウム及びアルシンを、Ｖ族原料であるアルシンとＩＩＩ族原料であるトリメチルインジウムとトリメチルアルミニウムの和のモル比がほぼ１００となるような流量で供給する。このような容器雰囲気を保った状態で、３ｎｍ相当のＩｎＡｌＡｓ層（アンドープＩｎＡｌＡｓスペーサ層４）を形成する。
【００３８】
その次に、反応炉内へジシラン（Ｓｉ２Ｈ６）を供給し、トリメチルインジウム、トリメチルアルミニウム、アルシン及びジシランを、Ｖ族原料であるアルシンとＩＩＩ族原料であるトリメチルインジウムとトリメチルアルミニウムの和のモル比がほぼ２５０となるような流量で供給する。このような容器雰囲気を保った状態で、７ｎｍ相当のｎ型にドープされたＩｎＡｌＡｓ層（ｎ型ＩｎＡｌＡｓキャリア供給層５）を形成する。
【００３９】
その次に、反応炉内へのジシランの供給を停止し、トリメチルインジウム、トリメチルアルミニウム及びアルシンを、Ｖ族原料であるアルシンとＩＩＩ族原料であるトリメチルインジウムとトリメチルアルミニウムの和のモル比がほぼ１００となるような流量で供給する。このような容器雰囲気を保った状態で、１０ｎｍ相当のＩｎＡｌＡｓ層（アンドープＩｎＡｌＡｓショットキーコンタクト層６）を形成する。
【００４０】
そして最後に、反応炉内へのトリメチルアルミニウムの供給を停止すると同時に、トリメチルガリウム及びジシランを供給し、トリメチルインジウム、トリメチルガリウム、アルシン及びジシランを、Ｖ族原料であるアルシンとＩＩＩ族原料であるトリメチルインジウムとトリメチルアルミニウムの和のモル比がほぼ１００となるような流量で供給する。このような容器雰囲気を保った状態で、５０ｎｍ相当のｎ型にドープされたＩｎＧａＡｓ層（ｎ型ＩｎＧａＡｓオーミックコンタクト層７）を形成し、形成後反応炉内の基板部分の温度を６４０℃から室温まで降温する。
【００４１】
本実施例による以上のようなエピタキシャルウェハの製造方法により、アンドープＩｎＡｌＡｓバッファ層と半絶縁性ＩｎＰ基板界面のキャリアの蓄積を抑止して良好なピンチオフ特性をもつ電界効果トランジスタを得ることができた。
【００４２】
［実施例２］
本発明の特徴を、成長シーケンスが異なる二つのサンプルを比較した成長例により、以下に説明する。
【００４３】
図３は以下の試作例（実施例２と従来例）の一部であるＩｎＰ基板上に成長されたＩｎＡｌＡｓバッファ層を示す図であり、３１は半絶縁性ＩｎＰ基板、３２はアンドープＩｎＡｌＡｓバッファ層を示している。この構造を二つの異なった成長シーケンスで形成する実験を行ったのでその結果を述べる。
【００４４】
（従来例）
まず第一の試作例（従来例）の成長シーケンスを以下に示すが、これは従来法に基づくものである。ＩｎＰ基板３１を設置した反応容器内にホスフィンを供給しながら、この反応容器内の基板部分の温度を室温から６４０℃まで上げる。基板部分の温度が６４０℃で安定したのを見計らって、ホスフィンの供給を停止し、反応容器にトリメチルインジウム、トリメチルアルミニウム及びアルシンを、Ｖ族原料であるアルシンとＩＩＩ族原料であるトリメチルインジウムとトリメチルアルミニウムの和のモル比がほぼ１００となるような流量で供給する。このような容器内雰囲気を保った状態で、３μｍ相当のＩｎＡｌＡｓ層（アンドープＩｎＡｌＡｓバッファ層３２）を形成する。
【００４５】
（実施例２）
次に第二の試作例（実施例２）の成長シーケンスを以下に示すが、これは本発明によるものである。ＩｎＰ基板３１を設置した反応容器内にホスフィンを供給しながら、この反応容器内の基板部分の温度を室温から５６０℃まで上げる。基板部分の温度が５６０℃で安定したのを見計らって、ホスフィンの供給を止め、反応容器にトリメチルインジウム、トリメチルアルミニウム及びアルシンを、Ｖ族原料であるアルシンとＩＩＩ族原料であるトリメチルインジウムとトリメチルアルミニウムの和のモル比がほぼ３となるような流量で供給する。このような容器内雰囲気を保った状態で、５ｎｍ相当のＩｎＡｌＡｓ層（ＩｎＡｌＡｓバッファ層のうち、ＩｎＰ基板との界面付近部分の第一ＩｎＡｌＡｓバッファ層）を形成する。
【００４６】
次にトリメチルインジウムとトリメチルアルミニウムの供給を一時停止し、任意の流量のアルシンを反応容器内に供給しつつ、容器内の基板部分の温度を５６０℃から６４０℃まで上げる。基板部分の温度が６４０℃で安定したのを見計らって、反応容器にトリメチルインジウム、トリメチルアルミニウム及びアルシンを、Ｖ族原料であるアルシンとＩＩＩ族原料であるトリメチルインジウムとトリメチルアルミニウムの和のモル比がほぼ１００となるような流量で供給する。このような容器内雰囲気を保った状態で、３μｍ相当のＩｎＡｌＡｓ層（第一ＩｎＡｌＡｓバッファ層以外のＩｎＡｌＡｓバッファ層部分である第二ＩｎＡｌＡｓバッファ層）を形成する。
【００４７】
これら二種類の成長シーケンスで形成されたエピタキシャルウェハ中の縦方向のキャリア濃度分布を、Ｃ−Ｖ法により測定した。
【００４８】
図５は従来例の第一の成長シーケンスによるものであり、図４は実施例２の第二の成長シーケンスによるものである。なお、横軸は深さ（μｍ）、縦軸のキャリア濃度は例えば１．Ｅ＋１４で１×１０１４ｃｍ−３を表す。
【００４９】
図５より、従来法に基づく第一の成長シーケンスで形成したＩｎＡｌＡｓバッファ層とＩｎＰ基板界面には、キャリアの蓄積によるピークが存在している。一方、図４の本発明によるＩｎＡｌＡｓバッファ層とＩｎＰ基板界面には、キャリアの蓄積によるピークが存在しなかった。
【００５０】
すなわち本発明の半絶縁性ＩｎＰ基板と、アンドープＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチャネル層と、少なくとも一部にｎ型ドーピングされたＩｎＡｌＡｓキャリア供給層とを含む電界効果トランジスタ用エピタキシャルウェハ製造方法により、界面キャリア蓄積が抑制されて、良好なピンチオフ特性をもつ電界効果トランジスタを得ることができる。
【００５１】
【発明の効果】
以上説明したように本発明によれば、半絶縁性ＩｎＰ基板上に６００℃以下の低温により膜厚が５０ｎｍ以下の第一ＩｎＡｌＡｓバッファ層を形成した後、形成温度をより高くして、第二ＩｎＡｌＡｓバッファ層を、その形成に要するＶ族原料とＩＩＩ族原料の供給比であるＶ／ＩＩＩ比の変更と共に又は変更を伴わずに形成するので、半絶縁性ＩｎＰ基板とＩｎＡｌＡｓバッファ層との界面における界面キャリア蓄積が抑制されて、良好なピンチオフ特性をもつ電界効果トランジスタ用エピタキシャルウェハを得ることができる。また、本発明の格子整合系ＨＥＭＴエピタキシャルウェハによれば、良好なピンチオフ特性が得られ、且つバッファ層耐圧も向上することが出来る。
【図面の簡単な説明】
【図１】本発明における電界効果トランジスタ用エピタキシャルウェハの構成を示した図である。
【図２】本発明におけるアンドープＩｎＡｌＡｓバッファ層の形成温度ならびにＶ／ＩＩＩ比の成長シーケンスを示した図である。
【図３】本発明の実施例と従来例の説明に供するため、半絶縁性ＩｎＰ基板上に形成されたアンドープＩｎＡｌＡｓバッファ層の構造を示した図である。
【図４】本発明の実施例における成長シーケンスによって形成された、アンドープＩｎＡｌＡｓバッファ層のＣ−Ｖ測定の結果を示す図である。
【図５】従来例における成長シーケンスによって形成された、アンドープＩｎＡｌＡｓバッファ層のＣ−Ｖ測定の結果を示す図である。
【図６】従来の電界効果トランジスタ用エピタキシャルウェハの構造を示す図である。
【符号の説明】
１  半絶縁性ＩｎＰ基板
２  アンドープＩｎＡｌＡｓバッファ層
２ａ  第一ＩｎＡｌＡｓバッファ層
２ｂ  第二ＩｎＡｌＡｓバッファ層
３  アンドープＩｎＧａＡｓチャネル層
４  アンドープＩｎＡｌＡｓスペーサ層
５  ｎ型ＩｎＡｌＡｓキャリア供給層（ドープ層）
６  アンドープＩｎＡｌＡｓショットキーコンタクト層
７  ｎ型ＩｎＧａＡｓオーミックコンタクト層
【図１】
2004165485.tif 000003
【図２】
2004165485.tif 000004
【図３】
2004165485.tif 000005
【図４】
2004165485.tif 000006
【図５】
2004165485.tif 000007
【図６】
2004165485.tif 000008