(57)【要約】【課題】従来よりも大きな自発分極値を有する強誘電体膜をＭＯＣＶＤ法で形成することができる半導体装置とその製造方法を提供すること。【解決手段】シリコン（半導体）基板１の上方に下地絶縁膜１０ｂを形成する工程と、下地絶縁膜１０ｂ上にイリジウム層１５を形成する工程と、イリジウム層１５の表層を酸化する工程と、前記酸化されたイリジウム層１５上にＭＯＣＶＤ法により強誘電体膜１６を形成する工程と、強誘電体膜１６上に上部電極用導電層１７を形成する工程と、イリジウム層１５、強誘電体膜１６、及び上部電極用導電層１７をパターニングすることにより、イリジウム層１５を下部電極１５ａとし、強誘電体膜１６をキャパシタ強誘電体膜１６ａとし、上部電極用導電層１７を上部電極１７ａとする工程と、を有することを特徴とする半導体装置の製造方法による。【選択図】  図３
2004253627.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上方に形成された絶縁膜と、
下部電極、強誘電体膜、及び上部電極を前記絶縁膜上に順に形成してなる強誘電体キャパシタと、
を有し、
前記下部電極は、表層部分がアモルファス化したイリジウム層を最上層に有することを特徴とする半導体装置。
【請求項２】
前記イリジウム層は、前記アモルファス化した部分の下に多結晶のイリジウムを有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記強誘電体膜は、Ｐｂ（Ｚｒｘ，  Ｔｉ１−ｘ）Ｏ３（但し、ｘは０≦ｘ≦１を満たす実数）、ＰＬＺＴ、及びＰＣＳＬＺＴのいずれかにより構成されることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記強誘電体膜のＸ線回折光は（１１１）方向にピークを有することを特徴とする請求項３に記載の半導体装置。
【請求項５】
半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上にイリジウム層を形成する工程と、
前記イリジウム層の表層を酸化する工程と、
前記酸化されたイリジウム層上にＭＯＣＶＤ法により強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極用導電層を形成する工程と、
前記イリジウム層、前記強誘電体膜、及び前記上部電極用導電層をパターニングすることにより、前記イリジウム層を下部電極とし、前記強誘電体膜をキャパシタ強誘電体膜とし、前記上部電極用導電層を上部電極とする工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記イリジウム層の酸化により、該イリジウム層の表層部分に二酸化イリジウム層が形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記二酸化イリジウム層のＸ線回折光は（１１０）方向にピークを有することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記強誘電体膜を形成することにより前記（１１０）方向のピークが消失し、前記二酸化イリジウム層の全体がアモルファスイリジウム層となることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記イリジウム層の酸化は熱酸化により行われることを特徴とする請求項５乃至請求項８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記熱酸化は、酸素含有の常圧雰囲気中で行われることを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、強誘電体キャパシタを備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
電源を切っても情報が残存する不揮発性メモリには幾つかのタイプがあるが、中でもＦｅＲＡＭ  （Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）はその高速動作と低電圧動作とにより近年注目されている。
【０００３】
ＦｅＲＡＭは、下部電極、キャパシタ強誘電体膜、及び上部電極をこの順に積層してなる強誘電体キャパシタを備え、キャパシタ強誘電体膜の二つの分極方向をそれぞれ「０」、「１」に対応させることで情報を記憶する。「０」、「１」の分別は、キャパシタ強誘電体膜の分極量が大きい程容易となるが、そのためには良好な結晶性がキャパシタ強誘電体膜に要求される。
【０００４】
一般的に使用されるキャパシタ強誘電体膜としてはＰＺＴ（Ｐｂ（Ｚｒｘ，  Ｔｉ１−ｘ）Ｏ３）膜があり、このＰＺＴ膜は（００１）方向に分極する。従って、ＰＺＴ膜では、その配向を（００１）方向に揃えることにより自発分極を最大にできるが、通常は（００１）方向へ配向を揃えることはできず、代わりに（１１１）方向へ配向を揃えることにより自発分極を稼ぐのが一般的である。
【０００５】
ＰＺＴ膜の膜質はその成膜方法と下部電極の構成材料とに大きく依存するため、ＰＺＴの成膜方法と相性の良い下部電極を見つけることが重要となる。例えば、ＰＺＴ膜をスパッタ法により形成する場合は、Ｔｉ膜とＰｔ膜とをこの順に積層したＰｔ／Ｔｉ膜が下部電極として採用されている。この場合、Ｐｔ膜は、（１１１）方向に配向するように形成される。
【０００６】
このようなＰｔ／Ｔｉ下部電極によれば、スパッタで形成されたＰＺＴ膜に対して結晶化アニールを行う際、アニールの熱によってＴｉ膜中のＴｉ原子がＰｔ膜内でＰｔ結晶粒界に沿って拡散してＰｔ膜表面にまで達し、そのＴｉ原子がＰＺＴ膜中の酸素によって酸化されてＴｉＯ２核となる。
【０００７】
このＴｉＯ２核は、ＰＺＴ膜の初期成長核となると共に、ＰＺＴ膜の配向を（１１１）方向に揃える役割を果たすので、得られたＰＺＴは（１１１）方向に配向したＦｅＲＡＭに好適な膜となる。しかも、共に（１１１）方向に配向したＰｔ膜とＰＺＴ膜との格子定数が近いため、これらの膜の間に格子不整合が殆ど生じず、（１１１）方向の配向がＰＺＴ膜に現れやすくなる。
【０００８】
上記では、スパッタ法によりＰＺＴ膜を形成したが、この他にＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法でＰＺＴ膜を形成する方法も現在検討されている。ＭＯＣＶＤ法で形成したＰＺＴ膜は、スパッタ法で形成したものよりも高密度な結晶となるため、強誘電体キャパシタを微細化しても大きな残留分極量を確保することが可能となり、ＦｅＲＡＭの高集積化を推し進めることが可能となる。
【０００９】
ところが、上記のＰｔ／Ｔｉ下部電極上にＭＯＣＶＤ法によりＰＺＴ膜を形成すると、下部電極のＰｔとＭＯＣＶＤの雰囲気中のＰｂとが反応してリーク電流の大きなＰＺＴ膜しか得られず、また、下部電極に表面荒れが生じてしまう。
【００１０】
このような不都合を解消するため、Ｐｔと同じ白金族元素であるＩｒをＰｔに代えて使用し、Ｉｒ／Ｔｉ膜で下部電極を構成することも検討されている。
【００１１】
しかしながら、ＩｒはＰｔに比べて密でありグレインサイズも小さいため、下地のＴｉがＩｒ膜を拡散してＩｒ膜の表面に至ることができず、ＰＺＴの成長核となるべきＴｉＯ２核を形成することができない。更に、ＰＺＴ膜の配向を（１１１）方向にすべくＩｒ膜の配向を（１１１）方向に揃えても、（１１１）方向に配向したＩｒ膜の格子定数が（１１１）方向に配向したＰＺＴ膜のそれより小さいため二つの膜の間で格子定数のミスマッチが生じ、ＰＺＴ膜が（１００）方向やランダムな方向に成長してしまう。
【００１２】
これとは別の下部電極構造として、Ｉｒ膜の上にスパッタ法によりＩｒＯ２膜を形成し、得られたＩｒＯ２／Ｉｒを下部電極として使用することが特許文献１において提案されている。
【００１３】
また、公開はされていないが、特願２００１−２５２９７４においては、（１１１）方向に配向したＩｒ層と（２００）方向に配向したＩｒＯ２とをこの順に積層し、それらを下部電極として使用することが提案されている。
【００１４】
更に、特許文献２によると、単一金属元素で構成された電極では金属が結晶質となって電極表面に凹凸が生じ、これによりキャパシタ誘電体膜を薄膜化できない点が開示されている。この不都合を回避するために、特許文献２では、複数の金属からなる合金で電極を形成し、これにより電極を非晶質化してその表面の凹凸を小さくする点が開示されている。
【００１５】
【特許文献１】
特開２００２−１５１６５６号公報
【特許文献２】
特開平１１−３３０３８８号公報
【００１６】
【発明が解決しようとする課題】
ところが、特許文献１では、スパッタで形成されたＩｒＯ２膜が（１１０）方向に配向するため、ＩｒＯ２膜と（１１１）方向に配向したＰＺＴ膜との格子不整合が大きなり、ＰＺＴ膜が（１０１）方向、（１１０）方向、又はランダムに配向して、ＰＺＴ膜の残留分極量が小さくなってしまう。
【００１７】
また、特願２００１−２５２９７４では、ＩｒＯ２／Ｉｒ下部電極のＩｒＯ２膜を（２００）に配向させることにより、（１１１）方向に配向したＰＺＴ膜とＩｒＯ２膜との格子定数の差を小さくしているが、ＩｒＯ２膜の配向をこのように制御するのは非常に難しい。そのため、（２００）以外の配向、例えば（１１０）方向等の配向がＩｒＯ２膜内に現れる可能性が高くなり、ＰＺＴ膜の配向が（１１１）方向に支配的であっても別方向の配向がＰＺＴ膜に形成され、結果的にＰＺＴ膜の自発分極値が低下してしまう。
【００１８】
本発明の目的は、従来よりも大きな自発分極値を有する強誘電体膜をＭＯＣＶＤ法で形成することができる半導体装置とその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板と、前記半導体基板の上方に形成された絶縁膜と、下部電極、強誘電体膜、及び上部電極を前記絶縁膜上に順に形成してなる強誘電体キャパシタと、を有し、前記下部電極は、表層部分がアモルファス化したイリジウム層を最上層に有する半導体装置が提供される。
【００２０】
また、本発明の別の観点によれば、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜上にイリジウム層を形成する工程と、前記イリジウム層の表層を酸化する工程と、前記酸化されたイリジウム層上にＭＯＣＶＤ法により強誘電体膜を形成する工程と、前記強誘電体膜上に上部電極用導電層を形成する工程と、前記イリジウム層、前記強誘電体膜、及び前記上部電極用導電層をパターニングすることにより、前記イリジウム層を下部電極とし、前記強誘電体膜をキャパシタ強誘電体膜とし、前記上部電極用導電層を上部電極とする工程と、を有する半導体装置の製造方法が提供される。
【００２１】
次に、本発明の作用について説明する。
【００２２】
本発明によれば、イリジウム層の表層を酸化して二酸化イリジウム層を形成し、その上にＭＯＣＶＤ法により強誘電体膜を形成するので、ＭＯＣＶＤの成膜雰囲気中に含まれる金属元素が二酸化イリジウム層から供給される酸素によって酸化されて金属酸化物が生成され、その金属酸化物によって特定方向の配向が強誘電体膜に誘起される。
【００２３】
しかも、二酸化イリジウム層は、強誘電体膜の成膜終了時にはその中の酸素が全て無くなってアモルファスイリジウム層へと変化し、このアモルファスイリジウム層が強誘電体膜とイリジウム層との格子不整合を緩衝する緩衝層として機能するので、特定方向以外の配向が強誘電体膜に現れるのが防止され、強誘電体膜の自発分極が大きくなる。
【００２４】
なお、強誘電体膜としてＰｂ（Ｚｒｘ，  Ｔｉ１−ｘ）Ｏ３（但し、ｘは０≦ｘ≦１を満たす実数）  、ＰＬＺＴ、及びＰＣＳＬＺＴのいずれかにより構成される膜を形成する場合は、上記の金属酸化物としてＴｉＯ２が生成され、このＴｉＯ２により（１１１）方向の配向が強誘電体膜に誘起される。
【００２５】
また、イリジウム層の酸化を熱酸化により行うと、イリジウム層の表面からある程度の深さまで酸化が行われると酸化速度が遅くなるので、二酸化イリジウム層の膜厚を時間によって容易に制御することが可能となる。
【００２６】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
【００２７】
図１〜図６は、本発明の実施形態に係る半導体装置の形成工程を示す断面図である。以下では、強誘電体キャパシタの直下に導電性プラグが形成されるスタック型のＦｅＲＡＭを例にしながら説明するが、本発明はこれに限定されず、プレーナ型のＦｅＲＡＭにも適用することができる。
【００２８】
まず、図１（ａ）に示す断面構造を形成するまでの工程を説明する。
【００２９】
図１（ａ）に示すように、ｎ型又はｐ型のシリコン（半導体）基板１のトランジスタ形成領域の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、素子分離用溝の中に酸化シリコン（ＳｉＯ２）を埋め込んで素子分離絶縁膜２を形成する。そのような構造の素子分離絶縁膜２は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）と呼ばれる。なお、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法により形成した絶縁膜を素子分離絶縁膜として採用してもよい。
【００３０】
続いて、シリコン基板１のトランジスタ形成領域にｐ型不純物を導入してｐウェル１ａを形成する。さらに、シリコン基板１のトランジスタ形成領域表面を熱酸化して、ゲート絶縁膜３となるシリコン酸化膜を形成する。
【００３１】
次に、シリコン基板１の上側全面に非晶質又は多結晶のファスシリコン膜及びタングステンシリサイド膜を順次形成し、これらのシリコン膜及びタングステンシリサイド膜をフォトリソグラフィー法によりパターニングして、ゲート電極４ａ，４ｂを形成する。
【００３２】
なお、１つのｐウェル１ａ上には２つのゲート電極４ａ，４ｂが並列に形成され、それらのゲート電極４ａ，４ｂはワード線の一部を構成する。
【００３３】
次に、ｐウェル１ａのうちゲート電極４ａ，４ｂの両側にｎ型不純物をイオン注入してソース／ドレインとなる第１〜第３のｎ型不純物拡散領域５ａ〜５ｃを形成する。
【００３４】
さらに、ＣＶＤ法により絶縁膜、例えば酸化シリコン（ＳｉＯ２）膜をシリコン基板１の全面に形成した後に、その絶縁膜をエッチバックしてゲート電極４ａ，４ｂの両側部分に絶縁性のサイドウォールスペーサ６として残す。
【００３５】
続いて、ゲート電極４ａ，４ｂとサイドウォールスペーサ６をマスクに使用して、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃに再びｎ型不純物をイオン注入することにより、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃをＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造にする。
【００３６】
なお、１つのトランジスタ形成領域における２つのゲート電極４ａ，４ｂの間の第１のｎ型不純物拡散領域５ａはビット線に電気的に接続され、トランジスタ形成領域の両端側の第２、第３のｎ型不純物拡散領域５ｂ，５ｃはキャパシタの下部電極に電気的に接続される。
【００３７】
以上の工程により、ｐウェル１ａにはゲート電極４ａ，４ｂとＬＤＤ構造のｎ型不純物拡散層５ａ〜５ｃを有する２つのＭＯＳトランジスタＴ１，Ｔ２が形成される。
【００３８】
次に、ＭＯＳトランジスタＴ１，Ｔ２を覆うカバー絶縁膜７として約２００ｎｍの厚さの酸窒化シリコン（ＳｉＯＮ）膜をプラズマＣＶＤ法によりシリコン基板１の全面に形成する。その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、膜厚１．０μｍ程度の酸化シリコン（ＳｉＯ２）を第１層間絶縁膜８としてカバー膜７の上に形成する。
【００３９】
続いて、第１層間絶縁膜８の緻密化処理として、例えば常圧の窒素雰囲気中で第１層間絶縁膜８を７００℃の温度で３０分間熱処理する。その後に、第１層間絶縁膜８の上面を化学機械研磨（ＣＭＰ）法により平坦化する。
【００４０】
次に、図１（ｂ）に示す構造を形成するまでの工程を説明する。
【００４１】
まず、フォトリソグラフィー法によりカバー絶縁膜７と第１層間絶縁膜８をパターニングして、第１の不純物拡散領域５ａに到達する深さの第１のコンタクトホール８ａを形成する。その後、第１層間絶縁膜８上面とコンタクトホール８ａ内面に、グルー膜として膜厚３０ｎｍのチタン（Ｔｉ）膜と膜厚５０ｎｍの窒化チタン（ＴｉＮ）膜をスパッタ法により順に形成する。さらに、ＷＦ６を用いるＣＶＤ法によってタングステン（Ｗ）膜をＴｉＮ膜上に成長して第１のコンタクトホール８ａ内を完全に埋め込む。
【００４２】
続いて、Ｗ膜、ＴｉＮ膜及びＴｉ膜をＣＭＰ法により研磨して第１層間絶縁膜８の上面上から除去する。第１のコンタクトホール８ａ内に残されたタングステン膜、ＴｉＮ膜及びＴｉ膜は第１導電性プラグ９として使用される。
【００４３】
その後に、図１（ｃ）に示すように、第１層間絶縁膜８上と第１導電性プラグ９上に、膜厚１００ｎｍの窒化シリコン（Ｓｉ３Ｎ４）よりなる酸化防止絶縁膜１０ａと膜厚１００ｎｍのＳｉＯ２よりなる下地絶縁膜１０ｂをプラズマＣＶＤ法により順に形成する。そのＳｉＯ２膜はＴＥＯＳを用いてプラズマＣＶＤにより成長される。酸化防止絶縁膜１０ａは、後のアニール等による熱処理の際にプラグ９が異常酸化してコンタクト不良を起こさないようにするために形成され、その膜厚を例えば７０ｎｍ以上にすることが望ましい。
【００４４】
次に、図２（ａ）に示すように、レジストパターン（不図示）を用いて酸化防止絶縁膜１０ａ、下地絶縁膜１０ｂ及び第１層間絶縁膜８をエッチングすることにより、第２及び第３の不純物拡散領域５ｂ，５ｃの上に第２及び第３のコンタクトホール８ｂ，８ｃを形成する。
【００４５】
さらに、下地絶縁膜１０ｂ上面と第２、第３のコンタクトホール８ｂ，８ｃ内面に、グルー膜として膜厚３０ｎｍのＴｉ膜と膜厚５０ｎｍのＴｉＮ膜をスパッタ法により順に形成する。その後に、ＣＶＤ法によりＷ膜をＴｉＮ膜上に成長して第２、第３のコンタクトホール８ｂ，８ｃ内を完全に埋め込む。
【００４６】
続いて、図２（ｂ）に示すように、Ｗ膜、ＴｉＮ膜及びＴｉ膜をＣＭＰ法により研磨して下地絶縁膜１０ｂの上面上から除去する。これにより第２、第３のコンタクトホール８ｂ，８ｃ内に残されたタングステン膜、ＴｉＮ膜及びＴｉ膜をそれぞれ第２、第３導電性プラグ１１ａ，１１ｂとする。
【００４７】
次に、図２（ｃ）に示す構造を得るまでの工程について説明する。
【００４８】
まず、不図示のスパッタチャンバ内にシリコン基板１を容れて基板温度を５５０℃に保持し、流量が１９９ｓｃｃｍのＡｒガスをスパッタガスとしてそのチャンバ内に導入すると共に、不図示の真空ポンプでチャンバ内を排気してチャンバ内の圧力を約７．５×１０−４Ｔｏｒｒに保持する。その後、イリジウム（Ｉｒ）のターゲット（不図示）に０．３ｋＷのＤＣパワーを３５０秒間印加することにより、第２、第３導電性プラグ１１ａ，１１ｂ上と下地絶縁膜１０ｂ上に厚さが約１５０ｎｍのイリジウム層１５を形成する。このイリジウム層１５は多結晶構造を有し、その各グレインのイリジウム層１５表面における配向は（１１１）方向となる。
【００４９】
なお、イリジウム層１５の形成方法はスパッタ法に限定されず、ＭＯＤ  （Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｄｅｐｏｓｉｔｉｏｎ）法、ゾルゲル法、又はＣＶＤ法によりイリジウム層１５を形成してもよい。
【００５０】
その後に、図３（ａ）に示すように、不図示の横型電気炉内にシリコン基板１を容れて基板温度を５００℃〜６５０℃、例えば６５０℃に保持し、１００％のＯ２を６ｓｌｍの流量で炉内に流しながら常圧下でイリジウム層１５の表層を熱酸化する。これにより、表面からの深さが１０ｎｍ以下にあるイリジウム層１５の表層部分が酸化され、厚さ１０ｎｍの二酸化イリジウム（ＩｒＯ２）層１５ｂが形成される。これより厚い二酸化イリジウム層１５ｂを形成しようとすると、酸化に長時間を要するので、二酸化イリジウム層１５ｂの膜厚は１０ｎｍに留めておくのが好ましい。
【００５１】
なお、熱酸化の際の温度の上限を６５０℃としたのは、これより高い温度ではイリジウムがＩｒＯ４となって揮発してしまうためである。また、温度の下限を５００℃としたのは、これよりも低い温度だと酸化に長時間を要し、ＦｅＲＡＭの製造工程のスループットが低下して好ましくないためである。
【００５２】
このような熱酸化によれば、イリジウム層１５の表面からある程度の深さまで酸化が行われると酸化速度が遅くなるので、二酸化イリジウム層１５ｂの膜厚は時間によって容易に制御される。
【００５３】
また、熱酸化で形成された二酸化イリジウム層１５ｂの配向は主に（１１０）配向となるが、本実施形態ではその配向の向きは重要ではなく、無配向であってもよい。
【００５４】
なお、上記の熱酸化用の処理装置としては、横型電気炉の他に、縦型電気炉、ホットプレート、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）を使用してもよい。更に、酸化雰囲気も上記に限定されず、アルゴン（Ａｒ）等の不活性ガスが添加された酸素雰囲気中で二酸化イリジウム層１５ｂを形成してもよい。
【００５５】
次に、図３（ｂ）に示す構造を得るまでの工程について説明する。
【００５６】
まず、不図示のＭＯＣＶＤ（有機金属ＣＶＤ）用のリアクタ内に基板１を容れて基板温度を６２０℃に保持する。
【００５７】
その後、鉛（Ｐｂ）供給用の有機ソースとしてＰｂ（ｔｈｄ）２（Ｐｂ（Ｃ１１Ｈ１９Ｏ２）２）をＴＨＦ（Ｔｅｔｒａ  Ｈｙｄｒｏ  Ｆｕｒａｎ：  Ｃ４Ｈ８Ｏ）液に０．３ｍｏｌ／ｌの濃度で溶解させたものを０．３２ｍｌ／ｍｉｎの流量で気化器（不図示）に導入する。また、ジルコニウム（Ｚｒ）供給用の有機ソースとしてＺｒ（ＤＭＨＤ）４（Ｚｒ（Ｃ９Ｈ１５Ｏ２）４）をＴＨＦ液に０．３ｍｏｌ／ｌの濃度で溶解させたものを使用し、それを０．２ｍｌ／ｍｉｎの流量で気化器に導入する。更に、チタン（Ｔｉ）供給用のソースとしてＴｉ（Ｏ−ｉＰｒ）２（ｔｈｄ）２（Ｔｉ（Ｃ３Ｈ７Ｏ）２（Ｃ１１Ｈ１９Ｏ２）２）をＴＨＦ液に０．３ｍｏｌ／ｌの濃度で溶解させたものを使用し、それを０．２ｍｌ／ｍｉｎの流量で気化器に導入する。
【００５８】
気化器は約２６０℃の温度に加熱されており、上述の各有機ソースは気化器内で気化する。気化した各有機ソースは、気化器において流量が２５００ｓｃｃｍの酸素と混合された後、リアクタ上部のシャワーヘッドに導入されて一様な流れとなり、シャワーヘッドと対向して載置されたシリコン基板１に向けて均一に噴射される。なお、リアクタ内における酸素の分圧は例えば５Ｔｏｒｒに保持される。
【００５９】
このような状態を４２０秒間維持すると、二酸化イリジウム層１５ｂがアモルファスイリジウム層１５ｃに変化すると共に、厚さ１２０ｎｍのＰＺＴ膜がそのアモルファスイリジウム層１５ｃ上に強誘電体膜１６として形成される。二酸化イリジウム層がアモルファス化する理由については後述する。
【００６０】
なお、ＰＺＴ強誘電体膜１６の組成比はＰｂ（Ｚｒｘ，  Ｔｉ１−ｘ）Ｏ３（０≦ｘ≦１）中のｘの値によって定まるが、この値は各有機ソースの混合比によって制御することが可能であり、特に限定されるものではない。
【００６１】
次に、図４（ａ）に示す構造を得るまでの工程について説明する。
【００６２】
まず、強誘電体膜１６の上に、上部電極用導電層１７として例えば膜厚２００ｎｍの二酸化イリジウムをスパッタ法により形成する。
【００６３】
その後、上部電極用導電層１７上に、ハードマスク１８としてＴｉＮ膜とＳｉＯ２膜を順に形成する。そのハードマスク１８は、フォトリソグラフィー法により第２及び第３導電性プラグ１１ａ，１１ｂの上方にキャパシタ平面形状となるようにパターニングされる。
【００６４】
次に、図４（ｂ）に示すように、ハードマスク１８に覆われない領域の上部電極用導電層１７、強誘電体膜１６、アモルファスイリジウム層１５ｃ、及びイリジウム層１５を順次エッチングする。この場合、強誘電体膜１６は、塩素とアルゴンを含む雰囲気中でスパッタ反応によりエッチングされる。また、上部電極用導電層１７、アモルファスイリジウム層１５ｃ、及びイリジウム層１５は、臭素（Ｂｒ２）導入雰囲気中、Ｂｒを含む雰囲気中、又はＨＢｒと酸素のみを導入した雰囲気中でスパッタ反応によりエッチングされる。
【００６５】
以上により、下地絶縁膜１０ｂの上には、イリジウム層１５及びアモルファスイリジウム層１５ｃよりなる下部電極１５ａと、強誘電体膜１６よりなるキャパシタ強誘電体膜１６ａと、上部電極用導電層１７よりなる上部電極１７ａとが形成され、これらにより強誘電体キャパシタＱが構成される。
【００６６】
そして、トランジスタ形成領域において、１つの下部電極１５ａは第２導電性プラグ１１ａを介して第２不純物拡散領域５ｂに電気的に接続され、また、別の下部電極１５ａは第３導電性プラグ１１ｂを介して第３不純物拡散領域５ｃに電気的に接続される。
【００６７】
その後に、ハードマスク１８を除去する。
【００６８】
続いて、エッチングによる強誘電体膜１６のダメージを回復するために、回復アニールを行う。この場合の回復アニールは、例えば、基板温度５５０℃、６０分間の条件で酸素雰囲気中で行われる。
【００６９】
次に、図５（ａ）に示すように、強誘電体キャパシタＱを覆う保護膜１９として膜厚５０ｎｍのＰＺＴ膜をスパッタにより下地絶縁膜１０ｂの上に形成した後に、酸素雰囲気中で６５０℃で６０分間の条件でキャパシタＱをアニールする。この保護膜１９は、プロセスダメージからキャパシタＱを保護するものであって、ＰＺＴ膜の他、アルミナ膜を成膜してもよい。
【００７０】
その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、第２層間絶縁膜２０として膜厚１．０μｍ程度の酸化シリコン（ＳｉＯ２）を保護膜１９上に形成する。さらに、第２層間絶縁膜２０の上面をＣＭＰ法により平坦化する。この例では、ＣＭＰ後の第２層間絶縁膜２０の残りの膜厚は、キャパシタＱの上部電極１７ａ上で３００ｎｍ程度とする。
【００７１】
次に、レジストマスク（不図示）を用いて、図５（ｂ）に示すように、第２層間絶縁膜２０、保護膜１９、酸化防止絶縁膜１０ａ及び下地絶縁膜１０ｂをエッチングすることにより第１導電プラグ９の上にホール２０ａを形成する。
【００７２】
さらに、ホール２０ａ内と第２層間絶縁膜２０上に、グルー膜として膜厚５０ｎｍのＴｉＮ膜をスパッタ法により形成する。さらに、ＣＶＤ法によりＷ膜をグルー層上に成長するとともにホール２０ａ内を完全に埋め込む。
【００７３】
続いて、Ｗ膜及びＴｉＮ膜をＣＭＰ法により研磨して第２層間絶縁膜２０の上面上から除去する。そして、ホール２０ａ内に残されたタングステン膜及びグルー層を、第４導電性プラグ２１とする。この第４導電性プラグ２１は、第１導電性プラグ９を介して第１不純物拡散領域５ａに電気的に接続される。
【００７４】
次に、図６に示す構造を形成するまでの工程を説明する。
【００７５】
まず、第４導電性プラグ２１上と第２層間絶縁膜２０上に、第２の酸化防止膜（不図示）としてＳｉＯＮ膜をＣＶＤ法により形成する。さらに、第２の酸化防止膜と第２層間絶縁膜２０をフォトリソグラフィー法によりパターニングしてキャパシタＱの上部電極１７ａ上にコンタクトホール２０ｂを形成する。
【００７６】
コンタクトホール２０ｂを形成することによりダメージを受けた強誘電体キャパシタＱはアニールによって回復される。そのアニールは、例えば酸素雰囲気中で基板温度５５０℃として６０分間行われる。
【００７７】
その後に、第２層間絶縁膜２０上に形成された酸化防止膜をエッチバックによって除去するとともに、第４導電性プラグ２１の表面を露出させる。
【００７８】
次に、強誘電体キャパシタＱの上部電極１７ａ上のコンタクトホール２０ｂ内と第２層間絶縁膜２０の上に多層金属膜を形成する。その後に、多層金属膜をパターニングすることにより、コンタクトホール２０ｂを通して上部電極１７ａに接続される一層目金属配線２１ａと第４導電性プラグ２１に接続される導電性パッド２１ｂを形成する。その多層金属膜として、例えば、膜厚６０ｎｍのＴｉ、膜厚３０ｎｍのＴｉＮ、膜厚４００ｎｍのＡｌ−Ｃｕ、膜厚５ｎｍのＴｉ、及び膜７０ｎｍのＴｉＮを順に形成した構造を採用する。
【００７９】
なお、多層金属膜のパターニング方法として、多層金属膜の上に反射防止膜を形成し、さらに反射防止膜上にレジストを塗布した後に、レジストを露光、現像して配線形状等のレジストパターンを形成し、そのレジパターンを用いて反射防止膜と多層金属膜をエッチングする方法を採用する。
【００８０】
この後は、第２層間絶縁膜２０、一層目金属配線２１ａ、及び導電性パッド２１ｂの上に第３層間絶縁膜（不図示）を形成し、第４導電性プラグ２１と電気的に接続される第５導電性プラグをその第３層間絶縁膜のホール内に形成するが、その詳細は省略する。
【００８１】
上記した本実施形態によれば、イリジウム層１５の表面を酸化して二酸化イリジウム層１５ｂを形成した後、その上にＭＯＣＶＤ法によりＰＺＴ強誘電体膜１６を形成する工程を採用している。本願発明者は、このＰＺＴ強誘電体膜１６の成膜メカニズムとその特性を明らかにするため、次のような実験を行った。図７〜図８は、その実験において使用されたＰＺＴ強誘電体膜のサンプルの形成工程について示す断面図である。
【００８２】
この実験においては、図７（ａ）に示すように、不図示のスパッタチャンバ内にシリコン基板３０を容れて基板温度を５５０℃に保持し、流量が１９９ｓｃｃｍのＡｒガスをスパッタガスとしてそのチャンバ内に導入すると共に、不図示の真空ポンプでチャンバ内を排気してチャンバ内の圧力を約７．５×１０−４Ｔｏｒｒに保持した。その後、イリジウム（Ｉｒ）のターゲット（不図示）に０．３ｋＷのＤＣパワーを３５０秒間印加することにより、厚さが１５０ｎｍのイリジウム層３１をシリコン基板３０上に形成した。このイリジウム層３１は多結晶構造を呈し、その各グレインの配向は（１１１）方向となる。
【００８３】
その後に、図７（ｂ）に示すように、不図示の横型電気炉内にシリコン基板３０を容れて基板温度を６５０℃に保持し、Ｏ２が１００％の常圧雰囲気中でイリジウム層３１の表面を熱酸化して厚さ１０ｎｍの二酸化イリジウム層３１ａを形成した。
【００８４】
続いて、不図示のＭＯＣＶＤ用のリアクタ内にシリコン基板３０を容れて基板温度を６２０℃に保持した。そして、Ｐｂ（ｔｈｄ）２をＴＨＦ液に溶解させたものを０．３２ｍｌ／ｍｉｎ、Ｚｒ（ＤＭＨＤ）４をＴＨＦ液に溶解させたものを０．２ｍｌ／ｍｉｎ、及びＴｉ（Ｏ−ｉＰｒ）２（ｔｈｄ）２をＴＨＦ液に溶解させたものを０．２ｍｌ／ｍｉｎの流量でそれぞれ２６０℃に加熱された気化器（不図示）に導入した。なお、これらの有機ソースの濃度は上記したのと同様である。
【００８５】
気化器で気化した上述の各有機ソースは、気化器内において流量が２５００ｓｃｃｍの酸素と混合された後、リアクタ上部のシャワーヘッドに導入されて一様な流れとされ、シャワーヘッドと対向して載置されたシリコン基板３０に向けて均一に噴射された。なお、リアクタ内の酸素の分圧は５Ｔｏｒｒに保持された。
【００８６】
これにより、リアクタ内はＰＺＴの成膜雰囲気となるが、その雰囲気中に含まれるチタン（Ｔｉ）は、雰囲気中の他の元素よりも酸化され易い。
【００８７】
そのため、図７（ｃ）に示すように、ＰＺＴ膜形成の初期において雰囲気中のチタンが二酸化イリジウム層３１ａ中の酸素によって酸化され、二酸化イリジウム層３１ａ上にＴｉＯ２核３３として析出する。
【００８８】
初期の段階においては、結晶化されたＰＺＴが成長することはなく、極薄い未結晶ＰＺＴ膜３２が二酸化イリジウム層３１ａ上に形成されるのみであり、二酸化イリジウム層３１ａ内にも酸素が未だ残留する。
【００８９】
ところが、或る程度時間が経過すると、酸素の供給源であった二酸化イリジウム層３１ａの厚さが１０ｎｍと薄いので、その中から酸素が完全に抜けてしまう。その結果、図８（ａ）に示すように、二酸化イリジウム層３１ａがアモルファスイリジウム層３１ｂへと変化し、このアモルファスイリジウム層３１ｂとイリジウム層３１とで構成される下部電極３１ｃが得られる。また、これと共に、ＴｉＯ２核３３が結晶の成長核となって未結晶化ＰＺＴ膜３２の結晶化が開始し、ＰＺＴ結晶粒３２ａがアモルファスイリジウム層３１ｂ上に成長する。
【００９０】
このＰＺＴ結晶粒３２ａにはＴｉＯ２核３３の作用によって（１１１）方向の配向が誘起されるので、ＰＺＴ結晶粒３２ａの成長を更に進めて得られた図８（ｂ）のＰＺＴ膜３２ｂの配向も（１１１）方向が支配的となる。しかも、アモルファスイリジウム層３１ｂが緩衝層として機能するので、（１１１）イリジウム層３１と（１１１）ＰＺＴ膜３２ｂとの格子不整合が緩和され、（１１１）以外の配向がＰＺＴ膜３２ｂに現れるのが防止される。
【００９１】
図９は、このＰＺＴ膜３２ｂの成膜前後における二酸化イリジウム層３１ａの結晶構造をＸＲＤ（Ｘ  Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）により調査して得られたグラフである。図９の横軸におけるθは、試料表面に対するＸ線の入射を示し、縦軸は、Ｘ線の回折光を任意単位で表したものである。
【００９２】
これに示されるように、ＰＺＴ膜３２ｂの成膜前においては（１１０）方向の回折強度にピークが現れているので、二酸化イリジウム層３１ａの配向が（１１０）方向であることが理解される。
【００９３】
一方、ＰＺＴ膜３２ｂの成膜後においては（１１０）方向のピークが観測されない。これは、二酸化イリジウム層３１ａから酸素が抜け、二酸化イリジウム層３１ａが全てアモルファスイリジウム層３１ｂに変化したことを示す。
【００９４】
なお、二酸化イリジウム層３１ａがアモルファス状態に変化したことについては、図１２（ａ）、（ｂ）を比較しても理解することができる。図１２（ａ）、（ｂ）は、イリジウム層３１とＰＺＴ膜３２ｂとの界面近傍の電子顕微鏡写真を基にして描いた断面図であり、図１２（ａ）は二酸化イリジウム層３１ａを形成しない場合を示し、図１２（ｂ）はそれを熱酸化により形成した場合を示す。
【００９５】
両者を比較すると、二酸化イリジウム層３１ａを形成しない場合（図１２（ａ））では、イリジウム層３１とＰＺＴ膜３２ｂとの界面がはっきりしており、イリジウム層３１の表層にアモルファス層が存在しないことが理解されるのに対し、二酸化イリジウム層３１ａを形成する場合（図１２（ｂ））はその界面がぼやけており、イリジウム層３１の表層にアモルファスイリジウム層３１ｂが形成されているのが理解される。
【００９６】
図１０は、上記のＰＺＴ膜３２ｂと、従来例に係る下部電極上に形成されたＰＺＴ膜のそれぞれの結晶構造をＸＲＤにより調査して得られたグラフである。図１０の縦軸と横軸の意味は、図９のそれと同じなので、その説明は省略する。
【００９７】
図１０において、従来例１とは、スパッタ法で形成された単層のイリジウム層よりなる下部電極上に上記と同様のＰＺＴ膜をＭＯＣＶＤ法で形成した場合を示し、従来例２とは、そのイリジウム層上に二酸化イリジウム層をスパッタ法により形成してなる下部電極上に従来例１と同じＰＺＴ膜をＭＯＣＶＤ法で形成した場合を示す。
【００９８】
図１０に示すように、本実施形態のＰＺＴ膜３２ｂは（１１１）方向に配向しているので、大きな自発分極値を期待できる。
【００９９】
一方、従来例１のＰＺＴ膜では、ＰＺＴの分極方向である（００１）方向に垂直な（１００）方向に配向しているので、大きな自発分極値を期待することはできない。
【０１００】
また、従来例２のＰＺＴ膜に至っては、特定の方向への配向すら有しておらず、ランダム配向となってしまっている。
【０１０１】
図１１は、図１０の三つのサンプルの各ＰＺＴ膜上に二酸化イリジウム層よりなる上部電極を形成し、この上部電極、ＰＺＴ膜、及び下部電極で構成される強誘電体キャパシタの自発分極を測定して得られたグラフである。図１１の横軸は、上部電極と下部電極との間の電位差を示し、縦軸は、その電位差を与えたときのキャパシタの自発分極を示す。
【０１０２】
図１１に示すように、電圧が１Ｖ以上の範囲においては、本発明の強誘電体キャパシタの自発分極が従来例よりも格段に大きくなる。これは、ＰＺＴの分極方向が（００１）方向であり、この分極方向に０でない成分を有する（１１１）方向に本発明のＰＺＴ膜３２ｂが配向しているためである。
【０１０３】
これらの実験結果によって、イリジウム層の表層を酸化して得られた二酸化イリジウム層上にＭＯＣＶＤ法でＰＺＴ強誘電体膜を形成することによりそのＰＺＴ強誘電体膜の（１１１）方向の配向強度が強められ、強誘電体キャパシタの自発分極が従来よりも大きくなることが確認することができた。
【０１０４】
ＭＯＣＶＤ法で成膜されたＰＺＴ膜は、スパッタ法等の他の方法で成膜したＰＺＴ膜と比較して高密度であるため、既述のようなスタック型のＦｅＲＡＭに本発明を適用することで、ＦｅＲＡＭの高集積化を更に推し進めることができる。
【０１０５】
以上、本発明の実施の形態について詳細に説明したが、本発明は上記に限定されない。例えば、上記のＰＺＴに代えて、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）やこれにＣａ（カルシウム）とＳｒ（ストロンチウム）を添加したＰＣＳＬＺＴ等で強誘電体膜を構成してもよい。
以下に、本発明の特徴を付記する。
【０１０６】
（付記１）  半導体基板と、
前記半導体基板の上方に形成された絶縁膜と、
下部電極、強誘電体膜、及び上部電極を前記絶縁膜上に順に形成してなる強誘電体キャパシタと、
を有し、
前記下部電極は、表層部分がアモルファス化したイリジウム層を最上層に有することを特徴とする半導体装置。
【０１０７】
（付記２）  前記イリジウム層は、前記アモルファス化した部分の下に多結晶のイリジウムを有することを特徴とする付記１に記載の半導体装置。
【０１０８】
（付記３）  前記イリジウム層のアモルファス化した部分は、該イリジウム層の表面から１０ｎｍ以内の深さに形成されることを特徴とする付記１又は付記２に記載の半導体装置。
【０１０９】
（付記４）  前記強誘電体膜は、Ｐｂ（Ｚｒｘ，  Ｔｉ１−ｘ）Ｏ３（但し、ｘは０≦ｘ≦１を満たす実数）、ＰＬＺＴ、及びＰＣＳＬＺＴのいずれかにより構成されることを特徴とする付記１乃至付記３のいずれかに記載の半導体装置。
【０１１０】
（付記５）  前記強誘電体膜のＸ線回折光は（１１１）方向にピークを有することを特徴とする付記４に記載の半導体装置。
【０１１１】
（付記６）  前記半導体基板の表層に形成された不純物拡散領域と、
前記不純物拡散領域の上方であって、前記下部電極の下の前記絶縁膜に形成されたホールと、
前記ホール内に形成されて前記不純物拡散領域と電気的に接続し、且つ前記下部電極と電気的に接続する導電性プラグと、を更に有することを特徴とする付記１乃至付記５のいずれかに記載の半導体装置。
【０１１２】
（付記７）  半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上にイリジウム層を形成する工程と、
前記イリジウム層の表層を酸化する工程と、
前記酸化されたイリジウム層上にＭＯＣＶＤ法により強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極用導電層を形成する工程と、
前記イリジウム層、前記強誘電体膜、及び前記上部電極用導電層をパターニングすることにより、前記イリジウム層を下部電極とし、前記強誘電体膜をキャパシタ強誘電体膜とし、前記上部電極用導電層を上部電極とする工程と、
を有することを特徴とする半導体装置の製造方法。
【０１１３】
（付記８）  前記イリジウム層の酸化により、該イリジウム層の表層部分に二酸化イリジウム層が形成されることを特徴とする付記７に記載の半導体装置の製造方法。
【０１１４】
（付記９）  前記二酸化イリジウム層の膜厚は１０ｎｍ以下であることを特徴とする付記８に記載の半導体装置の製造方法。
【０１１５】
（付記１０）  前記二酸化イリジウム層のＸ線回折光は（１１０）方向にピークを有することを特徴とする付記８又は付記９に記載の半導体装置の製造方法。
【０１１６】
（付記１１）  前記強誘電体膜を形成することにより前記（１１０）方向のピークが消失し、前記二酸化イリジウム層の全体がアモルファスイリジウム層となることを特徴とする付記１０に記載の半導体装置の製造方法。
【０１１７】
（付記１２）  前記アモルファスイリジウム層は酸素を含有しないことを特徴とする付記１１に記載の半導体装置の製造方法。
【０１１８】
（付記１３）  前記イリジウム層の酸化は熱酸化により行われることを特徴とする付記７乃至付記１２のいずれかに記載の半導体装置の製造方法。
【０１１９】
（付記１４）  前記熱酸化は、酸素含有の常圧雰囲気中で行われることを特徴とする付記１３に記載の半導体装置の製造方法。
【０１２０】
（付記１５）  前記熱酸化は、基板温度を５００℃〜６５０℃に保持して行われることを特徴とする付記１４に記載の半導体装置の製造方法。
【０１２１】
（付記１６）  前記強誘電体膜として、Ｐｂ（Ｚｒｘ，  Ｔｉ１−ｘ）Ｏ３（但し、ｘは０≦ｘ≦１を満たす実数）、ＰＬＺＴ、及びＰＣＳＬＺＴのいずれかにより構成される膜を形成することを特徴とする付記７乃至付記１５のいずれかに記載の半導体装置の製造方法。
【０１２２】
（付記１７）  前記半導体基板の表層に不純物拡散領域を形成する工程と、
前記不純物拡散領域の上方であって、前記下部電極の下の前記絶縁膜にホールを形成する工程と、
前記不純物拡散領域と前記下部電極とに電気的に接続する導電性プラグを前記ホールの中に形成する工程と、
を更に有することを特徴とする付記７乃至付記１６のいずれかに記載の半導体装置の製造方法。
【０１２３】
【発明の効果】
以上説明したように、本発明によれば、イリジウム層の表層を酸化して二酸化イリジウム層を形成し、その上にＭＯＣＶＤ法により強誘電体膜を形成するので、特定方向の配向を強誘電体膜に誘起することができる。
【０１２４】
しかも、強誘電体膜の成膜終了時には二酸化イリジウム層がアモルファスイリジウム層へと変化し、このアモルファスイリジウム層が強誘電体膜とイリジウム層との格子不整合を緩衝する緩衝層として機能するので、特定方向以外の配向が強誘電体膜に現れるのが防止され、強誘電体膜の自発分極が大きくなる。
【０１２５】
更に、イリジウム層の酸化を熱酸化により行うので、二酸化イリジウム層の膜厚を時間によって容易に制御することが可能となる。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｃ）は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その１）である。
【図２】図２（ａ）〜（ｃ）は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その２）である。
【図３】図３（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その３）である。
【図４】図４（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その４）である。
【図５】図５（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その５）である。
【図６】図６は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その６）である。
【図７】図７（ａ）〜（ｃ）は、本発明の実施の形態におけるＰＺＴ膜の特性を調べるために作製されたサンプルの形成工程について示す断面図（その１）である。
【図８】図８（ａ）、（ｂ）は、本発明の実施の形態におけるＰＺＴ膜の特性を調べるために作製されたサンプルの形成工程について示す断面図（その２）である。
【図９】図９は、本発明の実施の形態において、ＰＺＴ膜の成膜前後における二酸化イリジウム層の結晶構造をＸＲＤにより調査して得られたグラフである。
【図１０】図１０は、本発明の実施の形態におけるＰＺＴ膜と、従来例におけるＰＺＴ膜のそれぞれの結晶構造をＸＲＤにより調査して得られたグラフである。
【図１１】図１１は、本発明の実施の形態における強誘電体キャパシタと、従来例における強誘電体キャパシタのそれぞれの自発分極値を調査して得られたグラフである。
【図１２】図１２（ａ）は、イリジウム層の表層を熱酸化しない場合のイリジウム層とＰＺＴ膜との界面近傍の電子顕微鏡写真を基に描いた断面図であり、図１２（ｂ）は、イリジウム層の表層を熱酸化して二酸化イリジウム層を形成した場合のイリジウム層とＰＺＴ膜との界面近傍の電子顕微鏡写真を基に描いた断面図である。
【符号の説明】
１、３０…シリコン（半導体）基板、２…素子分離絶縁膜、３…ゲート絶縁膜、４ａ，４ｂ…ゲート電極、５ａ，５ｂ，５ｃ…不純物拡散領域、６…サイドウォールスペーサ、７…カバー絶縁膜、８…層間絶縁膜、９…導電性プラグ、１０ａ…酸化防止絶縁膜、１０ｂ…下地絶縁膜、１１ａ，１１ｂ…導電性プラグ、１５、３１…イリジウム層、１５ａ…下部電極、１５ｂ、３１ａ…二酸化イリジウム層、１５ｃ…アモルファスイリジウム層、１６…強誘電体膜、１６ａ…誘電体膜、１７…上部電極用導電層、１７ａ…上部電極、１８…ハードマスク、１９…保護膜、２０…層間絶縁膜、２１…導電性プラグ、３２…未結晶ＰＺＴ膜、３３…ＴｉＯ２核、３２ａ…ＰＺＴ結晶粒、３２ｂ…ＰＺＴ膜。
【図１】
2004253627.tif 000003
【図２】
2004253627.tif 000004
【図３】
2004253627.tif 000005
【図４】
2004253627.tif 000006
【図５】
2004253627.tif 000007
【図６】
2004253627.tif 000008
【図７】
2004253627.tif 000009
【図８】
2004253627.tif 000010
【図９】
2004253627.tif 000011
【図１０】
2004253627.tif 000012
【図１１】
2004253627.tif 000013
【図１２】
2004253627.tif 000014