(57)【要約】【課題】負荷起動時に過大な電流が流れることを確実に防止できるようにした電流制御回路を提供すること。【解決手段】電圧検出器４が容量性負荷１の電圧を検出し、検出した電圧Ｖｉ２を差動増幅回路からなる制御回路５に入力する。一方、制御回路５には制御信号源６から電圧目標値Ｖｉ１が入力される。制御回路５のこれら二つの入力の差分をＭＯＳＦＥＴ３のゲートに出力する。このため、検出された容量性負荷１の電圧Ｖｉ２が制御信号源６によって指示される目標値Ｖｉ１に近づくようＭＯＳＦＥＴ３のインピーダンスが制御される。このように、起動時に流れる容量性負荷への駆動状態を監視しながらの制御がされるので、負荷に過大な電流が流れないよう制御することができる。【選択図】  図１
2004280452.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷と、直流電源と、可変インピーダンス素子とを直列に接続してなり、前記可変インピーダンス素子のインピーダンスを制御して負荷起動時に前記容量性負荷に流れる電流を制御するようにした電流制御回路において、
前記容量性負荷の駆動状態を表す負荷駆動情報を検出するための負荷駆動情報検出手段と、
前記容量性負荷の駆動状態の目標値を設定する負荷駆動指示手段と、
前記負荷駆動情報をフィードバックし、前記負荷駆動情報が前記負荷駆動指示手段により設定された前記目標値に近づくよう前記可変インピーダンス素子のインピーダンスを制御するフィードバック手段と、
を有することを特徴とする電流制御回路。
【請求項２】
前記目標値は、前記容量性負荷に流れる電流がほぼ一定となるように設定されていることを特徴とする請求項１記載の電流制限回路。
【請求項３】
前記目標値は、前記容量性負荷に流れる電流が漸増するように設定されていることを特徴とする請求項１記載の電流制限回路。
【請求項４】
前記負荷駆動情報検出手段は、前記容量性負荷の電圧値を検出することを特徴とする請求項１乃至３のいずれか１項記載の電流制御回路。
【請求項５】
前記負荷駆動情報検出手段は、前記容量性負荷に流れる電流値を検出することを特徴とする請求項１乃至３のいずれか１項記載の電流制御回路。
【請求項６】
前記可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を前記負荷と前記直流電源の間に接続し、前記フィードバック手段が前記複数の可変インピーダンス素子それぞれのインピーダンスを制御するようにしたことを特徴とする請求項１乃至５のいずれか１項に記載の電流制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、容量性負荷の起動時に負荷に流れる電流を制御するための電流制御回路に関する。
【０００２】
【従来の技術】
従来より、負荷起動時における過渡的状態を監視し、回路全体への影響を回避するための方策が種々提案されている。例えば、容量性の負荷を起動する場合や、負荷にデカップリングコンデンサを並列接続したような構成の場合には、電源投入時に容量性負荷あるいはデカップリングコンデンサに瞬間的に大電流が流れる。
【０００３】
この大電流、即ち突入電流を押さえるために、直流電源及び負荷と直列に可変インピーダンス素子を配置し、可変インピーダンス素子のインピーダンスを徐々に下げるという方法が提案されている（例えば、特許文献１参照）。具体的には、可変インピーダンス素子としＭＯＳＦＥＴを使用し、そのゲート電圧を徐々に大きくすることで出力電流を徐々に大きくしていた。かかる方法によりデカップリングコンデンサへの突入電流の発生を抑制することができる。
【０００４】
【特許文献１】
特開２００２―２９０２２３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術の回路構成において、ＭＯＳＦＥＴにおける電力損失を低減し、負荷電流に対応した出力電流路を確保する目的で、単一のＭＯＳＦＥＴの代わりに複数のＭＯＳＦＥＴの並列回路を接続して使用する場合があるが、複数あるＭＯＳＦＥＴのゲートスレショールド電圧のばらつきにより一つのＭＯＳＦＥＴに過大な電流が流れる可能性がある。このように一つのＭＯＳＦＥＴに過大な電流が流れれば、デカップリングコンデンサあるいは容量性負荷に突入電流が流れてしまい、突入電流を抑制するという本来の目的を達成することができないこととなる。
【０００６】
そこで、本発明は、負荷起動時に過大な電流が流れることを確実に防止できるようにした電流制御回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、容量性負荷と、直流電源と、可変インピーダンス素子とを直列に接続してなり、可変インピーダンス素子のインピーダンスを制御して負荷起動時に容量性負荷に流れる電流を制御するようにした電流制御回路において、容量性負荷の駆動状態を表す負荷駆動情報を検出するための負荷駆動情報検出手段と、容量性負荷の駆動状態の目標値を設定する負荷駆動指示手段と、負荷駆動情報をフィードバックし、負荷駆動情報が負荷駆動指示手段により設定された目標値に近づくよう可変インピーダンス素子のインピーダンスを制御するフィードバック手段とを有することを特徴としている。
【０００８】
このように構成された電流制御回路では、負荷駆動情報検出手段が容量性負荷の駆動状態を表す負荷駆動情報を検出して、これをフィードバック手段にフィードバックする。フィードバック手段は、検出された負荷駆動情報が負荷駆動指示手段により設定された目標値に近づくよう可変インピーダンス素子のインピーダンスを制御する。このように、容量性負荷の起動時における負荷駆動情報を監視しながら、容量性負荷の駆動状態が目標の状態に近づくようフィードバック制御するので、起動時に流れる容量性負荷への電流を監視しながらの制御が可能となり、負荷起動時に過大な電流が流れるような事態を確実に防止することができる。
【０００９】
請求項２記載の発明は、請求項１記載の電流制御回路において、容量性負荷に流れる電流がほぼ一定となるように目標値が設定されていることを特徴としている。
【００１０】
容量性負荷に流れる電流の目標値をこのように設定したので、起動時に流れる容量性負荷への電流を監視しながら、その電流値がほぼ一定となるようにフィードバック制御が行われる。従って、回路の電源投入時のおける容量性負荷への突入電流などは抑制することができる。
【００１１】
請求項３記載の発明は、請求項１記載の電流制御回路において、容量性負荷に流れる電流が漸増するように目標値が設定されていることを特徴としている。
【００１２】
容量性負荷に流れる電流の目標値をこのように設定したので、起動時に流れる容量性負荷への電流を監視しながら、その電流値が漸増するようにフィードバック制御が行われる。従って、容量性負荷をスロースタートさせることができる。
【００１３】
請求項４記載の発明は、請求項１乃至３のいずれか１項記載の電流制御回路  において、容量性負荷の電圧値を負荷駆動情報検出手段が検出することを特徴としている。
【００１４】
負荷駆動情報検出手段は、容量性負荷の端子間電圧値を直接検出してもよいし、可変インピーダンス素子間の電圧を検出することで間接的に容量性負荷の端子間電圧を検出するようにしてもよい。容量性負荷の端子間電圧と可変インピーダンス素子間の電圧の和が直流電源の電源電圧に等しいので、可変インピーダンス素子間の電圧も容量性負荷の端子間電圧に対応しているからである。
【００１５】
上記いずれかの方法で、負荷駆動情報検出手段は容量性負荷両端の電圧値を検出する。一方、負荷駆動指示手段は容量性負荷の目標電圧値を設定する。フィードバック手段は、容量性負荷の検出電圧値と目標電圧値との差分を制御情報として可変インピーダンス素子へ出力する。可変インピーダンス素子として、例えば、ＭＯＳＦＥＴを用いた場合には、検出電圧値と目標電圧値の差分に相当する電圧をＭＯＳＦＥＴのゲート電圧とする。容量性負荷は徐々に充電されて電圧レベルが増加するので、例えば、容量性負荷に流れる電流をほぼ一定に維持するよう制御する場合には、負荷駆動指示手段が設定する容量性負荷の目標電圧値は、容量性負荷の充電に伴う電圧レベルの増加に対応して増加するように設定する。このようにすることでＭＯＳＦＥＴのゲート電圧はゲートスレショールドレベルを超えた一定値に維持され、容量性負荷に流れる電流をほぼ一定に維持することができ、回路の電源投入時のおける電流制御を実現することができる。
【００１６】
請求項５記載の発明は、請求項１乃至３のいずれか１項に記載の電流制御回路において、容量性負荷に流れる電流値を負荷駆動情報検出手段が検出するようにしたことを特徴としている。
【００１７】
このように構成された電流制御回路では、負荷駆動情報検出手段は容量性負荷に流れる電流値を検出してフィードバック制御する。容量性負荷に電流が流れ始めると、負荷駆動情報検出手段はこの電流を直接検出し、検出した電流に相当する信号を負荷駆動情報としてフィードバック手段に入力する。フィードバック手段は、入力された信号が目標値に近づくよう可変インピーダンス素子のインピーダンスを制御する。
【００１８】
請求項６記載の発明は、請求項１乃至５のいずれか１項に記載の電流制御回路において、可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を負荷と直流電源の間に接続し、フィードバック手段が複数の可変インピーダンス素子それぞれのインピーダンスを制御するようにしたことを特徴としている。
【００１９】
このように構成された電流制御回路では、可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を負荷と直流電源の間に接続した構成とし、可変インピーダンス素子における電力損失を低減し、負荷電流に対応した出力電流路を確保している。複数の可変インピーダンス素子それぞれのインピーダンスを個別的に独自の制御をすることはできないが、包括的に複数ある可変インピーダンス素子のインピーダンスを制御することで、容量性負荷に流れる電流を制御することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。最初に、図１を参照しながら、電圧制御方式により本発明を実現する場合の実施の形態について説明する。図１（ａ）は、本発明の実施の形態に係わる電流制御回路１０の回路図、図１（ｂ）は、図１（ａ）に示した回路図の動作を説明するためのタイミングチャートである。
【００２１】
図１（ａ）に示すように、電流制御回路１０は、容量性負荷１（以下、単に「負荷１」という）と、電源電圧Ｖｉｎの直流電源２と、可変インピーダンス素子としてのＭＯＳＦＥＴ３（以下、単に「ＦＥＴ３」という）が直列に接続された回路に、電圧検出器４、制御回路５及び制御信号源６で構成されるフィードバックループが付加された構成となっている。
【００２２】
減衰度αの電圧検出器４は非反転入力端子が負荷１の高電位側に、反転入力端子が負荷１の低電位側に接続されており、負荷１の両端電圧を検出する。電圧検出器４の出力端子は、制御回路５の反転入力端子に、また制御信号源６の出力端子は制御回路５の非反転入力端子に接続されている。制御回路５は、増幅度Ａｖのオペアンプで構成されており、制御信号源６の出力電圧Ｖｉ１と電圧検出器４の出力電圧Ｖｉ２の差分が出力される。制御回路５の出力端子は、ＦＥＴ３のゲートに接続されている。
【００２３】
図５は、制御信号源６の回路例である。図に示すように、制御信号源６は、直流電源５１、定電流源５２及びＮＰＮトランジスタ５４（以下、単に「トランジスタ５４」という）の直列回路と、トランジスタ５４のコレクタ・エミッタ間に接続されたコンデンサ５３とから構成されている。トランジスタ５４のベースには、制御信号源６の入力信号としてのＯＮ／ＯＦＦ信号が印加されている。また、コンデンサ５３の電圧が制御信号源６の信号源出力として取り出される。
【００２４】
トランジスタ５４のベースに印加されるＯＮ／ＯＦＦ信号がＯＦＦのときには、トランジスタ５４は非導通であり、制御信号源６からの出力はない。ＯＮ／ＯＦＦ信号がＯＮになるとトランジスタ５４は導通して定電流源５２に電流が流れる。これに伴いコンデンサ５３は徐々に充電され、コンデンサ５３の電圧は時間の経過と共に所定レベルに至るまで直線的に増加していく。このコンデンサ５３の電圧が信号源出力として取り出される。
【００２５】
次に、図１（ａ）に示した電流制御回路１０の動作を図１（ｂ）に示したタイミングチャートを参照しながら説明する。タイミングチャートの横軸は時間軸であり、便宜的にＴ０〜Ｔ３のタイミングに区分けして説明する。
【００２６】
Ｔ０−Ｔ１の期間、電流制御回路１０は非動作状態にある。制御信号源６に印加されるＯＮ／ＯＦＦ信号はＯＦＦであり、制御信号源６からの出力電圧Ｖｉ１はゼロレベルにある。このとき、負荷１には電圧はかかっておらず、ＦＥＴ３のソース・ドレイン間電圧Ｖｄｓ（以下、単に「ドレイン電圧Ｖｄｓ」という）が直流電源２の電源電圧Ｖｉｎに等しくなっている。
【００２７】
Ｔ１のタイミングで制御信号源６のＯＮ／ＯＦＦ信号がＯＮに切り替わると、制御信号源６の出力電圧Ｖｉ１は直線的に増大していく。それに伴って、制御回路５からの出力電圧は増加するが、出力電圧がＦＥＴ３のゲートスレショールド電圧に達するまでは、ＦＥＴ３は導通せず負荷１には電流が流れないので、電圧検出器４からの出力電圧Ｖｉ２はゼロレベルのままである。
【００２８】
Ｔ２のタイミングでＦＥＴ３のソース・ゲート間電圧Ｖｇｓ（以下、単に「ゲート電圧Ｖｇｓ」という）がゲートスレショールド電圧に達すると、ＦＥＴ３が導通し、出力電流Ｉｄｓが流れ始める。すると、容量性の負荷１が充電を開始し、負荷１の両端電圧が徐々に増加し始める。電圧検出器４からは負荷１の両端電圧のα倍の電圧が出力される。図１（ｂ）に示されているように、電圧検出器４からの出力電圧Ｖｉ２は、Ｔ２―Ｔ３の期間で直線的に増加する。これは前述のように容量性の負荷１の充電の進行に対応したものである。
【００２９】
制御信号源６からの出力電圧Ｖｉ１の増加の割合ｄＶ／ｄｔは、電圧検出器４の出力電圧Ｖｉ２の増加割合と略同一になるように、また制御信号源６の出力電圧Ｖｉ１の方が電圧検出器４の出力電圧Ｖｉ２よりわずかに大きくなるよう、即ち、Ｖｉ１−Ｖｉ２＝ΔＶの関係となるよう予め設定されている。従って、制御回路５の出力電圧、即ち、ＦＥＴ３のゲート電圧ＶｇｓはΔＶに制御回路５の増幅度Ａｖを掛けた値に等しくなっている（Ｖｇｓ＝ΔＶ×Ａｖ）。
【００３０】
Ｔ２−Ｔ３の期間で、負荷１の両端電圧が増加すると、これに伴ってドレイン電圧Ｖｄｓが徐々に低下する。即ち、−Ｖｄｓ／ｄｔ＝（ｄＶ／ｄｔ）×（１／α）の関係が成立している。タイミングＴ３で負荷１が満充電になると、負荷１の両端電圧は直流電源２の電源電圧Ｖｉｎと等しくなる。従って、負荷１にはもはや電流は流れない。
【００３１】
タイミングＴ３以降も制御信号源６からの出力電圧Ｖｉ１は増加し続けるので、ゲート電圧Ｖｇｓも増加に転じ、制御信号源６の出力電圧Ｖｉ１が最大レベルの一定値になったところでゲート電圧Ｖｇｓも増加をやめ一定値となる。このときのゲート電圧Ｖｇｓの最大値は制御回路５の電源電圧に依存した値となる。
【００３２】
以上のように、負荷２の起動時であるＴ２−Ｔ３の期間で、ドレイン電圧Ｖｄｓが直線的に減少するよう、制御信号源６の出力電圧特性を負荷１の充電特性に合わせた形で設定してある。
【００３３】
負荷１に流れる電流Ｉｄｓは、Ｉｄｓ＝Ｃ×ｄＶｄｓ／ｄｔ（Ｃ：負荷１の静電容量）で表すことができる。上述のように、ドレイン電圧が直線的に減少するよう設定されているため、ｄＶｄｓ／ｄｔが一定となり、よって負荷１に流れる電流Ｉｄｓが一定となる。言い換えれば、負荷１に流れる電流Ｉｄｓが一定となるように制御することで、容量性負荷１の起動時に流れる可能性のある突入電流を防止している。なお、以上の説明は、起動時無負荷状態であることを前提としたものである。
【００３４】
以上、電圧制御方式により本発明の電流制御回路を実現した場合について説明したが、電流制御方式により本発明を実現することも可能である。この場合、電流検出器７で負荷１に流れる電流Ｉｄｓを直接検出し、電流検出器７から検出電流Ｉｄｓに対応した出力電圧を制御回路５に入力するようにすればよい。電流検出器７としては、抵抗やホール素子を用いることができるが、それらの接続箇所は負荷１とＦＥＴ３のドレインの間である必要はなく、ＦＥＴ３のソース側に接続するようにしてもよい。
【００３５】
次に、本発明の実施例について説明する。図２（ａ）は、第１の実施例に係わる電流制御回路を示した回路図、図２（ｂ）は図２（ａ）に示した電流制御回路の動作を説明するためのタイミングチャートである。図２（ａ）において、図１（ａ）に示した回路構成要素と同一若しくは対応する要素には同一の参照番号を付し、その説明を省略する。
【００３６】
図２（ａ）に示した電流制御回路２０は、基本的に図１（ａ）に示した回路構成と同じであって、負荷１と、直流電源２と、ＦＥＴ３とが直列接続されており、負荷１とＦＥＴ３の間には電圧検出器４、制御信号源６及び制御回路５を含むフィードバックループが形成されている。電圧検出器４の非反転入力端子は負荷１の高電位側に、反転入力端子は負荷１の低電位側に接続され、負荷１の両端電圧を検出している。また、制御信号源６としては図５に示した構成のものを適用することができる。
【００３７】
電圧検出器４の出力端は、制御回路５の一方の入力端子に、また制御信号源６の出力は制御回路５の他方の入力端子に接続されている。制御回路５の出力端はＦＥＴ３のゲートに接続されている。
【００３８】
制御回路５は差動増幅回路で構成されている。差動増幅回路はオペアンプ５１を有し、オペアンプ５１の反転入力端子と電圧検出器４の間には抵抗５２が、非反転端子と制御信号源６の間には抵抗５３が、また非反転端子とアース間には抵抗５４が接続されている。オペアンプ５１の出力端子と反転入力端子の間の帰還路にはコンデンサ５５と抵抗５６の並列回路が接続されている。
【００３９】
次に、図２（ｂ）に示したタイミングチャートを参照しながら、図２（ａ）に示した電流制御回路２０の動作を説明する。
【００４０】
Ｔ１以前では、電流制御回路２０は非動作状態にある。制御信号源６に印加されるＯＮ／ＯＦＦ信号はＯＦＦであり、制御信号源６からの出力電圧Ａはゼロレベルである。このとき、負荷１には電圧はかかっておらず、ＦＥＴ３のドレイン電圧Ｄが直流電源２の電源電圧に等しくなっている。
【００４１】
Ｔ１のタイミングで制御信号源６のＯＮ／ＯＦＦ信号がＯＮに切り替わると、制御信号源６の出力電圧Ａは徐々に増加していく。それに伴い、ＦＥＴ３のゲートに印加される制御回路５からの出力電圧Ｃが増加し始める。ゲート電圧Ｃがゲートスレショールド電圧に達するまでは、負荷１に電圧がかかっていないので電圧検出器４からの出力電圧Ｂもゼロレベルの状態を維持している。
【００４２】
Ｔ２のタイミングでゲート電圧Ｃがゲートスレショールド電圧に達すると、ＦＥＴ３が導通し、出力電流Ｅが流れ始める。すると、容量性の負荷１が充電を開始し、負荷１の両端電圧が直線的に増加し始める。負荷１の充電の進行に対応して、電圧検出器４からの出力電圧Ｂも直線的に増加する。
【００４３】
制御信号源６からの出力電圧Ａの増加の割合は、電圧検出器４の出力電圧Ｂの増加割合と略同一になるように、また制御信号源６の出力電圧Ａの方が電圧検出器４の出力電圧Ｂよりわずかに大きくなるように予め設定されている。
【００４４】
Ｔ２−Ｔ３の期間で、負荷１の両端電圧が増加すると、これに伴ってドレイン電圧Ｄが徐々に低下する。タイミングＴ３で負荷１が満充電となると、負荷１にはもはや電流Ｅは流れない。
【００４５】
タイミングＴ３以降も制御信号源６からの出力電圧Ａは増加し続けるので、ゲート電圧Ｃはゲートスレショールド電圧のレベルから増加に転じ、制御信号源６の出力電圧Ａが最大レベルの一定値になったところでゲート電圧Ｃも増加をやめ一定値を維持する。ただし、ゲート電圧Ｃはオペアンプ５１の電源電圧を超えることはない。
【００４６】
以上のように、負荷２の起動時であるＴ２−Ｔ３の期間で、負荷１に流れる電流がほぼ一定となるように、制御信号源６の出力電圧Ａの特性を負荷１の充電特性に合わせた形で設定してある。このため、容量性の負荷１の起動時に流れる可能性のある突入電流を防止することができる。
【００４７】
次に、本発明の第２の実施例について説明する。図３（ａ）は、第２の実施例に係わる電流制御回路を示した回路図、図３（ｂ）は図３（ａ）に示した電流制御回路の動作を説明するためのタイミングチャートである。図３（ａ）において、図１（ａ）若しくは図２（ａ）に示した回路構成要素と同一若しくは対応する要素には同一の参照番号を付し、その説明を省略する。
【００４８】
図３（ａ）に示した電流制御回路３０は、図２（ａ）に示した第１実施例に係わる電流制御回路２０と近似した回路構成となっている。図２（ａ）に示した電流制御回路２０では、電圧検出回路４が負荷１の両端電圧を直接検出しているのに対して、図３（ａ）に示した電流制御装置３０では、電圧検出回路４はＦＥＴ３のソース・ドレイン間の電圧を検出している。電圧検出の箇所は異なるものの、ＦＥＴ３のソース・ドレイン間の電圧は、負荷１の両端電圧に対応して変化するので、ＦＥＴ３のソース・ドレイン間電圧を検出することは、実質的に負荷１の両端電圧を検出していることと等価である。
【００４９】
電流制御装置３０に組み込まれている制御信号源６’は、図２（ａ）に示した電流制御装置２０に組み込まれている制御信号源６とは、その具体的回路構成が異なっている。図６は、制御信号源６’の回路例を示したもので、直流電源５１、ＰＮＰトランジスタ５４’（以下、単に「トランジスタ５４’」という）及び定電流源５２の直列回路と、定電流源５２に並列に接続されたコンデンサ５３とから構成されている。トランジスタ５４’のベースには、制御信号源６’の入力信号としてのＯＮ／ＯＦＦ信号が印加されている。また、コンデンサ５３の電圧が制御信号源６’の信号源出力として取り出される。
【００５０】
トランジスタ５４’のベースに印加されるＯＮ／ＯＦＦ信号がＯＦＦのときには、トランジスタ５４’は導通状態となっている。このとき、直流電源５１の電源電圧がコンデンサ５３に印加されているので、コンデンサ５３は満充電状態となっている。従って、ＯＮ／ＯＦＦ信号がＯＦＦのときには、制御信号源６’からは信号源出力は最大レベルとなっている。
【００５１】
ＯＮ／ＯＦＦ信号がＯＮに切り替わりと、トランジスタ５４’は非導通状態となる。その結果、コンデンサ５３と定電流源５２が閉回路を構成し、コンデンサ５３の放電電流が定電流源５２に流れる。これに伴いコンデンサ５３の電圧は時間の経過と共にほぼ直線的に減少し、所定時間経過したところでゼロレベルとなる。このコンデンサ５３の直線的に減少する電圧が信号源出力として出力される。
【００５２】
次に、図３（ｂ）に示したタイミングチャートを参照しながら、図３（ａ）に示した電流制御回路の動作を説明する。
【００５３】
Ｔ１以前では、電流制御回路３０は非動作状態にある。制御信号源６’に印加されるＯＮ／ＯＦＦ信号はＯＦＦであり、制御信号源６’からの出力電圧Ａは最大レベルとなっている。このとき、負荷１には電圧はかかっておらず、ＦＥＴ３のドレイン電圧Ｄは直流電源２の電源電圧に等しくなっている。従って、ＦＥＴ３のソース・ドレイン間電圧を検出している電圧検出器４の出力電圧Ｂも最大レベルとなっており、制御回路５から出力されるゲート電圧Ｃはゼロレベルとなっている。
【００５４】
Ｔ１のタイミングで制御信号源６’のＯＮ／ＯＦＦ信号がＯＮに切り替わると、制御信号源６’の出力電圧Ａは直線的に減少していく。このとき電圧検出器４の出力電圧Ｂは最大レベルを維持した状態にあるので、出力電圧ＡとＢの差分が直線的に増大し、ＦＥＴ３のゲートに印加される制御回路５からの出力電圧Ｃが増加し始める。
【００５５】
Ｔ２のタイミングでゲート電圧Ｃがゲートスレショールド電圧に達すると、ＦＥＴ３が導通し、出力電流Ｅが流れ始める。即ち、容量性の負荷１が充電を開始し、負荷１の両端電圧が直線的に増加し始める。負荷１の充電の進行に対応して、ＦＥＴ３のソース・ドレイン間電圧が減少するので、ＦＥＴ３のソース・ドレイン間電圧を検出している電圧検出器４からの出力電圧Ｂは直線的に減少する。
【００５６】
制御信号源６’からの出力電圧Ａの減少の割合は、電圧検出器４からの出力電圧Ｂの減少の割合と略同一になるように、また制御信号源６’の出力電圧Ａの方が電圧検出器４の出力電圧Ｂよりわずかに大きくなるように予め設定されている。
【００５７】
Ｔ２−Ｔ３の期間で、負荷１の両端電圧が増加すると、これに伴ってドレイン電圧Ｄが直線的に低下する。タイミングＴ３で負荷１が満充電状態になると、負荷１の両端電圧は直流電源２の電圧と等しくなり、ＦＥＴ３のドレイン電圧Ｄはゼロとなる。従って、負荷１にはもはや電流は流れない。
【００５８】
タイミングＴ３以降も制御信号源６’からの出力電圧Ａは減少し続けるので、ゲート電圧Ｃはゲートスレショールド電圧を超えて更に増加し続け、制御信号源６’の出力電圧Ａがゼロレベルとなったところでゲート電圧Ｃも増加をやめ一定値となる。
【００５９】
以上のように、負荷２の起動時に相当するＴ２−Ｔ３の期間で、負荷１に流れる電流がほぼ一定となるように、制御信号源６’の出力電圧Ａの特性を負荷１の充電特性に合わせた形で設定してある。このため、容量性の負荷１の起動時に流れる可能性のある突入電流を防止することができる。
【００６０】
次に、本発明の第３の実施例について説明する。図４（ａ）は、第３の実施例に係わる電流制御回路を示した回路図、図４（ｂ）は図４（ａ）に示した電流制御回路の動作を説明するためのタイミングチャートである。図４（ａ）において、図１（ａ）、図２（ａ）若しくは図３（ａ）に示した回路構成要素と同一若しくは対応する要素には同一の参照番号を付し、その説明を省略する。
【００６１】
図４（ａ）に示した電流制御回路４０は、直流電源２と、負荷１と、電流検出器７と、ＦＥＴ３が直列に接続された回路に、制御回路５及び制御信号源６で構成されるフィードバックループが付加された構成となっている。電流検出器７は、負荷１に流れる電流を検出して、検出した電流に対応する電圧を出力するもので、前述のように、抵抗やホール素子が使われる。電流検出器７の出力端子は、制御回路５を構成するオペアンプ５１の反転入力端子に抵抗５２を介して接続されている。一方、制御信号源６の出力端子は、抵抗５３を介してオペアンプ５１の非反転入力端子に接続されている。制御回路５の構成は、図２（ａ）、図３（ａ）に示した制御回路の構成と同一であり、また制御回路５の出力端子がＦＥＴ３のゲートに接続されている点も同一である。制御信号源６としては図５に示した構成のものを適用することができる。
【００６２】
次に、図４（ｂ）に示したタイミングチャートを参照しながら、図４（ａ）に示した電流制御回路４０の動作を説明する。
【００６３】
Ｔ１以前では、電流制御回路４０は非動作状態にある。制御信号源６に印加されるＯＮ／ＯＦＦ信号はＯＦＦであり、制御信号源６からの出力電圧Ａはゼロレベルである。このとき、負荷１には電流Ｅは流れず、電流検出器７からの出力電圧Ｂはゼロレベルである。
【００６４】
Ｔ１のタイミングで制御信号源６のＯＮ／ＯＦＦ信号がＯＮに切り替わると、制御信号源６の出力電圧Ａは徐々に大きくなっていく。それに伴い、ＦＥＴ３のゲートに印加される制御回路５からの出力電圧Ｃが増加し始める。ゲート電圧Ｃがゲートスレショールド電圧に達するまでは、負荷１に電流Ｅは流れないので、電流検出器７からの出力電圧Ｂもゼロレベルのままである。
【００６５】
Ｔ２のタイミングで制御信号源６の出力電圧Ａが所定レベルに達すると、ゲート電圧Ｃがゲートスレショールド電圧となり、ＦＥＴ３が導通する。すると、出力電流Ｅが流れ始める。電流検出器７はこの出力電流Ｅを検出して、検出した出力電流Ｅに比例した出力電圧Ｂを制御回路５に印加する。制御回路５は、出力電圧Ｂが目標値である制御信号源６からの出力電圧Ａに近づくようＦＥＴ３のインピーダンスを制御するよう動作する。
【００６６】
本実施例では、制御信号源６からの出力電圧ＡはＴ２−Ｔ３の期間で一定の割合での増加するよう設定されているので、負荷１に流れる電流Ｅもゼロレベルからスタートして一定の割合で増加するように制御されている。このように、負荷１に流れる電流を直接検出してこれをフィードバックし、負荷電流が目標値に近づくよう制御しているので、制御信号源６の出力電圧がＴ２−Ｔ３間で所定レベルのフラットな特性となるようにすれば、起動時に負荷１を定電流制御することもできる。
【００６７】
タイミングＴ３で負荷１が満充電状態となると、負荷１の両端電圧は直流電源２の電圧と等しくなり、負荷１にはもはや電流は流れず、電流検出器７の出力電圧Ｂはゼロレベルとなる。
【００６８】
タイミングＴ３以降も制御信号源６からの出力電圧Ａは増加し続けるので、ゲート電圧Ｃはゲートスレショールド電圧を超えて更に増加し続け、制御信号源６の出力電圧Ａがハイレベルの一定値になったところでゲート電圧Ｃも増加をやめ一定値となる。なお、Ｔ２―Ｔ３の期間において、ゲート電圧Ｃは時間の経過とともにわずかずつ上昇している。
【００６９】
以上のように、本実施例では、負荷２の起動時であるＴ２−Ｔ３の期間では、負荷１に流れる電流が徐々に増加するよう制御される。このため、容量性の負荷１をスロースタートで起動することができる。
【００７０】
本発明は、上記した実施の形態若しくは実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、上記実施の形態及び各種実施例では、容量性負荷の起動時における制御について説明したが、負荷にデカップリングコンデンサを並列に接続した構成のものであっても本発明を適用することができる。この場合は、負荷へ通電する際にデカップリングコンデンサに流れる突入電流を防止することができる。特に、通常の駆動電圧よりも高い電圧で負荷を起動しようとする場合には、起動時にデカップリングコンデンサに過大な電流が流れるので、このような場合に特に有効である。
【００７１】
例えば、バッテリとロボット内部回路の間にインピーダンス素子を挿入し、このインピーダンス素子を制御することで、ロボット内部回路に突入電流を流さずに、徐々にロボット内部回路に印加される電圧を上昇させることができる。ロボット内部回路の負荷はロボットの下肢、上肢等を移動させるためのモータとその駆動回路であるので、このモータに並列接続されたデカップリングコンデンサに突入電流を流さないことで、駆動回路に過大電圧が印加されたり、バッテリが過大電流を供給することがなくなるため、信頼性を高めることができる。
【００７２】
また、上記実施例では、可変インピーダンス素子としてのＦＥＴを１つだけ負荷と直列に接続する構成を示したが、可変インピーダンス素子を複数並列に接続してなる可変インピーダンス素子並列回路を負荷と直列に接続するようにしてもよい。かかる構成とすることにより、可変インピーダンス素子における電力損失を低減することができ、また、単一の可変インピーダンス素子に流すことのできる許容電流以上の負荷電流を流すことができる。
【００７３】
また、直流電源としては、バッテリの他、ＤＣ−ＤＣコンバータの出力を利用しても良く、可変インピーダンス素子としてはＭＯＳＦＥＴを用いた例を示したが、ＭＯＳＦＥＴの代わりにバイポーラトランジスタを使用してもよい。
【００７４】
【発明の効果】
請求項１記載の発明によれば、負荷の駆動状態を監視しながら、負荷駆動を制御する可変インピーダンス素子のインピーダンスを制御するようにしたので、負荷の駆動状態に連動した制御が行われ、負荷起動時に過大な電流が流れるような事態は確実に防止することができる。
【００７５】
請求項２記載の発明によれば、負荷駆動指示手段は、容量性負荷に流れる電流がほぼ一定となるように目標値を設定するので、起動時における突入電流あるいは過大電流が流れないよう制御することができる。
【００７６】
請求項３記載の発明によれば、負荷駆動指示手段は、容量性負荷に流れる電流が漸増するように目標値を設定するので、負荷のスロースタートが実現できる。
【００７７】
請求項４記載の発明によれば、検出した容量性負荷の電圧値に基づき容量性負荷に流れている電流値を類推しているが、負荷に流れている電流値を知る上では、容量性負荷の電圧値を検出する方が、回路損失が少なく有利である。
【００７８】
請求項５記載の発明によれば、容量性負荷に流れる電流値を直接検出し、検出した電流値に対応する値をフィードバックしているので、負荷の駆動状況を正確に知ることができる。
【００７９】
請求項６記載の発明によれば、複数ある可変インピーダンス素子のゲートスレショールド電圧のばらつきがあっても、負荷駆動情報検出手段が検出した負荷駆動情報に基づいてフィードバック制御が行われるので、負荷に予期しない過大電流が流れるのを防止することができる。
【図面の簡単な説明】
【図１】（ａ）は、電圧制御方式により本発明を実現する場合の回路図であり、（ｂ）は、図１（ａ）に示した回路図の動作を説明するためのタイミングチャートである。
【図２】（ａ）は、本発明の第１の実施例に係わる電流制御回路の回路図であり、（ｂ）は図２（ａ）に示した回路図の動作を説明するためのタイミングチャートである。
【図３】（ａ）は、本発明の第２の実施例に係わる電流制御回路の回路図であり、（ｂ）は図３（ａ）に示した回路図の動作を説明するためのタイミングチャートである。
【図４】（ａ）は、本発明の第３の実施例に係わる電流制御回路の回路図であり、（ｂ）は図４（ａ）に示した回路図の動作を説明するためのタイミングチャートである。
【図５】第１及び第３の実施例に係わる電流制御回路に用いられる制御信号源の具体的回路構成を示したものである。
【図６】第２の実施例に係わる電流制御回路に用いられる制御信号源の具体的回路構成を示したものである。
【符号の説明】
１…容量性負荷、２…直流電源、３…ＭＯＳＦＥＴ、４…電圧検出器、
５…制御回路（差動増幅器）、６、６’…制御信号源、７…電流検出器、
１０，２０，３０，４０…電流制御回路
【図１】
2004280452.tif 000003
【図２】
2004280452.tif 000004
【図３】
2004280452.tif 000005
【図４】
2004280452.tif 000006
【図５】
2004280452.tif 000007
【図６】
2004280452.tif 000008