(57)【要約】【課題】突入電流の発生を防止する電源回路を提供する【解決手段】基準電圧入力端子ＦＢに印加される電圧に基づいて入力された電圧を他の電圧に変圧して出力する変圧制御回路１３により、出力電圧を切り換える切換指示信号に基づいて前記変圧制御回路から出力する電圧値を切り換えることが可能な電源回路１０において、変圧制御回路１３の基準電圧入力端子ＦＢと当該電源回路１０の出力端Ｌｏｕｔとの間に、複数の共振周波数を有する共振回路１４を接続し、切換指示信号による出力電圧の切換時に共振回路１４の共振周波数を切り換える。【選択図】        図２
2004166343.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧入力端子に印加される電圧に基づいて、入力された電圧を他の電圧に変圧して出力する変圧制御回路と、出力電圧の切換指示信号に従ったタイミングで前記変圧制御回路から出力する電圧値を切り換えることが可能な切換回路とを備えている電源回路において、
前記変圧制御回路の基準電圧入力端子と前記変圧制御回路の出力端との間に複数の共振周波数を有する共振回路を備え、
前記切換指示信号による出力電圧の切り換え時に前記共振回路における共振周波数を他の周波数に切り換えることを特徴とする電源回路。
【請求項２】
請求項１に記載の電源回路において、
前記共振回路は、
共振周波数を制御する定数部と、
前記切換指示信号による出力電圧の切り換え時に、前記共振周波数を所定の時間だけ他の周波数に切り換えるスイッチング部と、
から成ることを特徴とする電源回路。
【請求項３】
請求項１に記載の電源回路において、
前記電源回路の出力端から出力される出力電圧は、前記入力電圧を昇圧した昇圧電圧又は前記入力電圧を降圧した降圧電圧を同一の前記電源回路の出力端から出力することを特徴とする電源回路。
【請求項４】
昇圧回路と降圧回路を有する電源回路において、
入力電源を昇圧回路に接続し、前記昇圧回路の出力を降圧回路の入力に接続し、前記降圧回路の出力が電源回路の出力端から出力されるように構成すると共に、前記入力電圧を前記昇圧回路により昇圧して出力する際に、前記昇圧回路の出力電圧を前記降圧回路をバイパスして前記電源回路の出力端から出力し、
前記降圧回路の出力電圧を前記電源回路の出力端から出力する際に、前記入力電圧、又は、前記昇圧回路の出力電圧の内高い方の電圧を前記降圧回路に入力することを特徴とする電源回路。
【請求項５】
請求項１〜４の何れか一項に記載の電源回路を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子手帳等の電子機器に好適な電源回路に関する。
【０００２】
【従来の技術】
電子手帳や電子辞書等の各種電子機器は、単三型または単四型のアルカリ電池やマンガン電池等を電源として動作するようになっている。これらの電子機器は、例えば液晶ディスプレイ等から構成される表示部や文字等を入力するキーボード、入力されるデータや辞書ソフト等が記憶されるメモリ、電子機器の動作を集中制御するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等を備えている。
近年、省電力化のためにメモリのデータ保持電圧の低電圧化が進んでいる。例えば、メモリのデータ保持電圧として２．１Ｖ等の入力電圧（３Ｖ）よりも低い値が使用されることが多く、一方、ＣＰＵ等の動作電圧は３．３Ｖ等の入力直流電圧よりも高い値であることが多い。したがって、このような電子機器の電源回路には、入力直流電圧を昇圧又は降圧してＣＰＵやメモリ等の定格電圧を得るためにＤＣ／ＤＣコンバータが用いられる。
【０００３】
入力直流電圧を昇圧または降圧するには、昇圧用のＤＣ／ＤＣコンバータと降圧用のＤＣ／ＤＣコンバータをそれぞれ用いる方式（例えば、特許文献１参照）と、１つのＤＣ／ＤＣコンバータの基準電圧を昇圧用と降圧用に切り換える方式が考えられる。また、１つのＤＣ／ＤＣコンバータの中に、昇圧回路と降圧回路とそれぞれの回路を制御する制御回路を設け、入力直流電圧よりも高い出力電圧と低い出力電圧を得るようにした多出力ＤＣ／ＤＣコンバータも知られている（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開２００１−６０５６９号公報
【特許文献２】
特開平１１−２１５８２３号公報（第３頁〜第４頁、図２）
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の多出力ＤＣ／ＤＣコンバータ（特許文献２）は、昇圧用のＤＣ／ＤＣコンバータと降圧用のＤＣ／ＤＣコンバータを用いた場合（特許文献１）と略同一の構成を採用している。昇圧用と降圧用の２つのＤＣ／ＤＣコンバータを電子機器に設けるのは１つのＤＣ／ＤＣコンバータを使用する場合と比べて部品点数が約２倍になり、コスト高となる。また、実装スペースを要することから電子機器における小型化、薄型化の要求に答えることができない。
そこで、１つのＤＣ／ＤＣコンバータにより昇圧および降圧を行うようにした方式を使用する場合、ＤＣ／ＤＣコンバータにおいて基準電圧を低圧側から高圧側に切り換える際に、ＤＣ／ＤＣコンバータは出力電圧を急激に上げるように動作してしまい、急激な昇圧動作は回路内への突入電流を招き、電源回路内の構成素子を破損する恐れがあった。
【０００６】
本発明の課題は、突入電流の発生を防止した電源回路を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、請求項１に記載の発明は、基準電圧入力端子に印加される電圧に基づいて、入力された電圧を他の電圧に変圧して出力する変圧制御回路と、出力電圧の切換指示信号に従ったタイミングで前記変圧制御回路から出力する電圧値を切り換えることが可能な切換回路とを備えている電源回路において、前記変圧制御回路の基準電圧入力端子と前記変圧制御回路の出力端との間に複数の共振周波数を有する共振回路を備え、前記切換指示信号による出力電圧の切り換え時に前記共振回路における共振周波数を他の周波数に切り換えることを特徴とする電源回路。
【０００８】
請求項１に記載の発明によれば、変圧制御回路の基準電圧入力端子と前記変圧制御回路の出力端との間に複数の共振周波数を有する共振回路を備え、切換指示信号による出力電圧の切り換え時に共振回路における共振周波数を他の周波数に切り換えるようにしたので、出力電圧の切り換え時に、変圧制御回路の基準電圧入力端子に当該変圧制御回路の出力端において変動した出力電圧を伝達する応答速度を切り換えることができる。これにより、切換指示信号による出力電圧の切り換え時に変圧制御回路が急激に入力電圧を昇圧するのを防ぎ、電源回路内における突入電流の発生を防止すると共に、電源回路を構成する素子の破損を防止することができる。
【０００９】
請求項２に記載の発明は、請求項１に記載の電源回路において、前記共振回路は、共振周波数を制御する定数部と、前記切換指示信号による出力電圧の切り換え時に、前記共振周波数を所定の時間だけ他の周波数に切り換えるスイッチング部とから成ることを特徴とする。
【００１０】
請求項２に記載の発明によれば、切換指示信号による出力電圧の切り換え時に、スイッチング部が所定の時間だけ共振周波数を他の周波数に切り換えるようにしたので、出力電圧の切り換え時にのみ定数部の共振周波数を低い周波数にシフトすることにより変圧制御回路の応答速度を遅くし、突入電流の発生を防止することができる。そして、所定の時間経過後は共振周波数を元に戻すことにより変圧制御回路の応答速度が通常の速度に戻るので、電源回路の出力安定性を図ることができる。
【００１１】
請求項３に記載の発明は、請求項１に記載の電源回路において、前記電源回路の出力端から出力される出力電圧は、前記入力電圧を昇圧した昇圧電圧又は前記入力電圧を降圧した降圧電圧を同一の前記電源回路の出力端から出力することを特徴とする。
【００１２】
請求項３に記載の発明によれば、入力電圧を昇圧した昇圧電圧と入力電圧を降圧した降圧電圧を当該電源回路の同一の出力端から得ることができる。これにより、各回路部に対してＣＰＵの処理動作に基づき、適宜、電源電圧を切り換えて供給することができる。
【００１３】
請求項４に記載の発明は、昇圧回路と降圧回路を有する電源回路において、入力電源を昇圧回路に接続し、前記昇圧回路の出力を降圧回路の入力に接続し、前記降圧回路の出力が電源回路の出力端から出力されるように構成すると共に、前記入力電圧を前記昇圧回路により昇圧して出力する際に、前記昇圧回路の出力電圧を前記降圧回路をバイパスして前記電源回路の出力端から出力し、前記降圧回路の出力電圧を前記電源回路の出力端から出力する際に、前記入力電圧、又は、前記昇圧回路の出力電圧の内高い方の電圧を前記降圧回路に入力することを特徴とする。
【００１４】
請求項４に記載の発明によれば、出力電圧を切り換える際に昇圧回路、降圧回路の何れの出力も電源回路の出力端から出力されない状態が発生することがないので、精度良く、安定した電圧を電源回路の出力端から出力することができる。
【００１５】
請求項５に記載の発明は、請求項１〜４のいずれか一項に記載の電源回路を備えたことを特徴とする。
【００１６】
請求項５に記載の発明によれば、入力電圧を変圧することにより生成した複数の電圧を電源回路の同一の出力端から出力することにより、各回路部に対してＣＰＵの処理動作に基づき、適宜、電源電圧を切り換えて供給することができる。また、出力電圧の切り換え時に発生する突入電流を防止し、精度の良い安定した電圧を電子機器内の各回路部に供給することができる。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１に、本発明に係る電源回路１０を含む電子機器１の概要を示す。なお、電子機器１は、例えば、電子手帳や電子辞書、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔ）などの携帯可能な電子機器である。
【００１８】
図１に示すように、電子機器１は、ＣＰＵ２、ＲＡＭ３、ＲＯＭ４、外部記憶メモリ５、入力部６、表示部７、通信制御部８を備えて構成されており、これらはバス９により互いに接続されている。ＲＡＭ３、ＲＯＭ４、外部記憶メモリ５等の記憶装置の定格電圧（データ保持電圧）は、例えば、入力直流電圧１１よりも低い２．１Ｖであり、ＣＰＵ２、入力部６、表示部７、通信制御部８等の定格電圧は例えば、入力直流電圧１１より高い３．３Ｖに設定されている。
【００１９】
電子機器１は、各部にＣＰＵ２の処理動作に応じて異なる電圧を切り換えて供給するために、３Ｖの入力直流電圧１１から異なる２つのレベルの電圧を生成出力するための電源回路１０を備えている。そして、ＣＰＵ２が表示処理等の通常動作を行う際はこの電源回路１０の出力ラインＬｏｕｔから入力直流電源１１より高い電圧（例えば、３．３Ｖ）を出力し、ＣＰＵ２が前記記憶装置に対してデータ保持等の動作を行わせる際は電源回路１０から入力直流電源１１より低い電圧（例えば、２．１Ｖ）を出力する。
【００２０】
次に、電子機器１の各構成要素について説明する。
ＣＰＵ２は、ＲＯＭ４または外部記憶メモリ５内に記憶されているシステムプログラムおよび各種アプリケーションプログラムの中から指定されたプログラムを読み出してＲＡＭ３内の作業領域に展開し、当該プログラムに従って各種の処理を実行し、各部に制御信号を送って電子機器１の動作全般を制御する。
【００２１】
また、ＣＰＵ２は電源回路１０の出力レベルを設定するために制御線Ｌｃｎｔを用いて切換指示信号を電源回路１０に送る。電源回路１０は、切換指示信号に基づいて入力直流電圧１１を昇圧した３．３Ｖの昇圧電圧ＶｏｕｔＨまたは入力直流電圧１１を降圧した２．１Ｖの降圧電圧ＶｏｕｔＬを生成し、出力ラインＬｏｕｔに生成された電圧を出力する。
【００２２】
ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）３は、各種プログラム、入力データ及び処理結果等の各種データを、ランダムアクセス展開可能に格納する作業領域を有して、各種情報を一時的に記憶する。
【００２３】
ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）４は、電子機器１の動作の実行に必要なシステムプログラムおよび各種アプリケーションプログラム等を記憶する。
【００２４】
外部記憶メモリ５は、各種プログラム、各種データなどが予め記憶されまたは書込み可能な記録媒体（図示せず）を有し、当該記録媒体は、磁気的、光学的記録媒体若しくは半導体等の不揮発性メモリ等のＣＰＵ２に読取り可能な記録媒体で構成されている。当該記録媒体は、固定ハードディスク等の固定的に設けたものであってもよいし、メモリカード等の着脱自在に装着する可搬型のものであってもよい。
【００２５】
入力部６は、カーソルキー、数字入力キー及び各種機能キー等を備えたキーボード並びにタッチペン等のポインティングデバイス等を含み、操作者によりキーボードで押下された押下信号やポインティングデバイスの位置信号をＣＰＵ２に出力する。
【００２６】
表示部７は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）等から構成され、ＣＰＵ２から入力される制御信号に従って各種表示を行う。
【００２７】
通信制御部８はモデム（ＭＯＤＥＭ：ＭＯｄｅｕｌａｔｏｒ／ＤＥＭｏｄｕｌａｔｏｒ）等から構成され、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、あるいはインターネット等の各種通信回線に接続された伝送媒体に接続可能なインターフェイスである。
【００２８】
電源回路１０は、図２に示すように、アルカリ電池やマンガン電池等の乾電池から構成される入力直流電源１１に接続され、出力ラインＬｏｕｔと制御線Ｌｃｎｔ、ＤＣ／ＤＣコンバータ１３を含む昇圧回路、ＤＣ／ＤＣコンバータ１３に基準電圧検出点１２に対して出力ラインＬｏｕｔの検出電圧を伝達する共振回路１４、基準電圧検出点１２における分圧比を切り換える分圧切換回路１８、降圧回路としての３端子レギュレータ１９、３端子レギュレータ１９をバイパスするバイパス回路２０、更に、共振回路１４における共振周波数を制御する定数部１５及びスイッチング部１７を備えている。なお、昇圧回路等各回路の構成については後述する。
【００２９】
電源回路１０は、ＣＰＵ２から制御線Ｌｃｎｔ（図２参照）を介して昇圧動作を指示する“Ｈ”レベルの切換指示信号が制御線Ｌｃｎｔに入力された場合、反転器Ｉを介してトランジスタＱ２のゲート端子に“Ｌ”レベルの信号が印加され、トランジスタＱ２がオンになりバイパス回路２０によって３端子レギュレータ１９の入力と出力を短絡すると共に、昇圧回路から出力された出力電圧を電源回路１０の出力ラインＬｏｕｔに出力する。これとは逆に、ＣＰＵ２から制御線Ｌｃｎｔを介して降圧動作を指示する“Ｌ”レベルの切換指示信号が制御線Ｌｃｎｔに入力された場合、反転器Ｉを介してトランジスタＱ２のゲート端子に“Ｈ”レベルの信号が印加され、トランジスタＱ２がオフになりバイパス回路２０は遮断されて３端子レギュレータ１９が有効になり、３端子レギュレータ１９から出力された出力電圧を電源回路１０の出力ラインＬｏｕｔに出力する。
【００３０】
昇圧時、出力ラインＬｏｕｔには３．３Ｖの昇圧電圧ＶｏｕｔＨが得られる。また、降圧時には、出力ラインＬｏｕｔに２．１Ｖの降圧電圧ＶｏｕｔＬが得られる。なお、切換指示信号（制御線Ｌｃｎｔ）の信号レベルは、昇圧動作を指示する場合は“Ｈ”レベルであり、降圧動作を指示する場合は“Ｌ”レベルとしたが、回路構成を変更して、昇圧動作を指示する場合を“Ｌ”レベルとし、降圧動作を指示する場合を“Ｈ”レベルとすることも可能である。
【００３１】
次に、昇圧動作について説明する。
昇圧回路は、入力段のコンデンサＣ０、昇圧用のインダクタンスＬ、整流および逆流防止用のダイオードＤ、インダクタンスＬと接地ＧＮＤとを断続的に接続するスイッチング素子としてのＮＭＯＳトランジスタＱ０、トランジスタＱ０のオン／オフ制御を行うＤＣ／ＤＣコンバータ（変圧制御回路）１３、インダクタンスＬに生じる逆起電力を蓄えるコンデンサＣ４、出力段のコンデンサＣ５を備えて構成される。
【００３２】
昇圧回路は、ＤＣ／ＤＣコンバータ１３によりトランジスタＱ０のオンオフを制御してインダクタンスＬに断続的に電流を流し、それにより生じる逆起電力を出力ラインに加算することにより出力ラインＬｏｕｔに入力電圧よりも高い３．３Ｖの昇圧電圧を出力するものである。
【００３３】
ＤＣ／ＤＣコンバータ１３は、チップイネーブル端子ＣＥ、電源端子ＶＤＤ、基準電圧入力端子ＦＢ、外部出力端子ＥＸＴ、グラウンド端子ＧＮＤの５つの端子を備えている。ＤＣ／ＤＣコンバータ１３は、基準電圧入力端子ＦＢに印加される電圧値が予め設定された範囲内の値のとき、基準電圧入力端子ＦＢに印加される基準電圧検出点１２における出力電圧の検出電圧の変動を受けて動作し、基準電圧検出点１２における検出電圧が一定になるようにトランジスタＱ０のオン／オフをＰＷＭ制御方式により制御する。
【００３４】
共振回路１４は、定数部１５と、周波数切換用のコンデンサＣ２と、スイッチング部１７とを備えて構成される。共振回路１４は、出力ラインＬｏｕｔの出力電圧に対応する電圧（基準電圧検出点１２における電圧）をＤＣ／ＤＣコンバータ１３の基準電圧入力端子ＦＢに伝達するための出力電圧の検出回路として機能する。ＤＣ／ＤＣコンバータ１３は、基準電圧入力端子ＦＢに印加される電圧に基づいてトランジスタＱ０のオンオフ時間（デューティ比）を制御し基準電圧検出点１２における電圧が一定となるようにしている。このとき、ＤＣ／ＤＣコンバータ１３の基準電圧入力端子ＦＢに印加される電圧の電圧変動に対する応答速度は、共振回路１４の共振周波数によって制御される。
【００３５】
また、共振回路１４の共振周波数は、出力ラインＬｏｕｔからの出力電圧を入力電圧よりも低い電圧から入力電圧よりも高い電圧に切り換えるときに、定数部１５が有する共振周波数ｆ１がスイッチング部１７により低い周波数のｆ２に切り換えられる。
【００３６】
定数部１５は抵抗Ｒ１と、この抵抗Ｒ１に並列に接続されたコンデンサＣ１を備えて構成される。定数部１５の共振周波数ｆ１は、下記式（１）で示される。
【数１】
ｆ１＝１／２（２π×Ｃ１×Ｒ１）・・・（１）
【００３７】
スイッチング部１７は、周波数切換用のコンデンサＣ２、ＰＭＯＳトランジスタＱ１、抵抗Ｒ４、抵抗Ｒ１０およびコンデンサＣ１０を備えて構成される。
【００３８】
スイッチング部１７は、切換指示信号（制御線Ｌｃｎｔ）の信号レベルが“Ｌ”レベルから“Ｈ”レベルに切り換わる際に、すなわち、電源回路１０の動作が切換指示信号によって降圧動作から昇圧動作に切り換えられる際に、下記に示すように、所定の時間だけ周波数切換用のコンデンサＣ２を定数部１５に並列に接続させることにより定数部１５の共振周波数ｆ１を低い周波数ｆ２に切り換える。
【００３９】
まず、定数部１５と周波数切換用のコンデンサＣ２との並列接続について説明する。“Ｈ”レベルの切換指示信号が反転器Ｉを介してコンデンサＣ１０の一端に“Ｌ”レベルの信号として印加されると、コンデンサＣ１０にチャージされていた電荷が放出されていく。これによりトランジスタＱ１のゲート端子に“Ｌ”レベルの信号が印加し、トランジスタＱ１はオンになる。トランジスタＱ１がオンになると、定数部１５に周波数切換用のコンデンサＣ２が並列に接続され、定数部１５の共振周波数ｆ１は下記式（２）で示される周波数ｆ２に切り換えられる。
【数２】
ｆ２＝１／２（２π×（Ｃ１＋Ｃ２）×Ｒ１）・・・（２）
【００４０】
なお、式（１）と式（２）を比較すると、式（２）は分母のＣ１にＣ２が加えられているため式（１）の値より小さくなる。したがって、切り換えられた定数部１５の共振周波数ｆ２は定数部１５の共振周波数周波数ｆ１より低い周波数ｆ２になる（ｆ１＞ｆ２）。
【００４１】
次に、定数部１５と周波数切換用のコンデンサＣ２との並列接続の解除について説明する。前述したようにコンデンサＣ１０の一端に“Ｌ”レベルの信号が印加されると、コンデンサＣ１０にチャージされていた電荷が放出される。しかし、抵抗Ｒ１０を介して出力ラインＬｏｕｔからコンデンサＣ１０に電荷が供給されるので、コンデンサＣ１０はチャージされてトランジスタＱ１のゲート端子に“Ｈ”レベルの信号が印加され、トランジスタＱ１はオフになる。このとき、周波数切換用のコンデンサＣ２の一端は抵抗Ｒ４を介して接地され、定数部１５の共振周波数が元に戻る。
【００４２】
なお、定数部１５と周波数切換用のコンデンサＣ２が並列に接続される所定の時間は、下記式（３）に示す抵抗Ｒ１０とコンデンサＣ１０の時定数τ〔ｓｅｃ〕により決定される。
【数３】
τ＝Ｃ１０×Ｒ１０×ｌｎ（Ｌｏｕｔ÷Ｖｔｈ）・・・（１）
なお、ＶｔｈはカットＯＦＦ電圧を指し、３Ｖ駆動品においては一般に１．６Ｖを示す。
【００４３】
分圧比切換回路１８は、定数部１５の抵抗Ｒ１と直列に接続される抵抗Ｒ２と、抵抗Ｒ２と並列に接続される抵抗Ｒ３およびＮＭＯＳトランジスタＱ３とを備えて構成される。
【００４４】
分圧比切換回路１８は、トランジスタＱ３のオンオフにより基準電圧検出点１２における分圧比を切り換えるものである。トランジスタＱ３のゲート端子には制御線Ｌｃｎｔが接続され、切換指示信号が昇圧動作を指示する“Ｈ”レベルのときオンになり、切換指示信号が降圧動作を指示する“Ｌ”レベルのときオフになる。
【００４５】
トランジスタＱ３がオフのとき抵抗Ｒ３は無効になり、基準電圧検出点１２における分圧比は抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値により決まる。トランジスタＱ３がオンのとき、抵抗Ｒ３は抵抗Ｒ２と並列に接続され、基準電圧検出点１２における分圧比は抵抗Ｒ１の抵抗値と抵抗Ｒ２および抵抗Ｒ３の合成抵抗値により決定される。
【００４６】
次に、３端子レギュレータ１９について説明する。
３端子レギュレータ１９は入力端子、出力端子、ＧＮＤ端子の３つの端子を備え、入力端子から入力された電圧を予め設定された定電圧（例えば、２．１Ｖ）にして出力するＩＣである。３端子レギュレータ１９は降圧時にのみ有効になり、入力端子には入力電源１１の入力電圧またはダイオードＤの出力端に現れる昇圧電圧のうち、いずれか高い方の電圧が入力される。
【００４７】
バイパス回路２０は、ＰＭＯＳトランジスタＱ２から構成されている。トランジスタＱ２のドレイン端子およびソース端子はそれぞれ３端子レギュレータ１９の入力端子および出力端子に接続されており、ゲート端子は反転器Ｉを介して制御線Ｌｃｎｔに接続されている。
【００４８】
バイパス回路２０はトランジスタＱ２のオンオフにより３端子レギュレータ１９を無効にしたり、有効にしたりする。トランジスタＱ２のゲート端子は制御線Ｌｃｎｔに反転器Ｉを介して接続されている。ゲート端子に昇圧動作を示す切換指示信号の信号レベルが反転した“Ｌ”レベルの信号が印加されると、トランジスタＱ２がオンになり、入力端子と出力端子が短絡されて、３端子レギュレータ１９がバイパスされる。
【００４９】
次に、本実施の形態における電源回路１０の動作を説明する。
まず、電源回路１０の降圧動作について説明する。
降圧動作時、切換指示信号は“Ｌ”レベルであるので、トランジスタＱ１のゲート端子には反転器Ｉ、コンデンサＣ１０を介して“Ｈ”レベルの信号が印加されている。このとき、トランジスタＱ１はオフであり、コンデンサＣ２は抵抗Ｒ４を介して接地されている。このときの定数部１５の共振周波数は前記式（１）で示したｆ１である。
【００５０】
なお、このとき、コンデンサＣ１０は反転器Ｉ側から“Ｈ”レベルの信号が印加されることにより電荷がチャージされ、コンデンサＣ２は抵抗Ｒ１を介して出力ラインＬｏｕｔから電荷が供給されてチャージされている。
【００５１】
また、分圧比切換回路１８のトランジスタＱ３のゲート端子には“Ｌ”レベルの切換指示信号が印加されてオフになる。これにより、抵抗Ｒ３は無効になり、基準電圧検出点１２における分圧比は抵抗Ｒ１と抵抗Ｒ２で決まる。このとき基準電圧入力端子ＦＢに印加される基準電圧検出点１２における電圧値は、ＤＣ／ＤＣコンバータ１３が動作する範囲の値から外れ、ＤＣ／ＤＣコンバータ１３は動作しない。
【００５２】
バイパス回路２０は、トランジスタＱ２のゲート端子に“Ｈ”レベルの信号が印加されることによりオフになり、３端子レギュレータ１９が有効になる。
よって、降圧時、入力電源１１からインダクタンスＬ、ダイオードＤ、３端子レギュレータ１９の経路で電流が流れる。３端子レギュレータ１９の入力端子には入力電源１１の入力電圧又はダイオードＤから出力される昇圧電圧の内いずれか高い方が入力される。３端子レギュレータ１９はこれを降圧して出力端子を介して出力ラインＬｏｕｔに２．１Ｖの降圧電圧ＶｏｕｔＬを出力する。
【００５３】
次に、電源回路１０を降圧動作から昇圧動作に切り換える場合の動作について説明する。
このとき、切換指示信号が“Ｌ”レベルから“Ｈ”レベルに切り換わり、バイパス回路２０のトランジスタＱ２のゲート端子には“Ｌ”レベルの信号が印加されてオンになり、３端子レギュレータ１９はバイパスされて無効になる。
【００５４】
分圧比切換回路１８のトランジスタＱ３は、ゲート端子に“Ｈ”レベルの信号が印加されてオンになり、抵抗Ｒ２と抵抗Ｒ３が並列に接続される。このとき、分圧比切換回路１８の抵抗値が低下し、基準電圧検出点１２における分圧比が変化する。このとき基準電圧入力端子ＦＢに印加される基準電圧検出点１２における電圧値は、ＤＣ／ＤＣコンバータ１３が動作する範囲となる。
【００５５】
また、スイッチング部１７のコンデンサＣ１０の反転器Ｉ側の端子に反転器Ｉを介して“Ｌ”レベルの信号が印加される。これにより、コンデンサＣ１０にチャージされた電荷が放出される。コンデンサＣ１０の電荷が放出されることにより、トランジスタＱ１のゲート端子に印加される電圧が低くなり、それによりトランジスタＱ１はオンされる。
【００５６】
トランジスタＱ１がオンされると、上述のように、コンデンサＣ１と抵抗Ｒ１に周波数切換用のコンデンサＣ２が並列に接続され、共振回路１４の共振周波数ｆ１が低い周波数ｆ２に切り換わる。
【００５７】
その結果、ＤＣ／ＤＣコンバータ１３は基準電圧検出点１２における電圧変動に緩やかに応答しながらトランジスタＱ０のオンオフを制御する。これによりインダクタンスＬに断続的に電流を流しながら入力電圧を昇圧し、図３に示すように、出力ラインＬｏｕｔに現れる出力電圧を２．１Ｖを徐々に３．３Ｖに切り換える。
【００５８】
その後、コンデンサＣ１０に出力ラインＬｏｕｔ、抵抗Ｒ１０を介して電荷が供給されると、トランジスタＱ１のゲート端子に印加される電圧が徐々に上昇し、トランジスタＱ１がオフになる。それにより、周波数切換用のコンデンサＣ２は抵抗Ｒ４を介して接地され、定数部１５の共振周波数は低い周波数のｆ２から高い周波数のｆ１に戻る。これにより、共振回路１４が基準電圧検出点１２における出力電圧の検出電圧をＤＣ／ＤＣコンバータ１３の基準電圧入力端子ＦＢに伝達する速度が早くなり、ＤＣ／ＤＣコンバータ１３の応答速度を高める。それにより図３に示すように、電源回路１０から安定した昇圧電圧ＶｏｕｔＨを得ることができる。
【００５９】
なお、電源回路１０を昇圧動作から降圧動作に切り換える場合は、切換指示信号が“Ｈ”レベルから“Ｌ”レベルに切り換わり、スイッチング部１７のコンデンサＣ１０の反転器Ｉ側の端子に反転器Ｉを介して“Ｌ”レベルから“Ｈ”レベルの信号が印加される。この場合、コンデンサＣ１０は既に電荷がチャージされており、トランジスタＱ１のゲート端子にはトランジスタＱ１がオフになる電圧が印加されている。このような状態おいてスイッチング部１７のコンデンサＣ１０の反転器Ｉ側の端子に“Ｈ”レベルの信号を印加してもコンデンサＣ１０の電荷は変化せず、トランジスタＱ１はオンにはならないので、共振回路１４の共振周波数は切り換わらない。
【００６０】
本実施の形態によれば、電源回路１０の動作が降圧動作から昇圧動作に切り換えられる際に、周波数切換用のコンデンサＣ２により、抵抗Ｒ１０とコンデンサＣ１０により決定される時定数τにより所定の時間だけ、定数部１５の共振周波数ｆ１を低い周波数ｆ２に切り換えて、ＤＣ／ＤＣコンバータ１３の基準電圧入力端子ＦＢに基準電圧検出点１２における電圧変動を伝達する速度を遅くしている。これにより所定の時間だけＤＣ／ＤＣコンバータ１３の応答速度を下げ、図３の電流Ｉｂｔに示すように突入電流の発生を防止している。その後、トランジスタＱ１をオフして定数部１５の共振周波数をｆ２からｆ１に戻すことによりＤＣ／ＤＣコンバータ１３の応答速度を上げ電源回路１０としての出力安定性を保つことができる。
【００６１】
なお、図４は、本実施の形態とは異なり共振回路１５を有していない場合の出力ラインＬｏｕｔに現れる電圧の変化等を示したものである。図４に示すように、共振回路１５を有していない電源回路においては、降圧動作から昇圧動作に切り換えるとその瞬間に大きな突入電流Ｉｂｔが流れ、電源回路を構成する素子を破損する恐れがある。また、本実施の形態とは異なり、共振周波数が変化しないことから制御回路の応答速度は常に一定であり、出力ラインＬｏｕｔに現れる電圧は２．１Ｖから３．３Ｖに急峻に変化する。
【００６２】
また、入力電圧を昇圧した昇圧電圧と入力電圧を降圧した降圧電圧を同一の出力端（出力ラインＬｏｕｔ）から得ることができる。これにより、各回路部に対してＣＰＵの処理動作に基づき、適宜、出力電圧を切り換えて所定の動作電圧を供給することができる。
【００６３】
また、本実施の形態の電源回路１０は、３端子レギュレータ１９とバイパス回路１７を設けることにより、３Ｖの入力直流電圧を降圧した２．１Ｖの降圧電圧ＶｏｕｔＬと、入力直流電圧を昇圧した３．３Ｖの昇圧電圧ＶｏｕｔＨを得ることができる。したがって、電子機器１に昇圧用のＤＣ／ＤＣコンバータと降圧用のＤＣ／ＤＣコンバータを備える必要がなく、部品点数を削減することができる。また、実装スペースも減るので電子機器１の小型化、薄型化を図ることができる。
【００６４】
また、昇圧時には３端子レギュレータ１９をバイパス回路２０によりバイパスするので安定した昇圧電圧を得ることができる。また、降圧時には分圧切換回路により基準電圧検出点における電圧値を変化させ、これによりＤＣ／ＤＣコンバータをオフするので、安定した降圧電圧を得ることができる。
【００６５】
なお、本発明の電源回路および電子機器は上記実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲において適宜変更可能であるのは勿論である。
【００６６】
例えば、上記実施の形態において、電源回路１０から出力される電圧レベルを２．１Ｖと３．３Ｖとして説明したがこれに限定されるものではなく、電子機器１内の各部の動作電圧に合わせて所定の電圧レベルを生成するようにすればよい。また、入力直流電圧として３Ｖとして説明したが、これに限定されるものではないのは勿論である。
【００６７】
また、共振回路１５の構成は上記実施の形態に限定されるものではなく、切換指示信号による出力電圧の切り換え時に前記共振回路における共振周波数を他の周波数に切り換えることができるような構成であればどのようなものであってもよい。
【００６８】
【発明の効果】
請求項１に記載の発明によれば、変圧制御回路の基準電圧入力端子と前記変圧制御回路の出力端との間に複数の共振周波数を有する共振回路を備え、切換指示信号による出力電圧の切り換え時に共振回路における共振周波数を他の周波数に切り換えるようにしたので、出力電圧の切り換え時に、変圧制御回路の基準電圧入力端子に当該変圧制御回路の出力端において変動した出力電圧を伝達する応答速度を切り換えることができる。これにより、切換指示信号による出力電圧の切り換え時に変圧制御回路が急激に入力電圧を昇圧するのを防ぎ、電源回路内における突入電流の発生を防止すると共に、電源回路を構成する素子の破損を防止することができる。
【００６９】
請求項２に記載の発明によれば、切換指示信号による出力電圧の切り換え時に、スイッチング部が所定の時間だけ共振周波数を他の周波数に切り換えるようにしたので、出力電圧の切り換え時にのみ定数部の共振周波数を低い周波数に切り換えることにより変圧制御回路の応答速度を遅くし、突入電流の発生を防止することができる。そして、所定の時間経過後は共振周波数を元に戻すことにより変圧制御回路の応答速度が通常の速度に戻るので、電源回路の出力安定性を図ることができる。
【００７０】
請求項３に記載の発明によれば、入力電圧を昇圧した昇圧電圧と入力電圧を降圧した降圧電圧を当該電源回路の同一の出力端から得ることができる。これにより、各回路部に対してＣＰＵの処理動作に基づき、適宜、電源電圧を切り換えて供給することができる。
【００７１】
請求項４に記載の発明によれば、出力電圧を切り換える際に昇圧回路、降圧回路の何れの出力も電源回路の出力端から出力されない状態が発生することがないので、精度良く、安定した電圧を電源回路の出力端から出力することができる。
【００７２】
請求項５に記載の発明によれば、入力電圧を変圧することにより生成した複数の電圧を電源回路の同一の出力端から出力することにより、各回路部に対してＣＰＵの処理動作に基づき、適宜、電源電圧を切り換えて供給することができる。また、出力電圧の切り換え時に発生する突入電流を防止し、精度の良い安定した電圧を電子機器内の各回路部に供給することができる。
【図面の簡単な説明】
【図１】本発明に係る電子機器の一例の機能的構成を示したブロック図である。
【図２】図１に示す電源回路を示した図である。
【図３】図１に示す電源回路に入力される切換指示信号、電源回路により生成される出力電圧、出力電圧に伴って生成される電流の波形を示した波形図である。
【図４】図１に示す電源回路において、共振回路、スイッチング回路、時定数回路を有さない場合に生じる切換指示信号、出力電圧、出力電圧に伴って生成される電流の波形を示した波形図である。
【符号の説明】
１    電子機器
１０  電源回路
１１  入力直流電源
１２  基準電圧検出点
１３  ＤＣ／ＤＣコンバータ（昇圧制御回路）
１４  共振回路
１５  定数部
１７  スイッチング部
１８  分圧比切換回路
１９  ３端子レギュレータ（降圧回路）
２０  バイパス回路
Ｃ０  入力段のコンデンサ
Ｃ１  コンデンサ
Ｃ２  周波数切換用のコンデンサ（周波数切換部）
Ｃ４  コンデンサ
Ｃ５  出力段のコンデンサ
Ｄ  ダイオード
ＦＢ  基準電圧入力端子
Ｌ  インダクタンス
Ｑ０  ＮＭＯＳトランジスタ
Ｑ１  ＰＭＯＳトランジスタ
Ｑ２  ＰＭＯＳトランジスタ
Ｑ３  ＮＭＯＳトランジスタ
Ｒ１  抵抗
Ｒ２  抵抗
Ｒ３  抵抗
Ｌｏｕｔ  出力ライン
Ｌｃｎｔ  制御線
ＶｏｕｔＨ  昇圧電圧
ＶｏｕｔＬ  降圧電圧
【図１】
2004166343.tif 000003
【図２】
2004166343.tif 000004
【図３】
2004166343.tif 000005
【図４】
2004166343.tif 000006