(57)【要約】【課題】駆動回路１３からパワー素子１２の制御入力端に駆動信号を与え、該パワー素子１２の出力端間に、試験条件に対応した値の電流が、前記駆動信号に応答して流れるか否かを試験する試験装置１１において、素子破壊を防止しつつ、低消費電力化を図る。【解決手段】前記パワー素子１２の出力端間に試験電流を供給する直流電源１４を出力電圧可変に構成し、制御回路１５が、試験電流の電流値に応答して、該電流値を前記試験条件に対応した値に制限するように、前記直流電源１４の出力電圧を制御する。したがって、パワー素子１２と直流電源１４との間に、素子破壊を防止するための電流制限抵抗を設けなくても、試験電流が定格電流などの既定の電流値を超えてしまうことはなく、前記電流制限抵抗による損失を無くし、低消費電力化を図ることができる。【選択図】  図１
2004166412.tif 000002
【特許請求の範囲】
【請求項１】
パワー素子の制御入力端に駆動信号を与え、該パワー素子の出力端間に、試験条件に対応した値の電流が、前記駆動信号に応答して流れるか否かを試験する装置において、
出力電圧を変化可能に構成され、前記パワー素子の出力端間に試験電流を供給する直流電源と、
前記試験電流の電流値に応答し、該電流値を前記試験条件に対応した値に制限するように、前記直流電源の出力電圧を制御する制御手段とを含むことを特徴とするパワー素子の試験装置。
【請求項２】
前記直流電源は、その出力電圧を段階的に設定可能であり、
前記制御手段は、前記試験条件に対応した値と前記試験電流の電流値との差が大きいときには前記出力電圧の１段階当りの偏差を大きくし、前記差が小さいときには前記偏差を小さく制御することを特徴とする請求項１記載のパワー素子の試験装置。
【請求項３】
前記制御手段は、パワー素子のＯＮ期間が予め定める期間を経過するまでは、前記直流電源に、該パワー素子が前回のＯＦＦとなる直前の出力電圧から徐々に小さい値をセットしてゆくことをことを特徴とする請求項１または２記載のパワー素子の試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インバータやスイッチング電源などに使用されるＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ  ）などのパワー素子を試験するための装置に関する。
【０００２】
【従来の技術】
前記パワー素子には、その信頼性を確保するために、温度や湿度等の環境に対する試験や振動などの機械的な試験、および通電試験などの各種の試験が行われる。中でも、通電試験は、実動作時の負荷変動によるパワー素子の急峻な温度変化に対する耐久性を評価できるので、前記パワー素子が前記インバータやスイッチング電源などの高速スイッチングに使用される機会が増加していることから、特に重要になってきている。
【０００３】
前記通電試験は、試験条件に対応した規定の定電流を、パワー素子に連続またはサイクル通電することで行われる。図８は、典型的な従来技術の試験装置１の電気的構成を示すブロック図である。この図８では、パワー素子２はＩＧＢＴの例を示しており、制御入力端はベースとなり、出力端はコレクタおよびエミッタとなっている。前記パワー素子２のベースには、駆動回路３から駆動信号が与えられる。図８では、断続通電試験やサイクル試験の例を示しており、前記駆動信号は連続するパルス列である。一方、前記パワー素子２のコレクタおよびエミッタには、直流電源４から、前記試験条件に対応した規定の定電流が供給される。
【０００４】
以上の構成は定電流モードでの試験装置の構成であり、前記直流電源４を定電流モードとして、該直流電源４から前記試験条件に対応した規定の定電流を供給するようになっている。しかしながら、この定電流モードでは、パワー素子２のベースがローレベルのＯＦＦ状態で、直流電源４は前記規定の定電流を供給しようと出力電圧を上昇しており、この状態で前記ベースをハイレベルとしてＯＮ状態とすると、回路抵抗を一定と考えると、前記規定の定電流値をオーバーシュートして、大電流が流れ、パワー素子２が破損したり、過剰なストレスを与えることになる。
【０００５】
図９に、そのオーバーシュートの様子を示す。図９（ａ）は、パワー素子２を流れる電流の波形であり、前記試験条件に対応した設定電流値は、３００Ａであり、前記オーバーシュートによって５００Ａ以上の電流が流れていることが理解される。また、図９（ｂ）は、パワー素子２の端子間電圧（Ｖｃｅ：コレクタ−エミッタ間電圧）の波形であり、前記試験電流の増加に伴って、約１８Ｖから約２Ｖに遷移している。
【０００６】
一方、上述のようなオーバーシュートを防止できる試験装置として、定電圧モードの試験装置がある。その定電圧モードでは、前記直流電源４の出力電圧を前記規定の定電流値に対応した電圧値に設定しておくので、前記オーバーシュートが発生することはなく、上述のような不具合の発生が防止されている。
【０００７】
ところが、パワー素子２の内部抵抗は、たとえば０．００９Ωと小さく、かつこの内部抵抗値は、素子ばらつきや温度によって大きく変化し、したがって前記端子間電圧Ｖｃｅも大きく変化する。一方、試験電流の電流値が大きいので、前記端子間電圧Ｖｃｅの僅かな変化でも、該試験電流の電流値が大きく変化し、パワー素子２が破損してしまう。このため、定電圧モードの試験装置では、前記パワー素子２の一方の出力端（図８の例では、コレクタ側）と、直流電源４の対応する端子との間に、電流制限抵抗５が挿入されている。前記電流制限抵抗５の抵抗値は、前記パワー素子２の内部抵抗の変化による前記端子間電圧Ｖｃｅの変化を抑えるために、前記内部抵抗よりも充分大きく、たとえば０．１Ωに設定される。これによって、前記試験電流の電流値は、前記電流制限抵抗５の抵抗値によって殆ど決定され、前記試験条件に対応した規定の定電流が供給されるようになっている。
【０００８】
【発明が解決しようとする課題】
したがって、上述のような従来技術の定電圧モードの試験装置では、前記電流制限抵抗５によって、大きな損失を生じるという問題がある。たとえば、前記規定の定電流値を２００Ａとすると、この電流制限抵抗５の端子間電圧は２０Ｖとなる。また、前記パワー素子２の端子間電圧Ｖｃｅを１．８Ｖとすると、直流電源４の出力電圧を２１．８Ｖに設定しておくと、前記パワー素子２には前記２００Ａに制限した定電流を供給することが可能になる。しかしながら、２１．８Ｖ×２００Ａ＝４３６０Ｗの損失が生じることになる（ただし、直流電源４での損失は無視している）。
【０００９】
本発明の目的は、素子破壊を防止しつつ、低消費電力化を図ることができるパワー素子の試験装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明のパワー素子の試験装置は、パワー素子の制御入力端に駆動信号を与え、該パワー素子の出力端間に、試験条件に対応した値の電流が、前記駆動信号に応答して流れるか否かを試験する装置において、出力電圧を変化可能に構成され、前記パワー素子の出力端間に試験電流を供給する直流電源と、前記試験電流の電流値に応答し、該電流値を前記試験条件に対応した値に制限するように、前記直流電源の出力電圧を制御する制御手段とを含むことを特徴とする。
【００１１】
上記の構成によれば、連続通電試験、断続通電試験およびサイクル試験などのように、パワー素子の制御入力端に駆動信号を与え、該パワー素子の出力端間に、定格電流などの試験条件に対応した値の電流が、前記駆動信号に応答して流れるか否かを試験するにあたって、前記直流電源を、その出力電圧を変化可能に構成して前記パワー素子の出力端間に接続し、制御手段が、前記直流電源からパワー素子へ流れる試験電流の電流値に対応して前記直流電源の出力電圧を制御し、前記電流値を前記試験条件に対応した値に制限する。
【００１２】
したがって、パワー素子と直流電源との間に、素子破壊を防止するための電流制限抵抗を設けなくても、試験電流が前記定格電流などの既定の電流値を超えてしまうことはなく、前記電流制限抵抗による損失を無くし、低消費電力化を図ることができる。
【００１３】
また、本発明のパワー素子の試験装置では、前記直流電源は、その出力電圧を段階的に設定可能であり、前記制御手段は、前記試験条件に対応した値と前記試験電流の電流値との差が大きいときには前記出力電圧の１段階当りの偏差を大きくし、前記差が小さいときには前記偏差を小さく制御することを特徴とする。
【００１４】
上記の構成によれば、パワー素子をＯＮした直後のように、前記定格電流などの前記試験条件に対応した値と、パワー素子に実際に流れている試験電流の電流値との差が大きいときには、前記制御手段は、前記直流電源の出力電圧の１段階当りの偏差を大きくし、該出力電圧を１段階変化させることで変化する試験電流の変化量を大きくし、前記差が小さいときには前記偏差を小さくすることで前記試験電流の変化量を小さくする。
【００１５】
したがって、前記試験電流が前記既定の電流値を超えないようにしつつ、該試験電流を前記試験条件に対応した値に速やかに収束させることができる。
【００１６】
さらにまた、本発明のパワー素子の試験装置では、前記制御手段は、パワー素子のＯＮ期間が予め定める期間を経過するまでは、前記直流電源に、該パワー素子が前回のＯＦＦとなる直前の出力電圧から徐々に小さい値をセットしてゆくことをことを特徴とする。
【００１７】
上記の構成によれば、パワー素子のＯＮ期間が予め定める期間、たとえば５００ｍｓｅｃを経過するまでは、該パワー素子が前回のＯＦＦとなる直前の出力電圧から徐々に小さい値をセットしてゆく。
【００１８】
したがって、通電開始時からパワー素子の温度が安定するまで、内部インピーダンスが安定せず、過電流が流れる可能性があっても、それを確実に防止することができる。
【００１９】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図７に基づいて説明すれば、以下のとおりである。
【００２０】
図１は、本発明の実施の一形態の試験装置１１の電気的構成を示すブロック図である。この図１では、パワー素子１２はＩＧＢＴの例を示しており、制御入力端はベースとなり、出力端はコレクタおよびエミッタとなっている。前記パワー素子１２のベースには、駆動回路１３から駆動信号が与えられる。図１では、断続通電試験やサイクル試験の例を示しており、前記駆動信号は連続するパルス列である。一方、前記パワー素子１２のコレクタおよびエミッタには、直流電源１４から、試験条件に対応した規定の定電流が供給される。
【００２１】
注目すべきは、本発明の試験装置１１では、前記定電圧モードで試験を行うにあたって、直流電源１４を、その出力電圧を変化可能に構成し、新たに設けた制御回路１５が、該直流電源１４からパワー素子１２へ流れる試験電流の電流値に対応して該直流電源１４の出力電圧を制御し、前記電流値を前記試験条件に対応した値に制限することである。すなわち、該直流電源１４の電源端子間にパワー素子１２を直結し、制御回路１５は、前記パワー素子１２のＯＮ時に端子間電圧Ｖｃｅ（＝直流電源１４の出力電圧）を０Ｖから立ち上げてゆき、流れる電流値を該制御回路１５にフィードバックし、定格電流値などの前記試験条件に対応した値となると、前記端子間電圧Ｖｃｅをその時点の電圧で維持する。
【００２２】
前記パワー素子１２へ流れる試験電流の電流値は、たとえば前記直流電源１４内のシャント抵抗の端子間電圧から測定することができ、また前記直流電源１４の外部の線路上に設けたシャント抵抗の端子間電圧や、前記線路を流れる電流のクランプ式の電流測定からも、測定することができる。
【００２３】
図２は、前記制御回路１５の一構成例を示すブロック図である。制御回路１５では、ＯＮ／ＯＦＦ設定部２１で、前記駆動電圧のＯＮ時間およびＯＦＦ時間、したがって周波数およびデューティが設定され、それらのデータに対応して、サイクル信号発生部２２が前記駆動信号を発生する。前記駆動信号はＡＮＤ回路２３の一方の入力に与えられており、このＡＮＤ回路２３の他方の入力には、試験信号発生部２４からの試験信号が入力される。したがって、前記試験信号がイネーブル信号となり、前記ＡＮＤ回路２３からは、試験信号がアクティブ（図２の例ではハイレベル）である試験期間は、前記駆動信号が前記駆動回路１３に与えられ、該駆動回路１３で増幅された後、パワー素子１２に与えられることになる。
【００２４】
また、前記制御回路１５内には、前記試験条件に対応した電流値を設定するための設定部２５が設けられており、この設定部２５からは、設定された電流値を表す電圧が出力される。前記設定部２５の出力電圧は、比較器２６において、前述のようにして測定された試験電流の電流値を表す電圧と比較され、その比較結果が演算回路２７に入力される。演算回路２７は、前記試験信号発生部２４からの試験信号に応答し、該試験信号がアクティブである試験期間には、前記サイクル信号発生部２２からの駆動信号の立ち上がりタイミングから、前記比較器２６の比較結果に応答して、後述するように、前記パワー素子１２の端子間電圧Ｖｃｅ（＝直流電源１４の出力電圧）を、前記試験電流が試験条件に対応した電流値となるまで、オーバーシュートしないように立ち上げてゆく。
【００２５】
図３および図４は、前記演算回路２７によるパワー素子１２の端子間電圧Ｖｃｅの設定動作を示すフローチャートである。ステップＳ１では、前記試験信号がアクティブ（ＯＮ）であるか否かが判断され、非アクティブであるときには、ステップＳ２で、前記端子間電圧Ｖｃｅの設定値Ｖｓｅｔを０Ｖにセットし、さらにステップＳ３で、前記駆動信号の出力をＯＦＦにして、前記ステップＳ１に戻る。こうして、前記試験信号がアクティブになるまで待機し、アクティブになるとステップＳ４に移る。
【００２６】
ステップＳ４では、サイクル試験（断続通電試験も含む）であるか否かが判断され、そうであるときにはステップＳ５で前記駆動信号を前記サイクル信号発生部２２で生成されたサイクル信号と試験信号とのＡＮＤの信号とされた後ステップＳ７に移り、そうでない連続通電試験であるときにはステップＳ６で前記駆動信号が常時ＯＮとされた後ステップＳ７に移る。
【００２７】
ステップＳ７では、前記駆動信号がＯＮの期間であるか否かが判断され、そうであるときにはステップＳ８で予め定める時間Ｔｓがタイマでカウントされ、ステップＳ９ではその時間Ｔｓまでカウントしたか否かが判断され、そうでないときにはステップＳ１０ａに移り、前記端子間電圧Ｖｃｅの設定値Ｖｓｅｔとして、前回のパワー素子１２がＯＦＦとなる直前の値から予め定める値Ｖｄだけ小さい値をセットして前記ステップＳ１に戻り、そうであるときにはステップＳ１０ｂに移り、前記端子間電圧Ｖｃｅの設定値Ｖｓｅｔとして、前回の値を維持してステップＳ１１に移る。
【００２８】
したがって、駆動信号がＯＮとなって（パワー素子１２のベース電圧Ｖｂが立ち上がって）から、前記時間Ｔｓが経過するまでは前記設定値Ｖｓｅｔを小さくしてゆき、時間Ｔｓが経過すると、その直前の値で維持することで、前記ベース電圧Ｖｂの立ち上がりタイミングから端子間電圧Ｖｃｅの立ち上がりタイミングを遅らせることができる。これによって、パワー素子１２の温度が低下している通電開始時から、該パワー素子１２の温度が安定するまで、内部インピーダンスが安定せず、過電流が流れる可能性があっても、それを確実に防止することができる。
【００２９】
また、前記ステップＳ７で前記駆動信号がＯＦＦの期間であると判断されると、ステップＳ３１で、さらに駆動信号の立ち下がりタイミングであるか否かが判断され、立ち下がりタイミングでないときにはステップＳ１に戻り、立ち下がりタイミングであるとき、すなわち駆動信号がＯＦＦとなってから１回だけは、ステップＳ３２に移る。ステップＳ３２では、次回の立ち上がり時に使用される前記値Ｖｄとして、最終の設定値Ｖｓｅｔに、予め定める係数ｋ、たとえば０．８〜０．９を乗算した値がセットされた後、前記ステップＳ１０ｂに移る。
【００３０】
ステップＳ１１からは、前記駆動信号がＯＮとなってから、前記時間Ｔｓが経過して、パワー素子１２の温度が安定した状態での端子間電圧Ｖｃｅの設定動作であり、先ずこのステップＳ１１で、前記試験条件に対応した設定電流値Ｉｓｅｔと、実際に測定された試験電流Ｉｍｏｎとの差分の前記設定電流値Ｉｓｅｔに対する割合が電流値偏差Ｉｄとして求められる。
【００３１】
ステップＳ１２では、前記電流値偏差Ｉｄが８０％より大きいか否かが判断され、そうであるときにはステップＳ１３で出力電圧の設定値Ｖｓｅｔに１０Ｖが加算されて更新された後ステップＳ１４に移り、そうでないときには直接ステップＳ１４に移る。同様に、ステップＳ１４では、前記電流値偏差Ｉｄが４０％より大きいか否かが判断され、そうであるときにはステップＳ１５で出力電圧の設定値Ｖｓｅｔに５Ｖが加算されて更新された後ステップＳ１６に移り、そうでないときには直接ステップＳ１６に移る。また同様に、ステップＳ１６では、前記電流値偏差Ｉｄが１０％より大きいか否かが判断され、そうであるときにはステップＳ１７で出力電圧の設定値Ｖｓｅｔに３Ｖが加算されて更新された後ステップＳ１８に移り、そうでないときには直接ステップＳ１８に移る。さらにまた同様に、ステップＳ１８では、前記電流値偏差Ｉｄが２％より大きいか否かが判断され、そうであるときにはステップＳ１９で出力電圧の設定値Ｖｓｅｔに１Ｖが加算されて更新された後ステップＳ２０に移り、そうでないときには直接ステップＳ２０に移る。こうして、実際に測定された試験電流Ｉｍｏｎが試験条件に対応した設定電流値Ｉｓｅｔよりも低い場合には、前記ステップＳ１２〜Ｓ１９において、その電流値偏差Ｉｄに対応して、出力電圧の設定値Ｖｓｅｔが増加される。
【００３２】
これに対して、ステップＳ２０からは前記出力電圧の設定値Ｖｓｅｔの減少設定であり、ステップＳ２０では、前記電流値偏差Ｉｄが−８０％より小さいか否かが判断され、そうであるときにはステップＳ２１で出力電圧の設定値Ｖｓｅｔから２０Ｖが減算されて更新された後ステップＳ２２に移り、そうでないときには直接ステップＳ２２に移る。同様に、ステップＳ２２では、前記電流値偏差Ｉｄが−４０％より小さいか否かが判断され、そうであるときにはステップＳ２３で出力電圧の設定値Ｖｓｅｔから１０Ｖが減算されて更新された後ステップＳ２４に移り、そうでないときには直接ステップＳ２４に移る。また同様に、ステップＳ２４では、前記電流値偏差Ｉｄが−１０％より小さいか否かが判断され、そうであるときにはステップＳ２５で出力電圧の設定値Ｖｓｅｔから３Ｖが減算されて更新された後ステップＳ２６に移り、そうでないときには直接ステップＳ２６に移る。さらにまた同様に、ステップＳ２６では、前記電流値偏差Ｉｄが−２％より小さいか否かが判断され、そうであるときにはステップＳ２７で出力電圧の設定値Ｖｓｅｔから１Ｖが減算されて更新された後前記ステップＳ１に戻り、そうでないときには直接ステップＳ１に戻る。こうして、実際に測定された試験電流Ｉｍｏｎが試験条件に対応した設定電流値Ｉｓｅｔよりも高い場合には、前記ステップＳ２０〜Ｓ２７において、その電流値偏差Ｉｄに対応して、出力電圧の設定値Ｖｓｅｔが減少される。
【００３３】
以上のようにして、本発明の試験装置１１では、連続通電試験、断続通電試験およびサイクル試験などのように、パワー素子１２の制御入力端に駆動信号を与え、該パワー素子１２の出力端間に、試験条件に対応した値（Ｉｓｅｔ）の電流が、前記駆動信号に応答して流れるか否かを試験するにあたって、直流電源１４を、その出力電圧（Ｖｓｅｔ）を変化可能に構成して前記パワー素子１２の出力端間に接続し、制御回路１５が、前記直流電源１４からパワー素子１２へ流れる試験電流の電流値（Ｉｍｏｎ）に対応して前記直流電源１４の出力電圧（Ｖｓｅｔ）を制御し、前記電流値（Ｉｍｏｎ）を前記試験条件に対応した値（Ｉｓｅｔ）に制限するので、パワー素子１２と直流電源１４との間に、素子破壊を防止するための電流制限抵抗を設けなくても、試験電流（Ｉｍｏｎ）が定格電流などの既定の電流値を超えてしまうことはなく、前記電流制限抵抗による損失を無くし、低消費電力化を図ることができる。
【００３４】
たとえば、前記従来技術での説明と同様に、試験条件に対応した規定の定電流値（Ｉｓｅｔ）を２００Ａとし、パワー素子１２の端子間電圧Ｖｃｅを１．８Ｖとすると、直流電源１４の出力電圧（Ｖｓｅｔ）も１．８Ｖになり、１．８Ｖ×２００Ａ＝３６０Ｗの損失になり、前記４３６０Ｗと比較すると、９１．７％もの低消費電力化を図ることができる（ただし、直流電源１４での損失は無視している）。
【００３５】
図５に、前記試験電流（Ｉｍｏｎ）が制限されている様子を示す。この図５は、パワー素子１２のＯＮ期間が前記時間Ｔｓを経過した後の状態で、したがってパワー素子１２の端子間電圧Ｖｃｅは、１．８Ｖで略一定である。前記試験電流（Ｉｍｏｎ）は、パワー素子１２のベース電圧Ｖｂに連動して変化しているけれども、前記規定の定電流値（Ｉｓｅｔ）である２００Ａを超えるオーバーシュートが抑制されていることが理解される。
【００３６】
また、前記直流電源１４は、その出力電圧（Ｖｓｅｔ）を段階的に設定可能であり、前記制御回路１５は、前記試験条件に対応した値（Ｉｓｅｔ）と前記試験電流の電流値（Ｉｍｏｎ）との差（Ｉｄ）が大きいときには前記出力電圧（Ｖｓｅｔ）の１段階当りの偏差を大きくし、前記差（Ｉｄ）が小さいときには前記偏差を小さく制御するので、前記試験電流（Ｉｍｏｎ）が前記既定の電流値を超えないようにしつつ、該試験電流（Ｉｍｏｎ）を前記試験条件に対応した値（Ｉｓｅｔ）に速やかに収束させることができる。
【００３７】
なお、上記のように試験条件に対応した値（Ｉｓｅｔ）と試験電流の電流値（Ｉｍｏｎ）との差（Ｉｄ）の大きさに応じて出力電圧（Ｖｓｅｔ）の大きさを変化させる以外に、ファジー理論等を用いて出力電圧（Ｖｓｅｔ）の大きさを変化させるようにしてもよい。
【００３８】
さらにまた、前記ステップＳ７〜Ｓ９において前記駆動信号がＯＮとなってから予め定める時間Ｔｓが経過するまでは、ステップＳ１０ａにおいて前記端子間電圧Ｖｃｅの設定値Ｖｓｅｔとして、前回のＯＦＦとなる直前の値から予め定める値Ｖｄだけ小さい値をセットするので、通電開始時からパワー素子１２の温度が安定するまで、内部インピーダンスが安定せず、過電流が流れる可能性があっても、それを確実に防止することができる。
【００３９】
図６および図７に、その様子を示す。図６は上述のように前回の最終の設定値Ｖｓｅｔから徐々に小さい値をセットした場合に測定された試験電流（Ｉｍｏｎ）のグラフであり、図７は前回の最終の設定値Ｖｓｅｔをそのまま維持した場合に測定された試験電流（Ｉｍｏｎ）のグラフである。これら図６および図７から明らかなように、試験条件に対応した値の試験電流（Ｉｓｅｔ）は同じであるけれども、設定値Ｖｓｅｔを小さくした方が、オーバーシュートが抑制されていることが理解される。Ｔｓ＝５００ｍｓｅｃが経過してからは、前記測定された試験電流（Ｉｍｏｎ）に基づくフィードバック制御に移り、該試験電流（Ｉｍｏｎ）は試験電流（Ｉｓｅｔ）に収束してゆく。
【００４０】
【発明の効果】
本発明のパワー素子の試験装置は、以上のように、断続通電試験やサイクル試験などのように、パワー素子の制御入力端に駆動信号を与え、該パワー素子の出力端間に、定格電流などの試験条件に対応した値の電流が、前記駆動信号に応答して流れるか否かを試験するにあたって、直流電源を、その出力電圧を変化可能に構成して前記パワー素子の出力端間に接続し、制御手段が、前記直流電源からパワー素子へ流れる試験電流の電流値に対応して前記直流電源の出力電圧を制御し、前記電流値を前記試験条件に対応した値に制限する。
【００４１】
それゆえ、パワー素子と直流電源との間に、素子破壊を防止するための電流制限抵抗を設けなくても、試験電流が前記定格電流などの既定の電流値を超えてしまうことはなく、前記電流制限抵抗による損失を無くし、低消費電力化を図ることができる。
【００４２】
また、本発明のパワー素子の試験装置は、以上のように、前記直流電源を、その出力電圧を段階的に設定可能に構成し、前記制御手段が、前記試験条件に対応した値と前記試験電流の電流値との差が大きいときには前記出力電圧の１段階当りの偏差を大きくし、前記差が小さいときには前記偏差を小さく制御する。
【００４３】
それゆえ、前記試験電流が前記既定の電流値を超えないようにしつつ、該試験電流を前記試験条件に対応した値に速やかに収束させることができる。
【００４４】
さらにまた、本発明のパワー素子の試験装置は、以上のように、パワー素子のＯＮ期間が予め定める期間を経過するまでは、前記直流電源に、該パワー素子が前回のＯＦＦとなる直前の出力電圧から徐々に小さい値をセットしてゆく。
【００４５】
それゆえ、通電開始時からパワー素子の温度が安定するまで、内部インピーダンスが安定せず、過電流が流れる可能性があっても、それを確実に防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の試験装置の電気的構成を示すブロック図である。
【図２】図１で示す試験装置における制御回路の一構成例を示すブロック図である。
【図３】本発明によるパワー素子の端子間電圧の設定動作を示すフローチャートである。
【図４】本発明によるパワー素子の端子間電圧の設定動作を示すフローチャートである。
【図５】本発明の試験装置による試験電流のオーバーシュートの抑制の様子を示す波形図である。
【図６】駆動信号のＯＮタイミングから、パワー素子の端子間電圧を小さくしてゆく場合の試験電流のオーバーシュートの抑制の様子を示す波形図である。
【図７】駆動信号のＯＮタイミングから、パワー素子の端子間電圧を一定に維持した場合の試験電流のオーバーシュートの抑制の様子を示す波形図である。
【図８】典型的な従来技術の試験装置の電気的構成を示すブロック図である。
【図９】図８の試験装置による試験電流のオーバーシュートの様子を示す波形図である。
【符号の説明】
１１    試験装置
１２    パワー素子
１３    駆動回路
１４    直流電源
１５    制御回路
２１    ＯＮ／ＯＦＦ設定部
２２    サイクル信号発生部
２３    ＡＮＤ回路
２４    試験信号発生部
２５    設定部
２６    比較器
２７    演算回路
【図１】
2004166412.tif 000003
【図２】
2004166412.tif 000004
【図３】
2004166412.tif 000005
【図４】
2004166412.tif 000006
【図５】
2004166412.tif 000007
【図６】
2004166412.tif 000008
【図７】
2004166412.tif 000009
【図８】
2004166412.tif 000010
【図９】
2004166412.tif 000011