(57)【要約】【課題】強誘電体キャパシタを形成するための改善された方法を提供すること。【解決手段】誘電層（７０）上にバリア層、第１の金属層、強誘電層、第２の金属層、及びハードマスク層を形成することによって強誘電体メモリキャパシタを形成する。パターンが形成されたハードマスク層（２５５）により、各層をエッチングしてエッチングされたバリア層（２０５）、エッチングされた第１の金属層（２１５）、エッチングされた強誘電層（２２５）、及びエッチングされた第２の金属層（２３５、２４５）を形成する。エッチングされた層は、側壁が誘電層（７０）上面の平面と７８°から８８°の間の角度を形成する強誘電体メモリキャパシタ（２７０）を形成する。層のエッチングに用いられる工程は、２００℃と５００℃の間の温度で実施されるプラズマ工程である。【選択図】図２ｃ
2004274056.tif 000002
【特許請求の範囲】
【請求項１】
強誘電体キャパシタを形成する方法であって、
半導体上に誘電層を提供するステップと、
前記誘電層上にバリア層を形成するステップと、
前記バリア層上に第１の金属層を形成するステップと、
前記第１の金属層上に強誘電層を形成するステップと、
前記強誘電層上に第２の金属層を形成するステップと、
前記第２の金属層上にハードマスク層を形成するステップと、
２００℃から５００℃の間の温度で実施されるプラズマ工程を用いて、前記第２の金属層、前記強誘電層、及び前記第１の金属層をエッチングするステップと
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に電子デバイスの分野に関し、より詳細には集積回路用途向けの強誘電体メモリキャパシタを形成する方法に関する。
【背景技術】
【０００２】
高密度集積回路メモリは、密度がセルの大きさに支配される。したがって、ダイナミックメモリ（ＤＲＡＭ）向けの高誘電率の常誘電体や不揮発性強誘電体メモリ（ＦｅＲＡＭ）向けの強誘電体など、代替のキャパシタ誘電体が熱心に研究されてきた。現在研究されている常誘電体には、チタン酸バリウムストロンチウム（ＢＳＴ）及び五酸化タンタルが含まれ、強誘電体には、タンタル酸ストロンチウムビスマス（ＳＢＴ）及びチタン酸ジルコン酸鉛（ＰＺＴ）が含まれる。
【０００３】
現在、強誘電体メモリ集積回路の記録密度及び信頼性を高めることが求められている。一般的な強誘電体メモリセルの一部の断面を図１に示す。一般的な１Ｔ−１Ｃ型の強誘電体メモリセルでは、強誘電体メモリキャパシタはＭＯＳトランジスタを介してビット線に接続されている。図１には、そうした１Ｔ−１Ｃ型メモリセルのメモリキャパシタ１６０及びＭＯＳトランジスタが示してある。ＭＯＳトランジスタは、半導体１０の上にゲート誘電層３０を有している。ゲート誘電層３０の上にゲート電極層４０が形成され、ゲート構造体４０に隣接して誘電性の側壁構造体５０が形成されている。半導体１０内にゲート層４０に隣接してソース領域及びドレイン領域６０が形成されている。半導体１０内に分離構造体２０が形成されており、これは図１に示したものと類似のシャロートレンチアイソレーション（ＳＴＩ）を含むことができる。ＭＯＳトランジスタの形成後、ＭＯＳトランジスタ上に誘電層７０が形成される。
【０００４】
メモリセルの強誘電体キャパシタ１６０の部分を製造する際には、誘電層７０内に（通常タングステンを含む）金属コンタクト８０が形成される。この金属コンタクト８０は、ＭＯＳトランジスタのドレイン／ソース６０を強誘電体キャパシタ１６０のプレートの１つに接続する導電性パスを形成する。金属コンタクト８０の形成後、窒化チタンアルミニウム（ＴｉＡｌＮ）９０、イリジウム（Ｉｒ）１００、チタン酸ジルコン酸鉛（ＰＺＴ）１１０、イリジウム（Ｉｒ）１２０、及び窒化チタンアルミニウム（ＴｉＡｌＮ）１３０の層を形成しパターンを形成すると、強誘電体キャパシタ１６０が得られる。次いで、キャパシタ構造体上に誘電層１４０を形成し、金属コンタクト１５０を設けて他のキャパシタプレートに接続することができる。図１に示した構造体では、ＰＺＴ層１１０はキャパシタの強誘電層として働き、Ｉｒ層１００と１２０はどちらもキャパシタ用のプレートとして働く。ＴｉＡｌＮ層９０及び１３０は、バリア層として働く。様々な層にパターンを形成して強誘電体キャパシタ１６０を形成する際には、プラズマエッチング工程を用いて様々な層をエッチングする。現在用いられているプラズマエッチング工程により、図１に示した６８°から７３°のテーパが付いた強誘電体キャパシタのプロファイルが得られる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
テーパー付きのキャパシタのプロファイルにより、テーパー付き強誘電体キャパシタを用いて形成された回路の記録密度が制限される。さらに、その結果生じる強誘電体キャパシタ中の漏れ電流は、エッチング工程中に生じた電気的短絡のため所望のものより高くなる。したがって、強誘電体キャパシタを形成するための改善された方法が求められており、本発明はこの要求に応えている。
【課題を解決するための手段】
【０００６】
強誘電体キャパシタを含む強誘電体メモリセルを形成する方法について記載する。強誘電体キャパシタはまず、誘電層上にバリア層、第１の金属層、強誘電層、第２の金属層、及びハードマスク層を形成することによって形成される。ハードマスク層にパターンを形成した後、パターンが形成されたハードマスク層をエッチングマスクに用いて、２００℃から５００℃の間の温度でのプラズマ工程によって残りの層をエッチングする。このプラズマエッチング工程は３ステップの工程である。第１ステップはＣｌ２、Ｏ２、Ｎ２及びＣＯガスを含み、第１の金属層をエッチングするために用いられる。第２ステップはＢＣｌ３ガスとＣｌ２ガスをそれぞれ１：４から６：１の割合で含み、強誘電層をエッチングするために用いられる。第３ステップはＣｌ２、Ｏ２、Ｎ２及びＣＯガスを含み、第２の金属層をエッチングするために用いられる。その結果得られる強誘電体メモリキャパシタは、側壁が誘電層上面の平面と７８°から８８°の間の角度を形成する。
【０００７】
本発明及びその利点をさらによく理解するために、次に添付図面と共に記載する以下の記述を参照されたい。なお、図において同じ参照番号は同じフィーチャを表している。
【発明を実施するための最良の形態】
【０００８】
図２（ａ）から図２（ｃ）は、本発明の一実施形態による強誘電体メモリキャパシタの製造について示している。
【０００９】
図２（ａ）に示すように、誘電層７０内に金属コンタクト８０が形成されている。本発明の一実施形態では、金属コンタクトはタングステン、アルミニウム又は銅を含み、また見やすくするために図示していないが、ＭＯＳトランジスタのソース又はドレインに接触している。誘電層７０は、二酸化ケイ素、酸化ケイ素、ＰＳＧ、ＢＰＳＧ、又はシルセスキオキサンなどｌｏｗ  ｋのスピンオングラス（ＳＯＧ）誘電体を含めた他の任意の適切な誘電層を含む。本発明の一実施形態による強誘電体メモリキャパシタを製造する際には、まず誘電層７０及び接点８０の上に、窒化チタン又は窒化チタンアルミニウムのバリア層２００を形成する。バリア層２００の形成後、このバリア層２００の上に金属電極層２１０を形成する。この金属電極層２１０は、強誘電体キャパシタの電極の１つを形成するようになり、本発明の一実施形態ではイリジウム、酸化イリジウム、又は他の適切な金属を含むことができる。金属電極層２１０の形成後、強誘電性の誘電層２２０を形成する。一実施形態では、この強誘電性の誘電層はＰＺＴを含むが、他の強誘電性材料を用いることもできる。強誘電層２２０の形成後、この強誘電層２２０の上に第２の金属電極層２３０を形成する。本発明の一実施形態では、第２の金属電極層２３０は酸化イリジウムを含む。この第２の金属電極層２３０の上に第３の金属電極層２４０を形成し、一実施形態では、これはイリジウムを含む。第２及び第３の金属電極層２３０と２４０はどちらも、同じ物理蒸着（ＰＶＤ）ツール又は他の適切な製膜ツール内でｉｎ−ｓｉｔｕに形成することができる。さらに他の実施形態では、金属電極層２３０と２４０はどちらも、イリジウム、酸化イリジウム、又は他の適切な材料を含む単一の金属電極層で置き換えることができる。いずれの場合にも、金属電極層２３０及び２４０、又は単一の金属電極層は、強誘電体キャパシタの他の電極を形成するようになる。金属電極層２３０及び２４０の形成後、この金属電極層２３０及び２４０の上にハードマスク層２５０を形成する。一実施形態では、このハードマスク層２５０は窒化チタンアルミニウム、窒酸化チタンアルミニウム、及び／又は少量の酸素（すなわち、３原子パーセント未満の酸素）を含む窒化チタンアルミニウムを含む。本発明の範囲から逸脱することなく、他の適切な材料の組み合わせを用いてハードマスク層２５０を形成することもできる。（１つ又は複数の）ハードマスク層２５０の形成後、このハードマスク層２５０の上に、パターンが形成されたフォトレジスト層２６０を形成する。
【００１０】
パターンが形成されたフォトレジスト層２６０をマスクとして用いて、図２（ｂ）に示すようにハードマスク層２５０をエッチングし、パターンが形成されたフォトレジスト層を除去する。塩素含有プラズマエッチングを用いてハードマスク層２５０をエッチングすると、エッチングされたハードマスク層２５５が得られる。パターンが形成されたフォトレジスト層２６０をアッシング工程によって除去し、ウェット洗浄工程を用いて構造体全体を洗浄することができる。本発明の一実施形態では、ウェット洗浄工程はＳＣ１を含むことができる。任意の必要なウェット洗浄工程の後、３ステップのエッチング工程を用いて強誘電体キャパシタ構造体をエッチングする。以下に記載する３ステップのエッチング工程の各ステップは、２００℃から５００℃の温度、より好ましくは３５０℃で行う。
【００１１】
エッチング工程の第１ステップでは、プラズマ工程で以下のガスを用いてイリジウム及び酸化イリジウムを含む金属電極層２４０及び２３０をエッチングして、エッチングされた層２４５及び２３５を形成する。
【表１】
2004274056.tif 000003
一実施形態では、１２００ワットのソースパワー及び４５０ワットのバイアスパワーを用いて前述の工程を実施することができる。
【００１２】
工程の第２ステップでは、ＰＺＴ層２２０をエッチングしてエッチングされた層２２５を形成する。一実施形態では、ＢＣｌ３及びＣｌ２ガスを含むプラズマ工程で１００ワットのソースパワーレベル及び４５０ワットのバイアスパワーレベルを用いて、ＰＺＴ層２２０をエッチングすることができる。他の実施形態では、ＰＺＴ層のエッチング中、ガス混合物でのＢＣｌ３とＣｌ２の比率は、それぞれ１対４（１：４）から１０対１（１０：１）の間である。最後に、さらに他の実施形態では、８８ｓｃｃｍから９３ｓｃｃｍのＢＣｌ３、及び１７から２３ｓｃｃｍのＣｌ２を用いてＰＺＴ層をエッチングする。他の実施形態では、１２００ワットのソースパワー及び４５０ワットのバイアスパワーを用いて前述の工程を実施することができる。
【００１３】
工程の第３ステップでは、残りの金属電極層２１０をエッチングして、エッチングされた層２１５を形成する。一実施形態では、プラズマ工程で以下のガスを用いて金属電極層２１０をエッチングすることができる。
【表２】
2004274056.tif 000004
一実施形態では、１２００ワットのソースパワー及び３００ワットのバイアスパワーを用いて前述の工程を実施することができる。
【００１４】
３ステップのエッチング工程後、塩素含有プラズマエッチング工程を用いて残りのバリア層２００をエッチングすることができる。その結果得られる構造体を図２（ｃ）に示す。任意選択のステップで残りのハードマスク層２５５を除去してから、次のメモリセルの仕上げ処理を行うことができる。しかし、残りのハードマスクを構造体上に残して、水素バリアとして働くようにすることもできる。本発明に従って製造された強誘電体メモリキャパシタ２７０は、側壁が誘電層７０の上面の平面と７８°から８８°の間の角度を有していることに留意すべきである。これを、図１に示した従来技術のキャパシタでは誘電層７０上面の平面との側壁角度が６８°から７３°であったことと比較すべきである。本発明のメモリキャパシタを用いて形成された強誘電体メモリ回路では、側壁角度が大きくなるため集積回路の記録密度が増加する。
【００１５】
エッチングしにくい貴金属又は貴金属酸化物（例えばＰｔ、Ｐｄ、Ａｇ、Ａｕ、Ｉｒ）のエッチングを含む強誘電体キャパシタのエッチング工程では、現在のところ、この貴金属材料のエッチング工程で、かなりの物理的エッチング成分を含む工程の制約を受ける。かなりの物理的エッチング成分が存在する限り、強誘電体キャパシタの下にあるこれらの材料のエッチング中に、これらの貴金属成分の再堆積が常に問題になる。これらの貴金属成分が強誘電体又は他の高誘電率材料の側面に再堆積すると、漏れが増大し、キャパシタが短絡する可能性もある。これらのキャパシタを用いてメモリデバイス又は他の回路を作成する際に重大な歩留まりの問題を引き起こす、この短絡又は高い漏れは、すべてのキャパシタで発生するわけではないが、配列中の少数のキャパシタでのみ発生することが求められる。これらの貴金属材料のエッチングは、本質的に少なくともいくつかの物理的成分を含むため、理想的なエッチングプロファイルが垂直、すなわち９０°の角度であっても、側壁が常にある程度の勾配を有している必要がある。さらに、キャパシタの空間が小さい小型キャパシタを作成するためには、きわめて急な勾配を有している必要がある。もちろん、キャパシタの面積効率は、電気的なキャパシタの面積及びリソグラフィの限界によって制限される。したがって小型デバイスを作成するためには、急勾配のキャパシタがきわめて重要である。したがって、貴金属の再堆積及び急勾配の点から、最適な側壁角度でなければならない。本発明では、最適角度は約８３°であることが好ましく、好ましい範囲は７８°から８８°、より好ましい範囲は８１°から８５°である。
【００１６】
他の好ましい実施形態では、再堆積が起こるのは貴金属成分のエッチング中であることを利用して、マルチステップのエッチング工程を用いる。この工程は、キャパシタ誘電体の側面の側壁角度を最終的な角度に対して比較的狭い角度にしながら、キャパシタの下の貴金属層をエッチングすることによって開始される。例えば、この初期の貴金属のエッチングに好ましい角度は７６°であり、好ましい範囲は７１°から８０°、より好ましい角度は７３°から７８°である。貴金属層のエッチング後、貴金属のエッチング工程及びキャパシタ誘電体の工程を変更して、側壁角度が急勾配になるようにする。１つ又は複数のこの急勾配化工程は、きわめて少量の貴金属のみがエッチングされることを利用しており、したがってキャパシタ誘電体のプロファイルの勾配が急になっても、導電性材料の再堆積は著しく減少する。急勾配化工程の後には、前述のように最終的な所望のプロファイルが得やすくなり、最適角度は約８３°であることが好ましく、好ましい範囲は７８°から８６°、より好ましい範囲は８１°から８５°である。
【００１７】
本発明をいくつかの実施形態を用いて説明したが、当業者には様々な変更及び修正が示唆される可能性がある。本発明は、添付の特許請求の範囲の範囲に含まれる、かかる変更及び修正を包含するものである。
以上の説明に関して更に以下の項を開示する。
（１）強誘電体キャパシタを形成する方法であって、
半導体上に誘電層を提供するステップと、
前記誘電層上にバリア層を形成するステップと、
前記バリア層上に第１の金属層を形成するステップと、
前記第１の金属層上に強誘電層を形成するステップと、
前記強誘電層上に第２の金属層を形成するステップと、
前記第２の金属層上にハードマスク層を形成するステップと、
２００℃から５００℃の間の温度で実施されるプラズマ工程を用いて、前記第２の金属層、前記強誘電層、及び前記第１の金属層をエッチングするステップと
を含む方法。
（２）前記プラズマ工程が、
Ｃｌ２、Ｏ２、Ｎ２及びＣＯガスを含む第１の金属層のエッチングと
ＢＣｌ３及びＣｌ２ガスを含むＰＺＴのエッチングと、
Ｃｌ２、Ｏ２、Ｎ２及びＣＯガスを含む第２の金属層のエッチングと
を含む３ステップの工程を含む第１項記載の方法。
（３）前記プラズマ工程が、ＢＣｌ３ガスとＣｌ２ガスをそれぞれ１：４から１０：１の比率の範囲で含む、ＰＺＴエッチング工程を含む第１項記載の方法。
（４）前記第１の金属層がイリジウムを含み、前記強誘電層がＰＺＴを含み、前記第２の金属層がイリジウムを含む第２項記載の方法。
（５）前記第２の金属層がイリジウムを含む第４項記載の方法。
（６）強誘電体メモリセルを形成する方法であって、
半導体上に誘電層を提供するステップと、
前記誘電層上にバリア層を形成するステップと、
前記バリア層上に第１の金属層を形成するステップと、
前記第１の金属層上に強誘電層を形成するステップと、
前記強誘電層上に第２の金属層を形成するステップと、
前記第２の金属層上にハードマスク層を形成するステップと、
Ｃｌ２、Ｏ２、Ｎ２及びＣＯガスを含むプラズマ工程を用いて前記第１の金属層をエッチングするステップと
ＢＣｌ３及びＣｌ２ガスを含むプラズマ工程を用いて前記強誘電層をエッチングするステップと
を含む方法。
（７）すべてのエッチング工程が２００℃から５００℃の間の温度で実施される第６項記載の方法。
（８）前記強誘電層をエッチングする工程がさらに、ＢＣｌ３ガスとＣｌ２ガスをそれぞれ１：４から１０：１の比率の範囲で含む第７項記載の方法。
（９）前記第１の金属層がイリジウムを含み、前記強誘電層がＰＺＴを含む第８項記載の方法。
【図面の簡単な説明】
【００１８】
【図１】従来技術による強誘電体メモリセルの一部の断面図である。
【図２ａ】本発明の一実施形態を示す断面図である。
【図２ｂ】本発明の一実施形態を示す断面図である。
【図２ｃ】本発明の一実施形態を示す断面図である。
【符号の説明】
【００１９】
１０  半導体
３０  ゲート誘電層
４０  ゲート層
６０  ソース／ドレイン
７０  誘電層
８０、１５０  金属コンタクト
１６０  強誘電体キャパシタ
２００、２０５  バリア層
２１０、２１５、２３０、２３５、２４０、２４５  金属電極層
２２０、２２５  強誘電層
２５０、２５５  ハードマスク層
２６０  フォトレジスト層
２７０  強誘電体メモリキャパシタ
【図１】
2004274056.tif 000005
【図２ａ】
2004274056.tif 000006
【図２ｂ】
2004274056.tif 000007
【図２ｃ】
2004274056.tif 000008