(57)【要約】【課題】  平坦な下部電極層を備えたＭＴＪ素子を容易に製造することが可能なＭＴＪ素子の製造方法を提供する。【解決手段】  ニッケルクロム合金（ＮｉＣｒ）により形成されたシード層２０と、ルテニウム（Ｒｕ）により形成された非磁性高融点金属層３０と、ニッケルクロム合金により形成されたオーバー層４０とがこの順に積層された積層構造を有するように下部電極層１を構成する。シード層２０上に非磁性高融点金属層３０が形成される際に、そのシード層２０の結晶成長促進作用に基づき、最密結晶面が層表面に対して平行に配向するように成長することにより非磁性高融点金属層３０が形成される。これにより、非磁性高融点金属層３０の結晶面が適性に制御されるため、下部電極層１の表面が大面積に渡って平坦になる。【選択図】    図１
2004253807.tif 000002
【特許請求の範囲】
【請求項１】
平坦な基体と、平坦な下部電極層と、平坦な磁気トンネル接合（ＭＴＪ：Magnetic Tunneling Junction ）層と、保護層と、がこの順に積層された積層構造を有し、
前記下部電極層が、
結晶成長を高めるためのシード層と、
前記シード層により結晶面が層表面に対して平行に配向された非磁性高融点金属層と、
上層の結晶配向を決定すると共に、前記シード層と共に前記非磁性高融点金属層内の電子の鏡面反射性を高めることにより前記下部電極層のシート抵抗を低下させるためのオーバー層と、がこの順に積層された積層構造を有している
ことを特徴とするＭＴＪ素子。
【請求項２】
前記シード層が、ニッケルクロム合金（ＮｉＣｒ）により構成されており、そのシード層の厚さが、５．０ｎｍ以上１０．０ｎｍ以下の範囲内である
ことを特徴とする請求項１記載のＭＴＪ素子。
【請求項３】
前記非磁性高融点金属層が、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）により構成されている
ことを特徴とする請求項１記載のＭＴＪ素子。
【請求項４】
前記非磁性高融点金属層が、ルテニウム（Ｒｕ）により構成されており、その非磁性高融点金属層の厚さが、２５．０ｎｍ以上１００．０ｎｍ以下の範囲内である
ことを特徴とする請求項３記載のＭＴＪ素子。
【請求項５】
ルテニウム（Ｒｕ）により構成された前記非磁性高融点金属層の六方最密（ＨＣＰ；Hexagonal Close-Packed）型結晶構造の（００１）面が、その非磁性高融点金属層の層表面に対して平行に配向されている
ことを特徴とする請求項４記載のＭＴＪ素子。
【請求項６】
前記ＭＴＪ層が、
反強磁性材料により構成された固定作用層と、
交換結合により磁化方向が固定された被固定層と、
絶縁性材料により構成されたトンネルバリア層と、
強磁性材料により構成された自由層と、がこの順に積層された積層構造を有している
ことを特徴とする請求項１記載のＭＴＪ素子。
【請求項７】
前記固定作用層が、マンガン白金合金（ＭｎＰｔ）により構成されており、その固定作用層の厚さが、１０．０ｎｍ以上２０．０ｎｍ以下の範囲内である
ことを特徴とする請求項６記載のＭＴＪ素子。
【請求項８】
前記被固定層が、第１のコバルト鉄合金（ＣｏＦｅ）層と、ルテニウム（Ｒｕ）層と、第２のコバルト鉄合金（ＣｏＦｅ）層と、がこの順に積層された積層構造を有している
ことを特徴とする請求項６記載のＭＴＪ素子。
【請求項９】
前記第１のコバルト鉄合金（ＣｏＦｅ）層の厚さが、２．０ｎｍ以上３．０ｎｍ以下の範囲内であり、前記第２のコバルト鉄合金（ＣｏＦｅ）層の厚さが、２．５ｎｍ以上３．５ｎｍ以下の範囲内である
ことを特徴とする請求項８記載のＭＴＪ素子。
【請求項１０】
前記ルテニウム（Ｒｕ）層の厚さが、０．７ｎｍ以上０．９ｎｍ以下の範囲内である
ことを特徴とする請求項８記載のＭＴＪ素子。
【請求項１１】
前記トンネルバリア層が、酸化アルミニウム（ＡｌＯx ）により構成されており、そのトンネルバリア層の厚さが、１．０ｎｍ以上１．５ｎｍ以下の範囲内である
ことを特徴とする請求項６記載のＭＴＪ素子。
【請求項１２】
前記自由層が、１．０ｎｍ以上２．０ｎｍ以下の範囲内の厚さを有するコバルト鉄合金（ＣｏＦｅ）層と、２．０ｎｍ以上４．０ｎｍ以下の範囲内の厚さを有するニッケル鉄合金（ＮｉＦｅ）層と、がこの順に積層された積層構造を有している
ことを特徴とする請求項６記載のＭＴＪ素子。
【請求項１３】
前記保護層が、ルテニウム（Ｒｕ）により構成されており、その保護層の厚さが、２０．０ｎｍ以上３０．０ｎｍ以下の範囲内である
ことを特徴とする請求項１記載のＭＴＪ素子。
【請求項１４】
前記基体が、大きな表面積を有すると共に前記下部電極層により均一に覆われた半導体ウェハである
ことを特徴とする請求項１記載のＭＴＪ素子。
【請求項１５】
前記半導体ウェハが、２０．３２ｃｍ（＝８インチ）よりも大きな直径を有するシリコンウェハである
ことを特徴とする請求項１４記載のＭＴＪ素子。
【請求項１６】
ＣＭＯＳ（Complementary Metal-Oxide Semiconductor ）回路と共に集積されることによりＭＲＡＭ（Magnetic Random Access Memory ）アレイを構成し、前記ＣＭＯＳ回路と共に集積される磁気トンネル接合（ＭＴＪ：Magnetic Tunneling Junction ）層アレイと、前記ＣＭＯＳ回路が直立して配置されることにより前記ＭＴＪ層アレイと共に電気的に接続される平坦な下部電極層と、を備えたＭＴＪ素子アレイであって、
平坦な基体と、平坦な下部電極層と、平坦なＭＴＪ層アレイと、がこの順に積層された積層構造を有し、
前記下部電極層が、
結晶成長を高めるためのシード層と、
前記シード層により結晶面が層表面に対して平行に配向された非磁性高融点金属層と、
上層の結晶配向を決定すると共に、前記シード層と共に前記非磁性高融点金属層内の電子の鏡面反射性を高めることにより前記下部電極層のシート抵抗を低下させるためのオーバー層と、がこの順に積層された積層構造を有している
ことを特徴とするＭＴＪ素子アレイ。
【請求項１７】
前記シード層が、ニッケルクロム合金（ＮｉＣｒ）により構成されており、そのシード層の厚さが、５．０ｎｍ以上１０．０ｎｍ以下の範囲内である
ことを特徴とする請求項１６記載のＭＴＪ素子アレイ。
【請求項１８】
前記非磁性高融点金属層が、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）により構成されている
ことを特徴とする請求項１６記載のＭＴＪ素子アレイ。
【請求項１９】
前記非磁性高融点金属層が、ルテニウム（Ｒｕ）により構成されており、その非磁性高融点金属層の厚さが、２５．０ｎｍ以上１００．０ｎｍ以下の範囲内である
ことを特徴とする請求項１８記載のＭＴＪ素子アレイ。
【請求項２０】
ルテニウム（Ｒｕ）により構成された前記非磁性高融点金属層の六方最密（ＨＣＰ；Hexagonal Close-Packed）型結晶構造の（００１）面が、その非磁性高融点金属層の層表面に対して平行に配向されている
ことを特徴とする請求項１９記載のＭＴＪ素子アレイ。
【請求項２１】
平坦な下部電極層を備えた磁気トンネル接合（ＭＴＪ：Magnetic Tunneling Junction ）素子の製造方法であって、
平坦な基体を準備する工程と、
前記基体上に、下部電極層を平坦となるように形成する工程と、
前記下部電極層上に、ＭＴＪ層を平坦となるように形成する工程と、
前記ＭＴＪ層上に、保護層を形成する工程と、を含み、
前記下部電極層を形成する工程が、
前記基体上に、結晶成長性を高めるためのシード層を形成する工程と、
前記シード層上に、そのシード層により結晶面が層表面に対して平行に配向されるように非磁性高融点金属層を形成する工程と、
前記非磁性高融点金属層上に、上層の結晶配向を決定すると共に、前記シード層と共に前記非磁性高融点金属層内の電子の鏡面反射性を高めることにより前記下部電極層のシート抵抗を低下させるためのオーバー層を形成する工程と、を含む
ことを特徴とするＭＴＪ素子の製造方法。
【請求項２２】
ニッケルクロム合金（ＮｉＣｒ）を使用して、５．０ｎｍ以上１０．０ｎｍ以下の範囲内の厚さとなるように、前記シード層を形成する
ことを特徴とする請求項２１記載のＭＴＪ素子の製造方法。
【請求項２３】
ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）を使用して、前記非磁性高融点金属層を形成する
ことを特徴とする請求項２１記載のＭＴＪ素子の製造方法。
【請求項２４】
ルテニウム（Ｒｕ）を使用して、２５．０ｎｍ以上１００．０ｎｍ以下の範囲内の厚さとなるように、前記非磁性高融点金属層を形成する
ことを特徴とする請求項２３記載のＭＴＪ素子の製造方法。
【請求項２５】
ルテニウム（Ｒｕ）により構成された前記非磁性高融点金属層の六方最密（ＨＣＰ；Hexagonal Close-Packed）型結晶構造の（００１）面が、その非磁性高融点金属層の層表面に対して平行に配向するように、前記非磁性高融点金属層を形成する
ことを特徴とする請求項２４記載のＭＴＪ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、下部電極層を備えた磁気トンネル接合（ＭＴＪ：Magnetic Tunneling Junction ）素子、そのＭＴＪ素子が集積されることにより構成されたＭＴＪ素子アレイ、ならびにそのＭＴＪ素子の製造方法に関する。
【背景技術】
【０００２】
磁気トンネル接合（ＭＴＪ）素子は、主に、極薄の絶縁スペーサ層を挟んで下部電極層と上部電極層とが積層された構造を有している。このＭＴＪ素子は、下部電極層と上部電極層との間において絶縁スペーサ層を介してスピン偏極トンネル電子が流れることを可能にしたり、あるいは不可能にする（すなわち抵抗を低くしたり、あるいは高くする）磁気スイッチである。ＭＴＪ素子では、トンネリング時にスピン偏極が生じるため、そのＭＴＪ素子を流れる電流値は、絶縁スペーサ層の上側に位置する磁性層と下側に位置する磁性層との間の相対的な磁化方向の配向関係に依存する。このＭＴＪ素子の最たる特徴は、２つの磁性層のうちの一方の磁性層（ピンド層）の磁化方向が固定されているのに対して、他方の磁性層（フリー層）の磁化方向が外部のスイッチング刺激に応じて回転可能な点である。
【０００３】
Gallagher等は、十分かつ有効な磁気応答性を有すると共に室温下で作動可能なＭＴＪ素子の原型的な形成方法を提案している（例えば、特許文献１参照。）。
【特許文献１】米国特許第５８４１６９２号明細書
【０００４】
現在のところ、ＭＴＪ素子は、磁気ランダムアクセスメモリ（ＭＲＡＭｓ：Magnetic Random Access Memories ）などの情報記憶素子として使用されている。このＭＴＪ素子が情報記憶素子として使用される場合には、一般に、センス電流が流れることによりＭＴＪ素子が高抵抗状態（反平行な磁化方向状態）になったり、あるいは低抵抗状態（平行な磁化方向状態）になる。この種のＭＴＪ素子では、特に、下部電極層を使用してＣＭＯＳ（Complementary Metal-Oxide Semiconductor ）素子に電気的に接続された場合には、そのＭＴＪ素子が適性に作動する上で、下部電極層が極めて平坦である必要がある。
【０００５】
Cardoso 等は、ＭＴＪ素子のバリア層および電極層の双方の表面粗さに起因する問題点を立証している（例えば、非特許文献１参照。）。
【非特許文献１】"Electrode roughness and interfacial mixing effects on the                  tunnel junction thermal stability,"                                         J.of Appl.Phys.,Vol.89,No.11,1 June 2001,pp.6650-6652
【０００６】
Tehrani 等は、平坦な電極層を使用した場合に利点が得られることを考慮して、ＭＴＪ素子とＣＭＯＳ素子との直立集積化を検討している（例えば、非特許文献２参照。）。
【非特許文献２】"Recent Developments in Magnetic Tunnel Junction MRAM,"                  IEEE Trans.on Magnetics,Vo.36,No.5,Sept.2000,pp.2752-2757
【０００７】
ＭＴＪ素子のうちの作動層（例えばフリー層、ピンド層およびスペーサ層）が極端に薄いと、その作動層が表面粗さを有する層上に形成される際に問題が生じる。この点に関して、Slaughter 等は、膜表面の表面形状が磁性層間の意図しない磁気的結合に起因して界面粗さを増加させることを指摘しており、この種の磁気的結合はトポロジー結合と呼ばれている（例えば、特許文献２参照。）。上記した意図しない磁気的結合を防止するために、Slaughter 等は、基体上に下地金属層が形成され、磁気的に固定された層（ピンド層）と磁気的に自由な層（フリー層）との間にスペーサ層が形成されていると共に、その下地金属層とスペーサ層との間の少なくとも１層がアモルファス層であるＭＴＪ素子を提案している。Slaughter により提案されたアモルファス層は、窒化タンタル（ＴａＮ）層上にルテニウム（Ｒｕ）層が形成された積層構造を有するシード層である。このアモルファスのシード層は、後工程において鉄マンガン合金（ＦｅＭｎ）を使用してピンニング層を形成する際に、そのピンニング層のアモルファス化を促進させる。
【特許文献２】米国特許第６２０５０５２Ｂ１号明細書
【０００８】
Dill等は、ＭＴＪ素子の積層構造中に磁気バイアス層を設け、その磁気バイアス層を使用してＭＴＪ素子に適性に磁気バイアスを供給することにより、ＭＴＪ素子の磁気的状態を安定化させる方法を提案している（例えば、特許文献３参照。）。しかしながら、ＭＲＡＭアレイに必要な高素子密度に悪影響を及ぼす付加的な隣接磁気構造は未だ必要とされていない。
【特許文献３】米国特許第６１１４７１９号明細書
【０００９】
Sandhu等は、ピンド層がそのピンド層の上方に位置するフリー層と共に溝内に形成されていると共に、それらのピンド層とフリー層との間に絶縁スペーサ層が設けられた構成を有するＭＲＡＭ構造の製造方法を提案している（例えば、特許文献４参照。）。
【特許文献４】米国特許第６３５８７５６Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、slaughter等を除き、下部電極層の表面粗さに起因してＭＴＪ素子の製造特性が低下する点に関しては、上記した誰もが指摘していなかった。このことから、従来、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）をスパッタ成膜することにより形成された下部電極層の表面は、その下部電極層に複雑な平坦化処理を施さない限り、ＭＴＪ素子の性能を確保する上では多分に粗いものであった。この点に関して、Slaughter 等は平坦な電極層を提供したが、その電極層を形成するためには、ＭＴＪ素子の内部まで延設されたアモルファス層の形成を要してしまう。したがって、ＭＴＪ素子がＣＭＯＳ素子と集積化されることにより使用される場合において、そのＭＴＪ素子の性能を容易に確保するためには、平坦な下部電極層を容易に形成する技術が必要である。
【００１１】
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、平坦な下部電極層を備えたＭＴＪ素子を容易に製造することが可能なＭＴＪ素子の製造方法を提供することにある。
【００１２】
また、本発明の第２の目的は、低シート抵抗を有する下部電極層を備えたＭＴＪ素子を製造することが可能なＭＴＪ素子の製造方法を提供することにある。
【００１３】
また、本発明の第３の目的は、ＣＭＯＳ回路と共に集積可能であると共に低シート抵抗を有する平坦な下部電極層を備えたＭＴＪ素子およびＭＴＪ素子アレイを提供することにある。
【００１４】
また、本発明の第４の目的は、２０．３２ｃｍ（＝８インチ）以上の直径を有する大きな半導体ウェハの表面上においてシート抵抗が均一に制御されると共に低シート抵抗を有する平坦な下部電極層を備えたＭＴＪ素子およびＭＴＪ素子アレイを提供することにある。
【００１５】
また、本発明の第５の目的は、下部電極層の平坦さおよびシート抵抗の低さが確保されると共に、フリー層およびピンド層の磁化方向、トンネルバリア層の無欠陥、接合抵抗の均一さ、ピンド層の大きな交換磁界、ならびにピンド層の熱安定性が制御されたＭＴＪ素子およびＭＴＪ素子アレイを提供することにある。
【課題を解決するための手段】
【００１６】
本発明に係るＭＴＪ素子は、平坦な基体と、平坦な下部電極層と、平坦なＭＴＪ層と、保護層とがこの順に積層された積層構造を有し、下部電極層が、結晶成長を高めるためのシード層と、シード層により結晶面が層表面に対して平行に配向された非磁性高融点金属層と、上層の結晶配向を決定すると共にシード層と共に非磁性高融点金属層内の電子の鏡面反射性を高めることにより下部電極層のシート抵抗を低下させるためのオーバー層とがこの順に積層された積層構造を有しているものである。
【００１７】
本発明に係るＭＴＪ素子アレイは、ＣＭＯＳ回路と共に集積されることによりＭＲＡＭアレイを構成し、ＣＭＯＳ回路と共に集積されるＭＴＪ層アレイと、ＣＭＯＳ回路が直立して配置されることによりＭＴＪ層アレイと共に電気的に接続される平坦な下部電極層とを備えたものであり、平坦な基体と、平坦な下部電極層と、平坦なＭＴＪ層アレイとがこの順に積層された積層構造を有し、下部電極層が、結晶成長を高めるためのシード層と、シード層により結晶面が層表面に対して平行に配向された非磁性高融点金属層と、上層の結晶配向を決定すると共にシード層と共に非磁性高融点金属層内の電子の鏡面反射性を高めることにより下部電極層のシート抵抗を低下させるためのオーバー層とがこの順に積層された積層構造を有しているものである。
【００１８】
本発明に係るＭＴＪ素子の製造方法は、平坦な下部電極層を備えたＭＴＪ素子を製造する方法であり、平坦な基体を準備する工程と、基体上に下部電極層を平坦となるように形成する工程と、下部電極層上にＭＴＪ層を平坦となるように形成する工程と、ＭＴＪ層上に保護層を形成する工程とを含み、下部電極層を形成する工程が、基体上に結晶成長性を高めるためのシード層を形成する工程と、シード層上にそのシード層により結晶面が層表面に対して平行に配向されるように非磁性高融点金属層を形成する工程と、非磁性高融点金属層上に上層の結晶配向を決定すると共にシード層と共に非磁性高融点金属層内の電子の鏡面反射性を高めることにより下部電極層のシート抵抗を低下させるためのオーバー層を形成する工程とを含むようにしたものである。
【００１９】
本発明に係るＭＴＪ素子またはその製造方法では、下部電極層の形成工程において、シード層上に非磁性高融点金属層が形成される際に、そのシード層の結晶成長促進作用に基づき、最密結晶面が層表面に対して平行に配向するように成長することにより非磁性高融点金属層が形成されるため、その非磁性高融点金属層の結晶面が適性に制御される結果、下部電極層の表面が大面積に渡って平坦になる。また、非磁性高融点金属層を挟んでシード層およびオーバー層が積層されるため、そのシード層およびオーバー層の双方の鏡面反射促進作用に基づき、非磁性高融点金属層内を流れる電子の鏡面反射性が向上する。しかも、この下部電極層は、上記したシード層、非磁性高融点金属層およびオーバー層をこの順に形成して積層させるだけで容易に形成される。
【００２０】
本発明に係るＭＴＪ素子アレイでは、本発明のＭＴＪ素子が集積されることにより構成される。
【００２１】
なお、本発明に係るＭＴＪ素子では、第１に、シード層がニッケルクロム合金（ＮｉＣｒ）により構成されており、そのシード層の厚さが５．０ｎｍ以上１０．０ｎｍ以下の範囲内であってもよい。第２に、非磁性高融点金属層がルテニウム（Ｒｕ）、ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）により構成されていてもよい。この場合には、非磁性高融点金属層がルテニウム（Ｒｕ）により構成され、その非磁性高融点金属層の厚さが２５．０ｎｍ以上１００．０ｎｍ以下の範囲内であり、特に、ルテニウム（Ｒｕ）により構成された非磁性高融点金属層の六方最密（ＨＣＰ；Hexagonal Close-Packed）型結晶構造の（００１）面がその非磁性高融点金属層の層表面に対して平行に配向されているのが好ましい。第３に、ＭＴＪ層が、反強磁性材料により構成された固定作用層と、交換結合により磁化方向が固定された被固定層と、絶縁性材料により構成されたトンネルバリア層と、強磁性材料により構成された自由層とがこの順に積層された積層構造を有していてもよい。この場合には、固定作用層がマンガン白金合金（ＭｎＰｔ）により構成され、その固定作用層の厚さが１０．０ｎｍ以上２０．０ｎｍ以下の範囲内であり、被固定層が第１のコバルト鉄合金（ＣｏＦｅ）層と、ルテニウム（Ｒｕ）層と、第２のコバルト鉄合金（ＣｏＦｅ）層とがこの順に積層された積層構造を有し、第１のコバルト鉄合金（ＣｏＦｅ）層の厚さが２．０ｎｍ以上３．０ｎｍ以下の範囲内、第２のコバルト鉄合金（ＣｏＦｅ）層の厚さが２．５ｎｍ以上３．５ｎｍ以下の範囲内であり、ルテニウム（Ｒｕ）層の厚さが０．７ｎｍ以上０．９ｎｍ以下の範囲内であり、トンネルバリア層が酸化アルミニウム（ＡｌＯx ）により構成され、そのトンネルバリア層の厚さが１．０ｎｍ以上１．５ｎｍ以下の範囲内であり、自由層が１．０ｎｍ以上２．０ｎｍ以下の範囲内の厚さを有するコバルト鉄合金（ＣｏＦｅ）層と、２．０ｎｍ以上４．０ｎｍ以下の範囲内の厚さを有するニッケル鉄合金（ＮｉＦｅ）層とがこの順に積層された積層構造を有しているのが好ましい。第４に、保護層がルテニウム（Ｒｕ）により構成され、その保護層の厚さが２０．０ｎｍ以上３０．０ｎｍ以下の範囲内であってもよい。第５に、基体が大きな表面積を有すると共に下部電極層により均一に覆われた半導体ウェハであってもよい。この場合には、半導体ウェハが２０．３２ｃｍ（＝８インチ）よりも大きな直径を有するシリコンウェハであるのが好ましい。
【００２２】
本発明に係るＭＴＪ素子アレイでは、第１に、シード層がニッケルクロム合金（ＮｉＣｒ）により構成され、そのシード層の厚さが５．０ｎｍ以上１０．０ｎｍ以下の範囲内であってもよい。第２に、非磁性高融点金属層がルテニウム（Ｒｕ）、ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）により構成されていてもよい。この場合には、非磁性高融点金属層がルテニウム（Ｒｕ）により構成され、その非磁性高融点金属層の厚さが２５．０ｎｍ以上１００．０ｎｍ以下の範囲内であり、特に、ルテニウム（Ｒｕ）により構成された非磁性高融点金属層の六方最密（ＨＣＰ；Hexagonal Close-Packed）型結晶構造の（００１）面がその非磁性高融点金属層の層表面に対して平行に配向されているのが好ましい。
【００２３】
本発明に係るＭＴＪ素子の製造方法では、第１に、ニッケルクロム合金（ＮｉＣｒ）を使用して５．０ｎｍ以上１０．０ｎｍ以下の範囲内の厚さとなるようにシード層を形成してもよい。第２に、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）を使用して非磁性高融点金属層を形成してもよい。この場合には、ルテニウム（Ｒｕ）を使用して２５．０ｎｍ以上１００．０ｎｍ以下の範囲内の厚さとなるように非磁性高融点金属層を形成し、特に、ルテニウム（Ｒｕ）により構成された非磁性高融点金属層の六方最密（ＨＣＰ；Hexagonal Close-Packed）型結晶構造の（００１）面がその非磁性高融点金属層の層表面に対して平行に配向するように非磁性高融点金属層を形成するのが好ましい。
【発明の効果】
【００２４】
本発明に係るＭＴＪ素子またはその製造方法によれば、非磁性高融点金属層の結晶面が適性に制御されることにより下部電極層の表面が大面積に渡って平坦になると共に、その非磁性高融点金属層内を流れる電子の鏡面反射性が向上するため、低シート抵抗を有する平坦な下部電極層を備えたＭＴＪ素子を容易に製造することができる。
【００２５】
本発明に係るＭＴＪ素子アレイによれば、本発明のＭＴＪ素子が集積されたものであるため、大面積に渡って下部電極層の平坦性および低シート抵抗特性を確保することができる。特に、例えば２０．３２ｃｍ（＝８インチ）以上の直径を有する大面積の半導体ウェハを使用してＭＴＪ素子アレイを構成することができると共に、上記した下部電極層の平坦性および低シート抵抗特性を確保するだけでなく、ＭＴＪ素子アレイに関して被固定層および自由層の磁化方向、トンネルバリア層の無欠陥、接合抵抗の均一さ、被固定層６０の大きな交換磁界、ならびに被固定層の熱安定性も確保することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２７】
まず、図１を参照して、本発明の一実施の形態に係るＭＴＪ（Magnetic Tunneling Junction ）素子の構成について説明する。図１は、ＭＴＪ素子の断面構成を表している。
【００２８】
本実施の形態に係るＭＴＪ素子は、図１に示したように、平坦な下部電極層１に平坦なＭＴＪ層２が形成された構造を含んでおり、具体的には平坦な基板１０と、平坦な下部電極層１と、平坦なＭＴＪ層２と、保護層９０とがこの順に積層された積層構造を有している。
【００２９】
基板１０は、ＭＴＪ素子を支持するための基体であり、例えば、大きな表面積を有すると共に下部電極層１により均一に覆われる半導体ウェハである。具体的には、基板１０は、例えば、約２０．３２ｃｍ（＝約８インチ）よりも大きな直径を有するシリコンウェハであり、より詳細には、例えば、シリコンウェハ上に酸化アルミニウム（Ａｌ2 Ｏ3 ）層が形成された構成を有している。この酸化アルミニウム層の厚さは、約１００．０ｎｍ〜１０００．０ｎｍである。
【００３０】
下部電極層１は、低シート抵抗を有する電極層である。この下部電極層１は、シード層２０と、非磁性高融点金属層３０と、オーバー層４０とがこの順に積層された積層構造を有している。
【００３１】
シード層２０は、結晶成長を高めるためのものである。このシード層２０は、例えば、ニッケルクロム合金（ＮｉＣｒ）により構成されており、そのシード層２０の厚さは、約５．０ｎｍ〜１０．０ｎｍ、好ましくは約５．０ｎｍである。
【００３２】
非磁性高融点金属層３０は、シード層２０により結晶面が層表面（非磁性高融点金属層３０の表面）に対して平行に配向されたものである。この非磁性高融点金属層３０は、例えば、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）により構成されている。具体的には、非磁性高融点金属層３０は、例えば、ルテニウムよりにより構成されており、その非磁性高融点金属層３０の厚さは、約２５．０ｎｍ〜２００．０ｎｍ、好ましくは約２５．０ｎｍ〜１００．０ｎｍ、より好ましくは約５０．０ｎｍである。このルテニウムよりに構成された非磁性高融点金属層３０の六方最密（ＨＣＰ：Hexagonal Close-Packed）型結晶構造の（００１）面は、上記したように、その非磁性高融点金属層３０の表面に対して平行に配向されている。なお、非磁性高融点金属層３０とシード層２０との間では、相互拡散が生じないようになっている。
【００３３】
オーバー層４０は、上層（オーバー層４０上に形成される層）の結晶配向を決定すると共に、シード層２０と共に非磁性高融点金属層３０内の電子の鏡面反射性を高めることにより下部電極層１のシート抵抗を低下させるためものである。このオーバー層４０は、例えば、ニッケルクロム合金（ＮｉＣｒ）により構成されており、そのオーバー層４０の厚さは、約５．０ｎｍ〜１０．０ｎｍ、好ましくは約６．０ｎｍである。
【００３４】
ＭＴＪ層２は、ピンニング層５０と、ピンド層６０と、トンネルバリア層７０と、フリー層８０とがこの順に積層された積層構造を有している。
【００３５】
ピンニング層５０は、ピンド層６０の磁化方向を固定するための固定作用層である。このピンニング層５０は、例えば、マンガン白金合金（ＭｎＰｔ）などの反強磁性材料により構成されており、そのピンニング層５０の厚さは、約１０．０ｎｍ〜２０．０ｎｍ、好ましくは約１５．０ｎｍである。なお、ピンニング層５０とオーバー層４０との間では、相互拡散が生じないようになっている。
【００３６】
ピンド層６０は、交換結合により磁化方向が固定された被固定層である。このピンド層６０は、例えば、第１のコバルト鉄合金（ＣｏＦｅ）層６２と、ルテニウム（Ｒｕ）層６４と、第２のコバルト鉄合金（ＣｏＦｅ）層６６とがこの順に積層された積層構造を有しており、すなわち強いピンニング磁界を供給することが可能な積層型のシンセティック構造を有している。第１のコバルト鉄合金層６２の厚さは、約２．０ｎｍ〜３．０ｎｍ、好ましくは約２．５ｎｍであり、ルテニウム層６４の厚さは、約０．７ｎｍ〜０．９ｎｍ、好ましくは約０．７５であり、第２のコバルト鉄合金層６６の厚さは、約２．５ｎｍ〜３．５ｎｍ、好ましくは約３．０ｎｍである。
【００３７】
トンネルバリア層７０は、例えば、酸化アルミニウム（ＡｌＯx ）などの絶縁性材料により構成されており、そのトンネルバリア層７０の厚さは、約１．０ｎｍ〜１．５ｎｍ、好ましくは約１．２ｎｍである。
【００３８】
フリー層８０は、磁化方向が自由に回転可能な自由層である。このフリー層８０は、強磁性材料により構成されており、例えば、コバルト鉄合金（ＣｏＦｅ）層８２上にニッケル鉄合金（ＮｉＦｅ）層８４が形成された積層構造を有している。このコバルト鉄合金層８２の厚さは、約１．０ｎｍ〜２．０ｎｍ、好ましくは約１．５ｎｍであり、ニッケル鉄合金層８４の厚さは、約２．０ｎｍ〜４．０ｎｍ、好ましくは約３．０ｎｍである。
【００３９】
保護層９０は、例えば、ルテニウム（Ｒｕ）またはタンタル（Ｔａ）により構成されており、その保護層９０の厚さは、約２０．０ｎｍ〜３０．０ｎｍ、好ましくは約２５．０ｎｍである。なお、トンネルバリア層７０、フリー層８０および保護層９０を含む積層構造体は、下部電極層１に対する上部電極層としての機能も兼ねている。
【００４０】
次に、図１を参照して、ＭＴＪ素子の製造方法について簡単に説明する。なお、以下では、ＭＴＪ素子を構成する一連の構成要素の材質や厚さに関しては既に詳述したので、それらの材質や厚さに関する説明を随時省略する。
【００４１】
図１に示したＭＴＪ素子は、上記した一連の構成要素を順次形成して積層させることにより製造可能である。すなわち、まず、平坦な基板１０を準備したのち、この基板１０上に、シード層２０と、非磁性高融点金属層３０と、オーバー層４０とをこの順に形成して積層させることにより、下部電極層１を平坦となるように形成する。続いて、下部電極層１上に、ピンニング層５０と、ルテニウム層６４を挟んで第１のコバルト鉄合金層６２および第２のコバルト鉄合金層６６が積層されたピンド層６０と、トンネルバリア層７０と、フリー層８０とをこの順に形成して積層させることにより、ＭＴＪ層２を平坦となるように形成する。特に、上記したように、酸化アルミニウムを使用してトンネルバリア層７０を形成する場合には、例えば、約０．８ｎｍの厚さとなるようにアルミニウム（Ａｌ）層を形成したのち、そのアルミニウム層を酸化するのが好ましい。最後に、ＭＴＪ層２上に保護層９０を形成することにより、図１に示したＭＴＪ素子が完成する。
【００４２】
次に、図１および図２を参照して、図１に示したＭＴＪ素子を使用して構成されたＭＴＪ素子アレイの構成について説明する。図２は、ＭＴＪ素子アレイの断面構成を模式的に表している。
【００４３】
このＭＴＪ素子アレイは、例えば、図２に示したように、図１に示した複数のＭＴＪ素子（図２ではＭＴＪ素子１００；詳細な構成は既に詳述したので省略する。）が集積され、すなわち２次元的に配列されることにより構成された集合体（アレイ）である。具体的には、ＭＴＪ素子アレイは、複数のＭＴＪ素子１００が平坦な下部電極層１（図２では下部電極層１８）を共通電極層として共有化することにより構成されたものであり、より具体的には、複数のＭＴＪ素子１００を使用してＭＴＪ−ＭＲＡＭ（Magnetic Random Access Memory ）アレイを構成するために、その複数のＭＴＪ素子１００が複数のＣＭＯＳ（Complementary Metal-Oxide Semiconductor ）回路４５（ＣＭＯＳトランジスタ）と共に集積されたものである。特に、ＭＴＪ素子アレイは、例えば、ＭＴＪ素子１００を構成している下部電極層１８を境界として、その下部電極層１８の上方にＭＴＪ素子１００の主要部、すなわちＣＭＯＳ回路４５と共に集積されるＭＴＪ層２（図２では図示せず）の集合体（ＭＴＪ層アレイ）が配置されていると共に、下方にＣＭＯＳ回路４５が直立して配置されており、そのＣＭＯＳ回路４５がＭＴＪ層アレイと共に下部電極層１８に電気的に接続された構成を有している。図２に示したように、ＭＴＪ素子１００を構成している平坦な下部電極層１８を大面積に渡って延在させることにより、ＭＲＡＭアレイなどに代表される集積回路の集積面積を自由に設定可能となる。なお、図２では、ＭＴＪ素子アレイを構成する複数のＭＴＪ素子１００のうちの一部（単一のＭＴＪ素子１００）のみを示している。
【００４４】
このＭＴＪ素子アレイにおいて、ＭＴＪ素子１００は、図２中の面内方向に延在するビット線１２を介して上方にアクセスされていると共に、図２中の面と直交する方向に延在するディジット線１４を介して下方にアクセスされている。このディジット線１４は、絶縁層１９中に埋設されており、導電リード１６を介して一端側においてＭＴＪ素子１００（下部電極層１８）に接続されていると共に、他端側においてＣＭＯＳ回路４５に接続されている。このＣＭＯＳ回路４５は、ＭＴＪ素子１００にアクセスするために使用されるものである。なお、図２では、ＭＴＪ素子１００と同様に、複数のＣＭＯＳ回路４５のうちの一部（単一のＣＭＯＳ回路４５）のみを示している。
【００４５】
本実施の形態に係るＭＴＪ素子またはその製造方法では、シード層２０と、非磁性高融点金属層３０と、オーバー層４０とがこの順に積層された積層構造を有するように下部電極層１を構成したので、シード層２０上に非磁性高融点金属層３０が形成される際に、そのシード層２０の結晶成長促進作用に基づき、最密結晶面が層表面に対して平行に配向するように成長することにより非磁性高融点金属層３０が形成される。この最密結晶面とは、例えば、シード層２０がニッケルクロム合金により形成されているとき、非磁性高融点金属層３０がルテニウムにより形成される場合には六方最密（ＨＣＰ）型結晶構造の（００１）面であり、一方、非磁性高融点金属層３０がロジウムやイリジウムにより形成される場合には面心立方（ＦＣＣ：Face-Centered cubic ）型結晶構造の（１１１）面である。これにより、非磁性高融点金属層３０の結晶面が適性に制御されるため、下部電極層１の表面が大面積に渡って平坦になる。しかも、この下部電極層１は、上記したシード層２０、非磁性高融点金属層３０およびオーバー層４０をこの順に形成して積層させるだけで容易に形成される。したがって、本実施の形態では、平坦な下部電極層１を備えたＭＴＪ素子を容易に製造することができる。
【００４６】
また、本実施の形態では、非磁性高融点金属層３０を挟み込んでいるシード層２０およびオーバー層４０の双方が高鏡面反射性を有するニッケルクロム合金により構成されているので、そのニッケルクロム合金の鏡面反射促進作用に基づき、非磁性高融点金属層３０内を流れる電子の鏡面反射性が向上する。これにより、非磁性高融点金属層３０の抵抗特性が適性に制御されるため、下部電極層１のシート抵抗が大面積に渡って均一になる。したがって、低シート抵抗を有する下部電極層１を備えたＭＴＪ素子を容易に製造することができる。
【００４７】
特に、本実施の形態では、上記した低シート抵抗を有する平坦な下部電極層１（下部電極層１８）を備えた複数のＭＴＪ素子（ＭＴＪ素子１００）をＣＭＯＳ回路４５と集積することによりＭＴＪ素子アレイを構成可能なため、大面積化した場合に下部電極層の平坦性やシート抵抗特性が低下してしまう従来の場合とは異なり、大面積化した場合においても下部電極層１８の平坦性および低シート抵抗が均一に制御されたＭＴＪ素子アレイを構成することができる。具体的には、例えば２０．３２ｃｍ（＝８インチ）以上の直径を有する大面積の半導体ウェハを使用してＭＴＪ素子アレイを構成することができる。この場合には、特に、ＭＴＪ素子１００を構成している平坦な下部電極層１８を大面積に渡って延在させれば、ＭＲＡＭアレイに代表されるＭＴＪ素子アレイの集積面積を自由に設定可能なため、そのＭＴＪ素子アレイを効率的かつ経済的に製造することができる。また、上記したように下部電極層１８の平坦性および低シート抵抗を確保できるだけでなく、ＭＴＪ素子アレイに関してピンド層６０およびフリー層８０の磁化方向、トンネルバリア層７０の無欠陥、接合抵抗の均一さ、ピンド層６０の大きな交換磁界、ならびにピンド層６０の熱安定性も確保することができる。
【実施例】
【００４８】
次に、本発明の具体的な実施例について説明する。
【００４９】
表１は、ＭＴＪ素子のうちの下部電極層（非磁性高融点金属層）の構成材料（電極材料）として考えられる一連の非磁性金属元素の諸特性を表している。表１では、実際に電極材料として使用可能な低抵抗特性（バルク抵抗＝１０ｋΩ／ｃｍ2 未満）を有する一連の非磁性金属元素の諸特性を表しており、その諸特性として「結晶構造」、「原子番号」、「融点（℃）」および「抵抗（バルク抵抗；Ω・ｃｍ）」を示している。
【００５０】
【表１】
2004253807.tif 000003
【００５１】
また、表２は、下部電極層の層構造と諸特性との間の相関関係を表している。表２に示した層構造１〜６はそれぞれ下記の構造に対応しており、その表２では諸特性として「シート抵抗Ｒｓ（成膜時＝アニール前）（Ω／□）」、「表面粗さＲａ／ＲＭＳ（成膜時＝アニール前）（Ω／□）」、「シート抵抗Ｒｓ（アニール後）（Ω／□）」および「表面粗さＲａ／ＲＭＳ（アニール後）（Ω／□）」を示している。上記した「Ｒａ」とは算術平均粗さであり、「ＲＭＳ」とは「二乗平均粗さ」である。下記の層構造１〜６のうち、層構造１，３〜５は下部電極層の層構造であり、層構造２は下部電極層からオーバー層を除いた層構造であり、層構造６は下部電極層に他の層（ＭＴＪ素子のうちの下部電極層以外の他の層）を部分的に追加した層構造である。この層構造６では、ＭｎＰｔがピンニング層、ＣｏＦｅがピンド層、ＮｉＣｒが酸化防止用の保護層である。下記のかっこ内の数値は、各層の厚さ（ｎｍ）を表している。
層構造１：ＮｉＣｒ（６．０）／Ａｌ（５０．０）／ＮｉＣｒ（５．０）
層構造２：ＮｉＣｒ（６．０）／Ａｌ（５０．０）
層構造３：ＮｉＣｒ（６．０）／Ｃｕ（５０．０）／ＮｉＣｒ（５．０）
層構造４：ＮｉＣｒ（６．０）／Ｒｕ（５０．０）／ＮｉＣｒ（５．０）
層構造５：ＮｉＣｒ（６．０）／Ｒｕ（１００．０）／ＮｉＣｒ（５．０）
層構造６：ＮｉＣｒ（６．０）／Ｒｕ（５０．０）／ＮｉＣｒ（６．０）
／ＭｎＰｔ（１５．０）／ＣｏＦｅ（２．０）／ＮｉＣｒ（５．０）
【００５２】
なお、上記した層構造１〜６を形成する際には、極めて平坦な基板として、表面粗さＲａ（ピーク〜逆ピーク）＝約０．２ｎｍとなるように調製された直径＝７．６２ｃｍ（＝３インチ）の基板（Ａｌ2 Ｏ3 ／Ｓｉ）を使用すると共に、シード層およびオーバー層のそれぞれの形成材料としてニッケルクロム合金（ＮｉＣｒ）を使用した。また、アニールの条件は、２８０℃×５時間とした。
【００５３】
【表２】
2004253807.tif 000004
【００５４】
ＭＴＪ素子に関する従来の開発経緯、ならびに表１および表２に示した結果から、以下のことが導き出される。
【００５５】
すなわち、ＭＴＪ素子を設計する際には、一般的に、電流の不均一分布を抑制することが可能な構造が模索されている。このため、従来は、上記した電流の不均一分布を抑制するために、低抵抗の非磁性材料を使用して約２５．０ｎｍ〜１００．０ｎｍの厚さとなるように下部電極層をパターン形成したのち、その下部電極層上に酸化アルミニウム（ＡｌＯｘ）を使用してトンネルバリア層を形成することにより、ＭＴＪ素子を形成していた。この種のトンネルバリア層を形成する際に、例えば、約０．７ｎｍ〜１．０ｎｍの厚さとなるようにアルミニウム（Ａｌ）層を形成したのち、そのアルミニウム層をプラズマ酸化することにより約１．０ｎｍ〜１．５ｎｍの厚さとなるように酸化アルミニウム層を形成した場合のＭＴＪ素子の接合抵抗は、一般にｋΩ／ｃｍ2 のオーダーである。低接合抵抗のＭＴＪ素子を製造するためには、下部電極層の表面粗さを適性に制御する必要がある。
【００５６】
下部電極層の電極材料を考えると、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）および金（Ａｕ）に代表される低融点の金属は、成膜時およびアニール後のいずれの場合においても表面粗さが大きすぎるため、電極材料としては不適当である。特に、低融点の金属をアニールすると、その低融点の金属中において粒成長する上、小丘サイズまで大きく粒成長してしまう。このため、低融点の金属を電極材料として使用する場合には、下部電極層の平坦性を改善するために複雑な平坦化処理が必要となる。この下部電極層の平坦性を改善する点に関して、従来からＧＭＲ（Giant Magnetoresistive）再生ヘッドの製造方法に関してさまざまな研究が進められてきたのである。
【００５７】
ところで、ＧＭＲ再生ヘッドに代えてＭＴＪ素子の製造方法に関して下部電極層の平坦性を改善するためには、トンネルバリア層の厚さが極めて薄くなると、ＧＭＲ再生ヘッドの製造方法と比較して、より複雑な平坦化処理が必要になるものと想定される。この点に関して、一般に、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）およびイリジウム（Ｉｒ）に代表される高融点の金属をアニールすると、上記した低融点の金属の場合とは異なり、その高融点の金属中においてより小さい粒径となるように再結晶しやすい。このため、高融点の金属を電極材料として使用すれば、下部電極層の平坦化を実現可能である。特に、結晶成長を高めることが可能なシード層を使用して高融点金属層を形成すれば、その高融点金属層の最密結晶面が層表面に対して平行に配向されるように成長することとなる。この最密結晶面とは、高融点金属がルテニウムである場合には六方最密（ＨＣＰ）型結晶構造の（００１）面であり、一方、高融点金属がロジウムやイリジウムである場合には面心立方（ＦＣＣ）型結晶構造の（１１１）面である。
【００５８】
表２に示した結果から判るように、電極材料として銅（Ｃｕ）を使用した層構造３では、アニール後のシート抵抗Ｒｓ（＝０．５２Ω／□）がアニール前（成膜時）のシート抵抗Ｒｓ（＝０．５８Ω／□）よりも低下した。このシート抵抗Ｒｓの低下は、粒成長ならびにＮｉＣｒとＣｕとの間の相互拡散がいずれもほとんど生じていないことを示している。また、電極材料としてアルミニウム（Ａｌ）を使用した層構造１では、アニール後のシート抵抗Ｒｓ（＝１６．４０Ω／□）がアニール前（成膜時）のシート抵抗Ｒｓ（＝０．９２Ω／□）よりも上昇した。このシート抵抗Ｒｓの上昇は、著しい相互拡散が生じしていることを示している。表１に示した銅とアルミニウムとの間における融点の相対的関係から想定されるように、低融点のアルミニウムの表面粗さは高融点の銅の表面粗さよりも大きくなる。層構造１に関して上記した想定内容は、その層構造１と同様に電極材料としてアルミニウムを使用した層構造２に関しても同様であった。さらに、電極材料としてルテニウム（Ｒｕ）を使用した層構造４では、アニール前およびアニール後（成膜時）のいずれの場合においても、電極材料として銅を使用した層構造３と比較してシート抵抗Ｒｓが約３倍となった。表１に示したバルク抵抗を参照すると、ルテニウムのバルク抵抗が７．７０であり、銅のバルク抵抗が１．６９であることから、ルテニウムを使用した層構造４では銅を使用した層構造３と比較してシート抵抗Ｒｓが約４．５倍（すなわち７．７０／１．６９倍）になるはずであるが、上記したように、層構造４のシート抵抗Ｒｓは層構造３のシート抵抗Ｒｓの３倍程度に留まった。この層構造４に関して得られた低いシート抵抗Ｒｓは、ＮｉＣｒの鏡面反射性に起因するものであると想定される。層構造４に関して上記した想定内容は、その層構造４と同様に電極材料としてルテニウムを使用した層構造５に関しても同様であった。なお、電極材料としてルテニウムを使用すると共に、下部電極層に他の層を部分的に追加した層構造６では、表面粗さが低下することにより平坦性が改善された。すなわち、層構造６では、下部電極層に他の層を部分的に追加したことに起因して、平坦性が損なわれることはなかった。
【００５９】
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明は上記実施の形態および実施例に限定されず、種々の変形が可能である。すなわち、ＭＴＪ素子およびＭＴＪ素子アレイに関する構成、材質および寸法、ならびにＭＴＪ素子の製造方法に関する手法および手順などは、低抵抗を有する平坦な下部電極層を備えたＭＴＪ素子を構成し、そのＭＴＪ素子を容易に製造可能であると共に、そのＭＴＪ素子を使用してＣＭＯＳ回路と集積することによりＭＴＪ素子アレイを構成可能な限り、自由に変更可能である。
【産業上の利用可能性】
【００６０】
本発明に係るＭＴＪ素子およびその製造方法は、例えばＭＲＡＭなどのＭＴＪ素子アレイを構成するＭＴＪ素子およびその製造方法に適用することが可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施の形態に係るＭＴＪ素子の断面構成およびその製造方法を説明するための断面図である。
【図２】図１に示したＭＴＪ素子を使用して構成されたＭＴＪ素子アレイの断面構成を模式的に表す断面図である。
【符号の説明】
【００６２】
１，１８…下部電極層、２…ＭＴＪ層、１０…基板、１２…ビット線、１４…ディジット線、１６…導電リード、１９…絶縁層、２０…シード層、３０…非磁性高融点金属層、４０…オーバー層、４５…ＣＭＯＳ回路、５０…ピンニング層、６０…ピンド層、６２…第１のコバルト鉄合金層、６４…ルテニウム層、６６…第２のコバルト鉄合金層、７０…トンネルバリア層、８０…フリー層、８２…コバルト鉄合金層、８４…ニッケル鉄合金層、９０…保護層、１００…ＭＴＪ素子。
【図１】
2004253807.tif 000005
【図２】
2004253807.tif 000006