(57)【要約】【課題】入力信号位相に対して電圧制御発振器の出力信号位相を同期化する位相同期回路に関し、位相同期の引込みの高速化と安定化とを図る。【課題】位相比較部１とチャージポンプ部２とループフィルタ３と電圧制御発振器（ＶＣＯ）４とを含み、位相比較部１に入力する第１の入力信号Ｆｒと電圧制御発振器４の出力信号を第１の入力信号Ｆｒの周波数に合わせて位相比較部１に入力する第２の入力信号Ｆｖとの位相を比較し、電圧制御発振器４を制御して、第１の入力信号Ｆｒと第２の入力信号Ｆｖとの位相を同期化する位相同期回路であって、位相比較部１を、第１，第２の入力信号Ｆｒ，Ｆｖの位相比較の不感帯を有する第１の位相比較器１１と、第１，第２の入力信号Ｆｒ，Ｆｖの位相比較の不感帯が存在しない第２の位相比較器１２とにより構成する。【選択図】      図１
2004274523.tif 000002
【特許請求の範囲】
【請求項１】
位相比較部とチャージポンプ部とループフィルタと電圧制御発振器とを含み、前記位相比較部に入力する第１の入力信号と前記電圧制御発振器の出力信号を前記第１の入力信号の周波数に合わせて前記位相比較部に入力する第２の入力信号との位相を比較し、前記電圧制御発振器を制御して、前記第１の入力信号と前記第２の入力信号との位相を同期化する位相同期回路に於いて、
前記位相比較部を、位相比較の不感帯を有する第１の位相比較器と、位相比較の不感帯が存在しない第２の位相比較器とにより構成した
ことを特徴とする位相同期回路。
【請求項２】
前記位相比較部は、第１の位相比較器と、第２の位相比較器とを備え、前記第１の位相比較器は、前記第１及び第２の入力信号によって反転動作するフリップフロップと、該フリップフロップが共に反転動作した時に該フリップフロップをリセットするリセット回路とを含み、前記第２の位相比較器は、前記第１及び第２の入力信号によって反転動作するフリップフロップと、該フリップフロップが共に反転動作した時に、該フリップフロップを遅延回路を介してリセットするリセット回路とを含む構成を有することを特徴とする請求項１記載の位相同期回路。
【請求項３】
前記チャージポンプ部は、前記位相比較部の前記第１の位相比較器の位相比較出力信号によってコンデンサのチャージアップ又はデスチャージを行う電流容量の大きい第１のチャージポンプと、前記第２の位相比較器の位相比較出力信号によって前記コンデンサのチャージアップ又はデスチャージを前記第１のチャージポンプに比較して電流容量の小さい第２のチャージポンプとを有することを特徴とする請求項１又は２記載の位相同期回路。
【請求項４】
前記位相比較部は、第１の位相比較器と、第２の位相比較器とを備え、前記第１の位相比較器は、前記第１の入力信号と前記第２の入力信号との立上り位相（又は立下り位相）を比較する構成を有し、前記第２の位相比較器は、前記第１の入力信号と前記第２の入力信号との立下り位相（又は立上り位相）を比較する構成を有し、前記第１の位相比較器と前記第２の位相比較器との位相比較出力信号の和を前記チャージポンプ部に入力する構成を備えたことを特徴とする請求項１又は２記載の位相同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力信号の位相に電圧制御発振器の出力信号の位相を高速且つ安定に同期化させる位相同期回路に関する。
【０００２】
【従来の技術】
入力信号の位相に同期した信号を発生させる為の位相同期回路（ＰＬＬ；Ｐｈａｓｅ  Ｌｏｏｋｅｄ  Ｌｏｏｐ）は、既に各種の構成が知られており、電圧制御発振器の出力信号の位相と入力信号の位相とを比較する位相比較部と、位相比較結果に対応して制御するチャージポンプ部と、チャージポンプ部の出力信号を平滑化するループフィルタとを含み、このループフィルタを介して電圧制御発振器に制御電圧を印加し、入力信号の位相に電圧制御発振器の出力信号位相を同期化するものである。その場合の位相比較部は、例えば、図９に示す構成が一般に適用されている。
【０００３】
図９に於いて、１０１〜１０９はナンド回路であり、ａ〜ｇ，Ｐｒ，Ｐｖはナンド回路１０１〜１０９の出力信号、Ｆｒ，Ｆｖは位相比較する為の入力信号を示す。又ナンド回路１０２，１０３によりフリップフロップを構成し、同様に、ナンド回路１０４，１０５によりフリップフロップを構成し、入力信号Ｆｒ，Ｆｖの立下りエッジの位相差に対応したパルス幅の出力信号Ｐｒ，Ｐｖをナンド回路１０８，１０９から出力する。なお、ナンド回路１０１，１０６の入力側にインバータを設けることにより、入力信号Ｆｒ，Ｆｖの立上りエッジの位相差に対応したパルス幅の出力信号Ｐｒ，Ｐｖを出力する構成とすることもできる。
【０００４】
又出力信号Ｐｒ，Ｐｖは、チャージポンプ部に対する入力信号となり、例えば、出力信号Ｐｒにより電源電圧が印加されたトランジスタがオンとなってコンデンサのチャージアップ、出力信号Ｐｖにより接地されたトランジスタがオンとなってコンデンサのデスチャージを行い、そのコンデンサの端子電圧を電圧制御発振器の制御電圧とする。この場合、入力信号Ｆｒの位相に対して入力信号Ｆｖの位相を同期化するように電圧制御発振器が動作することになる。
【０００５】
図１０は、図９のナンド回路１０１の入力信号Ｆｒとナンド回路１０６の入力信号Ｆｖとの一例と、そのタイミング１〜１５に於ける状態１〜１５の各部の論理レベルとを示すもので、例えば、タイミング２に於いて入力信号Ｆｒが立上ると、ナンド回路１０１，１０２，１０３の出力信号ａ，ｂ，ｃは、Ｈ→Ｌ，Ｌ→Ｈ，Ｈ→Ｌとして示すように反転した論理レベルの状態２となる。しかし、位相比較出力信号Ｐｒ，Ｐｖの論理レベルはＨのまま変化しない。この出力信号Ｐｒ，Ｐｖが論理レベルＨの場合には、チャージポンプ部のチャージ用とデスチャージ用とのトランジスタはオフとなる場合を示す。
【０００６】
又タイミング３に於いて、比較入力信号Ｆｖも立上ると、ナンド回路１０４，１０５，１０６の出力信号ｄ，ｅ，ｆは、Ｈ→Ｌ，Ｌ→Ｈ，Ｈ→Ｌとして示すように反転した論理レベルの状態３となるが、この場合も位相比較出力信号Ｐｒ，Ｐｖは論理レベルＨのままで変化しない。次のタイミング４に於いて、入力信号Ｆｒが立下ると、ナンド回路１０１の出力信号ａがＬ→Ｈとして示す状態４となり、出力信号ＰｒはＨ→Ｌとして示すように反転する。それによって、チャージポンプ部ではチャージ用のトランジスタがオンとなって、コンデンサのチャージアップが行われる。
【０００７】
又次のタイミング５に於いて、入力信号Ｆｖも立下ると、ナンド回路１０２〜１０６の出力信号ｂ〜ｆが、Ｈ→Ｌ，Ｌ→Ｈ，Ｌ→Ｈ，Ｈ→Ｌ，Ｌ→Ｈ，Ｈ→Ｌとして示す状態５となり、出力信号ＰｒはＬ→Ｈとして示すように反転して、元のハイレベルＨとなり、チャージポンプ部のチャージアップ用のトランジスタはオフとなる。この場合、入力信号Ｆｒに対して、入力信号Ｆｖの位相が遅れているので、電圧制御発振器の制御電圧を上昇させるように、位相差に対応したパルス幅の時間、コンデンサのチャージアップが行われたことになる。
【０００８】
又タイミング１０以降のように、入力信号Ｆｒに対して入力信号Ｆｖの位相が進んでいる場合、タイミング１２からタイミング１３の間、出力信号ＰｖがローレベルＬとなる。即ち、ナンド回路１０８の出力信号Ｐｒは、入力信号Ｆｒが進み位相の場合に、入力信号Ｆｒの立下りから入力信号Ｆｖの立下りまで、即ち、進み位相差に対応した時間幅のローレベルＬとなり、反対に入力信号Ｆｒが遅れ位相の場合、ナンド回路１０９の出力信号Ｐｖが、遅れ位相差に対応した時間幅のローレベルＬとなる。
【０００９】
図１１は位相比較部の入出力信号の説明図であり、入力信号Ｆｒ，Ｆｖと、出力信号Ｐｒ，Ｐｖと、チャージポンプ部の出力信号Ｐｏとを示す。又出力信号Ｐｏの点線で示すハイインピーダンスのレベルは、チャージポンプ部のチャージアップ用とデスチャージ用とのトランジスタがオフ状態であることを示す。
【００１０】
入力信号Ｆｒに対して入力信号Ｆｖの位相が遅れていると、その位相差に対応したパルス幅の時間、出力信号ＰｒがローレベルＬとなり、チャージポンプ部のチャージアップ用トランジスタがオンとなって、コンデンサのチャージアップが行われ、ＶＣＯ低→高として示すように、制御電圧が高くなって電圧制御発振器ＶＣＯの発振周波数が高くなる。
【００１１】
又入力信号Ｆｒ，Ｆｖの位相が同期状態となると、出力信号Ｐｒ，Ｐｖが、同時或いは交互に瞬間的にローレベルＬとなる。従って、コンデンサによる電圧制御発振器の制御電圧は一定に維持される。又入力信号Ｆｒに対して入力信号Ｆｖの位相が進むと、その位相差に対応して出力信号ＰｖがローレベルＬとなり、デスチャージ用トランジスタがオンとなって、コンデンサのデスチャージが行われ、ＶＣＯ高→低として示すように、制御電圧が低下して電圧制御発振器ＶＣＯの発振周波数は低くなり、入力信号Ｆｒの位相に対して、入力信号Ｆｖの位相が近づいて、再び位相同期状態となる。
【００１２】
前述の図９に示す位相比較部は、ナンド回路１０７の出力信号ｇがリセット信号として、ナンド回路１０２，１０３によるフリップフロップと、ナンド回路１０４，１０５によるフリップフロップと、出力側のナンド回路１０８，１０９に入力される。しかし、位相同期状態又はそれ近い状態に於いては、各部の動作遅延により、位相比較出力信号が得られない状態となる。即ち、位相差に対する不感帯が生じるものである。
【００１３】
そこで、各部の動作遅延を補償する為の位相比較部として、図１２に示す構成が提案されている。同図に於いて、図９と同一符号は同一部分を示し、１１０は複数のゲート回路を接続した遅延回路である。即ち、ナンド回路１０７の出力信号ｇを遅延回路１１０によって遅延させることにより、入力信号Ｆｒ，Ｆｖの位相差が僅かな場合でも、出力信号Ｐｒ，Ｐｖが出力されることになる。
【００１４】
又図１３は位相同期特性の説明図であり、（Ａ）〜（Ｄ）に於いて、横軸は位相差Δθ、縦軸は電圧制御発振器に入力して位相同期化を行う制御電圧Ｖｃを示す。前述の図９に示す位相比較部を用いた位相同期回路に於いては、図１３の（Ａ）に示す特性となる。即ち、不感帯ｎｓを有するものである。この不感帯ｎｓに於いては、位相差Δθが変動しても制御電圧Ｖｃは零を維持するから、ジッタが発生する問題がある。
【００１５】
そこで、位相比較部からの位相比較出力信号を、一方は進み位相方向にシフトし、他方は遅れ位相方向にシフトし、図１３の（Ｂ），（Ｃ）に示す位相同期特性を得る構成とし、それを合成することにより、図１３の（Ｄ）に示す位相同期特性を得ることにより、位相同期引込みの高速化と位相同期状態に於ける安定化とを図る位相同期回路が提案されている（例えば、特許文献１参照）。
【００１６】
【特許文献１】
特開２００１−１８６０１４号公報
【００１７】
【発明が解決しようとする課題】
従来例の図９に示す位相比較部を有する位相同期回路は、前述のように、入力信号Ｆｒ，Ｆｖの位相差が僅かな場合に位相比較出力信号が得られない不感帯を有するもので、高精度の位相同期制御が困難である。又従来例の図１２に示す位相比較部を有する位相同期回路は、入力信号Ｆｒ，Ｆｖの位相差が僅かでも位相比較出力信号を得ることができるが、位相差が零の場合でも、位相比較出力信号が得られることになり、この位相比較部を用いた場合も高精度且つ安定な位相同期制御が困難となる問題がある。
【００１８】
位相同期回路は、入力信号の位相に対して同期化する為の引込みの高速化を図り、且つ位相同期状態に於いては動作の安定化を図ることが要望されるものであり、その為には、引込時のループゲインを高くし、引込後のループゲインを低くすることが考えられる。その為に、従来例の位相同期回路に於いては、位相同期引込時と位相同期引込後とに於いて、異なる特性のループフィルタを切替える手段、又は異なる電圧制御発振器を切替える手段又はチャージポンプ部の特性を切替える手段等が提案されている。しかし、位相同期の引込みが完了したか否かを判定する手段と、特性を切替える手段とを必要とし、回路規模の増大の問題と、切替制御が複雑となる問題とが生じる。
【００１９】
又従来例の前記特許文献１に示す特性の図１３の（Ｄ）の実線で示す位相同期特性が理想的であるとしても、同図の（Ｂ），（Ｃ）の実線で示す非対象特性を得ることは実際上困難である。即ち、各部の高精度の調整と安定化とを図る必要があり、通常は、（Ｂ），（Ｃ）の点線で示す非対象特性となる可能性が大きいものである。従って、合成された位相同期特性は、図１３の（Ｄ）の点線で示す特性となる。即ち、図１３の（Ａ）に示す位相同期特定の不感帯ｎｓに比較して小さくなるとしても、不感帯が生じる問題がある。
【００２０】
本発明は、位相同期の引込みの高速化と、引込み後の安定化とを図ることを目的とする。
【００２１】
【課題を解決するための手段】
本発明の位相同期回路は、図１を参照して説明すると、位相比較部１とチャージポンプ部２とループフィルタ３と電圧制御発振器（ＶＣＯ）４とを含み、位相比較部１に入力する第１の入力信号Ｆｒと電圧制御発振器４の出力信号を第１の入力信号Ｆｒの周波数に合わせて位相比較部１に入力する第２の入力信号Ｆｖとの位相を比較し、電圧制御発振器４を制御して、第１の入力信号Ｆｒと第２の入力信号Ｆｖとの位相を同期化する位相同期回路であって、位相比較部１を、位相比較の不感帯を有する第１の位相比較器１１と、位相比較の不感帯が存在しない第２の位相比較器１２とにより構成する。
【００２２】
又位相比較部１は、第１の位相比較器１１と、第２の位相比較器１２とを備え、第１の位相比較器１１は、第１及び第２の入力信号Ｆｒ，Ｆｖによって反転動作するフリップフロップと、これらのフリップフロップが共に反転動作した時に各フリップフロップをリセットするリセット回路とを含み、第２の位相比較器１２は、第１及び第２の入力信号Ｆｒ，Ｆｖによって反転動作するフリップフロップと、これらのフリップフロップが共に反転動作した時に、各フリップフロップを遅延回路を介してリセットするリセット回路とを含む構成を有するものである。
【００２３】
又チャージポンプ部２は、位相比較部１の第１の位相比較器１１の位相比較出力信号によってコンデンサＣのチャージアップ又はデスチャージを行う電流容量の大きい第１のチャージポンプと、第２の位相比較器１２の位相比較出力信号によってコンデンサＣのチャージアップ又はデスチャージを、第１のチャージポンプに比較して電流容量の小さい第２のチャージポンプとを有するものである。
【００２４】
又位相比較部１は、第１の位相比較器１１と、第２の位相比較器１２とを備え、第１の位相比較器１１は、第１の入力信号Ｆｒと第２の入力信号Ｆｖとの立上り位相（又は立下り位相）を比較する構成を有し、第２の位相比較器１２は、第１の入力信号Ｆｒと第２の入力信号Ｆｖとの立下り位相（又は立上り位相）を比較する構成を有し、第１の位相比較器１１と第２の位相比較器１２との位相比較出力信号の和をチャージポンプ部２に入力する構成を備えることができる。
【００２５】
【発明の実施の形態】
図１は本発明の実施の形態の説明図であり、１は位相比較部、２はチャージポンプ部、３はループフィルタ、４は電圧制御発振器（ＶＣＯ）、５は分周器、１１，１２は第１，第２の位相比較器、Ｃはコンデンサ、Ｒは抵抗を示す。なお、一点鎖線で示す分周器５は、電圧制御発振器４の出力周波数と、入力信号Ｆｒの周波数とが異なる場合に、周波数を同一とする為のもので、それらが同一周波数の場合は省略することが可能であることを示している。即ち、位相比較部１に入力する第１の入力信号Ｆｒと第２の入力信号Ｆｖとの周波数をほぼ同一とするものである。
【００２６】
又位相比較部１は、第１，第２の位相比較器１１，１２によって構成し、第１の位相部比較器１１は、例えば、図９に示すように不感帯を有する構成を用い、第２の位相比較器１２は、例えば、図１２に示すように不感帯が存在しない構成を用いるものである。又第１の位相比較器１１は、第１，第２の入力信号Ｆｒ，Ｆｖの位相差が大きい時に、その位相差に対応した比較出力信号Ｐｒ，Ｐｖをチャージポンプ部２に出力し、位相同期状態に近づいて不感帯内の位相差となると、比較出力信号Ｐｒ，Ｐｖが出力されない状態となるが、第２の位相比較器１２は、不感帯が存在しないので、このような状態に於いても出力信号Ｐｒ，Ｐｖを出力することができる。
【００２７】
チャージポンプ部２は、第１，第２の位相比較器１１，１２対応のチャージアップ用トランジスタとデスチャージ用トランジスタとを設けることができる。その場合、第１の位相比較器１１の出力信号を入力するトランジスタによるチャージアップ及びディスチャージの電流容量を大きくし、第２の位相比較器１１は反対にゲインと電流容量を小さく設定することができる。それによって、位相差が大きい時に、ループゲインが大きい位相同期ループにより高速に位相同期化し、位相同期状態又はそれに近づいた時に、自動的にループゲインが小さい位相同期ループにより安定な位相同期状態を維持することができる。なお、第１の位相比較器１１により立上り位相を比較し、第２の位相比較器１２により立下り位相を比較する構成とし、第１，第２の位相比較器１１，１２の出力信号を合成して、共通のチャージアップ用トランジスタとデスチャージ用トランジスタとを制御する構成とすることもできる。
【００２８】
又ループフィルタ３は、コンデンサＣと抵抗Ｒ等とを含むローパスフィルタの構成を有するもので、コンデンサＣを含む他の構成とすることも可能である。このコンデンサＣに対して、チャージポンプ部２によるチャージアップとデスチャージとの制御が行われ、コンデンサＣの端子電圧がループフィルタ３の抵抗Ｒを介して電圧制御発振器４の制御電圧となる。
【００２９】
図２は本発明の実施の形態の位相同期特性の説明図であり、横軸を位相差Δθ、縦軸を電圧制御発振器４に入力する制御電圧Ｖｃを示し、（Ａ）は第１の位相比較器１１による不感帯ｎｓを有する特性、（Ｂ）は第２の位相比較器１２による不感帯を含まない特性を示す。この（Ａ），（Ｂ）の特性は安定して得ることができるから、合成した特性は（Ｃ）に示すものとなる。このように（Ａ），（Ｂ）の特性を合成することにより、位相差Δθが大きい時の制御電圧Ｖｃの変化率を大きくし、位相差Δθが小さい時の制御電圧Ｖｃの変化率を小さくし、且つ不感帯が存在しない特性となるから、位相同期引込みの高速化を図り、且つ位相同期引込み時には、安定な動作を保証することができる。
【００３０】
図３は本発明の第１の実施の形態の位相比較部の説明図であり、１１，１２は第１，第２の位相比較器、２１，２２はフリップフロップ、２３はナンド回路、２４，２５はフリップフロップ、２６はナンド回路、２７は遅延回路、２８，２９は第１，第２のチャージポンプ、３０はアラーム回路を示し、Ｆｒ，Ｆｖは第１，第２の入力信号、Ｐｒ１，Ｐｖ１は第１の位相比較器１１の出力信号、Ｐｒ２，Ｐｖ２は第２の位相比較器１２の出力信号、Ｄはデータ端子、ＣＫはクロック端子、Ｑ，＊Ｑは出力端子、ＲＳとリセット端子、ＣＬはクリア端子を示す。
【００３１】
フリップフロップ２１，２４は、第１の入力信号Ｆｒをクロック端子ＣＫに入力して、その立上りで反転し、フリップフロップ２１の出力端子Ｑの出力信号を位相比較の出力信号Ｐｒ１として第１のチャージポンプ２８に入力し、又フリップフロップ２４の出力端子Ｑの出力信号を位相比較の出力信号Ｐｒ２として第２のチャージポンプ２９に入力する。又フリップフロップ２２，２５は、第２の入力信号Ｆｖをクロック端子ＣＫに入力して、その立上りで反転し、フリップフロップ２２の出力端子Ｑの出力信号を位相比較の出力信号Ｐｖ１として第１のチャージポンプ２８に入力し、又フリップフロップ２５の出力端子Ｑの出力信号を位相の出力信号Ｐｖ２として第２のチャージポンプ２９に入力する。
【００３２】
又フリップフロップ２１，２２の出力端子＊Ｑの出力信号を反転してナンド回路２３に入力し、このナンド回路２３の出力信号をフリップフロップ２１，２２のリセット端子ＲＳに入力してリセットする。この場合、ナンド回路２３はリセット回路を構成している。又フリップフロップ２４，２５の出力端子＊Ｑの出力信号を反転して遅延回路２７に入力し、遅延回路２７により遅延された信号をナンド回路２６に入力し、このナンド回路２６の出力信号をフリップフロップ２４，２５のリセット端子ＲＳに入力してリセットする。この場合、ナンド回路２６と遅延回路２７とを含むリセット回路を構成をしている。
【００３３】
又第１のチャージポンプ２８を構成するトランジスタの電流容量或いは電源電圧を大きくして、図示を省略したコンデンサのチャージアップ及びデスチャージの電流を大きくして、ループゲインを大きくし、反対に第２のチャージポンプ２９を構成するトランジスタの電流容量或いは電源電圧を小さくして、ループゲインを小さくする。従って、位相引込みを行う過程では、第１及び第２のチャージポンプ２８，２９が動作し、ループゲインの大きい位相同期ループとして動作して高速引込みを可能とし、又位相同期状態或いはそれに近づいた時は、第２のチャージポンプ２９のみ動作し、ループゲインの小さい位相同期ループとして動作することになり、高精度の位相同期を安定に行うことができる。
【００３４】
又アラーム回路３０は、第１の位相比較器１１の出力信号Ｐｒ，Ｐｖが所定時間以上継続して論理レベルＨの状態を継続した時に、第１の位相比較器１１の障害発生としてアラーム出力を行うことができる。又出力信号Ｐｒ，Ｐｖが所定時間以上継続して論理レベルＬの状態を継続した時に、位相同期の引込みが完了した位相同期検出信号を出力する構成とすることができる。
【００３５】
図４は本発明の第１の実施の形態のチャージポンプ部の説明図であり、２８，２９は第１，第２のチャージポンプ、３０はループフィルタ、３１は電圧制御発振器（ＶＣＯ）、Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２はトランジスタ、Ｖ１，Ｖ２は電源電圧、Ｒは抵抗、Ｃはコンデンサ、Ｐｒ１，Ｐｖ１は第１の位相比較器の出力信号、Ｐｒ２，Ｐｖ２は第２の位相比較器の出力信号を示す。
【００３６】
第１のチャージポンプ２８は、前述のように、トランジスタＱ１１，Ｑ１２の電流容量を大きくするか、或いは電源電圧Ｖ１を高くする。又第２のチャージポンプ２９は、前述のように、トランジスタＱ２１，Ｑ２２の電流容量を小さくするか、或いは電源電圧Ｖ２を低くする。それにより、第１及び第２の位相比較器の出力信号Ｐｒ１，Ｐｖ１，Ｐｒ２，Ｐｖ２が入力されるような位相差の場合、コンデンサＣのチャージアップ又はデスチャージを高速化できるので、位相同期の高速引込みを行うことができる。そして、位相同期状態或いはそれに近づいた時、第１の位相比較器は不感帯を有する為に、出力信号Ｐｒ１，Ｐｖ１が得られない状態となっても、第２の位相比較器の出力信号Ｐｒ２，Ｐｖ２が得られ、その時、コンデンサＣのチャージアップ又はデスチャージは低速化されることになり、且つ出力信号Ｐｒ２，Ｐｖ２によって高精度の位相同期化が安定に行われることになる。即ち、図２の（Ｃ）の位相同期特性を得ることができる。
【００３７】
図５の（Ａ）は第１の位相比較器１１の出力信号、（Ｂ）は第２の位相比較器１２の出力信号の一例を示し、第１，第２の位相比較器１１，１２は、入力信号Ｆｒ，Ｆｖの立上り位相を比較することにより、同一のタイミングで出力信号が得られるが、第１の位相比較器１１は、不感帯ｎｓを有することにより、その不感帯ｎｓに於いては出力信号を得ることができないが、第２の位相比較器１２は、不感帯を有しないので、出力信号を得ることができる。なお、位相差Δθが零の場合は、遅延回路２７に於ける遅延量相当の出力が得られる。
【００３８】
図６は本発明の第２の実施の形態の位相比較部の説明図であり、図３と同一符号は同一部分を示し、４１，４２はインバータ、４３，４４はオア回路、４５はチャージポンプ部を示す。インバータ４１は、入力信号Ｆｒを反転してフリップフロップ２１のクロック端子に入力し、インバータ４２は、入力信号Ｆｖを反転してフリップフロップ２２のクロック端子に入力する構成とする。従って、第１の位相比較器１１は、第１，第２の入力信号Ｆｒ，Ｆｖの立下り位相を比較する構成とし、第２の位相比較器１２は、図３に示す第２の位相比較器１２と同様に、第１，第２の入力信号Ｆｒ，Ｆｖの立上り位相を比較するものである。
【００３９】
又オア回路４３は、フリップフロップ２１，２４の出力端子Ｑからの出力信号を入力し、オア条件による出力信号Ｆｒをチャージポンプ部４５に入力し、又オア回路４４は、フリップフロップ２２，２５の出力端子Ｑからの出力信号を入力し、オア条件による出力信号Ｆｖをチャージポンプ部４５に入力する。即ち、第１の位相比較器１１による第１，第２の入力信号Ｆｒ，Ｆｖの立下り位相の位相差が大きい時の比較出力信号と、第２の位相比較器１２による第１，第２の入力信号Ｆｒ，Ｆｖの立上り位相の位相差が小さく場合も含む比較出力信号との和を、チャージポンプ部４５に入力する。
【００４０】
図８は位相比較出力信号の説明図であり、第１の位相比較器１１の出力信号ｃｐ１と、第２の位相比較器１２の出力信号ｃｐ２とは、立下り位相比較と、立上り位相比較とに対応して１８０度の位相差を有するものとなり、又第１の位相比較器１１の不感帯に於いても、第２の位相比較器１２の出力信号ｃｐ２が得られる。なお、位相差零の場合は、出力信号ｃｐ１，ｃｐ２共に零となる。
【００４１】
図８は図６に示す位相比較部の構成を用いた位相同期回路を示し、５１は位相比較部、５２はチャージポンプ部、５３はループフィルタ、５４は電圧制御発振器（ＶＣＯ）、１１，１２は第１，第２の位相比較器、Ｑ１，Ｑ２はトランジスタ、Ｒは抵抗、Ｃはコンデンサを示し、第１の位相比較器１１は、第１，第２の入力信号Ｆｒ，Ｆｖの立下り位相を比較し、第２の位相比較器１２は、第１，第２の入力信号Ｆｒ，Ｆｖの立上り位相を比較する。
【００４２】
そして、第１，第２の位相比較器１１，１２の位相比較出力信号の論理和を位相比較部の出力信号Ｐｒ，Ｐｖとしてチャージポンプ部５２に入力し、出力信号ＰｒによりトランジスタＱ１をオンとして、コンデンサＣのチャージアップを行い、又出力信号ＰｖによりトランジスタＱ２をオンとして、コンデンサＣのデスチャージを行い、このコンデンサＣの端子電圧を抵抗Ｒを介して電圧制御発振器５４の制御電圧とする。そして、第１の入力信号Ｆｒに対して第２の入力信号Ｆｖ、即ち、電圧制御発振器５４の出力信号位相を同期化する。
【００４３】
この場合、第１，第２の入力信号Ｆｒ，Ｆｖの立上り位相差分と、立下り位相差分との和に相当するコンデンサＣのチャージアップ又はデスチャージが行われ、位相差が大きい時の位相同期ループのゲインを大きくして、高速引込みを可能とすることができる。又位相差が小さい場合は、第２の位相比較器１２の出力信号のみでチャージアップ部５２が制御されるから、位相同期ループのゲインは小さくなる。従って、位相差が小さい時の位相比較出力信号のみで位相同期制御が行われ、高精度の位相同期化並びに安定化が可能となる。
【００４４】
前述の第２の実施の形態に於いて、第１の位相比較器１１は、第１，第２の入力信号Ｆｒ，Ｆｖの立下り位相を比較し、第２の位相比較器１２は、第１，第２の入力信号Ｆｒ，Ｆｖの立上り位相を比較するものであるが、反対に、第１の位相比較器１１に於いて第１，第２の入力信号Ｆｒ，Ｆｖの立上り位相を比較し、第２の位相比較器１２に於いて第１，第２の入力信号Ｆｒ，Ｆｖの立下り位相を比較する構成とすることも可能である。
【００４５】
【発明の効果】
以上説明したように、本発明は、位相同期回路の位相比較部１を、不感帯を有する第１の位相比較器１１と、不感帯が存在しない第２の位相比較器１２とにより構成し、第１，第２の入力信号Ｆｒ，Ｆｖの位相引込時は、第１，第２の位相比較器１１，１２の位相比較出力信号によりチャージポンプ部２を制御し、位相同期状態或いはそれに近い状態に於いては、第２の位相比較器１２の位相比較出力信号のみが得られることにより、その位相比較出力信号によりチャージポンプ部２を制御するもので、自動的に位相同期ループのゲインを切替えた状態で位相同期制御を行うことができる利点がある。
【００４６】
又チャージポンプ部２を、電流容量の大きい第１のチャージポンプ２８と、電流容量の小さい第２のチャージポンプ２９とにより構成して、第１の位相比較器１１の位相比較出力信号により第１のチャージポンプ２８を制御し、第２の位相比較器１２の位相比較出力信号により第２のチャージポンプ２９を制御することにより、位相引込時は、第１，第２のチャージポンプ部２８，２９によってコンデンサのチャージアップ又はデスチャージを行って高速引込みを行い、位相同期状態又はそれに近い状態では、第２のチャージポンプ２９によるコンデンサのチャージアップ又はデスチャージを行って高精度の位相同期化並びに安定化を可能とすることができる。
【００４７】
又第１，第２の位相比較器１１，１２の一方により、第１，第２の入力信号Ｆｒ，Ｆｖの立上り位相を比較し、他方により立下り位相を比較し、それぞれの位相比較出力信号の和でチャージポンプ部２を制御することにより、チャージポンプ部２の構成を従来例と同様な構成として、位相引込時、立上り位相差と立下り位相差とに対応してコンデンサのチャージアップ又はデスチャージが可能となり、高速位相同期引込みが可能となり、又位相同期状態或いはそれに近い状態では、立下り位相又は立上り位相の何れか一方の位相差を基に且つ不感帯が存在しない第２の位相比較器１２の位相比較出力信号によりチャージポンプ部２を制御して、高精度の位相同期化並びに安定化を可能とすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の説明図である。
【図２】本発明の実施の形態の位相同期特性の説明図である。
【図３】本発明の第１の実施の形態の位相比較部の説明図である。
【図４】本発明の第１の実施の形態のチャージポンプ部の説明図である。
【図５】第１，第２の位相比較器の出力信号の説明図である。
【図６】本発明の第２の実施の形態の位相比較部の説明図である。
【図７】位相比較出力信号の説明図である。
【図８】本発明の第２の実施の形態の位相同期回路の説明図である。
【図９】位相比較部の説明図である。
【図１０】位相比較動作の説明図である。
【図１１】位相比較部の入出力信号の説明図である。
【図１２】リセット信号を遅延させた位相比較部の説明図である。
【図１３】位相同期特性の説明図である。
【符号の説明】
１  位相比較部
２  チャージポンプ部
３  ループフィルタ
４  電圧制御発振器（ＶＣＯ）
５  分周器
１１  第１の位相比較器
１２  第２の位相比較器
Ｆｒ  第１の入力信号
Ｆｖ  第２の入力信号
Ｃ  コンデンサ
Ｒ  抵抗
【図１】
2004274523.tif 000003
【図２】
2004274523.tif 000004
【図３】
2004274523.tif 000005
【図４】
2004274523.tif 000006
【図５】
2004274523.tif 000007
【図６】
2004274523.tif 000008
【図７】
2004274523.tif 000009
【図８】
2004274523.tif 000010
【図９】
2004274523.tif 000011
【図１０】
2004274523.tif 000012
【図１１】
2004274523.tif 000013
【図１２】
2004274523.tif 000014
【図１３】
2004274523.tif 000015