(57)【要約】【課題】バイパスコンデンサのようにＩＣチップに大きな静電容量を付加するのに適したコンデンサチップの提供を目的とする。【解決手段】半導体基板１の上に絶縁膜２が形成され、その上に下層電極３と上層電極５とが層間絶縁膜４を挟んでコンデンサの一対の電極を形成している。一対の電極はそれぞれコンタクト孔７を介して、配線８で接続されてチップの辺部に伸び、配線の一端がパッドとなる。結果的に下層電極３はパッド２１に、上層電極５はパッド２０に接続され、パッド２０とパッド２１とは、コンデンサチップの辺部で１列にそれぞれ交互に配置されている。【選択図】  図１
2004165557.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に互いに絶縁された状態で配置され、間に静電容量を形成する少なくとも一対の電極と、前記一対の電極のいずれかに接続される複数のパッドを備え、
前記一対の電極の一方に接続されるパッドと他方に接続されるパッドとが、少なくとも１列にそれぞれ交互に配置されていることを特徴とするコンデンサチップ
【請求項２】
請求項１に記載のコンデンサチップにおいて、
前記一対の電極は絶縁膜を挟んで積層されていることを特徴とするコンデンサチップ
【請求項３】
請求項１に記載のコンデンサチップにおいて、
前記一対の電極は同一層で一定の間隔をおいて配置されていることを特徴とするコンデンサチップ
【請求項４】
請求項２に記載のコンデンサチップにおいて、
前記一対の電極のうち、少なくとも一方の電極は辺部が凹凸形状となっていることを特徴とするコンデンサチップ
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成されたコンデンサチップ、特にパッドの配置に関する。
【０００２】
【従来の技術】
ＩＣチップ、特にシステムＬＳＩにおいてはその集積度の向上にともない、トランジスタのスイッチングによる電源ノイズが大きくなってきており、その低減がいろいろ図られている。
【０００３】
その一つの方法としてバイパスコンデンサを用いる方法がある。このバイパスコンデンサとは電源と接地の間に接続されるコンデンサであり、電源と接地間に発生するノイズを平滑化することでノイズを低減する静電容量である。
【０００４】
バイパスコンデンサを用いる方法としては、パッケージングされたＩＣチップを半田付けしたプリント基板上に外付けでバイパスコンデンサを半田付けする方法やＩＣチップ内部にあらかじめバイパスコンデンサとしてコンデンサ領域を形成しておく方法がある。
【０００５】
図１７はＩＣチップ内部にあらかじめバイパスコンデンサとしてコンデンサ領域を形成しておく方法を採用したＩＣチップの平面図であり、図１８はそのＸ−Ｘ断面図である。図示するように、ダイパッド１００上にＩＣチップ２１０が置かれ、ＩＣチップ２１０の内部の一部の領域に一対の電極が絶縁膜を挟んでコンデンサＣを形成する。一対の電極はそれぞれ配線によりパッド２１１Ａ、２１１Ｂに接続され、さらにパッド２１１Ａ、２１１Ｂはワイヤによりそれぞれインナーリード１０１Ａ、１０１Ｂに接続されている。
【０００６】
例えば、パッド２１１Ａが電源用パッド、パッド２１１Ｂが接地用パッドとすると、ＩＣチップ２１０の電源と接地の間にはコンデンサＣがバイパスコンデンサとして接続されることになり、電源用パッド２１１Ａ、接地用パッド２１１Ｂに接続されている回路素子（図示省略）で発生するノイズを低減することができる。
【０００７】
【発明が解決しようとする課題】
ＩＣチップ内部にあらかじめバイパスコンデンサとしてコンデンサ領域を形成しておくと、チップ面積の増加あるいは製造工程の複雑化により製造コストが高くなるという問題がある。また、ＩＣチップの設計段階であらかじめバイパスコンデンサの静電容量値を決定し、コンデンサの占める領域を確保しておく必要があるため、後から静電容量の変更やその占める面積の増減が困難という問題もある。
【０００８】
本発明は上記課題に鑑みなされたものであり、バイパスコンデンサのようにＩＣチップに大きな静電容量を付加するのに適したコンデンサチップの提供を目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明は、半導体基板上に互いに絶縁された状態で配置され、間に静電容量を形成する少なくとも一対の電極と、前記一対の電極のいずれかに接続される複数のパッドを備え、前記一対の電極の一方に接続されるパッドと他方に接続されるパッドとが、少なくとも１列にそれぞれ交互に配置されていることを特徴とするコンデンサチップである。これにより、接続すべきＩＣチップのパッドとコンデンサチップのパッドとを任意に選んでワイヤ等で接続することができ、ＩＣチップとコンデンサチップとの自由な組み合わせが可能となる。
【００１０】
【発明の実施の形態】
以下、図面を用いて本発明の好適な実施の形態（以下実施形態という）について説明する。
【００１１】
図１は、本発明の第１の実施形態に係るコンデンサチップの構成を示す平面図、図２はそのＸ−Ｘ断面図、図３はその回路図である。シリコンからなる半導体基板１の上に熱酸化による酸化シリコン絶縁膜２が形成され、その上に多結晶シリコンからなる下層電極３と上層電極５とが酸化シリコン、窒化シリコン等からなる層間絶縁膜４を挟んでコンデンサの一対の電極を形成している。
【００１２】
下層電極３および上層電極５は長方形であり、上層電極５は下層電極３を一部覆わないで対向しており、上層電極５の上には酸化シリコン、窒化シリコン等からなる絶縁膜６が積層されている。下層電極３が上層電極５で覆われていない領域に下層電極３まで達するコンタクト孔７が設けられ、上層電極５上に上層電極５まで達するコンタクト孔７が設けられている。
【００１３】
一対の電極はそれぞれコンタクト孔７を介して、アルミニウム配線８で接続されてチップの辺部に伸び、アルミニウム配線の一端がパッドとなる。結果的に下層電極３はパッド２１に、上層電極５はパッド２０に接続され、パッド２０とパッド２１とは、コンデンサチップの辺部で１列にそれぞれ交互に配置されている。アルミニウム配線８の上にはパッド２０、２１を残して酸化シリコン、窒化シリコン等からなるパッシベーション絶縁膜９が積層されている。
【００１４】
これにより、同一パッケージ内にＩＣチップとコンデンサチップを納めるいわゆるマルチチップパッケージとする場合、コンデンサチップの隣り合う２つのパッド２０、２１を選んでワイヤ等を接続すれば静電容量を得ることができる。
【００１５】
図４は、本発明の第２の実施形態に係るコンデンサチップの構成を示す平面図、図５はそのＸ−Ｘ断面図である。シリコンからなる半導体基板１の上に熱酸化による酸化シリコン絶縁膜２が形成され、その上にアルミニウムからなる電極８’と電極８’’とが隣接して配置される。これら電極８’、８”の間には酸化シリコン、窒化シリコン等からなる絶縁膜９が介在し、コンデンサの一対の電極を形成している。
【００１６】
上記のアルミニウムは配線としても機能してアルミウム配線の一端はパッドとなり、結果的に電極８’はパッド３０に、電極８’’はパッド３１に接続され、パッド３０とパッド３１とは、コンデンサチップの辺部で１列にそれぞれ交互に配置されている。また、絶縁膜９はパッド３０、３１を残してパッシベーション絶縁膜としても機能している。
【００１７】
ここで、本実施形態の効果は基本的に第１の実施形態と同様だが、コンデンサチップの導電層が単層となるため製造コストをさらに安くできる。
【００１８】
図６は、本発明の第３の実施形態に係るコンデンサチップの構成を示す平面図、図７はそのＸ−Ｘ断面図である。基本的な構成は第１の実施形態と同様であるが、コンデンサチップのコンデンサを形成する一対の電極の一方である上層電極５の辺部が凹凸形状となっている。
【００１９】
上層電極５の辺部を凹凸形状とすることでコンタクト孔７が１列に配列され、その凹部に下層電極３へのコンタクト孔７が設けられ、凸部に上層電極５へのコンタクト孔７が設けられる。これにより、第１の実施形態の場合に比べて同じチップ面積のコンデンサチップでも一対の電極の対向面積を大きくすることができ、コンデンサチップ内により小さい面積で大きい静電容量のコンデンサを形成できる。
【００２０】
図８は、本発明の第４の実施形態に係るコンデンサチップの構成を示す平面図である。基本的な構成は第３の実施形態と同様であるが、下層電極３は長方形であり、上層電極５は四辺に凹凸が設けられている。上層電極５の上には酸化シリコン、窒化シリコン等からなる絶縁膜が積層されている。
【００２１】
上層電極５の四辺を凹凸形状とすることでコンタクト孔７が１列に配列され、その凹部に下層電極３へのコンタクト孔７が設けられ、凸部に上層電極５へのコンタクト孔７が設けられる。コンタクト孔７を介して、アルミニウム配線８”により電極３はパッド２１に、アルミニウム配線８’により電極５はパッド２０に接続され、パッド２０とパッド２１とは、コンデンサチップの四辺で１列にそれぞれ交互に配置されている。
【００２２】
また、アルミニウム配線８’は電極５上で共通に接続され、他方のアルミニウム配線８”はチップの周辺部で共通に接続される。アルミニウム配線８’、８”の上にはパッド２０、２１を残して酸化シリコン、窒化シリコン等からなるパッシベーション絶縁膜９が積層されている。
【００２３】
これにより、シート抵抗の低い上層のアルミニウム配線により電極とパッドとの接続箇所を増やすことで、コンデンサの寄生抵抗を減らすとともにコンデンサチップをワイヤ等により接続するパッド位置の選択の幅が広がり、ＩＣチップとコンデンサチップとの組み合わせ自由度がさらに向上する。
【００２４】
本実施形態のコンデンサチップとＩＣチップとを同一パッケージに納めるいわゆるマルチチップパッケージの例を図９に示す。図９は、パッケージ内部の平面図である。
【００２５】
ダイパッド１００上にＩＣチップ１１０がダイボンドされ、ＩＣチップ１１０の上にコンデンサチップ１２０が積層されている。コンデンサチップ１２０にはコンデンサＣを形成する一対の電極にそれぞれ接続された複数のパッド２０、２１がチップの四辺で１列にそれぞれ交互に配置されている。ＩＣチップ１１０の任意のパッド１１１Ａにはそれに近いコンデンサチップ１２０のパッド２１Ａをワイヤ１３０で接続でき、ＩＣチップ１１０の任意のパッド１１１Ｂにはそれに近いコンデンサチップ１２０のパッド２０Ａをワイヤ１３０で接続できる。
【００２６】
このようにワイヤで接続する場所を変更するだけＩＣチップ１１０の任意のパッド間に、コンデンサチップ１２０のコンデンサＣを簡単に接続できる。すなわち、コンデンサチップ１２０のコンデンサＣを接続するＩＣチップ１１０のパッド位置を自由に選択できる。
【００２７】
システムＬＳＩなどのＩＣチップにおいては、パッケージの制約から規格により、あらかじめチップ辺部に多くのパッドが配置されている。コンデンサチップをＩＣチップの規格に合わせてパッド配置を施したものとすることで、ＩＣチップの種類が変わることにより、パッドの機能（電源、接地、入力信号、出力信号の位置）が異なっても、同一のコンデンサチップで各種ＩＣチップの任意のパッド間にコンデンサを接続できる。
【００２８】
図１０は、本発明の第５の実施形態に係るコンデンサチップの構成を示す平面図である。基本的な構成は第４の実施形態と同様であるが、コンデンサチップのコンデンサを形成する下層電極３及び上層電極５の中央部で、アルミニウム配線８’、８”によりコンタクト孔７’を介して下層電極３、５がパッド２０又はパッド２１に接続されていることである。下層電極３、上層電極５が形成されている多結晶シリコンよりもシート抵抗の低い上層のアルミニウム配線により電極とパッドとの接続箇所を増やすことで、コンデンサの寄生抵抗をさらに減らすことができる。
【００２９】
図１１は、本発明の第６の実施形態に係るコンデンサチップの構成を示す平面図、図１２はその回路図である。基本的な構成は第４の実施形態と同様であるが、コンデンサを形成する一対の電極３、５及び電極とパッドとを接続するアルミニウム配線８’、８”がともに２分割されており、独立したコンデンサＣ１、Ｃ２を形成している。コンデンサＣ１の一対の電極のそれぞれに接続されるパッド２２とパッド２３とがチップの辺部で１列にそれぞれ交互に配置され、コンデンサＣ２の一対の電極のそれぞれに接続されるパッド２４とパッド２５とがチップの辺部で１列にそれぞれ交互に配置されている。
【００３０】
本実施形態では、これら複数のコンデンサを形成する一対の電極の一方の電極を分割せずに共通にして電源、接地等に接続しても良い。
【００３１】
図１３は、本発明の第７の実施形態に係るコンデンサチップの構成を示す平面図、図１４はその回路図である。コンデンサチップは独立した２つのコンデンサＣ１とＣ２を有し、コンデンサＣ１の一対の電極がそれぞれパッド２２とパッド２３に接続され、コンデンサＣ２の一対の電極がそれぞれパッド２４とパッド２５に接続されている。
【００３２】
アルミニウム配線８は各コンデンサＣ１、Ｃ２を形成する電極上を横断し、コンデンサチップの上部、下部いずれの辺部にもパッド２２、２３、２４、２５が配置されている。そして、パッド２２，２３，２４，２５はチップ辺部で１列にそれぞれ交互に配置されている。これにより、コンデンサチップのいずれの辺部からもコンデンサＣ１、Ｃ２をＩＣチップに接続することができる。
【００３３】
図１５は、本発明の第８の実施形態に係るコンデンサチップの構成を示す平面図、図１６はその回路図である。基本的な構成は第３の実施形態と同様であるが、コンデンサチップには一対の電極３、５によりコンデンサＣが形成され、コンデンサＣの一方の下層電極３がパッド２７に接続され、他方の上層電極５がパッド２８に接続され、さらに上層電極５は抵抗Ｒを介してパッド２６に接続されている。
【００３４】
また、パッド２６、２７、２８は、チップの四辺で１列にそれぞれ交互に配置されている。抵抗Ｒは上層電極５を形成する多結晶シリコンのシート抵抗を利用して形成している。これにより、コンデンサチップにコンデンサ単体では実現できない、例えばローパスフィルタなどの機能を付加することができる。
【００３５】
【発明の効果】
以上説明したように、本発明においては、半導体基板上にコンデンサを形成したコンデンサチップのパッドの配置を工夫することにより、同一パッケージに納めるＩＣチップとコンデンサチップの自由な組み合わせが可能となる。
【００３６】
また、コンデンサチップの静電容量を形成する一対の電極を絶縁膜を挟んだ積層の構成とすることで、コンデンサチップ内に比較的大容量のコンデンサを形成できる。あるいは、コンデンサチップの静電容量を形成する一対の電極を同一層で一定の間隔をおいて配置される構成とすることで、コンデンサチップ内に導電層を少なくしてコンデンサを形成し、製造コストを安くすることもできる。
【００３７】
さらに、コンデンサチップの静電容量を形成する一対の電極が絶縁膜を挟んで積層されているときは、電極のうち少なくとも一方の辺部が凹凸形状となっている構成とすることで、コンデンサチップ内により小さいチップ面積で大きい静電容量のコンデンサを形成できる。
【００３８】
さらに、コンデンサチップ内に独立の複数のコンデンサを形成することで、ＩＣチップとコンデンサチップとをマルチチップパッケージとする場合に、ＩＣチップに１のコンデンサチップから独立した複数のコンデンサを接続することができる。
【００３９】
また、コンデンサチップにコンデンサ以外の抵抗を付加することにより、コンデンサチップにコンデンサ単体では実現できないローパスフィルタ機能などを実現することもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るコンデンサチップの構成を示す平面図である。
【図２】図１のＸ−Ｘ断面図である。
【図３】図１の回路図である。
【図４】本発明の第２の実施形態に係るコンデンサチップの構成を示す平面図である。
【図５】図４のＸ−Ｘ断面図である。
【図６】本発明の第３の実施形態に係るコンデンサチップの構成を示す平面図である。
【図７】図６のＸ−Ｘ断面図である。
【図８】本発明の第４の実施形態に係るコンデンサチップの構成を示す平面図である。
【図９】ＩＣチップとコンデンサチップとのマルチチップパッケージの平面図である。
【図１０】本発明の第５の実施形態に係るコンデンサチップの構成を示す平面図である。
【図１１】本発明の第６の実施形態に係るコンデンサチップの構成を示す平面図である。
【図１２】図１１の回路図である。
【図１３】本発明の第７の実施形態に係るコンデンサチップの構成を示す平面図である。
【図１４】図１３の回路図である。
【図１５】本発明の第８の実施形態に係るコンデンサチップの構成を示す平面図である。
【図１６】図１５の回路図である。
【図１７】従来のＩＣチップの構成を示す平面図である。
【図１８】図１７のＸ−Ｘ断面図である。
【符号の説明】
１：シリコン半導体基板
２，４，６，９：絶縁膜
３，５：多結晶シリコン層
７，７’：コンタクト孔
８，８’，８’’：アルミニウム配線層
２０，２０Ａ，２１，２１Ａ，２２，２３，２４，２５，２６，２７，２８，３０，３１，１２１Ａ，１２１Ｂ：コンデンサチップのパッド
Ｃ，Ｃ１，Ｃ２：コンデンサ
Ｒ：抵抗
１００：ダイパッド
１０１，１０１Ａ，１０１Ｂ：インナーリード
１１０，２１０：ＩＣチップ
１１１，１１１Ａ，１１１Ｂ，
２１１，２１１Ａ，２１１Ｂ：ＩＣチップのパッド
１２０：コンデンサチップ
１２１Ａ，１２１Ｂ：コンデンサチップのパッド
１３０：ワイヤ
【図１】
2004165557.tif 000003
【図２】
2004165557.tif 000004
【図３】
2004165557.tif 000005
【図４】
2004165557.tif 000006
【図５】
2004165557.tif 000007
【図６】
2004165557.tif 000008
【図７】
2004165557.tif 000009
【図８】
2004165557.tif 000010
【図９】
2004165557.tif 000011
【図１０】
2004165557.tif 000012
【図１１】
2004165557.tif 000013
【図１２】
2004165557.tif 000014
【図１３】
2004165557.tif 000015
【図１４】
2004165557.tif 000016
【図１５】
2004165557.tif 000017
【図１６】
2004165557.tif 000018
【図１７】
2004165557.tif 000019
【図１８】
2004165557.tif 000020