(57)【要約】【課題】安価なリードフレーム上にＩＣ等の半導体素子と、この半導体素子の周辺回路部品とを搭載することができ、電気回路モジュールとして良好な電気的接続が実現可能な半導体装置及びその製造方法を提供すること。【解決手段】リードフレーム６上に半導体素子７が実装され、これらを覆うように絶縁物質２によって封止されてパッケージ化されると共に、絶縁物質２に部品実装部５が設けられ、この部品実装部５にリード部の一部分が露出し、この露出部において部品実装部５に部品９が実装されている、半導体装置１。リードフレーム６本体を製造する工程と、リードフレーム６本体上に半導体素子７を実装する工程と、これらを覆うように絶縁物質２によって封止してパッケージ化する工程と、リード部の一部分を露出させる部品実装部５を絶縁物質２に形成する工程と、部品実装部５に部品９を実装する工程とを有する、半導体装置１の製造方法。【選択図】          図１
2004165525.tif 000002
【特許請求の範囲】
【請求項１】
リードフレーム上に半導体素子が実装され、これらを覆うように絶縁物質によって封止されてパッケージ化されると共に、前記絶縁物質に部品実装部が設けられ、この部品実装部にリード部の一部分が露出し、この露出部において前記部品実装部に部品が実装されている、半導体装置。
【請求項２】
前記絶縁物質からなるパッケージの周辺部に凹状の前記部品実装部が形成されており、前記凹状部品実装部の底面にリード部の一部分が露出している、請求項１に記載した半導体装置。
【請求項３】
前記周辺部での前記絶縁物質の厚さがその内側領域の厚さよりも小さい、請求項２に記載した半導体装置。
【請求項４】
前記部品実装部のリード部の露出域において、前記部品の電極と、前記リード部とが導電性材料によって接合されている、請求項１に記載した半導体装置。
【請求項５】
前記部品が前記絶縁物質の一方の面上と他方の面上との少なくとも一方に実装されている、請求項１に記載した半導体装置。
【請求項６】
前記リード部がインナーリード部である、請求項２に記載した半導体装置。
【請求項７】
前記リード部の一部分が、前記凹状部品実装部の前記底面及びこれとは反対側の面にそれぞれ露出しており、この反対側の面が外部接続端子となっている、請求項２に記載した半導体装置。
【請求項８】
前記凹状部品実装部が、前記部品の最大外形寸法より大きい寸法と、前記部品の厚み以下の深さに形成されている、請求項２に記載した半導体装置。
【請求項９】
前記部品が受動素子である、請求項１に記載した半導体装置。
【請求項１０】
リードフレーム本体を製造する工程と、前記リードフレーム本体上に半導体素子を実装する工程と、これらを覆うように絶縁物質によって封止してパッケージ化する工程と、リード部の一部分を露出させる部品実装部を前記絶縁物質に形成する工程と、前記部品実装部に部品を実装する工程とを有する、半導体装置の製造方法。
【請求項１１】
前記絶縁物質からなるパッケージの周辺部に凹状の前記部品実装部を形成し、前記凹状部品実装部の底面にリード部の一部分を露出する、請求項１０に記載した半導体装置の製造方法。
【請求項１２】
前記周辺部での前記絶縁物質の厚さをその内側領域の厚さよりも小さく形成する、請求項１１に記載した半導体装置の製造方法。
【請求項１３】
前記部品実装部のリード部の露出域において、前記部品の電極と、前記リード部とを導電性材料によって接合する、請求項１０に記載した半導体装置の製造方法。
【請求項１４】
前記部品を前記絶縁物質の一方の面上と他方の面上との少なくとも一方に実装する、請求項１０に記載した半導体装置の製造方法。
【請求項１５】
前記リード部をインナーリード部とする、請求項１１に記載した半導体装置の製造方法。
【請求項１６】
前記リード部の一部分を、前記凹状部品実装部の前記底面及びこれとは反対側の面にそれぞれ露出し、この反対側の面を外部接続端子とする、請求項１１に記載した半導体装置の製造方法。
【請求項１７】
前記凹状部品実装部を、前記部品の最大外形寸法より大きい寸法と、前記部品の厚み以下の深さに形成する、請求項１１に記載した半導体装置の製造方法。
【請求項１８】
前記部品を受動素子とする、請求項１０に記載した半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
電子機器等の電子回路は、ＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）等の半導体素子と、抵抗やコンデンサ等の受動部品が、プリント基板上に実装されて形成される。
【０００３】
近年の電子機器への要求は、小型、軽量、高性能、高機能、低コストなどであるが、これらに付け加えて、開発設計期間の短縮も重要な課題となっている。そして、これらを満足させるために様々な工夫がなされているが、電子回路の機能ブロックを形成するＩＣとその周辺回路部品を一体化した電子回路モジュール、いわゆるハイブリッドＩＣやＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）等は、まさにこれらの要求から生み出されたものである。
【０００４】
この電子回路モジュールを採用することにより、電子機器の電子回路を短期間で開発設計できるという利点がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記ハイブリッドＩＣやＳＩＰ等は、ＩＣや周辺回路部品を実装するためのインターポーザーと呼ばれる配線回路基板が必要であり、これには有機プリント基板やセラミックス基板等が用いられるが、最近の低コスト要求は、このインターポーザーの部品コストが無視できないものとなっている。
【０００６】
そこで、図９に示すような半導体パッケージに多用されている安価なリードフレーム材２０から作製される図１０に示すリードフレーム６を用い、図１１に示すように、リードフレーム６のダイパッド１２上に半導体素子７を実装し、金属ワイヤー１３を用いて半導体素子７の電極１５とインナーリード部８をそれぞれ接続すると共に、インナーリード部８に抵抗やコンデンサ等の受動部品（周辺回路部品）２１を実装することが望まれる。
【０００７】
上記のように、リードフレーム６上に半導体素子７を実装すると共に、受動部品２１もまた実装する場合、半導体素子７に接続された金属ワイヤー１３は極細のため非常に弱く、ワイヤリング後に触れると変形や断線、短絡を発生させてしまうので、リードフレーム６のインナーリード部８への受動部品２１の実装は、半導体素子７の実装前にすることとなる。
【０００８】
しかしながら、リードフレーム６への受動部品２１接続において、例えば接続材２２としてはんだを用いる場合、はんだに含有されているフラックス成分がリード上を濡れ広がり、これがワイヤーボンドエリアにまで及び、良好なワイヤーボンド接続が得られない。
【０００９】
また、リードフレーム６への受動部品２１接続において、例えば接続材２２として導電ペーストを用いると、導電ペースト自体が濡れ広がり、これがワイヤーボンドエリアにまで及び、良好なワイヤーボンド接続が得られない。
【００１０】
また、はんだ又は導電ペーストの濡れ広がりにより、リード間を短絡させてしまう。
【００１１】
さらに、受動部品２１実装後に半導体素子７を実装するが、この半導体素子７実装時のワイヤーボンドの加熱によってはんだが再溶融し、受動部品２１が位置ずれを起こす。
【００１２】
また、受動部品２１及び半導体素子７実装後に、半導体素子７及び金属ワイヤー１３を保護する目的で樹脂封止するため、組み立て後に受動部品２１の調節、交換ができない。
【００１３】
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム上にＩＣ等の半導体素子と、この半導体素子の周辺回路部品とを搭載することができ、電気回路モジュールとして良好な電気的接続が実現可能な半導体装置及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
即ち、本発明は、リードフレーム上に半導体素子が実装され、これらを覆うように絶縁物質によって封止されてパッケージ化されると共に、前記絶縁物質に部品実装部が設けられ、この部品実装部にリード部の一部分が露出し、この露出部において前記部品実装部に部品が実装されている、半導体装置に係るものである。
【００１５】
また、リードフレーム本体を製造する工程と、前記リードフレーム本体上に半導体素子を実装する工程と、これらを覆うように絶縁物質によって封止してパッケージ化する工程と、リード部の一部分を露出させる部品実装部を前記絶縁物質に形成する工程と、前記部品実装部に部品を実装する工程とを有する、半導体装置の製造方法に係るものである。
【００１６】
ここで、前記部品とは、主として、前記半導体素子の周辺回路部品、即ち、抵抗、コンデンサ、インダクタ等の受動素子を意味するものである。
【００１７】
本発明によれば、前記絶縁物質によって封止されると共に、前記絶縁物質に前記部品実装部が設けられ、この部品実装部に前記リード部の一部分が露出し、この露出部において前記部品実装部に前記部品が実装されるので、例えば前記部品の接続にはんだを用いても、従来のように、はんだに含有されているフラックス成分がリード上を濡れ広がることなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００１８】
また、例えば前記部品の接続に導電ペーストを用いた場合も、上記と同様の理由で、従来のように導電ペースト自体が濡れ広がることがなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００１９】
また、はんだ又は導電ペーストの濡れ広がりがないので、リード間の短絡を防止することができる。
【００２０】
さらに、上記したように、従来はワイヤーボンドの加熱によってはんだが再溶融し、実装部品が位置ずれを起こす問題があったが、これに対し本発明は、例えば前記半導体素子実装後、前記絶縁物質によって前記パッケージ化を行うと共に、前記絶縁物質に前記リード部の一部分が露出した前記部品実装部を設け、前記部品が前記リード部の前記露出部において前記部品実装部に実装されるので、前記部品が位置ずれを起こすことはない。
【００２１】
また、前記半導体素子実装後に、前記半導体素子等を保護する目的で前記絶縁物質によって封止して前記パッケージ化を行うが、前記絶縁物質に前記部品実装部が設けられ、この部品実装部に前記リード部の一部分が露出し、この露出部において前記部品実装部に前記部品が実装されているので、例えば前記部品が露出した状態に本発明の半導体装置を製造することができ、前記部品の後付け又は交換が可能となる。さらに、前記部品として例えば抵抗チップ等を用いた場合、定数調整のためのトリミングも可能である。
【００２２】
従って、本発明は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム上にＩＣ等の前記半導体素子と、この半導体素子の周辺回路部品としての前記部品とを搭載することができ、電気回路モジュールとして良好な電気的接続が実現可能である。
【００２３】
【発明の実施の形態】
本発明において、前記絶縁物質に前記部品実装部が設けられ、この部品実装部に前記リード部の一部分が露出し、この露出部において前記部品実装部に前記部品が実装されていることが特徴的であるが、特に、図１に本発明に基づく半導体装置１の概略図を示すように、絶縁物質２からなるパッケージ３の周辺部４に凹状の部品実装部５が形成されており、凹状部品実装部５の底面に前記リード部の一部分が露出していることが望ましい。
【００２４】
具体的には、図１（ｂ）に同図（ａ）のＡ−Ａ’線断面図を示すように、本発明に基づく半導体装置１は、リードフレーム６上に半導体素子７が実装され、これらを覆うように絶縁物質２によって封止されてパッケージ化されると共に、絶縁物質２からなるパッケージ３の周辺部４に凹状の部品実装部５が形成されており、凹状部品実装部５の底面に前記リード部としてインナーリード部８の一部分が露出し、この露出部において部品実装部５に、前記部品としての受動素子９が実装されている。凹状部品実装部５は、インナーリード部８の一部分が露出した部分５ａと、受動素子９の電極に挟持されている面が接する浅い部分５ｂとからなる。
【００２５】
なお、凹状部品実装部５の前記リード部としてのインナーリード部８の露出域５ａにおいて、受動素子９の電極と、インナーリード部８とが導電性材料１０によって接合されている。
【００２６】
ここで、図１（ｂ）及び同図（ｃ）に示すように、周辺部４での絶縁物質２の厚さがその内側領域１１の厚さよりも小さいことが望ましく、これにより、半導体装置１の製造後における受動素子９の後付け、交換等を、より一層容易に行うことができる。
【００２７】
さらに、凹状部品実装部５としては、前記部品としての受動素子９の最大外形寸法より大きい寸法と、前記部品としての受動素子９の厚み以下の深さに形成することが好ましい。これにより、前記部品としての受動素子９を実装する際の位置決め精度がより向上し、従来のようなはんだ等の接続材１０の流れ出しをより一層防ぐことができる。
【００２８】
次に、図２〜図６を参照しながら、本発明に基づく半導体装置の製造方法の一例を工程順に説明する。
【００２９】
まず、図２に示すようなリードフレーム６本体を作製する。リードフレーム６本体の作製方法としては、従来公知の方法がいずれも適用可能であり、アウターリード部１４のピッチは例えば０．５ｍｍである。
【００３０】
そして、図３に示すように、リードフレーム６のダイパッド１２上に半導体素子７を圧着して貼り付け（マウント）、金属ワイヤー１３を用いてインナーリード部８と半導体素子７の電極１５をそれぞれ接続（ボンディング）する。ここで、半導体素子７のマウントの方法としては、ダイパッド１２上に半球状の銀ペーストをポッティングする樹脂マウント法等の従来公知の方法がいずれも適用可能である。また、インナーリード部８と、半導体素子７の電極１５との金属ワイヤー１３による接続（ボンディング）方法についても、従来公知の方法がいずれも適用可能である。
【００３１】
半導体素子７実装後、図示省略したが、半導体素子７が実装されたリードフレーム６を覆うよう、上記の凹状部品実装部５を形成するための凸部が予め形成された上型及び下型を配し、成形空間を形成する。そして、この成形空間に絶縁物質（モールド樹脂）２を注入し、これを硬化して上型及び下型を外すことによって、図４に示すように、前記パッケージ化を行うことができる。
【００３２】
ここで、上記したように、凹状部品実装部５を形成するための凸部が予め形成された上型を用いるので、図４（ｂ）に同図（ａ）のＢ−Ｂ’線断面図を示すように、成形によって絶縁物質２からなるパッケージ３の周辺部４に凹状部品実装部５が形成されており、凹状部品実装部５の底面に前記リード部としてのインナーリード部８の一部分が露出している。即ち、凹状部品実装部５は、インナーリード部８の一部分が露出した部分５ａと、受動素子の電極に挟持されている面が接する浅い部分５ｂとからなる。
【００３３】
また、周辺部４での絶縁物質２の厚さがその内側領域１１の厚さよりも小さいことが望ましく、これにより、本発明に基づく半導体装置の製造後における受動素子９の後付け、交換等を、より一層容易に行うことができる。
【００３４】
さらに、凹状部品実装部５としては、前記部品としての受動素子９の最大外形寸法より大きい寸法と、前記部品としての受動素子９の厚み以下の深さに形成することが好ましい。これにより、前記部品としての受動素子９を実装する際の位置決め精度がより向上し、従来のようなはんだ等の接合材の流れ出しをより一層防ぐことができる。
【００３５】
なお、絶縁物質２としては、例えばエポキシ樹脂等を用いることができる。
【００３６】
次に、図５に示すように、凹状部品実装部５に接合材１０を付着させる。接合材１０としては、後の工程において、前記部品としての受動素子９をインナーリード部８に接続固定する時に流動性のある、例えばはんだ等のペースト状の導電性材料を用いることが好ましい。
【００３７】
次に、図６に示すように、導電性接合材１０を介して、凹状部品実装部５の底面のインナーリード部８露出域において、前記部品としての受動素子９をインナーリード部８に接続固定する。
【００３８】
そして、例えばタイバー１６をそれぞれカットし、各アウターリード部１４を分離することにより、図１（ａ）に示すような本発明に基づく半導体装置１を製造することができる。
【００３９】
本発明に基づく半導体装置１は、上記のようにして、絶縁物質２からなるパッケージ３の周辺部４に、成形によって凹状部品実装部５が形成され、この凹状部品実装部５の底面にインナーリード部８の一部分が露出し、この露出部において凹状部品実装部５に前記部品としての受動素子９が接続固定されるので、受動素子９を接続固定する際の位置決め精度がより一層向上する。
【００４０】
また、例えば受動素子９の接合材１０としてはんだを用いても、従来のように、はんだに含有されているフラックス成分がリード上を濡れ広がることなく、より良好なワイヤーボンド等の半導体素子７の接続を得ることができる。
【００４１】
また、例えば受動素子９の接合材１０として導電ペーストを用いた場合も、上記と同様の理由で、従来のように導電ペースト自体が濡れ広がることがなく、より良好なワイヤーボンド等の半導体素子７の接続を得ることができる。
【００４２】
また、接合材１０としてのはんだ又は導電ペースト等の導電性材料の濡れ広がりがないので、リード間の短絡を防止することができる。
【００４３】
さらに、半導体素子７実装後、絶縁物質２によって前記パッケージ化を行うと共に、絶縁物質２にインナーリード部８の一部分が露出した凹状部品実装部５を設け、受動素子９がインナーリード部８の露出部において凹状部品実装部５に実装されるので、受動素子９が位置ずれを起こすことはない。
【００４４】
また、半導体素子７実装後に、半導体素子７及び金属ワイヤー１３を保護する目的で絶縁物質２によって封止して前記パッケージ化を行うが、絶縁物質２に凹状部品実装部５が設けられ、この凹状部品実装部５にインナーリード部８の一部分が露出し、この露出部において凹状部品実装部５に受動素子９が実装されているので、例えば受動素子９がパッケージ３の表面に露出した状態に本発明の半導体装置１を製造することができ、受動素子９の後付け又は交換が可能である。さらに、前記部品として例えば抵抗チップ等を用いた場合、定数調整のためのトリミングも可能である。
【００４５】
従って、本発明に基づく半導体装置１は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム６上にＩＣ等の半導体素子７と、この半導体素子７の周辺回路部品としての受動素子９とを搭載することができ、電気回路モジュールとしてより一層良好な電気的接続が実現可能である。
【００４６】
本発明に基づく半導体装置は、前記部品が前記絶縁物質の一方の面上と他方の面上との少なくとも一方に実装されていることが望ましく、上記に説明した、前記絶縁物質からなる前記パッケージの一方の面上のみに前記部品が実装されているのに代えて、前記パッケージの両面上にそれぞれ前記部品が実装されていてもよい。
【００４７】
例えば、図７に示すように、絶縁物質２からなるパッケージ３の両面上にそれぞれ、底面に前記リード部としてのインナーリード部８の一部分が露出した凹状部品実装部５が形成されており、この凹状部品実装部５に前記部品としての受動素子９が実装され、導電性接合材１０によって受動素子９の電極と、インナーリード部８とが接合されていてもよい。
【００４８】
上記のように、絶縁物質２からなるパッケージ３の両面上に凹状部品実装部５を形成し、この凹状部品実装部５に前記部品としての受動素子９を実装すれば、絶縁物質２からなるパッケージ３のサイズを大きくすることなく、一つのリードから複数のリードへ受動素子９を実装することができる。
【００４９】
また、本発明に基づく半導体装置は、前記リード部の一部分が、前記凹状部品実装部の前記底面及びこれとは反対側の面にそれぞれ露出しており、この反対側の面が外部接続端子となっていてもよい。
【００５０】
具体的には、図１に示すような本発明に基づく半導体装置１は、アウターリード部１４を介して実装基板（マザーボード）などに電気的に接続することができるが、これに代わり図８に示すように、前記アウターリード部は設けなくてもよい。この場合、絶縁物質２からなるパッケージ３の上面１７に凹状部品実装部５を形成して、この凹状部品実装部５の底面にリード部８の一部分１９を露出させ、上面１７の凹状部品実装部５では導電性接合材１０を介して受動素子９を接続固定すると共に、パッケージ３の下面１８の所定の箇所に、リード部８の一部分１９を露出させ、この露出域を外部接続端子として、図示省略したはんだ等を用いてリードレスで実装基板上に、本発明に基づく半導体装置１を実装することも可能である。なお、絶縁物質２からなるパッケージ３の下面１８において、ダイパッド１２が露出していてもよい。
【００５１】
この場合、本発明に基づく半導体装置のより一層の薄型化、サイズの縮小化を図ることができる。特にＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）、即ち絶縁物質２からなるパッケージ３の下面１８に形成されたリード部露出域１９にはんだボール等を付着して、このはんだボールを介してマザーボードと接続する方法によれば、より一層はんだ付けし易く、また、はんだボールの厚みでマザーボードと半導体装置との距離をより大きくすることができ、熱などによるストレスをより一層低減することができる。
【００５２】
ここで、上記に金属ワイヤー１３を用いて半導体素子７の電極１５と、インナーリード部８とをそれぞれ接続する例を示したが、本発明に基づく半導体装置１の製造方法によれば、上述した以外にも、フェイスダウン方式によるビームリード接続も可能である。
【００５３】
また、上記に上型及び下型を配して凹状部品実装部５と共に絶縁物質２からなるパッケージ３を成形したが、前記成形空間に絶縁物質２を注入して成形した後、凹状部品実装部５を後加工で形成してもよい。さらに、前記凹状部品実装部を形成するよう凸部が予め形成された金型を用いるのに代えて、金型に所定の形状を有する入れ子を設置することにより、共通の金型を使用することも可能である。
【００５４】
【発明の作用効果】
本発明によれば、前記絶縁物質によって封止されると共に、前記絶縁物質に前記部品実装部が設けられ、この部品実装部に前記リード部の一部分が露出し、この露出部において前記部品実装部に前記部品が実装されるので、例えば前記部品の接続にはんだを用いても、従来のように、はんだに含有されているフラックス成分がリード上を濡れ広がることなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００５５】
また、例えば前記部品の接続に導電ペーストを用いた場合も、上記と同様の理由で、従来のように導電ペースト自体が濡れ広がることがなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００５６】
また、はんだ又は導電ペーストの濡れ広がりがないので、リード間の短絡を防止することができる。
【００５７】
さらに、上記したように、従来はワイヤーボンドの加熱によってはんだが再溶融し、実装部品が位置ずれを起こす問題があったが、これに対し本発明は、例えば前記半導体素子実装後、前記絶縁物質によって前記パッケージ化を行うと共に、前記絶縁物質に前記リード部の一部分が露出した前記部品実装部を設け、前記部品が前記リード部の前記露出部において前記部品実装部に実装されるので、前記部品が位置ずれを起こすことはない。
【００５８】
また、前記半導体素子実装後に、前記半導体素子等を保護する目的で前記絶縁物質によって封止して前記パッケージ化を行うが、前記絶縁物質に前記部品実装部が設けられ、この部品実装部に前記リード部の一部分が露出し、この露出部において前記部品実装部に前記部品が実装されているので、例えば前記部品が露出した状態に本発明の半導体装置を製造することができ、前記部品の後付け又は交換が可能となる。さらに、前記部品として例えば抵抗チップ等を用いた場合、定数調整のためのトリミングも可能である。
【００５９】
従って、本発明は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム上にＩＣ等の前記半導体素子と、この半導体素子の周辺回路部品としての前記部品とを搭載することができ、電気回路モジュールとして良好な電気的接続が実現可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の概略図である。
【図２】同、リードフレーム本体の概略平面図である。
【図３】同、リードフレームに半導体素子を実装したときの概略平面図である。
【図４】同、半導体素子実装後のリードフレームを絶縁物質で覆い、パッケージ化したときの概略図である。
【図５】同、絶縁物質の凹状部品実装部に導電性接合材を付着したときの概略図である。
【図６】同、凹状部品実装部に部品を接続固定したときの概略平面図である。
【図７】本発明の他の実施の形態による半導体装置の概略断面図である。
【図８】本発明の更に他の実施の形態による半導体装置の概略断面図である。
【図９】従来例による、リードフレーム材の概略平面図である。
【図１０】同、リードフレームの一部分拡大概略平面図である。
【図１１】同、半導体装置の概略平面図である。
【符号の説明】
１…半導体装置、２…絶縁物質、３…パッケージ、４…周辺部、
５…凹状部品実装部、６…リードフレーム、７…半導体素子、
８…インナーリード部、９…受動素子、１０…導電性接合材、１１…内側領域、１２…ダイパッド、１３…金属ワイヤー、１４…アウターリード部、
１５…電極、１６…タイバー、１７…上面、１８…下面、１９…外部接続端子
【図１】
2004165525.tif 000003
【図２】
2004165525.tif 000004
【図３】
2004165525.tif 000005
【図４】
2004165525.tif 000006
【図５】
2004165525.tif 000007
【図６】
2004165525.tif 000008
【図７】
2004165525.tif 000009
【図８】
2004165525.tif 000010
【図９】
2004165525.tif 000011
【図１０】
2004165525.tif 000012
【図１１】
2004165525.tif 000013