(57)【要約】【課題】ヘテロ界面成長中断過程におけるベース層表面の劣化を低減させ、バイポーラトランジスタ素子の特性の改善を図ること。【解決手段】ＧａＡｓ基板２上に、コレクタ層４１、ベース層４３、エミッタ層４４、４５及びコンタクト層４６がこの順序で形成されたヘテロ接合を有する化合物半導体バイポーラトランジスタにおいて、ベース層４３が、一般式Ｉｎｘ　Ｇａｙ　Ａｌｚ　Ａｓ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される３−５族化合物半導体層であって、Ｉｎ組成が組成傾斜を有している第１ベース層４３Ａと、Ｉｎ組成が零である第２ベース層４３Ｂとから構成した。ベース層４３に代えて、Ｉｎ組成が層厚方向にコレクタ層側とエミッタ層側とで異なる組成傾斜を有しているベース層４３０としてもよい。【選択図】　　　　図１
2004079679.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板上に、コレクタ層、ベース層、エミッタ層及びコンタクト層がこの順序で形成されたヘテロ接合を有する化合物半導体において、
前記ベース層が、一般式Ｉｎｘ　Ｇａｙ　Ａｌｚ　Ａｓ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される３−５族化合物半導体層であって、Ｉｎ組成が組成傾斜を有しており、且つエミッタ層側にｘ＝０の層部分を有していることを特徴とする化合物半導体。
【請求項２】
前記組成傾斜が、コレクタ層側からエミッタ層側に向けてＩｎ組成値が減少するようになっている請求項１記載の化合物半導体。
【請求項３】
ＧａＡｓ基板上に、コレクタ層、ベース層、エミッタ層及びコンタクト層がこの順序で形成されたヘテロ接合を有する化合物半導体において、
前記ベース層が、一般式Ｉｎｘ　Ｇａｙ　Ａｌｚ　Ａｓ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される３−５族化合物半導体層であって、Ｉｎ組成が層厚方向にコレクタ層側とエミッタ層側とで異なる組成傾斜層を有していることを特徴とする化合物半導体。
【請求項４】
前記組成傾斜層は、いずれも、コレクタ層側からエミッタ層側に向けてＩｎ組成値が減少するようになっている請求項３記載の化合物半導体。
【請求項５】
エミッタ層側の組成傾斜がコレクタ層側の組成傾斜よりも大きい請求項４記載の化合物半導体。
【請求項６】
請求項１〜５いずれかに記載の化合物半導体を用いてなることを特徴とするバイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体及びそれを用いたバイポーラトランジスタに関するものである。
【０００２】
【従来の技術】
化合物半導体を用いたバイポーラトランジスタとして、ヘテロｐｎ接合を利用したヘテロバイポーラトランジスタ（ＨＢＴ）等が広く実用化されている。例えばＧａＡｓ系ＨＢＴの場合、一般的には半絶縁性ＧａＡｓ基板上に有機金属熱分解法（ＭＯＣＶＤ法）を用いて、ｎ＋　−ＧａＡｓ層（サブコレクタ層）、ｎ−ＧａＡｓ層（コレクタ層）、ｐ−ＧａＡｓ層（ベース層）、ｎ−ＩｎＧａＰ層またはｎ−ＡｌＧａＡｓ層（エミッタ層）、ｎ＋　−ＧａＡｓ層（サブエミッタ層）を次々に結晶成長させることにより、エミッタ−ベース接合であるｐｎ接合がヘテロ接合の構造となっている化合物半導体の薄膜結晶ウェーハを製作し、このウェーハを用いてＨＢＴを製造している。
【０００３】
この種のバイポーラトランジスタにおいてより高速の動作を可能にするため、従来において、ベース層をｐ−ＩｎＧａＡｓ層としＩｎ組成をその層厚方向に沿って直線的な傾斜を付けこれによりベース層中に加速電界が生じるようにした構成が知られている。トランジスタの動作の高速化のためには、さらに、ベース層の結晶構造品質を高くしなければならないのは勿論のこと、ベース層の厚さをより薄くし、キャリア濃度を高くする等によりベース抵抗を小さくすることも必要である。
【０００４】
このため、従来にあっては、ベース層にｐ型ドーパントとしてカーボン（Ｃ）をドープしてベース抵抗を小さくすることが広く行われている。しかし、キャリア濃度を高くするにはベース層の成長温度を低温化する必要があるので、ベース層のすぐ上に成長させるＩｎＧａＰなどを用いたエミッタ層の成長温度よりも低い温度でベース層を成長させることとなる。したがって、低温でベース層を成長させた後この上にエミッタ層を形成する際の昇温工程において成長が中断される。その結果、ベース層のエミッタ側表面近くにおいてベース層中のＩｎの偏析等が生じて、ベース層の表面状態が劣化し易く、得られたトランジスタ素子の特性に悪影響を及ぼすという問題が生じる。
【０００５】
この問題を回避するため、ベース層の成長温度とエミッタ層の成長温度とを同一にしてＩｎの偏析等を生じさせないようにするか、又は、ベース層の上にスペーサとしてノンドープの薄いＧａＡｓ層を形成しこのＧａＡｓ層の上にエミッタ層を高温で成長させることによりベース層のエミッタ層側部分においてＩｎの偏析等が生じるのを防ぐようにするなどして、エミッタ層を成長させる前のベース層の上面の表面状態の劣化を防止するようにする方法が公知である。
【０００６】
【発明が解決しようとする課題】
しかし、ベース層とエミッタ層との成長温度を同一にする技術によると、ベース層の成長条件に制約が加えられる結果、ベース層の設計自由化度が低下してしまい、トランジスタ素子に対する各種の特性化の要求に応えるのが難しくなるという問題点を有している。一方、ベース層の上にスペーサを設ける技術によると、ベース層の上に薄い高抵抗層が形成されることになるので、ベース層の層厚が薄くなるにつれてスペーサ層の高抵抗の影響が無視できなくなり、スペーサを設けることの効果が相殺されてしまうか、むしろ悪影響の方が大きくなる等の問題点を有している。
【０００７】
本発明の目的は、従来技術における上述の問題点を解決することができるようにした、改善された構造を有する化合物半導体及びそれを用いたバイポーラトランジスタを提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、請求項１の発明によれば、ＧａＡｓ基板上に、コレクタ層、ベース層、エミッタ層及びコンタクト層がこの順序で形成されたヘテロ接合を有する化合物半導体において、前記ベース層が、一般式Ｉｎｘ　Ｇａｙ　Ａｌｚ　Ａｓ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される３−５族化合物半導体層であって、Ｉｎ組成が組成傾斜を有しており、且つエミッタ層側にｘ＝０の層部分を有していることを特徴とする化合物半導体が提案される。
【０００９】
この構成によれば、Ｉｎ組成が零（ｘ＝０）である層部分がベース層のエミッタ層側に形成される構成であるから、ベース層の成長後であってエミッタ層を成長させる前のヘテロ界面成長中断過程において、昇温等によってベース層の上面においてＩｎの偏析が生じてその上面の劣化が生じるのを有効に防止できる。
【００１０】
請求項２の発明によれば、請求項１の発明において、前記組成傾斜が、コレクタ層側からエミッタ層側に向けてＩｎ組成値が減少するようになっている化合物半導体が提案される。
【００１１】
請求項３の発明によれば、ＧａＡｓ基板上に、コレクタ層、ベース層、エミッタ層及びコンタクト層がこの順序で形成されたヘテロ接合を有する化合物半導体において、前記ベース層が、一般式Ｉｎｘ　Ｇａｙ　Ａｌｚ　Ａｓ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される３−５族化合物半導体層であって、Ｉｎ組成が層厚方向にコレクタ層側とエミッタ層側とで異なる組成傾斜層を有していることを特徴とする化合物半導体が提案される。
【００１２】
請求項４の発明によれば、請求項３の発明において、前記組成傾斜層は、いずれも、コレクタ層側からエミッタ層側に向けてＩｎ組成値が減少するようになっている化合物半導体が提案される。
【００１３】
請求項５の発明によれば、請求項４の発明において、エミッタ層側の組成傾斜がコレクタ層側の組成傾斜よりも大きい化合物半導体が提案される。
【００１４】
請求項６の発明によれば、請求項１〜５いずれかに記載の化合物半導体を用いてなることを特徴とするバイポーラトランジスタが提案される。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【００１６】
図１は本発明によるＨＢＴを製造するのに用いられるＨＢＴ用薄膜結晶ウエハの一例を模式的に示す層構造図であり、図１を参照して本発明の一実施形態について説明する。この薄膜結晶ウエハはＩｎＧａＡｓ系ＨＢＴの製造に用いる化合物半導体ウエハであるが、本発明をこの化合物半導体ウエハを用いた実施の形態に限定する趣旨ではない。
【００１７】
図１に示した半導体ウェーハ１の構造は次の通りである。半導体ウェーハ１は、半絶縁性のＧａＡｓ化合物半導体結晶であるＧａＡｓ基板２上にＭＯＣＶＤ法を用いて複数の化合物半導体薄膜結晶成長層を次々と積層させて構成されたものである。図１を参照して半導体ウェーハ１について説明すると、ＧａＡｓ基板２は半絶縁性ＧａＡｓ（００１）層から成り、ＧａＡｓ基板２上にｎ＋　−ＧａＡｓ層から成るサブコレクタ層３が形成されている。
【００１８】
次に、サブコレクタ層３の上に形成されているＨＢＴ機能層４の構成について説明する。ＨＢＴ機能層４においては、サブコレクタ層３の上に、コレクタ層（ｎ−ＧａＡｓ層）４１、及びＩｎ組成値が層厚方向に変化してＩｎ組成傾斜層となっている傾斜コレクタ層（ｉ−ＩｎＧａＡｓ層）４２がこの順序で形成されている。ここでは、傾斜コレクタ層４２のＩｎ組成傾斜は、コレクタ層４１の境界においてＩｎ組成ｘが零であり、後述するベース層との境界においてｘ＝０．１である直線的な傾斜となっている。
【００１９】
傾斜コレクタ層４２の上には、ベース層４３が形成されている。ベース層４３は、第１ベース層４３Ａと第２ベース層４３Ｂとから成り、それぞれが一般式Ｉｎｘ　Ｇａｙ　Ａｌｚ　Ａｓ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される３−５族化合物半導体層となっている。第１ベース層４３Ａはｐ＋　−ＩｎＧａＡｓ層であり、ここではＩｎ組成の値ｘがその層厚方向に沿って変化するＩｎ組成傾斜層となっている。ここでのＩｎ組成傾斜は、傾斜コレクタ層４２との境界においてｘ＝０．１で第２ベース層４３Ｂとの境界においてｘ＝０である直線的傾斜となっている。そして、第２ベース層４３Ｂは、Ｉｎ組成ｘが零であるｐ＋　−ＧａＡｓ層として第１ベース層４３Ａのすぐ上に直接形成されている比較的薄い（１０Å程度の）層である。
【００２０】
ベース層４３は、上述したように、Ｉｎ組成傾斜層である第１ベース層４３Ａの上にＩｎを含まないｐ＋　−ＧａＡｓ層を第２ベース層４３Ｂとして形成して成るものである。このような構成のベース層４３の形成方法の一例については後で詳しく説明する。
【００２１】
ベース層４３の上には、エミッタ層（ｎ−ＩｎＧａＰ層）４４、及び別のエミッタ層（ｎ＋　−ＧａＡｓ層）４５、及びコンタクト層４６がこの順序で形成されている。
【００２２】
上述した各層をＭＯＣＶＤ法によるエピタキシャル成長半導体薄膜結晶層として形成するための方法について詳しく説明する。
【００２３】
図２には、図１に示した半導体ウェーハ１をＭＯＣＶＤ法により製造するのに使用される気相成長半導体製造装置１０の要部が概略的に示されている。気相成長半導体製造装置１０は、図示しない原料供給系統からの原料ガスが原料供給ライン１１を介して供給される反応器１２を備え、反応器１２内にはＧａＡｓ基板２を載せて加熱するためのサセプタ１３が設けられている。本実施の形態では、サセプタ１３は多角柱体でその表面にはＧａＡｓ基板２が複数枚取り付けられており、サセプタ１３は回転装置１４によって回転できる公知の構成となっている。符号１５で示されるのはサセプタ１３を高周波誘導加熱するためのコイルである。コイル１５に加熱用電源１６から加熱用の電流を流すことによりＧａＡｓ基板２を所要の成長温度に加熱することができる。この加熱により、原料供給ライン１１を介して反応器１２内に供給される原料ガスがＧａＡｓ基板２上で熱分解し、ＧａＡｓ基板２上に所望の半導体薄膜結晶を気相成長させることができるようになっている。使用済みのガスは排気ポート１２Ａより外部に排出され、排ガス処理装置へ送られる。
【００２４】
反応器１２内のサセプタ１３上にＧａＡｓ基板２を載せた後、キャリアガスとして水素を用い、原料としてアルシン、トリメチルガリウム（ＴＭＧ）を用い、サブコレクタ層３、コレクタ層４１、傾斜コレクタ層４２を順次形成する。
【００２５】
次に傾斜コレクタ層４２の上に先ず第１ベース層４３Ａを成長させる。原料ガスとしてトリメチルインジウム（ＴＭＩｎ）をアルシン、ＴＭＧに加えて反応器１２内に供給すると共に、ドーパントとしてカーボン（Ｃ）を供給し、ｐ＋　−ＩｎＧａＡｓの単結晶層を気相成長させる。ここでの気相成長は、初期の段階ではｘ＝０．１となるようにＴＭＩｎの供給量を調節するが、ＴＭＩｎの供給量を徐々に減少させ、第１ベース層の成長終了時におけるｘの値が零となるようにし、これにより所要のＩｎ組成傾斜とすることができる。そして、ＴＭＩｎの供給量が零の状態でさらに気相成長を続けることによりｐ＋　−ＧａＡｓの単結晶層を気相成長させ、これにより第１ベース層４３Ａの形成に連続させて第２ベース層４３Ｂを所要の層厚に形成することができる。
【００２６】
しかる後、原料ガスを変更して、第２ベース層４３Ｂの上にエミッタ層４４、エミッタ層４５、及びコンタクト層４６を順次形成し、図１に示す層構造のＨＢＴ用半導体ウエハ１を得ることができる。
【００２７】
図３は、図１に示したＨＢＴ用の半導体ウエハ１を用いて作製された本発明によるＨＢＴ素子の実施の形態の一例である。ＨＢＴ素子１００は、半導体ウエハ１をリソグラフによってエッチングし、コレクタ電極１０１、ベース電極１０２及びエミッタ電極１０３を形成したものである。
【００２８】
ＨＢＴ素子１００は、上述したように、そのベース層４３が第１ベース層４３Ａと第２ベース層４３Ｂとから成り、第１ベース層４３ＡをＩｎ組成傾斜としてベース層内に加速電界を形成して電子の移動速度を大きくすることができるようになっている。そして、第１ベース層４３Ａのエミッタ側に形成される第２ベース層４３ＢにおけるＩｎ組成の値を零としたので、ベース層４３にドーパントとしてカーボン（Ｃ）をドーピングするためにベース層４３の成長温度を低い温度とした場合において、ベース層４３の上に、すなわち第２ベース層４３Ｂの上にエミッタ層４４を成長させる場合にその成長温度をベース層４３の成長温度より高くしても、Ｉｎを含まない第２ベース層４３Ｂの存在によりベース層４３のエミッタ層側の表面においてＩｎの偏析が生じるのを有効に防止することができる。この結果、ベース層４３の成長後であってエミッタ層の成長前の昇温があっても、そこでのヘテロ界面成長中断過程におけるベース層表面（エミッタ側表面）の劣化を低減させることができる。このように、第２ベース層４３Ｂを設けたことにより、成長中断によるベース・エミッタ界面の劣化が生じないので、得られたＨＢＴの素子特性を良好なものとすることができる。
【００２９】
また、上述の如く、エミッタ層の成長温度をベース層の成長温度と同一の低い温度にする必要がなくなるので、デバイスの設計の自由度が大きくなり、各種の要求に応える設計が可能となる。さらに、第２ベース層４３Ｂは、カーボン（Ｃ）ドープによりベース層の一部として気相成長させて形成するので、従来のスペーサ層とは異なり、低抵抗で厚みを充分に薄くすることが可能であり、ＨＢＴの高速化を目的としたベース層の薄型化にも対応可能である。
【００３０】
上記実施の形態では、ベース層のエミッタ層側にＩｎ組成が零のｐ＋　−ＧａＡｓ層を設けた構成について説明したが、他の形態とすることができる。
【００３１】
図４には、本発明の他の実施の形態を説明するための他の半導体ウエハの一例を模式的に示す層構造図が示されている。図４を参照して、本発明の他の実施形態について説明する。図４に示した半導体ウエハ１Ａは、ＨＢＴ機能層４Ａのベース層４３０の構造を除いた他の層構造は図１のそれと同様であるから、図４の各部のうち、図１の各部に対応する部分には同一の符号を付してそれらの説明を省略する。
【００３２】
ベース層４３０は、一般式Ｉｎｘ　Ｇａｙ　Ａｌｚ　Ａｓ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される３−５族化合物半導体の薄膜結晶層であり、ドーパントとしてカーボン（Ｃ）がドープされたｐ型の高キャリア濃度の低抵抗層として形成されている。このベース層４３０においては、そのＩｎ組成が層厚方向に組成傾斜を有している。そしてこのＩｎ組成傾斜が、ベース層４３０内のコレクタ層側とエミッタ層側とで異なっている点に特徴を有している。
【００３３】
本実施の形態でのベース層４３０内でのＩｎ組成傾斜は、図５に示されている通りである。図５において縦軸はベース層４３０内での層厚方向の距離Ｄを示しており、ベース層４３０と傾斜コレクタ層との層境界がＤ＝０となっており、ベース層４３０とエミッタ層４４との層境界がＤ＝ｂとなっている。図５の横軸はＩｎ組成ｘの値を示しており、Ｄ＝０ではｘ＝０．１であり、Ｄ＝ｂではｘ＝０であり、ベース層４３０内では、エミッタ層４４に近いほどＩｎ組成値ｘの値が小さいものとなっている。
【００３４】
しかし、Ｉｎ組成の傾斜は、２段階になっており、コレクタ層側では組成傾斜の勾配の小さな直線的変化を呈し、エミッタ側では組成傾斜の勾配の大きな直線的変化を呈する構成となっている。
【００３５】
図４に示したベース層４３０の構成は、Ｉｎ組成傾斜の勾配が図５に示されるように、ベース層内でコレクタ層側とエミッタ層側とで異なり、エミッタ層側では、勾配が大きく、ベース層４３０のエミッタ層側の表面でのＩｎの分布が極めて小さい状態となっている。したがって、図４に示す実施の形態の場合においても、図１に示した半導体ウェーハ１の場合と同様の効果を得ることができる。
【００３６】
【実施例】
図１に示す構成において、各層を次のように形成して図３に示すＨＢＴを製作した場合のデバイスシミュレーションを行った。
【００３７】
サブコレクタ層３のキャリア濃度を約３×１０１８ｃｍ−３とし、層厚を約１０００Åとした。コレクタ層４１の層厚を約３０００Åとした。傾斜コレクタ層４２の層厚を約５００Åとした。第１ベース層４３Ａのキャリア濃度を約６×１０１９ｃｍ−３、層厚を約３４０Åとし、第２ベース層４３Ｂのキャリア濃度を約６×１０１９ｃｍ−３、層厚を約１０Åとした。エミッタ層４４のキャリア濃度を約３×１０１７ｃｍ−３、層厚を約５０Åとし、エミッタ層４５のキャリア濃度を約３×１０１８ｃｍ−３とし、層厚を約１０００Åとした。
【００３８】
薄膜の作製はＭＯＣＶＤ装置で行ったが、ＭＢＥ等他の手法で作成しても構わない。本実施例では第２ベース層４３Ｂの厚さを１０Åとしたが、昇温過程等、ベース−エミッタ間の中断状態の違いによって適切な膜厚がある為、膜厚は１０Åである必要はない。また、本実施例では第２ベース層４３ＢをＩｎ組成が零のｐ＋　−ＧａＡｓ層としたが、Ｉｎの偏析が生じない程度の平均Ｉｎ組成のＩｎ傾斜層にしても構わない。この場合も膜厚は中断状態により異なる膜厚を取りうる。
【００３９】
上述の如く構成されたベース層４３を用いることで、従来のｉ−ＧａＡｓを用いる場合よりも薄いベース層厚においてデバイス特性の劣化を生じさせることがない。ベース層厚が３５０Åである上記実施例のＨＢＴデバイスシミュレーションの結果を図６に示す。図６ではコレクタ電流の差は殆ど見られないが、ベース電流値が、従来のｉ−ＧａＡｓを用いる場合と比べ本実施例の場合の方が、スペーサ無しの結果に近く、デバイス特性が改善されたことが判る。
【００４０】
【発明の効果】
本発明によれば、上述の如く、ベース層のエミッタ側におけるＩｎ組成の値を零またはそれに準ずる値としたので、ベース層にドーパントとしてカーボン（Ｃ）をドーピングするためにベース層の成長温度を低い温度とした場合において、エミッタ層の成長温度をベース層の成長温度より高くしても、ベース層のエミッタ層側の表面においてＩｎの偏析が生じるのを有効に防止することができる。この結果、ベース層の成長後であってエミッタ層の成長前の昇温があっても、そこでのヘテロ界面成長中断過程におけるベース層表面（エミッタ側表面）の劣化を低減させることができ、得られたバイポーラトランジスタ素子の特性を良好なものとすることができる。
【００４１】
また、上述の如く、エミッタ層の成長温度をベース層の成長温度と同一の低い温度にする必要がなくなるので、デバイスの設計の自由度が大きくなり、各種の要求に応える設計が可能となる。スペーサ層が不要となり、バイポーラトランジスタの高速化を目的としたベース層の薄型化にも対応可能である。
【図面の簡単な説明】
【図１】本発明によるＨＢＴを製造するのに用いられるＨＢＴ用薄膜結晶ウエハの一例を模式的に示す層構造図。
【図２】図１に示した半導体ウェーハをＭＯＣＶＤ法により製造するのに使用される気相成長半導体製造装置の要部を概略的に示す図。
【図３】図１に示したＨＢＴ用の半導体ウエハを用いて作製された本発明によるＨＢＴ素子の実施の形態の一例を示す層構造図。
【図４】本発明の他の実施の形態を説明するための他の半導体ウエハの一例を模式的に示す層構造図。
【図５】図４に示した半導体ウエハのベース層内のＩｎ組成傾斜を説明するためのグラフ。
【図６】本発明の一実施例のＨＢＴデバイスシミュレーションの結果を示すグラフ。
【符号の説明】
１　半導体ウェーハ
２　ＧａＡｓ基板
３　サブコレクタ層
４　ＨＢＴ機能層
４１　コレクタ層（ｎ−ＧａＡｓ層）
４２　傾斜コレクタ層（ｉ−ＩｎＧａＡｓ層）
４３　ベース層
４３Ａ　第１ベース層
４３Ｂ　第２ベース層
４４　エミッタ層（ｎ−ＩｎＧａＰ層）
４５　エミッタ層（ｎ＋　−ＧａＡｓ層）
４６　コンタクト層
【図１】
2004079679.tif 000003
【図２】
2004079679.tif 000004
【図３】
2004079679.tif 000005
【図４】
2004079679.tif 000006
【図５】
2004079679.tif 000007
【図６】
2004079679.tif 000008