(57)【要約】【課題】入力電圧に対する出力電流のリニアリティの良い電圧電流変換回路を提供する。【解決手段】入力電圧は第１のＰＮＰトランジスタＴ１のベースに加え、コレクタは接地する。ＮＰＮトランジスタＴ２のベースは第１のＰＮＰトランジスタＴ１のベースに接続し、エミッタと接地との間に抵抗Ｒ１を接続する。第２のＰＮＰトランジスタＴ３のエミッタは電源に接続し、ベースとコレクタはＮＰＮトランジスタＴ２のコレクタに接続する。第３のＰＮＰトランジスタＴ６は第２のＰＮＰトランジスタＴ３とカレントミラー回路を構成させ、コレクタは第１のＰＮＰトランジスタＴ１のエミッタに接続する。第４のＰＮＰトランジスタＴ４は第２のＰＮＰトランジスタＴ３とカレントミラー回路を構成させ、そのコレクタ電流を出力電流とする。【選択図】  図１
2004274569.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧に比例した電流を出力する電圧電流変換回路であって、コレクタが接地されベースに入力電圧を受ける第１のＰＮＰトランジスタと、ベースが前記第１のＰＮＰトランジスタのエミッタに接続されたＮＰＮトランジスタと、該ＮＰＮトランジスタのエミッタと接地との間に接続された抵抗と、ベースとコレクタとが共に前記ＮＰＮトランジスタのコレクタに接続され、エミッタに電源電圧を受ける第２のＰＮＰトランジスタと、コレクタは前記第１のＰＮＰトランジスタのコレクタに、ベースは前記第２のＰＮＰトランジスタのベースに接続され、エミッタに電源電圧を受ける第３のＰＮＰトランジスタと、ベースは前記第２のＰＮＰトランジスタのベースに接続されエミッタに電源電圧を受ける第４のＰＮＰトランジスタとを有して構成され、該第４のＰＮＰトランジスタのコレクタ電流を出力電流とすることを特徴とする電圧電流変換回路。
【請求項２】
請求項１に記載の電圧電流変換回路において、前記第２、第３、第４のＰＮＰトランジスタをいずれもＰＭＯＳトランジスタに置き替え、当該ＰＮＰトランジスタタの前記エミッタ、ベース、コレクタをそれぞれＰＭＯＳトランジスタのソース、ゲート、ドレインと読み替えた構成を有することを特徴とする電圧電流変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電圧に比例する電流を出力する電圧電流変換回路に関し、特に広い入力電圧範囲に渡り入力電圧と出力電流との間に良い比例関係が保たれる電圧電流変換回路に関する。
【０００２】
【従来の技術】
１個または複数の負荷に対して、それら負荷のインピーダンスの値に関係なく、入力電圧に比例した電流を供給することができる電圧電流変換回路が求められることがある。
【０００３】
図３は、一端が接地された複数の負荷に対して、入力電圧に比例する電流を供給する従来の電圧電流変換回路の一例である。後述する本発明の電圧電流変換回路は、この従来回路に改良を加えたものであるので、本発明の動作及び効果の理解を容易にするために、ここでこの従来回路の動作及び問題点を詳述しておく。
【０００４】
図３に示す電圧電流変換回路１においては、入力電圧Ｖｉｎはコレクタが接地されたＰＮＰトランジスタ（第１のＰＮＰトランジスタ）Ｔ１のベースに入力される。トランジスタＴ１のエミッタは、定電流源２より一定電流Ｉａの供給を受ける。トランジスタＴ１のエミッタはＮＰＮトランジスタＴ２のベースに接続され、トランジスタＴ２のエミッタと接地電位にある接地ノードＮＶｅｅとの間には抵抗Ｒ１が接続されている。トランジスタＴ１のエミッタとトランジスタＴ２のベースの相互接続点をノードＮ１、トランジスタＴ２のエミッタと抵抗Ｒ１との相互接続点をノードＮ２とする。
【０００５】
電源電圧Ｖｄｄが供給されている電源ノードＮＶｄｄとノードＮ２との間には、ベースとコレクタとを短絡したＰＮＰトランジスタ（第２のＰＮＰトランジスタ）Ｔ３が接続されている。一例としての２つの負荷ＲＬ１、ＲＬ２には、それぞれＰＮＰトランジスタ（第４のＰＮＰトランジスタ）Ｔ４、Ｔ５のコレクタ電流Ｉｃ４、Ｉｃ５が供給される。トランジスタＴ４、Ｔ５のエミッタとベースは、それそれ電源ノードＮＶｄｄ、トランジスタＴ３のベースに接続されている。即ち、トランジスタＴ４、Ｔ５は、トランジスタＴ３とカレントミラー回路を構成している。従って、負荷ＲＬ１、ＲＬ２に供給される負荷電流Ｉｃ４、Ｉｃ５の値は、トランジスタＴ３のコレクタ電流Ｉｃ３に等しい。
【０００６】
トランジスタＴ２のコレクタ電流Ｉｃ２は、トランジスタＴ３のコレクタ電流Ｉｃ３に、トランジスタＴ３、Ｔ４、Ｔ５のベース電流の和Ｉｂｔが加わった値である。トランジスタＴ３、Ｔ４、Ｔ５が同じ特性に形成され、その電流増幅率βの値が１に比べて非常に大きな値であるとすると、トランジスタＴ３のコレクタ電流Ｉｃ３とトランジスタＴ２のコレクタ電流Ｉｃ２とは等しくなる。そして、このコレクタ電流Ｉｃ２は、トランジスタＴ２の電流増幅率β２の値が１に比べて非常に大きな値であるとすると、エミッタ電流Ｉｅ２に等しい値となる。
【０００７】
これらのことから、トランジスタＴ２、Ｔ３、Ｔ４、Ｔ５の電流増幅率がすべて１に比べて非常に大きな値である場合には、負荷電流Ｉｃ４、Ｉｃ５は、いずれもトランジスタＴ２のエミッタ電流であり抵抗Ｒ１を流れる電流でもあるＩｅ２に等しい値となることが分かる。
【０００８】
ところで、抵抗Ｒ１を流れる電流Ｉｅ２の値は、ノードＮ２の電圧を抵抗Ｒ１の抵抗値で割った値である。ノードＮ２の電圧は、ノードＮ１の電圧からトランジスタＴ２のベース−エミッタ間電圧Ｖｂｅ２を引いた値である。ノードＮ１の電圧は、入力電圧ＶｉｎにトランジスタＴ１のエミッタ−ベース間電圧Ｖｅｂ１を加えたものである。従って、トランジスタＴ１のエミッタ−ベース間電圧Ｖｅｂ１とトランジスタＴ２のベース−エミッタ間電圧Ｖｂｅ２とが等しければ、ノードＮ２の電圧は入力電圧Ｖｉｎに等しくなる。その場合には、抵抗Ｒ１を流れる電流Ｉｅ２は入力電圧Ｖｉｎに正確に比例することになり、結果として出力電流Ｉｃ４、Ｉｃ５の値も入力電圧に正確に比例することになる。
【０００９】
以上のことより、出力電流Ｉｃ４、Ｉｃ５が入力電圧Ｖｉｎに比例するための条件は、トランジスタＴ１のエミッタ−ベース間電圧Ｖｅｂ１とトランジスタＴ２のベース−エミッタ間電圧Ｖｂｅ２とが常に等しい値をとることであることが分かる。そこで、図３の従来回路がそのような条件を満たしているか否かを考察する。
【００１０】
トランジスタＴ１のエミッタには、入力電圧Ｖｉｎの大きさに無関係に一定電流Ｉａが常時流れ込んでいる。従って、そのベースからは一定電流ＩａをトランジスタＴ１の電流増幅率β１で割った電流が常時流出している。ベース電流が常に一定であるということは、トランジスタＴ１のエミッタ−ベース間電圧Ｖｅｂ１も常時、一定であることを意味する。
【００１１】
一方、トランジスタＴ２のエミッタ電流Ｉｅ２の大きさは、トランジスタＴ２のベース電流Ｉｂ２に電流増幅率β２を掛けた値である。トランジスタＴ２のベース電流Ｉｂ２は、ノードＮ１の電圧と共に上昇する。そのノードＮ１の電圧は入力電圧Ｖｉｎの上昇とともに上昇する。ベース電流Ｉｂ２がこのように入力電圧Ｖｉｎの変化に伴って変化することは、ベース−エミッタ間電圧Ｖｂｅ２も同じく変化することを意味する。トランジスタＴ１のエミッタ−ベース間電圧Ｖｅｂ１が一定であるのに対してトランジスタＴ２のベース−エミッタ間電圧Ｖｂｅ２が変化すると、ノードＮ２の電圧は入力電圧Ｖｉｎと一致しなくなる。従って、図３の従来回路の場合、出力電流Ｉｃ４、Ｉｃ５は入力電圧Ｖｉｎに完全には比例しないことが分かる。
【００１２】
例えば、入力電圧Ｖｉｎが非常に低い値の場合を考えてみる。入力電圧Ｖｉｎの値が低くても、トランジスタＴ１のエミッタには定電流Ｉａが流れ込むため、そのエミッタ−ベース間電圧Ｖｅｂ１の値は、例えば０．６Ｖとなっている。入力電圧Ｖｉｎが低いとノードＮ１の電圧も低いためトランジスタＴ２のベース電流Ｉｂ２の値も小さい。従って、トランジスタＴ２のベース−エミッタ間電圧も例えば０．４Ｖと低くなる。すると、ノードＮ２の電圧は、入力電圧Ｖｉｎよりも約０．２Ｖ高くなるため、それだけ出力電流Ｉｃ４、Ｉｃ５の値は理想値よりも大きくなる。入力電圧Ｖｉｎが低い場合には、出力電流Ｉｃ４、Ｉｃ５の値自体も小さいため、理想的な電流値に対する誤差率は大きな値となる。
【００１３】
反対に、入力電圧Ｖｉｎの値が高い場合は、トランジスタＴ２のベース電流Ｉｂ２の値はトランジスタＴ１のベース電流よりも大きくなる。すると、トランジスタＴ２のベース−エミッタ間電圧Ｖｂｅ２は、トランジスタＴ１のエミッタ−ベース間電圧Ｖｅｂ１よりも大きくなるため、ノードＮ２の電圧は入力電圧Ｖｉｎよりも低くなる。そうすると出力電流Ｉｃ４、Ｉｃ５は、理想的な電流値よりも少なくなってマイナス誤差を生ずる。
【００１４】
このように、図３の従来回路の構成では、入力電圧Ｖｉｎの大きさにより、出力電流が理想値に対してプラス誤差を生じたり、マイナス誤差を生じたりする問題がある。
【００１５】
【発明が解決しようとする課題】
本発明は、従来技術の有するこうした問題点を解決するためになされたもので、その目的は、入力電圧の広い範囲に渡って入力電圧と出力電流との比率が一定に保たれる、即ち、入力電圧が変化したときの出力電流のリニアリティが良い電圧電流変換回路を提供することにある。
【００１６】
【課題を解決するための手段】
前記目的を達成するための請求項１に記載の発明は、入力電圧に比例した電流を出力する電圧電流変換回路であって、入力電圧は第１のＰＮＰトランジスタのベース入力され、第１のＰＮＰトランジスタのコレクタは接地される。第１のＰＮＰトランジスタのエミッタはＮＰＮトランジスタのベースに接続され、そのＮＰＮトランジスタのコレクタと接地との間には抵抗が接続される。第２のＰＮＰトランジスタのエミッタは電源電圧の供給を受け、そのベースとコレクタは共に前記ＮＰＮトランジスタのコレクタに接続される。第３のＰＮＰトランジスタは、エミッタに電源電圧の供給を受け、そのベースは第２のＰＮＰトランジスタのベースに接続される。即ち、第３のＰＮＰトランジスタと第２のＰＮＰトランジスタとはカレントミラー回路を構成している。第３のＰＮＰトランジスタのコレクタは第１のＰＮＰトランジスタのエミッタに接続される。出力トランジスタとなる第４のＰＮＰトランジスタはエミッタに電源電圧の供給を受け、そのベースは第２のＰＮＰトランジスタのベースに接続される。即ち、第４のＰＮＰトランジスタは第２のＰＮＰトランジスタとはカレントミラー回路を構成している。そして、第４のＰＮＰトランジスタのコレクタ電流が、出力電流として負荷に供給される。本発明は、このような回路構成を有することを特徴とする電圧電流変換回路である。
【００１７】
このような回路構成とすれば、第２、第３のＰＮＰトランジスタがカレントミラー回路を構成していることにより、第１のＰＮＰトランジスタとＮＰＮトランジスタには殆ど等しい電流が流れる。従って、両者のトランジスタのベース−エミッタ間電圧は、符号が反対のほぼ同じ値となる。これにより、前記抵抗の両端には常時、入力電圧に等しい電圧が加わることになり、その抵抗に流れる電流は入力電圧に正確に比例した値となる。出力電流である第４のＰＮＰトランジスタのコレクタ電流値は、その抵抗に流れる電流値に等しい。これらのことから出力電流値も、入力電圧に正確に比例した値となる。第２、第３のＰＮＰトランジスタがカレントミラー回路を構成していることにより広い入力電圧範囲に渡り、第１のトランジスタのエミッタ−ベース間電圧がＮＰＮトランジスタのベース−エミッタ間電圧と等しくなる。従って、出力電流と入力電圧との関係も、広い入力電圧範囲に渡り良い比例関係が保たれる。
【００１８】
また、請求項２に記載の発明は、請求項１に記載の電圧電流変換回路において、前記第２、第３、第４のＰＮＰトランジスタをいずれもＰＭＯＳトランジスタに置き替え、当該ＰＮＰトランジスタタの前記エミッタ、ベース、コレクタをそれぞれＰＭＯＳトランジスタのソース、ゲート、ドレインと読み替えた構成を有することを特徴とする電圧電流変換回路である。
【００１９】
この構成は、カレントミラー回路を構成するＰＮＰトランジスタＴ２、Ｔ３、４をＰＭＯＳトランジスタを使用したカレントミラー回路に置き替えたのみであるので、請求項１に記載の発明と同様な動作をし、同様の効果を奏する。
【００２０】
【発明の実施の形態】
（第１の実施形態）
図１を参照して本発明の第１の実施形態を説明する。図１に示す本実施形態の電圧電流変換回路の回路構成は、前述した従来回路の回路構成（図３）と類似点が多いため、同一構成要素には同一の符号が付してある。
【００２１】
本実施形態の回路構成が従来技術の回路構成である図３と異なる点は、定電流源２がＰＮＰトランジスタ（第３のＰＮＰトランジスタ）Ｔ６に置き替わっている点のみである。このトランジスタＴ６以外の回路構成は従来回路構成（図３）と同じであり、その動作は従来の技術の項で説明した内容と同じである。
【００２２】
トランジスタＴ６は、エミッタが電源電圧Ｖｄｄの供給を受ける電源ノードＮＶｄｄに、ベースはトランジスタＴ３のベースに、コレクタはノードＮ１に接続されている。従って、トランジスタＴ６はトランジスタＴ３とカレントミラー回路を構成しており、そのコレクタ電流Ｉｃ６はトランジスタＴ３のコレクタ電流Ｉｃ３に等しい。
【００２３】
ここで入力出電圧Ｖｉｎと出力電流Ｉｃ４（＝Ｉｃ３）との関係式を求めてみる。トランジスタＴ１の電流増幅率β１は十分に大きく、またトランジスタＴ１のコレクタ電流Ｉｃ６は、トランジスタＴ２のベース電流Ｉｂ２より十分に大きいことを条件に次式が成立する。
Ｖｅｂ１＝（ｋＴ／ｑ）・Ｌｎ（Ｉｃ６／Ｉｓ１）            （１）式
ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷、Ｉｓ１はトランジスタＴ１の飽和電流、Ｌｎは自然対数である。
【００２４】
同様に、トランジスタＴ２の電流増幅率β２も十分に大きく、またトランジスタＴ３、Ｔ４、Ｔ５の電流増幅率も十分に大きいためトランジスタＴ３のコレクタ電流Ｉｃ３がベース電流の和Ｉｂｔより十分に大きいことを条件に次式が設立する。
Ｖｂｅ２＝（ｋＴ／ｑ）・Ｌｎ（Ｉｃ３／Ｉｓ２）            （２）式
ここで、Ｉｓ２はトランジスタＴ２の飽和電流である。
【００２５】
（２）式の場合と同じ条件の下で、ノードＮ１の電圧を考えると次式が成立する。
Ｖｉｎ＋Ｖｅｂ１＝Ｖｂｅ２  ＋Ｒ１・Ｉｃ３                    （３）式
Ｉｓ１＝Ｉｓ２  となるように形成されていることを条件に、（１）、（２）、（３）式より電流Ｉｃ３は次のように求まる。
Ｉｃ３＝Ｖｉｎ／Ｒ１＋（１／Ｒ１）・（ｋＴ／ｑ）・Ｌｎ（Ｉｃ６／Ｉｃ３）  （４）式
ここで、トランジスタＴ３、Ｔ６はカレントミラー回路を構成していることからＩｃ６＝Ｉｃ３  である。従って（４）式から次のような関係が求まる。
Ｉｃ３＝Ｖｉｎ／Ｒ１                                （５）式
即ち、Ｉｃ３は入力電圧Ｖｉｎに比例する。Ｉｃ３と出力電流Ｉｃ４、Ｉｃ５とは等しいので、結局、出力電流Ｉｃ４、Ｉｃ５は入力電圧Ｖｉｎに比例することとなる。（５）式を導く途中ではいくつかの前提条件を置いたが、それらの条件は決して無理な条件ではなく、何れも実現可能な条件である。それらの条件が成立している範囲では（５）式が成立し、出力電流Ｉｃ４、Ｉｃ５は入力電圧Ｖｉｎに比例することになる。
【００２６】
本実施形態の回路構成の場合に（５）式のような関係が成立することは、定性的には次のように説明できる。即ち、トランジスタＴ３とＴ６とがカレントミラー回路を構成していることから、そのコレクタ電流Ｉｃ３、Ｉｃ６は等しい。コレクタ電流Ｉｃ３、Ｉｃ６が等しいことは、それらの電流を流しているトランジスタＴ１とＴ２のベース電流が等しいことを意味する。ベース電流が等しいことは、それらトランジスタの飽和電流Ｉｓ１、Ｉｓ２が等しいことを条件に、ベース−エミッタ間電圧の絶対値Ｖｅｂ１、Ｖｂｅ２が等しいことを意味する。ベース−エミッタ間電圧の絶対値Ｖｅｂ１、Ｖｂｅ２が等しいと、ノードＮ２の電圧は入力電圧Ｖｉｎに等しくなる。すると抵抗Ｒ１に流れる電流Ｉｅ２は、入力電圧Ｖｉｎに比例する。抵抗Ｒ１に流れる電流Ｉｅ２と出力電流Ｉｃ４、Ｉｃ５とは等しいので、結局、出力電流Ｉｃ４、Ｉｃ５も入力電圧Ｖｉｎに比例することとなる。
【００２７】
ここで、比較のために従来回路構成（図２）の場合の、出力電流Ｉｃ４（＝Ｉｃ３）の計算式を求める。その式は（４）式中の電流Ｉｃ６を定電流Ｉａで置き替えた次式となる。
Ｉｃ３＝Ｖｉｎ／Ｒ１＋（１／Ｒ１）・（ｋＴ／ｑ）・Ｌｎ（Ｉａ／Ｉｃ３）  （６）式
ここで、Ｉａは定電流であるので、上式の右辺の第２項は、Ｉａ＝Ｉｃ３  以外の場合はゼロにならない。即ち、誤差項である。
【００２８】
Ｉｃ３  ＜Ｉａ  の場合には、右辺の第２項は正となるため、電流Ｉｃ３は、理想値Ｖｉｎ／Ｒ１  に対してプラス誤差を生ずる。逆に、Ｉｃ３  ＞Ｉａの場合には、右辺の第２項は負となるのでマイナス誤差を生ずる。これらのことは、従来の技術の項の中で定性的に説明した内容と一致する。
【００２９】
以上、説明したように、本実施形態の回路構成によれば、トランジスタＴ１、Ｔ２のベース−エミッタ間電圧が広い入力電圧範囲に渡って等しい値に保たれるため、出力電流はそれらの入力電圧範囲に渡って入力電圧に比例することとなり、リニアリティのよい電圧電流変換回路を実現することができる。
【００３０】
（第２の実施形態）
図２を参照して本発明の第２の実施形態を説明する。図２に示す本実施形態の電圧電流変換回路の回路構成は、第１の実施形態の回路構成（図１）におけるＰＮＰトランジスタＴ２、Ｔ３、Ｔ４、Ｔ５をＰＭＯＳトランジスタＴ２ａ、Ｔ３ａ、Ｔ４ａ、Ｔ５ａに置き替えたものである。このような置き替えを行なっても、第１の実施形態の場合と同様の動作が行なわれるので、同様の効果が得られる。
【００３１】
なお、第１の実施形態、第２の実施形態においては回路中に流れる電流がゼロになってしまう望ましくない動作をする心配が多少存在する。それは、トランジスタのコレクタ電流がピコアンペア程度の微小の場合には、トランジスタの電流増幅率がしばしば１以下となってしまうことに起因する。そのような現象が生ずる場合には、起動回路としてトランジスタＴ６、Ｔ６ａに並列に高抵抗、または微小電流を供給する定電流回路を接続するとよい。この場合、接続した高抵抗あるいは微小定電流回路から供給される電流は、電圧電流変換の変換比率を悪化される要因になるので、可能な限り低電流とすることが望ましい。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路構成である。
【図２】本発明の第２の実施形態を示す回路構成である。
【図３】従来技術を示す図１相当図である。
【符号の説明】
図面中、１は電圧電流変換回路、２は定電流源、ＮＶｄｄは電源ノード、ＮＶｅｅは接地ノード、Ｒ１は抵抗、Ｔ１は第１のＰＮＰトランジスタ、Ｔ２はＮＰＮトランジスタ、Ｔ３は第２のＰＮＰトランジスタ、Ｔ４は第４のＰＮＰトランジスタ、Ｔ５はＰＮＰトランジスタ、Ｔ６は第３のＰＮＰトランジスタ、Ｔ２ａ、Ｔ３ａ、Ｔ４ａ、Ｔ５ａはＰＭＯＳトランジスタ、Ｖｄｄは電源電圧、Ｖｅｅは接地電位を示す。
【図１】
2004274569.tif 000003
【図２】
2004274569.tif 000004
【図３】
2004274569.tif 000005