(57)【要約】【課題】本発明は、負荷急変に対する高速応答性に優れ、大電流出力向きで、かつ同期整流回路に好適な絶縁型コンバータを提供する。【解決手段】フォワードコンバータのチョーク２を二次側から一次側に移動し、このチョーク２の電流を複数のトランス３１，３２に振り分けて、二次側に転送する。複数のトランス３１，３２に振り分けるのは、トランス３１，３２の飽和を防ぐためである。一次側にはチョーク２と一緒にフライホイールダイオードも移動する。一次側の電流が二次側より大幅に少ない用途では、フライホイールダイオードを同期整流化しなくても高効率を達成できるため、貫通電流が流れる心配がない。【選択図】図１
2004166407.tif 000002
【特許請求の範囲】
【請求項１】
一次・二次間を絶縁したトランスを複数設けたスイッチング電源装置において、
入力端子の正側にチョークの一端を接続し、このチョークの他端に前記トランスの一次巻線の一端を接続し、これら各々の一次巻線の他端にスイッチ素子を接続し、これらスイッチ素子の各々にスイッチ素子及び整流素子を接続し、これらスイッチ素子を前記入力端子の負側に接続し、同じく整流素子を前記チョークの一端に接続してあることを特徴とするスイッチング電源装置。
【請求項２】
前記トランスの二次巻線の各々に整流素子を直列に接続し、これらの直列回路を、出力端子に接続された第一のコンデンサに並列に接続したことを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記各々のスイッチ素子のうち、任意のスイッチ素子に並列に整流素子を接続したことを特徴とする請求項１又は２記載のスイッチング電源装置。
【請求項４】
前記スイッチ素子にＭＯＳＦＥＴを用いたことを特徴とする請求項１、２、若しくは３記載のスイッチング電源装置。
【請求項５】
前記整流素子のうち、任意の整流素子に並列にスイッチ素子を接続したことを特徴とする請求項１、２、３、若しくは４記載のスイッチング電源装置。
【請求項６】
前記整流素子のうち、任意の整流素子はＭＯＳＦＥＴであることを特徴とする請求項１、２、３、４、若しくは５記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷急変に対する高速応答性に優れ、低電圧大電流出力に向いたスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
低電圧出力のスイッチング電源では、変換効率向上のために同期整流方式を適用する例が多いが、例えばフォワードコンバータの場合、いくつかの問題点が存在する。
【０００３】
第１の問題点として、貫通電流の問題がある。トランスが励磁されているときに、フライホイール側のスイッチ素子が導通していると、電流を阻止する素子がなくなり、入力電源を短絡することになる。このときに流れる電流が貫通電流であり、貫通電流が流れると素子にストレスを与え、変換効率が低下する問題がある。これを避けるために、フライホイール側のスイッチ素子は、トランスが励磁されるタイミングより早めに非導通とする、いわゆるデッドタイムを設ける必要がある。しかしながらデッドタイムの設定を長くしすぎると、同期整流方式のメリットが薄れて変換効率の低下を招き、短くしすぎると部品のばらつきで貫通電流が流れる危険性が増大する。このことは低電圧大電流出力のスイッチング電源で特に顕著にあらわれる。このため貫通電流を避けつつ変換効率の低下を最小限におさえる最適なデッドタイムの設定が困難である。
【０００４】
第２の問題点は、負荷急変に対する高速応答性という観点から見ると、チョークの励磁期間に制約がある点である。負荷電流が急変したときに出力電圧の変動を最小限に抑えるためには、チョーク電流は負荷電流に速やかに追従しなくてはならない。これは（負荷電流−チョーク電流）が出力コンデンサから流れ出すことから明らかである。
【０００５】
図１３は負荷電流（Ａ）と、それに対する理想のチョーク電流（Ｂ）を示した波形である。これはチョークが励磁されるデューティを１００％とした場合の波形である。
また、制御回路の遅れはないものとしている。しかしながら、フォワードコンバータではトランスの励磁期間とチョークの励磁期間が等しいため、トランスの制約条件からチョークが励磁されるデューティを１００％とする事はできない。トランスが飽和する危険性があること、スイッチ素子の印加電圧が増大することから、５０〜６０％が実用的な最大デューティである。したがって、実際のチョーク電流動作は（Ｃ）に示すような波形となる。理想波形（Ｂ）と比べると、明らかに応答が遅れていることがわかる。このように、チョークが励磁されるデューティに制約があるため、負荷急変に対する高速応答性にも制約がある問題があった。
【０００６】
第３の問題は、大電流出力の場合、チョークが大型化することである。これはリップル分を除き、出力電流とチョーク電流が等しいためである。近年、マイクロプロセッサの電源電圧は低下の一途をたどり、かつ消費電流は増加傾向にあるため、チョークとしても大電流が流せるものが必要となってきた。しかしながら一方で小型化の要求もあるわけだが、チョークを無理に小型化すると、直流抵抗が増えて導通損失が増大するため、チョークが大型化する傾向があった。
【０００７】
第４の問題は、出力から入力へエネルギーが逆流することである。これは同期整流により、チョーク電流がマイナスになる状態が成立するためである。エネルギーの逆流があると、並列運転時に問題が発生する場合がある。例えば、同期整流化したフォワードコンバータを並列運転する場合、出力電圧の設定に差があると、設定電圧の高いものから低いものにエネルギーが流れ込み、設定電圧の低いコンバータでは、出力から入力にエネルギーが流れるようになる。各コンバータの入力に保護用のヒューズがあり、逆流しているコンバータのヒューズが何らかの原因により切れた場合、そのコンバータは破損する。これはエネルギーの行き場がなくなって、一次側の電圧が上昇する為である。このような問題を避けるため、例えば軽負荷では同期整流用スイッチ素子の駆動をやめるなど、保護回路を追加する必要があった。
【０００８】
これらの問題点を解決する為に出願人等は先に図８、図９、図１０及び図１１に示す回路を提案した（先行出願１、２、３、４参照）。図１１は前記４つの問題点を解決することが可能である。しかしながら従来のフォワードコンバータと比較して、部品点数が大幅に増える点が問題である。特に、絶縁が必要なことから外形寸法が大きくなりがちなトランスが４つ必要であることが、電源の小型化に対する阻害要因となる。
【０００９】
図１０はこの問題を解決したもので、トランスが２つで済む。これにより、トランスと二次側の整流素子の数が減り、電源の小型化に寄与する。しかしながら、トランスの一次巻線はやはり４つ必要であり、各トランスの構成は図１１に比し複雑化している。図９はこれらの対策として、トランスが２つでかつ各トランスの構成を簡単にした回路で、これによりトランスの一次巻線が減り、トランスの小型化に寄与する。唯この回路は、一次側のハイサイドスイッチとローサイドスイッチで異なる耐圧のものが必要となる。
【００１０】
図９の方式の動作波形を図１２に示す。入力電圧７５Ｖ、出力電圧１．５Ｖ、出力電流１００Ａとした。Ｑ１、４がローサイドスイッチ、Ｑ２、３がハイサイドスイッチであるが、これを見るとハイサイドスイッチとして１００Ｖ耐圧の素子が、ローサイドスイッチとして２００Ｖ耐圧の素子が必要であることがわかる。これはハイサイドスイッチにはチョークの電圧とトランスのフライバック電圧が加算された電圧が印加されるのに対し、ローサイドスイッチには入力電圧とチョークの電圧とトランスのフライバック電圧が加算された電圧が印加される事によるものである。例えば、入力電圧７５Ｖの場合、ハイサイドスイッチとして１００Ｖ耐圧の素子が、ローサイドスイッチとして２００Ｖ耐圧の素子が必要である。このためローサイドスイッチは高耐圧の素子である必要があり、導通損失が増える問題があった。
【００１１】
図８はこの問題を解決したもので、同じ条件で、ハイサイドスイッチとローサイドスイッチ共に１００Ｖ耐圧の素子を使うことが可能である。しかしながらこの方式では、２個のスイッチ素子を直列接続して１パッケージ化した素子を使えない問題がある。ハイサイドスイッチとローサイドスイッチが２直列になっていないことは図８を見れば明らかである。
【００１２】
【先行出願１】
特願２００１−２２３２１３
【先行出願２】
特願２００１−１６６１８７
【先行出願３】
特願２００１−１３７００１
【先行出願４】
特願２００１−１０６８２９
【００１３】
【発明が解決しようとする課題】
本発明の目的は、前記の問題点を解決する回路を提供することにある。
【００１４】
【課題を解決するための手段】
入力端子、出力端子、入力端子に接続された第一のチョークと第一のトランスの一次巻線と第一のスイッチ素子と第二のスイッチ素子の直列回路、第一のチョークと第一のトランスの一次巻線と第一のスイッチ素子の直列回路に並列に接続された第一の整流素子、第一のトランスの一次巻線と第一のスイッチ素子と第二のスイッチ素子の直列回路に並列に接続された第二のトランスの一次巻線と第三のスイッチ素子と第四のスイッチ素子の直列回路、第一のチョークと第二のトランスの一次巻線と第三のスイッチ素子の直列回路に並列に接続された第二の整流素子、出力端子に接続された第一のコンデンサ、第一のコンデンサに並列に接続された第一のトランスの二次巻線と第三の整流素子の直列回路、第一のコンデンサに並列に接続された第二のトランスの二次巻線と第四の整流素子の直列回路とを備えたスイッチング電源装置により課題を解決する。同期整流にする場合は、第三の整流素子と第四の整流素子にそれぞれ並列にスイッチ素子をつければよい。
【００１５】
【発明の実施の形態】
本発明の実施例（基本回路）を図１に示す。図１図示実施例は、一次・二次間を絶縁したトランス３１，３２を２つ設けてある。入力端子に第一のチョーク２と第一のトランス３１の一次巻線と第一のスイッチ素子１２と第二のスイッチ素子１１とを直列に接続してある。第一のチョーク２と第一のトランス３１の一次巻線と第一のスイッチ素子１２との直列回路と並列に第一の整流素子２２を接続してある。第一のトランス３１の一次巻線と第一のスイッチ素子１２と第二のスイッチ素子１１との直列回路と並列に、第二のトランス３２の一次巻線と第三のスイッチ素子１３と第四のスイッチ素子１４との直列回路を接続してある。第一のチョーク２と第二のトランス３２の一次巻線と第三のスイッチ素子１３との直列回路と並列に第二の整流素子２６を接続してある。
【００１６】
出力端子に第一のコンデンサ３を接続し、第一のコンデンサ３に並列に、第一のトランス３１の二次巻線と第三の整流素子２１の直列回路を接続し、第一のコンデンサ３に並列に、第二のトランス３２の二次巻線と第四の整流素子２３の直列回路を接続してある。
【００１７】
スイッチ素子１１、１４が出力電圧制御を行う為のメインスイッチであり、交互にオンさせる。スイッチ素子１２、１３はチョーク２のリセット電流を流すルートとトランス３１、３２のリセット条件を確保するための補助スイッチである。スイッチ素子１２、１３の動作条件は、スイッチ素子１１がオンの時はスイッチ素子１２もオンであること、スイッチ素子１４がオンの時はスイッチ素子１３もオンであること、スイッチ素子１１と１４が両方オフの時は、スイッチ素子１２か１３のどちらかがオンしている必要がある事である。また、スイッチ素子１２、１３のオフ期間は、トランス３１、３２のリセット条件を確保する様に決める必要がある。上記の条件により以下の動作説明では、スイッチ素子１２は一周期の０％〜５０％でオン、スイッチ素子１３は一周期の５０％〜１００％でオンすると決める。また、スイッチ素子１１は０％〜５０％の間でオンさせ、スイッチ素子１４は５０％〜１００％の間でオンさせてパルス幅制御をかけるものとする。尚、パルス幅制御に限らず他の制御方法を用いてもよい。
【００１８】
次に動作を説明する。先ず、スイッチ素子１１と１２がオンすると、入力電源からチョーク２、スイッチ素子１２、トランス３１の一次巻線、スイッチ素子１１のルートで電流が流れ、同時に整流素子２１が導通する。チョーク２には（入力電圧−出力電圧×トランス３１の一次／二次巻数比）の電圧がかかるため、電流が直線的に増加する。スイッチ素子１１がオフすると、チョーク２のリセット電流がスイッチ素子１２、トランス３１の一次巻線、整流素子２２のルートで流れる。整流素子２１は導通したままである。チョーク２の電圧は（出力電圧×トランス３１の一次／二次巻数比）でクランプされる為、電流が直線的に減少する。次にスイッチ素子１３、１４がオンすると、入力電源からチョーク２、スイッチ素子１３、トランス３２の一次巻線、スイッチ素子１４のルートで電流が流れ、同時に整流素子２３が導通する。チョーク２には（入力電圧−出力電圧×トランス３２の一次／二次巻数比）の電圧がかかるため、電流が直線的に増加する。
スイッチ素子１４がオフすると、チョーク２のリセット電流がスイッチ素子１３、トランス３２の一次巻線、整流素子２６のルートで流れる。整流素子２３は導通したままである。チョーク２の電圧は（出力電圧×トランス３２の一次／二次巻数比）でクランプされる為、電流が直線的に減少する。
【００１９】
この回路ではローサイドスイッチに高耐圧の素子を使う必要はない。これは図１のダイオード２２、２６により入力電圧以上の電圧が印加されない為である。
ローサイドスイッチとハイサイドスイッチが両方オフしたときに、この二つの素子に印加される合計電圧は、入力電圧とチョークの電圧とトランスのフライバック電圧が加算された電圧である。前述したようにローサイドスイッチの印加電圧は最大でも入力電圧であるので、ハイサイドスイッチには残りのチョークの電圧とトランスのフライバック電圧が加算された電圧が印加される。これは従来（図３）におけるハイサイドスイッチと同じ電圧である。したがって、例えば入力電圧３６Ｖ〜７５Ｖで設計した場合、ローサイドスイッチ、ハイサイドスイッチの両方に耐圧１００Ｖの素子を使うことが可能である。これにより、ローサイドスイッチの導通損失は耐圧２００Ｖの素子を使用した場合と比べて、大幅に減少する。ハイサイドスイッチに流れる電流は増えるが、ローサイドスイッチのオン幅が広い場合、それによる損失増加分を上回るローサイドスイッチの導通損失低減が見込まれる。また、同じ部品が使えるため、部品の種類が減るメリットもある。
【００２０】
図２は図１のシミュレーション用の回路図で、図１との相違点は、二次側を同期整流とし（ＱＤ１，ＱＤ３を追加）、そのために整流素子Ｄ１，Ｄ３をマイナス側に移動したこと、トランスリセット用の巻線とダイオードＤ４，Ｄ５を追加したこと、ＭＯＳＦＥＴを想定してスイッチ素子１〜４に並列にダイオードＤＱ１〜ＤＱ４を接続した事である。
なおＬｍ１、Ｌｍ２はトランスの励磁インダクタンスを表している。
【００２１】
図３は図２のシミュレーション結果を示す各部動作波形図で、図３では二周期の動作波形を示した。シミュレーション回路の入出力条件は、入力電圧４８Ｖ、出力電圧１．５Ｖ、出力電流１００Ａである。又Ｑ２、Ｑ３は先に説明したようにデューティ５０％固定とし、ＱＤ１、ＱＤ３はそれぞれＱ２、Ｑ３と同期させた。図３から前述の動作説明と同じ動作となっていることがわかる。また、図４は入力電圧を７５Ｖとしたときのシミュレーション結果を示す。Ｑ１、Ｑ２、Ｑ３、Ｑ４は全て１００Ｖ耐圧でよいことがわかる。
【００２２】
図２の回路では貫通電流の問題が発生しない。Ｑ１，Ｑ２，Ｑ３，Ｑ４，ＱＤ１，ＱＤ３のすべてのスイッチ素子が同時にオンしても、Ｄ２、Ｄ６が短絡電流を阻止するためである。
したがって従来の貫通電流を避けつつ変換効率の低下を最小限におさえる様な最適なデッドタイムの設定が困難である、という問題は存在しない。そもそもデッドタイムが不要なので、同期整流方式のメリットが薄れて変換効率の低下を招く事がなく、結果として高効率化に寄与する。
【００２３】
またチョークの大型化の問題も解決する。これは、チョークが一次側に存在する為、チョーク電流がトランスによって巻数比変換される事によるものである。
このためチョーク電流は大幅に減少し、チョークの大型化を避けることができる。例えば、図２ではトランスの巻数比が１６：１であるため、チョーク電流の平均値は１００／１６＝６．２５Ａとなる。図３のＱ２、Ｑ３の電流を合成したものがチョークの電流であるが、ほぼその値となっていることがわかる。
【００２４】
又、図２の回路では、チョークの励磁期間、リセット期間共０％から１００％まで変えることが可能である。Ｑ１，Ｑ４のオンデューティを５０％とすればチョークの励磁期間は１００％となり、Ｑ１，Ｑ４のオンデューティを０％とすればチョークのリセット期間は１００％となる。したがってチョーク電流動作は制御回路の遅れがない場合、図７の理想波形となり、高速応答性に対する制約はなくなる。
【００２５】
図１はチョーク電流を二分割してトランス３１、３２に流す回路であるが、本発明は分割数が二に限定されるものではない。任意の分割数にすることが可能である。
分割数を三に増やした回路が図５である。このように点線で囲った回路ブロックを追加していけば、分割数をいくらでも増やすことが可能である。
分割数を増やすことにより、チョークのリップル電流が減っていくメリットがある。同じリップル電流でよければチョークのインダクタンス値を下げることができ、高速応答に有利となる。
【００２６】
又、本発明ではエネルギーが逆流するという問題が発生しない。これはチョークのリセット電流が流れるルートには整流素子があり、チョーク電流が逆流しないためである。したがって、出力から入力へエネルギーが流れることはない。尚、エネルギーを逆流させたい場合には、図１の整流素子２２、２６に並列にスイッチ素子を接続すればよい。ただし、貫通電流が流れる事があり得るので、各スイッチ素子の駆動タイミングには注意を払う必要がある。例えば図１の場合、スイッチ素子１１と整流素子２２に並列に接続したスイッチ素子を同時に導通させると貫通電流が流れる。
【００２７】
本発明には、ゼロ電流スイッチングが可能である為に、発生する電圧サージが小さいメリットもある。現実の回路にはトランスの漏れインダクタンスや配線のインダクタンスなど、意図的に挿入したのではない寄生インダクタンスが存在するが、これが通常のスイッチング電源では電圧サージの発生要因となる。これは、寄生インダクタンスに流れる電流が、スイッチング時に流れるルートを失ってハイインピーダンス部に流れるためである。本発明では、ハイサイドスイッチを駆動するタイミングを工夫することにより、この問題を回避することが可能である。
【００２８】
図６は図２に対してインダクタンスＬＬ１、２を追加したシミュレーション用回路図である。ＬＬ１、２はトランスの漏れインダクタンスを想定している。図７は図６のシミュレーション結果を示す各部動作波形である。二周期の動作波形を示した。図３との相違点は、ハイサイドスイッチをオンさせる期間を０〜５０％、５０〜１００％から０〜５５％、５０〜１０５％に変えたことである。
【００２９】
ハイサイドスイッチＱ２とＬＬ１、Ｑ３とＬＬ２は直列に接続されており、Ｑ２、３のプラス側電流とＬＬ１、２の電流は等しい。したがってＱ２、３の電流がプラスの時、即ちＬＬ１、２に電流が流れているときにＱ２、３をオフさせるとＬＬ１、２に流れる電流はルートを失い、電圧サージが発生する。図６ではこの問題が回避されている。即ち、Ｑ２、３電流がゼロになってからＱ２、３がオフされている。このため、電圧サージが発生しない。
【００３０】
このような動作が可能となるのは、ＬＬ１、２に電流を減らす向きの電圧が印加される為である。ハイサイドスイッチのオン期間を延長すると、ハイサイドスイッチがオンしている時に、反対側のトランスに接続されたローサイドスイッチがオンするようになる。ローサイドスイッチがオンするとチョークＬｉの電圧が反転するため、ＬＬ１、２にそれまでとは逆向きの電圧が印加されるのである。
【００３１】
図８図示の従来例ではスイッチ素子１１と１２の間にトランス３１の一次巻線が挿入されているため、二つのスイッチ素子が直列接続されて１パッケージ化された部品を使用することができなかったが、図１図示実施例ではそれが可能である。このような部品が使えると、個別部品を使う場合と比べて二つのスイッチ素子間の配線をずっと短くすることが可能である。すると、配線によって生ずるインダクタンスが原因となって、スイッチ素子の両端に発生する電圧サージを抑制する事ができ、電源装置の低ノイズ化に寄与する。
【００３２】
電圧サージが大きくなって、素子の定格電圧を超えるようなことがあると、素子の破損に至る。二つのスイッチ素子間の配線が長い場合、このような事態を避けるために、電圧サージを吸収する部品が別途必要になって電源装置の大型化を招くが、配線が短ければそのような部品は不要である。
【００３３】
【発明の効果】
以上のように本発明によれば、同期整流による貫通電流の問題がなく、負荷急変に対する高速応答性に優れ、チョークの大型化を抑制し、エネルギー逆流の問題のない低電圧大電流出力向けのスイッチング電源を簡素な構成のトランスで、なおかつ二直列にしたスイッチ素子を１パッケージ化した部品を一次側スイッチ素子として使用することが可能となり、電源の小型化、低コスト化に寄与する。
【図面の簡単な説明】
【図１】本発明の実施例回路図（基本回路）
【図２】図１シミュレーション用の回路図
【図３】図２の各部動作波形図
【図４】図２の各部動作波形図
【図５】本発明の他の実施例回路図
【図６】図１シミュレーション用の回路図
【図７】図６の各部動作波形図
【図８】従来の回路図
【図９】従来の回路図
【図１０】従来の回路図
【図１１】従来の回路図
【図１２】図９の各部動作波形図
【図１３】負荷電流とチョーク電流の波形図
【符号の説明】
１  入力電源
２  チョーク
３  コンデンサ
４  負荷
１１〜１４  スイッチ素子
２１〜２６  整流素子
３１〜３４  トランス
【図１】
2004166407.tif 000003
【図２】
2004166407.tif 000004
【図３】
2004166407.tif 000005
【図４】
2004166407.tif 000006
【図５】
2004166407.tif 000007
【図６】
2004166407.tif 000008
【図７】
2004166407.tif 000009
【図８】
2004166407.tif 000010
【図９】
2004166407.tif 000011
【図１０】
2004166407.tif 000012
【図１１】
2004166407.tif 000013
【図１２】
2004166407.tif 000014
【図１３】
2004166407.tif 000015