(57)【要約】      （修正有）【課題】高効率で高密度で低ノイズのバックブーストＤＣ−ＤＣスイッチングコンバータを提供する。【解決手段】装置の最大定格パワーレベルを含むパワーレベルの範囲内におけるあるパワーレベルにて動作する装置。この装置は、電力変換サイクルの間において電源６と負荷５の間に選択的に接続されるインダクタ２１を用いて入力電圧を有する電源から出力電圧を伴う電力の伝送をなす回路素子を含んでいる。該インダクタは、該電力変換サイクルの間において正の平均値を有する電流を伝送する。第１スイッチング装置が該電源と該インダクタの第１端子との間に配置されている。第２スイッチング装置が該インダクタの第２端子と負荷との間に設けられている。スイッチコントローラが該電力変換サイクル内の該電流が負である時間インターバルにおいて該第１スイッチング装置をオンとする。【選択図】図３
2004166484.tif 000002
【特許請求の範囲】
【請求項１】
定格最大パワーレベルを含むパワーレベルの範囲内のあるパワーレベルにて動作する装置であって、
所定入力電圧にて電源から所定出力電圧にて負荷に電力を供給する回路要素であって電力変換サイクルの間において前記電源及び前記負荷の間に選択的に接続されて前記電力変換サイクルの間に平均正の値の電流を伝達するインダクタを用いる要素と、
前記電源及び前記インダクタの第１端子の間に配置された第１スイッチング素子と、
前記負荷と前記インダクタの第２端子との間に配置された第２スイッチング素子と、
前記電力変換サイクルにおける前記電流の負の期間において前記第１スイッチング素子をターンオンするスイッチコントローラと、
からなることを特徴とする装置。
【請求項２】
請求項１記載の装置であって、前記所定の入力電圧が前記所定の出力電圧より小さい出力電圧の範囲内にあることを特徴とする装置。
【請求項３】
請求項１記載の装置であって、前記所定の入力電圧が前記所定の出力電圧より大なる出力電圧の範囲内にあることを特徴とする装置。
【請求項４】
請求項１記載の装置であって、前記所定の入力電圧が前記所定の出力電圧を含む入力電圧範囲内にあることを特徴とする装置。
【請求項５】
請求項１記載の装置であって、前記第１スイッチング素子が前記第１スイッチング素子のスイッチ間電圧が前記所定の入力電圧よりも小であるときにターンオンすることを特徴とする装置。
【請求項６】
請求項１記載の装置であって、前記第１スイッチング素子が前記第１スイッチング素子のスイッチ間電圧がほぼゼロの時にターンオンすることを特徴とする装置。
【請求項７】
請求項１記載の装置であって、前記インダクタの第１端子と接地との間に設けられた第３スイッチング素子を含み、前記スイッチコントローラが前記第３スイッチング素子の開閉を制御することを特徴とする装置。
【請求項８】
請求項１記載の装置であって、前記第３スイッチング素子は、前記第３スイッチング素子のスイッチ間電圧が前記入力電圧よりも小であるときにターンオンすることを特徴とする装置。
【請求項９】
請求項１記載の装置であって、前記第２スイッチング素子が、整流器を含むことを特徴とする装置。
【請求項１０】
請求項１記載の装置であって、前記第２スイッチング素子は、前記第２スイッチング素子のスイッチ間電圧が該前記出力電圧よりも小であるときにターンオンすることを特徴とする装置。
【請求項１１】
請求項１記載の装置であって、前記インダクタの前記第２端子と接地との間に設けられた第４スイッチング素子を更に含み、前記スイッチコントローラが前記第４スイッチング素子の開閉を制御することを特徴とする装置。
【請求項１２】
請求項１記載の装置であって、前記第４スイッチング素子が、前記前記第４スイッチング素子のスイッチ間電圧が前記出力電圧よりも小であるときにターンオンすることを特徴とする装置。
【請求項１３】
請求項１２記載の装置であって、前記第４スイッチング素子が、前記第４スイッチング素子のスイッチ間電圧がほぼゼロの時にターンオンすることを特徴とする装置。
【請求項１４】
請求項１、７または１１記載の装置であって、前記スイッチング素子がＭＯＳＦＥＴからなることを特徴とする装置。
【請求項１５】
請求項１記載の装置であって、前記電力変換サイクルが位相を含んでいることを特徴とする装置。
【請求項１６】
請求項１５記載の装置であって、少なくとも一つの位相の期間が負荷の関数として制御されることを特徴とする装置。
【請求項１７】
請求項１５記載の装置であって、前記少なくとも一つの位相の期間が前記入力電圧および前記出力電圧の大きさの差の関数として制御され、前記電力変換サイクルの最大長さが一連の前記電力変換サイクルの最小周波数を制限するようになされていることを特徴とする装置。
【請求項１８】
請求項１５記載の装置であって、電力変換サイクルの期間が電力レベルの低減に応じて増加することを特徴とする装置。
【請求項１９】
請求項１５記載の装置であって、前記電力変換サイクルの最小及び最大期間が一連の前記電力変換サイクルの最小及び最大周波数を制限するようになされている事を特徴とする装置。
【請求項２０】
請求項１５記載の装置であって、前記位相がクランプ位相を含むことを特徴とする装置。
【請求項２１】
請求項２０記載の装置であって、前記位相がクランプ位相の長さが定格最大電力レベルにおいて最小となされていることを特徴とする装置。
【請求項２２】
請求項１５記載の装置であって、前記位相が入力−出力位相を含むことを特徴とする装置。
【請求項２３】
請求項２０記載の装置であって、前記入力−出力位相の長さが前記入力電圧及び出力電圧の差の大きさが減少するにつれて増大し、前記電力変換サイクルの最大期間が一連の前記電力変換サイクルの最小周波数を制限するように生されていることを特徴とする装置。
【請求項２４】
請求項１５記載の装置であって、前記位相はフリーホィール位相を含むことを特徴とする装置。
【請求項２５】
請求項１５記載の装置であって、前記複数の位相は入力位相を含むことを特徴とする装置。
【請求項２６】
請求項２５記載の装置であって、前記入力位相の長さは前記入力電圧が増加するにつれて減少することを特徴とする装置。
【請求項２７】
請求項２５記載の装置であって、前記入力位相の長さは前記負荷の増大に応じて増大することを特徴とする装置。
【請求項２８】
請求項１５記載の装置であって、前記電力変換サイクルは、前記入力電圧が前記出力電圧よりも高い場合、低い場合もしくはほぼ等しい場合に関わらず前記複数の位相の同一のシーケンスを用いることを特徴とする装置。
【請求項２９】
請求項１記載の装置であって、前記装置が２００Ｗ／立方インチよりも大なる電力密度を有することを特徴とする装置。
【請求項３０】
請求項１記載の装置であって、前記装置は前記電力レベル範囲におけるある運転条件において９７％以上の変換効率を有することを特徴とする装置。
【請求項３１】
請求項１記載の装置であって、前記入力電圧レベルが最大定格電力レベルにおいて前記出力電圧のレベルの１０％以内にあるときには９７％以上の変換効率を有することを特徴とする装置。
【請求項３２】
電力変換方法であって、所定入力電圧にて電源から所定出力電圧にて負荷に最大電力レベルを含む電力レベル範囲内の平均電力を供給するステップと、
電力変換サイクルにおいて前記電源から負荷に平均電力を供給するインダクタを選択的に接続し、前記平均電力が前記インダクタから第２スイッチング素子を介して負荷に流れるステップと、
前記インダクタから前記第１スイッチング素子を介して前記電源に電力が戻る間における電力変換サイクル内の時間内において前記電源と前記インダクタとの間に配置された第１スイッチング素子を閉成するステップと、からなることを特徴とする方法。
【請求項３３】
電力変換方法であって、出力電圧より高くもしくは低くなり得る入力電圧にて電源から出力電圧にて負荷に電力を供給するために電力変換するステップを含み、少なくとも２００Ｗ／立方インチの電力密度を有するスイッチングコンバータ内において電力を変換し、かかる電力変換は不連続モードにて動作するインダクタ内にエネルギーを蓄え、ゼロ電圧にてスイッチングをなすことにより該電力変換をなす方法。
【請求項３４】
電力変換装置であって、定格最大電力レベルを含む電力レベルのハイ内にある電力レベルにて動作するバック・ブーストコンバータと、出力電圧を負荷に供給するＴＣトランスと、からなり、
前記バック・ブーストコンバータはは、前記ＤＣトランスに所定入力電圧にて電源から電力を供給する回路素子であって、前記電源と前記ＤＣトランスとの間に電力変換サイクルの間において選択的に接続されるインダクタを用い、前記インダクタは前記電力変換サイクルの平均正の値の電流を伝送し、更に、
前記電源及び前記インダクタの第１端子の間に接続された第１スイッチング素子と、
前記ＤＣトランスと前記インダクタの第２端子との間に配置された第２スイッチング素子と、
前記インダクタ内の電流が負になる間に前記電力変換サイクルにおける期間において前記第１スイッチング素子をターンオンするスイッチコントローラと、を含むことを特徴とする電力変換装置。
【請求項３５】
請求項３４記載の装置であって、前記ＤＣトランスはＢＴＭの形態にて含まれ、前記バック・ブーストコンバータはＰＲＭの形態にて含まれ、前記電力はファクター化バスを介して前記ＰＭから前記ＶＴＭに供給されることを特徴とする装置。
【請求項３６】
請求項３４記載の装置であって、前記ＤＣトランスの出力電圧がフィードバック形式にて接続されて、前記バック・ブーストコンバータの動作状態を制御することを特徴とする装置。
【請求項３７】
定格最大電力レベルを含む電力レベルの範囲内における電力レベルにて動作する装置であって、
電力変換サイクルにおいて電源及び負荷の間に外部インダクタを選択的に接続することによって、所定入力電圧にて前記電源から所定出力電圧にて前記負荷に電力供給する回路を含み、前記インダクタは前記電力変換サイクルにおいて正の平均電圧値を有する電流を伝送し、
前記電源に接続されて前記インダクタの第１端子に接続される等々を有する第１スイッチング素子と、前記負荷に接続されて前記インダクタの第２端子に接続されるポートを有する第２スイッチング素子と、前記電流が負になる前記電力変換サイクルにおける期間の間に前記第１スイッチング素子をターンオンするスイッチコントローラと、からなることを特徴とする装置。
【請求項３８】
請求項１７記載の装置であって、インダクタを含むことを特徴とする装置。
【請求項３９】
請求項３７記載の装置であって、集積化半導体素子を含むことを特徴とする装置。
【請求項４０】
電力変換装置であって、
最大定格電力レベルを含む電力レベルの範囲内における電力レベルにて動作するバック・ブーストパワーコンバータと、を含み、
前記バック・ブーストコンバータは、
電力変換サイクルにおいて前記電源及び負荷に選択的に接続されて前記電力変換サイクルにおける正の平均値を有する電流を伝送するインダクタを用いて入力電圧のＡＣ電源から出力電圧の負荷に電力を供給する回路要素と、
前記電源と前記インダクタの第１端子との間に配置された第１スイッチング素子と、
前記負荷と前記インダクタの第２端子との間に接続された第２スイッチング素子と、
前記電流が負の間の前記電源変換サイクルにおける期間の間前記第１スイッチング素子をターンオンするスイッチコントローラと、前記スイッチコントローラに接続されて前記スイッチコントローラをして出力電圧の制御をなしつつ前記電源からの入力電流の高調波成分を制御せしめる力率コントローラと、を含むことを特徴とする装置。
【請求項４１】
請求項４０記載の装置であって、前記力率コントローラは前記ＡＣ電源の入力電流及び入力信号としての出力電圧を受けることを特徴とする装置。
【請求項４２】
電力変換装置であって、
バッテリと、
前記バッテリと負荷との間に接続されて、定格最大電力レベルを含む電力レベルの範囲内の電力レベルにて動作する電力コンバータと、を含み、前記電力コンバータは、
前記バッテリから所定入力電圧にて負荷に所定出力電圧にて、前記電力変換サイクルの間の正の平均電圧を有する電流を伝送するインダクタを前記バッテリ及び前記負荷の間に前記電力変換サイクル中に選択的に接続することによって電力を供給する回路要素と、
前記バッテリと前記インダクタの第１端子との間に接続された第１スイッチング素子と、
前記負荷と前記インダクタの第２端子との間に接続された第２スイッチング素子と、
前記電力変換サイクルにおいて電流が負となる期間において前記第１スイッチング素子をターンオンするスイッチコントローラと、からなることを特徴とする装置。
【請求項４３】
電力変換装置であって、バック・ブースト電力コンバータを含み、前記バック・ブースト電力コンバータは、（ａ）両端電圧が電流の過渡状態に応じて変化する素子の両端に接続される第１ポートと、（ｂ）エネルギーを蓄えかつ開放する素子に接続される第２ポートと、（ｃ）前記第１ポート及び第２ポートの間にエネルギーを伝達し、前記第１ポート及び前記第２ポートが電源及び負荷もしくは負荷若しくは電源として作用するインダクタと、（ｄ）前記電源、前記負荷及び接地のいずれか２つの間にインダクタを選択的に接続するスイッチング素子と、（ｅ）シーケンス的に前記スイッチング素子をターンオン及びターンオフさせてバックモードまたはブーストモードにて前記負荷に前記電源化の電力を変換せしめるスイッチコントローラと、（ｆ）前記第１ポート及び前記第２ポートが前記電源及び前記負荷または前記負荷及び前記電源として作用するかどうかを制御する制御入力を受け入れるポートとを有することを特徴とする装置。
【請求項４４】
請求項４３記載の装置であって、エネルギーを蓄えかつ開放する素子を含むことを特徴とする装置。
【請求項４５】
請求項４３記載の装置であって、前記エネルギーを蓄えかつ開放する素子はコンデンサであることを特徴とする装置。
【請求項４６】
電力変換装置であって、
電力変換サイクルにおいて前記電源及び前記負荷の間にインダクタを選択的に接続して、該インダクタが前記電力変換サイクルにおいて正の平均値を有する電流を伝送するようにして前記電源から所定入力電圧にて前記負荷に所定出力電圧にて電力を供給する＊＊要素と、
前記電源及び前記インダクタの第１端子の間に接続された第１スイッチング素子と、
前記インダクタの第２端子と前記負荷との間に接続された第２スイッチング素子と、
前記電力変換サイクルにおいて前記電流が負となる期間において前記第１スイッチング素子をターンオンさせるスイッチコントローラと、
電流の過渡状態において変化する電圧を有する動作素子の両端に接続される第１ポートと、
エネルギーを蓄えかつ開放する蓄積素子に接続される第２ポートと、を含み、前記動作素子及び前記蓄積素子が電源及び負荷もしくは負荷及び電源として選択的に作用し、更に、  前記第１ポート及び第２ポートが各々前記電源及び前記負荷もしくは前記負荷及び前記電源として作用するように制御する制御入力を受け入れるポートと、を含む装置。
【請求項４７】
最大定格電力レベルを含む電力レベルの範囲内において電力を伝播する装置であって、所定入力電圧にて電源から所定出力電圧にて負荷に、電力変換サイクル内の正の値を有する電流及び負の値を有する電流を伝送するように前記一連の電力変換サイクルにおいて前記電源及び負荷の間に選択的にインダクタを接続することによって電力を伝送する回路要素と、
並列化パルスの携帯にて並列化パルスを並列化バスを介して送受信する並列化ポートと、一連の電力変換サイクルを前記一連の並列化パルスに同期させる制御回路と、を含むことを特徴とする装置。
【請求項４８】
請求項４７記載の装置であって、前記並列化パルスは立ち上がりエッジ及び立下りエッジ及びパルス幅を有し、前記制御回路は、前記電力変換サイクルのパラメータを前記並列化パルスのパラメータに対して調整することを特徴とする装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、コンバータに供給される入力動作電圧が該コンバータの出力におけるＤＣ電圧の大きさを上回ったり下回ったりする範囲において変動し得るコンバータであるバックブーストＤＣ−ＤＣスイッチングパワーコンバタに関する。
【背景技術】
【０００２】
電気・電子機器及びシステムは、しばしば、入力電圧に対して高いか、低いか、または同じの出力電圧に当該入力電圧を変換することを必要とする。例えば、ＤＣバッテリによって電流億供給される据え置き型若しくは携帯型の装置においては、しばしば、バッテリの充電状態や電圧に無関係に出力電圧の定電圧維持が必要とされる。例えば、ヴィンチアレッリ氏により２００２年１月３１日に出願された「Ｆａｃｔｏｒｉｚｅｄ  Ｐｏｗｅｒ  Ａｒｃｈｉｔｅｃｔｕｒｔｅ  ｗｉｔｈ  Ｐｏｉｎｔ  ｏｆ  Ｌｏａｄ  Ｓｉｎｅ  Ａｍｐｌｉｔｕｄｅ  Ｃｏｎｖｅｒｓｔｅｒｓ」と題する米国特許出願第１０／００６４８１号（’４８１出願）は本明細書の開示の一部とされる。そしてこの出願に開示された電力分配構造を利用したシステムにおいては、予備レギュレータモジュール（’４８１出願においては『ＰＲＭ』と称されている）によって負荷点電圧トランスモジュール（’４８１出願では『ＶＴＭ』と称されている）に供給される『ファクタ化されたバス電圧』を入力電圧の昇圧若しくは降圧によって予備的電圧調整をしなければならない。別の例として、ＡＣ電圧源によって電流億供給されるシステムにおいては、当該ＡＣ電源から単位力率近傍にて電力を引き出す一方で、ＡＣラインの電圧瞬時値よりも高いか低いＤＣ出力電圧に電力を供給する。一般的に、昇圧又は降圧を高い変換効率で高い電力密度かつ低ノイズによって柔軟に達成することが望ましい。
【０００３】
本技術分野において、バックブーストコンバータが知られている。例えば、図１Ａにおいて示されているバックブーストコンバータがＳｅｖｅｒｎｓ氏及びＢｌｏｏｍ氏による¨Ｍｏｄｅｒｎ  ＤＣ−ｔｏ−ＤＣ  Ｓｗｉｔｃｈｉｎｇ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｉｏｎ  Ｃｉｒｃｕｉｔ¨と題する１９８５年ＩＳＢＮ０−４４２−２１３９６−４，  ｐｐ．１５６−１５７に掲載された記事において開示されている。図１Ａのコンバータにおいて、スイッチ２、３が同期して作動せしめられる。すなわち、スイッチ３が位置¨Ａ¨にあるときは、スイッチ２が位置¨Ａ¨にあり、スイッチ３が逆の位置にあるときはスイッチ２も逆の位置にある。スイッチ２及び３が¨Ａ¨の位置にあるときは入力電源６から供給されたエネルギーがインダクタ４に蓄えられ、スイッチ２及び３が¨Ｂ¨の位置にある時はインダクタから負荷にエネルギーが伝送される。Ｓｅｖｅｒｎｓ氏及びＢｌｏｏｍ氏によるｉｂｉｄ  ｐｐ．１５７−１５８に記載ｓれているように、図１Ａのコンバータは図１Ｂの単一スイッチバックブーストコンバータ１２に変換できる。このコンバータにおいては、出力電圧Ｖｏが入力電源に対して逆極性を有している。
【０００４】
上述した両方のコンバータにおいて、インダクタ及びスイッチング素子における実質的なロスの故に、図１Ａ及び図１Ｂのコンバータアーキテクチャが、入力電圧を昇圧したり降圧したりするバックコンバータやブーストコンバータのような他のコンバータアーキテクチャに対して効率が良くない。事実、同一コンバータ内における昇圧及び降圧をなる能力が低下した効率及びパワー密度に対する値段の問題となっている。
【０００５】
かかる予測は、最近の研究においても変更できていない。４つのスイッチを用いたバックブーストコンバータが、米国カリフォルニア州のミルピタスのＬｉｎｅａｒ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｒｐｏｒａｔｉｏｎ社によって作成されるＬＴＣ３４４０¨Ｍｉｃｒｏｐｏｗｅｒ  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｂｕｃｋ−Ｂｏｏｓｔ  ＤＣ／ＤＣ  Ｃｏｎｖｅｒｔｅｒ¨と称するＩＣのための２００１年１０月分のデータシートに記載されている。図２には単純化したコンバータ回路の全体構成１４が示されている。この図において、コンバータは連続導通態様にて動作する。（すなわち、インダクタ２３を流れる電流ＩＬが動作サイクルの間中非ゼロである。）スイッチコントローラ１９は４つのＭＯＳＦＥＴスイッチ１１、１３、１５、１７を次の３つの動作モードのいずれかにおいて動作させる。すなわち、バックモード（１）、ブーストモード（２）、及びバック・ブーストモード（３）である。バックモード（１）においては、負荷に供給される電圧Ｖｏよりも大なる範囲内に入力電圧Ｖｉｎがあるときは、スイッチ１５が常時オンでありスイッチ１７が常時オフである。ブーストモード（２）においては、入力電圧Ｖｉｎが電圧Ｖｏよりも小なる範囲内にあるときにスイッチ１１が常時オンであり、スイッチ１３が常時オフである。バック・ブーストモード（３）においては、入力電源電圧Ｖｉｎが電圧Ｖｏを囲む値の範囲をよぎる毎に、第１スイッチつい１１、１３が“同相動作”をなしてスイッチ１３について最小デューティ比を達成し、第２スイッチ対１５，１７が“異相動作”をなしてスイッチ１７のデューティ比をゼロに減じる。よって、このバック・ブーストアーキテクチャは、ブーストアーキテクチャからバックアーキテクチャへの遷移を単につなぐだけである一方、ロスを増大するのみならず、それがつないでいるブースト及びバックモードに対して中間的な効率の低下を招来する。上記した３つの動作モードの各々において、インダクタ内に電流が流れる故、あるスイッチのターンオンがその直前のスイッチ間電圧が減少しない状態において電流が流れる。よって、例え、インダクタ２３の値が有限の値であるゆえ連続的導通が維持できない軽負荷の場合でも、スイッチ１６及び共振禁止抵抗１８を含むロスダンパー回路がが設けられ、インダクタやスイッチの寄生容量に蓄積されるエネルギーを放散する。
【０００６】
ヴィンチアレッリ氏により２００１年４月１３日になされた“Ｌｏｓｓ  ａｎｄ  Ｎｏｉｓｅ  Ｒｅｄｕｃｔｉｏｎ  ｉｎ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｔｅｒｓ”と題する米国特許出願第０９／８３４，７５０号（以下７５０出願と称する）は本明細書に組み込まれ、誘導素子内のエネルギーをトラップしてスイッチングロスを減少せしめるスイッチを用いてスイッチングパワーコンバータにおける振動ノイズを禁止するクランプ回路を開示している。
【発明の概要】
【０００７】
本発明による１つの特徴によれば、本発明は、定格最大電力レベルを含む電力レベル範囲内の電力レベルにおいて動作する装置を特徴とする。本発明による装置は、電力変換サイクルの間において電源と負荷との間に選択的に接続されるインダクタを用いて入力電圧にて電源から負荷へ出力電圧にて電力を伝送する回路素子を含む。当該インダクタは、電力変換サイクルの間の正の平均値を有する電流を伝送する。第１スイッチング装置が電源と当該インダクタの第１端との間に配置されている。第２スイッチング装置が当該インダクタと負荷との間に配置されている。スイッチコントローラが電力変換サイクルの間で電流が負の値となる期間において該第１スイッチング装置をターンオンする。
【０００８】
本発明の実施例は、次の１つ又はそれ以上の特徴を備えている。
【０００９】
すなわち、入力電圧が、出力電圧よりも低い入力電圧範囲内にある。入力電圧が、出力電圧よりも高い入力電圧範囲内にある。入力電圧が、出力電圧を包含する入力電圧範囲内にある。第１スイッチング素子の両端電圧が入力伝あるより低い場合に該第１スイッチング素子がターンオンせしめられる。該第１スイッチング素子は、該第１スイッチング素子の両端電圧がほぼゼロのとき、ターンオンせしめられる。本発明による装置は、更に接地電位と該インダクタの該第１端子との間に接続された第３スイッチング素子を含み、スイッチコントローラが該第３スイッチング素子のオンオフを制御する。該第３スイッチング素子は、その両端電圧が該入力電圧より低いときにターンオンせしめられる。
【００１０】
第２スイッチング素子は整流器を含んでいる。該第２スイッチング素子はその両端電圧が出力電圧より低いときにターンオンせしめられる。本発明による装置は、接地電位と該インダクタの第２端子との間に設けられる第４スイッチング素子を含み、該スイッチコントローラは該第４スイッチング素子のオンオフを制御する。該第４スイッチング素子はその両端電圧が出力電圧より低いときにターンオンせしめられる。該第４スイッチング素子はその両端電圧がほぼゼロの時にターンオンせしめられる。上記したスイッチング素子はＭＯＳＦＥＴからなる。
【００１１】
該電力変換サイクルは複数の位相期間（以下単に位相という）を含んでいる。該位相の少なくとも一つの期間は負荷の関数として制御される。該位相の少なくとも一つの期間は入力電圧と出力電圧との間の電圧差の関数として制御される。該電力変換サイクルの最大期間は連続する電力変換サイクルの最小周波数を制限するように制限される。電力変換サイクルの期間は電力レベルが減少するにつれて増大する。該電力変換サイクルの最小及び最大期間は連続する電力変換サイクルの最大及び最小周波数を制限するように制限される。該複数の位相のうちの一つはクランプ位相である。クランプ位相の期間は最大定格電力レベルにおいて最小化される。該複数の位相のうちにはイン−アウト位相が含まれる。該イン−アウト位相の期間は入力電圧と出力電圧との差が減少するにつれて増大し、電力変換サイクルの最大期間は一連の電力変換サイクルの最小周波数を制限するよう制限される。該複数の位相のうちにはフリーホィール位相が含まれる。該複数の位相のうちには入力位相が含まれる。該入力位相の期間は入力電圧が増大するにつれて減少する。該入力位相の期間は負荷の増大につれて増大する。該電力変換サイクルは該入力電圧が該出力電圧に対して高い、低いもしくは同じ状態に関わらず同一の一連の位相を用いる。本発明による装置は２００ワット／立方インチよりも大なる電力密度を有する。本発明による装置は所定電力レベル範囲内における動作状態において９７％以上の変換効率を有する。本発明による装置は定格最大電力レベルにおける出力電圧レベルの１０％内に入力電圧レベルがある場合９７％以上の変換効率を有する。
【００１２】
本発明の別の特徴の一つによれば、電力変換方法が提供される。この方法は入力電圧電源から出力電圧負荷へ最大電力レベルを含むある範囲の電力レベル内にある平均電圧を供給するステップと、電力変換サイクル内において該電源から該負荷に平均電力を供給する為にインダクタを選択的に接続するステップと、該電力変換サイクル内において電力が該インダクタから該第１スイッチング素子を介して該電源に戻る期間内において該電源と該インダクタとの間に第１スイッチング素子を配置するステップと、からなり該平均電力が該インダクタから第２スイッチング素子を介して負荷に流れるようになっている方法である。
【００１３】
本発明の別の特徴によれば、電力変換方法が提供される。この方法は、ある出力電圧にて負荷に該出力電圧に対して高くなったり低くなったりし得る入力電圧にて電源から供給される電力を変換するステップからなり、該電力が少なくとも２００ワット／立方インチの電力密度を有するスイッチングコンバータにおいてゼロ電圧の時にスイッチングすることによって不連続モードにおいて動作するインダクタ内にエネルギーを蓄えることによって電力を変換する方法である。
【００１４】
本発明による別の特徴によれば、電力変換装置が提供される。この装置は、定格最大電力レベルを含む電力レベル範囲内のある電力レベルにおいて動作するバック・ブーストコンバータと、負荷に出力電圧を供給するＤＣトランスと、からなり、該バック・ブーストコンバータは該電源および該ＤＣトランスの間にある電力変換サイクルにおいて選択的に接続されるインダクタを用いて入力電圧にて電源から該ＤＣトランスに電力を供給する回路素子を有し、該インダクタは該電力変換サイクルにおいてある平均正電圧を有する電流を伝送し、該装置は更に該電源と該インダクタの第１端子との間に配置された第１スイッチング素子と、該インダクタの第２端子と該ＤＣトランスとの間に配置された第２スイッチング素子と、該電力変換サイクル内の該インダクタ内を流れる電流が負の期間において該第１スイッチング素子をターンオンするスイッチコントローラと、と含んでいる。
【００１５】
本発明による実施例は、次の１以上の特徴を有する。すなわち、該ＤＣトランスはＶＴＭに組み込まれ、該バック・ブーストコンバータはＰＲＭに組み込まれ、電力が該ＰＲＭから該ＶＴＭにファクタ化されたバスを介して、電力が供給される。該ＤＣトランスの出力電圧はフィードバック回路に接続されてバック・ブーストコンバータの動作状態を制御する。
【００１６】
本発明の別の特徴によれば最大定格電力レベルを含む電力レベルのある範囲内におけるある電力レベルで動作する装置を提供する。この装置は、電力変換サイクルの間において電源と負荷との間に外部インダクタを選択的に接続することによって、該電源から入力電圧において該負荷に出力電圧にて電力を供給する回路要素を含む。該インダクタは該電力変換サイクルにおける正の平均値を有する電流を伝送する。第１スイッチング素子が電源に結合されて、該インダクタの第１端子に接続されるポートを有する。第２スイッチング素子は負荷に接続されて、該インダクタの第２端子に接続されるポートを有する。スイッチコントローラが、該電力変換サイクルにおける電流の負の期間において該第１スイッチング素子をターンオンする。
【００１７】
本発明による実施例は次の如き１またはそれ以上の特徴を有する。本発明による装置はインダクタを含んでいる。該装置は集積半導体装置を含んでいる。
【００１８】
本発明による別の特徴によれば電力変換サイクルが提供される。この装置は、定格最大電力レベルを含むある電力レベル範囲内のある電力レベルにて動作するバック・ブーストパワーコンバータ（ａ）を含み、該バック・ブーストコンバータはある電力変換サイクル内において電源および負荷の間を選択的に接続するインダクタを用いてＡＣ電源から入力電圧にて負荷に出力電圧にて電力を供給する回路要素を含んでいる。また、該インダクタは該電力変換サイクルの間において正の平均値を有する電流を伝送する。この装置は、更に、該電源および該インダクタの第１端子の間に配置される第１スイッチング素子（ｂ）と、該インダクタの第２端子と該負荷との間に配置される第２スイッチング素子（ｃ）と、該電力変換サイクル内の電流が負の期間内において該第１スイッチング素子をターンオンするスイッチコントローラ（ｄ）と、該スイッチコントローラに接続されて該スイッチコントローラをして出力電圧の調整をしつつ該ＡＣ電源から入力電流の高調波成分を制御せしめるパワーファクタコントローラ（ｅ）を含んでいる。
【００１９】
本発明の実施例は更に以下の１又はそれ以上の特徴を含んでいる。パワーファクタ（力率）コントローラはＡＣ電源の入力電流および出力電圧を入力信号として受ける。
【００２０】
本発明の別の特徴によれば、電力変換装置が提供される。該    電力変換装置は、バッテリー（ａ）と、該バッテリーと負荷との間に接続されて、該装置の定格最大パワーレベルを含むパワーレベルの範囲内におけるあるパワーレベルにて動作する電力コンバータ（ｂ）と、からなり、該電力コンバータは、該バッテリーおよび該負荷の間にある電力変換サイクル内において選択的に接続されるインダクタを用いて該バッテリから入力電圧にて該負荷に出力電圧にて電力を伝送する回路要素（ｃ）を含み、該インダクタは該電力変換サイクルの間における正の平均値を有する電流を伝送し、該電力コンバータは、さらに、該バッテリーと該インダクタの第１端子との間に配置される第１スイッチング素子と（ｄ）と、該インダクタの第２端子と該負荷との間に配置される第２スイッチング素子（ｅ）と、該電力変換サイクル内の電流が負の期間において該第１スイッチング素子をターンオンするスイッチコントローラ（ｆ）と、を含んでいる。
【００２１】
本発明による別の特徴によれば、次のような装置が提供される。すなわち、該装置は、バック・ブースト電力コンバータを含み、該電力コンバータは、電流変位に応じて変化する電圧を生ずる素子の両端電圧に接続される第１ポート（ａ）と、エネルギーを蓄積しかつ開放する素子に接続される第２ポート（ｂ）と、該第１ポートおよび第２ポートの間においてエネルギーを搬送するインダクタ（ｃ）と、を含み、該第１ポートおよび第２ポートは電源および負荷もしくは負荷および電源として選択的に作用し、該コンバータは、電源、負荷および接地電位のいずれか２つの間にインダクタを接続するスイッチング素子（ｄ）と、バックモードもしくはブーストモードにおいて電源から負荷への電力の変換を生ずべく順次スイッチをターンオンおよびターンオフさせるスイッチコントローラ（ｅ）と、該第１ポートおよび第２ポートが電源および負荷、もしくは負荷および電源として作用するように制御する制御入力を受け取るポート（ｆ）と、を有する。
【００２２】
本発明の実施例は次の１またはそれ以上の特徴を有する。すなわち、本発明による装置はキャパシタのようなエネルギーを蓄えかつ開放する素子を含んでいる。
【００２３】
本発明による別の特徴によれば、次の如き装置が提供される。すなわち、この装置は、ある電力変換サイクルにおいて電源および負荷の間にインダクタを選択的に接続することによって所定入力電圧にて電源から所定出力電圧にて負荷に電力を伝送する回路要素（ａ）を含み、該インダクタは該電力変換サイクルにおいて正の平均値を有する電流を伝送し、この装置は、更に、該電源と該インダクタと第１端子との間に配置される第１スイッチング素子（ｂ）と、該インダクタの第２端子と該負荷との間に配置される第２スイッチング素子（ｃ）と、該電力変換サイクルにおける電流が負の期間において該第１スイッチング素子をターンオンするスイッチコントローラ（ｄ）と、電流遷移に応じてその両端電圧が変化する動作素子の両端に接続される第１ポート（ｅ）と、エネルギーを蓄積しかつ放出する蓄積素子に接続される第２ポート（ｆ）と、を有し、該動作素子および蓄積素子は電源および負荷もしくは負荷および電源として選択的に作用し、更に、第１ポートおよび第２ポートが各々電源および負荷もしくは負荷および電源として作用するように制御する制御入力を受けるポート（ｇ）と、を有する。
【００２４】
本発明による別な特徴によれば、本発明による装置は、装置の定格最大電力レベルを含む電力レベルの範囲内において電力を分配するようになされており、この装置は、一連の電力変換サイクルのある電力変換サイクルにおいて電源および負荷の間にインダクタを選択的に接続することによって、所定入力電圧にて電源から所定出力電圧にて負荷に電力を供給する回路要素（ａ）を含み、該インダクタは該電力変換サイクルの正の平均値および該電力変換サイクルの所定期間内の負の値を有する電流を伝送し、この装置は、更に、並列化バスから並列化パルス列のある並列化パルスを射出しもしくは受け入れる並列化ポート（ｂ）と、該並列化パルス列に電力変換サイクルを同期させる制御回路（ｃ）と、を有する。本発明による実施例はつぎの特徴を有することが出来る。すなわち、該並列化パルスは立ち上がりエッジおよび立下りエッジおよびあるパルス幅を有し、該制御回路は該電力変換サイクルのパラメータを該並列化パルスのパラメータにあわせる動作をなす。
【００２５】
本発明による他の特徴や利点は以下の説明および請求の範囲から明らかである。
【図面の簡単な説明】
【００２６】
図１Ａ及び１Ｂはバック・ブーストコンバータトコロジーを示している。
【００２７】
図２は、別のバック・ブーストパワーコンバータトコロジーを示している。
【００２８】
図３は、改善されたバック・ブーストコンバータのバック・ブーストパワーコンバータトコロジーを示している。
【００２９】
図４は、図３に示されたタイプのコンバータにおけるスイッチタイミングシーケンス及び動作位相を示している。
【００３０】
図５Ａ乃至５Ｉは、図４のタイミングシーケンスを用いるバックモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【００３１】
図６Ａ乃至６Ｉは、図４のタイミングシーケンスを用いてブーストモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【００３２】
図７Ａ乃至７Ｃは、コンバータ出力電圧にほぼ等しい入力電圧にて動作する理想的コンバータの動作波形を示している。
【００３３】
図８Ａ乃至８Ｃは、コンバータ出力電圧より低い入力電圧にて動作する理想的コンバータの動作波形を示している。
【００３４】
図９Ａ乃至９Ｃは、コンバータ出力電圧よりも大なる入力電圧にて動作する理想的コンバータの動作波形を示している。
【００３５】
図１０乃至１４は理想的コンバータについての追加の動作波形を示している。
【００３６】
図１５は、スイッチ制御回路を含む改善されたバック・ブーストコンバータの回路図である。
【００３７】
図１６は、図１５のコンバータにおけるスイッチ制御回路を示す回路図である。
【００３８】
図１７乃至２２は、図１５のコンバータの動作波形を示している。
【００３９】
図２３Ａ乃至２３Ｃは、理想的コンバータの動作波形を示している。
【００４０】
図２４Ａ乃至２４Ｃは、理想的コンバータの動作波形を示している。
【００４１】
図２５Ａ乃至２５Ｂは、カスケード接続された複数の電力コンバータを示している。
【００４２】
図２６は、パワーファクタ集成コンバータを示している。
【００４３】
図２７は、集積半導体素子を含むバック・ブーストコンバータを示している。
【００４４】
図２８は、バッテリーと共に用いられるコンバータを示している。
【００４５】
図２９は、双方向電力コンバータを示している。
【００４６】
図３０は、アクティブフィルタを含む回路を示している。
【実施例】
【００４７】
図１Ａのバック・ブーストコンバータにおいて、インダクタ４は入力電源に直接接続されるか（スイッチ２及び３が“Ａ”位置にあるとき）又は負荷に直接接続される（スイッチ２及び３が“Ｂ”位置にあるとき）。バックモードにおいては（即ち入力電源６の電圧Ｖｉｎがより低い値の出力電圧Ｖｏｕｔに変換される）、スイッチ２、３が“Ａ”位置におけるよりも“Ｂ”位置における時間が比較的長くなるように制御される。ブーストモードにおいては、（すなわち入力電源６の電圧Ｖｉｎがより高い値の出力電圧Ｖｏｕｔに変換される動作モード）、スイッチ２、３が“Ｂ”位置におけるよりも“Ａ”位置における方がより長くあるように制御される。もし入力電圧Ｖｉｎが出力電圧Ｖｏｕｔにほぼ等しい場合は、スイッチ２、３が“Ａ”および“Ｂ”位置にほぼ等しい時間だけ留まる。
【００４８】
このバック・ブーストスイッチングアーキテクチャは本質的に非効率的である。例えば、入力電圧が所望の出力電圧よりも僅かに高いか低い状態を想定する。かかる状態においては、変換サイクルのより大なる部分すなわちデューティーサイクルの間インダクタを介して入力電源を負荷に直接接続するようにスイッチを働かせる方がより効率的である。このようにすれば回路全体のロスを少なくすることが出来る。なんとなれば、スイッチ及びＡＣコアの導通およびスイッチングロスを低減しかつインダクタにおける巻き線ロスを低減するからである。しかしながら、かかるタイプの動作は図１Ａのコンバータによっては実現できない。なんとなれば、入力端子間もしくは出力端子間にスイッチがインダクタを接続しており入力から出力に直接接続されていないのでスイッチおよびインダクタの両方において不必要なロスが生ずるのである。図１Ｂのコンバータは逆極性の出力を生ずるものの同様な非効率性の問題がある。
【００４９】
図２に示されたバック・ブーストコンバータアーキテクチャは、“バック”制御モード、“ブースト”制御モード、又は“バック・ブースト”遷移モードに応じて異なるスイッチ制御形態を用いており、複雑な制御形態を必要とする。この“バック・ブースト”モードはブースト制御アーキテクチャからバック制御アーキテクチャへの遷移の連続性を達成するもののロスが増大しブースト及びバックモードに比して効率において低下してしまう。上記した３つの動作モードの各々においてインダクタの導通を伴ったままでスイッチング素子の両端電圧がターンオン前の低下なしにスイッチング素子がターンオンさせられたときスイッチングロスが生ずる。軽負荷であっても、スイッチ１６及び反振動抵抗１８を含むダンパー回路を伴ってインダクタ２３の非連続的導通への場合リサイクルが含まれないが変わりにインダクタ及びスイッチの寄生容量に蓄積されるエネルギーが放散する。
【００５０】
改良されたバック・ブーストコンバータは図３に示す回路構成に基づき得る。この改良されたコンバータにはいくつかの実施例においては電力変換要素が含まれない事もあり得る。またこの改良されたコンバータは改良された制御アルゴリズムを伴うスイッチコントローラアーキテクチャを用いている。該電力変換要素は電力変換サイクルにおいて入力電源及び負荷の間に選択的にインダクタを配置するインダクタ及びスイッチング素子を含んでいる。連続する動作サイクルにおける各動作サイクルにおいて、インダクタ電流は電源から負荷に向かう方向および逆に電源に向かう方向の双方向に流れてゼロ電圧スイッチングの故に低減したスイッチングロスを伴ってスイッチコントローラがスイッチング素子をターンオンさせ得る。インダクタ内における不連続な導通にも関わらず、入力電圧が所望の出力電圧に比較的近い場合、平均インダクタ電流に対するピークインダクタ電流の比を十分に１に近くすることが出来て導通ロスを最小化し９７％以上の変換効率を達成して、電力密度は立方インチ当たり５００ワット以上である。そして、入力電圧が出力電圧にほぼ等しい又は高いか低いかに関わらず電力変換サイクルが共通のスイッチング位相のシーケンスを含み、入力電圧が出力電圧を超えるかまたは下回るかの遷移における境界不連続性に影響されない。入力位相、入力・出力位相、フリーホィール位相及びクランプ位相を含む動作サイクルの各々における位相は与えられるアルゴリズムによって入力電圧、出力電圧および負荷に基づくコントローラによって制御される。該アルゴリズムは自由度の度合いの容易さによって調整されて、目的に応じたコンバータの性能を理想化する。こうして得られるバック・ブースト回路は電力変換密度、効率および低ノイズに関して予期し得ないほどの性能を提供する。
【００５１】
図３に示した改良されたバック・ブーストコンバータ２０の例は、上記した如き制御アーキテクチャを伴うスイッチコントローラ２５によって、図１および２の回路に対して有利さを提供する。コンバータ２０は４つのスイッチＳ１  ２２、Ｓ２  ２４、Ｓ３  ２６及びＳ４  ２８；ダイオードＤ１  ３２、Ｄ２  ３４、Ｄ３  ３６及びＤ４  ３８；スイッチコントローラ２５；インダクタンスＬのインダクタ２１を含んでいる。電圧Ｖｉｎの入力電源６はコンバータ２０の入力に接続している。コンバータ２０による電力が電圧Ｖｏにて負荷後に供給される。スイッチコントローラ２５は制御信号２７をスイッチＳ１乃至Ｓ４に供給してこれらのスイッチのオン及びオフ状態を制御する。キャパシタンスＣｐ１  ３１、Ｃｐ２  ３３、Ｃｐ３  ３５及びＣｐ４  ３７はスイッチＳ１−Ｓ４、ダイオードＤ１−Ｄ４及びインダクタ２１に含まれる回路規制容量を示している。スイッチＳ１−Ｓ４、ダイオードＤ１−Ｄ４およびキャパシタンスＣｐ１−Ｃｐ４の一部は同一のコンポーネントに物理的に含まれ得る。例えば、ＭＯＳＦＥＴスイッチはスイッチＳ１−Ｓ４に近似する制御自在チャンネルを含み、ダイオードＤ１−Ｄ４に近似するボディダイオードを含み且つキャパシタンスＣｐ１−Ｃｐ４に近似する寄生容量を含む。
【００５２】
ＭＯＳＦＥＴスイッチＳ３はそのボディーダイオードＤ３の方向の平均電圧をそのチャンネルに導通することによって同期整流器として作用する。スイッチＳ３はダイオードＤ３における高いロスの可能性の故に省略され得る。同様に、他の制御自在スイッチング及び又は整流素子はＳ１、Ｓ２、Ｓ３及びＳ４を伴う４つのブランチにおける電流導通を選択的に可能にするように用いられえる。
【００５３】
実際の非理想的な実施例においては、図４に示された制御ロジックに応じてスイッチコントローラ回路２５がスイッチＳ１−Ｓ４を動作させる。各変換動作サイクルは図の各欄に示された８つの位相のシーケンスからなっている。このシーケンスは定常動作で繰り返される。図４において空白部分がスイッチがオフ状態であることを意味する。例えば、図４において、スイッチＳ１が「入力位相」、「ＺＶＳ−Ｓ３位相」及び「イン・アウト位相」においてオンであり、残りの位相においてはオフである。ブーストモードもしくはバックモードに於ける動作においては制御ロジックシーケンスに変更の必要はない。むしろ、各位相の相対的及び絶対的長さがコンバータがブーストもしくはバックモードにおいて動作するかどうかを決める。よって、以下に述べる如く、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎが上回ったり下回ったりする範囲において変化しても一定の出力電圧Ｖｏｕｔを生成するようになっている。そしてこのコンバータはこのスイッチの為の制御ロジックを変えることなくそのようにすることが出来るのである。図４のロジックに対する変形は可能でありそれは以下に述べる。
【００５４】
バックモード（すなわちＶｏｕｔがＶｉｎより低い）にて図４の制御ロジックによって動作する図３のコンバータの動作波形が図５Ａ乃至５Ｉにおいて示されている。図５Ａ乃至５Ｄは、４つのスイッチＳ１乃至Ｓ４のオン及びオフ状態のシーケンスが図４に示された状態のシーケンスに対応していることを示している。時刻ｔ０の前はスイッチＳ４がオン（図５Ｄ）；スイッチＳ１，Ｓ２およびＳ３がオフ（図５Ａ、５Ｂ及び５Ｃ）；インダクタＩＬ内の電流（図５Ｅ）が負の値を有している。またスイッチＳ２の両端電圧Ｖ１（図５Ｆ）は入力電圧Ｖｉｎに等しくなるまで上昇する。スイッチＳ４の両端電圧Ｖ２（図５Ｇ）はこのスイッチがオン状態である故にゼロボルトに近い。負荷５はパルス状出力電流Ｉｏｕｔをフィルタリングするに十分なバイパスキャパシタンス（図示せず）を含むものと仮定し、負荷の両端にはほぼ一定なＤＣ電圧Ｖｏが表れる。ここで用いられている用語「ＺＶＳ」はスイッチがオフの期間におけるスイッチ両端電圧の減少を表している。このスイッチ両端電圧はスイッチに伴う容量の共振放電によるものであり、この減少は完全な減少すなわちいつもゼロ電圧であるかもしくは部分的減少であって非ゼロ電圧である。
【００５５】
時刻ｔ０において、スイッチコントローラ２５はスイッチＳ１をターンオンさせ「入力位相」が始まる。この入力位相においては、スイッチＳ１およびＳ４がオンであり、入力電源６がインダクタ２１の両端に接続される。インダクタ電流Ｉｌ図（図５Ｅ）はＶｉｎ／Ｌアンペア／秒に等しいスロープにて上昇する。ここでＬはインダクタ２１のインダクタンスである。
【００５６】
時刻ｔ１において、スイッチコントローラ２５はスイッチＳ４をターンオフさせる。時刻ｔ１及びｔ２の間すなわち「ＺＶＳ−Ｓ３位相」、図４においては、スイッチＳ１のみがオンとなり、電圧Ｖ１はＶｉｎ（図５Ｆ）に等しくあり続ける。ＺＶＳ−Ｓ３位相においてはスイッチＳ３及びＳ４が共にオフであり、電流ＩｌがスイッチＳ４及びＳ３の規制容量を充放電し、電圧Ｖ２（図５Ｇ）が出力電圧Ｖｏの値に向かってほぼロスなしに上昇する。ＺＶＳ−Ｓ３位相が十分に長ければ、スイッチＳ３の両端電圧はほぼゼロ電圧になり、スイッチＳ３はロスなしにターンオンできる。しかしながら、ＺＶＳ−Ｓ３位相がどのような長さであってもスイッチＳ３の両端電圧が減少し、スイッチＳ３がターンオンするときに寄生容量（キャパシタンスＣｐ３  ３５及びＣｐ４  ３７）の放電に伴うスイッチングロスも減少を実現できるのである。上記した如く、スイッチＳ３は同期整流器として動作し、省略でき、整流器Ｄ３によって電流を伝送することを許容し、この場合に、図４におけるＳ３へのオン状態に入る時にはＤ３が導通状態に順方向バイアスされることを意味する。
【００５７】
時刻ｔ２おいて、スイッチコントローラ２５はスイッチＳ３をターンオンさせるかまたはスイッチＳ３がない場合整流器Ｄ３が導通をはじめる。時刻ｔ２およびｔ３の間（図４のイン・アウト位相）においては、スイッチＳ１及びＳ３（Ｄ３）がオンであり、インダクタ２１の両端電圧Ｖｌ（図３）は正でありかつＶｉｎ−Ｖｏに等しくかつ電流ＩＬ（図５Ｅ）が（Ｖｉｎ−Ｖｏ）／Ｌにほぼ等しい変化率によって上昇する。
【００５８】
時刻ｔ３において、スイッチコントローラ２５はスイッチＳ１をターンオフさせる。時刻ｔ３およびｔ４の間（図４におけるＺＶＳ−Ｓ２位相）、電流ＩＬはスイッチＳ１およびＳ２の寄生容量を充放電し、電圧Ｖ１（図５Ｆ）はロスなしにゼロボルトに向かって減少する。ＺＶＳ−Ｓ２位相が十分長ければ、スイッチＳ２の両端電圧はほぼゼロになり、スイッチＳ２はロスなしにターンオン出来る。しかしながら、ＺＶＳ−Ｓ２位相がどのような長さであってもそれがスイッチＳ２の両端電圧の減少に帰結すれば、スイッチＳ２がターンオンするときの寄生容量（キャパシタンスＣｐ１  ３１及びＣｐ２  ３３）の放電に伴うスイッチングロスが減少して有利である。
【００５９】
時刻ｔ４において、スイッチコントローラ２５がスイッチＳ２をターンオンさせる。図４のフリーホィール位相である時刻ｔ４及びｔ５の間の期間においてスイッチＳ２及びＳ３（Ｄ３）がオンとなり、出力電圧が負の電圧ＶＬ＝−Ｖｏとしてインダクタ２１の両端に表れる。インダクタ電流ＩＬ（図５Ｅ）は−Ｖｏ／Ｌにほぼ等しい変化率にて減少する。図５Ｅに示した如く、電流ＩＬの大きさは、スイッチＳ３を流れる電流の逆転若しくはＤ３の有限の逆リカバリの故に時刻ｔ５において負となり得る。
【００６０】
時刻ｔ５において、スイッチコントローラ２５はスイッチＳ３をターンオフしもしくは、Ｓ３のない場合、Ｄ３の導通を停止する。時刻ｔ５およびｔ６の間すなわち図４におけるＺＶＳ−Ｓ４位相においては、スイッチＳ２のみがオンとなり、電圧Ｖ１はゼロであり続ける（図５Ｆ）。スイッチＳ３（Ｄ３）およびＳ４が共にオフであるＺＶＳ−Ｓ４位相においては、電流ＩＬの負電流の故にスイッチＳ３（Ｄ３）及びＳ４の制御量の充放電がなされ、電圧Ｖ２（図５Ｇ）はロスなしにゼロに向かって低下する。もしＺＶＳ−Ｓ４が十分長ければスイッチＳ４の両端電圧はほぼゼロになりＳ４はロスなしにターンオンできる。しかしながら、ＺＶＳ−Ｓ４位相がどのような長さであってもスイッチＳ４の両端電圧の低下を招来し、これによってスイッチＳ４がターンオンするときに寄生容量Ｃｐ３  ３５及びＣｐ４  ３７の放電に伴うスイッチングロスの減少を達成することが出来る。
【００６１】
シリコン接合整流器の有限リカバリー時間の故に同期整流器Ｓ３もしくはダイオードＤ３の逆電流がインダクタ２１に蓄えられるエネルギーを生ずる。そして、例えスイッチＳ３がほぼゼロ電流においてターンオフし、若しくはＳ３がない場合にダイオードＤ３がショットキー整流器の如き早いディカバリ時間素子であるとしても、スイッチング素子の寄生容量に伴うエネルギーがインダクタ２１に蓄えられるエネルギーを生じ、これはリサイクルされ次のスイッチング変化におけるスイッチングロスの減少に用いられる。
【００６２】
時刻ｔ６において、スイッチコントローラ２５はスイッチＳ４をターンオンさせる。時刻ｔ６及びｔ７の間すなわち図４におけるクランプ位相においては、スイッチＳ２およびＳ４がオンであり、インダクタ２１の両端電圧ＶＬ（図３）はほぼゼロであり、電流Ｉ（図５Ｅ）はほぼ一定であり、インダクタ２１及びスイッチＳ２及びＳ４におけるＤＣロスが低い限り、電流ＩＬは負である。上記したインダクタを非放散的にクランプする発明を開示する７５０出願に開示した如く、寄生容量及び／もしくは整流器の逆ディカバリーに伴うエネルギーのトラップおよびリサイクルは好ましからざる振動を禁止し、従来の抵抗ダンパーもしくは反振動抵抗におけるようなロスに比して低いロスを達成できる。インダクタをほぼゼロにクランプする一方で電流を巡回させることによってインダクタ内のエネルギーを維持することが次の遷移におけるスイッチングロスを減少するために用いられ得る。図５に示したように、ｔ６及びｔ７の間の期間は電力変換サイクルにおける重要な期間を表し、クランプ位相期間は動作サイクルの非常に僅かな部分に最小化され得もしくは完全になくすことも考えられる。
【００６３】
時刻ｔ７  において、スイッチコントローラ２５はスイッチＳ２をターンオフする。時刻ｔ７及びｔ０＋Ｔの間すなわち図４におけるＺＶＳ−Ｓ１位相においてはスイッチＳ４のみがオンとなり、電圧Ｖ２はほぼゼロに等しい（図５Ｆ）。ＺＶＳ−Ｓ１位相においてはスイッチＳ１及びＳ２が共にオフであり、電流ＩＬが逆電流であり、これがスイッチＳ２及びＳ１の寄生容量を充放電し、電圧Ｖ１（図５Ｆ）がＶｉｎに向かってほぼロスなしに上昇する。もしＺＶＳ−Ｓ１位相が十分長くかつ前のサイクルからインダクタ２１において十分なエネルギーが蓄積されていれば、スイッチＳ１の両端電圧はほぼゼロになり、Ｓ１はロスなしにターンオン出来る。しかしながら、ＺＶＳ−Ｓ１位相がどのような長さであっても、スイッチＳ１の両端電圧の減少を招来し、これによって、スイッチＳ１がターンオンするときに、寄生容量（キャパシタンスＣｐ１  ３１およびＣｐ２  ３３）の放電によるスイッチングロスの減少を得ることが出来る。
【００６４】
時刻ｔ０＋Ｔにおいて、スイッチコントローラ２５はスイッチＳ１をターンオンさせ次の変換動作サイクルが始まる。
【００６５】
図４の制御ロジックに従って動作する図３のコンバータのブーストモード（ＶｉｎがＶｏｕｔよりも低い）における波形が図６Ａ乃至図６Ｉにおいて示されている。図６Ａ乃至図６Ｄに示されるように、４つのスイッチＳ１−Ｓ４のオン及びオフ状態のシーケンスが図４に示される状態シーケンスに対応している。図５のバックモード波形に関して上記した検討は図６の波形にも適用される。これらの２つのモードの間の重要な相違点は、バックモードにおいては、電流ＩＬがイン・アウト位相においてプラス（Ｖｉｎ−Ｖｏ）／Ｌに等しい正の変化率によって増大するのに対して、ブーストモードにおいては、電流ＩＬがイン・アウト位相においてマイナス（Ｖｏ−Ｖｉｎ）／Ｌに等しい負の変化率によって減少することである。バックモード動作においては、同期整流スイッチＳ３が二端子整流器に置換され得る。
【００６６】
改良されたバック・ブーストコンバータの１つの特徴は、装置の最大定格動作パワーレベル（全負荷動作）を含む動作負荷レベルの範囲に亘ってインダクタ内の電流の逆転であり、この電流の逆転の利用がＺＶＳ−Ｓ１およびＺＶＳ−Ｓ４位相におけるスイッチＳ１およびＳ４のＺＶＳを実現するのである。図２に示したようなコンバータの従来例のバック・ブーストコンバータは全負荷を含む負荷範囲に亘ってインダクタ内の電流は連続している。かかるコンバータは大なる負荷の時はＺＶＳ−Ｓ２及び  ＺＶＳ−Ｓ４位相を組み入れることは出来るが、かかる負荷においてはＺＶＳ−Ｓ１位相及び  ＺＶＳ−Ｓ４位相を組み入れることは出来ない。ヒートロスが動作温度を上昇させ回路部品の信頼性を損なうので、コンバータが全負荷を含む上昇した負荷で動作する場合ロスの低減は重要である。よって全負荷を含む上昇負荷の場合のＺＶＳ−Ｓ１及び  ＺＶＳ−Ｓ４位相の存在は重要である。
【００６７】
スイッチのタイミングについてある変形を加えることが可能である。スイッチとしてＭＯＳＦＥＴを用いるとする。図５及び６に示されたようにスイッチＳ４が時刻ｔ６においてターンオンし、この時刻においてはＳ４の電圧はゼロに放電されている。この時点におけるターンオンはＳ４におけるスイッチングロスを除去しかつダイオードＤ４をクランプ位相の時にバイパスするので高い動作効率を達成し、これによって、導通ロスを低減する。（この場合、スイッチＳ１−Ｓ４がオンの時これに伴うダイオードＤ１−Ｄ４の両端電圧降下よりもこれらのスイッチの電圧降下が少ないようにスイッチＳ１−Ｓ４が選択されている。）しかしながら、スイッチＳ４は時刻ｔ５の後であって時刻ｔ＋ｔｘより前であり電流ＩＬが正になるときいつでもターンオンできる。この場合時刻ｔ５の後であってスイッチＳ３及びＳ４が共にオフである時に有限の遅延時間が与えられる。時刻ｔ６以外の時刻においてスイッチＳ４をターンオンさせることはスイッチングロスの増大やダイオードＤ４の導通ロスを増大するものの、このコンバータはなお高い性能を達成する。同様に、スイッチＳ１及びＳ２が共にオフである時刻ｔ７の後にある有限の遅延時間が与えられている限り、時刻ｔ７の後であって好ましくはＴ＋ｔｘの前であって電流ＩＬは正であるときには、いつでもターンオンされ得る。同様に、スイッチＳ２は、スイッチＳ１及びＳ２が共にオフである時刻ｔ３の後においてある有限の遅延時間が与えられれば、時刻ｔ３の後であって時刻ｔｙの前のいつでもターンオンされ得る。また、スイッチＳ３が存在する場合このスイッチは、スイッチＳ３及びＳ４が共にオフである時刻ｔ１の後においてある遅延時間が与えられれば、時刻ｔ１の後であって好ましくは時刻ｔｙの前のいつでもターンオンされ得る。
【００６８】
典型的な応用において、上記したコンバータアーキテクチャは、入力電圧Ｖｉｎが出力電圧Ｖｏを上回ったり下回ったりする範囲に亘って変動するように該出力電圧Ｖｏ＝Ｖｏｕｔの固定電圧を供給することが要求される。出力電圧制御に必要とされる最小限の要件に加えて種々の自由度（入力位相、イン・アウト位相及びクランプ位相の長さを含めて）を全体のタイミングアーキテクチャに取り込むという限度において更なる自由度があり得るしまた図４に示したシーケンスを用いてスイッチ状態のシーケンスを維持する別な制御形態もあり得る。１つの例が図７Ａ乃至７Ｃ、図８Ａ乃至８Ｃ及び図９Ａ乃至９Ｃを参照して概念的に説明される。上記した図の各々の組は、図３の理想化されたコンバータにおけるインダクタ電流ＩＬ、コンバータ入力電流Ｉｉｎ及びコンバータ出力電流Ｉｏｕｔの波形を示している。ここで言う理想化とは、スイッチＳ１乃至Ｓ４を含む回路要素が全て理想的であって、回路内には遷移キャパシタンス、インダクタンス若しくは抵抗が存在しないことを意味する。かかる回路においては、上記した４つのＺＶＳ位相は無視される。これらの図の組において、時間Ｔ１は図４の入力位相に対応し、時間Ｔ２は図４のイン・アウト位相に対応し、時間Ｔ３は図４のフリーホィール位相に対応し、時間Ｔ４は図４のクランプ位相に対応している。上記した如く、コンバータの負荷５は出力電圧ＶｏをほぼＤＣ値に平滑化するに十分なフィルタリングキャパシタンス（図示せず）を含むものと仮定する。
【００６９】
図７Ａ、７Ｂ及び７Ｃは、Ｖｉｎ乃至Ｖｏが負荷の固定値であるＶｏｕｔにほぼ等しい安定状態波形を示している。ＶｉｎがほぼＶｏに等しいときは、平均入力電流および平均出力電流は互いにほぼ等しい。このことは、Ｉｉｎ波形における領域Ａ１＋Ａ２はＩｏｕｔ波形における領域Ａ１＋Ａ３にほぼ等しく、Ｔ１がＴ３にほぼ等しいことを要求する。これらの条件の伴えば、Ｉｉｎ及びＩｏｕｔの平均値は共に等しい。ここで、イン・アウト位相における電流の傾斜はゼロであり電流Ｉｉｎ及びＩｏｕｔのピーク値はそれぞれＩｉｎｐおよびＩｏｕｔｐである。
【００７０】
ここで入力電圧が低下してＶｉｎがＶｏｕｔを下回ったと仮定する。もし相対的絶対的スイッチングタイミングが図７において示されたものと同じであるとすると、Ｖｏの安定値はこの新しい低下したＶｉｎに等しくなるように低下し、負荷に供給される電力は従って低下する。よって、Ｖｉｎ＞Ｖｏｕｔを伴って所望のＶｏｕｔに出力電圧Ｖｏを維持するために、図８Ａ乃至８Ｃに示された相対的スイッチングタイミングが用いられる。図８においては、入力位相期間Ｔ１′は図７の対応する期間Ｔ１に対して増大している。一方、イン・アウト位相の時間は変動なく（期間Ｔ２′＝Ｔ２）、トータル期間Ｔも変化していない。このような状態のもとで図８Ｃに示された出力電流の平均値は、図８Ｃの領域Ａ２′＋Ａ３′の合計が図７Ｃの領域Ａ２＋Ａ３の合計に等しい限り図７Ｃの例における電流値に等しい。かかる要件は、以下の場合にのみ達成される。すなわち、出力電流Ｉｏ（図８Ｃ）が図７Ｃに示されたＩｏのピーク値であるＩｏｕｔｐに等しい時点である時刻ｔ′（図８Ｃ）がイン・アウト位相の第２の半分の間に生ずる場合である。このような状態において、領域Ａ３′は領域Ａ３よりも小さく、領域Ａ２′は領域Ａ２よりも大である。Ｔ１が増大すれば、時刻ｔ′は更に外れ、Ｔ１′＞Ｔ１の値において出力電圧の平均および出力電流の平均は図７のものと同じである。
【００７１】
以下において、図８の説明と同様な説明を成す。もし、入力電圧Ｖｉｎが出力電圧Ｖｏの所望値を超えた場合、該出力電圧は入力位相の期間を減少することによって一定値Ｖｏｕｔに維持され得る。このことは図９Ａ乃至９Ｃにおいて示されている。図９Ｃにおける領域Ａ２″＋Ａ３″を図７Ｃにおける領域Ａ１＋Ａ３に等しくするべくイン・アウト位相の期間Ｔ１″が減少せしめられて、Ｉｏ（図９Ｃ）の値がイン・アウト位相の二番目の半分前の時刻ｔ２″においてＩｏｕｔｐに等しくなり、領域Ａ２″のＡ２に対する減少がＡ３に対する領域Ａ″′の増加によって保障されている。
【００７２】
かかるコンバータにおける入力電圧及び負荷の変動に伴う出力電圧の制御のために用いられる制御変数は入力位相の期間Ｔ１；イン・アウト位相の期間Ｔ２；及びクランプ位相の期間Ｔ４が含まれる。フリーホィール位相の期間Ｔ３は独立の変数ではなく期間Ｔ１およびＴ２に依存している。非理想的コンバータにおいては、一般的に、軽負荷動作の場合を除いてコンバータが電力を処理しないデッドタイムであるクランプ位相Ｔ４を出来るだけ短く維持することが有利である。更に入力電圧Ｖｉｎが出力電圧Ｖｏｕｔの値に近づくにつれて、コンバータ動作周波数（減少させることすなわち動作周期Ｔを増大させることが有利である。）なんとなれば、そのようにすることが非理想的コンバータにおけるロスを減少するからである。特に、Ｖｉｎ及びＶｏｕｔの差がインダクタ２１及びスイッチング素子２２及び２６のＤＣ抵抗になる場合は、スイッチングが低い周波数になされ、インダクタ２１を経た入力から出力への電力伝送において低いスイッチングロスもしくはＡＣ巻き線またはコアのロス及び低い入力及び出力リップル電流に帰結する。これらの原理を用いて図７、８及び９に示された制御形態が更に改良され得る。
【００７３】
かかる改善された制御形態は図１乃至１４によって示されている。これらの図においては、図３の理想的コンバータにおけるインダクタ電流ＩＬが示されている。ここで、理想的コンバータは図７、８及び９の例において用いられたと同様な意味を有し、ＺＶＳ期間は無視されている。これらの各図においては、コンバータが平均負荷電流Ｉｏａｖｇの同じ値において同じ出力電圧Ｖｏ＝Ｖｏｕｔを伝送する。また、入力位相Ｔ１及びイン・アウト位相Ｔ２の期間は（異なる）値にセットされて、出力電圧をＶｏｕｔに維持する。また、クランプ位相に伴うデッドタイムはフリーホィール位相の終わった後すぐに新しい動作サイクルを開始することによって最小化される。図１０及び１１は入力電圧Ｖｉｎが固定値Ｖ１に等しい場合である。ここで、Ｖ１はＶｏｕｔよりも小さくかつこの値に近い。図１２、１３及び１４は入力電圧Ｖｉｎが固定値Ｖ２に等しい場合である。ここでＶ２はＶｏｕｔの値より小さくかつかなり異なる値である。
【００７４】
図１０及び１１の波形におけるイン・アウト位相においては入力及び出力電圧が互いに近いので、インダクタ電流の傾斜が小さい。同じ平均出力電流を達成するために、入力位相の長さ（図１０におけるＴ１ａ、図１１におけるＴ１ｂ）及びイン・アウト位相の長さ（図１０のＴ２ａ、図１１のＴ２ｂ）は図１１において図１０におけるよりも長く設定される。このことによって、図１１の波形におけるイン・アウト位相におけるインダクタ電流ＩＬのピークツーピークがより大きくなり、より低い動作周波数に帰結する。上記した如く、より低い動作周波数はスイッチングロスおよびインダクタにおけるコアロスを低減するので有利である。
【００７５】
入力及び出力電圧が大きく異なる場合、図１２、１３及び１４に示すように、イン・アウト位相におけるインダクタ電流が大きなスロープを呈する。これらの図に示したように、出力電流及び電力の平均値が同じ場合、イン・アウト輸送の期間が増大して出力電流のピーク値及びｒｍｓ値が大きく増大する。これによって、非理想的要素におけるＡＣコアロス及びｒｍｓロスが共に増大する。
【００７６】
図１０乃至１４の波形は、ＶｉｎがほぼＶｏｕｔに等しいときはイン・アウト位相の長さを増大することが望ましいことを示している。逆にＶｉｎ及びＶｏｕｔが互いに異なる場合は、イン・アウト位相の期間を減少させ得る。このことは以下の３つの要素を含む好ましい制御態様を提供する。すなわち１つの要素（１）は、軽負荷の場合を除きフリーホィール位相の終了の直後に新しい動作サイクルを開始することによってクランプ位相の期間を最小化することができ、これによって長いフリーホィール位相が最大動作周波数を制限するので、望ましいのである。第２の要素（２）は、イン・アウト位相の期間Ｔ２がＶｉｎおよびＶｏｕｔの間の差に逆比例して変動することである。すなわち、Ｔ２は（Ｖｉｎ−Ｖｏｕｔ）の絶対値の増大につれて減少し、Ｔ２が（Ｖｉｎ−Ｖｏｕｔ）の絶対値がゼロに近づくにつれて増大するのである。但し、イン・アウト位相の最大期間は最小動作周波数を制限するように成される。次に、要素（３）においては、入力位相の期間Ｔ１が負荷電流に比例して変化しかつ入力電圧に反比例して変化する。基本的制御変数として変化することである。
【００７７】
ある入力電圧及び出力電圧において、上記した制御態様は負荷の減少につれてコンバータ動作周波数が増大する結果となる。コンバータの動作周波数の最大値を制限するために制御形態は第４の要素を加えることによって更に改良される。すなわち、第４の要素（４）においては、コンバータ動作期間について下限値が設定されるか、または動作周波数について上限値が設定される。実際上、前のコンバータ動作期間の開始から所定最短期間Ｔｍｉｎが経過するまでは新しいコンバータ動作サイクルの開始を禁止することによって成される。この「周波数ストップ」の効果によって動作期間がＴｍｉｎ以下に減少する値に負荷が減少するにつれてコンバータ動作サイクル内の「デットタイム」の形態にて増大する（クランプ期間が増大する形態となる）。
【００７８】
最後に、該制御形態は第５の要素を加えることによって更に改善され得る。すなわち、第５の要素（５）においては、コンバータ動作周波数に下限値を設けるかまたは動作期間に上限値を設ける。この「期間ストップ」の降下は入力電圧が所望の出力電圧に近づく「退化」期間における長い期間のかつ低周波高調波成分の生成を避けることである。
【００７９】
図１５及び１６は改良型のバック・ブーストコンバータ４０を示しており、このコンバータにおいてはスイッチコントローラが、以下に述べる如く、「５要素」制御形態によってスイッチを動作せしめる。図１６においては、バック・ブーストコンバータ４０がＭＯＳＦＥＴスイッチＳ１  ４２、Ｓ２  ４４、Ｓ３  ４６及びＳ４  ４８を含んでいる。これらのＭＯＳＦＥＴスイッチは、図４におけるダイオードＤ１  ３２、Ｄ２  ３４、Ｄ３  ３６及びＤ４  ３８と同じ機能及び極性を有する同様な真性ボディーダイオードを含むものの図示していない。バック・ブーストコンバータ４０は更に、スイッチ制御回路４１（以下に述べる）、インダクタ４３を含んでいる。インダクタ４３はインダクタンスＬ及び平均等価直列抵抗Ｒ１  ５９を含んでいる。Ｖｉｎの値を有する入力抵抗６はコンバータ４０の入力に接続されている。よって電力がコンバータ４０によって負荷後に供給される。この負荷は、理想的キャパシタ４５及び等価直列抵抗Ｒｅｓｒ  ４７及び負荷抵抗４９（Ｒｌｏａｄ）によって示されるフィルタコンデンサを含んでいる。アクティブ整流回路６０、６２は、各々、入力電圧Ｖ１ａ及びＶ１ｂによって制御されるスイッチ６４、６５を含んでいる。なお、これらのアクティブ整流回路は本願と同じ譲受人に譲渡された「Ｉｎｔｅｇｒａｔｅｄ  Ａｃｔｉｖｅ  Ｒｅｃｔｉｆｉｅｒ」と題する米国特許出願第０９／４９９，８２２号に開示されたものと同じタイプであり得る。スイッチＳ１  ４２のゲート駆動回路はバッファ６１、ダイオード７０、７２及び抵抗Ｒｕ  ７４からなっている。スイッチＳ２  ４４のゲート駆動回路はバッファ６３、ダイオード７１、７３及び抵抗Ｒｆ  ７５からなっている。以下に述べるように、抵抗Ｒｍｉｎ  ６６、Ｒｉｎ６７、Ｒｏｕｔ  ６８及びＲｖ１  ６９はスイッチコントローラ４１の端子に接続されている。既に述べたように、該制御回路はまた、スイッチＳ１乃至Ｓ４、ダイオードＤ１乃至Ｄ４及びインダクタ２１の寄生容量であって図４の回路に関して既に説明したＣＰ１  ３１、Ｃｐ２  ３３、Ｃｐ３  ３５及びＣｐ４  ３７に近似した寄生容量を含んでいる。図１６は、スイッチコントローラ４１を示す回路図である。図１５の回路の動作は図４、１５及び１６を参照して説明される。
【００８０】
図１６において、スイッチコントローラ４１は３つのタイマーＭ１、Ｍ２及びＭ３を含んでいる。これらのタイマーのタイミング値は１またはそれ以上の電流に依存している。タイマーＭ１は電流Ｉ１をダイオードＤ５、Ｄ６、Ｄ７及びＤ８からなるダイオードブリッジから受ける。電流Ｉ１は２つの電流の合計に等しい値を有する端方向電流である。これらの２つの電流の一方はダイオードブリッジから供給される電流であってその大きさはダイオードブリッジの入力に流入する双方向電流Ｉｂの絶対値に等しい。また、他方の電流は電流コンバータＦ３によって供給される端方向電流である。電流Ｉｂは電流コンバータＦ１ｂ及びＦ２ａによって供給される２つの電流の間の差に等しい。各電流−電流コンバータはその入力端子間に流れる電流に比例する出力電流を供給する。図１５及び１６において、電流−電流コンバータＦ１ｂによって供給される電流はスイッチコントローラのＶｉｎ入力端子５５に供給される電流に比例している。この電流はコンバータ入力電圧Ｖｉｎに比例する一方抵抗Ｒｉｎ  ６７の値に反比例する。電流−電流コンバータＦ２ａに供給される電流はスイッチコントローラのＶｏｕｔ入力端子５４に供給される電流に比例している。この電流はコンバータ出力電圧Ｖｏｕｔに比例しかつ抵抗Ｒｏｕｔ  ６８の値に逆比例している。電流−電流コンバータＦ３に供給される電流はスイッチコントローラのＭ×Ｐ入力端子５６に供給される電流に比例している。この電流は入力電圧Ｖｉｎに比例する一方抵抗Ｒｍｉｎ  ６６の値に反比例している。同様に、電流−電流コンバータＦ１ａに供給される電流はコンバータ入力電圧Ｖｉｎに比例し、電流−電流コンバータＦ２ｂに供給される電流Ｉ３はコンバータ出力電圧Ｖｏｕｔに比例している。よって、図示された極性のもとで、電流Ｉ１、Ｉ２及びＩ３は以下の式によって表すことが出来る。
すなわち、
（１）    Ｉ１＝Ｋ１＊ａｂｓ（Ｖｉｎ−Ｖｏｕｔ）＋Ｋ２＊Ｖｉｎ
（２）    Ｉ２＝Ｋ３＊Ｖｉｎ
（３）    Ｉ３＝Ｋ４＊Ｖｏｕｔ
ここで、“ａｂｓ”は絶対値を意味し、Ｋ１、Ｋ２、Ｋ３及びＫ４は電流−電流コンバータＦ１ａ、Ｆ１ｂ、Ｆ２ａ、Ｆ２ｂ及びＦ３の一定ゲイン及び抵抗値Ｒｉｎ、Ｒｏｕｔ及びＲｍｉｎに依存する定数である。
【００８１】
図１６において示しているように、タイマーＭ１、Ｍ２、Ｍ３の各々は論理的に制御されるスイッチ（ＣＰ１、ＣＰ２及びＣＰ３）を含んでいる。論理制御スイッチの各々は、タイミングコンデンサＣ１、Ｃ２及びＣ３に接続された出力スイッチ８０、８２、８４を含んでいる。論理制御スイッチの出力スイッチは、論理制御スイッチの  入力端子が論理ハイに制御されている時閉成してそのコンデンサが放電される。また、論理制御スイッチの入力端子が論理ローに駆動されている時は、論理制御スイッチの出力スイッチが開放される。例えば、コンデンサＣ１に接続されている論理制御スイッチＣＰ１の出力スイッチ８０は、セットリセットフリップフロップＳＲ１のＱ出力が論理ハイに設定されている時は閉成されてＣ１が放電する。またＲ１のＱ出力が論理ローに設定されている時は該出力スイッチが開放される。論理制御スイッチＣＰ２及びＣＰ３の出力スイッチ８２、８４は、セットリセットフリップフロップＳＲ２及びアンドゲートＵ８の出力における論理状態によって同様に制御される。タイマーＭ１、Ｍ２及びＭ３の各々は、また、遅延回路ＤＣ１、ＤＣ２及びＤＣ３を含んでいる。これらの遅延回路はタイマー比較器ＴＣ１、ＴＣ２及びＴＣ３における伝播遅延を考慮して設けられ、かつ全ての状態においてタイミングコンデンサが適当に放電されることを確実にする。
【００８２】
図１７は、入力電圧を５５ＶＤＣとし出力電圧を５４．５ＶＤＣとし負荷抵抗４９の値をＲｌｏａｄを１０Ω（コンバータが２９７ワットの出力電力を供給する）として安定状態で動作する図１５のコンバータの動作波形のシミュレーションを示している。ＭＯＳＦＥＴスイッチＳ１  ４２、Ｓ２  ４４、Ｓ３  ４６及びＳ４  ４８は各々、３０ｍｍΩ／１００Ｖ、６０  ｍｍΩ／１００Ｖ、１０  ｍｍΩ／６０Ｖ及び２０  ｍｍΩ／６０Ｖ  とする。
また、インダクタ４３の値Ｌは１マイクロヘンリーとし等価直列抵抗５９の値Ｒ１は０．０３６Ωとする。また、出力フィルタコンデンサはキャパシタンス４５としてＣｏｕｔ＝２２マイクロファラッドおよび等価直列抵抗４７値Ｒｅｓｒ＝１ｍｍΩを有するものとする。また、抵抗Ｒｉｎ、Ｒｏｕｔ及びＲｍｉｎは、各々、５０ＫΩ、５０ＫΩ及び２０００ＫΩとする。また、電流−電流コンバータＦ１ａ、Ｆ１ｂ、Ｆ２ｌ、Ｆ２ｂ及びＦ３のゲインは、各々、１、１、１、１／２及び１とする。更に、キャパシタＣ１、Ｃ２及びＣ３は各々５０ｐＦとする。誤差アンプＡ１の非反転入力は１．２５Ｖ基準電圧源に接続されている。また、５３．７５ＫΩ及び１．２５ＫΩをそれぞれ有する抵抗Ｒｖ１    ６９及びＲｖ２  ７７は、各々、スイッチコントローラ４１のＦＢ入力端子５８を経てコンバータの出力電圧の一部をアンプＡ１の反転入力に供給する。２０ピコファラッドＩＣコンデンサがアンプＡ１の出力と反転入力とを接続している。アンプＡ１は１００のオープンループゲインを有しかつ非常に広い帯域を有する。抵抗Ｒｖ１及びＲｖ２からなる分圧器及びアンプＡ１はコンバータの出力電圧を制御する閉じた負帰還ループの一部を形成する。アンプＡ１の出力に供給される電圧Ｖｅｒｒは自動的に調整して入力電圧及び負荷が変化するに応じてコンバータ出力電圧を維持する。
【００８３】
図１５、１６及び１７において、時刻ｔ＝ｔ０の時、スイッチＳ１及びＳ４は共にオンであり、コンバータ動作サイクルにおける入力位相において電流ＩＬがインダクタＬ１において上昇する。この期間において、フリップフロップＳＲ１及びＳＲ２のＱ出力はローであり、出力スイッチ８０、８２は開放され、コンデンサＣ１及びＣ２が電流Ｉ１及びＩ２によって各々充電され、フリップフロップＳＲ３及びＳＲ４の出力がハイであってスイッチＳ４及びＳ１を活性化し、スイッチＳ２を不活性化する。これはバッファＢ２及びＢ１によってなされ、これらのバッファはスイッチコントローラ端子Ｑ１  ５１及びＱ４  ５４及び追加ゲートインターフェース及びゲート複合回路を介して駆動信号をスイッチＳ４、Ｓ１及びＳ２のゲートに供給する。この期間において、アンドゲートＵ８の出力において生ずる電圧Ｖｓｔがローであり、これによって、出力スイッチ８４が開放され、コンデンサＣ３の充電を可能にする。コンバータが安定状態で動作している時、アンプＡ１の出力に生ずる誤差電圧Ｖｅｒｒが平均値Ｖｅｒｒ１の近傍で調整されてコンバータ出力電圧が５４．５ＶＤＣに維持されるに十分である。時刻ｔ＝ｔ１の時、コンデンサＣ２の両端電圧はＶｅｒｒ１に等しくなるように上昇し、比較器ＴＣ２の出力がハイになる。遅延回路ＤＣ２によってシミュレーションされる１０ナノ秒の僅かな時間の後に、比較器ＴＣ２の高出力がフリップフロップＳＲ２のＳ入力に供給されてこれをセットしてコンデンサＣ２を放電し、更にフリップフロップＳＲ３のＲ入力に供給されてこれをリセットしてバッファＢ２の出力をローとして端子Ｑ４を介してスイッチＳ４をターンオフせしめる。
【００８４】
入力位相において、スイッチＳ３の両端電圧の極性がアクティブ整流回路６０のスイッチ６４をオフとしアクティブ整流回路６２のスイッチ６５をオンとしスイッチＳ３のオフ状態を維持する。図１７において、時刻ｔ１及びｔ２の間、スイッチＳ４の両端電圧が上昇し、時刻ｔ２において、スイッチＳ３の両端電圧がゼロを通過してその極性が変化する。アクティブ整流回路６０、６２はＳ３の両端電圧の極性変化を検知して時刻ｔ２の直後にＳ３のゲートに駆動電圧を供給してこれをターンオンせしめる。
【００８５】
時刻ｔ２及びｔ３の間すなわちイン・アウト位相の間、スイッチＳ１及びＳ３はオンであり、スイッチＳ２及びＳ４はオフである。ＶｉｎがＶｏｕｔに非常に近い故、電流Ｉ１は比較的小さく（式（１）参照）、イン・アウト位相の期間が、図１７からも分かるように比較的長い。時刻ｔ３の直前において、コンデンサＣ１の両端電圧は上昇してＶｅｆｆ１に達し、比較器ＴＣ１の出力がハイとなる。遅延回路ＤＣ１によってシュミレーションされた如く１０ナノ秒の短い時間の後に比較器ＴＣ１のハイ出力はフリップフロップＳＲ１のＳ入力に供給されて、これをセットしてコンデンサＣ１の放電をなし、フリップフロップＳＲ４のＲ入力にも供給されてこれをリセットしてバッファＢ１の出力をローとして、これがＱ１端子の電圧ローにする。端子Ｑ１の電圧がローになると、バッファ６１の出力がローとなり、バッファ６３の出力がハイとなる。そうすると、スイッチＳ１のゲートの電圧がバッファ６１及びダイオード７２を介してローとなり、このゲート電圧がその閾値を比較的速やかに通過することになり、これによってＳ１が時刻ｔ３においてターンオフする。一方、スイッチＳ２のターンオンは抵抗Ｒｆ７５（３０Ωの値）の故にスイッチＳ１のターンオフに対して遅延せしめられ、これはスイッチＳ２のゲート容量（図示せず）と共にＳ２のゲート電圧の上昇を緩やかにして時刻ｔ４においてターンオンせしめる。抵抗Ｒｆ７５の値は適当に選択されてスイッチＳ２の両端電圧Ｖ１が時刻ｔ３及びｔ４の間（ＺＶＳＳ２位相）において電流ＩＬの正の電流によってほぼゼロボルトにまで放電される。
【００８６】
時刻ｔ４及びｔ５の間すなわちフリーホィール位相において、スイッチＳ２及びＳ３  がオンであり、電流ＩＬがインダクタ４３において減少する。時刻ｔ５の直前において、スイッチＳ３の電流がゼロをよぎり、負になり、Ｓ３の両端電圧が逆転してアクティブ整流器６０、６２がＳ３のゲートを放電して時刻ｔ５においてこれをターンオフする。時刻ｔ５につづくＺＶＳ  Ｓ４位相において、電流ＩＬの逆流がスイッチＳ４の両端電圧Ｖ２を放電してゼロに向かわしめる。電圧Ｖ２はスイッチコントローラ４１の端子Ｑ４ｓを介して比較器ＴＣ４の反転入力に供給される。比較器ＴＣ４の非反転入力は５ボルト基準電圧に接続されている。電圧Ｖ２がこの５ボルトを下回った時比較器ＴＣ４の出力がハイとなり単安定パルス発生器ＭＭ１をトリガーしてそのＱ出力において単一の１５ナノ秒パルスを生成する。これによって、フリップフロップＳＲ３のＱ出力をハイ状態にセットする。そしてバッファＢ及び端子Ｑ４を介してＳ４のゲートに信号を供給してこのスイッチＳ４を僅かな時間の後すなわち時刻ｔ６においてターンオンする。比較器ＴＣ４の出力がハイになったとき、アンドゲートＵ８の第１入力８６を活性化する。もし、比較器ＴＣ４の出力がハイになったときにアンドゲートＵ８の第２入力８８がハイであるならばアンドゲートＵ８の出力がＴＣ４のハイと殆んど同じ時刻にハイとなりフリップフロップＳＲ２及びＳＲ１をリセットし、フリップフロップＳＲ４をセットしてバッファＢ１の端子Ｑ１５１の出力電圧をハイとする。Ｂ１のハイ出力はバッファ６３及びダイオード７３を介して比較的速やかに時刻ｔ７においてスイッチＳ２をターンオフさせる。スイッチＳ１のターンオンは、抵抗Ｒｕ７４（８Ωの値）によってスイッチＳ２のターンオフに比して遅延せしめられる。この抵抗Ｒｕ７４はＳ１のゲート容量と共に作用してＳ１のゲートにおける電圧上昇を遅延せしめてそのターンオンを時刻ｔ０＋Ｔにおいて成さしめる。抵抗Ｒｕ７４の値はスイッチＳ１の両端電圧が電流ＩＬの逆流によって時刻ｔ７及びｔ０＋Ｔ（ＺＶＳＳ１位相）においてほぼゼロボルトに放電するように選択される。スイッチＳ１のターンオンは上記した如く次の動作サイクルを開始する。
【００８７】
既に述べた如く、コンバータ動作周波数は入力電圧の上昇と共に、入力電圧及び出力電圧の差の増大と共にかつ負荷の減少と共に増大する。タイマーＭ３は動作期間に上限値を設定することによってコンバータの最大動作周波数を制限する。上記した如く、アンドゲートＵ８の出力がハイになるごとに、タイミングコンデンサＣ１、Ｃ２及びＣ３の両端出力スイッチ８０、８２、８４が開放され、これらのコンデンサが充電を開始する。図１７の例におけるが如く、Ｉ３がＩに対して十分大であれば、コンデンサＣ３は５ボルトまで充電し、アンドゲートＵ８の第２入力は、アンドゲートＵ８の第１入力がハイに駆動される時点より前（時刻ｔ６）より前において、遅延回路ＤＣ３及び比較器ＴＣ３を経てハイに駆動される。このような状態において、時刻ｔ６及びｔ７の間のクランプ位相は回路伝播遅延及びスイッチＳ４及びＳ２のゲート閾値電圧に対してゲート容量が充放電されるに必要な時間の相対値によって定まる非常に短い期間を有することになる。しかしながら、アンドゲートＵ８の第１入力がタイマーＭ３のタイムアウト（すなわちＤＣ３の出力がハイとなる）より前に活性化されれば、アンドゲートＵ８の出力がハイ状態に移行することがＤＣ３はハイになるまで遅延せしめられる。このことによって、ＴＣ４の出力のハイになることに応じてスイッチＳ４がターンオンする時刻ｔ６とスイッチＳ２がターンオフする時刻ｔ７との間の増大した遅延を招来する。還元すれば、クランプ位相が動作期間が最小値を下回ることを防止する手段が電流Ｉ３に応答するタイマーＭ３によって設定される故増大するのである。
【００８８】
上記したことから明らかなように、電流Ｉ１及びタイマーＭ１がスイッチＳ１がオンである時間長を設定し、電流Ｉ２及びタイマーＭ２がスイッチＳ４がオンである時間を設定し、電流Ｉ３及びタイマーＭ３がコンバータの最小動作期間を設定することが分かる。入力位相はスイッチＳ４及びＳ１が共にオンである時間（タイマーＭ２）にほぼ対応し、イン・アウト位相はスイッチＳ１がオンであってＳ４がオフである時間（タイマーＭ１−タイマーＭ２）にほぼ対応する。上記した式（１）、（２）及び（３）に関して、電流Ｉ２がＶｉｎに比例して変化し従ってタイマーＭ２の時間がＶｉｎに対して逆に変化することが分かる。同様に、タイマーＭ１の時間は（Ｖｉｎ−Ｖｏｕｔ）の絶対値が減少すると増大し、（Ｖｉｎ−Ｖｏｕｔ）の絶対値が増大すると減少することが分かる。また、比較器ＴＣ１及びＴＣ２の反転入力における閾値電圧が誤差アンプＡ１の出力Ｖｅｒｒであると言うことから、タイマーＭ１及びＭ２の期間がまた出力電圧に適用される負荷の変化に応じて変化することが分かる。よって、タイマーＭ１及びＭ２の時間は負荷の増大に応じて出力電圧が設定値以下になる時に増大する。この設定値はアンプＡ１の非反転入力に接続された１．２５ＶＤＣ基準電圧減及び電圧器抵抗６９、７７の値によって定められる。また、タイマーＭ１及びＭ２の期間は負荷の減少に応じて出力電圧が該設定値より増大する時に減少する。最小動作期間は設定するタイマーを用いるかかる制御形態は上記した制御形態における５つの要素に応じている。コンバータ出力電圧Ｖｏｕｔが一定の場合、タイマーＭ３の時間はほぼ一定であり、これは電流Ｉ３がＶｏｕｔに比例すると言う事実による。
【００８９】
図１８乃至２２は異なる動作状態における図１５及び１６に示したコンバータのシュミレーションした波形を示している。全ての成分の値は上記したものと同じであり、全ての場合において、出力電圧は５４．５ＶＤＣである。図１８及び１９は各々、Ｖｉｎ＝７５ＶＤＣ及びＶｉｎ＝３５ＶＤＣの場合の動作波形を示しており、各々Ｉｌｏａｄ＝１０Ωである（出力電力は２９７Ｗである）。図２０、２１、２２は、各々、Ｖｉｎ＝５５ＶＤＣ、Ｖｉｎ＝７５ＶＤＣ及びＶｉｎ＝３５ＶＤＣの場合の動作波形を示しており、抵抗Ｒｌｏａｄ＝１００Ωであり出力電圧は２９．７Ｗに等しい。図７乃至１９におけるコンバータの動作期間は、各々、ほぼ２．０、０．６及び１．２μ秒である。図２０乃至２２における動作コンバータ動作期間は等しく、ほぼ０．５２μ秒である。
【００９０】
図１７、１８及び１９は、コンバータが比較的高い出力電力を伝送する場合について以下の場合を示している。すなわち、
（１）図１７に示した如く、入力電圧が出力電圧に近い場合、コンバータ動作期間は増大し（２μ秒）電力が入力から出力に直接に搬送されるイン・アウト位相は該動作期間の大部分を構成する。
【００９１】
（２）コンバータ動作期間は入力電圧と出力電圧の差が増大するにつれて減少する（図１７、１９）。
【００９２】
（３）イン・アウト位相は、ＶｉｎがＶｏｕｔよりも小さくてコンバータがブーストモードにて動作する時（図１９）は、トータルのコンバータ動作期間の比較的大なる部分を構成し、ＶｏｕｔがＶｉｎよりも小さくてコンバータがバックモードにて動作するとき（図１８）は、トータルのコンバータ動作期間の比較的小なる部分を構成する。
【００９３】
（４）全ての場合において、クランプ位相は、最小化される。なんとなれば、コンバータの動作期間がＭ１及びＭ２タイマーによってかつフリーホィール位相の自動制御長さによって設定されてＭ３タイマーによって設定される最小動作期間よりも常に長いからである。
【００９４】
図２０乃至２２において、コンバータは比較的小なる出力電力を供給し、これらの図において、タイマーＭ３の動作期間に対する影響が示されている。全ての場合において、コンバータの動作期間は０．５２μ秒に固定され、全ての場合においてクランプ位相がコンバータ動作期間の重要な部分となっている。全ての図面において、入力位相の開始からフリーホィール位相の終了までの電流ＩＬの上昇及び下降を含む期間は各図においてほぼ時間長Ｔｐとして示されており、これは最小動作期間Ｔｍｉｎの僅かな部分である。
【００９５】
上記したバック・ブーストコンバータは電力密度、効率及び低ノイズにおいて高いレベルを達成する。また、各スイッチタイミングにおいてゼロ電圧スイッチングがなされる故、スイッチングロス及びスイッチ導通ロスが殆んど除去されて高い周波数動作を可能とし、従って効率を害することなく、より高い電力密度を達成することが出来る。インダクタ４３は比較的小さいインダクタンスであり平均電流に対するｒｍｓの好ましい比及びＤＣ成分に対してスイッチング周波数の電流の高調波成分の低振幅によって小さくすることが出来る。特に図１７からも明らかなように、入力電圧が出力電圧に近い場合、インダクタ電流がほぼ一定であり動作サイクルの殆んどの間平均負荷電流に等しい。また、電流の高周波高調波成分の比較的低い振幅は不連続モードによって動作する通常のバックもしくはブーストコンバータに比して表皮及び近接効果によるインダクタ巻き線ロスを極めて低くすることが出来る。同様の理由で、インダクタコアにおけるＡＣ磁束によるコアロスの極めて低くすることが出来る。入力電圧が出力電圧を上回ったり下回ったりするにつれてインダクタロスが増大するが、それらは最大対最小入力電圧比を伴うコンバータに比してまだ低いのである。
【００９６】
特に、上記したバック・ブーストコンバータのピーク全負荷効率は９７％を越えることが出来、電力密度を２００Ｗ／立方インチにすることが出来る。（或いは、４８１出願に開示した改良された放送技術を用いれば５００Ｗ／立方インチを越える電力密度を達成することも出来る）これは９５％よりも低い効率で１００Ｗ／立方インチより低い電力密度の従来のバックもしくはブーストコンバータの値を遥かに越えているのである。そして、入力電圧のバックおよびブーストをなして所望の出力電圧を供給できるのである。更に、最大周波数ストップ及びフリーホィール位相におけるインダクタ内でのエネルギーの維持故に低負荷における効率も比較的高いのである。このＺＶＳアーキテクチャはスイッチを電流及び両端電圧の変化を最小にすることによって低ノイズ動作をも提供しているのである。
【００９７】
この改良型バック・ブーストコンバータにおける出力電圧制御の他の制御形態は以下の通りである。すなわち、
（１）入力位相及びイン・アウト位相の長さは固定されてクランプ位相の長さをコンバータの動作周波数の調整手段として変化させることによって出力電圧が調整される。この制御形態は図２３Ａないし２３Ｃの理想的インダクタ電流波形を参照しつつ説明する。ここで、「理想的」なる用語は上記した意味と同じでありコンバータにおけるＺＶＳ期間は無視される。図２３Ａにおいて、コンバータは所望の出力電圧Ｖｏｕｔを供給し、最大定格負荷で動作しかつその最小定格入力電圧Ｖｉｎ＝Ｖｉｎｍｉｎにて動作している。これらの状態において、入力位相の長さはＴ１に固定されイン・アウト位相の長さはＴ２に固定され、クランプ位相の長さＴ４がゼロに近くなる。入力電圧が増大するかまたは負荷が減少するとクランプ位相の長さが増大して出力電圧を所望の値に維持する。例えば、図２３Ｂは全負荷動作を示し、入力電圧がＶｉｎｍｉｎよりも大でありＶｏよりも低い場合を示している。図２３Ｃは全負荷でかつ入力電圧がＶｏよりも高い動作を示している。入力位相を固定長とすると、各動作サイクルにおいてコンバータに供給されるエネルギーはＶｉｎと共に増大し、その結果固定電力出力の場合にはクランプ位相の長さが増大して出力電圧を固定値に維持する。よって、図２３Ｃの置換Ｔｃは図２３Ｂの置換Ｔｂよりも大でありこのＴｂは図２３Ａの置換Ｔａよりも大である。
【００９８】
（２）上記した制御形態は入力電圧ＶｉｎがＶｉｎｍｉｎよりも大の時の入力位相の長さＴ１（２３）を減少させることによって変更することが出来る。このことは周波数変化範囲を小さくすることに帰結する。
【００９９】
（３）上記した制御形態は更に変更することが出来る。この変更はＶｉｎを増大させることによる入力位相長の減少に加えて、ａｂｓ（Ｖｉｎ−Ｖｏｕｔ）に逆比例してイン・アウト位相の長さを変化させることによる変更である。上記した如く、クランプ位相の長さの変化は電圧Ｖｏを制御する。このことは動作周波数の範囲を小さくしＶｉｎがＶｏに近い時にイン・アウト位相の長さを増大することによって効率を増すことになる。
【０１００】
（４）本発明によるコンバータはイン・アウト位相の長さを固定することによってかつ入力位相の長さを所望の電圧値Ｖｏに出力電圧を調整するように変化させることによってほぼ一定の動作周波数にて動作せしめられ得る。この制御形態は、図２４Ａないし２４Ｃの理想的インダクタ電流波形を用いて説明される。ここで、「理想的」とは上記したと同様の意味でありコンバータのＺＶＳ期間は無視される。図２４Ａにおいてコンバータは所望の出力電圧Ｖｏｕｔを供給し比較的低い値の負荷電力Ｐ１にて動作しその最小定格入力動作電圧Ｖｉｎ＝Ｖｉｎｍｉｎにて動作する。これらの条件下において、コンバータの動作周期Ｔａは固定動作周期ＴＦＩＸよりも僅かに短い。入力電圧及びもしくは負荷の増大につれて、入力位相の長さが減少して出力電圧を所望の値に維持する。例えば、図２４Ｂは全負荷動作を示しかつ入力電圧はＶｉｎｍｉｎよりも高くＶｏよりも低い動作である。図２４Ｃは全負荷でかつ入力電圧がＶｏよりも高い場合の動作を示している。各々の場合において、出力電圧の増大は入力位相の長さの減少に帰結する。バック・ブーストコンバータにカスケード接続されてＤＣ−ＤＣコンバータを提供する。図２５Ｂに示したように、コンバータ９４が未調整のＤＣトランスである場合は、電圧ＶＬはフィードバック入力９１としてバック・ブーストコンバータ９０に供給される。電圧ＶＬを基準電圧（図示せず）と比較することによってかつこの基準電圧と電圧ＶＬとの間の差に基づく誤差電圧を生成することによって、バック・ブーストコンバータの出力電圧Ｖｏは電圧ＶＬを調整する手段として変化し得る。
【０１０１】
図２５Ａ及び２５Ｂの応用例において、入力電圧Ｖｉｎは規格値Ｖｉｎｎｏｍを中心としてその長さ及び大きさが変化するようにパーターベーションを示す事も出来る。そのような場合、このバック・ブーストコンバータ９０の位相的効率はバック・ブーストコンバータの出力電圧Ｖｏをほぼ電圧Ｖｉｎｎｏｍに等しくするように設定することによって達成される。
【０１０２】
この改良されたバック・ブーストコンバータは高い変換効率を呈するゆえ、図２８に示した如く、バッテリ電圧レギュレータとして有用である。この図において、バッテリ１１１はバック・ブーストコンバータ１１４の入力電源として作用し、このコンバータ１１４の出力電圧Ｖｏが負荷１１２に供給される。もし負荷１１２が１以上の効率的ＶＴＭ（背景技術において説明した４８１出願に開示された如きもの）を含む場合、このＶＴＭはバッテリ電圧の定格値Ｖｂａｔに近い値の入力電圧から動作するように設計され得る。このようにして、バック・ブーストコンバータ１１４の入力及び出力電圧Ｖｂａｔ及びＶｏは互いに近い値であり、上記した如く、このコンバータは例えば９７％より高い変換効率のような非常に高いレベルの変換効率を呈しえる。
【０１０３】
この改良されたバック・ブーストコンバータは力率調整コンバータとしても用い得る。この力率調整コンバータはＡＣ電圧入力を受け入れてＤＣ出力を負荷に電力として供給する。この負荷は調整ＤＣ−ＤＣコンバータを含み得る。そして、このコンバータは電流の高調波成分を制御する手段としてＡＣ電源から引き出される電流を制御するのである。従来例の力率調整コンバータは、例えば、テキサスインストゥルメント社の子会社であるニュウハンプシャー州メリマック市のユニトロドコーポレーション社から刊行されたＬ．Ｈ．Ｄｉｘｏｎ氏による“Ｈｉｇｈ  Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｐｒｅｒｅｇｕｌａｔｏｒ  Ｆｏｒ  Ｏｆｆ−  Ｌｉｎｅ  Ｓｕｐｐｌｉｅｓ”と題するＵｎｉｔｒｏｄｅ    Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｄｅｓｉｇｎ  Ｓｅｍｉｎａｒ  Ｍａｎｕａｌ  ＳＥＭ６００，１９８８に記載されている。図２６は図１５及び１６に示されたタイプのバック・ブーストコンバータ１０２を含む力率調整コンバータを示している。この図において、ＡＣ電源１０６から供給されるＡＣ電圧Ｖａｃは全波整流器１１０によって整流されてバック・ブーストコンバータ１０２の入力電圧Ｖｉｎとして供給される。ＰＦＣコントローラ１０４は整流入力電流の時間変化大きさを示す入力１０６、Ｉｉｎを受け入れ、かつバック・ブーストコンバータ１０２のＤＣ出力電圧Ｖｏを示す入力１０８を受け入れる。このＰＦＣコントローラはスイッチコントローラ４１（図１５及び１６を参照して説明したもの）のＦＢ入力端子５８に信号を供給してＩｉｎの波形を制御して、同時に出力電圧を所望値Ｖｏに制御しつつＡＣ電源からの電流の高調波成分を制御する。
【０１０４】
図２９は更なる改良バック・ブーストコンバータ１１７を示しており、このコンバータ１１７はＭＯＳＦＥＴスイッチＳ１乃至Ｓ４およびスイッチコントロール回路１１９を含んでいる。かかるコンバータにおけるスイッチの入力−出力シンメトリー形態はこのコンバータが双方向モードにて動作することを許容する。すなわち、電力が左から右に向かって処理されて、すなわち端子１１６ａ、１１６に接続された電圧Ｖｘの入力電源から端子１１８ａ、１１８ｂに接続された負荷に電圧Ｖｙにて電力が供給されるか若しくは電力が右から左に向けて処理されて端子１１８ａ、１１８ｂに接続された電圧Ｖｙの入力電源から電圧Ｖｘの端子１１６ａ、１１６ｂに接続された負荷に電量区が供給される。このようなコンバータにおいては、スイッチコントロール回路１１９が例えば図３及び１５を参照して説明したようなスイッチ制御回路のずれを含むことも出来る。制御信号Ｇ１乃至Ｇ４は制御ロジック１１９から供給されて図３及び１５の例において示されたスイッチＳ１乃至Ｓ４に供給されるスイッチ制御信号に対応する。図２９に示した双方向コンバータは更にアンドゲート１２０ａ乃至１２０ｄ及びアンドゲート１２２ａ乃至２２２Ｄ及びｏｒゲート１２４ａ乃至１２４ｄからなるステアリングロジックを含んでいる。図２９において、電力が左から右に向かって処理される時Ｌ／Ｒ信号がハイでありＭＯＳＦＥＴスイッチゲート制御入力１２６ａ乃至１２６ｄは信号Ｇ１乃至Ｇ４を各々受け入れる。このモードにおいて、スイッチＳ１乃至Ｓ４の動作は図３及び１５の例において示したと同様である。しかしながら、Ｌ／Ｒ信号がローであるときは、スイッチ対Ｓ／Ｓ２及びＳ３／Ｓ４の役割は逆になる。制御信号Ｇ１及びＧ２はスイッチＳ３及びＳ４に各々供給され、制御信号Ｇ３及びＧ４はスイッチＳ１及びＳ２にそれぞれ供給される。このようにしてスイッチＳ１及びＳ３の役割が図３及び１５の例における役割に対して逆になされスイッチＳ２及びＳ４の役割も逆になり、電力が右から左に処理されるのである。
【０１０５】
図３０は図２９に示されたタイプの双方向コンバータ１１７を示し、このコンバータは過渡状態において回路要素１２９の電圧を制御するアクティブフィルタとして応用されている。この図において電力が回路要素１２９に電力源１２８によって供給される。この電力源は回路要素１２９の電圧の平均値をＶｗに調整する。もし、この回路要素１２９によって引き込まれる電流Ｉが急速に増加もしくは減少すると、この回路要素１２９の両端電圧Ｖｗが例えば電源インピーダンス１２７の影響によるかまたは電源の過渡的応答時間の為に過渡的変動を生じ得る。よって、Ｖｗ＝ＶＤＣ＋Ｖｐである。ここでＶＤＣは平均値でありＶｐは過渡的変動である。過渡的変動Ｖｐは双方向バック・ブーストコンバータ１１７の端子１１６ａ、１１６ｂの組を回路要素に接続し、残りの端子組１１８ａ、１１８ｂを蓄積コンデンサ１２５に接続することによって減少させることが出来る。ブースト制御回路１２３はこの図においてはコンデンサ１３０及び抵抗１３１によって示されてＶｗから平均値ＶＤＣを除去して電圧Ｖｐを得る回路を含んでいる。この電圧Ｖｐが負になると、瞬時値ＶｗがＶＤＣを下回った事を意味し、このルート制御回路はＬ／Ｒ信号１２１をローにする。双方向コンバータ１１７のスイッチ制御回路（図示せず）はこのローのＬ／Ｒ信号に応答して蓄積コンデンサ１２５から端子１１６ａ、１１６ｂにエネルギーを供給して、回路素子の両端電圧をＶＤＣに維持する。もし電圧Ｖｐが正になったときはＶｗがＶＤＣを越えたことを意味し、ルート回路はＬ／Ｒ信号１２１をハイにする。そうすると、双方向コンバータ１１７内のスイッチ制御回路はこのハイのＬ／Ｒ信号に応答して端子１１６ａ、１１６ｂから蓄積コンデンサ１２５にエネルギーを伝送して回路要素の両端電圧をＶＤＣに維持する。
【０１０６】
図２７に示したように、改良されたバック・ブーストコンバータ９７は集積半導体装置９８の形態にて実現することが出来る。この集積半導体装置９８は、入力電源をコンバータに接続する為の入力端子９３ａ、９３ｂ、コンバータを負荷９９に接続する為の出力端子９５ａ、９５ｂ及びインダクタ１００をコンバータに接続する為のインダクタ端子１０１ａ、１０１ｂを含んでいる。集積化半導体装置９８は上記したスイッチ及びスイッチ制御回路の全てを含んでいる。外部インダクタが集積化半導体装置９８に接続されて完全なバック・ブーストコンバータを形成する。集積化半導体装置９８は、例えば全てを含む半導体集積回路であってもよく、或いは半導体集積化回路ダイ及び他の回路制御回路要素を基板に搭載したハイブリッド回路であっても良い。
【０１０７】
本発明による改良されたバック・ブーストコンバータは同様なバック・ブーストコンバータへと並列コンバータアレイとして電力を分配するようにすることも出来、これによって、単一のバック・ブーストコンバータの定格最大電力を越える電力を負荷に供給することが出来る。更に、改良されたバック・ブーストコンバータは並列アレイの形態に構成され、当該アレイ内の個々のコンバータの故障の際に負荷によって要求される電圧を対応供給として供給することが出来る。かかるコンバータはコンバータの各々の出力電流を検知することによってかつ出力電流を互いに追従させることによって電力分配構成とすることができるもののかかる閉ループ並列化アーキテクチャはロープ非安定性を損ないがちであり、更に所望の欠陥対応構成のアレイを引き出す単一、故障モードの招来しがちである。そこで、かかる欠点を回避する開ループ電力分配アーキテクチャが知られており、これがゼロ電流スイッチング（Ｚｃｓコンバータに適用される。このアーキテクチャは１９９２年１月７日付にてビンチアレリ氏に付与された“Ｅｎｈａｎｃｅｍｅｎｔ−  ｍｏｄｅ  ｚｅｒｏ−ｃｕｒｒｅｎｔ  ｓｗｉｔｃｈｉｎｇ  ｃｏｎｖｅｒｔｒ”と題する米国特許第５，０７９，６８６号に開示されている。）この特許のこの明細書の一部として組み入れられる。また、開ループ電力分配アーキテクチャはＰＷＭコンバータと異なりパルス毎のエネルギーが入力及び出力電圧によって定まりゼロ電流スイッチングのように時間ドメイン内にエネルギーが閉じ込められる周波数変調コンバータにも用いられ得る。
【０１０８】
不連続電流モードにて動作する改良されたバック・ブーストコンバータは並列バスを介して供給される並列化パルスを出力しかつ受け入れる入力出力ポートを用いることによって電力分配を出すことが出来、これによって、一連の電力変換サイクルの周波数をロックしかつアレイ内の並列コンバータ内の電力変換サイクル毎のエネルギーを同じにすることが出来る。もし、改良されたバック・ブーストコンバータの制御アルゴリズムが入力電圧、出力電圧及び周波数の関数としてかつ負荷とは独立な関数としてパルス毎のエネルギーを確定するならば、電力分配プロトコルは一連のパルスの入力、出力等とインターフェースを並列化することによって実行でき、一連のパルスの先端エッジが並列コンバータの電力変換サイクルの周波数をロックするために用いられる。他方、もしパルス毎のエネルギーが負荷に依存するならばパワー分配プロトコルはその依存性の情報伝達を提供する必要がある。このことは終端エッジを用いることもしくはパルス列のパルスの幅を用いることによってそのエネルギーを定める電力変換サイクルのパラメーターを調整する。
【０１０９】
一例として、並列化パルスの先端エッジは入力位相の開始点に同期せしめられ同じパルスの終了エッジは入力・出力位相の開始点に同期せしめられ得る。もし、与えられた入力及び出力電圧について改良されたバック・ブーストコンバータの制御アルゴリズムが入力位相の期間によって電力変換サイクル毎のエネルギーが定まる場合、同じ入力電圧、出力電圧、動作周波数及び入力位相期間を分担するコンバータは、予め定められた日によって負荷に供給される全電力を分担する。よって、改良されたバック・ブーストコンバータは並列アレイとすることによってコスト効率が良く安定な耐故障性のある電力分配コンバータモジュールすなわちＰＲＭを提供することが出来る。この並列プロトコルの更なる利点はコヒーレントではない同時で異なる周波数にて動作するコンバータ間のビート周波数によるノイズを開示するという利点がある。
【０１１０】
更なる実施例は以下の特許請求の範囲の範囲内にある。
【図１Ａ】
2004166484.tif 000003
【図１Ｂ】
2004166484.tif 000004
【図２】
2004166484.tif 000005
【図３】
2004166484.tif 000006
【図４】
2004166484.tif 000007
【図５Ａ】
2004166484.tif 000008
【図５Ｂ】
2004166484.tif 000009
【図５Ｃ】
2004166484.tif 000010
【図５Ｄ】
2004166484.tif 000011
【図５Ｅ】
2004166484.tif 000012
【図５Ｆ】
2004166484.tif 000013
【図５Ｇ】
2004166484.tif 000014
【図５Ｈ】
2004166484.tif 000015
【図５Ｉ】
2004166484.tif 000016
【図６Ａ】
2004166484.tif 000017
【図６Ｂ】
2004166484.tif 000018
【図６Ｃ】
2004166484.tif 000019
【図６Ｄ】
2004166484.tif 000020
【図６Ｅ】
2004166484.tif 000021
【図６Ｆ】
2004166484.tif 000022
【図６Ｇ】
2004166484.tif 000023
【図６Ｈ】
2004166484.tif 000024
【図６Ｉ】
2004166484.tif 000025
【図７Ａ】
2004166484.tif 000026
【図７Ｂ】
2004166484.tif 000027
【図７Ｃ】
2004166484.tif 000028
【図８Ａ】
2004166484.tif 000029
【図８Ｂ】
2004166484.tif 000030
【図８Ｃ】
2004166484.tif 000031
【図９Ａ】
2004166484.tif 000032
【図９Ｂ】
2004166484.tif 000033
【図９Ｃ】
2004166484.tif 000034
【図１０】
2004166484.tif 000035
【図１１】
2004166484.tif 000036
【図１２】
2004166484.tif 000037
【図１３】
2004166484.tif 000038
【図１４】
2004166484.tif 000039
【図１５】
2004166484.tif 000040
【図１６】
2004166484.tif 000041
【図１７】
2004166484.tif 000042
【図１８】
2004166484.tif 000043
【図１９】
2004166484.tif 000044
【図２０】
2004166484.tif 000045
【図２１】
2004166484.tif 000046
【図２２】
2004166484.tif 000047
【図２３Ａ】
2004166484.tif 000048
【図２３Ｂ】
2004166484.tif 000049
【図２３Ｃ】
2004166484.tif 000050
【図２４Ａ】
2004166484.tif 000051
【図２４Ｂ】
2004166484.tif 000052
【図２４Ｃ】
2004166484.tif 000053
【図２５Ａ】
2004166484.tif 000054
【図２５Ｂ】
2004166484.tif 000055
【図２６】
2004166484.tif 000056
【図２７】
2004166484.tif 000057
【図２８】
2004166484.tif 000058
【図２９】
2004166484.tif 000059
【図３０】
2004166484.tif 000060
【手続補正書】
【提出日】平成15年10月29日(2003.10.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、コンバータに供給される入力動作電圧が該コンバータの出力におけるＤＣ電圧の大きさを上回ったり下回ったりする範囲において変動し得るコンバータであるバックブーストＤＣ−ＤＣスイッチングパワーコンバタに関する。
【背景技術】
【０００２】
電気・電子機器及びシステムは、しばしば、入力電圧に対して高いか、低いか、または同じの出力電圧に当該入力電圧を変換することを必要とする。例えば、ＤＣバッテリによって電流億供給される据え置き型若しくは携帯型の装置においては、しばしば、バッテリの充電状態や電圧に無関係に出力電圧の定電圧維持が必要とされる。例えば、ヴィンチアレッリ氏により２００２年１月３１日に出願された「Ｆａｃｔｏｒｉｚｅｄ  Ｐｏｗｅｒ  Ａｒｃｈｉｔｅｃｔｕｒｔｅ  ｗｉｔｈ  Ｐｏｉｎｔ  ｏｆ  Ｌｏａｄ  Ｓｉｎｅ  Ａｍｐｌｉｔｕｄｅ  Ｃｏｎｖｅｒｓｔｅｒｓ」と題する米国特許出願第１０／００６４８１号（’４８１出願）は本明細書の開示の一部とされる。そしてこの出願に開示された電力分配構造を利用したシステムにおいては、予備レギュレータモジュール（’４８１出願においては『ＰＲＭ』と称されている）によって負荷点電圧トランスモジュール（’４８１出願では『ＶＴＭ』と称されている）に供給される『ファクタ化されたバス電圧』を入力電圧の昇圧若しくは降圧によって予備的電圧調整をしなければならない。別の例として、ＡＣ電圧源によって電流億供給されるシステムにおいては、当該ＡＣ電源から単位力率近傍にて電力を引き出す一方で、ＡＣラインの電圧瞬時値よりも高いか低いＤＣ出力電圧に電力を供給する。一般的に、昇圧又は降圧を高い変換効率で高い電力密度かつ低ノイズによって柔軟に達成することが望ましい。
【０００３】
本技術分野において、バックブーストコンバータが知られている。例えば、図１Ａにおいて示されているバックブーストコンバータがＳｅｖｅｒｎｓ氏及びＢｌｏｏｍ氏による¨Ｍｏｄｅｒｎ  ＤＣ−ｔｏ−ＤＣ  Ｓｗｉｔｃｈｉｎｇ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｉｏｎ  Ｃｉｒｃｕｉｔ¨と題する１９８５年ＩＳＢＮ０−４４２−２１３９６−４，  ｐｐ．１５６−１５７に掲載された記事において開示されている。図１Ａのコンバータにおいて、スイッチ２、３が同期して作動せしめられる。すなわち、スイッチ３が位置¨Ａ¨にあるときは、スイッチ２が位置¨Ａ¨にあり、スイッチ３が逆の位置にあるときはスイッチ２も逆の位置にある。スイッチ２及び３が¨Ａ¨の位置にあるときは入力電源６から供給されたエネルギーがインダクタ４に蓄えられ、スイッチ２及び３が¨Ｂ¨の位置にある時はインダクタから負荷にエネルギーが伝送される。Ｓｅｖｅｒｎｓ氏及びＢｌｏｏｍ氏によるｉｂｉｄ  ｐｐ．１５７−１５８に記載ｓれているように、図１Ａのコンバータは図１Ｂの単一スイッチバックブーストコンバータ１２に変換できる。このコンバータにおいては、出力電圧Ｖｏが入力電源に対して逆極性を有している。
【０００４】
上述した両方のコンバータにおいて、インダクタ及びスイッチング素子における実質的なロスの故に、図１Ａ及び図１Ｂのコンバータアーキテクチャが、入力電圧を昇圧したり降圧したりするバックコンバータやブーストコンバータのような他のコンバータアーキテクチャに対して効率が良くない。事実、同一コンバータ内における昇圧及び降圧をなる能力が低下した効率及びパワー密度に対する値段の問題となっている。
【０００５】
かかる予測は、最近の研究においても変更できていない。４つのスイッチを用いたバックブーストコンバータが、米国カリフォルニア州のミルピタスのＬｉｎｅａｒ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｒｐｏｒａｔｉｏｎ社によって作成されるＬＴＣ３４４０¨Ｍｉｃｒｏｐｏｗｅｒ  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｂｕｃｋ−Ｂｏｏｓｔ  ＤＣ／ＤＣ  Ｃｏｎｖｅｒｔｅｒ¨と称するＩＣのための２００１年１０月分のデータシートに記載されている。図２には単純化したコンバータ回路の全体構成１４が示されている。この図において、コンバータは連続導通態様にて動作する。（すなわち、インダクタ２３を流れる電流ＩＬが動作サイクルの間中非ゼロである。）スイッチコントローラ１９は４つのＭＯＳＦＥＴスイッチ１１、１３、１５、１７を次の３つの動作モードのいずれかにおいて動作させる。すなわち、バックモード（１）、ブーストモード（２）、及びバック・ブーストモード（３）である。バックモード（１）においては、負荷に供給される電圧Ｖｏよりも大なる範囲内に入力電圧Ｖｉｎがあるときは、スイッチ１５が常時オンでありスイッチ１７が常時オフである。ブーストモード（２）においては、入力電圧Ｖｉｎが電圧Ｖｏよりも小なる範囲内にあるときにスイッチ１１が常時オンであり、スイッチ１３が常時オフである。バック・ブーストモード（３）においては、入力電源電圧Ｖｉｎが電圧Ｖｏを囲む値の範囲をよぎる毎に、第１スイッチつい１１、１３が“同相動作”をなしてスイッチ１３について最小デューティ比を達成し、第２スイッチ対１５，１７が“異相動作”をなしてスイッチ１７のデューティ比をゼロに減じる。よって、このバック・ブーストアーキテクチャは、ブーストアーキテクチャからバックアーキテクチャへの遷移を単につなぐだけである一方、ロスを増大するのみならず、それがつないでいるブースト及びバックモードに対して中間的な効率の低下を招来する。上記した３つの動作モードの各々において、インダクタ内に電流が流れる故、あるスイッチのターンオンがその直前のスイッチ間電圧が減少しない状態において電流が流れる。よって、例え、インダクタ２３の値が有限の値であるゆえ連続的導通が維持できない軽負荷の場合でも、スイッチ１６及び共振禁止抵抗１８を含むロスダンパー回路がが設けられ、インダクタやスイッチの寄生容量に蓄積されるエネルギーを放散する。
【０００６】
ヴィンチアレッリ氏により２００１年４月１３日になされた“Ｌｏｓｓ  ａｎｄ  Ｎｏｉｓｅ  Ｒｅｄｕｃｔｉｏｎ  ｉｎ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｔｅｒｓ”と題する米国特許出願第０９／８３４，７５０号（以下７５０出願と称する）は本明細書に組み込まれ、誘導素子内のエネルギーをトラップしてスイッチングロスを減少せしめるスイッチを用いてスイッチングパワーコンバータにおける振動ノイズを禁止するクランプ回路を開示している。
【発明の概要】
【０００８】
本発明による１つの特徴によれば、本発明は、定格最大電力レベルを含む電力レベル範囲内の電力レベルにおいて動作する装置を特徴とする。本発明による装置は、電力変換サイクルの間において電源と負荷との間に選択的に接続されるインダクタを用いて入力電圧にて電源から負荷へ出力電圧にて電力を伝送する回路素子を含む。当該インダクタは、電力変換サイクルの間の正の平均値を有する電流を伝送する。第１スイッチング装置が電源と当該インダクタの第１端との間に配置されている。第２スイッチング装置が当該インダクタと負荷との間に配置されている。スイッチコントローラが電力変換サイクルの間で電流が負の値となる期間において該第１スイッチング装置をターンオンする。
【０００９】
本発明の実施例は、次の１つ又はそれ以上の特徴を備えている。
【００１０】
すなわち、入力電圧が、出力電圧よりも低い入力電圧範囲内にある。入力電圧が、出力電圧よりも高い入力電圧範囲内にある。入力電圧が、出力電圧を包含する入力電圧範囲内にある。第１スイッチング素子の両端電圧が入力伝あるより低い場合に該第１スイッチング素子がターンオンせしめられる。該第１スイッチング素子は、該第１スイッチング素子の両端電圧がほぼゼロのとき、ターンオンせしめられる。本発明による装置は、更に接地電位と該インダクタの該第１端子との間に接続された第３スイッチング素子を含み、スイッチコントローラが該第３スイッチング素子のオンオフを制御する。該第３スイッチング素子は、その両端電圧が該入力電圧より低いときにターンオンせしめられる。
【００１１】
第２スイッチング素子は整流器を含んでいる。該第２スイッチング素子はその両端電圧が出力電圧より低いときにターンオンせしめられる。本発明による装置は、接地電位と該インダクタの第２端子との間に設けられる第４スイッチング素子を含み、該スイッチコントローラは該第４スイッチング素子のオンオフを制御する。該第４スイッチング素子はその両端電圧が出力電圧より低いときにターンオンせしめられる。該第４スイッチング素子はその両端電圧がほぼゼロの時にターンオンせしめられる。上記したスイッチング素子はＭＯＳＦＥＴからなる。
【００１２】
該電力変換サイクルは複数の位相期間（以下単に位相という）を含んでいる。該位相の少なくとも一つの期間は負荷の関数として制御される。該位相の少なくとも一つの期間は入力電圧と出力電圧との間の電圧差の関数として制御される。該電力変換サイクルの最大期間は連続する電力変換サイクルの最小周波数を制限するように制限される。電力変換サイクルの期間は電力レベルが減少するにつれて増大する。該電力変換サイクルの最小及び最大期間は連続する電力変換サイクルの最大及び最小周波数を制限するように制限される。該複数の位相のうちの一つはクランプ位相である。クランプ位相の期間は最大定格電力レベルにおいて最小化される。該複数の位相のうちにはイン−アウト位相が含まれる。該イン−アウト位相の期間は入力電圧と出力電圧との差が減少するにつれて増大し、電力変換サイクルの最大期間は一連の電力変換サイクルの最小周波数を制限するよう制限される。該複数の位相のうちにはフリーホィール位相が含まれる。該複数の位相のうちには入力位相が含まれる。該入力位相の期間は入力電圧が増大するにつれて減少する。該入力位相の期間は負荷の増大につれて増大する。該電力変換サイクルは該入力電圧が該出力電圧に対して高い、低いもしくは同じ状態に関わらず同一の一連の位相を用いる。本発明による装置は２００ワット／立方インチよりも大なる電力密度を有する。本発明による装置は所定電力レベル範囲内における動作状態において９７％以上の変換効率を有する。本発明による装置は定格最大電力レベルにおける出力電圧レベルの１０％内に入力電圧レベルがある場合９７％以上の変換効率を有する。
【００１３】
本発明の別の特徴の一つによれば、電力変換方法が提供される。この方法は入力電圧電源から出力電圧負荷へ最大電力レベルを含むある範囲の電力レベル内にある平均電圧を供給するステップと、電力変換サイクル内において該電源から該負荷に平均電力を供給する為にインダクタを選択的に接続するステップと、該電力変換サイクル内において電力が該インダクタから該第１スイッチング素子を介して該電源に戻る期間内において該電源と該インダクタとの間に第１スイッチング素子を配置するステップと、からなり該平均電力が該インダクタから第２スイッチング素子を介して負荷に流れるようになっている方法である。
【００１４】
本発明の別の特徴によれば、電力変換方法が提供される。この方法は、ある出力電圧にて負荷に該出力電圧に対して高くなったり低くなったりし得る入力電圧にて電源から供給される電力を変換するステップからなり、該電力が少なくとも２００ワット／立方インチの電力密度を有するスイッチングコンバータにおいてゼロ電圧の時にスイッチングすることによって不連続モードにおいて動作するインダクタ内にエネルギーを蓄えることによって電力を変換する方法である。
【００１５】
本発明による別の特徴によれば、電力変換装置が提供される。この装置は、定格最大電力レベルを含む電力レベル範囲内のある電力レベルにおいて動作するバック・ブーストコンバータと、負荷に出力電圧を供給するＤＣトランスと、からなり、該バック・ブーストコンバータは該電源および該ＤＣトランスの間にある電力変換サイクルにおいて選択的に接続されるインダクタを用いて入力電圧にて電源から該ＤＣトランスに電力を供給する回路素子を有し、該インダクタは該電力変換サイクルにおいてある平均正電圧を有する電流を伝送し、該装置は更に該電源と該インダクタの第１端子との間に配置された第１スイッチング素子と、該インダクタの第２端子と該ＤＣトランスとの間に配置された第２スイッチング素子と、該電力変換サイクル内の該インダクタ内を流れる電流が負の期間において該第１スイッチング素子をターンオンするスイッチコントローラと、と含んでいる。
【００１６】
本発明による実施例は、次の１以上の特徴を有する。すなわち、該ＤＣトランスはＶＴＭに組み込まれ、該バック・ブーストコンバータはＰＲＭに組み込まれ、電力が該ＰＲＭから該ＶＴＭにファクタ化されたバスを介して、電力が供給される。該ＤＣトランスの出力電圧はフィードバック回路に接続されてバック・ブーストコンバータの動作状態を制御する。
【００１７】
本発明の別の特徴によれば最大定格電力レベルを含む電力レベルのある範囲内におけるある電力レベルで動作する装置を提供する。この装置は、電力変換サイクルの間において電源と負荷との間に外部インダクタを選択的に接続することによって、該電源から入力電圧において該負荷に出力電圧にて電力を供給する回路要素を含む。該インダクタは該電力変換サイクルにおける正の平均値を有する電流を伝送する。第１スイッチング素子が電源に結合されて、該インダクタの第１端子に接続されるポートを有する。第２スイッチング素子は負荷に接続されて、該インダクタの第２端子に接続されるポートを有する。スイッチコントローラが、該電力変換サイクルにおける電流の負の期間において該第１スイッチング素子をターンオンする。
【００１８】
本発明による実施例は次の如き１またはそれ以上の特徴を有する。本発明による装置はインダクタを含んでいる。該装置は集積半導体装置を含んでいる。
【００１９】
本発明による別の特徴によれば電力変換サイクルが提供される。この装置は、定格最大電力レベルを含むある電力レベル範囲内のある電力レベルにて動作するバック・ブーストパワーコンバータ（ａ）を含み、該バック・ブーストコンバータはある電力変換サイクル内において電源および負荷の間を選択的に接続するインダクタを用いてＡＣ電源から入力電圧にて負荷に出力電圧にて電力を供給する回路要素を含んでいる。また、該インダクタは該電力変換サイクルの間において正の平均値を有する電流を伝送する。この装置は、更に、該電源および該インダクタの第１端子の間に配置される第１スイッチング素子（ｂ）と、該インダクタの第２端子と該負荷との間に配置される第２スイッチング素子（ｃ）と、該電力変換サイクル内の電流が負の期間内において該第１スイッチング素子をターンオンするスイッチコントローラ（ｄ）と、該スイッチコントローラに接続されて該スイッチコントローラをして出力電圧の調整をしつつ該ＡＣ電源から入力電流の高調波成分を制御せしめるパワーファクタコントローラ（ｅ）を含んでいる。
【００２０】
本発明の実施例は更に以下の１又はそれ以上の特徴を含んでいる。パワーファクタ（力率）コントローラはＡＣ電源の入力電流および出力電圧を入力信号として受ける。
【００２１】
本発明の別の特徴によれば、電力変換装置が提供される。該    電力変換装置は、バッテリー（ａ）と、該バッテリーと負荷との間に接続されて、該装置の定格最大パワーレベルを含むパワーレベルの範囲内におけるあるパワーレベルにて動作する電力コンバータ（ｂ）と、からなり、該電力コンバータは、該バッテリーおよび該負荷の間にある電力変換サイクル内において選択的に接続されるインダクタを用いて該バッテリから入力電圧にて該負荷に出力電圧にて電力を伝送する回路要素（ｃ）を含み、該インダクタは該電力変換サイクルの間における正の平均値を有する電流を伝送し、該電力コンバータは、さらに、該バッテリーと該インダクタの第１端子との間に配置される第１スイッチング素子と（ｄ）と、該インダクタの第２端子と該負荷との間に配置される第２スイッチング素子（ｅ）と、該電力変換サイクル内の電流が負の期間において該第１スイッチング素子をターンオンするスイッチコントローラ（ｆ）と、を含んでいる。
【００２２】
本発明による別の特徴によれば、次のような装置が提供される。すなわち、該装置は、バック・ブースト電力コンバータを含み、該電力コンバータは、電流変位に応じて変化する電圧を生ずる素子の両端電圧に接続される第１ポート（ａ）と、エネルギーを蓄積しかつ開放する素子に接続される第２ポート（ｂ）と、該第１ポートおよび第２ポートの間においてエネルギーを搬送するインダクタ（ｃ）と、を含み、該第１ポートおよび第２ポートは電源および負荷もしくは負荷および電源として選択的に作用し、該コンバータは、電源、負荷および接地電位のいずれか２つの間にインダクタを接続するスイッチング素子（ｄ）と、バックモードもしくはブーストモードにおいて電源から負荷への電力の変換を生ずべく順次スイッチをターンオンおよびターンオフさせるスイッチコントローラ（ｅ）と、該第１ポートおよび第２ポートが電源および負荷、もしくは負荷および電源として作用するように制御する制御入力を受け取るポート（ｆ）と、を有する。
【００２３】
本発明の実施例は次の１またはそれ以上の特徴を有する。すなわち、本発明による装置はキャパシタのようなエネルギーを蓄えかつ開放する素子を含んでいる。
【００２４】
本発明による別の特徴によれば、次の如き装置が提供される。すなわち、この装置は、ある電力変換サイクルにおいて電源および負荷の間にインダクタを選択的に接続することによって所定入力電圧にて電源から所定出力電圧にて負荷に電力を伝送する回路要素（ａ）を含み、該インダクタは該電力変換サイクルにおいて正の平均値を有する電流を伝送し、この装置は、更に、該電源と該インダクタと第１端子との間に配置される第１スイッチング素子（ｂ）と、該インダクタの第２端子と該負荷との間に配置される第２スイッチング素子（ｃ）と、該電力変換サイクルにおける電流が負の期間において該第１スイッチング素子をターンオンするスイッチコントローラ（ｄ）と、電流遷移に応じてその両端電圧が変化する動作素子の両端に接続される第１ポート（ｅ）と、エネルギーを蓄積しかつ放出する蓄積素子に接続される第２ポート（ｆ）と、を有し、該動作素子および蓄積素子は電源および負荷もしくは負荷および電源として選択的に作用し、更に、第１ポートおよび第２ポートが各々電源および負荷もしくは負荷および電源として作用するように制御する制御入力を受けるポート（ｇ）と、を有する。
【００２５】
本発明による別な特徴によれば、本発明による装置は、装置の定格最大電力レベルを含む電力レベルの範囲内において電力を分配するようになされており、この装置は、一連の電力変換サイクルのある電力変換サイクルにおいて電源および負荷の間にインダクタを選択的に接続することによって、所定入力電圧にて電源から所定出力電圧にて負荷に電力を供給する回路要素（ａ）を含み、該インダクタは該電力変換サイクルの正の平均値および該電力変換サイクルの所定期間内の負の値を有する電流を伝送し、この装置は、更に、並列化バスから並列化パルス列のある並列化パルスを射出しもしくは受け入れる並列化ポート（ｂ）と、該並列化パルス列に電力変換サイクルを同期させる制御回路（ｃ）と、を有する。本発明による実施例はつぎの特徴を有することが出来る。すなわち、該並列化パルスは立ち上がりエッジおよび立下りエッジおよびあるパルス幅を有し、該制御回路は該電力変換サイクルのパラメータを該並列化パルスのパラメータにあわせる動作をなす。
【００２６】
本発明による他の特徴や利点は以下の説明および請求の範囲から明らかである。
【実施例】
【００２７】
図１Ａのバック・ブーストコンバータにおいて、インダクタ４は入力電源に直接接続されるか（スイッチ２及び３が“Ａ”位置にあるとき）又は負荷に直接接続される（スイッチ２及び３が“Ｂ”位置にあるとき）。バックモードにおいては（即ち入力電源６の電圧Ｖｉｎがより低い値の出力電圧Ｖｏｕｔに変換される）、スイッチ２、３が“Ａ”位置におけるよりも“Ｂ”位置における時間が比較的長くなるように制御される。ブーストモードにおいては、（すなわち入力電源６の電圧Ｖｉｎがより高い値の出力電圧Ｖｏｕｔに変換される動作モード）、スイッチ２、３が“Ｂ”位置におけるよりも“Ａ”位置における方がより長くあるように制御される。もし入力電圧Ｖｉｎが出力電圧Ｖｏｕｔにほぼ等しい場合は、スイッチ２、３が“Ａ”および“Ｂ”位置にほぼ等しい時間だけ留まる。
【００２８】
このバック・ブーストスイッチングアーキテクチャは本質的に非効率的である。例えば、入力電圧が所望の出力電圧よりも僅かに高いか低い状態を想定する。かかる状態においては、変換サイクルのより大なる部分すなわちデューティーサイクルの間インダクタを介して入力電源を負荷に直接接続するようにスイッチを働かせる方がより効率的である。このようにすれば回路全体のロスを少なくすることが出来る。なんとなれば、スイッチ及びＡＣコアの導通およびスイッチングロスを低減しかつインダクタにおける巻き線ロスを低減するからである。しかしながら、かかるタイプの動作は図１Ａのコンバータによっては実現できない。なんとなれば、入力端子間もしくは出力端子間にスイッチがインダクタを接続しており入力から出力に直接接続されていないのでスイッチおよびインダクタの両方において不必要なロスが生ずるのである。図１Ｂのコンバータは逆極性の出力を生ずるものの同様な非効率性の問題がある。
【００２９】
図２に示されたバック・ブーストコンバータアーキテクチャは、“バック”制御モード、“ブースト”制御モード、又は“バック・ブースト”遷移モードに応じて異なるスイッチ制御形態を用いており、複雑な制御形態を必要とする。この“バック・ブースト”モードはブースト制御アーキテクチャからバック制御アーキテクチャへの遷移の連続性を達成するもののロスが増大しブースト及びバックモードに比して効率において低下してしまう。上記した３つの動作モードの各々においてインダクタの導通を伴ったままでスイッチング素子の両端電圧がターンオン前の低下なしにスイッチング素子がターンオンさせられたときスイッチングロスが生ずる。軽負荷であっても、スイッチ１６及び反振動抵抗１８を含むダンパー回路を伴ってインダクタ２３の非連続的導通への場合リサイクルが含まれないが変わりにインダクタ及びスイッチの寄生容量に蓄積されるエネルギーが放散する。
【００３０】
改良されたバック・ブーストコンバータは図３に示す回路構成に基づき得る。この改良されたコンバータにはいくつかの実施例においては電力変換要素が含まれない事もあり得る。またこの改良されたコンバータは改良された制御アルゴリズムを伴うスイッチコントローラアーキテクチャを用いている。該電力変換要素は電力変換サイクルにおいて入力電源及び負荷の間に選択的にインダクタを配置するインダクタ及びスイッチング素子を含んでいる。連続する動作サイクルにおける各動作サイクルにおいて、インダクタ電流は電源から負荷に向かう方向および逆に電源に向かう方向の双方向に流れてゼロ電圧スイッチングの故に低減したスイッチングロスを伴ってスイッチコントローラがスイッチング素子をターンオンさせ得る。インダクタ内における不連続な導通にも関わらず、入力電圧が所望の出力電圧に比較的近い場合、平均インダクタ電流に対するピークインダクタ電流の比を十分に１に近くすることが出来て導通ロスを最小化し９７％以上の変換効率を達成して、電力密度は立方インチ当たり５００ワット以上である。そして、入力電圧が出力電圧にほぼ等しい又は高いか低いかに関わらず電力変換サイクルが共通のスイッチング位相のシーケンスを含み、入力電圧が出力電圧を超えるかまたは下回るかの遷移における境界不連続性に影響されない。入力位相、入力・出力位相、フリーホィール位相及びクランプ位相を含む動作サイクルの各々における位相は与えられるアルゴリズムによって入力電圧、出力電圧および負荷に基づくコントローラによって制御される。該アルゴリズムは自由度の度合いの容易さによって調整されて、目的に応じたコンバータの性能を理想化する。こうして得られるバック・ブースト回路は電力変換密度、効率および低ノイズに関して予期し得ないほどの性能を提供する。
【００３１】
図３に示した改良されたバック・ブーストコンバータ２０の例は、上記した如き制御アーキテクチャを伴うスイッチコントローラ２５によって、図１および２の回路に対して有利さを提供する。コンバータ２０は４つのスイッチＳ１  ２２、Ｓ２  ２４、Ｓ３  ２６及びＳ４  ２８；ダイオードＤ１  ３２、Ｄ２  ３４、Ｄ３  ３６及びＤ４  ３８；スイッチコントローラ２５；インダクタンスＬのインダクタ２１を含んでいる。電圧Ｖｉｎの入力電源６はコンバータ２０の入力に接続している。コンバータ２０による電力が電圧Ｖｏにて負荷後に供給される。スイッチコントローラ２５は制御信号２７をスイッチＳ１乃至Ｓ４に供給してこれらのスイッチのオン及びオフ状態を制御する。キャパシタンスＣｐ１  ３１、Ｃｐ２  ３３、Ｃｐ３  ３５及びＣｐ４  ３７はスイッチＳ１−Ｓ４、ダイオードＤ１−Ｄ４及びインダクタ２１に含まれる回路規制容量を示している。スイッチＳ１−Ｓ４、ダイオードＤ１−Ｄ４およびキャパシタンスＣｐ１−Ｃｐ４の一部は同一のコンポーネントに物理的に含まれ得る。例えば、ＭＯＳＦＥＴスイッチはスイッチＳ１−Ｓ４に近似する制御自在チャンネルを含み、ダイオードＤ１−Ｄ４に近似するボディダイオードを含み且つキャパシタンスＣｐ１−Ｃｐ４に近似する寄生容量を含む。
【００３２】
ＭＯＳＦＥＴスイッチＳ３はそのボディーダイオードＤ３の方向の平均電圧をそのチャンネルに導通することによって同期整流器として作用する。スイッチＳ３はダイオードＤ３における高いロスの可能性の故に省略され得る。同様に、他の制御自在スイッチング及び又は整流素子はＳ１、Ｓ２、Ｓ３及びＳ４を伴う４つのブランチにおける電流導通を選択的に可能にするように用いられえる。
【００３３】
実際の非理想的な実施例においては、図４に示された制御ロジックに応じてスイッチコントローラ回路２５がスイッチＳ１−Ｓ４を動作させる。各変換動作サイクルは図の各欄に示された８つの位相のシーケンスからなっている。このシーケンスは定常動作で繰り返される。図４において空白部分がスイッチがオフ状態であることを意味する。例えば、図４において、スイッチＳ１が「入力位相」、「ＺＶＳ−Ｓ３位相」及び「イン・アウト位相」においてオンであり、残りの位相においてはオフである。ブーストモードもしくはバックモードに於ける動作においては制御ロジックシーケンスに変更の必要はない。むしろ、各位相の相対的及び絶対的長さがコンバータがブーストもしくはバックモードにおいて動作するかどうかを決める。よって、以下に述べる如く、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎが上回ったり下回ったりする範囲において変化しても一定の出力電圧Ｖｏｕｔを生成するようになっている。そしてこのコンバータはこのスイッチの為の制御ロジックを変えることなくそのようにすることが出来るのである。図４のロジックに対する変形は可能でありそれは以下に述べる。
【００３４】
バックモード（すなわちＶｏｕｔがＶｉｎより低い）にて図４の制御ロジックによって動作する図３のコンバータの動作波形が図５Ａ乃至５Ｉにおいて示されている。図５Ａ乃至５Ｄは、４つのスイッチＳ１乃至Ｓ４のオン及びオフ状態のシーケンスが図４に示された状態のシーケンスに対応していることを示している。時刻ｔ０の前はスイッチＳ４がオン（図５Ｄ）；スイッチＳ１，Ｓ２およびＳ３がオフ（図５Ａ、５Ｂ及び５Ｃ）；インダクタＩＬ内の電流（図５Ｅ）が負の値を有している。またスイッチＳ２の両端電圧Ｖ１（図５Ｆ）は入力電圧Ｖｉｎに等しくなるまで上昇する。スイッチＳ４の両端電圧Ｖ２（図５Ｇ）はこのスイッチがオン状態である故にゼロボルトに近い。負荷５はパルス状出力電流Ｉｏｕｔをフィルタリングするに十分なバイパスキャパシタンス（図示せず）を含むものと仮定し、負荷の両端にはほぼ一定なＤＣ電圧Ｖｏが表れる。ここで用いられている用語「ＺＶＳ」はスイッチがオフの期間におけるスイッチ両端電圧の減少を表している。このスイッチ両端電圧はスイッチに伴う容量の共振放電によるものであり、この減少は完全な減少すなわちいつもゼロ電圧であるかもしくは部分的減少であって非ゼロ電圧である。
【００３５】
時刻ｔ０において、スイッチコントローラ２５はスイッチＳ１をターンオンさせ「入力位相」が始まる。この入力位相においては、スイッチＳ１およびＳ４がオンであり、入力電源６がインダクタ２１の両端に接続される。インダクタ電流Ｉｌ図（図５Ｅ）はＶｉｎ／Ｌアンペア／秒に等しいスロープにて上昇する。ここでＬはインダクタ２１のインダクタンスである。
【００３６】
時刻ｔ１において、スイッチコントローラ２５はスイッチＳ４をターンオフさせる。時刻ｔ１及びｔ２の間すなわち「ＺＶＳ−Ｓ３位相」、図４においては、スイッチＳ１のみがオンとなり、電圧Ｖ１はＶｉｎ（図５Ｆ）に等しくあり続ける。ＺＶＳ−Ｓ３位相においてはスイッチＳ３及びＳ４が共にオフであり、電流ＩｌがスイッチＳ４及びＳ３の規制容量を充放電し、電圧Ｖ２（図５Ｇ）が出力電圧Ｖｏの値に向かってほぼロスなしに上昇する。ＺＶＳ−Ｓ３位相が十分に長ければ、スイッチＳ３の両端電圧はほぼゼロ電圧になり、スイッチＳ３はロスなしにターンオンできる。しかしながら、ＺＶＳ−Ｓ３位相がどのような長さであってもスイッチＳ３の両端電圧が減少し、スイッチＳ３がターンオンするときに寄生容量（キャパシタンスＣｐ３  ３５及びＣｐ４  ３７）の放電に伴うスイッチングロスも減少を実現できるのである。上記した如く、スイッチＳ３は同期整流器として動作し、省略でき、整流器Ｄ３によって電流を伝送することを許容し、この場合に、図４におけるＳ３へのオン状態に入る時にはＤ３が導通状態に順方向バイアスされることを意味する。
【００３７】
時刻ｔ２おいて、スイッチコントローラ２５はスイッチＳ３をターンオンさせるかまたはスイッチＳ３がない場合整流器Ｄ３が導通をはじめる。時刻ｔ２およびｔ３の間（図４のイン・アウト位相）においては、スイッチＳ１及びＳ３（Ｄ３）がオンであり、インダクタ２１の両端電圧Ｖｌ（図３）は正でありかつＶｉｎ−Ｖｏに等しくかつ電流ＩＬ（図５Ｅ）が（Ｖｉｎ−Ｖｏ）／Ｌにほぼ等しい変化率によって上昇する。
【００３８】
時刻ｔ３において、スイッチコントローラ２５はスイッチＳ１をターンオフさせる。時刻ｔ３およびｔ４の間（図４におけるＺＶＳ−Ｓ２位相）、電流ＩＬはスイッチＳ１およびＳ２の寄生容量を充放電し、電圧Ｖ１（図５Ｆ）はロスなしにゼロボルトに向かって減少する。ＺＶＳ−Ｓ２位相が十分長ければ、スイッチＳ２の両端電圧はほぼゼロになり、スイッチＳ２はロスなしにターンオン出来る。しかしながら、ＺＶＳ−Ｓ２位相がどのような長さであってもそれがスイッチＳ２の両端電圧の減少に帰結すれば、スイッチＳ２がターンオンするときの寄生容量（キャパシタンスＣｐ１  ３１及びＣｐ２  ３３）の放電に伴うスイッチングロスが減少して有利である。
【００３９】
時刻ｔ４において、スイッチコントローラ２５がスイッチＳ２をターンオンさせる。図４のフリーホィール位相である時刻ｔ４及びｔ５の間の期間においてスイッチＳ２及びＳ３（Ｄ３）がオンとなり、出力電圧が負の電圧ＶＬ＝−Ｖｏとしてインダクタ２１の両端に表れる。インダクタ電流ＩＬ（図５Ｅ）は−Ｖｏ／Ｌにほぼ等しい変化率にて減少する。図５Ｅに示した如く、電流ＩＬの大きさは、スイッチＳ３を流れる電流の逆転若しくはＤ３の有限の逆リカバリの故に時刻ｔ５において負となり得る。
【００４０】
時刻ｔ５において、スイッチコントローラ２５はスイッチＳ３をターンオフしもしくは、Ｓ３のない場合、Ｄ３の導通を停止する。時刻ｔ５およびｔ６の間すなわち図４におけるＺＶＳ−Ｓ４位相においては、スイッチＳ２のみがオンとなり、電圧Ｖ１はゼロであり続ける（図５Ｆ）。スイッチＳ３（Ｄ３）およびＳ４が共にオフであるＺＶＳ−Ｓ４位相においては、電流ＩＬの負電流の故にスイッチＳ３（Ｄ３）及びＳ４の制御量の充放電がなされ、電圧Ｖ２（図５Ｇ）はロスなしにゼロに向かって低下する。もしＺＶＳ−Ｓ４が十分長ければスイッチＳ４の両端電圧はほぼゼロになりＳ４はロスなしにターンオンできる。しかしながら、ＺＶＳ−Ｓ４位相がどのような長さであってもスイッチＳ４の両端電圧の低下を招来し、これによってスイッチＳ４がターンオンするときに寄生容量Ｃｐ３  ３５及びＣｐ４  ３７の放電に伴うスイッチングロスの減少を達成することが出来る。
【００４１】
シリコン接合整流器の有限リカバリー時間の故に同期整流器Ｓ３もしくはダイオードＤ３の逆電流がインダクタ２１に蓄えられるエネルギーを生ずる。そして、例えスイッチＳ３がほぼゼロ電流においてターンオフし、若しくはＳ３がない場合にダイオードＤ３がショットキー整流器の如き早いディカバリ時間素子であるとしても、スイッチング素子の寄生容量に伴うエネルギーがインダクタ２１に蓄えられるエネルギーを生じ、これはリサイクルされ次のスイッチング変化におけるスイッチングロスの減少に用いられる。
【００４２】
時刻ｔ６において、スイッチコントローラ２５はスイッチＳ４をターンオンさせる。時刻ｔ６及びｔ７の間すなわち図４におけるクランプ位相においては、スイッチＳ２およびＳ４がオンであり、インダクタ２１の両端電圧ＶＬ（図３）はほぼゼロであり、電流Ｉ（図５Ｅ）はほぼ一定であり、インダクタ２１及びスイッチＳ２及びＳ４におけるＤＣロスが低い限り、電流ＩＬは負である。上記したインダクタを非放散的にクランプする発明を開示する７５０出願に開示した如く、寄生容量及び／もしくは整流器の逆ディカバリーに伴うエネルギーのトラップおよびリサイクルは好ましからざる振動を禁止し、従来の抵抗ダンパーもしくは反振動抵抗におけるようなロスに比して低いロスを達成できる。インダクタをほぼゼロにクランプする一方で電流を巡回させることによってインダクタ内のエネルギーを維持することが次の遷移におけるスイッチングロスを減少するために用いられ得る。図５に示したように、ｔ６及びｔ７の間の期間は電力変換サイクルにおける重要な期間を表し、クランプ位相期間は動作サイクルの非常に僅かな部分に最小化され得もしくは完全になくすことも考えられる。
【００４３】
時刻ｔ７  において、スイッチコントローラ２５はスイッチＳ２をターンオフする。時刻ｔ７及びｔ０＋Ｔの間すなわち図４におけるＺＶＳ−Ｓ１位相においてはスイッチＳ４のみがオンとなり、電圧Ｖ２はほぼゼロに等しい（図５Ｆ）。ＺＶＳ−Ｓ１位相においてはスイッチＳ１及びＳ２が共にオフであり、電流ＩＬが逆電流であり、これがスイッチＳ２及びＳ１の寄生容量を充放電し、電圧Ｖ１（図５Ｆ）がＶｉｎに向かってほぼロスなしに上昇する。もしＺＶＳ−Ｓ１位相が十分長くかつ前のサイクルからインダクタ２１において十分なエネルギーが蓄積されていれば、スイッチＳ１の両端電圧はほぼゼロになり、Ｓ１はロスなしにターンオン出来る。しかしながら、ＺＶＳ−Ｓ１位相がどのような長さであっても、スイッチＳ１の両端電圧の減少を招来し、これによって、スイッチＳ１がターンオンするときに、寄生容量（キャパシタンスＣｐ１  ３１およびＣｐ２  ３３）の放電によるスイッチングロスの減少を得ることが出来る。
【００４４】
時刻ｔ０＋Ｔにおいて、スイッチコントローラ２５はスイッチＳ１をターンオンさせ次の変換動作サイクルが始まる。
【００４５】
図４の制御ロジックに従って動作する図３のコンバータのブーストモード（ＶｉｎがＶｏｕｔよりも低い）における波形が図６Ａ乃至図６Ｉにおいて示されている。図６Ａ乃至図６Ｄに示されるように、４つのスイッチＳ１−Ｓ４のオン及びオフ状態のシーケンスが図４に示される状態シーケンスに対応している。図５のバックモード波形に関して上記した検討は図６の波形にも適用される。これらの２つのモードの間の重要な相違点は、バックモードにおいては、電流ＩＬがイン・アウト位相においてプラス（Ｖｉｎ−Ｖｏ）／Ｌに等しい正の変化率によって増大するのに対して、ブーストモードにおいては、電流ＩＬがイン・アウト位相においてマイナス（Ｖｏ−Ｖｉｎ）／Ｌに等しい負の変化率によって減少することである。バックモード動作においては、同期整流スイッチＳ３が二端子整流器に置換され得る。
【００４６】
改良されたバック・ブーストコンバータの１つの特徴は、装置の最大定格動作パワーレベル（全負荷動作）を含む動作負荷レベルの範囲に亘ってインダクタ内の電流の逆転であり、この電流の逆転の利用がＺＶＳ−Ｓ１およびＺＶＳ−Ｓ４位相におけるスイッチＳ１およびＳ４のＺＶＳを実現するのである。図２に示したようなコンバータの従来例のバック・ブーストコンバータは全負荷を含む負荷範囲に亘ってインダクタ内の電流は連続している。かかるコンバータは大なる負荷の時はＺＶＳ−Ｓ２及び  ＺＶＳ−Ｓ４位相を組み入れることは出来るが、かかる負荷においてはＺＶＳ−Ｓ１位相及び  ＺＶＳ−Ｓ４位相を組み入れることは出来ない。ヒートロスが動作温度を上昇させ回路部品の信頼性を損なうので、コンバータが全負荷を含む上昇した負荷で動作する場合ロスの低減は重要である。よって全負荷を含む上昇負荷の場合のＺＶＳ−Ｓ１及び  ＺＶＳ−Ｓ４位相の存在は重要である。
【００４７】
スイッチのタイミングについてある変形を加えることが可能である。スイッチとしてＭＯＳＦＥＴを用いるとする。図５及び６に示されたようにスイッチＳ４が時刻ｔ６においてターンオンし、この時刻においてはＳ４の電圧はゼロに放電されている。この時点におけるターンオンはＳ４におけるスイッチングロスを除去しかつダイオードＤ４をクランプ位相の時にバイパスするので高い動作効率を達成し、これによって、導通ロスを低減する。（この場合、スイッチＳ１−Ｓ４がオンの時これに伴うダイオードＤ１−Ｄ４の両端電圧降下よりもこれらのスイッチの電圧降下が少ないようにスイッチＳ１−Ｓ４が選択されている。）しかしながら、スイッチＳ４は時刻ｔ５の後であって時刻ｔ＋ｔｘより前であり電流ＩＬが正になるときいつでもターンオンできる。この場合時刻ｔ５の後であってスイッチＳ３及びＳ４が共にオフである時に有限の遅延時間が与えられる。時刻ｔ６以外の時刻においてスイッチＳ４をターンオンさせることはスイッチングロスの増大やダイオードＤ４の導通ロスを増大するものの、このコンバータはなお高い性能を達成する。同様に、スイッチＳ１及びＳ２が共にオフである時刻ｔ７の後にある有限の遅延時間が与えられている限り、時刻ｔ７の後であって好ましくはＴ＋ｔｘの前であって電流ＩＬは正であるときには、いつでもターンオンされ得る。同様に、スイッチＳ２は、スイッチＳ１及びＳ２が共にオフである時刻ｔ３の後においてある有限の遅延時間が与えられれば、時刻ｔ３の後であって時刻ｔｙの前のいつでもターンオンされ得る。また、スイッチＳ３が存在する場合このスイッチは、スイッチＳ３及びＳ４が共にオフである時刻ｔ１の後においてある遅延時間が与えられれば、時刻ｔ１の後であって好ましくは時刻ｔｙの前のいつでもターンオンされ得る。
【００４８】
典型的な応用において、上記したコンバータアーキテクチャは、入力電圧Ｖｉｎが出力電圧Ｖｏを上回ったり下回ったりする範囲に亘って変動するように該出力電圧Ｖｏ＝Ｖｏｕｔの固定電圧を供給することが要求される。出力電圧制御に必要とされる最小限の要件に加えて種々の自由度（入力位相、イン・アウト位相及びクランプ位相の長さを含めて）を全体のタイミングアーキテクチャに取り込むという限度において更なる自由度があり得るしまた図４に示したシーケンスを用いてスイッチ状態のシーケンスを維持する別な制御形態もあり得る。１つの例が図７Ａ乃至７Ｃ、図８Ａ乃至８Ｃ及び図９Ａ乃至９Ｃを参照して概念的に説明される。上記した図の各々の組は、図３の理想化されたコンバータにおけるインダクタ電流ＩＬ、コンバータ入力電流Ｉｉｎ及びコンバータ出力電流Ｉｏｕｔの波形を示している。ここで言う理想化とは、スイッチＳ１乃至Ｓ４を含む回路要素が全て理想的であって、回路内には遷移キャパシタンス、インダクタンス若しくは抵抗が存在しないことを意味する。かかる回路においては、上記した４つのＺＶＳ位相は無視される。これらの図の組において、時間Ｔ１は図４の入力位相に対応し、時間Ｔ２は図４のイン・アウト位相に対応し、時間Ｔ３は図４のフリーホィール位相に対応し、時間Ｔ４は図４のクランプ位相に対応している。上記した如く、コンバータの負荷５は出力電圧ＶｏをほぼＤＣ値に平滑化するに十分なフィルタリングキャパシタンス（図示せず）を含むものと仮定する。
【００４９】
図７Ａ、７Ｂ及び７Ｃは、Ｖｉｎ乃至Ｖｏが負荷の固定値であるＶｏｕｔにほぼ等しい安定状態波形を示している。ＶｉｎがほぼＶｏに等しいときは、平均入力電流および平均出力電流は互いにほぼ等しい。このことは、Ｉｉｎ波形における領域Ａ１＋Ａ２はＩｏｕｔ波形における領域Ａ１＋Ａ３にほぼ等しく、Ｔ１がＴ３にほぼ等しいことを要求する。これらの条件の伴えば、Ｉｉｎ及びＩｏｕｔの平均値は共に等しい。ここで、イン・アウト位相における電流の傾斜はゼロであり電流Ｉｉｎ及びＩｏｕｔのピーク値はそれぞれＩｉｎｐおよびＩｏｕｔｐである。
【００５０】
ここで入力電圧が低下してＶｉｎがＶｏｕｔを下回ったと仮定する。もし相対的絶対的スイッチングタイミングが図７において示されたものと同じであるとすると、Ｖｏの安定値はこの新しい低下したＶｉｎに等しくなるように低下し、負荷に供給される電力は従って低下する。よって、Ｖｉｎ＞Ｖｏｕｔを伴って所望のＶｏｕｔに出力電圧Ｖｏを維持するために、図８Ａ乃至８Ｃに示された相対的スイッチングタイミングが用いられる。図８においては、入力位相期間Ｔ１′は図７の対応する期間Ｔ１に対して増大している。一方、イン・アウト位相の時間は変動なく（期間Ｔ２′＝Ｔ２）、トータル期間Ｔも変化していない。このような状態のもとで図８Ｃに示された出力電流の平均値は、図８Ｃの領域Ａ２′＋Ａ３′の合計が図７Ｃの領域Ａ２＋Ａ３の合計に等しい限り図７Ｃの例における電流値に等しい。かかる要件は、以下の場合にのみ達成される。すなわち、出力電流Ｉｏ（図８Ｃ）が図７Ｃに示されたＩｏのピーク値であるＩｏｕｔｐに等しい時点である時刻ｔ′（図８Ｃ）がイン・アウト位相の第２の半分の間に生ずる場合である。このような状態において、領域Ａ３′は領域Ａ３よりも小さく、領域Ａ２′は領域Ａ２よりも大である。Ｔ１が増大すれば、時刻ｔ′は更に外れ、Ｔ１′＞Ｔ１の値において出力電圧の平均および出力電流の平均は図７のものと同じである。
【００５１】
以下において、図８の説明と同様な説明を成す。もし、入力電圧Ｖｉｎが出力電圧Ｖｏの所望値を超えた場合、該出力電圧は入力位相の期間を減少することによって一定値Ｖｏｕｔに維持され得る。このことは図９Ａ乃至９Ｃにおいて示されている。図９Ｃにおける領域Ａ２″＋Ａ３″を図７Ｃにおける領域Ａ１＋Ａ３に等しくするべくイン・アウト位相の期間Ｔ１″が減少せしめられて、Ｉｏ（図９Ｃ）の値がイン・アウト位相の二番目の半分前の時刻ｔ２″においてＩｏｕｔｐに等しくなり、領域Ａ２″のＡ２に対する減少がＡ３に対する領域Ａ″′の増加によって保障されている。
【００５２】
かかるコンバータにおける入力電圧及び負荷の変動に伴う出力電圧の制御のために用いられる制御変数は入力位相の期間Ｔ１；イン・アウト位相の期間Ｔ２；及びクランプ位相の期間Ｔ４が含まれる。フリーホィール位相の期間Ｔ３は独立の変数ではなく期間Ｔ１およびＴ２に依存している。非理想的コンバータにおいては、一般的に、軽負荷動作の場合を除いてコンバータが電力を処理しないデッドタイムであるクランプ位相Ｔ４を出来るだけ短く維持することが有利である。更に入力電圧Ｖｉｎが出力電圧Ｖｏｕｔの値に近づくにつれて、コンバータ動作周波数（減少させることすなわち動作周期Ｔを増大させることが有利である。）なんとなれば、そのようにすることが非理想的コンバータにおけるロスを減少するからである。特に、Ｖｉｎ及びＶｏｕｔの差がインダクタ２１及びスイッチング素子２２及び２６のＤＣ抵抗になる場合は、スイッチングが低い周波数になされ、インダクタ２１を経た入力から出力への電力伝送において低いスイッチングロスもしくはＡＣ巻き線またはコアのロス及び低い入力及び出力リップル電流に帰結する。これらの原理を用いて図７、８及び９に示された制御形態が更に改良され得る。
【００５３】
かかる改善された制御形態は図１乃至１４によって示されている。これらの図においては、図３の理想的コンバータにおけるインダクタ電流ＩＬが示されている。ここで、理想的コンバータは図７、８及び９の例において用いられたと同様な意味を有し、ＺＶＳ期間は無視されている。これらの各図においては、コンバータが平均負荷電流Ｉｏａｖｇの同じ値において同じ出力電圧Ｖｏ＝Ｖｏｕｔを伝送する。また、入力位相Ｔ１及びイン・アウト位相Ｔ２の期間は（異なる）値にセットされて、出力電圧をＶｏｕｔに維持する。また、クランプ位相に伴うデッドタイムはフリーホィール位相の終わった後すぐに新しい動作サイクルを開始することによって最小化される。図１０及び１１は入力電圧Ｖｉｎが固定値Ｖ１に等しい場合である。ここで、Ｖ１はＶｏｕｔよりも小さくかつこの値に近い。図１２、１３及び１４は入力電圧Ｖｉｎが固定値Ｖ２に等しい場合である。ここでＶ２はＶｏｕｔの値より小さくかつかなり異なる値である。
【００５４】
図１０及び１１の波形におけるイン・アウト位相においては入力及び出力電圧が互いに近いので、インダクタ電流の傾斜が小さい。同じ平均出力電流を達成するために、入力位相の長さ（図１０におけるＴ１ａ、図１１におけるＴ１ｂ）及びイン・アウト位相の長さ（図１０のＴ２ａ、図１１のＴ２ｂ）は図１１において図１０におけるよりも長く設定される。このことによって、図１１の波形におけるイン・アウト位相におけるインダクタ電流ＩＬのピークツーピークがより大きくなり、より低い動作周波数に帰結する。上記した如く、より低い動作周波数はスイッチングロスおよびインダクタにおけるコアロスを低減するので有利である。
【００５５】
入力及び出力電圧が大きく異なる場合、図１２、１３及び１４に示すように、イン・アウト位相におけるインダクタ電流が大きなスロープを呈する。これらの図に示したように、出力電流及び電力の平均値が同じ場合、イン・アウト輸送の期間が増大して出力電流のピーク値及びｒｍｓ値が大きく増大する。これによって、非理想的要素におけるＡＣコアロス及びｒｍｓロスが共に増大する。
【００５６】
図１０乃至１４の波形は、ＶｉｎがほぼＶｏｕｔに等しいときはイン・アウト位相の長さを増大することが望ましいことを示している。逆にＶｉｎ及びＶｏｕｔが互いに異なる場合は、イン・アウト位相の期間を減少させ得る。このことは以下の３つの要素を含む好ましい制御態様を提供する。すなわち１つの要素（１）は、軽負荷の場合を除きフリーホィール位相の終了の直後に新しい動作サイクルを開始することによってクランプ位相の期間を最小化することができ、これによって長いフリーホィール位相が最大動作周波数を制限するので、望ましいのである。第２の要素（２）は、イン・アウト位相の期間Ｔ２がＶｉｎおよびＶｏｕｔの間の差に逆比例して変動することである。すなわち、Ｔ２は（Ｖｉｎ−Ｖｏｕｔ）の絶対値の増大につれて減少し、Ｔ２が（Ｖｉｎ−Ｖｏｕｔ）の絶対値がゼロに近づくにつれて増大するのである。但し、イン・アウト位相の最大期間は最小動作周波数を制限するように成される。次に、要素（３）においては、入力位相の期間Ｔ１が負荷電流に比例して変化しかつ入力電圧に反比例して変化する。基本的制御変数として変化することである。
【００５７】
ある入力電圧及び出力電圧において、上記した制御態様は負荷の減少につれてコンバータ動作周波数が増大する結果となる。コンバータの動作周波数の最大値を制限するために制御形態は第４の要素を加えることによって更に改良される。すなわち、第４の要素（４）においては、コンバータ動作期間について下限値が設定されるか、または動作周波数について上限値が設定される。実際上、前のコンバータ動作期間の開始から所定最短期間Ｔｍｉｎが経過するまでは新しいコンバータ動作サイクルの開始を禁止することによって成される。この「周波数ストップ」の効果によって動作期間がＴｍｉｎ以下に減少する値に負荷が減少するにつれてコンバータ動作サイクル内の「デットタイム」の形態にて増大する（クランプ期間が増大する形態となる）。
【００５８】
最後に、該制御形態は第５の要素を加えることによって更に改善され得る。すなわち、第５の要素（５）においては、コンバータ動作周波数に下限値を設けるかまたは動作期間に上限値を設ける。この「期間ストップ」の降下は入力電圧が所望の出力電圧に近づく「退化」期間における長い期間のかつ低周波高調波成分の生成を避けることである。
【００５９】
図１５及び１６は改良型のバック・ブーストコンバータ４０を示しており、このコンバータにおいてはスイッチコントローラが、以下に述べる如く、「５要素」制御形態によってスイッチを動作せしめる。図１６においては、バック・ブーストコンバータ４０がＭＯＳＦＥＴスイッチＳ１  ４２、Ｓ２  ４４、Ｓ３  ４６及びＳ４  ４８を含んでいる。これらのＭＯＳＦＥＴスイッチは、図４におけるダイオードＤ１  ３２、Ｄ２  ３４、Ｄ３  ３６及びＤ４  ３８と同じ機能及び極性を有する同様な真性ボディーダイオードを含むものの図示していない。バック・ブーストコンバータ４０は更に、スイッチ制御回路４１（以下に述べる）、インダクタ４３を含んでいる。インダクタ４３はインダクタンスＬ及び平均等価直列抵抗Ｒ１  ５９を含んでいる。Ｖｉｎの値を有する入力抵抗６はコンバータ４０の入力に接続されている。よって電力がコンバータ４０によって負荷後に供給される。この負荷は、理想的キャパシタ４５及び等価直列抵抗Ｒｅｓｒ  ４７及び負荷抵抗４９（Ｒｌｏａｄ）によって示されるフィルタコンデンサを含んでいる。アクティブ整流回路６０、６２は、各々、入力電圧Ｖ１ａ及びＶ１ｂによって制御されるスイッチ６４、６５を含んでいる。なお、これらのアクティブ整流回路は本願と同じ譲受人に譲渡された「Ｉｎｔｅｇｒａｔｅｄ  Ａｃｔｉｖｅ  Ｒｅｃｔｉｆｉｅｒ」と題する米国特許出願第０９／４９９，８２２号に開示されたものと同じタイプであり得る。スイッチＳ１  ４２のゲート駆動回路はバッファ６１、ダイオード７０、７２及び抵抗Ｒｕ  ７４からなっている。スイッチＳ２  ４４のゲート駆動回路はバッファ６３、ダイオード７１、７３及び抵抗Ｒｆ  ７５からなっている。以下に述べるように、抵抗Ｒｍｉｎ  ６６、Ｒｉｎ６７、Ｒｏｕｔ  ６８及びＲｖ１  ６９はスイッチコントローラ４１の端子に接続されている。既に述べたように、該制御回路はまた、スイッチＳ１乃至Ｓ４、ダイオードＤ１乃至Ｄ４及びインダクタ２１の寄生容量であって図４の回路に関して既に説明したＣＰ１  ３１、Ｃｐ２  ３３、Ｃｐ３  ３５及びＣｐ４  ３７に近似した寄生容量を含んでいる。図１６は、スイッチコントローラ４１を示す回路図である。図１５の回路の動作は図４、１５及び１６を参照して説明される。
【００６０】
図１６において、スイッチコントローラ４１は３つのタイマーＭ１、Ｍ２及びＭ３を含んでいる。これらのタイマーのタイミング値は１またはそれ以上の電流に依存している。タイマーＭ１は電流Ｉ１をダイオードＤ５、Ｄ６、Ｄ７及びＤ８からなるダイオードブリッジから受ける。電流Ｉ１は２つの電流の合計に等しい値を有する端方向電流である。これらの２つの電流の一方はダイオードブリッジから供給される電流であってその大きさはダイオードブリッジの入力に流入する双方向電流Ｉｂの絶対値に等しい。また、他方の電流は電流コンバータＦ３によって供給される端方向電流である。電流Ｉｂは電流コンバータＦ１ｂ及びＦ２ａによって供給される２つの電流の間の差に等しい。各電流−電流コンバータはその入力端子間に流れる電流に比例する出力電流を供給する。図１５及び１６において、電流−電流コンバータＦ１ｂによって供給される電流はスイッチコントローラのＶｉｎ入力端子５５に供給される電流に比例している。この電流はコンバータ入力電圧Ｖｉｎに比例する一方抵抗Ｒｉｎ  ６７の値に反比例する。電流−電流コンバータＦ２ａに供給される電流はスイッチコントローラのＶｏｕｔ入力端子５４に供給される電流に比例している。この電流はコンバータ出力電圧Ｖｏｕｔに比例しかつ抵抗Ｒｏｕｔ  ６８の値に逆比例している。電流−電流コンバータＦ３に供給される電流はスイッチコントローラのＭ×Ｐ入力端子５６に供給される電流に比例している。この電流は入力電圧Ｖｉｎに比例する一方抵抗Ｒｍｉｎ  ６６の値に反比例している。同様に、電流−電流コンバータＦ１ａに供給される電流はコンバータ入力電圧Ｖｉｎに比例し、電流−電流コンバータＦ２ｂに供給される電流Ｉ３はコンバータ出力電圧Ｖｏｕｔに比例している。よって、図示された極性のもとで、電流Ｉ１、Ｉ２及びＩ３は以下の式によって表すことが出来る。
すなわち、
（１）    Ｉ１＝Ｋ１＊ａｂｓ（Ｖｉｎ−Ｖｏｕｔ）＋Ｋ２＊Ｖｉｎ
（２）    Ｉ２＝Ｋ３＊Ｖｉｎ
（３）    Ｉ３＝Ｋ４＊Ｖｏｕｔ
ここで、“ａｂｓ”は絶対値を意味し、Ｋ１、Ｋ２、Ｋ３及びＫ４は電流−電流コンバータＦ１ａ、Ｆ１ｂ、Ｆ２ａ、Ｆ２ｂ及びＦ３の一定ゲイン及び抵抗値Ｒｉｎ、Ｒｏｕｔ及びＲｍｉｎに依存する定数である。
【００６１】
図１６において示しているように、タイマーＭ１、Ｍ２、Ｍ３の各々は論理的に制御されるスイッチ（ＣＰ１、ＣＰ２及びＣＰ３）を含んでいる。論理制御スイッチの各々は、タイミングコンデンサＣ１、Ｃ２及びＣ３に接続された出力スイッチ８０、８２、８４を含んでいる。論理制御スイッチの出力スイッチは、論理制御スイッチの  入力端子が論理ハイに制御されている時閉成してそのコンデンサが放電される。また、論理制御スイッチの入力端子が論理ローに駆動されている時は、論理制御スイッチの出力スイッチが開放される。例えば、コンデンサＣ１に接続されている論理制御スイッチＣＰ１の出力スイッチ８０は、セットリセットフリップフロップＳＲ１のＱ出力が論理ハイに設定されている時は閉成されてＣ１が放電する。またＲ１のＱ出力が論理ローに設定されている時は該出力スイッチが開放される。論理制御スイッチＣＰ２及びＣＰ３の出力スイッチ８２、８４は、セットリセットフリップフロップＳＲ２及びアンドゲートＵ８の出力における論理状態によって同様に制御される。タイマーＭ１、Ｍ２及びＭ３の各々は、また、遅延回路ＤＣ１、ＤＣ２及びＤＣ３を含んでいる。これらの遅延回路はタイマー比較器ＴＣ１、ＴＣ２及びＴＣ３における伝播遅延を考慮して設けられ、かつ全ての状態においてタイミングコンデンサが適当に放電されることを確実にする。
【００６２】
図１７は、入力電圧を５５ＶＤＣとし出力電圧を５４．５ＶＤＣとし負荷抵抗４９の値をＲｌｏａｄを１０Ω（コンバータが２９７ワットの出力電力を供給する）として安定状態で動作する図１５のコンバータの動作波形のシミュレーションを示している。ＭＯＳＦＥＴスイッチＳ１  ４２、Ｓ２  ４４、Ｓ３  ４６及びＳ４  ４８は各々、３０ｍｍΩ／１００Ｖ、６０  ｍｍΩ／１００Ｖ、１０  ｍｍΩ／６０Ｖ及び２０  ｍｍΩ／６０Ｖ  とする。
また、インダクタ４３の値Ｌは１マイクロヘンリーとし等価直列抵抗５９の値Ｒ１は０．０３６Ωとする。また、出力フィルタコンデンサはキャパシタンス４５としてＣｏｕｔ＝２２マイクロファラッドおよび等価直列抵抗４７値Ｒｅｓｒ＝１ｍｍΩを有するものとする。また、抵抗Ｒｉｎ、Ｒｏｕｔ及びＲｍｉｎは、各々、５０ＫΩ、５０ＫΩ及び２０００ＫΩとする。また、電流−電流コンバータＦ１ａ、Ｆ１ｂ、Ｆ２ｌ、Ｆ２ｂ及びＦ３のゲインは、各々、１、１、１、１／２及び１とする。更に、キャパシタＣ１、Ｃ２及びＣ３は各々５０ｐＦとする。誤差アンプＡ１の非反転入力は１．２５Ｖ基準電圧源に接続されている。また、５３．７５ＫΩ及び１．２５ＫΩをそれぞれ有する抵抗Ｒｖ１    ６９及びＲｖ２  ７７は、各々、スイッチコントローラ４１のＦＢ入力端子５８を経てコンバータの出力電圧の一部をアンプＡ１の反転入力に供給する。２０ピコファラッドＩＣコンデンサがアンプＡ１の出力と反転入力とを接続している。アンプＡ１は１００のオープンループゲインを有しかつ非常に広い帯域を有する。抵抗Ｒｖ１及びＲｖ２からなる分圧器及びアンプＡ１はコンバータの出力電圧を制御する閉じた負帰還ループの一部を形成する。アンプＡ１の出力に供給される電圧Ｖｅｒｒは自動的に調整して入力電圧及び負荷が変化するに応じてコンバータ出力電圧を維持する。
【００６３】
図１５、１６及び１７において、時刻ｔ＝ｔ０の時、スイッチＳ１及びＳ４は共にオンであり、コンバータ動作サイクルにおける入力位相において電流ＩＬがインダクタＬ１において上昇する。この期間において、フリップフロップＳＲ１及びＳＲ２のＱ出力はローであり、出力スイッチ８０、８２は開放され、コンデンサＣ１及びＣ２が電流Ｉ１及びＩ２によって各々充電され、フリップフロップＳＲ３及びＳＲ４の出力がハイであってスイッチＳ４及びＳ１を活性化し、スイッチＳ２を不活性化する。これはバッファＢ２及びＢ１によってなされ、これらのバッファはスイッチコントローラ端子Ｑ１  ５１及びＱ４  ５４及び追加ゲートインターフェース及びゲート複合回路を介して駆動信号をスイッチＳ４、Ｓ１及びＳ２のゲートに供給する。この期間において、アンドゲートＵ８の出力において生ずる電圧Ｖｓｔがローであり、これによって、出力スイッチ８４が開放され、コンデンサＣ３の充電を可能にする。コンバータが安定状態で動作している時、アンプＡ１の出力に生ずる誤差電圧Ｖｅｒｒが平均値Ｖｅｒｒ１の近傍で調整されてコンバータ出力電圧が５４．５ＶＤＣに維持されるに十分である。時刻ｔ＝ｔ１の時、コンデンサＣ２の両端電圧はＶｅｒｒ１に等しくなるように上昇し、比較器ＴＣ２の出力がハイになる。遅延回路ＤＣ２によってシミュレーションされる１０ナノ秒の僅かな時間の後に、比較器ＴＣ２の高出力がフリップフロップＳＲ２のＳ入力に供給されてこれをセットしてコンデンサＣ２を放電し、更にフリップフロップＳＲ３のＲ入力に供給されてこれをリセットしてバッファＢ２の出力をローとして端子Ｑ４を介してスイッチＳ４をターンオフせしめる。
【００６４】
入力位相において、スイッチＳ３の両端電圧の極性がアクティブ整流回路６０のスイッチ６４をオフとしアクティブ整流回路６２のスイッチ６５をオンとしスイッチＳ３のオフ状態を維持する。図１７において、時刻ｔ１及びｔ２の間、スイッチＳ４の両端電圧が上昇し、時刻ｔ２において、スイッチＳ３の両端電圧がゼロを通過してその極性が変化する。アクティブ整流回路６０、６２はＳ３の両端電圧の極性変化を検知して時刻ｔ２の直後にＳ３のゲートに駆動電圧を供給してこれをターンオンせしめる。
【００６５】
時刻ｔ２及びｔ３の間すなわちイン・アウト位相の間、スイッチＳ１及びＳ３はオンであり、スイッチＳ２及びＳ４はオフである。ＶｉｎがＶｏｕｔに非常に近い故、電流Ｉ１は比較的小さく（式（１）参照）、イン・アウト位相の期間が、図１７からも分かるように比較的長い。時刻ｔ３の直前において、コンデンサＣ１の両端電圧は上昇してＶｅｆｆ１に達し、比較器ＴＣ１の出力がハイとなる。遅延回路ＤＣ１によってシュミレーションされた如く１０ナノ秒の短い時間の後に比較器ＴＣ１のハイ出力はフリップフロップＳＲ１のＳ入力に供給されて、これをセットしてコンデンサＣ１の放電をなし、フリップフロップＳＲ４のＲ入力にも供給されてこれをリセットしてバッファＢ１の出力をローとして、これがＱ１端子の電圧ローにする。端子Ｑ１の電圧がローになると、バッファ６１の出力がローとなり、バッファ６３の出力がハイとなる。そうすると、スイッチＳ１のゲートの電圧がバッファ６１及びダイオード７２を介してローとなり、このゲート電圧がその閾値を比較的速やかに通過することになり、これによってＳ１が時刻ｔ３においてターンオフする。一方、スイッチＳ２のターンオンは抵抗Ｒｆ７５（３０Ωの値）の故にスイッチＳ１のターンオフに対して遅延せしめられ、これはスイッチＳ２のゲート容量（図示せず）と共にＳ２のゲート電圧の上昇を緩やかにして時刻ｔ４においてターンオンせしめる。抵抗Ｒｆ７５の値は適当に選択されてスイッチＳ２の両端電圧Ｖ１が時刻ｔ３及びｔ４の間（ＺＶＳＳ２位相）において電流ＩＬの正の電流によってほぼゼロボルトにまで放電される。
【００６６】
時刻ｔ４及びｔ５の間すなわちフリーホィール位相において、スイッチＳ２及びＳ３  がオンであり、電流ＩＬがインダクタ４３において減少する。時刻ｔ５の直前において、スイッチＳ３の電流がゼロをよぎり、負になり、Ｓ３の両端電圧が逆転してアクティブ整流器６０、６２がＳ３のゲートを放電して時刻ｔ５においてこれをターンオフする。時刻ｔ５につづくＺＶＳ  Ｓ４位相において、電流ＩＬの逆流がスイッチＳ４の両端電圧Ｖ２を放電してゼロに向かわしめる。電圧Ｖ２はスイッチコントローラ４１の端子Ｑ４ｓを介して比較器ＴＣ４の反転入力に供給される。比較器ＴＣ４の非反転入力は５ボルト基準電圧に接続されている。電圧Ｖ２がこの５ボルトを下回った時比較器ＴＣ４の出力がハイとなり単安定パルス発生器ＭＭ１をトリガーしてそのＱ出力において単一の１５ナノ秒パルスを生成する。これによって、フリップフロップＳＲ３のＱ出力をハイ状態にセットする。そしてバッファＢ及び端子Ｑ４を介してＳ４のゲートに信号を供給してこのスイッチＳ４を僅かな時間の後すなわち時刻ｔ６においてターンオンする。比較器ＴＣ４の出力がハイになったとき、アンドゲートＵ８の第１入力８６を活性化する。もし、比較器ＴＣ４の出力がハイになったときにアンドゲートＵ８の第２入力８８がハイであるならばアンドゲートＵ８の出力がＴＣ４のハイと殆んど同じ時刻にハイとなりフリップフロップＳＲ２及びＳＲ１をリセットし、フリップフロップＳＲ４をセットしてバッファＢ１の端子Ｑ１５１の出力電圧をハイとする。Ｂ１のハイ出力はバッファ６３及びダイオード７３を介して比較的速やかに時刻ｔ７においてスイッチＳ２をターンオフさせる。スイッチＳ１のターンオンは、抵抗Ｒｕ７４（８Ωの値）によってスイッチＳ２のターンオフに比して遅延せしめられる。この抵抗Ｒｕ７４はＳ１のゲート容量と共に作用してＳ１のゲートにおける電圧上昇を遅延せしめてそのターンオンを時刻ｔ０＋Ｔにおいて成さしめる。抵抗Ｒｕ７４の値はスイッチＳ１の両端電圧が電流ＩＬの逆流によって時刻ｔ７及びｔ０＋Ｔ（ＺＶＳＳ１位相）においてほぼゼロボルトに放電するように選択される。スイッチＳ１のターンオンは上記した如く次の動作サイクルを開始する。
【００６７】
既に述べた如く、コンバータ動作周波数は入力電圧の上昇と共に、入力電圧及び出力電圧の差の増大と共にかつ負荷の減少と共に増大する。タイマーＭ３は動作期間に上限値を設定することによってコンバータの最大動作周波数を制限する。上記した如く、アンドゲートＵ８の出力がハイになるごとに、タイミングコンデンサＣ１、Ｃ２及びＣ３の両端出力スイッチ８０、８２、８４が開放され、これらのコンデンサが充電を開始する。図１７の例におけるが如く、Ｉ３がＩに対して十分大であれば、コンデンサＣ３は５ボルトまで充電し、アンドゲートＵ８の第２入力は、アンドゲートＵ８の第１入力がハイに駆動される時点より前（時刻ｔ６）より前において、遅延回路ＤＣ３及び比較器ＴＣ３を経てハイに駆動される。このような状態において、時刻ｔ６及びｔ７の間のクランプ位相は回路伝播遅延及びスイッチＳ４及びＳ２のゲート閾値電圧に対してゲート容量が充放電されるに必要な時間の相対値によって定まる非常に短い期間を有することになる。しかしながら、アンドゲートＵ８の第１入力がタイマーＭ３のタイムアウト（すなわちＤＣ３の出力がハイとなる）より前に活性化されれば、アンドゲートＵ８の出力がハイ状態に移行することがＤＣ３はハイになるまで遅延せしめられる。このことによって、ＴＣ４の出力のハイになることに応じてスイッチＳ４がターンオンする時刻ｔ６とスイッチＳ２がターンオフする時刻ｔ７との間の増大した遅延を招来する。還元すれば、クランプ位相が動作期間が最小値を下回ることを防止する手段が電流Ｉ３に応答するタイマーＭ３によって設定される故増大するのである。
【００６８】
上記したことから明らかなように、電流Ｉ１及びタイマーＭ１がスイッチＳ１がオンである時間長を設定し、電流Ｉ２及びタイマーＭ２がスイッチＳ４がオンである時間を設定し、電流Ｉ３及びタイマーＭ３がコンバータの最小動作期間を設定することが分かる。入力位相はスイッチＳ４及びＳ１が共にオンである時間（タイマーＭ２）にほぼ対応し、イン・アウト位相はスイッチＳ１がオンであってＳ４がオフである時間（タイマーＭ１−タイマーＭ２）にほぼ対応する。上記した式（１）、（２）及び（３）に関して、電流Ｉ２がＶｉｎに比例して変化し従ってタイマーＭ２の時間がＶｉｎに対して逆に変化することが分かる。同様に、タイマーＭ１の時間は（Ｖｉｎ−Ｖｏｕｔ）の絶対値が減少すると増大し、（Ｖｉｎ−Ｖｏｕｔ）の絶対値が増大すると減少することが分かる。また、比較器ＴＣ１及びＴＣ２の反転入力における閾値電圧が誤差アンプＡ１の出力Ｖｅｒｒであると言うことから、タイマーＭ１及びＭ２の期間がまた出力電圧に適用される負荷の変化に応じて変化することが分かる。よって、タイマーＭ１及びＭ２の時間は負荷の増大に応じて出力電圧が設定値以下になる時に増大する。この設定値はアンプＡ１の非反転入力に接続された１．２５ＶＤＣ基準電圧減及び電圧器抵抗６９、７７の値によって定められる。また、タイマーＭ１及びＭ２の期間は負荷の減少に応じて出力電圧が該設定値より増大する時に減少する。最小動作期間は設定するタイマーを用いるかかる制御形態は上記した制御形態における５つの要素に応じている。コンバータ出力電圧Ｖｏｕｔが一定の場合、タイマーＭ３の時間はほぼ一定であり、これは電流Ｉ３がＶｏｕｔに比例すると言う事実による。
【００６９】
図１８乃至２２は異なる動作状態における図１５及び１６に示したコンバータのシュミレーションした波形を示している。全ての成分の値は上記したものと同じであり、全ての場合において、出力電圧は５４．５ＶＤＣである。図１８及び１９は各々、Ｖｉｎ＝７５ＶＤＣ及びＶｉｎ＝３５ＶＤＣの場合の動作波形を示しており、各々Ｉｌｏａｄ＝１０Ωである（出力電力は２９７Ｗである）。図２０、２１、２２は、各々、Ｖｉｎ＝５５ＶＤＣ、Ｖｉｎ＝７５ＶＤＣ及びＶｉｎ＝３５ＶＤＣの場合の動作波形を示しており、抵抗Ｒｌｏａｄ＝１００Ωであり出力電圧は２９．７Ｗに等しい。図７乃至１９におけるコンバータの動作期間は、各々、ほぼ２．０、０．６及び１．２μ秒である。図２０乃至２２における動作コンバータ動作期間は等しく、ほぼ０．５２μ秒である。
【００７０】
図１７、１８及び１９は、コンバータが比較的高い出力電力を伝送する場合について以下の場合を示している。すなわち、
（１）図１７に示した如く、入力電圧が出力電圧に近い場合、コンバータ動作期間は増大し（２μ秒）電力が入力から出力に直接に搬送されるイン・アウト位相は該動作期間の大部分を構成する。
【００７１】
（２）コンバータ動作期間は入力電圧と出力電圧の差が増大するにつれて減少する（図１７、１９）。
【００７２】
（３）イン・アウト位相は、ＶｉｎがＶｏｕｔよりも小さくてコンバータがブーストモードにて動作する時（図１９）は、トータルのコンバータ動作期間の比較的大なる部分を構成し、ＶｏｕｔがＶｉｎよりも小さくてコンバータがバックモードにて動作するとき（図１８）は、トータルのコンバータ動作期間の比較的小なる部分を構成する。
【００７３】
（４）全ての場合において、クランプ位相は、最小化される。なんとなれば、コンバータの動作期間がＭ１及びＭ２タイマーによってかつフリーホィール位相の自動制御長さによって設定されてＭ３タイマーによって設定される最小動作期間よりも常に長いからである。
【００７４】
図２０乃至２２において、コンバータは比較的小なる出力電力を供給し、これらの図において、タイマーＭ３の動作期間に対する影響が示されている。全ての場合において、コンバータの動作期間は０．５２μ秒に固定され、全ての場合においてクランプ位相がコンバータ動作期間の重要な部分となっている。全ての図面において、入力位相の開始からフリーホィール位相の終了までの電流ＩＬの上昇及び下降を含む期間は各図においてほぼ時間長Ｔｐとして示されており、これは最小動作期間Ｔｍｉｎの僅かな部分である。
【００７５】
上記したバック・ブーストコンバータは電力密度、効率及び低ノイズにおいて高いレベルを達成する。また、各スイッチタイミングにおいてゼロ電圧スイッチングがなされる故、スイッチングロス及びスイッチ導通ロスが殆んど除去されて高い周波数動作を可能とし、従って効率を害することなく、より高い電力密度を達成することが出来る。インダクタ４３は比較的小さいインダクタンスであり平均電流に対するｒｍｓの好ましい比及びＤＣ成分に対してスイッチング周波数の電流の高調波成分の低振幅によって小さくすることが出来る。特に図１７からも明らかなように、入力電圧が出力電圧に近い場合、インダクタ電流がほぼ一定であり動作サイクルの殆んどの間平均負荷電流に等しい。また、電流の高周波高調波成分の比較的低い振幅は不連続モードによって動作する通常のバックもしくはブーストコンバータに比して表皮及び近接効果によるインダクタ巻き線ロスを極めて低くすることが出来る。同様の理由で、インダクタコアにおけるＡＣ磁束によるコアロスの極めて低くすることが出来る。入力電圧が出力電圧を上回ったり下回ったりするにつれてインダクタロスが増大するが、それらは最大対最小入力電圧比を伴うコンバータに比してまだ低いのである。
【００７６】
特に、上記したバック・ブーストコンバータのピーク全負荷効率は９７％を越えることが出来、電力密度を２００Ｗ／立方インチにすることが出来る。（或いは、４８１出願に開示した改良された放送技術を用いれば５００Ｗ／立方インチを越える電力密度を達成することも出来る）これは９５％よりも低い効率で１００Ｗ／立方インチより低い電力密度の従来のバックもしくはブーストコンバータの値を遥かに越えているのである。そして、入力電圧のバックおよびブーストをなして所望の出力電圧を供給できるのである。更に、最大周波数ストップ及びフリーホィール位相におけるインダクタ内でのエネルギーの維持故に低負荷における効率も比較的高いのである。このＺＶＳアーキテクチャはスイッチを電流及び両端電圧の変化を最小にすることによって低ノイズ動作をも提供しているのである。
【００７７】
この改良型バック・ブーストコンバータにおける出力電圧制御の他の制御形態は以下の通りである。すなわち、
（１）入力位相及びイン・アウト位相の長さは固定されてクランプ位相の長さをコンバータの動作周波数の調整手段として変化させることによって出力電圧が調整される。この制御形態は図２３Ａないし２３Ｃの理想的インダクタ電流波形を参照しつつ説明する。ここで、「理想的」なる用語は上記した意味と同じでありコンバータにおけるＺＶＳ期間は無視される。図２３Ａにおいて、コンバータは所望の出力電圧Ｖｏｕｔを供給し、最大定格負荷で動作しかつその最小定格入力電圧Ｖｉｎ＝Ｖｉｎｍｉｎにて動作している。これらの状態において、入力位相の長さはＴ１に固定されイン・アウト位相の長さはＴ２に固定され、クランプ位相の長さＴ４がゼロに近くなる。入力電圧が増大するかまたは負荷が減少するとクランプ位相の長さが増大して出力電圧を所望の値に維持する。例えば、図２３Ｂは全負荷動作を示し、入力電圧がＶｉｎｍｉｎよりも大でありＶｏよりも低い場合を示している。図２３Ｃは全負荷でかつ入力電圧がＶｏよりも高い動作を示している。入力位相を固定長とすると、各動作サイクルにおいてコンバータに供給されるエネルギーはＶｉｎと共に増大し、その結果固定電力出力の場合にはクランプ位相の長さが増大して出力電圧を固定値に維持する。よって、図２３Ｃの置換Ｔｃは図２３Ｂの置換Ｔｂよりも大でありこのＴｂは図２３Ａの置換Ｔａよりも大である。
【００７８】
（２）上記した制御形態は入力電圧ＶｉｎがＶｉｎｍｉｎよりも大の時の入力位相の長さＴ１（２３）を減少させることによって変更することが出来る。このことは周波数変化範囲を小さくすることに帰結する。
【００７９】
（３）上記した制御形態は更に変更することが出来る。この変更はＶｉｎを増大させることによる入力位相長の減少に加えて、ａｂｓ（Ｖｉｎ−Ｖｏｕｔ）に逆比例してイン・アウト位相の長さを変化させることによる変更である。上記した如く、クランプ位相の長さの変化は電圧Ｖｏを制御する。このことは動作周波数の範囲を小さくしＶｉｎがＶｏに近い時にイン・アウト位相の長さを増大することによって効率を増すことになる。
【００８０】
（４）本発明によるコンバータはイン・アウト位相の長さを固定することによってかつ入力位相の長さを所望の電圧値Ｖｏに出力電圧を調整するように変化させることによってほぼ一定の動作周波数にて動作せしめられ得る。この制御形態は、図２４Ａないし２４Ｃの理想的インダクタ電流波形を用いて説明される。ここで、「理想的」とは上記したと同様の意味でありコンバータのＺＶＳ期間は無視される。図２４Ａにおいてコンバータは所望の出力電圧Ｖｏｕｔを供給し比較的低い値の負荷電力Ｐ１にて動作しその最小定格入力動作電圧Ｖｉｎ＝Ｖｉｎｍｉｎにて動作する。これらの条件下において、コンバータの動作周期Ｔａは固定動作周期ＴＦＩＸよりも僅かに短い。入力電圧及びもしくは負荷の増大につれて、入力位相の長さが減少して出力電圧を所望の値に維持する。例えば、図２４Ｂは全負荷動作を示しかつ入力電圧はＶｉｎｍｉｎよりも高くＶｏよりも低い動作である。図２４Ｃは全負荷でかつ入力電圧がＶｏよりも高い場合の動作を示している。各々の場合において、出力電圧の増大は入力位相の長さの減少に帰結する。バック・ブーストコンバータにカスケード接続されてＤＣ−ＤＣコンバータを提供する。図２５Ｂに示したように、コンバータ９４が未調整のＤＣトランスである場合は、電圧ＶＬはフィードバック入力９１としてバック・ブーストコンバータ９０に供給される。電圧ＶＬを基準電圧（図示せず）と比較することによってかつこの基準電圧と電圧ＶＬとの間の差に基づく誤差電圧を生成することによって、バック・ブーストコンバータの出力電圧Ｖｏは電圧ＶＬを調整する手段として変化し得る。
【００８１】
図２５Ａ及び２５Ｂの応用例において、入力電圧Ｖｉｎは規格値Ｖｉｎｎｏｍを中心としてその長さ及び大きさが変化するようにパーターベーションを示す事も出来る。そのような場合、このバック・ブーストコンバータ９０の位相的効率はバック・ブーストコンバータの出力電圧Ｖｏをほぼ電圧Ｖｉｎｎｏｍに等しくするように設定することによって達成される。
【００８２】
この改良されたバック・ブーストコンバータは高い変換効率を呈するゆえ、図２８に示した如く、バッテリ電圧レギュレータとして有用である。この図において、バッテリ１１１はバック・ブーストコンバータ１１４の入力電源として作用し、このコンバータ１１４の出力電圧Ｖｏが負荷１１２に供給される。もし負荷１１２が１以上の効率的ＶＴＭ（背景技術において説明した４８１出願に開示された如きもの）を含む場合、このＶＴＭはバッテリ電圧の定格値Ｖｂａｔに近い値の入力電圧から動作するように設計され得る。このようにして、バック・ブーストコンバータ１１４の入力及び出力電圧Ｖｂａｔ及びＶｏは互いに近い値であり、上記した如く、このコンバータは例えば９７％より高い変換効率のような非常に高いレベルの変換効率を呈しえる。
【００８３】
この改良されたバック・ブーストコンバータは力率調整コンバータとしても用い得る。この力率調整コンバータはＡＣ電圧入力を受け入れてＤＣ出力を負荷に電力として供給する。この負荷は調整ＤＣ−ＤＣコンバータを含み得る。そして、このコンバータは電流の高調波成分を制御する手段としてＡＣ電源から引き出される電流を制御するのである。従来例の力率調整コンバータは、例えば、テキサスインストゥルメント社の子会社であるニュウハンプシャー州メリマック市のユニトロドコーポレーション社から刊行されたＬ．Ｈ．Ｄｉｘｏｎ氏による“Ｈｉｇｈ  Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｐｒｅｒｅｇｕｌａｔｏｒ  Ｆｏｒ  Ｏｆｆ−  Ｌｉｎｅ  Ｓｕｐｐｌｉｅｓ”と題するＵｎｉｔｒｏｄｅ    Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｄｅｓｉｇｎ  Ｓｅｍｉｎａｒ  Ｍａｎｕａｌ  ＳＥＭ６００，１９８８に記載されている
。図２６は図１５及び１６に示されたタイプのバック・ブーストコンバータ１０２を含む力率調整コンバータを示している。この図において、ＡＣ電源１０６から供給されるＡＣ電圧Ｖａｃは全波整流器１１０によって整流されてバック・ブーストコンバータ１０２の入力電圧Ｖｉｎとして供給される。ＰＦＣコントローラ１０４は整流入力電流の時間変化大きさを示す入力１０６、Ｉｉｎを受け入れ、かつバック・ブーストコンバータ１０２のＤＣ出力電圧Ｖｏを示す入力１０８を受け入れる。このＰＦＣコントローラはスイッチコントローラ４１（図１５及び１６を参照して説明したもの）のＦＢ入力端子５８に信号を供給してＩｉｎの波形を制御して、同時に出力電圧を所望値Ｖｏに制御しつつＡＣ電源からの電流の高調波成分を制御する。
【００８４】
図２９は更なる改良バック・ブーストコンバータ１１７を示しており、このコンバータ１１７はＭＯＳＦＥＴスイッチＳ１乃至Ｓ４およびスイッチコントロール回路１１９を含んでいる。かかるコンバータにおけるスイッチの入力−出力シンメトリー形態はこのコンバータが双方向モードにて動作することを許容する。すなわち、電力が左から右に向かって処理されて、すなわち端子１１６ａ、１１６に接続された電圧Ｖｘの入力電源から端子１１８ａ、１１８ｂに接続された負荷に電圧Ｖｙにて電力が供給されるか若しくは電力が右から左に向けて処理されて端子１１８ａ、１１８ｂに接続された電圧Ｖｙの入力電源から電圧Ｖｘの端子１１６ａ、１１６ｂに接続された負荷に電量区が供給される。このようなコンバータにおいては、スイッチコントロール回路１１９が例えば図３及び１５を参照して説明したようなスイッチ制御回路のずれを含むことも出来る。制御信号Ｇ１乃至Ｇ４は制御ロジック１１９から供給されて図３及び１５の例において示されたスイッチＳ１乃至Ｓ４に供給されるスイッチ制御信号に対応する。図２９に示した双方向コンバータは更にアンドゲート１２０ａ乃至１２０ｄ及びアンドゲート１２２ａ乃至２２２Ｄ及びｏｒゲート１２４ａ乃至１２４ｄからなるステアリングロジックを含んでいる。図２９において、電力が左から右に向かって処理される時Ｌ／Ｒ信号がハイでありＭＯＳＦＥＴスイッチゲート制御入力１２６ａ乃至１２６ｄは信号Ｇ１乃至Ｇ４を各々受け入れる。このモードにおいて、スイッチＳ１乃至Ｓ４の動作は図３及び１５の例において示したと同様である。しかしながら、Ｌ／Ｒ信号がローであるときは、スイッチ対Ｓ／Ｓ２及びＳ３／Ｓ４の役割は逆になる。制御信号Ｇ１及びＧ２はスイッチＳ３及びＳ４に各々供給され、制御信号Ｇ３及びＧ４はスイッチＳ１及びＳ２にそれぞれ供給される。このようにしてスイッチＳ１及びＳ３の役割が図３及び１５の例における役割に対して逆になされスイッチＳ２及びＳ４の役割も逆になり、電力が右から左に処理されるのである。
【００８５】
図３０は図２９に示されたタイプの双方向コンバータ１１７を示し、このコンバータは過渡状態において回路要素１２９の電圧を制御するアクティブフィルタとして応用されている。この図において電力が回路要素１２９に電力源１２８によって供給される。この電力源は回路要素１２９の電圧の平均値をＶｗに調整する。もし、この回路要素１２９によって引き込まれる電流Ｉが急速に増加もしくは減少すると、この回路要素１２９の両端電圧Ｖｗが例えば電源インピーダンス１２７の影響によるかまたは電源の過渡的応答時間の為に過渡的変動を生じ得る。よって、Ｖｗ＝ＶＤＣ＋Ｖｐである。ここでＶＤＣは平均値でありＶｐは過渡的変動である。過渡的変動Ｖｐは双方向バック・ブーストコンバータ１１７の端子１１６ａ、１１６ｂの組を回路要素に接続し、残りの端子組１１８ａ、１１８ｂを蓄積コンデンサ１２５に接続することによって減少させることが出来る。ブースト制御回路１２３はこの図においてはコンデンサ１３０及び抵抗１３１によって示されてＶｗから平均値ＶＤＣを除去して電圧Ｖｐを得る回路を含んでいる。この電圧Ｖｐが負になると、瞬時値ＶｗがＶＤＣを下回った事を意味し、このルート制御回路はＬ／Ｒ信号１２１をローにする。双方向コンバータ１１７のスイッチ制御回路（図示せず）はこのローのＬ／Ｒ信号に応答して蓄積コンデンサ１２５から端子１１６ａ、１１６ｂにエネルギーを供給して、回路素子の両端電圧をＶＤＣに維持する。もし電圧Ｖｐが正になったときはＶｗがＶＤＣを越えたことを意味し、ルート回路はＬ／Ｒ信号１２１をハイにする。そうすると、双方向コンバータ１１７内のスイッチ制御回路はこのハイのＬ／Ｒ信号に応答して端子１１６ａ、１１６ｂから蓄積コンデンサ１２５にエネルギーを伝送して回路要素の両端電圧をＶＤＣに維持する。
【００８６】
図２７に示したように、改良されたバック・ブーストコンバータ９７は集積半導体装置９８の形態にて実現することが出来る。この集積半導体装置９８は、入力電源をコンバータに接続する為の入力端子９３ａ、９３ｂ、コンバータを負荷９９に接続する為の出力端子９５ａ、９５ｂ及びインダクタ１００をコンバータに接続する為のインダクタ端子１０１ａ、１０１ｂを含んでいる。集積化半導体装置９８は上記したスイッチ及びスイッチ制御回路の全てを含んでいる。外部インダクタが集積化半導体装置９８に接続されて完全なバック・ブーストコンバータを形成する。集積化半導体装置９８は、例えば全てを含む半導体集積回路であってもよく、或いは半導体集積化回路ダイ及び他の回路制御回路要素を基板に搭載したハイブリッド回路であっても良い。
【００８７】
本発明による改良されたバック・ブーストコンバータは同様なバック・ブーストコンバータへと並列コンバータアレイとして電力を分配するようにすることも出来、これによって、単一のバック・ブーストコンバータの定格最大電力を越える電力を負荷に供給することが出来る。更に、改良されたバック・ブーストコンバータは並列アレイの形態に構成され、当該アレイ内の個々のコンバータの故障の際に負荷によって要求される電圧を対応供給として供給することが出来る。かかるコンバータはコンバータの各々の出力電流を検知することによってかつ出力電流を互いに追従させることによって電力分配構成とすることができるもののかかる閉ループ並列化アーキテクチャはロープ非安定性を損ないがちであり、更に所望の欠陥対応構成のアレイを引き出す単一、故障モードの招来しがちである。そこで、かかる欠点を回避する開ループ電力分配アーキテクチャが知られており、これがゼロ電流スイッチング（Ｚｃｓコンバータに適用される。このアーキテクチャは１９９２年１月７日付にてビンチアレリ氏に付与された“Ｅｎｈａｎｃｅｍｅｎｔ−  ｍｏｄｅ  ｚｅｒｏ−ｃｕｒｒｅｎｔ  ｓｗｉｔｃｈｉｎｇ  ｃｏｎｖｅｒｔｒ”と題する米国特許第５，０７９，６８６号に開示されている。）この特許のこの明細書の一部として組み入れられる。また、開ループ電力分配アーキテクチャはＰＷＭコンバータと異なりパルス毎のエネルギーが入力及び出力電圧によって定まりゼロ電流スイッチングのように時間ドメイン内にエネルギーが閉じ込められる周波数変調コンバータにも用いられ得る。
【００８８】
不連続電流モードにて動作する改良されたバック・ブーストコンバータは並列バスを介して供給される並列化パルスを出力しかつ受け入れる入力出力ポートを用いることによって電力分配を出すことが出来、これによって、一連の電力変換サイクルの周波数をロックしかつアレイ内の並列コンバータ内の電力変換サイクル毎のエネルギーを同じにすることが出来る。もし、改良されたバック・ブーストコンバータの制御アルゴリズムが入力電圧、出力電圧及び周波数の関数としてかつ負荷とは独立な関数としてパルス毎のエネルギーを確定するならば、電力分配プロトコルは一連のパルスの入力、出力等とインターフェースを並列化することによって実行でき、一連のパルスの先端エッジが並列コンバータの電力変換サイクルの周波数をロックするために用いられる。他方、もしパルス毎のエネルギーが負荷に依存するならばパワー分配プロトコルはその依存性の情報伝達を提供する必要がある。このことは終端エッジを用いることもしくはパルス列のパルスの幅を用いることによってそのエネルギーを定める電力変換サイクルのパラメーターを調整する。
【００８９】
一例として、並列化パルスの先端エッジは入力位相の開始点に同期せしめられ同じパルスの終了エッジは入力・出力位相の開始点に同期せしめられ得る。もし、与えられた入力及び出力電圧について改良されたバック・ブーストコンバータの制御アルゴリズムが入力位相の期間によって電力変換サイクル毎のエネルギーが定まる場合、同じ入力電圧、出力電圧、動作周波数及び入力位相期間を分担するコンバータは、予め定められた日によって負荷に供給される全電力を分担する。よって、改良されたバック・ブーストコンバータは並列アレイとすることによってコスト効率が良く安定な耐故障性のある電力分配コンバータモジュールすなわちＰＲＭを提供することが出来る。この並列プロトコルの更なる利点はコヒーレントではない同時で異なる周波数にて動作するコンバータ間のビート周波数によるノイズを開示するという利点がある。
【００９０】
更なる実施例は特許請求の範囲の範囲内にある。
【図面の簡単な説明】
【００９１】
【図１Ａ】図１Ａはバック・ブーストコンバータトコロジーを示している。
【図１Ｂ】図１Ｂはバック・ブーストコンバータトコロジーを示している。
【図２】図２は、別のバック・ブーストパワーコンバータトコロジーを示している。
【図３】図３は、改善されたバック・ブーストコンバータのバック・ブーストパワーコンバータトコロジーを示している。
【図４】図４は、図３に示されたタイプのコンバータにおけるスイッチタイミングシーケンス及び動作位相を示している。
【図５Ａ】図５Ａは、図４のタイミングシーケンスを用いるバックモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図５Ｂ】図５Ｂは、図４のタイミングシーケンスを用いるバックモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図５Ｃ】図５Ｃは、図４のタイミングシーケンスを用いるバックモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図５Ｄ】図５Ｄは、図４のタイミングシーケンスを用いるバックモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図５Ｅ】図５Ｅは、図４のタイミングシーケンスを用いるバックモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図５Ｆ】図５Ｆは、図４のタイミングシーケンスを用いるバックモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図５Ｇ】図５Ｇは、図４のタイミングシーケンスを用いるバックモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図５Ｈ】図５Ｈは、図４のタイミングシーケンスを用いるバックモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図５Ｉ】図５Ｉは、図４のタイミングシーケンスを用いるバックモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図６Ａ】図６Ａは、図４のタイミングシーケンスを用いてブーストモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図６Ｂ】図６Ｂは、図４のタイミングシーケンスを用いてブーストモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図６Ｃ】図６Ｃは、図４のタイミングシーケンスを用いてブーストモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図６Ｄ】図６Ｄは、図４のタイミングシーケンスを用いてブーストモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図６Ｅ】図６Ｅは、図４のタイミングシーケンスを用いてブーストモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図６Ｆ】図６Ｆは、図４のタイミングシーケンスを用いてブーストモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図６Ｇ】図６Ｇは、図４のタイミングシーケンスを用いてブーストモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図６Ｈ】図６Ｈは、図４のタイミングシーケンスを用いてブーストモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図６Ｉ】図６Ｉは、図４のタイミングシーケンスを用いてブーストモードにおいて動作するバック・ブーストコンバータの動作波形を示している。
【図７Ａ】図７Ａは、コンバータ出力電圧にほぼ等しい入力電圧にて動作する理想的コンバータの動作波形を示している。
【図７Ｂ】図７Ｂは、コンバータ出力電圧にほぼ等しい入力電圧にて動作する理想的コンバータの動作波形を示している。
【図７Ｃ】図７Ｃは、コンバータ出力電圧にほぼ等しい入力電圧にて動作する理想的コンバータの動作波形を示している。
【図８Ａ】図８Ａは、コンバータ出力電圧より低い入力電圧にて動作する理想的コンバータの動作波形を示している。
【図８Ｂ】図８Ｂは、コンバータ出力電圧より低い入力電圧にて動作する理想的コンバータの動作波形を示している。
【図８Ｃ】図８Ｃは、コンバータ出力電圧より低い入力電圧にて動作する理想的コンバータの動作波形を示している。
【図９Ａ】図９Ａは、コンバータ出力電圧よりも大なる入力電圧にて動作する理想的コンバータの動作波形を示している。
【図９Ｂ】図９Ｂは、コンバータ出力電圧よりも大なる入力電圧にて動作する理想的コンバータの動作波形を示している。
【図９Ｃ】図９Ｃは、コンバータ出力電圧よりも大なる入力電圧にて動作する理想的コンバータの動作波形を示している。
【図１０】図１０は理想的コンバータについての追加の動作波形を示している。
【図１１】図１１は理想的コンバータについての追加の動作波形を示している。
【図１２】図１２は理想的コンバータについての追加の動作波形を示している。
【図１３】図１３は理想的コンバータについての追加の動作波形を示している。
【図１４】図１４は理想的コンバータについての追加の動作波形を示している。
【図１５】図１５は、スイッチ制御回路を含む改善されたバック・ブーストコンバータの回路図である。
【図１６】図１６は、図１５のコンバータにおけるスイッチ制御回路を示す回路図である。
【図１７】図１７は、図１５のコンバータの動作波形を示している。
【図１８】図１８は、図１５のコンバータの動作波形を示している。
【図１９】図１９は、図１５のコンバータの動作波形を示している。
【図２０】図２０は、図１５のコンバータの動作波形を示している。
【図２１】図２１は、図１５のコンバータの動作波形を示している。
【図２２】図２２は、図１５のコンバータの動作波形を示している。
【図２３Ａ】図２３Ａは、理想的コンバータの動作波形を示している。
【図２３Ｂ】図２３Ｂは、理想的コンバータの動作波形を示している。
【図２３Ｃ】図２３Ｃは、理想的コンバータの動作波形を示している。
【図２４Ａ】図２４Ａは、理想的コンバータの動作波形を示している。
【図２４Ｂ】図２４Ｂは、理想的コンバータの動作波形を示している。
【図２４Ｃ】図２４Ｃは、理想的コンバータの動作波形を示している。
【図２５Ａ】図２５Ａは、カスケード接続された複数の電力コンバータを示している。
【図２５Ｂ】図２５Ｂは、カスケード接続された複数の電力コンバータを示している。
【図２６】図２６は、パワーファクタ集成コンバータを示している。
【図２７】図２７は、集積半導体素子を含むバック・ブーストコンバータを示している。
【図２８】図２８は、バッテリーと共に用いられるコンバータを示している。
【図２９】図２９は、双方向電力コンバータを示している。
【図３０】図３０は、アクティブフィルタを含む回路を示している。




【外国語明細書】
2004166484.tif 000061
2004166484.tif 000062
2004166484.tif 000063
2004166484.tif 000064
2004166484.tif 000065
2004166484.tif 000066
2004166484.tif 000067
2004166484.tif 000068
2004166484.tif 000069
2004166484.tif 000070
2004166484.tif 000071
2004166484.tif 000072
2004166484.tif 000073
2004166484.tif 000074
2004166484.tif 000075
2004166484.tif 000076
2004166484.tif 000077
2004166484.tif 000078
2004166484.tif 000079
2004166484.tif 000080
2004166484.tif 000081
2004166484.tif 000082
2004166484.tif 000083
2004166484.tif 000084
2004166484.tif 000085
2004166484.tif 000086
2004166484.tif 000087
2004166484.tif 000088
2004166484.tif 000089
2004166484.tif 000090
2004166484.tif 000091
2004166484.tif 000092
2004166484.tif 000093
2004166484.tif 000094
2004166484.tif 000095
2004166484.tif 000096
2004166484.tif 000097
2004166484.tif 000098
2004166484.tif 000099
2004166484.tif 000100
2004166484.tif 000101
2004166484.tif 000102
2004166484.tif 000103
2004166484.tif 000104
2004166484.tif 000105
2004166484.tif 000106
2004166484.tif 000107
2004166484.tif 000108
2004166484.tif 000109
2004166484.tif 000110
2004166484.tif 000111
2004166484.tif 000112
2004166484.tif 000113
2004166484.tif 000114
2004166484.tif 000115
2004166484.tif 000116
2004166484.tif 000117
2004166484.tif 000118
2004166484.tif 000119
2004166484.tif 000120
2004166484.tif 000121
2004166484.tif 000122
2004166484.tif 000123
2004166484.tif 000124
2004166484.tif 000125
2004166484.tif 000126
2004166484.tif 000127
2004166484.tif 000128
2004166484.tif 000129
2004166484.tif 000130
2004166484.tif 000131
2004166484.tif 000132
2004166484.tif 000133
2004166484.tif 000134
2004166484.tif 000135
2004166484.tif 000136
2004166484.tif 000137
2004166484.tif 000138
2004166484.tif 000139
2004166484.tif 000140
2004166484.tif 000141
2004166484.tif 000142
2004166484.tif 000143
2004166484.tif 000144
2004166484.tif 000145
2004166484.tif 000146
2004166484.tif 000147
2004166484.tif 000148
2004166484.tif 000149
2004166484.tif 000150
2004166484.tif 000151
2004166484.tif 000152
2004166484.tif 000153
2004166484.tif 000154
2004166484.tif 000155
2004166484.tif 000156
2004166484.tif 000157
2004166484.tif 000158
2004166484.tif 000159
2004166484.tif 000160
2004166484.tif 000161
2004166484.tif 000162
2004166484.tif 000163
2004166484.tif 000164
2004166484.tif 000165
2004166484.tif 000166
2004166484.tif 000167
2004166484.tif 000168
2004166484.tif 000169