(57)【要約】【課題】ＬＤＤ構造を有するトランジスタ等の半導体装置において、ソース、ドレイン領域への高濃度不純物の注入深さを安定させることができる製造方法を提供する。【解決手段】基板１上及びこの基板に形成したゲート３の上面、側面に第１のＣＶＤ酸化膜４、窒化膜５、第２のＣＶＤ酸化膜６を順次形成する工程と、第２のＣＶＤ酸化膜に選択的に異方性エッチングを行なうことによりゲート側面にサイドウォール７を形成すると共に、基板上に第１のＣＶＤ酸化膜のみを残す工程と、基板上にフォトレジストパターン８を形成して高濃度不純物を注入しソース、ドレイン９、１０を形成する工程と、サイドウォールの第２のＣＶＤ酸化膜を選択的なエッチングによって除去し、ゲートをマスクとして基板に低濃度不純物を注入した後、フォトレジストパターンを除去する工程とを有する構成とする。【選択図】        図１
2004179445.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲートを形成すると共に、上記ゲートの上面、側面及び上記基板上に第１のＣＶＤ酸化膜、窒化膜及び第２のＣＶＤ酸化膜を順次形成する工程と、上記第２のＣＶＤ酸化膜に選択的に異方性エッチングを行なうことにより上記ゲート側面に第１のＣＶＤ酸化膜、窒化膜及び第２のＣＶＤ酸化膜からなるサイドウォールを形成すると共に、上記基板上の第２のＣＶＤ酸化膜及び窒化膜を除去し、第１のＣＶＤ酸化膜を残す工程と、上記基板上にフォトレジストパターンを形成した後、上記サイドウォール及びフォトレジストパターンをマスクとして上記基板に高濃度不純物を注入しソース、ドレインを形成する工程と、上記サイドウォールの第２のＣＶＤ酸化膜を選択的なエッチングによって除去し、上記ゲートをマスクとして上記基板に低濃度不純物を注入した後、上記フォトレジストパターンを除去する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
基板上にゲートを形成すると共に、上記ゲートの上面、側面及び上記基板上に熱酸化膜、窒化膜及びＣＶＤ酸化膜を順次形成する工程と、上記ＣＶＤ酸化膜に選択的に異方性エッチングを行なうことにより上記ゲート側面に熱酸化膜、窒化膜及びＣＶＤ酸化膜からなるサイドウォールを形成すると共に、上記基板上のＣＶＤ酸化膜及び窒化膜を除去し、熱酸化膜を残す工程と、上記基板上にフォトレジストパターンを形成した後、上記サイドウォール及びフォトレジストパターンをマスクとして上記基板に高濃度不純物を注入しソース、ドレインを形成する工程と、上記サイドウォールのＣＶＤ酸化膜を選択的なエッチングによって除去し、上記ゲートをマスクとして上記基板に低濃度不純物を注入した後、上記フォトレジストパターンを除去する工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
上記サイドウォールの形成時に、上記基板上の第２のＣＶＤ酸化膜及び窒化膜を除去し、第１のＣＶＤ酸化膜を残す工程は、エッチングの進行に合わせて選択比を変えることにより行なうことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
上記サイドウォールの形成時に、上記基板上のＣＶＤ酸化膜及び窒化膜を除去し、熱酸化膜を残す工程は、エッチングの進行に合わせて選択比を変えることにより行なうことを特徴とする請求項２記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置、例えばＬＤＤ（  Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ  ）  構造を有するトランジスタ等の半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来のＬＤＤ構造を有するトランジスタは、おおむね次のような手順で製造されていた。即ち、第１工程として、半導体基板に素子分離領域とゲート絶縁膜を形成し、第２工程として、多結晶シリコンまたはポリサイドによりゲート電極を形成し、ゲート電極の上面、側面及び半導体基板の表面を酸化して熱酸化膜（第１の酸化膜）を形成した後、シリコン窒化膜及びＣＶＤによる酸化膜（第２の酸化膜）を形成する。第３工程として、第２の酸化膜に選択的に異方性エッチングを行なってサイドウォールを形成する。この時、エッチングはシリコン窒化膜上でストップするため、半導体基板上はシリコン窒化膜と第１の酸化膜が残ることになる。
【０００３】
第４工程として、フォトレジストマスクを形成し、ソース、ドレイン領域に対応した開口から高濃度不純物を注入してソース、ドレインを形成する。
第５工程として、サイドウォールをフッ酸溶液を用いて選択除去し、ゲート及びフォトレジストマスクをマスクとして低濃度不純物を注入し、ＬＤＤ層を形成する。第６工程として、フォトレジストマスクを除去し、アニール処理を行なって高濃度不純物層及び低濃度不純物層を活性化させる。（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開２００２−１６２４６号公報（段落００１８−００２２、図１）
【０００５】
【発明が解決しようとする課題】
従来のトランジスタの製造は以上のような手順で行なわれ、異方性エッチングによるサイドウォールの形成時に半導体基板表面の第２の酸化膜が除去されるが、第１の酸化膜とシリコン窒化膜が残り、ソース、ドレイン領域形成のための高濃度不純物の注入時にシリコン窒化膜がストッパとなって安定した注入深さを確保しにくいという問題点があった。
この発明は、上記のような問題点に対処するためになされたもので、ソース、ドレイン領域への高濃度不純物の注入深さを安定させることができるトランジスタ等の半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、基板上にゲートを形成すると共に、上記ゲートの上面、側面及び上記基板上に第１のＣＶＤ酸化膜、窒化膜及び第２のＣＶＤ酸化膜を順次形成する工程と、上記第２のＣＶＤ酸化膜に選択的に異方性エッチングを行なうことにより上記ゲート側面に第１のＣＶＤ酸化膜、窒化膜及び第２のＣＶＤ酸化膜からなるサイドウォールを形成すると共に、上記基板上の第２のＣＶＤ酸化膜及び窒化膜を除去し、第１のＣＶＤ酸化膜を残す工程と、上記基板上にフォトレジストパターンを形成した後、上記サイドウォール及びフォトレジストパターンをマスクとして上記基板に高濃度不純物を注入しソース、ドレインを形成する工程と、上記サイドウォールの第２のＣＶＤ酸化膜を選択的なエッチングによって除去し、上記ゲートをマスクとして上記基板に低濃度不純物を注入した後、上記フォトレジストパターンを除去する工程とを有するものである。
【０００７】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１は、実施の形態１による半導体装置の製造方法を工程順に示す概略図である。
先ず、図１（ａ）に示すように、半導体基板１に素子分離層（ＳＴＩ）２及びポリシリコンのゲート３を周知の方法で形成し、ゲート３の上面、側面及び半導体基板１の表面に例えば厚さ５ｎｍの第１のＣＶＤ酸化膜４、厚さ５ｎｍのシリコン窒化膜５及び厚さ５０ｎｍの第２のＣＶＤ酸化膜６を順次形成する。
第１のＣＶＤ酸化膜４は、ゲート３に直接シリコン窒化膜５をデポジットするとホットキャリア劣化が起きるので、これを防止するために設けられるものである。
【０００８】
次に、図１（ｂ）に示すように、第２のＣＶＤ酸化膜６に選択的に異方性エッチングを行ない、サイドウォール７を形成する。この時、エッチングの進行に合わせて選択比を変えることにより、半導体基板１の表面において第２のＣＶＤ酸化膜６とシリコン窒化膜５が除去され、第１のＣＶＤ酸化膜４のみが残るようにする。第１のＣＶＤ酸化膜４を残すことにより、後述する工程におけるソース、ドレイン領域への高濃度不純物の注入による半導体基板１のダメージを緩和することができ、シリコン窒化膜５を除去することにより、高濃度不純物の注入深さを安定させることができる。
【０００９】
続いて、図１（ｃ）に示すように、フォトレジストパターン８を形成し、サイドウォール７とフォトレジストパターン８をマスクとしてソース、ドレイン領域に高濃度不純物、例えばＮチャンネルの場合には、ヒ素（Ａｓ）を３０ＫｅＶ，３Ｅ１５／ｃｍ２で注入し、Ｐチャンネルの場合には、フッ化ホウ素（ＢＦ２）を２０ＫｅＶ、３Ｅ１５／ｃｍ２で注入し、ソース、ドレイン９を形成する。
次に、図１（ｄ）に示すように、サイドウォール７をフッ酸溶液（ＢＨＦ）によるエッチングでシリコン窒化膜５をストッパとして第２のＣＶＤ酸化膜６を選択除去し、ゲート３をマスクとして低濃度不純物、例えばＮチャンネルの場合には、リン（Ｐ）を５０ＫｅＶ、３Ｅ１３／ｃｍ２で、フッ化ホウ素（ＢＦ２）を３０ＫｅＶ、１Ｅ１２／ｃｍ２でＬＤＤ及びポケット注入を行ない、Ｐチャンネルの場合には、ボロン（Ｂ）を３０ＫｅＶ、３Ｅ１３／ｃｍ２で、リン（Ｐ）を３０ＫｅＶ、１Ｅ１２／ｃｍ２でＬＤＤ及びポケット注入を行なってソース、ドレイン１０を形成した後、フォトレジストパターン８を除去する。なお、以上の説明ではシリコン窒化膜５の下層の酸化膜４をＣＶＤ酸化膜としているが、これに限られるものではなく、例えば厚さ５ｎｍの熱酸化膜としても同様な効果を期待することができる。
【００１０】
【発明の効果】
この発明に係る半導体装置の製造方法は、基板上にゲートを形成すると共に、上記ゲートの上面、側面及び上記基板上に第１のＣＶＤ酸化膜、窒化膜及び第２のＣＶＤ酸化膜を順次形成する工程と、上記第２のＣＶＤ酸化膜に選択的に異方性エッチングを行なうことにより上記ゲート側面に第１のＣＶＤ酸化膜、窒化膜及び第２のＣＶＤ酸化膜からなるサイドウォールを形成すると共に、上記基板上の第２のＣＶＤ酸化膜及び窒化膜を除去し、第１のＣＶＤ酸化膜を残す工程と、上記基板上にフォトレジストパターンを形成した後、上記サイドウォール及びフォトレジストパターンをマスクとして上記基板に高濃度不純物を注入しソース、ドレインを形成する工程と、上記サイドウォールの第２のＣＶＤ酸化膜を選択的なエッチングによって除去し、上記ゲートをマスクとして上記基板に低濃度不純物を注入した後、上記フォトレジストパターンを除去する工程とを有するものであるため、ソース、ドレイン領域への高濃度不純物の注入深さを安定させることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による半導体装置の製造方法を製造工程順に示す概略図である。
【符号の説明】
１  半導体基板、      ２  素子分離層、      ３  ゲート、
４  第１のＣＶＤ酸化膜、      ５  シリコン窒化膜、
６  第２のＣＶＤ酸化膜、      ７  サイドウォール、
８  フォトレジストパターン、      ９、１０  ソース、ドレイン。
【図１】
2004179445.tif 000003