(57)【要約】【課題】フレキシブル基材のキュア温度よりも高い温度で誘電体薄膜を形成しても、誘電体薄膜発生する応力によって誘電体薄膜が破損することのないようにする。【解決手段】フレキシブル基材１上に、下部電極５、誘電体薄膜８および上部電極９が積層されている薄膜キャパシタにおいて、下部電極５が、前記絶縁基材と接する密着電極２と、前記誘電体薄膜と接する耐酸化電極４と、密着電極２と耐酸化電極４の間に設けられた、耐酸化電極よりも高いヤング率を有する材料からなる高弾性電極３と、を有する。高弾性電極３の膜厚は４００ｎｍ以上とする。【選択図】　　　　図１
2004056097.tif 000002
【特許請求の範囲】
【請求項１】
厚さが２μｍ以上１００μｍ以下の基材上に、下部電極、誘電体薄膜および上部電極が積層されている薄膜キャパシタにおいて、前記下部電極が、前記基材と接する第１の密着電極と、前記誘電体薄膜と接する耐酸化電極と、前記第１の密着電極と前記耐酸化電極の間に設けられた、前記耐酸化電極よりも高いヤング率を有する材料からなる高弾性電極と、を有することを特徴とする薄膜キャパシタ。
【請求項２】
前記高弾性電極の膜厚が、前記誘電体薄膜の膜厚の２倍以上であることを特徴とする請求項１に記載の薄膜キャパシタ。
【請求項３】
前記耐酸化電極と前記高弾性電極との間に第２の密着電極が形成されていることを特徴とする請求項１または２に記載の薄膜キャパシタ。
【請求項４】
前記耐酸化電極がＰｔ、Ｒｕ、ＲｕＯ２、ＩｒＯ２、Ｐｄ、Ａｕのいずれかにより形成されていることを特徴とする請求項１から３のいずれかに記載の薄膜キャパシタ。
【請求項５】
厚さが２μｍ以上１００μｍ以下の基材上に、下部電極、誘電体薄膜および上部電極が積層されている薄膜キャパシタにおいて、前記下部電極が、前記基材と接する密着電極と、前記密着電極上に形成された、膜厚が前記誘電体薄膜の膜厚の２倍以上で、かつ、Ｐｔよりヤング率の高い材料からなる高弾性電極と、を有することを特徴とする薄膜キャパシタ。
【請求項６】
前記高弾性電極の厚さが３００ｎｍ以上であることを特徴とする請求項１から５のいずれかに記載の薄膜キャパシタ。
【請求項７】
前記高弾性電極がＩｒ、Ｒｕ、Ｒｈ、Ｗ、Ｍｏ、Ｆｅ、Ｎｉ、Ｃｏ、Ｔａのいずれかにより形成されていることを特徴とする請求項１から６のいずれかに記載の薄膜キャパシタ。
【請求項８】
前記上部電極および前記下部電極がそれぞれ膜厚１μｍ以上の上部引き出し電極、下部引き出し電極により引き出されていることを特徴とする請求項１から７のいずれかに記載の薄膜キャパシタ。
【請求項９】
前記上部引き出し電極は、前記基材上に前記下部電極から絶縁されて形成された前記下部電極と同層の疑似下部電極上に引き出され、前記下部引き出し電極は、前記下部電極からその上方に向けて引き出されていることを特徴とする請求項８に記載の薄膜キャパシタ。
【請求項１０】
厚さが２μｍ以上１００μｍ以下の基材上に、下部電極と該下部電極から絶縁された該下部電極と同一材料からなる疑似下部電極とが形成され、前記下部電極の一部領域上に誘電体薄膜および上部電極が積層されている薄膜キャパシタであって、膜厚１μｍ以上の上部引き出し電極が前記上部電極から前記疑似下部電極へと引き出され、膜厚１μｍ以上の下部引き出し電極が前記下部電極の前記誘電体薄膜の形成されていない領域からその上方に向けて引き出されていることを特徴とする薄膜キャパシタ。
【請求項１１】
前記下部引き出し電極は、前記基材を貫通して設けられた開口を埋め込んで形成されていることを特徴とする請求項８に記載の薄膜キャパシタ。
【請求項１２】
前記基材上、前記下部電極上および前記上部電極上、または、前記基材上、前記下部電極上、前記上部電極上および前記疑似下部電極上は、前記上部引き出し電極と前記下部引き出し電極との引き出し部、または、前記上部引き出し電極と前記下部引き出し電極との引き出し部および前記上部引き出し電極の前記疑似下部電極との接続部上に開口を有する絶縁層により覆われていることを特徴とする請求項８から１０のいずれかに記載の薄膜キャパシタ。
【請求項１３】
前記上部電極と前記上部引き出し電極との間および前記下部電極と前記下部引き出し電極との間、または、前記上部電極と前記上部引き出し電極との間、前記疑似下部電極と前記上部引き出し電極との間および前記下部電極と前記下部引き出し電極との間に第３の密着電極が形成されていることを特徴とする請求項８から１２のいずれかに記載の薄膜キャパシタ。
【請求項１４】
前記上部電極が、前記誘電体膜と接する第４の密着電極と、前記第３の密着電極の上層に形成された上部主体電極とを有することを特徴とする請求項１から１３のいずれかに記載の薄膜キャパシタ。
【請求項１５】
前記上部電極または前記上部主体電極がＰｔ、Ａｕ、Ａｌ、ＴｉＮ、ＴａＮのいずれかにより形成されていることを特徴とする請求項１から１４のいずれかに記載の薄膜キャパシタ。
【請求項１６】
前記第１、第２、第３または第４の密着電極が、Ｔｉ、Ｃｒ、Ｚｒのいずれかにより形成されていることを特徴とする請求項１から１５のいずれかに記載の薄膜キャパシタ。
【請求項１７】
前記誘電体薄膜が高誘電率材料により形成されていることを特徴とする請求項１から１６のいずれかに記載の薄膜キャパシタ。
【請求項１８】
前記高誘電率材料がペロブスカイト構造を有する酸化物からなることを特徴とする請求項１７に記載の薄膜キャパシタ。
【請求項１９】
前記基材が、樹脂フィルムまたは金属フィルムにより構成されていることを特徴とする請求項１から１８のいずれかに記載の薄膜キャパシタ。
【請求項２０】
前記上部電極上に、誘電体薄膜と下部電極または上部電極となる電極との積層体が１乃至複数層形成されていることを特徴とする請求項１から１９のいずれかに記載の薄膜キャパシタ。
【請求項２１】
前記基材側でない表面の少なくとも一部が表面保護膜によって被覆されていることを特徴とする請求項１から２０のいずれかに記載の薄膜キャパシタ。
【請求項２２】
請求項１から請求項２１のいずれかに記載した薄膜キャパシタと、薄膜抵抗および／またはインダクタと、が同一の基材の上に形成されていることを特徴とする複合受動部品
【請求項２３】
厚さが２μｍ以上１００μｍ以下の基材上に、前記基材と接する第１の密着電極と、前記第１の密着電極上に形成された膜厚が３００ｎｍ以上の高弾性電極と、前記高弾性電極上に形成された、耐酸化性で前記高弾性電極より低いヤング率を有する材料からなる耐酸化電極と、を有する下部電極を形成する工程と、前記下部電極上に誘電体薄膜を形成する工程と、前記誘電体薄膜上に上部電極を形成する工程と、前記上部電極をパターニングする工程と、前記誘電体薄膜をパターニングする工程と、前記下部電極を、前記誘電体薄膜より広い面積を占めるようにパターニングする工程と、を有することを特徴とする薄膜キャパシタの製造方法。
【請求項２４】
厚さが２μｍ以上１００μｍ以下の基材上に、前記基材と接する第１の密着電極と、前記第１の密着電極上に形成された膜厚が３００ｎｍ以上の高弾性電極と、前記高弾性電極上に形成された、耐酸化性で前記高弾性電極より低いヤング率を有する材料からなる耐酸化電極と、を有する下部電極を形成する工程と、前記下部電極上に誘電体薄膜を形成する工程と、前記誘電体薄膜上に選択的エッチング法またはリフトオフ法にてパターニングされた上部電極を形成する工程と、前記上部電極を形成する工程の前または後に、前記誘電体薄膜をパターニングする工程と、前記下部電極を、前記誘電体薄膜より広い面積を占めるようにパターニングする工程と、を有することを特徴とする薄膜キャパシタの製造方法。
【請求項２５】
前記誘電体薄膜をパターニングする工程においては、パターニングされた前記誘電体薄膜が前記上部電極からはみ出すようにパターニングすることを特徴とする請求項２２または２３に記載の薄膜キャパシタの製造方法。
【請求項２６】
前記基材を固定枠に固定して上記の工程を行うことを特徴とする請求項２２から２４のいずれかに記載の薄膜キャパシタの製造方法。
【請求項２７】
前記基材をリジットな基板上に接着して、もしくは、前記基材をリジットな基板上に形成して、上記の工程を行うことを特徴とする請求項２２から２４のいずれかに記載の薄膜キャパシタの製造方法。
【請求項２８】
前記基材が樹脂基材であって、前記誘電体薄膜の成膜温度または前記誘電体薄膜のアニール温度が、前記基材のキュア温度より高いことを特徴とする請求項２２から２６のいずれかに記載の薄膜キャパシタの製造方法。
【請求項２９】
請求項２３から２８のいずれかに記載された製造方法を含み、それらの製造工程中もしくは記載された製造工程の後に、薄膜抵抗および／またはインダクタ、を形成することを特徴とする薄膜キャパシタを含む複合受動部品の製造方法。
【請求項３０】
請求項２３から２８のいずれかに記載された製造方法を含み、前記下部電極を構成する導電膜の一部の層または全部の層を用いて受動部品を形成することを特徴とする薄膜キャパシタを含む複合受動部品の製造方法。
【請求項３１】
請求項２３から２８のいずれかに記載された製造方法を含み、前記下部電極をパターニングする工程に引き続いて感光性樹脂ないし感光性ガラスを用いて引き出し電極形成部を除くキャパシタ形成領域の全面を覆うように絶縁層を形成する工程と、引き出し電極の密着層と薄膜抵抗を同一の材料にて成膜する工程と、をさらに有することを特徴とする薄膜キャパシタを含む複合受動部品の製造方法。
【請求項３２】
請求項２３から２８のいずれかに記載された製造方法を含み、前記下部電極をパターニングする工程に引き続いて感光性樹脂ないし感光性ガラスを用いて引き出し電極形成部を除くキャパシタ形成領域の全面を覆うように絶縁層を形成する工程と、引き出し電極の下地層を形成する工程と、引き出し電極を形成する工程と、をさらに有し、引き出し電極とインダクタを同一の材料にて同時に形成することを特徴とする薄膜キャパシタを含む複合受動部品の製造方法。
【請求項３３】
請求項１から２２のいずれかに記載された薄膜キャパシタまたは複合受動部品が樹脂基板内に埋め込まれ、前記薄膜キャパシタの下部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールまたは前記薄膜キャパシタが固着された導電性パターンのいずれかを介して引き出され、前記薄膜キャパシタの上部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールのいずれかを介して引き出されていることを特徴とする配線基板。
【請求項３４】
請求項２２に記載された複合受動部品が樹脂基板内に埋め込まれ、前記薄膜キャパシタの下部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールまたは前記薄膜キャパシタが固着された導電性パターンのいずれかを介して引き出され、前記薄膜キャパシタの上部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールのいずれかを介して引き出され、キャパシタ以外の受動部品の電極がキャパシタ以外の受動部品の電極を貫通するスルーホールまたはキャパシタ以外の受動部品の電極に到達するビアホールを介して引き出されていることを特徴とする配線基板。
【請求項３５】
前記薄膜キャパシタまたは前記複合受動部品が接着剤を介して前記樹脂基板に接着されていることを特徴とする請求項３３または３４に記載の配線基板。
【請求項３６】
前記薄膜キャパシタまたは前記複合受動部品が導電性接着剤またははんだを介して前記樹脂基板に形成された導電性パターンに固着されていることを特徴とする請求項３３または３４に記載の配線基板。
【請求項３７】
前記樹脂基板内には、内層パターンが形成されていることを特徴とする請求項３３から３６のいずれかに記載の配線基板。
【請求項３８】
前記樹脂基板がフレキシブル基板であることを特徴とする請求項３３から３７のいずれかに記載の配線基板。
【請求項３９】
前記樹脂基板の少なくとも一方の主面上には、１ないし複数層のビルドアップ配線層が形成されていることを特徴とする請求項３３から３８のいずれかに記載の配線基板。
【請求項４０】
前記ビルドアップ配線層が、プリプレグキュア層またはワニスキュア層を絶縁層として形成されていることを特徴とする請求項３９に記載の配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁性基材上に形成した薄膜キャパシタおよび薄膜キャパシタを含む複合受動部品、特に有機材料からなる電子回路基板の内部に実装されるのに適した構造の薄膜キャパシタおよび薄膜キャパシタを含む複合受動部品とそれらの製造方法ならびに当該薄膜キャパシタおよび薄膜キャパシタを含む複合受動部品を内蔵した配線基板に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高性能化のために受動部品の高密度実装に対する市場の要求が高まっている。このような要求に応えるために受動部品は１００５サイズ（Ｌ：１．０ｍｍ×Ｗ：０．５ｍｍ）、０６０３サイズ（Ｌ：０．６ｍｍ×Ｗ：０．３ｍｍ）と小型化の一途をたどっている。さらに０４０２サイズ（Ｌ：０．４ｍｍ×Ｗ：０．２ｍｍ）の受動部品も開発される傾向にある。しかし一方では、これ以上のチップサイズの小型化は技術上および実装機側の事情から困難であるとの認識がある。そういった背景から以前より受動部品を電気回路基板に内蔵することによって基板面積を削減しようとする技術が注目されている。特にキャパシタは電子回路を構成する要素の中で最も多く用いられている部品の一つであるので、キャパシタを電子回路基板に内蔵できると基板の面積削減に特に大きな効果が期待できる。
【０００３】
電子回路基板にキャパシタを内蔵する技術として、特開２０００−２４３８７３号公報、特開平１１−４５９５５号公報に開示されたような多層基板のある一層に設けた空洞に電子部品を埋め込んだもの、特開平２０００−２７７９２２号公報、特開２００１−７７５３９号公報に開示されたような多層基板を構成する絶縁層をキャパシタの誘電体層として利用するものが挙げられる。特に絶縁層をキャパシタとして用いる場合、絶縁層に無機フィラーを混合した樹脂を適用することによって比誘電率を高くする技術も提案されている。
【０００４】
【発明が解決しようとする課題】
しかし多層基板のある一層に空洞を設けて電子部品を埋め込む場合、電子部品の厚さが通常のチップ部品で０．３ｍｍが下限であるとすると、上下にプリント基板のプリプレグを一層ずつ積層したとしても、プリプレグの最小限の厚さを０．１ｍｍと仮定すると基板の厚さを０．５ｍｍ以下にすることは不可能になる。また、絶縁層をキャパシタとして用いる場合、比誘電率が２〜４、無機フィラーを混合しても比誘電率を３０以上にすることは極めて困難であり、かつ１層の厚さが最低でも数十μｍもあるために、１ｍｍ２あたりの容量はせいぜい９ｐＦ（絶縁層厚さ２０μｍ、比誘電率２０と仮定）しか得ることができない。
【０００５】
以上のような課題を解決するためにチップ部品よりも薄くかつ単位あたりの容量が高い薄膜コンデンサを基板に内蔵することが有効である。薄膜コンデンサに関する技術は多数報告されているが、そのうち多くはリジッドなＳｉ基板、セラミック基板上に形成された薄膜キャパシタに関する技術である。リジッドな基板上に形成した薄膜キャパシタは誘電体薄膜の形成温度を５００〜６００℃以上にすることが可能であるためにより比誘電率の高い誘電体材料を使うことができるというメリットがある反面、基板の厚さが通常０．１ｍｍ以上あるためそれを内蔵した多層基板の厚さを０．５ｍｍより薄くすることが困難である。また、多層配線基板のような樹脂基板の内部にリジッドな基材上に形成された薄膜キャパシタを内蔵する場合、樹脂基板、例えば多層配線基板の製造工程にある熱圧着によりリジッドな基材が破損する恐れがある。
【０００６】
それに対して樹脂や金属箔のようなフレキシブルな基材上に形成された薄膜キャパシタは、基材の厚さを薄くできる、および多層配線基板製造工程の熱圧着でもフレキシブル基材が破損されない点でメリットがある。フレキシブル基材上に形成された薄膜キャパシタに関しては特開昭５９−１３５７１４号公報に有機高分子からなる可撓性フィルム上に金属薄膜を設けさらに高誘電体薄膜を形成する技術が開示されている。また、特開２０００−３５７６３１号公報にフレキシブル薄膜コンデンサ（＝キャパシタ）において有機高分子または金属箔からなるフレキシブル基板と無機高誘電体膜および金属電極膜を強固に接着させるために接着膜、好ましくは金属酸化物接着膜を設ける技術が開示されている。
【０００７】
しかし有機高分子膜または金属箔といったフレキシブル基材上に高誘電率薄膜を形成した薄膜キャパシタの信頼性を向上させるためには、特開２０００−３５７６３１号公報に記載されているように基材と金属膜、高誘電体薄膜の密着性を上げることは効果的な対策であるが、さらに高誘電率薄膜を形成するにあたって樹脂のキュア温度よりも高い温度でアニールしたときに生じる応力によって誘電体薄膜そのものが変形しないような、換言すれば誘電体薄膜そのものが破損しないような手段が必要であった。
さらに薄膜キャパシタだけでなく、抵抗、インダクタも配線基板に内蔵する場合には、キャパシタ、抵抗、インダクタの各受動部品を１個ずつ内蔵すると、内蔵受動部品の間隔を一定以上確保する必要があることから、受動部品内蔵基板の省面積化には改善の余地が残る。
【０００８】
薄膜キャパシタを配線基板のような絶縁基板に内蔵する方法の一つとして、特開２００１−１６８５３４号公報に、薄膜キャパシタの両端に端子電極を形成し、端子電極を貫通するスルーホールによって絶縁基板の内層電極ないし外層電極に接続させる技術が開示されている。この場合、スルーホールの内面に形成されたＣｕ層と薄膜キャパシタの端子電極が電気的に接続される必要がある。しかし薄膜装置で形成した下部電極や上部電極は厚さがせいぜい１μｍ程度しか得られないためにスルーホール内壁のＣｕ層と薄膜キャパシタ電極の接続信頼性を十分に確保することができないという問題があった。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、第１に、フレキシブル配線基板にも実装可能な薄い（例えば、０．１ｍｍ以下）薄膜キャパシタを特性のばらつきがなく信頼性高く提供できるようにすることであり、第２に、そのような薄い薄膜キャパシタを配線基板内に接続信頼性高く実装できるようにすることである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、下部電極、誘電体薄膜および上部電極が積層されている薄膜キャパシタにおいて、前記下部電極が、前記基材と接する第１の密着電極と、前記誘電体薄膜と接する耐酸化電極と、前記第１の密着電極と前記耐酸化電極の間に設けられた、前記耐酸化電極よりも高いヤング率を有する材料からなる高弾性電極と、を有することを特徴とする薄膜キャパシタ、が提供される。
また、上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、下部電極、誘電体薄膜および上部電極が積層されている薄膜キャパシタにおいて、前記下部電極が、前記基材と接する第１の密着電極と、前記誘電体薄膜と接する耐酸化電極と、前記第１の密着電極と前記耐酸化電極の間に設けられた、前記耐酸化電極よりも高いヤング率を有する材料からなる高弾性電極と、を有することを特徴とする薄膜キャパシタとともに、薄膜抵抗またはインダクタないし薄膜抵抗とインダクタの双方が同一の基材の上に形成されていることを特徴とする複合受動部品、が提供される。
【００１０】
また、上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、下部電極、誘電体薄膜および上部電極が積層されている薄膜キャパシタにおいて、前記下部電極が、前記基材と接する密着電極と、前記密着電極上に形成された、膜厚が前記誘電体薄膜の膜厚の２倍以上で、かつ、Ｐｔよりヤング率の高い材料からなる高弾性電極と、を有することを特徴とする薄膜キャパシタ、および薄膜キャパシタを含む複合受動部品、が提供される。
そして、好ましくは、高弾性電極の膜厚は好ましくは３００ｎｍ以上、より好ましくは４００ｎｍ以上に、もしくは、誘電体薄膜の膜厚の二倍以上になされる。また、好ましくは、高弾性電極は、Ｉｒ、Ｒｕ、Ｒｈ、Ｗ、Ｍｏ、Ｆｅ、Ｎｉ、Ｃｏ、Ｔａのいずれかにより形成される。また、一層好ましくは、絶縁基材には、樹脂フレキシブル基材が用いられる。
【００１１】
また、上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、下部電極と該下部電極から絶縁された該下部電極と同一材料からなる疑似下部電極とが形成され、前記下部電極の一部領域上に誘電体薄膜および上部電極が積層されている薄膜キャパシタであって、膜厚１μｍの上部引き出し電極が前記上部電極から前記疑似下部電極へと引き出され、膜厚１μｍの下部引き出し電極が前記下部電極の前記誘電体薄膜の形成されていない領域からその上方に向けて引き出されていることを特徴とする薄膜キャパシタ、および薄膜キャパシタを含む複合受動部品、が提供される。
【００１２】
また、上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、前記基材と接する第１の密着電極と、前記第１の密着電極上に形成された高弾性電極と、前記高弾性電極上に形成された、耐酸化性で前記高弾性電極より低いヤング率を有する材料からなる耐酸化電極と、を有する下部電極を形成する工程と、前記下部電極上に誘電体薄膜を形成する工程と、前記誘電体薄膜上に上部電極を形成する工程と、前記上部電極をパターニングする工程と、前記誘電体薄膜をパターニングする工程と、前記下部電極を、前記誘電体薄膜より広い面積を占めるようにパターニングする工程と、を有することを特徴とする薄膜キャパシタの製造方法、が提供される。
また、上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、前記基材と接する第１の密着電極と、前記第１の密着電極上に形成された高弾性電極と、前記高弾性電極上に形成された、耐酸化性で前記高弾性電極より低いヤング率を有する材料からなる耐酸化電極と、を有する下部電極を形成する工程と、前記下部電極上に誘電体薄膜を形成する工程と、前記誘電体薄膜上に上部電極を形成する工程と、前記上部電極をパターニングする工程と、前記誘電体薄膜をパターニングする工程と、前記下部電極を、前記誘電体薄膜より広い面積を占めるようにパターニングする工程と、感光性樹脂ないし感光性ガラスを用いて絶縁層を形成する工程と、前記絶縁層が下部電極の全面を覆うようにパターニングする工程と、引き出し電極の密着層と薄膜抵抗を同一の材料にて成膜する工程と、引き出し電極とインダクタを同一の材料にて同時に形成する工程と、を有することを特徴とする薄膜キャパシタを含む複合受動部品の製造方法、が提供される。
【００１３】
また、上記の目的を達成するため、本発明によれば、上記の薄膜キャパシタまたは薄膜キャパシタを含む複合受動部品が樹脂基板内に埋め込まれ、前記薄膜キャパシタの下部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールまたは前記薄膜キャパシタが固着された導電性パターンのいずれかを介して引き出され、前記薄膜キャパシタの上部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールのいずれかを介して引き出され、薄膜抵抗およびスパイラルインダクタのそれぞれの電極は前記薄膜抵抗およびスパイラルインダクタに到達するビアホールまたは前記薄膜抵抗およびスパイラルインダクタを貫通するスルーホールのいずれかを介して引き出されていることを特徴とする薄膜キャパシタおよび薄膜キャパシタを含む複合受動部品を内蔵する配線基板、が提供される。
【００１４】
［作用］
本発明の薄膜キャパシタでは、誘電体薄膜の下層に下部電極の一部として、高ヤング率材料からなる厚い高弾性電極が設けられる。これにより、樹脂のキュア温度よりも高い温度で誘電体薄膜を形成した際に生じる応力を緩和することができる。このような効果が期待できるのはその膜厚が３００ｎｍ以上からであり、その効果がより確実になるのは４００ｎｍ以上である。しかし、その膜厚を１．５μｍ以上に厚く形成するのは得策ではない。一定以上に厚くしても応力緩和効果の向上を期待できない上に成膜時間が長期化するからである。かくして、高い応力を生じさせることなく誘電体薄膜の高温度でのアニールが可能になったことにより、高い容量密度（概ね３０ｐＦ／ｍｍ２以上）を実現することができる。また、ベースとなる基材に、２μｍ以上１００μｍ以下、例えば１０〜７０μｍのフレキシブル基材を用いることにより、厚さ０．１ｍｍ以下で、キャパシタを樹脂基板内に内蔵する樹脂基板製造プロセスにおいて破損することのないの薄膜キャパシタを提供することが可能になる。なお、本発明においては、２〜１００μｍ厚の基材が用いられるが、厚み１００μｍ以下の基材を用いるのは０．１ｍｍ以下の厚さのキャパシタを製造するために必要なことであり、また基材が十分の厚みを有し強固である場合には本発明において要請される高弾性電極を用いる必要性が低くなるからである。また、薄膜キャパシタを配線基板に内蔵する場合、プリプレグを用いて薄膜キャパシタを埋め込むことが多いが、その場合硬化されたプリプレグの厚さが０．１ｍｍ程度となることを想定すると、７０μｍ以下の基材を用いることがより好ましい。また、２μｍ以下の基材では機械的強度が不足し、また製造工程中の取り扱いが困難になることから、これ以上厚さが必要となる。製造工程中の安定性をより確実にするには１０μｍ以上の厚みの基材を用いることがより好ましい。
【００１５】
また、本発明の薄膜キャパシタには、下部電極および上部電極上に電解めっきにより１μｍ以上、より好ましくは２．５μｍ以上の膜厚の引き出し電極が形成される。そのため、薄膜キャパシタを樹脂基板に内蔵した場合に、薄膜キャパシタの電極とスルーホールの内面に形成されたＣｕ層との電気的接続を確実にすることができる。また、引き出し電極の厚さが１μｍを下回ると、熱サイクル試験において引き出し電極と貫通スルーホールの内面Ｃｕめっきとの電気的接続が失われる恐れが高くなるが、その意味においても引き出し電極の厚さを１μｍ以上とすることは有効である。この場合に、薄膜キャパシタに電解めっき等で厚膜電極を形成すると誘電体薄膜にさらに応力がかかるようになるが、この応力も本発明により下部電極に高弾性電極を用いたことにより緩和され、誘電体薄膜が破損されることを抑制することができる。
【００１６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
図１（ａ）、（ｂ）は、本発明の薄膜キャパシタの第１の実施の形態を示す平面図と断面図である。樹脂または金属からなる好ましくは厚さ２〜１００μｍ、より好ましくは１０〜７０μｍのフレキシブル基材１上に、下部電極５と、無機材料によって構成された高誘電率薄膜８と、上部電極９とが積層されてキャパシタが構成されている。そして、下部電極５は、フレキシブル基材１の密着性を高めるために設けられる密着電極２と、高誘電率薄膜８と接触する、難酸化性材料からなる耐酸化電極４と、耐酸化電極４と密着電極２の間に挟まれた、耐酸化電極４よりも高い弾性率（ヤング率）を有する高弾性電極３とにより構成される。高弾性電極３はフレキシブル基材１が変形するような外部応力がかけられても高誘電率薄膜８が損傷を受けないようにするために設けられた電極であり、３００ｎｍ以上であることが望ましく、より好ましくは４００ｎｍ以上の厚さである。また、高弾性電極３と、耐酸化電極４との密着性を向上させるために両者の間に密着層を介在させることができる。この密着層と上記の密着電極は、Ｃｒ、Ｔｉ、Ｚｒのいずれかを用いて形成することができる。
【００１７】
本発明の薄膜キャパシタには、外部配線との接続のために１μｍ以上、より好ましくは２．５μｍ以上の厚さを有する引き出し電極７および引き出し電極１０が備えられている。図１（ａ）の７ａは、引き出し電極７の上部電極９に対するコンタクト部である。この引き出し電極７を、引き出し電極１０およびそれと電気的に接続している下部電極５と十分に絶縁させるために、引き出し電極７、１０の接触領域以外は絶縁層６により被覆されている。本発明の構成の必須要件ではないが、薄膜キャパシタの最上層には感光性樹脂を用いた厚さ１〜５μｍの保護層１１が形成されている。この保護層１１には、引き出し電極７および１０の一部が露出するように開口１１ａ、１１ｂが設けられている。この開口は、薄膜キャパシタの静電容量を測定する際に、測定器のプローブを直接薄膜キャパシタの引き出し電極に当てるために、また薄膜キャパシタを配線基板に内蔵した際に配線基板の導電膜を薄膜キャパシタの引き出し電極に接触させることができるようにするため用いられる。
【００１８】
図１の高弾性電極３には、耐酸化電極４に通常用いられるＰｔ（ヤング率Ｅ＝１６５ＧＰａ）よりも高い弾性率（ヤング率）を有する金属が用いられる。具体的にはＭｏ、Ｗ、Ｒｕ、Ｉｒ等が挙げられるが、耐酸化電極よりも高い弾性率（ヤング率）を有しかつ高い導電性があれば上記金属に限定されない。すなわち、Ｆｅ、Ｎｉ、Ｃｏ、Ｔａ等も使用可能である。耐酸化電極４は、Ｐｔ以外にＲｕ、ＲｕＯ２、ＩｒＯ２、Ｐｄ、Ａｕ等を用いて形成してもよい。高誘電率薄膜８には、チタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）のようなペロブスカイト構造を有する無機複合酸化物、酸化チタン（ＴｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）等が用いられる。また、高誘電率薄膜８と上部電極９との間に両者の密着性を向上させるためにＣｒやＴｉやＺｒ等からなる密着層を形成してもよい。また、引き出し電極７、１０には、めっき法などの厚膜形成が可能なプロセスで形成されるのに適したＣｕ、Ｎｉ等を用いることが、絶縁層６には、パターン形成が容易な感光性樹脂を用いることがそれぞれ適している。高弾性電極３自体が耐酸化性材料により形成されている場合には、、耐酸化電極４を省略して、高弾性電極３上に直接または密着層を介して誘電体薄膜を形成するようにしてもよい。
【００１９】
図２（ａ）、（ｂ）は、本発明の薄膜キャパシタの第２の実施の形態を示す平面図と断面図である。図２において、図１に示した第１の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。本実施の形態の図１に示した第１の実施の形態の薄膜キャパシタと相違する点は、フレキシブル基材１上に、高誘電率薄膜８に接する下部電極５以外に、下部電極５と電気的に絶縁されかつ下部電極５と同じ層構造を有する引き出し電極受け５ａが形成されており、上部電極から延びる引き出し電極７が、この引き出し電極受け５ａにまで引き延ばされている点である。このように、引き出し電極７が横方向に引き延ばされたことにより、図１に示した薄膜キャパシタと比較して、薄膜キャパシタの形状が大きくなる、上部電極９に接続される引き出し電極７の引き回しが長くなるために高周波特性が劣るというデメリットはあるが、上部電極９に接続される引き出し電極７が高誘電率薄膜８の真上外に引き出されているために、配線基板に内蔵したときに表面配線層との電気的接続にプロセス上安価な貫通スルーホールを使うことができるメリットがある。また、引き出し電極７を単にフレキシブル基材１上や絶縁層６上に延在させるのに比較して、引き出し電極７を引き出し電極受け５ａに接続するようにすることにより、スルーホール形成時の引き出し電極の剥がれをより有効に防止することができる。なお、図２（ａ）の７、７ｂは、引き出し電極７の上部電極９と引き出し電極受け５ａに対するコンタクト部である。
【００２０】
図３は、本発明の薄膜キャパシタの第３の実施の形態を示す断面図である。図３において、図１に示した第１の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。本実施の形態の図１に示した第１の実施の形態の薄膜キャパシタと相違する点は、フレキシブル基材１に開口が設けられ、該開口内が下部電極５の引き出し電極１２となる導電性材料により埋め込まれている点である。
引き出し電極１２が埋設されたフレキシブル基材１は、以下のように形成することができる。ガラス、シリコン、サファイア、セラミック、金属などからなるリジットな仮基板上に電解めっき法もしくは厚膜印刷法により、引き出し電極１２となる導電性ポストを形成し、あるいは仮基板上に金属フィルムを貼り付けエッチングによって導電性ポストを形成し、ポリイミドのワニスのような基材形成材料を塗布し、硬化させてフレキシブル基材１を形成する。ＣＭＰなどにより表面平坦化した後、その上にキャパシタを形成する。キャパシタ形成後に薄膜キャパシタを仮基板から剥離する。あるいは、仮基板をエッチング除去する。
引き出し電極１２の埋設されたフレキシブル基材１の他の形成方法は、フレキシブル基材１上にキャパシタを形成した後、基材裏面より基材を選択的にエッチングし、もしくはレーザ光照射により基材を選択的に除去して開口を形成し、該開口内に導電性塗料やはんだを埋め込む。あるいは、電解めっき法により開口内に導電層プラグを形成する。
【００２１】
図４は、本発明の薄膜キャパシタの第２の実施の形態を示す断面図である。図４において、図１、図２に示した第１、第２の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。本実施の形態の図１に示した第１の実施の形態の薄膜キャパシタと相違する点は、上部電極９上にさらに高誘電率薄膜８′、下部電極５′、高誘電率薄膜８″、上部電極９′が積層され、下部電極５、５′同士が並列に接続され、上部電極９、９′同士が引き出し電極７により並列に接続されていることである。本実施の形態によれば、面積当たりの容量を大きくすることができる。本発明のキャパシタの厚みは、フレキシブル基材１と引き出し電極との膜厚によってほぼ決定されるため、キャパシタを多層構造としたことによって、キャパシタの厚さが大きく厚くなることはない。多層に重ねる高誘電率薄膜の層数は、２でもよくまた４以上であってもよい。
図３、図４に示した第３、第４の実施の形態のキャパシタにおいても、表面に絶縁性の保護層を形成するようにしてもよい。
【００２２】
図５（ａ）、（ｂ）は、本発明の薄膜キャパシタを含む複合受動部品の第１の実施の形態を示す平面図と断面図である。図５において、図１、図２に示した第１、第２の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。同一のフレキシブル基材１の上に薄膜キャパシタと薄膜抵抗が形成されている。図の左側部には、図１に示した第１の実施の形態の薄膜キャパシタに密着電極を付加したものが形成されている。すなわち、上部電極９ないし下部電極の耐酸化電極６と厚膜で形成された引き出し電極７および１０との間に密着電極１４ａが形成されている。図の右側部は薄膜抵抗形成部であって、薄膜抵抗体１４ｂは密着電極１４ａと同一材料からなり、密着電極１４ａと同時に形成されたものである。薄膜抵抗体１４ｂの上に引き出し電極１５が形成される。なお第１から第４の実施の形態で示したように、表面に絶縁性の保護層１１を形成するようにしてもよい。その場合、保護層１１には引き出し電極１５上に開口１１ｃ、１１ｄが開けられる。また、図５においては薄膜抵抗体１４ｂの両端が引き出し電極１５の両端と一致するように記載されているが、薄膜抵抗体１４ｂと引き出し電極１５が電気的に接触していれば、一致していなくてもよい。ここで、薄膜キャパシタの下部電極５の右端と薄膜抵抗体１４ｂの左端の距離は２０μｍまで近づけることができる。
また、図５には薄膜キャパシタと薄膜抵抗の２つが同一基材上に形成されている形態を示したが、薄膜キャパシタと薄膜インダクタとが、または薄膜キャパシタと薄膜抵抗と薄膜インダクタとが同一基材上に形成されていてもよい。
【００２３】
図６は、本発明の薄膜キャパシタを含む複合受動部品の第２の実施の形態を示す断面図である。図６において、図５示した複合受動部品の第１の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。本実施の形態においては、同一のフレキシブル基材１の上に薄膜キャパシタとスパイラルインダクタとが形成されている。すなわち、図６の左側部には図５に示した第１の実施の形態の薄膜キャパシタが形成されており、右側部にはスパイラルインダクタ１６が形成されている。スパイラルインダクタ１６は、薄膜キャパシタの下部電極５と同一材料からなり、下部電極５のパターニング時に同時に形成されたものである。スパイラルインダクタ１６の上に引き出し電極１７が形成される。なお、表面に絶縁性の保護層１１を形成するようにしてもよい。その場合、保護層１１には引き出し電極１７上に開口が開けられる。
【００２４】
図７は、本発明の薄膜キャパシタを内蔵した配線基板の第１の実施の形態を示す断面図である。本実施の形態は、本発明に係る薄膜キャパシタを多層配線基板に内蔵した例に関する。図７に示す薄膜キャパシタ内蔵多層配線基板は以下のように作製される。両面に内層パターン２２となる配線が形成されたコア層２１上に、本発明に係る薄膜キャパシタ２０ａを接着層２３を介して固着した後、コア層２１の上下面にプリプレグを配置し、加圧・加熱してプリプレグ硬化層２４を形成する。そして、薄膜キャパシタの引き出し電極７および１０を貫通するように、基板を貫通するスルーホール２５を開設し、プリプレグ硬化層２４の表面に配線パターン２６を形成すると共に、スルーホール内壁面に、配線パターン２６と、薄膜キャパシタ２０ａの引き出し電極７、１０や内層パターン２２とを接続するＣｕめっき層２６を形成する。
プリプレグ硬化層２４を形成しめっきのみによって配線パターンを形成する方式に代え、プリプレグ硬化層２４をコア層に接着する際にその上に銅箔を設けるかあるいは樹脂コート銅（ＲＣＣ、ｒｅｓｉｎ　ｃｏａｔｅｄ　ｃｏｐｐｅｒ）を貼り付けその銅箔層を用いて配線パターンを形成するようにしてもよい。図７から明らかなように、本実施の形態に用いられる薄膜キャパシタ２０ａはプリプレグ硬化層２４よりも薄いことが必須である。望ましくは薄膜キャパシタの厚さはプリプレグの概ね７０％以下である。したがってプリプレグ層一層の厚さを０．１ｍｍとしたとき、許容される薄膜キャパシタの厚さは７０μｍ以下ということになる。
【００２５】
図８は、本発明の薄膜キャパシタを内蔵した配線基板の第２の実施の形態を示す断面図である。本実施の形態は、本発明に係る薄膜キャパシタをビルドアップ基板のコア基板に内蔵した例に関する。コア基板３０は、次のように作成される。内層パターン２２となる配線パターンを有するコア層２１上に本発明に係る薄膜キャパシタ２０ｂを接着層２３を介して接着し、そのコア層２１の上下面にプリプレグを配置し、押圧し硬化させてプリプレグ硬化層２４を形成する。コア基板を貫通するスルーホール２５を形成すると共に薄膜キャパシタ２０ｂの引き出し電極７、１０の表面を露出させるビアホール２８を開設する。ビアホール２８内壁面に形成されたＣｕめっき層２９を介して薄膜キャパシタ２０ｂの引き出し電極７、１０に接続された配線パターン２６を形成すると共に、スルーホール２５の内壁面にＣｕめっき層２７を形成しこれにより基板表裏面の配線パターン２６を電気的に接続する。プリプレグ硬化層２４を形成する際にその上に銅箔を設けるようにしてもよい。このようにして作製されたコア基板３０の表裏面にビルドアップ層３１を形成する。ビルドアップ層３１は、プリプレグ硬化層３２を形成しビアホール３３を形成した後、配線パターン３５とビアホール３３の内壁面を覆うＣｕめっき層３４を形成する工程を、１ないし複数回行うことによって形成される。
ビルドアップ層３１は、プリプレグ硬化層３２を用いて形成する方式に代え、薄い絶縁樹脂フィルムを貼り付ける方法、ワニスを塗布し硬化させる方法、感光性樹脂を塗布し露光・現像を行って膜形成と同時にビアホール形成行う方法等を用いてもよい。また、プリプレグ硬化層３２を形成する際に、その上に銅箔を設けるようにしてもよい。
【００２６】
図９は、本発明の薄膜キャパシタを内蔵した配線基板の第３の実施の形態を示す断面図である。本実施の形態は、本発明に係る薄膜キャパシタをフレキシブル配線基板内に実装した例に関する。内層パターン４２となる配線パターンを有する、ポリイミドフィルムのような樹脂フィルムで形成された樹脂層４１上に接着層２３を介して薄膜キャパシタ２０ａを固着し、その上に樹脂シートを積層し熱圧着して樹脂層４３を形成する。その後、基板を貫通するスルーホール４４を開設し基板表裏面に配線パターン４６を形成すると共に、スルーホール４４の内壁面に配線パターン４６と薄膜キャパシタ２０ａの引き出し電極７、１０や内層パターン４２とを接続するＣｕめっき層４５を形成する。樹脂層４３は、ワニスを塗布しこれを硬化させることによって形成してもよい。また、樹脂層４１として、その内層パターン４２が形成されていない側に予め銅箔を有するフィルムを使うことができる。さらに、樹脂層４３を形成する際にも銅箔付きの樹脂層を形成するようにしてもよい。
【００２７】
本実施の形態は、樹脂層４１、４３からなる厚さ１００μｍ以下のフレキシブル基板中に薄膜キャパシタを内蔵させたものであり、樹脂層各層の厚さはそれぞれ約５０μｍよりも薄いものである。そのため薄膜キャパシタの厚さは総厚で３５μｍ程度以下であることが望ましい。また薄膜キャパシタを埋め込むための樹脂層４３を構成する樹脂は熱可塑性を有することが望ましい。しかし樹脂層と薄膜キャパシタを一体化するプロセスにおいて薄膜キャパシタが破壊されなければ樹脂層３５は熱硬化性樹脂でも差し支えない。また樹脂層４３の表面の配線パターンと薄膜キャパシタの引き出し電極７ないし１０を基板貫通しないビアホールによって電気的に接続するようにしてもよい。
【００２８】
図１０は、本発明の薄膜キャパシタを内蔵した配線基板の第４の実施の形態を示す断面図である。本実施の形態は、本発明に係る、裏面電極引き出し型薄膜キャパシタをフレキシブル配線基板内に実装した例に関する。ポリイミドフィルムのような樹脂フィルムで形成された樹脂層４１上に形成された内層パターン４２上に、はんだまたは導電性塗料などからなる導電性接着層２３を介して薄膜キャパシタ２０ｃを固着し、その上に樹脂シートを積層し熱圧着して樹脂層４３を形成し薄膜キャパシタ２０ｃを埋め込む。そして、薄膜キャパシタ２０ｃの引き出し電極７の表面を露出されるビアホール４８を開け、さらに基板を貫通するスルーホール４４を開設する。その後、電解めっきにより、ビアホール４８内壁面にＣｕめっき層４９を、基板表裏面に配線パターン４６を形成すると共に、スルーホール４４の内壁面に配線パターン４６間や配線パターン４６と内層パターン４２を接続するＣｕめっき層４５を形成する。樹脂層４３は、ワニスを塗布しこれを硬化させることによって形成してもよい。また、樹脂層４１として、その内層パターン４２が形成されていない側に予め銅箔を有するフィルムを使うことができる。さらに、樹脂層４３を形成する際にも銅箔付きの樹脂層を形成するようにしてもよい。
【００２９】
図１１は、本発明の薄膜キャパシタを含む複合部品を内蔵した配線基板の第１の実施の形態を示す断面図である。本実施の形態は、本発明に係る薄膜キャパシタを含む複合部品を多層配線基板に内蔵した例に関する。図１１に示す複合部品内蔵多層配線基板は以下のように作製される。両面に内層パターン５４となる配線が形成されたコア層５１上に、本発明に係る薄膜キャパシタと薄膜抵抗が同一の基材上に形成された複合部品５０ａを、接着層５５を介して固着した後、コア層５１の上下面にプリプレグを配置し、加圧・加熱してプリプレグ硬化層５２を形成する。基板を貫通するスルーホール５６を形成すると共に薄膜キャパシタの引き出し電極７、１０および薄膜抵抗の引き出し電極１５の表面を露出させるビアホール５８を開設する。ビアホール５８内壁面に形成されたＣｕめっき層５９を介して薄膜キャパシタの引き出し電極７、１０に接続された配線パターン５３を形成すると共に、スルーホール５６の内壁面にＣｕめっき層５７を形成しこれにより配線基板の表面配線と内層ないし裏面配線とを電気的に接続するとともに、これらと薄膜抵抗の引き出し電極１５とを電気的に接続する。プリプレグ硬化層５２を形成する際にその上に銅箔を設けるようにしてもよい。本発明の薄膜キャパシタを内蔵した配線基板の第１の実施の形態と同様に、本実施の形態に用いられる薄膜キャパシタを含む複合受動部品はプリプレグ硬化層５２よりも薄いことが必須である。
【００３０】
【実施例】
次に、本発明の実施例について詳細に説明する。
［実施例１］
図１２に示すステンレス鋼製の固定枠６１、６２に、ベースフィルム６３として市販のポリイミドフィルム（厚さ５０μｍ）を固定した後、ＤＣスパッタ装置に導入し、フィルム上にＣｒ、Ｗ、Ｔｉ、ＰｔをそれぞれＣｒ：２０ｎｍ、Ｗ：５００ｎｍ、Ｔｉ：２０ｎｍ、Ｐｔ：２５０ｎｍの膜厚に成膜した。ここで、Ｃｒは密着電極（図１の２）、Ｗは高弾性電極（図１の３）、Ｔｉは密着電極（図１の３、４の間）、Ｐｔは耐酸化電極（図１の４）に対応する。Ｐｔ電極の上にＲＦスパッタ法でペロブスカイト構造を有するチタン酸ストロンチウム（ＳｒＴｉＯ３）薄膜（図１の８）を２００ｎｍ厚に成膜し、さらにその上にＤＣスパッタ法で上部電極（図１の９）としてＰｔを２００ｎｍの膜厚に成膜した。成膜後、４００℃にてアニールを行った。次に、フォトリソグラフィ法により形成すべき上部電極のパターンのレジスト膜を形成し、イオンビームエッチング（ＩＢＥ）法でＰｔ膜をパターニングした。同様に、フォリソグラフィ法で形成すべき高誘電率誘電体膜のパターンのレジスト膜を形成し、化学エッチング法によってＳｒＴｉＯ３膜をパターニングした。さらにフォトリソグラフィ法により下部電極（図１の５）のパターン状にレジスト膜を形成し、ＩＢＥ法により下部電極膜（Ｐｔ、Ｔｉ、Ｗ、Ｃｒ膜）をパターニングした。
【００３１】
次に、上部電極（図１の９）と電気的に接続される引き出し電極（図１の７）と下部電極（図１の５）を電気的に確実に絶縁させるため、エポキシ樹脂からなる感光性樹脂を塗布し露光・現像によりパターニングして厚さ約２μｍの絶縁層（図１の６）を形成した。次に、ＤＣスパッタ法でＴｉを約２０ｎｍ、Ｃｕを約１００ｎｍの順で全面に成膜しめっき下地層を形成した。Ｔｉ層はＣｕ膜の密着性を高めるために設けたものであり、この用途のために外にＣｒやＺｒを用いることもできる。次に、フォトリソグラフィ法により形成すべき引き出し電極形状の開口を有するレジスト膜を形成し、その開口に電解めっき法によってＣｕを１８μｍ成膜し、これを引き出し電極（図１の７、１０）とした。レジスト膜を除去し、露出しためっき下地層をエッチング除去した後に、最上層全面に感光性エポキシ樹脂を塗布し、露光・現像を行って厚さ約２μｍの保護層（図１の１１）を形成した。
【００３２】
その後、固定枠６１、６２から取り外し、外形に沿って切断して、個々の薄膜キャパシタとした。このようにして作製した薄膜キャパシタを上から見た図を図１３に示す。上からは保護層１１とその開口１１ａ、１１ｂに露出した引き出し電極７、１０を見ることができだけである。開口１１ａ、１１ｂのサイズは０．５ｍｍ□とした。図１３中の点線は上部電極９の外形を示し、この面積および高誘電率誘電体薄膜８の厚さによって薄膜キャパシタの静電容量が決まる。薄膜キャパシタの上部電極９のサイズを０．１ｍｍ×０．１ｍｍ〜１ｍｍ×１ｍｍの範囲で変えたときの薄膜キャパシタの静電容量と誘電損失をＬＣＲメータで測定した。
測定された静電容量から式（１）によって高誘電率薄膜８の比誘電率εｒを求めたところεｒ＝８０〜８５という数値が得られた。有効面積Ｓが小さい方がやや高めのεｒが得られた。誘電損失はｆ＝１ｋＨｚで０．００８、ｆ＝１ＭＨｚで０．０１０であった。
この結果からＳｉウエハ等のリジッドな基板上に形成した場合とほとんど同等の比誘電率εｒが得られ、かつ誘電損失も実用的な数値であるといえる。
εｒ＝Ｃｄ／ε０Ｓ・・・・・・・・・・・・・・・・・・・・・・（１）
ここで、Ｃは静電容量（Ｆ）、ｄは高誘電率薄膜の厚さ（ｍ）、ε０は真空中での誘電率、Ｓは上部電極９の面積（ｍ２）である。
【００３３】
［実施例２］
実施例１と同様に、図１２に示すように、市販のポリイミドフィルム（厚さ５０μｍ）を固定枠６１、６２に固定した後、ＤＣスパッタ装置に導入し、フィルム上にＣｒ、Ｗ、Ｔｉ、ＰｔをそれぞれＣｒ：２０ｎｍ、Ｗ：１０００ｎｍ、Ｔｉ：２０ｎｍ、Ｐｔ：２５０ｎｍの膜厚に成膜した。ここでＣｒは密着電極（図２の２）、Ｗは高弾性電極（図２の３）、Ｔｉは密着電極（図２の３、４の間）、Ｐｔは耐酸化電極（図２の４）に対応する。Ｐｔ電極の上にゾルゲル法でペロブスカイト構造を有するジルコン酸チタン酸ランタン鉛（（Ｐｂ０．９４Ｌａ０．０６）（Ｚｒ０．５Ｔｉ０．５）Ｏ３）薄膜（図２の８）を膜厚２００ｎｍに成膜し、さらにその上にＤＣスパッタ法で上部電極（図２の９）となるＰｔを２００ｎｍ厚に成膜した。成膜後、ジルコン酸チタン酸ランタン鉛を４５０℃でアニールした。次に、フォトリソグラフィ法により形成すべき上部電極形状のパターンのレジスト膜を形成し、イオンビームエッチング（ＩＢＥ）法でＰｔ膜をパターニングした。同様にフォトリソグラフィ法によりレジスト膜を形成し、化学エッチング法によってジルコン酸チタン酸ランタン鉛膜をパターニングした。さらにフォトリソグラフィ法によりレジスト膜を形成し、ＩＢＥ法により下部電極膜（Ｐｔ、Ｔｉ、Ｗ、Ｃｒ膜）をパターニングして、下部電極（図２の５）、引き出し電極受け（図２の５ａ）を作成した。
【００３４】
絶縁層（図２の６）、引き出し電極（図２の７、図２の１０）および保護層（図２の１１）は実施例１で述べた方法と同様にして形成した。薄膜キャパシタの上部電極のサイズを実施例１と同様に０．１ｍｍ×０．１ｍｍ〜１ｍｍ×１ｍｍとしたときの静電容量と誘電損失をＬＣＲメータで測定し、（１）式にしたがって比誘電率εｒを計算したところ、εｒ＝２７０〜３２０であった。実施例１のチタン酸ストロンチウム薄膜の比誘電率よりは高いものの、Ｓｉウエハなどのリジッドな基板上で作製したジルコン酸チタン酸ランタン鉛薄膜の比誘電率（εｒ＝８００〜１０００）よりははるかに低い。これはアニール温度が低いことによるものと推定される。なお、誘電損失はｆ＝１ｋＨｚで０．０２、ｆ＝１ＭＨｚで０．０３５であった。
【００３５】
［実施例３］
本実施例は、図３に示した裏面電極引き出し型キャパシタに係る。シリコン基板上に電子ビーム蒸着法によりＴｉ／Ｃｕを蒸着してめっき下地層を形成し、フォトリソグラフィ法により引き出し電極１２の形成領域に開口を有するレジスト膜を形成し電解めっき法によって引き出し電極１２となる、厚さ２５μｍの導電性ポストを形成した。レジスト膜を除去し、露出しためっき下地層を除去した後、基板上にポリイミドのワニスをスピンコート法によって塗布し、所定の乾燥・キュアを行うことによってフレキシブル基材１を形成した。引き出し電極１２の厚さはこのフレキシブル基材１よりも若干厚く形成しておくことが好ましい。その後、引き出し電極１２を研磨することによって、引き出し電極１２とフレキシブル基材１の表面との段差をなくした。引き出し電極１２が埋設されたフレキシブル基材１上に、スパッタ法により密着電極２（Ｔｉ）、高弾性電極３（Ｒｕ）および耐酸化電極４（Ｐｄ）をそれぞれ５０ｎｍ、４００ｎｍ、２００ｎｍの膜厚に堆積して下部電極５を形成した。耐酸化電極４上にＣＶＤ法により酸化タンタル（Ｔａ２Ｏ５）を５０ｎｍの膜厚に堆積して高誘電率薄膜８を形成した。その上にスパッタ法で上部電極９となるＰｔを１５０ｎｍ厚に成膜した。成膜後、フォトリソグラフィ法により上部電極９となるＰｔ膜と高誘電率薄膜８のパターニングを行ない、絶縁層６を形成した後、実施例１と同様の方法を用いて上部電極９上に引き出し電極７を形成した。最後に、仮基板であるシリコン基板を剥離除去しフレキシブル基材を切断分離して個々のキャパシタを得た。
【００３６】
［実施例４］
本実施例は、図４に示した積層型キャパシタに係る。フレキシブル基材１となる厚さ３０μｍのポリイミドフィルムをシリコンウェハ上に耐熱性の高い接着剤を用いて固定した。シリコン以外にもガラス、サファイア、セラミック、金属などのリジットな基板であれば用いることができる。ポリイミドフィルム上に、スパッタ法により、密着電極２（Ｔｉ）、高弾性電極３（Ｗ）、耐酸化電極４（Ｐｔ）をそれぞれ２０ｎｍ、５００ｎｍ、２５０ｎｍの膜厚に堆積して下部電極５を形成した。Ｐｔ電極の上に、高誘電率薄膜８としてゾルゲル法でペロブスカイト構造を有するジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ０．５Ｔｉ０．５）Ｏ３）薄膜を膜厚２００ｎｍに形成し、フォトリソグラフィ法によりパターニングし、さらにスパッタ法で上部電極９となるＰｔを２００ｎｍ厚に成膜しパターニングした。上部電極９のパターニングには、フォトエッチング法やリフトオフ法を用いることができる。その後、さらに高誘電率薄膜８′となるジルコン酸チタン酸鉛薄膜をゾルゲル法で膜厚２００ｎｍに形成し、フォトリソグラフィ法によりパターニングした後、スパッタ法により、密着電極２（Ｔｉ：２０ｎｍ）、耐酸化電極４（Ｐｔ：２５０ｎｍ）を堆積しパターニングして下部電極５′を形成した。下部電極５′のパターニングには、フォトエッチング法やリフトオフ法を用いることができる。その後、さらに高誘電率薄膜８″となるジルコン酸チタン酸鉛薄膜をゾルゲル法で膜厚２００ｎｍに形成し、フォトリソグラフィ法によりパターニングした後、スパッタ法により、Ｐｔを２００ｎｍ厚に成膜し同様にパターニングして上部電極９′を形成した。そして、最下層の電極層をパターニングして下部電極５と引き出し電極受け５ａを形成した。最下層の電極層のパターニングは、高誘電率薄膜８の形成前に行うことができる。その場合、リフトオフ法によりパターニングするようにしてもよい。ジルコン酸チタン酸鉛薄膜を４５０℃で一括アニールした後、エポキシ系の感光性樹脂を用いて、絶縁層６を形成し、その後に、実施例１と同様の方法を用いてＣｕを主体とする引き出し電極７、１０を形成した。最後に、フレキシブル基材をシリコンウェハより剥離し、個々の薄膜キャパシタに切断分離した。
【００３７】
［比較例］
実施例１と同一プロセスによってチタン酸ストロンチウム薄膜を高誘電率薄膜８に用いた薄膜キャパシタを作製した。実施例１と異なる点は下部電極５の層構成である。比較例では、Ｔｉ：２０ｎｍ、Ｐｔ：５００ｎｍを下部電極とした。ここで、Ｔｉは密着電極（図１の２）、Ｐｔは耐酸化電極（図１の４）に対応し、高弾性電極３に対応する電極を設けていない。高誘電率薄膜８としてチタン酸ストロンチウムを下部電極５上に成膜しアニールを行った時点で図１４に示したような誘電体薄膜の「しわ」が観察された。その後、実施例１と同一プロセスによって薄膜キャパシタの静電容量と誘電損失を測定できるようにしたところ、２０個測定して全数がショートモードの不良であった。これは高誘電率薄膜形成の際に発生した応力によってフレキシブル基板１にしわが発生し、結果として高誘電率薄膜８にクラック等が発生しショートしたものと推察される。
【００３８】
［実施例５］
本実施例は図５に示した本発明の薄膜キャパシタを含む複合受動部品の製造方法に関わる。図１５〜１７は、その製造方法を示す工程順の断面図である。最初に、図１５（ａ）に示されるシリコンウエハ１ａ上にポリイミドワニスをスピンコート法で塗布し、４００℃窒素雰囲気中でキュアすることでフレキシブル基材１を形成した〔図１５（ｂ）〕。続いて、密着層、高弾性金属、耐酸化性金属を順次堆積して下部電極膜５ｂを形成し〔図１５（ｃ）〕、高誘電率薄膜８を堆積し〔図１５（ｄ）〕、上部電極膜９ａを成膜した〔図１５（ｅ）〕。上部電極膜９ａをパターニングして上部電極９を形成し〔図１６（ｆ）〕、高誘電率薄膜８をパターニングした〔図１６（ｇ）〕後、引き続き下部電極膜５ｂをパターニングして下部電極５を形成した〔図１６（ｈ）〕。その後、エポキシ系感光性樹脂により絶縁層６を形成した〔図１６（ｉ）〕。なお、下部電極膜５ｂを堆積する工程から絶縁層６を形成するまでの工程〔図１５（ｃ）〜図１６（ｉ）〕は、実施例１と同じである。次に、密着電極１４ａと薄膜抵抗体１４ｂとなるＴｉＮ膜（厚さ５０ｎｍ）を反応性スパッタ法により堆積し、引き続き通常のＤＣスパッタ法によりＣｕ（厚さ２００ｎｍ）を連続して成膜した。次に、フォトリソグラフィ法により形成すべき引き出し電極形状の開口を有するレジスト膜を形成し、その開口に電解めっき法によってＣｕを１２−１８μｍ厚に成膜し、引き出し電極７、１０、１５を形成した。レジスト膜を除去し、露出しためっき下地であるＣｕ層を、ＴｉＮを溶かさないエッチング液（例えば硫酸＋過酸化水素水）を用いて除去した後に、フォトリソグラフィ法により抵抗パターンを形成するためのレジスト膜を形成し、開口部のＴｉＮ膜をエッチング除去した後にレジストを剥離した〔図１６（ｊ）〕。次に、最上層全面に感光性エポキシ樹脂を塗布し、露光・現像を行って厚さ約２μｍの保護層を形成した〔図１７（ｋ）〕。最後に、薄膜キャパシタと薄膜抵抗が形成されたフレキシブル基材をシリコンウエハ１ａから剥離した〔図１７（ｌ）、図１７（ｍ）〕。そして個々の複合受動部品に切断した〔図１７（ｎ）〕。一例として１０００ｐＦの薄膜キャパシタ１０個と５０ｋΩの薄膜抵抗１個を同時に形成した複合受動部品を上から見た図を図１８に示す。図１８において、７１は薄膜キャパシタ部、７２は薄膜抵抗部である。この複合受動部品のサイズは縦５．７６ｍｍ、横３．８６ｍｍ、厚さ４０μｍ（フレキシブル基材〜保護層）であった。
薄膜抵抗に代えてあるいは薄膜抵抗とともにインダクタを形成することができる。インダクタは、スパッタリングされたＴｉＮ層とＣｕ層との積層膜を用いて形成することができる。あるいは、引き出し電極を形成するＣｕめっき層を含めた導電膜によって形成するようにしてもよい。
【００３９】
［実施例６］
図１９、２０は、図６に示した本発明の薄膜キャパシタを含む複合受動部品の製造方法を示す工程順の断面図である。実施例５と同様の方法を用いて、シリコンウエハ１ａ上にフレキシブル基材１を形成し、密着層、高弾性金属、耐酸化性金属からなる下部電極膜５ｂを形成した後、高誘電率薄膜８を堆積し、上部電極膜９ａを成膜した〔図１９（ａ）〕。上部電極膜９ａをパターニングして上部電極９を形成し、高誘電率薄膜８をパターニングした後、引き続き下部電極膜５ｂをパターニングして下部電極５とスパイラルインダクタ１６を形成した〔図１９（ｂ）〕。その後、エポキシ系感光性樹脂により、薄膜キャパシタとスパイラルインダクタ１６の引き出し電極形成領域に開口を有する絶縁層６を形成した〔図１９（ｃ）〕。次に、膜厚５０ｎｍのＴｉＮ膜と膜厚２００ｎｍのＣｕ層をスパッタ法により堆積して、下地膜１３を形成した〔図１９（ｄ）〕。
次に、フォトリソグラフィ法により形成すべき引き出し電極形状の開口を有するレジスト膜１８を形成し、その開口に電解めっき法によってＣｕを１２−１８μｍ厚に成膜し、薄膜キャパシタの引き出し電極７、１０と、スパイラルインダクタ１６の引き出し電極１７を形成した〔図２０（ｅ）〕。レジスト膜１８を除去し、露出した下地膜１３をエッチング除去した〔図２０（ｆ）〕。次に、最上層全面に感光性エポキシ樹脂を塗布し、露光・現像を行って厚さ約２μｍの保護層１１を形成した〔図２０（ｇ）〕。最後に、薄膜キャパシタとスパイラルインダクタ１６が形成されたフレキシブル基材１をシリコンウエハ１ａから剥離した〔図２０（ｈ）〕。
スパイラルインダクタに代えてあるいはスパイラルインダクタとともに薄膜抵抗を形成することができる。薄膜抵抗は、３層の導電膜からなる下部電極膜５ｂを用いて、あるいは密着層のみを用いて若しくは密着層と高弾性金属膜とを用いて形成することができる。
【００４０】
［実施例７］
実施例２で作製した薄膜キャパシタを内蔵した配線基板を次のようにして作製した。図７に示すように、多層配線基板のコア基板として両面に配線パターンを形成した厚さ０．４〜０．６ｍｍのコア基板２１の一方の面に薄膜キャパシタ２０ａを絶縁性の接着剤２３を用いて接着した。次に、コア基板の上下面に厚さ０．１〜０．３ｍｍの銅張りのプリプレグまたはガラスクロスを含まない樹脂コート銅（ＲＣＣ：ｒｅｓｉｎ　ｃｏａｔｅｄ　ｃｏｐｐｅｒ）を配し、熱圧着により一体化した。次に、０．３〜０．３５ｍｍφのドリルによって基板を貫通するスルーホール２５を開け、その後通常のプレイテッドスルーホール形成方法に従い、活性化処理、無電解めっき、電解めっき、選択的エッチングを行って、配線パターン２６を形成すると共に、スルーホール２５内壁面に厚さ１８〜３０μｍのＣｕめっき層２７を形成した。表面の配線パターン２６、２６にプローブを当ててＬＣＲメータで基板に内蔵した薄膜キャパシタの静電容量および誘電損失を測定したところ、内蔵前の薄膜キャパシタの静電容量が２２５０ｐＦ、誘電損失が０．０１（ｆ＝１ｋＨｚ、２０個平均）であったものが、静電容量２０８０ｐＦ、誘電損失０．０１２（いずれもｆ＝１ｋＨｚ、２０箇所平均）であった。基板内蔵前後で静電容量および誘電損失の差はほとんどないといえる。
【００４１】
［実施例８］
実施例１で作製した薄膜キャパシタを内蔵した多層ビルドアップ基板を次のようにし作製した。図８に示すコア基板３０を、実施例５にて説明した多層配線基板の製造方法と同様の方法により作製した。但し、実施例５とは異なり、薄膜キャパシタ２０ａの引き出し電極７および１０の表面を露出させるビアホール２８をレーザ光により開設し、その内壁面に形成したＣｕめっき層２９によって、引き出し電極７、１０と配線パターン２６との電気的接続を実現している。而して、薄膜キャパシタ２０ａの引き出し電極１０については、高誘電率薄膜８および下部電極５の直上にないためにビアホールに代え貫通スルーホールを用いて配線パターン２６ないし内層パターン２２と電気的に接続させても差し支えない。薄膜キャパシタ２０ａを内蔵したコア基板３０の上下面に感光性絶縁樹脂を塗布し露光・現像を行ってビアホール３３が開けられた絶縁層（プリプレグ硬化層３２に相当）を形成し、Ｃｕめっき層３４、配線パターン３５を形成して１層分のビルドアップ層を作成した。以下、このプロセスを必要回数繰り返すことによってビルドアップ層３１を形成して、薄膜キャパシタ内蔵ビルドアップ基板を作製した。
【００４２】
ビルドアップ基板表面の配線パターン３５、３５にプローブを当ててＬＣＲメータで基板に内蔵した薄膜キャパシタの静電容量および誘電損失を測定したところ、内蔵前の薄膜キャパシタの静電容量が８８０ｐＦ、誘電損失が０．００８（ｆ＝１ｋＨｚ、２０個平均）であったものが、静電容量８５０ｐＦ、誘電損失０．０１（いずれもｆ＝１ｋＨｚ、２０箇所平均）であった。ビルドアップ基板に薄膜キャパシタを内蔵しても、内蔵前後で静電容量および誘電損失の差はほとんどないといえる。
【００４３】
［実施例９］
実施例２で作製した薄膜キャパシタを次のような方法でフレキシブル配線基板に内蔵した。図９に示すように、片側に銅箔を有し他の片側に予め内層パターン４２となる配線パターンが形成されている厚さ約５０μｍのポリイミドフィルム（樹脂層４１）上に薄膜キャパシタ２０ａを接着剤２３で固定し、その上に片面がＣｕでコーティングされた厚さ５０〜７０μｍの熱可塑性樹脂フィルムを、Ｃｕコーティングされていない面を薄膜キャパシタに覆い被せるようにして積層し熱圧着することによって一体化して樹脂層４３を形成した。ドリルでスルーホール４４を開設し、その後通常のプレイテッドスルーホール形成方法により、基板表裏面に配線パターン４６を形成すると共に、スルーホール４４の内壁面に銅めっき層４５を形成した。ここで内蔵した薄膜キャパシタのベースとなるフレキシブル基材１の厚さは、実施例２では５０μｍとしたがここでは２０μｍとして、薄膜キャパシタ全体の厚さが３５μｍ以下となるようにした。
【００４４】
内蔵した薄膜キャパシタの静電容量および誘電損失を、基板表面の配線パターン４６、４６にプローブをに当てることによって測定した。測定した２０箇所のうち、２箇所に絶縁不良が発生していた。これは薄膜キャパシタのフレキシブル基材１が実施例１および２で用いたものよりも薄くかつ樹脂層４３の厚さが実施例５ないし４におけるプリプレグ硬化層２４よりも薄いために、熱圧着工程において薄膜キャパシタの高誘電率薄膜８に高い応力が負荷されて絶縁破壊に至ったためと推定される。しかし９０％の歩留まりで絶縁不良のないキャパシタ内蔵基板が得られた。内蔵前の薄膜キャパシタの静電容量が２２５０ｐＦ、誘電損失が０．０１（ｆ＝１ｋＨｚ、２０個平均）であったものが、内蔵後は静電容量が１９６０ｐＦ、誘電損失が０．０１２（いずれもｆ＝１ｋＨｚ、１８箇所平均）となった。実施例５よりも基板内蔵による静電容量の減少がわずかに大きい結果となった。
【００４５】
以上好ましい実施例について説明したが、本発明はこれら実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、実施例では、絶縁層や保護層を感光性樹脂を用いて形成していたが、これに代え感光性ガラスを用いて絶縁層や保護層を形成するようにしてもよい。あるいは、非感光性材料により形成するようにしてもよい。
【００４６】
【発明の効果】
本発明の薄膜キャパシタは、誘電体薄膜の下層に高弾性材料からなる電極層を配したものであるので、薄いフレキシブルな基材上に薄い高誘電率誘電体薄膜を信頼性高く形成することが可能になり、薄くかつ大容量の薄膜キャパシタを信頼性高く提供することが可能になる。したがって、本発明によれば、大容量キャパシタを内蔵した配線基板の薄型化が実現できると共に、大容量キャパシタを内蔵したフレキシブル基板を提供することが可能になる。また、フレキシブル基材上に薄膜キャパシタを構成することができることにより薄膜キャパシタを配線基板内に実装する際に薄膜キャパシタを損傷しないようにすることができる。また、本発明の薄膜キャパシタには、１μｍ以上の膜厚の引き出し電極が形成されるので、熱サイクルによって破壊されない、低抵抗で接続信頼性の高いスルーホール接続を実現することができる。また、本発明の薄膜キャパシタを含む複合受動部品およびその製造方法によって、大容量キャパシタと薄膜抵抗ないし薄膜インダクタを高密度に同一のフレキシブル基材上に形成することが可能になり、かつ当該複合受動部品を内蔵した配線基板を小さくすることが可能になる。
【図面の簡単な説明】
【図１】本発明の薄膜キャパシタの第１の実施の形態を示す平面図と断面図。
【図２】本発明の薄膜キャパシタの第２の実施の形態を示す平面図と断面図。
【図３】本発明の薄膜キャパシタの第３の実施の形態を示す断面図。
【図４】本発明の薄膜キャパシタの第４の実施の形態を示す断面図。
【図５】本発明の薄膜キャパシタを含む複合受動部品の第１の実施の形態を示す断面図。
【図６】本発明の薄膜キャパシタを含む複合受動部品の第２の実施の形態を示す断面図。
【図７】本発明の薄膜キャパシタ内蔵配線基板の第１の実施の形態を示す断面図。
【図８】本発明の薄膜キャパシタ内蔵配線基板の第２の実施の形態を示す断面図。
【図９】本発明の薄膜キャパシタ内蔵配線基板の第３の実施の形態を示す断面図。
【図１０】本発明の薄膜キャパシタ内蔵配線基板の第４の実施の形態を示す断面図。
【図１１】本発明の薄膜キャパシタを含む受動部品内蔵配線基板の第１の実施の形態を示す断面図。
【図１２】本発明の薄膜キャパシタの作製工程を説明するための上面図と断面図。
【図１３】本発明の実施例１、２により形成された薄膜キャパシタの上面図。
【図１４】比較例の薄膜キャパシタの製造工程における高誘電率薄膜形成後の表面状態を示す金属顕微鏡写真。
【図１５】本発明の実施例５の複合受動部品の製造方法を示す工程順の断面図（その１）。
【図１６】本発明の実施例５の複合受動部品の製造方法を示す工程順の断面図（その２）。
【図１７】本発明の実施例５の複合受動部品の製造方法を示す工程順の断面図（その３）。
【図１８】本発明の実施例５で作製した複合受動部品の上面図。
【図１９】本発明の実施例６の複合受動部品の製造方法を示す工程順の断面図（その１）。
【図２０】本発明の実施例６の複合受動部品の製造方法を示す工程順の断面図（その２）。
【符号の説明】
１　フレキシブル基材
１ａ　シリコンウエハ
２　密着電極
３　高弾性電極
４　耐酸化電極
５　下部電極
５ａ　引き出し電極受け
５ｂ　下部電極膜
６　絶縁層
７、１０、１２、１５、１７　引き出し電極
７ａ、７ｂ　コンタクト部
８　高誘電率薄膜
９　上部電極
９ａ　上部電極膜
１１　保護層
１１ａ、１１ｂ、１１ｃ、１１ｄ　開口
１３　下地膜
１４ａ　密着電極
１４ｂ　薄膜抵抗体
１６　スパイラルインダクタ
１８　レジスト膜
２０ａ、２０ｂ、２０ｃ　薄膜キャパシタ
２１、５１　コア層
２２、４２、５４　内層パターン
２３、５５　接着層
２４、３２、５２　プリプレグ硬化層
２５、４４、５６　スルーホール
２６、３５、４６、５３　配線パターン
２７、２９、３４、４５、４９、５７、５９　Ｃｕめっき層
２８、３３、４８、５８　ビアホール
３０　コア基板
３１　ビルドアップ層
４１、４３　樹脂層
４７　導電性接着層
５０ａ　複合部品
６１、６２　固定枠
６３　ベースフィルム
７１　薄膜キャパシタ部
７２　薄膜抵抗部
【図１】
2004056097.tif 000003
【図２】
2004056097.tif 000004
【図３】
2004056097.tif 000005
【図４】
2004056097.tif 000006
【図５】
2004056097.tif 000007
【図６】
2004056097.tif 000008
【図７】
2004056097.tif 000009
【図８】
2004056097.tif 000010
【図９】
2004056097.tif 000011
【図１０】
2004056097.tif 000012
【図１１】
2004056097.tif 000013
【図１２】
2004056097.tif 000014
【図１３】
2004056097.tif 000015
【図１４】
2004056097.tif 000016
【図１５】
2004056097.tif 000017
【図１６】
2004056097.tif 000018
【図１７】
2004056097.tif 000019
【図１８】
2004056097.tif 000020
【図１９】
2004056097.tif 000021
【図２０】
2004056097.tif 000022