(57)【要約】【課題】２つの周波数で発振可能な発振回路のコストを削減する。【解決手段】増幅回路２は、差動増幅器１６の２出力にそれぞれ設けられ、出力が共通で、入出力間の位相特性が略等しい２つの増幅器１０，１２と、増幅器１０，１２のいずれか一方に電源電圧を供給し、かつ電源電圧を供給する増幅器の切り換えが可能な切り換え回路１４と、を備えている。そして、切り換え回路１４により電源電圧を供給する増幅器を切り換えることで、発振周波数を切り換える。このとき、作動させる増幅器の切り換え動作に用いられる切り換え回路１４内のスイッチ６８，７０については、発振用信号が循環するループ中に設けられていないので、発振周波数が高周波である場合でもスイッチとして高周波スイッチを用いる必要がなく、発振回路のコスト削減を実現できる。【選択図】　　　　図４
2004112231.tif 000002
【特許請求の範囲】
【請求項１】
増幅回路と、該増幅回路の出力を帰還させる帰還回路と、を有し、２つの周波数帯域で発振する発振回路であって、
前記帰還回路は、
第１の周波数帯域の信号を通過させる第１の弾性表面波フィルタと、
第１の弾性表面波フィルタと並列に設けられ、第１の周波数帯域と異なる第２の周波数帯域の信号を通過させる第２の弾性表面波フィルタと、
を有し、
前記帰還回路の入出力間の位相特性は、第１の弾性表面波フィルタを通過する側の第１の周波数帯域における位相特性と、第２の弾性表面波フィルタを通過する側の第２の周波数帯域における位相特性とが略逆位相である発振回路において、
前記増幅回路は、
一方の入力が帰還回路の出力と接続され、他方の入力がコモン電位と接続された差動増幅器と、
一方の入力が差動増幅器の一方の出力と接続され、他方の入力が差動増幅器の他方の出力と接続され、ともに出力が帰還回路の入力と共通して接続され、入出力間の位相特性が略等しい２つの増幅器と、
２つの増幅器のいずれか一方を作動させ、かつ作動させる増幅器の切り換えが可能な切り換え手段と、
を有し、
前記切り換え手段により作動させる増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする発振回路。
【請求項２】
請求項１に記載の発振回路であって、
前記切り換え手段は、２つの増幅器の電源端子のいずれか一方を電源と接続し、かつ電源と接続する増幅器の切り換えが可能であり、
前記切り換え手段により電源と接続する増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする発振回路。
【請求項３】
請求項１に記載の発振回路であって、
前記切り換え手段は、２つの増幅器のコモン端子のいずれか一方をコモン電位と接続し、かつコモン電位と接続する増幅器の切り換えが可能であり、
前記切り換え手段によりコモン電位と接続する増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は弾性表面波フィルタを用いた発振回路に関し、特に、２つの周波数帯域で発振することが可能な発振回路に関する。
【０００２】
【従来の技術】
弾性表面波フィルタ（以下、ＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタとする）を使用し、２つの周波数帯域で発振する発振回路は通信機器等に広く使用されている。例えば、移動体通信用基地局の増幅回路においては、周辺回路として２つの周波数帯域で発振する発振回路が使用されている。この他、ＷＤＭ（波長分割多重）やＳＯＮＥＴ／ＳＤＨという規格により知られる光ファイバ通信用のクロックにも使用されている。
【０００３】
従来使用されていた２つの周波数帯域で発振する発振回路の一例が、図８に示されている（特許文献１参照）。発振回路３００は、増幅回路２０２と増幅回路２０２の出力を帰還させる帰還回路２０４とを有している。増幅回路２０２から出力された信号は、帰還回路２０４に入力される。そして、帰還回路２０４に入力された信号は再び増幅回路２０２に入力され、後述する発振条件を満たす場合、発振回路３００は発振動作を行う。
【０００４】
帰還回路２０４は、互いに並列接続されたＳＡＷフィルタ２０６，２０８と、これらのＳＡＷフィルタ２０６，２０８の入力側及び出力側にそれぞれ設けられたスイッチ２１４，２１６と、固定移相器２１８と、を有している。ＳＡＷフィルタ２０６とＳＡＷフィルタ２０８は、各々中心周波数ｆ１、ｆ２の異なった周波数帯域の信号を通過させるフィルタ特性を備えている。
【０００５】
一方、固定移相器２１８には、増幅回路２０２からの出力信号が入力される。固定移相器２１８は、入力された信号をある固定値の位相Фｐ［ｒａｄ］だけ進ませて（又は遅らせて）出力する。このとき、Фｐの値については発振回路３００において、発振条件が満たされるように予め調整されている。
【０００６】
発振回路３００の発振条件は、発振動作に用いられるＳＡＷフィルタ、増幅回路２０２、固定移相器２１８のゲインを各々ＧＳＡＷ［ｄＢ］、ＧＥ［ｄＢ］、Ｇｐ［ｄＢ］とし、ＳＡＷフィルタによって位相がФＳＡＷ［ｒａｄ］進まされ（又は遅らされ）、増幅回路２０２によって位相がФＥ［ｒａｄ］進まされ（又は遅らされ）とすると、次の（１）、（２）式で表される。ただし、ｆ１とｆ２は近い周波数であり、この周波数差により生じるゲイン差と位相差は無視できるものとする。
【０００７】
【数１】
ＧＳＡＷ＋ＧＥ＋Ｇｐ≧０・・・（１）
【数２】
ФＳＡＷ＋ФＥ＋Фｐ＝２ｎπ（ｎは整数）・・・（２）
発振回路３００においては、（１）、（２）式が成立するように、ＳＡＷフィルタ２０６，２０８、増幅回路２０２、固定移相器２１８のゲイン、位相特性が調整される。
【０００８】
そして、ＳＡＷフィルタ２０６，２０８のいずれか一方がスイッチ２１４，２１６によって選択され、選択されたＳＡＷフィルタを用いて発振動作が行われる。例えば、図８に示されているように、ＳＡＷフィルタ２０６がスイッチ２１４，２１６によって選択されている場合、発振回路３００は周波数ｆ１で発振する。また、ＳＡＷフィルタ２０８がスイッチ２１４，２１６によって選択されている場合、発振回路３００は周波数ｆ２で発振する。このように、従来の発振回路は、スイッチで発振動作に用いるＳＡＷフィルタを選択することによって、２つの周波数で発振動作を行っていた。
【０００９】
【特許文献１】
特開２００１−１２７５４８号公報（図９）
【００１０】
【発明が解決しようとする課題】
図８に示された２つの周波数で発振可能な発振回路３００においては、発振用信号が循環するループ中にスイッチが設けられており、発振動作の際には発振用信号がスイッチを通過する。このような発振用信号が循環するループ中にスイッチが設けられた発振回路において発振周波数が高周波となる場合は、スイッチとして高周波スイッチを用いなければならない。したがって、この従来の発振回路においては、発振周波数を高周波とするときにコストが高くなってしまうという課題があった。
【００１１】
本発明は上記課題に鑑みてなされたものであり、コスト削減を実現できる発振回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
第１の本発明に係る発振回路は、増幅回路と、該増幅回路の出力を帰還させる帰還回路と、を有し、２つの周波数帯域で発振する発振回路であって、前記帰還回路は、第１の周波数帯域の信号を通過させる第１の弾性表面波フィルタと、第１の弾性表面波フィルタと並列に設けられ、第１の周波数帯域と異なる第２の周波数帯域の信号を通過させる第２の弾性表面波フィルタと、を有し、前記帰還回路の入出力間の位相特性は、第１の弾性表面波フィルタを通過する側の第１の周波数帯域における位相特性と、第２の弾性表面波フィルタを通過する側の第２の周波数帯域における位相特性とが略逆位相である発振回路において、前記増幅回路は、一方の入力が帰還回路の出力と接続され、他方の入力がコモン電位と接続された差動増幅器と、一方の入力が差動増幅器の一方の出力と接続され、他方の入力が差動増幅器の他方の出力と接続され、ともに出力が帰還回路の入力と共通して接続され、入出力間の位相特性が略等しい２つの増幅器と、２つの増幅器のいずれか一方を作動させ、かつ作動させる増幅器の切り換えが可能な切り換え手段と、を有し、前記切り換え手段により作動させる増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする。
【００１３】
このように、差動増幅器の２出力にそれぞれ設けられ、出力が共通で、入出力間の位相特性が略等しい２つの増幅器と、これらの増幅器のいずれか一方を作動させ、かつ作動させる増幅器の切り換えが可能な切り換え手段と、を備えているので、切り換え手段により作動させる増幅器を切り換えることで、発振させる周波数帯域を切り換えることができる。さらに、発振させる周波数帯域の切り換えに用いられる切り換え手段については、発振用信号が循環するループ中に設ける必要がないため、発振させる周波数帯域が高周波である場合でも切り換え手段に高周波スイッチを用いる必要がない。したがって、発振回路のコスト削減を実現できる。
【００１４】
第２の本発明に係る発振回路は、第１の本発明に記載の回路であって、前記切り換え手段は、２つの増幅器の電源端子のいずれか一方を電源と接続し、かつ電源と接続する増幅器の切り換えが可能であり、前記切り換え手段により電源と接続する増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする。
【００１５】
このように、切り換え手段は、２つの増幅器の電源端子のいずれか一方を電源と接続し、かつ電源と接続する増幅器の切り換えが可能であるので、切り換え手段を発振用信号が循環するループ中に設けることなく、発振させる周波数帯域を切り換えることができる。
【００１６】
第３の本発明に係る発振回路は、第１の本発明に記載の回路であって、前記切り換え手段は、２つの増幅器のコモン端子のいずれか一方をコモン電位と接続し、かつコモン電位と接続する増幅器の切り換えが可能であり、前記切り換え手段によりコモン電位と接続する増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする。
【００１７】
このように、切り換え手段は、２つの増幅器のコモン端子のいずれか一方をコモン電位と接続し、かつコモン電位と接続する増幅器の切り換えが可能であるので、切り換え手段を発振用信号が循環するループ中に設けることなく、発振させる周波数帯域を切り換えることができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面にしたがって説明する。
【００１９】
図１に本発明の実施形態に係る発振回路１００のブロック図が示されている。発振回路１００は、信号を増幅する増幅回路２と、増幅回路２からの出力信号を増幅回路２の入力へ帰還させる帰還回路４を備えている。増幅回路２から出力された信号は、帰還回路４に入力される。そして、帰還回路４に入力された信号は再び増幅回路２に入力され、後述する発振条件が満たされる場合、発振回路１００は発振動作を行う。
【００２０】
帰還回路４は、互いに並列接続されたＳＡＷフィルタ６，８と、ＳＡＷフィルタ６，８の入力側に設けられた固定移相器１８と、を有している。
【００２１】
ＳＡＷフィルタ６は、中心周波数ｆ１の周波数帯域の信号を通過させるフィルタ特性を有し、ＳＡＷフィルタ８は、中心周波数ｆ２の周波数帯域の信号を通過させるフィルタ特性を有する。ここで、ｆ１とｆ２は異なった周波数である。また、ＳＡＷフィルタ６の入出力間の周波数ｆ１における位相特性と、ＳＡＷフィルタ８の入出力間の周波数ｆ２における位相特性とが略逆位相（位相特性差がπ［ｒａｄ］）となるように、ＳＡＷフィルタ６，８における電極配置が調整されている。このときの帰還回路４の入出力間の位相特性については、ＳＡＷフィルタ６を通過する側の周波数ｆ１における位相特性と、ＳＡＷフィルタ８を通過する側の周波数ｆ２における位相特性とが略逆位相（位相特性差がπ［ｒａｄ］）となる。
【００２２】
次に、本実施形態におけるＳＡＷフィルタの電極配置について図２及び図９を用いて説明する。
【００２３】
一般的にＳＡＷフィルタは、図示しない圧電性基板上に形成された複数の櫛形電極を備えている。図９には、中心周波数の異なる二つの共振器型ＳＡＷフィルタが並列接続されたときの電極配置が示されている。ここで、ＳＡＷフィルタ５６，５８は共振器型ＳＡＷフィルタであり、ＳＡＷフィルタ５６は入力櫛形電極２０，２１、出力櫛形電極２６，２７及びそれらの外側に配置された反射器２４，２５を有し、ＳＡＷフィルタ５８は入力櫛形電極３０，３１、出力櫛形電極３２，３３及びそれらの外側に配置された反射器３４，３５を有している。ここで、入力櫛形電極２１，３１及び出力櫛形電極２６，３２は接地されている。そして、ＳＡＷフィルタ５６の入力櫛形電極２０とＳＡＷフィルタ５８の入力櫛形電極３０及びＳＡＷフィルタ５６の出力櫛形電極２７とＳＡＷフィルタ５８の出力櫛形電極３３は、それぞれ共通接続されている。
【００２４】
ＳＡＷフィルタ５６は、中心周波数ｆ１の周波数帯域の信号を通過させるフィルタ特性を有する。一方、ＳＡＷフィルタ５８は、中心周波数ｆ２の周波数帯域の信号を通過させるフィルタ特性を有するが、ｆ１とｆ２にはｆ１＞ｆ２という関係があり、ＳＡＷフィルタ５６の電極配置は変えず、ＳＡＷフィルタ５６をｆ１／ｆ２倍した構成である。このとき、ＳＡＷフィルタ５６の入出力間の周波数ｆ１における位相特性と、ＳＡＷフィルタ５８の入出力間の周波数ｆ２における位相特性とが同位相（位相特性差が０［ｒａｄ］）となる。
【００２５】
一方、図２には本実施形態の発振回路１００におけるＳＡＷフィルタ６，８の電極配置が示されている。ＳＡＷフィルタ８とＳＡＷフィルタ５８の電極配置は図９と比較して同じである。しかし、ＳＡＷフィルタ６の出力櫛形電極２２，２３と、ＳＡＷフィルタ５６の出力櫛形電極２６，２７とは、各櫛形電極の電極指の配置が異なっている。すなわち、図２における出力櫛形電極２２，２３の配置は、図９における出力櫛形電極２６，２７の配置を逆転させた配置になっている。このように配置することで、ＳＡＷフィルタ６の入出力間の周波数ｆ１における位相特性と、ＳＡＷフィルタ８の入出力間の周波数ｆ２における位相特性とが逆位相（位相特性差がπ［ｒａｄ］）となるように調整することができる。また、共通接続されているＳＡＷフィルタ６の入力櫛形電極２０とＳＡＷフィルタ８の入力櫛形電極３０及びＳＡＷフィルタ６の出力櫛形電極２３とＳＡＷフィルタ８の出力櫛形電極３３は、固定移相器１８の出力及び増幅回路２の入力とそれぞれ接続されている。
【００２６】
なお、ＳＡＷフィルタ６，８の電極配置は、図３に示されるように、図２に示された出力櫛型電極２２と出力櫛形電極２３とで配置を入れて変えてもよい。
【００２７】
図４に本実施形態における増幅回路２のブロック図が示されている。増幅回路２は、差動増幅器１６と、入出力間の位相特性が略等しい２つの増幅器１０，１２と、切り換え回路１４と、を備えている。
【００２８】
差動増幅器１６については、一方の入力端子４０が帰還回路４の出力と接続され、他方の入力端子４１が接地されている。また、電源端子４２は電源電圧と接続されており、コモン端子４３は接地されている。
【００２９】
増幅器１０については、入力端子４６が差動増幅器１６の一方の出力端子４４と接続され、出力端子４９が帰還回路４の入力と接続されている。増幅器１２については、入力端子５０が差動増幅器１６の他方の出力端子４５と接続され、出力端子５３が帰還回路４の入力と接続されている。したがって、増幅器１０と増幅器１２は出力が共通して帰還回路４の入力と接続されている。また、増幅器１０の電源端子４７及び増幅器１２の電源端子５１はともに切り換え回路１４を介して電源電圧と接続されており、増幅器１０のコモン端子４８及び増幅器１２のコモン端子５２はともに接地されている。
【００３０】
切り換え回路１４は、２つのスイッチ６８，７０と、インバータ７２と、を備えており、増幅器１０の電源端子４７と増幅器１２の電源端子５１のいずれか一方を電源と接続し、かつ電源と接続する増幅器の切り換えが可能である。切り換え回路１４により電源と接続する増幅器を切り換えることで、作動させる増幅器を切り換えることができる。
【００３１】
次に、差動増幅器１６、増幅器１０，１２及び切り換え回路１４の構成の一例について図５を用いて説明する。
【００３２】
差動増幅器１６は２つのＦＥＴ６０，６２を備えている。ＦＥＴ６０のゲート端子６０ｇはコンデンサ８０を介して一方の入力端子４０と接続され、さらに抵抗８１を介してバイアス電圧が加えられている。ＦＥＴ６０のドレイン端子６０ｄは一方の出力端子４４と接続され、さらに抵抗８２を介して電源端子４２、すなわち電源電圧と接続されている。ＦＥＴ６０のソース端子６０ｓは抵抗８３を介してコモン端子４３と接続、すなわち接地されている。ＦＥＴ６２のゲート端子６２ｇはコンデンサ８４を介して他方の入力端子４１と接続、すなわち接地され、さらに抵抗８５を介してバイアス電圧が加えられている。ＦＥＴ６２のドレイン端子６２ｄは他方の出力端子４５と接続され、さらに抵抗８６を介して電源端子４２、すなわち電源電圧と接続されている。ＦＥＴ６２のソース端子６２ｓは抵抗８３を介してコモン端子４３と接続、すなわち接地されている。
【００３３】
増幅器１０はＦＥＴ６４を備えている。ＦＥＴ６４のゲート端子６４ｇはコンデンサ８７を介して入力端子４６と接続され、さらに抵抗８８を介してバイアス電圧が加えられている。ＦＥＴ６４のドレイン端子６４ｄはコンデンサ８９を介して出力端子４９と接続され、さらに抵抗９０を介して電源端子４７、すなわち切り換え回路１４と接続されている。ＦＥＴ６４のソース端子６４ｓはコモン端子４８と接続、すなわち接地されている。
【００３４】
増幅器１２はＦＥＴ６６を備えている。ＦＥＴ６６のゲート端子６６ｇはコンデンサ９１を介して入力端子５０と接続され、さらに抵抗９２を介してバイアス電圧が加えられている。ＦＥＴ６６のドレイン端子６６ｄはコンデンサ９３を介して出力端子５３と接続され、さらに抵抗９４を介して電源端子５１、すなわち切り換え回路１４と接続されている。ＦＥＴ６６のソース端子６６ｓはコモン端子５２と接続、すなわち接地されている。なお、増幅器１０と増幅器１２で入出力間のゲイン、位相特性が略等しくなるように、増幅器１０，１２を構成する各素子の定数が設定されている。
【００３５】
切り換え回路１４内の２つのスイッチ６８，７０及びインバータ７２は、２つのＦＥＴスイッチ６８，７０及びＦＥＴ７２によってそれぞれ構成される。ＦＥＴスイッチ６８については、ソース端子６８ｓが電源電圧と接続され、ドレイン端子６８ｄが増幅器１０の電源端子４７と接続されている。そして、ゲート端子６８ｇにはソース端子６８ｓ〜ドレイン端子６８ｄ間の導通／非導通を制御するためにＨレベルまたはＬレベルのいずれか一方の値を取り得るスイッチ制御信号が入力される。ＦＥＴスイッチ７０については、ソース端子７０ｓが電源電圧と接続され、ドレイン端子７０ｄが増幅器１２の電源端子５１と接続されている。そして、ゲート端子７０ｇにはソース端子７０ｓ〜ドレイン端子７０ｄ間の導通／非導通を制御するためのスイッチ制御信号が、ＦＥＴ７２によってレベルが反転されてから入力される。ＦＥＴ７２のドレイン端子７２ｄはＦＥＴスイッチ７０のゲート端子７０ｇ及び抵抗９５の一方の端子と接続され、さらに抵抗９５の他方の端子は電源電圧と接続されている。ＦＥＴ７２のソース端子７２ｓは接地されている。そして、ＦＥＴ７２のゲート端子７２ｇにはスイッチ制御信号が入力され、スイッチ制御信号のレベルが反転されてＦＥＴスイッチ７０のゲート端子７０ｇへ出力される。ＦＥＴスイッチ６８，７０の導通／非導通は互いに反転関係のスイッチ制御信号によって制御され、ＦＥＴスイッチ６８のソース端子６８ｓ〜ドレイン端子６８ｄ間が導通のときはＦＥＴスイッチ７０のソース端子７０ｓ〜ドレイン端子７０ｄ間が非導通となる。一方、ＦＥＴスイッチ６８のソース端子６８ｓ〜ドレイン端子６８ｄ間が非導通のときはＦＥＴスイッチ７０のソース端子７０ｓ〜ドレイン端子７０ｄ間が導通となる。
【００３６】
なお、増幅回路２内で用いられているＦＥＴ６０，６２，６４，６６，６８，７０，７２については、例えばＭＯＳＦＥＴが用いられ、本実施形態では増幅回路２内のすべてのＦＥＴ６０，６２，６４，６６，６８，７０，７２がＭＯＳＦＥＴで統一されている。図５においては、ＦＥＴ６０，６２，６４，６６，７２をｎＭＯＳとし、ＦＥＴ６８，７０をｐＭＯＳとした場合を示している。
【００３７】
次に、本実施形態の発振回路における発振周波数の切り換え動作について説明する。本実施形態の発振回路は、周波数ｆ１とｆ２の発振周波数の切り換えが可能である。ただし、周波数ｆ１とｆ２の周波数差については、この周波数差による発振用信号が循環するループ中の振幅特性差及び位相特性差が無視または調整により許容できる範囲の周波数差に設定される。
【００３８】
まずＦＥＴスイッチ６８のソース端子６８ｓ〜ドレイン端子６８ｄ間が導通のときを考える。このとき、増幅器１０の電源端子４７に電源電圧が供給されているので、増幅器１０が作動している。一方、ＦＥＴスイッチ７０のソース端子７０ｓ〜ドレイン端子７０ｄ間は非導通で、増幅器１２の電源端子５１に電源電圧は供給されていないので、増幅器１２は作動していない。
【００３９】
ここで、ＳＡＷフィルタ６の入出力間のゲイン、位相特性をそれぞれＧＳＡＷ６［ｄＢ］、ФＳＡＷ６［ｒａｄ］とし、差動増幅器１６の一方の入力端子４０〜一方の出力端子４４間のゲイン、位相特性をそれぞれＧＥ１［ｄＢ］、ФＥ１［ｒａｄ］とし、増幅器１０の入出力間のゲイン、位相特性をそれぞれＧＥ２［ｄＢ］、ФＥ２［ｒａｄ］とし、固定移相器１０の入出力間のゲイン、位相特性をそれぞれＧｐ［ｄＢ］、Фｐ［ｒａｄ］とすると、発振回路１００が周波数ｆ１で発振するための条件は、周波数ｆ１において次の（３）、（４）式で表され、これらの式を満たすようにＧＳＡＷ６、ＧＥ１、ＧＥ２、Ｇｐ、ФＳＡＷ６、ФＥ１、ФＥ２、Фｐの値が設定されている。ただし、ｆ１とｆ２は近い周波数であり、この周波数差により生じるゲイン差と位相差は無視できるものとする。
【００４０】
【数３】
ＧＳＡＷ６＋ＧＥ１＋ＧＥ２＋Ｇｐ≧０・・・（３）
【数４】
ФＳＡＷ６＋ФＥ１＋ФＥ２＋Фｐ＝２ｎπ（ｎは整数）・・・（４）
このとき、ＳＡＷフィルタ８の入出間のゲイン、位相特性をそれぞれＧＳＡＷ８［ｄＢ］、ФＳＡＷ８［ｒａｄ］とすると、（ФＳＡＷ８＝ФＳＡＷ６＋π）であるので、周波数ｆ２において次の（５）式が成立し、発振回路１００は周波数ｆ２では発振しない。
【００４１】
【数５】
ФＳＡＷ８＋ФＥ１＋ФＥ２＋Фｐ＝（２ｎ＋１）π（ｎは整数）・・・（５）
次に、ＦＥＴスイッチ７０のソース端子７０ｓ〜ドレイン端子７０ｄ間が導通のときを考える。このとき、増幅器１２の電源端子５１に電源電圧が供給されているので、増幅器１２が作動している。一方、ＦＥＴスイッチ６８のソース端子６８ｓ〜ドレイン端子６８ｄ間は非導通で、増幅器１０の電源端子４７に電源電圧は供給されていないので、増幅器１０は作動していない。
【００４２】
このとき、差動増幅器１６の一方の出力端子４４と他方の出力端子４５とで位相はπ［ｒａｄ］異なるので、差動増幅器１６の一方の入力端子４０〜他方の出力端子４５間のゲイン、位相特性はそれぞれＧＥ１［ｄＢ］、（ФＥ１＋π）［ｒａｄ］である。そして、増幅器１２の入出力間のゲイン、位相特性はそれぞれＧＥ２［ｄＢ］、ФＥ２［ｒａｄ］とみなすことができる。したがって、周波数ｆ１において次の（６）式が成立し、発振回路１００は周波数ｆ１では発振しない。一方、周波数ｆ２において次の（７）式が成立し、発振回路１００は周波数ｆ２で発振する。
【００４３】
【数６】
ФＳＡＷ６＋（ФＥ１＋π）＋ФＥ２＋Фｐ＝（２ｎ＋１）π（ｎは整数）・・・（６）
【数７】
ФＳＡＷ８＋（ФＥ１＋π）＋ФＥ２＋Фｐ＝２ｎπ（ｎは整数）・・・（７）
ただし、周波数ｆ２において次の（８）式を満たすようにＧＳＡＷ８の値が設定されている。
【００４４】
【数８】
ＧＳＡＷ８＋ＧＥ１＋ＧＥ２＋Ｇｐ≧０・・・（８）
このように、導通させるＦＥＴスイッチを切り換えて作動させる増幅器を切り換えることにより、発振させる周波数を切り換えることができる。
【００４５】
本実施形態においては、差動増幅器１６の２出力にそれぞれ設けられ、出力が共通で、入出力間の位相特性が略等しい２つの増幅器１０，１２と、増幅器１０，１２のいずれか一方に電源電圧を供給し、かつ電源電圧を供給する増幅器の切り換えが可能な切り換え回路１４と、を備えており、電源電圧を供給する増幅器を切り換えることで、発振周波数を切り換えている。このとき、作動させる増幅器の切り換え動作に用いられる切り換え回路１４内のＦＥＴスイッチ６８，７０については、増幅器１０の電源端子４７〜電源電圧の間、増幅器１２の電源端子５１〜電源電圧の間にそれぞれ設けられている。このように、発振周波数の切り換えに用いられるＦＥＴスイッチ６８，７０は発振用信号が循環するループ中に設けられていないので、発振周波数が高周波である場合でもスイッチとして高周波スイッチを用いる必要がない。したがって、発振回路のコスト削減を実現できる。
【００４６】
さらに、本実施形態の増幅回路２内で用いられているＦＥＴ６０，６２，６４，６６，６８，７０，７２については、例えばＭＯＳＦＥＴで統一することにより、同一の基板上にすべてのＦＥＴを同一の製造プロセスで形成することができ、増幅回路２を１チップ化することができる。したがって、生産性の向上、更なるコスト削減を実現できる。
【００４７】
また、本実施形態における切り換え回路１４は、図６に示すように、増幅器１０，１２のコモン端子４８，５２とグランドとの間に設けられていてもよい。図６においては、ＦＥＴスイッチ６８のドレイン端子６８ｄが増幅器１０のコモン端子４８と接続され、ソース端子６８ｓが接地されている。そして、ＦＥＴスイッチ７０のドレイン端子７０ｄが増幅器１２のコモン端子５２と接続され、ソース端子７０ｓが接地されている。これによって、増幅器１０のコモン端子４８と増幅器１２のコモン端子５２のいずれか一方がグランドと導通し、かつグランドと導通する増幅器の切り換えが可能となるので、作動させる増幅器を切り換えることができ、発振させる周波数を切り換えることができる。そして、この場合も発振周波数の切り換えに用いられるＦＥＴスイッチ６８，７０が発振用信号が循環するループ中に設けられていないので、発振周波数が高周波である場合でもスイッチとして高周波スイッチを用いる必要がなく、発振回路のコスト削減を実現できる。なお、図６においては、ＦＥＴ６０，６２，６４，６６，６８，７０，７２をｎＭＯＳで統一した場合を示している。
【００４８】
上記の説明においては、増幅回路２内で用いられているＦＥＴ６０，６２，６４，６６，６８，７０，７２がＭＯＳＦＥＴで統一されている場合について説明したが、図７に示すように、増幅回路２内で用いられているＦＥＴ６０，６２，６４，６６，６８，７０，７２をバイポーラトランジスタ１６０，１６２，１６４，１６６，１６８，１７０，１７２で置き換えてバイポーラトランジスタで統一してもよい。図７においては、バイポーラトランジスタ１６０，１６２，１６４，１６６，１７２をＮＰＮトランジスタとし、バイポーラトランジスタ１６８，１７０をＰＮＰトランジスタとした場合を示している。そして、図７においては、バイポーラトランジスタのベース端子がＦＥＴのゲート端子と置き換わり、バイポーラトランジスタのコレクタ端子がＦＥＴのドレイン端子と置き換わり、バイポーラトランジスタのエミッタ端子がＦＥＴのソース端子と置き換わっている。スイッチ制御信号は、抵抗を介してバイポーラトランジスタ１６８，１７０，１７２のベース端子に入力される。このように、増幅回路２内をバイポーラトランジスタで統一しても、同一の基板上にすべてのバイポーラトランジスタを同一の製造プロセスで形成することができ、増幅回路２を１チップ化することができるので、生産性の向上、更なるコスト削減を実現できる。
【００４９】
以上の説明においては、差動増幅器１６の他方の入力端子４１とコモン端子４３、増幅器１０のコモン端子４８及び増幅器１２のコモン端子５２が接地される場合について説明したが、各端子４１，４３，４８，５２はグランド以外のコモン電位と接続されていてもよい。
【００５０】
なお、本実施形態の並列に設けられた２つのＳＡＷフィルタ６，８は、１つの圧電性基板上に形成できる。１つの圧電性基板上に形成することにより、フィルタ間の位相特性差のばらつきを少なくすることが可能であり、精度のよいＳＡＷフィルタを提供することが可能である。
【００５１】
また、本実施形態においては固定移相器１８をＳＡＷフィルタ６，８の入力側に設けている場合について説明したが、固定移相器１８をＳＡＷフィルタ６，８の出力側に設けてもよい。
【図面の簡単な説明】
【図１】本発明の実施形態に係る発振回路の構成を示すブロック図である。
【図２】本発明の実施形態におけるＳＡＷフィルタの電極配置を示す図である。
【図３】本発明の実施形態におけるＳＡＷフィルタの、他の電極配置を示す図である。
【図４】本発明の実施形態における増幅回路の構成を示すブロック図である。
【図５】本発明の実施形態における差動増幅器、増幅器及び切り換え回路の構成を示す回路図である。
【図６】本発明の実施形態における差動増幅器、増幅器及び切り換え回路の別の構成を示す回路図である。
【図７】本発明の実施形態における差動増幅器、増幅器及び切り換え回路の別の構成を示す回路図である。
【図８】従来の発振回路の構成を示すブロック図である。
【図９】入力信号に対して出力信号の位相がほぼ等しい場合のＳＡＷフィルタの電極配置を示す図である。
【符号の説明】
２　増幅回路、４　帰還回路、６，８　ＳＡＷフィルタ、１０，１２　増幅器、１４　切り換え回路、１６　差動増幅器、１８　固定移相器、１００　発振回路。
【図１】
2004112231.tif 000003
【図２】
2004112231.tif 000004
【図３】
2004112231.tif 000005
【図４】
2004112231.tif 000006
【図５】
2004112231.tif 000007
【図６】
2004112231.tif 000008
【図７】
2004112231.tif 000009
【図８】
2004112231.tif 000010
【図９】
2004112231.tif 000011