(57)【要約】【課題】  ＣＶＤによって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法を提供することである。【解決手段】    誘電体材料上に半導体材料のナノ構造を形成する方法であり、基板（１２）上に、ＣＶＤによって第１の半導体材料の前駆体（１１）から第１の半導体材料の安定核（１４）を形成する段階であって、前駆体は核（１４）の形成を可能とするように選択されている段階と、ＣＶＤによって核（１４）の上にだけ第２の半導体材料が選択的に堆積されるよう選択された前駆体（２１）を用いて、第１の半導体材料の安定核（１４）から第２の半導体材料のナノ構造（１６Ａ，１６Ｂ）を形成する段階とを備える。本発明はさらに前記方法のうちの一つによって形成されたナノ構造及びそのナノ構造を備えた装置に関する。【選択図】  図２
2004179658.tif 000002
【特許請求の範囲】
【請求項１】
化学的気相堆積法（ＣＶＤ）によって、誘電体材料上に半導体材料のナノ構造を形成する方法であって：
−基板（１２）上に、ＣＶＤによって第１の半導体材料の前駆体（１１）から第１の半導体材料の安定核（１４）を形成する段階であって、前記第１の半導体材料の前駆体は誘電体材料（１２）が前記核（１４）の形成を可能とするように選択されているところの段階と、
−ＣＶＤによって前記核（１４）の上にだけ第２の半導体材料が選択的に堆積されるように選択された前駆体（２１）を用いて、第１の半導体材料の安定核（１４）から第２の半導体材料のナノ構造（１６Ａ，１６Ｂ）を形成する段階と、を備えた方法。
【請求項２】
第１及び第２の半導体材料はシリコンである請求項１に記載の方法。
【請求項３】
第１の半導体材料はシリコンであり、第２の半導体材料はゲルマニウムである請求項１に記載の方法。
【請求項４】
誘電体材料基板（１２）は、第１の半導体材料の前駆体（１１）に対してできるだけ反応性が高くなるように選択された請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記誘電体材料基板（１２）は、ＳｉＯ２、表面に高密度のＳｉ−ＯＨ基を有するＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、及びＨｆＯ２から成る群から選択された請求項１に記載の方法。
【請求項６】
第１の半導体材料の安定核（１４）を形成する段階は、所望の核密度の関数として選択された曝露時間の間実施する請求項１に記載の方法。
【請求項７】
第２の半導体材料のナノ構造（１６Ａ）を形成する段階は、所望サイズのナノ構造（１６Ｂ）の関数として選択された曝露時間の間実施する請求項１に記載の方法。
【請求項８】
前記段階は、前駆体（１１，２１）の低い分圧で実施する請求項１に記載の方法。
【請求項９】
第１の半導体材料の前駆体（１１）はシランである請求項２又は３のいずれかに記載の方法。
【請求項１０】
第１の半導体材料の核（１４）の形成は、温度550℃から700℃の間の温度でかつシランの133 Pa（1Torr）以下の低い分圧で実施する請求項９に記載の方法。
【請求項１１】
第１の半導体材料の安定核（１４）を形成する段階を1.33 Pa（10 mTorr）以下の分圧で実施し、第１の半導体材料の前駆体（１１）を基板に曝露する時間は15分以下である請求項９に記載の方法。
【請求項１２】
第１の半導体材料の安定核（１４）を形成する段階を133 Pa（1 Torr）以下の分圧で実施し、第１の半導体材料の前駆体（１１）を基板に曝露する時間は1分以下である請求項９に記載の方法。
【請求項１３】
第２の半導体材料の前駆体（２１）はジクロロシランである請求項２に記載の方法。
【請求項１４】
第２の半導体材料の前駆体（２１）はゲルマンである請求項２に記載の方法。
【請求項１５】
ナノ構造（１６Ａ）を形成する段階は、300℃から1000℃の間の温度でかつ133 Pa（1 Torr）以下の前駆体（２１）の分圧で実施する請求項１３又は１４のいずれかに記載の方法。
【請求項１６】
ナノ構造は均質でかつ制御されたサイズを有することを特徴とする請求項１から１５のいずれか一項に記載の方法によって形成されたナノ構造。
【請求項１７】
請求項１から１６のいずれか一項に記載によるナノ構造において、該ナノ構造がホウ素、リン、砒素又はエルビウムのような元素用いた共堆積又は注入によってドーピングされていることを特徴とするナノ構造。
【請求項１８】
請求項１６又は１７のいずれかに記載のナノ構造において、該ナノ構造が誘電体の堆積層によって被覆されていることを特徴とするナノ構造。
【請求項１９】
請求項１６から１８のいずれか一項に記載のナノ構造を有する装置。
【請求項２０】
フローティングゲートを有する記憶セルであって、前記フローティングゲートが請求項１６から１８のいずれか一項に記載のナノ構造から成ることを特徴とする記憶セル。
【請求項２１】
請求項２０に記載の記憶セルであって、該記憶セルがＤＯＴＦＥＴであることを特徴とする記憶セル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化学的気相堆積法（ＣＶＤ）によって、誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法に関するものである。半導体材料は特にシリコン又はゲルマニウムである。
本発明はさらに、本発明による方法で得られたナノ構造を有する装置に関するものである。
このように形成されたナノ構造は、電子、光学又は電子光学装置、特に量子ドットを利用するクーロンブロッケイド装置を作製することを意図したものである。
本発明が特にターゲットにしている用途は粒状ゲート記憶（ストレージ）セルや、ナノ構造を利用する電界効果トランジスタであるＤＯＴＦＥＴである。
【背景技術】
【０００２】
マイクロエレクトロニクス回路の性能の継続的な発展のためには、その基本コンポーネント、ＭＯＳＦＥＴの集積度を増大していく必要がある。これまで、マイクロエレクトロニクス産業は、技術的方法を最適化することによってＭＯＳＦＥＴの寸法を縮小してきており、それはその作動における主要な物理的制限に遭遇することなくなされてきた。しかしながら、短期間又は中期間のうちに、ＳＩＡロードマップは35nm程度のゲート長を必要とし、この長さを越えると、量子効果がその正確な作動を乱す。従って、ＣＭＯＳ技術に代替する方策を開発する必要がある。
【０００３】
最も有望な方向の一つは、半導体ナノ構造の電荷保持／クーロンブロッケイド特性を利用することである。そのため、現在、主にシリコンから成るナノ構造を前記装置に集積するための精力的な研究がなされている。
【０００４】
これらの用途に対して、ナノ構造は誘電体層によって基板から電気的に絶縁されていなければならない。これらは空間的に離隔されていなければならず、言い替えると、互いに接触してはいけない。さらに、ナノ構造のサイズ及び密度は、精度を有した制御が必要である：その寸法は10nm以下でなければならず、基板上の空間的密度は高く、すなわち、単位cm２あたり10９から10１２個程度のナノ構造でなければならない。
【０００５】
このようなナノ構造を作製する方法が複数存在する。例えば、化学的気相堆積法（ＣＶＤ）であり、これは特に、ナノメートルの寸法（直径は10nm以下）のシリコン結晶の誘電体上への堆積を可能とするものである。
【０００６】
ＣＶＤによってシラン又はジシランのような前駆体から誘電体上にシリコン層を形成する方法はボルマー−ウェーバー型のものである：すなわち、３次元の寸法を有するアイランドが始めに形成され、それらが成長して融合（コアレセンス）し、連続層を形成する。堆積の第１の段階の間にアイランドの成長を止めると、ナノメートルスケールの結晶アイランドを得られる。しかしながら、前記方法を用いると、核形成及び成長のフェーズは同時である。結果として、前駆体の気体１を誘電体２に付与するときに（図１Ａ及び図１Ｂ）、形成された最初の安定な核４が成長し、その間に新たな核が現れる（図１Ｂ）。こうして、最終的に異なる寸法（このとき、得られるシリコンナノ結晶の寸法は10nm以下になり得る）のナノ構造６Ａ及び６Ｂを有する誘電体が得られる（図１Ｃ）。（図１Ａから図１Ｃに示した場合は誘電体材料層２で被覆された基板３から成るコンポジット基板を含むことに留意されたい。）
【０００７】
前記方法を用いると、シリコンナノ結晶は互いに離隔している。さらに、本明細書の終わりに掲載する文献［１］によると、ＣＶＤで得られるナノ構造の空間密度は堆積条件と基板の化学的性質に依存して単位cm２あたり10９から10１２個オーダーの間で変化する。
【０００８】
この技術の主な限界は、シリコンナノ結晶のサイズについての高い分布、５０％程度であることである。
【０００９】
こによって前記構造に基づいた装置の質と性能を制限される。
【００１０】
同様に、ゲルマニウムのナノ構造を装置に集積してもよい。ある場合には、シリコンとゲルマニウムとの物理的特性の差異のために、本発明のターゲットとする用途に対してはゲルマニウムの方が興味深いと言えるかもしれない。実際、ゲルマニウムは、シリコンの禁制帯よりも狭い禁制帯を有するので、電荷の閉じ込めが容易となり得るし、また、ナノ構造のチャージングも容易となり得る。
【００１１】
しかしながら、ＣＶＤによって誘電体上にゲルマニウムのナノ構造を堆積することについては文献には記載されていない。実際、ＣＶＤにおいて最も一般的に使用されているゲルマニウムの前駆体であるゲルマン（germane）は、シリカ上の堆積につながらない。この点について、ゲルマニウムは、ＣＶＤによるシリカとゲルマニウムと比較して、シリコン上に選択的に成長することが知られている（本明細書の終わりに掲載した文献［２］を参照されたい）。
【００１２】
しかしながら、ＣＶＤによるゲルマニウムのシリカ上への堆積が研究されてきたが、本発明のそれとは異なる。本明細書の終わりに掲載した文献［３］によれば、それにＭＯＳトランジスタのゲートにおけるポリシリコンをポリゲルマニウムに置換することも含まれている。この点について、形成されたゲルマニウムは、ナノメートルの数10倍の厚さのポリゲルマニウムの連続層だったということである。ゲルマンのＣＶＤによってシリコン上にポリゲルマニウムを堆積するために、ナノメートルの数倍の厚さのポリシリコンの連続層を堆積し、この上にゲルマンのＣＶＤによってポリゲルマニウムの連続層成長させることが提案されている。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、従来技術の欠点を有さない化学的気相堆積法（ＣＶＤ）によって誘電体材料基板上に半導体材料のナノ構造を形成する方法に形成する方法に関するものである。
【課題を解決するための手段】
【００１４】
本発明の方法は：
−ＣＶＤによって第１の半導体材料の前駆体からアイランド状の第１の半導体材料の安定な核を基板上に形成する段階であって、第１の半導体材料の前駆体は前記核の形成を可能とするように選択されているところの段階と、
−ＣＶＤによって前記核の上にだけ第２の半導体材料が選択的に堆積されるように選択された前駆体を用いて、第１の半導体材料の安定核から第２の半導体材料のナノ構造を形成する段階と、を備えている。
【００１５】
言い替えると、第２の材料の前駆体は、第１のＣＶＤ段階中に形成される核の上に選択的堆積を可能とする前駆体の中から選択される。
【００１６】
第１の実施形態では、第１及び第２の半導体材料はシリコンである。
【００１７】
第２の実施形態では、第１の半導体材料はシリコンであり、及び第２の半導体材料はゲルマニウムである。
【発明の効果】
【００１８】
言い替えると、本発明の方法によって、第１にＣＶＤによって誘電体材料上に互いに離隔されたゲルマニウムのナノ構造を堆積することが可能となる；誘電体材料の基板がシリカから成り、ゲルマンをゲルマニウムの前駆体として用いるならば、前記方法のおかげで、シリカの誘電体材料の基板上にシリコンの中間連続層を堆積する必要がない。前記方法によって、ナノ構造は均一でかつ制御されたサイズを有し、その密度は10９から10１２個程度で変化する。堆積中に前駆体の温度及び圧力パラメータを用いることによって、結晶又はアモルファスのナノ構造を得ることができる点は好都合である。
【００１９】
さらに、本発明によって、従来技術によるよりもサイズ分布（サイズディスパージョン）の小さく、ＣＶＤによって互いに離間したシリコンナノ構造を誘電体材料上に堆積することが可能となる。
【００２０】
誘電体材料の基板は、第１の半導体材料の前駆体を用いて可能な限り反応性よくなるように選択されるのが好ましい。
【００２１】
第１の実施形態では、前記誘電体材料基板は、ＳｉＯ２、表面に高密度のＳｉ−ＯＨ基を有するＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、及びＨｆＯ２から成る群から選択される。
【００２２】
第１の半導体材料の安定核を形成する段階は、所望の核密度の関数として選択された曝露時間実施するのが好都合である；曝露時間が長ければ長いほど、核密度は増大する。
【００２３】
第１の半導体材料の安定核から第２の半導体材料のナノ構造を形成する段階は、その一部に対して、所望のサイズのナノ構造の関数として選択された曝露時間実施するのが好都合である；曝露時間が長ければ長いほど、ナノ構造のサイズは増大する。
【００２４】
ＣＶＤ段階は低い前駆体の分圧で実施するのが好都合である。実際、前駆体の分圧が低ければ、核の成長速度は低く、ナノ構造のサイズをより容易に制御できる。
【００２５】
本発明の一本発明では、第１の半導体材料の前駆体はシランである。
【００２６】
この場合、第１の半導体材料の核形成は、温度550℃から700℃の間の温度でかつシランの133Pa（1Torr）以下の低い分圧で実施する。堆積温度のインターバルは、温度が前駆体の解離及び結晶核の形成が可能となるほどに十分高くかつ前記核の成長速度を制限するためにできるだけ低くなるよう選択される。
【００２７】
第１の半導体材料の安定核を形成する段階を1.33Pa（10mTorr）以下の分圧で実施する本発明の一実施形態では、第１の半導体材料の前駆体に基板を曝露する時間は15分以下である。
【００２８】
第１の半導体材料の安定核を形成する段階を133Pa（1Torr）以下の分圧で実施する本発明の他の実施形態では、第１の半導体材料の前駆体に基板を曝露する時間は1分以下である。
【００２９】
一の場合で前記基板上に、他の場合では前記核上に堆積される第１及び第２の半導体材料がシリコンのときは、第２の半導体材料の前駆体はジクロロシランであるのが好都合である。
【００３０】
前記基板上に堆積される第１の半導体材料がシリコンであり、前記核上に堆積される第２の半導体材料がゲルマニウムであるときは、第２の半導体材料の前駆体はゲルマンであるのが好都合である。
【００３１】
従って、第２の半導体材料の前駆体はジクロロシラン又はゲルマンのときは、ナノ構造を形成する段階は、300℃から1000℃の温度でかつ133Pa（1Torr）以下の前駆体の分圧で実施する。
【００３２】
さらに本発明は、本発明の方法のうちの一つによって作製されたナノ構造に関するものであり、ナノ構造が均一でかつ制御されたサイズを有することを特徴とする。
【００３３】
他の実施形態では、前記ナノ構造は、ホウ素、リン、砒素又はエルビウムのような元素
用いた共堆積又は注入によってドーピングしてもよい。
【００３４】
本発明の方法のうちの一によって形成した前記ナノ構造を、誘電体の堆積によって被覆してもよい。
【００３５】
本発明はさらに、本発明による方法のうちの一によって得られたナノ構造を有する装置に関するものである。
【００３６】
他の実施形態では、前記装置は、本発明による方法のうちの一によって形成されたナノ構造から成るフローティングゲートを有するストレージセルであってもよい。
【００３７】
前記ストレージセルはＤＯＴＦＥＴであるのが都合がよい。
【００３８】
本発明は多くの多の利点を有する。
【００３９】
第１に、前記方法を用いて得られたナノ構造の空間密度の範囲は、第１のＣＶＤ段階において堆積された核のものと同じなので、最終的に得られるナノ構造の最小サイズが１ナノメートル程度であり、ナノ構造の最大サイズはナノ構造が互いに接触し始めるときのサイズであるところの広範囲の値で選択されてもよい。結果として、10９から10１２／cm２の間の広範囲にわたってナノ構造の密度を制御してもよい。
【００４０】
さらに、核発生と成長の段階の分離のために、前記方法で得られたナノ構造のサイズ分布は非常に狭い。
【００４１】
ゲルマニウムナノ構造の場合、第１のＣＶＤ段階中に形成される核のサイズが最終的得られるナノ構造のサイズと比べて小さいので、得られるナノ構造の純度は高い点に注目されたい。
【００４２】
前記方法のおかげで、シリコンナノ構造の平均サイズは精確に制御され、堆積条件を変化することなく容易に変更されてもよい：これは、所望のサイズのナノ構造を得るために第２の段階の堆積時間を変更するのに十分である。他方、単一段階の方法の場合、堆積時間の変更はナノ構造の平均サイズの変更につながるだけでなく、密度の変更にもつながる。結果として、所望密度のシリコンナノ構造を得るために、堆積条件、圧力及び温度を変更することが必要となる。
【発明を実施するための最良の形態】
【００４３】
本発明は、例示のためでありかつ限定的でない以下の記載を添付図面を参照して読むことによりさらに理解が深まり、他の利点及び特徴がより明確になるだろう。、
【００４４】
図２Ａは、第１のＣＶＤ段階の間に生じることを概略的に示すものである：誘電体層１２で被覆された基板１３に前駆体気体１１を曝露し、それによって、誘電体１２上に核１４が形成する。これが核形成フェーズである。
【００４５】
第２のＣＶＤ段階（図２Ｂ）では、所望のナノ構造１６Ａの前駆体気体、言い替えると、場合毎にゲルマニウム又はシリコンのナノ構造の前駆体気体を付与する。これらは、誘電体基板１２の上に変わって、第１の段階で形成された核１の上に選択的に成長する。これは成長フェーズである。
【００４６】
ＣＤＶの２段階の後、均一サイズのナノ構造１６Ｂを有する装置を得る（図２Ｃ）：
【００４７】
本発明によるシリカ誘電体基板上にゲルマニウムナノ構造を形成する方法の詳細に焦点を当てる。先述のように、本発明は２つのＣＶＤ段階を備える：
−安定なシリコン核が誘電体基板上に堆積される第１の段階（図２Ａ）、
−誘電体基板上に代わって、第１の段階で形成された核の上にゲルマニウムのナノ構造を選択的に成長させる第２の段階（図２Ｂ）。
【００４８】
第１の段階の目的は、ゲルマニウムのナノ構造を成長させるために、誘電体シリカ基板の表面を離散的な形で機能化することである。
【００４９】
“核”との用語が数10個から数1000個の原子のクラスターを意味するシリコン核は、最終的なゲルマニウムのナノ構造のサイズと比べて常に非常に小さい。
【００５０】
半導体ナノ構造の電荷保持／クーロンブロッケイド特性を用いるために、核の密度を10９から10１２／cm２にすることが必要である点は導入部に記載した。さらに、核間の距離は、前記ナノ構造が融合しないように所望の直径のゲルマニウムナノ構造より大きくなければならない。
【００５１】
まとめると、実験条件は、高密度の安定核が基板上に均一に拡がり、に核形成ができるだけ短時間で済んで核が全て同じサイズを有するようにしなければならない。
【００５２】
これらの全条件を充足するために、作動条件を完全に制御しなければならない。
【００５３】
まず、表面の曝露は、シリコンの前駆体が解離し、結晶核を形成することができるように十分に高温で実施しなければならない。しかしながら、他方、堆積温度は、前記核の成長速度を制限するためにできるだけ低くもしなければならない。例えば、シランをシリコンの前駆体とする場合では、シリコン核の形成は550℃から700℃の間の温度で実施するのが好都合である。
【００５４】
シリコンの前駆体の分圧は、核の成長速度が低くなるように低くなければならない。シランをシリコンの前駆体として使用する場合、シランの分圧は133Pa（1Torr）程度以下であるのが好ましい。前駆体はベクター気体で希釈してもしなくてもよい。
【００５５】
堆積時間は、核の所望密度の関数として選択する。誘電体基板を1.33Pa（10mTorr）程度以下の分圧のシランに曝露する場合、表面を気体に曝露する時間は15分以下である。
【００５６】
133Pa（1Torr）程度以下の分圧でのシランの使用の場合、表面を気体に曝露する時間は1分以下である。
【００５７】
高密度の核を得る場合、前駆体が表面に拡散するよりも核形成を行うように、誘電体基板はシリコン前駆体にできるだけ反応性高くなければならない。誘電体基板のシランへの曝露の場合、高密度の核を、その表面で高密度のＳｉ−ＯＨ基を有するｉ３Ｎ４、Ａｌ２Ｏ３、、ＨｆＯ２又はＳｉＯ２上に形成する。  
【００５８】
前記第１の段階の間に形成する核の空間密度によって、ゲルマニウムナノ構造の最終密度が決まる。核密度は、基板の表面化学特性によって制御してもよく、前記核の配置を本明細書の終わりに掲載した文献［４］に記載されている方法によって制御してもよい。
【００５９】
第２のＣＶＤ段階の間、ゲルマニウムナノ構造は、誘電体基板上の代わりに第１の段階の間に形成した核の上に選択的に成長する。ゲルマニウムの前駆体はゲルマンであるのが好ましいが、誘電体基板上の代わりに第１の段階の間に形成した核の上に選択的に堆積するものである限り、他の前駆体でもよい。
【００６０】
ゲルマニウムナノ構造の成長は、ＣＶＤによってシリコン上にゲルマニウムを堆積するための従来の条件の下で実施する：温度は300℃から1000℃の間でなければならず、ゲルマニウムの前駆体の分圧は133Pa（1Torr）程度以下でかければならず、堆積時間は所望のサイズを得られるように決定しなければならない。、
【００６１】
ナノ構造のサイズは、前記第２のＣＶＤ段階の堆積条件（圧力、温度及び時間）によって制御する。前記ナノ構造の細部を精確に制御できるように、ナノ構造の成長速度が低くなるような操作条件を用いるのが好ましい。結果として、低い分圧のゲルマニウムの前駆体と、基板の表面での解離が可能となる低い堆積温度を用いることになる。
【００６２】
本発明による方法は、サイズ分布が、単一段階でシランを堆積することによる文献に記載された方法［１］と比較してかなり小さいシリコンナノ構造を形成することが可能となる。これを達成するために、シリコンの核はここに記載した第１のＣＶＤ段階で形成し（図２Ａ）、第２のＣＶＤ段階では、誘電体基板上の代わりに形成されたシリコンの核上に選択的に堆積することが可能となるシリコンの前駆体を用いる（図２Ｂ）。例えば、ジクロロシランをシリコンの前駆体として用いる。この場合、ジクロロシランからのシリコンの堆積は、300℃から1000℃の間の温度でかつ133Pa（1Torr）程度以下の前駆体の分圧で実施してもよい。
【００６３】
このような条件の下では、本発明は、単一段階でＣＶＤによって得られるシリコンナノ構造のサイズ分布の主要な原因の一つを除去することが可能となる。一堆積段階での形成の前記方法に固有のこの原因は、核形成及び成長フェーズが同時であることである。実際、誘電体上にシリコンナノ構造を堆積する場合、前記ナノ構造の平均サイズと密度は融合するまで連続的にかつ同時に増大するという測定がなされた（本明細書の終わりに掲載した文献［５］を参照されたい）。本発明によって、前記核形成段階と成長段階との分離が可能となり、それによって、ＣＶＤによるシリコンナノ構造の形成が可能となる。これによって、文献に記載された単一ＣＶＤ段階の方法と比べて得られたナノ構造のサイズ分布はかなり小さくなる。例えば、単一段階で、ＣＶＤによってシランから形成されたシリコンナノ構造は５０％のサイズ分布を有する［１］が、第１のＣＶＤ段階でシランを用い、第２のＣＶＤ段階でジクロロシランを用いた上述の２段階堆積法によって形成したシリコンナノ構造は、サイズ分布が２０％以下となる。
【００６４】
前記シリコン又はゲルマニウムのナノ構造は、例えば、ルミネセンス又は保持特性を改善するために、ホウ素、燐、砒素、エルビウムのような元素で共堆積又は注入することによってドーピングしてもよい。
【００６５】
前記ナノ構造は誘電体の堆積によって包んでもよい。例えば、このようにして包まれたナノ構造は、誘電体薄膜を通ってストレージポイントであるであるナノ構造に電子の形で電荷が達するストレージ製品について用いてもよい。同様に、前記包まれたナノ構造は読出用製品に用いてもよい。
【００６６】
本発明の装置の２つの実施形態を詳細に説明する。
【００６７】
第１の実施例は、シリカから成る誘電体薄膜を有するシリコン基板上にゲルマニウムナノ構造を形成するものである。ベース基板は、<100>方向に抵抗7〜10Ωmの間の抵抗を有する、ｐドープしたシリコンである。この基板をオーブンで800℃で酸化する：こうして7nm厚の酸化層７を形成する。
【００６８】
第１のＣＶＤ段階中に、600℃の温度で8 Pa（60 mTorr）程度の分圧で15秒間ＳｉＨ４前駆体からシリコンの核を堆積する。得られるシリコン核は1nm以下のサイズを有し、高分解能走査顕微鏡でも検出できない。
【００６９】
第２の段階では、ＣＶＤによって、600℃の温度で1.20 Pa（9 mTorr）程度の分圧で15秒間ＧｅＨ４前駆体からケイ素ナノ構造を堆積する。20％以下のサイズ分布で、平均直径15 nmのゲルマニウムナノ構造を得る。その密度はナノ結晶1cm２あたり5ｘ10９個であり、ゲルマニウムナノ構造におけるシリコンの質はＸＰＳのような手法によって検出することはできないほど小さい。
【００７０】
第２の実施例は、シリカから成る誘電体薄膜を有するシリコン基板上にシリコンナノ構造を形成するものである。ベース基板は、<100>方向に抵抗7〜10Ωmの間の抵抗を有する、ｐドープしたシリコンである。この基板をオーブンで800℃で酸化する：こうして7nm厚の酸化層７を形成する。
【００７１】
第１の段階中に、ＣＤＶによって、600℃の温度で8 Pa（60 mTorr）程度の分圧で15秒間ＳｉＨ４前駆体からシリコンの核を堆積する。得られるシリコン核は1nm以下のサイズを有し、高分解能走査顕微鏡でも検出できない。
【００７２】
第２の段階では、ＣＶＤによって、650℃の温度で8 Pa（60 mTorr）程度の分圧で300秒間ＳｉＨ４Ｃｌ２前駆体からケイ素ナノ構造を堆積する。20％以下のサイズ分布で、平均直径5nmのシリコンナノ構造を得る。その密度はナノ結晶1cm２あたり5ｘ10９個である。
【００７３】
文献
［１］T. BARON, F. MARTIN., P. MUR, C. WYON, Journal of Crystal Gwoeth, 209, 1004-1008 (2000)
［２］H. ISHI, Y. TAKAHASHI, J. MUROTA, Applied Physics Letters, 47, 863-865 (1985)
［３］OZTURK, MEHMET, WORTMAN, JUMMIE, 米国特許第5 250 452号明細書
［４］M.N. SEMERITA, P. MUR,  F. MARTIN, F. FOURNEL, H. MORICEAU, J. EYMERY, N. MAGNEA, T. BARON, 仏国特許出願第2 815 026号明細書
［５］S. MADHUKAR, K. SMITH, R. MURALIDHAR, D. O'MERAR, M. SADO, B-Y NGUYEN, B. WHITE, B. JONES, Material Research Society Symposium proceeding 638, F 5. 2. 1 (2001) 
【図面の簡単な説明】
【００７４】
【図１】従来技術の単一段階でＣＶＤによってシリコンナノ構造を成長する方法を示す概略図である。
【図２】本発明の二段階でＣＶＤによってシリコン又はゲルマニウムのナノ構造を成長する方法を示す概略図である。
【符号の説明】
【００７５】
１１  前駆体
１２  基板
１４  核
１６Ａ，１６Ｂ  ナノ構造
２１  前駆体
【図１】
2004179658.tif 000003
【図２】
2004179658.tif 000004