(57)【要約】【課題】回路規模を増大させることなく、省エネモードを実現させることにより、効率向上を図ることができる電源装置を提供すること。【解決手段】装置本体が省エネモードに入った場合、装置本体からの省エネ信号の制御に基づき、ＯＮ／ＯＦＦ制御回路５がＯＮ状態となり、ＰＷＭ制御部７０におけるスイッチ素子７５はＯＦＦ状態となる。そして、ＰＷＭ制御部７０の発振周波数は、コンデンサ７２、抵抗７３、７４で決定される。この装置本体が省エネモードにある状態においては、スイッチ素子７５がＯＮ状態にある時よりも抵抗値が高くなっているため、ＰＷＭ制御部７０の発振周波数は装置の印字動作時よりも低下し、トランス駆動用ＦＥＴ６のスイッチング動作が遅くなる状態となる。【選択図】　図１
2004112913.tif 000002
【特許請求の範囲】
【請求項１】
交流入力電圧をスイッチング方式によるコンバータを用いて、直流電圧である駆動用出力および制御用出力に変換する電源装置において、
前記駆動用出力の電圧を検出し、この検出された電圧に基づいて前記コンバータの制御回路に電圧帰還をかけることにより前記駆動用出力の定電圧制御を行う定電圧制御手段と、
当該電源装置を搭載した電子機器装置が、消費電力量を低減させる省電力機能を動作させた省エネルギーモードにあるときに、前記電子機器装置から出力される省エネルギー信号を検知する省エネルギー信号検知手段と、を備え、
前記電子機器装置が省エネルギーモードにある場合、
前記定電圧制御手段は、前記省エネルギー信号検知手段により検出された前記省エネルギー信号に基づいて、前記コンバータの発振周波数を低下させる制御を行うことを特徴とする電源装置。
【請求項２】
当該電源装置を搭載した電子機器装置が、動作をしていない待機モードにある場合に、前記電子機器装置から出力される待機信号を検知する待機信号検知手段、を備え、
前記定電圧制御手段は、前記省エネルギー信号検知手段により検出された前記省エネルギー信号と、前記待機信号検知手段により検出された前記待機信号とに基づいて、前記コンバータの発振周波数を段階的に低下させる制御を行うことを特徴とする請求項１記載の電源装置。
【請求項３】
前記定電圧制御手段は、前記コンバータの１次側スイッチング素子の駆動制御を行う制御回路に備えられている所定の調整抵抗の抵抗値を変化させて、前記コンバータの発振周波数を制御することを特徴とする請求項１、または、請求項２記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、定常状態と、必要最小限の回路を動作可能とし、かつ、不要な回路への電源供給を遮断する省電力エネルギーモード状態とを制御し、効率の改善、消費電力の低減、回路の簡素化を図ったスイッチング方式を用いた電源装置に関する。
【０００２】
【従来の技術】
近年、複写装置、プリンタ装置をはじめとする画像形成装置や、家電製品、パーソナルコンピュータなどの電子機器において、省電力エネルギー（以下、省エネとする）対策を施すことが重要な課題となってきいる。
それに伴い、装置全体の効率改善、消費電力の低減を図るために、変換効率の高いスイッチング方式によるコンバータを備えた電源装置を搭載するようになってきている。
通常、電子機器においては、動作中の消費電力のみならず、待機時中の消費電力も低減する対策が必要であるとされている。待機時中に消費される電力は、基本的には不要な電力であるため、スイッチング方式電源を採用している画像形成装置においては、この不要な電力の消費を低減させる装置が要求されている。
従来、このような待機時電力を必要としない部分に電力供給を停止する技術が、下記の特許文献をはじめ種々開示されている。
【０００３】
例えば、画像形成動作後に、電力供給が不要となる周辺装置やモータ制御部への電力供給を、本体制御部からの指示に基づいてＦＥＴ（電界効果トランジスタ）スイッチング素子を用いて遮断する技術が提案されている。
図３は、待機時の電力供給を切り離す手段としてＦＥＴスイッチング素子を用いた従来の電源回路の一例を示した図である。
図３に示すように、従来のスイッチング電源においては駆動用出力端にスイッチング素子であるＦＥＴ１８が接続され、画像形成装置本体（以下、装置本体）からの省エネ信号を受けた後、ＯＮ／ＯＦＦ制御回路５を介してスイッチングＦＥＴ８をＯＮ／ＯＦＦするように構成されている。
このような構成にすることにより、省エネ時にはこの系統の装置本体への電力供給が切り離されることで待機時の消費電力が削減される。
【特許文献１】
特開２００１−２９２５７３号公報
【特許文献２】
特開平１１−１４６６４５号公報
【０００４】
また、特許文献１には、スイッチング電源の駆動用出力側の同期整流回路のＦＥＴを省エネ信号によりＯＦＦし、出力の停止を行う技術が開示されている。
図４は、特許文献１に記載されている発明の実施例の電源回路を示した図である。
図４に示す実施例では、制御用出力を、ＰＷＭ動作するトランス駆動ＦＥＴ７の制御回路７１にフィードバックし、制御用出力の安定化、および、駆動用出力の準安定化を図るスイッチング方式の電源を用いて、駆動用出力側の同期整流回路３０とトランス駆動ＦＥＴ７とを同期させ、整流回路のＦＥＴをＯＮ／ＯＦＦすることにより電源回路の変換効率を改善している。
さらに、省エネ信号を用いて駆動用出力側の同期整流回路３０のＦＥＴをＯＦＦ状態に遷移させ出力の停止を行うようにしている。
この方式を用いることにより、電源回路の出力段のスイッチングＦＥＴを用いて出力停止を行う方式よりも電力損失を減少させることができる。また、同期整流回路３０により、整流回路で必要としていたダミー抵抗が不要となり省エネ時の消費電力を低減させることができる。
【０００５】
さらに、特許文献２には、待機負荷状態でのスイッチング動作の発振周波数を低下させることでスイッチング素子での電力損失を低減し、電源装置の変換効率を向上させる技術が開示されている。
図５は、特許文献２に記載されている発明の実施例である電源回路を示した図である。
図５に示す実施例では、トランスの１次巻線６ｄには負荷１７、２０にかかる負荷が小さい待機状態において、大きい電圧が誘起される。そこで、大きい電圧が誘起されたことをツェナダイオード３４、および、抵抗３３、３５からなる回路で検出することによりスイッチングトランジスタ４４をＯＮさせて、ＰＷＭ（パルス幅変調）制御回路１２の発振周波数を決定する回路の抵抗値を上昇させ、発振周波数を下げるようにしている。
【０００６】
【発明が解決しようとする課題】
しかしながら、図３に示すような構成では、定常動作時において、スイッチング素子のＦＥＴ８が常にＯＮ状態になり、この状態で生じる電力損失が大きくなってしまうだけでなく、ＦＥＴ８がＯＦＦ状態においては、駆動系が無負荷となるため出力電圧が上昇してしまい、これを抑えるためにダミー抵抗が必要となる。つまり、このダミー抵抗での電力損失が大きくなり、効率を悪化させてしまう。
また、特許文献１に示す方式では、省エネ時に整流回路のＦＥＴをＯＦＦ状態にすることにより、整流回路内にあるコンデンサの蓄電量が低減されてしまい、その結果、省エネからの復帰時に時間を要するようになってしまう。
【０００７】
さらに、特許文献２に示す方式では、トランスの１次側に負荷検出回路が必要となるため回路規模が大きくなり、装置の小型化を図ることが困難となってしまう。
そこで、本発明は、回路規模を増大させることなく、省エネモードを実現させることにより、効率向上を図ることができる電源装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１記載の発明では、交流入力電圧をスイッチング方式によるコンバータを用いて、直流電圧である駆動用出力および制御用出力に変換する電源装置において、前記駆動用出力の電圧を検出し、この検出された電圧に基づいて前記コンバータの制御回路に電圧帰還をかけることにより前記駆動用出力の定電圧制御を行う定電圧制御手段と、当該電源装置を搭載した電子機器装置が、消費電力量を低減させる省電力機能を動作させた省エネルギーモードにあるときに、前記電子機器装置から出力される省エネルギー信号を検知する省エネルギー信号検知手段と、を備え、前記電子機器装置が省エネルギーモードにある場合、前記定電圧制御手段は、前記省エネルギー信号検知手段により検出された前記省エネルギー信号に基づいて、前記コンバータの発振周波数を低下させる制御を行うことにより前記目的を達成する。
【０００９】
請求項２記載の発明では、請求項１記載の発明において、当該電源装置を搭載した電子機器装置が、動作をしていない待機モードにある場合に、前記電子機器装置から出力される待機信号を検知する待機信号検知手段、を備え、前記定電圧制御手段は、前記省エネルギー信号検知手段により検出された前記省エネルギー信号と、前記待機信号検知手段により検出された前記待機信号とに基づいて、前記コンバータの発振周波数を段階的に低下させる制御を行うことにより前記目的を達成する。
請求項３記載の発明では、請求項１、または、請求項２記載の発明において、前記定電圧制御手段は、前記コンバータの１次側スイッチング素子の駆動制御を行う制御回路に備えられている所定の調整抵抗の抵抗値を変化させて、前記コンバータの発振周波数を制御することにより前記目的を達成する。
【００１０】
【発明の実施の形態】
以下、本発明の電源装置における好適な実施の形態について、図１および図２を参照して詳細に説明する。
（第１の実施例）
図１は、本実施の形態に係る第１の実施例の電源回路を示した図である。
図１に示すように、この電源回路は、整流回路１、トランス２、電圧帰還制御部３０、ＤＣ（直流）−ＤＣコンバータ部４０、トランス駆動用ＦＥＴ６、ＰＷＭ制御部７０、および、ＯＮ／ＯＦＦ制御回路５を備えている。
【００１１】
整流回路１は、ＡＣ入力をＤＣ電圧に整流するための単相全波整流回路である。
トランス２は、ＰＷＭ（パルス幅変調）制御された１次側電圧を駆動用として２次側電圧に変換する電圧変換器である。
電圧帰還制御部３０は、トランス２の２次側出力を整流し定電圧制御を行う制御回路である。この電圧帰還制御部３０は、２次側に抵抗３１、フォトカプラ３２、トランジスタ３３、１次側にフォトトランジスタを備えている。さらに、トランジスタ３３のベース端子に接続されるＣ（キャパシタ）およびＲ（抵抗）、エミッタ端子に接続されるツェナダイオード、を備えている。
【００１２】
ＤＣ−ＤＣコンバータ部４０は、２次側の駆動用出力から制御用出力を生成するための変換器である。このＤＣ−ＤＣコンバータ部４０は、降圧コンバータＩＣ４１と帰還抵抗部４２とを備え、降圧コンバータＩＣ４１は、駆動用出力が入力されてこれを変換して制御用出力を出力する構成になっている。
トランス駆動用ＦＥＴ６は、スイッチングによりトランス２の１次側電圧をＰＷＭ動作させるためのスイッチング素子である。
ＰＷＭ制御部７０は、トランス駆動用ＦＥＴ６を制御するための制御回路である。このＰＷＭ制御部７０は、ＰＷＭ制御回路７１とコンデンサ７２とコンデンサ７２に並列に接続された抵抗７３、７４と一方の抵抗７４に並列に接続されたスイッチ素子７５を備えいる。
ＯＮ／ＯＦＦ制御回路５は、省エネ信号を受けてＰＷＭ制御部７０に対して制御信号を送り、ＰＷＭ制御のスイッチング周波数を低下させるための制御回路である。
【００１３】
画像形成装置の電源装置の駆動用出力は、モータ、ソレノイド等を駆動するために必要とされるため、一般に２４Ｖが供給され、この出力電圧の定電圧精度は５〜１０％のケースが多い。
一方、画像形成装置の電源装置の制御用出力の電圧は、ＣＰＵ（中央演算処理装置）、集積回路等の回路に供給されるため、５Ｖ程度の比較的低い電圧が用いられ、これらの素子に見合った定電圧精度が要求されるケースが多い。具体的には、３〜５％の出力電圧の定電圧精度が要求される。
【００１４】
本実施の形態に係る電源装置では、当該電源装置が搭載されている画像形成装置（以下、装置本体とする）の印字動作時において、駆動用出力の２４Ｖの出力電圧を、トランス駆動用ＦＥＴ６を動作させるＰＷＭ制御部７０にフィードバックさせることによりＰＷＭ制御を行い、駆動用出力の安定化を図っている。そして、この駆動用出力を画像形成装置の駆動系負荷に供給している。
この駆動用出力を画像形成装置の駆動系負荷に供給している間は、省エネ信号はＯＦＦ状態であるため、ＰＷＭ制御部７０におけるスイッチ素子７５はＯＮ状態となり、ＰＷＭ制御部７０の発振周波数は、コンデンサ７２と抵抗７３とで決定される。
そして、この発振周波数でトランス駆動用ＦＥＴ６がスイッチング動作されることにより、トランス２に電圧が発生し、駆動用出力、および、ＤＣ−ＤＣコンバータ部４０を経由して制御用出力が供給される。
【００１５】
次に、装置本体が省エネモードに入った場合、装置本体からの省エネ信号の制御に基づき、ＯＮ／ＯＦＦ制御回路５がＯＮ状態となり、ＰＷＭ制御部７０におけるスイッチ素子７５はＯＦＦ状態となる。そして、ＰＷＭ制御部７０の発振周波数は、コンデンサ７２、抵抗７３、７４で決定される。
この装置本体が省エネモードにある状態においては、スイッチ素子７５がＯＮ状態にある時よりも抵抗値が高くなっているため、ＰＷＭ制御部７０の発振周波数は装置の印字動作時よりも低下し、トランス駆動用ＦＥＴ６のスイッチング動作が遅くなる状態となる。
この状態においては、２次側の駆動用出力はリップルノイズ等が大きくなり不安定な状態となるが、省エネモード時においては駆動用出力の負荷となるモータやソレノイド等は動作していない状態であるため支障が生じることはない。
また、駆動用出力は、ＤＣ−ＤＣコンバータ部４０に入力されるが、降圧コンバータＩＣ４１は、入力電圧が変動しても規格内であれば定電圧精度が保証されているため、制御用出力への影響も生じることはない。
【００１６】
本体装置の省エネモードは、所定のキー操作や外部パーソナルコンピュータ等からのプリント信号により解除される。具体的には、装置本体が省エネモードから定常状態になるとともに、ＯＮ／ＯＦＦ制御回路５に省エネ解除信号が入力され、ＰＷＭ制御部７０のスイッチ素子７５がＯＮ状態となり通電経路となる抵抗が抵抗７３のみとなる。すると、ＰＷＭ制御部７０の発振周波数は、コンデンサ７２と抵抗７３とで決定されるようになる。
このようにして、トランス駆動用ＦＥＴ６が定常状態の発振周波数でスイッチング動作を行われるようになると、駆動用出力と制御用出力が安定供給されて本体装置における画像形成動作が可能となる。
【００１７】
第１の実施形態によれば、省エネ時においてトランス駆動用ＦＥＴ６のスイッチング周波数を低下させることにより、トランス駆動用ＦＥＴ６でのエネルギー損失を減少させることができる。そのため、省エネ時の効率を向上させることができ、装置全体の消費電力を低減させることができる。さらに、省エネ時に駆動用出力の停止を行うものではないため、省エネモードからの復帰時間を短縮することができる。
【００１８】
（第２の実施例）
図２は、本実施の形態に係る第２の実施例の電源回路を示した図である。
第２の実施例では、トランス駆動用ＦＥＴ６のスイッチング周波数を３段階に変化させる電源回路を示す。詳しくは、定常動作時、省エネモード時、待機時の３段階にスイッチング周波数を変化させるものである。
通常、本体装置が省エネモードにある場合には、モータやソレノイド等すべての駆動系が停止した状態であり、その結果、駆動系出力の負荷は非常に小さくなる。しかし、省エネモードに入る前段階の待機時においては、ファンやヒータ通電制御など一部の駆動系に電力が供給される状態にある。そのため、省エネモードに入る前段階の待機時において、負荷が駆動系出力にかかってしまう。
そこで、第２の実施例では、この待機時の負荷容量に応じてスイッチング周波数を変化させることができる電源装置について説明する。
【００１９】
図２に示すように、ＰＷＭ制御部７０は、ＰＷＭ制御回路７１、コンデンサ７２、および、コンデンサ７２に並列に接続された抵抗７３、７４、７６と、抵抗７４に並列に接続されたスイッチ素子７５と、抵抗７６に並列に接続されたスイッチ素子７７とを備えている。なお、第１の実施例と重複する箇所については説明を省略する。
また、省エネ信号の他に待機信号が本体装置から供給されるようになっている。そして、この待機信号を受けてＰＷＭ制御部７０に対して制御信号を送ることにより、ＰＷＭ制御のスイッチング周波数を低下させることができる待機制御回路８を備えている。
このような構成において、本体装置が印字動作に入ると、省エネ信号、待機信号ともにＯＦＦ状態となり、ＰＷＭ制御部７０のスイッチ素子７５、７７がＯＮ状態となる。すると、ＰＷＭ制御部７０の発振周波数は、第１の実施例と同様にコンデンサ７２と抵抗７３とで決定される。
そして、この発振周波数でトランス駆動用ＦＥＴ６がスイッチング動作されることにより、トランス２に電圧が発生し、駆動用出力、および、ＤＣ−ＤＣコンバータ部４０を経由して制御用出力が供給される。
【００２０】
印字動作が終了すると本体装置は待機状態に遷移する。すると、本体装置は、待機信号をＯＮ状態、省エネ信号をＯＦＦ状態にする。このときＰＷＭ制御部７０のスイッチ素子７５は、ＯＦＦ状態、スイッチ素子７７はＯＮ状態となり、発振周波数はコンデンサ７２と抵抗７３、７４とで決定される。
この待機状態状態では、抵抗値は動作時よりも高くなっているため、発振周波数は動作時よりも低下し、トランス駆動用ＦＥＴ６のスイッチング動作が遅くなる状態となる。しかし、第１の実施例で示した省エネモードの発振周波数ほど遅くならないような抵抗値に設定することにより、待機時に必要となる負荷へ電力を供給できるレベルを保証することができる。
【００２１】
この待機状態を一定時間継続すると本体装置は、省エネモードに入る。省エネモードに入ると、本体装置は待機信号、省エネ信号ともにＯＮ状態となる。すると、スイッチ素子７５、７７ともにＯＦＦ状態となり、ＰＷＭ制御部７０の発振周波数は、コンデンサ７２と抵抗７３、７４、７６で決定される。この省エネモード状態では、抵抗値はさらに高くなり、発振周波数は待機時よりも低下しするため、トランス駆動用ＦＥＴ６のスイッチング動作がさらに遅くなる状態となる。
本体装置の待機信号をＯＮ状態、省エネ信号をＯＦＦ状態とすることにより、本体装置は、省エネモードから待機状態へ復帰する。また、待機信号、省エネ信号ともにＯＦＦ状態とすることにより、本体装置は、待機状態から動作状態へ復帰する。
【００２２】
第２の実施例によれば、本体装置の状態に合わせたスイッチング周波数を変化させることによって、待機時、省エネ時におけるトランス駆動用ＦＥＴ６でのエネルギー損失を減少させることができる。また、各状態に応じた効率の設定が可能となることで総合的に効率の向上を図ることが可能になり、消費電力を効率的に低減させることができる。
なお、本実施例ではスイッチング周波数を３段階にする事例を説明しているが、装置の状態に応じた負荷の容量によってさらに多段階の制御を行うことが可能である。その場合は装置本体から供給される制御信号とその制御制御回路、さらに直列接続された抵抗とスイッチ素子で実現することが可能となる。
また、本実施の形態においてスイッチ素子にＰＮＰトランジスタを用いているが、ＦＥＴを用いるようにしてもよい。
【００２３】
【発明の効果】
請求項１記載の発明によれば、スイッチング方式の電源回路において出力の電圧帰還をかけて定電圧制御を行い、省エネモード時には省エネ信号の制御に基づき、スイッチング周波数を低下させるようにしたことにより、省エネ時の電力の低減および効率の向上を図ることができる。さらに、省エネ時において出力を停止させないようにすることにより、省エネ解除後の復帰時間を短縮することができる。
請求項２記載の発明によれば、複数の省エネ信号の制御に基づき、スイッチング周波数を段階的に変化させることにより、待機時用と省エネ時用などのように用途に応じた電力の低減および効率の向上を図ることができる。
請求項３記載の発明によれば、定電圧制御手段となる電圧帰還回路における抵抗を直列に接続し、その一端に接続したスイッチ素子から出力される省エネ信号の制御に基づいてスイッチ素子をＯＮ／ＯＦＦ制御することにより、抵抗値を調整することでスイッチング周波数を低下させることができる。
【図面の簡単な説明】
【図１】本実施の形態に係る電源回路（第１の実施例）を示した図である。
【図２】本実施の形態に係る電源回路（第２の実施例）を示した図である。
【図３】待機時の電力供給を切り離す手段としてＦＥＴスイッチング素子を用いた従来の電源回路の一例を示した図である。
【図４】特許文献１に記載されている発明の実施例の電源回路を示した図である。
【図５】特許文献２に記載されている発明の実施例の電源回路を示した図である。
【符号の説明】
１　整流回路
２　トランス
５　ＯＮ／ＯＦＦ制御回路
６　トランス駆動用ＦＥＴ
８　待機制御回路
３０　電圧帰還制御部
３１　抵抗
３２　フォトカプラ
３３　トランジスタ
３６　フォトトランジスタ
４０　ＤＣ−ＤＣコンバータ部
４１　降圧コンバータＩＣ
４２　帰還抵抗部
７０　ＰＷＭ制御部
７１　ＰＷＭ制御回路
７２　コンデンサ
７３、７４、７６　抵抗
７５、７７　スイッチ素子
【図１】
2004112913.tif 000003
【図２】
2004112913.tif 000004
【図３】
2004112913.tif 000005
【図４】
2004112913.tif 000006
【図５】
2004112913.tif 000007