(57)【要約】【課題】キャパシタ容量を増大させるとともに工程数を抑制することが可能なキャパシタの形成方法および半導体装置の製造方法を提供する。【解決手段】下部電極、キャパシタ絶縁膜２４および上部電極を下層から順に積層してなるキャパシタの形成方法およびこのようなキャパシタを有する半導体装置の製造方法であって、基板１１上に第１のシリコン膜２１を形成する工程と、第１のシリコン膜２１の表面に不純物を吸着させて不純物層２２を形成する工程と、不純物層２２の表面に第２のシリコン膜２３を形成する工程と、第２のシリコン膜２３を半球状グレイン化する工程と、熱処理を行うことで、不純物層２２から第１のシリコン膜２１および半球状グレイン化された第２のシリコン膜２３に不純物を拡散させて下部電極を形成する工程とを有することを特徴とするキャパシタの形成方法および半導体装置の製造方法である。【選択図】図１
2004266248.tif 000002
【特許請求の範囲】
【請求項１】
下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるキャパシタの形成方法であって、
基板上に第１のシリコン膜を形成する第１工程と、
前記第１のシリコン膜の表面に不純物を吸着させて不純物層を形成する第２工程と、
前記不純物層の表面に第２のシリコン膜を形成する第３工程と、
前記第２のシリコン膜を半球状グレイン化する第４工程と、
熱処理を行うことで、前記不純物層から前記第１のシリコン膜および半球状グレイン化された前記第２のシリコン膜に前記不純物を拡散させて下部電極を形成する第５工程とを有する
ことを特徴とするキャパシタの形成方法。
【請求項２】
前記第３工程と前記第４工程との間、または前記第４工程と前記第５工程との間に、
前記第１のシリコン膜、不純物層および第２のシリコン膜をパターニングする工程を行う
ことを特徴とする請求項１記載のキャパシタの形成方法。
【請求項３】
トレンチの内壁に下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるトレンチキャパシタを備えた半導体装置の製造方法であって、
基板にトレンチを形成し、当該トレンチの下部領域の内壁に不純物の拡散領域を形成する第１工程と、
前記トレンチの内壁を覆うように前記基板上に第１のシリコン膜を形成する第２工程と、
前記第１のシリコン膜の表面に不純物を吸着させて不純物層を形成する第３工程と、
前記不純物層の表面に第２のシリコン膜を形成する第４工程と、
前記拡散領域を覆うとともに前記トレンチの上部側壁を露出させるように、前記第１のシリコン膜、不純物層および第２のシリコン膜をパターニングする第５工程と、
前記第２のシリコン膜を半球状グレイン化する第６工程と、
熱処理を行うことで、前記不純物層から前記第１のシリコン膜および半球状グレイン化された前記第２のシリコン膜に不純物を拡散させて下部電極を形成する第７工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項４】
前記第６工程の後に、前記基板にトランジスタを形成する工程を行い、
前記トレンチキャパシタの上部電極と前記トレンチの上部側壁を介して接続するように、前記トランジスタの拡散層を形成する
ことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記第６工程の後に、前記基板にトランジスタを形成する工程を行い、
前記第７工程は、前記基板に不純物を拡散させてトランジスタの拡散層を形成するための熱処理と同工程で行う
ことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるキャパシタの形成方法であって、
基板上に第１のシリコン膜を形成する第１工程と、
前記第１のシリコン膜の表面に不純物を吸着させて不純物層を形成する第２工程と、
前記不純物層の表面に半球状グレイン化した第２のシリコン膜を形成する第３工程と、
熱処理を行うことで、前記不純物層から前記第１のシリコン膜および前記第２のシリコン膜に前記不純物を拡散させて下部電極を形成する第４工程とを有する
ことを特徴とするキャパシタの形成方法。
【請求項７】
前記第３工程と前記第４工程との間に
前記第１のシリコン膜、不純物層および第２のシリコン膜をパターニングする工程を行う
ことを特徴とする請求項６記載のキャパシタの形成方法。
【請求項８】
トレンチの内壁に下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるトレンチキャパシタを備えた半導体装置の製造方法であって、
基板にトレンチを形成し、当該トレンチの下部領域の内壁に不純物の拡散領域を形成する第１工程と、
前記トレンチの内壁を覆うように前記基板上に第１のシリコン膜を形成する第２工程と、
前記第１のシリコン膜の表面に不純物を吸着させて不純物層を形成する第３工程と、
前記不純物層の表面に半球状グレイン化した第２のシリコン膜を形成する第４工程と、
前記拡散領域を覆うとともに前記トレンチの上部側壁を露出させるように第１のシリコン膜、不純物層および第２のシリコン膜をパターニングする第５工程と、
熱処理を行うことで、前記不純物層から前記第１のシリコン膜および前記第２のシリコン膜に不純物を拡散させて下部電極を形成する第６工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項９】
前記第５工程の後に、前記基板にトランジスタを形成する工程を行い、
前記トレンチキャパシタの上部電極と前記トレンチの上部側壁を介して接続するように、前記トランジスタの拡散層を形成する
ことを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記第５工程の後に、前記基板にトランジスタを形成する工程を行い、
前記第６工程は、前記基板に不純物を拡散させてトランジスタの拡散層を形成するための熱処理と同工程で行う
ことを特徴とする請求項９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタの形成方法および半導体装置の製造方法に関し、特に、ＤＲＡＭのトレンチキャパシタにおけるセルプレート電極を構成するシリコン膜の表面を半球状グレイン（Hemispherical Silicon Grain（ＨＳＧ））化したキャパシタの形成方法および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体デバイスの微細化に伴い、特にＤＲＡＭセルにおいては、キャパシタの占有面積が縮小される傾向にあり、キャパシタ容量の増加は厳しい状況にある。このような状況下において、キャパシタ構造を工夫することによるキャパシタ容量の増加の検討が行われており、基板にトレンチを形成し、そこにキャパシタを作り込むトレンチ型のキャパシタ構造や、電極表面のＨＳＧ化の検討が行われている。
【０００３】
トレンチ型のキャパシタ構造では、ディープトレンチ（ＤＴ）型のようにトレンチを深く形成して、トレンチ内に形成されるキャパシタ絶縁膜の表面積を増大させることでキャパシタ容量を増加させている。しかし、近年のセルデザインの微細化に伴い、深いトレンチを形成することは困難になってきている。
【０００４】
一方、電極表面のＨＳＧ化では、例えば、ノード電極材料であるリンドープトポリシリコンをＨＳＧ化し、ノード電極の表面に形成されるキャパシタ絶縁膜の表面積を増大させることでキャパシタ容量を増加させたシリンダ型キャパシタ等が開発されている。
【０００５】
ここでＨＳＧはノンドープまたは低濃度の不純物が導入されたシリコン膜で形成されることが報告されており、ＨＳＧ化された電極のグレイン（結晶粒）の内部は不純物が導入されていない空乏化状態となることが確認されている。このため、ＨＳＧ化後にグレイン内に不純物を拡散させる必要がある。
【０００６】
このような不純物の拡散は、一般的に、気相拡散法や固相拡散法により行われている。また、気相拡散法や固相拡散法以外にも、高濃度の不純物が導入されたシリコン膜上にノンドープ非晶質シリコン膜を積層形成し、ノンドープ非晶質シリコン膜をＨＳＧ化した後、熱処理を行う方法も報告されている。この方法によれば、熱処理を行うことで下層のシリコン膜中の不純物がその上層に形成されたグレイン内に拡散される。
【０００７】
最近では、上述したような電極の表面のＨＳＧ化をＤＴ型のキャパシタ構造に適用し、トレンチ内のセルプレート電極の表面をＨＳＧ化し、セルプレート電極上に形成するキャパシタ絶縁膜の表面積を増大させてキャパシタ容量を増加させる検討が行われている。
【０００８】
しかし、通常、トレンチキャパシタ構造を有するＤＲＡＭでは、基板にキャパシタを形成した後トランジスタを形成するため、例えば気相拡散法や固相拡散法により、トレンチ内のＨＳＧ化された電極のグレイン内に不純物を拡散させると、トレンチの上部側壁からトランジスタのウェル領域が形成される基板内に導電型の異なる不純物が拡散される。このため、ウェル領域とＬＤＤ（Lightly Doped Drain）との耐圧不良を引き起こすことになる。また、ウェル濃度を高く設定する必要が生じる。
【０００９】
そこで、不純物がトレンチの上部側壁から基板に拡散するのを防ぐため、トレンチ内にキャパシタを形成する前に、トレンチの上部側壁に絶縁膜からなるカラー酸化膜を形成する例が報告されている（例えば、特許文献１参照）。
【００１０】
【特許文献１】特開２００２−１６２３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、キャパシタの形成前にトレンチ内の上部側壁のみに絶縁膜からなるカラー酸化膜を形成する場合には、例えばトレンチの内壁を覆うように基板上に絶縁膜を形成した後、リソグラフィー技術により、トレンチの上部側壁のみに絶縁膜を残存させるという煩雑な工程を行う必要があった。
【００１２】
また、高濃度の不純物が導入されたシリコン膜上のノンドープ非晶質シリコン膜をＨＳＧ化して、熱処理によりグレイン内に不純物を拡散させる方法をトレンチキャパシタに適用する場合には、高濃度の不純物が導入されたシリコン膜のカバレッジ性が悪く、ＤＴ型のトレンチの内壁を覆うように形成するのは困難であった。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の第１のキャパシタの形成方法は、下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるキャパシタの形成方法であって、まず、第１工程では基板上に第１のシリコン膜を形成し、第２工程ではこの第１のシリコン膜の表面に不純物を吸着させて不純物層を形成する。次に、第３工程で不純物層の表面に第２のシリコン膜を形成した後、第４工程で第２のシリコン膜を半球状グレイン化する。その後、第５工程で熱処理を行うことで、不純物層から第１のシリコン膜および半球状グレイン化した第２のシリコン膜に不純物を拡散させて下部電極を形成することを特徴している。
【００１４】
このような第１のキャパシタの形成方法によれば、第１のシリコン膜、不純物層および第２のシリコン膜を下層から順に積層形成することで、不純物の拡散源が第１のシリコン膜と第２のシリコン膜との間に挟持された状態となる。その後、第２のシリコン膜を半球状グレイン化し、熱処理を行うことで、不純物層から第１のシリコン膜および第２のシリコン膜に不純物を拡散させて下部電極を形成することから、気相拡散法や固相拡散法により外側から第２のシリコン膜におけるグレイン内に不純物を導入しなくても、第１のシリコン膜と第２のシリコン膜との間の不純物層からグレイン内に不純物を導入して下部電極を形成することができる。
【００１５】
また、第３工程と第４工程との間、または第４工程と第５工程との間に、第１のシリコン膜、不純物層および第２のシリコン膜のパターニングを行う場合には、不純物の拡散源がパターン形成された部分にのみ存在した状態となることから、その後、熱処理を行い不純物を拡散させることで、不純物を拡散させる領域を限定することができる。
【００１６】
また、本発明の第１の半導体装置の製造方法は、トレンチの内壁に下部電極、キャパシタ絶縁膜および上部電極を積層してなるトレンチキャパシタを備えた半導体装置の製造方法でもあり、まず、第１工程では基板にトレンチを形成し、トレンチの下部領域の内壁に不純物の拡散領域を形成する。次に、第２工程ではトレンチの内壁を覆うように基板上に第１のシリコン膜を形成し、第３工程では第１のシリコン膜の表面に不純物を吸着させて不純物層を形成する。続いて、第４工程では不純物層の表面に第２のシリコン膜を形成し、第５工程では拡散領域を覆うとともにトレンチの上部側壁を露出させるように第１のシリコン膜、不純物層および第２のシリコン膜をパターニングする。次に、第６工程で第２のシリコン膜を半球状グレイン化した後、第７工程で熱処理を行うことで、不純物層から第１のシリコン膜および半球状グレイン化した第２のシリコン膜に不純物を拡散させて下部電極を形成することを特徴としている。
【００１７】
このような第１の半導体装置の製造方法によれば、トレンチの内壁に第１のシリコン膜、不純物層および第２のシリコン膜を下層から順に積層形成することで、不純物の拡散源が第１のシリコン膜と第２のシリコン膜との間に挟持された状態となる。その後、拡散領域を覆うとともにトレンチの上部側壁を露出させるように上記３層をパターニングし、第２のシリコン膜を半球状グレイン化した後、熱処理を行うことで、不純物を拡散させることから、気相拡散法や固相拡散法により外側から第２のシリコン膜におけるグレイン内に不純物を導入しなくても、第１のシリコン膜と第２のシリコン膜との間の不純物層からグレイン内に不純物を導入して下部電極を形成することができる。
【００１８】
また、第１のシリコン膜、不純物層および第２のシリコン膜を拡散領域を覆うとともにトレンチの上部側壁を露出させるようにパターニングすることで、不純物の拡散源が拡散領域上にのみ存在した状態となることから、その後の熱処理により、不純物を拡散させる領域を拡散領域上に限定することができる。このため、第１のシリコン膜、不純物層および第２のシリコン膜が除去されたトレンチの上部側壁から基板に不純物が拡散されるのを防ぐことができる。
【００１９】
しかも、拡散源となる不純物層は第１のシリコン膜の表面に不純物を吸着させただけの層であるため、深いトレンチ内であってもカバレッジ性の問題を生じることなく形成することができる。
【００２０】
また、本発明の第２のキャパシタの形成方法は、下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるキャパシタの形成方法であって、まず、第１工程では基板上に第１のシリコン膜を形成し、第２工程ではこの第１のシリコン膜の表面に不純物を吸着させて不純物層を形成する。次に、第３工程で不純物層の表面に半球状グレイン化した第２のシリコン膜を形成する。その後、第４工程で熱処理を行うことで、不純物層から第１のシリコン膜および第２のシリコン膜に不純物を拡散させて下部電極を形成することを特徴している。
【００２１】
このような第２のキャパシタの形成方法によれば、第１のシリコン膜、不純物層および半球状グレイン化した第２のシリコン膜を下層から順に積層形成し、熱処理を行うことで、不純物層から第１のシリコン膜および第２のシリコン膜に不純物を拡散させることから、上述した第１のキャパシタの形成方法と同様の作用、効果が得られる。
【００２２】
また、本発明の第２の半導体装置の製造方法は、トレンチの内壁に下部電極、キャパシタ絶縁膜および上部電極を積層してなるトレンチキャパシタを備えた半導体装置の製造方法でもあり、まず、第１工程では基板にトレンチを形成し、トレンチの下部領域の内壁に不純物の拡散領域を形成する。次に、第２工程ではトレンチの内壁を覆うように基板上に第１のシリコン膜を形成し、第３工程では第１のシリコン膜の表面に不純物を吸着させて不純物層を形成する。続いて、第４工程では不純物層の表面に半球状グレイン化した第２のシリコン膜を形成し、第５工程では、拡散領域を覆うとともにトレンチの上部側壁を露出させるように、第１のシリコン膜、不純物層および第２のシリコン膜をパターニングする。その後、第７工程で熱処理を行うことで、不純物層から第１のシリコン膜および第２のシリコン膜に不純物を拡散させて下部電極を形成し、下部電極、キャパシタ絶縁膜および上部電極とからなるトレンチキャパシタを形成することを特徴としている。
【００２３】
このような第２の半導体装置の製造方法によっても、トレンチの内壁に第１のシリコン膜、不純物層および半球状グレイン化した第２のシリコン膜を下層から順に積層形成し、拡散領域を覆うとともにトレンチの上部側壁を露出させるようにパターニングする。その後、熱処理を行うことで、不純物層から第１のシリコン膜および第２のシリコン膜に不純物を拡散させることから、上述した第１の半導体装置の製造方法と同様の作用、効果が得られる。
【発明の効果】
【００２４】
本発明の第１および第２のキャパシタの形成方法によれば、第２のシリコン膜におけるグレイン内に気相拡散法や固相拡散法により外側から不純物を導入しなくても、第１のシリコン膜と第２のシリコン膜との間の不純物層からグレイン内に不純物を導入した下部電極を得ることができる。
【００２５】
また、本発明の第１および第２の半導体装置の製造方法によれば、上記効果に加えて、拡散領域を覆うとともにトレンチの上部側壁を露出させるように第１のシリコン膜、不純物層および第２のシリコン膜をパターニングした後、熱処理を行い不純物を拡散させることで、不純物を拡散させる領域を拡散領域上に限定することができる。
【００２６】
したがって、上記３層が除去されたトレンチの上部側壁から基板に不純物が拡散されるのを防ぐことができる。これにより、基板に不純物が拡散されるのを防ぐために、従来のようにキャパシタを形成する前にトレンチにカラー酸化膜を形成しなくてもよく、工程数を抑制することができる。
【００２７】
また、不純物の拡散源となる不純物層は第１のシリコン膜の表面に不純物を吸着させただけの層であることから、深いトレンチ内であっても、第１のシリコン膜および第２のシリコン膜をカバレッジ性よく成膜することが可能である。
【００２８】
したがって、第２のシリコン膜をＨＳＧ化して不純物を導入し、第１のシリコン膜、第２のシリコン膜および拡散領域からなる下部電極を形成することで、トレンチ内に表面積を増大させたキャパシタの下部電極を形成することができる。これにより、下部電極表面に形成するキャパシタ絶縁膜の表面積を増大させることが可能であり、キャパシタ容量を増大させることができる。
【００２９】
この結果、キャパシタ容量を増大させることができるとともに、工程数を抑制することが可能となる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（第１実施形態）
本発明の第１のキャパシタの形成方法および第１の半導体装置の製造方法に係る、ＤＴ型のトレンチキャパシタ構造を有する半導体装置の製造方法を、図１〜図３の製造工程断面図に示す。
【００３１】
まず、図１（ａ）に示すように、通常のトレンチを形成する技術と同様に、例えばシリコン基板からなる基板１１上に、例えば酸化シリコン膜からなるエッチングストッパ膜１２と、例えば窒化シリコン膜からなる無機マスク１３とをこの順に積層形成する。このエッチングストッパ膜１２と無機マスク１３とは基板１１にトレンチを形成する際のマスクとなる。
【００３２】
次に、通常のリソグラフィー技術により、無機マスク１３とエッチングストッパ膜１２とをエッチングしてトレンチを形成するための開口部１３ａを形成した後、さらに、基板１１を例えば側壁テーパ形状となるように所定の深さまでエッチングして、トレンチ上部１４ａを形成する。
【００３３】
次いで、トレンチキャパシタの必要容量を得るために、エッチング条件を等方的に変化させて、基板１１における上記トレンチ上部１４ａの底部に例えば断面楕円状の所定の深さのトレンチ下部１４ｂを形成することで、上記トレンチ上部１４ａおよびトレンチ下部１４ｂとからなるトレンチ１４を形成する。
【００３４】
その後、例えば固相拡散法により、基板１１におけるトレンチ下部１４ｂの下部領域に拡散領域１５を形成する。ここでの図示は省略したが、具体的には、トレンチ１４の内壁を覆うように無機マスク１３上に不純物として例えばヒ素（Ａｓ）をドーピングした酸化シリコン膜を形成する。さらにトレンチ１４内をレジストで埋め込み、レジストを所定の深さまで後退させた後、このレジストをマスクとして、露出された酸化シリコン膜を除去する。続いてレジストを除去した後、熱処理を行うことで、酸化シリコン膜中の不純物を基板１１に拡散させて、不純物の拡散領域１５を形成する。その後、この酸化シリコン膜を除去する。
【００３５】
次に、図１（ｂ）に示すように、トレンチ１４の内壁を覆うように、無機マスク１３上に、例えばノンドープ非晶質シリコン膜からなる第１のシリコン膜２１を形成する。ここでの成膜条件の一例としては、プロセスガスにシラン（ＳｉＨ4）〔流量：２５０ｃｍ3／ｍｉｎ〕を用い、成膜雰囲気内圧力を１３０Ｐａ、成膜温度を５１０℃、成膜時間を５分２７秒、成膜膜厚を５ｎｍに設定する。なお、ガス流量は標準状態における体積流量を示すものとする。
【００３６】
なお、ここでは、第１のシリコン膜２１がノンドープ非晶質シリコン膜であることとしたが、ノンドープポリシリコン膜であってもよい。ただし、第１のシリコン２１をノンドープ非晶質シリコン膜とするとカバレッジ性が良好となるため好ましい。また、カバレッジ性に問題がなければ、第１のシリコン膜２１は不純物が導入された非晶質シリコン膜またはポリシリコン膜であってもよい。
【００３７】
次に、第１のシリコン膜２１の表面に、例えばＡｓからなる不純物を吸着させて、不純物層２２を形成する。ここでの堆積条件の一例としては、プロセスガスに水素化ヒ素（ＡｓＨ3）〔流量：５００ｃｍ3／ｍｉｎ〕とヘリウム（Ｈｅ）〔流量：５００ｃｍ3／ｍｉｎ〕とを用い、成膜雰囲気内圧力を６６．５Ｐａ、成膜温度を５１０℃、成膜時間を５分に設定する。
【００３８】
続いて、この不純物層２２の表面に例えばノンドープ非晶質シリコン膜からなる第２のシリコン膜２３を形成する。ここでの成膜条件の一例としては、プロセスガスにシラン（ＳｉＨ4）〔流量：２５０ｃｍ3／ｍｉｎ〕を用い、成膜雰囲気内圧力を１３０Ｐａ、成膜温度を５１０℃、成膜時間を２２分４６秒、成膜膜厚を１５ｎｍに設定する。
【００３９】
なお、ここでは、第２のシリコン膜２３がノンドープ非晶質シリコン膜であることとしたが、本発明はこれに限定されず、カバレッジ性が良好で、かつＨＳＧ化が可能であればよく、ＨＳＧ化が可能な程度の不純物（例えばＡｓ）が導入されていてもよい。
【００４０】
ここで、図１（ｂ）におけるトレンチ１４の底部において第１のシリコン膜２１、不純物層２２および第２のシリコン膜２３が下層から順に積層形成された状態の要部拡大図を図１（ｃ）に示す。本実施形態では、上述した第１のシリコン膜２１、不純物層２２および第２のシリコン膜２３をｉｎ−ｓｉｔｕで連続して形成することとする。
【００４１】
また、ここでは第１のシリコン膜２１を５ｎｍ、第２のシリコン膜２３を１５ｎｍに設定することとしたが、第１のシリコン膜２１および第２のシリコン膜２３の膜厚は、トレンチ１４（前記図１（ｂ）参照）の寸法または後工程で形成するＨＳＧグレインサイズにより適宜設定することとする。
【００４２】
続いて、図２（ｄ）に示すように、トレンチ１４の内部を埋め込むようにレジスト（図示省略）を塗付形成した後、レジストを基板１１における拡散領域１５の上面まで後退させる。その後、このレジストをマスクにして、例えば等方性ドライエッチングにより、露出された第２のシリコン膜２３、その下層の不純物層２２および第１のシリコン膜２１を除去し、上記の３層が拡散領域１５を覆うとともにトレンチ１４の上部側壁を露出させるようにパターニングする。続いてトレンチ１４内のレジストを除去する。
【００４３】
次に、図２（ｅ）に示すように、既知のＨＳＧ化技術により、第２のシリコン膜２３をＨＳＧ化することで、不純物層２２上に選択的にＨＳＧ３１を形成する。ここでのＨＳＧ化条件としては、プロセスガスにＳｉＨ4〔流量：２０ｃｍ3／ｍｉｎ〕を用い、処理温度を５６０度、処理時間２５分で第２のシリコン膜２３に核を形成した後、同一温度で７分間この核を成長させることとする。
【００４４】
この工程により第２のシリコン膜２３がＨＳＧ化され、ＨＳＧ３１が形成される。ここで、図２（ｅ）におけるトレンチ１４底部の第１のシリコン膜２１、不純物層２２、ＨＳＧ化された第２のシリコン膜２３の積層状態を、図２（ｆ）の要部拡大図に示す。
【００４５】
なお、ここでは第２のシリコン膜２３が全体的にＨＳＧ化されることとしたが、本発明はこれに限定されず、第２のシリコン膜２３の表面にＨＳＧ３１が形成された形状であってもよい。
【００４６】
また、本実施形態では、拡散領域１５を覆うとともにトレンチ１４の上部側壁を露出させるように第１のシリコン膜２１、不純物層２２および第２のシリコン膜２３をパターニングした後、第２のシリコン膜２３をＨＳＧ化する例について説明したが、第２のシリコン膜２３をＨＳＧ化する際に基板１１へ不純物が拡散されなければ、第１のシリコン膜２１、不純物層２２および第２のシリコン膜２３を積層形成し、第２のシリコン膜２３をＨＳＧ化した後、パターニングしてもよい。
【００４７】
この後の工程は、既知のトレンチキャパシタの製造工程と同様に行われる。すなわち、図３（ｇ）に示すように、ＨＳＧ化された第２のシリコン膜２３の表面およびトレンチ１４の内壁を覆うように、無機マスク１３上に例えば窒化シリコン膜からなるキャパシタ絶縁膜２４を成膜する。その後、トレンチ１４を埋め込むように、キャパシタ絶縁膜２４上に、例えばＡｓが導入されたポリシリコン膜からなる導電性膜２５を成膜する成膜工程と、エッチバック工程とを繰り返すことで、トレンチ下部１４ｂを導電性膜２５で埋め込む。この際、最初のエッチバック工程で、導電性膜２５とともにキャパシタ絶縁膜２４も除去されるため、少なくともキャパシタ絶縁膜２４がＨＳＧ化された第２のシリコン膜２３を覆う状態を維持するように、最初のエッチバック工程を行う。
【００４８】
次に、図３（ｈ）に示すように、露出されたトレンチ上部１４ａの側壁をクリーニングした後、トレンチ上部１４ａの内壁を覆うように、例えばＳｉＯ2からなるカラー酸化膜２６を形成し、エッチバック工程を行って、トレンチ上部１４ａの側壁のみにカラー酸化膜２６を残存させる。
【００４９】
その後、通常のリソグラフィーおよびエッチングを行うことにより、トレンチ上部１４ａの側壁上部１４ａ’を覆うカラー酸化膜２６をエッチング除去し、側壁上部１４ａ’を露出させる。次に、トレンチ上部１４ａ内に導電性膜２５を埋め込んで、トレンチ１４内の導電性膜２５で構成される上部電極（ノード電極）を形成する。
【００５０】
以下、通常のＤＲＡＭプロセスを経てＤＲＡＭを形成する。ＤＲＡＭにおけるトランジスタの形成の際、基板１１に不純物を拡散させてトランジスタの拡散層３２を形成するための熱処理により、不純物層２２から第１のシリコン膜２１およびＨＳＧ化された第２のシリコン膜２３に不純物が拡散される。これにより、不純物が導入された第１のシリコン膜２１’と第２のシリコン膜２３’と拡散領域１５とで構成される下部電極（セルプレート電極）を形成する。また、トランジスタの拡散層３２と上部電極とがトレンチ上部１４ａの側壁上部１４ａ’を介して接続されるようにトランジスタを形成する。
【００５１】
このようなトレンチキャパシタ構造を有する半導体装置の製造方法によれば、トレンチ１４の内壁に第１のシリコン膜２１、不純物層２２および第２のシリコン膜２３を下層から順に積層形成し、拡散領域１５を覆うとともにトレンチ１４の上部側壁を露出させるように上記３層をパターニングする。その後、熱処理を行うことで、不純物層２２から第１のシリコン膜２１および半球状グレイン化した第２のシリコン膜２３に不純物を拡散させることから、気相拡散法や固相拡散法により外側から第２のシリコン膜２３のＨＳＧ３１内に不純物を導入しなくても、第１のシリコン膜２１と第２のシリコン膜２３との間の不純物層２２からＨＳＧ３１内に不純物を導入して下部電極を形成することができる。
【００５２】
また、第１のシリコン膜２１、不純物層２２および第２のシリコン膜２３をパターニングすることで、不純物の拡散源が拡散領域１５上にのみ存在した状態とすることから、その後、熱処理を行い不純物を拡散させることで、不純物を拡散させる領域を拡散領域１５上に限定することができる。
【００５３】
したがって、第１のシリコン膜２１、不純物層２２および第２のシリコン膜２３が除去されたトレンチ１４の上部側壁から基板１１に不純物が拡散されるのを防ぐことができる。これにより、基板１１に不純物が拡散されるのを防ぐために、従来のようにキャパシタを形成する前にトレンチ上部１４ａにカラー酸化膜２６を形成しなくてもよく、工程数を抑制することができる。
【００５４】
また、第１のシリコン膜２１および第２のシリコン膜２３にノンドープ非晶質シリコン膜を用いており、不純物の拡散源となる不純物層２２は第１のシリコン膜２１の表面に吸着させただけの層であることから、トレンチ１４の内壁に、第１のシリコン膜２１および第２のシリコン膜２３をカバレッジ性よく成膜することが可能である。
【００５５】
したがって、第２のシリコン膜２３をＨＳＧ化して不純物を導入し、第１のシリコン膜２１’、第２のシリコン膜２３’および拡散領域１５からなる下部電極を形成することで、トレンチ１４内に表面積を増大させたキャパシタの下部電極を形成することができる。これにより、下部電極表面に形成するキャパシタ絶縁膜２４の表面積を増大させることが可能であり、キャパシタ容量を増大させることができる。
【００５６】
また、トレンチ１４内に上部電極を形成した後、基板１１に不純物を拡散させてトランジスタの拡散層３２を形成する際の熱処理により、不純物層２２から第１のシリコン膜２１および第２のシリコン膜２３に不純物を拡散させることで、工程数をさらに抑制することができる。
【００５７】
この結果、キャパシタ容量を増大させることができるとともに、工程数を抑制することが可能となる。
【００５８】
なお、本実施形態では、基板１１に不純物を拡散させてトランジスタの拡散層３２を形成する際の熱処理により、不純物層２２から第１のシリコン膜２１および第２のシリコン膜２３に不純物を拡散させることとしたが、図２（ｅ）を用いて説明した第２のシリコン膜２３のＨＳＧ化工程の際に、不純物層２２から第１のシリコン膜２１に不純物が拡散され、第１のシリコン膜２１’となってもよい。この場合には、トランジスタの拡散層３２を形成する際の熱処理より、第１のシリコン膜２１’からＨＳＧ化された第２のシリコン膜２３に不純物が拡散されて第２のシリコン膜２３’となる。
【００５９】
（第２実施形態）
本実施形態では本発明の第２のキャパシタの形成方法および第２の半導体装置の製造方法に係る、ＤＴ型のトレンチキャパシタ構造を有する半導体装置の製造方法を、図４〜図５の製造工程断面図を用いて説明する。なお、不純物層２２を形成するまでの工程は第１実施形態で図１を用いて説明した工程と同様とし、不純物層２２が形成された状態を図４（ａ）に示す。
【００６０】
図４（ａ）に示すように、第１のシリコン膜２１の表面に不純物層２２を形成した後、図４（ｂ）に示すように、例えばＬＰ−ＣＶＤ法により、シリコンが非晶質状態から結晶状態になる遷移領域の温度（例えば５７０℃）で、不純物層２２の表面にＨＳＧ化した第２のシリコン膜２３を形成する。
【００６１】
次に、図５（ｃ）に示すように、トレンチ１４の内部を埋め込むようにレジスト（図示省略）を塗付形成した後、レジストをトレンチ１４の内壁に形成された拡散領域１５の上面まで後退させる。その後、このレジストをマスクにして、例えば等方性ドライエッチングにより、露出された第２のシリコン膜２３、その下層の不純物層２２および第１のシリコン膜２１を除去する。続いてトレンチ１４内のレジストを除去する。
【００６２】
この後は図５（ｄ）に示すように、第１実施形態と同様に、既知の方法でトレンチ１４内にキャパシタ絶縁膜２４、カラー酸化膜２６、導電性膜２５からなる上部電極の形成を行う。その後、既知の方法で基板１１にトランジスタを形成する。この基板１１に不純物を拡散させてトランジスタの拡散層３２を形成するための熱処理により、不純物層２２（図５（ｃ）参照）から第１のシリコン膜２１および第２のシリコン膜２３に不純物が拡散され、不純物が導入された第１のシリコン膜２１’、第２のシリコン膜２３’および拡散領域１５から構成されるトレンチキャパシタの下部電極が形成される。
【００６３】
このようなキャパシタの形成方法および半導体装置の製造方法によっても、トレンチ１４の内壁に第１のシリコン膜２１、不純物層２２および半球状グレイン化した第２のシリコン膜２３を下層から順に積層形成し、拡散領域１５を覆うとともにトレンチ１４の上部側壁を露出させるようにパターニングする。その後、熱処理を行うことで、不純物層２２から第１のシリコン膜２１および第２のシリコン膜２３に不純物を拡散させることから、第１実施形態と同様の効果を奏することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明のキャパシタの形成方法および半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図および要部拡大図（その１）である。
【図２】本発明のキャパシタの形成方法および半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図および要部拡大図（その２）である。
【図３】本発明のキャパシタの形成方法および半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その３）である。
【図４】本発明のキャパシタの形成方法および半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その１）である。
【図５】本発明のキャパシタの形成方法および半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その２）である。
【符号の説明】
【００６５】
１１…基板、１４…トレンチ、１５…拡散領域、２１…第１のシリコン膜、２２…不純物層、２３…第２のシリコン膜、２４…キャパシタ絶縁膜、３１…半球状グレイン（ＨＳＧ）、３２…拡散層
【図１】
2004266248.tif 000003
【図２】
2004266248.tif 000004
【図３】
2004266248.tif 000005
【図４】
2004266248.tif 000006
【図５】
2004266248.tif 000007