(57)【要約】【課題】水素を含有しない結晶粒径の大きな半導体薄膜を、効率よく形成することが可能な薄膜半導体装置の製造方法を提供する。【解決手段】複数の異なるガスの反応エネルギーを利用する反応性熱ＣＶＤ法によって絶縁性の基板３１上に多結晶性の半導体薄膜３４を形成し、その後続けて、エネルギー照射によって半導体薄膜３４の結晶粒径を成長させる工程を行う。【選択図】図３
2004266241.tif 000002
【特許請求の範囲】
【請求項１】
複数の異なるガスの反応エネルギーを利用する反応性熱ＣＶＤ法によって絶縁性の基板上に多結晶性の半導体薄膜を形成する工程と、
エネルギーを与えることにより前記半導体薄膜の結晶性を助長させる工程とを行う
ことを特徴とする薄膜半導体装置の製造方法。
【請求項２】
請求項１記載の薄膜半導体装置の製造方法において、
前記２工程を連続して行う
ことを特徴とする薄膜半導体装置の製造方法。
【請求項３】
請求項１記載の薄膜半導体装置の製造方法において、
前記二工程の間に、前記半導体薄膜上に絶縁膜を形成する工程を行う
ことを特徴とする薄膜半導体装置の製造方法。
【請求項４】
請求項３記載の薄膜半導体装置の製造方法において、
前記半導体薄膜の形成と前記絶縁膜の形成とを、これらの膜の成膜表面を大気に晒すことなく連続して行う
ことを特徴とする薄膜半導体装置の製造方法。
【請求項５】
請求項１記載の薄膜半導体装置の製造方法において、
前記半導体薄膜は、多結晶シリコン層および多結晶シリコンゲルマニウム層の少なくとも一方からなる
ことを特徴とする薄膜半導体装置の製造方法。
【請求項６】
請求項５記載の薄膜半導体装置の製造方法において、
前記半導体薄膜の形成工程では、多結晶シリコン層の形成と多結晶シリコンゲルマニウムからなる層の形成とを連続して行う
ことを特徴とする薄膜半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、
前記半導体薄膜の結晶性を助長させる工程では、半導体薄膜内の結晶を溶融させずに非結晶部分のみを溶融させる
ことを特徴とする薄膜半導体装置の製造方法。
【請求項８】
半導体薄膜を用いた薄膜半導体素子と、当該薄膜半導体素子に接続された電流駆動型の表示素子とを基板上に配列形成してなる表示装置の製造方法において、
複数の異なるガスの反応エネルギーを利用する反応性熱ＣＶＤ法によって絶縁性の基板上に多結晶性の半導体薄膜を形成する工程と、
エネルギーを与えることにより前記半導体薄膜の結晶性を助長させる工程とを行う
ことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜半導体装置の製造方法および表示装置の製造方法に関し、特にはフラットパネルディルプレイの製造に適する薄膜半導体装置の製造方法および有機ＥＬ素子のような電流駆動型の表示素子を備えた表示装置の製造方法に関する。
【背景技術】
【０００２】
液晶ディスプレイや有機ＥＬディスプレイ等のフラットパネルディスプレイには、画素電極の駆動用素子として薄膜トランジスタ（ＴＦＴ：thin film transistor）が設けられている。このうち、半導体薄膜として多結晶シリコン（poly-Si）を用いたpoly-Ｓｉ・ＴＦＴは、駆動回路を形成できること、高機能な回路をパネルに内蔵することによりいわゆるシステム−オン−グラス化が可能になることなどの理由から注目されている。ところで、石英基板上ではなく、低コストのガラス基板上へのPoly-Ｓｉ・ＴＦＴの形成を実現するために、製造プロセスの温度を６００℃以下に抑えた、いわゆる低温Poly-Ｓｉプロセスの開発が行われてきた。
【０００３】
低温Poly-Ｓｉプロセスによるpoly-Ｓｉ・ＴＦＴの製造においては、ガラスなどの絶縁基板上に、プラズマＣＶＤ法によって非晶質シリコン（ａ−Ｓｉ）を半導体薄膜として成膜し、この膜にエキシマレーザーなどの強光を照射してアニール（レーザーアニール）処理することにより多結晶化する方法が用いられてきた。また、プラズマＣＶＤによって形成された非晶質シリコンには、多量の水素が含まれている。このため、プラズマＣＶＤ法によって半導体薄膜を形成した場合には、レーザーアニール時における突沸を防ぐための前処理として、例えば４００℃〜４５０℃の温度で１時間ほどのアニール処理による脱水素工程を行うことが一般的であった（例えば、下記特許文献１〜５参照）。
【０００４】
【特許文献１】特開２００２−２６１００９号公報
【特許文献２】特許３２０４４８９号公報
【特許文献３】特開平９−８３１９号公報
【特許文献４】特開２００２−２３１９５８号公報
【特許文献５】特開２００２−２５９０５号公報
【０００５】
また、このほかにも、反応性熱ＣＶＤと呼ばれる、２種のガスの化学反応エネルギーを用いて、直接、多結晶Ｓｉ1-xＧｅx薄膜（０＜ｘ＜１）を基板上に成膜する方法も知られている（下記非特許文献１参照）。
【０００６】
【非特許文献１】半那純一「応用物理」第７１巻  第７号８７８ページ（２００２）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、上述したような一般的に行われている低温Poly-Ｓｉプロセスにおいては、上述したアニール処理による１時間の脱水素工程が、スループットを低下させる要因になっている。しかも、この脱水素工程は、一般的には、非晶質シリコン表面が露出している状態で行うために、半導体薄膜が炉内の不純物汚染の影響を受け易い。そして、このような汚染は、この半導体薄膜を用いて構成された薄膜トランジスタにおいての、しきい値電圧（Ｖｔｈ）のばらつきを増大させる要因となる。
【０００８】
また、アニール処理による脱水素工程を行ったとしても、半導体薄膜中の水素を１Ｅ２０ｃｍ-3のオーダーまでにしか低減することができず、膜中の残留水素濃度をさらに低減するのは難しい。そして、このような残留水素は、たとえレーザーアニール時に突沸しないレベルの量であったとしても、結晶化の阻害要因になると考えられている。すなわち、このような残留水素を含む半導体薄膜に対してレーザーアニールを施した場合、レーザーエネルギーの一部はＳｉ−Ｈ結合を切ることに使われるため、これによって残留水素はほぼゼロになるものの、これに加えてＳｉを溶融再結晶化させるためのエネルギーがさらに必要になる。これはレーザーエネルギーの利用効率低下をもたらし、スループットの低下、すなわち生産性の低下につながるという問題点を有していた。
【０００９】
尚、水素を含まない半導体薄膜を成膜できる方法としてスパッタ法があるが、この方法もスパッタ雰囲気に含まれるアルゴンガス、あるいは半導体薄膜の表面に付着する不純物の影響からは逃れられない。またスパッタ法は、成膜時のパーティクル付着の問題や、プラズマＣＶＤと異なりチャンバーのセルフクリーニングができず装置メンテナンスが煩雑である等の問題点があった。
【００１０】
一方、上述した反応性熱ＣＶＤによって、直接多結晶Ｓｉ1-xＧｅx薄膜（０＜ｘ＜１）を基板上に成膜する方法は、レーザーアニールを用いずに多結晶シリコンゲルマニウムが得られることが利点ではあるが、得られる多結晶シリコンゲルマニウムの結晶粒径は１００ｎｍ程度と小さく、またある程度の粒径を得るためには、膜厚も２００ｎｍと厚く成膜する必要があり、製品に使用するＴＦＴの要求性能には不十分であった。
【００１１】
また特に、有機ＥＬ素子のような自発光型の表示素子をＴＦＴ駆動する表示装置においては、ＴＦＴを電流駆動モードで連続駆動させるため、ＴＦＴのしきい電圧（Ｖｔｈ）のシフトに対する要求が厳しく、安定したしきい電圧で長期にわたって駆動することが可能なＴＦＴを搭載することが求められている。
【００１２】
本発明は以上の問題点を解決するもので、その目的は、水素を含有しない結晶性が優れた半導体薄膜を効率よく形成することが可能で、これにより特性の良好な薄膜半導体装置を生産性良好に得ることが可能な製造方法を提供すること、さらには有機ＥＬ素子のような電流駆動型の表示素子を安定したしきい電圧で長期にわたって駆動することが可能な表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
このような目的を達成するための本発明の薄膜半導体装置の製造方法は、複数の異なるガスの反応エネルギーを利用する反応性熱ＣＶＤ法によって絶縁性の基板上に半導体薄膜を形成する工程を行い、次いでエネルギー照射によって半導体薄膜を結晶成長させる工程を行うことを特徴としている。
【００１４】
このような方法によれば、反応性熱ＣＶＤ法によって半導体薄膜を形成することにより、多結晶性でしかも水素の含有のない半導体薄膜が基板上に形成される。このため、次にこの半導体薄膜にエネルギー照射を行う場合、半導体薄膜内の水素の突沸を懸念する必要はない。したがって、半導体薄膜の形成工程とエネルギー照射による結晶成長工程との間に脱水素工程を行う必要はなく、これらの工程が連続して行われる。
【００１５】
さらに、水素の含有のない半導体薄膜が形成されるため、このエネルギー照射において、半導体材料元素と水素元素との間の結合を切るため、と言った余分なエネルギーが消費されることはない。このため、結晶粒径に成長させるためのエネルギー照射におけるエネルギーの利用効率が向上する。
【００１６】
また本発明は、上述した手順での薄膜半導体装置（薄膜半導体素子）の製造を含む表示装置の製造方法であり、薄膜半導体素子に接続された電流駆動型の表示素子とを基板上に配列形成してなる。
【００１７】
このような表示装置の製造方法によれば、上述した手順で表示素子に接続された薄膜半導体素子を形成することにより、予め均一な結晶性で半導体薄膜を形成しさらにその結晶性を助長させることで、結晶性の均一な半導体薄膜を用いて形成された各薄膜半導体素子によって表示素子が駆動が行われるようになる。したがって、表示素子の駆動特性が均一に保たれ、表示装置の大型化が可能になる。
【発明の効果】
【００１８】
以上説明したように、本発明の薄膜半導体装置の製造方法によれば、従来の製造方法では必須であった半導体薄膜形成後の脱水素工程を省略することができるため、工程の短縮化に効果を発揮する。また、脱水素工程を行う必要がなくなったことにより、脱水素工程での不純物汚染を防止することができる。これにより、不純物汚染によりＶｔｈのばらつきを抑え，ＯＮ／ＯＦＦ比が改善されたＴＦＴ（薄膜半導体装置）を得ることができる。さらに、水素の含有のない半導体薄膜が形成されるため、このエネルギー照射において、半導体材料元素と水素元素との間の結合を切るため、と言った余分なエネルギーが消費されることはない。このため、結晶粒径に成長させるためのエネルギー照射におけるエネルギーの利用効率の向上が図られ、薄膜半導体装置の生産性を向上させることが可能になる。
【００１９】
さらに、本発明の表示装置の製造方法によれば、反応性熱ＣＶＤによって予め結晶性良好に形成された半導体薄膜を用いて形成された薄膜半導体素子に表示素子を接続させることにより、大面積であっても各表示素子の均一で安定した駆動が可能になり、電流駆動型の表示素子を設けた表示装置の大型化が可能になる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の薄膜半導体装置の製造方法を、画素電極駆動用の薄膜トランジスタ（ＴＦＴ）を薄膜半導体装置として備えた表示用駆動パネルの製造に適用した実施の形態を、図面に基づいて詳細に説明し、その後、表示装置の製造方法の実施の形態を説明する。尚、ここでは、製造方法に関する各実施形態を説明するのに先立ち、各実施形態で用いる処理装置の構成を説明し、その後、製造方法の各実施形態１〜８を説明する。
【００２１】
＜処理装置−１＞
図１は、下記実施形態において使用される処理装置の一例を示す構成図である。この図に示す処理装置１は成膜処理装置であり、内部が気密状態に保たれるようにシールされた処理室２を備えている。この処理室２には、減圧手段としてターボ分子ポンプ（ＴＭＰ）３が設けられ、さらに内部の圧力が自動圧力制御手段（ＡＰＣ）４で所望の一定圧力に保たれるように構成されている。
【００２２】
また、この処理室２内には、基板保持手段を兼ねる下部電極５と、下部電極５上に対向配置されたガス拡散手段を兼ねる上部電極６とが設けられている。そして、これら下部電極５−上部電極６間には高周波電源（ＲＦ）７が接続されると共に、基板保持手段を兼ねる下部電極５には加熱手段８が設けられている。加熱手段８は例えば電気的に加熱するヒーターであり、下部電極５に保持された基板Ｗを２００℃〜５００℃に維持できるようになっている。
【００２３】
一方、ガス拡散手段を兼ねる上部電極６には、処理室２内に複数種のガスを供給するガス供給手段９が接続されている。このガス供給手段９には、成膜に必要とするガスの種類に応じて複数の供給ライン９ａ，９ａ，…が接続され、例えばＳｉＨ4、ＮＨ3、Ｎ２Ｏ、Ｓｉ2Ｈ6、Ｆ2、Ｎ2、Ｏ2、Ｈｅ、Ａｒ、Ｈ2等の成膜ガス（原料ガスおよび希釈ガス）Ｇが各供給ライン９ａ，９ａ，…から処理室２内に供給される構成となっている。また、各ガス供給ライン９ａ，９ａ，…にはマスフローコントローラ（ＭＦＣ）９ｂが接続され、処理室２内へのガス供給量が個別に調整される。
【００２４】
そして、上述した高周波電源（ＲＦ）７、加熱手段８の電源（ヒーター電源）、およびマスフローコントローラ９ｂ，９ｂ，…には、これらを制御するシーケンスコントローラ１０が接続されている。
【００２５】
このような構成の処理装置１においては、例えば窒化シリコン膜や酸化シリコン膜等の絶縁膜を成膜する際には、ガス供給手段９によってＳｉＨ4、ＮＨ3、Ｎ2Ｏ、Ｏ2等の成膜ガスＧを処理室２内に導入し、高周波電源（ＲＦ）７により下部電極５−上部電極６間に高周波を印加する。これにより、下部電極５上に保持させた基板Ｗ上に、これらの絶縁膜がプラズマＣＶＤ成膜される。一方、シリコン薄膜等の半導体薄膜を成膜する際には、ガス供給手段９によってＳｉ2Ｈ6、Ｆ2、Ｈｅ等の成膜ガスＧを処理室２内に導入し、下部電極５−上部電極６間には高周波を印加せず、下部電極５を４５０℃程度に加熱する。これにより、原料ガス自身が持つ化学反応性を利用して原料ガスを励起、分解し、下部電極５上に保持され加熱された基板Ｗ上に、半導体薄膜が反応性熱ＣＶＤ成膜される。
【００２６】
これらの成膜工程は、ガス供給手段９から供給される成膜ガスＧのガス種を切り替えることによって、同一の処理室２内で連続的に行われる。またこの一連の処理手順はシーケンスコントローラ１０により制御される。
【００２７】
＜処理装置−２＞
図２は、下記実施形態において使用される処理装置の他の例を示す構成図である。この図に示す処理装置２１は、複数の処理室を持つクラスタ型の処理装置であって、上述した処理装置１の構成（一部図示省略）に、さらにもう一つの処理室２２を付加し、この処理室２２と処理装置１の処理室２との間に搬送室２３を設けた構成となっている。そして、処理室２−処理室２２間において、基板Ｗを大気解放することなく、搬送室２３を介して移送可能に構成されている。
【００２８】
ここで、処理室２２が、先に説明した処理装置１の処理室２と異なるところは、基板保持手段２５とガス拡散手段２６とに高周波電源が設けられていない点にあり、他の構成は同様であることとする。そして、シーケンスコントローラ１０は、処理室２側における、基板保持手段２５に設けられた加熱手段２８の電源と、ガス拡散手段２６に接続されたガス供給手段２９のマスフローコントローラ２９ｂとにも接続されている。尚、ここでの図示は省略したが、ガス供給手段２９は、上述した処理装置１と同様に複数の供給ラインを備え、それぞれ供給ラインにマスフローコントローラ２９ｂが設けられた構成となっている。
【００２９】
このような構成の処理装置２１においては、例えば窒化シリコン膜、酸化シリコン膜等の絶縁膜を成膜する際には、処理装置１側の処理室２において、上述したと同様の手順でのプラズマＣＶＤ成膜を行う。一方、シリコン薄膜等の半導体薄膜を成膜する際には、搬送室２３を介して処理室２から処理室２２内に基板Ｗを移動し、ガス供給手段２９によってＳｉ2Ｈ6、Ｆ2、Ｈｅ等の成膜ガスＧを処理室２２内に導入し、基板保持手段２５を４５０℃程度に加熱する。これにより、上述したと同様の手順での反応性熱ＣＶＤ成膜を行う。そして、このような処理室２でのプラズマＣＶＤ成膜と、処理室２２での反応性熱ＣＶＤ成膜とは、基板Ｗを大気解放せずに真空状態に持ったまま行うことができる。尚、このような構成の処理装置２１であっても、処理室２２内に供給される成膜ガスＧを切り替えることによって、絶縁膜の成膜と半導体薄膜の成膜との両方を連続して行うこともできる。
【００３０】
以下、上述した処理装置１または処理装置２１を用いて行われる表示用駆動パネルの製造方法の各実施形態を説明する。
【００３１】
＜第１実施形態＞
図３〜図５の断面工程図は、第１実施形態の薄膜半導体装置の製造方法を説明するための図である。ここでは、これらの図を用いて薄膜半導体装置としてトップゲート型のＴＦＴの製造方法を説明し、さらにはこれを用いた表示用駆動パネル製造方法を説明する。
【００３２】
先ず、図３（ａ）に示すように、絶縁性の基板３１を用意する。この基板３１には、例えば旭ガラス社製ＡＮ６３５、ＡＮ１００、コーニング社製Ｃｏｄｅ１７３７、Ｅａｇｌｅ２０００等が適宜用いられる。
【００３３】
そして、プラズマＣＶＤ法またはＬＰＣＶＤ法等の成膜方法によって、この基板３１上に、バッファ層となる窒化シリコン（ＳｉＮｘ）膜３２を成膜し、さらに酸化シリコン（ＳｉＯｘ）膜３３を約５０ｎｍ〜４００ｎｍの膜厚で成膜する。この際、窒化シリコン膜３２および酸化シリコン膜３３の成膜にプラズマＣＶＤ法を用いる場合には、先ず窒化シリコン膜３２の成膜においては、無機系シランガス（ＳｉＨ4、Ｓｉ2Ｈ6等）とアンモニアガス（ＮＨ3）とを成膜ガスに用いる。また、酸化シリコン膜３３の成膜においては、上記無機系シランガスと酸素（Ｏ2）または亜酸化窒素（Ｎ2Ｏ）とを成膜ガスに用いる。尚、成膜の際の基板温度は４５０℃〜６００℃程度に保つこととする。
【００３４】
以上の後、反応性熱ＣＶＤ法によって、酸化シリコン膜３３上に、多結晶シリコンからなる半導体薄膜３４を成膜する。この際、成膜ガスには、ジシラン（Ｓｉ2Ｈ6）とフッ素（Ｆ2）を用いる。そして、希釈ガスとして、ヘリウム（Ｈｅ）やアルゴン（Ａｒ）等の不活性ガスや水素ガス（Ｈ2）を用いる。ガス流量は、例えばＳｉ2Ｈ6＝２０ｓｃｃｍ、Ｆ2＝０．８ｓｃｃｍ、Ｈｅ＝１０００〜４０００ｓｃｃｍとし、処理雰囲気内のガス圧力を約６００Ｐａに保ち、基板温度を４５０℃〜６００℃に保つ。これにより、Ｓｉ2Ｈ6とＦ2とが熱化学反応を起こし０．２ｎｍ／ｓ程度の成膜速度で、微結晶または多結晶シリコンからなる半導体薄膜３４が成膜される。ここでは、膜厚が１０〜１００ｎｍ、好ましくは４０ｎｍの多結晶シリコンからなる半導体薄膜３４を成膜することとする。
【００３５】
以上の工程は、図１を用いて説明した構成の処理装置１、または図２を用いて説明した構成の処理装置２１を用いて行う。処理装置１を用いる場合には、処理室２内において、高周波電源をオンにした状態で窒化シリコン膜３２および酸化シリコン膜３３のプラズマＣＶＤ成膜を行った後、高周波電源をオフに切り替えて半導体薄膜３４の反応性熱ＣＶＤ成膜を行う。一方、処理装置２１を用いる場合には、処理室２内において、高周波電源をオンにした状態で窒化シリコン膜３２および酸化シリコン膜３３のプラズマＣＶＤ成膜を行った後、成膜表面を大気に晒すことなく基板３１（Ｗ）を処理室２２内に搬送し、この処理室２２内おいて半導体薄膜３４の反応性熱ＣＶＤ成膜を行う。
【００３６】
そして、半導体薄膜３４の形成に続けて、図３（ｂ）に示すように、半導体薄膜３４に対して、パルスエキシマレーザーや、Ｘｅ（キセノン）アークランプ、炉アニール、Ｎ2ガスなどの噴き付けによる高温ガスアニールのような熱アニールなどのエネルギーＥの照射を行う。これにより、半導体薄膜３４を構成する多結晶シリコンの欠陥を消去するとともに、溶融再結晶化等の方法で結晶粒径を大きくし、または溶融させず結晶欠陥のみを消去し、半導体薄膜３４を構成する多結晶シリコンの結晶性を助長させる。この際、エキシマレーザーはＸｅＣｌ（塩化キセノン）の波長３０８ｎｍのラインビームレーザーを用い、パルス繰り返し周波数は２００Ｈｚ程度に設定して行われる。また、レーザー照射エネルギーを５０〜４００ｍＪ／ｃｍ2で照射する。尚、ここで用いる基板３１が、大型の表示装置用の基板３１である場合には、上述したエネルギーＥの照射のうち、Ｘｅ（キセノン）アークランプ、炉アニール、高温ガスアニールのような熱アニールなどを行うことが好ましい。また、この際、半導体薄膜３４を構成する結晶成分を溶融させずに、半導体薄膜３４中に残留する非晶質成分が結晶化する条件で上記エネルギーＥの照射を行うことが好ましい。
【００３７】
次いで、図３（ｃ）に示すように、半導体薄膜３４をパターンエッチングすることによってアイランド状に分離する。
【００３８】
その後、図３（ｄ）に示すように、プラズマＣＶＤ法によって、酸化シリコンからなるゲート絶縁膜３５を、約１００ｎｍの膜厚で成膜する。その後、必要に応じて、ＴＦＴのＶｔｈを制御する目的で、Ｂ+イオンをドーズ量０．１Ｅ１２〜４Ｅ１２／ｃｍ2程度で半導体薄膜３４にイオン注入する。この際、イオンビームの加速電圧は２０〜２００ｋｅＶ程度に設定される。
【００３９】
次に、図３（ｅ）に示すように、パターニングされた半導体薄膜３４上にゲート絶縁膜３５を介してゲート電極３６を形成する。この場合、先ず、ゲート絶縁膜３５上にアルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、不純物が添加されたポリシリコン（Doped poly-Si）、あるいはこれらの合金を１００〜８００ｎｍの膜厚に成膜し、これをパターニングすることによってゲート電極３６を形成する。
【００４０】
その後、図４（ｆ）に示すように、ゲート電極３６をマスクにしたイオン注入法によって、ｎ型のＭＯＳトランジスタのＬＤＤ拡散層３７を半導体薄膜３４中に形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：６Ｅ１２〜５Ｅ１３／ｃｍ2、加速電圧：２０〜２００ｋｅＶ程度に設定した質量分離イオン注入が行われる。
【００４１】
次に、図４（ｇ）に示すように、ｎチャンネル領域ａにおけるゲート電極３６の側壁を覆い、かつｐチャンネル領域ｂを覆うレジストパターン３８を形成し、これをマスクにしたイオン注入によって、Ｎ型のＭＯＳトランジスタのソース・ドレイン３９を形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：１Ｅ１４〜１Ｅ１５／ｃｍ2、加速電圧：２０〜２００ｋｅＶ程度に設定した質量分離または非質量分離型のイオンシャワードーピングが行われる。これにより、ＮチャンネルＴＦＴ４０を形成する。イオン注入後には、レジストパターン３８を剥離する。
【００４２】
さらに、図４（ｈ）に示すように、ｎチャンネル領域ａを覆うレジストパターン４１を形成し、これとｐチェンネル領域ｂのゲート電極３６をマスクにしたイオン注入法によって、Ｐ型のＭＯＳトランジスタのソース・ドレイン４２を形成するための不純物導入を行う。この際、例えば、Ｂ+イオンを用い、注入ドーズ量：１Ｅ１５〜３Ｅ１５／ｃｍ2、加速電圧１０〜１００ｋｅＶ程度で注入し、ＰチャンネルＴＦＴ４３を形成する。イオン注入後には、レジストパターン４１を剥離する。
【００４３】
以上の後、図５（ｉ）に示すように、ＴＦＴ４０，４３を覆うように、基板３１上に酸化シリコン膜４４を約６００ｎｍの膜厚で成膜する。この状態で、半導体薄膜３４中に導入した不純物を活性化させるため、レーザーアニール、ランプアニール、炉アニール、高温ガスアニール等から適宜選択された方法で活性化アニール処理を行う。次に、窒化シリコン膜４５を２００〜４００ｎｍの膜厚で成膜した後、水素化アニールをＮ2中において３５０〜４００℃で１時間程度施す。
【００４４】
次いで、図５（ｊ）に示すように、酸化シリコン膜４４と窒化シリコン膜４５からなる層間絶縁膜に、半導体薄膜３４に達するコンタクトホール４６を形成する。そして、このコンタクトホール４６を介して半導体薄膜３４に接続される配線電極４７を形成する。この配線電極４７の形成は、Ａｌ−Ｓｉ等の配線用電極材料をスパッタ成膜し、これをパターニングすることによって行う。
【００４５】
その後、例えばアクリル系有機樹脂からなる平坦化絶縁膜４８を約１μｍの膜厚で塗布形成し、この平坦化絶縁膜４８に配線電極４７に達するコンタクトホール４９を形成する。そして、このコンタクトホール４９を介して配線電極４７に接続された画素電極５０を、平坦化絶縁膜４８上に形成する。画素電極５０は、例えば透明導電性材料であるＩＴＯ（Indium Tin Oxide）をスパッタ成膜し、これをパターニングすることによって形成する。また、画素電極５０がＩＴＯからなる場合には、画素電極５０を窒素雰囲気中において約２２０℃で３０分間アニールすることで、表示用駆動パネル５１の完成となる。
【００４６】
以上の製造方法においては、図３（ａ）を用いて説明したように、反応性熱ＣＶＤ法によって半導体薄膜３４を形成している。この反応性熱ＣＶＤ法では、成膜に使用するガスの化学反応エネルギーを用いて成膜が進められる。例えば、ここでは、Ｓｉ2Ｈ6−Ｆ2系の酸化還元反応が進み、Ｓｉ2Ｈ6がＦ2により酸化されてＳｉが生じる。この反応系で得られる膜は水素を含まない多結晶状態の結晶性を示す。このような方法で得られた多結晶シリコンからなる半導体薄膜３４は、水素を含まず、かつ１０〜１００ｎｍほどの結晶粒径をもつため、薄膜を溶融させない程度の弱いレーザーエネルギーの照射でも結晶粒同士が結合、あるいは結晶粒内欠陥が消去されることにより、大粒径の薄膜が得られるのである。
【００４７】
このため、次の図３（ｂ）で説明したエネルギー照射によって結晶粒径を成長させる工程では、半導体薄膜３４内の水素の突沸を懸念する必要はない。したがって、半導体薄膜３４の形成工程とエネルギー照射による結晶成長工程との間に、１時間におよぶアニール処理による脱水素工程を行う必要がなくなる。このため、スループットの向上が図られると共に、脱水素工程での汚染がなくＶｔｈ特性の良好なＴＦＴを得ることが可能になる。
【００４８】
しかも、成膜される半導体薄膜３４は、成膜条件によっては図３（ｂ）で示したエネルギーＥの照射前であっても多結晶性を示す良好な結晶性が得られる。このため例えばレーザーアニールのビームエネルギーが弱い照射条件で、半導体薄膜３４の結晶欠陥を消去するだけのプロセスでも十分なＴＦＴ特性が得られる場合がある。このような場合はレーザープロセス等のエネルギーＥ照射の負担が減り、スループットの向上にも繋がる。
【００４９】
さらに、水素の含有のない半導体薄膜３４が形成されることから、図３（ｂ）で説明したエネルギーＥの照射においては、半導体薄膜３４中における半導体材料元素と水素元素との間の結合を切るため、と言った余分なエネルギーが消費されることはない。このため、このため、結晶粒径に成長させるためのエネルギー照射におけるエネルギーの利用効率が向上する。したがって、ＴＦＴおよびこのＴＦＴを有する表示用駆動パネルを得ることが可能になる。
【００５０】
また、このエネルギーＥの照射を、半導体薄膜３４を構成する結晶成分を溶融させずに、半導体薄膜３４中に残留する非晶質成分が結晶化する条件で行うようにした場合には、微結晶または多結晶半導体薄膜中に残留する非晶質成分を結晶化させ、かつ溶融させないことにより基板全面にわたる結晶粒の均一性を保持することが可能になる。一般に結晶性半導体薄膜の融点は、非質晶半導体薄膜の融点よりも高いため、適切な条件を設定してエネルギーＥの照射を行うことにより、非晶質成分のみを結晶化させることは可能である。これに対して、レーザーアニールなどにより結晶性半導体薄膜の融点以上に温度を上昇させるとシリコンの溶融再結晶化が起こり、アニール時の温度分布に依存した結晶粒径のばらつきが生じてしまう。
【００５１】
また、このエネルギーＥの照射を、熱アニールとした場合には、レーザーアニールを行った場合において大型の基板３１に生じるレーザービームの繋ぎ目が生じることはない。したがって、大型の基板３１であっても、結晶粒が均一で、かつレーザーアニールと比較してよりスループットの高い処理を行うことが可能である。また、レーザーアニールは基本的に溶融再結晶化工程であり、溶融再結晶化時の固液界面での体積膨張率の差に起因して結晶粒界での凹凸が生じ易いが、熱アニールを行うことにより、このような凹凸の発生を防止することが可能である。これにより、この半導体薄膜３４に接して設けられるゲート絶縁膜３５の膜厚を均一にすることができ、素子の微細化に伴うゲート絶縁膜の耐圧低下や、ゲート電極３６の断線などに起因する歩留まりの低下をも防ぐことができる。ただし、レーザーアニールであっても極弱い照射エネルギーを用いて、半導体薄膜３４を構成する結晶の融点以下でアニールする場合はレーザーアニールを用いても良い。
【００５２】
＜第２実施形態＞
次に、図６の断面工程図を用いて第２実施形態の半導体薄膜の製造方法を説明する。
【００５３】
本第２実施形態の製造方法が、上述した第１実施形態の方法と異なるところは、反応性熱ＣＶＤ法によって形成した半導体薄膜の結晶性を助長させる工程を行うタイミングにある。
【００５４】
すなわち、先ず、図６（ａ）に示す工程を、図３（ａ）を用いて説明したと同様に行うことにより、基板３１上に、窒化シリコン膜３２および酸化シリコン膜３３を成膜し、さらに多結晶シリコンからなる半導体薄膜３４を反応性熱ＣＶＤ成膜する。
【００５５】
その後、図６（ｂ）に示すように、半導体薄膜３４上に、酸化シリコンからなるキャップ絶縁膜６１を１０〜５０ｎｍの膜厚で形成する。この際、半導体薄膜３４の形成に連続してキャップ絶縁膜６１の形成を行うこととする。
【００５６】
そして、以上までの工程を、図１を用いて説明した構成の処理装置１または、図２を用いて説明した構成の処理装置２１を用いて行うこととし、処理装置１を用いる場合には、高周波電源をオフにした状態で半導体薄膜３４の反応性熱ＣＶＤ成膜を行った後に、再び高周波電源をオンに切り替えてり替えてキャップ絶縁膜６１のプラズマＣＶＤ成膜を行う。一方、処理装置２１を用いる場合には、処理室２２内において半導体薄膜３４の反応性熱ＣＶＤ成膜を行った後、再び処理室２内において、高周波電源をオンにした状態でキャップ絶縁膜６１のプラズマＣＶＤ成膜を行う。
【００５７】
以上の後、このキャップ絶縁膜６１上から半導体薄膜３４に対してエネルギーＥの照射を行い、半導体薄膜３４の結晶性を助長させる。この工程は、第１実施形態において図３（ｂ）を用いて説明したと同様に行う。
【００５８】
そして次に、図６（ｃ）に示すように、キャップ絶縁膜６１と、半導体薄膜３４とを同一の形状にパターンエッチングしてアイランド状に分離する。
【００５９】
その後、図６（ｄ）に示すように、再びプラズマＣＶＤ法で酸化シリコン膜６２を５０〜１００ｎｍ程度の膜厚で成膜し、この酸化シリコン膜６２とキャップ絶縁膜６１とをゲート絶縁膜とする。
【００６０】
以降の工程は、第１実施形態において図３（ｄ）〜図５（ｊ）を用いて説明したと同様に行い、表示用駆動パネル５１を完成させる。
【００６１】
以上の第２実施形態の製造方法によれば、図６（ａ）を用いて説明したように、反応性熱ＣＶＤ法によって半導体薄膜３４を形成することにより、多結晶性でしかも水素の含有のない半導体薄膜３４が形成され、さらにこの半導体薄膜３４の結晶性を助長させる工程を、第１実施形態と同様に行うことにより、第１実施形態と同様の効果を得ることができる。
【００６２】
また、このような効果に加えて、さらに次の効果を得ることができる。すなわち、水素が含まれていない半導体薄膜３４を形成することにより、図６（ｂ）を用いて説明したように、半導体薄膜３４の成膜に続けてキャップ絶縁膜６１の成膜を連続して行うことが可能になる。したがって、半導体薄膜３４を、全く外気に晒すことなく、このキャップ絶縁膜６１上から半導体薄膜３４の結晶性を助長させるためのアニール処理（エネルギー照射等）を行うことが可能になる。したがって、周辺雰囲気からの半導体薄膜３４への不純物汚染を、完全に防止することが可能になる。具体的には、半導体薄膜３４中の窒素及び炭素濃度が５Ｅ１８ｃｍ-3未満であり、酸素濃度が１Ｅ１９ｃｍ-3未満である多結晶シリコンからなる半導体薄膜３４が得られる。
【００６３】
＜第３実施形態＞
次に、図７，８の断面工程図を用いて第３実施形態の半導体薄膜の製造方法を説明する。ここでは、これらの図を用いて薄膜半導体装置としてボトムゲート型のＴＦＴの製造方法を説明し、さらにはこれを用いた表示用駆動パネル製造方法を説明する。
【００６４】
先ず、図７（ａ）に示すように、第１実施形態と同様の絶縁の基板７１上にゲート電極７２を形成する。この場合、先ず、基板７１上に、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）またはこれらの合金等を２０〜２５０ｎｍの膜厚で形成し、これをパターニングすることによってゲート電極７２を形成する。
【００６５】
次に、図７（ｂ）に示すように、プラズマＣＶＤ法によって、基板７１上にゲート電極７２を覆う状態で、窒化シリコン膜７３を３０〜５０ｎｍの膜厚で成膜し、さらに続けて酸化シリコン膜７４を５０〜２００ｎｍの膜厚で成膜し、ゲート絶縁膜７５を得る。その後、さらに続けて、反応性熱ＣＶＤ法によって、ゲート絶縁膜７５上に多結晶シリコンからなる半導体薄膜７６を成膜する。以上の連続した成膜工程は、第１実施形態において図３（ａ）を用いて説明したと同様に行われる。
【００６６】
次いで、半導体薄膜７６の形成に続けて、半導体薄膜７６に対して、パルスエキシマレーザー、ＸｅアークランプなどのエネルギーＥの照射、または高温のＮ2ガスなどを吹き付けることによる急速昇温を行い、半導体薄膜７６の結晶性を助長させる。この工程は、第１実施形態で図３（ｂ）を用いて説明したと同様に行われる。
【００６７】
以上の後、図７（ｃ）に示すように、プラズマＣＶＤ法によって、酸化シリコンからなるキャップ絶縁膜７７を１００〜２００ｎｍの膜厚で成膜する。その後、必要に応じてＴＦＴのＶｔｈを制御する目的で、Ｂ+イオンをドーズ量０．１Ｅ１２〜４Ｅ１２／ｃｍ2程度で半導体薄膜７６にイオン注入する。この際、イオンビームの加速電圧は１０〜１００ｋｅＶ程度に設定される。
【００６８】
次いで図７（ｄ）に示すように、基板７１側からの裏面露光によって、ゲート電極７２をマスクとしてキャップ絶縁膜７７上にレジストパターン７８を形成する。尚、キャップ絶縁膜７７を形成した後に、このキャップ絶縁膜７７と半導体薄膜７６とを同一の形状にパターンエッチングしてアイランド状に分離し、その後、レジスタパターン７８を形成しても良い。
【００６９】
次に、図７（ｅ）に示すように、レジストパターン７８をマスクにしたイオン注入法によって、ｎ型のＭＯＳトランジスタ（ＴＦＴ）のＬＤＤ拡散層７９を半導体薄膜７６中に形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：４Ｅ１２〜５Ｅ１３／ｃｍ2、加速電圧：１０〜１００ｋｅＶ程度に設定した質量分離イオン注入が行われる。
【００７０】
その後、図８(ｆ）に示すように、ｎチャンネル領域ａにおけるゲート電極７２上およびＬＤＤ拡散層７９上、さらにｐチャンネル領域ｂ全体を覆うレジストパターン８０を形成し、これをマスクにしたイオン注入法によって、Ｎ型のＭＯＳトランジスタ（ＴＦＴ）のソース・ドレイン８１を形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：１Ｅ１４〜１Ｅ１５／ｃｍ2、加速電圧：１０〜１００ｋｅＶ程度に設定した、質量分離または非質量分離型のイオンシャワードーピングが行われる。これにより、ＮチャンネルＴＦＴ８２を形成する。イオン注入後には、レジストパターン８０を剥離する。
【００７１】
次いで、図８（ｇ）に示すように、ｎチャンネル領域ａ全体と、ｐチャンネル領域ｂのゲート電極７２上を覆うレジストパターン８３を形成し、これをマスクにしたイオン注入法によって、Ｐ型のＭＯＳトランジスタのソース・ドレイン８４を形成するための不純物導入を行う。この際、例えば、Ｈ2希釈のＢ2Ｈ6ガスを用い、Ｂ+イオンを注入ドーズ量：１Ｅ１５〜３Ｅ１５／ｃｍ2、加速電圧１０〜１００ｋｅＶ程度で注入し、ＰチャンネルＴＦＴ８５を形成する。イオン注入後には、レジストパターン８３を剥離する。
【００７２】
以上の後には、図８（ｈ）に示すように、キャップ絶縁膜７７と半導体薄膜７６とをアイランド状に分離する。尚、図７（ｄ）を用いて説明した工程で、既にキャップ絶縁膜７７と半導体薄膜７６とをアイランド状に分離している場合いは、ここで分離を行う必要はない。
【００７３】
以上の後は、第１実施形態で図５（ｉ）〜図５（ｊ）を用いて説明したと同様の手順を行う。すなわち、先ず、ＴＦＴ８２，８５を覆う状態で酸化シリコン膜４４を成膜した後、半導体薄膜７６中に導入した不純物の活性化アニール処理を行う。次いで、図８（ｉ）に示すように、酸化シリコン膜４４と窒化シリコン膜４５からなる層間絶縁膜に、半導体薄膜７６に達するコンタクトホール４６を形成し、このコンタクトホール４６を介して半導体薄膜７６に接続される配線電極４７を形成する。その後、平坦化絶縁膜４８を塗布形成し、この平坦化絶縁膜４８に配線電極４７に達するコンタクトホール４９を形成する。そして、このコンタクトホール４９を介して配線電極４７に接続された画素電極５０を、平坦化絶縁膜４８上に形成し、表示用駆動パネル８６の完成となる。
【００７４】
以上の製造方法においては、図７（ｂ）を用いて説明したように、反応性熱ＣＶＤ法によって半導体薄膜７６を形成することにより、多結晶性でしかも水素の含有のない半導体薄膜７６が形成され、さらにこの半導体薄膜７６の結晶性を助長させる工程を、第１実施形態と同様に行うことにより、第１実施形態と同様の効果を得ることができる。
【００７５】
＜第４実施形態＞
次に、図９の断面工程図を用いて第４実施形態の半導体薄膜の製造方法を説明する。
【００７６】
本第４実施形態の製造方法が、上述した第３実施形態の方法と異なるところは、反応性熱ＣＶＤ法によって形成した半導体薄膜の結晶性を助長させる工程を行うタイミングにある。
【００７７】
すなわち、先ず、図９（ａ）に示す工程を、図７（ａ）を用いて説明したと同様に行うことにより、基板７１上に、ゲート電極７２を形成する。
【００７８】
その後、図９（ｂ）に示すように、ゲート電極７２を覆う状態で基板７１上に、窒化シリコン膜７３および酸化シリコン膜７４からなるゲート絶縁膜７５をプラズマＣＶＤ成膜し、さらに続けて、反応性熱ＣＶＤ法によって多結晶シリコンからなる半導体薄膜７６を成膜する。次に、この半導体薄膜７６上に酸化シリコンからなるキャップ絶縁膜７７を続けて成膜する。このキャップ絶縁膜７７は、はＴＥＯＳ（tetraethoxy silane）ガスを分解して得られる酸化シリコン膜であることが好ましい。
【００７９】
そして、以上までの工程を、図１を用いて説明した構成の処理装置１または、図２を用いて説明した構成の処理装置２１を用いることで、成膜表面を大気に晒すことなく減圧状態に保ったままで連続して行うこととする。
【００８０】
次に、このキャップ絶縁膜７７上から半導体薄膜７６に対してエネルギーＥの照射を行い、半導体薄膜７６の結晶性を助長させる。この工程は、第１実施形態において図３（ｂ）を用いて説明したと同様に行う。
【００８１】
以降の工程は、第３実施形態において図７（ｄ）〜図８（ｉ）を用いて説明したと同様に行い、表示用駆動パネル８６を完成させる。
【００８２】
このような製造方法によれば、第３実施形態の効果に加え、水素が含まれていない半導体薄膜７６を形成することにより、図９（ｂ）を用いて説明したように、半導体薄膜７６の成膜に続けてキャップ絶縁膜７７の成膜を連続して行うことが可能になる。したがって、第２実施形態と同様に、周辺雰囲気からの半導体薄膜７６への不純物汚染を、完全に防止することが可能になる。
【００８３】
＜第５実施形態＞
本第５実施形態が、上述した第１〜第４実施形態と異なるところは、反応性熱ＣＶＤ成膜によって多結晶シリコンゲルマニウム（Ｓｉ1-xＧｅx：０＜ｘ＜１）からなる半導体薄膜を形成する点にあり、他の構成は同様であることとする。
【００８４】
すなわち、例えば、第１実施形態において図３（ａ）を用いて説明した半導体薄膜３４の形成工程、第２実施形態において図６（ａ）を用いて説明した半導体薄膜３４の形成工程、第３実施形態において図７（ｂ）を用いて説明した半導体薄膜７６の形成工程、および第４実施形態において図９（ｂ）を用いて説明した半導体薄膜７６の形成工程においては、多結晶シリコンに換えて、多結晶シリコンゲルマニウムからなる半導体薄膜の形成を行う。
【００８５】
多結晶シリコンゲルマニウムからなる半導体薄膜を形成する場合、原料ガスには、例えばジシラン（Ｓｉ2Ｈ6）と４弗化ゲルマニウム（ＧｅＦ4）を用いる。そして、希釈ガスとして、ヘリウム（Ｈｅ）やアルゴン（Ａｒ）等の不活性ガスや水素ガス（Ｈ2）を用いる。ガス流量は、例えばＳｉ2Ｈ6＝２０ｓｃｃｍ、ＧｅＦ4＝０．８ｓｃｃｍ、Ｈｅ＝１０００〜４０００ｓｃｃｍとし、処理雰囲気内のガス圧力を約６００Ｐａに保ち、基板温度を４５０℃に保つ。これにより、Ｓｉ2Ｈ6とＧｅＦ4とが熱化学反応を起こし０．２ｎｍ／ｓ程度の成膜速度で、Ｓｉ0.95Ｇｅ0.05程度のＳｉリッチな多結晶性のシリコンゲルマニウム薄膜が成膜される。ここでは、膜厚が１０〜１００ｎｍ、好ましくは４０ｎｍの多結晶シリコンゲルマニウムからなる半導体薄膜を成膜することとする。
【００８６】
これにより、この膜厚（４０ｎｍ）では結晶粒径は小さいものの水素含有量がほぼゼロである多結晶シリコンゲルマニウムからなる半導体薄膜が形成される。
【００８７】
このような方法であっても、他の工程を上述した各実施形態１〜４と同様に行うことで、それぞれの実施形態１〜４と同様の効果を得ることができる。
【００８８】
またさらに、このようにして得られた多結晶シリコンゲルマニウムからなる半導体薄膜を用いたＴＦＴにおいては、多結晶シリコンを用いた場合と比較して、電子と正孔の移動度の差が縮まるように、キャリアの移動度を向上させることができる。したがって、ＴＦＴ（特にＰ型のＴＦＴ）におけるの動作速度の向上を図ることが可能になる。
【００８９】
＜第６実施形態＞
本第６実施形態が、上述した第１〜第５実施形態と異なるところは、反応性熱ＣＶＤ成膜によって、多結晶シリコン層と多結晶シリコンゲルマニウム（Ｓｉ1-xＧｅx：０＜ｘ＜１）とが積層された構成の半導体薄膜を形成する点にあり、他の構成は同様であることとする。
【００９０】
すなわち、例えば、第１実施形態において図３（ａ）を用いて説明した半導体薄膜３４の形成工程、第２実施形態において図６（ａ）を用いて説明した半導体薄膜３４の形成工程において、多結晶シリコンに換えて、多結晶シリコンゲルマニウム層上に多結晶シリコン層を積層してなる半導体薄膜の形成を行う。そして、この半導体薄膜の上部にゲート絶縁膜を介してゲート電極が配置されたトップゲート型のＴＦＴを形成する。
【００９１】
一方、第３実施形態において図７（ｂ）を用いて説明した半導体薄膜７６の形成工程、第４実施形態において図９（ｂ）を用いて説明した半導体薄膜７６の形成工程においては、多結晶シリコンに換えて、多結晶シリコン層上に多結晶シリコンゲルマニウム層を積層してなる半導体薄膜の形成を行う。そして、この半導体薄膜の下部にゲート絶縁膜を介してゲート電極が配置されたボトムゲート型のＴＦＴを形成する。
【００９２】
尚、多結晶シリコン層の形成方法および多結晶シリコンゲルマニウム層の反応性熱ＣＶＤ法による形成は、上述した実施形態と同様に行われる。また、これらの積層膜の形成は、同一チャンバ内において成膜ガスを切り替えることで連続して行われることとする。また、このような積層膜からなる半導体薄膜３４，７６は、１０〜１００ｎｍ、好ましくは４０ｎｍの膜厚で成膜されることとする。
【００９３】
このような方法であっても、他の工程を上述した各実施形態１〜４と同様に行うことで、それぞれの実施形態１〜４と同様の効果を得ることができる。
【００９４】
またさらに、このようにして得られた積層構造の半導体薄膜を用いたＴＦＴにおいては、多結晶シリコン層がゲート絶縁膜と接する状態となる。このため、第５実施形態において、多結晶シリコンゲルマニウムからなる半導体薄膜を用いた場合と比較して、半導体薄膜とゲート絶縁膜との界面準位を低減させることができ、ＴＦＴの性能を向上させることが可能になる。
【００９５】
尚、半導体薄膜の結晶粒径を成長させたり結晶欠陥を消去する等の結晶性を助長させるためには、半導体薄膜に対してパルスエキシマレーザー、ＸｅアークランプなどのエネルギーＥを照射する他、高温のＮ2ガスなどを吹き付けることによる急速昇温等、半導体薄膜にエネルギーを与えることによっても行われ、適宜選択された方法が採用されることとする。
【００９６】
＜第７実施形態＞
図１０の断面図は、本発明の表示装置の製造方法の一例を説明するための図である。ここでは、この図を用いて本発明の表示装置の製造方法を、有機ＥＬ素子を用いた表示装置の製造に適用した実施の形態を説明する。
【００９７】
この図に示す表示装置を製造する場合、先ず、図３〜図６を用いて説明した先の第１実施形態または第２実施形態の手順にしたがって、トップゲート型のＴＦＴを備えた表示パネル５１を作製する。尚、この表示パネル５１に設けられた画素電極５０は、例えばアノード（陽極）として用いられるものであることとし、上述したＩＴＯの他、アルミニウム（Ａｌ）、クロム（Ｃｒ）、さらにはモリブデン（Ｍｏ）をスパッタ成膜してパターニングすることによって得られる。そして特に、この表示装置が、発光光を基板３１と逆側から取り出すトップエミッション構造の場合には、この画素電極は光反射性を有する材料で構成することが好ましい。
【００９８】
そして、このように構成された表示パネル５１上に、画素電極５０の中央部を広く開口して周縁を囲むように絶縁膜９０をパターン形成する。その後、絶縁膜９０の開口を確実に覆う状態で、画素電極５０側から順に、正孔輸送層９１，発光層９２，電子輸送層９３を積層してなる有機層をパターン形成する。その後、絶縁膜９０と有機層とによって画素電極５０と分離された状態で、カソード（陰極）となる上部電極９４を形成することにより、画素電極５０と上部電極９４との間に有機層を狭持してなる有機ＥＬ素子９５を設ける。尚、上部電極９４は、各画素に共通の共通電極として形成されても良い。また、この表示装置が、トップエミッション構造である場合には、上部電極９４は、光透過性を有する材料で構成されることとする。
【００９９】
以上の後、ここでの図示は省略したが、上部電極９４を覆う状態でバッファ層を形成し、このバッファ層を介して対向ガラス基板を貼り合わせて表示装置９６を完成させる。この表示装置９６は、画素電極５０によって有機ＥＬ素子９５をトップゲート型のＴＦＴ４０に接続させたアクティブマトリックス型となる。尚、画素電極５０がカソードとして形成される場合には、上部電極９４はアノードとして形成され、有機層の積層状態はアノード側から順に正孔輸送層９１，発光層９２，電子輸送層９３となる。また、有機層の層構造は、このような３層構造に限定されることはなく、少なくとも、アノード側から供給された正孔とカソード側から供給された電子の再結合によって発光が生じる発光層を備えていれば良い。さらに、この表示装置９６は、基板３１側から発光光を取り出すボトムエミッション構造として形成することも可能であり、この場合には、画素電極５０を透明材料で構成することとする。
【０１００】
図１１には、このような表示装置９６の回路構成の一例を示す。尚、各画素部１０１の回路構成は、１画素分のみを示した。
【０１０１】
この図に示す表示装置９６の各画素における画素回路は、電流書き込み型として構成されており、Ｔ１〜Ｔ４の４個のＴＦＴを備えている。このうち、Ｔ１、Ｔ２はカレントミラー回路を構成している。一方、Ｔ３およびＴ４はそれぞれ書き込み、消去用のＴＦＴであり、Ｔ１、Ｔ２とは異なる導電型を用いる。このうち、Ｔ３のゲートが垂直駆動回路１０２から延設された書き込み走査線１０３に接続され、Ｔ３のソース・ドレインが水平駆動回１０５から延設された信号線１０６とＴ１とにそれぞれ接続されている。そして、Ｔ４のゲートが消去走査線１０７に接続され、Ｔ４のソース・ドレインがＴ３およびＴ１と保持容量１０８とにそれぞれ接続されている。また、Ｔ１のゲートに接続されたＴ２のソース・ドレインが、有機ＥＬ素子９５と電源供給線１０９とにそれぞれ接続されている。
【０１０２】
これにより、データ書き込み時には書き込み走査線１０３と消去走査線１０７の双方が選択され、信号線１０６の電流はＴ１、Ｔ２で構成されたカレントミラー回路を介して信号線１０６の電流に比例した値で有機ＥＬ素子９５に流される。そして、時系列に分割された画像データは、水平駆動回路１０５と垂直駆動回路１０２により複数の画素１０１，１０１…に転送され、上記動作を繰り返すことにより１フィールドで１枚の画像が表示される。また、消去時には消去走査線１０７のみが選択される。
【０１０３】
尚、上述した水平駆動回路１０５および垂直駆動回路１０２等を含む周辺駆動回路は、表示装置９６の駆動パネル上にＴＦＴのＣＭＯＳ回路で一体形成しても良く、外付けの集積回路をＣＯＧ（Chip−on−Glass）法や、ＴＡＢ（Tape−Automated ≡Bonding）法で形成しても良い。
【０１０４】
以上説明した表示装置の製造方法によれば、第１実施形態または第２実施形態で説明した手順で、すなわち反応性熱ＣＶＤによってＴＦＴ４０の半導体薄膜３４を形成し、さらにこの半導体薄膜３４の結晶性を助長する工程を行う構成としたことにより、均一で良好な結晶性の半導体薄膜３４を用いて表示装置９６を作製することが可能になる。大面積であっても、ＴＦＴ４０が均一な特性で形成され、特にＶｔｈのシフトが厳しく制限される有機ＥＬ素子９５の均一で安定した駆動が可能になる。この結果、有機ＥＬ素子９５を備えた表示装置９６の大型化が可能になる。
【０１０５】
特に、半導体薄膜３４の結晶性を助長させる工程においてのエネルギーＥの照射を、半導体薄膜３４を構成する結晶成分を溶融させずに、半導体薄膜３４中に残留する非晶質成分が結晶化する条件で行うようにすることにより、基板全面にわたる結晶粒の均一性を保持することが可能になるため、表示装置９６の大型化を図る効果が大きくなる。
【０１０６】
そして、このエネルギーＥの照射を、熱アニールとした場合には、レーザーアニールを行った場合において大型の基板３１に生じるレーザービームの繋ぎ目が生じることはなく、これによっても表示装置９６の大型化が可能である。
【０１０７】
また、反応性熱ＣＶＤによって結晶性の良好な半導体薄膜３４を形成する構成としたことにより、特開２００２≡２９４４５０号公報に示すような特に大型で複雑な装置を必要とすることもなく、さらに結晶性の良好な半導体薄膜３４を形成することが可能である。このことからも、基板サイズの大型化を達成し易くなっていると言える。
【０１０８】
さらに、アモルファスシリコンを用いたＴＦＴで駆動回路を構成した場合に必要であったＶｔｈの経時変化を補償するための外部駆動回路を設ける必要がなく、回路構成の簡略化、および低コスト化を図ることが可能になる。また、アモルファスシリコンを用いたＴＦＴは、電流駆動能力が低いため駆動電流を稼ぐために素子サイズを大きくせざるを得ず、パネルの高精細化、小型化が難しいという問題点があったが、結晶化された半導体薄膜３４を用いてＴＦＴを構成したことによっても、表示装置の大型化が可能となった。
【０１０９】
＜第８実施形態＞
図１２の断面図は、本発明の表示装置の製造方法の他の例を説明するための図である。ここでは、この図を用いて本発明の表示装置の製造方法を、有機ＥＬ素子を用いた表示装置の製造に適用した他の実施の形態を説明する。
【０１１０】
この図に示す表示装置を製造する場合、先ず、図７〜図９を用いて説明した先の第３実施形態または第４実施形態の手順にしたがって、ボトムゲート型のＴＦＴを備えた表示パネル８６を作製する。尚、この表示パネル８６に設けられた画素電極５０は、先の第７実施形態と同様であり、例えばアノード（陽極）として用いられるものであることとする。
【０１１１】
そして、このように構成された表示パネル８６上に、先の第７実施形態と同様に、画素電極５０の中央部を広く開口して周縁を囲むように絶縁膜９０をパターン形成し、次いで正孔輸送層９１，発光層９２，電子輸送層９３を積層してなる有機層をパターン形成し、さらに上部電極９４を形成することにより、画素電極５０と上部電極９４との間に有機層を狭持してなる有機ＥＬ素子９５を設ける。
【０１１２】
以上の後、ここでの図示は省略したが、上部電極９４を覆う状態でバッファ層を形成し、このバッファ層を介して対向ガラス基板を貼り合わせて表示装置９７を完成させる。この表示装置９７は、画素電極５０によって有機ＥＬ素子９５をボトムゲート型のＴＦＴ８２に接続させたアクティブマトリックス型となる。尚、有機ＥＬ素子９５における画素電極５０、上部電極９４の構成は、さらに表示装置９７の回路構成は第７実施形態と同様である。
【０１１３】
このような製造方法であっても、第３実施形態または第４実施形態で説明した手順で、すなわち反応性熱ＣＶＤによってＴＦＴ８２の半導体薄膜７６を形成し、さらにこの半導体薄膜７６の結晶性を助長する工程を行う構成としたこと、また、半導体薄膜７６の結晶性を助長させる工程においてのエネルギーＥの照射も、第１実施形態または第２実施形態で説明したと同様に行われるため、上述した第７実施形態と同様の効果を得ることができる。
【０１１４】
尚、以上の第７実施形態および第８実施形態においては、有機ＥＬ素子９５を用いた表示装置の製造方法に本発明を適用した実施の形態を説明した。しかしながら、本発明の表示装置の製造方法は、有機発光ダイオード素子、無機発光ダイオード素子、さらには無機ＥＬ素子などの電流駆動型の表示素子を有する表示装置に広く適用可能であり、同様の効果を得ることができる。
【産業上の利用可能性】
【０１１５】
電流駆動による表示素子を備えた表示装置、または表示装置を駆動させるための駆動パネルに広く適用可能である。
【図面の簡単な説明】
【０１１６】
【図１】本発明の製造方法に用いる処理装置の一例を示す構成図である。
【図２】本発明の製造方法に用いる処理装置の他の例を示す構成図である。
【図３】第１実施形態の製造方法を示す断面工程図（その１）である。
【図４】第１実施形態の製造方法を示す断面工程図（その２）である。
【図５】第１実施形態の製造方法を示す断面工程図（その３）である。
【図６】第２実施形態の製造方法を示す断面工程図である。
【図７】第３実施形態の製造方法を示す断面工程図（その１）である。
【図８】第３実施形態の製造方法を示す断面工程図（その２）である。
【図９】第４実施形態の製造方法を示す断面工程図である。
【図１０】第７実施形態の製造方法を示す断面工程図（その１）である。
【図１１】表示装置の回路構成を示す図である。
【図１２】第８実施形態の製造方法を示す断面工程図である。
【符号の説明】
【０１１７】
３１，７１…基板、３４，７６…半導体薄膜、４０，４３，８２，８５…ＴＦＴ（薄膜半導体装置，薄膜半導体素子）、６１，７７…キャップ絶縁膜、９５…有機ＥＬ素子（表示素子）、９６，９７…表示装置
【図１】
2004266241.tif 000003
【図２】
2004266241.tif 000004
【図３】
2004266241.tif 000005
【図４】
2004266241.tif 000006
【図５】
2004266241.tif 000007
【図６】
2004266241.tif 000008
【図７】
2004266241.tif 000009
【図８】
2004266241.tif 000010
【図９】
2004266241.tif 000011
【図１０】
2004266241.tif 000012
【図１１】
2004266241.tif 000013
【図１２】
2004266241.tif 000014