(57)【要約】【課題】複数のＬＤ素子の入出力特性検査の省力化及び検査途中での各ＬＤ素子の入出力特性についての比較判定又は評価の容易化を図ること。【解決手段】複数のＬＤ素子の入出力特性を検出するにあたり、入力電流が所定の最大値まで段階的に増大する、検査対象のＬＤ素子数Ｎに見合った複数Ｎの基準電流パルス列信号ＩＰrefにより、実質的に１サイクルをもって複数Ｎ個のＬＤ素子の入出力特性を検出する。【選択図】図１
2004200388.tif 000002
【特許請求の範囲】
【請求項１】
複数Ｎ個のＬＤ素子（１）に、それぞれ、一定周期をもって段階状に増大する基準電流信号Ｉrefを加えながら各ＬＤ素子の入出力特性を検出するにあたり、
上記基準電流信号Ｉrefの各段階の振幅に対応する一定レベルを有しかつ互いに同一のパルス幅Ｐw、一定周期τc及び位相差θを有する、複数Ｎの基準電流パルス列信号ＩＰrefであって、これらの基準電流パルス列信号ＩＰrefを、それぞれ、対応するＬＤ素子（１）に加えて作動させる一方、
上記複数Ｎの基準電流パルス列信号ＩＰrefにおける各電流パルスと同期してＬＤ素子用の光出力測定手段（２０）を作動させることにより、これらの基準電流パルス列信号ＩＰrefとそれぞれ対応するＬＤ素子（１）の各入力電流に対する光出力を、互いに同一の電流振幅レベル毎に縦続的に測定することを特徴とする、複数のＬＤ素子の入出力特性検出方法。
【請求項２】
測定対象のＬＤ素子の個数Ｎは、好ましくは２〜４、最も好ましくは、２とする、請求項１に記載の検出方法。
【請求項３】
複数Ｎの基準電流パルス列信号ＩＰrefは、互いに同一の実質的に（１００／Ｎ）％のデューティ比を有するものとする、請求項１又は請求項２に記載の検出方法。
【請求項４】
基準電流パルス列信号ＩＰrefを受けて間欠的に作動するＬＤ素子（１）において、当該基準電流パルス列信号ＩＰrefを受けて作動したＬＤ素子（１）における各電流パルスに対する入力電流及び電圧を測定するようにした、請求項１〜請求項３のいずれかに記載の検出方法。
【請求項５】
検査対象の複数Ｎ個のＬＤ素子（１）に、それぞれ、一定周期をもって段階状に増大する基準電流信号Ｉrefを加えながら各ＬＤ素子の入出力特性を検出する、複数のＬＤ素子の入出力特性検出装置において、
上記複数Ｎ個のＬＤ素子（１）にそれぞれ対応した複数Ｎ個の基準電流パルス列信号ＩＰrefであって、それぞれ、上記基準電流信号Ｉrefの各段階の振幅に対応した一定レベルを有しかつ互いに同一のパルス幅Ｐw、一定周期τc及び位相差θを有し、これらの基準電流パルス列信号ＩＰrefを並列状に出力する複数の出力を具備した基準電流信号発生回路（１０）；及び
上記基準電流信号発生回路（１０）から個別に対応する基準電流パルス列信号ＩＰrefを受け、それぞれ、一定周期τcをもって断続的に作動した上記ＬＤ素子（１）の各入力電流に対する光出力を、互いに同一の電流振幅レベル毎に縦続的に測定する、入出力測定回路（２０）により構成したことを特徴とする、複数のＬＤ素子の入出力特性検出装置。
【請求項６】
更に、複数Ｎ個のＬＤ素子にそれぞれ定抵抗素子Ｒ１〜ＲＮを接続するとともにこれらの定抵抗素子Ｒ１〜ＲＮの両端間の電圧降下を測定する直流測定器３０を設け、検査対象のＬＤ素子（１）が対応する基準電流パルス列信号ＩＰrefにより断続的に作動された際、該ＬＤ素子（１）の入力電流及び電圧を検出するようにした、請求項５に記載の装置。
【請求項７】
基準電流信号発生回路（１０）は、
一定周期τcをもって段階状に増大する基準電圧信号Ｖrefを発生する、階段波形基準電圧信号発生器（１１）；及び
上記基準電圧信号発生器（１１）における複数Ｎ個の出力端子（１９）に、それぞれ、電子スイッチ（１３−１〜１３−Ｎ）を介して接続される、直流電圧−電流変換回路（１７）であって、上記電子スイッチ（１３−１〜１３−Ｎ）を、互いに実質的に同一の期間Ｐw、一定周期τc及び位相差θをもってＯＮと切替えることにより、これらの直流電圧−電流変換回路（１７）から出力される基準電圧信号Ｖrefの各段階の振幅に対応した一定レベルを有しかつ互いに同一のパルス幅Ｐw、一定周期τc及び位相差θを有する基準電流パルス列信号ＩＰrefを出力する、複数Ｎ個の直流電圧−電流変換回路（１７）により形成する一方、
上記電子スイッチ手段（１３−１〜１３−Ｎ）の切替え動作を制御するタイミング回路であって、これらの電子スイッチ（１３−１〜１３−Ｎ）の切替え動作と同期して入出力測定回路（２０）の作動を制御する、タイミング回路（２１）を含み、上記タイミング回路（２０）により上記電子スイッチ（１３−１〜１３−Ｎ）の切替え動作と同期して上記入出力測定回路（２０）を作動させることにより、上記電子スイッチ（１３−１〜１３−Ｎ）の切替え動作と同期した電流パルス列信号ＩＰrefにより断続的に作動する各ＬＤ素子（１）の入力電流に対する光出力を検出するようにした、請求項５又は請求項６に記載の装置。
【請求項８】
入出力測定回路（２０）は、
複数Ｎ個の電子スイッチ（１３−１〜１３−Ｎ）と接続され、それらの電子スイッチ（１３−１〜１３−Ｎ）の切替え動作を制御するタイミング信号を出力する、タイミング回路（２１）；
複数Ｎ個のＬＤ素子（１）の近くに配置された受光素子（２２）；
基準電流信号発生回路（１０）から対応する基準電流パルス列信号ＩＰrefを受けて断続的に作動するＬＤ素子（１）からの光出力を演算する、演算増幅器（２３）；及び
上記タイミング回路（２１）と接続されるとともに複数Ｎ個の電子スイッチ（１３−１〜１３−Ｎ）と対応して設けられた複数Ｎ個のサンプルホールド回路であって、それぞれ、上記タイミング回路（２１）から対応する電子スイッチ（１３−１〜１３−Ｎ）の切替え動作と同期したタイミング信号を受けてサンプルホールド時間が制御される、複数Ｎ個のサンプルホールド回路（２４−１〜２４−Ｎ）を用いて形成され、
対応する基準電流パルス列信号ＩＰrefを受けて断続的に作動するＬＤ素子（１）の各入力電流に対する光出力を検出するように構成した、請求項７に記載の装置。
【請求項９】
タイミング回路（２１）は、基準電流信号Ｉrefの周波数Ｆcよりも高い周波数を有するパルス列を発生する、クロックパルス発生器を含み、該クロックパルス発生器から出力されるクロックパルスに基き、各電子スイッチ（１３−１〜１３−Ｎ）の切替え動作を制御するとともに対応するサンプルホールド回路（２４−１〜２４−Ｎ）のサンプリング動作を制御する、タイミング信号を出力するように構成した、請求項８に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のＬＤ（半導体レーザダイオード）素子、代表的に、発振波長の相異する２つのＬＤチップ（レーザダイオードチップ）を包装したＬＤ素子とか、単一レーザダイオードチップを包装した複数のＬＤ素子の入出力特性を同時的に測定する方法及び装置に関する。
【０００２】
【従来の技術】
従来、ＬＤ素子の量産工場等において、製造されたＬＤ素子の入出力特性、即ち、入力電流又は電力に対する光出力特性を検出するにあたり、図４に示されるように、公知の定電流回路を用いて構成された基準電流発生器２から電子スイッチ３を介して複数のＬＤ素子１、当該説明の明瞭化のため、代表的に、２つのＬＤ素子１のうち、まず、一方のＬＤ素子１−１に、例えば、２ｍｓ（ミリ秒）の周期をもって階段状に所定の最大値まで増大する基準電流信号Ｉrefを加えて作動させ、公知の光出力測定器４を介して上記基準電流信号Ｉrefの各段階の振幅に対応した当該作動したＬＤ素子１−１への入力電流に対する光出力を測定し、次いで、他方のＬＤ素子１−２に、上述したと同様にして作動させながら当該ＬＤ素子１−２の入出力特性を検出していた。また、上記階段状基準電流の各段階でのＬＤ素子１への入力電流及び電圧は、公知の直流電圧測定器６により検査対象のＬＤ素子１に直列に定抵抗素子５を挿入し、該定抵抗素子５の両端間の電圧降下を測定することにより検出されている。
【０００３】
上記従来形式の検出装置によるＬＤ素子の入出力特性検出方法においては、複数のＬＤ素子１の入出力特性を検出するにあたり、各ＬＤ素子１に、逐次、所定の最大値まで階段状に増大する基準電流信号Ｉrefを加えて作動させることにより入出力特性の検出が行われ、言い換えれば、全ての検査対象のＬＤ素子１に対する入出力特性の検出が縦続的に行われていた。いま、１つのＬＤ素子あたりの入出力特性検出に要する時間、いわゆる、入出力特性の検出工数をｔとすると、複数Ｎ個のＬＤ素子１に対してｔＮ時間を要することとなる。この場合、上記ＬＤ素子１が単一のＬＤチップ内蔵型のものではなく、２個のＬＤチップを内蔵したものであるときには、全てのＬＤ素子１に対する検査所要時間は２ｔＮ時間を要することとなっていた。
【０００４】
上記従来のＬＤ素子の入出力特性検出方法では、上述したように、原理的に、ＬＤ素子１における各ＬＤチップに対し、上記階段波形基準電流信号を逐次又は縦続的に加えながら行うものであるため、特に、量産工場等においては、多数のＬＤ素子の入出力特性検査に多大の時間が掛る。
【０００５】
また、上述したように複数のＬＤチップ、代表的に、２個のＬＤチップを内蔵したＬＤ素子の入出力特性検査においては、一方のＬＤチップについて検査した後、他方のＬＤチップを検査するまでに何らかの外部要因により、両ＬＤチップに対する検査基準電流が変動し、規定の基準電流により入出力特性検査が実施されたかどうかの確認がしにくい。特に、複数チップ内蔵型のＬＤ素子における各ＬＤチップ間の入出力特性のアンバランスは、当該複数チップ内蔵型ＬＤ素子の入出力特性検査が完了した後でないと判定し難く、視覚的に瞬時に判定することが困難であった。
【０００６】
【特許文献】
本発明の発明者は、先行特許文献調査について調査したが、当該出願時点においては、適当なものを見つけることができなかった。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、複数Ｎ個のＬＤ素子についての入出力特性検査を、実質的に１サイクルの基準電流信号により能率的に行え、かつ、階段状基準電流の各段階時点で視覚的に瞬時に、当該検査対象の複数Ｎ個のＬＤ素子の入出力特性を比較判定可能とする、複数のＬＤ素子の入出力特性検査方法及び装置を提供することである。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る、複数のＬＤ素子の入出力特性検出方法は、基準電流信号Ｉrefの各段階の振幅に対応する一定レベルを有しかつ互いに同一のパルス幅Ｐw、一定周期τc及び位相差θを有した、複数Ｎの基準電流パルス列信号ＩＰrefであって、これらの基準電流パルス列信号ＩＰrefを、それぞれ、対応するＬＤ素子に加えて作動させる一方、上記複数Ｎの基準電流パルス列信号ＩＰrefにおける各電流パルスと同期してＬＤ素子用の光出力測定手段を作動させることにより、これらの基準電流パルス列信号ＩＰrefとそれぞれ対応するＬＤ素子の各入力電流に対する光出力を、互いに同一の電流振幅レベル毎に縦続的に測定することを特徴とする。
また、上記方法を実施するために、本発明に係る装置は、複数Ｎ個のＬＤ素子とそれぞれ対応した複数Ｎ個の基準電流パルス列信号ＩＰrefであって、それぞれ、上記基準電流信号Ｉrefの各段階の振幅に対応した一定レベルを有しかつ互いに同一のパルス幅Ｐw、一定周期τc及び位相差θを有し、これらの基準電流パルス列信号ＩＰrefを並列状に出力する複数の出力を具備した基準電流信号発生回路；及び、上記基準電流信号発生回路から個別に対応する基準電流パルス列信号ＩＰrefを受け、それぞれ一定周期τcをもって断続的に作動したＬＤ素子の各入力電流に対する光出力を、互いに同一の電流振幅レベル毎に縦続的に測定する、入出力測定回路により構成したことを特徴とする。
【０００９】
【発明の実施の形態】
本発明に係るＬＤ素子の入出力特性検出方法を実施するのに好適な検出装置の一例を示す図面とともに本発明を詳細に説明する。なお、図１において、数字符号１を付して示す、検査対象のＬＤ素子は、それ自体、公知のものであって、互いに異なる発振周波数を有する、例えば、７８０ｎｍ波帯及び６５０ｎｍ波帯のレーザビームを出力する、２つの第１ＬＤチップ１−１及び第２ＬＤチップ１−２を、図示しない金属ケースを用いて公知の方法で包装して形成された、光通信用のレーザビーム発光素子である。
【００１０】
【実施例】
図１に示される本発明の一実施例の入出力特性検出装置は、概略、検査対象のＬＤ素子１における２つ（Ｎ＝２）のＬＤチップ１−１、１−２の入出力特性検出に使用される基準電流信号発生回路１０と、該基準電流信号を受けて作動したＬＤ素子１の入出力特性を測定する入出力測定回路２０とにより構成される。
【００１１】
上記基準電流発生回路１０は、それ自体公知の階段波形電圧発生回路１１と、ＬＤ素子検査用の基準電流パルス列信号発生回路１２とにより構成される。この基準電流パルス列信号発生回路１２は、検査対象の２つのＬＤチップ１−１、１−２に対応する、２つ（Ｎ＝２）の第１基準電流パルス列信号発生回路１２−１及び第２基準電流パルス列信号発生回路１２−２を有する。なお、第１基準電流パルス列信号発生回路１２−１は、第２基準電流パルス列信号発生回路１２−２とは、詳細に後述するように、上記入出力測定回路２０におけるタイミング回路２１からインバータ１４を介して入力されるタイミング信号に基き作動が制御される点を除き、実質的に同一の回路構成とされる。そこで、本明細書においては、第１基準電流パルス列信号発生回路（以下に、これを単に基準電流パルス列信号発生回路と称す）１２−１の回路構成についてのみ説明し、第２基準電流パルス列信号発生回路１２−２の回路構成の詳細な説明を省略する。
【００１２】
上記階段波形電圧発生回路１１は、図３の従来公知の基準電流信号発生器２から出力される基準電流信号と同様、一定周期τc、例えば、τc＝２ｍｓ（ミリ秒）の周期をもって０Ｖ（ボルト）〜１０Ｖ（ボルト）まで段階状に増大する基準電圧信号Ｖrefを出力する。この電圧発生回路１１の出力は、上記第１及び第２の基準電流パルス列信号発生回路１２−１、１２−２における電子スイッチ１３−１、１３−２の入力端に印加される。これらの電子スイッチ１３−１、１３−２は、ともに、図示しない公知の高速スイッチングトランジスタを用いて構成されたもので、上記入出力測定回路２０におけるタイミング回路２１からの矩形パルス状の切替え信号を受けて、該切替え信号のパルス幅に相当する期間、導通状態（ＯＮ）とされる。なお、上記電子スイッチ１３−１は、上記タイミング回路２１からインバータ１４を介して上記矩形パルス状の切替え信号を受け、該タイミング回路２１から、直接、上記切替え信号を受ける電子スイッチ１３−２とは、反転されたタイミング信号により切替えられる。これは、例えば、他方の電子スイッチ１３−２が、上記切替えタイミング信号の矩形パルスの立下がりによりＯＮとされるとき、一方の電子スイッチ１３−１は、該矩形パルスの立上がりによりＯＮとされる。また、検査対象の２つのＬＤ素子１の定格出力が相異する場合、上記階段波形電圧発生回路１１の図示しない２つの出力端子からそれぞれ出力波高値の異なる階段波形基準電圧信号Ｖrefをそれぞれ対応する基準電流パルス列信号発生回路１２−１、１２−２に入力するようにしてもよい。
【００１３】
上記基準電流パルス列信号発生回路１２−１は、上記階段波形電圧発生回路１１の出力端と接続された電子スイッチ１３−１と、該電子スイッチ１３−１の出力端と接続された広帯域電圧増幅器１５−１と、該電圧増幅器１５−１の出力端に、電圧フォロアーを用いて形成された入力インピーダンス変換回路１６−１を介して接続された、それ自体公知の電圧-電流変換回路１７−１とにより構成される。上記電圧増幅器１５−１及び入力インピーダンス変換回路１６−１は、ともに演算増幅器を用いて形成される。また、上記電圧-電流変換回路１７−１は、２つの演算増幅器及び電力トランジスタ１８−１を用いて形成され、上記階段波形電圧発生回路１１からの電圧信号の波高値又は振幅に応じた波高値を有する矩形状のパルス電流を発生する。
【００１４】
上記構成の基準電流信号発生回路１０において、階段波形電圧発生回路１１から検査対象のＬＤ素子１に応じて予め定められた一定の周期をもって階段状に増大する基準電圧信号Ｖrefが両基準電流パルス列信号発生回路１２−１、１２−２に加えられる。このとき、タイミング回路２１から両基準電流パルス列信号発生回路１２−１、１２−２における電子スイッチ１３−１、１３−２の制御ゲート端子に当該電子スイッチの導通（ＯＮ）を指示するタイミング信号が加えられる。このタイミング回路２１は、図示しないクロックパルス発生器から出力される一定周波数のクロックパルスを、図示しないカウンタ回路及びフリップフロップ回路又はマルチプレクサを用いて分周し、一定の周期τc、パルス幅Ｐw及びデューティ比Ｄfを有するタイミング信号を出力する。
【００１５】
上記タイミング回路２１は、上記基準電流信号Ｉrefの周波数Ｆcよりも高い周波数のパルス列を発生する、それ自体公知のクロックパルス発生器（図示しない）を用いて形成されたものである。タイミング回路２１は、公知の図示しないデジタルカウンタ回路及びフリップフロップ回路を用いて形成された分周器を含み、上記クロックパルス発生器から出力されるクロックパルスに基き、図２Ａに示されるような、タイミング信号を出力する。このタイミング信号は、上記電子スイッチ１３−１、１３−２の制御ゲート又は電極端子に印加されるとともに、後述する、上記電子スイッチ１３−１、１３−２にそれぞれ対応するサンプルホールド回路２４−１、２４−２のサンプリング時間、即ち、サンプルデータ蓄積動作を制御する。
【００１６】
上記タイミング信号は、当該検出装置において検査対象とされるＬＤ素子の複数量Ｎ及び上記階段波形電圧発生回路１１からの出力電圧信号の周期に応じて定められる。本実施例において、検査対象のＬＤ素子又はＬＤチップ数が２（Ｎ＝２）、上記電圧発生回路１１からの出力基準電圧信号の周期がτ＝２ｍｓ（ミリ秒）とされる場合、２つの電子スイッチ１３−１、１３−２の各制御ゲート（図示しない）に加えられる、両タイミング信号は、互いに同一の周期τ＝２ｍｓ、デューティ比Ｄｆ（１００／Ｎ）＝５０％、したがって、互いに同一の位相差θ＝１８０°を有するものとされる。本実施例において、電子スイッチ１３−１は、上記タイミング回路２１からインバータ１４を介して上記矩形パルス状の切替えタイミング信号を受け、該タイミング回路２１から、直接、上記切替え信号を受ける電子スイッチ１３−２とは、反転したタイミング、例えば、上記タイミング信号の矩形パルスの立下がりによりＯＮとされると、該矩形パルスの立上がりによりＯＮとされる。
【００１７】
上記基準電流パルス列信号発生回路１２における電子スイッチ１３が上記タイミング信号に応じてＯＮ（導通状態）とされると、該電子スイッチ１３の導通期間に応じたパルス幅を有しかつ上記階段状基準電圧信号の当該導通時点における段階に対応した振幅を有するパルス電圧信号が広帯域増幅器１５により増幅され、次いで、入力インピーダンス変換回路１６を介して電圧-電流変換回路１７に加えられ、上記パルス電圧信号に応じたパルス電流信号がそれぞれ基準電流パルス列信号発生回路１２から出力される。本実施例における２つの基準電流パルス列信号発生回路１２−１、１２−２における出力端子１９−１、１９−２からそれぞれ出力されるパルス電流信号Ｉ１、Ｉ２は、図２Ｂ及び図２Ｃに示されるように、共に上記階段状基準電圧信号の各段階の振幅に対応した一定レベルを有しかつ互いに同一のパルス幅Ｐw、周期τc及び位相差θを有するものとされる。
【００１８】
上記基準電流信号発生回路１０から出力された２つの基準電流パルス列信号ＩＰrefは、それぞれ、検査対象のＬＤ素子１における各ＬＤチップのアノードに、当該ＬＤチップへの入力電圧検出用の定抵抗素子Ｒ１、Ｒ２を介して加えられる。
【００１９】
上記ＬＤ素子１における２つのＬＤチップに、それぞれ、上記基準電流パルス列信号ＩＰrefが加えられると、これらのＬＤチップは、それぞれ、入力された基準電流Ｉrefに基き作動し、該入力に応じたレーザ光を出力する。本実施例において、上記両基準電流パルス列信号ＩＰrefを加えられたＬＤ素子１における両ＬＤチップは、互いに同一の振幅レベルを有する基準電流パルスにより互いに同一の半周期（τc／２）づつ縦続的に作動されてレーザ光を出力する。このようにして作動させられた両ＬＤチップからの光出力は、下記の入出力測定回路２０により測定される。
【００２０】
上記入出力測定回路２０は、前述したタイミング回路２１と、検査対象のＬＤ素子１の近くに配置された、例えば、フォトダイオード（ＰＤ）を用いた受光素子２２と、該受光素子２２の出力を積分増幅する演算増幅器２３と、上記電子スイッチ１３−１、１３−２と対応して設けられるとともに上記タイミング回路２１により制御される、サンプルホールド回路２４−１、２４−２とにより構成される。これらのサンプルホールド回路２４−１、２４−２は、上記タイミング回路２１からのタイミング信号と同期して、したがって、前述した基準電流パルス列信号発生回路１２−１、１２−２における電子スイッチ１３−１、１３−２をＯＮとする切替え動作と同期して、上記演算増幅器２３における積算演算時間を制御する。このようにして、上記基準電流パルス列信号発生回路１２−１、１２−２からの基準電流パルス列信号ＩＰrefにより作動したＬＤ素子１からの出力光量が当該基準電流パルス毎に積分演算される。これらの積分演算されたＬＤ素子の出力光量を示す信号は、当該入出力測定回路２０の出力端子２６−１、２６−２から出力される。
【００２１】
上記構成の入出力測定回路２０により、上記基準電流パルス列信号ＩＰrefにより作動したＬＤ素子又はＬＤチップからの出力光量の測定と同時に、図４の従来形式の検出装置におけると同様、検査対象のＬＤ素子又はＬＤチップのアノードと上記基準電流信号発生回路１０の出力端子１９−１、１９−２間に、それぞれ、好ましくは、高周波無損失タイプの例えば、金属被膜抵抗素子を用いた定抵抗素子、Ｒ１、Ｒ２を挿入し、これらの定抵抗素子Ｒ１、Ｒ２の両端子間の電圧降下を、それ自体公知の電圧測定器３０により、上記基準電流パルス列信号ＩＰrefにおける各基準電流パルスに対応して当該ＬＤ素子又はＬＤチップへの入力電圧及び電流が測定される。
【００２２】
上記基準電流パルス列信号ＩＰrefの各基準電流パルスに対応する当該ＬＤ素子又はＬＤチップヘの入力電流又は電力に対する光出力（出力光量）を、公知のプロッター（図示しない）を用いて描画することにより、当該検査対象のＬＤ素子の入出力特性曲線グラフを得ることができる。
【００２３】
上記基準電流信号発生回路１０から出力される基準電流パルス列信号ＩＰrefの全ての基準電流パルスに対応するＬＤ素子１の入力電圧及び電流並びに光出力（出力光量）の測定が完了すると、これで、当該検出装置におけるＬＤ素子の入出力特性検出工程の１サイクルが完了する。
【００２４】
上記実施例においては、検査対象とされるＬＤ素子又はＬＤチップの個数、即ち、当該検出装置における１サイクルの検査工程における取扱い数量Ｎは２（Ｎ＝２）とされたが、これに限らず、上記数量Ｎは、好ましくは、２〜４、最も好ましくは２とされる。検査対象のＬＤ素子又はＬＤチップの数量Ｎ＝３とする場合、これらのＬＤ素子に対応して３つの電子スイッチ１３−１、１３−２、１３−３（ＳＷ１、ＳＷ２、ＳＷ３）を設けるとともにこれらの電子スイッチ（ＳＷ１、ＳＷ２、ＳＷ３）の各制御ゲート（図示しない）に加えるタイミング信号は、図３Ｂに示されるように、互いに同一の周期τ、デューティ比Ｄｆ＝（１００／Ｎ）％、位相差θ＝１２０°を有するものとする。
【００２５】
上記実施例において、タイミング回路２１から出力されるタイミング信号のパルス幅Ｐwは、約０．５〜１０ｍｓ（ミリ秒）の大きさとされ、周期τcは、約１〜２０ｍｓ（ミリ秒）とされる。これらのパルス幅Ｐw及び周期τcの下限は、検査対象のＬＤ素子又はＬＤチップの立上り（起動）特性により、また、それらの上限は、検査対象の温度特性とか、その動作安定度等に見合わせて適宜に選定される。
【００２６】
【発明の効果】
本発明においては、複数のＬＤ素子の入出力特性を検出するにあたり、入力電流が所定の最大値まで段階的に増大する、検査対象のＬＤ素子数Ｎに見合った複数Ｎの基準電流パルス列信号ＩＰｒにより、実質的に１サイクルをもって複数Ｎ個のＬＤ素子の入出力特性を検出可能としたから、検出所要時間は、従来形式の装置によるよりも、実質的に１／Ｎとされ、非常に能率的にＬＤ素子の入出力特性検査を実施することができる。
【００２７】
また、複数Ｎ個のＬＤ素子に対する同一の入力電流（又は電力）に対する光出力は、実質的に同時に、更に厳密的には、同一時間軸上で連続的に検出可能とされ、したがって、当該複数Ｎ個のＬＤ素子に対する光出力特性検出途中においても、各ＬＤ素子の入出力検出値について瞬時に視覚的に比較判定することが出来る。
【図面の簡単な説明】
【図１】本発明に係るＬＤ素子の入出力特性検出方法を実施するのに好適な入出力特性検出装置の基本的構成を示す電気回路図である。
【図２】図１の電気回路における種々の電気信号を示すグラフである。
【図３】本発明の他の実施例における、図２と同様の電気信号を示すグラフである。
【図４】従来形式のＬＤ素子の入出力特性検出装置のブロック回路図である。
【符号の説明】
１    ＬＤ素子
１−１、１−２    ＬＤチップ
２    検査用基準電流信号発生器
３    電子スイッチ
４    光出力測定器
５    定抵抗素子
６    直流電圧及び電流測定器
１０    基準電流信号発生回路
１１    階段波形電圧発生回路
１２    基準電流パルス列信号発生回路
１３    電子スイッチ
１４    インバータ
１５    広帯域増幅器
１６    入力インピーダンス変換回路
１７    電圧-電流変換回路
１８    高速トランジスタ
１９−１、１９−２    基準電流信号発生回路の出力端子
２０    入出力測定回路
２１    タイミング回路
２２    受光素子（フォトダイオードＰＤ）
２３    演算増幅器
２４−１、２４−２    サンプルホールド回路
２６−１、２６−２    入出力測定回路の出力端子
３０    直流電圧及び電流測定器
【図１】
2004200388.tif 000003
【図２】
2004200388.tif 000004
【図３】
2004200388.tif 000005
【図４】
2004200388.tif 000006