(57)【要約】【課題】金属層（特に配線構造）間のショートを完全に抑制してデバイスの更なる微細化に寄与し、確実な配線間接続、特にダマシン法におけるＣｕ含有配線間の良好な接続を実現する。【解決手段】Ｃｕ露出表面のＣｕ酸化物の十分な還元及びＣｕ露出表面における熱膨張の防止の各観点を全て満足し、良好な配線構造を得るには、水素ガスを還元ガスとして用いるアニール処理を、処理温度を２００℃〜３５０℃、且つ処理圧力を８０Ｐａ以下の条件で実行する。【選択図】    図１
2004153124.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方で銅を含有する材料からなる金属層の表面の一部が絶縁層から露出しており、前記表面の一部に対し、水素ガスを還元ガスとして用い、前記処理温度を２００℃〜３５０℃、且つ処理圧力を８０Ｐａ以上とする条件で前記基板を水素アニール処理することを特徴とする基板処理方法。
【請求項２】
前記水素アニール処理の前に、真空中で前記基板をアニール処理し、続いて前記基板を大気暴露することなく前記水素アニール処理することを特徴とする請求項１に記載の基板処理方法。
【請求項３】
前記金属層が配線であることを特徴とする請求項１又は２に記載の基板処理方法。
【請求項４】
基板の上方で銅を含有する材料からなる下層配線を覆うように形成されてなる第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記配線の表面の一部を露出させるように、前記第２の絶縁膜を加工する工程と、
前記表面の一部に対し、水素ガスを還元ガスとして用い、前記処理温度を２００℃〜３５０℃、且つ処理圧力を８０Ｐａ以上とする条件で前記基板を水素アニール処理する工程と、
前記第２の絶縁膜の加工部位を埋め込み、前記配線と接続される上層配線を形成する工程と
を含むことを特徴とする配線構造の形成方法。
【請求項５】
前記水素アニール処理の前に、真空中で前記基板をアニール処理する工程を更に含み、
前記アニール処理の後、続いて前記基板を大気暴露することなく前記水素アニール処理することを特徴とする請求項４に記載の配線構造の形成方法。
【請求項６】
前記上層配線が銅を含有する材料からなることを特徴とする請求項４又は５に記載の配線構造の形成方法。
【請求項７】
前記第２の絶縁膜を加工するに際して、前記第２の絶縁膜に前記金属層の表面の一部を露出させる接続孔を形成した後、前記第２の絶縁膜に配線形状の配線溝を形成し、
前記水素アニール処理の後、前記接続孔及び前記配線溝を埋め込むように前記上層配線を形成することを特徴とする請求項４〜６のいずれか１項に記載の配線構造の形成方法。
【請求項８】
前記接続孔及び前記配線溝を形成し、前記水素アニール処理を行った後、前記接続孔及び前記配線溝の内壁面を覆うように、前記下層配線と前記上層配線との密着性を向上させるための下地膜を形成する工程を更に含むことを特徴とする請求項７に記載の配線構造の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主に半導体装置に用いられる基板処理方法及び配線構造の形成方法に関し、特に配線が少なくとも銅（Ｃｕ）を含有する材料からなる配線構造の形成時に適用される。
【０００２】
【従来の技術】
近年では、半導体素子の高集積化とチップサイズの縮小化に伴い、配線の微細化及び多層配線化が加速的に進められている。こうした多層配線を有するロジックデバイスにおいては、配線遅延がデバイス信号遅延の支配的要因の１つになりつつある。デバイスの信号遅延は配線抵抗値と配線容量の積に比例しており、従って配線遅延の改善のためには、配線抵抗値や配線容量を軽減することが重要である。
【０００３】
そこで、配線容量を低減するため、Ｃｕ配線を形成することが検討されている。Ｃｕは加工が困難であり、従ってこれを配線に適用する場合の好適な構造として、層間絶縁膜に形成した配線溝をバリアメタル膜を介してＣｕで充填してなる、いわゆるダマシン構造が注目されている。
【０００４】
【発明が解決しようとする課題】
ダマシン構造のＣｕ配線を形成する場合、下層Ｃｕ配線と上層Ｃｕ配線とを接続するときに、下層Ｃｕ配線の表面の一部を前記層間絶縁膜に形成されたビア孔から露出させることになるが、この際に当該表面が酸化されてＣｕ酸化物が形成され、接続不良を起こすことがある。従って良好な接続を得るには、バリアメタル膜の形成前処理としてＣｕ酸化物を還元する基板処理を行うことを要する。この基板処理としては、例えばＡｒイオンを用いたいわゆる逆スパッタエッチング（Ａｒ逆スパッタ）により、Ｃｕ酸化物を除去する処理が主に用いられている。
【０００５】
しかしながら、Ａｒ逆スパッタによる前処理では、層間絶縁膜に形成された配線溝の肩部位もエッチングされ、隣接する配線−配線間でショートが発生するおそれがある。更には、配線溝と連結するビア孔の底部位でＣｕもリスパッタされ、ビア孔の内壁面にＣｕが付着し隣接するビア孔−ビア孔間でショートが発生する懸念もある。
【０００６】
本発明は、前記課題を解決すべく成されたものであり、金属層（特に配線構造）間のショートを完全に抑制してデバイスの更なる微細化に寄与し、確実な配線間接続、特にダマシン法におけるＣｕ含有配線間の良好な接続を実現して、信頼性の高いデバイスを得ることができる基板処理方法及び配線構造の形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の態様に想到した。
【０００８】
本発明の基板処理方法は、基板の上方で銅を含有する材料からなる金属層の表面の一部が絶縁層から露出しており、前記表面の一部に対し、水素ガスを還元ガスとして用い、前記処理温度を２００℃〜３５０℃、且つ処理圧力を８０Ｐａ以上とする条件で前記基板を水素アニール処理する。
【０００９】
本発明の配線構造の形成方法は、基板の上方で銅を含有する材料からなる下層配線を覆うように形成されてなる第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記配線の表面の一部を露出させるように、前記第２の絶縁膜を加工する工程と、前記表面の一部に対し、水素ガスを還元ガスとして用い、前記処理温度を２００℃〜３５０℃、且つ処理圧力を８０Ｐａ以上とする条件で前記基板を水素アニール処理する工程と、前記第２の絶縁膜の加工部位を埋め込み、前記配線と接続される上層配線を形成する工程とを含む。
【００１０】
【発明の実施の形態】
−本発明の基本骨子−
先ず、本発明の基本骨子について、その作用原理と共に説明する。
本発明では、銅を含有する材料からなる金属層の露出表面に形成された金属酸化膜（ここでは便宜上、ダマシン法における下層Ｃｕ配線の表面を前記露出表面、Ｃｕ酸化物を前記金属酸化膜として述べる。）を還元する際に、Ａｒ逆スパッタ処理等を行う替わりに、Ｈ２ガスを還元ガスとして用いた水素アニール処理を利用する。
【００１１】
上記した水素アニール処理については、例えば処理温度３６０℃、処理圧力６Ｐａ、及び処理時間９０秒の条件で行えば良い旨の、いわゆるメーカー推奨条件が知られている。しかしながらこの場合、層間絶縁膜に形成されたビア孔の底部位の前記露出表面のＣｕが熱膨張し、層間絶縁膜及び配線構造にストレスが発生するために十分な接続が得られない。
【００１２】
本発明者は、当該水素アニール処理により、前記露出表面のＣｕに熱膨張を発生させる等の不都合を生ぜしめることなく、Ｃｕ酸化物を確実に還元する観点から、当該アニール処理の各条件、具体的には処理温度を低温に、処理圧力を高圧として、両者の相関関係から最適化することに想到した。
【００１３】
（実験１）
ここでは、処理温度及び処理時間を固定し、処理圧力を変えてＣｕ酸化膜の還元能力を調べる一方、処理圧力及び処理時間を固定し、処理温度を変えてＣｕ酸化膜の還元能力を調べた。具体的には、スパッタ形成されたＣｕ膜の表面を強制的に酸化した後、Ｈ２ガスを用いてアニール処理を行い、ＳＩＭＳによる酸素濃度を還元能力の指標として測定した。
【００１４】
図１に処理圧力と酸素濃度との関係を、図２に処理温度と酸素濃度との関係をそれぞれ示す。図１では処理温度を２５０℃、処理時間を９０秒とし、図２では処理圧力を１８０Ｐａ、処理時間を９０秒とした。
図１に示すように、処理圧力を８０Ｐａ程度以上の高圧条件とすることにより、４×１０２２〜５×１０２２（ａｔｏｍｓ／ｃｃ）という極めて低い酸素濃度となることが判る。他方、図２に示すように、処理温度としては２００℃〜３５０℃程度であれば、十分な低酸素濃度となることが判る。更に図２では、上記のメーカー推奨条件である処理温度３６０℃、処理圧力６Ｐａ、及び処理時間９０秒による結果を示しており、当該条件では比較的高い酸素濃度を示す。
【００１５】
（実験２）
実験１の結果を踏まえ、良好な配線接続を見込んだＣｕ酸化物の適切な還元処理を行うべく、処理温度と処理圧力の最適な範囲について調べた。
【００１６】
図３は、スパッタ形成されたＣｕ膜の表面を強制的に酸化し、Ｈ２ガスを用いたアニール処理により各条件で還元した際のＣｕ膜表面の反射強度を還元能力の指標として測定した結果を示す特性図である。ここでも、処理時間を９０秒に設定した。
このように、処理温度が２５０℃程度の比較的低温でも、処理圧力を８０Ｐａ程度以上とすれば、十分な反射強度が得られることが判る。なおこの場合、２００℃、８０Ｐａの条件ではさほど反射強度は十分とは言えないが、ここでは還元能力の最重要パラメータとして処理温度と処理圧力に限定して考察しており、例えば処理温度を比較的長時間、例えば１００秒〜１２０秒程度に設定すれば、十分な反射強度が得られると推定される。
【００１７】
（実験３）
本発明者は、ビア孔の底部位におけるＣｕの熱膨張等の不都合を確実に防止する観点から、処理温度を低温に抑えるべく、上述の水素アニール処理に加えた更なる手法を考察した結果、先ず基板の含有する水分を真空アニール処理で脱ガス（ｄｅｇａｓ）した後、水素アニール処理を行うことに想到した。
【００１８】
そこで、当該技術思想を具体的に検証すべく、水素アニール処理に先立って真空アニール処理を行った場合について、水素アニール処理のみの場合との比較に基づいて実験１と同様に酸素濃度を測定した。ここで、真空アニール処理の条件を処理圧力（５×１０−６Ｐａ以下）、処理温度２５０℃、処理時間９０秒とし、水素アニール処理の条件を処理圧力１８０Ｐａ、処理時間９０秒で処理温度２００℃及び２５０℃の２点とした。
【００１９】
図４に測定結果を示す。ここでは参考として、真空アニール処理のみを行った場合の酸素濃度を記す。なお、Ｃｕ表面の初期状態（ｉｎｉｔｉａｌ）における酸素濃度を付記する。
このように、水素アニール処理とその前処理とである真空アニール処理とを併用することにより、水素アニール処理のみの場合と比較して、ほぼ一様に酸素濃度が低下し、より優れた還元能力が得られることが判った。
【００２０】
このように、実験１〜３の諸結果に基づいて、Ｃｕ露出表面の熱膨張等の不都合を防止しつつも、Ｃｕ露出表面のＣｕ酸化物の十分な還元を実現し、良好な配線構造を得るには、水素ガスを還元ガスとして用いた水素アニール処理を、処理温度を２００℃〜３５０℃、且つ処理圧力を８０Ｐａ以下とする条件で実行すれば良い。この効果は、当該水素アニール処理に先立って真空アニール処理を実行することにより更に顕著なものとなる。
【００２１】
−配線構造の形成方法の具体的な実施形態−
上述した本発明の基本骨子を踏まえ、本発明をダマシン法（ここではいわゆるデュアルダマシン法）によるＣｕ配線の形成方法に適用した具体的な実施形態について、図面を参照しながら詳細に説明する。本実施形態では、半導体装置として一般的なＭＯＳトランジスタを例に採り、その配線構造の形成に本発明を適用する。
【００２２】
図５及び図６は、本実施形態による配線構造の形成方法を工程順に示す概略断面図である。
この配線構造を形成するにあたり、シリコンウェーハ上にゲート電極、ソース／ドレインを備えたＭＯＳトランジスタ構造を形成する。そして、このＭＯＳトランジスタ構造の例えばゲート電極と電気的に接続される配線構造に本発明が適用される。
【００２３】
先ず、図５（ａ）に示すように、シリコン半導体基板１に例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法による素子分離構造３１で画定された活性領域において、ゲート絶縁膜２を介してゲート電極３をパターン形成し、このゲート電極３の両側面にサイドウォール絶縁膜３２を形成した後、ゲート電極３の両側の半導体基板１の表層にソース／ドレイン４を形成する。そして、ゲート電極３及びソース／ドレイン４の各表面にＣｏＳｉＸ（例えばＸ＝２）からなるシリサイド層５を形成し、サリサイド構造とする。
【００２４】
続いて、ゲート電極３を覆うように、ＣＶＤ法によりシリコン窒化膜３３を形成した後、ＰＳＧ（Ｐｈｏｓｐｈｏ  ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜６を堆積する。そして、フォトリソグラフィー及びこれに続くエッチングにより、ゲート電極３の表面の一部を露出させるコンタクト孔をＰＳＧ膜６及びシリコン窒化膜３３に形成した後、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法及びＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等によりこのコンタクト孔をタングステン（Ｗ）で充填するＷプラグ７を形成する。
【００２５】
続いて、いわゆるダマシン法により下層Ｃｕ配線を形成する。
具体的には、先ず図５（ｂ）に示すように、Ｗプラグ７の表面を覆うようにＰＳＧ膜６上に有機ＳＯＤ（Ｓｐｉｎ  Ｏｎ  Ｄｉｆｆｕｓｉｏｎ）膜、ここではポリアリールエーテル系の低誘電率膜８を塗布した後、シリコン酸化膜９を堆積し、低誘電率膜８及びシリコン酸化膜９からなる層間絶縁膜１１を形成する。なお、ＳＯＤはＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）を含むものとする。
【００２６】
続いて、図５（ｃ）に示すように、層間絶縁膜１１上にフォトレジスト（不図示）を塗布し、フォトリソグラフィーによりフォトレジストを配線形状に加工する。次に、このフォトレジストをマスクとして層間絶縁膜１１をドライエッチングし、層間絶縁膜１１にフォトレジストの形状に倣った配線溝１２を形成する。
【００２７】
続いて、図５（ｄ）に示すように、配線溝１２の内壁面を覆うように、層間絶縁膜１１上に高融点金属、ここではＴａからなるバリアメタル膜１３を、更にシード金属膜としてＣｕ膜１４ａをスパッタ装置により真空中で連続的に堆積形成する。ここで、バリアメタル膜１３及びＣｕ膜１４ａの形成は真空中で連続的に行なうことが望ましい。
【００２８】
続いて、Ｃｕ膜１４ａを電極として、メッキ法により配線溝１２内を埋め込む膜厚にＣｕ膜１４ｂを形成する。ダマシン法によるＣｕ膜１４ａ，１４ｂの分離のため、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によりＣｕ膜１４ａ，１４ｂ及びバリアメタル膜１３を研磨して配線溝１２内のみにＣｕ膜１４ａ，１４ｂ及びバリアメタル膜１３を残し、下層Ｃｕ配線１５を形成する。
【００２９】
続いて、図５（ｅ）に示すように、Ｃｕの拡散防止を主目的とするシリコン窒化膜１６を下層Ｃｕ配線１５を覆うように層間絶縁膜１１上に形成する。
【００３０】
続いて、下層Ｃｕ配線１５とビア孔を介して電気的に接続される上層Ｃｕ配線を形成する。
【００３１】
具体的には、先ず図６（ａ）に示すように、下層Ｃｕ配線１５の表面を覆うようにシリコン酸化膜１７を形成した後、有機ＳＯＤ膜、ここではポリアリールエーテル系の低誘電率膜１８を塗布し、更にシリコン酸化膜１９を形成し、シリコン窒化膜１６、シリコン酸化膜１７、低誘電率膜１８、及びシリコン酸化膜１９からなる層間絶縁膜２１を形成する。
【００３２】
続いて、図６（ｂ）に示すように、フォトリソグラフィー及びこれに続くエッチングにより、先ずシリコン酸化膜１９上のシリコン窒化膜（不図示）に配線パターンとなる部分を形成する。続いて、下層Ｃｕ配線１５の表面の一部を露出させるように、層間絶縁膜２１にビア孔２２を形成する。このとき、下層Ｃｕ配線１５の表面の一部を完全には露出させることなく、下層Ｃｕ配線１５上でシリコン窒化膜１６を極薄に残し、言わば前記表面の一部をほぼ露出させた状態となるようにしても良い。
【００３３】
そして、先にシリコン窒化膜に形成した配線パターン（不図示）をハードマスクとして、層間絶縁膜２１の低誘電率膜１８をエッチングストッパーとしてシリコン酸化膜１９をエッチングし、続いてシリコン酸化膜１７をエッチングストッパーとして低誘電率膜１８をエッチングし、配線溝２３を形成する。
【００３４】
続いて、図６（ｃ）に示すように、Ｈ２ガスを還元ガスとして用いた上述の水素アニール処理を実行し、下層Ｃｕ配線１５の表面におけるＣｕ酸化物を還元して除去し、下層Ｃｕ配線１５のＣｕ表面を露出させる。当該アニール処理の具体的条件としては、処理温度を２００℃〜３５０℃、且つ処理圧力を８０Ｐａ以上の条件、ここでは２５０℃且つ８０Ｐａで行う。
【００３５】
続いて、図６（ｄ）に示すように、配線溝２３及びビア孔２２の内壁面を覆うように、層間絶縁膜２１上に高融点金属、ここではＴａからなるバリアメタル膜２４を、更にシード金属膜としてＣｕ膜２５ａをスパッタ装置により真空中で連続的に堆積形成する。ここで、バリアメタル膜２４及びＣｕ膜２５ａの形成は真空中で連続的に行なうことが望ましい。
【００３６】
続いて、Ｃｕ膜２５ａを電極として、メッキ法により配線溝２３内及びビア孔２２内を埋め込む膜厚にＣｕ膜２５ｂを形成する。
【００３７】
そして、ダマシン法によるＣｕ膜２５ａ，２５ｂの分離のため、ＣＭＰ法によりＣｕ膜２５ａ，２５ｂ及びバリアメタル膜２４を研磨して、配線溝２３内及びビア孔２２内のみにＣｕ膜２５ａ，２５ｂ及びバリアメタル膜２４を残し、上層Ｃｕ配線２６を形成する。
【００３８】
以上により、ビア孔２２を介して下層Ｃｕ配線１５と上層Ｃｕ配線２６とが電気的に接続されてなる配線構造が完成する。更に、上述したダマシン法を繰り返し、上層Ｃｕ配線２６と接続される配線構造を形成する場合もある。
【００３９】
しかる後、更なる層間絶縁膜やビア孔、配線等の形成を経て、前記配線構造を備えてなるＭＯＳトランジスタを完成させる。
【００４０】
以上説明したように、本実施形態によれば、ダマシン法によるＣｕ配線構造間のショートを完全に抑制してデバイスの更なる微細化に寄与し、下層Ｃｕ配線１５と上層Ｃｕ配線２６との間の良好な接続を実現して、信頼性の高いＭＯＳトランジスタを得ることができる。
【００４１】
−変形例−
ここで、本実施形態の変形例について説明する。
この変形例では、先ず本実施形態と同様に図５（ａ）〜図５（ｅ）、図６（ａ），（ｂ）で示す各工程を経た後、図７に示すように、上述の水素アニール処理に先立ち、半導体基板１に真空でアニール処理を処理温度２５０℃、処理時間９０秒で行う。その後、Ｈ２ガスを還元ガスとして用いた上述の水素アニール処理を実行し、下層Ｃｕ配線１５の表面におけるＣｕ酸化物を還元して除去し、下層Ｃｕ配線１５のＣｕ表面を露出させる。当該アニール処理の具体的条件としては、処理温度を２００℃〜３５０℃、且つ処理圧力を８０Ｐａ以上の条件、ここでは２５０℃且つ８０Ｐａで行う。
【００４２】
しかる後、本実施形態と同様に、図６（ｃ），図６（ｄ）の各工程、更なる層間絶縁膜やビア孔、配線等の形成を経て、前記配線構造を備えてなるＭＯＳトランジスタを完成させる。
【００４３】
本変形例では、図８に示す構造の処理装置を用いる。このチャンバーは、図示のように少なくとも５つのチャンバー１０１〜１０５を備えており、チャンバー１０１で上記の真空アニール処理の工程、チャンバー１０２で上記の水素アニール処理の工程、チャンバー１０３でＴａからなるバリアメタル膜２４及びシード金属膜であるＣｕ膜２５ａの形成工程、チャンバー１０４でメッキ法によるＣｕ膜２５ｂの形成工程を、真空状態とされた搬送用チャンバー１０５により半導体基板１をこれらの順序で搬送して、連続的に実行する。これにより、半導体基板１が大気暴露されることなく、一連の主工程を進行させることができる。
【００４４】
以上説明したように、本実施形態によれば、ダマシン法によるＣｕ配線構造間のショートを完全に抑制してデバイスの更なる微細化に寄与し、下層Ｃｕ配線１５と上層Ｃｕ配線２６との間の更なる良好な接続を実現して、信頼性の高いＭＯＳトランジスタを得ることができる。
【００４５】
なお、本実施形態及びその変形例では、半導体装置としてＭＯＳトランジスタを例示したが、本発明はこれに限定されず、ダマシン法によるＣｕ配線を備えて高集積化・微細化を図る全ての半導体装置に当該配線構造を適用して好適である。
【００４６】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４７】
（付記１）基板の上方で銅を含有する材料からなる金属層の表面の一部が絶縁層から露出しており、前記表面の一部に対し、水素ガスを還元ガスとして用い、前記処理温度を２００℃〜３５０℃、且つ処理圧力を８０Ｐａ以上とする条件で前記基板を水素アニール処理することを特徴とする基板処理方法。
【００４８】
（付記２）前記水素アニール処理の前に、真空中で前記基板をアニール処理し、続いて前記基板を大気暴露することなく前記水素アニール処理することを特徴とする付記１に記載の基板処理方法。
【００４９】
（付記３）前記絶縁層は、有機ＳＯＤ材料を含むことを特徴とする付記１又は２に記載の基板処理方法。
【００５０】
（付記４）前記有機ＳＯＤ材料は、少なくともポリアリールエーテル系の低誘電率材料を含むことを特徴とする付記３に記載の基板処理方法。
【００５１】
（付記５）前記金属層が配線であることを特徴とする付記１〜４のいずれか１項に記載の基板処理方法。
【００５２】
（付記６）基板の上方で銅を含有する材料からなる下層配線を覆うように形成されてなる第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記配線の表面の一部を露出させるように、前記第２の絶縁膜を加工する工程と、
前記表面の一部に対し、水素ガスを還元ガスとして用い、前記処理温度を２００℃〜３５０℃、且つ処理圧力を８０Ｐａ以上とする条件で前記基板を水素アニール処理する工程と、
前記第２の絶縁膜の加工部位を埋め込み、前記配線と接続される上層配線を形成する工程と
を含むことを特徴とする配線構造の形成方法。
【００５３】
（付記７）前記水素アニール処理の前に、真空中で前記基板をアニール処理する工程を更に含み、
前記アニール処理の後、続いて前記基板を大気暴露することなく前記水素アニール処理することを特徴とする付記６に記載の配線構造の形成方法。
【００５４】
（付記８）前記第２の絶縁膜は、有機ＳＯＤ材料を含むことを特徴とする付記６又は７に記載の配線構造の形成方法。
【００５５】
（付記９）前記有機ＳＯＤ材料は、少なくともポリアリールエーテル系の低誘電率材料を含むことを特徴とする付記８に記載の配線構造の形成方法。
【００５６】
（付記１０）前記上層配線が銅を含有する材料からなることを特徴とする付記６〜９のいずれか１項に記載の配線構造の形成方法。
【００５７】
（付記１１）前記第２の絶縁膜を加工するに際して、前記第２の絶縁膜に前記金属層の表面の一部を露出させる接続孔を形成した後、前記第２の絶縁膜に配線形状の配線溝を形成し、
前記水素アニール処理の後、前記接続孔及び前記配線溝を埋め込むように前記上層配線を形成することを特徴とする付記６〜１０のいずれか１項に記載の配線構造の形成方法。
【００５８】
（付記１２）前記接続孔及び前記配線溝を形成し、前記水素アニール処理を行った後、前記接続孔及び前記配線溝の内壁面を覆うように、前記下層配線と前記上層配線との密着性を向上させるための下地膜を形成する工程を更に含むことを特徴とする付記１１に記載の配線構造の形成方法。
【００５９】
【発明の効果】
本発明によれば、金属層（特に配線構造）間のショートを完全に抑制してデバイスの更なる微細化に寄与し、確実な配線間接続、特にダマシン法におけるＣｕ含有配線間の良好な接続を実現して、信頼性の高いデバイスを得ることができる。
【図面の簡単な説明】
【図１】本実施形態による水素アニール処理における処理圧力と酸素濃度との関係を示す特性図である。
【図２】本実施形態による水素アニール処理における処理温度と酸素濃度との関係を示す特性図である。
【図３】水素アニール処理の処理条件とＣｕ膜表面の反射強度との関係を示す特性図である。
【図４】水素アニール処理に先立って真空アニール処理を行った場合について、水素アニール処理のみの場合との比較に基づいて、処理温度と酸素濃度との関係を示す特性図である。
【図５】本実施形態による配線構造の形成方法を工程順に示す概略断面図である。
【図６】図５に引き続き、本実施形態による配線構造の形成方法を工程順に示す概略断面図である。
【図７】本実施形態の変形例による配線構造の形成方法において、２段階のアニール処理を行う工程を示す概略断面図である。
【図８】本実施形態の変形例で用いる処理装置の概略構成を示す模式図である。
【符号の説明】
１  シリコン半導体基板
２  ゲート絶縁膜
３  ゲート電極
４  ソース／ドレイン
５  シリサイド層
６  ＰＳＧ膜
７  Ｗプラグ
８，１８  低誘電率膜
９，１７，１９  シリコン酸化膜
１１，２１  層間絶縁膜
１２，２３  配線溝
１３，２４  バリアメタル膜
１４ａ，１４ｂ，２５ａ，２５ｂ  Ｃｕ膜
１５  下層Ｃｕ配線
１６，１９，３３  シリコン窒化膜
２２  ビア孔
２６  上層Ｃｕ配線
３１  ＳＴＩ素子分離構造
３２  サイドウォール絶縁膜
【図１】
2004153124.tif 000003
【図２】
2004153124.tif 000004
【図３】
2004153124.tif 000005
【図４】
2004153124.tif 000006
【図５】
2004153124.tif 000007
【図６】
2004153124.tif 000008
【図７】
2004153124.tif 000009
【図８】
2004153124.tif 000010