(57)【要約】【課題】ＰｂフリーのＳｎ系合金めっきから成る接続用導電層を外部端子の表面に形成する場合、単純なめっき構造によりウィスカ及びクラックの発生を十分に抑制することができ、またＳｎと低融点合金を形成する低融点合金形成用金属の組成の厳密な管理を行う。【解決手段】開示される電子部品１０は、外部端子としての役割を担うリード２の表面に、Ｓｎに０．５〜６．０ｗｔ％のＢｉが添加されたＳｎ−Ｂｉ合金から成り、かつ１０〜２５μｍのめっき膜厚を有する単層めっき構造から成る接続用導電層３が形成されている。【選択図】      図２
2004200239.tif 000002
【特許請求の範囲】
【請求項１】
外部端子の表面にＳｎを主成分とする金属薄膜から成る接続用導電層が形成される電子部品であって、
前記接続用導電層は、前記Ｓｎに該Ｓｎと低融点合金を形成する所望の金属が添加されて、所望の膜厚を有することを特徴とする電子部品。
【請求項２】
前記所望の金属は、Ｂｉ、Ａｇ、ＣｕあるいはＺｎであることを特徴とする請求項１記載の電子部品。
【請求項３】
前記所望の金属がＢｉである場合は、前記接続用導電層は、前記Ｓｎに０．５〜６．０ｗｔ％の前記Ｂｉが添加され、かつ１０〜２５μｍの膜厚を有することを特徴とする請求項２記載の電子部品。
【請求項４】
前記所望の金属がＢｉである場合は、前記接続用導電層は、前記Ｓｎに０．５〜４．５ｗｔ％の前記Ｂｉが添加され、かつ２０〜２５μｍの膜厚を有することを特徴とする請求項２記載の電子部品。
【請求項５】
前記所望の金属がＢｉである場合は、前記接続用導電層は、前記Ｓｎに０．７〜４．５ｗｔ％の前記Ｂｉが添加され、かつ１５〜２０μｍの膜厚を有することを特徴とする請求項２記載の電子部品。
【請求項６】
前記所望の金属がＢｉである場合は、前記接続用導電層は、前記Ｓｎに４．５〜６．０ｗｔ％の前記Ｂｉが添加され、かつ１０〜２０μｍの膜厚を有することを特徴とする請求項２記載の電子部品。
【請求項７】
前記所望の金属がＡｇである場合は、前記接続用導電層は、前記Ｓｎに２．０〜４．０ｗｔ％の前記Ａｇが添加され、かつ１５〜２５μｍの膜厚を有することを特徴とする請求項２記載の電子部品。
【請求項８】
前記所望の金属がＣｕである場合は、前記接続用導電層は、前記Ｓｎに０．５〜２．５ｗｔ％の前記Ｃｕが添加され、かつ２０〜３０μｍの膜厚を有することを特徴とする請求項２記載の電子部品。
【請求項９】
前記所望の金属がＺｎである場合は、前記接続用導電層は、前記Ｓｎに４．０〜９．０ｗｔ％の前記Ｚｎが添加され、かつ１５〜３０μｍの膜厚を有することを特徴とする請求項２記載の電子部品。
【請求項１０】
前記接続用導電層は、めっきにより形成されたものであることを特徴とする請求項１乃至９のいずれか１に記載の電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電子部品に係り、詳しくは、外部端子の表面にＳｎ（錫）を主成分とする金属薄膜から成る接続用導電層が形成される電子部品に関する。
【０００２】
【従来の技術】
ＩＣ（半導体集積回路）、トランジスタ、コンデンサ、抵抗、インダクタ等の各種の電子部品を用いることにより、広い分野で使用される電子装置が組み立てられている。このような電子装置の組立には、予め導電層から成る回路パターンが印刷された実装基板が用いられて、この実装基板上に所定の電子部品が実装される。具体的には、外部端子としての役割を担う電子部品のリードを、低融点のろう材を介して回路パターンの一部に電気的に接続している。このように電子部品を実装基板に実装するにあたっては、電子部品と実装基板との接続信頼性を満足するために、電子部品のリードの表面には、Ｓｎを主成分とするＳｎ系合金から構成される低融点の金属薄膜から成る接続用導電層が、予め電気めっき法等の表面処理法により形成されている。
【０００３】
ここで、上述のような接続用導電層を構成する低融点の金属薄膜の材料としては、従来から、Ｓｎ−Ｐｂ（鉛）合金をめっきにより形成することが広く行なわれている。Ｓｎは同合金の主成分を構成して接着の役目を果たす一方、ＰｂはＳｎと低融点合金を形成する低融点合金形成用金属を構成して、合金の融点を下げるとともに接続強度を向上させる役目を果たしている。このように、Ｓｎ−Ｐｂ合金は、両成分の割合を変えることにより融点を容易に調整することができ、濡れ性に優れているだけでなくコスト的にも有利なので、電子部品を実装する際に上述したような接続用導電層として好んで用いられてきている。
【０００４】
しかしながら、上述のＳｎ−Ｐｂ合金のＰｂ成分は人体に対して有害であり、使用済の電子装置を廃棄するような場合には公害の原因となるので、環境破壊の点で望ましくない。したがって、最近では電子部品を実装基板に実装するにあたっては、接続用導電層としては成分にＰｂを含まない、いわゆるＰｂフリーのＳｎ系合金から成る低融点の金属薄膜をめっきによりリードの表面に形成することが一般的な流れになっている。一例として、Ｐｂに変えてＢｉ（ビスマス）を添加させるようにしたＳｎ−Ｂｉ合金を接続用導電層としてリードの表面にめっきした電子部品が広く知られている。
ここで、Ｂｉは前述のＳｎ−Ｐｂ合金におけるＰｂと同様にＳｎと低融点合金を形成する低融点合金形成用金属を構成して、合金の融点を下げるような役目を果たしている。また、ＰｂフリーのＳｎ系合金をめつきする場合は、Ｓｎと低融点合金を形成する金属としてはどのようなものを選んだ場合でも、濡れ性を損なわないようなＳｎ系合金めっきが形成されることが重要となる。
【０００５】
ところで、上述のＰｂフリーのＳｎ−Ｂｉ合金から成る低融点の金属薄膜をめっきによりリードの表面に形成すると、電子部品を製造した後に、温度サイクル試験のような加速試験を施した場合、リードの表面にウィスカ（Whisker）と称する微細な金属ひげが上記Ｓｎ−Ｐｂ合金に比べて発生し易くなる。そして、このウィスカはリード同士を短絡させる原因となることが心配され、特にＩＣのようにパッケージの周囲から微小間隔で多数のリードが引き出されている半導体装置においては、その傾向が著しくなる。また、上述のＳｎ−Ｂｉ合金は伸びに乏しい性質があるため、電子部品を実装する際等にリードを折り曲げると、そのＳｎ−Ｂｉ合金層に曲げクラック（以下、単にクラックとも称する）が発生し易くなる。したがって、電子部品のリードの表面にめっきによりＰｂフリーのＳｎ系合金から成る低融点の金属薄膜を形成する場合は、ウィスカやクラック等の発生を抑制することが課題となっている。
【０００６】
上述のようにＰｂフリーを前提として、ウィスカやクラック等の発生を抑制する目的で、Ｓｎ系合金から成る低融点の金属薄膜を、リードの表面にめっきにより形成するように構成した半導体装置が開示されている（例えば、特許文献１参照。）。同半導体装置は、図１２に示すように、リード１０１の表面に、例えばＳｎ−Ｂｉ合金からなる三層めっきを形成するにあたり、Ｂｉ添加率（含有率）が小さいＳｎ−Ｂｉ合金から成る下層（Ｂｉ添加率０．７ｗｔ（weight）％）１０２と、Ｂｉ添加率が中間のＳｎ−Ｂｉ合金から成る中間層（Ｂｉ添加率０．７〜２．３ｗｔ％）１０３と、Ｂｉ添加率が大きいＳｎ−Ｂｉ合金から成る上層（Ｂｉ添加率２．３ｗｔ％）１０４とをめっきして、Ｓｎ−Ｂｉ合金層が、めっき膜厚方向に合金成分の添加率が増加するような濃度勾配を有するように形成されている。
【０００７】
同様に、Ｐｂフリーを前提として、ウィスカやクラック等の発生を抑制する目的で、Ｓｎ系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した半導体装置が開示されている（例えば、特許文献２参照。）。同半導体装置は、図１３に示すように、リード１１１の表面に、Ｃｕ添加率が０．４〜５ｗｔ％のＳｎ−Ｃｕ合金から成る膜厚が１〜１５μｍのめっき層１１２が形成されている。
【０００８】
同様に、Ｐｂフリーを前提として、ウィスカやクラック等の発生を抑制する目的で、Ｓｎ系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した半導体装置が開示されている（例えば、特許文献３参照。）。同半導体装置は、図１４に示すように、リード１２１の表面に、Ｂｉ添加率が０〜１ｗｔ％のＳｎ−Ｂｉ合金から成る膜厚が１〜１４μｍの下層１２２と、Ｂｉ添加率が１〜１０ｗｔ％のＳｎ−Ｂｉ合金から成る膜厚が１〜１２μｍの上層１２３とがめっきにより形成されている。
【０００９】
【特許文献１】
特開２０００−１７４１９１号公報（第４項、図２）
【特許文献２】
特開２００１−２５７３０３号公報（第３項、図１）
【特許文献３】
特開平１１−３３０３４０公報（第３項、図２）
【００１０】
【発明が解決しようとする課題】
ところで、ＰｂフリーのＳｎ系合金から構成される低融点の金属薄膜から成る接続用導電層をリードの表面にめっきにより形成するように構成した従来の半導体装置では、多層めっき構造によりウィスカやクラック等の発生を抑制するようにしているのでめっき構造が複雑となり、また多層めっき構造になっていることに伴って、Ｓｎと低融点合金を形成するＢｉ（低融点合金形成用金属）の組成の厳密な管理が困難になり、さらに低融点合金を形成する所望の金属の添加率に応じてめっき膜厚が最適な値に調整されていないので、ウィスカやクラック等の発生を十分に抑制することができない、という問題がある。
例えば、特許文献１に開示されている半導体装置では、図１２に示したように、Ｂｉ添加率が小さい下層１０２と、Ｂｉ添加率が中間の中間層１０３と、Ｂｉ添加率が大きい上層１０４とを順次にリード１０１の表面にめっきしてＳｎ−Ｂｉ合金からなる三層めっきを形成しているが、Ｓｎ−Ｂｉ合金層を３度にわたってめっきする多層めっき構造によりウィスカやクラック等の発生を抑制するようにしているので、めっき構造が複雑となるため、めっきのコストアップが避けられなくなる。
また、上記Ｓｎ−Ｂｉ合金をめっきした場合は、電子部品を実装した後の信頼性に大きな影響を与える因子である上記Ｂｉの組成を高精度で測定することによって、Ｂｉの組成を厳密に管理することが必要になる。このようにＢｉの組成を厳密に管理することは、製品品質を保証する上で欠かせない重要な事項となる。そのために、めっき層におけるＢｉの組成を非破壊の蛍光Ｘ線分析法により測定することが行われる。しかしながら、特許文献１に示されている多層めっき構造では、各層に同一元素であるＢｉが含まれているので、上記蛍光Ｘ線分析法により各層の膜厚を含めてその組成を正確に測定することができず、厳密な組成管理が困難になる。また多層めっき構造になっていることに伴って、Ｂｉの添加率に応じてめっき膜厚が最適な値に調整されていないので、ウィスカやクラック等の発生を十分に抑制することができない。
【００１１】
また、特許文献３に開示されている半導体装置では、図１４に示したように、Ｂｉ添加率が０〜１ｗｔ％のＳｎ−Ｂｉ合金から成る下層１２２と、Ｂｉ添加率が１〜１０ｗｔ％のＳｎ−Ｂｉ合金から成る上層１２３とをめっきしているが、特許文献１と略同様に、Ｓｎ−Ｂｉ合金層を２度にわたってめっきしているので、めっき構造が複雑となるため、めっきのコストアップが避けられなくなる。
また、Ｂｉの組成を厳密に管理する点に関しても、特許文献１で説明したのと略同様な理由で、Ｂｉの厳密な組成管理が困難になり、また、Ｂｉの添加率に応じてめっき膜厚が最適な値に調整されていないので、ウィスカやクラック等の発生を十分に抑制することができない。
【００１２】
また、特許文献２記載の従来の半導体装置では、図１３に示したように、Ｓｎと低融点合金を形成する所望の金属としてはＣｕを用いて単層めっき構造に形成されているが、もともとＣｕ添加によるウィスカ抑制効果はＢｉ等に比べて小さいため、めっき層１１２のＣｕ添加率が３ｗｔ％未満では十分な抑制効果が得られない。また、Ｃｕ添加率が３％を越えると濡れ性が低下する。また、めっき層１１２の膜厚も１〜１５μｍに形成されているが、特許文献１と同様に、厳密な組成管理に十分な組成測定制度が得られず、またＣｕの添加率に応じた最適なめっき膜厚に調整されていないので、またウィスカやクラックの発生を十分に抑制するのが困難である。
【００１３】
この発明は、上述の事情に鑑みてなされたもので、ＰｂフリーのＳｎ系合金めっきから成る接続用導電層を外部端子の表面に形成する場合、単純なめっき構造によりウィスカ及びクラックの発生を十分に抑制することができ、またＳｎと低融点合金を形成する低融点合金形成用金属の組成の厳密な管理を行うことができるようにした電子部品を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、外部端子の表面にＳｎを主成分とする金属薄膜から成る接続用導電層が形成される電子部品に係り、上記接続用導電層は、上記Ｓｎに該Ｓｎと低融点合金を形成する所望の金属が添加されて、所望の膜厚を有することを特徴としている。
【００１５】
また、請求項２記載の発明は、請求項１記載の電子部品に係り、上記所望の金属は、Ｂｉ、Ａｇ、ＣｕあるいはＺｎであることを特徴としている。
【００１６】
また、請求項３記載の発明は、請求項２記載の電子部品に係り、上記所望の金属がＢｉである場合は、上記接続用導電層は、上記Ｓｎに０．５〜６．０ｗｔ％の上記Ｂｉが添加され、かつ１０〜２５μｍの膜厚を有することを特徴としている。
【００１７】
また、請求項４記載の発明は、請求項２記載の電子部品に係り、上記所望の金属がＢｉである場合は、上記接続用導電層は、上記Ｓｎに０．５〜４．５ｗｔ％の上記Ｂｉが添加され、かつ２０〜２５μｍの膜厚を有することを特徴としている。
【００１８】
また、請求項５記載の発明は、請求項２記載の電子部品に係り、上記所望の金属がＢｉである場合は、上記接続用導電層は、上記Ｓｎに０．７〜４．５ｗｔ％の上記Ｂｉが添加され、かつ１５〜２０μｍの膜厚を有することを特徴としている。
【００１９】
また、請求項６記載の発明は、請求項２記載の電子部品に係り、上記所望の金属がＢｉである場合は、上記接続用導電層は、上記Ｓｎに４．５〜６．０ｗｔ％の上記Ｂｉが添加され、かつ１０〜２０μｍの膜厚を有することを特徴としている。
【００２０】
また、請求項７記載の発明は、請求項２記載の電子部品に係り、上記所望の金属がＡｇである場合は、上記接続用導電層は、上記Ｓｎに２．０〜４．０ｗｔ％の上記Ａｇが添加され、かつ１５〜２５μｍの膜厚を有することを特徴としている。
【００２１】
また、請求項８記載の発明は、請求項２記載の電子部品に係り、上記所望の金属がＣｕである場合は、上記接続用導電層は、上記Ｓｎに０．５〜２．５ｗｔ％の上記Ｃｕが添加され、かつ２０〜３０μｍの膜厚を有することを特徴としている。
【００２２】
また、請求項９記載の発明は、請求項２記載の電子部品に係り、上記所望の金属がＺｎである場合は、上記接続用導電層は、上記Ｓｎに４．０〜９．０ｗｔ％の上記Ｚｎが添加され、かつ１５〜３０μｍの膜厚を有することを特徴としている。
【００２３】
また、請求項１０記載の発明は、請求項１乃至９のいずれか１に記載の電子部品に係り、上記接続用導電層は、めっきにより形成されたものであることを特徴としている。
【００２４】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例である電子部品の構成を示す斜視図、図２は図１のＡ−Ａ矢視断面図、図３は同電子部品の一部の断面構造を概略的に示す図、また、図４は同電子部品のリードに形成したＳｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係を示す図、図５は同電子部品のリードに形成したＳｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係においてウィスカの評価結果を示す図、図６は同電子部品のリードに形成したＳｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係においてクラックの発生状況を示す図、図７は同電子部品のリードに形成したＳｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係においてめっき組成測定のバラツキの評価結果を示す図である。なお、この例では電子部品として樹脂封止型半導体装置に例をあげて説明している。
この例の電子部品（樹脂封止型半導体装置）１０は、図１〜図３に示すように、例えば樹脂がモールドされて形成されたパッケージ１の両側面から例えばＦｅ−Ｎｉ（鉄ニッケル）合金から成る多数のリード２が引き出された構成を有し、各リード２の表面には、Ｓｎを主成分とした低融点の金属薄膜（すなわち、Ｓｎ系合金）から成る接続用導電層３が、電気めっき法のような表面処理法により形成されている。
接続用導電層３は、図３に示すように、Ｓｎに０．５〜６．０ｗｔ％のＢｉが添加されたＳｎ−Ｂｉ合金から成り、かつ１０〜２５μｍのめっき膜厚を有している。ここで、接続用導電層３は、単層めっき構造から構成されているので、めっきのコストアップを避けることができる。また、接続用導電層３は、Ｓｎと低融点合金を形成する所望の金属としてのＢｉの添加率に応じてめっき膜厚が最適な値に調整されている。
【００２５】
パッケージ１の内部は、図２に示すように、ＩＣチップ４がタブ５上に固定されて、ＩＣチップ４の表面に形成されているパッド電極６と対応したリード２との間にはボンディングワイヤ７が電気的に接続されている。
【００２６】
図４は、この例において、リード２の表面に形成した接続用導電層３を構成するＳｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係を示す図である。この例では、前述したように、Ｂｉ添加率（０．５〜６．０ｗｔ％）に応じて、めっき膜厚（１０〜２５μｍ）が最適な値となるように調整されている。濡れ性を重視する場合には略４ｗｔ％以上のＢｉ添加率が必要になるが、めっき膜厚を１０〜２５μｍの範囲に収めることで、総合的に最も優れた特性を得ることができる。逆に、Ｂｉ添加率を１ｗｔ％未満に抑える必要がある場合には、めっき膜厚を２０〜２５μｍの範囲に収めるようにする。
【００２７】
図４において、領域〈１〉は、Ｓｎ−Ｂｉ合金層において、Ｂｉ添加率を０．５〜４．５ｗｔ％に、かつめっき膜厚を２０〜２５μｍに調整した範囲を示している。このようにＢｉ添加率に応じてめっき膜厚を最適な値に調整することにより、濡れ性を損なうことなく、ウィスカの発生及びクラックの発生を極端に小さく抑えることがでる。したがって、ウィスカの発生を十分に抑制することができる。
【００２８】
図４において、領域〈２〉は、Ｓｎ−Ｂｉ合金層において、Ｂｉ添加率を０．７〜４．５ｗｔ％に、かつめっき膜厚を１５〜２０μｍに調整した範囲を示している。このようにＢｉ添加率に応じてめっき膜厚を最適な値に調整することにより、濡れ性を損なうことなく、クラックの発生をほとんどなくすように抑えることがでる。したがって、クラックの発生を十分に抑制することができる。
【００２９】
図４において、領域〈３〉は、Ｓｎ−Ｂｉ合金層において、Ｂｉ添加率を４．５〜６．０ｗｔ％に、かつめっき膜厚を１０〜２０μｍに調整した範囲を示している。このようにＢｉ添加率に応じてめっき膜厚を最適な値に調整することにより、ある程度のクラックの発生は不可避となるが、濡れ性を損なうことなく、ウィスカの発生を小さく抑えることがでる。したがって、ウィスカの発生を十分に抑制することができる。
【００３０】
また、図４の領域〈１〉〜領域〈３〉の範囲のようにＢｉ添加率に応じてめっき膜厚を最適な値に調整することにより、前述したように、濡れ性を損なうことなく、ウィスカの発生及びクラックの発生を十分に抑制することができる他に、接合信頼性及び組成測定精度を改善することができる。
【００３１】
次に、この例により、上述したような諸特性を改善できる理由について説明する。
（１）濡れ性に関して
Ｓｎ−Ｂｉ合金層においては、Ｂｉ添加率が大きくなるほど、濡れ性は良くなる傾向があるが、例えＢｉ添加率が０になったとしても、すなわち、Ｓｎ１００％になったとしても、濡れ性は実用上問題はない。一方、めっき膜厚に関しては、略３μｍ以下になるとピンホール等の発生から、十分な濡れ性は確保することが困難になるので、略３μｍ以上のめっき膜厚に調整することが望ましいことを確認した。したがって、この例のように、図４の領域〈１〉〜領域〈３〉の範囲に示したように、Ｂｉ添加率を０．５〜６．０ｗｔ％に、めっき膜厚を１０〜２５μｍに調整することにより、濡れ性を損なうことはなくなる。
【００３２】
（２）ウィスカに関して
図５は、Ｓｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係において、ウィスカの評価結果を示す図である。同図は、電子部品を一定時間ウィスカの発生環境に保管した後のウィスカの発生状況を示している。同図において、符号Ｎはウィスカの発生が認められない位置、符号Ａは微小な突起物が認められる程度の位置、符号Ｂはごく短い針状結晶が僅かに認められる位置、符号Ｃは針状結晶が複数認められる位置、符号Ｄは絶縁破壊の恐れのある針状結晶が認められる位置を、それぞれ示している。同図から明らかなように、Ｂｉ添加率が略３ｗｔ％未満の範囲では、めっき膜厚を略１０μｍ以上に調整することにより、ウィスカの発生はほとんど認められない。また、Ｂｉ添加率が略５ｗｔ％以上の範囲では、めっき膜厚が薄くなってもウィスカの発生を抑えることができる。したがって、この例のように、図４の領域〈１〉〜領域〈３〉の範囲に示したように、Ｂｉ添加率を０．５〜６．０ｗｔ％に、めっき膜厚を１０〜２５μｍ調整することにより、単層めっき構造でもウィスカの発生を十分に抑制することができる。
【００３３】
（３）クラックに関して
図６は、Ｓｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係において、クラックの発生状況を示す図である。同図は、例として８０ピンを有するＴＱＦＰ（Thin Quad Flat Package）から成るパッケージで封止された半導体装置を対象として、外部端子であるリード曲げＲ部におけるＳｎ−Ｂｉ合金層のクラック発生状況を示している。同図において、○印はクラックの発生が認められない位置、△印は微小クラックの発生が認められる位置、×印はクラックの発生が認められる位置を、それぞれ示している。同図から明らかなように、全体的な傾向としてはめっき膜厚が小さいほど、Ｂｉ添加率が小さいほど、クラックの発生が少なくなっている。また、めっき膜厚が略１０μｍ未満の範囲では、Ｂｉ添加率が５ｗｔ％程度でもクラックは微小なものしか認められない。一方、めっき膜厚が略２０μｍの付近では、Ｂｉ添加率が４ｗｔ％程度でもクラックの発生が認められる。それゆえ、クラックに関しては、Ｂｉ添加率を略３ｗｔ％未満に、まためっき膜厚を略１０μｍ未満に抑えるのが理想的であり、Ｂｉ添加率が略４ｗｔ％以上、かつめっき膜厚が略２０μｍ以上の領域は望ましくない。したがって、この例のように、図４の領域〈１〉〜領域〈３〉の範囲に示したように、Ｂｉ添加率を０．５〜６．０ｗｔ％に、めっき膜厚を１０〜２５μｍ調整することにより、クラックの発生を十分に抑制することができる。
【００３４】
（４）接合信頼性に関して
Ｓｎ−Ｂｉ合金層を形成するにあたっては、電子部品の基板実装後の接合系（めっき＋ぺースト）としてのトータルのＢｉ添加率が最終的な接合信頼性を決定するが、この例のように、図４の領域〈１〉〜領域〈３〉の範囲に示したように、Ｂｉ添加率を０．５〜６．０ｗｔ％に、めっき膜厚を１０〜２５μｍ調整しても、接合信頼性を確保することができる。
【００３５】
（５）組成測定精度に関して
図７は、Ｓｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係において、めっき組成（Ｂｉ添加率）測定のバラツキの評価結果を示す図である。同図は、比例計数管を検出器に用いた蛍光Ｘ線設備により、めっき組成（Ｂｉ添加率）測定のバラツキを評価した例を示している。同図において、数字は変動係数（定点くり返し測定結果の標準偏差を平均値で割ったもの）を表しており、値が小さいほど、めっき組成測定のバラツキが小さいことを示している。同図から明らかなように、めっき膜厚が略１０μｍを越えた領域ではＢｉ添加率に関わらず、実用に耐える組成バラツキで測定できるが、めっき膜厚が略５μｍ前後と小さく、かつＢｉ添加率が略１ｗｔ％未満の領域では極端に悪化することが理解される。それゆえ、Ｂｉ添加率が略１％未満の領域で厳密な組成管理を行うためには、めっき膜厚は略１０μｍ以上が必要になる。したがって、この例のように、図４の領域〈１〉〜領域〈３〉の範囲に示したように、Ｂｉ添加率を０．５〜６．０ｗｔ％に、めっき膜厚を１０〜２５μｍ調整することにより、組成測定精度の向上を図ることができる。
【００３６】
このように、この例の電子部品１０によれば、外部端子としての役割を担うリード２の表面に、Ｓｎに０．５〜６．０ｗｔ％のＢｉが添加されたＳｎ−Ｂｉ合金から成り、かつ１０〜２５μｍのめっき膜厚を有する単層めっき構造から成る接続用導電層３が形成されているので、Ｓｎと低融点合金を形成する所望の金属であるＢｉの添加率に応じてめっき膜厚を最適な値に調整することができる。また、単層めっき構造から成る接続用導電層３が形成されていることに伴い、蛍光Ｘ線分析法によりＢｉの組成を正確に測定することができる。
したがって、ＰｂフリーのＳｎ系合金めっきから成る接続用導電層を外部端子の表面に形成する場合、単純なめっき構造によりウィスカ及びクラックの発生を十分に抑制することができ、またＳｎと低融点合金を形成する低融点合金形成用金属の組成の厳密な管理を行うことができる。
【００３７】
◇第２実施例
図８は、この発明の第２実施例である電子部品の一部の断面構造を概略的に示す図である。この第２実施例の電子部品の構成が、上述の第１実施例のそれと大きく異なるところは、Ｓｎと低融点合金を形成する低融点合金形成用金属としてＢｉに変えてＡｇ（銀）を用いるようにした点である。
すなわち、この例の電子部品は、図１及び図２の第１実施例と略同様に、例えば樹脂がモールドされて形成されたパッケージ１の両側面から例えばＦｅ−Ｎｉ合金から成る多数のリード２が引き出され、パッケージ１の内部はＩＣチップ４がタブ５上に固定されて、ＩＣチップ４の表面に形成されているパッド電極６と対応したリード２との間にはボンディングワイヤ７が電気的に接続された構成において、図８に示すように、リード２の表面にはＳｎ系合金から成る接続用導電層１１が電気めっき法のような表面処理法により形成されて、接続用導電層１１は、Ｓｎに２．０〜４．０ｗｔ％のＡｇが添加されたＳｎ−Ａｇ合金から成り、かつ１５〜２５μｍのめっき膜厚を有している。ここで、ＡｇはＳｎと低融点合金を形成する金属として選ばれている。
【００３８】
この例においては、上述したようにＳｎと低融点合金を形成する所望の金属であるＡｇ添加率に応じてめっき膜厚を最適な値に調整することにより、第１実施例のＳｎ−Ｂｉ合金に比較すると、濡れ性及びウィスカがやや低下するものの、クラックはより向上させることができる。また、最適領域を高Ａｇ添加率側及び高めっき膜厚側に選ぶことにより、第１実施例と略同様に、接合信頼性及び組成測定精度を改善することができる。
【００３９】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００４０】
◇第３実施例
図９は、この発明の第３実施例である電子部品の一部の断面構造を概略的に示す図である。この第３実施例の電子部品の構成が、上述の第１実施例のそれと大きく異なるところは、Ｓｎと低融点合金を形成する低融点合金形成用金属としてＢｉに変えてＣｕ（銅）を用いるようにした点である。
すなわち、この例の電子部品は、図１及び図２の第１実施例と略同様に、例えば樹脂がモールドされて形成されたパッケージ１の両側面から例えばＦｅ−Ｎｉ合金から成る多数のリード２が引き出され、パッケージ１の内部はＩＣチップ４がタブ５上に固定されて、ＩＣチップ４の表面に形成されているパッド電極６と対応したリード２との間にはボンディングワイヤ７が電気的に接続された構成において、図９に示すように、リード２の表面にはＳｎ系合金から成る接続用導電層１２が電気めっき法のような表面処理法により形成されて、接続用導電層１２は、Ｓｎに０．５〜２．５ｗｔ％のＣｕが添加されたＳｎ−Ｃｕ合金から成り、かつ２０〜３０μｍのめっき膜厚を有している。ここで、ＣｕはＳｎと低融点合金を形成する金属として選ばれている。
【００４１】
この例においては、上述したようにＳｎと低融点合金を形成する所望の金属であるＣｕ添加率に応じてめっき膜厚を最適な値に調整することにより、第１実施例と略同様に、濡れ性を損なわずにウィスカ及びクラックの発生を十分に抑制することができ、さらに接合信頼性及び組成測定精度を改善することができる。
【００４２】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００４３】
◇第４実施例
図１０は、この発明の第４実施例である電子部品の一部の断面構造を概略的に示す図である。この第４実施例の電子部品の構成が、上述の第１実施例のそれと大きく異なるところは、Ｓｎと低融点合金を形成する金属としてＢｉに変えてＺｎ（亜鉛）を用いるようにした点である。
すなわち、この例の電子部品は、図１及び図２の第１実施例と略同様に、例えば樹脂がモールドされて形成されたパッケージ１の両側面から例えばＦｅ−Ｎｉ合金から成る多数のリード２が引き出され、パッケージ１の内部はＩＣチップ４がタブ５上に固定されて、ＩＣチップ４の表面に形成されているパッド電極６と対応したリード２との間にはボンディングワイヤ７が電気的に接続された構成において、図１０に示すように、リード２の表面にはＳｎ系合金から成る接続用導電層１３が電気めっき法のような表面処理法により形成されて、接続用導電層１３は、Ｓｎに４．０〜９．０ｗｔ％のＺｎが添加されたＳｎ−Ｚｎ合金から成り、かつ１５〜３０μｍのめっき膜厚を有している。ここで、ＺｎはＳｎと低融点合金を形成する金属として選ばれている。
【００４４】
この例においては、上述したようにＳｎと低融点合金を形成する所望の金属であるＺｎ添加率に応じてめっき膜厚を最適な値に調整することにより、第１実施例と略同様に、濡れ性を損なわずにウィスカ及びクラックの発生を十分に抑制することができ、さらに接合信頼性及び組成測定精度を改善することができる。
【００４５】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００４６】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例ではリード形状の外部端子に対して接続用導電層を形成した例で説明したが、リード形状に限らずに外部端子としての役割を担うものであれば適用することができる。また、実施例では、電子部品としてはＩＣに適用する例で説明したが、ＩＣ以外にも図１１（ａ）に示したような挿入実装型のトランジスタ１４、図１１（ｂ）に示したような表面実装型のトランジスタ１５、あるいは図１１（ｃ）に示したような電解コンデンサ１６等の他の電子部品にも適用することができる。
【００４７】
また、電子部品の外部端子としてのリードにＳｎ系合金から成る金属薄膜を形成する表面処理法としては、電気めっき法に例をあげて説明したが、電気めっき法に限らずに、無電解めっき法、化学めっき法、あるいは電解めっき法と無電解めっき法と組み合わせためっき法等の他のめっき法を利用することができる。また、この発明によるＳｎ系合金から成る金属薄膜から成る接続用導電層を形成するリードは、Ｆｅ−Ｎｉ合金を用いる例で説明したが、これに限らずに他の金属成分を含ませたＦｅ−Ｎｉ系合金を用いてもよい。また、Ｆｅ−Ｎｉ系合金に限らずに、ＣｕあるいはＣｕを主成分とするＣｕ系合金や、Ｆｅ材を用いることもできる。
【００４８】
【発明の効果】
以上説明したように、この発明の電子部品によれば、外部端子の表面に、ＳｎにこのＳｎと低融点合金を形成する所望の金属が添加されて、所望のめっき膜厚を有する単層めっき構造から成る接続用導電層が形成されているので、所望の金属の添加率に応じてめっき膜厚を最適な値に調整することができる。また、単層めっき構造から成る接続用導電層が形成されていることに伴い、Ｓｎと低融点合金を形成する低融点合金形成用金属の組成を正確に測定することができる。
したがって、ＰｂフリーのＳｎ系合金めっきから成る接続用導電層を外部端子の表面に形成する場合、単純なめっき構造によりウィスカ及びクラックの発生を十分に抑制することができ、またＳｎと低融点合金を形成する低融点合金形成用金属の組成の厳密な管理を行うことができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である電子部品の構成を示す斜視図である。
【図２】図１のＡ−Ａ矢視断面図である。
【図３】同電子部品の一部の断面構造を概略的に示す図である。
【図４】同電子部品のリードに形成したＳｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係を示す図である。
【図５】同電子部品のリードに形成したＳｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係においてウィスカの評価結果を示す図である。
【図６】同電子部品のリードに形成したＳｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係においてクラックの発生状況を示す図である。
【図７】同電子部品のリードに形成したＳｎ−Ｂｉ合金層のＢｉ添加率（横軸）とめっき膜厚（縦軸）との関係においてめっき組成測定のバラツキの評価結果を示す図である。
【図８】この発明の第２実施例である電子部品の一部の断面構造を概略的に示す図である。
【図９】この発明の第３実施例である電子部品の一部の断面構造を概略的に示す図である。
【図１０】この発明の第４実施例である電子部品の一部の断面構造を概略的に示す図である。
【図１１】この発明が適用される電子部品の例を示す斜視図である。
【図１２】従来の電子部品の一部の断面構造を概略的に示す図である。
【図１３】従来の電子部品の一部の断面構造を概略的に示す図である。
【図１４】従来の電子部品の一部の断面構造を概略的に示す図である。
【符号の説明】
１      パッケージ
２      リード（外部端子）
３、１１〜１３      接続用導電層
４      ＩＣチップ
５      タブ
６      パッド電極
７      ボンディングワイヤ
１０      電子部品（樹脂封止型半導体装置）
１４      挿入実装型のトランジスタ
１５      表面実装型の小信号用トランジスタ
１６      表面実装型の大信号用トランジスタ
【図１】
2004200239.tif 000003
【図２】
2004200239.tif 000004
【図３】
2004200239.tif 000005
【図４】
2004200239.tif 000006
【図５】
2004200239.tif 000007
【図６】
2004200239.tif 000008
【図７】
2004200239.tif 000009
【図８】
2004200239.tif 000010
【図９】
2004200239.tif 000011
【図１０】
2004200239.tif 000012
【図１１】
2004200239.tif 000013
【図１２】
2004200239.tif 000014
【図１３】
2004200239.tif 000015
【図１４】
2004200239.tif 000016