(57)【要約】      （修正有）【課題】第１の材料層を半導体ダイへの化学機械研磨「ＣＭＰ」により平坦化する方法を提供する。【解決手段】ウェーハは、スクライブラインで互いに分離された複数の実質的に同一な半導体ダイを有し、ウェーハ平面上に、この平面と実質的に平行な上面を有する窒化シリコン２２の層が形成され、この上面に、上面上方の高さが異なる二酸化シリコン２８の層が堆積される。スクライブライン上を含むウェーハ全体に亘り複数位置を有するマスクが形成され、各位置は、上面上方の二酸化シリコン２８の高さに比例する異なるギャップ対ピラー密度比を有する。二酸化シリコンは２８、ウェーハ全体に亘ってマスクの各ギャップを通して異方性エッチングされ、各ギャップは、高さ方向に同じ量だけエッチングされる。次に「ＣＭＰ」の使用により二酸化シリコン２８を窒化シリコン２２の上面に対して平坦化する。【選択図】図３Ｂ
2004153276.tif 000002
【特許請求の範囲】
【請求項１】
半導体ダイの第２の材料上の第１の材料を化学機械研磨（ＣＭＰ）する方法であって、
平面を有する半導体ウェーハ上に、スクライブ・ラインにより互いに分離された複数の実質的に同一な半導体ダイを形成する段階と、
前記平面上に、該平面と実質的に平行な上面を有する第２の材料の層を形成する段階と、
前記上面上に、該上面上方の高さ方向に異なる第１の材料の層を形成する段階と、
複数の位置を有し、各位置が前記上面上方の前記第１の材料の高さに比例する異なるギャップ対ピラーの密度比を有するマスクを、前記ウェーハ全体に亘って形成する段階と、
前記高さ方向に同じ量だけエッチングされる前記マスクの各ギャップを通して、前記第１の材料を前記ウェーハ全体に亘って異方性エッチングする段階と、
前記ウェーハ全体に亘って前記第１の材料を前記上面に対して平坦化するためにＣＭＰを使用する段階と、
を含むことを特徴とする方法。
【請求項２】
前記第２の材料の層は、窒化シリコンであり、
前記第１の材料の層は、二酸化シリコンである、
ことを特徴とする請求項１に記載の方法。
【請求項３】
前記第２の材料の層と前記ウェーハとの間に第３の材料の層を更に含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記第２の材料の層は、窒化シリコンであり、
前記第１の材料及び第３の材料の層は、二酸化シリコンである、
ことを特徴とする請求項３に記載の方法。
【請求項５】
前記第２の材料層は、前記第１の材料及び第３の材料の層を接続する孔を有することを特徴とする請求項４に記載の方法。
【請求項６】
前記ダイの各々は、前記第１の材料の層で埋められたトレンチを有することを特徴とする請求項５に記載の方法。
【請求項７】
前記ギャップ対ピラーの密度は、実質的に一致する複数のフィールドを含み、各フィールドは、同じ大きさのピラーを有するがギャップの大きさは異なることを特徴とする請求項６に記載の方法。
【請求項８】
前記ギャップ対ピラーの密度は、実質的に一致する複数のフィールドを含み、各フィールドは、異なる大きさのピラーを有するがギャップの大きさは同じであることを特徴とする請求項６に記載の方法。
【請求項９】
前記ギャップ対ピラーの密度は、実質的に一致する複数のフィールドを含み、各フィールドは、同じ大きさのピラーを有するがギャップの大きさは異なることを特徴とする請求項１に記載の方法。
【請求項１０】
前記ギャップ対ピラーの密度は、実質的に一致する複数のフィールドを含み、各フィールドは、異なる大きさのピラーを有するがギャップの大きさは同じであることを特徴とする請求項１に記載の方法。
【請求項１１】
半導体ダイの第２の材料上の第１の材料を平坦化する方法であって、
平面を有する半導体ウェーハ上に、スクライブ・ラインにより互いに分離された複数の実質的に同一な半導体ダイを形成する段階と、
前記平面上に第３の材料の層を形成する段階と、
前記平面と実質的に平行な上面を有する第２の材料の層を前記第３の材料の層上に形成する段階と、
前記第２の材料の層の他の部分にはマスクを施さずに、該第２の材料の層の選択された部分にマスクを施す段階と、
前記マスクを施されなかった他の部分を通して、前記第２の材料の層、前記第１の材料の層、及び前記半導体ウェーハを、そこにトレンチを形成するためにエッチングする段階と、
前記上面上方の高さ方向に異なる前記第１の材料の層を、前記トレンチ内と前記第２の材料上とを含む前記ウェーハ上に付加する段階と、
複数の位置を有し、各位置が該位置における前記上面からの前記高さ方向の前記第１の材料の量に比例する異なるギャップ対ピラーの密度比を有するマスクを、前記ウェーハ全体に亘って形成する段階と、
前記高さ方向に同じ量だけエッチングされる、前記マスクの各ギャップを通して、前記第１の材料を前記ウェーハ全体に亘って異方性エッチングする段階と、
前記ウェーハ全体に亘って前記第１の材料を前記上面に対して平坦化するためにＣＭＰを使用する段階と、
を含むことを特徴とする方法。
【請求項１２】
前記マスクを施す段階は、
前記第２の材料の層の他の部分にはマスクを施さずに、選択された部分を覆うマスクを形成する段階と、
前記エッチングする段階の後に前記マスクを除去する段階と、
を更に含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
前記第１の材料及び前記第３の材料は、二酸化シリコンであり、
前記第２の材料は、窒化シリコンである、
ことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記ギャップ対ピラーの密度は、実質的に一致する複数のフィールドを含み、各フィールドは、同じ大きさのピラーを有するがギャップの大きさは異なることを特徴とする請求項１２に記載の方法。
【請求項１５】
前記ギャップ対ピラーの密度は、実質的に一致する複数のフィールドを含み、各フィールドは、異なる大きさのピラーを有するがギャップの大きさは同じであることを特徴とする請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、本明細書においてその全開示内容が引用により組み込まれる、２００２年１０月２９日に提出した米国特許仮出願第６０／４２２，３１４号の優先権を主張する。
本発明は、第１の材料層、より具体的には誘電体層を半導体ダイに対する化学機械研磨技術を利用して平坦化する方法に関する。
【背景技術】
【０００２】
化学機械研磨（ＣＭＰ）は、半導体処理に使用される材料を平坦化する公知の方法である。一般的に、平坦化される材料は、窒化シリコンのような別の誘電体上に堆積された二酸化シリコンのような誘電体である。更に、窒化シリコンは上部平面を有し、その上に二酸化シリコンが堆積されている。しかし、基板にはトレンチがあって窒化シリコン内の孔がトレンチに通じているために、窒化シリコン上に堆積された二酸化シリコンは、窒化シリコン内の孔を通って基板のトレンチ内に流れ込み、それにより、窒化シリコンの上部平面上方の高さに不均一が生じることになる。すなわち、窒化シリコンの上部平面上方の二酸化シリコンの高さは、かなり変動する可能性がある。「ＣＭＰ」法においては、二酸化シリコンが窒化シリコンの上部平面と同じ平面になるように、二酸化シリコンを研磨又は除去することが望ましい。
【０００３】
【特許文献１】米国特許仮出願第６０／４２２，３１４号
【非特許文献１】ブライアン・リー、デュアン・Ｓ・ボニング、デール・Ｌ・ヘザリントン、及び、デービッド・Ｊ・スタイン著「パターン密度均等化に対するスマートダミー充填及び選択的リバースエッチバックの使用法」、「ＣＭＰ−ＭＩＣ」会議、２０００年３月
【発明の開示】
【発明が解決しようとする課題】
【０００４】
二酸化シリコンを平坦にしようと試みる従来技術の一方法は、人工のダミー拡散領域をフィールド面積の大きい基板内に作成し、それを酸化物で埋める方法であるが、この方法は、大きい活性区域と大きい活性区域に付随する「ＣＭＰ」のディッシング効果とに対処していない。すなわち、この方法のみでは、ウェーハの全区域の平坦化の問題に対処することはできない。別の従来技術の解決策は、窒化シリコンの上部平面上方の二酸化シリコンの高さが相当に高い二酸化シリコンのいくつかの部分にマスクを施す方法である。マスクを施された部分の二酸化シリコンが除去され、それにより、上部平面上方の二酸化シリコンの高さが相当に高い部分の二酸化シリコンのかなりの部分が除去される。これは、しかしながら、二酸化シリコンの研磨により一部の区域の窒化シリコンが除去される「ディッシング」と呼ばれる公知の望ましくない効果を引き起こす。
【０００５】
最後に、２０００年３月に開催された「ＣＭＰ−ＭＩＣ」会議で発表されたブライアン・リー、デュアン・Ｓ・ボニング、デール・Ｌ・ヘザリントン、及び、デービッド・Ｊ・スタインによる「パターン密度均等化に対するスマートダミー充填及び選択的リバースエッチバックの使用法」という名称の論文において、これらの著者は、ある一定のレイアウト密度パターンを有するダミーマスクと、次に二酸化シリコンを単に選択されたエッチバックセルから除去することを示唆し、この場合、下に重なる二酸化シリコンのある一定の割合が除去され、その割合は、目標とするフィルム密度の逆数である。この技術は、しかしながら、ダイを分離するスクライブ・ライン間の二酸化シリコンを含む、半導体基板のウェーハ全体に亘る二酸化シリコンを考慮しないという欠点を有する。
【課題を解決するための手段】
【０００６】
従って、本発明において、半導体ダイの第２の材料上の第１の材料を平坦化する方法を開示する。複数の実質的に同一の半導体ダイは、ウェーハが平面を有する半導体ウェーハ上に形成される。複数のダイは、スクライブ・ラインにより互いに分離されている。第２の材料の層は、半導体ウェーハの平面上に形成され、第２の材料の層は、この平面と実質的に平行な上面を有する。第１の材料の層は、この上面上にあり、この第１の材料の層は、上面上方の高さ方向に異なる。ウェーハ全体に亘って複数の位置を有するマスクが形成され、それぞれの位置は、上面上方の第１材料の高さに比例するギャップ対ピラーの異なる密度比を有する。第１の材料は、ウェーハ全体に亘ってマスクの各ギャップを通して異方性エッチングを施され、各ギャップは、高さ方向に同量ずつエッチングされる。次に「ＣＭＰ」を利用して、第１の材料は、ウェハ全体に亘って上面に対して平坦化される。
【発明を実施するための最良の形態】
【０００７】
図１を参照すると、半導体基板のウェーハ１０の上面図が示されている。一般的に、半導体基板１０は、単結晶シリコンであるか、又はＩＩＩ−Ｖ材料のような複合半導体とすることができる。ウェーハ１０上には、複数の実質的に同一な半導体ダイ１２が形成され、各ダイ１２は、スクライブ・ライン１４により互いに分離されている。ウェーハ１０は、実質的に平面の上面１６を有することを特徴とする。本発明の方法においては、従来技術の場合と同様に、二酸化シリコンの薄層２０が、基板１０のこの上面１６上に堆積されるか又は熱的に成長させられる。二酸化シリコンの層２０は、必ずというわけではないが、「ＭＯＳ」トランジスタなどに対するゲート酸化物として利用することができる。窒化シリコンの層２２は、二酸化シリコンの第１層２０上に堆積される。窒化シリコンは、半導体基板１０の上面１６と実質的に平行な平面２４を有する。
【０００８】
一般的に、トレンチ２６（ａ〜ｃ）は、窒化シリコン２２内及び二酸化シリコン２０を通ってシリコン基板１０内にエッチングされる。最後に、二酸化シリコン層２８が、トレンチ２６(ａ〜ｃ)を埋め、窒化シリコン２２上の平面２４の上にも堆積される。一実施形態においては、二酸化シリコン層２８は、「ＨＤＰ（高密度プラズマ）」堆積法により堆積される。二酸化シリコン２８は、窒化シリコン２２の平面２４上及びトレンチ２６(ａ〜ｃ)内に堆積されるが、平面２４と平行な平面を形成しない。その代わりに、二酸化シリコン２８がトレンチ２６を「埋める」ために、窒化シリコン２２の平面２４上方の二酸化シリコン２８の厚さは変動することになる。ダイ１２の例示的な断面図を図２に示す。本発明の方法においては、得られる構造が平面であって窒化シリコン２２の上部平面２４と一線に並ぶように、二酸化シリコン２８を平坦化することが望ましい。二酸化シリコン層２０、窒化シリコン層２２、及び窒化シリコン層２８が、スクライブ・ライン１４の上を含むウェーハ１０全体に亘って施されることに注意すべきである。勿論、図２のトレンチ２６から分るように、これは、層２０及び２２が基板１０の上面１６上のいたるところに存在することを意味しない。
【０００９】
二酸化シリコン２８を平坦化する方法は２通りである。第１の方法においては、図３Ａに示すように、二酸化シリコン２８の輪郭にマスクが最初に施される。このマスクは、図３Ａに示す複数の実質的に同一なフィールド３０を含む。各フィールド３０は、実質的に同一か又は一致する。フィールド３０内には、ピラー３２及びギャップがある。ピラー３２は、断面区域であり、好ましい実施形態においては、実質的に正方形形状である。ギャップは、１つのピラー３２の中心から隣接するピラー３２の中心までの距離として定義される。すなわち、図３Ａに示すように、異なる大きさのピラー３２があるが、ギャップの距離Ｘは、図３Ａに示す３つのフィールド３０のそれぞれに対して同じである。従って、本発明の第１の方法においては、複数の一致するフィールド３０から成るマスクが形成され、その各々は、異なる大きさの１つ又はそれ以上のピラー３２を有するが、ギャップの大きさは全て同じである。各ピラーの大きさ、すなわち、ピラー３２の断面寸法は、フィールド３０が配置される平面２４の上方の二酸化シリコン２８の厚さに依存する。従って、図３Ｂに示すように、図３Ｂの構造は、「Ａ」及び「Ｂ」で表す２つの領域を有する。
【００１０】
「Ａ」で表す領域においては、窒化シリコン２２の平面２４上にある二酸化シリコン２８の厚さ又は量は、「Ｂ」で表す領域内の二酸化シリコン２８の厚さよりも実質的に少ない。この二酸化シリコン２８の厚さの変動は、二酸化シリコン２８上に形成されるピラー対ギャップの密度比に逆の変動を引き起こすであろう。特に、領域Ａのように厚さが小さい場合には、ピラー対ギャップの密度比は、領域Ｂと比較して大きく、二酸化シリコン２８の厚みが大きい場合は、ピラー対ギャップの密度比は小さい。
【００１１】
それぞれの異なる領域において二酸化シリコン２８又は平坦化される材料の厚さを判断し、従って、適切なピラーの大きさを有するがギャップの大きさは一定である必要なマスクを作り出すために、２つの方法のうちの１つでその判断を実行することができる。最初に、各領域の厚さは、選択された領域内のトレンチの数により予想される厚さに基づいて計算することができる。例えば、領域Ａには、深さが既知の２つのトレンチ２６ａ及び２６ｂがあるので、トレンチ２６ａ及び２６ｂを埋めるために使用され、それによって領域Ａの二酸化シリコン２８の高さを下げる領域Ａの二酸化シリコン２８の部分のためにその領域Ａの二酸化シリコン２８の最終的な厚さがどうなるかを計算することができる。同様に、領域Ｂに対しては、トレンチ２６ｃの大きさと、トレンチ２６ｃを埋めるために流れ、それによってその領域の二酸化シリコン２８の高さを下げるであろう二酸化シリコンの容積とに基づいて計算を行うことができる。すなわち、コンピュータを使用して、様々な領域の二酸化シリコン２８の高さ又は厚さを計算し、従って、それらの領域のピラー対ギャップの密度比を計算することができる。コンピュータは、トレンチをエッチングするのに使用するマスク上のパターンレイアウトと、同じく層２０及び２２の厚さを加えたトレンチの深さとに関する情報を知る必要がある。
【００１２】
これは、代替的に、選択されたダイに対する層２８の堆積後に、「ＳＥＭ（走査型電子顕微鏡）」で見た断面区域を調べることにより実験的に見つけることができる。それが知れた状態で、その処理に対して適切な密度で生成する必要があるフィールド３０のレイアウトを判断することができる。異方性エッチング後で必要なピラー密度に対応する幾つかの異なるピラーレイアウトパターンが存在することになる。
【００１３】
これらの方法のいずれかに基づいて、スクライブ・ライン１４の上を含むウェーハ全体に複数のフィールド３０を有するマスクが施された後に（得られたダイの一部分の構造を図３Ｂに示す）、異方性エッチングが実行される。二酸化シリコン２８の輪郭上に形成された隣接するピラー３２間の領域であるギャップの間の二酸化シリコン２８が異方性エッチングされる。各ギャップは、同じ厚み量Ｙだけ二酸化シリコン２８内にエッチングされる。得られた構造を図３Ｃに示す。
最後に、図３Ｃに示す構造を有するウェーハ１０は、次に従来の「ＣＭＰ」研磨法を受ける。その結果、図３Ｃに示す構造を有するウェーハ１０を「ＣＭＰ」処理した後に、二酸化シリコン２８は、この構造の平面２４に到達すると考えられる。
【００１４】
図４Ａを参照すると、本発明の別の方法が示されている。本発明の第２の方法においては、ここでもまた、フィールド３０は一致して同じ大きさである。しかし、同じ大きさの１つ又はそれ以上のピラー３２が各フィールド３０に形成され、各ピラー間のギャップは異なる。ピラー３０対ギャップの密度は、フィールドが上に固定された二酸化シリコン２８の「高さ」に層２０及び２２の厚さを加えたものに依存するであろう。ここでもまた、二酸化シリコン２８の輪郭上にフィールド３０が配置されたマスクが形成され、その結果、各領域内でフィールドが一致するがピラー対ギャップ比は異なるいくつかの領域が形成される。
【００１５】
図３Ｂに示す構造に対する処理に関する上述の説明と同様に、フィールド３０が二酸化シリコン２８の輪郭上に形成された後で、隣接するピラー間又はギャップ内の二酸化シリコン２８は異方性エッチングされる。ここでもまた、図３Ｃに関して上述した処理と同様に、二酸化シリコン２８は、「高さ」方向に同じ量Ｙだけ異方性エッチングされ、図４Ｃに示す構造をもたらす。図４Ｃに示す構造は、次に「ＣＭＰ」研磨され、得られる構造は、窒化シリコン２２の平面２４に対して実質的に平面になる二酸化シリコン２８である。
【００１６】
本発明の理論は以下のとおりである。ピラー対ギャップの密度比が二酸化シリコン２６の「高さ」に反比例するマスクが施されると、次の「ＣＭＰ」研磨段階により、低い密度を有するフィールドの方が高い密度を有するフィールドよりも速くエッチング又は研磨される。低い密度を有するフィールドは、二酸化シリコンが厚い部分の上にあるフィールドを表す。従って、それらの領域は、二酸化シリコンが「薄い」領域よりも速くエッチングされることになる。更に研磨することにより、最終的に両方の部分は、同じ平面のフィールドになる。
【００１７】
数学的には、これを以下のように表すことができる。密度Ｄの特定のトポグラフィーを有する「ＣＭＰ」処理におけるエッチング速度は、Ｒ／Ｄであり、ここで、Ｒは平坦面のエッチング速度である。密度Ｄは、高い形態の全面積（ピラー３２の全面積）を「全」面積（フィールド面積）又は（ピラー３２の全面積＋ギャップの全面積）で割ったものに等しい。すなわち、密度Ｄは、常に１．０又はそれ以下であることになる。密度が低い場合、すなわち、ピラーの量が少ない場合は、エッチング速度は、密度が高い場合よりも速いことになる。密度が低いとは、二酸化シリコンが薄い方の領域ではなく二酸化シリコンが厚い方の領域の上のマスクの密度を表すので、厚い方の領域が速くエッチングされることになる。
様々な特定実施形態を、本発明の精神を損なうことなく形成することができる。特に、フィールドの大きさは、微小な大きさ、例えば５０ｕｍ×５０ｕｍとすることができる。
【図面の簡単な説明】
【００１８】
【図１】複数の実質的に同一な半導体ダイが形成され、本発明の方法により平坦化される第１の材料が載ったウェーハの上面図である。
【図２】窒化シリコン上に成長して平坦化されることが望ましい二酸化シリコンの例示的な輪郭を有する、図１に示す１つの半導体ダイの部分断面図である。
【図３Ａ】フィールドが複数の異なる大きさのピラーを有するが隣接するピラー間のギャップは全て同じ大きさであるマスクを使用した本発明の一方法の上面図である。
【図３Ｂ】図２に示す構造の上に図３Ａに示すマスクを使用したマスクパターンの断面図である。
【図３Ｃ】マスクが施されてエッチングされた後の図３Ｂに示す構造の断面図である。
【図４Ａ】フィールドが複数の同じ大きさのピラーを有するが隣接するピラー間のギャップは全て異なるマスクを使用した本発明の別の方法の上面図である。
【図４Ｂ】図２に示す構造の上に図４Ａに示すマスクを使用したマスクパターンの断面図である。
【図４Ｃ】マスクが施されてエッチングされた後の図４Ｂに示す構造の断面図である。
【符号の説明】
【００１９】
Ａ  領域Ａ
Ｂ  領域Ｂ
１０  半導体基板のウェーハ
１６  半導体基板の上面
２０、２８  二酸化シリコン
２２  窒化シリコン
２４  窒化シリコンの上部平面
２６（ａ〜ｃ）  トレンチ
【図１】
2004153276.tif 000003
【図２】
2004153276.tif 000004
【図３Ａ】
2004153276.tif 000005
【図３Ｂ】
2004153276.tif 000006
【図３Ｃ】
2004153276.tif 000007
【図４Ａ】
2004153276.tif 000008
【図４Ｂ】
2004153276.tif 000009
【図４Ｃ】
2004153276.tif 000010