(57)【要約】【課題】隣り合う配線間を通過して半導体基板に接続するＳＡＣがそれらの配線に短絡することを防止した半導体装置を提供する。【解決手段】半導体装置１００は、半導体基板１１０の表面の上に形成された複数の配線１２０と、配線１２０のそれぞれの上面に設けられた第１の上面保護層１３０と、第１の上面保護層よりもエッチング速度が速い材料から成り、第１の上面保護層のそれぞれの上面に設けられた第２の上面保護層２００と、配線１２０、第１の上面保護層および第２の上面保護層の側面に設けられた側面保護膜１５０と、第１の上面保護層よりもエッチング速度が速い材料から成り、配線１２０の間を充填しかつ第２の上面保護層上を被覆する層間絶縁膜１６０と、配線１２０の間にある層間絶縁膜を貫通して半導体基板の表面まで達し、側面保護膜が突出した段差部１８０ｂを内壁に有するコンタクトホール１８０とを備えている。【選択図】  図１
2004200400.tif 000002
【特許請求の範囲】
【請求項１】
導電部を有する基板の表面上に形成された複数の配線と、
前記複数の配線のそれぞれの上面に設けられた第１の上面保護層と、
前記第１の上面保護層よりもエッチング速度が速い材料から成り、該第１の上面保護層のそれぞれの上面に設けられた第２の上面保護層と、
前記複数の配線、前記第１の上面保護層および前記第２の上面保護層のそれぞれの側面に設けられた側面保護膜と、
前記第１の上面保護層よりもエッチング速度が速い材料から成り、前記複数の配線の間を充填しかつ前記第２の上面保護層上を被覆する層間絶縁膜と、
前記複数の配線の間にある前記層間絶縁膜を貫通して前記導電部まで達し、前記側面保護膜が突出した段差部を内壁に有するコンタクトホールとを備えた半導体装置。
【請求項２】
前記コンタクトホールは、
前記複数の配線間の間隔よりも広い間隔で開口し少なくとも前記層間絶縁膜の上面から前記第１の上面保護層の上面まで達する上部開口部、
前記複数の配線間の間隔よりも狭い間隔で開口し前記上部開口部と連通し前記導電部まで達する下部開口部および、
前記上部開口部と前記下部開口部との間にあり、前記側面保護膜が前記半導体基板の表面に対して上方へ突出した段差部を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記コンタクトホールは、前記側面保護膜を利用して前記複数の配線間にある前記層間絶縁膜を自己整合的に除去することによって形成されたことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第１の上面保護層および前記側面保護膜は同じ材料から成り、
前記第２の上面保護層および前記層間絶縁膜は、前記第１の上面保護層および前記側面保護膜の材料とは異なる他の同じ材料から成ることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第１の上面保護層および前記側面保護膜はシリコン窒化膜から成り、
前記第２の上面保護層および前記層間絶縁膜はＴＥＯＳまたはＢＰＳＧから成ることを特徴とする請求項４に記載の半導体装置。
【請求項６】
基板の上に複数の配線を形成するステップと、
前記複数の配線の上面を保護する第１の上面保護層を設けるステップと、
前記第１の上面保護層よりもエッチング速度が速い第２の上面保護層を該第１の上面保護層の上面に設けるステップと、
前記複数の配線、前記第１の上面保護層および前記第２の上面保護層の側面に側面保護膜を設けるステップと、
前記第１の上面保護層よりもエッチング速度が速い材料から成る層間絶縁膜を前記複数の配線の間に充填し、前記第２の上面保護層上を被覆するように堆積するステップと、
前記第２の上面保護層および前記側面保護膜を利用して、前記複数の配線間にある前記層間絶縁膜を自己整合的にエッチングするステップとを具備する半導体装置の製造方法。
【請求項７】
前記エッチングするステップにおいて、
前記層間絶縁膜および前記第２の上面保護層が前記複数の配線間の間隔よりも広い間隔でエッチングされ、続いて、前記層間絶縁膜が前記側面保護膜に沿って前記複数の配線間の間隔よりも狭い間隔でエッチングされることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１の上面保護層および前記側面保護膜は同じ材料から成り、
前記第２の上面保護層および前記層間絶縁膜は、前記第１の上面保護層および前記側面保護膜の材料とは異なる他の同じ材料から成ることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記第１の上面保護層および前記側面保護膜はシリコン窒化膜から成り、
前記第２の上面保護層および前記層間絶縁膜はＴＥＯＳまたはＢＰＳＧから成ることを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関する。
【０００２】
【従来の技術】
半導体装置に用いられる配線間の間隔は、半導体装置の微細化にともない益々狭小になってきている。狭小な配線間を通してその配線下にある導電体と接続するコンタクトを形成するために、従来からＳＡＣ(Self Align Contact)が用いられている。例えば、ＤＲＡＭの隣り合うワード線に接触することなくそれらの間を通過して、ワード線の下にある半導体基板に接続するコンタクトとして、ＳＡＣが頻繁に用いられる。
【０００３】
図４（Ａ）および図４（Ｂ）は、従来のＤＲＡＭ２００のワード線周辺の断面図である。図４（Ａ）はＳＡＣ用のコンタクトホールを形成する前の状態を示す。複数のワード線２０が半導体基板１０の表面上に設けられている。ワード線２０は、ポリシリコン層２２およびシリサイド層２４の二層から成る。上面保護層３０がワード線２０の上面に設けられている。薄い熱酸化膜４０がワード線２０の側面に形成されている。側面保護膜５０が熱酸化膜４０を被覆するようにワード線２０の側面および上面保護層３０の側面に設けられている。さらに、層間絶縁膜６０が隣り合う側面保護膜５０の間を充填するように半導体基板１０上に堆積されている。フォトレジスト７０が層間絶縁膜６０の上面に形成され、フォトリソグラフィ技術によりパターニングされている。
【０００４】
図４（Ｂ）はＳＡＣ用のコンタクトホール８０を形成した後の状態を示す。層間絶縁膜６０は、フォトレジスト７０をマスクとして、ＲＩＥ（Reactive Ion Etching）法等により異方的にエッチングされる。層間絶縁膜６０は、上面保護層３０および側面保護膜５０に比較してエッチング速度が速い材料からなる。これにより、層間絶縁膜６０は、半導体基板１０の表面まで側面保護膜５０に沿って自己整合的にエッチングされ得る。その結果、コンタクトホール８０が隣り合うワード線２０の間を介して層間絶縁膜６０の上面から半導体基板１０の表面まで達するように形成される。
【０００５】
フォトレジスト７０を除去した後、コンタクト用の導電体がコンタクトホール８０内に充填される。それによって、隣り合うワード線２０の間を介して半導体基板１０の表面に接続するＳＡＣ（図示せず）が形成される。
【０００６】
【特許文献１】
特開２００１−１８５５０５
【特許文献２】
特開平１１−２９７６３５
【特許文献３】
特開平１１−１８６２３６
【０００７】
【発明が解決しようとする課題】
上面保護層３０および側面保護膜５０は、層間絶縁膜６０よりもエッチング速度が遅いので、ワード線２０を保護するエッチングストッパとして作用し得る。従って、コンタクトホール８０を形成するときに、コンタクトホール８０内に充填されるＳＡＣは、ワード線２０と短絡しないはずである。
【０００８】
しかし、上面保護層３０および側面保護膜５０のそれぞれの端部は物理的に弱く、異方性のエッチングによって侵食され易い。従って、ワード線２０の上端部を被覆する上面保護層３０または側面保護膜５０が薄化してしまう。上面保護層３０または側面保護膜５０が非常に薄くなった場合には、コンタクトホール８０内の導体がワード線２０と短絡してしまう。
【０００９】
そこで、本発明の目的は、隣り合う配線間を通過して半導体基板に接続するＳＡＣがそれらの配線に短絡することを防止した半導体装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明に従った実施の形態による半導体装置は、
導電部を有する基板の表面上に形成された複数の配線と、
前記複数の配線のそれぞれの上面に設けられた第１の上面保護層と、
前記第１の上面保護層よりもエッチング速度が速い材料から成り、該第１の上面保護層のそれぞれの上面に設けられた第２の上面保護層と、
前記複数の配線、前記第１の上面保護層および前記第２の上面保護層のそれぞれの側面に設けられた側面保護膜と、
前記第１の上面保護層よりもエッチング速度が速い材料から成り、前記複数の配線の間を充填しかつ前記第２の上面保護層上を被覆する層間絶縁膜と、
前記複数の配線の間にある前記層間絶縁膜を貫通して前記導電部まで達し、前記側面保護膜が突出した段差部を内壁に有するコンタクトホールとを備えている。
【００１１】
好ましくは、前記コンタクトホールは、
前記複数の配線間の間隔よりも広い間隔で開口し少なくとも前記層間絶縁膜の上面から前記第１の上面保護層の上面まで達する上部開口部、
前記複数の配線間の間隔よりも狭い間隔で開口し前記上部開口部と連通し前記導電部まで達する下部開口部および、
前記上部開口部と前記下部開口部との間にあり、前記側面保護膜が前記半導体基板の表面に対して上方へ突出した段差部を含む。
【００１２】
好ましくは、前記コンタクトホールは、前記側面保護膜を利用して前記複数の配線間にある前記層間絶縁膜を自己整合的に除去することによって形成されている。
【００１３】
好ましくは、前記第１の上面保護層および前記側面保護膜は同じ材料から成り、前記第２の上面保護層および前記層間絶縁膜は、前記第１の上面保護層および前記側面保護膜の材料とは異なる他の同じ材料から成る。
【００１４】
好ましくは、前記第１の上面保護層および前記側面保護膜はシリコン窒化膜から成り、前記第２の上面保護層および前記層間絶縁膜はＴＥＯＳまたはＢＰＳＧから成る。
【００１５】
本発明に従った実施の形態による半導体装置は、基板の上に複数の配線を形成するステップと、
前記複数の配線の上面を保護する第１の上面保護層を設けるステップと、
前記第１の上面保護層よりもエッチング速度が速い第２の上面保護層を該第１の上面保護層の上面に設けるステップと、
前記複数の配線、前記第１の上面保護層および前記第２の上面保護層の側面に側面保護膜を設けるステップと、
前記第１の上面保護層よりもエッチング速度が速い材料から成る層間絶縁膜を前記複数の配線の間に充填し、前記第２の上面保護層上を被覆するように堆積するステップと、
前記第２の上面保護層および前記側面保護膜を利用して、前記複数の配線間にある前記層間絶縁膜を自己整合的にエッチングするステップとを具備する。
【００１６】
好ましくは、前記エッチングするステップにおいて、
前記層間絶縁膜および前記第２の上面保護層が前記複数の配線間の間隔よりも広い間隔でエッチングされ、続いて、前記層間絶縁膜が前記側面保護膜に沿って前記複数の配線間の間隔よりも狭い間隔でエッチングされる。
【００１７】
好ましくは、前記第１の上面保護層および前記側面保護膜は同じ材料から成り、前記第２の上面保護層および前記層間絶縁膜は、前記第１の上面保護層および前記側面保護膜の材料とは異なる他の同じ材料から成る。
【００１８】
好ましくは、前記第１の上面保護層および前記側面保護膜はシリコン窒化膜から成り、前記第２の上面保護層および前記層間絶縁膜はＴＥＯＳまたはＢＰＳＧから成る。
【００１９】
【発明の実施の形態】
以下、図面を参照し、本発明による実施の形態を説明する。実施の形態は本発明を限定するものではない。
【００２０】
図１は、本発明に係る実施の形態に従ったＤＲＡＭ１００の断面図である。複数のワード線１２０が半導体基板１１０の表面上に設けられている。本実施の形態の理解を容易にするために、図１には２つの隣り合うワード線１２０が示されている。本実施の形態において、ワード線１２０は、ポリシリコン層１２２およびシリサイド層１２４の二層から成る。第１の上面保護層１３０がワード線１２０の上面に設けられている。薄い熱酸化膜１４０がワード線１２０の側面に形成されている。第２の上面保護層２００が上面保護層１３０の上に設けられている。側面保護膜１５０が、ワード線１２０の側面、上面保護層１３０の側面および第２の上面保護層２００の側面を被覆するように設けられている。層間絶縁膜１６０が第２の上面保護層２００および側面保護膜１５０を被覆するように形成されている。
【００２１】
さらに、隣り合うワード線１２０の間には、コンタクトホール１８０が自己整合的に形成されている。導体１９０が半導体基板１１０に接続するようにコンタクトホール１８０内に充填されている。以下、コンタクトホール１８０および導体１９０を合わせてＳＡＣ（Self Align Contact）１８０、１９０ともいう。
【００２２】
コンタクトホール１８０は、上部開口部１８０ａ、段差部１８０ｂおよび下部開口部１８０ｃから構成される。上部開口部１８０ａは、層間絶縁膜１６０の表面から第１の上面保護層１３０の途中まで延びており、隣り合うワード線１２０の間の間隔ｄ０よりも広い間隔で開口している。下部開口部１８０ｃは、上部開口部１８０ａと連通し、間隔ｄ０よりも狭い間隔で開口している。下部開口部１８０ｃは半導体基板１１０に到達している。段差部１８０ｂは、上部開口部１８０ａと下部開口部１８０ｃとの間に形成されている。さらに、段差部１８０ｂは、その端部Ｅに半導体基板１１０の表面に対して上方へ突出した側面保護膜１５０を有する。尚、図１に示すように、上部開口部１８０ａと段差部１８０ｂとの境界および段差部１８０ｂと下部開口部１８０ｃとの境界は一点鎖線で示されている。
【００２３】
コンタクトホール１８０を自己整合的に形成するために、第１の上面保護層１３０および側面保護膜１５０は、層間絶縁膜１６０および第２の上面保護層２００よりもエッチング速度が遅い。換言すると、層間絶縁膜１６０および第２の上面保護層２００に対する上面保護層１３０および側面保護膜１５０の選択比が１よりも大きい。
【００２４】
第１の上面保護層１３０および側面保護膜１５０は、異なる材料で形成されてもよいが、同一の材料で形成されることが好ましい。例えば、第１の上面保護層１３０および側面保護膜１５０はともにシリコン窒化膜から形成される。第１の上面保護層１３０および側面保護膜１５０が同一の材料で形成された場合には、第１の上面保護層１３０および側面保護膜１５０は、第１の上面保護層１３０および側面保護膜１５０が形成された後の熱処理によって一体に結合し得る。よって、図１に示すように、第１の上面保護層１３０と側面保護膜１５０との境界を破線で示している。
【００２５】
層間絶縁膜１６０および第２の上面保護層２００は、異なる材料で形成されてもよいが、同一の材料で形成されることが好ましい。例えば、層間絶縁膜１６０および第２の上面保護層２００はＴＥＯＳ（正珪酸四エチルSi(OC2H5)4）またはＢＰＳＧから形成される。層間絶縁膜１６０および第２の上面保護層２００が同一の材料で形成された場合には、層間絶縁膜１６０および第２の上面保護層２００は、層間絶縁膜１６０および第２の上面保護層２００が形成された後の熱処理によって一体に結合し得る。よって、図１に示すように、層間絶縁膜１６０と第２の上面保護層２００との境界を破線で示している。
【００２６】
導体１９０は、例えば、ドープトポリシリコンまたは金属等の導電性の材料で形成される。
【００２７】
本実施の形態によれば、図１に示すように段差部１８０ｂの端部Ｅにおいて、側面保護膜１５０が半導体基板１１０の表面に対して上方へ突出している。これにより、コンタクトホール１８０の側にあるワード線１２０の上端部が、側面保護膜１５０および第１の上面保護層１３０によって従来よりも厚く被覆される。その結果、ＳＡＣ１８０、１９０が、ワード線１２０に短絡することを確実に防止できる。
【００２８】
図２（Ａ）から図３（Ｂ）は、本発明に係る実施の形態に従ったＤＲＡＭ１００の製造方法を工程順に示した図である。尚、半導体基板１１０の表面に形成される拡散層は省略されている。
【００２９】
まず、ポリシリコン層１２２を半導体基板１１０の表面上に堆積する。ポリシリコン層１２２の上にシリサイド層１２４を形成する。シリサイド層１２４の上にシリコン窒化膜から成る第１の上面保護層１３０を堆積する。さらに、第１の上面保護層１３０の上にＴＥＯＳまたはＢＰＳＧから成る第２の上面保護層２００を堆積する。
【００３０】
次に、フォトリソグラフィ技術およびＲＩＥ等を用いて第１の上面保護層１３０および第２の上面保護層２００をパターニングする。さらに、第１の上面保護層１３０および第２の上面保護層２００をマスクとして、ポリシリコン層１２２およびシリサイド層１２４をパターニングする。これにより、図２（Ａ）に示すワード線１２０、第１の上面保護層１３０および第２の上面保護層２００が形成される。次に、ワード線１２０を酸化することによって、薄い熱酸化膜１４０をワード線１２０の側面に形成する。
【００３１】
図２（Ｂ）に示すように、続いて、シリコン窒化膜から成る側面保護膜１５０を堆積する。
【００３２】
次に、ＲＩＥ法等により側面保護膜１５０を異方的にエッチングする。それによって、図２（Ｃ）に示すように、ワード線１２０、第１の上面保護層１３０および第２の上面保護層２００のそれぞれの側面に側面保護膜１５０が形成される。第２の上面保護層２００が第１の上面保護層１３０に存在するので、側面保護膜１５０は第１の上面保護層１３０の上面より突出するように形成されている。尚、側面保護膜１５０は、ワード線１２０の側面を保護するとともに、半導体基板１１０にＬＤＤ（Lightly Diffused Drain）（図示せず）を形成するときのスペーサとしても用いられる。
【００３３】
次に、隣り合うワード線１２０の間を充填するようにＴＥＯＳまたはＢＰＳＧから成る層間絶縁膜１６０が堆積される。
【００３４】
図３（Ａ）に示すように、続いて、ＣＭＰ等により層間絶縁膜１６０の上面を研磨することによって、層間絶縁膜１６０を平坦化する。
【００３５】
図３（Ｂ）に示すように、続いて、ＴＥＯＳまたはＢＰＳＧをさらに堆積する。それによって、平坦な上面を有する層間絶縁膜１６０が第２の上面保護層２００を完全に被覆するように形成される。次に、層間絶縁膜１６０の上にフォトレジストが塗布される。このフォトレジストをフォトリソグラフィ技術によってパターニングすることによって、フォトレジスト層１７０が形成される。フォトレジスト層１７０は、隣り合うワード線の間にある層間絶縁膜１６０の上面をそのワード線の間の間隔ｄ０よりも広い間隔で露出するようにパターニングされている。
【００３６】
図３（Ｃ）に示すように、次に、フォトレジスト層１７０をマスクとして、ＲＩＥ法等により層間絶縁膜１６０をエッチングする。図１を参照してこのエッチング工程をさらに詳細に説明する。このエッチング工程においては、層間絶縁膜１６０および第２の上面保護層２００はフォトレジスト層１７０に従い隣り合うワード線間の間隔ｄ０よりも広い間隔ｄ１でエッチングされる。
【００３７】
上述のとおり、層間絶縁膜１６０は第１の上面保護層１３０および側面保護膜１５０よりもエッチング速度が速い。従って、このエッチングが第１の上面保護層１３０および側面保護膜１５０まで進むと、層間絶縁膜１６０は側面保護膜１５０の側面に沿ってエッチングされる。即ち、エッチングが第１の上面保護層１３０および側面保護膜１５０まで進んだ後は、層間絶縁膜１６０は、隣り合うワード線間の間隔ｄ０よりも狭い間隔ｄ２でエッチングされる。層間絶縁膜１６０が半導体基板１１０の表面までエッチングされることによって、コンタクトホール１８０が形成される。
【００３８】
このエッチング工程において、層間絶縁膜１６０のエッチング速度よりも遅いものの、第１の上面保護層１３０および側面保護膜１５０も幾分エッチングされる。しかし、本実施の形態によれば、側面保護膜１５０が第１の上面保護層１３０の上面よりも突出しているので、コンタクトホール１８０の形成後に、突出部Ｅが形成される。
【００３９】
さらに、コンタクトホール１８０にドープトポリシリコン１９０を充填し、これをパターニングすることによって、図１に示すＤＲＡＭ１００が形成され得る。
【００４０】
コンタクトホール１８０を形成するためのエッチング工程は従来と同じでよい。側面保護膜１５０が第１の上面保護層１３０の上面よりも突出しているので、このエッチング工程が従来と同じであっても、第１の上面保護層１３０および側面保護膜１５０はワード線１２０の上端部を従来よりも厚く被覆するからである。その結果、本実施の形態によれば、ワード線１２０とＳＡＣ１８０、１９０との間の短絡が確実に防止され得る。
【００４１】
本実施の形態はＤＲＡＭに関して記述したが、本発明は、ＳＡＣを採用する他の製品にも適用することができる。
【００４２】
尚、従来の問題点に対処するために、図４に示す上面保護層３０を従来よりも厚くすることが考えられる。しかし、上面保護層３０の加工が困難になる。また、ワード線２０の間の間隔に対する側面保護膜５０の高さの比（以下、アスペクト比とも言う）が大きくなるので、エッチングの残渣がコンタクトホール８０の底部に発生しやすくなる。この残渣を除去するためにエッチング時間を長くすれば、上面保護層３０の上端部は従来と同様に薄くなってしまう。
【００４３】
従来の問題点に対処するために、上面保護層３０および側面保護膜５０に対する層間絶縁膜６０の選択比を向上させることも考えられる。しかし、上面保護層３０および側面保護膜５０の加工が困難になる。
【００４４】
さらに、これら２つの対処法を採用する場合には、コンタクトホール８０を形成するエッチング工程の処理条件を変更しなければならないという不具合が生じる。
【００４５】
【発明の効果】
本発明に従った半導体装置によれば、隣り合う配線間を通過して半導体基板に接続するＳＡＣがそれらの配線に短絡することを防止することができる。
【図面の簡単な説明】
【図１】本発明に係る実施の形態に従ったＤＲＡＭ１００の断面図。
【図２】ＤＲＡＭ１００の製造方法を工程順に示した図。
【図３】図２に続くＤＲＡＭ１００の製造方法を工程順に示した図。
【図４】従来のＤＲＡＭ２００のワード線周辺の断面図。
【符号の説明】
１００  ＤＲＡＭ
１１０  半導体基板
１２０  ワード線
１３０  第１の上面保護層
２００  第２の上面保護層
１５０  側面保護膜
１６０  層間絶縁膜
１９０  導体（ＳＡＣ）
１８０  コンタクトホール（ＳＡＣ）
１８０ａ  上部開口部
１８０ｂ  段差部
１８０ｃ  下部開口部
【図１】
2004200400.tif 000003
【図２】
2004200400.tif 000004
【図３】
2004200400.tif 000005
【図４】
2004200400.tif 000006
【手続補正書】
【提出日】平成15年10月7日(2003.10.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
導電部を有する基板と、
前記導電部の上に形成され、該導電部と絶縁された複数の配線と、
前記複数の配線のそれぞれの上面に設けられた第１の上面保護層と、
前記第１の上面保護層よりもエッチング速度が速い材料から成り、該第１の上面保護層のそれぞれの上面に設けられた第２の上面保護層と、
前記複数の配線、前記第１の上面保護層および前記第２の上面保護層のそれぞれの側面に設けられた側面保護膜と、
前記第１の上面保護層よりもエッチング速度が速い材料から成り、前記複数の配線の間を充填しかつ前記第２の上面保護層上を被覆する層間絶縁膜と、
前記複数の配線の間にある前記層間絶縁膜を貫通して前記導電部まで達し、前記側面保護膜が突出することにより形成された段差部を内壁に有するコンタクトホールとを備えた半導体装置。
【請求項２】
前記コンタクトホールは、
前記複数の配線間の間隔よりも広い間隔で開口し少なくとも前記層間絶縁膜の上面から前記第１の上面保護層の上面まで達する上部開口部と、
前記複数の配線間の間隔よりも狭い間隔で開口し前記上部開口部と連通し、さらに前記導電部まで達する下部開口部とを有し、
前記段差部は、前記上部開口部と前記下部開口部との間にあり、前記側面保護膜が前記半導体基板の表面に対して上方へ突出することにより形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
基板の上に複数の配線を形成するステップと、
前記複数の配線の上面を保護する第１の上面保護層を設けるステップと、
前記第１の上面保護層よりもエッチング速度が速い第２の上面保護層を該第１の上面保護層の上面に設けるステップと、
前記複数の配線、前記第１の上面保護層および前記第２の上面保護層の側面に側面保護膜を設けるステップと、
前記第１の上面保護層よりもエッチング速度が速い材料から成る層間絶縁膜を前記複数の配線の間に充填し、前記第２の上面保護層上を被覆するように堆積するステップと、
前記第２の上面保護層および前記側面保護膜を利用して、前記複数の配線間にある前記層間絶縁膜を自己整合的にエッチングするステップとを具備する半導体装置の製造方法。
【請求項４】
前記エッチングするステップにおいて、
前記層間絶縁膜および前記第２の上面保護層が前記複数の配線間の間隔よりも広い間隔でエッチングされ、続いて、前記層間絶縁膜が前記側面保護膜に沿って前記複数の配線間の間隔よりも狭い間隔でエッチングされることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１の上面保護層および前記側面保護膜は同じ材料から成り、
前記第２の上面保護層および前記層間絶縁膜は、前記第１の上面保護層および前記側面保護膜の材料とは異なる他の同じ材料から成ることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
前記第１の上面保護層および前記側面保護膜はシリコン窒化膜から成り、
前記第２の上面保護層および前記層間絶縁膜はＴＥＯＳまたはＢＰＳＧから成ることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
基板と、
前記基板上に設けられた複数の配線と、
各配線の上に設けられた上面保護層と、
前記上面保護層の側面に設けられた側面保護膜と、
前記配線間の空間を満たし、前記上面保護層および前記側面保護膜を覆う層間絶縁膜と、
前記複数の配線間の前記層間絶縁膜を貫通して前記基板まで達するコンタクトホールと、
前記コンタクトホールの内壁に形成された段差部であって、前記基板に対して、前記配線の上面より高い位置に形成され、かつ前記基板に対して上方に突出した段差部とを備えた半導体装置。
【請求項８】
基板と、
前記基板上に設けられた複数の配線と、
各配線の上に設けられた上面保護層と、
前記上面保護層の側面に設けられた側面保護層であって、その上端が前記上面保護層の上面より高く形成された側面保護層と、
前記配線間の空間を満たし、前記上面保護層および前記側面保護膜を覆う層間絶縁膜であって、前記上面保護層および前記側面保護膜よりエッチング速度が速い材料からなる層間絶縁膜と、
前記複数の配線間の前記層間絶縁膜を貫通して前記基板まで達するコンタクトホールとを備えた半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【課題を解決するための手段】
本発明に従った実施の形態による半導体装置は、導電部を有する基板と、前記導電部の上に形成され、該導電部と絶縁された複数の配線と、前記複数の配線のそれぞれの上面に設けられた第１の上面保護層と、前記第１の上面保護層よりもエッチング速度が速い材料から成り、該第１の上面保護層のそれぞれの上面に設けられた第２の上面保護層と、前記複数の配線、前記第１の上面保護層および前記第２の上面保護層のそれぞれの側面に設けられた側面保護膜と、前記第１の上面保護層よりもエッチング速度が速い材料から成り、前記複数の配線の間を充填しかつ前記第２の上面保護層上を被覆する層間絶縁膜と、前記複数の配線の間にある前記層間絶縁膜を貫通して前記導電部まで達し、前記側面保護膜が突出することにより形成された段差部を内壁に有するコンタクトホールとを備えている。
本発明に従った他の実施の形態による半導体装置は、基板と、前記基板上に設けられた複数の配線と、各配線の上に設けられた上面保護層と、前記上面保護層の側面に設けられた側面保護膜と、前記配線間の空間を満たし、前記上面保護層および前記側面保護膜を覆う層間絶縁膜と、前記複数の配線間の前記層間絶縁膜を貫通して前記基板まで達するコンタクトホールと、前記コンタクトホールの内壁に形成された段差部であって、前記基板に対して、前記配線の上面より高い位置に形成され、かつ前記基板に対して上方に突出した段差部とを備えている。
本発明に従ったさらに他の実施の形態による半導体装置は、基板と、前記基板上に設けられた複数の配線と、各配線の上に設けられた上面保護層と、前記上面保護層の側面に設けられた側面保護層であって、その上端が前記上面保護層の上面より高く形成された側面保護層と、前記配線間の空間を満たし、前記上面保護層および前記側面保護膜を覆う層間絶縁膜であって、前記上面保護層および前記側面保護膜よりエッチング速度が速い材料からなる層間絶縁膜と、前記複数の配線間の前記層間絶縁膜を貫通して前記基板まで達するコンタクトホールとを備えている。
本発明に従った実施の形態による半導体装置の製造方法は、基板の上に複数の配線を形成するステップと、前記複数の配線の上面を保護する第１の上面保護層を設けるステップと、前記第１の上面保護層よりもエッチング速度が速い第２の上面保護層を該第１の上面保護層の上面に設けるステップと、前記複数の配線、前記第１の上面保護層および前記第２の上面保護層の側面に側面保護膜を設けるステップと、前記第１の上面保護層よりもエッチング速度が速い材料から成る層間絶縁膜を前記複数の配線の間に充填し、前記第２の上面保護層上を被覆するように堆積するステップと、前記第２の上面保護層および前記側面保護膜を利用して、前記複数の配線間にある前記層間絶縁膜を自己整合的にエッチングするステップとを具備する。