(57)【要約】【課題】高書き込み効率と高書き込み再現性を実現する。【解決手段】書き込み線５は、ヨーク材８により被覆される。ＭＴＪ素子６の記録層１Ａは、ヨーク材８と交換結合している。ＭＴＪ素子６の記録層１Ａとその記録層１Ａと交換結合する部分のヨーク材８とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値は、書き込み線５を覆うその他の部分のヨーク材８の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’  の値よりも小さい。【選択図】    図１
2004179192.tif 000002
【特許請求の範囲】
【請求項１】
データを記録するための第１磁性層を有するメモリセルと、前記第１磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第２磁性層とを具備し、前記第１磁性層は、前記第２磁性層と交換結合し、かつ、前記第１磁性層の第１磁気ボリュームＭｓ１＊ｔ１と前記第２磁性層のうち前記第１磁性層に交換結合する第１部分の第２磁気ボリュームＭｓ２＊ｔ２との合計値は、前記第２磁性層のうち前記第１部分以外の第２部分の主要部の第３磁気ボリュームＭｓ’＊ｔ’の値よりも小さい
（但し、Ｍｓ１は、前記第１磁性層の飽和磁化、ｔ１は、前記第１磁性層の厚さ、Ｍｓ２は、前記第２磁性層の前記第１部分の飽和磁化、ｔ２は、前記第２磁性層の前記第１部分の厚さ、Ｍｓ’は、前記第２磁性層の前記第２部分の主要部の飽和磁化、ｔ’は、前記第２磁性層の前記第２部分の主要部の厚さである。）ことを特徴とする磁気ランダムアクセスメモリ。
【請求項２】
前記第１及び第２磁気ボリュームの合計値を、前記第３磁気ボリュームの値で割った値は、０．９以下であることを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項３】
前記第１及び第２磁気ボリュームの合計値を、前記第３磁気ボリュームの値で割った値は、０．３以下であることを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項４】
前記第２磁性層の磁化は、前記書き込み線の長さ方向を向いていることを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項５】
前記第１磁性層の磁化は、前記書き込み線の幅方向を向いていることを特徴とする請求項４に記載の磁気ランダムアクセスメモリ。
【請求項６】
前記書き込み線には、書き込みデータの値に応じた向きを有する書き込み電流が流れることを特徴とする請求項５に記載の磁気ランダムアクセスメモリ。
【請求項７】
前記第１磁性層の磁化は、前記書き込み線の長さ方向を向いていることを特徴とする請求項４に記載の磁気ランダムアクセスメモリ。
【請求項８】
前記書き込み線には、常に一定方向の向きを有する書き込み電流が流れることを特徴とする請求項７に記載の磁気ランダムアクセスメモリ。
【請求項９】
前記第２磁性層の透磁率は、前記第１磁性層の透磁率よりも大きいことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項１０】
前記第２磁性層は、前記第１磁性層よりも高飽和磁束密度を有することを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項１１】
データを記録するための第１磁性層を有するメモリセルと、前記第１磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第２磁性層とを具備し、前記第１磁性層は、前記第２磁性層と交換結合し、かつ、前記第２磁性層のうち前記第１磁性層に交換結合する第１部分の厚さは、前記第２磁性層のうち前記第１部分以外の第２部分の主要部の厚さよりも小さく設定されることを特徴とする磁気ランダムアクセスメモリ。
【請求項１２】
前記書き込み線には、書き込み動作時に、前記メモリセルを選択するための書き込み選択トランジスタが接続されることを特徴とする請求項１１に記載の磁気ランダムアクセスメモリ。
【請求項１３】
前記第１磁性層と前記第２磁性層との間に非磁性層が配置されることを特徴とする請求項１１に記載の磁気ランダムアクセスメモリ。
【請求項１４】
前記非磁性層は、Ｒｕであることを特徴とする請求項１３に記載の磁気ランダムアクセスメモリ。
【請求項１５】
前記第１磁性層は、前記書き込み線の上部に配置されることを特徴とする請求項１１に記載の磁気ランダムアクセスメモリ。
【請求項１６】
前記第２磁性層は、少なくとも前記書き込み線の側面又は下面を覆っていることを特徴とする請求項１５に記載の磁気ランダムアクセスメモリ。
【請求項１７】
前記第２磁性層は、前記メモリセルの近傍のみに配置されることを特徴とする請求項１１に記載の磁気ランダムアクセスメモリ。
【請求項１８】
前記第２磁性層の前記第１部分の層構造は、前記第２磁性層の前記第２部分の主要部の層構造と同じであることを特徴とする請求項１１に記載の磁気ランダムアクセスメモリ。
【請求項１９】
前記第２磁性層の前記第１部分を構成する材料は、前記第２磁性層の前記第２部分の主要部を構成する材料と同じであることを特徴とする請求項１１に記載の磁気ランダムアクセスメモリ。
【請求項２０】
前記第１磁性層は、書き込み動作時に、前記書き込み線に流れる書き込み電流により加熱されることを特徴とする請求項１１に記載の磁気ランダムアクセスメモリ。
【請求項２１】
前記第２磁性層の磁化は、前記書き込み線の長さ方向を向いていることを特徴とする請求項１１に記載の磁気ランダムアクセスメモリ。
【請求項２２】
前記第１磁性層の磁化は、前記書き込み線の幅方向を向いていることを特徴とする請求項２１に記載の磁気ランダムアクセスメモリ。
【請求項２３】
前記書き込み線には、書き込みデータの値に応じた向きを有する書き込み電流が流れることを特徴とする請求項２２に記載の磁気ランダムアクセスメモリ。
【請求項２４】
前記第１磁性層の磁化は、前記書き込み線の長さ方向を向いていることを特徴とする請求項２１に記載の磁気ランダムアクセスメモリ。
【請求項２５】
前記書き込み線には、常に一定方向の向きを有する書き込み電流が流れることを特徴とする請求項２４に記載の磁気ランダムアクセスメモリ。
【請求項２６】
前記第２磁性層の透磁率は、前記第１磁性層の透磁率よりも大きいことを特徴とする請求項１１に記載の磁気ランダムアクセスメモリ。
【請求項２７】
前記第２磁性層は、前記第１磁性層よりも高飽和磁束密度を有することを特徴とする請求項１１に記載の磁気ランダムアクセスメモリ。
【請求項２８】
前記第１磁性層は、その下面及び側面において前記第２磁性層と交換結合していることを特徴とする請求項１１に記載の磁気ランダムアクセスメモリ。
【請求項２９】
データを記録するための第１磁性層を有するメモリセルと、前記第１磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第２磁性層とを具備し、前記第２磁性層は、前記書き込み線の上面が露出する凹部を有し、前記メモリセルは、前記凹部に配置され、前記第１磁性層は、その側面において前記第２磁性層と交換結合していることを特徴とする磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高書き込み再現性と高書き込み効率を併せ持つ磁気ランダムアクセスメモリ（ＭＲＡＭ：  Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に関する。
【０００２】
【従来の技術】
不揮発性、高速性、大容量化を併せ持つ究極のメモリとして、磁気ランダムアクセスメモリの研究、開発が進められている（例えば、非特許文献１参照）。
【０００３】
磁気ランダムアクセスメモリのメモリセルとしては、ＧＭＲ  （Ｇｉａｎｔ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）  素子又はＭＴＪ  （Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌｉｎｇ  Ｒｅｓｉｓｔａｎｃｅ）  素子が知られている。データリードに関して、ＭＴＪ素子を用いたメモリは、ＧＭＲ素子を用いたメモリに比べ、大きな信号量を確保できるため、現在では、ＭＴＪ素子を用いた磁気ランダムアクセスメモリの研究、開発が盛んに行われている。
【０００４】
図１５は、ＭＴＪ素子を用いた磁気ランダムアクセスメモリのセルアレイ構造の例を示している。
【０００５】
ＭＴＪ素子の基本構造は、２つの磁性層（強磁性層）１Ａ，１Ｂにより絶縁層（トンネルバリア）２を挟んだ構造である。セルデータは、２つの磁性層１Ａ，１Ｂの磁化方向が平行か又は反平行かによって判断される。ここで、平行とは、２つの磁性層１Ａ，１Ｂの磁化方向が同じであることを意味し、反平行とは、２つの磁性層１Ａ，１Ｂの磁化方向が逆向きであることを意味する。
【０００６】
反強磁性層３は、磁性層１Ｂの磁化方向を固定する。磁化方向が固定された磁性層１Ｂは、固定層又はピン層と呼ばれる。磁界により磁化方向が変化する磁性層１Ａは、記録層又は自由層と呼ばれる。
【０００７】
書き込みは、図１６に示すように、右向き又は左向きの磁界を磁性層１Ａに作用させることにより行う。読み出しは、図１７に示すように、ＭＴＪ素子の抵抗値を検出することにより行う。ＭＴＪ素子の磁化方向が平行のとき、ＭＴＪ素子のトンネルバリアのトンネル抵抗は、最も低くなる。この状態を、例えば、“０”状態とする。ＭＴＪ素子の磁化方向が反平行のとき、ＭＴＪ素子のトンネルバリアのトンネル抵抗は、最も高くなる。この状態を、例えば、“１”状態とする。
【０００８】
磁気ランダムアクセスメモリの最大の課題は、書き込み電流の低減である。しかし、ＭＴＪ素子を用いたメモリでは、書き込み電流の値が理想値よりも大きく（８〜１０ｍＡ）、しかも、書き込み電流の値のばらつきがビット線間で大きいために、誤書き込みが発生するなどの問題がある。
【０００９】
そこで、磁気ランダムアクセスメモリを実用化するためには、書き込み電流の値やそのばらつきを、許容できるレベルに低下させることが必須である。現在、学会などで報告されている書き込み電流の値は、幅が約０．６μｍ、長さが約１．２μｍのＭＴＪ素子に対して、約８ｍＡである。
【００１０】
書き込み電流により発生させる磁界は、ＭＴＪ素子の記録層（例えば、ＮｉＦｅ、厚さ２〜５ｎｍ）の磁化方向を反転させるに十分な強さ有していなければならない。このことは、ＭＴＪ素子の記録層の磁化方向を反転させるために必要となる磁界を弱くすれば、書き込み電流の値も、小さくすることができることを意味している。
【００１１】
ＭＴＪ素子の記録層の磁化方向の反転に必要な磁界Ｈは、
Ｈ  〜  ４πＭｓ＊ｔ  ／  Ｆ  ［Ｏｅ］  ・・・（１）
Ｍｓ：記録層の飽和磁化、  ｔ：記録層の厚さ、  Ｆ：記録層の幅
で与えられる。
【００１２】
（１）式によれば、記録層の厚さｔを薄くすることにより、ＭＴＪ素子の記録層の磁化方向の反転に必要な磁界Ｈを弱くできることが分かる。
【００１３】
しかし、熱擾乱耐性を確保するために、ＭＴＪ素子の記録層の薄膜化には限界がある。また、ＭＴＪ素子の加工の面などを考慮すると、記録層の幅Ｆが、０．１５μｍ以下になると、記録層の厚さｔを増大させる必要がある。
【００１４】
さらに、（１）式からは、ＭＴＪ素子の記録層の磁化方向の反転に必要な磁界Ｈは、記録層の幅Ｆに反比例することが分かる。将来的には、ＭＴＪ素子の微細化に伴い、記録層の幅Ｆは、小さくなる傾向にあるため、このままでは、書き込み電流の値は、ますます大きくなってしまう。
【００１５】
一方、配線に流すことができる電流の電流密度には、上限がある。この上限は、配線がＣｕから構成される場合、１×１０７［Ａ／ｃｍ２］となる。また、ＭＴＪ素子の微細化に伴い、配線の断面積も減少するため、この上限は、さらに、低くなる。結果として、記録層の磁化方向を反転させるために必要となる磁界Ｈを発生できなくなる。
【００１６】
このような状況において、新たに開発された技術が、ヨーク付き配線技術である（例えば、特許文献１参照）。
【００１７】
ヨーク付き配線技術とは、少なくともＭＴＪ素子が存在する領域において、書き込み線としての配線（例えば、Ｃｕ）を、ＮｉＦｅなどの軟磁性材料（ヨーク材）で被覆する技術のことである。この技術によれば、磁界をＭＴＪ素子に効率よく集中させることができ、書き込み電流の値を低減することができる。
【００１８】
現在のところ、ヨーク付き配線技術を適用したメモリでは、それを適用しないメモリに比べ、書き込み効率が２倍となる効果が学会などで報告されている（例えば、非特許文献２参照）。
【００１９】
つまり、図１８に示す実験結果からも明らかなように、ＭＴＪ素子の記録層の磁化方向を反転させるために、ヨーク付き配線技術を適用したメモリでは、それを適用しないメモリに比べ、半分の書き込み電流で足りることになる。
【００２０】
【非特許文献１】
ＩＳＳＣＣ２０００  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ  ｐ．１２８「Ａ  １０ｎｓ  Ｒｅａｄ  ａｎｄ  Ｗｒｉｔｅ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ａｒｒａｙ  Ｕｓｉｎｇ  ａ  Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ  ａｎｄ  ＦＥＴ  Ｓｗｉｔｃｈ  ｉｎ  ｅａｃｈ  Ｃｅｌｌ」
【００２１】
【非特許文献２】
Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  ＲＡＭ，  Ｓａｉｅｄ  Ｔｅｈｒａｎｉ，２００１  ＩＥＤＭ  ｓｈｏｒｔ  ｃｏｕｒｓｅ
【００２２】
【特許文献１】
米国特許第６，１７４，７３７号明細書
【００２３】
【発明が解決しようとする課題】
ヨーク付き配線技術が適用された磁気ランダムアクセスメモリでは、書き込み電流の値の低減という効果を得ることができたが、書き込み電流の値や、そのばらつきの程度は、磁気ランダムアクセスメモリを実用化するには、未だ十分なものとは言えない。
【００２４】
例えば、ヨーク材により被覆された書き込み線について、実験と計算機シミュレーションにより検討したところ、書き込み効率が約２倍に向上することを確認できた反面、ディスターブ（半選択セルの誤書き込み）が増加するという問題が新たに発生した。
【００２５】
この問題を解決すると共に、さらに、書き込み電流の低減化を図るためには、以下に示す３つの点を検討する必要がある。
【００２６】
▲１▼  書き込み選択トランジスタ
例えば、ＭＴＪ素子に対して書き込み線を個別に設け、選択されたＭＴＪ素子の書き込み線のみに電流を流すという技術であり、この技術は、ディスターブを減少させるのに効果的である。
【００２７】
▲２▼  書き込み線の全表面の被覆
書き込み線の全表面（上下面及び側面）をヨーク材により覆う技術である。書き込み線をヨーク材により取り囲むことにより、書き込み効率をさらに向上させることができる。
【００２８】
▲３▼  交換結合
ＭＴＪ素子の記録層（磁性材料）をヨーク材（磁性材料）に接触させ、ＭＴＪの記録層とヨーク材とを交換結合させるという技術である。ここで、交換結合しているとは、電子のエネルギーに関して交換相互作用が働く関係にあることを意味する。ＭＴＪ素子の記録層とヨーク材とを交換結合させることにより、書き込み効率の向上に貢献できる。
【００２９】
図１９は、上記▲１▼、▲２▼及び▲３▼の全ての技術を適用した磁気ランダムアクセスメモリのＭＴＪ素子及びその近傍のデバイス構造の例を示している。
【００３０】
互いに交差する２つの書き込み線４，５の交点には、ＭＴＪ素子６が配置される。書き込み線５は、書き込み選択トランジスタ７に接続される。書き込み線５の全表面は、ヨーク材（ＮｉＦｅなど）８により被覆されている。書き込み線５の上面に存在するヨーク材８上には、ＭＴＪ素子６が直接配置される。ＭＴＪ素子６の記録層１Ａは、ヨーク材８に対して交換結合している。
【００３１】
ここで、Ｍｓを、磁性層の飽和磁化、ｔを、磁性層の厚さとした場合に、Ｍｓ＊ｔを、磁気ボリュームと定義する。
【００３２】
書き込み線５の周囲の磁気ボリュームについて検討すると、書き込み線５の側面及び下面においては、
Σ  Ｍｓｉ’＊ｔｉ’  ＝  Ｍｓ’＊ｔ’
但し、Ｍｓ’は、ヨーク材の飽和磁化、ｔ’は、ヨーク材の厚さ
となる。
【００３３】
これに対し、書き込み線５の上面においては、
Σ  Ｍｓｉ＊ｔｉ  ＝  Ｍｓ＊ｔ  ＋  Ｍｓ’＊ｔ’
但し、Ｍｓは、ＭＴＪ素子の記録層の飽和磁化、ｔは、ＭＴＪ素子の記録層の厚さ
となる。
【００３４】
従って、図１９の磁気ランダムアクセスメモリでは、
Σ  Ｍｓｉ’＊ｔｉ’  ＜  Σ  Ｍｓｉ＊ｔｉ
なる関係が成立している。
【００３５】
図１９に示すデバイス構造によれば、ディスターブについては、満足のいく結果が得られる。しかし、書き込み電流の値については、１ｍＡ程度までしか低減することができない。仮に、書き込み電流が１ｍＡであるとすると、その書き込み電流が流れる書き込み選択トランジスタのサイズ（チャネル幅）は、１μｍ程度にする必要がある。また、上述したように、書き込み選択トランジスタは、ＭＴＪ素子毎に設けられる。
【００３６】
従って、２５６メガビット又はそれ以上のメモリ容量を有する磁気ランダムアクセスメモリを構築しようとすると、非現実的な巨大なチップサイズとなり、実用化には、ほど遠いものとなってしまう。
【００３７】
最も大きな問題は、書き込み再現性が低いという点にある。即ち、あるときは、書き込み電流１ｍＡで、書き込みを行うことができても、オーバーライトを繰り返していると、十数％の確率で、オーバーライトができない、という現象が発生する（書き込みパス率＝約８７％）。
【００３８】
この原因は、書き込みを繰り返すうちに、書き込み線を被覆するヨーク材（磁性材料）の磁化が、書き込み線の周方向に残り、このため、ヨーク材の透磁率が極端に小さくなる場合があるためと推測される。
【００３９】
本発明は、このような問題を解決するためになされたもので、その目的は、書き込み効率の向上による書き込み電流の低減を実現し、かつ、誤書き込みのない高い書き込み再現性を実現することにある。
【００４０】
【課題を解決するための手段】
本発明の例に関わる磁気ランダムアクセスメモリは、データを記録するための第１磁性層を有するメモリセルと、前記第１磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第２磁性層とを備え、前記第１磁性層は、前記第２磁性層と交換結合し、かつ、前記第１磁性層の第１磁気ボリュームＭｓ１＊ｔ１と前記第２磁性層のうち前記第１磁性層に交換結合する第１部分の第２磁気ボリュームＭｓ２＊ｔ２との合計値は、前記第２磁性層のうち前記第１部分以外の第２部分の主要部の第３磁気ボリュームＭｓ’＊ｔ’の値よりも小さい。
【００４１】
但し、Ｍｓ１は、前記第１磁性層の飽和磁化、ｔ１は、前記第１磁性層の厚さ、Ｍｓ２は、前記第２磁性層の前記第１部分の飽和磁化、ｔ２は、前記第２磁性層の前記第１部分の厚さ、Ｍｓ’は、前記第２磁性層の前記第２部分の主要部の飽和磁化、ｔ’は、前記第２磁性層の前記第２部分の主要部の厚さである。
【００４２】
本発明の例に関わる磁気ランダムアクセスメモリは、データを記録するための第１磁性層を有するメモリセルと、前記第１磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第２磁性層とを備え、前記第１磁性層は、前記第２磁性層と交換結合し、かつ、前記第２磁性層のうち前記第１磁性層に交換結合する第１部分の厚さは、前記第２磁性層のうち前記第１部分以外の第２部分の主要部の厚さよりも小さく設定される。
【００４３】
本発明の例に関わる磁気ランダムアクセスメモリは、データを記録するための第１磁性層を有するメモリセルと、前記第１磁性層に磁界を与えるための書き込み線と、前記書き込み線の全体又は一部を覆う第２磁性層とを備え、前記第２磁性層は、前記書き込み線の上面が露出する凹部を有し、前記メモリセルは、前記凹部に配置され、前記第１磁性層は、その側面において前記第２磁性層と交換結合している。
【００４４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の例に関わる磁気ランダムアクセスメモリについて詳細に説明する。
【００４５】
１．  概要
本発明の例は、ヨーク材（磁性材料）により被覆された書き込み線を有する磁気ランダムアクセスメモリに適用される。ヨーク材は、ＭＴＪ素子に与える誘導磁界を増大させる作用を持つため、このようなヨーク付き配線技術を使用すれば、基本的には、少ない書き込み電流で、効率よく、ＭＴＪ素子の磁化方向を反転させることができる。
【００４６】
また、本発明の例は、書き込み効率をさらに向上させるために、ヨーク付き配線技術を発展させた交換結合技術を前提とする。交換結合技術とは、例えば、ＭＴＪ素子をヨーク材に接触させ、ＭＴＪ素子の記録層とヨーク材との間で、電子のエネルギーに関して交換相互作用が生じるようにする技術のことである。
【００４７】
ここで、本発明の例では、磁気ボリュームという概念を定義する。磁気ボリュームとは、磁性層の飽和磁化を“Ｍｓ”、磁性層の厚さを“ｔ”とした場合に、“Ｍｓ＊ｔ”で表されるパラメータを指すものとする。
【００４８】
例えば、図１９の磁気ランダムアクセスメモリでは、書き込み線５の側面及び下面においては、磁気ボリュームは、
Σ  Ｍｓｉ’＊ｔｉ’  ＝  Ｍｓ’＊ｔ’
但し、Ｍｓ’は、ヨーク材の飽和磁化、ｔ’は、ヨーク材の厚さ
であり、
書き込み線５の上面においては、磁気ボリュームは、
Σ  Ｍｓｉ＊ｔｉ  ＝  Ｍｓ＊ｔ  ＋  Ｍｓ’＊ｔ’
但し、Ｍｓは、ＭＴＪ素子の記録層の飽和磁化、ｔは、ＭＴＪ素子の記録層の厚さ
であった。
【００４９】
従って、図１９の磁気ランダムアクセスメモリでは、磁気ボリュームに関して、Σ  Ｍｓｉ’＊ｔｉ’  ＜  Σ  Ｍｓｉ＊ｔｉ  なる関係が成立していた。
【００５０】
これに対し、本発明の例では、実験結果に基づき、ＭＴＪ素子の記録層（磁性材料）とその記録層と交換結合する部分のヨーク材（磁性材料）とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値を、書き込み線を覆うその他の部分のヨーク材の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’  の値よりも小さくする。
Σ  Ｍｓｉ’＊ｔｉ’  ＞  Σ  Ｍｓｉ＊ｔｉ
ここで、ＭＴＪ素子の記録層がｎ（ｎは、複数）層からなる場合には、Σ  Ｍｓｉ＊ｔｉ（ｉ＝１，２，３，・・・ｎ）は、これらｎ層の磁気ボリュームを加えた値
Σ  Ｍｓｉ＊ｔｉ  ＝  Ｍｓ１＊ｔ１  ＋  Ｍｓ２＊ｔ２  ＋  Ｍｓ３＊ｔ３＋  ・・・  ＋  Ｍｓｎ＊ｔｎ
を含む。
【００５１】
また、ＭＴＪ素子の記録層と交換結合する部分のヨーク材がｍ（ｍは、複数）層からなる場合には、Σ  Ｍｓｉ＊ｔｉ（ｉ＝１，２，３，・・・ｍ）は、これらｍ層の磁気ボリュームを加えた値
Σ  Ｍｓｉ＊ｔｉ  ＝  Ｍｓ１＊ｔ１  ＋  Ｍｓ２＊ｔ２  ＋  Ｍｓ３＊ｔ３＋  ・・・  ＋  Ｍｓｍ＊ｔｍ
を含む。
【００５２】
同様に、ＭＴＪ素子の記録層と交換結合する部分以外のヨーク材がｋ（ｋは、複数）層からなる場合には、Σ  Ｍｓｉ’＊ｔｉ’（ｉ＝１，２，３，・・・ｋ）は、これらｋ層の磁気ボリュームを加えた値
Σ  Ｍｓｉ’＊ｔｉ’  ＝  Ｍｓ１’＊ｔ１’  ＋  Ｍｓ２’＊ｔ２’＋  Ｍｓ３’＊ｔ３’  ＋  ・・・  ＋  Ｍｓｋ’＊ｔｋ’を含む。
【００５３】
上述の関係を満たしてれば、ＭＴＪ素子の記録層に接触する部分のヨーク材の層構造と、書き込み線を覆うその他の部分のヨーク材の層構造とは、同じであっても、又は、異なっていてもよい。また、ＭＴＪ素子の記録層に接触する部分のヨーク材を構成する材料と、書き込み線を覆うその他の部分のヨーク材の材料とについても、互いに同じであっても、又は、異なっていてもよい。
【００５４】
ＭＴＪ素子の記録層に接触する部分のヨーク材と書き込み線を覆うその他の部分のヨーク材とが同一の層構造を有し、かつ、同一の材料から構成されている場合には、ＭＴＪ素子の記録層に接触する部分のヨーク材の厚さを、書き込み線を覆うその他の部分のヨーク材の厚さよりも薄くすれば、上述の関係を満たすことができる。
【００５５】
このようなデバイス構造を採用すると、書き込み電流の値を、１ｍＡ以下にすることが可能になる。また、磁気ボリューム比Ｒｍ（＝  Σ  Ｍｓｉ＊ｔｉ／ΣＭｓｉ’＊ｔｉ’）を小さくすればするほど、書き込み電流の値は、小さくなり、かつ、誤書き込みも、減らすことができる。
【００５６】
また、ヨーク材の磁化方向を、そのヨーク材により覆われる書き込み線が延びる方向に設定することで、書き込みパス率の向上（誤書き込みの減少）を実現できる。詳しいことは後に述べるが、磁気ボリューム比Ｒｍが、０．９以下に設定されたとき、さらには、０．３以下に設定されたときに、顕著な効果が生じることが実験結果により確認された。
【００５７】
２．  例１
図１は、本発明の例１に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。図２は、図１の構造を三次元的に示す斜視図である。
【００５８】
書き込み線４は、Ｘ軸方向に延び、書き込み線５は、Ｙ軸方向に延びている。書き込み線４，５は、例えば、Ｃｕから構成される。ＭＴＪ素子６は、これら互いに交差する２本の書き込み線４，５の交点に配置される。ＭＴＪ素子６は、例えば、Ｘ軸方向に長く、Ｙ軸方向に短い長方形状を有している。この場合、ＭＴＪ素子６の磁化容易軸は、Ｘ軸となる。
【００５９】
ＭＴＪ素子６は、例えば、記録層（磁性層）１Ａ、固定層（磁性層）１Ｂ、トンネルバリア層２及び反磁性層３から構成される。ＭＴＪ素子６の反磁性層３は、書き込み線４側に配置される。反磁性層３は、例えば、ＰｔＭｎ、ＣｏＦｅなどから構成される。ＭＴＪ素子６の記録層１Ａは、書き込み線５側に配置される。記録層１Ａは、例えば、ＮｉＦｅなどから構成される。
【００６０】
ＭＴＪ素子６の固定層１Ｂは、反磁性層３に接触しており、その磁化の向きは、固定されている。固定層１Ｂは、例えば、ＮｉＦｅから構成される。トンネルバリア層２は、記録層１Ａと固定層１Ｂの間に配置される。トンネルバリア層２は、例えば、Ａｌ２Ｏ３から構成される。
【００６１】
書き込み線５は、ヨーク材（磁性材料）８により覆われている。ヨーク材８は、例えば、ＮｉＦｅから構成される。ヨーク材８の透磁率は、記録層１Ａの透磁率よりも大きくなっている。ヨーク材８は、記録層１Ａよりも高飽和磁束密度を有している。
【００６２】
ＭＴＪ素子６が存在する部分以外の部分において、ヨーク材８は、ほぼ均一の厚さｔ’で、書き込み線５の周囲を取り囲んでいる。ＭＴＪ素子６が存在する部分以外の部分のヨーク材８の飽和磁化をＭｓ’とすると、ＭＴＪ素子６が存在する部分以外の部分における磁性層（ヨーク材）の磁気ボリュームは、
Σ  Ｍｓｉ’＊ｔｉ’  ＝  Ｍｓ’＊ｔ’
となる。
【００６３】
ＭＴＪ素子６の記録層１Ａは、書き込み線５を被覆するヨーク材８に対して交換結合している。例えば、ＭＴＪ素子６の記録層１Ａは、ヨーク材８に接触しており、ＭＴＪ素子６の記録層１Ａとヨーク材８との間で、電子のエネルギーに関して交換相互作用が生じている。
【００６４】
ＭＴＪ素子６が存在する部分のヨーク材８の厚さｔ２は、ＭＴＪ素子６が存在する部分以外の部分の厚さ（平均値）ｔ’よりも薄くなっている。ＭＴＪ素子６の記録層１Ａの厚さをｔ１、記録層１Ａの飽和磁化をＭｓ１（＝Ｍｓ）、ＭＴＪ素子６が存在する部分のヨーク材８の飽和磁化をＭｓ２（＝Ｍｓ’）とすると、ＭＴＪ素子６が存在する部分における磁性層（記録層＋ヨーク材）の磁気ボリュームの合計値は、
Σ  Ｍｓｉ＊ｔｉ  ＝  Ｍｓ１＊ｔ１  ＋  Ｍｓ２＊ｔ２  ＝  Ｍｓ＊ｔ１  ＋  Ｍｓ’＊ｔ２
となる。
【００６５】
本発明の例では、上述したように、ＭＴＪ素子６の記録層１Ａとその記録層１Ａと交換結合する部分のヨーク材８とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値は、書き込み線５を覆うその他の部分のヨーク材８の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’  の値よりも小さく設定されている。
Σ  Ｍｓｉ＊ｔｉ  ＜  Σ  Ｍｓｉ’＊ｔｉ’
３．  例２
図３は、本発明の例２に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【００６６】
本例のデバイス構造の特徴は、例１と比べると、ＭＴＪ素子６のＸ軸（磁化容易軸）方向の端部が、ヨーク材８に接触している点にある。この場合、ＭＴＪ素子６の記録層は、その下面及び側面においてヨーク材８と交換結合することになる。その他の点については、例１と全く同じである。
【００６７】
本例においても、ＭＴＪ素子６の記録層とその記録層と交換結合する部分のヨーク材８とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値は、書き込み線５を覆うその他の部分のヨーク材８の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’
の値よりも小さく設定されている。
【００６８】
４．  例３
図４は、本発明の例３に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【００６９】
本例のデバイス構造の特徴は、例２と比べると、ＭＴＪ素子６の直下にヨーク材が存在しない点、即ち、ＭＴＪ素子６の下面が、ヨーク材を経由することなく、書き込み線５の上面に接触している点にある。
【００７０】
従って、ＭＴＪ素子６は、そのＸ軸（磁化容易軸）方向の端部においてのみヨーク材８に接触している。この場合、ＭＴＪ素子６の記録層は、その側面においてヨーク材８と交換結合することになる。その他の点については、例２と全く同じである。
【００７１】
本例においても、ＭＴＪ素子６の記録層とその記録層と交換結合する部分のヨーク材８とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値は、書き込み線５を覆うその他の部分のヨーク材８の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’
の値よりも小さく設定されている。
【００７２】
５．  例４
図５は、本発明の例４に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【００７３】
本例のデバイス構造の特徴は、例１と比べると、ヨーク材８が、書き込み線５の一部のみを覆っている点にある。本例では、ヨーク材８は、２本の書き込み線４，５の交点、即ち、ＭＴＪ素子６が存在する部分のみに配置される。その他の点については、例１と全く同じである。
【００７４】
本例においても、ＭＴＪ素子６の記録層とヨーク材８とは、交換結合している。また、ＭＴＪ素子６の記録層とその記録層と交換結合する部分のヨーク材８とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値は、書き込み線５を覆うその他の部分のヨーク材８の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’  の値よりも小さく設定されている。
【００７５】
６．  例５
図６は、本発明の例５に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【００７６】
本例のデバイス構造の特徴は、例１と比べると、ＭＴＪ素子６の磁化容易軸がＹ軸である点にある。即ち、ＭＴＪ素子６は、Ｘ軸方向に短く、Ｙ軸方向に長い長方形状を有している。その他の点については、例１と全く同じである。
【００７７】
本例においても、ＭＴＪ素子６の記録層とヨーク材８とは、交換結合している。また、ＭＴＪ素子６の記録層とその記録層と交換結合する部分のヨーク材８とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値は、書き込み線５を覆うその他の部分のヨーク材８の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’  の値よりも小さく設定されている。
【００７８】
７．  例６
図７は、本発明の例６に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【００７９】
本例のデバイス構造の特徴は、例１と比べると、書き込み線５の下面がヨーク材８により覆われていない点にある。その他の点については、例１と全く同じである。この場合は、書き込み線５の全面をヨーク材８により覆う場合に比べて、製造ステップ数の減少によるコストの低下という効果が得られる。
【００８０】
本例においても、ＭＴＪ素子６の記録層とヨーク材８とは、交換結合しており、かつ、ＭＴＪ素子６の記録層とその記録層と交換結合する部分のヨーク材８とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値は、書き込み線５を覆うその他の部分のヨーク材８の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’  の値よりも小さく設定されている。
【００８１】
なお、本例の場合、ｔｉ’は、ＭＴＪ素子６が存在する部分以外の部分であって、かつ、ヨーク材８が存在する部分におけるヨーク材８の厚さ（平均値）を表している。
【００８２】
８．  例７
図８は、本発明の例７に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【００８３】
本例のデバイス構造の特徴は、例１と比べると、書き込み線５の側面がヨーク材８により覆われていない点にある。その他の点については、例１と全く同じである。この場合も、書き込み線５の全面をヨーク材８により覆う場合に比べて、製造ステップ数の減少によるコストの低下という効果が得られる。
【００８４】
本例においても、ＭＴＪ素子６の記録層とヨーク材８とは、交換結合しており、かつ、ＭＴＪ素子６の記録層とその記録層と交換結合する部分のヨーク材８とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値は、書き込み線５を覆うその他の部分のヨーク材８の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’  の値よりも小さく設定されている。
【００８５】
なお、本例の場合においても、ｔｉ’は、ＭＴＪ素子６が存在する部分以外の部分であって、かつ、ヨーク材８が存在する部分におけるヨーク材８の厚さ（平均値）を表している。
【００８６】
９．  例８
図９は、本発明の例８に関わる磁気ランダムアクセスメモリの主要部のデバイス構造を示している。
【００８７】
本例のデバイス構造の特徴は、例１と比べると、ＭＴＪ素子の記録層１Ａとヨーク材８との間に、非磁性層９を配置した点にある。非磁性層９は、例えば、Ｒｕから構成される。その他の点については、例１と全く同じである。
【００８８】
この場合、ＭＴＪ素子６の記録層１Ａは、非磁性層９を介して、ヨーク材８と交換結合している。そして、ＭＴＪ素子６の記録層１Ａとその記録層１Ａと交換結合する部分のヨーク材８とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値は、書き込み線５を覆うその他の部分のヨーク材８の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’  の値よりも小さく設定されている。
【００８９】
１０．  ヨーク材の磁化方向と書き込み電流の向き
図１０及び図１１は、本発明におけるヨーク材の磁化方向の例を示している。
【００９０】
本発明の例では、ヨーク材８の磁化方向は、常に、書き込み線５が延びる方向、即ち、Ｙ軸方向を向いていることが望ましい。このような構造にすることで、従来の問題、即ち、書き込み動作の繰り返しによりヨーク材８の磁化が書き込み線５の周方向に残り、ヨーク材８の透磁率が低下するという問題を回避できるからである。
【００９１】
図１０の例では、ヨーク材８の磁化は、Ｙ軸方向（紙面の手前から奥に向かう方向）又はＹ軸方向に近い方向を向いており、また、図１１の例では、ヨーク材８の磁化は、Ｙ軸方向（紙面の奥から手前に向かう方向）又はＹ軸方向に近い方向を向いている。
【００９２】
ＭＴＪ素子６の磁化容易軸は、例えば、Ｘ軸となる。この場合、ＭＴＪ素子６の記録層１Ａの磁化は、Ｘ軸方向、即ち、書き込み線５の幅方向（データ値に応じて、右向き又は左向きとなる。）を向くことになる。
【００９３】
図１２及び図１３は、本発明における書き込み線４，５に流れる書き込み電流の向きの例を示している。
【００９４】
通常、書き込み線４，５のうちの１本には、常に、一定方向に向かう書き込み電流を流し、他の１本には、書き込みデータの値に応じた向きの書き込み電流を流す。
【００９５】
図１２の例では、書き込み線４には、常に、一定方向に向かう書き込み電流を流し、ヨーク材８により覆われた書き込み線５には、書き込みデータの値に応じた向きの書き込み電流を流している。この場合、ＭＴＪ素子６の磁化容易軸は、Ｘ軸であることが必要である。
【００９６】
図１３の例では、書き込み線４には、書き込みデータの値に応じた向きの書き込み電流を流し、ヨーク材８により覆われた書き込み線５には、常に、一定方向に向かう書き込み電流を流している。この場合、ＭＴＪ素子６の磁化容易軸は、Ｙ軸であることが必要である。
【００９７】
１１．  実験結果
（効果）
以下に、本発明による効果を具体的に説明する。
【００９８】
ＭＴＪ素子に関しては、セル幅を、約０．４μｍ、セル長さを、約１．２μｍに設定し、ＭＴＪ素子とその直下の書き込み線（ディジット線）との間隔を、約１５０ｎｍに設定する。また、ＭＴＪ素子の記録層は、５ｎｍ程度のＮｉＦｅ膜を使用する。
【００９９】
この場合、ヨーク付き配線技術を適用しない磁気ランダムアクセスメモリでは、書き込み動作に必要な書き込み電流の平均値は、約１０ｍＡとなる。また、ヨーク付き配線技術が適用された磁気ランダムアクセスメモリでは、書き込み動作に必要な書き込み電流の平均値は、約５ｍＡとなる。
【０１００】
また、図１９に示すデバイス構造を有する磁気ランダムアクセスメモリによれば、書き込み動作に必要な書き込み電流の平均値は、１ｍＡ程度にまで減少させることができる。
【０１０１】
本発明の例では、さらに、ＭＴＪ素子の記録層とその記録層と交換結合する部分のヨーク材とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値を、書き込み線を覆うその他の部分のヨーク材の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’の値よりも小さく設定することで、書き込み動作に必要な書き込み電流の平均値は、１ｍＡ以下にすることができる。
【０１０２】
図１４は、本発明の例による実験結果
（効果）を示している。
ここでは、磁気ボリューム比（Σ  Ｍｓｉ＊ｔｉ  ／  Σ  Ｍｓｉ’＊ｔｉ’）なるパラメータに基づいて、本発明の例による効果を説明する。
【０１０３】
本発明の例によれば、磁気ボリューム比は、常に、１以下となる。また、磁気ボリューム比が小さくなればなるほど、書き込み電流の平均値は、小さくなり、書き込み効率を向上できることが分かる。
【０１０４】
実験結果によれば、磁気ボリューム比を０．１程度に設定することで、書き込み電流の値を、０．１ｍＡ程度にできる。その結果、例えば、磁気ランダムアクセスメモリに書き込み選択トランジスタを設け、ディスターブ（半選択セルの誤書き込み）を減少させることができる。即ち、チップ内に書き込み選択トランジスタを設けても、そのサイズ（チャネル幅）は、約０．１μｍと非常に小さいため、現実的なチップサイズを実現できる。
【０１０５】
さらに、実験結果によれば、書き込みパス率（書き込み再現性）に関し、磁気ボリューム比が、０．９以下、又は、０．３以下で、顕著な効果が発生することが分かる。
【０１０６】
磁気ボリューム比が１の近傍である場合においては、書き込みパス率は、８０％を少し超える程度であるが、磁気ボリューム比を０．９以下に設定すると、書き込みパス率は、９５％程度にまで、急激に向上する。さらに、磁気ボリューム比を０．３以下に設定すると、書き込みパス率は、ほぼ１００％となる。
【０１０７】
書き込みパス率の向上の原因の一つは、図１０及び図１１に示すように、ヨーク材８の磁化方向を、書き込み線５が延びる方向に向けた点にあると考えられる。即ち、ヨーク材８の残留磁化は、常に、ほぼ配線が延びる方向を向いているため、この後の書き込み動作に際して、ヨーク材の透磁率を１０００程度まで大きくすることができる。
【０１０８】
このように、本発明の例によれば、書き込み効率を、従来に対して、１桁以上向上させることができる。即ち、書き込み電流の値を、１ｍＡ以下、さらには、０．１ｍＡ以下にすることができる。書き込みパス率（書き込み再現性）も、磁気ボリューム比を０．９以下にすることで、９５％程度を確保でき、０．３以下にすることで、ほぼ１００％を実現できる。
【０１０９】
なお、実験により、さらに、以下の点を確認している。
ＭＴＪ素子の記録層の磁化方向とヨーク材の磁化方向とが同じ（平行状態）となる場合、漏洩磁界が交換結合をアシストする状態となり、さらに、書き込み電流の値を、０．０５ｍＡ以下にできる。また、ＭＴＪ素子の記録層の磁化方向とヨーク材の磁化方向とが逆（反平行状態）となる場合、書き込み電流の値を、０．１ｍＡ以下にできると共に、チップ外部からの磁界に対する擾乱をなくすことができる。
【０１１０】
さらに、ＭＴＪ素子の記録層の磁化方向とヨーク材の磁化方向とが直交している場合、ヨーク材（磁性層）の透磁率の向上や、書き込み電流の低減などを達成することができる。
【０１１１】
書き込み電流によりＭＴＪ素子の近傍が発熱するような構成を採用すると、書き込み電流の値を、０．０５ｍＡ以下にできる。
【０１１２】
１２．  その他
本発明の例は、ＭＴＪ素子の直上に配置される書き込み線に対しても適用できる。即ち、ＭＴＪ素子の直上に配置される書き込み線をヨーク材で覆い、ＭＴＪ素子の記録層をこのヨーク材と交換結合させる。そして、ＭＴＪ素子の記録層とこのＭＴＪ素子と交換結合する部分のヨーク材とのトータルの磁気ボリューム  Σ  Ｍｓｉ＊ｔｉ  の値を、ＭＴＪ素子の直上に配置される書き込み線を覆うその他の部分のヨーク材の磁気ボリューム  Σ  Ｍｓｉ’＊ｔｉ’  の値よりも小さく設定してもよい。
【０１１３】
本発明の例は、ＭＴＪ素子と、ヨーク材により被覆される書き込み線とが導電材料（磁性材料）により電気的に接続されていない場合にも適用できる。即ち、ＭＴＪ素子と書き込み線は、絶縁材料により絶縁されていてもよい。
【０１１４】
ＭＴＪ素子の形状は、本発明の例の適用に当たって、特に、限定されない。例えば、ＭＴＪ素子の一辺の長さは、書き込み線の幅と実質的に同じに設定してもよい。
【０１１５】
【発明の効果】
以上、説明したように、本発明の例によれば、書き込み効率の向上による書き込み電流の低減と、誤書き込みのない高い書き込み再現性とを、同時に実現することができる。
【図面の簡単な説明】
【図１】本発明の例１に関わる磁気ランダムアクセスメモリを示す断面図。
【図２】本発明の例１に関わる磁気ランダムアクセスメモリを示す斜視図。
【図３】本発明の例２に関わる磁気ランダムアクセスメモリを示す斜視図。
【図４】本発明の例３に関わる磁気ランダムアクセスメモリを示す斜視図。
【図５】本発明の例４に関わる磁気ランダムアクセスメモリを示す斜視図。
【図６】本発明の例５に関わる磁気ランダムアクセスメモリを示す斜視図。
【図７】本発明の例６に関わる磁気ランダムアクセスメモリを示す斜視図。
【図８】本発明の例７に関わる磁気ランダムアクセスメモリを示す斜視図。
【図９】本発明の例８に関わる磁気ランダムアクセスメモリを示す斜視図。
【図１０】書き込み線を覆うヨーク材の磁化の向きの例を示す斜視図。
【図１１】書き込み線を覆うヨーク材の磁化の向きの例を示す斜視図。
【図１２】書き込み線に流れる書き込み電流の向きの例を示す斜視図。
【図１３】書き込み線に流れる書き込み電流の向きの例を示す斜視図。
【図１４】磁気ボリューム比と書き込み電流及び書き込みパス率との関係を示す図。
【図１５】従来の磁気ランダムアクセスメモリのデバイス構造の例を示す斜視図。
【図１６】書き込み動作の原理を示す図。
【図１７】読み出し動作の原理を示す図。
【図１８】ヨーク付き配線技術による書き込み効率の向上の効果を示す図。
【図１９】従来の磁気ランダムアクセスメモリのデバイス構造の例を示す断面図。
【符号の説明】
１Ａ                        ：記録層、
１Ｂ                        ：固定層、
２                          ：トンネルバリア層、
３                          ：反磁性層、
４，５                      ：書き込み線、
６                          ：ＭＴＪ素子、
７                          ：書き込み選択トランジスタ、
８                          ：ヨーク材、
９                          ：非磁性層。
【図１】
2004179192.tif 000003
【図２】
2004179192.tif 000004
【図３】
2004179192.tif 000005
【図４】
2004179192.tif 000006
【図５】
2004179192.tif 000007
【図６】
2004179192.tif 000008
【図７】
2004179192.tif 000009
【図８】
2004179192.tif 000010
【図９】
2004179192.tif 000011
【図１０】
2004179192.tif 000012
【図１１】
2004179192.tif 000013
【図１２】
2004179192.tif 000014
【図１３】
2004179192.tif 000015
【図１４】
2004179192.tif 000016
【図１５】
2004179192.tif 000017
【図１６】
2004179192.tif 000018
【図１７】
2004179192.tif 000019
【図１８】
2004179192.tif 000020
【図１９】
2004179192.tif 000021