(57)【要約】【課題】処理要求に係る処理を行うプロセッサでの省電力化や処理効率向上を図ること。【解決手段】プロセッサ２からプロセッサ１に処理要求が行われ、プロセッサ１でのその処理完了の度に、割込み要求５が割込み制御ポート４を介し割込み信号６としてプロセッサ２にあった場合、プロセッサ２により割込み処理が行われた後に、割込み信号６がクリアされるに際し、そのクリアに同期して、割込み制御ポート４からプロセッサ１に対し割込み信号８が発生されることで、割込み信号８があるまでの間、プロセッサ１は、省電力モード状態、処理続行状態等におかれることが可能となる。【選択図】  図１
2004213423.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、第１，第２のプロセッサ間に割込み制御ポートが介在されてなる情報処理装置であって、
第１のプロセッサに対して処理の処理要求を行う一方、該第１のプロセッサでの処理要求に係る処理の処理完了に伴い、割込み要求が割込み制御ポートを介し割込み信号としてあった場合に、割込み処理を行った後に、上記割込み信号をクリアする第２のプロセッサと、
第１のプロセッサでの処理要求に係る処理の処理完了に伴い、該第１のプロセッサからの割込み要求を割込み信号として第２のプロセッサに通知する一方、該割込み信号の第２のプロセッサによるクリアに同期して、第１のプロセッサに対し割込み信号を発生する割込み制御ポートと、
第２のプロセッサからの処理要求に係る処理の処理完了に伴い、割込み要求を割込み制御ポートに通知する一方、該割込み制御ポートから割込み信号があるまでの間、省電力モード状態、処理続行状態、又は処理続行状態後に省電力モード状態におかれる第１のプロセッサと
を含む情報処理装置。
【請求項２】
請求項１記載の情報処理装置において、
第１のプロセッサでの処理要求に係る処理の処理完了に伴い、割込み通知データとしての処理完了、又は処理結果を伴う処理完了は、直接間接に第２のプロセッサに通知される情報処理装置。
【請求項３】
請求項１記載の情報処理装置において、
第１のプロセッサが処理続行状態におかれる際には、第１のプロセッサでの処理要求に係る処理の処理完了の度に、割込み通知データとしての処理完了、又は処理結果を伴う処理完了は、一時的にバッファリングされる情報処理装置。
【請求項４】
第２のプロセッサから第１のプロセッサに対して処理の処理要求が行われ、該第１のプロセッサでの処理要求に係る処理の処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号として第２のプロセッサあった場合、該第２のプロセッサにより割込み処理が行われた後に、上記割込み信号がクリアされる場合での情報処理方法であって、
割込み信号がクリアされるのに同期して、割込み制御ポートから第１のプロセッサに対し割込み信号が発生されるまでの間、第１のプロセッサは、省電力モード状態、又は処理続行状態におかれる情報処理方法。
【請求項５】
請求項４記載の情報処理方法において、
第１のプロセッサでの処理要求に係る処理の処理完了に伴い、割込み通知データとしての処理完了、又は処理結果を伴う処理完了は、直接間接に第２のプロセッサに通知される情報処理方法。
【請求項６】
請求項４記載の情報処理方法において、
第１のプロセッサが省電力状態におかれるべく、
割込み要求の割込み制御ポートへの出力が可能か否かを判定する割込み要求出力可否判定ステップと、
該割込み要求出力可否判定ステップで割込み要求出力が不可能と判定された場合に、割込み制御ポートからの割込み信号でウェイクアップ処理を設定するウェイクアップ処理設定ステップと、
該ウェイクアップ処理設定ステップ後に、自プロセッサを省電力モード状態に移行させる省電力モード移行ステップと、
割込み制御ポートからの割込み信号でウェイクアップ処理を行うウェイクアップ処理ステップと、
上記割込み要求出力可否判定ステップで割込み要求出力が可能と判定された場合、又は上記ウェイクアップ処理ステップ後に割込み要求出力を行う割込み要求出力ステップと
を含む情報処理方法。
【請求項７】
請求項４記載の情報処理方法において、
第１のプロセッサが処理続行状態におかれるべく、
割込み要求の割込み制御ポートへの出力が可能か否かを判定する割込み要求出力可否判定ステップと、
該割込み要求出力可否判定ステップで割込み要求出力が不可能と判定された場合に、割込み制御ポートからの割込み信号で割込み処理を設定する割込み処理設定ステップと、
該割込み処理設定ステップ後に、割込み通知データとしての処理完了、又は処理結果を伴う処理完了をバッファリングするデータバッファリングステップと、
該データバッファリングステップ後に、他の処理へジャンプするジャンプステップと、
割込み制御ポートからの割込み信号で割込み処理を行う割込み処理ステップと、
上記割込み要求出力可否判定ステップで割込み要求出力が可能と判定された場合、又は上記割込み処理ステップ後に割込み要求出力を行う割込み要求出力ステップと
を含む情報処理方法。
【請求項８】
他プロセッサからの処理要求に係る処理の処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号として他プロセッサに通知される一方、該割込み信号に対する応答として、上記他プロセッサでは、割込み処理が行われた後に、該他プロセッサにより上記割込み信号がクリアされるのに同期して、割込み制御ポートから自プロセッサに対し割込み信号が発生される場合での、他プロセッサからの処理要求に係る処理の処理完了の度に実行される情報処理プログラムであって、
割込み要求の割込み制御ポートへの出力が可能か否かを判定する割込み要求出力可否判定ステップと、
該割込み要求出力可否判定ステップで割込み要求出力が不可能と判定された場合に、割込み制御ポートからの割込み信号でウェイクアップ処理を設定するウェイクアップ処理設定ステップと、
該ウェイクアップ処理設定ステップ後に、自プロセッサを省電力モード状態に移行させる省電力モード移行ステップと、
割込み制御ポートからの割込み信号でウェイクアップ処理を行うウェイクアップ処理ステップと、
上記割込み要求出力可否判定ステップで割込み要求出力が可能と判定された場合、又は上記ウェイクアップ処理ステップ後に割込み要求出力を行う割込み要求出力ステップと
を含む情報処理プログラム。
【請求項９】
他プロセッサからの処理要求に係る処理の処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号として他プロセッサに通知される一方、該割込み信号に対する応答として、上記他プロセッサでは、割込み処理が行われた後に、該他プロセッサにより上記割込み信号がクリアされるのに同期して、割込み制御ポートから自プロセッサに対し割込み信号が発生される場合での、他プロセッサからの処理要求に係る処理の処理完了の度に実行される情報処理プログラムであって、
割込み要求の割込み制御ポートへの出力が可能か否かを判定する割込み要求出力可否判定ステップと、
該割込み要求出力可否判定ステップで割込み要求出力が不可能と判定された場合に、割込み制御ポートからの割込み信号で割込み処理を設定する割込み処理設定ステップと、
該割込み処理設定ステップ後に、割込み通知データとしての処理完了、又は処理結果を伴う処理完了をバッファリングするデータバッファリングステップと、
該データバッファリングステップ後に、他の処理へジャンプするジャンプステップと、
割込み制御ポートからの割込み信号で割込み処理を行う割込み処理ステップと、
上記割込み要求出力可否判定ステップで割込み要求出力が可能と判定された場合、又は上記割込み処理ステップ後に割込み要求出力を行う割込み要求出力ステップと
を含む情報処理プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、少なくとも、第１，第２のプロセッサ間に割込み制御ポートが介在されてなる情報処理装置及び方法、更には、情報処理プログラムに係わり、特に第１のプロセッサが、第２のプロセッサからの処理要求に係る処理を効率的に処理しながらも、第１のプロセッサでの消費電力が抑制可能とされた情報処理装置及び方法、更には、情報処理プログラムに関する。
【０００２】
【従来の技術】
これまでにも、マスタ側プロセッサからスレーブ側プロセッサに対してある処理要求が行われた場合、スレーブ側プロセッサでは、その処理要求に係る処理が処理された上、その処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号としてマスタ側プロセッサに通知されるようになっている。この通知に基づき、マスタ側プロセッサでは、割込み処理が行われた後に、割込み制御ポートからの割込み信号がマスタ側プロセッサによりクリアされる、といった具合にして、マスタ側プロセッサからの処理要求が一連の処理として処理されている。
【０００３】
一方、スレーブ側プロセッサでは、割込み制御ポートのステータス、即ち、割込み制御ポートからマスタ側プロセッサに対し、割込み信号が発生されていないことをポーリング方式により確認することで、初めてマスタ側プロセッサからの処理要求が完結したことが知れるようになっている。
【０００４】
因みに、特許文献１には、タイマは、ＣＰＵが通信を制御するビット毎に、そのＣＰＵからの指示に基づいて所定の設定値を選択し、設定値に基づいて割込みタイミングを調節し、また、割込みコントローラは、タイマから割込みの発生が要求されたとき、ＣＰＵに対して割込みを発生する技術が記載されている。即ち、クロック発生時のタイミング等を工夫して様々な通信条件に適合させるような技術が記載されている。
【０００５】
【特許文献１】
特開２００２―３１２３０８号公報
【０００６】
【発明が解決しようとする課題】
以上のように、これまでにあっては、割込み制御ポートからの割込み信号がマスタ側プロセッサによりクリアされたことが、何等積極的にスレーブ側プロセッサには通知されていなく、これがために、スレーブ側プロセッサでは、割込み制御ポートからマスタ側プロセッサに対し、割込み信号が発生されていないことをポーリング方式により確認することで、初めてマスタ側プロセッサからの処理要求が完結したことが知れるようになっている。
【０００７】
割込み信号がマスタ側プロセッサによりクリアされたことを、積極的にスレーブ側プロセッサに通知するには、例えば、マスタ側プロセッサからスレーブ側プロセッサに対し、特別に用意された信号線を介し割込み信号を別途発生させたり、スレーブ側プロセッサには、ソフトウェアによる処理追加等が必要であった。
【０００８】
本発明の目的は、プロセッサ間に何等信号線を特別に用意することなく、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上が図れる情報処理装置を提供することにある。
【０００９】
本発明の他の目的は、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理方法を提供することにある。
【００１０】
本発明の更なる他の目的は、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理プログラムを提供することにある。
【００１１】
【課題を解決するための手段】
第２のプロセッサから第１のプロセッサに対して処理の処理要求が行われ、第１のプロセッサでの処理要求に係る処理の処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号として第２のプロセッサにあった場合、第２のプロセッサにより割込み処理が行われた後に、その割込み信号がクリアされるに際しては、そのクリアに同期して、割込み制御ポートから第１のプロセッサに対し割込み信号が発生されるようにした。
【００１２】
したがって、割込み制御ポートから第１のプロセッサに割込み信号があるまでの間、第１のプロセッサは、省電力モード状態、又は処理続行状態におかれることが可能となり、その結果として、処理効率の向上や消費電力の抑制が図れることになる。
【００１３】
【発明の実施の形態】
以下、本発明の一実施の形態を図１から図により説明する。
先ず本発明の情報処理装置について説明すれば、図１にその一例での概要構成を示す。これにより、その構成と処理動作について説明すれば、プロセッサ（ワイヤード・ロジック（布線論理）のものを含む）２からプロセッサ（ワイヤード・ロジック（布線論理）のものを含む）１に対しては、適当なルートを介し、随時、処理要求が行われる。その処理要求は、具体的には、例えばプロセッサ１側のコマンドレジスタにプロセッサ２により値が書込みされると、プロセッサ１に割込みをかける、といった形で行われる。
【００１４】
プロセッサ２から処理要求があった場合、プロセッサ１では、処理要求に係る処理が行われるが、その処理完了の度に、処理完了、即ち、処理が完了した旨（処理内容如何によっては、処理結果を伴う場合もある）は、割込み通知データとして共有メモリ３に書込みされる一方では、割込み制御ポート４  に対しては、割込み要求５が通知される。この通知に基づき、割込み制御ポート（レジスタにして、値を通知、特定の値でクリアできるようにしてもよい）４では、プロセッサ２への割込み信号６が発生されることで、プロセッサ２では、それに対する割込み処理が行われる。具体的に、その割込み処理では、プロセッサ１により共有メモリ３に書込みされている割込み通知データがプロセッサ２に読み出された上、所定に処理されているものである。因みに、以上では、割込み通知データは共有メモリ３を介しプロセッサ２に転送されているが、直接転送されるようにしてもよい。
【００１５】
プロセッサ２で、やがて、その割込み処理が終了すれば、割込み制御ポート４からの割込み信号６がクリアされるべく、プロセッサ２から割込み制御ポート４に対しては、割込みクリア処理７が行われる。したがって、ここまでの一連の処理は、これまでの場合と同様である。これまでにあっては、割込み信号６がクリアされていない限りにおいては、プロセッサ１による割込み制御ポート４  への割込み要求５の通知は、不可とされていたものである。
【００１６】
これまでにあっては、割込みクリア処理７の終了を以って、プロセッサ２からの処理要求が一連の処理として終了されていたが、本発明の第１の特徴としては、割込み信号６がクリアされるのに同期して、割込み制御ポート４からプロセッサ１に対して、自動的に割込み信号８が発生されることが挙げられる。
【００１７】
実に、その特徴により、プロセッサ１で、プロセッサ２からの処理要求に係る複数の処理が行われる場合、処理完了に伴い、プロセッサ１が処理要求５の通知を割込み制御ポート４に対して行うべく、割込み制御ポート４から割込み信号６が発生されているか否か、そのステータスをポーリング方式により繰返して確認することは不要として、割込み信号６が発生されている場合には、割込み制御ポート４から割込み信号８が発生されるまでの間、プロセッサ１は、省電力モード状態、又は処理続行状態におかれることが可能となっている。
【００１８】
以下、プロセッサ２からの処理要求に係る処理の処理完了の度に行われる情報処理内容、あるいはその処理完了の度に実行される情報処理プログラムの内容について説明する。先ずプロセッサ１が省電力モード状態におかれる場合を図２に示す。図２には、一例での内容が示されているが、図示のように、処理完了の確認を待って、先ず割込み制御ポートのステータスから、割込み要求の割込み制御ポートへの出力が可能か否かが判定される（割込み要求出力可否判定ステップ２１）。その判定で、もしも、他プロセッサでの、前回割込み要求に基づく割込み処理が遅れていることを要因として、割込み要求出力が不可能と判定された場合には、割込み制御ポートからの割込み信号でウェイクアップ（Ｗａｋｅｕｐ）処理を行うことが設定される（ウェイクアップ処理設定ステップ２３）。その後は、自プロセッサは、一旦、省電力モード状態に移行される（省電力モード移行ステップ２４）。
【００１９】
自プロセッサが省電力モード状態におかれている状態で、やがて、割込み制御ポートから割込み信号が発生されれば、ウェイクアップ処理が行われることで、自プロセッサは省電力モード状態から復帰され（ウェイクアップ処理ステップ２５）、その後に、割込み要求出力が割込み制御ポートに対して行われる（割込み要求出力ステップ２２）。また、もしも、割込み要求出力可否判定ステップ２１で、割込み要求出力が可能と判定された場合には、即、割込み要求出力が行われる（割込み要求出力ステップ２２）。
【００２０】
一方、プロセッサ１が処理続行状態におかれる場合での情報処理内容、あるいは情報処理プログラムの内容について説明すれば、その一例での内容を図３に示す。図示のように、処理完了の確認を待って、先ず割込み制御ポートのステータスから、割込み要求の割込み制御ポートへの出力が可能か否かが判定される（割込み要求出力可否判定ステップ３１）。その判定で、もしも、他プロセッサでの、前回割込み要求に基づく割込み処理が遅れていることを要因として、割込み要求出力が不可能と判定された場合には、割込み制御ポートからの割込み信号で割込み処理を行うことが設定される（割込み処理設定ステップ３３）。次には、割込み通知データとしての処理完了、又は処理結果を伴う処理完了がバッファリング（リングバッファや優先度付キュー等、必要とされる要件に応じてデータ構造は任意に選択可能）される（データバッファリングステップ３４）。その後、処理されるべき他の処理にジャンプする（ジャンプステップ３５）。
【００２１】
以上の処理が行われているか、あるいは繰返し行われている状態で、割込み制御ポートから割込み信号が発生されれば、割込み処理が行われ（割込み処理ステップ３６）、その後に、バッファリングされている割込み通知データに基づき、割込み要求の出力が行われる（この場合での出力順番は、バッファリングされている通りの順番か、優先度大のものを最優先して出力する等、その出力順番はデータ構造に依存）（割込み要求出力ステップ３２）。また、もしも、割込み要求出力可否判定ステップ３１で、割込み要求出力が可能と判定された場合には、即、割込み要求出力が行われる（割込み要求出力ステップ３２）。
【００２２】
実際には、プロセッサ２からの処理要求頻度は常時一定とは限らなく、一般的には、様々に変化すると考えられることから、図２，図３に示す情報処理内容、あるいは情報処理プログラム内容が組合せられた状態として併用されればよい。
【００２３】
以上、本発明者によってなされた発明を実施の形態に基づき、具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々変更可能であることはいうまでもない。
【００２４】
【発明の効果】
プロセッサ間に何等信号線を特別に用意することなく、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上が図れる情報処理装置が提供される。
【００２５】
割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理方法が提供される。
【００２６】
割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理プログラムが提供される。
【図面の簡単な説明】
【図１】本発明の情報処理装置の一例での概要構成を示す図である。
【図２】プロセッサが省電力モード状態におかれる場合での情報処理内容の一例を示す図である。
【図３】プロセッサが処理続行状態におかれる場合で情報処理内容の一例を示す図である。
【符号の説明】
１，２…プロセッサ、３…共有メモリ、４…割込み制御ポート、５…割込み要求、６，８…割込み信号、７…割込みクリア処理
【図１】
2004213423.tif 000003
【図２】
2004213423.tif 000004
【図３】
2004213423.tif 000005