(57)【要約】【課題】Ｎ型ＭＯＳトランジスタを用いたインバータ回路において、ショートチャネル現象が発生した場合においても、電源電圧をハイレベル出力として得ることのできるインバータ回路を提供する。【解決手段】インバータ回路１０は、トランジスタＴ３１、Ｔ３２、Ｔ３３、ブートストラップ容量Ｃ３５を備え、トランジスタＴ３１は、ドレインが電源に接続され、ソースが出力端子に接続され、トランジスタＴ３２は、ドレインが出力節点に接続され、ソースが接地され、ゲートが入力端子に接続され、ブートストラップ容量Ｃ３５は、一方の電極がトランジスタＴ３３のソースに接続され、他の一方の電極が出力端子に接続され、トランジスタＴ３３は、ドレインが電源に接続され、ソースが前記負荷ＭＯＳのゲートに接続され、ゲートが前記入力節点に接続される。【選択図】          図１
2004153577.tif 000002
【特許請求の範囲】
【請求項１】
駆動ＭＯＳ、負荷ＭＯＳ、ブートストラップ容量及び充電用ＭＯＳを備え、入力節点より印加される入力電圧を位相反転して出力節点から出力するインバータ回路であって、
前記負荷ＭＯＳは、ドレインが電源に接続され、ソースが前記出力節点に接続され、
前記駆動ＭＯＳは、ドレインが前記出力節点に接続され、ソースが接地され、ゲートが前記入力節点に接続され、
前記ブートストラップ容量は、一方の電極が前記充電用ＭＯＳのソースに接続され、他の一方の電極が前記出力節点に接続され、
前記充電用ＭＯＳは、ドレインが電源に接続され、ソースが前記負荷ＭＯＳのゲートに接続され、ゲートが前記入力節点に接続されている
ことを特徴とするインバータ回路。
【請求項２】
駆動ＭＯＳ、負荷ＭＯＳ、ブートストラップ容量及び充電用ＭＯＳを備え、入力節点より印加される入力電圧を位相反転して出力節点から出力するインバータ回路であって、
前記負荷ＭＯＳは、ドレインが電源に接続され、ソースが前記出力節点に接続され、
前記駆動ＭＯＳは、ドレインが前記出力節点に接続され、ソースが接地され、ゲートが前記入力節点に接続され、
前記ブートストラップ容量は、一方の電極が前記充電用ＭＯＳのソースに接続され、他の一方の電極が前記出力節点に接続され、
前記充電用ＭＯＳは、ソースが前記負荷ＭＯＳのゲートに接続され、ゲート及びドレインが前記入力節点に接続されている
ことを特徴とするインバータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、駆動ＭＯＳ及び負荷ＭＯＳの両方にＮ型ＭＯＳトランジスタを利用したインバータ回路に関する。
【０００２】
【従来の技術】
ＭＯＳ集積回路の基本回路であるインバータ回路は、組み合わせるＭＯＳの種類により各種形式が存在するが、中でもＮ型ＭＯＳトランジスタのみを組み合わせて構成されるインバータ回路は、製造コストが低く、製造工程がシンプルであるという特長により需要が高い。
【０００３】
図３は、Ｎ型ＭＯＳトランジスタで構成された、従来技術における基本的なインバータ回路を示す。
同図のインバータ回路５０は、直列接続されたＮ型ＭＯＳトランジスタＴ５１とＮ型ＭＯＳトランジスタＴ５２とを備える。Ｎ型ＭＯＳトランジスタＴ５１及びＴ５２は、一般に、それらの機能から負荷ＭＯＳ、駆動ＭＯＳと呼ばれている。
【０００４】
Ｎ型ＭＯＳトランジスタＴ５１は、ゲート及びドレインが電源電圧Ｖｄｄの電源に接続され、ソースがＮ型ＭＯＳトランジスタＴ５２のドレインに接続される。Ｎ型ＭＯＳトランジスタＴ５１はゲート電圧が変化しないことにより定電流特性を示し、インバータ回路５０における負荷抵抗として機能する。
Ｎ型ＭＯＳトランジスタＴ５２は、ドレインがＮ型ＭＯＳトランジスタＴ５１のソースと接続され、ソースが接地される。このゲートに入力電圧Ｖｉｎが印加されると、ローレベルのときオフとなり、ハイレベルのときオンとなる。
【０００５】
この構成により、節点Ｎ５３から出力される出力電圧Ｖｏｕｔは、Ｎ型ＭＯＳトランジスタＴ５１とＴ５２との抵抗比により分圧される。よって、入力電圧Ｖｉｎがハイレベルのとき出力電圧Ｖｏｕｔがローレベルとなり、入力電圧Ｖｉｎがローレベルのとき、出力電圧Ｖｏｕｔがハイレベルとなる。
ただしこのハイレベル出力は、電源電圧Ｖｄｄと同じではなく、電源電圧ＶｄｄからＮ型ＭＯＳトランジスタＴ５１のしきい値電圧Ｖｔ５１を差し引いた電圧（Ｖｄｄ−Ｖｔ５１）までにしかならないという欠点がある。
【０００６】
特に、複数のインバータ回路を連結させた回路構成、具体的には例えば、１つのインバータ回路の出力電圧Ｖｏｕｔを次段のインバータ回路の負荷ＭＯＳへの入力として複数段連結させた回路構成の場合、出力パルス波形の振幅は後段へいくほど狭くなり、十分な振幅の出力パルス波形を伝達することができなくなる。これを改善するために、負荷ＭＯＳに高い電圧を印加することにより、しきい値電圧分の低下が発生しないように改良したものが図４に示すブートストラップ法を用いたインバータ回路である（例えば、非特許文献１）。
【０００７】
同図においてインバータ回路６０は、Ｎ型ＭＯＳトランジスタＴ６１、Ｔ６２、Ｔ６３及びブートストラップ容量Ｃ６５を備える。
Ｎ型ＭＯＳトランジスタＴ６１及びＴ６２のそれぞれは、図３の回路におけるＴ５１及びＴ５２に対応する。ただし、Ｎ型ＭＯＳトランジスタＴ６１のゲートはＮ型ＭＯＳトランジスタＴ６３のソースに接続されている。
【０００８】
Ｎ型ＭＯＳトランジスタＴ６３はブートストラップ容量Ｃ６５を充電するための素子で、ゲート及びドレインが電源に接続され、ソースがブートストラップ容量Ｃ６５の一方の電極に接続される。
ブートストラップ容量Ｃ６５は、コンデンサであり、一方の電極がＮ型ＭＯＳトランジスタＴ６３のソースに接続され、他方の電極が出力節点Ｎ６６に接続されている。
【０００９】
続いて、インバータ回路６０の動作を説明する。
入力電圧Ｖｉｎがハイレベルの場合、Ｎ型ＭＯＳトランジスタＴ６２がオンとなって、出力電圧Ｖｏｕｔがローレベルとなる。この時、Ｎ型ＭＯＳトランジスタＴ６３のソース電圧によって、節点Ｎ６４は充電され、またＮ型ＭＯＳトランジスタＴ６１はオンとなる。
【００１０】
節点Ｎ６４の充電電圧が、電源電圧ＶｄｄからＮ型ＭＯＳトランジスタＴ６３のしきい値電圧Ｖｔ６３を差し引いた値（Ｖｄｄ−Ｖｔ６３）にまで上昇した後、Ｎ型ＭＯＳトランジスタＴ６３はオフとなり、その結果、節点Ｎ６４はフローティング状態になる。
次に、入力電圧Ｖｉｎがローレベルになった時、Ｎ型ＭＯＳトランジスタＴ６２はオフとなるが、Ｎ型ＭＯＳトランジスタＴ６１はオンとなっているので、出力節点Ｎ６６の電圧は高くなる。そして、この出力節点Ｎ６６の電圧に、ブートストラップ容量Ｃ６５の両端電圧（Ｖｄｄ−Ｖｔ６３）が加えられ、節点Ｎ６４が昇圧される。この昇圧された電圧が再びＮ型ＭＯＳトランジスタＴ６１のゲートに帰還するために、最終的にＮ型ＭＯＳトランジスタＴ６１のゲートには高い電圧が印加されることになり、ハイレベル出力Ｖｏｕｔがしきい値電圧Ｖｔ６１分低下せず、電源電圧Ｖｄｄと同じ高さの電圧を出力することができる。
【００１１】
【非特許文献１】
原央編著、「超ＬＳＩ入門シリーズ▲５▼、ＭＯＳ集積回路の基礎」、初版、株式会社近代科学社、１９９２年５月、ｐ．９４−９５
【００１２】
【発明が解決しようとする課題】
ところが図４のインバータ回路６０においても、Ｎ型ＭＯＳトランジスタＴ６３にショートチャネル現象が発生した場合には、出力電圧Ｖｄｄのハイレベル出力は電源電圧ＶｄｄからＮ型ＭＯＳトランジスタＴ６１のしきい値電圧Ｖｔ６１を差し引いた値（Ｖｄｄ−Ｖｔ６１）より高くすることができなくなるという問題がある。
【００１３】
ここでショートチャネル現象とは、ソース−ドレイン間に電流が流れやすくなり、Ｎ型ＭＯＳトランジスタが常にオンの状態になり、オフの状態にならなくなる現象を言う。この現象は、近年のトランジスタの微細化プロセスにより、トランジスタのゲート長が短くなってゲート下の電位障壁が小さくなることによって、発生しやすくなったものである。
【００１４】
Ｎ型ＭＯＳトランジスタＴ６３のソース・ドレイン間が常に電流が流れた状態になると、節点Ｎ６４が電源電圧Ｖｄｄよりも高くできなくなって固定されてしまう。固定された状態では、入力電圧Ｖｉｎがローレベルのとき、Ｎ型ＭＯＳトランジスタＴ６１のゲートにＶｄｄより高い電圧を印加することができなくなるので、出力電圧Ｖｏｕｔのハイレベル出力は（Ｖｄｄ−Ｖｔ６１）となるのである。
【００１５】
上記の問題に鑑みて、本発明は、Ｎ型ＭＯＳトランジスタを用いたインバータ回路において、ショートチャネル現象が発生した場合においても、電源電圧Ｖｄｄ以上のハイレベル出力を得ることのできるインバータ回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記問題を解決するため、本発明のインバータ回路は、駆動ＭＯＳ、負荷ＭＯＳ、ブートストラップ容量及び充電用ＭＯＳを備え、入力節点より印加される入力電圧を位相反転して出力節点から出力するインバータ回路であって、前記負荷ＭＯＳは、ドレインが電源に接続され、ソースが前記出力節点に接続され、前記駆動ＭＯＳは、ドレインが前記出力節点に接続され、ソースが接地され、ゲートが前記入力節点に接続され、前記ブートストラップ容量は、一方の電極が前記充電用ＭＯＳのソースに接続され、他の一方の電極が前記出力節点に接続され、前記充電用ＭＯＳは、ドレインが電源に接続され、ソースが前記負荷ＭＯＳのゲートに接続され、ゲートが前記入力節点に接続されていることを特徴とする。
【００１７】
また、駆動ＭＯＳ、負荷ＭＯＳ、ブートストラップ容量及び充電用ＭＯＳを備え、入力節点より印加される入力電圧を位相反転して出力節点から出力するインバータ回路であって、前記負荷ＭＯＳは、ドレインが電源に接続され、ソースが前記出力節点に接続され、前記駆動ＭＯＳは、ドレインが前記出力節点に接続され、ソースが接地され、ゲートが前記入力節点に接続され、前記ブートストラップ容量は、一方の電極が前記充電用ＭＯＳのソースに接続され、他の一方の電極が前記出力節点に接続され、前記充電用ＭＯＳは、ソースが前記負荷ＭＯＳのゲートに接続され、ゲート及びドレインが前記入力節点に接続されていることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
図１は第１の実施形態に係るインバータ回路を示す。
同図のインバータ回路１０が図４に示す従来のインバータ回路６０と異なる点は、ブートストラップ容量Ｃ１５に充電するＮ型ＭＯＳトランジスタＴ１３のゲートが電源電圧Ｖｄｄではなく入力電圧Ｖｉｎの入力端子に接続されている点にある。
【００１９】
同図においてインバータ回路１０は、Ｎ型ＭＯＳトランジスタＴ１１、Ｔ１２、Ｔ１３及びブートストラップ容量Ｃ１５を備える。
Ｎ型ＭＯＳトランジスタＴ１１は、Ｎ型ＭＯＳトランジスタであり、ドレインが電源電圧Ｖｄｄの電源に接続され、ソースが出力節点Ｎ１６でＮ型ＭＯＳトランジスタＴ１２のドレインと接続され、ゲートが節点Ｎ１４でＮ型ＭＯＳトランジスタＴ１３のソースとブートストラップ容量Ｃ１５の片側電極とに接続されている。
【００２０】
Ｎ型ＭＯＳトランジスタＴ１２は、Ｎ型ＭＯＳトランジスタであり、ドレインが出力節点Ｎ１６でＮ型ＭＯＳトランジスタＴ１１のソースに接続され、ソースが接地され、ゲートに入力電圧Ｖｉｎが入力される。
Ｎ型ＭＯＳトランジスタＴ１３は、Ｎ型ＭＯＳトランジスタであり、ドレインが電源電圧Ｖｄｄに接続され、ソースが節点Ｎ１４でブートストラップ容量Ｃ１５の電極とＮ型ＭＯＳトランジスタＴ１１のゲートとに接続され、ゲートが入力電圧Ｖｉｎの入力端子に接続されており、入力電圧Ｖｉｎがハイレベルかローレベルかに応じてオンオフし、節点Ｎ１４に対して充電する。
【００２１】
ブートストラップ容量Ｃ１５は、コンデンサであり、一方の電極が節点Ｎ１４でＮ型ＭＯＳトランジスタＴ１３のソースに接続され、他方の電極が出力節点Ｎ１６に接続されている。
続いて、インバータ回路１０の動作を説明する。
入力電圧Ｖｉｎがハイレベルの場合、Ｎ型ＭＯＳトランジスタＴ１２とＮ型ＭＯＳトランジスタＴ１３とがオンとなる。
【００２２】
Ｎ型ＭＯＳトランジスタＴ１３のオンによって、節点Ｎ１４は充電され、Ｎ型ＭＯＳトランジスタＴ１１はオンとなる。Ｎ型ＭＯＳトランジスタＴ１１とＮ型ＭＯＳトランジスタＴ１２とがオンとなることによって、出力節点Ｎ１６より出力される出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎの位相反転であるローレベルとなる。
【００２３】
またこのとき節点Ｎ１４には、電源電圧ＶｄｄからＮ型ＭＯＳトランジスタＴ１３のしきい値電圧Ｖｔ１３を差し引いた値（Ｖｄｄ−Ｖｔ１３）が充電される。そして、Ｎ型ＭＯＳトランジスタＴ１３がショートチャネル現象を起こさず正常に動作している場合には、節点Ｎ１４に（Ｖｄｄ−Ｖｔ１３）が充電された後、Ｎ型ＭＯＳトランジスタＴ１３はオフとなり、節点Ｎ１４はフローティング状態になる。
【００２４】
次に、入力電圧Ｖｉｎがローレベルになると、Ｎ型ＭＯＳトランジスタＴ１２はオフとなる。
Ｎ型ＭＯＳトランジスタＴ１２がオフとなることにより、出力節点Ｎ１６はＮ型ＭＯＳトランジスタＴ１１により充電され、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎの位相反転であるハイレベルに近づいていく。
【００２５】
そして出力節点Ｎ１６が充電されていくことにより、節点Ｎ１４は、出力節点Ｎ１６の充電電圧にブートストラップ容量Ｃ１５の両端電圧（Ｖｄｄ−Ｖｔ１３）が加えられて昇圧される。
この昇圧された節点Ｎ１４の電圧が再びＮ型ＭＯＳトランジスタＴ１１のゲートに帰還するために、最終的にＮ型ＭＯＳトランジスタＴ１１のゲートには、Ｖｄｄ＋Ｖｔ１３以上の高い電圧が印加されることになり、出力節点Ｎ１６から出力される出力電圧Ｖｏｕｔは、電源電圧Ｖｄｄと同じ高さのハイレベル出力になる。
【００２６】
以上は、Ｎ型ＭＯＳトランジスタＴ１３がショートチャネル現象を起こしていない、正常な場合の動作を説明したが、インバータ回路１０は、Ｎ型ＭＯＳトランジスタＴ１３がショートチャネル現象を起こした場合であっても、十分な大きさの出力パルス波形を出力することを保障する。
では以下に、Ｎ型ＭＯＳトランジスタＴ１３がショートチャネル現象を起こした場合における、インバータ回路１０の動作を説明する。
【００２７】
入力電圧Ｖｉｎがハイレベルのとき、Ｎ型ＭＯＳトランジスタＴ１２とＮ型ＭＯＳトランジスタＴ１３とがオンとなり、これによりＮ型ＭＯＳトランジスタＴ１１もオンとなって、出力節点Ｎ１６より出力される出力電圧Ｖｏｕｔは、ローレベルとなる。
またこのとき節点Ｎ１４は、Ｎ型ＭＯＳトランジスタＴ１３により充電される。ここで、Ｎ型ＭＯＳトランジスタＴ１３は、正常動作時には節点Ｎ１４の充電電圧が（Ｖｄｄ−Ｖｔ１３）になるとオフとなるはずであるが、ショートチャネル現象を起こしているためにオフとはならず、電流を流し続ける。
【００２８】
次に、入力電圧Ｖｉｎがハイレベルからローレベルになると、Ｎ型ＭＯＳトランジスタＴ１２はオフとなり、出力節点Ｎ１６はＮ型ＭＯＳトランジスタＴ１１により充電され、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎの位相反転であるハイレベルに近づいていく。
また、入力電圧Ｖｉｎがローレベルとなって、Ｎ型ＭＯＳトランジスタＴ１３に入力されると、Ｎ型ＭＯＳトランジスタＴ１３はオフとなる。このオフによって、よりショートチャネル現象によりＮ型ＭＯＳトランジスタＴ１３のソース−ドレイン間に流れつづけていた電流が非導通となり、節点Ｎ１４は、電源電圧Ｖｄｄが充電された状態でフローティング状態になる。
【００２９】
フローティング状態となった節点Ｎ１４は、出力節点Ｎ１６の昇圧にともなって、ブートストラップ容量Ｃ１５の両端電圧が加えられて昇圧され、Ｎ型ＭＯＳトランジスタＴ１１のゲートに高い電圧（Ｖｄｄ＋Ｖｔ１３）が印加されることになり、出力節点Ｎ１６から出力される出力電圧Ｖｏｕｔは、Ｎ型ＭＯＳトランジスタＴ１３が正常に動作している場合と同様に、電源電圧Ｖｄｄと同じ高さのハイレベル出力になる。
【００３０】
以上のように、Ｎ型ＭＯＳトランジスタＴ１３のゲートに入力電圧Ｖｉｎが印加される構成としたことにより、ショートチャネル現象が発生している場合であっても、入力電圧Ｖｉｎがローレベルになった時には必ず、Ｎ型ＭＯＳトランジスタＴ１３がオフとなり、節点Ｎ１４がフローティング状態になり、節点Ｎはブートストラップ容量Ｃ１５により昇圧され、その結果、出力電圧Ｖｏｕｔは電源電圧Ｖｄｄをハイレベル出力することができる。
【００３１】
図２は第２の実施形態に係るインバータ回路を示す。
本実施形態が図１のインバータ回路１０と異なる点は、Ｎ型ＭＯＳトランジスタＴ１３に対応するＮ型ＭＯＳトランジスタＴ３３のドレインが、電源ではなく、ゲートに接続されている点にある。
入力電圧Ｖｉｎがハイレベルになった時、Ｎ型ＭＯＳトランジスタＴ３２とＮ型ＭＯＳトランジスタＴ３３がオンとなり、これによりＮ型ＭＯＳトランジスタＴ３１もオンとなって、出力節点Ｎ３６より出力される出力電圧Ｖｏｕｔはローレベルとなる。
【００３２】
またこのとき節点Ｎ３４は、入力電圧ＶｉｎからＮ型ＭＯＳトランジスタＴ３３のしきい値電圧Ｖｔ３３を差し引いた値（Ｖｉｎ−Ｖｔ３３）が充電される。そして、Ｎ型ＭＯＳトランジスタＴ３３が正常動作している場合には、節点Ｎ３４に（Ｖｉｎ−Ｖｔ３３）が充電された後、Ｎ型ＭＯＳトランジスタＴ３３はオフとなり、節点Ｎ１４がフローティング状態になる。
【００３３】
ここでＮ型ＭＯＳトランジスタＴ３３がショートチャネル現象を起こしている場合であっても、次に入力電圧Ｖｉｎがローレベルになると、Ｎ型ＭＯＳトランジスタＴ３３はオフとなり、節点Ｎ３４はフローティング状態となる。
フローティング状態となった節点Ｎ３４は、出力節点Ｎ３６の昇圧にともなって、ブートストラップ容量Ｃ３５の両端電圧が加えられて昇圧され、Ｎ型ＭＯＳトランジスタＴ３１のゲートに高い電圧が印加されることになり、出力節点Ｎ３６から出力される出力電圧Ｖｏｕｔは、Ｎ型ＭＯＳトランジスタＴ１３が正常動作している場合も、ショートチャネル現象を起こしている場合も、電源電圧Ｖｄｄをハイレベル出力することができる。
【００３４】
なお、第１、第２実施形態において入力電圧Ｖｉｎは、ブートストラップ容量への充電のため、初期値をハイレベルとする必要があり、これによりショートチャネル現象が発生した場合であっても、出力電圧Ｖｏｕｔのハイレベル出力を電源電圧Ｖｄｄ以上にすることができる。
【００３５】
【発明の効果】
本発明のインバータ回路は、駆動ＭＯＳ、負荷ＭＯＳ、ブートストラップ容量及び充電用ＭＯＳを備え、入力節点より印加される入力電圧を位相反転して出力節点から出力するインバータ回路であって、前記負荷ＭＯＳは、ドレインが電源に接続され、ソースが前記出力節点に接続され、前記駆動ＭＯＳは、ドレインが前記出力節点に接続され、ソースが接地され、ゲートが前記入力節点に接続され、前記ブートストラップ容量は、一方の電極が前記充電用ＭＯＳのソースに接続され、他の一方の電極が前記出力節点に接続され、前記充電用ＭＯＳは、ドレインが電源に接続され、ソースが前記負荷ＭＯＳのゲートに接続され、ゲートが前記入力節点に接続されていることを特徴とする。
【００３６】
また、駆動ＭＯＳ、負荷ＭＯＳ、ブートストラップ容量及び充電用ＭＯＳを備え、入力節点より印加される入力電圧を位相反転して出力節点から出力するインバータ回路であって、前記負荷ＭＯＳは、ドレインが電源に接続され、ソースが前記出力節点に接続され、前記駆動ＭＯＳは、ドレインが前記出力節点に接続され、ソースが接地され、ゲートが前記入力節点に接続され、前記ブートストラップ容量は、一方の電極が前記充電用ＭＯＳのソースに接続され、他の一方の電極が前記出力節点に接続され、前記充電用ＭＯＳは、ソースが前記負荷ＭＯＳのゲートに接続され、ゲート及びドレインが前記入力節点に接続されていることを特徴とする。
【００３７】
この構成のように、充電用ＭＯＳのゲートが入力節点されていることにより、充電用ＭＯＳは入力電圧がハイレベルであるときオンとなり、ローレベルであるときオフとなる。この動作により、ショートチャネル現象が発生している場合であっても、入力電圧がハイレベルからローレベルに変化した時には必ず、充電用ＭＯＳがオフとなり、ブートストラップ容量はフローティング状態になり、出力節点の電圧上昇とともに負荷ＭＯＳのゲート電圧は、ブートストラップ容量の容量結合により昇圧され、その結果、出力節点からは電源電圧が損失されることなくハイレベルとして出力される。
【図面の簡単な説明】
【図１】第１の実施形態に係るインバータ回路を示す。
【図２】第２の実施形態に係るインバータ回路を示す。
【図３】従来技術における基本的なインバータ回路を示す。
【図４】ブートストラップ法によるインバータ回路を示す。
【符号の説明】
１０    インバータ回路
Ｔ１１    Ｎ型ＭＯＳトランジスタ
Ｔ１２    Ｎ型ＭＯＳトランジスタ
Ｔ１３    Ｎ型ＭＯＳトランジスタ
Ｃ１５    ブートストラップ容量
Ｔ３１    Ｎ型ＭＯＳトランジスタ
Ｔ３２    Ｎ型ＭＯＳトランジスタ
Ｔ３３    Ｎ型ＭＯＳトランジスタ
Ｃ３５    ブートストラップ容量
５０    インバータ回路
Ｔ５１    Ｎ型ＭＯＳトランジスタ
Ｔ５２    Ｎ型ＭＯＳトランジスタ
６０    インバータ回路
Ｔ６１    Ｎ型ＭＯＳトランジスタ
Ｔ６２    Ｎ型ＭＯＳトランジスタ
Ｔ６３    Ｎ型ＭＯＳトランジスタ
Ｃ６５    ブートストラップ容量
【図１】
2004153577.tif 000003
【図２】
2004153577.tif 000004
【図３】
2004153577.tif 000005
【図４】
2004153577.tif 000006