(57)【要約】【課題】信号線上の信号波形の歪や漏れ電流が生じないサージ保護回路の提供。【解決手段】Ｉ／Ｏコネクタ１００にＵＳＢケーブルが接続され、信号線Ｄ＋、Ｄ−に近接して、先端が尖った三角形状のサージ用グランドパターン１０、２０を設け、信号線Ｄ＋、Ｄ−のサージ用パターン１０、２０が対向する部分とＵＳＢトランシーバＩＣ１２０との間に抵抗２２０、２３０を設け、電源線ＶＢＵＳに接地されたアレスタ３０を接続し、電源線ＶＢＵＳ、信号線Ｄ＋、Ｄ−に電子スイッチＩＣ１８０を介して接地されたツェナーダイオード１６０、１９０、２００を接続し、ＶＢＵＳ検出ＩＣ１７０が電源線ＶＢＵＳへの電源供給を検出しているときは、電子スイッチＩＣ１８０のスイッチ回路をオフとし、電源供給を検出していないときは、電子スイッチＩＣ１８０のスイッチ回路をオンとする。【選択図】　　　図５
2004112891.tif 000002
【特許請求の範囲】
【請求項１】
外部のケーブルを内部回路に接続するために基板に設けられた印刷配線と、尖った先端を前記印刷配線に向け且つ近接させて前記基板に設けられた導体からなり接地されたサージ用グランドパターンと、前記印刷配線の前記サージ用グランドパターンが対向する部分と前記内部回路との間に設けられた抵抗とを含むことを特徴とするサージ保護回路。
【請求項２】
外部のケーブルを接続するためのインターフェース部と、前記インターフェース部を介して前記ケーブルに接続された電源線に電源が供給されているか否かを検出する電源検出回路と、前記インターフェース部を介して前記ケーブルに接続された信号線とグランドとの間に設けられた信号線用アレスタと、前記信号線とグランドとの間に直列に接続された信号線用ダイオードおよび信号線用スイッチと、前記電源検出回路が前記電源線に電源が供給されていることを検出しているときは前記信号線用スイッチを開状態とし前記電源線に電源が供給されていないことを検出しているときは前記信号線用スイッチを閉状態とする制御手段とを含むことを特徴とするサージ保護回路。
【請求項３】
外部のケーブルを接続するためのインターフェース部と、前記インターフェース部を介して前記ケーブルに接続された電源線に電源が供給されているか否かを検出する電源検出回路と、一端が前記インターフェース部を介して前記ケーブルに接続され他端が内部回路に接続された信号線を構成する基板に設けられた印刷配線と、尖った先端を前記印刷配線に向け且つ近接させて前記基板に設けられた導体からなり接地されたサージ用グランドパターンと、前記印刷配線の前記サージ用グランドパターンが対向する部分と前記内部回路との間に設けられた抵抗と、前記信号線とグランドとの間に直列に接続された信号線用ダイオードおよび信号線用スイッチと、前記電源検出回路が前記電源線に電源が供給されていることを検出しているときは前記信号線用スイッチを開状態とし前記電源線に電源が供給されていないことを検出しているときは前記信号線用スイッチを閉状態とする制御手段とを含むことを特徴とするサージ保護回路。
【請求項４】
前記電源線とグランドとの間に設けられた電源線用アレスタと、前記電源線とグランドとの間に直列に接続された電源線用ダイオードおよび電源線用スイッチとを含み、前記制御手段は前記電源検出回路が前記電源線に電源が供給されていることを検出しているときは前記電源線用スイッチを開状態とし前記電源線に電源が供給されていないことを検出しているときは前記電源線用スイッチを閉状態とすることを特徴とする請求項２または３に記載のサージ保護回路。
【請求項５】
ケーブル電源線、一対のケーブル信号線およびケーブルグランド線を有するＵＳＢケーブルを接続するためのインターフェース部と、前記インターフェース部を介して前記ケーブル電源線に接続された電源線と、それぞれの一端が前記インターフェース部を介して前記一対のケーブル信号線に接続されそれぞれの他端が内部回路に接続された一対の信号線を構成する基板に設けられた一対の印刷配線と、前記一対の印刷配線それぞれに尖った先端を向け且つ近接させて前記基板に設けられた導体からなる接地された一対のサージ用グランドパターンと、前記一対の印刷配線それぞれの前記サージ用グランドパターンが対向する部分と前記内部回路との間に設けられた一対の抵抗とを含むことを特徴とするサージ保護回路。
【請求項６】
前記ケーブルはケーブル電源線、一対のケーブル信号線およびグランド線を有するＵＳＢケーブルからなり、前記電源線は前記インターフェース部を介して前記ケーブル電源線に接続され、前記信号線は一対をなし前記ケーブル信号線に接続されたことを特徴とする請求項２〜４のいずれかに記載のサージ保護回路。
【請求項７】
前記電源線に接続され一定の電圧を出力するレギュレータと、前記一対の信号線に接続されたＵＳＢトランシーバとを含むことを特徴とする請求項５または６に記載のサージ保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サージ保護回路に関し、特にＵＳＢケーブル等の外部の機器と接続するためのケーブルに接続される配線を雷サージ等から保護するためのサージ保護回路に関する。
【０００２】
【従来の技術】
ＵＳＢ機能を有する携帯電話機において、ＵＳＢケーブルを構成する電源ラインＶＢＵＳ、信号ラインＤ＋およびＤ−には、外来からのサージ対策としてツェナーダイオードを接続することが一般的である。
【０００３】
図６は、従来のＵＳＢ機能を有する携帯電話機におけるサージ保護回路を示す回路図である。
【０００４】
図６において、携帯電話機は、インターフェース部であるＩ／Ｏコネクタ１００を介して電源ライン（ＶＢＵＳ）、信号ライン（Ｄ＋およびＤ−）ならびにグランドライン（ＧＮＤ）からなるＵＳＢケーブルの一端に接続され、ＵＳＢケーブルの他端は図示していないパーソナルコンピュータ等に接続されている。
【０００５】
Ｉ／Ｏコネクタ１００は、携帯電話機内のプリント基板（図示略）に取り付けられ、プリント基板上の印刷配線からなる電源ラインＶＢＵＳ、信号ラインＤ＋およびＤ−ならびにグランドラインＧＮＤがＩ／Ｏコネクタ１００を介してＵＳＢケーブルの対応するラインに接続されている。信号ラインＤ＋およびＤ−のＩ／Ｏコネクタと反対側の端には、ＵＳＢトランシーバＩＣ１２０が接続され、ＵＳＢトランシーバＩＣ１２０は制御ＩＣ１３０により制御される。
【０００６】
信号ラインＤ＋は、転送速度をフルスピードにして使用するために抵抗１４０を介して３．３ボルトの電源でつられている。
【０００７】
ＵＳＢケーブルを接続する前のＩ／Ｏコネクタ１００の端子が剥き出しのときに、これらの端子を通じて外来からの静電気などの高電圧が、携帯電話機内の各ＵＳＢラインに印加されることがある。この高電圧から保護するための対策として信号ラインＤ＋およびＤ−それぞれとグランドとの間にツェナーダイオード１９０および２００を接続している。
【０００８】
電源ラインＶＢＵＳには、電源ラインＶＢＵＳの電圧から所望の３．３ボルトの電圧を出力するレギュレータＩＣ１１０が接続されるとともに、電源ラインＶＢＵＳを静電気のような高電圧から保護する目的でグランドとの間にツェナーダイオード１６０が接続され、さらにＵＳＢ機器接続時における負荷変動が起きたときに電源ラインＶＢＵＳの電圧の立ち上がり電圧変動を抑制するためのコンデンサ１５０がグランドとの間に接続されている。
【０００９】
図６のサージ保護回路は、従来の一般的なものとして示したが、このほかに先行技術文献に開示されたものには、ダイオードおよびアレスタを用いて交換機の加入者回路における雷サージ保護回路（特許文献１参照）がある。
【００１０】
【特許文献１】
特開平７−２４５８７０号公報（図１、図４、図７）
【００１１】
【発明が解決しようとする課題】
信号ラインＤ＋およびＤ−の転送スピードは、ＵＳＢ１．１規格フルスピードで１２Ｍｂｐｓであり、ＵＳＢ２．０に至っては４８０Ｍｂｐｓと高速であり、信号ラインＤ＋およびＤ−に少しでも容量成分のあるツェナーダイオード１９０、２００を接続すると信号波形のなまりが生じる懸念がある。また、これらのツェナーダイオード１９０、２００による漏れ電流が発生し、消費電流の増加も懸念される。
【００１２】
【課題を解決するための手段】
請求項１に係る発明のサージ保護回路は、外部のケーブルを内部回路（図１の１２０）に接続するために基板に設けられた印刷配線（図１のＤ＋、Ｄ−）と、尖った先端を前記印刷配線に向け且つ近接させて前記基板に設けられた導体からなり接地されたサージ用グランドパターン（図１の１０、２０）と、前記印刷配線の前記サージ用グランドパターンが対向する部分と前記内部回路との間に設けられた抵抗（図１の２２０、２３０）とを含むことを特徴とする。
【００１３】
請求項２に係る発明のサージ保護回路は、外部のケーブルを接続するためのインターフェース部（図３の１００）と、前記インターフェース部を介して前記ケーブルに接続された電源線（図３のＶＢＵＳ）に電源が供給されているか否かを検出する電源検出回路（図３の１７０）と、前記インターフェース部を介して前記ケーブルに接続された信号線（図３のＤ＋、Ｄ−）とグランドとの間に設けられた信号線用アレスタ（図３の４０、５０）と、前記信号線とグランドとの間に直列に接続された信号線用ダイオード（図３の１９０、２００）および信号線用スイッチ（図３の１８０）と、前記電源検出回路が前記電源線に電源が供給されていることを検出しているときは前記信号線用スイッチを開状態とし前記電源線に電源が供給されていないことを検出しているときは前記信号線用スイッチを閉状態とする制御手段（図３の１３０）とを含むことを特徴とする。
【００１４】
請求項３に係る発明のサージ保護回路は、外部のケーブルを接続するためのインターフェース部（図５の１００）と、前記インターフェース部を介して前記ケーブルに接続された電源線（図５のＶＢＵＳ）に電源が供給されているか否かを検出する電源検出回路（図５の１７０）と、一端が前記インターフェース部を介して前記ケーブルに接続され他端が内部回路（図５の１２０）に接続された信号線（図５のＤ＋、Ｄ−）を構成する基板に設けられた印刷配線と、尖った先端を前記印刷配線に向け且つ近接させて前記基板に設けられた導体からなり接地されたサージ用グランドパターン（図５の１０、２０）と、前記印刷配線の前記サージ用グランドパターンが対向する部分と前記内部回路との間に設けられた抵抗（図５の２２０、２３０）と、前記信号線とグランドとの間に直列に接続された信号線用ダイオード（図５の１９０、２００）および信号線用スイッチ（図５の１８０）と、前記電源検出回路が前記電源線に電源が供給されていることを検出しているときは前記信号線用スイッチを開状態とし前記電源線に電源が供給されていないことを検出しているときは前記信号線用スイッチを閉状態とする制御手段（図５の１３０）とを含むことを特徴とする。
【００１５】
上述の請求項２または３に係る発明のサージ保護回路は、前記電源線とグランドとの間に設けられた電源線用アレスタ（図３の３０）と、前記電源線とグランドとの間に直列に接続された電源線用ダイオード（図３の１６０）および電源線用スイッチ（図３の１８０）とを含み、前記制御手段は前記電源検出回路が前記電源線に電源が供給されていることを検出しているときは前記電源線用スイッチを開状態とし前記電源線に電源が供給されていないことを検出しているときは前記電源線用スイッチを閉状態とするようにしてもよい。
【００１６】
請求項５に係る発明のサージ保護回路は、ケーブル電源線、一対のケーブル信号線およびケーブルグランド線を有するＵＳＢケーブルを接続するためのインターフェース部（図１の１００）と、前記インターフェース部を介して前記ケーブル電源線に接続された電源線（図１のＶＢＵＳ）と、それぞれの一端が前記インターフェース部を介して前記一対のケーブル信号線に接続されそれぞれの他端が内部回路（図１の１２０）に接続された一対の信号線（図１のＤ＋、Ｄ−）を構成する基板に設けられた一対の印刷配線と、前記一対の印刷配線それぞれに尖った先端を向け且つ近接させて前記基板に設けられた導体からなる接地された一対のサージ用グランドパターン（図１の１０、２０）と、前記一対の印刷配線それぞれの前記サージ用グランドパターンが対向する部分と前記内部回路との間に設けられた一対の抵抗（図１の２２０、２３０）とを含むことを特徴とする。
【００１７】
上述の請求項２から４のいずれかに係る発明のサージ保護回路は、前記ケーブルは例えば、ケーブル電源線、一対のケーブル信号線およびグランド線を有するＵＳＢケーブルからなり、前記電源線は前記インターフェース部を介して前記ケーブル電源線に接続され、前記信号線は一対をなし前記ケーブル信号線に接続されるようにすることもできる。
【００１８】
上述の請求項５または６に係る発明のサージ保護回路は、前記電源線に接続され一定の電圧を出力するレギュレータ（図１の１１０）と、前記一対の信号線に接続されたＵＳＢトランシーバ（図１の１２０）とを含むようにしてもよい。
【００１９】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２０】
図１は、本発明の第１の実施の形態のＵＳＢ機能を有する携帯電話機におけるサージ保護回路を示す回路図である。
【００２１】
図１において、Ｉ／Ｏコネクタ１００は、携帯電話機をＵＳＢケーブルに接続する際に使用するインターフェース部であり、携帯電話機内のプリント板（図示略）の印刷配線からなる電源ラインＶＢＵＳ、信号ラインＤ＋およびＤ−ならびにグランドラインＧＮＤをＵＳＢケーブルの対応する４ラインを接続する機能を持つ。
【００２２】
電源ラインＶＢＵＳには、静電気のような高電圧から本ラインをガードする目的でツェナーダイオード１６０がグランドとの間に接続され、ＵＳＢ機器接続時における負荷変動が起きたときに電源ラインＶＢＵＳの電圧の立ち上がり電圧変動を抑制する事ができるコンデンサ１５０がグランドとの間に接続され、さらに電源ラインＶＢＵＳの電圧から所望の３．３ボルトの電圧を出力するレギュレータＩＣ１１０が接続されている。
【００２３】
信号ラインＤ＋およびＤ−のＩ／Ｏコネクタ１００と反対側の端には、パーソナルコンピュータ等の外部ＵＳＢ機器とＵＳＢケーブルを介して通信するときに使われるＵＳＢトランシーバＩＣ１２０が接続され、ＵＳＢトランシーバＩＣ１２０は制御ＩＣ（ＣＰＵ）１３０により制御される。信号ラインＤ＋は、転送速度をフルスピードにして使用するために、抵抗１４０を接続し、３．３ボルトの電源でつられている。
【００２４】
この信号ラインＤ＋およびＤ−それぞれのすぐ近くには、先端が鋭く尖った三角形の頂角を形成し後端側が接地された導体パターンに連接され、プリント板上に印刷された導体パターンからなるサージ用グランドパターン１０および２０を、その尖った先端を信号ラインＤ＋、Ｄ−に向けて設けている。また、信号ラインＤ＋およびＤ−それぞれのサージ用グランドパターン１０および２０と対向する部分とＵＳＢトランシーバＩＣ１２０との間には、信号波形の電圧レベルをあまり落とさない程度の抵抗値を有する抵抗２２０および２３０を設け、高電圧の印加時に過電流がサージ用グランドパターン１０および２０に流れるようにしている。
【００２５】
このサージ用グランドパターン１０および２０は、雷サージから機器を守る避雷針と同じ役目を果たし、信号ラインＤ＋、Ｄ−に高電圧が印加されたときはサージ用グランドパターン１０、２０に過電圧による電流が流れるようにし、ＵＳＢトランシーバＩＣ１２０に高電圧が印加されないようにする。すなわち、雷サージのような超高電圧が外界から信号ラインＤ＋およびＤ−に印加されるとサージ用グランドパターン１０および２０は、先端と信号ラインＤ＋およびＤ−の間に絶縁破壊を起こし、サージ電流はインピーダンスが低くなったサージ用グランドパターン１０および２０を通って流出することとなり、ＵＳＢトランシーバＩＣ１２０等の機器をサージから守ることとなる。簡単に言えば、サージ用グランドパターン１０および２０は、避雷針の役目を果たすのである。
【００２６】
サージ用グランドパターン１０および２０は、先端が鋭角な形を有するよう尖った形にしてあるため、信号ラインＤ＋およびＤ−に対しコンデンサとしては働かないため、信号ラインＤ＋およびＤ−上の信号波形のなまることはなく、通常の電圧で絶縁破壊されることなく使用されているときは漏れ電流もなく、ツェナーダイオードの接続時と比べて消費電流を抑える事も可能となる。
【００２７】
例として信号ラインＤ＋に雷サージのような超高電圧サージ３００が印加されてしまった場合のサージ電流３１０を図２に示す。信号ラインＤ＋にはサージ用グランドパターン１０が形成されているため、信号ラインＤ＋とサージ用グランドパターン１０間は印加された超高電圧により絶縁破壊を起こし、印加された雷サージの電流３１０は抵抗２２０を超えて信号ラインＤ＋上を流れることなく低インピーダンスとなったサージ用グランドパターン１０を通ってグランドへ流れることになり、ＵＳＢトランシーバＩＣ１２０を高電圧から守ることが出来る。
【００２８】
信号ラインＤ−に雷サージのような高電圧サージが印加された場合も同様な原理でサージ用グランドパターン２０によりＵＳＢトランシーバＩＣ１２０を高電圧から守ることが出来る。
【００２９】
図３は、本発明の第２の実施の形態のサージ保護回路の回路図であり、図１および図２に示した携帯電話機におけるものと同様に、プリント板に電源ラインＶＢＵＳ、信号ラインＤ＋、Ｄ−、グランドラインＧＮＤが設けられ、Ｉ／Ｏコネクタ１００、レギュレータＩＣ１１０、ＵＳＢトランシーバＩＣ１２０、コンデンサ１５０および抵抗１４０を有している。
【００３０】
電源ラインＶＢＵＳ、信号ラインＤ＋、Ｄ−それぞれには、雷サージのような過電圧に対してのみ作用して過電圧による電流をグランドに逃がすアレスタ３０、４０、５０が接続されている。
【００３１】
また、電源ラインＶＢＵＳ、信号ラインＤ＋、Ｄ−それぞれは、直列接続された電子スイッチＩＣ１８０内の個々のスイッチ回路およびツェナーダイオード１６０、１９０および２００を介してグランドに接続されている。ツェナーダイオード１６０、１９０および２００は、静電気のような高電圧から電源ラインＶＢＵＳ、信号ラインＤ＋、Ｄ−を守るために設けてある。
【００３２】
電源ラインＶＢＵＳは、抵抗２１０を介して接地され、且つＶＢＵＳ検出ＩＣ１７０の入力端子に接続されている。ＶＢＵＳ検出ＩＣ１７０は、ＶＢＵＳ検出（ＵＳＢ検出）した時、すなわち電源ラインＶＢＵＳに一定以上の電圧が生じたことを検出した時、この検出を制御ＩＣ（ＣＰＵ）１３０に通知する。
【００３３】
制御ＩＣ１３０は、ＶＢＵＳ検出ＩＣ１７０からのＶＢＵＳ検出の通知を受けると電子スイッチＩＣ１８０の各スイッチ回路をオフ（開状態）にしてツェナーダイオード１６０、１９０および２００を電源ラインＶＢＵＳ、信号ラインＤ＋、Ｄ−から切り離し、ＶＢＵＳ未検出の通知を受けているときは電子スイッチＩＣ１８０の各スイッチ回路をオン（閉状態）にしてアレスタ３０、４０および５０とともにツェナーダイオード１６０、１９０および２００を電源ラインＶＢＵＳ、信号ラインＤ＋、Ｄ−に接続させるように制御する。
【００３４】
従来は、図６に示したようにツェナーダイオード１６０、１９０および２００のみを接続することで静電気のような高電圧から各ラインを守っていた。しかし、ＵＳＢ機器接続時で電源ラインＶＳＵＢに電源が供給され信号ラインＤ＋、Ｄ−に信号電流が流れているときは、ツェナーダイオード１６０、１９０えおよび２００には漏れ電流が流れてしまうため、無駄な漏れ電流を生じてしまう。
【００３５】
そこで、本発明の第２の実施の形態においては、ＵＳＢ機器未接続時でＶＢＵＳ未検出時には、電子スイッチＩＣ１８０の各スイッチ回路をオンにするよう制御して、電源ラインＶＢＵＳ、信号ラインＤ＋、Ｄ−にはアレスタ３０、４０、５０のほかツェナーダイオード１６０、１９０、２００が接続されるようにして、過電圧から各ラインを守るように制御し、ＵＳＢ機器接続時でＶＢＵＳ未検出時には、電子スイッチＩＣ１８０の各スイッチ回路をオフにしてアレスタ３０、４０、５０のみが各ラインと接続しているように制御している。
【００３６】
ここでＶＢＵＳ検出時でＵＳＢ使用時には、各ラインにアレスタ３０、４０、５０のみが接続されるが、アレスタ３０、４０、５０には漏れ電流が流れないため、ＵＳＢ通信時に無駄な漏れ電流を消費しないこととなる。
【００３７】
一方、ＵＳＢ機器未接続でＶＢＵＳ検出時には、各ラインにはツェナーダイオード１６０、１９０、２００およびアレスタ３０、４０、５０が接続されるため雷サージのような超高電圧に対してのみ働くアレスタ３０、４０、５０が超高電圧対策部品となり、数ボルト、数十ボルト程度の過電圧にはツェナーダイオード１６０、１９０、２００が防御部品となるため、過電圧対策回路としてとても有効になる。
【００３８】
図４（ａ）は、図３に示す本発明の第２の実施の形態のサージ保護回路の動作を説明する流れ図である。
【００３９】
図４（ａ）において、ＶＢＵＳ検出ＩＣ１７０の出力から制御ＩＣ１３０はＶＢＵＳ検出／未検出を判定する（ステップＳ１０）。ＶＢＵＳ検出時には制御ＩＣ１３０は、電子スイッチＩＣ１８０に制御信号を送って電子スイッチＩＣ１８０の各スイッチ回路をオフにし（ステップＳ４０）、電源ラインＶＢＵＳ、信号ラインＤ＋、Ｄ−にアレスタ３０、４０、５０は接続されているが、ツェナーダイオード１６０、１９０、２００は接続されていないように制御する（ステップＳ５０）。
【００４０】
ＶＢＵＳ未検出時には制御ＩＣ１３０は、電子スイッチＩＣ１８０に制御信号信号を送ってその各スイッチ回路をオンにして（ステップＳ２０）、電源ラインＶＢＵＳ、信号ラインＤ＋、Ｄ−にアレスタ３０、４０、５０およびツェナーダイオード１６０、１９０、２００が接続されてるように制御する（ステップＳ３０）。
【００４１】
図４（ｂ）は、本実施の形態のサージ保護回路において、ＵＳＢ機器未接続の状態では、電源ラインＶＢＵＳにツェナーダイオード１６０およびアレスタ３０が接続され、信号ラインＤ＋にツェナーダイオード１９０およびアレスタ４０が接続され、信号ラインＤ−にツェナーダイオード２００およびアレスタ５０が接続され、ＵＳＢ機器接続の状態では、電源ラインＶＢＵＳにアレスタ３０のみが接続され、信号ラインＤ＋にアレスタ４０のみが接続され、信号ラインＤ−にアレスタ５０のみが接続されることを表にして示す図である。
【００４２】
図５は、本発明の第３の実施の形態のサージ保護回路の回路図であり、図３に示した携帯電話機におけるものと同様に、プリント板に電源ラインＶＢＵＳ、信号ラインＤ＋、Ｄ−、グランドラインＧＮＤが設けられ、Ｉ／Ｏコネクタ１００、レギュレータＩＣ１１０、ＵＳＢトランシーバＩＣ１２０、ＶＢＵＳ検出ＩＣ１７０、電子スイッチＩＣ１８０、アレスタ３０、ツェナーダイオード１６０、１９０、２００、コンデンサ１５０、抵抗１４０および抵抗２１０を有している。
【００４３】
さらに、本実施の形態のサージ保護回路には、図１に示したものと同様に信号ラインＤ＋およびＤ−それぞれに対し、サージ用グランドパターン１０および２０ならびに抵抗２２０および２３０が設けられている。
【００４４】
すなわち第３の実施の形態は、図３に示した第２の実施の形態と比べて、アレスタ４０、５０が信号ラインＤ＋、Ｄ−に接続されず、信号ラインＤ＋、Ｄ−の近傍にサージ用グランドパターン１０、２０が形成され、高電圧が印加されたときはサージ用グランドパターン１０、２０に過電圧による電流が流れてグランドへ逃げるように、かつ信号波形電圧レベルをあまり落とさない程度の抵抗値の抵抗２２０、２３０が設けられた信号ラインＤ＋、Ｄ−を通してＩ／Ｏコネクタ１００の端子とＵＳＢトランシーバＩＣ１２０とが接続される構成回路となっている。
【００４５】
この第３の実施の形態のサージ保護回路の動作は、ＵＳＢ機器未接続時でＶＢＵＳ未検出時には、電子スイッチＩＣ１８０の各スイッチ回路をオンにして、電源ラインＶＢＵＳにはツェナーダイオード１６０およびアレスタ３０が接続され、信号ラインＤ＋、Ｄ−にはツェナーダイオード１９０、２００が接続されるようにして過電圧から各ラインを守るように制御し、ＵＳＢ機器接続時でＶＢＵＳ検出時には、電子スイッチＩＣ１８０の各スイッチ回路をオフにして電源ラインＶＢＵＳのみアレスタ３０に接続するように制御する。ここでＵＳＢ使用時に、電源ラインＶＢＵＳにはアレスタ３０が接続されるが、アレスタ３０には漏れ電流が流れずＵＳＢ通信時に無駄な漏れ電流を消費しないこととなる。
【００４６】
また、信号ラインＤ＋、Ｄ−それぞれには、サージ用グランドパターン１０、２０がごく近傍に形成されているため、第１の実施の形態と同様に超高電圧にはこのサージ用グランドパターン１０、２０が避雷針と同様な役割を果たすため、信号波形をなまらせることなく過電圧対策として作用することになる。
【００４７】
なお、本発明のサージ保護回路は、携帯電話に限らず、種々の通信機器等にも適用できる。
【００４８】
また、本発明はＵＳＢ機器のサージ保護回路に限られず、外部の機器から接続される種々の配線のインターフェース部分にも適用できる。例えばＩＥＥＥ１３９４のインターフェースのサージ保護回路としても用いることができる。
【００４９】
上述の本発明の第２および第３の実施の形態では、信号ラインＤ＋、Ｄ−および電源ラインＶＢＵＳの全てについてツェナーダイオード１６０、１９０、２００との接続を電子スイッチＩＣ１８０で制御したが、信号ラインＤ＋、Ｄ−のみについてツェナーダイオード１９０、２００の接続を電子スイッチＩＣ１８０で制御し、電源ラインＶＢＵＳにはツェナーダイオード１６０が常に接続されているようにしてもよい。
【００５０】
【発明の効果】
本発明のサージ保護回路は、サージ用グランドパターンを使用することで、雷サージのような超高電圧サージからＵＳＢトランシーバＩＣ等の回路を守ることが出来、しかもＤ＋、Ｄ−等の信号線に対してコンデンサとして働くことがないため、この信号線上を流れる高速データの波形をなまらせることがない。従って雷サージのような超高電圧に対策できるとともに正確な波形伝送が可能となる。
【００５１】
グランドに接続されたツェナーダイオードを信号線に接続することで高電圧のサージ対策とすることがあるが、信号線に信号電流を通して通信回路を使用している時にはツェナーダイオードの漏れ電流だけ電流を無駄に消費することになるが、サージ用グランドパターンは、このような漏れ電流がなく、電流を無駄に消費することがない。
【００５２】
また、本発明のサージ保護回路は、ＵＳＢケーブルのような信号線と電源線とを有するケーブルに接続される場合に、信号線や電源線にアレスタまたはサージ用グランドパターンのほかにスイッチを介してツェナーダイオードを接続しておき、電源線に電源が供給されているか否かによって、信号線や電源線へのツェナーダイオードの接続状態をスイッチで制御することにより、電源が供給されてない未使用時には、信号線、電源線を静電気による高電圧から保護でき、しかもツェナーダイオードの漏れ電流による無駄な電流の消費を防止できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のサージ保護回路を示す回路図である。
【図２】図１のサージ保護回路の動作を示す図である。
【図３】本発明の第２の実施の形態のサージ保護回路を示す回路図である。
【図４】（ａ）および（ｂ）はそれぞれ、図３のサージ保護回路の動作を示す流れ図および電源ラインＶＢＵＳ、信号ラインＤ＋、Ｄ−のＵＳＢ接続状態によって異なるツェナーダイオード１６０、１９０、２００、アレスタ３０、４０、５０の接続状態を表にして示す図である。
【図５】本発明の第３の実施の形態のサージ保護回路を示す回路図である。
【図６】従来のサージ保護回路を示す回路図である。
【符号の説明】
１０　　サージ用グランドパターン
２０　　サージ用グランドパターン
３０　　アレスタ
４０　　アレスタ
５０　　アレスタ
１００　　Ｉ／Ｏコネクタ
１１０　　レギュレータＩＣ
１２０　　ＵＳＢトランシーバＩＣ
１３０　　制御ＩＣ
１４０　　抵抗
１５０　　コンデンサ
１６０　　ツェナーダイオード
１７０　　ＶＢＵＳ検出ＩＣ
１８０　　電子スイッチＩＣ
１９０　　ツェナーダイオード
２００　　ツェナーダイオード
２１０　　抵抗
２２０　　抵抗
２３０　　抵抗
３００　　超高電圧サージ
３１０　　サージ電流
【図１】
2004112891.tif 000003
【図２】
2004112891.tif 000004
【図３】
2004112891.tif 000005
【図４】
2004112891.tif 000006
【図５】
2004112891.tif 000007
【図６】
2004112891.tif 000008