(57)【要約】【課題】水晶発振器の発振周波数温度特性を補償する制御電圧を連続した直線状に変化する３本の制御電流群を合成、電流電圧変換して出力することにより、その温度補償特性のバラツキ要因を低減すると同時に低電圧動作を可能にする。【解決手段】入力される電流ＩＴ１と電流ＩＴ２のうち最大電流値を持つ電流を選択し電流ＩＴ３として出力するＭＡＸ回路３、入力される電流ＩＴ３と等価な電流を有する電流ＩＴ４と電流ＩＴ５のうち最小電流値を持つ電流を選択し電流ＩＴ６として出力するＭＩＮ回路４、電流ＩＴ６を反転増幅し電圧に変換して電気信号Ｖｃ１として出力する電流電圧変換回路１１とを備えている。【選択図】  図１
2004200851.tif 000002
【特許請求の範囲】
【請求項１】
周囲温度に比例して増加する第１の電流を差動増幅のリファレンス電流とし、その一方の入力に前記第１の電流に比例する第１の電気信号が入力され、もう一方の入力に周囲温度に比例して減少する第２の電流に比例する第２の電気信号が入力されているＰｃｈＭＯＳトランジスタで構成された第１の差動電流コンパレータと、前記第２の電流を差動増幅のリファレンス電流とし、その一方の入力に前記第１の電気信号が入力され、もう一方に前記第２の電気信号が入力されているＰｃｈＭＯＳトランジスタで構成された第２の差動電流コンパレータと、前記第１の差動電流コンパレータの前記第２の電気信号が入力されているＰｃｈＭＯＳトランジスタのドレインと前記第２の差動電流コンパレータの前記第１の電気信号が入力されているＰｃｈＭＯＳトランジスタのドレインを接続し、その共通ノードに流れる第３の電流と等価な電流値を有する第４の電流を差動増幅のリファレンス電流とし、その一方の入力に前記第２の電気信号が入力され、もう一方の入力に周囲温度に比例して増加する第５の電流に比例する第３の電気信号が入力されているＰｃｈＭＯＳトランジスタで構成された第３の差動電流コンパレータと、前記第５の電流を差動増幅のリファレンス電流とし、その一方の入力に前記第２の電気信号が入力され、もう一方に前記第３の電気信号が入力されているＰｃｈＭＯＳトランジスタで構成された第４の差動電流コンパレータと、前記第３の差動電流コンパレータの前記第２の電気信号が入力されているＰｃｈＭＯＳトランジスタのドレインと前記第４の差動電流コンパレータの前記第３の電気信号が入力されているＰｃｈＭＯＳトランジスタのドレインを接続し、その共通ノードに流れる第６の電流を電流電圧変換する第１の電流電圧変換回路を有し、
前記第３の電流及び前記第４の電流には、前記第１の電流と前記第２の電流のうち最大電流値を有する電流が選択されて流れ、前記第６の電流には、前記第４と前記第５の電流のうち最小電流値を有する電流が選択されて流れ、前記第１の電流電圧変換回路において前記第６の電流を電圧に変換して第４の電気信号として出力することを特徴とする関数発生回路。
【請求項２】
周囲温度に比例して減少する第７の電流を差動増幅のリファレンス電流とし、その一方の入力に前記第７の電流に比例して増加する第５の電気信号が入力され、もう一方の入力に周囲温度に比例して増加する第８の電流に比例して減少する第６の電気信号が入力されているＮｃｈＭＯＳトランジスタで構成された第５の差動電流コンパレータと、前記第８の電流を差動増幅のリファレンス電流とし、その一方の入力に前記第５の電気信号が入力され、もう一方に前記第６の電気信号が入力されているＮｃｈＭＯＳトランジスタで構成された第６の差動電流コンパレータと、前記第５の差動電流コンパレータの前記第６の電気信号が入力されているＮｃｈＭＯＳトランジスタのドレインと前記第６の差動電流コンパレータの前記第５の電気信号が入力されているＮｃｈＭＯＳトランジスタのドレインを接続し、その共通ノードに流れる第９の電流と等価な電流値を有する第１０の電流を差動増幅のリファレンス電流とし、その一方の入力に前記第６の電気信号が入力され、もう一方の入力に周囲温度に比例して減少する第１１の電流に比例して増加する第７の電気信号が入力されているＮｃｈＭＯＳトランジスタで構成された第７の差動電流コンパレータと、前記第１１の電流を差動増幅のリファレンス電流とし、その一方の入力に前記第６の電気信号が入力され、もう一方に前記第７の電気信号が入力されているＮｃｈＭＯＳトランジスタで構成された第８の差動電流コンパレータと、前記第７の差動電流コンパレータの前記第６の電気信号が入力されているＮｃｈＭＯＳトランジスタのドレインと前記第８の差動電流コンパレータの前記第７の電気信号が入力されているＮｃｈＭＯＳトランジスタのドレインを接続し、その共通ノードに流れる第１２の電流を電流電圧変換する前記第１の電流電圧変換回路を有し、
前記第９の電流及び前記第１０の電流には、前記第７の電流と前記第８の電流のうち最大電流値を有する電流が選択されて流れ、前記第１２の電流には、前記第１０の電流と前記第１１の電流のうち最小電流値を有する電流が選択されて流れ、前記第１の電流電圧変換回路において前記第１２の電流を電圧に変換して第８の電気信号として出力することを特徴とする関数発生回路。
【請求項３】
前記第１の差動電流コンパレータ、前記第２の差動電流コンパレータ、前記第３の差動電流コンパレータ及び前記第４の差動電流コンパレータが、ＰＮＰトランジスタで構成されていることを特徴とする請求項１に記載の関数発生回路。
【請求項４】
前記第５の差動電流コンパレータ、前記第６の差動電流コンパレータ、前記第７の差動電流コンパレータ及び前記第８の差動電流コンパレータが、ＮＰＮトランジスタで構成されていることを特徴とする請求項２に記載の関数発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、水晶発振装置から出力される発振周波数の温度依存性を補償する制御信号を生成する関数発生回路に関する。
【０００２】
【従来の技術】
近年、携帯型の電子機器の需要が飛躍的に伸びており、該電子機器には基準クロック信号を生成するための小型で且つ高精度な水晶発振装置が必須である。
【０００３】
水晶発振装置における水晶発振器の発振周波数は、水晶発振器に用いられる水晶振動子に起因する３次及び１次成分を持つ温度特性を有している。
【０００４】
この温度特性を補償する方法には、例えば、水晶発振器に周波数調整素子であるバラクタダイオード（＝可変容量ダイオード）を接続し、該バラクタダイオードに水晶発振器の温度特性を補償する３次及び１次の温度特性を持つ制御電圧を印加し、発振周波数の温度特性を安定させる方法がある。
【０００５】
しかし、理想的な温度特性を持つ制御電圧Ｖｃを発生させることは技術的に難しく、一般には、擬似的な３次の温度特性を持つ制御電圧を様々な方法で発生させている。
【０００６】
以下、従来の３次の温度特性を持つ制御電圧を発生させる関数発生回路について図面を参照しながら説明する。
【０００７】
図５は従来の関数発生回路の構成を示しており、１は入力された電気信号のうち最大電圧値を持つ電気信号を出力するＭＡＸ回路、２は入力された電気信号のうち最小電圧値を持つ電気信号を出力するＭＩＮ回路、Ｖｃｃは電源電圧、Ｑ１は第１のＮＰＮトランジスタ、Ｑ２は第２のＮＰＮトランジスタ、Ｑ３は第３のＮＰＮトランジスタ、Ｑ７は第４のＮＰＮトランジスタ、Ｑ６は第１のＰＮＰトランジスタ、Ｑ４は第２のＰＮＰトランジスタ、Ｑ５は第３のＰＮＰトランジスタ、Ｑ８は第４のＰＮＰトランジスタ、Ｉ１は第１３の電流源、Ｉ２は第１３の電流源Ｉ１の２分の１の電流値を持つ第１４の電流源、Ｉ３は第１５の電流源、Ｉ４は第１５の電流源Ｉ３の２分の１の電流値を持つ第１６の電流源、ｙ１は周囲温度に比例して減少する第９の電気信号、ｙ２は周囲温度に依存せずに所定値を保持する第１０の電気信号、ｙ３は周囲温度に比例して増加する第１１の電気信号、ｙ４は周囲温度に依存せずに所定値を保持する第１２の電気信号、ｙ５は周囲温度に比例して減少する第１３の電気信号、ｙ６は第９の電気信号ｙ１、第１０の電気信号ｙ２及び第１１の電気信号ｙ３のうち最大電圧値を持つ電気信号を選択し出力された第１４の電気信号、ｙ７は第１２の電気信号ｙ４、第１３の電気信号ｙ５及び第１４の電気信号ｙ６のうち最小電圧値を持つ電気信号を選択し出力された第１５の電気信号である。第１５の電気信号ｙ７が、すなわち温度補償用の制御電圧Ｖｃとなる。
【０００８】
ＭＡＸ回路１は、コレクタに電源電圧Ｖｃｃが印加され、ベースに第９の電気信号ｙ１が印加され、エミッタが第１３の定電流源Ｉ１の入力側に接続された第１のＮＰＮトランジスタＱ１と、コレクタに電源電圧Ｖｃｃが印加され、ベースに第１０の電気信号ｙ２が印加され、エミッタが第１３の定電流源Ｉ１の入力側に接続された第２のＮＰＮトランジスタＱ２と、コレクタに電源電圧Ｖｃｃが印加され、ベースに第１１の電気信号ｙ３が印加され、エミッタが第１３の定電流源Ｉ１の入力側に接続された第３のＮＰＮトランジスタＱ３と、コレクタとベースとが、第１４の定電流源Ｉ２の出力側に接続され、エミッタが第１３の定電流源Ｉ１の入力側に接続され、コレクタに、第９の電気信号ｙ１、第１０の電気信号ｙ２及び第１１の電気信号ｙ３のうち最大電圧値を選択して第１４の電気信号ｙ６として出力する第４のＮＰＮトランジスタＱ７とから構成されている。
【０００９】
ＭＩＮ回路２は、ベースが第４のＮＰＮトランジスタＱ７のコレクタに接続され、エミッタが第１５の定電流源Ｉ３の出力側に接続され、コレクタが接地された第１のＰＮＰトランジスタＱ６と、ベースに第１２の電気信号ｙ４が印加され、エミッタが第１５の定電流源Ｉ３の出力側に接続され、コレクタが接地された第２のＰＮＰトランジスタＱ４と、ベースに第１３の電気信号ｙ５が印加され、エミッタが第１５の定電流源Ｉ３の出力側に接続され、コレクタが接地された第３のＰＮＰトランジスタＱ５と、エミッタが第１５の定電流源Ｉ３の出力側に接続され、コレクタとベースとが、第１６の定電流源Ｉ４の入力側に接続され、コレクタに、第１２の電気信号ｙ４、第１３の電気信号ｙ５及び第１４の電気信号ｙ６のうち最小電圧値を選択して第１５の電気信号ｙ７として出力する第４のＰＮＰトランジスタＱ８とから構成されている。
【００１０】
以上のように構成されたＭＡＸ回路１及びＭＩＮ回路２の動作を説明する。
【００１１】
ＭＡＸ回路１における、第１のＮＰＮトランジスタＱ１、第２のＮＰＮトランジスタＱ２及び第３のＮＰＮトランジスタＱ３は、コレクタとエミッタとをお互いに共有し、第１４の定電流源Ｉ２は、第４のＮＰＮトランジスタＱ７を通って第１３の定電流源Ｉ１に流れ、電流値Ｉ２がＩ１／２に設定されているため、電流値Ｉ１の残りの電流値Ｉ１／２は、これら第１のＮＰＮトランジスタＱ１、第２のＮＰＮトランジスタＱ２及び第３のＮＰＮトランジスタＱ３のうちベースに最大電圧値が印加されるトランジスタに流れることになる。その結果、第４のＮＰＮトランジスタＱ７のベースとエミッタとの間の電位差と、第１のＮＰＮトランジスタＱ１、第２のＮＰＮトランジスタＱ２及び第３のＮＰＮトランジスタＱ３のうちベースに最大電圧値が印加されたトランジスタのベースとエミッタとの間の電位差とは等しくなるため、第４のＮＰＮトランジスタＱ７のコレクタ・ベース共通の電圧値は、第９の電気信号ｙ１、第１０の電気信号ｙ２及び第１１の電気信号ｙ３のうちの最大電圧値と等しくなる。
【００１２】
また、ＭＩＮ回路２における、第１のＰＮＰトランジスタＱ６、第２のＰＮＰトランジスタＱ４及び第３のＰＮＰトランジスタＱ５はエミッタが互いに共有され、コレクタがいずれも接地されているため、第４のＰＮＰトランジスタＱ８のコレクタ・ベース共通の電圧は、第１のＰＮＰトランジスタＱ６のベース電圧値、第２のＰＮＰトランジスタＱ４のベース電圧値及び第３のＰＮＰトランジスタＱ５のベース電圧値のうち最小電圧値と等しくなる。
【００１３】
このように、３次温度特性の制御電圧Ｖｃを生成する関数発生回路によると、制御電圧Ｖｃとしての第１５の電気信号ｙ７を連続した直線状に変化する５本の制御電圧群として出力することにより、温度補償特性の折れ線近似を行うことができる（例えば、特許文献１参照）。
【００１４】
【特許文献１】
特開平１１−８０３１９５号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、前記従来の関数発生回路は、最終出力である第１５の電気信号ｙ７を生成するためには、第９の電気信号ｙ１、第１０の電気信号ｙ２、第１１の電気信号ｙ３、第１２の電気信号ｙ４及び第１３の電気信号ｙ５の５つの構成要素が必要であり、それぞれの特性のバラツキが最終出力第１５の電気信号ｙ７のバラツキとなるため、近似３次温度特性のバラツキをある程度以内に抑える設計が難しいという問題を有している。
【００１６】
また、ＭＡＸ回路１で第９の電気信号ｙ１、第１０の電気信号ｙ２及び第１１の電気信号ｙ３のうち最大電圧値を持つ電気信号を選択し、第１４の電気信号ｙ６として出力するには、選択される電気信号の最大値の取りうる最小値が、第１のＮＰＮトランジスタＱ１、第２のＮＰＮトランジスタＱ２及び第３のＮＰＮトランジスタＱ３のうちベースに最大電圧値が印加されたトランジスタのベースとエミッタとの間の電位差に第１３の電流源Ｉ１が動作できうる第１３の電流源Ｉ１の入出力間の最小電位差を足した電圧値以上でなければならない。
【００１７】
ＭＩＮ回路２で第１２の電気信号ｙ４、第１３の電気信号ｙ５及び第１４の電気信号ｙ６のうち最小電圧値を持つ電気信号を選択し、第１５の電気信号ｙ７として出力するには、選択される電気信号の最小値に取りうる最大値が、第１のＰＮＰトランジスタＱ６、第２のＰＮＰトランジスタＱ４及び第３のＰＮＰトランジスタＱ５のうちベースに最小電圧値が印加されたトランジスタのエミッタとベースとの間の電位差に第１５の電流源Ｉ３が動作できうる第１５の電流源Ｉ３の入出力間の最小電位差を足した電圧値を電源電圧Ｖｃｃから引いた電圧値以下でなければならない。
【００１８】
これらのことより、ＮＰＮトランジスタが非飽和で動作している時の平均的なベースとエミッタとの間の電位差を０．７Ｖ、ＰＮＰトランジスタが非飽和で動作している時の平均的なエミッタとベースとの間の電位差を０．７Ｖ、電流源が動作できうる平均的な電流源入出力間の電位差の最小値を０．２Ｖとすると、制御電圧Ｖｃの電圧動作範囲は、最小値が０．９Ｖ、最大値がＶｃｃ−０．９Ｖとなり、電源電圧Ｖｃｃから１．８Ｖ分を引いた範囲での動作となる。
【００１９】
よって、制御電圧Ｖｃの電圧動作範囲に、０．４Ｖ分必要であった場合、電源電圧Ｖｃｃは、２．２Ｖ以上にする必要があり、電源電圧Ｖｃｃを２．０Ｖ以下の低電圧で動作させることができないという問題を有している。
【００２０】
本発明は、近似３次温度特性電圧の構成要素を減らし、近似３次温度特性電圧のバラツキ要因を低減すると同時に、電源電圧Ｖｃｃが２．０Ｖ以下の低電圧にても、制御電圧Ｖｃを連続した直線状に変化する３本の制御電流群を合成、電流電圧変換することにより、温度補償特性の折れ線近似をバラツキ要因低減及び低電圧動作で行うことを目的とする。
【００２１】
【課題を解決するための手段】
この目的を達成するために、本発明の請求項１の関数発生回路は、周囲温度に比例して増加する第１の電流を差動増幅のリファレンス電流とし、その一方の入力に第１の電流に比例する第１の電気信号が入力され、もう一方の入力に周囲温度に比例して減少する第２の電流に比例する第２の電気信号が入力されているＰｃｈＭＯＳトランジスタで構成された第１の差動電流コンパレータと、第２の電流を差動増幅のリファレンス電流とし、その一方の入力に第１の電気信号が入力され、もう一方に第２の電気信号が入力されているＰｃｈＭＯＳトランジスタで構成された第２の差動電流コンパレータと、第１の差動電流コンパレータの第２の電気信号が入力されているＰｃｈＭＯＳトランジスタのドレインと第２の差動電流コンパレータの第１の電気信号が入力されているＰｃｈＭＯＳトランジスタのドレインを接続し、その共通ノードに流れる第３の電流と等価な電流値を有する第４の電流を差動増幅のリファレンス電流とし、その一方の入力に第２の電気信号が入力され、もう一方の入力に周囲温度に比例して増加する第５の電流に比例する第３の電気信号が入力されているＰｃｈＭＯＳトランジスタで構成された第３の差動電流コンパレータと、第５の電流を差動増幅のリファレンス電流とし、その一方の入力に第２の電気信号が入力され、もう一方に第３の電気信号が入力されているＰｃｈＭＯＳトランジスタで構成された第４の差動電流コンパレータと、第３の差動電流コンパレータの第２の電気信号が入力されているＰｃｈＭＯＳトランジスタのドレインと第４の差動電流コンパレータの第３の電気信号が入力されているＰｃｈＭＯＳトランジスタのドレインを接続し、その共通ノードに流れる第６の電流を電流電圧変換する第１の電流電圧変換回路を有し、第３の電流及び第４の電流には、第１の電流と第２の電流のうち最大電流値を有する電流が選択されて流れ、第６の電流には、第４の電流と第５の電流のうち最小電圧値を有する電流が選択されて流れ、第１の電流電圧変換回路において第６の電流を電圧に変換して第４の電気信号として出力する構成を有している。
【００２２】
前記構成によって、近似３次温度特性電圧Ｖｃとして出力される第４の電気信号は、第１の電流、第２の電流及び第５の電流の３つの連続した直線状に変化する３本の制御電流群を、まず第１の電流と第２の電流のうち最大電流値を有する電流を選択して第３の電流及び第４の電流を作り、次に第４の電流と第５の電流のうち最小電流値を有する電流を選択して作られる第６の電流として合成し、この第６の電流を第１の電流電圧変換回路において電圧に変換して作るため、近似３次温度特性電圧の特性バラツキ要因が、第１の電流、第２の電流及び第５の電流の３つの構成要素のバラツキのみとなり、従来の関数発生回路が、近似３次温度特性電圧Ｖｃを５本の制御電圧群を合成して作っていることで、そのバラツキ要因が５つの構成要素のバラツキであることと比較すると、バラツキ要因を約４０％低減することができる。
【００２３】
また、前記構成によって、近似３次温度特性電圧Ｖｃとして出力される第４の電気信号の近似精度は、第１の電流、第２の電流及び第５の電流の３つの連続した直線状に変化する３本の制御電流群で作られていても、第１の電流と第２の電流を選択合成して第３の電流及び第４の電流を作る時及び第４の電流と第５の電流を選択合成して第６の電流を作る時の選択合成部分のまるめ特性を、第１の電気信号、第２の電気信号及び第３の電気信号の温度に対する特性を調整して、第１の差動電流コンパレータ、第２の差動電流コンパレータ、第３の差動電流コンパレータ及び第４の差動電流コンパレータの選択性を変化させることで、調整できるため、５本の制御電圧群を合成して近似３次温度特性電圧Ｖｃを作っている従来の関数発生回路と同精度にすることができる。
【００２４】
次に、前記構成によって、第１の電流と第２の電流のうち最大電流値を有する電流を選択して第３の電流を作る際に、この回路が動作する電源電圧Ｖｃｃの最小電圧値は、第１の電流を供給する電流源が動作できうる第１の電流を供給する電流源の入出力間の最小電位差と第１の差動電流コンパレータを構成しているＰｃｈＭＯＳトランジスタのゲートとソース間の電位差と第１の電気信号と第２の電気信号が同電位になる電圧値を足した電圧値以上、もしくは、第２の電流を供給する電流源が動作できうる第２の電流を供給する電流源の入出力間の最小電位差と第２の差動電流コンパレータを構成しているＰｃｈＭＯＳトランジスタのゲートとソース間の電位差と第１の電気信号と第２の電気信号が同電位になる電圧値を足した電圧値以上である。ここで、電流源が動作できうる平均的な電流入出力間の電位差の最小値を０．２Ｖ、ＰｃｈＭＯＳトランジスタが電流をソースとドレイン間に電流を流すことができる平均的なゲートとソース間のしきい値電圧を０．８Ｖ、第１の電気信号と第２の電気信号が同電位になる電圧値を０．４Ｖとしたとすると、この回路が動作できる電源電圧Ｖｃｃの最小値は１．４Ｖとなる。
【００２５】
更に、第４の電流と第５の電流を選択合成して第６の電流を作る際に、この回路が動作する電源電圧Ｖｃｃの最小電圧値は、第４の電流を供給する電流源が動作できうる第４の電流を供給する電流源の入出力間の最小電位差と第３の差動電流コンパレータを構成しているＰｃｈＭＯＳトランジスタのゲートとソース間の電位差と第２の電気信号と第３の電気信号が同電位になる電圧値を足した電圧値以上、もしくは、第５の電流を供給する電流源が動作できうる第５の電流を供給する電流源の入出力間の最小電位差と第４の差動電流コンパレータを構成しているＰｃｈＭＯＳトランジスタのゲートとソース間の電位差と第２の電気信号と第３の電気信号が同電位になる電圧値を足した電圧値以上である。ここで、電流源が動作できうる平均的な電流入出力間の電位差の最小値を０．２Ｖ、ＰｃｈＭＯＳトランジスタが電流をソースとドレイン間に電流を流すことができる平均的なゲートとソース間のしきい値電圧を０．８Ｖ、第２の電気信号と第３の電気信号が同電位になる電圧値を０．８Ｖとしたとすると、この回路が動作できる電源電圧Ｖｃｃの最小値は１．８Ｖとなる。
【００２６】
これらのことより、本発明の請求項１の関数発生回路は、電源電圧Ｖｃｃの最小値は、第２の電気信号と第３の電気信号が同電位になる電圧値により律則されており、近似３次温度特性電圧Ｖｃの構成要素である第１の電流、第２の電流及び第５の電流の３つの連続した直線状に変化する３本の制御電流群の電流値とは関係がなく、第１の電気信号、第２の電気信号及び第３の電気信号は、ある程度任意に設計することができるので、本発明の関数発生回路は、電源電圧Ｖｃｃを２．０Ｖ以下の低電圧で動作させることができる。
【００２７】
また、本発明の請求項２の関数発生回路は、周囲温度に比例して減少する第７の電流を差動増幅のリファレンス電流とし、その一方の入力に第７の電流に比例して増加する第５の電気信号が入力され、もう一方の入力に周囲温度に比例して増加する第８の電流に比例して減少する第６の電気信号が入力されているＮｃｈＭＯＳトランジスタで構成された第５の差動電流コンパレータと、第８の電流を差動増幅のリファレンス電流とし、その一方の入力に第５の電気信号が入力され、もう一方に第６の電気信号が入力されているＮｃｈＭＯＳトランジスタで構成された第６の差動電流コンパレータと、第５の差動電流コンパレータの第６の電気信号が入力されているＮｃｈＭＯＳトランジスタのドレインと第６の差動電流コンパレータの第５の電気信号が入力されているＮｃｈＭＯＳトランジスタのドレインを接続し、その共通ノードに流れる第９の電流と等価な電流値を有する第１０の電流を差動増幅のリファレンス電流とし、その一方の入力に第６の電気信号が入力され、もう一方の入力に周囲温度に比例して減少する第１１の電流に比例して増加する第７の電気信号が入力されているＮｃｈＭＯＳトランジスタで構成された第７の差動電流コンパレータと、第１１の電流を差動増幅のリファレンス電流とし、その一方の入力に第６の電気信号が入力され、もう一方に第７の電気信号が入力されているＮｃｈＭＯＳトランジスタで構成された第８の差動電流コンパレータと、第７の差動電流コンパレータの第６の電気信号が入力されているＮｃｈＭＯＳトランジスタのドレインと第８の差動電流コンパレータの第７の電気信号が入力されているＮｃｈＭＯＳトランジスタのドレインを接続し、その共通ノードに流れる第１２の電流を電流電圧変換する第１の電流電圧変換回路を有し、第９の電流及び第１０の電流には、第７の電流と第８の電流のうち最大電流値を有する電流が選択されて流れ、第１２の電流には、第６の電気信号と第７の電気信号の値を比較し、第６の電気信号の値が大きい場合には、第１０の電流が選択され、第７の電気信号の値が大きい場合には、第１１の電流が選択されて流れ、第１の電流電圧変換回路において第１２の電流を電圧に変換して第８の電気信号として出力する構成を有しているが、各電流、電圧の特性の極性が逆転している以外は、本発明の請求項１の関数発生回路と同様の特性及び効果を持っている。
【００２８】
また、本発明の請求項３の関数発生回路は、本発明の請求項１の関数発生回路において、第１の差動電流コンパレータ、第２の差動電流コンパレータ、第３の差動電流コンパレータ及び第４の差動電流コンパレータが、ＰＮＰトランジスタで構成されている構成となっているが、電源電圧Ｖｃｃの最小電圧値を計算する要素において、ＰｃｈＭＯＳトランジスタが電流をソースとドレイン間に電流を流すことができる平均的なゲートとソース間のしきい値電圧０．８Ｖの部分をＰＮＰトランジスタが非飽和で動作している時の平均的なベースとエミッタとの電位差０．７Ｖに変更される以外は、本発明の請求項１の関数発生回路と同様の特性及び効果を持っている。
【００２９】
また、本発明の請求項４の関数発生回路は、本発明の請求項２の関数発生回路において、第５の差動電流コンパレータ、第６の差動電流コンパレータ、第７の差動電流コンパレータ及び第８の差動電流コンパレータが、ＮＰＮトランジスタで構成されている構成となっているが、各電流、電圧の特性の極性が逆転している以外は、本発明の請求項３の関数発生回路と同様の特性及び効果を持っている。
【００３０】
【発明の実施の形態】
以下に本発明の一実施形態について、図面を参照しながら説明する。
【００３１】
図１は、本発明の一実施形態における関数発生回路の構成を詳細に示している。３は入力された電流のうち最大電流値を持つ電流を選択し出力するＭＡＸ回路、４は入力された電流のうち最小電流値を持つ電流を選択し出力するＭＩＮ回路、５はＭＡＸ回路３の構成要素である第１の差動電流コンパレータ、６はＭＡＸ回路３の構成要素である第２の差動電流コンパレータ、７はＭＩＮ回路４の構成要素である第３の差動電流コンパレータ、８はＭＩＮ回路４の構成要素である第４の差動電流コンパレータ、９はＭＡＸ回路３の出力電流を等価に折り返して出力する第１のカレントミラー回路、１０は第１のカレントミラー回路９の出力電流を等価に折り返して出力する第２のカレントミラー回路、１１はＭＩＮ回路４の出力電流を反転増幅し電圧に変換して出力する電流電圧変換回路、Ｖｃｃは電源電圧、Ｖｒｅｆは参照電圧、Ｍ１は第１のＰｃｈＭＯＳトランジスタ、Ｍ２は第２のＰｃｈＭＯＳトランジスタ、Ｍ３は第３のＰｃｈＭＯＳトランジスタ、Ｍ４は第４のＰｃｈＭＯＳトランジスタ、Ｍ５は第５のＰｃｈＭＯＳトランジスタ、Ｍ６は第６のＰｃｈＭＯＳトランジスタ、Ｍ７は第７のＰｃｈＭＯＳトランジスタ、Ｍ８は第８のＰｃｈＭＯＳトランジスタ、Ｑ９は第５のＮＰＮトランジスタ、Ｑ１０は第６のＮＰＮトランジスタ、Ｑ１１は第５のＰＮＰトランジスタ、Ｑ１２は第６のＰＮＰトランジスタ、Ｒ１は第１の抵抗、Ｒ２は第１の抵抗Ｒ１と等価の抵抗値を持つ第２の抵抗、Ｒ３は第１の抵抗Ｒ１と等価の抵抗値を持つ第３の抵抗、Ｒ４は第４の抵抗、Ａｍｐ１は第１のオペアンプ、ＩＴ１は周囲温度に比例して増加する第１の電流、ＩＴ２は周囲温度に比例して減少する第２の電流、ＩＴ３はＭＡＸ回路３の出力電流である第３の電流、ＩＴ４は第２のカレントミラー回路１０の出力電流であり第３の電流ＩＴ３と等価の電流値を持つ第４の電流、ＩＴ５は周囲温度に比例して増加する第５の電流、ＩＴ６はＭＩＮ回路４の出力電流である第６の電流、ＩＴ１０１は第１の電流ＩＴ１に比例する第１７の電流、ＩＴ２０１は第２の電流ＩＴ２に第１の電流ＩＴ１と第１７の電流ＩＴ１０１の電流比と等価に比例する第１８の電流、ＩＴ５０１は第５の電流ＩＴ５に第１の電流ＩＴ１と第１７の電流ＩＴ１０１の電流比と等価に比例する第１９の電流、Ｖ１は第１７の電流ＩＴ１０１を第１の抵抗Ｒ１で電流電圧変換された電気信号であり第１の電流ＩＴ１に比例する第１の電気信号、Ｖ２は第１８の電流ＩＴ２０１を第２の抵抗Ｒ２で電流電圧変換された電気信号であり第２の電流ＩＴ２に比例する第２の電気信号、Ｖ３は第１９の電流ＩＴ５０１を第３の抵抗Ｒ３で電流電圧変換された電気信号であり第５の電流ＩＴ５に比例する第３の電気信号、Ｖｃ１は電流電圧変換回路１１の出力である第４の電気信号である。第４の電気信号Ｖｃ１が、すなわち温度補償用の近似３次温度特性を持った制御電圧Ｖｃとなる。
【００３２】
ＭＡＸ回路３は、ゲートに第２の電気信号Ｖ２が印加され、ソースが第１の電流ＩＴ１の出力側に接続された第１のＰｃｈＭＯＳトランジスタＭ１とゲートに第１の電気信号Ｖ１が印加され、ソースが第１の電流ＩＴ１の出力側に接続され、ドレインが接地された第２のＰｃｈＭＯＳトランジスタＭ２で構成された第１の差動電流コンパレータ５とゲートに第１の電気信号Ｖ１が印加され、ソースが第２の電流ＩＴ２の出力側に接続された第３のＰｃｈＭＯＳトランジスタＭ３とゲートに第２の電気信号Ｖ２が印加され、ソースが第２の電流ＩＴ２の出力側に接続され、ドレインが接地された第４のＰｃｈＭＯＳトランジスタＭ４で構成された第２の差動電流コンパレータ６とで構成されており、第１の電流ＩＴ１と第２の電流ＩＴ２を入力電流とし、第１の電気信号Ｖ１と第２の電気信号Ｖ２とを電流コンパレートの制御電圧とし、第１のＰｃｈＭＯＳトランジスタＭ１のドレインと第３のＰｃｈＭＯＳトランジスタＭ３のドレインが接続され、その共通ノードに流れる電流を第３の電流ＩＴ３として出力する。
【００３３】
ＭＩＮ回路４は、ゲートに第２の電気信号Ｖ２が印加され、ソースに第４の電流ＩＴ４が印加された第５のＰｃｈＭＯＳトランジスタＭ５とゲートに第３の電気信号Ｖ３が印加され、ソースが第４の電流ＩＴ４の出力側に接続され、ドレインが接地された第６のＰｃｈＭＯＳトランジスタＭ６で構成された第３の差動電流コンパレータ７とゲートに第３の電気信号Ｖ３が印加され、ソースが第５の電流ＩＴ５の出力側に接続された第７のＰｃｈＭＯＳトランジスタＭ７とゲートに第２の電気信号Ｖ２が印加され、ソースが第５の電流ＩＴ５の出力側に接続され、ドレインが接地された第８のＰｃｈＭＯＳトランジスタＭ８で構成された第４の差動電流コンパレータ８とで構成されており、第４の電流ＩＴ４と第５の電流ＩＴ５を入力電流とし、第２の電気信号Ｖ２と第３の電気信号Ｖ３とを電流コンパレートの制御電圧とし、第５のＰｃｈＭＯＳトランジスタＭ５のドレインと第７のＰｃｈＭＯＳトランジスタＭ７のドレインが接続され、その共通ノードに流れる電流を第６の電流ＩＴ６として出力する。
【００３４】
第１のカレントミラー回路９は、エミッタが接地され、コレクタとベースが接続され第３の電流ＩＴ３が印加された第５のＮＰＮトランジスタＱ９とエミッタが接地され、ベースが第５のＮＰＮトランジスタＱ９のコレクタとベースに接続され、コレクタが第２のカレントミラー回路１０の入力に接続された第６のＮＰＮトランジスタＱ１０で構成されており、第３の電流ＩＴ３を入力電流とし、第６のＮＰＮトランジスタＱ１０のコレクタに第３の電流ＩＴ３と等価の電流を折り返して出力する。尚、第５のＮＰＮトランジスタＱ９と第６のＮＰＮトランジスタＱ１０を、それぞれＮｃｈＭＯＳトランジスタに置き換えて構成しても同様の特性及び効果がある。
【００３５】
第２のカレントミラー回路１０は、エミッタが電源Ｖｃｃに接続され、コレクタとベースが接続され第１のカレントミラー回路９の出力電流が印加された第５のＰＮＰトランジスタＱ１１とエミッタが電源Ｖｃｃに接続され、ベースが第５のＰＮＰトランジスタＱ１１のコレクタとベースに接続され、コレクタがＭＩＮ回路４の入力に接続された第６のＰＮＰトランジスタＱ１２で構成されており、第１のカレントミラー回路９の出力電流を入力電流とし、第６のＰＮＰトランジスタＱ１２のコレクタに第１のカレントミラー回路９の出力電流と等価の電流を折り返して第４の電流ＩＴ４として出力する。ここで、前記より第１のカレントミラー回路９の出力電流は、第３の電流ＩＴ３と等価であるので、第４の電流ＩＴ４も第３の電流ＩＴ３と等価となる。尚、第５のＰＮＰトランジスタＱ１１と第６のＰＮＰトランジスタＱ１２を、それぞれＰｃｈＭＯＳトランジスタに置き換えて構成しても同様の特性及び効果がある。
【００３６】
電流電圧変換回路１１は、正入力に参照電圧Ｖｒｅｆを印加され、負入力に第４の抵抗Ｒ４のアノードが接続され第６の電流ＩＴ６が印加され、出力に第４の抵抗Ｒ４のカソードが接続された第１のオペアンプＡｍｐ１で構成されており、第６の電流ＩＴ６を入力電流とし、第１のオペアンプＡｍｐ１に出力される電気信号を第４の電気信号Ｖｃ１として出力する。
【００３７】
以上のように構成されたＭＡＸ回路３、ＭＩＮ回路４、第１のカレントミラー回路９、第２のカレントミラー回路１０及び電流電圧変換回路１１の動作を説明する。
【００３８】
ＭＡＸ回路３における、第１の差動電流コンパレータ５は、第１のＰｃｈＭＯＳトランジスタＭ１と第２のＰｃｈＭＯＳトランジスタＭ２とが差動増幅の構成となっているため、第１の電気信号Ｖ１と第２の電気信号Ｖ２を比較し、第１の電気信号Ｖ１が大きい場合には第１のＰｃｈＭＯＳトランジスタＭ１のドレインに第１の電流ＩＴ１を出力し第３のＰｃｈＭＯＳトランジスタＭ３のドレインと共通のノードに第１の電流ＩＴ１を流し、第２の電気信号Ｖ２が大きい場合には第２のＰｃｈＭＯＳトランジスタＭ２のドレインに第１の電流ＩＴ１を出力し接地に第１の電流ＩＴ１を流す。次に、第２の差動電流コンパレータ６は、第３のＰｃｈＭＯＳトランジスタＭ３と第４のＰｃｈＭＯＳトランジスタＭ４とが差動増幅の構成となっているため、第１の電気信号Ｖ１と第２の電気信号Ｖ２を比較し、第１の電気信号Ｖ１が大きい場合には第４のＰｃｈＭＯＳトランジスタＭ４のドレインに第２の電流ＩＴ２を出力し接地に第２の電流ＩＴ２を流し、第２の電気信号Ｖ２が大きい場合には第３のＰｃｈＭＯＳトランジスタＭ３のドレインに第２の電流ＩＴ２を出力し第１のＰｃｈＭＯＳトランジスタＭ１のドレインと共通のノードに第２の電流ＩＴ２を流す。
【００３９】
ここで、図６の（ａ）は、第１の電流ＩＴ１、第２の電流ＩＴ２、第５の電流ＩＴ５、第１７の電流ＩＴ１０１、第１８の電流ＩＴ２０１及び第１９の電流ＩＴ５０１それぞれについて温度に対する特性を表した図、図６の（ｂ）は、第１の電気信号Ｖ１、第２の電気信号Ｖ２及び第３の電気信号Ｖ３それぞれについて温度に対する特性を表した図である。第１の電気信号Ｖ１及び第２の電気信号Ｖ２は、それぞれ下記（１）式、（２）式で表すことができる。
【００４０】
Ｖ１＝ＩＴ１０１×Ｒ１          ・・・（１）
Ｖ２＝ＩＴ２０１×Ｒ２          ・・・（２）
（１）式、（２）式において、第１７の電流ＩＴ１０１は第１の電流ＩＴ１に比例しており、第１８の電流ＩＴ２０１は第２の電流ＩＴ２に第１７の電流ＩＴ１０１と第１の電流ＩＴ１の電流比に等価に比例しており、第１の抵抗Ｒ１と第２の抵抗Ｒ２は同じ抵抗値なので、第１の電気信号Ｖ１は第１の電流ＩＴ１に比例し、第２の電気信号Ｖ２は第２の電流ＩＴ２に第１の電気信号Ｖ１と第１の電流ＩＴ１の比に等価に比例する。よって、図６（ａ）、（ｂ）のように、第１の電流ＩＴ１と第２の電流ＩＴ２の温度に対する大小関係及び第１の電流ＩＴ１と第２の電流ＩＴ２が同一値となる温度Ｔ１と第１の電気信号Ｖ１と第２の電気信号Ｖ２の温度に対する大小関係及び第１の電気信号Ｖ１と第２の電気信号Ｖ２が同一値となる温度Ｔ１は同じである。
【００４１】
これらのことより、ＭＡＸ回路３の電流出力には、第１の電流ＩＴ１と第２の電流ＩＴ２のうち最大電流値を有する電流が選択されて第３の電流ＩＴ３として出力され、温度に対して図６（ｃ）に示すような特性となる。図６（ｃ）において、第３の電流ＩＴ３が第１の電流ＩＴ１と第２の電流ＩＴ２が同一値となる温度Ｔ１付近で折れ線的に接続されていないのは、第１の差動電流コンパレータ５及び第２の差動電流コンパレータ６の差動特性による電流選択性のまるめ効果によるものである。尚、このまるめ効果は、第１の電気信号Ｖ１の温度に対する変化比及び第２の電気信号Ｖ２の温度に対する変化比を調整し、第１の差動電流コンパレータ５の差動特性による電流選択性及び第２の差動電流コンパレータ６の差動特性の電流選択性を調整することにより、任意に調整できる。
【００４２】
第１のカレントミラー回路９と第２のカレントミラー回路１０は、それぞれ第３の電流ＩＴ３と等価な電流を折り返して出力し、ＭＩＮ回路４の入力に第４の電流ＩＴ４を印加する。
【００４３】
ＭＩＮ回路４における、第３の差動電流コンパレータ７は、第５のＰｃｈＭＯＳトランジスタＭ５と第６のＰｃｈＭＯＳトランジスタＭ６とが差動増幅の構成となっているため、第２の電気信号Ｖ２と第３の電気信号Ｖ３を比較し、第２の電気信号Ｖ２が小さい場合には第５のＰｃｈＭＯＳトランジスタＭ５のドレインに第４の電流ＩＴ４を出力し第７のＰｃｈＭＯＳトランジスタＭ７のドレインと共通のノードに第４の電流ＩＴ４を流し、第３の電気信号Ｖ３が小さい場合には第６のＰｃｈＭＯＳトランジスタＭ６のドレインに第４の電流ＩＴ４を出力し接地に第４の電流ＩＴ４を流す。次に、第４の差動電流コンパレータ８は、第７のＰｃｈＭＯＳトランジスタＭ７と第８のＰｃｈＭＯＳトランジスタＭ８とが差動増幅の構成となっているため、第２の電気信号Ｖ２と第３の電気信号Ｖ３を比較し、第２の電気信号Ｖ２が小さい場合には第８のＰｃｈＭＯＳトランジスタＭ８のドレインに第５の電流ＩＴ５を出力し接地に第５の電流ＩＴ５を流し、第３の電気信号Ｖ３が小さい場合には第７のＰｃｈＭＯＳトランジスタＭ７のドレインに第５の電流ＩＴ５を出力し第５のＰｃｈＭＯＳトランジスタＭ５のドレインと共通のノードに第５の電流ＩＴ５を流す。
【００４４】
ここで、第３の電気信号Ｖ３は、それぞれ下記（３）式で表すことができる。
【００４５】
Ｖ３＝ＩＴ５０１×Ｒ３          ・・・（３）
（３）式において、第１９の電流ＩＴ５０１は第５の電流ＩＴ５に第１８の電流ＩＴ２０１と第２の電流ＩＴ２の電流比に等価に比例しており、第３の抵抗Ｒ３と第２の抵抗Ｒ２は同じ抵抗値なので、第３の電気信号Ｖ３は第５の電流ＩＴ５に第２の電気信号Ｖ２と第２の電流ＩＴ２の比に等価に比例する。よって、図６（ａ）、（ｂ）のように、第２の電流ＩＴ２と第５の電流ＩＴ５の温度に対する大小関係及び第２の電流ＩＴ２と第５の電流ＩＴ５が同一値となる温度Ｔ２と第２の電気信号Ｖ２と第３の電気信号Ｖ３の温度に対する大小関係及び第２の電気信号Ｖ２と第３の電気信号Ｖ３が同一値となる温度Ｔ２は同じである。更に、第４の電流ＩＴ４は、図６の（ｃ）に示すように、温度Ｔ２付近で第２の電流ＩＴ２と等価であるので、第４の電流ＩＴ４と第５の電流ＩＴ５の温度に対する大小関係及び第４の電流ＩＴ４と第５の電流ＩＴ５が同一値となる温度Ｔ２と第２の電気信号Ｖ２と第３の電気信号Ｖ３の温度に対する大小関係及び第２の電気信号Ｖ２と第３の電気信号Ｖ３が同一値となる温度Ｔ２は同じである。
【００４６】
これらのことより、ＭＩＮ回路４の電流出力には、第４の電流ＩＴ４と第５の電流ＩＴ５のうち最小電流値を有する電流が選択されて第６の電流ＩＴ６として出力され、温度に対して図６（ｄ）に示すような特性となる。図６（ｄ）において、第６の電流ＩＴ６が第４の電流ＩＴ４と第５の電流ＩＴ５が同一値となる温度Ｔ２付近で折れ線的に接続されていないのは、第３の差動電流コンパレータ７及び第４の差動電流コンパレータ８の差動特性による電流選択性のまるめ効果によるものである。尚、このまるめ効果は、第２の電気信号Ｖ２の温度に対する変化比及び第３の電気信号Ｖ３の温度に対する変化比を調整し、第３の差動電流コンパレータ７の差動特性による電流選択性及び第４の差動電流コンパレータ８の差動特性の電流選択性を調整することにより、任意に調整できる。
【００４７】
ここまでのことより、第１の電流ＩＴ１、第２の電流ＩＴ２、第５の電流ＩＴ５、第１の電気信号Ｖ１、第２の電気信号Ｖ２及び第３の電気信号Ｖ３の温度特性を調整することにより、図６（ｄ）に示すような温度に対して近似的な３次特性で変化する電流として、第６の電流ＩＴ６を出力することができる。
【００４８】
電流電圧変換回路１１は、前記構成により典型的な反転増幅電流電圧変換アンプになっている。その変換ゲインは、第４の抵抗Ｒ４で決まり、第１のオペアンプＡｍｐ１の負入力に印加される第６の電流ＩＴ６を、下記の式（４）の関係で電圧に変換し、第４の電気信号Ｖｃ１として出力する。
【００４９】
Ｖｃ１＝−Ｒ４×ＩＴ６＋Ｖｒｅｆ          ・・・（４）
図６（ｅ）は、第４の電気信号Ｖｃ１の温度特性を示しており、第６の電流ＩＴ６の温度特性と反転の近似３次温度特性となっている。この第４の電気信号Ｖｃ１を、すなわち温度補償用の近似３次温度特性を持った制御電圧Ｖｃとして使用する。
【００５０】
以上のように本実施形態によれば、近似３次温度特性電圧Ｖｃとして出力される第４の電気信号Ｖｃ１は、第１の電流ＩＴ１、第２の電流ＩＴ２及び第５の電流ＩＴ５の３つの連続した直線状に変化する３本の制御電流群を、まず第１の電流ＩＴ１と第２の電流ＩＴ２のうち最大電流値を有する電流を選択して第３の電流ＩＴ３及び第４の電流ＩＴ４を作り、次に第４の電流ＩＴ４と第５の電流ＩＴ５のうち最小電流値を有する電流を選択して作られる第６の電流ＩＴ６として合成し、この第６の電流ＩＴ６を電流電圧変換回路１１において電圧に変換して作るため、近似３次温度特性電圧の特性バラツキ要因が、第１の電流ＩＴ１、第２の電流ＩＴ２及び第５の電流ＩＴ５の３つの構成要素のバラツキのみとなり、従来の関数発生回路が、近似３次温度特性電圧Ｖｃを５本の制御電圧群を合成して作っていることで、そのバラツキ要因が５つの構成要素のバラツキであることと比較すると、バラツキ要因を約４０％低減することができる。
【００５１】
また、本実施形態によれば、近似３次温度特性電圧Ｖｃとして出力される第４の電気信号Ｖｃ１の近似精度は、第１の電流ＩＴ１、第２の電流ＩＴ２及び第５の電流ＩＴ５の３つの連続した直線状に変化する３本の制御電流群で作られていても、第１の電流ＩＴ１と第２の電流ＩＴ２を選択合成して第３の電流ＩＴ３及び第４の電流ＩＴ４を作る時及び第４の電流ＩＴ４と第５の電流ＩＴ５を選択合成して第６の電流ＩＴ６を作る時の選択合成部分のまるめ効果を、第１の電気信号Ｖ１、第２の電気信号Ｖ２及び第３の電気信号Ｖ３の温度に対する特性を調整して、第１の差動電流コンパレータ５、第２の差動電流コンパレータ６、第３の差動電流コンパレータ７及び第４の差動電流コンパレータ８の選択性を変化させることで、調整できるため、５本の制御電圧群を合成して近似３次温度特性電圧Ｖｃを作っている従来の関数発生回路と同精度にすることができる。
【００５２】
次に、本実施形態によれば、第１の電流ＩＴ１と第２の電流ＩＴ２のうち最大電流値を有する電流を選択して第３の電流ＩＴ３を作る際に、この回路が動作する電源電圧Ｖｃｃの最小電圧値は、第１の電流ＩＴ１を供給する電流源が動作できうる第１の電流ＩＴ１を供給する電流源の入出力間の最小電位差と第１の差動電流コンパレータ５を構成している第１のＰｃｈＭＯＳトランジスタＭ１もしくは第２のＰｃｈＭＯＳトランジスタＭ２のゲートとソース間の電位差と第１の電気信号Ｖ１と第２の電気信号Ｖ２が同電位になる電圧値を足した電圧値以上、もしくは、第２の電流ＩＴ２を供給する電流源が動作できうる第２の電流ＩＴ２を供給する電流源の入出力間の最小電位差と第２の差動電流コンパレータ６を構成している第３のＰｃｈＭＯＳトランジスタＭ３もしくは第４のＰｃｈＭＯＳトランジスタのゲートとソース間の電位差と第１の電気信号Ｖ１と第２の電気信号Ｖ２が同電位になる電圧値を足した電圧値以上である。ここで、電流源が動作できうる平均的な電流入出力間の電位差の最小値を０．２Ｖ、ＰｃｈＭＯＳトランジスタが電流をソースとドレイン間に電流を流すことができる平均的なゲートとソース間のしきい値電圧を０．８Ｖ、第１の電気信号Ｖ１と第２の電気信号Ｖ２が同電位になる電圧値を０．４Ｖとしたとすると、この回路が動作できる電源電圧Ｖｃｃの最小値は１．４Ｖとなる。
【００５３】
更に、第４の電流ＩＴ４と第５の電流ＩＴ５を選択合成して第６の電流ＩＴ６を作る際に、この回路が動作する電源電圧Ｖｃｃの最小電圧値は、第４の電流ＩＴ４を供給する電流源が動作できうる第４の電流ＩＴ４を供給する電流源の入出力間の最小電位差と第３の差動電流コンパレータ７を構成している第５のＰｃｈＭＯＳトランジスタＭ５もしくは第６のＰｃｈＭＯＳトランジスタＭ６のゲートとソース間の電位差と第２の電気信号Ｖ２と第３の電気信号Ｖ３が同電位になる電圧値を足した電圧値以上、もしくは、第５の電流ＩＴ５を供給する電流源が動作できうる第５の電流ＩＴ５を供給する電流源の入出力間の最小電位差と第４の差動電流コンパレータ８を構成している第７のＰｃｈＭＯＳトランジスタＭ７もしくは第８のＰｃｈＭＯＳトランジスタＭ８のゲートとソース間の電位差と第２の電気信号Ｖ２と第３の電気信号Ｖ３が同電位になる電圧値を足した電圧値以上である。ここで、電流源が動作できうる平均的な電流入出力間の電位差の最小値を０．２Ｖ、ＰｃｈＭＯＳトランジスタが電流をソースとドレイン間に電流を流すことができる平均的なゲートとソース間のしきい値電圧を０．８Ｖ、第２の電気信号Ｖ２と第３の電気信号Ｖ３が同電位になる電圧値を０．８Ｖとしたとすると、この回路が動作できる電源電圧Ｖｃｃの最小値は１．８Ｖとなる。
【００５４】
これらのことより、本実施形態の関数発生回路は、電源電圧Ｖｃｃの最小値は、第２の電気信号Ｖ２と第３の電気信号Ｖ３が同電位になる電圧値により律則されており、近似３次温度特性電圧Ｖｃの構成要素である第１の電流ＩＴ１、第２の電流ＩＴ２及び第５の電流ＩＴ５の３つの連続した直線状に変化する３本の制御電流群の電流値とは関係がなく、第１の電気信号Ｖ１、第２の電気信号Ｖ２及び第３の電気信号Ｖ３は、ある程度任意に設計することができるので、本実施形態の関数発生回路は、電源電圧Ｖｃｃを２．０Ｖ以下の低電圧で動作させることができる。
【００５５】
（実施形態の第１の変形例）
以下、本発明の一実施形態の第１変形例を図面に基づいて説明する。
【００５６】
図２は一実施形態の第１変形例に係る関数発生回路の構成を詳細に示している。図２において、図１に示す構成要素には同一の符号を付すことにより説明を省略する。１２は入力された電流のうち最大電流値を持つ電流を選択し出力するＭＡＸ回路、１３は入力された電流のうち最小電流値を持つ電流を選択し出力するＭＩＮ回路、１４はＭＡＸ回路１２の構成要素である第５の差動電流コンパレータ、１５はＭＡＸ回路１２の構成要素である第６の差動電流コンパレータ、１６はＭＩＮ回路１３の構成要素である第７の差動電流コンパレータ、１７はＭＩＮ回路１３の構成要素である第８の差動電流コンパレータ、Ｍ９は第１のＮｃｈＭＯＳトランジスタ、Ｍ１０は第２のＮｃｈＭＯＳトランジスタ、Ｍ１１は第３のＮｃｈＭＯＳトランジスタ、Ｍ１２は第４のＮｃｈＭＯＳトランジスタ、Ｍ１３は第５のＮｃｈＭＯＳトランジスタ、Ｍ１４は第６のＮｃｈＭＯＳトランジスタ、Ｍ１５は第７のＮｃｈＭＯＳトランジスタ、Ｍ１６は第８のＮｃｈＭＯＳトランジスタ、Ｒ５は第５の抵抗、Ｒ６は第５の抵抗Ｒ５と等価の抵抗値を持つ第６の抵抗、Ｒ７は第５の抵抗Ｒ５と等価の抵抗値を持つ第７の抵抗、ＩＴ７は周囲温度に比例して減少する第７の電流、ＩＴ８は周囲温度に比例して増加する第８の電流、ＩＴ９はＭＡＸ回路１２の出力電流である第９の電流、ＩＴ１０は第１のカレントミラー回路９の出力電流であり第９の電流ＩＴ９と等価の電流値を持つ第１０の電流、ＩＴ１１は周囲温度に比例して減少する第１１の電流、ＩＴ１２はＭＩＮ回路１３の出力電流である第１２の電流、ＩＴ７０１は第７の電流ＩＴ７に比例する第２０の電流、ＩＴ８０１は第８の電流ＩＴ８に第７の電流ＩＴ７と第２０の電流ＩＴ７０１の電流比と等価に比例する第２１の電流、ＩＴ１１０１は第１１の電流ＩＴ１１に第７の電流ＩＴ７と第２０の電流ＩＴ７０１の電流比と等価に比例する第２２の電流、Ｖ４は第２０の電流ＩＴ７０１を第５の抵抗Ｒ５で電流電圧変換された電気信号であり第７の電流ＩＴ７に逆極性に比例する第５の電気信号、Ｖ５は第２１の電流ＩＴ８０１を第６の抵抗Ｒ６で電流電圧変換された電気信号であり第８の電流ＩＴ８に逆極性に比例する第６の電気信号、Ｖ６は第２２の電流ＩＴ１１０１を第７の抵抗Ｒ７で電流電圧変換された電気信号であり第１１の電流ＩＴ１１に逆極性に比例する第７の電気信号、Ｖｃ２は電流電圧変換回路１１の出力である第８の電気信号である。第８の電気信号Ｖｃ２が、すなわち温度補償用の近似３次温度特性を持った制御電圧Ｖｃとなる。
【００５７】
ＭＡＸ回路１２は、ゲートに第６の電気信号Ｖ５が印加され、ソースが第７の電流ＩＴ７の入力側に接続された第１のＮｃｈＭＯＳトランジスタＭ９とゲートに第５の電気信号Ｖ４が印加され、ソースが第７の電流ＩＴ７の入力側に接続され、ドレインが電源Ｖｃｃに接続された第２のＮｃｈＭＯＳトランジスタＭ１０で構成された第５の差動電流コンパレータ１４とゲートに第５の電気信号Ｖ４が印加され、ソースが第８の電流ＩＴ８の入力側に接続された第３のＮｃｈＭＯＳトランジスタＭ１１とゲートに第６の電気信号Ｖ５が印加され、ソースが第８の電流ＩＴ８の入力側に接続され、ドレインが電源Ｖｃｃに接続された第４のＮｃｈＭＯＳトランジスタＭ１２で構成された第６の差動電流コンパレータ１５とで構成されており、第７の電流ＩＴ７と第８の電流ＩＴ８を入力電流とし、第５の電気信号Ｖ４と第６の電気信号Ｖ５とを電流コンパレートの制御電圧とし、第１のＮｃｈＭＯＳトランジスタＭ９のドレインと第３のＮｃｈＭＯＳトランジスタＭ１１のドレインが接続され、その共通ノードに流れる電流を第９の電流ＩＴ９として出力する。
【００５８】
ＭＩＮ回路１３は、ゲートに第６の電気信号Ｖ５が印加され、ソースに第１０の電流ＩＴ１０が印加された第５のＮｃｈＭＯＳトランジスタＭ１３とゲートに第７の電気信号Ｖ６が印加され、ソースが第１０の電流ＩＴ１０の入力側に接続され、ドレインが電源Ｖｃｃに接続された第６のＮｃｈＭＯＳトランジスタＭ１４で構成された第７の差動電流コンパレータ１６とゲートに第７の電気信号Ｖ６が印加され、ソースが第１１の電流ＩＴ１１の入力側に接続された第７のＮｃｈＭＯＳトランジスタＭ１５とゲートに第６の電気信号Ｖ５が印加され、ソースが第１１の電流ＩＴ１１の入力側に接続され、ドレインが電源Ｖｃｃに接続された第８のＮｃｈＭＯＳトランジスタＭ１６で構成された第８の差動電流コンパレータ１７とで構成されており、第１０の電流ＩＴ１０と第１１の電流ＩＴ１１を入力電流とし、第６の電気信号Ｖ５と第７の電気信号Ｖ６とを電流コンパレートの制御電圧とし、第５のＮｃｈＭＯＳトランジスタＭ１３のドレインと第７のＮｃｈＭＯＳトランジスタＭ１５のドレインが接続され、その共通ノードに流れる電流を第１２の電流ＩＴ１２として出力する。
【００５９】
第１のカレントミラー回路９と第２のカレントミラー回路１０は、図１の実施形態の関数発生回路とは、接続の順番を反対に接続する構成にすることにより、第２のカレントミラー回路１０の入力に入力された第９の電流ＩＴ９と等価な電流を第１のカレントミラー回路９の出力に第１０の電流ＩＴ１０として出力する。尚、第５のＮＰＮトランジスタＱ９と第６のＮＰＮトランジスタＱ１０をＮｃｈＭＯＳトランジスタに、第５のＰＮＰトランジスタＱ１１と第６のＰＮＰトランジスタＱ１２をＰｃｈＭＯＳトランジスタに、それぞれ置き換えて構成しても同様の特性及び効果がある。
【００６０】
電流電圧変換回路１１は、第１２の電流ＩＴ１２を入力電流とし、第１のオペアンプＡｍｐ１に出力される電気信号を第８の電気信号Ｖｃ２として出力する。
【００６１】
このように構成し、第７の電流ＩＴ７が第５の電流ＩＴ５に、第８の電流ＩＴ８が第２の電流ＩＴ２、第１１の電流ＩＴ１１が第１の電流ＩＴ１に対応し尚且つ極性を反転させた特性にすることで、本発明の一実施形態の第１変形例の関数発生回路は、前記一実施形態の関数発生回路と各電流の特性の極性が反転している以外は、同様の特性及び効果がある。
【００６２】
（実施形態の第２の変形例）
以下、本発明の一実施形態の第２変形例を図面に基づいて説明する。
【００６３】
図３は一実施形態の第２変形例に係る関数発生回路の構成を詳細に示している。図３において、図１に示す構成要素には同一の符号を付すことにより説明を省略する。
【００６４】
Ｑ１３は第７のＰＮＰトランジスタ、Ｑ１４は第８のＰＮＰトランジスタ、Ｑ１５は第９のＰＮＰトランジスタ、Ｑ１６は第１０のＰＮＰトランジスタ、Ｑ１７は第１１のＰＮＰトランジスタ、Ｑ１８は第１２のＰＮＰトランジスタ、Ｑ１９は第１３のＰＮＰトランジスタ、Ｑ２０は第１４のＰＮＰトランジスタである。
【００６５】
ここで、本実施形態の第２変形例の関数発生回路は、図１の第１のＰｃｈＭＯＳトランジスタＭ１を第７のＰＮＰトランジスタＱ１３に、第２のＰｃｈＭＯＳトランジスタＭ２を第８のＰＮＰトランジスタＱ１４に、第３のＰｃｈＭＯＳトランジスタＭ３を第９のＰＮＰトランジスタＱ１５に、第４のＰｃｈＭＯＳトランジスタＭ４を第１０のＰＮＰトランジスタＱ１６に、第５のＰｃｈＭＯＳトランジスタＭ５を第１１のＰＮＰトランジスタＱ１７に、第６のＰｃｈＭＯＳトランジスタＭ６を第１２のＰＮＰトランジスタＱ１８に、第７のＰｃｈＭＯＳトランジスタＭ７を第１３のＰＮＰトランジスタＱ１９に、第８のＰｃｈＭＯＳトランジスタＭ８を第１４のＰＮＰトランジスタＱ２０に置き換えた構成となっており、前記一実施形態の関数発生回路と同様の特性及び効果がある。
【００６６】
（実施形態の第３の変形例）
以下、本発明の一実施形態の第３変形例を図面に基づいて説明する。
【００６７】
図４は一実施形態の第３変形例に係る関数発生回路の構成を詳細に示している。図４において、図１及び図２に示す構成要素には同一の符号を付すことにより説明を省略する。
【００６８】
Ｑ２１は第７のＮＰＮトランジスタ、Ｑ２２は第８のＮＰＮトランジスタ、Ｑ２３は第９のＮＰＮトランジスタ、Ｑ２４は第１０のＮＰＮトランジスタ、Ｑ２５は第１１のＮＰＮトランジスタ、Ｑ２６は第１２のＮＰＮトランジスタ、Ｑ２７は第１３のＮＰＮトランジスタ、Ｑ２８は第１４のＮＰＮトランジスタである。
【００６９】
ここで、本実施形態の第３変形例の関数発生回路は、図２の第１のＮｃｈＭＯＳトランジスタＭ９を第７のＮＰＮトランジスタＱ２１に、第２のＮｃｈＭＯＳトランジスタＭ１０を第８のＮＰＮトランジスタＱ２２に、第３のＮｃｈＭＯＳトランジスタＭ１１を第９のＮＰＮトランジスタＱ２３に、第４のＮｃｈＭＯＳトランジスタＭ１２を第１０のＮＰＮトランジスタＱ２４に、第５のＮｃｈＭＯＳトランジスタＭ１３を第１１のＮＰＮトランジスタＱ２５に、第６のＮｃｈＭＯＳトランジスタＭ１４を第１２のＮＰＮトランジスタＱ２６に、第７のＮｃｈＭＯＳトランジスタＭ１５を第１３のＮＰＮトランジスタＱ２７に、第８のＮｃｈＭＯＳトランジスタＭ１６を第１４のＮＰＮトランジスタＱ２８に置き換えた構成となっており、前記一実施形態の第１変形例の関数発生回路と同様の特性及び効果がある。
【００７０】
【発明の効果】
以上のように、本発明は、近似３次温度特性電圧Ｖｃを、第１の電流、第２の電流及び第５の電流の３つの連続した直線状に変化する３本の制御電流群を、まず第１の電流と第２の電流のうち最大電流値を有する電流を選択して第３の電流及び第４の電流を作り、次に第４の電流と第５の電流のうち最小電流値を有する電流を選択して作られる第６の電流として合成し、この第６の電流を第１の電流電圧変換回路において電圧に変換して作るため、近似３次温度特性電圧の特性バラツキ要因が、第１の電流、第２の電流及び第５の電流の３つの構成要素のバラツキのみとなり、従来の関数発生回路が、近似３次温度特性電圧Ｖｃを５本の制御電圧群を合成して作っていることで、そのバラツキ要因が５つの構成要素のバラツキであることと比較すると、バラツキ要因を約４０％低減することができる関数発生回路であり、
また、近似３次温度特性電圧Ｖｃが、第１の電流、第２の電流及び第５の電流の３つの連続した直線状に変化する３本の制御電流群を合成し電流電圧変換した電圧で作られていても、５本の制御電圧群を合成して近似３次温度特性電圧Ｖｃを作っている従来の関数発生回路と同精度の３次近似にすることができる関数発生回路であり、
また、電源電圧Ｖｃｃの最小値が、第２の電気信号と第３の電気信号が同電位になる電圧値により律則されており、近似３次温度特性電圧Ｖｃの構成要素である第１の電流、第２の電流及び第５の電流の３つの連続した直線状に変化する３本の制御電流群の電流値とは関係がなく、第１の電気信号、第２の電気信号及び第３の電気信号は、ある程度任意に設計することができるので、電源電圧Ｖｃｃを２．０Ｖ以下の低電圧で動作させることができる関数発生回路である。
【図面の簡単な説明】
【図１】本発明の一実施形態における関数発生回路の構成図
【図２】本発明の一実施形態の第１の変形例における関数発生回路の構成図
【図３】本発明の一実施形態の第２の変形例における関数発生回路の構成図
【図４】本発明の一実施形態の第３の変形例における関数発生回路の構成図
【図５】従来の関数発生回路の構成図
【図６】本発明の一実施形態における関数発生回路の各部の電圧及び電流の温度に対する特性図
【符号の説明】
１、３、１２  ＭＡＸ回路
２、４、１３  ＭＩＮ回路
５  第１の差動電流コンパレータ
６  第２の差動電流コンパレータ
７  第３の差動電流コンパレータ
８  第４の差動電流コンパレータ
９  第１のカレントミラー回路
１０  第２のカレントミラー回路
１１  電流電圧変換回路
１４  第５の差動電流コンパレータ
１５  第６の差動電流コンパレータ
１６  第７の差動電流コンパレータ
１７  第８の差動電流コンパレータ
Ｖｃｃ  電源電圧
Ｖｒｅｆ  参照電圧
Ａｍｐ１  第１のオペアンプ
ＩＴ１  第１の電流
ＩＴ２  第２の電流
ＩＴ３  第３の電流
ＩＴ４  第４の電流
ＩＴ５  第５の電流
ＩＴ６  第６の電流
ＩＴ７  第７の電流
ＩＴ８  第８の電流
ＩＴ９  第９の電流
ＩＴ１０  第１０の電流
ＩＴ１１  第１１の電流
ＩＴ１２  第１２の電流
ＩＴ１０１  第１７の電流
ＩＴ２０１  第１８の電流
ＩＴ５０１  第１９の電流
ＩＴ７０１  第２０の電流
ＩＴ８０１  第２１の電流
ＩＴ１１０１  第２２の電流
Ｖ１  第１の電気信号
Ｖ２  第２の電気信号
Ｖ３  第３の電気信号
Ｖｃ１  第４の電気信号（＝制御電圧Ｖｃ）
Ｖ４  第５の電気信号
Ｖ５  第６の電気信号
Ｖ６  第７の電気信号
Ｖｃ２  第８の電気信号（＝制御電圧Ｖｃ）
Ｒ１  第１の抵抗
Ｒ２  第２の抵抗
Ｒ３  第３の抵抗
Ｒ４  第４の抵抗
Ｒ５  第５の抵抗
Ｒ６  第６の抵抗
Ｒ７  第７の抵抗
Ｍ１  第１のＰｃｈＭＯＳトランジスタ
Ｍ２  第２のＰｃｈＭＯＳトランジスタ
Ｍ３  第３のＰｃｈＭＯＳトランジスタ
Ｍ４  第４のＰｃｈＭＯＳトランジスタ
Ｍ５  第５のＰｃｈＭＯＳトランジスタ
Ｍ６  第６のＰｃｈＭＯＳトランジスタ
Ｍ７  第７のＰｃｈＭＯＳトランジスタ
Ｍ８  第８のＰｃｈＭＯＳトランジスタ
Ｍ９  第１のＮｃｈＭＯＳトランジスタ
Ｍ１０  第２のＮｃｈＭＯＳトランジスタ
Ｍ１１  第３のＮｃｈＭＯＳトランジスタ
Ｍ１２  第４のＮｃｈＭＯＳトランジスタ
Ｍ１３  第５のＮｃｈＭＯＳトランジスタ
Ｍ１４  第６のＮｃｈＭＯＳトランジスタ
Ｍ１５  第７のＮｃｈＭＯＳトランジスタ
Ｍ１６  第８のＮｃｈＭＯＳトランジスタ
Ｑ９  第５のＮＰＮトランジスタ
Ｑ１０  第６のＮＰＮトランジスタ
Ｑ１１  第５のＰＮＰトランジスタ
Ｑ１２  第６のＰＮＰトランジスタ
Ｑ１３  第７のＰＮＰトランジスタ
Ｑ１４  第８のＰＮＰトランジスタ
Ｑ１５  第９のＰＮＰトランジスタ
Ｑ１６  第１０のＰＮＰトランジスタ
Ｑ１７  第１１のＰＮＰトランジスタ
Ｑ１８  第１２のＰＮＰトランジスタ
Ｑ１９  第１３のＰＮＰトランジスタ
Ｑ２０  第１４のＰＮＰトランジスタ
Ｑ２１  第７のＮＰＮトランジスタ
Ｑ２２  第８のＮＰＮトランジスタ
Ｑ２３  第９のＮＰＮトランジスタ
Ｑ２４  第１０のＮＰＮトランジスタ
Ｑ２５  第１１のＮＰＮトランジスタ
Ｑ２６  第１２のＮＰＮトランジスタ
Ｑ２７  第１３のＮＰＮトランジスタ
Ｑ２８  第１４のＮＰＮトランジスタ
ｙ１  第９の電気信号
ｙ２  第１０の電気信号
ｙ３  第１１の電気信号
ｙ４  第１２の電気信号
ｙ５  第１３の電気信号
ｙ６  第１４の電気信号
ｙ７  第１５の電気信号（＝制御電圧Ｖｃ）
Ｑ１  第１のＮＰＮトランジスタ
Ｑ２  第２のＮＰＮトランジスタ
Ｑ３  第３のＮＰＮトランジスタ
Ｑ４  第２のＰＮＰトランジスタ
Ｑ５  第３のＰＮＰトランジスタ
Ｑ６  第１のＰＮＰトランジスタ
Ｑ７  第４のＮＰＮトランジスタ
Ｑ８  第４のＰＮＰトランジスタ
Ｉ１  第１３の定電流源
Ｉ２  第１４の定電流源
Ｉ３  第１５の定電流源
Ｉ４  第１６の定電流源
Ｉ８  第５の定電流源
Ｉ９  第６の定電流源
Ｔ０  ３次温度特性の中心温度
Ｔ１  第１の電流と第２の電流が同一値となる温度
Ｔ２  第４の電流と第５の電流が同一値となる温度
【図１】
2004200851.tif 000003
【図２】
2004200851.tif 000004
【図３】
2004200851.tif 000005
【図４】
2004200851.tif 000006
【図５】
2004200851.tif 000007
【図６】
2004200851.tif 000008