(57)【要約】【課題】製造工程が単純で、製品の歩留まりが高く、かつ生産コストを節減することができ、記憶したデジタルデータを永久的に保存することができるデジタル記憶媒体を提供する。【解決手段】電子デバイスと接続し、該電子デバイスから伝送されるデジタルデータを保存するデジタル記憶媒体であって、該電子デバイスと該デジタル記憶媒体とを制御するインタフェースとなるインタフェース制御回路と、該デジタル記憶媒体のプログラムコードを記憶する第一メモリと、該電子デバイスから伝送されるデジタルデータを保存する第二メモリと、該インタフェース制御回路と、該第二メモリとの間に電気的に接続され、かつ該インタフェース制御回路から伝送されるデジタルデータを該第二メモリに保存するメモリ制御回路と、該デジタル記憶媒体の操作を制御するプロセッサとを含んでなり、該第二メモリは、該電子デバイスから伝送されるデジタルデータを保存する複数のトランジスタを含む。【選択図】　図３
2004070584.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスと接続し、該記電子デバイスから伝送されるデジタルデータを保存するデジタル記憶媒体であって、
該電子デバイスと該デジタル記憶媒体とを制御するインタフェースとなるインタフェース制御回路と、
該デジタル記憶媒体のプログラムコードを記憶する第一メモリと、
該電子デバイスから伝送されるデジタルデータを保存する第二メモリと、
該インタフェース制御回路と、該第二メモリとの間に電気的に接続され、且つ該インタフェース制御回路からの伝送されるデジタルデータを該第二メモリに保存するメモリ制御回路と、
該デジタル記憶媒体の操作を制御するプロセッサとを含んでなり、
該第二メモリは、該電子デバイスから伝送されるデジタルデータを保存する複数のトランジスタを含むことを特徴するデジタル記憶媒体。
【請求項２】
前記デジタル記憶媒体は、一つの集積回路に形成されることを特徴する請求項１に記載のデジタル記憶媒体。
【請求項３】
前記第二メモリが、ワンタイム・プログラマブル　リードオンリメモリであることを特徴する請求項１に記載のデジタル記憶媒体。
【請求項４】
前記トランジスタが、ｐ型金属絶縁体半導体トランジスタあることを特徴する請求項１に記載のデジタル記憶媒体。
【請求項５】
前記トランジスタが、ｎ型金属絶縁体半導体トランジスタであることを特徴する請求項１に記載のデジタル記憶媒体。
【請求項６】
前記トランジスタが、単層多結晶ケイ素層のみを含むことを特徴する請求項１に記載のデジタル記憶媒体。
【請求項７】
前記第一メモリがワンタイム・プログラマブル　リードオンリメモリであることを特徴する請求項１に記載のデジタル記憶媒体。
【請求項８】
前記第一メモリが、プログラムコードを保存ための複数の金属絶縁体半導体トランジスタを含んでなることを特徴する請求項１に記載のデジタル記憶媒体。
【請求項９】
前記第一メモリの金属絶縁体半導体トランジスタがｐ型金属絶縁体半導体トランジスタであることを特徴する請求項８に記載のデジタル記憶媒体。
【請求項１０】
前記第一メモリの金属絶縁体半導体トランジスタが、ｎ型金属絶縁体半導体トランジスタであることを特徴する請求項８に記載のデジタル記憶媒体。
【請求項１１】
前記第一メモリのそれぞれの金属絶縁体半導体トランジスタには単層多結晶ケイ素層のみを含むことを特徴する請求項８に記載のデジタル記憶媒体。
【請求項１２】
前記デジタル記憶媒体は、さらに、コンパクトフラッシュ（登録商標）・インタフェースか、スマートメディアインタフェースか、マルチメディアインタフェースか、セキュアデジタル（Ｓｅｃｕｒｅ　Ｄｉｇｉｔａｌ）インタフェースか、もしくはメモリースティックインタフェースを具え、かつ該インタフェース制御回路に電気的に接続し、該電子デバイスから伝送されるデジタルデータを受信することを特徴する請求項１に記載のデジタル記憶媒体。
【請求項１３】
前記電子デバイスがデジタルカメラであることを特徴する請求項１に記載のデジタル記憶媒体。
【請求項１４】
前記電子デバイスがパーソナル・デジタル・アシストであることを特徴する請求項１に記載のデジタル記憶媒体。
【請求項１５】
前記電子デバイスが携帯電話機であることを特徴する請求項１に記載のデジタル記憶媒体。
【請求項１６】
前記電子デバイスがデジタルピクチャーフレームであることを特徴する請求項１に記載のデジタル記憶媒体。
【請求項１７】
前記電子デバイスがデジタルオーディオプレーヤーであることを特徴する請求項１に記載のデジタル記憶媒体。
【請求項１８】
前記電子デバイスがゲームデバイスであることを特徴する請求項１に記載のデジタル記憶媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、デジタルデータを記憶する電子デバイスに関し、特にワンタイム・ピーロム（ＯＴＰＲＯＭ：ｏｎｅ　ｔｉｍｅ　ＰＲＯＭ、ワンタイム・プログラマブル　リードオンリメモリ）を具え、デジタルデータを記憶する電子デバイスに関する。
【０００２】
【従来の技術】
消費性電子製品の発展とともに、不揮発性メモリでデジタルデータを記憶する電子製品がますます増えている。例えば、デジタルカメラ、パーソナル・デジタル・アシスト（ＰＤＡ）、デジタルピクチャーフレーム、もしくは携帯電話機などは、いずれもフラッシュメモリによって、デジタルデータを保存する。フラッシュメモリは、不揮発性のデータ保存をデバイスに提供する。例えば、デジタルカメラはフラッシュメモリをデジタルフィルムとし、デジタルカメラの撮影したデジタル画像を記憶する。このようにフラッシュメモリは、広範に応用されているが、ただし若干の欠点を有する。
【０００３】
アメリカ合衆国特許出願第Ｓ／Ｎ　１０／０５５，０４７号“Ｌｏｗ　ｖｏｌｔａｇｅ　ｓｉｎｇｌｅ−ｐｏｌｙ　Ｆｌａｓｈ　ｍｅｍｏｒｙ　ｃｅｌｌ　ａｎｄ　ａｒｒａｙ”によれば、金属絶縁体半導体を利用した記憶デバイスの製造方法が開示されている。この出願の出願日は２００２年０１月２５日である。この特許願においては、不揮発性メモリセル（例えば、フラッシュメモリ）の構造と、金属酸化膜半導体（ＭＯＳ）メモリセルとの構造とを比較し、その差異を示している。その内容は次の通りである。
【０００４】
図１に従来のフラッシュメモリセル１０を開示する。フラッシュメモリセル１０はベース２０を具え、ベース２０は二つのドーピング領域１８を含む。またベース２０上には誘電層２４が形成される。誘電層２４には、一連の複雑な写真平板（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程と、エッチング工程によって、ドーピング領域１８上にコンタクトホール２２を形成する。コンタクトホール２２は、誘電層２４を複数の連続しないブロックに分割する。誘電層２４を分割してなるブロックの内、二つのコンタクトホール２２の間に存在する誘電層２４のブロックには、コントロールゲート１４と、フローティングゲート１６とが形成され、かつコントロールゲート１４は、フローティングゲート１６上に位置する。コントロールゲート１４とフローティングゲート１６とは、多結晶ケイ素（ポリシリコン）材によって構成され、それぞれ、多結晶ケイ素層を形成する。よって、フラッシュメモリセル１０内には、コントロールゲート１４を形成する多結晶ケイ素層と、フローティングゲート１６を形成する多結晶ケイ素層の二つの多結晶ケイ素層が存在する。
【０００５】
図２は従来の金属絶縁体半導体メモリセル３０の説明図である。金属絶縁体半導体メモリセル３０はベース４０を具え、ベース４０は二つのドーピング領域３８を含んでなる。ベース４０上には誘電層４５が形成される。誘電層４５は単層誘電層（シングル　チャージ　トラッピング材）か、もしくは複層誘電層（ｃｏｍｐｏｓｉｔｅ　ｄｉｅｌｅｃｔｒｉｃ　ｌａｙｅｒ）であってもよく、いずれも電子を誘電層４５に捕捉することを目的とする。複層誘電層の例として、二酸化ケイ素−窒化ケイ素−二酸化ケイ素層が挙げられる。
【０００６】
誘電層４４には、一連の写真平板工程とエッチング工程によって、ドーピング領域３８の上にコンタクトホール４２が形成される。コンタクトホール４２は、誘電層４４を複数の連続しないブロックに分割する。誘電層４４を分割してなる複数のブロックの内、二つのコンタクトホール４２の間に存在するブロックにはコントロールゲート３６が形成される。コントロールゲート３６は多結晶ケイ素材によってなる。よって、金属絶縁半導体メモリセル３０は一つのコントロールゲート３６のみを含み、フラッシュメモリセル１０に見られるようないかなるフローティングゲートも含まない。このため金属絶縁半導体メモリセル３０は、コントロールゲート３６を形成する多結晶ケイ素層のみを含む。
【０００７】
以上が、フラッシュメモリセル１０と、金属絶縁半導体メモリセル３０との構造上の差異である。よって、二種類のメモリセルの製造工程には相当の差異がある。即ち、フラッシュメモリセル１０は二つの多結晶ケイ素層を具え、金属絶縁体半導体メモリセル３０は一つの多結晶ケイ素層のみを具える。従って、フラッシュメモリセル１０を製造する場合、写真平板工程、エッチング工程及びその他工程が、金属絶縁体半導体メモリセル３０に比して６〜８工程多くなる。また、フラッシュメモリセル１０の製造工程は複雑であるため、相対的に製造コストも金属絶縁体半導体メモリセル３０に比して高くなる。よって、フラッシュメモリを記憶媒体とする電子製品の価額も相対的に高くなる。
【０００８】
【発明が解決しようとする課題】
この発明は製造工程が単純で、製品の歩留まりが高く、かつ生産コストを節減することのできるワンタイム・ピーロムを具えたデジタル記憶媒体であって、電子デバイスと接続し、電子デバイスから伝送されるデジタルデータを記憶するためのデジタル記憶媒体を提供することを課題とする。
【０００９】
【課題を解決するための手段】
そこで、本発明者は従来の技術に見られる欠点を解消すべく、
接続される電子デバイスとデジタル記憶媒体とを制御するインタフェースとなるインタフェース制御回路と、
デジタル記憶媒体のプログラムコードを記憶する第一メモリと、
電子デバイスから伝送されるデジタルデータを保存する第二メモリと、
インタフェース制御回路と、第二メモリとの間に電気的に接続され、かつインタフェース制御回路から伝送されるデジタルデータを第二メモリに保存するメモリ制御回路と、
デジタル記憶媒体の操作を制御するプロセッサとによってデジタル記憶媒体を構成する構造によって課題を解決できる点に着眼し、かかる知見に基づき本発明を完成させた。
【００１０】
以下、この発明について詳述する。
【００１１】
請求項１に記載するデジタル記憶媒体は、電子デバイスと接続し、電子デバイスから伝送されるデジタルデータを保存するデジタル記憶媒体であって、
電子デバイスとデジタル記憶媒体とを制御するインタフェースとなるインタフェース制御回路と、デジタル記憶媒体のプログラムコードを記憶する第一メモリと、電子デバイスから伝送されるデジタルデータを保存する第二メモリと、インタフェース制御回路と、第二メモリとの間に電気的に接続され、かつインタフェース制御回路からの伝送されるデジタルデータを第二メモリに保存するメモリ制御回路と、デジタル記憶媒体の操作を制御するプロセッサとを含んでなる。第二メモリは、電子デバイスから伝送されるデジタルデータを保存する複数のトランジスタを含む。
【００１２】
請求項２に記載するデジタル記憶媒体は、請求項１における記憶媒体が一つの集積回路に形成される。
【００１３】
請求項３に記載するデジタル記憶媒体は、請求項１における第二メモリが、ワンタイム・ピーロムである。
【００１４】
請求項４に記載するデジタル記憶媒体は、請求項１におけるトランジスタが、ｐ型金属絶縁体半導体トランジスタである。
【００１５】
請求項５に記載するデジタル記憶媒体は、請求項１におけるトランジスタが、ｎ型金属絶縁体半導体トランジスタである。
【００１６】
請求項６に記載するデジタル記憶媒体は、請求項１におけるトランジスタが、単層多結晶ケイ素層のみを含む。
【００１７】
請求項７に記載するデジタル記憶媒体は、請求項１における第一メモリがワンタイム・ピーロムである。
【００１８】
請求項８に記載するデジタル記憶媒体は、請求項１における第一メモリが、プログラムコードを保存ための複数の金属絶縁体半導体トランジスタを含んでなる。
【００１９】
請求項９に記載するデジタル記憶媒体は、請求項８における第一メモリの金属絶縁体半導体トランジスタがｐ型金属絶縁体半導体トランジスタである。
【００２０】
請求項１０に記載するデジタル記憶媒体は、請求項８における第一メモリの金属絶縁体半導体トランジスタが、ｎ型金属絶縁体半導体トランジスタである。
【００２１】
請求項１１に記載するデジタル記憶媒体は、請求項８における第一メモリのそれぞれの金属絶縁体半導体トランジスタに単層多結晶ケイ素層のみを含む。
【００２２】
請求項１２に記載するデジタル記憶媒体は、請求項１におけるデジタル記憶媒体がさらに、コンパクトフラッシュ（登録商標）・インタフェースか、スマートメディアインタフェースか、マルチメディアインタフェースか、セキュアデジタルインタフェースか、もしくはメモリースティックインタフェースを具え、かつインタフェース制御回路に電気的に接続し、該電子デバイスから伝送されるデジタルデータを受信する。
【００２３】
請求項１３に記載するデジタル記憶媒体は、請求項１における電子デバイスがデジタルカメラである。
【００２４】
請求項１４に記載するデジタル記憶媒体は、請求項１における電子デバイスがパーソナル・デジタル・アシストである。
【００２５】
請求項１５に記載するデジタル記憶媒体は、請求項１における電子デバイスが携帯電話機である。
【００２６】
請求項１６に記載するデジタル記憶媒体は、請求項１における電子デバイスがデジタルピクチャーフレームである。
【００２７】
請求項１７に記載するデジタル記憶媒体は、請求項１における電子デバイスがデジタルオーディオプレーヤーである。
【００２８】
請求項１８に記載するデジタル記憶媒体は、請求項１における電子デバイスがゲームデバイスである。
【００２９】
【発明の実施形態】
この発明は、ワンタイム・ピーロムを具え、デジタルデータを記憶する電子デバイスを提供するものであって、接続される電子デバイスとデジタル記憶媒体とを制御するインタフェースとなるインタフェース制御回路と、デジタル記憶媒体のプログラムコードを記憶する第一メモリと、電子デバイスから伝送されるデジタルデータを保存する第二メモリと、インタフェース制御回路と、第二メモリとの間に電気的に接続され、かつインタフェース制御回路から伝送されるデジタルデータを該第二メモリに保存するメモリ制御回路と、デジタル記憶媒体の操作を制御するプロセッサとによって構成する。
【００３０】
かかるデジタル記憶媒体について、具体的な実施例を挙げ、図示を参照にして以下に詳述する。
【００３１】
【実施例】
図３は本発明のデジタル記憶媒体５０のブロック図である。デジタル記憶媒体５０は電子デバイスに接続して、電子デバイスから伝送されるデジタルデータを保存する。デジタル記憶媒体５０には、電子デバイスとデジタル記憶媒体５０とを制御するインタフェースとなるインタフェース制御回路５２と、デジタル記憶媒体５０のプログラムコードを記憶する第一メモリ５４と、電子デバイスからのデジタルデータを記憶する第二メモリ５６とを含む。第一メモリ５４と第二メモリ５６はワンタイム・ピーロム（ＯＴＰＲＯＭ）であり、通常の半導体技術によって製造できるものである。これには例えば、ＰＭＯＳ、ＮＭＯＳ、ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ　ＭＯＳ）などが含まれる。また、デジタル記憶媒体５０には、メモリ制御回路５８とプロセッサ６０とを含み、該メモリ制御回路５８はインタフェース制御回路５２と第二メモリ５６との間に電気的に接続され、インタフェース制御回路５２から伝送されるデジタルデータを第二メモリ５６に保存する。プロセッサ６０は、デジタル記憶媒体の操作を制御し、デジタル記憶媒体５０は、デバイスインタフェース６２であって、電子デバイスからのデジタル信号を受信する。デバイスインタフェース６２は、インタフェース制御回路５２に電気的に接続し、同じデバイスインタフェースを有する電子デバイスからの電気信号を受信する。
【００３２】
デジタル記憶媒体５０の第一メモリ５４と第二メモリ５６とはいずれも単層多結晶ケイ素層を有する金属絶縁体半導体トランジスタによって形成される。即ち、図２に開示するように金属絶縁体半導体メモリセル３０の第一メモリ５４及び第二メモリ５６は、いずれもワンタイム・ピーロム（ＯＴＰＲＯＭ）である。第一メモリ５４は、デジタル記憶媒体５０のプログラムコードを保存するために用いられる。該プログラムコードはデジタル記憶媒体５０に一回しか書き込まないので、好ましくはワンタイム・ピーロム（ＯＴＰＲＯＭ）を第一メモリとして用いる。第二メモリ５６は、電子デバイスから伝送されるデジタルデータを記憶するために用いられる。よって、ワンタイム・ピーロム（ＯＴＰＲＯＭ）を第二メモリ５６として使用した場合、デジタルデータが永久的に記憶され、予期せず電磁が消去され、デジタルデータが失われることがない。
【００３３】
デジタル記憶媒体５０上のプロセッサ６０、メモリ制御回路５８、もしくはインタフェース制御回路５２などの全ての回路は、金属酸化膜トランジスタによって構成されるので、第一メモリ５４と、第二メモリ５６とは、いずれも同様の製造工程によって製造することができる。このため、デジタル記憶媒体５０内の全ての素子は、単一のチップ上に製造することができ、金属絶縁体半導体メモリセル３０の製造コストをフラッシュメモリ１０に比して大幅に節減することができる。
【００３４】
この発明のデジタル記憶媒体５０は、金属絶縁体半導体メモリセル３０によってワンタイム・ピーロムを形成する。金属絶縁体半導体メモリセル３０の製造工程は、フラッシュメモリ１０の製造工程に比して単純であるため、金属絶縁体半導体メモリセル３０をフラッシュメモリ１０の代替にすることによって、製造コストを大幅に低減させ、歩留まりを高めるのみならず、デジタル記憶媒体５０内のデジタルデータを永久的に保存することができる。
【００３５】
以上はこの発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【発明の効果】
この発明によるデジタル記憶媒体は、金属絶縁体半導体によるワンタイム・ピーロムを具えることによって、製造工程が単純で、製品の歩留まりが高く、かつ生産コストを節減することができる。また、デジタル記憶媒体に記憶したデジタルデータを永久的に保存することができる。
【図面の簡単な説明】
【図１】従来のフラッシュメモリの構造を表す説明図である。
【図２】従来の金属絶縁体半導体メモリの構造を表す説明図である。
【図３】この発明によるデジタル記憶媒体の構造を表すブロック図である。
【符号の説明】
１０　　　　フラッシュメモリ
１４　　　　コントロールゲート
１６　　　　フローティングゲート
１８　　　　ドーピング領域
２０　　　　ベース
２２　　　　コンタクトホール
２４　　　　誘電層
３０　　　　金属絶縁体半導体メモリセル
３６　　　　コントロールゲート
３８　　　　ドーピング領域
４０　　　　ベース
４２　　　　コンタクトホール
４４，４５　誘電層
５０　　　　デジタル記憶媒体
５２　　　　インタフェース制御回路
５４　　　　第一メモリ
５６　　　　第二メモリ
５８　　　　メモリ制御回路
６０　　　　プロセッサ
６２　　　　デバイスインタフェース
６４　　　　金線
【図１】
2004070584.tif 000003
【図２】
2004070584.tif 000004
【図３】
2004070584.tif 000005