(57)【要約】【課題】周囲の状況によらず所望の周波数を発振する発振回路に関し、安定した発振周波数が応答性がよい状態で得られる発振回路を提供することを目的とする。【解決手段】本発明は、制御電圧に応じた周波数で発振する発振手段（１１）と、制御電圧を発振手段の発振周波数が所定の周波数となるように補正するための補正信号を生成する補正手段（１２）と、補正手段で生成された補正信号を所定の周波数でホールドするホールド手段（１３）とを有することを特徴とする。【選択図】  図１
2004289322.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧に応じた周波数で発振する発振手段と、
前記制御電圧を前記発振手段の発振周波数が所定の周波数となるように補正するための補正信号を生成する補正手段と、
前記補正手段で生成された前記補正信号を前記発振手段に応じた発振周波数に応じた周波数でホールドするホールド手段とを有することを特徴とする発振回路。
【請求項２】
前記ホールド手段は、前記補正手段で生成される補正信号をディジタルデータに変換するアナログ−ディジタル変換手段と、
前記アナログ−ディジタル変換手段で変換されたディジタルデータを前記発振手段に応じた発振周波数に応じた周波数でホールドするホールド回路と、
前記ホールド回路でホールドされたディジタルデータをアナログ信号に変換するディジタル−アナログ変換手段とを有することを特徴とする請求項１又は２記載の発振回路。
【請求項３】
前記ホールド手段は、前記発振手段の発振周波数を分周し、前記所定の周波数を生成する分周手段を有することを特徴とする請求項１又は２記載の発振回路。
【請求項４】
前記所定の周波数は、前記発振手段の発振周波数に応じた周波数であることを特徴とする請求項１乃至３のいずれか一項記載の発振回路。
【請求項５】
前記所定の周波数は、ノイズ成分の周波数より低い周波数に設定されたことを特徴とする請求項１乃至４のいずれか一項記載の発振回路。
【請求項６】
前記補正手段は、前記発振手段の発振周波数の周囲温度に応じた変化を補正するための補正信号を生成することを特徴とする請求項１乃至５のいずれか一項記載の発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は発振回路に係り、特に、周囲の状況によらず所望の周波数を発振する発振回路に関する。
【０００２】
【従来の技術】
近年、通信技術の発達にともない、使用できる電波の周波数帯域が狭帯域化している。このため、通信機器などに搭載される発振回路の発振出力の周波数には高精度化が求められている。しかし、発振回路に用いられる振動子は温度に応じて振動の特性が変化する、いわゆる、温度特性を有している。
【０００３】
このため、発振回路では振動子の発振周波数の変化により発振周波数が変化しないように補正を行なっていた（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１０−２９０１１８号公報（図１、段落番号００４０〜００５４）
【０００５】
【発明が解決しようとする課題】
しかるに、従来の発振回路では、温度センサの出力アナログ信号をディジタルデータに変換し、変換されたディジタルデータに対して演算処理を行なうことによりノイズなどの除去を行なっていたため、回路構成が複雑になるとともに、高価になる。また、演算処理を行なっているため、起動時の立ち上がりに対しするレスポンスが悪かく、さらに、センサからのアナログ信号の急激な変動などに急速に対応できないなどの課題があった。
【０００６】
本発明は上記の点に鑑みてなされたもので、安定した発振周波数が応答性がよい状態で得られる発振回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、制御電圧に応じた周波数で発振する発振手段（１１）と、制御電圧を発振手段の発振周波数が所定の周波数となるように補正するための補正信号を生成する補正手段（１２）と、補正手段で生成された補正信号を所定の周波数でホールドするホールド手段（１３）とを有することを特徴とする。
【０００８】
また、ホールド手段（１３）は、補正手段（１２）で生成される補正信号をディジタルデータに変換するアナログ−ディジタル変換手段（４１）と、アナログ−ディジタル変換手段（４１）で変換されたディジタルデータを所定の周波数でホールドするホールド回路（４２、４４）と、ホールド回路（４２、４４）にホールドされたディジタルデータをアナログ信号に変換するディジタル−アナログ変換手段（４３）とを有することを特徴とする。
【０００９】
本発明によれば、制御電圧に応じた周波数で発振を行なう発振手段の制御電圧として発振手段（１１）の発振周波数が所定の周波数となるように補正するための補正信号を供給する場合に、補正信号を発振手段の発振周波数に基づいて補正信号に含まれるノイズを除去できる周波数でホールドすることにより、補正信号に含まれるノイズを除去できる。また、このとき、本発明では、発振手段（１１）の発振周波数に基づいて補正信号をホールドするタイミングを決定しており、ホールドするタイミングを決めるための発振回路が不要となり、簡単な構成で補正信号中のノイズ除去を行なえるとともに、省電力化が可能となる。さらに、演算などの処理を行わないため、応答性よくノイズ除去を行える。
【００１０】
また、本発明によれば、補正信号をディジタルデータに変換することによりホールド、更新などの動作制御を容易に行なえるため、簡単な構成で起動時に所望の周波数に迅速に到達させることができる。また、本発明によれば、補正信号の急峻な変動に迅速に対応できる。
【００１１】
【発明の実施の形態】
図１は本発明の一実施例の回路構成図を示す。
【００１２】
本実施例の発振回路１は、電圧制御発振回路１１、補正回路１２、サンプリング回路１３を含む構成とされている。
【００１３】
電圧制御発振回路１１は、例えば、電圧制御水晶発振回路から構成されており、制御電圧に応じて出力発振周波数が変化する構成とされている。
【００１４】
図２は電圧制御発振回路１１のブロック構成図を示す。
【００１５】
電圧制御発振回路１１は、発振子２１、インバータ２２、帰還抵抗Ｒｆ、直流カット用コンデンサＣ１、Ｃ２、可変容量ダイオードＣｖ１、Ｃｖ２、バッファアンプ２３を含む構成とされている。
【００１６】
発振子２１は、例えば、水晶発振子から構成されており、インバータ２２に並列に接続されている。また、帰還抵抗Ｒｆは、インバータ２２に並列に接続されている。水晶発振子２１、インバータ２２、帰還抵抗Ｒｆからなる並列回路の一端には、コンデンサＣ１を介して可変容量ダイオードＣｖ１が逆極性に接続されている。また、水晶発振子２１、インバータ２２、帰還抵抗Ｒｆからなる並列回路の他端には、コンデンサＣ２を介して可変容量ダイオードＣｖ２が逆極性に接続されている。  可変容量ダイオードＣｖ１のアノードには入力抵抗Ｒｉｎ１を介して制御電圧Ｖｃｎｔが印加され、可変容量ダイオードＣｖ２のアノードには入力抵抗Ｒｉｎ２を介して制御電圧Ｖｃｎｔが印加される。可変容量ダイオードＣｖ１、Ｃｖ２は、制御電圧Ｖｃｎｔに応じて容量が変化する。これによって、水晶発振子２１から見た発振回路側の容量成分が変化するため、制御電圧に応じた発振周波数で発振する。
【００１７】
また、水晶発振子２１、インバータ２２、帰還抵抗Ｒｆの並列回路の他端は、バッファアンプ２３を介して出力端子Ｔｏｕｔに接続されている。バッファアンプ２３は、水晶発振子２１、インバータ２２、帰還抵抗Ｒｆの並列回路の他端に発生する発振信号を増幅して出力端子Ｔｏｕｔに供給する。
【００１８】
このとき、電圧制御発振回路１１の発振周波数は、温度に応じて変化する、いわゆる、温度特性を有する。一般に発振周波数ｆは、
ｆ＝αＴ＾３＋βＴ＋γ                            …（１）
で近似される温度特性を持つことが知られている。
【００１９】
補正回路１２は、この発振周波数の温度特性を補正し、発振周波数の温度依存性を低減し、一定の発振周波数を出力するための回路である。
【００２０】
補正回路１２は、基準電圧生成回路３１、温度センサ３２、３次関数発生回路３３、コンダクタンスアンプ３４〜３６、加算器３７から構成される。基準電圧生成回路３１は、基準電圧Ｖｒｅｆを発生する回路である。基準電圧生成回路３１により式（１）のγ成分が調整される。
【００２１】
温度センサ３２は、基準電圧発生回路３１で発生された温度に対して安定した基準電圧Ｖｒｅｆにより駆動され、温度に対して１次関数となる出力を発生する回路である。温度センサ３２の出力により式（１）のβ成分が調整される。
【００２２】
さらに、３次関数発生回路３３は、温度センサ３２の出力を３次関数的に変化させて出力する回路である。３次関数発生回路３３の出力により、式（１）のα成分が調整される。
【００２３】
基準電圧生成回路３１で発生した基準電圧Ｖｒｅｆは、コンダクタンスアンプ３４によりゲイン調整された後、加算器３７に供給される。また、温度センサ３５の出力は、コンダクタンスアンプ３５によりゲイン調整された後、加算器３７に供給される。３次関数発生回路３３の出力は、コンダクタンスアンプ３５によりゲイン調整された後、加算器３７に供給される。
【００２４】
加算器３７は、コンダクタンスアンプ３４の出力とコンダクタンスアンプ３５の出力とコンダクタンスアンプ３６の出力とを加算して出力する。加算器３７の出力は、式（１）の温度に応じた周波数変動を補正する信号となる。加算器３７の出力は、ホールド回路１３に供給される。
【００２５】
図３はホールド回路１３のブロック構成図を示す。
【００２６】
ホールド回路１３は、低周波ノイズを低減するための回路であり、アナログ−ディジタル変換回路４１、メモリ４２、ディジタル−アナログ変換回路４３、ホールド制御回路４４を含む構成とされている。
【００２７】
アナログ−ディジタル変換回路４１は、加算器３７のアナログ出力をディジタルデータに変換する。アナログ−ディジタル変換回路４１で変換されたディジタルデータは、メモリ４２及びホールド制御回路４４に供給される。
【００２８】
ホールド制御回路４４は、比較器５１、５２、ＯＲゲート５３、分周回路部５４、レジスタ５５を含む構成とされている。比較器５１は、アナログ−ディジタル変換回路４１の出力ディジタルデータＤｉとメモリ４２に記憶保持されたディジタルデータＤｉ−１との差分に応じたディジタルデータΔＤを出力する。
【００２９】
比較器５１の出力ディジタルデータΔＤは、比較器５２に供給される。比較器５２には、比較器５１の出力ディジタルデータΔＤの他に、レジスタ５５から基準ディジタルデータΔＤ０が供給されている。比較器５２は、出力ディジタルデータΔＤが基準となるディジタルデータΔＤ０より大きいときに出力をハイレベルとし、小さいときに出力をローレベルとする。比較器５２の出力は、ＯＲゲート５３に供給される。なお、ＯＲゲート５３には、比較器５２の出力のほかに、分周回路部５４からクロックが供給されている。
【００３０】
図４は分周回路部５４のブロック構成図を示す。
【００３１】
分周回路部５４は、起動を高速化するための回路であり、電圧制御発振回路１１からの発振出力を分周して低周波ノイズ成分の周波数より低い周波数に分周するとともに、起動時にはメモリ４２を常時更新状態とするように制御する回路部であり、インバータ６１、分周器６２、ＯＲゲート６３、ＮＡＮＤゲート６４、Ｔ−フリップフロップ６５を含む構成とされている。
【００３２】
インバータ６１には、電圧制御発振回路１１の発振出力が供給されている。インバータ６１は、電圧制御発振回路１１の発振出力を反転して分周器６２及びＮＡＮＤゲート６４に供給する。分周器６２は、インバータ６１の出力の周波数を、予め設定された周波数、例えば、数１０Ｈｚ程度の低周波ノイズより低い周波数程度まで分周する。分周器６２の出力は、ＯＲゲート６３に供給される。
【００３３】
一方、ＮＡＮＤゲート６４には、インバータ６１の出力の他にＴ−フリップフロップ６５の出力が供給されている。ＮＡＮＤゲート６４は、インバータ６１の出力とＴ−フリップフロップ６５とのＮＡＮＤ論理を出力する。また、Ｔ−フリップフロップ６５のリセット端子には、パワーオンリセット信号が供給されている。パワーオンリセット信号は、電源投入時にハイレベルとされる信号であり、Ｔ−フリップフロップ６５は、電源投入時には、このパワーオンリセット信号によりリセットされ、出力／Ｑがハイレベルとされる。
【００３４】
ＯＲゲート６３は、分周器６２の出力とＮＡＮＤゲート６５の出力とのＯＲ論理を出力する。ＯＲゲート６３の出力は、ＯＲゲート５３に供給される。
【００３５】
ＯＲゲート５３は、比較器５２の出力と分周回路部５４の出力とのＯＲ論理を出力する。ＯＲゲート５３の出力は、メモリ４２に供給される。
【００３６】
メモリ４２は、ＦＩＦＯ（ｆｉｒｓｔ−ｉｎ−ｆｉｒｓｔ−ｏｕｔ）メモリなどから構成され、ホールド制御回路４４からのホールド信号がハイレベルの間、アナログ−ディジタル変換回路４１からのディジタルデータを順次に記憶保持する。メモリ４２に保持されたディジタルデータは、ディジタル−アナログ変換回路４３に供給される。
【００３７】
ディジタル−アナログ変換回路４３は、メモリ４２に保持されたディジタルデータをアナログ信号に変換する。ディジタル−アナログ変換回路４３で変換されたアナログ信号は、電圧制御発振回路１１に制御電圧として印加される。このとき、ディジタル−アナログ変換回路４３から供給されるアナログ信号は、温度に応じた周波数補正電圧である。よって、電圧制御発振回路１１は、ディジタル−アナログ変換回路４３からのアナログ信号よって温度によらず一定になるように発振周波数が制御される。
【００３８】
次に、回路の動作説明を行なう。まず、電源投入時の動作を説明する。
【００３９】
図５は本発明の一実施例の電源投入時の動作説明図を示す。図５（Ａ）は電圧制御発振回路１１の発振出力、図５（Ｂ）はパワーオンリセット信号、図５（Ｃ）はインバータ６１の出力、図５（Ｄ）はＴ−フリップフロップ６５の出力を示す。
【００４０】
電源が投入され、図５（Ｂ）に示すように時刻ｔ０でパワーオンリセット信号がハイレベルになると、図５（Ｄ）に示すようにＴ−フリップフロップ６５の出力がハイレベルになる。このとき、電圧制御発振回路１１の出力が立ち上がっていなければ、ＮＡＮＤゲート６５の入力はともにハイレベルとなるため、ＮＡＮＤゲート６４の出力は、ローレベルになる。このため、Ｔ−フリップフロップ６５の出力は、図５（Ｄ）に示すようにハイレベルに維持される。Ｔ−フリップフロップ６５の出力がハイレベルに維持されると、ＯＲゲート６３の出力がハイレベルに維持され、これによって、ＯＲゲート５３の出力もハイレベルに維持される。ＯＲゲート５３の出力がハイレベルの状態では、メモリ４２が常時更新状態とされ、ディジタル−アナログ変換器４３を介して電圧制御発振回路１１に供給される。このため、補正回路１２の出力が直接的に電圧制御発振回路１１に影響し、電圧制御発振回路１１の制御電圧を急速に目的の周波数を補正するための電圧にすることができる。よって、電圧制御発振回路１１が起動し、発振出力が動作レベルＶｔｈとなるときには、所望の周波数の発振出力を出力できる。
【００４１】
電圧制御発振回路１１が動作を開始し、図５（Ａ）に示すように発振出力が立ち上がると、ＮＡＮＤゲート６４の入力がローレベルに反転する。このため、ＮＡＮＤゲート６４の出力はハイレベルとなる。ＮＡＮＤゲート６４の出力がハイレベルになると、Ｔ−フリップフロップ６５の出力はローレベルに反転する。Ｔ−フリップフロップ６５の出力がローレベルに反転すると、ＯＲゲート６３からは分周器６２の出力が出力される。これによって、ＯＲゲート５３の出力は、分周器６２又は比較器５２のいずれかの出力が出力される。
【００４２】
なお、Ｔフリップフロップ６５の出力がローレベルに反転すると、ＮＡＮＤゲート６４の一方の入力がローレベルとされる。このため、ＮＡＮＤゲート６４の出力は、インバータ６１の出力レベルによらず、ハイレベルとなる。このため、Ｔ−フリップフロップ６５の出力は、ローレベルに維持される。よって、電圧制御発振回路１１の起動後は、ＯＲゲート６３の出力がＴ−フリップフロップ６５の出力の影響を受けることはなく、ＯＲゲー６３からは分周器６２の出力が出力される。
【００４３】
このため、電源制御発振回路１１の立ち上がり後は、分周器６２の出力がＯＲゲート５３に供給される。ＯＲゲート５３は、分周器６２の出力と、比較回路５２の出力とのいずれかをメモリ４２に供給しており、メモリ４２はＯＲゲート５３の出力がハイレベルのときに更新を行なう。このため、温度が比較的安定しているときには、分周器６２の出力によって低周波ノイズより低い周波数で更新が行なわれ、補正回路１２の出力が急激に変化し、メモリ４２の入出力データとの差分が基準値より大きい場合には、分周器６２の出力によらず、メモリ４２が更新され、急速に補正を行なうことができる。
【００４４】
なお、本実施例では、温度補正を行なう補正回路１２の出力をホールド回路１３で低周波ノイズの周波数より低い周波数でホールドし、更新する低周波ノイズを除去するようにしたが、補正回路１２は、温度補正に限定されるものではなく、他の要因による補正を行なう場合にも適用できる。
【００４５】
また、本実施例では、アナログ−ディジタル変換回路４１で変換されたディジタルデータをメモリ４２で低周波ノイズの周波数より低い周波数でホールドするようにしたが、これに限定されるものではなく、アナログ−ディジタル変換回路４１の出力段のラッチを分周回路５４の出力で行なうようにしてもよい。
【００４６】
【発明の効果】
上述の如く、本発明によれば、制御電圧に応じた周波数で発振を行なう発振手段の制御電圧として発振手段の発振周波数が所定の周波数となるように補正するための補正信号を供給する場合に、補正信号を発振手段の発振周波数に基づいて補正信号に含まれるノイズを除去できる周波数でホールドすることにより、補正信号に含まれるノイズを除去できる。また、このとき、本発明では、発振手段の発振周波数に基づいて補正信号をホールドするタイミングを決定しており、ホールドするタイミングを決めるための発振回路が不要となり、簡単な構成で補正信号中のノイズ除去を行なえるとともに、省電力化が可能となる。また、演算などの処理を行わないため、応答性よくノイズ除去を行なえる。
【００４７】
また、本発明によれば、補正信号をディジタルデータに変換することによりホールド、更新などの動作制御を容易に行なえるため、簡単な構成で起動時に所望の周波数に迅速に到達させることができる。また、本発明によれば、補正信号の急峻な変動に迅速に対応できる。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】電圧制御発振回路１１のブロック構成図である。
【図３】ホールド回路１３のブロック構成図である。
【図４】分周回路部５４のブロック構成図である。
【図５】本発明の一実施例の電源投入時の動作説明図である。
【符号の説明】
１  発振回路
１１  電圧制御発振回路、１２  補正回路、１３  ホールド回路
２１  発振子、２２  インバータ、２３  出力アンプ
３１  基準電圧生成回路、３２  温度センサ、３３  ３次関数発生回路
３４、３５、３６  アンプ、３７  加算器
４１  アナログ−ディジタル変換回路、４２  メモリ
４３  ディジタル−アナログ変換回路、４４  ホールド回路
５１、５２  比較器、５３  ＯＲゲート、５４  分周回路部
６１  インバータ、６２  分周器、６３  ＯＲゲート、６４  ＮＡＮＤゲート
６５  Ｔ−フリップフロップ
【図１】
2004289322.tif 000003
【図２】
2004289322.tif 000004
【図３】
2004289322.tif 000005
【図４】
2004289322.tif 000006
【図５】
2004289322.tif 000007