(57)【要約】【課題】  支持基板を有さない、薄型、軽量の半導体装置であって、製品信頼性、高周波特性に優れる半導体装置を提供する。【解決手段】  回路素子４１０ａ、４１０ｂの直下に多層配線構造を設ける。多層配線構造を構成する層間絶縁膜４０５を、１．０以上３．７以下の比誘電率を有し、０．０００１以上０．０２以下の誘電正接を有する材料により構成する。【選択図】  図４
2004200668.tif 000002
【特許請求の範囲】
【請求項１】
絶縁樹脂層と、その表面に搭載された半導体チップとを有し、
前記絶縁樹脂層内に配線パターンが埋設され、
前記絶縁樹脂層は、１．０以上３．７以下の比誘電率を有し、０．０００１以上０．０２以下の誘電正接を有することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記絶縁樹脂層の吸水率が０．１％以下であることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記絶縁樹脂層内に多層の配線パターンが埋設されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、
前記絶縁樹脂層は、液晶ポリマー、エポキシ樹脂またはＢＴレジンを含むことを特徴とする半導体装置。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置において、
前記配線パターンの表面粗さＲａが１μｍ以下であることを特徴とする半導体装置。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置において、
前記半導体チップがフリップ実装されていることを特徴とする半導体装置。
【請求項７】
絶縁樹脂層と、その表面に搭載された半導体チップとを有し、
前記絶縁樹脂層内に配線パターンが埋設され、
前記絶縁樹脂層の熱膨張係数が、−５〜５ｐｐｍ／℃であることを特徴とする半導体装置。
【請求項８】
基材の表面に複数の半導体装置形成領域を設ける工程と、
それぞれの半導体装置形成領域について、絶縁樹脂層内に配線パターンが埋設された層構造を形成する工程と、
該層構造の上に半導体チップを搭載する工程と、
前記半導体装置形成領域内において、前記半導体チップを絶縁材料によりモールドし、前記基材を除去した後、前記配線パターンの少なくとも一部を露出させる工程と、
前記モジュール形成領域外にある前記絶縁性樹脂をダイシングし、モジュール形成領域単位に分離して半導体装置を得る工程とを含み、
前記絶縁樹脂層の材料として、１．０以上３．７以下の比誘電率を有し、０．０００１以上０．０２以下の誘電正接を有する樹脂を用いることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記絶縁樹脂層の材料として、吸水率が０．１％以下である樹脂を用いることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項８または９に記載の半導体装置の製造方法において、
前記絶縁樹脂層内に多層の前記配線パターンを埋設する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項８乃至１０いずれかに記載の半導体装置の製造方法において、
前記絶縁樹脂層の材料として、液晶ポリマー、エポキシ樹脂またはＢＴレジンを含む樹脂を用いることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項８乃至１１いずれかに記載の半導体装置の製造方法において、
絶縁樹脂層内に配線パターンが埋設された層構造を形成する前記工程は、前記基材の上部に前記絶縁樹脂層を形成する工程と、前記絶縁樹脂層に接続孔を設ける工程と、前記接続孔を埋め込むように金属膜を形成する工程と、前記金属膜を選択的にエッチングして前記配線パターンとする工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記基材として導電基材を用い、該導電基材を一方の電極とする電解メッキ法により、前記金属膜の少なくとも一部を形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２または１３に記載の半導体装置の製造方法において、
前記金属膜を形成した後、表面処理を行い、前記金属膜の表面粗さを１μｍ以下とする工程をさらに含むことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２至１４いずれかに記載の半導体装置の製造方法において、
前記層構造の上に半導体チップを搭載する前記工程は、前記半導体チップをフリップ実装する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１６】
基材の表面に複数の半導体装置形成領域を設ける工程と、
それぞれの半導体装置形成領域について、絶縁樹脂層内に配線パターンが埋設された層構造を形成する工程と、
該層構造の上に半導体チップを搭載する工程と、
前記半導体装置形成領域内において、前記半導体チップを絶縁材料によりモールドし、前記基材を除去した後、前記配線パターンの少なくとも一部を露出させる工程と、
前記モジュール形成領域外にある前記絶縁性樹脂をダイシングし、モジュール形成領域単位に分離して半導体装置を得る工程とを含み、
前記絶縁樹脂層の熱膨張係数が、−５〜５ｐｐｍ／℃であることを特徴とする半導体装置の製造方法。
【請求項１７】
半導体チップ搭載面および配線基板接合面を有する薄板状配線部材であって、
絶縁樹脂層と、前記絶縁樹脂層内に埋設された配線パターンとを有し、
前記配線基板接合面に前記配線パターンの少なくとも一部が露出しており、
前記絶縁樹脂層は、１．０以上３．７以下の比誘電率を有し、０．０００１以上０．０２以下の誘電正接を有することを特徴とする薄板状配線部材。
【請求項１８】
請求項１７に記載の薄板状配線部材において、
前記絶縁樹脂層の吸水率が０．１％以下であることを特徴とする薄板状配線部材。
【請求項１９】
請求項１７または１８に記載の薄板状配線部材において、
前記絶縁樹脂層内に多層の配線パターンが埋設されていることを特徴とする薄板状配線部材。
【請求項２０】
請求項１７乃至１９いずれかに記載の薄板状配線部材において、
前記絶縁樹脂層は、液晶ポリマー、エポキシ樹脂またはＢＴレジンを含むことを特徴とする薄板状配線部材。
【請求項２１】
請求項１７乃至２０いずれかに記載の薄板状配線部材において、
前記配線パターンの表面粗さＲａが１μｍ以下であることを特徴とする薄板状配線部材。
【請求項２２】
半導体チップ搭載面および配線基板接合面を有する薄板状配線部材であって、
絶縁樹脂層と、前記絶縁樹脂層内に埋設された配線パターンとを有し、
前記配線基板接合面に前記配線パターンの少なくとも一部が露出しており、
前記絶縁樹脂層の熱膨張係数が、−５〜５ｐｐｍ／℃であることを特徴とする薄板状配線部材。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ等を搭載し配線基板等に接合される半導体装置とその製造方法、ならびに、この半導体装置に用いられる薄板状配線部材に関するものである。
【背景技術】
【０００２】
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Chip Size Package）と呼ばれるパッケージ技術が種々開発されている。
【０００３】
こうしたパッケージの例として、ＢＧＡ（Ball Grid Array）が知られている。ＢＧＡは、パッケージ用基板の上に半導体チップを実装し、それを樹脂モールディングした後、反対側の面に外部端子としてハンダボールをエリア状に形成したものである。ＢＧＡでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、ＢＧＡを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。
【０００４】
図１は、一般的なＢＧＡの概略構成を示す図である。ＢＧＡ１００は、ガラスエポキシ基板１０６上に、接着層１０８を介してＬＳＩチップ１０２が搭載された構造を有する。ＬＳＩチップ１０２は封止樹脂１１０によってモールドされている。ＬＳＩチップ１０２とガラスエポキシ基板１０６とは、金属線１０４により電気的に接続されている。ガラスエポキシ基板１０６の裏面には、半田ボール１１２がアレイ状に配列されている。この半田ボール１１２を介して、ＢＧＡ１００がプリント配線基板に実装される。
【０００５】
特開２００２−９４２４７号公報には、他のＣＳＰの例が記載されている。同公報記載には、高周波用ＬＳＩを搭載するシステム・イン・パッケージが開示されている。このパッケージは、ベース基板上に、多層配線構造が形成され、その上に高周波用ＬＳＩをはじめとする回路素子が形成されている。多層配線構造は、コア基板や樹脂付銅箔などが積層された構造となっている。
【特許文献１】２００２−９４２４７号公報
【特許文献２】２００２−１１０７１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、これら従来のＣＳＰでは、ポータブルエレクトロニクス機器等において現在望まれているよう水準の小型化、薄型化、軽量化を実現することは難しかった。これは、従来のＣＳＰはチップを支持する基板を有することによる。支持基板の存在により、パッケージ全体が厚くなり、小型化、薄型化、軽量化に限界があった。また、放熱性の改善にも一定の限界があった。
【０００７】
本発明は、上記事情に鑑みなされたものであり、その目的とするところは、支持基板を有さない、薄型、軽量の半導体装置であって、製品信頼性、高周波特性に優れる半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決する本発明は以下の手段を採用する。
【０００９】
本発明に係る半導体装置は、絶縁樹脂層と、その表面に搭載された半導体チップとを有し、前記絶縁樹脂層内に配線パターンが埋設され、前記絶縁樹脂層は、１．０以上３．７以下の比誘電率を有し、０．０００１以上０．０２以下の誘電正接を有することを特徴とする。
【００１０】
また、本発明に係る半導体装置の製造方法は、基材の表面に複数の半導体装置形成領域を設ける工程と、それぞれの半導体装置形成領域について、絶縁樹脂層内に配線パターンが埋設された層構造を形成する工程と、該層構造の上に半導体チップを搭載する工程と、前記半導体装置形成領域内において、前記半導体チップを絶縁材料によりモールドし、前記基材を除去した後、前記配線パターンの少なくとも一部を露出させる工程と、前記モジュール形成領域外にある前記絶縁性樹脂をダイシングし、モジュール形成領域単位に分離して半導体装置を得る工程とを含み、前記絶縁樹脂層の材料として、１．０以上３．７以下の比誘電率を有し、０．０００１以上０．０２以下の誘電正接を有する樹脂を用いることを特徴とする。
【００１１】
また、本発明に係る薄板状配線部材は、半導体チップ搭載面および配線基板接合面を有する薄板状配線部材であって、絶縁樹脂層と、前記絶縁樹脂層内に埋設された配線パターンとを有し、前記配線基板接合面に前記配線パターンの少なくとも一部が露出しており、前記絶縁樹脂層は、１．０以上３．７以下の比誘電率を有し、０．０００１以上０．０２以下の誘電正接を有することを特徴とする。
【００１２】
本発明においては、絶縁樹脂層内に配線パターンが埋設された構造となっている。従来のＢＧＡ等のＣＳＰと異なり、配線を支持する支持基板が存在しないため、薄型で軽量のパッケージを実現できる上、低誘電率の回路配線となり、高速データ転送や高周波回路で優れた特性を発揮する。また、半導体チップが、配線パターンが埋設された絶縁樹脂層の表面に搭載される。このため半導体チップで生じた熱が配線パターンの部分を伝達し、裏面から効率よく発散されることとなり、放熱特性に優れる。なお、絶縁樹脂層の裏面に配線パターンの少なくとも一部が露出した構成とすることもでき、この場合、放熱効率がさらに向上する。
【００１３】
また、配線パターンの間隙に配置される絶縁樹脂層が、１．０以上３．７以下の比誘電率を有し、０．０００１以上０．０２以下の誘電正接を有する。このため、上記のように支持基板を有さないことによる様々な利点を具備するとともに高周波特性に優れる半導体装置が得られる。具体的には、配線間の寄生容量を低減し、信号ロスを顕著に低下することができる。
【００１４】
また、上記した本発明の製造方法によれば、上述した性能を具備する半導体装置を良好な製造安定性にて製造することができる。また、この製造方法では、配線パターンが埋設された層構造を形成した後、基材を除去し、絶縁材料によりモールドされていないモジュール形成領域外の部分をダイシングする。このため、基材やモールド樹脂の切断によって引き起こされる切断面の荒れやブレードの消耗等を防止することができる。
【００１５】
本発明に係る半導体装置は、ＬＳＩチップ等の半導体チップや、適宜他の回路素子を含み、プリント配線基板等に実装して用いられる。これらのシステムチップはワイヤボンディングにより実装されていてもフリップ実装されていてもよい。半導体チップがフリップ実装されている場合、配線間の寄生容量の増加による信号遅延がより顕著となることから、こうした課題を有効に解決する本発明が、より好適に適用される。
【００１６】
本発明において、比誘電率および誘電正接は、たとえば１ＭＨｚ〜１０ＧＨｚの周波数領域の値とする。特に、１ＧＨｚ〜１０ＧＨｚのいずれかの周波数における値とすることが好ましい。こうすることにより高周波特性をより確実に向上させることができる。
【００１７】
比誘電率の値は、好ましくは３．０以下とする。こうすることによって、モジュールのサイズを小型化した場合にも配線間の寄生容量を実用上問題ない程度にまで低減することができる。誘電正接の値は、好ましくは０．００３以下とする。こうすることによって、信号ロスをより一層低減することができる。
【００１８】
本発明において、絶縁樹脂層の吸水率を０．１％以下としてもよい。このようにすれば、水分が絶縁樹脂層の裏面から侵入し当該絶縁樹脂層を通過して半導体チップに到達することを有効に抑制することができる。本発明のモジュールにおいては、半導体チップが、配線パターンが埋設された絶縁樹脂層の表面に搭載されるため放熱特性に優れる構造となっているが、その反面、絶縁樹脂層を経由して半導体チップに水分が移動することを抑制することが重要な技術的課題となる。上記構成においては絶縁樹脂層の吸水率を０．１％以下としているため、こうした水分の移動を効果的に抑制することができる。ここで、絶縁樹脂層の吸水率は好ましくは０．０５％以下とする。こうすることにより、モジュール製造工程、特に半田プロセス等の高温プロセスにおける半導体チップの吸湿も効果的に抑制することができる。なお、吸水率はJIS K 6911 に準じて測定することができる。
【００１９】
本発明において、絶縁樹脂層内に多層の配線パターンが埋設されている構成を採用することができる。このような多層配線構造とすることにより、単に部品が搭載されているのみならず様々な機能を持ったモジュールを実現できる。本発明のような支持基板のないモジュールにおいてこうした多層配線構造を採用した場合、高周波特性や吸湿性を良好に維持することがきわめて困難となるが、本発明においては特定性能を満たす絶縁樹脂層を備えることにより、かかる課題を解決する。
【００２０】
本発明における絶縁樹脂層を構成する材料としては、エポキシ樹脂、ＢＴレジン、液晶ポリマー等が好ましく用いられる。こうした樹脂を用いることにより高周波特性や製品信頼性に優れる半導体装置が得られる。
【００２１】
本発明において、配線パターンの表面粗さＲａを１μ以下とすることができる。このようにすれば、表皮効果の影響を排除し高周波特性に優れるモジュールとすることができる。たとえば配線材料として銅を用いた場合、１ＧＨｚにおける表皮深さは約２μｍとなる。こうしたことから、配線パターンの表面粗さＲａを１μ以下とすることにより、高周波特性を有効に改善することができる。
【００２２】
本発明において、半導体チップがモールド樹脂により封止され、絶縁樹脂層の表面にダミー配線を設けた構成としても良い。こうすることにより、絶縁樹脂層とモールド樹脂との間の密着性を向上させることができる。
【００２３】
本発明の半導体装置の製造方法において、絶縁樹脂層内に配線パターンが埋設された層構造を形成する前記工程は、前記基材の上部に前記絶縁樹脂層を形成する工程と、前記絶縁樹脂層に接続孔を設ける工程と、前記接続孔を埋め込むように金属膜を形成する工程と、前記金属膜を選択的にエッチングして前記配線パターンとする工程と、を含む構成とすることができる。こうすることにより、配線パターンを内包する絶縁樹脂層を好適に形成することができる。
【００２４】
また、本発明の半導体装置の製造方法において、基材として導電基材を用い、この導電基材を一方の電極とする電解メッキ法により、前記金属膜の少なくとも一部を形成することもできる。この方法によれば、金属膜を所望の厚みで制御性良く形成することができる。
【００２５】
さらに本発明の半導体装置の製造方法において、前記金属膜を形成した後、表面処理を行い、前記金属膜の表面粗さを１μｍ以下とする工程をさらに含んでいてもよい。こうすることにより、絶縁樹脂層との密着性に優れた配線パターンを好適に形成することができる。
【００２６】
本発明によれば、絶縁樹脂層と、その表面に搭載された半導体チップとを有し、絶縁樹脂層内に配線パターンが埋設され、絶縁樹脂層の熱膨張係数が、−５〜５ｐｐｍ／℃であることを特徴とする半導体装置が提供される。
熱膨張係数（ｐｐｍ／℃）がこのような範囲となる材料を用いることにより、モジュール作製時に加わる複数の熱ヒステリシスの影響を受けにくくなり、各層のアライメントずれを小さく抑えて高周波特性の劣化を防止することができる。
また、本発明によれば、基材の表面に複数の半導体装置形成領域を設ける工程と、それぞれの半導体装置形成領域について、絶縁樹脂層内に配線パターンが埋設された層構造を形成する工程と、該層構造の上に半導体チップを搭載する工程と、半導体装置形成領域内において、半導体チップを絶縁材料によりモールドし、基材を除去した後、配線パターンの少なくとも一部を露出させる工程と、モジュール形成領域外にある絶縁性樹脂をダイシングし、モジュール形成領域単位に分離して半導体装置を得る工程とを含み、絶縁樹脂層の熱膨張係数が、−５〜５ｐｐｍ／℃であることを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半導体チップ搭載面および配線基板接合面を有する薄板状配線部材であって、絶縁樹脂層と、絶縁樹脂層内に埋設された配線パターンとを有し、配線基板接合面に配線パターンの少なくとも一部が露出しており、絶縁樹脂層の熱膨張係数が、−５〜５ｐｐｍ／℃であることを特徴とする薄板状配線部材が提供される。
【発明の効果】
【００２７】
以上説明したように本発明によれば、特定の絶縁樹脂層を用いるため、高周波特性等が顕著に改善された半導体装置が得られる。
【発明を実施するための最良の形態】
【００２８】
本出願人は、ＩＳＢ（Integrated System in Board；登録商標）とよばれる新規なパッケージを開発した。ＩＳＢとは、半導体ベアチップを中心とする電子回路のパッケージングにおいて、銅による配線パターンを持ちながら回路部品を支持するためのコア(基材)を使用しない独自のコアレスシステム・イン・パッケージである。特開２００２−１１０７１７号公報には、こうしたシステム・イン・パッケージが記載されている。
【００２９】
図２はＩＳＢの一例を示す概略構成図である。ここではＩＳＢの全体構造をわかりやすくするため、単一の配線層のみ示しているが、実際には、複数の配線層が積層した構造となっている。このＩＳＢでは、ＬＳＩベアチップ２０１、Ｔｒベアチップ２０２およびチップＣＲ２０３が銅パターン２０５からなる配線により結線された構造となっている。ＬＳＩベアチップ２０１は、引き出し電極や配線に対し、金線ボンディング２０４により導通されている。ＬＳＩベアチップ２０１の直下には、導電性ペースト２０６が設けられ、これを介してＩＳＢがプリント配線基板に実装される。ＩＳＢ全体はエポキシ樹脂などからなる樹脂パッケージ２０７により封止された構造となっている。
【００３０】
このパッケージによれば、以下の利点が得られる。
(i)コアレスで実装できるため、トランジスタ、IC、LSIの小型・薄型化を実現できる。
(ii)トランジスタからシステムLSI、さらにチップタイプのコンデンサや抵抗を回路形成し、パッケージングすることができるため、高度なＳＩＰ(System in Package)を実現できる。
(iii)現有の半導体チップを組合せできるため、システムLSIを短期間に開発できる。
(iv)半導体ベアチップの下にコア材がないため、良好な放熱性を得ることができる。
(v)回路配線が銅材でありコア材がないため、低誘電率の回路配線となり、高速データ転送や高周波回路で優れた特性を発揮する。
(vi)電極がパッケージの内部に埋め込まれる構造のため、電極材料のパーティクルコンタミの発生を抑制できる。
(vii)パッケージサイズはフリーであり、1個あたりの廃材を64ピンのSQFPパッケージと比較すると、約1/10の量となるため、環境負荷を低減できる。
(viii)部品を載せるプリント回路基板から、機能の入った回路基板へと、新しい概念のシステム構成を実現できる。
(ix)ISBのパターン設計は、プリント回路基板のパターン設計と同じように容易であり、セットメーカーのエンジニアが自ら設計できる。
【００３１】
次にＩＳＢの製造プロセス上のメリットについて説明する。図３（Ａ）は、従来のＣＳＰおよび本発明に係るＩＳＢの製造プロセスの対比図である。図３は、従来のＣＳＰの製造プロセスを示す。はじめにベース基板上にフレームを形成し、各フレームに区画された素子形成領域にチップが実装される。その後、各素子について熱硬化性樹脂によりパッケージが設けられ、その後、素子毎に金型を利用して打ち抜きを行う。最終工程の打ち抜きでは、モールド樹脂およびベース基板が同時に切断されるようになっており、切断面における表面荒れなどが問題になる。また打ち抜きを終わった後の廃材が多量に生じるため、環境負荷の点で課題を有していた。
一方、図３（Ｂ）は、ＩＳＢの製造プロセスを示す図である。はじめに、金属箔の上にフレームを設け、各モジュール形成領域に、配線パターンを形成し、その上にＬＳＩなどの回路素子を搭載する。続いて各モジュール毎にパッケージを施し、スクライブ領域に沿ってダイシングを行い、製品を得る。パッケージ終了後、スクライブ工程の前に、下地となる金属箔を除去するので、スクライブ工程におけるダイシングでは、樹脂層のみの切断となる。このため、切断面の荒れを抑制し、ダイシングの正確性を向上させることが可能となる。
【００３２】
しかし、こうしたＩＳＢ等の支持基板を有さないシステム・イン・パッケージでは、配線層を構成する絶縁樹脂層の特性を好適に設計することが技術的に重要となる。ところが、このパッケージにおける絶縁樹脂層は、従来のＣＳＰにおける支持基板を構成する樹脂層とは構造および機能が大きく異なり、これらとは別の設計思想により検討することが必要となる。以下、この点について説明する。
【００３３】
ＢＧＡをはじめとする従来のＣＳＰにおけるベース基板は、半導体チップとその引き出し電極を形成するための下地基板としての役割を果たす。ベース基板に対しては、強度や誘電特性などの性能が要求されているが、これらは、上記ベース基板の役割を前提とした要求特性となる。すなわち、半導体チップと、プリント配線基板との間にベース基板が介在する構造を前提として、ベース基板の設計が行われる。
【００３４】
これに対して、本発明のような支持基板を有さないモジュールにおいては、絶縁樹脂の選択に際しても、ＢＧＡなどとは異なる観点からの検討が必要となる。本発明における絶縁樹脂層は、層内に埋設される配線パターンの配線間絶縁層としての役割を果たす。したがって、配線パターンを構成する金属膜との密着性や、金属膜同士の間の領域における寄生容量の低減、吸水性等について、従来のＣＳＰの支持基板とは異なる水準の特性が求められることとなる。さらに、この絶縁樹脂層の表面には、ベアチップなどの半導体チップが直接搭載されるので、吸湿特性についても厳しい水準の性能が要求される。
【００３５】
一方、高周波用途においては、配線パターンを構成する金属膜の表面平滑性が求められる。高周波信号は表皮効果により配線の表面近傍に集中するため、配線表面に凹凸があると信号の伝達が阻害されることがあるためである。ところが、配線表面の平滑度を上げた場合、隣接する絶縁樹脂層との密着性が不良となる傾向がある。すなわち、高周波特性と、配線および絶縁樹脂間の密着性とは、トレードオフの関係にある。こうした点をいかに改善するかが、重要な技術的課題となる。
【００３６】
図４は、本発明に係る半導体装置の断面構造の一例を示す図である。
この半導体装置は、層間絶縁膜４０５および配線４０７からなる配線層が複数層積層した多層配線構造体と、その表面に形成された回路素子４１０ａおよび４１０ｂにより構成されている。多層配線構造体の裏面には、半田ボール４２０が設けられている。回路素子４１０ａおよび４１０ｂは、封止樹脂４１５により封止された構造となっている。図４では、図４の構造に対し、さらにダミー配線４２０が設けられている。これにより、多層配線構造体と封止樹脂４１５との間の密着性が向上する。
回路素子４１０ａの実装方法につき、図４ではワイヤボンディング方式を採用したが、図１３に示すように回路素子４１０ａをフェイスダウンに配置したフリップ実装とすることもできる。
【００３７】
こうした半導体装置においては、同層内の隣接する配線４０７の間や、積層する配線４０７の間に層間絶縁膜４０５が介在する形態となっており、(i)配線４０７と層間絶縁膜４０５との間の密着性の向上、および(ii)水平方向または積層方向に隣接する配線４０７間に生じる寄生容量の低減の両立させることが重要となる。ここで、高周波特性向上の観点からは、配線４０７の表面粗さを平滑にすること、具体的には、たとえばＲａ値を１μｍ以下とすることが望まれる。この場合、配線４０７と層間絶縁膜４０５との間の密着性を良好にすることは一層困難となる。
【００３８】
また、この半導体装置は支持基板を有さないため、半田ボール４２０形成工程等において多層配線構造体の裏面から侵入する水分が、構造的に回路素子４１０ａ等に到達しやすい。回路素子４１０ａは封止樹脂によって封止されていないベアチップであるため、水分によって性能が顕著に低下する。こうしたことから、この半導体装置においては、層間絶縁膜４０５の材料を好適に選択し、水分の透過を充分に抑制することが重要な技術的課題となる。
【００３９】
こうした課題を解決するため、図４に示すモジュールでは、層間絶縁膜４０５を以下の条件を満たす樹脂材料により構成している。すなわち、１ＭＨｚ〜１ＧＨｚの周波数領域において、１．０以上３．７以下の比誘電率を有し、０．０００１以上０．０２以下の誘電正接を有する樹脂を用いる。樹脂材料の比誘電率の値は、好ましくは３．０以下とする。こうすることによって、モジュールのサイズを小型化した場合にも配線間の寄生容量を実用上問題ない程度にまで低減することができる。誘電正接の値は、好ましくは０．００３以下とする。こうすることによって、信号ロスをより一層低減することができる。
【００４０】
層間絶縁膜４０５を構成する樹脂材料としては、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。このうち、高周波特性に優れる液晶ポリマー、エポキシ樹脂、ＢＴレジン等のメラミン誘導体が好適に用いられる。これらの樹脂とともに、適宜、フィラーや添加剤を添加してもよい。
【００４１】
エポキシ樹脂としては、ビスフェノールＡ型樹脂、ビスフェノールＦ型樹脂、ビスフェノールＳ型樹脂、フェノールノボラック樹脂、クレゾールノボラック型エポキシ樹脂、トリスフェノールメタン型エポキシ樹脂、脂環式エポキシ樹脂等が挙げられる。
【００４２】
メラミン誘導体としては、メラミン、メラミンシアヌレート、メチロール化メラミン、（イソ）シアヌール酸、メラム、メレム、メロン、サクシノグアミン、硫酸メラミン、硫酸アセトグアナミン、硫酸メラム、硫酸グアニルメラミン、メラミン樹脂、ＢＴレジン、シアヌール酸、イソシアヌール酸、イソシアヌール酸誘導体、メラミンイソシアヌレート、ベンゾグアナミン、アセトグアナミン等のメラミン誘導体、グアニジン系化合物等が例示される。
【００４３】
液晶ポリマーとしては、芳香族系液晶ポリエステル、ポリイミド、ポリエステルアミドや、それらを含有する樹脂組成物が例示される。このうち、耐熱性、加工性および吸湿性のバランスに優れる液晶ポリエステルまたは液晶ポリエステルを含有する組成物が好ましい。
【００４４】
液晶ポリエステルとしては、例えば、(１)芳香族ジカルボン酸と芳香族ジオールと芳香族ヒドロキシカルボン酸とを反応させて得られるもの、(２)異種の芳香族ヒドロキシカルボン酸の組み合せを反応させて得られるもの、(３)芳香族ジカルボン酸と芳香族ジオールとを反応させて得られるもの、(４)ポリエチレンテレフタレートなどのポリエステルに芳香族ヒドロキシカルボン酸を反応させて得られるもの、などが挙げられる。なお、これらの芳香族ジカルボン酸、芳香族ジオール及び芳香族ヒドロキシカルボン酸の代わりに、それらのエステル誘導体が使用されることもある。さらに、これらの芳香族ジカルボン酸、芳香族ジオール及び芳香族ヒドロキシカルボン酸は、芳香族部分がハロゲン原子、アルキル基、アリール基等で置換されたものが使用されることもある。
【００４５】
液晶ポリエステルの繰返し構造単位としては、芳香族ジカルボン酸に由来する繰返し構造単位（下記式(i)）、芳香族ジオールに由来する繰返し構造単位（下記式(ii)）、芳香族ヒドロキシカルボン酸に由来する繰返し構造単位（下記式(iii)）を例示することができる。
【００４６】
(i)−ＣＯ−Ａ１−ＣＯ−
（但しＡ１は、芳香環を含有する２価の結合基を示す。）
(ii)−Ｏ−Ａ２−Ｏ−
（但しＡ２は、芳香環を含有する２価の結合基を示す。）
(iii)−ＣＯ−Ａ３−Ｏ−
（但しＡ３は、芳香環を含有する２価の結合基を示す。）
本実施の形態において、層間絶縁膜４０５は、実質的に、熱により膨張または収縮する材料により構成されるが、熱膨張係数が−５〜５ｐｐｍ／℃の範囲である絶縁樹脂材料により構成されることが好ましい。熱膨張係数（ｐｐｍ／℃）がこのような範囲となる材料を用いることにより、モジュール作製時に加わる複数の熱ヒステリシスの影響を受けにくくなり、各層のアライメントずれを小さく抑えて高周波特性の劣化を防止することができる。
【００４７】
次に本発明の一実施形態として、支持基板のない半導体装置の製造方法を例に挙げ、図５〜図７を参照して説明する。
まず、図５（Ａ）のように、金属箔４００上に所定の表面に選択的に導電被膜４０２を形成する。具体的には、フォトレジスト４０１で金属箔４００を被覆した後、電界メッキ法により、金属箔４００の露出面に導電被膜４０２を形成する。導電被膜４０２の膜厚は、例えば１〜１０μｍ程度とする。この導電被膜４０２は、最終的に半導体装置の裏面電極となるので、半田等のロウ材との接着性の良い金、または銀を用いて形成することが好ましい。 金属箔４００の主材料は、Ｃｕ、Ａｌ、Ｆｅ−Ｎｉ等の合金等とすることが好ましい。ロウ材の付着性やメッキ性が良好だからである。金属箔４００の厚さは、ここでは７０μｍとするが、特に制限はない。通常は１０μｍ〜３００μｍ程度とする。
【００４８】
つづいて図５（Ｂ）に示すように、金属箔４００上に、第一層目の配線パターンを形成する。まず金属箔４００を化学研磨して表面のクリーニングと表面粗化を行う。次に、金属箔４００上に熱硬化性樹脂で導電被膜４０２全面を覆い、加熱硬化させて平坦な表面を有する膜とする。つづいてこの膜中に、導電被膜４０２に到達する直径１００μｍ程度のビアホール４０４を形成する。ビアホール４０４を設ける方法としては、本実施形態では炭酸ガスレーザーを用いた加工によったが、そのほか、機械加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などを用いることもできる。
【００４９】
その後、エキシマレーザーを照射してエッチング滓を除去し、つづいて、ビアホール４０４を埋め込むように全面に銅メッキ層を形成する。この銅メッキ層はビアホール４０４の段差で断線しないように、まず無電界銅メッキして全面に約０．５μｍと薄く形成した後、電界メッキにより合計約２０μｍの厚みに形成する。無電解メッキ用触媒は、通常パラジウムを用いることが多く、可とう性の絶縁基材に無電解用メッキ用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、可とう性の絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて、金属パラジウムに還元することによって可とう性の絶縁基材表面にメッキを開始するための核を形成することができる。通常は、このような操作をするために、被メッキ物を、アルコールや酸で洗浄し、表面に付着した油分を除去しておく。
【００５０】
銅メッキ層の形成時に、形成条件を調整することにより、所望の表面粗さや表面形態を実現し、その後に形成される層間絶縁膜との密着性を向上させることもできる。たとえば、無電界メッキを行う際、メッキ液に添加剤を含有させ、その後、所定の条件でパルス電流による電界メッキを施し、さらに薬液により表面処理することにより、平滑表面に微細銅粒子の凹凸面が形成される。これにより、層間絶縁膜との密着性が向上する。微細銅粒子の凹凸面を好適に形成するためには、無電界メッキの段階で、銅のグレインサイズを小さくするとともに結晶軸が様々な方向を向くようにすることが好ましい。本実施形態と同様の工程により形成した銅メッキの表面凹凸を測定したところ、約０．８μｍ程度であった。
【００５１】
その後、フォトレジストをマスクとして銅メッキ層をエッチングし、銅からなる配線４０７を形成する。たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な銅箔をエッチング除去し、配線パターンを形成することができる。エッチングレジストは、通常のプリント配線板に用いることのできるエッチングレジスト材料を用いることができ、レジストインクをシルクスクリーン印刷して形成したり、エッチングレジスト用感光性ドライフィルムを銅箔の上にラミネートして、その上に配線導体の形状に光を透過するフォトマスクを重ね、紫外線を露光し、露光しなかった箇所を現像液で除去して形成することができる。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常のプリント配線板に用いる化学エッチング液を用いることができる。
【００５２】
同様の手順により、層間絶縁膜４０５の形成、ビアホール形成、銅メッキ層の形成および銅メッキ層のパターニングの手順を繰り返し行うことにより、図５（Ｃ）に示すような多層配線構造を形成する。すなわち、配線４０７および層間絶縁膜４０５からなる配線層が積層した多層配線構造を形成する。
【００５３】
層間絶縁膜４０５の材料は、本実施形態では、フィラーを含まない液晶ポリマーを用いる。この液晶ポリマーは、１．０以上３．７以下の比誘電率を有し、０．０００１以上０．０２以下の誘電正接を有し、吸水率は０．１％以下であるものを用いる。ここでは液晶ポリマーを用いたが、そのほか、エポキシ樹脂やＢＴレジン等を用いることもできる。
【００５４】
つづいて図６（Ａ）に示すように、回路素子４１０ａ、４１０ｂを搭載する。まず多層配線パターンの表面にソルダーレジスト層４０８を形成する。ソルダーレジスト層４０８を構成する材料としては、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、ポリイミド樹脂等の樹脂、および、これらの混合物、さらに、これらの樹脂にカーボンブラック、アルミナ、窒化アルミニウム、窒化ホウ素、酸化スズ、酸化鉄、酸化銅、タルク、雲母、カオリナイト、炭酸カルシウム、シリカ、酸化チタン等の無機フィラーを混合したもの等が例示される。ここでは、フィラー含有エポキシ樹脂を用いる。
【００５５】
次に、ソルダーレジスト層４０８の表面に回路素子４１０ａ、４１０ｂを搭載し、回路素子４１０ａを配線４０７と金線４１２により結線した後、これらを絶縁性樹脂４１５でモールドする。回路素子４１０としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。なお、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。図６（Ａ）の構造では、回路素子４１０ａがベアーのトランジスタチップであり、回路素子４１０ｂがチップコンデンサである。これらは半田等のロウ材によりソルダーレジスト層４０８に固着される。回路素子４１０ｂは、ビアホールを介して配線４０７に接続されている。なお、半田を用いず、接着剤等により素子を固着することもできる。この場合はソルダーレジスト層４０８を設けない構造とすることも可能である。回路素子のモールドは、金属箔４００に設けた複数個のモジュールに対して、金型を用いて同時に行う。この工程は、トランスファーモールド、インジェクションモールド、ポッティングまたはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドまたはポッティングで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００５６】
その後、図６（Ｂ）に示すように、多層配線構造から金属箔４００を除去し、裏面に半田ボール４２０を形成する。金属箔４００の除去は、研磨、研削、エッチング、レーザの金属蒸発等により行うことができる。本実施形態では以下の方法を採用する。すなわち、研磨装置または研削装置により金属箔４００全面を５０μｍ程度削り、残りの金属箔４００を化学的にウエットエッチングにより除去する。なお、金属箔４００全部をウェットエッチングにより除去してもよい。こうした工程を経ることにより、回路素子の搭載された側と反対側の面に、第１層目の配線４０７の裏面が露出する構造となる。これにより、本実施形態で得られるモジュールでは裏面が平坦となり、半導体装置のマウント時に半田等の表面張力でそのまま水平に移動し、容易にセルフアラインできるというプロセス上の利点が得られる。つづいて露出した導電被膜４０２に半田等の導電材を被着して半田ボール４２０を形成し、半導体装置を完成する。
【００５７】
上記した金属箔４００の除去工程を行うまでは、金属箔４００が支持基板となる。金属箔４００は、配線４０７形成時の電解メッキ工程において電極としても利用される。また、封止樹脂４１５をモールドする際にも、金型への搬送、金型への実装の作業性を良好にすることができる。
【００５８】
次に、封止樹脂４１５を半導体装置毎にダイシングにより分離する。図７は、ダイシングの方法を説明するための図である。絶縁樹脂層４５５上に、複数の半導体装置形成領域がマトリクス状に配置されている。配線パターン４６５が形成されていない部分は絶縁樹脂４６０が露出している。ダイシングは、ダイシングライン４９０に沿って行われるため、絶縁樹脂のみの切断となり、金属箔の切断やモールド樹脂の切断によって引き起こされる切断面の荒れやブレードの消耗等が抑制される。なお、本例では位置合わせマーク４７０を設けているため、ダイシングラインの位置を迅速かつ正確に把握することができる。なお、ＢＧＡ等の従来のＣＳＰにおいては、基板上に形成されたモジュールを金型で打ち抜く方法が採用されている。本実施形態ではダイシングにより絶縁樹脂を切断することによりモジュールを得ることができ、製造プロセス上、大きなメリットがある。
【００５９】
以上の工程により、支持基板を有しない半導体装置を作製することができる。なお、本発明の半導体装置は上記実施の形態以外の方法で作製することもできる。たとえば、金属箔４００の両面にモジュールを形成する等の方法も可能である。
【実施例】
【００６０】
実施例１
本実施例では、半導体装置に用いる絶縁樹脂の高周波特性を評価した。評価サンプルは、下層の線路、層間絶縁膜および上層の線路をこの順で積層し、下層と上層の線路を層間接続プラグにより接続した構造体とした。ソルダーレジスト層を介さず直接封止樹脂を配設したものと、上層の線路の表面にソルダーレジスト層を介して封止樹脂を配設したものとを用意した。線路は銅メッキ膜により構成し、寸法は、下層、上層ともに幅９０μｍ、長さ１０ｍｍとした。銅膜の表面粗さはＲａ値で０．８μｍであった。
【００６１】
層間絶縁膜の樹脂材料を変えて以下の試料１、２を作製した。
【００６２】
試料１：全芳香族ポリエステル系液晶ポリマー（商品名「Ｖｅｃｓｔａｒ」、クラレ社製）
試料２：ガラスエポキシ（ＦＲ−４）
図８はソルダーレジスト層を設けない配線構造の評価結果である。図９はソルダーレジスト層を設けない配線構造の評価結果である。いずれも液晶ポリマーを用いた方が低い損失を示した。たとえばソルダーレジスト層なしの場合、試料１では挿入損失が０．２ｄＢ／ｃｍ（５ＧＨｚ）以下と良好な特性を示している。
【００６３】
実施例２
図５〜６に示したのと同様のプロセスにより、２層配線構造を有する半導体装置を作製した。配線構造の上部には、ＬＳＩベアチップ、ＣＲチップ、ＴＲチップ等を配設した。配線材料は銅を用いた。本実施例と同じ工程で形成した銅メッキ膜の表面粗さはＲａ値で約０．８μｍであった。層間絶縁膜の材料は、表１に示すものを用い、３種類の試作品（ＮＯ．１〜３）を作製した。
【００６４】
【表１】
2004200668.tif 000003
【００６５】
試作品の配線構造を図１０〜図１２に示す。図１０は第１層目の配線、図１１は第２層目の配線を示し、図１２はこれらが積層した様子を示す。これらの図中、円形の箇所は層間接続プラグが形成された箇所に該当する。得られた試作品は、いずれも高周波特性に優れることが確認された。
【００６６】
実施例３
本実施例では、層間絶縁膜として、熱膨張係数が異なる以下の全芳香族ポリエステル系液晶ポリマーを用い、半導体装置に用いる絶縁樹脂の高周波特性を評価した。評価サンプルは、下層の線路、層間絶縁膜および上層の線路をこの順で積層し、下層と上層の線路を層間接続プラグにより接続した構造体とした。
試料３：商品名「Ｖｅｃｓｔａｒ  ＦＡ」、クラレ社製、熱膨張係数（ｐｐｍ／℃）−５
試料４：商品名「Ｖｅｃｓｔａｒ  ＯＣ」、クラレ社製、熱膨張係数（ｐｐｍ／℃）５
試料５：商品名「Ｖｅｃｓｔａｒ  ＣＴＳ」、クラレ社製、熱膨張係数（ｐｐｍ／℃）１８
（いずれもTMA：Thermo Mechanical Analysis、３０〜５０℃）
これらの試料は、いずれも高周波特性に優れていたが、その中でも、試料３および試料４は、より高周波特性に優れることが確認された。
【図面の簡単な説明】
【００６７】
【図１】ＢＧＡの構造を説明するための図である。
【図２】ＩＳＢ（登録商標）の構造を説明するための図である。
【図３】ＢＧＡおよびＩＳＢ（登録商標）の製造プロセスを説明するための図である。
【図４】実施の形態に係る半導体装置の構造を説明するための図である。
【図５】実施の形態に係る半導体装置の製造方法を説明するための図である。
【図６】実施の形態に係る半導体装置の製造方法を説明するための図である。
【図７】実施の形態に係る半導体装置の製造方法を説明するための図である。
【図８】樹脂材料の高周波特性を評価した結果を示す図である。
【図９】樹脂材料の高周波特性を評価した結果を示す図である。
【図１０】実施例で形成した半導体装置の配線構造を示す図である。
【図１１】実施例で形成した半導体装置の配線構造を示す図である。
【図１２】実施例で形成した半導体装置の配線構造を示す図である。
【図１３】実施の形態に係る半導体装置の構造を説明するための図である。
【符号の説明】
【００６８】
１００  ＢＧＡ
１０２  ＬＳＩチップ
１０４  金配線
１０６  ガラスエポキシ基板
１０８  接着層
１１０  封止樹脂
１１２  半田ボール
２０１  ＬＳＩベアチップ
２０２  Ｔｒベアチップ
２０３  チップＣＲ
２０４  金線ボンディング
２０５  銅パターン
２０６  導電性ペースト
２０７  樹脂パッケージ
４００  金属箔
４０１  フォトレジスト
４０２  導電被膜
４０５  層間絶縁膜
４０７  配線
４０８  ソルダーレジスト層
４１０ａ  回路素子
４１０ｂ  回路素子
４１２  金線
４１５  絶縁性樹脂
４２０  半田ボール
４５５  絶縁樹脂層
４６０  絶縁樹脂
４６５  配線パターン
４７０  マーク
４９０  ダイシングライン
【図１】
2004200668.tif 000004
【図２】
2004200668.tif 000005
【図３】
2004200668.tif 000006
【図４】
2004200668.tif 000007
【図５】
2004200668.tif 000008
【図６】
2004200668.tif 000009
【図７】
2004200668.tif 000010
【図８】
2004200668.tif 000011
【図９】
2004200668.tif 000012
【図１０】
2004200668.tif 000013
【図１１】
2004200668.tif 000014
【図１２】
2004200668.tif 000015
【図１３】
2004200668.tif 000016
【手続補正書】
【提出日】平成16年4月13日(2004.4.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明において、配線パターンの表面粗さＲａを１μｍ以下とすることができる。このようにすれば、表皮効果の影響を排除し高周波特性に優れるモジュールとすることができる。たとえば配線材料として銅を用いた場合、１ＧＨｚにおける表皮深さは約２μｍとなる。こうしたことから、配線パターンの表面粗さＲａを１μｍ以下とすることにより、高周波特性を有効に改善することができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
図４は、本発明に係る半導体装置の断面構造の一例を示す図である。
この半導体装置は、層間絶縁膜４０５および配線４０７からなる配線層が複数層積層した多層配線構造体と、その表面に形成された回路素子４１０ａおよび４１０ｂにより構成されている。多層配線構造体の裏面には、半田ボール４２０が設けられている。回路素子４１０ａおよび４１０ｂは、封止樹脂４１５により封止された構造となっている。図４では、図４の構造に対し、さらにダミー配線４２２が設けられている。これにより、多層配線構造体と封止樹脂４１５との間の密着性が向上する。
回路素子４１０ａの実装方法につき、図４ではワイヤボンディング方式を採用したが、図１３に示すように回路素子４１０ａをフェイスダウンに配置したフリップ実装とすることもできる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
試料１：全芳香族ポリエステル系液晶ポリマー（商品名「Ｖｅｃｓｔａｒ」、クラレ社製）
試料２：ガラスエポキシ（ＦＲ−４）
図８はソルダーレジスト層を設けない配線構造の評価結果である。図９はソルダーレジスト層を設けた配線構造の評価結果である。いずれも液晶ポリマーを用いた方が低い損失を示した。たとえばソルダーレジスト層なしの場合、試料１では挿入損失が０．２ｄＢ／ｃｍ（５ＧＨｚ）以下と良好な特性を示している。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2004200668.tif 000017
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2004200668.tif 000018