(57)【要約】      （修正有）【課題】入力電圧自身が持っているオフセット電圧の影響を低減可能なスイッチトキャパシタ増幅回路の提供。【解決手段】基準電圧の他に参照電圧を用い、これら参照電圧と基準電圧の差を制御することによって、入力電圧の持つオフセット電圧をキャンセルできる構成とした。このように構成したスイッチトキャパシタ増幅器では、入力電圧のもつオフセット電圧がキャンセルされるために、出力にオフセット誤差を生じない。【選択図】    図１
2004179875.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力信号が入力される第１の入力端子と、
第２の入力信号が入力される第２の入力端子と、
前記第１の入力端子の出力に基づいた信号が入力される第１の容量と、
前記第２の入力端子の出力に基づいた信号が入力される第２の容量と、
前記第１の容量の出力に基づいた信号と前記第２の出力に基づいた信号を比較し、信号を出力する演算増幅器と、
前記第１の容量に電荷を供給する第１の参照電圧が印加される第１の参照電圧端子と、
前記第２の容量に電荷を供給する第１の参照電圧が印加される第２の参照電圧端子と、を有し、
前記第１の参照電圧と第２の参照電圧の電圧値の差が、前記第１の入力端子と前記第２の入力端子間のオフセット電圧に一致するように、前記第１の参照電圧の一方又は両方を調整することを特徴とするスイッチトキャパシタ増幅回路。
【請求項２】
前記第１の参照電圧は温度特性を有し、
前記第１の入力端子と前記第２の入力端子間のオフセット電圧が温度特性を有する場合に、前記第１の参照電圧と第２の参照電圧の電圧値の差が、前記第１の入力端子と前記第２の入力端子間のオフセット電圧に一致するように、前記第１の参照電圧は温度特性を設定することを特徴とする請求項１に記載のスイッチトキャパシタ増幅回路。
【請求項３】
演算増幅器と、
前記演算増幅器の入力端子の一つに一端がそれぞれ接続される第１、第２の容量及び第１のスイッチ回路と、
前記演算増幅器の入力端子のもう一方に一端がそれぞれ接続される第３、第４の容量及び第２のスイッチ回路と、
前記第１の容量の他の一端に、一端が接続される第３、第４のスイッチ回路と、
前記第３の容量の他の一端に、一端が接続される第５、第６のスイッチ回路と、
前記第３のスイッチ回路の他の一端に接続される第１の参照電圧と、
前記第５のスイッチ回路の他の一端に接続される第２の参照電圧と、
前記第２の容量の他の一端に、一端が接続される第７、第８のスイッチ回路と、
前記第４の容量の他の一端に、一端が接続される第９、第１０のスイッチ回路と、
前記第１のスイッチ回路の他の一端に接続される第１１のスイッチ回路と第５の容量と、
前記第２のスイッチ回路の他の一端に接続される第１２のスイッチ回路と第６の容量と、を有し、
前記第５の容量の他の一端と前記第２のスイッチ回路の他の一端は前記演算増幅器の出力端子に接続され、
前記第８のスイッチ回路の他の一端と、前記第１０のスイッチ回路の他の一端と、前記第１１のスイッチ回路の他の一端と、前記第１２のスイッチ回路の他の一端は第２の参照電圧に接続され、
前記第４、第６のスイッチ回路の他の一端を入力端子とすることを特徴とするスイッチトキャパシタ増幅回路。
【請求項４】
請求項１ないし３に記載のスイッチトキャパシタ増幅回路を有することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、オフセット電圧をキャンセルするスイッチトキャパシタ増幅回路およびそれを利用した電子機器に関する。
【０００２】
【従来の技術】
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路は、オペアンプの持っているオフセット電圧を容量に蓄えることで、オフセット電圧を出力に生じないように構成されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
米国特許第４５４３５３４号明細書（第１−３項、第１図）
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路の回路構成の例を図４に示す。
【０００４】
リセットフェーズｆ１においてスイッチ回路１２３、１２４、１２５、１２８、１２９、１３２が閉じる。このとき容量１０１、１０２、１０３、１０４は、スイッチ回路１２３、１２４、１２５、１２９を通じて放電される。一定の時間の後、スイッチ回路１２３、１２４、１２５、１２８、１２９、１３２が開いて、リセットフェーズｆ１が終了する。
【０００５】
次にサンプリングフェーズｆ２に移る。スイッチ回路１２１、１２２、１２６、１３０、１２８、１３２が閉じる。入力端子１４１の電圧は容量１０１に、入力端子１４２の電圧は容量１０２に電荷として蓄えられる。容量１０１の電荷の変化分に等しいだけ容量１０３の電荷が変化する。同時に容量１０２の電荷の変化分に等しいだけ容量１０４の電荷が変化する。これによって、出力端子１５１の電圧が変化する。出力端子１５１の電圧は、式（１）で与えられる。
【０００６】
Ｖｏｕｔ＝  −（Ｃ１／Ｃ２）＊（Ｖｉｎ１−Ｖｉｎ２）・・・（１）
オペアンプの持っている入力オフセット電圧はリセットフェーズｆ１において容量１０１、１０２に蓄えられる。サンプリングフェーズｆ２のときの容量１０１の両端間の電位の変化分は入力端子１４１の電圧とスイッチ１２３に与えられる基準電圧の差となる。同様にサンプリングフェーズｆ２のときの容量１０２の両端間の電位の変化分は入力端子１４２の電圧とスイッチ１２４に与えられる基準電圧の差となる。したがって、容量１０１、１０２の両端間に蓄えられる電圧の変化分は、入力電圧と基準電圧の差となり、オフセット電圧は含まれない。そのため、オペアンプの持つオフセット電圧は増幅されず、キャンセルされる。
【０００７】
【発明が解決しようとする課題】
しかし従来のスイッチトキャパシタ増幅回路では、オペアンプの持つオフセット電圧はキャンセルできるものの、入力電圧それ自身がオフセット電圧をもつとき、そのオフセット電圧を増幅して出力してしまうという欠点を有していた。
【０００８】
【課題を解決するための手段】
上記問題点を解決するために、この発明は、基準電圧の他に参照電圧を用い、これら参照電圧と基準電圧の差を制御することによって、入力電圧のもつオフセット電圧をキャンセルできる構成とした。上記のように構成されたスイッチトキャパシタ増幅回路では、入力電圧のもつオフセット電圧がキャンセルされるため、出力にオフセットによる誤差を生じない。
【０００９】
また、２つの参照電圧を設けて、それら参照電圧の差が入力電圧のもつオフセット電圧と等しくなるような構成にしても、出力にオフセットによる誤差を生じない。
【００１０】
【発明の実施の形態】
スイッチトキャパシタ増幅回路は、第１の入力信号が入力される第１の入力端子と、第２の入力信号が入力される第２の入力端子と、前記第１の入力端子の出力に基づいた信号が入力される第１の容量と、前記第２の入力端子の出力に基づいた信号が入力される第２の容量と、を有する。さらに、前記第１の容量の出力に基づいた信号と前記第２の出力に基づいた信号を比較し、信号を出力する演算増幅器と、前記第１の容量に電荷を供給する第１の参照電圧が印加される第１の参照電圧端子と、前記第２の容量に電荷を供給する第１の参照電圧が印加される第２の参照電圧端子と、を有する。そして、前記第１の参照電圧と第２の参照電圧の電圧値の差が、前記第１の入力端子と前記第２の入力端子間のオフセット電圧に一致するように、前記第１の参照電圧の一方又は両方を調整することを特徴とする。
【００１１】
さらに、本願発明にかかるスイッチトキャパシタ増幅回路において、前記第１の参照電圧は温度特性を有し、前記第１の入力端子と前記第２の入力端子間のオフセット電圧が温度特性を有する場合に、前記第１の参照電圧と第２の参照電圧の電圧値の差が、前記第１の入力端子と前記第２の入力端子間のオフセット電圧に一致するように、前記第１の参照電圧は温度特性を設定することを特徴とする。
【００１２】
本願発明の電子機器は、スイッチトキャパシタ増幅回路を有することを特徴とする。
【００１３】
【実施例】
以下に、この発明の実施例を図面に基づいて説明する。図１は、この発明によるスイッチトキャパシタ増幅回路の構成図の一例である。
【００１４】
リセットフェーズｆ１においてスイッチ回路１２３が閉じ、容量１０１は参照電圧１１１に接続され、スイッチ回路１２４が閉じ、容量１０２は参照電圧１１２に接続される。同時にスイッチ回路１２５、１２９が閉じ容量１０３、１０４は電荷が放電される。一定の時間の後、スイッチ回路１２３、１２４、１２５、１２９が開いて、リセットフェーズｆ１が終了する。
【００１５】
リセットフェーズｆ１の間に、容量１０１に蓄えられた電荷は、式（２）で与えられる。
【００１６】
ｑ＝Ｃ１＊ＶＲＥＦ１・・・（２）
また、容量１０２に蓄えられた電荷は、式（３）で与えられる。
【００１７】
ｑ＝Ｃ１＊ＶＲＥＦ２・・・（３）
次に、サンプリングフェーズｆ２に移る。スイッチ回路１２１、１２２、１２６、１３０、１２８、１３２が閉じる。入力端子１４１の電圧は容量１０１に、入力端子１４２の電圧は容量１０２に電荷として蓄えられる。容量１０１の電荷の変化分に等しいだけ容量１０３の電荷が変化する。同時に容量１０２の電荷の変化分に等しいだけ容量１０４の電荷が変化する。これによって、出力端子１５１の電圧が変化する。
【００１８】
サンプリングフェーズｆ２において容量１０１に蓄えられた電荷は、式（４）で与えられる。
【００１９】
ｑ＝Ｃ１＊Ｖｉｎ１・・・（４）
また、容量１０２に蓄えられた電荷は、式（５）で与えられる。
【００２０】
ｑ＝Ｃ１＊Ｖｉｎ２・・・（５）
したがって、リセットフェーズｆ１からサンプリングフェーズｆ２に変わった後の容量１０１の電荷量の変化分は、式（６）で与えられる。
【００２１】
Δｑ＝Ｃ１＊（Ｖｉｎ１−ＶＲＥＦ１）・・・（６）
さらに、容量１０２の電荷量の変化分は、式（７）で与えられる。
【００２２】
Δｑ＝Ｃ１＊（Ｖｉｎ２−ＶＲＥＦ２）・・・（７）
入力端子１４１の電圧Ｖｉｎ１が、信号電圧Ｖｉｎｐとオフセット電圧Ｖｏｓから成り、入力端子１４２の電圧Ｖｉｎ２が信号電圧Ｖｉｎｎのみから成るとき、出力端子１５１の電圧は、
2004179875.tif 000003
で与えられる。
【００２３】
Ｖｏｓ＝  ＶＲＥＦ１−ＶＲＥＦ２となるように、ＶＲＥＦ１、ＶＲＥＦ２を調整することで、
Ｖｏｕｔ  ＝  −（Ｃ１／Ｃ２）＊（Ｖｉｎｐ−Ｖｉｎｎ）・・・（９）
となり、入力信号Ｖｉｎ１のもつオフセット電圧Ｖｏｓをキャンセルすることができる。
このように本発明の回路方式では、入力電圧の持つオフセット電圧をキャンセルして、信号成分のみを増幅することができる。この例では、２つの参照電圧１１１、１１２を用いているが、図２、図３に示すように２つの参照電圧のうちの１つを基準電圧に置き換えて、１つの参照電圧と、基準電圧の差を用いて入力電圧の持つオフセット電圧をキャンセルすることが可能である。
【００２４】
たとえば、図３の例では、出力端子１５１の電圧は、式（１０）で表される。
【００２５】
Ｖｏｕｔ  ＝  −（Ｃ１／Ｃ２）＊｛（Ｖｉｎｐ−Ｖｉｎｎ）＋  （Ｖｏｓ−ＶＲＥＦ）｝・・・（１０）
参照電圧１１１をＶｏｓと等しくなるように調整することで、式（１１）のようになる。
【００２６】
Ｖｏｕｔ  ＝  −（Ｃ１／Ｃ２）＊（Ｖｉｎｐ−Ｖｉｎｎ）・・・（１１）
これにより、入力信号Ｖｉｎ１のもつオフセット電圧Ｖｏｓをキャンセルすることができる。ここで言う基準電圧は、通常アナロググラウンドと呼ばれるものであり、他のスイッチにも接続されている。出力電圧はこの基準電圧を中心にして、振幅する。上述した例では、説明を簡単にするため、基準電圧を０Ｖとして計算を行っている。
【００２７】
図１のように２つの参照電圧を持つことの利点を以下に示す。たとえば、参照電圧の１つを、温度特性をもたない参照電圧とし、他の参照電圧を、温度特性をもつ参照電圧とする。このようにすることで、入力電圧のオフセット電圧が温度特性をもつ場合、温度特性をもつ参照電圧を用いて、入力電圧のオフセット電圧が温度特性をキャンセルし、温度特性をもたない参照電圧を用いて、入力電圧のオフセット電圧の絶対値を合わせこむことができるようになる。
【００２８】
図５は、本発明のスイッチトキャパシタ増幅回路の構成図である。図１と差動増幅器１００の構成が異なる以外は同様の動作をする。このように、図５に示すような２入力２出力を持つ完全差動回路においても、実施することができる。
【００２９】
図６の回路は、スイッチトキャパシタ増幅回路を２段構成にし、２段目でオフセットキャンセルを行っている例である。出力端子１５２が、図１の入力端子Ｖｉｎ１に相当し、出力端子１５３が、図１の入力端子Ｖｉｎ２に相当する。出力端子１５２、１５３以降の信号の伝達は、図１と同様である。これにより、スイッチトキャパシタ増幅回路が２段構成であっても、有効に入力信号に含まれたオフセット電圧の影響を低減できる。
【００３０】
また、この実施例に示した回路はスイッチトキャパシタ増幅回路の一例であり、他の形式のスイッチトキャパシタ増幅回路においても、実施することが可能である。
【００３１】
入力電圧に含まれるオフセット電圧の値があらかじめわかっており、一定の場合は参照電圧は、固定電圧でもよいが、入力電圧に含まれるオフセット電圧の値が不明の場合は、参照電圧を入力電圧のオフセット電圧に合わせて調整できる可変電圧とすることで、出力電圧を見ながらオフセット電圧の調整を行うことが可能である。
【００３２】
本願発明にかかる電子機器は、以上のような、スイッチトキャパシタ回路を有することにより、より有効な動作が可能となる。
【００３３】
【発明の効果】
入力電圧の持つオフセット電圧をキャンセルして、信号成分のみを増幅することができる。
【図面の簡単な説明】
【図１】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図２】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図３】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図４】従来のスイッチトキャパシタ増幅回路の構成図である。
【図５】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図６】本発明のスイッチトキャパシタ増幅回路の構成図である。
【符号の説明】
１００  演算増幅器
１０１、１０２、１０３、１０４、１０５、１０６    容量
１１１、１１２    参照電圧
１２１、１２２、１２３、１２４、１２５、１２６、１２７    スイッチ回路
１２８、１２９、１３０、１３１、１３２    スイッチ回路
１４１、１４２    入力端子
１５１、１５２、１５３  出力端子
【図１】
2004179875.tif 000004
【図２】
2004179875.tif 000005
【図３】
2004179875.tif 000006
【図４】
2004179875.tif 000007
【図５】
2004179875.tif 000008
【図６】
2004179875.tif 000009