(57)【要約】【課題】画像表示装置内で発生する放電による電気回路、電子放出素子等の破壊。【解決手段】リアプレートとフェースプレート間に中間電極を設け、該中間電極を短冊状の複数の電極を抵抗体を介して接続することで構成する。【選択図】      図２
2004200054.tif 000002
【特許請求の範囲】
【請求項１】
カソード電極を有する第一の基板と、前記カソード電極よりも高電位に規定されたアノード電極を有する第二の基板と、前記第一の基板と前記第二の基板間に空間を隔てて位置する中間電極とを少なくとも有する画像表示装置であって、
前記中間電極は複数に分割されており、該複数に分割された中間電極の各々は、それぞれ抵抗体を介して前記カソード電極よりも高電位で且つ前記アノード電極よりも低電位の一定電位に規定されていることを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、中間電極を有する平面型の画像表示装置に関する。
【０００２】
【従来の技術】
従来、電子放出素子としては熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型素子（以下ＦＥ型素子と略す）、金属／絶縁層／金属型素子（以下ＭＩＭ素子と略す）、表面伝導型電子放出素子（以下ＳＣＥ素子と略す）等がある。
【０００３】
発明者らは上記電子放出素子を多数配列した電子源の応用として、平板型画像表示装置についての研究を行ってきた。このような薄型の外囲器を用いる画像表示装置においては、電子源と、電子源から放出された電子の照射を受けるターゲットとの間に高電圧が印加されるため、不慮の放電の発生が懸念されている。このような放電の対策として、フェースプレート上のターゲット電極を短冊状に分割する構成や、また電子源とターゲットとの間に放電電流を逃がすための中間電極（電位規定手段）を設ける構成があり、これらについては、それぞれ例えば、特許文献１、特許文献２に開示されている。
【０００４】
【特許文献１】
特開平１０−３２６５８３号公報
【特許文献２】
特開平０９−００７５３２号公報
【０００５】
【発明が解決しようとする課題】
本願発明は、アノードと電子源とを短絡する放電電流の発生を防止するとともに、発生した放電の規模を小さくしえる新規な構成の画像表示装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するべく、本発明は、カソード電極を有する第一の基板と、前記カソード電極よりも高電位に規定されたアノード電極を有する第二の基板と、前記第一の基板と前記第二の基板間に空間を隔てて位置する中間電極とを少なくとも有する画像表示装置であって、
前記中間電極は複数に分割されており、該複数に分割された中間電極
の各々は、それぞれ抵抗体を介して前記カソード電極よりも高電位で且つ前記アノード電極よりも低電位の一定電位に規定されていることを特徴とする。
上述の本願発明においては、中間電極を設けることによって、放電電流を中間電極に逃がすことが可能となり、アノードと電子源（カソード）間を短絡する放電電流の発生を回避し、また、中間電極を複数の短冊状に分割するとともに、短冊状の中間電極同士を抵抗体を介して接続することで、放電の規模を縮小し、電気回路等への放電によるダメージを低減することが可能となった。
【０００７】
【発明の実施の形態】
図１は表示装置の概略断面図である。図中１１０は所定の間隔で形成された電子放出素子１１１を含むカソード基板、１２０はグリッド電極（高抵抗膜）１２１と電子通過孔１２２を含むグリッド基板（中間板）、１３０はアノード電極１３１と蛍光体１３２を含むアノード基板、１４０はカソード基板内の配線（不図示）とグリッド基板１２０とアノード電極１３１を電気的に絶縁すると共に表示装置内部の真空を保つ支持部材である。
【０００８】
電子放出素子１１１から放出された電子はグリッド電極１２１とアノード電極１３１に電圧を印加することで上向きの力を受ける。このとき電子通過孔１２２の位置を適切に設定することによりアノード電極１３１に到達し、蛍光体１３２を発光させる。
【０００９】
図２はグリッド基板１２０の概略平面図である。グリッド電極１２１は短冊状に配置され、その中に電子通過孔１２２が形成されている。グリッド電極１２１の端部はそれぞれ抵抗素子１２３を介して、グリッド電圧を規定するグリッド電源１２４に繋がっている。アノード電極には到達した電子による電流が流れるので電源との間に抵抗があると電圧降下が生じるが、グリッド基板では電子は電子通過孔を通るためにグリッド電極には電流が流れない。従って放出電流によるグリッド電圧の降下も発生しないので、グリッド電極１２１および抵抗素子１２３は大きな抵抗値を設定することができる。前述したように、抵抗素子に大きな抵抗値を設定するとグリッド面内の電荷の移動速度が制限されるため、放電が発生した際に生じる放電電流量を抑制する作用がある。本発明はグリッド電極を細長い短冊状にすることで隣接するグリッド電極との間の抵抗値を大きくし、放電電流量を抑制する構成にしている。また、好ましくは、グリッド電極自体を抵抗体で構成すると、放電電流の制限により効果的である。尚、グリッド電極に抵抗体を使用できるのは、上述のとおり、グリッド電極には通常動作中に電流を流す必要がないからである。
【００１０】
次に電子放出素子１１１を含むカソード基板（リアプレート）１１０について説明する。
【００１１】
図３は、本発明の電子源基板の一実施例であるマトリクス配線部の概略構成を示す模式図である。同図において、電子源基板（リアプレート）３０は電子放出素子３１、一対の素子電極３２、３３、列方向に配線された列方向配線３５、これに交わるように行方向に配線された行方向配線３６を有している。
【００１２】
続いて図４〜図９にリアプレート作製手順を示す工程模式図を示す。
【００１３】
［基板形成］
リアプレート３０のガラス基板４０として、アルカリ成分が少ないＰＤ−２００（旭硝子（株）社製）の２．８ｍｍ厚ガラスを用い、更にこのガラス基板上にナトリウムブロック層として膜厚１００ｎｍのＳｉＯ２膜を塗付焼成したものを用いた。
【００１４】
まず、図４に示すように、上記のガラス基板４０上に一対の素子電極４２、４３をマトリクス状に形成する。この素子電極４２、４３は、スパッタ法によって、まず下引き層として膜厚５ｎｍのチタニウムＴｉ膜を成膜し、その上に膜厚４０ｎｍの白金Ｐｔ膜を成膜した後、全面にフォトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した。素子電極４２、４３の間隔Ｌは１０μｍ程度が好ましい。また、各素子電極の長さＷは適宜選択可能である。
【００１５】
［下配線形成］
行配線と列配線の配線材料に関しては、多数のＳＣＥ素子にほぼ均等な電圧が供給されるように低抵抗である事が望ましく、これを考慮して材料、膜厚、配線幅等が適宜設定される。
【００１６】
共通配線としての列方向配線（下配線）４５は、図５に示すように、列方向に並ぶ素子電極対に平行に、かつ、それら素子電極対を連結するようにライン状のパターンで形成した。このパターン形成では、例えば、材料として銀Ａｇフォトぺ一ストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後、４８０℃前後の温度で焼成して配線を形成した。配線の厚さは約１０μｍ、配線幅は２０μｍとした。なお、終端部は配線取り出し電極として使うために、線幅をより大きくした。このようにして形成した列方向配線の抵抗値は１００Ωであった。
【００１７】
［絶縁膜形成］
図６に示すように、列方向配線４５とその上に形成される後述する行方向配線を絶縁するために、層間絶縁層４７を配置する。この層間絶縁層４７は、後述の行方向配線（上配線）下に、先に形成した列方向配線４５（下配線）との交差部を覆うように、かつ、行方向配線（上配線）と素子電極４２との電気的接続が可能なように、接続部にコンタクトホールを開けて形成した。この層間絶縁層４７の形成では、例えば、ＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光・現像するといった工程を４回繰り返し、最後に４８０℃前後の温度で焼成した。この層間絶縁層４７の厚みは、全体で約３０μｍとし、幅は１５０μｍとした。
【００１８】
［上配線形成］
図７に示すように、先に形成した層間絶縁膜４７の上に行方向配線（上配線）４６を形成する。この行方向配線４６の形成では、Ａｇぺ一ストインキをスクリーン印刷した後、乾燥させ、この上に再度同様なことを行って２度塗りしてから、４８０℃前後の温度で焼成した。この行方向配線４６の厚さは、約１５μｍとした。図７には示していないが、外部駆動回路との引出し配線、外部駆動回路への引出し端子もこれと同様の方法で形成した。このように形成した行方向配線４６の抵抗値は４Ωであった。
【００１９】
以上の基板形成、下配線形成、絶縁膜形成、上配線形成を順次行うことで、マトリクス配線を有する基板を形成した。
【００２０】
［素子膜形成］
上記マトリクス配線を有する基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これは、この後塗布する素子膜形成用の水溶液が、素子電極上に適度な広がりをもって配置されるようにする事が目的である。その後、図８に示すように、素子電極間にインクジェット塗布方法により、素子膜５１を形成した。
【００２１】
図９（ａ）、（ｂ）に、この素子膜形成の工程を模式的に示す。図９（ａ）において、６１はガラス基板、配線電極を含む基板部分である。６２、６３は素子電極である。素子膜としてパラジウム膜を得る目的で、先ず水とイソプロピルアルコール（ＩＰＡ）が８５：１５の割合で混ぜられた水溶液に、パラジウム−プロリン錯体（０．１５重量％）を溶解し、有機パラジウム含有溶液を得た。この他若干の添加剤を加えた。
【００２２】
上記の溶液の液滴を、例えばピエゾ素子を用いたインクジェット噴射装置よりなる液滴付与手段６４で、ドット径が６０μｍとなるように調整して素子電極６２、６３間に付与した（図９（ｂ）参照）。その後、この基板を空気中にて、３５０℃で１０分間の加熱焼成処理をして酸化パラジウム（ＰｄＯ）とした。ドットの直径が約６０μｍ、厚みが最大で１０ｎｍの膜が得られた。
【００２３】
以上の工程により、素子部分に酸化パラジウムＰｄＯ膜（導電性薄膜６５）が形成された。
【００２４】
［還元フォーミング］
次に、フォーミングと呼ばれる本工程に於いて、上記導電性薄膜６５を通電処理して内部に亀裂を生じさせ、電子放出部を形成する。図９（ｃ）、（ｄ）に、このフォーミングの工程を模式的に示す。
【００２５】
このフォーミングでは、真空雰囲気下で、外部電源より上述の行方向配線と列方向配線の間に電圧を印加して、素子電極６２、６３間を通電する（図９（ｃ）参照）。この通電処理によって、導電性薄膜６５を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部６６を形成する（図９（ｄ）参照）。
【００２６】
［活性化−カーボン堆積］
上記フォーミング処理が施されただけの状態では、電子発生効率が非常に低いものとなっている。よって、電子放出効率を上げるために、上記素子に活性化と呼ばれる処理を行うことが望ましい。この処理では、有機化合物が存在する適当な真空度のもとで、上述のフォーミングと同様に、外部から配線電極を通じてパルス電圧を素子電極に繰り返し印加する。これによって、炭素あるいは炭素化合物を、上述した亀裂近傍にカーボン膜として堆積させる。
【００２７】
以上の工程で、電子源素子を有する電子源基板を作製する事ができた。
【００２８】
【実施例】
以下、上述した実施形態の表示装置の実施例を具体的に説明する。
【００２９】
まず、グリッド基板について説明する。グリッド基板１２０は０．２ｍｍ厚の感光性ガラスである。その上にＡｌ等の薄膜金属をパターニングすることにより短冊状のグリッド電極１２１が構成される。尚、本実施例では特に好ましい形態として、図１に示すとおり、グリッド電極をグリッド基板のリアプレートに対面する面にのみ形成した。これによって、蛍光体からの脱ガス等に起因するアノードと中間電極間での放電電流に対して、グリッド基板のアノードに対面する面に露出したガラスが大きな電流制限抵抗として働き、より放電電流を制限できるので好ましい。尚、比較的小さな表示装置の場合であれば、グリッド基板のアノードに対向する面にもグリッド電極を形成しても構わない。グリッド電極にはフォトリソグラフィー・エッチングにより半径３０μｍの円形の電子通過孔１２２が形成されている。これらのグリッド電極は電子放出素子１１１に合わせて等間隔に配置され、それぞれ１００ＫΩの抵抗素子１２３を介して、グリッド電圧を５ｋＶに規定する電源１２４に繋がっている。このグリッド基板１２０はカソード基板１１０から１ｍｍの高さに配置されている。なおグリッド電極１２１は向きを９０°回転させてもよい。
【００３０】
次に、アノード基板（フェイスプレート）１３０について説明する。板ガラスに高速蛍光体Ｐ２２などの蛍光体１３２をパターニングし、その表面に例えばＡｌ等の薄膜金属をなど蒸着させアノード電極とする。アノード電極１３１はアノード電圧を規定する電源（不図示）に繋がっており１０ｋＶが印加されている。また、アノード電極１３０はグリッド電極１２０から距離を１ｍｍとしてある。なお、上記の高速蛍光体Ｐ２２は、６〜１０ｋＶの高電圧で電子を引っ張り、発光させるのに都合のよい発光体である。
【００３１】
以上説明したカソード基板、グリッド基板、アノード基板と支持部材を真空チャンバー内でフリットガラスによって接着する。これを４００〜５００℃で１０分以上焼成することで封着して、真空の外囲器を構成する。これに駆動回路、グリッド電源、アノード電源を繋げて表示装置を完成させた。
【００３２】
この表示装置で、駆動している間に放電が発生したところ、放電以前の状態に比べ輝度の低下が僅か３％程度であったため、表示画面にむらがあるようには感じなかった。
【００３３】
【発明の効果】
以上に説明したように、本発明では中間電極を設け、該中間電極を短冊状に分割するとともに、短冊状の中間電極を抵抗体を介して接続することで、電子源とアノード間を短絡する放電の発生を防止することで、電子源へのダメージ発生を回避するとともに、放電電流自体を制限し、放電によるダメージを低威することが可能となった。
【図面の簡単な説明】
【図１】本発明の画像表示装置の概要を示す断面図
【図２】本発明の中間板を示す図
【図３】電子源（カソード）基板の概要を示す平面図
【図４】電子源の製造工程を説明する第一図
【図５】電子源の製造工程を説明する第二図
【図６】電子源の製造工程を説明する第三図
【図７】電子源の製造工程を説明する第四図
【図８】電子源の製造工程を説明する第五図
【図９】素子膜及び電子放出部形成を説明する図
【符号の説明】
３０  電子源基板（リアプレート）
３１  電子放出素子
３２、３３、４２，４３、６２，６３  素子電極
３５、４５  列方向配線
３６、４６  行方向配線
４０、６１  ガラス基板
４７  層間絶縁層
５１  素子膜
６４  液滴付与手段
６５  導電性薄膜
６６  電子放出部
１１０  カソード基板
１１１  電子放出素子
１２０  グリッド基板
１２１  グリッド電極（高抵抗膜）
１２２  電子通過孔
１２３  抵抗素子
１２４  グリッド電源
１３０  アノード基板
１３１  アノード電極
１３２  蛍光体
１４０  支持部材
【図１】
2004200054.tif 000003
【図２】
2004200054.tif 000004
【図３】
2004200054.tif 000005
【図４】
2004200054.tif 000006
【図５】
2004200054.tif 000007
【図６】
2004200054.tif 000008
【図７】
2004200054.tif 000009
【図８】
2004200054.tif 000010
【図９】
2004200054.tif 000011