(57)【要約】【課題】表裏導通線が狭ピッチ化され、且つ電子デバイス実装時の接合安定性（熱安定性）が向上された電子デバイス実装基板を提供し、表裏導通線が狭ピッチ化され、且つ電子デバイス実装時の接合安定性（熱安定性）が向上された電子デバイス実装基板の製造方法を提供する。【解決手段】厚さ方向に複数の貫通孔３が形成された板状の絶縁部材２と、貫通孔３に所定の間隔で埋設され、両端面が絶縁部材２の表裏面とそれぞれ同一平面上に形成された導電性の表裏導通線４と、を有する電子デバイス実装基板１であって、表裏導通線４の所定のピッチが０．０２〜０．２ｍｍであり、絶縁部材２の熱膨張係数が１０ｐｐｍ／Ｋ以下、軟化温度が２７０℃以上である。【選択図】　図１
2004056009.tif 000002
【特許請求の範囲】
【請求項１】
厚さ方向に複数の貫通孔が形成された板状の絶縁部材と、前記貫通孔に所定の間隔で埋設され、両端面が前記絶縁部材の表裏面とそれぞれ同一平面上に形成された導電性の表裏導通線と、を有する電子デバイス実装基板であって、
前記表裏導通線の前記所定の間隔が０．０１〜０．２ｍｍであり、前記絶縁部材の熱膨張係数が１０ｐｐｍ／Ｋ以下であることを特徴とする電子デバイス実装基板。
【請求項２】
前記表裏導通線及び絶縁部材の軟化温度が２７０℃以上である請求項１に記載の電子デバイス実装基板。
【請求項３】
前記表裏導通線の材質が、銅、金、白金、アルミニウム、ニッケル、鉛、タングステン、モリブデン、銀、コバルト、クロム、亜鉛、錫、パラジウム、鉄及び炭素からなる群から選ばれる少なくとも一種の導電性物質、又は前記群から選ばれる一種以上の導電性物質を含有する導電性複合物質、である請求項１又は２に記載の電子デバイス実装基板。
【請求項４】
前記絶縁部材の材質が、セラミックス、ガラス又はこれらの複合体である請求項１〜３のいずれかに記載の電子デバイス実装基板。
【請求項５】
前記セラミックスが、アルミナ、窒化アルミニウム、窒化珪素、ジルコニア、ボロンナイトライト、コージエライト、チタン酸バリウム、チタン酸カリウム及びチタン酸カルシウムからなる群から選ばれる少なくとも一種を含有する請求項４に記載の電子デバイス実装基板。
【請求項６】
前記ガラスが、ＳｉＯ２、Ｂ２Ｏ３、Ｐ２Ｏ５、ＺｎＯ及びＰｂＯからなる群から選ばれる少なくとも一種を含有する請求項４に記載の電子デバイス実装基板。
【請求項７】
前記絶縁部材の材質が、融点の異なる複数の物質の複合体である請求項１〜３のいずれかに記載の電子デバイス実装基板。
【請求項８】
前記融点の異なる複数の物質の複合体が、融点１０００℃以上の物質と融点８００℃以下の物質とを含有する複合体である請求項７に記載の電子デバイス実装基板。
【請求項９】
前記融点１０００℃以上の物質が、アルミナ、窒化アルミニウム、窒化珪素、ジルコニア、コージエライト、チタン酸カルシウム、チタン酸バリウム及び非晶質シリカからなる群から選ばれる少なくとも一種であり、前記融点８００℃以下の物質が、ＳｉＯ２、Ｂ２Ｏ３、Ｐ２Ｏ５、ＺｎＯ及びＰｂＯからなる群から選ばれる少なくとも一種を含むガラスである請求項８に記載の電子デバイス実装基板。
【請求項１０】
セラミックス、ガラス又はこれらの複合体を含有する絶縁板の片面又は両面に、複数の線状の導電体を略平行に配設して単位層を作製し、前記単位層を前記絶縁板の厚さ方向に複数枚積層した後、加熱溶着して積層体を作製し、前記積層体を前記線状の導電体の長手方向に垂直な平面で切断して板状にすることを特徴とする電子デバイス実装基板の製造方法。
【請求項１１】
前記線状の導電体を、前記絶縁板の表面に、メッキ、スパッタリング、蒸着、溶着及び貼付けからなる群から選ばれる一種の方法により導電性物質を配設し、次いでフォトリソ法又は砥石加工により成形することにより形成する請求項１０に記載の電子デバイス実装基板の製造方法。
【請求項１２】
前記絶縁板に砥石加工又は加熱プレスで溝を形成し、前記溝を形成した前記絶縁板の面にメッキ、スパッタリング、蒸着及び溶着からなる群から選ばれる一種の方法により導電性物質を配設し、前記絶縁板の面を研磨することにより前記線状の導電体を形成する請求項１０に記載の電子デバイス実装基板の製造方法。
【請求項１３】
板状の絶縁部材にレーザー、反応性イオンエッチング（ＲＩＥ）又はプレスパンチにより複数の細孔を所定の間隔で形成し、導電性物質をメッキ又は溶融流し込みにより前記細孔に導入して、両端面が前記絶縁部材の表裏面とそれぞれ同一平面上に形成された導電性の表裏導通線を形成することを特徴とする電子デバイス実装基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子デバイス実装基板及びその製造方法に関し、さらに詳しくは、ＬＳＩ（高密度集積回路）の高集積化に対応して導電体（表裏導通線）を狭ピッチ化し、ＬＳＩ実装時の接合安定性（熱安定性）を向上することが可能な電子デバイス実装基板及びその製造方法に関する。
【０００２】
【従来の技術】従来、ＬＳＩ等の電子デバイスを実装する配線基板（実装基板）としては、ポリイミドやガラスエポキシ等の樹脂基板が用いられていた。これら樹脂基板は、例えば、厚さ方向に複数の貫通孔が形成され、その貫通孔を形成する壁面をメッキ等によりメタライズされることにより表裏導通線が形成され、表裏面が導通されたものであった。現在、このような実装基板は、ＬＳＩの高集積化に伴い高密度化、狭ピッチ化が要求されているが、従来のように、ポリイミドやガラスエポキシ等の樹脂基板に、ドリル、又はレーザー等で貫通孔を開ける方法では、高密度化、狭ピッチ化することは困難であるという問題があった。一方、ＭＰＵ（マイクロプロセッサーユニット）の高性能化に伴い、ＭＰＵからの発熱が増大しているため、ＭＰＵ自身の耐熱性の向上及び実装基板など周辺部材の耐熱性の向上が望まれている。
【０００３】また、ＬＳＩの高集積化，高性能化に伴い、従来のポリイミドやガラスエポキシ等の樹脂基板では、温度変化による熱膨張差で、実装時の接合の信頼性が低下するという問題があった。
【０００４】
【発明が解決しようとする課題】本発明は上述の問題に鑑みなされたものであり、ＬＳＩの高集積化に対応して表裏導通線が狭ピッチ化され、且つＬＳＩ実装時の接合安定性（熱安定性）が向上した電子デバイス実装基板を提供し、表裏導通線が狭ピッチ化され、ＬＳＩ実装時の接合安定性（熱安定性）が向上した電子デバイス実装基板の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため、本発明によって以下の電子デバイス実装基板及びその製造方法が提供される。
［１］　厚さ方向に複数の貫通孔が形成された板状の絶縁部材と、前記貫通孔に所定の間隔で埋設され、両端面が前記絶縁部材の表裏面とそれぞれ同一平面上に形成された導電性の表裏導通線と、を有する電子デバイス実装基板であって、前記表裏導通線の前記所定の間隔が０．０１〜０．２ｍｍであり、前記絶縁部材の熱膨張係数が１０ｐｐｍ／Ｋ以下であることを特徴とする電子デバイス実装基板。
［２］　前記表裏導通線及び絶縁部材の軟化温度が２７０℃以上である［１］に記載の電子デバイス実装基板。
［３］　前記表裏導通線の材質が、銅、金、白金、アルミニウム、ニッケル、鉛、タングステン、モリブデン、銀、コバルト、クロム、亜鉛、錫、パラジウム、鉄及び炭素からなる群から選ばれる少なくとも一種の導電性物質、又は前記群から選ばれる一種以上の導電性物質を含有する導電性複合物質、である［１］又は［２］に記載の電子デバイス実装基板。
［４］　前記絶縁部材の材質が、セラミックス、ガラス又はこれらの複合体である［１］〜［３］のいずれかに記載の電子デバイス実装基板。
［５］　前記セラミックスが、アルミナ、窒化アルミニウム、窒化珪素、ジルコニア、ボロンナイトライト、コージエライト、チタン酸バリウム、チタン酸カリウム及びチタン酸カルシウムからなる群から選ばれる少なくとも一種を含有する［４］に記載の電子デバイス実装基板。
［６］　前記ガラスが、ＳｉＯ２、Ｂ２Ｏ３、Ｐ２Ｏ５、ＺｎＯ及びＰｂＯからなる群から選ばれる少なくとも一種を含有する［４］に記載の電子デバイス実装基板。
［７］　前記絶縁部材の材質が、融点の異なる複数の物質の複合体である［１］〜［３］のいずれかに記載の電子デバイス実装基板。
［８］　前記融点の異なる複数の物質の複合体が、融点１０００℃以上の物質と融点８００℃以下の物質とを含有する複合体である［７］に記載の電子デバイス実装基板。
［９］　前記融点１０００℃以上の物質が、アルミナ、窒化アルミニウム、窒化珪素、ジルコニア、コージエライト、チタン酸カルシウム、チタン酸バリウム及び非晶質シリカからなる群から選ばれる少なくとも一種であり、前記融点８００℃以下の物質が、ＳｉＯ２、Ｂ２Ｏ３、Ｐ２Ｏ５、ＺｎＯ及びＰｂＯからなる群から選ばれる少なくとも一種を含むガラスである［８］に記載の電子デバイス実装基板。
［１０］　セラミックス、ガラス又はこれらの複合体を含有する絶縁板の片面又は両面に、複数の線状の導電体を略平行に配設して単位層を作製し、前記単位層を前記絶縁板の厚さ方向に複数枚積層した後、加熱溶着して積層体を作製し、前記積層体を前記線状の導電体の長手方向に垂直な平面で切断して板状にすることを特徴とする電子デバイス実装基板の製造方法。
［１１］　前記線状の導電体を、前記絶縁板の表面に、メッキ、スパッタリング、蒸着、溶着及び貼付けからなる群から選ばれる一種の方法により導電性物質を配設し、次いでフォトリソ法又は砥石加工により成形することにより形成する［１０］に記載の電子デバイス実装基板の製造方法。
［１２］　前記絶縁板に砥石加工又は加熱プレスで溝を形成し、前記溝を形成した前記絶縁板の面にメッキ、スパッタリング、蒸着及び溶着からなる群から選ばれる一種の方法により導電性物質を配設し、前記絶縁板の面を研磨することにより前記線状の導電体を形成する［１０］に記載の電子デバイス実装基板の製造方法。
［１３］　板状の絶縁部材にレーザー、反応性イオンエッチング（ＲＩＥ）又はプレスパンチにより複数の細孔を所定の間隔で形成し、導電性物質をメッキ又は溶融流し込みにより前記細孔に導入して、両端面が前記絶縁部材の表裏面とそれぞれ同一平面上に形成された導電性の表裏導通線を形成することを特徴とする電子デバイス実装基板の製造方法。
【０００６】このように、貫通孔を有する絶縁部材とその貫通孔に埋設された複数の表裏導通線とを有する電子デバイス実装基板の、表裏導通線間の間隔を０．０１〜０．２ｍｍとしたことで、ＬＳＩ等の電子デバイスの高集積化に対応でき、また、絶縁部材の熱膨張係数の上限を１０ｐｐｍ／Ｋとし、熱膨張係数を制御可能としたため、ＬＳＩ実装時の接合安定性（熱安定性）をさらに向上させることができる。また、セラミックス、ガラス又はこれらの複合体を含有する絶縁板の片面又は両面に、複数の線状の導電体を略平行に配設して単位層を作製し、その単位層を絶縁板の厚さ方向に複数枚積層した後、加熱溶着して積層体を作製し、その積層体を線状の導電体の長手方向に垂直な平面で切断して板状にする方法で電子デバイス実装基板を作製したため、ＬＳＩ等の電子デバイスの高集積化に対応でき、さらにＬＳＩ実装時のＬＳＩと絶縁部材（基板材）の熱膨張を同化することで接合安定性（熱安定性）を向上させることができる電子デバイス実装基板を作製することができる（温度変化によるＬＳＩと絶縁部材との熱膨張差が大きいと実装時の接合の信頼性が低下する）。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図面を参照しながら具体的に説明するが、本発明は以下の実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で、当業者の通常の知識に基づいて、適宜設計の変更、改良等が加えられることが理解されるべきである。
【０００８】図１は、本発明の電子デバイス実装基板の一の実施の形態の斜視図である。図１に記載の電子デバイス実装基板１は、厚さ方向に複数の貫通孔３が形成された板状の絶縁部材２と、貫通孔３に所定の間隔で埋設され（貫通孔３のそれぞれに、互いに所定の間隔となるようにそれぞれ埋設され）、両端面が絶縁部材２の表裏面とそれぞれ同一平面上に形成された導電性の表裏導通線４とを有する。各貫通孔３の配列は、絶縁部材２の辺ｘに沿って一定間隔で並ぶ貫通孔３の列が、辺ｙに沿って複数列一定間隔で並ぶように且つ列毎のピッチのずれがないように形成されている。
【０００９】本実施の形態の電子デバイス実装基板１は、辺ｘに沿う方向又は辺ｙに沿う方向に隣り合う表裏導通線４同士の間の距離が、０．０１〜０．２ｍｍである。０．０１ｍｍより小さいと、隙間が小さくなり過ぎるため、隣接する表裏導通線同士の絶縁抵抗が低下する。０．２ｍｍより大きいと、電子デバイスの高集積化に対応し難い。
【００１０】本実施の形態の電子デバイス実装基板１は、絶縁部材２の熱膨張係数が１０ｐｐｍ／Ｋ以下である。１０ｐｐｍ／Ｋより大きいと、実装するＬＳＩとの熱膨張差が大き過ぎるため、電子デバイスを実装したときに、熱による変形のために接合部分が外れる等の問題が生じる。
【００１１】本実施の形態の電子デバイス実装基板１の厚さは、０．０５〜１．０ｍｍが好ましい。０．０５ｍｍより小さいときは、強度的に劣り割れる可能性があり、１．０ｍｍより大きいときは、電子部品の小型化が困難となることがある。
【００１２】本実施の形態の電子デバイス実装基板１の形状は四角形であるが、これは特に限定されるものではなく、四角形だけでなく、円形、楕円形、多角形又はその他不定形等であってもよい。
【００１３】表裏導通線４の材質は、電気を通す材質であれば特に限定されるものではないが、銅、金、白金、アルミニウム、ニッケル、鉛、タングステン、モリブデン、銀、コバルト、クロム、亜鉛、錫、パラジウム、鉄及び炭素からなる群から選ばれる少なくとも一種の導電性物質、又はこの群から選ばれる一種以上の導電性物質を含有する導電性複合物質であることが好ましい。
【００１４】表裏導通線４は軟化温度が２７０℃以上であることが好ましい。２７０℃より小さいと、ＬＳＩ実装時の接合安定性（熱安定性）が低下することがある。ここで、軟化温度とは、無定形物質が軟らかくなる温度をいう。無定形物質の応力と組成流動速度の比が低温で極めて小さくても、温度が上昇してある温度を超えると、顕著な流動性をもった軟らかい状態となる。例えば粘性率が１０１０〜１０１１Ｎｓ／ｍ２になる温度で１〜１０ｓ程度の時間のうちに流動が認められる状態である。セラミックスでは、ゼーゲル・コーンによって測定される軟化点や荷重軟化点が用いられる。
【００１５】絶縁部材２の材質は、電気的絶縁性を示す物質であれば特に限定されるものではないが、セラミックス、ガラス又はこれらの複合体であることが好ましい。セラミックスとしては、アルミナ、窒化アルミニウム、窒化珪素、ジルコニア、ボロンナイトライト、コージエライト、チタン酸バリウム、チタン酸カリウム及びチタン酸カルシウムからなる群から選ばれる少なくとも一種を含有するものが好ましい。ガラスとしてはＳｉＯ２、Ｂ２Ｏ３、Ｐ２Ｏ５、ＺｎＯ及びＰｂＯからなる群から選ばれる少なくとも一種を含むガラスであることが好ましい。
【００１６】絶縁部材２として使用可能な材質を具体的に挙げると、例えば以下の通りである。ＳｉＯ２、Ｂ２Ｏ３、Ｐ２Ｏ５、ＺｎＯ又はＰｂＯを含むガラス、すなわち、珪酸ガラス、硼酸ガラス、燐酸ガラス又は鉛ガラスなどが挙げられる。
【００１７】また、絶縁部材２は、融点の異なる複数の物質の複合体であることが好ましく、融点の異なる複数の物質を組み合わせることにより、熱膨張係数を調節することができる。融点の異なる複数の物質として、融点１０００℃以上の物質と８００℃以下の物質とが含有されることが好ましい。そして、融点１０００℃以上の物質が、アルミナ、窒化アルミニウム、窒化珪素、ジルコニア、ボロンナイトライト、コージエライト、チタン酸バリウム、チタン酸カリウム、チタン酸カルシウム及び非晶質シリカなどからなる群から選ばれる少なくとも一種であり、融点８００℃以下の物質が、ＳｉＯ２、Ｂ２Ｏ３、Ｐ２Ｏ５、ＺｎＯ及びＰｂＯからなる群から選ばれる少なくとも一種を含むガラスであることが好ましい。
【００１８】図２（ａ）〜（ｇ）は、本発明の電子デバイス実装基板の製造方法の一の実施の形態を製造工程順に模式的に示す斜視図である。
【００１９】図２（ａ）に示すように、四角形の低融点ガラスを含む絶縁板１０の片面に導電体１１をメッキ又は蒸着、シート貼付けする。そして、図２（ｂ）に示すように、複数の線状パターンをもつマスク１２を使いフォトリソ法（フォトリソグラフィー法）により導電体１１をエッチングすることにより、図２（ｃ）に示すように、絶縁板１０上に、マスク１２を配置した部分の導電体１１のみが線状に形成される（線状の導電体１３が形成される）。その後、図２（ｄ）に示すように、絶縁板１０上に線状の導電体１３によるエッチングパターンが形成され、単位層１４となる。次に、単位層１４を所定数作製し、絶縁板１０の厚さ方向に積層して、図２（ｅ）に示すように、単位層１４を積層した構造体を作製する。そして、加熱・加圧（高温プレス）処理することにより、図２（ｆ）に示す、積層体１５を得る。次に、積層体１５を、歪みが発生しないように徐冷した後、切断機等を使用して、線状の導電体１３の長手方向に垂直な平面で、所定の厚さに切断して図２（ｇ）に示す、板状の電子デバイス実装基板１６を得る。
このようにして、厚さ方向に複数の貫通孔１７が形成された板状の絶縁部材１９と、貫通孔１７に所定の間隔で埋設され、両端面が絶縁部材１９の表裏面とそれぞれ同一平面上に形成された導電性の表裏導通線１８と、を有する電子デバイス実装基板１６が得られる。
【００２０】このように、電子デバイス実装基板１６に埋設される複数の表裏導通線１８同士の間隔が、加工精度の高いフォトリソ法によるエッチングで形成された間隔と、薄くすることが可能な絶縁板１０の厚さ、により決定（形成）されるため、本実施の形態の電子デバイス実装基板の製造方法により製造された電子デバイス実装基板は、表裏導通線同士の間隔が狭くなり（狭ピッチ化し）、電子デバイスの高集積化に対応することができる。また、導電体１１をメッキ又は蒸着により形成し、薄膜を形成することができるため、線状の導電体１３の高さを小さくすることができ、表裏導通線１８の形状を小さくすることができる。これにより、さらに電子デバイスの高集積化に対応し易くなる。
【００２１】本実施の形態において、絶縁板１０の熱膨張係数は鉛ガラス（ＰｂＯ）１２ｐｐｍ／Ｋと非晶質シリカガラス０．５ｐｐｍ／Ｋを混合し、１０ｐｐｍ／Ｋ以下であることが好ましい。１０ｐｐｍ／Ｋより大きいと、実装するＬＳＩとの熱膨張差が大き過ぎるため、電子デバイスを実装したときに、熱による変形のために接合部分が外れることがある。また、絶縁板１０の厚さは、０．０５〜１．０ｍｍが好ましい。０．０５ｍｍより小さいときは、強度的に劣り割れる可能性がありことがあり、１．０ｍｍより大きいときは、電子部品の小型化が困難となることがある。
【００２２】絶縁板１０の材質としては、電気的絶縁性を示す物質であれば特に限定されるものではないが、セラミックス、ガラス又はこれらの複合体であることが好ましく、低融点ガラス及びその複合材であることがさらに好ましい。セラミックスとしては、アルミナ、窒化アルミニウム、窒化珪素、炭化珪素、ジルコニア、ボロンナイトライト、コージエライト、チタン酸バリウム、チタン酸カリウム及びチタン酸カルシウム等からなる群から選ばれる少なくとも一種を含有するものが好ましい。ガラスとしては、ＳｉＯ２、Ｂ２Ｏ３、Ｐ２Ｏ５、ＺｎＯ及びＰｂＯからなる群から選ばれる少なくとも一種を含むガラス、すなわち、具体的には、珪酸ガラス、硼酸ガラス、燐酸ガラス、鉛ガラスなどが挙げられる。
【００２３】導電体１１の材質としては、銅、金、白金、アルミニウム、ニッケル、鉛、タングステン、モリブデン、銀、コバルト、クロム、亜鉛、錫、パラジウム、鉄及び炭素からなる群から選ばれる少なくとも一種の導電性物質、又はこの群から選ばれる一種以上の導電性物質を含有する導電性複合物質であることが好ましい。
【００２４】導電体１１の厚さは０．００３〜０．０５ｍｍが好ましい。０．００３ｍｍより小さいと、基板の表裏導通で断線が発生することがあり、０．０５ｍｍより大きいと、ＬＳＩ等の集積化が困難となることがある。
【００２５】本実施の形態で使用するフォトリソ法は、次の通りである。絶縁材であるガラス板の上に、銅等を数ミクロンメッキする。次にＵＶ硬化型レジスト膜をメッキ表面にコーティングする。その後、スリット状のパターンニングマスクを用い、露光する。レジスト膜を現像した後、硬化させ、エッチング溶液である第二塩化鉄溶液に浸す（２ＦｅＣｌ３＋Ｃｕ→２ＦｅＣｌ２＋ＣｕＣｌ２）。
この反応により、銅が溶ける。その後、レジスト膜を除去剤により除去し、銅メッキのパターンニングが終了する。
【００２６】単位層１４上の線状の導電体１３は、幅が０．０１〜０．１ｍｍ、高さ（深さ）が０．００３〜０．０５ｍｍ、そして隣り合う導電体１３の導電体２３のピッチが０．０２〜０．２ｍｍであることが好ましい。導電体１３のピッチは、０．０２〜０．０５ｍｍであることがさらに好ましく、０．０２〜０．０３ｍｍであることが特に好ましい。
【００２７】単位層１４を積層した構造体を、加熱・加圧処理する場合には、絶縁板１０に含まれる低融点ガラスの軟化温度以上の温度で加熱し、０．７〜３０ＭＰａの圧力で加圧することが好ましい。
【００２８】図３（ａ）〜（ｆ）は、本発明の電子デバイス実装基板の製造方法の他の実施の形態を製造工程順に模式的に示す斜視図である。
【００２９】図３（ａ）に示すように、四角形の低融点ガラスを含む絶縁板２０の両面に導電体２１をメッキ、シート貼付け又は蒸着する。両面にメッキ又は蒸着処理を施すことにより、両面の熱膨張差による歪みを緩和でき、割れ等の欠陥を未然に防ぐことが可能となる。そして、図３（ｂ）に示すように、エッチングのための複数の線状の一体化したマスク２２を、絶縁板２０の両面にメッキされた導電体２１の各面上に、導電体２１の四角形の一辺に略平行になるように配置する。次に、図３（ｃ）に示すように、フォトリソ法によりエッチングすることにより、絶縁板２０上に、マスク２２を配置した部分以外の導電体２１のみが線状に形成される（線状の導電体２３が形成される）。その後、マスク２２を除去して、図３（ｄ）に示すように、絶縁板２０の両面に線状の導電体２３によるエッチングパターンが形成され、単位層２４となる。次に、単位層２４を所定数作製し、単位層２４を絶縁板２０の厚さ方向に積層して、図３（ｅ）に示すように、単位層２４を積層した構造体を作製する。この単位層２４の積層においては、単位層２４を、隣り合う単位層２４のそれぞれの同一方向側を向く面に形成されたエッチングパターン（線状の導電体２３）が同じ位置（互いに重なり合う位置）に配設されるように積層する。また、単位層２４を積層した構造体の両端部（絶縁板２０の厚さ方向の両端部）を構成する単位層２４を、図２（ｄ）に示す、片面だけをエッチングした単位層とし、そのエッチングがされていない面をそれぞれ外側に向けて単位層２４を積層した構造体の両端面とする。その後、加熱・加圧（高温プレス）処理することにより積層体（図示せず）を得る。次に、得られた積層体を、歪みが発生しないように徐冷した後、切断機等を使用して、線状の導電体２３の長手方向に垂直な平面で、所定の厚さに切断して図３（ｆ）に示す、板状の電子デバイス実装基板２６を得る。このようにして、厚さ方向に複数の貫通孔２７が形成された板状の絶縁部材２９と、貫通孔２７に所定の間隔で埋設され、両端面が絶縁部材２９の表裏面とそれぞれ同一平面上に形成された導電性の表裏導通線２８と、を有する電子デバイス実装基板２６が得られる。
【００３０】本実施の形態において、絶縁板２０の厚さは、０．００１７〜０．１９７ｍｍが好ましく、更に好ましくは０．０１７〜０．１９７ｍｍである。０．０１７ｍｍより小さいときは、強度的に劣り割れる可能性があり、０．１９７ｍｍより大きいときは、電子部品の小型化が困難となることがある。
【００３１】絶縁板２０の材質としては、電気的絶縁性を示す物質であれば特に限定されるものではないが、セラミックス、ガラス又はこれらの複合体であることが好ましく、低融点ガラスであることがさらに好ましい。セラミックスとしては、アルミナ、窒化アルミニウム、ムライト、窒化珪素、マシナブルセラミックス、ジルコニア、ボロンナイトライト、コージエライト、チタン酸バリウム及びチタン酸カルシウム等からなる群から選ばれる少なくとも一種を含有するものが好ましい。ガラスとしてはＳｉＯ２、Ｂ２Ｏ３、Ｐ２Ｏ５、ＺｎＯ及びＰｂＯからなる群から選ばれる少なくとも一種を含むガラスを含有するものが好ましい。具体的には、珪酸ガラス、硼酸ガラス、燐酸ガラス又は鉛ガラスが好ましい。
【００３２】導電体２１の材質としては、電気を通す材質であれば特に限定されるものではないが、銅、金、白金、アルミニウム、ニッケル、鉛、タングステン、モリブデン、銀、コバルト、クロム、亜鉛、錫、パラジウム、鉄及び炭素からなる群から選ばれる少なくとも一種の導電性物質、又はこの群から選ばれる一種以上の導電性物質を含有する導電性複合物質であることが好ましい。
【００３３】導電体２１の厚さは０．００３〜０．０５ｍｍが好ましい。０．００３ｍｍより小さいと、基板の表裏導通で断線が発生することがあり、０．０５ｍｍより大きいと、集積化が困難となることがある。
【００３４】本実施の形態で使用するフォトリソ法は、次の通りである。絶縁材であるガラス板の両面に、銅等を数ミクロンメッキする。次にＵＶ硬化型レジスト膜を、ガラス板の両面に形成されたメッキの表面にコーティングする。その後、スリット状のパターンニングマスクを用い、両面を露光する。レジスト膜を現像した後、硬化させ、エッチング溶液である第二塩化鉄溶液に浸す（２ＦｅＣｌ３＋Ｃｕ→２ＦｅＣｌ２＋ＣｕＣｌ２）。この反応により、銅が溶ける。その後、レジスト膜を除去剤により除去し、ガラス板の両面に形成された銅メッキのパターンニングが終了する。
【００３５】単位層２４上の線状の導電体２３は、幅が０．０１〜０．１ｍｍ、高さ（深さ）が０．００３〜０．０５ｍｍ、そして隣り合う導電体２３のピッチが０．０２〜０．２ｍｍであることが好ましい。
【００３６】単位層２４を積層した構造体を、加熱・加圧処理する場合には、絶縁板２０に含まれる低融点ガラスの軟化温度以上の温度で加熱し、０．７〜３０ＭＰａの圧力で加圧することが好ましい。
【００３７】図４（ａ）〜（ｆ）は、本発明の電子デバイス実装基板の製造方法の他の実施の形態を製造工程順に模式的に示す斜視図である。
【００３８】図４（ａ）に示す、四角形の低融点ガラスを含む絶縁板３０に、図４（ｂ）に示すように、所定の幅及び深さで、絶縁板３０の一の辺と略平行に、所定のピッチで溝３０ａを形成する。次に、絶縁板３０の溝３０ａを形成した面に金や銅等の導電性材料をメッキし、図４（ｃ）に示すように、導電体３１を形成する。導電体３１は、少なくとも溝３０ａ全体に充填されることが好ましい。次に、溝３０ａからはみ出した部分を研磨して除去することにより、図４（ｄ）に示すように、線状の導電体３３を有する絶縁板３０を形成する（これを単位層３４とする）。ここでは、隣接する溝３０ａ間の導電体同士（溝３０ａのそれぞれに配設された導電体同士）が導通しないように研磨することが好ましい。次に、絶縁板３５に熱圧着した後、単位層３４の線状の導電体３３が配設されていない側の面を研磨して所定の厚さにする。さらに単位層３４を新たに作製し、それを熱圧着した後、所定の厚さに研磨する。これを繰り返して図４（ｅ）に示すように、積層体３６を形成する。次に、得られた積層体３６を、歪みが発生しないように徐冷した後、切断機等を使用して、線状の導電体３３の長手方向に垂直な平面で、所定の厚さに切断して図４（ｆ）に示す、板状の電子デバイス実装基板４０を得る。このようにして、厚さ方向に複数の貫通孔３７が形成された板状の絶縁部材３９と、貫通孔３７に所定の間隔で埋設され、両端面が絶縁部材３９の表裏面とそれぞれ同一平面上に形成された導電性の表裏導通線３８と、を有する電子デバイス実装基板４０が得られる。
【００３９】溝３０ａは、砥石による溝加工機により形成することが好ましい。また、溝３０ａはフォトリソ法又はガラスプレス法等を使用しても形成することができる。
【００４０】このように、電子デバイス実装基板４０に埋設される複数の表裏導通線３８同士の間隔が、加工精度の高い溝加工機等により形成された複数の溝３０ａ間の間隔（隣り合う溝３０ａ間の間隔）と、研磨により厚さを薄くすることが可能な絶縁板３０の厚さ、により決定（形成）されるため、本実施の形態の電子デバイス実装基板の製造方法により製造された電子デバイス実装基板は、表裏導通線同士の間隔が狭くなり（狭ピッチ化し）、電子デバイスの高集積化に対応することができる。また、線状の導電体３３の高さは、溝３０ａの深さによって決まり、この深さは砥石加工機により精度よく小さく形成することが可能であるため、線状の導電体３３の高さを小さくすることができ、表裏導通線３８の形状を小さくすることができる。これにより、さらに電子デバイスの高集積化に対応し易くなる。
【００４１】本実施の形態において、絶縁板３０は、線状の導電体３３を配設した後に研磨するため、特に限定されないが、厚さ０．１〜０．３ｍｍが好ましい。また、溝の幅は０．０１〜０．１ｍｍで、深さは０．００３〜０．０５ｍｍが好ましい。
【００４２】絶縁板３０の材質としては、電気的絶縁性を示す物質であれば特に限定されるものではないが、ガラス又はセラミックスとの複合体であることが好ましく、低融点ガラスであることがさらに好ましい。ガラスとしては、ＳｉＯ２、Ｂ２Ｏ３、Ｐ２Ｏ５、ＺｎＯ及びＰｂＯからなる群から選ばれた少なくとも一種を含むガラス、すなわち、珪酸ガラス、硼酸ガラス、燐酸ガラス又は鉛ガラスなどが挙げられる。セラミックスとしては、アルミナ、窒化アルミニウム、窒化珪素、炭化珪素、ジルコニア、ボロンナイトライト、コージエライト、チタン酸バリウム、チタン酸カリウム及びチタン酸カルシウム等からなる群から選ばれる少なくとも一種を含有するものが好ましい。
【００４３】絶縁板３０に形成する溝３０ａは、幅が０．０１〜０．１ｍｍで、深さが０．００３〜０．０５ｍｍであることが好ましく、そして、隣り合う溝３０ａ間のピッチが０．０２〜０．２ｍｍであることが好ましい。
【００４４】導電体３１の材質としては、電気を通す材質であれば特に限定されるものではないが、銅、金、白金、アルミニウム、ニッケル、鉛、タングステン、モリブデン、銀、コバルト、クロム、亜鉛、錫、パラジウム、鉄及び炭素からなる群から選ばれる少なくとも一種の導電性物質、又は前記群から選ばれる一種以上の導電性物質を含有する導電性複合物質が挙げられる。
【００４５】単位層３４上の線状の導電体３３は、幅が０．０１〜０．１ｍｍ、高さ（深さ）が０．０１〜０．１ｍｍ、そして隣り合う導電体３３間のピッチが０．０２〜０．２ｍｍであることが好ましい。
【００４６】単位層３４と絶縁板３５、又は単位層３４同士を熱圧着する場合には、絶縁板３０に含まれる低融点ガラスの軟化温度以上の温度で加熱し、０．７〜３０ＭＰａの圧力で加圧することが好ましい。
【００４７】本実施の形態では、絶縁板３０の溝３０ａを形成した面に導電性材料をメッキさせて、図４（ｃ）に示すように、導電体３１を形成したが、蒸着、スパッタリングや溶着によって導電体３１を形成させてもよい。溶着によって導電体３１を形成した場合には、冷却させる際に、ガラスに収縮によるクラックが発生することがあるので、徐冷することが好ましい。
【００４８】本発明の電子デバイス実装基板の製造方法の他の実施の形態は、以下の通りである。厚さ０．０５〜１ｍｍの絶縁板にレーザーや反応性イオンエッチング（ＲＩＥ）又はグリーンシートのプレスパンチでφ０．０１〜０．１ｍｍの複数の細孔を０．０２〜０．２ｍｍピッチで開けた後、導電性物質である銅を細孔にメッキし、両端面が絶縁板の表裏面とそれぞれ同一平面上に形成された導電性の表裏導通線を形成する。これにより電子デバイス実装基板が形成される。絶縁板に表裏導通線を形成する方法としては、導電性物質を溶融して流し込んでもよい。尚、細孔加工にプレスパンチ法を使う場合は焼成前の絶縁板に加工することが効果的である。
【００４９】本実施の形態で使用する、絶縁板及び導電性物質のそれぞれの材質としては、図２で示した本発明の電子デバイスの実装基板の製造方法の一の実施の形態で使用する、絶縁板１０及び導電体１１（導電性物質）のそれぞれの材質と同じものを使用することができる。
【００５０】
【発明の効果】上述したように、本発明の電子デバイス実装基板によれば、貫通孔を有する絶縁部材とその貫通孔に埋設された複数の表裏導通線とを有する電子デバイス実装基板の、表裏導通線間のピッチを０．０２〜０．２ｍｍとしたことで、ＬＳＩ等の電子デバイスの高集積化に対応でき、また、絶縁部材の熱膨張係数の上限を１０ｐｐｍ／Ｋとし熱膨張係数を、例えば鉛ガラス（ＰｂＯ）１２ｐｐｍ／Ｋと非晶質シリカガラス０．５ｐｐｍ／Ｋを混合し、制御可能としたため、さらにＬＳＩ実装時の接合安定性（熱安定性）という問題を向上させることができる（温度変化によるＬＳＩと絶縁部材との熱膨張差で実装時の接合の信頼性が低下する）。また、本発明の電子デバイス実装基板の製造方法によれば、セラミックス、ガラス又はこれらの複合体を含有する絶縁板の片面又は両面に、複数の線状の導電体を略平行に配設して単位層を作製し、その単位層を絶縁板の厚さ方向に複数枚積層して積層体を作製し、その積層体を線状の導電体の長手方向に垂直な平面で切断して板状にする方法で電子デバイス実装基板を作製したため、ＬＳＩ等の電子デバイスの高集積化に対応でき、さらにＬＳＩ実装時の接合安定性（熱安定性）を向上することができる電子デバイス実装基板を作製することができる。
【図面の簡単な説明】
【図１】本発明の電子デバイス実装基板の一の実施の形態を示す斜視図である。
【図２】本発明の電子デバイス実装基板の製造方法の一の実施の形態を製造工程順に模式的に示す斜視図であり、（ａ）は絶縁板に導電体を配設した状態、（ｂ）は導電体の表面にレジスト膜を形成しスリット状のパターンニングマスクを用い、露光し、現像した状態、（ｃ）はエッチングにより絶縁板上に線状の導電体を形成した状態、（ｄ）は単位層、（ｅ）は単位層を積層した構造体、（ｆ）は積層体、（ｇ）は電子デバイス実装基板をそれぞれ示す。
【図３】本発明の電子デバイス実装基板の製造方法の他の実施の形態を製造工程順に模式的に示す斜視図であり、（ａ）は絶縁板に導電体を配設した状態、（ｂ）は導電体の表面にレジスト膜を形成しスリット状のパターンニングマスクを用い、露光し、レジスト膜を現像した状態、（ｃ）はエッチングにより絶縁板上に線状の導電体を形成した状態、（ｄ）は単位層、（ｅ）は単位層を積層した構造体、（ｆ）は電子デバイス実装基板をそれぞれ示す。
【図４】本発明の電子デバイス実装基板の製造方法の他の実施の形態を製造工程順に模式的に示す斜視図であり、（ａ）は絶縁板、（ｂ）は絶縁板に溝を形成した状態、（ｃ）は絶縁板の溝を形成した面に導電体を形成した状態、（ｄ）は単位層（絶縁板上に線状の導電体を形成した状態）、（ｅ）は積層体、（ｆ）は電子デバイス実装基板をそれぞれ示す。
【符号の説明】
１…電子デバイス実装基板、２…絶縁部材、３…貫通孔、４…表裏導通線、１０…絶縁板、１１…導電体、１２…マスク、１３…線状の導電体、１４…単位層、１５…積層体、１６…電子デバイス実装基板、１７…貫通孔、１８…表裏導通線、１９…絶縁部材、２０…絶縁板、２１…導電体、２２…マスク、２３…線状の導電体、２４…単位層、２６…電子デバイス実装基板、２７…貫通孔、２８…表裏導通線、２９…絶縁部材、３０…絶縁板、３０ａ…溝、３０ｂ…溝の底面、３１…導電体、３３…線状の導電体、３４…単位層、３５…絶縁板、３６…積層体、３７…貫通孔、３８…表裏導通線、３９…絶縁部材、４０…電子デバイス実装基板、ｘ、ｙ…辺。
【図１】
2004056009.tif 000003
【図２】
2004056009.tif 000004
【図３】
2004056009.tif 000005
【図４】
2004056009.tif 000006