(57)【要約】【課題】ただ１つの誘導素子および複数の出力を備えるスイッチ・モード電源を制御する方法とスイッチ・モード電源の実装。【解決手段】スイッチ・モード電源は、周期的に制御可能で、ただ１つの誘導素子Ｌおよび複数の個別に選択可能な出力を備えるスイッチング・セルＳＣを備える。各導通サイクルの間、このサイクルのときにすべての出力ＯＵＴｉにそれぞれ必要な個々の電力レベルの合計に対応する総電力レベルが誘導素子Ｌ内に投入され、０でない個々の電力レベルを必要とする出力が連続してすべてのサイクルについて同一の所定の順序で選択され、それぞれの選択された出力から、対応する個々の電力レベルが発生する。【選択図】図３
2004289993.tif 000002
【特許請求の範囲】
【請求項１】
周期制御可能スイッチング・セル（ＳＣ）を備え、ただ１つの誘導素子（Ｌ）および個々に選択できる複数の出力を有するスイッチ・モード電源を制御する方法であって、
各導通サイクルの間、すべての出力（ＯＵＴｉ）によってこのサイクル中にそれぞれ必要とされる個別電力レベルの総和に対応する全電力レベルが誘導素子（Ｌ）に投入されることと、
０でない個別電力レベルを必要とする出力が連続的に、すべてのサイクルについて同一の所定の順序で選択されることと、
選択された出力毎に、対応する個別電力レベルが発生することと、
を特徴とする方法。
【請求項２】
前記スイッチング・セル（ＳＣ）はパルス幅変調により制御されることを特徴とする請求項１に記載の方法。
【請求項３】
前記スイッチング・セルは、出力（ＯＵＴｉ）毎に、一方で前記出力が選択されているか否かに関わらず前記出力に電気的に接続され、他方で前記出力が選択されているときに前記誘導素子（Ｌ）に電気的に接続される端子を有するコンデンサ（Ｃｉ）を備え、これは、全電力の決定が前記コンデンサの端子部の電圧と前記出力部で望ましい出力電圧に対応する個別基準電圧との比較から生じる個別誤差信号（ＶＥＲＲＯＲ）の決定と、および総和信号（ＶＥＲＲＯＲ０）を得るための個別誤差信号すべての総和と、を含むことによるものであることを特徴とする請求項１または２に記載の方法。
【請求項４】
全電力を誘導素子に投入することおよびその回復は、それぞれの導通サイクルの間、総和信号とそれぞれの導通サイクルの始めに再初期化されるランプ信号（ＳＲＰ）との比較から得られる主パルス信号（ＰＷＭ０）により制御され、出力は、前記導通サイクルの間、ランプ信号と個別誤差信号のうちの少なくとも１つから得られる補助信号との比較から得られる個別パルス信号（ＰＷＭ１、ＰＷＭ２）により選択されることを特徴とする請求項２および３に記載の方法。
【請求項５】
前記出力の個数が２に等しいこと、出力の選択は、導通サイクルの始めに、それぞれの個別の誤差信号と前記ランプ信号との比較の結果を記憶すること（ＭＭ）を含むこと、および前記補助信号は、個別誤差信号のうちの１つであることを特徴とする請求項４に記載の方法。
【請求項６】
前記出力の個数ｎｂは２よりも大きいこと、出力の選択は、個別誤差信号のｎｂ−２回の所定の部分和を実行し、導通サイクルの始めに、それぞれの個別誤差信号と前記ランプ信号との比較およびそれぞれの部分和信号とランプ信号との比較の結果を記憶すること（ＭＭ）を含むこと、および前記補助信号は個別誤差信号（ＰＷＭ１、ＰＷＭ２、ＰＷＭ３）のうちの１つ、または部分和信号（ＰＷＭ１２）うちの１つであることを特徴とする請求項４に記載の方法。
【請求項７】
スイッチ・モード電源（ＰＷＲ）はステップダウン型であることを特徴とする請求項１から６までのいずれか一項に記載の方法。
【請求項８】
スイッチ・モード電源（ＰＷＲ）はステップアップ型であることを特徴とする請求項１から６までのいずれか一項に記載の方法。
【請求項９】
スイッチ・モード電源（ＰＷＲ）はステップダウンおよびステップアップ型両タイプのデバイスであることを特徴とする請求項１から６までのいずれか一項に記載の方法。
【請求項１０】
スイッチ・モード電源は、電池およびプロセッサ（ＤＳＰ）を組み込んだ集積回路（ＩＣ）を内蔵する無線通信システムの端末（ＭＴ）、たとえば携帯電話に組み込まれること、スイッチ・モード電源は、端末の電池から給電されること、集積回路の入出力への供給電圧は、スイッチ・モード電源の出力部で使用可能な電圧を使用して調節され、プロセッサに供給される電源電圧は、スイッチ・モード電源の他方の出力部で使用可能な電圧を使用して調節されることを特徴とする請求項１から９までのいずれか一項に記載の方法。
【請求項１１】
制御システムによって周期的に制御可能なスイッチング・セル（ＳＣ）を備え、ただ１つの誘導素子および複数の個別に選択可能な出力を備えるスイッチ・モード電源であって、
該制御システム（ＣＳ）が、
それぞれの導通サイクルの間、すべての出力により該サイクル中にそれぞれ必要とされる個別電力レベルの総和に対応する全電力レベルを決定することができる決定手段と、
前記サイクル中に前記全電力を前記誘導素子に投入するスイッチング・セルを制御し、連続して、すべてのサイクルについて全く同じ所定の順序で、０でない個別電力レベルを必要とする出力を選択し、それぞれの選択された出力で、対応する個別電力レベルを出力することができる制御手段（ＤＣＳ）とを備える、
ことを特徴とするスイッチ・モード電源。
【請求項１２】
前記制御手段は、変調されたパルス幅信号を送出することができる予備段（ＣＭＰ１〜ＣＭＰ１２）およびパルス信号を受信し、スイッチング・セル用の制御信号を発生するデジタル制御段（ＤＣＳ）を備えることを特徴とする請求項１１に記載のスイッチ・モード電源。
【請求項１３】
前記スイッチング・セルは、入力端子が誘導素子に接続され、複数の出力端子がそれぞれスイッチング・セルの出力に接続される制御可能な選択手段（ＳＭ）と、それぞれの出力と関連して、端子が選択手段の対応する出力端子に接続されているコンデンサ（Ｃｉ）とを備えることと、
前記全電力を決定する手段は、対応するコンデンサの前記端子に接続された第１の入力、前記出力部で望ましい出力電圧に対応する個別の基準電圧を受け取る第２の入力、および誤差信号を送出する出力を備える個別増幅機手段（ＡＭＰ１、ＡＭＰ２）と、入力がそれぞれ個別増幅手段の出力に接続されている総和手段（ＳＵＭ０）とを備えることと、
を特徴とする請求項１１または１２に記載のスイッチ・モード電源。
【請求項１４】
前記出力の個数が２に等しいことと、
前記制御手段は、導通サイクル毎に、各サイクルの始めに再初期化されるランプ信号を送出することができるランプ発生器（ＲＳ）を備えることと、
前記予備段は、
前記総和手段の出力に接続された第１の入力、前記ランプ発生器の出力に接続された第２の入力、および主パルス制御信号を送出する出力を備える主比較器（ＣＭＰ０）と、
前記スイッチング・セルのそれぞれの出力と関連付けられ、対応する前記個別増幅手段の出力に接続された第１の入力、ランプ発生器の出力に接続された第２の入力、および個別パルス制御信号を送出する出力を備える個別比較器（ＣＭＰ１、ＣＭＰ２）とを備えることと、
前記デジタル制御段（ＤＣＳ）は、前記主パルス制御信号に基づいて各導通サイクルの間、全電力を誘導素子に投入することおよびその回復を制御し、前記個別パルス制御信号のうちの１つに基づいてこの導通サイクルの間、前記選択手段を制御することと、
を特徴とする請求項１２および１３に記載のスイッチ・モード電源。
【請求項１５】
前記デジタル制御段（ＤＣＳ）は、導通サイクルの始めに、個別制御信号の値を記憶することができる記憶手段（ＭＭ）を備えることを特徴とする請求項１４に記載のスイッチ・モード電源。
【請求項１６】
前記出力の個数ｎｂが２よりも大きいことと、
前記制御手段は、導通サイクル毎に、各サイクルの始めに再初期化されるランプ信号を送出することができるランプ発生器を有することと、
前記予備段は、
前記総和手段の出力に接続された第１の入力、前記ランプ発生器の出力に接続された第２の入力、および前記主パルス制御信号を送出する出力を備える主比較器（ＣＭＰ０）と、
前記スイッチング・セルの各出力と関連付けられ、対応する前記個別増幅手段の出力に接続される第１の入力、前記ランプ発生器の出力に接続される第２の入力、および基本パルス制御信号を送出する出力とを備える個別比較器（ＣＭＰ１、ＣＭＰ２、ＣＭＰ３）と、
前記個別増幅手段により送出された個別誤差信号のｎｂ−２回の所定の部分和を実行できるｎｂ−２個の追加総和手段（ＳＵＭ１２）と、
その出力のところでｎｂ−２個の追加総和手段の出力およびランプ発生器の出力に接続され、それぞれ、追加パルス制御信号を送出するｎｂ−２個の追加比較器（ＣＭ１２）を備えることと、
前記デジタル制御段（ＤＣＳ）は、前記主パルス制御信号に基づいて各導通サイクルの間、全電力を誘導素子に投入することおよびその回復を制御し、個別パルス制御信号のうちの１つまたは追加パルス制御信号のうちの１つに基づいてこの導通サイクルの間、前記選択手段を制御することと、
を特徴とする請求項１２および１３に記載のスイッチ・モード電源。
【請求項１７】
前記制御段は、導通サイクルの始めに、個別パルス制御信号の値および追加パルス制御信号の値を記憶することができる記憶手段（ＭＭ）を備えることを特徴とする請求項１６に記載のスイッチ・モード電源。
【請求項１８】
前記スイッチング・セル（ＳＣ）は、電源電圧、アース、および誘導素子の間に接続され、前記主パルス制御信号により制御される２つのスイッチ（ＳＷ１、ＳＷ２）を備えること、および前記選択手段は、出力毎に、誘導素子と対応するコンデンサの端子との間に接続され、個別パルス制御信号または追加パルス制御信号により制御される個別スイッチ（ＭＯＳｉ）を備えることを特徴とする請求項１４から１７までのいずれか一項に記載のスイッチ・モード電源。
【請求項１９】
ステップダウン・デバイスであることを特徴とする請求項１１から１８までのいずれか一項に記載のスイッチ・モード電源。
【請求項２０】
ステップアップ・デバイスであることを特徴とする請求項１１から１８までのいずれか一項に記載のスイッチ・モード電源。
【請求項２１】
ステップダウンおよびステップアップ・デバイスであることを特徴とする請求項１１から１８までのいずれか一項に記載のスイッチ・モード電源。
【請求項２２】
請求項１１から２１までのいずれか一項に記載のスイッチ・モード電源を組み込むことを特徴とする無線通信システムの端末。
【請求項２３】
携帯電話を形成することを特徴とする請求項２２に記載の端末。
【請求項２４】
電池とプロセッサを組み込んだ集積回路（ＩＣ）とを備えることと、スイッチ・モード電源は、端末の電池により給電されることと、集積回路の入出力の安定化電圧は、スイッチ・モード電源の出力部で使用可能な電圧であり、プロセッサの安定化電源電圧は、スイッチ・モード電源の他方の出力部で使用可能な電圧であることと、を特徴とする請求項２２または２３に記載の端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ・モード電源に関するものであり、具体的には、ただ１つの誘導素子および複数の安定化出力を備えるスイッチ・モード電源に関するものである。
【０００２】
本発明は、電池駆動方式のポータブル・システム、特に、無線遠隔通信システム端末、例えば、携帯電話に有利な形で応用することができるが、これに限定されない。
【背景技術】
【０００３】
携帯アプリケーション（電池式）の電源系統を制御する統合システムでは、異なる出力電源電圧の調節がますます必要になってきている。
【０００４】
従来の解決手法では、リニア・レギュレータを使用する電源から定電圧を取り出す。このレギュレータは外付けコンデンサを使用して、この機能を実現する。さらに、調節すべき出力の数だけリニア・レギュレータが使用される。このタイプのレギュレータの主な欠点は、効率が低いことである。
【０００５】
このような効率が低いという問題に対処するために、「ＤＣ−ＤＣコンバータ」とも呼ばれる、スイッチ・モード電源が使用される。すると、効率レベルは８５〜９０％付近になるが、同じ条件の下で、リニア・レギュレータは効率が５０％にすぎないであろう。
【０００６】
しかし、スイッチ・モード電源の主な欠点は、外付けコンデンサだけでなく、外付け誘導素子が必要とされることである。複数の出力の調節のために、複数のスイッチ・モード電源の使用が考えられる。しかし、この場合、同じ数の外付け誘導素子を使用することを想定しており、このようなアプローチの主な欠点は、そのような誘導素子のコストが高いことおよびプリント回路上で広い表面積が占有されることである。
【０００７】
また、誘導素子を１つだけ使用して複数の別々の出力を調節することができるスイッチ・モード電源の使用が検討されている。
【０００８】
そこで、この分野に存在する主要な解決方策は、さまざまな出力に送る電力を時分割多重化することに依存する。つまり、調節すべきさまざまな出力は、それぞれ連続する導通サイクルで供給されるということである。しかし、このような解決方策には、多数の欠点がある。
【０００９】
これらの１つは、さまざまな出力に対する「不連続導通」タイプの調節の実施と関係している。さらに、このタイプの導通が行われると、誘導素子内に大きなピーク電流が発生し、その結果、効率が著しく低下することになる（８５〜９０％ではなく、６５〜７５％）。さらに、非常に大きなピーク電流に耐えるために、誘導素子の飽和電流は大きくなければならない。その結果、大型の誘導素子を使用しなければならず、これがポータブル適用例の主要な制約となっている。さらに、このタイプの導通は、安定化出力電圧源に著しいリップルを生ずる。
【００１０】
もう１つの欠点は、複雑なデジタル機能がかなりの表面積を占有するという問題に関係する。これらの機能は、用意されたアルゴリズムに従ってさまざまな出力から送出される電力を制御することを目的としている。
【００１１】
さらにもう１つの欠点は、既存の解決方策のほとんどについて、導通はパルス周波数変調タイプの導通に関するものである。この原理により、著しい、制御不可能なスペクトル汚染（spectral pollution）が発生する。さらに、電力をマイクロコンピューターまたは液晶表示装置画面に供給するアプリケーションなどの一部の適用例では、このような汚染は重大なことではないが、この汚染は、携帯電話などの他の携帯アプリケーションでは許容できない、つまり、周波数変調を使用するスイッチ・モード電源は使用できないということである。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、これらの問題に対する解決策を提供することを目的とする。
【００１３】
本発明の目的の１つは、ただひとつの誘導素子およびさまざまな出力での連続型導通を使用して、電力レベルに関して独立しているさまざまな出力を調節することである。さまざまな出力でのこのような連続型導通では、誘導素子内のピーク電流を小さくすることができる。そこで、使用される誘導素子の飽和電流が小さくなるため、使用される誘導素子を小型化することができる。
【００１４】
本発明の他の目的は、さまざまな調節された出力でパルス幅変調（ＰＷＭ）型導通を提案することである。つまり、さまざまな出力の周波数スペクトルを完全に制御することができ、また例えば、携帯電話適用例と完全に互換性のあるスイッチ・モード電源を製作できるということである。
【００１５】
したがって、本発明では、周期制御可能スイッチング・セルを備え、ただ１つの誘導素子および個々に選択可能な複数の出力を持つスイッチ・モード電源を制御する方法を提案する。
【課題を解決するための手段】
【００１６】
本発明の１つの一般的な特徴によれば、各導通サイクルの間、すべての出力によってこのサイクル中にそれぞれ必要とされる個別電力レベルの合計に対応する総電力レベルが誘導素子内に投入され、０でない個別電力レベルを必要とする出力が連続して選択され、すべてのサイクルについて同一の所定の順序でそれぞれの選択された出力から、対応する個別電力レベルが発生する。
【００１７】
したがって、本発明によれば、同じ導通サイクルで、もちろん複数の出力が電力を必要とする場合に異なる出力が順々に駆動される。さらに、導通サイクル毎に、各出力を「走査」し、どれが電力を必要としているかを決定する。また、電力を供給するために使用する出力とその後の動作の選択に関してすべてのサイクルについて同一になるように順序を予め定めることで、連続型導通が可能になる、つまり、一方のサイクルから他方のサイクルへの誘導素子内の電流導通が行われる。
【００１８】
さらに、時分割多重化用に設計されている従来技術のデバイスでは、各出力の見かけの周波数は出力の数で割ったスイッチング周波数に等しく、本発明によるスイッチ・モード電源のそれぞれの出力の見かけの周波数はそのスイッチング周波数に等しい。
【００１９】
さらに、本発明の一実施形態によれば、スイッチ・モード電源のスイッチング・セルはパルス幅変調により制御され都合がよい。
【００２０】
本発明の一実施形態によれば、スイッチング・セルは、出力毎に、１つのコンデンサを備え、そのコンデンサの一方の端子は、前記出力が選択されていようといまいと、前記出力に電気的に接続され、他方の端子は、前記出力が選択されているときに誘導素子に電気的に接続される。さらに、総電力の決定では、出力毎に、前記コンデンサ端子の電圧と前記出力において望ましい出力電圧に対応する個別基準電圧との比較から得られる個別誤差信号を決定し、個別誤差信号すべてを合計して総和信号を得る。そこで、各出力と関連するコンデンサは、エネルギー貯蔵機能として働き、選択されていない出力の供給および、前記出力の電圧の維持を続けるが、後者がその番になって選択されると続けるのを止める。
【００２１】
本発明の一実施形態によれば、全電力を誘導素子に投入する動作およびその回復は、総和信号と、各導通サイクルの開始時に再初期化されるランプ信号との比較により得られる主パルス信号によって各導通サイクルの間制御される。さらに、ランプ信号と、個別誤差信号の少なくとも１つから得られる補助信号との比較から得られる個別パルス信号により前記導通サイクルの間出力が選択される。補助信号の性質は、特に、電源の出力の個数によって異なる。
【００２２】
したがって、出力の個数が２に等しい場合、出力の選択では、導通サイクルの始めに、個別各誤差信号とランプ信号との比較の結果を記憶し、その後、補助信号は個別誤差信号のうちの１つとなる。
【００２３】
スイッチ・モード電源の出力の個数ｎｂが２よりも大きい場合、出力の選択は、個別誤差信号のｎｂ−２回の所定の部分和を含む。またこの選択では、導通サイクルの始まりに、各個別誤差信号とランプ信号の比較の結果を記憶し、さらにそれぞれの部分和信号とランプ信号との比較の結果を記録する。すると、補助信号は、個別誤差信号のうちの１つまたは部分和信号のうちの１つとなる。スイッチ・モード電源は、ステップダウン・デバイス、ステップアップ・デバイス、またはステップダウンおよびステップアップ・デバイスの両方とすることができる。
【００２４】
本発明の有利な応用では、スイッチ・モード電源を無線通信システムの端末、例えば、電池およびプロセッサを組み込んだ集積回路を含む携帯電話に組み込むことができる。スイッチ・モード電源は、次に、例えば、端末の電池により電力を供給され、集積回路の入出力への電圧供給は、スイッチ・モード電源の出力に現れる電圧を使用して調整されるが、プロセッサに供給される電源電圧は、スイッチ・モード電源の他の出力に現れる電圧を使用して調整される。
【００２５】
本発明では、さらに、制御システムにより周期的に制御可能なスイッチング・セルを備え、ただ１つの誘導素子および複数の個々に選択可能な出力を備えるスイッチ・モード電源も提案する。
【００２６】
本発明の１つの一般的な特徴によれば、制御システムは、各導通サイクルの間、すべての出力によりこのサイクル中にそれぞれ必要とされる個別電力レベルの総和に対応する全電力レベルを決定することができる決定手段、およびこのサイクルの間、誘導素子に前記全電力を投入するためスイッチング・セルを制御し、連続して、かつすべてのサイクルについて同一である所定の順序で、０でない個別電力レベルを必要とする出力を選択し、各選択された出力において対応する個別電力レベルを発生することができる制御手段を備える。
【００２７】
本発明の一実施形態によれば、制御手段は、パルス幅変調信号を送出することができる予備段およびデジタル制御段、例えば状態機械を形成し、パルス信号を受信し、スイッチング・セル用の制御信号を発生する制御ロジックを備える。
【００２８】
本発明の一実施形態によれば、スイッチング・セルは、１つの入力端子が誘導素子に、複数の出力端子がそれぞれスイッチング・セルの出力に接続されている制御可能選択手段と、それぞれの出力と関連して、選択手段の対応する出力端子に接続された端子を持つコンデンサを備える。
【００２９】
全電力を決定する手段は、出力毎に、対応するコンデンサの前記端子に接続された第１の入力、および前記出力の望ましい出力電圧に対応する個別基準電圧を受け取る第２の入力、および個別誤差信号を送出する出力を備える個別増幅手段、および入力が個別増幅手段の出力にそれぞれ接続されている総和手段を備える。
【００３０】
出力の数が２に等しい一実施形態によれば、制御手段は、導通サイクル毎に、各サイクルの始めに再初期化されるランプ信号を送出することができるランプ発生器を備え、予備段は、総和手段の出力に接続された第１の入力、ランプ発生器の出力に接続された第２の入力、および主パルス制御信号を送出する出力を備える主比較器と、スイッチング・セルの各出力と関連付けられ、対応する個別増幅手段の出力に接続された第１の入力、ランプ発生器の出力に接続された第２の入力、および個別パルス制御信号を送出する出力を備える個別比較器と、を備える。
【００３１】
デジタル制御段は、主パルス制御信号に基づく各導通サイクルの間全電力の誘導素子への投入およびその回復を制御し、個別パルス制御信号の１つに基づく導通サイクルの間選択手段を制御する。さらに、制御段は、導通サイクルの始めに、個別パルス制御信号の値を記憶することができる記憶手段を備えると都合がよい。
【００３２】
出力の数ｎｂが２よりも大きい本発明の一実施形態によれば、制御手段は、導通サイクル毎に、各サイクルの始めに再初期化されるランプ信号を送出することができるランプ発生器を備え、予備段は、総和手段の出力に接続された第１の入力、ランプ発生器の出力に接続された第２の入力、および主パルス制御信号を送出する出力を備えた主比較器と、スイッチング・セルの各出力と関連付けられ、対応する個別増幅手段の出力に接続された第１の入力、ランプ発生器の出力に接続された第２の入力、および基本パルス制御信号を送出する出力とを備えた個別比較器と、個別増幅手段により送出された個別誤差信号のｎｂ−２回の所定の部分和を実行できるｎｂ−２個の追加総和手段と、その入力においてｎｂ−２個の追加総和手段の出力およびランプ発生器の出力に接続され、それぞれ、追加パルス制御信号を送出するｎｂ−２個の追加比較器を備える。
【００３３】
デジタル制御段は、主パルス制御信号に基づく各導通サイクルの間全電力の誘導素子への投入およびその回復を制御し、個別パルス制御信号の１つまたは追加パルス制御信号の１つに基づく導通サイクルの間選択手段を制御する。この実施形態では、制御段は、導通サイクルの始めに、個別パルス制御信号の値および追加パルス制御信号の値を記憶することができる記憶手段を備えると都合がよい。
【００３４】
今言及したばかりの実施形態のいずれかと互換性のある本発明の一実施形態によれば、スイッチング・セルは電源電圧、アース、および誘導素子の間に接続され、主パルス制御信号により制御される２つのスイッチを備える。さらに、この選択手段は、出力毎に、個別スイッチ、例えば、ＭＯＳ型トランジスタを備え、これは、誘導素子と対応するコンデンサの端子との間に接続され、個別パルス制御信号または追加パルス制御信号により制御される。
【００３５】
本発明の他の対象は、上で定めたようなスイッチ・モード電源を組み込んだ無線通信システムの端末である。この端末は、携帯電話を形成することができる。
【００３６】
この端末に電池およびプロセッサを組み込んだ集積回路が内蔵されている場合、スイッチ・モード電源は端末の電池から給電され、集積回路の入出力の安定化電圧は、スイッチ・モード電源の一方の出力で利用できる電圧とし、プロセッサの安定化電源電圧は、スイッチ・モード電源の他方の出力で利用できる電圧とすることができる。
【００３７】
本発明の他の利点および特徴は、全体的に制限しない実施形態および実装方法の詳細な説明および付属の図面を調べれば、明白であろう。
【発明を実施するための最良の形態】
【００３８】
図１では、参照記号ＭＴは、無線通信システムの遠隔端末、特に、携帯電話を総称的に表している。この携帯電話は、集積回路ＩＣを内蔵し、プロセッサＤＳＰおよび入出力Ｉ／Ｏを備える。
【００３９】
プロセッサＤＳＰには、スイッチ・モード電源ＰＷＲの第１の出力から送られる安定化電圧ＶＯ１が供給される。参考までに、電圧ＶＯ１は、用途に応じて変調することができ、例えば、０．８ボルトから１．３ボルトまで変化する安定化電源である。
【００４０】
さらに、集積回路の入出力Ｉ／Ｏは、スイッチ・モード電源ＰＷＲの第２の出力から送られる第２の安定化電圧ＶＯ２が供給される。参考までに、この安定化電圧ＶＯ２は、例えば、２．１ボルトに等しい。
【００４１】
さらに、スイッチ・モード電源ＰＷＲは、電池から送られる電源電圧ＶＩが供給される。参考までに、この電圧ＶＩは、電池の状態にもよるが、２．５ボルトから５．５ボルトまで変化することができる。
【００４２】
さらに具体的に図２〜８を参照し、本発明によるスイッチ・モード電源ＰＷＲの複数の実施形態およびその対応する制御方法を説明する。
【００４３】
これらの例では、スイッチ・モード電源ＰＷＲは、電源の出力のそれぞれ送られる安定化電圧は電源電圧ＶＩと１よりも小さい係数αとの積に等しいという意味で、ステップダウン型電源デバイスである。この係数αは、スイッチ・モード電源の負荷時間率である。このような場合も、本発明はステップダウン型スイッチ・モード電源の使用に限られることはないが、図９に示されているように、ステップアップ型電源デバイスに適用することもでき、これについては、後で詳述する。
【００４４】
スイッチ・モード電源は、それぞれこの例において電源電圧ＶＩが供給するｐチャネル電界効果トランジスタ（ＰＭＯＳトランジスタ）と、アースに接続されているｎチャネル絶縁ゲート電界効果トランジスタ（ＮＭＯＳトランジスタ）によって形成される２つのスイッチＳＷ１およびＳＷ２からなるスイッチング・セルＳＣを備える。スイッチング・セルＳＣは、この場合、２つのスイッチＳＷ１およびＳＷ２に共通の共通端子ＣＴ１と他の端子ＣＴ２との間に接続されているただ１つの誘導素子Ｌも備える。
【００４５】
スイッチング・セルＳＣは、複数の出力ＯＵＴ１−ＯＵＴｉを持ち、これらはさらにスイッチ・モード電源の出力を形成する。各出力ＯＵＴｉは、この出力とアースとの間に接続されているコンデンサＣｉと関連付けられている。さらに、それぞれの出力ＯＵＴｉは、この場合、ｎまたはｐチャネル・トランジスタとすることができる、選択トランジスタＭＯＳｉから形成される個別スイッチを介して端子ＣＴ２に接続される。個別スイッチＭＯＳ１〜ＭＯＳｉは、これらすべてを合わせ、選択手段ＳＭを形成し、これを通じて、スイッチ・モード電源の出力のうちの１つを個々に選択することができる。最後に、図２は、出力毎に、対応する出力により送られる安定化電圧源ＶＯｉから電力が供給される負荷ＬＤｉを示している。さらに、電流ＩＯｉはこの負荷ＬＤｉを流れる。
【００４６】
したがって、携帯電話適用例の上述の例では、負荷ＬＤ１は、例えば、プロセッサＤＳＰでよいが、負荷ＬＤ２は集積回路の入出力Ｉ／Ｏで構成される。
【００４７】
後で詳しく説明するが、スイッチＳＷ１およびＳＷ２は、連続して交互に開閉され、エネルギーが誘導素子に蓄積され、その後放出される。各導通サイクルでスイッチが開閉する持続時間は、負荷時間率αによって決まる。
【００４８】
本発明によれば、後で詳しく説明するように、誘導素子に蓄積されるエネルギーは電源の出力ＯＵＴｉのそれぞれが必要とする全エネルギーに対応する。
【００４９】
スイッチ・モード電源ＰＷＲはさらに、目的の出力電圧を各出力に出すスイッチング・セルを制御する制御システムＣＳを備える。
【００５０】
図３に示されている例では、２出力スイッチング・セルが示されている。
【００５１】
目的の出力電圧源ＶＯ１およびＶＯ２はそれぞれ、外部基準電圧ＶＲＥＦ１およびＶＲＥＦ２の値により値が設定される安定化電圧である。例えば、これは、上述の携帯電話適用例では、電圧ＶＲＥＦ１に関して、０．８〜１．３ボルトの範囲での用途に応じて調節することができる値、また電圧ＶＲＥＦ２に関しては、２．１ボルトの値を持つそれらの基準電圧ＶＲＥＦ１およびＶＲＥＦ２である。
【００５２】
制御システムは、第１の個別増幅手段ＡＭＰ１、電圧ＶＲＥＦ１を受け取る正の入力、第１の出力端子ＯＵＴ１に接続されている負の入力を備える。したがって、外部基準電圧ＶＦＥＦ１と出力電圧ＶＯ１との差は、誤差増幅器ＡＭＰ１で増幅され、対応する誤差電圧ＶＥＲＲＯＲ１は、出力ＯＵＴ１で必要な個別電力レベルのイメージである。
【００５３】
同様に、制御システムは、その入力に、基準電圧ＶＲＥＦ２および電圧ＶＯ２がかかっている第２の個別誤差増幅器ＡＭＰ２を備える。増幅器ＡＭＰ２は、出力ＯＵＴ２で必要な個別電力レベルも表す誤差電圧ＶＥＲＲＯＲ２を送る。
【００５４】
制御システムＣＳはさらに、総和手段ＳＵＭ０を備え、その２つの入力はそれぞれ、個別誤差増幅器ＡＭＰ１およびＡＰＭ２の２つの出力に接続される。増幅手段ＳＵＭ０の出力は、したがって、各導通サイクルの間、すべての出力によってそれぞれ必要とされる個別電力レベルの総和に対応する全電力レベルを表す電圧ＶＥＲＲＯＲ０を送る。
【００５５】
制御システムＣＳはさらに、複数の比較器ＣＭＰ０、ＣＭＰ１、およびＣＭＰ２で構成される、この場合の予備制御段を含む。より具体的には、この場合、主比較器と呼ばれる比較器ＣＭＰ０は、その負の入力で、誤差電圧ＶＥＲＲＯＲ０を受け取り、その正の入力で、ランプ発生器ＲＧによって従来発生していたランプ信号ＳＲＰに対応する電圧ＶＲＡＭＰを受け取るが、その設計はそれ自体は知られている。したがって、主比較器ＣＭＰ０の出力は、主パルス制御信号ＰＷＭ０を送る。
【００５６】
さらに、比較器ＣＭＰ１は、出力ＯＵＴ１と関連付けられている「個別」比較器である。この比較器ＣＭＰ１は、その負の入力で、ＶＥＲＲＯＲ１を受け取り、その正の入力で、電圧ＶＲＡＭＰを受け取る。これは、個別パルス制御信号ＰＷＭ１を送る。
【００５７】
同様に、比較器ＣＭＰ２は、出力ＯＵＴ２に関連する「個別」比較器であり、その２つの入力で誤差電圧ＶＥＲＲＯＲ２および電圧ＶＲＡＭＰを受け取った後に、個別パルス制御信号ＰＷＭ２を送る。
【００５８】
したがって、信号ＰＷＭ０、ＰＷＭ１、およびＰＷＭ２はパルス信号であり、これらのパルスの幅は誤差電圧レベルにより変調される。
【００５９】
制御システムＣＳの制御手段はさらに、信号ＰＷＭ０、ＰＷＭ１、ＰＷＭ２、およびさらに各導通サイクルの始めにランプ発生器を再初期化するために使用されるクロック信号ＣＬＫを受け取るデジタル制御状態ＤＣＳを含む（この動作は、例えば、クロックＣＬＫの立ち上がりエッジで実行される）。
【００６０】
図５に表されている状態機械線図に関係する制御段ＤＣＳは、信号ＰＷＭ０、ＰＷＭ１、およびＰＷＭ２に基づいて、スイッチング・セルＳＣのスイッチＳＷ１およびＳＷ２、および選択手段、つまりトランジスタＭＯＳ１およびＭＯＳ２を制御することを目的とする制御信号を発生する。
【００６１】
一般に、図４に示されているように、２出力スイッチ・モード電源については、スイッチＳＷ１およびＳＷ２と選択手段のトランジスタＭＯＳｉについては４種類の構成がある。これらの図では、基準ＩＬは誘導素子Ｌを流れる電流を表している。
【００６２】
構成１では、スイッチＳＷ１（ＰＭＯＳトランジスタ）およびトランジスタＭＯＳ１が導通している。したがって、出力ＯＵＴ１が選択される。構成２では、出力ＯＵＴ２はこのときに選択され、スイッチＳＷ１およびトランジスタＭＯＳ２が導通する。出力ＯＵＴ２は、さらに構成３で選択することもでき、このときには、スイッチＩＴ２（ＮＭＯＳトランジスタ）およびトランジスタＭＯＳ２が導通している。最後に、出力ＯＵＴ１は、さらに、構成４で選択することもでき、スイッチＳＷ２およびトランジスタＭＯＳ１が導通している。
【００６３】
図５では、状態機械ＤＣＳには、４つの状態Ｓ０、Ｓ１、Ｓ２、およびＳ３がある。手段ＤＣＳは、例えば、状態図に慣れている当業者であれば容易に理解できる論理ゲートを使用して、実装することができる。
【００６４】
状態Ｓ０は、クロック信号ＣＬＫの立ち上がりエッジ毎に、つまり各導通サイクルの始めに、戻る初期状態である。さらに、この状態Ｓ０では、各導通サイクルの始まりに、信号ＰＷＭ０、ＰＷＭ１、およびＰＷＭ２の値が記憶手段ＭＭに記憶される。これらの値を使用して、各出力が電力を必要とするかどうかを決定することができる。
【００６５】
したがって、ＰＷＭ信号は、出力が電力を必要とする場合に「アクティブ」と呼ばれ、そうでない場合に「非アクティブ」と呼ばれる。さらに、慣例により、図５の状態図では、ＰＷＭ信号は、記号「！」が前に付いていないときにアクティブとみなされ、記号「！」が前に付いているときに非アクティブである。
【００６６】
一般に、本発明によれば、すべてのサイクルについて同じである所定の順序で連続して、電力を必要とするさまざまな出力が走査され、選択される。この方法で、一方の導通サイクルの終わりから次の導通サイクルの始まりまでの間に誘導素子Ｌ内の電流導通が確実なものとされる。ここで説明している例では、出力の選択および走査順序は１；２の順序であるとする。
【００６７】
状態Ｓ０で、信号ＰＷＭ０、ＰＷＭ１、およびＰＷＭ２がアクティブの場合、これは、出力ＯＵＴ１およびＯＵＴ２のそれぞれが電力を必要とすることを意味し、出力ＯＵＴ１が最初に選択される状態Ｓ１に遷移する。この選択は、スイッチＭＯＳ１を制御する信号ＰＷＭ１を使用して実行される。ここで、信号ＰＷＭ０を使用して、誘導素子Ｌ内の全電力の投入および回復を制御することに留意されたい。
【００６８】
信号ＰＷＭ１が非アクティブになると、つまり、出力ＯＵＴ１が必要なすべての電力を受け取ると、状態Ｓ２への遷移が生じ、この状態で出力ＯＵＴ２が選択され、この選択は、信号ＰＷＭ１によってここで開始し、アクティブ状態から非アクティブ状態に遷移すると、トランジスタＭＯＳ２がオンになる。
【００６９】
状態Ｓ０で、出力ＯＵＴ１のみが電力を必要とする場合、つまり、信号ＰＷＭ０およびＰＷＭ２がアクティブの場合、状態Ｓ３への遷移が行われる。この状態で、信号ＰＷＭ１を介して出力ＯＵＴ１が選択される。
【００７０】
出力ＯＵＴ２のみが電力を必要とする場合（信号ＰＷＭ０およびＰＷＭ２がアクティブ）、状態Ｓ２への遷移が直接行われる。しかし、このときには、信号ＰＷＭ２を介して出力ＯＵＴ２が選択される。
【００７１】
電源ＰＷＲの動作のより具体的な例について説明するが、特に図６を取りあげる。図６の上部は、電圧ＶＲＡＭＰおよび電圧ＶＥＲＲＯＲ０、ＶＥＲＲＯＲ１、ＶＥＲＲＯＲ２を示す。
【００７２】
さらに、この例では、信号ＰＷＭ１およびＰＷＭ２は、ＬＯＷ状態でアクティブ、ＨＩＧＨ状態で非アクティブと考えられる。同じようにして、信号ＰＷＭ０がＬＯＷ状態の場合、閉じているのはスイッチＳＷ１であるが（ＰＭＯＳトランジスタがオン）、信号ＰＷＭ０がＨＩＧＨ状態のときには、閉じているのはスイッチＳＷ２である（ＮＭＯＳトランジスタがオン）。
【００７３】
説明した例では、２つの出力ＯＵＴ１およびＯＵＴ２は、導通サイクルの開始時に、信号ＰＷＭ１およびＰＷＭ２の両方がアクティブであるため、それぞれ、電力を必要とする。したがって、状態機械は、状態Ｓ１に遷移する。この状態で、ＰＭＯＳトランジスタ（スイッチＳＷ１）は、電圧ＶＲＡＭＰが電圧ＶＥＲＲＯＲ０よりも大きくなるまで導通しており、大きくなると、信号ＰＷＭ０は「１」に上がり、ＮＭＯＳトランジスタ（スイッチＳＷ２）は導通を開始する。
【００７４】
それと同時に、導通サイクルを始めに、信号ＰＷＭ１はアクティブであり、電圧ＶＲＡＭＰが電圧ＶＥＲＲＯＲ１よりも大きくなるまでそのままである。大きくなるとその瞬間に、出力ＯＵＴ１で必要なすべての電力が送られている。したがって、図６の下部に示されているように、スイッチング・セルのさまざまなスイッチが、図４の構成１および４を連続して採用している。これらの構成のときに、トランジスタＭＯＳ１は信号ＰＷＭ１によってオンにされている。
【００７５】
その後、出力ＯＵＴ１によって必要とされる個別エネルギーすべてがこの出力に放出されると、信号ＰＷＭ１は非アクティブになり、これにより、トランジスタＭＯＳ１はオフになり、同時にトランジスタＭＯＳ２はオンになる。これは、上で示したように、この場合に、トランジスタＭＯＳ２も制御しているのが信号ＰＷＭ１であって、信号ＰＷＭ２はこのシナリオでは使用されていないからである。ちょうどそのときに、誘導素子Ｌに蓄積されていた残りのエネルギーは、出力ＯＵＴ２に放出されなければならない個別エネルギーに対応する。したがって、導通サイクルの終わりに、スイッチでは図４の構成３を取る。
【００７６】
そこで、図７を参照して、２つよりも多い出力を持つ、特にこの場合には、３つの出力ＯＵＴ１〜ＯＵＴ３を持つ、本発明によるスイッチ・モード電源の他の実施形態について説明する。簡単にするため、図７と図３の違いのみを説明する。
【００７７】
図３に示されている電源と比べると、図７に示されている電源ＰＷＲの制御システムＣＳは、出力ＯＵＴ３に関連付けられている、その２つの入力で、基準電圧ＶＲＥＦ３および出力ＯＵＴ３によって送られる安定化電圧ＶＯ３を受け取る、他の個別誤差増幅器ＡＭＰ３を備えている。
【００７８】
さらに、追加総和手段ＳＵＭ１２が用意され、その２つの入力で、増幅器ＡＭＰ１によって送られる誤差電圧ＶＥＲＲＯＲ１および増幅器ＡＭＰ２によって送られる誤差電圧ＶＥＲＲＯＲ２をそれぞれ受け取る。部分和器ＳＵＭ１２の出力から誤差電圧ＶＥＲＲＯＲ１２が得られる。
【００７９】
さらに、予備制御段は、電圧ＶＥＲＲＯＲ３および電圧ＶＲＡＭＰを受け取り、個別パルス制御信号ＰＷＭ３を送る他の個別比較器ＣＭＰ３も備える。この予備制御段は、さらに、その入力で、電圧ＶＥＲＲＯＲ１２および電圧ＶＲＡＭＰを受け取り、その出力から追加パルス制御信号ＰＷＭ１２を送る追加比較器ＣＭＰ１２も備える。
【００８０】
実際、制御段ＤＣＳの図８に示されている状態図をさらに詳しく見るとわかるように、手段ＳＵＭ１２およびＣＭＰ１２は、出力ＯＵＴ１およびＯＵＴ２で要求される個別電力レベルの総和を電力レベルに関して表している架空の出力を作るために使用されている。与えられた構成について、この架空の出力を使用することで、管理を２出力電源の管理に減じることができる、つまりこの特定の場合には、出力ＯＵＴ３および架空の出力に減じることができる。
【００８１】
これから説明する図８では、表記は図５で使用しているのと同じである。状態Ｓ０では、つまり、導通サイクルの開始時に、信号ＰＷＭ１、ＰＷＭ２、ＰＷＭ３、ＰＷＭ０の値、および追加信号ＰＷＭ１２の値が記憶される。また、この例では、出力の選択および走査順序は１、２、３の順序であると仮定している。
【００８２】
状態Ｓ０では、３つの出力すべてが電力を必要とすると認められる場合、状態Ｓ６に遷移が行われる。この状態では、信号ＰＷＭ１を介して出力ＯＵＴ１が最初に選択される。もちろん、スイッチＳＷ１およびＳＷ１は、それでも信号ＰＷＭ０を介して制御される。
【００８３】
出力ＯＵＴ１で必要としている個別電力すべてがその出力に送られると、信号ＰＷＭ１は非アクティブになり、状態Ｅ７への遷移が行われる。この状態で、非アクティブになっていた信号ＰＷＭ１を介して出力ＯＵＴ２が選択され、誘導素子Ｌからこの出力ＯＵＴ２へエネルギーが放出される。
【００８４】
このときに、この出力ＯＵＴ２の個別必要エネルギーがどの時点でこの出力に完全に放出されているかを定義するために使用されるのが信号ＰＷＭ１２である。これは、信号ＰＷＭ１２が出力ＯＵＴ１およびＯＵＴ２によってそれぞれ必要とされるエネルギーの総和を表すからである。
【００８５】
したがって、信号ＰＷＭ１２が非アクティブになった場合、これは、出力ＯＵＴ１およびＯＵＴ２によって必要とされるすべてのエネルギーが出力に放出されてしまっていることを意味する。出力ＯＵＴ１の個別エネルギー・レベルはすでに放出されているため、信号ＰＷＭ１２の非アクティブ状態への遷移は、出力ＯＵＴ２によって必要とされるすべてのエネルギーが出力に放出されてしまっていることを意味する。
【００８６】
この瞬間に、状態Ｓ３への遷移が行われ、信号ＰＷＭ１２を介して出力ＯＵＴ３が選択される。誘導素子Ｌに蓄積されていた残りのエネルギーは、出力ＯＵＴ３に放出され、実際に、この出力によって必要とされる個別エネルギー・レベルに対応する。
【００８７】
出力ＯＵＴ２およびＯＵＴ３のみが電力を必要とする場合、状態Ｓ０から状態Ｓ８への遷移が行われ、信号ＰＷＭ２を介して出力ＯＵＴ２が選択される。その後、この信号が非アクティブになると、状態Ｓ３への遷移が行われ、またも、信号ＰＷＭ２が非アクティブになることにより出力ＯＵＴ３が選択される。
【００８８】
状態Ｓ０、Ｓ８、およびＳ３の間の遷移について行った説明は、出力ＯＵＴ１およびＯＵＴ３のみが電力を必要とする場合、状態Ｓ０、Ｓ５、およびＳ３の間の遷移についても当てはまる。しかし、出力ＯＵＴ３のみが電力を必要とする場合、状態Ｓ０から状態Ｓ３への直接の遷移が行われ、出力ＯＵＴ３は信号ＰＷＭ３を介して選択される。
【００８９】
状態Ｓ５を介したＳ０からＳ３への遷移について行った説明は、出力ＯＵＴ１およびＯＵＴ２のみが電力を必要とする場合、経路Ｅ０−Ｅ４−Ｅ２についても当てはまる。しかし、出力ＯＵＴ２のみが電力を必要とする場合、状態Ｅ０から状態Ｅ２への直接の遷移が行われ、出力ＯＵＴ２は信号ＰＷＭ２を介して選択される。
【００９０】
最後に、出力ＯＵＴ１のみが電力を必要とする場合、状態Ｓ０から状態Ｓ１への直接の遷移が行われ、出力ＯＵＴ１は信号ＰＷＭ１を介して選択される。
【００９１】
３つの出力について図７および８を参照して説明した内容は、ｎｂ個の出力の場合に一般化することができる。この場合、ｎｂ−２個の追加総和手段およびｎｂ−２個の追加比較器を単に備えるだけである。これらの総和手段はカスケード接続され、毎回、電力レベルが架空または実際の２つの出力の個別電力レベルの総和に等しい架空の出力を形成する。
【００９２】
上記の携帯電話適用例では、第３の出力を使用して、電話のマルチメディア手段に電力を供給する。スイッチング・セルの選択手段のトランジスタＭＯＳｉは、ｎチャネルまたはｐチャネルトランジスタとすることができる。その選択は、適用例および電圧および安定化出力電圧の値によって決まる。したがって、例として、携帯電話適用例では、プロセッサに給電するトランジスタＭＯＳ１はＮＭＯＳトランジスタでよいが、集積回路の入出力に給電するトランジスタＭＯＳ２はＰＭＯＳトランジスタであることが好ましい。
【００９３】
上記のように、本発明はステップダウン型スイッチ・モード電源に限定されない。実際、ここで説明したばかりの内容は、ステップアップ型電源にも等しく当てはまり、そのスイッチング・セルＳＣＡの例を図９に示した。このセルＳＣＡは、単に追加ＭＯＳトランジスタＭＯＳＡＤＤが誘導素子とアースの間に接続されている点がセルＳＣと異なる。
【００９４】
本発明は、上で説明したばかりの実施形態に限定されず、そのすべてのバリエーションも対象とする。したがって、選択手段ＳＭの個別スイッチは、集積回路形態、例えば、バイポーラ型トランジスタまたはＩＧＢＴトランジスタで実現できるスイッチであればどのような種類のもので形成してもよい。同じことがＳＷ１およびＳＷ２についてもいえる。
【図面の簡単な説明】
【００９５】
【図１】本発明によるスイッチ・モード電源を組み込んだ本発明による携帯電話を示す概略図である。
【図２】本発明によるスイッチ・モード電源のスイッチング・セルをさらに詳細に、ただしそれでも概略として示す図である。
【図３】２つの出力を持つ、本発明によるスイッチ・モード電源の第１の実施形態をさらに詳細に、ただしそれでも概略として示している図である。
【図４】本発明によるスイッチ・モード電源を制御する方法の一実装をより具体的に示している図である。
【図５】本発明によるスイッチ・モード電源を制御する方法の一実装をより具体的に示している図である。
【図６】本発明によるスイッチ・モード電源を制御する方法の一実装をより具体的に示している図である。
【図７】３つの出力を持つ、本発明によるスイッチ・モード電源の第２の実施形態の概略図である。
【図８】３つの出力を持つスイッチ・モード電源にさらに具体的に適用される、本発明による制御方法の他の実装を部分的に示している図である。
【図９】本発明によるスイッチ・モード電源のスイッチング・セルの他の実施形態の概略図である。
【符号の説明】
【００９６】
ＣＳ  制御システム
Ｃｉ  コンデンサ
ＤＣＳ  デジタル制御手段
ＤＳＰ  プロセッサ
ＩＣ  集積回路
Ｌ  誘導素子
ＭＭ  記憶手段
ＭＯＳｉ  個別スイッチ
ＭＴ  端末
ＯＵＴｉ  出力
ＰＷＭ０  主パルス信号
ＰＷＭ１、ＰＷＭ２  個別パルス信号
ＰＷＭ１２  部分和信号
ＰＷＲ  スイッチ・モード電源
ＲＳ  ランプ発生器
ＳＣ  周期制御可能スイッチング・セル
ＳＲＰ  ランプ信号
ＳＷ１、ＳＷ２  ２つのスイッチ
ＶＥＲＲＯＲ、ＶＥＲＲＯＲ０  誤差信号
ＣＭＰ１〜ＣＭＰ１２  予備段
【図１】
2004289993.tif 000003
【図２】
2004289993.tif 000004
【図３】
2004289993.tif 000005
【図４】
2004289993.tif 000006
【図５】
2004289993.tif 000007
【図６】
2004289993.tif 000008
【図７】
2004289993.tif 000009
【図８】
2004289993.tif 000010
【図９】
2004289993.tif 000011
【外国語明細書】
1. Title of Invention
Method of controlling a switch mode power supply having only one inductive element and several outputs, and corresponding power supply, in particular for a cellular mobile telephone.
2. Detailed Description of Invention
The invention relates to switch mode power supplies and more specifically to those having only one inductive element and several regulated outputs.
The invention is advantageously applicable to, but not limited to, portable systems powered by battery, in particular, but not exclusively, wireless remote communication system terminals, for example cellular mobile telephones.
Integrated systems for controlling the power aspects of portable applications (battery operated) increasingly require different output supply voltages to be regulated.
The traditional solution consists in creating a regulated supply from the power supply using a linear regulator. This regulator uses an external capacitor to fulfil its function. Further, as many linear regulators are used as there are outputs to be regulated. The main drawback of this type of regulator is its low efficiency.
To address this problem of low efficiency, switch mode power supplies, also known as "DC-DC converters", are used. Efficiency levels are then close to 85 to 90%, while under the same conditions, a linear regulator would have an efficiency of only 50%.
However, the main drawback of a switch mode power supply is the need for, as well as an external capacitor, an external inductive element.
To regulate several outputs, it is conceivable to use several switch mode power supplies. However, this then assumes using as many external inductive elements, the main drawback of such an approach being the cost of such an inductive element and the large surface area taken up by it on the printed circuit.
It has also been considered to use switch mode power supplies capable of regulating several separate outputs using only one inductive element.
The main solutions that exist in this field then rely on a time-division multiplexing of the power delivered to the various outputs. In other words, the various outputs to be regulated are fed respectively during successive conduction cycles.
However, such solutions exhibit a number of drawbacks.
One of these concerns the implementation of a "discontinuous conduction" type regulation on the various outputs. Also, this type of conduction gives rise to high peak currents in the inductive element, thus resulting in a significant drop in efficiency (65 to 75% instead of 85 to 90%).
Furthermore, to withstand the very high peak currents, the saturation current of the inductive element must be higher. Consequently, an inductive element having  a larger volume must be used, which is a major constraint for portable applications.
Furthermore, this type of conduction produces significant ripple on the regulated output voltage supplies.
Another drawback concerns the use of complex digital functions taking up considerable surface area. These functions are for controlling the power delivered at the various outputs according to given algorithms.
Another drawback concerns the fact that the conduction is, for most of the existing solutions, a pulse frequency modulation type conduction. This principle leads to significant and uncontrollable spectral pollution. Also, although in some applications, such as applications for supplying power to microcomputers or liquid crystal display screens, such a pollution is not critical, this pollution is unacceptable in other portable applications, such as cellular mobile telephones, and this means that switch mode power supplies using frequency modulation cannot be used.
The invention aims to provide a solution to these problems.
One aim of the invention is to regulate various outputs that are independent in terms of power levels, using only one inductive element and a continuous type conduction at the various outputs. Such a continuous type conduction at the various outputs enables peak currents in the conductive element to be reduced. The saturation current of the inductive element used can thus be lower, and therefore the inductive element used is of smaller volume.
Another aim of the invention is to propose a Pulse Width Modulation (PWM) type conduction at the various regulated outputs. This means that the frequency spectrum of the various outputs can be perfectly controlled and that a switch mode power supply can be rendered fully compatible with a cellular mobile telephone application, for example.
The invention therefore proposes a method for controlling a switch mode power supply comprising a cyclically controllable switching cell  and having only one inductive element and several outputs that can be selected individually. 
According to one general feature of the invention, during each conduction cycle, a total power level corresponding to the sum of the individual power levels respectively required by all the outputs during this cycle is injected into the inductive element; the outputs requiring a non-zero individual power level are selected successively and in a predetermined order that is identical for all the cycles, and at each selected output, the corresponding individual power level is produced.
Thus, according to the invention, in the same conduction cycle, different outputs are driven in turn, if of course more than one output requires power. Furthermore, in each conduction cycle, each of the outputs will be "scanned" to determine which one requires power. Also, by providing a predetermined order that is identical for all the cycles as regards the selection of outputs to be used to supply power, and consequently their operation, a continuous type conduction is ensured, that is to say a continuity of current in the inductive element from one cycle to the other.
Moreover, whereas in the devices of the prior art designed for time-division multiplexing the apparent frequency of each output was equal to the switching frequency divided by the number of outputs, each output of the switch mode power supply according to the invention has an apparent frequency equal to the switching frequency.
Furthermore, according to one embodiment of the invention, the switching cell of the switch mode power supply is advantageously controlled by pulse-width modulation.
According to one embodiment of the invention, the switching cell has, for each output, a capacitor having a terminal that is on the one hand electrically connected to the said output whether the said output is selected or not, and on the other hand electrically connected to the inductive element when the said output is selected.
Further, the determination of the total power includes for each output a determination of an individual error signal resulting from the comparison between the voltage at the said capacitor terminal and an individual reference voltage corresponding to the output voltage desired at the said output, and a summation of all the individual error signals so as to obtain a summation signal.
The capacitor, associated with each output, thus acts as an energy store to continue to supply the unselected output and maintain the voltage on the said output, until the latter is selected at its turn.
According to one embodiment of the invention, the injecting of the total power into the inductive element and its restitution are controlled during each conduction cycle by a main pulse signal resulting from the comparison between the summation signal and a ramp signal reinitialized at the start of each conduction cycle.
Furthermore, an output is selected during the said conduction cycle by an individual pulse signal resulting from the comparison between the ramp signal and an auxiliary signal obtained from at least one of the individual error signals.
The nature of the auxiliary signal depends in particular on the number of outputs of the power supply.
Thus, when the number of outputs is equal to two, the selection of an output includes the memorization, at the start of the conduction cycle, of the results of the comparisons between each individual error signal and the ramp signal, and the auxiliary signal is then one of the individual error signals.
When the number nb of outputs of the switch mode power supply is greater than two, the selection of an output includes nb-2 predetermined partial summations of individual error signals. This selection also includes the memorization, at the start of the conduction cycle, of the results of the comparisons between each individual error signal and the ramp signal, and the memorization of the results of the comparisons between each partial summation signal and the ramp signal.
The auxiliary signal is then one of the individual error signals or one of the partial summation signals.
The switch mode power supply can be a step-down device, a step-up device, or both a step-down and step-up device.
In an advantageous application of the invention, the switch mode power supply can be incorporated in a terminal of a wireless communication system, for example a cellular mobile telephone containing a battery and an integrated circuit incorporating a processor.
The switch mode power supply is then fed for example by the terminal's battery and the voltage supply to the inputs/outputs of the integrated circuit is then regulated using the voltage available at an output of the switch mode power supply, while the power supply voltage to the processor is regulated using the voltage available at another output of the switch mode power supply.
The invention also proposes a switch mode power supply including a switching cell controllable cyclically by a control system, and including only one inductive element and several individually selectable outputs.
According to a general feature of the invention, the control system includes
determination means capable, during each conduction cycle, of determining a total power level corresponding to the sum of the individual power levels respectively required by all the outputs during this cycle, and
control means capable, during this cycle, of controlling the switching cell so as to inject into the inductive element the said total power, of selecting successively and in a predetermined order that is identical for all the cycles the outputs requiring a non-zero individual power level and of producing at each selected output the corresponding individual power level.
According to one embodiment of the invention, the control means include a preliminary stage capable of delivering pulse signals of modulated width, and a digital control stage, for example control logic forming a state machine, receiving the pulse signals and generating control signals for the switching cell.
According to one embodiment of the invention, the switching cell includes:
- controllable selection means having an input terminal connected to the inductive element and several output terminals respectively connected to the outputs of the switching cell, and
- associated with each output, a capacitor having a terminal connected to the corresponding output terminal of the selection means.
The means for determining the total power include
for each output an individual amplification means having a first input connected to the said terminal of the corresponding capacitor, and a second input receiving an individual reference voltage corresponding to the output voltage desired at the said output, and an output delivering an individual error signal, and
a summation means the inputs of which are respectively connected to the outputs of the individual amplification means.
According to one embodiment in which the number of outputs is equal to two, the control means include a ramp generator capable of delivering, during each conduction cycle, a ramp signal reinitialized at the start of each cycle, and the preliminary stage includes
-      a main comparator having a first input connected to the output of the summation means and a second input connected to the output of the ramp generator, and an output delivering a main pulse control signal, and,
-      an individual comparator associated with each output of the switching cell and having a first input connected to the output of the corresponding individual amplification means and a second input connected to the output of the ramp generator, and an output delivering an individual pulse control signal.
The digital control stage
controls the injection of the total power into the inductive element and its restitution during each conduction cycle based on the main pulse control signal, and
controls the selection means during this conduction cycle based on one of the individual pulse control signals.
Furthermore, the control stage advantageously includes memorization means capable of memorizing, at the start of the conduction cycle, the values of the individual pulse control signals.
According to one embodiment of the invention in which the number nb of outputs is greater than two, the control means include a ramp generator capable of delivering, during each conduction cycle, a ramp signal reinitialized at the start of each cycle, and the preliminary stage includes
-      a main comparator having a first input connected to the output of the summation means and a second input connected to the output of the ramp generator, and an output delivering a main pulse control signal,
-      an individual comparator associated with each output of the switching cell, and having a first input connected to the output of the corresponding individual amplification means and a second input connected to the output of the ramp generator, and an output delivering an elementary pulse control signal,
-      nb-2 additional summation means capable of carrying out nb-2 predetermined partial summations of the individual error signals delivered by the individual amplification means, and
-      nb-2 additional comparators connected at their inputs to the outputs of the nb-2 additional summation means and to the output of the ramp generator, and delivering, respectively, additional pulse control signals.
The digital control stage
controls the injection of the total power into the inductive element and its restitution during each conduction cycle based on the main pulse control signal, and
controls the selection means during this conduction cycle based on one of the individual pulse control signals or on one of the additional pulse control signals.
In this embodiment, the control stage advantageously includes memorization means capable of memorizing, at the start of the conduction cycle, the values of the individual pulse control signals and the values of the additional pulse control signals.
According to one embodiment of the invention, compatible with either of the embodiments that have just been mentioned, the switching cell includes two switches connected between a power supply voltage, earth and the inductive element, and controlled by the main pulse control signal. Further, the selection means include, for each output, an individual switch, for example a MOS transistor, connected between the inductive element and the terminal of the corresponding capacitor, and controlled by an individual pulse control signal or by an additional pulse control signal.
Another subject of the invention is a terminal of a wireless communication system, incorporating a switch mode power supply as defined above.
This terminal may form a cellular mobile telephone.
When this terminal includes a battery and an integrated circuit incorporating a processor, the switch mode power supply is fed by the terminal's battery and the regulation voltage of the inputs/outputs of the integrated circuit can be the voltage available on one output of the switch mode power supply, while the regulated power supply voltage of the processor can be the voltage available on another output of the switch mode power supply.
In Figure 1, the reference MT denotes in an overall sense a remote terminal of a wireless communication system, for example a cellular mobile telephone. This mobile telephone includes an integrated circuit IC, having a processor DSP and inputs/outputs I/O.
The processor DSP is fed by a regulated voltage VO1, delivered by a first output of a switch mode power supply PWR. As a guide, the voltage VO1 is a regulated voltage supply which can be modulated depending on the use and can vary between 0.8 volts and 1.3 volts, for example.
Furthermore, the inputs/outputs I/O of the integrated circuit are fed by a second regulated voltage VO2, delivered by a second output of the switch mode power supply PWR. As a guide, this regulated voltage VO2 is equal to 2.1 volts, for example.
Furthermore, the switch mode power supply PWR is fed by a power supply voltage VI delivered by a battery. As a guide, this voltage VI can vary, depending on the state of the battery, between 2.5 volts and 5.5 volts.
Reference will now be made more specifically to Figures 2 to 8, to illustrate several embodiments of a switch mode power supply PWR according to the invention, and its corresponding control methods.
In these examples, the switch mode power PWR is a step-down type power supply device, in the sense that the regulated voltage delivered to each of the outputs of the power supply is equal to the product of the power supply voltage VI and a coefficient α that is less than 1. This coefficient α is the duty factor of the switch mode power supply.
This being the case, the invention is not limited to the use of a step-down type switch mode power supply, but could also be applied to a step-up type power supply device, as illustrated in Figure 9, and which will be described in greater detail later.
The switch mode power supply includes a switching cell SC made up of two switches SW1 and SW2, respectively formed in this example from a p-channel field effect transistor (PMOS transistor) fed by the power supply voltage VI, and by an n-channel insulated gate field effect transistor (NMOS transistor) connected to earth. The switching cell SC also includes in this case only one inductive element L connected between the common terminal CT1 common to the two switches SW1 and SW2, and another terminal CT2.
The switching cell SC has several outputs OUT1-OUTi, which also form the outputs of the switch mode power supply.
Each output OUTi is associated with a capacitor Ci, connected between this output and earth.
Furthermore, each output OUTi is connected to the terminal CT2 via an individual switch, in this case formed from a selection transistor MOSi, which can be an n- or a p-channel transistor. All the individual switches MOS1-MOSi together form the selection means SM, through which one of the outputs of the switch mode power supply can be selected individually.
Finally, Figure 2 shows, for each output, a load LDi powered by the regulated voltage supply VOi delivered by the corresponding output. Furthermore, a current IOi flows through this load LDi.
Thus, in the abovementioned example of the cellular mobile telephone application, the load LD1 may be for example the processor DSP, while the load LD2 would be made up of the inputs/outputs I/O of the integrated circuit.
As will be seen in greater detail later, the switches SW1 and SW2 are successively and alternately closed and opened such that energy is stored in the inductive element and then released. The duration of the switches being open and closed during each conduction cycle depends on the duty factor α.
According to the invention, as will be seen in greater detail later, the energy stored in the inductive element corresponds to the total energy required by each of the outputs OUTi of the power supply.
The switch mode power supply PWR also includes a control system CS for controlling the switching cell to obtain the desired output voltage at each of the outputs.
In the example illustrated in Figure 3, a two-output switching cell is represented.
Each of the desired output voltage supplies VO1 and VO2 is a regulated voltage the value of which is set by the value of an external reference voltage VREF1 and VREF2 respectively. It is these reference voltages VREF1 and VREF2 that have for example, in the abovementioned cellular mobile telephone application, as regards voltage VREF1, values that can be adjusted according to use between 0.8 and 1.3 volts, and as regards voltage VREF2, the value of 2.1 volts.
The control system includes a first individual amplification means AMP1, the positive input of which receives the voltage VREF1, and the negative input of which is connected to the first output terminal OUT1. The difference between the external reference voltage VREF1 and the output voltage VO1 is consequently amplified in the error amplifier AMP1, and the corresponding error voltage VERROR1 is an image of the individual power level required at the output OUT1.
The control system likewise includes a second individual error amplifier AMP2 having at its inputs the reference voltage VREF2 and the voltage VO2.   This amplifier AMP2 delivers an error voltage VERROR2 which is also representative of the individual power level required at the output OUT2.
The control system CS further includes a summation means SUM0, the two inputs of which are respectively connected to the two outputs of the individual error amplifiers AMP1 and AMP2. The output of the amplification means SUM0 consequently delivers a voltage VERROR0 representative of the total power level corresponding to the sum of the individual power levels respectively required by all the outputs during each conduction cycle.
The control system CS also includes a preliminary control stage in this case made up of several comparators CMP0, CMP1 and CMP2.
More specifically, the comparator CMP0, referred to in this case as the main comparator, receives at its negative input the error voltage VERROR0, and at its positive input, a voltage VRAMP corresponding to a ramp signal SRP generated conventionally by a ramp generator RG, the design of which is known per se.
The output of the main comparator CMP0 consequently delivers a main pulse control signal PWM0.
Furthermore, the comparator CMP1 is an "individual" comparator, associated with the output OUT1. This comparator CMP1 receives at its negative input the voltage VERROR1 and at its positive input the voltage VRAMP. It delivers an individual pulse control signal PWM1.
Likewise, the comparator CMP2 is an "individual" comparator, associated with the output OUT2, and delivering, after having received at its two inputs the error voltage VERROR2 and the voltage VRAMP, an individual pulse control signal PWM2.
Hence, the signals PWM0, PWM1 and PWM2 are pulse signals, the pulses of which have widths modulated by the error voltage level.
The control means of the control system CS furthermore include a digital control state DCS receiving the signals PWM0, PWM1, PWM2 and a clock signal CLK which is furthermore used to reinitialize the ramp generator at the start of each conduction cycle (this operation is carried out on the rising edge of the clock CLK, for example).
The control stage DCS, which is related to a state machine the diagram for which is represented in Figure 5, will generate, based on the signals PWM0, PWM1 and PWM2, control signals intended to control the switches SW1 and SW2 of the switching cell SC, and the selection means, that is to say the transistors MOS1 and MOS2.
Generally, as illustrated in Figure 4, for the two-output switch mode power supply, there are four possible different configurations for the switches SW1 and SW2, and for the transistors MOSi of the selection means.
In these figures, the reference IL denotes the current flowing through the inductive element L.
In configuration 1, the switch SW1 (PMOS transistor) and the transistor MOS1 are conducting. Therefore the output OUT1 is selected.
In configuration 2, output OUT2 is selected this time with the switch SW1 and the transistor MOS2 conducting.
The output OUT2 may also be selected with configuration 3, in which this time switch IT2 (NMOS transistor) and the transistor MOS2 are conducting.
Finally, the output OUT1 may also be selected with configuration 4, in which the switch SW2 and the transistor MOS1 are conducting.
In Figure 5, the state machine DCS has four states S0, S1, S2 and S3. The means DCS may be implemented for example using logic gates, easily realizable by the person skilled in the art and familiar with the state diagram.
State S0 is an initial state that is returned to upon each rising edge of the clock signal CLK, that is to say at the start of each conduction cycle.
Furthermore, in this state S0, at the start of each conduction cycle the values of the signals PWM0, PWM1 and PWM2 are memorized in a memorization means MM. These values can be used to determine whether or not each output requires power.
Thus, a PWM signal is referred to as "active" when an output requires power and "inactive" otherwise. In addition, by convention, in the diagram of Figure 5, a PWM signal is considered active when it is not preceded by the symbol "!", while a PWM signal is inactive when it is preceded by the symbol "!".
Generally, according to the invention, the various outputs requiring power will be scanned and selected successively in a predetermined order that is the same for all the cycles. In this way, current continuity is ensured in the inductive element L between the end of one conduction cycle and the start of the next conduction cycle.
In the example described here, it is assumed that the selection and scanning order for the outputs is the order 1 ; 2.
If, in state S0, the signals PWM0, PWM1 and PWM2 are active, this means that each of the outputs OUT1 and OUT2 requires power; the transition is then made to state S1 in which the output OUT1 is selected first. This selection will be performed using the signal PWM1 which will control the switch MOS1. It is recalled here that the signal PWM0 will be used to control the injection and restitution of the total power in the inductive element L.
When the signal PWM1 becomes inactive, that is to say that the output OUT1 has received all the power it required, then the transition to state S2 occurs, in which state the output OUT2 is selected, this selection being initiated here by the signal PWM1 which, upon its transition from the active state to the inactive state, will switch the transistor MOS2 on.
If, in state S0, only the output OUT1 requires power, that is if the signals PWM0 and PWM1 are active, the transition is then made to state S3. In this state, the output OUT1 is selected via the signal PWM1.
If only the output OUT2 requires power (signals PWM0 and PWM2 active), then the transition is made directly to state S2. However, this time, the output OUT2 is selected via the signal PWM2.
Now a more specific example of operation of the power supply PWR will be illustrated, referring more particularly to Figure 6.
The top part of Figure 6 shows the voltage VRAMP and the voltages VERROR0, VERROR1 and VERROR2.
Furthermore, in this example, the signals PWM1 and PWM2 are considered active in the low state and inactive in the high state. In the same way, when the signal PWM0 is in the low state, it is the switch SW1 that is closed (PMOS transistor on), whereas when the signal PWM0 is in the high state, it is the switch SW2 that is closed (NMOS transistor on).
In the example described, each of the two outputs OUT1 and OUT2 requires power since at the start of the conduction cycle both the signals PWM1 and PWM2 are active.
The state machine therefore makes the transition to state S1. In this state, the PMOS transistor (switch SW1) conducts until the voltage VRAMP becomes greater than the voltage VERROR0, which then causes the signal PWM0 to rise to "1" and the NMOS transistor (switch SW2) to start conducting.
At the same time, at the start of the conduction cycle, the signal PWM1 is active and remains so until the voltage VRAMP becomes greater than the voltage VERROR1. At that instant, all the power required by the output OUT1 has been delivered to it.
Thus, as indicated in the bottom part of Figure 6, the various switches of the switching cell have successively adopted configurations 1 and 4 of Figure 4. During these configurations, the transistor MOS1 was switched on by the signal PWM1.
Then, when all the individual energy required by the output OUT1 has been released to this output, the signal PWM1 becomes inactive, which causes the transistor MOS1 to be switched off and simultaneously causes the transistor MOS2 to be switched on. This is because, as indicated above, in this case it is the signal PWM1 that also controls the transistor MOS2, the signal PWM2 not being used in this scenario.
At that instant, the remaining energy accumulated in the conductive element L corresponds to the individual energy which must be released to the output OUT2.
The end of the conduction cycle therefore results in the switches assuming configuration 3 of Figure 4.
Reference will now be made to Figure 7 to describe another embodiment of a switch mode power supply according to the invention, having more than two outputs, in this particular case three outputs, OUT1-OUT3.
For reasons of simplification, only the differences between Figure 7 and Figure 3 will now be described.
Compared with the power supply illustrated in Figure 3, the control system CS of the power supply PWR illustrated in Figure 7 includes another individual error amplifier AMP3 associated with the output OUT3 and receiving at its two inputs a reference voltage VREF3 and the regulated voltage VO3 delivered by the output OUT3.
Furthermore, an additional summation means SUM12 is provided, receiving at its two inputs the error voltage VERROR1 delivered by the amplifier AMP1 and the error voltage VERROR2 delivered by the amplifier AMP2, respectively. The output of the partial summer SUM12 delivers an error voltage VERROR12.
Furthermore, the preliminary control stage also includes another individual comparator CMP3 receiving the voltage VERROR3 and the voltage VRAMP, and delivering an individual pulse control signal PWM3.
This preliminary control stage also includes an additional comparator CMP12 receiving at its inputs the voltage VERROR12 and the voltage VRAMP, and delivering at its output an additional pulse control signal PWM12.
In fact, as shall now be seen in greater detail referring more particularly to the state diagram, illustrated in Figure 8, of the control stage DCS, the means SUM12 and CMP12 are used to create a fictitious output representing, in terms of power level, the sum of the individual power levels required at the outputs OUT1 and OUT2. This fictitious output, for a given configuration, will enable the management to be reduced to that of a two-output power supply, in this particular case the output OUT3 and the fictitious output.
In Figure 8, which will now be described, the notation conventions are the same as those used in Figure 5.
In state S0, that is to say at the start of the conduction cycle, the values of the signals PWM1, PWM2, PWM3, PWM0 and the value of the additional signal PWM12 are memorized.
It is also assumed in this example that the output selection and scanning order is the order 1, 2, 3.
If, in state S0, it is perceived that all three outputs require power, then the transition is made to state S6.
In this state, the output OUT1 is first selected via the signal PWM1. Of course, the switches SW1 and SW1 are still controlled via the signal PWM0.
When all the individual power required by the output OUT1 has been delivered to it, the signal PWM1 becomes inactive and the transition is then made to state E7. In this state, the output OUT2 is selected via the signal PWM1 having become inactive and then energy is released from the inductive element L towards this output OUT2.
This time it is the signal PWM12 that will be used to define at what instant the individual energy requirement of this output OUT2 has been completely released to this output. This is because the signal PWM12 is representative of the sum of the energies required by the outputs OUT1 and OUT2 respectively.
Therefore, when the signal PWM12 becomes inactive, this will mean that all the energy required by the outputs OUT1 and OUT2 will have been released to them. Since the individual energy level of the output OUT1 has already been released to it, the transition of the signal PWM12 to the inactive state will mean that all the energy required by the output OUT2 will have been released to it.
At this instant, the transition is made to state S3, selecting, via the signal PWM12, the output OUT3. The remaining energy which has been stored in the inductive element L is then released to the output OUT3 and actually corresponds to the individual energy level required by this output.
For the case in which only the outputs OUT2 and OUT3 require power, the transition will then be from state S0 to state S8, the output OUT2 being selected via the signal PWM2. Then, when this signal becomes inactive, the transition is made to state S3, the output OUT3 being selected, also, by the signal PWM2 having become inactive.
The description just given for the transitions between states S0, S8 and S3 also applies for the transitions between states S0, S5 and S3, when only the outputs OUT1 and OUT3 require power.
However, when only the output OUT3 requires power, the direct transition from state S0 to state S3 is made, the output OUT3 being selected via the signal PWM3.
The explanation given for the transition from states S0 to S3 via state S5 also applies for the path E0-E4-E2, when only the outputs OUT1 and OUT2 require power.
However, when only the output OUT2 requires power, the direct transition from state E0 to E2 is made, selecting the output OUT2 via the signal PWM2.
Finally, when only the output OUT1 requires power, the direct transition is made from state S0 to state S1, selecting the output OUT1 via the signal PWM1.
That which has just been described with reference to Figures 7 and 8 for three outputs can be generalized to nb outputs. In this case, provision will simply be made for nb-2 additional summation means, and nb-2 additional comparators. These summation means will be cascaded, so as each time to form fictitious outputs the power levels of which will equal to the sum of the individual power levels of two outputs, fictitious or actual.
In the aforementioned mobile telephone application example, the third output may be used to power the telephone's multimedia means.
The transistors MOSi of the selection means of the switching cell can be n-channel or p-channel transistors. Their choice will depend on the application and on the voltages and on the values of the regulated output voltages.
Thus, by way of example, in the cellular mobile telephone application, the transistor MOS1 feeding the processor may be an NMOS transistor, while the transistor MOS2 feeding the inputs/outputs of the integrated circuit will preferably be a PMOS transistor.
As indicated above, the invention is not limited to a step-down type switch mode power supply. Indeed, that which has just been described applies equally to a step-up type power supply, of which an example of a switching cell SCA is illustrated in Figure 9.
This cell SCA differs from the cell SC simply by an additional MOS transistor MOSADD, connected between the inductive element and earth.
The invention is not limited to the embodiments that have just been described but covers all variants thereof. Thus, the individual switches of the selection means SM may be formed of any type of switch that can be realized in integrated-circuit form, for example bipolar transistors or IGBT transistors. The same is true for switches SW1 and SW2.
3.Brief Description of Drawings
Other advantages and features of the invention will become apparent upon examination of the detailed description of embodiments and methods of implementation, entirely non-limiting, and the accompanying drawings in which:
-      Figure 1 illustrates in very schematic form a cellular mobile telephone according to the invention, incorporating a switch mode power supply according to the invention;
-      Figure 2 illustrates in greater detail, but still schematically, a switching cell of a switch mode power supply according to the invention;
-      Figure 3 illustrates in greater detail, but still schematically, a first embodiment of a switch mode power supply according to the invention, having two outputs;
-      Figures 4, 5 and 6 illustrate more particularly one implementation of the method for controlling a switch mode power supply according to the invention;
-      Figure 7 illustrates schematically a second embodiment of a switch mode power supply according to the invention, having three outputs;
-      Figure 8 illustrates partially another implementation of a control method according to the invention, that applies more specifically to a switch mode power supply with three outputs; and
-      Figure 9 illustrates schematically another embodiment of a switching cell of a switch mode power supply according to the invention.
1. Claims
1.     Method for controlling a switch mode power supply comprising a cyclically controllable switching cell (SC) and having only one inductive element (L) and several outputs that can be selected individually, characterized in that during each conduction cycle, a total power level corresponding to the sum of the individual power levels respectively required by all the outputs (OUTi) during this cycle is injected into the inductive element (L), the outputs requiring a non-zero individual power level are selected successively and in a predetermined order that is identical for all the cycles, and at each selected output, the corresponding individual power level is produced.
2.     Method according to Claim 1, characterized in that the switching cell (SC) is controlled by pulse-width modulation.
3.     Method according to Claim 1 or 2, characterized in that the switching cell has, for each output (OUTi), a capacitor (Ci) having a terminal that is on the one hand electrically connected to the said output (OUTi) whether the said output is selected or not, and on the other hand electrically connected to the inductive element (L) when the said output is selected, due to the fact that the determination of the total power includes for each output a determination of an individual error signal (VERROR) resulting from the comparison between the voltage at the said capacitor terminal and an individual reference voltage corresponding to the output voltage desired at the said output, and a summation of all the individual error signals so as to obtain a summation signal (VERROR0).
4.     Method according to Claims 2 and 3, characterized in that the injecting of the total power into the inductive element and its restitution are controlled during each conduction cycle by a main pulse signal (PWM0) resulting from the comparison between the summation signal and a ramp signal (SRP) reinitialized at the start of each conduction cycle, and in that an output is selected during the said conduction cycle by an individual pulse signal (PWM0, PWM1) resulting from the comparison between the ramp signal and an auxiliary signal obtained from at least one of the individual error signals.
5.     Method according to Claim 4, characterized in that the number of outputs is equal to two, in that the selection of an output includes a memorization (MM), at the start of the conduction cycle, of the results of the comparisons between each individual error signal and the ramp signal, and in that the said auxiliary signal is one of the individual error signals.
6.     Method according to Claim 4, characterized in that the number nb of outputs is greater than two, in that the selection of an output includes nb-2 predetermined partial summations of individual error signals, and includes a memorization (MM), at the start of the conduction cycle, of the results of the comparisons between each individual error signal and the ramp signal and comparisons between each partial summation signal and the ramp signal, and in that the auxiliary signal is one of the individual error signals (PWM1, PWM2, PWM3), or one of the partial summation signals (PWM12).
7.     Method according to one of the preceding claims, characterized in that the switch mode power supply (PWR) is of the step-down type.
8.     Method according to one of Claims 1 to 6, characterized in that the switch mode power supply (PWR) is of the step-up type.
9.     Method according to one of Claims 1 to 6, characterized in that the switch mode power supply (PWR) is both a step-down and a step-up device.
10.    Method according to one of the preceding claims, characterized in that the switch mode power supply is incorporated in a terminal (MT) of a wireless communication system, for example a cellular mobile telephone, containing a battery and an integrated circuit (IC) incorporating a processor (DSP), in that the switch mode power supply is fed by the terminal's battery, and in that the voltage supply to the inputs/outputs of the integrated circuit is regulated using the voltage available at an output of the switch mode power supply, and the power supply voltage to the processor is regulated using the voltage available at an other output of the switch mode power supply.
11.    Switch mode power supply including a switching cell, controllable cyclically by a control system, and including only one inductive element and several individually selectable outputs, characterized in that the control system (CS) includes determination means capable, during each conduction cycle, of determining a total power level corresponding to the sum of the individual power levels respectively required by all the outputs during this cycle, and control means (DCS) capable, during this cycle, of controlling the switching cell so as to inject into the inductive element the said total power, of selecting successively and in a predetermined order that is identical for all the cycles the outputs requiring a non-zero individual power level and of producing at each selected output the corresponding individual power level.
12.    Switch mode power supply according to Claim 11, characterized in that the control means include a preliminary stage (CMP1-CMP12) capable of delivering pulse signals of modulated width, and a digital control stage (DCS) receiving the pulse signals and generating control signals for the switching cell.
13.    Switch mode power supply according to Claim 11 or 12, characterized in that the switching cell includes
controllable selection means (SM) having an input terminal connected to the inductive element and several output terminals respectively connected to the outputs of the switching cell, and
associated with each output, a capacitor (Ci) having a terminal connected to the corresponding output terminal of the selection means,
and in that the means for determining the total power include for each output an individual amplification means (AMP1, AMP2) having a first input connected to the said terminal of the corresponding capacitor, and a second input receiving an individual reference voltage corresponding to the output voltage desired at the said output, and an output delivering an individual error signal, and a summation means (SUM0) the inputs of which are respectively connected to the outputs of the individual amplification means.
14.    Switch mode power supply according to Claims 12 and 13, characterized in that the number of outputs is equal to two, in that the control means include a ramp generator (RG) capable of delivering, during each conduction cycle, a ramp signal reinitialized at the start of each cycle, in that the preliminary stage includes
-      a main comparator (CMP0) having a first input connected to the output of the summation means and a second input connected to the output of the ramp generator, and an output delivering a main pulse control signal, and,
-      an individual comparator (CMP1, CMP2) associated with each output of the switching cell and having a first input connected to the output of the corresponding individual amplification means and a second input connected to the output of the ramp generator, and an output delivering an individual pulse control signal, 
and in that the digital control stage (DCS) controls the injection of the total power into the inductive element and its restitution during each conduction cycle based on the main pulse control signal, and controls the selection means during this conduction cycle based on one of the individual pulse control signals.
15.    Switch mode power supply according to Claim 14, characterized in that the control stage (DCS) includes memorization means (MM) capable of memorizing, at the start of the conduction cycle, the values of the individual control signals.
16.    Switch mode power supply according to Claims 12 and 13, characterized in that the number nb of outputs is greater than two, in that the control means include a ramp generator capable of delivering, during each conduction cycle, a ramp signal reinitialized at the start of each cycle, in that the preliminary stage includes
-      a main comparator (CMP0) having a first input connected to the output of the summation means and a second input connected to the output of the ramp generator, and an output delivering a main pulse control signal,
-      an individual comparator (CMP1, CMP2, CMP3) associated with each output of the switching cell, and having a first input connected to the output of the corresponding individual amplification means and a second input connected to the output of the ramp generator, and an output delivering an elementary pulse control signal,
-      nb-2 additional summation means (SUM12) capable of carrying out nb-2 predetermined partial summations of the individual error signals delivered by the individual amplification means, and
-      nb-2 additional comparators (CMP12) connected at their inputs to the outputs of the nb-2 additional summation means and to the output of the ramp generator, and delivering, respectively, additional pulse control signals,
and in that the digital control stage (DCS) controls the injection of the total power into the inductive element and its restitution during each conduction cycle based on the main pulse control signal, and controls the selection means during this conduction cycle based on one of the individual pulse control signals or on one of the additional pulse control signals.
17.    Switch mode power supply according to Claim 16, characterized in that the control stage includes memorization means (MN) capable of memorizing, at the start of the conduction cycle, the values of the individual pulse control signals and the values of the additional pulse control signals.
18.    Switch mode power supply according to one of Claims 14 to 17, characterized in that the switching cell (SC) includes two switches (SW1, SW2) connected between a power supply voltage, earth and the inductive element, and controlled by the main pulse control signal, and in that the selection means include, for each output, an individual switch (MOSi), connected between the inductive element and the terminal of the corresponding capacitor, and controlled by an individual pulse control signal or by an additional pulse control signal.
19.    Switch mode power supply according to one of Claims 11 to 18, characterized in that it is a step-down device.
20.    Switch mode power supply according to one of Claims 11 to 18, characterized in that it is a step-up device.
21.    Switch mode power supply according to one of Claims 11 to 18, characterized in that it is a step-down and step-up device.
22.    Terminal of a wireless communication system, characterized in that it incorporates a switch mode power supply according to one of Claims 11 to 21.
23.    Terminal according to Claim 22, characterized in that it forms a cellular mobile telephone.
24.    Terminal according to Claim 22 or 23, characterized in that it includes a battery and an integrated circuit (IC) incorporating a processor, in that the switch mode power supply is fed by the terminal's battery, and in that the regulation voltage of the inputs/outputs of the integrated circuit is the voltage available at an output of the switch mode power supply, and the regulated power supply voltage of the processor is the voltage available at another output of the switch mode power supply.
1. Abstract
The switch mode power supply includes a switching cell SC controllable cyclically and including only one inductive element L and several individually selectable outputs. During each conduction cycle, a total power level corresponding to the sum of the individual power levels respectively required by all the outputs OUTi during this cycle is injected into the inductive element L, the outputs requiring a non-zero individual power level are selected successively and in a predetermined order that is identical for all the cycles, and, at each selected output, the corresponding individual power level is produced.
2. Representative drawing
Fig. 3
2004289993.tif 000012
2004289993.tif 000013
2004289993.tif 000014
2004289993.tif 000015
2004289993.tif 000016
2004289993.tif 000017
2004289993.tif 000018
2004289993.tif 000019
2004289993.tif 000020