(57)【要約】【課題】半導体装置において、サイドエッチング量を制御し、安定的にメサ構造を形成し得る半導体装置およびその製造方法を提供する。【解決手段】化合物半導体層の上面の面方位を所定のエッチング液によるエッチングレートが最も速い面方位にする。たとえば、化合物半導体層１５の上面Ｓ15の面方位を（１１０）面とし、パターンを形成する辺を［１−１１］方向とすることで、サイドエッチングのエッチングレートは深さ方向の１／√２倍程度になる。また、深さ方向のエッチングには層を構成する化合物の種類により選択性があり、下層との界面で反応は停止する。つまり、オーバーエッチングを加えても、サイドエッチングが深さ方向に対して極端に進むことはなく、サイドエッチングの制御が容易になり、安定した形状を得ることができる。【選択図】図１
2004200546.tif 000002
【特許請求の範囲】
【請求項１】
基板の主面に少なくとも１層の化合物半導体層を形成する工程と、
前記化合物半導体層をウェットエッチングし、メサ構造を形成する工程とを有し、
前記化合物半導体層を形成する工程において、前記化合物半導体層の上面の面方位を前記化合物半導体層の結晶構造における全面方位のうち、所定のエッチング液による前記化合物半導体層のエッチングレートが最も速い面方位に形成する
半導体装置の製造方法。
【請求項２】
前記化合物半導体層をウェットエッチングし、メサ構造を形成する工程において、前記化合物半導体層の側面の面方位を前記化合物半導体層の結晶構造における全面方位のうち、所定のエッチング液による前記化合物半導体層のエッチングレートが最も遅い面方位を除く面方位に形成する
請求項１記載の半導体装置の製造方法。
【請求項３】
基板と、
前記基板の主面に形成された少なくとも１層のメサ構造の化合物半導体層を有し、
前記メサ構造の化合物半導体層の上面の面方位が、前記化合物半導体層の結晶構造における全面方位のうち、所定のエッチング液による前記化合物半導体層のエッチングレートが最も速い面方位に形成されている
半導体装置。
【請求項４】
前記基板の主面の面方位が、前記化合物半導体層の結晶構造における全面方位のうち、所定のエッチング液による前記化合物半導体層のエッチングレートが最も速い面方位と同一の面方位に形成されている
請求項３記載の半導体装置。
【請求項５】
前記メサ構造の化合物半導体層の側面の面方位が、前記化合物半導体層の結晶構造における全面方位のうち、所定のエッチング液による前記化合物半導体層のエッチングレートが最も遅い面方位と同一の面方位を除く面方位に形成されている
請求項３記載の半導体装置。
【請求項６】
前記化合物半導体層において、エッチングレートの最も速い結晶面方位が（１１０）面あるいは結晶構造上これと等価な面方位である
請求項３記載の半導体装置。
【請求項７】
前記化合物半導体層において、エッチングレートの最も遅い結晶面方位が（１１１）面あるいは結晶構造上これと等価な面方位である
請求項５記載の半導体装置。
【請求項８】
前記化合物半導体層において、［１−１１］方向、［１−１−１］方向、［−１１−１］方向、［−１１１］方向、［００１］方向および［００−１］方向のいずれかの方向と平行な直線を前記メサ構造の辺に含む
請求項６記載の半導体装置。
【請求項９】
前記化合物半導体層において、［１−１０］方向および［−１１０］方向のいずれかの方向と平行な直線を前記メサ構造の辺に含む
請求項６記載の半導体装置。
【請求項１０】
前記基板および化合物半導体層が、５族元素にＰを含む３−５族化合物半導体で形成されている
請求項３記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関する。詳しくは、化合物半導体層の上面の面方位を、化合物半導体層の結晶構造における全面方位のうち、エッチングレートの最も速い面方位にすることによって、サイドエッチングの量を制御し得る半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
５族元素を含む３−５族化合物半導体、たとえばＩｎＰは、結晶面方位に対するウェットエッチングにおいて、エッチングレートの異方性が強く、（１１１）面＜（１００）面＜（１１０）面の順にエッチングレートが速くなることが知られている。
図１０は、ＩｎＰをエピタキシャル層に含むヘテロ接合バイポーラトランジスタ（ＨＢＴ）の一例を示す断面図である。ＩｎＰからなる基板１１１の主面に化合物半導体層１１２〜１１６の積層体が形成されている。この積層体として、基板１１１上にＩｎＧａＡｓからなるサブコレクタ層１１２が形成され、ＩｎＧａＡｓからなるサブコレクタ層１１２の上面の一部にＩｎＰからなるコレクタ層１１３が形成されている。また、ＩｎＰからなるコレクタ層１１３の上面にＩｎＧａＡｓからなるベース層１１４が形成され、ＩｎＧａＡｓからなるベース層１１４の上面の一部にＩｎＰからなるエミッタ層１１５が形成され、ＩｎＰからなるエミッタ層１１５の上面にＩｎＧａＡｓからなるエミッタキャップ層１１６が形成されている。さらに、ＩｎＧａＡｓからなるサブコレクタ層１１２の上面の一部にコレクタ電極１１９が形成されており、ＩｎＧａＡｓからなるベース層１１４の上面の一部にベース電極１１８が形成されており、ＩｎＧａＡｓからなるエミッタキャップ層１１６の上面の一部にエミッタ電極１１７が形成されている。一般的に、ＩｎＰからなる基板１１１などは（１００）面が主面として用いられ、エミッタ、ベース、コレクタおよびサブコレクタの各領域はウェットエッチングによりメサ構造に形成されている。
【０００３】
ＩｎＧａＡｓ層のエッチング液としては、たとえばリン酸および過酸化水素の混合水溶液、あるいはクエン酸および過酸化水素の混合水溶液などを用いるが、Ａｓ系であるＩｎＧａＡｓ層においては顕著なエッチングレートの面方位依存性は現れない。
一方、ＩｎＰ層のエッチング液としては、たとえば塩酸あるいは塩酸およびリン酸の混合水溶液などを用いる。これらの液ではＩｎＧａＡｓ層は殆どエッチングされず、ＩｎＰ層は上層のＩｎＧａＡｓ層のパターンをマスクとしてエッチングされるため、レジストマスク時などに見られる界面へのエッチング液のしみ込みなどは発生せず、ＩｎＰ層のエッチング面方位依存性が強く発生する。
【０００４】
たとえば、従来の基板に対して順テーパーに設けられたリッジ部の形成方法としては、基板に対して２種類のウェットエッチングを行い、特定の結晶面方位に対して選択性エッチングし、側面が特定の結晶面方位で構成されたリッジ部を形成する方法が知られている（たとえば、特許文献１参照）。
【０００５】
【特許文献１】
特開２００１−３３２５３０号公報  （第３−７頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のように（１００）面よりもエッチングレートの大きい面方位が存在するので、（１００）面を上面とした化合物半導体層をエッチングすると、面方向依存性により深さ方向に対して横方向のエッチングが速く進む場合があり、サイドエッチングの量を制御することは困難であった。
図１１（ａ）はＨＢＴを構成する化合物半導体層の一部のエッチング後の工程を示す平面図であり、ベース層上に形成されたエミッタ層およびエミッタキャップ層のみを示している。図１１（ｂ）は、図１１（ａ）中のＹ１−Ｙ２断面における断面図である。ＩｎＧａＡｓからなるベース層１１４の上面にＩｎＰからなるエミッタ層１１５およびＩｎＧａＡｓからなるエミッタキャップ層１１６が形成されており、他の層は省略されている。ここで、化合物半導体層１１４〜１１６の上面は（１００）面であり、［０１０］方向および［００１］方向に平行な直線でパターニングを行ったＩｎＧａＡｓからなるエミッタキャップ層１１６をマスクとして、ＩｎＰからなるエミッタ層１１５をエッチングした後の状態を示している。
図１１（ａ）に示すように、［０１０］方向および［００１］方向に平行な直線でパターニングを行うと、エッチングの過程でエッチングレートの速い（１１０）面と等価の面が現れ、図１１（ｂ）のＹ１−Ｙ２断面に示すように、たとえば、［０１０］方向に平行な辺の側面に深さ方向の数倍以上のサイドエッチングが入る。このため、制御性が悪く、微細パターンの形成は難しい。
【０００７】
また、図１２はＨＢＴを構成する化合物半導体層の一部のエッチング後の工程における設計図であり、図１３はＨＢＴを構成する化合物半導体層の一部のエッチング後の工程を示す平面図である。図１２および図１３ともにベース層１１４上に形成されたエミッタ層１１５およびエミッタキャップ層１１６のみを示している。ＩｎＧａＡｓからなるベース１１４の上面にＩｎＰからなるエミッタ層１１５およびＩｎＧａＡｓからなるエミッタキャップ層１１６が形成されており、他の層は省略されている。ここで、化合物半導体層１１４〜１１６の上面は（１００）面であり、［０１−１］方向および［０１１］方向に平行な直線でパターニングを行ったＩｎＧａＡｓからなるエミッタキャップ層１１６をマスクとして、ＩｎＰからなるエミッタ層１１５をエッチングした後の状態を示している。
図１２に示すように、［０１−１］方向および［０１１］方向に平行な直線でパターニングを行い、エミッタ層１１５はサイドエッチングによりエミッタキャップ層１１６よりも小さく形成されることが望ましい。しかし、実際には、パターンの角の部分から［０１０］方向および［００１］方向にレートの速いエッチングが進むため、図１３に示すような、角が面取りされた形状となる。この面取り部のサイドエッチングを制御することは困難であり、設計通りのパターンにならない。これらを避けるためには、ＩｎＰ層の異方性ドライエッチングなどの特殊・高度な設備技術が必要であった。
【０００８】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、サイドエッチング量を制御し、安定的にメサ構造を形成し得る半導体装置およびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、上記の本発明の半導体装置の製造方法は、基板の主面に少なくとも１層の化合物半導体層を形成する工程と、前記化合物半導体層をウェットエッチングし、メサ構造を形成する工程とを有し、前記化合物半導体層を形成する工程において、前記化合物半導体層の上面の面方位を前記化合物半導体層の結晶構造における全面方位のうち、所定のエッチング液による前記化合物半導体層のエッチングレートが最も速い面方位に形成する。
【００１０】
上記の本発明の半導体装置の製造方法においては、基板の主面に少なくとも１層の化合物半導体層を形成し、化合物半導体層をウェットエッチングし、メサ構造を形成する。このとき、化合物半導体層の上面の面方位は、結晶構造の全面方位のうち、所定のエッチング液によるエッチングレートが最も速い面方位に形成する。
【００１１】
上記の本発明の半導体装置は、基板と、前記基板の主面に形成された少なくとも１層のメサ構造の化合物半導体層を有し、前記メサ構造の化合物半導体層の上面の面方位が、前記化合物半導体層の結晶構造における全面方位のうち、所定のエッチング液による前記化合物半導体層のエッチングレートが最も速い面方位である。
【００１２】
上記の本発明の半導体装置においては、化合物半導体層の上面の面方位が、結晶構造における全面方位のうち、所定のエッチング液による前記化合物半導体層のエッチングレートが最も速い面方位であることにより、深さ方向のエッチングが最も速く進む。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
〔第１の実施形態〕
以下、本発明の第１の実施形態について図１を参照して説明する。図１は本実施形態にかかる半導体装置の一部を模式的に示した［１−１−１］方向における概略断面図である。
半絶縁性のＩｎＰからなる基板１１の主面上に、化合物半導体層１２〜１６の積層体がメサ構造を形成している。基板１１の主面上に、ｎ+ 型ＩｎＧａＡｓからなるサブコレクタ層１２が形成され、ｎ+ 型ＩｎＧａＡｓからなるサブコレクタ層１２の上面の一部に、ｎ型ＩｎＰからなるコレクタ層１３が形成されている。ｎ型ＩｎＰからなるコレクタ層１３の上面Ｓ13に、ｐ型ＩｎＧａＡｓからなるベース層１４が形成され、ＩｎＧａＡｓからなるベース層１４の上面の一部に、ｎ型ＩｎＰからなるエミッタ層１５が形成されている。ＩｎＰからなるエミッタ層１５の上面Ｓ15にｎ型ＩｎＧａＡｓからなるエミッタキャップ層１６が形成され、エミッタキャップ層１６の上面の一部にエミッタ電極１７が形成されている。また、ベース層１４の上面の一部にベース電極１８が形成され、コレクタ層１２の上面の一部にコレクタ電極１９が形成されている。
化合物半導体層１３および１５の上面Ｓ13およびＳ15を含むすべての層の上面は（１１０）面あるいは結晶構造上これと等価な面方位のエピタキシャル層からなる。（１１０）面と等価な面方位とは、（１０１）面、（１−１０）面、（１０−１）面、（−１−１０）面、（−１０１）面、（−１１０）面、（−１０−１）面、（０１１）面、（０−１１）面、（０−１−１）面および（０１−１）面である。
【００１４】
図２〜６は本実施形態にかかる半導体装置の製造方法の主要な工程を示す［１−１−１］方向における断面図である。
まず、図２（ａ）に示すように、（１１０）面を主面とするＦｅドープした半絶縁性のＩｎＰからなる基板１１の主面上に、１×１０19ｃｍ-3程度のＳｉドープしたｎ+ 型ＩｎＧａＡｓからなる化合物半導体層１２を厚さ４００ｎｍ〜１μ程度形成する。化合物半導体層１２はサブコレクタ層とし、たとえば、分子線エピタキシ法（ＭＢＥ法：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ法）あるいは有機金属化学的気相成長法（ＭＯＣＶＤ法：Ｍｅｔａｌ  ＯｒｇａｎｉｃＣｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ法）などのエピタキシャル成長により形成される。サブコレクタ層１２の上面に、２×１０16ｃｍ-3程度のＳｉドープしたｎ型ＩｎＰからなる化合物半導体層１３を５００ｎｍ程度形成しコレクタ層とする。
【００１５】
コレクタ層１３の上面Ｓ13に、２×１０19ｃｍ-3程度のＣあるいはＢｅドープしたｐ型ＩｎＧａＡｓからなる化合物半導体層１４が７５ｎｍ程度形成され、ベース層とする。ベース層１４の上面に、５×１０17ｃｍ-3程度のＳｉドープしたｎ型ＩｎＰからなる化合物半導体層１５が５０ｎｍ程度形成され、エミッタ層とする。エミッタ層１５の上面Ｓ15に１×１０19ｃｍ-3程度のＳｉドープしたｎ型ＩｎＧａＡｓからなる化合物半導体層１６が５０ｎｍ程度形成され、エミッタキャップ層とする。上記の化合物半導体層１３〜１６は、ＭＢＥ法あるいはＭＯＣＶＤ法などのエピタキシャル成長により形成される。このため、形成された化合物半導体層１２〜１６の上面は（１１０）面となる。
【００１６】
次に、図２（ｂ）に示すように、エミッタキャップ層１６の上面にレジスト膜２４を形成し、リフトオフ法などによりエミッタキャップ層１６の上面の一部に電極層１７としてＴｉ、ＰｔおよびＡｕをそれぞれ５０ｎｍ、５０ｎｍおよび２００ｎｍ程度積層し、エミッタ電極１７を形成する。このとき、エミッタ電極１７は［１−１１］方向に平行な辺を有する形状とする。
次に、図３（ｃ）に示すように、エミッタ電極１７をマスクとし、リン酸過水系のエッチング液を用いてｎ型ＩｎＧａＡｓからなるエミッタキャップ層１６のエッチングを行い、所定のパターンを形成する。
【００１７】
さらに、ｎ型ＩｎＧａＡｓからなるエミッタキャップ層１６をマスクとし、塩酸系のエッチング液を用いてｎ型ＩｎＰからなるエミッタ層１５のエッチングを行い第１のメサ構造を形成する。このとき、エミッタ層１５はエミッタ電極１７およびエミッタキャップ層１６をマスクとしているので、［１−１１］方向に平行な辺を有する形状にパターニングされる。
ここで、（１１０）面上に、［１−１１］方向あるいはそれと垂直な［１−１−１］方向の各方向と平行な直線で囲まれる四角形にウェットエッチングを行ない、メサ構造を形成する工程を図７に基づいて説明する。
図７（ａ）は、図１に示すＨＢＴ構造を構成する化合物半導体層の一部のエッチング後の工程を示す平面図であり、ベース層１４に形成されたエミッタ層１５およびエミッタキャップ層１６のみを示している。また、図７（ｂ）は、図７（ａ）中のＹ１−Ｙ２における断面図であり、図１〜６と同じ方向における断面を示している。
ＩｎＰからなるエミッタ層１５のエッチング過程において、［１−１１］方向と平行な辺は、図７（ｂ）に示すように、側面に（１１０）面と等価な面が現れる。つまり、サイドエッチングは、（１１０）面がエッチングされる［１１０］方向と同じエッチングレートである［１０１］方向、［１０−１］方向、［０１−１］方向および［０１１］方向へのエッチングの水平成分で進む。そのため、サイドエッチングのエッチングレートは、深さ方向の１／√２倍程度になるものと考えられ、サイドエッチングの量は深さ方向よりも少なくなる。
また、ＩｎＰ層のエッチング液では、ＩｎＧａＡｓ層はほとんどエッチングされないため、ＩｎＰからなるエミッタ層１５は上層のＩｎＧａＡｓからなるエミッタキャップ層１６をマスクとしてエッチングすることができる。つまり、深さ方向に対してサイドエッチングが極端に大きくなることはない。
【００１８】
続いて、図３（ｄ）に示すように、ベース層１４の上面にレジスト膜２４を形成し、第１のメサ構造が形成されていない部分にリフトオフ法などによりベース電極１８を形成する。ベース電極１８はＴｉ、ＰｔおよびＡｕをそれぞれ５０ｎｍ、５０ｎｍ、２００ｎｍ程度形成した積層体とする。次に、図４（ｅ）に示すように、レジスト膜２４を除去したのち、ベース層１４、ベース電極１８およびエミッタ層１５、エミッタキャップ層１６とエミッタ電極１７の積層体上にＳｉＮ膜２３を１００ｎｍ程度形成する。
次に、図４（ｆ）に示すように、上記のベース電極１８、エミッタ層１５、エミッタキャップ層１６およびエミッタ電極１７の積層体を覆うようにＳｉＮ膜２３上の一部にレジスト膜２４を形成し、レジスト膜２４に覆われていない部分のＳｉＮ膜２３を反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  ＩｏｎＥｔｃｈｉｎｇ）などにより除去する。その後、残ったレジスト膜２４およびＳｉＮ膜２３をマスクとし、ベース層１４およびコレクタ層１３をそれぞれ別種のエッチング液により除去する。
【００１９】
このとき、第１のメサ構造と同様に、ＩｎＰからなるコレクタ層１３のエッチング過程において、図７（ｂ）に示すように、側面に（１１０）面と等価な面が現れる。つまり、サイドエッチングは、（１１０）面がエッチングされる［１１０］方向と同じエッチングレートである［１０１］方向、［１０−１］方向、［０１−１］方向および［０１１］方向へのエッチングの水平成分で進む。そのため、サイドエッチングのエッチングレートは、深さ方向の１／√２倍程度になるものと考えられ、サイドエッチングの量は深さ方向よりも少なくなる。
また、ＩｎＰ層のエッチング液では、ＩｎＧａＡｓ層はほとんどエッチングされないため、ＩｎＰからなるエミッタ層１５は上層のＩｎＧａＡｓからなるエミッタキャップ層１６をマスクとしてエッチングすることができる。つまり、深さ方向に対してサイドエッチングが極端に大きくなることはない。
【００２０】
次に、図５（ｇ）に示すように、サブコレクタ層１２上のメサ構造が形成されていない部分にリフトオフ法などによりコレクタ電極１９を形成する。次に、図５（ｈ）に示すように、サブコレクタ層１２をエッチングし、レジスト膜２４を除去する。次に、図６（ｉ）に示すように、全体にＳｉＮ膜を２００ｎｍ程度形成し、図６（ｊ）に示すように、エミッタ電極１７、ベース電極１８およびコレクタ電極１９にリフトオフ法などによりＴｉ、ＰｔおよびＡｕをそれぞれ５０ｎｍ、５０ｎｍ、５００ｎｍ程度積層したそれぞれ取り出し電極２０、２１および２２を形成する。
【００２１】
本実施形態においては、結晶面方位において、（１１０）面を主面および上面とし、パターンを形成する辺を［１−１１］方向とすることで、サイドエッチングのエッチングレートは深さ方向の１／√２倍程度になる。また、深さ方向のエッチングには層を構成する化合物の種類により選択性があり、下層との界面で反応は停止する。つまり、オーバーエッチングを加えてもサイドエッチングが深さ方向に対して極端に進むことはない。
【００２２】
本実施形態によれば、エッチングを行う化合物半導体層の上面を（１１０）面とすることにより、オーバーエッチングによるサイドエッチングの制御が容易になり安定した形状を得ることができる。
【００２３】
〔第２の実施形態〕
以下、本発明の第２の実施形態について図１および図８を参照して説明する。第１の実施形態と同様の部分は番号を同じくし、説明を省略し、以下、異なる部分についてのみ説明する。
図１に示すようなメサ構造を有するＨＢＴを形成する工程において、基板および各化合物半導体層１２〜１６は（１１０）面、あるいは結晶構造上これと等価な面方位を主面あるいは上面に形成されている。ここで、（１１０）面上に、［１−１−１］方向、［１−１１］方向および［００１］方向の各方向と平行な直線で囲まれる多角形にウェットエッチングを行い、メサ構造の化合物半導体層を形成する。
図８（ａ）は本実施形態にかかるＨＢＴを構成する化合物半導体層の一部のエッチング後の工程を示す平面図であり、ＩｎＧａＡｓからなるベース層１４上に形成されたＩｎＰからなるエミッタ層１５およびＩｎＧａＡｓからなるエミッタキャップ層１６からなるメサ構造のみを示している。図８（ｂ）は、図８（ａ）中のＰ１−Ｐ２における断面図である。本実施形態においては、エミッタ層１５のエッチングの工程のみを説明する。
【００２４】
図８（ａ）に示したような［１−１−１］方向、［１−１１］方向および［００１］方向の各方向と平行な直線で囲まれる多角形に形成されたエミッタキャップ層１６をマスクとし、エミッタ層１５の選択性エッチングを行う。このとき、エミッタキャップ層１６およびベース層１４を形成するＩｎＧａＡｓとエミッタ層１５を形成するＩｎＰとは異なるエッチング特性を有するので、同じエッチング液ではエッチングされない。エッチング後の［００１］方向と平行な辺におけるエミッタ層１５は図８（ｂ）に示すような断面形状を有する。［００１］方向と平行な辺におけるサイドエッチングは、［１−１０］方向および［−１１０］方向へのエッチングレートで進むため、深さ方向とほぼ同量のサイドエッチングが生じる。［１−１−１］方向および［１−１１］方向と平行な辺においては、上記第１の実施形態に示したようなサイドエッチングが生じる。
【００２５】
本実施形態によれば、（１１０）面上に、［００１］方向と平行な辺におけるサイドエッチングを行う。［００１］方向と平行な辺におけるサイドエッチングは、［１−１０］方向および［−１１０］方向へのエッチングで進むため、深さ方向とほぼ同量のサイドエッチが生じる。このため、サイドエッチング量の予測が容易になり制御し易くなる。
【００２６】
本実施形態においては、エミッタ層１５のエッチングの工程についてのみ説明したが、ＩｎＰからなるコレクタ層１３も同様な形状にエッチングされるため、深さ方向に対してサイドエッチングが大きく入ることなく、安定なメサ構造を形成することができる。
【００２７】
〔第３の実施形態〕
以下、本発明の第３の実施形態について図１および図９を参照して説明する。第１の実施形態と同様の部分は番号を同じくし、説明を省略し、以下、異なる部分についてのみ説明する。
図１に示すようなメサ構造を有するＨＢＴを形成する工程において、基板および各化合物半導体層１２〜１６は（１１０）面、あるいは結晶構造上これと等価な面方位を主面あるいは上面に形成されている。ここで、（１１０）面上に、［００１］方向および［１−１０］方向の各方向と平行な直線で囲まれる四角形にウェットエッチングを行い、メサ構造の化合物半導体層を形成する。
図９（ａ）は本実施形態にかかるＨＢＴを構成する化合物半導体層の一部のエッチング後の工程を示す平面図であり、ＩｎＧａＡｓからなるベース層１４上に形成されたＩｎＰからなるエミッタ層１５およびＩｎＧａＡｓからなるエミッタキャップ層１６からなるメサ構造のみを示している。図９（ｂ）は、図９（ａ）中のＸ１−Ｘ２における断面図であり、図９（ｃ）は、図９（ａ）中のＹ１−Ｙ２における断面図である。本実施形態においては、エミッタ層１５のエッチングの工程のみを説明する。
【００２８】
図９（ａ）に示したような［００１］方向および［１−１０］方向の各方向と平行な直線で囲まれる四角形に形成されたエミッタキャップ層１６をマスクとし、エミッタ層１５の選択性エッチングを行う。
エッチング後の［１−１０］方向と平行な辺におけるエミッタ層１５は図９（ｂ）に示すような断面形状を有する。Ｘ１−Ｘ２断面に示した［１−１０］方向と平行な辺では、エッチング中に全結晶面方位のうちエッチングレートの最も遅い面方位である（１１１）面およびそれと等価な（１１−１）面が現れるため、［００１］方向へはサイドエッチングがほとんど入らない順メサ状となる。［００−１］方向へはエッチング中に（−１−１−１）面が現れるため、わずかにサイドエッチングが入った逆メサ状になる。また、［００１］方向と平行な辺におけるエミッタ層１５は図９（ｃ）に示すような断面形状を形成する。このとき、Ｙ１−Ｙ２断面に示した［１−１０］方向と平行な位置に隣り合うメサ構造を形成すれば、隣接する層との乗り上げ接触を防止できる。
【００２９】
本実施形態よれば、（１１０）面上に、［００１］方向および［１−１０］方向の各方向と平行な直線で囲まれる四角形を形成することにより、向かい合う辺ごとに異なるテーパー形状を有するメサ構造を得ることができる。［１−１０］方向と平行な位置に隣り合うメサ構造を形成すれば、乗り上げ接触を防止することができる。
【００３０】
本実施形態においては、エミッタ層１５のエッチングの工程についてのみ説明したが、ＩｎＰからなるコレクタ層１３も同様な形状にエッチングされるため、同様な形状を有する層を得ることができる。よって、（１１０）面上に、［００１］方向と平行な辺においては、深さ方向とほぼ同程度のサイドエッチングが生じ、［１−１０］方向と平行な辺においては、順メサ状あるいは逆メサ状となる。
【００３１】
上記の各実施形態は、エッチングレートの結晶面方位依存性の大きな材料、たとえば、５族元素にリン（Ｐ）を含む３−５族化合物半導体、特にＩｎＰをＨＢＴのエピタキシャル層中に有する場合において最も有効であるが、エッチングレートの結晶面方位依存性を示す他の半導体に対しても適用可能である。また、半導体デバイスとしては、ＨＢＴに限定されるものではなく、他のメサ構造を有するデバイスに対しても適用可能である。
【００３２】
本発明は、上記の実施形態に限定されない。たとえば、化合物半導体層の上面を（１１０）面以外のこれと等価な面方位に変更できる。その場合、結晶構造的に各面方位および結晶方位をそれぞれ等価な方向に置き換えれば同様に成り立つ。その他、本発明の要旨を逸脱しない範囲で種々の変更が可能になる。
【００３３】
上記の各実施形態によれば、メサ部の面積を安定して形成でき、微細なエミッタサイズの実現が可能になる。また、ＲＩＥのようなドライエッチング設備を使わずにウェットエッチングのみで制御性よく、メサ形成が可能になるため、高価な設備が不要で、工程数も少なくて済み、ウェーハコストを削減できる。
【００３４】
【発明の効果】
以上説明してきたように、本発明によれば、半導体装置において、ウェットエッチングを用いてメサ構造を形成するときに、サイドエッチング量を制御し、設計通りのメサ構造を有する半導体装置を得ることができる。
また、本発明の半導体装置の製造方法において、サイドエッチングの量を制御し、安定的なメサ構造を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１、第２および第３の実施形態にかかる半導体装置の構造を模式的に示す概略断面図である。
【図２】本発明の第１の実施形態にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図である。
【図３】本発明の第１の実施形態にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図である。
【図４】本発明の第１の実施形態にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図である。
【図５】本発明の第１の実施形態にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図である。
【図６】本発明の第１の実施形態にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図である。
【図７】（ａ）は本発明の第１の実施形態にかかる半導体装置の一部のエッチング後の工程を示す平面図、（ｂ）は（ａ）中のＹ１−Ｙ２における断面図である。
【図８】（ａ）は本発明の第２の実施形態にかかる半導体装置の一部のエッチング後の工程を示す平面図、（ｂ）は（ａ）中のＰ１−Ｐ２における断面図である。
【図９】（ａ）は本発明の第３の実施形態にかかる半導体装置の一部のエッチング後の工程を示す平面図、（ｂ）は（ａ）中のＸ１−Ｘ２における断面図、（ｃ）は（ａ）中のＹ１−Ｙ２における断面図である。
【図１０】従来の技術を示す概略断面図である。
【図１１】（ａ）は従来の技術の一部の工程を示す平面図、（ｂ）は（ａ）中のＹ１−Ｙ２における断面図である。
【図１２】従来の技術を示す概略平面図である。
【図１３】従来の技術を示す概略平面図である。
【符号の説明】
１１…基板（ＩｎＰ基板）、１２…化合物半導体層（ＩｎＧａＡｓサブコレクタ層）、１３…化合物半導体層（ＩｎＰコレクタ層）、１４…化合物半導体層（ＩｎＧａＡｓベース層）、１５…化合物半導体層（ＩｎＰエミッタ層）、１６…化合物半導体層（ＩｎＧａＡｓエミッタキャップ層）、１７…電極（エミッタ電極）、１８…電極（ベース電極）、１９…電極（コレクタ電極）、２０…エミッタ電極引き出し配線層、２１…ベース電極引き出し配線層、２２…コレクタ電極引き出し配線層、２３…ＳｉＮ膜、２４…レジスト膜、１１１…基板（ＩｎＰ基板）、１１２…化合物半導体層（ＩｎＧａＡｓサブコレクタ層）、１１３…化合物半導体層（ＩｎＰコレクタ層）、１１４…化合物半導体層（ＩｎＧａＡｓベース層）、１１５…化合物半導体層（ＩｎＰエミッタ層）、１１６…化合物半導体層（ＩｎＧａＡｓエミッタキャップ層）、１１７…電極（エミッタ電極）、１１８…電極（ベース電極）、１１９…電極（コレクタ電極）、Ｓ13…化合物半導体層１３の上面、Ｓ15…化合物半導体層１５の上面
【図１】
2004200546.tif 000003
【図２】
2004200546.tif 000004
【図３】
2004200546.tif 000005
【図４】
2004200546.tif 000006
【図５】
2004200546.tif 000007
【図６】
2004200546.tif 000008
【図７】
2004200546.tif 000009
【図８】
2004200546.tif 000010
【図９】
2004200546.tif 000011
【図１０】
2004200546.tif 000012
【図１１】
2004200546.tif 000013
【図１２】
2004200546.tif 000014
【図１３】
2004200546.tif 000015