(57)【要約】【課題】遅延が原因となる故障に関してテストパターンを検証することができると共に、故障検証に要する時間を短縮化することができる故障検証装置を提供する。【解決手段】ＬＳＩ回路について静的タイミング検証を施して得られるタイミング検証結果８において検証対象とされた回路構成部を故障生成箇所として抽出する回路認識部１０と、タイミング検証結果８中の信号伝達の遅延時間及びタイミングに関する情報を用いて各故障生成箇所に応じた遅延故障を生成する故障値算出部１１と、検証対象のテストパターン５を用いてＬＳＩ回路の正常回路及び各故障生成箇所に遅延故障を挿入した故障回路について論理シミュレーションを実行し、両論理シミュレーションの比較結果からテストパターン５による遅延故障の検出可否を検証する故障検証部２とを備える。【選択図】　　　　図１
2004094362.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路について信号伝達の遅延時間及びタイミングに関する検証を施して得られる検証結果情報を入力し、該検証結果情報において検証対象とされた回路構成部を故障生成箇所として抽出する故障箇所抽出部と、
上記検証結果情報中の信号伝達の遅延時間及びタイミングに関する情報を用いて各故障生成箇所に応じた遅延故障を生成する遅延故障生成部と、
検証対象のテストパターンを用いて上記半導体集積回路の正常回路及び上記各故障生成箇所に遅延故障を挿入した故障回路について論理シミュレーションを実行し、両論理シミュレーションの比較結果から該テストパターンによる遅延故障の検出可否を検証する故障検証部と
を備えた故障検証装置。
【請求項２】
故障箇所抽出部は、検証結果情報において検証対象とされた回路構成部のうち、半導体集積回路に予め設定した信号伝達に関するタイミング条件に対する時間的なマージンが所定の閾値に達しない回路構成部を故障生成箇所として抽出することを特徴とする請求項１記載の故障検証装置。
【請求項３】
故障箇所抽出部は、検証結果情報において検証対象とされた回路構成部のうち、予め指定した回路構成部を故障生成箇所として抽出することを特徴とする請求項１記載の故障検証装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はＬＳＩ等の半導体回路の出荷テストに使用するテストパターンの信頼性を検証する故障検証装置に関するものである。
【０００２】
【従来の技術】
故障検証装置（ｆａｕｌｔ　ｓｉｍｕｌａｔｏｒ）とは、ＬＳＩの出荷前に行うテスト（動作確認）で、出荷テスト用入力ベクタ（テストパターン）が、故障したＬＳＩをどの程度選別することが可能であるかを確認するための品質確認装置である。
【０００３】
図９は従来の故障検証装置の構成を示すブロック図である。図において、１００はテストパターンの品質確認を行う故障検証装置であって、後述する構成要素の機能を実現するプログラムを実行するコンピュータから構成される。１０１は故障検証装置１００の主要な構成要素である０，１縮退故障検証部で、テストパターン１０４によってＬＳＩの故障原因のうち０，１縮退故障を選別できるか否かを検証する。１０２はネットリストであって、故障検証装置１００に入力されたＬＳＩ回路の論理接続情報である。１０３は故障生成箇所のリストファイルで、ＬＳＩ内の故障モデルを挿入すべき回路を指定する情報が記述される。１０４は検証対象のテストパターンであって、テスト用の所定動作をＬＳＩ回路に実行させるための入力情報である。
【０００４】
１０５は故障検出レポートファイルで、ネットリスト１０２及び故障生成箇所リストファイル１０３を用いて０，１縮退故障検証部１０１がテストパターン１０４を検証した結果が記述される。１０６は故障生成部であって、故障生成箇所に組み込むべき０，１縮退故障モデルを生成する。ここで、０，１縮退故障モデルとは、ＬＳＩ回路の故障原因である０，１縮退故障を検証するための故障モデルである。また、０，１縮退故障検証部１０１や故障生成部１０６は、故障検証装置１００として機能するコンピュータに実行されるプログラムによって具現化される。
【０００５】
図１０は０，１縮退故障を説明する説明図であり、（ａ）は０，１縮退故障の要因を示し、（ｂ）は０，１縮退故障における出力信号を示している。（ａ）に示すように、０，１縮退故障は、ＬＳＩ回路のどこか１箇所が電源に接触したり、接地されたりしてしまい、不具合を起こす症状である。例えば、正常回路として、（ｂ）に示すような入力信号パターン、出力信号パターンを与えるインバータを挙げる。
【０００６】
ここで、（ａ）のように符号Ａを付した信号の入力側で電源に接触した場合、（ｂ）に示すように、符号Ｂを付した出力側の信号は、常に論理値０（Ｌレベル）となる。これが、１縮退故障である。また、上記入力側が接地されると、（ｂ）に示すように、符号Ｂを付した出力側の信号は、常に論理値１（Ｈレベル）となる。これが、０縮退故障である。
【０００７】
次に動作について説明する。
図１１は図９中の故障検証装置の動作を示すフロー図であり、この図に沿って０，１縮退故障に関する検証動作を説明する。
先ず、故障検証装置１００内の故障生成部１０６は、ネットリスト１０２からＬＳＩ回路の接続情報（回路情報）を入力（ステップＳＴ１０１）し、該回路情報から仮想的な故障を与えるべき故障生成箇所を抽出する（ステップＳＴ１０２）。このあと、故障生成部１０６は、抽出した故障生成箇所のリストファイル１０３を生成する。ここで、故障生成箇所に組み込まれて仮想的な故障を与える故障モデルとして、故障生成部１０６は、０，１縮退故障モデルを生成する。また、従来の故障検証装置１００では、上記０，１縮退故障モデルを用いて、ＬＳＩ回路全体（全てのゲートやノード）に故障を挿入させて検証を実施する。
【０００８】
次に、故障検証装置１００内の０，１縮退故障検証部１０１は、テストパターン１０４からの入力情報に従って、故障を与えない正常回路についての論理シミュレーションを実行する（ステップＳＴ１０３）。該論理シミュレーション結果は、０，１縮退故障検証部１０１が正常回路の期待値として保持する（ステップＳＴ１０４）。
【０００９】
このあと、０，１縮退故障検証部１０１は、故障生成箇所リストファイル１０３から読み出したＬＳＩ回路中の故障生成箇所に、故障生成部１０６が生成した０，１縮退故障モデルを組み込んで仮想的な故障を与え（ステップＳＴ１０５）、この故障回路についての論理シミュレーションを実行する（ステップＳＴ１０６）。この論理シミュレーション結果は、０，１縮退故障検証部１０１に保持される。
【００１０】
続いて、０，１縮退故障検証部１０１は、ステップＳＴ１０４で保持した正常回路についての論理シミュレーション結果と、ステップＳＴ１０６で保持した故障回路についての論理シミュレーション結果を比較する（ステップＳＴ１０７）。このとき、上記比較結果が異なっていれば、故障があった場合に、検証対象としたテストパターンによって故障が見つけられることを示している。つまり、テストパターンの品質が良好であることを確認することができる。このあと、上記比較結果は、０，１縮退故障検証部１０１から故障検出レポートファイル１０５に出力・保存される（ステップＳＴ１０８）。
【００１１】
上述した処理が完了すると、０，１縮退故障検証部１０１は、故障生成箇所リストファイル１０３の内容に基づいて、ＬＳＩ回路内に他に故障生成箇所が存在するか否かを判定する（ステップＳＴ１０９）。ここで、他に故障生成箇所が存在すれば、０，１縮退故障検証部１０１は、故障生成箇所ごとにステップＳＴ１０５からステップＳＴ１０８までの処理を実行する。このあと、最後のステップＳＴ１０９にて他の故障生成箇所が無くなれば、故障検証処理を終了する。このように、全ての回路の故障検証が行われたか否かを判断して、必要であれば継続して故障検証が実行される。
【００１２】
次にＬＳＩ回路の故障原因について説明する。
ＬＳＩの故障原因には、図１０で示した０，１縮退故障の他に、回路の動作タイミングの異常が原因で動作異常を起こす遅延故障や、その他（ブリッジ故障等）がある。従来のＬＳＩ製造プロセスでは、多くの故障が０，１縮退故障モデルを用いて検証可能であった。しかしながら、近年の微細プロセスでは、配線遅延などの影響による遅延故障が多発している。
【００１３】
図１２は上述した遅延故障の具体例を示す図であり、ＦＦ（フリップフロップ）と呼ばれる簡単な回路とタイミングチャートを示している。ＦＦ回路において、符号Ｄを付した端子にデータ信号が入力し、符号Ｔを付した端子にクロック信号が入力する。また、符号Ｑを付した端子から出力信号が出力する。ここで、便宜上、各端子Ｄ、Ｔ、Ｑに対応する信号をそれぞれ信号Ｄ、Ｔ、Ｑと称する。また、図において、データ信号Ｄが入力するタイミングが何らかの影響で、時間軸の前後に変動した場合を示したものが、故障タイプ１、２、３である。
【００１４】
なお、図中のタイミングチャートにおいて、Ｓ１，Ｓ２は期待値の比較点、ピン名＋は通常遅延＋５タイムユニット、ピン名＋＋は通常遅延＋１０タイムユニット、ピン名−は通常遅延−５タイムユニット、ピン名−−は通常遅延−１０タイムユニットを指すものとし、以下も同様とする。
【００１５】
通常、ＦＦ回路のみでＬＳＩなどの半導体回路が構成されることはないので、次段回路があると想定した場合、回路全体に不具合を及ぼす信号は、出力信号Ｑである。図示の例において、出力信号が時間Ｓ１からＳ２の期間で正常回路と同様に動作すれば、動作異常を起こさないものと仮定する。
【００１６】
以上を鑑みて各故障タイプを説明すると、故障タイプ１では、データ信号Ｄが５タイムユニット（シミュレーションでの時間単位）遅れて入力することで、データ信号Ｄとクロック信号Ｔが同時に立ち上がり、ＦＦ回路の動作が確定しない。このため、出力信号Ｑ（ｃａｓｅ１）やＱ（ｃａｓｅ２）のような不具合を起こしている。つまり、出力信号Ｑ（ｃａｓｅ１）は、正常回路と同様に正しく信号変化しているが、出力信号Ｑ（ｃａｓｅ２）では変化なく常にＬレベルとなっている。
【００１７】
また、故障タイプ２では、データ信号Ｄが１０タイムユニット遅れて入力することで出力信号Ｑが変化しなくなっており、不具合を発生している。最後に、故障タイプ３では、データ信号Ｄが５タイムユニット早く入力したが、出力信号Ｑは、Ｓ１，Ｓ２の期間で正しく変化しており、回路も正常に動作している。このように、信号伝達のタイミングの変動によっても、回路が正常に動作しなくなる場合は多く、遅延故障を検証できる故障検証装置が必要である。
【００１８】
【発明が解決しようとする課題】
従来の故障検証装置は以上のように構成されているので、遅延の影響を考慮するための遅延故障モデルを生成する機能を有しておらず、信号伝達のタイミング変動に起因する故障を正しく検出できるか否かについてテストパターンを検証することができないという課題があった。
【００１９】
上記課題を具体的に説明すると、近年の微細プロセスで開発したＬＳＩなどの半導体回路においては、配線遅延などの影響による故障が多発している。このため、出荷テスト用のテストパターンによって遅延異常による故障を正しく検出できるか否かを検証する必要がある。しかしながら、従来では、信号伝達のタイミング変動を考慮できない０，１縮退故障モデルを用いるため、遅延異常による故障に関してテストパターンを正しく検証することができなかった。
【００２０】
また、従来の故障検証装置１００では、故障モデルをＬＳＩ回路全体（全てのゲートやノード）に挿入する。このため、ＬＳＩ回路の回路規模の増大に伴って故障検証時間が膨大なものとなり、現実的な故障検証を実施することができないという課題もあった。この場合、ＬＳＩ回路内で故障検証を実施する箇所を絞り込む必要がある。
【００２１】
この発明は上記のような課題を解決するためになされたもので、静的タイミング検証を実施した結果に基づいてＬＳＩなどの半導体集積回路内で故障検証を実施すべき箇所を絞り込み、該箇所に対応する遅延故障モデルを生成することで、遅延が原因となる故障に関してテストパターンを検証することができると共に、故障検証に要する時間を短縮化することができる故障検証装置を得ることを目的とする。
【００２２】
【課題を解決するための手段】
この発明に係る故障検証装置は、半導体集積回路について信号伝達の遅延時間及びタイミングに関する検証を施して得られる検証結果情報を入力し、該検証結果情報において検証対象とされた回路構成部を故障生成箇所として抽出する故障箇所抽出部と、検証結果情報中の信号伝達の遅延時間及びタイミングに関する情報を用いて各故障生成箇所に応じた遅延故障を生成する遅延故障生成部と、検証対象のテストパターンを用いて半導体集積回路の正常回路及び各故障生成箇所に遅延故障を挿入した故障回路について論理シミュレーションを実行し、両論理シミュレーションの比較結果から該テストパターンによる遅延故障の検出可否を検証する故障検証部とを備えるものである。
【００２３】
この発明に係る故障検証装置は、故障箇所抽出部が、検証結果情報において検証対象とされた回路構成部のうち、半導体集積回路に予め設定した信号伝達に関するタイミング条件に対する時間的なマージンが所定の閾値に達しない回路構成部を故障生成箇所として抽出するものである。
【００２４】
この発明に係る故障検証装置は、故障箇所抽出部が、検証結果情報において検証対象とされた回路構成部のうち、予め指定した回路構成部を故障生成箇所として抽出するものである。
【００２５】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による故障検証装置の構成を示すブロック図である。図において、１は実施の形態１による故障検証装置であって、後述する構成要素の機能を実現するプログラムを実行するコンピュータから構成される。２は故障検証部で、テストパターン５によってＬＳＩ回路の遅延故障を選別できるか否かを検証する。３はネットリストであって、故障検証装置１に入力されたＬＳＩ回路の論理接続情報である。４は故障生成箇所のリストファイルで、ＬＳＩ内の故障モデルを挿入すべき回路構成部を指定する情報が記述される。５は検証対象のテストパターンであって、テスト用の所定動作をＬＳＩ回路に実行させるための入力情報である。
【００２６】
６は故障検出レポートファイルで、ネットリスト３、故障生成箇所リストファイル４、タイミング検証結果８及びユーザ設定情報９を用いて故障検証部２がテストパターン５を検証した結果が記述される。７は故障生成部（故障箇所抽出部、遅延故障生成部）であって、タイミング検証結果８に基づいて遅延故障モデルを挿入すべき特定回路を抽出し、特定回路に対応する遅延故障モデルを生成する。ここで、特定回路とは、静的タイミング検証によるタイミング検証結果８にて抽出された回路構成を指している。
【００２７】
つまり、タイミング検証結果８を生成する不図示の静的タイミング検証装置では、ラッチ回路、フリップフロップ回路、ドミノ回路などのように、ＬＳＩ内の信号伝達タイミングを考慮すべき回路構成部を認識し、当該回路構成部に対して静的タイミング検証を実施する。そこで、本発明の故障検証装置１は、上記静的タイミング検証装置によるタイミング検証結果８を利用して遅延故障モデルを挿入すべき回路構成部を抽出し効果的に検証を実施する。なお、上述した故障検証部２や故障生成部７は、故障検証装置１として機能するコンピュータに実行されるプログラムによって具現化される。
【００２８】
８は上記ＬＳＩについて不図示の静的タイミング検証装置が実行したタイミング検証結果（検証結果情報）であって、信号伝達のタイミングを考慮すべきＬＳＩ内の回路構成部を特定する情報及びその信号伝達タイミングについての検証結果が記述されている。また、上記静的タイミング検証装置としては、既存の検証技術を用いたものでよい。９はユーザ設定情報で、遅延故障モデルの生成に必要な遅延幅や変化量などのパラメータ値が記述されると共に、故障生成箇所を指定する情報が含まれる場合もある。
【００２９】
図２は図１中の故障生成部の構成を示すブロック図である。図において、１０は回路認識部（故障箇所抽出部）であって、ネットリスト３内の回路情報によって特定されるＬＳＩ回路から遅延故障モデルを挿入すべき故障生成箇所を抽出する。１１は故障値算出部（遅延故障生成部）で、タイミング検証結果８及びユーザ設定情報９に基づいて遅延故障モデルに設定する故障値を算出する。１２はリストファイル作成部であって、回路認識部１０により抽出された故障生成箇所とこれに挿入すべき遅延故障モデルを指定する情報が記述されたリストファイル４を作成する。なお、図１と同一構成要素には同一符号を付して重複する説明を省略する。
【００３０】
次に動作について説明する。
図３は実施の形態１による故障検証装置の動作を示すフロー図であり、この図に沿って静的タイミング検証結果を用いた故障検証処理を説明する。
先ず、故障検証装置１内の故障検証部２は、テストパターン５で動作確認する対象となるＬＳＩ回路の接続情報（回路情報）をネットリスト３から入力し、該ＬＳＩ内の回路セルの接続関係などを認識する（ステップＳＴ１）。このあと、故障検証部２は、テストパターン５からの入力情報に従って、故障を与えない正常回路についての論理シミュレーションを実行する（ステップＳＴ２）。該論理シミュレーション結果は、故障検証部２が正常回路の期待値として保持する（ステップＳＴ３）。
【００３１】
次に、故障生成部７は、遅延故障モデルの生成に必要なパラメータ値を記述するユーザ設定情報９、該ＬＳＩ回路のタイミング検証結果８、及びネットリスト３に記述される上記ＬＳＩ回路の接続情報に基づいて、上記ＬＳＩ回路から仮想的な故障を与えるべき故障生成箇所を抽出する。ここで、本発明の故障検証装置１が扱う遅延故障とは、正常回路に比べて信号の遅延が増加又は減少した場合に発生する故障を指している。つまり、遅延が増加することによる故障は、正常回路に比べて信号が遅れて伝達したために、ＬＳＩ回路が正しく動作しなくなった場合を示している。一方、遅延が減少することによる故障は、正常回路に比べて信号が早く伝達したために、ＬＳＩ回路が正しく動作しなくなった場合を示している。
【００３２】
そこで、故障生成部７では、故障生成箇所を通過する信号について、正常回路に対する遅延値を増減させることにより、遅延故障を挿入する。つまり、故障生成部７は、該故障生成箇所に組み込まれて遅延故障を与える遅延故障モデルを、タイミング検証結果８及びユーザ設定情報９に記述される情報を用いて生成する。このようにして求めた故障生成箇所及びこれに挿入すべき遅延故障モデルをまとめた情報は、故障生成部７によって故障生成箇所リストファイル４として故障検証装置１内の記憶部に保持される。ここまでが、ステップＳＴ４における故障挿入工程に相当する。
【００３３】
続いて、故障検証部２は、故障生成箇所リストファイル４から読み出したＬＳＩ回路中の故障生成箇所に、故障生成部７が生成した遅延故障モデルを組み込んで仮想的な故障を与え、当該故障回路についての論理シミュレーションを実行する（ステップＳＴ５）。この論理シミュレーション結果は、故障検証部２に保持される。
【００３４】
故障回路についての論理シミュレーションが完了すると、故障検証部２は、ステップＳＴ３で保持した正常回路についての論理シミュレーション結果と、ステップＳＴ５で保持した故障回路についての論理シミュレーション結果を比較する（ステップＳＴ６）。このとき、両シミュレーション結果を比較する指定時刻において異なる値が存在すれば、故障があった場合に、検証対象としたテストパターンによって当該故障が検出可能であることを示している。つまり、テストパターンの品質が良好であることを確認することができる。一方、上記指定時刻にて両シミュレーション結果の全てが一致していれば、検証対象としたテストパターンでは、当該故障が検出不可能であると判定される。このあと、上記比較結果は、故障検証部２から故障検出レポートファイル６に出力・保存される（ステップＳＴ７）。
【００３５】
上述した一連の処理が完了すると、故障検証部２は、故障生成箇所リストファイル４の内容に基づいて、ＬＳＩ回路内に他に故障生成箇所が存在するか否かを判定する（ステップＳＴ８）。ここで、他に故障生成箇所が存在すれば、故障検証部２は、故障生成箇所ごとにステップＳＴ５からステップＳＴ７までの処理を実行する。このあと、最後のステップＳＴ８にて他の故障生成箇所が無くなれば、故障検証処理を終了する。このように、全ての回路の故障検証が行われたか否かを判断して、必要であれば、継続して故障検証が実行される。
【００３６】
次に故障挿入処理について詳細に説明する。
図４は実施の形態１による故障検証装置の故障挿入に関する動作を示すフロー図であり、この図に沿って具体的な遅延故障モデルの生成や故障生成箇所の抽出処理を説明する。
先ず、故障生成部７は、遅延幅や変化量などの遅延故障モデルの生成に必要なパラメータ値を記述するユーザ設定情報９を読み込む（ステップＳＴ１ａ）。ここで、遅延幅とは、タイムユニット単位で設定される検証対象としたい遅延範囲を定義するパラメータである。また、変化量は、タイムユニット単位で設定され、１回に変化させたい遅延量を定義するパラメータである。これら遅延幅や変化量は、セットアップチェック用やホールドチェック用として異なる値を設定することも可能である。
【００３７】
図５はユーザ設定情報の設定方法を説明する説明図であり、（ａ）はテーブル指定形式を示し、（ｂ）は対話形式を示している。故障生成部７は、例えば（ａ）、（ｂ）に示すような設定方法で、ユーザ設定情報９を読み込む。具体的に説明すると、テーブル指定形式では、（ａ）に示すように、遅延故障モデルに設定するタイミングマージン上限値（Ｍｅｒｇｉｎ）、遅延幅（Ｄｅｌａｙ　Ｗｉｄｔｈ）や変化量（Ｑｕａｎｔｉｔｙ）などのパラメータ値を記載したテーブルファイル１３をユーザ設定情報９として予め作成しておく。テーブルファイル１３の内容は、故障検証装置１の機能を有するコンピュータが故障生成部７のプログラムを実行した際に引数として読み込まれる。
【００３８】
また、対話形式では、故障検証装置１の機能を有するコンピュータが故障生成部７のプログラムを実行すると、（ｂ）に示すような、遅延故障モデルに設定するパラメータ値を入力項目とする表示画面情報１４を不図示の表示装置（コンピュータに標準的に装備されるＣＲＴやＬＣＤなど）に表示する。ユーザは、不図示の入力装置（コンピュータに標準的に装備されるキーボードやマウスなど）を用いて、表示画面情報１４中の各入力項目（Ｉｎｐｕｔ　ｍａｒｇｉｎ、Ｉｎｐｕｔ　ｄｅｌａｙ　Ｗｉｄｔｈ、Ｉｎｐｕｔ　ｑｕａｎｔｉｔｙ）に所定の数値を入力する。故障生成部７は、当該入力値をユーザ設定情報９として読み込み、遅延故障モデルを生成する。つまり、故障検証装置１の機能を有するコンピュータが提供した情報に対してユーザが応答する、いわゆる対話処理にてユーザ設定情報９が読み込まれる。
【００３９】
上述のようにしてユーザ設定情報９を読み込むと、故障生成部７は、さらに、ＬＳＩ回路のタイミング検証結果８、及びネットリスト３に記述される上記ＬＳＩ回路の接続情報を読み込む。
図６はタイミングを考慮すべき回路構成例を示す図であり、２つのラッチ回路を直列に接続してなるラッチ−ラッチ回路を示している。ここで、以下の説明の簡単のために、静的タイミング検証装置によってラッチ−ラッチ回路がタイミング検証結果８に抽出されたものとする。
【００４０】
図上段において、Ｌ０，Ｌ１はラッチ回路であって、クロック信号ＣＬＫ１，ＣＬＫ２がそれぞれのクロック入力ピンＣＬＫに供給され、ラッチ回路Ｌ０の出力信号が経路ｎｅｔ８を介してラッチ回路Ｌ１のデータ入力ピンＤに入力している。ラッチ回路Ｌ０は、クロック入力ピンＣＬＫで受けるクロック信号ＣＬＫ１に応じて、データ入力ピンＤからデータ信号Ｄを受信し、データ出力ピンＱからデータ信号を出力する。
【００４１】
ラッチ回路Ｌ１は、クロック入力ピンＣＬＫで受けるクロック信号ＣＬＫ２に応じて、ラッチ回路Ｌ０から出力されたデータ信号をデータ入力ピンＤで受信し、データ出力ピンＱからデータ信号を出力する。クロック信号ＣＬＫ１は、外部クロックピンｃｋ１から入力される。また、クロック信号ＣＬＫ２は、外部クロックピンｃｋ２から入力される。データ信号は、外部データ入力ピンｉｎから入力される。
【００４２】
図下段では、ラッチ回路Ｌ０，Ｌ１の回路構成を示しており、クロス結合された２つのインバータと、クロック信号ＣＬＫ１，ＣＬＫ２がゲートに供給されるパストランジスタを有する。また、該パストランジスタをラッチノードＬ０．ｎｅｔ１３，Ｌ１．ｎｅｔ１３として規定する。
【００４３】
図７は静的タイミング検証装置による図６中のラッチ−ラッチ回路についてのタイミング検証結果の一例を示す図である。該タイミング検証結果８には、静的タイミング検証装置がＬＳＩ内の回路構成を認識してタイミング検証を実施すべき経路として抽出した箇所についてのセットアップチェック結果及びホールドチェック結果が記述されている。
【００４４】
具体的には、説明の簡単のためにタイミング検証を実施すべき箇所として、パスタイプ（ｐａｔｈ　ｔｙｐｅ）がクロックから出力までのＣ−Ｏに相当する経路である「クロック信号ＣＬＫ２の入力ピンｃｋ２からラッチ回路Ｌ１の出力端子ｏｕｔｐｕｔまでの経路」、パスタイプがデータからラッチノードまでのＤ−Ｌに相当する経路である「データ信号の入力ピンｉｎからラッチノードＬ０．ｎｅｔ１３までの経路」、パスタイプがクロックからラッチノードまでのＣ−Ｌに相当する経路である「クロック信号ＣＬＫ１の入力ピンｃｋ１からラッチノードＬ１．ｎｅｔ１３までの経路」のみを挙げている。
【００４５】
また、セットアップスラックテーブル中の１から６番目のリストは、上述したタイミング検証を実施すべき経路についての静的タイミング検証装置のセットアップチェック結果を表している。セットアップチェック結果とは、上記テーブル中に記載される▲１▼から▲９▼までに記載される各項目について、クロック信号の入力に先立って上記経路上にデータ信号の値を確定し保持しておくセットアップに関するタイミング検証結果に相当する。
【００４６】
ここで、▲１▼はスラック値で、▲２▼は時間０（ｎｓ）を基準として算出したデータ信号の到着に要する絶対遅延時間である。また、▲３▼は基準クロックを基準としたデータ信号の到着に要する相対遅延時間である。▲４▼は▲３▼の相対遅延時間を算出する際に参照とするクロック情報である。▲４▼中のＡＲ１やＡＲ２は、静的タイミング検証装置が設定した基準クロック１又は基準クロック２のエッジの立ち上がった後（Ａｆｔｅｒ　Ｒｉｓｅ；ＡＲ）を基準として時間を算出する旨を示している。▲５▼は時間０（ｎｓ）を基準として算出したデータ信号値が保持されるべき絶対必要時間である。
【００４７】
さらに、▲６▼は基準クロックを基準としたデータ信号値が保持されるべき相対必要時間である。▲７▼は▲６▼の相対遅延時間を算出する際に参照とするクロック情報である。▲７▼中のＢＦ１やＢＦ２は、静的タイミング検証装置が設定した基準クロック１又は基準クロック２のエッジが立ち下がる前（Ｂｅｆｏｒｅ　Ｆａｌｌ；ＢＦ）を基準として時間を算出する旨を示している。▲８▼はパスタイプで、▲９▼はタイミング検証対象の経路を示している。
【００４８】
図７中のホールドスラックテーブルにおける１番目から６番目までのリストは、上述したタイミング検証を実施すべき経路についての静的タイミング検証装置のホールドチェック結果を表している。ここで、ホールドチェック結果とは、上記テーブル中の▲１▼から▲９▼までに記載される項目について、クロック信号が与えられた後に上記経路上にデータ信号を保持しておくホールドに関するタイミング検証結果に相当する。
【００４９】
また、スラック値（ｓｌａｃｋ）とは、セットアップ及びホールドに規定されたタイミング条件が満たされるか、不適合になるまでのマージンを表す値である。このスラック値が正である場合、予め設定されたセットアップ又はホールドに関するタイミング条件に当該経路が適合していることを表している。一方、負のスラック値は、予め設定されたセットアップ又はホールドに関するタイミング条件に当該経路が適合していないことを表している。図７では、ホールドスラックテーブル中の１番目及び２番目にリストアップされている経路にて負のスラック値となり、タイミングエラーが発生していることがわかる。
【００５０】
静的タイミング検証装置は、例えば下記式（１）、（２）にてセットアップ及びホールドに関するスラック値を算出する。
セットアップスラック値＝データ信号値が保持されるべき絶対必要時間−データ信号の到着に要する絶対遅延時間　　　　　　　　　・・・（１）
ホールドスラック値＝データ信号の到着に要する絶対遅延時間−データ信号値が保持されるべき絶対必要時間　　　　　　　・・・（２）
【００５１】
上述したように、タイミング検証結果８には、静的タイミング検証装置が抽出した信号伝達のタイミングを考慮すべき回路構成部と当該回路構成部における信号伝達の遅延及びタイミングに関する情報（以下、遅延情報と略す）が記述されている。そこで、本実施の形態１による故障生成部７内の回路認識部１０では、タイミング検証結果８に記述される回路（特定回路）に関する全ての経路（回路構成部）を検証対象として認識し、ネットリスト３に記述されるＬＳＩ回路の接続情報からその回路情報を抽出する（ステップＳＴ２ａ）。
【００５２】
遅延故障モデルを挿入する経路を抽出すると、故障生成部７は、該経路に対応する遅延故障モデルを生成する。以下に、図６に示したラッチ−ラッチ回路及び図７に示したタイミング検証結果８を例にして具体的に説明する。
先ず、セットアップの遅延故障生成について説明する。ステップＳＴ２ａにて特定回路に関する経路及びその遅延情報を抽出すると、回路認識部１０は、これらの情報を故障値算出部１１に送出する。ここでは、例えば図７中のセットアップスラックテーブルにおける３番目の経路に関する回路情報及び遅延情報が送出されたものとする。
【００５３】
図７中のセットアップスラックテーブルにおける３番目の経路の遅延情報（セットアップチェック結果）は、データ入力ピンｉｎから入力したデータ信号の立ち上がりエッジがラッチノードＬ０．ｎｅｔ１３に到着するまでの時刻が８．６２３（ｎｓ）であり、これよりも後にクロック信号ＣＬＫ１のエッジが立ち下がる時刻が１４．６（ｎｓ）であることを示している。
【００５４】
このとき、クロック信号ＣＬＫ１のエッジが立ち下がる時刻にて、データ信号がラッチ回路Ｌ０にラッチされる。つまり、クロック信号ＣＬＫ１のエッジが立ち下がる時刻１４．６（ｎｓ）までに、データ信号がラッチ回路Ｌ０のデータ入力ピンＤに到着して、データ入力ピンＤにてデータ信号の値が保持されていなければならない。このように、クロック信号ＣＬＫ１のエッジが立ち下がる時刻１４．６（ｎｓ）は、ラッチ回路Ｌ０のデータ入力ピンＤにてデータ信号の値が保持されるべき絶対必要時間に相当する。
【００５５】
よって、上記式（１）より、データ信号の値が保持されるべき絶対必要時間１４．６（ｎｓ）からデータ信号の到着に要する絶対遅延時間である８．６２３（ｎｓ）を差し引くことで、スラック値５．９７７（ｎｓ）を求めることができる。この結果、スラック値が正であることから、当該経路は、セットアップに関するタイミング条件を満足していることがわかる。
【００５６】
上述したセットアップチェック結果より、現状で該経路において正常動作するが、「クロック信号ＣＬＫ１が、実際よりも５．９７７（ｎｓ）以上早く到着した場合」、「データ信号が、実際よりも５．９７７（ｎｓ）以上遅く到着した場合」に遅延故障が発生するものと考えられる。
【００５７】
故障値算出部１１は、タイミング検証結果８を入力して特定回路のスラック値を取得すると、このスラック値を基準として後述する故障値を求め、下記式（３）、（４）に従ってセットアップについての遅延故障値を算出する。
クロック信号に与える遅延故障値＝実際の遅延値−故障値　　　・・・（３）
データ信号に与える遅延故障値＝実際の遅延値＋故障値　　　　・・・（４）
【００５８】
ここで、実際の遅延値とは、静的タイミング検証装置による論理シミュレーション上で故障生成箇所について算出された信号伝達の遅延値を指す。また、故障値は、スラック値を基準として生成される遅延値であって、故障値にスラック値よりも大きな値を与えると遅延故障が発生する。
【００５９】
上記処理を具体的に説明すると、先ず、故障値算出部１１は、ユーザ設定情報９から故障生成箇所における遅延幅を読み出し、該遅延幅にスラック値を加えた値と上記故障生成箇所における故障値との大小比較を実行する（ステップＳＴ３ａ）。このとき、故障値が「遅延幅にスラック値を加えた値」より大きければ、スラック値に遅延幅の範囲内で変化量を加えて故障値を設定すべきところ、遅延幅を越えた値が加えられた故障値が設定されたものとして処理を終了する。
【００６０】
一方、「遅延幅にスラック値を加えた値」が故障値より大きければ、故障値算出部１１は、故障値に変化量を加えた値を新たな故障値として設定する（ステップＳＴ４ａ）。なお、ステップＳＴ３ａからステップＳＴ８ａまでの一連の処理を最初に実行する場合、故障値及び変化量として初期値の０（ｎｓ）を設定する。これに続いて上記一連の処理を実行する場合から故障値の初期値にスラック値を設定し、ユーザ設定情報９に設定された変化量を使用する。
【００６１】
続いて、故障値算出部１１は、タイミング検証結果８に基づいて、遅延故障を生成すべき信号がクロック信号であるか、データ信号であるかを判別する（ステップＳＴ５ａ）。このとき、遅延故障を生成すべき信号がクロック信号であれば、故障値算出部１１は、上記式（３）に従ってクロック信号に与える遅延故障値を算出する（ステップＳＴ６ａ）。また、データ信号であれば、故障値算出部１１は、上記式（４）に従ってデータ信号に与える遅延故障値を算出する（ステップＳＴ７ａ）。
【００６２】
上述のようにしてクロック信号若しくはデータ信号に与える遅延故障値を算出すると、故障値算出部１１は、該遅延故障値及びこれを設定すべき故障生成箇所に関する情報をリストファイル作成部１２に送出する。リストファイル作成部１２では、故障値算出部１１から取得した情報を用いて故障生成箇所及びこれに挿入されて上記遅延故障値が設定された遅延故障モデルを指定する情報を作成し、故障生成箇所リストファイル４に出力・保持する（ステップＳＴ８ａ）。
【００６３】
このあと、故障値が「遅延幅にスラック値を加えた値」より大きくなるまで、故障値算出部１１は、ステップＳＴ３ａからステップＳＴ８ａまでの処理を繰り返す。これにより、上記式（１）、（２）を用いて算出したスラック値を基準として、故障値算出部１１は、遅延幅の範囲内で変化量ごとにスラック値を増加させることにより当該故障生成箇所における故障値を作成する。そして、上記式（３）、（４）に従って各故障値を用いて算出した遅延故障値は、対応する故障生成箇所に関連付けて故障生成箇所リストファイル４に保持される。
【００６４】
さらに、ステップＳＴ３ａからステップＳＴ８ａまでの処理を故障生成箇所ごとに実行することで、故障値算出部１１は、タイミング検証結果８に記述された全ての回路に関する全ての経路（故障生成箇所）及びその遅延故障モデルを求める。これに伴って、リストファイル作成部１２は、故障値算出部１１が求めた全ての故障生成箇所及びその遅延故障モデルに関する情報を故障生成箇所リストファイル４として逐次まとめる。
【００６５】
次にホールドの遅延故障生成について説明する。
ステップＳＴ２ａにて、回路認識部１０が、ホールドに関する特定回路情報として、タイミング検証結果８から、例えば図７中のホールドスラックテーブルにおける４番目の経路に関する回路情報及びその遅延情報を抽出し、故障値算出部１１に送出したものとする。
【００６６】
図７中のホールドスラックテーブルにおける４番目の経路の遅延情報（ホールドチェック結果）は、データ入力ピンｉｎから入力したデータ信号の立ち上がりエッジがラッチノードＬ０．ｎｅｔ１３に到着するまでの時刻が８．６２３（ｎｓ）であり、これよりも前の時刻４．６（ｎｓ）にクロック信号ＣＬＫ１のエッジが立ち下がることを示している。
【００６７】
このとき、クロック信号ＣＬＫ１のエッジが立ち下がる時刻にて、データ信号がラッチ回路Ｌ０にラッチされる。つまり、時刻４．６（ｎｓ）にクロック信号ＣＬＫ１のエッジが立ち下がってデータ信号がラッチ回路Ｌ０にラッチされてから時刻８．６２３（ｎｓ）まで、データ入力ピンＤにてデータ信号の値が保持されていなければならない。このように、クロック信号ＣＬＫ１のエッジが立ち下がる時刻４．６（ｎｓ）は、ラッチ回路Ｌ０のデータ入力ピンＤにてデータ信号の値が保持されるべき絶対必要時間に相当する。
【００６８】
従って、上記式（２）より、データ信号の到着に要する絶対遅延時間である８．６２３（ｎｓ）からデータ信号の値が保持されるべき絶対必要時間４．６（ｎｓ）を差し引くことで、スラック値４．０２３（ｎｓ）を求めることができる。この結果、スラック値が正であることから、当該経路は、ホールドに関するタイミング条件を満足していることがわかる。
【００６９】
上述したホールドチェック結果より、現状で当該経路において正常動作するが、「クロック信号ＣＬＫ１が、実際よりも４．０２３（ｎｓ）以上遅く到着した場合」や、「データ信号が、実際よりも４．０２３（ｎｓ）以上早く到着した場合」に遅延故障が発生するものと考えられる。
【００７０】
そこで、故障値算出部１１は、タイミング検証結果８を入力して特定回路のスラック値を取得する。このあと、スラック値を基準として後述する故障値を求め、下記式（５）、（６）に従ってセットアップについての遅延故障値を算出する。
クロック信号に与える遅延故障値＝実際の遅延値＋故障値　　　・・・（５）
データ信号に与える遅延故障値＝実際の遅延値−故障値　　　　・・・（６）
以降の動作は、上述したセットアップにおける遅延故障生成処理と同様であるので説明を省略する。
【００７１】
ここで、図７中のセットアップスラックテーブルにおける３番目の経路を例に挙げて、さらに具体的に説明する。先ず、遅延故障生成の実行条件として、スラック値が５．９７７（ｎｓ）であり、該経路について遅延幅が５（ｎｓ）、セットアップチェック時の変化量が１（ｎｓ）であったとする。
【００７２】
この場合、故障値算出部１１によって算出される各故障値は、変化量１（ｎｓ）ごとに遅延幅５（ｎｓ）の範囲まで増加する。つまり、故障値（スラック値）５．９７７（ｎｓ）＋変化量１（ｎｓ）＝６．９７７（ｎｓ）、故障値６．９７７（ｎｓ）＋変化量１（ｎｓ）＝７．９７７（ｎｓ）である。以下、同様に５（ｎｓ）まで故障値を算出する。これにより、６．９７７（ｎｓ）、７．９７７（ｎｓ）、８．９７７（ｎｓ）、９．９７７（ｎｓ）、１０．９７７（ｎｓ）の５つの故障値が得られる。
【００７３】
次に、上記実行条件にて、上記経路の実際の自己遅延（静的タイミング検証装置による論理シミュレーション上で論理ゲートへの入力信号に対しての出力信号の遅れに相当する）が１５（ｎｓ）である場合を考える。この場合、故障値算出部１１は、上記自己遅延値及び各故障値を用いて上記式（４）の演算を施すことで、データ信号に与える各遅延故障値を以下のように算出する。
１５（ｎｓ）＋６．９７７（ｎｓ）＝２１．９７７（ｎｓ）
１５（ｎｓ）＋７．９７７（ｎｓ）＝２２．９７７（ｎｓ）
１５（ｎｓ）＋８．９７７（ｎｓ）＝２３．９７７（ｎｓ）
１５（ｎｓ）＋９．９７７（ｎｓ）＝２４．９７７（ｎｓ）
１５（ｎｓ）＋１０．９７７（ｎｓ）＝２５．９７７（ｎｓ）
【００７４】
なお、故障の幅や変化を持たせる必要がない場合、遅延幅と変化量を同じ値に設定すればよい。例えば、「スラック値５．９７７（ｎｓ）より１（ｎｓ）大きい値」のみを故障値としたい場合、遅延幅１（ｎｓ）、変化量１（ｎｓ）と設定すれば、６．９７７（ｎｓ）のみが故障値として算出される。
【００７５】
図８は実施の形態１の故障検証装置が生成する故障生成箇所リストファイルを示す図である。図において、１５は故障生成部７が作成した故障生成箇所リストファイルのテーブルファイルであって、図７中のセットアップスラックテーブルにおける３番目の経路に関する故障生成箇所のリストを示している。また、▲１▼は現状の故障検証の状態を示しており、例えばテストパターン５による検証が可能である場合に符号Ｄを設定し、未だに検証されていないときは符号をＮを設定する。▲２▼は故障生成部７が算出した遅延故障値であって、テストパターン５による論理シミュレーションおいて▲３▼に示す故障箇所での遅延値として設定される。▲３▼は故障生成部７がＬＳＩ回路中から抽出する故障箇所で、遅延故障を挿入すべき故障生成箇所に相当する。▲３▼中の「ｉｎ」は、図６に示すラッチ回路Ｌ０に接続するデータ入力ピンｉｎを表しており、遅延故障をデータ入力ピンｉｎの前に挿入することを示している。
【００７６】
故障検証部２は、図に示すような故障生成箇所リストファイルのテーブルファイル１５を入力すると、▲３▼故障箇所に▲２▼遅延故障値を与える論理シミュレーションを実行する。該論理シミュレーション結果は、上述したようにステップＳＴ６における正常回路についての論理シミュレーション結果との比較に用いられ、該比較結果によって検証対象としたテストパターンによる故障の検出可否が判断される。
【００７７】
以上のように、この実施の形態１によれば、ＬＳＩ回路について信号伝達の遅延時間及びタイミングに関する静的タイミング検証を施して得られるタイミング検証結果８を入力し、タイミング検証結果８において検証対象とされた回路構成部を故障生成箇所として抽出する回路認識部１０と、タイミング検証結果８中の信号伝達の遅延時間及びタイミングに関する情報を用いて各故障生成箇所に応じた遅延故障を生成する故障値算出部１１と、検証対象のテストパターン５を用いてＬＳＩ回路の正常回路及び各故障生成箇所に遅延故障を挿入した故障回路について論理シミュレーションを実行し、両論理シミュレーションの比較結果からテストパターン５による遅延故障の検出可否を検証する故障検証部２とを備えるので、テストパターン５によって遅延が原因となる故障の検出可否を検証することができる。また、静的タイミング検証装置によるタイミング検証結果８にて抽出された特定回路に関する経路のみを故障生成箇所とすることから、該故障検証に要する時間を短縮化することができる。
【００７８】
実施の形態２．
上記実施の形態１では、静的タイミング検証装置によるタイミング検証結果８に記述された回路に関する全ての経路を故障生成箇所とする例を示したが、この実施の形態２はタイミング検証結果８においてタイミングエラーが発生した箇所及びタイミング条件からのタイミングマージン（時間的余裕）が少ない箇所を故障生成箇所とするものである。
【００７９】
この実施の形態２による故障検証装置は、上記実施の形態１と基本的に同一の構成であるが、故障生成部７による故障生成箇所の抽出処理が異なる。以下では、上記実施の形態１と異なる部分について説明する。
【００８０】
次に動作について説明する。
本実施の形態２による故障検証装置は、上記実施の形態１と同一構成を有していることより、図１及び図２に示したものと同様であるものとする。また、図４を用いて上記実施の形態１と異なる故障生成箇所の抽出処理について説明する。なお、本実施の形態２においても、図７に示すタイミング検証結果８が故障生成部７に読み込まれたものとする。
【００８１】
図７中のホールドスラックテーブルにおける１番目、２番目の経路では、▲１▼スラック値が共に負の値である。つまり、これらの経路では、タイミングエラーが発生していることを示している。例えば、図７中のホールドスラックテーブルにおける１番目の経路では、クロック信号ＣＨＫ２のエッジが立ち下がる時刻（即ち、ラッチ回路Ｌ１にラッチされる時刻）が１．６（ｎｓ）であり、その時刻までデータ入力ピンＤにてデータ信号の値が保持されていなければならない。しかしながら、該経路では、クロック信号ＣＨＫ２のエッジが立ち下がる時刻より前の時刻０．８９４（ｎｓ）にデータ信号が到着しており、データ信号の値が既に変化してしまっている。
【００８２】
また、スラック値が正であっても、その値が小さく、所定条件からのタイミングマージンが少ない場合、実際のＬＳＩでは、タイミングエラーを引き起こす可能性が高いと考えられる。そこで、本実施の形態２では、タイミング検証結果８にて抽出されたタイミングエラー箇所（スラック値が負となっている箇所）及び所定条件からのタイミングマージンが少ない箇所（スラック値が所定の閾値より小さい箇所）を故障生成箇所として抽出する。
【００８３】
先ず、故障生成部７は、上記実施の形態１と同様に、遅延故障モデルの生成に必要なパラメータ値を記述するユーザ設定情報９を読み込む（ステップＳＴ１ａ）。このとき、上記実施の形態１で示した遅延幅や変化量の他に、マージン下限値が設定される。このマージン下限値とは、タイミング検証結果８に記述される回路のうち検証対象の経路とすべきか否かを決定するスラック値の閾値（単位は、タイムユニット）である。つまり、マージン下限値以下のスラック値を有する経路（負のスラック値を有する箇所も含む）が検証対象（故障生成箇所）として設定される。また、ユーザ設定情報９は、上記実施の形態１と同様に、図５に示すようなテーブル指定や対話形式によって本装置１に読み込まれる。
【００８４】
続いて、故障生成部７は、さらにＬＳＩ回路のタイミング検証結果８、及びネットリスト３に記述される上記ＬＳＩ回路の接続情報を読み込む。このあと、故障生成部７内の回路認識部１０は、タイミング検証結果８に記述される特定回路に関する全ての経路のうちマージン下限値以下のスラック値（負のスラック値を有する経路も含む）を有する経路の回路情報を、ネットリスト３に記述されるＬＳＩ回路の接続情報から抽出する（ステップＳＴ２ａ）。つまり、回路認識部１０は、タイミング検証結果８に記述されるマージン下限値以下のスラック値（負のスラック値を有する経路も含む）を有する経路を故障生成箇所として認識し、故障値算出部１１は、当該故障生成箇所についての遅延故障のみを生成する。
【００８５】
例えば、マージン下限値を４．０（ｎｓ）と設定した場合、回路認識部１０は、図７中のホールドスラックテーブルに記述される経路のうち、スラック値が４．０（ｎｓ）以下（負のスラック値も含む）である１番目、２番目、３番目の経路を故障生成箇所として抽出する。このとき、図７中のセットアップスラックテーブルに記述される全ての経路では、スラック値が４．０（ｎｓ）を越えており、検証の対象外とされる。
なお、上記ステップＳＴ２ａ以降の処理は、上記実施の形態１と同様であるので説明を省略する。
【００８６】
以上のように、この実施の形態２によれば、回路認識部１０が、タイミング検証結果８において検証対象とされた回路構成部のうち、ＬＳＩ回路に予め設定した信号伝達に関するタイミング条件に対する時間的なマージンがマージン下限値に達しない回路構成部を故障生成箇所として抽出するので、静的タイミング検証装置によるタイミング検証結果８から、さらに故障生成箇所が絞り込まれることから、上記実施の形態１と比べて故障検証に要する時間をさらに短縮化することができる。
【００８７】
実施の形態３．
この実施の形態３では、静的タイミング検証装置によるタイミング検証結果に記述された回路のうちユーザに指定された箇所のみを故障生成箇所とするものである。
【００８８】
この実施の形態３による故障検証装置は、上記実施の形態１と基本的に同一の構成であるが、故障生成部７による故障生成箇所の抽出処理が異なる。以下では、上記実施の形態１と異なる部分について説明する。
【００８９】
次に動作について説明する。
本実施の形態３による故障検証装置は、上記実施の形態１と同一構成を有していることより、図１及び図２に示したものと同様であるものとする。また、図４を用いて上記実施の形態１と異なる故障生成箇所の抽出処理について説明する。
【００９０】
先ず、故障生成部７は、上記実施の形態１と同様に、遅延故障モデルの生成に必要なパラメータ値を記述するユーザ設定情報９を読み込む（ステップＳＴ１ａ）。このとき、上記実施の形態１で示した遅延幅や変化量の他に、ユーザが検証対象として指定する箇所（故障生成箇所）を特定する情報が設定される。例えば、ユーザが検証対象として指定する箇所についてのインスタンス名やネット名が設定される。また、ユーザ設定情報９は、上記実施の形態１と同様に、図５に示すようなテーブル指定や対話形式によって本装置１に読み込まれる。
【００９１】
続いて、故障生成部７は、さらに、ＬＳＩ回路のタイミング検証結果８、及びネットリスト３に記述される上記ＬＳＩ回路の接続情報を読み込む。このあと、故障生成部７内の回路認識部１０は、タイミング検証結果８に記述される特定回路に関する全ての経路のうち、ユーザに指定された経路の回路情報を、ネットリスト３に記述されるＬＳＩ回路の接続情報から抽出する（ステップＳＴ２ａ）。つまり、回路認識部１０は、タイミング検証結果８に記述される特定回路からユーザ指定箇所を故障生成箇所として認識し、故障値算出部１１は、当該故障生成箇所についての遅延故障のみを生成する。
【００９２】
また、ユーザ設定情報９として、ユーザが予め検証対象としたい箇所をまとめたリストファイルを生成し、回路認識部１０に認識させるようにしてもよい。
なお、上記ステップＳＴ２ａが完了してからの処理は、上記実施の形態１と同様であるので説明を省略する。
【００９３】
以上のように、この実施の形態３によれば、回路認識部１０が、タイミング検証結果８において検証対象とされた回路構成部のうち、ユーザが予め指定した回路構成部を故障生成箇所として抽出するので、各ユーザが遅延検証したい箇所を指定することから、検証が不要な箇所が故障生成箇所として設定されることがなく、故障検証に要する時間を短縮化することができる。
【００９４】
【発明の効果】
以上のように、この発明によれば、半導体集積回路について信号伝達の遅延時間及びタイミングに関する検証を施して得られる検証結果情報を入力し、該検証結果情報において検証対象とされた回路構成部を故障生成箇所として抽出すると共に、検証結果情報中の信号伝達の遅延時間及びタイミングに関する情報を用いて各故障生成箇所に応じた遅延故障を生成し、検証対象のテストパターンを用いて半導体集積回路の正常回路及び各故障生成箇所に遅延故障を挿入した故障回路について論理シミュレーションを実行して、両論理シミュレーションの比較結果から該テストパターンによる遅延故障の検出可否を検証するので、テストパターンによって遅延が原因となる故障の検出可否を検証することができるという効果がある。また、静的タイミング検証の検証結果情報にて抽出された回路構成部を故障生成箇所とすることから、故障検証に要する時間を短縮化することができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による故障検証装置の構成を示すブロック図である。
【図２】図１中の故障生成部の構成を示すブロック図である。
【図３】実施の形態１による故障検証装置の動作を示すフロー図である。
【図４】実施の形態１による故障検証装置の故障挿入に関する動作を示すフロー図である。
【図５】ユーザ設定情報の設定方法を説明する説明図である。
【図６】タイミングを考慮すべき回路構成例を示す図である。
【図７】図６中のラッチ−ラッチ回路についてのタイミング検証結果の一例を示す図である。
【図８】実施の形態１の故障検証装置が生成する故障箇所リストファイルを示す図である。
【図９】従来の故障検証装置の構成を示すブロック図である。
【図１０】０，１縮退故障を説明する説明図である。
【図１１】図９中の故障検証装置の動作を示すフロー図である。
【図１２】遅延故障の具体例を示す図である。
【符号の説明】
１　故障検証装置、２　故障検証部、３　ネットリスト、４　故障生成箇所リストファイル、５　テストパターン、６　故障検出レポートファイル、７　故障生成部（故障箇所抽出部、遅延故障生成部）、８　タイミング検証結果（検証結果情報）、９　ユーザ設定情報、１０　回路認識部（故障箇所抽出部）、１１　故障値算出部（遅延故障生成部）、１２　リストファイル作成部、１３　テーブルファイル、１４　表示画面情報、１５　テーブルファイル。
【図１】
2004094362.tif 000003
【図２】
2004094362.tif 000004
【図３】
2004094362.tif 000005
【図４】
2004094362.tif 000006
【図５】
2004094362.tif 000007
【図６】
2004094362.tif 000008
【図７】
2004094362.tif 000009
【図８】
2004094362.tif 000010
【図９】
2004094362.tif 000011
【図１０】
2004094362.tif 000012
【図１１】
2004094362.tif 000013
【図１２】
2004094362.tif 000014