(57)【要約】【課題】スイッチング時間を短縮させることが可能な半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレーを提供する。【解決手段】この半導体スイッチ素子の駆動回路駆動は、発光素子１０を有する第１の１次側回路Ａ１と、発光素子１０に光結合した光起電力素子２０とを有する第１の２次側回路Ｂ１とからなり、光起電力素子２０の光起電力をｎチャネルＭＯＳＦＥＴ３０に供給する第１の電力供給回路を備えると共に、交流信号が印加される第２の１次側回路Ａ２と、第２の１次側回路Ａ２に印加された交流信号を第２の２次側回路Ｂ２に伝達するトランスＴと、第２の２次側回路Ｂ２に伝達された交流信号を整流する整流回路５０ａとからなり、整流回路５０ａで整流された交流信号の電力を光起電力素子２０の光起電力と共にｎチャネルＭＯＳＦＥＴ３０へ供給する第２の電力供給回路を備えたものとした。【選択図】        図１
2004153347.tif 000002
【特許請求の範囲】
【請求項１】
駆動電源からの駆動電力により光信号を発生する発光素子を有する第１の１次側回路と、第１の光起電力素子を有し前記第１の１次側回路と光結合された第１の２次側回路とからなり、前記駆動電源からの駆動電力を前記第１の１次側回路を介して光を媒体として前記第１の２次側回路へと伝達し、前記第１の２次側回路に接続された半導体スイッチ素子に供給して半導体スイッチ素子をオン／オフする第１の電力供給回路を備えると共に、交流電力が印加される第２の１次側回路と、前記第２の１次側回路に印加された交流電力を第２の２次側回路に伝達する絶縁型の電力伝達手段と、前記第２の２次側回路に伝達された交流電力を整流する整流回路とからなり、前記整流回路で整流された交流電力を前記第１の電力供給回路と共に前記半導体スイッチ素子へ供給する第２の電力供給回路を備えたことを特徴とする半導体スイッチ素子の駆動回路。
【請求項２】
前記電力伝達手段は、前記第２の１次側回路と前記第２の２次側回路とを電磁結合するトランスからなることを特徴とする請求項１記載の半導体スイッチ素子の駆動回路。
【請求項３】
前記電力伝達手段は、前記第２の１次側回路と前記第２の２次側回路とを静電結合するコンデンサからなることを特徴とする請求項１記載の半導体スイッチ素子の駆動回路。
【請求項４】
前記第２の１次側回路へ印加される交流電力が、前記駆動電源からの駆動電力が発生するタイミング、または消滅するタイミング、または発生するタイミングと消滅するタイミングで印加されるように制御する手段を備えたことを特徴とする請求項１乃至３の何れか記載の半導体スイッチ素子の駆動回路。
【請求項５】
前記第２の１次側回路へ、常時交流電力を印加する手段を備えたことを特徴とする請求項１乃至３の何れか記載の半導体スイッチ素子の駆動回路。
【請求項６】
前記整流回路は、前記第１の光起電力素子の光起電力の発生時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と同一極性となるように整流することを特徴とする請求項１乃至５の何れか記載の半導体スイッチ素子の駆動回路。
【請求項７】
前記整流回路は、前記第１の光起電力素子の光起電力の消滅時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と逆極性となるように整流することを特徴とする請求項１乃至５の何れか記載の半導体スイッチ素子の駆動回路。
【請求項８】
前記整流回路は、前記第１の光起電力素子の光起電力の発生時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と同一極性となるように整流すると共に、前記第１の光起電力素子の光起電力の消滅時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と逆極性となるように整流することを特徴とする請求項１乃至５の何れか記載の半導体スイッチ素子の駆動回路。
【請求項９】
前記整流回路は、互いに逆直列となるように前記電力伝達手段に接続された２つのＭＯＳＦＥＴと、第２の光起電力素子の光起電力により前記ＭＯＳＦＥＴのゲート電圧を制御して前記ＭＯＳＦＥＴをオン／オフする光結合駆動回路とからなり、前記光結合駆動回路によりオフされた前記ＭＯＳＦＥＴのボディーダイオードで、前記交流電力を整流することを特徴とする請求項８記載の半導体スイッチ素子の駆動回路。
【請求項１０】
前記第１の２次側回路に、前記第１の光起電力素子で発生した電流が前記半導体スイッチ素子に流れ込む向きで、前記第１の光起電力素子と直列に接続される整流素子を備えたことを特徴とする請求項１乃至９の何れか記載の半導体スイッチ素子の駆動回路。
【請求項１１】
２つのＦＥＴの制御端子同士、および各１対の主端子のうち一方の主端子同士を夫々共通接続して構成された半導体スイッチ素子と、共通接続された制御端子と一方の主端子との間に制御入力を与える請求項１乃至１０の何れか記載の半導体スイッチ素子の駆動回路を備えたことを特徴とする半導体リレー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレーに関するものである。
【０００２】
【従来の技術】
近年、高周波のアナログ信号を高精度に伝達でき、高速にオンオフできるスイッチ要素として半導体スイッチのニーズが高まっている。このような半導体スイッチとしては、発光ダイオードのような発光素子と、フォトダイオードのような光起電力素子と、逆直列に接続され前記光起電力素子の出力によりオンオフされる一対のＭＯＳＦＥＴからなる半導体スイッチ素子とを備えた半導体リレーが知られている。
【０００３】
この種の半導体リレーの回路図を図１０に示す。図１０に示す半導体リレーは、発光ダイオードよりなる発光素子１００を含む１次側回路Ａ１００と、発光素子１００に光結合され光起電力を発生するフォトダイオードよりなる光起電力素子２００を含む２次側回路Ｂ１００とからなる駆動回路と、ゲート端子（以下、ゲートと略す。）同士およびソース端子（以下、ソースと略す。）同士が夫々共通接続された２個のｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂからなる半導体スイッチ素子３００とを備え、１次側回路Ａ１００から２次側回路Ｂ１００へ光結合により直流電力を伝達し、２次側回路Ｂ１００に含まれる光起電力素子２００の起電力に応答して半導体スイッチ素子３００をオン／オフさせるように構成されている。なお、半導体スイッチ素子３００は、各ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂのドレイン端子（以下、ドレインと略す。）が夫々出力端子ｘ１００，ｘ２００に接続されている。
【０００４】
１次側回路Ａ１００は、発光素子１００と抵抗１０２と駆動電源１０１とが直列に接続されている。駆動電源１０１はパルス電圧を出力するパルス電源により構成されている。
【０００５】
２次側回路Ｂ１００は、光起電力素子２００のアノードが、半導体スイッチ素子３００におけるゲート同士の接続点と接続され、カソードが、バイアス抵抗２０２を介して半導体スイッチ素子３００におけるソース同士の接続点と接続される。また、ノーマリオン型（デプレッション型）のｎチャネルＭＯＳＦＥＴ２０１のドレインが、半導体スイッチ素子３００におけるゲート同士の接続点に接続され、ソースが、半導体スイッチ素子３００におけるソース同士の接続点に接続され、ゲートが、光起電力素子２００のカソードに接続される。
【０００６】
このノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１は、半導体スイッチ素子３００の各ＭＯＳＦＥＴ３００ａ，３００ｂのゲート電荷を引き抜くために設けられている。さらに、ノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１のゲート−ソース間には、ゲート−ドレイン間が短絡されたｎチャネルＭＯＳＦＥＴ２０３のソース−ドレイン間が接続されている。
【０００７】
以下、上述した半導体リレーの動作について説明する。
【０００８】
まず、半導体スイッチ素子３００をオフからオンへ移行させる時の動作について説明する。
【０００９】
駆動電源１０１から抵抗１０２を介して発光素子１００に順方向電流が流れると、発光素子１００が発光し、光起電力素子２００が光起電力を発生する。この光起電力による電流は、最初、光起電力素子２００の正極→ノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１のドレイン→ノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１のソース→バイアス抵抗２０２→光起電力素子２００の負極の経路で流れる。
【００１０】
この電流によってバイアス抵抗２０２の両端にはノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１のゲート−ソース間を逆バイアスする向きに電圧降下が発生し、バイアス抵抗２０２の両端電圧がノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１の閾値電圧を越えるとノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１がハイインピーダンス化する。
【００１１】
この後、光起電力素子２００の光起電力による電流はそのほとんどが光起電力素子２００の正極→ｎチャネルＭＳＯＦＥＴ３００ａ，３００ｂの各ゲート→ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂの各ソース→バイアス抵抗２０２→光起電力素子２００の負極の経路で流れて、各ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂのゲート−ソース間を順バイアスする方向に充電する。そして、この充電電圧が各ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂの閾値電圧を越えると各ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂはターンオンする。
【００１２】
さらに、各ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂのゲート−ソース間が完全に充電された後は、光起電力による電流はハイインピーダンス化したノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１を通して、光起電力素子２００の正極→ノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１のドレイン→ノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１のソース→バイアス抵抗２０２→光起電力素子２００の負極の経路で流れつづける。
【００１３】
これは、ノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１は自らを通して流れる電流がバイアス抵抗２０２での電圧降下によってハイインピーダンス状態を保持しているためにある一定のインピーダンスで平衡状態に達するからである。
【００１４】
この状態において、バイアス抵抗２０２を流れていた電流の多くは並列接続されている中程度のインピーダンスに調整されたｎチャネルＭＯＳＦＥＴ２０３を流れるようになり、バイアス抵抗２０２の電圧降下によってｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂのゲート−ソース間のバイアス電圧が低下してｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂのオン抵抗が上昇しないようにしている。
【００１５】
次に、半導体スイッチ素子をオン状態からオフ状態へ移行させる時の動作について説明する。
【００１６】
駆動電源１０１の出力電圧が０Ｖになり、発光素子１００が消灯すると、光起電力素子２００の出力電流が減少する。このため、バイアス抵抗２０２の電圧降下が低下してノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１が低インピーダンス状態となる。すると、ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂのゲート−ソース間に蓄積されていた電荷および光起電力素子２００の正極と負極との間に蓄積されていた電荷がノーマリオン型のｎチャネルＭＯＳＦＥＴ２０１を通して放電され、ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂのゲート−ソース間電圧が閾値電圧を下回ったときに各ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂがターンオフする。
【００１７】
上述のように、この半導体リレーは半導体スイッチ素子３００の各ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂのターンオン時には、ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂのゲート−ソース間を比較的短い時間で充電して高速にターンオンするように動作し、充電が完了した後も光起電力素子の出力電圧のほとんどがｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂのゲート−ソース間に印加されてｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂが低オン抵抗に保持されるように動作する。
【００１８】
一方、ターンオフ時においても、ｎチャネルＭＯＳＦＥＴ３００ａ，３００ｂのゲート−ソース間に蓄積させている電荷を比較的短い時間で放電して高速にターンオフするように動作する。
【００１９】
しかしながら、現状では発光素子１００と光起電力素子２００との間の光結合による電力伝達効率が１％未満と非常に低いため、半導体スイッチ素子をターンオン／ターンオフさせるのに要する時間をこれ以上短縮することは困難という問題があった。
【００２０】
上記問題を解決するために、電磁結合された第１のコイルと第２のコイルとを用いて、第１のコイルに入力信号電流が流れた瞬間に、第２のコイルに生じる起電力により、スイッチング時間を短縮するものがある（例えば、特許文献１参照。）。
【００２１】
【特許文献１】
特開平２−９０７２０号公報
【００２２】
【発明が解決しようとする課題】
本発明が解決しようとする課題は、上記特許文献１と同様に、半導体スイッチ素子のスイッチング時間をこれ以上短縮することが困難という問題であり、本発明の目的とするところは、上記特許文献１とは別の構成により、スイッチング時間を短縮させることが可能な半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレーを提供することにある。
【００２３】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の半導体スイッチ素子の駆動回路は、駆動電源からの駆動電力により光信号を発生する発光素子を有する第１の１次側回路と、第１の光起電力素子を有し前記第１の１次側回路と光結合された第１の２次側回路とからなり、前記駆動電源からの駆動電力を前記第１の１次側回路を介して光を媒体として前記第１の２次側回路へと伝達し、前記第１の２次側回路に接続された半導体スイッチ素子に供給して半導体スイッチ素子をオン／オフする第１の電力供給回路を備えると共に、交流電力が印加される第２の１次側回路と、前記第２の１次側回路に印加された交流電力を第２の２次側回路に伝達する絶縁型の電力伝達手段と、前記第２の２次側回路に伝達された交流電力を整流する整流回路とからなり、前記整流回路で整流された交流電力を前記第１の電力供給回路と共に前記半導体スイッチ素子へ供給する第２の電力供給回路を備えたものとした。
【００２４】
請求項２記載の半導体スイッチ素子の駆動回路は、請求項１記載の発明において、前記電力伝達手段は、前記第２の１次側回路と前記第２の２次側回路とを電磁結合するトランスからなるものとした。
【００２５】
請求項３記載の半導体スイッチ素子の駆動回路は、請求項１記載の発明において、前記電力伝達手段は、前記第２の１次側回路と前記第２の２次側回路とを静電結合するコンデンサからなるものとした。
【００２６】
請求項４記載の半導体スイッチ素子の駆動回路は、請求項１乃至３の何れか記載の発明において、前記第２の１次側回路へ印加される交流電力が、前記駆動電源からの駆動電力が発生するタイミング、または消滅するタイミング、または発生するタイミングと消滅するタイミングで印加されるように制御する手段を備えたものとした。
【００２７】
請求項５記載の半導体スイッチ素子の駆動回路は、請求項１乃至３の何れか記載の発明において、前記第２の１次側回路へ、常時交流電力を印加する手段を備えたものとした。
【００２８】
請求項６記載の半導体スイッチ素子の駆動回路は、請求項１乃至５の何れか記載の発明において、前記整流回路は、前記第１の光起電力素子の光起電力の発生時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と同一極性となるように整流するものとした。
【００２９】
請求項７記載の半導体スイッチ素子の駆動回路は、請求項１乃至５の何れか記載の発明において、前記整流回路は、前記第１の光起電力素子の光起電力の消滅時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と逆極性となるように整流するものとした。
【００３０】
請求項８記載の半導体スイッチ素子の駆動回路は、請求項１乃至５の何れか記載の発明において、前記整流回路は、前記第１の光起電力素子の光起電力の発生時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と同一極性となるように整流すると共に、前記第１の光起電力素子の光起電力の消滅時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と逆極性となるように整流するものとした。
【００３１】
請求項９記載の半導体スイッチ素子の駆動回路は、請求項８記載の発明において、前記整流回路は、互いに逆直列となるように前記電力伝達手段に接続された２つのＭＯＳＦＥＴと、第２の光起電力素子の光起電力により前記ＭＯＳＦＥＴのゲート電圧を制御して前記ＭＯＳＦＥＴをオン／オフする光結合駆動回路とからなり、前記光結合駆動回路によりオフされた前記ＭＯＳＦＥＴのボディーダイオードで、前記交流電力を整流するものとした。
【００３２】
請求項１０記載の半導体スイッチ素子の駆動回路は、請求項１乃至９の何れか記載の発明において、前記第１の２次側回路に、前記第１の光起電力素子で発生した電流が前記半導体スイッチ素子に流れ込む向きで、前記第１の光起電力素子と直列に接続される整流素子を備えたものとした。
【００３３】
請求項１１記載の半導体リレーは、２つのＦＥＴの制御端子同士、および各１対の主端子のうち一方の主端子同士を夫々共通接続して構成された半導体スイッチ素子と、共通接続された制御端子と一方の主端子との間に制御入力を与える請求項１乃至１０の何れか記載の半導体スイッチ素子の駆動回路を備えたものとした。
【００３４】
【発明の実施の形態】
以下の実施形態では、本発明に係る駆動回路で駆動する半導体スイッチ素子としてｎチャネルＭＯＳＦＥＴを例示するが、これに限らずｐチャネルＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲートバイポーラ型トランジスタ）などを含む半導体スイッチ素子全般の駆動回路に対して本発明の技術が適用可能である。また、各実施形態では、絶縁型の電力伝達手段として電磁結合手段又は静電結合手段を例示しているが、これらに限定する趣旨ではなく、熱結合手段や圧電結合手段などの高速で電力伝達が可能な手段であれば、本発明における絶縁型の電力伝達手段に適用可能である。
【００３５】
以下、本発明を実施形態１から実施形態７によって説明する。
【００３６】
（実施形態１）
図１に、本実施形態の半導体スイッチ素子の駆動回路を示す。この半導体スイッチ素子の駆動回路は、一つのｎチャネルＭＯＳＦＥＴ３０からなる半導体スイッチ素子と接続され、半導体リレーを構成している。なお、本実施形態では、ｎチャネルＭＯＳＦＥＴ３０のゲートが制御端子を構成し、ソースが一方の主端子ｘ１を構成し、ドレインが他方の主端子ｘ２を構成しており、ゲート−ソース間に与えられるゲート電圧（ゲート−ソース間電圧）が制御入力となる。
【００３７】
この半導体スイッチ素子の駆動回路は、駆動電源１１からの駆動電力により光信号を発生する発光ダイオードからなる発光素子１０を有する第１の１次側回路Ａ１と、フォトダイオードからなる第１の光起電力素子２０を有し第１の１次側回路Ａ１と光結合された第１の２次側回路Ｂ１とから構成された第１の電力供給回路を備えると共に、第１の電力供給回路と並列関係に、交流電力発生回路４０ａを有する第２の１次側回路Ａ２と、整流回路５０ａを有する第２の２次側回路Ｂ２と、前記第２の１次側回路Ａ２と前記第２の２次側回路Ｂ２とを電磁結合する絶縁型の電力伝達手段であるトランスＴとから構成された第２の電力供給回路を備えてなる。
【００３８】
第１の１次側回路Ａ１は、駆動電源１１と抵抗１２と発光素子１０とが直列に接続される。駆動電源１１は、ｎチャネルＭＯＳＦＥＴ３０のゲート駆動に適したパルス電圧を出力する単極性のパルス電源により構成されており、その出力電圧はｎチャネルＭＯＳＦＥＴ３０がオンするために適した正電圧と０Ｖとの２値をとれるようになっている。
【００３９】
第１の２次側回路Ｂ１は、第１の光起電力素子２０のアノードが、半導体スイッチ素子であるｎチャネルＭＯＳＦＥＴ３０のゲートと接続され、カソードが、ｎチャネルＭＯＳＦＥＴ３０のソースと接続される。
【００４０】
第２の１次側回路Ａ２は、交流電力発生回路４０ａの出力がトランスＴの１次巻線Ｔ１と接続されている。交流電力発生回路４０ａは、駆動電源１１からの駆動電力が発生するタイミングおよび消滅するタイミングで交流電力がトランスＴの１次巻線Ｔ１に印加されるように制御する手段（図示せず）を備えており、交流電力発生回路４０ａの入力が発光素子１０の両端と接続され、駆動電源１１が出力するパルス電圧の立ち上がりおよび立ち下がりのタイミングで交流電力を発生し、その信号がトランスＴの１次巻線Ｔ１に印加されるようになっている。
【００４１】
第２の２次側回路Ｂ２は、トランスＴの２次巻線Ｔ２が整流回路５０ａと接続され、整流回路５０ａの出力がｎチャネルＭＯＳＦＥＴ３０のゲートおよびソースと接続される。
【００４２】
トランスＴは、駆動電源１１からの電力供給時に光起電力素子２０に生じる光起電力とトランスＴの２次巻線Ｔ２に誘起される誘導起電力との極性を一致させるように、極性が設定してある。
【００４３】
整流回路５０ａは、２つのスイッチＳＷ１，ＳＷ２と２つのダイオードＤ１，Ｄ２とからなり、第１のスイッチＳＷ１の一端と第１のダイオードＤ１のアノードとがトランスＴの２次巻線Ｔ２の一方の端子と接続され、第１のスイッチＳＷ１の他端と第１のダイオードＤ１のカソードとがｎチャネルＭＯＳＦＥＴ３０のゲートと接続されると共に、第２のスイッチＳＷ２の一端と第２のダイオードＤ２のアノードとがトランスＴの２次巻線Ｔ２の他方の端子と接続され、第２のスイッチＳＷ２の他端と第２のダイオードＤ２のカソードとがｎチャネルＭＯＳＦＥＴ３０のソースと接続される。第１のダイオードＤ１と第２のダイオードＤ２とは、夫々整流の向きが逆になる。
【００４４】
２つのスイッチＳＷ１，ＳＷ２は、駆動電源１１のパルス電圧が定常的に正電圧および０Ｖのとき、両方ともオフであり、駆動電源１１のパルス電圧の立ち上がり時には、第１のスイッチＳＷ１がオフ、第２のスイッチＳＷ２がオン状態となり、トランスＴの２次巻線Ｔ２に生じる誘導起電力が光起電力素子２０に生じる光起電力と同一極性となる向きに整流し、駆動電源１１のパルス電圧の立ち下がり時には、スイッチＳＷ１がオン、スイッチＳＷ２がオフ状態となり、トランスＴの２次巻線Ｔ２に生じる誘導起電力が光起電力素子２０の光起電力と逆極性となる向きに整流するように、制御されている。
【００４５】
次に、上記のように構成された半導体スイッチ素子の駆動回路の動作を説明する。
【００４６】
まず、ｎチャネルＭＯＳＦＥＴ３０をオフ状態からオン状態へターンオンさせる時の動作について説明する。
【００４７】
駆動電源１１からパルス電圧が出力されて出力電圧が０Ｖから正電圧に立ち上がると、抵抗１２を介して発光素子１０に電流が流れ、発光素子１０が発光し、発光素子１０と光結合されている光起電力素子２０に光起電力が生じる。
【００４８】
一方、駆動電源１１の出力電圧の立ち上がり時には、交流電力発生回路４０ａから交流電力が発生し、トランスＴの１次巻線Ｔ１に交流電流が流れることで、２次巻線Ｔ２に誘導起電力が生じる。
【００４９】
そして、整流回路５０ａで第１のスイッチＳＷ１がオフ、第２のスイッチＳＷ２がオンし、２次巻線Ｔ２に生じる誘導起電力の極性が光起電力素子２０に生じる光起電力の極性と一致するように整流され、光起電力素子２０の光起電力と合わせて、光起電力素子２０の正極と負極との間の容量（以下、端子間容量という。）とｎチャネルＭＯＳＦＥＴ３０のゲート−ソース間容量（以下、入力容量という。）とが充電される。
【００５０】
そして、この充電電圧が閾値電圧を超えるとｎチャネルＭＯＳＦＥＴ３０がターンオンする。
【００５１】
すなわち、光起電力素子２０に生じる光起電力だけでなく、トランスＴの２次巻線Ｔ２に生じる誘導起電力と合わせて光起電力素子２０の端子間容量並びにｎチャネルＭＯＳＦＥＴ３０の入力容量が充電されるため、ｎチャネルＭＯＳＦＥＴ３０をターンオンさせるのに要する時間を短縮させることが可能となる。
【００５２】
次に、ｎチャネルＭＯＳＦＥＴ３０をオン状態からオフ状態へターンオフさせる時の動作を説明する。
【００５３】
駆動電源１１の出力電圧が０Ｖになり、発光素子１０が消灯すると、光起電力素子２０の出力電流が減少する。
【００５４】
一方、駆動電源１１の出力電圧の立ち下がり時には、交流電力発生回路４０ａから交流電力が発生し、トランスＴの１次巻線Ｔ１に交流電力が流れることで、２次巻線Ｔ２に誘導起電力が生じる。
【００５５】
そして、整流回路５０ａで第１のスイッチＳＷ１がオン、第２のスイッチＳＷ２がオフし、２次巻線Ｔ２に生じる誘導起電力の極性が光起電力素子２０の光起電力の極性と逆極性となるように整流される。
【００５６】
この誘導起電力によって、光起電力素子２０の端子間容量とｎチャネルＭＯＳＦＥＴ３０の入力容量に蓄積されていた電荷が急速に放電される。
【００５７】
すなわち、ターンオフ時においては、トランスＴの２次巻線Ｔ２に生じる誘導起電力でｎチャネルＭＯＳＦＥＴ３０のゲート−ソース間を逆バイアスすることにより、ｎチャネルＭＯＳＦＥＴ３０をターンオフさせるのに要する時間を短縮させることが可能となる。
【００５８】
かかる半導体スイッチ素子の駆動回路においては、半導体スイッチ素子であるｎチャネルＭＯＳＦＥＴ３０のターンオン時のスイッチング時間並びにターンオフ時のスイッチング時間の短縮が可能となる。
【００５９】
なお、第１の２次側回路Ｂ１に、第１の光起電力素子２０で発生した電流がｎチャネルＭＯＳＦＥＴ３０に流れ込む向きで、第１の光起電力素子２０と直列に整流素子を接続してもよい。この整流素子を設けることで、整流回路５０ａで整流された交流電力が、効率的にｎチャネルＭＯＳＦＥＴ３０の入力容量を充電し、ｎチャネルＭＯＳＦＥＴ３０のスイッチング時間の更なる短縮が可能となる。
【００６０】
（実施形態２）
図２に、本実施形態の半導体スイッチ素子の駆動回路を示す。
【００６１】
本実施形態の半導体スイッチ素子の駆動回路は、実施形態１の交流電力発生回路４０ａと整流回路５０ａとに代えて、交流電力発生回路４０ｂと整流回路５０ｂとを備えた点に特徴があり、その他の構成は実施形態１と共通するために、共通する部分については同一の符号を付して説明を省略する。
【００６２】
本実施形態の交流電力発生回路４０ｂは、駆動電源１１からの駆動電力が発生するタイミングで交流電力がトランスＴの１次巻線Ｔ１に印加されるように制御する手段（図示せず）を備えており、交流電力発生回路４０ｂの入力が発光素子１０の両端と接続され、駆動電源１１が出力するパルス電圧の立ち上がりのタイミングで交流電力を発生し、その信号がトランスＴの１次巻線Ｔ１に印加されるようになっている。
【００６３】
整流回路５０ｂは、ダイオードＤ３からなり、駆動電源１１からのパルス電圧の立ち上がり時にトランスＴの２次巻線Ｔ２に生じる誘導起電力が光起電力素子２０に生じる光起電力と同一極性となるように、ダイオードＤ３のアノードがトランスＴの２次巻線Ｔ２の一方の端子に接続され、カソードがｎチャネルＭＯＳＦＥＴ３０のゲートに接続され、トランスＴの２次巻線Ｔ２の他方の端子がｎチャネルＭＯＳＦＥＴ３０のソースに接続される。
【００６４】
次に、上記のように構成された半導体スイッチ素子の駆動回路を用いて、ｎチャネルＭＯＳＦＥＴ３０をオフ状態からオン状態へターンオンさせる時の動作について説明する。
【００６５】
駆動電源１１からパルス電圧が出力されて出力電圧が０Ｖから正電圧に立ち上がると、抵抗１２を介して発光素子１０に電流が流れ、発光素子１０が発光し、発光素子１０と光結合されている光起電力素子２０に光起電力が生じる。
【００６６】
一方、駆動電源１１の出力電圧の立ち上がり時には、交流電力発生回路４０ｂから交流電力が発生し、トランスＴの１次巻き線Ｔ１に交流電流が流れることで、２次巻線Ｔ２に誘導起電力が生じる。
【００６７】
そして、２次巻線Ｔ２に生じる誘導起電力が正電圧となるように、整流回路５０ｂで整流され、光起電力素子２０の光起電力と合わせて、光起電力素子２０の端子間容量とｎチャネルＭＯＳＦＥＴ３０の入力容量が充電される。
【００６８】
そして、この充電電圧が閾値電圧を超えるとｎチャネルＭＯＳＦＥＴ３０がターンオンする。
【００６９】
すなわち、半導体スイッチ素子であるｎチャネルＭＯＳＦＥＴ３０のターンオン時に、光起電力素子２０に生じる光起電力だけでなく、トランスＴの２次巻線Ｔ２に生じる誘導起電力と合わせて光起電力素子２０の端子間容量並びにｎチャネルＭＯＳＦＥＴ３０の入力容量が充電することで、ｎチャネルＭＯＳＦＥＴ３０のターンオン時のスイッチング時間の短縮が可能となる。
【００７０】
（実施形態３）
図３に、本実施形態の半導体スイッチ素子の駆動回路を示す。
【００７１】
本実施形態の半導体スイッチ素子の駆動回路は、実施形態２の交流電力発生回路４０ｂと整流回路５０ｂとに代えて、交流電力発生回路４０ｃと整流回路５０ｃとを備えた点に特徴があり、その他の構成は実施形態２と共通するために、共通する部分については同一の符号を付して説明を省略する。
【００７２】
本実施形態の交流電力発生回路４０ｃは、駆動電源１１からの駆動電力が消滅するタイミングで交流電力がトランスＴの１次巻線Ｔ１に印加されるように制御する手段（図示せず）を備えており、交流電力発生回路４０ｃの入力が発光素子１０の両端と接続され、駆動電源１１が出力するパルス電圧の立ち下がりのタイミングで交流電力を発生し、その信号がトランスＴの１次巻線Ｔ１に印加されるようになっている。
【００７３】
整流回路５０ｃは、ダイオードＤ４からなり、駆動電源１１からのパルス電圧の立ち下がり時にトランスＴの２次巻線Ｔ２に生じる誘導起電力が光起電力素子２０の光起電力と逆極性となるように、ダイオードＤ４のアノードがトランスＴの２次巻線Ｔ２の一方の端子に接続され、カソードがｎチャネルＭＯＳＦＥＴ３０のソースに接続され、トランスＴの２次巻線Ｔ２の他方の端子がｎチャネルＭＯＳＦＥＴ３０のゲートに接続される。
【００７４】
次に、上記のように構成された半導体スイッチ素子の駆動回路を用いて、ｎチャネルＭＯＳＦＥＴ３０をオン状態からオフ状態へターンオフさせる時の動作について説明する。
【００７５】
駆動電源１１の出力電圧が０Ｖになり、発光素子１０が消灯すると、光起電力素子２０の出力電流が減少する。
【００７６】
一方、駆動電源１１の出力電圧の立ち下がり時には、交流電力発生回路４０ｃから交流電力が発生し、トランスＴの１次巻線Ｔ１に交流電力が流れることで、２次巻線Ｔ２に誘導起電力が生じる。
【００７７】
そして、２次巻線Ｔ２に生じる誘導起電力が負電圧となるように、整流回路５０ｂで整流され、光起電力素子２０の端子間容量とｎチャネルＭＯＳＦＥＴ３０の入力容量に蓄積されていた電荷が急速に放電される。
【００７８】
すなわち、半導体スイッチ素子であるｎチャネルＭＯＳＦＥＴ３０のターンオフ時に、トランスＴの２次巻線Ｔ２に生じる誘導起電力でｎチャネルＭＯＳＦＥＴ３０のゲート−ソース間が逆バイアスすることで、ｎチャネルＭＯＳＦＥＴ３０のターンオフ時のスイッチング時間の短縮が可能となる。
【００７９】
（実施形態４）
図４に、本実施形態の半導体スイッチ素子の駆動回路を示す。
【００８０】
本実施形態の半導体スイッチ素子の駆動回路は、実施形態１の交流電力発生回路４０ａに代えて、交流電力発生回路４０ｄを備えた点に特徴があり、その他の構成は実施形態１と共通するために、共通する部分については同一の符号を付して説明を省略する。
【００８１】
本実施形態の交流電力発生回路４０ｄは、第１の電力供給回路から独立しており、常時、トランスＴの１次巻線Ｔ１へ交流電力を印加する。
【００８２】
以下、本実施形態の半導体スイッチ素子の駆動回路の動作を説明する。
【００８３】
まず、ｎチャネルＭＯＳＦＥＴ３０をオフ状態からオン状態へターンオンさせる時の動作について説明する。
【００８４】
駆動電源１１からパルス電圧が出力されて出力電圧が０Ｖから正電圧に立ち上がると、抵抗１２を介して発光素子１０に電流が流れ、発光素子１０が発光し、発光素子１０と光結合されている光起電力素子２０に光起電力が生じる。
【００８５】
一方、駆動電源１１の出力電圧の立ち上がり時には、整流回路５０ａで第１のスイッチＳＷ１がオフ、第２のスイッチＳＷ２がオンし、トランスＴの２次巻線Ｔ２に生じる誘導起電力の極性が光起電力素子２０に生じる光起電力の極性と一致するように整流され、光起電力素子２０の光起電力と２次巻線Ｔ２に生じた誘導起電力とによって、光起電力素子２０の端子間容量とｎチャネルＭＯＳＦＥＴ３０の入力容量とが充電される。
【００８６】
そして、この充電電圧が閾値電圧を超えるとｎチャネルＭＯＳＦＥＴ３０がターンオンする。
【００８７】
すなわち、光起電力素子２０に生じる光起電力だけでなく、トランスＴの２次巻線Ｔ２に生じる誘導起電力と合わせて光起電力素子２０の端子間容量並びにｎチャネルＭＯＳＦＥＴ３０の入力容量が充電されるため、ｎチャネルＭＯＳＦＥＴ３０をターンオンさせるのに要する時間を短縮させることが可能となる。
【００８８】
次に、ｎチャネルＭＯＳＦＥＴ３０をオン状態からオフ状態へターンオフさせる時の動作を説明する。
【００８９】
駆動電源１１の出力電圧が０Ｖになり、発光素子１０が消灯すると、光起電力素子２０の出力電流が減少する。
【００９０】
一方、駆動電源１１の出力電圧の立ち下がり時には、整流回路５０ａで第１のスイッチＳＷ１がオン、第２のスイッチＳＷ２がオフし、トランスＴの２次巻線Ｔ２に生じる誘導起電力の極性が光起電力素子２０に生じる光起電力の極性と逆極性となるように整流される。
【００９１】
この誘導起電力によって、光起電力素子２０の端子間容量とｎチャネルＭＯＳＦＥＴ３０の入力容量に蓄積されていた電荷が急速に放電される。
【００９２】
すなわち、ターンオフ時においては、トランスＴの２次巻線Ｔ２に生じる誘導起電力でｎチャネルＭＯＳＦＥＴ３０のゲート−ソース間を逆バイアスすることにより、ｎチャネルＭＯＳＦＥＴ３０をターンオフさせるのに要する時間を短縮させることが可能となる。
【００９３】
かかる半導体スイッチ素子の駆動回路においては、半導体スイッチ素子であるｎチャネルＭＯＳＦＥＴ３０のターンオン時のスイッチング時間並びにターンオフ時のスイッチング時間の短縮が可能となる。
【００９４】
なお、本実施形態において、整流回路５０ａは、図５に示すように実施形態２の整流回路５０ｂ、または図６に示すように実施形態３の整流回路５０ｃでもよく、夫々、ターンオン時のスイッチング時間またはターンオフ時のスイッチング時間を短縮させることが可能である。
【００９５】
（実施形態５）
図７に、本実施形態の半導体スイッチ素子の駆動回路を示す。
【００９６】
本実施形態の半導体スイッチ素子の駆動回路は、実施形態１の絶縁型の電力伝達手段であるトランスＴに代えて、第２の１次側回路Ａ２と第２の２次側回路Ｂ２とを静電結合するコンデンサＣ１，Ｃ２を備えた点に特徴があり、その他の構成は実施形態１と共通するために、共通する部分については同一の符号を付して説明を省略する。
【００９７】
コンデンサＣ１，Ｃ２は、整流回路５０ａのスイッチＳＷ１，ＳＷ２の一端とダイオードＤ１，Ｄ２のアノードとの接続点と、交流電力発生回路４０ａの出力との間に接続される。
【００９８】
以下、本実施形態の駆動回路の動作を説明する。
【００９９】
まず、ｎチャネルＭＯＳＦＥＴ３０をオフ状態からオン状態へターンオンさせる時の動作について説明する。
【０１００】
駆動電源１１からパルス電圧が出力されて出力電圧が０Ｖから正電圧に立ち上がると、抵抗１２を介して発光素子１０に電流が流れ、発光素子１０が発光し、発光素子１０と光結合されている光起電力素子２０に光起電力が生じる。
【０１０１】
一方、駆動電源１１の出力電圧の立ち上がり時には、交流電力発生回路４０ａから交流電力が発生し、コンデンサＣ１，Ｃ２を介して交流電流が整流回路５０ａに流れる。
【０１０２】
そして、整流回路５０ａで第１のスイッチＳＷ１がオフ、第２のスイッチＳＷ２がオンし、光起電力素子２０の光起電力と同一極性になるように整流され、光起電力素子２０の光起電力と合わせて、光起電力素子２０の端子間容量とｎチャネルＭＯＳＦＥＴ３０の入力容量とが充電される。
【０１０３】
そして、この充電電圧が閾値電圧を超えるとｎチャネルＭＯＳＦＥＴ３０がターンオンする。
【０１０４】
すなわち、光起電力素子に生じる光起電力だけでなく、コンデンサＣ１，Ｃ２を介して交流電力発生回路４０ａから整流回路５０ａへ供給される電流と合わせて、光起電力素子２０の端子間容量並びにｎチャネルＭＯＳＦＥＴ３０の入力容量が充電されるため、ｎチャネルＭＯＳＦＥＴ３０をターンオンさせるのに要する時間を短縮させることが可能となる。
【０１０５】
次に、ｎチャネルＭＯＳＦＥＴ３０をオン状態からオフ状態へターンオフさせる時の動作を説明する。
【０１０６】
駆動電源１１の出力電圧が０Ｖになり、発光素子１０が消灯すると、光起電力素子２０の出力電流が減少する。
【０１０７】
一方、駆動電源１１の出力電圧の立ち下がり時には、交流電力発生回路４０ａから交流電力が発生し、コンデンサＣ１，Ｃ２を介して交流電力が整流回路５０ａに流れる。
【０１０８】
そして、整流回路５０ａでスイッチＳＷ１がオン、スイッチＳＷ２がオフし、その交流電力が光起電力素子２０の光起電力の極性と逆極性となるように整流され、整流された交流電力によって、光起電力素子２０の端子間容量とｎチャネルＭＯＳＦＥＴ３０の入力容量に蓄積されていた電荷が急速に放電される。
【０１０９】
すなわち、ターンオフ時においては、ｎチャネルＭＯＳＦＥＴ３０のゲート−ソース間を逆バイアスすることにより、ｎチャネルＭＯＳＦＥＴ３０をターンオフさせるのに要する時間を短縮させることが可能となる。
【０１１０】
かかる半導体スイッチ素子の駆動回路においては、半導体スイッチ素子であるｎチャネルＭＯＳＦＥＴ３０のターンオン時のスイッチング時間並びにターンオフ時のスイッチング時間の短縮が可能となる。
【０１１１】
（実施形態６）
図８に、本実施形態の半導体スイッチ素子の駆動回路を示す。
【０１１２】
本実施形態の半導体スイッチ素子の駆動回路は、実施形態１の整流回路５０ａに代えて、整流回路５０ｄを備えた点に特徴があり、その他の構成は実施形態１と共通するために、共通する部分については同一の符号を付して説明を省略する。
【０１１３】
本実施形態の整流回路５０ｄは、２つのＭＯＳＦＥＴ５１，５２と、ＭＯＳＦＥＴ５１，５２をオン／オフ制御する光結合駆動回路とからなる。
【０１１４】
２つのＭＯＳＦＥＴ５１，５２は、互いに逆直列となるように、夫々のソースがトランスＴの２次巻線の一方の端子と他方の端子へ接続され、一方のＭＯＳＦＥＴ５１のドレインがｎチャネルＭＯＳＦＥＴ３０のゲートと接続され、他方のＭＯＳＦＥＴ５２のドレインがｎチャネルＭＯＳＦＥＴ３０のソースと接続されている。
【０１１５】
光結合駆動回路は、第２の光起電力素子５３，５４と、第２の発光素子５６，５７と、インバータ回路５５とからなる。
【０１１６】
第２の光起電力素子５３，５４の正極は、ＭＯＳＦＥＴ５１，５２のゲートに夫々接続され、負極は、ＭＯＳＦＥＴ５１，５２のソースに夫々接続されている。
【０１１７】
第２の発光素子５６，５７は、一方の第２の発光素子５６がインバータ回路５５を介して駆動電源１１と直列に接続され、他方の第２の発光素子５７が直接駆動電源１１と直列に接続されている。
【０１１８】
上記のように構成された整流回路５０ｄは、駆動電源１１のパルス電圧が正電圧のときには、一方のＭＯＳＦＥＴ５１がオフ、他方のＭＯＳＦＥＴ５２がオンし、一方のＭＯＳＦＥＴ５１のボディダイオードにより、トランスＴの２次巻線Ｔ２に生じる誘導起電力が第１の光起電力素子２０に生じる光起電力と同一極性となる向きに整流する。また、駆動電源１１のパルス電圧が０Ｖの時には、一方のＭＯＳＦＥＴ５１がオン、他方のＭＯＳＦＥＴ５２がオフし、トランスＴの２次巻線Ｔ２に生じる誘導起電力が光起電力素子の光起電力と逆極性になるように他方のＭＯＳＦＥＴ５２のボディダイオードにより整流する。
【０１１９】
整流回路５０ｄにおける第２の光起電力素子５３，５４は、チャネル幅サイズの小さいＭＯＳＦＥＴ５１，５２をオンするのに十分な光起電力を発生すればよく、光起電力素子のサイズを小さくできる。よって、光起電力素子５３，５４が光起電力を発生するスピードが速く、かつ、整流回路５０ｄにおけるＭＯＳＦＥＴ５１，５２の入力容量が小さいため、ＭＯＳＦＥＴ５１，５２のスイッチングスピードは速い。よって、実施形態１と同様の動作により、半導体スイッチ素子のスイッチング時間を短縮できると共に、第２の光起電力素子５３，５４と、第２の発光素子５６，５７とが光結合である為、１次側回路Ａ１，Ａ２と２次側回路Ｂ１，Ｂ２とを電気的に完全絶縁することができる。
【０１２０】
（実施形態７）
本実施形態は、図９に示すように、ゲート同士およびソース同士が夫々共通接続された２つのｎチャネルＭＯＳＦＥＴ３１ａ，３１ｂからなる半導体スイッチ素子３１と、実施形態１の駆動回路とを備えた半導体リレーを構成している。
【０１２１】
このように構成される半導体リレーにおいても、実施形態１と同様の動作によりスイッチング時間を短縮させることができる。
【０１２２】
なお、半導体リレーを構成する駆動回路は、実施形態１の駆動回路に限定されるものではなく、実施形態２乃至６に示した何れかの駆動回路であっても構わない。
【０１２３】
【発明の効果】
請求項１の発明は、駆動電源からの駆動電力により光信号を発生する発光素子を有する第１の１次側回路と、第１の光起電力素子を有し前記第１の１次側回路と光結合された第１の２次側回路とからなり、前記駆動電源からの駆動電力を前記第１の１次側回路を介して光を媒体として前記第１の２次側回路へと伝達し、前記第１の２次側回路に接続された半導体スイッチ素子に供給して半導体スイッチ素子をオン／オフする第１の電力供給回路を備えると共に、交流電力が印加される第２の１次側回路と、前記第２の１次側回路に印加された交流電力を第２の２次側回路に伝達する絶縁型の電力伝達手段と、前記第２の２次側回路に伝達された交流電力を整流する整流回路とからなり、前記整流回路で整流された交流電力を前記第１の電力供給回路と共に前記半導体スイッチ素子へ供給する第２の電力供給回路を備えたので、第１の電力供給回路による電力伝達を第２の電力供給回路により補うことで半導体スイッチ素子のスイッチング時間を短縮させることが可能な駆動回路を実現できるという効果がある。
【０１２４】
請求項２の発明は、請求項１記載の発明において、前記電力伝達手段は、前記第２の１次側回路と前記第２の２次側回路とを電磁結合するトランスからなるので、トランスを用いた請求項１記載の絶縁型の電力伝達手段を実現できるという効果がある。
【０１２５】
請求項３の発明は、請求項１記載の発明において、前記電力伝達手段は、前記第２の１次側回路と前記第２の２次側回路とを静電結合するコンデンサからなるので、コンデンサを用いた請求項１記載の絶縁型の電力伝達手段を実現できるという効果がある。
【０１２６】
請求項４の発明は、請求項１乃至３の何れか記載の発明において、前記第２の１次側回路へ印加される交流電力が、前記駆動電源からの駆動電力が発生するタイミング、または消滅するタイミング、または発生するタイミングと消滅するタイミングで印加されるように制御する手段を備えたので、前記半導体スイッチ素子のオン／オフのタイミングで必要とされる交流電力を効率的に供給できるという効果がある。
【０１２７】
請求項５の発明は、請求項１乃至３の何れか記載の発明において、前記第２の１次側回路へ、常時交流電力を印加する手段を備えたので、常に、前記第２の１次側回路に交流電力を供給できるという効果がある。
【０１２８】
請求項６の発明は、請求項１乃至５の何れか記載の発明において、前記整流回路は、前記第１の光起電力素子の光起電力の発生時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と同一極性となるように整流するので、前記第１の光起電力素子の光起電力の発生時に、急速に前記第１の２次側回路の電圧を上昇でき、前記半導体スイッチ素子のターンオン時のスイッチング時間を短縮できるという効果がある。
【０１２９】
請求項７の発明は、請求項１乃至５の何れか記載の発明において、前記整流回路は、前記第１の光起電力素子の光起電力の消滅時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と逆極性となるように整流するので、前記第１の光起電力素子の光起電力の消滅時に、急速に前記第１の２次側回路の電圧を下降でき、前記半導体スイッチ素子のターンオフ時のスイッチング時間を短縮できるという効果がある。
【０１３０】
請求項８の発明は、請求項１乃至５の何れか記載の発明において、前記整流回路は、前記第１の光起電力素子の光起電力の発生時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と同一極性となるように整流すると共に、前記第１の光起電力素子の光起電力の消滅時に、前記第２の２次側回路へ伝達された交流電力が前記第１の光起電力素子の光起電力と逆極性となるように整流するので、前記第１の光起電力素子の光起電力の発生時と消滅時の両方において、急速に前記第１の２次側回路の電圧を上昇または下降でき、前記半導体スイッチ素子のターンオン時とターンオフ時のスイッチング時間を短縮できるという効果がある。
【０１３１】
請求項９の発明は、請求項８記載の発明において、前記整流回路は、互いに逆直列となるように前記電力伝達手段に接続された２つのＭＯＳＦＥＴと、第２の光起電力素子の光起電力により前記ＭＯＳＦＥＴのゲート電圧を制御して前記ＭＯＳＦＥＴをオン／オフする光結合駆動回路とからなり、前記光結合駆動回路によりオフされた前記ＭＯＳＦＥＴのボディーダイオードで、前記交流電力を整流することを特徴とするので、電力を伝達する前記２つのＭＯＳＦＥＴとその駆動回路である前記光結合駆動回路とが電気的に絶縁された請求項８記載の整流回路を実現できるという効果がある。
【０１３２】
請求項１０の発明は、請求項１乃至９の何れか記載の発明において、前記第１の２次側回路に、前記第１の光起電力素子で発生した電流が前記半導体スイッチ素子に流れ込む向きで、前記第１の光起電力素子と直列に接続される整流素子を備えたので、第２の電力供給回路からの電力が効率的に前記半導体スイッチ素子へ流れ、半導体スイッチ素子のスイッチング時間を更に短縮できるという効果がある。
【０１３３】
請求項１１の発明は、２つのＦＥＴの制御端子同士、および各１対の主端子のうち一方の主端子同士を夫々共通接続して構成された半導体スイッチ素子と、共通接続された制御端子と一方の主端子との間に制御入力を与える請求項１乃至１０の何れか記載の半導体スイッチ素子の駆動回路を備えたので、スイッチング時間を短縮した半導体リレーを実現できるという効果がある。
【図面の簡単な説明】
【図１】実施形態１の半導体スイッチ素子の駆動回路を示す図である。
【図２】実施形態２の半導体スイッチ素子の駆動回路を示す図である。
【図３】実施形態３の半導体スイッチ素子の駆動回路を示す図である。
【図４】実施形態４の半導体スイッチ素子の駆動回路を示す図である。
【図５】実施形態４の別の形態の半導体スイッチ素子の駆動回路を示す図である。
【図６】実施形態４の別の形態の半導体スイッチ素子の駆動回路を示す図である。
【図７】実施形態５の半導体スイッチ素子の駆動回路を示す図である。
【図８】実施形態６の半導体スイッチ素子の駆動回路を示す図である。
【図９】実施形態７の半導体リレーを示す図である。
【図１０】従来の半導体スイッチ素子の駆動回路を示す図である。
【符号の説明】
１０  発光素子
１１  駆動電源
１２  抵抗
２０  光起電力素子
３０  ｎチャネルＭＯＳＦＥＴ
４０ａ〜４０ｄ  交流電力発生回路
５０ａ〜５０ｄ  整流回路
Ａ１  第１の１次側回路
Ａ２  第２の１次側回路
Ｂ１  第１の２次側回路
Ｂ２  第２の２次側回路
Ｔ  トランス
【図１】
2004153347.tif 000003
【図２】
2004153347.tif 000004
【図３】
2004153347.tif 000005
【図４】
2004153347.tif 000006
【図５】
2004153347.tif 000007
【図６】
2004153347.tif 000008
【図７】
2004153347.tif 000009
【図８】
2004153347.tif 000010
【図９】
2004153347.tif 000011
【図１０】
2004153347.tif 000012