(57)【要約】【課題】信頼性が高く、負荷への通電状態の電源制御用のＭＯＳＦＥＴ等の確実な保護が図れる過負荷検出方法、過負荷検出回路、回路保護方法及び保護回路を提供する。【解決手段】この過負荷検出回路２０では、負荷２１及びその電源制御用のＦＥＴ２３に並列に、過負荷判定基準に応じた抵抗値を有するダミー負荷３１及び検出用のＦＥＴ３３が設けらており、両ＦＥＴ２３，３３のソース電圧をコンパレータ３５にて比較し、ＦＥＴ２３のソース電圧がＦＥＴ３３のソース電圧を下回ると、過負荷発生と判定され、チョッパー回路３７及び電圧調節回路３９が作動され、ＦＥＴ２３の通流電流が抑制される。【選択図】        図１
2004248088.tif 000002
【特許請求の範囲】
【請求項１】
電源ラインから負荷への通電状態をＭＯＳＦＥＴにより制御する際の過負荷を検出する過負荷検出方法であって、
負荷と、その負荷への通電状態を制御する電源制御用のＭＯＳＦＥＴとが介装された第１の通電路を前記電源ラインとグランドとの間に設けるとともに、
予め設定された負荷特性を有するダミー負荷と、そのダミー負荷への通電状態を制御する検出用のセンスＭＯＳＦＥＴとが介装された第２の通電路を前記電源ラインとグランドとの間に設け、
前記電源制御用のＭＯＳＦＥＴ及び前記検出用のセンスＭＯＳＦＥＴを共通の駆動信号で駆動しつつ、前記第１の通電路における前記負荷と前記電源制御用のＭＯＳＦＥＴとの間における第１の電圧レベルと、前記第２の通電路における前記負荷と前記検出用のセンスＭＯＳＦＥＴとの間における第２の電圧レベルとを比較することにより、過負荷の有無を検出する、過負荷検出方法。
【請求項２】
請求項１に記載の過負荷検出方法において、
前記ダミー負荷の負荷特性を決定する要素であるその抵抗値は、前記電源制御用のＭＯＳＦＥＴを介して供給可能な電流の容量に応じて決定される、過負荷検出方法。
【請求項３】
請求項１又は２に記載の過負荷検出方法において、
前記電源制御用のＭＯＳＦＥＴ及び前記検出用のセンスＭＯＳＦＥＴは、同一特性のＮチャンネルＭＯＳＦＥＴであり、前記負荷及び前記ダミー負荷の電流通流方向上流側に設けられ、互いに同様なゲート駆動信号により駆動され、
前記第１の電圧レベルが前記第２の電圧レベルを下回った場合に、過負荷であると判定する、過負荷検出方法。
【請求項４】
請求項１ないし３のいずれかに記載の過負荷検出方法において、
前記第１の電圧レベルと前記第２の電圧レベルとの比較をコンパレータを用いて行う、過負荷検出方法。
【請求項５】
電源ラインから負荷への通電状態をＭＯＳＦＥＴにより制御する際の過負荷を検出する過負荷検出回路であって、
負荷と、その負荷への通電状態を制御する電源制御用のＭＯＳＦＥＴとが介装された第１の通電路を前記電源ラインとグランドとの間に設けるとともに、
所定の過負荷判定基準に応じた負荷特性を有するダミー負荷と、そのダミー負荷への通電状態を制御する検出用のセンスＭＯＳＦＥＴとが介装された第２の通電路を前記電源ラインとグランドとの間に前記第１の通電路に対して並列に設け、
前記電源制御用のＭＯＳＦＥＴ及び前記検出用のセンスＭＯＳＦＥＴを共通の駆動信号で駆動する駆動回路を設け、
前記第１の通電路における前記負荷と前記電源制御用のＭＯＳＦＥＴとの間における第１の電圧レベルと、前記第２の通電路における前記負荷と前記検出用のセンスＭＯＳＦＥＴとの間における第２の電圧レベルとを比較することにより、過負荷の有無を検出する検出回路を設けた、過負荷検出回路。
【請求項６】
請求項５に記載の過負荷検出回路において、
前記ダミー負荷の負荷特性を決定する要素であるその抵抗値は、前記電源制御用のＭＯＳＦＥＴに接続して通電制御が可能な負荷の抵抗値のうちの最低の抵抗値に設定される、過負荷検出回路。
【請求項７】
請求項５又は６に記載の過負荷検出回路において、
前記電源制御用のＭＯＳＦＥＴ及び前記検出用のセンスＭＯＳＦＥＴは、同一特性のＮチャンネルＭＯＳＦＥＴであり、前記負荷及び前記ダミー負荷の電流通流方向上流側に設けられ、互いに同様なゲート駆動信号により駆動され、
前記検出回路は、前記第１の電圧レベルが前記第２の電圧レベルを下回った場合に、過負荷であると判定する、過負荷検出回路。
【請求項８】
前記第５ないし７のいずれかに記載の過負荷検出回路において、
前記検出回路として、コンパレータが用いられる、過負荷検出回路。
【請求項９】
請求項１ないし４のいずれかに記載の過負荷検出方法を用いた回路保護方法であって、
過負荷を検出した場合に、前記電源制御用のＭＯＳＦＥＴの電流通流量を抑制する、又はオフさせる、回路保護方法。
【請求項１０】
請求項５ないし８のいずれかに記載の過負荷検出回路を用いた保護回路であって、
前記検出回路が過負荷を検出した場合に、前記電源制御用のＭＯＳＦＥＴの電流通流量を抑制する、又はオフさせる調節回路をさらに備える、保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源ラインから負荷への通電状態をＭＯＳＦＥＴにより制御する際の過負荷を検出する過負荷検出方法、過負荷検出回路、回路保護方法及び保護回路に関する。
【０００２】
【従来の技術】
図３は、従来の過負荷検出回路及びそれを用いた保護回路の回路図である。この保護回路は、電源ライン１から負荷３への通電状態を電源制御用のＮチャンネルＭＯＳＦＥＴ５により制御する際の回路保護のために設けられるものであり、ＦＥＴ５の保護のために回路保護用のＮチャンネルＭＯＳＦＥＴ７が設けられている。ＦＥＴ５は、負荷３の電流通流方向上流側に設けられており、そのゲートには抵抗９を介してチャージポンプ回路１１からのゲート駆動信号が入力される。ＦＥＴ７のゲートはＦＥＴ５のドレインと接続され、ＦＥＴ７のドレインは電圧調節用のダイオード１３を介してＦＥＴ５のゲートに接続され、ＦＥＴ７のソースはＦＥＴ５のソースと接続されている。
【０００３】
このような回路構造により、負荷３を動作させる際には、チャージポンプ回路１１からのゲート駆動信号が抵抗９を介してＦＥＴ５のゲートに与えられてＦＥＴ５がオンされ、電源ライン１からの電流がＦＥＴ５を介して負荷３に供給される。このとき、ＦＥＴ５を流れる電流の通流量が許容限度内であり、ＦＥＴ５のオン抵抗が一定レベル以下（換言すれば、電源電流がＦＥＴ５を流れる際に生じる電圧降下（ドレイン、ソース間電圧Ｖｄｓ）が一定レベル以下）である場合には、ＦＥＴ７は、ＦＥＴ７のゲート、ソース間電圧がそのしきい値電圧以下の状態にあり、オフしているように設定されている。
【０００４】
そして、ＦＥＴ５の電流通流量が許容限度以上に増大してＦＥＴ５のオン抵抗が増大し、ＦＥＴ５での電圧降下が一定レベル以上になると、ＦＥＴ７のゲート、ソース間電圧がしきい値電圧を上回ってＦＥＴ７がオンし、これに伴ってＦＥＴ５のゲート、ソース間がダイオード１３及びＦＥＴ７を介して導通し、ＦＥＴ５のゲート電圧が引き下げられ、これによってＦＥＴ５の電流通流量が抑制される。
【０００５】
図４は、図３の回路構造における電源制御用のＦＥＴ５のドレイン、ソース間電圧Ｖｄｓと通流電流Ｉｄとの関係を示す図である。図４のグラフＧ１は回路保護用のＦＥＴ７を設けた場合のグラフを示し、グラフＧ２はＦＥＴ７を取り除いた場合のグラフを示している。図４のグラフＧ１，Ｇ２より分かるように、保護用のＦＥＴ７が設けられていない場合は、電源制御用のＦＥＴ５のドレイン、ソース間電圧Ｖｄｓの増大に伴って通流電流Ｉｄも増加してゆくのに対して、保護用のＦＥＴ７が設けられている場合は、ＦＥＴ５のソース、ドレイン間電圧Ｖｄｓが一定レベルＶａを上回ってＦＥＴ７がオンした後は、ソース、ドレイン間電圧Ｖｄｓの増加に伴う通流電流Ｉｄの増加が緩やかになり、ＦＥＴ５等の保護が図られている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の図３に示す従来技術では、保護回路の特性に対する電圧調節用のダイオード１３の特性の影響が大きいところ、ダイオード１３の特性の温度依存性が大きいため、その影響により保護回路の特性が不安定になりやすく、信頼性が低い。
【０００７】
また、図４のグラフＧ１からも分かるように、ＦＥＴ７がオンした後も、ソース、ドレイン間電圧Ｖｄｓの増加に伴ってＦＥＴ５の電流通流Ｉｄも緩やかではあるが増加してしまい、ＦＥＴ５等の確実な保護が図れない。
【０００８】
そこで、本発明は、信頼性が高く、負荷への通電状態の電源制御用のＭＯＳＦＥＴ等の確実な保護が図れる過負荷検出方法、過負荷検出回路、回路保護方法及び保護回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するための技術的手段は、電源ラインから負荷への通電状態をＭＯＳＦＥＴにより制御する際の過負荷を検出する過負荷検出方法であって、負荷と、その負荷への通電状態を制御する電源制御用のＭＯＳＦＥＴとが介装された第１の通電路を前記電源ラインとグランドとの間に設けるとともに、予め設定された負荷特性を有するダミー負荷と、そのダミー負荷への通電状態を制御する検出用のセンスＭＯＳＦＥＴとが介装された第２の通電路を前記電源ラインとグランドとの間に設け、前記電源制御用のＭＯＳＦＥＴ及び前記検出用のセンスＭＯＳＦＥＴを共通の駆動信号で駆動しつつ、前記第１の通電路における前記負荷と前記電源制御用のＭＯＳＦＥＴとの間における第１の電圧レベルと、前記第２の通電路における前記負荷と前記検出用のセンスＭＯＳＦＥＴとの間における第２の電圧レベルとを比較することにより、過負荷の有無を検出する。
【００１０】
好ましくは、前記ダミー負荷の負荷特性を決定する要素であるその抵抗値は、前記電源制御用のＭＯＳＦＥＴを介して供給可能な電流の容量に応じて決定されるのがよい。
【００１１】
また、好ましくは、前記電源制御用のＭＯＳＦＥＴ及び前記検出用のセンスＭＯＳＦＥＴは、同一特性のＮチャンネルＭＯＳＦＥＴであり、前記負荷及び前記ダミー負荷の電流通流方向上流側に設けられ、互いに同様なゲート駆動信号により駆動され、前記第１の電圧レベルが前記第２の電圧レベルを下回った場合に、過負荷であると判定するのがよい。
【００１２】
さらに、好ましくは、前記第１の電圧レベルと前記第位置の電圧レベルとの比較をコンパレータを用いて行うのがよい。
【００１３】
また、前記目的を達成するための技術的手段は、電源ラインから負荷への通電状態をＭＯＳＦＥＴにより制御する際の過負荷を検出する過負荷検出回路であって、負荷と、その負荷への通電状態を制御する電源制御用のＭＯＳＦＥＴとが介装された第１の通電路を前記電源ラインとグランドとの間に設けるとともに、所定の過負荷判定基準に応じた負荷特性を有するダミー負荷と、そのダミー負荷への通電状態を制御する検出用のセンスＭＯＳＦＥＴとが介装された第２の通電路を前記電源ラインとグランドとの間に前記第１の通電路に対して並列に設け、前記電源制御用のＭＯＳＦＥＴ及び前記検出用のセンスＭＯＳＦＥＴを共通の駆動信号で駆動する駆動回路を設け、前記第１の通電路における前記負荷と前記電源制御用のＭＯＳＦＥＴとの間における第１の電圧レベルと、前記第２の通電路における前記負荷と前記検出用のセンスＭＯＳＦＥＴとの間における第２の電圧レベルとを比較することにより、過負荷の有無を検出する検出回路を設けている。
【００１４】
さらに、好ましくは、前記ダミー負荷の負荷特性を決定する要素であるその抵抗値は、前記電源制御用のＭＯＳＦＥＴを介して供給可能な電流の容量に応じて決定されるのがよい。
【００１５】
また、好ましくは、前記電源制御用のＭＯＳＦＥＴ及び前記検出用のセンスＭＯＳＦＥＴは、同一特性のＮチャンネルＭＯＳＦＥＴであり、前記負荷及び前記ダミー負荷の電流通流方向上流側に設けられ、互いに同様なゲート駆動信号により駆動され、前記検出回路は、前記第１の電圧レベルが前記第２の電圧レベルを下回った場合に、過負荷であると判定するのがよい。
【００１６】
さらに、好ましくは、前記検出回路として、コンパレータが用いられるのがよい。
【００１７】
また、前記目的を達成するための技術的手段は、請求項１ないし４のいずれかに記載の過負荷検出方法を用いた回路保護方法であって、過負荷を検出した場合に、前記電源制御用のＭＯＳＦＥＴの電流通流量を抑制する、又はオフさせるのがよい。
【００１８】
さらに、前記目的を達成するための技術的手段は、請求項５ないし８のいずれかに記載の過負荷検出回路を用いた保護回路であって、前記検出回路が過負荷を検出した場合に、前記電源制御用のＭＯＳＦＥＴの電流通流量を抑制する、又はオフさせる調節回路をさらに備えるのがよい。
【００１９】
【発明の実施の形態】
図１は、本発明の一実施形態に係る過負荷検出回路及びその過負荷検出回路が適用される回路構造の回路図である。本実施形態に係る過負荷検出回路２０が適用される回路構造は、図１に示すように、負荷２１と、負荷２１への通電状態を制御する電源制御用のＮチャンネルＭＯＳＦＥＴ２３と、ＦＥＴ２３を駆動するチャージポンプ回路（駆動回路）２５とを備えている。負荷２１とＦＥＴ２３とは、ＦＥＴ２３の方が電流通流方向上流側となるように、第１の通電路２７に直列に介装されている。第１の通電路２７は、電源ライン２９とグランドとの間に介装される。チャージポンプ回路２５と電源制御用のＦＥＴ２３のゲートとの間には抵抗３０が介装されている。
【００２０】
チャージポンプ回路２５は、入力される制御信号を昇圧し、抵抗３０を介してゲート駆動信号として電源制御用のＦＥＴ２３のゲートに出力する。すると、電源制御用のＦＥＴ２３は、チャージポンプ回路２５から与えられるゲート駆動信号に基づいてオン、オフ動作等を行いつつ、通電路２７を介して負荷２１に供給する電流の通流状態を制御するようになっている。
【００２１】
本実施形態に係る過負荷検出回路２０は、ダミー負荷３１と、過負荷を検出するための検出用のＮチャンネルセンスＭＯＳＦＥＴ３３と、コンパレータ（検出回路）３５と、チョッパー回路３７と、電圧調節回路３９とを備えている。本発明に係る電圧調節回路には、チョッパー回路３７と電圧調節回路３９とが対応している。ここで、過負荷とは、電源制御用のＦＥＴ２３等に過電流が流れる状態を意味している。
【００２２】
検出用のＦＥＴ３３には、電源制御用のＦＥＴ２３と同一特性のものが用いられ、例えば、半導体集積回路内に電源制御用のＦＥＴ２３と同一構成のものがセンスＦＥＴとして作り込まれたものが用いられる。ダミー負荷３１と検出用のＦＥＴ３３とは、ＦＥＴ３３の方が電流通流方向上流側となるように、第２の通電路４１に直列に介装されている。第２の通電路４１は、電源ライン２９とグランドとの間に介装されており、これによって、第１及び第２の通電路２７，４１は電源ライン２９とグランドとの間に互いに並列接続されている。また、検出用のＦＥＴ３３のゲートは、電源制御用のＦＥＴ２３のゲートと接続されており、これによって、両ＦＥＴ２３，３３のゲートには、チャージポンプ回路２５からのゲート駆動信号が抵抗３０を介して同様な条件で入力される。このため、両ＦＥＴ２３，３３は原則として同様な条件でオン、オフ動作するようになっている。
【００２３】
ダミー負荷３１は、所定の抵抗値を有する抵抗により構成されている。ダミー負荷３１の抵抗値は、電源制御用のＦＥＴ２３を介して供給可能な電流の容量に応じて決定される。
【００２４】
コンパレータ３５の２つの入力端子は、電源制御用のＦＥＴ２３のソース及び検出用のＦＥＴ３３のソースにそれぞれ接続されている。このため、コンパレータ３５には、両ＦＥＴ２３，３３のソース電圧が入力される。そして、このコンパレータ３５は、電源制御用のＦＥＴ２３のソース電圧と検出用のＦＥＴ３３のソース電圧とを比較し、電源制御用のＦＥＴ２３のソース電圧が検出用のＦＥＴ３３のソース電圧を下回った場合に、過負荷の発生を示す検出信号（過負荷検出信号）を、チョッパー回路３７及び電圧調節回路３９に対して出力する。その過負荷検出信号は、例えば、電源制御用のＦＥＴ２３のソース電圧が検出用のＦＥＴ３３のソース電圧を下回っている期間の間中出力され、過負荷の解消に伴って出力が停止される。
【００２５】
チョッパー回路３７は、チャージポンプ回路２５への制御信号の信号路に介装されており、コンパレータ３５から過負荷検出信号が与えられると、その過負荷検出信号が入力されている期間の間、入力される制御信号を所定のデューティー比でチョッピングしてチャージポンプ回路２５に出力するようになっている。このように制御信号を微小周期でチョッピングすることにより、チャージポンプ回路２５から出力されるゲート駆動信号がチョッピングされることとなり、これによって、電源制御用のＦＥＴ２３及び検出用のＦＥＴ３３が微小周期で所定のデューティー比でオン、オフに切り替わり、電源制御用のＦＥＴ２３を介して負荷２１に供給される電流量が抑制される。
【００２６】
また、電圧調節回路３９は、電源制御用のＦＥＴ２３のゲート及びソースに接続されており、コンパレータ３５から過負荷検出信号が与えられると、その過負荷検出信号が入力されている期間の間、電源制御用のＦＥＴ２３のゲート、ソース間電圧を予め設定された抑制幅だけ低下させるようになっている。このように電圧調整回路３９によってゲート、ソース間電圧が抑制されると、ゲート、ソース間電圧の抑制分に応じて、ＦＥＴ２３のオン抵抗が増加され、これによって電源制御用のＦＥＴ２３を介して負荷２１に供給される電流量が抑制される。
【００２７】
なお、本実施形態では、過負荷発生時の対策として、チョッパー回路３７及び電圧調節回路３９を設け、過負荷発生時にこれらを同時に作動させて電源制御用のＦＥＴ２３の通流電流量を抑制するようにしたが、チョッパー回路３７と電圧調節回路３９のいずれか一方のみを設ける構成としてもよい。また、電圧調節回路３９を設ける代わりに、過負荷発生時に、過負荷検出信号に応じてチャージポンプ回路２５が制御信号の昇圧レベルを抑制して対応するようにしてもよい。あるいは、過負荷発生時に電源制御用のＦＥＴ２３の通流電流を抑制するのはなく、ＦＥＴ２３を完全にオフさせるようにしてもよい。
【００２８】
このような構成により、過負荷が発生してしておらず電圧調節回路３９が動作していない状態では、チャージポンプ回路２５から出力されるゲート駆動信号に応じて、両ＦＥＴ２３，３３が同様な条件でオン、オフ動作し、これによって、電源ライン２９から負荷２１及びダミー負荷３１に供給される電流が両ＦＥＴ２３，３３によって制御されるようになっている。このとき、過負荷は発生していないため、負荷２１を流れる電流値はダミー負荷３１に流れる電流値よりも小さななものであり、両ＦＥＴ２３，３３がオンした際における電源制御用のＦＥＴ２３のソース電圧は、検出用のＦＥＴ３３のソース電圧よりも大きくなっている。
【００２９】
一方、負荷２１に想定外の過電流が流れた場合には、電源制御用のＦＥＴ２３のソース電圧が、検出用のＦＥＴ３３のソース電圧よりも小さくなり、コンパレータ３５によって過負荷発生が検出され、コンパレータ３５から過負荷検出信号が出力される。すると、チョッパー回路３７により制御信号のチョッピングが行われて、これによって電源制御用のＦＥＴ２３に入力されるゲート駆動信号がチョッピングされるとともに、電圧調節回路３９によって電源制御用のＦＥＴ２３のゲート、ソース間電圧が所定の抑制幅だけ低下され、これらの効果により、電源制御用のＦＥＴ２３を介して負荷２１に供給される電流供給量が抑制される。この供給電流量の抑制状態は、過負荷状態が解消するまで保持され、過負荷状態が解消されて、電源制御用のＦＥＴ２３のソース電圧が検出用のＦＥＴ３３のソース電圧よりも大きくなるのに伴って解消される。
【００３０】
図２は、図１の回路構造における電源制御用のＦＥＴ２３のドレイン、ソース間電圧Ｖｄｓと通流電流Ｉｄとの関係、及びその過負荷判定基準について示す図である。図２のグラフにおいて、横軸は両ＦＥＴ２３，３３のドレイン、ソース間電圧Ｖｄｓを示し、横軸はドレイン、ソース間電圧に対する両ＦＥＴ２３，３３に流れる通流電流Ｉｄを示している。図２のグラフＧ３（負荷線）は、電源制御用のＦＥＴ３３を介して負荷２１に適正範囲内の電流が流れる場合のＦＥＴ３３のドレイン、ソース電圧Ｖｓｄと通流電流Ｉｄとの関係を示したものであり、グラフＧ４（負荷線）は、ダミー負荷３１が接続された検出用のＦＥＴ３３のドレイン、ソース電圧Ｖｄｓと通流電流Ｉｄとの関係を示したものであり、グラフＧ５（オン抵抗線）は、ＦＥＴ２３，３３のオン抵抗特性を示すグラフであり、グラフＧ３，Ｇ４とグラフＧ５との交点Ａ，Ｂが、ＦＥＴ２３，３３がオンした際におけるドレイン、ソース間電圧Ｖｄｓ及び通流電流Ｉｄの安定点となる。すなわち、両ＦＥＴ２３，３３のドレイン、ソース間電圧Ｖｄｓ及び通流電流Ｉｄの各値は、ＦＥＴ２３，３３がオンされるのに伴って、点Ｃ（Ｖｄｓ＝Ｖｃｃ（例えば、１２Ｖ），Ｉｄ＝０）から、矢印Ｄに示す方向にグラフＧ３，Ｇ４に沿って変化し、各安定点Ａ，Ｂに到達した時点で安定する。
【００３１】
図２においてハッチングを付して示す領域は、本実施形態に係る過負荷検出回路２０によって過負荷と判定される領域を示している。負荷２１に流れる電流値が適正なものである場合には、グラフＧ３はグラフＧ４の図２における左側領域、すなわちハッチング領域外に位置するが、負荷２１に流れる電流値が許容限度を上回るものである場合には、グラフＣ３はグラフＧ４の図２における右側領域に位置することとなり、よってこの場合は、ＦＥＴ２３，３３がオンされた直後、すなわちＶｄｓ，Ｉｄが安定点Ａ，Ｂに到達するまでの段階で、過負荷と判定される。
【００３２】
以上のように、本実施形態によれば、負荷２１及びその電源制御用のＦＥＴ２３に並列に、ダミー負荷３１及び検出用のＦＥＴ３３を設け、両ＦＥＴ２３，３３のソース電圧を比較することにより、過負荷の有無を検出するため、ダミー負荷３１の負荷特性（抵抗値）を電源制御用のＦＥＴ２３の容量等に応じて予め設定しておくことにより、高い信頼性で過負荷を確実に検出して電源制御用のＦＥＴ２３等を確実に保護することができる。
【００３３】
また、電源制御用のＦＥＴ２３がオンされてその通流電流が安定するまでには所定時間を要するところ、両ＦＥＴ２３，３３のソース電圧を比較することにより、オンされた電源制御用のＦＥＴ２３が安定する前の段階で、すなわち電源制御用のＦＥＴ２３がオンされた直後の段階で、過負荷の発生を検出することができ、電源制御用のＦＥＴ２３等の通流電流が大きくなる間での段階で、電流抑制等の対策を講じることができる。
【００３４】
さらに、ダミー負荷３１の抵抗値が、電源制御用のＦＥＴ２３を介して供給可能な電流の容量に応じて決定されるため、両ＦＥＴ２３，３３のソース電圧に基づいて、過負荷を確実に検出することができる。
【００３５】
また、電源制御用のＦＥＴ２３のソース電圧が、検出用のＦＥＴ２３のソース電圧を下回った時点で、過負荷の発生が検出されるため、電源制御用のＦＥＴ２３のオン直後において、過負荷の発生を迅速かつ確実に検出することができる。
【００３６】
さらに、コンパレータ３５を用いた簡単な回路構成により、過負荷検出を行うことができる。
【００３７】
また、本実施形態では、両ＦＥＴ２３，３３を負荷２１及びダミー負荷３１の電流通流方向上流側に設けたが、両ＦＥＴ２３，３３を負荷２１及びダミー負荷３１の電流通流方向下流側に設けてもよい。
【００３８】
【発明の効果】
請求項１ないし１０に記載の発明によれば、負荷及びその電源制御用のＭＯＳＦＥＴに並列に、ダミー負荷及び検出用のセンスＭＯＳＦＥＴを設け、その負荷とＭＯＳＦＥＴとの間の第１の電圧レベルと、ダミー負荷と検出用のセンスＭＯＳＦＥＴとの間の第２の電圧レベルとを比較することにより、過負荷の有無を検出するため、ダミー負荷の負荷特性を電源制御用のＭＯＳＦＥＴの容量等に応じて予め設定しておくことにより、高い信頼性で過負荷を確実に検出して電源制御用のＭＯＳＦＥＴ等を確実に保護することができる。
【００３９】
また、電源制御用のＭＯＳＦＥＴがオンされてその通流電流が安定するまでには所定時間を要するところ、その負荷とＭＯＳＦＥＴとの間の第１の電圧レベルと、ダミー負荷と検出用のセンスＭＯＳＦＥＴとの間の第２の電圧レベルとを比較することにより、オンされた電源制御用のＭＯＳＦＥＴが安定する前の段階で、すなわち電源制御用のＭＯＳＦＥＴがオンされた直後の段階で、過負荷の発生を検出することができ、電源制御用のＭＯＳＦＥＴ等の通流電流が大きくなる間での段階で、電流抑制等の対策を講じることができる。
【００４０】
請求項２及び６に記載の発明によれば、ダミー負荷の負荷特性を決定する要素であるその抵抗値が、電源制御用のＭＯＳＦＥＴを介して供給可能な電流の容量に応じて決定されるため、上記第１及び第２の電圧レベルとに基づいて、過負荷を確実に検出することができる。
【００４１】
請求項３及び７に記載の発明によれば、電源制御用のＭＯＳＦＥＴであるＦＥＴのソース電圧（第１の電圧レベル）が、検出用のセンスＭＯＳＦＥＴであるＦＥＴのソース電圧（第２の電圧レベル）を下回った時点で、過負荷の発生が検出されるため、電源制御用のＦＥＴのオン直後において、過負荷の発生を迅速かつ確実に検出することができる。
【００４２】
請求項４及び８に記載の発明によれば、コンパレータを用いた簡単な回路構成により、過負荷検出を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る過負荷検出回路及びその過負荷検出回路が適用される回路構造の回路図である。
【図２】図１の回路構造における電源制御用のＦＥＴのドレイン、ソース間電圧Ｖｄｓと通流電流Ｉｄとの関係、及びその過負荷判定基準について示す図である。
【図３】従来の過負荷検出回路及びそれを用いた保護回路の回路図である。
【図４】図３の回路構造における電源制御用のＦＥＴのドレイン、ソース間電圧Ｖｄｓと通流電流Ｉｄとの関係を示す図である。
【符号の説明】
２０  過負荷検出回路
２１  負荷
２３  電源制御用のＦＥＴ
２５  チャージポンプ
３１  ダミー負荷
３３  検出用のＦＥＴ
３５  コンパレータ
３７  チョッパー回路
３９  電圧調節回路
【図１】
2004248088.tif 000003
【図２】
2004248088.tif 000004
【図３】
2004248088.tif 000005
【図４】
2004248088.tif 000006