(57)【要約】【課題】リセット解除直後から外付け回路によるクロック発振回路を用いてシステムクロックを生成するマイクロコンピュータを得ること。【解決手段】発振回路選択レジスタ４は、リセット時に発振子に対応した発振回路１かＲＣ回路に対応した発振回路２のどちらかを選択するように初期設定され、その設定に基づいて、セレクタ５に発振回路選択信号を出力する。セレクタ５は発振回路選択信号に基づき発振回路１または発振回路２を選択する。発振停止検出回路３は、セレクタ５が出力するメインクロックの状態を監視してメインクロックが生成されているか否かを判定する。メインクロックが生成されていないと判定した場合には、もう一方の発振回路に切り替えるメインクロック停止検出信号を発振回路選択レジスタ４に出力する。【選択図】　　　図１
2004070722.tif 000002
【特許請求の範囲】
【請求項１】
外部端子に発振子を接続した場合にメインクロックを生成する第１の発振回路と、
前記外部端子にＲＣ回路を接続した場合にメインクロックを生成する第２の発振回路と、
リセット時に予め定められた初期設定に基づき前記第１の発振回路と前記第２の発振回路のどちらかを選択する発振回路選択信号を出力し、その後メインクロック停止検出信号に基づいて前記発振回路選択信号を切り替える発振回路選択レジスタと、
前記発振回路選択信号に基づき前記第１の発振回路と前記第２の発振回路のどちらかを選択するセレクタと、
リセット時に前記セレクタの出力を監視して前記メインクロックが生成されているか否かを判定し、前記メインクロックが生成されていないと判定した場合、前記メインクロック停止検出信号を出力する発振停止検出回路と、
を備えることを特徴とするマイクロコンピュータ。
【請求項２】
前記初期設定を前記第１の発振回路を選択する値に設定することを特徴とする請求項１に記載のマイクロコンピュータ。
【請求項３】
外部端子に発振子を接続した場合にメインクロックを生成する第１の発振回路と、
前記外部端子にＲＣ回路を接続した場合にメインクロックを生成する第２の発振回路と、
リセット時に入力ポートを介して入力される発振回路指定信号をリセット解除時に取り込んで記憶するラッチ回路と、
を備え、
このラッチ回路の出力によって前記第１の発振回路または前記第２の発振回路を指定することを特徴とするマイクロコンピュータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の発振回路を選択するクロック選択装置を内蔵するマイクロコンピュータに関するものであり、特に、発振子やＲＣを使用した外付け発振回路を選択するクロック選択装置を内蔵するマイクロコンピュータに関するものである。
【０００２】
【従来の技術】
様々な用途の電卓に共通に使用するためのＩＣとして開発されたマイクロコンピュータは、現在、炊飯器やエアコン、全自動洗濯機などのタイマーや温度調節、水量調節などに用いられている。今では、家庭電化製品の組み込みコンピュータとして、産業用機器の制御部品として、パーソナルコンピュータに組み込まれプロセッサとして利用されている。
【０００３】
一般にマイクロプロセッサは、外部端子に水晶発振子、セラミック発振子、ＲＣ（抵抗とコンデンサ）を選択的に接続し、それらに適応した発振回路を内蔵してメインクロックを生成する。そして、生成したメインクロックを分周してシステムクロックとして動作する。すなわち、ユーザが用途により外付けの部品を選択してマイクロコンピュータを動作させるクロックを生成するようにしている。
【０００４】
図３は、従来のマイクロプロセッサに用いられるクロック選択装置の構成を示すブロック図である。従来のクロック選択装置は、発振回路１０，２０と、リングオシレータ３０と、発振回路選択レジスタ４０と、セレクタ５０，６０と、クロック制御回路７０とを備えている。
【０００５】
発振回路１０は、外部端子ＣＫＩＮ，ＣＫＯＵＴに水晶発振子またはセラミック発振子が接続された場合にメインクロックを生成する。発振回路２０は、外部端子ＣＫＩＮまたは外部端子ＣＫＯＵＴにＲＣが接続された場合にメインクロックを生成する。リングオシレータ３０は、トランジスタの素子遅延を用いてクロックを生成する。発振回路選択レジスタ４０は、発振回路１０と発振回路２０のどちらかをメインクロックとして使用するかがソフトウエアにより設定される。
セレクタ５０は、発振回路選択レジスタ４０の指定に基づいて、発振回路１０と発振回路２０のどちらか一方をメインクロックとして選択する。セレクタ６０は、リセット端子ＲＳＴと発振回路選択レジスタ４０に基づきセレクタ５０の出力とリングオシレータ３０の出力のどちらか一方を選択する。クロック制御回路７０は、セレクタ６０から出力されたメインクロックを所定の値に分周してシステムクロックを生成する。
【０００６】
つぎに、従来のマイクロコンピュータに内蔵されるクロック選択装置の動作を説明する。リセット端子ＲＳＴがアサート状態になると、リングオシレータ３０は発振動作を開始する。また、セレクタ６０は、リングオシレータ３０の出力をメインクロックとして選択し、クロック制御回路７０に出力する。
【０００７】
クロック制御回路７０は、メインクロックを所定の値に分周し、システムクロックを生成する。そして、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）に生成したシステムクロックを出力する。
【０００８】
リセット端子ＲＳＴがネゲート状態に変化すると、ＣＰＵはクロック制御回路７０が出力したシステムクロックで動作を開始する。リセット端子ＲＳＴがアサートからネゲートに変化するとソフトウエアは、マイクロプロセッサ内の各種レジスタの設定を行う。したがって、発振回路選択レジスタ４０には、ソフトウエアに基づいてＣＰＵから発振回路１０または発振回路２０を選択するような値が設定される。
【０００９】
発振回路選択レジスタ４０は、ＣＰＵにより設定された値に基づきセレクタ５０に発振回路１０の出力か発振回路２０の出力のどちらかを選択する信号を出力するとともに、セレクタ６０にセレクタ５０の出力を選択する信号を出力する。
すなわち、ユーザは外付けに発振子を接続した場合は発振回路１０を選択するような値を発振回路選択レジスタ４０に設定するソフトウエアを作成し、外付けにＲＣを接続した場合は発振回路２０を選択するような値を発振回路選択レジスタ４０に設定するソフトウエアを作成する。これにより、メインクロックをリングオシレータ３０で生成したクロックから外付け部品により生成したクロックに切り替える。そして、クロック制御回路７０が、ＣＰＵに所望の周波数のシステムクロックを出力する。
【００１０】
【発明が解決しようとする課題】
このように、上記従来技術では、メインクロックとして発振子を接続しているのかＲＣを接続しているのかの判断ができないため、発振回路１０と発振回路２０のどちらの回路を初期設定にするかを特定することができない。そのため、リセット解除後（リセット端子ＲＳＴがアサートからネゲートに変化した場合）にＣＰＵにシステムクロックを供給するために外付けの発振回路である発振回路１０と発振回路２０とは別にリングオシレータ３０を内蔵しなければならないという問題があった。そして、所望の周波数のシステムクロックでＣＰＵを動作させるために、ソフトウエアによって外付け回路によるクロック発振回路の選択を行わなければならないという問題もあった。すなわち、外付けの発振回路の切り替えを行うためだけに、リングオシレータ３０を内蔵し、発振回路選択レジスタ４０を設定するソフトウエアを作成しなければならなかった。
【００１１】
この発明は上記に鑑みてなされたものであって、リセット解除直後から外付け回路によるクロック発振回路を用いてシステムクロックを生成するマイクロコンピュータを得ることを目的としている。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、この発明にかかるマイクロコンピュータは、外部端子に発振子を接続した場合にメインクロックを生成する第１の発振回路と、前記外部端子にＲＣ回路を接続した場合にメインクロックを生成する第２の発振回路と、リセット時に予め定められた初期設定に基づき前記第１の発振回路と前記第２の発振回路のどちらかを選択する発振回路選択信号を出力し、その後メインクロック停止検出信号に基づいて前記発振回路選択信号を切り替える発振回路選択レジスタと、前記発振回路選択信号に基づき前記第１の発振回路と前記第２の発振回路のどちらかを選択するセレクタと、リセット時に前記セレクタの出力を監視して前記メインクロックが生成されているか否かを判定し、前記メインクロックが生成されていないと判定した場合、前記メインクロック停止検出信号を出力する発振停止検出回路とを備えることを特徴とする。
【００１３】
この発明によれば、発振回路選択レジスタは、リセット時に発振子に対応した第１の発振回路かＲＣ回路に対応した第２の発振回路のどちらかを選択するように初期設定され、その設定に基づいて、セレクタに発振回路選択信号を出力する。セレクタは発振回路選択信号に基づき第１の発振回路または第２の発振回路を選択する。発振停止検出回路は、セレクタが出力するメインクロックの状態を監視してメインクロックが生成されているか否かを判定する。メインクロックが生成されていないと判定した場合には、もう一方の発振回路に切り替えるメインクロック停止検出信号を発振回路選択レジスタに出力するようにしている。
【００１４】
つぎの発明にかかるマイクロコンピュータは、上記の発明において、前記初期設定を前記第１の発振回路を選択する値に設定することを特徴とする。
【００１５】
この発明によれば、発振子の発振安定時間がＲＣによる発振安定時間よりも長いことに着目し、リセット時に発振回路選択レジスタの値を発振子に対応する第１の発振回路を選択する値に設定するようにしている。
【００１６】
つぎの発明にかかるマイクロコンピュータは、外部端子に発振子を接続した場合にメインクロックを生成する第１の発振回路と、前記外部端子にＲＣ回路を接続した場合にメインクロックを生成する第２の発振回路と、リセット時に入力ポートを介して入力される発振回路指定信号をリセット解除時に取り込んで記憶するラッチ回路とを備え、このラッチ回路の出力によって前記第１の発振回路または前記第２の発振回路を指定することを特徴とする。
【００１７】
この発明によれば、リセット時に入力ポートを用いて外部端子に接続した部品に対応した第１の発振回路または第２の発振回路を指定する発振回路指定信号を入力する。ラッチ回路は、発振指定信号を保持し、リセット解除後も発振回路指定信号により指定された発振回路を指定するようにしている。
【００１８】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかるマイクロコンピュータの好適な実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１９】
実施の形態１．
図１を用いて本発明の実施の形態１を説明する。図１は、実施の形態１のマイクロコンピュータに内蔵されるクロック選択装置の構成を示すブロック図である。この実施の形態１のクロック選択装置は、発振回路１，２と、発振停止検出回路３と、発振回路選択レジスタ４と、セレクタ５と、クロック制御回路６とを備えている。
【００２０】
発振回路１は、外部端子ＣＫＩＮ，ＣＫＯＵＴに水晶発振子またはセラミック発振子が接続された場合にメインクロックを生成し、セレクタ５に生成したメインクロックを出力する。発振回路２は、外部端子ＣＫＩＮまたは外部端子ＣＫＯＵＴにＲＣが接続された場合にメインクロックを生成し、セレクタ５に生成したメインクロックを出力する。セレクタ５は、発振回路選択レジスタ４から出力される発振回路選択信号に基づき発振回路１または発振回路２を選択し、発振停止検出回路３とクロック制御回路６に選択した発振回路のメインクロックを出力する。
【００２１】
発振停止検出回路３は、リセット端子ＲＳＴがアサート時に、セレクタ５の出力にメインクロックが発生しているか否かを検出する。そして、検出結果に基づいて発振回路選択レジスタ４の設定を行うためのメインクロック停止検出信号を出力する。
【００２２】
発振回路選択レジスタ４は、リセット端子ＲＳＴがアサート時に、発振回路１または発振回路２を選択する値に設定される。この値は、発振回路１と発振回路２のどちらか一方に予め定められている。また、リセット端子ＲＳＴがネゲートに変化した場合は、発振停止検出回路３から出力されるメインクロック停止検出信号により設定される。そして、設定された値に基づいて、セレクタ５に発振回路選択信号を出力する。
【００２３】
クロック制御回路６は、セレクタ５から入力されたメインクロックを分周してシステムクロックを生成し、ＣＰＵに出力する。
【００２４】
つぎに、この実施の形態１のマイクロコンピュータに内蔵されるクロック選択装置の動作を説明する。リセット端子ＲＳＴがアサートに変化すると発振回路選択レジスタ４には、予め定められた値が設定される。ここでは、発振回路１を選択するような値が設定されるものとする。発振回路選択レジスタ４は、セレクタ５に発振回路１を選択する発振回路選択信号を出力する。セレクタ５は、発振回路選択信号に基づいて発振回路１を選択し、発振停止検出回路３とクロック制御回路６に出力する。
【００２５】
発振停止検出回路３は、セレクタ５から入力された信号がメインクロックであるか否かを判定する。この場合は、発振回路１が選択されているので、外部端子ＣＫＩＮ，ＣＫＯＵＴに発振子が接続されており、発振子と発振回路１によりメインクロックが生成されているか否かを判定する。具体的には、たとえば、抵抗とコンデンサを用いて充放電を検出する。外部端子ＣＫＩＮ，ＣＫＯＵＴに発振子が接続されている場合、発振回路１はクロックを生成する。コンデンサはクロックのパルスにより充放電を繰り返す。しかし、外部端子ＣＫＩＮまたは外部端子ＣＫＯＵＴにＲＣが接続されている場合には、発振回路２がメインクロックを生成し、発振回路１は外付け部品が異なるためにメインクロックを生成しない。
したがって、コンデンサは充電されたままとなる。発振停止検出回路３は、所定の時間このコンデンサの状態を監視し、コンデンサの充電値が所定の値を超えた場合、クロックが生成されていないと判断する。
【００２６】
クロックが生成されていないと判断した場合には、発振停止検出回路３は、発振回路選択レジスタ４にメインクロック停止検出信号を出力する。メインクロック停止検出信号が入力されると、発振回路選択レジスタ４は、設定値を変更する。この場合は、初期設定で発振回路１を選択する値が設定されているので、発振回路２を選択する値に変更する。そして、セレクタ５に発振回路２を選択する発振回路選択信号を出力する。
【００２７】
セレクタ５は、発振回路選択信号に基づいて発振回路２を選択し、発振停止検出回路３とクロック制御回路６に発振回路２で生成されたメインクロックを出力する。これにより、発振停止検出回路３とクロック制御回路６にメインクロックが供給される。クロック制御回路６は、供給されたメインクロックを分周し、所望の周波数のシステムクロックを生成する。そして、生成したシステムクロックをＣＰＵに出力する。
【００２８】
リセット端子ＲＳＴがネゲートに変化すると発振停止検出回路３は動作を停止する。このとき、発振回路選択レジスタ４は、設定されている値を保持する。したがって、つぎにリセット端子ＲＳＴがアサートに変化するまで、セレクタ５は、外付け部品に対応した発振回路を選択し、クロック制御回路６にメインクロックを出力する。
【００２９】
このようにこの実施の形態１では、発振停止検出回路３は、リセット端子ＲＳＴがアサート時に、セレクタ５が出力するメインクロックの状態を監視し、発振回路選択レジスタ４の初期設定により選択された発振回路がクロックを生成しているか否かを判定する。そして、メインクロックが生成されていないと判定した場合には、もう一方の発振回路に切り替えるようにしているため、外付けの部品に対応する発振回路以外にリセット時だけにメインクロックを生成する回路を内蔵し、使用する発振回路をリセット解除後にソフトウエアで切り替えることなくシステムクロックを生成することができる。
【００３０】
実施の形態２．
この実施の形態２は、水晶発振子やセラミック発振子の発振安定時間がＲＣによる発振安定時間よりも長いことに着目し、リセット時に発振回路選択レジスタ４の初期設定を、発振子に対応する発振回路を選択する値に設定する。そして、発振停止検出回路３が、ＲＣに対応する発振回路に切り替えた場合に、発振安定時間を設けることなく、切り替えたメインクロックを用いてシステムクロックを生成するものである。
【００３１】
実施の形態２のマイクロコンピュータに内蔵されるクロック選択装置の構成は図１に示すものと同様となるので、ここではその説明を省略する。
【００３２】
一般的に、外付け部品と発振回路を用いて所望のクロックを生成する場合、発振動作が安定するまでの発振安定時間を設ける必要がある。この発振安定時間は、水晶発振子やセラミック発振子の方がＲＣを用いた場合よりも長い。その特性に着目し、リセット端子ＲＳＴがアサートの時に発振回路選択レジスタ４に発振子に対応する発振回路１を選択する値を設定する。すなわち、リセット時の発振回路選択レジスタ４の初期値を発振回路１を選択する値にする。
【００３３】
一方、発振停止検出回路３がリセット時にセレクタ５から入力された信号がメインクロックであるか否かを判定する時間を発振子の発振安定時間より長く設定する。発振子の発振安定時間は、発振回路１を構成するデバイスよりも発振子に依存するところが大きい。そのため、クロック切替え装置に接続する発振子を推奨し、推奨した発振子の中で最も長い発振安定時間にマージンをもたせた値を発振停止検出回路３の判定時間とする。
【００３４】
このようにこの実施の形態２では、リセット時に発振回路選択レジスタ４に発振子に対応する発振回路１を選択する値を設定し、発振停止検出回路３が判定時間にメインクロックを検出することなく、メインクロックを生成する発振回路を切り替えた場合に、発振安定時間を設けることなくシステムクロックを生成しＣＰＵに供給することができる。
【００３５】
実施の形態３．
図２を用いて本発明の実施の形態３を説明する。この実施の形態３は、リセット端子ＲＳＴがアサートの時に、入力ポートＰＩから発振回路指定信号を入力し、発振回路指定信号に基づいて発振回路１または発振回路２を選択するものである。すなわち、ユーザが外付け部品に発振子またはＲＣを接続したことを外部端子により指定し、その指定に基づいてラッチ回路７が発振回路を選択するものである。
【００３６】
図２は、実施の形態３のマイクロコンピュータに内蔵されるクロック選択装置の構成を示すブロック図である。この実施の形態３におけるクロック選択装置では、インバータ９と、発振停止検出回路３の代りにプルダウン用のＮチャンネルトランジスタ８を、発振回路選択レジスタ４の代りにラッチ回路７を備えている。実施の形態１と同じ機能を持つ構成部分には同一符号を付し、重複する説明は省略する。
【００３７】
ラッチ回路７は、ストローブ端子ＳＴが“Ｈ”の時、データ端子Ｄに入力された信号を出力端子Ｑに出力する。また、ストローブ端子ＳＴに入力される信号の立下りエッジでデータ端子Ｄの値を保持し、ストローブ端子ＳＴが“Ｌ”の時は、保持した値を出力端子Ｑに出力する。すなわち、セレクタ５に出力される発振回路選択信号は、リセット端子ＲＳＴが“Ｈ”の時、入力ポートＰＩの値となり、リセット端子ＲＳＴが“Ｌ”の時は、ラッチ回路７が保持している値となる。
セレクタ５は、発振回路選択信号が“Ｌ”の時に発振回路１を選択し、発振回路選択信号が“Ｈ”の時に発振回路２を選択する。
【００３８】
つぎに、実施の形態３のマイクロコンピュータに内蔵されるクロック選択装置の動作を説明する。プルダウン用Ｎチャンネルトランジスタ８は、リセット端子ＲＳＴが“Ｈ”の時、インバータ９を介してＯＦＦになる。すなわち、リセット時には入力ポートＰＩから入力される発振回路指定信号がラッチ回路７のデータ端子Ｄに入力される。ユーザは、外部端子ＣＫＩＮ，ＣＫＯＵＴに発振子を接続した場合、入力ポートＰＩをオープンまたは“Ｌ”にする。リセット端子ＲＳＴが“Ｈ”であるので、ラッチ回路７のストローブ端子ＳＴが“Ｈ”となり、ラッチ回路７は、出力端子Ｑを“Ｌ”にする。すなわち、発振回路選択信号を“Ｌ”にする。これにより、セレクタ５は、発振子に対応した発振回路１を選択する。
そして、クロック制御回路６に発振回路１で生成されたメインクロックを出力する。
【００３９】
ユーザは、外部端子ＣＫＩＮまたはＣＫＯＵＴにＲＣを接続した場合、入力ポートＰＩを“Ｈ”にする。リセット端子ＲＳＴが“Ｈ”であるので、ラッチ回路７のストローブ端子ＳＴが“Ｈ”となり、ラッチ回路７は、出力端子Ｑを“Ｈ”にする。すなわち、発振回路選択信号を“Ｈ”にする。これにより、セレクタ５は、発振子に対応した発振回路２を選択する。そして、クロック制御回路６に発振回路２で生成されたメインクロックを出力する。
【００４０】
リセット端子ＲＳＴが“Ｌ”（リセット解除）の時、プルダウン用Ｎチャンネルトランジスタ８は、インバータ９を介してＯＮになる。したがって、入力ポートＰＩの信号に関係なく、ラッチ回路７のデータ端子Ｄは“Ｌ”に固定される。
このときリセット端子ＲＳＴが“Ｌ”であるので、ラッチ回路７のストローブ端子ＳＴが“Ｌ”となり、ラッチ回路７の出力端子Ｑは変化しない。すなわち、ラッチ回路７は、リセット解除後もリセット時に入力ポートＰＩから入力さた発振回路指定信号によって指定された発振回路を選択する発振回路選択信号をセレクタ５に出力する。セレクタ５は、発振回路選択信号に基づいて発振回路１または発振回路２を選択し、クロック制御回路６にメインクロックを出力する。
【００４１】
クロック制御回路６は、メインクロックを分周し、所望の周波数のシステムクロックを生成する。そして、生成したメインクロックをＣＰＵに出力する。
【００４２】
このようにこの実施の形態３では、ユーザが、リセット時に入力ポートＰＩを用いて外付け部品に対応した発振回路１と発振回路２のどちらかを指定する発振回路指定信号を入力する。ラッチ回路７は、発振回路指定信号を保持し、リセット解除後も発振回路指定信号により指定された発振回路を選択する発振回路選択信号をセレクタ５に出力し、外付け部品に対応した発振回路を選択するようにしている。これにより、外付けの部品に対応する発振回路以外にリセット時だけにメインクロックを生成する回路を内蔵し、使用する発振回路をリセット解除後にソフトウエアで切り替えることなくシステムクロックを生成することができる。
【００４３】
また、ラッチ回路７をリセット端子ＲＳＴで制御しているため、リセット解除後は、発振回路を選択する入力ポートＰＩを別の機能として使用することができる。すなわち、発振回路を選択するために専用の入力端子を設けることなく、発振回路の指定をすることができ、入力端子を別の機能入力に使用することができる。
【００４４】
【発明の効果】
以上説明したように、この発明によれば、発振回路選択レジスタは、リセット時に発振子に対応した第１の発振回路かＲＣ回路に対応した第２の発振回路のどちらかを選択するように初期設定され、その設定に基づいて、セレクタに発振回路選択信号を出力する。セレクタは発振回路選択信号に基づき第１の発振回路または第２の発振回路を選択する。発振停止検出回路は、セレクタが出力するメインクロックの状態を監視してメインクロックが生成されているか否かを判定する。メインクロックが生成されていないと判定した場合には、もう一方の発振回路に切り替えるメインクロック停止検出信号を発振回路選択レジスタに出力するようにしている。これにより、外付けの部品に対応する発振回路以外にリセット時だけにメインクロックを生成する回路を内蔵し、使用する発振回路をリセット解除後にソフトウエアで切り替えることなくシステムクロックを生成することができる。
【００４５】
つぎの発明によれば、発振子の発振安定時間がＲＣによる発振安定時間よりも長いことに着目し、リセット時に発振回路選択レジスタの値を発振子に対応する第１の発振回路を選択する値に設定するようにしているため、第２の発振回路に切り替えた場合に、発振安定時間を設けることなくシステムクロックを生成することができる。
【００４６】
つぎの発明によれば、リセット時に入力ポートを用いて外部端子に接続した部品に対応した第１の発振回路または第２の発振回路を指定する発振回路指定信号を入力する。ラッチ回路は、発振指定信号を保持し、リセット解除後も発振回路指定信号により指定された発振回路を指定するようにしているため、外付けの部品に対応する発振回路以外にリセット時だけにメインクロックを生成する回路を内蔵し、使用する発振回路をリセット解除後にソフトウエアで切り替えることなくシステムクロックを生成することができる。
【図面の簡単な説明】
【図１】実施の形態１のマイクロコンピュータに内蔵されるクロック選択装置の構成を示すブロック図である。
【図２】実施の形態３のマイクロコンピュータに内蔵されるクロック選択装置の構成を示すブロック図である。
【図３】従来のマイクロコンピュータに内蔵されるクロック選択装置の構成を示すブロック図である。
【符号の説明】
１，２，１０，２０　発振回路、３　発振停止検出回路、４，４０　発振回路選択レジスタ、５，５０，６０　セレクタ、６，７０　クロック制御回路、７　ラッチ回路、８　プルダウン用Ｎチャンネルトランジスタ、９　インバータ、３０　リングオシレータ。
【図１】
2004070722.tif 000003
【図２】
2004070722.tif 000004
【図３】
2004070722.tif 000005