(57)【要約】【課題】適応等化器の回路規模を小さくする。【解決手段】近似部３０は、デジタル信号である受信信号の値を所定の値に近似する。所定の値は、ビットシフト数である。フィルタ部３２は、近似した信号を入力するフィルタタップをもとに等化処理を実行する。判定部３６は、フィルタ部３２から出力された信号をあらかじめ用意してあるしきい値と比較し、その結果より送信した情報信号を判定する。加算部３８は、フィルタ部３２から出力された信号と判定部３６で判定された信号間の誤差信号８４を取得するために、減算処理を行う。係数計算部３４は、誤差信号８４をもとに信号処理を行い、フィルタ部３２のフィルタタップ係数を計算する。【選択図】        図４
2004153578.tif 000002
【特許請求の範囲】
【請求項１】
処理対象とすべき信号を入力する入力部と、
前記入力した信号の値を所定の値に近似する近似部と、
前記近似した値に対して等化信号処理する信号処理部とを含み、
前記近似部は、前記所定の値がビットシフト数を示す値となるよう近似し、前記信号処理部は、前記等化信号処理として前記ビットシフト数に従った処理をなすことを特徴とする適応等化器。
【請求項２】
前記近似部は、前記入力した信号のビット列に含まれる符号ビット以外の所定の１ビットが、それ以外のビットと異なる値になり、かつその異なる値のビットの占める位置が前記ビットシフト数を示すことを特徴とする請求項１に記載の適応等化器。
【請求項３】
前記信号処理部は、
前記近似した値をフィルタタップに入力し、フィルタタップに対する係数を乗算してフィルタ処理を施すフィルタ部と、
前記フィルタタップに対する係数を計算する係数計算部とを含み、
前記フィルタ処理の乗算が、前記近似した値が示すビットシフト数をもとにしたフィルタタップに対する係数のビットシフト処理であり、前記フィルタタップに対する係数の計算が、前記近似した値が示すビットシフト数をもとにした前記フィルタ部の出力のビットシフト処理を含むことを特徴とする請求項１または２に記載の適応等化器。
【請求項４】
前記信号処理部は、
前記近似した値をフィルタタップに入力し、フィルタタップに対する係数を乗算してフィルタ処理を施すフィルタ部と、
前記フィルタタップに対する係数を計算する係数計算部と、
前記フィルタ部から出力される処理結果と前記入力した信号を加算する加算部とを含み、
前記係数計算部は、前記加算部の出力をもとにフィルタタップ係数を計算することを特徴とする請求項１または２に記載の適応等化器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は適応等化技術に関する。特に受信した信号に対して信号処理を行う適応等化器に関する。
【０００２】
【従来の技術】
自由空間を伝送媒体とするワイヤレス通信では、送受信装置間の伝搬路において反射波などによりマルチパス伝搬路が形成される。マルチパス伝搬路による符号間干渉のために通信品質は一般に劣化する。この通信品質の劣化を防ぐ技術のひとつが、受信装置における適応等化器である。適応等化器の中でも、適応アルゴリズムとしてＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅｓ）アルゴリズムを使用したトランスバーサルフィルタは、一般に小さい回路規模で構成される。
【０００３】
受信装置におけるサンプリングクロック周期をＴとして、時刻ｔ＝ｎＴにおけるトランスバーサルフィルタの出力ｙ（ｎ）は、タップ係数ベクトルをｗ（ｎ）、入力信号ベクトルをｕ（ｎ）とすると、次式で与えられる。
【数１】
2004153578.tif 000003
Ｈは複素共役転置を表す。ベクトルｗ（ｎ）とｕ（ｎ）のベクトル次元数は、フィルタタップ数である。
ＬＭＳアルゴリズムによるタップ係数の更新は、次式で与えられる。
【数２】
2004153578.tif 000004
ここで、μはステップサイズパラメータである。一方、ｅ（ｎ）は誤差信号であり、判定信号をｄ（ｎ）とすると、
【数３】
2004153578.tif 000005
で与えられる。ここで、＊は複素共役を表す。（例えば、非特許文献１参照。）。
【０００４】
【非特許文献１】
斉藤洋一著，「ディジタル無線通信の変復調」，社団法人電子情報通信学会，１９８６年２月，ｐ．１７６−１７９
【０００５】
【発明が解決しようとする課題】
一般に、トランスバーサルフィルタにおいてタップ係数ベクトルと入力信号ベクトルの複素乗算処理が行われる。さらに、これらのベクトルの次元数はフィルタタップ数であるので、複素乗算処理もフィルタタップ数分実行される。また、ＬＭＳアルゴリズムにおいても入力信号ベクトルと誤差信号の乗算処理が必要である。
さらに、ワイヤレス通信における伝送速度が高くなると、適応等化器に必要なフィルタタップ数が増大する。例えば、伝送速度２０〜３０Ｍｂｐｓを実現するためには、屋内環境においても１０タップ程度必要となる。その結果、複素乗算器がさらに増加し、一般に、より回路規模と消費電力が増加する。
【０００６】
本発明者はこうした状況を認識して、本発明をなしたものであり、その目的は乗算器等による回路規模の増大を抑えた適応等化器を提供することである。また、消費電力の少ない適応等化器を提供することである。また、フィルタタップ数の多い適応等化器を提供することである。
【０００７】
【課題を解決するための手段】
本発明のある態様は適応等化器である。この適応等化器は、処理対象とすべき信号を入力する入力部と、入力した信号の値を所定の値に近似する近似部と、近似した値に対して等化信号処理する信号処理部とを含む。この等化器において、近似部は、所定の値がビットシフト数を示す値となるよう近似し、信号処理部は、等化信号処理としてビットシフト数に従った処理をなす。
「等化信号処理」とは、信号の適応等化に必要な信号処理を意味し、等化のためのフィルタ処理や適応アルゴリズムの計算を含む。
以上の適応等化器により、受信信号がビットシフト数に近似されるため、適応等化信号処理における受信信号に対する乗算処理をビットシフト処理に変更でき、その結果回路規模も小さくなる。
【０００８】
信号処理部は、近似した値をフィルタタップに入力し、フィルタタップに対する係数を乗算してフィルタ処理を施すフィルタ部と、フィルタタップに対する係数を計算する係数計算部とを含み、フィルタ処理の乗算が、近似した値が示すビットシフト数をもとにしたフィルタタップに対する係数のビットシフト処理であり、フィルタタップに対する係数の計算が、近似した値が示すビットシフト数をもとにしたフィルタ部の出力のビットシフト処理を含んでもよい。
「乗算」は、スカラー値同士の乗算だけではなく、複素乗算やその他行列の乗算も含むものとする。
なお、以上の構成要素の任意の組合せや組み替えもまた、本発明の態様として有効である。
【０００９】
【発明の実施の形態】
（実施の形態１）
実施の形態１は、適応等化器に入力される受信信号の値が近似され、受信信号のかわりにその近似した値に対して適応等化のための信号処理を実行する。この近似する値はビットシフト数であり、それにより適応等化のための信号処理における受信信号の乗算処理がビットシフト処理に置き換えられるため、乗算器が不要となる。
【００１０】
図１と図２は、実施の形態１に係る送信装置１０と受信装置１２からなる通信システムのいろいろな態様を示す。いずれの場合も、送信装置１０は変調部１４を、受信装置１２は適応等化器１６を有する。送信装置１０と受信装置１２は、無線伝搬路２２で接続されている。送信装置１０は、所定の情報信号を無線周波数の信号に変換した後、アンテナより伝送する。受信装置１２は、無線伝搬路２２を伝送した無線周波数の信号を受信し、それから所定の情報信号を取得する。ここで、送信装置１０には図示していないＤＡ変換器、周波数変換機、パワーアンプ等が、受信装置１２には図示していない直交検波器、ローノイズアンプ、ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）、ＡＤ変換器、ＡＦＣ（Ａｕｔｏｍａｔｉｃ  Ｆｒｅｑｕｅｎｃｙ  Ｃｏｎｔｒｏｌ）等が含まれるものとする。なお、送信装置１０と受信装置１２の間は、無線伝搬路２２でなく、所定の有線であってもよい。
【００１１】
図１の例では、変調部１４が所定の情報信号を変調する、変調方式は任意のものでよく、例えば、ＱＰＳＫ（Ｑｕｄｒｉ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、１６ＱＡＭ（１６  Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）、ＧＭＳＫ（Ｇａｕｓｓｉａｎ  ｆｉｌｔｅｒｅｄ  Ｍｉｎｉｍｕｍ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）等である。また、変調された信号をひとつの搬送波ではなく、複数の搬送波で送信してもよい。その場合、送信装置１０には複数の変調部１４あるいは逆フーリエ変換器を設ける。適応等化器１６は、受信信号から正確に送信した情報信号を取得するために、マルチパス伝搬路等の影響を受けた受信信号に対して、適応等化のための信号処理を行う。適応等化器１６は任意のものでよく、例えば、トランスバーサルフィルタ、判定帰還形等化器、最尤系列推定形等化器などがある。
【００１２】
図２の例は、図１と同じく変調部１４が１次変調し、さらに拡散部１８が拡散符号系列により２次変調する。このようなシステムの一例は、ＩＥＥＥ８０２．１１ｂに準拠する無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）やＷ―ＣＤＭＡ（Ｗｉｄｅｂａｎｄ―Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  ＭｕｌｔｉｐｌｅＡｃｃｅｓｓ）である。受信した信号は、逆拡散部２０により逆拡散され、図１と同じく適応等化器１６が復調する。あるいは、適応等化器１６が適応等化した後に、逆拡散部２０が逆拡散し、その後図示しない復調器が復調してもよい。
【００１３】
図３は、図１または図２の通信システムで使用されるデータのバーストフォーマットを示す。データ信号の前に適応等化器１６の初期状態推定に使用されるトレーニング信号が付加される。このトレーニング信号は、適応等化器１６専用の信号である必要はなく、適応等化器１６が既知の信号であれば、既存のシステムで使用されているプリアンブルでもよい。
図４は、実施の形態１に係る適応等化器１６の構成を示す。これは、図１あるいは図２の通信システムで適用可能である。適応等化器１６は、近似部３０と信号処理部４０を有する。信号処理部４０は、切換部７４、トレーニング信号生成部７６、フィルタ部３２、係数計算部３４、判定部３６、加算部３８を有する。
【００１４】
この構成は、ハードウエア的には、任意のコンピュータのＣＰＵ、メモリ、その他のＬＳＩで実現でき、ソフトウエア的にはメモリのロードされた予約管理機能のあるプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。
【００１５】
近似部３０は、デジタル信号である受信信号の値を所定の値に近似する。所定の値は、ビットシフト数であり、例えば、「３ビットシフト」や「５ビットシフト」等で表される。あるいは、受信信号を２進数のビット列で表し、そのうち１桁のみを「１」にした値に近似し、ビット列中において「１」の存在する位置でビットシフト数を示してもよい。なお、以上の処理に符号ビットは除かれる。
フィルタ部３２は、近似部３０から出力される近似信号７８を入力するフィルタタップをもとに等化処理を実行する。
【００１６】
判定部３６は、フィルタ部３２からのフィルタ出力信号８０をあらかじめ用意してあるしきい値と比較し、その結果より送信した情報信号を判定する。これを判定信号８２として出力する。この判定は、硬判定ではなく、軟判定でもかまわない。
トレーニング信号生成部７６は、係数計算部３４がフィルタタップ係数の初期状態推定を計算するための図３に示したトレーニング信号を生成する。ここでは、トレーニング信号を近似部３０と同様にビットシフト数を示す値に変換した値を記憶し、出力する。
切換部７４は、加算部３８に入力する信号をトレーニング信号区間中はトレーニング信号生成部７６からの出力信号に、データ信号区間中は判定信号８２にするための切換処理を実行する。これらの切換は図示していない制御部により指示される。
【００１７】
加算部３８は、フィルタ部３２からのフィルタ出力信号８０と切換部７４からの出力信号との間の誤差信号８４を取得するために、減算処理を行う。適応等化器１６が理想的に動作した場合、フィルタ出力信号８０は送信した情報信号そのものになるため、誤差信号８４は０である。
係数計算部３４は、誤差信号８４をもとに信号処理を行い、フィルタ部３２のフィルタタップ係数を計算する。詳細は後述するが、このフィルタタップ係数を使用したフィルタ部３２による等化処理の結果が再び誤差信号８４として入力されるため、係数計算部３４は誤差信号８４が０に近づくようにフィルタタップ係数を更新する。
【００１８】
図５は、近似部３０における受信信号と近似信号の関係を示す。受信信号は８ビットとし、最上位ビットを符号ビットとするため、１２７から−１２８の範囲の値となる。受信信号を２のべき乗で表し、最大のべき乗項のみに変換することで近似する。例えば、受信信号が４から７の範囲であれば４、受信信号が３２から６３の範囲であれば３２である。近似した値を２進数で表示した場合も図５に示す。さらに、近似した値をビットシフト数に予め定めた変換規則に従って変換し、これを近似信号７８とする。例えば、近似した値が４ならば、ビットシフト数は２に、近似した値が３２ならば、ビットシフト数は５に設定する。この近似信号７８におけるビットシフト数は、２進数で表示した近似値における「１」の存在する位置に１対１で対応づけられる。例えば、「０００００１００」が「２ビットシフト」、「００１０００００」が「５ビットシフト」である。すなわち、最下位ビットを除去したうえで、「１」のある桁がビットシフト数を表す。この規則のもと、２進数で表示した近似値を近似信号７８とみなしてもよい。
【００１９】
一方、受信信号が負符号の場合も正符合の場合と同様に変換されるが、２進数で表現した近似値の符号ビットが１になり、補数を使用する。このとき、近似信号におけるビットシフト数は、２進数で表示した近似値における「０」の存在する位置に１対１で対応づけられる。例えば、「１１１１１１０１」が「２ビットシフト」、「１１０１１１１」が「５ビットシフト」である。すなわち、「０」のある桁がそのままビットシフト数を表す。なお、近似部３０における受信信号が複素信号の場合、以上の処理は、同相成分と直交成分において独立して実行される。
【００２０】
図６は、信号処理部４０におけるフィルタ部３２の構成を示す。フィルタ部３２は、第１フィルタタップ５０ａ、第２フィルタタップ５０ｂ、第３フィルタタップ５０ｃ、第ｎフィルタタップ５０ｎ、第１シフト処理部５２ａ、第２シフト処理部５２ｂ、第３シフト処理部５２ｃ、第ｎシフト処理部５２ｎ、加算部５４で構成される。ここで、第１フィルタタップ５０ａ、第２フィルタタップ５０ｂ、第３フィルタタップ５０ｃ、第ｎフィルタタップ５０ｎをフィルタタップ５０と総称し、第１シフト処理部５２ａ、第２シフト処理部５２ｂ、第３シフト処理部５２ｃ、第ｎシフト処理部５２ｎをシフト処理部５２と総称する。フィルタ部３２は、近似部３０から入力される近似信号ベクトルをｒ（ｎ）で、フィルタタップ係数ベクトルをｗ（ｎ）とすると、
【数４】
2004153578.tif 000006
を計算する。
【００２１】
フィルタタップ５０は、近似信号７８をクロックタイミング周期で保持する。これにより近似信号ベクトルｒ（ｎ）が形成される。フィルタタップ５０の数は、適用する伝搬路に応じて決定される。長遅延波が存在する環境に適用する場合、フィルタタップ数も多くなる。また、これはクロックタイミング周期ではなく、例えばクッロクタイミングの１／２の時間周期であってもよい。
【００２２】
第１シフト処理部５２ａは第１フィルタタップ５０ａに対して係数計算部３４からのフィルタタップ係数８６と近似信号７８を乗算する。近似信号７８がビットシフト数に対応するため、実際には乗算されずに、ビットシフト処理が実行される。詳細は後述する。以上は、第２シフト処理部５２ｂ等でも同様である。
加算部５４は、シフト処理部５２による計算結果を加算する。この結果、最終的なフィルタ出力信号ｙ（ｎ）８０が生成される。
【００２３】
図７は、フィルタ部３２における第１フィルタタップ５０ａに対する第１シフト処理部５２ａの構成を示す。第１シフト処理部５２ａは第１シフト実行部５６ａ、第２シフト実行部５６ｂ、第３シフト実行部５６ｃ、第４シフト実行部５６ｄ、第１加算部６４ａ、第２加算部６４ｂを有する。ここで、第１シフト実行部５６ａ、第２シフト実行部５６ｂ、第３シフト実行部５６ｃ、第４シフト実行部５６ｄをシフト実行部５６と、第１加算部６４ａ、第２加算部６４ｂを加算部６４と総称する。また、第１シフト実行部５６ａは符号拡張部５８、ビット選択部６０、符号反転部６２を有する。第２シフト実行部５６ｂ等も同様である。
受信信号、変換信号、フィルタタップ係数は、一般に複素数であるため、それぞれ同相成分と直交成分を有する。変換信号とフィルタタップ係数の乗算は複素乗算となるため、第１シフト実行部５６ａは同相成分同士の乗算、第２シフト実行部５６ｂは直交成分同士の乗算、第３シフト実行部５６ｃはフィルタタップ係数の同相成分と変換信号の直交成分の乗算、第４シフト実行部５６ｄはフィルタタップ係数の直交成分と変換信号の同相成分の乗算を実行する。
【００２４】
シフト実行部５６では、フィルタタップ係数８６の同相成分または直交成分が符号拡張部５８で符号拡張される。ビット選択部６０はフィルタタップ係数を変換信号をもとにビットシフト処理をし、さらに所定のビットを選択する。さらに、負符号の場合は、符号反転部６２で反転される。これらの具体例は後述する。加算部６４では、同相成分と直交成分に対して、シフト実行部５６の処理結果を加算する。
【００２５】
図８は、図７のシフト実行部５６の動作の一例を示す。符号拡張部５８にフィルタタップ係数８６の「００００１１００」が入力される。符号拡張部５８では入力されたフィルタタップ係数８６に対して符号拡張する。図５では最大６ビットシフトであるため、「００００００」を付加して「００００００００００１１００」とする。ビット選択部６０には、この値に加えて、近似信号７８が示すビットシフト数「４ビットシフト」が入力され、「００００００１１００００００」にビットシフトする。さらにこの値を、入力したフィルタタップ係数８６と同一のビット数にするため、「００００００１１」を選択する。この値は正符号のため、符号反転部６２で反転処理はなされない。
【００２６】
図９は、信号処理部４０における係数計算部３４の構成を示す。係数計算部３４は、乗算部７２、第１シフト処理部７０ａ、第２シフト処理部７０ｂ、第３シフト処理部７０ｃ、第ｎシフト処理部７０ｎ、第１加算部６８ａ、第２加算部６８ｂ、第３加算部６８ｃ、第ｎ加算部６８ｎ、第１遅延素子６６ａ、第２遅延素子６６ｂ、第３遅延素子６６ｃ、第ｎ遅延素子６６ｎを有する。ここで、第１シフト処理部７０ａ、第２シフト処理部７０ｂ、第３シフト処理部７０ｃ、第ｎシフト処理部７０ｎをシフト処理部７０と、第１加算部６８ａ、第２加算部６８ｂ、第３加算部６８ｃ、第ｎ加算部６８ｎを加算部６８と、第１遅延素子６６ａ、第２遅延素子６６ｂ、第３遅延素子６６ｃ、第ｎ遅延素子６６ｎを遅延素子６６と総称する。
【００２７】
係数計算部３４は、ＬＭＳアルゴリズムにもとづいて、
【数５】
2004153578.tif 000007
を計算する。
乗算部７２は、ステップサイズパラメータμと誤差信号８４を乗算する。このとき誤差信号８４に関しては予め複素共役に変換する。ステップサイズパラメータがビットシフト数である場合、この処理もビットシフト処理になる。構成は、図７のシフト実行部５６と同一である。
【００２８】
第１シフト処理部７０ａは、乗算部７２の計算結果をフィルタ部３２から出力されたフィルタタップ値である近似信号７８をもとにビットシフト処理する。構成は、図７のシフト実行部５６と同一である。
第１加算部６８ａは、第１シフト処理部７０ａの計算結果を第１遅延素子６６ａで保持されたその前のクロックタイミングにおけるフィルタタップ係数８６と加算する。すなわち、フィルタタップ係数８６を更新する。
以上の処理は、すべてのシフト処理部７０、遅延素子６６、加算部６８で同一である。
【００２９】
以上の構成による適応等化器の動作は以下の通りである。受信信号のビット列「０００１１０００」が近似部３０に入力される。近似部３０では、これを４ビットシフトを示す近似値７８の「０００１００００」に変換する。この近似値７８は、フィルタ部３２の第１フィルタタップ５０ａに入力される。第１シフト処理部５２ａは、近似値７８ａをもとに、これに対応するフィルタタップ係数８６の「００００１１００」をビットシフト処理し、「００００００１１」にする。加算部５４は、この値と第２ビット処理部５２ｂ等での処理結果を加算して、フィルタ出力信号８０の「０００１０１１１１」を取得する。判定部３６は、この値を軟判定して判定信号８２の「００００１１１１１」を出力する。
【００３０】
加算部３８はフィルタ出力信号８０と判定信号８２の差分により、誤差信号８４の「０００１００００」を取得する。係数計算部３４の乗算部７２では、誤差信号８４をステップサイズパラメータ「１ビットシフト」によりビットシフト処理し、「００００１０００」にする。第１シフト処理部７０ａでは、この値を第１フィルタタップ５０ａにある「０００１００００」でビットシフト処理し、「００００００１０」にする。第１加算部６８ａでは、この値と、第１遅延素子６６ａの「００００１１００」を加算し、新たなフィルタタップ係数８６の「００００１１１０」を取得する。
【００３１】
実施の形態１に係る適応等化器の回路規模をシミュレーションにより計算した一例によると、入力信号８ビット、フィルタタップ数を８タップとした場合、従来の適応等化器より約６０％の回路規模を削減する。また、従来の適応等化器と同一の回路規模の場合、フィルタタップ数が約２５タップと、約２．５倍になる。
実施の形態１によれば、適応等化器に入力する受信信号を近似する。その近似値がビットシフト数であるため、このビットシフト数をもとにして、トランスバーサルフィルタ、ＬＭＳアルゴリズムにおける乗算処理をビットシフト処理に変更できる。その結果、乗算器が不要になり、回路規模と消費電力が小さくなる。
【００３２】
（実施の形態２）
実施の形態２は、誤差信号をフィルタ出力と判定信号の差だけから求めるのではなく、さらに受信信号も加える。フィルタ出力は、受信信号を近似した信号にもとづいた計算結果であるため、誤差を生じる可能性がある。一方、受信信号はそのような誤差がないため、誤差信号の精度が向上し、それより計算されるフィルタタップ係数の精度が向上する。
【００３３】
図１０は、実施の形態２に係る適応等化器１６の構成を示す。適応等化器１６は、近似部３０と信号処理部４０を有する。信号処理部４０は、切換部７４、トレーニング信号生成部７６、フィルタ部３２、加算部４２、判定部３６、加算部３８、加算部４２を有する。近似部３０は、図４の近似部３０と同一である。加算部４２が図４の信号処理部４０と異なる。
【００３４】
加算部４２は、フィルタ出力信号８０と受信信号を加算する。近似していない受信信号は、受信信号を近似した近似信号７８をもとに処理されたフィルタ出力信号８０よりも精度が高い。
【００３５】
係数計算部３４は、加算部４２の加算出力信号８８とその判定信号８２の差分である誤差信号８４をもとに、ＬＭＳアルゴリズムによりフィルタタップ係数８６を計算する。ＬＭＳアルゴリズムのフィルタタップ係数８６は、誤差信号８４を小さくする方向に更新されていく。ここでは、フィルタタップ係数８６が、フィルタ部３２の等化処理において、フィルタ出力信号８０が受信信号の誤差を生じるように更新されていく。すなわち理想的に動作した場合においても、フィルタ出力信号８０は、受信信号のひずみを残した信号となる。しかし、そのひずみは加算部４２で補正される。
【００３６】
以上の構成による適応等化器の動作は以下の通りである。実施の形態１と同じく受信信号のビット列「０００１１０００」が近似部３０に入力される。フィルタ部３２からフィルタ出力信号８０の「０００１０１１１１」が出力される。加算部４２は、受信信号とフィルタ出力信号８０を加算して、加算出力信号８８の「０１０００１１１」を取得する。以降は、実施の形態１と同一である。
【００３７】
実施の形態２によれば、フィルタ出力信号に受信信号を加算するため、適応等化器の入力の際に受信信号を近似することにより生じる誤差の影響を小さくすることが可能であり、それをもとにしたフィルタタップ係数の精度が向上する。
【００３８】
（実施の形態３）
これまでの実施の形態では等化器としてトランスバーサルフィルタを前提としていたが、実施の形態３では、等化器を判定帰還形等化器にすることにより、より受信特性を向上できる。
図１１は、実施の形態３に係る適応等化器１６の構成を示す。適応等化器１６は、近似部３０と信号処理部４０を有する。信号処理部４０は、切換部７４、トレーニング信号生成部７６、フィルタ部３２、判定帰還部４４、加算部４６、判定帰還用変換部４８、判定部３６、加算部３８、係数計算部３４を有する。判定帰還部４４、加算部４６と判定帰還用変換部４８が図４の信号処理部４０と異なる。
【００３９】
判定帰還用変換部４８は、判定部３６による判定信号８２を入力し、近似部３０と同様の近似を行う。判定信号８２は、一般にビットシフトを示すように表現されていないからである。
判定帰還部４４は、判定帰還用変換部４８から変換された判定信号が、係数計算部３４からフィルタタップ係数８６が入力され、これらの乗算よりフィルタ処理がなされる。判定帰還部４４の構成は、図４に示すフィルタ部３２の構成と同一である。
【００４０】
加算部４６は、フィルタ部３２のフィルタ出力信号８０と判定帰還部４４の出力を加算する。フィルタ部３２では、主に先行波に対する等化を行い、判定帰還部４４では特にマルチパス伝搬路の遅延波に対する等化を行っている。
実施の形態３によれば、入力信号と判定信号に対する近似を判定帰還形等化器にも適用でき、これより、判定帰還形等化器の計算量を少なくすることが可能である。
【００４１】
（実施の形態４）
これまでの実施の形態では適応アルゴリズムとしてＬＭＳアルゴリズムを使用していたが、実施の形態４では、ＲＬＳ（Ｒｅｃｕｒｓｉｖｅ  Ｌｅａｓｔ  Ｓｑｕａｒｅｓ）アルゴリズムを使用することにより、タップ係数の収束速度がより高速になる。
実施の形態４に係る適応等化器の構成図は、図４と同一であるが、係数計算部３４の動作が異なる。ここでは、ＲＬＳアルゴリズムの式にもとづいて説明する。
【００４２】
最終的なフィルタ出力信号８０ｙ（ｎ）は、次の通り示される。
【数６】
2004153578.tif 000008
ここで、ｗ（ｎ−１）はフィルタタップ係数８６であり、ｒ（ｎ）は近似部３０によりビットシフト数を示すように近似された信号ベクトルである。ゲインベクトルｋ（ｎ）は、
【数７】
2004153578.tif 000009
である。ここで、Ｒ（ｎ）は、ｒ（ｎ）の自己相関行列であり、λは重み付け係数である。
【００４３】
事前推定誤差εは、次式である。
【数８】
2004153578.tif 000010
自己相関逆行列は、次式である。
【数９】
2004153578.tif 000011
これらより、ＲＬＳアルゴリズムによるフィルタタップ係数更新は、以下の通り表せる。
【数１０】
2004153578.tif 000012
【００４４】
実施の形態４によれば、受信した信号に対するレベル変換をＲＬＳアルゴリズムにも適用でき、これより、ＲＬＳアルゴリズムの計算量を少なくすることが可能である。
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４５】
実施の形態において、所定の適応アルゴリズムを使用してフィルタタップ係数を計算し、さらにバーストのデータ信号区間中においても、フィルタタップ係数を更新している。しかし、フィルタタップ係数は更新する必要なく、所定の値で固定してもかまわない。すなわち、フィルタタップの値とフィルタタップ係数の乗算からなるフィルタ処理のみに近似した値を使用してもよい。
【００４６】
実施の形態において、適応等化器の前段にＡＦＣがあることを想定した。しかし、ＡＦＣの位置は適応等化器の前段にある必要がなく、適応等化器の中にあってもかまわない。例えば、本実施の形態の近似部と信号処理部の間にＡＦＣがあってもよい。その場合、信号処理部の中にあるＡＦＣにも近似した値を使用してもよい。
【００４７】
【発明の効果】
本発明によれば、乗算器等による回路規模の増大を抑えることができる。また、消費電力を少なくできる。また、同一の回路規模でフィルタタップ数を多くできる。
【図面の簡単な説明】
【図１】実施の形態１に係る通信システムのひとつの態様を示す構成図である。
【図２】実施の形態１に係る通信システムの別の態様を示す構成図である。
【図３】実施の形態１に係るバーストフォーマットを示す図である。
【図４】実施の形態１に係る適応等化器の構成を示す図である。
【図５】図４の受信信号と近似信号の関係を示す図である。
【図６】図４のフィルタ部の構成を示す図である。
【図７】図６のシフト処理部の構成を示す図である。
【図８】図７のシフト処理部の動作を示す図である。
【図９】図４の係数計算部の構成を示す図である。
【図１０】実施の形態２に係る適応等化器の構成を示す図である。
【図１１】実施の形態３に係る適応等化器の構成を示す図である。
【符号の説明】
１０  送信装置、  １２  受信装置、  １４  変調部、  １６  適応等化器、１８  拡散部、  ２０  逆拡散部、  ２２  無線伝搬路、  ３０  近似部、  ３２  フィルタ部  ３４  係数計算部、  ３６  判定部、  ３８  加算部、  ４０  信号処理部、  ４２  加算部、  ４４  判定帰還部、  ４６  加算部、  ４８  判定帰還用変換部、  ５０  フィルタタップ、  ５２  シフト処理部、  ５４  加算部、  ５６  シフト実行部、  ５８  符号拡張部、  ６０  ビット選択部、  ６２  符号反転部、  ６４  加算部、  ６６  遅延素子、  ６８  加算部、  ７０  シフト処理部、  ７２  乗算部、  ７４  切換部、  ７６  トレーニング信号生成部、  ７８  近似信号、  ８０  フィルタ出力信号、  ８２  判定信号、  ８４  誤差信号、  ８６  フィルタタップ係数、  ８８  加算出力信号。
【図１】
2004153578.tif 000013
【図２】
2004153578.tif 000014
【図３】
2004153578.tif 000015
【図４】
2004153578.tif 000016
【図５】
2004153578.tif 000017
【図６】
2004153578.tif 000018
【図７】
2004153578.tif 000019
【図８】
2004153578.tif 000020
【図９】
2004153578.tif 000021
【図１０】
2004153578.tif 000022
【図１１】
2004153578.tif 000023