(57)【要約】【課題】フラッシュメモリ製造工程のうち素子分離膜を形成する際に活性領域の上部角に二重プロファイルを形成するフラッシュメモリの製造方法を提供すること。【解決手段】半導体基板上にパッド酸化膜及びパッド窒化膜を順次蒸着する段階と、素子分離膜形成のためのマスクを用いてパッド窒化膜、パッド酸化膜及び基板をエッチングして活性領域の上部角が二重プロファイルを有するトレンチを形成する段階と、全体構造の上部面にトレンチ絶縁膜を蒸着して前記トレンチ内を埋め込む段階と、トレンチ絶縁膜に対する平坦化工程及びストリップ工程を行って、上部構造が突出形状を有するトレンチ絶縁膜を形成する段階と、イオン注入工程によってウェル領域と不純物領域を形成する段階と、トンネル酸化膜、フローティングゲート、誘電体膜及びコントロールゲートを形成する段階とを備える。【選択図】　　　　図５
2004056073.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上にパッド酸化膜及びパッド窒化膜を順次蒸着する段階と、
（ｂ）素子分離膜の形成のためのマスクを用いてパッド窒化膜、パッド酸化膜及び基板をエッチングして上部角が二重プロファイルを有するトレンチを形成する段階と、
（ｃ）全体構造の上部面にトレンチ絶縁膜を蒸着して前記トレンチ内を埋め込む段階と、
（ｄ）トレンチ絶縁膜に対する平坦化工程及びストリップ工程を行って、上部構造が突出形状を有するトレンチ絶縁膜を形成する段階と、
（ｅ）イオン注入工程によってウェル領域を形成する段階と、
（ｆ）トンネル酸化膜、フローティングゲート、誘電体膜及びコントロールゲートを形成する段階とを含むことを特徴とするフラッシュメモリの製造方法。
【請求項２】
前記二重プロファイルの形成は、前記パッド窒化膜のオーバーエッチング時に第１プロファイルを形成し、前記基板のエッチング時に第２プロファイルを形成することによりなされることを特徴とする請求項１記載のフラッシュメモリの製造方法。
【請求項３】
前記第１プロファイルは、角度が基板平面を基準として３５°以上、且つ５５°以下となるように形成し、前記第２プロファイルは、角度が基板平面を基準として７０°以上、且つ８４°以下となるように形成することを特徴とする請求項２記載のフラッシュメモリの製造方法。
【請求項４】
前記第１プロファイルを形成して前記活性領域の長さを前記トレンチ側に２００Å以上、且つ６００Å以下の範囲で増加させ、前記第１プロファイルの深さを１００Å以上、且つ３００Å以下にすることを特徴とする請求項２記載のフラッシュメモリの製造方法。
【請求項５】
前記二重プロファイルの形成は、前記半導体基板をエッチングする際にエッチングガスを変換させて２段階のエッチング工程を行うことによりなされることを特徴とする請求項１記載のフラッシュメモリの製造方法。
【請求項６】
前記パッド酸化膜は、乾式または湿式酸化方式で形成し、７００℃以上、且つ９５０℃以下の温度で７０Å以上、且つ２００Å以下の厚さに形成することを特徴とする請求項１記載のフラッシュメモリの製造方法。
【請求項７】
前記パッド窒化膜は、ＬＰ−ＣＶＤ法で形成し、１５００Å以上、且つ３０００Å以下の厚さに形成することを特徴とする請求項１記載のフラッシュメモリの製造方法。
【請求項８】
前記（ｂ）段階後に、
前記トレンチの内壁に犠牲酸化膜を形成する段階と、
前記犠牲酸化膜をエッチング液で除去した後、前記トレンチの内壁に側壁酸化膜を形成する段階と、
全体構造上にライナーを形成する段階とをさらに含むことを特徴とする請求項１記載のフラッシュメモリの製造方法。
【請求項９】
前記犠牲酸化膜は、乾式または湿式酸化方式で形成し、７００℃以上、且つ１０００℃以下の温度で２００Å以上、且つ４００Å以下の厚さに形成することを特徴とする請求項８記載のフラッシュメモリの製造方法。
【請求項１０】
前記側壁酸化膜は、前記トレンチの上部及び下部の角部分をラウンド状に形成し、湿式酸化方式を用いて８００℃以上、且つ１０００℃以下の温度で３００Å以上、且つ６００Å以下の厚さに形成することを特徴とする請求項８記載のフラッシュメモリの製造方法。
【請求項１１】
前記ライナーは、高温酸化膜（ＨＴＯ）で形成し、ＤＣＳと酸素を反応させて５０Å以上、且つ５００Å以下の厚さに形成することを特徴とする請求項８記載のフラッシュメモリの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリ製造方法の素子分離膜形成工程に係り、特に、トンネル酸化膜が薄くなる現象を防止するために上部角に二重スロップを形成するフラッシュメモリの製造方法に関する。
【０００２】
【従来の技術】
フラッシュメモリは、絶縁膜に取り囲まれたフローティングゲートを有しており、このようなフローティング膜上の電子の有無に基づいてセルの状態、すなわちプログラム（ｐｒｏｇｒａｍ）及び消去（ｅｒａｓｅ）を判断する。このような作用はフローティングゲートと基板間のトンネル酸化膜を介して行われるが、情報記憶と消去などのフラッシュメモリ動作は少なくとも１００Ｋサイクルの間満足しなければならない。
【０００３】
フラッシュメモリ素子を製造するにおいて、素子分離工程としてＳＴＩ（シャロー・トレンチ・アイソレーション）工程を用いてフラッシュメモリセルを実現しているが、半導体基板上にパッド酸化膜、パッド窒化膜などを蒸着しエッチングしてトレンチを形成する段階と、このようなトレンチの側壁に沿って酸化膜を形成し、トレンチを埋め込む段階と、パッド酸化膜及びパッド窒化膜を除去する段階などからなる。ところで、このようなＳＴＩ工程を用いると、酸化膜の縁部が凹む現象、すなわちモウト（ｍｏａｔ）が発生し、トンネル酸化膜が薄くなる現象（ｔｕｎｎｅｌ　ｏｘｉｄｅ　ｔｈｉｎｎｉｎｇ）が発生する。図１はこのようなトンネル酸化膜が薄くなる現象を示す写真である。このような現象は、フラッシュメモリでトレンチを形成するためのエッチング時、エッチングによる損傷に応じて一定の特性を示すものではなく、不規則的な特性を有する。
【０００４】
このようにトンネル酸化膜が均一に形成されず薄くなる現象が発生すると、カップリング比の差異が激しくなり、これによりセルのプログラム及び消去時に過消去（ｏｖｅｒ　ｅｒａｓｅ）などの問題が発生して素子特性に悪影響を及ぼすことになる。図２は従来の技術に係る素子分離工程によるセルの分布を示すグラフである。また、トンネル酸化膜の薄い部分のみを使用すると、フラッシュメモリ動作が１００Ｋサイクルを超える場合、トンネル酸化膜の特性低下によって素子が作動できなくなることもある。そして、トンネル酸化膜を介して発生する電荷損失の通路として作用して製品の信頼性の問題に大きい影響を及ぼす虞があり、収率の低下を発生させる問題点もある。かかる問題点は、ＳＴＩ工程後のウォール犠牲（Ｗａｌｌ　Ｓａｃｒｉｆｉｃｉａｌ）酸化工程を用いる場合に後続の洗浄工程で発生する過度なエッチングに起因する。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、フラッシュメモリ製造工程のうち素子分離膜を形成する際にトレンチの上部角に二重プロファイルを形成するフラッシュメモリの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るフラッシュメモリの製造方法は、半導体基板上にパッド酸化膜及びパッド窒化膜を順次蒸着する段階と、素子分離膜形成のためのマスクを用いてパッド窒化膜、パッド酸化膜及び基板をエッチングして上部角が二重プロファイルを有するトレンチを形成する段階と、全体構造の上部面にトレンチ絶縁膜を蒸着して前記トレンチ内を埋め込む段階と、トレンチ絶縁膜に対する平坦化工程及びストリップ工程を行って、上部構造が突出形状を有するトレンチ絶縁膜を形成する段階と、イオン注入工程によってウェル領域と不純物領域を形成する段階と、トンネル酸化膜、フローティングゲート、誘電体膜及びコントロールゲートを形成する段階とを備えることが好ましい。
【０００７】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は当技術分野で通常の知識を有する者が本発明を十分理解し得るように提供されるもので、いろいろの形に変形することができ、本発明の範囲を限定するものではない。
【０００８】
図３乃至図５は本発明の好適な実施例に係るフラッシュメモリの製造方法を説明するために示す断面図である。
【０００９】
図３を参照すると、半導体基板３０２上に表面の結晶欠陥抑制または表面処理のためにパッド酸化膜３０４を形成する。パッド酸化膜３０４は乾式または湿式酸化方式で形成し、７００℃以上、且つ９５０℃以下の温度範囲で７０Å以上、且つ２００Å以下程度の厚さに形成することが好ましい。次に、パッド酸化膜３０４上にパッド窒化膜３０６を蒸着する。パッド窒化膜３０６はＬＰ−ＣＶＤ（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ−Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）方法で形成し、後続の工程によって形成されるトレンチ絶縁膜３１０の突出部が十分高く突出できる程度の厚さ、例えば１５００Å以上、且つ３０００Å以下程度の厚さに形成することが好ましい。
【００１０】
パッド窒化膜３０６を形成した後、素子分離膜の形成のためのパターニングによって半導体基板３０２内にトレンチ３０８を形成して素子分離領域と活性領域を定義する。すなわち、図４（ａ）に示すように、素子分離領域を定義するフォトレジストパターン（図示せず）を形成し、前記フォトレジストパターンをエッチングマスクとしてパッド窒化膜３０６、パッド酸化膜３０４及び半導体基板３０２をエッチングしてトレンチ３０８を形成する。この際、パット窒化膜３０６のエッチング時にオーバーエッチングによって上部角（ｔｏｐ　ｃｏｒｎｅｒ）が一定の傾きを有するようにエッチングして第１プロファイルを形成し、半導体基板３０２のエッチング時に第２プロファイルを形成して、結局二重スロップを有する二重プロファイルを形成する。パッド窒化膜３０６のオーバーエッチングを用いて形成する第１プロファイルの角度（Θ１）は基板平面を基準として３５°以上、且つ５５°以下とし、半導体基板３０２に対するエッチングを用いて形成する第２プロファイルの角度（Θ２）は基板平面を基準として７０°以上、且つ８４°以下にすることが好ましい。
【００１１】
このとき、パッド窒化膜３０６はＣＦ４ガス、ＣＨＦ３ガス及びＡｒガスを用いてエッチングし、半導体基板３０２はＣｌ２ガス、Ｏ２ガス及びＨＢｒガスを用いてエッチングすることができる。
【００１２】
パッド窒化膜３０６のオーバーエッチングは、４０ｍＴ程度の圧力で７００Ｗ程度のパワーを印加して遂行し、半導体基板３０２のエッチングは、３５ｍＴ程度の圧力で４２５Ｗ程度のパワーを印加して遂行することができる。
【００１３】
このような二重プロファイルは、半導体基板３０２をエッチングする際にエッチングガスを変換させて２段階のエッチングを行うことにより形成することもできる。
【００１４】
つまり、まず４５ｍＴ程度の圧力で４００Ｗ程度のパワーでＣＦ４ガスを用いて第１プロファイルを形成し、３５ｍＴ程度の圧力で４２５Ｗ程度のパワーでＣｌ２ガス、Ｏ２ガス及びＨＢｒガスを用いて第２プロファイルを形成することができる。
【００１５】
このようにトレンチ３０８の上部角が二重プロファイルを有するように形成する際、一番目のスロップによって２００Å以上、且つ６００Å以下の範囲で活性領域をトレンチ３０８側に増加させ、一番目のスロップの深さを１００Å以上、且つ３００Å以下にすることができる。
【００１６】
次いで、トレンチ３０８の側壁のエッチング損傷を補償するために、トレンチ３０８の内壁に犠牲酸化膜を形成する。犠牲酸化膜（図示せず）は乾式または湿式酸化方式で形成し、７００℃以上、且つ１０００℃以下程度の温度範囲で２００Å以上、且つ４００Å以下程度の厚さに形成することが好ましい。その後、犠牲酸化膜をエッチング液で除去した後、トレンチ３０８のエッチングによる損傷を除去するための側壁酸化を行ってトレンチ３０８内に側壁酸化膜（図示せず）を形成する。側壁酸化膜の形成工程は、トレンチ３０８の上部及び下部の角部分をラウンド状（曲面状）にする。側壁酸化膜は湿式酸化方式を用いて８００℃以上、且つ１０００℃以下程度の温度範囲で３００Å以上、且つ６００Å以下程度の厚さに形成することが好ましく、フィールド酸化膜とのオーバーラップが４０％〜７０％となるように形成することが好ましい。図６は犠牲酸化膜と側壁酸化膜を形成した後の半導体素子の写真であって、トレンチ３０８の上部角が二重プロファイルを有することを示す。
【００１７】
次に、全体構造上にライナー（ｌｉｎｅｒ）（図示せず）を形成する。ライナーは後続の工程で形成されるトレンチ絶縁膜３１０との接着を強化し、後続のエッチング工程によってトレンチ絶縁膜３１０と半導体基板３０２との間が凹んでしまうモウト現象を防止し、漏洩電流を防止する役割を果たす。ライナーは高温酸化膜（Ｈｉｇｈ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ；ＨＴＯ）を用い、高温で緻密化工程によって形成することが好ましい。例えば、ＳｉＨ２Ｃｌ２（ｄｉｃｈｌｏｒｏｓｉｌａｎｅ；ＤＣＳ）と酸素を反応させて５０Å以上、且つ５００Å以下程度の厚さに形成することが好ましく、９００℃〜１１００℃の温度範囲でＮ２を用いた熱処理で２０分〜３０分の緻密化工程をさらに含んで形成することができる。また、ライナーは酸化膜の代りに窒化膜を用いて形成することもできる。
【００１８】
その後、全体構造の上部面にトレンチ絶縁膜３１０（図示せず）を蒸着してトレンチ３０８内を埋め込む。この際、トレンチ絶縁膜３１０は、トレンチ３０８内を十分埋め込みながらパッド窒化膜３０６の上部表面上まで十分蒸着される程度の厚さ、例えば４０００Å〜８０００Å程度の厚さに蒸着する。トレンチ絶縁膜３１０はＨＤＰ（Ｈｉｇｈ　Ｄｅｎｓｉｔｙ　Ｐｌａｓｍａ）酸化膜で形成することが好ましく、トレンチ３０８内にボイド（Ｖｏｉｄ）などが形成されないように埋め込む。ところで、このようなライナー形成、熱処理及びトレンチ絶縁膜３１０蒸着の順序に代えてライナー形成、トレンチ絶縁膜３１０蒸着及び熱処理の順序で工程を行うこともできる。
【００１９】
トレンチ３０８を埋め込んだ後、全体構造上にパッド窒化膜３０６をエッチングバリア層として平坦化工程ＣＭＰ（Ｃｈｅｍｉｃａｌ　ｍｅｃｈａｎｉｃａｌ　ｐｏｌｉｓｈｉｎｇ）を行ってトレンチ絶縁膜３１０を研磨し、洗浄工程を行う。洗浄工程は、平坦化工程以後にパッド窒化膜３０６上に残存する可能性のあるトレンチ絶縁膜３１０の残留物（ｒｅｓｉｄｕｅ）を除去するためであるが、パッド窒化膜３０６が非常にオーバーエッチングされないように行われる。また、トレンチ絶縁膜３１０の高さが減少することを最大限抑制することが好ましい。
【００２０】
次いで、Ｈ３ＰＯ４（燐酸）溶液を用いたストリップ（ｓｔｒｉｐ）工程を行ってパッド窒化膜３０６を除去することにより、上部構造が突出形状を有するトレンチ絶縁膜３１０を形成する。図４（ｂ）はこのような工程を全て行った後の素子の断面図であって、トレンチ絶縁膜３１０が形成されたことが示されている。この際、トレンチ絶縁膜３１０の突出部は半導体基板３０２の表面から１５００Å〜２５００Åの厚さを有するように行うことが好ましい。
【００２１】
全体構造上にＨＦまたはＢＯＥ（Ｂｕｆｆｅｒ　Ｏｘｉｄｅ　Ｅｔｃｈａｎｔ）を用いた洗浄工程を行うことにより、トレンチ絶縁膜３１０の突出部が所定の幅にエッチングされる。この際、洗浄工程の時間を調節してフィールド酸化膜とのオーバーラップが３０％〜４０％となるように形成する。このような洗浄工程の自由度はトレンチ３０８を形成する際の二重プロファイル形成に多くの影響を受け、後続のトンネル酸化膜工程時にトンネル酸化膜３１４が薄くなる現象とも密接な関連を有し、トランジスタの形成にも影響を及ぼす。
【００２２】
図４（ｃ）を参照すると、ウェルイオン注入工程（Ｗｅｌｌ　Ｉｍｐｌａｎｔａｔｉｏｎ）及びしきい値電圧イオン注入工程（Ｖｔ　ａｄｊｕｓｔ　Ｉｍｐｌａｎｔａｔｉｏｎ）のために活性領域上にしきい値電圧スクリーン酸化工程（Ｖｔ　ｓｃｒｅｅｎ　ｏｘｉｄａｔｉｏｎ）を行うことにより、３０Å〜１００Åの厚さにスクリーン酸化膜３１２を形成する。次に、ウェルイオン注入工程を行って半導体基板３０２の活性領域にウェル領域（図示せず）を形成し、しきい値電圧イオン注入工程を行う。
【００２３】
図５（ａ）を参照すると、洗浄工程を行ってスクリーン酸化膜３１２を除去した後、スクリーン酸化膜３１２の除去部位にトンネル酸化膜３１４を形成する。この際、トンネル酸化膜３１４は、７５０℃〜８００℃の温度で湿式酸化方式を行って蒸着した後、半導体基板３０２との界面欠陥密度を最小化するために、９００℃〜９１０℃の温度でＮ２を用いて２０分〜３０分間熱処理することにより形成される。また、トンネル酸化膜３１４の厚さは縁部が中央部に比べて１．０５倍〜１．４倍程度大きくなるようにすることができ、このように厚さを調節するために洗浄工程を用いることができる。
【００２４】
トンネル酸化膜３１４の蒸着後、全体構造上に第１ポリシリコン膜３１６を蒸着し、平坦化工程を行う。この際、第１ポリシリコン膜３１６はトレンチ絶縁膜３１０の突出部の上部表面より２００Å〜１０００Å程度高く蒸着するようにすることが好ましく、平坦化工程は化学機械的研磨工程を用いてトレンチ絶縁膜３１０を基準としてフローティングゲートが完璧に分離できるようにしながら、第１ポリシリコン膜３１６が厚さ７００Å〜１２００Å程度に均一に残存するように行うことが好ましい。
【００２５】
図５（ｂ）を参照すると、ＨＦまたはＢＯＥを用いた洗浄工程によって第１ポリシリコン膜３１６の間に突出したトレンチ絶縁膜３１０を除去し、第１ポリシリコン膜３１６及びトレンチ絶縁膜３１０の上部に誘電体膜３１８を形成する。誘電体膜３１８は酸化膜／窒化膜／酸化膜／窒化膜の構造、すなわちＯＮＯＮ（ＳｉＯ２／Ｓｉ３Ｎ４／ＳｉＯ２／Ｓｉ３Ｎ４）構造で形成し、或いは酸化膜／窒化膜／酸化膜の構造、すなわちＯＮＯ（ＳｉＯ２／Ｓｉ３Ｎ４／ＳｉＯ２）構造で形成することが好ましく、それぞれ３５Å〜８０Åの厚さに形成することが好ましい。
【００２６】
図５（ｃ）を参照すると、コントロールゲートを形成するための第２ポリシリコン膜３２０及びシリサイド膜を形成し、ゲートパターニング工程を行う。
【００２７】
以後の工程は通常のフラッシュメモリ素子の工程と同一に実施する。
【００２８】
次に、図７乃至図９を参照して説明する。図７は本発明によってフラッシュメモリを製造した際に最終素子のプロファイルを示す写真であって、このような二重プロファイルを用いると、自己整列フローティングゲート形成時に使用する過度なウェットエッチングによるモウト及びトンネル酸化膜３１４が薄くなる現象を緩和させることができる。また、図８は図７に示された二重プロファイルをさらに詳細に示すための写真であって、活性領域の縁部の酸化膜が活性領域の中央部の酸化膜より大きいことを示す。図９は本発明に係る素子分離工程によってフラッシュメモリを製造した場合のセルの分布を示すグラフであって、図２と比較するときにセルの分布が向上したことが分かる。
【００２９】
【発明の効果】
以上述べたように、本発明に係るフラッシュメモリの製造方法は、フラッシュメモリの製造工程中に素子分離膜を形成する際、トレンチの上部角に二重プロファイルを形成するので、トンネル酸化膜が薄くなる現象を改善して素子の特性を向上させる効果がある。また、活性領域の縁部で厚いトンネル酸化膜を形成することができるため、ウエットエッチング時にマージンを持っており、セルの特性を向上させることができ、カップリング比の向上をもたらすこともでき、次世代高集積フラッシュメモリ素子への実現を容易にするという効果がある。
【００３０】
以上、本発明の好適な実施例によって詳細に説明したが、本発明はこれらの実施例に限定されるものではなく、本発明の技術的思想から外れない範囲内で、当分野で通常の知識を有する者によって様々な変形をすることができる。
【図面の簡単な説明】
【図１】従来の技術に係るトンネル酸化膜が薄くなる現象を示す写真である。
【図２】従来の技術に係る素子分離工程によってフラッシュメモリを製造した場合のセルの分布を示すグラフである。
【図３】本発明の好適な実施例に係るフラッシュメモリの製造方法を説明するために示す断面図である。
【図４】本発明の好適な実施例に係るフラッシュメモリの製造方法を説明するために示す断面図である。
【図５】本発明の好適な実施例に係るフラッシュメモリの製造方法を説明するために示す断面図である。
【図６】本発明によってフラッシュメモリを製造した際に活性領域の上部角が二重プロファイルを有することを示す写真である。
【図７】本発明によってフラッシュメモリを製造した際に最終素子のプロファイルを示す写真である。
【図８】図７に示した二重プロファイルをさらに詳しく示すための写真である。
【図９】本発明に係る素子分離工程によってフラッシュメモリを製造した場合のセルの分布を示すグラフである。
【符号の説明】
３０２…半導体基板
３０４…パッド酸化膜
３０６…パッド窒化膜
３０８…トレンチ
３１０…トレンチ絶縁膜
３１２…スクリーン酸化膜
３１４…トンネル酸化膜
３１６…第１ポリシリコン膜
３１８…誘電体膜
３２０…第２ポリシリコン膜
【図１】
2004056073.tif 000003
【図２】
2004056073.tif 000004
【図３】
2004056073.tif 000005
【図４】
2004056073.tif 000006
【図５】
2004056073.tif 000007
【図６】
2004056073.tif 000008
【図７】
2004056073.tif 000009
【図８】
2004056073.tif 000010
【図９】
2004056073.tif 000011