(57)【要約】【課題】記憶装置の処理能力に応じて最大の利用効率を得るためのリソースの取得および開放の管理と、データ転送動作の処理を効率よく制御できること。【解決手段】データ入出力時における読取部−１次記憶部（画像メモリ）４２−２次記憶部（ＨＤ）４８間のデータ転送能力を計測し、保存する。計測したデータ転送能力を用いて画像形成装置のデータ入出力動作の処理能力の制御を行う。データ転送能力が変動するような画像入出力手段が接続された場合、データ転送能力の計測を禁止することで制御負担を軽減し、記憶装置の処理能力に応じた最大の利用効率を得る。【選択図】　　　図４
2004112533.tif 000002
【特許請求の範囲】
【請求項１】
画像信号が入力される画像入力手段と、
前記画像入力手段に入力された少なくとも一つ以上の画像信号を記憶するための１次記憶部、および前記１次記憶部の画像信号を保存するための２次記憶部とからなる記憶手段と、
画像出力時に前記２次記憶部に保存された画像信号を読み出して前記１次記憶部に記憶させ画像出力手段から出力させる制御手段とを備え、
前記制御手段は、
前記画像入力手段と前記記憶手段との間における前記画像信号のデータ転送能力を計測する計測手段と、
前記計測手段により計測されたデータ転送能力を保存する保存手段とを備え、該得られたデータ転送能力に基づき前記画像信号のデータ転送を制御することを特徴とする画像形成装置。
【請求項２】
前記計測手段は、
前記画像出力手段と前記記憶手段との間における前記画像信号のデータ転送能力を計測することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記計測手段は、画像信号のデータ量と、前記１次記憶部および前記２次記憶部の間におけるデータ転送時間とに基づき、前記データ転送能力を算出することを特徴とする請求項１，２のいずれか一つに記載の画像形成装置。
【請求項４】
前記制御手段には、前記データ転送能力に基づき前記計測手段による計測を不実行にする計測禁止手段を備えたことを特徴とする請求項１〜３のいずれか一つに記載の画像形成装置。
【請求項５】
前記計測禁止手段は、入力操作を受ける操作部の設定に基づき、禁止設定の有無を選択可能なことを特徴とする請求項４に記載の画像形成装置。
【請求項６】
前記計測禁止手段は、前記計測手段が計測した画像信号のデータ転送能力の計測結果が所定の値より低い場合に自動的に計測を不実行にすることを特徴とする請求項４に記載の画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ディジタル複写機、ファクシミリ、プリンタ、スキャナー、ネットワークファイルサーバー等の画像入出力機器、またはこれらのうちの複数の機能を備えたディジタル複合機に適用され、原稿等の画像を読み取り、半導体メモリを介してハードディスク等に格納して画像データの再利用を図る画像形成装置において、特に、画像信号のデータ転送開始タイミングと、半導体メモリおよび大容量記憶装置のリソース占有のタイミングを効率的に管理および制御できる画像形成装置に関する。
【０００２】
【従来の技術】
近年、複写機のディジタル化が進むと共に画像メモリを応用した加工，編集が盛んになってきている。その中で、原稿複数枚分の画像データをメモリに記憶することにより指定部数まとめてコピー出力し仕分けの作業をなくす電子ソートという機能が提供されている。この際、複数枚の画像データを保持するため、そのままの画像データを半導体メモリに蓄積するには蓄積枚数分のデータ量に相当するメモリが必要になりメモリコストが膨大になるという理由から、下記の各方式が一般的に用いられている。
【０００３】
１．半導体メモリ＋蓄積用メモリの構成とし、蓄積メモリとして半導体メモリより安価なハードディスク等の２次記憶装置を使用する。
２．蓄積用メモリとして半導体メモリを使用し、圧縮処理を用いて画像データを圧縮し、１枚あたりのデータ量を減らすことでトータルのメモリ量を減らす。
３．複数の画像入出力手段（イメージスキャナー、プリンタコントローラ、ファイルサーバー、ＦＡＸコントローラ等）が同一の画像メモリを共有する。
【０００４】
画像メモリに対し、画像データの入出力を実行するためにはＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）データ転送方式を用いたメモリ制御コントローラ（以下ＤＭＡコントローラ）が使用されることが多い。ＤＭＡコントローラは、ディスクリプタと呼ばれるメモリ領域管理情報を元に画像メモリの特定の領域に対してデータの転送を行う。１画像が格納されるメモリ領域を複数のディスクリプタに分割してデータ転送を行うことも可能であり、例えば画像メモリをリングバッファの形態で利用することにより、画像データの容量よりも少ないメモリ容量で画像データの入出力を実行する場合もある。
【０００５】
特許文献１は、半導体メモリのデータ入出力を行うＤＭＡを用いたメモリ制御技術の応用に関するＤＭＡコントローラに関するものであり、汎用性の高いメモリ制御技術と、制御アルゴリズムを提供している。特許文献２は、バンド毎に生成された中間コード画像データを高速にハードウェアレンダリング機構に供給するとともにメモリの使用効率を高めた画像処理装置に関するものである。
【０００６】
ＤＭＡコントローラを用いたメモリ制御では、各ディスクリプタで指定されたデータ転送の進行状況（開始，終了）や、データ転送の実行タイミング制御（画像メモリ領域の途中でデータ転送を中断したり再開する等）も可能であるため、ＤＭＡコントローラに接続された半導体メモリや、大容量の２次記憶装置のデータ転送のタイミング制御の自由度が高く、応用範囲が広い。
【０００７】
上述のように蓄積メモリとして半導体メモリより安価なハードディスク等の２次記憶装置を使用する場合、通常、単一の記憶装置に対して複数のデータ転送（データ書き込み，読み出し動作）を行うことはできないため、ＤＭＡコントローラのディスクリプタを用いて２次記憶装置へのデータ転送単位を分割し、これを時分割に実行することで、複数のデータ転送動作をあたかも並行して実行しているようにすることが一般的である。
【０００８】
しかしながら、このような時分割処理を用いる場合、データ転送に要する時間が短くならないため、画像形成装置の如く画像データの入出力に要する時間が装置の生産性に影響を及ぼす場合、時分割処理を行うと逆に生産性の低下を招くこともある。よって、画像データを圧縮しデータ転送量を小さくしたり、データ転送速度の速い２次記憶装置を搭載して２次記憶装置へのデータ転送に要する時間を短くするような構成を採っていた。
【０００９】
また従来では、メモリ制御の簡素化を図る観点からも積極的に時分割転送を行わずに、画像入出力手段を用いた画像データ入出力動作と略同期して２次記憶装置のリソースとして占有してデータ転送を行う手段が用いられていた。
【００１０】
従来用いられていた２次記憶装置では、画像入出力手段と半導体メモリへの画像データ転送速度に比較して、半導体メモリの画像データを２次記憶装置へ転送する速度が遅いため、画像データの圧縮を行って２次記憶装置のデータ処理容量を小さくしても、画像入出力手段−半導体メモリ間のデータ処理速度との差がなかったために、半導体メモリと、２次記憶装置のデータ転送処理（データ圧縮等のデータ変換処理も含む）の転送タイミングの制御を独立にかつ最適に制御しても画像形成装置の生産性向上を直ちに図ることができなかった。
【００１１】
ハードディスクのように２次記憶装置の転送処理速度は年々向上してきており、最適に制御することで生産性の向上度も高くなってきている。近年、装置の高速機では、原稿の表裏同時読取が可能になり画像入出力手段の処理能力も向上している。このような状況で生産性を達成するためには画像入力装置の原稿搬送処理をノンインターバルで動作させないと生産性が実現できないという機構的制約が発生する機種も生じる。
【００１２】
この場合、画像入力手段からのデータ転送後のメモリタイミング制御だけではなく、画像入力手段に対する事前予測通知手段を設けて、メモリ制御の現状の状態、記憶装置の特性等の条件から画像入力手段への原稿搬送ノンインターバル制御可否判定を通知し、画像入力装置側で原稿搬送のインターバル，ノンインターバル制御の切替処理を行うような機能が必要になる。
【００１３】
【特許文献１】
特開平６−１０３２２５号公報
【特許文献２】
特開２０００−１５８７２４号公報
【００１４】
【発明が解決しようとする課題】
近年の技術の進歩に伴い、ハードディスク等大容量の記憶装置のデータ転送速度の向上やデータ圧縮手段のデータ圧縮率および処理速度の向上が著しい。このような大容量の記憶装置を２次記憶装置として接続可能な記憶装置においては、接続される画像入出力手段のデータ入力および出力速度と比較して、２次記憶装置に対するデータ転送速度が速い場合が考えられる。
【００１５】
このため、複数の画像信号の入出力を同時に並行して実行可能な構成を有する場合には、２次記憶装置に対する画像信号データの入力（保存）、出力（読み出し）の処理をいかに効率よく行うかが画像形成装置の生産性向上の課題となっている。画像形成装置に接続する画像入出力手段が多様化された現状においては、従来のようなメモリ制御では記憶装置やデータ圧縮手段の能力を最大限に利用して生産性を確保することが難しくなっている。
【００１６】
この発明は、上述した従来技術による問題点を解消するため、記憶装置の処理能力に応じて最大の利用効率を得るためのリソースの取得および開放の管理と、データ転送動作の処理を効率よく制御できる画像形成装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる画像形成装置は、画像信号が入力される画像入力手段と、前記画像入力手段に入力された少なくとも一つ以上の画像信号を記憶するための１次記憶部、および前記１次記憶部の画像信号を保存するための２次記憶部とからなる記憶手段と、画像出力時に前記２次記憶部に保存された画像信号を読み出して前記１次記憶部に記憶させ画像出力手段から出力させる制御手段とを備え、前記制御手段は、前記画像入力手段と前記記憶手段との間における前記画像信号のデータ転送能力を計測する計測手段と、前記計測手段により計測されたデータ転送能力を保存する保存手段とを備え、該得られたデータ転送能力に基づき前記画像信号のデータ転送を制御することを特徴とする。
【００１８】
また、請求項２の発明にかかる画像形成装置は、請求項１に記載の発明において、前記計測手段は、前記画像出力手段と前記記憶手段との間における前記画像信号のデータ転送能力を計測することを特徴とする。
【００１９】
また、請求項３の発明にかかる画像形成装置は、請求項１，２のいずれか一つに記載の発明において、前記計測手段は、画像信号のデータ量と、前記１次記憶部および前記２次記憶部の間におけるデータ転送時間とに基づき、前記データ転送能力を算出することを特徴とする。
【００２０】
また、請求項４の発明にかかる画像形成装置は、請求項１〜３のいずれか一つに記載の発明において、前記制御手段には、前記データ転送能力に基づき前記計測手段による計測を不実行にする計測禁止手段を備えたことを特徴とする。
【００２１】
また、請求項５の発明にかかる画像形成装置は、請求項４に記載の発明において、前記計測禁止手段は、入力操作を受ける操作部の設定に基づき、禁止設定の有無を選択可能なことを特徴とする。
【００２２】
また、請求項６の発明にかかる画像形成装置は、請求項４に記載の発明において、前記計測禁止手段は、前記計測手段が計測した画像信号のデータ転送能力の計測結果が所定の値より低い場合に自動的に計測を不実行にすることを特徴とする。
【００２３】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる画像形成装置の好適な実施の形態を詳細に説明する。図１は、本発明の画像形成装置を示すブロック図である。同図には、ディジタル複写機の構成例が示されている。まず、読取部１の読み取りプロセス、像形成部２の像形成プロセスの概略を説明する。
【００２４】
原稿３を原稿台４に載置し、原稿台４に沿って可動な露光ランプ５によってスキャン露光を行い、その反射ミラー６を介して反射光をＣＣＤ（イメージセンサー）７によって光電変換を行い、光の強弱に応じた電気信号とする。ＩＰＵ（イメージプロセッシングユニット）８により、その電気信号をシェーディング補正等の処理を行いＡ／Ｄ変換し、８ビットのディジタル信号とし、さらに変倍処理、ディザ処理等の画像処理を行い、画像同期信号と共に画像信号を像形成部２に送る。
【００２５】
図２は、原稿台４の上面図である。スキャナー制御部９は、以上のプロセスを実行するために、各種センサーの検知，駆動モータ等の制御を行い、また、イメージプロセッシングユニット８に各種パラメータの設定を行う。以上が読み取りプロセスである。
【００２６】
像形成部２では、帯電チャージャ１１によって一様に帯電された一定回転する感光体１２を、書込部１３からの画像データによって変調されたレーザー光により露光する。感光体１２には静電潜像ができ、それを現像装置１４によりトナーで現像することにより顕像化したトナー像となる。予め給紙コロ１５によって給紙トレイ１６より給紙搬送されレジストローラ１７で待機していた転写紙１８を、感光体１２の回転とタイミングを図って搬送し、転写チャージャ１９によって感光体１２上のトナーを転写紙１８に静電転写し、分離チャージャ２０によって転写紙１８を感光体１２より分離する。
【００２７】
その後、転写紙１８上のトナー像を定着装置２１により加熱定着し、排紙ローラ２２により排紙トレイ２３に排紙する。一方、静電転写後の感光体１２に残留したトナー像は、クリーニング装置２４が感光体１２に圧接し除去し、感光体１２は除電チャージャ２５により除電される。プロッタ制御部２６は、以上のプロセスを実行するために、各種センサーの検知，駆動モータ等の制御を行う。以上が像形成プロセスである。
【００２８】
図３は、読取部１のイメージプロセッシングユニット８より出力される画像同期信号を示すタイミングチャートである。（ｂ）フレームゲート信号（／ＦＧＡＴＥ）は、副走査方向の画像エリアに対しての画像有効範囲を表す信号でこの信号がローレベル（ローアクティブ）の間の画像データが有効とされる。また、この／ＦＧＡＴＥは、（ｃ）ライン同期信号（／ＬＳＹＮＣ）の立ち下がりエッジでアサートあるいはネゲートされる。／ＬＳＹＮＣは、（ａ）画素同期信号（ＰＣＬＫ）の立ち上がりエッジで所定クロック数だけアサートされ、この信号の立ち上がり後、所定クロック後に主走査方向の画像データが有効とされる。
【００２９】
送られてくる（ｄ）画像データは、ＰＣＬＫの１周期に対して一つであり、図２に示すの矢印Ｐ部分より４００ＤＰＩ相当に分割されたものである。画像データは、矢印Ｐ部分を先頭にラスタ形式のデータとして送出される。また、画像データの副走査有効範囲は、通常、転写紙１８サイズによって決まる。
【００３０】
図１のシステム制御部３１は、オペレータによる操作部３２への入力状態を検知し、読取部１，記憶部３３，像形成部２，ＦＡＸ部３４への各種パラメータの設定とプロセス実行指示等を通信にて行う。また、システム全体の状態を操作部３２に表示する。システム制御部３１への指示は、オペレータが操作部３２をキー入力操作して行える。
【００３１】
ＦＡＸ部３４は、システム制御部３１からの指示により、送られてきた画像データを、例えば、Ｇ３，Ｇ４ＦＡＸのデータ転送規定に基づき２値圧縮を行い、電話回線へ転送する。また、電話回線よりＦＡＸ部３４に転送されたデータは、復元されて２値の画像データとされ、像形成部２の書込部１３へ送られ顕像化される。
【００３２】
セレクタ部３５は、システム制御部３１からの指示により、セレクタの状態を変化させ、像形成を行う画像データのソースを読取部１，記憶部３３，ＦＡＸ部３４のいずれかより選択する。
【００３３】
記憶部３３は、通常はイメージプロセッシングユニット８から入力される原稿３の画像データを記憶して、リピート（複数）コピー，回転コピー等の複写アプリケーションに使用される。また、ＦＡＸ部３４からの２値画像データを一時記憶させるバッファメモリとしても使用される。さらに、データ転送能力（詳細は後述する）の情報を記憶する手段としても使用される。これらデータ記憶の指示はシステム制御部３１によってなされる。
【００３４】
図４は、記憶部３３の構成を示すブロック図である。以下、記憶部３３の各部の構成を説明する。
【００３５】
画像入出力ＤＭＡＣ４１
画像入出力ＤＭＡＣ４１は、ＣＰＵおよびロジック回路で構成され、システム制御部３１と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行う。また、画像入出力ＤＭＡＣ４１の状態を知らせるためステータス情報を送信する。画像入力のコマンドを受けた場合、入力画像データを入力画像同期信号に従って８画素単位のメモリデータとしてパッキングして、システム制御部３１にメモリアクセス信号と共に随時出力する。画像出力のコマンドを受けた場合、システム制御部３１からの画像データを出力画像同期信号に同期させて出力する。
【００３６】
画像メモリ４２
画像メモリ４２は画像データを記憶するＤＲＡＭ等の半導体記憶素子で構成される。例えば、メモリ量の合計は４００ＤＰＩ，２値画像データのＡ３サイズ分の４Ｍバイトと、電子ソート蓄積用のメモリ４Ｍバイトの合計８ＭＢとしている。システム制御部３１によって読み出しおよび書き込み制御される。
【００３７】
メモリ制御部４３
メモリ制御部４３は、ＣＰＵおよびロジック回路で構成され、システム制御部３１と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行い、また、記憶部３３の状態を知らせるためステータス情報として送信する。システム制御部３１からの動作コマンドには、画像入力，画像出力，圧縮，伸長等があり、画像入力，画像出力のコマンドは画像入出力ＤＭＡＣ４１に送信され、圧縮関連のコマンドは画像転送ＤＭＡＣ４４，符号転送ＤＭＡＣ４５、圧縮伸長器４６に送信される。
【００３８】
画像転送ＤＭＡＣ４４
画像転送ＤＭＡＣ４４は、ＣＰＵおよびロジック回路で構成され、メモリ制御部４３と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行い、また、状態を知らせるためステータス情報を送信する。圧縮のコマンドを受けた場合、メモリ制御部４３にメモリアクセス要求信号を出力し、メモリアクセス許可信号がアクティブの場合に画像データを受け取って圧縮伸長器４６に転送する。また、メモリアクセス要求信号に応じてカウントアップするアドレスカウンタを内蔵し、画像データが格納される格納場所を示す２２ビットのメモリアドレスを出力する。
【００３９】
符号転送ＤＭＡＣ４５
符号転送ＤＭＡＣ４５は、ＣＰＵおよびロジック回路で構成され、メモリ制御部４３と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行い、また、状態を知らせるためステータス情報を送信する。伸長のコマンドを受けた場合、メモリ制御部４３にメモリアクセス要求信号を出力し、メモリアクセス許可信号がアクティブの場合に画像データを受け取って圧縮伸長器４６に転送する。また、メモリアクセス要求信号に応じてカウントアップするアドレスカウンタを内蔵し、画像データが格納される格納場所を示す２２ビットのメモリアドレスを出力する。これら各ＤＭＡＣ４１，４４，４５のディスクリプタアクセス動作については後述する。
【００４０】
圧縮伸長器４６
ＣＰＵおよびロジック回路で構成され、メモリ制御部４３と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行い、また、状態を知らせるためステータス情報を送信する。例えば、２値データをＭＨ符号化方法にて処理する。
【００４１】
ＨＤＤコントローラ４７
ＣＰＵおよびロジック回路で構成され、メモリ制御部４３と通信を行ってコマンドを受信し、そのコマンドに応じた動作設定を行い、また、状態を知らせるためステータス情報を送信する。２次記憶装置であるハードディスク（ＨＤ）４８のステータスのリード，データ転送を行う。
【００４２】
図５は、メモリ制御部４３構成を示すブロック図である。以下、メモリ制御部４３の各部の構成を説明する。
【００４３】
入出力画像アドレスカウンタ５１
入出力メモリアクセス要求信号に応じてカウントアップするアドレスカウンタであり、入出力画像データが格納される格納場所を示す２２ビットのメモリアドレスを出力する。メモリアクセス開始時にアドレスは一旦初期化される。
【００４４】
転送画像アドレスカウンタ５２
転送メモリアクセス許可信号に応じてカウントアップするアドレスカウンタであり、転送画像データが格納される格納場所を示す２２ビットのメモリアドレスを出力する。メモリアクセス開始時に一旦アドレスは初期化される。
【００４５】
ライン設定部５３
画像入力時のバッファとして半導体メモリを使用する場合、差分比較部５５に対し供給する値をシステム制御部３１から設定する。任意の値を設定することが可能である。
【００４６】
差分算出部５４
画像入力時には、圧縮伸長器４６が出力する転送処理ライン数から画像入出力ＤＭＡＣ４１が出力する入出力処理ライン数を減算し、結果を差分比較部５５に出力する。
【００４７】
差分比較部５５
画像入力時には、差分算出部５４が出力する差分ライン数と、ライン設定部５３が出力する設定値とを大小比較し、差分ライン数＝設定値となったならばエラー信号を出力する。また、差分ライン数が０となったならばアービタ５７に出力する比較結果の転送要求マスク信号をアクティブとする。それ以外、または入出力画像が動作中でない状態では、アクティブを出力しない。
【００４８】
アドレスセレクタ５６
アービタ５７により選択されるセレクタであり、入力画像または転送画像のアドレスのどちらが選択される。
【００４９】
アービタ５７
圧縮伸張器４６のアクセスのためのメモリアクセス許可信号を出力する。アドレス比較信号がアクティブで入出力メモリアクセス信号が非アクティブの条件でメモリアクセス許可信号を出力する。
【００５０】
要求マスク５８
処理ライン数を比較する差分比較部５５からの比較結果にて圧縮伸張器４６のアクセスのための転送メモリアクセス要求信号をマスク（ディスイネーブル状態とすること）し、転送処理を停止させる。
【００５１】
アクセス制御回路５９
入力される物理アドレスを画像メモリ４２であるＤＲＡＭに対応したロウアドレス，カラムアドレスに分割し、１１ビットのアドレスバスに出力する。また、アービタ５７からのアクセス開始信号に従い、ＤＲＡＭ制御信号（ＲＡＳ、ＣＡＳ、ＷＥ）を出力する。
【００５２】
メモリ制御部４３は、システム制御部３１からの画像入力指示により初期化され画像データの待ち状態となり、読取部１が動作することにより記憶部３３に画像データが入力される。入力された画像データは、一旦画像メモリ４２に書き込まれる。また、書き込まれた画像データの処理ライン数は、画像入出力ＤＭＡＣ４１で計数され、メモリ制御部４３へと入力される。圧縮伸長器４６は、画像転送のコマンドを受けて転送メモリアクセス要求信号を出力するが、メモリ制御部４３の要求マスク部により要求信号がマスクされ、実際のメモリアクセスは行われない。
【００５３】
画像入出力ＤＭＡＣ４１からの入力データが１ライン終了することで、転送メモリアクセス要求信号のマスクが解除され、画像メモリ４２の読み出しが行われ画像データの圧縮伸長器４６への転送動作が開始される。また、動作中も差分算出部５４で２つの処理ライン数の差を算出し、０となればアドレスの追い越しがないように転送メモリアクセス要求信号にマスクをかけている。
【００５４】
図４に示した記憶部３３は、画像入力およびデータ蓄積に際してはシステム制御部３１からの指示により、画像データを画像メモリ４２の所定の画像領域に画像転送ＤＭＡＣ４４により書き込む（または読み出す）。このとき画像転送ＤＭＡＣ４４では画像ライン数をカウントしている。
【００５５】
次に、図６は、図４に記載のＤＭＡＣのディスクリプタアクセス動作とデータ転送動作を説明する図である。画像入出力ＤＭＡＣ４１の入力ＤＭＡＣを例に説明するが、これに限らず画像転送ＤＭＡＣ４４，符号転送ＤＭＡＣ４５の入力ＤＭＡＣも同様に動作するものであり適用できる。図中の画像データは４つのバンドに分割されており、データ転送制御部６２は各バンドで設定されているライン数の画像データを転送する。
【００５６】
▲１▼入力ＤＭＡＣ６０が転送コマンドを受けるとＤＭＡが起動し、予め内部のディスクリプタ格納レジスタ６１にＣＰＵによって設定されたチェーン先アドレス（ａアドレス）にディスクリプタ１をリードアクセスし、▲２▼メモリ中のディスクリプタ１の内容をディスクリプタ格納レジスタ６１にロードする。
【００５７】
そのロードされた内容は４ワードで構成されており、次のディスクリプタ２の格納アドレスを示すチェーン先アドレスｃａ，▲３▼転送データの先頭アドレスを示すデータ格納先アドレスｄａ，転送するデータのデータ量をライン数で示すデータ転送ライン数ｄｌ，および設定されたライン数転送が終了した場合、ＣＰＵ割り込みを発生するか否かのフォーマット情報ｆｉがある。フォーマット情報ｆｉの最下位ビットには、設定されたライン数転送終了の場合にＣＰＵ割り込みを発生させるか否かを表すビットが配置されている。０でＣＰＵ割り込みを発生、１でＣＰＵ割り込みをマスクする。
【００５８】
図６に示す例では、画像を４つのバンドに分割し、各ディスクリプタのフォーマット情報ｆｉの最下位１ビットには１から４まで順に、０，０，０，０となっている。各バンドの画像データ転送が終了するとＣＰＵ割り込みが発生し、その割り込み発生により、各ディスクリプタに設定されているライン数を加算することにより転送終了タイミングおよびライン数を検出しながら転送可能である。
【００５９】
同様にして画像メモリ４２から、圧縮伸長器４６を通してＨＤ４８にデータを転送（１次記憶部→２次記憶部）する場合、画像転送ＤＭＡＣ４４のディスクリプタの設定は１バンドで転送するため、ディスクリプタのライン数の設定は画像ライン数として設定し転送を行う。そのときに符号転送ＤＭＡＣ４５の転送先をＨＤＤコントローラ４７に設定する。ＨＤＤコントローラ４７には格納アドレスを設定し、画像メモリ４２→画像転送ＤＭＡＣ４４→圧縮伸長器４６→符号転送ＤＭＡＣ４５→ＨＤＤコントローラ４７→ＨＤ４８というパスを通して画像データの転送を行うことが可能となる。
【００６０】
データ転送終了後に、ＨＤＤコントローラ４７よりＨＤ４８へ蓄積した際の使用データ量が通知され、このＨＤ４８へ格納したアドレスと使用データ量を１次記憶部（画像メモリ４２）に確保しているＨＤＤ管理領域に記憶しておく。また、メモリ制御部４３は、画像データの圧縮伸長器４６への転送が、画像入出力ＤＭＡＣ４１からの転送を追い越さないように転送メモリアクセス要求にマスクをかけている。即ち、２次記憶部（ＨＤ）４８へのデータ転送が画像入力のデータ転送を追い越さないように制御している。
【００６１】
逆に、ＨＤ４８から圧縮伸長器４６を通して画像メモリ４２にデータを転送（２次記憶部→１次記憶部）する場合、１次記憶部に確保しているＨＤＤ管理領域に記憶しているＨＤ４８へ蓄積した際の格納アドレスと使用データ量を取得し、ＨＤＤコントローラ４７に格納アドレスを設定し、符号転送ＤＭＡＣ４５には使用データ量を、画像転送ＤＭＡＣ４４には伸長後のライン数を設定して、ＨＤ４８→ＨＤＤコントローラ４７→符号転送ＤＭＡＣ４５→圧縮伸長器４６→画像転送ＤＭＡＣ４４→画像メモリ４２というパスを通して画像データの転送を行うことが可能となる。
【００６２】
次に、読取部１からのデータ転送開始から２次記憶部であるＨＤ４８までのデータを蓄積終了の転送能力（転送時間）を計測する構成について説明する。システム制御部３１により設定された原稿３サイズをもとに、図６の入力ＤＭＡＣ６０の設定を行う。最初のディスクリプタのライン数の設定を１とし、他のディスクリプタのライン数を残りを３分割したライン数とすることにより、最初のＣＰＵ割り込みの発生でデータ転送開始を知ることができる。
【００６３】
画像メモリ４２から、圧縮伸張器４６を通してＨＤ４８にデータを転送（１次記憶部４２→２次記憶部４８）する場合、画像転送ＤＭＡＣ４４のディスクリプタの設定は１バンドで転送する。ディスクリプタのライン数の設定は画像ライン数として設定し転送を行う。転送開始は画像入力の最初の割り込みでＤＭＡを起動し、その転送終了は同様にＣＰＵ割り込みにより知ることができ、読取部１から１次記憶部である画像メモリ４２への転送による画像入力の最初の割り込みから、２次記憶部であるＨＤ４８への画像転送での転送終了割り込みまでの時間をシステム部のＣＰＵのもつタイマー機能で計測することにより転送能力を計測することができる。
【００６４】
そして、システム制御部３１により設定された原稿３サイズのデータ量をＤ１（ｂｙｔｅ），計測して転送時間をＳ１（ｓｅｃ）とし、転送能力Ｎｉｎ＝Ｄ１（ｂｙｔｅ）／Ｓ１（ｓｅｃ）として、読取能力固有データとして１次記憶部（画像メモリ）４２に格納しておく。
【００６５】
次に、２次記憶部（ＨＤ）４８から１次記憶部（画像メモリ）４２を介して画像出力する際の転送能力（転送時間）を計測する構成を説明する。２次記憶部（ＨＤ）４８−１次記憶部（画像メモリ）４２の転送能力と、１次記憶部４２−画像出力部（像形成部２）の転送能力には差がある場合があり、１次記憶部４２−画像出力部の転送能力が２次記憶部４８−１次記憶部４２の転送能力より高い場合には、２次記憶部４８−１次記憶部４２の転送が間に合わない。そのために、画像出力部への転送は、２次記憶部４８−１次記憶部４２の転送終了後に、１次記憶部４２−画像出力部への転送を行う。
【００６６】
１次記憶部（画像メモリ４２）に確保したＨＤＤ管理領域に記憶しているＨＤ４８へ蓄積した際の格納アドレスと使用データ量を取得し、ＨＤＤコントローラ４７に格納アドレスを設定し、符号転送ＤＭＡＣ４５には使用データ量を、画像転送ＤＭＡＣ４４には伸長後のライン数を設定する。画像転送ＤＭＡＣ４４のＤＭＡ転送の起動をかけてから、転送終了割り込みまでの時間をＣＰＵのタイマー機能で測定することができる。なお、出力ＤＭＡＣの設定については、上記入力ＤＭＡＣ６０と同様に行い、そのＣＰＵ割り込み間の時間を計測することができる。
【００６７】
システム制御部３１により設定された原稿３サイズのデータ量をＤ２（ｂｙｔｅ）、計測して２次記憶部（ＨＤ）４８−１次記憶部（画像メモリ）４２間の転送時間をＳ２（ｓｅｃ），１次記憶部４２−画像出力部間の転送時間をＳ３（ｓｅｃ）とし、転送能力Ｎｏｕｔ＝Ｄ２（ｂｙｔｅ）／（Ｓ２＋Ｓ３）（ｓｅｃ）として、出力能力固有データとして１次記憶部４２に格納しておく。
【００６８】
このような、転送能力を測定するか否かは操作部３２により設定することができ、システム制御部３１ではその情報をもとに計測実行の有無を判断し、計測動作の制御を行う。計測中にデータ転送が非常に遅い場合、測定にＣＰＵ不可がかかるだけで、次の転送の準備には役に立たない。前回測定して転送能力がある基準より低い場合には、自動的に測定を取り止める構成とすることにより、無駄な測定を行わないで済むことができる。なお、次のデータ転送では確実に転送できる動作でデータ転送を行える。
【００６９】
図７は、上述した読取の転送能力を測定する工程を示すフローチャートである。まず、転送能力を測定するか否か（転送能力測定モードの実行の有無）を判断する（ステップＳ１）。転送能力測定モードを実行しない場合には（ステップＳ１：Ｎｏ）、転送能力測定にかかる以降の処理を行わず終了する。操作部３２により転送能力測定モードの実行が設定された場合（ステップＳ１：Ｙｅｓ）、次に、前回の測定結果を基準値と比較する（ステップＳ２）。
【００７０】
前回の測定結果が基準値より低かった場合には（ステップＳ２：Ｙｅｓ）、転送能力測定にかかる以降の処理を行わず終了する。前回の測定結果が基準値より高い場合には（ステップＳ２：Ｎｏ）、次に、入力ＤＭＡＣ６０による最初のＣＰＵ割り込みの発生を待機し（ステップＳ３）、割り込み発生により（ステップＳ３：Ｙｅｓ）、転送時間計測用のカウンタを初期化しタイマーによるカウントを開始する（ステップＳ４）。
【００７１】
次に、２次記憶部（ＨＤ）４８への転送割り込み発生を待機し（ステップＳ５）。転送割り込みが発生すると（ステップＳ５：Ｙｅｓ）、カウンタによる値から転送時間Ｓ１を計算する（ステップＳ６）。次に、原稿のデータ量Ｄ１と転送速度Ｓ１により転送能力Ｎを計算し、１次記憶部（画像メモリ）４２に格納し（ステップＳ７）、終了する。
【００７２】
以上説明したような、入出力の転送能力を計測し格納しておくことにより、読取動作中に次の原稿の読取プロセスが発生した場合、入力画像転送終了までにデータ入力操作が可能と判断できれば、次の原稿の読取プロセスは、読取動作を中断することなく移行可能にできるようになる。即ち、記憶装置の処理能力に応じて最大の利用効率を得るためのリソースの取得および開放の管理と、データ転送動作の処理を効率よく制御できるようになる。
【００７３】
そして、この発明の画像形成装置においては、複合機等の構成により画像入出力ユニットと記憶ユニットが別ユニットで構成された場合、これらユニット間の画像信号データ転送能力を計測して保存および管理することにより、画像入出力ユニットやその構成によらず、記憶ユニットの制御を共通化することが可能になる。また、画像入出力ユニットの変更や追加等の変化が発生した場合でも変化が生じた時点での計測結果に基づいて画像信号データ転送（入出力）の制御を行うことができるため、汎用性の高いデータ転送制御を行うことができる。
【００７４】
ところで、画像信号のデータ転送能力が変動するような画像入出力ユニットが接続された場合には、画像信号データ転送能力の計測結果による記憶ユニットの画像データ動作の優先度や順序制御に利用しても、計測結果の信頼性は低く、また計測に必要な記憶装置の制御手段（ＣＰＵ）の負荷も大きくなることが懸念される。しかしながら、必要に応じて画像データ転送能力の計測を禁止することにより、画像形成装置の構成によっては冗長となる処理を実行せず、記憶ユニット、および画像形成装置の制御のための負荷を最適化することが可能になる。
【００７５】
例えば、データ転送能力が変動するような接続構成（例えば、画像信号入出力の経路がネットワークやユニバーサルデータバスのような場合）でにはデータ転送能力の計測を禁止させてデータ転送制御を最適な状態で運用できるようになる。
【００７６】
また、画像形成装置の利用者が任意にて画像データ転送能力の計測を禁止するか否かを操作部で選択可能とすることにより、例えば、ネットワークの状態を管理可能な場合には計測を行うように選択して画像形成装置の利用効率を優先するような選択が可能になる。
【００７７】
さらに、複数の同一の画像信号転送動作に対する画像信号データ転送能力の計測結果が大きく変動する場合などの条件によって、記憶ユニットが自動画像信号データ転送能力を禁止（中断）することにより、画像形成装置が自動的に冗長な処理を無効とすることが可能となるため、画像形成装置の画像信号入出力経路の管理を行わない場合に画像形成装置の制御手段（ＣＰＵ）の負荷の低減と画像形成装置の利用効率（生産性等）の最適化を実現することが可能になる。
【００７８】
特に、画像形成装置の種類（生産性のレベルや機能、接続される画像入出力手段の数や性能、価格等）に応じて記憶手段の容量や処理速度の異なる装置を選択する場合がある。このとき、選択された記憶装置の構成毎に固有な制御（ソフトウエア）を実施する必要が生じると、基本的な構成が共通の記憶装置を搭載しているにも関わらず、画像形成装置の種類に応じて個々に制御手段の設計が必要となり画像形成装置の開発効率の向上を妨げる。しかし、この発明によれば、共通の構成を有する記憶装置に対して、画像形成装置の構成に関係無く共通の制御を行うための手段を提供することができ、画像形成装置に接続される画像入出力手段との間の画像信号の処理を画像信号データ転送能力という共通の特性値によって管理できるようになる。
【００７９】
なお、本実施の形態で説明した転送能力測定にかかる方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
【００８０】
【発明の効果】
以上説明したように、この発明によれば、画像入出力手段と記憶装置との間の画像信号のデータ転送能力を計測、保存し、制御することにより、画像信号のデータ転送経路上の機器構成の変更や追加等の変化が発生した場合であっても変化が生じた時点での計測結果に基づいて常にデータ転送の制御を最適な状態で効率よく運用でき、記憶装置の処理能力に応じて最大の利用効率を得るためのリソースの取得、開放の管理と、データ転送動作の処理を効率よく制御できるという効果を奏する。
【００８１】
また、画像入出力手段やその構成によらず、記憶装置の制御を共通化することが可能になるという効果を奏する。なお、データ転送速度が低い場合には、計測動作を禁止して画像形成装置の制御負荷を軽減し、装置の利用効率の最適化が実現可能という効果を奏する。
【図面の簡単な説明】
【図１】本発明の画像形成装置を示すブロック図である。
【図２】原稿台４の上面図である。
【図３】読取部１のイメージプロセッシングユニット８より出力される画像同期信号を示すタイミングチャートである。
【図４】記憶部３３の構成を示すブロック図である。
【図５】メモリ制御部４３構成を示すブロック図である。
【図６】図４に記載のＤＭＡＣのディスクリプタアクセス動作とデータ転送動作を説明する図である。
【図７】読取の転送能力を測定する工程を示すフローチャートである。
【符号の説明】
１　読取部
２　像形成部
３１　システム制御部
３２　操作部
３３　記憶部
４１　画像入出力ＤＭＡＣ
４２　画像メモリ（１次記憶部）
４３　メモリ制御部
４４　画像転送ＤＭＡＣ
４５　符号転送ＤＭＡＣ
４６　圧縮伸張器
４７　ＨＤＤコントローラ
４８　ＨＤ（２次記憶部）
【図１】
2004112533.tif 000003
【図２】
2004112533.tif 000004
【図３】
2004112533.tif 000005
【図４】
2004112533.tif 000006
【図５】
2004112533.tif 000007
【図６】
2004112533.tif 000008
【図７】
2004112533.tif 000009