(57)【要約】【課題】低利得設定時の利得を０倍以外の任意の値に設定できる利得切換型のミキサ回路を提供する。【解決手段】ミキサ回路は、高利得用の第１の利得切換ミキサ１０Ａと低利得用の第２の利得切換ミキサ１０Ｂとの２つの利得切換ミキサにより構成される。これらの利得切換ミキサ１０Ａ、１０Ｂは、信号入力端子ＲＦ１、ＲＦ２から入力する正相及び逆相の信号を増幅する差動増幅回路１１Ａ、１１Ｂと、増幅された信号をローカル入力端子ＬＯ１、ＬＯ２から入力するローカル信号と掛け算処理を行うギルバートセル１２Ａ、１２Ｂと、掛け算処理された信号と利得制御端子ＳＷ１、ＳＷ２から入力する利得切換信号との掛け算処理を行うことによって共通に接続された負荷に流れる電流を切り換える電流切換回路１３Ａ、１３Ｂとを有して構成される。【選択図】  図１
2004266740.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅する第１の差動増幅器と、前記第１の差動増幅器の出力端に接続され前記第１の差動増幅器の出力信号と第１のローカル信号との掛け算を行う第１の掛け算回路と、前記第１の掛け算回路の出力端に接続され前記第１の掛け算回路の出力信号と第１の制御電圧との掛け算を行うことによって負荷に流れる電流比を切り換える第１の電流切換回路とを有して構成される第１の利得切換ミキサと、
前記入力信号を増幅する第２の差動増幅器と、前記第２の差動増幅器の出力端に接続され前記第２の差動増幅器の出力信号と第２のローカル信号との掛け算を行う第２の掛け算回路と、前記第２の掛け算回路の出力端に接続され前記第２の掛け算回路の出力信号と第２の制御電圧との掛け算を行うことによって前記第１の電流切換回路と共通する前記負荷に流れる電流比を切り換える第２の電流切換回路とを有して構成される第２の利得切換ミキサとを備え、
前記第１の利得切換ミキサにおける利得と前記第２の利得切換ミキサにおける利得とが異なるように構成されたミキサ回路。
【請求項２】
前記第１の利得切換ミキサにおける高利得時の利得が前記第２の利得切換ミキサにおける高利得時の利得よりも大きくなるように構成された請求項１に記載のミキサ回路。
【請求項３】
前記第１の差動増幅器は、ベースをそれぞれ入力信号の正相及び逆相の入力端とし、コレクタを出力端とし、エミッタを第１の抵抗を介して相互に接続した２つのトランジスタによる差動対トランジスタを含んで構成され、
前記第２の差動増幅器は、ベースをそれぞれ入力信号の正相及び逆相の入力端とし、コレクタを出力端とし、エミッタを前記第１の抵抗より抵抗値の大きい第２の抵抗を介して相互に接続した２つのトランジスタによる差動対トランジスタを含んで構成される請求項１に記載のミキサ回路。
【請求項４】
前記差動対トランジスタの各エミッタは、それぞれ抵抗を介して接地される請求項３に記載のミキサ回路。
【請求項５】
前記差動対トランジスタの各エミッタは、それぞれエミッタを接地電位とするトランジスタからなる定電流回路に接続されている請求項３に記載のミキサ回路。
【請求項６】
前記差動対トランジスタの各エミッタは、それぞれ抵抗を介してエミッタを接地したトランジスタからなる定電流回路に接続されている請求項３に記載のミキサ回路。
【請求項７】
前記第１の掛け算回路は、共通接続するベースをそれぞれ前記第１のローカル信号の正相及び逆相の入力端とし、コレクタを交差接続して出力端とし、エミッタを共通接続して前記第１の差動増幅器の出力端に接続する２つのトランジスタによる２組のエミッタ結合対トランジスタを含んで構成され、前記第２の掛け算回路は、共通接続するベースをそれぞれ前記第２のローカル信号の正相及び逆相の入力端とし、コレクタを交差接続して出力端とし、エミッタを共通接続して前記第２の差動増幅器の出力端に接続する２つのトランジスタによる２組のエミッタ結合対トランジスタを含んで構成される請求項１ないし６のいずれかに記載のミキサ回路。
【請求項８】
前記第１の電流切換回路は、共通接続するベースをそれぞれ前記第１の制御電圧の正相及び逆相の入力端とし、一方のコレクタを負荷抵抗を介し電源に接続して出力端とし、エミッタを共通接続して前記第１の掛け算回路の出力端に接続する２つのトランジスタによる２組のエミッタ結合対トランジスタを含んで構成され、
前記第２の電流切換回路は、共通接続するベースをそれぞれ前記第２の制御電圧の正相及び逆相の入力端とし、一方のコレクタを前記第１の電流切換回路と共通する前記負荷抵抗を介し電源に接続して出力端とし、エミッタを共通接続して前記第２の掛け算回路の出力端に接続する２つのトランジスタによる２組のエミッタ結合対トランジスタを含んで構成される請求項１ないし７のいずれかに記載のミキサ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線受信装置や無線送信装置の周波数変換部等に用いられるミキサ回路に関し、特に、利得切り換えを可能とするミキサ回路に関する。
【０００２】
【従来の技術】
従来の利得切換型のミキサ回路の構成例を図４に示す。このミキサ回路は、差動増幅器５１を構成する差動対トランジスタＱ１０１、Ｑ１０２と、トランジスタＱ１０３〜Ｑ１０６からなるギルバートセル５２と、トランジスタＱ１０７〜Ｑ１１０からなる電流切換回路５３とを有して構成されている。
【０００３】
入力端子ＲＦ１、ＲＦ２から入力される信号は、差動対トランジスタＱ１０１、Ｑ１０２からなる差動増幅器５１によって差動増幅される。ギルバートセル５２では、差動増幅器５１で増幅された入力信号と、ローカル端子ＬＯ１、ＬＯ２から入力されるローカル信号（局部発振信号）との掛け算処理が行われ、ミキサとして動作する。更に、電流切換回路５３において、ギルバートセル５２でのミキサ処理後の信号と利得制御端子ＳＷ１、ＳＷ２から入力される利得切換信号との掛け算処理がなされ、利得制御が行われる。そして、利得制御処理後の信号が出力端子ＯＵＴ１、ＯＵＴ２から出力される。
【０００４】
図５は図４のミキサ回路における差動増幅器の小信号動作時の等価回路である。この図５を用いて差動対トランジスタＱ１０１、Ｑ１０２の動作を説明する。図５において、ｃ１、ｂ１、ｅ１はトランジスタＱ１０１のコレクタ、ベース、エミッタをそれぞれ示し、ｃ２、ｂ２、ｅ２はトランジスタＱ１０２のコレクタ、ベース、エミッタをそれぞれ示す。
【０００５】
また、Ｖｂｅ１はトランジスタＱ１０１のベース電圧、Ｖｂｅ２はトランジスタＱ１０２のベース電圧を示し、Ｉｃ１はトランジスタＱ１０１のコレクタ電流、Ｉｃ２はトランジスタＱ１０２のコレクタ電流、ｇｍはトランジスタＱ１０１、Ｑ１０２の相互コンダクタンス、ＲπはトランジスタＱ１０１、Ｑ１０２の小信号入力抵抗をそれぞれ示す。
【０００６】
差動対トランジスタＱ１０１、Ｑ１０２のエミッタ側には、抵抗Ｒ１０１、Ｒ１０２、Ｒ１０３が接続されている。ここで、抵抗Ｒ１０１、Ｒ１０２、Ｒ１０３の抵抗値をそれぞれｒ１、ｒ２、ｒ３、小信号入力抵抗Ｒπの抵抗値をｒπとする。
【０００７】
入力電圧Ｖ１、Ｖ２を同相電圧Ｖａと差動電圧Ｖｄで表すと、
Ｖ１＝Ｖａ＋Ｖｄ
Ｖ２＝Ｖａ−Ｖｄ
となり、同様に、出力電流を同相電流Ｉａと差動電流Ｉｄで表すと、
Ｉｃ１＝Ｉａ＋Ｉｄ
Ｉｃ２＝Ｉａ−Ｉｄ
となる。更に、ｒ２＝ｒ３とすると、出力電流は次のようになる。
Ｉａ＝Ｋａ・Ｖａ
Ｉｄ＝−Ｋｄ・Ｖｄ
ただし、
Ｋａ＝ｇｍ・ｒπ／（ｒ２＋ｒπ＋ｇｍ・ｒ２・ｒπ）
Ｋｄ＝ｇｍ・ｒπ／（ｒｅ（１＋ｇｍ・ｒπ）＋２ｒπ）
ｒｅ＝１／（１／ｒ１＋１／（２・ｒ２））
である。
【０００８】
このように、差動出力電流Ｉｄは差動入力Ｖｄに比例する。また、増幅度はｒ１と２・ｒ２の並列抵抗値によって決定され、ｒ１と２・ｒ２の並列抵抗値が増大すると増幅度は減少する。
【０００９】
次に、図６を用いて差動増幅器の動作を説明する。図６は差動増幅器の回路構成を示す回路図である。図６では、トランジスタＱ１０１、Ｑ１０２のエミッタが接続され、この共通のエミッタに定電流源Ｉｅｅが接続された状態を示している。図６中の他の符号は図５と同様である。
【００１０】
図６の差動増幅器において、エバース・モルの式より、ボルツマン定数をｋ、絶対温度をＴ、電子の電荷をｑ、Ｖｔ＝ｋ・Ｔ／ｑとすると、トランジスタＱ１０１、Ｑ１０２のベース電圧Ｖｂｅ１、Ｖｂｅ２は、
Ｖｂｅ１＝Ｖｔ・ｌｎ（Ｉｃ１／Ｉｓ）
Ｖｂｅ２＝Ｖｔ・ｌｎ（Ｉｃ２／Ｉｓ）
となる。ここで、Ｉｓは順方向飽和電流であり、トランジスタの伝達特性を表すもので、トランジスタの設計により決まる値である。これより、
Ｖｂｅ１−Ｖｂｅ２＝Ｖｔ・ｌｎ（Ｉｃ１／Ｉｃ２）
となる。従って、
Ｉｃ１／Ｉｃ２＝ｅｘｐ｛（Ｖｂｅ１−Ｖｅｂ２）／Ｖｔ｝  …（１）
となる。
【００１１】
また、エミッタ電流Ｉｅ１、Ｉｅ２とコレクタ電流Ｉｃ１、Ｉｃ２の関係、及びキルヒホッフの法則から、
Ｉｅ１＝Ｉｃ１／α
Ｉｅ２＝Ｉｃ２／α
Ｉｅ１＋Ｉｅ２＝Ｉｅｅ
であり、
Ｉｃ１＋Ｉｃ２＝α・Ｉｅｅ  …（２）
となる。ここで、αはベース接地電流利得であり、α＝Ｉｃ／Ｉｅである。差動増幅回路ではペアとなるトランジスタが近接して配置されるため、αはほぼ等しい値となる。
上記（１）、（２）式より、
Ｉｃ１＝α・Ｉｅｅ／［１＋ｅｘｐ｛−（Ｖｂｅ１−Ｖｂｅ２）／Ｖｔ｝］…（３）
Ｉｃ２＝α・Ｉｅｅ／［１＋ｅｘｐ｛（Ｖｂｅ１−Ｖｂｅ２）／Ｖｔ｝］
となる。
【００１２】
エミッタ電圧をＶｅとすると、
Ｖｂｅ１＝Ｖｂ１−Ｖｅ
Ｖｂｅ２＝Ｖｂ２−Ｖｅ
の関係があり、これより
Ｖｂｅ１−Ｖｂｅ２＝Ｖｂ１−Ｖｂ２
となる。従って、
Ｉｃ１＝α・Ｉｅｅ／［１＋ｅｘｐ｛−（Ｖｂ１−Ｖｂ２）／Ｖｔ｝］…（４）
Ｉｃ２＝α・Ｉｅｅ／［１＋ｅｘｐ｛（Ｖｂ１−Ｖｂ２）／Ｖｔ｝］
となる。
【００１３】
図７は上記差動増幅器の出力電流特性を示すグラフである。この図６は、Ｖｂ１−Ｖｂ２を変えた場合のＩｃ１とＩｃ２の変化を示したものである。このグラフから分かるように、Ｖｂ１−Ｖｂ２を変えることにより、エミッタ側の電流源Ｉｅｅの電流の流れる割合を変えることが可能である。
【００１４】
続いて、図４におけるギルバートセル４２の動作について説明する。図４のギルバートセルにおいて、ローカル端子ＬＯ１及びＬＯ２の入力電圧をそれぞれＶＬＯ１、ＶＬＯ２とし、差動入力電圧ＶＬＯをＶＬＯ＝ＶＬＯ１−ＶＬＯ２としたとき、トランジスタＱ１０３〜Ｑ１０６のそれぞれのコレクタ電流Ｉｃ３〜Ｉｃ６は、上記（４）式より、
Ｉｃ３＝Ｉｃ１／｛１＋ｅｘｐ（−ＶＬＯ／Ｖｔ）｝
Ｉｃ４＝Ｉｃ１／｛１＋ｅｘｐ（ＶＬＯ／Ｖｔ）｝
Ｉｃ５＝Ｉｃ２／｛１＋ｅｘｐ（ＶＬＯ／Ｖｔ）｝
Ｉｃ６＝Ｉｃ２／｛１＋ｅｘｐ（−ＶＬＯ／Ｖｔ）｝
となる。
これより、差動電流ΔＩ２は、
ΔＩ２＝（Ｉｃ３＋Ｉｃ５）−（Ｉｃ４＋Ｉｃ６）
＝（Ｉｃ１−Ｉｃ２）ｔａｎｈ（ＶＬＯ／２Ｖｔ）
＝Ｉｄ・ｔａｎｈ（ＶＬＯ／２Ｖｔ）
となる。ここでＩｄは、トランジスタＱ１０１、Ｑ１０２の出力電流の差動成分である。
【００１５】
図８は上記ギルバートセルの出力電流特性を示すグラフである。この図８は、差動入力電圧ＶＬＯを変えた場合のギルバートセルの出力電流ΔＩ２の変化を示したものである。このグラフから分かるように、差動入力電圧ＶＬＯに従ってギルバートセルの出力電流ΔＩ２は変化する。このとき、ローカル端子に交流信号を与えることにより、ミキサ動作が行われる。
【００１６】
次に、図４のミキサ回路における利得切り換え動作について説明する。図４に示す従来の利得切換型のミキサ回路では、電流切換回路５３のトランジスタＱ１０７、Ｑ１０８及びトランジスタＱ１０９、Ｑ１１０からなる２つの差動増幅器を用いて、ミキサ回路の出力電流の流れる割合を変化させ、利得切り換えを行っている。
【００１７】
ここで、利得制御端子ＳＷ１、ＳＷ２の入力電圧をそれぞれＶＳＷ１、ＶＳＷ２、利得制御端子ＳＷ１、ＳＷ２の差動入力電圧ＶＳＷを、ＶＳＷ＝ＶＳＷ１−ＶＳＷ２とする。また、トランジスタＱ１０３〜１１０のコレクタ電流をそれぞれＩｃ３〜Ｉｃ１０とする。
【００１８】
このとき、トランジスタＱ１０３〜Ｑ１０６からなるギルバートセル４２の出力、すなわちトランジスタＱ１０３及びＱ１０５、Ｑ１０４及びＱ１０６のコレクタ電流Ｉｃ３５、Ｉｃ４６は、
Ｉｃ３５＝Ｉｃ３＋Ｉｃ５
Ｉｃ４６＝Ｉｃ４＋Ｉｃ６
となる。
【００１９】
また、差動増幅器の出力電流を示す上記（４）式より、電流切換回路５３の出力、すなわちトランジスタＱ１０７、Ｑ１１０のコレクタ電流Ｉｃ７、Ｉｃ１０は、
Ｉｃ７＝Ｉｃ３５／｛１＋ｅｘｐ（−ＶＳＷ／Ｖｔ）｝
Ｉｃ１０＝Ｉｃ４６／｛１＋ｅｘｐ（−ＶＳＷ／Ｖｔ）｝
となる。
よって、利得制御端子の差動入力電圧ＶＳＷを変えることにより、利得を次式で表される比例定数Ｋに比例して制御できることが分かる。
Ｋ＝１／｛１＋ｅｘｐ（−ＶＳＷ／Ｖｔ）｝  …（５）
【００２０】
以上のように、図４に示す従来例のミキサ回路では、周波数変換動作と利得切換動作が行われ、増幅度はトランジスタＱ１０１、Ｑ１０２、抵抗Ｒ１０１、Ｒ１０２（Ｒ１０３）の値で決まる電流増幅率に比例し、かつ上記（５）式で示した定数Ｋに比例することが分かる。従って、周波数変換部の利得を変更するには、Ｒ１０１またはＲ１０２（Ｒ１０３）の抵抗値を変えるか、又は、差動入力電圧ＶＳＷを変えればよいことが分かる。
【００２１】
このとき、−ＶＳＷ＜＜Ｖｔである場合は、
Ｋ≒１  …（６）
となり、高利得設定となる。この場合、Ｑ１０７〜Ｑ１１０からなる電流切換回路５３がない場合とほぼ等しい利得となる。
一方、−ＶＳＷ  ＞＞Ｖｔである場合は、
Ｋ≒０  …（７）
となり、低利得設定となる。この場合、利得はほぼ０となる（例えば、非特許文献１参照）。
【００２２】
【非特許文献１】
Ｐ．Ｒ．グレイ／Ｒ．Ｇ．メイヤー共著、永田  穣監訳、中原富士朗他訳、「超ＬＳＩのためのアナログ集積回路設計技術（下）」初版、培風館、１９９１年９月１０日、ｐ．１６８−１７４
【００２３】
【発明が解決しようとする課題】
しかしながら、上記のような従来のミキサ回路は、高利得設定と低利得設定の利得切換は可能であるが、低利得時の利得を０倍以外の値に設定することが困難である。
【００２４】
本発明は、上記課題を解決するためになされたもので、その目的は、低利得設定時の利得を０倍以外の任意の値に設定することが可能なミキサ回路を提供することにある。
【００２５】
【課題を解決するための手段】
本発明に係るミキサ回路は、入力信号を増幅する第１の差動増幅器と、前記第１の差動増幅器の出力端に接続され前記第１の差動増幅器の出力信号と第１のローカル信号との掛け算を行う第１の掛け算回路と、前記第１の掛け算回路の出力端に接続され前記第１の掛け算回路の出力信号と第１の制御電圧との掛け算を行うことによって負荷に流れる電流比を切り換える第１の電流切換回路とを有して構成される第１の利得切換ミキサと、前記入力信号を増幅する第２の差動増幅器と、前記第２の差動増幅器の出力端に接続され前記第２の差動増幅器の出力信号と第２のローカル信号との掛け算を行う第２の掛け算回路と、前記第２の掛け算回路の出力端に接続され前記第２の掛け算回路の出力信号と第２の制御電圧との掛け算を行うことによって前記第１の電流切換回路と共通する前記負荷に流れる電流比を切り換える第２の電流切換回路とを有して構成される第２の利得切換ミキサとを備え、前記第１の利得切換ミキサにおける利得と前記第２の利得切換ミキサにおける利得とが異なるように構成されたものである。
【００２６】
上記構成によれば、利得が異なる２つの利得切換ミキサを設け、これらの利得切換ミキサの利得を高利得時と低利得時で切り換えて動作させることによって、低利得時において利得を０倍以外の任意の値に設定することが可能となる。
【００２７】
また、本発明は、前記第１の利得切換ミキサにおける高利得時の利得が前記第２の利得切換ミキサにおける高利得時の利得よりも大きくなるように構成されたものを含む。
上記構成によれば、利得が異なる２つの利得切換ミキサにおいて、第１の利得切換ミキサを高利得時用、第２の利得切換ミキサを低利得時用として用いることができ、低利得設定時には第２の利得切換ミキサを主体的に動作させることにより、利得を０倍以外の任意の値に設定することが可能となる。
【００２８】
また、本発明は、前記第１の差動増幅器が、ベースをそれぞれ入力信号の正相及び逆相の入力端とし、コレクタを出力端とし、エミッタを第１の抵抗を介して相互に接続した２つのトランジスタによる差動対トランジスタを含んで構成され、前記第２の差動増幅器が、ベースをそれぞれ入力信号の正相及び逆相の入力端とし、コレクタを出力端とし、エミッタを前記第１の抵抗より抵抗値の大きい第２の抵抗を介して相互に接続した２つのトランジスタによる差動対トランジスタを含んで構成されるものを含む。
上記構成によれば、例えば第１の差動増幅器を高利得時用として動作させ、第２の差動増幅器を低利得時用として動作させることにより、利得制御のダイナミックレンジを広げることができる。
【００２９】
また、本発明は、前記差動対トランジスタの各エミッタが、それぞれ抵抗を介して接地されるものを含む。
上記構成によれば、差動増幅器を安定して動作させることができる。
【００３０】
また、本発明は、前記差動対トランジスタの各エミッタが、それぞれエミッタを接地電位とするトランジスタからなる定電流回路に接続されているものを含む。
上記構成によれば、差動増幅器を広い電圧及び電流の範囲で動作させることができるので、特性の優れた利得切換ミキサを得ることができる。
【００３１】
また、本発明は、前記差動対トランジスタの各エミッタは、それぞれ抵抗を介してエミッタを接地したトランジスタからなる定電流回路に接続されているものを含む。
上記構成によれば、差動増幅器を広い電圧及び電流の範囲で動作させることができるので、特性の優れた利得切換ミキサを得ることができる。
【００３２】
また、本発明は、前記第１の掛け算回路が、共通接続するベースをそれぞれ前記第１のローカル信号の正相及び逆相の入力端とし、コレクタを交差接続して出力端とし、エミッタを共通接続して前記第１の差動増幅器の出力端に接続する２つのトランジスタによる２組のエミッタ結合対トランジスタを含んで構成され、前記第２の掛け算回路が、共通接続するベースをそれぞれ前記第２のローカル信号の正相及び逆相の入力端とし、コレクタを交差接続して出力端とし、エミッタを共通接続して前記第２の差動増幅器の出力端に接続する２つのトランジスタによる２組のエミッタ結合対トランジスタを含んで構成されるものを含む。
上記構成によれば、高利得時と低利得時でそれぞれ主体的に動作する２つの掛け算回路を実現でき、２つの利得切換ミキサにより低利得時において利得を０倍以外の任意の値に設定可能な利得切換型のミキサ回路を構成可能である。
【００３３】
また、本発明は、前記第１の電流切換回路が、共通接続するベースをそれぞれ前記第１の制御電圧の正相及び逆相の入力端とし、一方のコレクタを負荷抵抗を介し電源に接続して出力端とし、エミッタを共通接続して前記第１の掛け算回路の出力端に接続する２つのトランジスタによる２組のエミッタ結合対トランジスタを含んで構成され、前記第２の電流切換回路が、共通接続するベースをそれぞれ前記第２の制御電圧の正相及び逆相の入力端とし、一方のコレクタを前記第１の電流切換回路と共通する前記負荷抵抗を介し電源に接続して出力端とし、エミッタを共通接続して前記第２の掛け算回路の出力端に接続する２つのトランジスタによる２組のエミッタ結合対トランジスタを含んで構成されるものを含む。
上記構成によれば、高利得時と低利得時でそれぞれ主体的に動作する２つの電流切換回路を実現でき、２つの利得切換ミキサにより低利得時において利得を０倍以外の任意の値に設定可能な利得切換型のミキサ回路を構成可能である。
【００３４】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１は、本発明の第１実施形態に係るミキサ回路の構成を示す回路図である。本実施形態に係る利得切換型のミキサ回路は、差動増幅回路１１Ａ、ギルバートセル１２Ａ、及び電流切換回路１３Ａを有してなる第１の利得切換ミキサ１０Ａと、差動増幅回路１１Ｂ、ギルバートセル１２Ｂ、及び電流切換回路１３Ｂを有してなる第２の利得切換ミキサ１０Ｂとを備えて構成されている。
【００３５】
第１の利得切換ミキサの差動増幅回路１１Ａは、ベースがそれぞれ正相及び逆相の信号入力端子ＲＦ１、ＲＦ２に接続され、エミッタが抵抗Ｒ１を介して相互に接続されると共に、それぞれ抵抗Ｒ３、Ｒ４を介して接地され、コレクタを出力端とする差動対トランジスタＱ１、Ｑ２から構成されている。この差動増幅回路１１Ａにおいて、信号入力端子ＲＦ１、ＲＦ２に入力された正相及び逆相の入力信号が増幅される。
【００３６】
また、ギルバートセル１２Ａは、２つのエミッタ結合対トランジスタＱ５、Ｑ６及びＱ７、Ｑ８からなり、共通接続されたトランジスタＱ５、Ｑ８及びＱ６、Ｑ７のベースがそれぞれローカル入力端子ＬＯ１、ＬＯ２に接続され、トランジスタＱ６、Ｑ７のコレクタがそれぞれトランジスタＱ５、Ｑ８のコレクタと交差接続されて出力端とされ、共通接続されたトランジスタＱ５、Ｑ６及びＱ７、Ｑ８のエミッタがそれぞれ差動増幅回路１１Ａの出力端であるトランジスタＱ１、Ｑ２のコレクタに接続されている。
【００３７】
このように構成されたギルバートセル１２Ａでは、トランジスタＱ５、Ｑ６及びＱ７、Ｑ８の共通接続されたエミッタに入力する差動増幅回路１１Ａで差動増幅された信号と、ローカル入力端子ＬＯ１、ＬＯ２から入力されるローカル信号との掛け算処理が行われ、ミキサとして動作する。
【００３８】
更に、電流切換回路１３Ａは、２つのエミッタ結合対トランジスタＱ１３、Ｑ１４及びＱ１５、Ｑ１６からなり、共通接続されたトランジスタＱ１３、Ｑ１６及びＱ１４、Ｑ１５のベースがそれぞれ利得制御端子ＳＷ２、ＳＷ１に接続され、トランジスタＱ１３、Ｑ１６のコレクタがそれぞれ出力端子ＯＵＴ２、ＯＵＴ１に接続されると共に、負荷抵抗Ｒ７及びＲ８を介して電源に接続され、共通接続されたトランジスタＱ１３、Ｑ１４及びＱ１５、Ｑ１６のエミッタがそれぞれギルバートセル１２Ａの出力端であるトランジスタＱ５、Ｑ７及びＱ６、Ｑ８の共通接続されたコレクタに接続されて構成されている。
【００３９】
このように構成された電流切換回路１３Ａでは、トランジスタＱ１３、Ｑ１４及びＱ１５、Ｑ１６の共通接続されたエミッタに入力するギルバートセル１２Ａから出力される信号と、利得制御端子ＳＷ１、ＳＷ２から入力される利得切換信号との掛け算処理がなされ、利得切換制御が行われる。
【００４０】
第２の利得切換ミキサの差動増幅回路１１Ｂは、ベースがそれぞれ正相及び逆相の信号入力端子ＲＦ１、ＲＦ２に接続され、エミッタが抵抗Ｒ１より値が大きい抵抗Ｒ２を介して相互に接続されると共に、それぞれ抵抗Ｒ５、Ｒ６を介して接地され、コレクタを出力端とする差動対トランジスタＱ３、Ｑ４から構成されている。この差動増幅回路１１Ｂにおいて、信号入力端子ＲＦ１、ＲＦ２に入力された正相及び逆相の入力信号が増幅される。
【００４１】
また、ギルバートセル１２Ｂは、２つのエミッタ結合対トランジスタＱ９、Ｑ１０及びＱ１１、Ｑ１２からなり、共通接続されたトランジスタＱ９、Ｑ１０及びＱ１１、Ｑ１２のベースがそれぞれローカル入力端子ＬＯ３、ＬＯ４に接続され、トランジスタＱ１０、Ｑ１１のコレクタがそれぞれトランジスタＱ９、Ｑ１２のコレクタと交差接続されて出力端とされ、共通接続されたトランジスタＱ９、Ｑ１０及びＱ１１、Ｑ１２のエミッタがそれぞれ差動増幅回路１１Ｂの出力端であるトランジスタＱ３、Ｑ４のコレクタに接続されている。
【００４２】
このように構成されたギルバートセル１２Ｂでは、トランジスタＱ９、Ｑ１０及びＱ１１、Ｑ１２の共通接続されたエミッタに入力する差動増幅回路１１Ｂで増幅された入力信号と、ローカル入力端子ＬＯ３、ＬＯ４から入力されたローカル信号との掛け算処理が行われ、ミキサとして動作する。
【００４３】
更に、電流切換回路１３Ｂは、２つのエミッタ結合対トランジスタＱ１７、Ｑ１８及びＱ１９、Ｑ２０からなり、共通接続されたトランジスタＱ１７、Ｑ２０及びＱ１８、Ｑ１９のベースがそれぞれ利得制御端子ＳＷ４、ＳＷ３に接続され、トランジスタＱ１７、Ｑ２０のコレクタがそれぞれ出力端子ＯＵＴ２、ＯＵＴ１に接続されると共に、電流切換回路１３Ａと共通の負荷抵抗Ｒ７及びＲ８を介して電源に接続され、共通接続されたトランジスタＱ１７、Ｑ１８及びＱ１９、Ｑ２０のエミッタがそれぞれギルバートセル１２Ｂの出力端であるトランジスタＱ９、Ｑ１１及びＱ１０、Ｑ１２の共通接続されたコレクタに接続されて構成されている。
【００４４】
このように構成された電流切換回路１３Ｂでは、トランジスタＱ１７、Ｑ１８及びＱ１９、Ｑ２０の共通接続されたエミッタに入力するギルバートセル１２Ｂから出力される信号と、利得制御端子ＳＷ３、ＳＷ４から入力される利得切換信号との掛け算処理がなされ、利得切換制御が行われる。
【００４５】
本実施形態では、上記のように構成された第１の利得切換ミキサ１０Ａと第２の利得切換ミキサ１０Ｂとの２つのミキサを合わせて、利得切換型のミキサ回路が構成される。この構成において、第１の利得切換ミキサ１０Ａはミキサ回路全体における高利得を決定し、第２の利得切換ミキサ１０Ｂはミキサ回路全体における低利得を決定する。すなわち、第１の利得切換ミキサ１０Ａにおける利得が第２の利得切換ミキサ１０Ｂにおける利得より高くなるようにエミッタ抵抗Ｒ３〜Ｒ６の抵抗値を設定しておき、ミキサ回路全体の高利得時には第１の利得切換ミキサ１０Ａが支配的になるように、低利得時には第２の利得切換ミキサ１０Ｂが支配的になるように第１及び第２の利得切換ミキサ１０Ａ、１０Ｂの利得を切り換える。
【００４６】
ここで、本実施形態のミキサ回路全体の利得をＧＴとし、第１の利得切換ミキサ１０Ａの利得をＧ１、第２の利得切換ミキサ１０Ｂの利得をＧ２とする。また、ミキサ回路全体の高利得時の利得をＧＴＨ、低利得時の利得をＧＴＬとする。さらに、第１の利得切換ミキサ１０Ａの高利得時の利得をＧ１Ｈ、低利得時の利得をＧ１Ｌとする。また、第２の利得切換ミキサ１０Ｂの高利得時の利得をＧ２Ｈ、低利得時の利得をＧ２Ｌとする。
【００４７】
負荷抵抗Ｒ４及びＲ５に流れる電流Ｉｒ４とＩｒ５は、
Ｉｒ４＝ＩｃＱ７＋ＩｃＱ１７
Ｉｒ５＝ＩｃＱ１０＋ＩｃＱ２０
となる。ここで、ＩｃＱｘはトランジスタＱｘのコレクタ電流である。このため、ミキサ回路全体の利得は、第１及び第２の利得切換ミキサ１０Ａ、１０Ｂの各利得の和となり、
ＧＴ＝Ｇ１＋Ｇ２
となる。
【００４８】
本実施形態のミキサ回路を高利得に設定する場合には、第１の利得切換ミキサ１０Ａを高利得に設定し、第２の利得切換ミキサ１０Ｂを低利得に設定する。このとき、ミキサ回路全体の利得は、
ＧＴＨ＝Ｇ１Ｈ＋Ｇ２Ｌ
となり、Ｇ２Ｌはほぼ０となるので、
ＧＴＨ≒Ｇ１Ｈ
となる。
【００４９】
一方、本実施形態のミキサ回路を低利得に設定する場合には、第１の利得切換ミキサ１０Ａを低利得に設定し、第２の利得切換ミキサ１０Ｂを高利得に設定する。このとき、ミキサ回路全体の利得は、
ＧＴＬ＝Ｇ１Ｌ＋Ｇ２Ｈ
となり、Ｇ１Ｌはほぼ０となるので、
ＧＴＬ≒Ｇ２Ｈ
となる。
【００５０】
このように第１実施形態では、第１の利得切換ミキサ１０Ａと第２の利得切換ミキサ１０Ｂとを備え、一方を高利得用に設定し、他方を低利得用に設定するこうに構成し、利得制御端子ＳＷ１〜ＳＷ４から入力される利得切換信号でそれぞれのミキサの電流切換回路１３Ａと電流切換回路１３Ｂの共通の負荷に流れる電流を切り換えるようにしている。これにより、低利得設定時において０倍以外の任意の利得で動作させることができる。
【００５１】
図２は、本発明の第２実施形態に係るミキサ回路の構成を示す回路図である。第２実施形態のミキサ回路は、第１の利得切換ミキサ２０Ａの差動増幅回路２１Ａにおいて、差動対トランジスタＱ１、Ｑ２のエミッタを、トランジスタＱ２３によって電流制御されるトランジスタＱ２１、Ｑ２２からなる定電流回路を介して接地している。同様に、第２の利得切換ミキサ２０Ｂの差動増幅回路２１Ｂにおいて、差動対トランジスタＱ３、Ｑ４のエミッタを、トランジスタＱ２６によって電流制御されるトランジスタＱ２４、Ｑ２５からなる定電流回路を介して接地している。その他の部分は図１に示した第１実施形態と同様であり、同一の構成要素には同一符号を付して説明を省略する。
【００５２】
この第２実施形態の構成によれば、第１実施形態のようにエミッタ抵抗Ｒ３〜Ｒ６に高抵抗値の抵抗を用いずに差動対トランジスタＱ１〜Ｑ４のエミッタ電流を低電流にすることが可能となり、差動増幅回路２１Ａ、２１Ｂの動作特性を改善できる。
【００５３】
図３は、本発明の第３実施形態に係るミキサ回路の構成を示す回路図である。第３実施形態のミキサ回路は、第１の利得切換ミキサ３０Ａの差動増幅回路３１Ａにおいて、差動対トランジスタＱ１、Ｑ２のエミッタを、トランジスタＱ２３によって電流制御されるトランジスタＱ２１、Ｑ２２からなる定電流回路に接続し、これらのトランジスタＱ２１、Ｑ２２のエミッタを抵抗Ｒ３、Ｒ４を介して接地している。同様に、第２の利得切換ミキサ３０Ｂの差動増幅回路３１Ｂにおいて、差動対トランジスタＱ３、Ｑ４のエミッタを、トランジスタＱ２６によって電流制御されるトランジスタＱ２４、Ｑ２５からなる定電流回路に接続し、これらのトランジスタＱ２４、Ｑ２５のエミッタを抵抗Ｒ５、Ｒ６を介して接地している。その他の部分は図１に示した第１実施形態と同様であり、同一の構成要素には同一符号を付して説明を省略する。
【００５４】
この第３実施形態によれば、第２実施形態と同様、第１実施形態のようにエミッタ抵抗Ｒ３〜Ｒ６に高抵抗値の抵抗を用いずに差動対トランジスタＱ１〜Ｑ４のエミッタ電流を低電流にすることが可能となり、差動増幅回路３１Ａ、３１Ｂの動作特性を改善できる。
【００５５】
上述したように本実施形態によれば、利得の異なる２つの利得切換ミキサによって利得切換型のミキサ回路を構成し、各利得切換ミキサの利得を切り換えてミキサ回路全体の利得切換を行うことにより、低利得設定時の利得を０ではない任意の値に設定することができる。
【００５６】
なお、本発明は上述した実施形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において種々の態様で実施し得るものである。
【００５７】
【発明の効果】
以上説明したように本発明によれば、低利得設定時の利得を０倍以外の任意の値に設定することが可能なミキサ回路を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るミキサ回路の構成を示す回路図
【図２】本発明の第２実施形態に係るミキサ回路の構成を示す回路図
【図３】本発明の第３実施形態に係るミキサ回路の構成を示す回路図
【図４】従来の利得切換型のミキサ回路の構成例を示す回路図
【図５】ミキサ回路における差動増幅器の小信号動作時の等価回路図
【図６】ミキサ回路における差動増幅器の回路構成を示す回路図
【図７】ミキサ回路における差動増幅器の出力電流特性を示すグラフ
【図８】ミキサ回路におけるギルバートセルの出力電流特性を示すグラフ
【符号の説明】
１０Ａ、１０Ｂ、２０Ａ、２０Ｂ、３０Ａ、３０Ｂ  利得切換ミキサ
１１Ａ、１１Ｂ、２１Ａ、２１Ｂ、３１Ａ、３１Ｂ  差動増幅回路
１２Ａ、１２Ｂ  ギルバートセル
１３Ａ、１３Ｂ  電流切換回路
Ｑ１〜Ｑ２６  トランジスタ
Ｒ１〜Ｒ８  抵抗
【図１】
2004266740.tif 000003
【図２】
2004266740.tif 000004
【図３】
2004266740.tif 000005
【図４】
2004266740.tif 000006
【図５】
2004266740.tif 000007
【図６】
2004266740.tif 000008
【図７】
2004266740.tif 000009
【図８】
2004266740.tif 000010