(57)【要約】【課題】入力電源Ｖｃｃの変動及び温度Ｔの変動に対して、安定なバイアス電流発生回路及びバイアス電圧発生回路を提供する。【解決手段】エミッタが共通電位点に接地される第１のトランジスタと、前記第１のトランジスタと同じ極性であり、前記第１のトランジスタのコレクタにベースが接続され、出力電流がコレクタに流れる第２のトランジスタと、前記第１のトランジスタのコレクタとベースとの間に接続される第１のインピーダンスと、前記第１のトランジスタのベースと前記共通電位点との間に接続される第２のインピーダンスと、前記第１のトランジスタのコレクタと入力電源との間に接続される第３のインピーダンスと、前記第２のトランジスタのエミッタと前記共通電位点との間に接続される第４の抵抗と、を備えたバイアス電流発生回路において、前記第１のトランジスタのベースと前記入力電源との間に第５のインピーダンスを接続することを特徴とするバイアス電流発生回路。【選択図】　　　図１
2004078447.tif 000002
【特許請求の範囲】
【請求項１】
エミッタが共通電位点に接地される第１のトランジスタと、
前記第１のトランジスタと同じ極性であり、前記第１のトランジスタのコレクタにベースが接続され、出力電流がコレクタに流れる第２のトランジスタと、
前記第１のトランジスタのコレクタとベースとの間に接続される第１のインピーダンスと、
前記第１のトランジスタのベースと前記共通電位点との間に接続される第２のインピーダンスと、
前記第１のトランジスタのコレクタと入力電源との間に接続される第３のインピーダンスと、
前記第２のトランジスタのエミッタと前記共通電位点との間に接続される第４の抵抗と、を備えたバイアス電流発生回路において、
前記第１のトランジスタのベースと前記入力電源との間に第５のインピーダンスを接続することを特徴とするバイアス電流発生回路。
【請求項２】
エミッタが共通電位点に接地される第１のトランジスタと、
前記第１のトランジスタと同じ極性であり、前記第１のトランジスタのコレクタにベースが接続され、出力電流がコレクタに流れる第２のトランジスタと、
前記第１のトランジスタのコレクタとベースとの間に接続される第１のインピーダンスと、
前記第１のトランジスタのベースと前記共通電位点との間に接続される第２のインピーダンスと、
前記第１のトランジスタのコレクタと入力電源との間に接続される第３のインピーダンスと、
前記第２のトランジスタのエミッタと前記共通電位点との間に接続される第４の抵抗と、を備えたバイアス電流発生回路において、
前記第１のトランジスタと同じ極性であり、エミッタが前記共通電位点に接続され、コレクタとベースとが接続される第３のトランジスタと、
前記第３のトランジスタのコレクタと前記入力電源との間に接続される第６のインピーダンスと、
前記第１のトランジスタのベースと前記第３のトランジスタのベースとの間に接続される第８の抵抗と、
を備えることを特徴とするバイアス電流発生回路。
【請求項３】
前記バイアス電流発生回路は、前記第３のトランジスタのベースと前記共通電位点との間に接続される第７のインピーダンスを備えることを特徴とする請求項２記載のバイアス電流発生回路。
【請求項４】
前記第１のトランジスタのベース・エミッタ間電圧が、前記第３のトランジスタのベース・エミッタ間電圧よりも大きくなるように配置することを特徴とする請求項２又は請求項３何れかに記載のバイアス電流発生回路。
【請求項５】
前記第１のトランジスタのベース・エミッタ間電圧と、前記第２のトランジスタのベース・エミッタ間電圧とが等しくなるように配置することを特徴とする請求項１から請求項４何れかに記載のバイアス電流発生回路。
【請求項６】
エミッタが共通電位点に接地される第１のトランジスタと、
前記第１のトランジスタと同じ極性であり、前記第１のトランジスタのコレクタにベースが接続され、入力電源にコレクタが接続され、出力電圧端子にエミッタが接続される第２のトランジスタと、
前記第１のトランジスタのコレクタとベースとの間に接続される第１のインピーダンスと、
前記第１のトランジスタのベースと前記共通電位点との間に接続される第２のインピーダンスと、
前記第１のトランジスタのコレクタと前記入力電源との間に接続される第３のインピーダンスと、
前記第２のトランジスタのエミッタと前記共通電位点との間に接続される第４の抵抗と、を備えたバイアス電圧発生回路において、
前記第１のトランジスタのベースと前記入力電源との間に第５のインピーダンスを接続することを特徴とするバイアス電圧発生回路。
【請求項７】
エミッタが共通電位点に接地される第１のトランジスタと、
前記第１のトランジスタと同じ極性であり、前記第１のトランジスタのコレクタにベースが接続され、入力電源にコレクタが接続され、出力電圧端子にエミッタが接続される第２のトランジスタと、
前記第１のトランジスタのコレクタとベースとの間に接続される第１のインピーダンスと、
前記第１のトランジスタのベースと前記共通電位点との間に接続される第２のインピーダンスと、
前記第１のトランジスタのコレクタと前記入力電源との間に接続される第３のインピーダンスと、
前記第２のトランジスタのエミッタと前記共通電位点との間に接続される第４の抵抗と、を備えたバイアス電圧発生回路において、
前記第１のトランジスタと同じ極性であり、エミッタが前記共通電位点に接続され、コレクタとベースとが接続される第３のトランジスタと、
前記第３のトランジスタのコレクタと前記入力電源との間に接続される第６のインピーダンスと、
前記第１のトランジスタのベースと前記第３のトランジスタのベースとの間に接続される第８の抵抗と、
を備えることを特徴とするバイアス電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、民生及び産業用機器等に使用される半導体集積回路のバイアス電流発生回路及びバイアス電圧発生回路に関し、特に入力電源の変動及び温度の変動に対する安定化に関する。
【０００２】
【従来の技術】
図９は従来のバイアス電流発生回路の実施例を示す回路図である（例えば、非特許文献１参照）。入力電源Ｖｃｃはバイアス電流発生回路１００に接続し、バイアス電流発生回路１００の出力電流Ｉｏｕｔは負荷ＲＬに接続する。
【０００３】
【非特許文献１】
青木英彦著「アナログＩＣの機能回路設計入門」ＣＱ出版、１９９２年９月２０日、ｐ．９２−１１３
【０００４】
バイアス電流発生回路１００は、エミッタが共通電位点に接地されるＮＰＮ形のトランジスタＱ１と、トランジスタＱ１と同じ極性であり、トランジスタＱ１のコレクタＶＰにベースが接続され、出力電流Ｉｏｕｔがコレクタに流れるＮＰＮ形のトランジスタＱ２と、トランジスタＱ１のコレクタＶＰとベースとの間に接続される抵抗Ｒ１と、トランジスタＱ１のベースと共通電位点との間に接続される抵抗Ｒ２と、トランジスタＱ１のコレクタと入力電源Ｖｃｃとの間に接続される抵抗Ｒ３と、トランジスタＱ２のエミッタＶＱと共通電位点との間に接続される抵抗Ｒ４と、を備える。
【０００５】
また、トランジスタＱ１及びトランジスタＱ２の増幅率ｈＦＥが十分に大きく、トランジスタＱ１のベース・エミッタ間電圧とトランジスタＱ２のベース・エミッタ間電圧が等しく、共に電圧ＶＢＥとなるように配置する。
【０００６】
このような、図９の従来例の動作を説明する。入力電源Ｖｃｃをバイアス電流発生回路１００に印加すると、トランジスタＱ２のベース電位ＶＰが発生し、トランジスタＱ２のエミッタ電位ＶＱが発生し、抵抗Ｒ４に電流が流れる。抵抗Ｒ４の電流は、そのほとんどが出力電流Ｉｏｕｔによって賄われる。
【０００７】
図９の従来例において、電位ＶＰ、電位ＶＱ及び出力電流Ｉｏｕｔは以下の近似式（１）、（２）及び（３）を満足する。
【数１】
2004078447.tif 000003
【数２】
2004078447.tif 000004
【数３】
2004078447.tif 000005
ＶＰ　：トランジスタＱ２のベース電位
ＶＱ　：トランジスタＱ２のエミッタ電位
ＶＢＥ　：トランジスタＱ１及びトランジスタＱ２のベース・エミッタ間電圧
【０００８】
このような図９の従来例において、入力電圧Ｖｃｃが変動したときの動作を説明する。入力電圧Ｖｃｃが変動すると、これに伴い電位ＶＰも変動し、電位ＶＱも変動し、出力電流Ｉｏｕｔも変動する。入力電圧Ｖｃｃの微小変動分、電位ＶＰの微小変動分及び出力電流Ｉｏｕｔの微小変動分をそれぞれ、ΔＶｃｃ、ΔＶＰ及びΔＩｏｕｔとすれば、以下の近似式（４）、（５）及び（６）を満足する。
【数４】
2004078447.tif 000006
【数５】
2004078447.tif 000007
【数６】
2004078447.tif 000008
ΔＶＰ　：トランジスタＱ２のベース電位ＶＰの微小変動分
ΔＶｃｃ　：入力電源Ｖｃｃの微小変動分
ΔＩｏｕｔ　：出力電流Ｉｏｕｔの微小変動分
ｋ　：ボルツマン定数
Ｔ　：絶対温度
ｑ　：電気素量
Ｉｃ１　：トランジスタＱ１のコレクタ電流の初期値
【０００９】
また、このような図９の従来例において、温度Ｔが変動したときの動作を説明する。温度Ｔが変動すると、トランジスタＱ１及びトランジスタＱ２のベース・エミッタ間電圧ＶＢＥが変動し、電位ＶＱが変動し、出力電流Ｉｏｕｔも変動する。温度Ｔに対する、トランジスタＱ１及びトランジスタＱ２のベース・エミッタ間電圧ＶＢＥの温度係数ｄＶＢＥ／ｄＴ及び出力電流Ｉｏｕｔの温度係数ｄＩｏｕｔ／ｄＴは、それぞれ以下の近似式（７）及び（８）を満足する。
【数７】
2004078447.tif 000009
【数８】
2004078447.tif 000010
Ｅｇ　：バンドギャップ電圧
【００１０】
図１０は、図９の従来のバイアス電流発生回路１００における特性図である。横軸は、入力電源Ｖｃｃ、縦軸は出力電流Ｉｏｕｔである。パラメータは温度であって、それぞれ０℃、６５℃及び１２５℃を示す。
温度６５℃及び入力電源Ｖｃｃ＝３Ｖのとき、出力電流Ｉｏｕｔが３００ｕＡとなるように抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４を調整している。
【００１１】
【発明が解決しようとする課題】
しかしながら、図９の従来のバイアス電流発生回路１００には次のような課題があった。
入力電源Ｖｃｃが変動すると出力電流Ｉｏｕｔが変動する課題があった。式（６）より、出力電流Ｉｏｕｔの微小変動分ΔＩｏｕｔは、ゼロとはならず、必ずプラスの値となる。図１０の従来例の特性では、入力電源Ｖｃｃが設計値の３Ｖより＋１Ｖ／―１Ｖ変動したとき、出力電流は約＋２９ｕＡ／約―４１ｕＡ変動する。
【００１２】
また、温度Ｔが変動すると出力電流Ｉｏｕｔが変動する課題があった。式（８）より、出力電流Ｉｏｕｔの温度係数は、ゼロとならず必ず、マイナスの値となる。図１０の従来例の特性では、温度Ｔが設計値の６５℃から０℃／１２５℃へ変動したとき、出力電流は約＋３７ｕＡ／約―３３ｕＡ変動する。
【００１３】
本発明の目的は、以上説明した課題を解決するものであり、入力電源Ｖｃｃの変動又は温度Ｔの変動に対して、安定なバイアス電流発生回路１００及びバイアス電圧発生回路を提供することにある。
【００１４】
【課題を解決するための手段】
このような目的を達成する本発明は、次の通りである。
（１）エミッタが共通電位点に接地される第１のトランジスタと、前記第１のトランジスタと同じ極性であり、前記第１のトランジスタのコレクタにベースが接続され、出力電流がコレクタに流れる第２のトランジスタと、前記第１のトランジスタのコレクタとベースとの間に接続される第１のインピーダンスと、前記第１のトランジスタのベースと前記共通電位点との間に接続される第２のインピーダンスと、前記第１のトランジスタのコレクタと入力電源との間に接続される第３のインピーダンスと、前記第２のトランジスタのエミッタと前記共通電位点との間に接続される第４の抵抗と、を備えたバイアス電流発生回路において、前記第１のトランジスタのベースと前記入力電源との間に第５のインピーダンスを接続することを特徴とするバイアス電流発生回路。
（２）エミッタが共通電位点に接地される第１のトランジスタと、前記第１のトランジスタと同じ極性であり、前記第１のトランジスタのコレクタにベースが接続され、出力電流がコレクタに流れる第２のトランジスタと、前記第１のトランジスタのコレクタとベースとの間に接続される第１のインピーダンスと、前記第１のトランジスタのベースと前記共通電位点との間に接続される第２のインピーダンスと、前記第１のトランジスタのコレクタと入力電源との間に接続される第３のインピーダンスと、前記第２のトランジスタのエミッタと前記共通電位点との間に接続される第４の抵抗と、を備えたバイアス電流発生回路において、前記第１のトランジスタと同じ極性であり、エミッタが前記共通電位点に接続され、コレクタとベースとが接続される第３のトランジスタと、前記第３のトランジスタのコレクタと前記入力電源との間に接続される第６のインピーダンスと、前記第１のトランジスタのベースと前記第３のトランジスタのベースとの間に接続される第８の抵抗と、を備えることを特徴とするバイアス電流発生回路。
（３）前記バイアス電流発生回路は、前記第３のトランジスタのベースと前記共通電位点との間に接続される第７のインピーダンスを備えることを特徴とする（２）記載のバイアス電流発生回路。
（４）前記第１のトランジスタのベース・エミッタ間電圧が、前記第３のトランジスタのベース・エミッタ間電圧よりも大きくなるように配置することを特徴とする（２）又は（３）何れかに記載のバイアス電流発生回路。
（５）前記第１のトランジスタのベース・エミッタ間電圧と、前記第２のトランジスタのベース・エミッタ間電圧とが等しくなるように配置することを特徴とする（１）から（４）何れかに記載のバイアス電流発生回路。
（６）エミッタが共通電位点に接地される第１のトランジスタと、前記第１のトランジスタと同じ極性であり、前記第１のトランジスタのコレクタにベースが接続され、入力電源にコレクタが接続され、出力電圧端子にエミッタが接続される第２のトランジスタと、前記第１のトランジスタのコレクタとベースとの間に接続される第１のインピーダンスと、前記第１のトランジスタのベースと前記共通電位点との間に接続される第２のインピーダンスと、前記第１のトランジスタのコレクタと前記入力電源との間に接続される第３のインピーダンスと、前記第２のトランジスタのエミッタと前記共通電位点との間に接続される第４の抵抗と、を備えたバイアス電圧発生回路において、前記第１のトランジスタのベースと前記入力電源との間に第５のインピーダンスを接続することを特徴とするバイアス電圧発生回路。
（７）エミッタが共通電位点に接地される第１のトランジスタと、前記第１のトランジスタと同じ極性であり、前記第１のトランジスタのコレクタにベースが接続され、入力電源にコレクタが接続され、出力電圧端子にエミッタが接続される第２のトランジスタと、前記第１のトランジスタのコレクタとベースとの間に接続される第１のインピーダンスと、前記第１のトランジスタのベースと前記共通電位点との間に接続される第２のインピーダンスと、前記第１のトランジスタのコレクタと前記入力電源との間に接続される第３のインピーダンスと、前記第２のトランジスタのエミッタと前記共通電位点との間に接続される第４の抵抗と、を備えたバイアス電圧発生回路において、前記第１のトランジスタと同じ極性であり、エミッタが前記共通電位点に接続され、コレクタとベースとが接続される第３のトランジスタと、前記第３のトランジスタのコレクタと前記入力電源との間に接続される第６のインピーダンスと、前記第１のトランジスタのベースと前記第３のトランジスタのベースとの間に接続される第８の抵抗と、を備えることを特徴とするバイアス電圧発生回路。
【００１５】
【発明の実施の形態】
図１は本発明のバイアス電流発生回路における実施例を示す回路図である。なお、図９の従来例と同じ要素には同一符号を付し、説明を省略する。図１の実施例の特徴は、図９の従来例に対して、入力電源Ｖｃｃの変動の影響を抑制する抵抗Ｒ５を設ける点にある。詳しくは、トランジスタＱ１のベースと入力電源Ｖｃｃとの間に抵抗Ｒ５を備える。
【００１６】
このような、図１の実施例の動作を説明する。なお、図９の従来例と同様のものは説明を省略する。抵抗Ｒ５に流れる電流は、インピーダンスの高いトランジスタＱ１のベースには流れず、そのほとんどが抵抗Ｒ１に流れ、抵抗Ｒ１に電圧を発生させ、トランジスタＱ２のベース電位ＶＰを引下げる働きをする。
【００１７】
入力電圧Ｖｃｃが変動したときの動作を説明する。入力電圧Ｖｃｃが増加すると、抵抗Ｒ５の電流が増加し、抵抗Ｒ１の電流が減少し、その結果電位ＶＰの増加を抑制し、電位ＶＱの増加を抑制し、出力電流Ｉｏｕｔの増加を抑制する。入力電圧Ｖｃｃが減少すると、抵抗Ｒ５の電流が減少し、抵抗Ｒ１の電流が増加し、その結果電位ＶＰの減少を抑制し、電位ＶＱの減少を抑制し、出力電流Ｉｏｕｔの減少を抑制する。
【００１８】
入力電圧Ｖｃｃの微小変動分、電位ＶＰの微小変動分及び出力電流Ｉｏｕｔの微小変動分をそれぞれΔＶｃｃ、ΔＶＰ及びΔＩｏｕｔとすれば、以下の近似式（９）及び（１０）を満足する。
【数９】
2004078447.tif 000011
【数１０】
2004078447.tif 000012
【００１９】
式（９）及び（１０）より、抵抗Ｒ５を備えることにより、トランジスタＱ２のベース電位ＶＰの微小変動分ΔＶＰが抑制され、出力電流Ｉｏｕｔの微小変動分ΔＩｏｕｔが抑制されることが分かる。ΔＩｏｕｔ＝０となる条件を整理すると式（１１）となる。
【数１１】］
2004078447.tif 000013
【００２０】
以上のことにより、式（１１）を満足するように抵抗Ｒ５及び抵抗Ｒ２等を調整することにより、バイアス電流発生回路１００は、入力電源Ｖｃｃが変動しても出力電流Ｉｏｕｔは変動しなくなり、安定性が向上する。
【００２１】
図２は本発明のバイアス電流発生回路における第２の実施例を示す回路図である。なお、図９の従来例と同じ要素には同一符号を付し、説明を省略する。図２の実施例の特徴は、図９の従来例に対して、温度Ｔの変動の影響を抑制するトランジスタＱ３、抵抗Ｒ６及び抵抗Ｒ８と、を設ける点にある。
【００２２】
詳しくは、トランジスタＱ１と同じ極性であり、エミッタが共通電位点に接続され、コレクタとベースとが接続されるＮＰＮ形のトランジスタＱ３と、トランジスタＱ３のコレクタと入力電源Ｖｃｃとの間に接続される抵抗Ｒ６と、トランジスタＱ１のベースとトランジスタＱ３のベースとの間に接続される抵抗Ｒ８と、を備える。
【００２３】
さらに、図２の実施例は、トランジスタＱ１のベース・エミッタ間電圧が、トランジスタＱ３のベース・エミッタ間電圧よりも大きくなるように配置する、つまりトランジスタＱ１のエミッタ接合面積をトランジスタＱ３のエミッタ接合面積よりも大きくする。トランジスタＱ１のベース電位と、トランジスタＱ３のベース電位との差を電圧Ｖ１３とする。
また、トランジスタＱ１のコレクタ電流とトランジスタＱ３のコレクタ電流がほぼ等しくなるように、抵抗Ｒ６及び抵抗Ｒ８等の値を調整する。
【００２４】
このような、図２の実施例の動作を説明する。なお、図９の従来例と同様のものは説明を省略する。抵抗Ｒ８には電圧Ｖ１３が発生し、トランジスタＱ１のベースからトランジスタＱ３のベースへ電流が流れる。この電流のほとんどは、抵抗Ｒ１より供給され、抵抗Ｒ１に電圧を発生させ、トランジスタＱ２のベース電位ＶＰを引上げる働きをする。
【００２５】
温度Ｔが変動したときの動作を説明する。温度Ｔが増加すると、電圧Ｖ１３は増加し、抵抗Ｒ８に流れる電流が増加し、抵抗Ｒ１の電流が増加し、その結果電位ＶＰの減少を抑制し、電位ＶＱの減少を抑制し、出力電流Ｉｏｕｔの減少を抑制する。温度Ｔが減少すると、電圧Ｖ１３は減少し、抵抗Ｒ８に流れる電流が減少し、抵抗Ｒ１の電流が減少し、その結果電位ＶＰの増加を抑制し、電位ＶＱの増加を抑制し、出力電流Ｉｏｕｔの増加を抑制する。
【００２６】
トランジスタＱ１のコレクタ電流と、トランジスタＱ３のコレクタ電流とが等しい場合、電圧Ｖ１３及びその温度係数ｄＶ１３／ｄＴは、以下の近似式（１２）及び（１３）を満足する。
【数１２】
2004078447.tif 000014
【数１３】
2004078447.tif 000015
ＶＢＥ３　：トランジスタＱ３のベース・エミッタ間電圧
Ｖ１３　：トランジスタＱ１のベース電位と、トランジスタＱ３のベース電位との電位差
ｍ　：トランジスタＱ１とトランジスタＱ３とのエミッタ面積比
【００２７】
また、電位ＶＰ、負荷電流Ｉｏｕｔ及び負荷電流Ｉｏｕｔ温度係数ｄＩｏｕｔ／ｄＴは、以下の近似式（１４）、（１５）及び（１６）を満足する。
【数１４】
2004078447.tif 000016
【数１５】
2004078447.tif 000017
【数１６】
2004078447.tif 000018
【００２８】
式（１６）より、トランジスタＱ１のベース電位とトランジスタＱ３のベース電位との電位差Ｖ１３が、負荷電流Ｉｏｕｔの温度係数ｄＩｏｕｔ／ｄＴを小さくすることが分かる。ｄＩｏｕｔ／ｄＴ＝０となる条件を整理すると式（１７）となる。
【数１７】
2004078447.tif 000019
【００２９】
以上のことにより、式（１７）を満足するように抵抗Ｒ２及び抵抗Ｒ８等を調整することにより、バイアス電流発生回路１００は、温度Ｔが変動しても、出力電流Ｉｏｕｔはほとんど変動しなくなり、安定性が向上する。
【００３０】
図３は本発明のバイアス電流発生回路における第３の実施例を示す回路図である。なお、図９の従来例と同じ要素には同一符号を付し、説明を省略する。図３の実施例の特徴は、図９の従来例に対して、入力電源Ｖｃｃの変動の影響を抑制する抵抗Ｒ５及びＲ７と、温度Ｔの変動の影響を抑制するトランジスタＱ３、抵抗Ｒ６及び抵抗Ｒ８と、を設ける点にある。
【００３１】
詳しくは、ＮＰＮ形のトランジスタＱ１のベースと入力電源Ｖｃｃとの間に抵抗Ｒ５を備え、また、トランジスタＱ１と同じ極性であり、エミッタが共通電位点に接続され、コレクタとベースとが接続されるＮＰＮ形のトランジスタＱ３と、トランジスタＱ３のコレクタと入力電源Ｖｃｃとの間に接続される抵抗Ｒ６と、トランジスタＱ１のベースとトランジスタＱ３のベースとの間に接続される抵抗Ｒ８と、を備え、さらにまた、トランジスタＱ３のベースと共通電位点との間に接続される抵抗Ｒ７を備える。
【００３２】
さらに、図３の実施例は、トランジスタＱ１のベース・エミッタ間電圧が、トランジスタＱ３のベース・エミッタ間電圧よりも大きくなるように配置する、つまりトランジスタＱ１のエミッタ接合面積をトランジスタＱ３のエミッタ接合面積よりも大きくする。トランジスタＱ１のベース電位と、トランジスタＱ３とのベース電位との差を電圧Ｖ１３とする。
また、トランジスタＱ１のコレクタ電流とトランジスタＱ３のコレクタ電流がほぼ等しくなるように、抵抗Ｒ６及び抵抗Ｒ８等の値を調整する。
【００３３】
このような、図３の実施例の動作を説明する。入力電圧Ｖｃｃが変動したときの動作は、図１の実施例と同様となるので説明を省略する。また、温度Ｔが変動したときの動作は、図２の実施例と同様となるので説明を省略する。
【００３４】
抵抗Ｒ７について説明する。抵抗Ｒ７を備えることにより、出力電流Ｉｏｕｔの安定性が一層助長される。特に、入力電源Ｖｃｃが低い場合に、入力電源Ｖｃｃの変動に対する出力電流Ｉｏｕｔの変動が一層抑制される。
詳しくは、トランジスタＱ１とトランジスタＱ３とのコレクタ電流の比の変化を抑制し、電位ＶＰを安定化させ、電位ＶＱを安定化させ、出力電流Ｉｏｕｔを安定化させる。
【００３５】
図４は図３の実施例の特性図である。図９の従来例の特性図と動作点が等しくなるように抵抗Ｒ２、抵抗Ｒ５、抵抗Ｒ８等のパラメータの値を調整している。
バイアス電流発生回路１００は、入力電源Ｖｃｃの変動及び温度Ｔの変動に対して、出力電流Ｉｏｕｔの変動は抑制され、安定性が向上している。
【００３６】
詳しくは、入力電源Ｖｃｃの変動に対する出力電流Ｉｏｕｔの変動は抑制され、入力電源Ｖｃｃが設計値の３Ｖより＋１Ｖ／―１Ｖ変動したとき、出力電流は約＋１ｕＡ／約―１１ｕＡの変動となる。
また、温度Ｔの変動に対する出力電流Ｉｏｕｔの変動は抑制され、温度Ｔが設計値の６５℃から０℃／１２５℃へ変動したとき、出力電流は約１０ｕＡ以下／約１０ｕＡ以下の変動となる。
【００３７】
図５は、本発明の第４の実施例を示す回路図である。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。
図５の実施例における特徴は、図１の実施例に対して、トランジスタＱ１及びトランジスタＱ２の極性をＮＰＮ形からＰＮＰ形へ変更し、入力電源Ｖｃｃの極性を反転した点にある。
このような、図５の実施例の動作は、図１の実施例と同様となるので説明を省略する。
【００３８】
図６は、本発明の第５の実施例を示す回路図である。なお、図２の実施例と同じ要素には同一符号を付し、説明を省略する。
図６の実施例における特徴は、図２の実施例に対して、トランジスタＱ１及びトランジスタＱ２の極性をＮＰＮ形からＰＮＰ形へ変更し、入力電源Ｖｃｃの極性を反転した点にある。
このような、図６の実施例の動作は、図２の実施例と同様となるので説明を省略する。
【００３９】
また、上述の例では、バイアス電流発生回路において、抵抗１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ５、抵抗Ｒ６、抵抗Ｒ７を使用したものであったが、これらの代わりにトランジスタで構成される電流源等であってもよい。電流を制限するインピーダンスであればよい。入力電源Ｖｃｃの変動及び温度Ｔの変動に対して、出力電流Ｉｏｕｔの変動を抑制するパラメータの値を見つけることができる。
【００４０】
さらにまた、上述の例では、トランジスタＱ１及びトランジスタＱ２のベース・エミッタ間電圧が等しい場合であったが、等しくない場合でもよい。抵抗Ｒ２、抵抗Ｒ８及び抵抗Ｒ６を調整することにより、入力電源Ｖｃｃの変動及び温度Ｔの変動に対して、出力電流Ｉｏｕｔの変動は抑制できる。
【００４１】
また、トランジスタＱ１、トランジスタＱ２、トランジスタＱ３は、ダーリントン接続されたトランジスタであっても良く、微小のベース抵抗、コレクタ抵抗及びエミッタ抵抗を有するものであってもよい。さらに、トランジスタＱ３のコレクタとベースとは、微小のインピーダンスを介して接続されていてもよい。
【００４２】
図７は、本発明の第６の実施例を示す回路図である。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。
図７のバイアス電圧発生回路の実施例における特徴は、図１のバイアス電流発生回路の実施例に対して、トランジスタＱ２のコレクタを入力電源Ｖｃｃに接続し、トランジスタＱ２のエミッタから出力電圧Ｖｏｕｔを得るように変形したバイアス電圧発生回路２００の点にある。
このような、図７の実施例の動作は、図１の実施例と同様となるので説明を省略する。
【００４３】
図８は、本発明の第７の実施例を示す回路図である。なお、図２の実施例と同じ要素には同一符号を付し、説明を省略する。
図８のバイアス電圧発生回路の実施例における特徴は、図２のバイアス電流発生回路の実施例に対して、トランジスタＱ２のコレクタを入力電源Ｖｃｃに接続し、トランジスタＱ２のエミッタから出力電圧Ｖｏｕｔを得るように変形したバイアス電圧発生回路２００の点にある。
このような、図８の実施例の動作は、図２の実施例と同様となるので説明を省略する。
【００４４】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果がある。
請求項１及び請求項６に記載の発明によれば、第１のトランジスタのベースと入力電源との間に第５のインピーダンスを備えることにより、入力電源の変動に対する出力電流の変動は抑制され、安定なバイアス電流発生回路及びバイアス電圧発生回路を得ることができる。
また、低い入力電源で動作することができる。さらにまた、ＮＰＮトランジスタ又はＰＮＰトランジスタの何れか１種類で回路を構成することができる。
【００４５】
請求項２及び請求項７に記載の発明によれば、第１のトランジスタと同じ極性であり、エミッタが共通電位点に接続され、コレクタとベースとが接続される第３のトランジスタと、第３のトランジスタのコレクタと入力電源との間に接続される第６のインピーダンスと、第１のトランジスタのベースと第３のトランジスタのベースとの間に接続される第８の抵抗と、を備えることにより、温度の変動に対する出力電流の変動は抑制され、安定なバイアス電流発生回路及びバイアス電圧発生回路を得ることができる。
また、低い入力電源で動作することができる。さらにまた、ＮＰＮトランジスタ又はＰＮＰトランジスタの何れか１種類で回路を構成することができる。
【００４６】
請求項３に記載の発明によれば、第３のトランジスタのベースと共通電位点との間に接続される第７のインピーダンスを備えることにより、請求項２の効果が得られると共に、出力電流の変動をさらに低く抑制し、安定なバイアス電流発生回路を得ることができる。
【００４７】
請求項４及び請求項５の発明によれば、トランジスタＱ１、トランジスタＱ２、トランジスタＱ３の特性に協調性をもたせることにより、パラメータ設定が容易となり、開発効率を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】本発明の第３の実施例を示す回路図である。
【図４】図３の実施例の特性図である。
【図５】本発明の第４の実施例を示す回路図である。
【図６】本発明の第５の実施例を示す回路図である。
【図７】本発明の第６の実施例を示す回路図である。
【図８】本発明の第７の実施例を示す回路図である。
【図９】従来の実施例を示す回路図である。
【図１０】図９の従来例の特性図である。
【符号の説明】
１００　バイアス電流発生回路
２００　バイアス電圧発生回路
Ｑ１，Ｑ２，Ｑ３　トランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ８　抵抗
【図１】
2004078447.tif 000020
【図２】
2004078447.tif 000021
【図３】
2004078447.tif 000022
【図４】
2004078447.tif 000023
【図５】
2004078447.tif 000024
【図６】
2004078447.tif 000025
【図７】
2004078447.tif 000026
【図８】
2004078447.tif 000027
【図９】
2004078447.tif 000028
【図１０】
2004078447.tif 000029