(57)【要約】【課題】キャパシタの外形を形成するホールの径を大きくすることなく、キャパシタ容量を増加することができる半導体装置の製造方法を提供する。【解決手段】基板１上にシリコン酸化膜３を形成し、上記シリコン酸化膜３に上記基板に達する第１のホール４と上記基板に達しない第２のホール５を形成する工程と、上記第１、第２のホールに第１、第２の電極層６、７を形成する工程と、上記シリコン酸化膜３上にシリコン窒化膜８と第２のシリコン酸化膜９をそれぞれ形成すると共に、上記第２のシリコン酸化膜９とシリコン窒化膜８に第３のホール１１を形成する工程と、上記第３のホール１１の側壁面及び第１、第２の電極層の上端部表面にキャパシタの下部電極１２を形成し、その表面に凹凸を形成する工程と、キャパシタの誘電体膜１３を形成する工程と、キャパシタ上部電極１４を形成する工程とを有する構成とする。【選択図】        図１
2004179446.tif 000002
【特許請求の範囲】
【請求項１】
基板上にシリコン酸化膜を形成し、上記シリコン酸化膜に上記基板に達する第１のホールと上記基板に達しない第２のホールを形成する工程と、上記第１のホール及び第２のホールに第１の電極層及び第２の電極層を形成する導電性材料をそれぞれ埋め込み、上記シリコン酸化膜と同一面となるように全面エッチングを行なう工程と、上記シリコン酸化膜及び第１、第２の電極層上にシリコン窒化膜とこのシリコン窒化膜上に第２のシリコン酸化膜をそれぞれ形成すると共に、上記第２のシリコン酸化膜とシリコン窒化膜の上記第１及び第２の電極層に対応する位置に第３のホールを形成し、上記第１及び第２の電極層の上端部を上記第３のホール内に突出させる工程と、上記第３のホールの側壁面及び第３のホール内に突出する第１、第２の電極層の上端部表面にキャパシタの下部電極を構成するアモルファスシリコン膜を形成すると共に、上記アモルファスシリコン膜の表面に凹凸を形成する工程と、上記アモルファスシリコン膜上にキャパシタの誘電体膜を構成するシリコン窒化膜とタンタル酸化膜の積層膜を形成する工程と、上記積層膜を覆うようにキャパシタ上部電極を構成する電極部材の層を形成する工程とを有する半導体装置の製造方法。
【請求項２】
基板上にシリコン酸化膜を形成し、上記シリコン酸化膜に上記基板に達するホールを形成すると共に、所定の雰囲気中で異方性エッチングを行なうことにより上記ホールの側壁面に複数の溝を形成する工程と、上記ホールに電極層を形成する導電性材料を埋め込み、上記シリコン酸化膜と同一面となるように全面エッチングを行なう工程と、上記シリコン酸化膜及び電極層上にシリコン窒化膜と、このシリコン窒化膜上に第２のシリコン酸化膜をそれぞれ形成すると共に、上記第２のシリコン酸化膜とシリコン窒化膜の上記電極層に対応する位置に別のホールを形成し、上記電極層の上端部を上記別のホール内に突出させる工程と、上記別のホールの側壁面及び別のホール内に突出する電極層の上端部表面にキャパシタの下部電極を構成するアモルファスシリコン膜を形成すると共に、上記アモルファスシリコン膜の表面に凹凸を形成する工程と、上記アモルファスシリコン膜上にキャパシタの誘電体膜を構成するシリコン窒化膜とタンタル酸化膜の積層膜を形成する工程と、上記積層膜を覆うようにキャパシタ上部電極を構成する電極部材の層を形成する工程とを有する半導体装置の製造方法。
【請求項３】
基板上にシリコン酸化膜を形成し、上記シリコン酸化膜に上記基板に達するホールを形成する工程と、上記ホールに電極層を形成する導電性材料を埋め込み、上記シリコン酸化膜と同一面となるように全面エッチングを行なう工程と、上記シリコン酸化膜及び電極層上にシリコン窒化膜と、このシリコン窒化膜上に第２のシリコン酸化膜をそれぞれ形成し、上記第２のシリコン酸化膜とシリコン窒化膜の上記電極層に対応する位置に別のホールを形成して、上記電極層の上端部を上記別のホール内に突出させると共に、所定の雰囲気中で異方性エッチングを行なうことにより上記別のホールの側壁面に複数の溝を形成する工程と、上記別のホールの側壁面及び別のホール内に突出する電極層の上端部表面にキャパシタの下部電極を構成するアモルファスシリコン膜を形成すると共に、上記アモルファスシリコン膜の表面に凹凸を形成する工程と、上記アモルファスシリコン膜上にキャパシタの誘電体膜を構成するシリコン窒化膜とタンタル酸化膜の積層膜を形成する工程と、上記積層膜を覆うようにキャパシタ上部電極を構成する電極部材の層を形成する工程とを有する半導体装置の製造方法。
【請求項４】
上記ホールに形成された溝は、シリコン酸化膜の表面とホールの底部とを結ぶ方向に形成されることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
上記別のホールに形成された溝は、第２のシリコン酸化膜の表面と別のホールの底部とを結ぶ方向に形成されることを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法、特にキャパシタを備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体装置におけるキャパシタは、おおむね次のような手順で形成されていた。即ち、先ず、シリコン基板上にゲート電極等の配線を形成した後、その配線を覆うようにシリコン酸化膜を形成し、このシリコン酸化膜上に設けたレジストマスクを利用して上記シリコン酸化膜中に基板に達するホールを形成する。次に、上記ホールの中に導電性材料を埋め込み、シリコン酸化膜と同一面となるように全面エッチングを行なって電極層（プラグ）を形成する。
続いて、上記シリコン酸化膜及び電極層上にシリコン窒化膜を形成し、更にその上に第２のシリコン酸化膜を形成する。その後、第２のシリコン酸化膜上にフォトレジストパターンを形成し、これをマスクとして上記第２のシリコン酸化膜及びシリコン窒化膜並びにシリコン酸化膜の上記電極層に対応する位置に別のホールを形成し、上記電極層の上端部を別のホール内に突出させる。
【０００３】
次に、別のホールの側壁面及び上記電極層の上端部表面にアモルファスシリコン膜を形成し、そのアモルファスシリコン膜の表面に所定の粗面化処理を行なうことでキャパシタ下部電極を形成する。その後、アモルファスシリコン膜上にシリコン窒化膜とタンタル酸化膜の積層膜からなるキャパシタ誘電体膜を形成し、その上にキャパシタ上部電極（セルプレート電極）を構成する電極部材を形成し、キャパシタ下部電極、キャパシタ誘電体膜及びキャパシタ上部電極からなるキャパシタを構成する。（例えば特許文献１及び２参照）。
【０００４】
【特許文献１】
特開昭６２−１１３４６６号公報（ｐ２右上欄１７行−右下欄４行、第１図）
【特許文献２】
特開２００１−２６７５２６号公報（段落００２６、図１）
【０００５】
【発明が解決しようとする課題】
従来の半導体装置におけるキャパシタは以上のような手順で形成されていたため、素子の微細化に伴ってキャパシタの所定の容量を確保または容量を増加するためには、上述した別のホールの開口径を大きくする必要があるが、上記別のホールの開口径を大きくしようとすると、隣接する別のホールとの間に位置する第２のシリコン酸化膜の領域が小さくなり、場合によっては隣接する別のホール同士がつながって所望のキャパシタを形成することができなくなるという問題点があった。隣接する別のホール同士がつながらないようにするためには、上記別のホールの開口径を制限する必要があるため、キャパシタの容量を確保することが困難になるという問題点があった。
この発明は、上記のような問題点に対処するためになされたもので、上記別のホールの開口径を大きくすることなく、所望のキャパシタ容量を確保あるいはキャパシタ容量を増加することができる半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、基板上にシリコン酸化膜を形成し、上記シリコン酸化膜に上記基板に達する第１のホールと上記基板に達しない第２のホールを形成する工程と、上記第１のホール及び第２のホールに第１の電極層及び第２の電極層を形成する導電性材料をそれぞれ埋め込み、上記シリコン酸化膜と同一面となるように全面エッチングを行なう工程と、上記シリコン酸化膜及び第１、第２の電極層上にシリコン窒化膜とこのシリコン窒化膜上に第２のシリコン酸化膜をそれぞれ形成すると共に、上記第２のシリコン酸化膜とシリコン窒化膜の上記第１及び第２の電極層に対応する位置に第３のホールを形成し、上記第１及び第２の電極層の上端部を上記第３のホール内に突出させる工程と、上記第３のホールの側壁面及び第３のホール内に突出する第１、第２の電極層の上端部表面にキャパシタの下部電極を構成するアモルファスシリコン膜を形成すると共に、上記アモルファスシリコン膜の表面に凹凸を形成する工程と、上記アモルファスシリコン膜上にキャパシタの誘電体膜を構成するシリコン窒化膜とタンタル酸化膜の積層膜を形成する工程と、上記積層膜を覆うようにキャパシタ上部電極を構成する電極部材の層を形成する工程とを有するものである。
【０００７】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１は、実施の形態１の製造方法を工程順に示す概略図である。
先ず、図１（ａ）に示すように、シリコン基板１上にゲート電極またはビット線などの厚さ１００〜１５０ｎｍの配線２を形成し、その配線２を覆うように厚さ５００〜１０００ｎｍのシリコン酸化膜３を形成した後、周知のレジストマスク（図示せず）を用いたエッチングにより、シリコン酸化膜３中にシリコン基板１に達する第１のホール４を形成する。次に、シリコン酸化膜３上に再度レジストマスク（図示せず）を形成してエッチングを行なうことにより、図１（ｂ）に示すように、シリコン酸化膜３中にシリコン基板１に達しない深さ２００〜３００ｎｍの第２のホール５を形成する。
【０００８】
次に、図１（ｃ）に示すように、第１のホール４及び第２のホール５の中に導電性材料６、７をそれぞれ埋め込み、シリコン酸化膜３と同一面になるように全面エッチングを行ない、第１の電極層（プラグ）６及び第２の電極層（プラグ）７として構成する。その後、図１（ｄ）に示すように、シリコン酸化膜３及び第１、第２の電極層６、７上に厚さ３０〜５０ｎｍのシリコン窒化膜８を形成し、更にシリコン窒化膜８の上に厚さ１０００〜１５００ｎｍの第２のシリコン酸化膜９を形成した後、第２のシリコン酸化膜９上にフォトレジストパターン１０を形成する。次に、図１（ｅ）に示すように、フォトレジストパターン１０をマスクとしてエッチングを行ない、シリコン窒化膜８及び第２のシリコン酸化膜９中に第３のホール１１を形成し、第１の電極層６及び第２の電極層７が第３のホール１１内に突出するようにさせる。
【０００９】
続いて、図１（ｆ）に示すように、第３のホール１１の側壁面及び第３のホール１１に突出する第１、第２の電極層６、７の上端部表面に、例えばモノシラン（ＳｉＨ４）とフォスフィン（ＰＨ３）との混合ガスを用い、圧力１．３×１０２〜１．３×１０３Ｐａ（１〜１０Ｔｏｒｒ）、温度５００〜５５０℃の下で厚さ２０〜３０ｎｍのアモルファスシリコン膜１２を形成する。次に、ジシラン（Ｓｉ２Ｈ６）を用い、温度７００〜７５０℃、圧力１．３×１０−２〜１．３×１０−３Ｐａ（１０−４〜１０−５Ｔｏｒｒ）の下でアモルファスシリコン膜１２上にシリコンの核を形成する。その後、圧力１．３×１０−６Ｐａ（１０−８Ｔｏｒｒ）、温度７００〜７５０℃  の下でシリコンの核を成長させることにより、アモルファスシリコン膜１２の表面に凹凸を形成してキャパシタ下部電極（ストレージノード）１２を構成する。
次に、図１（ｇ）に示すように、キャパシタ下部電極１２上に、シリコン窒化膜とタンタル酸化膜の積層膜からなるキャパシタ誘電体膜１３を形成し、そのキャパシタ誘電体膜１３を覆うように、例えば窒化チタン膜からなるキャパシタ上部電極（セルプレート）１４を形成する。
実施の形態１は以上のように構成され、キャパシタ下部電極１２の表面積が大きくなるため、キャパシタ下部電極１２、キャパシタ誘電体膜１３、キャパシタ上部電極１４からなる容量の大きいキャパシタを構成することができる。
【００１０】
実施の形態２．
次に、この発明の実施の形態２を図にもとづいて説明する。図２は、実施の形態２の製造方法を工程順に示す概略図である。
先ず、図２（ａ）に示すように、シリコン基板１上にゲート電極またはビット線などの厚さ１００〜１５０ｎｍの配線２を形成し、その配線２を覆うように厚さ５００〜１０００ｎｍのシリコン酸化膜３を形成した後、周知のレジストマスク（図示せず）を用いて、圧力２．７Ｐａ（２×１０−２Ｔｏｒｒ）、Ｃ５Ｆ８、ＣＨ２Ｆ２、０２、及びＡｒを含む雰囲気中にて異方性エッチングを行なうことによりシリコン酸化膜３中にシリコン基板１に達するホール４ａを形成する。
このホール４ａの側壁には、上記の異方性エッチングによる複数の溝４ｂがシリコン酸化膜３の表面とシリコン基板１とを結ぶ方向に形成される。
【００１１】
次に、図２（ｂ）に示すように、ホール４ａの中に導電性材料６ａを埋め込み、シリコン酸化膜３と同一面になるように全面エッチングを行ない、周面に溝を有する電極層（プラグ）６ａを構成する。次に、図２（ｃ）に示すように、シリコン酸化膜３及び電極層６ａ上に厚さ３０〜５０ｎｍのシリコン窒化膜８を形成し、更にシリコン窒化膜８の上に厚さ１０００〜１５００ｎｍの第２のシリコン酸化膜９を形成した後、第２のシリコン酸化膜９上にフォトレジストパターン１０を形成する。その後、図２（ｄ）に示すように、フォトレジストパターン１０をマスクとして、エッチングを行ない、シリコン窒化膜８及び第２のシリコン酸化膜９中に別のホール１１を形成し、電極層６ａが別のホール１１内に突出するようにさせる。
【００１２】
続いて、図２（ｅ）に示すように、別のホール１１の側壁面及び別のホール内に突出する電極層６ａの上端部表面に、例えばモノシラン（ＳｉＨ４）とフォスフィン（ＰＨ３）との混合ガスを用い、圧力１．３×１０２〜１．３×１０３Ｐａ（１〜１０Ｔｏｒｒ）、温度５００〜５５０℃の下で厚さ２０〜３０ｎｍのアモルファスシリコン膜１２を形成する。次に、ジシラン（Ｓｉ２Ｈ６）を用い、温度７００〜７５０℃、圧力１．３×１０−２〜１．３×１０−３Ｐａ（１０−４〜１０−５Ｔｏｒｒ）の下でアモルファスシリコン膜１２上にシリコンの核を形成する。その後、圧力１．３×１０−６Ｐａ（１０−８Ｔｏｒｒ）、温度７００〜７５０℃の下でシリコンの核を成長させることにより、アモルファスシリコン膜１２の表面に凹凸を形成してキャパシタ下部電極（ストレージノード）１２を構成する。
【００１３】
次に、図２（ｆ）に示すように、キャパシタ下部電極１２上に、シリコン窒化膜とタンタル酸化膜の積層膜からなるキャパシタ誘電体膜１３を形成し、そのキャパシタ誘電体膜１３を覆うように、例えば窒化チタン膜からなるキャパシタ上部電極（セルプレート）１４を形成する。
実施の形態２は以上のように構成され、電極層６ａの表面に複数の溝が形成されて表面積が大きくなるため、キャパシタ下部電極１２、キャパシタ誘電体膜１３、キャパシタ上部電極１４からなる容量の大きいキャパシタを構成することができる。
【００１４】
実施の形態３．
次に、この発明の実施の形態３を図にもとづいて説明する。図３は、実施の形態３の製造方法を工程順に示す概略図である。
先ず、図３（ａ）に示すように、シリコン基板１上にゲート電極またはビット線などの厚さ１００〜１５０ｎｍの配線２を形成し、その配線２を覆うように厚さ５００〜１０００ｎｍのシリコン酸化膜３を形成した後、周知のレジストマスク（図示せず）を用いたエッチングにより、シリコン酸化膜３中にシリコン基板１に達するホール４を形成する。次に、図３（ｂ）に示すように、ホール４の中に導電性材料６を埋め込み、シリコン酸化膜３と同一面になるように全面エッチングを行ない、電極層（プラグ）６として構成する。
次に、図３（ｃ）に示すように、シリコン酸化膜３及び電極層６上に厚さ３０〜５０ｎｍのシリコン窒化膜８を形成し、更にシリコン窒化膜８の上に厚さ１０００〜１５００ｎｍの第２のシリコン酸化膜９を形成した後、第２のシリコン酸化膜９上にフォトレジストパターン１０を形成する。
【００１５】
その後、図３（ｄ）に示すように、フォトレジストパターン１０をマスクとして、圧力２．７Ｐａ（２×１０−２Ｔｏｒｒ）  、Ｃ５Ｆ８、ＣＨ２Ｆ２、０２、及びＡｒを含む雰囲気中にて異方性エッチングを行なうことにより、シリコン窒化膜８及び第２のシリコン酸化膜９中に別のホール１１を形成し、電極層６が別のホール１１内に突出するようにさせる。別のホール１１の側壁面には、上記の異方性エッチングによる複数の溝１１ａが別のホール１１の上端と下端とを結ぶ方向に形成され、別のホール１１の形状は１１ｂで示すようになる。
【００１６】
続いて、図３（ｅ）に示すように、別のホール１１の側壁面及び別のホール内に突出する電極層６の上端部表面に、例えばモノシラン（ＳｉＨ４）とフォスフィン（ＰＨ３）との混合ガスを用い、圧力１．３×１０２〜１．３×１０３Ｐａ（１〜１０Ｔｏｒｒ）、温度５００〜５５０℃の下で厚さ２０〜３０ｎｍのアモルファスシリコン膜１２を形成する。次に、ジシラン（Ｓｉ２Ｈ６）を用い、温度７００〜７５０℃、圧力１．３×１０−２〜１．３×１０−３Ｐａ（１０−４〜１０−５Ｔｏｒｒ）の下でアモルファスシリコン膜１２上にシリコンの核を形成する。その後、圧力１．３×１０−６Ｐａ（１０−８Ｔｏｒｒ）、温度７００〜７５０℃の下でシリコンの核を成長させることにより、アモルファスシリコン膜１２の表面に凹凸を形成してキャパシタ下部電極（ストレージノード）１２を構成する。
【００１７】
次に、図３（ｆ）に示すように、キャパシタ下部電極１２上に、シリコン窒化膜とタンタル酸化膜の積層膜からなるキャパシタ誘電体膜１３を形成し、そのキャパシタ誘電体膜１３を覆うように、例えば窒化チタン膜からなるキャパシタ上部電極（セルプレート）１４を形成する。
実施の形態３は以上のように構成され、別のホール１１の側壁面に複数の溝が形成されてキャパシタ下部電極１２の表面積が大きくなるため、キャパシタ下部電極１２、キャパシタ誘電体膜１３、キャパシタ上部電極１４からなる容量の大きいキャパシタを構成することができる。
【００１８】
【発明の効果】
この発明に係る半導体装置の製造方法は、基板上にシリコン酸化膜を形成し、上記シリコン酸化膜に上記基板に達する第１のホールと上記基板に達しない第２のホールを形成する工程と、上記第１のホール及び第２のホールに第１の電極層及び第２の電極層を形成する導電性材料をそれぞれ埋め込み、上記シリコン酸化膜と同一面となるように全面エッチングを行なう工程と、上記シリコン酸化膜及び第１、第２の電極層上にシリコン窒化膜とこのシリコン窒化膜上に第２のシリコン酸化膜をそれぞれ形成すると共に、上記第２のシリコン酸化膜とシリコン窒化膜の上記第１及び第２の電極層に対応する位置に第３のホールを形成し、上記第１及び第２の電極層の上端部を上記第３のホール内に突出させる工程と、上記第３のホールの側壁面及び第３のホール内に突出する第１、第２の電極層の上端部表面にキャパシタの下部電極を構成するアモルファスシリコン膜を形成すると共に、上記アモルファスシリコン膜の表面に凹凸を形成する工程と、上記アモルファスシリコン膜上にキャパシタの誘電体膜を構成するシリコン窒化膜とタンタル酸化膜の積層膜を形成する工程と、上記積層膜を覆うようにキャパシタ上部電極を構成する電極部材の層を形成する工程とを有するものであるため、キャパシタ下部電極の表面積を大きくすることができ、キャパシタ容量を増加することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１の製造方法を工程順に示す概略図である。
【図２】この発明の実施の形態２の製造方法を工程順に示す概略図である。
【図３】この発明の実施の形態３の製造方法を工程順に示す概略図である。
【符号の説明】
１  基板、    ３  シリコン酸化膜、    ４  第１のホール、    ５  第２のホール、    ６  第１の電極層、    ７  第２の電極層、    ８  シリコン窒化膜、    ９  第２のシリコン酸化膜、    １０  フォトレジストパターン、    １１  第３のホール、    １２  キャパシタ下部電極、    １３  キャパシタ誘電体膜、    １４  キャパシタ上部電極。
【図１】
2004179446.tif 000003
【図２】
2004179446.tif 000004
【図３】
2004179446.tif 000005