(57)【要約】【課題】差動増幅回路で発生するノイズを低減することが可能となる。【解決手段】第１の信号を入力する第１の入力素子と、第２の信号を入力する第２の入力素子と、前記第１及び第２の入力素子を駆動する定電流回路とを有し、前記第１の入力素子に入力された第１の信号と、前記第２の入力素子に入力された第２の信号の差信号を出力する差動増幅回路であって、前記第１の入力素子と前記定電流回路とは、前記第１の抵抗素子を介して接続されるとともに、前記第２の入力素子と前記定電流回路とは、前記第２の抵抗素子を介して接続され、さらに、前記第１の抵抗素子の前記第１の入力素子と異なる側及び前記第２の抵抗素子の前記第２の入力素子と異なる側と、前記定電流回路とが接続されることを特徴とする差動増幅回路を提供する。【選択図】      図５
2004153556.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号を入力する第１の入力素子と、第２の信号を入力する第２の入力素子と、前記第１及び第２の入力素子を駆動する定電流回路とを有し、前記第１の入力素子に入力された第１の信号と、前記第２の入力素子に入力された第２の信号の差信号を出力する差動増幅回路であって、
前記第１の入力素子と前記定電流回路とは、前記第１の抵抗素子を介して接続されるとともに、前記第２の入力素子と前記定電流回路とは、前記第２の抵抗素子を介して接続され、さらに、前記第１の抵抗素子の前記第１の入力素子と異なる側及び前記第２の抵抗素子の前記第２の入力素子と異なる側と、前記定電流回路とが接続されることを特徴とする差動増幅回路。
【請求項２】
前記第１の入力素子は、前記第１の信号を制御電極に受ける第１のトランジスタを含み、前記第２の入力素子は、前記第１の信号を制御電極に受ける第２のトランジスタを含み、さらに、前記第１のトランジスタの制御電極に出力部が前記第１のトランジスタの主電極に入力部が接続された第１のオペアンプと、前記第２のトランジスタの制御電極に出力部が前記第２のトランジスタの主電極に入力部が接続された第２のオペアンプと、を有することを特徴とする差動増幅回路。
【請求項３】
被写体像を撮像する撮像領域と、前記撮像領域からの信号を増幅して出力する請求項１又は２に記載の差動増幅回路とを有することを特徴とする撮像装置。
【請求項４】
前記差動増幅回路からの信号を処理するプロセッサを有することを特徴とする請求項３に記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２つの信号を差動増幅して出力する差動増幅回路に関する。
【０００２】
【従来の技術】
固体撮像装置は、ＣＣＤセンサとＭＯＳ型センサとに大別される。ＣＣＤセンサは、一般的には、ノイズが小さい点で優れているが、消費電力が大きいという欠点がある。他方、ＭＯＳ型センサは、ＣＣＤセンサに対して消費電力が格段に小さいという利点を有するが、一般的には、ノイズがやや大きいという欠点を有する。ただし、ＭＯＳ型センサにおけるノイズは低減される傾向にあり、将来はＣＣＤセンサと同等以上の性能が得られることが期待されている。
【０００３】
図１は従来のＭＯＳ型センサの概略構成を示す図である。ＭＯＳ型センサでは複数の光電変換素子１１０が２次元状に配列されたセンサアレイ１００と、センサアレイ１００から行を順次選択する垂直シフトレジスタ回路１２０と選択行の光電変換素子から信号電荷（Ｓ）とリセットレベル（Ｎ）をそれぞれ保持しておく信号電荷保持容量Ｃｔｓとリセットレベル保持容量Ｃｔｎを含むラインメモリ回路１３０と、ラインメモリ回路１３０に保持された１行分の信号電荷とリセットレベルをそれぞれ順にＳ側共通出力線とＮ側共通出力線を介して転送する水平シフトレジスタ回路１４０と、該Ｓ側共通出力線とＮ側共通出力線に転送された信号の差分信号を増幅して出力する差動増幅回路１５０を有する。
【０００４】
図２は従来のＭＯＳ型センサに用いられる差動増幅回路の概略構成を示す図である。ＭＯＳトランジスタ２１０をフォロワ構成に接続した出力段を有するバッファ回路２２０を二つ配置し、その出力端子間に抵抗素子Ｒ１を挿入して入力差動対を構成し、二つのバッファ回路２２０の出力段それぞれにＭＯＳカレントミラー回路２４０で構成した定電流源を配置した入力差動段と、前記二つのバッファ回路２２０の出力段ＭＯＳトランジスタ２１０のドレイン端子から得られる出力電流の差分値を抽出する差電流抽出手段２５０と、差動増幅器の出力と負入力端子の間に抵抗素子Ｒ２を挿入し、負入力端子に前記差電流抽出手段から得られる差電流を供給することによって正入力端子に供給される電圧を基準に差電流にしたがった電圧値をして出力する電流―電圧変換手段２７０を有する。
【０００５】
図によれば差動入力電圧Ｖｉｎ＋、Ｖｉｎ−がバッファ回路２２０の出力端子間に接続された抵抗Ｒ１の両端に印加され、発生する電流Ｉｒ１＝（Ｖｉｎ＋−Ｖｉｎ−）／Ｒ１がバッファ回路２２０の出力段に供給されるためバッファ回路２２０の出力段のドレイン端子よりＩｏ１＝Ｉｂ１＋Ｉｒ１、Ｉｏ２＝Ｉｂ２−Ｉｒ１の電流がそれぞれ得られる。続いて差電流抽出手段２５０によって二つのバッファ回路２２０からの出力電流の差分値Ｉｏ１−Ｉｏ２＝Ｉｂ１−Ｉｂ２＋２×Ｉｒ１が電流―電圧変換手段２７０により正入力端子に供給された電圧を基準にＶｏｕｔ＝Ｒ２×（Ｉｏ１−Ｉｏ２）＝Ｒ２×（Ｉｂ１−Ｉｂ２＋２×（Ｖｉｎ＋−Ｖｉｎ−）／Ｒ１）が出力される。Ｉｂ１およびＩｂ２は通常、同一電流値を出力するように定電流源は設計されるためＶｏｕｔ＝２×Ｒ２／Ｒ１×（Ｖｉｎ＋−Ｖｉｎ−）のように入力段及び出力段に設置された抵抗値Ｒ１，Ｒ２と差動入力電圧で決まる出力電圧が得られる。
【０００６】
図３は従来のＭＯＳ型センサの駆動方法を示すタイミングチャートである。ＶＤは垂直シフトレジスタのスタートを設定するパルス、ＶＣＬＫは垂直シフトレジスタのシフトデータをシフトするためのシフトクロックパルス、ＨＤは水平シフトレジスタのスタートを設定するパルス、ＨＣＬＫは水平シフトレジスタのシフトデータをシフトするためのシフトクロックである。まずＶＤにより画面１行目を選択し、続いてＨＤ、ＨＣＬＫを図のようなタイミングで入力することにより、１行目の先頭画素から画素読出しレートにしたがって順次読み出される。つづいてＶＣＬＫにより行を順次シフトすることで画面最終行まで行をシフトしつつ、行内の画素を連続的に読み出す。そのため、読出しは水平方向に画素読出しレートの速度で読み出され、垂直方向には１行分の読出し時間を単位とする読出しレートで読み出されることになる。
【０００７】
【発明が解決しようとする課題】
図１、図２、及び図３に示す従来例のＭＯＳ型センサの差動増幅器は入力差動対に用いられる二つのバッファ回路２２０の出力段それぞれにＭＯＳカレントミラー回路２４０で構成した定電流源を配置している。この定電流源に用いられるＭＯＳトランジスタ２６０のような能動素子にはサーマルノイズ、フリッカノイズ等のランダムノイズが発生する。ここではフリッカノイズと呼ばれ、以下のような式で決まるノイズスペクトル密度（電流ゆらぎ）で決まる成分について説明する。
【０００８】
【外１】
2004153556.tif 000003
【０００９】
ここで、Ｉは、直流電流、Ｋ１は、素子特有の定数、ａは、０．５〜２の定数、ｂは、およそ１の定数であり、周波数ｆに対して積分したＲＭＳ値で表すと、
【００１０】
【外２】
2004153556.tif 000004
となる。
【００１１】
定電流源に発生するＲＭＳ値表記のフリッカノイズをｉｂ１２、ｉｂ２２とすると相互に独立であるため、出力電圧として以下の式で示される電圧揺らぎとして出力電圧にノイズが発生する。
【００１２】
【外３】
2004153556.tif 000005
【００１３】
このノイズ成分は周波数ｆに反比例の関係にあり、主に低周波成分ノイズとして観測される。従来のＭＯＳ型センサでは読出しは水平方向に画素読出しレートの速度で読み出され、垂直方向には１行分の読出し時間を単位とする読出しレートで読み出されることになるため、画面垂直方向にノイズムラが発生することになり、画質を悪化させる要因となっている。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、第１の信号を入力する第１の入力素子と、第２の信号を入力する第２の入力素子と、前記第１及び第２の入力素子を駆動する定電流回路とを有し、前記第１の入力素子に入力された第１の信号と、前記第２の入力素子に入力された第２の信号の差信号を出力する差動増幅回路であって、前記第１の入力素子と前記定電流回路とは、前記第１の抵抗素子を介して接続されるとともに、前記第２の入力素子と前記定電流回路とは、前記第２の抵抗素子を介して接続され、さらに、前記第１の抵抗素子の前記第１の入力素子と異なる側及び前記第２の抵抗素子の前記第２の入力素子と異なる側と、前記定電流回路とが接続されることを特徴とする差動増幅回路を提供する。
【００１５】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態について説明する。
【００１６】
【実施例】
図４は、本発明の実施の形態の固体撮像装置としてのＭＯＳ型センサの概略構成を示すブロック図である。ＭＯＳ型センサでは複数の光電変換素子１１０が２次元状に配列されたセンサアレイ１００と、センサアレイ１００から行を順次選択する垂直シフトレジスタ回路１２０と選択行の光電変換素子１１０から信号電荷（Ｓ）とリセットレベル（Ｎ）をそれぞれ保持しておく信号電荷保持容量Ｃｔｓとリセットレベル保持容量Ｃｔｎを含むラインメモリ回路１３０と、ラインメモリ回路１３０に保持された１行分の信号電荷とリセットレベルをそれぞれ順にＳ側共通出力線とＮ側共通出力線を介して転送する水平シフトレジスタ回路１４０と、該Ｓ側共通出力線とＮ側共通出力線に転送された信号の差分信号を増幅して出力する差動増幅回路１８０を有する。
【００１７】
図５は本発明の実施の形態の固体撮像装置としてのＭＯＳ型センサに用いられる差動増幅回路の概略構成を示す図である。第１、第２の入力素子であるＭＯＳトランジスタ２１０をフォロワ構成に接続した出力段を有するオペンアンプで構成されたバッファ回路２２０を二つ配置し、その出力端子間に同一抵抗値の二つの第１、第２の抵抗素子Ｒ３，Ｒ４を直列に接続されたものが挿入され、入力差動対を駆動する定電流源がＭＯＳカレントミラー回路（定電流回路）２４０で構成されており、且つ、この二つの抵抗素子Ｒ３，Ｒ４の接続点からのみ電流を供給する構成を有する。
【００１８】
同図によれば差動入力電圧Ｖｉｎ＋、Ｖｉｎ−がバッファ回路２２０の出力端子間に接続された抵抗Ｒ３、Ｒ４の両端に印加され、発生する電流Ｉｒ２＝（Ｖｉｎ＋−Ｖｉｎ−）／（Ｒ３＋Ｒ４）によりバッファ回路２２０の出力段のドレイン端子よりＩｏ３＝１／２×Ｉｂ３＋Ｉｒ２、Ｉｏ４＝１／２×Ｉｂ３−Ｉｒ２の電流がそれぞれ得られる。続いて差電流抽出手段２５０によって二つのバッファ回路からの出力電流の差分値Ｉｏ１−Ｉｏ２＝１／２×Ｉｂ３−１／２×Ｉｂ３＋２×Ｉｒ２＝２×Ｉｒ２が電圧変換手段により正入力端子に供給された電圧を基準にＶｏｕｔ＝Ｒ５×（Ｉｏ３−Ｉｏ４）＝Ｒ５×２×（Ｖｉｎ＋−Ｖｉｎ−）／（Ｒ３＋Ｒ４）が出力される。つまり、従来例と同様に入力段及び出力段に設置された抵抗値Ｒ３，Ｒ４と差動入力電圧で決まる出力電圧が得られる。
【００１９】
ここで従来例と同様に定電流源で発生するフリッカノイズを考える。定電流源に発生するＲＭＳ値表記のフリッカノイズをｉｂ３２とすると出力電圧として以下の式で示される。
【００２０】
【外４】
2004153556.tif 000006
【００２１】
この式でも分かるように定電流源が二つの抵抗素子の接続点からのみ電流を供給する構成であるため、定電流源で発生するフリッカノイズはバッファ回路の出力端子より等しく振り分けられて伝送するため、相関のある信号として相殺されており出力には影響を与えない。
【００２２】
上記のように、本実施の形態によれば、第１の信号を入力する一方のＭＯＳトランジスタ２１０で構成される第１の入力素子と、第２の信号を入力する一方のＭＯＳトランジスタ２１０で構成される第２の入力素子と、前記第１及び第２の入力素子を駆動するＭＯＳカレントミラー回路２４０で構成される定電流回路とを有し、前記第１の入力素子に入力された第１の信号と、前記第２の入力素子に入力された第２の信号の差信号を出力する差動増幅回路を、前記第１の入力素子と前記定電流回路とは、前記第１の抵抗素子を介して接続されるとともに、前記第２の入力素子と前記定電流回路とは、前記第２の抵抗素子を介して接続され、さらに、前記第１の抵抗素子の前記第１の入力素子と異なる側及び前記第２の抵抗素子の前記第２の入力素子と異なる側と、前記定電流回路とが接続されることによって、ラインダムノイズの低減がはかられる。
【００２３】
また、上記の実施の形態では、差動増幅回路を固体撮像装置に適用したものを説明したが、固体撮像装置以外のものに適用しても良い。
【００２４】
図６は、図４に示す固体撮像装置を組み込んだカメラの概略構成を示す図である。なお、このカメラは、銀塩カメラに対立する概念として、一般的に電子カメラと呼ばれ、これにはスチルカメラ、ムビーカメラ、又は、それらの機能を混載したカメラ等が含まれる。また、このカメラは、例えば、パーソナルコンピュータや携帯端末等の情報処理装置にその一部として組み込まれてもよい。
【００２５】
固定式又は交換式のレンズユニット３１０により被写体像が固体撮像装置３００上に結ばれる。固体撮像装置３００の出力は、プロセッサ（画像処理部）３２０に供給される。
【００２６】
プロセッサ３２０は、固体撮像装置３００から供給される信号に画像処理を施して表示装置３４０に供給したり、記憶メディア３３０に記録したりする。表示装置３４０は、撮影・再生に関する各種の情報を表示する情報提供部として、及び、ビューファインダーとして機能しうる。
【００２７】
なお、このカメラは、典型的には露出調整機能や焦点調節機能等を備える。これらの機能は周知の技術に基づいて設計することができるので、ここでは詳細な説明を省略する。
【００２８】
【発明の効果】
本発明によれば、差動増幅回路で発生するノイズを低減することが可能となる。
【図面の簡単な説明】
【図１】従来のＭＯＳ型センサの概略構成を示す図である。
【図２】従来のＭＯＳ型センサに用いられる差動増幅回路の概略構成を示す図である。
【図３】従来のＭＯＳ型センサの駆動方法を示すタイミングチャートである。
【図４】本発明の実施の形態の固体撮像装置としてのＭＯＳ型センサの概略構成を示すブロック図である。
【図５】本発明の実施の形態の固体撮像装置としてのＭＯＳ型センサに用いられる差動増幅回路の概略構成を示す図である。
【図６】図４に示す固体撮像装置を組み込んだカメラの概略構成を示す図である。
【符号の説明】
１００  センサアレイ
１１０  光電変換素子
１２０  垂直シフトレジスタ回路
１３０  ラインメモリ回路
１４０  水平シフトレジスタ回路
１５０，１８０  差動増幅器
１６０  共通出力線
１７０  ＯＵＴ（出力端子）
２１０，２６０  ＭＯＳトランジスタ
２２０  バッファ回路
２４０  ＭＯＳカレントミラー回路
２５０  差電流抽出手段
２７０  電流電圧変換手段
３００  固体撮像装置
３１０  レンズユニット
３２０  プロセッサ
３３０  記憶メディア
３４０  表示装置
【図１】
2004153556.tif 000007
【図２】
2004153556.tif 000008
【図３】
2004153556.tif 000009
【図４】
2004153556.tif 000010
【図５】
2004153556.tif 000011
【図６】
2004153556.tif 000012