(57)【要約】【課題】単一フラックス量子パルスを、低直流電流で伝送する。【解決手段】複数段の超伝導量子干渉デバイス（ＳＱＵＩＤ）と、これらデバイスにＤＣ電流を供給する電流ソース１０と、ＳＱＵＩＤの出力と次段ＳＱＵＩＤの入力との間に接続されて、単一フラックス量子パルスを結合するキャパシタ１９と、ＳＱＵＩＤのコモン端子と次段ＳＱＵＩＤのコモン端子との間に接続されて、これらを交流的にカップリングするとともにこれらを直流的に分離するキャパシタ２５とからなる。【選択図】図５
2004153282.tif 000002
【特許請求の範囲】
【請求項１】
順次配置された複数段の超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、各ＳＱＵＩＤが回路コモン端子、入力端子、及び出力端子を有している、複数のＳＱＵＩＤを備えている単一フラックス量子伝送ラインにおいて、複数段のＳＱＵＩＤは、
単一フラックス量子伝送ラインの入力端において単一フラックス量子パルスを受け取り、該パルスに応答して、自身の出力端子に単一フラックス量子パルスを提供する初段のＳＱＵＩＤと、
自身の入力端子において単一フラックス量子パルスを受け取り、該パルスに応答して、単一フラックス量子伝送ラインの出力端に単一フラックス量子パルスを提供する最終段のＳＱＵＩＤと、
電流出力端子及び電流リターン端子を有するＤＣバイアス電流ソースであって、該電流出力端子が初段のＳＱＵＩＤの入力端子に接続され、電流リターン端子が最終段のＳＱＵＩＤの回路コモン端子に接続されているＤＣバイアス電流ソースであって、最終段のＳＱＵＩＤ以外の各ＳＱＵＩＤの回路コモン端子が次段のＳＱＵＩＤの入力端子に接続されて、ＤＣバイアス電流ソースからの電流の電流経路を構成する、ＤＣバイアス電流ソースと、
初段のＳＱＵＩＤの入力端子を、単一フラックス量子パルスソース（ＳＦＱソース）の第１の極性端子に接続する手段と、
初段のＳＱＵＩＤの回路コモン端子を、ＳＦＱソースの第２の極性端子に接続する手段と、
順次に接続された複数段のＳＱＵＩＤの数よりも１少ない数からなる第１の複数のキャパシタであって、各キャパシタが、１つのＳＱＵＩＤの出力端子とその次段のＳＱＵＩＤの入力端子との間に接続されて、当該ＳＱＵＩＤから次段のＳＱＵＩＤに単一フラックス量子パルスを結合する第１の複数のキャパシタと、
第１の複数のキャパシタの数と等しい数からなる第２の複数のキャパシタであって、各キャパシタが、１つのＳＱＵＩＤの回路コモン端子とその次段のＳＱＵＩＤの回路コモン端子との間に接続されて、これらコモン端子を交流的にカップリングするとともにこれらを直流的に分離する第２の複数のキャパシタと
からなることを特徴とする単一フレックス量子伝送ライン。
【請求項２】
請求項１記載の単一フレックス量子伝送ラインにおいて、該伝送ラインはさらに、第１及び第２の複数のキャパシタの各々に直列接続されたインダクタンスであって、単一フレックス量子パルスの伝送を阻止しないよう設定されたインダクタンスを備えていることを特徴とする単一フレックス量子伝送ライン。
【請求項３】
請求項２記載の単一フレックス量子伝送ラインにおいて、該伝送ラインはさらに、
第１及び第２の複数のキャパシタの各々に結合され、当該キャパシタを介しての単一フレックス量子パルスの伝送を阻止するに十分な自己インダクタンスを有する第１及び第２のリードと、
第１及び第２の複数のキャパシタの各々に対応して設けられ、第１及び第２のリードの自己インダクタンスをオフセットする負のインダクタンスを提供する手段と
を備え、第１及び第２の複数のキャパシタの各々のインダクタンスは、第１及び第２のリードの自己インダクタンスと負のインダクタンスとの総和となるように構成された単一フレックス量子伝送ライン。
【請求項４】
請求項２記載の単一フレックス量子伝送ラインにおいて、負のインダクタンスを提供する手段は、第１及び第２の複数のキャパシタの各々から離間しかつ該キャパシタに重なっている超伝導金属層で構成され、該超伝導金属層は、各キャパシタの第１及び第２のリードを含んでいることを特徴とする単一フレックス量子伝送ライン。
【請求項５】
第１及び第２の超伝導量子干渉デバイス（ＳＱＵＩＤ）を備えている超伝導集積回路であって、各ＳＱＵＩＤが第１及び第２のジョセフソン接合、グランド層、単一フレックス量子入力端子、及び単一フレックス量子出力端子を有しており、かつ、第１のＳＱＵＩＤのグランド層が第２のＳＱＵＩＤのグランド層と分離されている、超伝導集積回路において、
第１のＳＱＵＩＤの単一フレックス量子出力端子と第２のＳＱＵＩＤの単一フレックス量子入力端子との間に接続された第１のキャパシタンスと、
第１のＳＱＵＩＤのグランド層と第２のＳＱＵＩＤのグランド層との間に接続された第２のキャパシタンスであって、第１のキャパシタとともに、第１のＳＱＵＩＤの単一フレックス量子出力端子と第２のＳＱＵＩＤの単一フレックス入力端子との間で単一フレックス量子パルスを結合する、第２のキャパシタンスと、
第１のＳＱＵＩＤのグランド層を第２のＳＱＵＩＤの単一フレックス入力端子に接続して、第１及び第２のＳＱＵＩＤを直流的に直列接続回路とする第１の電気的リード手段と、
該直流的な直列接続回路の両端に直流電流供給手段を接続して、第１及び第２のＳＱＵＩＤの両方にバイアス電流を供給する第２の電気的リード手段と
からなることを特徴とする超伝導集積回路。
【請求項６】
請求項５記載の超伝導集積回路において、第１及び第２のキャパシタンスの各々は、第２のＳＱＵＩＤへ単一フラックス量子パルスが伝送されるのを阻止するに十分な自己インダクタンス特性を呈する手段を備え、超伝導集積回路はさらに、
第１及び第２のキャパシタンスに関する自己インダクタンスを、単一フレックス量子パルスが第１及び第２のキャパシタスを介して伝送されるのを阻止しないようなレベルに最小化して、第２のＳＱＵＩＤへの単一フレックス量子の伝送を可能にする磁束抑圧手段
を備えていることを特徴とする超伝導集積回路。
【請求項７】
請求項６記載の超伝導集積回路において、磁束抑圧手段はさらに、第１及び第２のキャパシタンスに重なって配置される超伝導金属層を備え、該超伝導金属層によって、第１及び第２のキャパシタンスを介する単一フレックス量子の伝播によって生成される磁束をインターセプトして抑圧するよう構成されていることを特徴とする超伝導集積回路。
【請求項８】
請求項７記載の超伝導集積回路において、該回路はさらに、
回路中に負のインダクタンスを導入して、第１及び第２のキャパシタンスの自己インダクタンス特性をうち消す手段
を備え、正味のインダクタンスが、第１及び第２のキャパシタンスを介しての単一フレックス量子パルスの伝送を阻止するには不十分となって、第２のＳＱＵＩＤへの単一フレックス量子の伝送を可能とすることを特徴とする超伝導集積回路。
【請求項９】
グランド層の境界にわたって単一フレックス量子パルスの差動的な伝送を提供する超伝導装置において、
グランド層の境界にわたって単一フレックス量子パルスを差動的に結合するには十分に小さい大きさの寄生インダクタンスをそれぞれが有する一対の超伝導キャパシタであって、各超伝導キャパシタは、離間して対向して配置されてキャパシタンスを画成する第１及び第２の超伝導金属層と、これら第１及び第２の超伝導金属層にそれぞれ対応づけられた第１及び第２のリードとを備えている、一対の超伝導キャパシタと、
該一対の超伝導キャパシタの第１及び第２の超伝導金属層及び第１及び第２のリードに離間して重なっており、該一対の超伝導キャパシタそれぞれの寄生インダクタンスを低減させる超伝導金属層と
からなることを特徴とする超伝導装置。
【請求項１０】
スクイッドを直流的に分離した状態において、単一フレックス量子パルスをスクイッドとスクイッドとの間を差動的に結合するには十分に小さい大きさの寄生インダクタンスを有する一対の超伝導集積回路キャパシタにおいて、
電気的絶縁材料からなる基板と、
超伝導金属からなる第１〜第４のプレート電極であって、第１及び第４のプレート電極が基板上に配置されている、第１〜第４のプレート電極と、
第１及び第２の誘電体層であって、第１の誘電体層が第１のプレート電極と接触して重なっており、第１の誘電体層に第２のプレート電極が接触して重なって、第１のキャパシタンスを画成しており、第２の誘電体層が第３のプレート電極と接触して重なっており、第２の誘電体層に第４のプレート電極が接触して重なって、第２のキャパシタンスを画成している、第１及び第２の誘電体層と、
第２のプレート電極から延在している超伝導金属からなる第１の電気的リードと、
第４のプレート電極から延在している超伝導金属からなる第２の電気的リードと、
第１〜第４のプレート電極並びに第１及び第２の電気的リードから離間してこれらをカバーする超伝導金属層と
からなることを特徴とする超伝導集積回路キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超伝導集積回路（「ＩＣ」）に関し、より詳細には、超伝導ＩＣ内の電流要求及び電子的ノイズを減少させること、超伝導ＩＣで形成された単一フラックス量子ジョセフソン伝送ライン（ＪＴＬ）、超伝導体リード線の自己インダクタンスの減少、前述の伝送ラインにおいて役立つコンデンサ・リード線の自己インダクタンスによって引き起こされる干渉を出さずに単一フラックス量子パルスを結合させることを可能にするコンデンサ設計、並びに、そのコンデンサ及び単一フラックス量子パルス伝送ラインを組み立てるための方法に関する。
【背景技術】
【０００２】
ある温度で電気抵抗がゼロになることが見い出された金属及び合金が、一般に超伝導体と呼ばれる。そのような超伝導金属又は合金はそれぞれ、遷移温度（Ｔｃ）と呼ばれる特有の極低温を有し、その温度で、金属又は合金が超伝導になり、電気抵抗が測定可能な又は比較的高い値から、ゼロに変化する。
それらの金属及び合金は、室温では測定可能な電気抵抗値を有するが、超伝導状態では抵抗値を持たない。通常は、非常に低い温度つまり極低温に冷却されないならば、金属及び合金は超伝導状態を達成しない。超伝導状態の超伝導体のゼロ抵抗特性の結果として、例えば、それぞれの遷移温度以下に冷却された超伝導体で作られたループに誘導された電流は、永久に存続する。超伝導体あるいは超伝導金属と呼ばれるものの１つで、よく知られているものは、超硬合金であるニオブであり、ニオブは、９．２ケルビンの温度で超伝導状態に変化する。
【０００３】
これまでに、デジタル電子デバイスが超伝導金属から形成され、そのようなデバイスの機能が実証されてきた。超伝導体のデジタル電子デバイスを構成する主要なエレメントは、６０年代初めに発見されたジョセフソン接合である。ジョセフソン接合は、例えば、酸化アルミニウムのような非常に薄い電気絶縁層によって分けられた、ニオブのような超伝導体から成る２つの層で構成される。遷移温度に冷却され、「臨界電流」より小さい直流電流でバイアスをかけられると、ジョセフソン接合は、接合を横切る電圧降下及び電流の散逸を引き起こさずに、電流を処理する。結果的に、接合は熱を出さず、そのことは電子回路又は集積回路にとって重要な利点である。臨界電流以上のバイアスが印加された場合、ジョセフソン接合は、ＲＦ周波数の一連のパルスから成るＲＦ信号を生成する。従って、臨界電流は、接合の電気的特性が変化する境界である。
【０００４】
別の興味深い特性は、単一フラックス量子パルスによって接合に導入される電流又はエネルギーが十分であれば、適切な直流バイアス電流に追加される時、ジョセフソン接合に接合用の臨界電流を瞬間的に超過させ、そして、量子位相における３６０度シフト、あるいはそうでなければ電子的な「フリップオーバ」と呼ばれる状態を引き起こさせる。単一フラックス量子パルスは、物理定数で１ピコ秒当たり２．０７ミリボルト、あるいは別の言い方をすれば、１ピコヘンリー当たり２．０７のミリアンペアである。そのシフトを起こす際に、接合は単一フラックス量子パルスを再生する。
【０００５】
超伝導体のデジタル電子デバイスは、通常、超伝導体の遷移温度以下の極低温を要求する。従って、その電子デバイスの必要なコンポーネントは、適切な冷却あるいは他の冷やすための装置である。そのデバイスはさらに、比較的大きな直流バイアス電流を必要とする。従って、別の必要なコンポーネントは、直流バイアス電流電源を有することであり、通常、各々が超伝導のＩＣ内の各ジョセフソン接合に約０．１ミリアンペアを供給するよう要求される。そういった歓迎されない付随条件にもかかわらず、超伝導体デバイスは、例として、１００ＧＨｚ〜７７０ＧＨｚの非常な高速で、かつ現在の半導体デバイスでは得がたい極めて低い消費電力で、稼働することができる。高速稼働及び低消費電力であるため、超伝導電子デバイスは、相変わらず多くのアプリケーションにとって魅力的なデバイスである。
【０００６】
複数のジョセフソン接合を含む超伝導集積回路デバイスでは、接合が、絶縁体基板上に置かれたグランド層と呼ばれる共通の超伝導金属層の上に形成される。複数のジョセフソン接合デバイスは、「ＳＱＵＩＤ」（ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ  ｑｕａｎｔｕｍ  ｉｎｔｅｒｆｅｒｅｎｃｅ  ｄｅｖｉｃｅ（超伝導量子干渉デバイス）の頭文字）と呼ばれるグループである２つ以上の接合のグループに論理的に分けられる。例えば、単一フラックス量子パルス伝送ラインは、直列に配列された多くのＳＱＵＩＤを含み、その各々のＳＱＵＩＤが、ここではジョセフソン・ループとも呼ばれる、超伝導のループ内で電気的に並列に接続された２つのジョセフソン接合を含む（例として、図５のジョセフソン接合１及び３を参照）。
ジョセフソン伝送ライン（ＪＴＬ）への入力に導入される単一フラックス量子パルスは、そのライン内のＳＱＵＩＤからＳＱＵＩＤへ効果的に単一フラックス量子パルスを転送しながら、伝送ラインに沿って出力へ伝播する。さらに、そのパルスは、電流と電力利得を生じる各段で再生される。伝送ラインは、合計で２つ以上のジョセフソン接合を含み、伝送ラインを形成するジョセフソン接合（及びＳＱＵＩＤ）の数は、ＳＦＱ（単一フラックス量子）パルスが通過する距離に比例する。
【０００７】
動作時、ＳＱＵＩＤ内の各ジョセフソン接合は、あるレベルの直流電流でバイアスをかけられることが要求される。ジョセフソン接合は、グランド層としてしたがって、バイアス電源のグランド極性リード線のための接続点としての役割を呈する共通の超伝導金属に、直接的又は間接的に接続されるので、個々の接合デバイスによって要求される直流バイアス電流は加算的なものとなる。すなわち、直流バイアス電流は、各ジョセフソン接合と並列で、電流源である電源から供給される。超伝導体の超大規模集積回路（「ＶＬＳＩ」）のような、より複雑な超伝導デバイスは、さらにより多くのジョセフソン接合を含むので、既存の設計に従えば、さらにより大きなレベルの直流電流を供給することができる電源を必要とする。百万もの接合を備えた超伝導体ＶＬＳＩのバイアス電流要求は、非常に低電圧の電源から、１００アンペア以上を必要とすることがある。
【０００８】
電流用の給電ラインが、回路の働きを邪魔する大きな磁界を生成するので、大きな直流電流の必要性は好ましくない。さらに、極低温装置への電流伝達は、高い熱伝導率を持つヘビィーゲージのワイヤを必要とし、また、外部熱が取り込まれる経路を形成するので、極低温装置への負荷を増大させる。従って、熱負荷並びにシステム電源の総計の両方が増大してしまう。
バイアス源に対する直流電流要求を低下させるために採られるアプローチは、電気的な直列回路に様々なジョセフソン接合を配置し、かつ、ジョセフソン接合の各々を通して直流バイアス電流を直列で提供するために、以前より高電圧のバイアス電源を使用することである。その時、各接合は、動作に要求される同じ必要なバイアス電流を受け取る。そのような直列回路を形成するためには、前に説明した既存の設計におけるような、様々なＳＱＵＩＤ（あるいは、ジョセフソン接合）を共通のグランド層（超伝導金属層）に接続する、ということができなくなる。代わりに、各ＳＱＵＩＤ（あるいは、ジョセフソン接合）は、分離したグランド層を保持しなければならず、個々のグランド層は、直流的に分離されていなければならない。
【０００９】
先のアプローチは、必要な電気的な分離を提供しつつ、高電流の引き込みを排除することにより、バイアス電源問題を解決するように見える。しかしながら、そのような解決法は、回路の機能及び目的を考慮すると、十分ではない。単一フラックス量子パルス伝送ラインの例では、その目的は、伝送ラインに沿って１つのＳＱＵＩＤから別のＳＱＵＩＤへ、単一フラックス量子パルスを転送することである。個々のＳＱＵＩＤが、互いに直流的に分離されているならば、決まった伝送ライン内で１つのＳＱＵＩＤから別のＳＱＵＩＤへ単一フラックス量子パルスを結合する、すなわち転送し、そしてＳＱＵＩＤ間の直流を分離した状態に保持するただ一つの手段は、差動結合（ディファレンシャル・カップリング）を用いることである。差動結合を提供するためには、コンデンサが、ＳＱＵＤのパルス伝送回路間の回路、及びそれのグランド層間の回路にも追加される。一連の分離されたアクティブ状態の交流増幅器に沿って交流信号を伝播させる設計が通常なされるように、あるコンデンサは、伝送ライン内の１つのＳＱＵＩＤの出力から、次のＳＱＵＩＤの入力に接続され、そして別のコンデンサは、１つのＳＱＵＩＤのグランド層と次のＳＱＵＩＤのグランド層との間に接続される。
【００１０】
超伝導ＩＣの動作周波数は、非常に高く、そして、非常に低いインピーダンス相互接続、例えば、１オーム以上１０オーム以下のインピーダンスを必要とする。従って、コンデンサの構造が本来持っている電気的特性は、誘電体、伝導性プレート、及び付随する電気リード線により、所要の静電容量だけでなく、好ましくない寄生インダクタンスも同様に含む。事実、先のコンデンサは、直列回路内のインダクタンス及びキャパシタンスと電気的に等価な回路を提供する。
低周波数であれば些細なものである寄生インダクタンスが、高周波数であるため非常に大きく、したがって、単一フラックス量子パルスの伝播を排除する圧倒的な影響をもたらすことが分かっている。言いかえれば、ジョセフソン接合の動作が本来持つ周波数及びスイッチング速度であれば、実際に、回路にキャパシタンスだけを追加することはできずに、インダクタンスも同様に追加される。そのインダクタンスは、キャパシタンスを通しての単一フラックス量子パルスの伝送にとって、マイナスの影響を及ぼすものである。
【００１１】
インダクタンスは、単一フラックス量子パルスによって回路内に生じる電流を、減少させる。ループ内の次のＳＱＵＩＤの入力段でジョセフソン接合に供給される電流が減少するために、直流バイアス電流、及び減少されたパルス電流の合計は、ジョセフソン接合が「フリップオーバ」するのに必要な臨界電流を達成したり、ＳＱＵＩＤを通して単一フラックス量子パルスを伝送するには、不十分である。接合が電流を流したままの状態で、事実上、単一フラックス量子パルスは消滅する。
先の逆効果によって、段と段との間の直流分離を達成するために、バイアス電源に対する直流電流要求を低減させることも、ＳＱＵＩＤ回路にコンデンサを組み入れることもできないので、目標は実際には実現できない。本発明は、単一フラックス量子パルスの伝送に際して、逆効果を生じることなく、所望の電気的分離を達成するための、実際に実現可能な手段を実現する。
このように、本発明の目的は、超伝導集積回路内のグランド層の境界を越えて、単一フラックス量子パルスを伝播させることを可能にすることである。
【００１２】
本発明のさらなる目的は、多数のジョセフソン接合を含んでいる超伝導ＩＣに電力を供給するのに必要な直流電流を著しく減少させることである。
また本発明のさらなる目的は、超伝導電子回路内に結合カップリング・キャパシタンスを導入し、かつ同時に、カップリング・キャパシタンス用の配線リード線が有する寄生インダクタンスの影響を低減する手段を提供することである。
本発明の別の目的は、超伝導集積回路内に、マイナスのインダクタンスを生成することである。
本発明のさらに別の目的は、超伝導集積回路用の新しいキャパシタンスを生成することである。
また、本発明の補助的な目的は、超伝導集積回路内に誘電性エレメントを形成する方法を提供することである。
【発明の概要】
【００１３】
本発明においては、超伝導集積回路内に含まれたコンデンサが、直列回路内のキャパシタンス及びインダクタンスの両方の機能を発揮することを認識する。別々に考慮すると、インダクタンスが大きいと、その直列回路の一端に印加された任意の単一フラックス量子電圧パルスは、インダクタンス・コイルの両端に現われるが、回路の他端まで通過することができない。通常は、超伝導配線の下にあるグランド層（グランド・プレーン）は連続型であり、これにより、当技術分野ではよく知られているように、インダクタンスが非常に減少される。そのようなグランド層がこのケースでは存在しないので、コンデンサ構造に関連するインダクタンスは大きい。主要な発見は、超伝導金属の層（以後は「スカイ・プレーン」と証する）である追加の超伝導体が、コンデンサの近くに配置されると、前述の直列回路の電気特性を効果的に変化させ、好ましくないインダクタンスのレベルを著しく減少させる。このいわゆる「スカイ・プレーン」は、グランド層間のグランド層としての役割をし、そのために、コンデンサ・リード線のインダクタンスを劇的に減少させる。高容量を持つ直列回路に対して正味の特性を提供しながら、正味の又は結果のインダクタンスは、十分に低い（あるいは些細な）値である。その結果、コンデンサを通してＳＦＱパルスを送ることが、初めて可能となる。
【００１４】
さらに、本発明に従って、超伝導集積回路は、コンデンサを形作るための第１及び第２の金属プレートの間にはさまれた誘電体層と、コンデンサ及びコンデンサのリード線と磁束結合を行う関係にある、コンデンサの上に配置される超伝導体の層と、第１及び第２の金属プレートにそれぞれ電気的に接続される第１の端子を備えた第１のジョセフソン接合及び第２のジョセフソン接合とを含み、それによって第１のジョセフソン接合によって生成される単一フラックス量子パルスが、第２のジョセフソン接合に、コンデンサを通して結合される。
本発明の一実施例では、コンデンサの誘電体は、第１の金属プレートの金属の酸化物からなる。
超伝導集積回路用のコンデンサを形成する新しい方法に従って、第１の金属プレートは、誘電体として役立つ金属酸化膜を生成するため、及び、金属プレートと一体となった単一のアセンブリを形成するために、陽極酸化される。より具体的に言えば、シリコン・ウェーハ上の階層の中に所定のパターンの金属及び絶縁体を生成するために用いられる、標準的な写真平版のマスク及びエッチングの手法が、ウェーハ上の絶縁層を生成するために通常用いられる絶縁体よりも著しく大きな誘電率を持つ絶縁酸化物からなる一体型の層を生成するために、金属層の一部の陽極酸化を含むよう改善される。
さらに本発明の実施例では、前述の方法は、超伝導デジタル集積回路内の信号経路において、あるいは、超伝導ＩＣ内に含まれる能動回路の様々な段のグランド層の分離においてのどちらか一方、あるいは両方の状況において、超伝導デジタル集積回路の段の間に直流分離を提供するコンデンサの組立てに適応される。その方法においては、ＩＣの中で最も低位のセグメントに分けられた金属層が、そのセグメントを電気的に共通に配置しておいて、セグメントの間にブリッジを接続する金属と共に形成される。そして、そのセグメント及びブリッジは、コンデンサの少なくとも誘電体を形成するために陽極酸化され、陽極酸化の後に、その区分がもはや電気的に共に接続されないように、ブリッジを接続する金属が除去される。
【００１５】
本発明はまた、順次配置された複数段の超伝導量子干渉デバイス（ＳＱＵＩＤ）であって、各ＳＱＵＩＤが回路コモン端子、入力端子、及び出力端子を有している、複数のＳＱＵＩＤを備えている単一フラックス量子伝送ラインにおいて、複数段のＳＱＵＩＤは、
単一フラックス量子伝送ラインの入力端において単一フラックス量子パルスを受け取り、該パルスに応答して、自身の出力端子に単一フラックス量子パルスを提供する初段のＳＱＵＩＤと、
自身の入力端子において単一フラックス量子パルスを受け取り、該パルスに応答して、単一フラックス量子伝送ラインの出力端に単一フラックス量子パルスを提供する最終段のＳＱＵＩＤと、
電流出力端子及び電流リターン端子を有するＤＣバイアス電流ソースであって、該電流出力端子が初段のＳＱＵＩＤの入力端子に接続され、電流リターン端子が最終段のＳＱＵＩＤの回路コモン端子に接続されているＤＣバイアス電流ソースであって、最終段のＳＱＵＩＤ以外の各ＳＱＵＩＤの回路コモン端子が次段のＳＱＵＩＤの入力端子に接続されて、ＤＣバイアス電流ソースからの電流の電流経路を構成する、ＤＣバイアス電流ソースと、
初段のＳＱＵＩＤの入力端子を、単一フラックス量子パルスソース（ＳＦＱソース）の第１の極性端子に接続する手段と、
初段のＳＱＵＩＤの回路コモン端子を、ＳＦＱソースの第２の極性端子に接続する手段と、
順次に接続された複数段のＳＱＵＩＤの数よりも１少ない数からなる第１の複数のキャパシタであって、各キャパシタが、１つのＳＱＵＩＤの出力端子とその次段のＳＱＵＩＤの入力端子との間に接続されて、当該ＳＱＵＩＤから次段のＳＱＵＩＤに単一フラックス量子パルスを結合する第１の複数のキャパシタと、
第１の複数のキャパシタの数と等しい数からなる第２の複数のキャパシタであって、各キャパシタが、１つのＳＱＵＩＤの回路コモン端子とその次段のＳＱＵＩＤの回路コモン端子との間に接続されて、これらコモン端子を交流的にカップリングするとともにこれらを直流的に分離する第２の複数のキャパシタと
からなることを特徴とする単一フレックス量子伝送ラインを提供する。
上記した単一フレックス量子伝送ラインはさらに、第１及び第２の複数のキャパシタの各々に直列接続されたインダクタンスであって、単一フレックス量子パルスの伝送を阻止しないよう設定されたインダクタンスを備えていることが好ましい。また、さらに、第１及び第２の複数のキャパシタの各々に結合され、当該キャパシタを介しての単一フレックス量子パルスの伝送を阻止するに十分な自己インダクタンスを有する第１及び第２のリードと、第１及び第２の複数のキャパシタの各々に対応して設けられ、第１及び第２のリードの自己インダクタンスをオフセットする負のインダクタンスを提供する手段とを備え、第１及び第２の複数のキャパシタの各々のインダクタンスは、第１及び第２のリードの自己インダクタンスと負のインダクタンスとの総和となるように構成されていることが好ましい。負のインダクタンスを提供する手段は、第１及び第２の複数のキャパシタの各々から離間しかつ該キャパシタに重なっている超伝導金属層で構成され、該超伝導金属層は、各キャパシタの第１及び第２のリードを含んでいることが好ましい。
【００１６】
本発明はまた、第１及び第２の超伝導量子干渉デバイス（ＳＱＵＩＤ）を備えている超伝導集積回路であって、各ＳＱＵＩＤが第１及び第２のジョセフソン接合、グランド層、単一フレックス量子入力端子、及び単一フレックス量子出力端子を有しており、かつ、第１のＳＱＵＩＤのグランド層が第２のＳＱＵＩＤのグランド層と分離されている、超伝導集積回路において、
第１のＳＱＵＩＤの単一フレックス量子出力端子と第２のＳＱＵＩＤの単一フレックス量子入力端子との間に接続された第１のキャパシタンスと、
第１のＳＱＵＩＤのグランド層と第２のＳＱＵＩＤのグランド層との間に接続された第２のキャパシタンスであって、第１のキャパシタとともに、第１のＳＱＵＩＤの単一フレックス量子出力端子と第２のＳＱＵＩＤの単一フレックス入力端子との間で単一フレックス量子パルスを結合する、第２のキャパシタンスと、
第１のＳＱＵＩＤのグランド層を第２のＳＱＵＩＤの単一フレックス入力端子に接続して、第１及び第２のＳＱＵＩＤを直流的に直列接続回路とする第１の電気的リード手段と、
該直流的な直列接続回路の両端に直流電流供給手段を接続して、第１及び第２のＳＱＵＩＤの両方にバイアス電流を供給する第２の電気的リード手段と
からなることを特徴とする超伝導集積回路を提供する。
この超伝導集積回路において、第１及び第２のキャパシタンスの各々は、第２のＳＱＵＩＤへ単一フラックス量子パルスが伝送されるのを阻止するに十分な自己インダクタンス特性を呈する手段を備え、超伝導集積回路はさらに、第１及び第２のキャパシタンスに関する自己インダクタンスを、単一フレックス量子パルスが第１及び第２のキャパシタスを介して伝送されるのを阻止しないようなレベルに最小化して、第２のＳＱＵＩＤへの単一フレックス量子の伝送を可能にする磁束抑圧手段を備えていることが好ましい。磁束抑圧手段はさらに、第１及び第２のキャパシタンスに重なって配置される超伝導金属層を備え、該超伝導金属層によって、第１及び第２のキャパシタンスを介する単一フレックス量子の伝播によって生成される磁束をインターセプトして抑圧するよう構成されていることが好ましい。また、超伝導集積回路はさらに、回路中に負のインダクタンスを導入して、第１及び第２のキャパシタンスの自己インダクタンス特性をうち消す手段を備え、正味のインダクタンスが、第１及び第２のキャパシタンスを介しての単一フレックス量子パルスの伝送を阻止するには不十分となって、第２のＳＱＵＩＤへの単一フレックス量子の伝送を可能とすることが好ましい。
【００１７】
本発明はまた、グランド層の境界にわたって単一フレックス量子パルスの差動的な伝送を提供する超伝導装置において、
グランド層の境界にわたって単一フレックス量子パルスを差動的に結合するには十分に小さい大きさの寄生インダクタンスをそれぞれが有する一対の超伝導キャパシタであって、各超伝導キャパシタは、離間して対向して配置されてキャパシタンスを画成する第１及び第２の超伝導金属層と、これら第１及び第２の超伝導金属層にそれぞれ対応づけられた第１及び第２のリードとを備えている、一対の超伝導キャパシタと、
該一対の超伝導キャパシタの第１及び第２の超伝導金属層及び第１及び第２のリードに離間して重なっており、該一対の超伝導キャパシタそれぞれの寄生インダクタンスを低減させる超伝導金属層と
からなることを特徴とする超伝導装置を提供する。
【００１８】
本発明はさらに、スクイッドを直流的に分離した状態において、単一フレックス量子パルスをスクイッドとスクイッドとの間を差動的に結合するには十分に小さい大きさの寄生インダクタンスを有する一対の超伝導集積回路キャパシタにおいて、
電気的絶縁材料からなる基板と、
超伝導金属からなる第１〜第４のプレート電極であって、第１及び第４のプレート電極が基板上に配置されている、第１〜第４のプレート電極と、
第１及び第２の誘電体層であって、第１の誘電体層が第１のプレート電極と接触して重なっており、第１の誘電体層に第２のプレート電極が接触して重なって、第１のキャパシタンスを画成しており、第２の誘電体層が第３のプレート電極と接触して重なっており、第２の誘電体層に第４のプレート電極が接触して重なって、第２のキャパシタンスを画成している、第１及び第２の誘電体層と、
第２のプレート電極から延在している超伝導金属からなる第１の電気的リードと、
第４のプレート電極から延在している超伝導金属からなる第２の電気的リードと、
第１〜第４のプレート電極並びに第１及び第２の電気的リードから離間してこれらをカバーする超伝導金属層と
からなることを特徴とする超伝導集積回路キャパシタを提供する。
【発明を実施するための最良の形態】
【００１９】
超伝導集積回路デバイス内に集積されたコンデンサを通して単一フラックス量子パルスをうまく伝送することが、本開示で示された様々な発明の本質である。その最も単純な構造では、コンデンサが、平らな２つの電極の間に誘電体をはさむことで形成される。コンデンサは、直流を阻止する一方で、誘電体を通して交流の電圧と電流を通過させる。コンデンサの電極、及び配線すなわちそれらの電極へのリード線は、動作中に電流を流すが、それにより磁束を生成し、そのために、キャパシタンスを備えた直列回路内に存在するインダクタンスを本質的に生成する。先の背景説明で記述したように、そのインダクタンスは、単一フラックス量子パルスに対して圧倒的な影響をもたらし、事実上、そのパルスを消滅させる。本発明に従った、超伝導集積回路内に集積される斬新なコンデンサは、コンデンサへの配線の持つインダクタンスを効果的に減少させる追加エレメントを包含させることによって、インダクタンスを著しく減少させる。実際、スカイ・エレメントと称する追加エレメントは、直列回路にマイナスのインダクタンスを追加する。そのマイナスのインダクタンスの効力が、コンデンサ配線の直列インダクタンスを、非常に低レベルに減少させるので、正味のインダクタンスは、単一フラックス量子パルスに悪影響を与えることがない。
【００２０】
よく知られているように、超伝導集積回路は、シングル・チップ上にデジタル超伝導体回路のすべてを保持する単一で一体型構造を生成するために、組立て半導体デバイスの中で使用される技術に類似する、従来の写真平版のマスク及びエッチング技術に従って構築される。
図１は、本発明を組み込んだ超伝導集積回路の実施例を示したレイアウトである。ＩＣは様々な層の中のエレメントで構築されるので、製図法的な慣例では、ＩＣチップの層の中でより高いところにあるエレメントを最も細い線で描き、そしてエレメントがレベル内のどの低さに現われるかに基づいて、線の太さを増大させるグラデーションが用いられる。ＩＣは、２つのジョセフソン接合Ａ４５及びＡ４８、２つのコンデンサＡ５２及びＡ６０、金属配線ＬＳ１〜ＬＳ４、超伝導金属層５４、及び様々な他のエレメント及び配線を含み、それらは、図２及び３の断面図と関連して、より詳細に説明される。
【００２１】
図２は、図１の切断線２−２に沿って切り取られた側面図であり、超伝導集積回路の一部を表わし、コンデンサＡ５１及び２つのジョセフソン接合Ａ４５及びＡ４９の構造を示す断面図である。超伝導集積回路は、半導体技術分野で一般に用いられるのと同じウェーハであるシリコン・ウェーハＡ３４上に組み立てられる。後にも説明するが、従来の薄膜写真平版のマスク及びエッチング技術により、金属及び絶縁体の様々な層が、集積回路の中に形成される。
誘電体である絶縁層Ａ３５は、ウェーハの表面に熱を使って成長され、底部金属層に対するベースとしての役割をする。底部金属層は分離した部分で示されている。この底部金属層は、好適にはニオブ（Ｎｂ）から成る分離した超伝導金属層Ａ３６、Ａ３７及びＡ３８を含み、それらは、好適には二酸化ケイ素（ＳｉＯ２）から成る絶縁部分Ａ３９により分離されている。図の左側に示される１組の配線層Ａ４１及びＡ４３もまたニオブからなり、階層内の高い方に含まれる。ジョセフソン接合Ａ４５は３つの層で形成される。それらの層は、ニオブ金属、酸化アルミニウム、及びニオブ金属であり、その厚みは、一例であるが、それぞれ２００ｎｍ（ナノメートル）、５ｎｍ及び１００ｎｍである。その接合の下位層は、上位層より大きな幅を持ち、第１の配線層である金属層Ａ４１である。もう一つの超伝導金属層Ａ４６は、接合Ａ４５の上に形成され、上位の配線層Ａ４３への電気的な導通通路を提供する。
【００２２】
第２のジョセフソン接合Ａ４８は、第１のジョセフソン接合と同じように、３つの層で形成され、ジョセフソン接合Ａ４５の場合と同様の３層の材料からなる。超伝導金属層Ａ４９は、接合Ａ４８の上に配置され、それと電気的に接続される。好適にはニオブから成る超伝導金属配線層Ａ５０は、階層内の金属層Ａ４９の上に配置され、それと電気的に接続し、その結果、下にあるジョセフソン接合Ａ４８の端子と接続される。高誘電体Ａ５１の層は、金属層Ａ３７の上表面に置かれる。後にこの中で記述されるように、製造における現実性のために、同じ誘電層が、底部金属層Ａ３６及びＡ３８の上表面にも存在する。
金属層Ａ５２は、誘電性のＡ５１の上に配置され、コンデンサの１つの電極として働く。そのコンデンサは、利便性のためにＡ５２として示される。金属層Ａ５２は、誘電性のＡ５１の上表面より表面積が小さい。金属層Ａ３７の表面部分及び金属層Ａ５２は、コンデンサの並行プレートとして働き、その間に高誘電層Ａ５１の部分を挟む。層Ａ５２及びＡ３７の間に挟まれた領域だけがコンデンサとして働くので、Ａ５１の残りの誘電性表面は余分である。その余分は動作に不利な影響を与えないので、余剰誘電体を除去するよりもその場に残すことの方が、簡単である。
【００２３】
コンデンサの誘電体Ａ５１は、集積回路の他の金属部分を絶縁する誘電体とは異なり、その材料は、以前に記述した二酸化ケイ素であり、より高い誘電率を持つ。高い誘電性の誘電体Ａ５１は、その下に配置される金属層Ａ３７の酸化物である酸化ニオブ（Ｎｂ2Ｏ5）を構成要素とし、それと一緒に、単一の一体型アセンブリを形成する。酸化ニオブは、約４０の高い誘電率を持つ誘電体であり、それは、金属層を絶縁するために用いられる誘電体である酸化ケイ素の誘電率より約１０倍大きい。誘電率が高いため、酸化ケイ素を用いるよりも、小さな面積でより高い静電容量を得ることが可能である。
【００２４】
またジョセフソン接合Ａ４５の端子に接続された配線Ａ４３は、金属のバイア層Ａ５３、その下に横たわり接続しているバイアＶ１、及び金属のバイアＡ３７によって、形成されたコンデンサの一方の側とも間接的に接続される。第２のジョセフソン接合Ａ４８に接続された配線層Ａ５０は、バイアＶ２を通して、そのコンデンサの別の端子と接続される。図の右側の、ニオブから成ることが適切である超伝導金属層Ａ４７は、二酸化ケイ素から構成されることが適切である絶縁層の上部に形成され、バイアＶ３を通して回路コモンとして働く底部金属Ａ３８に電気的に接続する。
【００２５】
図示されるように、図２の断面図における金属層Ａ５４及び層Ａ３４の間に位置する領域は、空白で表されているエリアである空洞を含んでいる。この分野の技術を持つ人々であれば分かるように、空白は、電気的に伝導性のない材料、つまり絶縁体で構成されていて、完全に満たされたアセンブリを形成するために種々の段の中に置かれる。その絶縁体のうちのいくつかをＡ３５及びＡ３９として個々に示したが、その他の絶縁体は、本発明を理解するために必要でない情報及び詳細によって、図及び本記述を不必要に複雑にするのを避けるために、個々に描かれたり、あるいは示されたりしていない。
【００２６】
個々に示されていない絶縁層は、金属層Ａ４３及びＡ５０の上に形成される。ニオブから成ることが適切である超伝導金属層Ａ５４は、その絶縁層の上に配置される。先の金属層あるいはプレートは、図１のレイアウトの中で示されるように、広域をカバーし、今までに記述され形成されたエレメントのすべて、すなわちコンデンサ（複数可）Ａ５２及びＡ６０に隣接するジョセフソン接合Ａ４５及びＡ４８を十分にカバーし、そして、間隔をおいて配置された低位の金属セグメント間に接続されたコンデンサが含まれているところも、同様にカバーする。図１に続けて、以前に引用されたスカイ・プレーンである超伝導金属層Ａ５４は、記述されたコンデンサを通る電流によって生成される磁気フィールドを押さえる働きをし、また、以前に引用された追加エレメントである。さらに超伝導金属層Ａ５４は、コンデンサと共同で機能し、インピーダンスを低下させて、コンデンサを通して単一フラックス量子パルスを伝送させる。
【００２７】
本発明の望ましい形態は、後述される図４の回路図に描かれるような信号回路の中に直流分離を含むだけでなく、コンデンサＡ５２を通して共に連結される２つのジョセフソン接合Ａ４５及びＡ４８の回路コモン間にも直流分離を含む。そのような実施例では、図２で示されたように、回路コモンＡ３６及びＡ３８がセグメントに分けられて、それらのセグメントが第２のコンデンサを通して連結される。
図３は、図１の線３−３に沿って得られた、図１の集積回路の別のビューを示す断面図である。図３に示されるように、形成された第２のコンデンサＡ６０が、金属セグメントＡ３６及びＡ３８との間に接続され、これらを直流分離する。このコンデンサは、図１中のコンデンサＡ５２と同じ構造である。従って、ＬＳ３につなげられる金属電極は、誘電層の上面に接しており、コンデンサの一方のプレートとして働き、その下に来る金属セグメント３７ａは、コンデンサにとって第２の金属プレートとして働く。コンデンサへの上部電極は、リード線ＬＳ３及びもう一つのバイアを通して、回路コモンであるセグメントＡ３６に接続する。第２の電極は、バイア、金属配線ＬＳ４、及び図の右側に示される第２のバイアを介して、セグメントＡ３８に接続される。
【００２８】
図２及び３の断面図で示された超伝導集積回路の部分が、図４の回路図で表される。図４の回路図から明らかなように、コンデンサＡ５２は、ジョセフソン接合Ａ４５及びジョセフソン接合Ａ４８との間に段間のカップリング・キャパシタンスを形作る。インダクタンスＬＳ１及びインダクタンスＬＳ２は、ジョセフソン接合Ａ４５とＡ４８の間のコンデンサに接続するリード線あるいは配線に関連する自己インダクタンスで、スカイ・プレーン層を含めることで生じる自己インダクタンスの正味の又は減少させられたレベルを表わす。インダクタンスＬ１及びＬ２は、ジョセフソン接合Ａ４５及びＡ４８にそれぞれ関連する配線の自己インダクタンスとして識別される。後者のインダクタンスの値は、スカイ・プレーンＡ５４に影響されない。先のものは、回路を通過する信号経路として識別される。コンデンサＡ６０は、左からの回路である回路コモンを、右側のその回路から直流分離する。インダクタンスＬＳ３及びＬＳ４は、回路コモンにコンデンサＡ６０を接続するリード線すなわち配線に関連する自己インダクタンスであって、スカイ・プレーン層を含めることで生じる自己インダクタンスの正味の又は減少させられるレベルを表わす。スカイ・プレーンは、回路コモンのカップリング・パス（結合経路）として識別される。スカイ・プレーンＡ５４及びそのスカイ・プレーンの機能を省いた回路図は、その回路がＳＦＱパルスを伝播する機能を持たないこと以外は、図４に示されたそれと同一であることが理解されるであろう。また、先の回路は、本文の他の箇所で記述される、図５の回路図で示される単一フラックス量子パルス伝送ラインの回路の一部であることも理解されるであろう。
【００２９】
図２に戻って、超伝導金属のスカイ・プレーン層Ａ５４は、段間の結合回路、及び回路コモンの結合回路において、自己インダクタンスのＬＳ１〜ＬＳ４（図２）を減少させ、ＳＦＱパルスを通過させるのに十分であることが分かる。コンデンサの上に来る位置関係にある集積回路内の超伝導金属層Ａ５４を含むことによって、その超伝導金属層は、そのコンデンサの電気的なリード線及び誘電体を通して流れる電流によって生成される磁場に置かれる（第２のコンデンサも同じである）。次に、超伝導体層の中のフ磁束が、超伝導体層の中に電流を生成し、次に、それが超伝導状態にある時、生じようとする磁場に対立する磁場を生成して、集積回路の外部の磁場を打ち消す。その基本的な効果は、超伝導体層がコンデンサ電流によって生成される磁場を抑制するということである。こうして抑制された磁場と等価なインダクタンスが減少させられる。バン・デュゼル（Ｖａｎ  Ｄｕｚｅｒ）等による１９８１年の「Ｐｒｉｎｃｉｐｌｅｓ  ｏｆ  Ｓｕｐｅｒｃｏｎｄｕｃｔｉｖｅ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ｃｉｒｃｕｉｔｓ（超伝導デバイス及び回路の原理）」のＰ１０９〜１１５を参照のこと。
【００３０】
本発明の実施例の特定の例では、金属層はコンデンサの上に位置し、層Ａ５４の底面及びコンデンサの上部プレートＡ５２の間の距離は、７００ｎｍであり、そして層Ａ５４は、面積がほぼ５０ｎｍ×５０ｎｍの矩形で、厚さ６００ｎｍで、コンデンサの上に位置する。コンデンサは、面積約２５ｎｍ×２５ｎｍで、誘電体は厚さ約１００ｎｍである。ジョセフソン接合は、表面積で約２．０ｎｍ×２．０ｎｍである。
【００３１】
前の実施例に関連して説明した容量結合は、２段のＳＦＱパルス伝送ラインに組み込まれ、その実施例は図５の回路図に示されている。各段での単一のジョセフソン接合の代わりに、伝送ラインは、１組のジョセフソン接合によって形成されるジョセフソン・ループを含む。従って、最初の段で、ジョセフソン接合１及び３が、ジョセフソン・ループ内に接続される。各々の接合の一方の端子すなわち末端は、電気的コモン（回路コモンすなわち「グランド１」）に接続され、２つの接合の残りの端子もまた、インダクタンス５を通してコモンに接続される。しかしながら、そのインダクタンスは、２つの接合の端子をつなぐ電気的なリード線あるいは配線が本来持っているのと同等の自己インダクタンスあるいは寄生インダクタンスを表す。そのインダクタンスは、配線によって視覚的に識別可能である。外見から見れば、２つのジョセフソン接合は、配線によってダイレクトに並列に接続されているように見える。それぞれのジョセフソン接合は、それぞれの抵抗Ｒ１及びＲ２を介して、点１０でバイアス電流電源に接続される。
【００３２】
第２の組のジョセフソン接合７及び９は、前のジョセフソン・ループと同一の第２のジョセフソン・ループを規定し、各ジョセフソン接合の一方の端子間に接続されたインダクタンス１１を持ち、また、各ジョセフソン接合の第２の端子が別の回路コモン（グランド２）で電気的コモンに接続される。この段におけるそれぞれのジョセフソン接合は、第１の段のグランド１からリード線１２上に得られるバイアス電流電源に、それぞれの抵抗Ｒ３及びＲ４を介して接続される。各ジョセフソン・ループは、先の電子デバイス、すなわち２段の単一フラックス量子パルス伝送ライン（ＪＴＬ）内の能動デバイスであり、後に本文でより詳細に説明される。
【００３３】
能動超伝導デバイスは、ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ  ｑｕａｎｔｕｍ  ｉｎｔｅｒｆｅｒｅｎｃｅ  ｄｅｖｉｃｅ（超伝導量子干渉デバイス）の頭文字である「ＳＱＵＩＤ」と称せられる。ジョセフソン・ループもまた、能動超伝導デバイスであるので、ここでは時々ＳＱＵＩＤと称する。この分野の技術を持つ人々であれば、理解するように、本発明は、単一のジョセフソン・ループに制限されないだけでなく、先のジョセフソン・ループの中で示された多かれ少なかれ２つのジョセフソン接合を保有するような、他のＳＱＵＩＤにも適用されることができる。
左側のＳＱＵＩＤへの信号入力（ＳＦＱ  ｉｎ）は、ジョセフソン接合１の上部端子へのインダクタンス１３を通しており、インダクタンス１３は、信号入力から集積回路内の端子までのリード線すなわち配線の自己インダクタンスを表す。右側のＳＱＵＩＤからの信号出力（ＳＦＱ  ｏｕｔ）は、ジョセフソン接合９の上部端子からインダクタンス１５を通しており、インダクタンス１５は、接合端子から出力端子まで接続する電気的なリード線すなわち配線の自己インダクタンスを表す。
【００３４】
第１の直列の抵抗−インダクタンス・コイル−コンデンサ（「ＲＬＣ」）回路は、ジョセフソン接合３の上部端子で得られる左側のＳＱＵＩＤの出力と、ジョセフソン接合７の上部端子で得られる右側のＳＱＵＩＤの入力までの間に、接続される。第１のＲＬＣ直列回路は、インダクタンス１７、コンデンサ１９及び抵抗２１を含む。第２のＲＬＣ直列回路は、左側のＳＱＵＩＤの電気回路コモン（グランド）と、右側のＳＱＵＩＤの電気回路コモン（グランド）までの間に接続され、インダクタンス２３、コンデンサ２５及び抵抗２７を含む。各々のＲＬＣ回路では、以前に説明したように、インダクタンスは、部分的に、誘電体あるいはコンデンサに接続された配線の自己インダクタンスに基づくものである。すなわち、インダクタンス１７は、系列の図２及び図４の２つのインダクタンスＬＳ１及びＬＳ２に対応しているが、それらはスカイ・プレーンＡ５４の影響によって改善された配線の自己インダクタンスであり、またインダクタンス２３は、スカイ・プレーンＡ５４の影響によって改善された２つのインダクタンスＬＳ３及びＬＳ４に対応する。コンデンサ１９及び２５は、信号回路内の直流分離、及び２つのＳＱＵＩＤのそれぞれの回路コモン又はグランドの間の直流分離を提供する。各ＲＬＣ回路は、交流信号回路を形成し、その信号回路内の２つのＳＱＵＩＤの間に直流分離を提供する。
【００３５】
ジョセフソン接合にバイアス電流を供給する直流電流電源は、点１０で示した入力に接続され、バイアス電源リード線の自己インダクタンスによって生じるインダクタンスを含む電気リード線を介して、各ジョセフソン接合１及び３の上部端子に接続される。バイアス電流経路は、第１のＳＱＵＩＤの回路コモン（回路のグランド）から、リード線１２を介して、ＳＱＵＩＤチェーン内のジョセフソン接合７及び９の上部端子へ延び、第２のＳＱＵＩＤ内の同じ位置が、ＳＱＵＩＤの信号入力として働く。バイアス電源グランドであるバイアス電流電源へ戻るリード線は、ジョセフソン接合７及び９の下部端子で取られ、電源グランド１４によって表される。
【００３６】
この分野の技術を持つ人々であれば認識できるように、組になったＳＱＵＩＤへ向かうバイアス電流の前述の経路の取り方は、この分野では新しいものである。並列接続の代わりに、それらのＳＱＵＩＤは、直流バイアス電流回路内で直列に接続される。図示されていないが、直流バイアス電流電源に接続された回路の動作において、直流バイアス電流は、電流電源の正端子から流れ、ジョセフソン接合１及び３に均等に分かれ、リード線１２を通って再結合して流れ、ジョセフソン接合７及び９に均等に分かれ、グランド１４を介して電流電源のグランド端子に再結合して戻る。前述の電流内の各ＳＱＵＩＤは、電流Ｉでバイアスされる。該電流は、従来の設計の２つのＳＱＵＩＤの伝送ライン回路において要求されるのと同じようなバイアス電流である。しかしながら、先程の「従来技術」の設計においては、各ＳＱＵＩＤに電流Ｉを供給するために、バイアス電流電源は、そのレベルの２倍の電流（２Ｉ）を供給しなければならない。
「ＳＦＱ  Ｉｎ」で印加されたＳＦＱパルス電源が、バイアス電源と同じグランドに必ずしも接続されないのは、そのような接続が、いかなるＳＦＱパルスをも短絡させるからである。その代わりに、ＳＦＱパルス電源は、そのグランドから切り離され、パルス電源グランドは、第１のＳＱＵＩＤの底部金属層又は回路コモン（グランド１）に接続される。
【００３７】
回路は、２段の単一フラックス量子パルス伝送ラインを構成する。単一フラックス量子パルスは、従来技術で見られるような、いわゆるＤＣ−ＳＦＱ変換器によって生成される。冷却され、直流電流で適切にバイアスをかけられた伝送ラインを介して、前述の電源のようなこれらのパルスの電源から、入力ＳＦＱに加えられたそれぞれ単一のフラックス量子パルスは、ジョセフソン接合１の中に電流を生み、その電流はその接合を通してバイアス電流と結合し、その結果、その合計電流をデバイスの臨界電流以上に上昇させる。それが生じると、ジョセフソン接合１は、３６０度の位相シフトを受け、電圧パルスが瞬間的にジョセフソン接合の両端に現われて、約２ピコ秒の間存続する。そのパルス内に保持されるエネルギは、加えられたのと同じ単一フラックス量子パルスである。その電圧パルスは、インダクタンス５を通して（それによって形状が改善される）、ジョセフソン接合３の両端に加えられる。次に、ジョセフソン接合３は、３６０度の位相シフトを受け、そして約２ピコ秒後に、その接合の端子の両端に別の単一フラックス量子パルスを生成し、それが直列ＲＬＣ回路内のインダクタンスコイル１７に加えられる。
【００３８】
コンデンサ１９及び２５は、図１〜４に関連して説明したように、改善されたものであるので、配線の固有の自己インダクタンスは、スカイ・プレーン・エレメントによって減少させられる。従って、インダクタンス１７は、非常に低い値となり、ＲＬＣ回路は特性において高容量性であり、インダクタンスが電流を制限することによって、パルスを押しつぶしたり、消滅させることはない。また前述の考察は、インダクタンス・コイル２３、コンデンサ２５及び抵抗２７からなる第２のＲＬＣ回路にも該当する。ＳＦＱパルスが、コンデンサ１９を通して、第２のＳＱＵＩＤ内のジョセフソン接合７の１つの端子に加えられる。パルスの電圧レベルは、第１のＳＱＵＩＤの回路コモンに比例し、そしてそれが、第２のＲＬＣ回路によって、ジョセフソン接合７のもう一方の端子に反映される。
【００３９】
重要な要素は、ＳＦＱパルスによって生成されたジョセフソン接合７を通る電流である。ジョセフソン接合３の１つの端子からの電流は、小さなインダクタンス・コイル１７、コンデンサ１９、抵抗２１、ジョセフソン接合７（そこで、その電流が接合を通るバイアス電流と結合する）、抵抗２７、コンデンサ２５、及び小さなインダクタンス２３を通して流れて、ジョセフソン接合３の残りの端子を通って戻る。抵抗２１及び２７は、ＲＬＣ回路で起こり得る電子的な「リンギング」を排除するために含まれることが望ましい、小さい抵抗である。そのようなリンギングの心配がない場合は、抵抗は省かれてもよい。前述の作用によって、ＳＦＱパルスは、事実上、信号経路内の分離ギャップを越えて、また、分離された回路コモンを越えて、「ジャンプする」。
【００４０】
臨界電流を越えて駆動される第２のＳＱＵＩＤ内のジョセフソン接合７を通る電流により、そのジョセフソン接合は、該接合の両端に単一フラックス量子パルスを再生する３６０度の位相シフトを受ける。この電圧パルスが、ジョセフソン接合９に結びつくインダクタンス１１に加えられ、第１のＳＱＵＩＤの以前のジョセフソン・ループの場合におけるように、ジョセフソン接合９が、ＳＦＱ  ｏｕｔと第２のＳＱＵＩＤの回路コモンとの間のインダクタンス１５を通して、パルスを生成する結果になる。ライン内の接合に沿ったＳＦＱパルスの各転送には、約２ピコ秒の時間がかかる。
この分野の技術を持つ人々であれば分かるように、ＳＦＱパルスの生成は、伝送ラインに沿って前進する。２つのＳＱＵＩＤは、従来技術の２段のＳＦＱパルス伝送ラインと比べて、バイアス電源から半分の電流だけを流すことが分かる。
【００４１】
前述の伝送ラインは２つの段を含んでいた。理解されるはずであるが、最初の段が、バイアス電源の増加を要求せずに、より多くの回路を生成するために記述されたのと同じアプローチを用いて、さらなる段が、前述の伝送ラインに追加されることが可能である。
各ＳＱＵＩＤの回路コモン間ではなく、信号回路の中でのみ直流分離が提供される別の実施例を本発明が含むことができることが、前述から分かるであろう。そのような実施例のためのバイアス電源は、直流バイアス電流が各ＳＱＵＩＤと平行して供給される、先のタイプであり、１つのＳＱＵＩＤに要求されるバイアス電流にＳＱＵＩＤの数を乗算したものに等しい電流を供給する電源が必要となる。直流バイアス電流を供給するための前述の直列配列を使用することはできない。従って、そのような実施例は、本発明によって提供される主要な利点を得ることはなく、また本発明にとってのコンデンサ観点の適用範囲内ではあるが、それほど望ましくない。
【００４２】
図１〜４についての先の説明を考慮すると、前述の伝送ラインの物理構造自体は、集積回路の分野に熟練している人々にとっては自明のことであろう。しかしながら、完全を期すために、図６及び図７に、抵抗２１及び２７を含んだものをそれぞれ図示する。図６の部分断面図は、抵抗２１を除けば、図２の対応する側と本質的に同一であり、また、図７の部分断面図は、抵抗２７を除けば、図３の対応する側に示された図と本質的に同一である。比較のしやすさ、及び説明の繰り返しを回避するために、先の図の中で識別されたエレメントは、それらがこれらの対応する図に現われる同じ名称で識別される。図５の伝送ライン用の集積回路を組立てる際に、抵抗体２１が、残りの誘電体Ａ５１の一部の上に配置される。その後、バイアが右側と左側に形成される。Ａ４７とジョセフソン接合４８の下側との間の電気的な接続が、セグメントに分けられて形成される。それらのセグメントうちの１つは、抵抗２１の右側のバイアに接続され、それらのセグメントの他方は、左側のバイアに接続され、これにより、ジョセフソン接合と直列に抵抗２１が配置される。
図７においては、抵抗２７は、誘電体Ａ５１の余った部分の上に同様に配置され、リード線ＬＳ４はセグメントに分けられて形成され、そして抵抗は、抵抗のそれぞれの両端をＬＳ４のそれぞれのセグメントに接続するバイアを介して、リード線ＬＳ４と直列の回路内に配置される。
【００４３】
図１〜４の超伝導集積回路も、図５で図式的に表された回路も、完成した構造又は「チップ」を構築するために、回路パターン、絶縁層、及びコンポーネントをシリコン・ウェーハ上に階層化された層の中に作成っするために用いられる超伝導体ＩＣ及び半導体の技術において、人々によく知られた標準の写真平版、マスク、蒸着、めっき、及びエッチングの手法によって、そのほとんどの部分が作成される。そのよく知られた手法が、そのコンデンサ用の誘電体Ａ５１の望ましい形態を作成するために、少々変更される。すなわち、図８に示すように、その工程は、標準のシリコン・ウェーハを準備する工程から始まり（５３）、そして、二酸化ケイ素のような絶縁膜Ａ３５でメッキ又は蒸着され（５４）、その次に、ニオブのような超伝導金属で成長されるかあるいは蒸着される（５５）。ニオブ層は、図１のウェーハ上のＡ３６、Ａ３７、Ａ３８から成る第１の金属層に必要とされるパターンのネガの形にマスクされる（５７）。
【００４４】
図２を再び参照して、ＩＣの最終形での第１の金属層は、二酸化ケイ素のような絶縁を含む隙間によって、電気的に互いに遮断されている金属層部分Ａ３６、Ａ３７及びＡ３８を含む。そのマスクは、金属層部分Ａ３６と、Ａ３７と、Ａ３８との間に空間を形作る空間領域を有する。そのマスクは、先に言及された底部金属層部分の間に完全な隙間を有するだけでなく、底部の金属層部分Ａ３６とＡ３７との間、及びＡ３７とＡ３８との間、並びに図２には示していないが、Ａ３６とＡ３８との間に、マスクされていない線又は「ブリッジ」を残す。
その後、ニオブ金属は、マスクされていない領域からエッチングされ（５８）、マスクが除去されるか又は溶かされ、そしてパターンの入ったウェーハが掃除すなわちクリーニングされる（５９）。この段階で、底部の領域すなわち金属層部分Ａ３６〜Ａ３８のすべてが、図１のレイアウトで示される長方形の領域として示されているように、ニオブから成る小さなブリッジ６３によって電気的コモン状態で接続される。図示のように、金属層部分Ａ３６〜Ａ３８の各々は、幅広い暗線によって表され、金属配線又はブリッジＡ５６によって接続される。
【００４５】
陽極酸化（anodization）及び非陽極酸化の領域を作るために、マスクがウェーハに適用される。その後、ウェーハは、ニオブの露出した領域を陽極酸化し、露出したニオブ層の上に酸化ニオブの薄層Ａ５１を生成する（６０）ために、電解槽に置かれる。陽極酸化工程は、陽極酸化されることになっている表面が、電源の１つの端子に接続されていることを必要とする。金属層部分Ａ３７に個別にアクセスすることは不可能なので、ウェーハ上の他のある位置に電源端子を接続することが必要である。金属ブリッジは、底層内の金属層部分のすべてを相互に連結する。従って、陽極酸化電源は、最下部の金属層の任意の部分に単に接続すればよく、電源は金属層部分Ａ３７に接続される。
【００４６】
陽極酸化が完成すれば、ブリッジはもはや用いられない。その後、電気的伝導性のブリッジは、図１、図２及び図３の構造で要求されるように、底部金属層の分離した金属層部分を電気的に切り離すために、除去されなければならない。陽極酸化の手順が完了した時に、マスクは除去され、ウェーハは掃除すなわちクリーニングされる（６１）。ウェーハは、ブリッジを除いて、最下部の層内の金属をすべてを覆うように、再びマスクされる（６２）。その後、部分Ａ５６（図１）を含むブリッジがエッチングして除去され（６３）、ウェーハは再び掃除すなわちクリーニングされる（６４）。
その後、それぞれの底部金属層部分Ａ３６、Ａ３７及びＡ３８に、図２の中のＡ４１、Ａ５３及びＡ４７を接続するバイアである、酸化ニオブを通過するスルーホール・バイアのための露出した開口を残すように、層は再びマスクされ（６５）、そして露出した部分の酸化物がエッチングして除去され（６６）、それらの金属層の上面が露出される。
【００４７】
ウェーハは、酸化ニオブを覆うために再びニオブで蒸着され、その後、そのニオブが、図２に示された配線部分Ａ４１、Ａ５３の下の配線部分、コンデンサの上部電極Ａ５２、及びＡ４７をカバーして残すためにマスクされ、そして、露出した部分の金属がエッチングにより除去される。
その後、ジョセフソン接合及びスカイプレーン・ニオブ層Ａ５４（図２）を含む、金属、バイア、及び絶縁体からなる追加の種々の階層が、超伝導集積回路処理の従来の手順を用いて、回路上に構築され、集積回路が完成される。特定の例において、そのチップは、厚さが約２００ｎｍであるグランド層、厚さ約１４４ｎｍの酸化ニオブ層、厚さ約１０５ｎｍのモリブデンのシャント抵抗、厚さ約１４０ｎｍのＮｂＮxのバイアス抵抗層、厚さ２００／５／１００ｎｍの３層からなるジョセフソン接合、厚さ約２００ｎｍの酸化ケイ素絶縁膜、厚さ３００ｎｍのニオブの配線層、厚さ約４５０ｎｍの絶縁体の第２の層、厚さ約６００ｎｍの別の配線層、厚さ約７５０ｎｍのスカイ・プレーン用のニオブ層、並びに厚さ４／４００／４０ｎｍの合金チタン／パラジウム／金からなる金パッドを有する。
【００４８】
高電流電源という障害を取り除くことによって、前述した本発明は、超伝導体の大規模集積化を可能にし、超伝導体技術のより広範囲のアプリケーションに通じる大規模で複雑な超伝導集積回路への分野を切り開く。
本発明の望ましい実施例を、この分野の技術を持つ者が本発明を作り用いることができるようにするために、詳細に説明した。そして、当業者には、上記した実施例の変形及び変更が本発明の技術思想の範囲内で可能であることが明らかであろう。
【図面の簡単な説明】
【００４９】
【図１】本発明を組み込む超伝導集積回路の実施例のレイアウトを描いた図である。
【図２】図１の線２−２に沿って切断され拡大された図１の超伝導集積回路の実施例の断面であり、一定の比率で拡大されたものではないが、段と段との間のカップリング・キャパシタンスの誘電体、及び集積回路のジョセフソン接合とその誘電体との関係を示す図である。
【図３】図１の線３−３に沿って切断され拡大された図１の実施例の断面図であり、一定の比率で拡大されたものではないが、異なるＳＱＵＩＤのグランド・セグメント間に接続された第２のコンデンサを示すために、異なる角度から見た実施例を示す図である。
【図４】図１〜図３において示された実施例の回路図である。
【図５】本発明に従って構築された単一フラックス量子パルス伝送ラインの望ましい実施例の回路図である。
【図６】図５の伝送ラインの中で用いられる抵抗を取り入れるために変形された、図２の超伝導集積回路の部分的な断面図である。
【図７】図５の伝送ラインの中で用いられる第２の抵抗を取り入れるために変更された、図３の超伝導集積回路の別の部分的な断面図である。
【図８】図１〜３の実施例の中で使用されたコンデンサが組み立てられる工程を示すフローチャートである。
【図１】
2004153282.tif 000003
【図２】
2004153282.tif 000004
【図３】
2004153282.tif 000005
【図４】
2004153282.tif 000006
【図５】
2004153282.tif 000007
【図６】
2004153282.tif 000008
【図７】
2004153282.tif 000009
【図８】
2004153282.tif 000010