(57)【要約】【課題】高集積化が可能であり、半導体素子の特性を向上させ、キャパシタの漏洩電流特性を改善し、キャパシタ形成工程を単純化して製造コストを低減するキャパシタの製造方法を提供する。【解決手段】絶縁膜４４を積層してコンタクトホールを形成し、接続層４８を積層した後、メタルを積層して、プラグ５０を形成するステップと、メタル層５２を積層し、エッチングしてキャパシタを形成するステップと、キャパシタの上面と側面に絶縁膜を形成した後、接続層５８を形成するステップと、メタルライン６０を形成した後、接続層５８と共に順次にエッチングし、絶縁膜４４を露出するステップと、絶縁膜６４を積層した後、コンタクトホールを形成するステップと、プラグ６８を形成した後、インターコネクション用第２メタルライン７０を形成するステップによりキャパシタを製造する。【選択図】　　　　図１７
2004056076.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にフィールド領域とアクティブ領域を形成した後、トランジスターを形成し、全領域にわたって第１層間絶縁膜を積層してアクティブ領域に連結されるコンタクトホールを形成するステップと、
前記結果物上にアクティブ領域との接触特性を向上するための第１接続層を積層した後、前記コンタクトホールを埋め込むようにメタルを積層して、全面エッチングを行ないコンタクトホール内に第１プラグを形成するステップと、
前記結果物上にメタル層を積層し、キャパシタが形成される部分に感光膜パターンを形成した後、前記メタル層をエッチングしてキャパシタを形成するステップと、
前記キャパシタの上面と側面にキャパシタ絶縁膜を形成した後、この結果物上に第２接続層を形成するステップと、
前記結果物上に第１メタルラインを形成した後、キャパシタ領域を遮断するように感光膜を積層してパターニングするステップと、
前記パターニングされた感光膜を通じて前記第１メタルライン及び第２接続層を順次にエッチングし、第１層間絶縁膜を露出するステップと、
前記結果物上に第２層間絶縁膜を積層した後、フォトエッチング工程で第１メタルラインに連結されるコンタクトホールを形成するステップと、
前記コンタクトホール内に第２プラグを形成した後、インターコネクション用に利用される第２メタルラインを形成するステップと、を含むことを特徴とするキャパシタの製造方法。
【請求項２】
前記第１接続層は、チタニウム（Ｔｉ）／チタニウムナイトライド（ＴｉＮ）を各々５０〜１５０Å／１００〜２００Å積層して構成された複合層であることを特徴とする請求項１に記載のキャパシタの製造方法。
【請求項３】
前記第１プラグは、タングステンを化学気相蒸着法（ＣＶＤ）で積層した後、ドライエッチングでパターニングして形成することを特徴とする請求項１に記載のキャパシタの製造方法。
【請求項４】
前記メタル層はアルミニウムであり、３００〜５００℃の温度範囲で３０００〜４０００Åの厚さに形成することを特徴とする請求項１に記載のキャパシタの製造方法。
【請求項５】
前記感光膜によるメタル層のエッチングは、ドライエッチング法であることを特徴とする請求項１に記載のキャパシタの製造方法。
【請求項６】
前記キャパシタ絶縁膜は、酸化アルミニウム（Ａｌ２Ｏ３）であり、Ｏ３の雰囲気下において、２００〜４００℃の温度範囲で、３０〜１００Åの厚さに積層することを特徴とする請求項１に記載のキャパシタの製造方法。
【請求項７】
前記第２接続層はチタニウム（Ｔｉ）であり、５０〜１５０Åの厚さに積層することを特徴とする請求項１に記載のキャパシタの製造方法。
【請求項８】
前記第１メタルラインは、Ａｌ／Ｔｉ／ＴｉＮからなる複合層であることを特徴とする請求項１に記載のキャパシタの製造方法。
【請求項９】
前記第１メタルラインは、ドライエッチングで形成することを特徴とする請求項１に記載のキャパシタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、キャパシタ製造方法に関するもので、より詳細に述べると、絶縁定数が高いキャパシタ絶縁膜として酸化アルミニウムを使用することで高集積化が可能であり、低温蒸着及び低温アニーリングを利用することで半導体素子の特性が向上し、キャパシタの上部電極としてチタニウムを使用することで漏洩電流特性を改善し、キャパシタ形成工程を単純化して製造コストを低減できるキャパシタの製造方法に関するものである。
【０００２】
【従来の技術】
一般的に、キャパシタは電荷を保存し、半導体素子の動作に必要な電荷を供給するものである。近年、半導体素子の高集積化に伴い単位セルは小さくなる一方で、半導体素子の動作に必要となる静電容量は少しずつ増加しているのが一般的な傾向である。
【０００３】
このように、半導体素子の高集積化が進むことによって、キャパシタもまた小型化が要求されているが、必要な電荷の保存には限界を迎えるようになり、一定のセルの大きさに対してキャパシタを高集積化させるには、問題が表面化していた。
【０００４】
このような点を考慮して、電荷を保存するためのキャパシタの多様な構造が開発された。そうしたなかで、キャパシタの電荷を増加させる方法としては、誘電定数が大きい物質を使用する方法、誘電物質の厚さを薄くする方法及びキャパシタの表面積を大きくする方法などがあり、最近ではキャパシタの表面積を大きくする方法が主に利用されている。
【０００５】
キャパシタの電荷貯蔵電極の構造を大別すると、大きな電荷を保存する電極は、平面の狭い面積上に複数の層を積層して広いキャパシタの面積を得ようとする積層構造と、半導体基板に一定の深さの溝を形成した後に、その部位にキャパシタを形成して電荷を保存するようなトレンチ構造等に分けられている。
【０００６】
図１から図１０に、従来のキャパシタの製造方法のうち、トレンチ構造を利用してキャパシタを形成する方法を示す。これを用いて、従来の一般的なキャパシタの製造方法を説明する。
【０００７】
図１に示すように、半導体基板２上に様々な工程を経てフィールド領域とアクティブ領域に分離し、このアクティブ領域にトランジスター４を形成する。
【０００８】
次に、前記結果物上に層間絶縁膜１を積層して平坦化し、マスキングエッチング工程を通じて半導体基板２の活性領域に連結するコンタクトホールを形成する。
【０００９】
続いて、図２及び図３に示すように、前記結果物上にキャパシタの下部電極の役割をするドープしたポリシリコン層１０を積層し、その上にホスホシリケートグラス（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ　ｇｌａｓｓ、ＰＳＧ）絶縁層１２を積層する。
【００１０】
そして、前記結果物上に感光膜１４を積層し、キャパシタを構成する部分を残してパターニングし、ドライエッチングでキャパシタを形成する。
【００１１】
図４に示すように、前記結果物上にドーピングしたポリシリコン層１０を積層する。
【００１２】
そして、図５に示すように、前記結果物に全面ドライエッチングを行ない、キャパシタの側面部分を除く残り部分にあるドーピングしたポリシリコン層１０を除去する。
【００１３】
続いて、図６に示すように、前記結果物からキャパシタの中心部分に残留しているＰＳＧ絶縁層１２をウェットエッチングで除去し、シリンダー形状の空間部分を形成するキャパシタの下部電極を形成する。
【００１４】
そして、図７に示すように、前記キャパシタの下部電極に自然酸化膜を成長させて、その上に窒化膜を形成して酸化させることにより、キャパシタ絶縁膜１８を形成する。
【００１５】
前記結果物上にドーピングしたポリシリコン層２０を積層した後、キャパシタ領域だけを感光膜２２で遮断する。
【００１６】
そして、図８に示すように、前記結果物上に第２層間絶縁膜２４を積層した後、フォト工程とエッチング工程を経て、第２層間絶縁膜２４内にコンタクトホール２６を形成する。
【００１７】
そして、図９に示すように、コンタクトホール２６にプラグメタル（特に、タングステンを使用する）を埋込み、メタルプラグ２８を形成する。
【００１８】
図１０に示すように、前記メタルプラグ２８に連結し、インターコネクション用に使われるメタルライン３０を形成する。
【００１９】
ところで、前述した従来のキャパシタの製造方法では、工程数が多いため、工程中に発生する欠陥とパーティクルの影響を多く受けてフェイル（不良）が多く発生し、これを補完するためのリペアー回路を必ず伴うチップの占有面積が大きくなる問題がある。
【００２０】
その上、インターコネクション用メタルラインを連結するために形成するコンタクトホールの深さが約２００００Å程度あるので、ドライエッチングが難しく、プラグメタル（Ｐｌｕｇ　Ｍｅｔａｌ）を埋込むのが難しいという問題点もある。
【００２１】
そして、第２層間絶縁膜にコンタクトホールを形成する時に、キャパシタの上部電極とシリコン基板のアクティブ領域を同時に露出するようにエッチングするため、アクティブ領域との安定した接触と、キャパシタとの良好な接触（コンタクト）特性の両立は難しく、また、窒化膜の酸化時に印加される高温によって、下部トランジスターの特性が劣化し、その制御が難しいという欠点がある。
【００２２】
【発明が解決しようとする課題】
本発明の目的は、絶縁定数が高いキャパシタ絶縁膜として酸化アルミニウムを使用して高集積化を可能にし、低温蒸着及び低温アニーリングを利用することで半導体素子の特性を向上し、キャパシタの上部電極としてチタニウムを使用することで漏洩電流特性を改善し、キャパシタ形成工程を単純化して製造コストを低減することができるキャパシタを製造する方法を提供することにある。
【００２３】
【課題を解決するための手段】
この目的を達成するための本発明におけるキャパシタの製造方法は、半導体基板上にフィールド領域とアクティブ領域を形成した後、トランジスターを形成し、全領域にわたって第１層間絶縁膜を積層してアクティブ領域に連結されるコンタクトホールを形成するステップと、前記結果物上にアクティブ領域との接触特性を向上するための第１接続層を積層した後、前記コンタクトホールを埋め込むようにメタルを積層して、全面エッチングを行なってコンタクトホール内に第１プラグを形成するステップと、前記結果物上にメタル層を積層し、キャパシタが形成される部分に感光膜パターンを形成した後、前記メタル層をエッチングしてキャパシタを形成するステップと、前記キャパシタの上面と側面にキャパシタ絶縁膜を形成した後、この結果物上に第２接続層を形成するステップと、前記結果物上に第１メタルラインを形成した後、キャパシタ領域を遮断するように感光膜を積層してパターニングするステップと、前記パターニングされた感光膜を通じて前記第１メタルライン及び第２接続層を順次にエッチングし、第１層間絶縁膜を露出するステップと、前記結果物上に第２層間絶縁膜を積層した後、フォトエッチング工程で第１メタルラインに連結されるコンタクトホールを形成するステップと、前記コンタクトホール内に第２プラグを形成した後、インターコネクション用に利用される第２メタルラインを形成するステップと、を含むことを特徴とする。
【００２４】
ここで、前記第１接続層は、チタニウム（Ｔｉ）／チタニウムナイトライド（ＴｉＮ）を各々５０〜１５０Å／１００〜２００Å積層して構成された複合層であることが好ましい。
【００２５】
また、前記第１プラグは、タングステンを化学気相蒸着法（ＣＶＤ）で積層した後、ドライエッチングでパターニングして形成することが好ましい。
【００２６】
また、前記メタル層は、アルミニウムであり、３００〜５００℃の温度範囲で３０００〜４０００Åの厚さに形成することが好ましい。
【００２７】
更には、前記メタル層の厚さは３５００Åが最も好ましい。
【００２８】
更にまた、前記感光膜によるメタル層のエッチングは、ドライエッチング法で行うことが好ましい。
【００２９】
そして、前記キャパシタ絶縁膜は、酸化アルミニウム（Ａｌ２Ｏ３）であり、Ｏ３の雰囲気下において、２００〜４００℃の温度範囲で、３０〜１００Åの厚さに積層することが好ましい。
【００３０】
さらに、前記第２接続層はチタニウム（Ｔｉ）であり、５０〜１５０Åの厚さに積層することが好ましい。
【００３１】
また更に、前記第１メタルラインは、Ａｌ／Ｔｉ／ＴｉＮからなる複合層であることが好ましい。
【００３２】
その上、前記第１メタルラインは、ドライエッチングで形成されることが好ましい。
【００３３】
【発明の実施の形態】
以下図面を参照にしながら、本発明の好ましい実施の形態について説明する。また、本発明の目的及びそれ以外の目的と、特徴は、添付図面に関する次の説明と請求範囲中で指摘した新規事項に基づくものである。
【００３４】
図１１から図１７は、本発明に係るキャパシタの製造方法を順次に示す図面である。
【００３５】
図１１に示すように、まず、所定形状の下部構造を有する半導体基板４０を準備する。次に、半導体基板４０上にフィールド領域とアクティブ領域を形成した後、トランジスター４２を形成する。続いて、フィールド領域とアクティブ領域上に、またフィールド領域とアクティブ領域が形成されない半導体基板４０の所定の領域上に第１層間絶縁膜４４を積層してアクティブ領域に連結されるコンタクトホール４６を形成する。
【００３６】
そして、図１２に示すように、前記結果物上にアクティブ領域との接触特性を向上させるために第１接続層４８を積層した後、コンタクトホール４６を埋め込むようにメタルを積層して、全面エッチングを行ない平坦化させてコンタクトホール４６内に第１プラグ５０を形成する。
【００３７】
前記第１接続層４８には、チタニウム（Ｔｉ）／チタニウムナイトライド（ＴｉＮ）を各々５０〜１５０Å／１００〜２００Å積層して構成された複合層を適用する。
【００３８】
前記第１プラグ５０は、タングステンを化学気相蒸着法（ＣＶＤ）で積層した後、ドライエッチングでパターニングして形成する。
【００３９】
そして図１３に示すように、前記結果物上にメタル層５２を積層し、キャパシタが形成される部分に感光膜５４を積層してパターンを形成する。
【００４０】
前記メタル層５２は、アルミニウム（Ａｌ）を３００〜５００℃の温度範囲で、３０００〜４０００Åの厚さに形成することが好ましいが、特に、４００℃の温度で３５００Åに形成することが好ましい。
【００４１】
次に、図１４に示すように、前記感光膜５４に対してメタル層５２をドライエッチングしてキャパシタを形成する。続いて、前記キャパシタの上面と側面にキャパシタ絶縁膜５６を形成し、この結果物上に第２接続層５８を形成する。
【００４２】
前記キャパシタ絶縁膜５６は、酸化アルミニウム（Ａｌ２Ｏ３）をＯ３雰囲気下において、２００〜４００℃の温度範囲で３０〜１００Åの厚さに積層する。
【００４３】
そして、前記第２接続層５８はチタニウム（Ｔｉ）であり、５０〜１５０Åの厚さで積層することが好ましい。
【００４４】
図１５に示すように、前記結果物上に第１メタルライン６０を形成する。続いて、第１メタルライン６０上に感光膜６２を形成した後、感光膜をパターニングしてキャパシタ領域を遮断する。
【００４５】
第１メタルライン６０は、Ａｌ／Ｔｉ／ＴｉＮからなる複合層で、ドライエッチングで形成する。
【００４６】
図１６に示すように、パターニングされた感光膜６２を通じて第１メタルライン６０及び第２接続層５８を順次にエッチングし、第１層間絶縁膜４４を露出する。
【００４７】
そして、前記結果物上に第２層間絶縁膜６４を積層する。続いて、フォトエッチング工程で第１メタルライン６０に連結されるコンタクトホール６６を、前記第２層間絶縁膜６４上に形成する。
【００４８】
図１７に示すように、前記コンタクトホール６６内に第２プラグ６８を形成した後、第２プラグ６８上にインターコネクション用に利用される第２メタルライン７０を形成する。
【００４９】
【発明の効果】
以上のように、本発明によれば、絶縁定数が高いキャパシタ絶縁膜として酸化アルミニウムを使用するので、高集積化を可能にして、低温蒸着及び低温アニーリングを利用するので半導体素子の特性を向上させ、さらに、キャパシタの上部電極にチタニウムを使用するので漏洩電流の特性を改善する上に、キャパシタ形成工程を単純化させて製造コストを低減させる有用で且つ効果的なキャパシタの製造方法である。
【図面の簡単な説明】
【図１】従来のキャパシタの製造方法を順次に示す断面図である。
【図２】従来のキャパシタの製造方法を順次に示す断面図である。
【図３】従来のキャパシタの製造方法を順次に示す断面図である。
【図４】従来のキャパシタの製造方法を順次に示す断面図である。
【図５】従来のキャパシタの製造方法を順次に示す断面図である。
【図６】従来のキャパシタの製造方法を順次に示す断面図である。
【図７】従来のキャパシタの製造方法を順次に示す断面図である。
【図８】従来のキャパシタの製造方法を順次に示す断面図である。
【図９】従来のキャパシタの製造方法を順次に示す断面図である。
【図１０】従来のキャパシタの製造方法を順次に示す断面図である。
【図１１】本発明に係るキャパシタの製造方法を順次に示す断面図である。
【図１２】本発明に係るキャパシタの製造方法を順次に示す断面図である。
【図１３】本発明に係るキャパシタの製造方法を順次に示す断面図である。
【図１４】本発明に係るキャパシタの製造方法を順次に示す断面図である。
【図１５】本発明に係るキャパシタの製造方法を順次に示す断面図である。
【図１６】本発明に係るキャパシタの製造方法を順次に示す断面図である。
【図１７】本発明に係るキャパシタの製造方法を順次に示す断面図である。
【符号の説明】
４０　半導体基板、４２　トランジスター、４４　第１層間絶縁膜、４６　コンタクトホール、４８　第１接続層、５０　第１プラグ、５２　メタル層、５４感光膜、５６　キャパシタ絶縁膜、５８　第２接続層、６０　第１メタルライン、６２　感光膜、６４　第２層間絶縁膜、６６　コンタクトホール、６８　第２プラグ、７０　第２メタルライン。
【図１】
2004056076.tif 000003
【図２】
2004056076.tif 000004
【図３】
2004056076.tif 000005
【図４】
2004056076.tif 000006
【図５】
2004056076.tif 000007
【図６】
2004056076.tif 000008
【図７】
2004056076.tif 000009
【図８】
2004056076.tif 000010
【図９】
2004056076.tif 000011
【図１０】
2004056076.tif 000012
【図１１】
2004056076.tif 000013
【図１２】
2004056076.tif 000014
【図１３】
2004056076.tif 000015
【図１４】
2004056076.tif 000016
【図１５】
2004056076.tif 000017
【図１６】
2004056076.tif 000018
【図１７】
2004056076.tif 000019