(57)【要約】【課題】最小限の遅延時間によって、アルゴリズム・ブロックを含むイコライザ全体のクリティカルパスの短縮化を図り、クロック速度及びサンプリング速度の飛躍的な高速化を実現するとともに、電力消費量の低減にも寄与する。【解決手段】ＭＭＣＭＡ（マルチレベル・モディファイド・コンスタント・モジュラス・アルゴリズム）を用いたブラインド適応イコライザ１を構成するに際して、クリティカルパスをパイプライン方式により構成したＦＩＲフィルタ部２と、クリティカルパスをパイプライン方式により構成したＭＭＣＭＡによるアルゴリズム演算部３と、当該ＭＭＣＭＡが非パイプライン方式のＭＭＣＭＡに近似する収束特性を得るようにＦＩＲフィルタ部２の係数を更新する際の補正係数を演算する補正係数演算部４とを備える。【選択図】図１
2004153575.tif 000002
【特許請求の範囲】
【請求項１】
ＭＭＣＭＡ（マルチレベル・モディファイド・コンスタント・モジュラス・アルゴリズム）を用いたブラインド適応イコライザにおいて、クリティカルパスをパイプライン方式により構成したＦＩＲフィルタ部と、クリティカルパスをパイプライン方式により構成したＭＭＣＭＡによるアルゴリズム演算部と、当該ＭＭＣＭＡが非パイプライン方式のＭＭＣＭＡに近似する収束特性を得るように前記ＦＩＲフィルタ部の係数を更新する際の補正係数を演算する補正係数演算部とを備えることを特徴とするブラインド適応イコライザ。
【請求項２】
前記ＦＩＲフィルタ部は、クリティカルパスを１段の複素乗算器と２段の加算器を有するパイプライン方式により構成することを特徴とする請求項１記載のブラインド適応イコライザ。
【請求項３】
前記ＦＩＲフィルタ部は、係数をレベル（Ｌ＝１，２，３…）により分類し、各レベルＬ＝１，２…に、３×２Ｌ個の係数を用いることを特徴とする請求項２記載のブラインド適応イコライザ。
【請求項４】
前記ＦＩＲフィルタ部は、モジュールの組合わせにより複数段に構成し、各レベルＬ＝１，２…に、２Ｌ−１個のモジュールを用いることを特徴とする請求項３記載のブラインド適応イコライザ。
【請求項５】
前記ＦＩＲフィルタ部は、クリティカルパスに沿った総遅延時間を一サンプリング周期に設定することを特徴とする請求項４記載のブラインド適応イコライザ。
【請求項６】
前記補正係数演算部は、クリティカルパスを３段の乗算器と３段の加算器を有するパイプライン方式により構成することを特徴とする請求項１記載のブラインド適応イコライザ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＭＣＭＡ（マルチレベル・モディファイド・コンスタント・モジュラス・アルゴリズム：Ｍｕｌｔｉｌｅｖｅｌ  Ｍｏｄｉｆｉｅｄ  Ｃｏｎｓｔａｎｔ  Ｍｏｄｕｌｕｓ  Ａｌｇｏｒｉｔｈｍ）に基づくブラインド適応イコライザに関する。
【０００２】
【従来の技術】
従来、トレーニング信号を使用しない通信チャネルの等化は、ブラインド等化として知られている（サトーＹ．著  通信に関するＩＥＥＥ会報  ＶＯＬ．ＣＯＭ−２３  ｐｐ６７９−６８２  １９７５年６月発行  「マルチレベル振幅変調システムのための自己復元等化の方法」，ゴダードＤ．Ｎ．著  通信に関するＩＥＥＥ会報  ＶＯＬ．ＣＯＭ−２８  Ｎｏ．１１  １９８０年１１月発行  「２次元データ  通信システムにおける自己復元等化及びキャリアトラッキング」参照）。この種の等化は、データ伝送時間の一部分を使用してシステムのスループットを減少させてしまうトレーニングシーケンスに依存しないので非常に重要であり、ＳＣＰＣアプリケーション（Ｓｉｎｇｌｅ  Ｃａｒｒｉｅｒ  Ｐｅｒ  Ｃｈａｎｎｅｌ  （ＳＣＰＣ）  ａｐｐｌｉｃａｔｉｏｎ）等に応用できる。本質的（適応的）なブラインド等化は、ブレークダウンの場合にもシステムをリセットする必要がない。
【０００３】
ブラインド等化アルゴリズムとしては、ＣＭＡ（コンスタント・モジュラス・アルゴリズム）が知られており、多重通信路伝送下において信号を位相変位変調（ＰＳＫ）する方式等に用いられている（ゴダードＤ．Ｎ．著  通信に関するＩＥＥＥ会報  ＶＯＬ．ＣＯＭ−２８  Ｎｏ．１１  １９８０年１１月発行  「２次元データ  通信システムにおける自己復元等化及びキャリアトラッキング」参照）。ＣＭＡは、コンスタント・モジュラスの値が実数値であって位相情報を含んでいないため、ブラインド等化アルゴリズムではあるが、伝送路で発生する位相ずれ（位相回転）をその収束後でも補正できないという問題がある。
【０００４】
一方、この問題は、ＭＣＭＡ（モディファイド・モジュラス・アルゴリズム）及びＭＭＣＭＡ（マルチレベル・モディファイド・モジュラス・アルゴリズム）を導入することにより解決できる（オーＫ．Ｎ．著  基礎に関するＩＥＩＣＥ会報  ＶＯＬ．Ｅ８０−Ａ  Ｎｏ．６  １９９７年６月発行  「ＱＡＭ信号のブラインド等化のためのシングル／マルチレベル・モジュラス・アルゴリズム」参照）。しかし、これらのアルゴリズムは、タップ数（タップ係数）の多い一般的なＦＩＲフィルタを用いて実行する場合、システムのスループットが著しく低下してしまう。
【０００５】
以下、この理由について説明する。ＭＣＭＡ及びＭＭＣＭＡは、ＣＭＡのような実数値のモジュラスを使用する代わりに複素数モジュラスを使用するブラインド等化アルゴリズムであり、数学的に、ＭＣＭＡは次式により表現される。
ｃ（ｎ＋１）＝ｃ（ｎ）−μ｛ｙＩ（ｎ）（ｙＩ２（ｎ））−ＲｐＩ）＋ｊｙＱ（ｎ）ｙＱ２（ｎ）−ＲｐＱ）｝ｘ＊（ｎ）
＝ｃ（ｎ）−μｅ（ｎ）ｘ＊（ｎ）            …（１）
ここで、ベクトルｃ（ｎ）＝［ｃ０（ｎ）…ｃＮ−１（ｎ）］Ｔは時間インデックスｎを伴うフィルタの係数ベクトル，μはステップサイズ，ｙ１（ｎ）はイコライザの出力信号の実成分，ＹＱ（ｎ）はイコライザの出力信号の虚成分，ｘ＊（ｎ）は入力信号ベクトルｘ（ｎ）の共役複素ベクトルである。ＭＣＭＡ及びＭＭＣＭＡは、いずれもチャネルに沿って位相回転を補正できるが、ＭＣＭＡの収束率は悪い。ＭＭＣＭＡはチャネルノイズが無いときに、ＱＡＭ信号のコンスタレーションを完全に復元できる。モジュラスの値はＱＡＭ信号の値に等しい。ＱＡＭ信号についてのＭＭＣＭＡの場合、等化することにより伝送される信号が完全に復元される。しかし、収束速度は非常に遅い。
【０００６】
図１０には、従来の一般的な直接形ＦＩＲアダプティブフィルタの具体的回路図を示す。ＭＭＣＭＡがこの構成を用いて実行されるとき、入力信号（ｘ（ｎ））のサンプリング周期（Ｔｓａｍｐｌｅ）は、
Ｔｓａｍｐｌｅ≧ＴＭ＋（Ｎ−１）×ＴＡ                        …（２）
に従う。ここで、ＴＭは１段の複素乗算を実行するのに必要な時間，ＴＡは加算演算を実行するのに必要な時間である。また、Ｎ（タップ数）は、通常、数十から数百となる。したがって、Ｔｓａｍｐｌｅの値を支配するクリティカルパスは非常に大きくなり、入力信号を低い速度（ｆｓａｍｐｌｅ＝１／Ｔｓａｍｐｌｅ）でサンプリングしなければならない。しかし、アプリケーションによっては、サンプリング周波数を低下させることが不可能になるものもある。また、アルゴリズム・ブロックにおけるクリティカルパスを図１１に示す。なお、図１０及び図１１中、ｄ…は遅延器，ｃｒ…及びｍ…は乗算器（複素乗算器），ａ…は加算器，１０は複素数分解部，１１は複素数合成部をそれぞれ示している。
【０００７】
したがって、クリティカルパスを短縮するには、イコライザのＦＩＲ部分をパイプライン方式化するか或いはサブバンドフィルタを用いることが必要であり、既に、ＬＭＳに基づく適応ＦＩＲフィルタのためのパイプライン化方式も提案されている（オケロＪ．／アリタＳ．／イトーＹ．／フクイＹ．／コバヤシＭ．共著  ＩＥＥＥ  ＤＳＰ  ワークショップ２０００  テキサス・ハント  米国  ２０００年１０月発行  「パイプライン方式ＦＩＲ及びＩＩＲ  ＡＤＦを実行するための新しい方法」，キミジマＴ．／ニシカワＫ．／キヤＨ．共著  エレクトロニクスの基礎に関するＩＥＩＣＥ会報  ＶＯＬ．Ｅ８２−Ａ  Ｎｏ．８  １９９９年８月発行  「パイプライン方式ＬＭＳ適応フィルタの効率的アーキテクチャ」，ダグラスＳ．Ｃ．／ズーＱ．／スミスＫ．Ｆ．共著  信号処理に関するＩＥＥＥ会報  ＶＯＬ．４６  Ｎｏ．３  ｐｐ．７７５−７７９  １９９８年３月発行  「適応遅延を伴わないパイプライン方式ＬＭＳ適応ＦＩＲフィルタ・アーキテクチャ」，ロングＧ．／リングＦ．／プローキスＪ．Ｇ．共著  音響学・音声及び信号処理に関するＩＥＥＥ会報  ＶＯＬ．３７  Ｎｏ．９  ｐｐ．１３９７−１４０５  １９９５年１２月発行  「遅延係数適応化を伴うＬＭＳアルゴリズム」参照）。
【非特許文献１】
サトーＹ．著  通信に関するＩＥＥＥ会報  ＶＯＬ．ＣＯＭ−２３ｐｐ６７９−６８２  １９７５年６月発行  「マルチレベル振幅変調システムのための自己復元等化の方法」
【非特許文献２】
ゴダードＤ．Ｎ．著  通信に関するＩＥＥＥ会報  ＶＯＬ．ＣＯＭ−２８  Ｎｏ．１１  １９８０年１１月発行  「２次元データ  通信システムにおける自己復元等化及びキャリアトラッキング」
【非特許文献３】
オーＫ．Ｎ．著  基礎に関するＩＥＩＣＥ会報  ＶＯＬ．Ｅ８０−Ａ  Ｎｏ．６  １９９７年６月発行  「ＱＡＭ信号のブラインド等化のためのシングル／マルチレベル・モジュラス・アルゴリズム」
【非特許文献４】
オケロＪ．／アリタＳ．／イトーＹ．／フクイＹ．／コバヤシＭ．共著  ＩＥＥＥ  ＤＳＰ  ワークショップ２０００  テキサス・ハント  米国  ２０００年１０月発行  「パイプライン方式ＦＩＲ及びＩＩＲ  ＡＤＦを実行するための新しい方法」
【非特許文献５】
キミジマＴ．／ニシカワＫ．／キヤＨ．共著  エレクトロニクスの基礎に関するＩＥＩＣＥ会報  ＶＯＬ．Ｅ８２−Ａ  Ｎｏ．８  １９９９年８月発行  「パイプライン方式ＬＭＳ適応フィルタの効率的アーキテクチャ」
【非特許文献６】
ダグラスＳ．Ｃ．／ズーＱ．／スミスＫ．Ｆ．共著  信号処理に関するＩＥＥＥ会報  ＶＯＬ．４６  Ｎｏ．３  ｐｐ．７７５−７７９  １９９８年３月発行  「適応遅延を伴わないパイプライン方式ＬＭＳ適応ＦＩＲフィルタ・アーキテクチャ」
【非特許文献７】
ロングＧ．／リングＦ．／プローキスＪ．Ｇ．共著  音響学・音声及び信号処理に関するＩＥＥＥ会報  ＶＯＬ．３７  Ｎｏ．９  ｐｐ．１３９７−１４０５  １９９５年１２月発行  「遅延係数適応化を伴うＬＭＳアルゴリズム」
【０００８】
【発明が解決しようとする課題】
しかし、上述した適応ＦＩＲフィルタに対する従来のパイプライン方式化は、クリティカルパスのスループットを高めるには十分と言えないとともに、アルゴリズム・ブロックにおけるクリティカルパスの短縮化においても十分とは言えず、結局、クロック速度及びサンプリング速度の高速化を図るには限界があるとともに、与えられたサンプリング速度に対する電力消費量も増加してしまうなどの解決すべき課題が残されていた。
【０００９】
本発明は、このような従来の技術に存在する課題を解決したものであり、特に、ＭＭＣＭＡのための高スループット・パイプライン方式アーキテクチャを提案し、最小限の遅延時間によって、アルゴリズム・ブロックを含むイコライザ全体のクリティカルパスの短縮化を図り、クロック速度及びサンプリング速度の飛躍的な高速化を実現するとともに、電力消費量の低減にも寄与できるブラインド適応イコライザの提供を目的とする。
【００１０】
【課題を解決するための手段及び実施の形態】
本発明は、ＭＭＣＭＡ（マルチレベル・モディファイド・コンスタント・モジュラス・アルゴリズム）を用いたブラインド適応イコライザ１を構成するに際して、クリティカルパスをパイプライン方式により構成したＦＩＲフィルタ部２と、クリティカルパスをパイプライン方式により構成したＭＭＣＭＡによるアルゴリズム演算部３と、当該ＭＭＣＭＡが非パイプライン方式のＭＭＣＭＡに近似する収束特性を得るようにＦＩＲフィルタ部２の係数を更新する際の補正係数を演算する補正係数演算部４とを備えることを特徴とする。
【００１１】
この場合、好適な実施の形態により、ＦＩＲフィルタ部２は、クリティカルパスを１段の複素乗算器（ｃ１（ｎ）…）と２段の加算器（ａ１，ａ２…）を有するパイプライン方式により構成できる。また、ＦＩＲフィルタ部２は、係数をレベル（Ｌ＝１，２，３…）により分類し、各レベルＬ＝１，２…に、３×２Ｌ個の係数を用いることができるとともに、モジュールＭ１１…の組合わせにより複数段に構成し、各レベルＬ＝１，２…に２Ｌ−１個のモジュール（Ｍ１１），（Ｍ２１，Ｍ２２）…を用いることができる。さらに、ＦＩＲフィルタ部２は、クリティカルパスに沿った総遅延時間を一サンプリング周期に設定できる。他方、補正係数演算部３は、クリティカルパスを３段の乗算器（ｍ３１，ｍ３２，ｍ３３）と３段の加算器（ａ３１，ａ３２，ａ３３）を有するパイプライン方式により構成できる。
【００１２】
【実施例】
次に、本発明に係る好適な実施例を挙げ、各図面に基づき詳細に説明する。なお、各図（図１〜図８）中、個別に符号を付したものを除き、ｄ…は遅延器，ｃ０（ｎ）〜ｃ１７（ｎ）及びｍ…は乗算器（複素乗算器），ａ…は加算器，５…は複素数分解部，６…は複素数合成部，７はレベル遅延器，８は共役複素数をそれぞれ示している。
【００１３】
ブラインド適応イコライザ１の全体を示すブロック回路図を、図１に示す。図１中、２はクリティカルパスをパイプライン方式により構成したＦＩＲフィルタ部（ＦＩＲアダプティブフィルタ）、３はクリティカルパスをパイプライン方式により構成したＭＭＣＭＡによるアルゴリズム演算部、４は当該ＭＭＣＭＡが非パイプライン方式のＭＭＣＭＡに近似する収束特性を得るようにＦＩＲフィルタ部２の係数を更新する際の補正係数を演算する補正係数演算部をそれぞれ示す。また、ＦＩＲフィルタ部２の具体的回路図を図２に、アルゴリズム演算部３を図７に、補正係数演算部４の具体的回路図を図８にそれぞれ示す。
【００１４】
例示のブラインド適応イコライザ１は、キャリアに付随する位相ずれを訂正する能力を持つＭＭＣＭＡイコライザのための新しいパイプライン方式を含む。このパイプライン方式は、システムの遅延時間が一サンプル周期であり、いわゆるツリー構造の形態や既に提案されている他のアーキテクチャより短い。遅延時間が転置行列型の形態より大きいとしても全体としての計算の複雑さは、補正係数を考慮するならば、転置行列型のそれよりは低くなる。
【００１５】
ＦＩＲフィルタ部２のクリティカルパスは、図２に示すように、１段の複素乗算器ｃ１（ｎ）…と２段の加算器ａ１，ａ２…を有し、パイプライン方式により構成する。即ち、乗算器ｃ１（ｎ）の乗算と加算器ａ１，ａ２の２加算に対して遅延器ｄ１を挿入することにより１段の乗算と２段の加算を実現している。また、このパイプライン方式アーキテクチャは、ＦＩＲフィルタ部２の係数をレベル（Ｌ＝１，２，３…）により分類し、各レベルＬ＝１，２…に、３×２Ｌ個の係数を用いる。さらに、各レベルＬ＝１，２，３…は、モジュールＭ１１…の組合わせにより複数段に構成し、各レベルＬ＝１，２…に２Ｌ−１個のモジュール（Ｍ１１），（Ｍ２１，Ｍ２２）…を用いる。具体的には、レベル１に１個のモジュールＭ１１を，レベル２に２個のモジュールＭ２１，Ｍ２２を，そして、レベルＬに２Ｌ−１個のモジュールをそれぞれ用いる。
【００１６】
今、説明上、最初のモジュールＭ１１はレベル１とする。図２の入力１には、イコライザへの入力信号ｘ（ｎ）が付与されるとともに、入力２には、モジュールＭ１１の係数を更新する際のＭＭＣＭＡアルゴリズム演算部３ｂからの係数Ｆｃが付与される。また、入力３及び入力４は、次段におけるレベル２のモジュールＭ２１，Ｍ２２からの信号である。この実施モードに基づいて、係数（乗算器）ｃ６（ｎ）〜ｃ１７（ｎ）への入力は、それぞれｘ（ｎ−５）〜ｘ（ｎ−１６）から付与される。ｃ６（ｎ）〜ｃ１７（ｎ）とｘ（ｎ−６）〜ｘ（ｎ−１７）が対応するように、必要とされる余分の遅延要素は、モジュールＭ１１の出力において見出される。この場合、ｘ（ｎ−１７）は、モジュールの最後に遅延器を通して出力される。
【００１７】
そこで、ＦＩＲフィルタ部２の出力は、
ｙ´（ｎ−１）＝ｃ´（ｎ−１）Ｔｘ（ｎ−１）              …（３）
により与えられる。ここで、ｃ´（ｎ）＝［ｃ０（ｎ）…ｃ５（ｎ）ｃ６（ｎ−１）…ｃ１７（ｎ−１）…ｃｉ−１（ｎ−ξｉ）…ｃＮ−１（ｎ−ξＮ）］Ｔであり、ＮはＦＩＲ適応フィルタのためのタップ数，ｉは１≦ｉ≦Ｎである整数である。また、ξｉはξｉ＝Ｕ（ｉ）−１として定義され、
Ｕ（ｉ）＝ｃｅｉｌ［ｌｏｇ２［１＋０．５＊ｃｅｉｌ（ｉ／３）］］    …（４）
である。ここで、ｃｅｉｌ（ｙ）は、ｙより小さくない最小の整数である。ｙ´（ｎ−１）は、（３）式に示したパイプライン方式により構成するＦＩＲフィルタ部（ＦＩＲアダプティブフィルタ）２の出力である。
【００１８】
次に、図１１に示す従来の一般的なアルゴリズム・ブロックのクリティカルパスを考察する。アルゴリズム・ブロックのクリティカルパス（３段の乗算器＋２段の加算器）はパイプライン方式のＦＩＲフィルタ部２（１段の乗算器と２段の加算器）よりも長い。そこで、図３に示すアーキテクチャを得るために、そのアルゴリズムのアーキテクチャをパイプライン方式化した。図３から、係数を更新するために、ｙ´（ｎ−１）を使用していることが明らかである。
【００１９】
一般に、ｙ´（ｎ−Ｄ）を使用するならば、
Ｊ（ｎ）＝Ｅ［（│ｙ（ｎ−Ｄ）│２−Ｒｐ）２］            …（５）
で与えられる費用関数Ｊ（ｎ）を最小にする確率的勾配アルゴリズムを計算する必要がある。ここで、
ｙ（ｎ−Ｄ）＝ｃＴ（ｎ）ｘ（ｎ−Ｄ）                    …（６）
である。しかし、ｙ（ｎ−Ｄ）は存在しないため、クリティカルパスに影響を及ぼさないようにｙ´（ｎ−Ｄ）からｙ（ｎ−Ｄ）を作る必要がある。これが達成できれば、適応アルゴリズムは、
【数１】
2004153575.tif 000003
2004153575.tif 000004
により定義され、ここで、勾配ベクトルは、
【数２】
2004153575.tif 000005
2004153575.tif 000006
ｙ（ｎ−Ｄ）＝ｙＩ（ｎ−Ｄ）＋ｊｙＱ（ｎ−Ｄ）    …（９）
により与えられる。
【００２０】
次に、補正係数の導入、即ち、ｙ（ｎ−Ｄ）をｙ´（ｎ−Ｄ）から如何に作ることができるかについて説明する。これを実行するために、
ｙ（ｎ−Ｄ）＝ｙ´（ｎ−Ｄ）−ε（ｎ−１）      …（１０）
のように補正係数ε（ｎ−１）を導入する。（７）式から、ｋ番目の係数（ｃｋ（ｎ））についての適応アルゴリズムは、
【数３】
2004153575.tif 000007
2004153575.tif 000008
と書くことができる。ここで、ｋ＝０…Ｎ−１であり、ξｋは（４）式で定義されている。
ｃｋ（ｋ＝０，１…Ｎ−１）がベクトル形で表示されるときは、
ｃ（ｎ）＝ｃ´（ｎ−Ｄ）−ｇ´（ｎ）                  …（１２）
が得られる。ここで、
【数４】
2004153575.tif 000009
2004153575.tif 000010
であり、一般に∇ｍ（ｎ−Ｄ）は、（８）式で定義されている。この結果を（１３）式に代入すれば、
ｙ（ｎ−Ｄ）＝｛ｃ´（ｎ−Ｄ）−ｇ´（ｎ）｝Ｔｘ（ｎ−Ｄ）
＝ｃ´（ｎ−Ｄ）Ｔｘ（ｎ−Ｄ）−ｇ´（ｎ）Ｔｘ（ｎ−Ｄ）
＝ｙ´（ｎ−Ｄ）−ｇ´（ｎ）Ｔｘ（ｎ−Ｄ）  …（１４）
が得られる。補正係数ε（ｎ）は、
ε（ｎ−１）＝ｇ´（ｎ）Ｔｘ（ｎ−Ｄ）                …（１５）
により与えられる。ここで、ｇ´（ｎ）は、（１３）式で定義されている。
【００２１】
次に、補正係数のクリティカルパスについて説明する。
【００２２】
ε（ｎ−１）を作るためのベクトル乗算を直接実行する場合には、Ｎ個の加算器と１個の複素乗算器を伴うクリティカルパスを必要とするが、いわゆるツリー型加算器構造の使用により、クリティカルパスを縮小できる。この場合、１個の乗算器とｌｏｇ２Ｎ個の加算器のクリティカルパスにより可能となる。しかし、ベクトルが長くなるに従って、クリティカルパスも大きくなる。したがって、補正係数に関連するクリティカルパスを短縮するためには、（１５）式を、
ε（ｎ−１）＝ｘＴ（ｎ−Ｄ）ｇ´（ｎ）                …（１６）
と書き直す。ここで、ｇ´（ｎ）＝［ｇ０（ｎ）ｇ１（ｎ）…ｇｉ（ｎ）…ｇＮ−１（ｎ）］Ｔであり、一般に、ｋ＝０，１…Ｎ−１において、
【数５】
2004153575.tif 000011
2004153575.tif 000012
である。
ｙ（ｎ−Ｄ）ｅ（ｎ−Ｄ）を、ｐ（ｎ−Ｄ）で置き換えることにより、∇０（ｎ−Ｄ），∇１（ｎ−Ｄ）…∇ｋ（ｎ−Ｄ）…∇Ｎ−１（ｎ−Ｄ）を、
2004153575.tif 000013
と書くことができる。したがって、ｇ´（ｎ）は、
【数６】
2004153575.tif 000014
2004153575.tif 000015
により与えられる。ｇ´（ｎ）を行列とベクトルの積を用いて表示すると、
ｇ´（ｎ）＝［Ｖ１Ｖ２Ｖ３…ＶＤ＋ξＮ］ｐ                  …（２０）
が得られる。ここで、
2004153575.tif 000016
である。行列［Ｖ１Ｖ２Ｖ３…ＶＤ＋ξＮ］を記号Ｒで置き換えると、ｇ´（ｎ）は、
ｇ´（ｎ）＝Ｒｐ                                    …（２２）
で与えられる。行列Ｒは、上半分の三角形に優勢なゼロを有する行列である。換言すれば、Ｒは、
【数７】
2004153575.tif 000017
2004153575.tif 000018
と表示することができる。ここで、一般に、ｒｋ，ξｋは、その後の残りの全ての項がゼロとなる行の境界を示す。例を挙げれば、第１行は（Ｄ＋ξ１）個のゼロでない項と、常にゼロの（ξＮ−ξ１）個の項を有する。ｒｋ，ξｋは、
ｒｋ，ξｋ＝ｘ＊（ｎ−Ｄ−ｋ−ξｋ）                      …（２４）
となる。行列Ｒの理解を容易にするため、行列Ｒのブロック模型図を、図４に示す。
【００２３】
（１６）式と（２０）式から、ε（ｎ−１）は、
ε（ｎ−１）＝ｘＴ（ｎ−Ｄ）×［Ｖ１Ｖ２Ｖ３…ＶＤ＋ξＮ］ｐ    …（２５）
となる。ｑｉ（ｎ）＝ｘＴ（ｎ−Ｄ）Ｖｉとすると、（２４）式は、
ε（ｎ−１）＝［ｑ１（ｎ）  ｑ２（ｎ）…ｑＤ＋ξＮ（ｎ）］ｐ  …（２６）
と書き直すことができる。図５に示すように、転置ＦＩＲフィルタを用いて、ε（ｎ）を実現することができる。ここで、ベクトルｐ＝［ｐ（ｎ−Ｄ−１）ｐ（ｎ−Ｄ−２）…ｐ（ｎ−２Ｄ−ξＮ−１）］Ｔである。ベクトルｐは、（２１）式により与えられ、ベクトルｑは、（２５）式及び（２６）式により与えられる。ｑＤ＋ξＮ（ｎ＋Ｄ＋ξＮ）を計算するには、ｘ（ｎ）が必要になるだけであり、これは存在する。
ｑＤ＋ξｉ（ｎ＋Ｄ＋ξｉ）＝ｘＴ（ｎ−Ｄ）ＶＤ＋ξｉ            …（２７）
【００２４】
次の計算は、ベクトルｐとベクトルｑの畳込みである。ｑＤ＋ξｉを作るために使用するブロック回路図を図７に示す。同様のアプローチにより、ｑ２（ｎ＋１），ｑ３（ｎ＋２）などを作ることもできる。ε（ｎ）を伴うパイプライン方式アルゴリズムのブロック回路図を図８に示す。これらの全ては、結果としてパイプライン化されており、クリティカルパスは、３段の乗算器と３段の加算器を有し、これらを組合わせた回路が図１（図２，図７及び図８）となる。
【００２５】
ε（ｎ）のクリティカルパスは、３段の乗算器と３段の加算器である。即ち、図７及び図８において、点線ｗ１，ｗ２，ｗ３に沿ったパスが最も演算の多いパスとなるが、このパスには、３つの乗算器ｍ３１（図８），ｍ３２（図７），ｍ３３（図７）と３つの加算器ａ３１（図８），ａ３２（図７），ａ３３（図７）が存在し、３段の乗算と３段の加算になっている。このクリティカルパスは、パイプライン方式化されたＦＩＲフィルタ部２よりは長いが、従来のＦＩＲアダプティブフィルタよりは短い。したがって、全回路のクリティカルパスは３段の乗算器と３段の加算器である。そして、遅延時間は一サンプル周期である。
【００２６】
ＭＭＣＭＡのための提案したパイプライン・アーキテクチャについてコンピュータ・シミュレーションを実行した。シミュレーション条件は、変調方式：１６ＱＡＭ，パスのインパルス応答：［１０００００．５０００００．３］，タップ数：４２，ステップサイズ：０．０００１，ＳＮＲ：４０ｄＢとした。演算回数対ＭＳＥ（収束）特性図を図９に示す。
【００２７】
図９から、Ｓｎで示す非パイプライン方式ＭＭＣＭＡは速い収束特性を示す。また、（１５）式で定義された補正係数ε（ｎ）を用いた場合の収束特性をＳｃで示すとともに、用いない場合の収束特性をＳｐで示した。図９から明らかなように、もし補正係数ε（ｎ）を考慮しなければ、提案したパイプライン・アーキテクチャ（収束特性Ｓｐ）は非パイプライン方式ＭＭＣＭＡ（収束特性Ｓｎ）と比べて比較的に遅い収束速度を有することが認められる。一方、補正係数ε（ｎ）を含めると収束特性が良好となり、収束特性Ｓｃのように、収束速度は非パイプライン方式ＭＭＣＭＡに近似させることができる。
【００２８】
提案したアーキテクチャは、ＦＩＲセクションに一サンプリング周期の遅延時間を導入するだけである。これにより、クリティカルパスは、従来の４段の乗算器と（Ｎ＋１）段の加算器を、３段の乗算器＋３段の加算器に削減することができ、タップ数をどんなに増やしてもクリティカルパスは一定（３乗算＋３加算）となり、システムのスループットが維持される。
【００２９】
よって、ＭＭＣＭＡのための高スループット・パイプライン方式アーキテクチャにより、最小限の遅延時間が実現され、アルゴリズム・ブロックを含むイコライザ全体のクリティカルパスの短縮化が図られる。したがって、クロック速度及びサンプリング速度の飛躍的な高速化が実現されるとともに、同一サンプルレートであれば、演算器に動作時間を短縮可能なため、電力消費量も低減できるメリットが得られる。
【００３０】
以上、実施例について詳細に説明したが、本発明は、このような実施例に限定されるものではなく、細部の回路構成，手法等において、本発明の要旨を逸脱しない範囲で任意に変更，追加，削除することができる。
【００３１】
【発明の効果】
このように、本発明に係るブラインド適応イコライザは、クリティカルパスをパイプライン方式により構成したＦＩＲフィルタ部と、クリティカルパスをパイプライン方式により構成したＭＭＣＭＡによるアルゴリズム演算部と、当該ＭＭＣＭＡが非パイプライン方式のＭＭＣＭＡに近似する収束特性を得るようにＦＩＲフィルタ部の係数を更新する際の補正係数を演算する補正係数演算部とを備えるため、次のような顕著な効果を奏する。
【００３２】
（１）  最小限の遅延時間により、アルゴリズム・ブロックを含むイコライザ全体のクリティカルパスの短縮化を図ることができ、もって、クロック速度及びサンプリング速度の飛躍的な高速化を実現できる。
【００３３】
（２）  同一サンプルレートであれば、演算器に動作時間を短縮可能なため、電力消費量を低減することができる。
【図面の簡単な説明】
【図１】本発明の好適な実施例に係るブラインド適応イコライザの全体を示すブロック回路図、
【図２】同ブラインド適応イコライザにおけるＦＩＲフィルタ部の具体的回路図、
【図３】同ブラインド適応イコライザにおけるＭＭＣＭＡアルゴリズム演算部をパイプライン方式化したアーキテクチャの説明用回路図、
【図４】同ＦＩＲフィルタ部における行列Ｒのブロック模型図、
【図５】同係数ファクタ演算部におけるパイプライン方式化したアーキテクチャの説明用回路図、
【図６】同係数ファクタ演算部におけるパイプライン方式化したアーキテクチャの説明用回路図、
【図７】同ブラインド適応イコライザにおけるアルゴリズム演算部の具体的回路図、
【図８】同ブラインド適応イコライザにおける補正係数演算部の具体的回路図、
【図９】ブラインド適応イコライザの演算回数対ＭＳＥ（収束）特性図、
【図１０】従来の直接形ＦＩＲアダプティブフィルタの具体的回路図、
【図１１】従来のアルゴリズム・ブロックにおけるクリティカルパスの具体的回路図、
【符号の説明】
１      ブラインド適応イコライザ
２      ＦＩＲフィルタ部
３      アルゴリズム演算部
４      補正係数演算部
ｃ１（ｎ）  乗算器（複素乗算器）
ａ１      加算器
ａ２      加算器
Ｍ１１    モジュール
Ｍ２１    モジュール
Ｍ２２    モジュール
ｍ３１    乗算器
ｍ３２    乗算器
ｍ３３    乗算器
ａ３１    加算器
ａ３２    加算器
ａ３３    加算器
【図１】
2004153575.tif 000019
【図２】
2004153575.tif 000020
【図３】
2004153575.tif 000021
【図４】
2004153575.tif 000022
【図５】
2004153575.tif 000023
【図６】
2004153575.tif 000024
【図７】
2004153575.tif 000025
【図８】
2004153575.tif 000026
【図９】
2004153575.tif 000027
【図１０】
2004153575.tif 000028
【図１１】
2004153575.tif 000029