(57)【要約】【課題】応答性が良く、且つ、消費電力の小さい静電保護回路を提供することを目的とする。【解決手段】入出力端子に静電気による正の過電圧が印加されると、ダイオード１０８の動作により、印加された過電圧による多くの電荷がＧＮＤ端子へ流れ込む。その後、バイポーラトランジスタ１０２の動作により、コレクタ−ベース間の電圧がスナップバック電圧まで低下する。従って、立ち上がりの早い静電気による過電圧が印加された場合、立ち上がり時においては、応答性の良いダイオード１０８によって静電気による電荷をＧＮＤへ逃がし、バイポーラトランジスタ１０２がスナップバックになった後は、当該バイポーラトランジスタ１０２により、静電気による電荷を低電力で効率良くＧＮＤ端子へ逃がすことができる。【選択図】　　　　図１
2004056044.tif 000002
【特許請求の範囲】
【請求項１】
入出力端子に印加される静電気から内部回路を保護する静電保護回路において、
コレクタが前記入出力端子に接続され、エミッタが接地端子に接続されるバイポーラトランジスタと、
カソードが前記入出力端子に接続され、アノードが前記接地端子にされるダイオードと、
を備えることを特徴とする静電保護回路。
【請求項２】
請求項１に記載の静電保護回路において、
前記バイポーラトランジスタは、ベースが抵抗を介して接地端子に接続されることを特徴とする静電保護回路。
【請求項３】
請求項１又は２に記載の静電保護回路において、
前記バイポーラトランジスタのブレークダウン電圧は、前記ダイオードのブレークダウン電圧以上の値であることを特徴とする静電保護回路。
【請求項４】
請求項１乃至３の何れかに記載の静電保護回路を備えることを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、外部から印加される静電気から内部回路を保護する静電保護回路及び該静電保護回路を備える半導体集積回路に関する。
【０００２】
【従来の技術】
静電保護回路は、入出力端子に静電気が印加された場合に、保護すべき内部回路のブレークダウン電圧より低い電圧でブレークダウンを起こすことにより、内部回路に過電圧が印加されないようにするものである。静電保護回路を構成する保護素子は、半導体デバイスをセット基板に実装する際に、マシンや人体から発生する静電気から、半導体デバイスを保護するためのものである。この保護素子は、従来から入出力端子に印加された過電圧から回路素子を保護するための手段として、回路素子の入出力端子に保護端子を接続することが行われている。
【０００３】
図４は、従来の静電保護回路の一例を示す図である。同図に示す静電保護回路５００は、静電気から内部回路６００を保護するものであり、ｎｐｎ形のバイポーラトランジスタ５０２、ベース抵抗５０４、寄生ダイオード５０６により構成される。
【０００４】
バイポーラトランジスタ５０２は、コレクタが入出力端子に接続され、エミッタが接地（ＧＮＤ）端子に接続されるとともに、ベースがベース抵抗５０４を介してＧＮＤ端子に接続されている。また、バイポーラトランジスタ５０２には、コレクタとサブストレート間に、カソードがコレクタ側に接続され、アノードがＧＮＤ端子に接続された寄生ダイオード５０６が付加される。
【０００５】
静電保護回路５００において、入出力端子に静電気による正の過電圧が印加されると、バイポーラトランジスタ５０２のコレクタ−ベース間のｐ−ｎ接合に逆電圧が印加される。この逆電圧が上昇すると、バイポーラトランジスタ５０２は、ブレークダウンを起こす。このブレークダウンによってコレクタ電流が流れる。
【０００６】
そして、ベース抵抗５０４とベース電流との電位によって、バイポーラトランジスタ５０２がオン状態となり、コレクタ−ベース間の電圧が低下してスナップバック電圧となる。これにより、印加された過電圧による多くの電荷がＧＮＤ端子へ流れ出し、静電気の電荷が入出力端子から内部回路６００に侵入することが阻止されるため、当該内部回路６００は静電気から保護される。また、バイポーラトランジスタ５０２のコレクタ−ベース間の電圧がスナップバック電圧まで低下するため、バイポーラトランジスタ５０２における消費電力は低く抑えられる。
【０００７】
図５は、従来の静電保護回路の他の一例を示す図である。同図に示す静電保護回路５１０は、静電気から内部回路６００を保護するものであり、ダイオード５１２により構成される。このダイオード５１２は、カソードが入出力端子に接続され、アノードが接地（ＧＮＤ）端子に接続される。
【０００８】
静電保護回路５１０において、入出力端子に静電気による正の過電圧が印加されると、ダイオード５１２のアノード−カソード間のｐ−ｎ接合に逆電圧が印加される。この逆電圧が上昇すると、ダイオード５１２は、ブレークダウンを起こす。このブレークダウンによって、印加された過電圧による多くの電荷がＧＮＤ端子へ流れ出す。ダイオード５１２は、ブレークダウン後、一定のインピーダンスにより電力を消費する。
【０００９】
【発明が解決しようとする課題】
ところで、半導体の接合破壊は、接合面の単位面積にかかる電力と時間の関数により決定される。従って、消費電力が低いバイポーラトランジスタ５０２は、ダイオード５１２と比較して、接合面が小さくても接合破壊が起こりにくく、面積効率上有利である。
【００１０】
しかしながら、バイポーラトランジスタ５０２は、以下の点において、ダイオード５１２よりも不利である。即ち、ダイオード５１２を用いた静電保護回路５１０は、図６に示すように、電圧と電流の立ち上がりがほぼ一致し、応答性が良い。これに対し、バイポーラトランジスタ５０２を用いた静電保護回路５００は、図７に示すように、ブレークダウン後に、スナップバック電圧まで低下するため、電圧の立ち上がりに対して電流の立ち上がりが遅れ、応答速度が遅い。このため、チャージデバイスモデルに代表されるような１０ｎｓ以下の立ち上がりの早い静電気の対策には、バイポーラトランジスタ５０２は不利である。
【００１１】
本発明は、上記問題点を解決するものであり、その目的は、応答性が良く、且つ、消費電力の小さい静電保護回路を提供することにある。
【００１２】
【課題を解決するための手段】
上記の目的を達成するため、請求項１に記載の発明は、入出力端子に印加される静電気から内部回路を保護する静電保護回路において、コレクタが前記入出力端子に接続され、エミッタが接地端子に接続されるバイポーラトランジスタと、カソードが前記入出力端子に接続され、アノードが前記接地端子にされるダイオードとを備えることを特徴とする。
【００１３】
また、請求項２に記載の発明は、請求項１に記載の静電保護回路において、前記バイポーラトランジスタは、ベースが抵抗を介して接地端子に接続されることを特徴とする。
【００１４】
また、請求項３に記載の発明は、請求項１又は２に記載の静電保護回路において、前記バイポーラトランジスタのブレークダウン電圧は、前記ダイオードのブレークダウン電圧以上の値であることを特徴とする。
【００１５】
また、請求項４に記載の発明は、請求項１乃至３の何れかに記載の静電保護回路を備えることを特徴とする。
【００１６】
本発明によれば、入出力端子に、立ち上がりの早い静電気による過電圧が印加された場合、立ち上がり時においては、応答性の良いダイオードによって静電気による電荷を接地端子へ逃がし、バイポーラトランジスタがスナップバックになった後は、当該バイポーラトランジスタにより、静電気による電荷を低電力で効率良く接地端子へ逃がすことができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１は、本発明の実施の形態に係る静電保護回路の構成例を示す図である。
【００１８】
同図に示す静電保護回路１００は、入出力端子に静電気による正の過電圧が印加された場合に、保護すべき内部回路２００のブレークダウン電圧より低い電圧でブレークダウンを起こすことにより、内部回路２００に過電圧が印加されないようにするものである。
【００１９】
この静電保護回路１００は、ｎｐｎ形のバイポーラトランジスタ１０２、ベース抵抗１０４、寄生ダイオード１０６及びダイオード１０８により構成される。また、静電保護回路１００と内部回路２００とによって半導体集積回路が構成される。
【００２０】
バイポーラトランジスタ１０２は、コレクタが入出力端子に接続され、エミッタが接地（ＧＮＤ）端子に接続されるとともに、ベースがベース抵抗１０４を介してＧＮＤ端子に接続されている。また、バイポーラトランジスタ１０２には、コレクタとサブストレート間に、カソードがコレクタ側に接続され、アノードがＧＮＤ端子に接続された寄生ダイオード１０６が付加される。ダイオード１０８は、カソードが入出力端子に接続され、アノードがＧＮＤ端子に接続される。
【００２１】
図２は、図１の静電保護回路１００におけるバイポーラトランジスタ１０２、寄生ダイオード１０６及びダイオード１０８の電圧−電流特性を示す図である。
【００２２】
図１の静電保護回路１００において、入出力端子に静電気による正の過電圧が印加されると、バイポーラトランジスタ１０２のコレクタ−ベース間のｐ−ｎ接合に逆電圧が印加される。この逆電圧が上昇し、例えば６Ｖに達すると、バイポーラトランジスタ１０２は、ブレークダウンを起こす。このブレークダウンによってコレクタ電流が流れる。
【００２３】
そして、ベース抵抗１０４とベース電流との電位によって、バイポーラトランジスタ１０２がオン状態となり、コレクタ−ベース間の電圧が低下してスナップバック電圧となる。これにより、印加された過電圧による多くの電荷がＧＮＤ端子へ流れ出す（図２のＡ）。このため、静電気の電荷が入出力端子から内部回路２００に侵入することが阻止され、当該内部回路２００は静電気から保護される。また、バイポーラトランジスタ１０２のコレクタ−ベース間の電圧がスナップバック電圧まで低下するため、バイポーラトランジスタ１０２における消費電力は低く抑えられる。
【００２４】
なお、図２に示すように、寄生ダイオード１０６のブレークダウン電圧（図２のＣ）は、バイポーラトランジスタ１０２のブレークダウン電圧よりも高い。このため、寄生ダイオード１０６は、逆方向（カソードからアノードへ向かう方向）の静電気に対しては、内部回路２００を保護する役割をほとんど果たすことができないが、順方向（アノードからカソードへ向かう方向）の静電気に対しては、有効に働いて内部回路２００を保護することができる。但し、バイポーラトランジスタ１０２は、ブレークダウン後に、スナップバック電圧まで低下するため、電圧の立ち上がりに対して電流の立ち上がりが遅れ、応答速度が遅い。
【００２５】
また、入出力端子に静電気による正の過電圧が印加されると、ダイオード１０８のアノード−カソード間のｐ−ｎ接合に逆電圧が印加される。この逆電圧が上昇し、例えば６Ｖに達すると、ダイオード１０８は、ブレークダウンを起こす。このブレークダウンによって、印加された過電圧による多くの電荷がＧＮＤ端子へ流れ込む（図２のＡ）。ダイオード１０８は、ブレークダウン後、一定のインピーダンスにより電力を消費する。
【００２６】
静電保護回路１００において、上述したバイポーラトランジスタ１０２及びダイオード１０８の動作は、並行して行われる。
【００２７】
図３は、図１の静電保護回路１００における電圧−電流応答特性を示す図である。図３に示すように、入出力端子に静電気による正の過電圧が印加されると、静電保護回路１００は、ダイオード１０８の動作により、印加された過電圧による多くの電荷がＧＮＤ端子へ流れ込む。このため、電圧と電流の立ち上がりがほぼ一致し、高い応答性を実現することができる。
【００２８】
その後、静電保護回路１００は、バイポーラトランジスタ１０２の動作により、コレクタ−ベース間の電圧がスナップバック電圧まで低下する（図２のＢ）。このため、消費電力は低く抑えられる。
【００２９】
【発明の効果】
本発明によれば、入出力端子に、立ち上がりの早い静電気による過電圧が印加された場合、立ち上がり時においては、応答性の良いダイオードによって静電気による電荷を接地端子へ逃がし、バイポーラトランジスタがスナップバックになった後は、当該バイポーラトランジスタにより、静電気による電荷を低電力で効率良く接地端子へ逃がすことができる。
【図面の簡単な説明】
【図１】静電保護回路の構成例を示す図である。
【図２】バイポーラトランジスタ、寄生ダイオード及びダイオードの電圧−電流特性を示す図である。
【図３】静電保護回路の電圧−電流応答特性を示す図である。
【図４】従来の静電保護回路の一例を示す図である。
【図５】従来の静電保護回路の他の一例を示す図である。
【図６】図４の静電保護回路の電圧−電流応答特性を示す図である。
【図７】図５の静電保護回路の電圧−電流応答特性を示す図である。
【符号の説明】
１００　静電保護回路
１０２　バイポーラトランジスタ
１０４　ベース抵抗
１０６　寄生ダイオード
１０８　ダイオード
２００　内部回路
【図１】
2004056044.tif 000003
【図２】
2004056044.tif 000004
【図３】
2004056044.tif 000005
【図４】
2004056044.tif 000006
【図５】
2004056044.tif 000007
【図６】
2004056044.tif 000008
【図７】
2004056044.tif 000009