(57)【要約】【課題】並列渋滞を起こすことなく同期機を系統に対して確実に並入させることができる同期機始動方法及びその装置を提供すること。【解決手段】揃速信号に対し、系統周波数ＦＬを中心として＋及び−方向に一定レートで変化する信号を加えた制御信号により強制揃速制御を行い、同期機周波数ＦＧを上記一定レートで変化させるようにしたので、並列渋滞を生じることなく確実に同期並入を行なうことができる。【選択図】　図１
2004056848.tif 000002
【特許請求の範囲】
【請求項１】
同期機周波数を系統周波数に合わせるべく揃速制御を行ない同期並入させる同期機始動制御方法であって、
同期機周波数と系統周波数との差に所定レートのバイアスを加えた揃速信号に対し、前記系統周波数を中心として＋及び−方向に変化する信号を加えて強制揃速制御を行い、
同期機周波数を強制的に変化させて同期並入させる
ことを特徴とする同期機始動制御方法。
【請求項２】
系統周波数を中心に＋及び−方向に変化する信号は、揃速信号による揃速制御が行なわれてから所定時間経過後も同期並入されない場合に、上記揃速信号に加えられることを特徴とする請求項１に記載の同期機始動制御方法。
【請求項３】
同期機周波数を系統周波数に合わせるべく揃速制御を行ない同期並入させる同期機始動制御装置であって、
同期機周波数と系統周波数との差を出力する周波数変換器と、
前記系統周波数を中心として＋及び−方向に変化する信号を発生する一定周期変化信号発生器と、
前記周波数変換器から出力された差に所定レートのバイアスを加えて揃速信号を得ると共に、この揃速信号に前記一定周期変化信号発生器によって発生された信号を加算可能な加算器と、
を備えたことを特徴とする同期機始動制御装置。
【請求項４】
揃速信号による揃速制御開始により起動され、所定時間経過後も同期並入されない場合に、一定周期変化信号発生器によって発生された信号を加算器により加算させるタイマーを有することを特徴とする請求項３に記載の同期機始動制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、調相機等の同期機を系統に同期並入するための同期機始動制御方法及びその装置に関する。
【０００２】
【従来の技術】
調相機等の同期機を始動するに当り、この同期機を系統に並列させる場合、系統周波数と同期機周波数とを合わせる必要がある。従来は、まず同期機を起動し、図３で示すように、その周波数ＦＧが予め設定した初期目標周波数Ｆ１になるまで加速制御する。同期機周波数ＦＧが初期目標周波数Ｆ１まで上昇して安定した後、系統周波数ＦＬと同期機周波数ＦＧとの差（ΔＦ）信号を検出する。そして、このΔＦ信号にあるレートのバイアス信号を加えた揃速信号を生成し、この揃速信号を用いて同期機の揃速制御を開始する（時点ｔ１）。この揃速制御により同期機周波数ＦＧが、系統周波数ＦＬを中心とした並入許可範囲Ｅに入ると系統並入が行なわれる。
【０００３】
このような同期機始動時において、以下に列記する状態が生じた場合は系統に並列できず、並列渋滞となる。
・系統周波数ＦＬと同期機周波数ＦＧが位相の違う場所で一致した場合。
・系統周波数ＦＬが同期機の初期目標周波数Ｆ１に近く、揃速制御時に同期機を加速させるために充分な周波数を得られない場合。
・ΔＦ信号を検出する周波数変換器の出力にずれがある場合、すなわち、周波数変換器に微小な誤差を生じ、系統周波数ＦＬと同期機周波数ＦＧとの整合がとれず、同期並入ができない場合。
・外気温度により油温が変化し、同期機の状態が変ったことにより、前記バイアスが現在値と合わなくなった場合。
【０００４】
【発明が解決しようとする課題】
このように、従来装置では、同期並入のために揃速制御を行なう場合、系統周波数ＦＬと同期機周波数ＦＧとの差（ΔＦ）信号にあるレートのバイアス信号を加えた揃速信号を生成し、この揃速信号を用いて同期機の揃速制御を行なっていたが、並列渋滞が生じることがあった。
【０００５】
本発明の目的は、並列渋滞を起こすことなく同期機を系統に対して確実に並入させることができる同期機始動方法及びその装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明による同期機始動制御方法は、同期機周波数を系統周波数に合わせるべく揃速制御を行ない同期並入させる場合、同期機周波数と系統周波数との差に所定レートのバイアスを加えた揃速信号に対し、前記系統周波数を中心として＋及び−方向に変化する信号を加えて強制揃速制御を行い、同期機周波数を強制的に変化させて同期並入させることを特徴とする。
【０００７】
この同期機始動制御方法では、系統周波数を中心に＋及び−方向に変化する信号が、揃速信号による揃速制御が行なわれてから所定時間経過後も同期並入されない場合に、上記揃速信号に加えられるようにしてもよい。
【０００８】
本発明による同期機始動制御装置は、同期機周波数を系統周波数に合わせるべく揃速制御を行ない同期並入させるものであって、同期機周波数と系統周波数との差を出力する周波数変換器と、前記系統周波数を中心として＋及び−方向に変化する信号を発生する一定周期変化信号発生器と、前記周波数変換器から出力された差に所定レートのバイアスを加えて揃速信号を得ると共に、この揃速信号に前記一定周期変化信号発生器によって発生された信号を加算可能な加算器とを備えたことを特徴とする。
【０００９】
この同期機始動制御装置は、揃速信号による揃速制御開始により起動され、所定時間経過後も同期並入されない場合に、一定周期変化信号発生器によって発生された信号を加算器により加算させるタイマーを有する構造としてもよい。
【００１０】
これらの発明では、揃速信号に対し、系統周波数を中心として＋及び−方向に変化する信号を加えて強制揃速制御を行い、同期機周波数を強制的に変化させるようにしたので、並列渋滞を生じることなく確実に同期並入を行なうことができる。
【００１１】
【発明の実施の形態】
以下、本発明による同期機始動制御方法及びその装置の一実施の形態を図面を参照して説明する。なお、図１は本発明による同期機始動制御装置の一実施の形態を示すブロック構成図であり、図２は制御過程を示す特性図である。
【００１２】
図１において、１１は周波数変換器で、その一方の入力端子には、系統周波数検出部１２が接続され、他方の入力端子には同期機周波数検出部１３が接続されている。そして、これらから系統周波数ＦＬと同期機周波数ＦＧとが入力され、それらの差（ΔＦ）信号を検出し、出力する。
【００１３】
この周波数変換器１１の出力端子は加算器１４の一方の入力端子に接続している。また、加算器１４の他方の入力端子はバイアス発生回路１５に接続しており、このバイアス発生回路１５から所定レートのバイアスが入力される。そして、前記一方の入力端子に入力されたΔＦ信号とバイアスとを加算することにより揃速信号を生成し、出力する。
【００１４】
この揃速信号は、図示しない揃速制御装置に出力され、同期機を揃速制御して、その周波数ＦＧを系統周波数ＦＬに一致させるべく作用する。
【００１５】
１６は一定周期変化信号発生器で、系統周波数ＦＬを中心として＋及び−方向に一定レートで変化する信号を発生する。この一定周期変化信号発生器１６の出力側は、後述するタイマー１７の出力部１７ａを介して加算器１４の他の入力端子に接続している。すなわち、加算器１４は、一定周期変化信号発生器１６によって発生された信号が加算可能に構成されている。
【００１６】
したがって、加算器１４は、タイマー出力部１７ａがオンになり、一定周期変化信号発生器１６によって発生された信号が入力されると、これをΔＦ信号とバイアスとから得られた揃速信号に加算し、強制揃速制御用の揃速信号を生成し、出力する。
【００１７】
タイマー１７は揃速制御が開始されてから設定時間経過しても同期並入されない場合にその出力部１７ａをオン動作させるものである。すなわち、タイマー１７の入力側に接続されたアンドゲート１８は、揃速制御信号部１９からの揃速制御状態信号と、系統並列しゃ断器状態信号部２０から出力された入り信号を反転回路２１によって反転させた信号を入力信号としている。このため、揃速制御が開始され、かつ、系統並列しゃ断器が切り状態であることを条件にアンドゲート１８の出力が「１」となり、タイマー１７は計時動作を開始する。
【００１８】
そして、設定時間以内に系統並列しゃ断器が投入され、同期並入が行なわれれば、アンドゲート１８の出力が「１」から「０」に反転するので、計時動作が停止して出力部１７ａはオフのままである。これに対し、設定時間を経過しても系統並列しゃ断器が投入されず、同期並入が行なわれなければ、アンドゲート１８の出力は「１」のままであり、設定時間経過により計時動作が完了し、出力部１７ａはオン動作する。
【００１９】
上記構成において、調相機等の同期機を始動するに当り、この同期機を系統に並列させる場合、まず、従来と同様に同期機を起動し、図２で示すように、その周波数ＦＧが予め設定した初期目標周波数Ｆ１になるまで加速制御する。同期機周波数ＦＧが初期目標周波数Ｆ１まで上昇して安定した後、系統周波数ＦＬと同期機周波数ＦＧとの差（ΔＦ）信号を周波数変換器１１から出力する。このΔＦ信号には、加算器１４により、あるレートのバイアス信号が加えられ揃速信号として出力される。
【００２０】
図示しない揃速制御装置は、この揃速信号を用いて同期機の揃速制御を開始する（時点ｔ１）。この揃速制御により同期機は、その周波数ＦＧが系統周波数ＦＬに向うようにゆっくりと加速制御される。この揃速制御開始により、揃速制御信号部１９から揃速制御状態信号「１」が出力される。このとき並列しゃ断器は未だ切り状態であるから、並列しゃ断器状態信号部２０から出力される入り信号は「０」であり、これが反転回路２１で「１」に反転される。このためアンドゲート１８の出力は「１」となり、揃速制御が開始されたが、未だ並列しゃ断器２０が投入されていないことをあらわしている。このアンドゲート１８の出力「１」によりタイマー１７は起動され、計時動作が開始される。
【００２１】
この揃速制御開始により、しばらくして同期機周波数ＦＧが系統周波数ＦＬを中心とした並入許可範囲Ｅに入ると、並列しゃ断器が投入され、系統並入が行なわれる。系統並入が行なわれると、並列しゃ断器状態信号部２０からの入り信号は「１」となる。この信号は反転回路２１で「０」に反転されるため、アンドゲート１８の出力は「０」となり、タイマー１７はリセットされる。すなわち、系統並入がタイマー１７の設定時間以内に行なわれれば、タイマー１７は出力部１７ａをオンさせることなくリセットされ、一定周期変化信号発生器１６からの出力信号が揃速信号に加わることはない。
【００２２】
これに対し、タイマー１７の設定時間を経過しても系統並入が行なわれない場合は、タイマー１７はタイムアップし、出力部１７ａをオンさせる（時点ｔ２）。このため、一定周期変化信号発生器１６から出力された信号が加算器１４によって揃速信号に加わる。この信号は、系統周波数ＦＬを中心として＋及び−方向に一定レートで変化する信号であり、揃速信号を一定レートで変化させ、強制揃速制御を行なう。このように強制揃速制御を行なうと、図２で示すように、同期機周波数ＦＧも一定レートで変化することとなる。
【００２３】
ここで、同期並入されない場合は、同期機周波数ＦＧが前述した何らかの理由により系統周波数ＦＬを中心とした並入許可範囲Ｅ近くで固定され、この並入許容範囲に入ることができない場合や、同期機周波数ＦＧが系統周波数ＦＬと位相が異なる場所で一致した場合である。
【００２４】
このように同期機周波数ＦＧが並入許可範囲Ｅ付近で固定された場合は、強制揃速制御によって同期機周波数ＦＧを強制的に変化させることにより、これを並入許可範囲Ｅ内に入れることができる。また、系統周波数ＦＬと同期機周波数ＦＧとが位相の異なる場所で一致している場合も、同期機周波数ＦＧを強制的に変化させることにより、その位相も変化するため、同期機周波数ＦＧを系統周波数ＦＬと同じ位相で、並入許可範囲Ｅに入るように変化させることができる。さらに系統周波数ＦＬが変化しても、この変化に影響されずに確実に同期並入することができる。
【００２５】
このように、強制揃速制御を行なって、同期機周波数ＦＧを強制的に変化させることにより、同期機周波数ＦＧを系統周波数ＦＬと同じ位相で並入許可範囲Ｅ内に入れ、並列しゃ断器２０を投入して系統並入することができる。
【００２６】
【発明の効果】
本発明によれば、同期機の始動時に、強制揃速制御を行なうことにより、並列渋滞を起こすことなく同期機を系統に対して確実に並入させることができる。
【図面の簡単な説明】
【図１】本発明による同期機始動制御装置の一実施の形態を示すブロック構成図である。
【図２】同上一実施の形態における制御の過程を示す特性図である。
【図３】従来技術による制御過程を示す特性図である。
【符号の説明】
１１　　周波数変換器
１２　　系統周波数検出部
１３　　同期機周波数検出部
１４　　加算器
１５　　バイアス発生回路
１６　　一定周期変化信号発生器
１７　　タイマー
１９　　揃速制御状態信号発生部
２０　　並列しゃ断器状態信号発生部
【図１】
2004056848.tif 000003
【図２】
2004056848.tif 000004
【図３】
2004056848.tif 000005