(57)【要約】【課題】ＭＥＳＦＥＴのようなショットキー接触とオーミック接触を基板の一主面に有するＳｉＣ半導体装置の構造を簡素化すると共に、その製造工程を短縮化する技術を提供する。【解決手段】炭化珪素基板１の一主面に形成した金属−半導体接触を具有する電界効果型の炭化珪素半導体装置であって、ゲート接触１６と、ソース接触１４またはドレイン接触１５の少なくとも一方の接触の接触電極が同一材料（例えばＴｉ、Ｍｏ、Ｎｉ）であり、かつ同一工程で並行して形成された接触電極である炭化珪素半導体装置。【選択図】        図１
2004289041.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板の一主面にショットキー接触とオーミック接触とを具有する炭化珪素半導体装置であって、
少なくとも一対のショットキー接触とオーミック接触の接触電極が同一材料であり、かつ同一工程で並行して形成された接触電極であることを特徴とする炭化珪素半導体装置。
【請求項２】
炭化珪素基板の一主面に形成した金属−半導体接触を具有する電界効果型の炭化珪素半導体装置であって、
ゲート接触と、ソース接触またはドレイン接触の少なくとも一方の接触との接触電極が同一材料であり、かつ同一工程で並行して形成された接触電極であることを特徴とする炭化珪素半導体装置。
【請求項３】
前記オーミック接触あるいはソース接触、ドレイン接触の下部にある炭化珪素基板には、最表面において、少なくとも５×１０１９ｃｍ−３以上、好ましくは１×１０２０ｃｍ−３以上の高濃度ｎ型不純物領域が設けられていることを特徴とする請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記ショットキー接触とオーミック接触および少なくともゲート接触とソース接触またはドレイン接触は、Ｔｉ、Ｍｏ、Ｎｉを含む仕事関数４．３ｅＶ以上５．３ｅＶ未満の、金属または合金、あるいは導電体を、炭化珪素基板表面に接触させることによって構成されることを特徴とする請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項５】
前記仕事関数４．３ｅＶ以上５．３ｅＶ未満の、金属または合金、あるいは導電体は、炭化珪素基板表面にヘテロ・エピタキシャル成長していることを特徴とする請求項４に記載の炭化珪素半導体装置。
【請求項６】
前記炭化珪素基板は、前記オーミック接触面あるいはソース接触面、ドレイン接触面を除いて、清浄かつ平坦で結晶不整層のない表面を具有することを特徴とする請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項７】
清浄かつ平坦で結晶不整層のない前記炭化珪素基板表面を熱酸化することにより形成された薄い熱酸化膜を少なくとも含むフィールド絶縁膜を具有することを特徴とする請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項８】
単結晶炭化珪素基板の一主面の所定領域に、後にその上にオーミック接触を形成するｎ型の低抵抗領域を形成する工程と、
該ｎ型低抵抗領域を含む基板表面全面を、少なくとも該炭化珪素基板の熱酸化膜を含むフィールド絶縁膜で被覆する工程と、
該フィールド絶縁膜にショットキー接触窓とオーミック接触窓を開口し、両窓の底部に該基板の表面を露出させる工程と、
該第１の開口窓と第２の開口窓の底部に同一材料からなる接触電極を並行して形成する工程と、
を備えたことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項９】
その表面が半絶縁性またはｐ型伝導性を示す単結晶炭化珪素基板の一主面にｎ型のエピタキシャル層を成長する工程と、
該ｎ型エピタキシャル層の一部を電気的に孤立化させ、ｎ型の素子領域を形成する工程と、
該ｎ型の素子領域の所定領域に、後にその上にオーミック接触を形成する低抵抗のｎ型領域を形成する工程と、
該低抵抗ｎ型領域を含む基板表面全面を少なくとも該炭化珪素基板の熱酸化膜を含むフィールド絶縁膜で被覆する工程と、
該フィールド絶縁膜にショットキー接触窓とオーミック接触窓を開口し、両窓の底部に該基板の表面を露出させる工程と、
該第１の開口窓と第２の開口窓の底部に同一材料からなる接触電極を並行して形成する工程と、
を備えたことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
その表面が半絶縁性またはｐ型伝導性を示す単結晶炭化珪素基板の一主面にｎ型のエピタキシャル層を成長する工程と、
該ｎ型のエピタキシャル層の所定領域に、後にその上にオーミック接触を形成する低抵抗のｎ型領域を形成する工程と、
該低抵抗のｎ型領域を含むｎ型エピタキシャル層の一部を電気的に孤立化させ、ｎ型の素子領域を形成する工程と、
該低抵抗ｎ型領域を含む基板表面全面を少なくとも該炭化珪素基板の熱酸化膜を含むフィールド絶縁膜で被覆する工程と、
該フィールド絶縁膜にショットキー接触窓とオーミック接触窓を開口し、両窓の底部に該基板の表面を露出させる工程と、
該第１の開口窓と第２の開口窓の底部に同一材料からなる接触電極を並行して形成する工程と、
を備えたことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項１１】
その表面が半絶縁性またはｐ型伝導性を示す単結晶炭化珪素基板の一主面にｎ型のエピタキシャル層を成長する工程と、
該ｎ型エピタキシャル層の一部を電気的に孤立化させ、ｎ型の素子領域を形成する工程と、
該ｎ型の素子領域の所定領域に低抵抗のｎ型ソース領域およびドレイン領域を形成する工程と、
該低抵抗ｎ型ソース領域およびドレイン領域を含む基板表面全面を少なくとも該炭化珪素基板の熱酸化膜を含むフィールド絶縁膜で被覆する工程と、
該フィールド絶縁膜にゲート接触窓と、少なくともソース窓またはドレイン接触窓の一方を開口し、両窓の底部に該基板の表面を露出させる工程と、
該第１の開口窓と第２の開口窓の底部に同一材料からなる接触電極を並行して形成する工程と、
を備えたことを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項１２】
その表面が半絶縁性またはｐ型伝導性を示す単結晶炭化珪素基板の一主面にｎ型のエピタキシャル層を成長する工程と、
該ｎ型のエピタキシャル層の所定領域に、低抵抗のｎ型ソース領域およびドレイン領域を形成するエ程と、
該ｎ型ソース領域およびドレイン領域を含むｎ型エピタキシャル層の一部を電気的に孤立化させ、ｎ型の素子領域を形成する工程と、
該ｎ型低抵抗領域を含む基板表面全面を少なくとも該炭化珪素基板の熱酸化膜を含むフィールド絶縁膜で被覆する工程と、
該フィールド絶縁膜にゲート接触窓と少なくともソース窓またはドレイン接触窓の一方を開口し、両窓の底部に該基板の表面を露出させる工程と、
該ゲート接触窓と少なくともソース窓またはドレイン接触窓の底部に同一材料からなる接触電極を並行して形成する工程と、
を備えたことを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項１３】
前記低抵抗ｎ型領域および低抵抗ソース領域、ドレイン領域を形成する工程から前記オーミック接触またはソース接触またはドレイン接触を形成する工程までの間に、該低抵抗ｎ型領域および低抵抗ソース領域、ドレイン領域の最表面（接触面）のドナー濃度を少なくとも５×１０１９ｃｍ−３以上、好ましくは１×１０２０ｃｍ−３とする処理が含まれていることを特徴とする請求項９乃至請求項１２の何れかに記載の炭化珪素半導体装置の製造方法。
【請求項１４】
前記低抵抗ｎ型領域および低抵抗ソース領域、ドレイン領域の形成がｎ型の不純物のイオン注入とこれに引き続く活性化熱処理で実施される場合において、該活性化処理後から前記ショットキー接触電極およびオーミック接触電極、ソース接触電極、ドレイン接触電極、ゲート接触電極を各接触窓の底部に載置するまでの工程の間に、イオン注入と活性化熱処理で生じた結晶不整層、注入損傷層、各種汚染層、炭化層を除去する処理が含まれていることを特徴とする請求項９乃至請求項１２の何れかに記載の炭化珪素半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ショットキー接触とオーミック接触を基板の一主面に有する炭化珪素（以下、ＳｉＣ）半導体装置およびその製造方法に関するものである。このような装置の例としては、たとえば、金属−半導体電界効果トランジスタ（以下ＭＥＳＦＥＴ）が挙げられるが、本発明はこれに限定されるものではない。
【０００２】
【従来の技術】
【特許文献１】特開平５−１７５２３９号公報
【非特許文献１】Ｓ．Ｍ．Ｓｚｅ「Ｐｈｙｓｉｃｓ  ｏｆ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ」  ２ｎｄ  Ｅｄｉｔｉｏｎ  Ｊｈｏｎ  Ｗｉｌｅｙ＆Ｓｏｎｓ，Ｎｅｗ  Ｙｏｒｋ，１９８１
上記の特許文献１には、ショットキー接触とオーミック接触を基板の一主面に有する、ＳｉＣを用いたＭＥＳＦＥＴの構造が記載されている。また、上記非特許文献１には、ガリウム砒素やインジウム燐などを用いたＭＥＦＳＦＥＴの構造が記載されている。
上記特許文献１や非特許文献１に記載のような従来の装置においては、ゲート電極のようなショットキー接触（整流性接触）とソース、ドレイン電極のような低抵抗が求められるオーミック接触とを異なる金属を用いて異なる工程で形成していた。この理由は、従来はショットキー接触とオーミック接触のような異なる特性を有する接触を、同一の金属かつ同一工程で良好に形成することが出来なかったためである。
【０００３】
【発明が解決しようとする課題】
ＳｉＣデバイスを含むすべての半導体デバイスの製造において、デバイス構造の単純化と製造工程の短縮化は極めて重要な課題である。と言うのも、デバイス構造の単純化と製造工程の短縮化はデバイスの縮小化を促し、製造歩留まりを向上させ、製造コストを削減するからである。これは最終的にデバイス性能の向上と製造原価（またはデバイスの価格）の低減を同時にもたらすものである。しかし、従来は前記のように、ショットキー接触とオーミック接触のような異なる特性を有する接触を、同一の金属かつ同一工程で良好に形成することが出来なかったため、異なる金属を用いて異なる工程で形成していたので、製造工程が複雑になり、コスト高、製造歩留まりの低下等の問題があった。
本発明は、ＭＥＳＦＥＴに代表されるようなショットキー接触とオーミック接触を基板の一主面に有するＳｉＣ半導体装置の構造を簡素化すると共に、その製造工程を短縮化する技術を提供することを目的としている。
【０００４】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては特許請求の範囲に記載するように構成している。すなわち、本発明において、炭化珪素基板の一主面にショットキー接触（例えばゲート電極）とオーミック接触（例えばソースやドレイン電極）とを具有する炭化珪素半導体装置であって、少なくとも一対のショットキー接触とオーミック接触の接触電極を同一材料で、かつ同一工程で並行して（つまり同時並行的に）形成するように構成している。
【０００５】
【発明の効果】
本発明によれば、炭化珪素半導体装置のショットキー接触とオーミック接触の構造を簡単にし、かつ、両接触の形成工程を短くすることが出来る、という効果が得られ、それに伴って製造工程の短縮化、製造歩留まりの向上、コストの低減等の効果が得られる。
【０００６】
【発明の実施の形態】
ワイドギャップ半導体であるＳｉＣは、ｐｎ接合の形成が可能で、珪素（Ｓｉ）や砒化ガリウム（ＧａＡｓ）等の他の半導体材料に比べて禁制帯幅Ｅｇが広く３Ｃ−ＳｉＣで２．２３ｅＶ、６Ｈ−ＳｉＣで２．９３ｅＶ、４Ｈ−ＳｉＣで３．２６ｅＶ程度の値が報告されている。また、ＳｉＣは、熱的、化学的、機械的に安定で、耐放射線性にも優れているので、高温、大電力、放射線照射等の過酷な条件で、高い信頼性と安定性を示す各種半導体装置（増幅器、スイッチング素子、ダイオード、発光素子など）として様々な産業分野での適用が期待されている。このようなＳｉＣデバイスの中には、高い絶縁性（あるいは整流性）が求められるショットキー接触と低抵抗が求められるオーミック接触とをＳｉＣ基板の同一主面に形成し、それらを機能させて動作を実現する半導体装置がある。高周波電力増幅器として用いられるＭＥＳＦＥＴが最も重要でかつ典型的な例である。あるいは、ショットキー電極（接触）の周辺にチャネルカットを目的としたオーミック接触を持つショットキーバリアダイオードなどもある。
【０００７】
本発明は、上記のごときＳｉＣ半導体装置において、ショットキー接触とオーミック接触の接触電極を同一材料で、かつ同一工程で並行して（つまり同時並行的に）形成するものである。以下、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【０００８】
（第１の実施の態様）
図１は本発明に基づくＳｉＣ基板を用いたＭＥＳＦＥＴの要部断面図である。本構造が従来のＭＥＳＦＥＴの構造と特に大きく異なるのは、オーミック接触とショットキー接触の構造であるが、その他の部分も異なっている。
図１において、１は半絶縁性またはｎ型の単結晶ＳｉＣバルク基板（以下、簡単に基板と称する）である。この基板としては、たとえば窒素（ドナー）を濃度ＮＤ＝１×１０１９ｃｍ−３にドープした（０００１）ｓｉ面８°オフカット４Ｈ−ＳｉＣ基板を挙げることができるが、良質なエピタキシャル成長が可能であれば（０００１）ｓｉ面でなく他の面でもよいし、結晶多形も４Ｈでなく、６Ｈや３Ｃ、１５Ｒなどでもよい。なお、半絶縁性の基板とは極微量の不純物を含有させているが、半導体よりは高い絶縁性を有する基板であり、超高周波回路用基板等に用いられる材料である。
【０００９】
基板１の上にはｐ型の第１のエピタキシャル層２と、チャネルとなるｎ型の第２のエピタキシャル層３とが積層されている。第１のエピタキシャル層の厚みｔＡ１は少なくともｔＡ１＝１μｍ以上、アクセプタ濃度ＮＡ１は少なくともＮＡ１＝５×１０１６ｃｍ−３以下が望ましい。第２のエピタキシャル層３の厚みｔＤ２とドナー濃度ＮＤ２は製作するＭＥＳＦＥＴの動作仕様に合わせて適宜選択されるが、通常それぞれ０．２μｍ＜ｔＤ２＜０．８μｍ、５×１０１６ｃｍ−３＜ＮＤ２＜５×１０１８ｃｍ−３の簡囲の値である。なお、基板１として半絶縁性基板を用いる場合には第１のエピタキシャル層２を省略することができる。
【００１０】
４は素子領域であり、第２のエピタキシャル層３を孤立化（素子分離）させて形成した領域である。ＭＥＳＦＥＴはこの領域に形成する。
素子分離は図１のように素子領域４の周辺にあるｎ型の第２エピタキシャル層３をメサエッチングすることで実現してもよいし、イオン注入技術を用いて素子領域周辺に第１のエピタキシャル層まで達するｐ型領域を形成することで実現してもよい。
なお、基板１にｎ型の基板を用いるときには、メサエッチングは第１のｐ型エピタキシャル層２を貫通しないようにする。この理由は、後続のフィールド絶縁膜工程で成長する熱酸化膜がｐ型領域では正の電荷を強く帯びた膜となりやすく、この電荷が原因となってメサエッチング側壁のｐ型断面領域に反転層が形成され、ｎ型のバルク基板とチャネル領域が導通し、素子分離が損なわれる危険があるからである。
【００１１】
５は素子領域４に設けられたｎ＋型のソース領域、６は同じくｎ＋型のドレイン領域である。ソース領域５、ドレイン領域６のドナー濃度ＮＤは最表面において、少なくともＮＤ＞５×１０１９ｃｍ−３、好ましくはＮＤ＞１×１０２０ｃｍ−３であることが望ましい。これらＮＤの値が基板内部ではなく基板最表面において実現されてなければならないところが本発明において特に重要な点である。
ソース領域５とドレイン領域６に挟まれたｎ型領域（＝第２のエピタキシャル層３の一部）がチャネル領域７である。チャネル領域７は金属汚染や微細な起伏、結晶不整層の少ない表面および表層を有している。これも本発明において重要な点である。
【００１２】
メサ構造およびソース領域５、ドレイン領域６が形成された基板表面にはフィールド絶縁膜８が形成されている。フィールド絶縁膜８はＳｉＣ基板表面を熱酸化して成長した薄い熱酸化膜９と熱酸化以外の方法（常圧ＣＶＤなど）で堆積した上部絶縁膜１０、たとえば、ＰＳＧ（りん珪酸ガラス）膜あるいはＳｉＯ２膜、の積層膜で構成されている。
熱酸化膜９の厚さは５０ｎｍ未満、好ましくは５〜２０ｎｍの範囲であることが望ましく、また、フィールド絶縁膜５の総厚は１００ｎｍ〜３μｍである。好ましくは、３００ｎｍ以上が望ましい。熱酸化膜９のうち、とくにチャネル上部に位置する部分は上述の金属汚染や微細な起伏、結晶不整層の少ないチャネル表層を熱酸化して形成したものであるから、従来技術の熱酸化膜に比べて汚染や欠陥の取りこみの少ない高品質の酸化膜となっている。
【００１３】
ソース領域５とドレイン領域６、チャネル領域７の上部フィールド絶縁膜８には、それぞれ、ソース接触窓１１、ドレイン接触窓１２、ゲート接触窓１３が開口されている。各接触窓の底には接触金属が選択的に配設され、ソース（オーミック）接触１４、ドレイン（オーミック）接触１５、ゲート（ショットキー）接触１６を形成している。ここで、すくなくとも、ソース接触１４とゲート接触１６の接触金属、あるいは、ドレイン接触１５とゲート接触１６の接触金属は同一材料から成り、かつ、同一工程で並行して（つまり同時並行的に）形成されたもの、つまり一緒に形成されたものとする。もちろん、ソース接触１４とドレイン接触１５とゲート接触１６の全ての接触金属が同時並行的に形成された構成であってもよい。接触金属としてはＴｉ、Ｍｏ、Ｎｉを含む仕事関数４．３ｅＶ以上５．３ｅＶ未満の、金属または合金、あるいは、導電体を用いることができる。良好な電気特性を与えるもっとも好ましい膜質は炭化珪素基板表面にヘテロ・エピタキシャルタキシャル成長している場合である。
【００１４】
このようなオーミック接触金属とショットキー接触金属の同時性、同一性に加えて、従来技術と本発明を別けるもう一つの決定的な相違点は同時形成したオーミック接触がコンタクトアニールを施されることなく低抵抗性を発現させている点である。どれくらいの低抵抗接触が得られるかは後に実データで示す。
【００１５】
１７はソース接触、１８はドレイン接触、１９はゲート接触のそれぞれの引き出し配線（パッド）であり、フィールド絶縁膜５上に配設され、厚いＡｌ（アルミニウム）などで構成される。
なお、Ａｌとソース接触、ドレイン接触、ゲート接触との間の付着力や接触抵抗を改善するため、Ａｌ下に５０ｎｍ程度の薄いＴｉを挿入することもできる。また、図１では、ゲート接触（＝電極）の引き出し配線がチャネル領域上部でゲート電極と接触する構造となっているが、チャネル領域の外の領域で接触する構造とすることもできる。
【００１６】
以上の説明から明らかなとおり、本発明に基づくＳｉＣ基板の一主面にショットキー接触とオーミック接触とを有するＳｉＣ半導体装置は、オーミック接触とショットキー接触が同じ構造を有し、かつ、同一工程で並行して形成される構成をしているため、従来の半導体装置に比べて構造が単純化できるという効果が得られる。
さらには本発明ＳｉＣ半導体装置（ＭＥＳＦＥＴ）は、従来の半導体装置（ＭＥＳＦＥＴ）に比べて、金属汚染や微細な起伏、結晶不整層の少ない表面および表層を有する基板表面層と、汚染や欠陥の取りこみの少ない高品質の酸化膜を実現できるという効果が得られる。これは後にデータで示すＭＥＳＦＥＴの静特性の改善、ソース／ドレイン接触のコンタクト抵抗低減の源泉となっているものと推察される。
また、さらには本発明ＳｉＣ半導体装置（ＭＥＳＦＥＴ）では、ソース／ドレイン領域の表面ドナー濃度が著しく高く（ＮＤ＞１×１０２０ｃｍ−３）、かつ、この表面にソース／ドレイン接触金属を正確に配設させて接触を構成しているため、従来のＳｉＣ半導体装置に比べて伝導電子の電界放出過程が促進され、結果としてソース／ドレイン接触のコンタクト抵抗を低減できるという効果が得られる。
【００１７】
次に、図１に示したＭＥＳＦＥＴの製造方法を図２、図３を参照しながら説明する。ここでは理解を容易にするために可能な限り具体的な製造条件を挙げて説明するが、これは本発明がこの条件に限定されることを意味するものではない。
【００１８】
図２および図３は、図１に示したＭＥＳＦＥＴの製造工程を示す断面図であり、図２（ａ）〜（ｃ）と図３（ｄ）〜（ｅ）は連続した工程を示す。
【００１９】
まず、図２（ａ）に示すように、窒素（ドナー）を濃度ＮＤ＝１×１０１９ｃｍ−３にドープした（０００１）ｓｉ面８°オフカット４Ｈ−ＳｉＣ基板１をＲＣＡ洗浄（水酸化アンモニウム＋過酸化水素水と塩酸＋過酸化水素水を組み合わせた伝統的な半導体洗浄法）などで充分洗浄した後、周知のシランとプロパンを原料とした高温ＣＶＤ法（成長温度１５００℃）で基板１表面にｐ型の第１エピタキシャル層２（厚さｔＡ１＝４．５μｍ、不純物濃度ＮＡ１＝５×１０１５ｃｍ−３）とｎ型の第２エピタキシャル層３（厚さｔＤ２＝０．４μｍ、不純物濃度ＮＡ２＝１．５×１０１７ｃｍ−３）を成長させる。ｐ型のドーパント材はトリメチルアルミニウム、ｎ型のドーパント材は窒素である。基板１の裏面には低品質のエピタキシャル膜が付着しているので、シランと酸素を用いたＣＶＤで基板１の表面に厚いＳｉＯ２膜を堆積保護してから、裏面のエピタキシャル膜を機械的研磨で除去し、終了後保護膜を除く。なお、以下の説明では、基板１に第１エピタキシャル層２と第２エピタキシャル層３を形成したものも基板と呼んでいる。
【００２０】
次に、図２（ｂ）に示すように、酸化膜マスクを用いて基板表面を反応性イオンエッチング（ＲＩＥ）し、メサ構造による素子領域４を形成する。本実施例ではｎ型の基板を用いているので、メサエッチングにあたっては第１エピタキシャル層２を貫通しないように留意する。エッチングに使用する酸化膜マスクは２μｍ厚のＣＶＤ−ＳｉＯ２を成膜し、これをフォトリソグラフィとＲＩＥでパタニングすることで形成する。メサエッチングが終了したら使用した酸化膜マスクを緩衝フッ酸溶液（ＢＨＦ）で除去する。
【００２１】
次に、図２（ｃ）に示すように、ソース領域５、ドレイン領域６に選択的にイオン注入するための酸化膜マスク（ＣＶＤ−ＳｉＯ２，２μｍ厚）を形成する。フォトリソグラフィとＲＩＥで酸化膜マスクのパターニング（＝ソース／ドレイン領域を開口する）を終えたら、レジストを除去し、ＲＣＡ洗浄などで充分洗浄した基板１表面にイオン注入の深さを調節するための２５ｎｍ厚のスルー膜（ＣＶＤ−ＳｉＯ２）を成膜し、基板表面に向けて燐イオンを５００℃で注入する。加速電圧とドーズ量は下記（表１）に示すとおりである。
【００２２】
【表１】
2004289041.tif 000003
この条件で注入を行うとソース／ドレイン領域において、基板表面から１２０ｎｍの深さに渡ってドナー濃度がほぼ一定で、かつ高濃度（ＮＤ＝３．０×１０２０ｃｍ−３）のｎ＋領域が形成される。ここでスルー膜を用いないと、基板表面から深さ３０〜５０ｎｍの領域はドナーの濃度が数分の１〜数桁低い値となり、これが原因となってソース接触、ドレイン接触のコンタクト抵抗が数倍から数桁高くなるので厳重な注意が必要である。また、スルー膜はイオン注入の際、ソース領域５、ドレイン領域６の表面が汚染されたり、汚染物質が基板の中にノックオンされるのを防止する役割もある。燐のイオン注入が終了したら、ＢＨＦで酸化膜マスクとスルー膜を完全に除去し、基板表面をＲＣＡ洗浄する。
表面の清浄化がすんだら、基板を高純度Ａｒ雰囲気で１７００℃、１分の熱処理にかけ、ソース領域５／ドレイン領域６に注入した憐イオンを活性化する。このような条件で熱処理した燐イオンは９５％以上活性化していることがホール効果の測定で確認されている。
【００２３】
次に、図３（ｄ）に示すように、ソース領域５／ドレイン領域６の形成が終了したら、ＲＣＡ洗浄で清浄化した基板表面に約２０〜４０ｎｍの一過性の酸化膜（１１００℃、ＤＲＹ酸化）を成長させ、成長した酸化膜を希釈フッ酸溶液（ＤＨＦ）で直ちに取り除く。
この工程によって、イオン注入と活性化熱処理で基板表面に生じた結晶不整層、注入損傷層、各種汚染層、炭化層を効果的に除去することができる。
【００２４】
一過性の熱酸化膜をＤＨＦで除去したら基板を充分洗浄し、基板表面に再び約２０ｎｍ厚さの熱酸化膜（１１００℃、ＷＥＴ酸化）９を成長し、更にその上に常温ＣＶＤで８００ｎｍの酸化膜からなる上部絶縁膜１０を堆積する。こうして熱酸化膜９と上部絶縁膜１０とで構成されるフィールド絶縁膜８が形成される。従来技術では上記一過性の熱酸化膜を形成することなく、熱酸化膜を形成しているので、酸化した膜中に結晶の汚染や欠陥が取り込まれる。このような結晶の汚染や結果の取り込みは、デバイス性能の低下や不安定の原因になる。
【００２５】
次に、図３（ｅ）に示すように、本発明を最も特徴付けるオーミック接触とショットキー接触を同一工程で形成する。
フィールド絶縁膜８の表面に厚み１〜２μｍのフォトレジストを塗布し、露光し、現像することによってソース接触１４、ドレイン接触１５、ゲート接触１６に対応する領域のフォトレジストを除去し、つづいて基板をＢＨＦに浸漬してウェットエッチングすることにより、フィールド絶縁膜８にソース接触窓１１、ドレイン接触窓１２、ゲート接触窓１３を開口する。微細な開口部を形成するときは、ＣＦ４ガスプラズマなどを用いた反応性イオンエッチング等のドライエッチングを用いることができるが、この場合は、最初にドライ・エッチングを行い、フィールド絶縁膜８を数１００ｎｍ残したところで、上記ウェット・エッチングに切り換えるようにする。すなわち、ソース接触窓１１、ドレイン接触窓１２、ゲート接触窓１３をドライエッチングで貫通させてはオーミック接触およびショットキー接触の特性に深刻な影響を与えるので、十分な注意が必要である。ここで言う深刻な影響とは、オーミック接触においては接触抵抗の増大を意味し、ショットキー接触においては逆方向にバイアスされたときの漏れ電流の増大を意味している。
続いて、開口に用いたＢＨＦを超純水で完全にすすぎ落とした後、基板を乾燥して、フォトレジスト・マスクが付着した状態の基板を高真空に維持された蒸着装置の中に直ちに据え付け、基板全面に電極膜、たとえば５０ｎｍ厚のＴｉと１５０ｎｍ厚のＰｔを連続で蒸着する。
開口エッチングと電極膜の蒸着との間の放置時間と雰囲気はコンタクト抵抗の大小を左右する極めて重要な因子である。この時間が長いと、開口窓底に自然酸化膜が生成したり、ハイドロ・カーボンが再付着したりして、ソース接触１４、ドレイン接触１５のコンタクト抵抗を劇的に増加させたり、ゲート接触１６のショットキー特性の劣化を招くおそれがあるので、開口部の形成後は可能な限り早く電極膜を被着させる必要がある。
このあと、基板を専用のフォトレジスト剥離液に浸漬させ、基板表面にあるフォトレジストを完全に除去する。このとき、フォトレジストの上に被着した接触金属はフォトレジストとともに除かれ、ソース接触窓１１、ドレイン接触窓１２、ゲート接触窓１３の底面にソース接触１４、ドレイン接触１５、ゲート接触１６が形成される。
【００２６】
次に、図３（ｆ）に示すように、基板全面にスパッタリングで厚いＡｌ膜を成膜する。成膜が終ったら、フォトリソグラフィと塩素系の反応ガスを用いたドライエッチングでソース接触の引き出し配線１７、ドレイン接触の引き出し配線１８、ゲート接触の引き出し配線１９を形成して、フォトレジストを剥離すると、図３（ｆ）に示すような最終構造が得られる。ここでドライエッチングの替わりに、リン酸＋酢酸＋硝酸系のエッチャントを用いたウエットエッチングを用いることもできる。
【００２７】
上記説明から明らかなように、本発明に基づくＳｉＣ基板の一主面にショットキー接触とオーミック接触とを有するＳｉＣ半導体装置の製造方法は、オーミック接触とショットキー接触を同一工程で同時並行的に形成する構成をしているため、両接触を別々に形成する従来の半導体装置の製造方法に比べて、製造工程が短縮化できるという効果が得られる。
【００２８】
削減された工程は次のとおりである。
１．ソース／ドレイン窓の開口エッチングで使用するフォトレジストをフォトリソグラフィでパターニングする工程。
２．上記で形成したフォトレジストマスクを用いてエッチングでフィールド絶縁膜にソース／ドレイン窓を開口する工程。
３．ソース／ドレイン窓を開口した基板にソース／ドレイン接触金属を全面蒸着し、フォトレジストを除去することによって、ソース／ドレイン窓の底部に接触金属を選択的に配設する工程。
４．底部に接触金属を選択的に配設した基板を清浄化して、ソース／ドレイン接触に１０００℃、２分程度のコンタクトアニールを施し、両接触にオーミック性を発現させる工程。
【００２９】
また、本発明によるＳｉＣ半導体装置の製造方法は、上記のような製造工程の削減によって、製造原価が低減できるという効果も得られる。削減された製造原価の中には工程工賃、工程光熱費、工程材料費などが含まれる。
さらに、上記製造工程の削減は、削減された工程では製造不良が発生しなくなるという意味において、製造歩留まりを向上させるという効果も生んでいると言える。
【００３０】
図４は上記の製造方法で作成したＭＥＳＦＥＴのＩＤ−ＶＤＳ特性を示す図である。このＭＥＳＦＥＴは、Ｔｉ／Ｐｔをゲート／ソース／ドレインの各接触に有するチャネル長２μｍ、チャネル幅１００μｍ、ソース：ゲート間距離２μｍ、ゲート：ドレイン間距離２μｍの構造を有し、ゲート電圧ＶｇをパラメータとしたＩＤ−ＶＤＳ特性を示す。
図４から判るように、このＭＥＳＦＥＴの特性は、リニア動作領域、飽和動作領域とも極めて整った特性であることが理解される。図示のごとく、ゲート電圧を−１Ｖステップで減少させると、ドレイン電流が目に見えて減少し、Ｖｇ＝−７Ｖではドレイン電流が同図の縦軸レンジではゼロになっていることが分る。これは本発明に基づくＭＥＳＦＥＴのピンチオフ特性が極めて良好であることを示している。
【００３１】
一方、図５は、前記特許文献１（特開平５−１７５２３９号公報）に開示されているゲート長０．７μｍ、ゲート幅１ｍｍのＭＥＳＦＥＴにおけるＩＤ−ＶＤＳ特性を示す図である。同図においてゲート電圧を０Ｖから−２Ｖまで下げたときの飽和領域のドレインの減少は比較的良好であるが、さらに２倍以上の−４．５Ｖまで下げても依然としてドレイン電流が流れていることが確認できる。これは従来技術のピンチオフ特性が十分でないことを示している。
以上の実験事実から本発明に基づくＭＥＳＦＥＴの構造ならびにその製造方法は、非常に良好なトランジスタ特性を実現すると共に、従来技術が有していたピンチオフ特性が十分でないという問題点を解決する効果がある、ということができる。
【００３２】
図６は本発明に基づいて製作したＭＥＳＦＥＴと同じチップ内に形成したソース／ドレイン接触のコンタクト抵抗を精密に評価するＴＬＭコンタクトの評価結果（いわゆるＴＬＭ特性）を示す図である。伝送線モデルによる解析から、ソース／ドレイン接触のコンタクト抵抗は２．７×１０−７Ωｃｍ２であることが判明した。このコンタクト抵抗値はＭＥＳＦＥＴで現在報告されている最小のコンタクト抵抗値より一桁低い値である。すなわち、この結果から本発明に基づくＭＥＳＦＥＴの構造ならびにその製造方法はソース／ドレイン接触のコンタクト抵抗を従来技術に比べ一桁以上低減する効果を有するということができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構造を示す断面図。
【図２】本発明の製造方法における製造工程の一部を示す断面図。
【図３】本発明の製造方法における製造工程の他の一部を示す断面図。
【図４】本発明の実施例におけるＩＤ−ＶＤＳ特性図。
【図５】特許文献１に記載されたＭＥＳＦＥＴにおけるＩＤ−ＶＤＳ特性図。
【図６】本発明の実施例におけるソース／ドレイン接触のＴＬＭ特性図。
【符号の説明】
１…単結晶ＳｉＣバルク基板          ２…第１のエピタキシャル層
３…第２のエピタキシャル層          ４…素子領域
５…ソース領域                      ６…ドレイン領域
７…チャネル領域                    ８…フィールド絶縁膜
９…酸化膜                        １０…上部絶縁膜
１１…ソース接触窓                  １２…ドレイン接触窓
１３…ゲート接触窓                  １４…ソース（オーミック）接触
１５…ドレイン（オーミック）接触    １６…ゲート（ショットキー）接触
１７…ソース接触引き出し配線        １８…ドレイン接触引き出し配線
１９…ゲート接触引き出し配線
【図１】
2004289041.tif 000004
【図２】
2004289041.tif 000005
【図３】
2004289041.tif 000006
【図４】
2004289041.tif 000007
【図５】
2004289041.tif 000008
【図６】
2004289041.tif 000009