(57)【要約】【課題】開口率と製造歩留まりの低下を防止できる表示装置を提供する。【解決手段】本発明に係る表示装置は、ガラス基板１と半導体基板２とで構成されている。ガラス基板１上には、信号線及び走査線が列設される画素アレイ部３と、信号線を駆動する信号線駆動回路４と、走査線を駆動する走査線駆動回路５と、画像を取り込んで出力する出力信号処理部６とが設けられている。画素アレイ部３の各画素は、電源線Ｌ１と制御線Ｌ２との間に接続されるキャパシタＣ３と、キャパシタＣ３の蓄積電荷に応じた２値データを格納するバッファ１３と、バッファ１３への書込み制御を行うトランジスタＱ３と、バッファ１３及びキャパシタＣ３を初期化するリセット用トランジスタＱ４とを有する。これらキャパシタＣ３、バッファ１３及びトランジスタＱ３，Ｑ４は、画素内の３つの副画素で共有される。【選択図】  図１
2004153329.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２方向に列設される信号線及び走査線の各交点付近に形成される表示素子と、
前記表示素子のそれぞれに対応して１つずつ設けられ、それぞれが入射光を受光して受光量に応じた電気信号を出力する光電変換部と、
２以上の前記光電変換部からなる組ごとに設けられ、各組の前記２以上の光電変換部から出力される電気信号に応じた電荷を蓄積する電荷蓄積部と、
各組の前記２以上の光電変換部が受光した受光量に応じた電荷が前記電荷蓄積部に順に蓄積されるように、各組の前記２以上の光電変換部を順に駆動する駆動制御部と、を備えることを特徴とする表示装置。
【請求項２】
前記表示素子は、同一画素内の３色の副画素それぞれに対応して１つずつ設けられ、
前記光電変換部は、同一画素内の３つの前記表示素子それぞれに対応して１つずつ設けられ、
前記電荷蓄積部は、同一画素内の３つの前記光電変換部に対して１つずつ設けられることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記駆動制御部が１フレーム分の第１色用の前記表示素子すべてを順に駆動している間に、前記電荷蓄積部は対応する前記光電変換部での受光量に応じた電荷を蓄積し、その後、前記駆動制御部が１フレーム分の第２色用の前記表示素子すべてを順に駆動している間に、前記電荷蓄積部は対応する前記光電変換部での受光量に応じた電荷を蓄積し、その後、前記駆動制御部が１フレーム分の第３色用の前記表示素子すべてを順に駆動している間に、前記電荷蓄積部は対応する前記光電変換部での受光量に応じた電荷を蓄積することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記電荷蓄積部は、前記第１方向に隣接配置される複数画素に対応する複数の前記光電変換部に対して１つずつ設けられることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記光電変換部は、前記第１方向に隣接配置される２つの画素に対応する複数の前記光電変換部に対して１つずつ設けられ、
前記駆動制御部が前記第１方向の奇数番目及び偶数番目のいずれか一方に配置された１フレーム分の前記表示素子すべてを順に駆動している間に、前記電荷蓄積部は対応する前記光電変換部での受光量に応じた電荷を蓄積し、その後、前記駆動制御部が前記第１方向の奇数番目及び偶数番目の他方に配置された１フレーム分の前記表示素子すべてを順に駆動している間に、前記電荷蓄積部は対応する前記光電変換部での受光量に応じた電荷を蓄積することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記電荷蓄積部は、前記第２方向に隣接配置される複数画素に対応する複数の前記光電変換部に対して１つずつ設けられることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記光電変換部は、前記第２方向に隣接配置される２つの画素に対応する複数の前記光電変換部に対して１つずつ設けられ、
前記駆動制御部が前記第２方向の奇数番目及び偶数番目のいずれか一方に配置された１フレーム分の前記表示素子すべてを順に駆動している間に、前記電荷蓄積部は対応する前記光電変換部での受光量に応じた電荷を蓄積し、その後、前記駆動制御部が前記第２方向の奇数番目及び偶数番目の他方に配置された１フレーム分の前記表示素子すべてを順に駆動している間に、前記電荷蓄積部は対応する前記光電変換部での受光量に応じた電荷を蓄積することを特徴とする請求項６に記載の表示装置。
【請求項８】
請求項１〜７のいずれか記載の表示装置において、電荷蓄積部は、リフレッシュ回路が備えられていることを特徴とする請求項１〜７記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像取込み機能を備えた表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、信号線、走査線及び画素ＴＦＴが列設されたアレイ基板と、信号線及び走査線を駆動する駆動回路とを備えている。最近の集積回路技術の進歩発展により、駆動回路の一部をアレイ基板上に形成するプロセス技術が実用化され、液晶表示装置全体を軽薄短小化できるようになった。これにより、液晶表示装置は現在、携帯電話やノート型コンピュータなどの各種の携帯機器の表示装置として幅広く利用されている。
【０００３】
ところで、アレイ基板上に、画像取込みを行う密着型エリアセンサを配置した画像取込み機能付きの表示装置が提案されている（例えば、特許文献１，２を参照）。
【０００４】
この種の画像取込み機能を備えた従来の表示装置は、センサに接続されたキャパシタの電荷量をセンサでの受光量に応じて変化させるようにし、キャパシタの両端電圧を検出することで、画像取込みを行っている。
【０００５】
【特許文献１】
特開２００１−２９２２７６号公報
【特許文献２】
特開２００１−３３９６４０号公報
【０００６】
【発明が解決しようとする課題】
この種の画像取込み機能を利用して指紋認証を行う場合、５００ｄｐｉ程度の解像度が要求されるが、表示装置に画像取込み機能を内蔵させると、２００ｄｐｉ程度の解像度が限界とされている。
【０００７】
また、表示装置は、配線負荷が大きいため、画素内に光電変換素子のみならず、光電変換素子の出力を増幅するバッファ回路を設ける必要があり、解像度向上の阻害要因になるとともに、開口率も低下してしまう。
【０００８】
さらに、画像取込みセンサを画素内に配置しなければならないため、画素の構造が複雑化し、製造歩留まりが低下する要因にもなる。
【０００９】
本発明は、このような点に鑑みてなされたものであり、その目的は、開口率と製造歩留まりの低下を防止できる表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
上述した課題を解決するために、本発明は、第１及び第２方向に列設される信号線及び走査線の各交点付近に形成される表示素子と、前記表示素子のそれぞれに対応して１つずつ設けられ、それぞれが入射光を受光して受光量に応じた電気信号を出力する光電変換部と、２以上の前記光電変換部からなる組ごとに設けられ、各組の前記２以上の光電変換部から出力される電気信号に応じた電荷を蓄積する電荷蓄積部と、各組の前記２以上の光電変換部が受光した受光量に応じた電荷が前記電荷蓄積部に順に蓄積されるように、各組の前記２以上の光電変換部を順に駆動する駆動制御部と、を備える。
【００１１】
【発明の実施の形態】
以下、本発明に係る表示装置について、図面を参照しながら具体的に説明する。
【００１２】
（第１の実施形態）
図１は本発明に係る表示装置の第１の実施形態の概略構成図であり、画像取込み機能を有することを特徴としている。図１の表示装置は、ガラス基板１と半導体基板２とで構成されている。
【００１３】
ガラス基板１上には、信号線及び走査線が列設される画素アレイ部３と、信号線を駆動する信号線駆動回路４と、走査線を駆動する走査線駆動回路５と、画像を取り込んで出力する出力信号処理部６（検出回路、出力回路を有する）とが設けられている。ガラス基板１上の各回路は、例えばポリシリコンＴＦＴにより形成されている。
【００１４】
信号線駆動回路４は、デジタル画素データを表示素子の駆動に適したアナログ電圧に変換するＤ／Ａ変換回路を含む。Ｄ／Ａ変換回路は公知のものを用いる。
【００１５】
半導体基板２上には、表示制御及び画像取込制御を行うロジックＩＣ７が実装されている。ガラス基板１と半導体基板２とは、例えばＦＰＣを介して各種信号の送受を行う。
【００１６】
図２は画素アレイ部３の一部を詳細に示したブロック図である。図２の点線で囲んだ各部分がそれぞれ１画素であり、各画素ともＲＧＢの３色からなる３つの副画素で構成されている。
【００１７】
３つの副画素のそれぞれは、縦横に列設される信号線及び走査線の各交点付近に形成される画素ＴＦＴ１１と、画素ＴＦＴ１１の一端に接続される液晶容量Ｃ１及び補助容量Ｃ２と、画像取込み用のセンサ１２とを有する。センサ１２は、図２では不図示の電源線及び制御線に接続されている。
【００１８】
図３は１画素分の構成を詳細に示した回路図である。１画素には、３つの画素ＴＦＴ１１のそれぞれに対応して、フォトダイオードからなるセンサ１２が１つずつ設けられている。各センサ１２のアノード端子は電源線Ｌ１に接続され、カソード端子は制御線Ｌ２に接続されている。以下では、赤、緑及び青用の画素ＴＦＴ１１に対応するセンサ１２をそれぞれセンサ１２ａ，１２ｂ，１２ｃと呼ぶ。
【００１９】
赤色表示用の画素ＴＦＴ１１に対応するセンサ１２ａはこの画素ＴＦＴ１１に接続された画素電極に隣接して形成され、緑色表示用の画素ＴＦＴ１１に対応するセンサ１２ｂはこの画素ＴＦＴ１１に接続された画素電極に隣接して形成され、青色表示用の画素ＴＦＴ１１に対応するセンサ１２ｃはこの画素ＴＦＴ１１に接続された画素電極に隣接して形成されている。
【００２０】
この他、各画素には、電源線Ｌ１と制御線Ｌ２との間に接続されるキャパシタＣ３と、キャパシタＣ３の蓄積電荷に応じた２値データを格納するバッファ１３と、バッファ１３への書込み制御を行うトランジスタＱ３と、バッファ１３及びキャパシタＣ３を初期化するリセット用トランジスタＱ４とが設けられている。これらキャパシタＣ３、バッファ１３及びトランジスタＱ３，Ｑ４は、画素内の３つの副画素で共有される。
【００２１】
バッファ１３は、スタティックＲＡＭ（ＳＲＡＭ）で構成され、例えば、図４に示すように、直列接続された２つのインバータＩＶ１，ＩＶ２と、後段のインバータＩＶ２の出力端子と前段のインバータＩＶ１の入力端子との間に配置されるトランジスタＱ５と、後段のインバータＩＶ２の出力端子に接続される出力用トランジスタＱ６とを有する。
【００２２】
信号ＳＰＯＬＢがハイレベルのときに、トランジスタＱ５はオンし、２つのインバータＩＶ１，ＩＶ２は保持動作を行う。信号ＯＵＴｉがハイレベルのときに、保持しているデータが検出線に出力される。検出線は信号線とは別に設けても良いし、いずれかの信号線を利用しても良い。図３では、青画素の信号線を利用している。信号線以外に別途検出線を設けなくとも良い。
【００２３】
本実施形態の表示装置は、通常の表示動作を行うこともできるし、スキャナと同様の画像取込みを行うこともできる。通常の表示動作を行う場合は、トランジスタＱ３はオフ状態に設定され、バッファ１３には有効なデータは格納されない。逆に、バッファ１３に保持されているデータにより、信号線電位および画素電位が影響を受けることは無い。この場合、信号線には、信号線駆動回路４からの信号線電圧が供給され、この信号線電圧に応じた表示が行われる。
【００２４】
一方、画像取込みを行う場合は、図５に示すようにアレイ基板２１の上面側（成膜面の反対側）に画像取込み対象物（例えば、紙面）２２を配置し、バックライト２３からの光を対向基板２４とアレイ基板２１を介して紙面２２に照射する。紙面２２で反射された光（紙面２２の反射率に応じて光量は変化する）はアレイ基板２１上のセンサ１２ａ，１２ｂで受光され、画像取込みが行われる。
【００２５】
画像取込みを開始する前に、トランジスタはオン状態に設定され、キャパシタＣ３に初期電荷が蓄積される。その後に画像取込みが開始され、センサ１２の受光量に応じた電荷がキャパシタＣ３から放電（リーク）し、キャパシタＣ３の蓄積電荷が変化する。すなわち、キャパシタＣ３の蓄積電荷の大小（キャパシタＣ３の電位レベル）により、センサ１２の受光量を検出することができる。
【００２６】
キャパシタＣ３の電位は、バッファ１３で増幅された後、検出線およびアレイ基板額縁部に一体形成された出力信号処理部６を介して、図１に示すロジックＩＣ７に送られる。このロジックＩＣ７は、本実施形態の表示装置から出力されるデジタル信号を受けて、データの並び替えやデータ中のノイズの除去などの演算処理を行う。
【００２７】
本実施形態は、各センサ１２とキャパシタＣ３との接続関係を切り替える切換手段を持たないことが特徴の一つである。そのかわり表示色を変えて画像取込みを行うことにより、任意の色に対応したセンサ１２の受光量のみがキャパシタＣ３で検出されるようにしている。残り２つのセンサは光透過率が殆ど無い画素に属しているため、リーク電流が生じることが無いため、前期切替え手段を要しない。このような構成は、表示素子と光センサを一体形成していることにより可能となる（一般的なＣＭＯＳセンサなどでは、不使用センサを遮光するような手段を設けることができない）。
【００２８】
例えば、赤色用の画素ＴＦＴ１１に対応するセンサ１２ａの撮像結果を取り出すためには、赤色用の画素ＴＦＴ１１のみをオン（光透過状態）させて、緑色及び青色用の画素ＴＦＴ１１をオフさせた状態（光不透過状態）、すなわち全画面を赤色表示させた状態で画像取込みを行う。この場合、撮像対象からの反射光は、赤色用の画素ＴＦＴ１１に対応するセンサ１２ａのみに入力され、緑色及び青色用の画素ＴＦＴ１１に対応するセンサ１２ｂ，１２ｃには入力されない。したがって、緑色及び青色に対応するセンサ１２ｂ，１２ｃでは光リーク電流は発生せず、キャパシタＣ３の蓄積電荷の増減は、主に赤色に対応するセンサ１２ａでの光リークに依存して決まることになる。
【００２９】
キャパシタＣ３の電位を増幅するバッファ１３の出力信号は、信号線を介して、額縁部の出力信号処理部６に供給される。出力信号処理部６は、信号振幅の変換やデータ出力順の変更及びパラレル−シリアル変換などを行い、外部ＣＰＵなどのロジックＩＣ７に画像取込み結果を出力する。
【００３０】
図６は第１の実施形態における画像取込みのタイミングを模式的に示す図である。画像取込みは３回に分けて行われる。まず、図６（ａ）に示すように、１フレーム分の赤色用の画素ＴＦＴ１１すべてをオンさせて（透過状態にして）、全画面を赤色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、赤色表示用の画素ＴＦＴ１１に対応するセンサ１２のみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００３１】
次に、図６（ｂ）に示すように、１フレーム分の緑色用の画素ＴＦＴ１１すべてをオンさせて、全画面を緑色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、緑色表示用の画素ＴＦＴ１１に対応するセンサ１２のみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００３２】
次に、図６（ｃ）に示すように、１フレーム分の青色用の画素ＴＦＴ１１すべてをオンさせて、全画面を青色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、青色表示用の画素ＴＦＴ１１に対応するセンサ１２のみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００３３】
図７は画像取込みのタイミングの一例を示すタイミング図である。まず、時刻ｔ１〜ｔ２では、走査線を順にオンさせて、信号線電位を各画素に書き込む通常の方法により１フレーム分の全画素を赤色表示する。次に、時刻ｔ３〜ｔ４では、センサ１２のプリチャージを行う。ここでは、バッファ１３に初期値を書き込むとともに、キャパシタＣ３に初期電荷を蓄積する。
【００３４】
次に、時刻ｔ４〜ｔ５では、センサ１２により画像取込みを行う。この期間は、センサ１２の受光量に応じて、キャパシタＣ３の蓄積電荷が変化する。次に、時刻ｔ５では、トランジスタＱ３がオンして、バッファ１３はキャパシタＣ３の電位を増幅する。そして、バッファ１３内の図４に示すトランジスタＱ５がオンし（時刻ｔ５〜ｔ６）、バッファ１３は出力の保持動作を行う。
【００３５】
その後、時刻ｔ７〜ｔ８では、各画素のバッファ１３の出力を１行ずつ順にアレイ基板の外部に出力する。
【００３６】
その後、時刻ｔ９〜ｔ１０では、１フレーム分の全画素を緑色表示させて、時刻ｔ１〜ｔ８と同様の処理を行う。その後、時刻ｔ１１〜ｔ１２では、１フレーム分の全画素を青色表示させて、時刻ｔ１〜ｔ８と同様の処理を行う。
【００３７】
このように、第１の実施形態では、１画素内の複数の副画素それぞれごとにセンサ１２を１つずつ設け、表示色を変えながら画像取込みを複数回にわたって行うため、センサ１２の出力を切り替える切換手段を設けなくても、各表示色に対応するセンサ１２での受光量に応じた電荷を個別にキャパシタＣ３に蓄積できる。したがって、各センサ１２とキャパシタＣ３との接続を切り替える切換手段が不要となり、アレイ基板の構造を簡略化でき、開口率と製造歩留まりを向上できる。開口率を高くできると、バックライトの輝度を低減できるため消費電力を低減でき、電池を長持ちさせることができる。
【００３８】
（第２の実施形態）
第２の実施形態は、画面の垂直方向に隣接する複数画素で１つのキャパシタＣ３を共有するものである。
【００３９】
図８は本発明に係る表示装置の第２の実施形態における１画素分の構成を詳細に示した回路図である。図８では、図３と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
【００４０】
各画素は、３つの副画素を有し、各副画素は画素ＴＦＴ１１とセンサ１２を有する。図８の表示装置は、垂直方向に隣接する２画素で、キャパシタＣ３と、バッファ１３と、トランジスタＱ３，Ｑ４とを共有している。
【００４１】
垂直方向に隣接する２画素の全センサ１２のカソード端子は同一の制御線Ｌ２に接続されている。この制御線Ｌ２と各センサ１２のアノード端子が接続される電源線Ｌ１との間にキャパシタＣ３が接続されている。
【００４２】
図９は第２の実施形態における画像取込みのタイミングを模式的に示す図である。画像取込みは６回に分けて行われる。まず、１フレーム分の垂直方向奇数画素の赤色用の画素ＴＦＴ１１すべてをオンさせ、１フレーム分の垂直方向奇数画素すべてを赤色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、垂直方向奇数画素の赤色表示用の画素ＴＦＴ１１に対応するセンサ１２ａのみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００４３】
次に、１フレーム分の垂直方向奇数画素すべてを緑色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、垂直方向奇数画素の緑色表示用の画素ＴＦＴ１１に対応するセンサ１２ｂのみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００４４】
次に、１フレーム分の垂直方向奇数画素すべてを青色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、垂直方向奇数画素の青色表示用の画素ＴＦＴ１１に対応するセンサ１２ｃのみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００４５】
次に、１フレーム分の垂直方向偶数画素すべてを赤色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、垂直方向偶数画素の赤色表示用の画素ＴＦＴ１１に対応するセンサ１２ａのみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００４６】
次に、１フレーム分の垂直方向偶数画素すべてを緑色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、垂直方向偶数画素の緑色表示用の画素ＴＦＴ１１に対応するセンサ１２ｂのみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００４７】
次に、１フレーム分の垂直方向偶数画素すべてを青色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、垂直方向偶数画素の青色表示用の画素ＴＦＴ１１に対応するセンサ１２ｃのみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００４８】
図１０は画像取込みのタイミングの一例を示すタイミング図である。まず、時刻ｔ１〜ｔ２では、１フレーム分の垂直方向奇数画素すべてを赤色表示させる。次に、時刻ｔ３〜ｔ４では、キャパシタＣ３とバッファ１３を初期化し、時刻ｔ４〜ｔ５では、センサ１２ａの撮像結果をキャパシタＣ３に蓄積し、時刻ｔ５〜ｔ６では、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。その後、時刻ｔ７〜ｔ８では、バッファ１３の出力を１行ずつ順に出力する。
【００４９】
次に、時刻ｔ９〜ｔ１０では、１フレーム分の垂直方向奇数画素すべてを緑色表示させて、時刻ｔ１〜ｔ８と同様の処理を行って、１フレーム分の垂直方向奇数画素の緑色表示用の画素ＴＦＴ１１に対応するセンサ１２ｂの画像取込み結果を出力する。
【００５０】
次に、時刻ｔ１１〜ｔ１２では、１フレーム分の垂直方向奇数画素すべてを青色表示させて、時刻ｔ１〜ｔ８と同様の処理を行って、１フレーム分の垂直方向奇数画素の青色表示用の画素ＴＦＴ１１に対応するセンサ１２の画像取込み結果を出力する。
【００５１】
次に、時刻ｔ１３〜ｔ１４では、１フレーム分の垂直方向偶数画素すべてを赤色表示させて、時刻ｔ１〜ｔ８と同様の処理を行って、１フレーム分の垂直方向偶数画素の赤色表示用の画素ＴＦＴ１１に対応するセンサ１２の画像取込み結果を出力する。
【００５２】
次に、時刻ｔ１５〜ｔ１６では、１フレーム分の垂直方向偶数画素すべてを緑色表示させて、時刻ｔ１〜ｔ８と同様の処理を行って、１フレーム分の垂直方向偶数画素の緑色表示用の画素ＴＦＴ１１に対応するセンサ１２の画像取込み結果を出力する。
【００５３】
次に、時刻ｔ１７〜ｔ１８では、１フレーム分の垂直方向偶数画素すべてを青色表示させて、時刻ｔ１〜ｔ８と同様の処理を行って、１フレーム分の垂直方向偶数画素の青色表示用の画素ＴＦＴ１１に対応するセンサ１２の画像取込み結果を出力する。
【００５４】
このように、第２の実施形態では、画面の垂直方向に隣接する複数画素でキャパシタＣ３とバッファ１３を共有するため、第１の実施形態よりもさらに画素の構造を簡略化でき、開口率と製造歩留まりのさらなる向上が図れる。
【００５５】
なお、図１０では、画面の垂直方向に隣接する２画素でキャパシタＣ３とバッファ１３を共有する例を説明したが、垂直方向に隣接する３画素以上でキャパシタＣ３とバッファ１３を共有してもよい。
【００５６】
（第３の実施形態）
第３の実施形態は、画面の水平方向に隣接する複数画素で１つのキャパシタＣ３を共有するものである。
【００５７】
図１１は本発明に係る表示装置の第３の実施形態における１画素分の構成を詳細に示した回路図である。図１１では、図３と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
【００５８】
各画素は、３つの副画素を有し、各副画素は画素ＴＦＴ１１とセンサ１２を有する。図１１の表示装置は、水平方向に隣接する２画素で、キャパシタＣ３と、バッファ１３と、トランジスタＱ３，Ｑ４とを共有している。
【００５９】
水平方向に隣接する２画素の全センサ１２のアノード端子は同一の電源線Ｌ１に接続され、カソード端子も同一の制御線Ｌ２に接続されている。これら電源線Ｌ１と制御線Ｌ２の間にキャパシタＣ３が接続されている。
【００６０】
図１２は第３の実施形態における画像取込みのタイミングを模式的に示す図である。画像取込みは６回に分けて行われる。まず、図１２（ａ）に示すように、１フレーム分の水平方向奇数画素の赤色用の画素ＴＦＴ１１すべてをオンさせ、１フレーム分の水平方向奇数画素すべてを赤色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、水平方向奇数画素の赤色表示用の画素ＴＦＴ１１に対応するセンサ１２のみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００６１】
次に、図１２（ｂ）に示すように、１フレーム分の水平方向奇数画素すべてを緑色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、水平方向奇数画素の緑色表示用の画素ＴＦＴ１１に対応するセンサ１２のみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００６２】
次に、図１２（ｃ）に示すように、１フレーム分の水平方向奇数画素すべてを青色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、水平方向奇数画素の青色表示用の画素ＴＦＴ１１に対応するセンサ１２のみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００６３】
次に、図１２（ｄ）に示すように、１フレーム分の水平方向偶数画素すべてを赤色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、水平方向偶数画素の赤色表示用の画素ＴＦＴ１１に対応するセンサ１２のみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００６４】
次に、図１２（ｅ）に示すように、１フレーム分の水平方向偶数画素すべてを緑色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、水平方向偶数画素の緑色表示用の画素ＴＦＴ１１に対応するセンサ１２のみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００６５】
次に、図１２（ｆ）に示すように、１フレーム分の水平方向偶数画素すべてを青色表示させた状態で、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。この場合、水平方向偶数画素の青色表示用の画素ＴＦＴ１１に対応するセンサ１２のみが撮像対象からの反射光を受光し、その受光量がキャパシタＣ３及びバッファ１３を経由してロジックＩＣ７で検出される。
【００６６】
図１３は画像取込みのタイミングの一例を示すタイミング図である。まず、時刻ｔ１〜ｔ２では、１フレーム分の水平方向奇数画素すべてを赤色表示させる。次に、時刻ｔ３〜ｔ４では、キャパシタＣ３とバッファ１３を初期化し、時刻ｔ４〜ｔ５では、センサ１２ａにより撮像を行い、時刻ｔ５〜ｔ６では、キャパシタＣ３の蓄積電荷に応じた２値データをバッファ１３に格納する。その後、時刻ｔ７〜ｔ８では、バッファ１３の出力を１行ずつ順に出力する。
【００６７】
次に、時刻ｔ９〜ｔ１０では、１フレーム分の水平方向奇数画素すべてを緑色表示させて、時刻ｔ１〜ｔ８と同様の処理を行って、１フレーム分の水平方向奇数画素の緑色表示用の画素ＴＦＴ１１に対応するセンサ１２の画像取込み結果を出力する。
【００６８】
次に、時刻ｔ１１〜ｔ１２では、１フレーム分の水平方向奇数画素すべてを青色表示させて、時刻ｔ１〜ｔ８と同様の処理を行って、１フレーム分の水平方向奇数画素の青色表示用の画素ＴＦＴ１１に対応するセンサ１２の画像取込み結果を出力する。
【００６９】
次に、時刻ｔ１３〜ｔ１４では、１フレーム分の水平方向偶数画素すべてを赤色表示させて、時刻ｔ１〜ｔ８と同様の処理を行って、１フレーム分の水平方向偶数画素の赤色表示用の画素ＴＦＴ１１に対応するセンサ１２の画像取込み結果を出力する。
【００７０】
次に、時刻ｔ１５〜ｔ１６では、１フレーム分の水平方向偶数画素すべてを緑色表示させて、時刻ｔ１〜ｔ８と同様の処理を行って、１フレーム分の水平方向偶数画素の緑色表示用の画素ＴＦＴ１１に対応するセンサ１２の画像取込み結果を出力する。
【００７１】
次に、時刻ｔ１７〜ｔ１８では、１フレーム分の水平方向偶数画素すべてを青色表示させて、時刻ｔ１〜ｔ８と同様の処理を行って、１フレーム分の水平方向偶数画素の青色表示用の画素ＴＦＴ１１に対応するセンサ１２の画像取込み結果を出力する。
【００７２】
このように、第３の実施形態では、画面の水平方向に隣接する複数画素でキャパシタＣ３とバッファ１３を共有するため、第１の実施形態よりもさらに画素の構造を簡略化でき、開口率と製造歩留まりのさらなる向上が図れる。
【００７３】
なお、図１３では、画面の水平方向に隣接する２画素でキャパシタＣ３とバッファ１３を共有する例を説明したが、水平方向に隣接する３画素以上でキャパシタＣ３とバッファ１３を共有してもよい。
【００７４】
【発明の効果】
以上詳細に説明したように、本発明によれば、複数の光電変換部が同一の電荷蓄積部を共有するため、画素の構成を簡略化でき、開口率と製造歩留まりの向上が図れる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の第１の実施形態の概略構成図。
【図２】画素アレイ部３の一部を詳細に示したブロック図。
【図３】１画素分の構成を詳細に示した回路図。
【図４】ＳＲＡＭの詳細構成を示す回路図。
【図５】画像取込み方法を説明する図。
【図６】第１の実施形態における画像取込みのタイミングを模式的に示す図。
【図７】画像取込みのタイミングの一例を示すタイミング図。
【図８】本発明に係る表示装置の第２の実施形態における１画素分の構成を詳細に示した回路図。
【図９】第２の実施形態における画像取込みのタイミングを模式的に示す図。
【図１０】画像取込みのタイミングの一例を示すタイミング図。
【図１１】本発明に係る表示装置の第３の実施形態における１画素分の構成を詳細に示した回路図。
【図１２】第３の実施形態における画像取込みのタイミングを模式的に示す図。
【図１３】画像取込みのタイミングの一例を示すタイミング図。
【符号の説明】
１  ガラス基板
２  半導体基板
３  画素アレイ部
４  信号線駆動回路
５  走査線駆動回路
６  出力信号処理部
７  ロジックＩＣ
１１  画素ＴＦＴ
１２，１２ａ，１２ｂ，１２ｃ  センサ
１３  バッファ
【図１】
2004153329.tif 000003
【図２】
2004153329.tif 000004
【図３】
2004153329.tif 000005
【図４】
2004153329.tif 000006
【図５】
2004153329.tif 000007
【図６】
2004153329.tif 000008
【図７】
2004153329.tif 000009
【図８】
2004153329.tif 000010
【図９】
2004153329.tif 000011
【図１０】
2004153329.tif 000012
【図１１】
2004153329.tif 000013
【図１２】
2004153329.tif 000014
【図１３】
2004153329.tif 000015