(57)【要約】【課題】寄生容量を低減し且つ特性が安定した光起電力装置と、この光起電力装置を用いてスイッチング時間を短縮させることが可能な半導体リレーを提供することにある。【解決手段】光起電力装置の受光素子６は絶縁体であるガラス基板２５上に配設されているので、アノード電極に接続されているアルミ配線１６と、受光素子６のカソード電極１９と同電位のガラス基板２５上のアルミ配線１６’との間で形成される寄生容量２３には、ガラス基板２５の容量が直列に接続されることになり、そのため導電ペーストを介して受光素子６を配設している従来構造の光起電力装置と比較して、寄生容量２３の低減が図れる。【選択図】図１
2004179217.tif 000002
【特許請求の範囲】
【請求項１】
半導体支持基板と、該半導体支持基板の一方の面側に設けられた半導体層とにより構成され、前記半導体層には、光源からの光エネルギーを電気エネルギーに変換する光電セルが前記半導体支持基板とは反対側の面に複数個形成されているとともに、これらの複数個の光電セルを電気的に直列接続する配線が前記半導体支持基板とは反対側の面に設けられている受光素子を有し、前記受光素子の半導体支持基板側を硬質の絶縁体を介して金属フレーム上に配設するとともに、前記受光素子のアノード電極またはカソード電極を前記フレームにボンディングワイヤにより電気的に接続していることを特徴とする光起電力装置。
【請求項２】
半導体支持基板と、前記半導体支持基板の一方の面側に設けられた半導体層とにより構成され、前記半導体層には、光源からの光エネルギーを電気エネルギーに変換する光電セルが前記半導体支持基板とは反対側の面に複数個形成されているとともに、これらの複数個の光電セルを電気的に直列接続する配線が前記半導体支持基板とは反対側の面に設けられている受光素子を有し、前記受光素子の半導体支持基板側を絶縁性基板上に配設するとともに、前記受光素子のアノード電極またはカソード電極を前記絶縁性基板上の配線にボンディングワイヤにより電気的に接続していることを特徴とする光起電力装置。
【請求項３】
前記受光素子は、前記半導体支持基板と前記半導体層との間に埋め込み酸化膜層が介在するＳＯＩ基板により構成されていることを特徴とする請求項１又は２記載の光起電力装置。
【請求項４】
前記半導体支持基板には、前記埋め込み酸化膜層と接している反対側の面側に開口を有し、前記埋め込み酸化膜層に至る凹所が形成されていることを特徴とする請求項３記載の光起電力装置。
【請求項５】
前記凹所に、絶縁性部材が埋設されていることを特徴とする請求項４記載の光起電力装置。
【請求項６】
前記凹所に、前記半導体層の前記光電セルが形成されている面から入射した光が全反射する部材が埋設されていることを特徴とする請求項４記載の光起電力装置。
【請求項７】
入力信号に応答して発光する発光素子と、該発光素子からの光エネルギーを受けて光起電力を発生する請求項１乃至６のいずれかに記載の光起電力装置と、この光起電力装置の光起電力によりオン／オフする出力開閉素子とを備えることを特徴とする半導体リレー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光照射により電気エネルギーを発声する光起電力装置並びにそれを用いた半導体リレーに関するものである。
【０００２】
【従来の技術】
近年、高周波のアナログ信号を高精度に伝達でき、高速にオンオフできるスイッチ素子として半導体スイッチのニーズが高まっている。このような半導体スイッチとしては、発光ダイオードのような発光素子と、フォトダイオードのような光電セルが複数個直列接続された光電セルアレイと、逆直列に接続された一対のＭＯＳＦＥＴからなり光電セルアレイの出力によりオンオフされる出力開閉素子とを備えた半導体リレーが知られている。
【０００３】
この種の半導体リレーの回路図を図５に示す。図５に示す半導体リレーは、発光ダイオードよりなる発光素子１を含む１次側回路と、発光素子１に光結合され光起電力を発生する光電セルアレイ２を含む２次側回路と、ゲート端子（以下、ゲートと略称する）同士およびソース端子（以下、ソースと略称する）同士がそれぞれ共通接続された２個のｎチャネルＭＯＳＦＥＴＱ１，Ｑ２からなる出力開閉素子３とを備え、１次側回路から２次側回路へ光結合により直流電力を伝達し、２次側回路に含まれる光起電力の起電力に応答して出力開閉素子３をオンオフさせるように構成されている。
【０００４】
尚、出力開閉素子３は、各ｎチャネルＭＯＳＦＥＴのドレイン端子（以下、ドレインと略称する）がそれぞれ出力端子４ａ，４ｂに接続されている。
【０００５】
ここにおいて、上述の出力開閉素子１３におけるゲート同士の接続点とソース同士の接続点との間に、ゲート−ソース間にバイアス抵抗５が接続されたノーマリオン型（デプレッション型）のｎチャネルＭＯＳＦＥＴＱ３が接続されている。このノーマリオン型のｎチャネルＭＯＳＦＥＴＱ３は、出力開閉素子３の各ＭＯＳＦＥＴＱ１，Ｑ２のゲート電荷を引き抜くために設けられている。さらに、前記ｎチャネルＭＯＳＦＥＴＱ３のゲート−ソース間には、ゲート−ドレイン間が短絡されたｎチャネルＭＯＳＦＥＴＱ４のソース−ドレイン間が接続されている。
【０００６】
以上説明した半導体リレーでは、出力開閉素子３によって交流電力を導通、遮断できるようになっている。
【０００７】
次に、上述の半導体リレーの動作について説明する。まず、出力開閉素子３をオフ状態からオン状態へ移行させるときの動作について説明する。
【０００８】
今、発光素子１に入力信号が流れて発光素子１が発光し、光電セルアレイ２が光起電力を発生すると、この光起電力による電流は最初、光電セルアレイ２の正極→ｎチャネルＭＯＳＦＥＴＱ３のドレイン→ｎチャネルＭＯＳＦＥＴＱ３のソース→バイアス抵抗５→光電セルアレイ２の負極の経路で流れる。
【０００９】
この電流によってバイアス抵抗５の両端にはノーマリオン型のｎチャネルＭＯＳＦＥＴＱ３のゲート−ソース間を逆バイアスする向きに電圧降下が発生し、バイアス抵抗５の両端電圧がノーマリオン型のｎチャネルＭＯＳＦＥＴＱ４の閾値電圧を超えるとノーマリオン型のｎチャネルＭＯＳＦＥＴＱ４が高インピーダンス化する。
【００１０】
この後、光電セルアレイ２の光起電力による電流はそのほとんどが光電セルアレイ２の正極→出力開閉素子３の各ＭＯＳＦＥＴＱ１，Ｑ２のゲート→出力開閉素子３の各ＭＯＳＦＥＴＱ１，Ｑ２のソース→バイアス抵抗５→光電セルアレイ２の負極の経路で流れて出力開閉素子３の各ＭＯＳＦＥＴＱ１，Ｑ２のゲート−ソース間を順バイアスする方向に充電する。そして、この充電電圧が出力開閉素子３の各ＭＯＳＦＥＴＱ１，Ｑ３の閾値電圧を超えると出力開閉素子３はターンオンする。
【００１１】
次に、出力開閉素子３をオン状態からオフ状態へ移行させるときの動作について説明する。
【００１２】
入力信号がなくなって、発光素子１が消灯すると、光電セルアレイ２の出力電流が減少する。このため、バイアス抵抗５の電圧降下が低下してｎチャネルＭＯＳＦＥＴＱ３が低インピーダンス状態となる。すると、出力開閉素子３の各ＭＯＳＦＥＴＱ１、Ｑ２のゲート−ソース間に蓄積されていた電荷および光電セルアレイ２の正極と負極との間に蓄積されていた電荷がｎチャネルＭＯＳＦＥＴＱ３を通して放電され、出力開閉素子３の各ＭＯＳＦＥＴＱ１、Ｑ２のゲート−ソース間電圧が閾値電圧を下回ったときに出力開閉素子３がターンオフする。このような半導体リレーにおいて、光電セルアレイ２の寄生容量は、半導体リレーのオン／オフの高速化に関わる重要な特性である。
【００１３】
まず、半導体リレーのターンオン時間の高速化について説明する。ターンオン時間の高速化では、ノーマリオン型のｎチャネルＭＯＳＦＥＴＱ１をいかに速く高インピーダンス化させるかが重要となる、発光素子１の光を受光し、光電セルアレイ２で発生する光起電力による電流は、まず初めに、光電セルアレイ２の正極→ｎ型チャネルＭＯＳＦＥＴＱ３のドレイン→ｎチャネルＭＯＳＦＥＴＱ３のソース→バイアス抵抗５→光電セルアレイ２の負極の経路で流れるが、この電流によって光電セルアレイ２の寄生容量が充電され、バイアス抵抗５の両端に発生する電圧降下が、ｎチャネルＭＯＳＦＥＴＱ３の閾値電圧を超えるとｎチャネルＭＯＳＦＥＴＱ３が高インピーダンス化する。
【００１４】
ここで、光電セルアレイ２の寄生容量を小さくすることで、ｎチャネルＭＯＳＦＥＴＱ３が速くターンオフし、半導体リレーのターンオン時間の高速化が図れる。
【００１５】
次に、半導体リレーのターンオフ時間の高速化について説明する。ターンオフ時間の高速化では、ノーマリオン型のｎチャネルＭＯＳＦＥＴＱ３をいかに速く低インピーダンス化させるかが重要となる。
【００１６】
今発光素子１が消灯し、光電セルアレイ２の出力電流が減少したとすると、バイアス抵抗５の電圧降下が低下してノーマリオン型のｎチャネルＭＯＳＦＥＴＱ３が低インピーダンス化する。ここで光電セルアレイ２の寄生容量が小さいほど、光電セルアレイ２の電流は速く減少し、ノーマリオン型のｎチャネルＭＯＳＦＥＴＱ３も速く低インピーダンス化することにより、半導体リレーのターンオフ時間の高速化が図れる。
【００１７】
この種の半導体リレーに用いられる光起電力装置としては図６に示すようなものがある。この図６に示す光起電力装置は、発光ダイオードよりなる発光素子１と、発光素子１に光結合され光起電力を発生する受光素子６と、発光素子１が実装され、その発光素子１の一方の電極と電気的に接続される金属フレーム７と、発光素子１の他方の電極と電気的に接続される金属フレーム８と、受光素子６が実装され、受光素子６の一方の電極（カソード電極）と電気的に接続される金属フレーム９と、受光素子６の他方の電極（アノード電極）とボンディングワイヤ２０’により電気的に接続される金属フレーム１０と、これらの素子１，６を光結合させる透明樹脂１１とこれらを包み込む遮光性の樹脂部１２とを備えている。
【００１８】
受光素子６は、半導体支持基板１３と、この半導体支持基板１３の一方の面側に設けられた半導体層１４とにより構成され、発光素子１と対向配置される。そして、半導体層１４には、光源（発光素子１）からの光エネルギーを電気エネルギーに変換する光電セル１５が半導体支持基板１３とは反対側の面に一面に複数個形成されているとともに、これらの複数個の光電セル１５を電気的に直列接続するアルミ配線１６が半導体支持基板１３とは反対側の面に設けられている。そしてこの受光素子６が、金属フレーム１７上に導電性のペースト１８を介して配設され、受光素子６のカソード電極１９は受光素子６が実装されている金属フレーム１７にボンディングワイヤ２０により電気的に接続されている。
【００１９】
そして、半導体リレーを構成するために、受光素子６が実装されている金属フレーム１７と出力開閉素子（図示せず）のソースがボンディングワイヤ（図示せず）により接続されており、また、受光素子６のアノード電極と前記出力開閉素子のゲートがボンディングワイヤ（図示せず）により接続されている。
【００２０】
光起電力を発生する光電セル１５は、受光素子６の半導体層１４に形成される。この光電セル１５は、半導体層１４をｐ型またはｎ型のいずれかである第一導電型領域２１とすると、半導体層１４の表面側に第二導電型領域２２が形成され、この半導体層１４と第二導電型領域２２とで形成されるｐ−ｎ接合で光起電力を発生させる。
【００２１】
そして、光電セル１５は、アルミ配線１６により、自己の第二導電型領域２２と、隣接する他の光電セル１５の第一導電型の半導体層１４とが接続され、これにより複数の光電セル１５が直列接続される形となり、これらの光電セル１５の直列合成出力が光起電力装置の出力となる。
【００２２】
このように構成される光起電力装置では、入力信号により発光素子１が発光すると、その光は透明樹脂１１を通して受光素子６に照射される。そして受光素子６の発光素子１と対向する面に形成された光電セル１５内で、光起電力効果により光起電力が発生する。
【００２３】
導電ペースト或いは絶縁ペーストを介して金属フレームに受光素子を配設する構成の従来例も提供されている。（例えば、特許文献１）
【００２４】
【特許文献１】特開平１０−４１５３７号公報（図１，図２）
【００２５】
【発明が解決しようとする課題】
しかしながら、受光素子が導電性のペーストを介して金属フレームに配設されている従来例（図６の場合）では、受光素子６のカソード電極１９と同電位である金属フレーム１７と、受光素子６のアノード電極に接続されているアルミ配線１６との間で電位差が生じ、光電セル１５間分離のため絶縁酸化膜層２４を介して寄生容量２３が上述のように発生する。そのため半導体リレーのターンオン時間およびターンオフ時間の高速化をねらって、光電セルアレイのｐ−ｎ接続で形成される寄生容量を低減をしても、この受光素子６が実装されている金属フレーム１７と、アノード電極と接続されているアルミ配線１６との間で形成される寄生容量２３がボトルネックとなり、十分な高速化が図れないという問題があった。
【００２６】
一方絶縁ペーストを介して金属フレームに受光素子を配設し、絶縁ペースト容量を寄生容量に直列に入れることで、寄生容量の低減を図れるものの、厚さが不安定な絶縁ペーストを用いるため特性が安定しないという問題があった。
【００２７】
本発明は、上記の点に鑑みて為されたものであって、その目的とするところは寄生容量を低減し且つ特性が安定した光起電力装置と、この光起電力装置を用いてスイッチング時間を短縮させることが可能な半導体リレーとを提供することにある。
【００２８】
【課題を解決するための手段】
上記目的を達成するために、請求項１の光起電力装置の発明では、半導体支持基板と、該半導体支持基板の一方の面側に設けられた半導体層とにより構成され、前記半導体層には、光源からの光エネルギーを電気エネルギーに変換する光電セルが前記半導体支持基板とは反対側の面に複数個形成されているとともに、これらの複数個の光電セルを電気的に直列接続する配線が前記半導体支持基板とは反対側の面に設けられている受光素子を有し、前記受光素子の半導体支持基板側を硬質の絶縁体を介して金属フレーム上に配設するとともに、前記受光素子のアノード電極またはカソード電極を前記フレームにボンディングワイヤにより電気的に接続したことを特徴とし、寄生容量に直列に絶縁体による容量が接続されるため、受光素子が実装されている金属フレームと受光素子のアノード電極に接続される配線との間で形成される寄生容量の低減が図れ、しかも硬質の絶縁体を用いるため絶縁体の厚さが管理でき、安定した絶縁体による容量が得られ、そのため安定した特性が得られる。
【００２９】
請求項２の光起電力装置の発明では、半導体支持基板と、前記半導体支持基板の一方の面側に設けられた半導体層とにより構成され、前記半導体層には、光源からの光エネルギーを電気エネルギーに変換する光電セルが前記半導体支持基板とは反対側の面に複数個形成されているとともに、これらの複数個の光電セルを電気的に直列接続する配線が前記半導体支持基板とは反対側の面に設けられている受光素子を有し、前記受光素子の半導体支持基板側を絶縁性基板上に配設するとともに、前記受光素子のアノード電極またはカソード電極を前記絶縁性基板上の配線にボンディングワイヤにより電気的に接続していることを特徴とし、受光素子が実装されている絶縁性基板の容量が、受光素子のアノード電極に接続されている配線と、受光素子のカソード電極と同電位の配線との間で形成される寄生容量に直列接続されるため、寄生容量の低減が図れ、しかも金属フレームを用いる場合に比して寄生容量を小さくすることができ、厚さが管理できる絶縁性基板を用いるため絶縁性による容量も安定し、結果安定した特性が得られる。
【００３０】
請求項３の光起電力装置の発明では、請求項１又は２の発明において、前記受光素子が、前記半導体支持基板と前記半導体層との間に埋め込み酸化膜層が介在するＳＯＩ基板により構成されていることを特徴とし、一層の寄生容量の低減が図れる。
【００３１】
請求項４の光起電力装置の発明では、請求項３の発明において、前記半導体支持基板には、前記埋め込み酸化膜層と接している反対側の面側に開口を有し、前記埋め込み酸化膜層に至る凹所が形成されていることを特徴とし、光電セル間で形成される寄生容量の低減も図れる。
【００３２】
請求項５の光起電力装置の発明では、請求項４の発明において、前記凹所に、絶縁性部材が埋設されていることを特徴とし、受光素子の寄生容量の低減が図れるとともに、受光素子の強度をアップすることができ、素子の実装、封止工程における素子の割れが防止できる。
【００３３】
請求項６の光起電力装置の発明では、請求項４の発明において、前記凹所に、前記半導体層の前記光電セルが形成されている面から入射した光が全反射する部材が埋設されていることを特徴とし、受光素子の寄生容量の低減が図れるとともに、受光素子の強度をアップすことができる上に、光起電力による電流の増加が図れる。
【００３４】
請求項７の半導体リレーの発明では、入力信号に応答して発光する発光素子と、該発光素子からの光エネルギーを受けて光起電力を発生する請求項１乃至６のいずれかに記載の光起電力装置と、この光起電力装置の光起電力によりオン／オフする出力開閉素子とを備えることを特徴とし、受光素子の寄生容量の低減により、スイッチング時間を短縮させることが可能な半導体リレーが実現できる。
【００３５】
【発明の実施の形態】
以下本発明を実施形態により説明する。
（実施形態１）
図１は本実施形態の光起電力装置が備える受光素子部位の断面図である。本実施形態の受光素子６は図１に示すように、半導体支持基板１３と、この半導体支持基板１３の一方の面側に設けられた半導体層１４とにより構成され、図外の発光素子と対向配置される。
【００３６】
そして、半導体層１４には、光源からの光エネルギーを電気エネルギーに変換する光電セル１５が半導体支持基板１３とは反対側の面に一面に複数個形成されているとともに、これらの複数個の光電セル１５を電気的に直列接続する配線が半導体支持基板１３とは反対側の面に設けられている受光素子６が、絶縁性基板であるガラス基板２５に配設され、受光素子６のカソード電極１９がガラス基板２５上のアルミ配線１６’にボンディングワイヤ２０により電気的に接続されている。尚隣接する光電セル１５、１５間は分離領域２６で分離されている。
【００３７】
本実施形態では、半導体支持基板１３と半導体層１４との間に絶縁層である埋め込み酸化膜層２７が介在するＳＯＩ基板により構成されている。尚埋め込み酸化膜層２７の厚みは例えば約２μｍ程度としている。
【００３８】
ここで、受光素子６は、半導体センサー等で用いられる通常プロセスの陽極接合により、ガラス基板２５上に配設される。また、ガラス基板２５としては、パイレックス（Ｒ）ガラス（商品名）等が用いられ、比誘電率は４．６である。
【００３９】
さて本実施形態では、受光素子６を絶縁体であるガラス基板２５上に配設しているので、受光素子６のアノード電極に接続されているアルミ配線１６と、受光素子６のカソード電極１９と同電位のアルミ配線１６’との間で形成される寄生容量２３には、ガラス基板２５の容量２３’が直列に接続される。
【００４０】
よって、本実施形態では、導電ペーストを介して受光素子６を配設している従来構造の光起電力装置と比較して、受光素子６の寄生容量の低減が図れる。
【００４１】
尚図６の構成要素と同じ構成要素には同じ符号を付し説明は省略する。
【００４２】
（実施形態２）
図２は本実施形態の光起電力装置が備える受光素子部位の断面図である。本実施形態の受光素子６は図２に示すように金属フレーム１７上に硬質の絶縁体、例えばガラス基板２５を介して半導体支持基板１３を配設したものであり、半導体支持基板１３には、埋め込み酸化膜層２７と接している反対側の面側に開口を有し、埋め込み酸化膜層２７に至る凹所２８が形成されている。この凹所２８はシリコン垂直掘り込み加工であるＩＣＰ等により形成される。
【００４３】
而して本実施形態では、埋め込み酸化膜層２７が露出した構造になるので、半導体層１４の上面から入射された光が、空気−埋め込み酸化膜層２７界面で反射され、光電セル１５に再入射されるので、光生成電流を増大することができる。
【００４４】
ここで、光電セル１５の光起電力による電流を最大限に発生させるためには、半導体層１４の厚みとして、約６０μｍ必要である。本実施形態によれば、発光素子１から受光素子６への入射光が、空気−埋め込み酸化膜界面で反射されるので、最大限の光生成電流を発生する場合でも、半導体層１４を６０μｍ以下に薄膜化することができる。これにより、各光電セル１５を電気的に分離するためのセル層分離領域２６を浅くすることができ、セル間分離領域２６を形成するシリコン垂直掘り込み加工であるＩＣＰ等の工程を簡易に実施することができる。
【００４５】
さらに、本実施形態では、受光素子６が実装され、受光素子６のカソード電極１９と同電位である金属フレーム１７と、受光素子６のアノード電極とで形成される寄生容量２３とガラス基板２５の容量２３’とが直列に接続されるため受光素子６の寄生容量を低減できるとともに、各光電セル１５間で埋め込み酸化膜層２７および半導体支持基板１３を介して形成される寄生容量も凹所２８の存在により低減することができる。特に半導体支持基板１３と金属フレーム１７との間の距離をガラス基板２５のような硬質の絶縁体で安定化できるため、受光素子６の寄生容量がばらつかず安定した特性が得られる。
【００４６】
尚図１，図６の構成要素と同じ構成要素には同じ符号を付し説明は省略する。
【００４７】
（実施形態３）
図３は本実施形態の光起電力装置の受光素子部の断面図である。本実施形態の受光素子６は図３に示すように、凹所２８に、絶縁性部材２９が埋設されている。これにより、実施形態２と同様に受光素子６の寄生容量２３の低減が図れるとともに、受光素子６の力学的強度が増し、素子の実装、封止工程における素子のわれを防止できる。
【００４８】
尚本実施形態は、実施形態２の空所２８に絶縁性部材２９を埋設した以外は実施形態２と同じであるので、その他の構成についての説明は省略する。
【００４９】
（実施形態４）
図３は本実施形態の光起電力装置の受光素子部の断面図である。本実施形態の受光素子６は図３に示すように、凹所２８に、半導体層１４の光電セル１５が形成されている面から入射した光が全反射する部材、例えばフォトニック結晶部材３０が埋設されている。
【００５０】
ここで、発光素子１からの光を赤外光とすると、赤外光の波長と同程度の格子間隔を持つフォトニック結晶部材３０を、半導体支持基板１３の凹所２８に埋設すれば、このフォトニック結晶部材３０で発光素子１からの入射光は全反射し、光電セル１５に再入射する。これにより、受光素子６の寄生容量２３を低減できるとともに、光生成電流の増大が図れる。
【００５１】
また、凹所２８にフォトニック結晶部材３０が埋設されることにより、受光素子６の力学的強度が増し、素子の実装、封止工程における素子のわれも防止できる。
【００５２】
尚実施形態２乃至４の凹所２８及びそれを利用した構成を実施形態１の構成に用いても良い。
【００５３】
而して、実施形態１から実施形態４のいずれの光起電力装置を用いて半導体リレーを構成することで、光起電力装置の受光素子６の寄生容量２３が低減されているため、ターンオン時間およびターンオフ時間が短縮された半導体リレーを提供できる。
【００５４】
尚半導体リレーの回路としては種々あるので、ここでは例示しないが、図５の回路と同じ回路構成として良い。
【００５５】
【発明の効果】
請求項１の光起電力装置の発明は、半導体支持基板と、該半導体支持基板の一方の面側に設けられた半導体層とにより構成され、前記半導体層には、光源からの光エネルギーを電気エネルギーに変換する光電セルが前記半導体支持基板とは反対側の面に複数個形成されているとともに、これらの複数個の光電セルを電気的に直列接続する配線が前記半導体支持基板とは反対側の面に設けられている受光素子を有し、前記受光素子の半導体支持基板側を硬質の絶縁体を介して金属フレーム上に配設するとともに、前記受光素子のアノード電極またはカソード電極を前記フレームにボンディングワイヤにより電気的に接続したので、寄生容量に直列に絶縁体による容量が接続されるため、受光素子が実装されている金属フレームと受光素子のアノード電極に接続される配線との間で形成される寄生容量の低減が図れ、しかも硬質の絶縁体を用いるため絶縁体の厚さが管理でき、安定した絶縁体による容量が得られ、そのため安定した特性が得られるという効果がある。
【００５６】
請求項２の光起電力装置の発明は、半導体支持基板と、前記半導体支持基板の一方の面側に設けられた半導体層とにより構成され、前記半導体層には、光源からの光エネルギーを電気エネルギーに変換する光電セルが前記半導体支持基板とは反対側の面に複数個形成されているとともに、これらの複数個の光電セルを電気的に直列接続する配線が前記半導体支持基板とは反対側の面に設けられている受光素子を有し、前記受光素子の半導体支持基板側を絶縁性基板上に配設するとともに、前記受光素子のアノード電極またはカソード電極を前記絶縁性基板上の配線にボンディングワイヤにより電気的に接続していることを特徴とし、受光素子が実装されている絶縁性基板の容量が、受光素子のアノード電極に接続されている配線と、受光素子のカソード電極と同電位の配線との間で形成される寄生容量に直列接続されるため、寄生容量の低減が図れ、しかも金属フレームを用いる場合に比して寄生容量を小さくすることができ、厚さが管理できる絶縁性基板を用いるため絶縁性による容量も安定し、結果安定した特性が得られるという効果がある。
【００５７】
請求項３の光起電力装置の発明は、請求項１又は２の発明において、前記受光素子が、前記半導体支持基板と前記半導体層との間に埋め込み酸化膜層が介在するＳＯＩ基板により構成されていることを特徴とし、一層の寄生容量の低減が図れるという効果がある。
【００５８】
請求項４の光起電力装置の発明は、請求項３の発明において、前記半導体支持基板には、前記埋め込み酸化膜層と接している反対側の面側に開口を有し、前記埋め込み酸化膜層に至る凹所が形成されていることを特徴とし、光電セル間で形成される寄生容量の低減も図れるという効果がある。
【００５９】
請求項５の光起電力装置の発明は、請求項４の発明において、前記凹所に、絶縁性部材が埋設されていることを特徴とし、受光素子の寄生容量の低減が図れるとともに、受光素子の強度をアップすることができ、素子の実装、封止工程における素子の割れが防止できるという効果がある。
【００６０】
請求項６の光起電力装置の発明は、請求項４の発明において、前記凹所に、前記半導体層の前記光電セルが形成されている面から入射した光が全反射する部材が埋設されていることを特徴とし、受光素子の寄生容量の低減が図れるとともに、受光素子の強度をアップすことができる上に、光起電力による電流の増加が図れるという効果がある。
【００６１】
請求項７の半導体リレーの発明は、入力信号に応答して発光する発光素子と、該発光素子からの光エネルギーを受けて光起電力を発生する請求項１乃至６のいずれかに記載の光起電力装置と、この光起電力装置の光起電力によりオン／オフする出力開閉素子とを備えることを特徴とし、受光素子の寄生容量の低減により、スイッチング時間を短縮させることが可能な半導体リレーを提供できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態１を示す断面図である。
【図２】本発明の実施形態２を示す断面図である。
【図３】本発明の実施形態３を示す断面図である。
【図４】本発明の実施形態４を示す断面図である。
【図５】半導体リレーの回路図である。
【図６】従来の半導体リレーの断面図である。
【符号の説明】
６  受光素子
１０  金属フレーム
１３  半導体支持基板
１４  半導体層
１５  光電セル
１６、１６’  アルミ配線
１９  カソード電極
２０，２０’ボンディングワイヤ
２１  第一導電型領域
２２  第二導電型領域
２３  寄生容量
２３’ガラス基板の容量
２５  ガラス基板
２６  分離領域
【図１】
2004179217.tif 000003
【図２】
2004179217.tif 000004
【図３】
2004179217.tif 000005
【図４】
2004179217.tif 000006
【図５】
2004179217.tif 000007
【図６】
2004179217.tif 000008