(57)【要約】【課題】一次電流の周波数が高い場合でも、磁気センサの出力端子側に誘導電圧が発生するのを抑制し、ノイズの影響を受けることなく、一次電流の値を正確に計測する。【解決手段】感磁部２は、４本のワイヤ３によってリード端子４に接続されている。入力電流は端子１１および１３から基板８の表面に設けられたリード線５およびリード端子４を通って感磁部２に供給される。出力信号は感磁部２→リード端子４→リード線５→端子１２、および感磁部２→リード端子４→スルーホール６→裏面のリード線７→スルーホール６→端子１４という経路によって端子１２および１４間に出力される。感磁部２からの出力を取り出す導線路を構成する各リード線およびリード端子は、端子１２から端子１４に至る経路が磁束に対して開口面積がゼロとなるように配設されている。【選択図】        図３
2004153020.tif 000002
【特許請求の範囲】
【請求項１】
磁性体で形成されたコアと、該コアに巻装される複数組の巻線とを備えたトランスにおいて、
前記コアの少なくとも一部に設けたギャップ部に発生する磁束密度を検出するアナログ出力型の磁気センサと、
前記磁気センサの出力側に誘導電圧が発生するのを抑制する抑制手段と、
を備えたことを特徴とするトランス。
【請求項２】
請求項１に記載のトランスにおいて、
前記磁気センサは、基板上に形成された被検出磁界を検知する感磁部を備え、
前記抑制手段は、前記基板の表裏両面に渡って形成され、前記被検出磁界の強度に応じた電気的出力を前記感磁部から取り出す出力導線路を備え、
前記出力導線路が前記被検出磁界と交差する開口面積を零とするために、前記表裏両面に渡って形成された出力導線路の少なくとも一方は、前記被検出磁界の方向から見て、前記感磁部の一方の面を完全に覆う大面積部を有し、さらに前記表裏両面に渡って形成された出力導線路のうち前記大面積部を除く部分は実質的に前記基板を介して重なっている構造を有する、
ことを特徴とするトランス。
【請求項３】
請求項２に記載のトランスにおいて、
前記出力導線路の大面積部にスリット状開口部を設けたことを特徴とするトランス。
【請求項４】
請求項１ないし３のいずれかに記載のトランスにおいて、
前記磁性体で形成されたコアは、第１のＥ型コアおよび第２のＥ型コア、または、Ｅ型コアおよびＩ型コアで構成されることを特徴とするトランス。
【請求項５】
請求項１ないし４のいずれかに記載のトランスにおいて、
前記アナログ出力型の磁気センサは、ホール素子またはホールＩＣであることを特徴とするトランス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば直流電源として用いるＤＣ／ＤＣコンバータ，ＡＣ／ＤＣコンバータなどに使用される、トランスに関する。
【０００２】
【従来の技術】
従来から周知の如く、大半の電子機器は、商用電源であるＡＣ１００Ｖのままでは、満足にその機能を果たすことができないので、ＤＣ５ＶまたはＤＣ２４Ｖのように入力ＡＣ電圧を変換する電源装置が必要である。
【０００３】
一方、昨今では電力の高効率化が要求されており、各種装置用の電源の構成にも改善が要求されている。更なる電源の高効率化のため、電源回路の各所に電流センサなどの電流検知手段を設け、その出力値に基づいて制御回路にフィードバックをかけ効率化を進める方法が一般的である。
【０００４】
電流検知を行うための１つの解決手法として、シャント抵抗を用いる方法が広く知られている。しかし、この方法ではシャント抵抗で電圧降下が生じることから、大電流を扱う電源回路において、その電力ロスは無視できない大きな値になってしまう。
【０００５】
また、シャント抵抗は温度特性を有しているので、その温度特性に対応した補正回路が必要になることから、電源装置が高価になるという問題が生じてくる。
【０００６】
さらに、電力の効率化を達成するためフィードバック制御を行うには、従来用いていなかった各種センサを新たに設置する必要があるので、電源装置全体のサイズが大きくなるほか、高価になってしまうという問題が生じてくる。
【０００７】
一方、他の技術文献（特許文献１参照）においては、チョークコイル内蔵回路の電流検出装置が開示されている。しかし、チョークコイルは入力電流の突入分を平滑化する部品であるので、平滑後の出力電流とは若干異なる平滑前の電流に起因する磁束密度がコア部に発生する。当然のことながら、磁気センサ部分にも同様の磁束密度が発生する。そこで、より一層の効率化を進めるために、電源回路などではチョーク部分で電流検知を行うのではなく、平滑後の電圧変換を行うトランス部分で電流検知を行うことが必要になってくる。
【０００８】
【特許文献１】
特開２００２−１８１８５１号公報（第４頁，図１）
【０００９】
【発明が解決しようとする課題】
そこで、本発明者は、このような従来の問題を考慮して、電源装置には必要不可欠な部品であるトランス自体に、電流センサ機能を併有させることにより、電源装置を既存の大きさのままとし、且つ電流センサでの電力ロスが生じないようにしたトランスを見出した。つまり、磁性体で形成されたコアと、該コアに巻装される複数組の巻線とを備えたトランスにおいて、前記コアの少なくとも一部に設けたギャップ部に発生する磁束密度を検出する、アナログ出力型の磁気センサを有することを特徴とするものである（特願２００２−２５８１８６号）。
【００１０】
しかしながら、このトランスは、一次電流の周波数が高い場合には、磁気センサの出力端子側に誘導電圧が発生し、磁気センサ出力のＳ／Ｎが低下するという問題が生じる。
この問題について、さらに以下に詳述する。
【００１１】
そこで、従来から用いられている磁電変換素子、たとえば、ホール素子により磁界を検出する場合の動作原理を図８を参照して説明する。
【００１２】
図８において、ホール素子１は紙面に垂直で磁束密度Ｂなる磁界中に置かれている。線９−１０は磁界が変化する領域の境界線を示し、この境界線９−１０の矢印側で磁界が加わっている。駆動電流を端子１１および１３に加えると、感磁部２に生起したホール電圧は端子１２および１４から取り出される。
【００１３】
一方、磁界の移動あるいは増減に起因してホール素子１と交叉する磁束φが時間的に変化すると、端子１２および１４に接続されたリード線４により形成され、且つ図８中にハッチングを付して示される開口面積Ｓなるループ状の導線路に、電磁誘導作用により起電力Ｖφが生起する。
【００１４】
起電力Ｖφは、一般に、誘導電圧と呼ばれ、
Ｖφ＝−ｄφ／ｄｔ＝−ＳｄＢ／ｄｔ        （１）
となる。
【００１５】
本来、ホール素子の積感度をＫＨ，駆動電流をＩＣとおけば、端子１２および１４から、
ＶＨ＝ＫＨ・ＩＣ・Ｂ        （２）
なるホール電圧が出力されるべきであるが、誘導電圧Ｖφが混入すると出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝ＶＨ＋Ｖφ        （３）
となって、磁束密度に比例する出力ＶＨを得る目的のためには誤差が生じてしまうことになる。
【００１６】
この誤差成分、すなわち誘導電圧Ｖφは、磁束量または磁束密度の時間的変化率に比例するので、磁界が急激に変化する場合、たとえば、高周波の交番磁界などでは、ホール電圧と同等、または、それ以上の電圧となることがあり、大きな誤差となって問題である。
【００１７】
よって本発明の目的は、このような問題に鑑み、電源装置には必要不可欠な部品であるトランス自体に、電流センサ機能を併有させることにより、電源装置を既存の大きさのままとし、且つ電流センサでの電力ロスが生じないようにしたトランスを提供することにある。
【００１８】
特に、本発明の目的は、一次電流の周波数が高い場合でも、磁気センサの出力端子側に誘導電圧が発生するのを抑制し、磁気センサ出力のＳ／Ｎが低下するという問題が生じないトランスを提供することにある。
【００１９】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係る本発明は、磁性体で形成されたコアと、該コアに巻装される複数組の巻線とを備えたトランスにおいて、前記コアの少なくとも一部に設けたギャップ部に発生する磁束密度を検出するアナログ出力型の磁気センサと、前記磁気センサの出力側に誘導電圧が発生するのを抑制する抑制手段と、を備える。
【００２０】
請求項２に係る本発明は、請求項１に記載のトランスにおいて、前記磁気センサは、基板上に形成された被検出磁界を検知する感磁部を備え、前記抑制手段は、前記基板の表裏両面に渡って形成され前記被検出磁界の強度に応じた電気的出力を前記感磁部から取り出す出力導線路を備え、前記出力導線路が前記被検出磁界と交差する開口面積を零とするために、前記表裏両面に渡って形成された出力導線路の少なくとも一方は、前記被検出磁界の方向から見て、前記感磁部の一方の面を完全に覆う大面積部を有し、さらに前記表裏両面に渡って形成された出力導線路のうち前記大面積部を除く部分は実質的に前記基板を介して重なっている構造を有する。
【００２１】
請求項３に係る本発明は、請求項２に記載のトランスにおいて、前記出力導線路の大面積部にスリット状開口部を設けたものである。
【００２２】
請求項４に係る本発明は、請求項１ないし３のいずれかに記載のトランスにおいて、前記磁性体で形成されたコアは、第１のＥ型コアおよび第２のＥ型コア、または、Ｅ型コアおよびＩ型コアで構成される。
【００２３】
請求項５に係る本発明は、請求項１ないし４のいずれかに記載のトランスにおいて、前記アナログ出力型の磁気センサは、ホール素子またはホールＩＣである。
【００２４】
上記の構成をとることにより、既存の大きさのままで、電流センサの機能を有したトランスを構成でき、さらにセンサでの電力ロスを生じない安価な構成をとる、省電力化に貢献可能なトランスが得られる。
【００２５】
特に、一次電流の周波数が高い場合でも、磁気センサの出力端子側に誘導電圧が発生するのを抑制し、磁気センサ出力のＳ／Ｎが低下することがない。
【００２６】
なお、コア材料としては、一般的な磁性材料であるフェライトの他にも、ケイ素鋼板、電磁軟鉄を代表とするソフトマグネティック金属材料など様々な磁性体の適用が可能であり、周波数特性や温度特性などを考慮して最適な材料を選ぶ必要がある。
【００２７】
コア形状については、特に種類の限定はないが、通常量産されているＥ型コアを２つ用いる場合や、Ｅ型コアとＩ型コアを用いる場合、その他にもトロイダル形状など様々な形状が適用可能であり、少なくとも１箇所以上のギャップ部を有する必要がある。なお、このギャップ部については、コア中で磁気飽和を防ぐために必要なものであり、磁気センサを配設するために、新規に設けたものではない。
【００２８】
アナログ出力型の磁気センサについては、ホール素子やホールＩＣ、ＭＲ、フラックスゲートセンサ、ＭＩセンサなどが適用可能であるが、小型かつ安価で磁束の極性に依存した出力を出すホール素子やリニア出力型のホールＩＣが望ましい。
【００２９】
磁気センサの誘導電圧抑制手段については、少なくとも出力端子側に設けることで誘導電圧の影響の大半を除去できるが、入力端子側にも誘導電圧抑制を行うことが望ましい。
また、導線路の大面積部にスリット状開口部を設けることが好ましい。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
【００３１】
図１（Ａ）は、本発明の一実施の形態における断面構造を、簡略化した模式図として示したものである。図１（Ｂ）は、図１（Ａ）を上面から見た平面図である。
【００３２】
本実施の形態に係るトランスのコアは、３つの磁脚５３，５４，５５を有するＥ型コア４１と、このＥ型コア４１の磁脚５３，５５を連結するＩ型コア４２からなる。Ｅ型コア４１に含まれている中央磁脚５４の先端とＩ型コア４２は、ギャップ部４３を介して対向配置されている。なお、上記Ｅ型コア４１とＩ型コア４２との間にあるギャップ部４３は、磁気飽和を避けるために必要なものであり、センサ配置のために新規に設けたものではない。
【００３３】
本実施の形態に係るトランスを構成する一次巻線および二次巻線３１は、共にＥ型コア４１の中央磁脚５４を巻装軸として巻回されている。通常、一次巻線および二次巻線３１は、電流分割巻きか、あるいは電圧分割巻きで一体的に巻かれ、一次と二次の巻線の結合を良好にしている。なお、巻装軸とは、コイルを装着する軸状物のことでコイルを直巻するときの磁脚であり、あるいはコイルを巻回したボビンを取り付ける磁脚などがこれらに該当する。
【００３４】
本実施の形態に係るトランスでは、Ｅ型コア４１とＩ型コア４２との間にあるギャップ部４３に、アナログ出力型の磁気センサであるホール素子２１を配設してある。このことにより、ギャップ部４３に発生する磁束密度を検知することが可能になる。
【００３５】
図２は、本実施の形態に係るトランスの一次電流と、ホール素子部の磁束密度との関係を示す特性図である。ギャップ部４３の磁束密度は、当然トランスの一次巻線部分に流れる一次電流に比例した値になるので、特性としては、一次電流に対して直線的にホール素子２１の出力が変化する。このホール素子２１の出力より、電力ロスを生じることなく、一次電流値を測定することが可能になる。
【００３６】
また、ホール素子２１のような低消費電力型の磁気センサを用いているので、基本的に電力ロスは発生しない。したがって、シャント抵抗で一次電流を検知する従来例に比べて電力ロスが格段に少なくなり、一層の電力の高効率化を実現することが可能になる。
【００３７】
なお、コア材料としては、一般的な磁性材料であるフェライトの他にも、ケイ素鋼板、電磁軟鉄を代表とするソフトマグネティック金属材料など様々な磁性体の適用が可能であり、周波数特性や温度特性などを考慮して最適な材料を選ぶ必要がある。
【００３８】
コア形状については、特に種類の限定はないが、通常量産されているＥ型コアを２つ用いる場合や、Ｅ型コアとＩ型コアを用いる場合、その他にもトロイダル形状など様々な形状が適用可能であり、少なくとも１箇所以上のギャップ部を有する必要がある。
【００３９】
アナログ出力型の磁気センサについては、ホール素子やホールＩＣ，ＭＲ，フラックスゲートセンサ，ＭＩセンサなどが適用可能であるが、小型かつ安価で磁束の極性に依存した出力を出すホール素子やリニア出力型のホールＩＣが望ましい。
【００４０】
図３は、本実施の形態で用いるホール素子部分を示す構成図である。
図３において、１はＤＩＰ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｐａｃｋａｇｅ）型ホール素子であり、このホール素子１は基板８に取り付けられている。感磁部２は、４本のワイヤ３によってリード端子４に接続されている。さらにリード端子４は一点鎖線で囲まれた樹脂モールド部分の外側に引き出されて、基板８の表面に設けられたリード線５および基板８の裏面に設けられたリード線７を経て端子１１，１２，１３および１４に接続されている。すなわち、入力電流は端子１１および１３から基板８の表面に設けられたリード線５およびリード端子４を通って感磁部２に供給される。
【００４１】
一方、出力信号は感磁部２→リード端子４→リード線５→端子１２、および感磁部２→リード端子４→スルーホール６→裏面のリード線７→スルーホール６→端子１４という経路によって端子１２および１４間に出力される。この図３に示すように、感磁部２からの出力を取り出す導線路を構成する各リード線およびリード端子は、端子１２から端子１４に至る経路が磁束に対して開口面積がゼロとなるように配設されている。
【００４２】
基板８としては、厚さ０．２ｍｍ程度のフレキ基板を用いる。リード線５および７は、基板８の両面に密着した厚さ２０μｍの銅箔をエッチングして図１に示したような配線パターンに形成して得る。裏面側のリード線７は、スルーホール６により、表面側のリード端子４および端子１４と接続されている。
【００４３】
ワイヤ３としては金線を用い、このワイヤ線は、ワイヤボンディングにより感磁部２とリード端子４を接続している。リード端子４は、ハンダによりリード線５と接続されている。
【００４４】
境界線９−１０は、磁界が変化する領域の境界を示し、境界線９−１０の矢印側で紙面に垂直な方向の磁束密度Ｂなる磁界が加わっていることを示す。
【００４５】
このような構造により、端子１２からリード線５，リード端子４，ワイヤ３，感磁部２を通りスルーホール６および裏面のリード線７を経て端子１４に至るループ状の導線路は、磁束と交叉する開口面積が零であるため、誘導電圧Ｖφを発生しない。
【００４６】
なお、本実施の形態ではリード線７はホール素子１の裏面部分において幅を広く形成してホール素子１を接続する際の位置ずれやワイヤ３の変形などがあってもループ状導線路に開口面積が生じないようにした。
【００４７】
また、リード線７は磁束と交叉する面積が表面のリード線５に比較して大きいが、銅箔の厚さを２０μｍ以下に薄くすることによって、渦電流による損失の影響を実質的に無くすことができる。
【００４８】
さらに、図４および図５に示すように、リード線７に細いスリット状開口部１５を設けることによって、磁界の磁束密度あるいは周波数が増大しても、渦電流を打消すことができる。この場合、銅箔の厚さの５〜１０倍程度の幅のスリットを形成することによって、導線路の開口面による誘導電圧Ｖφの発生を、ホール電圧ＶＨに比べて、無視できる。また、かかるスリットは、図示例のように平行に設ける以外にも、たとえば網状，梯子状などに形成してもよく、かかるスリットの配置される方向も縦，横，斜めなど任意所望に定めることができる。
【００４９】
一方、入力導線路の端子１１から感磁部２を通り端子１３に至るループは誘導電圧を発生するが、この場合、出力端子１２および１４の電圧は同じ位相で変化するため、差動型の回路あるいは増幅器に接続すれば見かけ上はその影響を受けない。
【００５０】
【実施例】
以下に作成したトランスの概要を示す。
一次巻線：１０ターン
二次巻線：２０ターン
ギャップ部厚さ：０．６ｍｍ
使用したホール素子：旭化成電子製ＨＷ００３Ｃ（商品名）
コア：フェライト製ＥＩコア
一次電流の周波数：１００ｋＨｚ
入力電流：０．４Ａ／ｄｉｖ
ホール素子誘導起電圧：５０ｍＶ／ｄｉｖ
【００５１】
誘導の抑制を行わない場合のトランスにおけるホール素子の誘導電圧波形を図６に示し、誘導補償を行ったトランスにおけるホール素子の誘導電圧波形を図７に示す。
【００５２】
ホール素子の入力電圧を１Ｖとしたとき、今回のトランスの構成で±１Ａの一次電流を流すと、ホール素子の出力電圧は±５０ｍＶ程度であった。しかし図６から判る通り、誘導抑制を行わないと、±１５０ｍＶ程度の誘導電圧が発生し、ホール素子の出力電圧より大きなノイズが発生することになり、一次電流の計測が不可能になる。
【００５３】
一方、誘導抑制を行うと、誘導電圧の発生を劇的に低減できるので、ノイズの影響を受けることなく、一次電流の値を計測することができる。
【００５４】
【発明の効果】
以上説明したように、本発明を実施することにより、既存の大きさのままで、電流センサ機能を有したトランスを実現でき、さらにセンサでの電力ロスが生じない安価な構成をとる、省電力化に貢献可能なトランスを実現することができる。
【００５５】
特に、一次電流の周波数が高い場合でも、磁気センサの出力端子側に誘導電圧が発生するの劇的に低減でき、ノイズの影響を受けることなく、一次電流の値を計測することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるトランスの一部破断側面構造を示す簡略図、および、該トランスを上面から見た平面図である。
【図２】本実施の形態におけるトランスの一次電流と磁束密度の関係を示す特性図である。
【図３】本実施の形態で用いるホール素子部分を示す構成図である。
【図４】本実施の形態で用いるリード線７に設けたスリット状開口部を示す平面図である。
【図５】本実施の形態で用いるリード線７に設けたスリット状開口部を示す平面図である。
【図６】誘導の抑制を行わない場合のトランスにおけるホール素子の誘導電圧波形を示す図である。
【図７】本発明の一実施例として、誘導補償を行ったトランスにおけるホール素子の誘導電圧波形を示す図である。
【図８】従来から用いられている磁電変換素子により磁界を検出する場合の動作原理図である。
【符号の説明】
１    ホール素子
２    感磁部
４    リード端子
５    リード線（表面）
６    スルーホール
７    リード線（裏面）
８    基板
１１，１２，１３，１４    端子
１５    開口部
２１    アナログ出力型の磁気センサであるホール素子
３１    一次巻線および二次巻線
４１    Ｅ型コア
４２    Ｉ型コア
４３    ギャップ部
５３，５４，５５    磁脚
【図１】
2004153020.tif 000003
【図２】
2004153020.tif 000004
【図３】
2004153020.tif 000005
【図４】
2004153020.tif 000006
【図５】
2004153020.tif 000007
【図６】
2004153020.tif 000008
【図７】
2004153020.tif 000009
【図８】
2004153020.tif 000010