(57)【要約】【課題】　負荷条件に応じて負荷駆動能力を可変させ、消費電力の増加なしに多様な値の負荷を駆動させることができる増幅回路を提供する。【解決手段】　本発明は、入力信号を１次増幅して第１及び第２トランジスタを介して第１及び第２増幅信号を発生し、前記第１及び第２増幅信号を各々第３及び第４トランジスタを介して２次増幅して出力信号を発生する増幅手段と、前記増幅手段の第１及び第２増幅信号を検出して第１及び第２検出信号を発生する検出手段と、前記検出手段から発生した第１及び第２検出信号により制御され前記増幅手段の負荷駆動能力を可変させるための負荷駆動能力可変手段とを備える【選択図】　　　図１
2004056826.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を１次増幅して第１及び第２のトランジスタを介して第１及び第２の増幅信号を発生し、前記第１及び第２の増幅信号を各々第３及び第４のトランジスタを介して２次増幅して出力信号を発生する増幅手段と、
　前記増幅手段の第１及び第２の増幅信号を検出して第１及び第２の検出信号を発生する検出手段と、
　前記検出手段から発生した第１及び第２の検出信号により制御され前記増幅手段の負荷駆動能力を可変させるための負荷駆動能力可変手段と
を備えることを特徴とする負荷駆動能力可変型増幅回路。
【請求項２】
前記検出手段は、
　前記増幅手段の第１及び第２の増幅信号の電圧レベル変化を各々感知するシュミットトリガ手段と、
　前記シュミットトリガ手段の出力信号を入力して第１検出信号を発生するエクスクルーシブＯＲゲートと、
　前記第１検出信号を反転させて第２検出信号を発生するインバータと
からなることを特徴とする請求項１に記載の負荷駆動能力可変型増幅回路。
【請求項３】
前記第１及び第２のシュミットトリガ手段は、各々入力信号である第１及び第２の増幅信号が第１トランジスタの入力信号レベルになると、接地電圧のローレベル信号を出力し、第１及び第２の増幅信号が第２トランジスタの入力信号レベルになると電源電圧のハイレベル信号を出力することを特徴とする請求項２に記載の負荷駆動能力可変型増幅回路。
【請求項４】
前記負荷駆動能力可変手段は、
　前記検出手段の第２検出信号により駆動されて前記増幅手段の第３トランジスタの駆動能力を増加させるための第１可変手段と、
　前記検出手段の第１検出信号により駆動されて前記増幅手段の第４トランジスタの駆動能力を増加させるための第２可変手段と
からなることを特徴とする請求項１に記載の負荷駆動能力可変型増幅回路。
【請求項５】
第１可変手段は、
　前記増幅手段の第３トランジスタと共に負荷駆動能力を増加させるための第５トランジスタと、
　前記第２検出信号により前記第５トランジスタをディセーブルさせるための第６トランジスタと、
　前記第２検出信号により前記第１増幅信号を前記第５トランジスタのゲート信号に伝達するための第７トランジスタと
からなることを特徴とする請求項５に記載の負荷駆動能力可変型増幅回路。
【請求項６】
第１可変手段の第５トランジスタと増幅手段の第３トランジスタは、ＰＭＯＳトランジスタであって、第５トランジスタが第３トランジスタの４倍以上の大きさを有することを特徴とする請求項５に記載の負荷駆動能力可変型増幅回路。
【請求項７】
第１可変手段の第６トランジスタと第７トランジスタは、各々第２検出信号がゲートに印加されるＰＭＯＳトランジスタとＮＭＯＳトランジスタとからなることを特徴とする請求項５に記載の負荷駆動能力可変型増幅回路。
【請求項８】
第２可変手段は、
　前記増幅手段の第４トランジスタと共に負荷駆動能力を増加させるための第８トランジスタと、
　前記第２検出信号により前記第８トランジスタをディセーブルさせるための第９トランジスタと、
　前記第２検出信号により前記第２増幅信号を前記第８トランジスタのゲート信号に伝達するための第１０ランジスタと
からなることを特徴とする請求項５に記載の負荷駆動能力可変型増幅回路。
【請求項９】
第２可変手段の第８トランジスタと増幅手段の第４トランジスタは、ＮＭＯＳトランジスタであって、前記第８トランジスタは、前記第４トランジスタの４倍以上の大きさを有することを特徴とする請求項８に記載の負荷駆動能力可変型増幅回路。
【請求項１０】
第２可変手段の第９トランジスタと第１０トランジスタは、各々第２検出信号がゲートに印加されるＰＭＯＳトランジスタとＮＭＯＳトランジスタとからなることを特徴とする請求項８に記載の負荷駆動能力可変型増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、増幅回路に関し、より詳細には、負荷条件に応じて負荷駆動能力を可変させて消費電力を減少させることができる２段増幅回路に関する。
【背景技術】
【０００２】
　図６に示す従来の２段増幅回路は、非反転入力端子ＩＮに入力電圧が印加され、反転入力端子ＩＮＣに増幅回路の出力信号ＯＵＴが負帰還（negative feedback）されて、入力電圧ＩＮをそのまま出力信号ＯＵＴで提供するバッファ動作をする。図６には示されていないが、出力端ＯＵＴに前記増幅回路が駆動すべき抵抗やキャパシタなどの負荷が接続される（下記特許文献１参照）。
【０００３】
　図７は、図６の２段増幅回路の出力端ＯＵＴと接地ＶＳＳとの間に、５Ｖの電源電圧ＶＤＤ下で１００ｐＦの負荷キャパシタが接続された場合、入力信号ＩＮと出力信号ＯＵＴに対するシミュレーション結果を示すものであって、図８及び図９は、図７のＡ部分とＢ部分に対する拡大波形図を示すものである。入力信号ＩＮとして０．１Ｖから４．９Ｖまでスイングする矩形波信号を印加した場合、出力端ＯＵＴの信号が入力信号ＩＮの電圧に近接するのに約１０μｓｅｃの遅延時間を有することが分かる。この場合、前記遅延時間を増幅回路の定着時間（settling time）といい、前記定着時間は、増幅回路の性能を表す重要な特性の一つであり、増幅回路の負荷キャパシタの値、増幅回路の消費電流及び位相等によって決定される。
【０００４】
　通常の増幅回路において、出力端に接続される負荷キャパシタの値は固定され、前記負荷条件を満足する定着時間を有するように増幅回路が設計される。
【特許文献１】特開平Ｈ０５−２８３９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
　しかし、負荷キャパシタの値が条件に応じて可変される場合増幅回路の定着時間も可変される。
【０００６】
　例えば、図６の増幅回路の出力端ＯＵＴに１０ｎＦの負荷キャパシタを接続した場合には、図１０、図１１及び図１２に示されているように、増幅回路は、３０μｓｅｃ以上の定着時間を有するようになる。したがって、１０ｐＦの負荷キャパシタが接続された増幅回路が１０μｓｅｃの定着時間を有するためには、図６に示されている出力トランジスタＰ５、Ｎ５の大きさを増加させるべきである。
【０００７】
　図６の増幅回路の定着時間を減少させるために、出力トランジスタＰ５、Ｎ５の大きさを４倍以上増加させた場合には、図１３、図１４及び図１５に示されているように、増幅回路の定着時間は１０μｓｅｃに減少するが、消費電流が図６の増幅回路に比べて３倍以上増加するようになる。
【０００８】
　したがって、負荷キャパシタの容量が１０ｐＦから１００ｐＦに可変するシステムにおいて増幅回路の出力トランジスタの大きさを増加させることは、定着時間の仕様は満足させることができるが、増幅回路の消費電流が増加するため、携帯用電子機器のような低電力を要求するシステムでは適用することが困難であるという問題点があった。
【０００９】
　そこで、本発明は、前述した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、負荷条件に応じて負荷駆動能力を可変させ、消費電力の増加なしに多様な値の負荷を駆動させることができる増幅回路を提供することにある。
【課題を解決するための手段】
【００１０】
　前記課題を達成するため、本発明は、入力信号を１次増幅して第１及び第２のトランジスタを介して第１及び第２の増幅信号を発生し、前記第１及び第２の増幅信号を各々第３及び第４のトランジスタを介して２次増幅して出力信号を発生する増幅手段と、前記増幅手段の第１及び第２の増幅信号を検出して第１及び第２の検出信号を発生する検出手段と、前記検出手段から発生した第１及び第２の検出信号により制御され前記増幅手段の負荷駆動能力を可変させるための負荷駆動能力可変手段とを備えることを特徴とする負荷駆動能力可変型増幅回路を提供することを特徴とする。
【００１１】
　また、前記検出手段は、前記増幅手段の第１及び第２の増幅信号の電圧レベル変化を各々感知するシュミットトリガ手段と、前記シュミットトリガ手段の出力信号を入力して第１検出信号を発生するエクスクルーシブＯＲゲートと、前記第１検出信号を反転させて第２検出信号を発生するインバータとからなる。
【００１２】
　また、前記負荷駆動能力可変手段は、前記検出手段の第２検出信号により駆動されて前記増幅手段の第３トランジスタの駆動能力を増加させるための第１可変手段と、前記検出手段の第１検出信号により駆動されて前記増幅手段の第４トランジスタの駆動能力を増加させるための第２可変手段とからなる。
【００１３】
　また、第１可変手段は、前記増幅手段の第３トランジスタと共に負荷駆動能力を増加させるための第５トランジスタと、前記第２検出信号により前記第５トランジスタをディセーブルさせるための第６トランジスタと、前記第２検出信号により前記第１増幅信号を前記第５トランジスタのゲート信号に伝達するための第７トランジスタとからなる。
【００１４】
　また、前記第２可変手段は、前記増幅手段の第４トランジスタと共に負荷駆動能力を増加させるための第８トランジスタと、前記第２検出信号により前記第８トランジスタをディセーブルさせるための第９トランジスタと、前記第２検出信号により前記第２増幅信号を前記第８トランジスタのゲート信号に伝達するための第１０ランジスタとからなる。
【００１５】
　なお、第１可変手段の第５トランジスタと増幅手段の第３トランジスタは、ＰＭＯＳトランジスタであって、第５トランジスタが第３トランジスタの４倍以上の大きさを有し、第２可変手段の第８トランジスタと増幅手段の第４トランジスタは、ＮＭＯＳトランジスタであって、第８トランジスタが第４トランジスタの４倍以上の大きさを有する。
【発明の効果】
【００１６】
　上述したようになされる本発明の増幅回路によると、入力信号が変わる場合にはこれを検出して負荷駆動能力可変手段を介して負荷駆動能力を増加させて定着時間を減少させ、入力信号が変わらない場合にはこれを検出して負荷駆動能力可変手段をディセーブルさせることによって、消費電流を減少させることができるようになる。
【発明を実施するための最良の形態】
【００１７】
　以下、本発明をより詳細に説明するため、本発明に係る最良の実施の形態を、添付する図面を参照しながらさらに詳細に説明する。
【００１８】
　図１は、本発明の実施の形態に係る２段増幅回路の構成図を示すものである。図１を参照すると、本発明の２段増幅回路は、入力信号ＩＮを出力端ＯＵＴにそのまま出力する増幅手段１００と、前記増幅手段１００の出力トランジスタであるＰＭＯＳトランジスタＰ５とＮＭＯＳトランジスタＮ５の入力信号ＯＵＴ１、ＯＵＴ２の電圧レベルを検出して検出信号を発生する検出手段２００と、前記検出手段２００から出力される検出信号によって前記増幅手段１００の負荷駆動能力を可変させるための負荷駆動能力可変手段３００とを備える。
【００１９】
　前記増幅手段１００は、入力信号ＩＮを１次増幅してＰＭＯＳトランジスタＰ４とＮＭＯＳトランジスタＮ４を介して１次増幅信号ＯＵＴ１、ＯＵＴ２として出力し、１次増幅信号ＯＵＴ２、ＯＵＴ１を入力信号とするＰＭＯＳトランジスタＰ５とＮＭＯＳトランジスタＮ５を介して２次増幅して出力信号ＯＵＴを出力する２段増幅回路であって、その構成及び動作は、図６に示されている２段増幅回路の構成及び動作と同様である。
【００２０】
　前記検出手段２００は、前記増幅手段１００の出力トランジスタであるＮＭＯＳトランジスタＮ５とＰＭＯＳトランジスタＰ５の入力信号ＯＵＴ１、ＯＵＴ２の電圧レベル変化を感知するシュミットトリガ手段３１、３２と、前記シュミットトリガ手段３１、３２の出力信号を入力して負荷駆動能力可変手段３００を制御するための検出信号ＢＳＴＸ、ＢＳＴを発生する論理ゲートであるエクスクルーシブＯＲゲート３３とインバータ３４とからなる。
【００２１】
　前記第１及び第２のシュミットトリガ手段３１、３２は、各々入力信号である増幅信号ＯＵＴ１、ＯＵＴ２が増幅信号ＯＵＴ２を出力するＰＭＯＳトランジスタＰ４の入力信号であるゲート信号Ｔ２のレベルになると、接地電圧のローレベル信号を出力し、一方第１及び第２の増幅信号ＯＵＴ１、ＯＵＴ２が増幅信号ＯＵＴ１を出力するＮＭＯＳトランジスタＮ４の入力信号であるゲート信号Ｔ１のレベルになると、電源電圧のハイレベル信号を出力する。
【００２２】
　前記負荷駆動能力可変手段３００は、前記検出手段２００の検出信号ＢＳＴにより駆動されて前記増幅手段１００の出力トランジスタＰ５の駆動能力を増加させるための第１可変手段３１０と、前記検出手段２００の検出信号ＢＳＴＸにより駆動されて前記増幅手段１００の出力トランジスタＮ５の駆動能力を増加させるための第２可変手段３２０とからなる。
【００２３】
　第１可変手段３１０は、スイッチとしての役割をするＮＭＯＳトランジスタＮ６及びＰＭＯＳトランジスタＰ７と、前記第１増幅信号ＯＵＴ１をゲート信号として前記増幅手段１００の出力トランジスタＰ５と共に負荷の駆動能力を増加させるためのＰＭＯＳトランジスタＰ８とからなる。
【００２４】
　第２可変手段３２０は、スイッチとしての役割をするＮＭＯＳトランジスタＮ７及びＰＭＯＳトランジスタＰ６と、前記第２増幅信号ＯＵＴ２をゲート信号として前記増幅手段１００の出力トランジスタＮ５と共に負荷の駆動能力を増加させるためのＮＭＯＳトランジスタＮ８とからなる。
【００２５】
　この場合、負荷駆動能力可変手段３００の出力トランジスタであるＰＭＯＳトランジスタＰ８とＮＭＯＳトランジスタＮ８は、各々増幅手段１００の出力トランジスタであるＰＭＯＳトランジスタＰ５とＮＭＯＳトランジスタＮ５の４倍以上の大きさを有する。
【００２６】
　以下、前記したような構成を有する本発明の負荷駆動能力可変型増幅回路の動作を図２、図３及び図４の入出力波形図と図５の動作波形図を参照しながら説明する。
【００２７】
　まず、前記増幅回路の入力信号ＩＮが変わらない場合には、すなわち、増幅回路が区間Ａでのように完全に定着されている区間では、ＰＭＯＳトランジスタＰ４の出力信号である増幅信号ＯＵＴ２は、ＰＭＯＳトランジスタＰ４のゲート信号Ｔ２の電圧レベルを維持し、ＮＭＯＳトランジスタＮ４の出力信号である増幅信号ＯＵＴ１は、ＮＭＯＳトランジスタＮ４のゲート信号Ｔ１の電圧レベルを維持するので、検出手段２００のシュミットトリガ手段３１、３２は、各々電源電圧ＶＤＤのハイレベル信号と接地レベルのローレベル信号を各々出力する。
【００２８】
　したがって、前記検出手段２００は、エクスクルーシブＯＲゲート３３とインバータ３４を介して各々ハイレベルの検出信号ＢＳＴＸとローレベルの検出信号ＢＳＴを発生して前記負荷駆動能力可変手段３００に提供する。
【００２９】
　前記負荷駆動能力可変手段３００の第１可変手段３１０では、ローレベルの検出信号ＢＳＴによりＰＭＯＳトランジスタＰ７がターンオンされてＰＭＯＳトランジスタＰ８をディセーブルさせ、第２可変手段３２０では、前記ハイレベルの検出信号ＢＳＴＸによりＮＭＯＳトランジスタＰ７がターンオンされてＮＭＯＳトランジスタＮ８をディセーブルさせる。
【００３０】
　また、ＮＭＯＳトランジスタＮ６とＰＭＯＳトランジスタＰ６がターンオフされて増幅信号ＯＵＴ２、ＯＵＴ１が前記ＰＭＯＳトランジスタＰ８とＮＭＯＳトランジスタＮ８のゲートに提供されることは遮断されるので、前記増幅手段１００のＰＭＯＳトランジスタＰ５とＮＭＯＳトランジスタＮ５により増幅された信号が出力信号ＯＵＴとして出力される。
【００３１】
　次に、増幅回路の入力ＩＮ値が大きく増加して増幅回路の出力端ＯＵＴを素早く駆動すべき場合には、すなわち、図５の区間Ｂでのように、出力端ＯＵＴの電圧が入力端ＩＮの電圧より小さい場合には、増幅信号ＯＵＴ１とＯＵＴ２のレベルが接地電圧ＶＳＳのレベルに減少する。
【００３２】
　したがって、検出手段２００のシュミットトリガ手段３１は、電源電圧ＶＤＤのハイレベル信号をそのまま維持し、シュミットトリガ手段３２は、電源電圧ＶＤＤのハイレベル信号を発生する。したがって、エクスクルーシブＯＲゲート３３とインバータ３４は、各々ローレベルの検出信号ＢＳＴＸとハイレベルの検出信号ＢＳＴを各々発生する。
【００３３】
　前記負荷駆動能力可変手段３００の第１可変手段３１０では、前記ローレベルの検出信号ＢＳＴＸによりＰＭＯＳトランジスタＰ６がターンオンされて増幅信号ＯＵＴ１がＮＭＯＳトランジスタＮ８のゲートに提供され、第２可変手段３１０では、前記ハイレベルの検出信号ＢＳＴによりＮＭＯＳトランジスタＮ６がターンオンされて増幅信号ＯＵＴ２がＰＭＯＳトランジスタＰ８のゲートに提供される。
【００３４】
　したがって、増幅回路の出力端トランジスタの大きさは、ＰＭＯＳトランジスタＰ５とＰ８との大きさの和の値と、ＮＭＯＳトランジスタＮ５とＮ８の大きさの和の値となるので、増幅回路の負荷駆動能力を大きく増加して定着時間を図２と図３及び図４に示されているように、従来の増幅回路より減少させることができることが分かる。この場合、負荷駆動能力可変手段３００のＰＭＯＳトランジスタＰ７とＮＭＯＳトランジスタＮ７は、検出信号ＢＳＴとＢＳＴＸによりターンオフされる。
【００３５】
　このように負荷キャパシタに電流を最大限素早く充電させて増幅回路の出力信号ＯＵＴが入力信号ＩＮの電圧レベルに近接して、図５のＣ区間のように、出力信号ＯＵＴが入力信号ＩＮに定着するようになる場合には、増幅信号ＯＵＴ２は、接地電圧ＶＳＳのレベルからノードＴ２の電圧レベルに戻るようになる。
【００３６】
　したがって、前記で説明した入力信号ＩＮの値が変わらない場合（区間Ａ）と同様になり、シュミットトリガ手段３２の出力信号は、接地電圧ＶＳＳのローレベル信号に変化して負荷駆動能力可変手段３００のＰＭＯＳトランジスタＰ８とＮＭＯＳトランジスタＮ８をターンオフさせることによって、増幅回路の消費電流をまた最小限に減少させる。
【００３７】
　次に、入力信号ＩＮの値が大きく減少する場合には、すなわち、図５の区間Ｄでのように、出力信号ＯＵＴの電圧レベルが入力信号ＩＮの電圧レベルより非常に大きい場合には、増幅信号ＯＵＴ１が電源電圧ＶＤＤのレベルに近接するようになって検出手段２００のシュミットトリガ手段３１、３２は、電源電圧ＶＤＤのハイレベル信号を出力する。
【００３８】
　したがって、エクスクルーシブＯＲゲート３３とインバータ３４は、各々ローレベルの検出信号ＢＳＴＸとハイレベルの検出信号ＢＳＴを出力し、前記区間Ｂでの動作のように負荷駆動能力可変手段３００のＰＭＯＳトランジスタＰ６とＮＭＯＳトランジスタＮ６がターンオンされる。
【００３９】
　したがって、増幅回路の出力端トランジスタの大きさは、ＰＭＯＳトランジスタＰ５とＰ８との大きさの和の値と、ＮＭＯＳトランジスタＮ５とＮ８との大きさの和の値となるので、増幅回路の負荷駆動能力を大きく増加して定着時間を図２と図３及び図４に示されているように、従来の増幅回路より減少させることができることが分かる。
【００４０】
　このように負荷キャパシタから電流を最大限素早く放電させて増幅回路の出力信号ＯＵＴが入力信号ＩＮの電圧レベルに近接するようになって、図５のＥ区間のように、出力信号ＯＵＴが入力信号ＩＮに定着する場合には、増幅信号ＯＵＴ１は、電源電圧ＶＤＤのレベルからノードＴ１の電圧レベルに戻るようになる。
【００４１】
　したがって、前記で説明した入力信号ＩＮの値が変わらない場合（区間Ｅ）と同様となって、シュミットトリガ手段３１の出力信号は、電源電圧ＶＤＤのハイレベル信号に変化して負荷駆動能力可変手段３００のＰＭＯＳトランジスタＰ８とＮＭＯＳトランジスタＮ８をターンオフさせることによって、増幅回路の消費電流をまた最小限に減少させる。
【００４２】
　本発明の実施の形態では、トランジスタＰ５、Ｎ５とＰ８、Ｎ８に流れる最大電流は、これらのトランジスタのＷ／Ｌ大きさにより決定され、これは定着時間がこれらのトランジスタにより決定されることを意味する。したがって、増幅信号ＯＵＴ２の電圧レベルが接地電圧ＶＳＳに落ちると、これを検出手段２００を介して検出し、負荷駆動能力可変手段３００を介して駆動能力を増加させる。増幅回路の定着がほぼ完了して増幅信号ＯＵＴ２の電圧レベルがまたノードＴ２の電圧レベルに復帰すると、これを検出手段２００を介して検出して負荷駆動能力可変手段３００をディセーブルさせる。
【００４３】
　そして、増幅信号ＯＵＴ１の電圧レベルが電源電圧ＶＤＤに増加すると、これを検出手段２００を介して感知して負荷駆動能力可変手段３００を介して駆動能力を増加させ、定着がほぼ完了して増幅信号ＯＵＴ１がノードＴ１の電圧レベルに復帰すると、これを検出手段２００を介して検出して負荷駆動能力可変手段３００をディセーブルさせる。したがって、入力信号ＩＮが変わる場合には負荷駆動能力を増加させて定着時間を減少させ、入力信号ＩＮが変わらない場合には消費電流を減少させる。
【００４４】
　尚、本発明は前記実施の形態になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態に係る負荷駆動能力可変型２段増幅回路の構成図である。
【図２】図１に示されている本発明の２段増幅回路の入出力波形図である。
【図３】図２のＧ部分の拡大図である。
【図４】図２のＦ部分の拡大図である。
【図５】図１に示されている本発明の２段増幅回路の動作波形図である。
【図６】従来の２段増幅回路の構成図である。
【図７】従来の２段増幅回路の入出力波形図である。
【図８】図７のＡ部分の拡大図である。
【図９】図７のＢ部分の拡大図である。
【図１０】図６の２段増幅回路において、負荷キャパシタが１０ｐＦである場合の入出力波形図である。
【図１１】図１０のＣ部分の拡大図である。
【図１２】図１０のＤ部分の拡大図である。
【図１３】図６の２段増幅回路において、出力トランジスタの大きさを４倍増加させた場合の入出力波形図である。
【図１４】図１３のＥ部分の拡大図である。
【図１５】図１３のＦ部分の拡大図である。
【符号の説明】
【００４６】
１００　　　　増幅手段
２００　　　　検出手段
３００　　　　負荷駆動能力可変手段
Ｉ１−Ｉ３　　電流源
Ｎ１−Ｎ８　　ＮＭＯＳトランジスタ
Ｐ１−Ｐ８　　ＰＭＯＳトランジスタ
Ｒ０−Ｒ４　　抵抗
３１、３２　　シュミットトリガ手段
３２　　　　　エクスクルーシブＯＲゲート
３３　　　　　インバータ
【図１】
2004056826.tif 000003
【図２】
2004056826.tif 000004
【図３】
2004056826.tif 000005
【図４】
2004056826.tif 000006
【図５】
2004056826.tif 000007
【図６】
2004056826.tif 000008
【図７】
2004056826.tif 000009
【図８】
2004056826.tif 000010
【図９】
2004056826.tif 000011
【図１０】
2004056826.tif 000012
【図１１】
2004056826.tif 000013
【図１２】
2004056826.tif 000014
【図１３】
2004056826.tif 000015
【図１４】
2004056826.tif 000016
【図１５】
2004056826.tif 000017