(57)【要約】【課題】インダクタによる還流電流を広い負荷条件の範囲にわたって利用して、出力半導体スイッチに流れる電流変化を小さくしたスイッチングレギュレータを提供する。【解決手段】負荷への出力電圧をモニタすることにより、前記負荷に一定の電力を供給するスイッチングレギュレータであって、スイッチング素子ＳＷＰ，ＳＷＮのオンオフ周期を制御するための三角波信号の周波数を決定する発振周期決定回路４、及び基準電位端子（接地）側のスイッチング素子ＳＷＮに流れる電流の電流値が負になるタイミングを検出するボトム電流検出回路５を備えている。インダクタ素子Ｌに流れるボトム電流を負値の小さな電流値に保つことにより、出力ノードにおける寄生容量を共振的に穏やかに入力電圧近くまで充電して、スイッチングノイズが減少できる。【選択図】      図１
2004248374.tif 000002
【特許請求の範囲】
【請求項１】
負荷への出力電圧をモニタすることにより、前記負荷に一定の電力を供給するスイッチングレギュレータにおいて、
電圧入力端子と基準電位端子との間で直列に接続された一対のスイッチング素子と、
前記一対のスイッチング素子を互いに接続する出力ノードと前記負荷との間に配置されたインダクタ素子と、
前記スイッチング素子のオンオフ周期を制御するための三角波信号を発生する信号発生手段と、
前記基準電位端子側のスイッチング素子に流れる電流が負値になるタイミングを検出するタイミング検出手段と、
を備えたことを特徴とするスイッチングレギュレータ。
【請求項２】
前記信号発生手段は、前記負荷に流れる負荷電流の大きさに応じて前記スイッチング素子のオンオフ周波数を変更制御することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記信号発生手段は、前記出力ノードから前記基準電位端子側に接続された前記スイッチング素子に流れる電流が負値となるように、前記三角波信号の周波数を決定する発振周期決定回路を備えたことを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項４】
前記タイミング検出手段は、前記電流が所定の負値に低下したタイミングを検出するボトム電流検出回路を備え、前記出力ノードにおける電位に基づいて前記タイミングを検出することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項５】
前記タイミング検出手段は、前記一対のスイッチング素子と前記出力ノードとの間に接続された微小抵抗に流れる電流値に基づいて前記タイミングを検出することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項６】
前記電圧入力端子に供給された電力を降圧して、前記負荷に一定の電力を供給することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項７】
前記スイッチング素子は、Ｎチャネル及びＰチャネルのスイッチングトランジスタによって構成したことを特徴とする請求項１記載のスイッチングレギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、負荷への出力電圧をモニタすることにより、負荷に一定の電力を供給するスイッチングレギュレータに関し、特に、小型電子機器の電源装置として利用して好適なスイッチングレギュレータに関する。
【０００２】
【従来の技術】
同期式の降圧型スイッチングレギュレータは、半導体スイッチなどのオン、オフにより直流電圧電源を高速にオンオフすることによってパルス化し、そのパルス幅に応じて出力電圧をコントロールするものである。このようなスイッチングレギュレータは、パルス幅を狭くすれば電圧は低く、広くすれば高くなる変換を行うものであり、変換効率がよく電源を小型化でき、小型電子機器の電源装置などに使用することが多い。
【０００３】
図１２に、従来のスイッチングレギュレータの一例を示す。一般的な同期式スイッチングレギュレータの基本的構成は、電源入力が供給される電圧入力端子Ｖｉｎと接地された基準電位端子との間に直列に接続された一対のスイッチング素子ＳＷＰ，ＳＷＮ、これらスイッチング素子ＳＷＰのソースとＳＷＮのドレインとを接続する出力ノードｎ１と負荷を接続した出力端子１３との間に配置されたインダクタ素子Ｌ、及び出力電圧Ｖｏｕｔを決定する出力コンデンサＣｏからなり、ドライブ回路１０によりスイッチング素子ＳＷＰ，ＳＷＮをオンオフ制御することにより電源入力の電圧を変換し、出力コンデンサＣｏに出力する。この出力電圧Ｖｏｕｔの大きさは比較器１１にフィードバックされ、さらに発振器１２で発生する三角波信号と比較されることにより、スイッチング素子ＳＷＰ，ＳＷＮのオンオフ周期を制御している。このとき、出力ノードｎ１を介してインダクタ素子Ｌに流れるインダクタ電流ｉ自体は、時間に対しほぼ線形に増減して一定電流とはならないが、出力端子１３に接続した負荷に流れる電流の大きさは、このインダクタ電流ｉの平均値として設定できる。
【０００４】
図１３は、図１２のスイッチングレギュレータの寄生容量を含む解析モデルを示す図である。
ここに示すように、スイッチングレギュレータでは、寄生容量Ｃｐが実際には無視できないインピーダンス成分として、インダクタ素子Ｌの電源入力側に存在し、この部分にスイッチング素子ＳＷＰ，ＳＷＮのスイッチングによる急激な電流変化が起きることで、入出力側に高周波の電源電圧の変動が生じる。スイッチング素子ＳＷＰ，ＳＷＮは、それぞれＮチャネル及びＰチャネルのＭＯＳＦＥＴなどのスイッチングトランジスタによって構成できる。その場合、図１３に示すＤ１，Ｄ２はそれぞれのスイッチングトランジスタの寄生ダイオードである。また、一般にスイッチングレギュレータ全体の寄生容量を一つにまとめて、出力ノードｎ１における寄生インピーダンス成分Ｃｐとして示すことができる。
【０００５】
ここでは、インダクタ素子Ｌに流れるインダクタ電流ｉについては、出力端子１３方向に流れる電流（矢印によって示す）を正値とし、その反対方向に流れる電流を負値と考える。
【０００６】
スイッチング素子ＳＷＰ，ＳＷＮを駆動するＰドライバ１及びＮドライバ２は、図１２に示すドライブ回路１０に相当する。ここで、スイッチング素子ＳＷＰ，ＳＷＮが同時にオンして、電圧入力端子Ｖｉｎと接地（基準電位）との間に貫通電流が流れないよう、Ｐドライバ１及びＮドライバ２のオン信号の間には、スイッチング素子ＳＷＰ，ＳＷＮを両者ともにオフ状態とするデッドタイム（Ｄｅａｄ  Ｔｉｍｅ）が設けられている。したがって、図１３に示すスイッチングレギュレータの動作は、スイッチング素子ＳＷＰ，ＳＷＮのオンオフの組合せに応じて、つぎに説明する３つのモードＭ１、モードＭ２、モードＭ３に区分して考察することができる。
【０００７】
図１４は、  図１２のスイッチングレギュレータのボトム電流が正値である場合における出力ノードの電圧波形を示す図、図１５は、図１２のスイッチングレギュレータのボトム電流が負値になる場合における出力ノードの電圧波形を示す図である。
【０００８】
モードＭ３（ＳＷＰオン、ＳＷＮオフ）では、スイッチングレギュレータの出力ノードｎ１における電位（出力ノード電圧Ｖｎ）は、電圧入力端子Ｖｉｎの電位に等しい。タイミングｔ０でスイッチング素子ＳＷＰがオンからオフに切り替わり、モードＭ２（ＳＷＰオフ、ＳＷＮオフ）のデッドタイム状態となると、出力ノード電圧Ｖｎは急速に低減して負側にオーバシュートする。つぎに、タイミングｔ１でスイッチング素子ＳＷＮがオンすることで、出力ノード電圧Ｖｎは零に近づくが、インダクタ電流ｉが常に正であって、ボトム電流が正値である場合には、再びタイミングｔ２でモードＭ２のデッドタイム状態となるとき、寄生インダクタ成分Ｃｐからインダクタ素子Ｌに大きな放電電流が流れる。このため、図１４に示すように、出力ノード電圧Ｖｎが負側にオーバシュートしてリップルが生じて、これが過渡的な電源ノイズとなる。ボトム電流が負値になる場合には、図１５に示すように、スイッチング素子ＳＷＮがオフするタイミングｔ２までに出力ノード電圧Ｖｎは正になる。このため、モードＭ１（ＳＷＰオフ、ＳＷＮオン）からモードＭ２に切り替わるタイミングｔ２では、出力ノード電圧Ｖｎの電圧波形にリップルが抑制される。
【０００９】
以下、これらの電圧波形に生じるリップルについて、さらに詳しく考察する。図１６は、モードＭ１の動作を説明するスイッチングレギュレータの等価回路を示す図である。
【００１０】
モードＭ１では、スイッチング素子ＳＷＰがオフ、スイッチング素子ＳＷＮがオンであり、その等価回路は図１６のようになる。ここで、スイッチング素子ＳＷＮをＦＥＴで構成した場合には、その非飽和領域でのドレイン電流Ｉｄとゲートソース間電圧Ｖｇｓとの関係は、以下の式（１）により表すことができる。
【００１１】
【数１】
Ｉｄ＝２Ｋ｛Ｖｇｓ−Ｖｔ−（Ｖｄｓ／２）｝Ｖｄｓ                …（１）
この式（１）をドレインソース間電圧Ｖｄｓについて解くことにより、次の式（２）のようにＶｄｓを求めることができる。ここで、Ｖｔはスレッシュホールド電圧、Ｋは定数である。
【００１２】
【数２】
Ｖｄｓ＝（Ｖｇｓ−Ｖｔ）−｛（Ｖｇｓ−Ｖｔ）２−（Ｉｄ／Ｋ）｝１／２  …（２）
すなわち、ドレインソース間電圧Ｖｄｓに比例する出力ノード電圧Ｖｎは、スイッチング素子ＳＷＮに流れるドレイン電流Ｉｄの関数となる。
【００１３】
さて、モードＭ２においてスイッチング素子ＳＷＰ，ＳＷＮは、ともにオフの状態であって、その等価回路は図１７に示すようになる。インダクタ電流ｉは、スイッチング素子ＳＷＰ，ＳＷＮの各寄生ダイオ一ドＤ１，Ｄ２でクランプされないかぎり、寄生容量Ｃｐとインダクタ素子Ｌの大きさに応じて、線形に変化する。図１７には、等価回路に対応するインダクタ電流ｉの状態方程式を示している。このモードＭ２において、インダクタ電流ｉが線形に変化することにより、その最低値であるボトム電流の大きさを、この状態方程式から決定できる。
【００１４】
モードＭ３では、スイッチング素子ＳＷＰがオンし、スイッチング素子ＳＷＮがオフ状態を維持することで、出力ノードｎ１は電圧入力端子Ｖｉｎに直結された状態となり、その等価回路は図１８のようになる。
【００１５】
図１９は、ボトム電流が正値である場合における寄生容量の充放電電流等を示す波形図である。ここでは、特にスイッチング素子ＳＷＮがオンのモードＭ１から、スイッチング素子ＳＷＰがオンのモードＭ３に切り替わるとき、インダクタ電流ｉは常に正である場合の、寄生容量Ｃｐの充放電電流ｉｐの変化について詳述する。
【００１６】
モードＭ２では、インダクタ電流ｉがｉｐとしてＶｎを下げる方向で容量Ｃｐを充電している。この図１７中の状態方程式に則った動作は、出力ノード電圧Ｖｎが寄生ダイオードＤ２でクランプされた時点で終了し、Ｖｎはクランプ電圧に固定される。インダクタ電流ｉが増加に転ずるのは、スイッチング素子ＳＷＰがオンしてからであり、この時点のスイッチング素子ＳＷＰに関するｄｉ／ｄｔは非常に大きいものとなり、寄生インダクタンス等と作用してノイズの原因となる。すなわち、実際のスイッチングレギュレータでは無視できない大きさの寄生容量Ｃｐが入力電源側に存在するから、この部分にスイッチングによる急激な電流変化が起きることで、高周波の電源電圧変動が入出力側で生じる。このようなスイッチングレギュレータを用いた降圧タイプの電源装置には、従来からＮｃｈトランジスタに流れる電流値を検知して、その電流がゼロ若しくはほとんどゼロの時点でＮｃｈトランジスタをオフすることにより、高調波抑制を図るようにしたものがある。このような技術の一例は、下記の特許文献１に記載がある。
【００１７】
この特許文献１に記載されているスイッチングレギュレータは、入出力回路の間をトランスなどで絶縁するタイプであるラインオペレート（ｌｉｎｅ  ｏｐｅｒａｔｉｎｇ）型であって、いわゆる零電圧スイッチング（ＺＣＳ：Ｚｅｒｏ  Ｃｕｒｒｅｎｔ  Ｓｗｉｔｃｈｉｎｇ）を実現したものであり、上述したチョッパ（ｃｈｏｐｐｅｒ）型のものとは若干異なるものである。
【００１８】
図２０は、ボトム電流が負値になる場合における寄生容量の充放電電流等を示す波形図である。この場合、インダクタ電流ｉがｉｐとしてＶｎを上げる方向に容量Ｃｐを充電するため、ＶｎがＤ２でクランプされることなく上昇できるため、Ｖｉｎに近づくことができる。また、この動きは線形微分方程式に則ったもので、図１９のｔ＝ｔ３でスイッチング素子ＳＷＰがオンした瞬間のような急峻なものではない。
【００１９】
この図では、図１５に示したものと同様、スイッチング素子ＳＷＮがオンの状態（モードＭ１）からデッドタイム状態（モードＭ２）を経てスイッチング素子ＳＷＰがオンの状態（モードＭ３）へと切り替わるとき、上述のようにＶｎがＶｉｎに近いものになっているため、スイッチング素子ＳＷＰに関するｄｉ／ｄｔは図１９のものよりは小さくなる。ただし、モードＭ２での線形動作は、出力ノード電圧Ｖｎが寄生ダイオードＤ１でクランプされた時点で終了することから、ボトム電流ｉｂの絶対値がある程度大きい場合には、クランプ電圧はスイッチング素子ＳＷＰの入力電圧Ｖｉｎより寄生ダイオードＤ１のドロップ電圧分だけ高く、この電圧分によるオーバシュートが発生する。
【００２０】
【特許文献１】
特開平１０−２１５５６６号公報
【００２１】
【発明が解決しようとする課題】
上述のようにスイッチング素子ＳＷＰがオンする直前のＶｎとＶｉｎの差が大きいほど、スイッチング素子ＳＷＰがオンした時のスイッチング素子ＳＷＰに関する変化率ｄｉ／ｄｔが大きいものになる。そのため、出力半導体スイッチに流れる急激な電流変化が原因となって入出力の電源電圧が変動し、スイッチング動作に伴うノイズが発生しやすいという問題があった。
【００２２】
また、スイッチング素子ＳＷＰのスイッチング時のエネルギーロスを低減させるためにはゼロ電流スイッチングが望ましいが、負荷によってインダクタ電流ｉの値は大きく変動するため、インダクタ素子Ｌからの還流電流によるゼロ電流スイッチングは、限られた条件で偶然に起きるに過ぎず、狭い負荷条件でしか成り立たなかった。
【００２３】
この発明の目的は、インダクタによる還流電流を広い負荷条件の範囲にわたって利用して、出力半導体スイッチに流れる電流変化を小さくしたスイッチングレギュレータを提供することにある。
【００２４】
【課題を解決するための手段】
上記目的を達成するために、負荷への出力電圧をモニタすることにより、前記負荷に一定の電力を供給するスイッチングレギュレータが提供される。このスイッチングレギュレータは、電圧入力端子と基準電位端子との間に直列に接続された一対のスイッチング素子と、前記一対のスイッチング素子を互いに接続する出力ノードと前記負荷との間に配置されたインダクタ素子と、前記スイッチング素子のオンオフ周期を制御するための三角波信号を発生する信号発生手段と、前記基準電位端子側のスイッチング素子に流れる電流が負値になるタイミングを検出するタイミング検出手段とから構成される。
【００２５】
この発明のスイッチングレギュレータでは、スイッチング周波数を負荷電流に応じて変化させて、インダクタに流れるボトム電流を負値の小さな電流値に保つことにより、出力ノードにおける寄生容量を共振的に穏やかに充電して、スイッチングノイズを減少させるようにしている。また、ボトム電流の絶対値の大きさを制御して、出力ノード電圧のオーバシュートを防ぐことができる。
【００２６】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
（第１の実施の形態）
図１は、この発明に係るスイッチングレギュレータを示す全体回路図である。
【００２７】
このスイッチングレギュレータは、図１２の従来回路と同じ同期式降圧型スイッチング電源回路を構成するものであって、その基本的な構成としては、電源入力が供給される電圧入力端子Ｖｉｎと接地された基準電位端子との間に直列に接続された一対のスイッチング素子ＳＷＰ，ＳＷＮ、負荷が接続される出力端子１３とスイッチング素子ＳＷＰのソース及びスイッチング素子ＳＷＮのドレインを接続する出力ノードｎ１との間に配置されたインダクタ素子Ｌ、出力端子１３の出力電圧Ｖｏｕｔを決定する出力コンデンサＣｏ、スイッチング素子ＳＷＰ，ＳＷＮをオンオフ制御するドライブ回路としてＰドライバ１及びＮドライバ２、ＰＷＭコンパレータ等の制御回路３などを備えているが、この発明のスイッチングレギュレータでは、さらにスイッチング素子ＳＷＰ，ＳＷＮのオンオフ周期を制御するための三角波信号の周波数を決定する発振周期決定回路４、及び基準電位端子（接地）側のスイッチング素子ＳＷＮに流れる電流の電流値が負になるタイミングを検出するボトム電流検出回路５を備えている。
【００２８】
図２は、スイッチングレギュレータの動作を説明する信号波形図である。
図１の制御回路３においては、出力電圧Ｖｏｕｔを抵抗などで分割した電圧信号が帰還され、この電圧信号と基準電圧Ｖｒｅｆとの差信号Ｖｅｒｒをエラーアンプにより検出している。図２（ａ）に示す三角波信号Ｖｏｓｃをエラーアンプの出力Ｖｅｒｒと比較して、差信号Ｖｅｒｒが三角波信号Ｖｏｓｃより大きい時（Ｔｏｎの期間）にスイッチング素子ＳＷＰをオンする。この場合、周知のように出力電圧Ｖｏｕｔは、電圧入力端子Ｖｉｎの電圧（Ｖｉ）との間で、次式のように規定できる。
【００２９】
【数３】
Ｖｏｕｔ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）Ｖｉｎ                    …（３）
ここで、Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）は時比率である。
【００３０】
図２（ｂ）は、出力ノードｎ１における電圧（出力ノード電圧）Ｖｎの変化を示している。電圧入力端子Ｖｉｎ側のスイッチング素子ＳＷＰがオフ（Ｔｏｆｆの期間）であれば、出力ノード電圧Ｖｎはほぼ基準電位端子の接地電位に等しいが、スイッチング素子ＳＷＰがオン（Ｔｏｎの期間）になると出力ノード電圧Ｖｎが立ち上がる。一方、同図（ｃ）に示すように、インダクタ素子Ｌに流れる電流ｉの平均値ｉａｖｅが負荷への出力電流ｉｏに等しくなるところで、この回路動作が均衡する。
【００３１】
通常のスイッチングレギュレータでＰＷＭ制御を行っていれば、これらの条件は自動的に満たされるものであって、三角波信号の周期を長くすればボトム電流の大きさを小さくできる。もっとも、ボトム電流が小さくなるとき、インダクタ電流ｉの最大値も大きくなることによって平均値ｉａｖｅを一定に保つことができる。すなわち、ボトム電流検出回路５においてボトム電流の大きさを検出し、それが正電流である場合には発振周期決定回路４により三角波信号Ｖｏｓｃの周期を長くする方向にフィードバックをかけて、ボトム電流を小さくさせる。逆に、負電流である場合は、発振周期決定回路４から三角波信号Ｖｏｓｃの周期を短くするようにして、ボトム電流を大きくさせる方向にフィードバックをかければよい。なお、ボトム電流が十分に小さい負電流であると判断された場合には、三角波信号Ｖｏｓｃの周期を変更せずに、検出された小さな負電流を維持する。これにより、モードＭ２からモードＭ３に変化する直前のＶｎとＶｉｎの差が小さなものになり、またゼロ電流スイッチングの状態にもなっているため、スイッチング素子ＳＷＰのスイッチング時のノイズを抑えることができる。
【００３２】
つぎに、図１に示すスイッチングレギュレータを構成する場合に、上述したボトム電流検出回路５と発振周期決定回路４の具体的な回路構成について説明する。
【００３３】
図３は、図１のスイッチングレギュレータを構成するボトム電流検出回路と発振周期決定回路の構成を示す回路図である。
図３において、ＰＷＭコンパレータ３１は、その出力信号Ｓ０をそれぞれ所定時間だけ遅延する１０段のインバータＩＮＶ１〜ＩＮＶ１０と接続され、また最終段のインバータＩＮＶ１０の出力信号Ｓ１０で駆動されるドライブ回路１０が接続されている。ここで、Ｓ０はＶｅｒｒ＞ＶｏｓｃのときにＬ（Ｔｏｎに相当）、Ｖｅｒｒ＜ＶｏｓｃのときにＨ（Ｔｏｆｆに相当）となる信号である。ノア回路ＮＯＲ１は、４段目のインバータＩＮＶ４の出力信号Ｓ４と７段目のインバータＩＮＶ７の出力信号Ｓ７を入力とするものである。
【００３４】
また、ボトム電流検出回路５は、２つの入力端子５１，５２、ボトム電流の正負判定を行うコンパレータＣＭＰ１を備えている。コンパレータＣＭＰ１には、入力端子５２からの出力ノード電圧Ｖｎと接地電位が入力され、その出力信号としてボトム電流の正負判定出力Ｐ／Ｍ（Ｐｌｕｓ  ｏｒ  Ｍｉｎｕｓ）信号が排他的論理和回路ＥＯＲ１の一方の入力端子に供給されている。この排他的論理和回路ＥＯＲ１の他方の入力端子は、２段目のインバータＩＮＶ２と接続され、その出力信号Ｓ２が供給されている。
【００３５】
このボトム電流検出回路５において、切換回路５３、排他的論理和回路ＥＯＲ１、スイッチＳＷ１、インバータＩＮＶ１１、コンデンサＣ１０、スイッチＳＷ２、インバータＩＮＶ１２、コンデンサＣ１１、オペアンプＯＰＡ１、及び基準電源Ｖ１０は、一種のスイッチドキャパシタ回路を構成している。排他的論理和回路ＥＯＲ１は切換回路５３と接続され、出力信号Ｓ１２が切換回路５３のセレクト端子ｓに供給されている。切換回路５３の出力端子は、スイッチＳＷ１を介してコンデンサＣ１０の正極と接続されている。このスイッチＳＷ１は、１０段のインバータＩＮＶ１〜ＩＮＶ１０の最終段の出力信号Ｓ１０と、それをインバータＩＮＶ１１で反転した信号によりオンオフ制御される。また、コンデンサＣ１０の負極は、オペアンプＯＰＡ１の−入力端子と接続されている。オペアンプＯＰＡ１は、その−入力端子と出力端子との間に、スイッチＳＷ２とコンデンサＣ１１の並列回路が接続されている。このスイッチＳＷ２は、ＰＷＭコンパレータ３１の出力信号Ｓ０と、それをインバータＩＮＶ１２で反転した信号によりオンオフ制御される。また、オペアンプＯＰＡ１の＋入力端子は、基準電源Ｖ１０と接続されている。
【００３６】
また、このボトム電流検出回路５において、スイッチＳＷ３、インバータＩＮＶ１３、コンデンサＣ１２、抵抗Ｒ１、及びコンパレータＣＭＰ２は、出力ノード電圧Ｖｎの絶対値を時間に変換する回路を構成している。オペアンプＯＰＡ１は、出力端子がスイッチＳＷ３を介してコンデンサＣ１２、抵抗Ｒ１、及びコンパレータＣＭＰ２の＋入力端子と接続されている。このスイッチＳＷ３は、ノア回路ＮＯＲ１の出力信号Ｓ１１と、それをインバータＩＮＶ１３で反転した信号によりオンオフ制御される。また、コンパレータＣＭＰ２の−入力端子は、基準電源Ｖ１０と接続されている。
【００３７】
発振周期決定回路４は、ボトム電流の検出結果に基づいて、三角波発生回路の周期を変更する回路である。この発振周期決定回路４は、インバータＩＮＶ１４、ナンド回路ＮＡＮＤ１、トランジスタＮ２１、定電流源ｉ１、トランジスタＰ２０、ナンド回路ＮＡＮＤ２、トランジスタＰ２１、定電流源ｉ２、トランジスタＮ２０、及びコンデンサＣ１３から構成され、出力端子４１を備えている。
【００３８】
つぎに、図３に示すボトム電流検出回路と発振周期決定回路の動作について説明する。
コンパレータＣＭＰ１から出力されるボトム電流の正負判定出力信号Ｐ／Ｍは、ボトム電流が図２０に示すような負値となっているときには、その値がＨとなる。その場合には、発振周期決定回路４により三角波信号Ｖｏｓｃの周期を短くするか、若しくはそのままにする方向にフィードバック信号を生成する必要がある。また、正負判定出力信号Ｐ／ＭがＬの場合は、図１９に示すようにボトム電流は正値であるから、三角波信号Ｖｏｓｃの周期を長くする方向にフィードバックする必要がある。
【００３９】
図３のＰＷＭコンパレータ３１には、１０段のインバータＩＮＶ１〜ＩＮＶ１０が遅延素子として接続され、その出力信号Ｓ０を所定時間だけ遅延した制御信号を出力している。これらインバータＩＮＶ１〜ＩＮＶ１０は制御信号を構成する偶奇さえ合えば、図３に示す段数は適宜に変更した構成としてもよい。ここでは、上述のようにモードＭ１からモードＭ３の過程で、スイッチング素子ＳＷＮオンからＳＷＰオンヘと切り替わるタイミングが問題であることから、制御回路３からＮドライバ２に対してスイッチング素子ＳＷＮをオンからオフヘと切り替えるためのドライブ信号がＨからＬに変化する時点、及びそのドライブ信号を基点として、以後の回路動作を説明する。
【００４０】
インバータＩＮＶ１〜ＩＮＶ１０の各段の出力信号Ｓ１〜Ｓ１０は、出力信号Ｓ０が少しずつ遅れて伝達され、最終段の出力信号Ｓ１０がドライブ回路１０に供給されている。ボトム電流検出回路５の入力端子５１，５２は、それぞれ切換回路５３、コンパレータＣＭＰ１に接続され、そこに出力ノード電圧Ｖｎが入力する。
【００４１】
切換回路５３、排他的論理和回路ＥＯＲ１、スイッチＳＷ１、インバータＩＮＶ１１、コンデンサＣ１０、スイッチＳＷ２、インバータＩＮＶ１２、コンデンサＣ１１、オペアンプＯＰＡ１、及び基準電源Ｖ１０により構成したスイッチドキャパシタ回路は、オペアンプＯＰＡ１から出力ノード電圧Ｖｎの絶対値に比例した信号（正確には、基準電源Ｖ１０がバイアスとして足されたもの。）が出力信号Ｓ１３として出力される。この回路部分の動作は、正負判定出力信号Ｐ／Ｍ（以下、Ｐ／Ｍ信号という。）がＨ、あるいはＬのいずれであるかによって、すなわち出力ノード電圧Ｖｎの正負により異なる。具体的には、排他的論理和回路ＥＯＲ１によりＰ／Ｍ信号とインバータＩＮＶ２の出力との排他的論理和をとることにより、切換回路５３の動作をボトム電流の正負で変更している。
【００４２】
オペアンプＯＰＡ１の出力信号Ｓ１３の電位が安定した後、ノア回路ＮＯＲ１により規定されるタイミングでスイッチＳＷ３が短時間だけオンする。このオン期間にコンデンサＣ１２を出力信号Ｓ１３の電位まで充電する。スイッチＳＷ３がオフすると、コンデンサＣ１２と抵抗Ｒ１による時定数回路でコンデンサＣ１２の電荷が放電されていく。コンパレータＣＭＰ２の出力信号Ｓ１５は、コンデンサＣ１２が充電された状態から放電を開始して、その電位が基準電源Ｖ１０に等しくなるまでの期間ＴだけＨとなる。
【００４３】
ここで、上述したオペアンプＯＰＡ１では、出力ノード電圧Ｖｎの絶対値の関数として出力信号Ｓ１３を決定しているから、コンパレータＣＭＰ２の出力信号Ｓ１５がＨとなる期間Ｔも、同様に出力ノード電圧Ｖｎの関数となる。ただし、実際にはスイッチＳＷ３のオン期間を無視することで、期間Ｔは下記の式によって演算できる。
【００４４】
【数４】
Ｔ＝（Ｃ１２＊Ｒ１）＊ｌｎ（１＋（｜Ｖｎ｜／Ｖ１０））          …（４）
発振周期決定回路４では、Ｐ／Ｍ信号によりナンド回路ＮＡＮＤ１，ＮＡＮＤ２を制御して、トランジスタＮ２０、若しくはトランジスタＰ２０のどちらかを出力ノード電圧Ｖｎに略比例した期間Ｔだけオンさせて、コンデンサＣ１３の充放電を行っており、このコンデンサＣ１３の充放電に応じて出力端子４１の電位Ｖ３を上下させている。いま、Ｐ／Ｍ信号がＨ、すなわちボトム電流が負値になる場合には、トランジスタＰ２０がオンしてコンデンサＣ１３を（ｉ１＊Ｔ）だけ充電することで、出力端子４１の電位Ｖ３が上がる。また、Ｐ／Ｍ信号がＬ、すなわちボトム電流が正値である場合、トランジスタＮ２０がオンしてコンデンサＣ１３から（ｉ２＊Ｔ）だけ放電が行われるため、出力端子４１の電位Ｖ３が下がる。
【００４５】
図４は、図３のボトム電流検出回路を構成する切換回路の一例を示す回路図である。
この切換回路５３は、２つのスイッチＳＷ１１，ＳＷ１２と、インバータＩＮＶ１６と、入力端子５３ａ，５３ｂと、セレクト端子５３ｃと、出力信号ＯＵＴを出力する出力端子５３ｄを備えている。そして、セレクト端子５３ｃに入力するセレクト信号ｓ（＝Ｓ１２）がＨの時、入力端子５３ａに入力されるアナログ信号“１”を出力端子５３ｄから出力し、セレクト信号ｓ（Ｓ１２）がＬの時には、入力端子５３ｂに入力されるアナログ信号“０”を出力端子５３ｄから出力する。
【００４６】
図５は、図１のスイッチングレギュレータを構成する三角波信号発生回路の構成を示す回路図である。
この三角波信号発生回路３２は、発振周期決定回路４の出力端子４１と接続され、そこから出力される電圧信号Ｖ３が入力端子３２ａに入力され、この電圧信号Ｖ３に応じた所定の三角波信号Ｖｏｓｃを発生させる回路である。入力端子３２ａがトランジスタＮ２２のゲートと接続されているため、トランジスタＮ２２に流れるドレイン電流ｉ３は発振周期決定回路４の電圧信号Ｖ３に依存する。すなわち、電圧信号Ｖ３が大きくなればドレイン電流ｉ３も大きくなり、電圧信号Ｖ３が小さくなればドレイン電流ｉ３も小さくなる。
【００４７】
トランジスタＰ２２，Ｐ２３はカレントミラー回路であり、トランジスタＰ２３に流れるドレイン電流ｉ４は、電流ｉ３にトランジスタＰ２２とＰ２３のトランジスタサイズの比（（Ｐ２３のＷ／Ｐ２３のＬ）／（Ｐ２２のＷ／Ｐ２２のＬ））を乗じたものになっている。トランジスタＰ２２とＰ２３では、そのチャネル幅Ｗ、チャネル長Ｌなどトランジスタサイズ以外のパラメータについては、同じであるとしている。同様に、トランジスタＮ２３に流れる電流ｉ５は、電流ｉ３にトランジスタＮ２２とＮ２３のトランジスタサイズの比を乗じたものになっている。これらの電流ｉ４とｉ５でコンデンサＣ２０を充放電することにより発生する三角波信号Ｖｏｓｃは、その傾きが電流ｉ４に比例し、コンデンサＣ２０の容量値（＝Ｃ２０）に反比例する大きさ（＝ｉ４／Ｃ２０）で上限値Ｖｈｏｓｃまで上昇し、その後、電流ｉ５に比例し、コンデンサＣ２０の容量値（＝Ｃ２０）に反比例する大きさ（＝−ｉ５／Ｃ２０）の傾きで下限値Ｖｌｏｓｃまで下降する。
【００４８】
コンパレータＣＭＰ３とＣＭＰ４、及びノア回路ＮＯＲ２とＮＯＲ３は、出力端子３２ｄの三角波信号Ｖｏｓｃを入力とするフリップフロップ回路を構成する。そして、このフリップフロップ回路の出力によりトランジスタＰ２３とＮ２４を交互にオンさせて、ドレイン電流ｉ４による充電期間とドレイン電流ｉ５による放電期間とを切り替える。フリップフロップ回路では、三角波信号Ｖｏｓｃの出力電圧レベルが上限値Ｖｈｏｓｃ、若しくは下限値Ｖｌｏｓｃに達すると反転して、所定の周期の三角波信号Ｖｏｓｃを発生することができる。
【００４９】
つぎに、三角波信号Ｖｏｓｃの周期とボトム電流の大きさとの関係について説明する。ボトム電流が負値になる場合、ボトム電流の絶対値の大きさに応じて発振周期決定回路４から出力される電圧信号Ｖ３が上昇する。この電圧信号Ｖ３が上昇すると、ドレイン電流ｉ３が増加し、それによりドレイン電流ｉ４，ｉ５が増加するから、コンデンサＣ２０の充放電時間が短くなる。したがって、三角波信号Ｖｏｓｃの周期が短くなる。
【００５０】
逆に、ボトム電流が正値である場合には、その絶対値の大きさに応じて発振周期決定回路４から出力される電圧信号Ｖ３は下降する。電圧信号Ｖ３が下降すると、ドレイン電流ｉ３が減少し、それによりドレイン電流ｉ４，ｉ５が減少するから、コンデンサＣ２０の充放電時間が長くなる。したがって、三角波信号Ｖｏｓｃの周期は長くなる。
【００５１】
このようにして、ボトム電流に応じて三角波信号Ｖｏｓｃの周期を制御することができる。なお、発振周期決定回路４の電圧信号Ｖ３を決定するコンデンサＣ１３を充放電する電流源ｉ１，ｉ２の大きさに関し、電流源ｉ２を電流源ｉ１より（少しだけ）大きくしておけば、全体動作としては電圧信号Ｖ３を小さくして三角波信号Ｖｏｓｃの周期をより長くする方向に強く働くので、ボトム電流がゼロ近傍となった時の動作点が、負電流側で均衡するようになる。
【００５２】
図６は、図３のボトム電流検出回路の動作を説明する信号波形図である。また、図７は、ボトム電流が負値である場合におけるボトム電流判定動作を説明するタイミングチャート、図８は、ボトム電流が正値になる場合におけるボトム電流判定動作を説明するタイミングチャートである。
【００５３】
図６（ａ）は、ＰＷＭコンパレータ３１の出力信号Ｓ０であり、タイミングｔ１０でＨからＬに変化する。同図（ｂ）は、２段目のインバータＩＮＶ２の出力信号Ｓ２であり、タイミングｔ１０に遅れてタイミングｔ１１でＨからＬに変化する。同図（ｃ）は、４段目のインバータＩＮＶ４の出力信号Ｓ４であり、さらにタイミングｔ１１に遅れてタイミングｔ１２でＨからＬに変化する。同図（ｄ）は、７段目のインバータＩＮＶ７の出力信号Ｓ７であり、さらにタイミングｔ１２に遅れてタイミングｔ１３でＬからＨに変化する。同図（ｅ）は、１０段目のインバータＩＮＶ１０の出力信号Ｓ１０であり、タイミングｔ１でＨに立ち上がり、タイミングｔ２でＨからＬに変化する。同図（ｆ）は、ノア回路ＮＯＲ１の出力信号Ｓ１１であり、タイミングｔ１２からタイミングｔ１３までの間、Ｈとなる。
【００５４】
図７（ａ）には、図６（ｆ）に示すノア回路ＮＯＲ１の出力信号Ｓ１１を拡大して示してある。ここでは図示していないが、ボトム電流は負値であって、スイッチング素子ＳＷＰがオンする直前の出力ノード電圧Ｖｎは正であるから、Ｐ／Ｍ信号はＨの状態を維持している。
【００５５】
図７（ｂ）は、排他的論理和回路ＥＯＲ１の出力信号Ｓ１２が、タイミングｔ１１でＨからＬに立ち下がる様子を示している。同図（ｃ）は、コンデンサＣ１０の正極側の電荷Ｑ１が変化する様子を示している。このコンデンサＣ１０の正極は、スイッチＳＷ１をオンする期間は切換回路５３と接続され、かつ排他的論理和回路ＥＯＲ１の出力信号Ｓ１２によりタイミングｔ１１で接地側に切替えて接続される。したがって、コンデンサＣ１０の正極に蓄積されていた電荷＋Ｑは、タイミングｔ１１になると、スイッチＳＷ１と切換回路５３を介して放電される。同図（ｄ）は、コンデンサＣ１０の負極側の電荷Ｑ２が変化する様子を示している。この電荷Ｑ２はタイミングｔ１１になると、正極側の電荷Ｑ１とは反対に、それまでの−Ｑの状態から電荷が０になるまで充電される。
【００５６】
図７（ｅ）は、コンデンサＣ１１の負極側の電荷Ｑ３が変化する様子を示している。この電荷Ｑ３（＝−Ｑ）は、タイミングｔ１１でコンデンサＣ１０の負極側の電荷Ｑ２（＝−Ｑ）が移動してきたものである。同図（ｆ）は、コンデンサＣ１１の正極側の電荷Ｑ４が変化する様子を示している。コンデンサＣ１１と並列に接続されたスイッチＳＷ２がタイミングｔ１０でオフするために、この電荷Ｑ４は負極側に−Ｑが生じるタイミングｔ１１で＋Ｑとなる。
【００５７】
図７（ｇ）は、オペアンプＯＰＡ１の出力信号Ｓ１３についての電位変化を示している。出力信号Ｓ１３の電位は、基準電源Ｖ１０の電位（＝Ｖ１０）から、タイミングｔ１１でさらに出力ノード電圧Ｖｎの大きさに比例した電圧（＝｜Ｖｎ｜×Ｃ１０／Ｃ１１）だけ上昇している。同図（ｈ）は、コンパレータＣＭＰ２の＋側端子への入力信号Ｓ１４についての電位変化を示している。タイミングｔ１２で、ノア回路ＮＯＲ１の出力信号Ｓ１１がＨとなって、スイッチＳＷ３がオンするから、コンデンサＣ１２に電荷が蓄積され、入力信号Ｓ１４はオペアンプＯＰＡ１の出力信号Ｓ１３と等しい電位まで上昇する。しかし、その後のタイミングｔ１３でノア回路ＮＯＲ１の出力信号Ｓ１１が再びＬに立ち下がって、スイッチＳＷ３がオフすることにより、コンデンサＣ１２に蓄積された電荷が放電を開始する。
【００５８】
図７（ｉ）は、コンパレータＣＭＰ２の出力信号Ｓ１５である。この出力信号Ｓ１５は、入力信号Ｓ１４と同じタイミングｔ１２でＨとなり、入力信号Ｓ１４が基準電源Ｖ１０の電位（＝Ｖ１０）以下になるタイミングｔ１４でＬに変化する。したがって、発振周期決定回路４では上述した式（４）で決まるオン期間Ｔだけ、ナンド回路ＮＡＮＤ１，ＮＡＮＤ２を制御して、出力側のトランジスタＰ２０に定電流源ｉ１から電流を流し、コンデンサＣ１３を充電する。これにより、ボトム電流が負（Ｐ／Ｍ信号＝Ｈ）のときは、出力端子４１の電位Ｖ３が（Ｔ×ｉ１）に比例して上昇する。
【００５９】
図７では、スイッチングレギュレータを構成するボトム電流検出回路と発振周期決定回路の各部信号波形により、ボトム電流が負値である場合のボトム電流検出信号について説明したが、つぎに説明する図８では、ボトム電流が正値となる場合のボトム電流判定動作を説明する。
【００６０】
図８（ａ）には、図６（ｆ）に示すノア回路ＮＯＲ１の出力信号Ｓ１１を拡大して示してある。ここでボトム電流が正値となる場合には、出力ノード電圧Ｖｎが負になってＰ／Ｍ信号はＬとなる。
【００６１】
図８（ｂ）では、Ｐ／Ｍ信号がＬになるので、排他的論理和回路ＥＯＲ１の出力信号Ｓ１２がタイミングｔ１１でＬからＨに立ち上がる。同図（ｃ）は、コンデンサＣ１０の正極側の電荷Ｑ１が変化する様子を示している。このコンデンサＣ１０の正極は、スイッチＳＷ１をオンする期間は切換回路５３と接続され、かつ排他的論理和回路ＥＯＲ１の出力信号Ｓ１２によりタイミングｔ１１で入力端子５１側に切り替えて接続される。したがって、タイミングｔ１１では図７の場合とは反対に、スイッチＳＷ１と切換回路５３を介して、コンデンサＣ１０の正極には負の電荷−Ｑが流れ込む。同図（ｄ）は、コンデンサＣ１０の負極側の電荷Ｑ２が変化する様子を示している。この電荷Ｑ２は、それまでの接地電位から正極側の電荷−Ｑ１と反対に＋Ｑまで充電される。
【００６２】
図８（ｅ）（ｆ）は、コンデンサＣ１１の正、負極側の電荷Ｑ４，Ｑ３が変化する様子を示している。ここでは、図７（ｅ）（ｆ）の場合と同じで、コンデンサＣ１１は、これと並列に接続されたスイッチＳＷ２がタイミングｔ１０でオフするために、その負極側に−Ｑが生じるタイミングｔ１１で、その正極側の電荷Ｑ４が＋Ｑに変わる。
【００６３】
したがって、これらのタイミングチャートに示すように、ボトム電流が正値、あるいは負値のいずれの値をとる場合でも、オペアンプＯＰＡ１の出力信号Ｓ１３として、その電圧値は正電圧の信号が出力される。したがって、コンパレータＣＭＰ２の出力信号Ｓ１５は、入力信号Ｓ１４と同じタイミングｔ１２でＨとなり、入力信号Ｓ１４が基準電源Ｖ１０の電位（＝Ｖ１０）以下になるタイミングｔ１４でＬに変化する。
【００６４】
図９は、ボトム電流の絶対値が小さい場合の出力ノードの電圧波形を示す図である。また、図１０は、ボトム電流の絶対値がさらに小さい場合の出力ノードの電圧波形を示す図である。
【００６５】
ここで、図９のボトム電流ｉｂ１の絶対値は、図２０に示すインダクタ電流ｉのボトム電流ｉｂと比較して、さらに小さい。この場合、モードＭ２の終了するタイミングｔ３での出力ノード電圧Ｖｎが電圧入力端子Ｖｉｎの電源電圧とほぼ等しい。したがって、スイッチング素子ＳＷＰがオンになる時のノイズを、最小の大きさに抑えることができる。図１０に示すように、さらにボトム電流ｉｂ１の絶対値が小さくなると、モードＭ２の動作中にインダクタ電流ｉが正値に反転するため、出力ノード電圧Ｖｎが振動を開始する。
【００６６】
上述したスイッチングレギュレータでは、ｄｉ／ｄｔが負から正に変わる時点の動作を線形回路により実現させていて、スイッチング素子ＳＷＰがオンする直前のＶｎがＶｉｎと略等しくなっているため、図９若しくは図１０のように低ノイズでのスイッチング動作が実現できる。
【００６７】
ここでは、従来のスイッチングレギュレータのように、電流が正（出力容量Ｃｏを充電する方向）の時にオフすると、一旦は寄生容量Ｃｐとインダクタ素子Ｌの線形回路による動作を開始しても、すぐにＮｃｈトランジスタの寄生ダイオードでクランプされて、インダクタ電流の方向を反転するまでには到らない。また、スイッチング素子ＳＷＮに流れる電流が小さな負電流の時に、それをオフに切り替えるようにしているので、出力ノード電圧Ｖｎのオーバシュートを除去できて、ノイズを一層低減できる。さらに、インダクタ電流ｉの絶対値がほぼゼロの時にスイッチング素子ＳＷＮのオフ動作とスイッチング素子ＳＷＰのオン動作を行っているので、ゼロ電流スイッチングも実現できている。
【００６８】
（第２の実施の形態）
図１１は、図３の発振周期決定回路をディジタル回路として構成したものを示す回路図である。
【００６９】
図１１では、オペアンプＯＰＡ１の出力信号Ｓ１３を受けて、出力端子４９の電圧信号Ｖ３を決定するまでの発振周期決定回路４を、ディジタル回路を用いて構成したものである。ボトム電流検出回路５の構成は、第１の実施の形態の構成と基本的には同じであるが、オペアンプＯＰＡ１の＋入力端子を接地している点で異なっている。
【００７０】
コントロール回路４２は、ノア回路ＮＯＲ１の出力信号Ｓ１１で起動され、発振周期決定回路４のタイミング制御を行う。ＡＤコンバータ４３は、コントロール回路４２からの制御信号をｌＮＳＴポートで受けて、アナログ信号として入力される出力信号Ｓ１３をＡＤ変換し、変換されたディジタル信号を出力ポートＯＵＴから出力する。プロセッサユニット４４は特殊な演算処理回路であって、Ｐ／Ｍ信号の状態に応じて、２つの入力データＰＯＰ１に対して以下の演算式を実行して出力データＰ２を求めている。
【００７１】
Ｐ／Ｍ＝Ｈのとき、
【００７２】
【数５】
Ｐ２＝Ｐ１＋Ｐ０−α１                                        …（５）
Ｐ／Ｍ＝Ｌのとき、
【００７３】
【数６】
Ｐ２＝Ｐ１−Ｐ０                                              …（６）
とする。ただし、α１は小さな正定数である。
【００７４】
レジスタ回路４５は、プロセッサユニット４４の出力データＰ２を格納しておくものであって、その出力データはバイナリデコーダ４６及びプロセッサユニット４４の入力ポートＰ１に入力されている。ボトム電流が負値である時、プロセッサユニット４４はレジスタ回路４５のデータが＋Ｐ０まで三角波信号の発振周期を短くし、つぎに小さなα１（＞０）だけ発振周期を長くするような演算を実行する。すなわち、プロセッサユニット４４では、出力データＰ２を出力ノード電圧Ｖｎに応じた割合（＋Ｐ０）で増加したあと、少しだけ減少（−α１）して出力することになる。
【００７５】
したがって、ボトム電流が小さな負電流であるときには、正電流にはならないように制御できる。また、ボトム電流が正電流である場合は、その大きさに比例する割合でレジスタ回路４５のデータを減じる。レジスタ回路４５の出力データは、バイナリデコーダ４６によりバイナリコードに変換され、バイナリデータに応じたスイッチ４８が選択されて、複数の定電流源４７ａ，４７ｂ，４７ｃ…のいずれかがトランジスタＮ２５に接続される。これにより、電流ｉ６がレジスタ回路４５の出力データの大小に応じた大きさでトランジスタＮ２５に流れる。トランジスタＮ２５のゲートとドレインは短絡されており、出力端子４９に接続される。この場合、三角波信号発生回路３２ではトランジスタＮ２２，Ｎ２３が、トランジスタＮ２５に対するカレントミラー回路になる。
【００７６】
このようにディジタル回路によって構成された発振周期決定回路４により、第１の実施の形態のものと同様に、ボトム電流の値による三角波信号の発振周期を制御することができ、かつ小さな負電流の均衡点に設定することができる。
【００７７】
また、発振周期決定回路４とボトム電流検出回路５を含むスイッチング制御回路によって、ボトム電流を検出し、小さな負電流に保つようスイッチング周波数を変化させることができる。すなわち、ｄｉ／ｄｔが負から正への切替えを、スイッチング素子ＳＷＰ，ＳＷＮではなく、寄生容量Ｃｐとインダクタ素子Ｌで構成される線形回路により行わせるようにしたので、ｄｉ／ｄｔが滑らかに変化して、スイッチング素子ＳＷＰがオンする直前のＶｎがＶｉｎと略等しくなるため、従来のスイッチングレギュレータで発生するようなスイッチング時のノイズを低減することができる。
【００７８】
なお、上述した実施の形態では、ボトム電流を半導体スイッチのオン抵抗により上昇した出力ノードｎ１の電圧Ｖｎから直接推定しているが、ボトム電流検出回路の別の例として、電源若しくは出力に直列に挿入された微小抵抗の電圧値により負荷電流を検出することも可能である。この負荷電流とインダクタ値から、特定のスイッチング周波数におけるボトム電流値を推定することができる。
【００７９】
また、上述したボトム電流検出回路５や発振周期決定回路４は、いずれもスイッチングレギュレータを構成するための一回路例として示したものであって、ボトム電流を小さく保つようにスイッチング周波数を変化させる方式であるならば、別の構成による検出回路や制御回路であってもよい。
【００８０】
【発明の効果】
以上に説明したように、この発明のスイッチングレギュレータによれば、以下の効果を実現できる。
【００８１】
第１に、半導体スイッチ（ＳＷＮ）がオフするときに、過渡的に流れる電流を、小さなボトム電流とするために、基本的にゼロ電流スイッチングとなり、スイッチング素子ＳＷＮに関する電流変化（ｄｉ／ｄｔ）を小さくでき、スイッチングに起因する入出力電圧の変動を抑えることができる。
【００８２】
第２に、半導体スイッチ（ＳＷＰ）がオンするとき、過渡的に流れる電流も非常に小さく抑えられる。なぜなら、出力ノード電圧が入力電源電圧に近い値でオンさせる、いわゆるゼロ電圧スイッチング状態にでき、かつインダクタ電流値がほとんどゼロであるからである。したがって、スイッチング素子ＳＷＰに関する電流変化（ｄｉ／ｄｔ）を小さくでき、スイッチングに起因する入出力電圧の変動を抑えることができる。
【００８３】
第３に、インダクタのボトム電流と出力ノードの寄生容量による共振的な充電によりＶｎがＶｉｎ近くまで変化するから、従来のスイッチングレギュレータで発生している高周波成分が含まれない。このため高速なスイッチング動作に伴う余分な放射、伝導ノイズが発生しない利点がある。
【図面の簡単な説明】
【図１】この発明に係るスイッチングレギュレータを示す全体回路図である。
【図２】スイッチングレギュレータの動作を説明する信号波形図である。
【図３】図１のスイッチングレギュレータを構成するボトム電流検出回路と発振周期決定回路の構成を示す回路図である。
【図４】図３のボトム電流検出回路を構成する切換回路の一例を示す回路図である。
【図５】図１のスイッチングレギュレータを構成する三角波発生回路の構成を示す回路図である。
【図６】図３のボトム電流検出回路における判定動作に用いる制御信号を説明する信号波形図である。
【図７】ボトム電流が負値である場合におけるボトム電流判定動作を説明するタイミングチャートである。
【図８】ボトム電流が正値になる場合におけるボトム電流判定動作を説明するタイミングチャートである。
【図９】ボトム電流の負値の絶対値が小さい場合における出力ノードの電圧波形を示す図である。
【図１０】ボトム電流の負値の絶対値がさらに小さい場合における出力ノードの電圧波形を示す図である。
【図１１】図３の発振周期決定回路をディジタル回路として構成したものを示す回路図である。
【図１２】従来のスイッチングレギュレータの一例を示す回路図である。
【図１３】図１２のスイッチングレギュレータの寄生容量を含む解析モデルを示す図である。
【図１４】図１２のスイッチングレギュレータのボトム電流が正値である場合における出力ノードの電圧波形を示す図である。
【図１５】図１２のスイッチングレギュレータのボトム電流が負値になる場合における出力ノードの電圧波形を示す図である。
【図１６】モードＭ１における回路動作を説明するためのスイッチングレギュレータの等価回路を示す図である。
【図１７】モードＭ２における回路動作を説明するためのスイッチングレギュレータの等価回路を示す図である。
【図１８】モードＭ３における回路動作を説明するためのスイッチングレギュレータの等価回路を示す図である。
【図１９】ボトム電流が正値である場合における寄生容量の充放電電流等を示す波形図である。
【図２０】ボトム電流が負値になる場合における寄生容量の充放電電流等を示す波形図である。
【符号の説明】
１  Ｐドライバ
２  Ｎドライバ
３  ＰＷＭコンパレータ等の制御回路
４  発振周期決定回路
５  ボトム電流検出回路
１０  ドライブ回路
１３  出力端子
３１  ＰＷＭコンパレータ
３２  三角波信号発生回路
４１  出力端子
４２  コントロール回路
４３  ＡＤコンバータ
４４  プロセッサユニット
４５  レジスタ回路
４６  バイナリデコーダ
４７ａ，４７ｂ，４７ｃ  定電流源
４８  スイッチ
５１，５２  入力端子
５３  切換回路
ＳＷＰ，ＳＷＮ  スイッチング素子
ＥＯＲ１  排他的論理和回路
ＳＷ１〜ＳＷ３，ＳＷ１１〜ＳＷ１２  スイッチ
Ｃ１０〜Ｃ１３  コンデンサ
ＯＰＡ１  オペアンプ
ＮＯＲ１  ノア回路
ＮＡＮＤ１，ＮＡＮＤ２  ナンド回路
Ｎ２０〜Ｎ２５，Ｐ２０〜Ｐ２４  トランジスタ
ｉ１，ｉ２  定電流源
Ｖｉｎ  電圧入力端子
ｎ１  出力ノード
Ｌ  インダクタ素子
Ｃｏ  出力コンデンサ
Ｖｏｕｔ  出力電圧
ｉ  インダクタ電流
Ｃｐ  寄生容量
Ｖｎ  出力ノード電圧
Ｖｏｓｃ  三角波信号
ＩＮＶ１〜ＩＮＶ１６  インバータ
ＣＭＰ１〜ＣＭＰ４  コンパレータ
【図１】
2004248374.tif 000003
【図２】
2004248374.tif 000004
【図３】
2004248374.tif 000005
【図４】
2004248374.tif 000006
【図５】
2004248374.tif 000007
【図６】
2004248374.tif 000008
【図７】
2004248374.tif 000009
【図８】
2004248374.tif 000010
【図９】
2004248374.tif 000011
【図１０】
2004248374.tif 000012
【図１１】
2004248374.tif 000013
【図１２】
2004248374.tif 000014
【図１３】
2004248374.tif 000015
【図１４】
2004248374.tif 000016
【図１５】
2004248374.tif 000017
【図１６】
2004248374.tif 000018
【図１７】
2004248374.tif 000019
【図１８】
2004248374.tif 000020
【図１９】
2004248374.tif 000021
【図２０】
2004248374.tif 000022