(57)【要約】【課題】ＥＬ素子等を取付ける前にその駆動回路を検査する。【解決手段】基板と、該基板上に設けられる各画素を構成する表示素子のための電極と、該電極と電流源配線Ｉｓ（ｍ）とにそれぞれ接続される第１のトランジスタＱ２と、該第１のトランジスタＱ２のゲートとデータ保持用信号配線Ｄａｔａ（ｍ）とにそれぞれ接続される第２のトランジスタＱ１と、電流源配線Ｉｓ（ｍ）と第１のトランジスタＱ２のゲートとにそれぞれ接続される保持容量Ｃ１と、前記電極と前記表示素子に隣接する別の表示素子用のゲート信号配線Ｇａｔｅ（ｎ−１）とに接続され、第１のトランジスタＱ２から前記電極に流れる電流を、別の表示素子用のゲート信号配線Ｇａｔｅ（ｎ−１）へと導く第３のトランジスタＱｔとを少なくとも含むアクティブマトリクス型の表示装置とこの表示装置の検査方法とを提供する。【選択図】        図１
2004294457.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、
該電極と第１の電流源配線とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタと、
該第１のトランジスタのゲートとデータ保持用信号配線とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線の電圧で規定している第２のトランジスタと、
前記電流源配線と前記第１のトランジスタのゲートとにそれぞれ接続され、前記第２のトランジスタがオン状態の間に、前記第２のトランジスタを介して前記データ保持用信号配線から供給される電圧信号を保持するための保持容量と、
前記電極と、前記表示素子とは別の表示素子用のゲート信号配線とにそのソースとドレインが接続され、前記第１のトランジスタから前記電極に流れる電流を、該別の表示素子用のゲート信号配線へと導くようにそのゲートが制御される第３のトランジスタと
を含んでなるアクティブマトリクス型の表示装置。
【請求項２】
前記第３のトランジスタのゲートは、前記表示素子とは別の表示素子用の第２の電流源配線に接続され、それにより、該ゲートをオン状態またはオフ状態に制御する請求項１に記載の表示装置。
【請求項３】
前記第３のトランジスタのゲートは、前記別の表示素子用のゲート信号配線に接続され、それにより、該ゲートをオン状態またはオフ状態に制御する請求項１に記載の表示装置。
【請求項４】
基板と、
該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、
該電極と第１の電流源配線とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタと、
該第１のトランジスタのゲートとデータ保持用信号配線とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線の電圧で規定している第２のトランジスタと、
前記電流源配線と前記第１のトランジスタのゲートとにそれぞれ接続され、前記第２のトランジスタがオン状態の間に、前記第２のトランジスタを介して前記データ保持用信号配線から供給される電圧信号を保持するための保持容量と、
前記電極と前記ゲート信号配線とにそのソースとドレインが接続され、前記表示素子とは別の表示素子用のゲート信号配線の電位を変更してそのゲートをオン状態またはオフ状態にすることにより、前記第１のトランジスタから前記電極に流れる電流を前記ゲート信号配線へと導く第３のトランジスタと
を含んでなるアクティブマトリクス型の表示装置。
【請求項５】
前記表示素子が、有機ＥＬ素子である請求項１から４のいずれかに記載の表示装置。
【請求項６】
前記第３のトランジスタのゲートが、別途設けた電源供給配線に接続されている請求項１から５のいずれかに記載の表示装置。
【請求項７】
前記第３のトランジスタのドレインがさらに別途設けた電流放出配線に接続されている請求項６に記載の表示装置。
【請求項８】
前記第３のトランジスタがｐ型のものである請求項１から７のいずれかに記載の表示装置。
【請求項９】
前記第３のトランジスタからの配線が、表示装置が稼動状態にあるときに、２つ以上の前記表示素子を同時に制御する周辺回路に接続されており、前記第３のトランジスタが該周辺回路を介して順次切り換えられる請求項１から８のいずれかに記載の表示装置。
【請求項１０】
前記請求項１から９のいずれかのアクティブマトリクス型の表示装置の各表示素子を検査する方法であって、
前記第２のトランジスタのゲート電圧を制御して前記保持容量へと電荷を貯めるステップと、
検査対象の表示素子とは別の表示素子用の第１の配線の電位を変えて、前記第３のトランジスタのゲートを制御するステップと、
検査対象の表示素子用の前記第１の電流源配線に接続されている測定器を用いて、前記第３のトランジスタを介して前記電極から流れる電流または電荷量を測定するステップと
を含んでなる表示装置の検査方法。
【請求項１１】
基板と、
該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、
該電極と電流源配線とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタと、
該第１のトランジスタのゲートとデータ保持用信号配線とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線の電圧で規定している第２のトランジスタと、
前記電流源配線と前記第１のトランジスタのゲートとにそれぞれ接続され、前記第２のトランジスタがオン状態の間に、前記第２のトランジスタを介して前記データ保持用信号配線から供給される信号を保持するための保持容量と、
前記電極と前記表示素子とは別の表示素子用のゲート信号配線とに接続されたダイオードと
を含んでなる表示装置。
【請求項１２】
前記表示素子が、有機ＥＬ素子である請求項１１に記載の表示装置。
【請求項１３】
前記ダイオードが、別途設けた電流放出配線に接続されている請求項１１または１２に記載の表示装置。
【請求項１４】
前記請求項１０から１３のいずれかのアクティブマトリクス型の表示装置の各画素を検査する方法であって、
前記第２のトランジスタのゲートを制御して前記保持容量に電荷を貯めるステップと、
検査対象の表示素子とは別の表示素子用の第１配線の電位を変えて、該検査対象の表示素子とは別の表示素子用の第２配線に接続されている測定器を用いて、前記ダイオードを介して前記電極から流れる電流または電荷量を測定するステップと
を含んでなる表示装置の検査方法。
【請求項１５】
アクティブマトリクス型の表示装置であって、該表示装置を構成する画素のそれぞれが、
前記画素の表示素子へと接続される電極と、
該電極と前記画素用の第１の配線とにそれぞれ接続される第１のトランジスタと、
該第１のトランジスタのゲートと電圧信号を与えるためのデータ保持用信号配線とにそれぞれ接続される第２のトランジスタと、
前記第１のトランジスタのゲートと前記画素用の第２の配線とにそれぞれ接続される保持容量と、
前記第１のトランジスタから前記電極に流れる電流によって電荷の蓄積を受けるように、前記電極と前記第１のトランジスタのゲートとに接続される負荷容量と
を含んでなる表示装置。
【請求項１６】
前記表示素子が、有機ＥＬ素子である請求項１２に記載の表示装置。
【請求項１７】
前記請求項１５または１６のアクティブマトリクス型の表示装置の各画素を検査する方法であって、
第１の電圧を前記第１のトランジスタに供給するステップと、
前記第２のトランジスタのゲートに接続されたゲート信号配線を制御し、前記第２のトランジスタを一旦オンにしてオフにすることで、前記データ保持用信号配線の電圧を前記第１のトランジスタのゲートに与え、前記保持容量と前記負荷容量とに電荷を蓄積するステップと、
前記第２のトランジスタをオンにして、前記データ保持用信号配線に接続された電荷測定器を用いて、前記保持容量に蓄えられた電荷量を測定するステップと、
該測定された電荷量と、前記第１の電圧を供給したときの電荷量との差を各画素において求めるステップと、
前記差が所定の範囲内にあるかを判断するステップと
を含んでなる表示装置の検査方法。
【請求項１８】
前記第１の電圧を減少させるステップにおいて、前記第１の電圧は、前記電荷を蓄積するステップでの前記電極の電圧よりも低い所定の電圧まで減少させる請求項１７に記載の方法。
【請求項１９】
前記第１の電圧を前記第１のトランジスタに供給するステップの前に、前記保持容量に蓄えられている電荷量を予めリセットしておくステップをさらに含む請求項１７または１８に記載の方法。
【請求項２０】
前記第１の電圧を減少させるステップにおいて、前記第１の電圧は、前記第１のトランジスタの閾値電圧によって前記第１のトランジスタがオフになるまで減少させる請求項１７に記載の方法。
【請求項２１】
基板と、
該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、
該電極と電流源配線とにそれぞれ接続される第１のトランジスタと、
該第１のトランジスタのゲートとデータ保持用信号配線とにそれぞれ接続され、そのゲートにゲート信号配線が接続されている第２のトランジスタと、
前記第１のトランジスタのゲートと前記電流源用配線とにそれぞれ接続される保持容量と、
前記第１のトランジスタがオンのときに流れる電流によって電荷の蓄積を受けるように、前記電極とは別の表示素子の第２のトランジスタのゲートに接続されている配線とに接続される負荷容量と
を含んでなるアクティブマトリクス型の表示装置。
【請求項２２】
基板と、
該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、
該電極と電流源配線とにそれぞれ接続される第１のトランジスタと、
該第１のトランジスタのゲートとデータ保持用信号配線とにそれぞれ接続され、そのゲートにゲート信号配線が接続されている第２のトランジスタと、
前記第１のトランジスタのゲートと前記電流源配線とにそれぞれ接続される保持容量と、
前記第１のトランジスタがオンのときに流れる電流によって電荷の蓄積を受けるように、前記電極と、同じ表示素子の第２のトランジスタのゲートとに接続されて、前記ゲート信号配線に接続される負荷容量と
を含んでなるアクティブマトリクス型の表示装置。
【請求項２３】
前記表示素子が、有機ＥＬ素子である請求項２１または２２に記載の表示装置。
【請求項２４】
前記請求項２１から２３のいずれかのアクティブマトリクス型の表示装置の各表示素子を検査する方法であって、
前記第２のトランジスタのゲートを制御して、前記保持容量に電荷を貯めるステップと、
検査対象の表示素子とは別の表示素子用のゲート信号配線の電位を変えて、該検査対象の表示素子の電流源配線に接続されている測定器を用いて、前記電極から流れる電流または電荷量を測定するステップと
を含んでなる表示装置の検査方法。
【請求項２５】
請求項１から請求項９、請求項１１から請求項１３、請求項１５から請求項１６、または請求項２１から請求項２３のいずれかに記載のアクティブマトリクス型の表示装置であって、前記別の表示素子が、前記検査対象の表示素子に隣接するものである、アクティブマトリクス型の表示装置。
【請求項２６】
請求項１０、１４、１７、１８、１９、２０、２４のいずれかに記載のアクティブマトリクス型の表示装置の検査方法であって、前記別の表示素子が、前記検査対象の表示素子に隣接するものである、アクティブマトリクス型の表示装置の検査方法。
【請求項２７】
基板と、
該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、
該電極と第１の電流源配線とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタと、
該第１のトランジスタのゲートとデータ保持用信号配線とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線の電圧で規定している第２のトランジスタと、
そのドレインが前記電極に接続され、そのソースおよびそのゲートが前記表示素子用のゲート信号配線に接続され、前記第１のトランジスタから前記電極に流れる電流を、前記表示素子用のゲート信号配線へと導く第３のトランジスタと
を含んでなるアクティブマトリクス型の表示装置。
【請求項２８】
基板と、
該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、
該電極と電流源配線とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタと、
該第１のトランジスタのゲートとデータ保持用信号配線とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線の電圧で規定している第２のトランジスタと、
前記電極と、前記表示素子用のゲート信号配線とに接続されたダイオードと
を含んでなる、アクティブマトリクス型の表示装置。
【請求項２９】
上記の請求項２７または２８に記載の表示装置の各表示素子を検査する方法であって、
検査対象の表示素子用のゲート信号配線の電位を変えて、前記第２のトランジスタのゲート電圧を制御して、前記第１のトランジスタのゲートに前記データ保持用信号配線で規定される電圧を供給するとともに、前記第３のトランジスタのゲートまたは前記ダイオードを制御するステップと、
該ゲート信号配線または前記第１の電流源配線に接続されている測定器を用いて、前記第３のトランジスタまたは前記ダイオードを介して前記電極から流れる電流または電荷量を測定するステップと
を含んでなる表示装置の検査方法。
【請求項３０】
基板と、
該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、
該電極と第１の電流源配線とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタと、
該第１のトランジスタのゲートとデータ保持用信号配線とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線の電圧で規定している第２のトランジスタと、
前記電極と、前記表示素子とは別の表示素子用のゲート配線とにそのゲートとドレインとが接続され、前記第１のトランジスタから前記電極に流れる電流を、該別の表示素子用のゲート信号配線へと導くようにそのゲートが制御される第３のトランジスタと
を含んでなる、アクティブマトリクス型の表示装置。
【請求項３１】
前記第３のトランジスタのゲートは、前記表示素子用のゲート配線に接続され、それにより、該ゲートをオン状態またはオフ状態に制御する請求項３０に記載の表示装置。
【請求項３２】
上記の請求項３０または３１に記載の表示装置の各表示素子を検査する方法であって、
検査対象の表示素子用のゲート信号配線の電位を変えて、前記第２のトランジスタのゲート電圧を制御して、前記第１のトランジスタのゲートに前記データ保持用信号配線で規定される電圧を供給するとともに、前記第３のトランジスタのゲートを制御するステップと、
検査対象の表示画素用の前記第１の電流源配線または前記検査対象の表示素子とは別の表示素子用のゲート信号配線に接続されている測定器を用いて、前記第３のトランジスタを介して前記電極から流れる電流を測定するステップと
を含んでなる表示装置の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｅｎｃｅ：以下、「ＥＬ」とよぶ）素子を基板上に作り込んで形成された電子表示装置（電気光学装置）に関し、特に、アクティブマトリクス型のＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いた有機ＥＬ（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｅｎｃｅ：またはＯＥＬ）ディスプレイ等の表示装置およびその検査方法に関する。
【０００２】
【従来の技術】
近年、自ら発光するタイプの素子としてＥＬ素子を有するアクティブマトリクス型のＥＬ表示装置の研究が活発化してきている。ＥＬ表示装置は、有機ＥＬディスプレイ又は有機ライトエミッティングダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＯＬＥＤ）とも呼ばれている。ＥＬ素子は、一対の電極（陽極および陰極）間にＥＬ層が挟まれた積層構造を一般に有する。代表的なものとしては、コダック・イーストマン・カンパニーのＴａｎｇらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。このようなＥＬ素子を用いたアクティブマトリクス型の表示装置は、自ら発光するものであり薄く、低消費電力にて駆動でき、次世代ディスプレイとして有望視されてきている。
【０００３】
このような表示回路に対しては、ガラス基板上に形成されたＴＦＴ駆動回路上に自発光の有機ＥＬの素子等を設ける前に、各画素においてこの駆動回路が問題なく形成されているかを予め確認したいという要望がある。これは、ガラス基板上に有機ＥＬ素子の駆動回路を形成した段階において不良品が発生する可能性が比較的に高いことに起因する。これにより、早期に不良品を取り除いてスループット向上等が図られるというメリットがある。しかしながら、安価で高精度に効率的に検査するための装置が提案されていない。
【０００４】
上記の問題を解決するために、以下の特許文献１の方法が提案されている。この方法では、ＴＦＴ基板に対して、有機ＥＬ素子の代わりに導電性を有する膜を堆積させることにより回路特性を評価する方法を開示している。しかしながら、特許文献１の方法では、試験後にこの導電膜を除去するために余分な工程が必要となる。また、もしこの導電膜が十分に除去できない場合には、最終的な製品の品質に不具合が起こりうる。
また、別法として、上記の各画素の駆動回路の試験用にキャパシタ（容量）を予め組み込んでおく方法が特許文献２および特許文献３に開示されている。例として、特許文献２の回路を用いて説明する。図２０は、特許文献２のアクティブマトリクス型表示装置での符号１５０に示す１画素あたりの等価回路である。この回路は、スイッチング用の第１のトランジスタＴｒ１と、素子駆動用の第２のトランジスタＴｒ２と、データ保持用の容量Ｃ１と、回路試験用に付加された容量Ｃ２とを含む。ＯＥＬを表示素子とする各画素は、ＴＦＴ基板上にマトリクス状に形成されたマトリクスアレイ基板を構成している。第１のトランジスタＴｒ１のドレイン端子（Ｄ）はデータ電圧信号（Ｖｄａｔａ）の入力ラインに接続され、ゲート端子（Ｇ）は外部からのゲート信号（Ｇａｔｅ  Ｓｉｇ）の入力を受けている。ここで、この第１のトランジスタＴｒ１のソース端子（Ｓ）は、保持用の容量Ｃ１の一方の端子と第２のトランジスタＴｒ２のゲート端子（Ｇ）とに接続されている。そして、保持用の容量Ｃ１の他方の端子は、Ｖｓｃラインに接続されている。第２のトランジスタＴｒ２のソース端子（Ｓ）には電源電圧ＰＶｄｄが印加されており、ドレイン端子（Ｄ）は、ＯＥＬ素子のアノード電極と付加容量Ｃ２の一方の端子とに接続されている。また、付加容量Ｃ２の他方の端子は、Ｖｓｃラインに接続されている。なお、図２０において、ダイオード１５２で示されている素子は、ＥＬ素子やＬＣＤ等の発光素子または駆動素子そのもの自体の負荷を模式的に示したものに過ぎない点に留意されたい。
【０００５】
次に、上記の図２０の回路の簡単な動作について説明する。第１のトランジスタＴｒ１に対し、そのドレイン端子（Ｓ）に所望の階調値に応じたデータ電圧信号を印加し、ゲート端子（Ｇ）にゲート信号を入力し、第１のトランジスタＴｒ１をオン状態にして、データ電圧信号の電圧値に応じた電荷を保持用の容量Ｃ１に保持させる。そして、この保持用の容量Ｃ１に保持された電荷量により、第２のトランジスタＴｒ２のソース端子（Ｓ）とドレイン端子（Ｄ）との間の導通状態（抵抗）が制御され、電源電圧ＰＶｄｄとこの制御された抵抗値とにより決まる電流値によって、ＯＥＬ素子が駆動される。このとき、付加容量Ｃ２の一方の端子にも電力が供給されるため、その電力に応じた電荷が付加用の容量Ｃ２に蓄積される。従って、この付加用の容量Ｃ２に蓄積された電荷を調べることによりトランジスタの良否を判断し、ＴＦＴ基板内の画素の駆動回路の欠陥検査を行うものである。
なお、図２１に示すように、特許文献３は、図２０と同様のアクティブマトリクス型表示装置１６０において、その表示装置１６０を構成するそれぞれの画素に対し、上記のキャパシタ（または容量）に対応する容量９１０８をＥＬ素子等の駆動電極９１０５と隣の発光素子のゲート線（Ｇ２）とに接続する態様を開示するものである。
【０００６】
しかしながら、上記の特許文献２および特許文献３の態様では、以下の問題がある。まず、駆動回路が正常または異常（故障または不良）であることを調べることはできるが、回路が所望の特性を有するか、例えば、発光素子の複数の階調値に対し、駆動回路が出力する電流が設計仕様を満たしているか、についてまで正確に判定するのは困難である。また、過渡応答等の特性調査も困難である。また、容量を用いた回路構成の場合には、直流電流等に対する特性の調査が一般的に困難である。
【０００７】
【特許文献１】
特開２００２−１０８２４３号公報（第９頁、第２図）
【特許文献２】
特開２００２−２９７０５３号公報（第３頁、第１図）
【特許文献３】
特開２００２−３２０３５号公報（第５〜６頁、第１図）
【０００８】
【発明が解決しようとする課題】
上記に説明したように、従来の方法では、実際に使用される表示状態に即した電流特性や電圧特性を評価することが困難である。
【０００９】
【課題を解決するための手段】
本発明は、上記実情に鑑みて為されたもので、実際の表示状態に即した欠陥検査を容易に行うことができる表示装置を提供することを目的とする。具体的には、基板と、該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、該電極と第１の電流源配線（Ｉｓ（ｍ））とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタ（Ｑ２）と、該第１のトランジスタ（Ｑ２）のゲートとデータ保持用信号配線（Ｄａｔａ（ｍ））とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線（Ｇａｔｅ（ｎ））の電圧で規定している第２のトランジスタ（Ｑ１）と、前記電流源配線（Ｉｓ（ｍ））と前記第１のトランジスタのゲートとにそれぞれ接続され、前記第２のトランジスタがオン状態の間に、前記第２のトランジスタを介して前記データ保持用信号配線（Ｄａｔａ（ｍ））から供給される電圧信号を保持するための保持容量（Ｃ１）と、前記電極と、前記表示素子とは別の表示素子用のゲート信号配線（Ｇａｔｅ（ｎ−１）又はＧａｔｅ（ｎ＋１））とにそのソースとドレインが接続され、前記第１のトランジスタから前記電極に流れる電流を、該別の表示素子用のゲート信号配線（Ｇａｔｅ（ｎ−１）又はＧａｔｅ（ｎ＋１））へと導くようにそのゲートが制御される第３のトランジスタ（Ｑｔ）とを含んでなるアクティブマトリクス型の表示装置を提供する。
ここで、前記第３のトランジスタのゲートが、前記表示素子とは別の表示素子用の第２の電流源配線（Ｉｓ（ｍ＋１））に接続され、それにより、該ゲートをオン状態またはオフ状態に制御する態様や、前記第３のトランジスタのゲートが、前記別の表示素子用のゲート信号配線（Ｇａｔｅ（ｎ−１）又はＧａｔｅ（ｎ＋１））に接続され、それにより、該ゲートをオン状態またはオフ状態に制御する態様であることが好ましい。
また、基板と、該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、該電極と第１の電流源配線（Ｉｓ（ｍ））とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタ（Ｑ２）と、該第１のトランジスタ（Ｑ２）のゲートとデータ保持用信号配線（Ｄａｔａ（ｍ））とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線（Ｇａｔｅ（ｎ））の電圧で規定している第２のトランジスタ（Ｑ１）と、前記電流源配線（Ｉｓ（ｍ））と前記第１のトランジスタのゲートとにそれぞれ接続され、前記第２のトランジスタがオン状態の間に、前記第２のトランジスタを介して前記データ保持用信号配線（Ｄａｔａ（ｍ））から供給される電圧信号を保持するための保持容量（Ｃ１）と、前記電極と前記ゲート信号配線（Ｇａｔｅ（ｎ））とにそのソースとドレインが接続され、前記表示素子とは別の表示素子用のゲート信号配線（Ｇａｔｅ（ｎ＋１））の電位を変更してそのゲートをオン状態またはオフ状態にすることにより、前記第１のトランジスタから前記電極に流れる電流を前記ゲート信号配線（Ｇａｔｅ（ｎ））へと導く第３のトランジスタ（Ｑｔ）とを含んでなるアクティブマトリクス型の表示装置も提供する。
ここで、前記表示素子が、有機ＥＬ素子である態様や、前記第３のトランジスタのゲートが、別途設けた電源供給配線（Ｇａｔｅ（Ｃｏｍｍｏｎ））に接続されている態様や、前記第３のトランジスタのドレインがさらに別途設けた電流放出配線（Ｄｒａｉｎ（ｎ））に接続されている態様や、前記第３のトランジスタがｐ型のものである態様や、前記第３のトランジスタからの配線が、表示装置が稼動状態にあるときに、２つ以上の前記表示素子を同時に制御する周辺回路に接続されており、前記第３のトランジスタが該周辺回路を介して順次切り換えられる態様であることが好ましい。
【００１０】
また、本発明は、上記のいずれかの表示装置の検査方法についても提供する。具体的には、上記のいずれかのアクティブマトリクス型の表示装置の各表示素子を検査する方法であって、前記第２のトランジスタ（Ｑ１）のゲート電圧を制御して前記保持容量（Ｃ１）へと電荷を貯めるステップと、検査対象の表示素子とは別の表示素子用の第１の配線の電位を変えて、前記第３のトランジスタ（Ｑｔ）のゲートを制御するステップと、検査対象の表示素子用の前記第１の電流源配線に接続されている測定器を用いて、前記第３のトランジスタ（Ｑｔ）を介して前記電極から流れる電流または電荷量を測定するステップとを含んでなる表示装置の検査方法を提供する。
【００１１】
また、本発明は、実際の表示状態に即した欠陥検査を容易に行うことができる第２の表示装置についても提供する。具体的には、基板と、該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、該電極と電流源配線（Ｉｓ（ｍ））とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタ（Ｑ２）と、該第１のトランジスタ（Ｑ２）のゲートとデータ保持用信号配線（Ｄａｔａ（ｍ））とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線（Ｇａｔｅ（ｎ））の電圧で規定している第２のトランジスタ（Ｑ１）と、前記電流源配線と前記第１のトランジスタのゲートとにそれぞれ接続され、前記第２のトランジスタがオン状態の間に、前記第２のトランジスタを介して前記データ保持用信号配線（Ｄａｔａ（ｍ））から供給される信号を保持するための保持容量（Ｃ１）と、前記電極（ＩＴＯ）と前記表示素子とは別の表示素子用のゲート信号配線（Ｇａｔｅ（ｎ＋１）またはＧａｔｅ（ｎ−１））とに接続されたダイオード（Ｄｔ）とを含んでなる表示装置を提供する。
ここで、前記表示素子が、有機ＥＬ素子である態様や、前記ダイオードが、別途設けた電流放出配線（Ｄｒａｉｎ（ｎ））に接続されている態様であることが好ましい。
【００１２】
また、本発明は、上記の第２のいずれかの表示装置の検査方法についても提供する。具体的には、上記の第２のいずれかのアクティブマトリクス型の表示装置の各画素を検査する方法であって、前記第２のトランジスタ（Ｑ１）のゲートを制御して前記保持容量（Ｃ１）に電荷を貯めるステップと、検査対象の表示素子とは別の表示素子用の第１配線の電位を変えて、該検査対象の表示素子とは別の表示素子用の第２配線に接続されている測定器を用いて、前記ダイオード（Ｄｔ）を介して前記電極から流れる電流または電荷量を測定するステップとを含んでなる表示装置の検査方法を提供する。
【００１３】
さらに、本発明は、実際の表示状態に即した欠陥検査を容易に行うことができる第３の表示装置も提供する。具体的には、アクティブマトリクス型の表示装置であって、該表示装置を構成する画素のそれぞれが、前記画素の表示素子へと接続される電極と、該電極と前記画素用の第１の配線（Ｉｓ）とにそれぞれ接続される第１のトランジスタ（Ｑ２）と、該第１のトランジスタのゲートと電圧信号を与えるためのデータ保持用信号配線（Ｄａｔａ（ｍ））とにそれぞれ接続される第２のトランジスタ（Ｑ１）と、前記第１のトランジスタのゲートと前記画素用の第２の配線（Ｃｏｍｍｏｎ）とにそれぞれ接続される保持容量（Ｃ１）と、前記第１のトランジスタから前記電極に流れる電流によって電荷の蓄積を受けるように、前記電極と前記第１のトランジスタのゲートとに接続される負荷容量（Ｃｆｂ）とを含んでなる表示装置を提供する。
ここで、前記表示素子が、有機ＥＬ素子である態様であることが好ましい。
【００１４】
また、本発明は、上記の第３のいずれかの表示装置の検査方法も提供する。具体的には、上記の第３のいずれかのアクティブマトリクス型の表示装置の各画素を検査する方法であって、第１の電圧（Ｖ１）を前記第１のトランジスタ（Ｑ２）に供給するステップと、前記第２のトランジスタ（Ｑ１）のゲートに接続されたゲート信号線（Ｇａｔｅ（ｎ））を制御し、前記第２のトランジスタ（Ｑ１）を一旦オンにしてオフにし、前記データ保持用信号配線（Ｄａｔａ（ｍ））の電圧を前記第１のトランジスタ（Ｑ２）のゲートに与え、前記保持容量（Ｃ１）と前記負荷容量（Ｃｆｂ）に電荷を蓄積するステップと、前記第１の電圧（Ｖ１）を減少させるステップと、前記第２のトランジスタ（Ｑ１）をオンにして、前記データ保持用信号配線（Ｄａｔａ（ｍ））に接続された電荷測定器を用いて、前記保持容量（Ｃ１）に蓄えられた電荷量を測定するステップと、該測定された電荷量と、前記第１の電圧を供給したときの電荷量との差を各画素において求めるステップと、前記差が所定の範囲内にあるかを判断するステップとを含んでなる表示装置の検査方法を提供する。
ここで、前記第１の電圧（Ｖ１）を減少させるステップにおいて、前記第１の電圧は、前記電荷を蓄積するステップでの前記電極の電圧よりも低い所定の電圧まで減少させる態様や、前記第１の電圧（Ｖ１）を前記第１のトランジスタ（Ｑ２）に供給するステップの前に、前記保持容量（Ｃ１）に蓄えられている電荷量を予めリセットしておくステップをさらに含む態様や、前記第１の電圧（Ｖ１）を減少させるステップにおいて、前記第１の電圧は、前記第１のトランジスタ（Ｑ２）の閾値電圧によって前記第１のトランジスタがオフになるまで減少させる態様であることが好ましい。
【００１５】
さらにまた、本発明は、実際の表示状態に即した欠陥検査を容易に行うことができる第４の表示装置についても提供する。具体的には、基板と、該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、該電極と電流源配線（Ｉｓ（ｍ））とにそれぞれ接続される第１のトランジスタ（Ｑ２）と、該第１のトランジスタ（Ｑ２）のゲートとデータ保持用信号配線（Ｄａｔａ（ｍ））とにそれぞれ接続され、そのゲートにゲート信号配線（Ｇａｔｅ（ｎ）））が接続されている第２のトランジスタ（Ｑ１）と、前記第１のトランジスタ（Ｑ２）のゲートと前記電流源用配線（Ｉｓ（ｍ））とにそれぞれ接続される保持容量（Ｃ１）と、前記第１のトランジスタ（Ｑ２）がオンのときに流れる電流によって電荷の蓄積を受けるように、前記電極とは別の表示素子の第２のトランジスタ（Ｑ１）のゲートに接続されている配線（Ｇａｔｅ（ｎ−１））とに接続される負荷容量（Ｃｔ）とを含んでなるアクティブマトリクス型の表示装置を提供する。
また、基板と、該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、該電極と電流源配線（Ｉｓ（ｍ））とにそれぞれ接続される第１のトランジスタ（Ｑ２）と、該第１のトランジスタ（Ｑ２）のゲートとデータ保持用信号配線（Ｄａｔａ（ｍ））とにそれぞれ接続され、そのゲートにゲート信号配線（Ｇａｔｅ（ｎ））が接続されている第２のトランジスタ（Ｑ１）と、前記第１のトランジスタ（Ｑ２）のゲートと前記電流源配線（Ｉｓ（ｍ））とにそれぞれ接続される保持容量（Ｃ１）と、前記第１のトランジスタ（Ｑ２）がオンのときに流れる電流によって電荷の蓄積を受けるように、前記電極と、同じ表示素子の第２のトランジスタ（Ｑ１）のゲートとに接続されて、前記ゲート信号配線（Ｇａｔｅ（ｎ））に接続される負荷容量（Ｃｔ）とを含んでなるアクティブマトリクス型の表示装置も提供する。
ここで、前記表示素子が、有機ＥＬ素子である態様が好ましい。
【００１６】
また、本発明は、上記の第４のいずれかの表示装置についての検査方法も提供する。具体的には、上記第４のいずれかのアクティブマトリクス型の表示装置の各表示素子を検査する方法であって、前記第２のトランジスタ（Ｑ１）のゲートを制御して、前記保持容量（Ｃ１）に電荷を貯めるステップと、検査対象の表示素子とは別の表示素子用のゲート信号（Ｇａｔｅ（ｎ＋１））配線の電位を変えて、該検査対象の表示素子の電流源配線（Ｉｓ（ｍ））に接続されている測定器を用いて、前記電極から流れる電流または電荷量を測定するステップとを含んでなる表示装置の検査方法を提供する。
また、上記の実施態様のいずれかに記載のアクティブマトリクス型の表示装置であって、前記別の表示素子が、前記検査対象の表示素子に隣接するものである、アクティブマトリクス型の表示装置も提供する。さらに、上記の実施態様のいずれかに記載のアクティブマトリクス型の表示装置の検査方法であって、前記別の表示素子が、前記検査対象の表示素子に隣接するものである、アクティブマトリクス型の表示装置の検査方法も提供する。
【００１７】
さらに、本発明は、注目する画素に書き込み操作を行うことにより、同時に電流測定回路を形成して、電流を測定することが実際の表示状態に即した欠陥検査を容易に行うことができる第５の表示装置も提供する。
具体的には、基板と、該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、該電極と第１の電流源配線とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタと、該第１のトランジスタのゲートとデータ保持用信号配線とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線の電圧で規定している第２のトランジスタと、そのドレインが前記電極に接続され、そのソースおよびそのゲートが前記表示素子用のゲート信号配線に接続され、前記第１のトランジスタから前記電極に流れる電流を、前記表示素子用のゲート信号配線へと導く第３のトランジスタとを含んでなるアクティブマトリクス型の表示装置を提供する。
また、基板と、該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、該電極と電流源配線とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタと、該第１のトランジスタのゲートとデータ保持用信号配線とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線の電圧で規定している第２のトランジスタと、前記電極と、前記表示素子用のゲート信号配線とに接続されたダイオードとを含んでなる、アクティブマトリクス型の表示装置を提供する。
また、本発明は、上記の第５のいずれかの表示装置を用いた検査方法も提供する。具体的には、上記の第５のいずれかの表示装置の各表示素子を検査する方法であって、検査対象の表示素子用のゲート信号配線の電位を変えて、前記第２のトランジスタのゲート電圧を制御して、前記第１のトランジスタのゲートに前記データ保持用信号配線で規定される電圧を供給するとともに、前記第３のトランジスタのゲートまたは前記ダイオードを制御するステップと、該ゲート信号配線または前記第１の電流源配線に接続されている測定器を用いて、前記第３のトランジスタまたは前記ダイオードを介して前記電極から流れる電流または電荷量を測定するステップとを含んでなる表示装置の検査方法を提供する。
【００１８】
また、本発明は、注目する画素に書き込み操作を行うことにより、同時に電流測定回路を形成して、電流を測定することが実際の表示状態に即した欠陥検査を容易に行うことができる第６の表示装置も提供する。
具体的には、基板と、該基板上に設けられる複数の画素の各々を構成する表示素子を設けるための電極と、該電極と第１の電流源配線とにそれぞれ接続され、該表示素子のオン状態またはオフ状態をそのゲートに加えられる電圧で規定している第１のトランジスタと、該第１のトランジスタのゲートとデータ保持用信号配線とにそれぞれ接続され、該第１のトランジスタのゲート電圧を、そのゲートに接続されるゲート信号配線の電圧で規定している第２のトランジスタと、前記電極と、前記表示素子とは別の表示素子用のゲート配線とにそのゲートとドレインとが接続され、前記第１のトランジスタから前記電極に流れる電流を、該別の表示素子用のゲート信号配線へと導くようにそのゲートが制御される第３のトランジスタとを含んでなる、アクティブマトリクス型の表示装置を提供する。ここで、前記第３のトランジスタのゲートは、前記表示素子用のゲート配線に接続され、それにより、該ゲートをオン状態またはオフ状態に制御する態様であることが好ましい。
また、上記の第６のいずれかの表示装置の各表示素子を検査する方法であって、検査対象の表示素子用のゲート信号配線の電位を変えて、前記第２のトランジスタのゲート電圧を制御して、前記第１のトランジスタのゲートに前記データ保持用信号配線で規定される電圧を供給するとともに、前記第３のトランジスタのゲートを制御するステップと、検査対象の表示画素用の前記第１の電流源配線または前記検査対象の表示素子とは別の表示素子用のゲート信号配線に接続されている測定器を用いて、前記第３のトランジスタを介して前記電極から流れる電流を測定するステップとを含んでなる表示装置の検査方法を提供する。
【００１９】
ここで、上記表示装置において使用されるトランジスタとしては、特に制限がない場合には、ｐ型またはｎ型のどちらのものを用いてもよい。
また、本発明は、各画素に対応する表示素子のための電極と駆動装置が設けられた基板上に形成された表示装置を一般にテストするためのものであり、現在有力である透明電極を用いて基板側から視認するタイプの表示装置に限定されるものでは必ずしもなく、電極や駆動装置を設けた基板の上に置かれる発光物質や対向電極の側から視認する表示装置をも対象とするものである。したがって、基板に置かれる電極は透明電極に限定されるものではない。
【００２０】
また、上記の表示装置では、自己発光する有機ＥＬ素子の開口面積をなるべく広く取れるようにすること、すなわち、電極の面積をより大きくすることが好ましいので、評価用に各画素に対応して組み込まれる素子は、できるだけ小さい面積となるものを選択することが好ましい。なお、各画素に対応する表示素子のグループを分割して計測して電流・電圧測定の分解能を向上するように、各表示素子に対して分離した配線がなされていることが好ましい。
【００２１】
本明細書では、陰極と陽極との間に設けられる全ての層を総称してＥＬ層とよんでいる。そのため、ここでのＥＬ層は、正孔注入層と、正孔輸送層と、発光層と、電子輸送層と、電子注入層とを含みうる。また、本明細書では、陽極とＥＬ層と陰極とにより形成される発光素子をＥＬ素子とよんでいる。なお、本明細書中において、ＥＬ素子とは、一重項励起子からの発光（蛍光）を利用するものと、三重項励起子からの発光（燐光）を利用するものとの両方を含みうる。
【００２２】
【発明の実施の形態】
まず、本発明のいくつかの実施態様について、図１を用いて説明する。図１は、画素周辺部において、ＥＬや液晶（ＬＣＤ）等の素子を発光または駆動するために電極に接続されるいくつかの負荷素子の種類およびその接続を示している。ここでは、ＩＴＯ電極といわれる、インジウムとスズの酸化物をガラスなどの基板上に蒸着して形成した透明電極を採用した場合を例に示しているため、この基板上の電極をさして「ＩＴＯ」と、特に図中では略称する。しかし、本発明は、ＩＴＯ電極などの透明電極に限定されるものではなく、基板上に電極とトランジスタなどの駆動回路とを形成して製造する表示装置一般に適用可能なものである。また、負荷素子としては、図１Ａ〜図１Ｃではトランジスタ（Ｑｔ）を用いた態様を、図１Ｄおよび図１Ｅはダイオード（Ｄｔ）を用いた態様を、図１Ｆは容量（Ｃｔ）を用いた態様をそれぞれ示している。なお、図１Ａ〜図１Ｆにおいて破線で囲まれた部分は、アクティブマトリクス型の表示装置を構成する１画素の駆動回路を示すものである。なお、以降の図３〜図１２と図１５および図１６とにおいても、破線で囲まれた部分が、アクティブマトリクス型の表示装置を構成する１画素の駆動回路を同様に示すものである。
【００２３】
次に、図１Ａを参照して、本発明の駆動回路の負荷素子としてトランジスタ（Ｑｔ）を用いた場合の基本的な表示装置の回路構成について説明する。図１Ａでは、アクティブマトリクス型の表示装置を構成する画素の駆動回路は、ＥＬ素子等へと接続され、通常、導電性を有する透明なＩＴＯからなる電極と、該電極と該画素用の電流源配線（Ｉｓ（ｍ））とにそれぞれ接続され、ＥＬ素子等のオン状態やオフ状態を、そのゲートに加えられる電圧によって切り換えている第１のトランジスタ（Ｑ２）と、第１のトランジスタ（Ｑ２）のゲートと電圧信号を与えるためのデータ保持用信号配線（Ｄａｔａ（ｍ））とにそれぞれ接続され、第１のトランジスタ（Ｑ２）のオン状態またはオフ状態を、そのゲートに加えられる電圧により切り換えている第２のトランジスタ（Ｑ１）と、電流源配線（Ｉｓ（ｍ））と第１のトランジスタ（Ｑ２）のゲートとにそれぞれ接続され、第２のトランジスタ（Ｑ１）がオン状態の間に、第２のトランジスタ（Ｑ１）を介して供給されるデータ用の電圧信号を保持する保持容量（Ｃ１）と、電極と注目する画素とは別の画素用あるいは隣接する画素用の配線（Ｇａｔｅ（ｎ−１））とに接続され、該別の画素用の配線（Ｉｓ（ｍ＋１））の電位を変更してそのゲートをオン状態またはオフ状態にすることにより、前記第１のトランジスタ（Ｑ２）から前記電極に流れる電流を、該別の画素用の配線へと導く第３のトランジスタ（Ｑｔ）とを含んでなる。また、画素の周辺部は、周辺回路２０、３０へと接続されるパッド１０、１２や、各画素への電源をオンまたはオフするためのスイッチ１４等が配置されている。このような周辺回路２０、３０等を含めた図１Ａのより詳細な回路を図２に示す。
【００２４】
ここで、上記の本発明の回路は、負荷素子として上記の第３のトランジスタＱｔを追加している点で従来の回路と異なるものである。また、後述するように、本発明では、このトランジスタＱｔの部分を、ダイオードＤｔや容量Ｃｔに変更した場合においてもさらに適用することができる。
なお、上記の負荷素子であるトランジスタＱｔやダイオードＤｔや容量Ｃｔを追加する場合には、電極とトランジスタＱ２との接続の状態も確認することができるように、第１のトランジスタ（Ｑ２）と上記の負荷素子とが電極を介して接続されるようにすることが好ましい。
【００２５】
次に、図２を用いて、この図１Ａのトランジスタを用いた回路の動作を説明する。ここで、図２の破線で囲まれた部分は、図１Ａの破線で囲まれた部分に相当するものである。なお、本明細書中の図面では、参照記号に＿ｎが付いている場合はｎ型トランジスタを意味し、＿ｐが付いている場合はｐ型トランジスタを意味するものである。まず、トランジスタ（Ｑ２）のゲート電圧を制御して電極（ＩＴＯ電極）への電流量を制御する。これは、Ｄａｔａ（ｍ）に所望の電圧を出しておき、Ｇａｔｅ（ｎ）で制御してＱ１を一旦オンにしてからオフにして、データ保持用の容量Ｃ１に電荷を蓄えている。次にこの状態が変更されるまでは、容量Ｃ１の電圧が保持される。従って、この状態では、もしＥＬ素子が形成されていたならば、電極を介してＥＬ素子等（図示せず）に電力が供給され発光することになる。
次に、注目している画素とは別の画素の電流源配線、例えば注目している画素の隣の電流源配線Ｉｓ（ｍ＋１）によりトランジスタ（Ｑｔ）のゲートを制御して、注目している画素の隣のゲート線Ｇａｔｅ（ｎ＋１）にトランジスタ（Ｑｔ）のドレインを接続する。そして、このＩｓ（ｍ）線に接続されている電流計（図示せず）を用いて、電極に流れる電流（つまり、ＥＬ素子に流れる電流）を測定する。
【００２６】
この図１Ａまたは図２に示す実施態様の場合には、トランジスタＱｔがｐ型のものであることが好ましい。これは、実際にＥＬ素子を発光（または駆動）する場合に、トランジスタＱ２からＥＬ発光用に供給された電流がトランジスタＱｔを介して流れ出してしまうという不具合を回避するために、トランジスタＱｔのゲート電圧およびソース電圧がゼロの場合にこのトランジスタＱｔを流れる電流がオフになることが好ましいからである。ここで、トランジスタＱ１およびＱ２にもｐ型のものを用いると、トランジスタＱｔも含めて全てがｐ型のもので構成できる。
【００２７】
ここで、トランジスタＱ２にｎ型のものを用いると電極の電圧を設定するという駆動回路になり、トランジスタＱ２にｐ型のものを用いると電極（ＩＴＯ）の電流を設定するという駆動回路になる。なお、いずれの場合においても動作原理は同じである。
【００２８】
次に、図３を参照して、上記の第１の実施態様を改良した本発明の第２の実施態様を説明する。上記の第１の実施態様では、トランジスタＱｔを別の画素例えば、隣の画素の電流源配線（Ｉｓ（ｍ＋１））で制御していたが、この第２の実施態様では、新たな電源供給線であるＬ＿ｇａｔｅ線（図１ＢのＧａｔｅ（Ｃｏｍｍｏｎ）に対応）を設けてトランジスタＱｔを制御している。また、この新たな電源供給線であるＬ＿ｇａｔｅ線に対しても、上記の場合と同様に周辺回路から電圧制御等を行うことができる。従って、上記の第１の実施態様でのトランジスタＱｔに対する制限が解消され、例えば、トランジスタＱｔにｎ型のものを使用することも可能となる。
【００２９】
さらに、図４を参照して、本発明の第３の実施態様を説明する。第３の実施態様は、上記の第２の実施態様に加えて、別の新たな配線として電流放出配線Ｄｒａｉｎ（ｎ）線をさらに設けており、この新たな配線Ｄｒａｉｎ（ｎ）にトランジスタＱｔの出力を接続している。そして、電流源配線（Ｉｓ（ｍ））またはこの新たな配線Ｄｒａｉｎ（ｎ）に電流計（図示せず）を接続することにより、上記の第１および第２の実施態様と同様に、電極に流れる電流を測定することができる。
この場合には、電極に流れる電流の測定のために別の画素のゲート線、例えば、隣の画素のゲート線であるＧａｔｅ（ｎ−１）やＧａｔｅ（ｎ＋１）等を使用する必要がない。このため、電流測定時の制限が解消され、測定の自由度が増加するというメリットがある。
【００３０】
なお、図２の注目している画素とは別の画素の電流源配線（Ｉｓ（ｍ＋１））を設けずに、トランジスタＱｔのドレインとトランジスタＱｔのゲートとを接続して、このトランジスタＱｔのドレインとゲートとに接続した線を、画素駆動用のゲート線であるＧａｔｅ（ｎ）、または隣接する画素駆動用のゲート線であるＧａｔｅ（ｎ＋１）あるいはＧａｔｅ（ｎ−１）へと接続することもできる。この場合を図５に示す。この構成は、トランジスタＱ１とＱｔがｐ型の場合に適用可能なものである。この場合には、トランジスタＱｔの接続先のゲート線が選択されて電圧がローになると、トランジスタＱｔがオンになるため、トランジスタＱｔがダイオードである場合と同様な使い方ができる。
次に、図５を参照して、その電流特性の評価方法を説明する。まず、トランジスタＱ２のゲート電圧を制御して電極への電流量を制御する。これは、注目する画素のデータ保持用の電圧信号配線Ｄａｔａ（ｍ）に所望の電圧を出しておき、注目する画素のゲート用配線Ｇａｔｅ（ｎ）の電圧をローにしてトランジスタＱ１を一旦オンにしてからオフにして、データ保持用の容量Ｃ１に電荷を蓄えている。次にこの状態が変更されるまでは、容量Ｃ１には電圧が保持される。従って、この状態では、もし電極にＥＬ素子が形成されていたならば、電極を介してＥＬ素子等（図示せず）に電力が供給されることになる。そして、ＥＬ素子において電子および正孔の再結合が起こり、ＥＬ素子が駆動または発光し続けることになる。
次に、注目している画素とは別の画素、例えば隣接する画素のゲート用配線Ｇａｔｅ（ｎ＋１）によって、トランジスタＱｔのゲート電圧をローにしてオンさせ、トランジスタＱ２を介してトランジスタＱｔを流れる電流をＧａｔｅ（ｎ＋１）に流す。そしてこのとき、電流源配線Ｉｓ（ｍ）線に接続されている電流計（図示せず）を用いて、電極に流れる電流（つまり、ＥＬ素子が形成されていたならば、そこに流れることになる電流）を測定する。
これにより、Ｄａｔａ（ｍ）およびＧａｔｅ（ｎ）を用いてトランジスタＱ１をオンにしてオフにする動作、つまり注目する画素に書き込む動作を行った後、Ｇａｔｅ（ｎ＋１）の電圧をローにしてそれとは別の画素、例えば、隣接する画素へとデータ信号を書き込む時に、注目する画素に流れる電流値を評価することができる。言い換えると、注目する画素とは別の画素あるいは隣接する画素のゲート線を制御することにより、ホールド状態になっている注目する画素の駆動回路の電流特性を測定することができる。
ここで、上記の測定では、注目する画素とは別の画素のゲート用配線Ｇａｔｅ（ｎ＋１）は使用するが、この別の画素の電流供給用配線Ｉｓ（ｍ＋１）は使用していない。従って、制御が簡単で素子の回路設計の負担が少ない。
【００３１】
次に、図２において、注目している画素とは別の画素の電流源配線（Ｉｓ（ｍ＋１））を設けずに、トランジスタＱｔのドレインとトランジスタＱｔのゲートとを接続して、このトランジスタＱｔのドレインとゲートとに接続した線を、画素駆動用のゲート線であるＧａｔｅ（ｎ）に接続した場合を図６に示す。この構成は、トランジスタＱ１とＱｔがｐ型の場合に適用可能なものである。この場合には、トランジスタＱｔの接続先のゲート線が選択されて電圧がローになると、トランジスタＱｔがオンになるため、トランジスタＱｔがダイオードである場合と同様な使い方ができる。
次に、図６を参照して、その電流特性の評価方法を説明する。まず、トランジスタＱ２のゲート電圧を制御して電極への電流量を制御する。すなわち、注目する画素のデータ保持用の電圧信号配線Ｄａｔａ（ｍ）に所望の電圧を出しておき、注目する画素のゲート用配線Ｇａｔｅ（ｎ）の電圧をローにしてトランジスタＱ１をオンにする。これにより、電圧信号配線Ｄａｔａ（ｍ）で規定される電圧が、トランジスタＱ２のゲートに供給される。このとき、容量Ｃ１にも電荷が蓄えられる。従って、この状態では、もし電極にＥＬ素子が形成されていたならば、電極を介してＥＬ素子等（図示せず）に電力が供給されることになる。そして、ＥＬ素子において電子および正孔の再結合が起こり、ＥＬ素子が駆動または発光し続けることになる。
このことは、注目する画素の電極を駆動するトランジスタ（Ｑ２）の電流特性を、Ｄａｔａ（ｍ）で規定されるＱ２のゲート電圧に応じて測定することができるということを意味する。この測定は、注目する画素のホールド状態における特性とは異なるが、例えば、Ｄａｔａ（ｍ）の設定電圧値を少なくとも２点設定し、ある待ち時間後に流れる電流を電流計で測定することにより、トランジスタ（Ｑ２）の電流特性を詳細に測定することができるという利点を有する。ここで、この電流計は、注目する画素の電流源配線Ｉｓ（ｍ）、あるいは、注目する画素のゲート用配線Ｇａｔｅ（ｎ）に接続される。また、この測定には、別の画素の配線を一切使用しないので、制御が簡単であり、素子の回路設計の際にも負担が少ない。
このトランジスタ（Ｑｔ）は、注目する画素に書き込みを行うとオンするが、画素のプロセス管理用のＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）として、表示装置上に設けて、表示装置の評価に使用することができる。また、この試験回路を含む画素を、他の試験回路を含む画素と混在させることができる。
【００３２】
さらに、図２の注目している画素とは別の画素の電流源配線（Ｉｓ（ｍ＋１））を設けずに、図７に示すように、トランジスタＱｔのゲートを注目する画素とは別の画素駆動用のゲート線、例えば、隣接する画素駆動用のゲート線Ｇａｔｅ（ｎ＋１）に接点（Ａ）に示すように接続し、トランジスタＱｔのソースをもう一方の画素駆動用のゲート線Ｇａｔｅ（ｎ）に接点（Ｂ）に示すように接続することもできる。ここで、図７の構成は、トランジスタＱ１およびトランジスタＱｔがｎ型である場合に適用可能なものである。
次に、図７を参照して、その電流特性の測定方法を説明する。まず、トランジスタＱ２のゲート電圧を制御して電極への電流量を制御する。これは、注目する画素のデータ保持用の電圧信号配線Ｄａｔａ（ｍ）に所望の電圧を出しておき、注目する画素のゲート用配線Ｇａｔｅ（ｎ）の電圧をハイにしてトランジスタＱ１を一旦オンにしてからオフにして、データ保持用の容量Ｃ１に電荷を蓄えることによりなされる。次にこの状態が変更されるまでは、容量Ｃ１の電圧が保持される。従って、この状態では、もしＥＬ素子が形成されていたならば、電極を介してＥＬ素子等（図示せず）に電力が供給されることになる。そして、ＥＬ素子において電子および正孔の再結合が起こり、ＥＬ素子が駆動または発光し続けることになる。
次に、注目している画素に隣接するゲート用配線であるＧａｔｅ（ｎ＋１）によりトランジスタＱｔのゲート電圧をハイにしてオンさせ、トランジスタＱ２を介してトランジスタＱ２を流れる電流をＧａｔｅ（ｎ）に流す。このとき、Ｉｓ（ｍ）線に接続されている電流計（図示せず）を用いて、電極に流れる電流、つまり、もしＥＬ素子が形成されていればＥＬ素子に流れるはずの電流を測定する。
これにより、Ｄａｔａ（ｍ）およびＧａｔｅ（ｎ）を用いてトランジスタＱ１をオンにしてからオフにする動作、つまり注目する画素へと書き込み動作を行った後、Ｇａｔｅ（ｎ＋１）の電圧をハイにしてその隣接する画素へとデータ信号を書き込む時に、注目する画素に流れる電流値を評価することができる。言い換えると、注目する画素に隣接する画素のゲート線を制御することにより、ホールド状態になっている注目する画素の駆動回路の電流特性を測定することができる。
また、この測定には、隣接する画素のゲート用配線であるＧａｔｅ（ｎ＋１）は使用するが、隣接する画素の電流供給用配線であるＩｓ（ｍ＋１）は使用していない。従って、制御が簡単で素子の回路設計の負担も少ない。
【００３３】
また、図２において、注目している画素とは別の画素の電流源配線（Ｉｓ（ｍ＋１））を設けずに、図８に示すように、トランジスタＱｔのゲートを注目する画素と同じ画素駆動用のゲート線Ｇａｔｅ（ｎ）に接点（Ｂ）に示すように接続し、トランジスタＱｔのソースをもう一方の画素駆動用のゲート線Ｇａｔｅ（ｎ＋１）に接点（Ａ）に示すように接続することもできる。ここで、図８の構成は、トランジスタＱ１およびトランジスタＱｔがｎ型である場合に適用可能なものである。
次に、図８を参照して、その電流特性の測定方法を説明する。まず、トランジスタＱ２のゲート電圧を制御して電極への電流量を制御する。すなわち、注目する画素のデータ保持用の電圧信号配線Ｄａｔａ（ｍ）に所望の電圧を出しておき、注目する画素のゲート用配線Ｇａｔｅ（ｎ）の電圧をハイにしてトランジスタＱ１をオンにする。これにより、電圧信号配線Ｄａｔａ（ｍ）で規定される電圧がトランジスタＱ２のゲートに供給される。このとき、容量Ｃ１にも電荷が蓄えられる。従って、この状態では、もしＥＬ素子が形成されていたならば、電極を介してＥＬ素子等（図示せず）に電力が供給されることになる。そして、ＥＬ素子において電子および正孔の再結合が起こり、ＥＬ素子が駆動または発光し続けることになる。
このことは、注目する画素の電極を駆動するトランジスタ（Ｑ２）の電流特性を、Ｄａｔａ（ｍ）で規定されるＱ２のゲート電圧に応じて測定することができるということを意味する。この測定は、注目する画素のホールド状態における特性とは異なるが、例えば、Ｄａｔａ（ｍ）の設定電圧値を少なくとも２点設定し、ある待ち時間後に流れる電流を電流計で測定することにより、トランジスタ（Ｑ２）の電流特性を詳細に測定することができるという利点を有する。ここで、この電流計は、注目する画素の電流源配線Ｉｓ（ｍ）、あるいは、注目する画素のゲート用配線Ｇａｔｅ（ｎ）に接続される。また、この測定には、別の画素の配線を一切使用しないので、制御が簡単であり、素子の回路設計の際にも負担が少ない。
このトランジスタ（Ｑｔ）は、注目する画素に書き込みを行うとオンするが、画素のプロセス管理用のＴＥＧとして、表示装置上に設けて、表示装置の評価に使用することができる。また、この試験回路を含む画素を、他の試験回路を含む画素と混在させることができる。
【００３４】
ここまではトランジスタＱｔを用いた駆動回路とこれを用いた回路の検査方法を説明してきたが、次に、図９を参照して、上記のトランジスタＱｔの代わりにダイオードを用いた本発明の第４の実施態様を説明する。この第４の実施態様では、図２に示す第１の実施態様のトランジスタＱｔをダイオードＤｔで置換したのとほぼ同じ構成となっている。また、３端子素子のトランジスタＱｔの場合と比較すると、ダイオードは２端子素子でありゲート制御用の配線等がいらないので、回路構成が多少簡単である。
【００３５】
次に、この第４の実施態様の回路の動作について説明する。まず、トランジスタＱ２のゲート電圧を制御して電極への電流量を制御する。このことは、上記に説明したように、Ｄａｔａ（ｍ）に所望の電圧を出しておき、Ｇａｔｅ（ｎ）を制御してトランジスタＱ１を一旦オンにしてからオフにすることで、データ信号用の保持容量Ｃ１に電荷を蓄えることができる。そして、この状態が変更されるまでは、保持容量Ｃ１に所定の電圧が保持されているので電極を介して接続されているＥＬ素子が駆動または発光し続けることになる。
【００３６】
上記の第１の実施態様と同様に、トランジスタＱ２にｎ型のものを用いた場合には電極の電圧を設定するという駆動回路になり、トランジスタＱ２にｐ型のものを用いた場合には電極の電流を設定するという駆動回路になる。いずれの場合でも動作原理としては同じである。
【００３７】
ここで、ダイオードＤｔは、陽極が電極に接続され、陰極が注目する画素とは別の画素、例えば、隣の画素のゲート線Ｇａｔｅ（ｎ＋１）に接続されている。ここで、このＧａｔｅ（ｎ＋１）をダイオードＤｔが導通する電圧にすることで電流源配線Ｉｓ（ｍ）に接続されている電流計（図示せず）を用いて、電極に流れる電流を測定する。このダイオードＤｔは、ＥＬ素子が搭載された後の実際の使用時にはオンになる期間をできるだけ短くする（つまり、実際の使用時には電極を介してＥＬ素子（図示せず）に電気が流れ、ダイオードＤｔからＧａｔｅ（ｎ＋１）にはごく短時間しか電流が流れない）ように設計することが好ましい。この場合には、トランジスタＱ１としてｐ型のものを使用することが好ましい。つまり、注目する画素の隣のトランジスタＱ１のゲートＧａｔｅ（ｎ＋１）がオフされても、注目する画素のダイオードＤｔがオンにならないような条件を満たすことができればよい。具体的には、上記のダイオードＤｔに電流が流れないようにするために、ダイオードＤｔの陰極側を電極の電位よりも高い電位に保持しておけばよい。しかし、図９の場合には、その接続先は注目する画素に隣接するゲート線Ｇａｔｅ（ｎ＋１）である。ここで、このゲート線Ｇａｔｅ（ｎ＋１）は、注目する画素に隣接するトランジスタＱ１を動作するために、注目する画素とは独立にオンまたはオフする必要がある。そのため、図９の場合には回路構成上の制限が存在することになる。
【００３８】
また、図１０を参照して、ダイオードＤｔが、陽極が電極に接続され、陰極が注目する画素とは同じ画素のゲート線Ｇａｔｅ（ｎ）に接続されている場合について説明する。まず、注目する画素のゲート用配線Ｇａｔｅ（ｎ）の電圧をローにして、ｐ型トランジスタ（Ｑ１）とダイオード（Ｄｔ）とをオンにする。そして、注目する画素のデータ保持用の電圧信号配線Ｄａｔａ（ｍ）に所望の電圧を出しておき、この電圧値により、トランジスタ（Ｑ２）のゲートを制御する。
ここで、ダイオード（Ｄｔ）は、陽極が電極に接続され、陰極がＧａｔｅ（ｎ）に接続されているため、このＤａｔａ（ｍ）の電圧値に応じて、トランジスタ（Ｑ２）とダイオード（Ｄｔ）とを介してＧａｔｅ（ｎ）に電流が流れる。そして、ダイオードＤｔが導通するようにこのＧａｔｅ（ｎ）の電圧を制御し、電流源配線Ｉｓ（ｍ）、または、注目する画素のゲート用配線Ｇａｔｅ（ｎ）に接続されている電流計（図示せず）を用いて、電極に流れる電流（つまり、ＥＬ素子に流れる電流）を測定する。
これにより、注目する画素の電極を駆動するトランジスタ（Ｑ２）の電流特性を、Ｄａｔａ（ｍ）に設定される電圧に応じて測定することができる。この測定は、注目する画素のホールド状態における特性とは異なるが、例えば、Ｄａｔａ（ｍ）の設定電圧値を少なくとも２点設定し、ある待ち時間後に流れる電流を電流計または電荷計で測定することにより、トランジスタ（Ｑ２）の電流特性を詳細に測定することができるという利点を有する。また、この測定には、別の画素の配線を一切使用しないので、制御が簡単であり、素子の回路設計の際にも負担が少ない。
ここで、このダイオード（Ｄｔ）は、注目する画素に書き込みを行うとオンするが、画素のプロセス管理用のＴＥＧとして、表示装置上に設けて、表示装置の評価に使用することができる。また、この試験回路を含む画素を、他の試験回路を含む画素と混在させることができる。
また、このダイオードＤｔは、ＥＬ素子が搭載された後の実際の使用時にはオンになる期間をできるだけ短くする（つまり、実際の使用時には電極を介してＥＬ素子（図示せず）に電気が流れ、ダイオードＤｔからＧａｔｅ（ｎ）にはごく短時間しか電流が流れない）ように設計することが好ましい。この場合には、トランジスタＱ１としてｐ型のものを使用することが好ましい。つまり、注目する画素のトランジスタＱ１のゲートＧａｔｅ（ｎ）がオフされているときには、注目する画素のダイオードＤｔがオンにならないような条件を満たすことができればよい。具体的には、上記のダイオードＤｔに短時間しか電流が流れないようにするために、Ｇａｔｅ（ｎ）の使用時以外はダイオードＤｔの陰極側を電極の電位よりも高い電位に保持しておけばよい。ここで、図１０の場合には、その接続先は注目する画素のゲート線Ｇａｔｅ（ｎ）である。そのため、図９と同様に、図１０の場合にも回路構成上の制限が存在することになる。
【００３９】
そのため、図１１を参照して、上記の回路構成上の制限を解消した本発明の第５の実施態様を説明する。この第５の実施態様は、上記第４の実施態様に対して、新たな電圧供給線であるＶｄ（ｎ）を追加している。そして、この新たな電圧供給線であるＶｄ（ｎ）にダイオードＤｔの陰極を接続させている。この場合には、新たな配線を必要とするものの、上記のトランジスタＱ１の種類についての制限が解消するというメリットを有する。
なお、画素駆動回路の検査をする場合には、この電圧供給線Ｖｄ（ｎ）または電流源配線Ｉｓ（ｍ）に接続された電流計（図示せず）を用いて駆動回路の評価を行うことができる。前者の場合には、この電圧供給線Ｖｄ（ｎ）を高い電位に維持することによって、電極（ＩＴＯ）に供給される電流がこのダイオードＤｔを介して流れ出さないようにする。
【００４０】
ここで、データ信号線であるＤａｔａ（ｍ）の電圧の設定については、例えば、トランジスタＱ２が流す電流を１μＡにしたい場合にはＤａｔａ（ｍ）の電圧を１Ｖとすればよいと予想される場合においては、そのようにＤａｔａ（ｍ）の電圧を設定した場合にトランジスタＱ２を流れる電流がどの程度かを電圧供給線Ｖｄ（ｎ）または電流源配線（Ｉｓ（ｍ））に接続された電流計を用いて検出して、製品の仕様を満たす電流値かどうかを判断することができる。
【００４１】
次に、図１２を参照して、負荷容量Ｃｆｂを用いた本発明の第６の実施態様を説明する。この第６の実施態様では、電極に接続された容量Ｃｆｂのもう一方をトランジスタＱ２のゲートへとフィードバックするように接続している。また、データ信号を保持するための保持容量Ｃ１が、電源供給線とは別の新たな電源供給線（Ｃｏｍｍｏｎ）に接続されている。
【００４２】
上記の第６の実施態様での回路の動作には、電圧駆動タイプと電流駆動タイプとの２種類がある。以下にそれぞれの場合における動作原理について説明する。
【００４３】
（電圧駆動タイプの動作説明）
図１３を参照して電圧駆動タイプの動作を説明する。ここでは、Ｑ１およびＱ２にｎ型のトランジスタを用いている。まず、初期設定ルーチンとして容量Ｃｆｂのリセットを行う。具体的には、電源供給線であるＶ１（図１２のＩｓに対応）をゼロ電位にした状態で、トランジスタＱ２のゲートを一度オンにして、容量Ｃｆｂをリセットする。これは、容量Ｃｆｂに当初から存在する電荷による悪影響を排除して、電荷の測定を高精度に行うためのものである。次に、電流供給電圧Ｖ１をトランジスタＱ２に供給する。さらに、トランジスタＱ１のゲートをオンにして、データ信号線であるＤａｔａ（ｍ）からの所定の電圧によりトランジスタＱ２をオンにするとともに、この電圧を保持容量Ｃ１に与えた後、トランジスタＱ１をオフする。所定の時間にわたってこの状態を継続することにより、電極における電圧を示すＶ＿ＩＴＯと容量Ｃｆｂにおける電圧とが飽和して一定の状態となる。それとともにトランジスタＱ２もオフ状態となる。この状態から、Ｖ１の電圧を徐々に下げていく。ここで、Ｖ１とＶ＿ＩＴＯとの電圧が等しくなるまでは、Ｖ＿ＩＴＯの電圧は変動しない。しかし、Ｖ１とＶ＿ｓｔの電圧の差がトランジスタＱ２の閾値電圧Ｖｔｈを越すと、すなわち、Ｖ１がＶ＿ＩＴＯよりも低い電圧になると、トランジスタＱ２がオン状態となり、以降、Ｖ＿ＩＴＯはＶ１に追従して低下していく。その場合には、Ｖ＿ＩＴＯの電圧低下に従って、容量Ｃｆｂが放電してその電圧が低下する。従って、データ保持用の容量Ｃ１とＣｆｂとの間の点における電圧Ｖ＿ｓｔは、この容量Ｃｆｂの電圧の低下に応じて下がることになる。その後、Ｖ１が所定の電圧になるまでＶ１を下げる。この所定の電圧は、電圧Ｖ＿ｓｔの変化量ΔＶ＿ｓｔが求め易くなるように決定される。
【００４４】
そして、このときのＶ＿ｓｔの電圧の変化量であるΔＶ＿ｓｔを求めることにより、この駆動回路の特性を判断することができる。具体的には、上記のＶ１の操作をして所定の電圧に達した後、トランジスタＱ１のゲートを再度Ｇａｔｅ（ｎ）でオンにして、データ線Ｄａｔａ（ｍ）に接続された電流計または電荷計（図示せず）を用いて、この電圧Ｖ＿ｓｔを測定して求めることができる。そして、最初にデータ信号電圧の保持容量Ｃ１に保持させた電荷量と、ΔＶ＿ｓｔから求められた電荷量とを比較する。ここで、Ｖ＿ＩＴＯの電圧の変化量をΔＶ＿ＩＴＯとすると、測定電荷量は、ΔＶ＿ｓｔ＝ΔＶ＿ＩＴＯ×（Ｃｆｂ／（Ｃ１＋Ｃｆｂ））の関係を満たす。従って、各画素において、誤差が所定の範囲内にあるかどうかを判断して、各画素の駆動回路の動作を確認することができる。
【００４５】
（電流駆動タイプの動作説明）
図１４を参照して電流駆動タイプの動作について説明する。この場合には、トランジスタＱ１およびＱ２にはｐ型のものを用いている。ここでは、上記の電圧駆動タイプと異なり、容量Ｃｆｂのリセットは不要である。また、電源供給線Ｖ２（図１２のＣｏｍｍｏｎに対応）には所定の電圧が供給されている。ここで、ゲート信号配線Ｇａｔｅ（ｎ）を制御してトランジスタＱ１をオンさせる。データ信号配線Ｄａｔａ（ｍ）に所定の電圧を予め与えておくことにより、トランジスタＱ２もオン状態になる。このとき、トランジスタＱ２のソースに接続されているＶ１（図１２のＩｓの電圧に対応）の電圧は、ゲートよりも高く設定されている。この状態から、電源供給線Ｖ１（Ｉｓ）の電圧を下げていく。トランジスタＱ２がオフになるまでは電極（ＩＴＯ電極）の電圧であるＶ＿ＩＴＯも追従して下がる。上述したように、この場合に保持容量Ｃ１から容量Ｃｆｂへと電流が流れ出す。電源供給線Ｖ１の電位がトランジスタＱ２のゲート電位をオフにする電圧（閾値電圧Ｖｔｈ）を越えて下げられると、Ｃ１からの電荷の流出は生じなくなる。この状態でトランジスタＱ１をオンにして、データ信号線（Ｄａｔａ（ｍ））に接続された電流計あるいは電荷計（図示せず）を用いて、保持容量Ｃ１に蓄えられた電荷量を測定する。そして、保持容量Ｃ１に供給した（または、書き込んだ）電荷量と、読み出された電荷量との差を各画素において求める。そして、この差が所定の範囲内であるか否かを判断することによって、画素の駆動回路の動作を確認することができる。
【００４６】
上記の第６の実施態様では、トランジスタＱ２の閾値電圧であるＶｔｈの値を１回の測定で求めることができる。従って、従来の回路と比較して、測定のスループットが高いというメリットを有する。ここで、図２０を参照すると特許文献２では、データ保持用の保持容量Ｃ１は別の線（Ｖｓｃ）に接続されている。なお、この特許文献２では、図２０に示すように、トランジスタＴｒ２としてｐ型のトランジスタを使用していると思われるが、このＴｒ２は単にスイッチとして機能するだけなので、結局、このトランジスタＴｒ２のオン状態またはオフの状態、つまりトランジスタＴｒ２が正常または異常であるかまでしか判断できないと思われる。従って、本発明のトランジスタＱ２の閾値電圧Ｖｔｈを求めるためには、特許文献２では、供給する電圧の値を変えて同様の測定を何回か繰り返す必要がある。なお、前記の特許文献３において、上記の容量に対応する容量が隣のゲート線に接続されているが、これをトランジスタ９１０６のゲート端子にフィードバックしても正常には動作しないことに留意されたい。
【００４７】
次に、本発明の第７の実施態様を説明する。第７の実施態様は、容量Ｃｔを用いた駆動回路の過渡応答判定方法に関するものである。ここで使用される回路を図１５および図１６に示す。図１５の回路構成は図１Ｆに対応し、図９のダイオードを用いた回路構成とほぼ同じである。また、図１６は、図１５と比べると、容量Ｃｔの接続先がこの容量Ｃｔが属する表示素子のゲート線であるＧａｔｅ（ｎ）に接続されている点において異なる。このように、電極に接続された容量Ｃｔのもう一方の接続先としては、例えば、（１）その容量が属する表示素子以外の表示素子のゲート線や、（２）その容量が属する表示素子のゲート線であることが好ましい。その理由は、これらの線は、ＥＬ素子の駆動または制御のために画素近傍に必ず存在しており電圧変動を意図的に加えることができるものであるためである。しかしながら、電極に接続された容量Ｃｔのもう一方の接続先はこれらの例に限らず、他の配線、例えば、画素電極等に接続することも可能である。
【００４８】
このような回路構成において、過渡応答が起こっている間に、Ｉｓ線に接続された電流計等を介して過渡応答電流や容量に蓄えられた電荷量等を測定することにより、各画素における電極（ＩＴＯ）の電圧Ｖ＿ＩＴＯの過渡応答を評価することができる。
【００４９】
（第７の実施態様の動作説明）
（１）容量Ｃｔをこの容量が属する表示素子以外の表示素子のゲート線に接続する場合
図１７を参照して説明する。まず、自己のゲート線（Ｇａｔｅ（ｎ））を制御して、データ信号線（Ｄａｔａ（ｍ））から保持容量Ｃ１に電荷を蓄えて、書き込みおよびデータ設定を行う。次に、隣のゲート線（Ｇａｔｅ（ｎ＋１））に電圧を供給して容量Ｃｔに電荷を蓄えさせる。所定の時間が経過して定常状態となると、ＩＴＯ電極での電位はある一定値（Ｖｄｄ）となる。そして、隣のゲート線（Ｇａｔｅ（ｎ＋１））の電圧を所定の電圧に下げて過渡応答を生じさせる。この過渡応答が起こっている間に、電流供給配線Ｉｓ（図１５のＩｓ（ｍ）に対応）に接続された電流計Ａ１を用いて、検査対象の画素における過渡応答電流（Ｉ＿Ｉｓ）を測定する。これにより、各画素における画素駆動回路の電流駆動能力を評価することができる。なお、本実施態様では、図１７に示すトランジスタＱ１およびＱ２としてｐ型のものを使用している。
（２）容量Ｃｔをこの容量が属する表示素子のゲート線に接続する場合
図１８を参照して説明する。この場合は、自己の表示素子のゲート線（Ｇａｔｅ（ｎ））の電圧を変動させることにより、（１）と同様に過渡応答を発生させるものである。そして、この過渡応答が収まるまでに、電流供給配線Ｉｓ（図１６のＩｓ（ｍ）に対応）に接続された電流計を用いてこのときの過渡応答電流を測定する。ここで、自己のゲート線に容量Ｃｔを接続する場合には、図１８では、トランジスタＱ１にｎ型のもの（Ｑ１＿ｎ）を、トランジスタＱ２にｐ型のもの（Ｑ２＿ｐ）を使用しており、図１９では、トランジスタＱ１およびＱ２にｎ型のもの（Ｑ１＿ｎおよびＱ２＿ｎ）を使用している。
ここでは、まず、図１８の場合について説明する。最初に、自己のゲート線（Ｇａｔｅ（ｎ））の電圧を制御してトランジスタＱ１をオンにしてＣｔに電荷を蓄えておく。そして、所定の時間が経過して、電極（ＩＴＯ電極）での電圧（Ｖ＿ＩＴＯ）が定常状態となってから、自己のゲート線（Ｇａｔｅ（ｎ））の電圧を所定の電圧に下げる。そして、上記の場合と同様に、電流供給配線Ｉｓに接続された電流計を用いて容量Ｃｔに蓄えられた電荷の過渡応答（Ｉ＿Ｉｓ）を測定することができる。ここで、この所定の電圧は過渡応答を生じる程度の電位差をもたらすものである必要がある。
【００５０】
次に、図１９を参照して、トランジスタＱ１およびＱ２にｎ型のものを用いた場合を説明する。まず、自己のゲート線（Ｇａｔｅ（ｎ））の電圧を制御してトランジスタＱ１をオンにして容量Ｃｔに電荷を蓄える。所定の時間が経過して電極での電圧（Ｖ＿ＩＴＯ）が定常状態となってから、自己のデータ信号線（Ｄａｔａ（ｍ））の電圧を所定の電圧に上げる。そして、所定の時間が経過してから、自己のゲート線（Ｇａｔｅ（ｎ））の電圧を所定の電圧に下げる。そして、上記に説明したように、電流供給配線Ｉｓに接続された電流計を用いて、容量Ｃｔに蓄えられた電荷の過渡応答等（Ｉ＿Ｉｓ）を測定することができる。
【００５１】
なお、上記の実施対応においては、過渡応答電流の測定を通じて、電流駆動能力の評価まで行えるというメリットを有する。ここで、上記の動作は、特許文献２の回路では実行できないことに留意されたい。
【００５２】
以上の実施態様で記載した各種の電極への付加素子は、実際には、駆動回路を評価する場合にはオンになるが、製品として使用される場合にはオフになるものが好ましい。ＥＬ素子を発光または駆動するだけの電力が電極に十分に供給できなくなるおそれがあるためである。また、新たな配線を追加するよりも、できれば、既に存在している配線に接続することが好ましい。配線数の増加を回避することができるためである。
【００５３】
上記に説明してきた各図には、オン／オフ切り換え用のスイッチが記載されているが、本発明では、このようなスイッチは必須な構成要素ではないことに留意されたい。それは、例えば、スイッチを設けるかわりに、配線を増加して各画素を分離することによっても、測定の分解能の向上や並列処理を図ることができるためである。同様に、周辺回路についても、本発明の評価には特に必須な要素ではないことに留意されたい。
【００５４】
なお、上記の実施例において、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）は、有機ＥＬ素子の駆動用の電極として使用されている。このＩＴＯは、可視光領域において透明な光学特性を有しており、バックライトを必要とする液晶ディスプレイ（ＬＣＤ）においては透明性を有する電極として使用されるものである。しかしながら、有機ＥＬ素子は自ら発光するため、本発明で使用されるＩＴＯは、有機ＥＬ素子の画素駆動用の電極として使用されるものであり、特にこれにのみ限定されるものではない。例えば、ＩＴＯの代わりに導電性を有する金属等を用いることもできる。また、有機ＥＬ素子の陰極としてＩＴＯを用いることができることにも留意されたい。
【００５５】
【発明の効果】
以上より、本発明によれば、有機ＥＬ素子の駆動回路の直流電流特性や過渡応答特性等の評価を特殊な装置を用いることなく行うことができる。このため、実際の使用状態に即した評価を高精度に安価に行うことができる。
【図面の簡単な説明】
【図１】負荷素子として、Ａ〜Ｃは、トランジスタ（Ｑｔ）を用いた場合を、ＤおよびＥは、ダイオード（Ｄｔ）を用いた場合を、Ｆは、容量（Ｃｔ）を用いた場合をそれぞれ示す本発明のアクティブマトリクス型表示装置の概略図である。
【図２】図１Ａに対応する本発明の第１の実施態様であるアクティブマトリクス型表示装置の基板上の回路を示す回路図である。
【図３】図１Ｂに対応する本発明の第２の実施態様であるアクティブマトリクス型表示装置の基板上の回路を示す回路図である。
【図４】図１Ｃに対応する本発明の第３の実施態様であるアクティブマトリクス型表示装置の基板上の回路を示す回路図である。
【図５】図４に示す本発明の第１の実施態様のアクティブマトリクス型表示装置の基板上の回路において、トランジスタＱｔのドレインおよびゲートをともに接続した態様を示す回路図である。
【図６】図５に示す本発明の第１の実施態様のアクティブマトリクス型表示装置の基板上の回路において、トランジスタＱｔのドレインおよびゲートをともに接続し、その接続先をその表示画素のゲート線Ｇａｔｅ（ｎ）に接続した態様を示す回路図である。
【図７】図４に示す本発明の第１の実施態様のアクティブマトリクス型表示装置の基板上の回路において、トランジスタＱｔのソースおよびゲートの接続先を変更した態様を示す回路図である。
【図８】図７に示すアクティブマトリクス型表示装置の基板上の回路において、トランジスタＱｔのソースおよびゲートの接続先を図７とは逆にした態様を示す回路図である。
【図９】図１Ｄに対応する本発明の第４の実施態様であるアクティブマトリクス型表示装置の基板上の回路を示す回路図である。
【図１０】図９に対応する本発明の第４の実施態様であるアクティブマトリクス型表示装置の基板上の回路において、その接続先をその表示画素のゲート線Ｇａｔｅ（ｎ）に接続した態様を示す回路図である。
【図１１】図１Ｅに対応する本発明の第５の実施態様であるアクティブマトリクス型表示装置の基板上の回路を示す回路図である。
【図１２】新たなフィードバック容量（Ｃｆｂ）を追加した本発明の第６の実施態様であるアクティブマトリクス型表示装置の回路図である。
【図１３】Ａは、図１２の第６の実施態様において、Ｑ１およびＱ２にｎ型のトランジスタを用いた場合の画素の駆動回路の概略図である。Ｂは、電圧駆動タイプであるＡの回路の動作を説明するためのタイミングチャートである。
【図１４】Ａは、図１２の第６の実施態様において、Ｑ１にｎ型のトランジスタを用い、Ｑ２にｐ型のトランジスタを用いた場合の画素の駆動回路の概略図である。Ｂは、電流駆動タイプであるＡの回路の動作を説明するためのタイミングチャートである。
【図１５】図９の実施態様におけるダイオードＤｔを容量Ｃｔに置換した図１Ｆに対応する本発明の第７の実施態様を示す回路図である。
【図１６】図１５の回路において、容量Ｃｔを自己のゲート線であるＧａｔｅ（ｎ）に接続した本発明の実施態様を示す回路図である。
【図１７】Ａは、図１５の注目する画素の駆動回路を示す概略図である。Ｂは、Ａの回路の動作を説明するためのタイミングチャートである。
【図１８】Ａは、図１６の注目する画素において、トランジスタＱ１にｎ型のものを使用してトランジスタＱ２にｐ型のものを使用する駆動回路を示す概略図である。Ｂは、Ａの回路の動作を説明するためのタイミングチャートである。
【図１９】図１６の注目する画素において、トランジスタＱ１およびＱ２にｎ型のものを使用する駆動回路を示す概略図である。Ｂは、Ａの回路の動作を説明するためのタイミングチャートである。
【図２０】容量を用いた従来のアクティブマトリクス型表示装置での１画素当たりの等価回路を示す回路図である。
【図２１】容量を用いた従来のアクティブマトリクス型表示装置の画素部の回路構成を示す回路図である。
【符号の説明】
１、２、３、４、５、６、７、８  本発明のアクティブマトリクス型の表示装置
１０、１２、１４  パッド
２０、３０  周辺回路
１５０、１６０  従来のアクティブマトリクス型の表示装置
【図１】
2004294457.tif 000003
【図２】
2004294457.tif 000004
【図３】
2004294457.tif 000005
【図４】
2004294457.tif 000006
【図５】
2004294457.tif 000007
【図６】
2004294457.tif 000008
【図７】
2004294457.tif 000009
【図８】
2004294457.tif 000010
【図９】
2004294457.tif 000011
【図１０】
2004294457.tif 000012
【図１１】
2004294457.tif 000013
【図１２】
2004294457.tif 000014
【図１３】
2004294457.tif 000015
【図１４】
2004294457.tif 000016
【図１５】
2004294457.tif 000017
【図１６】
2004294457.tif 000018
【図１７】
2004294457.tif 000019
【図１８】
2004294457.tif 000020
【図１９】
2004294457.tif 000021
【図２０】
2004294457.tif 000022
【図２１】
2004294457.tif 000023