(57)【要約】【課題】高速動作、低消費電力化が実現できるレベルシフト回路を提供する。【解決手段】トランジスタ９０６のゲートと出力端子ＶＯ間に入力信号の反転信号によって制御されるゲート電圧制御回路１００を接続し、トランジスタ９０７のゲートと出力端子ＶＯＮ間に入力信号によって制御されるゲート電圧制御回路１０２を接続する。入力信号が“Ｈ”から“Ｌ”になると、トランジスタ９０４はオフ状態となり、ゲート電圧制御回路１００によってトランジスタ９０６がオン状態となり、出力端子ＶＯＮの電圧が上昇する。トランジスタ９０５、９０７も同様になり、出力端子ＶＯが低下する。上記動作により、高速動作、低消費電力が実現できる。【選択図】  図１
2004153524.tif 000002
【特許請求の範囲】
【請求項１】
ソースに第１の電源電圧が供給され、相互に反転した第１の入力信号、および第２の入力信号の内、前記第１の入力信号がゲートに入力され、更にドレインに第１の端子が接続された第１導電型の第１のトランジスタ、および前記第２の入力信号がゲートに入力され、更にドレインが第２の端子に接続された第１導電型の第２のトランジスタと、ソースに第２の電源電圧が供給され、ドレインに前記第１の端子が接続された第２導電型の第３のトランジスタ、およびドレインに前記第２の端子が接続された第２導電型の第４のトランジスタと、前記第２の端子が接続され、かつ前記第１の入力信号の反転信号が入力され、前記第１のトランジスタがオフ状態のとき、前記第３のトランジスタをオン状態にする第１のゲート電圧制御回路と、前記第１の端子が接続され、かつ前記第２の入力信号の反転信号が入力され、前記第２のトランジスタがオフ状態のとき、前記第４のトランジスタをオン状態にする第２のゲート電圧制御回路とを備えたことを特徴とするレベルシフト回路。
【請求項２】
ソースに第１の電源電圧が供給され、ドレインに前記第３のトランジスタのゲートが接続され、かつゲートに前記第１の入力信号の反転信号が入力された第１導電型の第５のトランジスタと、ソースに前記第２の端子が接続され、ゲートとドレインに前記第３のトランジスタのゲートが接続された第２導電型の第６のトランジスタとを有した前記第１のゲート電圧制御回路と、ソースに第１の電源電圧が供給され、ドレインに前記第４のトランジスタのゲートが接続され、かつゲートに前記第２の入力信号の反転信号が入力された第１導電型の第７のトランジスタと、ソースに前記第１の端子が接続され、ゲートとドレインに前記第４のトランジスタのゲートが接続された第２導電型の第８のトランジスタとを有した前記第２のゲート電圧制御回路とを備えたことを特徴とする請求項１記載のレベルシフト回路。
【請求項３】
前記第５のトランジスタと、前記第６のトランジスタと、ソースに前記第２の端子が接続され、ドレインに前記第３のトランジスタのゲートが接続され、ゲートに前記第１の入力信号の反転信号が入力された第２導電型の第９のトランジスタとを有した前記第１のゲート電圧制御回路と、前記第７のトランジスタと、前記第８のトランジスタと、ソースに前記第１の端子が接続され、ドレインに前記第４のトランジスタのゲートが接続され、ゲートに前記第２の入力信号の反転信号が入力された第２導電型の第１０のトランジスタとを有した前記第２のゲート電圧制御回路とを備えたことを特徴とする請求項１記載のレベルシフト回路。
【請求項４】
前記第５のトランジスタと、ソースに前記第２の端子が接続され、ゲートとドレインに前記第３のトランジスタのゲートが接続され、ゲートとソース間電圧が０Ｖのときにおいてもソースとドレイン間に電流を流す第２導電型の第１１のトランジスタとを有した前記第１のゲート電圧制御回路と、前記第７のトランジスタと、ソースに前記第１の端子が接続され、ゲートとドレインに前記第４のトランジスタのゲートが接続され、ゲートとソース間電圧が０Ｖのときにおいてもソースとドレイン間に電流を流す第２導電型の第１２のトランジスタとを有した前記第２のゲート電圧制御回路とを備えたことを特徴とする請求項１記載のレベルシフト回路。
【請求項５】
前記第１のトランジスタと、前記第２のトランジスタと、前記第３のトランジスタと、前記第４のトランジスタと、前記第１のゲート電圧制御回路と、前記第２のゲート電圧制御回路と、前記第１の端子と前記第１の電源との間に前記第１のトランジスタと直列に接続され、前記第３のトランジスタのゲート電圧によって制御され、前記第３のトランジスタがオフ状態のときにオン状態となるスイッチング手段を有する第１のスイッチング回路と、前記第２の端子と前記第１の電源との間に前記第２のトランジスタと直列に接続され、前記第４のトランジスタのゲート電圧によって制御され、前記第４のトランジスタがオフ状態のときにオン状態となるスイッチング手段を有する第２のスイッチング回路とを備えたことを特徴とするレベルシフト回路。
【請求項６】
前記第１のトランジスタと、前記第２のトランジスタと、前記第３のトランジスタと、前記第４のトランジスタと、前記第１のゲート電圧制御回路と、前記第２のゲート電圧制御回路と、前記第１の端子と前記第１の電源との間に前記第１のトランジスタと直列に接続され、前記第２の端子電圧によって制御され、前記第２の端子電圧が前記第１の電源電圧と同じ電圧レベルのときにオフ状態となるスイッチング手段を有する第３のスイッチング回路と、前記第２の端子と前記第１の電源との間に前記第２のトランジスタと直列に接続され、前記第１の端子電圧によって制御され、前記第１の端子電圧が前記第１の電源電圧と同じ電圧レベルのときにオフ状態となるスイッチング手段を有する第４のスイッチング回路とを備えたことを特徴とするレベルシフト回路。
【請求項７】
ソースに前記第１の電源電圧が供給され、前記第２の入力信号がゲートに入力され、更にドレインが前記第２の端子に接続された前記第２のトランジスタと、ソースに前記第２の電源電圧が供給され、ドレインに第３の端子が接続された第１３のトランジスタ、および前記第４のトランジスタと、前記第２の端子が接続され、かつ前記第１の入力信号の反転信号が入力され、前記第１の入力信号の反転信号がハイレベルのとき、前記第１３のトランジスタをオン状態にする第３のゲート電圧制御回路と、前記第３の端子が接続され、かつ前記第２の入力信号の反転信号が入力され、前記第２の入力信号の反転信号がハイレベルのとき、前記第４のトランジスタをオン状態にする前記第４のゲート電圧制御回路とを備えたことを特徴とするレベルシフト回路。
【請求項８】
前記第２のトランジスタと、前記第１３のトランジスタと、前記第４のトランジスタと、前記第３のゲート電圧制御回路と、前記第４のゲート電圧制御回路と、前記第２の端子と前記第１の電源間に前記第２のトランジスタと直列に接続され、かつ前記第４のトランジスタのゲートに接続された前記第２のスイッチング回路とを備えたことを特徴とする請求項７記載のレベルシフト回路。
【請求項９】
前記第２のトランジスタと、前記第１３のトランジスタと、前記第４のトランジスタと、前記第３のゲート電圧制御回路と、前記第４のゲート電圧制御回路と、前記第２の端子と前記第１の電源間に前記第２のトランジスタと直列に接続され、かつ前記第１の端子に接続された前記第４のスイッチング回路とを備えたことを特徴とする請求項７記載のレベルシフト回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はレベルシフト回路に関し、特に低い電圧レベルの入力信号を高い電圧レベルに変換する場合において、高速化、低消費駆動電力に適したレベルシフト回路に関する。
【０００２】
【従来の技術】
従来のレベルシフト回路を図１４（ａ）に示す。図中、ＶＩＮは入力信号、ＶＯは入力信号ＶＩＮと同相の信号を出力する端子、ＶＯＮは入力信号ＶＩＮと逆相の信号を出力する端子である。
【０００３】
符号９００は電圧レベルがＶ１である第１の電源、９０１は電圧レベルがＶ２である第２の電源、９０２は電圧レベルがＶ３である第３の電源である。電圧レベルＶ３は入力信号ＶＩＮの振幅電圧であり、電圧Ｖ３は電圧Ｖ２と同じ電圧レベル、もしくは異なった電圧レベルである。９０３は入力信号ＶＩＮを論理反転するインバータ回路、９０４はソースにＶ１が供給され、ゲートに入力信号ＶＩＮが入力され、ドレインに出力端子ＶＯＮが接続される第１導電型のトランジスタ、９０５はソースにＶ１が供給され、ゲートに入力信号ＶＩＮの論理反転した信号が入力され、ドレインに出力端子ＶＯが接続される第１導電型のトランジスタ、９０６はソースにＶ２が供給され、ゲートに出力端子ＶＯが接続され、ドレインに出力端子ＶＯＮが接続される第２導電型のトランジスタ、９０７はソースにＶ２が供給され、ゲートに出力端子ＶＯＮが接続され、ドレインに出力端子ＶＯが接続される第２導電型のトランジスタ、９０８は入力信号ＶＩＮと逆相の信号である。
【０００４】
以上のように構成されたレベルシフト回路について、図１４（ｂ）を用いて図１４（ａ）の動作を説明する。なお、以降の説明において、電圧レベルがローレベルのときを“Ｌ”で表示し、電圧レベルがハイレベルのときを“Ｈ”で表示するものとする。
【０００５】
さて、入力信号ＶＩＮの電圧が“Ｌ”となっているとき、信号９０８の電圧は“Ｈ”である。したがって、出力端子ＶＯの電圧はＶ１になっており、トランジスタ９０６はオン状態となる。また、出力端子ＶＯＮはＶ２と同電位になっており、トランジスタ９０７はオフ状態となっている。
【０００６】
上記状態において、時間Ｔ１に入力信号ＶＩＮの電圧が“Ｌ”から“Ｈ”になると、信号９０８の電圧は“Ｈ”から“Ｌ”に変化する。また、同時にトランジスタ９０４がオン状態となり、トランジスタ９０５はオフ状態となる。したがって、トランジスタ９０６とトランジスタ９０４はオン状態、トランジスタ９０７とトランジスタ９０５はオフ状態となる。
【０００７】
このとき、トランジスタ９０４のドレイン電流Ｉｄｓｎは飽和状態であるため
Ｉｄｓｎ＝Ｋｎ（Ｖｇｓｎ−Ｖｔｎ）２・・・・・・・・・・・・（１）
また、トランジスタ９０６のドレイン電流Ｉｄｓｐは非飽和状態であるため
Ｉｄｓｐ１＝２Ｋｐ（Ｖｇｓｐ−Ｖｔｐ‐Ｖｄｓｐ／２）＊Ｖｄｓｐ    ・・・（２）
である。
【０００８】
その後、出力端子ＶＯＮの電圧がＶ２から低下し（ＶＯＮの電圧）＜（Ｖ２−（Ｖｇｓｐ−Ｖｔｐ））となるとトランジスタ９０６のドレイン電流Ｉｄｓｐは飽和状態に遷移し、
Ｉｄｓｐ２＝Ｋｐ（Ｖｇｓｐ−Ｖｔｐ）２            ・・・・・（３）
となる。
【０００９】
式（１）、（２）および（３）において、Ｋｎはトランジスタ９０４および９０５の導電係数、Ｋｐはトランジスタ９０６および９０７の導電係数、Ｖｇｓｎはトランジスタ９０４および９０５のゲート−ソース間電圧、Ｖｇｓｐはトランジスタ９０６および９０７のゲート−ソース間電圧、Ｖｔｎはトランジスタ９０４および９０５の閾値、Ｖｔｐはトランジスタ９０６および９０７の閾値電圧、Ｖｄｓｐはトランジスタ９０６および９０７ドレイン‐ソース間電圧である。
【００１０】
入力信号ＶＩＮの“Ｈ”の時の電圧Ｖ３がＶ２より高い場合、式（１）、（２）より、｜Ｉｄｓｎ｜＞＞｜Ｉｄｓｐ１｜を満たし、出力端子ＶＯＮの電圧がＶ２から低下する。時間Ｔ２において（出力端子ＶＯＮの電圧）＜（Ｖ２−｜Ｖｔｐ｜）を満たしたとき、トランジスタ９０７がオン状態となって出力端子ＶＯの電圧がＶ１より上昇する。これによってトランジスタ９０６が非飽和状態から飽和状態に遷移する。この状態において、式（１）、（３）より更に｜Ｉｄｓｎ｜＞＞｜Ｉｄｓｐ２｜を満たす入力信号ＶＩＮが印加されているので、上記動作が継続され、出力端子Ｖ０Ｎの電圧はＶ２からＶ１となり、出力端子ＶＯの電圧はＶ１からＶ２となってレベルシフト回路動作が終了する。
【００１１】
つぎに、入力信号ＶＩＮが“Ｈ”のときの電圧Ｖ３がＶ２より低い場合、式（１）、（２）より、｜Ｉｄｓｎ｜と｜Ｉｄｓｐ１｜の差分が小さく、出力端子ＶＯＮの電圧がＶ２からＶ１に変化する速度が、｜Ｉｄｓｎ｜＞＞｜Ｉｄｓｐ１｜の条件を満たす場合と比べて遅く、その間トランジスタ９０６とトランジスタ９０４を介して電源９０１から電源９００に貫通電流が流れる。時間Ｔ３において（出力端子ＶＯＮの電圧）＜（Ｖ２−｜Ｖｔｐ｜）を満たしたとき、トランジスタ９０７がオン状態となり、出力端子ＶＯの電圧がＶ１より徐々にＶ２に上昇する。これによってトランジスタ９０６が非飽和状態から飽和状態に遷移する。この状態において、式（１）、（３）より更に｜Ｉｄｓｎ｜＞｜Ｉｄｓｐ２｜を満たす入力信号ＶＩＮが印加されているので、上記動作が継続されトランジスタ９０６がオフ状態となる。この状態によって、トランジスタ９０６とトランジスタ９０４を介した電源９０１から電源９００への貫通電流が無くなる。
【００１２】
上記動作によって出力端子Ｖ０Ｎの電圧はＶ２からＶ１となり、出力端子ＶＯの電圧はＶ１からＶ２となり、レベルシフト回路動作が終了する。
【００１３】
なお、入力信号ＶＩＮの電圧が“Ｈ”から“Ｌ”に変化したときも、上記と同様の動作がトランジスタ９０５、９０７において行われる。
【００１４】
上述した従来のレベルシフト回路において、入力信号ＶＩＮの電圧が“Ｌ”から“Ｈ”に遷移したとき、出力端子ＶＯＮ（およびＶＯ）の電圧を高速で遷移させるためには、式（１）、（２）より必要とされる｜Ｉｄｓｎ｜＞＞｜Ｉｄｓｐ１｜  かつ式（１）、（３）より必要とされる｜Ｉｄｓｎ｜＞＞｜Ｉｄｓｐ２｜の条件を満たす必要がある。このためにトランジスタ９０４（またはトランジスタ９０５）の面積を大きくする必要があり、レイアウト面積の増大を招くという問題点があった。
【００１５】
上記の問題点は｜Ｉｄｓｎ｜＞＞｜Ｉｄｓｐ１｜かつ｜Ｉｄｓｎ｜＞＞｜Ｉｄｓｐ２｜の条件を満たすことが困難になる入力信号ＶＩＮが低い場合に特に顕著にあらわれる。
【００１６】
更に、入力信号ＶＩＮの論理反転時にトランジスタ９０６（またはトランジスタ９０７）とトランジスタ９０４（またはトランジスタ９０５）が共にオン状態となる時間が存在するため、電源９０１から電源９００に貫通電流が流れるという問題点があった。
【００１７】
上記のような回路面積が増大するという問題を克服するために、たとえば特開平２−１８８０２４号公報に示されるように、従来例のレベルシフト回路のトランジスタ９０６およびトランジスタ９０７と並列に各々電流供給回路を設けることが知られているが、素子数の増加による面積増大や電流供給回路をトランジスタによって構成した場合にサブスレッショルド電流が定常的に流れるという問題点が依然として残っていた。
【００１８】
【特許文献１】
特開平２−１８８０２４号公報
【００１９】
【発明が解決しようとする課題】
本発明は、上記従来の問題を解決するものであり、回路が占める面積の増大を抑止し、貫通電流を減少させるとともに、かつ高速動作が実現できるレベルシフト回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】
この目的を達成するために、請求項１記載のレベルシフト回路は、ソースに第１の電源電圧が供給され、相互に反転した第１の入力信号、および第２の入力信号の内、前記第１の入力信号がゲートに入力され、更にドレインに第１の端子が接続された第１導電型の第１のトランジスタ、および前記第２の入力信号がゲートに入力され、更にドレインが第２の端子に接続された第１導電型の第２のトランジスタと、ソースに第２の電源電圧が供給され、ドレインに前記第１の端子が接続された第２導電型の第３のトランジスタ、およびドレインに前記第２の端子が接続された第２導電型の第４のトランジスタと、前記第２の端子が接続され、かつ前記第１の入力信号の反転信号が入力され、前記第１のトランジスタがオフ状態のとき、前記第３のトランジスタをオン状態にする第１のゲート電圧制御回路と、前記第１の端子が接続され、かつ前記第２の入力信号の反転信号が入力され、前記第２のトランジスタがオフ状態のとき、前記第４のトランジスタをオン状態にする第２のゲート電圧制御回路とを備えている。
【００２１】
この構成によれば、前記第１のトランジスタがオン状態からオフ状態に変化したとき、前記第１のゲート電圧制御回路によって前記第３のトランジスタがオン状態とされて前記第１の端子の電圧レベルが上昇し、その後、前記第２のゲート電圧制御回路によって前記第４のトランジスタがオフ状態となって前記第２のトランジスタによって前記第２の端子の電圧レベルが低下する。前記第２のトランジスタがオフ状態であるときも、前記第２のゲート電圧制御回路によって上記同様の作用が実施される。上記動作は前記第１のトランジスタと前記第３のトランジスタのドレイン電流比が一切関係ない。同様に前記第２のトランジスタと前記第４のトランジスタのドレイン電流比も関係無いため、高速スイッチン動作が実現できる。また前記第１のトランジスタと前記第３のトランジスタのサイズ比、および前記第２のトランジスタと前記第４のトランジスタのサイズ比を考慮する必要がないため、前記第１および第２のトランジスタのレイアウト面積低減を図ることが出来る。
【００２２】
本発明の請求項２記載のレベルシフト回路は、ソースに第１の電源電圧が供給され、ドレインに前記第３のトランジスタのゲートが接続され、かつゲートに前記第１の入力信号の反転信号が入力された第１導電型の第５のトランジスタと、ソースに前記第２の端子が接続され、ゲートとドレインに前記第３のトランジスタのゲートが接続された第２導電型の第６のトランジスタとを有した前記第１のゲート電圧制御回路と、ソースに第１の電源電圧が供給され、ドレインに前記第４のトランジスタのゲートが接続され、かつゲートに前記第２の入力信号の反転信号が入力された第１導電型の第７のトランジスタと、ソースに前記第１の端子が接続され、ゲートとドレインに前記第４のトランジスタのゲートが接続された第２導電型の第８のトランジスタとを有した前記第２のゲート電圧制御回路とを備えている。
【００２３】
この構成によれば、前記第１のトランジスタがオン状態からオフ状態となったとき、前記第６のトランジスタがダイオード特性を示すため、面積のさほど大きくない前記第５のトランジスタによって前記第３のトランジスタのゲート電圧を前記第２の電源電圧レベルより閾値電圧以上低下させることが可能であり、前記第３のトランジスタを容易にオン状態にすることができるため、高速スイッチングを行うことができる。これは前記第２のトランジスタがオンからオフ状態になったときも、前記第８および前記第４のトランジスタにて同様の動作が行われる。また、前記第１のトランジスタがオフ状態のときに、前記第６のトランジスタのソースを前記第２の端子に接続しているため、前記第６のトランジスタのソース電圧レベルを前記第５のトランジスタのソース電圧レベルと同電位にでき、前記第３のトランジスタをオン状態に維持することができる。これは前記第２のトランジスタがオフ状態の前記第８のトランジスタ、前記第７のトランジスタ、および前記第４のトランジスタの動作においても同様である。したがって、面積的にさほど大きくなくて良い４つのトランジスタを追加するだけで、前記第１および前記第２の入力信号ＶＩＮが低いときにおいても従来のレベルシフト回路よりも高速動作を実施することが可能となり、また、低電圧動作を考慮した従来レベルシフト回路よりもレイアウト面積の削減が可能となる。
【００２４】
本発明の請求項３のレベルシフト回路は、前記第５のトランジスタと、前記第６のトランジスタと、ソースに前記第２の端子が接続され、ドレインに前記第３のトランジスタのゲートが接続され、ゲートに前記第１の入力信号の反転信号が入力された第２導電型の第９のトランジスタとを有した前記第１のゲート電圧制御回路と、前記第７のトランジスタと、前記第８のトランジスタと、ソースに前記第１の端子が接続され、ドレインに前記第４のトランジスタのゲートが接続され、ゲートに前記第２の入力信号の反転信号が入力された第２導電型の第１０のトランジスタとを有した前記第２のゲート電圧制御回路とを備えている。
【００２５】
この構成によれば、前記第１のトランジスタがオン状態、前記第５のトランジスタがオフ状態のとき、前記第３のトランジスタのゲート電圧を前記第９のトランジスタを介して前記第２の電源電圧と同電位にすることができるため、前記第３のトランジスタを完全にオフ状態にすることができる。したがって、前記第１のトランジスタがオン状態のときに定常的に前記第３のトランジスタを介して流れるサブスレッショルド電流も無くすことができるため、消費電流を削減することが可能になる。これは前記第２のトランジスタがオン状態のときにおいても、前記第１０のトランジスタを設けることで、前記４のトランジスタのサブスレッショルド電流を無くすことができ、上記同様の効果を得ることができる。また、前記第１および前記第２のゲート電圧制御回路を設けていることで、低電圧動作においても高速スイッチングが可能である。
【００２６】
本発明の請求項４のレベルシフト回路は、前記第５のトランジスタと、ソースに前記第２の端子が接続され、ゲートとドレインに前記第３のトランジスタのゲートが接続され、ゲートとソース間電圧が０Ｖのときにおいてもソースとドレイン間に電流を流す第２導電型の第１１のトランジスタとを有した前記第１のゲート電圧制御回路と、前記第７のトランジスタと、ソースに前記第１の端子が接続され、ゲートとドレインに前記第４のトランジスタのゲートが接続され、ゲートとソース間電圧が０Ｖのときにおいてもソースとドレイン間に電流を流す第２導電型の第１２のトランジスタとを有した前記第２のゲート電圧制御回路とを備えている。
【００２７】
この構成によれば、前記第１のトランジスタがオン状態、前記第５のトランジスタがオフ状態のとき、前記第３のトランジスタのゲート電圧を前記第１１のトランジスタを介して前記第２の電源電圧と同電位にすることができるため、前記第３のトランジスタを完全にオフ状態にすることができる。したがって、前記第１のトランジスタがオン状態のときに定常的に前記第３のトランジスタを介して流れるサブスレッショルド電流も無くすことができるため、消費電流を削減することが可能になる。これは前記第２のトランジスタがオン状態のときにおいても、前記第１２のトランジスタを設けることで、前記４のトランジスタのサブスレッショルド電流を無くすことができ、上記同様の効果を得ることができる。また、前記第１および前記第２のゲート電圧制御回路を設けていることで、低電圧動作においても高速スイッチングが可能である。
【００２８】
本発明の請求項５記載のレベルシフト回路は、前記第１のトランジスタと、前記第２のトランジスタと、前記第３のトランジスタと、前記第４のトランジスタと、前記第１のゲート電圧制御回路と、前記第２のゲート電圧制御回路と、前記第１の端子と前記第１の電源との間に前記第１のトランジスタと直列に接続され、前記第３のトランジスタのゲート電圧によって制御され、前記第３のトランジスタがオフ状態のときにオン状態となるスイッチング手段を有する第１のスイッチング回路と、前記第２の端子と前記第１の電源との間に前記第２のトランジスタと直列に接続され、前記第４のトランジスタのゲート電圧によって制御され、前記第４のトランジスタがオフ状態のときにオン状態となるスイッチング手段を有する第２のスイッチング回路とを備えている。
【００２９】
この構成によれば、前記第１のトランジスタがオン状態からオフ状態になったとき、前記第１の端子電圧は前記第１の電源電圧レベルから前記第２の電源電圧レベルになるまでに一定の時間がかかるため、前記第４のトランジスタは一定時間オン状態であり、一方、前記第２のトランジスタはオフ状態からオン状態になっているが、前記第４のトランジスタのゲート電圧によって制御される前記第２のスイッチング回路がオフ状態であるため前記第２の電源から前記第１の電源に流れる貫通電流を削減することが可能である。上記動作は電源電圧が低くなり、前記第２と前記第４のトランジスタが共にオン状態となっている時間が長くなった場合に貫通電流を劇的に削減できる。これは前記第１のトランジスタがオフ状態からオン状態になった場合も前記第１のスイッチング回路によって同様の効果が得られる。
【００３０】
本発明の請求項６のレベルシフト回路は、前記第１のトランジスタと、前記第２のトランジスタと、前記第３のトランジスタと、前記第４のトランジスタと、前記第１のゲート電圧制御回路と、前記第２のゲート電圧制御回路と、前記第１の端子と前記第１の電源との間に前記第１のトランジスタと直列に接続され、前記第２の端子電圧によって制御され、前記第２の端子電圧が前記第１の電源電圧と同じ電圧レベルのときにオフ状態となるスイッチング手段を有する第３のスイッチング回路と、前記第２の端子と前記第１の電源との間に前記第２のトランジスタと直列に接続され、前記第１の端子電圧によって制御され、前記第１の端子電圧が前記第１の電源電圧と同じ電圧レベルのときにオフ状態となるスイッチング手段を有する第４のスイッチング回路とを備えている。
【００３１】
この構成によれば、前記第１のトランジスタがオン状態からオフ状態になったとき、前記第１の端子電圧は前記第１の電源電圧レベルから前記第２の電源電圧レベルになるまでに一定の時間がかかるため、前記第４のトランジスタは一定時間オン状態であり、一方、前記第２のトランジスタはオフ状態からオン状態となっているが、前記第１の端子電圧が低いため、前記第２のスイッチング回路がオフ状態であり、前記第２の電源から前記第１の電源に流れる貫通電流を削減することが可能である。これは前記第１のトランジスタがオフ状態からオン状態になった場合も前記第１のスイッチング回路によって同様の効果が得られる。
【００３２】
また、前記第１の端子電圧が上昇するとき、前記第４のトランジスタのゲート電圧が前記第１の端子から前記第２のゲート電圧制御回路内に設けられているダイオード回路を介して供給されるため、前記第１（または前記第２）の入力信号の“Ｈ”レベルが高く、前記第１の端子電圧レベルが急激に上昇するときには、前記第４のトランジスタのゲート電圧は前記第１の端子電圧より遅れて上昇する。また前記第１（または前記第２）の入力信号の“Ｈ”レベルが低く、前記第１の端子電圧レベルがゆっくり上昇するときには前記第４のトランジスタのゲート電圧は前記第１の端子電圧とほぼ同じ速度にて上昇する。したがって、前記第１の端子電圧によって制御される前記第４のスイッチング回路を設けることで、前記第１（または前記第２）の入力信号の“Ｈ”レベルの電圧が高いときは、前記第４のトランジスタのゲート−ソース間電圧が大きいときでも前記第４のスイッチング回路を早くオン状態にすることで、前記第２のトランジスタを介して前記第２の端子電圧を低下させることで高速動作を実現する。
【００３３】
また、前記第１（または前記第２）の入力信号の“Ｈ”レベルの電圧が低いときは、前記第１の端子電圧と前記第２のトランジスタのゲート電圧との差は小さいため、前記第４のトランジスタのゲート‐ソース間電圧が小さくなってから、前記第４のスイッチング回路がオン状態となるため、前記第２の電源から前記第１の電源への貫通電流を削減できる。これは前記第２のトランジスタがオン状態からオフ状態になったときも、前記第１のゲート電圧制御回路および前記第１のスイッチング回路において同様の動作が行われ、貫通電流の削減が可能であり、レベルシフト回路の消費電流を削減することができる。
【００３４】
本発明の請求項７、８および９のレベルシフト回路は、ソースに前記第１の電源電圧が供給され、前記第２の入力信号がゲートに入力され、更にドレインが前記第２の端子に接続された前記第２のトランジスタと、ソースに前記第２の電源電圧が供給され、ドレインに第３の端子が接続された第１３のトランジスタ、および前記第４のトランジスタと、前記第２の端子が接続され、かつ前記第１の入力信号の反転信号が入力され、前記第１の入力信号の反転信号がハイレベルのとき、前記第１３のトランジスタをオン状態にする第３のゲート電圧制御回路と、前記第３の端子が接続され、かつ前記第２の入力信号の反転信号が入力され、前記第２の入力信号の反転信号がハイレベルのとき、前記第４のトランジスタをオン状態にする前記第４のゲート電圧制御回路とを備えている。
【００３５】
この構成によれば、出力端子を１つにすることで、動作速度、消費電流を変えずに前記入力信号を印加する前記第１のトランジスタを不用とし、かつ、前記第２のスイッチング回路または前記第４のスイッチング回路を付加した場合においても前記第１のスイッチング回路または前記第３のスイッチング回路を不用とするため、レイアウト面積を削減することができる。
【００３６】
【発明の実施の形態】
（実施の形態１）
図１は本発明の実施の形態１に係る概略レベルシフト回路図である。図１において符号１００は出力端子ＶＯに接続されたゲート電圧制御回路、１０１はゲート電圧制御回路１００の出力端子、１０２は出力端子ＶＯＮに接続されたゲート電圧制御回路、１０３はゲート電圧制御回路１０２の出力端子である。なおＶＩＮは入力信号、ＶＯは入力信号ＶＩＮと同相のレベルシフトした信号を出力する端子、ＶＯＮは入力信号ＶＩＮと逆相のレベルシフトした信号を出力する端子である。
【００３７】
符号９００は電圧レベルがＶ１である第１の電源、９０１は電圧レベルがＶ２である第２の電源、９０２は電圧レベルがＶ３である第３の電源である。電圧レベルＶ３は入力信号ＶＩＮの振幅電圧であり、これはＶ２と同じ電圧レベル、もしくは異なった電圧レベルである。
【００３８】
符号９０３は入力信号ＶＩＮを論理反転するインバータ回路、９０４はソースにＶ１が供給され、ゲートに入力信号ＶＩＮが入力され、ドレインに出力端子ＶＯＮが接続される第１導電型のトランジスタ、９０５はソースにＶ１が供給され、ゲートに入力信号ＶＩＮが論理反転した信号が入力され、ドレインに出力端子ＶＯが接続される第１導電型のトランジスタ、９０６はソースにＶ２が供給され、ゲートにゲート電圧制御回路の出力端子１０１が接続され、ドレインに出力端子ＶＯＮが接続される第２導電型のトランジスタ、９０７はソースにＶ２が供給され、ゲートにゲート電圧制御回路の出力端子１０３が接続され、ドレインに出力端子ＶＯが接続される第２導電型のトランジスタ、９０８は入力信号ＶＩＮと逆相の信号である。
【００３９】
なお、本実施の形態の特徴は、トランジスタ９０６のゲートと出力端子ＶＯ間に入力信号ＶＩＮの反転信号９０８によって制御されるゲート電圧制御回路１００を設け、トランジスタ９０７のゲートと出力端子ＶＯＮ間に入力信号ＶＩＮによって制御されるゲート電圧制御回路１０２を設けているところである。
【００４０】
図１のゲート電圧制御回路１００およびゲート電圧制御回路１０２の具体的構成例を図２（ａ）に示す。図２（ａ）において１００は出力端子ＶＯに接続されたゲート電圧制御回路、１０１はゲート電圧制御回路１００の出力端子、１０２は出力端子ＶＯＮに接続されたゲート電圧制御回路、１０３はゲート電圧制御回路１０２の出力端子、２００はソースに出力端子ＶＯが接続され、ゲートとドレインを共通接続し、出力端子１０１に接続した第２導電型のトランジスタ、２０１はゲートに入力信号ＶＩＮの反転信号９０８が入力され、ドレインをトランジスタ２００のドレインに接続した第１導電型のトランジスタ、２０２はソースに出力端子ＶＯＮが接続され、ゲートとドレインを共通接続し、出力端子１０３に接続した第２導電型のトランジスタ、２０３はゲートに入力信号ＶＩＮが入力され、ドレインをトランジスタ２０２のドレイン接続した第１導電型のトランジスタである。
【００４１】
なお、図１と同じ回路素子および電源は同じ番号を付与した。図２（ｂ）は本発明の実施の形態１を示すレベルシフト回路のタイミングチャートである。図２（ａ）と図２（ｂ）を用いて動作を説明する。
【００４２】
入力信号ＶＩＮの電圧が“Ｌ”となっているとき、信号９０８の電圧は“Ｈ”である。したがって、トランジスタ９０４、トランジスタ２０３はオフ状態であり、トランジスタ９０５、トランジスタ２０１はオン状態である。また、出力端子ＶＯの電圧はＶ１になっており、トランジスタ９０６はオン状態となる。よって出力端子ＶＯＮの電圧はＶ２となっている。出力端子ＶＯＮの電圧Ｖ２はトランジスタ２０２を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに与えられるため、トランジスタ９０７のゲートの電圧はＶ２よりわずかに低いＶ２１となっており、トランジスタ９０７は、ほぼオフ状態となっている。
【００４３】
上記状態において、時間Ｔ１において入力信号ＶＩＮの電圧が“Ｌ”から“Ｈ”に変化すると、それと同時に信号９０８の電圧は“Ｈ”から“Ｌ”に変化する。これによって、トランジスタ９０４、トランジスタ２０３はオフ状態からオン状態となり、トランジスタ９０５、トランジスタ２０１はオン状態からオフ状態になる。したがって、トランジスタ９０７のゲートに印加する出力端子１０３の電圧はＶ２１から低下し、トランジスタ２０３のドレイン電流に応じてある電圧に達する。時間Ｔ２において（出力端子１０３の電圧）＜（Ｖ２−│Ｖｔｐ│）となるとトランジスタ９０７がオン状態となると、出力端子ＶＯの電圧がＶ１から上昇する。出力端子ＶＯの電圧はダイオード特性を示すトランジスタ２００を介してゲート電圧制御回路１００の出力端子１０１よりトランジスタ９０６のゲートに供給されるため、時間Ｔ２より遅れた時間Ｔ３においてトランジスタ９０６のゲートの電圧は上昇する。時間Ｔ４において、トランジスタ９０６のドレイン電流がより小さくなり、出力端子ＶＯＮの電圧がＶ２から急速に低下し始める。出力端子ＶＯＮの電圧はダイオード特性を示すトランジスタ２０２を介してトランジスタ９０７のゲートに供給されるため、時間Ｔ４より遅れた時間Ｔ５においてトランジスタ９０７のゲートの電圧は低下する。
【００４４】
上記動作によって、入力信号ＶＩＮの電圧が“Ｈ”状態の間、トランジスタ９０７のゲートの電圧はＶ１となってトランジスタ９０７はオン状態を維持し、トランジスタ９０５はオフ状態であるため、出力端子ＶＯの電圧はＶ２を維持する。一方トランジスタ９０６のゲートの電圧はＶ２１となってトランジスタ９０６はサブスレッショルド電流を流すが、ほぼオフ状態を維持し、トランジスタ９０４はオン状態であるため、出力端子ＶＯＮの電圧はＶ１を維持する。上記によって動作が完了する。
【００４５】
また、入力信号ＶＩＮが“Ｈ”から“Ｌ”になったときも上記とゲート制御回路１００による同様の動作によってスイッチングが行われる。
【００４６】
本実施の形態１では、入力信号ＶＩＮの“Ｈ”の電圧Ｖ３がＶ２より低い場合においても、入力信号ＶＩＮが“Ｌ”から“Ｈ”に変化したとき、トランジスタ９０４とトランジスタ９０６がともにオン状態であるが、ゲート電圧制御回路１００のトランジスタ２０１がオン状態となり、出力端子１０１の電圧が出力端子ＶＯの電圧よりも速く低下するため、トランジスタ９０６のドレイン電流を抑制し、出力端子ＶＯＮの電圧を上昇させる。すなわち、トランジスタ９０４とトランジスタ９０６のドレイン電流比に関係なく高速に出力端子の電圧を変化させ、貫通電流を減少させ、低消費電力化を実現する。
【００４７】
また、入力信号ＶＩＮの変化に対応する出力端子ＶＯＮ（ＶＯ）のスイッチング動作速度は、トランジスタ９０４（９０５）とトランジスタ９０６（９０７）のドレイン電流比に関係しないため、とくに入力信号の振幅電圧が低い場合においても、高速化のためにトランジスタ９０４（９０５）のレイアウト面積を増大させる必要がなく、レイアウト面積の削減が可能となる。
【００４８】
（実施の形態２）
図３（ａ）は本発明の実施の形態２に係るレベルシフト回路図である。図３（ａ）において１００は出力端子ＶＯに接続されたゲート電圧制御回路、１０１はゲート電圧制御回路１００の出力端子、１０２は出力端子ＶＯＮに接続されたゲート電圧制御回路、１０３はゲート電圧制御回路１０２の出力端子、２００はソースに出力端子ＶＯが接続され、ゲートとドレインを共通接続し出力端子１０１に接続した第２導電型のトランジスタ、２０１はゲートに入力信号ＶＩＮの反転信号が入力され、ドレインをトランジスタ２００のドレインに接続した第１導電型のトランジスタ、２０２はソースに出力端子ＶＯＮが接続され、ゲートとドレインを共通接続し出力端子１０３に接続した第２導電型のトランジスタ、２０３はゲートに入力信号ＶＩＮが入力され、ドレインをトランジスタ２０２のドレインに接続した第１導電型のトランジスタ、３００は入力信号ＶＩＮの反転信号によって制御され、出力端子ＶＯとトランジスタ２００のドレイン間に接続された第２導電型のトランジスタ、３０１は入力信号ＶＩＮによって制御され、出力端子ＶＯＮとトランジスタ２０２のドレイン間に接続された第２導電型のトランジスタである。
【００４９】
ここでトランジスタ３００がオン状態のときのドレイン電流は、トランジスタ２０１がオン状態のときのドレイン電流に対して１／Ｎ（Ｎは１より大きい任意の値）であり、トランジスタ３０１がオン状態のときのドレイン電流は、トランジスタ２０３がオン状態のときのドレイン電流に対して１／Ｎ（Ｎは１より大きい任意の値）と設定されている。
【００５０】
なお、図１と同じ回路素子、電源および信号は同じ番号を付与した。
【００５１】
図３（ｂ）は本発明の実施の形態２に係るレベルシフト回路のタイミングチャートである。以下、図３（ａ）と図３（ｂ）を用いて動作を説明する。
【００５２】
入力信号ＶＩＮの電圧が“Ｌ”となっているとき、信号９０８の電圧は“Ｈ”である。したがって、トランジスタ９０４、トランジスタ２０３およびトランジスタ３００はオフ状態であり、トランジスタ９０５、トランジスタ２０１およびトランジスタ３０１はオン状態である。また、出力端子ＶＯの電圧はＶ１になっており、トランジスタ９０６はオン状態となる。よって出力端子ＶＯＮの電圧はＶ２となっている。出力端子ＶＯＮの電圧Ｖ２はトランジスタ３０１を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに与えられるため、トランジスタ９０７のゲートの電圧はＶ２となっており、トランジスタ９０７はオフ状態となっている。
【００５３】
上記状態において、時間Ｔ１において入力信号ＶＩＮの電圧が“Ｌ”から“Ｈ”に変化すると、それと同時に信号９０８の電圧は“Ｈ”から“Ｌ”に変化する。これによって、トランジスタ９０４、トランジスタ２０３はオフ状態からオン状態となり、トランジスタ９０５、トランジスタ２０１はオン状態からオフ状態になる。
【００５４】
ここで、トランジスタ３００、３０１は入力信号ＶＩＮの遷移によってゲート電圧は変わるが、ともにオフ状態となる。上記より、トランジスタ９０７のゲートの電圧はＶ２から低下し、トランジスタ２０３のドレイン電流に応じた所定の電圧に達する。時間Ｔ２においてトランジスタ９０７がオン状態となると、出力端子ＶＯの電圧がＶ１から上昇する。出力端子ＶＯの電圧はダイオード特性を示すトランジスタ２００とオン状態になったドレイン電流の小さいトランジスタ３００を介してゲート電圧制御回路１００の出力端子１０１よりトランジスタ９０６のゲートに供給されるため、時間Ｔ２より遅れた時間Ｔ３においてトランジスタ９０６のゲートの電圧は上昇する。時間Ｔ４において、トランジスタ９０６のドレイン電流が減少し始めると、出力端子ＶＯＮの電圧がＶ２から低下し始める。出力端子ＶＯＮの電圧はダイオード特性を示すトランジスタ２０２とドレイン電流の小さいトランジスタ３０１を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに供給されるため、時間Ｔ４より遅れた時間Ｔ５においてトランジスタ９０７のゲート１０３の電圧は低下しＶ１になる。
【００５５】
上記動作によって、入力信号ＶＩＮの電圧が“Ｈ”状態の間、トランジスタ９０７のゲートの電圧はＶ１となってトランジスタ９０７はオン状態を維持し、トランジスタ９０５はオフ状態であるため、出力端子ＶＯの電圧はＶ２を維持する。一方トランジスタ９０６のゲートの電圧はオン状態であるトランジスタ３００とダイオード特性を示すトランジスタ２００を介して出力される出力端子１０１の電圧Ｖ２となり、トランジスタ９０６はサブスレッショルド電流が流れることなくオフ状態を維持する。トランジスタ９０４はオン状態であるため、出力端子ＶＯＮの電圧はＶ１を維持する。上記によって動作が完了する。
【００５６】
また、入力信号ＶＩＮの電圧が“Ｈ”から“Ｌ”になったときも上記とゲート制御回路１００による同様の動作によってスイッチングが行われる。
【００５７】
本実施の形態２では、実施の形態１にゲート電圧制御回路１００（１０２）のトランジスタ２００（２０２）に並列に入力信号の反転信号９０８（入力信号ＶＩＮ）をゲートに入力するトランジスタ３００（３０１）を追加して接続している。
【００５８】
このことにより、ゲート電圧制御回路の出力端子１０１（１０３）の振幅電圧がＶ２となり、トランジスタ９０６（９０７）のサブスレショルド電流を無くすことができ、貫通電流の削減効果が大きくなる。他は実施の形態１と同じ効果が得られる。
【００５９】
（実施の形態３）
図４（ａ）は本発明の実施の形態３に係るレベルシフト回路図を示す。
【００６０】
図４（ａ）において１００は出力端子ＶＯに接続されたゲート電圧制御回路、１０１はゲート電圧制御回路１００の出力端子、１０２は出力端子ＶＯＮに接続されたゲート電圧制御回路、１０３はゲート電圧制御回路１０２の出力端子、４００はソースを出力端子ＶＯに接続し、ゲートとドレインを共通接続した、ゲート−ソース間電圧が０Ｖのときにおいてもドレイン電流が流れる第２導電型のデプレッショントランジスタ（デプレッショントランジスタと指定しない場合はエンハンスメントトランジスタを指す）、２０１はゲートに入力信号ＶＩＮの反転信号が入力され、ドレインをトランジスタ４００のドレイン接続した第１導電型のトランジスタ、４０１はソースを出力端子ＶＯＮに接続し、ゲートとドレインを共通接続した、ゲート−ソース間電圧が０Ｖのときにおいてもドレイン電流が流れる第２導電型のデプレッショントランジスタ、２０３はゲートに入力信号ＶＩＮが入力され、ドレインをトランジスタ４０１のドレイン接続した第１導電型のトランジスタである。
【００６１】
なお図１と同じ回路素子、電源および信号は同じ番号を付与し、説明は省略する。図４（ｂ）は本発明の実施の形態３を示すレベルシフト回路のタイミングチャートである。図４（ａ）と図４（ｂ）を用いて動作を説明する。
【００６２】
入力信号ＶＩＮの電圧が“Ｌ”となっているとき、信号９０８の電圧は“Ｈ”である。したがって、トランジスタ９０４、トランジスタ２０３はオフ状態であり、トランジスタ９０５、トランジスタ２０１はオン状態である。また、出力端子ＶＯの電圧はＶ１になっており、トランジスタ９０６はオン状態となる。よって出力端子ＶＯＮの電圧はＶ２となっている。出力端子ＶＯＮの電圧Ｖ２はトランジスタ４０１を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに与えられるため、トランジスタ９０７のゲートの電圧はＶ２になっており、トランジスタ９０７はオフ状態となっている。
【００６３】
上記状態において、時間Ｔ１において入力信号ＶＩＮの電圧が“Ｌ”から“Ｈ”に変化すると、それと同時に信号９０８の電圧は“Ｈ”から“Ｌ”に変化する。これによって、トランジスタ９０４、トランジスタ２０３はオフ状態からオン状態となり、トランジスタ９０５、トランジスタ２０１はオン状態からオフ状態になる。したがって、トランジスタ９０７のゲート１０３の電圧はＶ２から低下し、トランジスタ２０３のドレイン電流に応じてある電圧に達する。
【００６４】
時間Ｔ２において（出力端子１０３の電圧）＜（Ｖ２−│Ｖｔｐ│）となりトランジスタ９０７がオン状態となると、出力端子ＶＯの電圧がＶ１から上昇する。出力端子ＶＯの電圧はトランジスタ４００を介してゲート電圧制御回路１００の出力端子１０１よりトランジスタ９０６のゲートに供給されるため、時間Ｔ２より遅れた時間Ｔ３においてトランジスタ９０６のゲートの電圧は上昇する。時間Ｔ４において、トランジスタ９０６のドレイン電流が抑制され、出力端子ＶＯＮの電圧がＶ２から急速に低下し始める。出力端子ＶＯＮの電圧はトランジスタ４０１を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに供給されるため、時間Ｔ４より遅れた時間Ｔ５においてトランジスタ９０７のゲートの電圧は低下する。
【００６５】
上記動作によって、入力信号ＶＩＮの電圧が“Ｈ”状態の間、トランジスタ９０７のゲートの電圧はＶ１となってトランジスタ９０７はオン状態を維持し、トランジスタ９０５はオフ状態であるため、出力端子ＶＯの電圧はＶ２を維持する。
【００６６】
一方トランジスタ９０６のゲートの電圧はＶ２となってトランジスタ９０６はオフ状態を維持し、トランジスタ９０４はオン状態であるため、出力端子ＶＯＮの電圧はＶ１を維持する。上記によって動作が完了する。
【００６７】
また、入力信号ＶＩＮの電圧が“Ｈ”から“Ｌ”になったときも上記とゲート制御回路１００による同様の動作によってスイッチングが行われる。
【００６８】
本実施の形態３では、ゲート電圧制御回路１００（１０２）のトランジスタ４００（４０１）をデプレッショントランジスタにすることにより素子数を削減し、かつ、出力端子１０１（１０３）の振幅電圧はＶ２となり、実施の形態２と同じ効果が得られる。
【００６９】
（実施の形態４）
図５は実施の形態４に係るレベルシフト回路図を示す。実施の形態２のトランジスタ２００をダイオード５００に置換え、トランジスタ２０２をダイオード５０１に置換えている。
【００７０】
図５においても、入力信号ＶＩＮの変化時にトランジスタ９０４、トランジスタ２０３はオフ状態からオン状態となり、トランジスタ９０５、トランジスタ２０１はオン状態からオフ状態になる。したがって、トランジスタ９０７のゲートの電圧が低下し、トランジスタ９０７がオン状態となることで出力端子ＶＯの電圧がＶ１から上昇し、トランジスタ９０６がオフ状態となることで、出力端子ＶＯＮの電圧が低下するので、実施の形態２と同様の高速スイッチング動作が行われる。
【００７１】
本実施の形態４では、ゲート電圧制御回路１００（１０２）のトランジスタ３００（３０１）と並列にダイオード５００（５０１）を接続し、回路構成を簡単化し、かつ、実施の形態２と同じ効果が得られる。
【００７２】
（実施の形態５）
図６は実施の形態５を示すレベルシフト回路図である。実施の形態３のトランジスタ４００を抵抗５１０に置換え、トランジスタ４０１を抵抗５１１に置換えている。
【００７３】
図６においても、入力信号ＶＩＮの電圧が“Ｌ”から“Ｈ”に変化するとトランジスタ９０４、トランジスタ２０３はオフ状態からオン状態となり、トランジスタ９０５、トランジスタ２０１はオン状態からオフ状態になる。したがって、抵抗５１１の電圧降下によってトランジスタ９０７のゲートの電圧が低下し、トランジスタ９０７がオン状態となり出力端子ＶＯの電圧がＶ１から上昇し、トランジスタ９０６がオフ状態となることで、出力端子ＶＯＮの電圧が低下するので、実施の形態３と同様のスイッチング動作が行われる。
【００７４】
本実施の形態５では、ゲート電圧制御回路１００（１０２）のトランジスタ２０１（２０３）のドレインと出力端子ＶＯ（ＶＯＮ）間を抵抗５１０（５１１）で接続し、回路構成を簡単化し、かつ、実施の形態３と同じ効果が得られる。
【００７５】
（実施の形態６）
図７は本発明実施の形態６を示すレベルシフト回路の構成図である。図７において１００は出力端子ＶＯに接続されたゲート電圧制御回路、１０１はゲート電圧制御回路１００の出力端子、１０２は出力端子ＶＯＮに接続されたゲート電圧制御回路、１０３はゲート電圧制御回路１０２の出力端子、６００はトランジスタ９０６とゲートを共通接続しかつ出力端子１０１に接続し、出力端子ＶＯＮとトランジスタ９０４との間に接続された第１導電型のトランジスタ、６０１はトランジスタ９０７とゲートを共通接続しかつ出力端子１０３に接続し、出力端子ＶＯとトランジスタ９０５との間に接続された第１導電型のトランジスタである。
【００７６】
なお入力信号ＶＩＮは入力信号、ＶＯは入力信号ＶＩＮと同相のレベルシフトした信号を出力する端子、ＶＯＮは入力信号ＶＩＮと逆相のレベルシフトした信号を出力する端子である。９００は電圧レベルがＶ１である第１の電源、９０１は電圧レベルがＶ２である第２の電源、９０２は電圧レベルがＶ３である第３の電源である。電圧レベルＶ３は入力信号ＶＩＮの振幅電圧である。これはＶ２と同じ電圧レベル、もしくは異なった電圧レベルである。９０３は入力信号ＶＩＮを論理反転するインバータ回路、９０４はソースにＶ１が供給され、ゲートに入力信号ＶＩＮが入力され、ドレインにトランジスタ６００のソースが接続される第１導電型のトランジスタ、９０５はソースにＶ１が供給され、ゲートに入力信号ＶＩＮの論理反転した信号が入力され、ドレインにトランジスタ６０１のソースに接続された第１導電型のトランジスタ、９０６はソースにＶ２が供給され、ゲートにゲート電圧制御回路の出力端子１０１が接続され、ドレインに出力端子ＶＯＮが接続された第２導電型のトランジスタ、９０７はソースにＶ２が供給され、ゲートにゲート電圧制御回路の出力端子１０３が接続され、ドレインに出力端子ＶＯが接続された第２導電型のトランジスタ、９０８は入力信号ＶＩＮと逆相の信号である。
【００７７】
図７の具体的回路例と動作を図８（ａ）、図８（ｂ）を用いて説明する。図８（ａ）は本発明の実施の形態６を示すレベルシフト回路図である。
【００７８】
図８（ａ）において１００は出力端子ＶＯに接続されたゲート電圧制御回路、１０１はゲート電圧制御回路１００の出力端子、１０２は出力端子ＶＯＮに接続されたゲート電圧制御回路、１０３はゲート電圧制御回路１０２の出力端子、２００はソースに出力端子ＶＯが接続され、ゲートとドレインを共通接続し出力端子１０１に接続した第２導電型のトランジスタ、２０１はゲートに入力信号ＶＩＮの反転信号９０８が入力され、ドレインをトランジスタ２００のドレイン接続した第１導電型のトランジスタ、２０２はソースに出力端子ＶＯＮが接続され、ゲートとドレインを共通接続し出力端子１０３に接続した第２導電型のトランジスタ、２０３はゲートに入力信号ＶＩＮが入力され、ドレインをトランジスタ２０２のドレイン接続した第１導電型のトランジスタ、３００は入力信号ＶＩＮの反転信号９０８によって制御され、出力端子ＶＯとトランジスタ２００のドレイン間に接続された第２導電型のトランジスタ、３０１は入力信号ＶＩＮによって制御され、出力端子ＶＯＮとトランジスタ２０２のドレイン間に接続された第２導電型のトランジスタである。
【００７９】
ここでトランジスタ３００がオン状態のときのドレイン電流は、トランジスタ２０１がオン状態の時のドレイン電流に対して１／Ｎ（Ｎは１より大きい任意の値）であり、トランジスタ３０１がオン状態の時のドレイン電流は、トランジスタ２０３がオン状態の時のドレイン電流に対して１／Ｎ（Ｎは１より大きい任意の値）と設定されている。
【００８０】
符号６００はトランジスタ９０６とゲートを共通接続され、出力端子ＶＯＮとトランジスタ９０４との間に接続された第１導電型のトランジスタ、６０１はトランジスタ９０７とゲートを共通接続され、出力端子ＶＯとトランジスタ９０５との間に接続された第１導電型のトランジスタである。
【００８１】
なおＶＩＮは入力信号、ＶＯは入力信号ＶＩＮと同相のレベルシフトした信号を出力する端子、ＶＯＮは入力信号ＶＩＮと逆相のレベルシフトした信号を出力する端子である。９００は電圧レベルがＶ１である第１の電源、９０１は電圧レベルがＶ２である第２の電源、９０２は電圧レベルがＶ３である第３の電源である。電圧レベルＶ３は入力信号ＶＩＮの振幅電圧であり、これはＶ２と同じ電圧レベル、もしくは異なった電圧レベルである。９０３は入力信号ＶＩＮを論理反転するインバータ回路、９０４はソースにＶ１が供給され、ゲートに入力信号ＶＩＮが入力され、ドレインにトランジスタ６００のソースが接続される第１導電型のトランジスタ、９０５はソースにＶ１が供給され、ゲートに入力信号ＶＩＮが論理反転した信号９０８が入力され、ドレインにトランジスタ６０１のソースが接続される第１導電型のトランジスタ、９０６はソースにＶ２が供給され、ゲートにゲート電圧制御回路の出力端子１０１が接続され、ドレインに出力端子ＶＯＮが接続される第２導電型のトランジスタ、９０７はソースにＶ２が供給され、ゲートにゲート電圧制御回路の出力端子１０３が接続され、ドレインに出力端子ＶＯが接続される第２導電型のトランジスタ、９０８は入力信号ＶＩＮと逆相の信号である。
【００８２】
図８（ｂ）は本発明の実施の形態６を示すレベルシフト回路のタイミングチャートである。図８（ａ）と図８（ｂ）を用いて動作を説明する。
【００８３】
入力信号ＶＩＮの電圧が“Ｌ”となっている時、信号９０８の電圧は“Ｈ”である。したがって、トランジスタ９０４、トランジスタ２０３およびトランジスタ３００はオフ状態であり、トランジスタ９０５、トランジスタ２０１およびトランジスタ３０１はオン状態である。また、出力端子ＶＯの電圧はＶ１になっており、トランジスタ９０６はオン状態、トランジスタ６００はオフ状態となる。よって出力端子ＶＯＮはＶ２となっている。出力端子ＶＯＮの電圧Ｖ２はトランジスタ３０１を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに与えられるため、トランジスタ９０７のゲートの電圧はＶ２となっており、トランジスタ９０７はオフ状態、トランジスタ６０１はオン状態となっている。
【００８４】
上記状態において、時間Ｔ１において入力信号ＶＩＮの電圧が“Ｌ”から“Ｈ”に変化すると、それと同時に信号９０８の電圧は“Ｈ”から“Ｌ”に変化する。これによって、トランジスタ９０４、トランジスタ２０３はオフ状態からオン状態となり、トランジスタ９０５、トランジスタ２０１はオン状態からオフ状態になる。
【００８５】
ここで、トランジスタ３００、３０１は入力信号ＶＩＮによってゲート電圧は変わり、共にオフ状態となる。このとき、トランジスタ９０６とトランジスタ９０４とトランジスタ６０１はオン状態、トランジスタ９０７とトランジスタ９０５とトランジスタ６００はオフ状態となる。トランジスタ９０６とトランジスタ９０４が共にオン状態となるが、トランジスタ９０７のゲート電圧がＶ１であるため、トランジスタ６００はオフ状態であり、トランジスタ９０６とトランジスタ９０４を介した電源９０１から電源９００への貫通電流は流れない。
【００８６】
また、ゲート電圧制御回路１０２のトランジスタ２０３がオン状態であるので出力端子１０３の電圧は低下し、トランジスタ９０７のゲートの電圧はＶ２から低下する。それと共にトランジスタ６０１のオン抵抗が増大する。時間Ｔ２において（出力端子１０３の電圧）＜（Ｖ２−│Ｖｔｐ│）となると、トランジスタ９０７がオン状態となり、出力端子ＶＯの電圧がＶ１から上昇する。出力端子ＶＯの電圧はダイオード特性を示すトランジスタ２００とドレイン電流の小さいトランジスタ３００を介してゲート電圧制御回路１００の出力端子１０１よりトランジスタ９０６のゲートに供給されるため、時間Ｔ２より遅れた時間Ｔ３においてトランジスタ９０６のゲートの電圧は上昇する。それと共にトランジスタ６００のオン抵抗は低下する。時間Ｔ４において、トランジスタ６００のオン抵抗が充分低下し、トランジスタ９０６のオン抵抗が高くなると、出力端子ＶＯＮの電圧がＶ２から低下し始める。出力端子ＶＯＮの電圧はダイオード特性を示すトランジスタ２０２とドレイン電流の小さいトランジスタ３０１を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに供給されるため、時間Ｔ４より遅れた時間Ｔ５においてトランジスタ９０７のゲートの電圧は低下する。
【００８７】
上記動作によって、入力信号ＶＩＮの電圧が“Ｈ”状態の間、ゲート電圧制御回路１０２のトランジスタ２０３がオン状態トランジスタ３０１がオフ状態であるので出力端子１０３の電圧はＶ１となり、トランジスタ９０７のゲートの電圧はＶ１となってトランジスタ９０７はオン状態を維持し、トランジスタ９０５およびトランジスタ６０１はオフ状態であるため、出力端子ＶＯの電圧はＶ２を維持する。
【００８８】
一方ゲート電圧制御回路１００のトランジスタ２０１はオフ状態、トランジスタ３００はオン状態であるので並列接続したトランジスタ２００はダイオード特性を示すが出力端子１０１の電圧はＶ２となり、トランジスタ９０６のゲートの電圧はＶ２となってトランジスタ９０６はオフ状態を維持し、トランジスタ９０４、トランジスタ６００はオン状態であるため、出力端子ＶＯＮの電圧はＶ１を維持する。上記によって動作が完了する。
【００８９】
また、入力信号ＶＩＮの電圧が“Ｈ”から“Ｌ”になったときも上記とゲート制御回路１００による同様の動作によってスイッチングが行われる。
【００９０】
本実施の形態６では、トランジスタ９０６（９０７）とトランジスタ９０４（９０５）の間にゲートに出力端子１０１（１０３）を接続するトランジスタ６００（６０１）を接続し、トランジスタ９０６（９０７）とトランジスタ９０４（９０５）がともにオン状態のとき、トランジスタ６００（６０１）がオフ状態となり、電源９０１と９００間の貫通電流を大幅に削減することができる。また、入力信号の反転信号９０８（入力信号ＶＩＮ）により制御されるゲート電圧制御回路１００（１０２）により、トランジスタ９０６（９０７）とトランジスタ９０４（９０５）の電流比と関係なく、高速スイッチング動作が得られる。また、入力信号の電圧レベルが低い場合にも、トランジスタ９０４（９０５）の面積を拡大することなく高速スイッチング動作が得られる。
【００９１】
（実施の形態７）
図９は本発明の実施の形態７に係る概略レベルシフト回路図である。図９において１００は出力端子ＶＯに接続されたゲート電圧制御回路、１０１はゲート電圧制御回路１００の出力端子、１０２は出力端子ＶＯＮに接続されたゲート電圧制御回路、１０３はゲート電圧制御回路１０２の出力端子、７００はゲートに出力端子ＶＯを接続し、出力端子ＶＯＮとトランジスタ９０４との間に接続された第１導電型のトランジスタ、７０１はゲートに出力端子ＶＯＮを接続し、出力端子ＶＯとトランジスタ９０５との間に接続された第１導電型のトランジスタである。
【００９２】
なおＶＩＮは入力信号、ＶＯは入力信号ＶＩＮと同相のレベルシフトした信号を出力する端子、ＶＯＮは入力信号ＶＩＮと逆相に変換された信号を出力する端子である。９００は電圧レベルがＶ１である第１の電源、９０１は電圧レベルがＶ２である第２の電源、９０２は電圧レベルがＶ３である第３の電源である。電圧レベルＶ３は入力信号ＶＩＮの振幅電圧であり、これはＶ２と同じ電圧レベル、もしくは異なった電圧レベルである。９０３は入力信号ＶＩＮを論理反転するインバータ回路、９０４はソースにＶ１が供給され、ゲートに入力信号ＶＩＮが入力され、ドレインにトランジスタ７００のソースが接続される第１導電型のトランジスタ、９０５はソースにＶ１が供給され、ゲートに入力信号ＶＩＮが論理反転した信号が入力され、ドレインにトランジスタ７０１のソースが接続される第１導電型のトランジスタ、９０６はソースにＶ２が供給され、ゲートにゲート電圧制御回路１００の出力端子１０１が接続されドレインに出力端子ＶＯＮが接続される第２導電型のトランジスタ、９０７はソースにＶ２が供給され、ゲートにゲート電圧制御回路１０２の出力端子１０３が接続され、ドレインに出力端子ＶＯが接続される第２導電型のトランジスタ、９０８は入力信号ＶＩＮと逆相の信号である。
【００９３】
図９の具体的回路例と動作を図１０（ａ）、図１０（ｂ）を用いて説明する。
【００９４】
図１０（ａ）は本発明の実施の形態７に係るレベルシフト回路図を示す。
【００９５】
図１０（ａ）において１００は出力端子ＶＯに接続されたゲート電圧制御回路、１０１はゲート電圧制御回路１００の出力端子、１０２は出力端子ＶＯＮに接続されたゲート電圧制御回路、１０３はゲート電圧制御回路１０２の出力端子、２００はソースに出力端子ＶＯが接続され、ゲートとドレインを共通接続し出力端子１０１に接続した第２導電型のトランジスタ、２０１はゲートに入力信号ＶＩＮの反転信号が入力され、ドレインをトランジスタ２００のドレイン接続した第１導電型のトランジスタ、２０２はソースに出力端子ＶＯＮが接続され、ゲートとドレインを共通接続し、出力端子１０３に接続した第２導電型のトランジスタ、２０３はゲートに入力信号ＶＩＮが入力され、ドレインをトランジスタ２０２のドレイン接続した第１導電型のトランジスタ、３００は入力信号ＶＩＮの反転信号によって制御され、出力端子ＶＯとトランジスタ２００のドレイン間に接続された第２導電型のトランジスタ、３０１は入力信号ＶＩＮによって制御され、出力端子ＶＯＮとトランジスタ２０３のドレイン間に接続された第２導電型のトランジスタである。
【００９６】
ここでトランジスタ３００がオン状態のときのドレイン電流は、トランジスタ２０１がオン状態のときのドレイン電流に対して１／Ｎ（Ｎは１より大きい任意の値）であり、トランジスタ３０１がオン状態のときのドレイン電流は、トランジスタ２０３がオン状態のときのドレイン電流に対して１／Ｎ（Ｎは１より大きい任意の値）と設定されている。
【００９７】
なお、図９と同じ回路素子、電源および信号は同じ番号を付与した。
【００９８】
図１０（ｂ）は本発明の実施の形態７を示すレベルシフト回路のタイミングチャートである。図１０（ａ）と図１０（ｂ）を用いて動作を説明する。
【００９９】
入力信号ＶＩＮの電圧が“Ｌ”となっているとき、信号９０８の電圧は“Ｈ”である。したがって、トランジスタ９０４、トランジスタ２０３およびトランジスタ３００はオフ状態であり、トランジスタ９０５、トランジスタ２０１およびトランジスタ３０１はオン状態である。また、出力端子ＶＯの電圧はＶ１になっており、トランジスタ９０６はオン状態、トランジスタ７００はオフ状態となる。よって出力端子ＶＯＮの電圧はＶ２となっている。出力端子ＶＯＮの電圧Ｖ２はトランジスタ３０１を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに与えられるため、トランジスタ９０７のゲートの電圧はＶ２となっており、トランジスタ９０７はオフ状態、トランジスタ７０１はオン状態となっている。
【０１００】
上記状態において、時間Ｔ１において入力信号ＶＩＮの電圧が“Ｌ”から“Ｈ”に変化すると、それと同時に信号９０８の電圧は“Ｈ”から“Ｌ”に変化する。これによって、トランジスタ９０４、トランジスタ２０３はオフ状態からオン状態となり、トランジスタ９０５、トランジスタ２０１はオン状態からオフ状態になる。
【０１０１】
ここで、トランジスタ３００、３０１は入力信号ＶＩＮによってゲート電圧は変わるが、ともにオフ状態となる。このとき、トランジスタ９０６とトランジスタ９０４はオン状態、トランジスタ９０７とトランジスタ９０５はオフ状態となる。トランジスタ９０６とトランジスタ９０４が共にオン状態となるが、出力端子ＶＯの電圧はＶ１を維持しているため、トランジスタ７００はオフ状態であり、トランジスタ９０６とトランジスタ９０４を介した電源９０１から電源９００への貫通電流は流れない。
【０１０２】
このときの入力信号ＶＩＮの“Ｈ”の電圧Ｖ３がＶ２に等しいかあるいは高い場合を次ぎに述べる。トランジスタ２０３のドレイン電流が大きいため、ゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートの電圧はＶ２からＶａまで低下する。時間Ｔ２においてトランジスタ９０７がオン状態となり、出力端子ＶＯの電圧がＶ１から上昇する。それと共にトランジスタ７００のオン抵抗が低下する。トランジスタ９０７のオン抵抗が低いため、ダイオード特性を示すトランジスタ２００を介してゲート電圧制御回路１００の出力端子１０１の電圧は上昇し、時間Ｔ３においてトランジスタ９０６のゲートの電圧は上昇する。
【０１０３】
時間Ｔ４において、出力端子ＶＯの電圧が上昇してトランジスタ７００のオン抵抗が充分低下すると、トランジスタ９０４のドレイン電流はトランジスタ９０６のドレイン電流より充分大きいため、出力端子ＶＯＮの電圧がＶ２から低下し始める。出力端子ＶＯＮの電圧はダイオード特性を示すトランジスタ２０２とドレイン電流の小さいトランジスタ３０１を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに供給されるため、時間Ｔ４より遅れた時間Ｔ５においてトランジスタ９０７のゲートの電圧は低下しＶ１になる。
【０１０４】
次に入力信号ＶＩＮの“Ｈ”の電圧Ｖ３がＶ２より低い場合を次ぎに述べる。
【０１０５】
トランジスタ２０３のドレイン電流が小さいため、ゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートの電圧はＶ２からＶｂまでしか低下しない。時間Ｔ３においてトランジスタ９０７がオン状態となり、出力端子ＶＯの電圧がＶ１から上昇する。それと共にトランジスタ７００のオン抵抗が低下する。トランジスタ９０７のオン抵抗が高くなるため、出力端子ＶＯの電圧の上昇は遅く、時間Ｔ４においてゲート電圧制御回路１００の出力端子１０１よりトランジスタ９０６のゲートの電圧は上昇する。
【０１０６】
時間Ｔ６において、トランジスタ９０６のオン抵抗が高くなり、出力端子ＶＯの電圧が上昇してトランジスタ７００のオン抵抗が低下すると、トランジスタ９０４を介して出力端子ＶＯＮの電圧がＶ２から低下し始める。出力端子ＶＯＮの電圧はダイオード特性を示すトランジスタ２０２とドレイン電流の小さいトランジスタ３０１を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに供給されるため、時間Ｔ６より遅れた時間Ｔ７においてトランジスタ９０７のゲートの電圧は低下しＶ１となり、出力端子ＶＯの電圧はＶ２となる。
【０１０７】
上記動作によって、入力信号ＶＩＮの電圧が“Ｈ”状態の間、トランジスタ９０７のゲートの電圧はＶ１となってトランジスタ９０７はオン状態を維持し、トランジスタ９０５およびトランジスタ７０１はオフ状態であるため、出力端子ＶＯの電圧はＶ２を維持する。一方トランジスタ９０６のゲートの電圧はＶ２となってトランジスタ９０６はオフ状態を維持し、トランジスタ９０４、トランジスタ７００はオン状態であるため、出力端子ＶＯＮの電圧はＶ１を維持する。上記によって動作が完了する。
【０１０８】
また、入力信号ＶＩＮの電圧が“Ｈ”から“Ｌ”になったときも上記とゲート制御回路１００による同様の動作によってスイッチングが行われる。
【０１０９】
本実施の形態７では、トランジスタ９０６（９０７）とトランジスタ９０４（９０５）の間にゲートに出力端子ＶＯ（ＶＯＮ）を接続するトランジスタ６００（６０１）を接続し、トランジスタ９０６（９０７）とトランジスタ９０４（９０５）がともにオン状態のとき、トランジスタ６００（６０１）がオフ状態となり、電源９０１と９００間の貫通電流を大幅に削減することができる。また、入力信号の反転信号９０８（入力信号ＶＩＮ）により制御されるゲート電圧制御回路１００（１０２）により、トランジスタ９０６（９０７）とトランジスタ９０４（９０５）の電流比と関係なく、高速スイッチング動作が得られる。また、入力信号の電圧レベルが低い場合にも、トランジスタ９０４（９０５）の面積を拡大することなく高速スイッチング動作が得られる。
【０１１０】
（実施の形態８）
図１１は本発明の実施の形態８に係るレベルシフト回路図を示す。
【０１１１】
図１１において１００は出力端子ＶＯに接続されたゲート電圧制御回路、１０１はゲート電圧制御回路１００の出力端子、１０２はゲート電圧制御回路、１０３はゲート電圧制御回路１０２の出力端子である。なおＶＩＮは入力信号、ＶＯは入力信号ＶＩＮと同相のレベルシフトした信号を出力する端子、ＶＯＮは入力信号ＶＩＮと逆相のレベルシフトした信号を出力する端子である。８００はソースにＶ２が供給されゲートにゲート電圧制御回路の出力端子１０１が接続された第２導電型トランジスタのドレイン端子である。９００は電圧レベルがＶ１である第１の電源、９０１は電圧レベルがＶ２である第２の電源、９０２は電圧レベルがＶ３である第３の電源である。電圧レベルＶ３は入力信号ＶＩＮの振幅電圧であり、これはＶ２と同じ電圧レベル、もしくは異なった電圧レベルである。９０３は入力信号ＶＩＮを論理反転するインバータ回路、９０５はソースにＶ１が供給され、ゲートに入力信号ＶＩＮの論理反転した信号が入力される第１導電型のトランジスタ、９０６はソースにＶ２が供給され、ゲートにゲート電圧制御回路の出力端子１０１が接続される第２導電型のトランジスタ、９０７はソースにＶ２が供給され、ゲートにゲート電圧制御回路の出力端子１０３が接続されドレインの出力端子ＶＯが接続される第２導電型のトランジスタ、９０８は入力信号ＶＩＮと逆相の信号である。
【０１１２】
図１１の具体的回路例と動作を図１２（ａ）、図１２（ｂ）を用いて説明する。図１２（ａ）は本発明の実施の形態８に係るレベルシフト回路図を示す。
【０１１３】
図１２（ａ）において１００は出力端子ＶＯに接続されたゲート電圧制御回路、１０１はゲート電圧制御回路１００の出力端子、１０２は出力端子ＶＯＮに接続されたゲート電圧制御回路、１０３はゲート電圧制御回路１０２の出力端子、２００はソースに出力端子ＶＯが接続され、ゲートとドレインを共通接続し出力端子１０１に接続した第２導電型のトランジスタ、２０１はゲートに入力信号ＶＩＮの反転信号９０８が入力され、ドレインをトランジスタ２００のドレイン接続した第１導電型のトランジスタ、２０２はソースにドレイン端子８００が接続され、ゲートとドレインを共通接続し出力端子１０３に接続した第２導電型のトランジスタ、２０３はゲートに入力信号ＶＩＮが入力され、ドレインをトランジスタ２０２のドレイン接続した第１導電型のトランジスタ、３００は入力信号ＶＩＮの反転信号によって制御され、出力端子ＶＯとトランジスタ２００のドレイン間に接続された第２導電型のトランジスタ、３０１は入力信号ＶＩＮによって制御され、ドレイン端子８００とトランジスタ２０２のドレイン間に接続された第２導電型のトランジスタである。
【０１１４】
ここでトランジスタ３００がオン状態のときのドレイン電流は、トランジスタ２０１がオン状態のときのドレイン電流に対して１／Ｎ（Ｎは１より大きい任意の値）であり、トランジスタ３０１がオン状態のときのドレイン電流は、トランジスタ２０３がオン状態のときのドレイン電流に対して１／Ｎ（Ｎは１より大きい任意の値）と設定されている。
【０１１５】
なお、図１１と同じ回路素子、電源および信号は同じ番号を付与した。
【０１１６】
図１２（ｂ）は本発明の実施の形態８に係るレベルシフト回路のタイミングチャートを示す。図１２（ａ）と図１２（ｂ）を用いて動作を説明する。
【０１１７】
入力信号ＶＩＮの電圧が“Ｌ”となっているとき、信号９０８の電圧は“Ｈ”である。したがって、トランジスタ２０３およびトランジスタ３００はオフ状態であり、トランジスタ９０５、トランジスタ２０１およびトランジスタ３０１はオン状態である。また、出力端子ＶＯの電圧はＶ１になっており、トランジスタ９０６はオン状態となる。よってドレイン端子８００の電圧はＶ２となっている。ドレイン端子８００の電圧Ｖ２はトランジスタ３０１を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに与えられるため、トランジスタ９０７のゲートの電圧はＶ２となっており、トランジスタ９０７はオフ状態となっている。
【０１１８】
上記状態において、時間Ｔ１において入力信号ＶＩＮの電圧が“Ｌ”から“Ｈ”に変化すると、それと同時に信号９０８の電圧は“Ｈ”から“Ｌ”に変化する。これによって、トランジスタ２０３はオフ状態からオン状態となり、トランジスタ２０１はオン状態からオフ状態になる。ここで、トランジスタ３００、３０１は入力信号ＶＩＮによってゲート電圧は変わるが、ともにオフ状態となる。したがって、トランジスタ９０７のゲートに印加する出力端子１０３の電圧がＶ２から低下し、トランジスタ２０３のドレイン電流に応じてある電圧に達する。時間Ｔ２においてトランジスタ９０７がオン状態となると、出力端子ＶＯの電圧がＶ１から上昇する。出力端子ＶＯの電圧はダイオード特性を示すトランジスタ２００とドレイン電流の小さいトランジスタ３００を介してゲート電圧制御回路１００の出力端子１０１よりトランジスタ９０６のゲートに供給されるため、時間Ｔ２より遅れた時間Ｔ３においてトランジスタ９０６のゲートの電圧は上昇する。時間Ｔ４において、トランジスタ９０６のドレイン電流が抑制されると、ドレイン端子８００の電圧がＶ２から低下し始める。ドレイン端子８００の電圧はダイオード特性を示すトランジスタ２０２とドレイン電流の小さいトランジスタ３０１を介してゲート電圧制御回路１０２の出力端子１０３よりトランジスタ９０７のゲートに供給されるため、時間Ｔ４より遅れた時間Ｔ５においてトランジスタ９０７のゲートの電圧は低下し、Ｖ１となる。
【０１１９】
上記動作によって、入力信号ＶＩＮの電圧が“Ｈ”状態の間、トランジスタ９０７のゲートの電圧はＶ１となってトランジスタ９０７はオン状態を維持し、トランジスタ９０５はオフ状態であるため、出力端子ＶＯの電圧はＶ２を維持する。一方トランジスタ９０６のゲートの電圧はＶ２となってトランジスタ９０６はオフ状態を維持する。上記によって動作が完了する。
【０１２０】
また、入力信号ＶＩＮの電圧が“Ｈ”から“Ｌ”になったときも上記とゲート制御回路１００による同様の動作によってスイッチングが行われる。
【０１２１】
本実施の形態８では、出力端子ＶＯのみとすることにより、実施の形態７に示すトランジスタ９０４を削除することができ、レイアウト面積の削減と消費電力の削減ができる。また、ゲート電圧制御回路１００（１０２）により、高速スイッチング動作が得られる。また、入力信号の電圧レベルが低い場合にも、トランジスタ９０５の面積を大きくすることなく高速スイッチングを得ることができる。
【０１２２】
（実施の形態９）
図１３（ａ）は本発明実施の形態９に係るレベルシフト回路図である。
【０１２３】
図１３（ａ）に示す様に、図１１の実施の形態８に対して、出力端子ＶＯとトランジスタ９０５のドレインとの間に、ゲートが出力端子１０３に接続された第１導電型トランジスタ６０１が追加された構成である。
【０１２４】
上記構成において、トランジスタ９０７がオン状態となっているときに、入力信号ＶＩＮの電圧が“Ｈ”から“Ｌ”となるとトランジスタ９０５がオフ状態からオン状態に変化するが、トランジスタ６０１はオフ状態である。一方、トランジスタ２０１によって、ゲート電圧制御回路１００の出力端子１０１の電圧が低下し、トランジスタ９０６がオン状態となる。したがって、ドレイン端子８００の電圧が上昇し、トランジスタ９０７がオフされ、トランジスタ９０５を介して、出力端子ＶＯがＶ２からＶ１へ変化する。これは、入力信号ＶＩＮの電圧が“Ｌ”から“Ｈ”となっても同様の動作が実施される。
【０１２５】
実施の形態９では、実施の形態８に、トランジスタ９０７とトランジスタ９０５の間にゲートに出力端子１０３を接続するトランジスタ６０１を接続し、トランジスタ９０７とトランジスタ９０５がともにオン状態のとき、トランジスタ６０１がオフ状態となり、電源９０１と９００間の貫通電流を大幅に削減することができる。また、入力信号の反転信号９０８（入力信号ＶＩＮ）により制御されるゲート電圧制御回路１００（１０２）により、トランジスタ９０６（９０７）とトランジスタ９０４（９０５）の電流比と関係なく、高速スイッチング動作が得られる。また、実施の形態８と同じレイアウト面積の削減効果が得られる。また、入力信号の電圧レベルが低い場合にも、トランジスタ９０５の面積を拡大することなく高速スイッチング動作が得られる。
【０１２６】
（実施の形態１０）
図１３（ｂ）は本発明の実施の形態１０に係るレベルシフト回路図である。図１３（ｂ）に示す様に、図１１の実施の形態８に対して、出力端子ＶＯとトランジスタ９０５との間に、ゲートがドレイン端子８００に接続された第１導電型トランジスタ７０１が追加された構成である。
【０１２７】
上記によると、トランジスタ９０７がオン状態となっているときに、入力信号ＶＩＮの電圧が“Ｈ”から“Ｌ”となるとトランジスタ９０５がオフ状態からオン状態に変化するが、トランジスタ７０１はオフ状態である。一方、トランジスタ２０１によって、ゲート電圧制御回路１００の出力端子１０１の電圧が低下し、トランジスタ９０６がオン状態となる。したがって、ドレイン端子８００の電圧が上昇し、トランジスタ９０７がオフとなり、トランジスタ９０５を介して、出力端子ＶＯの電圧がＶ２からＶ１へ変化する。これは、入力信号ＶＩＮ電圧が“Ｌ”から“Ｈ”となっても同様の動作が実施される。
【０１２８】
実施の形態１０では、実施の形態８に、トランジスタ９０７とトランジスタ９０５の間にゲートにドレイン端子８００を接続するトランジスタ７０１を接続し、トランジスタ９０７とトランジスタ９０５がともにオン状態のとき、トランジスタ７０１がオフ状態となり、電源９０１と９００間の貫通電流を大幅に削減することができる。また、入力信号の反転信号９０８（入力信号ＶＩＮ）により制御されるゲート電圧制御回路１００（１０２）により、トランジスタ９０６（９０７）とトランジスタ９０４（９０５）の電流比と関係なく、高速スイッチング動作が得られる。また、実施の形態８と同じレイアウト面積の削減効果が得られる。また、入力信号の電圧レベルが低い場合にも、トランジスタ９０５の面積を大きくすることなく高速スイッチング動作が得られる。
【０１２９】
なお、上述した各実施の形態において、第１導電型のトランジスタがＰチャネルＭＯＳトランジスタのときは、第２導電型のトランジスタはＮチャネルＭＯＳトランジスタであり、第１導電型のトランジスタがＮチャネルＭＯＳトランジスタのときは、第２導電型のトランジスタはＰチャネルＭＯＳトランジスタであり、どちらの場合においても同様の効果を奏する。
【０１３０】
【発明の効果】
以上のように本発明によれば、第１の出力端子と第４のトランジスタのゲートとの間に入力信号によって制御される第２のゲート電圧制御回路を備え、かつ第２の出力端子と第３のトランジスタのゲートとの間に入力信号の反転信号によって制御される第１のゲート電圧制御回路を備えることにより、入力信号の振幅電圧Ｖ３が電源電圧Ｖ２より低い場合においても、入力信号の電圧が“Ｌ”から“Ｈ”の変化するとき、第１の出力端子の電圧の変化は、第１のトランジスタと第３のトランジスタの電流比に関係なく、第１および第２のゲート電圧制御回路によって第３のトランジスタのゲート電圧が制御されることにより、第１の出力端子の電圧の変化は高速となり、貫通電流が減少する。また、第２の出力端子についても同様である。また、第１と第３および第２と第４のトランジスタの電流比が関係ないため、トランジスタのサイズ比を考慮する必要がないため、第１および第２のトランジスタのレイアウト面積を低減したレベルシフト回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る概略レベルシフト回路図
【図２】（ａ）本発明の実施の形態１に係るレベルシフト回路図
（ｂ）本発明の実施の形態１に係るレベルシフト回路のタイミングチャート
【図３】（ａ）本発明の実施の形態２に係るレベルシフト回路図
（ｂ）本発明の実施の形態２に係るレベルシフト回路のタイミングチャート
【図４】（ａ）本発明の実施の形態３に係るレベルシフト回路図
（ｂ）本発明の実施の形態３に係るレベルシフト回路のタイミングチャート
【図５】本発明の実施の形態４に係るレベルシフト回路図
【図６】本発明の実施の形態５に係るレベルシフト回路図
【図７】本発明の実施の形態６に係る概略レベルシフト回路図
【図８】（ａ）本発明の実施の形態６に係るレベルシフト回路図
（ｂ）本発明の実施の形態６に係るレベルシフト回路のタイミングチャート
【図９】本発明の実施の形態７に係る概略レベルシフト回路図
【図１０】（ａ）本発明の実施の形態７に係るレベルシフト回路図
（ｂ）本発明の実施の形態７に係るレベルシフト回路のタイミングチャート
【図１１】本発明の実施の形態８に係る概略レベルシフト回路図
【図１２】（ａ）本発明の実施の形態８に係るレベルシフト回路図
（ｂ）本発明の実施の形態８に係るレベルシフト回路のタイミングチャート
【図１３】（ａ）本発明の実施の形態９に係る概略レベルシフト回路図
（ｂ）本発明の実施の形態１０に係る概略レベルシフト回路図
【図１４】（ａ）従来のレベルシフト回路図
（ｂ）従来のレベルシフト回路のタイミングチャート
【符号の説明】
１００，１０２  ゲート電圧制御回路
１０１，１０３  出力端子
２００，２０２，３００，３０１，９０６，９０７  第２導電型のトランジスタ
２０１，２０３，６００，６０１，７００，７０１，９０４，９０５  第１導電型のトランジスタ
４００，４０１  第２導電型のデプレッショントランジスタ
５００，５０１  ダイオード
５１０，５１１  抵抗
８００  ドレイン端子
９００  第１の電源
９０１  第２の電源
９０２  第３の電源
９０３  インバータ回路
８００  ドレイン端子
９０８  反転信号
【図１】
2004153524.tif 000003
【図２】
2004153524.tif 000004
【図３】
2004153524.tif 000005
【図４】
2004153524.tif 000006
【図５】
2004153524.tif 000007
【図６】
2004153524.tif 000008
【図７】
2004153524.tif 000009
【図８】
2004153524.tif 000010
【図９】
2004153524.tif 000011
【図１０】
2004153524.tif 000012
【図１１】
2004153524.tif 000013
【図１２】
2004153524.tif 000014
【図１３】
2004153524.tif 000015
【図１４】
2004153524.tif 000016