(57)【要約】【課題】複数の固体撮像素子を用いる撮像装置において、各固体撮像素子を最適な条件で駆動させると共に、固体撮像素子間の動作切り替えをスムーズに行う。【解決手段】第１の固体撮像素子２０ａは、第１の被写体映像に応答して発生する情報電荷を複数の受光画素に蓄積する。第２の固体撮像素子２０ｂは、第２の被写体映像に応答して発生する情報電荷を複数の受光画素に蓄積する。レジスタ３０は、第１及び第２の固体撮像素子の駆動条件を指定する第１及び第２の設定データを格納する。第１及び第２の駆動回路２１ａ、２１ｂ、タイミング制御回路２６からなる駆動制御回路は、レジスタ３０に格納される第１及び第２の設定データに従って第１及び第２の固体撮像素子２０ａ、２０ｂの動作を制御する。【選択図】  図１
2004248003.tif 000002
【特許請求の範囲】
【請求項１】
第１の被写体映像に応答して発生する情報電荷を複数の受光画素に蓄積する第１の固体撮像素子と、第２の被写体映像に応答して発生する情報電荷を複数の受光画素に蓄積する第２の固体撮像素子と、前記第１及び第２の固体撮像素子の動作を制御する駆動制御回路と、前記第１及び第２の固体撮像素子の駆動条件を指定する第１及び第２の設定データを格納するレジスタと、を備え、前記駆動制御回路は、前記レジスタに格納される前記第１の設定データに従って前記第１の固体撮像素子を駆動すると共に、前記第２の設定データに従って前記第２の固体撮像素子を駆動することを特徴とする撮像装置。
【請求項２】
請求項１に記載の撮像装置において、前記レジスタは、その記憶領域が複数のブロックに分割され、前記第１及び第２の設定データのそれぞれを各ブロック毎に格納することを特徴とする撮像装置。
【請求項３】
請求項１又は請求項２に記載の撮像装置において、前記駆動制御回路は、前記第１及び第２の固体撮像素子の垂直走査及び水平走査のタイミングを決定し、第１及び第２のタイミング信号を生成するタイミング制御回路と、前記第１のタイミング信号に応答して前記第１の固体撮像素子を駆動する第１の駆動回路と、前記第２のタイミング信号に応答して前記第２の固体撮像素子を駆動する第２の駆動回路と、を有し、前記第１及び第２の駆動回路は、駆動能力の切り替えが可能に構成されると共に、その駆動能力が前記第１及び第２の設定データに従って決定されることを特徴とする撮像装置。
【請求項４】
請求項３に記載の撮像装置において、前記タイミング制御回路は、所定の基準クロックをカウントするカウンタと、前記カウンタの出力をデコードして前記第１及び第２のタイミング信号を生成するデコーダと、前記第１及び第２のタイミング信号を遅延すると共に、その遅延時間が変更可能に設定される遅延回路と、を有し、前記遅延回路は、前記第１及び第２の設定データに従って前記遅延時間が決定されることを特徴とする撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、複数の固体撮像素子を用いて複数の被写体映像を撮像し、それによって得られる複数系列の画像信号を合成して出力する撮像装置に関する。
【０００２】
【従来の技術】
デジタルカメラ等の撮像装置においては、複数の固体撮像素子を搭載して複数の被写体映像を撮像し、それによって得られる複数系列の画像信号を合成して共通の表示画面に表示することが考えられている（例えば、特許文献１参照。）。
【０００３】
このような撮像装置は、例えば、図４のように構成され、第１の撮像系列として、第１の固体撮像素子１ａ、第１の駆動回路２ａ及び第１の信号処理回路４ａを備えると共に、第２の撮像系列として、第２の固体撮像素子１ｂ、第２の駆動回路２ｂ及び第２の信号処理回路４ｂを備える。そして、共通の回路として、同期信号発生回路３、選択回路５及び第３の信号処理回路６を備える。
【０００４】
図４に示す撮像装置では、第１及び第２の駆動回路２ａ、２ｂが同期信号発生回路３からのタイミング信号に応答して第１及び第２の固体撮像素子１ａ、１ｂを駆動し、第１及び第２の固体撮像素子１ａ、１ｂから取り出される２系列の画像信号を第１及び第２の信号処理回路４ａ、４ｂへ取り込む。第１及び第２の信号処理回路４ａ、４ｂは、各系列の画像信号に対してガンマ補正処理やＡＧＣ（自動利得制御）処理を施し、処理後の信号を選択回路５へ出力する。選択回路５は、２系列の画像信号を各入力端子に取り込み、これらを交互に選択して選択した画像信号を第３の信号処理回路６へ出力する。第３の信号処理回路６は、選択回路５で選択された画像信号に対して、色分離やマトリクス演算等の処理を施し、輝度信号及び色差信号を含む画像信号を生成する。
【０００５】
このような撮像装置では、第１及び第２の固体撮像素子からの２系列の画像信号を交互に選択することで、第１及び第２の画像信号が所定間隔毎に交互に配列された１系列の画像信号を得ている。
【０００６】
【特許文献１】
特開昭６４−６２９７４号公報
【０００７】
【発明が解決しようとする課題】
上述のように複数の固体撮像素子を用いる撮像装置においては、取り付け側のカメラ筐体の都合によって、固体撮像素子から駆動回路までの距離が各撮像系列で異なる場合がある。このような場合、複数の固体撮像素子を同等の条件で駆動することは好ましくなく、各固体撮像素子の特性を十分に引き出せないといった不都合が生じる。
【０００８】
例えば、駆動回路から固体撮像素子までの配線が長い場合、配線長に応じて配線のインピーダンスが高くなり、固体撮像素子まで駆動クロックが到達するまでに駆動能力が損失される割合が高くなる。このため、各固体撮像素子への距離が異なる場合、配線長が短い側に比べて配線長が長い側の駆動クロックの駆動能力を高く設定しておかなければならない。また、駆動クロックが各固体撮像素子へ到達するまでの時間においても同様であり、配線長に応じた遅延に起因するタイミングのずれが生じる。こういった場合、複数の固体撮像素子の動作を同期させることが困難となる。
【０００９】
ところで、固体撮像素子を駆動させる場合、駆動条件を示す設定データを電源投入と同時にレジスタ等の記憶手段へ書き込み、記憶手段に格納した設定データに従って、固体撮像素子を駆動するという方法が一般的に用いられている。これを複数の固体撮像素子を用いる撮像装置に適用した場合、各固体撮像素子に適した駆動条件を設定しようとすると、固体撮像素子の切り替えの都度、記憶手段の内容を書き換えなければならず、切り替えがスムーズに行えないという不都合があった。
【００１０】
そこで、本願発明は、複数の固体撮像素子を用いる撮像装置において、各固体撮像素子を最適な条件で駆動させることができ、且つ、固体撮像素子の動作切り替えをスムーズに行うことが可能な撮像装置の提供を目的とする。
【００１１】
【課題を解決するための手段】
本願発明は、上述の課題に鑑みてなされたものであり、その特徴とするところは、第１の被写体映像に応答して発生する情報電荷を複数の受光画素に蓄積する第１の固体撮像素子と、第２の被写体映像に応答して発生する情報電荷を複数の受光画素に蓄積する第２の固体撮像素子と、前記第１及び第２の固体撮像素子の動作を制御する駆動制御回路と、前記第１及び第２の固体撮像素子の駆動条件を指定する第１及び第２の設定データを格納するレジスタと、を備え、前記駆動制御回路は、前記レジスタに格納される前記第１の設定データに従って前記第１の固体撮像素子を駆動すると共に、前記第２の設定データに従って前記第２の固体撮像素子を駆動することにある。
【００１２】
本願発明によれば、２つの固体撮像素子の駆動条件を別々に設定することができ、各固体撮像素子を最適な条件で駆動させることが可能となる。更に、本願発明においては、各固体撮像素子に設定される個別の駆動条件を同時にレジスタへ書き込むことができる。このため、固体撮像素子の切り替えの都度、レジスタの内容を書き換える必要がなくなり、第１及び第２の固体撮像素子間の動作切り替えをスムーズに行うことができる。
【００１３】
【発明の実施の形態】
図１は、本願発明の実施形態を示すブロック図である。図１に示す撮像装置は、第１の固体撮像素子２０ａ、第２の駆動回路２１ａ、第２の固体撮像素子２０ｂ、第２の駆動回路２１ｂ、選択回路２２、アナログ処理回路２３、Ａ／Ｄ変換回路２４、デジタル処理回路２５、タイミング制御回路２６、レジスタ３０及び書き込み制御回路３１から構成される。
【００１４】
本願発明の特徴とするところは、第１及び第２の固体撮像素子２０ａ、２０ｂのそれぞれに最適な駆動条件を示す第１及び第２の設定データをレジスタ３０に格納し、格納した第１及び第２の設定データに従って第１及び第２の固体撮像素子２０ａ、２０ｂの動作を制御することにある。
【００１５】
第１の固体撮像素子２０ａは、複数の受光画素が受光部に行列配置され、この受光部に受ける第１の被写体映像に応答して発生する第１の情報電荷を各受光画素に蓄積する。このような固体撮像素子には、１画面の情報電荷を高速で蓄積部へ転送するフレーム転送型や、受光部に蓄積する情報電荷を受光画素の列間に配置される垂直転送部へ転送するインターライン型や、フレーム転送型及びインターライン型の両方の機能を併せ持つフレームインターライン型の転送方式の異なる幾つかのタイプがある。
【００１６】
第１の駆動回路２１ａは、第１の固体撮像素子２０ａに対応して設けられ、第１の固体撮像素子２０ａを駆動して第１の画像信号Ｙａ（ｔ）を取り出す。この第１の駆動回路２１ａは、タイミング制御回路２６から与えられるタイミング信号に応答して駆動クロックを生成し、駆動クロックを第１の固体撮像素子２０ａへ出力して第１の固体撮像素子２０ａを駆動する。例えば、第１の固体撮像素子２０ａがフレーム転送型であった場合、駆動クロックとしてフレーム転送クロックφｆ、垂直転送クロックφｖ、水平転送クロックφｈ及びリセットクロックφｒを生成する。フレーム転送クロックφｆは、受光部に蓄積された１画面分の情報電荷を蓄積部へ高速で転送し、垂直転送クロックφｖは、蓄積部に蓄積された１画面分の情報電荷を１行単位で水平転送部へ転送する。水平転送クロックφｈは、水平転送部に蓄積された１行分の情報電荷を１画素単位で出力部へ転送し、リセットクロックφｒは、１画素単位で出力部をリセットする。これにより、第１の固体撮像素子２０ａからは、第１の画像信号Ｙａ（ｔ）が１画素単位で取り出される。また、この第１の駆動回路２１ａは、駆動能力の切り替えが可能に構成され、その駆動能力がレジスタ３０に格納される第１及び第２の設定データに従って設定される。
【００１７】
第２の固体撮像素子２０ｂ及び第２の駆動回路２１ｂは、第１の固体撮像素子２０ａ及び第１の駆動回路２１ｂと基本的に同一の構造を有し、第２の固体撮像素子２０ｂは、第２の被写体映像に応答して発生する情報電荷を複数の受光画素に蓄積し、第２の駆動回路２１ｂは、第２の固体撮像素子２０ｂを駆動して第２の画像信号Ｙｂ（ｔ  ）を取り出す。
【００１８】
選択回路２２は、第１及び第２の画像信号Ｙａ（ｔ）、Ｙｂ（ｔ）を取り込み、第１及び第２の固体撮像素子１０ａ、１０ｂの動作タイミングに同期して第１及び第２の画像信号Ｙａ（ｔ）、Ｙｂ（ｔ）の何れか一方を選択して画像信号Ｙ（ｔ）として出力する。これにより、第１及び第２の画像信号Ｙａ（ｔ）、Ｙｂ（ｔ）が所定間隔毎に交互に配列された一系列の画像信号Ｙ（ｔ）を得ることができる。
【００１９】
アナログ処理回路２３は、選択回路２２で選択された画像信号Ｙ（ｔ）に対し、ＣＤＳやＡＧＣ等のアナログ信号処理を施す。ＣＤＳでは、リセットレベルと信号レベルとを交互に繰り返す画像信号Ｙ（ｔ）に対し、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルの連続する画像信号を生成する。また、ＡＧＣでは、ＣＤＳで取り出された画像信号を１画面、或いは、１垂直走査期間単位で積分し、その積分値が所定の範囲内に収まるようにゲイン調整を行う。
【００２０】
Ａ／Ｄ変換回路２４は、アナログ信号処理の施された画像信号Ｙ’（ｔ）を取り込んで規格化し、アナログ信号からデジタル信号に変換して画像データＹ（ｎ）として出力する。
【００２１】
デジタル処理回路２５は、Ａ／Ｄ変換回路２４から出力される画像データＹ（ｎ）に対して、色分離、マトリクス演算等のデジタル信号処理を施し、輝度信号及び色差信号を含む画像データＹ’（ｎ）を生成する。また、デジタル処理回路２５は、露光制御回路やホワイトバランス制御回路を有し、第１及び第２の固体撮像素子２０ａ、２０ｂの露光状態を制御する露光制御、画像信号Ｙ（ｔ）のホワイトバランスを制御するホワイトバランス制御を行う。
【００２２】
タイミング制御回路２６は、第１及び第２の駆動回路２１ａ、２１ｂへタイミング信号を供給し、第１及び第２の固体撮像素子２０ａ、２０ｂの垂直走査タイミング及び水平走査タイミングを決定する。このタイミング制御回路２６は、カウンタ２７、デコーダ２８、第１及び第２のディレイ２９ａ、２９ｂを含んで構成され、一定周期の基準クロックＣＫをカウンタ２７でカウントし、このカウンタ２７の出力をデコーダ２８でデコードしてタイミング信号を生成する。この際、デコーダ２８の設定値を変更することで様々なタイミング信号を複数生成することができる。そして、デコーダ２８からのタイミング信号を第１及び第２のディレイ２９ａ、２９ｂで所定時間遅延して第１及び第２の駆動回路２１ａ、２１ｂへ出力する。
【００２３】
また、タイミング制御回路２６は、第１及び第２の駆動回路２１ａ、２１ｂ以外の回路にもタイミング信号を供給しており、各回路の動作が第１及び第２の固体撮像素子２０ａ、２０ｂの動作タイミングに同期するようにしている。
【００２４】
レジスタ３０は、所定ビット数のデータの格納が可能な記憶媒体によって構成され、第１及び第２の固体撮像素子２０ａ、２０ｂの駆動条件を指定する第１及び第２の設定データを格納する。これら第１及び第２の設定データのうち、第１の設定データが第１の駆動回路２１ａの駆動能力を指定する第１の設定値Ｓ１及び第１のディレイ２９ａの遅延時間を指定する第３の設定値Ｓ３からなり、第２の設定データが第２の駆動回路２１ｂの駆動能力を指定する第２の設定値Ｓ２及び第２のディレイ２９ｂの遅延時間を指定する第４の設定値Ｓ４からなる。
【００２５】
レジスタ３０は、記憶領域が第１乃至第４のブロック３０ａ〜３０ｄに分割され、第１乃至第４の設定値Ｓ１〜Ｓ４のそれぞれを各ブロック毎に格納して別々に管理する。この場合、各ブロック３０ａ〜３０ｄは、第１のブロック３０ａがアドレス０〜５、第２のブロック３０ｂがアドレス５〜１０といった具合に、各ブロック内でアドレスが連続するのが望ましい。
【００２６】
また、レジスタ３０は、第１及び第２の設定データ以外にも、第１乃至第４のブロック３０ａ〜３０ｄとは別の記憶領域に、複数パターンの撮像モードのそれぞれに対応付けられた複数の設定データを格納し、外部から与えられる撮像モード切り替え信号ＭＯＤＥを受けて、これによって指定される撮像モードに対応した設定データをデコーダ２８へ出力する。撮像モードとしては、例えば、第１及び第２の固体撮像素子１０ａ、１０ｂの何れか一方だけを動作させるといったものや、１画面、或いは、複数画面単位で第１及び第２の固体撮像素子１０ａ、１０ｂの動作を切り替えるといったものがある。そして、これらの撮像モードに対応した設定データがタイミング制御回路１４へ供給されることにより、各タイミング信号が、指定された撮像モードに合わせて変更される。
【００２７】
書き込み制御回路３１は、外部から与えられる制御信号ＣＯＮＴに応答して、第１乃至第４の設定値Ｓ１〜Ｓ４をレジスタ３０へ書き込む。この書き込み制御回路３１へ供給される制御信号ＣＯＮＴは、第１及び第２の固体撮像素子２０ａ、２０ｂの駆動条件を個別に指定しており、カメラ筐体の電源投入と同時に供給される。これを受けた書き込み制御回路３１では、指定された駆動条件に対応した値を選択し、第１乃至第４の設定値Ｓ１〜Ｓ４としてレジスタ３０に書き込む。また、書き込み制御回路３１は、外部から供給されるモード信号ＭＯＤＥに応答して、指定された撮像モードに応じた設定データをレジスタ３０に書き込む。
【００２８】
このように、レジスタ３０へ第１及び第２の固体撮像素子２０ａ、２０ｂの駆動条件を指定する第１及び第２の設定データを格納することで、第１及び第２の固体撮像素子２０ａ、２０ｂの駆動条件を個別に設定することができる。これにより、第１及び第２の固体撮像素子２０ａ、２０ｂのそれぞれに最適な駆動条件を設定することができる。更に、第１及び第２の設定データをレジスタ３０へ一括して格納することで、第１及び第２の固体撮像素子２０ａ、２０ｂに対する駆動条件を同時に設定することができる。これにより、第１及び第２の駆動回路２１ａ、２１ｂ、第１及び第２のディレイ２９ａ、２９ｂの動作条件が、レジスタ３０の内容を参照して初期設定されるため、第１及び第２の固体撮像素子２０ａ、２０ｂの動作切り替えの都度、レジスタ３０の内容を書き換える必要がなくなり、第１及び第２の固体撮像素子２０ａ、２０ｂ間の動作切り替えをスムーズに行うことができる。
【００２９】
図２は、第１及び第２の駆動回路２１ａ、２１ｂの構成の一例を示す回路構成図である。第１及び第２の駆動回路２１ａ、２１ｂは、共に同一の回路構成を有しており、ここでは、第１の駆動回路２１ａを例にあげて説明する。
【００３０】
第１の駆動回路２１ａは、第１のインバータ４０、ＯＲゲート４１、ＡＮＤゲート４２、第２のインバータ４３、第１のトランジスタ４４及び第２のトランジスタ４５から構成される。第１のインバータ４０は、タイミング制御回路２６からのタイミング信号を反転し、駆動クロックとして第１及び第２の固体撮像素子２０ａ、２０ｂに供給する。
【００３１】
ＯＲゲート４１は、入力の一方にタイミング信号を受けると共に、入力の他方に第２のインバータ４３の出力を受け、これらの論理和を取って出力する。ＡＮＤゲート４２は、入力の一方にタイミング信号を受けると共に、入力の他方にレジスタ３０からの第１の設定値Ｓ１を受け、これらの論理積を取って出力する。
【００３２】
第２のインバータ４３は、第１の設定値Ｓ１の反転信号を生成して出力する。
第１のトランジスタ４４は、Ｐチャンネル型のＭＯＳトランジスタであり、電源とノードＢとの間に接続され、ゲートにＯＲゲート４１の論理和出力を受ける。
第２のトランジスタ４５は、Ｎチャンネル型のＭＯＳトランジスタであり、接地点とノードＢとの間に接続され、ゲートにＡＮＤゲート４２の論理積出力を受ける。
【００３３】
続いて、図２の動作を説明する。タイミング信号が第１のインバータ４０によって反転され、駆動クロックとして第１の固体撮像素子２０ａに供給される。このとき、駆動クロックには、第３のトランジスタ４０ａを介した電源からノードＡへの電流経路及び第４のトランジスタ４０ｂを介したノードＡから接地点への電流経路によって一定の駆動能力が与えられる。
【００３４】
このとき、第１の設定値Ｓ１が「０」（Ｌレベル）を示していると、ＡＮＤゲート４２の出力がＬレベルとなる。一方、ＯＲゲート４１は、第２のインバータ４３によって第１の設定値Ｓ１が反転されたＨレベルの信号が入力されるため、出力がＨレベルとなる。この結果、第１及び第２のトランジスタ４４、４５が共にオフし、ノードＢがハイインピーダンス状態となる。したがって、ノードＢからノードＡへの電流経路は、無効とされ、第１の固体撮像素子２０ａには、第１のインバータ４０による駆動能力で駆動クロックが供給される。
【００３５】
逆に、第１の設定値Ｓ１が「１」（Ｈレベル）を示していた場合、ＡＮＤゲート４２の一方の入力へＨレベルの信号が供給され、ＯＲゲート４１の一方の入力へＬレベルの信号が供給される。したがって、ＡＮＤゲート４２及びＯＲゲート４１は、タイミング信号のレベルに応答して動作することになる。
【００３６】
例えば、タイミング信号がＨレベルを示すとき、ＡＮＤゲート４２及びＯＲゲート４１が共にＨレベルの信号を出力する。したがって、第２のトランジスタ４５がオンし、接地点からノードＢ、ノードＢからノードＡへの電流経路が有効とされる。このとき、第１のインバータ４０では、タイミング信号のＨレベルに応答して第３のトランジスタ４０ｂがオンし、Ｌレベルの信号を出力している。このため、第１のインバータ４０による駆動能力に対して、接地点−ノードＢ−ノードＡの電流経路による駆動能力が加算され、この結果、第１の駆動回路２１ａからは、駆動能力の増加された駆動クロックが出力される。
【００３７】
一方、タイミング信号がＬレベルを示すときも同様であり、第１のインバータ４０の動作に同期して第１のトランジスタ４４がオンし、駆動クロックの駆動能力が増加される。
【００３８】
このような回路構成により、第１の駆動回路２１ａは、駆動能力の切り替えが可能となると共に、その駆動能力が第１の設定値Ｓ１の設定に従って決定される。したがって、複数の駆動能力の中から第１の固体撮像素子２０ａ−第１の駆動回路２１ａ間の配線長に最適なものを選択することができると共に、この選択を第１の設定値Ｓ１の変更によって容易に行うことができる。
【００３９】
また、上述した回路構成は、第１の駆動回路２１ａから出力される駆動クロックの数と同等数だけ第１の駆動回路２１ａ内に配置される。そして、これらに対し、第１の設定値Ｓ１が共通に供給されており、第１の設定値Ｓ１の設定によって第１の駆動回路２１ａ全体の駆動能力を同時に切り替えることができる。
【００４０】
尚、ここでは、駆動能力の切り替えが２段の場合を示しているが、これに限られるものではない。例えば、ＯＲゲート４１、ＡＮＤゲート４２、第２のインバータ４３、第１及び第２のトランジスタ４４、４５からなる構成を、第１のインバータ４０に対して、３段、４段と並列に接続していくことで、より多段な切り替えが可能となる。
【００４１】
図３は、第１及び第２のディレイ２９ａ、２９ｂの一例を示す回路構成図である。第１及び第２のディレイ２９ａ、２９ｂは、共に同一の回路構成を有しており、ここでは、第１のディレイ２９ａを例にあげて説明する。
【００４２】
第１のディレイ２９ａは、遅延回路５０及びセレクタ５２から構成される。遅延回路５０は、それぞれが所定の遅延時間を有する遅延素子５１が複数段直列に接続されて構成され、入力されるデコーダ２８からのタイミング信号を各遅延素子５１によって順次遅延する。セレクタ５２は、遅延回路５０に対して並列に接続され、遅延回路５０の各遅延素子５１の出力を入力に受ける。そして、第３の設定値Ｓ３に応答して何れか１つの遅延素子５１の出力を選択し、遅延タイミング信号として第１の駆動回路２１ａへ出力する。例えば、図３に示すように、遅延回路５０からセレクタ５２への出力が７本であった場合、第３の設定値Ｓ３としては、３ビットのデータが準備され、３ビットデータの値によって、何れか１つの遅延出力が選択される。
【００４３】
このような回路構成は、デコーダ２８から出力されるタイミング信号の数と同等数だけタイミング制御回路２９内に配置され、これら回路に対し、第３の設定値Ｓ３が共通に供給される。
【００４４】
このように第１のディレイ２９ａの遅延時間を切り替え可能とし、その遅延時間を第３の設定値Ｓ３によって選択可能とすることで、第１の固体撮像素子２０ａから第１の駆動回路２１ａまでの配線長に適した遅延時間を細かに設定することができ、第１及び第２の固体撮像素子２０ａ、２０ｂ間の動作を容易に同期させることができる。
【００４５】
【発明の効果】
本願発明によれば、複数の固体撮像素子を用いる撮像装置において、各固体撮像素子を最適な条件で駆動させることができると共に、固体撮像素子間の動作切り替えをスムーズに行うことができる。
【図面の簡単な説明】
【図１】本願発明の実施形態の構成を示すブロック図である。
【図２】第１の駆動回路２１ａの一例を示す回路構成図である。
【図３】第１のディレイ２９ａの一例を示す回路構成である。
【図４】従来の撮像装置の構成を示すブロック図である。
【符号の説明】
１ａ、２０ａ…第１の固体撮像素子、２ａ、２１ａ…第１の駆動回路、１ｂ、２０ｂ…第２の固体撮像素子、２ｂ、２１ｂ…第２の駆動回路、３…同期発生回路、４ａ…第１の信号処理回路、４ｂ…第２の信号処理回路、５…選択回路、６…第３の信号処理回路、２２…選択回路、２３…アナログ処理回路、２４…Ａ／Ｄ変換回路、２５…デジタル処理回路、２６…タイミング制御回路、２７…カウンタ、２８…デコーダ、２９ａ…第１のディレイ、２９ｂ…第２のディレイ、３０…レジスタ、３１…書き込み制御回路、４０…第１のインバータ、４１…ＯＲゲート、４２…ＡＮＤゲート、４３…第２のインバータ、４４…第１のトランジスタ、４５…第２のトランジスタ、５０…遅延回路、５１…遅延素子、５２…セレクタ
【図１】
2004248003.tif 000003
【図２】
2004248003.tif 000004
【図３】
2004248003.tif 000005
【図４】
2004248003.tif 000006
【手続補正書】
【提出日】平成15年12月17日(2003.12.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
図４に示す撮像装置では、第１及び第２の駆動回路２ａ、２ｂが同期信号発生回路３からのタイミング信号に応答して第１及び第２の固体撮像素子１ａ、１ｂを駆動し、第１及び第２の固体撮像素子１ａ、１ｂから取り出される２系列の画像信号を第１及び第２の信号処理回路４ｂ、４ａへ取り込む。第１及び第２の信号処理回路４ａ、４ｂは、各系列の画像信号に対してガンマ補正処理やＡＧＣ（自動利得制御）処理を施し、処理後の信号を選択回路５へ出力する。選択回路５は、２系列の画像信号を各入力端子に取り込み、これらを交互に選択して選択した画像信号を第３の信号処理回路６へ出力する。第３の信号処理回路６は、選択回路５で選択された画像信号に対して、色分離やマトリクス演算等の処理を施し、輝度信号及び色差信号を含む画像信号を生成する。


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
【発明の実施の形態】
図１は、本願発明の実施形態を示すブロック図である。図１に示す撮像装置は、第１の固体撮像素子２０ａ、第１の駆動回路２１ａ、第２の固体撮像素子２０ｂ、第２の駆動回路２１ｂ、選択回路２２、アナログ処理回路２３、Ａ／Ｄ変換回路２４、デジタル処理回路２５、タイミング制御回路２６、レジスタ３０及び書き込み制御回路３１から構成される。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
第２の固体撮像素子２０ｂ及び第２の駆動回路２１ｂは、第１の固体撮像素子２０ａ及び第１の駆動回路２１ａと基本的に同一の構造を有し、第２の固体撮像素子２０ｂは、第２の被写体映像に応答して発生する情報電荷を複数の受光画素に蓄積し、第２の駆動回路２１ｂは、第２の固体撮像素子２０ｂを駆動して第２の画像信号Ｙｂ(t )を取り出す。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
選択回路２２は、第１及び第２の画像信号Ｙａ(t)、Ｙｂ(t)を取り込み、第１及び第２の固体撮像素子２０ａ、２０ｂの動作タイミングに同期して第１及び第２の画像信号Ｙａ(t)、Ｙｂ(t)の何れか一方を選択して画像信号Ｙ(t)として出力する。これにより、第１及び第２の画像信号Ｙａ(t)、Ｙｂ(t)が所定間隔毎に交互に配列された一系列の画像信号Ｙ(t)を得ることができる。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
また、レジスタ３０は、第１及び第２の設定データ以外にも、第１乃至第４のブロック３０ａ〜３０ｄとは別の記憶領域に、複数パターンの撮像モードのそれぞれに対応付けられた複数の設定データを格納し、外部から与えられる撮像モード切り替え信号ＭＯＤＥを受けて、これによって指定される撮像モードに対応した設定データをデコーダ２８へ出力する。撮像モードとしては、例えば、第１及び第２の固体撮像素子２０ａ、２０ｂの何れか一方だけを動作させるといったものや、１画面、或いは、複数画面単位で第１及び第２の固体撮像素子２０ａ、２０ｂの動作を切り替えるといったものがある。そして、これらの撮像モードに対応した設定データがタイミング制御回路２６へ供給されることにより、各タイミング信号が、指定された撮像モードに合わせて変更される。