(57)【要約】【課題】誤計数や誤作動を防止し、信頼性を向上させた中性子束計測システムを得る。【解決手段】中性子束検出器からのパルス信号Ｐのピーク電圧ＶＰを生成するピークホールド回路と、パルス信号Ｐの電圧値とピーク電圧ＶＰとの比較に基づきピーク電圧ＶＰをＡ／Ｄ変換してパルス信号Ｐを検知するＡ／Ｄコンバータ２と、パルス信号Ｐの電圧値が第１の基準電圧ＶＲ１以下になったときに出力電圧Ｖ３を生成するコンパレータＩＣ３と、電圧値が基準電圧ＶＲ２以下になったときに出力電圧Ｖ３Ａを生成するコンパレータＩＣ３Ａと、出力電圧Ｖ３Ａに応答して一定期間の出力電圧Ｖ３１を生成する単安定手段３１と、出力電圧Ｖ３、Ｖ３１の論理積をとって変換開始指令ＣＳを生成するロジックＩＣＧ１とを備えた。【選択図】        図１
2004294402.tif 000002
【特許請求の範囲】
【請求項１】
中性子束検出器から生成されたパルス信号と前記パルス信号のピーク電圧との比較に基づくタイミングで、前記ピーク電圧をＡ／Ｄ変換して前記パルス信号を検知するためのＡ／Ｄコンバータを用いた中性子計測システムにおいて、
前記ピーク電圧を生成するピークホールド回路と、
前記ピーク電圧に基づいて第１の基準電圧および前記第１の基準電圧よりも高い第２の基準電圧を生成する分圧回路と、
前記電圧値が前記第１の基準電圧以下になったときに第１の出力電圧を生成する第１のコンパレータと、
前記電圧値が前記第２の基準電圧以下になったときに第２の出力電圧を生成する第２のコンパレータと、
前記第２の出力電圧に応答して一定期間にわたって第３の出力電圧を生成する単安定手段と、
前記第１および第３の出力電圧の論理積をとって前記変換開始指令を生成するロジックＩＣと
を備えたことを特徴とする中性子束計測システム。
【請求項２】
前記第１および第３の出力電圧は、Ｈレベルの信号からなり、
前記ロジックＩＣは、前記第１および第３の出力電圧を非反転入力とするＡＮＤゲートからなり、前記第３の出力電圧の立上りタイミングから前記第１の出力電圧の立上りタイミングまでの立上り時間が前記一定期間以下の場合に前記変換開始指令を生成し、前記立上り時間が前記一定期間よりも長い場合には前記変換開始指令を生成しないことを特徴とする請求項１に記載の中性子束計測システム。
【請求項３】
前記第１および第３の出力電圧は、Ｈレベルの信号からなり、
前記ロジックＩＣは、前記第１の出力電圧を非反転入力とし且つ前記第３の出力電圧を反転入力とするＡＮＤゲートからなり、前記第３の出力電圧の立上りタイミングから前記第１の出力電圧の立上りタイミングまでの立上り時間が前記一定期間以上の場合に前記変換開始指令を生成し、前記立上り時間が前記一定期間よりも短い場合には前記変換開始指令を生成しないことを特徴とする請求項１に記載の中性子束計測システム。
【請求項４】
前記第３の出力電圧に応答して、前記一定期間よりも長い第２の一定期間にわたってＨレベルとなる第４の出力電圧を生成する第２の単安定手段をさらに備え、
前記ロジックＩＣは、さらに前記第４の出力電圧を非反転入力とするＡＮＤゲートからなり、前記立上り時間が前記一定期間以上で且つ前記第２の一定期間以内の規定範囲内を示す場合に前記変換開始指令を生成し、前記立上り時間が前記規定範囲から逸脱した場合には前記変換開始指令を生成しないことを特徴とする請求項３に記載の中性子束計測システム。
【請求項５】
単安定手段は、カウンタまたは水晶発信器を用いたタイマーにより構成されたことを特徴とする請求項１から請求項４までのいずれか１項に記載の中性子束計測システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、中性子束検出器で発生したパルス信号のピーク電圧を保持し、ピーク電圧と中性子束検出器で発生したパルス信号とを比較してパルス検知を行う中性子束計測システムに関するものである。
【０００２】
【従来の技術】
従来の中性子束計測システムは、中性子束検出器から発生したパルス信号のピーク電圧を保持するピークホールド回路と、ピーク電圧とパルス信号の電圧とを比較してパルス検知を行うコンパレータと、パルス信号を計測するＡ／Ｄコンバータとを備えている（たとえば、特許文献１参照）。
パルス信号が基準電圧よりも低くなると、コンパレータからＡ／Ｄコンバータに変換開始指令が出力され、Ａ／Ｄコンバータが変換開始すると同時に、ピーク電圧を初期値に戻すためのリセット信号が入力される。
Ａ／Ｄコンバータは、Ａ／Ｄ変換値が設定範囲内であれば、パルス信号を中性子束検出器信号としてパルス計測を行う。
【０００３】
【特許文献１】
特開２０００−１１１６５４号公報
【０００４】
【発明が解決しようとする課題】
従来の中性子束計測システムは以上のように、中性子束検出器からのパルス信号のピーク電圧のみを用いてＡ／Ｄコンバータに変換開始指令を出力しているので、パルス信号ばかりでなく、外来ノイズによってもＡ／Ｄコンバータの変換開始指令が出力されるおそれがあり、誤計数および誤動作するという問題点があった。
【０００５】
この発明は上記のような問題点を解決するためになされたもので、中性子束検出器から発生したパルス信号の立下り時間を監視することにより、計測目的のパルス信号以外の要因で発生し得る誤計数および誤作動を防止して、信頼性を向上させた中性子束計測システムを得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る中性子束計測システムは、中性子束検出器から生成されたパルス信号とパルス信号のピーク電圧との比較に基づくタイミングで、ピーク電圧をＡ／Ｄ変換してパルス信号を検知するためのＡ／Ｄコンバータを用いた中性子計測システムにおいて、ピーク電圧を生成するピークホールド回路と、ピーク電圧に基づいて第１の基準電圧および第１の基準電圧よりも高い第２の基準電圧を生成する分圧回路と、電圧値が第１の基準電圧以下になったときに第１の出力電圧を生成する第１のコンパレータと、電圧値が第２の基準電圧以下になったときに第２の出力電圧を生成する第２のコンパレータと、第２の出力電圧に応答して一定期間にわたって第３の出力電圧を生成する単安定手段と、第１および第３の出力電圧の論理積をとって変換開始指令を生成するロジックＩＣとを備えたものである。
【０００７】
【発明の実施の形態】
実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１について詳細に説明する。
図１はこの発明の実施の形態１を示す回路構成図である。
図１において、中性子束計測システムは、ピークホールド回路１と、Ａ／Ｄコンバータ２と、コンパレータＩＣ３およびＩＣ３Ａと、一定期間ｔ１（規定値）にわたって動作する単安定回路３１と、ロジックＩＣからなるＡＮＤゲートＧ１とを備えている。
ピークホールド回路１は、中性子束検出器（図示せず）から発生したパルス信号Ｐのピーク電圧ＶＰを保持するとともに、リセット信号ＲＳの入力に応答してピーク電圧ＶＰを０クリアする。
【０００８】
ピークホールド回路１は、直列配置された演算増幅器ＩＣ１、ＩＣ２と、演算増幅器ＩＣ１、ＩＣ２の帰還抵抗器Ｒ３と、演算増幅器ＩＣ１の非反転入力端子（＋）に対する入力抵抗器Ｒ４と、演算増幅器ＩＣ１の反転入力端子（−）と出力端子との間に挿入されたダイオードＤ１と、演算増幅器ＩＣ１の出力端子と演算増幅器ＩＣ２の非反転入力端子（＋）との間に挿入されたダイオードＤ２と、リセット信号ＲＳをベース入力とするエミッタ接地にトランジスタＴＲ１と、トランジスタＴＲ１のエミッタ・コレクタ間に挿入されたコンデンサＣ１とにより構成されている。
【０００９】
トランジスタＴＲ１のコレクタは、演算増幅器ＩＣ２の非反転入力端子（＋）に接続されている。
ピークホールド回路１の出力端子を構成する演算増幅器ＩＣ２の出力端子からは、ピーク電圧ＶＰが生成されており、ピーク電圧ＶＰは、Ａ／Ｄコンバータ２に入力されている。
また、ピークホールド回路１の出力端子には、第１の基準電圧ＶＲ１を生成する分圧抵抗器Ｒ１およびＲ２と、第２の基準電圧ＶＲ２（＞ＶＲ１）を生成する分圧抵抗器Ｒ１ＡおよびＲ２Ａとが並列接続されている。
【００１０】
基準電圧ＶＲ１、ＶＲ２は、コンパレータＩＣ３およびＩＣ３Ａの各非反転入力端子（＋）に、それぞれ個別に入力されている。また、コンパレータＩＣ３およびＩＣ３Ａの各反転入力端子（−）には、入力抵抗器Ｒ５を介してパルス信号Ｐが入力されている。
コンパレータＩＣ３の出力電圧Ｖ３は、ＡＮＤゲートＧ１の一方の入力端子に印加されている。また、コンパレータＩＣ３Ａの出力電圧Ｖ３Ａは、単安定回路３１に入力される。
【００１１】
単安定回路３１は、一定期間ｔ１にわたってＨレベルとなる出力電圧Ｖ３１を、ＡＮＤゲートＧ１の他方の入力端子に印加して、ＡＮＤゲートＧ１を一定期間ｔ１にわたって開放する。
ＡＮＤゲートＧ１の出力電圧は、変換開始指令ＣＳとなって、Ａ／Ｄコンバータ２に入力されている。
図１において、分圧抵抗器Ｒ１、Ｒ２に並設された分圧抵抗器Ｒ１Ａ、Ｒ２Ａと、コンパレータＩＣ３に並設されたコンパレータＩＣ３Ａと、単安定回路３１と、ＡＮＤゲートＧ１とが、従来構成に追加された新規の構成要素である。
【００１２】
次に、図２のタイミングチャートを参照しながら、図１に示したこの発明の実施の形態１による動作について説明する。
中性子束検出器から生成されるパルス信号Ｐは、増幅回路（図示せず）により増幅処理されて、ピークホールド回路１およびコンパレータＩＣ３、ＩＣ３Ａに入力される。
ピークホールド回路１は、パルス信号Ｐのピーク電圧ＶＰを保持して出力し、コンパレータＩＣ３は、パルス信号Ｐの電圧値と、ピーク電圧ＶＰを分圧抵抗器Ｒ１、Ｒ２で分圧した基準電圧ＶＲ１とを比較する。
また、コンパレータＩＣ３Ａは、パルス信号Ｐの電圧値と、ピーク電圧ＶＰを分圧抵抗器Ｒ１Ａ、Ｒ２Ａで分圧した基準電圧ＶＲ２とを比較する。
【００１３】
ここで、パルス信号Ｐの電圧値がピーク値から低下してきて、基準電圧ＶＲ２よりも低い値になると、コンパレータＩＣ３Ａの出力電圧Ｖ３ＡがＨレベルに立上り、同時に、単安定回路３１が動作して、一定期間ｔ１にわたって出力電圧Ｖ３１を出力する。
続いて、パルス信号Ｐの電圧値がさらに低下して、基準電圧ＶＲ１よりも低い値になると、コンパレータＩＣ３の出力電圧Ｖ３がＨレベルに立上る。
このとき、出力電圧Ｖ３Ａの立上りタイミングから一定期間ｔ１が経過する前であれば、ＡＮＤゲートＧ１からＡ／Ｄコンバータ２に対して変換開始指令ＣＳが出力される。
【００１４】
変換開始指令ＣＳに応答して、Ａ／Ｄコンバータ２はピーク電圧ＶＰのＡ／Ｄ変換を開始し、Ａ／Ｄ変換値が設定範囲内であれば、パルス信号Ｐを中性子束パルス信号としてパルス計測を行う。
また、Ａ／Ｄコンバータ２は、変換開始すると同時に、ピーク電圧ＶＰを初期値に戻す（０クリアする）ためのリセット信号ＲＳを生成し、ピークホールド回路１に入力する。
【００１５】
このように、コンパレータＩＣ３Ａの出力電圧Ｖ３Ａ（単安定回路３１の出力電圧Ｖ３１）の立上りエッジから、コンパレータＩＣ３の出力電圧Ｖ３の立上りエッジまでの立上り期間が、一定期間ｔ１以内であれば、変換開始指令ＣＳが出力され、Ａ／Ｄコンバータ２が動作する。
すなわち、パルス信号Ｐが基準電圧ＶＲ２よりも低い値になった時点から一定期間ｔ１の間に、パルス信号Ｐが基準電圧ＶＲ１よりも低い値になると、Ａ／Ｄコンバータ２に対して変換開始指令ＣＳが出力される。
【００１６】
一方、立上り期間が一定期間ｔ１よりも長く、パルス信号Ｐが基準電圧ＶＲ２よりも低い値になった時点から一定期間ｔ１よりも長い期間が経過した後に、パルス信号Ｐが基準電圧ＶＲ１よりも低い値になった場合には、Ａ／Ｄコンバータ２に対する変換開始指令ＣＳは出力されない。
このように、単安定回路３１により規定される一定期間ｔ１の間にコンパレータＩＣ３が出力電圧Ｖ３を生成しなければ、Ａ／Ｄコンバータ２の変換開始指令ＣＳが出力されないので、計測目的となる中性子束検出器からのパルス信号Ｐ以外の要因で発生し得る誤計数や誤作動を防止することができ、信頼性の高いシステムを実現することができる。
【００１７】
実施の形態２．
なお、上記実施の形態１では、立上り期間が一定期間ｔ１以内の場合に変換開始指令ＣＳを生成し、立上り期間が一定期間ｔ１よりも長い場合に変換開始指令ＣＳの生成を禁止するために、単安定回路３１の出力電圧Ｖ３１をＡＮＤゲートＧ１に印加したが、逆に、立上り期間が一定期間ｔ１よりも短い場合に変換開始指令ＣＳの生成を禁止するために、反転入力端子を有するＡＮＤゲートに単安定回路３１の出力電圧Ｖ３１を印加してもよい。
【００１８】
図３は別のＡＮＤゲートＧ２の反転入力端子に単安定回路３１の出力電圧Ｖ３１を印加したこの発明の実施の形態２を示す回路構成図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
また、図４はこの発明の実施の形態２による動作を示すタイミングチャートであり、前述（図２参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
【００１９】
図３において、変換開始指令ＣＳを生成するためのロジックＩＣは、反転入力端子を有するＡＮＤゲートＧ２に変更されている。
この場合、ＡＮＤゲートＧ２の反転入力端子には、単安定回路３１の出力電圧Ｖ３１が印加されおり、ＡＮＤゲートＧ２は、出力電圧Ｖ３１が印加されている一定期間ｔ１にわたって閉成状態となる。
【００２０】
したがって、図４に示すように、立上り期間が一定期間ｔ１以上の場合には、コンパレータＩＣ３の出力電圧Ｖ３により変換開始指令ＣＳが生成され、立上り期間が一定期間ｔ１よりも短い場合には、ＡＮＤゲートＧ２がマスクされるため、変換開始指令ＣＳは生成されない。
【００２１】
このように、一定期間ｔ１の経過後にコンパレータＩＣ３の出力電圧Ｖ３が生成されなければ、Ａ／Ｄコンバータ２に対する変換開始指令ＣＳが出力されないので、計測目的となる中性子束検出器からのパルス信号Ｐ以外の要因で発生し得る誤計数や誤作動を防止することができ、信頼性の高いシステムを実現することができる。
【００２２】
実施の形態３．
なお、上記実施の形態１、２では、各コンパレータＩＣ３Ａ、ＩＣ３の立上り期間が一定期間ｔ１よりも長いかまたは短い場合に変換開始指令ＣＳが出力されないようにしたが、一定期間ｔ１よりも長い一定期間ｔ２で動作する別の単安定回路を追加するとともに、反転入力端子を含む３入力端子のＡＮＤゲートを用いることにより、立上り期間が一定期間ｔ１〜ｔ２の範囲内を示す場合のみに変換開始指令ＣＳを出力するように構成してもよい。
【００２３】
図５は立上り期間が一定範囲内を示す場合に変換開始指令ＣＳを出力するようにしたこの発明の実施の形態３を示す回路構成図であり、前述（図１、図２参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図５において、単安定回路３１には、別の単安定回路３２が接続されており、別の単安定回路３２は、単安定回路３１の出力電圧Ｖ３１に応答して、一定期間ｔ１よりも長い一定期間ｔ２にわたってＨレベルとなる出力電圧Ｖ３２を生成するようになっている。
また、３つの入力端子を有するＡＮＤゲートＧ３は、出力電圧Ｖ３２を非反転入力としている。
【００２４】
図５のように、２つの単安定回路３１、３２と３入力端子のＡＮＤゲートＧ３を用いることにより、前述の実施の形態１、２を組み合わせた構成となり、立上り時間が一定期間ｔ１以上で且つ一定期間ｔ２以内の規定範囲内（ｔ１≦立上り期間≦ｔ２）を示す場合のみに変換開始指令ＣＳを生成し、立上り時間が規定範囲から逸脱（立上り期間＜ｔ１、または、立上り期間＞ｔ２）した場合には、変換開始指令ＣＳの生成は禁止される。
したがって、コンパレータＩＣ３Ａの出力電圧Ｖ３Ａが生成されてから、規定範囲内にコンパレータＩＣ３の出力電圧Ｖ３が生成されなければ、Ａ／Ｄコンバータ２対する変換開始指令ＣＳが生成されることはなく、計測目的となる中性子束検出器からのパルス信号Ｐ以外の要因による誤計数や誤作動を防止することができ、信頼性の高いシステムを実現することができる。
【００２５】
実施の形態４．
なお、上記実施の形態１〜３では、規定期間（ｔ１、ｔ２）を設定するために単安定回路（３１、３２）を用いたが、他の単安定手段（カウンタまたは水晶発信器を用いたタイマー）を用いてもよい。この場合、単安定手段の回路構成を、さらに簡略化することができる。
【００２６】
【発明の効果】
以上のように、この発明によれば、中性子束検出器から生成されたパルス信号とパルス信号のピーク電圧との比較に基づくタイミングで、ピーク電圧をＡ／Ｄ変換してパルス信号を検知するためのＡ／Ｄコンバータを用いた中性子計測システムにおいて、ピーク電圧を生成するピークホールド回路と、ピーク電圧に基づいて第１の基準電圧および第１の基準電圧よりも高い第２の基準電圧を生成する分圧回路と、電圧値が第１の基準電圧以下になったときに第１の出力電圧を生成する第１のコンパレータと、電圧値が第２の基準電圧以下になったときに第２の出力電圧を生成する第２のコンパレータと、第２の出力電圧に応答して一定期間にわたって第３の出力電圧を生成する単安定手段と、第１および第３の出力電圧の論理積をとって変換開始指令を生成するロジックＩＣとを備え、中性子束検出器から発生したパルス信号の立下り時間を監視するようにしたので、計測目的のパルス信号以外の要因で発生し得る誤計数および誤作動を防止して、信頼性を向上させた中性子束計測システムが得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示す回路構成図である。
【図２】この発明の実施の形態１による変換開始指令の生成動作を示すタイミングチャートである。
【図３】この発明の実施の形態２を示す回路構成図である。
【図４】この発明の実施の形態２による変換開始指令の生成動作を示すタイミングチャートである。
【図５】この発明の実施の形態３を示す回路構成図である。
【符号の説明】
１  ピークホールド回路、２  Ａ／Ｄコンバータ、３１  単安定回路、３２  第２の単安定手段、ＣＳ  変換開始指令、Ｇ１〜Ｇ３  ＡＮＤゲート（ロジックＩＣ）、ＩＣ３  第１のコンパレータ、ＩＣ３Ａ  第２のコンパレータ、Ｐ  パルス信号、Ｒ１、Ｒ２、Ｒ１Ａ、Ｒ２Ａ  分圧抵抗器、ＶＰ  ピーク電圧、ＶＲ１  第１の基準電圧、ＶＲ２  第２の基準電圧、Ｖ３  第１の出力電圧、Ｖ３Ａ第２の出力電圧、Ｖ３１  第３の出力電圧、Ｖ３２  第４の出力電圧、ｔ１  一定期間。
【図１】
2004294402.tif 000003
【図２】
2004294402.tif 000004
【図３】
2004294402.tif 000005
【図４】
2004294402.tif 000006
【図５】
2004294402.tif 000007