(57)【要約】【課題】接地インダクタンスを増大させることなく、静電容量の大きいキャパシタが得られるマイクロ波回路を提供すること。【解決手段】電気信号が伝送する伝送線路１１、１２と、上部電極１３ａおよび下部電極１３ｂ間に絶縁膜１３ｃを挟んで構成され、伝送線路１１、１２に並列に接続されたＭＩＭキャパシタ１３と、伝送線路１１、１２の延長方向から逸れた側方に設けられ、上部電極１３ａまたは下部電極１３ｂを接地するＶＩＡホール１６とを具備したマイクロ波回路において、ＶＩＡホール１６に近い側に位置する伝送線路１１、１２の端縁ｂ１、ｂ２が形成する直線Ｂに対して、上部電極１３ａおよび下部電極１３ｂの少なくとも１つが直線Ｂの一方の側に設けられ、ＶＩＡホール１６が直線Ｂの他方の側に設けられている。【選択図】　図１
2004112466.tif 000002
【特許請求の範囲】
【請求項１】
電気信号が伝送する伝送線路と、上部電極および下部電極間に絶縁膜を挟んで構成され、前記伝送線路に並列に接続されたキャパシタと、前記伝送線路から所定距離の位置に設けられ、前記上部電極または前記下部電極を接地するＶＩＡホールとを具備したマイクロ波回路において、前記ＶＩＡホールに近い側の前記伝送線路の端縁が形成する直線に対して、前記上部電極および前記下部電極の少なくとも１つが前記ＶＩＡホールの反対側に設けられていることを特徴とするマイクロ波回路。
【請求項２】
伝送線路とキャパシタの上部電極がエアブリッジによって接続され、前記キャパシタの下部電極がＶＩＡホールを介して接地されている請求項１記載のマイクロ波回路。
【請求項３】
伝送線路とキャパシタの下部電極が接続され、前記キャパシタの上部電極がエアブリッジを介してＶＩＡホールに接続され、かつ接地されている請求項１記載のマイクロ波回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波信号の伝送線路にキャパシタを並列に接続した構成をもつマイクロ波回路に関する。
【０００２】
【従来の技術】
モノリシックマイクロ波集積回路等のマイクロ波回路は、マイクロストリップ線路などの分布定数素子、および、抵抗やキャパシタ、インダクタなどの集中定数素子を半導体基板上に設けて構成されている。そして、マイクロ波回路で形成した増幅回路などでは、伝送線路にキャパシタを並列に接続した構成の整合回路が形成される。
【０００３】
ここで、従来のマイクロ波回路について、整合回路を例にとり図４を参照して説明する。
【０００４】
入力側に位置する第１伝送線路４１および出力側に位置する第２伝送線路４２間にＭＩＭキャパシタ４３が並列に接続されている。ＭＩＭキャパシタ４３は上部電極４３ａおよび下部電極４３ｂ、これら２つの電極４３ａ、４３ｂ間に挟まれた絶縁膜４３ｃなどから構成されている。ＭＩＭキャパシタ４３を構成する上部電極４３ａおよび下部電極４３ｂは、第１伝送線路４１および第２伝送線路４２が伸びるその延長線上の両側たとえば図示上下に、ほぼ同じ面積ずつはみ出した形に形成されている。
【０００５】
上部電極４３ａの一端たとえば図示左側のほぼ中央が第１伝送線路４１とエアブリッジ４４ａで接続され、上部電極４３ａの他端たとえば図示右側のほぼ中央が第２伝送線路４２とエアブリッジ４４ｂで接続されている。下部電極４３ｂはＶＩＡ（ビア）パッド電極４５に接続され、ＶＩＡパッド電極４５はＶＩＡホール４６を介して接地されている。
【０００６】
ここで、上記したマイクロ波回路の等価回路を図５に示す。図５は図４に対応する部分に同じ符号を付し重複する説明を一部省略する。
【０００７】
ＩＮは入力側端子、ＯＵＴは出力側端子を示し、符号５１はＭＩＭキャパシタ４３の等価インダクタンス（Ｌ１）、符号５２はＭＩＭキャパシタ４３の等価キャパシタンス（Ｃ１）、符号５３はＶＩＡホール４５のインダクタンス（Ｌ２）である。
【０００８】
【発明が解決しようとする課題】
マイクロ波回路を構成するＭＩＭキャパシタ４３の静電容量は、上部電極４３ａと下部電極４３ｂとの間隔、および絶縁膜４３ｃの誘電率、上部電極４３ａと下部電極４３ｂとの対向面積で決定する。この中で、設計の自由度は、上部電極４３ａと下部電極４３ｂの対向面積が一番大きい。そのため、大きな値の静電容量を得たい場合は、通常、上部電極４３ａと下部電極４３ｂの対向面積が大きくされる。しかし、対向面積を大きくする方法は、使用周波数が高くなると電極面積による影響が問題になる。
【０００９】
たとえば、ＭＩＭキャパシタの等価回路は、図５に示すように、等価インダクタンスＬ１とキャパシタンスＣ１の直列回路で示され、等価インダクタンスＬ１と等価キャパシタンスＣ１の値で決まる直列共振周波数が存在する。
【００１０】
ＭＩＭキャパシタは、直列共振周波数よりも高い周波数領域ではインダクタンスとして動作し、直列共振周波数よりも低い周波数領域ではキャパシタとして動作する。直列共振周波数に近い領域は、周波数分散が増加し、周波数によって静電容量が変化するため、その利用が困難になっている。したがって、ＭＩＭキャパシタを形成する場合は、通常、動作周波数に対して直列共振周波数が十分に高くなるように設計される。
【００１１】
しかし、直列共振周波数を高くするために静電容量の値を大きくすると、ＭＩＭキャパシタの電極面積が大きくなり、ＭＩＭキャパシタが伝送線路の両側に大きくはみ出す形になる。ＶＩＡホールはＭＩＭキャパシタを避けた位置に設けられるため、伝送線路から接地までの距離が長くなる。この場合、等価インダクタンスが増加し、直列共振周波数が低くなるため、大きな値をもつ静電容量の実現が難しくなる。
【００１２】
直列共振周波数の低下を抑えるために、伝送線路の直下にＶＩＡホールを設け、このＶＩＡホールを利用してＭＩＭキャパシタを接地する方法がある。この方法によれば、接地までの距離が短くなり、接地インダクタンスを小さくできる。しかし、ＶＩＡホールの穴の部分は応力が発生しやすいため、ＶＩＡホールの直上にＭＩＭキャパシタを設けると、ＭＩＭキャパシタの絶縁膜が破壊される場合があり、歩留が低下する。
【００１３】
本発明は、上記した欠点を解決し、接地インダクタンスを増大させることなく、静電容量の大きいキャパシタが得られるマイクロ波回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、電気信号が伝送する伝送線路と、上部電極および下部電極間に絶縁膜を挟んで構成され、前記伝送線路に並列に接続されたキャパシタと、前記伝送線路から所定距離の位置に設けられ、前記上部電極または前記下部電極を接地するＶＩＡホールとを具備したマイクロ波回路において、前記ＶＩＡホールに近い側の前記伝送線路の端縁が形成する直線に対して、前記上部電極および前記下部電極の少なくとも１つが前記ＶＩＡホールの反対側に設けられていることを特徴とする。
【００１５】
【発明の実施の形態】
本発明の実施形態について図１を参照して説明する。
【００１６】
入力側に位置する第１伝送線路１１および出力側に位置する第２伝送線路１２が基板（図示せず）上に設けられている。第１伝送線路１１および第２伝送線路１２は、マイクロストリップ線路などで形成され、各伝送線路１１、１２の線路導体部分はたとえば同じ延長線上に位置している。たとえば第１伝送線路１１および第２伝送線路１２は、信号の伝送方向に平行する図示上側の端縁ａ１、ａ２および図示下側の端縁ｂ１、ｂ２が同じ直線Ａ、Ｂ上に位置している。
【００１７】
そして、第１伝送線路１１と第２伝送線路１２との間にＭＩＭキャパシタ１３が並列に接続されている。ＭＩＭキャパシタ１３は図の手前側に位置する上部電極１３ａおよび図の奥側に位置する下部電極１３ｂ、両電極１３ａ、１３ｂ間に挟まれた絶縁膜１３ｃなどから構成されている。
【００１８】
上部電極１３ａおよび下部電極１３ｂはたとえばそのほとんどの領域が対向し、上部電極１３ａおよび下部電極１３ｂの両方またはその少なくとも一方が、第１および第２の伝送線路１１、１２の図示下側の端縁ｂすなわち直線Ｂを越えないその一方の側に設けられている。図の場合は、上部電極１３ａおよび下部電極１３ｂの一方たとえば上部電極１３ａが、直線Ｌ２の一方の側すなわち図示上方に位置し、下部電極１３ｂはその一部が直線Ｌ２から他方の側にはみ出している。
【００１９】
なお、第１伝送線路１１と上部電極１３ａ、および、上部電極１３ａと第２伝送線路１２は、それぞれ基板上の高さが相違するため、相互間はエアブリッジ１４ａ、１４ｂで接続されている。
【００２０】
そして、ＭＩＭキャパシタ１３はたとえばその下部電極１３ｂがＶＩＡパッド電極１５に接続され、ＶＩＡパッド電極１５はＶＩＡホール１６を介して基板裏面の接地導体などに接続し接地されている。ＶＩＡホール１６は、第１伝送線路１１および第２伝送線路１２の延長方向から逸れた所定距離の位置に設けられ、直線Ｌ２に対して上部電極１３ａと反対側に設けられている。
【００２１】
ここで、上記したマイクロ波回路の等価回路を図２に示す。図２は図１に対応する部分には同じ符号を付し重複する説明を一部省略する。
【００２２】
ＩＮは入力側端子、ＯＵＴは出力側端子を示し、符号２１は、ＭＩＭキャパシタ１３の各伝送線路１１、１２の中心よりも図示上方部分の等価キャパシタンス（Ｃ１）、符号２２はＭＩＭキャパシタ１３の等価インダクタンス（Ｌ１）、符号２３はＭＩＭキャパシタ１３の各伝送線路１１、１２の中心よりも図示下方部分の等価キャパシタンス（Ｃ２）、符号２４はＶＩＡホール１６のインダクタンス（Ｌ２）である。
【００２３】
上記した構成によれば、ＭＩＭキャパシタ１３を構成する上部電極１３および下部電極１３ｂの少なくとも一方、たとえば上部電極１３が伝送線路１１、１２のＶＩＡホール１６に近い側の端縁ｂすなわち直線Ｂの一方の側に設けられ、ＶＩＡホール１６が直線Ｂの他方の側に設けられている。
【００２４】
したがって、大きな値の静電容量をもつＭＩＭキャパシタ１３を得たい場合、上部電極１３および下部電極１３ｂを図示の上方部分に拡大すればＭＩＭキャパシタの電極面積が大きくなり、大きな値の静電容量が実現される。このとき、ＶＩＡホール１６の位置は変化せず、接地までの距離が長くなるようなことがない。したがって、接地インダクタンスを増大させることなく、大きな静電容量をもつキャパシタが実現される。
【００２５】
次に、本発明の他の実施形態について図３を参照して説明する。図３は図１に対応する部分に同じ符号を付し重複する説明を一部省略する。
【００２６】
この実施形態では、第１伝送線路１１および第２伝送線路１２がそれぞれ下部電極１３ｂ上に接続されている。この場合、上部電極１３ａおよびＶＩＡパッド電極１５は基板上の高さが相違するため、上部電極１３ａとＶＩＡパッド電極１５間はエアブリッジ１４ｃで接続されている。
【００２７】
この場合も、たとえば上部電極１３が、伝送線路１１、１２のＶＩＡホール１６に近い側の端縁ｂに対してその一方の側に設けられ、ＶＩＡホール１６の反対側に設けられている。したがって、ＶＩＡホール１６の位置をそのままにして、キャパシタの電極面積を大きくすることができ、接地インダクタンスを増大させることなく、大きな静電容量のキャパシタが得られる。
【００２８】
なお、上記の各実施形態においては、ＶＩＡホールを形成する場合、伝送線路からＶＩＡホールまでの距離は、基板の厚さやＶＩＡパッドなどのパターン寸法ルールで決定される最小寸法に設定することが望ましい。
【００２９】
上記の各実施形態では、２つの伝送線路を構成する線路導体の幅が同じで、各伝送線路の端縁が共通の直線上に位置する場合で説明している。しかし、この発明は、２つの伝送線路を構成する線路導体部分の幅が相違し、あるいは、線路導体部分の延長方向がずれている場合にも適用できる。この場合は、ＶＩＡホールに近い側の伝送線路の端縁が形成する直線を基準にして、ＭＩＭキャパシタがその直線の一方の側に設けられ、ＶＩＡホールがその直線の他方の側に設けられる。
【００３０】
また、上記の各実施形態では、上部電極だけが基準位置となる端縁の一方の側に位置しているが、上部電極および下部電極の両方が基準位置の端縁に対してその一方の側に位置するようにしてもよい。
【００３１】
上記した構成によれば、上部電極および下部電極の寸法を、ＶＩＡホールと反対側に拡大することにより、接地インダクタンスを増大させることなく大きな静電容量のＭＩＭキャパシタを有するマイクロ波回路が得られる。
【００３２】
【発明の効果】
本発明によれば、接地インダクタンスを増大させることなく、キャパシタの静電容量を大きくできるマイクロ波回路を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための概略の配置図である。
【図２】本発明の実施形態を説明するための等価回路である。
【図３】本発明の他の実施形態を説明するための概略の配置図である。
【図４】従来例を説明するための概略の配置図である。
【図５】従来例を説明するための等価回路である。
【符号の説明】
１１…第１伝送線路
１２…第２伝送線路
１３…ＭＩＭキャパシタ
１３ａ…上部電極
１３ｂ…下部電極
１３ｃ…絶縁膜
１４ａ、１４ｂ…エアブリッジ
１５…ＶＩＡパッド電極
１６…ＶＩＡホール
ａ１、ｂ１…第１伝送線路の端縁
ａ２、ｂ２…第２伝送線路の端縁
Ａ、Ｂ…伝送線路の端縁が形成する直線
【図１】
2004112466.tif 000003
【図２】
2004112466.tif 000004
【図３】
2004112466.tif 000005
【図４】
2004112466.tif 000006
【図５】
2004112466.tif 000007