(57)【要約】【課題】ＦＥＴのゲート電極とドレイン電極あるいはゲート電極とソース電極間の直流電流電圧特性が測定可能であり、したがって所望の高周波特性が得られない原因が、使用しているＦＥＴにあるか否かを判定可能なマイクロ波スイッチ回路を提供すること。【解決手段】高周波においてスイッチング作用を有する電界効果トランジスタと、この電界効果トランジスタのドレイン電極とソース電極の間に直列に接続された伝送線路及びキャパシタを有し、前記伝送線路のインダクタンスの値をＬ、前記キャパシタの容量値をＣ、使用する高周波の中心角周波数をωとしたとき、Ｃ＝１／ω２Ｌなる関係を有して成る。【選択図】  図１
2004289228.tif 000002
【特許請求の範囲】
【請求項１】
高周波においてスイッチング作用を有する電界効果トランジスタと、
この電界効果トランジスタのドレイン電極とソース電極の間に直列に接続された伝送線路及びキャパシタを有し、前記伝送線路のインダクタンスの値をＬ、前記キャパシタの容量値をＣ、使用する高周波の中心角周波数をωとしたとき、
Ｃ＝１／ω２Ｌ
なる関係を有して成ることを特徴とする１入力１出力のマイクロ波スイッチ回路。
【請求項２】
前記伝送線路は、インダクタンスの値がほぼ等しい２つの伝送線路から成り、これらの伝送線路の間に前記キャパシタが接続されて成ることを特徴とする請求項１記載のマイクロ波スイッチ回路。
【請求項３】
前記キャパシタは、基板上にＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）により構成されて成ることを特徴とする請求項１又は２記載のマイクロ波スイッチ回路。
【請求項４】
前記キャパシタは、基板上に前記２つの伝送線路の間でスリットにより形成されて成ることを特徴とする請求項２記載のマイクロ波スイッチ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング作用を有する電界効果トランジスタ（ＦＥＴ）を用いたマイクロ波スイッチ回路に関する。
【０００２】
【従来の技術】
従来、図２に示すように、ドレイン電極とソース電極の間に、伝送線路が接続された一入力一出力のマイクロ波のスイッチ回路２０が知られている。
【０００３】
このスイッチ回路２０は、ＦＥＴ２１のドレイン電極Ｄと、ソース電極Ｓ間に、インダクタを構成する高インピーダンスの伝送線路２２を接続する。ＦＥＴ２１をオフ状態としたときには、このＦＥＴ２１は等価的にドレイン電極とソース電極の間の容量で表わすことができる。このとき、ＦＥＴ２１のオフ時の容量と、上記伝送線路２２が形成するインダクタンスにより並列共振する。したがって、入力端子２３から入力された入力信号は遮断され、出力端子に信号が表われず、このスイッチ回路は非導通状態になる。一方、ＦＥＴ２１をオン状態にしたときには、このＦＥＴ２１は等価的にドレイン電極とソース電極間の抵抗で表わすことができ、スイッチ回路２０は導通状態になる。
【０００４】
ところでこのようなスイッチ回路を製造して過程で、所望の高周波特性が得られなかったとき、その原因がＦＥＴに起因するのかその他の回路に因るものなのか知るため、あるいはその他の場合に、ＦＥＴ２１電極間の直流特性を測定する必要がしばしばある。
【０００５】
このような場合、伝送線路２２があるので電極間の直流測定が困難であった。すなわち、ドレイン電極Ｄとソース電極Ｓは伝送線路２２に接続されており、しかもこれらの電極は接地されている。したがって、ドレイン電極Ｄとソース電極Ｓ間は短絡されていることになり、ＦＥＴ２１のゲート電極とドレイン電極間あるいはゲート電極とソース電極間の直流特性を測定することができなかった。
【０００６】
なお、ＦＥＴにインダクタとＭＩＭキャパシタを並列に接続する半導体装置が知られている（特許文献１参照）が、これはＦＥＴのオフ容量のばらつきに伴う共振周波数のばらつきを減少させるたものであり、本発明のように電極間の直流特性を得るためのものでなく、構成も異なる。
【０００７】
【特許文献１】
・特開２００１−７６０４号公報
【０００８】
【発明が解決しようとする課題】
上述のように、従来の１入力１出力のマイクロ波スイッチ回路では、ＦＥＴ電極間の直流特性を測定することができず、所望の特性を得られない原因がＦＥＴにあるのかそれ以外の回路にあるのか特定できないという問題点があった。したがって、この発明は上記問題点を解決し、ＦＥＴのゲート電極とドレイン電極あるいはゲート電極とソース電極間の直流電流電圧特性が測定可能でありしたがって、所望の特性が得られない原因が、使用しているＦＥＴにあるか否かを判定可能なマイクロ波スイッチ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、高周波においてスイッチング作用を有する電界効果トランジスタと、この電界効果トランジスタのドレイン電極とソース電極の間に直列に接続された伝送線路及びキャパシタを有し、前記伝送線路のインダクタンスの値をＬ、前記キャパシタの容量値をＣ、使用する高周波の中心角周波数をωとしたとき、Ｃ＝１／ω２Ｌなる関係を有して成ることを特徴とする１入力１出力のマイクロ波スイッチ回路を提供する。
【００１０】
好ましくは、前記伝送線路は、インダクタンスの値がほぼ等しい２つの伝送線路から成り、これらの伝送線路の間に前記キャパシタが接続されて成る。
【００１１】
また好ましくは、前記キャパシタは、基板上にＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）により構成されて成る。
【００１２】
また好ましくは前記キャパシタは、基板上に前記２つの伝送線路の間でスリットにより形成されて成る。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。図１に、本発明の一実施形態のマイクロ波スイッチ回路の回路構成例を示す。この図において、マイクロ波スイッチ回路１０は、高周波においてスイッチング作用を有しドレイン電極Ｄとゲート電極Ｇとソース電極Ｓを有する電界効果トランジスタ（ＦＥＴ）１１と、このＦＥＴ１１のドレイン電極Ｄに一端を接続された第１の伝送線路１３と、この第１の伝送線路１３の他端にその一端を接続されたキャパシタ１４と、このキャパシタ１４の他端にその一端を接続されＦＥＴ１１のソース電極に他端を接続された第２の伝送線路１５とから成る。ドレイン電極Ｄとソース電極Ｓは接地されている。
【００１４】
第１の伝送線路１３が形成するインダクタンスをＬ１、第２の伝送線路１５が形成するインダクタンスをＬ２（＝Ｌ１）とし、キャパシタ１４の形成する容量をＣとし、ωを設計の中心角周波数とすると、これらの間に次式が成り立つような値のものを用いる。
【００１５】
Ｃ＝１／ω２（Ｌ１＋Ｌ２）                （１）
このように第１、第２の伝送線路の値、キャパシタの値を選べば、このマイクロ波スイッチ回路を使用する中心周波数において共振を生ずる。
【００１６】
したがって、使用周波数においては、第１の伝送線路１３、キャパシタ１４及び第２の伝送線路１５は、入力端子１７から出力端子１８へのこのスイッチ回路の高周波特性に影響を与えない。
【００１７】
一方、キャパシタ１４により、ＦＥＴ１１のドレイン電極Ｄとソース電極Ｓは直流的に遮断されることになるので、ドレイン電極Ｄとゲート電極Ｇ間及びゲート電極Ｇとソース電極間の直流電圧Ｖｄｇ，Ｖｇｓを各々測定することができ、したがってこれらの直流電流電圧特性を測定することができる。
【００１８】
ところで、上記実施形態では、２つの伝送線路を用いそれらのインダクタンスの値Ｌ１，Ｌ２が同じとした。この場合、ＦＥＴのゲートに対してドレイン電極側とソース電極側は対象になり、マイクロ波スイッチ回路としては望ましい。
【００１９】
しかし本発明において、上記（１）式が満たされるならば、必ずしも２つの伝送線路を用いることなく、インダクタンスの値がＬ（＝Ｌ１＋Ｌ２）となる１つの伝送線路をキャパシタに直列に接続するようにしてもよい。
【００２０】
また、（１）式から明らかなように、キャパシタの容量は角周波数の二乗に反比例する。したがって周波数が比較的低い場合には、キャパシタの容量を大きくしなければならないのに対して、周波数が比較的高い場合には、キャパシタの容量は小さくてよい。
【００２１】
そこで、実際に基板上で上記キャパシタを作成する場合、例えば周波数が数ＧＨｚ程度の比較的が低いときには、容量が大きいキャパシタが必要となるから、大容量のものの製造が容易な、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）キャパシタを基板上に形成することが望ましい。
【００２２】
一方、例えばミリ波帯など４０ＧＨｚ以上と周波数が高いときには、容量が小さいキャパシタを用いることができ、上記実施形態において基板上で第１の伝送線路と第２の伝送線路の間にスリットを設けることによってキャパシタを形成することが可能である。
【００２３】
【発明の効果】
以上述べたように、本発明によれば、ＦＥＴのゲート電極とドレイン電極あるいはゲート電極とソース電極間の直流電流電圧特性が測定可能であり、したがって、所望の高周波特性が得られない原因が、使用しているＦＥＴにあるか否かを判定可能なマイクロ波スイッチ回路を得られる効果がある。
【図面の簡単な説明】
【図１】本発明一実施形態の１入力１出力のマイクロ波スイッチ回路の構成例を示す図。
【図２】従来の１入力１出力のマイクロ波スイッチ回路の一例を示す図。
【符号の説明】
１０・・・マイクロ波スイッチ回路、
１１，２１・・・ＦＥＴ
１３・・・第１の伝送線路、
１４・・・キャパシタ、
１５・・・第２の伝送線路
１７，２３・・・入力端子、
１８，２４・・・出力端子、
Ｖｄｇ・・・ドレイン電極ゲート電極間の直流電圧、
Ｖｇｓ・・・ゲート電極ソース電極間の直流電圧。
【図１】
2004289228.tif 000003
【図２】
2004289228.tif 000004