(57)【要約】【課題】１ページ中の各ラインの長さが種々異なるような場合であっても、その長さに応じた無駄のない受信を高速に行い記録する記録装置の提供にある。【解決手段】受信部１１は、上位装置から１ライン単位に画像データ及びこれに付随する画像クロックを受信する。この際に、データ長検出部１２では、１ラインのデータの最終データを検出するために、画像クロックが１ライン単位にとぎれるポイントを検出し、即座に次の１ラインの要求信号を上位装置へ送出する機能を有する。これにより、無駄のない短い時間で受信することができ、画像データの受信開始から記録出力までの時間が短縮できる効果がある。【選択図】      図１
2004243607.tif 000002
【特許請求の範囲】
【請求項１】
上位装置から画像データを受信する際に１ページの画像データを１ライン単位で上位装置へ要求する記録装置において、
前記上位装置から出力される画像データには当該記録装置の受信タイミングを示す画像クロックが付随するものとし、
前記画像データ及び画像クロックを受信する受信部と、前記１ラインの画像クロックの終端を検出するデータ長検出部と、受信した１ライン単位の画像データを順次記憶するページメモリと、当該ページメモリから読み出した画像データを記録する記録部とを備え、
前記データ長検出部による画像データの終端を検出すると前記上位装置に次ラインの画像データを送出するように要求する要求信号を出力することを特徴とする記録装置。
【請求項２】
前記データ長検出回路は、前記画像クロックの変化が所定期間なかった場合に画像クロックの終端として検出することを特徴とする請求項１記載の記録装置。
【請求項３】
前記データ長検出回路をカウンタで構成し、画像クロックの論理値がロー又はハイの何れか一方のレベルのときにカウント動作を有効とし、外部からのクロックにより計数し計数値が予め定めた値を超えた時に前記要求信号を出力することを特徴とする請求項２記載の記録装置。
【請求項４】
前記データ長検出回路を、画像クロックの論理値がロー又はハイの何れか一方のレベルの期間において所定のクロック値により計数するカウンタと、カウンタ値をデコードし所定値以上の時に１ライン中に１回のみ要求信号を出力するデコーダにより構成することを特徴とする請求項２記載の記録装置。
【請求項５】
上位装置から画像データを受信する際に１ページの画像データを１ライン単位で上位装置へ要求する記録装置の画像データの受信方法において、
前記上位装置から出力される画像データには前記記録装置の受信タイミングを示す画像クロックが付随するものとし、
前記画像クロックの終端を検出すると、次ラインの画像データの出力を要求する要求信号を出力することを特徴とする記録装置の画像データの受信方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は記録装置に関し、特にデータ受信の高速化技術に関する。
【０００２】
【従来の技術】
記録装置に関する受信の高速化を目的とするものとして、特開平２−３１２４３９号公報が知られている。この技術は、１ページ分の画情報を送信することに受信側との間で所定の確認手順を行わせるための制御情報源として、読取部における現行ページの終端検出を行わせる一方で、未送信原稿が存在しているときに終端検出の出力を無効にさせることによって、複数枚の原稿が１枚の原稿として検出され、この検出に基づいて画情報送信のための通信手順が実行されて、原稿の合間に行われるＭＰＳとＣＦＲのやり取りに要する時間を短縮するものである。なお、ＭＰＳとは受信側との間で次ページがあることを通知するための信号であり、ＣＦＲとは１ページ分の画情報を受信したことを確認するための信号を意味する。
【０００３】
また、データの受信を１ページ中の１ライン単位で受信確認を行うような記録装置も現存し、新聞社向けの高速記録装置などが例として挙げられる。このような記録装置では、１ライン単位でデータを受信すると、送信元の上位装置に対して、次データの送信を促す要求信号を出力し、記録装置では次ラインデータの受信に備えるよう動作する。
【０００４】
【特許文献１】
特開平２−３１２４３９号公報
【０００５】
【発明が解決しようとする課題】
上述の１ライン単位でのデータ受信動作を前記公報に記載される技術を採用することも高速化の１手段として考えることもできるが、新聞社向けの記録装置が扱うデータにはページ中に１ラインのデータが短いものもあれば長いものも存在し、記録装置を十分に高速化することができない。すなわち、このような記録装置では、長いデータに受信間隔を合わせて動作させているため、１ラインが短いデータの場合であっても、次ラインのデータを長いデータの受信間隔で上位装置から取得することになる。
【０００６】
そこで、本発明の目的は、１ページ中の各ラインの長さが種々異なるような場合であっても、その長さに応じた無駄のない受信を高速に行い記録する記録装置の提供にある。
【０００７】
【課題を解決するための手段】
請求項１記載の発明によれば、上位装置から画像データを受信する際に１ページの画像データを１ライン単位で上位装置へ要求する記録装置において、前記上位装置から出力される画像データには当該記録装置の受信タイミングを示す画像クロックが付随するものとし、前記画像データ及び画像クロックを受信する受信部と、前記１ラインの画像クロックの終端を検出するデータ長検出部と、受信した１ライン単位の画像データを順次記憶するページメモリと、当該ページメモリから読み出した画像データを記録する記録部とを備え、前記データ長検出部による画像データの終端を検出すると前記上位装置に次ラインの画像データを送出するように要求する要求信号を出力することを特徴とする記録装置を得ることができる。
【０００８】
請求項２記載の発明によれば、前記データ長検出回路は、前記画像クロックの変化が所定期間なかった場合に画像クロックの終端として検出することを特徴とする請求項１記載の記録装置を得ることができる。
【０００９】
請求項３記載の発明によれば、前記データ長検出回路をカウンタで構成し、画像クロックの論理値がロー又はハイの何れか一方のレベルのときにカウント動作を有効とし、外部からのクロックにより計数し計数値が予め定めた値を超えた時に前記要求信号を出力することを特徴とする請求項２記載の記録装置を得ることができる。
【００１０】
請求項４記載の発明によれば、前記データ長検出回路を、画像クロックの論理値がロー又はハイの何れか一方のレベルの期間において所定のクロック値により計数するカウンタと、カウンタ値をデコードし所定値以上の時に１ライン中に１回のみ要求信号を出力するデコーダにより構成することを特徴とする請求項２記載の記録装置を得ることができる。
【００１１】
請求項５記載の発明によれば、上位装置から画像データを受信する際に１ページの画像データを１ライン単位で上位装置へ要求する記録装置の画像データの受信方法において、前記上位装置から出力される画像データには前記記録装置の受信タイミングを示す画像クロックが付随するものとし、前記画像クロックの終端を検出すると、次ラインの画像データの出力を要求する要求信号を出力することを特徴とする記録装置の画像データの受信方法を得ることができる。
【００１２】
【発明の実施の形態】
以下、図面を参照して、この発明の好適な実施の形態を例示的に説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、論理、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１３】
図１に本発明の実施の形態を適用した記録装置を示す。この記録装置は、上位装置から送信される画像データ１０１及び画像クロック１０２を受信する受信部１１と、画像クロック１０２の状態を検出することで１ラインのデータ長を測り、そのラインの終端を検出するデータ長検出部１２と、データ長検出部１２を経由して送られてくる画像データ１０１を画像クロック１０２のタイミングに同期して順次格納するページメモリ１３と、画像データの受信が全て終了した後に前記ページメモリ１３から読み出された画像データを受信し記録クロックに同期して記録媒体（紙等）に記録する記録部１４と、各部の全体を制御するＣＰＵ１５とから構成される。
【００１４】
次に、図２を用いて本実施形態の動作の概略について、１ラインが「０」〜「Ｎ」で構成されるデータを受信する場合を例に説明する。当該画像データ「０」〜「Ｎ」には受信のタイミングを示す画像クロックが付随して伝送されており、受信部１１にて受信した後、データ長検出部１２にて画像クロックの有無が検出される。そして、画像クロックの論理レベルが所定時間変化しないことを検出することで１ラインのデータ終端を検出し、上位装置に対して要求信号（ハイレベル）を出力する。
【００１５】
次に、データ長検出部１２の具体的構成例について図３を用いて説明する。画像クロック３０１の論理値「Ｌ」をクリアパルスとし論理値「Ｈ」の区間において発振器３６から出力されるクロックを計数するカウンタ３１と、カウンタ３１のカウント値を入力とするＮＯＲ回路３２と、ＮＯＲ回路３２の出力が論理値「Ｌ」をカウント値のクリアパルスとし論理値「Ｈ」の区間において発振器３６から出力されるクロックを計数し、フリップフロップ（ＦＦ）３５の出力をリセット入力とし予め設定されたカウント（フルカウント）を超えた場合に所定の論理値を出力するカウンタ３３と、カウンタ３３の出力を保持し前記所定の論理値を要求信号３０２として出力するＦＦ３４と、信号３０２の反転信号をクロックとし所定のバイアス電圧を出力保持し、ＮＯＲ回路３２の反転入力をリセット入力とするＦＦ３５とから構成される。
【００１６】
次に、図４のタイムチャートを用いてデータ長検出部１２の動作について説明する。カウンタ３１は、画像クロックの論理値が「Ｌ」から「Ｈ」に変化すると発振器３６から出力されるクロックのカウントを開始し（タイミングａ１）、カウント値３まで計数する。次に画像クロックの論理値が「Ｈ」から「Ｌ」に変化すると、カウント値はクリアされる（タイミングａ２）。画像クロックの論理値が再度「Ｌ」から「Ｈ」に立ち上がると、カウンタ３１は計数を開始する（タイミングａ３）。論理値が「Ｌ」が変化すると、カウント値はクリアされ、以降の画像クロックには論理値変化がないのでカウント値は暫くの間「０」を出力する。
【００１７】
ＮＯＲ回路３２は、カウンタ３１の出力を入力としカウント値が０以外のときに論理値「Ｌ」を出力し、カウント値が０のときに論理値「Ｈ」を出力する。このＮＯＲ回路３２の論理値はカウンタ３３のクリアパルス端子に出力される。
【００１８】
カウンタ３３は、ＮＯＲ回路３２の論理値が「Ｈ」のときに発振器３６から出力されるクロックを計数し、ＮＯＲ回路３２の論理値が「Ｌ」のときにカウント値をクリアする。従って、カウンタ３３は、タイミングａ１から１クロック遅れてカウント値を「０」にクリアする（タイミングｂ１）。そしてタイミングａ２にＮＯＲ回路３２の論理値が「Ｈ」に変化し、カウントを再開する（タイミングｂ２）。同様に、タイミングａ３でＮＯＲ回路３２の論理値が「Ｌ」に変化するので、カウント値を「０」にクリアする（タイミングｂ３）。そしてタイミングａ３にＮＯＲ回路３２の論理値が「Ｈ」に変化すると、カウントを再開する。この後、暫く論理値の変化はないのでカウントを継続して行い予め定められたフルカウント値「Ｆｈ」までカウントが進むと次のカウントで桁上がりの信号をＦＦ３４に出力する。
【００１９】
ＦＦ３４は、カウンタ３３が出力した桁上がり信号を上位装置への要求信号として出力するとともに、ＦＦ３５のクロック入力端子に出力する。
【００２０】
ＦＦ３５は、ＦＦ３４から出力された論理値「Ｈ」により論理値「Ｈ」をカウンタ３３のリセット入力として出力する。これにより、要求信号を出力した後において、同一ライン上で再度要求信号を出力することがないようにカウント動作をリセットしている。ＦＦ３４から前述の要求信号が出力された後に、再度ＮＯＲ回路３２から論理値「Ｌ」が出力されると、ＦＦ３５の反転入力端子にリセットとして「Ｈ」が入力されカウンタ３３のカウント停止制御を解除する。
【００２１】
また、データ長検出部１２の他の構成例として、画像クロックの論理値が「Ｌ」の期間において所定のクロック値により計数するカウンタと、カウンタ値をデコードし所定値以上の時に１ライン中に１回のみ要求信号を出力するデコーダにより構成することもできる。
【００２２】
更に、異なるデータ長検出部の構成を図５に示す。このデータ長検出部は、画像クロックを反転出力するインバータ５１と、ＦＦ回路５２の出力Ｂとインバータ５１の出力を入力とするＡＮＤ回路５３と、内部発振器の出力をクロック入力とし前記ＡＮＤ回路５３の出力をクリアパルスとするカウンタ回路５４と、カウンタ回路５４の出力を保持するＦＦ回路５５とから構成される。なお、ＦＦ回路５２は、ＦＦ回路５５から要求信号が出力された後、同一ライン上で再度要求信号が出力されないように制御するためのものである。
【００２３】
続いて、図５のデータ長検出部の動作について図６に示すフローチャートを用いて説明する。
【００２４】
インバータ５１は、画像クロックの論理値を反転出力する。また、ＦＦ回路５２は、ＦＦ回路５５から要求信号が出力されない期間及びリセット入力がない場合においてハイレベルを出力する。これら２つの出力はＡＮＤ回路５３を介してカウンタ５４のクリアパルスとして与えられる。このとき、ＡＮＤ回路５３の出力が論理値Ｈの場合にカウンタのカウントを継続し、論理値Ｌの場合にカウントをクリアする。
【００２５】
このように、カウンタ５４は、計数とクリアを繰り返し、クリアパルスが論理値Ｈの場合、計数動作を継続しフルカウントまで計数すると論理値Ｈのパルスを出力する。ＦＦ回路５５は、このパルスを要求信号として上位装置へ出力する。
また、反転された要求信号をクロックとするＦＦ回路５２からは、リセット端子にＬが入力されるまで論理値Ｌを出力する。これにより、要求信号を出力した後においては同一ライン上で再度要求信号を出力することはない。
【００２６】
【発明の効果】
以上説明したように、本願発明によれば、受信された画像データの各ラインの終端を検出するデータ長検出部をもつという基本構成に基づき、１ページ中に種種の長さの画像データがあっても、その長さに応じた最速の受信動作を実現した記録装置が提供される。
【００２７】
なお、本発明が上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るブロック図である。
【図２】本実施形態の動作を説明するタイムチャート図である。
【図３】データ長検出部の第１の構成例を示す図である。
【図４】データ長検出部の第１の構成例にかかる動作を示すタイムチャートである。
【図５】データ長検出部の他の構成例を示す図である。
【図６】データ長検出部の他の構成例にかかる動作を示すタイムチャートである。
【符号の説明】
１１  受信部
１２  データ長検出部
１３  ページメモリ
１４  記録部
１５  ＣＰＵ
３１，３３  カウンタ
３２  ＮＯＲ回路
３４，３５  フリップフロップ
３６    発信器、端子
１０１  画像データの入力端子、端子
１０２、３０１  画像クロックの入力端子、端子
１０３、３０２  １ライン要求信号の出力端子
５１  インバータ回路
５２、５５  ＦＦ回路
５３  ＡＮＤ回路
５４  カウンタ
【図１】
2004243607.tif 000003
【図２】
2004243607.tif 000004
【図３】
2004243607.tif 000005
【図４】
2004243607.tif 000006
【図５】
2004243607.tif 000007
【図６】
2004243607.tif 000008