(57)【要約】【課題】ファンクションテストにおける解析作業を効率よく行う。【解決手段】複数のフェイルメモリ１０６に格納された複数のテスト情報から解析に必要なテスト情報を選択領域２０２の指定で選択し、選択したテスト情報で解析を行う。また、フェイルメモリ１０６に格納された複数のテスト情報をディスク１１２へ退避させ、新たな検査対象に対して実行したファンクションテストのテスト情報をフェイルメモリ１０６に格納し、ディスク１１２に格納されたテスト情報とフェイルメモリ１０６に格納されたテスト情報とを比較し、比較結果に基づいて解析を行う。【選択図】  図２
2004294089.tif 000002
【特許請求の範囲】
【請求項１】
ファンクションテストを実行した際に取得したシュムーデータの一部を任意に選択する選択手段と、選択した複数のシュムーデータに含まれるテスト情報をそれぞれ格納する複数のフェイルメモリとを備える半導体検査装置。
【請求項２】
請求項１記載の半導体検査装置を用いた半導体検査方法であって、
前記フェイルメモリに格納された複数のテスト情報から解析に必要なテスト情報を選択し、選択したテスト情報で解析を行う半導体検査方法。
【請求項３】
請求項１記載の半導体検査装置を用いた半導体検査方法であって、
前記フェイルメモリに格納された複数のテスト情報を別の記憶装置へ退避させ、新たな検査対象に対して実行したファンクションテストのテスト情報を前記フェイルメモリに格納し、前記記憶装置に格納されたテスト情報と前記フェイルメモリに格納されたテスト情報とを比較し、比較結果に基づいて解析を行う半導体検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フェイルメモリを備えた半導体検査装置に関するものである。
【０００２】
【従来の技術】
ＬＳＩの不良解析に用いる半導体検査装置は、検査対象となるＬＳＩの出力信号と期待値との比較結果をパス・フェイルのテスト情報として格納するフェイルメモリを備える。ファンクションテスト解析は、フェイルメモリに格納されたパス・フェイル情報を視覚的に表示して行う。
【０００３】
図３はファンクションテスト結果として得られるファンクション・シュムーを示す図である。図３において、縦軸は電源電圧、横軸は動作速度を示し、テスト条件ごとのパス・フェイルをそれぞれマスに割り当てることで、パス領域（斜線）、フェイル領域（白色）を形成している。
【０００４】
通常、ＬＳＩテスタは一つのフェイルメモリを搭載しており、ファンクションシュムー３０１から選択した一つのマス３０２のシュムーデータに含まれるテスト情報をフェイルメモリに格納し、その後、パターンビューワ等の解析ツールで解析する。なお、メモリテスト分野では多くのセルのパス・フェイル情報を格納するため複数のフェイルメモリを用いたビットマップ解析も行われている（特許文献１参照）。
【０００５】
【特許文献１】
特開平７−１５３２９８号公報
【０００６】
【発明が解決しようとする課題】
上述のようにロジックテストでは、一つのファイルメモリには一つのテスト条件のもとで得られたテスト情報を格納するため、他のテスト条件のもとで解析を行う場合は、シュムーから対象となる一つのマスを選択し直して、テスト情報をフェイルメモリに格納してから解析作業に移行する必要があった。
【０００７】
本発明は上記事情に鑑みてなされたもので、ファンクションテストにおける解析作業を効率よく行うことができる半導体検査装置および方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明は、ファンクションテストを実行した際に取得したシュムーデータの一部を任意に選択する選択手段と、選択した複数のシュムーデータに含まれるテスト情報をそれぞれ格納する複数のフェイルメモリとを備える。
【０００９】
上記構成によれば、各フェイルメモリにはそれぞれ一つのテスト情報が格納され、また各テスト情報は互いにテスト条件が異なることから、フェイルメモリを複数備えることで複数のテスト情報を同時に取得することができる。
【００１０】
請求項２の発明は、請求項１記載の半導体検査装置を用いた半導体検査方法であって、前記フェイルメモリに格納された複数のテスト情報から解析に必要なテスト情報を選択し、選択したテスト情報で解析を行うものである。
【００１１】
上記構成によれば、フェイルメモリに格納された複数のテスト情報を同時に表示させることで、ファンクション不良におけるテストパターン内での不良個所の検索や信号波形を容易に解析できる。
【００１２】
請求項３の発明は、請求項１記載の半導体検査装置を用いた半導体検査方法であって、前記フェイルメモリに格納された複数のテスト情報を別の記憶装置へ退避させ、新たな検査対象に対して実行したファンクションテストのテスト情報を前記フェイルメモリに格納し、前記記憶装置に格納されたテスト情報と前記フェイルメモリに格納されたテスト情報とを比較し、比較結果に基づいて解析を行うものである。
【００１３】
上記構成によれば、内部のメモリと外部の記憶装置を用いて複数の被検査ＬＳＩのテスト情報を保持することができるため、解析作業を別の被検査ＬＳＩに変更した場合でも、必要に応じて先に解析した別の被検査ＬＳＩのテスト情報を外部の記憶装置から読み出して解析することができるため、低歩留まりの原因解析、バーンイン不良解析など量産導入後に発生した不良品の解析作業の効率化が可能である。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施形態の構成を示す図である。図１において半導体検査装置は、検査対象ＬＳＩ１０１を駆動する駆動部１０２、テストデータを格納するテストデータメモリ１０３、検査対象ＬＳＩ１０１の出力との比較対象となる期待値データを格納すると期待値データメモリ１０４、検査対象ＬＳＩ１０１の出力と期待値データとを比較しパス・フェイルのテスト情報を得る比較部１０５、テスト情報を格納する複数のフェイルメモリ１０６、テスト情報を格納するフェイルメモリを選択する選択部１０７、電源を供給する電源部１０８、制御プログラムの実行によりファンクションテストを制御する制御部１０９を備え、さらに、テスト制御用コンピュータ１１０、表示装置１１１、ディスク１１２を備える。
【００１５】
以下、図２を参照して半導体検査の動作について説明する。まず、シュムーテストを行いシュムー２０１を表示する。次に、シュムー２０１上で解析対象となる複数のマスを含む選択領域２０２を指定する。図示例の選択領域２０２はｘ方向に５マス、ｙ方向に７マスの領域を示しているが、選択領域の大きさ、位置は被検査ＬＳＩ、テスト条件にかかわらず任意に指定することができる。
【００１６】
その後、選択領域２０２で指定されたシュムー２０１の各マスに対応するテスト情報（３５マス分）をそれぞれフェイルメモリ１０６に格納する。
【００１７】
以上の実施の形態によれば、各フェイルメモリにはそれぞれ一つのテスト情報が格納され、また各テスト情報は互いにテスト条件が異なることから、フェイルメモリを複数備えることで複数のテスト情報を同時に取得することができる。
【００１８】
次に、フェイルメモリ１０６に格納された複数のテスト情報を解析に必要な数だけ読み出し、比較検討する。例えば、パス領域の一マス分のテスト情報を読み出してパターンビューワで表示する。同時にこの一マスに隣接するフェイル領域の一マス分を読み出してパターンビューワで表示する。
【００１９】
以上の実施の形態によれば、フェイルメモリに格納された複数のテスト情報を同時に表示させることで、ファンクション不良におけるテストパターン内での不良個所の検索や信号波形を容易に解析できる。
【００２０】
次に、フェイルメモリ１０６に格納された複数のテスト情報をディスク１１２に退避させた後、別の被検査ＬＳＩのテスト情報をフェイルメモリ１０６に格納する。
【００２１】
以上の実施の形態によれば、内部のメモリと外部の記憶装置を用いて複数の被検査ＬＳＩのテスト情報を保持することができるため、解析作業を別の被検査ＬＳＩに変更した場合でも、必要に応じて先に解析した別の被検査ＬＳＩのテスト情報を外部の記憶装置から読み出して解析することができるため、低歩留まりの原因解析、バーンイン不良解析など量産導入後に発生した不良品の解析作業の効率化が可能である。
【００２２】
【発明の効果】
本発明によれば、各フェイルメモリにはそれぞれ一つのテスト情報が格納され、また各テスト情報は互いにテスト条件が異なることから、フェイルメモリを複数備えることで複数のテスト情報を同時に取得することができ、ファンクションテストにおける解析作業を効率よく行うことができる。
【図面の簡単な説明】
【図１】本発明の半導体検査装置の構成を示す図。
【図２】本発明の半導体検査方法を説明する図。
【図３】ファンクションシュムーを示す図。
【符号の説明】
１０１  被検査ＬＳＩ
１０２  駆動部
１０３  テストデータメモリ
１０４  期待値データメモリ
１０５  比較部
１０６  フェイルメモリ
１０７  選択部
１０８  電源部
１０９  制御部
１１０  コンピュータ
１１１  表示装置
１１２  ディスク
２０１  シュムー
２０２  選択領域
【図１】
2004294089.tif 000003
【図２】
2004294089.tif 000004
【図３】
2004294089.tif 000005