(57)【要約】      （修正有）【課題】トレンチキャパシタを備えたメモリセル半導体構造において、絶縁トレンチに埋め込む充填材料にシュリンクホールが形成されるのを防止する。【解決手段】第１のハードマスク５０を用いて、半導体基板１０に複数のトレンチを設け、ポリシリコンを埋め込んでキャパシタプレート２０を形成し、次いで、第１のハードマスク５０を所定の距離だけ後退させた後、第１のハードマスクの一部とオーバラップするとともに、第１のハードマスクよりトレンチ内のポリシリコン上に延在した第２のハードマスクを形成し、第２のハードマスクを用いて２つのトレンチに跨る態様で、各トレンチ内のポリシリコンの一部とトレンチ間の半導体基板をエッチングしてアスペクト比の小さい浅い絶縁トレンチ構造ＳＴを形成し、第２のハードマスクを除去した後、トレンチ構造ＳＴを充填材料ＦＩで充填し、平面化する。【選択図】図１Ｅ
2004179665.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造を形成する方法であって、
半導体基板（１０）を準備する工程と、
第１のハードマスク（５０）を用いて、半導体基板（１０）に複数のトレンチ（Ｇ１１，Ｇ１２，Ｇ２１）を設ける工程であって、前記トレンチは行（ｒ１，ｒ２）および列（ｓ１，ｓ２，ｓ３）において、互いに対して偏倚して配置されている工程と、
後退させたれた第１のハードマスク（５０’）を形成するために、半導体基板（１０）の上側面（ＯＳ）において、ハードマスク（５０）をトレンチ壁に対して所定の距離（Δ）だけ後退させる工程と、
第２のハードマスク（ＨＭ）を用いて、半導体基板（１０）に絶縁トレンチ構造（ＳＴ）を設ける工程であって、前記絶縁トレンチ構造（ＳＴ）は、行（ｒ１，ｒ２）に沿って後退させられているハードマスク（５０’）を細長片（５０１’，５０２，５０３’）に細分し、隣り合う行（ｒ１，ｒ２）の細長片（５０１’，５０３’）は互いに関して偏倚して配置されている工程と、
隣り合う行（ｒ１，ｒ２）の２つの細長片（５０１’，５０３’）の間の重複領域（ＫＢ’）を、該後退処理を行わない場合に存在し得る重複領域（ＫＢ）と比較して縮小する後退処理と、
第２のハードマスク（ＨＭ）を除去する工程と、
細長片（５０１’，５０２，５０３’）に細分しているハードマスク（５０’）を用いて、トレンチ構造（ＳＴ）を充填材料（ＦＩ）で充填し、平面化する工程とを有する方法。
【請求項２】
前記トレンチ（Ｇ１１，Ｇ１２，Ｇ２１）は、それぞれ、対応する充填材（２０）を備えるトレンチキャパシタを有し、充填材（２０）は半導体基板（１０）の上側面（ＯＳ）に対して陥没していることを特徴とする請求項１に記載の方法。
【請求項３】
前記後退処理は、等方性で、好ましくは湿式化学的の、エッチング処理によって実現され、そのエッチング処理の結果として、ハードマスク（５０）の厚さと比較して、後退させられたハードマスク（５０’）の厚さが低減されていることを特徴とする請求項１または２に記載の方法。
【請求項４】
第１のハードマスク（５０）は窒化シリコンから構成されることを特徴とする請求項１乃至３のいずれか１項に記載の方法。
【請求項５】
第２のハードマスク（ＨＭ）は酸化シリコンから構成されることを特徴とする請求項１乃至４のいずれか１項に記載の方法。
【請求項６】
充填材料（ＦＩ）は酸化シリコンから構成されることを特徴とする請求項１乃至５のいずれか１項に記載の方法。
【請求項７】
後退処理が、隣り合う行（ｒ１，ｒ２）の２つの細長片（５０１’，５０３’）
の間に位置する重複領域（ＫＢ’）の完全な除去をもたらすことを特徴とする請求項１乃至６のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体構造の形成方法に関する。
【背景技術】
【０００２】
原則的に任意の所望の集積回路に適用可能であるが、本発明および本発明が基づく課題の分野は、シリコン技術におけるトレンチキャパシタを備えたメモリセル半導体構造に関して説明される。
【０００３】
図２は、トレンチキャパシタを備えたメモリセル半導体構造の公知の配列スキームを示しており、その構造は、ＭＩＮＴセルレイアウトとも称される。
図２において、符号Ｇ１〜Ｇ８は、トレンチキャパシタを示しており、それらのトレンチキャパシタは、ある一組において互いに偏倚して、行および列に配置されている。トレンチキャパシタＧ１〜Ｇ８の間には、活性領域ＡＡ１〜ＡＡ７、または絶縁材料で充填された浅いトレンチ絶縁構造ＳＴＩが位置しており、トレンチ絶縁構造ＳＴＩは島状の活性領域ＡＡ１〜ＡＡ７を取り囲んでいる。
【０００４】
活性領域ＡＡ１〜ＡＡ７には、それぞれ、トレンチキャパシタＧ１〜Ｇ８に対する選択トランジスタ（図示せず）が収容されている。この場合、各２つのトレンチチャパシタ、例えばＧ４およびＧ５の選択トランジスタは、活性領域、この場合にはＡＡ４のほぼ中央に位置する共通ビットライン端子を有する。ビットライン端子と各トレンチキャパシタとの間には、各ワードラインに接続されているゲートライン端子が備えられる。本レイアウトの場合、ビットライン（図示せず）は行方向に延び、ワードライン（図示せず）は列方向に延びる。セルは共通ビットライン端子に関して対称的に構成されている。
【０００５】
トレンチキャパシタを備えるメモリセル半導体構造のためのそのような配列スキームの場合、一般にシリコン酸化物から構成される絶縁充填材料で絶縁トレンチ構造を充填することは問題があることが判明している。これは、その構造が、特に隣り合う行の間に位置する絶縁トレンチにおいて、高いアスペクト比を有するためである。そのような高いアスペクト比は、一般に絶縁充填材料にシュリンクホール（ｓｈｒｉｎｋ  ｈｏｌｅ）を形成する効果を有する。主として、２つの隣り合う活性領域が重複する位置において、充填されるべきＳＴＩトレンチのアスペクト比は非常に高く、従ってシュリンクホールが形成される危険が最も高い。
【０００６】
通常、前記シュリンクホールの形成は、多層成膜および絶縁充填材料の湿式化学的エッチバックを行うことによってのみ回避することが可能である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
よって、本発明が基づく課題の分野は、絶縁トレンチの充填の間にシュリンクホールの形成の危険性を低減することを可能にする、そのような半導体構造を形成するための改善された方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、この問題は、請求項１に記載の形成方法によって解決される。
本発明による形成方法の利点は、特に、重要な重複領域においてアスペクト比を減じるとともに、特に危険なアスペクト比を有する領域を除去するか、またはその大きさを非常に縮小することができることである。絶縁トレンチの充填の間にシュリンクホールが形成
される危険は、このように最初から低減される。
【０００９】
本発明が基づく思想は、隣り合う行の２つの細長片の間の重複領域を、該後退処理を行わない場合に存在し得る重複領域と比較して、縮小または除去する後退処理にある。
本発明の主題の有利な展開および改善は従属項に見い出される。
【００１０】
一つの好ましい展開によれば、トレンチは、対応する充填材を有するトレンチキャパシタを各々有し、そのトレンチキャパシタは半導体基板の上側面に関して陥没している。
更に好ましい展開によれば、後退処理は、等方性で、好ましくは湿式化学的の、エッチング処理によって実現され、そのエッチング処理の結果として、ハードマスクの厚さと比較して、後退させられたハードマスクの厚さが低減される。結果として、アスペクト比は、より有利に構成される。
【００１１】
更に好ましい展開によれば、第１のハードマスクは窒化シリコンから構成される。
更に好ましい展開によれは、第２のハードマスクは酸化シリコンから構成される。
更に好ましい展開によれは、充填材料は酸化シリコンから構成される。
【００１２】
更に好ましい展開によれは、後退処理が、隣り合う行の２つの細長片分の間に位置する重複領域の完全な除去をもたらす。
本発明の例示的な実施形態について、図面に示すとともに、以下の記載においてより詳細に説明する。
【発明を実施するための最良の形態】
【００１３】
図１Ａ〜図１Ｆにおいて、同一の参照符号は同一または機能的に同一な構成部品を示す。
図１Ａ〜図１Ｆに図示した実施形態は、図２に従って上記で説明した公知の配列スキームに関連する。
【００１４】
図１Ａにおいて、符号ｒ１，ｒ２はメモリセルの隣り合う行を示し、ｓ１，ｓ２，ｓ３はメモリセルの隣り合う列を示す。トレンチＧ１１，Ｇ１２は、行ｒ１に配置されており、前記トレンチは共通同伴端子を備えた選択トランジスタを有さないトレンチキャパシタとして作用する。
【００１５】
図１Ａ〜図１Ｆの右手側の部分は、それぞれの場合において、左手側の部分の破断線に沿った断面図である。
図１Ａの断面図は、検討する処理状態において、トレンチＧ１１，Ｇ１２，Ｇ２１を有する半導体基板１０上に、対応するシリコンエッチング処理によって、トレンチＧ１１，Ｇ１２，Ｇ２１をエッチングするために作用した窒化シリコンから成るマスク５０が備えられていることを示している。
【００１６】
図１Ａからさらに分かるように、トレンチＧ１１，Ｇ１２，Ｇ２１の上部にはポリシリコンから成る充填材２０が備えられている。前記充填材は、半導体基板１０の上側面ＯＳに対して陥没している。前記充填材２０はポリシリコンから構成され、かつトレンチ内に位置するトレンチキャパシタのキャパシタ構造の一部、 すなわち、 内部のキャパシタプレートのために埋設された接続ストリップである。前記内部キャパシタプレートは、後の処理工程において、対応する拡散領域を通じて活性領域の関連する選択トランジスタに接続される。
【００１７】
最終に、図１Ａの符号ＵＣは半導体基板１０と窒化シリコンから成るハードマスク５０との間の切除（アンダーカット）領域を示す。該領域では、キャパシタ構造を形成する間
に、そこに存在していたパッド酸化物（ｐａｄ  ｏｘｃｉｄｅ）（図示せず）が切除されている。
【００１８】
図１Ｂによれば、後続の処理工程において、ハードマスク５０’を形成するために、ハードマスク５０の窒化シリコンの選択的湿式化学的エッチバックが実施される。ハードマスク５０’はトレンチ壁に関して後退させられており、ハードマスク５０’の厚さが薄くなっている。この実施形態において、後退距離Δは４０ｎｍ〜５０ｎｍである。この場合の厚さは、１４０ｎｍから９０ｎｍ〜１００ｎｍに低減する。このエッチバックは、熱リン酸中で好適に行われ得る。
【００１９】
図１Ｃに示される後続の処理工程において、次に、結果として生じた構造の上に、酸化シリコンから成るハードマスクＨＭが適用され、リソグラフィ法にてパターン形成される。前記ハードマスクＨＭは、シリコンエッチャントによって形成される、後の絶縁トレンチ構造ＳＴを画定するために機能する。この場合にエッチングされないシリコン半導体基板１０は、後に、いわゆる活性領域を形成する。
【００２０】
図１Ｄから分かるように、半導体基板１０における絶縁トレンチ構造ＳＴは、行ｒ１，ｒ２に沿って後退させられているハードマスク５０’を、行ｒ１の細長片５０１’，５０２’と、行ｒ２の細長片５０３’とに細分する。隣り合う行の細長片、例えば細長片５０１’と細長片５０３’とは互いに関して偏倚して配置されている。図１Ｄの縦関連線Ｖは、後退領域Δを設けた結果として細長片５０１’と細長片５０３’との重複がほとんど存在しないことを示している。結果として、この重要な位置におけるアスペクト比が著しく減じられる。
【００２１】
図１Ｅに従う終了処理工程において、次に、絶縁トレンチ構造ＳＴは、例えば、高密度プラズマ処理によって、絶縁充填材料ＦＩのような酸化シリコンによって充填され平面化される。これは、大きさが縮小された重複領域ＫＢ’におけるアスペクト比が低減されているため、シュリンクホールを形成することなく実現される。よって、酸化シリコンから成る絶縁充填材料ＦＩの成膜およびエッチバックを繰り返す必要がなくなる。
【００２２】
図１Ｅおよび図１Ｆは、比較として、窒化シリコンから成るハードマスク５０を後退させる場合と後退処理を行わない場合とにおける、重要な重複領域ＫＢ’，ＫＢをそれぞれ示している。後退処理の場合における重複部分ＫＢ’は、この工程を有さない場合における重複部分ＫＢよりも非常に小さいことが明らかに理解され得る。
【００２３】
本発明による手順によれば、公知の構造の場合において、重要な重複領域ＫＢにおけるアスペクト比を４．２から２．９に減じることが可能であった。
以上、本発明について好ましい例示的実施形態に基づいて説明してきたが、本発明は該実施形態に制限されるものではなく、多様に改変され得る。
【００２４】
特に、マスクおよび基板の材料の選択およびそれらの構成は単なる例に過ぎず、多様に変更され得る。
上記実施形態において、窒化シリコンから成るハードマスク５０を後退させる処理は、依然、小さな重複領域ＫＢ’を残しているが、この後退処理は、重複領域が完全に除去されるように実施されてもよい。
【図面の簡単な説明】
【００２５】
【図１Ａ】本発明の実施形態として、半導体構造を形成する方法の連続的な方法の段階を示す概略図。
【図１Ｂ】本発明の実施形態として、半導体構造を形成する方法の連続的な方法の段階を示す概略図。
【図１Ｃ】本発明の実施形態として、半導体構造を形成する方法の連続的な方法の段階を示す概略図。
【図１Ｄ】本発明の実施形態として、半導体構造を形成する方法の連続的な方法の段階を示す概略図。
【図１Ｅ】本発明の実施形態として、半導体構造を形成する方法の連続的な方法の段階を示す概略図。
【図１Ｆ】本発明の実施形態として、半導体構造を形成する方法の連続的な方法の段階を示す概略図。
【図２】公知のシリコン内トレンチキャパシタ技術によるメモリセル半導体構造の配列スキームを示す図。
【符号の説明】
【００２６】
Ｇ１〜Ｇ８…トレンチキャパシタ、ＡＡ１〜ＡＡ７…活性領域、ＳＴＩ…浅いトレンチ絶縁、ｒ１，ｒ２…行、ｓ１，ｓ２，ｓ３…列、１０…Ｓｉ半導体基板、２０…ポリシリコン充填材、ＯＳ…上側面、Ｇ１１，Ｇ１２，Ｇ２１…トレンチ、ＵＣ…切除領域、Ｖ…連絡線、Δ…後退距離、５０，５０’…窒化シリコンハードマスク、ＨＭ…酸化シリコンから成るハードマスク、ＳＴ…絶縁トレンチ構造、５０１’，５０２，５０３’…細長片、ＦＩ…酸化シリコンからなる絶縁充填材料、ＫＢ…重複領域、ＫＢ’…縮小された重複領域。
【図１Ａ】
2004179665.tif 000003
【図１Ｂ】
2004179665.tif 000004
【図１Ｃ】
2004179665.tif 000005
【図１Ｄ】
2004179665.tif 000006
【図１Ｅ】
2004179665.tif 000007
【図１Ｆ】
2004179665.tif 000008
【図２】
2004179665.tif 000009
【外国語明細書】
2004179665.tif 000010
2004179665.tif 000011
2004179665.tif 000012
2004179665.tif 000013
2004179665.tif 000014
2004179665.tif 000015
2004179665.tif 000016
2004179665.tif 000017
2004179665.tif 000018
2004179665.tif 000019
2004179665.tif 000020
2004179665.tif 000021
2004179665.tif 000022
2004179665.tif 000023
2004179665.tif 000024
2004179665.tif 000025
2004179665.tif 000026
2004179665.tif 000027