(57)【要約】【課題】アセンブリ工程完了後にレーザートリミング処理を行なうことができる半導体装置及びその製造方法を提供する。【解決手段】半導体基板１の主表面上に絶縁膜３を介してヒューズ素子７を備えた半導体装置において、半導体基板１に、ヒューズ素子７の形成位置に対応してトリミング窓開口部３７が形成されている。最終保護膜を構成するポリイミド膜２９及び外部接続端子３５を形成してアセンブリ工程を完了した後、トリミング窓開口部３７を半導体基板１の裏面１ｂ側から形成する。必要に応じてヒューズ素子７を切断した後、トリミング窓開口部３７内に封止樹脂３９を充填する。【選択図】図１
2004289131.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主表面上に絶縁膜を介してヒューズ素子を備えた半導体装置において、
前記半導体基板に、前記ヒューズ素子の形成位置に対応してトリミング窓開口部が形成されていることを特徴とする半導体装置。
【請求項２】
切断前の前記ヒューズ素子と前記トリミング窓開口部の間に前記絶縁膜が残存している請求項１に記載の半導体装置。
【請求項３】
前記トリミング窓開口部は前記半導体基板の裏面側から封止されている請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体基板は、トリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されている請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記半導体基板は、シリコンの結晶面異方性エッチングによって前記トリミング窓開口部近傍領域に形成された凹部により、前記トリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されている請求項４に記載の半導体装置。
【請求項６】
前記半導体基板は、前記凹部の底部の形成領域にホウ素が導入されている請求項５に記載の半導体装置。
【請求項７】
前記半導体基板は、シリコン基板の主表面側にエピタキシャル成長層が形成されているものであり、トリミング窓開口部近傍領域の前記シリコン基板に開口部が形成されており、その開口部の形成領域の前記エピタキシャル成長層に前記トリミング窓開口部が形成されている請求項４に記載の半導体装置。
【請求項８】
前記シリコン基板に形成された前記開口部はシリコンの結晶面異方性エッチングによって形成されたものである請求項７に記載の半導体装置。
【請求項９】
前記エピタキシャル成長層に形成された前記トリミング窓開口部はシリコンの結晶面異方性エッチングによって形成されたものである請求項８に記載の半導体装置。
【請求項１０】
半導体装置の形成形状の角部分に丸みが形成されている請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
複数の前記角部分の１つは、他の角部分とは異なる大きさで丸みが形成されている請求項１０に記載の半導体装置。
【請求項１２】
半導体装置の少なくとも一側面に凹凸形状からなるバーコードが形成されている請求項１から１１のいずれかに記載の半導体装置。
【請求項１３】
前記半導体基板の裏面に１又は複数の凹部からなるマーキングが形成されている請求項１から１２のいずれかに記載の半導体装置。
【請求項１４】
前記半導体基板の裏面にレーザー照射によるマーキングが形成されている請求項１から１３のいずれかに記載の半導体装置。
【請求項１５】
２個以上の抵抗による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、
前記分割抵抗回路の形成領域において、請求項１から１４のいずれかに記載の前記ヒューズ素子及び前記トリミング窓開口部を備えていることを特徴とする半導体装置。
【請求項１６】
入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、
前記分割抵抗回路として請求項１５に記載の分割抵抗回路を備えていることを特徴とする半導体装置。
【請求項１７】
入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、
前記分割抵抗回路として請求項１５に記載の分割抵抗回路を備えていることを特徴とする半導体装置。
【請求項１８】
半導体基板の主表面上に絶縁膜を介してヒューズ素子を備えた半導体装置の製造方法において、
前記ヒューズ素子形成後のウェハ状の半導体基板の裏面側から、前記ヒューズ素子の形成領域に対応して、トリミング窓開口部を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１９】
異方性エッチングにより、前記トリミング窓開口部を形成する請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記絶縁膜をエッチングストッパ層として用いる請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記トリミング窓開口部の形成と同時に、ウェハ状の半導体基板を個片化する請求項１９又は２０に記載の半導体装置の製造方法。
【請求項２２】
半導体基板の主表面側の半導体ウェハの表面にテープ材料を貼り付けた後、半導体ウェハの裏面を研磨し、半導体ウェハを前記テープ材料に貼り付けた状態で、前記トリミング窓開口部を形成する請求項１９から２１のいずれかに記載の半導体装置の製造方法。
【請求項２３】
前記トリミング窓開口部を形成する前に、トリミング窓開口部形成予定領域の近傍領域の前記半導体基板の厚みを他の領域に比べて薄くする工程を含む請求項１８に記載の半導体装置の製造方法。
【請求項２４】
前記半導体基板としてシリコン基板を用い、シリコンの結晶面異方性エッチングにより、前記トリミング窓開口部形成予定領域の近傍領域の前記シリコン基板に凹部を形成して前記トリミング窓開口部形成予定領域の近傍領域の厚みを他の領域に比べて薄くする請求項２３に記載の半導体装置の製造方法。
【請求項２５】
前記凹部を形成する前に、前記シリコン基板に対して、前記凹部の底部に対応する領域に主表面側からホウ素を導入する工程を含む請求項２４に記載の半導体装置の製造方法。
【請求項２６】
前記半導体基板として、シリコン基板の主表面側に、少なくともトリミング窓開口部形成予定領域近傍でシリコン酸化膜を介してエピタキシャル成長層が形成されているものを用い、前記シリコン酸化膜をエッチングストッパ層にしてトリミング窓開口部形成予定領域の近傍領域の前記シリコン基板に開口部を形成して、前記トリミング窓開口部形成予定領域の近傍領域の前記半導体基板の厚みを他の領域に比べて薄くする請求項２３に記載の半導体装置の製造方法。
【請求項２７】
シリコンの結晶面異方性エッチングにより前記シリコン基板への前記開口部の形成を行なう請求項２６に記載の半導体装置の製造方法。
【請求項２８】
主表面側にシリコン酸化膜及びエピタキシャル層が形成されている前記半導体基板として、前記シリコン酸化膜のトリミング窓開口部形成領域に対応する領域に開口部が形成されているものを用い、シリコンの結晶面異方性エッチングにより、前記シリコン基板への前記開口部の形成及び前記エピタキシャル成長層への前記トリミング窓開口部の形成を連続して行なう請求項２７に記載の半導体装置の製造方法。
【請求項２９】
前記トリミング窓開口部を介して前記ヒューズ素子にレーザー照射を行なう際に、前記半導体基板の裏面にレーザー照射によるマーキングを形成する工程を含む請求項１８から２８のいずれかに記載の半導体装置の製造方法。
【請求項３０】
前記トリミング窓開口部を封止する工程を含む請求項１８から２９のいずれかに記載の半導体装置の製造方法。
【請求項３１】
前記トリミング窓開口部に樹脂材料を充填することにより前記トリミング窓開口部を封止する請求項３０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に半導体基板の主表面上に絶縁膜を介してヒューズ素子を備えた半導体装置及びその製造方法に関するものである。本発明が適用される半導体装置としては、例えばチップサイズパッケージ（Chip Size Package）を挙げることができる。チップサイズパッケージはＣＳＰとも呼ばれ、チップサイズと同等か、わずかに大きいパッケージの総称であり、高密度実装を目的としたパッケージである。
【背景技術】
【０００２】
従来、半導体パッケージ分野では、一般にＢＧＡ（Ball Grid Array）と呼ばれ、平面状に配列された複数の半田ボールをもつ構造や、ファインピッチＢＧＡと呼ばれ、ＢＧＡのボールピッチをさらに狭ピッチにしてパッケージ外形がチップサイズに近くなった構造等が知られている。
また、最近では、ウェハレベルＣＳＰがある（例えば特許文献１参照。）。ウェハレベルＣＳＰは、基本的には、ダイシング前にアレイ状のパッドを作り込むＣＳＰである。
【０００３】
また、例えば電源ＩＣ（集積回路）などのアナログＩＣを備えた半導体装置において、抵抗値を調整するためにポリシリコン膜からなるヒューズ素子を備えているものがある。このようなヒューズ素子は、レーザートリミング工程において、トリミング窓開口部を介してレーザー照射されることによって切断される（例えば特許文献２参照。）。一般に、トリミング窓開口部は半導体基板の主表面上の絶縁膜に形成されている。
【０００４】
図３３は従来のウェハレベルＣＳＰにおけるヒューズ素子部分を示す断面図であり、（Ａ）はレーザートリミング前の状態、（Ｂ）はレーザートリミング後の状態、（Ｃ）は樹脂封止後の状態を示す。図３４は従来のウェハレベルＣＳＰにおけるヒューズ素子及び金属電極パッド部分を示す断面図である。図３５はレーザートリミング工程を含む従来のウェハレベルＣＳＰの製造工程の一部を示すフローチャートである。以下、レーザートリミング工程を含む従来のウェハレベルＣＳＰの製造方法を図３３から図３５を参照して説明する。
【０００５】
シリコン基板１の主表面１ａ上に下地絶縁膜３を形成し、下地絶縁膜３上にポリシリコン膜からなるヒューズ素子７、及びゲート電極や抵抗体などのポリシリコン膜５を形成する。シリコン基板１上全面に例えばＢＰＳＧ（borophosphosilicate glass）膜からなる層間絶縁膜９を形成し、層間絶縁膜９に接続孔１１を形成した後、層間絶縁膜９上及び接続孔１１内に例えばＡｌ（アルミニウム）からなる金属配線層１３及び金属電極パッド１５を形成する。その後、例えば下層がＰＳＧ（phosphosilicate glass）膜１７、上層がＳｉＮ（silicon nitride）膜１９からなるパッシベーション膜を形成し、さらにその上にポリイミド膜２１を形成する。ヒューズ素子７上の絶縁膜にレーザートリミングを行なうためのトリミング窓開口部８５を形成し、金属電極パッド１５上の絶縁膜に後で形成する金属配線層との電気的接続を取るためのパッド開口部２３を形成する。これにより、ヒューズ素子７の上の絶縁膜９が薄く残された状態、例えば０.２〜０.６μｍ（マイクロメートル）になる（図３３（Ａ）及び図３５（ステップＳ６１）参照）。
【０００６】
金属電極パッド１５を介してウェハテストを行なう（図３５（ステップＳ６２）参照）。アナログＩＣの高精度化を行なうために、ウェハテスト結果に応じてレーザートリミング処理を行ない、ヒューズ素子７を切断する（ヒューズカット、図３３（Ｂ）及び図３５（ステップＳ６３）参照）。図３４には切断後のヒューズ素子７を示している。
【０００７】
レーザートリミング工程後、シリコン基板１上全面にＣｒ（クロム）からなるバリアメタル層（図示は省略）及びＣｕ（銅）からなるメッキ用電極層をスパッタ法により形成する。このバリアメタル層は、Ｃｕからなる金属配線層と金属電極パッド１５との間に介在してＣｕとＡｌが相互に侵入することを防止するためのものである。メッキ用電極層上の所定の領域にフォトレジストパターンを形成し、電解メッキによりＣｕからなる第２金属配線層２５及び第２金属電極パッド２７を形成する。第２金属配線層２５上及び第２金属電極パッド２７上にバリアメタル層３３を形成する。第２金属配線層２５及び第２金属電極パッド２７は再配線層とも呼ばれる（図３５（ステップＳ６４）参照）。
【０００８】
フォトレジストパターンを除去した後、第２金属配線層２５及び第２金属電極パッド２７をマスクにして、不必要なメッキ用電極層及びバリアメタル層をウェットエッチングにより除去する。半導体基板上１上全面にポリイミド膜２９を形成し（ポリイミドコート、図３３（Ｃ）及び図３５（ステップＳ６５）参照）、第２金属電極パッド２７上に第２パッド開口部３１を形成する（ボール装着部開口、図３５（ステップＳ６６）参照）。第２金属電極パッド２７にＳＭＴ（表面実装技術）を用いて例えば半田からなる外部接続端子３５を機械的に固着する（ボールマウント、図３４及び図３５（ステップＳ６７）参照）。外部接続端子３５について、クリーム半田をスクリーン印刷法で印刷した後、熱処理を施すことにより形成する場合もある。
【０００９】
ウェハテスト後、シリコン基板１の裏面１ｂを研磨し（図３５（ステップＳ６８）参照）、シリコン基板１をスクライブ工程でチップに分割して、ウェハレベルＣＳＰを完成する（図３５（ステップＳ６９）参照）。
【００１０】
図３６を用いて従来技術の半導体装置の製造方法における半導体ウェハ（以下シリコンウェハとも称す）の個片化について説明する。以下、図面において、シリコンウェハには半導体基板と同じ符号を付す。このような製造方法は例えば特許文献１に記載されている。
【００１１】
（１）一表面上に半導体素子が形成され、さらにその上層に電極パッドを含む金属配線層（図示は省略）が形成されたシリコンウェハ１上に、電気メッキ等により、銅からなる配線を形成する。この銅配線はシリコンウェハ１上に形成された電極パッドに電気的に接続されている。シリコンウェハ１の銅配線形成面とは反対側の面（裏面）に紫外線硬化型ダイシングテープ８７を貼り付けた後、高速回転させた外周刃（ダイシングソー）によってシリコンウェハ１の表面に溝８９を形成する。溝８９は個々のチップ（半導体装置）の周辺部となる部分に形成される。溝８９の形成に用いられるダイシングソーの刃厚は３５〜１５０μｍである。溝８９の幅はこの刃厚よりも１〜５μｍだけ大きく形成され、その深さは例えば１０μｍ以上である。溝８９の深さを１０μｍ以上にすることにより、刃の先端の形状にあまり依存せずに、安定した幅で溝８９を形成することが可能となる（（ａ）参照）。
【００１２】
（２）シリコンウェハ１の表面に対して樹脂９１を充填する。この時に充填する樹脂９１は溝８９にも入り込む。樹脂９１に覆われている銅配線の一部が露出するまで、研磨刃によって樹脂の表面を研磨した後、露出した銅配線上に半田ボール等による外部接続端子３５を形成する。その後、高速回転するダイシングソーによって、溝８９上に形成された樹脂９１に溝９３を形成する（（ｂ）参照）。
【００１３】
（３）高速回転するダイシングソーによって、溝９３に対応する領域のシリコンウェハ１を切断してシリコンウェハ１を個々のチップ９５に分割する。この切断時に用いるダイシングソーは溝９３を形成するときに用いたダイシングソーに比べて刃厚が薄いものを用いて、溝５３を溝９３よりも細い幅で形成する（（ｃ）参照）。
（４）紫外線を照射してダイシングテープ８７を硬化させた後、ピックアップニードル４９を用いて個片化されたチップ９５を押し上げ、取り出す（（ｄ）参照）。
【特許文献１】特開２０００−２６０９１０号公報
【特許文献２】特開平１１−１３５７３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
例えば抵抗値の調整をヒューズ素子の切断によって行なうアナログＩＣにおいて、従来技術のようにアセンブリ工程完了前にトリミングを行なうと、膜応力の変化などに起因してアセンブリ工程完了後に抵抗値が変動し、電気特性の精度が低下するという問題があった。
【００１５】
さらに、ウェハレベルＣＳＰの製造方法において、顧客の要求に合わせてレーザートリミング処理を行なう場合、レーザートリミング後にアセンブリ工程を行なうため、受注から発送までの工期が長くかかるという問題があった。
【００１６】
そこで本発明は、アセンブリ工程完了後にレーザートリミング処理を行なうことができる半導体装置及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１７】
本発明の半導体装置は、半導体基板の主表面上に絶縁膜を介してヒューズ素子を備えたものであって、上記半導体基板に、上記ヒューズ素子の形成位置に対応してトリミング窓開口部が形成されているものである。ここで、半導体基板の主表面とは、ＭＯＳトランジスタなどの半導体素子が形成される半導体基板の一表面をいう。
【００１８】
本発明の半導体装置において、切断前の上記ヒューズ素子と上記トリミング窓開口部の間に上記絶縁膜が残存していることが好ましい。
【００１９】
さらに、本発明の半導体装置において、上記トリミング窓開口部は上記半導体基板の裏面側から封止されていることが好ましい。
【００２０】
さらに、上記半導体基板は、トリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されていることが好ましい。
上記半導体基板は、シリコンの結晶面異方性エッチングによって上記トリミング窓開口部近傍領域に形成された凹部により、上記トリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されている例を挙げることができる。
その場合、上記半導体基板は、上記凹部の底部の形成領域にホウ素が導入されていることが好ましい。
【００２１】
また、上記半導体基板は、シリコン基板の主表面側にエピタキシャル成長層が形成されているものであり、トリミング窓開口部近傍領域の上記シリコン基板に開口部が形成されており、その開口部の形成領域の上記エピタキシャル成長層に上記トリミング窓開口部が形成されている例を挙げることができる。
その場合、上記シリコン基板に形成された上記開口部はシリコンの結晶面異方性エッチングによって形成されたものである例を挙げることができる。
また、上記エピタキシャル成長層に形成された上記トリミング窓開口部はシリコンの結晶面異方性エッチングによって形成されたものである例を挙げることができる。
【００２２】
また、本発明の半導体装置において、半導体装置の形成形状の角部分に丸みが形成されていることが好ましい。
【００２３】
さらに、本発明の半導体装置において、チップの形成形状の角部分に丸みが形成されている場合、複数の上記角部分の１つは、他の角部分とは異なる大きさで丸みが形成されていることが好ましい。
【００２４】
さらに、本発明の半導体装置において、半導体装置の少なくとも一側面に凹凸形状からなるバーコードが形成されていることが好ましい。
【００２５】
さらに、本発明の半導体装置において、上記半導体基板の裏面に１又は複数の凹部からなるマーキングが形成されていることが好ましい。
【００２６】
さらに、本発明の半導体装置において、上記半導体基板の裏面にレーザー照射によりマーキングが形成されていることが好ましい。
【００２７】
本発明の半導体装置が適用される半導体装置の一例として、２個以上の抵抗による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置を挙げることができる。上記分割抵抗回路の形成領域において、本発明の半導体装置を構成する上記ヒューズ素子及び上記トリミング窓開口部を備えている。
【００２８】
本発明の半導体装置が適用される半導体装置の他の例として、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置を挙げることができる。上記分割抵抗回路として本発明の半導体装置を構成する分割抵抗回路を備えている。
【００２９】
本発明の半導体装置が適用される半導体装置のさらに他の例として、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置を挙げることができる。上記分割抵抗回路として本発明の半導体装置を構成する分割抵抗回路を備えている。
【００３０】
本発明の半導体装置の製造方法は、半導体基板の主表面上に絶縁膜を介してヒューズ素子を備えた半導体装置の製造方法であって、上記ヒューズ素子形成後のウェハ状の半導体基板の裏面側から、上記ヒューズ素子の形成領域に対応して、トリミング窓開口部を形成する工程を含む。
【００３１】
本発明の半導体装置の製造方法において、上記トリミング窓開口部を形成する方法として例えば異方性エッチングを挙げることができる。
その場合、上記絶縁膜をエッチングストッパ層として用いることが好ましい。
【００３２】
さらに、本発明の半導体装置の製造方法において、異方性エッチングを用いて、上記トリミング窓開口部の形成と同時に、ウェハ状の半導体基板を個片化することが好ましい。
【００３３】
さらに、本発明の半導体装置の製造方法において、半導体基板の主表面側の半導体ウェハの表面にテープ材料を貼り付けた後、半導体ウェハの裏面を研磨し、半導体ウェハを上記テープ材料に貼り付けた状態で、上記トリミング窓開口部を形成することが好ましい。
【００３４】
また、上記トリミング窓開口部を形成する前に、トリミング窓開口部形成予定領域の近傍領域の上記半導体基板の厚みを他の領域に比べて薄くする工程を含むようにしてもよい。
【００３５】
上記トリミング窓開口部形成予定領域の近傍領域の厚みを他の領域に比べて薄くする方法として、上記半導体基板としてシリコン基板を用い、シリコンの結晶面異方性エッチングにより、上記トリミング窓開口部形成予定領域の近傍領域の上記シリコン基板に凹部を形成する例を挙げることができる。
【００３６】
上記凹部を形成する場合、上記凹部を形成する前に、上記シリコン基板に対して、上記凹部の底部に対応する領域に主表面側からホウ素を導入する工程を含むことが好ましい。
【００３７】
上記トリミング窓開口部形成予定領域の近傍領域の厚みを他の領域に比べて薄くする他の方法として、上記半導体基板として、シリコン基板の主表面側に、少なくともトリミング窓開口部形成予定領域近傍でシリコン酸化膜を介してエピタキシャル成長層が形成されているものを用い、上記シリコン酸化膜をエッチングストッパ層にしてトリミング窓開口部形成予定領域の近傍領域の上記シリコン基板に開口部を形成する例を挙げることができる。
【００３８】
その場合、シリコンの結晶面異方性エッチングにより上記シリコン基板への上記開口部の形成を行なうことが好ましい。
【００３９】
さらに、主表面側にシリコン酸化膜及びエピタキシャル層が形成されている上記半導体基板として、上記シリコン酸化膜のトリミング窓開口部形成領域に対応する領域に開口部が形成されているものを用い、シリコンの結晶面異方性エッチングにより、上記シリコン基板への上記開口部の形成及び上記エピタキシャル成長層への上記トリミング窓開口部の形成を連続して行なう例を挙げることができる。
【００４０】
さらに、上記トリミング窓開口部を介して上記ヒューズ素子にレーザー照射を行なう際に、上記半導体基板の裏面にレーザー照射によるマーキングを形成する工程を含むことが好ましい。
【００４１】
さらに、本発明の半導体装置の製造方法において、上記トリミング窓開口部を封止する工程を含むことが好ましい。
上記トリミング窓開口部を封止する手段の一例として、上記トリミング窓開口部に樹脂材料を充填することを挙げることができる。
【発明の効果】
【００４２】
請求項１に記載された本発明の半導体装置では、トリミング窓開口部は、従来技術のように半導体基板の主表面上の絶縁膜に形成されているのではなく、半導体基板に形成されている。
請求項１８及び１９に記載された本発明の半導体装置の製造方法では、ヒューズ素子形成後のウェハ状の半導体基板の裏面側からトリミング窓開口部を形成する。
したがって、半導体基板の主表面上に形成される最終保護膜を形成した後、すなわちアセンブリ工程完了後に、レーザートリミング処理を行なうことができる。これにより、例えば抵抗値の調整をヒューズ素子の切断によって行なうアナログＩＣにおいて、最終保護膜形成に起因するトリミング処理後の抵抗値変動をなくすことができ、電気特性の精度を向上させることができる。さらに、顧客の要求に合わせてトリミング処理を行なう場合に、受注から発送までの工期を短縮することができる。
【００４３】
請求項２に記載された半導体装置では、切断前の上記ヒューズ素子と上記トリミング窓開口部の間に上記絶縁膜が残存しているようにしたので、吸湿や酸化などによるヒューズ素子形成領域周辺の腐食を防止することができ、信頼性の向上を図ることができる。
【００４４】
請求項３に記載された半導体装置では、上記トリミング窓開口部は上記半導体基板の裏面側から封止されているようにしたので、切断後のヒューズ素子において異物混入によるショートを防止することができ、さらに、吸湿や酸化などによるヒューズ素子形成領域周辺の腐食を防止することができ、信頼性の向上を図ることができる。
【００４５】
請求項４に記載された半導体装置では、上記半導体基板は、トリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されているようにしたので、トリミング窓開口部を形成する際に半導体基板の厚みに起因するトリミング窓開口部とヒューズ素子の位置ずれを防止することができ、レーザー照射によるヒューズ素子の切断時にヒューズ素子を確実に切断できるようになる。さらに、トリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されていることにより、トリミング窓開口部に充填された封止材が半導体基板の裏面から突出している状態をなくすことができ、封止材が機械的に剥がれるのを防止して、信頼性の向上を図ることができる。
【００４６】
請求項５に記載された半導体装置では、上記半導体基板は、シリコンの結晶面異方性エッチングによって上記トリミング窓開口部近傍領域に形成された凹部により、上記トリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されているようにしたので、シリコンの結晶面異方性エッチングによって、トリミング窓開口部近傍領域の厚みが他の領域に比べて薄くされているようにすることができる。
【００４７】
請求項６に記載された半導体装置では、請求項５に記載された半導体装置において、上記半導体基板は、上記凹部の底部の形成領域にホウ素が導入されているようにしたので、シリコンの結晶面異方性エッチングによって凹部を形成する際に、ホウ素が導入されている領域をエッチングストッパ領域とすることができる。したがって、シリコン基板においてホウ素を導入する領域の厚みを制御することにより、トリミング窓開口部が形成される領域の半導体基板の厚みの制御性を向上させることができ、トリミング窓開口部のオーバーエッチ及びアンダーエッチを防止することができる。
【００４８】
請求項７に記載された半導体装置では、請求項４に記載された半導体装置において、上記半導体基板は、シリコン基板の主表面側にエピタキシャル成長層が形成されているものであり、トリミング窓開口部近傍領域の上記シリコン基板に開口部が形成されており、その開口部の形成領域の上記エピタキシャル成長層に上記トリミング窓開口部が形成されているようにし、請求項８に記載された半導体装置ではシリコンの結晶面異方性エッチングによって上記シリコン基板に上記開口部が形成されているようにしたので、シリコンの結晶面異方性エッチングによって、トリミング窓開口部近傍領域の厚みが他の領域に比べて薄くされているようにすることができる。
【００４９】
請求項９に記載された半導体装置では、上記エピタキシャル成長層に形成された上記トリミング窓開口部はシリコンの結晶面異方性エッチングによって形成されているようにしたので、結晶面異方性エッチングによって、シリコン基板への開口部の形成とエピタキシャル成長層へのトリミング窓開口部の形成を連続して行なうことができる。
【００５０】
請求項１０に記載された半導体装置では、半導体装置の形成形状の角部分に丸みが形成されているようにしたので、チップの搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【００５１】
請求項１１に記載された半導体装置では、チップの形成形状の角部分に丸みが形成されている場合、複数の上記角部分の１つは、他の角部分とは異なる大きさで丸みが形成されているようにしたので、角部分の丸みの大きさから特定の角部分を認識することができるようになり、チップの向き、例えば１ピンの位置を認識することができる。
【００５２】
請求項１２に記載された半導体装置では、半導体装置の少なくとも一側面に凹凸形状からなるバーコードが形成されているようにしたので、側面に設けられた凹凸形状からなるバーコードに例えばロット情報や製品情報などの情報を記録することができ、バーコードによりチップ認識をすることができるようになる。
【００５３】
請求項１３に記載された半導体装置では、上記半導体基板の裏面に１又は複数の凹部からなるマーキングが形成されているようにしたので、複数の凹部からなるマーキングに例えばロット情報や製品情報などの情報を記録することができ、マーキングによりチップ認識をすることができるようになる。
【００５４】
請求項１４に記載された半導体装置では、上記半導体基板の裏面にレーザー照射によりマーキングが形成されているようにしたので、レーザー照射によるマーキングに例えばロット情報や製品情報などの情報を記録することができ、マーキングによりチップ認識をすることができるようになる。
【００５５】
請求項１５に記載された半導体装置では、本発明の半導体装置が適用される半導体装置の一例としての、２個以上の抵抗による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置の上記分割抵抗回路の形成領域において、本発明の半導体装置を構成する上記ヒューズ素子及び上記トリミング窓開口部を備えているようにしたので、上述のように、本発明の半導体装置によればトリミング処理後の抵抗値の変動をなくすことができるので、分割抵抗回路の出力電圧の精度を向上させることができる。さらに、顧客の要求に合わせてトリミング処理を行なう場合に、受注から発送までの工期を短縮することができる。
【００５６】
請求項１６に記載された半導体装置では、本発明の半導体装置が適用される半導体装置の他の例としての、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置の上記分割抵抗回路として本発明の半導体装置を構成する分割抵抗回路を備えているようにしたので、上述のように、本発明の半導体装置によればトリミング処理後の抵抗値の変動をなくすことができ、分割抵抗回路の出力電圧の精度を向上させることができるので、電圧検出回路の電圧検出能力の精度を向上させることができる。
【００５７】
請求項１７に記載された半導体装置では、本発明の半導体装置が適用される半導体装置のさらに他の例としての、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置の上記分割抵抗回路として本発明の半導体装置を構成する分割抵抗回路を備えているようにしたので、上述のように、本発明の半導体装置によればトリミング処理後の抵抗値の変動をなくすことができ、分割抵抗回路の出力電圧の精度を向上させることができるので、定電圧発生回路の出力電圧の安定性を向上させることができる。
【００５８】
また、半導体装置の製造方法において、トリミング窓開口部の形成領域において、安定にかつ精度良くレーザートリミングを行なうためと、半導体装置の信頼性の観点から、トリミング窓開口部の底部とヒューズ素子との間に適当な膜厚の絶縁膜を残存させることが要求される。一般に、半導体回路の集積度が増し、多層配線になると、ヒューズ素子の開口部のヒューズ素子のポリシリコン上の絶縁膜の膜厚を安定して形成することは困難になり、ヒューズ素子上の絶縁膜の残存膜厚の制御が困難であるという問題があった。
【００５９】
請求項２０に記載された半導体装置の製造方法では、上記絶縁膜をエッチングストッパ層として用いるようにしたので、半導体基板に形成されたトリミング窓開口部の底部と、ヒューズ素子との間に絶縁膜の膜厚を安定させて残存させることができる。これにより、多層配線化に対してもトリミング処理を安定した精度で実施することができる。
【００６０】
ダイシングソーを用いてシリコンウェハからここのチップを切り出す従来の半導体装置の製造方法では、ダイシングを行なった場合、図３７に示すように、シリコン基板１の裏面側のチッピング（チップ欠け）やクラック（亀裂）が大きくなり、チップの抗折応力の低下を招くという問題があった。また、ウェハレベルのＣＳＰではチップ裏面に刻字され、チップ裏面は実装時に表面側となるため、チッピングは外観上の問題ともなり得る。
【００６１】
請求項２１に記載された半導体装置の製造方法では、異方性エッチングを用いて上記トリミング窓開口部の形成と同時にウェハ状の半導体基板を個片化するようにしたので、切り出したチップ（半導体装置）のチッピングやクラックの発生を防止することができる。
さらに、従来のチップの個片化ではダイシング技術で縦横方向に切り出していたためチップの形状は長方形であったが、本発明の半導体装置の製造方法によればチップの個片化をエッチングで行なうことによりチップの形成形状を任意の形に加工することができる。
【００６２】
請求項２２に記載された半導体装置の製造方法では、半導体基板の主表面側の半導体ウェハの表面にテープ材料を貼り付けた後、半導体ウェハの裏面を研磨し、半導体ウェハを上記テープ材料に貼り付けた状態で、上記トリミング窓開口部を形成するようにしたので、研磨後の薄くなった半導体ウェハはテープ材料で支持されるため、搬送しやすくなり、チップの厚みを薄く仕上げることができる。さらに、トリミング窓開口部の形成と同時に半導体ウェハを個片化する場合は、従来技術で使用していたダイシングテープが不要となるため、製造工程での廃棄物の削減を図ることができる。
【００６３】
請求項２３に記載された半導体装置の製造方法では、上記トリミング窓開口部を形成する前に、トリミング窓開口部形成予定領域の近傍領域の上記半導体基板の厚みを他の領域に比べて薄くする工程を含むようにしたので、トリミング窓開口部を形成する際に半導体基板の厚みに起因するトリミング窓開口部とヒューズ素子の位置ずれを防止することができる。これにより、レーザー照射によるヒューズ素子の切断時にヒューズ素子を確実に切断できるようになる。さらに、トリミング窓開口部近傍領域の厚みを他の領域に比べて薄く形成することにより、後工程でトリミング窓開口部に充填された封止材が半導体基板の裏面から突出している状態をなくすことができ、封止材が機械的に剥がれるのを防止して、信頼性の向上を図ることができる。
【００６４】
請求項２４に記載された半導体装置の製造方法では、上記半導体基板としてシリコン基板を用い、シリコンの結晶面異方性エッチングにより、上記トリミング窓開口部形成予定領域の近傍領域の上記シリコン基板に凹部を形成して上記トリミング窓開口部形成予定領域の近傍領域の厚みを他の領域に比べて薄くするようにしたので、凹部の深さ、すなわちトリミング窓開口部形成予定領域のシリコン基板の厚みに関して良好な制御性をもって、トリミング窓開口部近傍領域の厚みを他の領域に比べて薄く形成することができる。
【００６５】
請求項２５に記載された半導体装置の製造方法では、請求項２０に記載された製造方法において、上記凹部を形成する前に、上記シリコン基板に対して、上記凹部の底部に対応する領域に主表面側からホウ素を導入する工程を含むようにしたので、ホウ素が導入された領域をエッチングストッパ領域とすることができ、凹部の深さ、すなわちトリミング窓開口部形成予定領域のシリコン基板の厚みの制御性を向上させることができる。
【００６６】
請求項２６に記載された半導体装置の製造方法では、請求項１９に記載された製造方法において、上記半導体基板として、シリコン基板の主表面側に、少なくともトリミング窓開口部形成予定領域近傍でシリコン酸化膜を介してエピタキシャル成長層が形成されているものを用い、上記シリコン酸化膜をエッチングストッパ層にしてトリミング窓開口部形成予定領域の近傍領域の上記シリコン基板に開口部を形成して、上記トリミング窓開口部形成予定領域の近傍領域の厚みを他の領域に比べて薄くするようにしたので、エピタキシャル成長層の厚みを制御することにより、トリミング窓開口部形成予定領域のシリコン基板の厚みの制御性を向上させることができる。
【００６７】
請求項２７に記載された半導体装置の製造方法では、請求項２２に記載された製造方法において、シリコンの結晶面異方性エッチングにより上記シリコン基板への上記開口部の形成を行なうようにしたので、上記シリコン基板に上記開口部を形成する際のオーバーエッチ及びアンダーエッチを防止することができる。
【００６８】
請求項２８に記載された半導体装置の製造方法では、請求項２３に記載された製造方法において、上記半導体基板として上記シリコン酸化膜のトリミング窓開口部形成領域に対応する領域に開口部が形成されているものを用い、シリコンの結晶面異方性エッチングにより、上記シリコン基板への上記開口部の形成及び上記エピタキシャル成長層への上記トリミング窓開口部の形成を連続して行なうようにしたので、シリコン基板への開口部の形成とエピタキシャル成長層へのトリミング窓開口部の形成を別工程で行なう場合に比べて製造工程を短縮できる。
【００６９】
請求項２９に記載された半導体装置の製造方法では、上記トリミング窓開口部を介して上記ヒューズ素子にレーザー照射を行なう際に、上記半導体基板の裏面にレーザー照射によるマーキングを形成する工程を含むようにしたので、レーザー照射によるヒューズ素子の切断工程において、例えばロット情報や製品情報などの情報を記録したマーキングを形成することができ、製造時間を短縮することができる。
【００７０】
請求項３０に記載された半導体装置の製造方法では、上記トリミング窓開口部を封止する工程を含むようにし、例えば、請求項３１に記載された半導体装置の製造方法では、上記トリミング窓開口部を封止する手段の一例として、上記トリミング窓開口部に樹脂材料を充填するようにしたので、切断後のヒューズ素子において異物混入によるショートを防止することができ、さらに、吸湿や酸化などによるヒューズ素子形成領域周辺の腐食を防止することができ、信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００７１】
図１は、半導体装置の一実施例を示す図であり、（Ａ）はヒューズ素子を切断していない部分のヒューズ素子及び金属電極パッド部分を示す断面図、（Ｂ）はヒューズ素子を切断した部分のヒューズ素子及び金属電極パッド部分を示す断面図を示す。
【００７２】
厚みが５０〜２００μｍのシリコン基板（半導体基板）１上に、例えばシリコン酸化膜からなる下地絶縁膜３が形成されている。下地絶縁膜３の膜厚は例えば０.５〜０.８μｍである。下地絶縁膜３上にゲート電極や抵抗体などのポリシリコン膜５と、ポリシリコン膜からなるヒューズ素子７が形成されている。ポリシリコン膜５及びヒューズ素子７の形成領域を含むシリコン基板１上全面に例えばＢＰＳＧ膜からなる層間絶縁膜９が形成されている。層間絶縁膜９にはポリシリコン膜５に対応して接続孔１１が形成され、ヒューズ素子７に対応して接続孔（図示は省略）が形成されている。
【００７３】
層間絶縁膜９上及び接続孔１１内に例えばＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％（質量パーセント））からなる金属配線層１３及び金属電極パッド１５が形成されている。図１（Ｂ）では、ヒューズ素子７は切断されている。図１（Ａ）及び（Ｂ）にはそれぞれ１つずつしかヒューズ素子７を示していないが、シリコン基板１の他の領域に複数のヒューズ素子７が形成されている。
【００７４】
層間絶縁膜９上に例えば下層が０.４μｍの膜厚をもつＰＳＧ膜１７、上層が１.２μｍの膜厚をもつＳｉＮ膜１９からなるパッシベーション膜が形成されている。さらにその上に例えば５.３μｍの膜厚をもつポリイミド膜２１が形成されている。ポリイミド膜２１に替えて、例えばポリベンゾオキサゾール（スミレジンＣＲＣ−８３００（住友ベークライト株式会社の製品））からなる膜を用いてもよい。
ＰＳＧ膜１７、ＳｉＮ膜１９及びポリイミド膜２１には、金属電極パッド１５に対応してパッド開口部２３が形成されている。
【００７５】
ポリイミド膜２１上及びパッド開口部２３内に、例えばＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％）からなる第２金属配線層２５及び第２金属電極パッド２７が形成されている。第２金属配線層２５上及び第２金属電極パッド２７上に、例えば下層から順にＴｉ層／Ｎｉ層／Ａｇ層（膜厚：０.１μｍ／０.４μｍ／０.１μｍ）からなるバリアメタル層３３が形成されている。
【００７６】
第２金属配線層２５上を含むポリイミド膜２１上に、例えば２５μｍの膜厚をもつポリイミド膜２９が形成されている。ポリイミド膜２９は最終保護膜を構成する。ポリイミド膜２９に替えて、例えばポリベンゾオキサゾール（スミレジンＣＲＣ−８３００（住友ベークライト株式会社の製品））からなる膜を用いてもよい。
【００７７】
ポリイミド膜２９には第２金属電極パッド２７に対応して第２パッド開口部３１が形成されている。第２金属電極パッド２７上にバリアメタル層３３を介して、例えば半田からなる外部接続端子３５が形成されている。外部接続端子３５はその先端部分がポリイミド膜２９の表面から突出して設けられている。
【００７８】
シリコン基板１には、ヒューズ素子７の形成領域に対応して、裏面１ｂから主表面１ａに貫通して、トリミング窓開口部３７が形成されている。
切断されていないヒューズ素子７に対応するトリミング窓開口部３７の底部と、ヒューズ素子７との間には下地酸化膜３が残存している（図１（Ａ）参照）。切断されているヒューズ素子７に対応する位置の下地酸化膜３は、ヒューズ素子７の切断時に同時に除去され、存在していない（図１（Ｂ）参照）。
【００７９】
トリミング窓開口部３７内には、封止樹脂３９が充填されている。封止樹脂３９の材料としては、例えばエポキシ樹脂（ＣＥＬ−Ｃ−３１４０（日立化成工業株式会社製））などを挙げることができる。
【００８０】
図２は半導体装置の製造方法の一実施例を示すフローチャートである。図３から図５はその工程断面図である。以下、図面において、シリコンウェハには半導体基板と同じ符号を付す。
【００８１】
（１）シリコンウェハ１の主表面１ａ上に下地絶縁膜３を形成する。下地絶縁膜３上にポリシリコン膜５及びヒューズ素子７を形成する。下地絶縁膜３上に層間絶縁層９としてのＢＰＳＧ膜を形成する。層間絶縁層９に接続孔１１を形成するとともに、シリコンウェハからチップを分割するための分離領域上の層間絶縁層９及び下地絶縁膜３を選択的に除去する。
【００８２】
シリコンウェハ１上全面に、例えばスパッタ法により、Ａｌ−Ｓｉ合金（Ｓｉ：１ｗ％）を３μｍの膜厚に堆積して金属材料層を形成し、写真製版技術及びエッチング技術により、金属材料層をパターニングして金属配線層１３及び金属電極パッド１５を形成する。
【００８３】
例えばＣＶＤ（化学的気相成長）法により、シリコンウェハ１上全面に、ＰＳＧ膜１７を０.４μｍの膜厚で形成し、さらにその上にＳｉＮ膜１９を１.２μｍの膜厚で形成してパッシベーション膜を形成する。さらにその上に、例えばポジ型感光性ポリイミド材料層を回転塗布により５.３μｍの膜厚に形成する。露光及び現像処理により、金属電極パッド１５と分離領域に対応してポジ型感光性ポリイミド材料層に開口部を形成する。その後、３２０℃のポリイミド硬化処理を行なってポリイミド膜２１を形成する。
【００８４】
ポリイミド膜２１をマスクにして、ＳｉＮ膜１９及びＰＳＧ膜１７をエッチングし、金属電極パッド１５上のＰＳＧ膜１７、ＳｉＮ膜１９及びポリイミド膜２１にパッド開口部２３を形成し、分離領域のＰＳＧ膜１７、ＳｉＮ膜１９を除去する（図２（ステップＳ１）及び図３（ａ）参照）。
【００８５】
（２）ポリイミド膜２１上及びパッド開口部２３内に第２金属配線層２５及び第２金属電極パッド２７を形成する。第２金属配線層２５上面及び第２金属電極パッド２７上面にバリアメタル層３３を形成する（図２（ステップＳ２）及び図３（ｂ）参照）。
【００８６】
第２金属配線層２５及び第２金属電極パッド２７の材料は、例えばアルミニウム合金層（Ａｌ−Ｓｉ合金（Ｓｉ：１ｗ％）、Ａｌ−Ｓｉ−Ｃｕ合金（Ｓｉ：１ｗ％、Ｃｕ：０.５ｗ％）やＡｌ−Ｃｕ（Ｃｕ：１ｗ％）、Ａｌ−Ｃｕ（Ｃｕ：２ｗ％）など）や銅を挙げることができる。
【００８７】
第２金属配線層２５及び第２金属電極パッド２７の材料にＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％）を使用する場合、スパッタリング法によってＡｌ−Ｓｉ合金（Ｓｉ：１ｗ％）からなるアルミニウム合金層を３μｍの厚みに成膜し、さらにその上にＴｉ層／Ｎｉ層／Ａｇ層（膜厚：０.１μｍ／０.４μｍ／０.１μｍ）からなるバリアメタル層３３をスパッタリング法又は蒸着法によって成膜する。レシスト塗布、写真製版法による露光及び現像により配線パターンに対応したレジストパターンを形成する。ウェットエッチングによりバリアメタル層３３を選択的に除去し、さらにドライエッチングによりアルミニウム合金層を選択的に除去して第２金属配線層２５及び第２金属電極パッド２７を完成させる。エッチング後、レジストパターンをプラズマアッシャーで除去する。バリアメタル層３３は他の金属材料であってもよく、例えばＴｉ層／Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、などを挙げることができる。
【００８８】
第２金属配線層２５及び第２金属電極パッド２７の材料に銅を使用する場合、スパッタリング法により、銅のマイグレーション防止と密着力向上のためのクロムを０.１μｍの膜厚で、銅を０.５μｍの膜厚で順次成膜する。レシスト塗布、写真製版法による露光及び現像により配線パターンに対応したレジストパターンを形成する。電解メッキ法により、銅配線を５μｍの膜厚に成膜し、さらにその上にニッケルを３μｍ、パラジウムを０.５μｍ、金を１μｍの膜厚で順次成膜してバリアメタル層３３を形成する。アッシャーでレジストパターンを除去した後、銅配線が形成されていない部分のクロム及び銅をウェットエッチングで除去し、第２金属配線層２５及び第２金属電極パッド２７を完成させる。
【００８９】
（３）スピンコート法により、例えばネガ型感光性ポリイミド材料層を２５μｍの膜厚で塗布形成する（図２（ステップＳ３）参照）。
【００９０】
（４）第２パッド開口部形成領域及び分離領域に対応して遮光部をもつレチクルを用いて露光処理を施して、第２パッド開口部形成領域及び分離領域を除くネガ型感光性ポリイミド材料層に光照射する。現像処理を施して、ネガ型感光性ポリイミド材料層に第２金属電極パッド２７の形成領域に対応して第２パッド開口部３１を形成し、分離領域のネガ型感光性ポリイミド材料層を除去する。その後、３２０℃のポリイミド硬化処理を施してポリイミド膜２９を形成する（図２（ステップＳ４）及び図３（ｃ）参照）。
【００９１】
（５）スクリーン印刷法により、第２パッド開口部３１の位置に対応して、クリーム半田を３００μｍの厚みに成膜した後、赤外線リフロー炉を用いた加熱溶融法により温度２６０℃で１０秒間加熱して外部接続端子３５を形成する。その後、スクリーン印刷法で用いたフラックスを専用洗浄液で除去し、水洗、乾燥させる（図２（ステップ５）及び図３（ｄ）参照）。
【００９２】
続きの工程を図４及び図５を参照して説明する。図４及び図５では、上記の工程（１）から工程（５）で形成した絶縁層及び金属配線層の図示は省略し、シリコンウェハ１として一体化して示している。また、分離領域に対応してポリイミド膜２９に設けられた溝の図示は省略している。
【００９３】
（６）外部接続端子３５にテストピン３６を接触させてウェハテストを行なう。これにより、チップごとに切断するヒューズ素子を決定し、チップごとにデータ保存する（図２（ステップＳ６）及び図４（ｅ）参照）。
【００９４】
（７）外部接続端子３５が形成されている側のシリコンウェハ１の表面１ａにグラインド研磨時の表面保護テープ（例えばＰＥＴ（poly ethylene terephthalate）やポリオレフィンなどを基材としたもの）４１を貼り付ける。ここで、表面保護テープ４１は、例えば紫外線を照射することにより硬化して粘着力が無くなるものを使用する（図４（ｆ）参照）。
シリコンウェハ１の裏面１ｂをグラインド研磨して、シリコンウェハ１の厚みを例えば５０〜２００μｍにする（図２（ステップ７）及び図４（ｇ）参照）。
【００９５】
（８）シリコンウェハ１の裏面１ｂを研磨した後、表面保護テープ４１を剥がさずに残した状態で、裏面１ｂ上にフォトレジスト４３をスピンコートにより塗布する（図４（ｈ）参照）。
ＩＲアライナのＩＲ赤外線透過式の位置合わせ機能又は画像認識による表裏位置合わせ機能を使用してシリコンウェハ１のトリミング窓開口部形成領域及び分離領域と位置合わせを行ない、フォトレジスト４３を露光及び現像して、図６にも示すように、トリミング窓開口部形成領域に対応して開口部４５を形成し、分離領域に対応してフォトレジスト４３に開口部４７を形成する（図５（ｉ）参照）。開口部４５の寸法は例えば５×５μｍであり、開口部４７の幅寸法は例えば１〜１０μｍである。フォトレジスト４３には、上面側から見て、チップ形成領域形状に対応して角部分に丸みが設けられている（図６参照）。
【００９６】
表面保護テープ４１を残した状態で、例えば、シリコンウェハ１を裏面１ｂがプラズマ室に向くようにして、陽極結合方式の平行平板型ドライエッチング装置（ＩＣＰ（Inductive Coupled Plasma）エッチャ）を用いてシリコンウェハ１のエッチングを行なう。ＳＦ6（六弗化硫黄）とＣ4Ｆ8（パーフルオロシクロブタン）をそれぞれ１１０ｃｃ、１００ｃｃの割合で混合した反応ガスを導入口から流入させ、反応室内を２.１Ｐａの圧力に保持し、コイルに６００Ｗの高周波電力を５.５秒間印加して、露出した被加工部のシリコンとプラズマ内に残存するラジカルや反応ガスイオンとの間に物理化学的反応等を起こさせることでシリコンウェハ１の被加工部からシリコンを除去する。次に、ＳＦ6を止め、Ｃ4Ｆ8を１９０ｃｃ流し、反応室内を１.６Ｐａの圧力に保持し、コイルに６００Ｗの高周波電力を５秒間印加して、シリコンの除去された溝又はホールの側壁部に反応生成物を付着させる。これらの５.５秒と５.０秒のステップ繰り返し、反応生成物が溝又はホールの側壁部のエッチングマスクとなりながら、異方的にエッチングが進行する。
【００９７】
このプラズマエッチング処理では、トリミング窓開口部形成領域においては下地酸化膜３がエッチングストッパ層として機能し、分離領域においては表面保護テープ４１でエッチングが停止する。これにより、ヒューズ素子の形成領域に対応してトリミング窓開口部３７が形成され、シリコンウェハ１が個々のチップ４に分割される（図２（ステップＳ８）及び図５（ｊ）参照）。
【００９８】
アッシャーにより、フォトレジスト４３の除去を行なう（図５（ｋ）参照）。図７に、トリミング窓開口部３７が形成され、シリコンウェハ１が個々のチップ４に分割された状態を拡大して示す断面図を示す。
【００９９】
（９）上記工程（６）でのウェハテスト結果に基づいて、所定のヒューズ素子にＩＲアライナを利用してレーザー照射を行なってトリミング処理を行なう（図２（ステップＳ９）参照）。図８に、ヒューズ素子７が切断された状態の断面図を拡大して示す。このとき、裏面１ｂにチップ識別用のレーザーマーキングを行なう。レーザーマーキングではＩＲアライナを利用し、各チップ形成領域に対応して裏面１ｂに印字（図示は省略）を設ける。
【０１００】
（１０）レーザートリミング処理後のシリコンウェハ１のトリミング窓開口部３７内に、封止樹脂３９を充填する（図２（ステップＳ１０）及び図５（ｌ）参照）。
図１及び図５（ｌ）において、封止樹脂３９はトリミング窓開口部３７の底部（シリコンウェハ１の主表面１ａ側）まで充填されているが、本発明はこれに限定されるものではなく、少なくともトリミング窓開口部３７の裏面１ｂ側の部分が封止されている状態であればよい。
【０１０１】
（１１）シリコンウェハ１の主表面１ａ側に紫外線照射機で紫外線照射し、表面保護テープ４１の粘着力をなくす。ピックアップニードル４９でチップ４を押し上げ、個片化したチップ４の取り出しを行なう（図２（ステップＳ１１）及び図５（ｍ）参照）。
【０１０２】
この実施例では、トリミング窓開口部３７の形成について、半導体基板の主表面上の絶縁膜に形成するのではなく、最終保護膜であるポリイミド膜２９を形成した後（工程（４）参照）、すなわちアセンブリ工程完了後に、シリコンウェハ１の裏面１ｂ側からトリミング窓開口部３７を形成する（工程（８）参照）。そして、トリミング窓開口部３７を介してレーザートリミング処理（工程（９）参照）を行なっているので、従来技術のようにはトリミング処理後に最終保護膜を形成する工程はなく、例えば抵抗値の調整をヒューズ素子の切断によって行なうアナログＩＣにおいて、トリミング処理後の抵抗値の変動をなくすことができ、電気特性の精度を向上させることができる。さらに、顧客の要求に合わせてトリミング処理を行なう場合に、受注から発送までの工期を短縮することができる。
【０１０３】
さらに、この実施例では、上記工程（８）において、トリミング窓開口部３７を形成する際に下地絶縁膜３をエッチングストッパ層として用いているので（図７参照）、トリミング窓開口部３７の底部とヒューズ素子７との間に絶縁膜の膜厚を安定させて残存させることができる。これにより、多層配線化に対してもトリミング処理を安定した精度で実施することができる。
【０１０４】
さらに、この実施例では、上記工程（７）において、シリコンウェハ１の表面１ａに表面保護テープ４１を貼り付けた後、シリコンウェハ１の裏面１ｂを研磨し、上記工程（８）において、シリコンウェハ１を表面保護テープ４１に貼り付けた状態で、トリミング窓開口部３７を形成しているので、研磨後の薄くなったシリコンウェハ１は表面保護テープ４１で支持されるため、搬送しやすくなり、チップ４の厚みを薄く仕上げることができる。
【０１０５】
さらに、この実施例では、上記工程（８）において、トリミング窓開口部３７の形成と同時に、シリコンウェハ１を個片化しているので、切り出したチップ４のチッピングやクラックの発生を防止することができる。さらに、従来技術で使用していたダイシングテープが不要となるため、製造工程での廃棄物の削減を図ることができる。
【０１０６】
さらに、従来のチップの個片化ではダイシング技術で縦横方向に切り出していたためチップの形状は長方形であったが、この実施例によれば、チップ４の個片化をエッチングで行なうことによりチップ４の形成形状を任意の形に加工することができる。
【０１０７】
図９は取り出したチップ４を示す平面図であり、（Ａ）は上面を示し、（Ｂ）は裏面を示す。
取り出したチップ４の外形を形成するシリコン基板１及びポリイミド膜２９の形成形状は、その角部分３０が丸みをもって形成されている。これにより、チップの搬送時などにおけるチッピングやクラックの発生を防止することができ、外観不良の低減及び信頼性の向上を図ることができる。
【０１０８】
また、チップ４の裏面１ｂには、上記工程（９）で、レーザートリミング処理と同時に、レーザー照射により刻印したレーザーマーキング５１が形成されている（（Ｂ）参照）。レーザーマーキング５１には例えばロット情報や製品情報などの情報が記録されている。レーザートリミング処理と同時にレーザーマーキング５１を印字することにより、製造時間を短縮することができる。
【０１０９】
さらに、この実施例では、封止樹脂３９によりトリミング窓開口部３７を封止しているので、切断後のヒューズ素子７（図１（Ｂ）参照）において異物混入によるショートを防止することができ、さらに、吸湿や酸化などによるヒューズ素子形成領域周辺の腐食を防止することができ、信頼性の向上を図ることができる。
【０１１０】
図１０は、半導体装置の他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は側面図である。図１及び図９と同じ部分には同じ符号を付し、それらの部分の説明は省略する。
シリコン基板１の表面１ｂに、凹部からなるドット５３が複数形成されており、ドット５３によりマーキングが形成されている。
【０１１１】
図１１は、半導体装置の製造方法の他の実施例の一部を示す工程断面図である。この実施例は図１０に示したチップを製作するものである。工程（１）から工程（７）までは図２から図５を参照して説明した実施例とほぼ同じなので説明を省略する。以下、この実施例を工程（８）から説明する。
【０１１２】
（８）裏面１ｂにフォトレジスト４３を形成したシリコンウェハ１について、ＩＲアライナを使用してシリコンウェハ１のトリミング窓開口部形成領域及び分離領域と位置合わせを行ない、フォトレジスト４３を露光及び現像して、トリミング窓開口部形成領域に対応して開口部（図示は省略）を形成し、フォトレジスト４３に分離領域に対応して開口部４７を形成し、マーキング用のドット５３（図１０参照）に対応して開口部５５を形成する（図１１（ｉ）参照）。各開口部５５の大きさは、例えば写真製版の解像限界の大きさで形成する。また、フォトレジスト４３には、上面側から見て、チップ形成領域形状に対応して角部分に丸みが設けられている。
【０１１３】
（９）表面保護テープ４１を残した状態で、図５（ｊ）を参照して説明した上記工程（８）と同様にしてシリコンウェハ１のエッチングを行なう。これにより、トリミング窓開口部（図示は省略）が形成され、開口部４７に対応する分離領域のシリコンウェハ１が選択的に除去されてシリコンウェハ１が個々のチップ４に分割されるとともに、開口部５５に対応してシリコンウェハ１の裏面１ｂに凹部からなるドット５３が形成される。開口部５５の寸法は小さいので、トリミング窓開口部に対応する開口部及び分離領域に対応する開口部５５に対応する領域のシリコンウェハ１のエッチングレートは開口部４７に対応する領域に比べて遅くなり、ドット５３はシリコンウェハ１を貫通しない（図１１（ｊ）参照）。
【０１１４】
（１０）アッシャーにより、フォトレジスト４３の除去を行なう。
図４（ｅ）を参照して説明した上記工程（６）でのウェハテスト結果に基づいて、所定のヒューズ素子にＩＲアライナを利用してレーザー照射を行なってトリミング処理を行なう。このとき、裏面１ｂに、トリミング窓開口部（図示は省略）及び凹部５３とは異なる領域にレーザーマーキングを行なってもよい。
レーザートリミング処理後のシリコンウェハ１のトリミング窓開口部内に、封止樹脂（図示は省略）を充填する。（図１１（ｋ）参照）。
【０１１５】
（１１）シリコンウェハ１の主表面１ａ側に紫外線照射機で紫外線照射し、表面保護テープ４１の粘着力をなくす。ピックアップニードル４９でチップ４を押し上げ、個片化したチップ４の取り出しを行なう（図１１（ｌ）参照）。
【０１１６】
このように、チップ４の形成領域内にマーキング形成用の開口部５５をもつフォトレジスト４３をマスクにして、トリミング窓開口部の形成及びチップ４の切出しを行なうことにより、トリミング窓開口部の形成及びチップ４の切出しと同時に、例えばロット情報や製品情報などの情報をドット５３からなるマーキングに記録することができ、マーキング用の印字工程をなくすことができる。
【０１１７】
図１２は、半導体装置のさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は側面図である。図１及び図９と同じ部分には同じ符号を付し、それらの部分の説明は省略する。
【０１１８】
チップ４の一側面に、凹凸形状からなるバーコード５７が形成されている。バーコード５７には、例えばロット情報や製品情報などの情報が記録されている。
【０１１９】
このチップを製作するための、半導体装置の製造方法の他の実施例は、図２から図５を参照して説明した実施例とほぼ同じである。異なる点は、図５（ｉ）を参照して説明した上記工程（８）において、フォトレジスト４３に、開口部４５，４７に加えて、バーコード５７に対応する凹凸形状を形成する点である。その後、バーコード５７に対応する凹凸形状をもつフォトレジスト４３をマスクにしてシリコンウェハ１を選択的に除去することにより、トリミング窓開口部３７の形成及びチップ４の切出しと同時に、チップ４の一側面に凹凸形状からなるバーコード５７を形成することができる。また、図２ステップＳ９を参照して説明した上記工程（９）におけるレーザートリミング処理工程において、シリコンウェハ１の裏面１ｂへのチップ識別用のレーザーマーキングは行なってもよいし、行なわなくてもよい。
【０１２０】
図１３は、半導体装置のさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は側面図である。図１及び図９と同じ部分には同じ符号を付し、それらの部分の説明は省略する。
【０１２１】
外部接続端子３５の１つである１ピンの位置に最も近い角部分３０ａは、他の３つの角部分３０ｂに比べて丸みの大きさが大きく形成されている。これにより、角部分３０ａ，３０ｂの大きさから１ピンの位置を認識することができる。
【０１２２】
このチップを製作するための、半導体装置の製造方法の他の実施例は、図２から図５を参照して説明した実施例とほぼ同じである。異なる点は、図５（ｉ）を参照して説明した上記工程（８）において、フォトレジスト４３に開口部４５，４７を形成する際に、角部分３０ａに対応する領域のフォトレジスト４３の角部分が角部分３０ｂに対応する領域のフォトレジスト４３の角部分よりも丸みの大きさが大きくなるように、開口部４７を形成する点である。その後、角部分の丸みの大きさが異なるフォトレジスト４３をマスクにしてシリコンウェハ１を選択的に除去することにより、トリミング窓開口部３７の形成及びチップ４の切出しと同時に、角部分３０ａの丸みの大きさが他の３つの角部分３０ｂに比べて大きく形成されたチップ４を形成することができる。また、図２ステップＳ９を参照して説明した上記工程（９）におけるレーザートリミング処理工程において、シリコンウェハ１の裏面１ｂへのチップ識別用のレーザーマーキングは行なってもよいし、行なわなくてもよい。
【０１２３】
上記の実施例では、本発明の半導体装置をウェハレベルＣＳＰに適用しているが、本発明はこれに限定されるものではなく、半導体基板の主表面上に絶縁膜を介してヒューズ素子を備えた半導体装置であれば、どのような半導体装置にも適用することができる。
【０１２４】
また、上記の実施例では、トリミング窓開口部３７を封止樹脂３９により封止しているが、本発明はこれに限定されるものではなく、他の方法、例えばシリコン基板１の裏面１ｂに絶縁膜を形成する等により、トリミング窓開口部３７を封止するようにしてもよい。
【０１２５】
本発明が適用される、レーザートリミングにより電気的特性が調整されるアナログ回路を含む半導体装置の例として、例えば定電圧発生回路を備えた半導体装置や電圧検出回路を備えた半導体装置を挙げることができる。
【０１２６】
図１４は定電圧発生回路を備えた半導体装置の一実施例を示す回路図である。
直流電源５９からの電源を負荷６１に安定して供給すべく、定電圧発生回路６３が設けられている。定電圧発生回路６３は、直流電源５９が接続される入力端子（Ｖbat）６５、基準電圧発生回路（Ｖref）６７、演算増幅器６９、出力ドライバを構成するＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳと略記する）７１、分割抵抗Ｒ１，Ｒ２及び出力端子（Ｖout）７３を備えている。
【０１２７】
定電圧発生回路６３の演算増幅器６９では、出力端子がＰＭＯＳ７１のゲート電極に接続され、反転入力端子に基準電圧発生回路６７から基準電圧Ｖrefが印加され、非反転入力端子に出力電圧Ｖoutを抵抗Ｒ１とＲ２で分割した電圧が印加され、抵抗Ｒ１，Ｒ２の分割電圧が基準電圧Ｖrefに等しくなるように制御される。
【０１２８】
図１５は、電圧検出回路を備えた半導体装置の一実施例を示す回路図である。
６９は演算増幅器で、その反転入力端子に基準電圧発生回路６７が接続され、基準電圧Ｖrefが印加される。入力端子（Ｖsens）７７から入力される測定すべき端子の電圧が分割抵抗Ｒ１とＲ２によって分割されて演算増幅器６９の非反転入力端子に入力される。演算増幅器６９の出力は出力端子７９を介して外部に出力される。
【０１２９】
電圧検出回路７５において、測定すべき端子の電圧が高く、分割抵抗Ｒ１とＲ２により分割された電圧が基準電圧Ｖrefよりも高いときは演算増幅器６９の出力がＨレベルを維持し、測定すべき端子の電圧が降下してきて分割抵抗Ｒ１とＲ２により分割された電圧が基準電圧Ｖref以下になってくると演算増幅器６９の出力がＬレベルになる。
【０１３０】
一般に、図１４に示した定電圧発生回路や図１５に示した電圧検出回路では、製造プロセスのバラツキに起因して基準電圧発生回路からの基準電圧Ｖrefが変動するので、その変動に対応すべく、分割抵抗としてヒューズ素子の切断により抵抗値を調整可能な抵抗回路（分割抵抗回路と称す）を用いて、分割抵抗の抵抗値を調整している。
【０１３１】
図１６は、本発明のヒューズ素子及びトリミング窓開口部が適用される分割抵抗回路の一例を示す回路図である。図１７及び図１８は、その分割抵抗回路のレイアウト例を示すレイアウト図であり、図１７はヒューズ素子部分のレイアウト例を示し、図１８は設定抵抗素子部分のレイアウト例を示す。
【０１３２】
図１６に示すように、抵抗素子Ｒbottom、ｍ＋１個（ｍは正の整数）の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、抵抗素子Ｒtopが直列に接続されている。設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各設定抵抗素子に対応してヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されている。
【０１３３】
図１７に示すように、ヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍは、例えばシート抵抗が２０Ω〜４０Ωのポリシリコン膜により形成されている。これらのヒューズ素子は図１のヒューズ素子７に対応している。図１６での図示は省略しているが、各ヒューズ素子の形成領域に対応して、半導体基板にトリミング窓開口部３７（図１参照）が形成されている。
【０１３４】
設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの値は抵抗素子Ｒbottom側から順に二進数的に増加するよう設定されている。すなわち、設定抵抗素子ＲＴｎの抵抗値は、設定抵抗素子ＲＴ０の抵抗値を単位値とし、その単位値の２n倍である。
例えば、図１８に示すように、同じ素材、同じ向き及び同じ寸法で形成された複数のポリシリコンパターン８１を用い、設定抵抗素子ＲＴ０を１本のポリシリコンパターン８１を単位抵抗値とし、設定抵抗素子ＲＴｎを２n本のポリシリコンパターン８１により構成する。ポリシリコンパターン８１は、例えばＰ型不純物又はＮ型不純物が注入されて１００Ω〜１０ｋΩのシート抵抗をもつ高抵抗ポリシリコン膜により形成される。
【０１３５】
図１７及び図１８において、符号Ａ−Ａ間、符号Ｂ−Ｂ間、符号Ｃ−Ｃ間、符号Ｄ−Ｄ、符号Ｅ−Ｅ、符号Ｆ−Ｆ及び符号Ｇ−Ｇ間はそれぞれメタル配線８３により電気的に接続されている。メタル配線８３は、例えばアルミニウム９８.５％、シリコン１％、銅０.５％を含む合金により形成され、そのシート抵抗は０.０４Ω〜０.１Ωである。
【０１３６】
このように、抵抗対の比の精度が重視される分割抵抗回路では、製造工程での作り込み精度を上げるために、一対の設定抵抗素子及びヒューズ素子からなる単位抵抗が直列に接続されて梯子状に配置されている。
このような分割抵抗回路では、任意のヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍをレーザービームで切断することにより、所望の直列抵抗値を得ることができる。
【０１３７】
図１６に示した分割抵抗回路を図１４に示した定電圧発生回路の分割抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ７１のドレインに接続する。さらに、抵抗素子Ｒbottom、ＲＴ０間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器６９の非反転入力端子に接続する。
【０１３８】
また、図１６に示した分割抵抗回路を図１５に示した電圧検出回路の分割抵抗Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を入力端子７７に接続する。さらに、抵抗素子Ｒbottom、ＲＴ０間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器６９の非反転入力端子に接続する。
【０１３９】
本発明のヒューズ素子及びトリミング窓開口部を適用した分割抵抗回路においては、アセンブリ工程完了後にレーザートリミング処理を行なうことができ、従来技術のようにはトリミング処理後にアセンブリ工程が行なわれることはないので、分割抵抗回路の出力電圧の精度を向上させることができる。さらに、顧客の要求に合わせてトリミング処理を行なう場合に、受注から発送までの工期を短縮することができる。
【０１４０】
さらに、図１４に示した、本発明のヒューズ素子及びトリミング窓開口部を適用した分割抵抗回路を備えていている定電圧発生回路６３では、分割抵抗回路を構成する分割抵抗Ｒ１，Ｒ２の出力電圧の精度を向上させることができるので、定電圧発生回路６３の出力電圧の安定性を向上させることができる。
【０１４１】
さらに、図１５に示した、本発明のヒューズ素子及びトリミング窓開口部を適用した分割抵抗回路を備えていている電圧検出回路７５では、分割抵抗回路を構成する分割抵抗Ｒ１，Ｒ２の出力電圧の精度を向上させることができるので、電圧検出回路７５の電圧検出能力の精度を向上させることができる。
【０１４２】
ただし、本発明のヒューズ素子及びトリミング窓開口部を適用した分割抵抗回路が適用される半導体装置は、定電圧発生回路を備えた半導体装置及び電圧検出回路を備えた半導体装置に限定されるものではなく、分割抵抗回路を備えた半導体装置であれば適用することができる。
【０１４３】
また、本発明のヒューズ素子及びトリミング窓開口部が適用される半導体装置は分割抵抗回路を備えた半導体装置に限定されるものではなく、ヒューズ素子及びトリミング窓開口部を備えた半導体装置であれば、本発明を適用することができる。
【０１４４】
図１９は、半導体装置のさらに他の実施例を示す図であり、（Ａ）はヒューズ素子を切断していない部分のヒューズ素子及び金属電極パッド部分を示す断面図、（Ｂ）はヒューズ素子を切断した部分のヒューズ素子及び金属電極パッド部分を示す断面図を示す。図２０はこの実施例の全体を示す平面図であり、（Ａ）は上面を示し、（Ｂ）は裏面を示す。図１及び図９と同じ役割を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１４５】
この実施例において、シリコン基板１の厚みは例えば４００μｍであり、シリコン基板１の主表面１ａ及び裏面１ｂは（１００）面である。
この実施例が図１及び図９に示した実施例と異なる点について説明する。
シリコン基板１の裏面１ｂのトリミング窓開口部３７の近傍領域にテーパ形状の凹部１０１が形成されており、シリコン基板１のトリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されている。凹部１０１はアルカリ水溶液を用いたシリコンの結晶面異方性エッチングによって形成されたものである。図２０（Ｂ）に示すように、凹部１０１は複数のトリミング窓開口部３７で共通に形成されている。ただし、トリミング窓開口部３７ごとに凹部１０１が設けられていてもよい。
【０１４６】
凹部１０１の底部に対応するシリコン基板１の領域にホウ素が高濃度に、例えば主表面１ａ側の表面濃度が７×１０19／ｃｍ3で導入されてホウ素高濃度領域１０３（シボで示す部分参照）が形成されている。
例えば、凹部１０１の深さは３５０μｍであり、凹部１０１の底部のシリコン基板１の厚み、すなわちホウ素高濃度領域１０３の厚みは５〜１０μｍである。
【０１４７】
トリミング窓開口部３７は、凹部１０１の底部、すなわちシリコン基板１のホウ素高濃度領域１０３に設けられている。トリミング窓開口部３７内に充填された封止樹脂３９の凹部１０１側の端部は凹部１０１内に設けられており、凹部１０１の底部から突出しているが、シリコン基板１の裏面１ｂからは突出していない。
【０１４８】
この実施例では、シリコン基板１は、凹部１０１によってトリミング窓開口部３７近傍領域の厚みが他の領域に比べて薄く形成されているので、トリミング窓開口部３７を形成する際にシリコン基板１の厚みに起因するトリミング窓開口部３７とヒューズ素子７の位置ずれを防止することができ、レーザー照射によるヒューズ素子の切断時にヒューズ素子を確実に切断できるようになる。
さらに、凹部１０１によってトリミング窓開口部３７の近傍領域のシリコン基板１の厚みが他の領域に比べて薄くなっているので、トリミング窓開口部３７に充填された封止材３９がシリコン基板１の裏面１ｂから突出している状態をなくすことができ、封止材３９が機械的に剥がれるのを防止して、信頼性の向上を図ることができる。
【０１４９】
図２１は半導体装置の製造方法のさらに他の実施例を示すフローチャートである。図２２及び２３はその製造工程の一部を示す工程断面図である。この実施例は図１９及び図２０に示した半導体装置の実施例を製造するためのものである。図２２は、複数のチップ形成領域について、シリコンウェハのトリミング窓開口部形成領域に対応する領域に凹部を形成する工程を示し、図２３はトリミング窓開口部を形成する工程を示している。
【０１５０】
（１）例えば膜厚が４００μｍのシリコンウェハ１に熱酸化処理を施して、主表面１ａ及び裏面１ｂに膜厚は０.５μｍのシリコン酸化膜１０５ａ及び１０５ｂを形成する。写真製版技術により、シリコン酸化膜１０５ａ及び１０５ｂの上にフォトレジスト１０７ａ及び１０７ｂを形成する。主表面１ａ側のフォトレジスト１０７ａには、後工程で裏面１ｂに形成するテーパ形状の凹部の底部に対応する領域に対応して開口部が形成されている。裏面１ｂ側のフォトレジスト１０７ｂには開口部は形成されておらず、シリコン酸化膜１０５ｂはフォトレジスト１０７ｂに完全に覆われている。（図２２（ａ）参照）。
【０１５１】
（２）エッチング技術により、フォトレジスト１０７ａをマスクにして主表面１ａ側のシリコン酸化膜１０５ａを選択的に除去して、後工程で裏面１ｂに形成するテーパ形状の凹部の底部に対応する領域に対応して開口部を形成する。フォトレジスト１０７ａ，１０７ｂを除去する。シリコンウェハ１にシリコン酸化膜１０５ａに設けられた開口部を介してホウ素の導入を行なう。ホウ素導入処理方法は、例えば、シリコンウェハ１を石英管中に石英ホルダーにより固定し、窒素ガスをキャリアとしてＢＢｒ3をバブリングした蒸気を酸素ガスとともに石英管中に導入する。１１００〜１１５０℃の温度条件にて所定時間だけ加熱処理を行なった後、シリコンウェハ１をフッ酸系エッチング液にてライトエッチングし、次いで酸素ガス中でドライブインを行なう。これにより、後工程で裏面１ｂに形成するテーパ形状の凹部の底部に対応する領域のシリコンウェハ１にホウ素が導入され、ホウ素高濃度領域１０３を形成する。ホウ素高濃度領域１０３は、例えば主表面１ａ側の表面濃度が７×１０19／ｃｍ3であり、拡散深さは５〜１０μｍである（図２２（ｂ）参照）。
【０１５２】
（３）ＣＶＤ法により主表面１ａ上にシリコン窒化膜を形成してシリコン酸化膜１０５ａの開口部を埋めた後、写真製版技術及びエッチング技術により、裏面１ｂ側のシリコン酸化膜１０５ｂにテーパ形状の凹部形成予定領域に対応して開口部を形成する（図２２（ｃ）参照）。図２２（ｃ）ではシリコン酸化膜１０５ａとシリコン窒化膜を一体化して符号１０５ａで示している。
【０１５３】
（４）ＫＯＨ（水酸化カリウム）水溶液を用いて、シリコンウェハ１に対して結晶面異方性エッチングを行なう。シリコンウェハ１のエッチングは、シリコン酸化膜１０５ｂの開口部形成領域において、裏面１ｂから（１１１）面結晶方位に沿って進行し、ホウ素高濃度領域１０３で停止する。これにより、シリコンウェハ１の裏面１ｂにテーパ形状の凹部１０１を形成する。その後、上記工程（３）で形成したシリコン窒化膜を除去するための窒化膜除去処理と、シリコン酸化膜１０５ａ，１０５ｂを除去するための酸化膜除去処理を行ない、次にＲＣＡ洗浄によりカリウムを除去する（図２１（ステップＳ２１）及び図２２（ｄ）参照）。
【０１５４】
このように、凹部１０１の形成に際して、シリコンの結晶面異方性エッチングを用い、さらに予め所望の深さに形成したホウ素高濃度領域１０３をエッチングストッパ領域として用いることにより、凹部１０１の深さ、すなわちトリミング窓開口部形成予定領域のシリコンウェハ１の厚みの制御性を向上させることができる。
【０１５５】
（５）図３（ａ）を参照して説明した上記工程（１）と同様にして、裏面１ｂに凹部１０１が形成されているシリコンウェハ１の主表面１ａ上に下地絶縁膜３、ポリシリコン膜５、ヒューズ素子７、層間絶縁層９、接続孔１１、金属配線層１３、金属電極パッド１５、ＰＳＧ膜１７、ＳｉＮ膜１９、ポリイミド膜２１及びパッド開口部２３を形成する（図２１（ステップＳ２２）参照）。
【０１５６】
（６）図３（ｂ）及び（ｃ）を参照して説明した上記工程（２）及び（３）と同様にして、第２金属配線層２５、第２金属電極パッド２７及びバリアメタル層３３を形成し（図２１（ステップＳ２３）参照）、ネガ型感光性ポリイミド材料層を２５μｍの膜厚で塗布形成し（図２１（ステップＳ２４）参照）、第２パッド開口部３１及び分離領域に対応する溝をもつポリイミド膜２９を形成する（図２１（ステップＳ２５）参照）。
【０１５７】
続きの工程を図２３を参照して説明する。図２３では、上記の工程（５）及び（６）で形成した絶縁層及び金属配線層の図示は省略し、シリコンウェハ１として一体化して示している。また、分離領域に対応してポリイミド膜２９に設けられた溝及びホウ素高濃度領域１０３の図示は省略している。
【０１５８】
（７）シリコンウェハ１の裏面１ｂ上にフォトレジスト４３をスピンコートにより塗布する。ＩＲアライナのＩＲ赤外線透過式の位置合わせ機能又は画像認識による表裏位置合わせ機能を使用してシリコンウェハ１のトリミング窓開口部形成領域と位置合わせを行ない、フォトレジスト４３を露光及び現像して、凹部１０１形成領域内で、かつトリミング窓開口部形成領域に対応して開口部４５を形成する（図２３（ｅ）参照）。開口部４５の寸法は例えば５×５μｍである。
【０１５９】
（８）例えば、シリコンウェハ１を裏面１ｂがプラズマ室に向くようにして、ＩＣＰエッチャを用いてシリコンウェハ１のエッチングを行なう。ＳＦ6とＣ4Ｆ8をそれぞれ１１０ｃｃ、１００ｃｃの割合で混合した反応ガスを導入口から流入させ、反応室内を２.１Ｐａの圧力に保持し、コイルに６００Ｗの高周波電力を５.５秒間印加して、露出した被加工部のシリコンとプラズマ内に残存するラジカルや反応ガスイオンとの間に物理化学的反応等を起こさせることでシリコンウェハ１の被加工部からシリコンを除去する。次に、ＳＦ6を止め、Ｃ4Ｆ8を１９０ｃｃ流し、反応室内を１.６Ｐａの圧力に保持し、コイルに６００Ｗの高周波電力を５秒間印加して、シリコンの除去された溝又はホールの側壁部に反応生成物を付着させる。これらの５.５秒と５.０秒のステップ繰り返し、反応生成物が溝又はホールの側壁部のエッチングマスクとなりながら、異方的にエッチングが進行する。
【０１６０】
このプラズマエッチング処理では、トリミング窓開口部形成領域において下地酸化膜３がエッチングストッパ層として機能し、エッチングが停止する。これにより、シリコンウェハ１（ホウ素高濃度領域１０３）にヒューズ素子７の形成領域に対応してトリミング窓開口部３７が形成される（図２１（ステップＳ２６）及び図２３（ｆ）参照）。その後、アッシャーにより、フォトレジスト４３の除去を行なう（図２３（ｇ）参照）。図２４に、シリコンウェハ１のホウ素高濃度領域１０３にトリミング窓開口部３７が形成された状態を拡大して示す断面図を示す。
【０１６１】
このトリミング窓開口部形成工程において、シリコンウェハ１はトリミング窓開口部形成領域の近傍領域に凹部１０１が形成されて他の領域よりも厚みが薄くされているので、トリミング窓開口部３７を形成する際にシリコンウェハ１の厚みに起因するトリミング窓開口部３７とヒューズ素子７の位置ずれを防止することができる。これにより、後工程でのレーザー照射によるヒューズ素子７の切断時にヒューズ素子７を確実に切断できるようになる。
【０１６２】
（９）図３（ｄ）を参照して説明した上記工程（４）と同様にして、外部接続端子３５を形成し（図２１（ステップ２７）参照）、図４（ｅ）を参照して説明した上記工程（５）と同様にして、ウェハテストを行なう（図２１（ステップＳ２８）参照）。
【０１６３】
（１０）上記工程（９）でのウェハテスト結果に基づいて、所定のヒューズ素子にＩＲアライナを利用してレーザー照射を行なってトリミング処理を行なう（図２１（ステップＳ２９）参照）。図２５に、ヒューズ素子７が切断された状態の断面図を拡大して示す。このとき、裏面１ｂにチップ識別用のレーザーマーキングを行なう。レーザーマーキングではＩＲアライナを利用し、各チップ形成領域に対応して裏面１ｂに印字（図示は省略）を設ける。
【０１６４】
（１１）レーザートリミング処理後のシリコンウェハ１のトリミング窓開口部３７内に、封止樹脂３９を充填する（図２１（ステップＳ３０）参照）。
図１９において、封止樹脂３９はトリミング窓開口部３７の底部（シリコンウェハ１の主表面１ａ側）まで充填されているが、本発明はこれに限定されるものではなく、少なくともトリミング窓開口部３７の裏面１ｂ側の部分が封止されている状態であればよい。また、トリミング窓開口部３７ごとに封止するのではなく、例えば凹部１０１に封止材を充填することにより、複数のトリミング窓開口部３７で一括して封止するようにしてもよい。
【０１６５】
（１２）シリコンウェハ１の主表面１ａ側にダイシングテープを貼り付け、ダイシング技術によりチップの個片化を行なう（図２１（ステップＳ３１）参照）。ここで、チップの個片化はドライエッチング技術を用いて行なってもよいし、ダイシングソーを用いて行なってもよい。ここではドライエッチング技術を用いてチップの個片化を行ない、チップ４の角部分に丸みを設けるようにした（図２０参照）。
【０１６６】
また、ドライエッチング技術を用いてチップの個片化を行なう場合、チップの個片化と同時に、図１０及び図１１を参照して説明した実施例と同様にチップの個片化と同時に裏面１ｂに凹部からなるドットによりマーキングを形成するようにしてもよいし、図１２を参照して説明した実施例と同様にチップ４の一側面に凹凸形状からなるバーコード５７を形成してもよいし、図１２を参照して説明した実施例と同様にチップ４の角部分の丸みの大きさを異ならせて１ピンの位置を認識できるようにしてもよい。
【０１６７】
（１３）シリコンウェハ１のダイシングテープの粘着力をなくした後、ピックアップニードルでチップを押し上げ、個片化したチップの取り出しを行なう（図２１（ステップＳ３１）参照）。
【０１６８】
この実施例では、トリミング窓開口部３７の形成について、半導体基板の主表面上の絶縁膜に形成するのではなく、最終保護膜であるポリイミド膜２９を形成した後（工程（５）参照）、シリコンウェハ１の裏面１ｂ側からトリミング窓開口部３７を形成する（工程（８）参照）。そして、トリミング窓開口部３７を介してレーザートリミング処理（工程（１０）参照）を行なっているので、従来技術のようにはトリミング処理後に最終保護膜を形成する工程はなく、例えば抵抗値の調整をヒューズ素子の切断によって行なうアナログＩＣにおいて、トリミング処理後の抵抗値の変動をなくすことができ、電気特性の精度を向上させることができる。さらに、顧客の要求に合わせてトリミング処理を行なう場合に、受注から発送までの工期を短縮することができる。
【０１６９】
図２６は、半導体装置のさらに他の実施例を示す図であり、（Ａ）はヒューズ素子を切断していない部分のヒューズ素子及び金属電極パッド部分を示す断面図、（Ｂ）はヒューズ素子を切断した部分のヒューズ素子及び金属電極パッド部分を示す断面図を示す。図１９と同じ役割を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１７０】
この実施例が図１９に示した実施例と異なる点について説明する。
この実施例では、図１９に示したシリコン基板１に代えて、シリコン基板１１１の主表面側にエピタキシャル成長層１１３が形成されている半導体基板１０９を用いている。例えば、シリコン基板１１１の厚みは４００μｍであり、エピタキシャル成長層１１３の厚みは５〜１０μｍである。半導体基板１０９の主表面１０９ａ及び裏面１０９ｂは（１００）面である。
【０１７１】
シリコン基板１１１のトリミング窓開口部１１７の近傍領域にテーパ形状の開口部１１５が形成されており、シリコン基板１０９のトリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されている。開口部１１５の形成領域のエピタキシャル成長層１１３の所定の領域にテーパ形状のトリミング窓開口部１１７が形成されている。開口部１１５及びトリミング窓開口部１１７はアルカリ水溶液を用いたシリコンの結晶面異方性エッチングによって形成されたものである。
【０１７２】
開口部１１５の周囲のシリコン基板１１１、エピタキシャル成長層１１３界面近傍にシリコン酸化膜１１９が残存している。シリコン酸化膜１１９の膜厚は例えば０.５μｍである。シリコン酸化膜１１９は、開口部１１５及びトリミング窓開口部１１７を結晶面異方性エッチングによって形成する際に、エッチングストッパ層かつトリミング窓開口部の形成領域を画定するためのマスクとして用いられるシリコン酸化膜の一部が残存しているものである。
【０１７３】
上述のように、トリミング窓開口部１１７は、開口部１１５の底部、すなわちエピタキシャル成長層１１３に設けられている。トリミング窓開口部１１７内に充填された封止樹脂３９の開口部１１５側の端部は開口部１１５内に設けられており、開口部１１５の底部から突出しているが、半導体基板１０９の裏面１０９ｂからは突出していない。
【０１７４】
この実施例では、半導体基板１０９は、シリコン基板１１１に設けられた開口部１１５によってトリミング窓開口部１１７近傍領域の厚みが他の領域に比べて薄く形成されているので、トリミング窓開口部１１７を形成する際に半導体基板１０９の厚みに起因するトリミング窓開口部１１７とヒューズ素子７の位置ずれを防止することができ、レーザー照射によるヒューズ素子の切断時にヒューズ素子を確実に切断できるようになる。
【０１７５】
さらに、開口部１１５によってトリミング窓開口部１１７の近傍領域の半導体基板１０９の厚みが他の領域に比べて薄くなっているので、トリミング窓開口部１１７に充填された封止材３９が半導体基板１０９の裏面１０９ｂから突出している状態をなくすことができ、封止材３９が機械的に剥がれるのを防止して、信頼性の向上を図ることができる。
【０１７６】
図２７は半導体装置の製造方法のさらに他の実施例を示すフローチャートである。図２８はその製造工程の一部を示す工程断面図である。この実施例は図２６に示した半導体装置の実施例を製造するためのものである。図２６は、複数のチップ形成領域について、シリコン基板とエピタキシャル成長層からなる半導体ウェハに開口部及びトリミング窓開口部を形成する工程を示している。図２８において、半導体ウェハには半導体基板１０９と同じ符号を付す。
【０１７７】
（１）例えば膜厚が４００μｍで表面及び裏面が（１００）面のシリコン基板１１１の表面にシリコン酸化膜を０.５μｍの膜厚に形成し、そのシリコン酸化膜を写真製版技術とエッチング技術によりパターニングして、トリミング窓開口部形成予定領域の近傍領域を覆い、かつトリミング窓開口部形成予定領域に対応して開口部をもつシリコン酸化膜１１９を形成する。ＣＶＤ法により、シリコン酸化膜１１９が形成されているシリコン基板１１１表面にシリコンをエピタキシャル成長させてエピタキシャル成長層１１３を５〜１０μｍの膜厚に形成する。これにより、シリコン基板１１１とエピタキシャル成長層１１３からなる半導体ウェハ１０９を形成する。半導体ウェハ１０９について、エピタキシャル層１１３側の面を主表面１０９ａとし、シリコン基板１１１側の面を裏面１０９ｂとする。主表面１０９ａ及び裏面１０９ｂはシリコンの（１００）面である（図２８（ａ）参照）。
【０１７８】
（２）エピタキシャル成長層１１３上に下地絶縁膜３を形成した後、下地絶縁膜３上及び半導体ウェハ１０９の裏面１０９ｂにポリシリコン膜１２１ａ，１２１ｂを形成する。ポリシリコン膜１２１ａは後工程でヒューズ素子やポリシリコン配線を形成するためのものである。ポリシリコン膜１２１ａ，１２１ｂ表面にＣＶＤ法によりマスク用のシリコン酸化膜１２３ａ，１２３ｂを形成する。写真製版技術及びエッチング技術により、裏面１０９ｂ側のシリコン酸化膜１２３ｂにトリミング窓形成予定領域の近傍領域に形成する開口部の形成予定領域に対応して開口部を形成する（図２８（ｂ）参照）。
【０１７９】
（３）ＫＯＨ水溶液を用いて、半導体ウェハ１０９に対して結晶面異方性エッチングを行なう。半導体ウェハ１０９のエッチングは、シリコン酸化膜１２３ｂの開口部形成領域において、裏面１０９ｂから（１１１）面結晶方位に沿って進行し、シリコン基板１１１にテーパ形状の開口部１１５が形成される。さらに、シリコン酸化膜１１９の開口部形成領域において、エピタキシャル成長層１１３の結晶面異方性エッチングが（１１１）面結晶方位に沿って進行し、トリミング窓開口部１１７が形成される。エッチングは、開口部１１５の形成領域ではシリコン酸化膜１１９で停止し、トリミング窓開口部１１７の形成領域ではシリコン酸化膜１１９で停止する。このようにして、開口部１１５とトリミング窓開口部１１７を連続して形成する（図２７（ステップＳ４１）及び図２８（ｃ）参照）。
このように、開口部１１５とトリミング窓開口部１１７を連続して形成することにより、製造工程の短縮を図ることができる。
【０１８０】
（４）写真製版技術及びエッチング技術により、ポリシリコン膜１２１ａ上のシリコン酸化膜１２３ａをポリシリコン膜からなる抵抗体の形成予定領域に残存させるように選択的に除去する。このとき、ヒューズ素子７の形成予定領域のシリコン酸化膜１２３ａは除去される。残存しているシリコン酸化膜１２３ａをマスクにしてリンの堆積及び熱拡散処理によりポリシリコン膜１２１ａの所定の領域にリンを高濃度に導入してポリシリコン膜１２１ａを低抵抗化した領域と高抵抗の領域とに作り分ける（図２８（ｄ）参照）。
【０１８１】
（５）シリコン酸化膜１２３ａ，１２３ｂを除去する。このとき、開口部１１５の周囲のシリコン基板１１１、エピタキシャル成長層１１３界面のシリコン酸化膜１１９は残存している（図２８（ｅ）参照）
【０１８２】
（６）図３（ａ）から（ｄ）を参照して説明した上記工程（１）から（４）と同様にして、裏面１０９ｂに開口部１１５が形成されている半導体ウェハ１０９の主表面１０９ａ上に下地絶縁膜３、ポリシリコン膜５、ヒューズ素子７、層間絶縁層９、接続孔１１、金属配線層１３、金属電極パッド１５、ＰＳＧ膜１７、ＳｉＮ膜１９、ポリイミド膜２１、パッド開口部２３、第２金属配線層２５、第２金属電極パッド２７、ポリイミド膜２９、第２パッド開口部３１、バリアメタル層３３及び外部接続端子３５を形成する（図２７（ステップＳ４２）参照）。
【０１８３】
（７）図４（ｅ）を参照して説明した上記工程（５）と同様にして、ウェハテストを行ない（図２７（ステップＳ４３）参照）、そのウェハテスト結果に基づいて、所定のヒューズ素子にＩＲアライナを利用してレーザー照射を行なってトリミング処理を行なう（図２７（ステップＳ４４）参照）。このとき、裏面１０９ｂにチップ識別用のレーザーマーキングを行なう。レーザーマーキングではＩＲアライナを利用し、各チップ形成領域に対応して裏面１０９ｂに印字（図示は省略）を設ける。
【０１８４】
（８）レーザートリミング処理後の半導体ウェハ１０９のトリミング窓開口部１１７内に、封止樹脂３９を充填する（図２７（ステップＳ４５）参照）。
図２６において、封止樹脂３９はトリミング窓開口部１１７の底部（半導体ウェハ１０９の主表面１０９ａ側）まで充填されているが、本発明はこれに限定されるものではなく、少なくともトリミング窓開口部１１７の裏面１０９ｂ側の部分が封止されている状態であればよい。また、トリミング窓開口部１１７ごとに封止するのではなく、例えば開口部１１５に封止材を充填することにより、複数のトリミング窓開口部１１７で一括して封止するようにしてもよい。
【０１８５】
（９）半導体ウェハ１０９の主表面１０９ａ側にダイシングテープを貼り付け、ダイシング技術によりチップの個片化を行なう（図２７（ステップＳ４６）参照）。ここで、チップの個片化はドライエッチング技術を用いて行なってもよいし、ダイシングソーを用いて行なってもよい。ここではドライエッチング技術を用いてチップの個片化を行ない、チップの角部分に丸みを設けるようにした。また、ドライエッチング技術を用いてチップの個片化を行なう場合、チップの個片化と同時に、図１０及び図１１を参照して説明した実施例と同様にチップの個片化と同時に裏面１０９ｂに凹部からなるドットによりマーキングを形成するようにしてもよいし、図１２を参照して説明した実施例と同様にチップ４の一側面に凹凸形状からなるバーコード５７を形成してもよいし、図１２を参照して説明した実施例と同様にチップ４の角部分の丸みの大きさを異ならせて１ピンの位置を認識できるようにしてもよい。
【０１８６】
（１０）半導体ウェハ１０９のダイシングテープの粘着力をなくした後、ピックアップニードルでチップを押し上げ、個片化したチップの取り出しを行なう（図２７（ステップＳ４７）参照）。
【０１８７】
この実施例では、トリミング窓開口部１１７の形成について、半導体基板の主表面上の絶縁膜に形成するのではなく、半導体ウェハ１０９の裏面１０９ｂ側からトリミング窓開口部１１７を形成する（工程（３）参照）。そして、トリミング窓開口部１１７を介してレーザートリミング処理（工程（１０）参照）を行なっているので、従来技術のようにはトリミング処理後に最終保護膜を形成する工程はなく、例えば抵抗値の調整をヒューズ素子の切断によって行なうアナログＩＣにおいて、トリミング処理後の抵抗値の変動をなくすことができ、電気特性の精度を向上させることができる。さらに、顧客の要求に合わせてトリミング処理を行なう場合に、受注から発送までの工期を短縮することができる。
【０１８８】
この実施例では、主表面１０９ａ及び裏面１０９ｂが（１００）面の半導体ウェハ１０９を用いているが、本発明はこれに限定されるものではない。例えば、表面及び裏面が（１１０）面のシリコン基板の表面に、トリミング窓開口部形成予定領域の近傍領域を覆い、かつトリミング窓開口部形成予定領域に対応して開口部をもつシリコン酸化膜を形成し、そのシリコン酸化膜が形成されているシリコン基板表面にエピタキシャル成長層を形成した半導体ウェハを用いてもよい。この半導体ウェハでは主表面（エピタキシャル成長層側）及び裏面（シリコン基板側）はシリコンの（１１０）面である。
【０１８９】
そのような半導体ウェハを用いて、図２７及び図２８を参照して説明した製造方法の実施例と同様の工程により、半導体装置を製造するようにすれば、シリコン基板に形成するトリミング窓開口部近傍領域の開口部、及びエピタキシャル成長層に形成するトリミング窓開口部について、それらの開口部の側面を半導体ウェハの裏面に対して垂直な方向に形成することができる。このような半導体ウェハを用いて製造した半導体装置の実施例を図２９に示す。
【０１９０】
図２９は半導体装置のさらに他の実施例を示す図であり、（Ａ）はヒューズ素子を切断していない部分のヒューズ素子及び金属電極パッド部分を示す断面図、（Ｂ）はヒューズ素子を切断した部分のヒューズ素子及び金属電極パッド部分を示す断面図を示す。図２６と同じ役割を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１９１】
この実施例が図２６に示した実施例と異なる点について説明する。
この実施例では、図２６に示した半導体基板１０９に代えて、シリコン基板１２７の主表面側にエピタキシャル成長層１２９が形成されている半導体基板１２５を用いている。例えば、シリコン基板１２７の厚みは４００μｍであり、エピタキシャル成長層１２９の厚みは５〜１０μｍである。半導体基板１２５の主表面１２５ａ及び裏面１２５ｂは（１１０）面である。
【０１９２】
シリコン基板１２７のトリミング窓開口部１３３の近傍領域に開口部１３１が形成されており、シリコン基板１２７のトリミング窓開口部近傍領域の厚みが他の領域に比べて薄く形成されている。開口部１３１の形成領域のエピタキシャル成長層１２９の所定の領域にトリミング窓開口部１３３が形成されている。開口部１３１及びトリミング窓開口部１３３はアルカリ水溶液を用いたシリコンの結晶面異方性エッチングによって形成されたものであり、半導体基板１２５の裏面１２５ｂ（（１１０）面）に対して垂直な方向に形成されている。図では１つのトリミング窓開口部１３３のみを示しているが、上記の他の実施例と同様に、複数のトリミング窓開口部１３３が形成されている。
【０１９３】
この実施例では、開口部１３１及びトリミング窓開口部１３３は半導体基板１２５の裏面１２５ｂに対して垂直な方向に形成されているので、隣り合うトリミング窓開口部１１３の間隔を狭くすることができ、チップ面積を小さくすることができる。
【０１９４】
さらに、トリミング窓開口部１３３内に充填された封止樹脂３９の開口部１３１側の端部は開口部１３１内に設けられており、開口部１３１の底部から突出しているが、シリコン基板１２５の裏面１２５ｂからは突出していないので、封止材３９が機械的に剥がれるのを防止して、信頼性の向上を図ることができる。
【０１９５】
さらに、半導体基板１２５は、シリコン基板１２７に設けられた開口部１３１によってトリミング窓開口部１３３近傍領域の厚みが他の領域に比べて薄く形成されているので、トリミング窓開口部１３３を形成する際に半導体基板１２５の厚みに起因するトリミング窓開口部１３３とヒューズ素子７の位置ずれを防止することができ、レーザー照射によるヒューズ素子の切断時にヒューズ素子を確実に切断できるようになる。
【０１９６】
図２９に示した半導体装置を製造するための製造方法の実施例は、図２７及び図２８を参照して説明した製造方法の実施例と同様の工程により実現することができる。
【０１９７】
また、図２７及び図２８を参照して説明した実施例では、トリミング窓開口部形成予定領域の近傍領域に配置され、かつトリミング窓開口部形成予定領域に対応して開口部をもつシリコン酸化膜１１９をシリコン基板１１１とエピタキシャル成長層１１３の間に備えた半導体ウェハ１０９を用いているが、本発明はこれに限定されるものではない。
例えば、シリコン基板１１１上全面にシリコン酸化膜が形成され、さらにその上にエピタキシャル成長層が形成されているＳＯＩ（Silicon On Insulator）基板を用いてもよい。ＳＯＩ基板を用いて製造した半導体装置の実施例を図３０に示す。
【０１９８】
図３０は半導体装置のさらに他の実施例を示す図であり、（Ａ）はヒューズ素子を切断していない部分のヒューズ素子及び金属電極パッド部分を示す断面図、（Ｂ）はヒューズ素子を切断した部分のヒューズ素子及び金属電極パッド部分を示す断面図を示す。図２６と同じ役割を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１９９】
この実施例が図２６に示した実施例と異なる点について説明する。
この実施例では、図２６に示した半導体基板１０９に代えて、シリコン基板１１１の主表面側にシリコン酸化膜１３７を介してエピタキシャル成長層１１３が形成されているＳＯＩ基板１３５を用いている。例えば、シリコン基板１１１の厚みは４００μｍであり、シリコン酸化膜１３７の厚みは０.５μｍであり、エピタキシャル成長層１１３の厚みは５〜１０μｍである。半導体基板１３５の主表面１３５ａ及び裏面１３５ｂは例えば（１００）面である。
【０２００】
シリコン基板１１１に、アルカリ水溶液を用いたシリコンの結晶面異方性エッチングによって形成された開口部１１５が形成されている。開口部１１５の底部のシリコン酸化膜１３７は除去されており、開口部１１５の形成領域のエピタキシャル成長層１１３の所定の領域にトリミング窓開口部１３９が形成されている。トリミング窓開口部１３９は例えばドライエッチング技術により形成されたものである。図では１つのトリミング窓開口部１３９のみを示しているが、上記の他の実施例と同様に、複数のトリミング窓開口部１３９が形成されている。
【０２０１】
この実施例では、半導体基板１３５は、シリコン基板１１１に設けられた開口部１１５によってトリミング窓開口部１３９近傍領域の厚みが他の領域に比べて薄く形成されているので、トリミング窓開口部１３９を形成する際に半導体基板１３５の厚みに起因するトリミング窓開口部１３９とヒューズ素子７の位置ずれを防止することができ、レーザー照射によるヒューズ素子の切断時にヒューズ素子を確実に切断できるようになる。
【０２０２】
さらに、トリミング窓開口部１３９内に充填された封止樹脂３９の開口部１１５側の端部は開口部１１５内に設けられており、開口部１１５の底部から突出しているが、シリコン基板１３５の裏面１３５ｂからは突出していないので、封止材３９が機械的に剥がれるのを防止して、信頼性の向上を図ることができる。
【０２０３】
図３０に示した半導体装置を製造するための製造方法の実施例は、図２１から図２３を参照して説明した製造方法の実施例と同様の工程により実現することができる。その実施例では、シリコン基板１１１に開口部１１５を形成する際に、シリコン酸化膜１３７がエッチングストッパ層として機能する。
【０２０４】
上記で説明した製造方法の実施例では、シリコンの結晶面異方性エッチング液としてＫＯＨ水溶液を用いているが、本発明はこれに限定されるものではなく、例えば水酸化テトラメチルアンモニウム(ＴＭＡＨ)やエチレンジアミンピロカテコール液（ＥＤＰ）など、他のアルカリ水溶液を用いてシリコンの結晶面異方性エッチングを行なうようにしてもよい。
また、図２１から図２３を参照して説明した製造方法の実施例において、主表面及び裏面が（１１０）面のシリコンウェハを用いて凹部１０１をシリコンウェハの裏面に対して垂直な方向に形成するようにしてもよい。
また、図１９から図３０を参照して説明した半導体装置は、図１４から図１８に示した実施例に適用できることは言うまでもない。
【０２０５】
また、トリミング開口部について、ウェハの厚みが厚いとエッチング装置のアスペクト比能力が足りずにトリミング窓開口部の平面寸法及びトリミング窓開口部の間隔を大きくせざるを得ない場合や、レーザートリミング装置のレーザースポット領域の大きさが大きく、トリミング開口部の密度を緻密にできない場合などが考えられる。このような場合、ヒューズ素子及びトリミング窓開口部のレイアウトを工夫することが好ましい。
【０２０６】
図３１は半導体装置のさらに他の実施例を示す図であり、（Ａ）は上面を示す平面図、（Ｂ）はヒューズ素子とトリミング窓開口部のレイアウト例を示すレイアウト図である。図２０と同じ役割を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０２０７】
この実施例が図２０に示した実施例と異なる点は、ヒューズ素子７は正六角形の頂点と中心にあたる位置に配置され、ヒューズ素子７の配置に合わせてトリミング窓開口部３７も正六角形の頂点と中心にあたる位置に配置されていることである。これにより、トリミング窓開口部３７の配置領域の面積を最小にすることができる。
このようなヒューズ素子及びトリミング窓開口部の配置は上述したすべての実施例に適用することができる。
【０２０８】
また、本発明においては、ヒューズ素子を切断する際にウェハの裏面側からレーザーを照射するので、ヒューズ素子の上層に金属配線パターンや金属電極パッドを配置することができる。この特徴を利用して、ヒューズ素子又はヒューズ素子近傍の層間絶縁膜上に１層又は複数層の金属配線パターンや金属電極パッドを配置するようにしてもよい。これにより、金属配線パターンや金属電極パッドのレイアウトの自由性を向上させることができる。また、金属配線パターンや金属電極パッドを配置できる領域を大きくすることができるので、チップ面積の縮小化にも寄与することができる。
【０２０９】
ヒューズ素子の上層に金属配線パターンや金属電極パッドを配置した場合、その金属配線パターンや金属電極パッドがヒューズ素子へのレーザー照射の際に損傷するのを防止すべく、ヒューズ素子の上層にレーザー反射用金属パターンを配置することが好ましい。
【０２１０】
図３２は半導体装置のさらに他の実施例を示す断面図である。図３０と同じ役割を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
この実施例が図３０に示した実施例と異なる点は、ヒューズ素子７の上層にダミーパターンからなるレーザー反射用金属パターン１４１が形成されていることである。レーザー反射用金属パターン１４１は金属配線層１３及び金属電極パッド１５と同じ金属材料により層間絶縁膜９上に形成されており、金属配線層１３及び金属電極パッド１５とは電気的に絶縁されている。
【０２１１】
この実施例ではヒューズ素子７を切断すべく、ＳＯＩ基板１３５の裏面１０９ｂ側からヒューズ素子７にレーザー照射を行なっても、照射されたレーザー光はレーザー反射用金属パターン１４１によって反射され、レーザー反射用金属パターン１４１よりも上層側へ照射されることはない。これにより、図３２では図示はしていないが、レーザー反射用金属パターン１４１よりも上層側に金属配線パターンや金属電極パッドを配置することができる。
【０２１２】
図３２に示した実施例では、レーザー反射用金属パターン１４１は金属配線層１３及び金属電極パッド１５とは電気的に絶縁されているが、レーザー反射用金属パターン１４１は信号配線用の金属配線パターンである金属配線層１３及び金属電極パッド１５と電気的に接続されていてもよい。
【０２１３】
また、ヒューズ素子７へのレーザー照射の際にレーザー反射用金属パターン１４１が加熱しすぎるのを防止するために、レーザー反射用金属パターン１４１上に放熱用の接続孔及び金属パターンを設け、最上層の放熱用金属パターン上の絶縁膜に開口部を設けて、レーザー反射用金属パターン１４１で発生した熱を放熱用の接続孔及び金属パターンを介して放熱できる構造を備えていてもよい。この放熱用の接続孔及び金属パターンは信号配線用の接続孔及び金属パターンであってもよいし、信号配線用ではないダミーパターンであってもよい。例えば、図３２に示した実施例において、レーザー反射用金属パターン１４１と金属配線層１３が連続して形成されているようにすれば、レーザー反射用金属パターン１４１で発生した熱を金属配線層１３、金属電極パッド１５、パッド開口部２３、第２金属配線層２５、第２金属電極パッド２７、バリアメタル層３３及び外部接続端子３５を介してチップ外へ放熱することができる。
なお、ヒューズ素子の上層にレーザー反射用金属パターンを配置する構成は上述したすべての実施例に適用することができる。
【０２１４】
以上、本発明の実施例を説明したが、本発明はこれに限定されるものではなく、寸法、形状、材料、配置などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【０２１５】
【図１】半導体装置の一実施例を示す図であり、（Ａ）はヒューズ素子を切断していない部分のヒューズ素子及び金属電極パッド部分を示す断面図、（Ｂ）はヒューズ素子を切断した部分のヒューズ素子及び金属電極パッド部分を示す断面図を示す。
【図２】半導体装置の製造方法の一実施例を示すフローチャートである。
【図３】同実施例の最初を示す工程断面図である。
【図４】同実施例の続きを示す工程断面図である。
【図５】同実施例の最後を示す工程断面図である。
【図６】同実施例でトリミング窓開口部の形成及びシリコンウェハの分割に用いるフォトレジストを示す平面図である。
【図７】同実施例において、トリミング窓開口部が形成され、シリコンウェハが個々のチップに分割された状態を拡大して示す断面図である。
【図８】同実施例において、ヒューズ素子が切断された状態を示す断面図である。
【図９】取り出したチップを示す平面図であり、（Ａ）は上面を示し、（Ｂ）は裏面を示す。
【図１０】半導体装置の他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は側面図である。
【図１１】半導体装置の製造方法の他の実施例の一部を示す工程断面図である。
【図１２】半導体装置のさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は側面図である
【図１３】半導体装置のさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は側面図である。
【図１４】定電圧発生回路を備えた半導体装置の一実施例を示す回路図である。
【図１５】電圧検出回路を備えた半導体装置の一実施例を示す回路図である。
【図１６】本発明のヒューズ素子及びトリミング窓開口部が適用される分割抵抗回路の一例を示す回路図である。
【図１７】分割抵抗回路のヒューズ素子部分のレイアウト例を示すレイアウト図である。
【図１８】分割抵抗回路の設定抵抗素子部分のレイアウト例を示すレイアウト図である。
【図１９】半導体装置のさらに他の実施例を示す図であり、（Ａ）はヒューズ素子を切断していない部分のヒューズ素子及び金属電極パッド部分を示す断面図、（Ｂ）はヒューズ素子を切断した部分のヒューズ素子及び金属電極パッド部分を示す断面図を示す。
【図２０】同実施例の全体を示す平面図であり、（Ａ）は上面を示し、（Ｂ）は裏面を示す。
【図２１】半導体装置の製造方法のさらに他の実施例を示すフローチャートである。
【図２２】同実施例の製造工程の一部を示す工程断面図であり、複数のチップ形成領域について、シリコンウェハのトリミング窓開口部形成領域に対応する領域に凹部を形成する工程を示す。
【図２３】同実施例の製造工程の一部を示す工程断面図であり、複数のチップ形成領域について、トリミング窓開口部を形成する工程を示している。
【図２４】同実施例において、トリミング窓開口部が形成された状態を拡大して示す断面図を示す。
【図２５】同実施例において、ヒューズ素子７が切断された状態の断面図を拡大して示す。
【図２６】半導体装置のさらに他の実施例を示す図であり、（Ａ）はヒューズ素子を切断していない部分のヒューズ素子及び金属電極パッド部分を示す断面図、（Ｂ）はヒューズ素子を切断した部分のヒューズ素子及び金属電極パッド部分を示す断面図を示す。
【図２７】導体装置の製造方法のさらに他の実施例を示すフローチャートである。
【図２８】同実施例の製造工程の一部を示す工程断面図である。
【図２９】半導体装置のさらに他の実施例を示す図であり、（Ａ）はヒューズ素子を切断していない部分のヒューズ素子及び金属電極パッド部分を示す断面図、（Ｂ）はヒューズ素子を切断した部分のヒューズ素子及び金属電極パッド部分を示す断面図を示す。
【図３０】半導体装置のさらに他の実施例を示す図であり、（Ａ）はヒューズ素子を切断していない部分のヒューズ素子及び金属電極パッド部分を示す断面図、（Ｂ）はヒューズ素子を切断した部分のヒューズ素子及び金属電極パッド部分を示す断面図を示す。
【図３１】半導体装置のさらに他の実施例を示す図であり、（Ａ）は上面を示す平面図、（Ｂ）はヒューズ素子とトリミング窓開口部のレイアウト例を示すレイアウト図である。
【図３２】半導体装置のさらに他の実施例を示す断面図である。
【図３３】従来のウェハレベルＣＳＰにおけるヒューズ素子部分を示す断面図であり、（Ａ）はレーザートリミング前の状態、（Ｂ）はレーザートリミング後の状態、（Ｃ）は樹脂封止後の状態を示す。
【図３４】従来のウェハレベルＣＳＰにおけるヒューズ素子及び金属電極パッド部分を示す断面図である。
【図３５】レーザートリミング工程を含む従来のウェハレベルＣＳＰの製造工程の一部を示すフローチャートである。
【図３６】従来技術の半導体装置の製造方法を示す工程断面図である。
【図３７】従来技術の半導体装置の製造方法における不具合を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。
【符号の説明】
【０２１６】
１    シリコン基板（シリコンウェハ）
１ａ  シリコン基板（シリコンウェハ）の主表面
１ｂ  シリコン基板（シリコンウェハ）の裏面
３    下地絶縁膜
５    ポリシリコン膜
７    ヒューズ素子
９    層間絶縁膜
１１    接続孔
１３    金属配線層
１５    金属電極パッド
１７    ＰＳＧ膜
１９    ＳｉＮ膜
２１，２９  ポリイミド膜
２３    パッド開口部
２５    第２金属配線層
２７    第２金属電極パッド
３１    パッド開口部
３３    バリアメタル層
３５    外部接続端子
３７    トリミング窓開口部
３９    封止樹脂
１０１    凹部
１０３    ホウ素高濃度領域
１０５ａ，１０５ｂ    シリコン酸化膜
１０７ａ，１０７ｂ    フォトレジスト
１０９    半導体基板（半導体ウェハ）
１０９ａ  半導体基板（半導体ウェハ）の主表面
１０９ｂ  半導体基板（半導体ウェハ）の裏面
１１１    シリコン基板
１１３    エピタキシャル成長層
１１５    開口部
１１７    トリミング窓開口部
１１９    シリコン酸化膜
１２１ａ，１２１ｂ    ポリシリコン膜
１２３ａ，１２３ｂ    シリコン酸化膜
１２５    半導体基板（半導体ウェハ）
１２５ａ  半導体基板（半導体ウェハ）の主表面
１２５ｂ  半導体基板（半導体ウェハ）の裏面
１２７    シリコン基板
１２９    エピタキシャル成長層
１３１    開口部
１３３    トリミング窓開口部
１３５    ＳＯＩ基板
１３７    シリコン酸化膜
１３９    トリミング窓開口部
１４１    レーザー反射用金属パターン
【図１】
2004289131.tif 000003
【図２】
2004289131.tif 000004
【図３】
2004289131.tif 000005
【図４】
2004289131.tif 000006
【図５】
2004289131.tif 000007
【図６】
2004289131.tif 000008
【図７】
2004289131.tif 000009
【図８】
2004289131.tif 000010
【図９】
2004289131.tif 000011
【図１０】
2004289131.tif 000012
【図１１】
2004289131.tif 000013
【図１２】
2004289131.tif 000014
【図１３】
2004289131.tif 000015
【図１４】
2004289131.tif 000016
【図１５】
2004289131.tif 000017
【図１６】
2004289131.tif 000018
【図１７】
2004289131.tif 000019
【図１８】
2004289131.tif 000020
【図１９】
2004289131.tif 000021
【図２０】
2004289131.tif 000022
【図２１】
2004289131.tif 000023
【図２２】
2004289131.tif 000024
【図２３】
2004289131.tif 000025
【図２４】
2004289131.tif 000026
【図２５】
2004289131.tif 000027
【図２６】
2004289131.tif 000028
【図２７】
2004289131.tif 000029
【図２８】
2004289131.tif 000030
【図２９】
2004289131.tif 000031
【図３０】
2004289131.tif 000032
【図３１】
2004289131.tif 000033
【図３２】
2004289131.tif 000034
【図３３】
2004289131.tif 000035
【図３４】
2004289131.tif 000036
【図３５】
2004289131.tif 000037
【図３６】
2004289131.tif 000038
【図３７】
2004289131.tif 000039