(57)【要約】【課題】  Ｄ級増幅器のための仮想マルチレベル出力パルスを発生し、時間−電圧範囲が複数のディジタル・レベルに対応する回路。【解決手段】入力信号を理想的ＰＤＭ出力パルスに変換する手段と、「パルス極性」、及び複数のパルス範囲値を表すディジタル「パルス長選択」信号を発生する手段３１と、マルチレベル出力の各段階に対して１つである、１組の出力パルス範囲基準値を画定する手段と、パルス開始時間、ディジタル「パルス長選択」信号及び出力パルス範囲基準値に基づいてパルス停止時間を決定するパルス長積分器３２と、パルス開始信号及びパルス停止信号を用いて、マルチレベル出力パルスを電力ドライバに与えるパルス発生器３３と、電力ドライバの制御パルスにより制御されて、電圧で出力負荷に電圧駆動するＤ級電力ドライバ用の手段３４と、Ｄ級増幅器の出力目標としての出力負荷のための手段３５と、を備える【選択図】      図３
2004289789.tif 000002
【特許請求の範囲】
【請求項１】
時間−電圧範囲が複数のディジタル・レベルに対応し、
入力信号を理想的ＰＤＭ（パルス密度変調された）出力パルスに変換する手段と、
「パルス極性」、及び複数のパルス範囲値を表すディジタル「パルス長選択」信号を発生する手段と、
前記マルチレベル出力の各段階に対して１つである、１組の出力パルス範囲基準値を画定する手段と、
パルス開始時間（クロック）、前記ディジタル「パルス長選択」信号及び前記出力パルス範囲基準値に基づいてパルス停止時間を決定するパルス長積分器と、
前記パルス開始信号及びパルス停止信号を用いて、マルチレベル出力パルスを電力ドライバに与えるパルス発生器と、
前記電力ドライバの制御パルスにより制御されて、電圧で出力負荷に電圧駆動するＤ級電力ドライバ用の手段と、
前記Ｄ級増幅器の出力目標としての出力負荷のための手段と、
を備えるＤ級増幅器のための仮想マルチレベル出力パルスを発生する回路。
【請求項２】
前記入力信号はアナログ信号である、請求項１記載の回路。
【請求項３】
前記入力信号は、低サンプリング速度及び高ビット解像度を有するディジタル信号である、請求項１記載の回路。
【請求項４】
ＰＣＭ（パルス符号変調された）入力を電力ドライバ制御パルスに変換する前記の手段はシグマ・デルタ変調器を含む、請求項１記載の回路。
【請求項５】
「パルス極性」及びディジタル「パルス長選択」信号を発生する前記手段は、パルス密度変調器実装の集積された部分である、請求項１記載の回路。
【請求項６】
前記ディジタル「パルス長選択」信号はマルチビット制御機能である、請求項１記載の回路。
【請求項７】
１組の出力パルス範囲基準値を画定する前記手段は少なくとも２つの値を有する、請求項１記載の回路。
【請求項８】
１組の出力パルス範囲基準値を画定する前記手段は、１組の固定した且つアプリオリ既知の大きさを仮定する、請求項１記載の回路。
【請求項９】
１組の出力パルス範囲基準値を画定する前記手段は、単一の値を用い、次いで当該単一の値が更に前記１組の出力パルス範囲基準値に分割される、請求項１記載の回路。
【請求項１０】
前記１組の出力パルス範囲基準値を計算するため、前記単一の値は、当該値を外部制御限定として受け取る、請求項７記載の回路。
【請求項１１】
Ｄ級電力ドライバのための前記手段はＨ型ブリッジである、請求項１記載の回路。
【請求項１２】
ＰＣＭ（パルス符号変調された）入力信号を変換する前記の手段は、集積されたディジタル論理関数として実現される、請求項１記載の回路。
【請求項１３】
ＰＣＭ（パルス符号変調された）入力信号を変換する前記の手段が、ディジタル信号プロセッサにおける計算アルゴリズムとして実現される請求項１記載の回路。
【請求項１４】
「パルス極性」及びディジタル「パルス長選択」信号を発生する前記手段は、集積されたディジタル論理関数として実現される、請求項１記載の回路。
【請求項１５】
「パルス極性」及びディジタル「パルス長選択」信号を発生する前記手段は、ディジタル信号プロセッサにおける計算アルゴリズムとして実現される、請求項１記載の回路。
【請求項１６】
前記パルス停止時間を前記パルス開始時間（クロック）、前記ディジタル「パルス長選択」信号及び前記出力パルス範囲基準値に基づいて決定する前記パルス長積分器は、集積されたアナログ機能として実現される、請求項１記載の回路。
【請求項１７】
前記パルス停止時間を前記パルス開始時間（クロック）、前記ディジタル「パルス長選択」信号及び前記出力パルス範囲基準値に基づいて決定する前記パルス長積分器が、集積されたディジタル論理関数として実現される、請求項１記載の回路。
【請求項１８】
前記パルス停止時間を前記パルス開始時間（クロック）、前記ディジタル「パルス長選択」信号及び前記出力パルス範囲基準値に基づいて決定する前記パルス長積分器は、ディジタル信号プロセッサにおける計算アルゴリズムとして実現される、請求項１記載の回路。
【請求項１９】
前記マルチレベル出力パルスを前記電力ドライバに与える前記パルス発生器は、集積されたディジタル論理関数として実現される、請求項１記載の回路。
【請求項２０】
前記マルチレベル出力パルスを前記電力ドライバに与える前記パルス発生器は、ディジタル信号プロセッサにおける計算アルゴリズムとして実現される、請求項１記載の回路。
【請求項２１】
時間−電圧範囲が複数のディジタル・レベルに対応し、
入力信号を理想的ＰＤＭ（パルス密度変調された）出力パルスに変換する手段と、「パルス極性」及びディジタル「パルス長選択」信号を発生する手段と、１組の出力パルス範囲基準値を画定する手段と、パルス停止時間を決定するパルス長積分器と、電力ドライバ制御パルスを与えるパルス発生器と、電圧で出力負荷を駆動するＤ級電力ドライバのための手段と、出力負荷のための手段とを設けるステップと、
前記入力信号を理想的ＰＤＭ制御パルスに変換するステップと、
前記「パルス極性」、及び複数のパルス範囲値を表す前記ディジタル「パルス長選択」信号を発生するステップと、
前記マルチレベル出力の各段階に対して１つの出力パルス範囲基準値が当たる前記１組の出力パルス範囲基準値を画定するステップと、
前記パルス停止時間を前記パルス開始時間（クロック）、前記ディジタル「パルス長選択」信号及び前記出力パルス範囲基準値に基づいて決定するステップと、
前記パルス開始信号及びパルス停止信号を用いてマルチレベル出力パルスを発生するステップと、
前記電力ドライバ制御パルスを前記Ｄ級電力ドライバに印加するステップと、
前記電力ドライバの出力電圧で前記出力負荷（典型的にはスピーカ）を駆動するステップと
を備えるＤ級増幅器のための仮想マルチレベル出力パルスを発生する方法。
【請求項２２】
前記入力信号を理想的ＰＤＭ制御パルスに変換するステップは、シグマ・デルタ変調器を含む処理装置により行われる、請求項１８記載の方法。
【請求項２３】
前記「パルス極性」及びディジタル「パルス長選択」信号を発生する前記ステップは、前記のパルス密度変調器信号を変換する方法と組み合わされた機能として集積化されている、請求項２１記載の方法。
【請求項２４】
１組の出力パルス範囲基準値を画定する前記ステップは少なくとも２つの値を用いる、請求項２１記載の方法。
【請求項２５】
１組の出力パルス範囲基準値を画定する前記ステップは、１組の固定で且つアプリオリ既知の大きさを仮定する、請求項２１記載の方法。
【請求項２６】
１組の出力パルス範囲基準値を画定する前記ステップは、単一の固定値を取り入れ、次いで更に当該単一の固定値を前記１組の出力パルス範囲基準値に分割する、請求項２１記載の方法。
【請求項２７】
Ｈ型ブリッジは電圧で前記出力負荷を駆動するため用いられる、請求項２１記載の方法。
【請求項２８】
前記入力信号を理想的ＰＤＭ制御パルスに変換する前記ステップは、集積されたディジタル論理関数により実行される、請求項２１記載の方法。
【請求項２９】
前記入力信号を理想的ＰＤＭ電力ドライバ制御パルスに変換する前記のステップは、ディジタル信号プロセッサにおける計算アルゴリズムにより実行される、請求項２１記載の方法。
【請求項３０】
前記「パルス極性」及び前記ディジタル「パルス長選択」信号を発生する前記ステップは、集積されたディジタル論理関数により実行される、請求項２１記載の方法。
【請求項３１】
前記「パルス極性」及び前記ディジタル「パルス長選択」信号を発生する前記ステップは、ディジタル信号プロセッサにおける計算アルゴリズムにより実行される、請求項２１記載の方法。
【請求項３２】
前記パルス停止時間を前記パルス開始時間（クロック）、前記ディジタル「パルス長選択」信号及び前記出力パルス範囲基準値に基づいて決定する前記ステップは、集積されたアナログ機能により実行される、請求項２１記載の方法。
【請求項３３】
前記パルス停止時間を前記パルス開始時間（クロック）、前記ディジタル「パルス長選択」信号及び前記出力パルス範囲基準値に基づいて決定する前記ステップは、集積されたディジタル論理関数により実行される、請求項２１記載の方法。
【請求項３４】
前記パルス停止時間を前記パルス開始時間（クロック）、前記ディジタル「パルス長選択」信号及び前記出力パルス範囲基準値に基づいて決定する前記ステップは、ディジタル信号プロセッサにおける計算アルゴリズムにより実行される、請求項２１記載の方法。
【請求項３５】
前記のマルチレベル電力ドライバ制御パルスを発生する前記のステップは、集積されたディジタル論理関数により実行される、請求項２１記載の方法。
【請求項３６】
前記のマルチレベル電力ドライバ制御パルスを発生する前記のステップは、ディジタル信号プロセッサにおける計算アルゴリズムで実行される、請求項２１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ級電力増幅器に関し、より詳細にはパルス符号化されたディジタル入力信号を有し且つ典型的にはＨ型ブリッジを用いてスピーカのような出力負荷を駆動するＤ級電力増幅器に関する。
【０００２】
関連の特許出願
この出願は、        に出願され且つ本発明と同じ譲受人に譲渡した米国特許出願ドケット番号ＤＳ０２−０１２及びＤＳ０２−０１３、即ちシリアル番号        に関連する。
【背景技術】
【０００３】
ＡＢ級増幅器は相当に非効率であり、Ｄ級増幅器はこの欠点を克服している。Ｄ級増幅器の場合、出力は、２つの出力レベルの間で非常に高い周波数で、実質的には最高可聴周波数より高い周波数で切り替わるよう形成され、それは、高周波数パルスを電力増幅段に供給することにより行われる。平均化された（フィルタリングされた）出力信号を（増幅された）入力信号に非常に緊密に追従させるためには、駆動信号のパルス幅比を一定周波数で変えるか、又は駆動信号のパルス密度を一定のパルス幅で変えるかのいずれかができる。そのような増幅器は、パルス幅変調されている（ＰＷＭ）又はパルス密度変調されている（ＰＤＭ）と称される。低域通過フィルタを通った後における負荷での出力電圧は、一定電源の前提の下で入力を表す。
【０００４】
パルス密度変調の場合には、パルス幅は常に一定であり、そこでは高周波数パルスを例えばシグマ・デルタ変調器により発生することができる。出力装置、即ちＤ級ドライバは＋Ｖ、−Ｖ及びゼロのうちのいずれかを与えることができるだけであり、従って、パルス発生を最大３レベルに限定している。この限定数のレベルがまた信号の正確さを制限する。
【０００５】
図１は、最新技術のＰＤＭ−Ｄ級増幅器の概略ブロック図を示す。当該ＰＤＭ−Ｄ級増幅器は典型的には、Ｄ級電力出力段用駆動信号を発生するためのシグマ・デルタ変調器（１１）を備え、当該Ｄ級電力出力段は典型的には、通常Ｈ型ブリッジ（１２）、及び出力負荷、即ち多くの場合スピーカ（１３）である。
【０００６】
図２ａはＨ型ブリッジの単純化した図を示し、そして図２ｂは、３出力信号レベル、及び出力装置の対応状態を示す。負荷ＬＯＡＤでの出力レベルは、トランジスタＴ２及びＴ３が閉じ且つトランジスタＴ１及びＴ４が開いた状態（２１）により「＋Ｖ」である。また、負荷ＬＯＡＤでの出力レベルは、トランジスタＴ１及びＴ４が閉じ且つトランジスタＴ２及びＴ３が開いている状態（２２）により「−Ｖ」である。更に、負荷ＬＯＡＤでの出力レベルは、トランジスタＴ１及びＴ３が閉じ、トランジスタＴ２及びＴ４が開いている（２３）状態により「±０」である。
【０００７】
Ｎｇｕｙｅｎ，Ｈｕｅｙ，Ｔａｋａｇｉｓｈｉ，Ｈｉｄｅｔｏへの米国特許Ｎｏ．５，９４９，２８２は、最初に誤り訂正目的のためＤ級増幅器の出力の正確な再生体を発生し、次いで基準信号を、誤り訂正目的のためＤ級増幅器への元の信号入力と比較するための回路を記載する。
【０００８】
Ｓｕ，Ｄａｖｉｄへの米国特許Ｎｏ．５，８４７，６０２は、包絡線除去及び回復を採用するＲＦ電力増幅器の振幅成分を増幅するため用いられるデルタ被変調振幅増幅器を示す。デルタ被変調増幅器は、パルス幅変調に基づいているこれまでのアプローチより小さい非線形量を導入する。開示された技術は、僅かに２つの外部部品、即ちインダクタ及びキャパシタを備える、標準ＭＯＳ技術におけるスイッチド・キャパシタ回路を用いて実現することができる。こうして、開示された技術により、低コストのＭＯＳ技術を用いた効率的であるがまだ線形のＲＦ電力増幅器の実現が可能になる。
【０００９】
Ｔｒｉｐａｔｈｉ他への米国特許Ｎｏ．５，９７４，０８９は、フィードバック・ループ内に少なくとも１つの積分器段を有するオーバサンプリングされた雑音成形信号プロセッサを記載する。フィードバック・ループ内のサンプリング段は、少なくとも１つの積分器段に結合される。サンプリング段は、アナログ信号をサンプル周波数でサンプリングする。サンプリング段に結合された認定論理は、当該サンプリング段からのパルス波形を受け取り、そしてパルス波形における信号遷移が第１の期間より多く離れて起こり、従って当該波形が例えば電力スイッチング装置により処理されることができることを保証する。フィードバック・ループ内のスイッチング段は認定論理に結合される。信号プロセッサが、スイッチング段の出力から少なくとも１つの積分器段の入力へのフィードバック経路を有し、それによりフィードバック・ループを閉じる。
【特許文献１】米国特許Ｎｏ．５，９４９，２８２
【特許文献２】米国特許Ｎｏ．５，８４７，６０２
【特許文献３】米国特許Ｎｏ．５，９７４，０８９
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、Ｄ級増幅器のための仮想マルチレベル出力パルスを発生することにあり、そこにおいて時間−電圧範囲が複数のディジタル・レベルに対応する。
【課題を解決するための手段】
【００１１】
本発明の目的に従って、Ｄ級増幅器のための仮想マルチレベル出力パルスを発生する回路が達成される。そこでは、時間−電圧範囲が複数のディジタル・レベルに対応する。マルチレベル・パルス幅は、より良好な品質出力信号を可能にする。また、ちょうど単一のパルス幅とは対照的に、マルチレベル・パルス出力を用いることにより、パルス・サンプリング速度を同じ係数だけ低減するのが可能になる。
【００１２】
ＰＤＭ（パルス密度変調）を用いたＤ級増幅器が、通常、シグマ・デルタ変調器を用いて入力信号を等しい幅の高周波数パルスに変換する。そして、Ｄ級増幅器は典型的には、低域通過フィルタを介して出力負荷を駆動するため３つの物理的出力レベル（＋Ｖ，−Ｖ，０）を有するＨ型ブリッジを用いる。典型的な負荷はスピーカ又はサーボモータである。
【００１３】
開示された本発明の基本的アイデアは、複数の離散的幅値を有するパルスを生成するための回路及び方法を加えること、及びこれらの可変幅パルスのためパルス長選択信号を発生するための方法を提供することである。ここで、出力信号は、僅か３つの物理的レベルを有する仮想マルチレベル・パルスを有する。
【００１４】
このアイデアを達成するため、典型的にはシグマ・デルタ変調器を含む、入力信号変換器のための処理装置は、ディジタル信号「パルス・アクティブ（パルスが活動状態にある）」、及び「パルス正／負（パルスの符号が正又は負である）」ばかりでなく、ディジタル「パルス長選択」信号を発生する。次いで、「パルス長積分器」機能は、パルス開始情報を取り込んで、積分を開始する。積分された値が、パルス長選択信号により１組のパルス範囲基準値から選択された特定の基準レベルに到達したとき、積分器は、出力信号パルスを停止し、そしてパルス停止情報を発生する。提案された回路は、上記のマルチレベル出力の各段階に対して１つである、１組の出力パルス範囲基準値を画定するため異なる技術を含み得る。
【００１５】
回路はまた、上記ＰＣＭ信号変換器とＤ級出力電力段との間の信号経路の中に挿入された「パルス発生器ユニット」を備える。なお、そのＤ級出力電力段は、前述したように、典型的にはＨ型ブリッジである。次いで、当該Ｈ型ブリッジは、電圧で上記出力負荷を駆動する。
【００１６】
更に、本発明の目的に従って、上記のパルス範囲基準レベルは、固定レベルであってよいばかりでなく、外部から制御されてもよい。
本発明の目的に従って、Ｄ級増幅器のための仮想マルチレベル出力パルスを発生する方法が達成される。そこでは、時間−電圧範囲が複数のディジタル・レベルに対応する。最初に、その方法は、上記の入力信号を理想的ＰＣＭ制御信号に変換する。上記「パルス・アクティブ」及び「パルス極性」信号に加えて、上記方法はまた、上記「パルス長選択」信号を発生する。提案された方法は、上記マルチレベル出力の各段階に対して１つの出力パルス範囲基準値が当たる上記１組の出力パルス範囲基準値を画定する。「パルス長積分器」が、上記ディジタル「パルス長選択」信号についての上記パルス停止信号を上記パルス開始時間（クロック）及び上記出力パルス範囲基準値に基づいて決定する。「パルス発生器ユニット」は、上記パルス開始信号及びパルス停止信号を用いて上記マルチレベル出力パルスを発生し、そして上記電力ドライバ制御パルスを上記Ｄ級電力ドライバに印加する。最後に、上記電力ドライバは、出力電圧を上記出力負荷に供給する。
【００１７】
この明細書の資料部分を形成する添付図面には、図面の簡単な説明に記すような図面がある。
【発明を実施するための最良の形態】
【００１８】
本発明の目的は、Ｄ級増幅器のための仮想マルチレベル出力パルスを発生することにあり、そこにおいて時間−電圧範囲が複数のディジタル・レベルに対応する。ＰＤＭ（パルス密度変調）を用いたＤ級増幅器は、通常シグマ・デルタ変調器を用いて、入力信号を等しい幅の高周波数パルスに変換する。そして、Ｄ級増幅器は典型的には、３つのスイッチング・レベル（＋Ｖ，−Ｖ，０）を有するＨ型ブリッジを用いて、低減通過フィルタを介して出力負荷を駆動する。典型的な負荷は、スピーカ又はサーボモータである。
【００１９】
開示された本発明の基本的アイデアは、複数の離散的幅値を有するパルスを生成するための回路及び方法を加えること、及びこれらの可変幅パルスのためのパルス長選択信号を発生するための方法を提供することにある。ここで、出力信号は、僅か３つの物理的レベルを備える仮想マルチレベル・パルスを有する。
【００２０】
マルチレベル・パルス幅は、より良好な品質の出力信号を可能にする。また、マルチレベル・パルス幅を用いることは、まさに単一のパルス幅とは対照的に、パルス・サンプリング速度の低減を可能にする。その上、より良好な電力効率、並びにより低いＥＭＩが達成される。
【００２１】
図３は、本発明で開示された概略ブロック図を示す。
上記のことを達成するため、典型的にはシグマ・デルタ変調器を含む、入力信号変換器のための処理ユニット（３１）は、ディジタル信号「パルス・アクティブ」、及び「パルス正／負」ばかりでなく、ディジタル「パルス長選択」信号をも発生する。次いで、「パルス長積分器」機能（３２）は、パルス開始情報を取り込んで、積分を開始する。積分された値が、パルス長選択信号により１組のパルス範囲基準値から選択された特定の基準レベルに到達したとき、積分器は、出力信号パルスを停止して、パルス停止情報を発生する。提案された回路は、上記のマルチレベル出力の各段階に対して１つの出力パルス範囲基準値が当たる１組の出力パルス範囲基準値を画定するため異なる技術を含み得る。
【００２２】
回路はまた、上記のＰＣＭ信号変換器とＤ級出力電力段との間の信号経路の中に挿入された「パルス発生器ユニット」（３３）を備える。なお、そのＤ級出力電力段は、前述したように、典型的にはＨ型ブリッジ（３４）である。次いで、当該Ｈ型ブリッジは、電圧で上記出力負荷を駆動する。
【００２３】
上記Ｈ型ブリッジは、最終的に出力負荷（３５）、典型的にはスピーカを駆動する。
図４は、５レベル系のためのパルス形態を示す。図４は、５つのレベル、即ち「＋２」（４１）、「＋１」（４２）、「０」（４３）、「−１」（４４）及び「−２」（４５）のそれぞれに対するパルスを示す。
【００２４】
本発明の目的を達成するための方法が、図５に図示されている。
最初に、ステップ５１において、入力信号は、シグマ−デルタ変調器により高周波数マルチレベルＰＤＭパルスに変換される。同時に、その変換器は、パルス長選択信号を発生する（５２）。ここで、パルス開始時間に（５３）、上記パルス長積分器が、時間の積分を開始し、そして開始パルス信号を発生する（５４）。ここで、パルス発生器は、Ｈ型ブリッジへの制御信号をオンに切り換える（５５）。パルス範囲基準値が、パルス長選択信号を介して選択される（５６）。上記パルス長積分器は、積分された時間値を、選択されたパルス長基準値と比較する（５７）。停止条件に到達する（５８）と直ぐに、パルス長積分器は、積分を停止し、そしてパルス停止信号を発生し（５９）、そしてＨ型ブリッジへの制御信号をオフに切り換える（６０）。
【００２５】
本発明がその好適な実施形態を参照して特に示され且つ記載されたが、形式及び詳細における様々な変更が本発明の趣旨及び範囲を逸脱することなく行い得ることが当業者に理解されるであろう。
【図面の簡単な説明】
【００２６】
【図１】図１（従来技術）は、従来技術の解法の概略ブロック図を示す。
【図２ａ】図２ａ（従来技術）は、Ｈ型ブリッジの主要回路及び出力レベル状態を示す。
【図２ｂ】図２ｂ（従来技術）は、Ｈ型ブリッジの主要回路及び出力レベル状態を示す。
【図３】図３は、本発明の一実施形態に従った解法の概略ブロック図を示す。
【図４】図４はマルチレベル・パルスの概念を示し、その例は５レベル系を示す。
【図５】図５は、Ｄ級増幅器用仮想マルチレベル出力パルスを発生するための方法を示す。
【符号の説明】
【００２７】
３１  処理ユニット
３２  パルス長積分器
３３  パルス発生器ユニット
３４  Ｈ型ブリッジ
３５  出力負荷
【図１】
2004289789.tif 000003
【図２ａ】
2004289789.tif 000004
【図２ｂ】
2004289789.tif 000005
【図３】
2004289789.tif 000006
【図４】
2004289789.tif 000007
【図５】
2004289789.tif 000008
【外国語明細書】
2004289789000001.pdf