(57)【要約】【課題】多画素数の撮像素子では、駆動周波数低減のために水平方向に撮像領域を分割するが、ＣＤＳ回路で画素毎に発生する相関ノイズを除去するために、垂直方向は連続的に読み出す必要があり、分割できない。【解決手段】分割撮像領域Ａ０〜Ａ７は画素構成部１を水平方向に８分割したもので、垂直方向には分割されておらず、垂直方向は連続して画素に照射された被写体光像の電気信号を出力する。画素構成部１の各画素を選択する駆動部は、水平同期信号駆動部２と垂直同期信号駆動部３より構成される。垂直同期信号駆動部３は、スタートアドレスＶａｄｓとエンドアドレスＶａｄｅを外部より指定できる構成とされている。これにより、分割撮像領域Ａ０〜Ａ７に対して共通の読み出しライン位置と読み出し範囲を任意に制御でき、垂直方向は任意に指定した駆動開始位置と駆動終了位置との間の領域から連続して撮像信号が得られる。【選択図】　　　　　　図１
2004056562.tif 000002
【特許請求の範囲】
【請求項１】
全体の画素数が高精細度テレビ方式の画素数の２倍以上の画素数からなり、水平方向に分割された複数の分割撮像領域と、これら複数の分割撮像領域に隣接して垂直方向に設けられた一定画素数の遮光領域とを有し、前記複数の分割撮像領域のそれぞれにおいて、同時に被写体光像を電気信号に変換して、前記複数の分割撮像領域から並列に出力する画素構成部と、
前記画素構成部の前記複数の分割撮像領域に１対１に対応して設けられた複数の水平アドレス回路を有し、前記複数の分割撮像領域に対して水平方向の画素駆動位置を指示して水平方向に駆動する第１の駆動信号を並列に出力する水平同期信号駆動部と、
前記画素構成部の前記複数の分割撮像領域に対して、垂直方向の任意の駆動開始位置と垂直方向の任意の駆動終了位置とを指示して前記駆動開始位置から前記駆動終了位置まで垂直方向に連続的に駆動する第１の駆動期間と、前記画素構成部の前記遮光領域を駆動する第２の駆動期間とを制御する第２の駆動信号を出力する垂直同期信号駆動部と、
前記第１及び第２の駆動信号により駆動される前記画素構成部から、水平方向は前記複数の分割撮像領域に対応して別々に分割して読み出され、垂直方向は前記駆動開始位置と前記駆動終了位置との間の領域から前記第１の駆動期間で連続して読み出された複数の電気信号と、前記遮光領域から前記第２の駆動期間で読み出された遮光信号とからなるほぼ連続する信号に対し所定の信号処理を行って、複数の撮像信号を出力する信号処理手段と、
前記信号処理手段から出力される複数の撮像信号を表示する表示手段と
を有することを特徴とする動画像表示システム。
【請求項２】
全体の画素数が高精細度テレビ方式の画素数の２倍以上の画素数からなり、水平方向に分割された複数の分割撮像領域のそれぞれにおいて、同時に被写体光像を電気信号に変換して、前記複数の分割撮像領域から並列に出力する画素構成部と、
前記画素構成部の前記複数の分割撮像領域に１対１に対応して設けられた複数の水平アドレス回路を有し、前記複数の分割撮像領域に対して水平方向の画素駆動位置を指示して水平方向に駆動する第１の駆動信号を並列に出力する水平同期信号駆動部と、
前記画素構成部の前記複数の分割撮像領域に対して、垂直方向の任意の駆動開始位置と垂直方向の任意の駆動終了位置とを指示して垂直方向に駆動する第２の駆動信号を出力する垂直同期信号駆動部と
を有し、前記画素構成部、前記水平同期信号駆動部及び前記垂直同期信号駆動部は、同一半導体基板上に搭載されたＣＭＯＳセンサを構成することを特徴とする撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は動画像表示システム及びそれに用いる撮像素子に係り、特に高精細度テレビ（ＨＤＴＶ）の画像以上の画素数を持つ撮像装置を用いて、垂直方向のライン数を制御して写真並みの高解像度画質の高精細動画像信号を得る動画像表示システム及びそれに用いる撮像素子に関する。
【０００２】
【従来の技術】
図５は従来の動画像表示システムの一例の概略ブロック図を示す。同図に示すように、ＣＭＯＳセンサ１０内にある撮像素子１０１は、被写体光像が入射され、これを光電変換して画素数が限定された電気信号を得る。ここで、撮像素子１０１の撮像面は、例えば、図６に示すように、水平方向３８４０画素、垂直方向２１６０画素からなる撮像部１７と、水平方向３８４０画素、垂直方向３２画素からなる光学的黒部分（オプチカルブラック部分）１８とからなる。
【０００３】
撮像部１７は水平方向に８分割し、各々水平方向４８０画素、垂直方向２１６０画素からなる８つの分割撮像領域のそれぞれから撮像された電気信号を得る。ここで、ＨＤＴＶ画像の画素数は水平方向が１９２０画素で、垂直方向が１０８０画素であるので、上記の一つの分割撮像領域は、水平方向の画素数がＨＤＴＶ画像の画素数の１／４倍で、垂直方向の画素数がＨＤＴＶ画像の画素数の２倍である。また、オプチカルブラック部分１８は、撮像部１７と同様の画素構成であるが、入射光を遮光した遮光領域であり、画像の黒部分を固定して安定を図るため、垂直帰線期間内に３２ラインの黒レベル信号を設定して撮像信号の前に取り出して補正信号を得るためのものである。
【０００４】
再び図５に戻って説明するに、撮像素子１０１は被写体光像の光量に応じた電荷を発生して電気信号に変換し、タイミング発生器（ＴＧ）１０４からのタイミング信号に基づいて駆動回路１０５から発生される駆動信号に基づいて、図６に示した８つの分割撮像領域から所定の順番でアナログ電気信号ａ０〜ａ７として並列に同時出力する。
【０００５】
撮像素子１０１から８並列出力された電気信号は、相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｉｎｇ）回路１０２に供給され、ここで撮像素子１０１で発生する相関ノイズがＴＧ１０４からのサンプリング信号に基づいて除去された後、増幅器１０３で所要レベルに増幅されて撮像信号として出力される。ＣＭＯＳセンサ１０から出力された撮像信号は、クランプ回路１３に供給される。
【０００６】
一方、同期信号発生器（ＳＳＧ）１１から出力された同期信号は、ＴＧ１０４に供給されて同期信号に同期したタイミング信号を発生させると共に、ＯＢクランプパルス発生回路１２に供給されて垂直同期信号に同期して、図６に示したオプチカルブラック部分１８の指定信号をクランプパルスとして発生させる。クランプ回路１３は、ＣＭＯＳセンサ１０から並列に取り出された８つの撮像信号の、図６に示したオプチカルブラック部分１８の期間の信号部分の直流分をそれぞれ基準にして、８つの撮像信号をそれぞれ直流クランプする。
【０００７】
クランプ回路１３で直流クランプされた８並列撮像信号は、Ａ／Ｄ変換器１４によりディジタル信号に変換され、ＯＢデータ作成回路１５及び信号処理回路１６にそれぞれ供給される。ＯＢデータ作成回路１５は、入力ディジタル信号のうち、図６に示したオプチカルブラック部分１８の範囲内のディジタル信号に基づき、ＯＢ補正信号（ＯＢデータ）を作成し、記憶する。
【０００８】
信号処理回路１６は、Ａ／Ｄ変換器１４から供給されたディジタル信号形態の８並列撮像信号から、ＯＢデータ作成回路１５から出力されたＯＢデータを別々に減算して、８並列撮像信号中の各暗電流成分をそれぞれ低減し、被写体光像以外の原因で濃淡を生じているような画像を本来の被写体の画像で、しかもＨＤＴＶ画像の４倍の画素数の高精細撮像信号として出力する。
【０００９】
【発明が解決しようとする課題】
ところで、高精細画像は用途が多く、例えば図６に示した撮像素子のように、ＨＤＴＶ画像の画素数の整数倍の画素数（水平方向の画素数１９２０の２倍、垂直方向の画素数１０８０の２倍）で用いる場合や、４：３のデジタルシネマに合わせた信号（４ｋ（＝４０９６）×３ｋ（＝３０７２））、あるいは円や正方形画像で用いる場合は４ｋ×４ｋといったような画素配列が考えられる。
【００１０】
一方で、ＣＭＯＳセンサを撮像素子に用いる場合は、ＣＤＳ回路で画素毎に発生する相関ノイズを除去するために、二次元マトリクス状に配列された画素を垂直方向に読み出す必要がある。従って、上記の従来の動画像表示システムでは、撮像素子１０１は水平方向にしか撮像領域を分割できず、垂直方向は連続的な配列にしなければならないことが課題である。
【００１１】
本発明は以上の点に鑑みなされたもので、ＨＤＴＶ画像の画素数よりも多い画素数で、円や正方形画像で用いる画素配列の撮像素子の垂直方向の読み出し範囲を用途別に選定することにより、垂直方向に分割することなくＣＤＳ回路で補正し易くした高精細度の撮像信号を得ることが可能な動画像表示システム及びそれに用いる撮像素子を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明の動画像表示システムは、全体の画素数が高精細度テレビ方式の画素数の２倍以上の画素数からなり、水平方向に分割された複数の分割撮像領域のそれぞれにおいて、同時に被写体光像を電気信号に変換して、複数の分割撮像領域から並列に出力する画素構成部と、画素構成部の複数の分割撮像領域に１対１に対応して設けられた複数の水平アドレス回路を有し、複数の分割撮像領域に対して水平方向の画素駆動位置を指示して水平方向に駆動する第１の駆動信号を並列に出力する水平同期信号駆動部と、画素構成部の複数の分割撮像領域に対して、垂直方向の任意の駆動開始位置と垂直方向の任意の駆動終了位置とを指示して垂直方向に駆動する第２の駆動信号を出力する垂直同期信号駆動部と、第１及び第２の駆動信号により駆動される画素構成部から、水平方向は複数の分割撮像領域に対応して別々に分割され、垂直方向は駆動開始位置と駆動終了位置との間の領域から連続して読み出された複数の電気信号に対し所定の信号処理を行って、複数の撮像信号を出力する信号処理手段と、信号処理手段から出力される複数の撮像信号を表示する表示手段とを有する構成としたものである。
【００１３】
この発明では、水平方向は複数の分割撮像領域に対応して別々に分割して読み出され、垂直方向は駆動開始位置と駆動終了位置との間の領域から連続して読み出された複数の電気信号に対し所定の信号処理を行って得た複数の撮像信号を表示するようにしたため、垂直方向には分割されることなく水平方向に分割された撮像領域からの撮像信号を表示でき、しかも垂直方向は任意に指定した駆動開始位置と駆動終了位置との間の領域から連続して撮像信号を得ることができる。
【００１４】
また、上記の目的を達成するため、第２の発明の動画像表示システムは、全体の画素数が高精細度テレビ方式の画素数の２倍以上の画素数からなり、水平方向に分割された複数の分割撮像領域と、これら複数の分割撮像領域に隣接して垂直方向に設けられた一定画素数の遮光領域とを有し、複数の分割撮像領域のそれぞれにおいて、同時に被写体光像を電気信号に変換して、複数の分割撮像領域から並列に出力する画素構成部と、画素構成部の複数の分割撮像領域に１対１に対応して設けられた複数の水平アドレス回路を有し、複数の分割撮像領域に対して水平方向の画素駆動位置を指示して水平方向に駆動する第１の駆動信号を並列に出力する水平同期信号駆動部と、画素構成部の複数の分割撮像領域に対して、垂直方向の任意の駆動開始位置と垂直方向の任意の駆動終了位置とを指示して駆動開始位置から駆動終了位置まで垂直方向に連続的に駆動する第１の駆動期間と、画素構成部の遮光領域を駆動する第２の駆動期間とを制御する第２の駆動信号を出力する垂直同期信号駆動部と、第１及び第２の駆動信号により駆動される画素構成部から、水平方向は複数の分割撮像領域に対応して別々に分割して読み出され、垂直方向は駆動開始位置と駆動終了位置との間の領域から第１の駆動期間で連続して読み出された複数の電気信号と、遮光領域から第２の駆動期間で読み出された遮光信号とからなるほぼ連続する信号に対し所定の信号処理を行って、複数の撮像信号を出力する信号処理手段と、信号処理手段から出力される複数の撮像信号を表示する表示手段とを有する構成としたものである。
【００１５】
この発明では、水平方向は複数の分割撮像領域に対応して別々に分割して読み出され、垂直方向は駆動開始位置と駆動終了位置との間の領域から第１の駆動期間で連続して読み出された複数の電気信号と、遮光領域から第２の駆動期間で読み出された遮光信号とからなるほぼ連続する信号に対し所定の信号処理を行って得た複数の撮像信号を表示するようにしたため、垂直方向には分割されることなく水平方向に分割された撮像領域からの撮像信号毎に、遮光信号に基づいて直流分をクランプしてから表示できる。
【００１６】
また、上記の目的を達成するため、第３の発明の動画像表示システムは、第１及び第２の発明の画素構成部を、水平方向の画素数と垂直方向の画素数が同数であるようにしたことを特徴とする。この発明では、画素構成部の水平方向の画素数と垂直方向の画素数が同数であるため、画素構成部を正方形用の画素構成にできる。
【００１７】
また、上記の目的を達成するため、第４の発明の撮像素子は、全体の画素数が高精細度テレビ方式の画素数の２倍以上の画素数からなり、水平方向に分割された複数の分割撮像領域のそれぞれにおいて、同時に被写体光像を電気信号に変換する画素構成部と、画素構成部の複数の分割撮像領域に１対１に対応して設けられた複数の水平アドレス回路を有し、複数の分割撮像領域に対して水平方向の画素駆動位置を指示して水平方向に駆動する第１の駆動信号を並列に出力する水平同期信号駆動部と、画素構成部の複数の分割撮像領域に対して、垂直方向の任意の駆動開始位置と垂直方向の任意の駆動終了位置とを指示して垂直方向に駆動する第２の駆動信号を出力する垂直同期信号駆動部とを有し、画素構成部、水平同期信号駆動部及び垂直同期信号駆動部は、同一半導体基板上に搭載されたＣＭＯＳセンサを構成するようにしたものである。この発明では、第１の発明の動画像表示システムに使用する撮像素子を得ることができる。
【００１８】
また、上記の目的を達成するため、第５の発明の撮像素子は、第２の発明における画素構成部と、水平同期信号駆動部と、垂直同期信号駆動部とを有し、画素構成部、水平同期信号駆動部及び垂直同期信号駆動部は、同一半導体基板上に搭載されたＣＭＯＳセンサを構成するようにしたため、第２の発明の動画像表示システムに使用する撮像素子を得ることができる。
【００１９】
なお、第４及び第５の発明における画素構成部を、水平方向の画素数と垂直方向の画素数が同数であるようにした場合は、正方形用の撮像素子を得ることができる。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる動画像表示システムの一実施の形態の概略ブロック図を示す。同図において、画素構成部１はＣＭＯＳで構成されており、水平方向及び垂直方向共に４ｋ（＝４０９６）個の画素が二次元マトリクス状に配列されており、更に、駆動周波数を低くするために、水平方向に８分割されて８つの分割撮像領域Ａ０〜Ａ７のそれぞれから互いに独立に被写体光像を撮像して電気信号に変換する構成とされている。
【００２１】
従って、分割撮像領域Ａ０〜Ａ７の各々は、水平方向５１２画素、垂直方向４０９６画素であり、水平方向の画素数がＨＤＴＶ画像の１９２０画素の４／１５倍であり、垂直方向の画素数がＨＤＴＶ画像の２１６０画素の約１．９倍である。また、分割撮像領域Ａ０〜Ａ７は画素構成部１を水平方向に８分割したもので、垂直方向には分割されておらず、垂直方向は連続して画素に照射された被写体光像の電気信号を出力する。
【００２２】
一方、画素構成部１の各画素を選択する駆動部は、水平同期信号駆動部２と垂直同期信号駆動部３より構成される。水平同期信号駆動部２は、前記８つの分割撮像領域Ａ０、Ａ１、・・・、Ａ７に１対１に対応して、８個の水平アドレス回路Ｈａｄ０、Ｈａｄ１、・・・、Ｈａｄ７を有しており、水平同期信号ＨＤ、垂直同期信号ＶＤ及びクロックを入力として受け、対応する分割撮像領域Ａ０、Ａ１、・・・、Ａ７に対して、同時に読み出しアドレスを出力する。従って、８個の水平アドレス回路Ｈａｄ０、Ｈａｄ１、・・・、Ｈａｄ７の各構成はそれぞれ同一である。
【００２３】
垂直同期信号駆動部３は、水平同期信号ＨＤ、垂直同期信号ＶＤ及びクロックを入力として受け、かつ、スタートアドレスＶａｄｓとエンドアドレスＶａｄｅを外部より指定できる構成とされており、これにより、画素構成部１の８つの分割撮像領域Ａ０〜Ａ７に対して共通の読み出しライン位置と読み出し範囲を任意に制御できる。上記の画素構成部１、水平同期信号駆動部２、垂直同期信号駆動部３、ＣＤＳ回路４は、同一の大規模半導体集積回路（ＬＳＩ）基板上に搭載されており、後述のオフセット／ゲイン回路５と共に、撮像素子であるＣＭＯＳセンサを構成している。
【００２４】
次に、本実施の形態の動作について説明する。まず、垂直同期信号駆動部３に対し、任意のスタートアドレスＶａｄｓ及びエンドアドレスＶａｄｅを外部より指定する。これにより、画素構成部１は図２（ａ）に示すように、スタートアドレスＶａｄｓ１及びエンドアドレスＶａｄｅ１を指定したときには、８つの分割撮像領域Ａ０〜Ａ７は、それぞれ中央部２ｋ分のラインを垂直方向に連続に駆動される。また、図２（ｂ）に示すように、スタートアドレスＶａｄｓ２及びエンドアドレスＶａｄｅ２を指定したときには、８つの分割撮像領域Ａ０〜Ａ７は、それぞれ中央部３ｋ分のラインを垂直方向に連続に駆動される。
【００２５】
また、図３（ａ）に示すように、相隣る垂直同期信号ＶＳの間の映像信号範囲に、撮像信号が画素構成部１から出力されるように、各駆動信号のタイミングが設定される。すなわち、画素構成部１の指定したスタートアドレスＶａｄｓから撮像信号が垂直同期信号の直後から読み出され、エンドアドレスＶａｄｅが垂直同期信号の帰線期間前になるように設定され、撮像信号読み出しはエンドアドレスＶａｄｅで終了する。これにより、図３（ｂ）に示すように、相隣る垂直同期信号ＶＳの間に、スタートアドレスＶａｄｓからエンドアドレスＶａｄｅまでの撮像範囲の撮像信号ＶＩが出力される。
【００２６】
また、撮像素子の駆動周波数は一定の方が画質の安定を図れ望ましいので、ライン数の増減により、垂直同期信号駆動部３から出力される垂直同期信号周波数を変化させる。例えば、４ｋラインを読み出す垂直同期信号周波数を１５Ｈｚとすると、図２（ｂ）のように３ｋラインを読み出す垂直同期信号周波数は２０Ｈｚ、図２（ａ）のように２ｋラインを読み出す垂直同期信号周波数は３０Ｈｚとなる。これをＨＤＴＶの表現に合わせると、それぞれ１５ｐ、２０ｐ、３０ｐとなる（ただし、ｐはプログレッシブの意味で、１秒間に表示される画像の枚数を示す）。
【００２７】
このときの各画素の駆動周波数は、ＨＤＴＶ方式のそれの半分の周波数３７．１２５ＭＨｚ（＝７４．２５ＭＨｚ／２）となる。この駆動周波数が現在のＣＭＯＳセンサを直接駆動するのに最も適している。もし、７４．２５ＭＨｚで直接駆動すると、前述した垂直同期信号周波数はそれぞれ３０ｐ、４０ｐ、６０ｐとなる。
【００２８】
これらの読み出し順序は、プログレッシブ（順次走査）かインタレース（飛び越し走査）に選択して定める。この読み出し順序の選択方法は、図１では図示を省略したが、切替用データを垂直同期信号駆動部３に供給し、垂直同期信号駆動部３をプログレッシブかインタレースに切り替えることで行う。インタレース（ｉ）の方が例えば、１５ｐ→３０ｉ、２０ｐ→４０ｉ、３０ｐ→６０ｉとなり、動画像に対しては見易いが、動画をストップさせた静止画では、フィールド間にずれを生じる。
【００２９】
図１の画素構成部１を構成する８つの分割撮像領域Ａ０〜Ａ７のそれぞれは、垂直方向はスタートアドレスＶａｄｓからエンドアドレスＶａｄｅまでのライン範囲で連続して、かつ、水平方向はそれぞれ５１２画素の領域で被写体光像の光量に応じた電荷を発生して電気信号に変換し、ライン数に応じた周波数の垂直同期信号に基づいて、所定の順番でアナログ電気信号を並列に同時出力する。
【００３０】
画素構成部１から８並列出力された電気信号は、図１の相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｉｎｇ）回路４に供給される。ＣＤＳ回路４は、画素構成部１に被写体光像を照射して得られた電気信号を、その容量に蓄積しておき、この蓄積電気信号と、画素蓄積部１のリセット直後で被写体光像の蓄積が無い場合の電気信号とを同時に加えて比較し、それらの差分を被写体光像分の電気信号として出力する。これにより、各画素間のばらつきが低減される。
【００３１】
ＣＤＳ回路４において８並列入力された電気信号は、各々独立に各画素間のばらつきが上記の如くにして低減された後、オフセット／ゲイン回路５に供給され、ここで外部からのデータにより制御に基づき、画素構成部１の設計時の標準値を基にして、８つの各分割撮像領域からの各電気信号を別々に測定しながら、それらが一定値となるように、直流成分と利得を制御して揃えた撮像信号が得られる。
【００３２】
オフセット／ゲイン回路５から並列に取り出された８つの撮像信号は、Ａ／Ｄ変換器６に供給され、ここで別々にディジタル信号Ｄ０〜Ｄ７に変換された後、図示しないクランプ回路へ出力されてクランプされた後、必要に応じて所定の信号処理を受けた後、表示部へ出力されて表示される。この信号処理では、８つの撮像信号を一つの映像信号に合成して、画素構成部１の全体で得られる被写体光像の動画像を一画面で表示できるようにしたり、８つの撮像信号を例えば左右２分割された２つの映像信号に合成して、左右２分割した動画像を一画面で表示できるようにする。
【００３３】
このように、本実施の形態によれば、垂直方向のスタートアドレスＶａｄｓとエンドアドレスＶａｄｅとを任意に設定できるようにしたため、画素構成部１を垂直方向に分割することなく、水平方向に分割して駆動周波数を低く設定でき、回路構成が簡単で、しかも垂直方向に連続した撮像信号が得られ、これにより、ＣＤＳ回路４によるノイズ除去が良好に行えるため、画素数が多い撮像素子の場合に任意のライン数を選択しても高画質の動画像が得られる。
【００３４】
また、本実施の形態では、画素構成部１の垂直方向の読み出し画素範囲を任意に設定できるようにしたため、多種類のＣＭＯＳセンサを用意しなくても、１種類のＣＭＯＳセンサで縦、横の比率が異なる撮像信号（映画用、テレビ用など）を切り替えて得ることができる（対応が容易である）。
【００３５】
次に、本発明の他の実施の形態について説明する。図４は本発明になる動画像表示システムの他の実施の形態の概略ブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図４に示す他の実施の形態は、画素構成部８が４ｋ×４ｋ画素からなるＣＭＯＳセンサ構成である点は図１の実施の形態の画素構成部１と同様であるが、この実施の形態では、画素構成部８が最上部にある画素から垂直方向に所定数で、水平方向に４ｋ個の画素をオプチカルブラック部分Ｂとし、残りの撮像領域を水平方向に８分割した分割撮像領域Ａ０〜Ａ７とした点に特徴がある。
【００３６】
上記のオプチカルブラック部分Ｂは、分割撮像領域Ａ０〜Ａ７と同様の画素構成であるが、被写体からの入射光が照射される分割撮像領域Ａ０〜Ａ７とは異なり、入射光を遮光した遮光領域であり、画像の黒部分を固定して安定を図るため、垂直帰線期間内に所定の複数ラインの黒レベル信号を設定して撮像信号の前に取り出して補正信号を得るためのものである。
【００３７】
これにより、この実施の形態では、画素構成部８は図２（ｃ）に示すように、スタートアドレスＶａｄｓ１及びエンドアドレスＶａｄｅ１を指定したときには、８つの分割撮像領域Ａ０〜Ａ７は、それぞれ中央部２ｋ分のラインを垂直方向に連続に駆動される。また、図２（ｄ）に示すように、スタートアドレスＶａｄｓ３及びエンドアドレスＶａｄｅ３を指定したときには、８つの分割撮像領域Ａ０〜Ａ７は、それぞれ中央部より下側を中心とする２ｋ分のラインを垂直方向に連続に駆動される。また、図２（ｃ）及び（ｄ）にＶｌａｃｋで示すように、オプチカルブラック部分Ｂは、撮像信号の先頭でまず読み出される。
【００３８】
また、図３（ｃ）に示すように、相隣る垂直同期信号ＶＳの間の映像信号範囲に、オプチカルブラック部分Ｂがまず読み出されてから撮像信号が画素構成部８の分割撮像領域Ａ０〜Ａ７から出力されるように、各駆動信号のタイミングが設定される。すなわち、垂直同期信号の直後から画素構成部８のオプチカルブラック部分Ｂが読み出され、続いて指定したスタートアドレスＶａｄｓから撮像信号が読み出され、エンドアドレスＶａｄｅが垂直同期信号の帰線期間前になるように設定され、撮像信号読み出しはエンドアドレスＶａｄｅで終了する。これにより、図３（ｄ）に示すように、相隣る垂直同期信号ＶＳの間に、オプチカルブラック部分Ｂの信号ＢＬが出力された後、スタートアドレスＶａｄｓからエンドアドレスＶａｄｅまでの撮像範囲の撮像信号ＶＩが出力される。
【００３９】
図２（ｃ）と（ｄ）では、読み出しラインが同じで、ＶｂｌａｃｋとＶａｄｓ１、ＶｂｌａｃｋとＶａｄｓ３の位置がそれぞれ異なるが、撮像信号にした場合、図３（ｄ）に示すように、オプチカルブラック部分Ｂからの遮光信号ＢＬと、スタートアドレスＶａｄｓからエンドアドレスＶａｄｅまでの撮像範囲の垂直方向に連続した撮像信号ＶＩとが略連続して出力される。このような撮像信号とすることにより、図５に示した回路を用いてクランプし、ＯＢデータに基づいた信号処理も容易にできるから、画質の良い映像信号を得ることができる。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、垂直方向には分割されることなく水平方向に分割された撮像領域からの撮像信号を表示でき、しかも垂直方向は任意に指定した駆動開始位置と駆動終了位置との間の領域から連続して撮像信号を得るようにしたため、ＣＤＳ回路による補正が良好に行え、このことから画素数の多い撮像素子を使用した場合に、任意のライン数を選択しても高画質の動画像表示ができる。
【００４１】
また、本発明によれば、水平方向は複数の分割撮像領域に対応して別々に分割して読み出され、垂直方向は駆動開始位置と駆動終了位置との間の領域から第１の駆動期間で連続して読み出された複数の電気信号と、遮光領域から第２の駆動期間で読み出された遮光信号とからなるほぼ連続する信号に対し所定の信号処理を行って得た複数の撮像信号を表示することにより、垂直方向には分割されることなく水平方向に分割された撮像領域からの撮像信号毎に、遮光信号に基づいて直流分をクランプするようにしたため、高精細度の動画像の安定な画像表示ができる。
【００４２】
更に、本発明によれば、画素構成部を水平方向の画素数と垂直方向の画素数が同数である正方形用の画素構成としたため、垂直方向の読み出し範囲を用途別に容易に選定することができ、また、水平方向は分割した撮像領域単位で選定することができる。
【図面の簡単な説明】
【図１】本発明の動画像表示システムの一実施の形態の概略ブロック図である。
【図２】本発明による画素読み出し範囲の各例を示す図である。
【図３】本発明による垂直同期信号と撮像信号の関係を示す図である。
【図４】本発明の動画像表示システムの他の実施の形態の概略ブロック図である。
【図５】従来の動画像表示システムの一例のブロック図である。
【図６】従来の撮像素子の撮像面の一例を示す図である。
【符号の説明】
１、８　画素構成部
２　水平同期信号駆動部
３　垂直同期信号駆動部
４　ＣＤＳ回路
５　オフセット／ゲイン回路
６　Ａ／Ｄ変換器
Ａ０〜Ａ７　分割撮像領域
Ｂ　オプチカルブラック部分
ＶＳ　垂直同期信号
ＶＩ　撮像信号
ＢＬ　オプチカルブラック部分からの読み出し信号
【図１】
2004056562.tif 000003
【図２】
2004056562.tif 000004
【図３】
2004056562.tif 000005
【図４】
2004056562.tif 000006
【図５】
2004056562.tif 000007
【図６】
2004056562.tif 000008