(57)【要約】【課題】ベースバイアス抵抗もスイッチトランジスタを介してグランドに接地する回路を考案したことにより、発振器のＯＦＦ時に消費していた無駄な電力をなくする。【解決手段】コルピッツ型の発振器においてトランジスタ２３のエミッタに流れる電流をスイッチ用トランジスタ４２でＯＮ／ＯＦＦすると共に、ベース電圧を供給するバイアス抵抗２９とバイアス抵抗３０を流れる電流も、スイッチ用トランジスタ４２で同時にＯＮ／ＯＦＦするようにしたものである。これによりＯＦＦ時に消費していた無駄な電力をなくすことができる。【選択図】  図１
2004200754.tif 000002
【特許請求の範囲】
【請求項１】
電源に一端が接続された第１のインダクタと、この第１のインダクタの他端にコレクタが接続されたＮＰＮ型の第１のトランジスタと、この第１のトランジスタのエミッタに一端が接続された第１の抵抗と、前記電源と前記第１の抵抗の他端との間に接続された第２の抵抗と第３の抵抗の直列接続体と、この第２の抵抗と第３の抵抗の接続点と前記第１のトランジスタのベースとが接続されると共に、このトランジスタのベースとエミッタとの間に接続された第１のコンデンサと、前記第１のトランジスタのエミッタとグランドとの間に接続された第５のコンデンサと、前記第１のトランジスタのエミッタから第２のコンデンサを介して接続された出力端子と、前記第１のトランジスタのベースから第３のコンデンサを介して接続された同調回路と、前記第１のトランジスタのコレクタとグランドとの間に接続された第４のコンデンサとを備え、前記第１の抵抗の他端にコレクタが接続されると共にエミッタがグランドに接続されたＮＰＮ型の第２のトランジスタを設けて、この第２のトランジスタのベースが制御入力端子に接続された発振器。
【請求項２】
第１の抵抗の他端と第２のトランジスタのコレクタとの間に第２のインダクタを接続した請求項１に記載の発振器。
【請求項３】
電源に一端が接続された第１のインダクタと、この第１のインダクタの他端にコレクタが接続されたＮＰＮ型の第１のトランジスタと、この第１のトランジスタのエミッタにコレクタがカスケード接続されたＮＰＮ型の第２のトランジスタと、この第２のトランジスタのエミッタに一端が接続された第１の抵抗と、前記電源と前記第１の抵抗の他端との間に接続された第２の抵抗と第３の抵抗と第４の抵抗との直列接続体と、この第２の抵抗と第３の抵抗の接続点と前記第１のトランジスタのベースが接続されると共に、グランドとの間に接続された第１のコンデンサと前記第１のトランジスタのエミッタとグランドとの間に接続された第２のコンデンサと、前記第１のトランジスタのコレクタから第３のコンデンサを介して接続された出力端子と、前記第１のトランジスタのコレクタとグランドとの間に接続された第７のコンデンサと、前記第３の抵抗と前記第４の抵抗の接続点と前記第２のトランジスタのベースとが接続されるとともに、このトランジスタのベースとエミッタとの間に接続された第４のコンデンサと前記第２のトランジスタのエミッタとグランドとの間に接続された第５のコンデンサと、前記第２のトランジスタのベースから第６のコンデンサを介して接続された同調回路とを備え、前記第１の抵抗の他端にコレクタが接続されるとともにエミッタがグランドに接続されたＮＰＮ型の第３のトランジスタを設け、この第３のトランジスタのベースが制御入力端子に接続された発振器。
【請求項４】
第１の抵抗の他端と第３のトランジスタのコレクタとの間に第２のインダクタを接続した請求項３に記載の発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発振器に関するものである。
【０００２】
【従来の技術】
以下、従来の発振器について説明する。
【０００３】
従来の発振器は、図３に示すようなものである。図３において１は電源であり、この電源１とグランド２との間には、バッファ用トランジスタ３と発振用トランジスタ４がカスケード接続されている。その発振用トランジスタ４のエミッタはスイッチ用トランジスタ５を介してグランド２に接続されている。以下その詳細を説明する。
【０００４】
電源１からはインダクタ６を介してバッファ用トランジスタ３のコレクタに接続されており、このコレクタからはコンデンサ７を介して出力端子８に接続されると共に、コンデンサ１８を介してグランドに接続されている。またバッファ用トランジスタ３のエミッタと発振用トランジスタ４のコレクタは接続されると共に、コンデンサ９を介してグランドに接続されている。１０は発振用トランジスタ４とスイッチ用トランジスタ５との間に挿入された抵抗である。そしてスイッチ用トランジスタ５のベースには制御入力端子１１が接続されている。又電源１からは抵抗１２と抵抗１３と抵抗１４が直列に接続されてグランドに接続されている。抵抗１２と抵抗１３の接続点はバッファ用トランジスタ３のベースに接続されると共に、このベースからはコンデンサ１９を介してグランドに接続されている。抵抗１３と抵抗１４の接続点は発振用トランジスタ４のベースに接続されると共に、このベースからはコンデンサ１５を介して発振用トランジスタ４のエミッタに接続され、このエミッタは、コンデンサ２０を介してグランドに接続されている。又この発振用トランジスタ４のベースは結合コンデンサ１６を介して共振回路１７に接続されている。また２１は共振回路１７の電圧制御端子である。以上のように構成された発振器において、発振用トランジスタ４の発振成分はバッファ用トランジスタ３に伝達され出力端子８から出力されるものである。５はスイッチ用トランジスタであり、発振器をＯＮ／ＯＦＦのスイッチング制御するものである。すなわちバッファ用トランジスタ３と発振用トランジスタ４に流れる電流を遮断する働きを持っている。
【０００５】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【０００６】
【特許文献１】
特開２００２−２８０８３６号公報
【０００７】
【発明が解決しようとする課題】
しかしながらこのような従来の発振器では、発振用トランジスタ４とバッファ用トランジスタ３にベースバイアスを与えるための抵抗１２と抵抗１３と抵抗１４が電源１とグランドの間に接続されていたため、ここに常時電流が流れることになり、発振器を使用しないにも関わらず電流を無駄に消耗してしまう問題がある。
【０００８】
そこで本発明は、この問題を解決したもので、省電力化された発振器を提供することを目的としたものである。
【０００９】
【課題を解決するための手段】
電源に一端が接続された第１のインダクタと、この第１のインダクタの他端にコレクタが接続されたＮＰＮ型の第１のトランジスタと、この第１のトランジスタのエミッタに一端が接続された第１の抵抗と、前記電源と前記第１の抵抗の他端との間に接続された第２の抵抗と第３の抵抗の直列接続体と、この第２の抵抗と第３の抵抗の接続点と前記第１のトランジスタのベースとが接続されると共に、このトランジスタのベースとエミッタとの間に接続された第１のコンデンサと、前記第１のトランジスタのエミッタとグランドとの間に接続された第５のコンデンサと、前記第１のトランジスタのエミッタから第２のコンデンサを介して接続された出力端子と、前記第１のトランジスタのベースから第３のコンデンサを介して接続された同調回路と、前記第１のトランジスタのコレクタとグランドとの間に接続された第４のコンデンサとを備え、前記第１の抵抗の他端にコレクタが接続されると共に、エミッタがグランドに接続されたＮＰＮ型の第２のトランジスタを設けて、この第２のトランジスタのベースが制御入力端子に接続されている。この第２のトランジスタをＯＮ／ＯＦＦすることにより、前記第１のトランジスタにベースバイアスを与える前記第２の抵抗と前記第３の抵抗に流れる電流も、ＯＮ／ＯＦＦすることができるので発振器がＯＦＦ時に無駄な電力を消費しないようにすることができる。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、電源に一端が接続された第１のインダクタと、この第１のインダクタの他端にコレクタが接続されたＮＰＮ型の第１のトランジスタと、この第１のトランジスタのエミッタに一端が接続された第１の抵抗と、前記電源と前記第１の抵抗の他端との間に接続された第２の抵抗と第３の抵抗の直列接続体と、この第２の抵抗と第３の抵抗の接続点と前記第１のトランジスタのベースとが接続されると共に、このトランジスタのベースとエミッタとの間に接続された第１のコンデンサと、前記第１のトランジスタのエミッタとグランドとの間に接続された第５のコンデンサと、前記第１のトランジスタのエミッタから第２のコンデンサを介して接続された出力端子と、前記第１のトランジスタのベースから第３のコンデンサを介して接続された同調回路と、前記第１のトランジスタのコレクタとグランドとの間に接続された第４のコンデンサとを備え、前記第１の抵抗の他端にコレクタが接続されるとともにエミッタがグランドに接続されたＮＰＮ型の第２のトランジスタを設けて、この第２のトランジスタのベースが制御入力端子に接続された発振器である。この第２のトランジスタをＯＮ／ＯＦＦすることにより、前記第１のトランジスタにベースバイアスを与える前記第２の抵抗と前記第３の抵抗に流れる電流も、ＯＮ／ＯＦＦすることができるので発振器がＯＦＦ時に無駄な電力を消費しないようにすることができる。また前記第２のトランジスタにはＮＰＮ型トランジスタを使用しているので高速の切り替えが可能である。更にバイアス抵抗である前記第２の抵抗と前記第３の抵抗が前記第２のトランジスタのプルアップ抵抗も兼用しているので部品点数を少なくすることができる。
【００１１】
請求項２に記載の発明は、前記第１の抵抗の他端と前記第２のトランジスタのコレクタとの間に第２のインダクタを接続した請求項１に記載の発振器であり、このように第２のインダクタンスを接続することにより前記第１のトランジスタのエミッタはインピーダンスが高くなるのでＣ／Ｎを良くすることができる。
【００１２】
請求項３に記載の発明は電源に一端が接続された第１のインダクタと、この第１のインダクタの他端にコレクタが接続されたＮＰＮ型の第１のトランジスタと、この第１のトランジスタのエミッタにコレクタがカスケード接続されたＮＰＮ型の第２のトランジスタと、この第２のトランジスタのエミッタに一端が接続された第１の抵抗と、前記電源と前記第１の抵抗の他端との間に接続された第２の抵抗と第３の抵抗と第４の抵抗との直列接続体と、この第２の抵抗と第３の抵抗の接続点と前記第１のトランジスタのベースが接続されると共にグランドとの間に接続された第１のコンデンサと、前記第１のトランジスタのエミッタとグランドとの間に接続された第２のコンデンサと、前記第１のトランジスタのコレクタから第３のコンデンサを介して接続された出力端子と、前記第３の抵抗と前記第４の抵抗の接続点と前記第２のトランジスタのベースとが接続されると共に、このトランジスタのベースとエミッタとの間に接続された第４のコンデンサと、前記第２のトランジスタのエミッタとグランドとの間に接続された第５のコンデンサと、前記第２のトランジスタのベースから第６のコンデンサを介して接続された同調回路とを備え、前記第１の抵抗の他端にコレクタが接続されると共にエミッタがグランドに接続されたＮＰＮ型の第３のトランジスタを設け、この第３のトランジスタのベースが制御入力端子に接続された発振器である。この第３のトランジスタをＯＮ／ＯＦＦすることにより、前記第１のトランジスタと前記第２のトランジスタにベースバイアスを与える前記第１の抵抗と前記第２の抵抗と前記第３の抵抗に流れる電流も、ＯＮ／ＯＦＦすることができるので、発振器がＯＦＦ時に無駄な電力を消費しないようにすることができる。また前記第３のトランジスタにはＮＰＮ型トランジスタを使用しているので高速の切り替えが可能である。更にバイアス抵抗である前記第２の抵抗と前記第３の抵抗と前記第４の抵抗が前記第３のトランジスタのプルアップ抵抗も兼用しているので部品点数を少なくすることができる。
【００１３】
以下、図面に基づいて本発明の実施の形態を説明する。
【００１４】
（実施の形態１）
図１は本発明の実施の形態１における発振器の回路図である。図１において、２１は電源である。２２は電源２１に一端が接続されたインダクタであり、この他端がＮＰＮ型をした発振用トランジスタ２３のコレクタに接続されている。このコレクタからはコンデンサ２４を介してグランドに接続されている。発振用トランジスタ２３のエミッタは抵抗２５を介して接続点２６につながれている。また発振用トランジスタ２３のエミッタはコンデンサ２７を介して出力端子２８に接続されている。電源２１にバイアス抵抗２９と抵抗３０を直列に接続してその他端は接続点２６に接続されている。バイアス抵抗２９と抵抗３０の接続点は発振用トランジスタ２３のベースに接続されており、またこのベースからはコンデンサ３１を介してエミッタに接続されており、エミッタからはコンデンサ４５を介してグランドに接続されたコルピッツ型の発振回路を形成している。発振用トランジスタ２３のベースから結合コンデンサ３２を介して同調回路３３に接続されている。この同調回路３３は、共振子３４を介して接続点でグランド４７に接続されている。またこの共振子３４と並列にコンデンサ３５が接続されている。この接続点３６からはチューニング感度補正用コンデンサ３７とバリキャップダイオード３８が直列に接続されていて、バリキャップダイオード３８の他端がグランドに接続されている。チューニング感度補正用コンデンサ３７とバリキャップダイオード３８の接続点はインダクタ３９を介して電圧制御端子４０に接続されている。この電圧制御端子４０は、コンデンサ４３を介してグランドに接続されている。また発振用トランジスタ２３のエミッタ側に接続された抵抗２５の他端につながっている接続点２６からはインダクタ４１を介してＮＰＮ型をしたスイッチ用トランジスタ４２に接続され、そのエミッタ側がグランド４６に接続されている。またＮＰＮ型のスイッチ用トランジスタ４２のベースは制御入力端子４４に接続された構成になっている。以上の様に構成された発振器において、同調回路３３と発振用トランジスタ２３で約２ＧＨｚの周波数を発振し、その出力はコンデンサ２７を介して出力端子２８に接続される構成になっている。そして制御入力端子４４に、ハイレベルを加えたときにはスイッチ用トランジスタ４２がＯＮとなり発振器として働くものである。また制御入力端子４４にローレベルを加えたときには、スイッチ用トランジスタ４２がＯＦＦになるので、発振器はＯＦＦになる。この構成において発振用トランジスタ２３のエミッタに流れる電流だけでなく、ベースバイアス抵抗２９と抵抗３０に流れる電流もスイッチ用トランジスタ４２によってＯＮ／ＯＦＦできるので、発振器がＯＦＦ時に無駄な電力を消費しないようにすることができる。また接続点２６とスイッチ用トランジスタ４２の間にインダクタ４１を挿入することにより発振用トランジスタ２３のエミッタのインピーダンスが高くなるのでＣ／Ｎを良くすることができる。
【００１５】
更にベースバイアス抵抗である抵抗２９と抵抗３０がスイッチ用トランジスタ４２のプルアップ抵抗も兼用しているので部品点数を少なくすることができる。
【００１６】
（実施の形態２）
以下、図２に実施の形態２を示す。
【００１７】
図２において実施の形態１と同じものについては同符号を付して説明は省略する。
【００１８】
実施の形態２においては実施の形態１における発振用トランジスタ２３と電源２１との間にバッファ用トランジスタ５０をカスケード接続したものである。すなわち電源２１からインダクタ２２を介してバッファ用トランジスタ５０のコレクタに接続している。このコレクタからコンデンサ５１を介して出力端子５２に接続している。またこのバッファ用トランジスタ５０とグランド間にはコンデンサ５３を設けている。バッファ用トランジスタ５０のエミッタと発振用トランジスタ２３のコレクタとの間に接地用コンデンサ５４を設けている。電源２１と、発振用トランジスタ２３のエミッタ側抵抗２５の他端との間には、抵抗５５と抵抗２９と抵抗３０の直列接続体が接続されており抵抗５５と抵抗２９の接続点からバッファ用トランジスタ５０のベースバイアスを与えると共に、このベースからはコンデンサ５６を介してグランドに接続されている。抵抗２９と抵抗３０の接続点から発振用トランジスタ２３のベースバイアスを与えている。その他の回路については図１に示した実施の形態１と同様である。この場合も実施の形態１と同様であるが、同調回路３３と発振用トランジスタ２３によって発振する約２ＧＨｚの信号はバッファ用トランジスタ５０と結合コンデンサ５１を介して接続される出力端子５２から出力されるものである。またこの場合も実施の形態１と同様に、バイアス電流はベースバイアス抵抗５５と抵抗２９と抵抗３０とグランド間に０．２ｍＡ流れていた。しかしこの電流もスイッチ用トランジスタ４２をＯＮ／ＯＦＦすることによってベースバイアス抵抗５５と抵抗２９と抵抗３０とグランド間に流れる電流もＯＮ／ＯＦＦすることができるので、発振器がＯＦＦ時に無駄な電力を消費しないようにすることができる。
【００１９】
【発明の効果】
以上のように本発明によれば、第１の抵抗の他端にコレクタが接続されると共に、エミッタがグランドに接続された第２のＮＰＮ型トランジスタを設け、この第２のトランジスタのベースが制御入力端子に接続される構成にしているので、発振回路のベース電流も同時にＯＮ／ＯＦＦすることができ、発振器がＯＦＦ時に無駄な電力を消費しないようにすることができる。また、第２のトランジスタにはＮＰＮ型トランジスタを使用しているので高速のＯＮ／ＯＦＦ切り替えが可能である。更に第２のトランジスタのプルアップ抵抗とベースバイアス抵抗を共用化しているので部品点数を少なくすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における発振器の回路図
【図２】本発明の実施の形態２における発振器の回路図
【図３】従来の発振器の回路図
【符号の説明】
２１  電源
２２  インダクタ
２３  トランジスタ
２４  コンデンサ
２５  抵抗
２７  コンデンサ
２８  出力端子
２９  抵抗
３０  抵抗
３１  コンデンサ
３２  コンデンサ
３３  同調回路
４２  トランジスタ
４４  制御入力端子
４５  コンデンサ
【図１】
2004200754.tif 000003
【図２】
2004200754.tif 000004
【図３】
2004200754.tif 000005