(57)【要約】【課題】スイッチ装置間においてフレームデータを転送する際にレイヤ３スイッチを用いずにレイヤ２スイッチのみで要求される通信速度に応じてパスの本数を動的に変化させる。【解決手段】フレーム再構成回路１３は、入力されたフレームに対して、接続ＩＤおよびシーケンス番号の情報を追加してフレームの再構成を行う。速度検出回路１２は、再構成された後にフレームに基づいて接続ＩＤ毎の速度情報を検出する。判定回路１４は、検出された速度情報に基づいてパスの割当本数を算出し現在設定されているパスの割当本数の増減を決定する。そして、判定回路１４は、決定したパスの割当本数の増減結果を、増加／減少要求情報として制御フレーム生成回路１５に送信し、通信相手側のスイッチ装置からの応答フレームを受信して増加／減少要求を認める旨の応答が得られたら、パス選択回路１６を制御してパス割当の増加／減少の処理を行う。【選択図】　　　図２
2004112060.tif 000002
【特許請求の範囲】
【請求項１】
入力されたフレームデータを設定されたパスを介して他のスイッチ装置に転送するスイッチ装置であって、
通信相手側のスイッチ装置に送信しようとするフレームに対して、現在の接続パス情報に基づいて、接続ＩＤと接続ＩＤ毎のフレーム順序を示すためのシーケンス番号の情報とを追加することによりフレームの再構成を行うフレーム再構成回路と、
前記フレーム再構成回路によって再構成された後にフレームの接続ＩＤ毎の速度情報を検出する速度検出回路と、
前記速度検出回路によって検出された速度情報に基づいてパスの割当本数を算出することにより現在設定されているパスの割当本数の増減を決定し、該決定結果を増加要求情報または減少要求情報として出力し、通信相手側のスイッチ装置からの応答フレームを受信して増加要求または減少要求を受け入れる旨の応答が得られた場合、パス割当を増加する処理または減少させる処理を行い、通信相手側のスイッチ装置からのパス割当の増加要求または減少要求の要求フレームを受信すると、この要求フレームに対する可否情報を生成して出力する判定回路と、前記判定回路からのパス割当の増加要求情報を受信すると増加要求の要求フレームを生成し、パス割当の減少要求情報を受信すると減少要求の要求フレームを生成し、パス割当の増加要求を認める旨の可否情報を受信すると増加要求を認める旨の応答フレームを生成し、パス割当の減少要求を認める旨の可否情報を受信すると減少要求を認める旨の応答フレームを生成する制御フレーム生成回路と、前記フレーム生成回路により生成された要求フレームおよび応答フレームと前記フレーム再構成回路により再構成された後のデータフレームとを前記判定回路によって指定されたパスを介して通信相手側のスイッチ装置に転送しているパス選択回路と、
受信した通信相手側のスイッチ装置からのフレームに対してバッファリングを行って、各接続ＩＤのシーケンス番号の順序通り並べ替えてから出力するバッファ回路と、
前記バッファ回路から転送されてきたフレームから応答フレームまたは要求フレームを制御フレームとして抽出して前記判定回路に出力するフレーム抽出回路と、から構成されているスイッチ装置。
【請求項２】
前記パス選択回路は、
前記フレーム再構成回路により再構成された後のフレームを前記判定回路からのフレーム分配制御信号に基づいて分配して出力するフレーム分配回路と、
前記フレーム分配回路からのフレームのみが入力されている場合には入力された該フレームをそのまま出力し、前記制御フレーム生成回路により生成された制御フレームが入力されると、入力された該制御フレームを優先して出力する複数のフレーム選択回路と、
前記判定回路からのゲート制御信号がそれぞれ入力されていて、入力されているゲート制御信号がイネーブルとなると前記複数のフレーム選択回路のうちの対応するフレーム選択回路から出力されたフレームをそれぞれ出力する複数のゲート回路と、から構成されている請求項１記載のスイッチ装置。
【請求項３】
前記判定回路は、前記速度検出回路により検出されたある接続ＩＤに対する通信速度Ｘ１と、１つのポートあたりの帯域Ｂに現在設定されているポート数ｎを乗算した結果ｎ×Ｂとの差の絶対値│Ｘ１−ｎ×Ｂ│が、前記１つのポート当たりの帯域Ｂ以上の場合に、パスの割当本数の増減を行うことを決定し、前記速度情報Ｘ１が（ｎ＋１）×Ｂの値以上の場合にパスの割当本数の増加要求を行い、前記速度情報Ｘ１が（ｎ＋１）×Ｂの値より小さい場合にパスの割当本数の減少要求を行う請求項１または２記載のスイッチ装置。
【請求項４】
前記判定回路は、通信相手側のスイッチ装置からの増加要求の要求フレームを受信した場合、割当可能ポートの有無の確認の後に可否情報を出力し、減少要求の要求フレームを受信した場合、１つのポートあたりの帯域Ｂにその接続ＩＤに対して現在設定されているポート数ｎから１減じた数（ｎ−１）を乗算した値（ｎ−１）×Ｂが、前記速度検出回路により検出されたその接続ＩＤに対する通信速度Ｘ１と以上の場合には、減少要求を認める旨の可否情報を生成し、前記値（ｎ−１）×Ｂが、前記通信速度Ｘ１より小さい場合には、減少要求を認めない旨の可否情報を生成する請求項１から３のいずれか１項記載のスイッチ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力されたフレームデータを設定されたパスを介して他のスイッチ装置に転送するスイッチ装置に関する。
【０００２】
【従来の技術】
２つのスイッチ装置間でフレームデータの送受信を行う場合、パケットロスを低減するとともに２つのスイッチ装置を接続している回線の帯域リソースを効率的に使用するためには、要求される通信速度に応じてパスの本数を動的に変化させる必要がある。
【０００３】
レイヤ２スイッチを用いてパスを設定する技術については従来から様々な方法が開示されている（例えば、特許文献１、２、３参照。）。しかし、これらいずれの従来技術もパスの本数を動的に変化させるものではない。
【０００４】
一般的に、パスの本数を動的に変化させる方法としては、レイヤ３（ネットワーク層）のＰＰＰ（ｐｏｉｎｔ−ｔｏ−ｐｏｉｎｔ　ｐｒｏｔｏｃｏｌ）のマルチリンクプロトコルにによる方法が用いられていた。しかし、この方法ではリンクを張る手順が発生するとともに、ルータ等のレイヤ３スイッチはスイッチングハブ等のレイヤ２（データリンク層）スイッチと比較して高価であるという問題がある。
【０００５】
【特許文献１】
特開２００１−７７８２４号公報
【特許文献２】
特開２００１−２７４８２５号公報
【特許文献３】
特開２００１−１８６１４０号公報
【０００６】
【発明が解決しようとする課題】
上述した従来のスイッチ装置では、要求される通信速度に応じてパスの本数を動的に変化させるためにはレイヤ２スイッチと比較して高価なレイヤ３スイッチが必要となるという問題点があった。
【０００７】
本発明の目的は、スイッチ装置間においてある通信速度のインタフェースを複数接続する際に、レイヤ３スイッチを用いることなく、レイヤ２スイッチのみを用いて、要求される通信速度に応じてパスの本数を動的に変化することができるスイッチ装置を提供することである。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明のスイッチ装置は、入力されたフレームデータを設定されたパスを介して他のスイッチ装置に転送するスイッチ装置であって、
通信相手側のスイッチ装置に送信しようとするフレームに対して、現在の接続パス情報に基づいて、接続ＩＤと接続ＩＤ毎のフレーム順序を示すためのシーケンス番号の情報とを追加することによりフレームの再構成を行うフレーム再構成回路と、
前記フレーム再構成回路によって再構成された後にフレームの接続ＩＤ毎の速度情報を検出する速度検出回路と、
前記速度検出回路によって検出された速度情報に基づいてパスの割当本数を算出することにより現在設定されているパスの割当本数の増減を決定し、該決定結果を増加要求情報または減少要求情報として出力し、通信相手側のスイッチ装置からの応答フレームを受信して増加要求または減少要求を受け入れる旨の応答が得られた場合、パス割当を増加する処理または減少させる処理を行い、通信相手側のスイッチ装置からのパス割当の増加要求または減少要求の要求フレームを受信すると、この要求フレームに対する可否情報を生成して出力する判定回路と、前記判定回路からのパス割当の増加要求情報を受信すると増加要求の要求フレームを生成し、パス割当の減少要求情報を受信すると減少要求の要求フレームを生成し、パス割当の増加要求を認める旨の可否情報を受信すると増加要求を認める旨の応答フレームを生成し、パス割当の減少要求を認める旨の可否情報を受信すると減少要求を認める旨の応答フレームを生成する制御フレーム生成回路と、前記フレーム生成回路により生成された要求フレームおよび応答フレームと前記フレーム再構成回路により再構成された後のデータフレームとを前記判定回路によって指定されたパスを介して通信相手側のスイッチ装置に転送しているパス選択回路と、
受信した通信相手側のスイッチ装置からのフレームに対してバッファリングを行って、各接続ＩＤのシーケンス番号の順序通り並べ替えてから出力するバッファ回路と、
前記バッファ回路から転送されてきたフレームから応答フレームまたは要求フレームを制御フレームとして抽出して前記判定回路に出力するフレーム抽出回路とから構成されている。
【０００９】
本発明によれば、速度検出回路により２つのスイッチ装置間のインタフェースにおける通信速度を検出し、この速度情報に基づいてパスの本数を判断し、相手方スイッチ装置との間でパスの割当本数に対する交渉を実施して、パス本数を動的に変更する。従って、スイッチ装置をレイヤ２スイッチにより構成していても、パスの本数をスイッチ装置間の通信速度に応じて動的に変化させることが可能となり、パケットロスの低減および２つのスイッチ装置を接続している回線の帯域リソースの効率的使用を図ることができる。
【００１０】
また、本発明のスイッチ装置は、前記パス選択回路は、前記フレーム再構成回路により再構成された後のフレームを前記判定回路からのフレーム分配制御信号に基づいて分配して出力するフレーム分配回路と、
前記フレーム分配回路からのフレームのみが入力されている場合には入力された該フレームをそのまま出力し、前記制御フレーム生成回路により生成された制御フレームが入力されると、入力された該制御フレームを優先して出力する複数のフレーム選択回路と、
前記判定回路からのゲート制御信号がそれぞれ入力されていて、入力されているゲート制御信号がイネーブルとなると前記複数のフレーム選択回路のうちの対応するフレーム選択回路から出力されたフレームをそれぞれ出力する複数のゲート回路と、から構成されている。
【００１１】
また、前記判定回路は、前記速度検出回路により検出されたある接続ＩＤに対する通信速度Ｘ１と、１つのポートあたりの帯域Ｂに現在設定されているポート数ｎを乗算した結果ｎ×Ｂとの差の絶対値│Ｘ１−ｎ×Ｂ│が、前記１つのポート当たりの帯域Ｂ以上の場合に、パスの割当本数の増減を行うことを決定し、前記速度情報Ｘ１が（ｎ＋１）×Ｂの値以上の場合にパスの割当本数の増加要求を行い、前記速度情報Ｘ１が（ｎ＋１）×Ｂの値より小さい場合にパスの割当本数の減少要求を行うようにしてもよい。
【００１２】
さらに、前記判定回路は、通信相手側のスイッチ装置からの増加要求の要求フレームを受信した場合、割当可能ポートの有無の確認の後に可否情報を出力し、減少要求の要求フレームを受信した場合、１つのポートあたりの帯域Ｂにその接続ＩＤに対して現在設定されているポート数ｎから１減じた数（ｎ−１）を乗算した値（ｎ−１）×Ｂが、前記速度検出回路により検出されたその接続ＩＤに対する通信速度Ｘ１と以上の場合には、減少要求を認める旨の可否情報を生成し、前記値（ｎ−１）×Ｂが、前記通信速度Ｘ１より小さい場合には、減少要求を認めない旨の可否情報を生成する。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
図１に本発明の一実施形態の２台のスイッチ装置１、２を接続したシステムの構成図を示す。図１に示すように、スイッチ装置１は、通常のスイッチポートＴ１１〜Ｔ１ｊと、パスの割当が動的に行われるポートであるポートＰ１〜Ｐｉを有する。また、スイッチ装置２は、通常のスイッチポートＴ２１〜Ｔ２ｋと、パスの割当が動的に行われるポートであるポートＰ１〜Ｐｉを有する。そして、スイッチ装置１とスイッチ装置２間はｉ本のポートＰ１〜Ｐｉにより接続されていて、スイッチ装置１、２によりこのポートＰ１〜Ｐｉを用いた動的なパスの割当が行われる。尚、スイッチ装置１において、スイッチポートＴ１１から他のスイッチポートＴ１２、Ｔ１３、・・・、Ｔ１ｊ及び他のスイッチポートＴ１２〜Ｔ１ｊからのスイッチングに関しては通常のレイヤ２のスイッチ装置と同様な処理が行われる。
【００１５】
本実施形態のスイッチ装置１の構成を図２のブロック図に示す。本実施形態のスイッチ装置１は、図２に示されるように、ＰＨＹ（物理層）回路１０１〜１０ｉと、スイッチ回路１１と、速度検出回路１２と、フレーム再構成回路１３と、判定回路１４と、制御フレーム生成回路１５と、パス選択回路１６と、フレーム抽出回路１７と、バッファ回路１８と、ＰＨＹ回路１９１〜１９ｉとから構成されている。
【００１６】
このスイッチ装置１には、図２に示すように、レイヤ２スイッチとしての物理層インタフェースのＰＨＹ回路１０１〜１０ｉおよびＰＨＹ回路１９１〜１９ｉが、ポートＴ１１〜Ｔ１ｊ、Ｐ１〜Ｐｉにそれぞれ備えられている。
【００１７】
スイッチ回路１１は、ＰＨＹ回路１０１〜１０ｊからのフレームをフレーム再構成回路１３に出力するとともに、フレーム抽出回路１７からの通常のデータフレームをＰＨＹ回路１０１〜１０ｊにスイッチングする処理を行っている。尚、スイッチ回路１１は、当業者にとってよく知られている一般的な回路であり、また本発明とは直接関係しないので、その詳細な構成は省略する。
【００１８】
フレーム再構成回路１３は、スイッチ回路１１から出力されたフレームに対して、現在の接続パス情報に基づいて、接続ＩＤと、接続ＩＤ毎のフレーム順序を示すためのシーケンス番号の情報を追加することによりフレームの再構成を行う。
【００１９】
速度検出回路１２は、フレーム再構成回路１３によって再構成された後にフレームに基づいて、接続ＩＤ毎の速度情報を検出する。
【００２０】
判定回路１４は、速度検出回路１２によって検出された速度情報に基づいてパスの割当本数を算出することにより現在設定されているパスの割当本数の増減を決定する。そして、判定回路１４は、決定したパスの割当本数の増減結果を、増加要求情報または減少要求情報として制御フレーム生成回路１５に送信し、通信相手側のスイッチ装置２からの応答フレームを受信して増加要求または減少要求を受け入れる旨の応答が得られた場合、パス選択回路１６に出力するゲート制御信号およびフレーム分配制御信号によりパス割当を増加する処理または減少させる処理を行う。
【００２１】
また、判定回路１４は、フレーム抽出回路１７から転送されてきた通信相手側のスイッチ装置２からのパス割当の増加要求または減少要求をの要求フレームを受信すると、この要求フレームに対する可否情報を生成して制御フレーム１５に出力する。
【００２２】
制御フレーム生成回路１５は、判定回路１４からのパス割当の増加要求情報を受信すると増加要求の要求フレームを生成してパス選択回路１６に出力し、パス割当の減少要求情報を受信すると減少要求の要求フレームを生成してパス選択回路１６に出力する。また、制御フレーム生成回路１５は、判定回路１４からのパス割当の増加要求を認める旨の可否情報を受信すると増加要求を認める旨の応答フレームを生成してパス選択回路１６に出力し、パス割当の減少要求を認める旨の可否情報を受信すると減少要求を認める旨の応答フレームを生成してパス選択回路１６に出力する。
【００２３】
パス選択回路１６は、判定回路１４からのフレーム分配制御信号およびゲート制御信号により制御されていて、フレーム生成回路１５により生成された要求フレームおよび応答フレームとフレーム再構成回路１３により再構成された後のデータフレームとを判定回路１４によって指定されたパスを介して通信相手側のスイッチ装置２に転送している。
【００２４】
バッファ回路１８は、ＰＨＹ回路１９１〜１９ｉを介して受信したスイッチ装置２からのフレームに対してバッファリングを行って、各接続ＩＤのシーケンス番号の順序通り並べ替えてからフレーム抽出回路１７に転送する。
【００２５】
フレーム抽出回路１７は、バッファ回路１８から転送されてきたフレームから制御フレームを抽出し、抽出した制御フレームは判定回路１４に出力し、制御フレーム以外の通常のデータフレームはスイッチ回路１１に出力する。
【００２６】
また、パス選択回路１６は、図３に示されるように、フレーム分配回路２１と、フレーム選択回路２２１〜２２ｉと、ゲート回路２３１〜２３ｉとから構成されている。
【００２７】
フレーム分配回路２１は、フレーム再構成回路１３により再構成された後のフレームを判定回路１４からのフレーム分配制御信号に基づいて分配して、フレーム選択回路２２１〜２２ｉのいずれかに出力する。フレーム選択回路２２１〜２２ｉは、フレーム分配回路２１からのフレームのみが入力されている場合には入力されたフレームを、そのままゲート回路２３１〜２３ｉのうちの対応するゲート回路に出力し、制御フレーム生成回路１５により生成された制御フレームが入力されると、入力されたこの制御フレームを、優先してゲート回路２３１〜２３ｉのうちの対応するゲート回路に出力する。ゲート回路２３１〜２３ｉは、判定回路１４からのゲート制御信号がそれぞれ入力されていて、入力されているゲート制御信号がイネーブルとなると対応するフレーム選択回路２２１〜２２ｉからのフレームを対応するＰＨＹ回路１９１〜１９ｉにそれぞれ出力する。
【００２８】
次に、図３を参照してこのパス選択回路１６の動作について説明する。
【００２９】
制御フレーム生成回路１５により生成された要求フレームおよび応答フレームからなる制御フレームは、再構成されたデータフレームとともに複数のパスの中でスイッチ装置２側へと転送される必要がある。そのため、ある接続ＩＤに対して現在設定されているポートのうちの最小のポート番号のポートに対応するフレーム選択回路２２１〜２２ｉへとフレームデータを転送する。この場合、フレーム選択回路２２１が最小ポート番号のフレーム選択回路であったとすると、フレーム選択回路２２１に転送された制御フレームがその瞬間に到達していた再構成後のフレームデータより先にゲート回路２３１に転送される。なお、このときにフレーム選択回路２２１に転送されていたフレームが消失しないように、フレーム選択回路２２１にはバッファ機能を有している。利用ポート情報を元にゲート回路が利用可能にしてあるため、この制御フレームはＰＨＹ回路１９１〜１９ｉを通じて、対抗しているスイッチ装置２に対して転送されることになる。
【００３０】
次に、本実施形態のスイッチ装置１、２の動作を図面を参照して詳細に説明する。以下の説明では、図１のスイッチ装置１からスイッチ装置２に対するスイッチングに関してパスの動的割当が行われる場合を用いて、本実施形態の動作について説明する。
【００３１】
図２のスイッチ回路１１から出力されたスイッチ装置２へのフレームは、フレーム再構成回路１３によって現時点でのスイッチ装置２との接続パス情報を元に接続ＩＤとシーケンス番号のフレームを追加したフレームに再構成される。フレーム再構成回路１３により変更される前のフレームと変更された後のフレームの例を図４に示す。フレーム再構成回路１３では、元のフレームの情報を元に接続ＩＤを発行することが出来る。この図４の例では、接続ＩＤを分けるような動作を行わず、常に固定のＩＤをとることとする。シーケンス番号としては接続ＩＤに属するフレームを順にカウントアップするような番号を付加する。このシーケンス番号はカウンタとして有限の値を持ち、カウンタがフルになると０に戻るような振る舞いをする。
【００３２】
判定回路１４では、速度検出回路１２によって検出された通信速度に基づいてパスの割当本数を算出し、この算出された割当本数に基づいてパスの増減を行うか否かの決定を行う。パスの割当本数の決定の際には、現在利用しているパスの本数から決定される帯域とスイッチ回路１１側からスイッチされてくるフレームの帯域情報を比較し、割り当てられたパス帯域の総和がスイッチされてくるフレームの帯域に対してパス１本の帯域よりも差がある場合、判定回路１４は、パス割当増加または減少の必要があるものと判定する。
【００３３】
尚、判定回路１４によって行われるパスの割当本数を決定する方法と、通信相手側装置からの増加要求または減少要求の要求フレームに対してＯＫまたはＮＧのいずれの応答を行うかを判定する方法の詳細については以下で詳しく説明する。
【００３４】
フレーム再構成回路１３によって動的パス割当のための情報を付加されたフレームに変換されたデータフレームは、パス選択回路１６に転送される。パス選択回路１６において、動的にパスが変更されない状態においては、現在決定されている使用ポート情報を元にフレーム分配制御が行われる。制御フレーム生成回路１５からの制御フレームが存在しない場合を想定した場合、分配された後のフレームはフレーム選択回路２２１〜２２ｉを通過し、ゲート回路２３１〜２３ｉのうちの対応しているゲート回路を通過してスイッチ装置２へと転送されることになる。このときのゲート制御信号に関しても、判定回路１４により使用ポート情報を元にイネーブル／ディセーブル（ｅｎａｂｌｅ／ｄｉｓａｂｌｅ）の制御が行われる。
【００３５】
このようにスイッチ装置１から送信されたフレームデータはスイッチ装置２において受信されるが、スイッチ装置２の構成もスイッチ装置１と同様な構成となっているため、スイッチ装置２におけるフレームデータ受信の動作を図２に示すスイッチ装置１を参照して以下に説明する。
【００３６】
動的割当のポートＰ１〜Ｐｉからのフレームを受信すると、そのフレームはバッファ回路１８に転送される。フレームの転送状態などによって、シーケンス番号をつけた順に到着しない可能性があるため、このバッファ回路１８においてバッファリングを行い、次段のフレーム抽出回路１７へと転送する。フレーム抽出回路１７によって、要求フレームおよび応答フレームからなる制御フレームについては判定回路１４へと転送され、制御フレーム以外のデータフレームについては付加されている接続ＩＤとシーケンス番号を元にフレームの再構成が行われ、スイッチ回路１１へと転送され、スイッチ回路１１からＴ１１〜Ｔ１ｊの各ポートへスイッチングされる。
【００３７】
フレーム抽出回路１７により抽出された制御フレームがパス割当の増減要求の要求フレームの場合、判定回路１４は、このパス割当の増減要求を受け入れるか否かを判定してその判定結果を可否情報として制御フレーム生成回路１５に転送する。具体的には、判定回路１４は、スイッチ装置２からの要求がパス割当を増加する旨の要求の場合には割当可能パスのチェックを実行し、その可否情報を制御フレーム生成回路１５に転送する。制御フレーム生成回路１５では、この可否情報に基づいて応答フレームを生成する。スイッチ装置２からの要求がパス割当を減少する旨の要求の場合、判定回路１４は、減少要求にあるパスの総割当帯域とスイッチ装置１からスイッチ装置２へ転送しようとしているフレームの検出速度を比較して、減少要求としてのスイッチ装置１〜２へのパスの総割当帯域の方が大きい場合には、スイッチ装置２に対して減少可能の状態を返送するために、制御フレーム生成回路１５にその旨の可否情報を転送する。制御フレーム生成回路１５では、この可否情報に基づいてスイッチ装置２への応答フレームを生成してパス選択回路１６へ送信する。
【００３８】
前述までが基本的なデータフレームの転送経路についての説明であったため、パスの動的割当のシーケンスに関する説明を以下に行う。
【００３９】
パスの割当を変更するトリガーになるのはＴ１１〜Ｔ１ｊ側からのスイッチされた接続ＩＤごとのフレーム速度が現在のパス割当容量に対してパス１本分よりも差があるときと、Ｔ２１〜Ｔ２ｋ側から到達した制御フレームによってパスの割当を変更しようとする場合である。
【００４０】
判定回路１４において行われるパス割当のシーケンスについて図５のフローチャートを元に説明する。以下の説明では、フレーム速度検出回路１２において検出された、ある接続ＩＤ（この例では固定している）に対する速度情報をＸ１とする。また、この接続ＩＤに対して現在設定しているポート数がｎであるものとし、各ポートごとの帯域は同一であり、その帯域をＢとして表す。
【００４１】
判定回路１４は、先ず、速度検出回路１２により検出された通信速度Ｘと１つのポートあたりの帯域Ｂに現在設定されているポート数ｎを乗算した結果ｎ×Ｂとの差の絶対値│Ｘ１−ｎ×Ｂ│と、１つのポート当たりの帯域Ｂとを比較する（ステップ１０１）。
【００４２】
ステップ１０１において、│Ｘ１−ｎ×Ｂ│の値が１つのポート当たりの帯域Ｂより小さいと判定された場合、判定回路１４は、パスの割当変更を行う必要がないと判断する。ステップ１０１において、│Ｘ１−ｎ×Ｂ│の値が１つのポート当たりの帯域Ｂ以上であると判定された場合、判定回路１４は、現在設定されているポート数を変更して割当帯域を変更する必要があると判断する。そして、速度検出回路１２により検出された速度情報Ｘ１が（ｎ＋１）×Ｂ以上であるかどうかを判定する（ステップ１０２）。
【００４３】
速度情報Ｘ１が（ｎ＋１）×Ｂ以上の場合には、判定回路１４は、スイッチ装置１の全ポート数ｉと既に割当がなされているポート数とを比較し、割当可能ポートがあるかどうかを判断する（ステップ１０３）。判定回路１４は、ステップ１０３において割当可能ポートがないと判定された場合には割当を変更せずにシーケンスを終了する。ステップ１０３において割当可能ポートがあると判定された場合には、判定回路１４は、パス割当を増加する旨の増加要求情報を制御フレーム生成回路１５に転送する。
【００４４】
ただし、このシーケンスによって、増加情報を制御フレームに転送する必要があった場合、前回の増加要求に対する応答を接続ＩＤごとに判定回路１４に前回結果が記録されていて、この結果がＮＧだった場合には増加要求の要求フレームを転送しない。ただし、この前回結果のテーブルについてはエージング機能を有しており、設定によりエージングタイムを０とすることも可能であるため、常に増加要求があった場合には転送するようにすることも可能である。
【００４５】
また、ステップ１０２において、速度情報Ｘ１が（ｎ＋１）×Ｂよりも小さいと判定された場合には、判定回路１４は、パス割当を減少させる旨の減少要求情報を制御フレーム生成回路１５に転送する（ステップ１０７）。
【００４６】
制御フレーム生成回路１５では、判定回路１４からの増加要求情報または減少要求情報を元に図６のような要求フレームを生成する。図６中の要求フレームにおいて、“ＣＦＩＤ”は制御フレームであることを他のフレームと識別させるための識別子であり、その後の“Ｒｅｑ”は要求であることをあらわずビット列である。その後の“Ｃ”には、増加、減少を表す情報がビット定義されている。データには接続ＩＤの情報などを収容できるようになっている。
【００４７】
制御フレーム生成回路１５により増加要求または減少要求の要求フレームが生成されると、その要求フレームはパス選択回路１６に転送される。この要求フレームは再構成されたデータフレームとともにＰＨＹ回路１９１〜１９ｉを介してスイッチ装置２へ送信される。
【００４８】
そして、判定回路１４は、ＰＨＹ回路１９１〜１９ｉ、バッファ回路１８、フレーム抽出回路１７を経由して、スイッチ装置２から図６に示すような応答フレームを受信すると、この応答フレームの応答内容を判定し（ステップ１０５、１０８）、応答フレームがＯＫの場合には、割当ポートの増加または減少を行う（ステップ１０６、１０９）。ここで、図６中の応答フレームにおいて、“ＣＦＩＤ”は制御フレームであることを示す識別子であり“Ｒｅｓ”は応答フレームであることを示すビット列である、“Ｃ”は要求に対する結果でありＯＫとＮＧを示すビット列となる。データについてはこの場合、接続ＩＤおよび要求フレームでの要求内容（増加、減少）が収納されている。
【００４９】
判定回路１４では、この応答フレームの情報がＯＫであった場合には、元の制御フレームによって要求されていた内容に応じてパスの動的割当変更の動作に移る。元の制御フレームが増加であった場合には、判定回路１４から割当可能パス選択回路１６にある追加の割当パスとして利用可能なゲート回路のうちで最小のポート番号を有するもののゲート回路をイネーブルにする。また、フレーム分配回路２１にも新規の割当パス情報を転送し、フレーム分配回路２１の分配先に新規に割り当てられたポートに対するフレーム分配をシーケンス番号に従って行うように変更する。
【００５０】
応答フレームの情報がＯＫで、元の制御フレームにより要求されていたものが減少であった場合には、現時点で割り当てられているポートのうち最大のポート番号を有するポートへのフレーム分配を停止するように、フレーム分配回路２１に対して新規の割当パス情報を転送する。その後、その最大ポート番号を有するゲート回路に対してゲートをディセーブルにするように制御する。
【００５１】
ステップ１０５、１０８において、スイッチ装置２からの応答フレームがＮＧを示している場合、判定回路１４は、割当ポートの変更を行わずに処理を終了する。
【００５２】
スイッチ装置２からの要求フレームを受信した判定回路１４が、この要求に対する可否情報を生成する動作を図７のフローチャートを参照して説明する。
【００５３】
判定回路１４は、フレーム抽出回路１７により抽出された要求フレームが増加要求の要求フレームであることを検出した場合、割当可能なポートの有無を判定する。そして、判定回路１４は、割当可能なポートが有ると判定した場合、増加要求に対してＯＫの旨の可否情報を制御フレーム生成回路１５に転送する。割当可能なポートが無いと判定した場合、減少要求に対してＮＧの旨の可否情報を制御フレーム生成回路１５に転送する。
【００５４】
判定回路１４は、フレーム抽出回路１７により抽出された要求フレームが減少要求の要求フレームであることを検出すると、前述の速度情報Ｘ１と各ポートごとの帯域Ｂおよび当該接続ＩＤに対して現在設定されているポート数ｎによって、Ｘ１と（ｎ−１）×Ｂについて比較を行う（ステップ２０１）。Ｘ１≦（ｎ−１）×Ｂの場合には、割当するパスの本数を少なくとも１本は減らせる状態にあるため、判定回路１４は、制御フレーム生成回路１５に対してＯＫの旨の可否情報を転送する。制御フレーム生成回路１５は、この判定回路１４からの可否情報を受けて減少要求に対してＯＫである旨の応答フレームを生成する（ステップ２０２）。逆に、ステップ２０１に示した式Ｘ１≦（ｎ−１）×Ｂが成立しない場合には、判定回路１４は、制御フレーム生成回路１５に対してＮＧの旨の可否情報を転送する。制御フレーム生成回路１５は、この可否情報を受けて減少要求に対してＮＧである旨の応答フレームを生成する（ステップ２０３）。
【００５５】
上記で説明したように本実施形態のスイッチ装置１、２によれば、図２に示した速度検出回路１２によりスイッチ装置１、２間のインタフェースにおける通信速度を検出し、この速度情報に基づいてパスの本数を判断し、相手方装置との間でパスの割当本数に対する交渉を実施して、パス本数を動的に変更する。従って、スイッチ装置１、２をレイヤ２スイッチにより構成していても、パスの本数をスイッチ装置１、２間の通信速度に応じて動的に変化させることが可能となり、パケットロスの低減および２つのスイッチ装置を接続している回線の帯域リソースの効率的使用を図ることができる。
【００５６】
本発明の他の実施形態として、スイッチ装置１、２間の通信に対してスイッチ装置１からスイッチ装置２へのパス割当時の速度とスイッチ装置２からスイッチ装置１へのパス割当時の速度が非対称である場合であっても適用することが可能である。また、スイッチ装置１、２間がパラレル的にＰ１〜Ｐｉと割り当てられるような、スイッチ構成の場合を用いて説明したが、Ｐ１〜Ｐｉの途中で別装置が入る場合でも、この装置間のフレームを転送するような動作を行う限りは、実施することが可能である。
【００５７】
また、本実施形態では、１つの接続ＩＤをもってシーケンス番号を管理するような場合を用いて説明していたが、本発明はこのような場合に限定されるものではなく、Ｔ１１〜Ｔ１ｊからのスイッチされてくるフレームに対して、例えばＶＬＡＮベースで接続ＩＤを発行することにより、動的なパス割当をリソースの中で同時に実行することも可能である。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、レイヤ３の装置でＰＰＰ（ｐｏｉｎｔ　ｔｏ　ｐｏｉｎｔ　ｐｒｏｔｏｃｏｌ）のマルチリンクプロトコル接続などを行わずに、レイヤ２スイッチにて帯域の増減に対して動的にパスの本数を増減することが可能になるという効果を得ることができる。
【図面の簡単な説明】
【図１】データの送受信を行う２つのスイッチ装置１、２を示すシステム図である。
【図２】本発明の一実施形態のスイッチ装置の構成を示すブロック図である。
【図３】図２中のパス選択回路１６の構成を示すブロック図である。
【図４】フレーム再構成回路１３により再構成された後のフレームを説明するための図である。
【図５】本発明の一実施形態のスイッチ装置におけるパス割り当て動作を示すフローチャートである。
【図６】要求フレームと応答フレームの構造を示す図である。
【図７】応答フレームを生成する処理を示すフローチャートである。
【符号の説明】
１、２　　スイッチ装置
１０１〜１０ｉ　　ＰＨＹ回路
１１　　スイッチ回路
１２　　速度検出回路
１３　　フレーム再構成回路
１４　　判定回路
１５　　制御フレーム生成回路
１６　　パス選択回路
１７　　フレーム抽出回路
１８　　バッファ回路
１９１〜１９ｉ　　ＰＨＹ回路
２１　　フレーム分配回路
２２１〜２２ｉ　　フレーム選択回路
２３１〜２３ｉ　　ゲート回路
１０１〜１０９　　ステップ
２０１〜２０３　　ステップ
【図１】
2004112060.tif 000003
【図２】
2004112060.tif 000004
【図３】
2004112060.tif 000005
【図４】
2004112060.tif 000006
【図５】
2004112060.tif 000007
【図６】
2004112060.tif 000008
【図７】
2004112060.tif 000009