(57)【要約】【課題】ＰＷＭパルスの持続時間がデッドタイムとほぼ等しいか又は長いときに発生する非同期状態を解消する。また、複雑なソフトウェアや追加のＣＰＵ又はＤＳＰ処理時間を必要とすることなく所望の交流波形の周波数スペクトラムの損傷を防止する。【解決手段】インバータ用のＰＷＭ制御装置２００は、デッドタイムがＰＷＭパルスの持続時間よりも大きいときに非同期状態を解消するフィードバック回路４００と、デッドタイムがＰＷＭパルスの持続時間とほぼ等しいときに非同期状態を解消するデッドタイム回路５００を含む。【選択図】　図１
2004112990.tif 000002
【特許請求の範囲】
【請求項１】
　第１のゲートドライブと第２のゲートドライブ間を遷移するデッドタイムがＰＷＭパルス持続時間よりも大きいときに非同期状態を解消する、フィードバック回路出力信号を出力するフィードバック回路と、デッドタイムがＰＷＭパルス持続時間とほぼ等しいときにさらに非同期状態を解消する、フィードバック回路へ接続されたデッドタイム回路とを含んでなるインバータ用のパルス幅変調制御装置。
【請求項２】
　最大振幅と最小振幅を有する変調信号を発生する信号発生器と、搬送波範囲制限回路出力信号を発生する、最大及び最小振幅を制限する搬送波範囲制限回路と、搬送波範囲制限回路出力信号とフィードバック回路出力信号とに応答する選択器とを含んで成る請求項１に記載のパルス幅変調制御装置。
【請求項３】
　フィードバック回路が、センサ回路へ接続されフィードバック回路入力信号を監視するフィードバック微分回路を含む請求項１に記載のパルス幅変調制御装置。
【請求項４】
　デッドタイム回路が、デッドタイム微分回路、臨界点センサ回路、デッドタイム比較回路を含み、デッドタイム微分回路は臨界点センサ回路へ入力するトリガ信号を発生し、臨界点センサ回路はトリガ信号に基づいて危機的状態を検出しデッドタイム比較回路へ入力する少なくとも１つの通知信号を発生する請求項１に記載のパルス幅変調制御装置。
【請求項５】
　デッドタイム回路へ入力する方形波信号を発生するパルス発生器をさらに含んで成る請求項１に記載のパルス幅変調制御装置。
【請求項６】
　方形波信号は可変の方形波信号である請求項５に記載のパルス幅変調制御装置。
【請求項７】
　搬送波範囲制限回路は、入力されたコンバータ信号の絶対値を取得する絶対値変換器と、少なくとも２つの入力比較器信号の値を比較する比較器と、比較器と絶対値変換器へ接続され選択器出力信号を発生する選択器とを含む請求項２に記載のパルス幅変調制御装置。
【請求項８】
　搬送波範囲制限回路は選択器出力信号を修正する符号割当回路をさらに含む請求項７に記載のパルス幅変調制御装置。
【請求項９】
　変調信号を発生する信号発生器と、
第１のゲートドライブと第２のゲートドライブとを含むインバータと、
第１のゲートドライブと第２のゲートドライブ間に生じるデッドタイムがＰＷＭパルス持続時間よりも大きいときに非同期状態を解消する、フィードバック回路出力信号を出力するフィードバック回路と、
変調信号とフィードバック回路出力信号とに応答する選択器と、
第１及び第２のゲートドライブのうち少なくとも一方を制御する少なくとも１つのデッドタイム回路出力信号を発生する、デッドタイムがＰＷＭパルス持続時間とほぼ等しいときにさらに非同期状態を解消する、フィードバック回路へ接続されたデッドタイム回路とを含んでなるＤＣ−ＡＣ変換装置。
【請求項１０】
　変調信号は最大振幅と最小振幅を含む請求項９に記載のＤＣ−ＡＣ変換装置。
【請求項１１】
　搬送波範囲制限回路出力信号を発生する、最大及び最小振幅を制限する搬送波範囲制限回路をさらに含んで成る請求項１０に記載のＤＣ−ＡＣ変換装置。
【請求項１２】
　デッドタイム回路へ入力する方形波信号を発生するパルス発生器をさらに含んで成る請求項９のＤＣ−ＡＣ変換装置。
【請求項１３】
　方形波信号は可変の方形波信号である請求項１２に記載のＤＣ−ＡＣ変換装置。
【請求項１４】
　第１のゲートドライブを駆動するため少なくとも１つの駆動波形を発生する、デッドタイム回路へ接続されたＰＷＭラッチをさらに含んで成る請求項９に記載のＤＣ−ＡＣ変換装置。
【請求項１５】
　第２のゲートドライブを駆動するため少なくとも１つの駆動波形を発生する、デッドタイム回路へ接続されたＰＷＭラッチをさらに含んで成る請求項９に記載のＤＣ−ＡＣ変換装置。
【請求項１６】
　第１のゲートドライブと第２のゲートドライブ間を遷移するデッドタイムを測定するステップ、
デッドタイムをＰＷＭパルスの持続時間と比較してデッドタイムがＰＷＭパルスの持続時間よりも大きいことを判定するステップ、
ＰＷＭパルスレベルの変化を示すトリガ信号を発生するステップ、
ＰＷＭパルスをマスクするためトリガ信号に基づいてゲート信号を発生するステップを含んで成る、インバータを非同期状態から保護する方法。
【請求項１７】
　正弦波変調信号を発生するステップ、
三角搬送波信号を発生するステップ、
正弦波変調信号の最大振幅値を三角搬送波信号の最大波頂点値と比較するステップ、
もし最大振幅値が最大波頂点値よりも大きいときデューティサイクルを減少するため最大振幅値として最大波頂点値を選択するステップをさらに含んで成る請求項１６に記載の方法。
【請求項１８】
　正弦波変調信号を発生するステップ、
三角搬送波信号を発生するステップ、
正弦波変調信号の最小振幅値を三角搬送波信号の最小波頂点値と比較するステップ、
もし最小振幅値が最小波頂点値よりも小さいときデューティサイクルを減少するため最小振幅値として最小波頂点値を選択するステップをさらに含んで成る請求項１６に記載の方法。
【請求項１９】
　第１のゲートドライブと第２のゲートドライブ間を遷移するデッドタイムを検知するステップ、
デッドタイムをＰＷＭパルスの持続時間と比較してデッドタイムがＰＷＭパルスの持続時間とほとんど同じか又は同じとき臨界点状態が存在することを判定するステップ、
臨界点状態が存在する通知信号を発生するステップ、
通知信号に基づいて負荷へ零値信号を発生するステップを含んで成る、インバータを非同期状態から保護する方法。
【請求項２０】
　デッドタイムはＰＷＭパルスの持続時間とほぼ等しい請求項１９に記載の方法。
【請求項２１】
　デッドタイムはＰＷＭパルスの持続時間と等しい請求項１９に記載の方法。
【請求項２２】
　負荷はＤＣ−ＡＣインバータである請求項１９に記載の方法。
【請求項２３】
　正弦波変調信号を発生するステップ、
三角搬送波信号を発生するステップ、
正弦波変調信号の最大振幅値を三角搬送波信号の最大波頂点値と比較するステップ、
もし最大振幅値が最大波頂点値よりも大きいときデューティサイクルを減少するため最大振幅値として最大波頂点値を選択するステップをさらに含んで成る請求項１９に記載の方法。
【請求項２４】
　正弦波変調信号を発生するステップ、
三角搬送波信号を発生するステップ、
正弦波変調信号の最小振幅値を三角搬送波信号の最小波頂点値と比較するステップ、
もし最小振幅値が最小波頂点値よりも小さいときデューティサイクルを減少するため最小振幅値として最小波頂点値を選択するステップをさらに含んで成る請求項１９に記載の方法。
【請求項２５】
　第１のゲートドライブと第２のゲートドライブを有する、危機的な非同期状態を解消するパルス幅変調制御装置において、第１及び第２のゲートドライブのうち少なくとも一方を制御する少なくとも１つのデッドタイム回路出力信号を発生するデッドタイム回路を含んで成るパルス幅変調制御装置。
【請求項２６】
　デッドタイム回路へ入力する方形波信号を発生するパルス発生器をさらに含んで成る請求項２５に記載のパルス幅変調制御装置。
【請求項２７】
　最大振幅と最小振幅を有する変調信号を発生する信号発生器と、搬送波範囲制限回路出力信号を発生する、最大及び最小振幅を制限する搬送波範囲制限回路とを含んで成る請求項２６に記載のパルス幅変調制御装置。
【請求項２８】
　デッドタイム回路が、デッドタイム微分回路、臨界点センサ回路、デッドタイム比較回路を含み、デッドタイム微分回路は臨界点センサ回路へ入力するトリガ信号を発生し、臨界点センサ回路はトリガ信号に基づいて危機的な非同期状態を検出しデッドタイム比較回路へ入力する少なくとも１つの通知信号を発生する請求項２５に記載のパルス幅変調制御装置。
【請求項２９】
　方形波信号は可変の方形波信号である請求項２６に記載のパルス幅変調制御装置。
【請求項３０】
　搬送波範囲制限回路は、入力されたコンバータ信号の絶対値を取得する絶対値変換器と、少なくとも２つの入力比較器信号の値を比較する比較器と、比較器と絶対値変換器へ接続され選択器出力信号を発生する選択器とを含む請求項２７に記載のパルス幅変調制御装置。
【請求項３１】
　搬送波範囲制限回路は選択器出力信号を修正する符号割当回路をさらに含む請求項３０に記載のパルス幅変調制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインバータに関する。特に、本発明はインバータ用のパルス幅変調制御装置に関する。
【背景技術】
【０００２】
交流誘導モータを制御するためインバータ駆動装置が一般に使用されている。インバータは、交流誘導モータを駆動するために直流（ＤＣ）電源から可変の交流波形を生成する。パルス幅変調（ＰＷＭ）制御技術は、交流波形に所望の周波数及び電圧を生成するために使われる標準的な技術である。
【０００３】
図１９は、標準的なパルス幅変調技術を用いた従来のＤＣ−ＡＣインバータ用の制御装置のブロック図である。図１９中に示されるように、信号発生器１１０は制御装置ユニット１００へ電気的に接続されている。制御装置ユニット１００はインバータ１９０を駆動する。信号発生器１１０は制御装置ユニット１００へ２つの信号発生器、すなわち正弦波信号（“ＰＷＭＤＡＴＡ”）１０１と高周波三角搬送波信号（“ＣＡＲＲＩＥＲＣＮＴ”）１０２を供給し、それら２つの信号は所望の交流波形の振幅と周波数を形作るために使用される。
【０００４】
制御装置ユニット１００は、ＰＷＭパルスとしてのＰＷＭＯＵＴ信号１１９を発生するＰＷＭパルス発生器１１３と、上下出力制御器１１８を含んでいる。ＰＷＭパルス発生器１１３は、ＰＷＭＤＡＴＡ信号１０１をＣＡＲＲＩＥＲＣＮＴ信号１０２と比較し結果出力である可変の方形波信号ＰＷＭＯＵＴ信号１１９を発生する比較器１１４を含んでいる。ＰＷＭＤＡＴＡ信号１０１の振幅がＣＡＲＲＩＥＲＣＮＴ信号１０２よりも高いときＰＷＭＯＵＴ信号１１９の振幅は高く、同様に、ＰＷＭＤＡＴＡ信号１０１の振幅がＣＡＲＲＩＥＲＣＮＴ信号１０２よりも低いときＰＷＭＯＵＴ信号１１９は低い振幅を有する。
【０００５】
ＰＷＭ技術を使用する際、交流波形の２つの極性を総合的に扱うために２つのＰＷＭ信号が必要となる。従って、ＰＷＭＯＵＴ信号１１９とその反転信号（／ＰＷＭＯＵＴ信号１２０）が上下出力制御器１１８内の２つの別個のＡＮＤゲート１２６、１２８を通って個別に供給される。加えて、ＰＷＭＯＵＴ信号１１９は、第１のＡＮＤゲート１２６の２つの入力の一方へ到達する前に第１の遅延装置１２２を通過してＰＷＭＤＬＹ信号となり、同一のＰＷＭＯＵＴ信号１１９が第１のＡＮＤゲート１２６の他方の入力へ送られる。ＡＮＤゲート１２６の結果出力はＰＷＭＴＯＰ信号１２７である。同様に、反転信号／ＰＷＭＯＵＴ信号１２０は、第２のＡＮＤゲート１２８の２つの入力の一方へ到達する前に第２の遅延装置１２４を通過して／ＰＷＭＤＬＹ信号となり、同一の／ＰＷＭＯＵＴ信号１２０が第２のＡＮＤゲート１２８の他方の入力へ送られる。ＡＮＤゲート１２８の結果出力はＰＷＭＢＯＴ信号１２９である。ＰＷＭＴＯＰ信号１２７とＰＷＭＢＯＴ信号１２９が、インバータ１９０へ入力される２つの信号である。ＰＷＭＴＯＰ信号１２７とＰＷＭＢＯＴ信号１２９は、ハードウェア（図示されていないしかも本発明にとって重要でない）を追加すれば所望の交流波形を発生することになるインバータ１９０内の別個のゲートドライブ１３２、１３３を駆動する。
【０００６】
典型的なＤＣ−ＡＣインバータ（例えばインバータ１９０）は、２つのスイッチ（すなわち、図１９中に示されている上スイッチ１３４と下スイッチ１３６）が同時に導通し負荷装置に損害を与えることを確実に防ぐため一方のスイッチ（例えばトランジスタスイッチ）をオフにしてから他方のスイッチをオンにするまでの間の“死んでいる”期間（デッドタイム１３０）を必要とする。特許文献１はそのようなデッドタイムに言及している。必要なデッドタイム１３０は、ＰＷＭＯＵＴ信号１１９と／ＰＷＭＯＵＴ信号１２０に第１及び第２の遅延装置１２２、１２４を通過させてそれらの信号の上昇縁に遅延時間を加えることによって得られる。
【特許文献１】米国特許５９７７７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
複数のスイッチを同時に導通させ負荷装置に損害を与えてしまう恐れを回避するために必要な遅延を加えると、別の問題が発生してしまう。図２０は、正常状態のとき、すなわちデッドタイム１３０がＰＷＭＯＵＴ信号１１９の持続時間よりも短いときの、ＰＷＭＯＵＴ信号１１９とＰＷＭＴＯＰ信号１２７の相対的な位相を示している。このような正常状態のとき、２つの信号ＰＷＭＯＵＴ１１９とＰＷＭＴＯＰ１２７は互いに同期している。しかし、図２１中に示されるように、デッドタイム１３０がＰＷＭＯＵＴ信号１１９の持続時間よりも長いときＰＷＭＯＵＴ信号１１９はＰＷＭＴＯＰ信号１２７と同期していない。このような状態は、スイッチ１３４用のゲートドライブ１３２を制御するＰＷＭＯＵＴ１１９信号とＰＷＭＴＯＰ信号１２７が互いに同期していないので、負荷装置（例えばインバータ１９０）の損害を引き起こす可能性がある。もしデッドタイムが／ＰＷＭＯＵＴ信号１２０よりも長い場合、同様の非同期状態が／ＰＷＭＯＵＴ信号１２０とＰＷＭＢＯＴ信号１２９との間にも発生し負荷装置に損害を与えてしまう可能性がある。こうして、非同期状態を阻止するために（ＰＷＭ制御装置の内部に）ＰＷＭ保護回路の形で解決策を提供することが望ましい。
【０００８】
図２２中の時間ｔ５からｔ８までに示されるように、ＰＷＭＤＡＴＡ信号１０１の振幅の絶対値が高周波三角搬送波信号ＣＡＲＲＩＥＲＣＮＴ１０２の最大又は最小の振幅範囲（＋−ＭａｘＣｏｕｎｔ）外にある場合、従来の制御装置回路に第２の問題が発生する。ＰＷＭＤＡＴＡ信号１０１がＣＡＲＲＩＥＲＣＮＴ信号１０２の＋−ＭａｘＣｏｕｎｔ範囲外にあるとき、比較器１１４は間違った比較を行い不適正なＰＷＭＯＵＴ信号１１９を発生する（したがって、反転信号／ＰＷＭＯＵＴ１２０も適正に取得できない）。この結果、ＰＷＭデューティサイクルが失われ、所望の交流波形の周波数スペクトラムに混乱を与えてしまう。この第２の問題に対する従来の解決策は、ソフトウェア比較アルゴリズムを用いてＰＷＭＤＡＴＡ信号１０１をＣＡＲＲＩＥＲＣＮＴ信号１０２の＋−ＭａｘＣｏｕｎｔと比較することである。しかしながら、このソフトウェアは複雑さを増加させ多量のＣＰＵやＤＳＰ処理時間を必要としてしまう。したがって、複雑なソフトウェアや追加のＣＰＵ／ＤＳＰ処理時間を必要とすることのない解決策を提供することが望ましい。
【課題を解決するための手段】
【０００９】
本発明は、インバータのパルス幅変調制御用の保護回路に向けられている。本発明は、ソフトウェア補償を行うことなく搬送波範囲制限回路を組み込んでＰＷＭＤＡＴＡ信号の値を強制的にＣＡＲＲＩＥＲＣＮＴ信号の最大及び最小の振幅範囲内（すなわち＋−ＭａｘＣｏｕｎｔ内）に収めることによって従来技術におけるＰＷＭデューティサイクル損失の問題を克服する。搬送波範囲制限回路は、絶対値変換器、比較器、選択器、符号割当回路を含んで成る。絶対値変換器は、ＰＷＭＤＡＴＡ信号の絶対値を取得しこの値を比較器と選択器へ入力する。その後、図６中に示されるように、符号割当回路は、適当な符号値を再び組み込むことによってこのプロセスを逆にしてしまう。そのような符号割当回路の構成は、当業者に公知である。
【００１０】
比較器はこの入力を、他方の入力であるＣＡＲＲＩＥＲＣＮＴ信号のＭａｘＣｏｕｎｔと比較する。もしＰＷＭＤＡＴＡ信号の絶対値がＭａｘＣｏｕｎｔ値以下であれば、比較器の結果出力は０である。もしＰＷＭＤＡＴＡ信号の絶対値がＭａｘＣｏｕｎｔ値より大きければ、比較器の結果出力は１である。比較器の出力は選択器へ送られ、その他方の入力となる。選択器の“０”入力は、ＰＷＭＤＡＴＡ値が搬送波範囲制限回路の出力（ＰＷＭＣＭＤＰＲＥ）として選ばれたことを意味する。選択器の“１”入力は、ＭａｘＣｏｕｎｔ値が搬送波範囲制限回路の出力（ＰＷＭＣＭＤＰＲＥ）として選ばれたことを意味する。したがって、この選択方式は、禁止領域に出たＰＷＭ波形から制御装置を保護し、ＰＷＭデューティサイクル損失と所望の交流波形の周波数スペクトラムに与えられた混乱を防止する。
【００１１】
加えて、本発明は、ＰＷＭパルスとしてのＰＷＭＯＵＴ信号の持続時間以上に長いデッドタイムによって引き起こされる従来の非同期問題を協働して克服するフィードバック回路とデッドタイム回路とを含む。フィードバック回路は、第２微分回路と、発生するＰＷＭパルスを協働して監視するセンサ回路とを含む。一の実施例では、第２微分回路は、複数のクロックＤフリップフロップ装置とＸＯＲ論理ゲートとを含み、ＰＷＭパルスのレベル転換を示すトリガ信号ＰＷＭＥＤＧＥを発生する。好適な実施例では、センサ回路は３つの連続するクロックＤフリップフロップ装置を含み、デッドタイムがＰＷＭパルスの持続時間よりはるかに長いときだけ高位（“１”）となるゲート信号ＰＷＭＳＷを発生する。この場合、ゲート信号ＰＷＭＳＷは、ＰＷＭパルス発生器の入力（ＰＷＭＣＭＤ）を一時的に強制的に零にする。このことによって、デッドタイムがＰＷＭパルスの持続時間よりはるかに長いときに起こる従来の非同期問題が解決される。
【００１２】
デッドタイム回路はデッドタイム比較器、臨界点センサ、フィードバック回路中の微分回路と同様の第２微分回路とを含む。好適な実施例では、第２微分回路は、複数のクロックＤフリップフロップ装置とＸＯＲ論理ゲートとを含み、ＰＷＭパルスのレベル転換を示すトリガ信号ＰＷＭＥＤＧＥを発生する。一の実施例では、臨界点センサは、複数のクロックＤフリップフロップ装置、第１微分回路、ＡＮＤゲートを含む。臨界点センサは、臨界点状態（すなわち、ＰＷＭパルスの持続時間がデッドタイムの持続時間とほとんど等しい又は等しい時）を検出し、デッドタイム回路中の次の構成要素へ通知信号を供給する。好適な実施例では、デッドタイム比較器は、複数のクロックＤフリップフロップ装置、２つの選択器、２つの二進カウンタ、ラッチ、第１微分回路を含む。デッドタイム比較器は、臨界点センサの出力によって促されると入力信号ＰＷＭＯＵＴをマスクすることによって入力信号ＰＷＭＯＵＴをＰＷＭＯＵＴＡへ修正する。加えて、デッドタイム比較器は、デッドタイムの終了を示す２つの通知信号ＤＴＬＤとＤＴＣＬＲを発生する。デッドタイム回路の３つの構成要素は、臨界点状態（すなわち、デッドタイムの持続時間がＰＷＭＯＵＴ信号の持続時間とほとんど等しい又は等しい時）が検出されたとき、出力信号ＰＷＭＯＵＴを協働して修正して非同期状態を回避する。
【００１３】
このように、従来の非同期状態がデッドタイム回路とフィードバック回路によって解決される。デッドタイム回路は、デッドタイムの持続時間がＰＷＭパルスの持続時間とほとんど等しい又は等しい時、非同期状態を阻止するものであり、フィードバック回路は、デッドタイムの持続時間がＰＷＭパルスの持続時間よりはるかに長い時、非同期状態を阻止するものである。
【００１４】
従って、発明の目的の一つは、非同期状態を阻止する回路構成を提供することである。
ＰＷＭパルスのサイクルの損失を低下させる回路構成を提供して複雑なソフトウェアや追加のＣＰＵ／ＤＳＰ処理時間を必要とすることなく所望の交流波形の周波数スペクトラムの損傷を防止することも発明の目的である。
発明の他の目的や利点は、下記の明細書、特許請求の範囲、図面を参照することによって当業者により理解、評価されるであろう。
【発明を実施するための最良の形態】
【００１５】
本発明はインバータ用のパルス幅変調（“ＰＷＭ”）制御装置に向けられたものである。正弦波信号ＰＷＭＤＡＴＡの振幅が高周波三角搬送波信号ＣＡＲＲＩＥＲＣＮＴの最大又は最小振幅範囲外にあるとき、従来のＰＷＭ制御装置はＰＷＭデューティサイクル損失を被ってしまう。さらに、デッドタイムの持続時間がＰＷＭパルスの持続時間よりも長い又はほとんど等しい又は等しいとき、従来の制御装置は非同期問題を被る。これら２つの問題は、ここに記述された本発明によって解決される。
【００１６】
図１は、インバータ８００（部分的に図示されている）へ接続された本発明のＰＷＭ制御装置２００のブロック図である。好適な実施例では、ＰＷＭ制御装置２００は、搬送波範囲制限回路２１０、選択器２９０、ＰＷＭパルス発生器３００、フィードバック回路４００、デッドタイム回路５００、ＰＷＭラッチ６００を含んで成る。一の実施例では、２つのゲートドライブ７１０、７２０が追加されている。別の実施例では、ＰＷＭ制御装置２００はインバータ８００を含んでいる。さらに別の実施例では、ＰＷＭ制御装置２００は図１中に示される信号発生器２０５を含んでいる。信号発生器２０５は、限定するものではないが例えば図１９中に示された正弦波形ＰＷＭＤＡＴＡ１０１や高周波三角波形ＣＡＲＲＩＥＲＣＮＴ１０２のような時変波形を発生する、当業者に公知の手段である。
【００１７】
図２は、ＰＷＭＤＡＴＡ信号１０１の値をＣＡＲＲＩＥＲＣＮＴ信号１０２の最大又は最小振幅範囲（すなわち＋−ＭａｘＣｏｕｎｔ内）内に強制的に収める機能を果たす搬送波範囲制限回路２１０を示している。搬送波範囲制限回路２１０は、絶対値変換器２２０、比較器２３０、選択器２４０、符号割当回路２５０を含んで成る。搬送波範囲制限回路２１０の２つの入力は、信号発生器２０５によって生成されるＰＷＭＤＡＴＡ信号１０１とＣＡＲＲＩＥＲＣＮＴ信号１０２のＭａｘＣｏｕｎｔである。絶対値変換器２２０はＰＷＭＤＡＴＡ１０１の絶対値を取得しこの値を比較器２３０へ入力する。比較器２３０の他方の入力はＭａｘＣｏｕｎｔである。比較器２３０はＰＷＭＤＡＴＡ信号１０１の絶対値をＣＡＲＲＩＥＲＣＮＴ信号のＭａｘＣｏｕｎｔと比較し、（比較結果に応じて）“０”又は“１”の二進ビットＳを発生する。もしＰＷＭＤＡＴＡ１０１の絶対値がＭａｘＣｏｕｎｔ値以下であれば、比較器の結果出力Ｓは“０”である。もしＰＷＭＤＡＴＡ１０１の絶対値がＭａｘＣｏｕｎｔ値より大きければ、比較器の結果出力Ｓは“１”である。Ｓ出力二進ビットは、選択器２４０の入力へ送られる。選択器２４０の入力が“０”であれば、選択器はその出力ＰＷＭＣＭＤＰＲＥ‘信号２５１としてＰＷＭＤＡＴＡ信号１０１を選ぶことになる。選択器２４０の入力が“１”であれば、選択器２４０はその出力ＰＷＭＣＭＤＰＲＥ‘信号２５１としてＭａｘＣｏｕｎｔ値を選ぶことになる。好適な実施例では、適当な符号値が符号割当回路２５０によってＰＷＭＣＭＤＰＲＥ‘信号２５１へ割当てられ搬送波範囲制限回路２１０によってＰＷＭＣＭＤＰＲＥ信号２５２として出力される。図３は、ＰＷＭＤＡＴＡ信号１０１とＣＡＲＲＩＥＲＣＮＴ信号１０２との波形関係を、搬送波範囲制限回路２１０を通過させる前後で、示している。図３中に示されるように、両信号を搬送波範囲制限回路２１０に通す前、ＰＷＭＤＡＴＡ信号１０１の振幅は２箇所で＋−ＭａｘＣｏｕｎｔの範囲外にあった。両信号（ＰＷＭＤＡＴＡ信号１０１とＣＡＲＲＩＥＲＣＮＴ信号１０２）を搬送波範囲制限回路２１０に通した後、＋−ＭａｘＣｏｕｎｔ内に収まる、搬送波範囲制限回路２１０の出力信号ＰＷＭＣＭＤＰＲＥ２５２が選ばれている。この選択手法を実行する際、搬送波範囲制限回路２１０によって、ＰＷＭ制御装置２００へ供給されるＰＷＭ波形入力（ＰＷＭＣＭＤＰＲＥ信号２５２）は確実に所望の最大及び最小振幅範囲内にとどまる。このことにより、ＰＷＭデューティサイクルの損失が防止され、所望の交流波形の周波数スペクトラムに混乱が生じない。
【００１８】
（図１中に示された）パルス発生器３００は、従来の制御装置ユニット１００中の対応する要素であるＰＷＭパルス発生器１１３と同じように動作する。パルス発生器３００の出力であるＰＷＭパルスは可変の方形波信号ＰＷＭＯＵＴ信号３０５であり、ＰＷＭＯＵＴ信号３０５はフィードバック回路４００へ送られさらにデッドタイム回路５００の中へ送られる。
【００１９】
図４は、フィードバック回路４００の好適な実施例のブロック図である。フィードバック回路４００は、センサ回路４３０へ接続された第２微分回路４１０を含んで成る。フィードバック回路４００の入力信号の一つである、ＰＷＭパルス発生器３００から供給されたＰＷＭＯＵＴ信号３０５は第２微分回路４１０の中へ送られ、もう１つの入力信号である、デッドタイム回路５００から供給されたＤＴＣＬＲ信号５５６はセンサ回路４３０へ送られている。ＤＴＣＬＲ信号５５６は、デッドタイムの終了を示す通知信号である。第２微分回路４１０とセンサ回路４３０は内部に発生した信号を協働して監視し、負荷装置（すなわちインバータ８００）を駆動する適当なＰＷＭ波形を選択するためのフィードバック制御を提供する。図５は、フィードバック回路４００がＰＷＭ波形（ゲート信号ＰＷＭＳＷ）に与えた効果を示している。時点Ｇで、ＰＷＭＣＭＤ信号２９５の振幅がＣＡＲＲＩＥＲＣＮＴ信号の振幅範囲内にあるので、ＰＷＭＯＵＴ信号３０５の値が高位から低位へ変化する。フィードバック回路４００の効果がなければ、ＰＷＭＯＵＴ信号３０５の値は時点Ｇ以降も低位にとどまってしまう。しかしながら、（フィードバック回路４００へ送られる）ＤＴＣＬＲ信号５５６は、デッドタイムが継続し引き続き計数が行われていることを示している。こうして、ＰＷＭＳＷ信号（フィードバック回路４００の出力）はオンになり高位へ変化し、ＤＴＣＬＲ信号５５６がデッドタイムの終了を示すまでＰＷＭＯＵＴ信号３０５は低位から高位へ戻る。ＰＷＭＯＵＴ信号の値を直ちに高位状態へ回復させることによって、時点Ｇで発生した不具合が解消される。
【００２０】
好適な実施例では、図６中に示されるように、第２微分回路４１０は、個別にＸＯＲ論理ゲート４１７へ接続された２つの連続するクロックＤフリップフロップ装置４１１、４１２を含んでいる。両方のクロックＤフリップフロップ装置４１１、４１２は、それぞれの出力を同期させるため個別に同期クロック４１５へ接続されている。ＸＯＲ論理ゲート４１７は排他的論理和に基づきＰＷＭＯＵＴ信号３０５のレベル転換を示す（第２微分回路４１０の出力信号である）トリガ信号ＰＷＭＥＤＧＥ４１９を発生する。
【００２１】
好適な実施例では、図７中に示されるように、センサ回路４３０は、出力を同期させるため個別に同期クロック４３５へ接続されている３つの連続するクロックＤフリップフロップ装置４３１、４３２、４３３を含んで成る。センサ回路４３０は、その２つの入力信号（ＰＷＭＥＤＧＥ信号４１９及びＤＴＣＬＲ信号５５６）を３つの連続するクロックＤフリップフロップ装置４３１、４３２、４３３に通しゲート信号ＰＷＭＳＷ４３８を発生する（クロックＤフリップフロップ装置とその論理は当業者に理解されている）。ＰＷＭＳＷ信号４３８は、デッドタイムがＰＷＭＯＵＴＡ信号５５２あるいは／ＰＷＭＯＵＴＡ信号５５３の持続時間よりはるかに大きいときだけ、高位（“１”）である。この場合、選択器２９０は、ゲート信号ＰＷＭＳＷ４３８の値（そして当業者に理解されているような以下の標準的な選択器論理）に基づいて、ＰＷＭパルス発生器（ＰＷＭＣＭＤ信号２９５）への入力を一時的に零にする。零値ＰＷＭ波形（ＰＷＭＣＭＤ信号２９５零値に等しい）が存在するなら、ＰＷＭパルス発生器３００は異常状態が解消されるまで一時的にＰＷＭＯＵＴ信号３０５の発生を停止する。このことにより、デッドタイムがＰＷＭＯＵＴ信号３０５の持続時間よりもはるかに大きいときに発生する非同期問題が取り除かれる。
【００２２】
図８、９、１０は、正常な状態、異常な状態、臨界点状態の下で、ＰＷＭＯＵＴ信号３０５、ＰＷＭＥＤＧＥ信号４１９、ＤＴＣＬＲ信号５５６、ＰＷＭＳＷ信号４３８の関係を示している。図８において、デッドタイムの持続時間がＰＷＭＯＵＴ信号３０５の持続時間よりも短い。このことは、ＰＷＭＥＤＧＥ信号４１９のｅ１及びｅ２パルスを、ＤＴＣＬＲ信号５５６のｃ１パルスと比較することにより示される。パルスｅ１はＰＷＭＯＵＴ信号３０５の上昇縁を示し、パルスｅ２はその下降縁を示している。パルスｃ１はデッドタイムの終了を示している。図８中に示されているように、ＰＷＭＳＷ信号４３８は低位である（すなわち、“０”値を有している）。ＰＷＭＳＷ信号４３８が“０”であれば、図２０中に示されるように非同期状態が存在しないので選択器２９０の出力であるＰＷＭＣＭＤ信号２９５はＰＷＭＣＭＤＰＲＥ信号２５２に等しい。
【００２３】
図９は、デッドタイムの持続時間がＰＷＭＯＵＴ信号３０５の持続時間よりも長いことを示している。このことは、ＰＷＭＥＤＧＥ信号４１９のｅ１及びｅ２パルスを、ＤＴＣＬＲ５５６のｃ１パルスと比較することにより示される。パルスｅ１はＰＷＭＯＵＴ信号３０５の上昇縁を示し、パルスｅ２はその下降縁を示している。パルスｃ１はデッドタイムの終了を示している。ｃ１パルスがｅ２パルスよりも時間的に遅れて発生するので、デッドタイムがＰＷＭＯＵＴ信号３０５の持続時間を超えて続く。デッドタイムがＰＷＭＯＵＴ信号３０５の持続時間を超えて続くと、ＰＷＭＯＵＴＡ信号５５２の波形がＰＷＭＴＯＰＡ信号６３５の波形と同期しない、図２１中に示されるような非同期状態が引き起こされる。図９中に示されるように、この非同期状態の期間中、ＰＷＭＳＷ信号４３８は高位（すなわち、“１”の値を有する）である。ＰＷＭＳＷ信号４３８がこの期間中“１”であれば、選択器２９０はその出力ＰＷＭＣＭＤ信号２９５に零値を選択し非同期状態を解消する。
【００２４】
図１０において、デッドタイムの持続時間は、ＰＷＭＯＵＴ信号３０５の持続時間にほとんど等しい。このことは、ＰＷＭＥＤＧＥ信号４１９のｅ２パルスを、ＤＴＣＬＲ信号５５６のｃ２パルスと比較することにより示される。パルスｅ１はＰＷＭＯＵＴ信号３０５の上昇縁を示し、パルスｅ２はその下降縁を示している。パルスｃ２はデッドタイムの終了を示している。図１０中に示されるように、ＰＷＭＳＷ信号４３８は始めから終わりまで低位である（すなわち、常に“０”の値を有する）。ＰＷＭＳＷ信号４３８が“０”であれば、たとえ非同期状態が存在しても選択器２９０の出力であるＰＷＭＣＭＤ信号２９５はＰＷＭＣＭＤＰＲＥ信号２５２と等しくなってしまう。このような臨界点状態は、デッドタイム回路５００によって通知される。
【００２５】
図１１は、デッドタイム回路５００のデジタル論理図である。図１７は、正常な状態及び臨界点状態の下でデッドタイム回路中に発生した様々な波形を示している。正常な状態の下では、デッドタイムの持続時間はＰＷＭＯＵＴ信号３０５の波形の持続時間よりもはるかに短い。デッドタイムの持続期間がＰＷＭＯＵＴ信号３０５の波形の持続時間とほとんど等しいか又は等しいとき臨界点状態が発生する。
【００２６】
デッドタイム回路５００はデッドタイム比較器５５０、臨界点センサ５７０、第２微分回路５９０を含んでいる。第２微分回路５９０は、図６中に示された第２微分回路４１０と同様のものである。（図１２中に示されるように）第２微分回路５９０は、複数のクロックＤフリップフロップ装置とＸＯＲ論理ゲートを含み、ＰＷＭＯＵＴ信号３０５の転換のレベルを示すトリガ信号ＰＷＭＥＤＧＥ５９２を発生する。ＰＷＭＥＤＧＥ信号５９２は、臨界点センサ５７０への入力として伝えられる。
【００２７】
一の実施例では、臨界点センサ５７０は、図１３中に示されるように電気的に接続された、複数のクロックＤフリップフロップ装置５１０、５１３、５１４、５１５、第１微分回路５１１、ＳＹＮＣＬＯＣＫ５１７、ＡＮＤゲート５１５を含む。ＳＹＮＣＬＯＣＫ５１７は、内部に発生したＰＷＭ波形の必要な同期を提供する。図１４は、第１微分回路５１１のデジタル論理図である。好適な実施例では、第１微分回路５１１は、反転入力を有するＡＮＤゲートへ接続された２つのクロックＤフリップフロップ装置５１１１、５１１２と、クロックＤフリップフロップ装置５１１１、５１１２へ同期を提供するＳＹＮＣＬＯＣＫ５１１４とを含んで成る。臨界点センサ５７０の入力は、ＰＷＭＥＤＧＥ信号５９２、ＤＴＬＤ信号５５４、ＤＴＣＬＲ信号５５６である。ＤＴＬＤ信号５５４とＤＴＣＬＲ信号５５６は、デッドタイム比較器５５０によって発生した、デッドタイムの終了を示す通知信号である。一の実施例では、ＤＴＬＤ信号５５４は、２つのクロック周期分だけ遅延したＤＴＣＬＲ信号５５６である。臨界点センサ５７０は、臨界点状態（すなわち、ＰＷＭＯＵＴ信号の持続時間がデッドタイムとほとんど等しい又は等しい時）を検出し、通知信号Ａ５７２、ＡＭＡＳＫ５７４、ＡＭＣＥ５７６を、デッドタイム回路５００中の次の構成要素（デッドタイム比較器５５０）へ供給する。
【００２８】
好適な実施例では、デッドタイム比較器５５０は、図２０中に示されるように接続された、複数のＤフリップフロップ装置５２０、５２４、５３０、５２９、５２８、２つの選択器５２１、５２３、２つの二進カウンタ５２２、５２６、ラッチ５２５、第１微分回路５２７を含んでいる。第１微分回路５２７のデジタル論理図が図１９中に示されている。デッドタイム比較器５５０の入力は、ＰＷＭＯＵＴ信号３０５と、臨界点センサ５７０からの通知信号すなわちＡ５７２、ＡＭＡＳＫ５７４、ＡＭＣＥ５７６である。（当業者に公知の）クロックＤフリップフロップ装置、選択器、二進カウンタ、ゲート、ラッチの標準的な論理に応じて、デッドタイム比較器５５０は、通知信号Ａ５７２、ＡＭＡＳＫ５７４、ＡＭＣＥ５７６によって促されると入力信号ＰＷＭＯＵＴ信号３０５をマスクすることにより入力信号ＰＷＭＯＵＴ信号３０５をＰＷＭＯＵＴＡ信号５５２へ修正する。Ａ信号５７２の値は二進カウンタ５２６を制御する。Ａ信号５７２が高位のとき、デッドタイムの計数が始まる。二進カウンタ５２６が最大値に達するとＤＴＬＤ信号５５４が第１微分回路５２７によって発生する。第２の通知信号ＤＴＣＬＲ５５６は、ＤＴＬＤ信号５５４の副次的な結果として発生する。これら通知信号ＤＴＬＤ５５４とＤＴＣＬＲ５５６は協力して、デッドタイムの終了を示す。ＤＴＣＬＲ信号５５６は、次のデッドタイム計数を求めるリセット信号である。ＡＭＣＥ信号５７６は、ＡＭＡＳＫ信号５７４の両縁を示している。ＡＭＡＳＫ信号５７４の値は、臨界点状態が存在するか否かを示している。低位の値は正常な状態を示し、高位の値は臨界点状態が存在することを示している。ＡＭＡＳＫ信号５７４が高位のとき、ラッチ５２５の出力は零が選ばれる（すなわち、ＰＷＭＯＵＴＡ５５２＝０）。ＡＭＡＳＫ信号５７４が低位のとき、ＰＷＭＯＵＴ信号３０５がラッチ５２５の出力として選ばれる（すなわち、ＰＷＭＯＵＴＡ信号５５２はＰＷＭＯＵＴ信号３０５に等しい）。こうして、デッドタイム回路５００内の３つの構成要素（デッドタイム比較器５５０、臨界点センサ５７０、第２微分回路５９０）は協働して機能し、出力信号ＰＷＭＯＵＴＡ５５２を修正して、臨界点状態（すなわち、デッドタイムがほとんどＰＷＭＯＵＴ信号３０５の持続時間にほとんど等しい又は等しい）が検出されたとき非同期状態を回避する。
【００２９】
ＰＷＭＯＵＴＡ信号５５２とＤＴＬＤ信号５５４は、ＰＷＭラッチ６００へ入力される。ＰＷＭラッチ６００が果たす機能は、従来の上下出力制御器１１８と同一である。２つのＰＷＭ信号が、所望の出力交流波形の２つの極性を総合的に扱うために２つのＰＷＭ信号が必要とされる。こうして、ＰＷＭＯＵＴＡ信号５５２とその反転信号（／ＰＷＭＯＵＴＡ５５３）は、２つの別個のラッチ６３０、６５０へ個別に送られ、２つの駆動波形ＰＷＭＴＯＰＡ信号６３５とＰＷＭＢＯＴＡ信号６６５を発生して、ハードウェア（図示されていない）を追加することによって所望の交流波形を発生できるインバータ８００の内部に設けられた別個のゲートドライブ７１０、７２０を駆動する。図１８中に示されるように、本発明のＰＷＭ制御装置２００は、非同期状態を解消しＰＷＭデューティサイクル損失を低下させて、複雑なソフトウェアや追加のＣＰＵ／ＤＳＰ処理時間を必要とすることなく所望の交流波形の周波数スペクトラムの損傷を防止する。本発明は好適な実施例をもとに記述されたが、特許請求の範囲中に定義された本発明の範囲に含まれる他の変形例が当業者に明らかであろう。
【図面の簡単な説明】
【００３０】
【図１】インバータ（部分的に図示されている）へ接続された、本発明のＤＣ−ＡＣインバータ用のＰＷＭ制御装置のブロック図である。
【図２】ＰＷＭ制御装置中の搬送波範囲制限回路のブロック図である。
【図３】ＰＷＭＤＡＴＡ信号とＣＡＲＲＩＥＲＣＮＴ信号の波形関係を、搬送波範囲制限回路を通過させる前後で示している。
【図４】ＰＷＭ制御装置中のフィードバック回路のブロック図である。
【図５】フィードバック回路がＰＷＭ波形（ＰＷＭＳＷ）に与えた効果を示している。
【図６】フィードバック回路中の第２微分回路のデジタル論理図である。
【図７】フィードバック回路中のセンサ回路のデジタル論理図である。
【図８】正常状態のときフィードバック回路中に発生した様々な波形を示している。
【図９】ＰＷＭＯＵＴ信号の持続時間がデッドタイムよりも長い異常状態のときフィードバック回路中に発生した様々な波形を示している。
【図１０】ＰＷＭＯＵＴ信号の持続時間がデッドタイムと等しい持続時間を有する異常状態のときフィードバック回路中に発生した様々な波形を示している。
【図１１】ＰＷＭ制御装置中のデッドタイム回路のデジタル論理図である。
【図１２】デッドタイム回路中の第２微分回路のデジタル論理図である。
【図１３】デッドタイム回路中の臨界点センサ回路のデジタル論理図である。
【図１４】臨界点センサ回路中の第１微分回路のデジタル論理図である。
【図１５】デッドタイム回路中のデッドタイム比較器回路のデジタル論理図である。
【図１６】デッドタイム比較器中の第１微分回路のデジタル論理図である。
【図１７Ａ】正常状態のときデッドタイム回路中に発生した様々な波形を示している。
【図１７Ｂ】ＰＷＭパルスの持続時間がデッドタイムにほぼ等しい臨界点状態のときデッドタイム回路中に発生した様々な波形を示している。
【図１７Ｃ】ＰＷＭパルスの持続時間がデッドタイムに等しい臨界点状態のときデッドタイム回路中に発生した様々な波形を示している。
【図１８】本発明のＰＷＭ制御装置がＰＷＭ波形に与えた効果を示している。
【図１９】信号発生器とインバータ（部分的に図示されている）へ接続された、従来のＤＣ−ＡＣインバータ用のパルス幅変調（“ＰＷＭ“）制御装置のブロック図である。
【図２０】正常状態のとき発生したＰＷＭパルスの波形を示している。
【図２１】異常状態のとき発生したＰＷＭパルスの波形を示している。
【図２２】ＰＷＭＤＡＴＡ信号とＣＡＲＲＩＥＲＣＮＴ信号の波形関係を示している。
【符号の説明】
【００３１】
１００、制御装置ユニット
１１０、信号発生器
１１３、ＰＷＭパルス発生器
１１４、比較器
１１８、上下出力制御器
１２２、第１の遅延装置
１２４、第２の遅延装置
１２６、第１のＡＮＤゲート
１２８、第２のＡＮＤゲート
１３２、１３３、ゲートドライブ
１３４、上スイッチ
１３６、下スイッチ
１９０、インバータ
２００、ＰＷＭ制御装置
２０５、信号発生器
２１０、搬送波範囲制限回路
２２０、絶対値変換器
２３０、比較器
２４０、選択器
２５０、符号割当回路
２９０、選択器
３００、ＰＷＭパルス発生器
４００、フィードバック回路
４１０、第２微分回路
４１１、４１２、クロックＤフリップフロップ装置
４１５、同期クロック
４１７、ＸＯＲ論理ゲート
４３０、センサ回路
４３５、同期クロック
４３１、４３２、４３３、クロックＤフリップフロップ装置
５００、デッドタイム回路
６００、ＰＷＭラッチ
７１０、７２０、ゲートドライブ
８００、インバータ
【図１】
2004112990.tif 000003
【図２】
2004112990.tif 000004
【図３】
2004112990.tif 000005
【図４】
2004112990.tif 000006
【図５】
2004112990.tif 000007
【図６】
2004112990.tif 000008
【図７】
2004112990.tif 000009
【図８】
2004112990.tif 000010
【図９】
2004112990.tif 000011
【図１０】
2004112990.tif 000012
【図１１】
2004112990.tif 000013
【図１２】
2004112990.tif 000014
【図１３】
2004112990.tif 000015
【図１４】
2004112990.tif 000016
【図１５】
2004112990.tif 000017
【図１６】
2004112990.tif 000018
【図１７Ａ】
2004112990.tif 000019
【図１７Ｂ】
2004112990.tif 000020
【図１７Ｃ】
2004112990.tif 000021
【図１８】
2004112990.tif 000022
【図１９】
2004112990.tif 000023
【図２０】
2004112990.tif 000024
【図２１】
2004112990.tif 000025
【図２２】
2004112990.tif 000026