(57)【要約】【課題】酸素欠陥の偏析による絶縁劣化が起きにくい薄膜コンデンサの製造方法を提供する。【解決手段】下部電極層２と上部電極層４との間に配置された薄膜誘電体層３を、薄膜誘電体層の組成と実質に同一のターゲットを用いて、アルゴンガス、オゾンガス雰囲気中で高周波スパッタリングにより成膜した。【選択図】図１
2004153026.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に下部電極層、薄膜誘電体層、上部電極層を順次積層して成る薄膜コンデンサの製造方法であって、
前記薄膜誘電体層は、該薄膜誘電体層の組成を有する金属酸化物基板をターゲットに用い、アルゴン（Ａｒ）ガス及びオゾン（Ｏ３）ガスを含む雰囲気中のチャンバー内でスパッタリング法によって形成することを特徴とする薄膜コンデンサの製造方法。
【請求項２】
スパッタリング法は、高周波スパッタリングであることを特徴とする請求項１記載の薄膜コンデンサの製造方法。
【請求項３】
前記チャンバー内が１０〜４０容量％のオゾン雰囲気となるように、チャンバー内にオゾンガスが導入されることを特徴とする請求項１記載の薄膜コンデンサの製造方法。
【請求項４】
前記チャンバー内において、オゾンの残部がアルゴンガスによって満たされていることを特徴とする薄膜コンデンサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は下部電極層、薄膜誘電体層、上部電極層とを順次積層した薄膜コンデンサに関するものである。特に薄膜誘電体層が１μｍ以下の膜厚である薄膜コンデンサに関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路のダウンサイジングに伴い、半導体集積回路の電源ラインに接続するデカップリングコンデンサにおいても、小型化することが求められている。
【０００３】
小型化されたデカップリングコンデンサは、支持基板上に下部電極層、薄膜誘電体層、上部電極層をスパッタリング法、または、ＣＶＤ法等の薄膜製造プロセスにより形成した薄膜コンデンサが検討されている。
【０００４】
このような薄膜コンデンサでは、コンデンサ素子の厚み、即ち、薄膜誘電体層の厚みが薄いため、このような薄膜コンデンサを、例えば、半導体集積回路（ＬＳＩ）パッケージや半導体集積回路（ＬＳＩ）チップとマザーボードとの間隙に介在させて接続させることができ、マザーボード上で高密度実装が可能となる。
【０００５】
薄膜コンデンサは、図１の断面構造図に示すように、支持基板１上に下部電極層２、ペロブスカイト型結晶構造（金属酸化物）の薄膜誘電体層３、上部電極層４が順次被着形成されて容量発生領域が構成される。そして、下部電極層２の一分が容量発生領域から延出している。そして、この延出部の一部及び上部電極層４の一部を露出するように保護膜５が形成されている。そして、この露出部分に、外部端子６、７が形成された構造となっている。
【０００６】
このような下部電極層２、薄膜誘電体層３、上部電極層４は、支持基板１上にスパッタリング法またはＣＶＤ法等の薄膜製造プロセスにより、順次被着形成される。上述したように、薄膜誘電体層３の厚みは、高密度実装を達成するために重要となるが、その反面、薄膜誘電体層３の膜厚が薄いと、印加電圧が低くても、非常に高い電界強度が薄膜誘電体層３にかかることになり、経時的な絶縁劣化が起こりやすくなる。例えば、薄膜誘電体層３の厚みが０．５μｍでは、印加電圧を３Ｖとした場合でも、電界強度が６０ｋＶ／ｃｍとなり、酸素欠陥が比較的短い期間で上部電極層、下部電極層との界面に偏析して局所電界がかかり、絶縁劣化を起こしやすいという課題があった。
【０００７】
なお、金属酸化物の薄膜誘電体層３における酸素欠陥の偏析による絶縁劣化についての詳細な議論がＷａｓｅｌらによってなされている｛［Ｒａｉｎｅｒ  Ｗａｓｅｌ，  Ｔｕｄｏｒ  Ｂａｉａｔｕ，  Ｋａｒｌ−Ｈｅｉｎｚ  Ｈａｒｄｌ，  Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  Ａｍｅｒｉｃａｎ  Ｃｅｒａｍｉｃ  Ｓｏｃｉｅｔｙ，  Ｖｏｌｕｍｅ７３，  Ｎｕｍｂｅｒ  ６，  ｐ．１６４５−１６５３，  １９９０］（非特許文献１参照）  および  Ｔｕｄｏｒ  Ｂａｉａｔｕ，  Ｒａｉｎｅｒ  Ｗａｓｅｌ，  Ｋａｒｌ−Ｈｅｉｎｚ  Ｈａｒｄｌ，  Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  Ａｍｅｒｉｃａｎ  Ｃｅｒａｍｉｃ  Ｓｏｃｉｅｔｙ，  Ｖｏｌｕｍｅ  ７３，  Ｎｕｍｂｅｒ  ６，  ｐ．１６６３−１６７３，  １９９０｝（非特許文献２参照）｝。
【０００８】
このような課題を解決するために、薄膜誘電体層３を成膜するときの酸素濃度を高濃度とすることが考えられる。例えばチャンバー雰囲気で酸素が４０容量％以上として、薄膜誘電体層３内の酸素欠陥濃度を低下させることが提案されている［Ｍ．Ｓ．Ｔｓａｉ  ａｎｄ  Ｔ．Ｙ．Ｔｓｅｎｇ，  Ｊ．    Ｅｌｅｃｔｒｏｃｈｅｍ．  Ｓｏｃ．，  Ｖｏｌ．１４５，  Ｎｏ．８，  ｐ．２８５３−２８６０，  １９９８］（非特許文献３参照）。
【０００９】
しかしながら、酸素分子の解離に必要なエネルギーがスパッタリング時のパワー：２．２６Ｗ／ｍ２程度では十分でなく、したがってその効果は十分に満足の行くレベルには達していなかった。
【００１０】
また、薄膜誘電体層３を構成する誘電体にドナーを添加し、かつ、ドナー濃度が膜厚方向において中央に行くほど高くなるような層構成にすることも提案されている［Ｓ．Ｓａｈａ  ａｎｄ  Ｓ．Ｂ．Ｋｒｕｐａｎｉｄｈｉ，  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，  Ｖｏｌｕｍｕ  ７９，  Ｎｕｍｂｅｒ  １，  ｐ．１１１−１１３，  ２００１］（非特許文献４参照）。
【００１１】
このような層構成にすることで酸素欠陥の濃度を低下させ、しかも、酸素欠陥の移動を抑制することができる。
【非特許文献１】
Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  Ａｍｅｒｉｃａｎ  Ｃｅｒａｍｉｃ  Ｓｏｃｉｅｔｙ，  Ｖｏｌｕｍｅ  ７３，  Ｎｕｍｂｅｒ  ６，  ｐ．１６４５−１６５３，  １９９０
【非特許文献２】
Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  Ａｍｅｒｉｃａｎ  Ｃｅｒａｍｉｃ  Ｓｏｃｉｅｔｙ，  Ｖｏｌｕｍｅ  ７３，  Ｎｕｍｂｅｒ  ６，  ｐ．１６６３−１６７３，  １９９０
【非特許文献３】
Ｅｌｅｃｔｒｏｃｈｅｍ．  Ｓｏｃ．，  Ｖｏｌ．１４５，  Ｎｏ．８，  ｐ．２８５３−２８６０，  １９９８
【非特許文献４】
Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，  Ｖｏｌｕｍｕ  ７９，  Ｎｕｍｂｅｒ  １，  ｐ．１１１−１１３，  ２００１
【００１２】
【発明が解決しようとする課題】
しかしながら、チタンを含むペロブスカイト型結晶構造のＴｉサイトをＮｂで置換しているため、成膜温度を６００℃と高くしても比誘電率が４４０程度と低いままであるという問題があった。
【００１３】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、比誘電率が高く、かつ、薄膜誘電体層に高い強度の電界が印加されても、酸素欠陥が電極との界面に偏析されて、局所電界があらわに効いてくることを防いで、絶縁劣化を抑制した薄膜コンデンサの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明は、支持基板上に下部電極層、薄膜誘電体層、上部電極層を順次積層して成る薄膜コンデンサの製造方法であって、
前記薄膜誘電体層は、薄膜誘電体層を構成する金属酸化物基板をターゲットに用い、且つアルゴン（Ａｒ）ガス及びオゾンガス（Ｏ３）を含む雰囲気中のチャンバー内でスパッタリング法によって形成することを特徴とする薄膜コンデンサの製造方法である。
【００１５】
また、スパッタリング法は、高周波スパッタリングである。
【００１６】
さらに、前記チャンバー内が１０〜４０容量％のオゾン雰囲気となるように、チャンバー内にオゾンガスが導入される。
【００１７】
さらに、前記チャンバー内において、オゾンの残部がアルゴンガスである。
【作用】
本発明の薄膜コンデンサの製造方法によれば、上記方法によって薄膜誘電体層が形成される。特に、オゾンを含む雰囲気内で、金属酸化物基板をターゲットに用い、且つアルゴン（Ａｒ）ガス及びオゾンガス（Ｏ３）を含む雰囲気中のチャンバー内でスパッタリング法によって形成している。したがって、前記薄膜誘電体層中の酸素欠陥濃度が低く、酸素欠陥が上部電極層や下部電極層との界面に偏析して生じる局所電界があらわに効きにくくでき、絶縁劣化を抑制することができる。これは、チャンバー内で酸素原子が活性化された状態に維持できるため、ターゲットからたたき出された誘電体組成の原子に酸素原子が安定反応した状態で支持基板上に析出させることができるためである。
【００１８】
尚、前記薄膜誘電体層は、高周波スパッタリング法で成膜されることが望ましい。これは、ターゲットとして、薄膜誘電体層の組成である金属酸化物を用いることができるためである。仮に、スパッタリング法がＤＣスパッタリングである場合は、ターゲットに高い導電率が要求され、その導電率を高くするために、金属酸化物のターゲットに添加物を添加しなくてはならないが、０３を用いることによりターゲットもまた酸化されるため、ターゲット組成の経時変化によるターゲット割れの発生する懸念がある。
【００１９】
また前記チャンバー内のアルゴン、オゾンガスとの容量比率も重要である。即ち、アルゴンガスの容量比率が高い（オゾンガスの容量比率が低い）場合には、本発明の目的の酸素欠陥低減を充分におこなえず、その結果、経時的な絶縁劣化を抑制できなくなる。
【００２０】
また、オゾンガスの容量比率が高い（アルゴンガスの容量比率が低い）場合には、スパッタリング効率が低下して成膜に時間がかかり粒成長が起こると同時に、ターゲットの酸化反応が進み、その結果、安定した薄膜誘電体層が形成されにくい。
【００２１】
以上の通り、本発明の薄膜コンデンサは、酸素欠陥が電極との界面へ蓄積して生じる局所電界があらわに効きにくくでき、絶縁劣化を抑制できることで、例えば、半導体集積回路（ＬＳＩ）用の電源ラインに接続されるデカップリングコンデンサとして好適となる。
【００２２】
【発明の実施の形態】
以下、本発明の薄膜コンデンサの製造方法を図面に基づいて詳細に説明する。
【００２３】
図１は本発明にかかる薄膜コンデンサを示す断面図であり、図２は、その平面図である。尚、図１は、図２中のＡ−Ａ線の断面構造を示す。
【００２４】
同図において、１は支持基板であり、支持基板１の上に下部電極層２を形成し、この下部電極層２の上に薄膜誘電体層３が形成されている。薄膜誘電体層３上には、上部電極層４、保護層５を順次積層する。ここで、下部電極層２と上部電極層４とに挟持された薄膜誘電体層３の領域が容量発生領域となる。そして、下部電極層２の一部は、容量発生領域から延出しており、この延出部の一部は、保護層５から露出している。また、上部電極層４の一部は、保護層５から露出している。そして、この保護層５から露出する下部電極層２の一部及び上部電極層４の一部には、はんだボールにより外部端子６、７が形成される。
【００２５】
支持基板１は、薄膜コンデンサを機械的に支持するためのものであり、材質、製法は特に制限されないが、サファイア単結晶などが例示できる。
【００２６】
下部電極層２は、薄膜誘電体層３に直流電圧を印加するために配置される。
【００２７】
この下部電極層２はチタン、タングステン、ニッケル、銅、金、白金などの導電性の高い金属のうち少なくとも１種類で構成され、支持基板１上にＤＣスパッタリング法等により形成される。なお、基板との密着性を向上するためにチタニアやその他の金属酸化物の層を介する場合もある。
【００２８】
薄膜誘電体層３は、下部電極層２と上部電極層４との間にあって、両電極から直流電圧を印加されることにより電荷を蓄積し、最終的な使用形態において、電源ラインを通じて半導体集積回路へ電流を供給する目的を達するために配置される。
【００２９】
薄膜誘電体層３は、ペロブスカイト型結晶構造を有する金属酸化物（複合金属酸化物も含む）であるチタン酸バリウム、チタン酸ストロンチウム、チタン酸ストロンチウムバリウムなどが用いられる。これの誘電体組成は、比誘電率がある程度高く、電荷を大量に蓄積でき、最終的な薄膜コンデンサにおいて、例えば電源ラインを通じて半導体集積回路へ十分な電流を供給できるものが好ましい。具体的には、比誘電率が６００以上であることが望ましい。
【００３０】
薄膜誘電体層３は、高周波スパッタリング、ＤＣスパッタリングなどで形成されるが、薄膜誘電体層３の膜質、特性の安定性、組成の安定性などを考慮すると、高周波スパッタリング法によりおこなうことが望ましい。
【００３１】
例えば、高周波スパッタリング方法では、チャンバー内に、薄膜誘電体層３の組成と実質的に同一の組成からなるターゲットを配置して、アルゴンガス、オゾンガスからなる雰囲気でスパッタリングを行い、ターゲットの組成成分からなる薄膜誘電体層３を被着形成する。また、チャンバー内にはアルゴンガス及びオゾンガスの導入流量比率を制御して、チャンバー内にアルゴン６０〜９０容量％、オゾン１０〜４０容量％の雰囲気で行う。即ち、アルゴンは、励起されてイオン化され、ターゲットをたたくものであり、オゾンは、ターゲットから飛散する誘電体組成材料に酸素原子を供給して、支持基板上に析出される薄膜誘電体層３の酸素欠陥を補うものである。上述のように、酸素（Ｏ２）ガスを導入してスパッタリングにより成膜した薄膜誘電体層に比較して、薄膜誘電体層３中に含まれる酸素欠陥濃度を低減でき、高温負荷試験における絶縁劣化を抑制することができる。
【００３２】
オゾン（０３）濃度が高いほど酸素欠陥濃度は低下するが、０３濃度を高くすると、薄膜誘電体層３の成膜速度が低下して、成膜に時間がかかり、基板温度を高くしているために粒成長が起こって高温負荷試験における絶縁劣化が抑えられなくなる。
【００３３】
このように、薄膜誘電体層３の酸素欠陥を補うとともに、成膜速度の低下を抑えるために、チャンバー内でのＯ３の濃度（導入流量比率）が、全体（全導入ガス）に対して１０〜４０容量％となるようにすることが好適となる。尚、その残部は、アルゴンガスである。より好ましくは、アルゴン７０〜８０容量％、Ｏ３を２０〜３０容量％とする。Ｏ３の供給は、Ｏ２の供給配管に市販のオゾナイザーを使用することで可能となる。必要であれば、オゾナイザーをカスケード接続する。
【００３４】
上部電極層４は、下部電極層２と同じく、薄膜誘電体層３に直流電圧を印加するために配置される。この上部電極層４はチタン、タングステン、ニッケル、銅、金、白金などの導電性の高い金属のうち少なくとも１種類で構成され、薄膜誘電体層３の上にＤＣスパッタリング法等により形成される。
【００３５】
保護層５は、下部電極層２、薄膜誘電体層３、上部電極層４からなる容量発生領域を外部の湿気から遮断するとともに、外部端子６、７の形成位置を特定するために配置される。この保護層５は、ポリイミド、ポリベンゾシクロブテン、シリカ、チッ化珪素などのうち少なくとも１種類で構成され、上部電極層４の上にスピンコーティング法、ＣＶＤ法などにより形成される。
【００３６】
外部端子６、７は、電源ラインから下部電極層２または上部電極層４へ直流電圧を印加するために配置される。この外部端子６、７は、錫を主成分とし、銀、銅、ビスマス、亜鉛などのうち少なくとも１種類を副成分とするはんだで構成され、スクリーン印刷法などにより形成される。
【００３７】
上部電極層４の一部、即ち、保護膜５から露出する領域には、外部端子６が形成され、下部電極層２の一部、すなわち、保護膜５から露出する領域には、外部端子７が形成される。保護層５に各露出領域を形成するように、保護層５の成膜用マスクを制御して貫通孔を形成したり、必要に応じて薄膜誘電体層３、上部電極層４にウエットエッチング法、または、ドライエッチング法により貫通孔を形成する。エッチングに用いられるエッチャントには、ウエットエッチングでは、種々の酸や、特に金をエッチングする場合にはシアン化カリウム水溶液などが用いられる。また、ドライエッチングでは、アルゴン、酸素、フレオンなどが用いられる。
【００３８】
かくして本発明の薄膜コンデンサの製造方法によれば、薄膜誘電体層３と同一組成の金属酸化物基板をターゲットに用い、且つアルゴン（Ａｒ）ガス及びオゾン（Ｏ３）ガスを含む雰囲気中のチャンバー内でスパッタリング法によって形成している。しかも、チャンバー内が１０〜４０容量％のオゾン雰囲気となるように、チャンバー内にオゾンガスが導入され、オゾンの残部がアルゴンガスであるため、前記薄膜誘電体層中の酸素欠陥濃度が低く、酸素欠陥が電極との界面に偏析して生じる局所電界があらわに効きにくくでき、絶縁劣化を抑制することができる。
【００３９】
そして、かかる本発明の薄膜コンデンサは半導体集積回路（ＬＳＩ）の電源ラインに接続されるデカップリング用の薄膜コンデンサに好適に用いることができる。
【００４０】
【実施例】
次に本発明の薄膜コンデンサについて具体例を説明する。
【００４１】
〔実施例１〕
サファイア単結晶からなる支持基板１（厚さ０．２５ｍｍ）上に、チタニア−白金層（厚さは、下から順に、チタニアが２５ｎｍ、白金が５０ｎｍ）からなる下部電極層２をＤＣスパッタリング法で成膜し、これをアルゴンでドライエッチングして所望の形状に加工した。
【００４２】
続いて、下部電極層２の上からペロブスカイト型結晶構造のチタン酸ストロンチウムバリウム（ストロンチウム／バリウム比  ＝  ０．５／０．５）のターゲットを用いて、高周波スパッタリング法によって薄膜誘電体層３を形成した。
【００４３】
具体的には基板温度４００℃で厚さ２５ｎｍの下層の薄膜誘電体層を形成し、続いて基板温度６４０℃で厚さ２４５ｎｍの上層の薄膜誘電体層を形成した。
【００４４】
尚、成膜条件は、チャンバーに導入ガスとして、アルゴン（Ａｒ）ガスを８０容量％（８０ｓｃｃｍ）、オゾン（Ｏ３）ガスを２０容量％（２０ｓｃｃｍ）導入して、チャンバー内の雰囲気をアルゴンとオゾンとで、８０：２０の容量比率の条件になるようにして、高周波スパッタリング法で成膜した。
【００４５】
次に、成膜された薄膜誘電体層３をフレオンでドライエッチングして所望の形状に加工した。なお、この条件下で成膜したチタン酸ストロンチウムバリウムの１ｋＨｚにおける誘電率は７００を示す。
【００４６】
続いて、薄膜誘電体層３上に、金―ニッケル−金の積層膜（厚さは、下から順に、金が３００ｎｍ、ニッケルが１０００ｎｍ、金が１００ｎｍからなる上部電極層４をＤＣスパッタリング法で成膜し、これを、市販のシアン化カリウム水溶液、希硝酸、シアン化カリウム水溶液の順にエッチャントを用いてウエットエッチングして所望の形状に加工した。
【００４７】
続いて、上部電極層４の上に、シリカ（厚さ２０００ｎｍ）およびポリベンゾシクロブテン（厚さ３０００ｎｍ）からなる保護層５を、シリカをＣＶＤ法で、ポリベンゾシクロブテンをスピンコーティング法で成膜して、これを酸素、フレオンで順次ドライエッチングして所望の形状に加工した。
【００４８】
最後に、露出した下部電極層２の一部、および、露出した上部電極層４の一部の上に、市販の錫系はんだペーストをスクリーン印刷し、リフロー炉中において３００℃で熱処理し、下部電極層２、または、上部電極層４に接した外部端子６、７を形成した。
【００４９】
かくして薄膜コンデンサＡを得た。
〔比較例１〕
本例においては、前記薄膜コンデンサＡを作製するに当り、薄膜誘電体層３を、アルゴンガス８０容量％（８０ｓｃｃｍ）、オゾンではなく酸素（Ｏ２）ガス２０容量％（２０ｓｃｃｍ）の条件下で高周波スパッタリング法で成膜し、その他の構成は同一にして、薄膜コンデンサＢを得た。尚、１ｋＨｚにおける誘電率は薄膜コンデンサＡと同じく７００が得られた。
〔比較例２〕
本例においては、前記薄膜コンデンサＡを作製するに当り、薄膜誘電体層３を、アルゴンガス９５容量％（９５ｓｃｃｍ）、オゾンガス（Ｏ３）５容量％（５ｓｃｃｍ）の条件下で高周波スパッタリング法で成膜し、その他の構成は同一にして、薄膜コンデンサＣを得た。尚、１ｋＨｚにおける誘電率は薄膜コンデンサＡと同じく７００が得られた。
〔比較例３〕
本例においては、前記薄膜コンデンサＡを作製するに当り、薄膜誘電体層３を、アルゴンガス５０容量％（５０ｓｃｃｍ）、オゾンガス（Ｏ３）５０容量％（５０ｓｃｃｍ）の条件下で高周波スパッタリング法で成膜し、その他の構成は同一にして、薄膜コンデンサＤを得た。尚、１ｋＨｚにおける誘電率は薄膜コンデンサＡと同じく７００が得られた。
〔比較例４〕
本例においては、前記薄膜コンデンサＡを作製するに当り、薄膜誘電体層３を、アルゴンガス８０容量％（８０ｓｃｃｍ）、オゾンガス（Ｏ３）２０容量％（２０ｓｃｃｍ）の条件下でＤＣスパッタリング法で成膜し、その他の構成は同一にして、薄膜コンデンサＥを得ようとした。しかし、高周波スパッタリングの１０倍の時間をかけて成膜しても所定の膜厚の薄膜誘電体層３を成膜することができなかった。成膜後にターゲットを確認したところ、ターゲットは割れていた。
【００５０】
これら薄膜コンデンサＡ、Ｂ、Ｃ、Ｄに関し、１４５℃／４Ｖでの高温負荷試験を４００時間行った。試験前後での電流密度−電界強度特性（以下、Ｊ−Ｅ特性と略す。）を比較した結果を図３、図４に示す。
【００５１】
図３（ａ）は、本発明の製造方法にかかる薄膜コンデンサＡの特性を示し、図３（ｂ）は比較例１の薄膜コンデンサＢの特性を示し、図４（ａ）は比較例２の薄膜コンデンサＣの特性を示し、図４（ｂ）は比較例３の薄膜コンデンサＤの特性を示す。各特性図において、四角印は、初期状態の薄膜コンデンサを示し、三角印は、１４５℃／４Ｖでの高温負荷試験４００時間を行った後の薄膜コンデンサを示す。
【００５２】
この図から明らかなとおり、図３（ａ）に示す本発明の薄膜コンデンサＡは、比較例である薄膜コンデンサＢ、薄膜コンデンサＣ、および、薄膜コンデンサＤと比較して、特に高温負荷試験後の薄膜コンデンサ、すなわち、薄膜誘電体層での絶縁抵抗の劣化が充分に抑えられている。
また、これが最も重要なポイントであるが、図３（ａ）に示す本発明の薄膜コンデンサＡは、比較例である薄膜コンデンサＢ（図３（ｂ））、薄膜コンデンサＣ（図４（ａ）参照）および薄膜コンデンサＤ（図４（ｂ））と比較して、Ｊ−Ｅ特性がショットキー型伝導モデルから外れる電界が、比較的、高電界側にある。
【００５３】
本発明者は、絶縁抵抗の劣化について、前記薄膜誘電体層３を、アルゴンガス６０〜９０容量％（オゾンガス１０〜４０容量％）に変化させて成膜した。
【００５４】
その結果、いずれの場合にも、薄膜誘電体層層３中での酸素欠陥の濃度を低下することができ、このため、酸素欠陥が上部電極層や下部電極層との界面に偏析してできる局所電界があらわに効きにくくでき、これによって、絶縁劣化を抑制できたと考える。
【００５５】
なお、オゾンガスが５容量％の薄膜コンデンサＣの場合には、薄膜誘電体層３中に取り込まれる酸素原子の量が十分ではなく、オゾンガスが５０容量％の薄膜コンデンサＤの場合には、薄膜誘電体層３中の成膜速度が低下して、成膜に時間がかかり、基板温度を高くしているために粒成長が起こって高温負荷試験における絶縁劣化が抑えられなくなったことによると考えられる。
【００５６】
また、比較例４でターゲットが割れたのは、もともとＤＣスパッタリング用に酸素欠陥の多い組成のターゲットを使っていたが、スパッタリング中にオゾンガスを導入したことにより、ターゲット組成の変化が起こり、組成変化に伴う応力が加わったためと考えられる。
【００５７】
データ解析をする上での前提についてここで述べておく。
【００５８】
Ｊ−Ｅ特性は局所電界を補正したショットキー型伝導モデルに基づいて解析している。ショットキー型伝導モデルの式は以下のように導出される。金属からの真空中への熱電子放出による電流密度：Ｊは、次式にしたがう。
【００５９】
【数１】
2004153026.tif 000003
【００６０】
金属から絶縁体中への電子放出による電流密度は、（１）式とのアナロジーから次式に従う。
【００６１】
【数２】
2004153026.tif 000004
【００６２】
イメージフォースによりバリアハイトは低くなる。
【００６３】
【数３】
2004153026.tif 000005
【００６４】
【数４】
2004153026.tif 000006
【００６５】
さらに外部電界が加わることによりバリアハイトは低くなる。
【００６６】
【数５】
2004153026.tif 000007
【００６７】
【数６】
2004153026.tif 000008
【００６８】
ｄφ‘／ｄｘ＝０よりφ’の極大値を求める。
【００６９】
【数７】
2004153026.tif 000009
【００７０】
【数８】
2004153026.tif 000010
【００７１】
【数９】
2004153026.tif 000011
【００７２】
正味のバリアハイトは
【００７３】
【数１０】
2004153026.tif 000012
【００７４】
【数１１】
2004153026.tif 000013
【００７５】
よって、
【００７６】
【数１２】
2004153026.tif 000014
【００７７】
これが通常のショットキー型伝導モデルの式である。
【００７８】
ここで、酸素欠陥の金属／誘電体界面への偏析により局所電界がかかると
【００７９】
【数１３】
2004153026.tif 000015
【００８０】
となると考える。ｅφＢ≒βＳＥ（Ｅ＋Ｅｌｏｃａｌ，ＶＯ）１／２であると、バリアが消失し、ショットキー型の伝導モデルが有効でなくなり、ショットキー型の伝導モデルから外れるようになる。
【００８１】
さらに、外部電界：Ｅも、印加した電界がそのままかかっていると考えるのではなく、パーティクルによる誘電体厚みの減少、パーティクルによる電界集中を考える必要がある。Ｊ−Ｅ特性は０．０２ｍｍ程度の面積のドットパターン・サンプルにて測定されることが多い。しかしながら、本発明の薄膜コンデンサは２．７６５ｍｍ２（約１４０倍）の面積を有する。面積が大きければ素子のどこかにパーティクルが存在する確率は高くなる。したがって、（１３）式をさらに補正して
【００８２】
【数１４】
2004153026.tif 000016
【００８３】
とした。
【００８４】
具体的には、本発明のコンデンサのＢｒｅａｋ  Ｄｏｗｎ  Ｖｏｌｔａｇｅ（以下ＢＤＶと略す。）バラツキからＥ’を補正した。
【００８５】
図５に、ＢＤＶワイブルプロットを示す。
【００８６】
図５で、最もＢＤＶの高いＣモードは傾きも垂直に近く、真性破壊に近いモードだと思われる。これに対し、ＢＤＶの最も低いＡモードは傾きもゆるやかでパーティクルの影響が強いものと思われる。各モードの平均値を図５中に示してあるが、ＣモードとＡモードの差がパーティクルの影響で生じていると考えると、外部電界が１．３ＭＶ／ｃｍのときにパーティクルの寄与が２．２−１．３＝０．９［ＭＶ／ｃｍ］と見積もることができる。すなわち、印加した外部電界に加え、印加電界の０．９／１．３≒０．７（７０％）程度のパーティクルの寄与があると考えられる。
【００８７】
さらに、本発明の薄膜コンデンサは多結晶体であるため、バウンダリの電圧分担を補正する必要がある。
【００８８】
グレインとバウンダリの直列回路を考える。
ここで、
【００８９】
【数１５】
2004153026.tif 000017
【００９０】
【数１６】
2004153026.tif 000018
【００９１】
【数１７】
2004153026.tif 000019
【００９２】
【数１８】
2004153026.tif 000020
【００９３】
であるから、電界はバウンダリに集中していることになる。
【００９４】
Ｊ−Ｅ特性は、ＥＢについてあらわす必要がある。
【００９５】
【数１９】
2004153026.tif 000021
【００９６】
なお、直流印加において電圧を容量分担させるのは一般的なセオリーから外れているように感ずるむきもあるかと思われる。しかしながら、後述のように、絶縁性の非常に高い場合には直流印加でも電圧を容量分担するのがリーズナブルである。
図６のような二層誘電体の電圧分担は、一般的には
衝撃波や高周波電圧の場合の場合・・・容量分担
【００９７】
【数２０】
2004153026.tif 000022
【００９８】
直流電圧における定常状態の場合・・・抵抗分担
【００９９】
【数２１】
2004153026.tif 000023
【０１００】
になる。しかしながら、ＲＧ、ＲＢ共に高い場合には図６の等価回路は単なる容量の直列接続と考えたほうが自然であり、したがって、直流印加でも電圧は容量分担となる。
【０１０１】
以上がデータ解析をする上での前提となる。
【０１０２】
次に、結果についての解釈を詳細に行う。
（１９）式より
【０１０３】
【数２２】
2004153026.tif 000024
【０１０４】
（２２）式に示すように、図３、図４のスロープからβＳＥ／ｋＴがわかり、（１２）式よりεｄが算出される。
【０１０５】
【数２３】
2004153026.tif 000025
【０１０６】
【数２４】
2004153026.tif 000026
【０１０７】
【数２５】
2004153026.tif 000027
【０１０８】
【数２６】
2004153026.tif 000028
【０１０９】
なお、ｅ＊としては、ｅをそのまま適用している。
【０１１０】
薄膜コンデンサＡ（特性は図３（ａ）参照）、薄膜コンデンサＢ（特性は図３（ｂ）参照）、薄膜コンデンサＣ（特性は図４（ａ）参照）、薄膜コンデンサＤ（特性は図４（ｂ）参照）いずれも、高温負荷劣化品は初期品（バージン品）よりεｄが低い。これは、酸素欠陥が金属／誘電体界面に偏析して局所電界をつくり、電子注入を加速しているためと考えられる。
【０１１１】
また、同じ高温負荷劣化品でも、薄膜コンデンサＡのほうが薄膜コンデンサＢ、Ｃ、Ｄよりもεｄが高い。これは酸素欠陥の偏析が抑えられ、局所電界そのものも低下していることを示していると推測される。
【０１１２】
また、薄膜コンデンサＡ、Ｂ、Ｃ、Ｄいずれにおいても、初期品、高温負荷劣化品共に、高電界側でショットキー型の伝導モデルから外れて、外挿線よりも電流密度が下回っているが、特に、高温負荷劣化品は初期品よりも低電界側でモデルから外れている。さらに、薄膜コンデンサＢ、Ｃ、Ｄの高温負荷劣化品は薄膜コンデンサＡの高温負荷劣化品よりも低電界側でモデルから外れている。
【０１１３】
高温負荷劣化品と初期品とでショットキー型の伝導モデルから外れる点のずれは電圧にして、例えば、薄膜コンデンサＡでは２Ｖ、薄膜コンデンサＢでは４Ｖである。
【０１１４】
このずれが（５）式におけるＥｌｏｃａｌ，ＶＯの寄与だと考えている。
【０１１５】
ここで、ｅ＊φＢ（≒１．０ｅＶ）  ≒  βＳＥ（Ｅｌｏｃａｌ，ＶＯ）１／２となるためには、Ｅｌｏｃａｌ，ＶＯは１２３ＭＶ／ｃｍでなければならず、２Ｖ、および、４Ｖの電圧のずれが１２３ＭＶ／ｃｍ  の電界に相当するに必要な厚み、すなわち、Ｅｌｏｃａｌ，ＶＯのかかる酸素欠陥偏析層の厚みはそれぞれ約６６ｎｍ、約３３ｎｍになる。ただし、この差は意味のあるものではなく、酸素欠陥偏析層の厚みはだいたい５０ｎｍ程度で、電圧のずれは電荷の濃度、すなわち、酸素欠陥の濃度に起因するものであろう。
【０１１６】
局所電界：Ｅｌｏｃａｌ，ＶＯが図２の電界≒０近傍からあらわには効いてこない原因は、電子のトラップともなる酸素欠陥のトラップ深さが≒１．０ｅＶと深いことによる。
【０１１７】
通常、半導体で使用されるドナーのトラップ深さはｍｅＶ単位であり、室温（ｋＴ＝８．６１×１０−５［ｅＶ・Ｋ−１］×２９８Ｋ＝２５．７ｍｅＶで十分に励起され得るが、≒１．０ｅＶのトラップからは高い電界をかけないと、局所電界の効果はあらわには見えてこない。
【０１１８】
この効果があるが故に、薄膜コンデンサＢでは高温負荷劣化品において（Ｅ）１／２＝４２００Ｖ１／２・ｃｍ―１／２（印加電圧４Ｖ）で局所電界の効果が現れていたのに対し、薄膜コンデンサＡでは高温負荷劣化品においても（Ｅ）１／２＝５３００Ｖ１／２・ｃｍ―１／２（印加電圧６Ｖ）まで局所電界の効果があらわれなくすることができ、薄膜コンデンサＡでは４Ｖ印加の高温負荷試験における絶縁劣化を遅らせることができている。これが最も重要なポイントである。
【０１１９】
【発明の効果】
以上の通り、本発明の薄膜コンデンサの製造方法によれば、薄膜誘電体層を、６０〜９０容量％のアルゴンガス、１０〜４０容量％のオゾンガス雰囲気で成膜することで、成膜された薄膜誘電体層の酸素欠陥の濃度を低下することができ、このため、酸素欠陥が電極との界面に偏析してできる局所電界を有効に抑えることができる。これによって、高温負荷試験における絶縁劣化、通常利用の経時的な劣化を抑制できた。
【図面の簡単な説明】
【図１】本発明にかかる薄膜コンデンサの一例を示す概略断面図である。
【図２】図１に示す薄膜コンデンサの一例を示す平面図である。
【図３】本発明の薄膜コンデンサと従来の薄膜コンデンサの高温負荷試験前後での電流密度−電界強度特性を示す特性図であり、（ａ）は本発明品の特性図であり、（ｂ）は比較品の特性図である。
【図４】（ａ）、（ｂ）は、比較品の薄膜コンデンサの高温負荷試験前後での電流密度−電界強度特性を示す特性図である。
【図５】本発明の薄膜コンデンサの電流密度−電界強度特性の解析を行う上で使用した、パーティクルに関する電界強度補正のための特性図である。
【図６】本発明の薄膜コンデンサの電流密度−電界強度特性の解析を行う上で使用した、バウンダリの電圧分担に関する電界強度補正のための概念図である。
【符号の説明】
１：支持基板
２：下部電極層
３：薄膜誘電体層
４：上部電極層
５：保護層
６、７：外部端子
【図１】
2004153026.tif 000029
【図２】
2004153026.tif 000030
【図３】
2004153026.tif 000031
【図４】
2004153026.tif 000032
【図５】
2004153026.tif 000033
【図６】
2004153026.tif 000034