(57)【要約】【課題】所定のデジタルコードのビット遷移点を自動的に、かつ高速に測定する。【解決手段】比較判定回路が、Ａ／Ｄコンバータの出力コードとビット遷移点を示すデジタルコードとを比較し、両コードの大小に対応したデューティ比のデジタル信号を生成し、スイッチ手段が、積分回路に対し、判定出力がビット遷移点を示すコードより大きいことを示す期間では積分出力を減少させるように正方向電流源および負方向電流源の一方を接続し、また、判定出力がビット遷移点を示すデジタルコードより小さいことを示す期間では積分出力を増加させるように電流源の他方を接続制御し、加減算回路が、積分回路の出力積分電圧に所定の三角波信号またはのこぎり波信号を重畳してＡ／Ｄコンバ−タに入力する。【選択図】        図１
2004200927.tif 000002
【特許請求の範囲】
【請求項１】
被測定Ａ／Ｄコンバータの出力デジタルコードと測定のために与えられるビット遷移点を示すデジタルコードとを比較し、判定出力として両デジタルコードの大小に対応したデューティ比のデジタル信号を生成する比較判定回路と、
正方向電流源と、
電流値の絶対値が前記正方向電流源と実質的に等しく設定された負方向電流源と、
前記正方向電流源または前記負方向電流源が接続された場合に入力される電流から出力積分電圧を得る積分回路と、
前記積分回路の積分出力に所定の三角波信号またはのこぎり波信号を重畳して前記被測定Ａ／Ｄコンバ−タの入力電圧として出力する加減算回路と、
前記判定出力が前記ビット遷移点を示すデジタルコードより大きいことを示す期間では前記出力積分電圧を減少させるように前記正方向電流源および前記負方向電流源の一方を前記積分回路に接続し、また、前記判定出力が前記ビット遷移点を示すデジタルコードより小さいことを示す期間では前記出力積分電圧を増加させるように前記正方向電流源および前記負方向電流源の他方を前記積分回路に接続するスイッチ手段と、
測定のために前記積分回路の出力積分電圧を取り出す手段とを備えたＡ／Ｄコンバータのテスト装置。
【請求項２】
第２の正方向電流源と、
電流値の絶対値が前記第２の正方向電流源と実質的に等しく設定された第２の負方向電流源と、
比較判定回路に与えられるビット遷移点を示すデジタルコードよりも上の値のデジタルコードが設定入力され、被測定Ａ／Ｄコンバータの出力デジタルコードと当該上の値のデジタルコードとを比較し、その大小に対応したデューティ比のデジタル信号を第２の判定出力として生成する第２の比較判定回路と、
前記ビット遷移点を示すデジタルコードよりも下の値のデジタルコードが設定入力され、前記被測定Ａ／Ｄコンバータの出力デジタルコードと当該下の値のデジタルコードとを比較し、その大小に対応したデューティ比のデジタル信号を第３の判定出力として生成するる第３の比較判定回路とを備え、
スイッチ手段は、前記第２の判定出力が前記上の値のデジタルコードより大きいことを示す期間では出力積分電圧を減少させるよう、また、前記第３の判定出力が前記下の値のデジタルコードより小さいことを示す期間では前記出力積分電圧を増加させるよう、積分回路に既に接続されている正方向電流源または負方向電流源と同じ電流方向を持つ前記第２の正方向電流源または前記第２の負方向電流源を前記積分回路に接続するようにしたことを特徴とする請求項１記載のＡ／Ｄコンバータのテスト装置。
【請求項３】
積分回路の出力積分電圧を取り出し測定する経路に設けられたフィルタ回路を備えたことを特徴とする請求項１または請求項２記載のＡ／Ｄコンバータのテスト装置。
【請求項４】
被測定Ａ／Ｄコンバータの出力デジタルコードと測定のために与えられたビット遷移点を示すデジタルコードとを比較し、判定出力として両デジタルコードの大小対応したデューティ比のデジタル信号を生成する比較判定回路と、
前記判定出力のデジタル信号を積分する第１の積分回路と、
基準電圧と前記第１の積分回路の出力積分電圧との差をとり、差の電圧に対応した電流値およびその方向の電流を得る電圧差・電流変換回路と、
得られた電流値およびその方向の電流を積分し、前記両デジタルコードを等しくする方向の出力積分電圧を生成する第２の積分回路と、
前記第２の積分回路の出力積分電圧に所定の三角波信号またはのこぎり波信号を重畳して前記被測定Ａ／Ｄコンバ−タの入力電圧として出力する加減算回路と、
測定のために前記第２の積分回路の出力積分電圧を取り出す手段とを備えたＡ／Ｄコンバータのテスト装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はＡ／Ｄコンバータに適用し、そのテストを容易化するためのＡ／Ｄコンバータのテスト装置に関するものである。
【０００２】
【従来の技術】
従来のＡ／Ｄコンバータのテスト回路（例えば、特許文献１，２，３参照）の原理的な構成は図８のようなブロック図で示される。被測定Ａ／Ｄコンバータ５０１の出力デジタル信号５０２はコントロール回路５３５に入力され、ここで、判定される。判定の結果として得られるコントロール信号は、信号経路５３７を通して可変電源５３６に与えられる。被測定Ａ／Ｄコンバータ５０１の入力端子５０９へ入力する電圧値は可変電源５３６から与えられるが、その電圧値はコントロール信号により制御されることで変化する。コントロール回路５３５では、被測定Ａ／Ｄコンバータ５０１の出力デジタル信号５０２と所定のデジタルコードと比較し、出力デジタル信号の方が大きい場合、可変電源５３６の出力電圧値を下げるコントロール信号を出力し、また、出力デジタル信号５０２の方が小さければ出力電圧値を上げるコントロール信号を出力する。最終的に、出力デジタル信号５０２が変化するときの入力電圧値を、そのデジタルコードに対応するビット（Ｂｉｔ）遷移点として記憶する。従来のテストでは、このコントロール回路５３５および可変電源５３６は、テスタとよばれる測定装置が持つ機能を用いて実施するのが一般的である。
【０００３】
【特許文献１】
特開平２−１４５０２２号公報（図１）
【特許文献２】
特開昭５６−７９９６５号公報（図１）
【特許文献３】
特開平４−１２９３３１号公報（図２〜図３）
【０００４】
【発明が解決しようとする課題】
従来のＡ／Ｄコンバータのテスト回路は、以上のように構成されていたので、所定のデジタルコードに対応するビット遷移点を測定するためには、Ａ／Ｄコンバータの出力デジタル信号をモニタしながら、入力電圧を細かく変動させる測定ルーチンを何度もくりかえさなければならず、煩雑で時間のかかる測定であった。特に、高精度で測定を行いたい場合には、繰り返し回数が指数関数的に増えてしまうので問題となっていた。
【０００５】
この発明は、上記のような問題点を解決するためになされたもので、所定のデジタルコードを入力設定することで、そのビット遷移点に対応するＡ／Ｄコンバータの入力電圧を自動的に出力するように動作し、煩雑な測定ルーチンを必要としない高速、かつ測定を容易にするＡ／Ｄコンバータのテスト装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係るＡ／Ｄコンバータのテスト装置は、被測定Ａ／Ｄコンバータの出力デジタルコードと測定のために与えられるビット遷移点を示すデジタルコードとを比較し、判定出力として両デジタルコードの大小に対応したデューティ比のデジタル信号を生成する比較判定回路と、正方向電流源と、電流値の絶対値が正方向電流源と実質的に等しく設定された負方向電流源と、正方向電流源または負方向電流源が接続された場合に入力される電流から出力積分電圧を得る積分回路と、積分回路の出力積分電圧に所定の三角波信号またはのこぎり波信号を重畳して被測定Ａ／Ｄコンバ−タの入力電圧として出力する加減算回路と、判定出力がビット遷移点を示すデジタルコードより大きいことを示す期間では出力積分電圧を減少させるように正方向電流源および前記負方向電流源の一方を積分回路に接続し、また、判定出力がビット遷移点を示すデジタルコードより小さいことを示す期間では出力積分電圧を増加させるように正方向電流源および負方向電流源の他方を積分回路に接続するスイッチ手段と、測定のために積分回路の積分出力を取り出す手段とを備えたものである。
【０００７】
【発明の実施の形態】
以下、この発明の各実施の形態を説明する。
実施の形態１．
この発明の実施の形態１によるＡ／Ｄコンバータのテスト装置の構成を示す回路図である。図において、被測定Ａ／Ｄコンバータ１０１は、入力されるアナログ信号をＡ／Ｄ変換し出力端子１０２からデジタル出力を取り出すようになっている。また、出力端子１０２のデジタル出力値は、比較判定回路１０４に与えられ、ここで入力端子１０３から測定のために与えられるビット遷移点を決めるためのデジタルコードと比較される。比較判定回路１０４は、ビット遷移点を決めるためのデジタルコードに対して出力端子１０２のデジタル出力が示すデジタルコードが大きければハイ電圧（以下、「Ｈ」とする）を出力し、一方、出力端子１０２のデジタルコードが小さければロー電圧（以下、「Ｌ」とする）を出力するよう動作する。
【０００８】
また、この図１の回路配置では、正方向電流源１０５と負方向電流源１０６が設けられており、電流源１０５と１０６の電流値の絶対値が実質的に等しく設定されるものとする。この発明のスイッチ手段としてスイッチ１０７，１０８が設けられており、スイッチ１０７は、比較判定回路１０４の出力が「Ｌ」の場合、正方向電流源１０５をコンデンサとオペアンプで構成された積分回路１１０に接続するよう動作する。
【０００９】
一方、スイッチ１０８は、比較判定回路１０４の出力が「Ｈ」の場合、負方向電流源１０６を積分回路１１０に接続するよう動作する。積分回路１１０は、電流源１０５または１０６から入力される電流値を積分し、得られた出力積分電圧を加減算回路１１５に与えるように接続されている。また、積分回路１１０の出力積分電圧は、その値を測定のために出力端子１０９から取り出すようにしている。なお、積分回路１１０のコンデンサの両端に接続されたスイッチ１１２は積分回路１１０をリセットするためのものである。加減算回路１１５は、積分回路１１０の出力積分電圧に三角波発生回路１１６の出力三角波を重畳し、スイッチ１１３を介してその電圧をＡ／Ｄコンバータ１０１に与えるよう動作する。なお、スイッチ１１３は、被測定Ａ／Ｄコンバータ１１３のテスト時にだけオンにし、被測定Ａ／Ｄコンバータ１１３が組み込まれたチップの一般使用時にはオフにしておく。
【００１０】
図２はこの発明の実施の形態１に係る動作を示すタイムチャートである。１２２は所定のデジタルコードに対応するビット遷移点の電圧、１２１は積分回路１１０の出力積分電圧、１２６は電圧１２１に三角波が重畳された加減算回路１１５の出力電圧である。１２３は比較判定回路１０４の判定出力のデジタル信号、１２４はスイッチ１０７のオン・オフ期間、１２５はスイッチ１０８のオン・オフ期間を表す。スイッチ１０７がオンの期間は正方向電流源１０５が積分回路１１０に接続される期間を、また、スイッチ１０８がオンの期間は負方向電流源１０６が接続される期間を表すことになる。
【００１１】
図２から分るように、積分回路１１０の出力積分電圧１２１に三角波を重畳しＡ／Ｄコンバータ１０１に入力しているため、比較判定回路１０４の判定出力１２３は、この三角波を重畳した加減算回路１１５の出力電圧１２６の値がビット遷移点１２１よりも大きくなる期間Ｔ１だけ「Ｌ」を呈し、また、小さくなる期間Ｔ２だけ「Ｈ」を呈する。すなわち、三角波の存在により判定出力１２３はデジタル信号となり、ビット遷移点１２１との関係でそのデューティ比Ｔ２／（Ｔ１＋Ｔ２）が変化することになる。
【００１２】
いま、積分回路１１０の出力積分電圧１２１の値がビット遷移点１２２より低いとき、１／２＜Ｔ２／（Ｔ１＋Ｔ２）からＴｌ＜Ｔ２となる。したがって、正方向電流源１０５より負方向電流源１０６が接続される期間が長くなるから、積分回路１１０には負方向の電流量が多く入力されるようになり、積分回路１１０の出力積分電圧１２１は増加することになる。逆に、積分回路１１０の出力積分電圧１２１の値がビット遷移点１２２より大きいとき、図示していないが、Ｔ１＞Ｔ２となる。したがって、負方向電流源１０６より正方向電流源１０５が接続される期間が長くなるから、積分回路１１０には正方向の電流量が多く入力され、積分回路１１０の出力積分電圧１２１は減少することになる。
これらの動作において、やがて積分回路１１０の出力積分電圧１２１の値はビット遷移点１２２と同じ値に近づき、Ｔ１＝Ｔ２となる。すなわち、この制御系は平行状態となり、積分回路１１０の出力積分電圧１２１の値の変動はなくなり安定する。この安定ときの積分回路１１０の出力積分電圧を出力端子１０９から取り出して測定すれば、入力端子１０３に入力したデジタルコードに対応したビット遷移点の電圧値の測定を容易にすることが可能となる。なお、上記説明では、積分回路１１０の出力積分電圧に重畳する信号を三角波信号としたが、代わりにのこぎり波信号を用いても同様な動作を行わせることが可能であり、以下、他の実施の形態においても同じである。
【００１３】
以上のように、この実施の形態１によれば、比較判定回路１０４により被測定Ａ／Ｄコンバータ１０１の出力デジタルコードと測定のために与えられたビット遷移点を示すデジタルコードとを比較し、判定出力として両デジタルコードの大小に対応したデューティ比のデジタル信号を生成し、このデジタル信号に応答するスイッチ手段（１０７，１０８）により、判定出力がビット遷移点を示すデジタルコードより大きいことを示す期間では負方向電流源１０６を積分回路１１０に接続してその出力積分電圧を減少させ、また、判定出力がビット遷移点を示すデジタルコードより小さいことを示す期間では正方向電流源１０５を積分回路１１０に接続してその出力積分電圧を増加させるように制御し、加減算回路１１５により、積分回路１１０の積分出力に所定の三角波信号またはのこぎり波信号を重畳して被測定Ａ／Ｄコンバ−タ１０１に出力し、測定のために積分回路１１０の出力積分電圧の値を取り出すようにしたので、入力端子１０３に測定のためのデジタルコードを設定することで自動的にそのビット遷移点の電圧に収束することができため、ビット遷移点の測定を高速化し、かつ容易にする効果が得られる。なお、上記説明では、積分回路１１０は反転入力を使用する例について示したが、非反転入力を用いる積分回路を用いてもよい。ただし、その場合には、接続される電流源の方向は上記例と逆になる。
【００１４】
実施の形態２．
図３はこの発明の実施の形態２によるＡ／Ｄコンバータのテスト装置の構成を示す回路図で、図１と同一および相当する部分には同一符号で示す。異なる点は、比較判定回路１０４の他に複数個の比較判定回路２０４ａ，２０４ｂを設け、負方向電流源１０６の他に１０６ｂ、正方向電流源１０５の他に１０５ｂを備えていることである。なお、電流源１０５ｂと１０６ｂの電流値の絶対値は実質的に等しく設定されるものとする。
比較判定回路２０４ａの入力端子２０３ａに与えるデジタルコードは比較判定回路１０４に与えられるビット遷移点を表すデジタルコードよりも上の値（例えば、３ビット位）とし、他方の比較判定回路２０４ｂの入力端子２０３ｂに与えるデジタルコードはビット遷移点を表すデジタルコードよりも下の値（同様に３ビット位）に設定される。この状態を図４のタイムチャートで見ると、ビット遷移点を表す電圧１２２に対して高く設定された１２２ａは比較判定回路２０４ａのデジタルコードが表す設定電圧を示し、また低く設定された１２２ｂは比較判定回路２０４ｂのデジタルコードが表す設定電圧を示している。
【００１５】
被測定Ａ／Ｄコンバータ１０１の出力デジタルコードが入力端子１０３の所定のデジタルコードよりも十分低く、かつ入力端子２０３ｂに与えられているデジタルコードよりも低い値を示す状態であったとする。すなわち、図４では、被測定Ａ／Ｄコンバータ１０１の加減算回路１１５の出力電圧１２６の三角波の部分が、ビット遷移点１２２より低く、さらに電圧２２２ｂより低い状態となった場合である。このとき、実施の形態１と同様に、期間Ｔ２においてスイッチ１０８が閉じ、負方向電流源１０６を積分回路１１０に接続する。また、期間Ｔ２において、比較判定回路２０４ｂの出力１２３ｂが期間Ｔ３に「Ｈ」となり、スイッチ１０８ｂを閉じて負方向電流源１０６ｂを積分回路１１０に接続する。したがって、期間Ｔ３では、２つの負方向電流源１０６，１０６ｂが同時に接続されるため、積分回路１１０の出力積分電圧１２１はビット遷移点１２２の方向に早い速度で上昇し、被測定Ａ／Ｄコンバータ１０１の測定速度を実施の形態１よりも上げることとなる。
【００１６】
一方、被測定Ａ／Ｄコンバータ１０１の加減算回路１１５の出力電圧１２６の三角波の部分が、上の設定電圧１２２ａを超えた場合（図示せず）には、比較判定回路１０４，２０４ａの判定出力において、同様にスイッチ１０８，１０８ｂを閉じる期間が発生する。したがって、その期間では、正方向電流源１０５，１０５ｂが積分回路１１０に接続され、積分回路１１０の出力積分電圧は早い速度で下降してビット遷移点１２２に近づくよう動作し、被測定Ａ／Ｄコンバータ１０１の測定速度を実施の形態１より上げることとなる。
いずれの場合でも、加減算回路１１５の出力波形１２６が上下設定電圧１２２ａ，１２２ｂ間に入った後は、実施の形態１と同じように比較判定回路１０４の判定出力１２３に従って正方向電流源１０５と負方向電流源１０６の接続が制御され、やがて積分回路１１０の出力積分電圧１２１の値はビット遷移点１２２と同じ値に近づく。この制御系は平行状態となり、積分回路１１０の出力積分電圧の値の変動はなくなり安定する。
【００１７】
以上のように、この実施の形態２によれば、実施の形態１の構成に加え、第２の比較判定回路２０４ａにおいて、比較判定回路１０４に与えられるビット遷移点を示すデジタルコードよりも上の値のデジタルコードが設定入力され、被測定Ａ／Ｄコンバータ１０１の出力デジタルコードと当該上の値のデジタルコードとを比較し、その大小に対応したデューティ比のデジタル信号を第２の判定出力として生成し、また、第３の比較判定回路２０４ｂにおいて、ビット遷移点を示すデジタルコードよりも下の値のデジタルコードが設定入力され、被測定Ａ／Ｄコンバータ１０１の出力デジタルコードと当該下の値のデジタルコードとを比較し、その大小に対応したデューティ比のデジタル信号を第３の判定出力として生成するようにし、スイッチ手段（１０７，１０７ｂ，１０８，１０８ｂ）は、第２の判定出力が上の値のデジタルコードより大きいことを示す期間には第２の正方向電流源１０５ｂを積分回路１１０に接続し、また、第３の判定出力が下の値のデジタルコードより小さいことを示す期間には第２の負方向電流源１０６ｂを積分回路１１０に接続するよう制御するようにしたので、実施の形態１のテスト装置よりも応答特性をさらに向上させる効果が得られる。
【００１８】
実施の形態３．
図５はこの発明の実施の形態３によるテスト装置の構成を示す回路図で、図１と異なるのは出力積分電圧の値を測定する経路にフィルタ回路１１９が挿入されている点である。このフィルタ回路１１９により、積分値の平滑化を行うと共に、スイッチ１０７，１０８の切り替えノイズを吸収し、高精度の測定結果を得ることができる。
【００１９】
実施の形態４．
図６はこの発明の実施の形態４によるＡ／Ｄコンバータのテスト装置の構成を示す回路図で、図において、図１と異なるのはスイッチ１０７，１０８、正方向電流源１０５および負方向電流源１０６の代わりに、積分回路４３２、基準電圧源４３４および電圧差・電流変換回路４３３を設けた点である。すなわち、この実施の形態４では、定電流源とスイッチ回路を用いず、実施の形態１〜３と同様な効果を得るようにしたものである。
【００２０】
図７のタイムチャートにより実施の形態４に係る動作を説明すると、比較判定回路１０４の判定出力のデジタル信号１２３が積分回路４３２に与えられると、積分回路４３２は、その判定出力１２３を電流値に変換して積分する。次に、電圧差・電流変換回路４３３は、積分回路４３２の出力積分電圧と基準電圧源４３４の基準電圧４２８との差をとり、その差の電圧値を電流値に変換する。電圧差・電流変換回路４３３の出力電流は、積分回路１１０に直接入力される。
【００２１】
図７に示すように、積分回路１１０の出力積分電圧４２１ａがビット遷移点の電圧１２２より小さいとき、三角波が重畳されていることにより比較判定回路１０４の判定出力１２３のデューティ比は、１／２＜Ｔ２／（Ｔ１＋Ｔ２）となる。すなわち、Ｔｌ＜Ｔ２となり、このサイクルの状態における積分回路４３２の出力積分電圧４２７ａの値は基準電圧源４３４の基準電圧値４２８より高くなる。電圧差・電流変換回路４３３により、基準電圧４２８から積分回路４３２のこのときの出力積分電圧４２７ａを引くと、マイナスの電圧値４２９ａが得られ、これを電流変換した負方向の電流を積分回路１１０に出力する。このことにより、積分回路１１０の出力積分電圧４２１ａの値は増加し、ビット遷移点の電圧１２２に近づいていく。
【００２２】
逆に、積分回路１１０の出力積分電圧４２１ｂの値がビット遷移点の電圧１２２より大きいとき、デューティ比は１／２＞Ｔ２／（Ｔ１＋Ｔ２）となる。すなわち、Ｔｌ＞Ｔ２となるから、積分回路４３２の出力積分電圧４２７ｂの値が基準電圧値４２８より低くなる。電圧差・電流変換回路４３３において、このとき基準電圧４２８から積分回路４３２の出力積分電圧４２７ｂを引けばプラスの電圧値４２９ｂが得られ、これを電流変換した正方向の電流を積分回路１１０に出力する。このことにより、積分回路１１０の出力積分電圧４２１ｂの値は減少し、ビット遷移点の電圧１２２に近づいていく。
いずれの動作においても、やがて、Ｔｌ＝Ｔ２となると、電圧差・電流変換回路４３３から積分回路１１０に入力される電流値は０となり、積分回路１１０の出力積分電圧は変化しなくなり、平行状態になる。このときの積分回路１１０の出力積分電圧を出力端子１０９で測定すれば、入力端子１０３から比較判定回路１０４に入力したデジタルコードに対応したビット遷移点を測定することができる。
【００２３】
以上のように、この実施の形態４によれば、比較判定回路１０４において、被測定Ａ／Ｄコンバータ１０１の出力デジタルコードと測定のために与えられたビット遷移点を示すデジタルコードとを比較し、判定出力として両デジタルコードの大小に対応したデューティ比を持つデジタル信号を生成し、電圧差・電流変換回路４３３により、第１の積分回路４３２により判定出力のデジタル信号を積分し、基準電圧と第１の積分回路４３２の出力積分電圧との差をとり、差の電圧に対応した電流値およびその方向の電流を得、第２の積分回路１１０により、得られた電流値およびその方向の電流を積分し、両デジタルコードを等しくする方向の出力積分電圧を生成し、加減算回路１１５により、第２の積分回路１１０の出力積分電圧に所定の三角波信号またはのこぎり波信号を重畳して被測定Ａ／Ｄコンバ−タ１０１の入力電圧として出力し、測定のために第２の積分回路１１０の出力積分電圧を取り出すようにしたものである。すなわち、測定時に被測定Ａ／Ｄコンバータ１０１に与える入力電圧に三角波を重畳することで、被測定Ａ／Ｄコンバ−タの出力のデジタルコードを測定用に設定したデジタルコードと比較してデジタル信号を判定出力として得るようにし、そのデューティ比に応じて被測定Ａ／Ｄコンバ−タのビット遷移点を得るための制御を行うため、ビット遷移点の測定を高速化し、かつ容易にする効果が得られる。
【００２４】
【発明の効果】
以上のように、この発明によれば、ビット遷移点の測定時に被測定Ａ／Ｄコンバータに与える入力電圧に三角波を重畳することで、被測定Ａ／Ｄコンバ−タの出力デジタルコードを測定のため設定したデジタルコードとを比較判定回路で比較してデジタル信号を判定出力として得るようにし、両デジタルコード大小に対応するデューティ比に従って積分回路に与える電流を制御して自動的に被測定Ａ／Ｄコンバ−タのビット遷移点の入力電圧を得るようにしたので、ビット遷移点の測定を高速化し、かつ容易にする効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるＡ／Ｄコンバータのテスト装置の構成を示す回路図である。
【図２】この発明の実施の形態１に係る動作を示すタイムチャートである。
【図３】この発明の実施の形態２によるＡ／Ｄコンバータのテスト装置の構成を示す回路図である。
【図４】この発明の実施の形態２に係る動作を示すタイムチャートである。
【図５】この発明の実施の形態３によるＡ／Ｄコンバータのテスト装置の構成を示す回路図である。
【図６】この発明の実施の形態４によるＡ／Ｄコンバータのテスト装置の構成を示す回路図である。
【図７】この発明の実施の形態４に係る動作を示すタイムチャートである。
【図８】従来のＡ／Ｄコンバ−タの測定の例を示す回路図である。
【符号の説明】
１０１  被測定Ａ／Ｄコンバータ、１０２，１０９，１０９ａ  出力端子、１０３，２０３ａ，２０３ｂ  入力端子、１０４，２０４ａ，２０４ｂ  比較判定回路、１０５，１０５ｂ  正方向電流源、１０６，１０６ｂ  負方向電流源、１０７，１０７ｂ，１０８，１０８ｂ，１１２，１１３  スイッチ、１１０，４３２  積分回路、１１５  加減算回路、１１６  三角波発生回路、４３３  電圧差・電流変換回路、４３４  基準電圧源。
【図１】
2004200927.tif 000003
【図２】
2004200927.tif 000004
【図３】
2004200927.tif 000005
【図４】
2004200927.tif 000006
【図５】
2004200927.tif 000007
【図６】
2004200927.tif 000008
【図７】
2004200927.tif 000009
【図８】
2004200927.tif 000010