(57)【要約】【課題】ＲＴＳ値の飛びを避けることができ、ＲＴＳ値から再生されるクロックのジッタ量を抑制することができるようにすることを目的とする。【解決手段】所定の位置に所定の情報を有する、非同期転送方式で転送される上記通信信号を複数の非同期転送方式セルとして入力する入力部と、上記複数の非同期転送方式セルの内、所定の非同期転送方式セルが上記所定の位置に有する上記所定の情報をクロック情報として出力し、上記クロック情報に補完が必要な場合、上記複数の非同期転送方式セルの内、所定の非同期転送方式セルとは異なる非同期転送方式セルが上記所定の位置に有する上記所定の情報を用いて、上記クロック情報を補完し、補完された上記クロック情報を出力するセル処理部７と、クロック情報を用いて上記クロック信号を生成するクロック生成部５０とを備えたことを特徴とする。【選択図】        図５
2004200763.tif 000002
【特許請求の範囲】
【請求項１】
受信する通信信号に含まれるクロック情報を用いて上記通信信号を受信するためのクロック信号を生成するクロック生成装置であって、
所定の位置に所定の情報を有する、非同期転送方式で転送される上記通信信号を複数の非同期転送方式セルとして入力する入力部と、
上記入力部により入力された複数の非同期転送方式セルの内、所定の非同期転送方式セルが上記所定の位置に有する上記所定の情報をクロック情報として出力し、上記クロック情報に補完が必要な場合、上記複数の非同期転送方式セルの内、所定の非同期転送方式セルとは異なる非同期転送方式セルが上記所定の位置に有する上記所定の情報を用いて、上記クロック情報を補完し、補完された上記クロック情報を出力する補完出力部と、
上記補完出力部により出力された上記クロック情報を用いて上記クロック信号を生成するクロック生成部と
を備えたことを特徴とするクロック生成装置。
【請求項２】
上記入力部は、上記所定の位置にクロック情報を有する第１の非同期転送方式セルと、上記所定の位置に上記クロック情報の代替情報となるクロック代替情報を有する第２の非同期転送方式セルとを入力予定であり、
上記クロック生成部は、上記第１の非同期転送方式セルが有するクロック情報を用いて上記通信信号のクロック信号を生成し、
上記補完出力部は、
上記入力部により入力されるはずの第１の非同期転送方式セルが入力されずに、第２の非同期転送方式セルが入力された場合に、上記入力部により入力された第２の非同期転送方式セルが有するクロック代替情報を上記第１の非同期転送方式セルが有するクロック情報の代わりに選択する選択部と、
上記第１の非同期転送方式セルが有するクロック情報の代わりに、上記選択部により選択されたクロック代替情報を出力するクロック情報出力部と
を有することを特徴とする請求項１記載のクロック生成装置。
【請求項３】
上記入力部は、上記所定の位置にクロック情報を有し、さらに、上記所定の位置とは別の位置に誤り訂正符号を有する非同期転送方式セルを入力し、
上記補完出力部は、
上記入力部により入力された非同期転送方式セルが有する誤り訂正符号に基づいて、上記クロック情報を訂正する誤り訂正部と、
上記誤り訂正部により訂正されたクロック情報を上記クロック生成部へ出力するクロック情報出力部と
を有することを特徴とする請求項１記載のクロック生成装置。
【請求項４】
受信する通信信号に含まれるクロック情報を用いてクロック信号を生成するクロック生成装置であって、
所定の位置に第１の所定の情報を有する第１の非同期転送方式セルと、上記所定の位置に第２の所定の情報を有する第２の非同期転送方式セルとを入力する入力部と、
上記入力部により入力された第１の非同期転送方式セルが有する第１の所定の情報と第２の非同期転送方式セルが有する第２の所定の情報とを用いて演算する演算部と、
上記演算部により演算された結果に基づいて、所定の基準により上記クロック情報の正誤をする検出部と
上記検出部により上記クロック情報が正と検出された場合に、上記入力部により入力された第１の非同期転送方式セルが有する第１の所定の情報をクロック情報として出力し、上記検出部により上記クロック情報が誤と検出された場合に、上記入力部により入力された第１の非同期転送方式セルが有する第１の所定の情報をクロック情報として出力しない出力部と、
上記出力部により第１の所定の情報がクロック情報として出力された場合に、上記クロック情報を入力し、入力された上記クロック情報を用いてクロック信号を生成するクロック生成部と
を備えたことを特徴とするクロック生成装置。
【請求項５】
所定の位置に第１の所定の情報を有する第１の非同期転送方式セルと、上記所定の位置に第２の所定の情報を有する第２の非同期転送方式セルとを入力する入力部と、
上記入力部により入力された第１の非同期転送方式セルが有する第１の所定の情報をクロック情報として出力し、上記入力部により入力された第２の非同期転送方式セルが有する第２の所定の情報を上記通信信号のフォーマット情報として出力する出力部と、
上記出力部により出力された第１の所定の情報をクロック情報として入力し、入力された上記クロック情報を用いてクロック信号を生成するクロック生成部と、
上記出力部により出力された第２の所定の情報を上記通信信号のフォーマット情報として入力し、入力されたフォーマット情報に基づいて、上記第１の非同期転送方式セルと第２の非同期転送方式セルとを処理するセル処理部と
を備えたことを特徴とする通信装置。
【請求項６】
上記非同期転送方式セルは、１ビットのＥＰ（Ｅｖｅｎ  Ｐａｒｉｔｙ）値と３ビットのＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）値と４ビットのＳＮ（Ｓｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ）値とを有する８ビットのＳＡＲ−ＰＤＵ（Ｓｅｇｍｅｎｔａｔｉｏｎ  Ａｎｄ  Ｒｅａｓｓｅｍｂｌｙ  ｓｕｂｌａｙｅｒ‐Ｐｒｏｔｏｃｏｌ  Ｄａｔａ  Ｕｎｉｔ）ヘッダを有し、
上記ＳＮ値は、１ビットのＣＳＩ（Ｃｏｎｖｅｒｇｅｎｃｅ  Ｓｕｂｌａｙｅｒ  Ｉｎｄｉｃａｔｉｏｎ）値と３ビットのＳＣ（Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔ）値とを有し、
上記クロック情報は、上記ＣＳＩ値により構成するＲＴＳ（ＲｅｓｉｄｕａｌＴｉｍｅ  Ｓｔａｍｐ）値であり、
上記入力部は、複数の非同期転送方式セルを入力し、入力された複数の非同期転送方式セルの各非同期転送方式セルから上記ＳＡＲ−ＰＤＵヘッダを抽出するＳＡＲ−ＰＤＵヘッダ抽出部を有し、
上記クロック生成装置は、さらに、
上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する１ビットのＥＰ値により８ビットのＳＡＲ−ＰＤＵヘッダに対して偶数パリティチェックを行い、パリティチェックのチェック結果を出力するＥＰ検査部と、
上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する３ビットのＣＲＣ値により４ビットのＳＮ値と３ビットのＣＲＣ値の計７ビットに対するＣＲＣチェックを行い、ＣＲＣチェックのチェック結果を出力するＣＲＣ検査部と、
上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する３ビットのＳＣ値と上記ＥＰ検査部によりパリティチェックが行なわれたパリティチェックのチェック結果と上記ＣＲＣ検査部によりＣＲＣチェックが行なわれたＣＲＣチェックのチェック結果とに基づき、奇数のＳＣ値を有する所定のＳＮ値が無効か有効かを判断し、奇数のＳＣ値を有する所定のＳＮ値がビット誤りと欠落との内少なくとも１つにより上記所定のＳＮ値が無効と判断された場合に、無効と判断された上記所定のＳＮ値が有するＣＳＩ値を削除する指示を示すクリア信号を出力し、上記所定のＳＮ値が有効と判断された場合に、上記所定のＳＮ値が有するＣＳＩ値を上記ＲＴＳ値として書き込むための書き込み制御信号を出力するＳＮシーケンサ部と
を備え、
上記補完出力部は、上記ＳＮシーケンサ部により上記所定のＳＮ値が無効と判断された場合に、上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する４ビットのＳＮ値と、上記ＳＮシーケンサ部により出力されたクリア信号とを入力し、入力されたクリア信号に基づいて、上記所定のＳＮ値が有するＳＣ値とは異なる偶数のＳＣ値を有するＳＮ値が有するＣＳＩ値を上記ＲＴＳ値として書き込み、上記ＳＮシーケンサ部により上記所定のＳＮ値が有効と判断された場合に、上記ＳＮシーケンサ部により出力された書き込み制御信号に基づいて、上記所定のＳＮ値が有するＣＳＩ値を上記ＲＴＳ値として書き込み、書き込まれたＲＴＳ値を出力することを特徴とする請求項１記載のクロック生成装置。
【請求項７】
上記補完出力部は、
上記ＳＡＲ−ＰＤＵヘッダ抽出部からＳＣ値を入力し、上記ＳＮシーケンサ部により上記所定のＳＮ値が無効と判断された場合に、上記ＳＮシーケンサ部により出力されたクリア信号を入力し、入力されたクリア信号とＳＣ値とに基づいて、上記ＳＣ値を有するＳＮ値が有するＣＳＩ値を読み出すことを促す読出し制御信号と上記所定のＳＮ値が有するＣＳＩ値の代わりに上記所定のＳＮ値が有するＳＣ値とは異なる偶数のＳＣ値を有するＳＮ値が有するＣＳＩ値を選択することを促す選択制御信号と上記選択制御信号に基づいて選択されたＣＳＩ値を上記ＲＴＳ値として出力することを促す出力制御信号とを生成し、生成された読出し制御信号と選択制御信号と出力制御信号とを出力し、上記ＳＮシーケンサ部により上記所定のＳＮ値が有効と判断された場合に、上記ＳＮシーケンサ部により出力された書き込み制御信号に基づいて、上記ＳＣ値を有するＳＮ値が有するＣＳＩ値を読み出すことを促す読出し制御信号と上記ＳＣ値を有するＳＮ値が有するＣＳＩ値を選択することを促す選択制御信号と上記選択制御信号に基づいて選択されたＣＳＩ値を上記ＲＴＳ値として出力することを促す出力制御信号とを生成し、生成された読出し制御信号と選択制御信号と出力制御信号とを出力するＲＴＳ値出力制御部と、
上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する各ＳＮ値を入力し、入力された上記各ＳＮ値が有するＳＣ値に対応して上記各ＳＮ値が有する各ＣＳＩ値を保持し、上記ＳＮシーケンサ部により上記所定のＳＮ値が無効と判断された場合に、上記ＲＴＳ値出力制御部からクリア信号と上記ＲＴＳ値出力制御部により生成された読出し制御信号とを入力し、入力されたクリア信号に基づいて、保持された各ＣＳＩ値の中から無効と判断された上記所定のＳＮ値が有するＣＳＩ値を削除し、入力された読出し制御信号に基づいて、削除された後に保持された各ＣＳＩ値の中から各ＳＣ値を有する各ＳＮ値が有する各ＣＳＩ値を読み出し、上記ＳＮシーケンサ部により上記所定のＳＮ値が有効と判断された場合に、上記ＲＴＳ値出力制御部により生成された読出し制御信号とを入力し、入力された読出し制御信号に基づいて、保持された各ＣＳＩ値の中から各ＳＣ値を有する各ＳＮ値が有する各ＣＳＩ値を読み出すＳＮバッファ部と、
上記ＳＮバッファ部により読み出された各ＣＳＩ値と上記ＲＴＳ値出力制御部により生成された選択制御信号とを入力し、入力された選択制御信号に基づいて、上記ＳＮシーケンサ部により上記所定のＳＮ値が無効と判断された場合に、上記所定のＳＮ値が有するＣＳＩ値の代わりに上記所定のＳＮ値が有するＳＣ値とは異なる偶数のＳＣ値を有するＳＮ値が有するＣＳＩ値とを選択し、上記ＳＮシーケンサ部により上記所定のＳＮ値が有効と判断された場合に、上記各ＳＣ値の内奇数のＳＣ値を有するＳＮ値が有するＣＳＩ値を選択するセレクタ部と、
上記セレクタ部により選択された上記所定のＳＮ値が有するＳＣ値とは異なる偶数のＳＣ値を有するＳＮ値が有するＣＳＩ値と、上記各ＳＣ値の内奇数のＳＣ値を有するＳＮ値が有するＣＳＩ値とのいずれかを入力し、上記ＲＴＳ値出力制御部により生成された出力制御信号を入力し、入力されたＣＳＩ値を上記ＲＴＳ値として保持し、入力された出力制御信号に基づいて、保持されたＲＴＳ値を出力するＲＴＳバッファ部と
を有することを特徴とする請求項６記載のクロック生成装置。
【請求項８】
上記非同期転送方式セルは、１ビットのＥＰ（Ｅｖｅｎ  Ｐａｒｉｔｙ）値と３ビットのＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）値と４ビットのＳＮ（Ｓｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ）値と誤り訂正符号とを有するＳＡＲ−ＰＤＵ（Ｓｅｇｍｅｎｔａｔｉｏｎ  Ａｎｄ  Ｒｅａｓｓｅｍｂｌｙ  ｓｕｂｌａｙｅｒ‐Ｐｒｏｔｏｃｏｌ  Ｄａｔａ  Ｕｎｉｔ）ヘッダを有し、
上記ＳＮ値は、１ビットのＣＳＩ（Ｃｏｎｖｅｒｇｅｎｃｅ  Ｓｕｂｌａｙｅｒ  Ｉｎｄｉｃａｔｉｏｎ）値と３ビットのＳＣ（Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔ）値とを有し、
上記クロック情報は、上記ＣＳＩ値により構成するＲＴＳ（ＲｅｓｉｄｕａｌＴｉｍｅ  Ｓｔａｍｐ）値であり、
上記入力部は、複数の非同期転送方式セルを入力し、入力された複数の非同期転送方式セルの各非同期転送方式セルから上記ＳＡＲ−ＰＤＵヘッダを抽出するＳＡＲ−ＰＤＵヘッダ抽出部を有し、
上記クロック生成装置は、さらに、
上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する１ビットのＥＰ値により８ビットのＳＡＲ−ＰＤＵヘッダに対して偶数パリティチェックを行い、パリティチェックのチェック結果を出力するＥＰ検査部と、
上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する３ビットのＣＲＣ値により４ビットのＳＮ値と３ビットのＣＲＣ値の計７ビットに対するＣＲＣチェックを行い、ＣＲＣチェックのチェック結果を出力するＣＲＣ検査部と、
上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する３ビットのＳＣ値と上記ＥＰ検査部によりパリティチェックが行なわれたパリティチェックのチェック結果と上記ＣＲＣ検査部によりＣＲＣチェックが行なわれたＣＲＣチェックのチェック結果とに基づき、奇数のＳＣ値を有する所定のＳＮ値が有効か無効かを判断し、さらに、上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する誤り訂正符号に基づき誤りがあるかどうかを判断し、奇数のＳＣ値を有する所定のＳＮ値がビット誤りと欠落との内少なくとも１つにより上記所定のＳＮ値が有効と判断されながら上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する誤り訂正符号により誤りがあると判断された場合に、誤りがあると判断された上記所定のＳＮ値が有するＣＳＩ値を削除する指示を示すクリア信号と誤りがあることを示すエラー信号と誤りがあると判断された上記所定のＳＮ値が有するエラーＳＣ値とを出力し、上記所定のＳＮ値が誤りがあると判断されない場合に、上記所定のＳＮ値が有するＣＳＩ値を上記ＲＴＳ値として書き込むための書き込み制御信号を出力するＳＮシーケンサ部と
を備え、
上記補完出力部は、
上記ＳＡＲ−ＰＤＵヘッダ抽出部から各ＳＣ値を入力し、上記上記ＳＮシーケンサ部により誤りがあると判断された場合に、上記ＳＮシーケンサ部により出力されたクリア信号とエラー信号とエラーＳＣ値とを入力し、入力されたクリア信号とエラー信号とエラーＳＣ値とに基づいて、上記所定のＳＮ値が有するＣＳＩ値を訂正することを促す誤り訂正実行信号と上記誤り訂正実行信号に基づいて訂正されたＣＳＩ値を上記ＲＴＳ値として出力することを促す出力制御信号とを生成し、入力された各ＳＣ値に基づいて、上記ＳＣ値を有するＳＮ値が有するＣＳＩ値を読み出すことを促す読出し制御信号を生成するＲＴＳ値出力制御部と、
上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する各ＳＮ値を入力し、入力された上記各ＳＮ値が有するＳＣ値に対応して上記各ＳＮ値が有する各ＣＳＩ値を保持し、上記ＲＴＳ値出力制御部により生成された読出し制御信号とを入力し、入力された読出し制御信号に基づいて、保持された各ＣＳＩ値を読み出すＳＮバッファ部と、
上記ＳＮバッファ部により読み出された各ＣＳＩ値と上記ＲＴＳ値出力制御部により生成されたクリア信号と誤り訂正実行信号とを入力し、入力された誤り訂正実行信号に基づいて、上記所定のＳＮ値が有するＣＳＩ値を訂正し、入力された誤り訂正実行信号に基づいて、上記所定のＳＮ値が有するＣＳＩ値を訂正できない場合に入力されたクリア信号に基づいて、上記所定のＳＮ値が有するＣＳＩ値を削除する誤り訂正部と、
上記誤り訂正部により訂正された場合に、上記誤り訂正部により訂正された上記所定のＳＮ値が有するＣＳＩ値を入力し、上記ＲＴＳ値出力制御部により生成された出力制御信号を入力し、入力されたＣＳＩ値を上記ＲＴＳ値として保持し、入力された出力制御信号に基づいて、保持されたＲＴＳ値を出力し、上記誤り訂正部により訂正できない場合に、ＲＴＳ値を出力しないＲＴＳバッファ部と
を有することを特徴とする請求項１記載のクロック生成装置。
【請求項９】
上記非同期転送方式セルは、１ビットのＥＰ（Ｅｖｅｎ  Ｐａｒｉｔｙ）値と３ビットのＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）値と４ビットのＳＮ（Ｓｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ）値とを有する８ビットのＳＡＲ−ＰＤＵ（Ｓｅｇｍｅｎｔａｔｉｏｎ  Ａｎｄ  Ｒｅａｓｓｅｍｂｌｙ  ｓｕｂｌａｙｅｒ‐Ｐｒｏｔｏｃｏｌ  Ｄａｔａ  Ｕｎｉｔ）ヘッダを有し、
上記ＳＮ値は、１ビットのＣＳＩ（Ｃｏｎｖｅｒｇｅｎｃｅ  Ｓｕｂｌａｙｅｒ  Ｉｎｄｉｃａｔｉｏｎ）値と３ビットのＳＣ（Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔ）値とを有し、
上記クロック情報は、上記ＣＳＩ値により構成するＲＴＳ（ＲｅｓｉｄｕａｌＴｉｍｅ  Ｓｔａｍｐ）値であり、
上記入力部は、複数の非同期転送方式セルを入力し、入力された複数の非同期転送方式セルの各非同期転送方式セルから上記ＳＡＲ−ＰＤＵヘッダを抽出するＳＡＲ−ＰＤＵヘッダ抽出部を有し、
上記クロック生成装置は、さらに、
上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する１ビットのＥＰ値により８ビットのＳＡＲ−ＰＤＵヘッダに対して偶数パリティチェックを行い、パリティチェックのチェック結果を出力するＥＰ検査部と、
上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する３ビットのＣＲＣ値により４ビットのＳＮ値と３ビットのＣＲＣ値の計７ビットに対するＣＲＣチェックを行い、ＣＲＣチェックのチェック結果を出力するＣＲＣ検査部と、
上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出された各ＳＡＲ−ＰＤＵヘッダが有するＳＮ値を入力し、入力された各ＳＮ値の内、奇数のＳＣ値を有する所定のＳＮ値が有するＣＳＩ値と上記奇数のＳＣ値の前と後とのいずれかの偶数のＳＣ値を有する所定のＳＮ値が有するＣＳＩ値とを排他的論理和演算する排他的論理和演算部と、
上記排他的論理和演算部により排他的論理和演算された結果、値が１となる場合、上記非同期転送方式セルの受信順序を正と検出し、値が１とならない場合、上記非同期転送方式セルの受信順序を誤と検出する検出部と
を備え、
上記補完出力部は、上記検出部により正と検出された場合に、上記奇数のＳＣ値を有する所定のＳＮ値が有するＣＳＩ値を上記ＲＴＳ値として書き込み、書き込まれたＲＴＳ値を出力することを特徴とする請求項１記載のクロック生成装置。
【請求項１０】
受信する通信信号に含まれるクロック情報を用いて上記通信信号を受信するためのクロック信号を生成するクロック生成方法であって、
所定の位置に所定の情報を有する、非同期転送方式で転送される上記通信信号を複数の非同期転送方式セルとして入力する入力工程と、
上記入力工程により入力された複数の非同期転送方式セルの内、所定の非同期転送方式セルが上記所定の位置に有する上記所定の情報をクロック情報として出力し、上記クロック情報に補完が必要な場合、上記複数の非同期転送方式セルの内、所定の非同期転送方式セルとは異なる非同期転送方式セルが上記所定の位置に有する上記所定の情報を用いて、上記クロック情報を補完し、補完された上記クロック情報を出力する補完出力工程と、
上記補完出力工程により出力された上記クロック情報を用いて上記クロック信号を生成するクロック生成工程と
を備えたことを特徴とするクロック生成方法。
【請求項１１】
受信する通信信号に含まれるクロック情報を用いて上記通信信号を受信するためのクロック信号を生成する処理ををコンピュータに実行させるプログラムであって、
所定の位置に所定の情報を有する、非同期転送方式で転送される上記通信信号を複数の非同期転送方式セルとして入力する入力処理と、
上記入力処理により入力された複数の非同期転送方式セルの内、所定の非同期転送方式セルが上記所定の位置に有する上記所定の情報をクロック情報として出力し、上記クロック情報に補完が必要な場合、上記複数の非同期転送方式セルの内、所定の非同期転送方式セルとは異なる非同期転送方式セルが上記所定の位置に有する上記所定の情報を用いて、上記クロック情報を補完し、補完された上記クロック情報を出力する補完出力処理と、
上記補完出力処理により出力された上記クロック情報を用いて上記クロック信号を生成するクロック生成処理と
をコンピュータに実行させるプログラム。
【請求項１２】
受信する通信信号に含まれるクロック情報を用いて上記通信信号を受信するためのクロック信号を生成する処理ををコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
所定の位置に所定の情報を有する、非同期転送方式で転送される上記通信信号を複数の非同期転送方式セルとして入力する入力処理と、
上記入力処理により入力された複数の非同期転送方式セルの内、所定の非同期転送方式セルが上記所定の位置に有する上記所定の情報をクロック情報として出力し、上記クロック情報に補完が必要な場合、上記複数の非同期転送方式セルの内、所定の非同期転送方式セルとは異なる非同期転送方式セルが上記所定の位置に有する上記所定の情報を用いて、上記クロック情報を補完し、補完された上記クロック情報を出力する補完出力処理と、
上記補完出力処理により出力された上記クロック情報を用いて上記クロック信号を生成するクロック生成処理と
をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非同期転送方式（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ：ＡＴＭ）のＡＴＭ  Ａｄａｐｔａｔｉｏｎ  Ｌａｙｅｒ  Ｔｙｐｅ１（ＡＡＬタイプ１）伝送におけるアンストラクチャーモード（Ｕｎｓｔｒｕｃｔｕｒｅｄ  Ｍｏｄｅ以下ＵＤＴ  Ｍｏｄｅと称す）使用時において、通信の転送単位であるセル中のＣｏｎｖｅｒｇｅｎｃｅ  Ｓｕｂｌａｙｅｒ  Ｉｎｄｉｃａｔｉｏｎ  （ＣＳＩ）ビットの使用に関し、特にシーケンス番号（Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔ  ：ＳＣ）が偶数番号時のＣＳＩビットの使用方法に関するものである。
【０００２】
【従来の技術】
ＡＴＭセルに含まれるシーケンス・カウンタからは検出することのできないセル落ちの検出を可能とすることを目的として、以下の手段が公知となっている。ＡＡＬタイプ１プロトコルのＵＤＴモードで使用されないＣＳ表示ビットに対し、連続する８の倍数個分のビット欠落を検出できるように定められたマルチフレーム同期パタンを割り当てる。アセンブリ時には、各ＡＴＭセルのＣＳ表示ビットにマルチフレーム同期パタンの１ビットを挿入することとし、リアセンブリ時には、各ＡＴＭセルのＣＳ表示ビットから抽出したビットパターンとマルチフレーム同期パタンとを比較し、両者が不一致の場合にはアラームで報知する。これにより、８の倍数個分のセル落ちをも検出し、細密な通信品質の監視を可能とする。（特許文献１参照）
【０００３】
また、ＡＴＭ通信のＲＴＳ情報の伝送において、あらかじめ送信側のクロック差分系列を知ることなく差分系列の周期を求め、セル損失等によるＲＴＳ値の損失が生じたとき、損失したＲＴＳ値を補完することを目的として、以下の手段が公知となっている。受信ＲＴＳより求められる差分系列情報がほぼｆｓの周波数変動に応じた周期になることを利用して、その周期を求めＲＴＳ損失時にその周期と差分系列情報からＲＴＳ値を予測する。（特許文献２参照）
【０００４】
【特許文献１】
特開２００１−３３９３９５号公報
【特許文献２】
特開平１０−３０３９１８号公報
【０００５】
【発明が解決しようとする課題】
特許文献１に記載の従来技術では、着目している領域を１つの目的（８の倍数個分のセル落ちの検出）にしか使用できない。これでは、後述するクロックのジッタ量を抑制することができないといった課題がある。
特許文献２に記載の従来技術では、ＲＴＳ（Ｒｅｓｉｄｕａｌ  Ｔｉｍｅ  Ｓｔａｍｐ）値が損失したときに、前回のＲＴＳ値から今回のＲＴＳ値を予測しているが、より正確なクロック再生という点で課題がある。
【０００６】
この発明は、ＲＴＳ周期であるＳＣ値＝０〜７中の奇数のＳＣ値をもつＡＴＭセルが１個損失した場合に、そのＲＴＳ周期にて抽出したＲＴＳ値を廃棄せずに回復をはかることにより、廃棄した場合のＲＴＳ値の飛びを避けることができ、ＲＴＳ値から再生されるクロックのジッタ量を抑制することができるようにすることを目的とする。
【０００７】
また、ＲＴＳ周期であるＳＣ値＝０〜７中の奇数のＳＣ値をもつＡＴＭセルの１つが８セルの順序逆転等のイベントにより誤ったＳＡＲ−ＰＤＵ（Ｓｅｇｍｅｎｔａｔｉｏｎ  Ａｎｄ  Ｒｅａｓｓｅｍｂｌｙ  ｓｕｂｌａｙｅｒ‐Ｐｒｏｔｏｃｏｌ  Ｄａｔａ  Ｕｎｉｔ）ヘッダを持った場合に、そのＳＡＲ−ＰＤＵヘッダの誤り判定項目を増やしたり、そのＲＴＳ周期にて抽出したＲＴＳ値に対して誤り訂正を行うことで、ＲＴＳ値から再生されるクロックのジッタ量を抑制することができるようにすることを目的とする。
【０００８】
さらに、新たな特殊フォーマットの転送を想定した場合、フォーマット情報をデータ領域を減らさずに転送するように、ＲＴＳ周期であるＳＣ値＝０〜７中の偶数のＳＣ値をもつ４つのＡＴＭセルのＣＳＩビットにフォーマット情報を挿入し、受信側でそのＣＳＩビットから元のフォーマット情報を復元することができるようにすることを目的とする。
【０００９】
また、より正確なクロック再生ができるようにすることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係るクロック生成装置は、受信する通信信号に含まれるクロック情報を用いて上記通信信号を受信するためのクロック信号を生成するクロック生成装置であって、
所定の位置に所定の情報を有する、非同期転送方式で転送される上記通信信号を複数の非同期転送方式セルとして入力する入力部と、
上記入力部により入力された複数の非同期転送方式セルの内、所定の非同期転送方式セルが上記所定の位置に有する上記所定の情報をクロック情報として出力し、上記クロック情報に補完が必要な場合、上記複数の非同期転送方式セルの内、所定の非同期転送方式セルとは異なる非同期転送方式セルが上記所定の位置に有する上記所定の情報を用いて、上記クロック情報を補完し、補完された上記クロック情報を出力する補完出力部と、
上記補完出力部により出力された上記クロック情報を用いて上記クロック信号を生成するクロック生成部と
を備えたことを特徴とする。
【００１１】
【発明の実施の形態】
実施の形態１．
まず、ＡＡＬ１についてはＩＴＵ−Ｔ（国際電気通信連合・電気通信標準化部門）勧告Ｉ．３６３．１（ＩＴＵ−Ｔ  Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ  Ｉ．３６３．１：”Ｂ−ＩＳＤＮ  ＡＴＭ  Ａｄａｐｔａｔｉｏｎ  Ｌａｙｅｒ（ＡＡＬ）  ｓｐｅｃｉｆｉｃａｔｉｏｎ，  ｔｙｐｅｓ  １  ＡＡＬ”）にて規定されている。
図１はＩＴＵ−Ｔ勧告Ｉ．３６３．１で定義されているセルの構造を示している図である。
図１のインフォメーションフィールドは１バイト目にあるＳＡＲ−ＰＤＵヘッダと、ＳＡＲ−ＰＤＵペイロードから構成されている。また、ＳＡＲ−ＰＤＵヘッダは、ＳＮ（Ｓｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ）フィールドとＳＮＰ（Ｓｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ  Ｐｒｏｔｅｃｔｉｏｎ）フィールドに大別されている。ＳＮフィールドは１ビットのＣＳＩ（Ｃｏｎｖｅｒｇｅｎｃｅ  Ｓｕｂｌａｙｅｒ  Ｉｎｄｉｃａｔｉｏｎ）フィールドと３ビットのＳＣ（Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔ）フィールドから構成され、ＳＮＰフィールドは３ビットのＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）フィールドと１ビットのＥＰ（Ｅｖｅｎ  Ｐａｒｉｔｙ）から構成されている。
【００１２】
次にＳＡＲ−ＰＤＵヘッダ内のＳＣフィールドについて説明する。
図２は伝送されるＡＡＬ１のＡＴＭセルを説明する図である。
図１に示すＳＡＲ−ＰＤＵヘッダ内のＳＣフィールドのＳＣ値として、図２に示すように、ＡＴＭセルごとに送信順序を示す番号０〜７が付与されている。送信側ではｍｏｄｕｌｏ  ８で周期的にＳＣ値を１セルごとに割り当てる。受信側では、このＳＣ値の連続性をチェックすることにより、ＡＴＭセルの損失やＡＴＭセルの誤配を検出することができる。
このＳＣ値を含むＳＮフィールドの４ビットのＳＮ値を受信側でチェックする方法として、ＩＴＵ−Ｔ勧告Ｉ．３６３．１に定義されているＳｅｑｕｅｎｃｅＮｕｍｂｅｒ  ｃｈｅｃｋアルゴリズムを用いる。ここでは、受信したＡＴＭセルにおけるＳＡＲ−ＰＤＵヘッダ内のＥＰフィールドのＥＰ値により偶数パリティチェックを行うと共に、ＣＲＣフィールドのＣＲＣ値によりＣＲＣチェックを行って、有効ＳＮであるか無効ＳＮであるかを判定する。またその判定結果と受信したＳＣフィールドから抽出したＳＣ値から、受信したＡＴＭセルをＡｃｃｅｐｔ（受領）するか、ダミーデータを挿入してＡｃｃｅｐｔするか、またはＤｉｓｃａｒｄ（廃棄）するかを判定する。
【００１３】
次にＳＡＲ−ＰＤＵヘッダ内のＣＳＩフィールドについて説明する。ＣＳＩフィールドは、ＣＳ（Ｃｏｎｖｅｒｇｅｎｃｅ  Ｓｕｂｌａｙｅｒ）の動作に応じて異なった方法で使用される。ＣＳＩフィールドを使用するＣＳ動作としては、ユーザ信号のフレーム構造の転送、ユーザ信号のクロック情報の転送、伝送路でのビット誤りの検出及び訂正がある。
ユーザ信号のフレーム構造の転送を目的としてＳＤＴ（ＳｔｒｕｃｔｕｒｅｄＤａｔａ  Ｔｒａｎｓｆｅｒ：構造化データ転送）のプロトコルが定義されている。ＳＤＴでは、ポインタを使用してユーザ信号のフレーム先頭バイトを示す。ポインタは、ＳＡＲ−ＰＤＵペイロードの最初のバイトに挿入される。ポインタが挿入されている場合、そのセルはＰフォーマットと呼ばれ、ポインタが挿入されていない場合はｎｏｎ−Ｐフォーマットと呼ばれる。
図３は、Ｐフォーマットとｎｏｎ−Ｐフォーマットとの各フォーマットを示す図である。
ＰフォーマットはＳＣが偶数のセルに限られ、それに対してｎｏｎ−ＰフォーマットはＳＣが奇数でも偶数でも使用される。偶数ＳＣセルにおけるＰフォーマットとｎｏｎ−Ｐフォーマットの区別はＳＡＲ−ＰＤＵヘッダのＣＳＩビットで行われ、ＣＳＩビットが”１”の場合はＰフォーマットであり、”０”の場合はｎｏｎ−Ｐフォーマットである。
また、ユーザ信号のクロック情報転送法としてＳＲＴＳ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｓｉｄｕａｌ  Ｔｉｍｅ  Ｓｔａｍｐ；同期残差タイムスタンプ）方式がＩＴＵ−Ｔ勧告Ｉ．３６３．１で定義されている。図２に示すように、ＳＡＲ−ＰＤＵヘッダ内のＣＳＩ値のうち、奇数のＳＣ値（ＳＣ＝１，３，５，７）のＣＳＩ値、計４ビットを抽出することで、ＳＲＴＳ方式により転送されてきたＲＴＳ（Ｒｅｓｉｄｕａｌ  Ｔｉｍｅ  Ｓｔａｍｐ）値を生成することができる。このように、ＲＴＳ値はＭＳＢからＬＳＢまでの４ビットで構成されている。ＳＲＴＳ方式は、奇数ＳＣセルのＣＳＩビットを使用するので、偶数ＳＣセルのＣＳＩビットを使用するＳＤＴと共存することもできるが単独で使用することもできる。
【００１４】
図４はＡＡＬ１処理におけるＳＲＴＳ方式を説明する図である。
ＳＲＴＳ方式は、送信側において網クロックｆｏｘでＰビットカウンタ（Ｐ＝４）を駆動し、通信対象の信号の転送クロックｆｓのＮカウントごとに、Ｐビットカウンタの出力をラッチする。そして、そのラッチ結果であるＲＴＳ値をＡＴＭセル内のＣＳＩ値に設定して送信する。受信側では、受信したＡＴＭセルからＲＴＳ値を抽出して、クロックｆｓの再生信号となるクロックｆｒをＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）により生成する。
即ち、送信側は送信する際のクロック情報を、網クロックｆｏｘを基準クロックとしてＰビットカウンタを駆動し、転送クロックｆｓである１．５４４ＭＨｚクロックの３００８ビット周期ごとに、図４に示すように４ビットカウンタ値をラッチし、４ビットのＲＴＳ値を４個のＡＴＭセル内のＣＳＩ値に設定し、ＳＡＲ−ＰＤＵヘッダ内にマッピングして送信する。例えば、図４ではＲＴＳ値として１３、１１、９、７、５…が得られ、この値を２進数にして４ビットで送信する。受信側では同様に網クロックｆｏｘを基準クロックとして同様にカウンタを動作させ、カウンタの出力結果と、ＡＴＭセルから抽出したＲＴＳ値を比較することで、１個のＲＴＳ値を送信するＲＴＳ周期である３００８ビット周期を再生することができる。
このようにＳＲＴＳ方式によりクロック送信側のクロックを受信側にて再生することができる。特にＣＢＲ（Ｃｏｎｓｔａｎｔ  Ｂｉｔ  Ｒａｔｅ）信号のように絶えず一定速度で一定量のデータの転送を行う信号では、ネットワーク上の同期を前提としており、もし、この速度が異なり、例えば、送信側の速度が遅く、受信側の速度が速い場合に、その速度差によりデータを忠実に転送できなくなる。このことから送信側及び受信側でのクロックの同期が重要である。
しかし、図４に示すように、ＲＴＳ値（＝９）が欠落することで、通常ｆｏｘを基準にしたカウンタで４７２０＋１４＝４７３４カウントであるＲＴＳ周期が、９までカウントすべきところを欠落により７までしかカウントしないので、４７３２になる、これが周波数のゆれ、即ちジッタの成分となる。ここで、４７２０は４ビットカウンタでフルにカウントする数で、１４はその余りである。このように、１つのＲＴＳ値が欠落すると、周波数が補正されるのは次のＲＴＳ周期が入力するタイミングとなり、約２ｍｓの間ｆｓの周波数からずれるため、ＲＴＳ値の欠落による周波数のジッタに対する影響は非常に大きい。
【００１５】
以下、実施の形態１を図について説明する。
図５は、実施の形態１によるＡＡＬ１処理を行うＡＴＭセル分解・組立装置の構成を示すブロック図である。
図６は、ＳＮシーケンサ部の内部構成を示すブロック図である。
図７は、ＡＡＬ１処理に関するＳＮＰフィールドのチェックの状態遷移を示す図である。
図８は、ＡＡＬ１処理部に関するＳｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒチェックの誤りチェック状態遷移を示す図である。
図９は、ＡＡＬ１処理に関するＳｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒチェックの状態遷移を示す図である。
図１０は、ＡＡＬ１処理部に関するＳｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒチェックの状態遷移を表に示したものである。
図１１は、図５に示すＲＴＳ処理部内部について示すブロック図である。
図５において、ＡＴＭセル分解・組立装置（クロック生成装置、通信装置の一例である）は、ＥＰ検査部２、ＣＲＣ検査部３、ＳＮシーケンサ部４、セル処理部６、ＲＴＳ処理部７、クロック生成部５０、図示していないが入力部を備えている。入力部は、ＳＡＲ−ＰＤＵヘッダ抽出部１、セルバッファ部５を有している。ＡＴＭセル分解・組立装置は、ＡＡＬ１をサポートする通信装置でもある。
図６において、ＳＮシーケンサ部４は、ＳＮＰ検査部８、ＳＮ検査部９を有している。
図１１において、ＲＴＳ処理部７は、ＳＮバッファ部１０、ＲＴＳバッファ部１１、ＲＴＳ値出力制御部１２、セレクタ部１３を有している。
ここで、本制御は、ＳＣが０、１、２、４、５、…のように、すなわちＳＣ＝３のセル欠落によるＳＣ欠落の場合、即ち、図１０におけるＳｙｎｃ→Ｏｕｔ  ｏｆ  Ｓｅｑ→Ｓｙｎｃの遷移で、かつＲｓ＋１の遷移の場合に本制御は動作する。
【００１６】
クロック生成装置の一例として、ＡＴＭセル分解・組立装置は、受信する通信信号に含まれるクロック情報を用いて上記通信信号を受信するためのクロック信号を生成する。
入力部は、所定の位置に所定の情報を有する、非同期転送方式で転送される上記通信信号を複数の非同期転送方式セルとして入力する。
補完出力部の一例として、ＲＴＳ処理部７は、上記入力部により入力された複数の非同期転送方式セルの内、所定の非同期転送方式セルが上記所定の位置に有する上記所定の情報をクロック情報として出力し、上記クロック情報に補完が必要な場合、上記複数の非同期転送方式セルの内、所定の非同期転送方式セルとは異なる非同期転送方式セルが上記所定の位置に有する上記所定の情報を用いて、上記クロック情報を補完し、補完された上記クロック情報を出力する。
クロック生成部５０は、上記補完出力部により出力された上記クロック情報を用いて上記クロック信号を生成する。
また、上記入力部は、上記所定の位置にクロック情報を有する第１の非同期転送方式セルと、上記所定の位置に上記クロック情報の代替情報となるクロック代替情報を有する第２の非同期転送方式セルとを入力予定であり、
上記クロック生成部５０は、上記第１の非同期転送方式セルが有するクロック情報を用いて上記通信信号のクロック信号を生成し、
選択部の一例として、セレクタ部１３は、上記入力部により入力されるはずの第１の非同期転送方式セルが入力されずに、第２の非同期転送方式セルが入力された場合に、上記入力部により入力された第２の非同期転送方式セルが有するクロック代替情報を上記第１の非同期転送方式セルが有するクロック情報の代わりに選択する。
クロック情報出力部の一例として、ＲＴＳバッファ部１１は、上記第１の非同期転送方式セルが有するクロック情報の代わりに、上記選択部により選択されたクロック代替情報を出力する。
ここで、上記クロック情報は、上記ＣＳＩ値により構成するＲＴＳ値であり、
ＳＡＲ−ＰＤＵヘッダ抽出部１は入力した５３バイトのＡＴＭセル１０１から１バイトのＳＡＲ−ＰＤＵヘッダ１０２を抽出する。抽出されたＳＡＲ−ＰＤＵヘッダ１０２はＥＰ検査部２に出力され、抽出されたＳＡＲ−ＰＤＵヘッダ１０２に含まれるＣＲＣ値１０４とＳＮ値１０５はＣＲＣ検査部３に出力される。また、抽出されたＳＡＲ−ＰＤＵヘッダ１０２に含まれるＳＮ値１０５はＲＴＳ処理部７に出力され、さらにＳＣ値１０７はＳＮシーケンサ部４に出力される。言い換えると、上記入力部の一例であるＳＡＲ−ＰＤＵヘッダ抽出部１は、上記入力部が複数の非同期転送方式セルを入力し、入力された複数の非同期転送方式セルの各非同期転送方式セルから上記ＳＡＲ−ＰＤＵヘッダを抽出する。
ＥＰ検査部２はＳＡＲ−ＰＤＵヘッダ１０２に含まれる１ビットのＥＰ値により８ビットのＳＡＲ−ＰＤＵヘッダ１０２に対する偶数パリティチェックを行い、ＯＫ／ＮＧのチェック結果としてＥＰ検査結果１０３を出力する。
ＣＲＣ検査部３はＳＡＲ−ＰＤＵヘッダ１０２に含まれる３ビットのＣＲＣ値１０４により４ビットのＳＮ値１０５と３ビットのＣＲＣ値の計７ビットに対するＣＲＣチェックを行い、ＯＫ／ＮＧのチェック結果としてＣＲＣ検査結果１０６を出力する。
ＳＮシーケンサ部４は、抽出されたＳＡＲ−ＰＤＵヘッダ１０２に含まれる３ビットのＳＣ値１０７、ＥＰ検査部２によるチェック結果としてＥＰ検査結果１０３、及びＣＲＣ検査部３によるチェック結果としてＣＲＣ検査結果１０６に基づき、入力したＡＴＭセル１０１をＡｃｃｅｐｔするか、Ｄｕｍｍｙを挿入してＡｃｃｅｐｔするか、Ｄｉｓｃａｒｄするかを判定した判定結果１０８を出力すると共に、奇数のＳＣ値１０７＝１、３、５、７のいずれかのビット誤りや欠落により、ＳＮが損失していると判断された場合にクリア制御信号１０９を出力し、また一方、奇数のＳＣ値１０７＝１、３、５、７のいずれもビット誤りや欠落がなく、全てのＳＮが有効と判断された場合の書込み制御信号１１０を出力し、さらに、周期完了信号１１４を出力する。さらに、詳細に述べると、ＳＮシーケンサ部４において、ＳＮＰ検査部８は、ＥＰ検査部２によるチェック結果としてＥＰ検査結果１０３及びＣＲＣ検査部によるチェック結果としてＣＲＣ検査結果１０６を入力し、図７及び図８に示される状態遷移に従って、有効ＳＮか無効ＳＮかを判定し、その結果であるＳＮＰ検査結果１２１を出力する。ＳＮ検査部９は、抽出されたＳＡＲ−ＰＤＵヘッダ１０２に含まれる３ビットのＳＣ値１０７とＳＮＰ検査部８によるチェック結果としてのＳＮＰ検査結果１２１に基づき、図９及び図１０の状態遷移に従って入力したＡＴＭセル１０１をＡｃｃｅｐｔするか、Ｄｕｍｍｙを挿入してＡｃｃｅｐｔするか、Ｄｉｓｃａｒｄするかを判定した判定結果１０８を出力すると共に、奇数のＳＣ値１０７＝１、３、５、７のいずれかのビット誤りや欠落により、ＳＮが損失していると判断された場合にはクリア制御信号１０９を出力し、または全てのＳＮが有効と判断された場合の書込み制御信号１１０を出力する。言い換えると、ＳＮシーケンサ部４は、上記ＳＡＲ−ＰＤＵヘッダ抽出部１により抽出されたＳＡＲ−ＰＤＵヘッダが有する３ビットのＳＣ値と上記ＥＰ検査部２によりパリティチェックが行なわれたパリティチェックのチェック結果と上記ＣＲＣ検査部３によりＣＲＣチェックが行なわれたＣＲＣチェックのチェック結果とに基づき、奇数のＳＣ値を有する所定のＳＮ値が無効か有効かを判断し、奇数のＳＣ値を有する所定のＳＮ値がビット誤りと欠落との内少なくとも１つにより上記所定のＳＮ値が無効と判断された場合に、無効と判断された上記所定のＳＮ値が有するＣＳＩ値を削除する指示を示すクリア信号を出力し、上記所定のＳＮ値が有効と判断された場合に、上記所定のＳＮ値が有するＣＳＩ値を上記ＲＴＳ値として書き込むための書き込み制御信号を出力する。
セルバッファ部５は、ＡＴＭセル１０１を入力し、入力されたＡＴＭセル１０１を蓄積する。
セル処理部６はＳＮシーケンサ部４からの判定結果１０８に基づき、読出し制御信号１１１によりセルバッファ部５に蓄積されているＡＴＭセル１０１を読み出して処理を行い、４７バイトのＳＡＲ−ＰＤＵペイロード１１２を出力する。
ＲＴＳ処理部７は抽出されたＳＡＲ−ＰＤＵヘッダ１０２に含まれる４ビットのＳＮ値１０５と、ＳＮシーケンサ部４からのクリア制御信号１０９、書込み制御信号１１０、周期完了信号１１４を入力して、４ビットのＲＴＳ値１１３を出力する。具体的には、上記補完出力部の一例として、ＲＴＳ処理部７は、上記ＳＮシーケンサ部４により上記所定のＳＮ値が無効と判断された場合に、上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する４ビットのＳＮ値１０５と、上記ＳＮシーケンサ部４により出力されたクリア信号の一例としてのクリア制御信号１０９とを入力し、入力されたクリア信号に基づいて、上記所定のＳＮ値が有するＳＣ値とは異なる偶数のＳＣ値を有するＳＮ値が有するＣＳＩ値を上記ＲＴＳ値として書き込み、上記ＳＮシーケンサ部４により上記所定のＳＮ値が有効と判断された場合に、上記ＳＮシーケンサ部により出力された書き込み制御信号に基づいて、上記所定のＳＮ値が有するＣＳＩ値を上記ＲＴＳ値として書き込み、書き込まれたＲＴＳ値を出力する。
以下に、さらに詳述する。
ＲＴＳ値出力制御部１２では、ＳＮシーケンサ部４からエラー信号１１５とエラーＳＣ値１１６、クリア制御信号１０９、書込み制御信号１１０が入力され、ＳＮバッファ部１０へ読出し制御信号１３６とＳＮＢクリア信号１３５を出力し、セレクタ部１３へ補完該当ＳＣ値に対する選択制御信号１３７を出力し、ＲＴＳバッファ部１１へ出力制御信号１４６を出力する。言い換えると、ＲＴＳ値出力制御部１２は、上記ＳＡＲ−ＰＤＵヘッダ抽出部１からＳＣ値１０７を入力し、上記ＳＮシーケンサ部４により上記所定のＳＮ値が無効と判断された場合に、上記ＳＮシーケンサ部４により出力されたクリア信号を入力し、入力されたクリア信号とＳＣ値とに基づいて、上記ＳＣ値を有するＳＮ値が有するＣＳＩ値を読み出すことを促す読出し制御信号と上記所定のＳＮ値が有するＣＳＩ値の代わりに上記所定のＳＮ値が有するＳＣ値とは異なる偶数のＳＣ値を有するＳＮ値が有するＣＳＩ値を選択することを促す選択制御信号と上記選択制御信号に基づいて選択されたＣＳＩ値を上記ＲＴＳ値として出力することを促す出力制御信号とを生成し、生成された読出し制御信号と選択制御信号と出力制御信号とを出力し、上記ＳＮシーケンサ部４により上記所定のＳＮ値が有効と判断された場合に、上記ＳＮシーケンサ部４により出力された書き込み制御信号に基づいて、上記ＳＣ値を有するＳＮ値が有するＣＳＩ値を読み出すことを促す読出し制御信号と上記ＳＣ値を有するＳＮ値が有するＣＳＩ値を選択することを促す選択制御信号と上記選択制御信号に基づいて選択されたＣＳＩ値を上記ＲＴＳ値として出力することを促す出力制御信号とを生成し、生成された読出し制御信号と選択制御信号と出力制御信号とを出力する。
ＳＮバッファ部１０は、ＳＡＲ−ＰＤＵヘッダ抽出部１により抽出された４ビットのＳＮ値１０５を入力し、ＳＮ値１０５に含まれるＳＣ値１０７のＣＳＩ値１３１〜１３４，１３８〜１４１を、ＳＣ値１０７に従って保持する。ＳＮバッファ部１０は計８ビットのＣＳＩ値１３１〜１３４，１３８〜１４１をＲＴＳ値出力制御部１２からの読出し制御信号１３６によりセレクタ部１３に出力する、またはＲＴＳ値出力制御部１２からのＳＮＢクリア信号１３５により保持していたＣＳＩ値１３１〜１３４，１３８〜１４１をクリアする。言い換えると、ＳＮバッファ部１０は、上記ＳＡＲ−ＰＤＵヘッダ抽出部１により抽出されたＳＡＲ−ＰＤＵヘッダが有する各ＳＮ値を入力し、入力された上記各ＳＮ値が有するＳＣ値に対応して上記各ＳＮ値が有する各ＣＳＩ値を保持し、上記ＳＮシーケンサ部４により上記所定のＳＮ値が無効と判断された場合に、上記ＲＴＳ値出力制御部１２からクリア信号と上記ＲＴＳ値出力制御部１２により生成された読出し制御信号とを入力し、入力されたクリア信号に基づいて、保持された各ＣＳＩ値の中から無効と判断された上記所定のＳＮ値が有するＣＳＩ値を削除し、入力された読出し制御信号に基づいて、削除された後に保持された各ＣＳＩ値の中から各ＳＣ値を有する各ＳＮ値が有する各ＣＳＩ値を読み出し、上記ＳＮシーケンサ部により上記所定のＳＮ値が有効と判断された場合に、上記ＲＴＳ値出力制御部により生成された読出し制御信号とを入力し、入力された読出し制御信号に基づいて、保持された各ＣＳＩ値の中から各ＳＣ値を有する各ＳＮ値が有する各ＣＳＩ値を読み出す。
セレクタ部１３では、ＲＴＳ値出力制御部１２からの選択制御信号１３７に従って奇数ＳＣ値のＣＳＩ値１３８〜１４１か偶数ＳＣ値のＣＳＩ値１３１〜１３４を選択し、ＲＴＳバッファ部１１へ出力する。言い換えると、セレクタ部１３は、上記ＳＮバッファ部１０により読み出された各ＣＳＩ値と上記ＲＴＳ値出力制御部１２により生成された選択制御信号とを入力し、入力された選択制御信号に基づいて、上記ＳＮシーケンサ部４により上記所定のＳＮ値が無効と判断された場合に、上記所定のＳＮ値が有するＣＳＩ値の代わりに上記所定のＳＮ値が有するＳＣ値とは異なる偶数のＳＣ値を有するＳＮ値が有するＣＳＩ値とを選択し、上記ＳＮシーケンサ部４により上記所定のＳＮ値が有効と判断された場合に、上記各ＳＣ値の内奇数のＳＣ値を有するＳＮ値が有するＣＳＩ値を選択する。
ＲＴＳバッファ部１１ではＲＴＳ値出力制御部１２からの出力制御信号１４６に従って、ＲＴＳ値１１３を出力する。言い換えると、ＲＴＳバッファ部１１は、上記セレクタ部１３により選択された上記所定のＳＮ値が有するＳＣ値とは異なる偶数のＳＣ値を有するＳＮ値が有するＣＳＩ値と、上記各ＳＣ値の内奇数のＳＣ値を有するＳＮ値が有するＣＳＩ値とのいずれかを入力し、上記ＲＴＳ値出力制御部１２により生成された出力制御信号を入力し、入力されたＣＳＩ値を上記ＲＴＳ値として保持し、入力された出力制御信号に基づいて、保持されたＲＴＳ値を出力する。
【００１７】
以上のように、このＲＴＳ値１１３は、４個の奇数のＳＣ値を持つＡＴＭセル１０１のうち１個でも損失した場合には失われてしまうといった問題が発生しない。この１個のＡＴＭセル１０１の損失時のＲＴＳ値１１３の対処方法については、ＩＴＵ−Ｔ勧告Ｉ．３６３．１には明確な手法が明記されていない。
【００１８】
また伝送速度のハイアラーキの一種である、例えばＤＳ１（１．５４４Ｍｂ／ｓ）のインタフェースに、この方式を適用している場合、１個のＲＴＳ値１１３を生成するためには、８セルに収容される信号のビット数を３００８、ＤＳ１の１フレームのビット数を１９３、ＤＳ１の１フレーム周期を０．１２５ｍｓとすると、
３００８／１９３×０．１２５＝約２ｍｓ
を要することから、１個のＡＴＭセル１０１の損失によるＳＲＴＳ方式に対する影響は非常に大きいことがわかる。
【００１９】
本実施の形態における具体例として、例えば、ＳＣ＝３のセルが欠落した場合、即ちＳＮシーケンサ部４からＳＣ＝３のセルに誤りがあったことを示されると、ＲＴＳ値出力制御部１２ではＳＣ＝３のＣＳＩ値をＲＴＳバッファ部１１に出力するのではなく、ＳＣ＝２のＣＳＩ値をＲＴＳバッファ部１１に出力するためにセレクタ部１３に対し、ＳＣ＝２のＣＳＩ値１３９をＳＣ＝３のＣＳＩ値としてＲＴＳバッファ部１１に出力されるようにセレクタを切替える。そして、出力制御信１４６に従って補完されたＲＴＳ値１１３がＲＴＳバッファ部１１より出力される。
【００２０】
以上のように、本実施の形態におけるクロックを再生する装置のＡＴＭセル組立・分解装置は、送信元にてＣＢＲ（Ｃｏｎｓｔａｎｔ  Ｂｉｔ  Ｒａｔｅ）信号をＡＡＬ１のＵｎｓｔｒｕｃｔｕｒｅｄ  ＭｏｄｅによりＡＴＭセル化し、その際に０〜７の連続した番号（Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔ）、及びそのＣＢＲのクロック情報をＳＲＴＳ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｓｉｄｕａｌ  Ｔｉｍｅ  Ｓｔａｍｐ）法により、ＲＴＳ（Ｒｅｓｉｄｕａｌ  Ｔｉｍｅ  Ｓｔａｍｐ）値をＡＡＬ１ヘッダであるＳＡＲ−ＰＤＵヘッダ内にマッピングして転送し、受信側でＳｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ  ｃｈｅｃｋと共にＲＴＳ情報から送信元のＣＢＲ信号のクロックを再生する装置において、ＣＳＩビットを使用してＲＴＳ値を訂正することを特徴とする。
【００２１】
また、本実施の形態におけるクロックを再生する装置のＡＴＭセル組立・分解装置は、奇数Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔを有した４セルからＲＴＳ情報を抽出しようとしたが、１セルが欠落していることによりＳｅｑｕｅｎｃｅ  Ｃｏｕｎｔを４ｂｉｔ抽出できなかった場合、または１セルの誤りチェック（偶数パリティチェック及びＣＲＣチェック）が無効と判断された場合、該セルのＲＴＳ値の補完に際して、偶数Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔを有したセルのＣＳＩビットをもとに該セルのＲＴＳ値を補完しＲＴＳ情報を破棄せず有効とし、クロック再生に用いる手段を有するＡＴＭセル組立・分解装置である。
言い換えれば、本ＡＴＭセル分解・組立装置は、ＲＴＳ周期内の複数のＡＴＭセルのうち、１個のＡＴＭセルが欠落した場合で、かつ欠落している前後のＡＴＭセルが有効であると判断された場合に、前のＳＣ値が偶数のＡＴＭセルのＣＳＩ値を使用して現在抽出中のＲＴＳ値を補完するものである。すなわち、ＡＡＬ１プロトコルを用いてデータを転送する場合、送信元のクロック情報を転送する方式としてＳＲＴＳ方式がある。このＳＲＴＳ方式では複数のＡＴＭセルを用いてＲＴＳ情報の転送を行う。従来は、このＲＴＳ方式の欠落の際の動作について特に規定がなく１セルでも損失することで、そのＲＴＳ周期でのＲＴＳ情報を廃棄してしまう。しかし、１セル損失の場合はそれ以外のＲＴＳ情報は有効であることから、偶数ＳＣ値のＣＳＩビットから損失してビットに対して補完を行うことによりＲＴＳ情報を有効にすることを特徴とする。
【００２２】
以上説明したように本ＲＴＳ補完方式は、ＲＴＳ周期であるＳＣ＝０〜７中の奇数ＳＣセルが１セル損失した場合でも、そのＲＴＳ周期にて抽出したＲＴＳ値を全て無効とするのではなく有効とするため、廃棄した場合のＲＴＳ値の飛びを避けることができ、これによるＲＴＳ値から再生される回線クロックのジッタ量を抑制することが可能となる。
【００２３】
実施の形態２．
以下、実施の形態２を図について説明する。本制御は、エラー信号の受信が１回以下のＲＴＳ周期の場合に動作する。
図１２は、図５に示すＲＴＳ処理部７内部について実施の形態２におけるＲＴＳ補完方式を示すブロック図である。
図１２において、ＲＴＳ処理部７は、図１１におけるセレクタ部１３の代わりに、ＲＴＳ誤り訂正部１４を有している。その他の構成は、実施の形態１と同様である。
【００２４】
上記入力部は、上記所定の位置にクロック情報を有し、さらに、上記所定の位置とは別の位置に誤り訂正符号を有する非同期転送方式セルを入力する。
誤り訂正部の一例として、ＲＴＳ誤り訂正部１４は、上記入力部により入力された非同期転送方式セルが有する誤り訂正符号に基づいて、上記クロック情報を訂正する。
クロック情報出力部の一例として、ＲＴＳバッファ部１１は、上記誤り訂正部により訂正されたクロック情報を上記クロック生成部へ出力する。
【００２５】
ここで、上記非同期転送方式セルのＳＡＲ−ＰＤＵヘッダは、１ビットのＥＰ値と３ビットのＣＲＣ値と４ビットのＳＮ値と、さらに、誤り訂正符号とを有する。そして、実施の形態１と同様、上記クロック情報は、上記ＣＳＩ値により構成するＲＴＳ値である。
ＳＮシーケンサ部４は、抽出されたＳＡＲ−ＰＤＵヘッダ１０２に含まれる３ビットのＳＣ値１０７、ＥＰ検査部２によるチェック結果としてＥＰ検査結果１０３、及びＣＲＣ検査部３によるチェック結果としてＣＲＣ検査結果１０６に基づき、入力したＡＴＭセル１０１をＡｃｃｅｐｔするか、Ｄｕｍｍｙを挿入してＡｃｃｅｐｔするか、Ｄｉｓｃａｒｄするかを判定した判定結果１０８を出力すると共に、奇数のＳＣ値１０７＝１、３、５、７のいずれかのビット誤りや欠落により、ＳＮが損失していると判断された場合にクリア制御信号１０９を出力し、また一方、奇数のＳＣ値１０７＝１、３、５、７のいずれもビット誤りや欠落がなく、全てのＳＮが有効と判断された場合の書込み制御信号１１０を出力し、または全てのＳＣ値１０７＝０〜７のいずれかのビット誤りや欠落があった場合にエラー信号１１５とそのエラーＳＣ値１１６を出力する。言い換えると、ＳＮシーケンサ部４は、上記ＳＡＲ−ＰＤＵヘッダ抽出部１により抽出されたＳＡＲ−ＰＤＵヘッダが有する３ビットのＳＣ値と上記ＥＰ検査部によりパリティチェックが行なわれたパリティチェックのチェック結果と上記ＣＲＣ検査部によりＣＲＣチェックが行なわれたＣＲＣチェックのチェック結果とに基づき、奇数のＳＣ値を有する所定のＳＮ値が有効か無効かを判断し、さらに、上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する誤り訂正符号に基づき誤りがあるかどうかを判断し、奇数のＳＣ値を有する所定のＳＮ値がビット誤りと欠落との内少なくとも１つにより上記所定のＳＮ値が有効と判断されながら上記ＳＡＲ−ＰＤＵヘッダ抽出部により抽出されたＳＡＲ−ＰＤＵヘッダが有する誤り訂正符号により誤りがあると判断された場合に、誤りがあると判断された上記所定のＳＮ値が有するＣＳＩ値を削除する指示を示すクリア信号と誤りがあることを示すエラー信号と誤りがあると判断された上記所定のＳＮ値が有するエラーＳＣ値とを出力し、上記所定のＳＮ値が誤りがあると判断されない場合に、上記所定のＳＮ値が有するＣＳＩ値を上記ＲＴＳ値として書き込むための書き込み制御信号を出力する。
ＲＴＳ処理部７は抽出されたＳＡＲ−ＰＤＵヘッダ１０２に含まれる４ビットのＳＮ値１０５と、ＳＮシーケンサ部４からのクリア制御信号１０９、書込み制御信号１１０、エラー信号１１５、エラーのあるＳＣ値であるエラーＳＣ値１１６を入力して、４ビットのＲＴＳ値１１３を出力する。
【００２６】
以下に、さらに、詳述する。
ＲＴＳ値出力制御部１２では、ＳＮシーケンサ部４からエラー信号１１５とエラーＳＣ値１１６、クリア制御信号１０９、書込み制御信号１１０が入力され、ＳＮバッファ部１０へ読出し制御信号１３６を出力し、ＲＴＳ誤り訂正部１４へ誤り訂正実行信号１５１とクリア制御信号１５２と出力制御信号１５３を出力する。言い換えると、ＲＴＳ値出力制御部１２は、上記ＳＡＲ−ＰＤＵヘッダ抽出部１から各ＳＣ値を入力し、上記上記ＳＮシーケンサ部４により誤りがあると判断された場合に、上記ＳＮシーケンサ部４により出力されたクリア信号とエラー信号とエラーＳＣ値とを入力し、入力されたクリア信号とエラー信号とエラーＳＣ値とに基づいて、上記所定のＳＮ値が有するＣＳＩ値を訂正することを促す誤り訂正実行信号と上記誤り訂正実行信号に基づいて訂正されたＣＳＩ値を上記ＲＴＳ値として出力することを促す出力制御信号とを生成し、入力された各ＳＣ値に基づいて、上記ＳＣ値を有するＳＮ値が有するＣＳＩ値を読み出すことを促す読出し制御信号を生成する。
ＳＮバッファ部１０は、ＳＡＲ−ＰＤＵヘッダ抽出部１により抽出されたＣＳＩ値を、同様にＳＡＲ−ＰＤＵヘッダ抽出部１により抽出されたＳＣ値に従って保持する。ＳＮバッファ部１０は８ビットのＣＳＩ値をＲＴＳ値出力制御部１２からの読出し制御信号１３６によりＲＴＳ誤り訂正部１４に出力する。言い換えると、ＳＮバッファ部１０は、上記ＳＡＲ−ＰＤＵヘッダ抽出部１により抽出されたＳＡＲ−ＰＤＵヘッダが有する各ＳＮ値を入力し、入力された上記各ＳＮ値が有するＳＣ値に対応して上記各ＳＮ値が有する各ＣＳＩ値を保持し、上記ＲＴＳ値出力制御部１２により生成された読出し制御信号とを入力し、入力された読出し制御信号に基づいて、保持された各ＣＳＩ値を読み出す。
ＲＴＳ誤り訂正部１４では、ＳＮバッファ部１０から８ビットのＣＳＩ値とＲＴＳ値出力制御部１２から誤り訂正実行信号１５１を入力し、誤り検出訂正後ＲＴＳ値１１３をＲＴＳバッファ部１１へ出力する。また、ＲＴＳ誤り訂正部１４では、ＲＴＳ値出力制御部１２からクリア制御信号１０９が入力されると保持していたＣＳＩ値をクリアし、出力制御信号１５３が入力されると誤り訂正実行結果から正常なＲＴＳ値を復元できたと判断された場合にはＲＴＳバッファ部１１へ出力指示を示す出力信号１５４を出力する。復元できなかった場合にはＲＴＳ誤り訂正部１４内のＣＳＩ値とＲＴＳ値をクリアする。言い換えると、誤り訂正部の一例として、ＲＴＳ誤り訂正部１４は、上記ＳＮバッファ部１０により読み出された各ＣＳＩ値と上記ＲＴＳ値出力制御部１２により生成されたクリア信号と誤り訂正実行信号とを入力し、入力された誤り訂正実行信号に基づいて、上記所定のＳＮ値が有するＣＳＩ値を訂正し、入力された誤り訂正実行信号に基づいて、上記所定のＳＮ値が有するＣＳＩ値を訂正できない場合に入力されたクリア信号に基づいて、上記所定のＳＮ値が有するＣＳＩ値を削除する。
ＲＴＳバッファ部１１では、ＲＴＳ誤り訂正部１４からの出力信号１５４に従って、ＲＴＳ値１１３を出力する。言い換えると、ＲＴＳバッファ部１１は、上記誤り訂正部により訂正された場合に、上記誤り訂正部により訂正された上記所定のＳＮ値が有するＣＳＩ値を入力し、上記ＲＴＳ値出力制御部１２により生成された出力制御信号を入力し、入力されたＣＳＩ値を上記ＲＴＳ値として保持し、入力された出力制御信号に基づいて、保持されたＲＴＳ値を出力し、上記誤り訂正部により訂正できない場合に、ＲＴＳ値を出力しない。
【００２７】
以上のように、本実施の形態におけるクロックを再生する装置のＡＴＭセル組立・分解装置は、送信元にてＣＢＲ（Ｃｏｎｓｔａｎｔ  Ｂｉｔ  Ｒａｔｅ）信号をＡＡＬ１のＵｎｓｔｒｕｃｔｕｒｅｄ  ＭｏｄｅによりＡＴＭセル化し、その際に０〜７の連続した番号（Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔ）、及びそのＣＢＲのクロック情報をＳＲＴＳ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｓｉｄｕａｌ  Ｔｉｍｅ  Ｓｔａｍｐ）法により、ＲＴＳ（Ｒｅｓｉｄｕａｌ  Ｔｉｍｅ  Ｓｔａｍｐ）値とＲＴＳ値に対する誤り訂正符号であるＣＲＣ−３符号をＡＡＬ１ヘッダであるＳＡＲ−ＰＤＵヘッダ内にマッピングして転送し、受信側でＳｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ  ｃｈｅｃｋと共にＲＴＳ情報から送信元のＣＢＲ信号のクロックを再生する装置のＡＴＭセル組立・分解装置において、
奇数Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔを有した４セルからＲＴＳ情報を抽出しようとしたが、１セルのＳＡＲ−ＰＤＵヘッダに誤りがあるのにもかからわず１セルの誤りチェック（偶数パリティチェック及びＣＲＣチェック）が有効と判断された場合、該セルのＲＴＳ値の誤り訂正を行うことにより、正常なＲＴＳ情報をクロック再生に用いる手段を有するＡＴＭセル組立・分解装置である。
【００２８】
本ＡＴＭセル分解・組立装置は、ＲＴＳ周期内の複数のＡＴＭセルのうち、１個のＡＴＭセルのＣＳＩ値が誤った場合で、かつＳＡＲ−ＰＤＵヘッダの誤り制御では誤り検出できずＡＴＭセルが有効であると判断された場合に、４ビットのＲＴＳ値に対して、誤り訂正符号として、例えば、ＣＲＣ−３符号を付与することによりＲＴＳ値を保護することができる。
また、ＲＴＳ周期を監視するため、奇数のＳＣ値を有するセルが８セルの順序逆転することにより誤ったＲＴＳ値を持つことを回避することができ、これによるＲＴＳ値から再生される回線クロックのジッタ量を抑制することが可能となる。
【００２９】
実施の形態３．
以下、実施の形態３を図について説明する。
図１３は、実施の形態３におけるＳＮシーケンサ部内部の構成を示すブロック図である。
図１３において、ＳＮシーケンサ部４は、ＳＮＰ検査部８、ＳＮ検査部９、ＯＰ検査部１５、総合検査部１６を有している。その他の構成は、図５と同様である。
クロック生成装置の一例として、ＡＴＭセル分解・組立装置は、受信する通信信号に含まれるクロック情報を用いてクロック信号を生成する。ここで、上記クロック情報は、実施の形態１と同様、上記ＣＳＩ値により構成するＲＴＳ値である。
入力部は、所定の位置に第１の所定の情報を有する第１の非同期転送方式セルと、上記所定の位置に第２の所定の情報を有する第２の非同期転送方式セルとを入力する。
ＳＮＰ検査部８は、ＥＰ検査部２によるＥＰ検査結果結果１０３、ＣＲＣ検査部３によるＣＲＣ検査結果１０６を入力し、有効ＳＮか無効ＳＮかの判定結果であるＳＮＰ検査結果１２１を出力する。
ＳＮ検査部９は、抽出されたＳＡＲ−ＰＤＵヘッダ１０２に含まれる３ビットのＳＣ値１０７とＳＮＰ検査部８によるチェック結果としてのＳＮＰ検査結果１２１を入力し、ＡＴＭセル１０１をＡｃｃｅｐｔするか、Ｄｕｍｍｙを挿入してＡｃｃｅｐｔするか、Ｄｉｓｃａｒｄするかを判定した判定結果としてＳＮ検査結果１２２を出力する。
ＯＰ検査部１５は、抽出されたＳＡＲ−ＰＤＵヘッダ１０２に含まれるＣＳＩビットとＳＣ値に基づいて、偶数ＳＣ値と奇数ＳＣ値を有する連続する２セルのＣＳＩビットに対してＯｄｄ  Ｐａｒｉｔｙチェックを行い、ＲＴＳ周期数を抽出し、出力する。言い換えると、排他的論理和演算部の一例として、ＯＰ検査部１５は、上記ＳＡＲ−ＰＤＵヘッダ抽出部１により抽出された各ＳＡＲ−ＰＤＵヘッダが有するＳＮ値を入力し、入力された各ＳＮ値の内、奇数のＳＣ値を有する所定のＳＮ値が有するＣＳＩ値と上記奇数のＳＣ値の前と後とのいずれかの偶数のＳＣ値を有する所定のＳＮ値が有するＣＳＩ値とを排他的論理和演算する。さらに、言い換えれば、演算部の一例として、ＯＰ検査部１５は、上記入力部により入力された第１の非同期転送方式セルが有する第１の所定の情報と第２の非同期転送方式セルが有する第２の所定の情報とを用いて演算する。
ＳＮ総合検査部１６は、ＳＮ検査部９からの判定結果であるＳＮ検査結果１２２とＯＰ検査部１５からのＯＰ検査結果１２３であるＲＴＳ周期数が入力されると、正常なＲＴＳ周期であると判断された場合には、書込み制御信号１１０を出力し、誤ったＲＴＳ周期であると判断された場合には、クリア制御信号１０９を出力する。また、ＳＮ総合検査部１６は、ＳＮ検査部９によるチェック結果１２２をそのまま判定結果１０８として出力する。言い換えると、検出部の一例として、ＳＮ総合検査部１６は、上記排他的論理和演算部により排他的論理和演算された結果、値が１となる場合、上記非同期転送方式セルの受信順序を正と検出し、値が１とならない場合、上記非同期転送方式セルの受信順序を誤と検出する。さらに、言い換えれば、検出部の一例として、ＳＮ総合検査部１６は、上記演算部により演算された結果に基づいて、所定の基準により上記クロック情報の正誤を検出する。
上記補完出力部の一例としてＲＴＳ処理部７は、上記検出部により正と検出された場合に、上記奇数のＳＣ値を有する所定のＳＮ値が有するＣＳＩ値を上記ＲＴＳ値として書き込み、書き込まれたＲＴＳ値を出力する。言い換えると、出力部の一例としてＲＴＳ処理部７は、上記検出部により上記クロック情報が正と検出された場合に、上記入力部により入力された第１の非同期転送方式セルが有する第１の所定の情報をクロック情報として出力し、上記検出部により上記クロック情報が誤と検出された場合に、上記入力部により入力された第１の非同期転送方式セルが有する第１の所定の情報をクロック情報として出力しない。
クロック生成部５０は、上記出力部により第１の所定の情報がクロック情報として出力された場合に、上記クロック情報を入力し、入力された上記クロック情報を用いてクロック信号を生成する。
【００３０】
本実施の形態における具体例として、例えば、ＳＣ値１０７＝０（偶数ＳＣ値）を有するセルのＣＳＩビットとＳＣ値１０７＝１（奇数ＳＣ値）を有するセルのＣＳＩビットの計２ビットのＸＯＲをとり、結果が”１”であれば、ＲＴＳ周期は”１”となる。１ＲＴＳ周期中は、同じＲＴＳ周期のため、ＲＴＳ周期数も同値となる。しかし、異なるＲＴＳ数である場合には、８セルの順序逆転が発生していることが考えられるため、誤ったＲＴＳ値を生成することになる。このため、誤ったＲＴＳ値を出力させないように書込み制御信号１１０ではなくクリア制御信号１０９をＲＴＳ処理部７に対して出力する。
【００３１】
以上のように、本実施の形態におけるクロックを再生する装置のＡＴＭセル組立・分解装置は、送信元にてＣＢＲ（Ｃｏｎｓｔａｎｔ  Ｂｉｔ  Ｒａｔｅ）信号をＡＡＬ１のＵｎｓｔｒｕｃｔｕｒｅｄ  ＭｏｄｅによりＡＴＭセル化し、その際に０〜７の連続した番号（Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔ）、及びそのＣＢＲのクロック情報をＳＲＴＳ法により、ＲＴＳ値とその周期を判別した１ビットの識別子（ＲＴＳ  Ｌｏｏｐ  Ｉｎｄｉｃａｔｉｏｎ）をＡＡＬ１ヘッダであるＳＡＲ−ＰＤＵ内にマッピングして転送し、受信側でＳｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ  ｃｈｅｃｋと共にＲＴＳ情報から送信元のＣＢＲ信号のクロックを再生する装置において、
奇数Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔを有した４セルからＲＴＳ情報を抽出とした際に誤ったＲＴＳ情報を抽出しないようにＲＴＳ  Ｌｏｏｐ  Ｉｎｄｉｃａｔｉｏｎを用いる手段を有するＡＴＭセル組立・分解装置である。
【００３２】
本ＡＴＭセル分解・組立装置は、連続する２ＲＴＳ周期内の複数のＡＴＭセルのうち、１ＲＴＳ周期（８セル）の順序逆転が発生した場合で、かつ全てのＡＴＭセルが有効であると判断された場合に、ＳＣ値が偶数のＡＴＭセルに連続する２つのＲＴＳ周期を識別する識別コードを付加することにより８セルの順序逆転に起因する誤ったＲＴＳ値の出力を回避することができる。
また、ＲＴＳ周期を監視するため、奇数のＳＣ値を有するセルが８セルの順序逆転することにより誤ったＲＴＳ値を持つことを回避することができ、これによるＲＴＳ値から再生される回線クロックのジッタ量を抑制することが可能となる。
【００３３】
実施の形態４．
以下、実施の形態４について説明する。各構成は、図５と同様である。
入力部は、ＳＡＲ−ＰＤＵヘッダ抽出部１、セルバッファ部５を有している。入力部は、所定の位置に第１の所定の情報を有する第１の非同期転送方式セルと、上記所定の位置に第２の所定の情報を有する第２の非同期転送方式セルとを入力する。
出力部の一例として、ＲＴＳ処理部７は、上記入力部により入力された第１の非同期転送方式セルが有する第１の所定の情報をクロック情報として出力し、上記入力部により入力された第２の非同期転送方式セルが有する第２の所定の情報を上記通信信号のフォーマット情報として出力する。
クロック生成部５０は、上記出力部により出力された第１の所定の情報をクロック情報として入力し、入力された上記クロック情報を用いてクロック信号を生成する。
セル処理部６は、上記出力部により出力された第２の所定の情報を上記通信信号のフォーマット情報として入力し、入力されたフォーマット情報に基づいて、上記第１の非同期転送方式セルと第２の非同期転送方式セルとを処理する。
【００３４】
ＲＴＳ処理に関しては従来技術と同じである。異なるのは偶数ＳＣ値を有するＡＴＭセルのＣＳＩビットの抽出とフォーマットの識別処理が増えたことである。ＣＳＩビットの抽出は、奇数ＳＣ値を有するＡＴＭセルと同様であり、４ビットのＣＳＩビットからフォーマットを確定する。後は、そのフォーマットに応じてＡＴＭセルを処理する。
【００３５】
以上のように、本実施の形態におけるクロックを再生する装置のＡＴＭセル組立・分解装置は、送信元にてＣＢＲ信号をＡＡＬ１のＵｎｓｔｒｕｃｔｕｒｅｄＭｏｄｅによりＡＴＭセル化し、その際に０〜７の連続した番号（Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔ）、及びそのＣＢＲのクロック情報をＳＲＴＳ法により、ＲＴＳ値をＡＡＬ１ヘッダであるＳＡＲ−ＰＤＵ内にマッピングして転送し、受信側でＳｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ  ｃｈｅｃｋと共にＲＴＳ情報から送信元のＣＢＲ信号のクロックを再生する装置において、
ＲＴＳ情報をクロック再生に用いると共にＡＴＭセル化する際に組み込まれた特殊フォーマットを復元するために偶数Ｓｅｑｕｅｎｃｅ  Ｃｏｕｎｔを有した４セルのＳＡＲ−ＰＤＵヘッダを用いる手段を有するＡＴＭセル組立・分解装置である。
【００３６】
本ＡＴＭセル分解・組立装置は、送信側で偶数のＳＣ値を有するＡＴＭセルのＣＳＩビットにフォーマット情報を挿入し、受信側でその情報から元のフォーマットを復元することができる。
さらに、偶数ＳＣ値を有するＡＴＭセルのＣＳＩビットを使用することでデータ領域を減らさずに新たな特殊フォーマットを組み込むことが可能となる。
【００３７】
以上の実施の形態の説明において「〜部」として説明したものは、一部或いはすべてコンピュータで動作可能なプログラムにより構成することができる。これらのプログラムは、例えば、Ｃ言語により作成することができる。或いは、ＨＴＭＬやＳＧＭＬやＸＭＬを用いても構わない。或いは、ＪＡＶＡ（登録商標）を用いて画面表示を行っても構わない。
また、実施の形態の説明において「〜部」として説明したものは、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に記憶されたファームウェアで実現されていても構わない。或いは、ソフトウェア或いは、ハードウェア或いは、ソフトウェアとハードウェアとファームウェアとの組み合わせで実施されても構わない。
また、上記各実施の形態を実施させるプログラムは、記録媒体に記録される。記録媒体は、磁気ディスク装置、ＦＤ（Ｆｌｅｘｉｂｌｅ  Ｄｉｓｋ）、光ディスク、ＣＤ（コンパクトディスク）、ＭＤ（ミニディスク）、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）等のその他の記録媒体による記録装置を用いても構わない。
【００３８】
【発明の効果】
本発明によれば、ＲＴＳ周期であるＳＣ＝０〜７中の奇数ＳＣセルが１セル損失した場合でも、そのＲＴＳ周期にて抽出したＲＴＳ値を全て無効とするのではなく有効とするため、廃棄した場合のＲＴＳ値の飛びを避けることができ、これによるＲＴＳ値から再生される回線クロックのジッタ量を抑制することが可能となる。
【図面の簡単な説明】
【図１】ＩＴＵ−Ｔ勧告Ｉ．３６３．１で定義されているセルの構造を示している図である。
【図２】伝送されるＡＡＬ１のＡＴＭセルを説明する図である。
【図３】Ｐフォーマットとｎｏｎ−Ｐフォーマットとの各フォーマットを示す図である。
【図４】ＡＡＬ１処理におけるＳＲＴＳ方式を説明する図である。
【図５】実施の形態１によるＡＡＬ１処理を行うＡＴＭセル分解・組立装置の構成を示すブロック図である。
【図６】ＳＮシーケンサ部の内部構成を示すブロック図である。
【図７】ＡＡＬ１処理に関するＳＮＰフィールドのチェックの状態遷移を示す図である。
【図８】ＡＡＬ１処理部に関するＳｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒチェックの誤りチェック状態遷移を示す図である。
【図９】ＡＡＬ１処理に関するＳｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒチェックの状態遷移を示す図である。
【図１０】ＡＡＬ１処理部に関するＳｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒチェックの状態遷移を表に示したものである。
【図１１】図５に示すＲＴＳ処理部内部について示すブロック図である。
【図１２】図５に示すＲＴＳ処理部７内部について実施の形態２におけるＲＴＳ補完方式を示すブロック図である。
【図１３】実施の形態３におけるＳＮシーケンサ部内部の構成を示すブロック図である。
【符号の説明】
１  ＳＡＲ−ＰＤＵヘッダ抽出部、２  ＥＰ検査部、３  ＣＲＣ検査部、４  ＳＮシーケンサ部、５  セルバッファ部、６  セル処理部、７  ＲＴＳ処理部、８  ＳＮＰ検査部、９  ＳＮ検査部、１０  ＳＮバッファ部、１１  ＲＴＳバッファ部、１２  ＲＴＳ値出力制御部、１３  セレクタ部、１４  ＲＴＳ誤り訂正部、１５  ＯＰ検査部、１６  総合検査部、５０  クロック生成部。
【図１】
2004200763.tif 000003
【図２】
2004200763.tif 000004
【図３】
2004200763.tif 000005
【図４】
2004200763.tif 000006
【図５】
2004200763.tif 000007
【図６】
2004200763.tif 000008
【図７】
2004200763.tif 000009
【図８】
2004200763.tif 000010
【図９】
2004200763.tif 000011
【図１０】
2004200763.tif 000012
【図１１】
2004200763.tif 000013
【図１２】
2004200763.tif 000014
【図１３】
2004200763.tif 000015