(57)【要約】【課題】支持基板と半導体基板との貼り合わせを十分良好に行うことができ、また遮光層の電位を定電位に固定するためのコンタクトホールをウエットエッチングする際の不都合も解消した、電気光学装置の製造方法などを提供する。【解決手段】支持基板上に、半導体層を備えた半導体基板を貼り合わせてなる複合基板を用いた電気光学装置の製造方法である。半導体基板２０８に第１絶縁層１２Ｂを形成する工程と、第１絶縁層１２Ｂをパターニングして凹部１１ｂを形成する工程と、凹部１１ｂを形成した第１絶縁層上１２Ｂに、凹部１１ｂを埋め込んだ状態で遮光層材料を成膜する工程と、遮光層材料からなる遮光層材料膜１１を研磨又はエッチバックし、凹部１１ｂ内に遮光層１１ａを形成する工程と、半導体基板２０８の遮光層１１ｂを形成した面側を支持基板に貼り合わせる工程と、を備えている。【選択図】    図４
2004200573.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に、半導体層を備えた半導体基板を貼り合わせてなる複合基板を用いた電気光学装置の製造方法であって、
上記半導体基板の半導体層の表面側に第１絶縁層を形成する工程と、
上記第１絶縁層をパターニングして所定位置に凹部を形成する工程と、
上記凹部を形成した第１絶縁層上に、上記凹部を埋め込んだ状態で遮光層材料を成膜する工程と、
上記遮光層材料からなる遮光層材料膜を研磨又はエッチバックし、上記凹部内に遮光層を形成する工程と、
遮光層を形成した半導体基板の上記遮光層を形成した面側を上記支持基板に貼り合わせる工程と、
を備えたことを特徴とする電気光学装置の製造方法。
【請求項２】
上記第１絶縁層に凹部を形成する工程と、遮光層材料を成膜する工程との間に、上記第１絶縁層上に窒化珪素膜を形成する工程を備えたことを特徴とする請求項１記載の電気光学装置の製造方法。
【請求項３】
上記遮光層材料膜を研磨又はエッチバックし、上記凹部内に遮光層を形成する工程と、半導体基板を上記支持基板に貼り合わせる工程との間に、上記遮光層を形成した面に第２絶縁層を形成する工程を備えたことを特徴とする請求項１又は２記載の電気光学装置の製造方法。
【請求項４】
半導体基板の上記遮光層を形成した面側を上記支持基板に貼り合わせた後に、上記半導体基板側をウエットエッチングすることにより上記遮光層に達するコンタクトホールを形成する工程を備えたことを特徴とする請求項１〜３のいずれかに記載の電気光学装置の製造方法。
【請求項５】
支持基板上に、半導体層を備えた半導体基板を貼り合わせてなる複合基板を用いた電気光学装置であって、
上記複合基板は、上記半導体層の一方の側に第１絶縁層を有し、該第１絶縁層内の所定位置に遮光層を有した半導体基板の上記遮光層側の面と、上記支持基板の一方の面とが貼り合わされてなるものであることを特徴とする電気光学装置。
【請求項６】
上記支持基板は透明でかつ絶縁性であることを特徴とする請求項５記載の電気光学装置。
【請求項７】
光源と、該光源から出射された光を変調する電気光学装置と、該電気光学装置により変調された光を投射面に拡大投影する拡大投影光学系とを有する投射型表示装置において、
上記電気光学装置が、請求項１〜請求項４のいずれかに記載の製造方法で得られた電気光学装置、あるいは請求項５又は６記載の電気光学装置であることを特徴とする投射型表示装置。
【請求項８】
請求項１〜請求項４のいずれかに記載の製造方法で得られた電気光学装置、あるいは請求項５又は６記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Silicon On Insulator（以下、「ＳＯＩ」）と略記する。）技術を適用した電気光学装置の製造方法に係り、詳しくは、歩留まりよく製造することができ、高い信頼性が得られる電気光学装置および電気光学装置の製造方法、並びにこの電気光学装置を備えた信頼性の高い投射型表示装置および電子機器に関する。
【０００２】
【従来の技術】
従来、絶縁基体上にシリコンなどからなる半導体薄膜を形成し、その半導体薄膜を半導体デバイスに形成するＳＯＩ技術が知られている（例えば、特許文献１参照）。このＳＯＩ技術は、素子の高速化や低消費電力化、高集積化を図ることができる等の利点を有することから、例えば電気光学装置に好適に用いられている。
ＳＯＩ技術を用いて電気光学装置を製造する場合、光透過性支持基板に単結晶シリコンなどの単結晶半導体層、さらには絶縁層を有する半導体基板を貼り合わせ、研磨等によって薄膜単結晶半導体層を形成し、この薄膜単結晶半導体層を例えば液晶駆動用の薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」と略記する。）等のトランジスタ素子に形成している。
【０００３】
このようなＳＯＩ技術を用いた電気光学装置としては、従来、例えば液晶プロジェクタ等の投射型表示装置の液晶ライトバルブが知られている。この液晶ライトバルブでは、支持基板が光透過性を有する場合に、表示面側から入射した光が支持基板の裏面側の界面で反射し、ＴＦＴ等のトランジスタ素子のチャネル領域に戻り光として入射することがある。
このような背景から、支持基板の表面側におけるトランジスタ素子領域と対応する位置に、戻り光を遮光するための遮光層が形成された液晶ライトバルブが提案されている。なお、このような支持基板の表面に遮光層が形成された液晶ライトバルブでは、遮光層と定電位源とを電気的に接続することによって遮光層の電位を定電位に固定し、遮光層の電位変動がトランジスタ素子に悪影響を及ぼすことがないようにしている。
【０００４】
このような液晶ライトバルブ（電気光学装置）を製造するには、支持基板の表面に遮光層をパターニングし、この上を絶縁層で覆い、さらにこの絶縁層をＣＭＰ（化学的機械的研磨法）により研磨して遮光層による凹凸を平坦化した後、得られた平坦面に半導体基板を貼り合わせる。そして、半導体基板を構成する単結晶半導体層を研磨などによって薄膜単結晶半導体層とし、この薄膜単結晶半導体層を例えば液晶駆動用のＭＯＳＦＥＴ等のトランジスタ素子に形成している。
また、支持基板上に貼り合わされた半導体基板（薄膜単結晶半導体層）に、ウエットエッチングにより支持基板上に設けた絶縁体層を貫通して上記遮光層に達するコンタクトホールを形成し、このコンタクトホールを介して遮光層と定電位源とを電気的に接続している。
【０００５】
【特許文献１】
特開平１１−８７６６９号公報
【０００６】
【発明が解決しようとする課題】
ところで、前述した電気光学装置の製造方法では、支持基板の表面に遮光層をパターニングし、その上を絶縁層で覆った後、この絶縁層をＣＭＰにより研磨して平坦化しているが、このような絶縁層の研磨では、研磨の対象物がほぼ全て同一の絶縁層であり、したがって研磨のストッパ層として機能するような層がないため、研磨の終点を明確に規定することができないといった課題がある。
【０００７】
また、このように研磨の終点を明確に規定することができないことから、通常は時間等によって研磨を管理し、適宜なところで研磨を終了させているが、その場合、支持基板の中央部と周辺部との間で研磨の進み具合いが微妙に異なってしまい、結果として十分な平坦性が得られないといった課題がある。また、このようなＣＭＰによる研磨では、遮光層上に形成される凸部が通常は島状に形成されているので、研磨の際、遮光層が無い部分でも研磨がある程度進んでしまう。したがって、凸部のみを選択的に研磨することができないことから、研磨する層を極端に厚くしない限り、全体として十分な平坦性が得られないという結果になってしまう。
しかして、このように十分な平坦性が得られない研磨面が半導体基板に貼り合わされると、十分に良好な貼り合わせがなされず、後工程で機械的、熱的、あるいは化学的な処理を行った際に貼り合わせ界面に応力がかかり、甚だしい場合にはこの界面で剥離が起こってしまうといったおそれがあった。
【０００８】
また、遮光層の電位の制御に用いるコンタクトホールを、支持基板上に設けた絶縁体層をウエットエッチングで貫通させて形成するため、このコンタクトホールの形成時に、エッチング液が支持基板と半導体基板との貼り合わせ界面から浸透し、貼り合わせ界面を構成する層までもエッチングしてしまうといった課題がある。このようにして貼り合わせ界面を構成する層がエッチングされると、支持基板と半導体基板とが剥離するなどの不良が発生しやすくなり、製品の歩留まりが低下してしまうことになる。
【０００９】
本発明は上記の課題を解決するためになされたもので、支持基板と半導体基板との貼り合わせを十分良好に行うことができ、また遮光層の電位を定電位に固定するためのコンタクトホールをウエットエッチングする際の不都合も解消した、電気光学装置および電気光学装置の製造方法、さらにこの電気光学装置を備えた投射型表示装置、電子機器を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の電気光学装置の製造方法は、支持基板上に、半導体層を備えた半導体基板を貼り合わせてなる複合基板を用いた電気光学装置の製造方法であって、上記半導体基板の半導体層の表面側に第１絶縁層を形成する工程と、上記第１絶縁層をパターニングして所定位置に凹部を形成する工程と、上記凹部を形成した第１絶縁層上に、上記凹部を埋め込んだ状態で遮光層材料を成膜する工程と、上記遮光層材料からなる遮光層材料膜を研磨又はエッチバックし、上記凹部内に遮光層を形成する工程と、遮光層を形成した半導体基板の上記遮光層を形成した面側を上記支持基板に貼り合わせる工程と、を備えたことを特徴としている。
【００１１】
この電気光学装置の製造方法によれば、第１絶縁層上に形成した遮光層材料膜を研磨又はエッチバックして、凹部内に遮光層を形成するようにしたので、遮光層材料膜の研磨又はエッチバックの際、遮光層材料膜と凹部の外側の第１絶縁層との材質の違いにより、この第１絶縁層が研磨又はエッチバックのストッパ層として機能する。したがって、膜厚が減少する速さをモニターしておくことなどにより、研磨又はエッチバックの終点を容易に検出することができる。また、このように凹部の外側で第１絶縁層が露出するまで研磨又はエッチバックを行うことにより、この研磨又はエッチバックした面が十分な平坦性を有するものとなり、支持基板との貼り合わせが十分に良好となる。
【００１２】
また、上記電気光学装置の製造方法においては、上記第１絶縁層に凹部を形成する工程と、遮光層材料を成膜する工程との間に、上記第１絶縁層上に窒化珪素膜を形成する工程を備えているのが好ましい。
このようにすれば、遮光層材料膜を研磨又はエッチバックする際に窒化珪素膜がストッパ層として機能することになり、したがって研磨又はエッチバックした面が十分な平坦性を有するものとなり、支持基板との貼り合わせも十分に良好となる。また、遮光層の凹部側の面が窒化珪素膜で覆われることから、この窒化珪素膜によって遮光層の酸化が防止される。
【００１３】
また、上記電気光学装置の製造方法においては、上記遮光層材料膜を研磨又はエッチバックし、上記凹部内に遮光層を形成する工程と、半導体基板を上記支持基板に貼り合わせる工程との間に、上記遮光層を形成した面に第２絶縁層を形成する工程を備えているのが好ましい。
このようにすれば、遮光層の露出面が第２絶縁膜で覆われることにより、貼り合わせ工程時などにおいて遮光層が酸化されるのが防止される。
また、貼り合わせ工程においては、上記第２絶縁層が貼り合わせ膜として機能するようになる。
【００１４】
また、上記電気光学装置の製造方法においては、半導体基板の上記遮光層を形成した面側を上記支持基板に貼り合わせた後に、上記半導体基板側をウエットエッチングすることにより上記遮光層に達するコンタクトホールを形成する工程を備えているのが好ましい。
このようにすれば、貼り合わせ後の複合基板においては、半導体基板側の表面から半導体層、第１絶縁層、遮光層、貼り合わせ界面、支持基板の順に配置されたものとなる。したがって、半導体基板側をウエットエッチングして遮光層に達するコンタクトホールを形成するので、エッチング液が貼り合わせ界面にまで到達せず、よってこの貼り合わせ界面からエッチング液が浸透するという不都合が確実に防止される。
【００１５】
本発明の電気光学装置は、支持基板上に、半導体層を備えた半導体基板を貼り合わせてなる複合基板を用いた電気光学装置であって、上記複合基板は、上記半導体層の一方の側に第１絶縁層を有し、該第１絶縁層内の所定位置に遮光層を有した半導体基板の上記遮光層側の面と、上記支持基板の一方の面とが貼り合わされてなるものであることを特徴としている。
【００１６】
この電気光学装置によれば、複合基板が、第１絶縁層内の所定位置に遮光層を有しているので、例えばこの遮光層の形成を、第１絶縁層をパターニングして所定位置に凹部を形成し、該第１絶縁層上に、上記凹部を埋め込んだ状態で遮光層材料を成膜し、上記遮光層材料からなる遮光層材料膜を研磨又はエッチバックすることで、上記凹部内に遮光層を形成するようにすることができる。そして、その場合に、遮光層材料膜を研磨又はエッチバックする際に第１絶縁層がストッパ層として機能することから、研磨又はエッチバックした面が十分な平坦性を有するものとなり、支持基板との貼り合わせも十分に良好となる。
【００１７】
また、上記電気光学装置においては、上記支持基板が透明でかつ絶縁性であるのが好ましい。
このようにすれば、この電気光学装置が液晶ライトバルブに良好に適用されるようになる。
【００１８】
本発明の投射型表示装置は、光源と、該光源から出射された光を変調する電気光学装置と、該電気光学装置により変調された光を投射面に拡大投影する拡大投影光学系とを有する投射型表示装置において、上記電気光学装置が、上記の製造方法で得られた電気光学装置、あるいは上記電気光学装置であることを特徴としている。
このような投射型表示装置によれば、上記の電気光学装置を備えているので、製造上有利となり、したがって信頼性が高いものとなる。
【００１９】
本発明の電子機器は、上記の製造方法で得られた電気光学装置、あるいは上記電気光学装置を備えたことを特徴としている。
この電子機器によれば、上記の電気光学装置を備えているので、製造上有利となり、したがって信頼性が高いものとなる。
【００２０】
【発明の実施の形態】
（第１実施形態）
（電気光学装置の構造）
以下、本発明に係る第１実施形態について詳細に説明する。
本実施形態においては、本発明の電気光学装置を、ＴＦＴ（トランジスタ素子）をスイッチング素子として用いたアクティブマトリクス型の液晶装置に適用した例を基に説明する。
【００２１】
図１は、液晶装置の画素部（表示領域）を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図２は、データ線、走査線、画素電極、遮光層等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群を拡大して示す平面図である。また、図３は、図２のＡ−Ａ’断面図である。
なお、図１〜図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせている。
【００２２】
図１において、液晶装置の画素部を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極９ａと、これら画素電極９ａを制御するための画素スイッチング用ＴＦＴ（トランジスタ素子）３０とからなり、画像信号が供給されるデータ線６ａが当該画素スイッチング用ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順で線順次に供給してもよく、相隣接する複数のデータ線６ａに対してグループ毎に供給するようにしてもよい。また、画素スイッチング用ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍが、所定のタイミングこの順に線順次で印加されるよう構成されている。
【００２３】
画素電極９ａは、画素スイッチング用ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子である画素スイッチング用ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する対向基板に形成された後述する対向電極との間で一定期間保持される。
【００２４】
また、保持された画像信号のリークによってコントラスト比の低下やフリッカと呼ばれるちらつきなど表示上の不具合が生じるのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。本実施形態では特に、このような蓄積容量７０を形成するために、後述の如く走査線と同層、もしくは導電性の遮光層を利用して低抵抗化された容量線３ｂを設けている。
【００２５】
次に、図２に基づいて、ＴＦＴアレイ基板のトランジスタ素子の形成領域（画素部）内の平面構造について説明する。図２に示すように、電気光学装置のＴＦＴアレイ基板上のトランジスタ素子の形成領域（画素部）内には、マトリクス状に複数の透明な画素電極９ａ（破線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して半導体層１ａのうち後述のソース領域に電気的に接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうちチャネル領域（図中右上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００２６】
図２において、右上がりの斜線で示した領域には、複数の遮光層１１ａが設けられている。より具体的には、遮光層１１ａはそれぞれ、画素部において半導体層１ａのチャネル領域を含む画素スイッチング用ＴＦＴ３０をＴＦＴアレイ基板の後述する基板本体側から見て覆う位置に設けられており、さらに、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部とを有する。遮光層１１ａの各段（画素行）における下向きの突出部の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、遮光層１１ａと容量線３ｂとを相互に電気的に接続するコンタクトホール１３が設けられている。即ち、本実施形態では、遮光層１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的に接続されている。
また、本実施形態において、画素電極９ａ、画素スイッチング用ＴＦＴ３０、及び遮光層１１ａは画素部内にのみ設けられている。
【００２７】
次に、図３に基づいて、液晶装置の画素部内の断面構造について説明する。
ＴＦＴアレイ基板１０は、石英からなる支持基板１０Ａとその液晶層５０側表面上に形成された画素電極９ａ、画素スイッチング用ＴＦＴ（トランジスタ素子）３０、配向膜１６を主体として構成されており、対向基板２０は透明なガラスや石英などの光透過性基板からなる基板本体２０Ａとその液晶層５０側表面上に形成された対向電極（共通電極）２１と配向膜２２とを主体として構成されている。
【００２８】
ＴＦＴアレイ基板１０の支持基板１０Ａの液晶層５０側表面上には、画素電極９ａが設けられており、その液晶層５０側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ（インジウム・錫・オキサイド）などの透明導電性膜からなり、配向膜１６は、例えばポリイミドなどの有機膜からなる。
また、支持基板１０Ａの液晶層５０側表面上には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００２９】
他方、対向基板２０の基板本体２０Ａの液晶層５０側表面上には、その全面に対向電極（共通電極）２１が設けられており、その液晶層５０側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、例えばＩＴＯなどの透明導電性膜からなり、配向膜２２は、例えばポリイミドなどの有機膜からなる。
【００３０】
また、基板本体２０Ａの液晶層５０側表面上には、各画素部の開口領域以外の領域に対向基板遮光層２３が設けられている。このように対向基板２０側に対向基板遮光層２３を設けることにより、対向基板２０側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することを防止することができるとともに、コントラストを向上させることができる。
【００３１】
このように構成され、画素電極９ａと対向電極２１とが対向するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、両基板の周縁部間に形成されたシール材（図示略）により囲まれた空間に液晶が封入され、液晶層５０が形成されている。
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなっており、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。
【００３２】
また、ＴＦＴアレイ基板１０は、支持基板１０Ａ上に単結晶シリコン基板が貼り合わされた複合基板によって形成されたもので、支持基板１０Ａの液晶層５０側表面上に設けられた下側貼り合わせ膜１０Ｂとこの下側貼り合わせ膜１０Ｂの上に設けられた上側貼り合わせ膜（本発明における第２絶縁層）１２Ａとの間が、支持基板１０Ａ上と半導体基板との貼り合わせ界面２２１となっている。
【００３３】
上側貼り合わせ膜１２Ａの上にはシリコン酸化膜からなる第１絶縁層１２Ｂが形成されており、この第１絶縁層１２Ｂ内には、前記の各画素スイッチング用ＴＦＴ３０に対応する位置に遮光層１１ａが埋め込まれている。遮光層１１ａは、後述するように、単結晶シリコン基板の貼り合わせ面側の第１絶縁層１２Ｂに形成された凹部１１ｂ内に埋め込まれて形成されたものである。なお、この遮光層１１ａは、その露出面上に上側貼り合わせ膜１２Ａが設けられることにより、全面が覆われた状態に埋め込まれたものとなっている。
【００３４】
遮光層１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成されるが、特にＷＳｉ（タングステンシリサイド）が好適とされる。
遮光層１１ａをこのような材料から構成することにより、ＴＦＴアレイ基板１０の支持基板１０Ａの表面上において、遮光層１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、遮光層１１ａが破壊されたり溶融することを防止することができる。
【００３５】
本実施形態においては、このようにＴＦＴアレイ基板１０の、各画素スイッチング用ＴＦＴ３０に対応する位置に遮光層１１ａが形成されているので、ＴＦＴアレイ基板１０側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射することを防ぐことができ、光電流の発生によりトランジスタ素子としての画素スイッチング用ＴＦＴ３０の特性が劣化することを防止することができる。
【００３６】
なお、第１絶縁膜１２Ｂは、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと遮光層１１ａとをより確実に電気的絶縁するものであり、支持基板１０Ａの表面上の全面に形成されている。このようにＴＦＴアレイ基板１０に第１絶縁膜１２Ｂを設けることにより、遮光層１１ａが画素スイッチング用ＴＦＴ３０等を汚染することを防止することもできる。
【００３７】
また、半導体層１ａと遮光層１１ａとの間の距離、すなわち第１絶縁層１２Ｂの厚みから凹部１１ｂの深さを引いた厚みは、６０ｎｍ〜２００ｎｍの範囲とされ、７０ｎｍ〜１００ｎｍの範囲とするのがより好ましい。半導体層１ａと遮光層１１ａとの間の距離が６０ｎｍ未満であると、半導体層１ａと遮光層１１ａとを確実に絶縁することができない恐れがあり好ましくない。一方、半導体層１ａと遮光層１１ａとの間の距離が２００ｎｍ以内であれば、遮光層１１ａをバックゲートとして積極的に使用することができるため好ましい。
【００３８】
また、本実施形態において遮光層１１ａ（及びこれに電気的に接続された容量線３ｂ）は、第１絶縁膜１２Ｂを貫通して遮光層１１ａに達するコンタクトホール１３を介して、定電位源に電気的に接続され、これにより定電位とされている。したがって、遮光層１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し遮光層１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得るものとなる。
定電位源としては、本実施形態の電気光学装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等を挙げることができる。このような周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、遮光層１１ａ及び容量線３ｂを定電位にすることができる。
【００３９】
また、遮光層１１ａに可変電圧を与える構成とすれば、遮光層１１ａの電位を制御することによって、オフリーク電流を低減することやオン電流を増加させることができる。
また、本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、さらにこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【００４０】
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。
さらに、蓄積容量７０においては、図２及び図３から分かるように、遮光層１１ａを、第２蓄積容量電極としての容量線３ｂの反対側において第１蓄積容量電極１ｆに第１層間絶縁膜２０６ｂを介して第３蓄積容量電極として対向配置させることにより（図３の図示右側の蓄積容量７０参照）、蓄積容量がさらに付与されるように構成されている。
【００４１】
次に、図３において、画素スイッチング用ＴＦＴ３０は、完全空乏型のＮ型トランジスタである。半導体層１ａの膜厚を３０ｎｍから１００ｎｍまでの範囲、好ましくは４０ｎｍから６０ｎｍまでの範囲で一定の膜厚とする。半導体層１ａの膜厚が１００ｎｍ以下であれば、チャネル部の不純物濃度によらずゲート電極が制御する空乏層が半導体層１ａよりも大きく拡がるため、画素スイッチング用ＴＦＴ３０は完全空乏型となる。
【００４２】
この画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain ）構造を有したもので、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて構成されたものである。
【００４３】
なお、半導体層１ａが３０ｎｍ以上（好ましくは４０ｎｍ以上）であれば、チャネル領域１ａ’の膜厚による閾値電圧等のトランジスタ特性のばらつきが小さくなる。また、半導体層１ａが１００ｎｍ以下（好ましくは６０ｎｍ以下）であれば、上記遮光層１１ａで防止することのできない迷光が半導体層１ａに照射されても、光励起の電子正孔対の生成量が小さく抑えられる。したがって、光リーク電流を小さくすることができ、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として有効となる。
【００４４】
データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性金属薄膜から構成されている。ゲート絶縁膜２の上には層間絶縁膜４が形成されており、この層間絶縁膜４には高濃度ソース領域１ｄへ通じるコンタクトホール５、及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成されている。そして、上記データ線６ａは、ソース領域１ｂへのコンタクトホール５を介して高濃度ソース領域１ｄに電気的接続されている。また、データ線６ａ及び層間絶縁膜４の上には層間絶縁膜７が形成されており、この層間絶縁膜７には高濃度ドレイン領域１ｅへのコンタクトホール８が形成されている。そして、画素電極９ａは、この高濃度ドレイン領域１ｅへのコンタクトホール８を介して高濃度ドレイン領域１ｅに電気的接続されている。ここで、上記の画素電極９ａは、このように構成された層間絶縁膜７の上面に形成されている。
なお、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン半導体膜を中継して電気的接続するようにしてもよい。
【００４５】
以上述べたように、第１実施形態の電気光学装置では、下側から順に、支持基板１０Ａ、下側貼り合わせ膜１０Ｂ、上側貼り合わせ膜１２Ａ、遮光層１１ａ及び第１絶縁層１２Ｂ、画素スイッチング用ＴＦＴ３０、蓄積容量７０を積層している。これにより、蓄積容量の容量線３ｂと遮光層１１ａとをコンタクトホール１３を介して接続しても、遮光層１１ａは、下側貼り合わせ膜１０Ｂと上側貼り合わせ膜１２Ａとの間の貼り合わせ界面２２１よりも上側に位置するので、コンタクトホール１３は、貼り合わせ界面２２１を貫通しないものとなる。
したがって、コンタクトホール１３をウエットエッチングを用いて形成する際に、従来の電気光学装置のように、貼り合わせ界面２２１からエッチング液が浸透するという不都合は発生しない。
【００４６】
また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、遮光層１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへ戻り光が入射することを効果的に防ぐことができる。さらに、上記の構成から漏れて入射する光があったとしても、画素スイッチング用ＴＦＴ３０の半導体層１ａが薄いため、光リークを十分に抑えることができる。
【００４７】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃにそれぞれ不純物イオンの打ち込みを行わないオフセット構造を持ってもよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００４８】
また、画素スイッチング用ＴＦＴ３０のゲート電極（走査線）３ａをソース−ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００４９】
なお、本実施形態においては、半導体層１ａは単結晶半導体の場合に限定される訳ではなく、半導体層１ａが多結晶半導体の場合についても同様の構造を適用できることはもちろんである。
【００５０】
（電気光学装置の製造方法）
次に、上記構造を有する電気光学装置の製造方法を、液晶装置の製造に適用した場合の第１の例について、図４〜図１３を参照して説明する。なお、図４〜図８と図９〜図１３とは異なる縮尺で示している。
【００５１】
まず、図４（ａ）に示すように、例えば、厚さが６００〜７２５μｍ程度の単結晶シリコン層（本発明における半導体層）からなる単結晶シリコン基板２０８（本発明における半導体基板）を用意する。この単結晶シリコン基板２０８の支持基板１０Ａと貼り合わされる側の表面には、シリコン酸化膜からなる第１絶縁層１２Ｂが熱酸化法によって予め形成されている。この第１絶縁層１２Ｂは、単結晶シリコン基板２０８の表面を酸化することにより形成されたもので、その厚みについては、２００ｎｍ〜１０００ｎｍの範囲とするのが好ましく、６００ｎｍ〜８００ｎｍの範囲とすることがより好ましい。なお、単結晶シリコン基板２０８の支持基板１０Ａと貼り合わされる側の表面には、水素イオン（Ｈ＋）が例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０１６／ｃｍ２の条件で注入されている。
【００５２】
次に、図４（ｂ）に示すように単結晶シリコン基板２０８の第１絶縁層１２Ｂ上にフォトレジスト層２１０を形成し、続いてフォトマスクを用いてこれを露光し、さらに現像することにより、所定位置、すなわち最終的に遮光層１１ａを形成する位置を除去する。
次いで、フォトレジスト層２１０をマスクとして第１絶縁層１２Ｂのエッチングを行い、その後、フォトレジスト層２１０を剥離することにより、図４（ｃ）に示すように第１絶縁層１２Ｂの表層部に凹部１１ｂを形成する。なお、凹部１１ｂの深さは例えば１５０ｎｍ〜２００ｎｍとするのが好ましい。
【００５３】
次いで、図４（ｄ）に示すように上記凹部１１ｂを形成した第１絶縁層１２Ｂ上に、上記凹部１１ｂを埋め込んだ状態で遮光層材料を成膜し、遮光層材料膜１１を形成する。遮光層材料としては、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等が用いられ、また成膜法としてはスパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などが適宜選択され用いられる。なお、本例では遮光層材料としてＷＳｉを用いるものとする。
【００５４】
次いで、遮光層材料膜１１をＣＭＰ等により研磨し、又はエッチバックすることにより、図４（ｅ）に示すように上記凹部１１ｂ内に埋め込み型の遮光層１１ａを形成する。ここで、本例ではＣＭＰを用いて遮光層材料膜１１を研磨し、遮光層１１ａを形成するものとする。このようにして研磨を行うと、遮光層材料膜１１と第１絶縁層１２Ｂとの間で十分な選択比がとれるように研磨液及び研磨剤を適宜に選択しておくことにより、第１絶縁層１２Ｂを研磨のストッパ層として機能させることができる。したがって、例えば膜厚が減少する速さをモニターしておくことなどにより、研磨の終点、すなわち凹部１１ｂの外側に堆積した遮光層材料膜１１が全て除去され、第１絶縁層１２Ｂが露出した時点を容易に検出することができる。そして、このように凹部１１ｂの外側で第１絶縁層１２Ｂが露出するまで研磨を行うことにより、この研磨面が十分な平坦性を有するものとなる。なお、研磨に代えてエッチバック法を採用した場合にも、遮光層材料膜１１と第１絶縁層１２Ｂとの間で十分な選択比がとれるエッチャントを用いることにより、研磨法の場合と同様の効果を得ることができる。
【００５５】
次いで、図５（ａ）に示すように、遮光層１１ａを形成した側の面にシリコン酸化膜、シリコン窒化膜、あるいはこれらの積層膜などからなる絶縁膜をＣＶＤ法等によって成膜し、上側貼り合わせ膜１２Ａを形成する。なお、この上側貼り合わせ膜１２Ａについては、必要に応じてＣＭＰなどの研磨を行い、貼り合わせ面の平坦化を行ってもよい。
【００５６】
次いで、図５（ｂ）に示すように、支持基板１０Ａと単結晶シリコン基板２０８との貼り合わせを行うことにより複合基板とする。
なお、ここで使用する支持基板１０Ａの、単結晶シリコン基板２０８と貼り合わされる側の面には、単結晶シリコン基板２０８との貼り合わせ界面２２１を構成する下側貼り合わせ膜１０Ｂを予め形成しておく。この下側貼り合わせ膜１０Ｂは、上側貼り合わせ膜１２Ａと同様に、シリコン酸化膜、シリコン窒化膜、あるいはこれらの積層膜などからなる絶縁膜によって形成される。この下側貼り合わせ膜１０Ｂについても、上側貼り合わせ膜１２Ａと同様に、必要に応じてＣＭＰなどの研磨を行い、貼り合わせ面の平坦化を行ってもよい。
【００５７】
支持基板１０Ａと単結晶シリコン基板２０８との貼り合わせは、下側貼り合わせ膜１０Ｂと上側貼り合わせ膜１２Ａとを対向させ、その状態で貼り合わせることにより行う。このようにして貼り合わせを行うことにより、下側貼り合わせ膜１０Ｂと上側貼り合わせ膜１２との間が貼り合わせ界面２２１となる。
このとき、特に単結晶シリコン基板２０８は遮光材料膜１１を研磨（又はエッチバック）した際の研磨面（又はエッチバック面）が十分に平坦性を有するものとなっていることから、これを下地とする上側貼り合わせ膜１２Ａも十分に平坦性を有するものとなっており、したがってこの上側貼り合わせ膜１２Ａは、支持基板１０Ａ上の平坦な下側貼り合わせ膜１０Ｂに対して良好に接合し、貼り合わされるようになる。
【００５８】
なお、ここでの支持基板１０Ａと単結晶シリコン基板２０８との貼り合わせは、例えば３００℃で２時間熱処理することによって行われる。支持基板１０Ａと単結晶シリコン基板２０８との貼り合わせ強度をさらに高めるためには、熱処理温度を上昇させて４５０℃程度にする必要があるが、石英などからなる支持基板１０Ａと単結晶シリコン基板２０８との熱膨張係数の差が大きいため、支持基板１０Ａと単結晶シリコン基板２０８とを貼り合わせた状態でさらに加熱すると、単結晶シリコン基板２０８の単結晶シリコン層にクラックなどの欠陥が発生し、製造されるＴＦＴアレイ基板１０の品質が劣化する恐れがある。
【００５９】
このようなクラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板２０８を、ウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くし、その後、さらに高温の熱処理を行う方法によって貼り合わせ強度を高めることが望ましい。具体的には、例えば、単結晶シリコン基板２０８と支持基板１０Ａとを３００℃で熱処理することにより貼り合わせ、８０℃のＫＯＨ水溶液を用いて単結晶シリコン基板２０８の厚さが１５０μｍなるようにエッチングを行い、その後、４５０℃で再び熱処理することにより、貼り合わせ強度を高めることが望ましい。
【００６０】
次に、単結晶シリコン基板２０８の単結晶シリコン層の一部を、単結晶シリコン基板２０８を熱処理することによって剥離し、図５（ｃ）に示すように支持基板１０Ａ上に薄膜単結晶シリコン層２０６を形成する。
ここでの単結晶シリコン層の剥離現象は、予め単結晶シリコン基板２０８中に導入されている水素イオンによって、単結晶シリコン基板２０８の表面近傍のある層で半導体の結合が分断されるために生じるものである。
【００６１】
単結晶シリコン層を剥離するための熱処理は、例えば、毎分２０℃の昇温速度で６００℃まで加熱することにより行うことができる。この熱処理により、単結晶シリコン基板２０８の単結晶シリコン層の一部が分離される。
薄膜単結晶シリコン層２０６は、単結晶シリコン基板２０８に対して行われる水素イオン注入の加速電圧を変えることにより、５０ｎｍ〜３０００ｎｍまでの任意の膜厚で形成することが可能である。
【００６２】
なお、薄膜単結晶シリコン層２０６は、上述した方法以外に、単結晶シリコン基板２０８の表面を研磨して膜厚を３〜５μｍとした後に、さらにＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法によってエッチングして仕上げる方法や、多孔質半導体上に形成したエピタキシャル半導体層を、多孔質半導体層の選択エッチングによって貼り合わせ基板上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）法によっても得ることができる。
【００６３】
このようにして薄膜単結晶シリコン層２０６を形成したら、図６、図７に示すように、薄膜単結晶シリコン層２０６を熱酸化することによって酸化膜２０６Ａを形成し、さらに酸化膜２０６Ａをウエットエッチングにより除去する。なお、この工程は、画素スイッチング用ＴＦＴ３０を構成する薄膜単結晶シリコン層２０６の膜厚を制御するための工程となる。
まず、図６（ａ）に示すように支持基板１０Ａ上面の全面、すなわち薄膜単結晶シリコン層２０６上に、減圧化学気相堆積法（ＬＰＣＶＤ法）を用いたジクロロシランとアンモニアの反応により、シリコン窒化膜２０９を５０ｎｍ〜３００ｎｍ程度形成する。
【００６４】
次いで、図６（ｂ）に示すようにシリコン窒化膜２０９の上にフォトレジスト層２０５を形成する。続いて、このフォトレジスト層２０５の一部、すなわち支持基板１０Ａにおける端面に設けられた部分が搬送時などに剥がれないように、支持基板１０Ａの端面に位置するフォトレジスト層２０５の除去を行う。ここでのフォトレジスト層２０５の除去は、支持基板１０Ａの端面を露光して感光することにより行ってもよいし、また、水酸化カリウム水溶液などのアルカリ溶液で剥離することにより行ってもよい。
【００６５】
次いで、図６（ｃ）に示すように、フォトマスクを用いてフォトレジスト層２０５を露光し、現像することにより、完全空乏型のトランジスタを作りこみたい領域を除く領域を覆うパターンを有するフォトレジスト層２０５ａを形成する。次いで、フォトレジスト層２０５ａをマスクとして、ウエットエッチングによりシリコン窒化膜２０９をエッチングし、その後、フォトレジスト層２０５ａを除去することにより、図６（ｄ）に示すように、薄膜単結晶シリコン層２０６上において完全空乏型のトランジスタを作りこみたい領域を除く領域を覆う選択酸化用マスクパターン２０９ａを形成する。
【００６６】
次いで、図７（ａ）に示すように、選択酸化用マスクパターン２０９ａに覆われていない領域に設けられている薄膜単結晶シリコン層２０６を、熱酸化（酸化プロセス）することによって局所的に成長させ、酸化膜２０６Ａを形成する。酸化膜２０６Ａの膜厚は、例えば、薄膜単結晶シリコン層２０６の膜厚が２００ｎｍ程度である場合、３００ｎｍ程度とすることが好ましい。
【００６７】
次いで、図７（ｂ）に示すように、酸化膜２０６Ａをウエットエッチングで除去し、続いて、図７（ｃ）に示すように、選択酸化用マスクパターン２０９ａを、熱リン酸を用いる方法や、反応性エッチングや反応性イオンビームエッチングなどのドライエッチングを行う方法などによって除去し、完全空乏型のトランジスタを作りこみたい領域の薄膜単結晶シリコン層２０６を３０ｎｍ〜１００ｎｍまでの範囲の一定の膜厚に形成した。
【００６８】
次いで、図８（ａ）に示すように、フォトリソグラフィ工程、エッチング工程等により、所定パターンの半導体層１ａを形成する。すなわち、データ線６ａの下で容量線３ｂが形成される領域および走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。なお、図８には、第１蓄積容量電極１ｆは図示していない。
【００６９】
次いで、図８（ｂ）に示すように、半導体層１ａを約８５０〜１３００℃の温度、好ましくは約１０００℃の温度で７２分程度熱酸化（酸化プロセス）し、約６０ｎｍの比較的薄い厚さの熱酸化半導体膜を形成することによりゲート絶縁膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとなる。
【００７０】
次いで、図９〜図１３に示すように、ゲート絶縁膜２が形成された支持基板１０ＡからＴＦＴアレイ基板１０を製造する。なお、図９〜図１３は、各工程におけるＴＦＴアレイ基板の一部分を、図３に示した断面図に対応させて示した工程図である。また、図９から図１３については、図４から図８とは異なる縮尺で示している。
【００７１】
まず、図９（ａ）に示すように、ゲート絶縁膜２が形成された支持基板１０ＡにおけるＮチャネルの半導体層１ａに対応する位置に、フォトレジスト層３０１を形成し、Ｐチャネルの半導体層１ａにＰ（リン）などのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２×１０１１／ｃｍ２のドーズ量にて）ドープする。
【００７２】
次に、図９（ｂ）に示すように、図示を省略するＰチャネルの半導体層１ａに対応する位置にフォトレジスト層を形成し、Ｎチャネルの半導体層１ａにＢ（ホウ素）などのIII 族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０１２／ｃｍ２のドーズ量にて）ドープする。
【００７３】
次に、図９（ｃ）に示すように、Ｐチャネル、Ｎチャネル毎に、半導体層１ａのチャネル領域１ａ’の端部を除く支持基板１０Ａの表面にフォトレジスト層３０５を形成し、Ｐチャネルには、図７（ａ）に示した工程の約１〜１０倍のドーズ量でＰなどのＶ族元素のドーパント３０６をドープし、Ｎチャネルには、図７（ｂ）に示した工程の約１〜１０倍のドーズ量でＢなどのIII 族元素のドーパント３０６をドープする。
【００７４】
次に、図９（ｄ）に示すように、半導体層１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、支持基板１０Ａの表面の走査線３ａ（ゲート電極）に対応する部分にフォトレジスト層３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０１４／ｃｍ２のドーズ量にて）ドープする。
【００７５】
次に、図１０（ａ）に示すように、第１絶縁層１２Ｂをウエットエッチングなどによってエッチングし、遮光層１１ａに達するコンタクトホール１３を形成する。ここで、このようにしてコンタクトホール１３を形成すると、図１０（ａ）に示したように遮光層１１ａは下側貼り合わせ膜１０Ｂと上側貼り合わせ膜１２Ａとの間に位置する貼り合わせ界面２２１より上方に位置し、したがってコンタクトホール１３は貼り合わせ界面２２１を貫通しないことから、エッチング液が貼り合わせ界面２２１にまで到達することがなく、よってこの貼り合わせ界面２２１からエッチング液が浸透するといった不都合が確実に防止される。
【００７６】
なお、このコンタクトホール１３の形成にあたっては、反応性エッチングや反応性イオンビームエッチングなどのドライエッチングを採用することもできる。これら反応性エッチングや反応性イオンビームエッチングのような異方性を有するドライエッチングによれば、開孔形状をマスク形状とほぼ同じにできるという利点がある。また、異方性を有するドライエッチングとウエットエッチングとを組み合わせて開孔すれば、コンタクトホール１３の形状をテーパ状にすることができるので、配線接続時の断線を防止できるという利点が得られる。
【００７７】
次いで、図１０（ｂ）に示すように、減圧ＣＶＤなどによりポリシリコン半導体層３を３５０ｎｍ程度の厚さで堆積し、続いてリン（Ｐ）を熱拡散し、ポリシリコン半導体膜３を導電化する。又は、Ｐイオンをポリシリコン半導体膜３の成膜と同時に導入したドープ半導体膜を用いてもよい。これにより、ポリシリコン半導体層３の導電性を高めることができる。
次に、図１０（ｃ）に示すように、フォトレジスト層マスクを用いたフォトリソグラフィ工程、エッチング工程などにより、所定パターンの走査線３ａと共に容量線３ｂを形成する。なお、この後、支持基板の裏面に残存するポリシリコンを、支持基板１０Ａの表面をレジスト膜で覆ってエッチングすることにより除去する。
【００７８】
次に、図１０（ｄ）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をフォトレジスト層３０９で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、まずＢなどのIII 族元素のドーパント３１０を低濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、３×１０１３／ｃｍ２のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する（図１１（ａ）参照）。
【００７９】
続いて、図１０（ｅ）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をフォトレジスト層３０９で覆った状態で、かつ、走査線３ａよりも幅の広いマスク（図示せず）でフォトレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態で、ＢなどのIII 族元素のドーパント３１１を高濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、２×１０１５／ｃｍ２のドーズ量にて）ドープする。
【００８０】
次に、図１１（ａ）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をフォトレジスト層（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０１２／ｃｍ２のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【００８１】
続いて、図１１（ｂ）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでフォトレジスト層６２をＮチャネルに対応する走査線３ａ上に形成した後、ＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０１５／ｃｍ２のドーズ量にて）ドープする。
【００８２】
次いで、フォトレジスト層６２を除去した後、図１１（ｃ）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化半導体膜や酸化半導体膜等からなる層間絶縁膜４を形成する。層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましく、さらに８００ｎｍがより好ましい。
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【００８３】
次いで、図１１（ｄ）に示すように、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングによりあるいはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により層間絶縁膜４に開孔する。
【００８４】
次いで、図１２（ａ）に示すように、層間絶縁膜４の上にスパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、その後、図１２（ｂ）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【００８５】
次いで、図１２（ｃ）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化半導体膜や酸化半導体膜等からなる層間絶縁膜７を形成する。層間絶縁膜７の膜厚は、約５００〜１５００ｎｍとするのが好ましく、８００ｎｍとするのがより好ましい。
次いで、図１３（ａ）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【００８６】
次いで、図１３（ｂ）に示すように、層間絶縁膜７の上にスパッタ法等により、ＩＴＯ等の透明導電性薄膜９を約５０〜２００ｎｍの厚さに堆積し、その後、図１３（ｃ）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。なお、本実施形態の電気光学装置を反射型電気光学装置とする場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００８７】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布し、その後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜１６が形成される。
以上のようにして、図３に示すＴＦＴアレイ基板１０を製造する。
【００８８】
次に、対向基板２０の製造方法及びＴＦＴアレイ基板１０と対向基板２０とから液晶装置を製造する方法について説明する。
図３に示した対向基板２０を製造するには、基板本体２０Ａとしてガラス基板等の光透過性基板を用意し、基板本体２０Ａの表面上に、対向基板遮光層２３を形成する。対向基板遮光層２３は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。なお、対向基板遮光層２３は、上記の金属材料の他、カーボンやＴｉなどをフォトレジスト層に分散させた樹脂ブラックなどの材料から形成してもよい。
【００８９】
その後、基板本体２０Ａの表面上の全面にスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。さらに、対向電極２１の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、かつ所定方向にラビング処理を施すこと等により、配向膜２２を形成する。
以上のようにして、図１に示す対向基板２０が製造される。
【００９０】
最後に、上述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６と配向膜２２とが互いに対向するようにシール材により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層５０を形成することにより、上記構造の液晶装置（電気光学装置）が製造される。
【００９１】
本実施形態の液晶装置（電気光学装置）の製造方法にあっては、第１絶縁層１２Ｂ上に形成した遮光層材料膜１１を研磨又はエッチバックして、凹部１１ｂ内に埋め込み型の遮光層１１ａを形成するようにしたので、遮光層材料膜１１の研磨又はエッチバックの際、遮光層材料膜１１と凹部１１ｂの外側の第１絶縁層１２Ｂとの材質の違いにより、この第１絶縁層１２Ｂを研磨又はエッチバックのストッパ層として機能させることができる。したがって、研磨又はエッチバックの終点を容易に検出することができる。また、研磨又はエッチバックした面を十分平坦なものにすることができ、これにより支持基板１０Ａとの貼り合わせを十分良好にして貼り合わせ界面での剥離を防止することができる。
【００９２】
また、上記遮光層材料膜１１を研磨又はエッチバックし、凹部１１ｂ内に埋め込み型の遮光層１１ａを形成した後、この上に上側貼り合わせ膜（第２絶縁層）１２Ａを形成するようにしたので、貼り合わせ工程時などにおいて遮光層１１ａが酸化されるのが防止することができる。さらに、この上側貼り合わせ膜１２Ａを利用することにより、支持基板１０Ａとの貼り合わせを良好に行うことができる。
【００９３】
また、遮光層１１ａを形成した面側を支持基板１０Ａに貼り合わせた後に、半導体基板２０８側、すなわち第１絶縁層１２Ｂをウエットエッチングして遮光層１１ａに達するコンタクトホール１３を形成するようにしたので、エッチング液が貼り合わせ界面２２１にまで到達しないことにより、この貼り合わせ界面２２１からエッチング液が浸透するといった不都合を確実に防止することができる。したがって、貼り合わせ界面２２１を構成する層がエッチングされることによって支持基板１０Ａと半導体基板２０８とが剥離するといった不良を防止し、製品の歩留まり向上を図ることができる。
【００９４】
また、半導体層１ａと遮光層１１ａとの間に第１絶縁層１２Ｂを配置しているので、遮光層１１ａが半導体層１ａ等を汚染してしまうことを防止することができる。
【００９５】
また、本実施形態の製造方法によって得られた液晶装置（電気光学装置）にあっては、遮光層１１ａが貼り合わせ界面２２１より半導体層１ａ側に位置していることから、当然この半導体層１ａと遮光層１１ａとの間に貼り合わせ界面２２１が存在せず、したがって半導体層１ａと遮光層１１ａとの間の距離に、単結晶シリコン基板２０８と支持基板１０Ａとを貼り合わせる際に必要な厚みに相当する厚みを含む必要がない。したがって、半導体層１ａと遮光層１１ａとの間の距離、すなわち第１絶縁層１２Ｂの厚みから凹部１１ｂの深さ（遮光層１１ａの厚み）を引いた厚みを、半導体層１ａと遮光層１１ａとを絶縁することが可能な範囲で薄くすることができる。このことにより、半導体層１ａと遮光層１１ａとの距離を接近させることができ、遮光層１１ａをバックゲートとして積極的に使用することが可能となる。
【００９６】
なお、半導体層１ａと遮光層１１ａとの間の距離を、６０ｎｍ〜２００ｎｍの範囲とすれば、半導体層１ａと遮光層１１ａとを確実に絶縁することができるとともに、遮光層１１ａの電位を制御することによってオフリーク電流を低減することやオン電流を増加させることができ、したがってより優れた液晶装置（電気光学装置）とすることができる。
【００９７】
なお、本発明においては、本実施形態に示した例のように、単結晶シリコン基板２０８と支持基板１０Ａとの密着性を高めるために、支持基板１０Ａの単結晶シリコン基板２０８と貼り合わされる側の表面に、上側貼り合わせ膜１２Ａと同様の材質からなる下側貼り合わせ膜１０Ｂを形成したが、この下側貼り合わせ膜１０Ｂを形成せずに直接支持基板１０Ａを貼り合わせるようにしてもよい。
【００９８】
次に、上記構造を有する電気光学装置の製造方法を、液晶装置の製造に適用した場合の第２の例について、図１４を参照して説明する。
本例が先の例と異なるところは、図４（ｃ）に示したように第１絶縁層１２Ｂに凹部１１ｂを形成した後、図４（ｄ）に示したように遮光層材料を成膜して遮光層材料膜１１を形成するに先だち、上記第１絶縁層１２Ｂ上に窒化珪素膜（シリコン窒化膜）を形成する点である。
【００９９】
すなわち、この第２の例では、図１４（ａ）に示すように第１絶縁層１２Ｂに凹部１１ｂを形成した後、図１４（ｂ）に示すように凹部１１ｂ内を覆って第１絶縁層１２Ｂ上に窒化珪素膜４０を形成する。窒化珪素膜の形成法としては、例えばジクロロシランとアンモニアとの反応を用いた減圧化学気相堆積法（ＬＰＣＶＤ法）や、さらにはプラズマＣＶＤ法などが採用される。なお、この窒化珪素膜４０の厚さとしては、凹部１１ｂを埋め込まない厚さ、すなわち凹部１１ｂの深さ（例えば１５０ｎｍ〜２００ｎｍ）に比べ十分に小さい厚さとされ、具体的には１０ｎｍ〜５０ｎｍ程度の膜厚に形成される。
【０１００】
このようにして窒化珪素膜４０を形成したら、図１４（ｃ）に示すように窒化珪素膜４０上に、上記凹部１１ｂを埋め込んだ状態で遮光層材料を成膜し、遮光層材料膜１１を形成する。ここでの遮光層材料の成膜については、先の第１の例と同様にして行うことができる。
その後、先の第１の例と同様にして、遮光層材料膜１１をＣＭＰ等により研磨し、又はエッチバックすることにより、図１４（ｄ）に示すように上記凹部１１ｂ内の窒化珪素膜４０上に埋め込み型の遮光層１１ａを形成する。
【０１０１】
ここで、本例においてもＣＭＰを用いて遮光層材料膜１１を研磨し、遮光層１１ａを形成するものとする。このようにして研磨を行うと、遮光層材料膜１１と窒化珪素膜４０との間で十分な選択比がとれるように研磨液及び研磨剤を適宜に選択しておくことにより、窒化珪素膜４０を研磨のストッパ層として機能させることができる。したがって、先の例と同様に例えば膜厚が減少する速さをモニターしておくことなどにより、研磨の終点、すなわち凹部１１ｂの外側に堆積した遮光層材料膜１１が全て除去され、窒化珪素膜４０が露出した時点を容易に検出することができる。そして、このように凹部１１ｂの外側で窒化珪素膜４０が露出するまで研磨を行うことにより、この研磨面が十分な平坦性を有するものとなる。なお、研磨に代えてエッチバック法を採用した場合にも、遮光層材料膜１１と窒化珪素膜４０との間で十分な選択比がとれるエッチャントを用いることにより、研磨法の場合と同様の効果を得ることができる。
【０１０２】
このようにして遮光層１１ａを形成したら、その後は先の第１の例と同様にして処理を行うことにより、本発明の電気光学装置（液晶装置）を製造することができる。
このような電気光学装置の製造方法にあっても、遮光層材料膜１１を研磨又はエッチバックする際に窒化珪素膜４０をストッパ層として機能させることができる。したがって、先の第１の例の場合と同様に研磨又はエッチバックの終点を容易に検出することができる。また、研磨又はエッチバックした面を十分平坦なものにすることができ、これにより支持基板１０Ａとの貼り合わせを十分良好にして貼り合わせ界面での剥離を防止することができる。
【０１０３】
また、遮光層１１ａの凹部１１ｂ側の面を窒化珪素膜４０で覆うことから、この窒化珪素膜４０によって遮光層１１ａの酸化を防止することができる。
すなわち、半導体層１ａをトランジスタ素子に形成する場合に通常行われる工程である酸化プロセスにおいて、半導体層１ａに存在するボイドやピンホールなどの欠陥を介して酸化種が拡散することにより、遮光膜１１ａが酸化してしまうことがある。また、本例における遮光膜１１ａは、ＷＳｉ（タングステンシリサイド）などによって形成されているが、この種の遮光膜は酸化されると遮光性が劣化し、遮光膜としての機能が低下してしまう。
しかして、本例においては、遮光層１１ａの形成に先立って窒化珪素膜４０を形成しているので、上述したようにこの窒化珪素膜４０によって遮光層１１ａの酸化を防止することができ、したがって酸化種の拡散に起因する遮光膜の酸化や、遮光膜が酸化することによる遮光性の劣化を防止することができ、これにより安定したップロセスを確立し、歩留まりの向上を図ることができる。
【０１０４】
（電気光学装置の全体構成）
以下、上記のように構成された本実施形態の液晶装置の全体構成を図１５及び図１６を参照して説明する。なお、図１５は、ＴＦＴアレイ基板１０を対向基板２０側から見た平面図であり、図１６は、対向基板２０を含めて示す図１５のＨ−Ｈ’断面図である。
【０１０５】
図１５において、ＴＦＴアレイ基板１０の表面上には、シール材５２がその縁に沿って設けられており、図１６に示すように、図１５に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
対向基板２０の表面上には、図１６に示すように、シール材５２の内側に並行させて、例えば対向基板遮光層２３と同じ或いは異なる材料から成る周辺見切りとしての対向基板遮光層５３が設けられている。
【０１０６】
また、ＴＦＴアレイ基板１０において、シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならない場合には、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。
【０１０７】
また、データ線駆動回路１０１を表示領域（画素部）の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線６ａは表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。
【０１０８】
さらに、ＴＦＴアレイ基板１０の残る一辺には、表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。さらに、周辺見切りとしての対向基板遮光層５３の下に隠れてプリチャージ回路を設けてもよい。また、ＴＦＴアレイ基板１０と対向基板２０間のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。
【０１０９】
また、ＴＦＴアレイ基板１０の表面上にはさらに、製造途中や出荷時の電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の表面上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺領域に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【０１１０】
また、対向基板２０の光が入射する側及びＴＦＴアレイ基板１０の光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１１１】
本実施形態の電気光学装置がカラーの液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施形態で示したように、対向基板２０に、カラーフィルタは設けられていない。
【０１１２】
しかしながら、対向基板２０の基板本体２０Ａの液晶層５０側表面上において、対向基板遮光層２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に形成してもよい。このような構成とすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー電気光学装置に、上記実施形態の電気光学装置を適用することができる。
【０１１３】
さらに、対向基板２０の表面上に、１画素に１個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置を実現することができる。さらにまた、対向基板２０の表面上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用してＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置を実現することができる。
【０１１４】
なお、本実施形態における液晶装置（電気光学装置）では、入射光を対向基板２０側から入射させることとしたが、ＴＦＴアレイ基板１０に遮光層１１ａを設ける構成としているので、ＴＦＴアレイ基板１０側から入射光を入射させ、対向基板２０側から出射するようにしても良い。すなわち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することができる。
【０１１５】
従来では、ＴＦＴアレイ基板１０の裏面側での反射を防止するため、反射防止用のＡＲ（Ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、本実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に遮光層１１ａが形成されているため、このようなＡＲ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。
【０１１６】
したがって、本実施形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１１７】
（電子機器）
以下、上記の各実施形態の電気光学装置を用いた電子機器の一例として、投射型表示装置について説明する。
図１７は、第１実施形態の電気光学装置（液晶装置）を備えた投射型表示装置の一例を示した概略構成図である。この投射型表示装置は、３つの液晶パネルを使用した、いわゆる３板式の投射型液晶表示装置である。ここでは、上記の実施形態の液晶装置を液晶ライトバルブを構成する液晶パネルとして用いている。
図１７において、符号５１０は光源、５１３，５１４はダイクロイックミラー、５１５，５１６，５１７は反射ミラー、５１８，５１９，５２０はリレーレンズ、５２２，５２３，５２４は液晶ライトバルブ、５２５はクロスダイクロイックプリズム、５２６は投射レンズ系を示している。
【０１１８】
光源５１０は、超高圧水銀灯等のランプ５１１とランプ５１１の光を反射するリフレクタ５１２とから構成されている。青色光・緑色光反射のダイクロイックミラー５１３は、光源５１０からの白色光のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー５１７で反射され、赤色光用液晶ライトバルブ５２２に入射される。
【０１１９】
一方、ダイクロイックミラー５１３で反射された色光のうち、緑色光は、緑色光反射のダイクロイックミラー５１４によって反射され、緑色用液晶ライトバルブ５２３に入射される。一方、青色光は、第２のダイクロイックミラー５１４も透過する。青色光に対しては、光路長が緑色光、赤色光と異なるのを補償するために、入射レンズ５１８、リレーレンズ５１９、出射レンズ５２０を含むリレーレンズ系からなる導光手段５２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ５２４に入射される。
【０１２０】
各ライトバルブにより変調された３つの色光は、クロスダイクロイックプリズム５２５に入射する。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されたものである。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ系５２６によってスクリーン５２７上に投射され、画像が拡大されて表示される。
このような投射型液晶表示装置は、上記の電気光学装置（液晶装置）を備えたものであるので、信頼性の高い優れた投射型表示装置とすることができる。
【０１２１】
図１８は、上記各実施形態の電気光学装置（液晶装置）を用いた電子機器の他の例としての、携帯電話の一例を示す斜視図である。図１８において、符号１０００は携帯電話本体を示し、符号１００１は上記の液晶装置を用いた液晶表示部を示している。
図１８に示す電子機器（携帯電話）にあっては、上記各実施形態の液晶装置を備えたものであるので、信頼性の高い優れた表示部を備えた電子機器となる。
【０１２２】
なお、本発明の技術範囲は上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であるのはもちろんである。
【図面の簡単な説明】
【図１】本発明の電気光学装置の一例の等価回路図である。
【図２】ＴＦＴアレイ基板の画素群の拡大平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】（ａ）〜（ｅ）は電気光学装置の製造工程図である。
【図５】（ａ）〜（ｃ）は電気光学装置の製造工程図である。
【図６】（ａ）〜（ｄ）は電気光学装置の製造工程図である。
【図７】（ａ）〜（ｃ）は電気光学装置の製造工程図である。
【図８】（ａ）、（ｂ）は電気光学装置の製造工程図である。
【図９】（ａ）〜（ｄ）は電気光学装置の製造工程図である。
【図１０】（ａ）〜（ｅ）は電気光学装置の製造工程図である。
【図１１】（ａ）〜（ｄ）は電気光学装置の製造工程図である。
【図１２】（ａ）〜（ｃ）は電気光学装置の製造工程図である。
【図１３】（ａ）〜（ｃ）は電気光学装置の製造工程図である。
【図１４】（ａ）〜（ｄ）は第２の例の製造工程図である。
【図１５】ＴＦＴアレイ基板とその上の各構成要素の平面図である。
【図１６】図１５のＨ−Ｈ’側断面図である。
【図１７】投射型表示装置の構成図である。
【図１８】電子機器としての携帯電話の一例を説明するための図である。
【符号の説明】
１ａ…半導体層、１０Ａ…支持基板、１１…遮光層材料膜、１１ａ…遮光層、
１１ｂ…凹部、１２Ａ…上側貼り合わせ膜（第２絶縁層）、
１２Ｂ…第１絶縁層、１３…コンタクトホール、４０…窒化珪素膜、
２０８…単結晶シリコン基板（半導体基板）、２２１…貼り合わせ界面
【図１】
2004200573.tif 000003
【図２】
2004200573.tif 000004
【図３】
2004200573.tif 000005
【図４】
2004200573.tif 000006
【図５】
2004200573.tif 000007
【図６】
2004200573.tif 000008
【図７】
2004200573.tif 000009
【図８】
2004200573.tif 000010
【図９】
2004200573.tif 000011
【図１０】
2004200573.tif 000012
【図１１】
2004200573.tif 000013
【図１２】
2004200573.tif 000014
【図１３】
2004200573.tif 000015
【図１４】
2004200573.tif 000016
【図１５】
2004200573.tif 000017
【図１６】
2004200573.tif 000018
【図１７】
2004200573.tif 000019
【図１８】
2004200573.tif 000020