(57)【要約】【課題】従来に比べて受光素子での光生成電流の増加を図れる光起電力装置およびそれを用いた半導体リレーを提供する。【解決手段】光起電力装置は、発光素子１が第１の実装基板１０にフリップチップ実装され、受光素子２が第２の実装基板３０にフリップチップ実装されている。光起電力装置では、第１の実装基板１０と第２の実装基板３０とがパッケージ３内で対向配置されており、発光素子１と受光素子２との間に透明樹脂からなる封止部４が設けられている。受光素子２は、ＳＯＩ基板２０のシリコン層２０ｃに形成した複数個の光電変換セル２２が金属配線２７により直列接続されている。受光素子２の出力に応じてオンオフする半導体スイッチ素子を備えた半導体リレーを構成すれば、半導体スイッチ素子のスイッチング速度を従来に比べて短縮できる。【選択図】      図１
2004179218.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、発光素子が実装される第１の実装基板と、発光素子に対向配置されて発光素子に光結合し光起電力を発生する受光素子と、受光素子が実装される第２の実装基板とを備えた光起電力装置であって、発光素子が第１の実装基板にフリップチップ実装され、受光素子が第２の実装基板にフリップチップ実装されてなることを特徴とする光起電力装置。
【請求項２】
前記受光素子は、絶縁層上の半導体層に前記発光素子から放射された光を吸収して光起電力を発生する複数の光電変換セルが形成され且つ半導体層の表面側に前記複数の光電変換セルを直列接続する配線が形成され、絶縁層の厚み方向において絶縁層が前記発光素子側となり且つ半導体層が前記第２の実装基板側となるように前記第２の実装基板にフリップチップ実装されてなることを特徴とする請求項１記載の光起電力装置。
【請求項３】
前記受光素子は、前記絶縁層における前記発光素子との対向面側で前記発光素子の周部を全周に亘って囲み前記発光素子から放射された光を反射する反射枠が設けられてなることを特徴とする請求項２記載の光起電力装置。
【請求項４】
前記受光素子は、前記絶縁層が半導体基板上に形成され、半導体基板における前記発光素子との対向面から前記絶縁層に達する深さの凹所を設けることにより前記反射枠が形成されてなることを特徴とする請求項３記載の光起電力装置。
【請求項５】
前記受光素子における前記第２の実装基板側の露出表面と前記第２の実装基板との間の間隙部を封止したアンダーフィル部を備え、アンダーフィル部が前記発光素子から放射される光に対して透明な樹脂により形成され、前記第２の実装基板における前記受光素子との対向面に光反射面が形成されてなることを特徴とする請求項１ないし請求項４のいずれかに記載の光起電力装置。
【請求項６】
請求項１ないし請求項５のいずれか１項に記載の光起電力装置と、光起電力装置における前記発光素子へ入力信号を与える駆動手段と、光起電力装置における前記受光素子の出力に応じてオンオフされる半導体スイッチ素子とを備えることを特徴とする半導体リレー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光起電力装置およびそれを用いた半導体リレーに関するものである。
【０００２】
【従来の技術】
近年、高周波のアナログ信号を高精度に伝達でき、高速にオンオフできるスイッチ要素として半導体スイッチのニーズが高まっている。このような半導体スイッチとしては、発光ダイオードのような発光素子と、フォトダイオードからなる光電変換セルが複数個直列に接続された受光素子と、逆直列に接続された一対のＭＯＳＦＥＴからなり受光素子の出力に応じてオンオフされる半導体スイッチ素子とを備えた半導体リレーが知られている。
【０００３】
この種の半導体リレーとしては、例えば、図５に示すように発光素子１’と受光素子２’とが対向する形で１つのパッケージ３’に納装された光起電力装置を用いているものが知られている。ここにおいて、図５に示す構成の光起電力装置は、発光素子１’として一対の入力用電極（図示せず）のうち一方の入力用電極が裏面に設けられ他方の入力用電極が表面に設けられた発光ダイオードチップを採用しており、発光素子１’を第１の金属フレーム１４’にダイレクトボンディングすることで発光素子１’の裏面の入力用電極と第１の金属フレーム１４’とを電気的に接続し、第１の金属フレーム１４’に並設されたリード端子１５’  と発光素子１’の表面の入力用電極とがボンディングワイヤＷ１を介して電気的に接続されている。
【０００４】
また、上記光起電力装置は、受光素子２’として一対の出力用電極２３ａ’，２３ｂ’が表面に設けられたチップを採用しており、受光素子２’と第２の金属フレーム２４’との間に接合材からなる接合層２６’を介在させた形で受光素子１’を第２の金属フレーム２４’へダイレクトボンディングし、一方の出力用電極（カソード電極）２３ｂ’と第２の金属フレーム２４’とがボンディングワイヤＷ３を介して電気的に接続され、第２の金属フレーム２４’に並設されたリード端子２５’と他方の出力用電極（アノード電極）２３ａ’とがボンディングワイヤＷ２を介して電気的に接続されている。
【０００５】
上述の半導体スイッチ素子としては、例えば、ゲート端子（以下、ゲートと略称する）同士およびソース端子（以下、ソースと略称する）同士がそれぞれ共通接続された２個のｎチャネルＭＯＳＦＥＴにより構成されるものが用いられ、ゲート・ソース間に受光素子２’が接続され、各ｎチャネルＭＯＳＦＥＴのドレイン端子（以下、ドレインと略称する）がそれぞれ出力端子（リレー出力端子）に接続されている。この半導体スイッチ素子は、受光素子２’のカソード電極２３ｂ’に電気的に接続された第２の金属フレーム２４’とソースとが図示しないボンディングワイヤを介して電気的に接続され、受光素子２’のアノード電極２３ａ’に電気的に接続されたリード端子２５’とゲートとが図示しないボンディングワイヤを介して電気的に接続されている。
【０００６】
受光素子２’は、いわゆる誘電体分離基板２１’の表面側にｎ形シリコン領域２２ａ’とｐ形シリコン領域２２ｂ’とで構成されるフォトダイオードからなる光電変換セル２２’が複数個形成されており、アルミニウムからなる複数の金属配線２７により複数個の光電変換セル２２’が直列接続されている。
【０００７】
ところで、上述の光起電力装置は、第１の金属フレーム１４’と第２の金属フレーム２４’とがパッケージ３’内で対向配置されており、発光素子１’と受光素子２’との間に発光素子１’と受光素子２’とを光結合させるための透明樹脂からなる封止部４’が設けられ、パッケージ３’が遮光性の樹脂により形成されている。
【０００８】
以上説明した光起電力装置では、発光素子１’への入力信号により発光素子１’が発光すると、発光素子１’からの光が封止部４’を通して受光素子２’へ照射されて、受光素子２’の各光電変換セル２２’において光起電力効果による光起電力が発生し、半導体スイッチ素子がオンする。一方、発光素子１’への入力信号がなくなると、発光素子１’が消灯して受光素子２’の出力がなくなるので、半導体スイッチ素子がオフする。
【０００９】
上述の光起電力装置では、発光素子１’が第１の金属フレーム１４’にダイレクトボンディングされるとともに、受光素子２’が第２の金属フレーム２４’にダイレクトボンディングされているが、近年では、受光素子の表面を発光素子に対向させた形で実装基板へフリップチップ実装した構成の光起電力装置が提案されている（例えば、特許文献１参照）。ここに、特許文献１に開示されている光起電力装置では、上記実装基板に発光素子を実装するための凹部を形成しておき、発光素子を凹部の内底面にダイレクトボンディングし、受光素子を凹部の周辺部分にフリップチップ実装している。
【００１０】
【特許文献１】
特開平１１−１６３７０５号公報（第３頁、図１）
【００１１】
【発明が解決しようとする課題】
ところで、図５に示した構成の光起電力装置においては、発光素子１’と受光素子２’との間の距離が短いほど受光素子２’の光電変換セル２２’で生成される光生成電流が増加する。しかしながら、図５に示した構成の光起電力装置では発光素子１’の表面側の入力用電極にボンディングワイヤＷ１が接続されるとともに、受光素子２’の表面側の出力用電極２３ａ’，２３ｂ’それぞれにボンディングワイヤＷ２，Ｗ３が接続されており、発光素子１’の表面からのボンディングワイヤＷ１の高さ若しくは受光素子２’の表面からのボンディングワイヤＷ２，Ｗ３の高さ以下に発光素子１’と受光素子２’とを接近させることができず、光生成電流が比較的小さいので、半導体リレーに用いた場合に上記半導体スイッチ素子のスイッチング時間の短縮が難しく、光生成電流を増加させることが望まれている。
【００１２】
これに対して、上記特許文献１に開示されている光起電力装置においても、発光素子の表面からのボンディングワイヤの高さ以下に発光素子と受光素子とを接近させることができず、光生成電流が比較的小さくなってしまう。
【００１３】
本発明は上記事由に鑑みて為されたものであり、その目的は、従来に比べて受光素子での光生成電流の増加を図れる光起電力装置および従来に比べて半導体スイッチ素子のスイッチング時間を短縮できる半導体リレーを提供することにある。
【００１４】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、発光素子と、発光素子が実装される第１の実装基板と、発光素子に対向配置されて発光素子に光結合し光起電力を発生する受光素子と、受光素子が実装される第２の実装基板とを備えた光起電力装置であって、発光素子が第１の実装基板にフリップチップ実装され、受光素子が第２の実装基板にフリップチップ実装されてなることを特徴とする。この請求項１の発明の構成によれば、発光素子が第１の実装基板にフリップチップ実装されるとともに受光素子が第２の実装基板に実装されて発光素子と受光素子とが対向配置されているので、従来に比べて発光素子と受光素子とを接近させることが可能となり、従来に比べて受光素子での光生成電流の増加を図れる。
【００１５】
請求項２の発明は、請求項１の発明において、前記受光素子は、絶縁層上の半導体層に前記発光素子から放射された光を吸収して光起電力を発生する複数の光電変換セルが形成され且つ半導体層の表面側に前記複数の光電変換セルを直列接続する配線が形成され、絶縁層の厚み方向において絶縁層が前記発光素子側となり且つ半導体層が前記第２の実装基板側となるように前記第２の実装基板にフリップチップ実装されてなることを特徴とする。この請求項２の発明の構成によれば、複数の光電変換セルが直列接続されているので、前記受光素子の出力電圧を大きくすることができ、また、前記発光素子から放射された光が光電変換セルよりも前記発光素子側で吸収されるのを抑制することができ、光電変換セルで生成される光生成電流の増加を図れる。
【００１６】
請求項３の発明は、請求項２の発明において、前記受光素子は、前記絶縁層における前記発光素子との対向面側で前記発光素子の周部を全周に亘って囲み前記発光素子から放射された光を反射する反射枠が設けられてなることを特徴とする。この請求項３の発明の構成によれば、前記発光素子から側方へ放射された光を前記各光電変換セルへ入射させることが可能となり、前記各光電変換セルで発生する光生成電流をさらに増加させることができる。
【００１７】
請求項４の発明は、請求項３の発明において、前記受光素子は、前記絶縁層が半導体基板上に形成され、半導体基板における前記発光素子との対向面から前記絶縁層に達する深さの凹所を設けることにより前記反射枠が形成されてなることを特徴とする。この請求項４の発明の構成によれば、前記受光素子を形成する基板として厚み方向の中間に絶縁層が形成された所謂ＳＯＩ基板を利用することが可能となり、前記反射枠を別部材として形成して絶縁層に固着する場合に比べて製造が容易になる。
【００１８】
請求項５の発明は、請求項１ないし請求項４の発明において、前記受光素子における前記第２の実装基板側の露出表面と前記第２の実装基板との間の間隙部を封止したアンダーフィル部を備え、アンダーフィル部が前記発光素子から放射される光に対して透明な樹脂により形成され、前記第２の実装基板における前記受光素子との対向面に光反射面が形成されてなることを特徴とする。この請求項５の発明の構成によれば、前記発光素子から放射され前記受光素子を通過した光がアンダーフィル部を通過して光反射面で反射されて前記受光素子へ再入射されるので、前記受光素子で発生する光生成電流をより一層増加させることができる。
【００１９】
請求項６の発明は、請求項１ないし請求項５のいずれか１項に記載の光起電力装置と、光起電力装置における前記発光素子へ入力信号を与える駆動手段と、光起電力装置における前記受光素子の出力に応じてオンオフされる半導体スイッチ素子とを備えることを特徴とする。この請求項６の発明の構成によれば、従来に比べて光起電力装置の受光素子での光生成電流を増加させることができるので、従来に比べて半導体スイッチ素子のスイッチング時間を短縮させることが可能となる。
【００２０】
【発明の実施の形態】
（実施形態１）
本実施形態の光起電力装置は、図１に示すように、発光素子１と受光素子２とを対向させた形で１つのパッケージ３に納装したものである。
【００２１】
本実施形態の光起電力装置は、発光素子１として、アノード電極（図示せず）とカソード電極（図示せず）とからなる一対の入力用電極が表面側に設けられた発光ダイオードチップを採用しており、発光素子１を第１の実装基板１０にフリップチップ実装してある。すなわち、発光素子１は、各入力用電極が第１の実装基板１０において発光素子１との対向面に形成された一対の入力用の導電パターン（図示せず）それぞれに、バンプ１１ａ，１１ｂを介して電気的に接続されている。なお、発光素子１としては、例えば、化合物半導体材料からなる発光部にて発光する光に対して透明な基板の一表面側に上記発光部を形成した発光ダイオードチップを採用すればよく、発光部の構造としては、例えば、周知のシングルへテロ構造やダブルへテロ構造などの構造を採用すればよい。
【００２２】
また、本実施形態の光起電力装置では、受光素子２として一対の出力用電極２３ａ，２３ｂが表面に設けられたチップを採用しており、受光素子２を第２の実装基板３０にフリップチップ実装してある。すなわち、受光素子２は、各出力用電極２３ａ，２３ｂが第２の実装基板３０において受光素子２との対向面に形成された一対の出力用の導電パターン（図示せず）それぞれに、バンプ３１ａ，３１ｂを介して電気的に接続されている。
【００２３】
また、本実施形態の光起電力装置では、第１の実装基板１０と第２の実装基板３０とがパッケージ３内で対向配置されており、発光素子１と受光素子２との間に発光素子１と受光素子２とを光結合させるための透明樹脂からなる封止部４が設けられ、パッケージ３が遮光性の樹脂により形成されている。
【００２４】
ところで、受光素子２は、厚み方向の中間にシリコン酸化膜（埋込酸化膜）からなる絶縁層２０ｂを有する所謂ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板２０を利用して形成してある。すなわち、シリコン基板からなる半導体支持基板２０ａとシリコン層（半導体層）２０ｃとの間に絶縁層２０ｂが介在するＳＯＩ基板２０を用いて形成してある。受光素子２は、ＳＯＩ基板２０のシリコン層２０ｃに、それぞれフォトダイオードからなる複数個の光電変換セル２２がシリコン層２０ｃの厚み方向に直交する面内で離間して形成されている。また、受光素子２は、各光電変換セル２２の周囲を囲み隣り合う光電変換セル２２間を電気的に絶縁分離するためのセル間分離領域２２ｄがシリコン層２０ｃの主表面から絶縁層２０ｂに達する深さまで形成されている。ここにおいて、各光電変換セル２２は、シリコン層２０ｃの主表面から絶縁層２０ｂに達する深さまで形成されたｎ形シリコン領域（ｎ形半導体領域）２２ａと、ｎ形シリコン領域２２ａ内の主表面側に形成されたｐ形シリコン領域（ｐ形半導体領域）２２ｂとからなるフォトダイオードにより構成されている。したがって、隣り合う光電変換セル２２間は、セル間分離領域２２ｄと絶縁層２０ｂとで電気的に絶縁分離されている。なお、本実施形態では、上述のシリコン層２０ｃの導電形がｎ形であって、光電変換セル２２の形成予定領域以外の部位にセル間分離領域２２ｄを形成することによって、それぞれシリコン層２０ｃの一部からなるｎ形シリコン領域２２ａを形成している。
【００２５】
また、受光素子２は、シリコン層２０ｃの主表面側に配設された導電性材料（例えば、アルミニウム）からなる複数の金属配線２７により複数個の光電変換セル２２が直列接続されており、一対の出力用電極２３ａ，２３ｂを介して出力を取り出せるようになっている。すなわち、受光素子２は、複数個の光電変換セル２２の直列回路の一端となるｐ形シリコン領域２２ｂがアノード電極となる出力用電極２３ａに接続され、上記直列回路の他端となるｎ形シリコン領域２２ａがカソード電極となる出力用電極２３ｂに接続されており、出力用電極２３ａ，２３ｂ間に接続する外部回路には複数個の光電変換セル２２の直列回路の両端電圧が印加されることになるのである。ここに、複数の光電変換セル２２が直列接続されていることにより、受光素子２の出力電圧を大きくすることができる。なお、各出力用電極２３ａ，２３ｂは、構成材料として金属配線２７と同じ金属材料を採用しており、金属配線２７と同時に形成されている。
【００２６】
以上説明した受光素子２は、絶縁層２０ｂの厚み方向において絶縁層２０ｂよりも半導体支持基板２０ａが第１の実装基板１０側となり且つ絶縁層２０ｂよりも各光電変換セル２２が第２の実装基板３０側となるようにして第２の実装基板３０にフリップチップ実装されている。要するに、発光素子１から放射された光は半導体支持基板２０ａおよび絶縁層２０ｂを通して各光電変換セル２２へ入射される。
【００２７】
また、受光素子２における第２の実装基板３０側の露出表面と第２の実装基板３０との間の間隙部は発光素子１から放射される光に対して透明な樹脂からなるアンダーフィル部５により封止されており、第２の実装基板３０における受光素子２との対向面にはアルミニウムなどの反射率の高い金属からなる反射層（図示せず）が配設されており、当該反射層の表面が発光素子１から放射され受光素子２およびアンダーフィル部５を通過した光を反射する光反射面を構成している。なお、上記反射層は、第２の実装基板３０に形成する配線と別に形成してもよいが、第２の実装基板３０に形成する配線の一部と兼用するようにしてもよい。
【００２８】
しかして、本実施形態の光起電力装置では、発光素子１が第１の実装基板１０にフリップチップ実装されるとともに受光素子２が第２の実装基板３０に実装されて発光素子１と受光素子２とが対向配置されているので、従来に比べて発光素子１と受光素子２とを接近させることが可能となり、従来に比べて受光素子２での光生成電流の増加を図れる。また、発光素子１から放射され受光素子２を通過した光がアンダーフィル部５を通過して上記光反射面で反射されて受光素子２へ再入射されるので、受光素子２の各光電変換セル２２で発生する光生成電流をより一層増加させることができる。
【００２９】
以下、上述の光起電力装置を用いた半導体リレーについて図２を参照しながら説明する。
【００３０】
本実施形態における半導体リレーは、発光素子１と、発光素子１に光結合され光起電力を発生する受光素子２と、ゲート端子（以下、ゲートと略称する）同士およびソース端子（以下、ソースと略称する）同士がそれぞれ共通接続された２個のｎチャネルＭＯＳＦＥＴ７ａ，７ｂからなる半導体スイッチ素子７とを備え、受光素子２の起電力に応答して半導体スイッチ素子７をオンオフさせるように構成されている。ここに、半導体スイッチ素子７は、ゲート・ソース間に受光素子２が接続されいる。つまり、半導体スイッチ素子７は、ゲートが受光素子２のアノード電極２３ａに電気的に接続され、ソースが受光素子２のカソード電極２３ｂに後述のバイアス抵抗Ｒ１を介して電気的に接続されている。半導体スイッチ素子７は、各ｎチャネルＭＯＳＦＥＴ７ａ，７ｂのドレイン端子（以下、ドレインと略称する）がそれぞれ主端子を構成し出力端子（リレー出力端子）８ａ，８ｂに接続されている。一方、発光素子１は、アノード電極２３ａおよびカソード電極２３ｂがそれぞれリレー入力端子６ａ，６ｂに接続されており、リレー入力端子６ａ，６ｂ間に図示しない駆動回路が接続されており、駆動回路が発光素子１への入力信号を与える駆動手段を構成している。なお、駆動回路は、例えば、駆動電源と抵抗との直列回路により構成される。
【００３１】
また、半導体スイッチ素子７におけるゲート同士の接続点とソース同士の接続点との間（制御入力端間）には、ゲート−ソース間に上記バイアス抵抗Ｒ１が接続されたノーマリオン型（デプレッション型）のｎチャネルＭＯＳＦＥＴ４１が接続されている。このノーマリオン型のｎチャネルＭＯＳＦＥＴ４１は、半導体スイッチ素子７の各ＭＯＳＦＥＴ７ａ，７ｂのゲート電荷を引く抜くために設けられている。さらに、ノーマリオン型のｎチャネルＭＯＳＦＥＴ４１のゲート−ソース間には、ゲート−ドレイン間が短絡されたｎチャネルＭＯＳＦＥＴ４２のソース−ドレイン間が接続されている。
【００３２】
なお、本実施形態では、受光素子２がＳＯＩ基板２０を用いて形成してあるので、当該ＳＯＩ基板２０に半導体スイッチ素子７を集積化することもできる。
【００３３】
以上説明した光起電力装置では、発光素子１への入力信号により発光素子１が発光すると、発光素子１からの光が封止部４を通して受光素子２へ照射されて、受光素子２の各光電変換セル２２において光起電力効果による光起電力が発生し、半導体スイッチ素子７がオンする。一方、発光素子１への入力信号がなくなると、発光素子１が消灯して受光素子２の出力がなくなるので、半導体スイッチ素子７がオフする。
【００３４】
ここにおいて、本実施形態における半導体リレーでは、上述の光起電力装置を採用していることにより、従来に比べて光起電力装置の受光素子２での光生成電流を増加させることができるので、従来に比べて半導体スイッチ素子７のターンオン時間（つまり、スイッチング時間）を短縮させることが可能となる。なお、本実施形態では、半導体スイッチ素子７を２個のｎチャネルＭＯＳＦＥＴにより構成した例について説明したが、１個のｎチャネルＭＯＳＦＥＴにより構成してもよいし、ｎチャネルＭＯＳＦＥＴに限らず、ｐチャネルＭＯＳＦＥＴ、ＩＧＢＴなどの他の半導体素子により構成してもよい。
【００３５】
（実施形態２）
ところで、実施形態１の光起電力装置では、各光電変換セル２２よりも発光素子１側に半導体支持基板２０ｂが存在するので、発光素子１の発光波長によっては発光素子１から放射された光の一部が半導体支持基板２０ｂ中で吸収され光エネルギが減衰してしまうという不具合がある。
【００３６】
これに対して、本実施形態の光起電力装置の基本構成は実施形態１と略同じであって、図３に示すように、受光素子２の半導体支持基板２０ａにおける発光素子１との対向面から絶縁層２０ｂに達する深さの凹所２０ｄが形成されている点が相違する。ここにおいて、凹所２０ｄは、全ての光電変換セル２２に発光素子１から放射された光が半導体支持基板２０ａを通らずに入射されるように開口形状および開口寸法を設定してある。凹所２０ｄは、例えば誘導結合プラズマ型のドライエッチング装置などの深堀加工が可能なエッチング装置を用いて、半導体支持基板２０ａにおいて凹所２０ｄに対応する部位を絶縁層２０ｂに達するまで垂直にエッチングすることによって形成している。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００３７】
しかして、本実施形態の光起電力装置では、受光素子２の半導体支持基板２０ａにおける発光素子１との対向面から絶縁層２０ｂに達する深さの凹所２０ｄが形成されているので、発光素子１から放射された光が光電変換セル２２よりも発光素子１側の半導体支持基板２０ａで吸収されるのを抑制することができ、実施形態１に比べて各光電変換セル２２への入射光量を増やすことが可能となるから、各光電変換セル２２で生成される光生成電流の増加を図れる。
【００３８】
なお、本実施形態の光起電力装置を実施形態１にて説明した半導体リレーに適用できることは勿論である。
【００３９】
（実施形態３）
本実施形態の光起電力装置の基本構成は実施形態２と略同じであって、図４に示すように、受光素子２の半導体支持基板２０ａに形成されている凹所２０ｄの開口幅が絶縁層２０ｂの厚み方向において絶縁層２０ｂに近づくほど狭くなっており、凹所２０ｄの内周面に反射率の高い金属材料（例えば、アルミニウム、銀など）からなる反射膜（図示せず）が形成されている点が相違する。なお、実施形態２と同様の構成要素には同一の符号を付して説明を省略する。
【００４０】
とことで、実施形態２ではドライエッチング装置により凹所２０ｄを形成しているので凹所２０ｄの内周面が粗面化されているが、本実施形態では、半導体支持基板２０ａおよびシリコン層２０ｃそれぞれの表面を（１００）面としてあり、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）溶液などのアルカリ系溶液を用いた異方性エッチングにより絶縁層２０ｂに達する深さの凹所２０ｄを半導体支持基板２０ａに形成しており、凹所２０ｄの内周面が（１１１）面で鏡面となっている。すなわち、本実施形態では、凹所２０ｄの内周面を鏡面に仕上げることが可能（鏡面エッチングが可能）なエッチング液を用いて凹所２０ｄを形成している。また、本実施形態では、凹所２０ｄの開口幅が絶縁層２０ｂの厚み方向において絶縁層２０ｂから離れるほど大きくなっているので、凹所２０ｄの開口幅が一定の場合に比べて、凹所２０ｄの内周面に上記反射膜を容易に形成することができる。なお、上記反射膜の成膜方法としては、例えば、蒸着法などを採用すればよい。
【００４１】
本実施形態では、凹所２０ｄの内周面に形成された上記反射膜によって、発光素子１から放射された光を反射させることが可能となり、上記凹所２０ｄおよび上記反射膜を形成した半導体支持基板２０ａが、絶縁層２０ｂにおける発光素子１との対向面側で発光素子１の周部を全周に亘って囲み発光素子１から放射された光を反射する反射枠を構成している。なお、半導体支持基板２０ａが発光素子１の光を反射するような材料により構成されている場合には、上記反射膜を特に設ける必要はない。
【００４２】
しかして、本実施形態の光起電力装置では、発光素子１から側方へ放射された光を上記反射枠の内周面（つまり、凹所２０ｄの内周面に被着された上記反射膜）にて反射させて各光電変換セル２２へ入射させることが可能となり、各光電変換セル２２で発生する光生成電流をさらに増加させることができる。また、上記反射枠が受光素子２を形成する基板として用いるＳＯＩ基板２０の一部を利用して形成されているので、反射枠を別部材として形成して絶縁層２０ｂに固着する場合に比べて製造が容易になる。
【００４３】
なお、本実施形態の光起電力装置を実施形態１にて説明した半導体リレーに適用できることは勿論である。
【００４４】
【発明の効果】
請求項１の発明は、上記構成を採用したことにより、発光素子が第１の実装基板にフリップチップ実装されるとともに受光素子が第２の実装基板に実装されて発光素子と受光素子とが対向配置されているので、従来に比べて発光素子と受光素子とを接近させることが可能となり、従来に比べて受光素子での光生成電流の増加を図れるという効果がある。
【００４５】
請求項２の発明は、上記構成を採用したことにより、複数の光電変換セルが直列接続されているので、前記受光素子の出力電圧を大きくすることができ、また、前記発光素子から放射された光が光電変換セルよりも前記発光素子側で吸収されるのを抑制することができ、光電変換セルで生成される光生成電流の増加を図れるという効果がある。
【００４６】
請求項３の発明は、上記構成を採用したことにより、前記発光素子から側方へ放射された光を前記各光電変換セルへ入射させることが可能となり、前記各光電変換セルで発生する光生成電流をさらに増加させることができるという効果がある。
【００４７】
請求項４の発明は、上記構成を採用したことにより、前記受光素子を形成する基板として厚み方向の中間に絶縁層が形成された所謂ＳＯＩ基板を利用することが可能となり、前記反射枠を別部材として形成して絶縁層に固着する場合に比べて製造が容易になるという効果がある。
【００４８】
請求項５の発明は、上記構成を採用したことにより、前記発光素子から放射され前記受光素子を通過した光がアンダーフィル部を通過して光反射面で反射されて前記受光素子へ再入射されるので、前記受光素子で発生する光生成電流をより一層増加させることができるという効果がある。
【００４９】
請求項６の発明は、上記構成を採用したことにより、従来に比べて光起電力装置の受光素子での光生成電流を増加させることができるので、従来に比べて半導体スイッチ素子のスイッチング時間を短縮させることが可能となるという効果がある。
【図面の簡単な説明】
【図１】実施形態１における光起電力装置の概略断面図である。
【図２】同上における半導体リレーの回路図である。
【図３】実施形態２における光起電力装置の概略断面図である。
【図４】実施形態３における光起電力装置の概略断面図である。
【図５】従来例を示す光起電力装置の概略断面図である。
【符号の説明】
１  発光素子
２  受光素子
３  パッケージ
４  封止部
５  アンダーフィル部
１０  第１の実装基板
１１ａ，１１ｂ  バンプ
２０  ＳＯＩ基板
２０ａ  半導体支持基板
２０ｂ  絶縁層
２０ｃ  シリコン層
２０ｄ  凹所
２２  光電変換セル
２２ａ  ｎ形シリコン領域
２２ｂ  ｐ形シリコン領域
２３ａ，２３ｂ  出力用電極
３０  第２の実装基板
３１ａ，３１ｂ  バンプ
【図１】
2004179218.tif 000003
【図２】
2004179218.tif 000004
【図３】
2004179218.tif 000005
【図４】
2004179218.tif 000006
【図５】
2004179218.tif 000007