(57)【要約】【課題】アナログ信号の良好なサンプルを非常に高いサンプリングレートで提供することができる直接サンプリング回路すなわち構造（より簡単に、シグマ−デルタミクサ）を有するシグマ−デルタＡＤＣを得る。【解決手段】シグマ−デルタアナログ／デジタルコンバータはノイズ整形および高周波動作等の利点を提供するが、低ノイズ特性で高度にオーバサンプリングされた離散時間サンプルストリームを供給するのに必要なサンプリング回路は設計および実現が困難である。本発明はこのようなサンプリング回路３１０を有するシグマ−デルタミクサ３００を提供し、かつ低ノイズ特性のスイッチトキャパシタ３０７，３０８，３０９を使用しながら同時に高度にオーバサンプリングされた離散時間サンプルストリームを供給できるサンプリング回路を開示する。【選択図】図３ａ
2004289793.tif 000002
【特許請求の範囲】
【請求項１】
離散時間サンプルストリームを供給する回路であって、
信号の流れを調整し、制御信号により制御されるスイッチと、
前記スイッチに接続され、前記スイッチが信号の流れを許す時に信号を積分するヒストリキャパシタと、
前記ヒストリキャパシタに並列接続されて信号を積分する回転キャパシタであって、回転キャパシタ上に蓄積された信号が読み出されてサンプルを作り出す少なくとも２つの回転キャパシタと、
回転キャパシタに接続された帰還信号線と、
を含む回路。
【請求項２】
請求項１に記載の回路であって、ヒストリキャパシタおよび１つの回転キャパシタが任意所与の時間に信号を積分している回路。
【請求項３】
請求項１または２に記載の回路であって、各回転キャパシタはＭ個の回転キャパシタのバンクであり、Ｍは整数である回路。
【請求項４】
請求項１，２または３に記載の回路であって、各回転キャパシタはＣRの容量値を有しヒストリキャパシタはＣHの容量値を有し、ＣRの容量値はＣHの容量値よりも遥かに小さい回路。
【請求項５】
請求項４に記載の回路であって、各回転キャパシタは制御信号に接続された別々のスイッチにより制御される回路。
【請求項６】
信号入力と、
信号入力に接続された、離散時間電荷領域内で動作するサンプリング回路であって、信号入力から供給される信号を離散時間サンプルストリーム（ＤＴＳＳ）に変換する回路を含むサンプリング回路と、
サンプリングユニットに接続された離散時間処理装置であって、離散時間サンプルストリームをフィルタリングする回路を含む離散時間処理装置と、
離散時間処理装置およびサンプリングユニットに接続された帰還信号線であって、離散時間処理装置により出力された情報をサンプリングユニットに運ぶ帰還信号線と、
を含むシグマ−デルタミクサ。
【請求項７】
請求項６に記載のシグマ−デルタミクサであって、離散時間処理装置は、
サンプリング回路に接続され、離散時間サンプルストリームをフィルタリングする回路を含む離散時間処理装置と、
離散時間処理装置に接続され、フィルタリングされた離散時間サンプルストリームをデジタル化する回路を含む量子化器と、
を含むシグマ−デルタミクサ。
【請求項８】
請求項６または７に記載シグマ−デルタミクサであって、離散時間処理装置は離散時間サンプルストリームを利得制御する回路も含むシグマ−デルタミクサ。
【請求項９】
請求項６，７または８に記載のシグマ−デルタミクサであって、さらに、離散時間処理装置に接続された入力および帰還信号線に接続された出力を有し、デジタル信号をアナログ信号に変換するデジタル／アナログコンバータを含むシグマ−デルタミクサ。
【請求項１０】
請求６，７，８または９に記載のシグマ−デルタミクサであって、
離散時間処理装置（ＤＴＰ）は、
サンプリングユニットに接続され、ＤＴＳＳをフィルタリングする回路を含む離散時間アナログ信号処理装置（ＤＴＡＳＰ）と、
ＤＴＡＳＰに接続され、ＤＴＡＳＰから作り出される出力をデジタル値に変換する量子化器と、を含み、
シグマ−デルタミクサは、さらに、
量子化器の出力に接続され、量子化器の出力をアナログ信号に変換するデジタル／アナログコンバータ（ＤＡＣ）と、
ＤＡＣに接続された帰還機構であって、帰還信号線に接続された出力を有し、ＤＡＣにより作り出されるアナログ信号を入力信号に結合される帰還信号に変換する回路を含む帰還機構と、を含むシグマ−デルタミクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に無線通信システムに係り、特に、直接サンプリングミクサを内蔵する受信機内でオーバサンプリングシグマ−デルタＡＤＣ構造を実現することに関するものである。
【背景技術】
【０００２】
アナログ／デジタルコンバータ（ＡＤＣ）はアナログ信号を同じ信号のデジタル表現に変換するのに使用される。ＡＤＣは医療および娯楽から通信（音声およびデータ共）までの多様な応用において使用される。２つの主要なタイプのＡＤＣ、すなわち、パルス符号変調（ＰＣＭ）ＡＤＣおよびシグマ−デルタＡＤＣがある。ＰＣＭ ＡＤＣは被変換信号を周期的にサンプリングし、次に、各サンプルを量子化してデジタル表現とすることにより機能する。したがって、被変換信号は最初に離散時間サンプルストリームとなり、次に、デジタルビットストリームとなる。一方、シグマ−デルタＡＤＣは典型的にシングルビット量子化器（マルチビットシグマ−デルタＡＤＣも存在するが）を使用して誤差関数を、被変換信号ではなく、デジタルビットストリームに変換する。誤差関数は被変換信号と量子化出力のアナログバージョン間の差分として定義される。
【０００３】
シグマ−デルタＡＤＣは低速から中速の変換速度で高分解能を必要とする応用において広く使用される。ＰＣＭ ＡＤＣに優るシグマ−デルタＡＤＣの利点は、シグマ−デルタＡＤＣが通常シングルビットまたは低マルチビット（２，３，または４ビット）量子化器を使用して、通常大きいビット数（８以上）を有する量子化器を使用するＰＣＭ ＡＤＣよりもシグマ−デルタＡＤＣの精度要求条件を遥かに低くすることである。シグマ−デルタＡＤＣのもう一つの利点は、それらが変換している信号の帯域幅よりも典型的に遥かに高い周波数で動作できることである。所要周波数よりも高い周波数で動作することは一般的にオーバサンプリングと呼ばれ、所要周波数よりもＫ倍高い周波数で動作しているＡＤＣはＫ倍オーバサンプリングＡＤＣと呼ばれる。
【０００４】
高サンプリングレートで動作するシグマ−デルタＡＤＣの典型的なインプリメンテーションの使用により遭遇する困難は、高オーバサンプリングレートを有する離散時間サンプルストリームを実際のシグマ−デルタＡＤＣに供給して実際のアナログ／デジタル変換を行うことができるような、一般的にアナログ信号と呼ばれる被変換信号のサンプリングである。クロックジッタ（すなわち、予期クロック周波数からの変動）はサンプリング回路における共通問題である。相当な量のクロックジッタを有する離散時間サンプルストリームは、デジタルデータストリームへ変換されると相当な量のノイズを有し、全体システムの性能が低下する。さらに、典型的なサンプルホールド回路（サンプルを供給するのに一般的に使用される回路）は、供給するサンプルストリームの品質をひどく低下させることがある非理想的性質を有する傾向がある。典型的なサンプルホールド回路は利得不整合およびオフセット、およびタイミング不整合の問題を有することがある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、アナログ信号の良好なサンプルを非常に高いサンプリングレートで供給することができる直接サンプリング回路すなわち構造（より簡単に、シグマ−デルタミクサ）を有するシグマ−デルタＡＤＣに対する必要性が生じている。
【課題を解決するための手段】
【０００６】
一側面において、本発明は離散時間サンプルストリームを供給する回路を提供し、この回路は信号の流れを調整するスイッチを含み、スイッチは制御信号により制御され、ヒストリキャパシタがスイッチに接続されており、ヒストリキャパシタはスイッチが信号の流れを許す時に信号を積分し、少なくとも２つの回転キャパシタがヒストリキャパシタに並列接続されており、回転キャパシタは信号を積分し回転キャパシタ上に蓄積された信号が読み出されてサンプルを作り出し、帰還信号線が回転キャパシタに接続されている。
【０００７】
もう一つの側面において、本発明は信号入力と、信号入力に接続され、離散時間電荷領域内で動作するサンプリング回路であって、信号入力により供給される信号を離散時間サンプルストリーム（ＤＴＳＳ）に変換する回路を含むサンプリング回路と、サンプリングユニットに接続された離散時間処理装置であって、離散時間サンプルストリームをフィルタリングする回路を含む離散時間処理装置と、離散時間処理装置およびサンプリングユニットに接続された帰還信号線であって、離散時間処理装置により出力された情報をサンプリングユニットに運ぶ帰還信号線と、を含むシグマ−デルタミクサを提供する。
【０００８】
本発明はいくつかの利点を提供する。例えば、本発明の好ましい実施例を使用すれば複雑な増幅器その他の能動回路を使用することなく良質のサンプルストリームを供給することができるサンプリング構造が提供される。本発明は製作が簡単なキャパシタ、スイッチおよびタイミング回路を使用する。
【０００９】
また、本発明の好ましい実施例を使用してサンプルストリーム上に最少量のノイズしかない良質なサンプルストリームが高いサンプルレートで供給される。低ノイズレベルはシグマ−デルタミクサおよびシグマ−デルタミクサに接続された任意のデジタル回路の全体性能の向上を助ける。
【００１０】
さらに、本発明の好ましい実施例を使用して非常に高度にオーバサンプリングされかつダウンコンバートされた信号ストリームを従来のシグマ−デルタＡＤＣ構造に供給する方法が提供される。
【実施例】
【００１１】
添付図に関して下記の記述を読めば本発明の前記した特徴をより明確に理解することができる。さまざまな実施例の作成および使用について以下に詳細に検討する。しかしながら、本発明は広範な特定状況において実施することができる多くの応用可能な発明概念を提供することを理解しなければならない。検討される特定の実施例は本発明を作成および使用するための特定の方法を単に図解するに過ぎず、発明の範囲を制限するものではない。
【００１２】
下記の検討は特定タイプの無線受信機ミクサおよび２.４ギガヘルツ周波数帯域で動作しBluetooth技術標準に従うその回路に集中する。Bluetooth技術標準は低電力および低コストで物理的ケーブリングに代わる物を目的とする短距離無線通信網について明記している。Bluetooth技術標準は“Specification of the Bluetooth System, Version 1.1, February 22, 2001”の文書に明記されており、参照としてここに組み入れられている。検討はBluetooth無線機に集中するが、本発明は他の周波数帯域および他の技術標準で動作することができ、したがって、この検討は本発明を２.４ギガヘルツで動作するBluetoothトランシーバに限定するものと解釈してはならない。例えば、本発明はGPS(global positioning system)，low-earth orbit satellite system ベース通信システムおよびセルラーベース通信システムにも応用される。セルラーベースシステムは、さまざまなキャリア周波数で動作する他のデジタル通信技術と共に、第１、第２、および第３世代（および、その先の）デジタル電話システム、時分割多元接続（ＴＤＭＡ）、符号分割多元接続（ＣＤＭＡ）、移動通信用グローバルシステム（ＧＳＭ）技術を含むことができる。さらに、本発明の受信機ミクサは有線受信機にも応用される。
【００１３】
次に、図１は１次シグマ−デルタＡＤＣ１００を示すブロック図である。図１ａはサンプリング回路１０５を有するシグマ−デルタＡＤＣ１００を示している。典型的には、サンプリング回路１０５はシグマ−デルタＡＤＣ１００の一部を構成しないものと考えられる。サンプリング回路１０５は連続時間（アナログ）信号x(t)から離散時間サンプルストリームx[n]を提供する。広く使用されるサンプリング技術はサンプルホールド回路であり、それはその入力信号の値を指定された時間だけ保持する。この時間が切れると、トラックホールド回路がその入力信号の電流値を追加時間だけ保持する。また、図１はシグマ−デルタＡＤＣ１００の機能ブロック間の相互接続上の信号の名称を表示している。例えば、信号x[n]はアナログ信号x(t)の離散時間サンプルストリームを表わす。
【００１４】
最初の初期反復において、離散時間サンプルストリームx[n]は離散時間積分器１１０により積分（加算）される。後続する全ての反復において、離散時間積分器１１０は誤差サンプルストリームu[t]を積分（加算）する。それは、初期反復において、差分サンプルストリームya[n]がゼロに等しいためである。離散時間積分器１１０は遅延ブロック（ｚ−領域内の遅延として表わされる、ｚ-1）１１５および加算点１１７として実現される。離散時間積分器１１０の出力は量子化器１２０への入力となる。通常、量子化器１２０はシングルビット量子化器であるが、マルチビット量子化器を使用することもできる。量子化器１２０は離散時間積分器１１０の出力を取り出してデジタルビット値へ変換する。量子化器１２０の出力，y[n]，はシグマ−デルタＡＤＣ１００の出力でもある。
【００１５】
シグマ−デルタＡＤＣ１００の出力である他に、量子化器１２０の出力はデジタル／アナログコンバータ（ＤＡＣ）１３０を介して加算ノード１４０へ帰還される。ＤＡＣ１３０はデジタル値，y[n]，をアナログ値，ya[n]，へ変換し戻し、それは離散時間サンプルストリームx[n]から減じられる。減算は加算点１４０において実施される。１次シグマ−デルタＡＤＣの動作は本発明の技術にある程度習熟した人であればよく理解できるものと思われるため、これ以上検討しない。
【００１６】
次に、図２はスイッチトキャパシタサンプリング回路を有するシグマ−デルタミクサ２００の一般的なブロック図を示し、本発明の好ましい実施例では、シグマ−デルタミクサ２００はスイッチトキャパシタを使用して構成される。“ミクサ付シグマ−デルタＡＤＣ”という用語は“シグマ−デルタミクサ”と置き換えられることをお判り願いたい。サンプリング回路２１０は連続時間アナログ信号，x(t)，を離散時間サンプルストリームx[n]へ変換するのに使用される。次に、離散時間サンプルストリームx[n]は離散時間信号処理装置２２０に供給され、その機能は利得制御および／またはフィルタリングを含むことができる。離散時間信号処理装置２２０内で実施されるフィルタリングに応じて、シグマ−デルタミクサ２００の次数は変動することがある。離散時間信号処理装置２２０が１次積分を実施する場合には、シグマ−デルタミクサ２００は１次シグマ−デルタＡＤＣと同様に動作する。フィルタリング（恐らくは、さらに利得制御）された後で、離散時間サンプルストリームは量子化器２３０に転送される。
【００１７】
量子化器２３０はシングルビットまたはマルチビット量子化器とすることができる。シングルビット量子化器は、サンプルの値に応じて、サンプル値を２つの値の一方、典型的には＋１または−１へ変換するだけである。量子化器２３０の出力はデジタルデータストリーム，y[n]，であり、シグマ−デルタミクサ２００の出力でもある。シグマ−デルタミクサ２００の出力である他に、量子化器２３０の出力はシグマ−デルタミクサ２００の後続出力の発生に使用するためにサンプリング回路２１０へ帰還される。
【００１８】
デジタルデータストリーム，y[n]，は帰還ループを介してシグマ−デルタミクサ２００へ帰還される。帰還ループ内にデジタル／アナログコンバータ（ＤＡＣ）２４０がある。ＤＡＣ２４０はデジタルデータストリーム，y[n]，を離散時間サンプルストリーム，ya[n]，へ変換する。次に、離散時間サンプルストリームは離散時間サンプルストリーム，ya[n]，を入力信号，x[n]，の離散時間サンプルストリームと結合するのに使用される帰還機構２５０へ供給される。サンプリング回路２１０はスイッチトキャパシタを使用するため、２つの離散時間サンプルストリーム，ya[n]およびx[n]，の結合は２つの離散時間サンプルストリームの単純な加算（または、減算）では達成されない。
【００１９】
次に、図３ａは本発明の好ましい実施例に従ってミクサ／サンプリング回路が帰還ループの外側にあるスイッチトキャパシタサンプリングおよび帰還回路を有する１次シグマ−デルタミクサ３００の一部を示すブロック図である。図３ａはスイッチトキャパシタサンプリング回路および帰還ループの一部ではないサンプリング回路を有するスイッチトキャパシタ帰還回路を使用するシグマ−デルタミクサを通る単一信号経路を示している。多くの応用において、差動シグナリングを使用するのが一般的である。差動シグナリングにおいて、実際の信号は２つの異なる信号（および信号線）により運ばれ、一方は正信号と呼ばれ他方は負信号と呼ばれる。したがって、図３ａに示すシグマ−デルタミクサを差動シグナリングで使用するために、第２の信号経路が追加される。第２の信号経路は図示された信号経路と本質的に同じであり、本発明の技術にある程度習熟した人であれば図３ａのシグマ−デルタミクサを差動シグナリングを使用するシグマ−デルタミクサへどのように拡張するかを容易に理解できる。
【００２０】
シグマ−デルタミクサ３００は無線周波数（ＲＦ）電流を供給する相互コンダクタンス増幅器（ＴＡ）３０５を含んでいる。本発明の好ましい実施例では、ＲＦ電流はデジタル形式に変換される信号を表わす。ＲＦ電流はアンテナ（図示せず）または他のＲＦ源（やはり、図示せず）によりＴＡ３０５へ運ぶことができる。次に、ＲＦ電流はサンプリング回路３１０へ転送される。サンプリング回路３１０はスイッチトキャパシタを使用して実現される。サンプリング回路内にスイッチトキャパシタを使用することは04/12/2002に出願された同時出願中の非仮出願“Sampling Mixer with Asynchronous Clock and Signal Domains”でより詳細に検討されており、この出願は本開示の一部としてここに組み入れられている。
【００２１】
ＲＦ電流はヒストリキャパシタ３０７，ＣH，により積分される、すなわち、電荷がヒストリキャパシタ３０７上に蓄積される。ヒストリキャパシタ３０７へのＲＦ電流の流れはスイッチ３１２により制御される。好ましくは、スイッチ３１２は局部発振器（ＬＯ）により発生される信号に接続され、ＬＯにより発生される信号が正である時は常に閉じる。この信号はＬＯ+と呼ばれる。あるいは、スイッチ３１２はデジタルコントロールユニット（ＤＣＵ）３１７により発生される信号により制御される。ヒストリキャパシタ３０７の他に、やはりＲＦ電流を積分するのに使用されるいくつかの回転キャパシタ３０８および３０９がある。本発明の好ましい実施例では、図３ａに示す各回転キャパシタ３０８および３０９は、実際には、Ｍ個（好ましくは、４つ）の回転キャパシタのバンクである。図３ａは２つの回転キャパシタ３０８および３０９の容量値をＭ*ＣRとして示しており、ＣRは単一回転キャパシタの容量である。しかしながら、任意所与の時間において、回転キャパシタプラスヒストリキャパシタ３０７の１つしかＲＦ電流を積分していない。本発明の好ましい実施例では、ＣRに対するＣHの容量比は５０以上である。
【００２２】
ＲＦ電流を積分するのに使用される特定の回転キャパシタの制御および選択はＤＣＵ３１７により実施される。ＤＣＵ３１７はスイッチ３１４および３１５を使用して回転キャパシタを制御および選択する。本発明の好ましい実施例では、ＤＣＵ３１７が特定の回転キャパシタを選択する時は、他の回転キャパシタを全て消勢し選択された回転キャパシタだけを活性化する。本発明の好ましい実施例では、ヒストリキャパシタ３０７はＲＦ電流を連続的に積分するのではなく、ＲＦサイクル毎に１回ＲＦ電流を積分する。ＤＣＵ３１７はＲＦスイッチ３１２を使用してヒストリキャパシタ３０７も制御する。
【００２３】
ヒストリキャパシタ３０７および回転キャパシタ３０８および３０９が指定された時間だけＲＦ電流を積分した後で、回転キャパシタ上に蓄積された電荷が読み出される。読み出された電荷はＲＦ電流の単一離散時間サンプルを与える。本発明の好ましい実施例では、回転キャパシタから電荷が読み出された後で、回転キャパシタはリセットされ回転キャパシタ上でバイアス電圧がプリセットされる。回転キャパシタおよび電荷リセットおよび電圧プリセットの使用は05/16/2002に出願されたもう一つの非仮出願“Efficient Charge Transfer Using a Switched Capacitor Resistor”でより詳細に検討されており、この出願は本開示の一部としてここに組み入れられている。
【００２４】
回転キャパシタにより蓄積された電荷を周期的に読み出すことにより、サンプリング回路３１０は離散時間サンプルストリーム，u[n]（離散入力信号，x[n]，と帰還信号ya[n]との差分（これは図１に機能的に示される））を作り出す。各離散時間サンプルは作り出された後で、離散時間アナログ信号処理装置（ＤＴＡＳＰ）３２０に供給される。ＤＴＡＳＰ３２０はとりわけ利得制御およびフィルタリングを実施するのに使用することができる。本発明の好ましい実施例では、ＤＴＡＳＰ３２０はスイッチトキャパシタおよびバァッファを使用して実現される。スイッチトキャパシタおよびバァッファから実現されるため、ＤＴＡＳＰ３２０はサンプリング回路３１０と同様に電荷共有を介して動作する。
【００２５】
次に、図４は本発明の好ましい実施例に従ってＤＴＡＳＰ３２０内に無限長インパルス応答（ＩＩＲ）フィルタリング段４００を実現するための能動バァッファ４０５の使用を示す図である。実際上、バァッファ４０５はＩＩＲフィルタリング動作において能動的役割は演じない。むしろ、それはバァッファキャパシタ４１０，ＣB，からの電圧を感知して駆動インピーダンスの低い出力へ与えるのに使用される。電荷読出フェーズ中に、ＲＦスイッチ４１５は回転キャパシタ４２０（ここでは、Ｍ*ＣRの値の単一キャパシタとして示されている）をバァッファキャパシタ４１０に接続する。前記したように、Ｍは単一キャパシタバンク内の回転キャパシタ数であり、この例では、Ｍ＝４である。電荷読出フェーズ、すなわち、単一離散時間サンプル生成の終りに、スイッチ４１５が開いて回転キャパシタ４２０をキャパシタ４１０から切断する。切断された後で、回転キャパシタ４２０は電荷がリセットされている。ＩＩＲフィルタリング動作を生じるのは回転キャパシタ上に蓄積された電荷のリセットである。本発明の好ましい実施例では、ＩＩＲフィルタリング動作は１次である。利得制御を所望する場合には、利得は出力バァッファ４０５における能動または受動手段により達成することができる。
【００２６】
図３ａに戻って、ＤＴＡＳＰ３２０の出力は次に量子化器３３０に供給される。量子化器３３０はアナログ値（ここでは、アナログサンプル値）をデジタル値に変換するのに使用される。例えば、量子化器３３０がシングルビット量子化器であれば、それはアナログ値を閾値に対して比較する。アナログ値が閾値よりも下であれば、量子化器３３０は一方の指定されたビット値を出力し、アナログ値が閾値以上であれば、量子化器は他方のビット値を出力する。マルチビット量子化器は同様に動作するが、アナログ値を２N−１閾値と比較し、Ｎはマルチビット量子化器内のビット数であり、２Nの可能なビット値の１つを出力として作り出す。
【００２７】
ＤＴＡＳＰ３２０を使用する代わりに、従来のシグマ−デルタＡＤＣ積分器を使用することができる。ＤＴＡＳＰ３２０はスイッチトキャパシタおよび出力バァッファを使用してフィルタリングおよび恐らくは利得制御を行う。より伝統的なシグマ−デルタＡＤＣ積分器はヒストリキャパシタ３０８および３０９およびスイッチ３１４および３１５のすぐ後で量子化器３３０の前に取り付ける。量子化器３３０も従来のシグマ−デルタＡＤＣ内で使用できるものと同様とすることができる。本発明の好ましい実施例では、量子化器３３０に特別な要求条件や制約が課されることはない、すなわち、通常の量子化器を使用することができる。
【００２８】
量子化器３３０の出力，y[n]，はシグマ−デルタミクサ３００の出力である。前記したように、量子化器３３０の出力はそれと入力信号との間の差分関数の発生に使用するためにサンプリング回路３１０にも帰還される。量子化器３３０の出力，y[n]，はデジタル値でありアナログ値に変換し戻さなければならない。これはデジタル／アナログコンバータ（ＤＡＣ）３４０を介して達成される。電流切替型ＤＡＣはＤＡＣ３４０として使用できるＤＡＣの例である。電流切替型ＤＡＣはそれが入力として受入れるデジタル値に応じてある量の電流を作り出す。シングルビット電流切替型ＤＡＣの場合には、電流切替型ＤＡＣは切替え可能な電流源として動作する。マルチビット量子化器が利用される場合には、ＤＡＣ３４０は電流を単純にスイッチオンオフするのではなく、異なる大きさの電流を作り出すように構成することができる。例えば、シングルビット量子化器ではなくｋ−ビット量子化器が使用される場合には、ＤＡＣ３４０は２kの異なる出力値の１つを作り出す。
【００２９】
ＤＡＣ３４０により作り出された電流は量子化器３３０の出力，y[n]，を離散時間サンプルストリーム，x[n]，から減じるために帰還機構３５０により使用される。サンプリング回路はスイッチトキャパシタを使用するため、y[n]は単純にx[n]から減じることができない。ＤＡＣ３４０により作り出された電流は予帰還キャパシタ３５１，ＣX，により積分される。電流の積分により予帰還キャパシタ３５１上に電荷が蓄積される。予帰還キャパシタ３５１が指定された時間だけ電流を積分した後で、ＤＣＵ３１７から供給される制御信号により一対のスイッチ（３５３または３５５）が閉じられる。一対のスイッチが閉じると、キャパシタ３５１上に蓄積された電荷は、閉じた一対のスイッチに応じて、２つの帰還キャパシタ（ＣF）３５２または３５４の一方と共有される。帰還キャパシタ，ＣF，の一方と共有された電荷はその後２つの回転キャパシタ３０８の３０９の一方と共有される（やはり、どのスイッチ対が閉じられるかに応じて）。量子化器の出力，y[n]，が離散時間サンプルストリーム，x[n]，から減じるのは回転キャパシタと共有される電荷を介して行われる。
【００３０】
図からお判りのように、図３ａのサンプリング構造は信号ＬＯ+がアクティブである時しかＲＦ電流をサンプルしない。したがって、放置されるとＲＦ電流のほぼ半分が失われる。図３ａに示す構造がイナクティブである時は、ＲＦ電流をサンプルするのにＬＯ+信号の反形（ＬＯ-）により制御されるスイッチを有する、逆構造と呼ばれる、類似サンプリング構造（図示せず）が使用される。結合されると、２つのサンプリング構造の出力は完全なＲＦ電流の離散時間サンプルストリームを供給する。本発明の好ましい実施例では、逆サンプリング構造の出力はＤＴＡＳＰ３２０にも供給される。次に、ＤＴＡＳＰ３２０は２つの離散時間サンプルストリームを１つに結合し、後の処理でそれを使用する。
【００３１】
次に、図３ｂは本発明の好ましい実施例に従ったサンプリング回路３１０をより詳細に示す図である。図３ａに示したサンプリング回路３１０はＭ*ＣRの容量を有する単一併合サンプリングキャパシタを有し、ＣRは単一回転キャパシタの容量として定義されＭは単一回転キャパシタバンク内の回転キャパシタ数である。サンプリングキャパシタを単一併合キャパシタとして示す目的は線図を単純化することである。実際上、単一サンプリングキャパシタは複数の回転キャパシタで置換されることが好ましい。図３ｂはサンプリング回路の好ましい実施例を示している。
【００３２】
図３ｂは図３ａに示すシグマ−デルタミクサ３００の一部しか示していない。シグマ−デルタミクサ３００のその部分は相互コンダクタンス増幅器３０５およびサンプリング回路３１０を含んでいる。サンプリング回路３１０は局部発振器により発生される信号により駆動されるスイッチ３１２およびヒストリキャパシタ３０７を含んでいる。サンプリングキャパシタ３０８および３０９は、各々が、回転キャパシタバンクにより置換されている。各回転キャパシタバンクはいくつかの回転キャパシタを有し、ここでは、各回転キャパシタバンク内に４つの回転キャパシタがある。
【００３３】
ここでは、サンプリングキャパシタ３０８は４つの回転キャパシタ、例えば、回転キャパシタ３１６のバンクである。ＤＣＵ３１７により駆動されるスイッチ３１４は単一スイッチ３１８により置換される。スイッチ３１８もＤＣＵ３１７により駆動され、回転キャパシタ３１６を活性化または消勢するのに使用される。回転キャパシタ上に蓄積された電荷を読み出すためにもう一つのスイッチ３１９が使用される。図３ｂに示すサンプリング回路は好ましい実施例であるが、図３ａに示すサンプリング回路の使用により完全に機能的なシグマ−デルタミクサとなる。
【００３４】
本発明の好ましい実施例では、本発明の適切な動作にとってバァッファキャパシタ３５１は存在する必要がない。バァッファキャパシタ３５１は存在しなければ、ＤＡＣ３４０により供給される電流は帰還キャパシタ３５２または３５４のいずれかにより直接積分される。図３ａに示すように、提供される帰還は２レベル帰還（＋／−）とすることができる。これはシングルビット量子化器の実現である。２レベル帰還は付加ＤＡＣ３４０出力の追加によりマルチレベル帰還を提供するように修正することができる。
【００３５】
次に、図３ｃはスイッチトキャパシタサンプリングおよび帰還回路を有するシグマ−デルタミクサ３６０を示すブロック図であり、本発明の好ましい実施例では、サンプリング回路は構造的に帰還ループの外側である。図３ａはシグマ−デルタミクサの一部を示すが、図３ｃは直角位相作動モードが使用されている場合の完全なシグマ−デルタミクサを示している。本質的に、シグマ−デルタミクサ３６０は３回追加繰返した信号経路を有するシグマ−デルタミクサ３００と同じである。
【００３６】
図３ａおよび３ｂに示すシグマ−デルタミクサはサンプリング回路が構造的に帰還ループの外側となるように構成される。あるいは、サンプリング回路を構造的に帰還ループの内側にもってくることができる。
【００３７】
次に、図５はスイッチトキャパシタサンプリングおよび帰還回路を有するシグマ−デルタミクサ５００のハイレベル図を示しており、本発明の好ましい実施例では、サンプリング回路は構造的に帰還ループの内側である。帰還ループの配置を除けば、シグマ−デルタミクサ５００は図２に示すシグマ−デルタミクサと同じ設計である。サンプリング回路２１０（図２）のように帰還が構造的にサンプリング回路の後に注入されるのではなく、サンプリング回路５１０のように帰還は構造的にサンプリング回路の前に注入される。
【００３８】
次に、図６ａはスイッチトキャパシタサンプリングおよび帰還回路を有する１次シグマ−デルタミクサ６００の一部を示すブロック図であり、本発明の好ましい実施例では、サンプリング回路６１０は構造的に帰還ループの内側である。図３ａに関して前記したように、シグマ−デルタミクサ６００は差動シグナリングで動作するシグマ−デルタミクサ６００に必要ないくつかの信号経路の中の１つを示している。
【００３９】
シグマ−デルタミクサ６００はＲＦ電流を供給する相互コンダクタンス増幅器（ＴＡ）６０５を含んでいる。ＲＦ電流はそれをサンプリングしてＲＦ電流の離散時間サンプルストリームを供給する責任があるサンプリング回路６１０に転送される。ＲＦ電流の流れはスイッチ６１１により制御される。本発明の好ましい実施例では、スイッチ６１１は局部発振器（ＬＯ）により発生される信号により駆動される。あるいは、スイッチ６１１はデジタルコントロールユニット（ＤＣＵ）６０９から発生される信号により駆動することができる。サンプリング回路６１０はスイッチトキャパシタを使用して生成され、動作の詳細な説明は前記したとおりである。離散時間サンプルストリームは離散時間アナログ信号処理装置（ＤＴＡＳＰ）６１５に供給される。ＤＴＡＳＰ６１５は利得制御およびフィルタリングを行うのに使用される。本発明の好ましい実施例では、ＤＴＡＳＰ６１５は１次フィルタリング動作を提供し、したがって、１次シグマ−デルタＡＤＣに必要なフィルタリングを提供するように構成される。
【００４０】
ＤＴＡＳＰ６１５の出力は、次に、量子化器６１７によりデジタルデータストリームに変換される。好ましくは、量子化器６１７はシングルビット量子化器である。量子化器６１７の出力はデジタル信号処理装置（ＤＳＰ）６１９に供給される。ＤＳＰ６１９は量子化器の出力の追加フィルタリングを行うのに使用される。ＤＳＰ６１９出力はシグマ−デルタミクサ６００の出力である。量子化器６１７の出力は構造的にサンプリング回路６１０よりも前の点に帰還を提供するのにも使用される。量子化器６１７の出力は入力信号から減じられて、実質的にデジタルビットストリームに変換される差分関数を与える。
【００４１】
量子化器６１７の出力はデジタル／アナログコンバータ（ＤＡＣ）６２２によりアナログ信号に変換し戻される。アナログ信号は、次に、帰還機構６２０に供給される。本発明の好ましい実施例では、サンプリング回路６１０はスイッチトキャパシタを使用し、したがって、ＤＡＣ６２２により供給されるアナログ信号は単純に入力信号から減じることができない。ＤＡＣ６２２は量子化器６１７の出力に対応する電流を作り出し、それは予帰還キャパシタ６２３，ＣX，により積分される。予帰還キャパシタ６２３が指定された時間だけ電流を積分した後で、ＤＣＵ６０９から供給される制御信号により一対のスイッチ（６２６または６２７）が閉じられる。一対のスイッチが閉じられると、予帰還キャパシタ６２３上に蓄積された電荷が、閉じられた一対のスイッチに応じて、２つの帰還キャパシタ（ＣF）６２４または６２５の一方と共有される。一方の帰還キャパシタ，ＣF，と共有された電荷は次にヒストリキャパシタ６０６，ＣH，と共有される。量子化器の出力，y[n]，が離散時間サンプルストリーム，x[n]，から減じられるのはヒストリキャパシタと共有された電荷を介して行われる。
【００４２】
本発明の好ましい実施例では、予帰還キャパシタ６２３の存在は本発明の適切な動作にとって必要ではない。予帰還キャパシタ６２３が存在しなければ、ＤＡＣ６２２から供給される電流は帰還キャパシタ６２４または６２５のいずれかにより直接積分される。図６ａに示すように、提供される帰還は２レベル帰還（＋／−１）とすることができる。これはシングルビット等化器により実現される。２レベル帰還は付加ＤＡＣ６２２出力の追加によりマルチレベル帰還を提供するように修正することができる。
【００４３】
次に、図６ｂはスイッチトキャパシタサンプリングおよび帰還回路を有するシグマ−デルタミクサ６５０を示すブロック図であり、本発明の好ましい実施例では、サンプリング回路は構造的に帰還ループの内側にある。図６ａはシグマ−デルタＡＤＣの一部を示すものであるが、図６ｂは直角位相、差動シグナリングが使用される場合の完全なシグマ−デルタミクサを示している。シグマ−デルタミクサ６５０は３回繰返し追加された信号経路を有するシグマ−デルタミクサ６００と本質的に同じである。
【００４４】
図３ａ−ｂおよび６ａ−ｂは電荷共有を使用して帰還ループを完成するシグマ−デルタミクサを示している。電荷共有は量子化器の出力，y[n]，をサンプリング回路に帰還させて入力から減じることにより積分される差分関数を与えるようにするための効率的な方法である。しかしながら、電荷共有は帰還機構を達成するための唯一の方法ではない。帰還ループは電荷注入を使用して達成することもできる。
【００４５】
次に、図７は本発明の好ましい実施例に従って電荷注入を使用して帰還情報を提供するシグマ−デルタミクサ７００の一部を示すブロック図である。シグマ−デルタミクサ７００はヒストリキャパシタ７１０およびサンプリングキャパシタ７１６に接続された相互コンダクタンス増幅器（ＴＡ）７０５を含んでいる。従来、サンプリングキャパシタ７１６は回転キャパシタと呼ばれており、典型的には、多数の回転キャパシタがキャパシタバンク内に配置されている。サンプリングキャパシタ７１６は回転キャパシタの多数のバンクとすることができる。サンプリングキャパシタを制御するタスクはデジタルコントロールユニット（ＤＣＵ）７１５により実施される。ヒストリキャパシタ７１０およびサンプリングキャパシタ７１６はサンプリング回路を形成しＴＡ７０５により供給されるＲＦ電流を離散時間サンプルストリームに変換するのに使用される。ＲＦ電流の流れはスイッチ７１２により調整され、それは局部発振器（ＬＯ）から発生される信号ＬＯ+により制御される。
【００４６】
次に、離散時間サンプルストリームが離散時間アナログ信号処理装置（ＤＴＡＳＰ）７２０に供給され、そこで離散時間サンプルストリームは利得制御およびフィルタリングすることができる。ＤＴＡＳＰ７２０の出力は量子化器７２５に供給され、それは離散時間サンプルストリームをデジタルビットストリームに変換する。量子化器７２５の出力はシグマ−デルタミクサ７００の出力である。さらに、量子化器７２５の出力は帰還情報をサンプリング回路に提供するのに使用される。
【００４７】
前記したように、帰還機構は電荷共有を使用して量子化器７２５の出力を入力信号と結合する（減じる）。シグマ−デルタミクサ７００は電荷注入を使用して同様な結果を達成する。本発明の好ましい実施例では、量子化器７２５の出力は電流ステアリングＤＡＣ７３０に供給される。ＤＡＣ７３０は量子化器７２５の出力を指定された大きさの電流に変換する。好ましくは、ＤＡＣ７３０により作り出される電流はｇｍ*ＶFBに等しく、ｇｍは相互コンダクタンス利得でありＶFBは量子化器７２５の出力により供給される電圧である。
【００４８】
ＤＡＣ７３０により作り出される電流はスイッチ７４２によりヒストリキャパシタ７１０に向けられる。スイッチ７４２は、スイッチ７１２と同様に、ＬＯから発生される信号の反形ＬＯ-により制御される。信号ＬＯ-がハイであればスイッチ７４２は閉じ、ＤＡＣ７３０により作り出される電流はヒストリキャパシタ７１０およびサンプリングキャパシタ７１６により積分される。ＤＡＣ７３０により作り出される電流はもう一つのスイッチ７４４によりダミーキャパシタ７４０にも向けられる。好ましくは、スイッチ７４４はＬＯから発生される信号ＬＯ+により駆動される。信号ＬＯ+およびＬＯ-は互いに反形である、すなわち、信号ＬＯ+がアクティブである時は信号ＬＯ-はイナクティブであり、逆の場合も同じである。したがって、ＤＡＣ７３０により作り出される電流はヒストリキャパシタ７１０またはダミーキャパシタ７４０に向けられる。図７に示すように、ＬＯ+がアクティブである時は、シグマ−デルタミクサ７００は量子化器７２５の出力を捨てている（ＤＡＣ７３０により作り出される電流をダミーキャパシタ７４０により積分することにより）。
【００４９】
ＬＯ+信号がアクティブである時は量子化器７２５の出力は捨てられるが、好ましくはＬＯ-がアクティブである時に量子化器７２５の出力を捨てる図７に示すものと同じ構造があるため、ＬＯ+信号がアクティブである時に電流内で運ばれる情報は失われない。結合されると、２つの構造は量子化器７２５により作り出される全出力を提供する（帰還の形で）。
【００５０】
前記したように、１次シグマ−デルタＡＤＣはそれが変換している信号の１次フィルタリングを行い、２次シグマ−デルタＡＤＣはそれが変換している信号の２次フィルタリングを行う。しかしながら、２次シグマ−デルタＡＤＣ（および、その高次ＡＤＣ）は１次シグマ−デルタＡＤＣを単純にカスケードするだけでは生成できない。
【００５１】
図８は２次シグマ−デルタＡＤＣ ８００を示すブロック図である。シグマ−デルタＡＤＣの次数はそれにより実施されるフィルタリングの次数と呼ばれる。例えば、図１に示す１次シグマ−デルタＡＤＣ １００は離散時間積分器内に生成される１次フィルタを効果的に有している。したがって、図８に示すような２次シグマ−デルタＡＤＣは２次フィルタに対応する動作を有する。１次シグマ−デルタＡＤＣ １００の離散時間積分器１１０と同様に、２次シグマ−デルタＡＤＣ ８００は１次フィルタを提供する第１の離散時間積分器８１５を有する。第１の離散時間積分器８１５の他に、２次シグマ−デルタＡＤＣ ８００は第２の離散時間積分器８１０を有する。第１の離散時間積分器８１５と共に第２の１次フィルタを提供するのは第２の離散時間積分器８１０である。カスケードされると、２つの１次フィルタは２次フィルタとなる。付加フィルタセクションをカスケードすることにより、２次よりも高次のシグマ−デルタＡＤＣを生成することができる。
【００５２】
次に、図９は本発明の好ましい実施例に従ったスイッチトキャパシタサンプリング回路９０２を有する２次シグマ−デルタミクサ９００を示す図である。スイッチトキャパシタサンプリング回路９０２は前記した１次シグマ−デルタミクサに対するスイッチトキャパシタサンプリング回路に類似している。スイッチトキャパシタサンプリング回路９０２は一対のスイッチ９１５および９２２により制御されるサンプリングキャパシタ９１０を含んでいる。第１のスイッチ９１５はサンプリングキャパシタ９１０への信号電流の流れを調整し、ＬＯ+と呼ばれる局部発振器（ＬＯ）から発生される信号により制御される。本発明の好ましい実施例では、スイッチ９１５はＬＯ+がアクティブである時は常にアクティブである。
【００５３】
スイッチ９１５がアクティブである時は常に、相互コンダクタンス増幅器９０５により作り出される信号が流れサンプリングキャパシタ９１０により積分される。第２のスイッチ９２２はデジタルコントロールユニット（ＤＣＵ）９２０により制御される。ＤＣＵ９２０はサンプリングキャパシタ９１０の動作を制御する。例えば、ＤＣＵ９２０はサンプリングキャパシタ９１０上に蓄積された電荷が読み出される時を制御して、離散時間サンプルを供給する。本発明の好ましい実施例では、スイッチトキャパシタサンプリング回路９０２は前記したスイッチトキャパシタサンプリング回路の１つで置換することができ、単一サンプリングキャパシタ９１０はヒストリキャパシタおよび回転キャパシタのいくつかのバンクで置換される。
【００５４】
スイッチトキャパシタサンプリング回路９０２がヒストリキャパシタおよび回転キャパシタのいくつかのバンクの組合せとして構成される場合には、スイッチトキャパシタサンプリング回路９０２は相互コンダクタンス増幅器９０５により供給される信号にフィルタリング動作を実施する。このフィルタリング動作は１次動作であり、２次シグマ−デルタミクサ内で必要な２つの１次フィルタリング動作の一方を提供する。
【００５５】
スイッチトキャパシタサンプリング回路９０２により作り出される離散時間サンプルストリームは第１のアナログ信号処理回路（ＤＴＡＳＰ）９２５に供給される。ＤＴＡＳＰ９２５は１次シグマ−デルタミクサに関して前記したＤＴＡＳＰに類似している。前記したように、ＤＴＡＳＰ９２５は利得制御およびフィルタリングを行うように構成することができる。ＤＴＡＳＰ９２５の動作はＤＣＵ９２０から供給される信号により制御される。
【００５６】
図８において検討したように、２次シグマ−デルタＡＤＣは２つの積分器を有する。ＤＴＡＳＰ９２５は２つの積分器の一方を提供する。しかしながら、ＵＴＡＳＰに対して使用されるスイッチトキャパシタおよびバァッファ構成および帰還情報を提供する必要性により、第２の積分器（もう一つのＤＴＡＳＰ）は第１のＤＴＡＳＰ９２５の出力に単純に取り付けることはできない。第２のサンプリングキャパシタ９２９が第１のＤＴＡＳＰ９２５と第２のＤＴＡＳＰ９３０との間に挿入される。本発明の好ましい実施例では、第２のサンプリングキャパシタ９２９は第１のＤＴＡＳＰ９２５により供給される電流を積分するのに使用され、それは離散時間サンプルストリームである。読み出されて第２のＤＴＡＳＰ９３０に供給されるのは第２のサンプリングキャパシタ上に蓄積された電荷である。第１のＤＴＡＳＰ９２５の出力の他に、第２のサンプリングキャパシタ９２９は帰還情報も蓄積する。次に、帰還情報およびそれがどのように第２のサンプリングキャパシタに供給されるかを検討する。
【００５７】
第１のＤＴＡＳＰ９２５の場合と同様に、第２のＤＴＡＳＰ９３０は利得制御および／またはフィルタリングを行うように構成することができる。本発明の好ましい実施例では、第２のＤＴＡＳＰ９３０は１次フィルタとして動作するように構成される。したがって、スイッチトキャパシタサンプリング回路９０２により提供される１次フィルタリングと結合されると、必要な２次フィルタリングが提供される。第２のＤＴＡＳＰ９３０の出力は量子化器９３５に供給される。量子化器９３５の出力は２次シグマ−デルタミクサ９００の出力である。第２のＤＴＡＳＰ９３０の動作もＤＣＵ９２０により制御される。
【００５８】
量子化器９３５の出力は帰還情報を提供するのにも使用される。図８に示すように、２次シグマ−デルタミクサ内には、各積分器に対して1つずつの、２つの帰還ループがある。２つの積分器（前にＤＴＡＳＰと呼ばれた）がスイッチトキャパシタを使用するため、帰還情報は単純に積分器の入力と結合することができない。前記したように、帰還情報は電荷共有（または、電荷注入）を介して積分器の入力と結合しなければならない。デジタル／アナログコンバータ（ＤＡＣ）９４０が量子化器９３５の出力を積分器の入力においてサンプリングキャパシタにより積分される電流に変換するために使用される。ＤＡＣ９４０の出力はスイッチ９４２および９４４により制御される。第１のスイッチ９４２は第１のサンプリングキャパシタ９１０に接続されたＤＡＣ９４０の出力を供給する。スイッチ９４２自体はスイッチ９１５を制御する信号の反形により制御される。相互コンダクタンス増幅器９０５により供給される信号の流れをスイッチ９１５が防止する場合には、ＬＯ-信号はＤＡＣ９４０から供給される電流がサンプリングキャパシタ９１０により積分されることを許す。ＤＣＵ９２０により制御される第２のスイッチ９４４はＤＡＣ９４０により作り出される電流の第２のサンプリングキャパシタ９２９への流れを制御する。
【００５９】
前記した検討は２次シグマ−デルタミクサに集中した。しかしながら、本発明の技術にある程度習熟した人ならば付随する帰還ループと共に付加フィルタリング動作を追加すれば３次およびより高次のシグマ−デルタミクサを生成できることは自明である。
【００６０】
図解実施例について本発明を説明してきたが、本明細書には制約的意味合いはない。当業者ならば明細書を読めば、本発明の他の実施例だけでなく、図解実施例のさまざまな修正および組合せが自明である。したがって、添付特許請求の範囲にはこのようないかなる修正や実施例も含まれるものとする。
【００６１】
本出願は10/26/2001に出願された仮出願第60/348,902号に対して優先権を請求する。この仮出願はあたかもその全体が再現されるかのように本開示の一部としてここに組み入れられている。
【図面の簡単な説明】
【００６２】
【図１】１次シグマ−デルタアナログ／デジタルコンバータ（ＡＤＣ）を示す図である。
【図２】本発明の好ましい実施例に従ったミクシングを実施するスイッチトキャパシタサンプリング回路を有するシグマ−デルタミクサの一般的なブロック図である。
【図３ａ】本発明の好ましい実施例に従ったスイッチトキャパシタサンプリング回路を有するシグマ−デルタミクサの部分詳細図である。
【図３ｂ】本発明の好ましい実施例に従ったスイッチトキャパシタサンプリング回路の詳細図である。
【図３ｃ】本発明の好ましい実施例に従った多数の信号経路を有するシグマ−デルタミクサのハイレベル図である。
【図４】本発明の好ましい実施例に従った離散時間アナログ信号処理装置を示す図である。
【図５】本発明の好ましい実施例に従ったスイッチトキャパシタサンプリング回路を有するシグマ−デルタミクサに対する代替インプリメンテーションを示す図である。
【図６ａ】本発明の好ましい実施例に従った図５に示すスイッチトキャパシタサンプリング回路を有する１次シグマ−デルタミクサの詳細図である。
【図６ｂ】本発明の好ましい実施例に従った図５に示す多数の信号経路を有するシグマ−デルタミクサのハイレベル図である。
【図７】本発明の好ましい実施例に従った電荷注入帰還機構を有する１次シグマ−デルタミクサを示す図である。
【図８】２次シグマ−デルタＡＤＣを示す図である。
【図９】本発明の好ましい実施例に従ったスイッチトキャパシタサンプリング回路および帰還機構を有する２次シグマ−デルタミクサを示す図である。
【符号の説明】
【００６３】
１００  １次シグマ−デルタＡＤＣ
１０５，２１０，３１０，５１０，６１０  サンプリング回路
１１０，８１０，８１５  離散時間積分器
１１５  遅延ブロック
１１７，１４０  加算点
１２０，２３０，３３０，６１７，７２５，９３５  量子化器
１４０  加算ノード
１３０，２４０，３４０，６２２，７３０，９４０  デジタル／アナログコンバータ
２００，３００，３６０，５００，６００，６５０，７００  シグマ−デルタミクサ
２２０  離散時間処理装置
３０５，７０５，９０５  相互コンダクタンス増幅器
３０７，６０６，７１０  ヒストリキャパシタ
３０８，３０９，３１６，４２０  回転キャパシタ
３１２，３１４，３１５，３１８，３１９，３５３，３５５，４１５，６１１，６２６，６２７，７１２，７４２，７４４，９１５，９２２，９４２，９４４  スイッチ
３１７，６０９，９２０  デジタルコントロールユニット
３２０  アナログ信号処理装置
３５０，６２０  帰還機構
３５１，６２３  予帰還キャパシタ
３５２，３５４，６２４，６２５  帰還キャパシタ
４００  無限長インパルス応答フィルタリング段
４０５  能動バァッファ
４１０  バァッファキャパシタ
６１５，７２０，９２５，９３０  離散時間アナログ信号処理装置
６１９  デジタル信号処理装置
７１６，９１０，９２９  サンプリングキャパシタ
７４０  ダミーキャパシタ
８００，９００  ２次シグマ−デルタＡＤＣ
９０２  スイッチトキャパシタサンプリング回路
【図１】
2004289793.tif 000003
【図２】
2004289793.tif 000004
【図３ａ】
2004289793.tif 000005
【図３ｂ】
2004289793.tif 000006
【図３ｃ】
2004289793.tif 000007
【図４】
2004289793.tif 000008
【図５】
2004289793.tif 000009
【図６ａ】
2004289793.tif 000010
【図６ｂ】
2004289793.tif 000011
【図７】
2004289793.tif 000012
【図８】
2004289793.tif 000013
【図９】
2004289793.tif 000014
【外国語明細書】
2004289793.tif 000015
2004289793.tif 000016
2004289793.tif 000017
2004289793.tif 000018
2004289793.tif 000019
2004289793.tif 000020
2004289793.tif 000021
2004289793.tif 000022
2004289793.tif 000023
2004289793.tif 000024
2004289793.tif 000025
2004289793.tif 000026
2004289793.tif 000027
2004289793.tif 000028
2004289793.tif 000029
2004289793.tif 000030
2004289793.tif 000031
2004289793.tif 000032
2004289793.tif 000033
2004289793.tif 000034
2004289793.tif 000035
2004289793.tif 000036
2004289793.tif 000037
2004289793.tif 000038
2004289793.tif 000039
2004289793.tif 000040
2004289793.tif 000041
2004289793.tif 000042
2004289793.tif 000043
2004289793.tif 000044
2004289793.tif 000045
2004289793.tif 000046
2004289793.tif 000047
2004289793.tif 000048
2004289793.tif 000049
2004289793.tif 000050
2004289793.tif 000051
2004289793.tif 000052
2004289793.tif 000053
2004289793.tif 000054
2004289793.tif 000055
2004289793.tif 000056
2004289793.tif 000057
2004289793.tif 000058