(57)【要約】【課題】効率のよい電力回収が可能なプラズマ表示装置の駆動方法を提供する。【解決手段】駆動波形の立ち上がり時（状態１）にはスイッチＳ５を“閉”とし、インダクタＬ２のみで波形の立ち上がり特性を制御する。このとき、駆動電圧は、発光電流が流れるよりも先に電源電圧値まで立ち上がらせておかねばならない。立ち下がり時（状態３）には、スイッチＳ５を“開”とし、インダクタとしてはインダクタＬ１，Ｌ２を用いて波形を制御する。このとき、なるべく多くの電力をコンデンサＣｓ　に戻すために、インダクタンス値はできる限り大きくし、時間を掛けて戻すようにする。【選択図】　　　　図１
2004101788.tif 000002
【特許請求の範囲】
【請求項１】
負荷容量を有する表示パネルに所定値の放電電圧を印加する前後で、前記表示パネルの負荷容量に対する電力の供給と回収を行うため、前記表示パネルに誘導素子を接続して一時的にＬＣ共振回路を形成し、放電電圧の印加波形における立ち上がり時間と立下り時間を制御するプラズマ表示装置の駆動方法において、
前記立ち上がり時間を前記表示パネルの発光電流特性に合わせて制御する一方で、前記立下がり時間を、電力回収効率を上げるように制御する
ことを特徴とするプラズマ表示装置の駆動方法。
【請求項２】
前記立下り時間を、立ち上がり時間よりも長くする
ことを特徴とする請求項１記載のプラズマ表示装置の駆動方法。
【請求項３】
前記誘導素子のインダクタンス値を可変とし、放電電圧印加の前後で誘導素子のインダクタンス値を切り替えることによって前記立ち上がり時間と立下り時間とをそれぞれ独立に制御する
ことを特徴とする請求項１記載のプラズマ表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流プラズマ放電を利用して表示を行うプラズマ表示装置の駆動方法に関する。
【０００２】
【従来の技術】
プラズマディスプレイ（ＰＤＰ：Ｐｌａｓｍａ　Ｄｉｓｐｌａｙ　Ｐａｎｅｌ）　は、従来、テレビジョン受像機やコンピュータ用ディスプレイにおいて広く用いられてきた陰極線管（ＣＲＴ：Ｃａｔｈｏｄｅ−Ｒａｙ　Ｔｕｂｅ）では実現が難しいとされる薄型・大画面化が可能なディスプレイとして注目されており、既に４０インチ以上の大型ディスプレイが製品化されている。
【０００３】
ＰＤＰの表示パネルは、図５に示したように、２枚のガラス基板１０１，１０２が隔壁で仕切られた放電空間を介して対向する構造をとる。そのうち、表示面側に位置する前面ガラス基板１０１の対向面側には、維持電極１０７（１０７Ｘ，１０７Ｙ）が対をなして配列され、背面ガラス基板側には、維持電極１０７と交差する方向にアドレス電極１０３が配列されている。これら維持電極１０７とアドレス電極１０３とが交差する放電領域は各画素に対応しており、画素同士を画定するために放電空間に隔壁１０５が設けられている。また、各画素の放電領域には蛍光体１０６が塗布形成され、放電空間には放電ガスが充填されている。原理的には、電位差が放電開始電圧を超えた電極間では、その間の放電ガス中でプラズマ放電が生じるので、ＰＤＰでは、これを利用して発光表示や発光画素の選択を行うようになっている。そのうち、表示のための発光は対をなす維持電極１０７の間で行われる。すなわち、維持電極１０７Ｘ，１０７Ｙに電圧を印加すると、その間のガス中にプラズマ放電が生じて紫外線が放出され、これが蛍光体１０６に当たることで発光する。
【０００４】
画素ごとの発光制御は、通常３段階で行われ、各動作期間を動作内容にちなんでリセット期間，アドレス期間およびサスティン（放電維持）期間と呼ぶ。まず、リセット期間では、すべての維持電極１０７Ｘ，１０７Ｙにリセットパルスを印加する。リセットパルスは比較的大きなパルスであり、これにより、オン（ＯＮ）表示画素とオフ（ＯＦＦ）表示画素との荷電粒子量の差、つまり電位の違いとして書き込まれていた以前の表示画面の画素情報が消去され、画面全体が均一な荷電状態となる。
【０００５】
次のアドレス期間では、表示パネル内の表示画素を選択する。例えば、選択消去方式では、リセット期間の放電によって全画素領域に壁電荷を一様に蓄積しておき、このアドレス期間の放電によりオフ表示画素の壁電荷を消去して２値状態を創る。そのため、オフ表示画素に対応する位置の維持電極１０７Ｙとアドレス電極１０３Ａに共にパルス電圧を印加し、その放電を制御する。
【０００６】
次に、サスティン期間では、全画素の維持電極１０７Ｘ，１０７Ｙの対に交互にサスティンパルスを印加する。この際にも、画素領域内の壁電荷がバイアスとしてはたらくため、壁電荷が残存するオン表示画素のみが選択的に放電開始電圧に達し、放電が発生・維持され、サスティン期間中、発光が継続される。
【０００７】
このように、ＰＤＰはディジタル信号に基づいたパルス発光により表示を行うようになっている。このうち、主な電力消費は、サスティン期間中パルス印加を行うサスティン駆動回路で起きる。サスティン駆動回路は、サスティナなどと呼ばれる高電圧駆動回路である。この回路は全画素を駆動するため、その際には表示パネルの負荷容量における電力消費が問題となってくる。昨今の大画面化に伴ってパネルの負荷容量は増えており、こうした無効電力をパネルで消費せずに回収する技術が不可欠となっている。
【０００８】
無効電力を回収し、駆動中に有効利用するための電力回収回路は、Ｗｅｂｅｒ特許（特許第２８０１９０７号公報）として従来より知られ、一般のＰＤＰに広く用いられている。図６は、基本的な電力回収回路を備えたサスティナの構成を示している。ここで、電圧源ＶｃｃとスイッチＳ３，Ｓ４が放電電圧を供給する駆動回路を構成し、さらに、インダクタＬ，回収用コンデンサＣｓｓ（端子間電圧Ｖｓｓ）、スイッチＳ１，Ｓ２、ダイオードＤ１，Ｄ２により電力回収が行われる。インダクタＬは、表示パネル全体のキャパシタンスＣｐ（端子間電圧Ｖｐ）に直列に接続され、表示パネルから流出入する電流が回収用コンデンサＣｓｓにエネルギーとして蓄えられるようになっている。なお、同図においては、２つのサスティナが表示パネルの左右両側に設けられ、それぞれ維持電極１０７Ｘ，維持電極１０７Ｙに維持電圧Ｖｓを印加するようになっている。
【０００９】
まず、電力回収を行わずに駆動させる場合について説明する。サスティナは、サスティン期間において、表示パネルの各維持電極１０７Ｘ，１０７Ｙに維持電圧Ｖｓを交互に印加し、それによってガス放電を繰り返し発生させる。このように、サスティナは全画素を一度に駆動させる必要があり、そのために、サステイナから見たパネルキャパシタンスは一般に非常に大きいものである。例えば、５１２×５１２パネルでは、全キャパシタンスＣｐは５ｎＦにもなることがある。ところが、電力回収のないサスティナは、表示パネルを直接に駆動するので、表示パネルにパルスを印加し、ガス放電させた後、パネルをアースに放電させるときにサスティナ内で１／２ＣｐＶｓ２　が消費される。
【００１０】
完全な１維持サイクルにおいて、表示パネルの各側は維持電圧Ｖｓ　に充電され、続いてアースに放電される。したがって、総計で２ＣｐＶｓ２（パネルにかかる電圧は、左側がＶｓの時、右側が０で、次のパルス印加時には、左側が０で、右側がＶｓとなるので、正味２Ｖｓが印加されていると考えると理解し易い）が完全な１維持サイクルにおいて消費される。その場合のサスティナの出力消費は、２ＣｐＶｓ２ｆ（ｆ；維持サイクル周波数）となる。例えば、Ｃｐ＝５ｎＦ，Ｖｓ＝１００Ｖおよびｆ＝５０ｋＨｚの場合に、パネルのキャパシタンスＣｐを駆動するための電力消費は５Ｗにも及ぶ。これが、表示のためのガス放電に関わる消費電力とは別に、表示パネルが消費する無効電力である。
【００１１】
（電力回収）
次に、電力回収方法の原理について説明する。誘導子（コイル、インダクタ）Ｌを表示パネルと直列に設けると、キャパシタンスＣｐ　は誘導子Ｌを介して充電および放電することができる。理論的には、誘導子Ｌは、エネルギー（誘導子Ｌを用いなければサスティナの出力抵抗において消費されてしまう全電力）を全て貯え、このエネルギーをキャパシタンスＣｐ　との間でやり取りするので、誘導子Ｌを用いることで電力消費は零になる（全て回収することが可能である）。
【００１２】
電力回収は、このようにして回路側からパネルキャパシタンスＣｐ　の充放電を制御することにより、通常であれば失われるエネルギーを回収するものである。サスティナがこのエネルギーを回収する効率を、ここでは「回収効率」とする。キャパシタンスＣｐ　が電圧Ｖｓ　に充電され、さらにゼロまで放電されるとき、キャパシタンスＣｐ　に流出入するエネルギーはＣｐＶｓ２　である。したがって、回収効率Ｅｆｆは、次のように定義される。
Ｅｆｆ＝１００×（ＣｐＶｓ２−Ｅｌｏｓｔ）／ＣｐＶｓ２［％］
なお、Ｅｌｏｓｔ　は、キャパシタンスＣｐ　の充電および放電で失われるエネルギーである。この回収効率Ｅｆｆは、負荷に供給された電力によって定められる従来の電力効率と同じものではないことに注意されたい。なぜなら、パネルキャパシタンスＣｐ　は、単に充電され放電されるだけであり、そこに電力は供給されない（電力消費がない）。この回収効率Ｅｆｆは、サスティナ内でのエネルギー損失の尺度である。
【００１３】
ここで、先に示した図６のサスティナの基本動作について説明する。理想的な部品が得られるとすれば、この回路は容量性負荷Ｃｐの充電および放電において１００％の回収効率を有する。実際には、ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等であるスイッチＳ１〜Ｓ４では、その「オン」抵抗，出力キャパシタンスおよびスイッチング過渡時間などによってはかなりのエネルギー損失が発生する可能性があるが、そのような損失はとりあえず無視する。また、図７には、４つのスイッチング状態においてスイッチＳ１〜Ｓ４を開閉する場合に、この回路に予測される出力電圧（維持電極１０７の端子間電圧Ｖｐ）と誘導子電流ＩＬの波形を示す。これら４つのスイッチング状態のあいだの動作を以下に詳細に述べる。
【００１４】
この場合、状態１の前には、回収用コンデンサＣｓｓ　の端子間電圧Ｖｓｓ　がＶｃｃ／２，維持電極１０７の端子間電圧Ｖｐ　がゼロであり、スイッチＳ１，Ｓ３が開状態，スイッチＳ２およびスイッチＳ４が閉状態であると仮定する。端子間電圧Ｖｓｓ　がＶｃｃ／２である理由は、スイッチング動作の説明の後に説明する。
【００１５】
（状態１）　開始にあたり、スイッチＳ１を閉じ、スイッチＳ２を開き、さらにスイッチＳ４を開く。スイッチＳ１が閉じると、インダクタＬおよびキャパシタンスＣｐ　は直列の共振回路を形成し、そこには、電圧Ｖｓｓ（＝Ｖｃｃ／２）がかかる。次に、電圧Ｖｐ　はＶｃｃ　まで上昇するが、この時点において電流ＩＬはゼロであり、ダイオードＤ１は逆バイアスとなる。別法としては、ダイオードＤ１を除くことも可能であり、電圧ＶｐがＶｃｃ　まで上昇すると（ＩＬ＝０）、スイッチＳ１を開くようにすることもできる。
【００１６】
（状態２）　さらにスイッチＳ３を閉じて、電圧Ｖｐ　を電源電圧Ｖｃｃ　にクランプすると共に、全ての「オン」画素に対して放電電流経路をもたらす。
【００１７】
（状態３）　スイッチＳ２を閉じ、スイッチＳ１さらにはスイッチＳ３を開く。スイッチＳ２が閉じると、インダクタＬ，キャパシタンスＣｐ　は再び直列の共振回路を形成する。これにより、電圧ＶｓｓがＶｃｃ／２へ持ち上げられ、電圧Ｖｐ　はアースレベルまで降下する。その時点では、電流ＩＬはゼロ、ダイオードＤ２は逆バイアスとなる。別法としては、ダイオードＤ２を除くことも可能であり、電圧Ｖｐがゼロまで降下すると（ＩＬ＝０）、スイッチＳ２が開くようにしてもよい。
【００１８】
（状態４）　スイッチＳ４を閉じて、電圧Ｖｐ　をアースレベルにクランプする。その一方で、表示パネルの反対側にある同型のサスティナが、対となる維持電極１０７を電源電圧Ｖｃｃ　に駆動する。このとき、「オン」表示画素がある場合には、放電電流がスイッチＳ４を流れる。
【００１９】
前述のように、キャパシタンスＣｐ　の充電および放電に際し、回収用コンデンサＣｓｓの端子間電圧Ｖｓｓは、Ｖｃｃ／２のレベルに安定しているものと想定した。この理由は次の通りである。もし、電圧Ｖｓｓ　がＶｃｃ／２を下回る場合には、出力電圧Ｖｐ　の立ち上がりにおいて、スイッチＳ１が閉じると、フォーシング電圧（Ｃｐ，Ｌの共振により出力電圧Ｖｐを上下させる変動電圧成分のこと）はＶｃｃ／２を下回ることになる。また電圧Ｖｐ　の立ち下がりにおいてスイッチＳ２が閉じると、フォーシング電圧はＶｃｃ／２を上回ると考えられる。したがって、平均すると、電流は回収用コンデンサＣｓｓ　に流入すると考えられる。逆に、電圧Ｖｓｓ　がＶｃｃ／２を上回る場合には、平均すると電流は回収用コンデンサＣｓｓ　から流れ出ると考えられる。したがって、回収用コンデンサＣｓｓ　に流出入する正味の電流がゼロである（収支がゼロとなる）安定した電圧は、Ｖｃｃ／２となる。
【００２０】
【発明が解決しようとする課題】
このように、電力回収回路を設けることによって、無効電力分の消費が削減できる。しかしながら、現実には、駆動回路中の素子抵抗や表示パネルの配線抵抗などにおけるエネルギー喪失から免れられない。そのため、これらの損失を最小限に抑えるべく、これまでも回路と表示パネルとの両面から設計の工夫がなされてきた。具体的には、一般的な直列共振回路からも想定される以下の点が着目されきた。
▲１▼　回路系の配線抵抗など、抵抗成分を小さくする
▲２▼表示パネルのＱ値を上げる。配線成分Ｒ，Ｌ、負荷容量Ｃとすると、
Ｑ＝（１／Ｒ）・（Ｌ／Ｃ）１／２　　　…（１）
であるから、特に負荷容量Ｃを小さくする必要がある。
▲３▼スイッチング素子（ＭＯＳトランジスタ）のオン抵抗を小さくする。
▲４▼回収回路のダイオードＤ１，Ｄ２の逆回復時間を短縮させる。
【００２１】
このうち、▲２▼のパネル電気的特性が大きく電力消費に効いているので、デバイス設計時のポイントとなっている。負荷容量を小さくするため、電極間ギャップを大きくしたり、電極を短冊形状としたりして電極容量を減らすのも一法である。また、式（１）からは、インダクタンス成分を大きくすれば良いことが分かる。これは、一般に電極を蛇行させたり、その幅を狭くしたりすることで実現されるが、インダクタンスの上昇よりも抵抗上昇の方が大きく、抵抗による電力損失が大きくなってしまう。そのため、現状ではむしろ、抵抗を小さくすることに注力されている。それでもＰＤＰの消費電力は大きく、未だ満足できる値ではないため、さらなる損失削減が望まれている。
【００２２】
本発明はかかる問題点に鑑みてなされたもので、その目的は、効率のよい電力回収が可能なプラズマ表示装置の駆動方法を提供することにある。
【００２３】
【課題を解決するための手段】
本発明のプラズマ表示装置の駆動方法は、負荷容量を有する表示パネルに所定値の放電電圧を印加する前後で、表示パネルの負荷容量に対する電力の供給と回収を行うため、表示パネルに誘導素子を接続して一時的にＬＣ共振回路を形成し、放電電圧の印加波形における立ち上がり時間と立下り時間を制御するプラズマ表示装置の駆動方法において、立ち上がり時間を表示パネルの発光電流特性に合わせて制御する一方で、立下がり時間を、電力回収効率を上げるように制御するようにしたものである。
【００２４】
本発明のプラズマ表示装置の駆動方法では、表示パネルに印加される放電電圧は、パネルに発光（放電）電流が流れる前に立ち上がり、できるだけゆっくりと時間をかけて立ち下がる。
【００２５】
【発明の実施の形態】
具体的な実施の形態を説明する前に、本発明の特徴を明らかにするため、まず電力回収回路を設けた回路系においてどの構成要素が電力回収効率を決めているのかに対する本願発明の発明者の考察内容について説明する。
【００２６】
図１は表示パネルの等価回路、図２は表示パネルの負荷容量充電時の電圧変化を表している。前述のように、表示パネルには抵抗成分Ｒ，容量成分Ｃがある。スイッチＳ０を電源側に切り換えると、抵抗Ｒに電流Ｉが流れ、容量Ｃが充電される。電流Ｉは、
Ｉ＝（Ｖ０／Ｒ）ｅ−ｔ／ＲＣ
で表される。このとき、容量Ｃの端子間電圧Ｖは、
Ｖ＝Ｖ０（１−ｅ−ｔ／ＲＣ）
となり、図２のように時定数ＲＣで上昇し、漸近的にＶ０に近づく。この場合、抵抗Ｒにおいて、図２の斜線部に対応する電力ＰＲＣが消費される。
ＰＲＣ＝（１／２）ＣＶ０２　　　…（２）
【００２７】
これは、容量Ｃでは電力消費が起こらないことを示している。また、その電力の大きさが抵抗Ｒに関係していないこともわかる。すなわち、ＭＯＳトランジスタなどのスイッチング素子のオン抵抗や、パネル内での電極配線抵抗を小さくしても、パネルの消費電力を減らすことはできないと考えられる。
【００２８】
次に、スイッチＳ０を接地側にして放電する場合についてみてみる。容量Ｃに充電されている電荷は、抵抗Ｒを通してアースに放出される。このときも、抵抗Ｒにおいて（１／２）ＣＶ０２の電力が消費される。
【００２９】
このように、表示パネルに対する電圧印加は、電圧を上げ、次に電圧を下げることで行われるため、立ち上がり、立ち下がりで合計ＣＶ０２のエネルギーが消費される。これは放電に用いられるエネルギーではなく、単に容量成分Ｃを充放電する際に消費されるだけで、発光には寄与しない。こうした電力も、容量成分Ｃを１μＦとし、１００Ｖ，ｆ＝１００ｋＨｚのパルスを印加する場合には、抵抗Ｒで消費される電力は１ＫＷにも達する。
【００３０】
この表示パネルにインダクタＬを接続し、従来の電力回収回路を構成する場合、先に説明した電力回収法における状態１のように動作する。形成されるＬＣＲ直列共振回路においてＲが十分に小さいと、電圧Ｖは、Ｖ０／２の２倍のピークトゥピーク値であるＶ０まで上昇する。電流ＩＬが０となっても、そのままスイッチＳ１を切り換えないと、電圧Ｖは、振動しながらＶ０／２に漸近する。このとき、図２の斜線部に相当する電力消費ＰＬＲＣはスイッチＳ１で起き、その値は次式で表される。
ＰＬＲＣ＝（πＶ０２／８）・（Ｃ／Ｌ）１／２　　　…（３）
その後、スイッチＳ３を閉じて電源から電流を供給するようにしても、印加電圧のピーク値がすでに電源電圧と同じ電圧Ｖ０に達しているために、回路で消耗される電力はない。ただし、この状態２に相当する期間では、放電電流が流れるので、発光に関わる電力のみ消費されることになる。
【００３１】
電力消費ＰＬＲＣのおかげで、実際の駆動回路は回収効率が上がらないのであるが、これは、スイッチングデバイス（従来の回路構成におけるスイッチＳ１〜Ｓ４）が理想的でないことによる。ここで、スイッチＳ１〜Ｓ４のオン抵抗はＭＯＳトランジスタがチャネル形成に要する時間遅れにも関係しており、スイッチの立ち上がり時間と共に小さくなる傾向があるので、回収効率を改善するためには、ＭＯＳトランジスタが十分にオンとなった状態で使用するような駆動方法を採ることが必要であると考えられる。
【００３２】
なお、先に表示パネルについて求めた消費電力ＰＲＣ（式（２））は、斜線部で時間ｔ＝ＲＣの場合として考えると、ＰＲＣ＝（１／２Ｒ）Ｖ２となる。ここで、ＰＬＲＣとＰＲＣとを比較してみる。損失比ＰＬＲＣ／ＰＲＣは、
ＰＬＲＣ／ＰＲＣ＝（πＲ／４）・（Ｃ／Ｌ）１／２　　　…（４）
で表される。例えば、パネル容量Ｃ＝５ｎＦ，インダクタＬのインダクタンス１０μＨ，回路とパネルからなる系の抵抗成分Ｒを１Ωとすると、損失比は０．０１７５５となり、電力損失を１／５７にまで小さくすることができることがわかる。つまり、電力回収回路を用いることで、これだけ大幅に損失を減らすことが可能である。だが、（４）式はそれだけでなく、損失比ＰＬＲＣ／ＰＲＣを小さくして電力回収効率を上げるためには、容量Ｃを小さくするほか、回路のインダクタＬを大きくする方法があることを示している。
【００３３】
本発明は、こうした知見に基づいてなされたものである。次に、本発明の実施の形態について具体的に図面を参照して詳細に説明する。
【００３４】
図３は、本発明の一実施の形態に係る駆動波形を示しており、図４はこのような電圧を表示パネルに供給する駆動回路の構成を示している。ここでは、駆動波形の立ち上がりの形状と立下りの形状は、それぞれ独立して決定されるようになっている。周知のように、電圧波形の立ち上がりや立下がりの形状は、回路に固有の立ち上がり時間もしくは立下がり時間によって一意に決まる。
【００３５】
立ち上がり時には、駆動波形は表示パネルに発光（放電）電流が流れる時間よりも早く電圧Ｖ０に立ち上がるようになっていなければならない。さもないと、回収用電源（コンデンサＣｓ）から電源供給されている期間に電流が流れてしまい、十分な発光が得られないばかりか、放電そのものが不安定になってしまう。したがって、発光電流特性にあわせて、回収用インダクタの値を設定することになる。このインダクタンス値（Ｌ）は、駆動電圧の立ち上がり時間（ｔｒ）とパネルの負荷容量（Ｃ）によって決めることができる。
ｔｒ＝π（ＬＣ）１／２　　　…（５）
立ち上がり時間ｔｒは、比較的短いことが要求され、おおよそ２μｓｅｃ以下に設定されることが多い。そのため、インダクタンス値が小さくなり、回収用コンデンサＣｓ　からの電流供給時には電力回収効率が上がらないが、逆に放電特性を犠牲にする心配がない。
【００３６】
一方、放電終了後は、表示パネルに蓄えられた静電エネルギーを回路グラウンドに破棄するのではなく、回収用コンデンサＣｓに戻すことになる。この立下り時の所要時間は表示パネルの発光特性にあまり影響しないので、戻される静電エネルギーを効率良く回収するために、このときのインダクタンス値はできる限り大きくする。すなわち、立ち下がり時にはインダクタンス値を立ち上がり時に比べて更に大きくすることによって、時間を掛けて、なるべく多くの電力をコンデンサＣｓ　に戻すように最適化するのである。なお、この場合のインダクタンス値も式（５）と同様の式に基づいて求めることができる。
【００３７】
そのような回路は、従来の電力回収回路と基本構成は同様であるがインダクタの大きさが可変である構成をとっている。ここでは一例として、２つのインダクタＬ１，Ｌ２を設け、スイッチＳ５でインダクタＳ１の接続と切り離しを行うようにしている。
【００３８】
この回路の動作は、基本的には従来どおりである。ただし、ここでは、立ち上がり時（状態１）においてスイッチＳ５を“閉”とし、インダクタＬ２のみで波形の立ち上がり特性を制御する。また、駆動波形の立ち下がり時（状態３）には、スイッチＳ５を“開”とし、インダクタとしてはインダクタＬ１，Ｌ２を用いて波形を制御する。よって、立ち上がりと立下りでは回路の共振周波数が異なり、
立ち上がり時間；　ｔｒ＝π（Ｃｐ・Ｌ２）１／２
立下がり時間　；　ｔｆ＝π（Ｃｐ（Ｌ１＋Ｌ２））１／２
となる。
【００３９】
ちなみに、従来の電力回収回路には、単一のインダクタが組み込まれていたため、立ち上がりと立ち下がりでは対称な電圧波形となる。より多くの無効電力の回収のためには、インダクタンスをできるだけ大きくして電圧の立ち上がり・立下りをゆっくりさせたいのだが、立ち上がり時には発光電流が流れるよりも先に電源電圧値まで立ち上がらせておかねばならない。この制限のために、従来ではインダクタンス値をそれほど大きくすることができず、回収効率もその程度に留まっていたのである。これに対し、本実施の形態では、電圧波形を無理に１つのインダクタで制御せず、インダクタンスが２値とれるようにして印加電圧の立ち上がりと立下りとを分けて制御するようにしたので、立下りに対しては上記の制限を考慮する必要がなくなっている。そのため、ここでの電圧波形は、立下りの方が立ち上がりよりも緩やかな非対称形となる。
【００４０】
このように本実施の形態によれば、電力回収回路のインダクタの大きさを変えることで、表示パネルへの印加電圧の立ち上がり時間を発光特性に基づいて制御すると共に、立下り時間をできるだけ長く、少なくとも立ち上がり時間よりも長くとるようにしたので、立ち上がり時において重要な放電特性を犠牲にすることなく、立下り時には、より多くの電力が回収される。よって、輝度等の発光特性は維持したまま、電力の回収効率を改善することができる。しかも、この駆動方法を実現するための回路は、従来の電力回収回路の基本構成から大きな変更を伴わないために、簡便に採用でき、回路変更によるコスト上昇も抑えることができる。
【００４１】
なお、本発明は、実施の形態に限定されず、種々の変形実施が可能である。例えば、上記実施の形態では、回路のインダクタをインダクタＬ１，Ｌ２で構成するようにしたが、本発明のインダクタは、インダクタンスが立ち上がりと立下りとで異なる条件に基づいて設定される（立ち上がり時間は放電特性を損なわない範囲とし、立下がり時間は電力損失をできるだけ減らすように最適化する）ものであれば、具体的な構成は特に限定されない。実施の形態に示した構成は、その最も簡単な例である。
【００４２】
【発明の効果】
以上説明したように本発明に係るプラズマ表示装置の駆動方法によれば、負荷容量を有する表示パネルに所定値の放電電圧を印加する前後で、表示パネルの負荷容量に対する電力の供給と回収を行うため、表示パネルに誘導素子を接続して一時的にＬＣ共振回路を形成し、放電電圧の印加波形における立ち上がり時間と立下り時間を制御するプラズマ表示装置の駆動方法において、立ち上がり時間を表示パネルの発光電流特性に合わせて制御する一方で、立下がり時間を、電力回収効率を上げるように制御するようにしたので、放電特性を損なわずに、電力の回収効率を改善することができる。よって、輝度等の発光特性を維持したまま、消費電力を低減させることが可能となる。
【図面の簡単な説明】
【図１】本発明の原理的な説明に用いる表示パネルの等価回路図である。
【図２】図１の等価回路における負荷容量の充電時の電圧変化を示す図である。
【図３】本発明の一実施の形態に係るプラズマ表示装置の駆動方法における電圧波形図である。
【図４】図１に示した駆動方法を実現するための駆動回路を示す回路図である。
【図５】従来のプラズマ表示装置の表示パネルの構成を表す概略斜視図である。
【図６】従来の電力回収回路の構成を示す回路図である。
【図７】図６に示した電力回収回路における出力電圧およびインダクタを流れる電流の波形図である。
【符号の説明】
Ｖｃｃ，Ｖ０…電源電圧、Ｃｐ…パネルキャパシタンス、Ｖｐ…パネルキャパシタンスにかかる電圧、Ｌ，Ｌ１，Ｌ２…インダクタ、Ｃｓｓ，Ｃｓ…回収用コンデンサ、Ｖｓｓ…回収用コンデンサの端子間電圧、Ｄ１，Ｄ２…ダイオード、Ｓ０，Ｓ１〜Ｓ４，Ｓ５…スイッチ、ｔｒ…立ち上がり時間、ｔｆ…立下がり時間。
【図１】
2004101788.tif 000003
【図２】
2004101788.tif 000004
【図３】
2004101788.tif 000005
【図４】
2004101788.tif 000006
【図５】
2004101788.tif 000007
【図６】
2004101788.tif 000008
【図７】
2004101788.tif 000009