(57)【要約】【課題】半導体集積回路装置の製造工程においてウェハのエッジからの異物の発生を防ぐ。【解決手段】ウェハ１上に薄膜ＴＦ１を成膜し、薄膜ＴＦ１をフォトレジスト膜をマスクとしたエッチングによりパターニングした後、ウェハ１のエッジにおいてウェハ１から剥離しやすい凹凸状となった薄膜ＴＦ１を、たとえば複数個の研磨ドラムを用いた研磨、ドライエッチングまたはウェットエッチングにより除去することにより、薄膜ＴＦ１がウェハ１のエッジから剥離し異物となって再度ウェハ１に付着してしまうことを防ぐ。【選択図】    図３
2004153053.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体ウェハ上に単層または積層の第１薄膜を成膜する工程、
（ｂ）前記半導体ウェハに対し、前記半導体ウェハのエッジにおける前記第１薄膜の表面に凹凸が形成されるような第１処理を施す工程、
（ｃ）前記半導体ウェハのエッジにおける前記第１薄膜を除去する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法において、前記第１処理は、
（ｂ１）前記第１薄膜の表面を研磨し平坦化する工程、
（ｂ２）前記第１薄膜上にパターニングされたマスキング層を形成し、前記マスキング層をマスクとして前記第１薄膜をエッチングする工程、
（ｂ３）前記半導体ウェハのエッジにおける前記第１薄膜の存在下において、機械的手段により前記半導体ウェハを保持する工程、
のいずれかを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項３】
請求項１記載の半導体集積回路装置の製造方法において、前記（ｃ）工程は、スラリを用いた第１研磨手段、砥石を用いた第２研磨手段、ドライエッチング手段およびウェットエッチング手段のうちの選択された１つ以上を用いて行うことを特徴とする半導体集積回路装置の製造方法。
【請求項４】
請求項１記載の半導体集積回路装置の製造方法において、前記（ａ）工程は、枚葉処理により行うことを特徴とする半導体集積回路装置の製造方法。
【請求項５】
（ａ）枚葉処理により半導体ウェハ上に単層または積層の第１薄膜を成膜する工程、
（ｂ）前記半導体ウェハのエッジにおける前記第１薄膜を除去する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項６】
請求項５記載の半導体集積回路装置の製造方法において、前記第１薄膜は、シリコンを含む絶縁膜であることを特徴とする半導体集積回路装置の製造方法。
【請求項７】
請求項５記載の半導体集積回路装置の製造方法において、前記（ｂ）工程は、スラリを用いた第１研磨手段、砥石を用いた第２研磨手段、ドライエッチング手段およびウェットエッチング手段のうちの選択された１つ以上を用いて行うことを特徴とする半導体集積回路装置の製造方法。
【請求項８】
（ａ）半導体ウェハ上に単層または積層の第１薄膜を成膜する工程、
（ｂ）前記半導体ウェハに対し、前記半導体ウェハのエッジにおける前記第１薄膜の表面に凹凸が形成されるような第１処理を施す工程、
（ｃ）前記半導体ウェハのエッジにおける前記第１薄膜を除去する工程、
（ｄ）前記（ｃ）工程後において、前記エッジを含む前記半導体ウェハ上に単層または積層の第２薄膜を成膜する工程、
（ｅ）前記第２薄膜上に第３薄膜を成膜する工程、
を含み、前記第２薄膜として前記半導体ウェハとの接着性が前記第３薄膜より相対的に良好であり、かつ前記第３薄膜が良好に接着する薄膜を選択することを特徴とする半導体集積回路装置の製造方法。
【請求項９】
請求項８記載の半導体集積回路装置の製造方法において、前記第１処理は、
（ｂ１）前記第１薄膜の表面を研磨し平坦化する工程、
（ｂ２）前記第１薄膜上にパターニングされたマスキング層を形成し、前記マスキング層をマスクとして前記第１薄膜をエッチングする工程、
（ｂ３）前記半導体ウェハのエッジにおける前記第１薄膜の存在下において、機械的手段により前記半導体ウェハを保持する工程、
のいずれかを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１０】
請求項８記載の半導体集積回路装置の製造方法において、
前記（ｃ）工程は、スラリを用いた第１研磨手段、砥石を用いた第２研磨手段、ドライエッチング手段およびウェットエッチング手段のうちの選択された１つ以上を用いて行うことを特徴とする半導体集積回路装置の製造方法。
【請求項１１】
請求項８記載の半導体集積回路装置の製造方法において、
前記（ａ）工程は、枚葉処理により行うことを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
請求項８記載の半導体集積回路装置の製造方法において、
前記第２薄膜はシリコンを含む絶縁膜であることを特徴とする半導体集積回路装置の製造方法。
【請求項１３】
請求項８記載の半導体集積回路装置の製造方法において、
前記（ｄ）工程は、
（ｄ１）前記半導体ウェハの主面およびエッジを覆う第２マスキング層を前記第２薄膜上に形成する工程、
（ｄ２）前記第２マスキング層を前記半導体ウェハのエッジに残すようにパターニングする工程、
（ｄ３）前記第２マスキング層をマスクとして前記第２薄膜をエッチングする工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１４】
請求項８記載の半導体集積回路装置の製造方法において、
前記（ｄ）工程は、
（ｄ１）前記第２薄膜上に第２マスキング層を形成する工程、
（ｄ２）前記半導体ウェハのエッジにおける前記第２マスキング層を除去する工程、
（ｄ３）前記第２マスキング層をパターニングする工程、
（ｄ４）前記第２マスキング層をマスクとして前記第２薄膜をエッチングする工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１５】
請求項１４記載の半導体集積回路装置の製造方法において、前記（ｄ２）工程は、前記半導体ウェハのエッジにおける前記第２マスキング層に露光処理を施した後、現像処理を施し前記半導体ウェハのエッジにおける前記第２マスキング層を除去する工程、もしくは前記半導体ウェハを主面を上に向けて保持して回転させつつ、前記半導体ウェハの前記主面側から前記半導体ウェハのエッジにおける前記第２マスキング層に有機溶剤を噴射し、前記半導体ウェハのエッジにおける前記第２マスキング層を除去する工程のいずれかを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１６】
（ａ）半導体ウェハ上に単層または積層の第１薄膜を成膜する工程、
（ｂ）前記半導体ウェハに対し、前記半導体ウェハのエッジにおける前記第１薄膜の表面に凹凸が形成されるような第１処理を施す工程、
（ｃ）前記半導体ウェハのエッジにおける前記凹凸を含む前記第１薄膜を研磨し、前記半導体ウェハのエッジにおいて第１の膜厚の前記第１薄膜を残す工程、
（ｄ）前記（ｃ）工程後、前記第１薄膜上に第３薄膜を成膜する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１７】
請求項１６記載の半導体集積回路装置の製造方法において、前記第１処理は、
（ｂ１）前記第１薄膜の表面を研磨し平坦化する工程、
（ｂ２）前記第１薄膜上にパターニングされたマスキング層を形成し、前記マスキング層をマスクとして前記第１薄膜をエッチングする工程、
（ｂ３）前記半導体ウェハのエッジにおける前記第１薄膜の存在下において、機械的手段により前記半導体ウェハを保持する工程、
のいずれかを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１８】
請求項１６記載の半導体集積回路装置の製造方法において、前記（ｃ）工程は、スラリを用いた第１研磨手段および砥石を用いた第２研磨手段のうちの選択された１つ以上を用いて行うことを特徴とする半導体集積回路装置の製造方法。
【請求項１９】
請求項１６記載の半導体集積回路装置の製造方法において、前記（ａ）工程は、枚葉処理により行うことを特徴とする半導体集積回路装置の製造方法。
【請求項２０】
（ａ）半導体ウェハ上に単層または積層の第１薄膜を成膜する工程、
（ｂ）前記半導体ウェハの主面およびエッジを覆うマスキング層を前記第１薄膜上に形成する工程、
（ｃ）前記マスキング層を前記半導体ウェハのエッジに残すようにパターニングする工程、
（ｄ）前記マスキング層をマスクとして前記第１薄膜をエッチングする工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２１】
請求項２０記載の半導体集積回路装置の製造方法において、前記（ａ）工程は、枚葉処理により行うことを特徴とする半導体集積回路装置の製造方法。
【請求項２２】
（ａ）半導体ウェハ上に単層または積層の第１薄膜を成膜する工程、
（ｂ）前記第１薄膜上にマスキング層を形成する工程、
（ｃ）前記半導体ウェハのエッジにおける前記マスキング層を除去する工程、
（ｄ）前記マスキング層をパターニングする工程、
（ｅ）前記マスキング層をマスクとして前記第１薄膜をエッチングする工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２３】
請求項２２記載の半導体集積回路装置の製造方法において、前記（ｃ）工程は、
（ｃ１）前記半導体ウェハのエッジにおける前記マスキング層に露光処理を施した後、現像処理を施し前記半導体ウェハのエッジにおける前記マスキング層を除去する工程、
（ｃ２）前記半導体ウェハを主面を上に向けて保持して回転させつつ、前記半導体ウェハの前記主面側から前記半導体ウェハのエッジにおける前記マスキング層に有機溶剤を噴射し、前記半導体ウェハのエッジにおける前記マスキング層を除去する工程、
のいずれかを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２４】
請求項２２記載の半導体集積回路装置の製造方法において、前記（ａ）工程は、枚葉処理により行うことを特徴とする半導体集積回路装置の製造方法。
【請求項２５】
（ａ）半導体ウェハ上に単層または積層の第１薄膜を成膜する工程、
（ｂ）前記半導体ウェハに対し第１処理を施す工程、
（ｃ）前記（ｂ）工程後、前記半導体ウェハのエッジにおいて前記第１薄膜に第１の不具合の発生の有無を検査する工程、
を含み、前記第１の不具合を検出した場合には、前記（ｂ）工程の後に前記半導体ウェハのエッジにおける前記第１薄膜を除去する工程を追加することを特徴とする半導体集積回路装置の製造方法。
【請求項２６】
請求項２５記載の半導体集積回路装置の製造方法において、前記第１の不具合は、前記第１薄膜の表面に生じた凹凸および前記第１薄膜の下地からの剥離の少なくとも一方であることを特徴とする半導体集積回路装置の製造方法。
【請求項２７】
請求項２５記載の半導体集積回路装置の製造方法において、前記（ｃ）工程は、明視野照明を用いて前記半導体ウェハの主面の平坦領域を検査する第１検査工程と、暗視野照明を用いて前記半導体ウェハのエッジを検査する第２検査工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２８】
請求項２５記載の半導体集積回路装置の製造方法において、前記第１処理は、
（ｂ１）前記第１薄膜の表面を研磨し平坦化する工程、
（ｂ２）前記第１薄膜上にパターニングされたマスキング層を形成し、前記マスキング層をマスクとして前記第１薄膜をエッチングする工程、
（ｂ３）前記半導体ウェハのエッジにおける前記第１薄膜の存在下において、機械的手段により前記半導体ウェハを保持する工程、
のいずれかを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２９】
請求項２５記載の半導体集積回路装置の製造方法において、前記半導体ウェハのエッジにおける前記第１薄膜を除去する工程は、スラリを用いた第１研磨手段、砥石を用いた第２研磨手段、ドライエッチング手段およびウェットエッチング手段のうちの選択された１つ以上を用いて行うことを特徴とする半導体集積回路装置の製造方法。
【請求項３０】
請求項２５記載の半導体集積回路装置の製造方法において、前記（ａ）工程は、枚葉処理により行うことを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、半導体ウェハの加工処理を含む半導体集積回路装置の製造工程に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
たとえばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの半導体集積回路装置の歩留りは、その製造に用いられる半導体ウェハ（以下、単にウェハと記す）に付着する異物によって大きく影響される。特に、その異物は、ウェハのエッジからの発生が多くなっている。このようなウェハのエッジからの異物の発生を防ぐために、ウェハ上に薄膜を成膜し、配線パターンなどを形成する工程中において、ウェハの主面（素子形成面）のエッジに残った薄膜をエッチングまたは研磨などにより除去する手段がある（たとえば、特許文献１および特許文献２参照。）。
【０００３】
また、たとえば位置決め部材とウェハとが接触することによって、ウェハ上に塗布された有機系膜（フォトレジスト膜を含む）がウェハのエッジにて剥離し異物となることを防ぐために、予めウェハのエッジにおいては、その有機系膜を溶剤などを用いて除去しておく手段がある（たとえば、特許文献３、特許文献４、特許文献５および特許文献６参照。）。
【０００４】
【特許文献１】
特開２０００−６８２７３号公報
【０００５】
【特許文献２】
特開２００２−１１０５９３号公報
【０００６】
【特許文献３】
特開平８−１９５３７０号公報
【０００７】
【特許文献４】
特開平９−１０６９８０号公報
【０００８】
【特許文献５】
特開平１０−２７５７７２号公報
【０００９】
【特許文献６】
特開２００１−１９６２９１号公報
【００１０】
【発明が解決しようとする課題】
本発明者らは、ウェハのエッジからの異物の発生を防ぐ技術について検討している。その中で、本発明者らは、ウェハのエッジから異物が発生する要因について検討した。
【００１１】
ウェハのエッジから異物が発生する要因の一つとして、たとえばウェハのエッジにおける薄膜の剥離がある。たとえばその薄膜から配線を形成する場合には、ウェハ上に薄膜を堆積した後、その薄膜上にフォトリソグラフィ技術によってパターニングされたフォトレジスト膜を形成し、そのフォトレジスト膜をマスクとしてエッチングを行う。このフォトレジスト膜をウェハのエッジに残した状態で種々の処理が行われていくと、たとえばウェハの搬送に用いる搬送ロボットがウェハのエッジ部においてフォトレジスト膜と接触することになり、その接触によってフォトレジスト膜が削れ、その削れたフォトレジスト膜そのものが異物の要因となってしまう問題がある。
【００１２】
そこで、ウェハの主面上にフォトレジスト膜を塗布した後、ウェハを回転させ、ウェハの裏面方向からウェハに有機溶剤を噴射することによって、ウェハの主面（素子形成面）に有機溶剤がかからないようにしつつ、ウェハのエッジのフォトレジスト膜のみを有機溶剤で溶かして除去する手段が考えられる。しかしながら、有機溶剤がウェハの裏面側から噴射されることから、この除去処理の後において、ウェハの主面側から見たフォトレジスト膜は入り組んだ輪郭線を有することになる。この入り組んだ輪郭のフォトレジスト膜をマスクとして上記薄膜をエッチングすると、ウェハのエッジにおいてはその入り組んだ輪郭のパターンで薄膜がエッチングされることになり、エッチング後にウェハのエッジ付近に残る薄膜はウェハから剥離しやすい形状となってしまう問題がある。
【００１３】
また、ウェハのエッジは、半導体集積回路装置の製造工程中において各種製造装置などと接触しやすい箇所であり、たとえば上記したように搬送ロボットと接触する箇所でもある。また、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）時の後洗浄工程で、ウェハの回転が回転ローラによる場合、ウェハのエッジは繰り返しローラに加圧接触することにより、ウェハのエッジにおいては、形成されている薄膜が削れ異物となってしまう問題がある。
【００１４】
また、たとえば枚葉処理型の成膜装置を用い、成膜装置内のステージ上にウェハを載置しウェハの主面に薄膜を成膜する場合には、ウェハの主面からエッジまでは薄膜が成膜されるが、ウェハの裏面にその薄膜は成膜されない。そのため、その薄膜とウェハとの接着性が良好でない場合には、薄膜がウェハのエッジから剥離して異物となってしまう問題がある。枚葉処理プロセスでは、不可避的な成膜を除き裏面に成膜しないプロセスが多く、その場合にはウェハのエッジに薄膜の終端部が位置することになり、剥離による異物発生の問題が顕著になる。
【００１５】
本発明の目的は、半導体集積回路装置の製造工程において、ウェハのエッジからの異物の発生を防ぐことのできる技術を提供することにある。
【００１６】
本発明の他の目的は、枚葉処理プロセスにおけるウェハのエッジからの異物の発生を防止するに適した技術を提供することにある。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１９】
すなわち、本発明は、半導体ウェハ上に単層または積層の第１薄膜を成膜する工程と、前記半導体ウェハに対し、前記半導体ウェハのエッジにおける前記第１薄膜の表面に凹凸が形成されるような第１処理を施す工程と、前記半導体ウェハのエッジにおける前記第１薄膜を除去する工程とを含むものである。
【００２０】
また、本発明は、枚葉処理により半導体ウェハ上に単層または積層の第１薄膜を成膜する工程と、前記半導体ウェハのエッジにおける前記第１薄膜を除去する工程とを含むものである。
【００２１】
また、本発明は、半導体ウェハ上に単層または積層の第１薄膜を成膜する工程と、前記半導体ウェハに対し、前記半導体ウェハのエッジにおける前記第１薄膜の表面に凹凸が形成されるような第１処理を施す工程と、前記半導体ウェハのエッジにおける前記第１薄膜を除去した後、前記エッジを含む前記半導体ウェハ上に単層または積層の第２薄膜を成膜する工程と、前記第２薄膜上に第３薄膜を成膜する工程とを含み、前記第２薄膜として前記半導体ウェハとの接着性が前記第３薄膜より相対的に良好であり、かつ前記第３薄膜が良好に接着する薄膜を選択するものである。
【００２２】
また、本発明は、半導体ウェハ上に単層または積層の第１薄膜を成膜する工程と、前記半導体ウェハに対し、前記半導体ウェハのエッジにおける前記第１薄膜の表面に凹凸が形成されるような第１処理を施す工程と、前記半導体ウェハのエッジにおける前記凹凸を含む前記第１薄膜を研磨し、前記半導体ウェハのエッジにおいて第１の膜厚の前記第１薄膜を残した後、前記第１薄膜上に第３薄膜を成膜する工程とを含むものである。
【００２３】
また、本発明は、半導体ウェハ上に単層または積層の第１薄膜を成膜する工程と、前記半導体ウェハの主面およびエッジを覆うマスキング層を前記第１薄膜上に形成する工程と、前記マスキング層を前記半導体ウェハのエッジに残すようにパターニングする工程と、前記マスキング層をマスクとして前記第１薄膜をエッチングする工程とを含むものである。
【００２４】
また、本発明は、半導体ウェハ上に単層または積層の第１薄膜を成膜する工程と、前記第１薄膜上にマスキング層を形成する工程と、前記半導体ウェハのエッジにおける前記マスキング層を除去する工程と、前記マスキング層をパターニングする工程と、前記マスキング層をマスクとして前記第１薄膜をエッチングする工程とを含むものである。
【００２５】
また、本発明は、半導体ウェハ上に単層または積層の第１薄膜を成膜する工程と、前記半導体ウェハに対し第１処理を施した後、前記半導体ウェハのエッジにおいて前記第１薄膜に第１の不具合の発生の有無を検査する工程とを含み、前記第１の不具合を検出した場合には、前記半導体ウェハに対し前記第１処理を施した後に前記半導体ウェハのエッジにおける前記第１薄膜を除去する工程を追加するものである。
【００２６】
【発明の実施の形態】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００２７】
素子形成面とは、ウェハの主面であって、その面にフォトリソグラフィ技術により複数のチップ領域に対応するデバイスパターンが形成される面を言う。
【００２８】
ウェハのエッジとは、ウェハの外周部においてウェハの主面および裏面の平坦な面に対して角度がついた領域を言う。
【００２９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
（実施の形態１）
本実施の形態１の半導体集積回路装置は、たとえばウェハの主面上にｎチャネル型ＭＩＳＦＥＴ、ｐチャネル型ＭＩＳＦＥＴおよびそれらと電気的に接続する配線などを有するものである。
【００３１】
図１〜図３は、本実施の形態１の半導体集積回路装置の製造工程中におけるウェハの要部断面図である。
【００３２】
図１に示す本実施の形態１のウェハ１は、たとえば約３００ｍｍの径を有すものであり、表面が平坦なチップ形成領域と主面および裏面の平坦な面に対して角度がついたエッジとを有する。このようなウェハ１の主面上に、枚葉処理のＣＶＤ法またはスパッタリング法などで薄膜（第１薄膜）ＴＦ１を堆積する。枚葉処理で薄膜ＴＦ１を堆積する場合には、たとえば成膜装置内のステージ上にウェハ１を載置し、ウェハ１の裏面をステージに静電吸着させることでウェハ１をステージ上に保持しつつ成膜処理を行う。そのため、薄膜ＴＦ１は、ウェハ１の主面からエッジまで成膜され、ウェハ１の裏面には成膜されない。本実施の形態１においては、この薄膜ＴＦ１が酸化シリコン膜の単層膜もしくは酸化シリコン膜と窒化シリコン膜との積層膜からなる層間絶縁膜である場合を一例として説明を進める。
【００３３】
次に、上記薄膜ＴＦ１上にフォトレジスト膜（マスキング層）を塗布する。このフォトレジスト膜をウェハ１のエッジに残した状態で種々の処理が行われていくと、たとえばウェハ１の搬送に用いる搬送ロボットがウェハ１のエッジ部においてフォトレジスト膜と接触することになり、その接触によってフォトレジスト膜が削れ、その削れたフォトレジスト膜が異物となる。このような異物が、たとえば配線を形成する導電性膜に付着すると、配線に短絡および開放などの故障を引き起こすおそれがある。そのため、たとえば主面を上向きにしてウェハ１を回転させ、ウェハ１の裏面方向からウェハ１に有機溶剤を噴射することによって、主面に有機溶剤がかからないようにしつつ、ウェハ１のエッジのフォトレジスト膜のみを有機溶剤で溶かすことで除去する。ここで、有機溶剤はウェハ１の裏面側から噴射されることから、ウェハ１のエッジのフォトレジスト膜が除去された後において、ウェハ１の主面側から見たフォトレジスト膜は入り組んだ輪郭線を有することになる。このようなフォトレジスト膜をフォトリソグラフィ技術によりパターニングし、パターニングされたフォトレジスト膜をマスクとしたエッチング（第１処理）により薄膜ＴＦ１をパターニングすると、ウェハ１のエッジの薄膜ＴＦ１は、ウェハ１から剥離しやすい凹凸状の薄膜ＴＦ１Ａとなる（図２参照）。なお、このパターニングによって薄膜ＴＦ１に形成されるのは、たとえば配線形成用の孔部または溝部である。
【００３４】
次に、図３に示すように、上記ウェハ１のエッジにおける凹凸状の薄膜ＴＦ１Ａを除去する。凹凸状の薄膜ＴＦ１Ａを残した状態で以降の工程を続けると、この薄膜ＴＦ１Ａが剥離し、ウェハ１に再度付着してしまうことにより、本実施の形態１の半導体集積回路装置の歩留りを低下させてしまうことが懸念されるが、本実施の形態１のように、ウェハ１のエッジにおける凹凸状の薄膜ＴＦ１Ａを除去することにより、そのような不具合を防ぐことができる。また、このウェハ１のエッジの薄膜ＴＦ１Ａの除去工程においては、除去工程後に薄膜ＴＦ１の端部の面Ｓがウェハ１の主面（素子形成面）に対して５°〜７５°程度の角度が付くようにする。それにより、後の工程でウェハ１上に他の薄膜を堆積する際に、面Ｓからウェハ１の表面にかけてその薄膜のカバレッジが低下することを防ぐことができる。
【００３５】
上記凹凸状の薄膜ＴＦ１Ａを除去する工程は、たとえば複数個の研磨ドラムを用いた研磨にて行うことができ、図４に示すような３個の研磨ドラム（第１研磨手段）ＤＲＭ１〜ＤＲＭ３を用いる場合を例示することができる。複数個の研磨ドラムを用いることにより、ウェハ１のエッジの全域を研磨することが容易になり、研磨に要する時間を短縮することができる。研磨ドラムＤＲＭ１〜ＤＲＭ３は、その外周部に軟質の研磨パッドが巻き付けられており、研磨時にはその研磨面に、たとえばコロイダルシリカ、酸化セリウムまたは酸化アルミナなどのスラリを供給することにより研磨を行う。
【００３６】
図５〜図７は、それぞれＡ−Ａ線（図４参照）、Ｂ−Ｂ線（図４参照）およびＣ−Ｃ線（図４参照）での断面図である。
【００３７】
ウェハ１のエッジの形状は、たとえばエッジが弧を描いた形状の、いわゆるフルラウンドタイプや、エッジの端部が平坦になった、いわゆる先端フラットタイプなどがある。本実施の形態１においては、上記研磨ドラムＤＲＭ１〜ＤＲＭ３がウェハ１と接触する角度θ１〜θ３は、ウェハ１のエッジの形状に応じて適宜設定することが可能となっている。また、角度θ１〜θ３は、除去すべき凹凸状の薄膜ＴＦ１Ａの形状に応じて適宜設定することが可能である。すなわち、本実施の形態１の研磨ドラムＤＲＭ１〜ＤＲＭ３を用いることにより、種々のウェハ１のエッジ形状に対して、そのエッジ全域において凹凸状の薄膜ＴＦ１Ａを除去することができる。
【００３８】
また、上記研磨ドラムＤＲＭ１〜ＤＲＭ３は、その個数、回転数およびウェハ１と接触する圧力を適宜設定し、研磨速度を変えることが可能である。すなわち、ウェハ１の規格による上記したようなウェハ１のエッジの形状や、凹凸状の薄膜ＴＦ１Ａの形状に応じて、研磨ドラムＤＲＭ１〜ＤＲＭ３の最適な研磨速度を設定することができる。たとえば、図８に示すように、薄膜ＴＦ１が相対的にウェハ１の主面（素子形成面）側にのみ成膜されている場合には、ウェハ１のエッジにおいて凹凸状の薄膜ＴＦ１Ａは、ウェハ１の主面（素子形成面）側に存在することになる。そこで、θ１＝１５０°、θ２＝１２０°、θ３＝６０°とすることを例示できる。この時、研磨ドラムＤＲＭ１、ＤＲＭ２のみで除去対象の薄膜を除去可能であれば、研磨ドラムＤＲＭ３は省略することができる。また、３個の研磨ドラムＤＲＭ１〜ＤＲＭ３に他の研磨ドラムも加えて、４個以上の研磨ドラムによって研磨を行ってもよい。この場合においても、各研磨ドラムがウェハ１と接触する角度、各研磨ドラムの回転数および各研磨ドラムのウェハ１と接触する圧力が、ウェハ１のエッジの形状や凹凸状の薄膜ＴＦ１Ａの形状に応じて適宜設定できることは同様である。
【００３９】
一方、図９に示すように、薄膜ＴＦ１がウェハ１の主面（素子形成面）から裏面付近まで成膜されている場合には、凹凸状の薄膜ＴＦ１Ａは、ウェハ１のエッジ全域に存在することになる。そこで、θ１＝１３５°、θ２＝９０°、θ３＝４５°とすることを例示できる。このように角度θ１〜θ３を設定することにより、ウェハ１のエッジにおける薄膜ＴＦ１Ａの除去を短時間で行うことが可能となる。
【００４０】
上記研磨ドラムＤＲＭ１〜ＤＲＭ３を用いる代わりに、図１０および図１１にしめすような研磨パッド（第１研磨手段）ＰＡＤ１〜ＰＡＤ３を用いた研磨により、上記ウェハ１のエッジにおける凹凸状の薄膜ＴＦ１Ａの除去を行ってもよい。なお、図１１（ａ）および図１１（ｂ）は、それぞれ図１０中のＤ−Ｄ線およびＥ−Ｅ線での断面図である。研磨パッドＰＡＤ１〜ＰＡＤ３は、ウェハ１と接する面においては軟質の研磨パッドが巻き付けられており、研磨時にはその研磨面に、たとえばコロイダルシリカ、酸化セリウムまたは酸化アルミナなどのスラリを供給することにより研磨を行う。
【００４１】
図１１（ａ）に示すように、研磨パッドＰＡＤ１は相対的にウェハ１のエッジの下面（裏面）を研磨し、研磨パッドＰＡＤ２は相対的にウェハ１のエッジの上面（素子形成面）側を研磨している。また、図１１（ｂ）に示すように、研磨パッドＰＡＤ３は相対的にウェハ１のエッジの中央を研磨している。研磨中においては、ウェハ１を高速回転させることによってウェハ１のエッジ全域において薄膜ＴＦ１を除去することが可能となっている。また、研磨中においては、研磨パッドＰＡＤ１〜ＰＡＤ３をウェハ１と接触しながら往復運動をさせることにより、研磨パッドＰＡＤ１〜ＰＡＤ３の研磨面の特定の箇所のみが磨り減ってしまうことを防ぐことができる。
【００４２】
なお、本実施の形態１においては、研磨ドラムＤＲＭ１〜ＤＲＭ３または研磨パッドＰＡＤ１〜ＰＡＤ３を用いてウェハ１のエッジにおける凹凸状の薄膜ＴＦ１Ａを除去する方法について示したが、研磨ドラムＤＲＭ１〜ＤＲＭ３または研磨パッドＰＡＤ１〜ＰＡＤ３の代わりにドライエッチング法またはウェットエッチング法によって上記薄膜ＴＦ１Ａを除去してもよい。
【００４３】
上記の実施の形態１においては、フォトレジスト膜をマスクとして薄膜ＴＦ１をエッチングした際に、ウェハ１のエッジにて剥離しやすい凹凸状の薄膜ＴＦ１Ａが生じる場合について説明したが、機械的な接触によりウェハ１のエッジにて凹凸状の薄膜ＴＦ１Ａが生じる場合もある。たとえば、薄膜ＴＦ１の堆積後、ウェハ１をロボット搬送（第１処理）する工程がある場合、ウェハ１はエッジにて保持（チャッキング）される。すなわち、ウェハ１と搬送ロボットとは、ウェハ１のエッジにて接触することとなり、ウェハ１のエッジにて剥離しやすい凹凸状の薄膜ＴＦ１Ａが生じることが懸念される。また、ウェハ１の搬送中においては、ウェハ１のエッジは種々の製造装置などと接触しやすい箇所であることから、搬送中の接触によりウェハ１のエッジに剥離しやすい凹凸状の薄膜ＴＦ１Ａが生じることも懸念される。また、薄膜ＴＦ１の堆積後において、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法にて薄膜ＴＦ１の表面を平坦化（第１処理）した場合には、ＣＭＰ時にウェハ１がＣＭＰ装置内のキャリアヘッドから外れることを防ぐためのリテーナリングとウェハ１のエッジとが接触する。さらに、このＣＭＰ時の後洗浄工程でのウェハの回転が回転ローラによる場合、ウェハのエッジは繰り返しローラに加圧接触する。この接触により、ウェハ１のエッジに剥離しやすい凹凸状の薄膜ＴＦ１Ａが生じることも懸念される。
【００４４】
そこで、上記のようにウェハ１のエッジが機械的接触をするような工程の後においても、同様にウェハ１のエッジにおける凹凸状の薄膜ＴＦ１Ａの除去を行うことにより、薄膜ＴＦ１Ａが剥離しウェハ１に再度付着することに起因する本実施の形態１の半導体集積回路装置の歩留りの低下を防ぐことが可能となる。
【００４５】
また、上記の本実施の形態においては、薄膜ＴＦ１が層間絶縁膜である場合を例として説明したが、薄膜ＴＦ１が配線材料となる金属膜であった場合でもウェハ１のエッジにおいて薄膜ＴＦ１がウェハ１から剥離しやすい凹凸状の薄膜ＴＦ１Ａとなることが懸念される。そこで、薄膜ＴＦ１が配線材料となる金属膜であった場合でも、同様にウェハ１のエッジにおける凹凸状の薄膜ＴＦ１Ａの除去を行うことにより、薄膜ＴＦ１Ａが剥離しウェハ１に再度付着することに起因する本実施の形態１の半導体集積回路装置の歩留りの低下を防ぐことが可能となる。
【００４６】
（実施の形態２）
次に、本実施の形態２の半導体集積回路装置の製造工程について説明する。
【００４７】
本実施の形態２においても、ウェハ１（図１〜図３参照）の主面上に枚葉処理のＣＶＤ法またはスパッタリング法などで薄膜ＴＦ１（図１〜図３参照）を堆積する工程は前記実施の形態１と同様である。
【００４８】
図１２に示すように、上記薄膜ＴＦ１の境界端ＫＫＴが、ラウンド状態となっているウェハ１のエッジに位置している場合には、後の工程においてウェハ１がエッジにて機械的接触をした際に薄膜ＴＦ１がその境界端ＫＫＴから剥離してしまうことが懸念される。そこで、本実施の形態２においては、薄膜ＴＦ１上にフォトレジスト膜を塗布する前に、前記実施の形態１において図３〜図１１を用いて説明した工程および手段と同様の工程および手段により、ウェハ１のエッジにおける薄膜ＴＦ１を除去する。それにより、後の工程においてウェハ１がエッジにて機械的接触をした場合でも薄膜ＴＦ１が境界端ＫＫＴから剥離してしまうことを防ぐことができる。その結果、薄膜ＴＦ１の剥離によってウェハ１のエッジから生じた異物がウェハ１に付着することに起因する本実施の形態１の半導体集積回路装置の歩留りの低下を防ぐことができる。
【００４９】
また、前記実施の形態１で説明したフォトレジスト膜と同様のフォトレジスト膜をマスクとして薄膜ＴＦ１をエッチングした場合でも、ウェハ１のエッジにて剥離しやすい凹凸状の薄膜ＴＦ１Ａ（図２参照）が生じてしまうことを防ぐことができる。すなわち、前記実施の形態１で示したような薄膜ＴＦ１Ａがウェハ１のエッジから剥離してしまうことを未然に防ぐことができる。
【００５０】
上記のような本実施の形態２によっても、前記実施の形態１と同様の効果を得ることができる。また、本実施の形態２を適用することにより、上記薄膜ＴＦ１とウェハ１との接着性が低く、薄膜ＴＦ１がウェハ１のエッジから剥離しやすい材質（たとえばＷ（タングステン））である場合に特に有効な効果を得ることができる。
【００５１】
（実施の形態３）
次に、本実施の形態３の半導体集積回路装置の製造工程について説明する。
【００５２】
本実施の形態３の半導体集積回路装置の製造工程は、前記実施の形態１において図１〜図３を用いて説明した工程までは同様である。
【００５３】
薄膜ＴＦ１が、たとえば酸化シリコン膜の単層膜もしくは酸化シリコン膜と窒化シリコン膜との積層膜からなる層間絶縁膜である場合には、前記実施の形態１にて図３を用いて説明した工程の後、薄膜ＴＦ１に形成された配線形成用の孔部または溝部を埋め込む導電性膜をスパッタリング法またはＣＶＤ法などによりウェハ１上に堆積する。この導電性膜が、たとえば配線の主導電層となるＷ膜またはＡｌ（アルミニウム）膜など（下層にバリアメタル膜が必要な場合には、そのバリアメタル膜も含む）である場合には、下層のウェハ１との接着性が良好でないことから、ウェハ１のエッジからその導電性膜が剥離してしまうことが懸念される。そのため、剥離した導電性膜が異物となってウェハ１に付着することによって、本実施の形態１の半導体集積回路装置の歩留りを低下させてしまうことが懸念される。
【００５４】
そこで、図１３に示すように、本実施の形態３においては、ウェハ１のエッジにおける薄膜ＴＦ１を除去した後、配線の主導電層となるＷ膜またはＡｌ膜などからなる導電性膜をウェハ１上に堆積する前に、その導電性膜に比べてウェハ１との接着性が良好であり、かつその導電性膜との接着性が良好な薄膜（第２薄膜）ＴＦ２ＡをＣＶＤ法などによりエッジを含むウェハ１上に堆積する。ここで、その薄膜ＴＦ２Ａとして、ＣＶＤ法で堆積した酸化シリコン膜を例示することができる。
【００５５】
続いて、図１４に示すように、回転塗布法によりウェハ１上にフォトレジスト膜（第２マスキング層）ＲＥＳＩ１を塗布する。このフォトレジスト膜ＲＥＳＩ１の塗布時においては、たとえばウェハ１を回転させる回転速度を調節することによって、ウェハ１のエッジ部がフォトレジスト膜ＲＥＳＩ１によって十分に覆われるようにする。次いで、たとえばウェハ１を回転させつつウェハ１の裏面に有機溶剤を噴射することにより、ウェハ１の裏面に塗布されたフォトレジスト膜ＲＥＳＩ１を除去する。この時、有機溶剤の噴射強度およびウェハ１を回転させる回転速度を調節することによって、有機溶剤がウェハ１のエッジまで達しないようにする。それにより、ウェハ１のエッジ部にフォトレジスト膜ＲＥＳＩ１を残すようにする。また、ウェハ１は、たとえばエッチング装置内のステージ上に載置される際に裏面がステージと接することになる。そのため、ウェハ１の裏面にフォトレジスト膜ＲＥＳＩ１が残っている場合には、ウェハ１の裏面からフォトレジスト膜ＲＥＳＩ１が剥離してそのステージ上に残留し、異物となってウェハ１または他のウェハに付着することによってウェハ１または他のウェハを汚染してしまう不具合が懸念される。そこで、ウェハ１の裏面に塗布されたフォトレジスト膜ＲＥＳＩ１を予め除去しておくことにより、そのような不具合を未然に防ぐことができる。
【００５６】
次に、図１５に示すように、フォトリソグラフィ技術によりフォトレジスト膜ＲＥＳＩ１をパターニングする。この時、ウェハ１のエッジにおいてフォトレジスト膜ＲＥＳＩ１が十分に残るように（フォトレジスト膜ＲＥＳＩ１がウェハ１のエッジを覆うように）パターニングを行う。
【００５７】
次に、図１６に示すように、そのパターニングされたフォトレジスト膜ＲＥＳＩ１をマスクとして薄膜ＴＦ２Ａ、ＴＦ１をエッチングすることによって配線形成用の溝部（下層の配線または素子などに達する孔部を含む）ＭＺを形成する。この時、ウェハ１のエッジにおいては、薄膜ＴＦ２Ａ上はフォトレジスト膜ＲＥＳＩ１によって十分に覆われていることから、このエッチング処理後のウェハ１のエッジにおいて薄膜ＴＦ２Ａがウェハ１から剥離しやすい凹凸状の薄膜になってしまうことを防ぐことができる。すなわち、この後の工程において、薄膜ＴＦ２Ａがウェハ１のエッジから剥離し、ウェハ１に再度付着してしまうことによる、本実施の形態３の半導体集積回路装置の歩留りを低下させてしまう不具合を防ぐことができる。
【００５８】
次に、図１７に示すように、フォトレジスト膜ＲＥＳＩ１を除去した後、図１８に示すように、薄膜ＴＦ２Ａ上に溝部ＭＺを埋め込むＷ膜またはＡｌ膜などからなる導電性膜（第３薄膜）ＴＦ２を堆積する。なお、導電性膜ＴＦ２がＡｌ膜である場合には、溝部ＭＺは下層の配線または素子などに達する孔部となる。この時、ウェハ１のエッジでは、導電性膜ＴＦ２の下層に薄膜ＴＦ２Ａが成膜されている。上記したように、薄膜ＴＦ２Ａは、導電性膜ＴＦ２に比べてウェハ１との接着性が良好であり、かつ導電性膜ＴＦ２との接着性が良好である。そのため、ウェハ１から剥離しやすいＷ膜またはＡｌ膜などからなる導電性膜ＴＦ２がウェハ１のエッジにて剥離してしまうことを防ぐことができる。その結果、剥離した導電性膜ＴＦ２が異物となってウェハ１に付着することに起因する本実施の形態３の半導体集積回路装置の歩留りの低下を防ぐことができる。
【００５９】
その後、導電性膜ＴＦ２がＷ膜である場合には、エッチバック法またはＣＭＰ法により薄膜ＴＦ２Ａ上の導電性膜ＴＦ２を除去し、溝部ＭＺ内に導電性膜ＴＦ２を残すことにより配線を形成し、本実施の形態３の半導体集積回路装置を製造する。また、導電性膜ＴＦ２がＡｌ膜である場合には、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとしたエッチングにより導電性膜ＴＦ２をパターニングすることにより、配線を形成し、本実施の形態３の半導体集積回路装置を製造する。
【００６０】
上記のような本実施の形態３によっても、前記実施の形態１、２と同様の効果を得ることができる。
【００６１】
（実施の形態４）
次に、本実施の形態４の半導体集積回路装置の製造工程について説明する。
【００６２】
本実施の形態４の半導体集積回路装置の製造工程は、前記実施の形態１において図１および図２を用いて説明した工程までは同様である。また、本実施の形態４においても、薄膜ＴＦ１が酸化シリコン膜の単層膜もしくは酸化シリコン膜と窒化シリコン膜との積層膜からなる層間絶縁膜である場合を一例として説明を進める。
【００６３】
その後、上記ウェハ１のエッジにおける凹凸状の薄膜ＴＦ１Ａ（図１９参照）を研磨し、ウェハ１のエッジを覆う表面の滑らかな薄膜ＴＦ１Ｂを形成する（図２０参照）。この薄膜ＴＦ１Ａの研磨は、たとえば前記実施の形態１において説明した研磨ドラムＤＲＭ１〜ＤＲＭ３（図４〜図７参照）を用いて行うことができる。
【００６４】
続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとして薄膜ＴＦ１をエッチングすることにより、薄膜ＴＦ１に配線形成用の溝部（下層の配線または素子などに達する孔部を含む（図示は省略））を形成する。
【００６５】
上記フォトレジスト膜を除去した後、図２１に示すように、薄膜ＴＦ２Ａ上に上記溝部を埋め込むＷ膜またはＡｌ膜などからなる導電性膜ＴＦ２を堆積する。なお、導電性膜ＴＦ２がＡｌ膜である場合には、その溝部は下層の配線または素子などに達する孔部となる。
【００６６】
この時、ウェハ１のエッジでは、導電性膜ＴＦ２の下層に薄膜ＴＦ１Ｂが成膜されている。前記実施の形態３にて説明したように、薄膜ＴＦ１Ｂは、導電性膜ＴＦ２に比べてウェハ１との接着性が良好であり、かつ導電性膜ＴＦ２との接着性が良好な酸化シリコン膜である。そのため、ウェハ１から剥離しやすいＷ膜またはＡｌ膜などからなる導電性膜ＴＦ２がウェハ１のエッジにて剥離してしまうことを防ぐことができる。その結果、剥離した導電性膜ＴＦ２が異物となってウェハ１に付着することに起因する本実施の形態４の半導体集積回路装置の歩留りの低下を防ぐことができる。
【００６７】
その後、前記実施の形態３にて図１８を用いて説明した工程以降の工程を経ることにより、本実施の形態４の半導体集積回路装置を製造する。
【００６８】
上記のような本実施の形態４によっても、前記実施の形態１〜３と同様の効果を得ることができる。
【００６９】
（実施の形態５）
次に、本実施の形態５の半導体集積回路装置の製造工程について説明する。
【００７０】
本実施の形態５においても、ウェハ１（図１〜図３参照）の主面上に枚葉処理のＣＶＤ法またはスパッタリング法などで薄膜ＴＦ１（図１〜図３参照）を堆積する工程は前記実施の形態１と同様である。また、本実施の形態５においては、前記実施の形態１と同様に、薄膜ＴＦ１が酸化シリコン膜の単層膜もしくは酸化シリコン膜と窒化シリコン膜との積層膜からなる層間絶縁膜である場合を一例として説明を進める。
【００７１】
薄膜ＴＦ１の成膜後、図２２に示すように、ウェハ１上にフォトレジスト膜（第２マスキング層）ＲＥＳＩ１を塗布する。続いて、たとえばウェハ１を回転させつつ、ウェハ１の主面（素子形成面）側よりノズルＮＺＬによりウェハ１のエッジのフォトレジスト膜ＲＥＳＩ１に有機溶剤を噴射する。この時、その有機溶剤が噴射される領域は、ウェハ１の外周端部から中心方向に向かった約０．５ｍｍ〜１．５ｍｍの範囲とし、ウェハ１の全外周においてほぼ一定の範囲となるように有機溶剤を噴射する。また、この有機溶剤が噴射される領域にウェハ１のエッジは完全に含まれるようにする。この有機溶剤の噴射時には、ウェハ１を回転させていることから、製品となるチップの形成されるウェハ１の中心方向に向かって噴射した有機溶剤が流れてしまうことを防ぐことができる。
【００７２】
上記のような有機溶剤の噴射により、ウェハ１のエッジのフォトレジスト膜ＲＥＳＩ１を除去することができる（図２３参照）。このような有機溶剤の噴射によってウェハ１のエッジのフォトレジスト膜ＲＥＳＩ１を除去した後においては、ウェハ１の主面側から見たフォトレジスト膜ＲＥＳＩ１は、入り組みのない滑らかな輪郭線を有することになる。
【００７３】
次に、図２４に示すように、フォトリソグラフィ技術によってフォトレジスト膜ＲＥＳＩ１をパターニングする。続いて、図２５に示すように、フォトレジスト膜ＲＥＳＩ１をマスクとしたエッチングによって薄膜ＴＦ１をパターニングする。上記したように、ウェハ１の主面側から見たフォトレジスト膜ＲＥＳＩ１は、入り組みのない滑らかな輪郭線を有しているので、このエッチング処理後において、ウェハ１のエッジの薄膜ＴＦ１がウェハ１から剥離しやすい凹凸状の薄膜になってしまうことを防ぐことができる。すなわち、この後の工程において、薄膜ＴＦ１がウェハ１のエッジから剥離し、ウェハ１に再度付着してしまうことによる、本実施の形態５の半導体集積回路装置の歩留りを低下させてしまう不具合を防ぐことができる。また、このエッチング処理がドライエッチングによるものである場合、ウェハ１のエッジでは、ウェハ１の裏面に近づくにしたがって薄膜ＴＦ１のエッチ残りが懸念されるが、そのエッチング処理時に所定時間のオーバーエッチング処理を施すことにより、薄膜ＴＦ１のエッチ残りのような不具合を防ぐことができる。
【００７４】
上記したように、本実施の形態５においては、有機溶剤の噴射によってウェハ１のエッジのフォトレジスト膜ＲＥＳＩ１を除去する例を示したが、ウェハ１のエッジのフォトレジスト膜ＲＥＳＩ１のみを露光させる、いわゆる周辺露光処理および現像処理によってウェハ１のエッジのフォトレジスト膜ＲＥＳＩ１を除去する手段を用いても良い。この周辺露光処理および現像処理を用いる場合でも、露光する範囲は、ウェハ１の外周端部から中心方向に向かった約０．５ｍｍ〜１．５ｍｍの範囲とすることを例示できる。
【００７５】
続いて、図２６に示すように、薄膜ＴＦ１上のフォトレジスト膜ＲＥＳＩ１を除去した後、前記実施の形態３にて図１８を用いて説明した工程以降の工程を経ることにより、本実施の形態５の半導体集積回路装置を製造する。
【００７６】
ところで、上記図２２〜図２６を用いて説明した本実施の形態５の半導体集積回路装置の製造工程を、前記実施の形態３にて図１４〜図１７を用いて説明した工程に適用しても良い。本発明者らが行った実験によれば、上記図２２〜図２６を用いて説明した工程を前記実施の形態３にて図１４〜図１７を用いて説明した工程に適用した場合でも、その後の工程でウェハ１上に成膜した導電性膜ＴＦ２（図１８参照）がウェハ１のエッジにて剥離してしまうことを防ぐことができた。すなわち、本実施の形態５の製造工程を前記実施の形態３に適用した場合でも、薄膜ＴＦ２Ａがウェハ１のエッジから剥離し、ウェハ１に再度付着してしまうことによる、半導体集積回路装置の歩留りを低下させてしまう不具合を防ぐことができる。
【００７７】
上記のような本実施の形態５によっても、前記実施の形態１〜４と同様の効果を得ることができる。
【００７８】
（実施の形態６）
次に、本実施の形態６の半導体集積回路装置の製造工程について説明する。本実施の形態６は、たとえば半導体基板（ウェハ）のｐ型ウェルにｎチャネル型ＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が形成された半導体集積回路装置の製造方法に本発明を適用したものである。この本実施の形態６の半導体集積回路装置の製造工程を図２７に示すフローチャート中の工程Ｐ１〜Ｐ１１に沿って説明する。
【００７９】
図２８および図２９は、本実施の形態６のウェハ（半導体基板）１の要部断面図である。図２９においては特にウェハ１のエッジ付近を示し、図２８においては、特にウェハ１における主面（素子形成面）付近を拡大して示している。
【００８０】
ウェハ１の主面では、溝６に酸化シリコン膜８を埋め込むことにより素子分離溝が形成されている。また、ウェハ１にｐ型の導電型を有する不純物（たとえばＢ（ホウ素））をイオン注入することで形成されたｐ型ウェル９には、ｎチャネル型ＭＩＳＦＥＴＱｎが形成されている。
【００８１】
ｎチャネル型ＭＩＳＦＥＴＱｎは、ウェハ１の主面上にゲート酸化膜１０を介して形成されたゲート電極１１と、ゲート電極１１の両側に形成されたｎ型半導体領域１５（ソース、ドレイン）とを有するものであり、ゲート電極１１の上面および側面には、キャップ絶縁膜１２およびサイドウォールスペーサ１４が形成されている。
【００８２】
ゲート酸化膜１０は、数ｎｍの膜厚を有する酸化シリコン膜からなり、たとえば熱酸化法または熱ＣＶＤ法により形成することができる。
【００８３】
ゲート電極１１は、たとえば低抵抗の多結晶シリコン膜からなり、その上層にシリサイド層あるいはＷ等の金属膜を形成して低抵抗化を図ってもよい。
【００８４】
ｎ型半導体領域１５は、ｎチャネル型ＭＩＳＦＥＴＱｎのソース、ドレイン領域として機能するものであり、たとえばＰ（リン）またはＰ（ヒ素）等のｎ型の導電型を有する不純物が高濃度で導入されることにより形成されている。
【００８５】
ゲート電極１１およびｎ型半導体領域１５の上部には、ＷＳｉｘ、ＭｏＳｉｘ、ＴｉＳｉｘ、ＴａＳｉｘまたはＣｏＳｉｘなどの高融点金属シリサイド膜を積層してもよい。
【００８６】
キャップ絶縁膜１２およびサイドウォールスペーサ１４は、たとえば酸化シリコン膜または窒化シリコン膜とすることができ、窒化シリコン膜を用いる場合には、その窒化シリコン膜からなるキャップ絶縁膜１２およびサイドウォールスペーサ１４をマスクとして用い、後で説明する層間絶縁膜に自己整合的に接続孔を開孔することができる。
【００８７】
なお、サイドウォールスペーサ１４の形成前に低濃度のｎ型半導体領域を形成し、サイドウォールスペーサ１４の形成後に高濃度のｎ型半導体領域を形成することによって、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造のソース、ドレイン領域としてもよい。
【００８８】
上記ｎチャネル型ＭＩＳＦＥＴＱｎの完成後、たとえばウェハ１上にＣＶＤ法で酸化シリコン膜を堆積することにより、層間絶縁膜（第１薄膜）１６を形成する（工程Ｐ１）。続いて、ＣＭＰ法による研磨（第１処理）により、この層間絶縁膜１６の表面を平坦化（工程Ｐ２）した後、ウェハ１の主面の平坦なチップ形成領域における層間絶縁膜１６の表面において異物および微細な傷などのいわゆるキラー欠陥が存在するか否かの検査と、ウェハ１のエッジにおいて層間絶縁膜１６が剥離しやすい凹凸状の薄膜（第１の不具合）になっているか否かの検査とを行う（工程Ｐ３）。この時、図２９に示すように、明視野照明（同軸落射照明）を用いてウェハ１の主面の平坦なチップ形成領域（明視野領域）を照明する明視野検査（第１検査工程）により、層間絶縁膜１６の表面におけるキラー欠陥を効果的に検出することができる。一方、暗視野照明を用いてウェハ１のエッジ（暗視野領域）を照明する暗視野検査（第２検査工程）により、層間絶縁膜１６が剥離しやすい凹凸状の薄膜になっていることを効果的に検出することができる。なお、図２９中においては、部材および領域の位置関係をわかりやすくするために、ウェハ１および層間絶縁膜１６以外の部材の図示は省略してある。この工程Ｐ３の検査により、ウェハ１のエッジにて層間絶縁膜１６が剥離しやすい凹凸状の薄膜になっていることが検出された場合には、本実施の形態６の半導体集積回路装置の製造工程において、工程Ｐ２の層間絶縁膜１６の表面を平坦化する工程の後にウェハ１のエッジの層間絶縁膜１６を除去する工程を追加する。このウェハ１のエッジの層間絶縁膜１６を除去する工程は、たとえば前記実施の形態１において図４〜図７を用いて説明した研磨ドラムＤＲＭ１〜ＤＲＭ３を用いた研磨、ドライエッチング法またはウェットエッチング法によって行うことができる。このようなウェハ１のエッジの層間絶縁膜１６を除去する工程を追加することにより、ウェハ１のエッジに層間絶縁膜１６が残ることを防ぐことができる。すなわち、後の洗浄工程において、その層間絶縁膜１６がウェハ１のエッジから剥離して、ウェハ１に付着することによる、本実施の形態６の半導体集積回路装置の歩留りを低下させてしまうことを防ぐことができる。
【００８９】
次に、図３０に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとしたエッチングにより、ウェハ１の主面のｎ型半導体領域１５上の層間絶縁膜１６に接続孔１７を開孔する（工程Ｐ４）。
【００９０】
続いて、上記工程Ｐ３と同様の手段により、ウェハ１のエッジにおいて層間絶縁膜１６が剥離しやすい凹凸状の薄膜になっているか否かの検査を行う（工程Ｐ５）。この工程Ｐ５においても、上記工程Ｐ３の場合と同様に、ウェハ１のエッジにて層間絶縁膜１６が剥離しやすい凹凸状の薄膜になっていることが検出された場合には、本実施の形態６の半導体集積回路装置の製造工程において、工程Ｐ４の層間絶縁膜１６をエッチングする工程の後にウェハ１のエッジの層間絶縁膜１６を除去する工程を追加する。
【００９１】
次に、図３１に示すように、スパッタリング法により、たとえば窒化チタンなどのバリア導体膜１８Ａをウェハ１上に堆積し、さらにＣＶＤ法により、たとえばタングステンなどの導電性膜１８Ｂをバリア導体膜１８Ａ上に堆積する（工程Ｐ６）。
【００９２】
ここで、接続孔１７、バリア導体膜１８Ａおよび導電性膜１８Ｂを形成する前に、前記実施の形態３にて図１３を用いて説明した薄膜ＴＦ２Ａをエッジを含むウェハ１上に堆積する工程を行っても良い。前記実施の形態３にて説明したように、薄膜ＴＦ２Ａは、バリア導体膜１８Ａおよび導電性膜１８Ｂに比べてウェハ１との接着性が良好であり、かつバリア導体膜１８Ａおよび導電性膜１８Ｂとの接着性が良好な酸化シリコン膜であることから、ウェハ１のエッジにおいてバリア導体膜１８Ａおよび導電性膜１８Ｂが剥離してしまうことを防ぐことができる。すなわち、剥離したバリア導体膜１８Ａおよび導電性膜１８Ｂがウェハ１に付着することによる、本実施の形態６の半導体集積回路装置の歩留りを低下させてしまうことを防ぐことができる。また、上記薄膜ＴＦ２Ａをエッジを含むウェハ１上に堆積する工程を行う代わりに、前記実施の形態４において図１９および図２０を用いて説明したように、ウェハ１のエッジの層間絶縁膜１６の凹凸状になった部分のみを研磨し、ウェハ１のエッジの層間絶縁膜１６の表面を滑らかにする手段を用いても良い。
【００９３】
次に、図３２に示すように、層間絶縁膜１６上のバリア導体膜１８Ａおよび導電性膜１８Ｂを、たとえばＣＭＰ法により除去し、接続孔１７内にバリア導体膜１８Ａおよび導電性膜１８Ｂを残すことにより、バリア導体膜１８Ａおよび導電性膜１８Ｂからなるプラグ１８を形成する（工程Ｐ７）。
【００９４】
続いて、上記工程Ｐ３と同様の手段により、ウェハ１のエッジにおいてバリア導体膜１８Ａおよび導電性膜１８Ｂが剥離しやすい状態になっているか否かの検査（バリア導体膜１８Ａおよび導電性膜１８Ｂの下地との接着性を確認する検査）を行う（工程Ｐ８）。この工程Ｐ８においても、上記工程Ｐ３の場合と同様に、ウェハ１のエッジにてバリア導体膜１８Ａおよび導電性膜１８Ｂが剥離しやすい状態になっていることが検出された場合には、本実施の形態６の半導体集積回路装置の製造工程において、工程Ｐ７の後にウェハ１のエッジのバリア導体膜１８Ａおよび導電性膜１８Ｂを除去する工程を追加する。
【００９５】
次に、図３３に示すように、ウェハ１上にＴｉ（チタン）膜、Ａｌ合金膜および窒化チタン膜を順次下層より堆積することにより、導電性膜（第１薄膜）２０を形成する（工程Ｐ９）。
【００９６】
続いて、導電性膜２０が剥離しやすい状態（剥離している状態も含む）になっているか否かの検査を行う（工程Ｐ１０）。この工程Ｐ１０においても、上記工程Ｐ３の場合と同様に、ウェハ１のエッジにて導電性膜２０が剥離しやすい状態になっていることが検出された場合には、本実施の形態６の半導体集積回路装置の製造工程において、工程Ｐ９の後にウェハ１のエッジの導電性膜２０を除去する工程を追加する。
【００９７】
次に、図３４に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとして導電性膜２０をエッチングすることにより、導電性膜２０からなる配線２１を形成し、本実施の形態６の半導体集積回路装置を製造する（工程Ｐ１１）。なお、上記図２８〜図３４に示した工程を繰り返すことによって、さらに多層に配線を形成してもよい。
【００９８】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００９９】
たとえば、前記実施の形態３においては、酸化シリコン膜からなる薄膜に形成された溝部（孔部を含む）に埋め込む導電性膜がＷまたはＡｌを主成分とする場合について示したが、その溝部に埋め込む導電性膜がＣｕ（銅）を主成分とする場合でも同様に前記実施の形態３の工程を適用することができる。
【０１００】
また、前記実施の形態においては、ウェハのエッジを研磨する研磨ドラムは３個である場合を例示したが、３個以上の研磨ドラムを用いてもよい。
【０１０１】
また、前記実施の形態においては、研磨ドラムを用いてウェハのエッジを研磨する場合について例示したが、ウェハのエッジの輪郭が型取りしてある砥石（第２研磨手段）、または有機系樹脂にスラリを埋め込むことにより製造された研磨用テープを用いて研磨してもよい。
【０１０２】
また、前記実施の形態においては、ｐ型ウェルにｎＭＩＳが形成された半導体集積回路装置の製造方法について例示したが、ｎ型ウェルにｐＭＩＳが形成された半導体集積回路装置の製造方法に適用してもよい。
【０１０３】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
（１）半導体ウェハのエッジに形成された薄膜（第１薄膜）を除去するので、その薄膜が半導体ウェハのエッジから剥離して異物となってしまうことを防ぐことができる。
（２）半導体ウェハ上に形成された薄膜（第１薄膜）をフォトレジスト膜（マスキング層）をマスクとしてパターニングする際に、半導体ウェハのエッジにてその薄膜がフォトレジスト膜によって十分に覆われるようにするので、パターニング後において半導体ウェハのエッジの薄膜が剥離しやすい状態となってしまうことを防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体集積回路装置の製造方法を説明する要部断面図である。
【図２】図１に続く半導体集積回路装置の製造工程中の要部断面図である。
【図３】図２に続く半導体集積回路装置の製造工程中の要部断面図である。
【図４】研磨ドラムを用いたウェハのエッジの研磨工程を説明する平面図である。
【図５】図４に示した研磨ドラムの１個とウェハのエッジとが接触する角度を説明する要部断面図である。
【図６】図４に示した研磨ドラムの１個とウェハのエッジとが接触する角度を説明する要部断面図である。
【図７】図４に示した研磨ドラムの１個とウェハのエッジとが接触する角度を説明する要部断面図である。
【図８】ウェハ上に成膜した薄膜の成膜状態の違いを説明する要部断面図である。
【図９】ウェハ上に成膜した薄膜の成膜状態の違いを説明する要部断面図である。
【図１０】研磨パッドを用いたウェハのエッジの研磨工程を説明する平面図である
【図１１】（ａ）および（ｂ）は、それぞれ研磨パッドを用いたウェハのエッジの研磨工程を説明する断面図である
【図１２】本発明の実施の形態２である半導体集積回路装置の製造工程中の要部断面図である。
【図１３】本発明の実施の形態３である半導体集積回路装置の製造方法を説明する要部断面図である。
【図１４】図１３に続く半導体集積回路装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体集積回路装置の製造工程中の要部断面図である。
【図１６】図１５に続く半導体集積回路装置の製造工程中の要部断面図である。
【図１７】図１６に続く半導体集積回路装置の製造工程中の要部断面図である。
【図１８】図１７に続く半導体集積回路装置の製造工程中の要部断面図である。
【図１９】本発明の実施の形態４である半導体集積回路装置の製造方法を説明する要部断面図である。
【図２０】図１９に続く半導体集積回路装置の製造工程中の要部断面図である。
【図２１】図２０に続く半導体集積回路装置の製造工程中の要部断面図である。
【図２２】本発明の実施の形態５である半導体集積回路装置の製造方法を説明する要部断面図である。
【図２３】図２２に続く半導体集積回路装置の製造工程中の要部断面図である。
【図２４】図２３に続く半導体集積回路装置の製造工程中の要部断面図である。
【図２５】図２４に続く半導体集積回路装置の製造工程中の要部断面図である。
【図２６】図２５に続く半導体集積回路装置の製造工程中の要部断面図である。
【図２７】本発明の実施の形態６である半導体集積回路装置の製造工程の要部を説明するフローチャートである。
【図２８】本発明の実施の形態６である半導体集積回路装置の製造方法を説明する要部断面図である。
【図２９】本発明の実施の形態６である半導体集積回路装置の製造方法を説明する要部断面図である。
【図３０】図２８続く半導体集積回路装置の製造工程中の要部断面図である。
【図３１】図３０続く半導体集積回路装置の製造工程中の要部断面図である。
【図３２】図３１続く半導体集積回路装置の製造工程中の要部断面図である。
【図３３】図３２続く半導体集積回路装置の製造工程中の要部断面図である。
【図３４】図３３続く半導体集積回路装置の製造工程中の要部断面図である。
【符号の説明】
１  ウェハ
２  酸化シリコン膜
３  窒化シリコン膜
５  フォトレジスト膜
６  溝
８  酸化シリコン膜
９  ｐ型ウェル
１０  ゲート酸化膜
１１  ゲート電極
１２  キャップ絶縁膜
１４  サイドウォールスペーサ
１５  ｎ型半導体領域（ソース、ドレイン）
１６  層間絶縁膜（第１薄膜）
１７  接続孔
１８  プラグ
１８Ａ  バリア導体膜
１８Ｂ  導電性膜
２０  導電性膜（第１薄膜）
ＭＺ  溝部
ＤＲＭ１〜ＤＲＭ３  研磨ドラム（第１研磨手段）
ＫＫＴ  境界端
ＮＺＬ  ノズル
Ｐ１〜Ｐ１０  工程
ＰＡＤ１〜ＰＡＤ３  研磨パッド（第１研磨手段）
Ｑｎ  ｎチャネル型ＭＩＳＦＥＴ
ＲＥＳＩ１  フォトレジスト膜（第２マスキング層）
Ｓ  面
ＴＦ１  薄膜（第１薄膜）
ＴＦ１Ａ、ＴＦ１Ｂ  薄膜
ＴＦ２  導電性膜（第３薄膜）
ＴＦ２Ａ  薄膜（第２薄膜）
【図１】
2004153053.tif 000003
【図２】
2004153053.tif 000004
【図３】
2004153053.tif 000005
【図４】
2004153053.tif 000006
【図５】
2004153053.tif 000007
【図６】
2004153053.tif 000008
【図７】
2004153053.tif 000009
【図８】
2004153053.tif 000010
【図９】
2004153053.tif 000011
【図１０】
2004153053.tif 000012
【図１１】
2004153053.tif 000013
【図１２】
2004153053.tif 000014
【図１３】
2004153053.tif 000015
【図１４】
2004153053.tif 000016
【図１５】
2004153053.tif 000017
【図１６】
2004153053.tif 000018
【図１７】
2004153053.tif 000019
【図１８】
2004153053.tif 000020
【図１９】
2004153053.tif 000021
【図２０】
2004153053.tif 000022
【図２１】
2004153053.tif 000023
【図２２】
2004153053.tif 000024
【図２３】
2004153053.tif 000025
【図２４】
2004153053.tif 000026
【図２５】
2004153053.tif 000027
【図２６】
2004153053.tif 000028
【図２７】
2004153053.tif 000029
【図２８】
2004153053.tif 000030
【図２９】
2004153053.tif 000031
【図３０】
2004153053.tif 000032
【図３１】
2004153053.tif 000033
【図３２】
2004153053.tif 000034
【図３３】
2004153053.tif 000035
【図３４】
2004153053.tif 000036