(57)【要約】【課題】スペーサが帯電するとスペーサの近傍を飛翔する電子がスペーサに引き寄せられるため、スペーサの近傍で表示画像が歪みを生じる。【解決手段】スペーサ２８の近傍における電子放出素子の近傍に電子軌道補正電極２９を設け、電子放出部の近傍においてスペーサ２９から遠ざかる方向に電子軌道を修正する電界を形成する。これにより、スペーサ２８の帯電によりスペーサ側に吸引される電子の軌道を補正し、スペーサの帯電によるビームずれを防止し、表示画像の歪みを防止する。【選択図】        図１
2004213983.tif 000002
【特許請求の範囲】
【請求項１】
電子放出部と一対の素子電極よりなる複数の冷陰極型電子放出素子を有する電子源基板と、前記電子放出素子に対向配置され、前記電子放出素子より放出された電子に作用する加速電圧を印加するための加速電極と、前記電子源基板と前記加速電極間に配置されたスペーサと、前記電子源基板上に形成され、前記電子放出素子を駆動するための配線部とを外囲器内に格納した画像形成装置において、前記スペーサ近傍における電子放出素子近傍に、前記スペーサの帯電によるビームずれを補正するための電子軌道補正電極を設けたことを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子線装置及びその応用である表示装置等の画像形成装置、特に、外囲器内部の支持部材（スペーサ）近傍におけるビームずれを補正する手法に関するものである。
【０００２】
【従来の技術】
従来、電子放出素子としては熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には、電界放出型素子（以下ＦＥ型素子と略す）、金属／絶縁層／金属型素子（以下ＭＩＭ素子と略す）、表面伝導型電子放出素子（以下ＳＣＥ素子と略す）等がある。
【０００３】
ここで、例えば、表面伝導型放出素子は、冷陰極素子のなかでも特に構造が単純で製造も容易であることから、大面積に渡り多数の素子を形成できる利点がある。また、表面伝導型放出素子の応用については、例えば、画像表示装置、画像記録装置等の画像形成装置や荷電ビ−ム源等が研究されている。
【０００４】
特に、画像表示装置への応用としては、例えば、本出願人がＵＳＰ５０６６８８３号、特開平２−２５７５５１号公報、特開平４−２８１３７号公報等で提案しているように、表面伝導型放出素子と電子ビ−ムの照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れている。
【０００５】
上述の画像形成装置は、一般にリアプレートとフェースプレートの間にスペーサが配置されている。スペーサは大気圧を支持するために十分な機械的強度が要求され、リアプレートとフェースプレート間を飛翔する電子の軌道に大きく影響してはならない。電子軌道に影響を与える原因はスペーサの帯電である。スペーサ帯電は電子源から放出された電子の一部或いはフェースプレートで反射された電子がスペーサに入射し、スペーサから二次電子が放出されることにより、或いはＦＰ部材に電子の衝突により電離したイオンが表面に付着することによるものと考えられている。
【０００６】
スペーサが正帯電すると、スペーサ近傍を飛翔する電子がスペーサに引き寄せられるため、スペーサ近傍で表示画像に歪みを生じる。帯電の影響はリアプレートとフェースプレート間隔が大きくなるに従い顕著になる。
【０００７】
これを防ぐ方法としては、電子軌道補正のための電極をスペーサに形成する方法（特開２０００−２３５８３１）や帯電面に導電性を付与し、若干の電流を流すことで電荷を除去する方法がある。また、導電性を付与する方法をスペーサに応用し、スペーサ表面を酸化スズで被覆する手法が特開昭５７−１１８３５５号公報に開示されている。
【０００８】
更に、特開平３−４９１３５号公報にはＰｄＯ系ガラス材で被覆する手法が開示されている。また、スペーサのフェースプレートとリアプレートとの当接部に電極を形成し、上記被覆材に均一に電場を印加することにより、接続不良や電流集中によるスペーサの破壊を防ぐことができる。
【０００９】
【発明が解決しようとする課題】
このように電子軌道補正のための電極をスペーサに形成することや、或いはスペーサの表面に高抵抗膜を形成することにより、スペーサの帯電を緩和でき、スペーサ近傍を飛翔する電子がスペーサに引き寄せられるのを抑制することが可能である。
【００１０】
しかしながら、上記従来の方法では、素子ピッチや素子の駆動条件によってはスペーサの帯電の影響を受けてしまう場合がある。例えば、素子ピッチが狭くなるとスペーサと電子放出部が近くなるため、スペーサの帯電の影響を受けてしまう。また、例えば、加速電圧と駆動電圧等の駆動条件が変わると、スペーサ回りの電界が変わってしまい、スペーサに高抵抗膜を形成した場合でも除電できないことがあった。
【００１１】
本発明は、上記従来の問題点に鑑みなされたもので、その目的は、素子ピッチや駆動条件によらず高い精度でスペーサ帯電によるビームずれを補正することが可能な画像形成装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、上記目的を達成するため、電子放出部と一対の素子電極よりなる複数の冷陰極型電子放出素子を有する電子源基板と、前記電子放出素子に対向配置され、前記電子放出素子より放出された電子に作用する加速電圧を印加するための加速電極と、前記電子源基板と前記加速電極間に配置されたスペーサと、前記電子源基板上に形成され、前記電子放出素子を駆動するための配線部とを外囲器内に格納した画像形成装置において、前記スペーサ近傍における電子放出素子近傍に、前記スペーサの帯電によるビームずれを補正するための電子軌道補正電極を設けたことを特徴とする。
【００１３】
また、本発明においては、前記電子軌道補正電極が、一対の素子電極の何れか一方と接続されていること、
前記電子軌道補正電極は、前記素子電極と同時に形成されること、
前記電子軌道補正電極に印加する電位は、駆動電圧の正側電極又は負側電極電位とほぼ等しいこと、
前記電子軌道補正電極は、素子電極のいずれか一方に接続された配線と接続されていること、
前記電子源基板と加速電極の間にグリッドを有すること、
前記スペーサは、その表面に高抵抗膜を有すること、
前記電子放出素子は、表面伝導型電子放出素子であること、
等を好適に含んでいる。
【００１４】
ここで、本願発明者等は、鋭意研究の結果、スペーサ近傍の電子放出部近傍に補正電極を形成することにより、電子放出部近傍においてスペーサから遠ざかる方向に電子軌道を修正する電界を形成し、電子軌道を偏向させて、スペーサ帯電により吸引される量を補正することで、電子軌道の補正を高精度で行えることを見出したのである。
【００１５】
電子源基板上に補正電極を形成する方法は、スペーサ上に個々に補正電極を形成する方法に比べ、フォトリソグラフィ法等の高精度なプロセスを適用することができ、一様に精度よく形成することが可能である。また、スペーサの形状にとらわれずに、同じ作製方法を用いて補正電極を形成することが可能である。更に、素子電極のいずれか一方の電極または素子電極に接続する配線に接続することにより、スペーサ帯電によって吸引されるビームを予め反発方向に偏向させる電界を容易に形成することが可能である。
【００１６】
本発明によれば、スペーサ帯電によるビームずれを補正でき、歪みのない高品質の画像の提供が可能となる。また、スペーサに高抵抗膜を形成しなくてもビームずれを補正でき、更に、スペーサに高抵抗膜を形成した場合には、制御範囲を広げることが可能である。
【００１７】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１８】
（第１の実施形態）
図１は本発明による第１の実施形態の画像形成装置に係るマトリクス状に電子放出素子を有する電子源基板の平面図を示す。図１において、２３は正側素子電極、２４は負側素子電極、２５はＹ方向配線（下配線）、２６はＸ方向配線（上配線）、２７は表面伝導型電子放出素子膜であり、電子放出部を形成している。また、２８はスペーサ、２９はスペーサ２８の近傍であって電子放出素子の近傍に設けられた電子軌道補正用電極である。電子軌道補正用電極２９は詳しく後述するように電子軌道を補正するための電極である。電子軌道補正用電極２９はＸ方向配線２６に接続されている。
【００１９】
素子電極２３、２４は、ガラス基板上にスパッタ法によって、下引き層としてチタニウムＴｉ（５ｎｍ）、その上に白金Ｐｔ（４０ｎｍ）を成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によりパターニングして形成されている。電子軌道補正用電極２９は素子電極２３、２４と同時に形成されている。
【００２０】
Ｘ方向配線２５とＹ方向配線２６の配線材料に関しては、多数の表面伝導型素子にほぼ均等な電圧が供給されるように低抵抗である事が望まれ、材料、膜厚、配線幅等が適宜設定されている。
【００２１】
共通配線としてのＹ方向配線２５（下配線）は、一方の正側素子電極２３に接し、且つ、それらを連結するようにライン状のパターンで形成している。この配線材料には、Ａｇフォトぺ一ストインキが用いられ、スクリーン印刷した後、乾燥させてから所定のパターンに露光し現像し、この後、４８０℃前後の温度で焼成して配線が形成されている。配線の厚さは約１０μｍ、線幅は約５０μｍである。なお、図１では図示していないが、Ｙ方向配線２５の終端部は配線取り出し電極として使うため、線幅をより大きくしている。
【００２２】
また、Ｙ方向配線（下配線）２５とＸ方向配線（上配線）２６を絶縁するため、層間絶縁層（図示せず）が形成されている。これは、Ｘ方向配線２６（上配線）の下に先に形成したＹ方向配線（下配線）２５との交差部を覆うように、且つ、Ｘ方向配線２６（上配線）と他方の負側素子電極２４との電気的接続が可能なように接続部にコンタクトホール（図示せず）を開けて形成している。
【００２３】
層間絶縁膜を形成するには、ＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像するという処理を４回繰り返し、最後に４８０℃前後の温度で焼成する。層間絶縁層の厚みは全体で約３０μｍであり、幅は１５０μｍである。
【００２４】
また、Ｘ方向配線（上配線）２６は、先に形成した層間絶縁膜の上にＡｇぺ一ストインキをスクリーン印刷した後乾燥させ、この上に再度同様な処理を行い、２度塗りしてから４８０℃前後の温度で焼成する。Ｘ方向配線２６は層間絶縁膜を挟んでＹ方向配線（下配線）２５と交差しており、層間絶縁膜のコンタクトホール部分で他方の負側素子電極２４とも接続されている。
【００２５】
この配線によって他方の負側素子電極２４は連結されており、パネル化した後は走査電極として作用する。このＸ方向配線２６の厚さは約２０μｍである。不図示の外部駆動回路との引出し配線もこれと同様の方法で形成している。図示していないが、外部駆動回路への引出し端子もこれと同様の方法で形成している。このようにしてＸＹマトリクス配線を有する電子源基板を作製する。
【００２６】
次に、作製した電子源基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにする。これは、この後塗布する素子膜形成用の水溶液が、素子電極上に適度な広がりをもって配置するようにする事が目的である。
【００２７】
その後、素子電極間にインクジェット塗布と加熱焼成工程により素子膜４を形成する。この素子膜４はフォーミング処理や活性化処理を行う前の図１の電子放出部２７に相当する。図２はこの工程の模式図を示す。図２（ａ）は素子膜形成前の基板を示す。図中２１はガラス基板、２３、２４は素子電極であり、図１のものと同一である。
【００２８】
本実施形態では、素子膜としてパラジウム膜を得る目的で、先ず、水８５：イソプロピルアルコール（ＩＰＡ）１５からなる水溶液に、パラジウム−プロリン錯体０．１５重量％を溶解し、有機パラジウム含有溶液を作製する。この他若干の添加剤を加えている。
【００２９】
次いで、図２（ｂ）に示すように液滴付与手段３７としてピエゾ素子を用いたインクジェット噴射装置を用い、この溶液の点滴をドット径が６０μｍとなるように調整して電極間に付与する。その後、この基板を空気中にて、３５０℃で１０分間の加熱焼成処理を施して酸化パラジウム（ＰｄＯ）とする。この結果、図２（ｃ）に示すようにドットの直径は約６０μｍ、厚みは最大で１０ｎｍの素子膜４が得られる。以上の工程により、素子部分に酸化パラジウムＰｄＯ膜を形成する。
【００３０】
次に、フォーミング処理について説明する。フォーミングと呼ばれる工程は導電性薄膜（素子膜４）を通電処理して内部に亀裂を生じさせ、電子放出部を形成する処理を行う工程である。具体的な方法としては、ガラス基板２１の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の蓋を被せて基板との間で内部に真空空間を形成する。この状態で、外部電源より電極端子部からＸ方向配線とＹ方向配線間に電圧を印加し、素子電極間に通電する事によって、導電性薄膜を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部を形成する。
【００３１】
この時、若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され、酸化パラジウムＰｄＯがパラジウムＰｄ膜に変化する。この変化時に膜の還元収縮によって一部に亀裂が生じるが、この亀裂発生位置及びその形状は元の膜の均一性に大きく影響する。多数の素子の特性ばらつきを抑えるには、上記亀裂は素子電極間の中央部に起こり、且つ、なるべく直線状になることがなによりも望ましい。
【００３２】
なお、このフォーミング処理により形成した亀裂付近からも、所定の電圧下では電子放出が起こるが、現状の条件ではまだ発生効率が非常に低い。また、得られた導電性薄膜の抵抗値Ｒｓは、１０２から１０７Ωの値である。
【００３３】
図３はフォーミング処理に用いる電圧波形を示す。印加する電圧にはパルス波形が用いられ、図３（ａ）に示すようにパルス波高値が定電圧のパルスを印加する場合と、図３（ｂ）に示すようにパルス波高値を増加させながら印加する場合とがある。
【００３４】
図３（ａ）に於いて、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜１００ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）を適宜選択する。一方、図３（ｂ）の場合には、Ｔ１及びＴ２の大きさは同一とし、三角波の波高値（フォーミング時のピーク電圧）を、例えば、０．１Ｖステップ程度ずつ増加させている。
【００３５】
フォーミング処理の終了は、フォーミング用パルスの間に、導電性膜を局所的に破壊、変形しない程度の電圧、例えば、０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、その結果から抵抗値を求め、例えば、フォーミング処理前の抵抗に対して１０００倍以上の抵抗を示す時点で、フォーミング処理を終了とする。
【００３６】
次に、活性化処理を説明する。まず、この状態では、電子発生効率は非常に低い。よって、電子放出効率を向上するため、上記素子に活性化と呼ばれる処理を行うことが望ましい。この処理は有機化合物が存在する適当な真空度のもとで、フォーミング処理と同様にフード状の蓋を被せて基板との間で内部に真空空間を形成し、外部からＸ方向配線とＹ方向配線を通じてパルス電圧を素子電極に繰り返し印加することによって行う。そして、炭素原子を含むガスを導入し、それに由来する炭素或いは炭素化合物を亀裂近傍にカーボン膜として堆積させる。
【００３７】
活性化工程では、カーボン源としてトルニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０−４Ｐａを維持する。導入するトルニトリルの圧力は、真空装置の形状や真空装置に使用する部材等によって若干影響されるが、１×１０−５Ｐａ〜１×１０−２Ｐａ程度が好適である。
【００３８】
図４（ａ）、（ｂ）は活性化工程で用いる電圧印加の好ましい例を示す。印加する最大電圧値は１０〜２０Ｖの範囲で適宜選択する。図４（ａ）中のＴ１は電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図４（ｂ）中のＴ１及びＴ１’はそれぞれ電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値が等しく設定されている。
【００３９】
この時、素子電極２４に与える電圧を正としており、素子電流Ｉｆは素子電極２４から素子電極２３へ流れる方向が正である。また、約６０分後に放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉めて、活性化処理を終了する。以上の工程で、電子源素子を有する電子源基板を作製する事ができる。
【００４０】
次に、上述のような素子構成と製造方法によって作製された電子放出素子の基本特性を図５、図６を用いて説明する。図５は前述した構成を有する素子の電子放出特性を測定するための測定評価装置を示す。電子放出素子の素子電極間を流れる素子電流Ｉｆ及びアノードへの放出電流Ｉｅの測定に当たっては、素子電極２３、２４に電源５１と電流計５０とを接続し、電子放出素子の上方に電源５３と電流計５２を接続したアノード電極５４を配置している。
【００４１】
即ち、２１はガラス基板、２３、２４は素子電極、４は電子放出部を含む薄膜、２７は電子放出部を示す。また、５１は素子に素子電圧Ｖｆを印加するための電源、５０は素子電極２３、２４間の電子放出部２７を含む導電性薄膜を流れる素子電流Ｉｆを測定するための電流計、５４は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極、５３はアノード電極５４に電圧を印加するための高圧電源、５２は素子の電子放出部２７より放出される放出電流Ｉｅを測定するための電流計である。
【００４２】
また、電子放出素子及びアノード電極５４は真空装置内に設置され、その真空装置には不図示の排気ポンプ及び真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行う。なお、アノード電極５４の電圧は１ｋＶ〜１０ｋＶ、アノード電極５４と電子放出素子との距離Ｈは１ｍｍ〜８ｍｍの範囲である。
【００４３】
図６は図５の測定評価装置により測定された放出電流Ｉｅ及び素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を示す。なお、放出電流Ｉｅと素子電流Ｉｆは大きさが著しく異なるが、図６では電流Ｉｆ、Ｉｅの変化の定性的な比較のため、リニアスケールで縦軸を任意単位で表記する。素子電極間に電圧１２Ｖを印加した時の放出電流Ｉｅを測定した結果、平均０．６μＡ、電子放出効率は平均０．１５％が得られた。また、素子間の均一性もよく、各素子間での電流Ｉｅのばらつきは５％と良好な値が得られた。
【００４４】
ここで、本電子放出素子は放出電流Ｉｅに対して三つの特徴を有する。まず、第一に、図６からも明らかなように本素子はある電圧（しきい値電圧と呼ぶ、図６中のＶｔｈ）以上の素子電圧を印加すると、急激に放出電流Ｉｅが増加し、一方、しきい値電圧Ｖｔｈ以下では放出電流Ｉｅはほとんど検出されない。即ち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持つ非線形素子としての特性を示しているのが判る。
【００４５】
第二に、放出電流Ｉｅが素子電圧Ｖｆに依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。第三に、アノード電極５４に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。即ち、アノード電極５４に捕捉される電荷量は素子電圧Ｖｆを印加する時間により制御できる。
【００４６】
図７は以上のような電子源基板を用いて画像形成装置を構成した場合の斜視図である。図７は一部を切欠して示す。図中３５はフェースプレート、３６はリアプレートである。フェースプレート３５とリアプレート３６の間にスペーサ２８が設けられている。３８は支持枠、３９は外囲器である。外囲器３９は図７に示すように電子源基板３４、フェースプレート３５、リアプレート３６、支持枠３８を結合することで構成されている。
【００４７】
フェースプレート３５はガラス基板９３、蛍光膜８４、メタルバック８５から成っている。蛍光膜８４はモノクロームの場合は蛍光体のみから成るが、カラーの蛍光膜の場合には、蛍光体の配列によりブラックストライプ或いはブラックマトリクス等と呼ばれる黒色導電材９１と蛍光体９２とで構成される。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合に必要となる三原色蛍光体の各蛍光体９２間の塗り分け部を黒くすることで混色等を目立たなくすること、或いは蛍光膜８４における外光反射によるコントラストの低下を抑制することである。
【００４８】
また、蛍光膜８４の内面側には通常メタルバック８５が設けられている。メタルバック８５の目的は、蛍光体の発光のうち内面側への光をフェースプレート３５側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するためのアノード電極（加速電極）として作用すること等である。メタルバックは蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸着等で堆積することで作製する。
【００４９】
なお、封着を行う際には、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはならないため、上下基板の突き当て法等で十分な位置合わせを行う必要がある。
【００５０】
封着時の真空度は１０−５Ｐａ程度の真空度が要求される他、外囲器３９の封止後の真空度を維持するため、ゲッター処理を行う場合もある。これは、外囲器３９の封止を行う直前、或いは封止後に抵抗加熱又は高周波加熱等の加熱法を用いて、外囲器内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、蒸着膜の吸着作用により、例えば、１×１０−５乃至１×１０−１０［Ｐａ］の真空度を維持するものである。
【００５１】
本発明に係る表面伝導型電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する素子電極間に印加するパルス状電圧の波高値と幅によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【００５２】
また、多数の電子放出素子を配置した場合は、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加する事が可能となり、各素子をオンすることができる。また、中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。
【００５３】
次に、具体的な駆動方法について説明する。図８は単純マトリクス配置の電子源を用いた表示パネルをＮＴＳＣ方式のテレビ信号に基づいて駆動するテレビジョン表示用の画像表示装置の構成例を示す。
【００５４】
図８において、１１０１は画像表示パネル、１１０２は走査回路、１１０３は制御回路、１１０４はシフトレジスタ、１１０５はラインメモリ、１１０６は同期信号分離回路、１１０７は情報信号発生器、Ｖｘ及びＶａは直流電圧源である。電子放出素子を用いた画像表示パネル１１０１のＸ配線には、走査線信号を印加する走査回路（Ｘドライバー）１１０２が、Ｙ配線には情報信号を印加するＹドライバーの情報信号発生器１１０７が接続されている。
【００５５】
電圧変調方式を行うには、情報信号発生器１１０７として一定の長さの電圧パルスを発生するが、入力するデータに応じて適宜パルスの波高値を変調するような回路を用いる。また、パルス幅変調方式を実施するには、情報信号発生器１１０７として一定の波高値の電圧パルスを発生するが、入力するデータに応じて適宜電圧パルスの幅を変調するような回路を用いる。
【００５６】
制御回路１１０３は同期信号分離回路１１０６より送られる同期信号Ｔｓｙｎｃに基づいて各部に対してＴｓｃａｎ，Ｔｓｆｔ  及びＴｍｒｙ  の各制御信号を出力する。同期信号分離回路１１０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離するための回路である。この輝度信号成分は同期信号に同期してシフトレジスタ１１０４に供給される。
【００５７】
シフトレジスタ１１０４は、時系列的にシリアルに入力される輝度信号を画像の１ライン毎にシリアル／パラレル変換し、制御回路１１０３より送られるシフトクロックに基づいて動作する。シリアル／パラレル変換された画像１ライン分のデータ（電子放出素子ｎ素子分の駆動データに相当）は、ｎ個の並列信号としてシフトレジスタ１１０４より出力される。
【００５８】
ラインメモリ１１０５は画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、記憶内容は情報信号発生器１１０７に入力される。情報信号発生器１１０７は、各々の輝度信号に応じて電子放出素子の各々を適切に駆動する為の信号源であり、その出力信号はＹ配線を通じて表示パネル１１０１内に供給され、Ｘ配線によって選択中の走査ラインとの交点にある各々の電子放出素子に印加される。Ｘ配線を順次走査する事によって表示パネル全面の電子放出素子を駆動する事が可能になる。
【００５９】
以上のように各電子放出素子にパネル内のＸＹ配線を通じ、電圧を印加することにより電子放出させ、高圧端子Ｈｖを通じ、アノード電極であるメタルバック８５に高圧を印加し、発生した電子ビームを加速し、蛍光膜８４に衝突させることによって、画像を表示することができる。
【００６０】
ここで述べた画像形成装置の構成は、本発明の画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号についてはＮＴＳＣ方式を挙げたが、入力信号はこれに限られるものではなく、ＰＡＬ、ＨＤＴＶ等でも同様である。
【００６１】
図９は図１のＡ−Ａ線における断面図である。図１や図７と同一部分は同一符号を付している。電子軌道補正用電極２９は負側素子電極２４と一体に形成されており、電子放出時には負側の電位が印加される。これに伴い、図９に示すように等電位線が形成され、電子放出部２７の近傍において電子をスペーサ２８から遠ざける電界、即ち、図中にＡとして示すように補正用電極２９により反発する電子軌道が形成される。
【００６２】
一方、スペーサ２８の帯電により図中にＢとして示すようにスペーサ２８により吸引される電子軌道が形成されるが、補正用電極２９による電子軌道Ａによって相殺されるため、スペーサ２８の帯電によりスペーサ２８側に吸引される電子軌道を補正することができる。従って、スペーサ２８の帯電による影響を防止できるため、歪みのない画像が得られる。
【００６３】
また、電子軌道補正用電極２９によりスペーサ２８の帯電による電子軌道を補正するため、スペーサ２８に高抵抗膜を付与しなくても良いが、スペーサ２８の表面に高抵抗膜を付与しても良い。スペーサ２８に高抵抗膜を付与すれば、更に制御範囲を広げることが可能である。
【００６４】
ここで、本実施形態では、電子源基板と加速電極間の距離を１．６ｍｍとし、素子ピッチは６１５×２０５μｍ、電子軌道補正用電極２９は１００×２０μｍとして形成している。また、加速電圧を１０ｋＶ印加して、素子の駆動電圧を負側（ｘ方向配線）−７Ｖ、正側（ｙ方向配線）＋７Ｖとして素子を駆動したところ、スペーサ帯電によるビーム吸引が補正され、ビームスポットを形成する位置のずれが抑制され、高品位の画像を形成することが出来た。
【００６５】
また、本実施形態においては、素子電極２３、２４と同時に電子軌道補正用電極２９を形成しているため、工程の変更が不要であり、簡便に電子軌道の補正を行うことが可能である。
【００６６】
（第２の実施形態）
図１０は本発明の第２の実施形態を示す平面図である。なお、図１０では図１と同一部分は同一符号を付して説明を省略する。第１の実施形態との違いは、円柱型のスペーサ２８を用いた点である。その他の構成は、第１の実施形態と同様である。
【００６７】
本実施形態においては、電子源基板と加速電極間の距離を１．４ｍｍとし、素子ピッチを６１５×２０５μｍ、電子軌道補正用電極２９のサイズを１００×２０μｍとしている。また、第１の実施形態とは異なり、Φ１５０μｍの円柱スペーサ２８を囲む近傍の４箇所の素子部にのみ電子軌道補正用電極２９を形成している。電子軌道補正用電極２９は、第１の実施形態と同様に素子電極２３、２４と同時に形成している。
【００６８】
ここで、加速電圧を８ｋＶ印加し、素子の駆動電圧を、負側（ｘ方向配線）−７．５Ｖ、正側（ｙ方向配線）＋７．５Ｖとして素子を駆動したところ、ビームスポットを形成する位置のずれを抑制することができ、高品位の画像を形成することが出来た。
【００６９】
本実施形態においても、素子電極２３、２４と同時に電子軌道補正用電極２９を形成しているため、工程の変更が不要であり、簡便に電子軌道の補正を行うことが可能である。また、図１１に示すようにスペーサ２８を配置する位置が異なる場合においても、スペーサ２８の近傍にそれを囲むように電子軌道補正用電極２９を形成することで、同様の補正が可能である。
【００７０】
（第３の実施形態）
図１２は本発明の第３の実施形態を示す平面図、図１３は図１２のＡ−Ａ線における断面図である。本実施形態では、第２の実施形態と同様に円柱スペーサ２８を用い、且つ、Ｘ方向配線２６の一部に電子軌道補正用電極２９を形成している。電子軌道補正用電極２９はスクリーン印刷法を用いて、Ｘ方向配線上のスペーサ近傍に形成している。また、電子軌道補正用電極２９は円柱スペーサ２８を囲む様に４分割で形成し、各々１００×１００μｍ、線幅５０μｍ、厚み１０μｍで形成している。
【００７１】
また、ビームを収束するため、図１３に示すようにグリッド３０が設けられ、このグリッド３０はフェースプレート３５電子放出部２７の上方に０．４ｍｍの高さに配置され、２．５ｋＶを印加する。なお、グリッド開口部３１のサイズは３００×１２０μｍとし、グリッド３０の上下にはぞれぞれ円柱スペーサ２８が設けられ、グリッド接続部３２を介してグリッド３０に固定されている。その他の構成は第１の実施形態と同様である。電子源基板と加速電極間の距離は１．６ｍｍとし、素子ピッチは５００×２００μｍとしている。
【００７２】
ここで、加速電圧を１０ｋＶ印加し、素子の駆動電圧を、負側（ｘ方向配線）−７．５Ｖ、正側（ｙ方向配線）＋７．５として素子を駆動したところ、図１３に示すように電子軌道が補正され、ビームスポットを形成する位置のずれを抑制でき、高品位の画像を形成することが出来た。
【００７３】
（第４の実施形態）
図１４は本発明の第４の実施形態を示す平面図、図１５は図１４のＡ−Ａ線における断面図である。本実施形態では、電子軌道補正用電極２９をＹ方向配線２５に接続している。また、電子軌道補正用電極２９はスペーサ２８に隣接する電子放出部２７のスペーサ２８とは反対側の位置に配置されている。この電子軌道補正用電極２９に正の電圧を印加することにより、電子放出部２７の近傍において電子がスペーサ２８と反対側に軌道をとる電界が形成される。
【００７４】
本実施形態においては、素子電極形成後、酸化珪素からなる絶縁層３３をレジストバターンを形成した後、スパッタ法を用いて２００ｎｍの厚さに形成し、リフトオフして所望のパターンを作製している。その後、第１の実施形態に示す素子電極と同様の方法を用いて電子軌道補正用電極２９を１５０×２０μｍの大きさに形成している。その他の構成は第１の実施形態と同様である。なお、電子源基板と加速電極間の距離を１．８ｍｍとし、素子ピッチは６４０×２１０μｍとしている。
【００７５】
ここで、加速電圧を１０ｋＶ印加して、素子の駆動電圧を、負側（ｘ方向配線）−９Ｖ、正側（ｙ方向配線）＋６として素子を駆動したところ、図１５に示すように電子軌道が補正され、ビームスポットを形成する位置のずれを抑制でき、高品位の画像を形成することが出来た。また、本実施形態においても、電子軌道補正電極２９を配線上に形成しているため、素子ピッチの小さい高精細な画像形成装置等において特に有効となる。
【００７６】
【発明の効果】
以上説明したように本発明によれば、スペーサ近傍における電子放出部近傍に電子軌道補正電極を形成することにより、スペーサの帯電によるビームずれを補正することができ、スペーサ近傍のビーム位置変化のない高品位な画像形成装置の実現することができる。また、スペーサに高抵抗膜を形成しなくてもビームずれを補正することができ、更に、スペーサに高抵抗膜を形成した場合には、制御範囲を広げることができる。
【図面の簡単な説明】
【図１】本発明の画像形成装置の第１の実施形態を示す平面図である。
【図２】電子放出素子の素子膜の形成方法を説明する図である。
【図３】フォーミング処理に用いるフォーミング電圧の例を示す図である。
【図４】活性化処理に用いる活性化電圧の一例を示す図である。
【図５】電子放出特性を測定する測定評価装置の一例を示す図である。
【図６】電子放出素子の特性例を示す図である。
【図７】画像形成装置の全体の構成を示す斜視図である。
【図８】第１の実施形態の駆動装置の一例を示すブロック図である。
【図９】図１のＡ−Ａ線における断面図である。
【図１０】本発明の第２の実施形態を示す平面図である。
【図１１】図１０の変形例を示す平面図である。
【図１２】本発明の第３の実施形態を示す平面図である。
【図１３】図１２のＡ−Ａ線における断面図である。
【図１４】本発明の第４の実施形態を示す平面図である。
【図１５】図１４のＡ−Ａ線における断面図である。
【符号の説明】
４  素子膜
２１  ガラス基板
２３  正側素子電極
２４  負側素子電極
２５  Ｙ方向配線（上配線）
２６  Ｘ方向配線（下配線）
２７  電子放出部
２８  スペーサ
２９  電子軌道補正用電極
３０  グリッド
３１  グリッド開口部
３２  グリッド接続部
３３  絶縁層
３４  電子源基板
３５  フェースプレート
３６  リアプレート
３７  液滴付与手段
３８  支持枠
３９  外囲器
８４蛍光膜
８５  メタルバック
９１  黒色導電体
９２  蛍光体
９３  ガラス基板
１１０１  画像表示パネル
１１０２  走査回路
１１０３  制御回路
１１０４  シフトレジスタ
１１０５  ラインメモリ
１１０６  同期信号分離回路
１１０７  情報信号発生器
【図１】
2004213983.tif 000003
【図２】
2004213983.tif 000004
【図３】
2004213983.tif 000005
【図４】
2004213983.tif 000006
【図５】
2004213983.tif 000007
【図６】
2004213983.tif 000008
【図７】
2004213983.tif 000009
【図８】
2004213983.tif 000010
【図９】
2004213983.tif 000011
【図１０】
2004213983.tif 000012
【図１１】
2004213983.tif 000013
【図１２】
2004213983.tif 000014
【図１３】
2004213983.tif 000015
【図１４】
2004213983.tif 000016
【図１５】
2004213983.tif 000017