(57)【要約】【課題】簡単な構成で電源電圧より大きい電圧を発生させることができる駆動回路を提供する。【解決手段】直列に接続されたスイッチ素子Ｑ１と整流素子Ｄ１とを含む第１回路と、直列に接続されたスイッチ素子Ｑ２と整流素子Ｄ２とを含む第２回路と、誘導性素子Ｌと、スイッチ素子Ｄ１，Ｄ２を制御する制御回路４２とを備える。電源ＶＰと、第１回路と、第２回路と、グランドとが、この順に直列に接続され、整流素子Ｄ１，Ｄ２は電源ＶＰ側からグランド側に電流が流れるように配置される。第１及び第２回路の接続点４４とグランドの間に、誘導性素子Ｌと容量性負荷２２とが直列に接続される。制御回路４２は、スイッチ素子Ｄ１，Ｄ２を交互に導通状態として、容量性負荷２２に矩形波状の電圧が印加されるようにする。【選択図】　図７
2004112857.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷に電圧を印加する駆動回路であって、
直列に接続されたスイッチ素子と整流素子とを含む第１回路と、
直列に接続されたスイッチ素子と整流素子とを含む第２回路と、
誘導性素子と、
前記第１回路の前記スイッチ素子と前記第２回路の前記スイッチ素子とを制御する制御回路とを備え、
電源と、前記第１回路と、前記第２回路と、グランドとが、この順に直列に接続され、前記第１回路の前記整流素子と前記第２回路の前記整流素子とは前記電源側から前記グランド側に電流が流れるように配置され、
前記第１回路と前記第２回路との接続点と、前記グランドとの間に、前記誘導性素子と前記容量性負荷とが直列に接続され、
前記制御回路は、前記第１回路の前記スイッチ素子を導通状態、かつ前記第２回路の前記スイッチ素子を非導通状態にする第１期間と、前記第１回路の前記スイッチ素子を非導通状態、かつ前記第２回路の前記スイッチ素子を導通状態にする第２期間とを繰り返して、前記容量性負荷に矩形波状の電圧が印加されるようにすることを特徴とする、駆動回路。
【請求項２】
容量性負荷に電圧を印加する駆動回路であって、
直列に接続されたスイッチ素子と整流素子とを含む第１回路と、
直列に接続されたスイッチ素子と整流素子とを含む第１’回路と、
スイッチ素子を含む第２回路と、
スイッチ素子を含む第２’回路と、
誘導性素子と、
前記第１回路の前記スイッチ素子、前記第１’回路の前記スイッチ素子、前記第２回路の前記スイッチ素子、及び前記第２’回路の前記スイッチ素子を制御する制御回路とを備え、
電源と、前記第１回路と、前記第２回路と、グランドとが、この順に直列に接続され、前記第１回路の前記整流素子は、前記電源から前記グランド側に電流が流れるように配置され、
前記電源と、前記第１’回路と、前記第２’回路と、前記グランドとが、この順に直列に接続され、前記第１’回路の前記整流素子は、前記電源から前記グランド側に電流が流れるように配置され、
前記第１回路と前記第２回路との接続点と、前記第１’回路と前記第２’回路との接続点との間に、前記誘導性素子と前記容量性負荷とが直列に接続され、
前記制御回路は、前記第１回路の前記スイッチ素子及び前記第２’回路の前記スイッチ素子を導通状態、かつ前記第１’回路の前記スイッチ素子及び前記第２回路の前記スイッチ素子を非導通状態にする第３期間と、前記第１回路の前記スイッチ素子及び前記第２’回路の前記スイッチ素子を非導通状態、かつ前記第１’回路の前記スイッチ素子及び前記第２回路の前記スイッチ素子を導通状態にする第４期間とを繰り返して、前記容量性負荷に矩形波状の電圧が印加されるようにすることを特徴とする、駆動回路。
【請求項３】
前記制御回路は、
前記第３期間から前記第４期間に移行するときに、前記第１回路の前記スイッチ素子及び前記第１’回路の前記スイッチ素子を非導通状態、かつ前記第２回路の前記スイッチ素子及び前記第２’回路の前記スイッチ素子を導通状態にする第５期間と、
前記第４期間から前記第３期間に移行するときに、前記第１回路の前記スイッチ素子及び前記第１’回路の前記スイッチ素子を非導通状態、かつ前記第２回路の前記スイッチ素子及び前記第２’回路の前記スイッチ素子を導通状態にする第６期間とを設け、
前記第５期間の時間と前記第６期間の時間との少なくとも一方の長さを変えることにより、前記容量性負荷に印加する電圧の大きさを制御することを特徴とする、請求項２記載の駆動回路。
【請求項４】
前記容量性負荷は電気機械変換素子であり、
前記容量性負荷が前記電源と前記グランドとの間に接続されているとき、その回路中のインダクタンス値をＬ、その回路中の抵抗値をＲ、前記電気機械変換素子の容量値をＣとすると、Ｌ＞ＣＲ２／４　の関係を満たすことを特徴とする、請求項１，２又は３記載の駆動回路。
【請求項５】
前記容量性負荷は、セラミック系圧電材薄膜上に電極層を配した積層体を巻回して形成したロール型圧電素子であり、
前記誘導性素子の少なくとも一部は、前記ロール型圧電素子の前記電極層と同一面上に配置されたことを特徴とする、請求項１〜４のいずれか一つに記載の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、駆動回路に関し、詳しくは、容量性負荷に矩形波状の電圧を印加する駆動回路に関し、例えばカメラにおけるレンズ駆動や精密ステージの駆動などに好適な電気機械変換素子を用いた駆動装置を駆動するための駆動回路に関する。
【０００２】
【従来の技術】
従来、電気機械変換素子を用いた種々のタイプの駆動装置が提案されている。以下では、圧電素子を用いた素子固定タイプの駆動装置について説明する（例えば、特許文献１参照）。
【０００３】
図１に示すように、圧電素子を用いた素子固定タイプの駆動装置２０は、不図示の機器の固定部材（例えば、ＸＹ駆動テーブルのベース）に取り付ける固定部材２４と、例えば積層形の圧電素子２２と、固定部材２４に摺動可能に支持される駆動軸２６と、不図示の被駆動部材（例えば、ＸＹ駆動テーブルのステージ）に結合される駆動ユニット２８とを備える。圧電素子２２は、その伸縮方向の一方の端面が固定部材２４に固着結合され、その伸縮方向の他方の端面には駆動軸２６の一方の軸端面が固着結合されている。駆動軸２６には、スライダー２８ｃ、摩擦部材２８ｂ、板ばね２８ａからなる駆動ユニット２８が、摩擦力で係合するようになっている。この駆動装置２０は、駆動回路３０により圧電素子２２に適宜波形の電圧を印加し、駆動軸２６を軸方向に往復振動させ、駆動ユニット２８を駆動軸２６に沿って所定方向に動かすことができる。
【０００４】
図２は、素子固定タイプの駆動装置の駆動原理を示す。図２（ａ）〜（ｃ）に模式的に示したように、電気機械変換素子である圧電素子の伸縮方向一端が固定部材に固定され、他端に駆動摩擦部材が固定されている。駆動摩擦部材は、圧電素子の伸縮に伴なって、操出方向と戻り方向とに移動するようになっている。駆動摩擦部材には、移動体が摩擦力によって係合する。
【０００５】
圧電素子に電圧を印加して、圧電素子を伸長時と収縮時の速度を異ならせて伸縮させることにより、移動体を駆動する。図２（ａ）、（ｂ）、（ｃ）は、図２（ｄ）に示した操出波形の電圧を印加したときのＡ、Ｂ、Ｃにおける状態を、それぞれ示す。
【０００６】
図２（ｄ）の区間Ａ−Ｂにおいて電圧波形が緩やかに上昇するとき、圧電素子は相対的にゆっくり伸び、図２（ａ）の状態から図１（ｂ）の状態へと変化する。このとき、移動体は、駆動摩擦部材に対して滑ることなく、あるいはほとんど滑ることなく、実質的には駆動摩擦部材とともに一体的に移動する。
【０００７】
次に、区間Ｂ−Ｃにおいて電圧波形が急に下降するとき、圧電素子は相対的に急に縮み、駆動摩擦部材は急に初期位置に戻る。このとき、駆動摩擦部材と移動体との間に滑りが生じ、移動体は実質的に移動せず、駆動摩擦部材だけが初期位置に戻る。その結果、移動体は、図２（ｃ）に示すように、図２（ａ）の初期位置に対して操出方向に移動する。
【０００８】
このサイクルの繰り返しにより、移動体は駆動摩擦部材に沿って移動する。
【０００９】
なお、急な上昇と緩やかな下降とで構成された戻り波形の電圧を圧電素子に印加すれば、移動体は戻り方向に移動する。
【００１０】
図３は、駆動電圧波形と圧電素子変位との波形の一例を示す。駆動周波数は、圧電素子と駆動軸とからなる系の共振周波数の約０．７倍である。この駆動周波数において、圧電素子に印加する矩形波形の電圧に対して、駆動軸の変位は鋸波形となる。
【００１１】
図５は、圧電素子に矩形波形の電圧を印加する駆動回路３０の一例を示す。駆動回路３０は、制御回路３２と、４個のスイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４とを含む。スイッチ素子Ｑ１，Ｑ３はＰチャンネルＦＥＴであり、スイッチ素子Ｑ２，Ｑ４はＮチャンネルＦＥＴである。
【００１２】
図６に示すように、制御回路３２の端子Ｓｃ１〜Ｓｃ４のＨｉ又はＬｏ信号により、スイッチ素子Ｑ１，Ｑ４と、スイッチ素子Ｑ２，Ｑ３とを交互にＯＮ（導通状態）にすることで、圧電素子２２の端子間に±ＶＰの矩形波形の電圧を印加する。
【００１３】
【特許文献１】
特開２００１−１０３７７２号公報（第５−７頁、図２、図４、図７）
【００１４】
【発明が解決しようとする課題】
ところで、図４に示すように、圧電素子の両端間の電圧を大きくすると、駆動ユニットの移動速度は大きくなる。速度を上げるためには電圧を上げればよいが、携帯機器等に駆動装置を搭載する場合、電源電圧に制限がある。昇圧回路などを用いて電圧を上げることもできるが、そうすると回路の大型化、コストアップとなる。
【００１５】
したがって、本発明が解決しようとする一つの技術的課題は、簡単な構成で電源電圧より大きい電圧を発生することができる駆動回路を提供することである。
【００１６】
【課題を解決するための手段】
本発明は、上記技術的課題を解決するために、以下の構成の駆動回路を提供する。
【００１７】
（１）　容量性負荷に電圧を印加する駆動回路であって、
直列に接続されたスイッチ素子と整流素子と誘導性素子とを含む第１回路と、
直列に接続されたスイッチ素子と整流素子と誘導性素子とを含む第２回路と、
前記第１回路の前記スイッチ素子と前記第２回路の前記スイッチ素子とを制御する制御回路とを備え、
電源と、前記第１回路と、前記第２回路と、グランドとが、この順に直列に接続され、前記第１回路の前記整流素子と前記第２回路の前記整流素子とは前記電源側から前記グランド側にのみ電流が流れるように配置され、
前記第１回路と前記第２回路との接続点と前記グランドとの間に、前記容量性負荷が接続され、
前記制御回路は、前記第１回路の前記スイッチ素子を導通状態、かつ前記第２回路の前記スイッチ素子を非導通状態にする第１期間と、前記第１回路の前記スイッチ素子を非導通状態、かつ前記第２回路の前記スイッチ素子を導通状態にする第２期間とを繰り返して、前記容量性負荷に矩形波状の電圧が印加されるようにすることを特徴とする、駆動回路。
【００１８】
上記構成によれば、第１期間と第２期間とおいて、直列に接続された容量性負荷と誘導性素子と回路中の抵抗成分とにより、ＬＣＲ直列共振回路が構成される。第１期間では、ＬＣＲ直列共振回路の両端に電源電圧が印加される。第２期間では、ＬＣＲ直列共振回路の両端は短絡される。回路中の素子定数を適宜に選択することにより、第１期間から第２期間への移行時のステップ応答と、第２期間から第１期間への移行時のステップ応答との少なくとも一方が、オーバーシュートし、そのオーバーシュート電圧を整流素子により維持することができる。これにより、簡単な構成で、電源電圧より大きい電圧を発生させることができる。
【００１９】
上記構成において、第１回路の誘導性素子と第２回路の誘導性素子とを共通化すれば、回路構成をより簡単にすることできる。例えば、以下のように構成する。
【００２０】
駆動回路は、容量性負荷に電圧を印加するタイプのものである。駆動回路は、直列に接続されたスイッチ素子と整流素子とを含む第１回路と、直列に接続されたスイッチ素子と整流素子とを含む第２回路と、誘導性素子と、前記第１回路の前記スイッチ素子と前記第２回路の前記スイッチ素子とを制御する制御回路とを備える。電源と、前記第１回路と、前記第２回路と、グランドとが、この順に直列に接続され、前記第１回路の前記整流素子と前記第２回路の前記整流素子とは前記電源側から前記グランド側に電流が流れるように配置される。前記第１回路と前記第２回路との接続点と、前記グランドとの間に、前記誘導性素子と前記容量性負荷とが直列に接続される。前記制御回路は、前記第１回路の前記スイッチ素子を導通状態、かつ前記第２回路の前記スイッチ素子を非導通状態にする第１期間と、前記第１回路の前記スイッチ素子を非導通状態、かつ前記第２回路の前記スイッチ素子を導通状態にする第２期間とを繰り返して、前記容量性負荷に矩形波状の電圧が印加されるようにする。
【００２１】
また、本発明は、上記技術的課題を解決するために、以下の構成の駆動回路を提供する。
【００２２】
（２）　容量性負荷に電圧を印加する駆動回路であって、
電源とグランドとの間に、前記容量性負荷を、第１の整流素子及び第１の誘導性素子とともに直列に接続する、第１のスイッチ手段と、
前記電源と前記グランドとの間に、前記容量性負荷を、第１のスイッチ手段とは逆向きにして、第２の整流素子及び第２の誘導性素子とともに直列に接続する、第２のスイッチ手段と、
前記第１のスイッチ手段のみを動作させ第３期間と、前記第２のスイッチ手段のみを動作させる第４期間とを繰り返して、前記容量性負荷に矩形波状の電圧が印加されるようにする制御手段とを備えたことを特徴とする、駆動回路。
【００２３】
上記構成によれば、容量性負荷を含むＬＣＲ直列共振回路を構成し、第３期間と第４期間との少なくとも一方（好ましくは、両方）において、電源電圧よりも振幅の大きい電圧を発生させることができる。したがって、簡単な構成で、電源電圧よりも大きい電圧を発生させることができる。
【００２４】
上記構成において、第１及び第２の誘導性素子に一つの誘導性素子を共通に用いたり、第１及び第２の整流素子に一つの整流素子を共通に用いたりして、回路構成をより簡単にすることができる。例えば、以下のように構成する。
【００２５】
駆動回路は、容量性負荷に電圧を印加するタイプのものである。駆動回路は、直列に接続されたスイッチ素子と整流素子とを含む第１回路と、直列に接続されたスイッチ素子と整流素子とを含む第１’回路と、スイッチ素子を含む第２回路と、スイッチ素子を含む第２’回路と、誘導性素子と、前記第１回路の前記スイッチ素子、前記第１’回路の前記スイッチ素子、前記第２回路の前記スイッチ素子、及び前記第２’回路の前記スイッチ素子を制御する制御回路とを備える。電源と、前記第１回路と、前記第２回路と、グランドとが、この順に直列に接続され、前記第１回路の前記整流素子は、前記電源から前記グランド側に電流が流れるように配置される。前記電源と、前記第１’回路と、前記第２’回路と、前記グランドとが、この順に直列に接続され、前記第１’回路の前記整流素子は、前記電源から前記グランド側に電流が流れるように配置される。前記第１回路と前記第２回路との接続点と、前記第１’回路と前記第２’回路との接続点との間に、前記誘導性素子と前記容量性負荷とが直列に接続される。前記制御回路は、前記第１回路の前記スイッチ素子及び前記第２’回路の前記スイッチ素子を導通状態、かつ前記第１’回路の前記スイッチ素子及び前記第２回路の前記スイッチ素子を非導通状態にする第３期間と、前記第１回路の前記スイッチ素子及び前記第２’回路の前記スイッチ素子を非導通状態、かつ前記第１’回路の前記スイッチ素子及び前記第２回路の前記スイッチ素子を導通状態にする第４期間とを繰り返して、前記容量性負荷に矩形波状の電圧が印加されるようにする。
【００２６】
上記構成において、第３及び第４期間とでは、容量性負荷に電源電圧を印加するが、その向きが異なる。第３期間と第４期間とおいて、直列に接続された容量性負荷と誘導性素子と回路中の抵抗成分とにより、ＬＣＲ直列共振回路が構成される。回路中の素子定数を適宜に選択することにより、第３期間から第４期間への移行時のステップ応答と、第４期間から第３期間への移行時のステップ応答との少なくとも一方がオーバーシュートし、そのオーバーシュート電圧を整流素子により維持することができる。したがって、簡単な構成で、電源電圧より大きい電圧を発生させることができる。
【００２７】
好ましくは、前記制御回路は、第５期間と第６期間とを設ける。前記第５期間は、前記第３期間から前記第４期間に移行するときに、前記第１回路の前記スイッチ素子及び前記第１’回路の前記スイッチ素子を非導通状態、かつ前記第２回路の前記スイッチ素子及び前記第２’回路の前記スイッチ素子を導通状態にする。前記第６期間は、前記第４期間から前記第３期間に移行するときに、前記第１回路の前記スイッチ素子及び前記第１’回路の前記スイッチ素子を非導通状態、かつ前記第２回路の前記スイッチ素子及び前記第２’回路の前記スイッチ素子を導通状態にする。前記制御回路は、前記第５期間の時間と前記第６期間の時間との少なくとも一方の長さを変えることにより、前記容量性負荷に印加する電圧の大きさを制御する。
【００２８】
上記構成において、制御回路は、第３期間、第５期間、第４期間、第６期間を、この順に繰り返す。第５期間の時間と第６期間の時間とにより、オーバーシュート電圧が変わる。したがって、第５期間の時間と第６期間の時間との少なくとも一方を変化させることにより、容量性負荷の両端間電圧を制御することができる。
【００２９】
好ましくは、前記容量性負荷は電気機械変換素子である。前記容量性負荷が前記電源と前記グランドとの間に接続されているとき、その回路中のインダクタンス値をＬ、その回路中の抵抗値をＲ、前記電気機械変換素子の容量値をＣとすると、Ｌ＞ＣＲ２／４　の関係を満たす。
【００３０】
上記関係を満たせば、オーバーシュートにより、電源電圧よりも大きい電圧が発生する。
【００３１】
電気機械変換素子は、電気的エネルギ（電圧、電流、磁界など）を機械エネルギ（伸縮、ねじれ、歪みなど）に変換する素子であり、例えば、圧電素子、電歪素子、磁歪素子などがある。
【００３２】
好ましくは、前記容量性負荷は、セラミック系圧電材薄膜上に電極層を配した積層体を巻回して形成したロール型圧電素子である。前記誘導性素子の少なくとも一部は、前記ロール型圧電素子の前記電極層と同一面上に配置される。
【００３３】
上記構成によれば、容量性負荷とともにＬＲＣ直列共振回路を構成する誘導性素子の少なくとも一部（好ましくは、全部）を容量性負荷内に設けることにより、駆動回路の構成をより簡単にすることができる。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態として実施例を図７〜図１６に基づいて説明する。
【００３５】
まず、第１実施例について、図７及び図８を参照しながら説明する。
【００３６】
図７は、図１の駆動装置２０を駆動するための駆動回路４０を示す。駆動回路４０は、２個のスイッチ素子Ｑ１，Ｑ２と、２個のダイオードＤ１，Ｄ２と、インダクタンスＬでハーフブリッジ回路を構成し、制御回路４２により動作を制御する。
【００３７】
スイッチ素子Ｑ１は、ＰチャンネルのＭＯＳ型ＦＥＴであり、ソースが電源電圧ＶＰに接続され、ドレインがダイオードＤ１を介して接続点４４に接続されている。スイッチ素子Ｑ２は、ＮチャンネルのＭＯＳ型ＦＥＴであり、ドレインがダイオードＤ２を介して接続点４４に接続され、ソースが接地されている。スイッチ素子Ｑ１，Ｑ２のゲートは、制御回路の端子Ｓｃ１，Ｓｃ２にそれぞれ接続されている。ダイオードＤ１，Ｄ２は、電源電圧ＶＰ側から接地方向へ電流が流れるように配置されている。駆動装置２０の圧電素子２２は、一端が接地され、他端がインダクタンスＬを介して接続点４４に接続されている。
【００３８】
なお、スイッチ素子としてＭＯＳ型ＦＥＴを用いているが、バイポーラトランジスタ、接合型ＦＥＴなど、他のスイッチ素子を用いてもよい。
【００３９】
制御回路４２は、図８に示すように、時間ｔ１の第１期間と、時間ｔ２の第２期間とを交互に繰り返すことにより、圧電素子２２に電圧を印加する。図８（ａ），（ｂ）は、制御回路４２の端子Ｓｃ１，Ｓｃ２の出力、すなわちスイッチ素子Ｑ１，Ｑ２のゲート電圧を示す。図８（ｃ）は、圧電素子２２の両端間電圧Ｖｌｏａｄを示す。両端間電圧Ｖｌｏａｄは、図７において矢印で示した向きを正とする。
【００４０】
第１期間において、制御回路４２の端子Ｓｃ１，Ｓｃ２は、いずれもＬｏとなり、Ｐチャンネルのスイッチ素子Ｑ１は導通状態となり、Ｎチャンネルのスイッチ素子Ｑ２は遮断状態となる。これにより、圧電素子２２には、インダクタンスＬを介して電源電圧ＶＰが印加される。
【００４１】
第２期間において、制御回路４２の端子Ｓｃ１，Ｓｃ２は、いずれもＨｉとなり、スイッチ素子Ｑ１は遮断状態、スイッチ素子Ｑ２は導通状態となる。これにより、圧電素子２２の両端は、インダクタンスＬを介して接地される。
【００４２】
第１及び第２期間において、圧電素子２２は、インダクタンスＬと回路中の抵抗成分ＲとともにＬＣＲ直列回路を構成するので、第１及び第２期間の時間ｔ１，ｔ２を適宜に選択すると、電源電圧ＶＰよりも大きい電圧を圧電素子２２に印加することができる。
【００４３】
ＬＣＲ直列回路のステップ応答を求め、説明する。インダクタンスをＬ、圧電素子２２の容量をＣ、直列回路中の抵抗成分をＲとすると、固有振動数ωｎ、減衰率ζは、それぞれ、
【数１】
2004112857.tif 000003
【数２】
2004112857.tif 000004
となる。
【００４４】
０＜ζ＜１のとき、圧電素子両端間電圧ｙ（ｔ）　は、
【数３】
2004112857.tif 000005
となり、ステップ電圧を中心に振動する。
【００４５】
１回目のオーバーシュートＯＳは、
【数４】
2004112857.tif 000006
となる。
【００４６】
ダイオードＤ１，Ｄ２によって、電流は逆向きに流れないので、電圧は振動せずにオーバーシュートした最大値ＯＳで維持される。
【００４７】
ダイオードＤ１，Ｄ２の順電圧降下を無視して考えると、次の式が成り立つ。ここで、ｎはパルス数である。
【００４８】
（ｎ＋１）回目の第１期間での圧電素子両端間電圧Ｖ＋ｎ＋１は、
Ｖ＋０＝０、Ｖ＋ｎ＋１＝ＯＳ２　Ｖ＋ｎ＋（ＯＳ＋１）ＶＰ　…（５）
（ｎ＋１）回目の第２期間での圧電素子両端間電圧Ｖ−ｎ＋１は、
Ｖ−０＝０、Ｖ−ｎ＋１＝ＯＳ２　Ｖ−ｎ−（ＯＳ＋１）ＯＳ　ＶＰ…（６）
【００４９】
すなわち、
Ｖ＋１＝（ＯＳ＋１）ＶＰ　　　　　　　　　　　　　　　　　▲１▼
2004112857.tif 000007
▲２▼に▲１▼を代入して、
Ｖ−１＝−（ＯＳ＋１）ＯＳ　ＶＰ　　　　　　　　　　　　　▲３▼
一般に、
Ｖ−ｎ＝−ＯＳ　Ｖ＋ｎ　　　　　　　　　　　　　　　　　　▲４▼
Ｖ−ｎ＋１＝−ＯＳ　Ｖ＋ｎ＋１　　　　　　　　　　　　　　▲５▼
2004112857.tif 000008
▲６▼に▲４▼を代入して、
Ｖ＋ｎ＋１＝ＯＳ２　Ｖ＋ｎ＋（ＯＳ＋１）ＶＰ　　　　　　▲７▼
▲５▼に▲６▼を代入して、
Ｖ−ｎ＋１＝ＯＳ２　Ｖ−ｎ−（ＯＳ＋１）ＯＳ　ＶＰ　　　▲８▼
【００５０】
第１期間、第２期間を繰り返すと、パルス毎に電圧が増えていき、Ｖｍａｘ、Ｖｍｉｎに収束する。すなわち、
【数５】
2004112857.tif 000009
【数６】
2004112857.tif 000010
【００５１】
したがって、ある程度時間が経過すると、昇圧回路等を用いることなく、圧電素子両端間の電圧を電源電圧ＶＰよりも拡大することができ、圧電素子２２は、
【数７】
2004112857.tif 000011
の電圧振幅に相当する変位となる。駆動装置２０は、図４に示したように圧電素子の両端間電圧が大きくなると速度が大きくなるので、駆動回路４０を用いると高速化が可能となる。
【００５２】
次に、第２実施例について、図９及び図１０を参照しながら説明する。
【００５３】
図９は、図１の駆動装置２０を駆動するための駆動回路５０を示す。駆動回路５０は、４個のスイッチ素子Ｑ１〜Ｑ４と、２個のダイオードＤ１，Ｄ２と、インダクタンスＬとで、Ｈブリッジ回路を構成し、制御回路５２により動作を制御する。
【００５４】
スイッチ素子Ｑ１，Ｑ３はＰチャンネルのＭＯＳ型ＦＥＴであり、それぞれのソースが接続点５４を介して電源電圧ＶＰに接続され、ドレインがそれぞれダイオードＤ１，Ｄ２を介して接続点５５，５６に接続されている。スイッチ素子Ｑ２，Ｑ４はＮチャンネルのＭＯＳ型ＦＥＴであり、ソースが接続点５８を介して接地され、ドレインがそれぞれ接続点５５，５６に接続されている。スイッチ素子Ｑ１〜Ｑ４のゲートは、制御回路の端子Ｓｃ１〜Ｓｃ４にそれぞれ接続されている。ダイオードＤ１，Ｄ２は、電源電圧ＶＰ側から接地方向へ電流が流れるように配置されている。駆動装置２０の圧電素子２２は、一端が接続点５６に接続され、他端がインダクタンスＬを介して接続点５５に接続されている。
【００５５】
なお、スイッチ素子としてＭＯＳ型ＦＥＴを用いているが、バイポーラトランジスタ、接合型ＦＥＴなど、他のスイッチ素子を用いてもよい。
【００５６】
制御回路５２は、図１０に示すように、時間ｔ３の第３期間と、時間ｔ４の第４期間とを交互に繰り返すことにより、圧電素子２２に電圧を印加する。図１０（ａ）〜（ｄ）は、制御回路５２の端子Ｓｃ１〜Ｓｃ４の出力、すなわちスイッチ素子Ｑ１〜Ｑ４のゲート電圧を示す。図１０（ｅ）は、圧電素子２２の両端間電圧Ｖｌｏａｄを示す。両端間電圧Ｖｌｏａｄは、図９において矢印で示した向きを正とする。
【００５７】
第３期間において、制御回路５２の端子Ｓｃ１，Ｓｃ２はＬｏ、端子Ｓｃ３，Ｓｃ４はＨｉとなり、スイッチ素子Ｑ１，Ｑ４は導通状態、スイッチ素子Ｑ２，Ｑ３は遮断状態となる。これにより、圧電素子２２には、順方向に電源電圧ＶＰが印加される。
【００５８】
第４期間において、制御回路５２の端子Ｓｃ１，Ｓｃ２はＨｉ、端子Ｓｃ３，Ｓｃ４はＬｏとなり、スイッチ素子Ｑ１，Ｑ４は遮断状態、スイッチ素子Ｑ２，Ｑ３は導通状態となる。これにより、圧電素子２２には、逆方向に電源電圧ＶＰが印加される。
【００５９】
第３及び第４期間において、圧電素子２２は、インダクタンスＬと回路中の抵抗成分ＲとともにＬＣＲ直列回路を構成するので、第３及び第４期間の時間ｔ３，ｔ４を適宜に選択すると、電源電圧ＶＰよりも大きい電圧を圧電素子２２に印加することができる。
【００６０】
ＬＣＲ直列回路のステップ応答を求め、説明する。第１実施例と同様に考えると、パルス毎の圧電素子両端間電圧は、次の式が成り立つ。ここで、ｎはパルス数である。
【００６１】
（ｎ＋１）回目の第３期間での圧電素子両端間電圧Ｖ＋ｎ＋１は、
Ｖ＋１＝（ＯＳ＋１）ＶＰ、
Ｖ＋ｎ＋１＝ＯＳ２　Ｖ＋ｎ＋（ＯＳ２＋２ＯＳ＋１）ＶＰ　…（１０）
（ｎ＋１）回目の第４期間での圧電素子両端間電圧Ｖ−ｎ＋１は、
Ｖ−０＝０、Ｖ−ｎ＋１＝ＯＳ２　Ｖ−ｎ−（ＯＳ２＋２ＯＳ＋１）ＶＰ…（１１）
【００６２】
すなわち、
Ｖ＋１＝（ＯＳ＋１）ＶＰ　　　　　　　　　　　　　　　　▲１▼’
2004112857.tif 000012
▲２▼’に▲１▼’を代入し、
Ｖ−１＝−（ＯＳ２＋２ＯＳ＋１）ＶＰ　　　　　　　　　　▲３▼’
一般に、
Ｖ−ｎ＝−（（Ｖ＋ｎ＋ＶＰ）ＯＳ＋ＶＰ）　　　　　　　　▲４▼’
Ｖ−ｎ＋１＝−（（Ｖ＋ｎ＋１＋ＶＰ）ＯＳ＋ＶＰ）　　　　▲５▼’
2004112857.tif 000013
▲６▼’に▲４▼’を代入し、
Ｖ＋ｎ＋１＝ＯＳ２　Ｖ＋ｎ＋（ＯＳ２＋２ＯＳ＋１）ＶＰ　　▲７▼’
▲５▼’に▲６▼’を代入し、
Ｖ−ｎ＋１＝ＯＳ２　Ｖ−ｎ−（ＯＳ２＋２ＯＳ＋１）ＶＰ　▲８▼’
【００６３】
第３期間、第４期間を繰り返すと、Ｖｍａｘ、Ｖｍｉｎに収束する。すなわち、
【数８】
2004112857.tif 000014
【数９】
2004112857.tif 000015
【００６４】
圧電素子は、Ｖｍａｘ−Ｖｍｉｎ、すなわち、
【数１０】
2004112857.tif 000016
の電圧振幅に相当する変位になり、第１実施例と同様に圧電素子両端間の電圧を電源電圧よりも拡大し、駆動の高速化を図ることができる。
【００６５】
次に、第３実施例について、図１１を参照しながら説明する。
【００６６】
第３実施例は、第２実施例と同じ駆動回路５０（図９参照）において、第２実施例と異なる方法で駆動する。
【００６７】
図１１（ａ）〜（ｄ）は、駆動時の制御回路５２の端子Ｓｃ１〜Ｓｃ４の出力、すなわち、スイッチ素子Ｑ１〜Ｑ４のゲート電圧を示す。第３期間Ｔ３と、第４期間Ｔ４とを単に交互に繰り返すのではなく、第３期間Ｔ３から第４期間Ｔ４に移行する前に時間ｔ５の第５期間を設け、第４期間Ｔ４から第３期間Ｔ３に移行する前に、時間ｔ５の第５期間を設けている。
【００６８】
すなわち、第３期間Ｔ３において、制御回路５２の端子Ｓｃ１，Ｓｃ２はＬｏ、端子Ｓｃ３，Ｓｃ４はＨｉとなり、スイッチ素子Ｑ１，Ｑ４は導通状態、スイッチ素子Ｑ２，Ｑ３は遮断状態となる。これにより、圧電素子２２には、順方向に電源電圧ＶＰが印加される。
【００６９】
時間ｔ４の第５期間において、制御回路５２の端子Ｓｃ１〜Ｓｃ４はＨｉとなり、スイッチ素子Ｑ２，Ｑ４は導通状態、スイッチ素子Ｑ１，Ｑ３は遮断状態となる。これにより、圧電素子２２の両端は、スイッチ素子Ｑ２，Ｑ４を介して接地され、圧電素子２２の電荷は、回路中のＬＣＲ成分によって決まる時定数をもって放電され、圧電素子２２の両端間電圧が下がる。
【００７０】
第４期間Ｔ４において、制御回路５２の端子Ｓｃ１，Ｓｃ２はＨｉ、端子Ｓｃ３，Ｓｃ４はＬｏとなり、スイッチ素子Ｑ１，Ｑ４は遮断状態、スイッチ素子Ｑ２，Ｑ３は導通状態となる。これにより、圧電素子２２には、逆方向に電源電圧ＶＰが印加される。
【００７１】
時間ｔ６の第６期間において、制御回路５２の端子Ｓｃ１〜Ｓｃ４はＨｉとなり、スイッチ素子Ｑ２，Ｑ４は導通状態、スイッチ素子Ｑ１，Ｑ３は遮断状態となる。これにより、圧電素子２２の両端は、スイッチ素子Ｑ２，Ｑ４を介して接地され、圧電素子２２の電荷は、回路中のＬＣＲ成分によって決まる時定数をもって放電される。
【００７２】
第３期間、第５期間、第４期間、第６期間の順にサイクルを繰り返すことにより、圧電素子両端間電圧Ｖｌｏａｄは、図８（ｃ）と略同様に、矩形波状電圧になる。
【００７３】
ただし、第３期間と第４期間との間に、第５期間と第６期間を入れるので、圧電素子に充電されている電荷が、回路中のＬＣＲ成分によって決まる時定数をもってグランドに放電され、圧電素子両端間の電圧は下がる。
【００７４】
第５期間直後の電圧をＶＳ５、第６期間直後の電圧とＶＳ６とすると、第５期間の直前の電圧Ｖ＋と第６期間の直前の電圧Ｖ−とを用いて、次のように表すことができる。
【数１１】
2004112857.tif 000017
【数１２】
2004112857.tif 000018
【００７５】
（ｎ＋１）回目の第３期間での圧電素子両端間電圧Ｖ＋ｎ＋１は、
Ｖ＋１＝（ＯＳ＋１）ＶＰ、
Ｖ＋ｎ＋１＝ＯＳ２　Ｖ＋ｎ＋（ＯＳ２＋２ＯＳ＋１）ＶＰ−ＯＳ２　ＶＳ５−ＯＳ　ＶＳ６　　　　　　　　　　　　　　　　　　　　　　…（１７）
（ｎ＋１）回目の第４期間での圧電素子両端間電圧Ｖ−ｎ＋１は、
Ｖ−１＝−ＯＳ（Ｖ＋１−ＶＳ５）−（ＯＳ＋１）ＶＰ、
Ｖ−ｎ＋１＝ＯＳ２　Ｖ−ｎ−（ＯＳ２＋２ＯＳ＋１）ＶＰ＋ＯＳ　ＶＳ５＋ＯＳ２　ＶＳ６　　　　　　　　　　　　　　　　　　　　　　　…（１８）
【００７６】
すなわち、ＶＳ５，ＶＳ６が一定であるとすると、
Ｖ＋１＝（ＯＳ＋１）ＶＰ　　　　　　　　　　　　　　　　　　　　▲１▼”
2004112857.tif 000019
▲２▼”に▲１▼”を代入して、
Ｖ−１＝ＯＳ　ＶＳ５＋（ＯＳ２＋２ＯＳ＋１）ＶＰ　　　　　　　　▲３▼”一般に、
Ｖ−ｎ＝Ｖ＋ｎ−ＶＳ５−（ＯＳ＋１）（Ｖ＋ｎ−ＶＳ５＋ＶＰ）
＝−（（Ｖ＋ｎ＋ＶＰ−ＶＳ５）ＯＳ＋ＶＰ）　　　　　　　　▲４▼”
Ｖ−ｎ＋１＝−（（Ｖ＋ｎ＋１＋ＶＰ−ＶＳ５）ＯＳ＋ＶＰ）　　　▲５▼”
2004112857.tif 000020
▲６▼”に▲４▼”を代入して、
2004112857.tif 000021
▲５▼”に▲６▼”を代入して、
2004112857.tif 000022
【００７７】
第３期間、第４期間を繰り返すと、Ｖｍａｘ、Ｖｍｉｎに収束する。すなわち、
【数１３】
2004112857.tif 000023
【数１４】
2004112857.tif 000024
【００７８】
圧電素子は、Ｖｍａｘ−Ｖｍｉｎ、すなわち
【数１５】
2004112857.tif 000025
の電圧振幅に相当する変位になり、圧電素子両端間の電圧を拡大することができる。
【００７９】
式（１５）、（１６）、（２１）から分かるように、ｔ５，ｔ６を変化させることで、圧電素子両端間の電圧を制御することができる。これを、図１１（ｅ）に示す。
【００８０】
また、圧電素子は、温度等の環境変動により容量が変わる。図１１（ｆ）に示すように、圧電素子の容量が変わると、同じ電圧を印加していても変位量が変化する。温度変化などに応じてｔ５，ｔ６を制御することで、圧電素子の変位量を一定に保つことができる。
【００８１】
ところで、第１〜第３実施例では、駆動回路３０，４０は、圧電素子２２と直列に接続するインダクタンスＬを含むが、以下の第４〜第８実施例のロール型圧電素子のように、圧電素子内にインダクタンス要素を含むようにしてもよい。
【００８２】
次に、第４実施例の圧電素子６０について、図１２を参照しながら説明する。
【００８３】
圧電素子６０は、図１２に示すように、圧電材料のシート６２の両面６２ａ，６２ｂに、電極を含む導電パターンを形成し、二つ折りにした後、巻き上げたものであり、内部には、インダクタンス要素としてコイルパターン６５を含む。シートには、例えば、ＰＺＴ〔Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３〕を主成分とするセラミック圧電材料を用い、スクリーン印刷により導電パターンを形成し、適宜温度条件で焼成する。
【００８４】
図１２（ａ）に示すように、シート６２の第１面６２ａには、第１の電極となる第１部分６４ａ及び第２部分６４ｂと、第１部分６４ａに一端が接続された略渦巻状のコイルパターン６５とを形成する。コイルパターン６５の中心側の他端には、スルーホール６８を形成する。コイルパターン６５は、インダクタンス要素となる。
【００８５】
図１２（ｂ）に示すように、シート６２の第２面６２ｂには、第２の電極となる第１部分６６ａ及び第２部分６６ｂと、スルーホール６８を介して第１面６２ａのコイルパターン６５に接続された接続電極部６７とを形成する。
【００８６】
シート６２は、図１２（ｃ）に示すように、第１面６２ａを内側にして、折り重ねる。このとき、シート６２は、図１２（ａ）において線Ｘ−Ｘに沿って谷折りにされ、第１の電極となる第１部分６４ａ及び第２部分６４ｂとが互いに重なり合う。コイルパターン６５は、第１の電極となる第１部分６４ａ及び第２部分６４ｂのいずれとも重ならない。なお、シート６２は、図１２（ｂ）において線Ｘ−Ｘに沿って山折りになる。
【００８７】
二つ折りにしたシート６２は、図１２（ｄ）に示すように、折り曲げ線６２ｘを内側にして巻き上げて筒状にする。このとき、第２面６２ｂに形成された第２の電極となる第１部分６６ａと第２部分６６ｂとは、互いに重なり合う。一方、接続電極部６７は、第１部分６６ａと第２部分６６ｂのいずれとも重なり合わない。リード線は、圧電素子６０の外周面に露出した第２の電極６６ｂと、接続電極部６７とに接続する。
【００８８】
次に、第５実施例の圧電素子７０について、図１３を参照しながら説明する。第４実施例と同様に、導電パターンが両面に形成されたシートを二つ折りにして、巻き上げて筒状にする。
【００８９】
図１３（ａ）に示すように、シート７２の第１面７２ａには、第１の電極となる第１部分７４ａ、第２部分７４ｂ及び接続電極部７４ｃと、コイルパターン７５とを形成する。コイルパターン７５は、第２部分７４ｂに一端が接続され、他端が接続電極部７４ｃに接続され、シート７２の上縁に沿って延在する。
【００９０】
図１３（ｂ）に示すように、シート７２の第２面７２ｂには、第２の電極となる第１部分７６ａ及び第２部分７６ｂを形成する。
【００９１】
次に、図１３（ｃ）に示すように、シート７２を、第１面７２ａが外側、第２面７２ｂが内側になるようにして、折り重ねる。このとき、図１３（ｂ）の線Ｘ−Ｘに沿って、シート７２は谷折りとなり、第２の電極となる第１部分７６ａ及び第２部分７６ｂは互いに重なり合い、第２部分７６ｂの端部７６ｘが外部にはみ出す。また、図１３（ａ）の線Ｘ−Ｘに沿って、シート７２は山折りとなる。
【００９２】
二つ折りにしたシート７２は、図１３（ｄ）に示すように、折り曲げ線７２ｘが内側になるようにして、筒状に巻かれる。このとき、第１面７２ａに形成された第１の電極となる第１部分７４ａと第２部分７４ｂとは、互いに重なり合う。コイルパターン７５は、シート７２の巻きにより、渦巻状に配置され、インダクタンス要素となる。一方、接続電極部７４ｃは、第１部分７４ａと第２部分７４ｂのいずれとも重なり合わない。リード線は、圧電素子７０の外周面に露出した接続電極部７４ｃと、第２の電極部分７６ｂの端部７６ｘとに接続する。
【００９３】
次に、第６実施例の圧電素子８０について、図１４を参照しながら説明する。
【００９４】
図１４（ａ）に示すように、シート８２の第１面８２ａには、第１の電極となる第１部分８４ａ及び第２部分８４ｂと、上縁に沿って配置された接続電極部８３と、接続電極部８３に一端が接続された略渦巻状のコイルパターン８５とを形成する。コイルパターン８５の中心側の他端には、スルーホール８１が形成されている。図１４（ｂ）に示すように、シート８２の第２面８２ｂには、第２の電極となる第１部分８６ａ及び第２部分８６ｂと、一端が第１部分８６ａに接続されたコイルパターン８７とが形成される。コイルパターン８７の他端は、スルーホール８１を介して第１面８２ａのコイルパターン８５の他端に接続される。
【００９５】
シート８２は、図１４（ａ）の線Ｘ−Ｘに沿って谷折り、図１２（ｂ）の線Ｘ−Ｘに沿って山折りにされる。これにより、第１の電極となる第１部分８４ａ及び第２部分８４ｂとは互いに重なり合う。接続電極部８３及びコイルパターン８５は、第１の電極となる第１部分８４ａ及び第２部分８４ｂのいずれとも重ならない。
【００９６】
次に、シート８２は、折り曲げ線を内側にして、図１４（ｃ）に示すように、筒状に巻かれる。これにより、第２の電極となる第１部分８６ａ及び第２部分８６ｂは互いに重なり合う。コイルパターン８７は、第２の電極となる第１部分８６ａ及び第２部分８６ｂのいずれとも重ならない。リード線は、圧電素子の上部に配置される接続電極部８３と、圧電素子８０の外周面に露出す第２の電極の第２部分８４ｂとに接続する。
【００９７】
次に、第７実施例の圧電素子９０について、図１５を参照しながら説明する。
【００９８】
図１５（ａ）に示すように、シート９２の第１面９２ａには、第１の電極となる第１部分９４ａ及び第２部分９４ｂと、接続電極部９４ｃと、コイルパターン９５とを形成する。コイルパターン９５は、第２部分９４ｂに一端が接続され、他端が接続電極部９４ｃに接続され、シート９２の上縁に沿って延在する。図１５（ｂ）に示すように、シート９２の第２面９２ｂには、第２の電極となる第１部分９６ａ及び第２部分９６ｂと、接続電極部９６ｃと、コイルパターン９７とを形成する。コイルパターン９７は、第２部分９６ｂに一端が接続され、他端が接続電極部９６ｃに接続され、シート９２の下縁に沿って延在する。
【００９９】
シート９２は、図１５（ａ）の線Ｘ−Ｘに沿って谷折り、図１５（ｂ）の線Ｘ−Ｘに沿って山折りにされ、第１面９２ａは内側になり、第１の電極となる第１部分９４ａ及び第２部分９４ｂとは互いに重なり合う。コイルパターン９５は、第１の電極となる第１部分９４ａ及び第２部分９４ｂと接続電極部９４ｃとのいずれとも重ならない。また、接続電極部９４ｃは、第２面９２ｂの接続電極部９６ｃに隣接して露出する。
【０１００】
折り重ねたシート９２は、折り曲げ線を内側にして筒状に巻く。これにより、コイルパターン９５，９７は渦巻状となり、インダクタンス要素となる。電極接続部９４ｃ，９６ｃは外部に露出し、それぞれにリード線が接続され、電源９８から電圧が印加される。
【０１０１】
次に、第８実施例の圧電素子について、図１６を参照しながら説明する。
【０１０２】
図１６（ａ）に示すように、シート１００の第１面１００ａには、第１の電極となる第１部分１０２ａ及び第２部分１０２ｂと、シート１００の上縁に沿って配置された接続電極部１０２ｃと、コイルパターン１０３とを形成する。コイルパターン１０３は、第２部分１０２ｂの右下部分に一端が接続され、第２部分１０２ｂの周囲に沿って延在し、接続電極部１０２ｃの右下部分に他端が接続される。図１６（ｂ）に示すように、シート１００の第２面１００ｂには、第２の電極となる第１部分１０４ａ及び第２部分１０４ｂと、シート１００の下縁に沿って配置された接続電極部１０４ｃと、コイルパターン１０５とを形成する。コイルパターン１０５は、第２部分１０４ｂの右上部分に一端が接続され、第２部分１０４ｂの周囲に沿って延在し、導電パターン１０４ｃの右上部分に他端が接続される。
【０１０３】
シート１００は、線Ｘ−Ｘに沿って二つに折り曲げた後、折り曲げ線が内側になるように巻いて筒状とする。これにより、コイルパターン１０３，１０５は、折り曲げ線に垂直な部分１０３ａ，１０３ｂ；１０５ａ，１０５ｂが渦巻状となり、インダクタンス要素となる。リード線は、圧電素子の上下に配置される接続電極部１０３ｃ，１０５ｃに接続する。
【０１０４】
以上説明した第１〜第３実施例の駆動回路は、簡単な構成で電源電圧より大きい電圧を発生させることができる。また、第４〜第８実施例の圧電素子は、インダクタンス要素を含むので、駆動回路の構成をより簡単にすることができる。
【０１０５】
なお、本発明は上記実施例に限定されるものではなく、その他種々の態様で実施可能である。
【０１０６】
例えば、図７に示した駆動回路４０において、共通の誘導性素子Ｌをなくして、容量性負荷を接続点４４とグランドとの間に接続し、電源ＶＰと接続点４４の間の任意位置（例えば、スイッチ素子Ｑ１と整流素子Ｄ１の間）に第１の誘導性素子を直列に接続し、グランドと接続点４４の間の任意位置（例えば、スイッチ素子Ｑ２と整流素子Ｄ２の間）に第２の誘導性素子を直列に接続してもよい。
【０１０７】
図９に示した駆動回路５０においても同様に、共通の誘導性素子Ｌをなくし、容量性負荷を接続点４４とグランドとの間に接続し、接続点５４と接続点５５との間又は接続点５６と接続点５８との間の任意位置（例えば、スイッチ素子Ｑ１と整流素子Ｄ１の間）に第１の誘導性素子を直列に接続し、接続点５４と接続点５６との間又は接続点５５と接続点５８との間の任意位置（例えば、スイッチ素子Ｑ２と整流素子Ｄ２の間）に第２の誘導性素子を直列に接続してもよい。
【０１０８】
また、図９に示した駆動回路５０において、スイッチ素子Ｄ１，Ｄ２をなくし、電源ＶＰと接続点５４との間に共通の整流素子を接続するようにしてもよい。
【０１０９】
また、直列に接続された素子の順序を入れ替えるなどした等価な回路を用いてもよい。
【図面の簡単な説明】
【図１】従来例の駆動装置の（ａ）分解斜視図及び（ｂ）組立斜視図である。
【図２】図１の駆動装置の動作原理の説明図である。
【図３】図１の駆動装置における駆動電圧と圧電素子変位の波形図である。
【図４】図１の駆動装置における圧電素子の両端間電圧と速度との関係を示すグラフである。
【図５】図１の駆動装置の電気回路図である。
【図６】図５の電気回路の動作を示す電圧波形図である。
【図７】本発明の第１実施例の駆動回路の回路図である。
【図８】図７の駆動回路の動作を示す電圧波形図である。
【図９】本発明の第２実施例の駆動回路の回路図である。
【図１０】図９の駆動回路の動作を示す電圧波形図である。
【図１１】本発明の第３実施例の駆動回路の（ａ）〜（ｄ）電圧波形図、（ｅ）電圧振幅特性図、（ｆ）変位特性図である。
【図１２】本発明の第４実施例の圧電素子の説明図である。
【図１３】本発明の第５実施例の圧電素子の説明図である。
【図１４】本発明の第６実施例の圧電素子の説明図である。
【図１５】本発明の第７実施例の圧電素子の説明図である。
【図１６】本発明の第８実施例の圧電素子の説明図である。
【符号の説明】
２２　圧電素子（誘導性素子）
４０，５０　駆動回路
４２，５２　制御回路
６０，７０，８０，９０　圧電素子（誘導性素子）
６５，７５，８５，８７，９５，９７，１０３，１０５　コイルパターン（誘導性素子）
Ｄ１，Ｄ２　ダイオード（整流素子）
Ｌ　インダクタンス（誘導性素子）
Ｑ１〜Ｑ４　ＦＥＴ（スイッチ素子）
【図１】
2004112857.tif 000026
【図２】
2004112857.tif 000027
【図３】
2004112857.tif 000028
【図４】
2004112857.tif 000029
【図５】
2004112857.tif 000030
【図６】
2004112857.tif 000031
【図７】
2004112857.tif 000032
【図８】
2004112857.tif 000033
【図９】
2004112857.tif 000034
【図１０】
2004112857.tif 000035
【図１１】
2004112857.tif 000036
【図１２】
2004112857.tif 000037
【図１３】
2004112857.tif 000038
【図１４】
2004112857.tif 000039
【図１５】
2004112857.tif 000040
【図１６】
2004112857.tif 000041