(57)【要約】【課題】遅延シミュレーションにおいて精度を損なうことのない、データ量の少ないシミュレーション用ネットリストを生成するシステムを提供する。【解決手段】プリレイアウトネットリスト１と、レイアウト寄生素子抽出結果のＬＰＥネットリスト３と、ＬＰＥネットリスト３とプリレイアウトネットリスト１とを対応付けるＬＰＥ情報関連付けプロパティ２とを入力し、ＬＰＥ情報関連付けプロパティ２の内容に応じて、プリレイアウトネットリスト１およびＬＰＥネットリスト３より遅延モデルファイル５を生成する遅延モデル生成手段４と、遅延モデルファイル５およびプリレイアウトネットリスト１より遅延シミュレーション用ネットリスト７を生成する遅延シミュレーション用ネットリスト生成手段６とを備える。【選択図】　図１
2004094402.tif 000002
【特許請求の範囲】
【請求項１】
プリレイアウトネットリストと、レイアウト寄生素子抽出結果のＬＰＥネットリストと、該ＬＰＥネットリストと前記プリレイアウトネットリストとを対応付けるＬＰＥ情報関連付けプロパティとを入力し、前記ＬＰＥ情報関連付けプロパティの内容に応じて、前記プリレイアウトネットリストおよび前記ＬＰＥネットリストより遅延モデルファイルを生成する遅延モデル生成手段と、
前記遅延モデルファイルおよび前記プリレイアウトネットリストより遅延シミュレーション用ネットリストを生成する遅延シミュレーション用ネットリスト生成手段とを備えたことを特徴とする、半導体集積回路における遅延シミュレーション用ネットリスト生成システム。
【請求項２】
回路データから前記プリレイアウトネットリストおよび前記ＬＰＥ情報関連付けプロパティを生成するネットリスト変換処理手段をさらに備えた、請求項１記載の遅延シミュレーション用ネットリスト生成システム。
【請求項３】
前記回路データと対応する少なくとも１つ以上のリーフセルを構成単位として成るレイアウトデータから、前記ＬＰＥ情報関連付けプロパティの情報に基づいて抽出したレイアウトデータにより前記ＬＰＥネットリストを生成するＬＰＥ制御手段をさらに備えた、請求項２記載の遅延シミュレーション用ネットリスト生成システム。
【請求項４】
前記遅延シミュレーション用ネットリスト生成手段が、前記遅延シミュレーション用ネットリストを生成する際に、構成パラメータファイルの構成パラメータ情報を参照する、請求項１記載の遅延シミュレーション用ネットリスト生成システム。
【請求項５】
前記遅延モデル生成手段が、前記遅延モデルファイルを生成する際に、構成パラメータファイルの構成パラメータ情報を参照する、請求項１記載の遅延シミュレーション用ネットリスト生成システム。
【請求項６】
前記プリレイアウトネットリストに、構成パラメータファイルから構成パラメータ情報が予め与えられた、請求項１記載の遅延シミュレーション用ネットリスト生成システム。
【請求項７】
前記回路データが、実際にマスク処理に用いられるレイアウトデータと回路的に等価であって、かつ前記回路データを構成する回路単位が個々に前記ＬＰＥ情報関連付けプロパティを備える、請求項２記載の遅延シミュレーション用ネットリスト生成システム。
【請求項８】
前記回路データが、遅延シミュレーションを行うために必要となるアクティブノードおよびアクティブ関連ノードを含むセルのみから構成される、請求項７記載の遅延シミュレーション用ネットリスト生成システム。
【請求項９】
前記回路データが、前記回路データを構成する回路単位の代わりに、予め寄生素子でモデル化したセルを含んで構成される、請求項７記載の遅延シミュレーション用ネットリスト生成システム。
【請求項１０】
前記回路データが、前記回路データを構成する回路単位の代わりに、予め寄生素子でモデル化したセルを含んで構成される、請求項８記載の遅延シミュレーション用ネットリスト生成システム。
【請求項１１】
前記ＬＰＥ情報関連付けプロパティの基本単位として、少なくともレイアウト寄生素子抽出結果情報を有するＬＰＥセルの名前と、モデル化タイプ情報とを備える、請求項７記載の遅延シミュレーション用ネットリスト生成システム。
【請求項１２】
前記ＬＰＥ情報関連付けプロパティの基本単位として、新たに遅延シミュレーションにおいて信号伝搬が行われるアクティブノードの名前と、該アクティブノード上のピン名および該アクティブノードとの間に寄生素子が存在するアクティブ関連ノードの名前を備える、請求項１１記載の遅延シミュレーション用ネットリスト生成システム。
【請求項１３】
前記ＬＰＥ情報関連付けプロパティの基本単位として、レイアウト配置向き情報をさらに備える、請求項１２記載の遅延シミュレーション用ネットリスト生成システム。
【請求項１４】
前記ＬＰＥ情報関連付けプロパティの基本単位として、少なくともＬＰＥセル名と、モデル化係数算出式とを備える、請求項９記載の遅延シミュレーション用ネットリスト生成システム。
【請求項１５】
前記ＬＰＥ情報関連付けプロパティの基本単位として、アクティブノード名と、該アクティブノード上のピン名およびアクティブ関連ノード名をさらに備える、請求項１４記載の遅延シミュレーション用ネットリスト生成システム。
【請求項１６】
前記遅延モデル生成手段が、
モデル化係数算出式とモデル化タイプ情報とを少なくとも格納したモデル化情報格納手段と、
前記ＬＰＥ情報関連付けプロパティと、前記ＬＰＥネットリストと、前記モデル化情報格納手段が有する情報とを用いて、ＬＰＥ寄生素子マージ結果ファイルを生成するＬＰＥ寄生素子マージ処理手段と、
前記ＬＰＥ寄生素子マージ結果ファイルと前記モデル化情報格納手段が有する情報とを用いて、前記セル毎に前記遅延モデルファイルを生成するモデル用変数算出処理手段とを備えた、請求項１１記載の遅延シミュレーション用ネットリスト生成システム。
【請求項１７】
前記遅延モデル生成手段が、
前記ＬＰＥ情報関連付けプロパティと前記ＬＰＥネットリストが有する情報を用いてＬＰＥ寄生素子マージ結果ファイルを生成するＬＰＥ寄生素子マージ処理手段と、
前記ＬＰＥ寄生素子マージ結果ファイルと前記ＬＰＥ情報関連付けプロパティが有する情報とを用いて、前記セル毎に前記遅延モデルファイルを生成するモデル用変数算出処理手段とを備えた、請求項１４記載の遅延シミュレーション用ネットリスト生成システム。
【請求項１８】
前記遅延モデル生成手段が、隣接セル間に存在する寄生素子情報を有する遅延モデルを生成する、請求項１記載の遅延シミュレーション用ネットリスト生成システム。
【請求項１９】
前記遅延モデルがアレイ状に複数個配置されて成り、各遅延モデルが該遅延モデルに対応するＬＰＥデータと隣接するＬＰＥデータ間に存在する寄生素子情報が、前記ＬＰＥデータの配置情報と対応付けて表現された、請求項１８記載の遅延シミュレーション用ネットリスト生成システム。
【請求項２０】
前記遅延モデル生成手段が、電源線及び接地線の寄生素子情報も含めてモデル化表記して前記遅延モデルを生成する、請求項１記載の遅延シミュレーション用ネットリスト生成システム。
【請求項２１】
前記遅延モデルを含んで構成されるシミュレーション用ネットリストを生成する、請求項２０記載の遅延シミュレーション用ネットリスト生成システム。
【請求項２２】
前記回路データの代わりに、セル構成単位レベルで対応付けられたプリレイアウトネットリストとＬＰＥ情報関連付けプロパティとを用いる、請求項７記載の遅延シミュレーション用ネットリスト生成システム。
【請求項２３】
前記回路データが、遅延シミュレーションを行うために必要となるアクティブノードおよびアクティブ関連ノードを含むセルのみから構成される、請求項７記載の遅延シミュレーション用ネットリスト生成システム。
【請求項２４】
前記回路データの代わりに、セル構成単位レベルで対応付けられたプリレイアウトネットリストとＬＰＥ情報関連付けプロパティとを用いる、請求項８記載の遅延シミュレーション用ネットリスト生成システム。
【請求項２５】
前記回路データが、遅延シミュレーションを行うために必要となるアクティブノードおよびアクティブ関連ノードを含むセルのみから構成される、請求項８記載の遅延シミュレーション用ネットリスト生成システム。
【請求項２６】
前記回路データの代わりに、セル構成単位レベルで対応付けられたプリレイアウトネットリストとＬＰＥ情報関連付けプロパティとを用いる、請求項９記載の遅延シミュレーション用ネットリスト生成システム。
【請求項２７】
前記回路データが、遅延シミュレーションを行うために必要となるアクティブノードおよびアクティブ関連ノードを含むセルのみから構成される、請求項９記載の遅延シミュレーション用ネットリスト生成システム。
【請求項２８】
前記回路データの代わりに、セル構成単位レベルで対応付けられたプリレイアウトネットリストとＬＰＥ情報関連付けプロパティとを用いる、請求項１０記載の遅延シミュレーション用ネットリスト生成システム。
【請求項２９】
前記回路データが、遅延シミュレーションを行うために必要となるアクティブノードおよびアクティブ関連ノードを含むセルのみから構成される、請求項１０記載の遅延シミュレーション用ネットリスト生成システム。
【請求項３０】
前記回路データの代わりに、セル構成単位レベルで対応付けられたプリレイアウトネットリストとＬＰＥ情報関連付けプロパティとを用いる、請求項１１記載の遅延シミュレーション用ネットリスト生成システム。
【請求項３１】
前記回路データが、遅延シミュレーションを行うために必要となるアクティブノードおよびアクティブ関連ノードを含むセルのみから構成される、請求項１１記載の遅延シミュレーション用ネットリスト生成システム。
【請求項３２】
前記回路データの代わりに、セル構成単位レベルで対応付けられたプリレイアウトネットリストとＬＰＥ情報関連付けプロパティとを用いる、請求項１６記載の遅延シミュレーション用ネットリスト生成システム。
【請求項３３】
前記回路データが、遅延シミュレーションを行うために必要となるアクティブノードおよびアクティブ関連ノードを含むセルのみから構成される、請求項１６記載の遅延シミュレーション用ネットリスト生成システム。
【請求項３４】
前記回路データの代わりに、セル構成単位レベルで対応付けられたプリレイアウトネットリストとＬＰＥ情報関連付けプロパティとを用いる、請求項１７記載の遅延シミュレーション用ネットリスト生成システム。
【請求項３５】
前記回路データが、遅延シミュレーションを行うために必要となるアクティブノードおよびアクティブ関連ノードを含むセルのみから構成される、請求項１７記載の遅延シミュレーション用ネットリスト生成システム。
【請求項３６】
プリレイアウトネットリストと、レイアウト寄生素子抽出結果のＬＰＥネットリストと、該ＬＰＥネットリストと前記プリレイアウトネットリストとを対応付けるＬＰＥ情報関連付けプロパティとを入力し、前記ＬＰＥ情報関連付けプロパティの内容に応じて、前記プリレイアウトネットリストおよび前記ＬＰＥネットリストより遅延モデルファイルを生成する遅延モデル生成工程と、
前記遅延モデルファイルおよび前記プリレイアウトネットリストより遅延シミュレーション用ネットリストを生成する遅延シミュレーション用ネットリスト生成工程とを有することを特徴とする、半導体集積回路における遅延シミュレーション用ネットリスト生成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路におけるレイアウト設計後のデザインが有する寄生容量および寄生抵抗を考慮したシミュレーション（ポストレイアウトシミュレーション）技術に関する。
【０００２】
【従来の技術】
昨今、プロセスの微細化に伴って設計段階で考慮しなければならないデバイス要因は増加している。また、メモリブロック等では、そのブロック自体の規模も大容量化の傾向にあるため、ブロック全体規模での高精度な遅延シミュレーションが困難になってきた。従って、半導体集積回路の特性評価を行う上で、レイアウト設計データが有する寄生抵抗および寄生容量成分等の寄生素子情報を、いかに精度良く反映した検証環境および検証方法を選択するかが、重要になってきている。そこで、ポストレイアウトシミュレーションによる遅延シミュレーションが重要となるが、その際いかに寄生素子情報の精度を保ちつつ、そのシミュレーション用ネットリストのデータ量を抑えられるかが重要に成ってきている。
【０００３】
例えば、メモリブロックにおいて、従来より一般的に、遅延伝搬パス若しくはそのパスと特性的に影響のあるパスを残したネットリスト（クリティカルパスネットリスト）を別途起こすことによって、まずデータ量の少ないシミュレーション用ネットリストを生成する方法等が採られていた。その際、例えばワード線若しくはビット線を共有するアクセス対象にないセルに関する情報の扱い方が、精度とシミュレーション効率を支配することになる。例えば、第１の手法としては、ダミーセルの部分にも、アクセス対象にあるセルと同じレイアウト寄生素子情報を持たせる方法がある。また、第２の手法としては、ダミーセル部分については、配線形状より概略算出した寄生情報（抵抗、容量）を反映させる方法がある。さらに、第３の方法として、配線部分についてダミーセルを用意して於いて、そこにレイアウトデータより抽出した寄生ＲＣ成分を戻す手法があった。
【０００４】
【発明が解決しようとする課題】
上記した従来の３つの方法では、以下に述べる問題点が生じる。第１の方法では、回路規模が大きくなってくると、データ量が、シミュレータが対応可能な量を超えてしまう。若しくは、対応できたとしてもシミュレーション時間を多く要してしまうという問題が発生する。また、第２、第３の方法では、十分な精度が得られないという課題があった。つまり、上述の従来の手法では、信号線を対象とした場合において、精度とシミュレーション用ネットリストのデータ量のバランスが採りにくい。このため、大規模回路内の電圧効果をシミュレーションするために、電源線等の寄生情報を反映することは極めて困難であった。
【０００５】
本発明は、これらの問題点を鑑みて成されたものであり、遅延シミュレーションにおいて精度を損なうことのない、データ量の少ないシミュレーション用ネットリストの生成システムを提供することである。これによって、従来よりも遅延シミュレーション効率の高い環境を提供し、そして大規模なブロックに対してもブロックレベルでの高精度な遅延シミュレーションを可能とするものである。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明にかかる遅延シミュレーション用ネットリスト生成システムは、プリレイアウトネットリストと、レイアウト寄生素子抽出結果のＬＰＥネットリストと、該ＬＰＥネットリストと前記プリレイアウトネットリストとを対応付けるＬＰＥ情報関連付けプロパティとを入力し、前記ＬＰＥ情報関連付けプロパティの内容に応じて、前記プリレイアウトネットリストおよび前記ＬＰＥネットリストより遅延モデルファイルを生成する遅延モデル生成手段と、前記遅延モデルファイルおよび前記プリレイアウトネットリストより遅延シミュレーション用ネットリストを生成する遅延シミュレーション用ネットリスト生成手段とを備えたことを特徴とする。
【０００７】
【発明の実施の形態】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、プリレイアウトネットリストを構成する任意に設定した基本回路単位毎にＬＰＥネットリストを遅延モデル化する（第１の構成）。
【０００８】
これにより、基本回路単位毎に必要な精度を考慮しながら遅延モデル化を行うことが出来るので、必要な精度を保ちつつ、データ量の少ない遅延シミュレーション用ネットリストが生成できる。これにより、大規模な回路においてもブロック全体での遅延シミュレーションが可能であって、また、従来手法にくらべて、高速なシミュレーションの実行が可能となるという効果がある。
【０００９】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第１の構成に加えて、回路データから前記プリレイアウトネットリストおよび前記ＬＰＥ情報関連付けプロパティを生成するネットリスト変換処理手段をさらに備えたことが好ましい（第２の構成）。
【００１０】
この構成によれば、上述した第１の構成の効果に加えて、プリレイアウトネットリストとＬＰＥ情報関連付けプロパティを回路図レベルで容易に対応付けることが可能であり、本発明の遅延シミュレーション用ネットリスト生成が効率的に行えるという効果がある。
【００１１】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第２の構成に加えて、前記回路データと対応する少なくとも１つ以上のリーフセルを構成単位として成るレイアウトデータから、前記ＬＰＥ情報関連付けプロパティの情報に基づいて抽出したレイアウトデータにより前記ＬＰＥネットリストを生成するＬＰＥ制御手段をさらに備えたことが好ましい（第３の構成）。
【００１２】
この構成によれば、上述した第２の構成の効果に加えて、プリレイアウトネットリストに対応したＬＰＥデータを容易に、かつ確実に選択することが可能であって、遅延シミュレーション用ネットリスト生成を効率的に行えるという効果がある。
【００１３】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第１の構成における遅延シミュレーション用ネットリスト生成手段が、前記遅延シミュレーション用ネットリストを生成する際に、構成パラメータファイルの構成パラメータ情報を参照することが好ましい（第４の構成）。
【００１４】
この構成によれば、第１の構成による効果に加えて、ビット数、ワード数、カラム数等の構成の異なる遅延シミュレーション用ネットリストを複数生成する場合において、最終工程である遅延シミュレーション用ネットリスト生成手段からの処理を繰り返すことで、所望のメモリ構成に応じた遅延シミュレーション用ネットリストを効率的に生成することが可能となる。
【００１５】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第１の構成における遅延モデル生成手段が、前記遅延モデルファイルを生成する際に、構成パラメータファイルの構成パラメータ情報を参照することが好ましい（第５の構成）。
【００１６】
この構成によれば、第１の構成による効果に加えて、遅延モデルファイルを生成する段階で、ビット数、ワード数、カラム数等の構成パラメータの情報を有することで、規則的に並んだ複数セルを単位とした遅延モデル化を行うことが出来るため、データ量の少ない遅延シミュレーション用ネットリストを生成することが可能となる。また、構成の異なる遅延シミュレーション用ネットリストを複数生成する場合において、途中の工程である遅延モデル化手段からの処理を繰り返すことで所望のメモリ構成に応じた遅延シミュレーション用ネットリストを効率的に生成することも可能となる。
【００１７】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第１の構成において、前記プリレイアウトネットリストに、構成パラメータファイルから構成パラメータ情報が予め与えられていることが好ましい（第６の構成）。
【００１８】
この構成によれば、第１の構成による効果に加えて、予めメモリ構成が決まっている場合、若しくは、構成のバリエーションを持たない回路を設計する場合では、無駄に構成パラメータを変数として扱う必要がないため、以降に続く処理過程の複雑さを削減することが可能となり、目的のメモリ構成に応じた遅延シミュレーション用ネットリストを効率的に生成することが可能となる。
【００１９】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第２の構成における回路データが、実際にマスク処理に用いられるレイアウトデータと回路的に等価であって、かつ前記回路データを構成する回路単位が個々に前記ＬＰＥ情報関連付けプロパティを備えることが好ましい（第７の構成）。なお、第７の構成において、回路データが、遅延シミュレーションを行うために必要となるアクティブノードおよびアクティブ関連ノードを含むセルのみから構成されることがさらに好ましい。また、第７の構成において、前記ＬＰＥ情報関連付けプロパティの基本単位として、少なくともレイアウト寄生素子抽出結果情報を有するＬＰＥセルの名前と、モデル化タイプ情報とを備えることがさらに好ましい。
【００２０】
これらの構成によれば、第２の構成による効果に加えて、回路データを構成する最小回路単位でＬＰＥ情報関連付けプロパティを備える構成をとることにより、最小回路単位でＬＰＥデータとの対応付けができるため、精度の高い遅延モデルを生成することが可能である。
【００２１】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第７の構成における回路データが、前記回路データを構成する回路単位の代わりに、予め寄生素子でモデル化したセルを含んで構成されることが好ましい（第８の構成）。第８の構成は、前記回路データが、前記回路データを構成する回路単位の代わりに、予め寄生素子でモデル化したセルを含んで構成されることがさらに好ましい。また、第８の構成は、前記ＬＰＥ情報関連付けプロパティの基本単位として、新たに遅延シミュレーションにおいて信号伝搬が行われるアクティブノードの名前と、該アクティブノード上のピン名および該アクティブノードとの間に寄生素子が存在するアクティブ関連ノードの名前を備えることがさらに好ましい。
【００２２】
これらの構成によれば、第７の構成による効果に加えて、実際の遅延シミュレーションにおけるアクセスパスを考慮することで、精度の必要なノードに応じたモデル化処理をセル単位で行うことが可能となる。この時ＬＰＥ情報関連付けプロパティが有する情報のうち、モデル化タイプ情報が存在しない場合でも、少なくともアクティブノード情報よりモデル化が可能である。
【００２３】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、ＬＰＥ情報関連付けプロパティの基本単位として、レイアウト配置向き情報をさらに備えることが好ましい（第９の構成）。
【００２４】
この構成によれば、第７の構成による効果に加えて、ある特定の遅延モデルが複数回用いられ、かつ前記遅延モデルに対応する実際のレイアウトデータが、反転若しくは回転した配置を採る場合においてでも自身のセルと隣接セルの配置向きを考慮して、正しく寄生素子モデルを表現できるものである。
【００２５】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、第８の構成におけるＬＰＥ情報関連付けプロパティの基本単位として、少なくともＬＰＥセル名と、モデル化係数算出式とを備えることが好ましい（第１０の構成）。
【００２６】
この構成によれば、第７の効果に加えて、回路データを構成する回路単位の全て若しくは一部を寄生素子モデルに置き換えることで、回路的には等価であって、データ量の少ない回路データを構成することができる。また、データ量が少ない構成であるため以降の遅延シミュレーション用ネットリスト生成するための各処理時間を短くできる。
【００２７】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第１０の構成におけるＬＰＥ情報関連付けプロパティの基本単位として、アクティブノード名と、該アクティブノード上のピン名およびアクティブ関連ノード名をさらに備えることが好ましい（第１１の構成）。
【００２８】
この構成によれば、第１０の構成による効果に加えて、回路データを構成する回路単位の全て若しくは一部を寄生素子モデルに置き換えてなる構成においても、実際の遅延シミュレーションにおけるアクセスパスを考慮することで、精度の必要なノードに応じたモデル化処理をセル単位で行うことが可能となる。
【００２９】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第７の構成が少なくともレイアウト寄生素子抽出結果情報を有するＬＰＥセルの名前とモデル化タイプ情報とをＬＰＥ情報関連付けプロパティの基本単位として有する場合、前記遅延モデル生成手段が、モデル化係数算出式とモデル化タイプ情報とを少なくとも格納したモデル化情報格納手段と、前記ＬＰＥ情報関連付けプロパティと、前記ＬＰＥネットリストと、前記モデル化情報格納手段が有する情報とを用いて、ＬＰＥ寄生素子マージ結果ファイルを生成するＬＰＥ寄生素子マージ処理手段と、前記ＬＰＥ寄生素子マージ結果ファイルと前記モデル化情報格納手段が有する情報とを用いて、前記セル毎に前記遅延モデルファイルを生成するモデル用変数算出処理手段とを備えたことが好ましい（第１２の構成）。
【００３０】
この構成によれば、最小回路単位セルにＬＰＥ情報関連付けプロパティを備えてなるプリレイアウトネットリストを対象として、より確実に遅延モデルの生成を行うことが可能となる。
【００３１】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第１０の構成における遅延モデル生成手段が、前記ＬＰＥ情報関連付けプロパティと前記ＬＰＥネットリストが有する情報を用いてＬＰＥ寄生素子マージ結果ファイルを生成するＬＰＥ寄生素子マージ処理手段と、前記ＬＰＥ寄生素子マージ結果ファイルと前記ＬＰＥ情報関連付けプロパティが有する情報とを用いて、前記セル毎に前記遅延モデルファイルを生成するモデル用変数算出処理手段とを備えたことが好ましい（第１３の構成）。
【００３２】
この構成によれば、ＬＰＥ寄生素子モデルにＬＰＥ情報関連付けプロパティを備えてなるプリレイアウトネットリストを対象として、より確実に遅延モデルの生成を行うことが可能となる。
【００３３】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第１の構成における遅延モデル生成手段が、隣接セル間に存在する寄生素子情報を有する遅延モデルを生成することが好ましい（第１４の構成）。
【００３４】
この構成によれば、実際のレイアウトデータを構成するセル間に存在する寄生情報を遅延モデルに反映させることができるため、高精度な遅延シミュレーションを行うことが可能である。
【００３５】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第１４の構成における遅延モデルがアレイ状に複数個配置されて成り、各遅延モデルが該遅延モデルに対応するＬＰＥデータと隣接するＬＰＥデータ間に存在する寄生素子情報が、前記ＬＰＥデータの配置情報と対応付けて表現されたことが好ましい（第１５の構成）。
【００３６】
この構成によれば、遅延モデルがアレイ状に複数個配置された構成を含むシミュレーションミュレーション用ネットリストにおいて、セル間に存在する寄生情報を予め配置情報と関連付けたテーブルを備えてモデル化し、シミュレーション用ネットリストを得ることが可能である。このため、実際のレイアウトデータを構成するセル間に存在する寄生情報をお互いのセル配置向きを考慮しながら遅延モデルに反映させることができるため、高精度な遅延シミュレーションを行うことが可能である。
【００３７】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第１の構成における遅延モデル生成手段が、電源線及び接地線の寄生素子情報も含めてモデル化表記して前記遅延モデルを生成することが好ましい（第１６の構成）。
【００３８】
これにより、電源線及び接地線の寄生素子情報も含めてモデル化することによって、電圧効果等の影響を考慮したシミュレーションを行うことが出来る。また、電源線及び接地線の寄生素子情報をモデル化する際、セルレベルで行うため、データ量を抑えた遅延シミュレーション用ネットリストを生成することができる。
【００３９】
本発明にかかる遅延シミュレーション用ネットリスト生成システムは、前記第１６の構成における遅延モデルを含んで構成されるシミュレーション用ネットリストを生成することが好ましい（第１７の構成）。
【００４０】
この構成によれば、電源線及び接地線の寄生素子情報も含めてモデル化することによって、そのモデルを並べてなるシミュレーション用ネットリストは、データ量が少なく、かつ電源線および接地線の寄生情報を考慮した高精度な遅延シミュレーションを行うことが出来る。
【００４１】
また、上記の目的を達成するために、本発明にかかる遅延シミュレーション用ネットリスト生成方法は、プリレイアウトネットリストと、レイアウト寄生素子抽出結果のＬＰＥネットリストと、該ＬＰＥネットリストと前記プリレイアウトネットリストとを対応付けるＬＰＥ情報関連付けプロパティとを入力し、前記ＬＰＥ情報関連付けプロパティの内容に応じて、前記プリレイアウトネットリストおよび前記ＬＰＥネットリストより遅延モデルファイルを生成する遅延モデル生成工程と、前記遅延モデルファイルおよび前記プリレイアウトネットリストより遅延シミュレーション用ネットリストを生成する遅延シミュレーション用ネットリスト生成工程とを有することを特徴とする。
【００４２】
これにより、基本回路単位毎に必要な精度を考慮しながら遅延モデル化を行うことが出来るので、必要な精度を保ちつつ、データ量の少ない遅延シミュレーション用ネットリストが生成できる。これにより、大規模な回路においてもブロック全体での遅延シミュレーションが可能であって、また、従来手法にくらべて、高速なシミュレーションの実行が可能となるという効果がある。
【００４３】
以下、図面を用いて、本発明の具体的な実施形態について説明する。
【００４４】
（実施の形態１）
図１は、本発明の第１の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図において、１はレイアウト設計前のネットリスト（以下、プリレイアウトネットリストと称する）、２はＬＰＥ情報関連付けプロパティ、３はレイアウト寄生素子抽出結果として得られるネットリスト（以下、ＬＰＥネットリストと称する）、４は遅延モデル生成手段、５は遅延モデルファイル、６は遅延シミュレーション用ネットリスト生成手段、７は遅延シミュレーション用ネットリストである。尚、ＬＰＥ情報関連付けプロパティ２は、プリレイアウトネットリスト１を構成するセルと、セル単位のＬＰＥネットリスト３とを対応付けるための情報を備えているものとする。
【００４５】
次に、本発明の第１の実施形態における処理フローについて説明する。プリレイアウトネットリスト１と、ＬＰＥ情報関連付けプロパティ２と、ＬＰＥネットリスト３とを用いて処理を行う遅延モデル生成手段４は、プリレイアウトネットリスト１を構成し、かつＬＰＥ情報関連付けプロパティ２を有する基本単位を対象として処理を行う。遅延モデル生成手段４は、各基本単位が有するＬＰＥ情報関連付けプロパティ２の情報に応じて、対応するＬＰＥネットリスト３のモデル化処理を行い、遅延モデルファイル５を生成する。そして、遅延シミュレーション用ネットリスト生成手段６が、プリレイアウトネットリスト１を元に基本単位毎に遅延モデルファイル５を対応づける処理を行うことで、遅延シミュレーション用ネットリスト７を生成するものである。
【００４６】
以上の通り、本発明の第１の実施の形態によれば、プリレイアウトネットリストを構成する任意に設定した基本回路単位毎にＬＰＥネットリストを遅延モデル化することにより、基本回路単位毎に必要な精度を考慮しながら、遅延モデル化を行うことが出来る。従って、必要な精度を保ちつつ、データ量の少ない遅延シミュレーション用ネットリストが生成できる。これにより、大規模な回路においてもブロック全体での遅延シミュレーションが可能であって、また、従来手法にくらべて、高速なシミュレーションの実行が可能となるという効果がある。
【００４７】
（実施の形態２）
図２は、本発明の第２の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図は、先に説明した第１の実施形態に、回路データ８を追加したものである。
【００４８】
次に、本発明の第２の実施形態における処理フローについて、本発明の第１の実施形態との相違点についてのみ説明する。第２の実施形態は、回路データ８を構成するセルの単位でＬＰＥ情報関連付けプロパティ２の情報を備えておいて、ネットリスト変換によって、プリレイアウトネットリスト１とＬＰＥ情報関連付けプロパティ２を生成する処理を行うネットリスト変換処理部２０が設けられたものである。
【００４９】
以上の通り、本発明の第２の実施の形態によれば、上述の本発明の第１の実施形態における効果に加えて、プリレイアウトネットリスト１とＬＰＥ情報関連付けプロパティ２を回路図レベルで容易に対応付けることが可能であり、遅延シミュレーション用ネットリスト生成が効率的に行えるという効果がある。
【００５０】
（実施の形態３）
図３は、本発明の第３の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図は、先に説明した第２の実施形態に、レイアウトデータ９とＬＰＥ制御手段１０を追加したものである。
【００５１】
次に、本発明の第３の実施形態における処理フローについて、本発明の第２の実施形態との相違点についてのみ説明する。同図において、ＬＰＥ制御手段１０は、ＬＰＥ情報関連付けプロパティ２の情報を用いて、セル単位で必要となるレイアウトデータ９の情報を選択して、ＬＰＥネットリスト３を生成するように制御するものである。
【００５２】
以上の通り、本発明の第３の実施形態によれば、上述の第２の実施形態の効果に加えて、プリレイアウトネットリスト１に対応したＬＰＥネットリスト３を容易に、かつ確実に選択することが可能であって、本発明の遅延シミュレーション用ネットリスト生成を効率的に行えるという効果がある。
【００５３】
（実施の形態４）
図４は、本発明の第４の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図は、先に説明した第１の実施形態に、構成パラメータファイル１１を追加したものである。尚、構成パラメータファイル１１は、例えばメモリの構成を決定するビット数、ワード数、カラム数等の構成パラメータの情報を有するものである。
【００５４】
次に、本発明の第４の実施形態における処理フローについて、本発明の第１の実施形態との相違点についてのみ説明する。同図に示すように、構成パラメータファイル１１の有する構成パラメータの情報は、遅延シミュレーション用ネットリスト生成手段６に与えられる。これにより、遅延シミュレーション用ネットリスト生成手段６は、ビット数、ワード数、カラム数等の構成情報を反映した遅延シミュレーション用ネットリスト７を生成する。
【００５５】
以上の通り、本発明の第４の実施形態によれば、上述の第１の実施形態の効果に加えて、ビット数、ワード数、カラム数等の構成の異なる遅延シミュレーション用ネットリストを複数生成する場合において、最終工程である遅延シミュレーション用ネットリスト生成手段６による処理を繰り返すことで、所望のメモリ構成に応じた遅延シミュレーション用ネットリスト７を効率的に生成することが可能となる。
【００５６】
（実施の形態５）
図５は、本発明の第５の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図は、先に説明した第４の実施形態と同様に構成パラメータファイル１１を用いて遅延シミュレーション用ネットリストを生成するが、構成パラメータの情報を、遅延シミュレーション用ネットリスト生成手段６ではなく、遅延モデル生成手段４に与える点において、第４の実施形態と異なる。
【００５７】
次に、本発明の第５の実施形態における処理フローについて、本発明の第４の実施形態との相違点についてのみ説明する。遅延モデル生成手段４は、構成パラメータファイル１１から与えられる、ビット数、ワード数、カラム数等の構成情報を反映して、遅延モデル化を行う。これにより、例えばメモリブロックを構成するセルが、構成パラメータに応じて規則的に並んでいる場合において、セル単独でモデル化するのではなく、アレイ状に配列されたセル形状を単位としてモデル化を行うことも可能になる。
【００５８】
以上の通り、本発明の第５の実施形態によれば、上述の第４の実施形態による効果に加えて、遅延モデルファイルを生成する段階で、ビット数、ワード数、カラム数等の構成パラメータの情報を参照することで、規則的に並んだ複数セルを単位とした遅延モデル化を行うことが出来るため、データ量の少ない遅延シミュレーション用ネットリストを生成することが可能となる。また、構成の異なる遅延シミュレーション用ネットリストを複数生成する場合において、途中の工程である遅延モデル化手段４による処理を繰り返すことで、所望のメモリ構成に応じた遅延シミュレーション用ネットリストを効率的に生成することも可能となる。
【００５９】
（実施の形態６）
図６は、本発明の第６の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図は、先に説明した第４の実施形態と同様に構成パラメータファイル１１を用いて遅延シミュレーション用ネットリストを生成するが、構成パラメータの情報を、遅延シミュレーション用ネットリスト生成手段６ではなく、プリレイアウトネットリスト１に与える点において、第４の実施形態と異なる。
【００６０】
次に、本発明の第６の実施形態における処理フローについて、第４の実施形態との相違点についてのみ説明する。第４の実施形態では、プリレイアウトネットリスト１に、構成パラメータファイル１１に含まれるビット数、ワード数、カラム数等の構成情報を、予め定数として与えておくものである。
【００６１】
これにより、第６の実施形態によれば、上述の第４の実施形態による効果に加えて、予めメモリ構成が決まっている場合、若しくは、構成のバリエーションを持たない回路を設計する場合では、無駄に構成パラメータを変数として扱う必要がないため、以降に続く処理過程の複雑さを削減することが可能となり、目的のメモリ構成に応じた遅延シミュレーション用ネットリストを効率的に生成することが可能となる。
【００６２】
（実施の形態７）
図７、並びに図１１（ａ）および（ｂ）を参照しながら、本発明の第７の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを説明する。また、本実施形態は、上述の第２の実施形態において図２に示した処理フローを前提に、回路データ８が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容について説明するものである。
【００６３】
図７において、７０は制御回路単位で形成される制御回路領域、７１は複数種類のアドレスデコーダ回路単位で形成されるアドレスデコーダ領域、７２はメモリセル回路単位で形成されるメモリアレイ領域、７３は入出力回路単位で形成される入出力回路領域である。ここで示す回路データは、実際にマスク処理に用いられるレイアウトデータと回路的に等価であって、かつ、回路データを構成する回路単位が個々にＬＰＥ情報関連付けプロパティを備えているものである。
【００６４】
次に、図１１（ａ）は、図７で示すような回路単位が有するＬＰＥ情報関連付けプロパティの内容の一例であり、少なくともＬＰＥセル名とモデル化タイプの情報を備えるものである。さらに、図１１（ｂ）は、個々の回路単位が具体的にＬＰＥ情報関連付けプロパティを記述した例を示したものである。
【００６５】
図１１（ａ）および（ｂ）で示されるＬＰＥ情報関連付けプロパティが有する情報において、まずＬＰＥセル名情報によって、回路データとＬＰＥデータを対応付ける。また、モデル化タイプ情報によってＬＰＥデータをモデル化する際のモデル仕様を設定する。
【００６６】
以上の通り、本発明の第７の実施形態によれば、上述の第２の実施形態による効果に加えて、回路データを構成する最小回路単位でＬＰＥ情報関連付けプロパティを備える構成をとることにより、最小回路単位でＬＰＥデータとの対応付けができるため、精度の高い遅延モデルを生成することが可能である。
【００６７】
尚、本実施形態の説明において、基本処理フローが図２に示すとおりであるものとしたが、図２のフローに代えて、図１または図３〜図６のいずれかに基づく処理フローとし、かつその各々の場合で、本実施形態で説明した回路データ８が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容を、プリレイアウトネットリスト１が継承するものとしても、同様の効果が得られる。
【００６８】
あるいは、上記の基本処理フローを、図２に代えて図１、図３、図４、図５および図６に基づく構成処理フローとし、かつその各々の場合で、図７に示した回路データの構成に代えて図８に示す回路データの構成とし、その回路データ８が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容を、プリレイアウトネットリスト１が継承した構成であっても、同様の効果が得られる。
【００６９】
尚、図８は、遅延シミュレーションを行うために必要となるアクティブノードおよびアクティブ関連ノードを含むセルのみを残して、図７から他のセルを除いた構成である。
【００７０】
（実施の形態８）
図７、並びに、図１２（ａ）および（ｂ）を参照しながら、本発明の第８の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを説明する。また、本実施形態は上述の第７の実施形態において回路データ８が有するＬＰＥ情報関連付けプロパティの内容を変えた構成である。尚、図７の説明は、既述したため省略する。
【００７１】
図１２（ａ）は、図７で示すような回路単位が有するＬＰＥ情報関連付けプロパティの内容の一例を示しており、上述の図１１（ａ）で示した内容に加えて、新たにアクティブノード名と、アクティブノード上のピン名およびアクティブ関連ノード名を備えるものである。さらに、図１２（ｂ）は、個々の回路単位が具体的にＬＰＥ情報関連付けプロパティを記述した例を示したものであり、アクティブノード名としてｎｅｔ＿ＷＬ、アクティブノード上のピン名としてＷＬとＷＬ＿２、アクティブ関連ノード名としてｎｅｔ＿Ｂとｎｅｔ＿ＮＢが設定されているとする。
【００７２】
この時、ＬＰＥ情報関連付けプロパティが有する情報を用いて、上述のように遅延モデル化の対象となるＬＰＥデータとモデル化仕様が決定される。次いで、新たに備えられたアクティブノード名およびアクティブノード上のピン名の情報を用いて、ＬＰＥデータをモデル化する際に、遅延シミュレーション上信号伝搬がなされるノード（アクティブノード）に関する寄生素子情報を精度的に重視したモデル化を行う。また、この時アクティブノードとの間に考慮すべき寄生素子が存在する場合の相手先ノード（アクティブ関連ノード）の情報を用いて、意識的に寄生素子情報を精度良くモデル化できる。
【００７３】
この図では、メモリセル（ＬＰＥ＿ＣＮＴＣＥＬＬ１）に対して、ネット（ｎｅｔ＿ＷＬ）上のピン（ＷＬ）とピン（ＷＬ＿２）の配線を、モデル化タイプ２の仕様に応じて精度良く抽出することになる。この時、ネット（ｎｅｔ＿ＷＬ）とアクティブ関連ノードであるネット（ｎｅｔ＿Ｂ）およびネット（ｎｅｔ＿ＮＢ）間の、例えばカップリング容量を、精度を落とさずモデル化することができる。
【００７４】
以上の通り、本発明の第８の実施形態によれば、上述の第７の実施形態による効果に加えて、実際の遅延シミュレーションにおけるアクセスパスを考慮することで、精度の必要なノードに応じたモデル化処理を、セル単位で行うことが可能となる。この時、ＬＰＥ情報関連付けプロパティが有する情報のうち、モデル化タイプ情報が存在しない場合でも、少なくともアクティブノード情報よりモデル化が可能である。
【００７５】
尚、本実施形態の説明において、基本処理フローが図２に示すとおりであるものとしたが、図２のフローに代えて、図１または図３〜図６のいずれかに基づく処理フローとし、かつその各々の場合で、本実施形態で説明した回路データ８が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容を、プリレイアウトネットリスト１が継承するものとしても、同様の効果が得られる。
【００７６】
あるいは、上記の基本処理フローを、図２に代えて図１、図３、図４、図５および図６に基づく構成処理フローとし、かつその各々の場合で、図７に示した回路データの構成に代えて図８に示す回路データの構成とし、その回路データ８が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容を、プリレイアウトネットリスト１が継承した構成であっても、同様の効果が得られる。
【００７７】
（実施の形態９）
図７、図１３（ａ）および（ｂ）を参照し、本発明の第９の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを説明する。また、本実施形態は、上述の第８の実施形態に示す処理フローにおける回路データ８が有するＬＰＥ情報関連付けプロパティの内容を変えた構成について説明するものである。尚、図７は既に説明済であるため省略する。
【００７８】
まず、図１３（ａ）は、図７で示すような回路単位が有するＬＰＥ情報関連付けプロパティの内容を示しており、上述の図１２（ａ）で示した内容に加えて、新たにレイアウト配置向き情報を備えるものである。図１３（ｂ）は、個々の回路単位が具体的にＬＰＥ情報関連付けプロパティ等を記述した例を示したものである。この例では、例えば図１３（ｃ）に示すレイアウト配置向き情報制御テーブルに応じて、ＭＹ（Ｙ軸対称に配置）が設定されているものである。
【００７９】
図１３（ａ）および図１３（ｃ）で示されるＬＰＥ情報関連付けプロパティが有する情報を用いて、これまでの説明と同様にして遅延モデル化が成されることになるが、その際に新たにレイアウト配置向き情報を考慮することによって、例えば図１４（ａ）および（ｂ）、あるいは図１５（ａ）および（ｂ）に示すようにＬＰＥデータが反転若しくは回転した配置を採る場合において対応できるようにするための情報である。図１４（ａ）は２つのメモリセルが双方とも回転なしで配置された場合であり、一方、図１４（ｂ）は左右で配置向きが異なっている場合である。同様に、図１５（ａ）は２つのメモリセルが双方とも回転なしで配置された場合であり、図１５（ｂ）は、上下で配置向きが異なっている場合である。
【００８０】
このように隣接セル間に発生する例えばカップリング容量をモデル化する場合、配置によりモデル表現を区別する必要がある。このような場合に、自身と相手の配置向きに応じて、上記のようなカップリング容量を正しく表現できるものである。
【００８１】
以上の通り、本発明の第９の実施形態によれば、上述の第８の実施形態の効果に加えて、ある特定の遅延モデルが複数回用いられ、かつ前記遅延モデルに対応する実際のレイアウトデータが、反転若しくは回転した配置を採る場合においてでも、自身のセルと隣接セルの配置向きを考慮して、正しく寄生素子モデルを表現できるものである。
【００８２】
尚、本実施形態の説明において、基本処理フローが図２に示すとおりであるものとしたが、図２のフローに代えて、図１または図３〜図６のいずれかに基づく処理フローとし、かつその各々の場合で、本実施形態で説明した回路データ８が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容を、プリレイアウトネットリスト１が継承するものとしても、同様の効果が得られる。
【００８３】
あるいは、上記の基本処理フローを、図２に代えて図１、図３、図４、図５および図６に基づく構成処理フローとし、かつその各々の場合で、図７に示した回路データの構成に代えて図８に示す回路データの構成とし、その回路データ８が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容を、プリレイアウトネットリスト１が継承した構成であっても、同様の効果が得られる。
【００８４】
（実施の形態１０）
図９、図１６（ａ）および（ｂ）を参照し、本発明の第１０の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを説明する。また、本実施形態は、上述の第２の実施形態において図２に示す処理フローを前提に、回路データ８が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容について説明するものである。
【００８５】
まず、図９は、先に説明した図８に示す回路データを構成する回路単位に対し、その全て若しくは一部を予め寄生素子で表現したモデルに置き換えて成る構成であって、同図において９０はアドレスデコーダ領域を構成する寄生素子モデル、９１から９４まではメモリアレイ領域を構成する寄生素子モデルで、特に９１と９２はワード線を重視した寄生素子モデルであり、９３と９４はビット線を重視した寄生素子モデルである。また、９５は入出力回路領域を構成する寄生素子モデルである。ここで示されるように、本実施形態では、回路データを構成する全ての回路単位若しくは寄生素子モデルが、各々ＬＰＥ情報関連付けプロパティを有するものである。
【００８６】
図１６（ａ）は、図９で示すような寄生素子モデルが有するＬＰＥ情報関連付けプロパティの内容を示しており、少なくともＬＰＥセル名と寄生素子のモデル化係数算出式を備えるものである。さらに、図１６（ｂ）は、個々の寄生素子モデルが具体的にＬＰＥ情報関連付けプロパティを記述した例を示す。図１６（ａ）および（ｂ）で示されるＬＰＥ情報関連付けプロパティが有する情報において、ＬＰＥセル名情報は回路データとＬＰＥデータを対応付けるものであって、寄生素子のモデル化係数算出式は寄生素子モデルを形成する各寄生素子の値をＬＰＥデータより算出するための換算式である。
【００８７】
以上の通り、本発明の第１０の実施形態によれば、上述の本発明の第７の実施形態に示す効果に加えて、回路データを構成する回路単位の全て若しくは一部を寄生素子モデルに置き換えることで、回路的には等価であって、データ量の少ない回路データを構成することができる。また、データ量が少ない構成であるため以降の遅延シミュレーション用ネットリスト生成するための各処理時間を短くできる。
【００８８】
尚、本実施形態の説明において、基本処理フローが図２に示すとおりであるものとしたが、図２のフローに代えて、図１または図３〜図６のいずれかに基づく処理フローとし、かつその各々の場合で、本実施形態で説明した回路データ８が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容を、プリレイアウトネットリスト１が継承するものとしても、同様の効果が得られる。
【００８９】
あるいは、上記の基本処理フローを、図２に代えて図１、図３、図４、図５および図６に基づく構成処理フローとし、かつその各々の場合で、図９に示した回路データの構成に代えて図１０に示す回路データの構成とし、その回路データ１０が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容を、プリレイアウトネットリスト１が継承した構成であっても、同様の効果が得られる。
【００９０】
但し、図１０において、１００はアドレスデコーダ領域を構成する寄生素子モデル、１０１から１０５まではメモリアレイ領域を構成する寄生素子モデルで、特に１０１、１０３および１０５はビット線を重視した寄生素子モデルであり、一方１０２と１０４はワード線を重視した寄生素子モデルである。１０６は入出力回路領域を構成する寄生素子モデルである。
【００９１】
（実施の形態１１）
図９、図１７（ａ）および（ｂ）を参照し、本発明の第１１の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを説明する。また、本実施形態は、上述の第１０の実施形態に示す処理フローにおける回路データ８が有するＬＰＥ情報関連付けプロパティの内容を変えた構成である。尚、第９図は既に説明済であるため省略する。
【００９２】
まず、図１７（ａ）は、図９で示すような各寄生素子モデルが有するＬＰＥ情報関連付けプロパティの内容を示しており、上述の図１６（ａ）で示した内容に加えて、新たにアクティブノード名と、アクティブノード上のピン名およびアクティブ関連ノード名を備えるものである。さらに、図１７（ｂ）は、個々の寄生素子モデルが具体的にＬＰＥ情報関連付けプロパティを記述した例を示したものであり、アクティブノードとしてネット（ｎｅｔ＿ＷＬ）、アクティブノード上のピンとしてピン（ＷＬ）とピン（ＷＬ＿２）、さらにアクティブ関連ノードとしてネット（ｎｅｔ＿Ｂ）とネット（ｎｅｔ＿ＮＢ）が設定されているとする。
【００９３】
この時、ＬＰＥ情報関連付けプロパティが有する情報を用いて、先の実施の形態にて説明したように遅延モデル化の対象となるＬＰＥデータとモデル化仕様が決定される。次いで、新たに備えられたアクティブノード名およびアクティブノード上のピン名の情報を用いて、ＬＰＥデータをモデル化する際に、アクティブノードに関する寄生素子情報を高精度にモデル化を行うものである。また、この時アクティブ関連ノードを用いて、アクティブノードとの間に存在する寄生素子についても精度を考慮したモデル化ができるものである。この図は、ＬＰＥデータ（ＬＰＥ＿ＣＮＴＣＥＬＬ１）のアクティブノードであるネット（ｎｅｔ＿ＷＬ）に対して、そのノード上のピン（ＷＬ）とピン（ＷＬ＿２）間の配線を重視してモデル化して寄生素子モデル用の係数（Ｒｍ１，Ｒｍ２およびＣＧｍ１，ＣＧｍ２、ＣＧｍ３）を得るように設定していることを示すものであり、同時にネット（ｎｅｔ＿ＷＬ）とアクティブ関連ノードである（ｎｅｔ＿ＷＬＸ）間のカップリング容量についてもその精度を落とさずモデル化して、寄生素子モデル用の係数（ＣＣｍ１〜ＣＣｍ３）を得るように設定されているものである。
【００９４】
以上の通り、本発明の第１１の実施形態によれば、上述の第１０の実施形態に示す効果に加えて、回路データを構成する回路単位の全て若しくは一部を寄生素子モデルに置き換えてなる構成においても、実際の遅延シミュレーションにおけるアクセスパスを考慮することで、精度の必要なノードに応じたモデル化処理をセル単位で行うことが可能となる。ここで、ＬＰＥ情報関連付けプロパティが有する情報うち、モデル化タイプ情報が存在しない場合でも、少なくともアクティブノード情報よりモデル化が可能である。
【００９５】
尚、本実施形態の説明において、基本処理フローが図２に示すとおりであるものとしたが、図２のフローに代えて、図１または図３〜図６のいずれかに基づく処理フローとし、かつその各々の場合で、本実施形態で説明した回路データ８が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容を、プリレイアウトネットリスト１が継承するものとしても、同様の効果が得られる。
【００９６】
あるいは、上記の基本処理フローを、図２に代えて図１、図３、図４、図５および図６に基づく構成処理フローとし、かつその各々の場合で、図９に示した回路データの構成に代えて図１０に示す回路データの構成とし、その回路データ１０が有するＬＰＥ情報関連付けプロパティの持たせ方およびその内容を、プリレイアウトネットリスト１が継承した構成であっても、同様の効果が得られる。
【００９７】
（実施の形態１２）
図１８および図１９（ａ）〜（ｄ）を参照し、本発明の第１２の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを説明する。まず、図１８は先に説明した図１に示す構成に基づくもので、遅延モデル生成手段４を実現する回路構成を示すものである。同図において、４１はＬＰＥ寄生素子マージ処理部、４２はＬＰＥ寄生素子マージ結果ファイル、４３はモデル用変数算出処理部、４４は遅延モデル生成手段、４５はモデル化タイプ情報、４６はモデル化係数算出式である。
【００９８】
一方、図１９（ａ）に示す１７１は、ＬＰＥネットリストが有する情報の一例であり、図１９（ｂ）に示す１７２は、ＬＰＥ寄生素子マージ結果ファイルが有する情報の一例であり、図１９（ｃ）に示す１７３は、モデル化係数算出式が有する情報の一例であり、図１９（ｄ）に示す１７４は、モデル化タイプ情報が有する情報の一例である。
【００９９】
次に、本実施形態における処理フローについて説明するが、構成要素として、ＬＰＥ情報関連付けファイル２が、図１１（ａ）および（ｂ）に示す情報を少なくとも有しているものとする。なお、本実施形態では、第１の実施形態において言及されていない部分、すなわち遅延モデル生成手段４の処理フローに特化して説明する。
【０１００】
まず、ＬＰＥ寄生素子マージ処理部４１は、プリレイアウトネットリスト１と、ＬＰＥ情報関連付けプロパティ２およびＬＰＥネットリスト３（図１９（ａ）の１７１）を入力し、ＬＰＥ寄生素子マージ結果ファイル４２（図１９（ｂ）の１７２）を生成する。まず、ＬＰＥ寄生素子マージ処理部４１は、ＬＰＥ情報関連付けプロパティ２が有するＬＰＥデータ名情報より、対応するＬＰＥネットリスト３（図１９（ａ）の１７１）を選択し、同様にモデル化タイプ名情報より、対応するモデル化タイプ情報４５（図１９（ｄ）の１７４）を得る。この時、モデル化タイプ情報４５（図１９（ｄ）の１７４）とモデル化係数算出式４６（図１９（ｃ）の１７３）は遅延モデル化情報格納手段４４によって対応付けられているものとする。このようにセル単位で処理を行うための情報を得たＬＰＥ寄生素子マージ処理部４１は、セル単位毎にＬＰＥ寄生素子マージ結果ファイル４２（図１９（ｂ）の１７２）を生成することができる。
【０１０１】
次に、モデル用変数算出処理部４３は、ＬＰＥ寄生素子マージ結果ファイル４２（図１９（ｂ）の１７２）と、モデル化係数算出式４５より、セル毎に遅延モデルファイル５を生成する。
【０１０２】
以上の通り、本発明の第１２の実施形態で示すような遅延モデル生成手段４を構成することによって、最小回路単位セルにＬＰＥ情報関連付けプロパティを備えてなるプリレイアウトネットリストを対象として、確実に遅延モデルの生成を行うことが可能となる。
【０１０３】
尚、本実施形態の説明において、遅延モデル生成手段の基本処理フローが図１に示すとおりであるものとしたが、図１のフローに代えて、図２〜図６のいずれかに基づく処理フローとしても同様の効果が得られる。
【０１０４】
また、上記の基本処理フローを、図１に代えて図２〜図６のいずれかに基づく基本処理フローとし、かつその各々の場合で、ＬＰＥ情報関連付けファイル２が図１２（ａ）および（ｂ）のいずれに示す情報を有していた場合、および図１３（ａ）および（ｂ）のいずれに示す情報を有していた場合においても、同様の効果が得られるものである。
【０１０５】
（実施の形態１３）
図２０を参照し、本発明の第１３の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを説明する。本実施の形態は、上述の第１０の実施形態に係わる遅延シミュレーション用ネットリスト生成システムにおいて、遅延モデル生成手段４を実現する回路構成である。
【０１０６】
なお、本実施形態では、第１０の実施形態において言及されていない部分、すなわち遅延モデル生成手段４の処理フローに特化して説明する。但し、プリレイアウトネットリスト１を構成し、かつＬＰＥ情報関連付けプロパティを有する単位のうち、最小回路からなるセルを単位としたモデル化処理については、実施の形態１２にて説明済みであるため省略し、ＬＰＥ寄生素子単位のモデル化に特化して遅延モデル生成手段のフローを説明する。
【０１０７】
図２０は、プリレイアウトネットリスト１を構成する寄生素子モデルに対する遅延モデル化処理のために必要となる遅延モデル生成手段の構成を示したものであり、先に説明した図１８の構成要素のうち、モデル化係数算出式４５およびモデル化タイプ情報４６を含むモデル化情報格納手段４４を省いて構成されるものである。
【０１０８】
次に、本実施形態における処理フローについて説明する。まず、ＬＰＥ寄生素子マージ処理部４１は、プリレイアウトネットリスト１と、ＬＰＥ情報関連付けプロパティ２およびＬＰＥネットリスト３を入力し、ＬＰＥ寄生素子マージ結果ファイル４２を生成する。この時、ＬＰＥ情報関連付けプロパティ２は、先の実施の形態にて説明した図１６（ａ）および（ｂ）に示した情報を有しているものとする。つまり、本実施形態においてプリレイアウトネットリスト１を構成するＬＰＥ寄生素子単位は、実施の形態１２において図１８に示されているモデル化情報格納手段４４が有している情報を自ら有していることになる。
【０１０９】
まず、ＬＰＥ寄生素子マージ処理部４１は、ＬＰＥ情報関連付けプロパティ２が有するＬＰＥデータ名情報より、対応するＬＰＥネットリスト１７１を選択する。そして、プリレイアウトネットリスト１を構成する各ＬＰＥ寄生素子単位が有するモデル化タイプ情報と対応付けて、ＬＰＥ寄生素子マージ結果ファイルを生成する。そして、モデル用変数算出処理部４３は、ＬＰＥ寄生素子マージ結果ファイル４２とＬＰＥ情報関連付けプロパティ２が有するモデル化係数算出式より、セル毎に遅延モデルファイル５を生成する。
【０１１０】
以上の通り、本実施形態で示すような遅延モデル生成手段４を構成することによって、プリレイアウトネットリスト１を構成する各ＬＰＥ寄生素子モデルが自ら有するモデル化情報と、ＬＰＥ情報関連付けプロパティ２の情報を対応付けることができて、確実に遅延モデルの生成を行うことが可能となる。
【０１１１】
尚、本実施形態の説明において、遅延モデル生成手段の基本処理フローが図１に示すとおりであるものとしたが、図１のフローに代えて、図２〜図６のいずれかに基づく処理フローとしても同様の効果が得られる。
【０１１２】
また、上記の基本処理フローを、図１に代えて図２〜図６のいずれかに基づく基本処理フローとし、かつその各々の場合で、ＬＰＥ情報関連付けファイル２が図１７（ａ）および（ｂ）のいずれに示す情報を有していた場合においても、同様の効果が得られるものである。
【０１１３】
（実施の形態１４）
図２１を参照して、本発明の第１４の実施形態に係わる遅延シミュレーション用ネットリスト生成システムについて説明する。また、本実施形態は上述の第１の実施形態に示す処理フローを前提に、遅延モデルファイル５が有する内容の具体例を示すものである。図２１は、プリレイアウトネットリスト１を構成する遅延モデルに対応したＬＰＥデータが、実際のレイアウトデータ上でインスタンス１９０〜１９３として配置されている様子を概念的に示したものである。インスタンス１９０のＢピンのノードとインスタンス１９１のＮＢピンのノード間に寄生容量Ｃｂが、インスタンス１９０のＮＢピンのノードとインスタンス１９３のＢピンのノード間に寄生容量Ｃｎｂが、さらにインスタンス１９０のＷＬ１ピンのノードとインスタンス１９２のＷＬ２ピンのノード間に寄生容量Ｃｗが存在するとした場合を例に示している。
【０１１４】
このように、実際のレイアウトデータを構成するセル間に存在する寄生情報を遅延モデルに反映させることで、遅延シミュレーション用ネットリストの精度を高め、高精度な遅延シミュレーションを行うことが可能となる。
【０１１５】
尚、本実施形態の説明において、遅延モデル生成手段の基本処理フローが図１に示すとおりであるものとしたが、図１のフローに代えて、図２〜図６のいずれかに基づく処理フローとしても同様の効果が得られる。
【０１１６】
（実施の形態１５）
図２２（ａ）および（ｂ）を参照し、本発明の第１５の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを説明する。本実施形態では、先に説明した第１４の実施形態の遅延モデルにおける、インスタンス１９０のＢピンのノードとインスタンス１９１のＮＢピンのノードとの間に存在する寄生容量Ｃｂの値を、図２２（ａ）にその一例を示すように、各々のセルの配置情報に対応付けてモデル化した情報として持つ。図２２（ａ）では、例えば、回転・反転せずに配置されたインスタンス１９０のピンＢのノードと、同じく回転・反転せずに配置されたインスタンス１９１のピンＮＢのノードとの間に、１．０ｆＦの寄生容量が存在していることを示す。尚、図２２（ａ）における配置向きは、先に説明した図１３（ｃ）のＬＰＥセル配置向き情報制御テーブルの定義に従うものとする。遅延モデルがアレイ状に複数個配置された構成を含むシミュレーション用ネットリストにおいて、遅延モデルファイルがその遅延モデルに対応するＬＰＥデータが、隣接するＬＰＥデータとの間に存在する寄生素子情報を、ＬＰＥデータの配置情報と対応付ける。
【０１１７】
以上の通り、本実施形態では、上述した内容の遅延モデルファイルを用いることにより、遅延モデルがアレイ状に複数個配置された構成を含むシミュレーションミュレーション用ネットリストにおいて、セル間に存在する寄生情報を予め配置情報と関連付けたテーブルを備えてモデル化し、シミュレーション用ネットリストを得ることが可能である。これによって、実際のレイアウトデータを構成するセル間に存在する寄生情報をお互いのセル配置向きを考慮しながら遅延モデルに反映させることができるため、高精度な遅延シミュレーションを行うことが可能である。
【０１１８】
尚、本実施形態の説明において、遅延モデル生成手段の基本処理フローが図１に示すとおりであるものとしたが、図１のフローに代えて、図２〜図６のいずれかに基づく処理フローとしても同様の効果が得られる。
【０１１９】
（実施の形態１６）
図２３を参照し、本発明の第１６の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを説明する。また、本実施形態は、上述の第１の実施形態に示す処理フローを前提に、遅延モデルファイル５が有する内容の具体例を示すものである。図２３において、Ｒｖｄｄ１〜Ｒｖｄｄ４は遅延モデル内の電源線の寄生情報、Ｒｖｓｓ１〜Ｒｖｓｓ４は遅延モデル内の接地線の寄生情報を示している。
【０１２０】
以上の通り、本実施形態では、図２３に示すような内容の遅延モデルファイルを用いて、電源線及び接地線の寄生素子情報も含めてモデル化することによって、電圧効果等の影響を考慮したシミュレーションを行うことが出来る。また、電源線及び接地線の寄生素子情報をモデル化する際、セルレベルで行うため、データ量を抑えた遅延シミュレーション用ネットリストを生成することができる。
【０１２１】
尚、本実施形態の説明において、遅延モデル生成手段の基本処理フローが図１に示すとおりであるものとしたが、図１のフローに代えて、図２〜図６のいずれかに基づく処理フローとしても同様の効果が得られる。
【０１２２】
（実施の形態１７）
図２４を参照し、本発明の第１７の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを説明する。また、本実施形態は、先に説明した第１６の実施形態の遅延モデルを並べて成る遅延モデルのシミュレーション用ネットリストを生成するものである。図２４は、ブロックの電源線の入力点（ＶＤＤｉｎ）から一番端にあるセルの電源線の入力点（ＶＤＤｎ）および一番端にあるセル内部のＭＯＳトランジスタのソース端までの電圧効果を、遅延シミュレーションにより確認しようとした場合を模式的に示す図である。
【０１２３】
従来、例えば電圧効果をシミュレーションにて確認するためには電源線に関する膨大な量の寄生情報をシミュレーション用ネットリストに持たせる必要があるため、シミュレーション時間が多くかかってしまうという問題があった。もしくは、ＬＰＥデータの抽出自体が出来ない場合があった。しかし、本実施形態では、図２４に示す通り、繰り返しセル内部で電源線のモデル化を行うことで、アレイ状に同一セルが並ぶような場合では、そのレイアウト構成的な利点を生かし、比較的データ量の小さいままで電源線および接地線の寄生情報をモデル化して成るシミュレーション用ネットリストを生成することが出来る。
【０１２４】
以上の通り、本発明の第１７の実施の形態で示す遅延モデルファイルの内容によれば、電源線及び接地線の寄生素子情報も含めてモデル化することによって、そのモデルを並べてなるシミュレーション用ネットリストは、データ量が少なく、かつ電源線および接地線の寄生情報を考慮した高精度な遅延シミュレーションを行うことが出来る。
【０１２５】
尚、本実施形態の説明において、遅延モデル生成手段の基本処理フローが図１に示すとおりであるものとしたが、図１のフローに代えて、図２〜図６のいずれかに基づく処理フローとしても同様の効果が得られる。
【０１２６】
【発明の効果】
上述のように、本発明によれば、プリレイアウトネットリストを構成する任意に設定した基本回路単位毎にＬＰＥネットリストを遅延モデル化することにより、基本回路単位毎に必要な精度を考慮しながら、遅延モデル化を行うことが出来るため、必要な精度を保ちつつ、データ量の少ない遅延シミュレーション用ネットリストが生成できる。これにより、大規模な回路においてもブロック全体での遅延シミュレーションが可能であって、また、従来手法にくらべて、高速なシミュレーションの実行が可能となるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図２】本発明の第２の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図３】本発明の第３の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図４】本発明の第４の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図５】本発明の第５の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図６】本発明の第６の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図７】本発明の第７〜第９の実施形態に係わる遅延シミュレーション用ネットリスト生成システムで用いられる回路データの一例である。
【図８】本発明の第７〜第９の実施形態に係わる遅延シミュレーション用ネットリスト生成システムで用いられる回路データの他の例である。
【図９】本発明の第１０および第１１の実施形態に係わる遅延シミュレーション用ネットリスト生成システムで用いられる回路データの一例である。
【図１０】本発明の第１０および第１１の実施形態に係わる遅延シミュレーション用ネットリスト生成システムで用いられる回路データの他の例である。
【図１１】（ａ）、（ｂ）は、本発明の第７の実施形態に係わるＬＰＥ情報関連付けプロパティの例である。
【図１２】（ａ）、（ｂ）は、本発明の第８の実施形態に係わるＬＰＥ情報関連付けプロパティの例である。
【図１３】（ａ）、（ｂ）は、本発明の第９の実施形態に係わるＬＰＥ情報関連付けプロパティの例、（ｃ）は、ＬＰＥセル配置向き制御情報テーブルの例である。
【図１４】（ａ）および（ｂ）は、ＬＰＥデータが反転若しくは回転した配置を採る場合の例を示す説明図である。
【図１５】（ａ）および（ｂ）は、ＬＰＥデータが反転若しくは回転した配置を採る場合の例を示す説明図である。
【図１６】（ａ）および（ｂ）は、本発明の第１０の実施形態におけるＬＰＥ情報関連付けプロパティの内容例を示す説明図である。
【図１７】（ａ）および（ｂ）は、本発明の第１１の実施形態におけるＬＰＥ情報関連付けプロパティの内容例を示す説明図である。
【図１８】本発明の第１２の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図１９】（ａ）〜（ｄ）は、第１２の実施形態におけるＬＰＥネットリスト、ＬＰＥ寄生素子マージ結果ファイル、モデル化係数算出式情報、モデル化タイプ情報の例をそれぞれ示す説明図である。
【図２０】本発明の第１３の実施形態に係わる遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図２１】本発明の第１４の実施形態に係わる遅延シミュレーション用ネットリスト生成システムにおける遅延モデルファイルの持つ内容を示す図である。
【図２２】（ａ）および（ｂ）は、本発明の第１５の実施形態に係わる遅延シミュレーション用ネットリスト生成システムにおける遅延モデルファイルの持つ内容を示す図である。
【図２３】本発明の第１６の実施形態に係わる遅延シミュレーション用ネットリスト生成システムにおける遅延モデルファイルの持つ内容を示す図である。
【図２４】本発明の第１７の実施形態に係わる遅延シミュレーション用ネットリスト生成システムにおける遅延モデルファイルの持つ内容を示す図である。
【符合の説明】
１　　　　　　　　プリレイアウトネットリスト
２　　　　　　　　ＬＰＥ情報関連付けプロパティ
３　　　　　　　　ＬＰＥネットリスト
４　　　　　　　　遅延モデル生成手段
５　　　　　　　　遅延モデルファイル
６　　　　　　　　遅延シミュレーション用ネットリスト生成手段
７　　　　　　　　遅延シミュレーション用ネットリスト
８　　　　　　　　回路データ
９　　　　　　　　レイアウトデータ
１０　　　　　　　　　　　　ＬＰＥ制御手段
１１　　　　　　　　　　　　構成パラメータファイル
４１　　　　　　　　　　　　ＬＰＥ寄生素子マージ処理部、
４２　　　　　　　　　　　　ＬＰＥ寄生素子マージ結果ファイル
４３　　　　　　　　　　　　モデル用変数算出処理部
４４　　　　　　　　　　　　遅延モデル生成手段
４５　　　　　　　　　　　　モデル化タイプ情報
４６　　　　　　　　　　　　モデル化係数算出式
７０　　　　　　　　　　　　制御回路領域
７１　　　　　　　　　　　　アドレスデコーダ領域
７２　　　　　　　　　　　　メモリアレイ領域
７３　　　　　　　　　　　　入出力回路領域
８０　　　　　　　　　　　　回路構成上削除されたメモリアレイ領域
９０　　　　　　　　　　　　アドレスデコーダ領域の寄生素子モデル
９１、９２　　　　　　メモリアレイ領域のワード線重視の寄生素子モデル
９３、９４　　　　　　メモリアレイ領域のビット線重視の寄生素子モデル
９５　　　　　　　　　　　　入出力回路領域の寄生素子モデル
１００　　　　アドレスデコーダ領域の寄生素子モデル
１０１、１０３、１０５　メモリアレイ領域のビット線重視の寄生素子モデル１０２、１０４　　　　　メモリアレイ領域のワード線重視の寄生素子モデル
１０６　　　　　　　　　入出力回路領域を構成する寄生素子モデル
１７１　　　　　　　　　ＬＰＥネットリストの有する情報
１７２　　　　　　　　　　ＬＰＥ寄生素子マージ結果ファイルの情報
１７３　　　　　　　　　モデル化係数算出式が有する情報
１７４　　　　　　　　　　モデル化タイプ情報が有する情報
１９０〜１９３　　　　　ＬＰＥデータからなるインスタンス
【図１】
2004094402.tif 000003
【図２】
2004094402.tif 000004
【図３】
2004094402.tif 000005
【図４】
2004094402.tif 000006
【図５】
2004094402.tif 000007
【図６】
2004094402.tif 000008
【図７】
2004094402.tif 000009
【図８】
2004094402.tif 000010
【図９】
2004094402.tif 000011
【図１０】
2004094402.tif 000012
【図１１】
2004094402.tif 000013
【図１２】
2004094402.tif 000014
【図１３】
2004094402.tif 000015
【図１４】
2004094402.tif 000016
【図１５】
2004094402.tif 000017
【図１６】
2004094402.tif 000018
【図１７】
2004094402.tif 000019
【図１８】
2004094402.tif 000020
【図１９】
2004094402.tif 000021
【図２０】
2004094402.tif 000022
【図２１】
2004094402.tif 000023
【図２２】
2004094402.tif 000024
【図２３】
2004094402.tif 000025
【図２４】
2004094402.tif 000026