(57)【要約】【課題】従来の技術による諸問題を解決するため、フリッカーを低減して液晶表示パネルの各ピクセルにほぼ同じであるフィードスルー電圧を持たせる液晶表示パネルを提供する。【解決手段】液晶表示パネルは上基板と、下基板と、上下両基板の間に設けられる複数のピクセルとを含む。各ピクセルはそれぞれほぼ同じフィードスルー電圧を得て液晶表示パネルのフリッカーを低減するため、少なくとも一つの補償コンデンサーを具える。【選択図】　図５
2004078194.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルであって、該液晶表示パネルは上基板と、下基板と、上基板と下基板との間に設けられる複数のピクセルとを含み、そのうち各ピクセルがそれぞれほぼ同じフィードスルー電圧を得るため、少なくとも一つの補償コンデンサーを含むことを特徴とする液晶表示パネル。
【請求項２】
前記液晶表示パネルは更に第一スキャンラインと、第二スキャンラインと、スキャンライン駆動回路とを含み、各ピクセルは第一スキャンラインと第二スキャンラインとの間にあり、第一スキャンラインと第二スキャンラインはスキャンライン駆動回路から信号を受け入れるため、それぞれ第一入力端を具えることを特徴とする請求項１記載の液晶表示パネル。
【請求項３】
前記各補償コンデンサーの容量値が第一スキャンラインの第一入力端と各補償コンデンサーとの距離に従って増加することを特徴とする請求項２記載の液晶表示パネル。
【請求項４】
前記各ピクセルは、液晶セルと薄膜トランジスターを含み、該液晶セルは、共通電極と、対応する各補償コンデンサーと接続されるピクセル電極と、ピクセル電極と共通電極との間に設けられる液晶分子層とを含み、該薄膜トランジスターは、第一スキャンラインと電気的に接続されるゲート電極と、対応する第一データラインと電気的に接続されるドレイン電極と、対応する各ピクセル電極と電気的に接続されるソース電極とを含むことを特徴とする請求項３記載の液晶表示パネル。
【請求項５】
前記各補償コンデンサーはそれぞれ、各ピクセル電極と第一スキャンラインと重なり合う第一オーバーラップ領域からなることを特徴とする請求項４記載の液晶表示パネル。
【請求項６】
前記第一オーバーラップ領域の面積は、第一スキャンラインの第一入力端と、各第一オーバーラップ領域と対応するピクセルとの間の距離に従って増加することを特徴とする請求項５記載の液晶表示パネル。
【請求項７】
前記補償コンデンサーは各ゲート電極と、各ゲート電極が対応するソース電極が重なり合う第二オーバーラップ領域からなることを特徴とする請求項４記載の液晶表示パネル。
【請求項８】
前記第二オーバーラップ領域の面積は、第一スキャンラインの第一入力端と、各第二オーバーラップ領域と対応するピクセルとの間の距離に従って増加することを特徴とする請求項７記載の液晶表示パネル。
【請求項９】
前記各ピクセルは更に保存コンデンサーを具え、各保存コンデンサーの容量値は第二スキャンラインの第一入力端と各保存コンデンサーとの間の距離の増加によって減少することを特徴とする請求項７記載の液晶表示パネル。
【請求項１０】
前記液晶表示パネルは更に第二データラインとデータライン駆動回路とを含み、各ピクセルは第二データラインと接続され、第二データラインはデータライン駆動回路から信号を受け入れるため、それぞれ第二入力端を具えることを特徴とする請求項１記載の液晶表示パネル。
【請求項１１】
前記各保存コンデンサーの容量値は第二入力端と各補償コンデンサーとの間の距離に従って増加することを特徴とする請求項１０記載の液晶表示パネル。
【請求項１２】
前記各ピクセルは第三スキャンラインと第四スキャンラインとの間にあり、各ピクセルは液晶セルと薄膜トランジスターを含み、該液晶セルは、共通電極と、対応する各補償コンデンサーと接続されるピクセル電極と、ピクセル電極と共通電極との間に設けられる液晶分子層とを含み、該薄膜トランジスターは、第三スキャンラインと電気的に接続されるゲート電極と、対応する第二データラインと電気的に接続されるドレイン電極と、対応する各ピクセル電極と電気的に接続されるソース電極とを含むことを特徴とする請求項１１記載の液晶表示パネル。
【請求項１３】
前記各補償コンデンサーはそれぞれ、各ピクセル電極と対応する第三スキャンラインと重なり合う第一オーバーラップ領域からなることを特徴とする請求項１２記載の液晶表示パネル。
【請求項１４】
前記第一オーバーラップ領域の面積は、第二入力端と、各第一オーバーラップ領域と対応するピクセルとの間の距離に従って増加することを特徴とする請求項１３記載の液晶表示パネル。
【請求項１５】
前記各補償コンデンサーは各ゲート電極と、各ゲート電極が対応するソース電極が重なり合う第二オーバーラップ領域からなることを特徴とする請求項１２記載の液晶表示パネル。
【請求項１６】
前記第二オーバーラップ領域の面積は、第二入力端と、各第二オーバーラップ領域と対応するピクセルとの間の距離に従って増加することを特徴とする請求項１５記載の液晶表示パネル。
【請求項１７】
前記各ピクセルは更に保存コンデンサーを具え、各保存コンデンサーの容量値は第二入力端と各保存コンデンサーとの間の距離の増加によって減少することを特徴とする請求項１２記載の液晶表示パネル。
【請求項１８】
液晶表示パネルであって、該液晶表示パネルは、複数のスキャンラインと、複数のデータラインと、複数のピクセルとを含み、各ピクセルは、ピクセル電極と、薄膜トランジスターとを含み、各薄膜トランジスターは対応するスキャンラインと接続されるゲート電極と、対応するデータラインと接続されるドレイン電極と、ピクセル電極と接続されるソース電極とを含み、そのうち該ピクセル電極と対応するスキャンラインが重なって第一オーバーラップ領域を形成し、各第一オーバーラップ領域の面積は第一方向に沿って増加することを特徴とする液晶表示パネル。
【請求項１９】
前記第一オーバーラップ領域は、各ピクセルがそれぞれほぼ同じフィードスルー電圧を得て液晶表示パネルのフリッカーを低減するための補償コンデンサーを形成することを特徴とする請求項１８記載の液晶表示パネル。
【請求項２０】
前記各ピクセル電極はそれぞれ第一延伸部分を具え、各第一延伸部分は対応するスキャンラインの上に重なり合って第一オーバーラップ領域を形成することを特徴とする請求項１８記載の液晶表示パネル。
【請求項２１】
前記各ピクセル電極は対応するスキャンラインの第二延伸部分と重なって第一オーバーラップ領域を形成することを特徴とする請求項１８記載の液晶表示パネル。
【請求項２２】
前記各ピクセル電極の上方に突起部が設けられ、各突起部は第二延伸部分の上にあって液晶分子の方向を調整することを特徴とする請求項２１記載の液晶表示パネル。
【請求項２３】
前記液晶表示パネルは更にスキャンライン駆動回路とデータライン駆動回路とを含み、そのうちスキャンライン駆動回路は各スキャンラインの第一入力端を通して信号を各スキャンラインに入力し、データライン駆動回路は各データラインの第二入力端を通して信号を各データラインに入力することを特徴とする請求項１８記載の液晶表示パネル。
【請求項２４】
前記第一方向は各スキャンラインと平行であり、各第一オーバーラップ領域の面積は各第一オーバーラップ領域と、各第一オーバーラップ領域と対応するスキャンラインの第一入力端との間の距離に従って増加することを特徴とする請求項２３記載の液晶表示パネル。
【請求項２５】
前記第一方向は各スキャンラインと平行であり、各第一オーバーラップ領域の面積は各第一オーバーラップ領域と、各第一オーバーラップ領域と対応するスキャンラインの第二入力端との間の距離に従って増加することを特徴とする請求項２３記載の液晶表示パネル。
【請求項２６】
前記各ゲート電極がそれと対応する各ソース電極と重なって第二オーバーラップ領域を形成することを特徴とする請求項２３記載の液晶表示パネル。
【請求項２７】
前記第二オーバーラップ領域は、各ピクセルがそれぞれほぼ同じフィードスルー電圧を得て液晶表示パネルのフリッカーを低減するための補償コンデンサーを形成することを特徴とする請求項２６記載の液晶表示パネル。
【請求項２８】
前記第二オーバーラップ領域の面積は、各第二オーバーラップ領域と、各第二オーバーラップ領域と対応するデータラインの第一入力端との間の距離に従って増加することを特徴とする請求項２７記載の液晶表示パネル。
【請求項２９】
前記第二オーバーラップ領域の面積は、各第二オーバーラップ領域と、各第二オーバーラップ領域と対応するデータラインの第二入力端との間の距離に従って増加することを特徴とする請求項２７記載の液晶表示パネル。
【請求項３０】
液晶表示パネルであって、該液晶表示パネルは、スキャンライン駆動回路と、スキャンライン駆動回路と電気的に接続される少なくとも一本のスキャンラインと、スキャンラインと重なって第一オーバーラップ領域を形成する第一ピクセル電極を有する少なくとも一つの第一ピクセルを具え、スキャンラインにおける第一区間と、スキャンラインと重なって第二オーバーラップ領域を形成する第二ピクセル電極を有する少なくとも一つの第二ピクセルを具え、スキャンラインにおける第二区間とを含み、そのうち第一区間はスキャンライン駆動回路と第二区間との間にあり、第二オーバーラップ領域の面積が第一オーバーラップ領域の面積を上回ることを特徴とする液晶表示パネル。
【請求項３１】
前記第一ピクセルは更に第一薄膜トランジスターを具え、第一薄膜トランジスターはスキャンラインと電気的に接続される第一ゲート電極と、第一データラインと電気的に接続される第一ドレイン電極と、第一ピクセル電極と電気的に接続される第一ソース電極とを含み、そのうち第一ゲート電極と第一ソース電極が重なり合って第三オーバーラップ領域を形成することを特徴とする請求項３０記載の液晶表示パネル。
【請求項３２】
前記第二ピクセルは更に第二薄膜トランジスターを具え、第二薄膜トランジスターはスキャンラインと電気的に接続される第二ゲート電極と、第二データラインと電気的に接続される第二ドレイン電極と、第二ピクセル電極と電気的に接続される第二ソース電極とを含み、そのうち第二ゲート電極と第二ソース電極が重なり合って第四オーバーラップ領域を形成することを特徴とする請求項３０記載の液晶表示パネル。
【請求項３３】
前記第四オーバーラップ領域の面積が第三オーバーラップ領域の面積を上回ることを特徴とする請求項３２記載の液晶表示パネル。
【請求項３４】
液晶表示パネルであって、該液晶表示パネルは、データライン駆動回路と、データライン駆動回路と電気的に接続される少なくとも一本のデータラインと、第一スキャンラインと電気的に接続される第一ゲート電極と、データラインと電気的に接続される第一ドレイン電極と、第一ピクセル電極と電気的に接続される第一ソース電極とを含み、そのうち第一ピクセル電極と第一スキャンラインが重なり合って第一オーバーラップ領域を形成する少なくとも一つの第一薄膜トランジスターを具え、データラインにおける第一区間と、第二スキャンラインと電気的に接続される第一ゲート電極と、データラインと電気的に接続される第二ドレイン電極と、第二ピクセル電極と電気的に接続される第一ソース電極とを含み、そのうち第二ピクセル電極と第二スキャンラインが重なり合って第二オーバーラップ領域を形成する少なくとも一つの第二薄膜トランジスターを具え、データラインにおける第二区間とを含み、そのうち第一区間はスキャンライン駆動回路と第二区間との間にあり、第二オーバーラップ領域の面積が第一オーバーラップ領域の面積を上回ることを特徴とする液晶表示パネル。
【請求項３５】
前記第一ゲート電極と第一ソース電極が重なって第三オーバーラップ領域を形成し、第二ゲート電極と第二ソース電極が重なって第四オーバーラップ領域を形成し、そのうち第四オーバーラップ領域の面積が第三オーバーラップ領域の面積を上回ることを特徴とする請求項３４記載の液晶表示パネル。
【請求項３６】
前記第一区間は複数の第一薄膜トランジスターを含み、各第一オーバーラップ領域の面積は、データ駆動回路と、各第一オーバーラップ領域が対応する各第一ピクセルとの間の距離に従って増加することを特徴とする請求項３４記載の液晶表示パネル。
【請求項３７】
前記第二区間は複数の第二薄膜トランジスターを含み、各第二オーバーラップ領域の面積は、データ駆動回路と、各第二オーバーラップ領域が対応する各第二ピクセルとの間の距離に従って増加することを特徴とする請求項３４記載の液晶表示パネル。
【請求項３８】
液晶表示パネルであって、該液晶表示パネルは、スキャンライン駆動回路からのスキャン信号を伝送する複数のスキャンラインと、データライン駆動回路からの映像信号を伝送する複数のデータラインと、複数のピクセルとを含み、各ピクセルは、液晶コンデンサーと、対応するスキャンラインと、対応するデータラインと、液晶コンデンサーとの間に電気的に接続される薄膜トランジスターと、液晶コンデンサーと、薄膜トランジスターが電気的に接続されるスキャンラインとの間に電気的に接続され、各ピクセルにほぼ同じフィードスルー電圧を与えるための補償コンデンサーとを含むことを特徴とする液晶表示パネル。
【請求項３９】
前記各補償コンデンサーの容量値は各補償コンデンサーが対応するピクセルとスキャンライン駆動回路との間の距離に従って増加することを特徴とする請求項３８記載の液晶表示パネル。
【請求項４０】
前記各補償コンデンサーの容量値は各補償コンデンサーが対応するピクセルとデータライン駆動回路との間の距離に従って増加することを特徴とする請求項３８記載の液晶表示パネル。
【請求項４１】
前記液晶表示パネルは更に液晶コンデンサーと電気的に接続される保存コンデンサーを具えることを特徴とする請求項３８記載の液晶表示パネル。
【請求項４２】
前記各補償コンデンサーの容量値は各保存コンデンサーとスキャンライン駆動回路との間の距離の増加によって減少することを特徴とする請求項４１記載の液晶表示パネル。
【請求項４３】
前記各補償コンデンサーの容量値は各保存コンデンサーとデータライン駆動回路との間の距離の増加によって減少することを特徴とする請求項４１記載の液晶表示パネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は液晶表示パネルに関し、特にフリッカーを低減する液晶表示パネルに関する。
【０００２】
【従来の技術】
薄膜トランジスター液晶表示パネルはマトリックス配列の薄膜トランジスターとその他の電子デバイスを利用して液晶ピクセルを駆動し、多彩な映像を表示する。薄膜トランジスターは軽量化、低電力消費、低輻射などの特性をもち、ノートブック型コンピューター、パーソナルデジタルアシスタント（ＰＤＡ）などの携帯型情報製品に幅広く応用され、デスクトップ型コンピューターのブラウン管モニターに取って代わりつつある。
【０００３】
図１と図２を参照されたい。図１は従来の薄膜トランジスター液晶表示パネルを表わす説明図であり、図２は薄膜トランジスター液晶表示パネルにある単一ピクセルの等価回路図である。図１によると、液晶表示パネル１０は下基板１２を具え、下基板１２はピクセルアレイ領域１４と、スキャンライン駆動回路領域１６と、データライン駆動回路領域１８とを含む。ピクセルアレイ領域１４は複数のスキャンライン（図示に示されていない）と複数のデータライン（図示に示されていない）を含み、各スキャンラインと各データラインは図１におけるピクセルＡ〜ＣかピクセルＢ’〜Ｃ’など複数のピクセルを定める。そのうちピクセルＡ〜Ｃは同じスキャンラインと電気的に接続され、ピクセルＡ、Ｂ’、Ｃ’は同じデータラインと電気的に接続される。
【０００４】
図１によれば、スキャンライン駆動回路領域１６は複数のドライバー集積回路チップ（例えばチップ１６ａ〜１６ｃ）と、複数のバスライン１７を含む、各バスライン１７は各ドライバー集積回路チップを接続する。各ドライバー集積回路チップはチップ・オン・ガラス（ＣＯＧ）法で下基板１２の表面に直接的に製作され、各バスライン１７は下基板１２に直接的に製作される。これはいわゆるワイヤー・オン・アレイ（ＷＯＡ）法である。
【０００５】
図２によれば、ピクセル２０は少なくとも一つの液晶セルＬＣと一つの薄膜トランジスターＴＦＴを含む。液晶セルＬＣはピクセル電極と、共通電極ＣＥと、液晶分子層とからなる。薄膜トランジスターはスキャンラインＧＬ０と接続されるゲート電極と、データラインＤＬ０と接続されるドレイン電極と、液晶セルＬＣと接続されるピクセル電極とを含む。ゲート電極とソース電極は部分的に重なり合うことによって、ゲート電極とソース電極との間に寄生コンデンサーＧＳが形成される。なお、ピクセル２０は液晶セルＬＣとスキャンラインＧＬ１と接続される保存コンデンサーＳＣを具え、保存コンデンサーＳＣは、リーク電流が液晶セルＬＣへの電圧に与える影響を緩和し、液晶セルＬＣに電荷を保存させる。
【０００６】
液晶セルＬＣに印加する電圧は光の透過度と一定の関連を持つため、所要の画面によって液晶セルＬＣに電圧を印加すれば、各ピクセルの光透過度を適切に制御することが可能である。それに適当な光源を合わせて、予定の画面が表示される。液晶セルＬＣに印加する電圧は共通電極ＣＥとピクセル電極との間の電圧である。薄膜トランジスターがオフにされた場合、ピクセル電極は、電源に接続されておらず、寄生コンデンサーを通してスキャンラインと接続されており、その電圧が変化する。よって液晶セルに印加する電圧は本来の設定値からかけ離れる。この電圧の変動量はフィードスルー電圧（ＶＦＤ）と呼ばれ、以下の方程式に表わされる。
【数１】
2004078194.tif 000003
方程式（１）のＣＬＣは液晶セルＬＣの容量、ＣＳＣは保存コンデンサーの容量、ＣＧＳは薄膜トランジスターのゲート電極とソース電極との間の寄生容量、ＶＧはスキャンラインに印加するパルス電圧の振幅をそれぞれ表わす。一般に、共通電極ＣＥの電圧を調整すればＶＦＤの影響を小さくできるが、スキャンライン内の抵抗と容量により、スキャンラインに印加するパルス電圧の立ち下がりエッジが丸く（ｒｏｕｎｄｅｄ）なり、ＶＦＤはピクセルとスキャンラインとの距離の増加とともに小さくなる。言い換えれば、図１におけるピクセルＡ、Ｂ、ＣのＶＦＤ関係は（ＶＦＤ）Ａ＞（ＶＦＤ）Ｂ＞（ＶＦＤ）Ｃになる。そのため、ピクセルのＶＦＤのもたらす影響は共通電極ＣＥの調整によって消去されず、液晶表示パネル１０にはフリッカーが発生する。
【０００７】
なお、スキャンライン駆動回路１６内のバスライン１７は相当の抵抗値を具えるため、パルス電圧がバスライン１７から各ドライバー集積回路チップに入力される場合、各ドライバー集積回路の入力電圧は異なり、ドライバー集積回路チップの出力電圧の波形も異なる。図３によれば、ドライバー集積回路チップ１６ａが出力する電圧（ＶＧＡ）が最も高く、ドライバー集積回路チップ１６ｂが出力する電圧（ＶＧＢ）はその次、ドライバー集積回路チップ１６ｃが出力する電圧（ＶＧＣ）は更に次であり、ＶＦＤはピクセルとデータラインの入力端との距離の増加にともなって小さくなる。言い換えれば、図１におけるピクセルＡ、Ｂ’とＣ’のＶＦＤ関係は（ＶＦＤ）Ａ＞（ＶＦＤ）Ｂ’＞（ＶＦＤ）Ｃ’になり、画面にフリッカーが生じて液晶表示パネルの表示品質は低下する。
【０００８】
【発明が解決しようとする課題】
この発明は前述の問題を解決するため、フリッカーを低減して液晶表示パネルの各ピクセルにほぼ同じＶＦＤを印加できる液晶表示パネルを提供することを課題とする。
【０００９】
【課題を解決するための手段】
この発明による液晶表示パネルは上基板と、下基板と、上下両基板の間に設けられる複数のピクセルとを含む。各ピクセルには、それぞれほぼ同じフィードスルー電圧を得て液晶表示パネルのフリッカーを低減するため、少なくとも一つの補償コンデンサーを具える。
【００１０】
この発明では、各ピクセルに補償コンデンサーをつける。各補償コンデンサーは、各ピクセル電極と、各ピクセル電極が対応するスキャンラインとが重なってなるオーバーラップ領域からなる。更に各補償コンデンサーの容量値を調整することによって各ピクセルのＶＦＤをほぼ一致させ、液晶表示パネルのフリッカーを低減して表示品質を向上させる。
かかる液晶表示パネルの特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。
【００１１】
【発明の実施の形態】
図４を参照されたい。図４は、この発明による液晶表示パネルの等価回路図である。図４によれば、等価回路４０は少なくともピクセルＡ、Ｂ、Ｃを含み、ピクセルＡ、Ｂ、Ｃの位置はそれぞれ図１におけるピクセルＡ、Ｂ、Ｃと対応する。ピクセルＡは液晶セルＬＣと薄膜トランジスターＴＡを含む、液晶セルＬＣはピクセル電極と、共通電極ＣＥと、液晶分子層とからなるため、液晶コンデンサーとされる。薄膜トランジスターＴＡは、スキャンラインＧＬ０と接続されるゲート電極と、データラインＤＬ０と接続されるドレイン電極と、液晶セルＬＣのピクセル電極と接続されるソース電極とを含む。ゲート電極はソース電極と部分的に重なり合うため、ゲート電極とソース電極との間に寄生コンデンサーＧＳＡが発生する。なお、ピクセルＡは更に補償コンデンサーＣ’Ａと保存コンデンサーＳＣＡを含み、補償コンデンサーＣ’Ａは液晶セルＬＣのピクセル電極とスキャンラインＧＬ０とに接続され、保存コンデンサーＳＣＡは液晶セルＬＣのピクセル電極とスキャンラインＧＬ１とに接続される。
【００１２】
同じく、ピクセルＢは液晶セルＬＣと、薄膜トランジスターＴＢと、保存コンデンサーＳＣＢと、補償コンデンサーＣ’Ｂとを含む。薄膜トランジスターＴＢのゲート電極はソース電極と部分的に重なり合って寄生コンデンサーＧＳＢが発生する。ピクセルＣは液晶セルＬＣと、薄膜トランジスターＴＣと、保存コンデンサーＳＣＣと、補償コンデンサーＣ’Ｃとを含む。薄膜トランジスターＴＣのゲート電極はソース電極と部分的に重なり合って寄生コンデンサーＧＳＣが発生する。
【００１３】
図４によれば、各補償コンデンサーＣ’Ａ、Ｃ’ＢとＣ’ＣはそれぞれコンデンサーＧＳＡ、ＧＳＢとＧＳＣと並列接続されるため、方程式（１）は以下の通りに書き替えられる。
【数２】
2004078194.tif 000004
Ｃは補償コンデンサーＣ’の容量を表わす。一般に方程式（１）と方程式（２）において、保存コンデンサーＳＣと液晶セルＬＣの容量は寄生コンデンサーＧＳと補償コンデンサーＣ’の約数十倍である。言い換えれば、ＣＳＣ、ＣＬＣ＞＞ＣＧＳ、Ｃであるため、方程式（２）は以下の通り簡素化される。
【数３】
2004078194.tif 000005
図４と方程式（３）によれば、前述の通りにスキャンラインＧＬ０内の抵抗と容量によって、仮に（ＣＧＳ）Ａ＝（ＣＧＳ）Ｂ＝（ＣＧＳ）Ｃ、（ＣＬＣ）Ａ＝（ＣＬＣ）Ｂ＝（ＣＬＣ）Ｃ、ＣＡ＝ＣＢ＝ＣＣにすれば、ピクセルＡ、Ｂ、ＣのＶＦＤ関係は（ＶＦＤ）Ａ＞（ＶＦＤ）Ｂ＞（ＶＦＤ）Ｃになり、液晶表示パネルにはフリッカーが発生する。液晶表示パネルのフリッカーを低減するため、ピクセルＡ、Ｂ、ＣのＶＦＤをほぼ同じにしなければならない。方程式（３）によれば、各ピクセルの補償コンデンサーＣ’、ゲート電極とソース電極との間の寄生コンデンサーＣＧＳまたは保存コンデンサーＣＳＣを調整することによって各ピクセルのＶＦＤをほぼ同じようにさせる。その調整方法は以下の通りである。
（１）方程式（３）の通りに、ＣＡ＜ＣＢ＜ＣＣ、（ＣＧＳ）Ａ＝（ＣＧＳ）Ｂ＝（ＣＧＳ）Ｃ、（ＣＳＣ）Ａ＝（ＣＳＣ）Ｂ＝（ＣＳＣ）Ｃ、（ＣＬＣ）Ａ＝（ＣＬＣ）Ｂ＝（ＣＬＣ）Ｃである場合、ピクセルＡ、Ｂ、ＣのＶＦＤ関係は（ＶＦＤ）Ａ≒（ＶＦＤ）Ｂ≒（ＶＦＤ）Ｃである。そのため、補償コンデンサーＣ’の容量Ｃを、ピクセルとスキャンラインの入力端との距離に従って増加させれば、各ピクセルのＶＦＤをほぼ同じようにさせることが可能である。
（２）方程式（３）の通りに、（ＣＧＳ）Ａ＜（ＣＧＳ）Ｂ＜（ＣＧＳ）Ｃ、ＣＡ＝ＣＢ＝ＣＣ、（ＣＳＣ）Ａ＝（ＣＳＣ）Ｂ＝（ＣＳＣ）Ｃ、（ＣＬＣ）Ａ＝（ＣＬＣ）Ｂ＝（ＣＬＣ）Ｃである場合は同じく、ピクセルＡ、Ｂ、ＣのＶＦＤ関係は（ＶＦＤ）Ａ≒（ＶＦＤ）Ｂ≒（ＶＦＤ）Ｃである。そのため、寄生コンデンサーＧＳの容量ＣＧＳを、ピクセルとスキャンラインの入力端との距離に従って増加させれば、各ピクセルのＶＦＤをほぼ同じようにさせることが可能である。
（３）方程式（３）の通りに、（ＣＳＣ）Ａ＞（ＣＳＣ）Ｂ＞（ＣＳＣ）Ｃ、ＣＡ＝ＣＢ＝ＣＣ、（ＣＧＳ）Ａ＝（ＣＧＳ）Ｂ＝（ＣＧＳ）Ｃ、（ＣＬＣ）Ａ＝（ＣＬＣ）Ｂ＝（ＣＬＣ）Ｃである場合は同じく、ピクセルＡ、Ｂ、ＣのＶＦＤ関係は（ＶＦＤ）Ａ≒（ＶＦＤ）Ｂ≒（ＶＦＤ）Ｃである。そのため、保存コンデンサーＳＣの容量ＣＳＣを、ピクセルとスキャンラインの入力端との距離に従って増加させれば、各ピクセルのＶＦＤをほぼ同じようにさせることが可能である。
【００１４】
注意すべき点は、前述の方法（１）、方法（２）と方法（３）は相互に組み合わせて、各ピクセルのＶＦＤをほぼ同じようにさせることである。これよりこの発明の実施例を説明する。
【００１５】
（第１の実施例）
図５と図６を参照されたい。図５と図６はこの発明の第１の実施例によるピクセルアレイの平面図である。この発明の第１の実施例は前述の方法（１）によるものである。図５によれば、ピクセルアレイ５０はスキャンライン駆動回路５４と電気的に接続される少なくとも一本のスキャンライン５２と、データライン駆動回路（図示されていない）と電気的に接続されるデータライン５６ａ〜５６ｃとを含む。更に、ピクセルアレイ５０はピクセルＡ、Ｂ、Ｃを含む。ピクセルＡ、Ｂ、Ｃはそれぞれ薄膜トランジスターＴＡ、ＴＢ、ＴＣと、それに対応する液晶セル（図示されていない）を含む。薄膜トランジスターＴＡ、ＴＢ、ＴＣのドレイン電極６２ａ、６２ｂ、６２ｃはそれぞれデータライン５６ａ、５６ｂ、５６ｃと接続され、ソース電極６４ａ、６４ｂ、６４ｃはそれぞれ液晶セルのピクセル電極５８ａ、５８ｂ、５８ｃと接続される。各ゲート電極と各ソース電極、各ドレイン電極との間には更に半導体層６６ａ、６６ｂ、６６ｃが設けられる。
【００１６】
ピクセルＡ、Ｂ、Ｃはオーバーラップ領域６８ａ、６８ｂ、６８ｃを含む。オーバーラップ領域６８ａはゲート電極６０ａとソース電極６４ａが重なってなり、オーバーラップ領域６８ｂとオーバーラップ領域６８ｃはそれぞれゲート電極６０ｂ、６０ｃとソース電極６４ｂ、６４ｃが重なってなる。その外、ピクセル電極５８ａ、５８ｂ、５８ｃはそれぞれ延伸部分６９ａ、６９ｂ、６９ｃを具え、延伸部分６９ａ、６９ｂ、６９ｃはスキャンラインと重なってオーバーラップ領域７０ａ、７０ｂ、７０ｃを形成する。注意すべき点は、オーバーラップ領域７０ａ、７０ｂ、７０ｃの面積が逓増することである。
【００１７】
この実施例において、オーバーラップ領域６８ａ、６８ｂ、６８ｃは図４における寄生コンデンサーＧＳＡ、ＧＳＢ、ＧＳＣとそれぞれ対応し、面積がほぼ同じであり、ゆえに（ＣＧＳ）Ａ＝（ＣＧＳ）Ｂ＝（ＣＧＳ）Ｃである。なお、オーバーラップ領域７０ａ、７０ｂ、７０ｃは図４における補償コンデンサーＣ’Ａ、Ｃ’Ｂ、Ｃ’Ｃとそれぞれ対応し、面積が逓増するため、補償コンデンサーＣ’Ａ、Ｃ’Ｂ、Ｃ’Ｃの容量値ＣＡ、ＣＢ、ＣＣも逓増し（ＣＡ＜ＣＢ＜ＣＣ）、ピクセルＡ、Ｂ、ＣのＶＦＤをほぼ同じようにさせる。更に、各ピクセル電極とスキャンラインとの間の空間が広いため、大型の液晶表示パネルに対して、各ピクセル電極とスキャンラインとの間はオーバーラップ領域７０ａ、７０ｂ、７０ｃを設けるに充分な空間をもち、よって各ピクセルのＶＦＤをほぼ同じようにさせる。
【００１８】
この発明の第１の実施例は図５に限らず、図６も第１の実施例に属する。図６によれば、ピクセルアレイ５０において、スキャンライン５２は延伸部分７１ａ、７１ｂ、７１ｃを含み、延伸部分７１ａ、７１ｂ、７１ｃはそれぞれピクセル電極５８ａ、５８ｂ、５８ｃの下方にあってピクセル電極５８ａ、５８ｂ、５８ｃと重なってオーバーラップ領域７２ａ、７２ｂ、７２ｃを形成し、そのうちオーバーラップ領域７２ａ、７２ｂ、７２ｃの面積は逓増する。なお、垂直配列液晶などの広視角液晶表示パネルは、一般に液晶の配列を規制する突起部などのような規制手段（ｒｅｇｕｌａｔｉｎｇ　ｍｅａｎｓ）を有するため、かかる表示装置に応用する場合には、ピクセル電極５８ａ、５８ｂ、５８ｃの上側に突起部７３ａ、７３ｂ、７３ｃを設けてもよい。突起部７３ａ、７３ｂ、７３ｃはスキャンライン５２の延伸部分７１ａ，７１ｂ、７１ｃの電場が液晶分子の配列方向への干渉を避けるため、それぞれ延伸部分７１ａ，７１ｂ、７１ｃを一部遮蔽する。この発明のその他の実施例において、突起部７３ａ、７３ｂ、７３ｃは共通電極（図示されていない）に設けてもよい。その共通電極は上基板に設けられ、上基板はピクセルアレイ５０の設ける下基板と平行する。一般に、突起部７３ａ、７３ｂ、７３ｃはフォトレジスト材料からなる。
【００１９】
オーバーラップ領域６８ａ、６８ｂ、６８ｃは図４における寄生コンデンサーＧＳＡ、ＧＳＢ、ＧＳＣとそれぞれ対応し、オーバーラップ領域７２ａ、７２ｂ、７２ｃは図４における補償コンデンサーＣ’Ａ、Ｃ’Ｂ、Ｃ’Ｃとそれぞれ対応する。図６によれば、オーバーラップ領域７２ａ、７２ｂ、７２ｃの面積は逓増するため、補償コンデンサーＣ’Ａ、Ｃ’Ｂ、Ｃ’Ｃの容量値ＣＡ、ＣＢ、ＣＣも逓増し（ＣＡ＜ＣＢ＜ＣＣ）、ピクセルＡ、Ｂ、ＣのＶＦＤをほぼ同じようにさせる。
【００２０】
（第２の実施例）
図７を参照されたい。図７はこの発明の第２の実施例によるピクセルアレイの平面図である。この発明の第２の実施例は前述の方法（１）と方法（２）との組み合わせによるものである。図７によれば、ピクセルアレイ５０は領域Ｉと領域ＩＩを具え、そのうちピクセルＡ、Ｂ、Ｃは領域Ｉにある。薄膜トランジスターＴＡ、ＴＢ、ＴＣのゲート電極６０ａ、６０ｂ、６０ｃはそれぞれブロック６７ａ、６７ｂ、６７ｃを具え、ブロック６７ａ、６７ｂ、６７ｃはオーバーラップ領域６８ａ、６８ｂ、６８ｃにあり、その面積の逓増に従って、オーバーラップ領域６８ａ、６８ｂ、６８ｃの面積も逓増する。
【００２１】
この発明の第２の実施例において、オーバーラップ領域６８ａ、６８ｂ、６８ｃは図４における寄生コンデンサーＧＳＡ、ＧＳＢ、ＧＳＣとそれぞれ対応する。図７によれば、オーバーラップ領域６８ａ、６８ｂ、６８ｃの面積は逓増するため、寄生コンデンサーＧＳＡ、ＧＳＢ、ＧＳＣの容量値も逓増し（　（ＣＧＳ）Ａ＜（ＣＧＳ）Ｂ＜（ＣＧＳ）Ｃ　）、ピクセルＡ、Ｂ、ＣのＶＦＤをほぼ同じようにさせる。言い換えれば、領域Ｉ内のピクセルはゲート電極とソース電極との間の寄生コンデンサー容量ＣＧＳを調整することによって、ＶＦＤがほぼ同じようにされる。
【００２２】
ゲート電極とソース電極の大きさには限りがあり、各ピクセルの寄生コンデンサーＧＳを調整するのみでは大型液晶表示パネルの要求に応じられない。ゆえに、この発明の第２の実施例においては、ピクセルアレイ５０は更に領域ＩＩを含み、領域ＩＩにおけるピクセル（図示されていない）は補償コンデンサーＣ’を調整することによって、ＶＦＤがほぼ同じようにされる。領域ＩＩにおけるピクセルの構造は第１の実施例と同じであるため、ここで説明を省略する。
【００２３】
（第３の実施例）
図８を参照されたい。図８は、この発明の第３の実施例によるピクセルアレイの平面図である。この発明の第３の実施例は、前述の方法（１）と方法（３）との組み合わせによるものである。図８によれば、ピクセルＡ、Ｂ、Ｃはオーバーラップ領域７０ａ、７０ｂ、７０ｃを具え、ピクセル電極５８ａ、５８ｂ、５８ｃはそれぞれ延伸部分６９ａ、６９ｂ、６９ｃを具える。オーバーラップ領域７０ａは延伸部分６９ａとスキャンライン５２が重なってなり、オーバーラップ領域７０ｂ、７０ｃはそれぞれスキャンライン５２と延伸部分６９ｂ、６９ｃとが重なってなり、オーバーラップ領域７０ａ、７０ｂ、７０ｃの面積は逓増する。更に、ピクセルＡ、Ｂ、Ｃはオーバーラップ領域７４ａ、７４ｂ、７４ｃを具え、オーバーラップ領域７４ａ、７４ｂ、７４ｃはそれぞれピクセル電極５８ａ、５８ｂ、５８ｃとスキャンライン５２とが重なってなる。オーバーラップ領域７４ａの面積はオーバーラップ領域７４ｂの面積を上回り、オーバーラップ領域７４ｂはオーバーラップ領域７４ｃを上回る。
【００２４】
この発明の第３の実施例において、オーバーラップ領域７４ａ、７４ｂ、７４ｃは図４における保存コンデンサーＳＣＡ、ＳＣＢ、ＳＣＣとそれぞれ対応し、オーバーラップ領域７０ａ、７０ｂ、７０ｃは図４における補償コンデンサーＣ’Ａ、Ｃ’Ｂ、Ｃ’Ｃとそれぞれ対応する。図８によれば、オーバーラップ領域７０ａ、７０ｂ、７０ｃの面積が逓増するため、補償コンデンサーＣ’Ａ、Ｃ’Ｂ、Ｃ’Ｃの容量値ＣＡ、ＣＢ、ＣＣも逓増し（ＣＡ＜ＣＢ＜ＣＣ）、オーバーラップ領域７０ａ、７０ｂ、７０ｃの面積が逓減する。ゆえに保存コンデンサーＳＣＡ、ＳＣＢ、ＳＣＣの容量値関係は（ＣＧＳ）Ａ＜（ＣＧＳ）Ｂ＜（ＣＧＳ）Ｃになり、ピクセルＡ、Ｂ、ＣのＶＦＤをほぼ同じようにさせる。
【００２５】
保存コンデンサーは、リーク電流が液晶セルの電圧に与える影響を緩和し、液晶セルに電荷を保存させるため、保存コンデンサーの容量が小さければ液晶セルに電荷を保存させる能力も低くなる。そのため保存コンデンサーの容量が減少する余地がない場合、この発明の第３の実施例においては、各補償コンデンサーＣ’を調整することによって、各ピクセルのＶＦＤをほぼ一致させる。かくして各ピクセルのＶＦＤをほぼ一致させるのみならず、保存コンデンサーの液晶セルに電荷を保存させる能力も低下しない。
【００２６】
（第４の実施例）
注意すべき点は、この発明の第１、第２、第３の実施例は同じスキャンラインにおける各ピクセルに対するものであるが、同じデータラインにおける各ピクセルに応用されてもよいことである。図９を参照されたい。図９はこの発明の第４の実施例によるピクセルアレイの平面図である。この発明の第４の実施例は、前述の方法（１）によるものである。図９によれば、ピクセルアレイ８０はスキャンライン駆動回路８４と電気的に接続される複数のスキャンライン８２ａ、８２ｂと、データライン駆動回路８８と電気的に接続されるデータライン８６ａ、８６ｂと、ピクセルＡ、Ｂ’、Ｃ’とを含む。ピクセルＡ、Ｂ’、Ｃ’の位置はそれぞれ図１におけるピクセルＡ、Ｂ、Ｃと対応し、それぞれ薄膜トランジスターＴＡ、ＴＢ’、ＴＣ’と、それに対応する液晶セル（図示されていない）を含む。薄膜トランジスターＴＡ、ＴＢ’、ＴＣ’のドレイン電極９４ａ、９４ｂ、９４ｃはそれぞれデータライン８６ａと接続され、ソース電極９６ａ、９６ｂ、９６ｃはそれぞれ液晶セルのピクセル電極９０ａ、９０ｂ、９０ｃと接続される。各ゲート電極と各ソース電極、各ドレイン電極との間には更に半導体層９８ａ、９８ｂ、９８ｃが設けられる。
【００２７】
ピクセル電極９０ａ、９０ｂ、９０ｃはそれぞれ延伸部分９９ａ、９９ｂ、９９ｃを具え、延伸部分９９ａ、９９ｂ、９９ｃは各スキャンライン８２ａと部分的に重なって面積が逓増するオーバーラップ領域１００ａ、１００ｂ、１００ｃを形成する。なお、ピクセル電極９０ａ、９０ｂ、９０ｃは各スキャンライン８２ｂとそれぞれ重なってオーバーラップ領域１０２ａ、１０２ｂ、１０２ｃとなり、ピクセルＡ、Ｂ’、Ｃ’の保存コンデンサーを形成する。
【００２８】
この発明の第４の実施例において、オーバーラップ領域１００ａ、１００ｂ、１００ｃは補償コンデンサーＣ’Ａ、Ｃ’Ｂ、Ｃ’Ｃ（図示されていない）とそれぞれ対応し、面積が逓増するため、対応する補償コンデンサーＣ’Ａ、Ｃ’Ｂ、Ｃ’Ｃの容量値ＣＡ、ＣＢ、ＣＣも逓増し（ＣＡ＜ＣＢ＜ＣＣ）、ピクセルＡ、Ｂ’、Ｃ’のＶＦＤ関係を（ＶＦＤ）Ａ≒（ＶＦＤ）Ｂ’　≒（ＶＦＤ）Ｃ’にさせる。
【００２９】
この発明の第４の実施例において、各オーバーラップ領域１００ａ、１００ｂ、１００ｃは各スキャンライン８２ａが各ピクセル電極９０ａ、９０ｂ、９０ｃの下側に延伸して形成されることも可能である。
【００３０】
以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【００３１】
【発明の効果】
従来の技術と比べ、この発明は各ピクセルに補償コンデンサーをつけ、各補償コンデンサーは各ピクセル電極と、各ピクセル電極が対応するスキャンラインとが重なってなるオーバーラップ領域からなる。更に各補償コンデンサーの容量値を調整することによって各ピクセルのＶＦＤをほぼ一致させ、液晶表示パネルのフリッカーを低減して表示品質を向上させる。
【図面の簡単な説明】
【図１】従来の薄膜トランジスター液晶表示パネルを表わす説明図である。
【図２】薄膜トランジスター液晶表示パネルにある単一ピクセルの等価回路図である。
【図３】各ドライバー集積回路チップの出力電圧の波形を表わす説明図である。
【図４】この発明に液晶表示パネルの等価回路図である。
【図５】この発明の第１の実施例によるピクセルアレイの第一平面図である。
【図６】この発明の第１の実施例によるピクセルアレイの第二平面図である。
【図７】この発明の第２の実施例によるピクセルアレイの平面図である。
【図８】この発明の第３の実施例によるピクセルアレイの平面図である。
【図９】この発明の第４の実施例によるピクセルアレイの平面図である。
【符号の説明】
１０　薄膜トランジスター
１２　下基板
１４　ピクセルアレイ
１６　スキャンライン駆動回路領域
１６ａ、１６ｂ、１６ｃ　ドライバー集積回路チップ
１７　バスライン
１８　データライン駆動回路領域
２０　ピクセル
４０　等価回路
５０、８０　ピクセルアレイ
５２、５２ａ、８２ａ、８２ｂ　スキャンライン
５４、８４　スキャンライン駆動回路領域
５６ａ、５６ｂ、５６ｃ、８６ａ、８６ｂ　データライン
５８ａ、５８ｂ、５８ｃ、９０ａ、９０ｂ、９０ｃピクセル電極
６０ａ、６０ｂ、６０ｃ、９２ａ、９２ｂ、９２ｃゲート電極
６２ａ、６２ｂ、６２ｃ、９４ａ、９４ｂ、９４ｃドレイン電極
６４ａ、６４ｂ、６４ｃ、９６ａ、９６ｂ、９６ｃソース電極
６６ａ、６６ｂ、６６ｃ、９８ａ、９８ｂ、９８ｃ半導体層
６７ａ、６７ｂ、６７ｃ　ブロック
６８ａ、６８ｂ、６８ｃ、７０ａ、７０ｂ、７０ｃ　オーバーラップ領域
６９ａ、６９ｂ、６９ｃ、７１ａ、７１ｂ、７１ｃ　延伸部分
７２ａ、７２ｂ、７２ｃ、７４ａ、７４ｂ、７４ｃ　オーバーラップ領域
８８　データライン駆動回路
９９ａ、９９ｂ、９９ｃ　延伸部分
１００ａ、１００ｂ、１００ｃ、１０２ａ、１０２ｂ、１０２ｃ　オーバーラップ領域
【図１】
2004078194.tif 000006
【図２】
2004078194.tif 000007
【図３】
2004078194.tif 000008
【図４】
2004078194.tif 000009
【図５】
2004078194.tif 000010
【図６】
2004078194.tif 000011
【図７】
2004078194.tif 000012
【図８】
2004078194.tif 000013
【図９】
2004078194.tif 000014