(57)【要約】【課題】エクステンション領域における電気抵抗を低く抑制しうる半導体装置の製造方法を提供する。【解決手段】第１の素子領域１４ｎ上及び第２の素子領域１４ｐ上にゲート電極２０を形成する工程と、第１の素子領域が開口されている第１のレジスト膜２２を形成する工程と、第１のレジスト膜及びゲート電極をマスクとして、第１の不純物拡散領域を形成する工程と、第１のレジスト膜を灰化する第１の灰化処理工程と、ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、第１の素子領域が開口されている第２のレジスト膜を形成する工程と、第２のレジスト膜、ゲート電極及びサイドウォール絶縁膜をマスクとして、第２の不純物拡散領域を形成する工程と、第２のレジスト膜を灰化する第２の灰化処理工程とを有し、第１の灰化処理工程における灰化処理時間は、第２の灰化処理工程における灰化処理時間より短い。【選択図】  図１
2004153076.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された第１の素子領域上及び第２の素子領域上に、ゲート絶縁膜を介してそれぞれゲート電極を形成する工程と、
前記半導体基板上及び前記ゲート電極上に、前記第１の素子領域が開口されている第１のレジスト膜を形成する工程と、
前記第１のレジスト膜及び前記ゲート電極をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第１の不純物拡散領域を形成する工程と、
前記第１のレジスト膜を灰化する第１の灰化処理工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
前記半導体基板上、前記ゲート電極上及び前記サイドウォール絶縁膜上に、前記第１の素子領域が開口されている第２のレジスト膜を形成する工程と、
前記第２のレジスト膜、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、
前記第２のレジスト膜を灰化する第２の灰化処理工程とを有し、
前記第１の灰化処理工程における灰化処理時間は、前記第２の灰化処理工程における灰化処理時間より短い
ことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板に形成された第１の素子領域上及び第２の素子領域上に、ゲート絶縁膜を介してそれぞれゲート電極を形成する工程と、
前記半導体基板上及び前記ゲート電極上に、前記第１の素子領域が開口されている第１のレジスト膜を形成する工程と、
前記第１のレジスト膜及び前記ゲート電極をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第１の不純物拡散領域を形成する工程と、
酸素より成る反応ガスを用いて前記第１のレジスト膜を灰化する第１の灰化処理工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
前記半導体基板上、前記ゲート電極上及び前記サイドウォール絶縁膜上に、前記第１の素子領域が開口されている第２のレジスト膜を形成する工程と、
前記第２のレジスト膜、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、
酸素より成る反応ガスと他の反応ガスとを含む混合ガスを用いて前記第２のレジスト膜を灰化する第２の灰化処理工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板に形成された第１の素子領域上及び第２の素子領域上に、ゲート絶縁膜を介してそれぞれゲート電極を形成する工程と、
前記半導体基板上及び前記ゲート電極上に、前記第１の素子領域が開口されている第１のレジスト膜を形成する工程と、
前記第１のレジスト膜及び前記ゲート電極をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第１の不純物拡散領域を形成する工程と、
前記第１のレジスト膜を灰化する第１の灰化処理工程と、
前記第１のレジスト膜を薬液を用いて除去する第１の薬液処理工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
前記半導体基板上、前記ゲート電極上及び前記サイドウォール絶縁膜上に、前記第１の素子領域が開口されている第２のレジスト膜を形成する工程と、
前記第２のレジスト膜、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、
前記第２のレジスト膜を灰化する第２の灰化処理工程と、
前記第２のレジスト膜を薬液を用いて除去する第２の薬液処理工程とを有し、前記第１の薬液処理工程における薬液処理時間は、前記第２の薬液処理工程における薬液処理時間より短い
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記第１の薬液処理工程では、アンモニアと過酸化水素と水とが混合されて成る薬液を用いて前記第１のレジスト膜を除去し、
前記第２の薬液処理工程では、アンモニアと過酸化水素と水とが混合されて成る薬液を用いて前記第２のレジスト膜を除去する
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項３又は４記載の半導体装置の製造方法において、
前記第１の灰化処理工程の後、前記第１の薬液処理工程の前に、硫酸と過酸化水素とが混合されて成る薬液を用いて、前記第１のレジスト膜を除去する第３の薬液処理工程を更に有し、
前記第２の灰化処理工程の後、前記第２の薬液処理工程の前に、硫酸と過酸化水素とが混合されて成る薬液を用いて、前記第２のレジスト膜を除去する第４の薬液処理工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記半導体基板内にドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に第１の不純物拡散領域を形成する工程と、
前記半導体基板を薬液を用いて洗浄する第１の洗浄処理工程と、
前記第１の不純物拡散領域中の前記第１のドーパント不純物を活性化するための熱処理を行う第１の熱処理工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記半導体基板内にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、
前記半導体基板を薬液を用いて洗浄する第２の洗浄処理工程と、
前記第２の不純物拡散領域中の前記第２のドーパント不純物を活性化するための熱処理を行う第２の熱処理工程とを有し、
前記第１の洗浄処理工程における洗浄処理時間は、前記第２の洗浄処理工程における洗浄処理時間より短い
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記第１の洗浄処理工程及び前記第２の洗浄処理工程では、アンモニアと過酸化水素と水とが混合されて成る薬液を用いて前記半導体基板をそれぞれ洗浄する
ことを特徴とする半導体装置の製造方法。
【請求項８】
請求項６又は７記載の半導体装置の製造方法において、
前記第１の不純物拡散領域を形成する工程の後で前記第１の洗浄処理工程の前に、又は、前記第１の洗浄処理工程の後で前記第１の熱処理工程の前に、塩酸と過酸化水素と水とが混合されて成る薬液を用いて前記半導体基板を洗浄する第３の洗浄処理工程を更に有し、
前記第２の不純物拡散領域を形成する工程の後で前記第２の洗浄処理工程の前に、又は、前記第２の洗浄処理工程の後で前記第２の熱処理工程の前に、塩酸と過酸化水素と水とが混合されて成る薬液を用いて前記半導体基板を洗浄する第４の洗浄処理工程を更に有する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の微細化に伴ってチャネル長が短くなると、短チャネル効果が顕著となり、ＭＯＳトランジスタの正常な動作が得られなくなる。短チャネル効果を防止する技術として、近時では、エクステンションソース／ドレイン構造を有する半導体装置が注目されている。
【０００３】
ＰＭＯＳトランジスタのエクステンション領域を形成する際には、ＮＭＯＳトランジスタが形成される領域をフォトレジスト膜で覆い、ゲート電極とフォトレジスト膜とをマスクとして、ドーパント不純物を半導体基板に導入することにより、エクステンション領域を形成する。この後、フォトレジスト膜が剥離される。
【０００４】
一方、ＮＭＯＳトランジスタのエクステンション領域を形成する際には、ＰＭＯＳトランジスタが形成される領域をフォトレジスト膜で覆い、ゲート電極とフォトレジスト膜とをマスクとして、ドーパント不純物を半導体基板に導入することにより、エクステンション領域を形成する。この後、フォトレジスト膜が剥離される。
【０００５】
エクステンションソース／ドレイン構造のＭＯＳトランジスタでは、短チャネル効果を抑制しうるため、より微細な半導体装置を提供することが可能となる。
【０００６】
【特許文献１】
特開平６−２０４２４３号公報
【特許文献２】
特開平６−２０９０８１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、フォトレジスト膜を除去する際には、灰化処理や薬液処理が行われる。灰化処理の際には、エクステンション領域が酸化されてしまう。また、薬液処理の際には、エクステンション領域が酸化及びエッチングされてしまう。このため、エクステンション領域における電気抵抗が高くなってしまう傾向があった。このため、エクステンション領域における電気抵抗をひくく抑制しうる技術が待望されていた。
【０００８】
本発明の目的は、エクステンション領域における電気抵抗を低く抑制しうる半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的は、半導体基板に形成された第１の素子領域上及び第２の素子領域上に、ゲート絶縁膜を介してそれぞれゲート電極を形成する工程と、前記半導体基板上及び前記ゲート電極上に、前記第１の素子領域が開口されている第１のレジスト膜を形成する工程と、前記第１のレジスト膜及び前記ゲート電極をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第１の不純物拡散領域を形成する工程と、前記第１のレジスト膜を灰化する第１の灰化処理工程と、前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、前記半導体基板上、前記ゲート電極上及び前記サイドウォール絶縁膜上に、前記第１の素子領域が開口されている第２のレジスト膜を形成する工程と、前記第２のレジスト膜、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、前記第２のレジスト膜を灰化する第２の灰化処理工程とを有し、前記第１の灰化処理工程における灰化処理時間は、前記第２の灰化処理工程における灰化処理時間より短いことを特徴とする半導体装置の製造方法により達成される。
【００１０】
また、上記目的は、半導体基板に形成された第１の素子領域上及び第２の素子領域上に、ゲート絶縁膜を介してそれぞれゲート電極を形成する工程と、前記半導体基板上及び前記ゲート電極上に、前記第１の素子領域が開口されている第１のレジスト膜を形成する工程と、前記第１のレジスト膜及び前記ゲート電極をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第１の不純物拡散領域を形成する工程と、酸素より成る反応ガスを用いて前記第１のレジスト膜を灰化する第１の灰化処理工程と、前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、前記半導体基板上、前記ゲート電極上及び前記サイドウォール絶縁膜上に、前記第１の素子領域が開口されている第２のレジスト膜を形成する工程と、前記第２のレジスト膜、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、酸素より成る反応ガスと他の反応ガスとを含む混合ガスを用いて前記第２のレジスト膜を灰化する第２の灰化処理工程とを有することを特徴とする半導体装置の製造方法により達成される。
【００１１】
また、上記目的は、半導体基板に形成された第１の素子領域上及び第２の素子領域上に、ゲート絶縁膜を介してそれぞれゲート電極を形成する工程と、前記半導体基板上及び前記ゲート電極上に、前記第１の素子領域が開口されている第１のレジスト膜を形成する工程と、前記第１のレジスト膜及び前記ゲート電極をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第１の不純物拡散領域を形成する工程と、前記第１のレジスト膜を灰化する第１の灰化処理工程と、前記第１のレジスト膜を薬液を用いて除去する第１の薬液処理工程と、前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、前記半導体基板上、前記ゲート電極上及び前記サイドウォール絶縁膜上に、前記第１の素子領域が開口されている第２のレジスト膜を形成する工程と、前記第２のレジスト膜、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、前記第２のレジスト膜を灰化する第２の灰化処理工程と、前記第２のレジスト膜を薬液を用いて除去する第２の薬液処理工程とを有し、前記第１の薬液処理工程における薬液処理時間は、前記第２の薬液処理工程における薬液処理時間より短いことを特徴とする半導体装置の製造方法により達成される。
【００１２】
また、上記目的は、半導体基板にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして、前記半導体基板内にドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に第１の不純物拡散領域を形成する工程と、前記半導体基板を薬液を用いて洗浄する第１の洗浄処理工程と、前記第１の不純物拡散領域中の前記第１のドーパント不純物を活性化するための熱処理を行う第１の熱処理工程と、前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記半導体基板内にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、前記半導体基板を薬液を用いて洗浄する第２の洗浄処理工程と、前記第２の不純物拡散領域中の前記第２のドーパント不純物を活性化するための熱処理を行う第２の熱処理工程とを有し、前記第１の洗浄処理工程における洗浄処理時間は、前記第２の洗浄処理工程における洗浄処理時間より短いことを特徴とする半導体装置の製造方法により達成される。
【００１３】
【発明の実施の形態】
本発明の一実施形態による半導体装置の製造方法を図１乃至図１５を用いて説明する。図１乃至図７は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００１４】
まず、図１（ａ）に示すように、例えばシリコンより成る半導体基板１０に、素子領域を画定する素子分離領域１２を形成する。素子分離領域１２は、例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法により形成することができる。
【００１５】
次に、例えばスピンコート法により、全面に、フォトレジスト膜（図示せず）を形成する。
【００１６】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に、ＮＭＯＳトランジスタが形成される領域１４ｎを開口する開口部（図示せず）を形成する。
【００１７】
次に、フォトレジスト膜をマスクとして、ｐ型のドーパント不純物を導入することにより、ＮＭＯＳトランジスタが形成される領域１４ｎにおける半導体基板１０内に、ｐ形ウェル１６ｐを形成する。
【００１８】
この後、フォトレジスト膜を除去、即ち剥離する。
【００１９】
次に、例えばスピンコート法により、全面に、フォトレジスト膜（図示せず）を形成する。
【００２０】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に、ＰＭＯＳトランジスタが形成される領域１４ｐを開口する開口部（図示せず）を形成する。
【００２１】
次に、フォトレジスト膜をマスクとして、ｎ型のドーパント不純物を導入することにより、ＰＭＯＳトランジスタが形成される領域１４ｐにおける半導体基板１０内に、ｎ形ウェル１６ｎを形成する。
【００２２】
この後、フォトレジスト膜を除去する。
【００２３】
次に、全面に、膜厚１．１ｎｍのゲート絶縁膜１８を形成する。ゲート絶縁膜１８は、例えば熱酸化法により形成することできる。
【００２４】
次に、全面に、膜厚１００ｎｍのポリシリコン膜を形成する。この後、フォトリソグラフィ技術を用い、ポリシリコン膜をゲート電極の形状にパターニングする。パターニングの際には、例えば異方性エッチングを用いる。こうして、ポリシリコンより成るゲート電極２０が形成される。
【００２５】
次に、図１（ｂ）に示すように、例えばスピンコート法により、全面に、フォトレジスト膜２２を形成する。
【００２６】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜２２に、ＮＭＯＳトランジスタが形成される領域１４ｎを開口する開口部２４を形成する。
【００２７】
次に、例えばイオン注入法により、フォトレジスト膜２４とゲート電極２０とをマスクとして、ゲート電極２０の両側の半導体基板１０内にｐ型のドーパント不純物を導入する。ｐ型のドーパント不純物としては、例えばＩｎを用いることができる。イオン注入条件は、例えば、加速エネルギーを１５０ｋｅＶ以下とし、ドーズ量を５×１０１３ｃｍ−２とする。こうして、ゲート電極２０の両側の半導体基板１０内に、ｐ型のポケット領域２６が形成される。
【００２８】
なお、ここでは、ｐ型のドーパント不純物としてＩｎを導入する場合を例に説明したが、ｐ型のドーパント不純物がＩｎに限定されるものではなく、例えばボロンを用いてもよい。
【００２９】
次に、図２（ａ）に示すように、例えばイオン注入法により、フォトレジスト膜２２とゲート電極２０とをマスクとして、ゲート電極２０の両側の半導体基板１０内に、ｎ型のドーパント不純物を導入する。ｎ型のドーパント不純物としては、例えばＡｓ、Ｐ又はＳｂを用いることができる。イオン注入条件は、例えば、加速エネルギーを５ｋｅＶ以下とし、ドーズ量を１×１０１５ｃｍ−２程度とする。
【００３０】
こうして、ゲート電極２０の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の浅い領域を構成する不純物拡散領域２８、即ちエクステンション領域が形成される。
【００３１】
次に、フォトレジスト膜２２を除去、即ち剥離する。フォトレジスト膜を除去する際には、まず、フォトレジスト膜を灰化する灰化処理、即ちアッシングを行い、この後、灰化されたフォトレジスト膜を薬液を用いて除去する薬液処理、即ちウエット処理を行う。
【００３２】
まず、フォトレジスト膜２２に対する灰化処理について説明する。
【００３３】
フォトレジスト膜２２を灰化する際には、Ｏ２ガスとＣＦ４ガスとフォーミングガスとから成る混合ガスを用いる。ＣＦ４ガスは、フォトレジスト膜の剥離を促進するためのものである。フォーミングガスは、フォトレジストの残渣が残るのを防止するためのものである。フォーミングガスとしては、例えば、Ｎ２ガスとＨ２ガスとから成る混合ガス、又は、Ｎ２ガスとＨｅガスとから成る混合ガスを用いる。フォーミングガスの大部分はＮ２ガスであり、残りの数パーセントがＨ２ガス又はＨｅガスである。
【００３４】
フォトレジスト膜２２に対する灰化処理時間は、後工程におけるフォトレジスト膜４４、５２（図５（ａ）、図５（ｂ）参照）に対する灰化処理時間より、短くなるように設定する。具体的には、フォトレジスト膜２２に対する灰化処理時間は、後工程におけるフォトレジスト膜４４、５２に対する灰化処理時間の０．７倍以下に設定する。更には、フォトレジスト膜２２に対する灰化処理時間は、後工程におけるフォトレジスト膜４４、５２に対する灰化処理時間の０．５倍以下に設定する。フォトレジスト膜２２に対する灰化処理時間を短く設定することにより、ゲート電極２０の両側の半導体基板１０の表面が過度に酸化されてしまうのを防止することが可能となる。但し、フォトレジスト膜２２に対する灰化処理時間があまりに短すぎると、フォトレジスト膜２２が除去できなくなる虞があるため、フォトレジスト膜２２の除去が可能な程度に灰化処理時間を適宜設定することが望ましい。フォトレジスト膜２２の灰化処理の際にＯ２ガスとＣＦ４ガスとフォーミングガスとから成る混合ガスを用いる場合には、フォトレジスト膜２２の灰化処理を行う時間は、例えば６０秒とする。
【００３５】
なお、ここでは、フォトレジスト膜２２の灰化処理の際にＯ２ガスとＣＦ４ガスとフォーミングガスとから成る混合ガスを用いたが、Ｏ２ガスのみを反応ガスとして用いてフォトレジスト膜２２を灰化してもよい。フォトレジスト膜２２を灰化処理の際に反応ガスとしてＯ２ガスのみを用いた場合には、半導体基板１０の酸化量が少なくなる傾向がある。このため、フォトレジスト膜２２を灰化処理する際に反応ガスとしてＯ２ガスのみを用いる場合には、灰化処理時間をあまり短くしなくてもよい。フォトレジスト膜２２の灰化処理の際に反応ガスとしてＯ２ガスのみを用いる場合には、灰化処理時間は、例えば１８０秒とする。
【００３６】
次に、灰化されたフォトレジスト膜２２を薬液により除去する薬液処理について説明する。
【００３７】
薬液処理においては、まず、ＳＰＭ（Ｓｕｌｆｕｒｉｃ  ａｃｉｄ  −  Ｈｙｄｒｏｇｅｎ  Ｐｅｒｏｘｉｄｅ  Ｍｉｘｔｕｒｅ）液を用いてフォトレジスト膜２２を除去し、ＳＰＭ液で除去しきれないフォトレジスト膜２２の残渣をＡＰＭ（Ａｍｍｏｎｉａ  −  Ｈｙｄｒｏｇｅｎ  Ｐｅｒｏｘｉｄｅ  Ｍｉｘｔｕｒｅ）液を用いて除去する。ＳＰＭ液は、硫酸と過酸化水素とが混合されて成る薬液である。ＡＰＭ液は、アンモニアと過酸化水素と水とが混合されて成る薬液である。
【００３８】
まず、ＳＰＭ液による薬液処理について説明する。
【００３９】
ＳＰＭ液における硫酸と過酸化水素との混合比は、例えば４：１とする。ＳＰＭ液による薬液処理の時間は、例えば２０分とする。
【００４０】
次に、ＡＰＭ液による薬液処理について説明する。
【００４１】
ＡＰＭ液におけるアンモニアと過酸化水素と水との混合比は、例えば１：１：５とする。
【００４２】
なお、ＡＰＭ液におけるアンモニアと過酸化水素と水との混合比は、１：１：５に限定されるものではなく、適宜設定すればよい。
【００４３】
フォトレジスト膜をＡＰＭ液により除去する薬液処理時間は、後工程においてフォトレジスト膜４４、５２（図５（ａ）、図５（ｂ）参照）をＡＰＭ液により除去する薬液処理時間より、短く設定する。具体的には、フォトレジスト膜２２をＡＰＭ液により除去する薬液処理時間は、後工程においてフォトレジスト膜４４、５２をＡＰＭ液により除去する薬液処理時間の０．７倍以下に設定する。更には、フォトレジスト膜２２をＡＰＭ液により除去する薬液処理時間は、後工程においてフォトレジスト膜４４、５２をＡＰＭ液により除去する薬液処理時間の０．５倍以下に設定する。ここでは、ＡＰＭ液による薬液処理時間を、例えば３００秒とする。フォトレジスト膜２２をＡＰＭ液により除去する薬液処理時間を短く設定することにより、ゲート電極２０の両側の半導体基板１０の表面がＡＰＭ液により大きくエッチングされてしまうのを防止することが可能となる。但し、フォトレジスト膜２２をＡＰＭ液により除去する薬液処理時間があまりに短すぎると、フォトレジスト膜２２の残渣が残ってしまう虞があるため、フォトレジスト膜２２の残渣の除去が可能な程度にＡＰＭ液による薬液処理時間を適宜設定することが望ましい。
【００４４】
こうして、フォトレジスト膜２２が除去される。
【００４５】
次に、図２（ｂ）に示すように、例えばスピンコート法により、全面に、フォトレジスト膜３０を形成する。
【００４６】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜３０に、ＰＭＯＳトランジスタが形成される領域１４ｐを開口する開口部３２を形成する。
【００４７】
次に、例えばイオン注入法により、フォトレジスト膜３０とゲート電極２０とをマスクとして、ゲート電極２０の両側の半導体基板１０内にｎ型のドーパント不純物を導入する。ｎ型のドーパント不純物としては、例えばＳｂを用いることができる。イオン注入条件は、例えば、加速エネルギーを１５０ｋｅＶ以下とし、ドーズ量を５×１０１３ｃｍ−２程度とする。こうして、ゲート電極２０の両側の半導体基板１０内に、ｎ型のポケット領域３４が形成される。
【００４８】
次に、図３（ａ）に示すように、例えばイオン注入法により、フォトレジスト膜３０とゲート電極２０とをマスクとして、ゲート電極２０の両側の半導体基板１０内に、ｐ型のドーパント不純物を導入する。ｐ型のドーパント不純物としては、例えばＢを用いることができる。イオン注入条件は、例えば、加速エネルギーを１ｋｅＶ以下とし、ドーズ量を１×１０１５ｃｍ−２程度とする。こうして、ゲート電極２０の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の浅い領域を構成する不純物拡散領域３６、即ちエクステンション領域が形成される。
【００４９】
次に、フォトレジスト膜３０を除去する。フォトレジスト膜３０は、図２（ａ）を用いて上述した半導体装置の製造方法と同様にして除去すればよい。即ち、フォトレジスト膜３０を灰化する灰化処理時間を短く設定し、また、フォトレジスト膜３０をＡＰＭ液により除去する薬液処理時間を短く設定する。
【００５０】
こうして、フォトレジスト膜３０が除去される（図３（ｂ）参照）。
【００５１】
次に、エクステンション領域２８、３６中のドーパント不純物を活性化するための熱処理の前処理として、半導体基板１０の表面を洗浄する洗浄処理を行う。
【００５２】
洗浄処理の際は、ＡＰＭ液を用いた洗浄処理と、ＨＰＭ（Ｈｙｄｒｏｃｈｌｏｒｉｃ  ａｃｉｄ  −  Ｈｙｄｒｏｇｅｎ  Ｐｅｒｏｘｉｄｅ  Ｍｉｘｔｕｒｅ）液を用いた洗浄処理とを行う。ＨＰＭ液とは、塩酸と過酸化水素と水とが混合されて成る薬液である。ＡＰＭ液は、主として、半導体基板１０の表面に付着したパーティクルや有機系の不純物を除去するために用いられる。ＨＰＭ液は、主として、半導体基板１０の表面に存在する微量な金属を除去するために用いられる。
【００５３】
まず、ＡＰＭ液による洗浄処理について説明する。
【００５４】
ＡＰＭ液におけるアンモニアと過酸化水素と水との混合比は、例えば１：１：５とする。
【００５５】
なお、ＡＰＭ液におけるアンモニアと過酸化水素と水との混合比は、１：１：５に限定されるものではなく、適宜設定すればよい。
【００５６】
エクステンション領域２８、３６中のドーパント不純物を活性化する熱処理の前処理においては、ＡＰＭ液による洗浄処理時間を短く設定する。具体的には、エクステンション領域２８、３６に対する熱処理の前処理におけるＡＰＭ液による洗浄処理時間は、後工程における深い不純物拡散領域４８、５６（図５（ａ）、図５（ｂ）参照）に対する熱処理の前処理におけるＡＰＭ液による洗浄処理時間の０．７倍以下に設定する。更には、エクステンション領域２８、３６に対する熱処理の前処理におけるＡＰＭ液による洗浄処理時間は、後工程における深い不純物拡散領域４８、５６に対する熱処理の前処理におけるＡＰＭ液による洗浄処理時間の０．５倍以下に設定する。ここでは、ＡＰＭ液を用いた洗浄処理の時間を、例えば３００秒とする。エクステンション領域２８、３６中のドーパント不純物を活性化する熱処理の前処理におけるＡＰＭ液による洗浄処理時間を短く設定することにより、ゲート電極２０の両側のエクステンション領域２８、３６が大きくエッチングされてしまうのを防止することが可能となる。但し、ＡＰＭ液による洗浄処理時間があまりに短すぎると、パーティクルや有機系の不純物を除去しきれない虞があるため、パーティクルや有機系の不純物の除去が可能な程度にＡＰＭ液による洗浄処理時間を適宜設定することが望ましい。
【００５７】
次に、ＨＰＭ液による洗浄処理について説明する。
【００５８】
ＨＰＭ液における塩酸と過酸化水素と水との混合比は、例えば１：１：５とする。ＨＰＭ液による洗浄処理時間は、例えば６００秒とする。
【００５９】
こうして、半導体基板１０の表面が洗浄される。
【００６０】
次に、例えばＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）法により、エクステンション領域２８、３６中のドーパント不純物を活性化するための熱処理を行う。熱処理温度は、例えば８００〜１１００℃とする。熱処理時間は、例えば数十秒以下とする。
【００６１】
次に、図４（ａ）に示すように、全面に、例えば減圧熱ＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜３８を形成する。
【００６２】
次に、図４（ｂ）に示すように、シリコン酸化膜３８を異方性エッチングする。エッチングガスとしては、例えば、ハイドロフルオロカーボンを用いる。こうして、ゲート電極２０の側壁部分に、シリコン酸化膜３８から成る積層構造のサイドウォール絶縁膜４２が形成される。
【００６３】
次に、図５（ａ）に示すように、例えばスピンコート法により、全面に、フォトレジスト膜４４を形成する。
【００６４】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜４４に、ＮＭＯＳトランジスタが形成される領域１４ｎを開口する開口部４６を形成する。
【００６５】
次に、例えばイオン注入法により、フォトレジスト膜４４、ゲート電極２０及びサイドウォール絶縁膜４２をマスクとして、半導体基板１０内にｎ型のドーパント不純物を導入する。ｎ型のドーパント不純物としては、例えばＡｓ又はＰを用いることができる。イオン注入条件は、例えば、加速エネルギーを４０ｋｅＶ以下とし、ドーズ量を１×１０１６ｃｍ−２以下とする。
【００６６】
こうして、側壁部分にサイドウォール絶縁膜４２が形成されたゲート電極２０の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の深い領域を構成するｎ型の不純物拡散領域４８が形成される。深い不純物拡散領域４８は、エクステンション領域２８よりキャリア濃度が高くなるように形成される。エクステンション領域２８、即ち浅い不純物拡散領域と深い不純物拡散領域４８とにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層５０が構成される。
【００６７】
次に、フォトレジスト膜４４を除去する。フォトレジスト膜４４を除去する際には、まず、フォトレジスト膜４４を灰化する灰化処理を行い、この後、灰化されたフォトレジスト膜４４を薬液により除去する薬液処理を行う。
【００６８】
まず、フォトレジスト膜４４に対する灰化処理について説明する。
【００６９】
フォトレジスト膜４４を灰化処理する際には、例えば、Ｏ２ガスとＣＦ４ガスとフォーミングガスとから成る混合ガスを用いる。フォトレジスト膜４４の灰化処理を行う時間は、例えば１８０秒とする。なお、フォトレジスト膜４４の灰化処理時間を、フォトレジスト膜２２、３０を灰化処理する時間より長く設定しているのは、フォトレジスト膜４４を除去するための時間に十分なマージンを確保しているためである。フォトレジスト膜４４の灰化処理を行う際には、エクステンション領域２８、３６のうちのゲート電極２０に近い部分は、サイドウォール絶縁膜４２により覆われているため、エクステンション領域２８、３６のうちのゲート電極２０に近い部分が、灰化処理により大きく酸化されることはなく、特段の問題は生じない。
【００７０】
次に、灰化されたフォトレジスト膜４４は、薬液を用いた薬液処理により除去する。薬液処理の際には、まず、ＳＰＭ液を用いてフォトレジスト膜４４を除去し、ＳＰＭ液で除去しきれないフォトレジスト膜４４の残渣をＡＰＭ液を用いて除去する。
【００７１】
まず、ＳＰＭ液による薬液処理について説明する。
【００７２】
ＳＰＭ液における硫酸と過酸化水素との混合比は、例えば４：１とする。ＳＰＭ液を用いた薬液処理の時間は、例えば２０分とする。
【００７３】
次に、ＡＰＭ液による薬液処理について説明する。
【００７４】
ＡＰＭ液におけるアンモニアと過酸化水素と水との混合比は、例えば１：１：５とする。ＡＰＭを用いた薬液処理の時間は、例えば６００秒とする。フォトレジスト膜４４をＡＰＭ液により除去する薬液処理時間を、フォトレジスト膜２２、３０をＡＰＭ液により除去する薬液処理時間より長く設定しているのは、フォトレジスト膜４４を除去するための時間に十分なマージンを確保しているためである。フォトレジスト膜４４をＡＰＭ液により薬液処理する際には、エクステンション領域２８、３６のうちのゲート電極２０に近い部分は、サイドウォール絶縁膜４２により覆われているため、エクステンション領域２８、３６のうちのゲート電極２０に近い部分がＡＰＭ液により大きくエッチングされてしまうことはなく、特段の問題は生じない。
【００７５】
こうして、フォトレジスト膜４４が除去される。
【００７６】
次に、図５（ｂ）に示すように、例えばスピンコート法により、全面に、フォトレジスト膜５２を形成する。
【００７７】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜５２に、ＰＭＯＳトランジスタが形成される領域１４ｐを開口する開口部５４を形成する。
【００７８】
次に、例えばイオン注入法により、フォトレジスト膜５２、ゲート電極２０及びサイドウォール絶縁膜４２をマスクとして、半導体基板２０内にｐ型のドーパント不純物を導入する。ｐ型のドーパント不純物としては、例えばＢを用いることができる。イオン注入条件は、例えば、加速エネルギーを７ｋｅＶ以下とし、ドーズ量を１×１０１６ｃｍ−２以下とする。
【００７９】
こうして、側壁部分にサイドウォール絶縁膜４２が形成されたゲート電極２０の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の深い領域を構成するｐ型の不純物拡散領域５６が形成される。深い不純物拡散領域５６は、エクステンション領域３６よりキャリア濃度が高くなるように形成される。エクステンション領域３６、即ち浅い不純物拡散領域と深い不純物拡散領域５６とにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層５８が構成される。
【００８０】
次に、フォトレジスト膜５２を除去する。フォトレジスト膜５２は、図５（ａ）を用いて上述した半導体装置の製造方法と同様にして除去する。即ち、フォトレジスト膜５２を灰化するための灰化処理時間を十分に長く設定し、フォトレジスト膜５２をＡＰＭ液により除去するための薬液処理時間を十分に長く設定する。
【００８１】
こうして、フォトレジスト膜５２が除去される（図６（ａ）参照）。
【００８２】
次に、深い不純物拡散領域４８、５６中のドーパント不純物を活性化するための熱処理の前処理として、半導体基板１０の表面を洗浄するための洗浄処理を行う。
【００８３】
洗浄処理の際には、ＡＰＭ液による洗浄処理と、ＨＰＭ液による洗浄処理とを行う。
【００８４】
まず、ＡＰＭによる洗浄処理について説明する。
【００８５】
ＡＰＭ液におけるアンモニアと過酸化水素と水との混合比は、例えば１：１：５とする。なお、ＡＰＭ液におけるアンモニアと過酸化水素と水との混合比は、１：１：５に限定されるものではなく、適宜設定すればよい。ＡＰＭ液による洗浄処理時間は、例えば６００秒とする。ＡＰＭ液による薬液処理の時間を長く設定しているのは、パーティクルや有機系の不純物を除去する時間に十分なマージンを確保しているためである。ＡＰＭ液による薬液処理を行う際には、エクステンション領域２８、３６のうちのゲート電極２０に近い部分は、サイドウォール絶縁膜４２により覆われているため、エクステンション領域２８、３６のうちのゲート電極２０に近い部分がＡＰＭ液により大きくエッチングされてしまうことはなく、特段の問題は生じない。
【００８６】
次に、ＨＰＭ液による洗浄処理について説明する。
【００８７】
ＨＰＭ液における塩酸と過酸化水素と水との混合比は、例えば１：１：５とする。ＨＰＭ液による洗浄処理時間は、例えば６００秒とする。
【００８８】
こうして、半導体基板１０の表面が洗浄される。
【００８９】
なお、ここでは、ＡＰＭ液による洗浄処理を行った後にＨＰＭ液による洗浄処理を行ったが、ＨＰＭ液による洗浄処理を行った後にＡＰＭ液による洗浄処理を行ってもよい。
【００９０】
次に、深い不純物拡散領域４８、５６中のドーパント不純物を活性化するための熱処理を行う。熱処理温度は、例えば８００〜１１００℃とする。熱処理時間は、例えば数十秒以下とする。
【００９１】
次に、図６（ｂ）に示すように、全面に、例えばスパッタ法により、例えばＣｏより成る金属膜６０を形成する、金属膜６０の膜厚は、例えば５ｎｍ程度とする。
【００９２】
次に、熱処理を行うことにより、金属膜６０のＣｏと半導体基板１０のＳｉとを反応させる。こうして、例えばコバルトシリサイド膜が形成される。この後、Ｓｉと反応しなかった金属膜６０を除去する。こうして、コバルトシリサイドよりなるソース／ドレイン電極６２が形成される（図７参照）。
【００９３】
こうしてＮＭＯＳトランジスタ６４ｎとＰＭＯＳトランジスタ６４ｐとを有する本実施形態による半導体装置が製造される。
【００９４】
本実施形態による半導体装置の製造方法は、フォトレジスト膜２２、３０を除去するための灰化処理時間を、フォトレジスト膜４４、５２を除去するための灰化処理時間より短く設定することに主な特徴がある。
【００９５】
提案されている半導体装置の製造方法においては、いずれのフォトレジスト膜を除去する際にも同じ条件でフォトレジスト膜を灰化していた。このため、エクステンション領域が大きく酸化されてしまい、エクステンション領域における電気抵抗が上昇してしまっていた。
【００９６】
これに対し、本実施形態による半導体装置の製造方法では、フォトレジスト膜２２、３０を除去する際の灰化処理時間を、フォトレジスト膜４４、５２を除去するための灰化処理時間より短く設定する。このため、フォトレジスト膜２２、３０を除去する際に、エクステンション領域２８、３６が大きく酸化されてしまうのを防止することができる。一方、フォトレジスト膜４４、５２を除去する際には、フォトレジスト膜４４、５２を確実に除去しうるよう灰化処理時間を長く設定する。フォトレジスト膜４４、５２を除去する際には、エクステンション領域２８、３６のうちのゲート電極２０に近い部分はサイドウォール絶縁膜４２により覆われているため、エクステンション領域２８、３６のうちのゲート電極２０に近い部分が大きく酸化されてしまうことはなく、特段の問題は生じない。従って、本実施形態によれば、エクステンション領域２８、３６における電気抵抗を低く抑えることができ、良好な電気的特性を有する半導体装置を提供することができる。
【００９７】
また、本実施形態による半導体装置の製造方法は、フォトレジスト膜２２、３０を除去する際のＡＰＭ液による薬液処理時間を、フォトレジスト膜４４、５２を除去する際のＡＰＭ液による薬液処理時間より短く設定することにも主な特徴の一つがある。
【００９８】
提案されている半導体装置の製造方法においては、いずれのフォトレジスト膜を除去する際にも同じ条件でＡＰＭ液による薬液処理を行っていた。このため、エクステンション領域がＡＰＭ液により大きくエッチングされてしまい、エクステンション領域における電気抵抗が上昇してしまっていた。
【００９９】
これに対し、本実施形態による半導体装置の製造方法では、フォトレジスト膜２２、３０を除去する際のＡＰＭ液による薬液処理時間を、フォトレジスト膜４４、５２を除去する際のＡＰＭ液による薬液処理時間より短く設定する。このため、フォトレジスト膜２２、３０を除去する際に、エクステンション領域２８、３６が大きく除去されてしまうのを防止することができる。一方、フォトレジスト膜４４、５２を除去する際には、フォトレジスト膜４４、５２を確実に除去しうるようＡＰＭ液による薬液処理を十分な時間で行う。フォトレジスト膜４４、５２を除去する際には、エクステンション領域２８、３６のうちのゲート電極２０に近い部分はサイドウォール絶縁膜４２により覆われているため、エクステンション領域２８、３６のうちのゲート電極２０に近い部分が大きくエッチングされてしまうことはなく、特段の問題は生じない。従って、本実施形態によれば、エクステンション領域２８、３６における電気抵抗を低く抑えることができ、良好な電気的特性を有する半導体装置を提供することができる。
【０１００】
また、本実施形態による半導体装置の製造方法は、エクステンション領域２８、３６中のドーパント不純物を活性化するための熱処理の前に行われるＡＰＭ液による洗浄処理の時間を、深い不純物拡散領域４８、５６中のドーパント不純物を活性化するための熱処理の前に行われるＡＰＭ液による洗浄処理の時間より、短く設定することにも主な特徴の一つがある。
【０１０１】
本実施形態による半導体装置の製造方法では、エクステンション領域２８、３６中のドーパント不純物を活性化するための熱処理の前に行われるＡＰＭ液による洗浄処理の時間を、深い不純物拡散領域４８、５６中のドーパント不純物を活性化するための熱処理の前に行われるＡＰＭ液による洗浄処理の時間より短く設定するため、エクステンション領域２８、３６中のドーパント不純物を活性化するための熱処理の前に行われるＡＰＭ液による洗浄処理の際に、エクステンション領域２８、３６が大きくエッチングされてしまうのを防止することができる。一方、深い不純物拡散領域４８、５６中のドーパント不純物を活性化するための熱処理の前に行われるＡＰＭ液による洗浄処理の際には、パーティクルや有機系の不純物を確実に除去しうるようにＡＰＭ液による洗浄処理を長く設定する。深い不純物拡散領域４８、５６中のドーパント不純物を活性化するための熱処理の前に行われるＡＰＭ液による洗浄処理の際には、エクステンション領域２８、３６のうちのゲート電極２０に近い部分はサイドウォール絶縁膜４２により覆われているため、エクステンション領域２８、３６のうちのゲート電極２０に近い部分が大きく酸化されてしまうことはなく、特段の問題は生じない。従って、本実施形態によれば、エクステンション領域２８、３６における電気抵抗を低く抑えることができ、良好な電気的特性を有する半導体装置を提供することができる。
【０１０２】
（評価結果）
次に、本実施形態による半導体装置の製造方法の評価結果について、図８乃至図１５を用いて説明する。
【０１０３】
図８は、フォトレジスト膜に対する灰化処理の時間と半導体基板表面の酸化量との関係を示すグラフである。横軸は、フォトレジスト膜に対する灰化処理の時間、即ちアッシング時間を示している。縦軸は、半導体基板表面の酸化量を示している。◆印は、灰化処理の際にＯ２ガスとＣＦ４ガスとフォーミングガスとから成る混合ガスを用いた場合を示している。■印は、灰化処理の際にＯ２ガスのみを用いた場合を示している。
【０１０４】
図８から分かるように、灰化処理時間が長くなるに伴って酸化量は増加する傾向にある。このことから、灰化処理時間を短く設定することにより、酸化量を小さく抑え得ることがわかる。
【０１０５】
また、図８から分かるように、灰化処理の際に用いるガスによって、半導体基板表面の酸化量が異なっている。Ｏ２ガスのみを用いて灰化処理を行った場合には、混合ガスを用いて灰化処理を行った場合と比較して酸化量が小さく抑えられている。
【０１０６】
図９は、フォトレジスト膜に対する灰化処理の時間とエクステンション領域における電気抵抗との関係を示すグラフである。横軸は、フォトレジスト膜に対する灰化処理の時間を示している。縦軸は、エクステンション領域における電気抵抗を示している。◆印は、灰化処理の際にＯ２ガスとＣＦ４ガスとフォーミングガスとから成る混合ガスを用いた場合を示している。■印は、灰化処理の際にＯ２ガスのみを用いた場合を示している。なお、エクステンション領域を形成する際には、ドーパント不純物としてボロンを用い、加速エネルギーを０．３ｋｅＶとし、ドーズ量を８×１０１４ｃｍ−２とした。
【０１０７】
図９から分かるように、灰化処理の際にＯ２ガスのみを用いた場合には、エクステンション領域の電気抵抗は低く抑えられている。
【０１０８】
また、図９から分かるように、灰化処理時間が長くなるに伴って、エクステンション領域における電気抵抗は大きくなる傾向がある。
【０１０９】
図８と図９とから分かるように、灰化処理時間が短いほど、半導体基板の酸化量は小さくなる傾向にあり、エクステンション領域における電気抵抗は小さくなる傾向にある。このことから、灰化処理時間を短く設定することにより、エクステンション領域における電気抵抗を小さく抑え得ることがわかる。
【０１１０】
図１０は、ＡＰＭ液による薬液処理の時間とポリシリコンのエッチング量との関係を示すグラフである。横軸は、ＡＰＭ液による薬液処理の時間を示している。縦軸は、ポリシリコンのエッチング量を示している。
【０１１１】
図１０から分かるように、ＡＰＭ液による薬液処理時間を短くすることにより、半導体基板表面が大きくエッチングされてしまうのを抑制し得ることが分かる。
【０１１２】
図１１は、ＡＰＭ液による薬液処理の時間とエクステンション領域における電気抵抗との関係を示すグラフである。横軸は、ＡＰＭ液による薬液処理の時間を示している。縦軸は、エクステンション領域における電気抵抗を示している。なお、エクステンション領域を形成する際には、ドーパント不純物としてボロンを用い、加速エネルギーを０．２ｋｅＶとし、ドーズ量を８×１０１４ｃｍ−２とした。薬液処理の際には、まず、ＳＰＭ液による薬液処理を２０分行い、この後、ＡＰＭ液による薬液処理を行った。
【０１１３】
図１１から分かるように、ＡＰＭ液による薬液処理の時間が短いほど、エクステンション領域における電気抵抗は小さくなる傾向がある。
【０１１４】
図１０と図１１とから分かるように、ＡＰＭ液による薬液処理の時間が短いほど、ＡＰＭ液による半導体基板表面のエッチング量は小さくなる傾向があり、エクステンション領域における電気抵抗は小さくなる傾向がある。このことから、ＡＰＭ液による薬液処理の時間を短く設定することにより、エクステンション領域における電気抵抗を低く抑え得ることが分かる。
【０１１５】
図１２は、エクステンション領域中のドーパント不純物を活性化するための熱処理の前処理におけるＡＰＭ液による洗浄処理の時間とエクステンション領域における電気抵抗との関係を示すグラフである。横軸はエクステンション領域中のドーパント不純物を活性化するための熱処理の前処理におけるＡＰＭ液による洗浄処理の時間を示している。縦軸は、エクステンション領域における電気抵抗を示している。
【０１１６】
図１２から分かるように、ＡＰＭ液による洗浄時間が短いほど、エクステンション領域における電気抵抗は小さくなる傾向にある。
【０１１７】
図１３は、本実施形態による半導体装置と従来の半導体装置とを比較した断面図である。図１３は、ＴＥＭ写真である。図１３における紙面左側は、従来の半導体装置の場合を示している。図１３における紙面右側は、本実施形態による半導体装置の場合を示している。
【０１１８】
図１３から分かるように、従来の半導体装置では、ゲート電極直下における半導体基板の表面の高さに対して、エクステンション領域における半導体基板表面の高さは、６．６ｎｍ低くなっている。
【０１１９】
これに対し、本実施形態による半導体装置では、ゲート電極２０直下における半導体基板１０の表面の高さに対して、エクステンション領域２８における半導体基板１０表面の高さは、４．８ｎｍ低くなっている。即ち、本実施形態では、エクステンション領域２８のエッチング量が、従来と比較して３０％程度抑制されていることが分かる。
【０１２０】
このことから、本実施形態によれば、エクステンション領域がエッチングされてしまうのを抑制し得ることが分かる。
【０１２１】
図１４は、ロールオフ特性を示すグラフである。横軸は、ゲート長Ｌｓｅｍを示している。縦軸は、しきい値電圧Ｖｔｈを示している。なお、ロールオフ特性を測定する際のドレイン電圧Ｖｄは、−１Ｖとした。●印は本実施形態による半導体装置の場合を示している。■印は、本実施形態による半導体装置のうちで最も特性が良好なものの場合を示している。○印は、従来の半導体装置の場合を示している。
【０１２２】
図１４から分かるように、本実施形態による半導体装置では、従来の半導体装置と同様に、良好なロールオフ特性が得られている。
【０１２３】
図１５は、飽和電流Ｉｏｎとリーク電流Ｉｏｆｆとの関係を示すグラフである。横軸は、飽和電流Ｉｏｎを示している。縦軸はリーク電流Ｉｏｆｆを示している。●印は本実施形態による半導体装置の場合を示している。■印は、本実施形態による半導体装置のうちで最も特性が良好なものの場合を示している。○印は、従来の半導体装置の場合を示している。
【０１２４】
図１４から分かるように、本実施形態では、従来と比較して、大きな飽和電流が得られることが分かる。
【０１２５】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１２６】
例えば、上記実施形態では、ＡＰＭ液を用いてフォトレジスト膜２２、３０を除去する際に薬液処理時間を短く設定したが、本発明の原理は、ＡＰＭ液を用いてフォトレジスト膜２２、３０を除去する場合に限定されるものではなく、フォトレジスト膜２２、３０を除去する際に他の薬液を用いる場合にも適用することができる。
【０１２７】
また、上記実施形態では、エクステンション領域中のドーパント不純物を活性化するための熱処理の前処理におけるＡＰＭ液による洗浄処理において洗浄処理時間を短く設定したが、本発明の原理は、ＡＰＭ液を用いて洗浄処理を行う場合に限定されるものではなく、半導体基板１０表面を洗浄する際に他の薬液を用いる場合にも適用することができる。
【０１２８】
また、上記実施形態では、フォトレジスト膜を剥離する際に、Ｏ２ガスより成る反応ガスとＣＦ４ガスより成る他の反応ガスとフォーミングガスとから成る混合ガスを用いる場合を例に説明したが、他の反応ガスはＣＦ４ガスに限定されるものではなく、フォトレジスト膜の剥離を促進しうるガスを適宜用いることができる。例えば、他の反応ガスとして、フッ素原子又は水素原子を含むガスを適宜用いることができる。具体的には、他の反応ガスとして、ＣＦ４ガスの他に、Ｈ２ガス、ＮＦ３ガス、Ｈ２Ｏガス、ＣＨＦ３ガス等を用いることができる。
【０１２９】
（付記１）  半導体基板に形成された第１の素子領域上及び第２の素子領域上に、ゲート絶縁膜を介してそれぞれゲート電極を形成する工程と、
前記半導体基板上及び前記ゲート電極上に、前記第１の素子領域が開口されている第１のレジスト膜を形成する工程と、
前記第１のレジスト膜及び前記ゲート電極をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第１の不純物拡散領域を形成する工程と、
前記第１のレジスト膜を灰化する第１の灰化処理工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
前記半導体基板上、前記ゲート電極上及び前記サイドウォール絶縁膜上に、前記第１の素子領域が開口されている第２のレジスト膜を形成する工程と、
前記第２のレジスト膜、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、
前記第２のレジスト膜を灰化する第２の灰化処理工程とを有し、
前記第１の灰化処理工程における灰化処理時間は、前記第２の灰化処理工程における灰化処理時間より短い
ことを特徴とする半導体装置の製造方法。
【０１３０】
（付記２）  付記１記載の半導体装置の製造方法において、
前記第１の灰化処理工程における灰化処理時間は、前記第２の灰化処理工程における灰化処理時間の０．７倍以下である
（付記３）  付記２記載の半導体装置の製造方法において、
前記第１の灰化処理工程における灰化処理時間は、前記第２の灰化処理工程における灰化処理時間の０．５倍以下である
ことを特徴とする半導体装置の製造方法。
【０１３１】
（付記４）  半導体基板に形成された第１の素子領域上及び第２の素子領域上に、ゲート絶縁膜を介してそれぞれゲート電極を形成する工程と、
前記半導体基板上及び前記ゲート電極上に、前記第１の素子領域が開口されている第１のレジスト膜を形成する工程と、
前記第１のレジスト膜及び前記ゲート電極をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第１の不純物拡散領域を形成する工程と、
酸素より成る反応ガスを用いて前記第１のレジスト膜を灰化する第１の灰化処理工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
前記半導体基板上、前記ゲート電極上及び前記サイドウォール絶縁膜上に、前記第１の素子領域が開口されている第２のレジスト膜を形成する工程と、
前記第２のレジスト膜、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、
酸素より成る反応ガスと他の反応ガスとを含む混合ガスを用いて前記第２のレジスト膜を灰化する第２の灰化処理工程とを有する
ことを特徴とする半導体装置の製造方法。
【０１３２】
（付記５）  付記４記載の半導体装置の製造方法において、
前記他の反応ガスは、フッ素原子又は水素原子を含むガスである
ことを特徴とする半導体装置の製造方法。
【０１３３】
（付記６）  付記４又は５記載の半導体装置の製造方法において、
前記混合ガスは、フォーミングガスを更に含む
ことを特徴とする半導体装置の製造方法。
【０１３４】
（付記７）  半導体基板に形成された第１の素子領域上及び第２の素子領域上に、ゲート絶縁膜を介してそれぞれゲート電極を形成する工程と、
前記半導体基板上及び前記ゲート電極上に、前記第１の素子領域が開口されている第１のレジスト膜を形成する工程と、
前記第１のレジスト膜及び前記ゲート電極をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第１の不純物拡散領域を形成する工程と、
前記第１のレジスト膜を灰化する第１の灰化処理工程と、
前記第１のレジスト膜を薬液を用いて除去する第１の薬液処理工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
前記半導体基板上、前記ゲート電極上及び前記サイドウォール絶縁膜上に、前記第１の素子領域が開口されている第２のレジスト膜を形成する工程と、
前記第２のレジスト膜、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記第１の素子領域にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、
前記第２のレジスト膜を灰化する第２の灰化処理工程と、
前記第２のレジスト膜を薬液を用いて除去する第２の薬液処理工程とを有し、前記第１の薬液処理工程における薬液処理時間は、前記第２の薬液処理工程における薬液処理時間より短い
ことを特徴とする半導体装置の製造方法。
【０１３５】
（付記８）  付記７記載の半導体装置の製造方法において、
前記第１の薬液処理工程における薬液処理時間は、前記第２の薬液処理工程における薬液処理時間の０．７倍以下である
ことを特徴とする半導体装置の製造方法。
【０１３６】
（付記９）  付記８記載の半導体装置の製造方法において、
前記第１の薬液処理工程における薬液処理時間は、前記第２の薬液処理工程における薬液処理時間の０．５倍以下である
ことを特徴とする半導体装置の製造方法。
【０１３７】
（付記１０）  付記７乃至９のいずれかに記載の半導体装置の製造方法において、
前記第１の薬液処理工程では、アンモニアと過酸化水素と水とが混合されて成る薬液を用いて前記第１のレジスト膜を除去し、
前記第２の薬液処理工程では、アンモニアと過酸化水素と水とが混合されて成る薬液を用いて前記第２のレジスト膜を除去する
ことを特徴とする半導体装置の製造方法。
【０１３８】
（付記１１）  付記７乃至１０のいずれかに記載の半導体装置の製造方法において、
前記第１の灰化処理工程の後、前記第１の薬液処理工程の前に、硫酸と過酸化水素とが混合されて成る薬液を用いて、前記第１のレジスト膜を除去する第３の薬液処理工程を更に有し、
前記第２の灰化処理工程の後、前記第２の薬液処理工程の前に、硫酸と過酸化水素とが混合されて成る薬液を用いて、前記第２のレジスト膜を除去する第４の薬液処理工程を更に有する
ことを特徴とする半導体装置の製造方法。
【０１３９】
（付記１２）  半導体基板にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記半導体基板内にドーパント不純物を導入することにより、前記ゲート電極の両側の前記半導体基板内に第１の不純物拡散領域を形成する工程と、
前記半導体基板を薬液を用いて洗浄する第１の洗浄処理工程と、
前記第１の不純物拡散領域中の前記第１のドーパント不純物を活性化するための熱処理を行う第１の熱処理工程と、
前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、前記半導体基板内にドーパント不純物を導入することにより、第２の不純物拡散領域を形成する工程と、
前記半導体基板を薬液を用いて洗浄する第２の洗浄処理工程と、
前記第２の不純物拡散領域中の前記第２のドーパント不純物を活性化するための熱処理を行う第２の熱処理工程とを有し、
前記第１の洗浄処理工程における洗浄処理時間は、前記第２の洗浄処理工程における洗浄処理時間より短い
ことを特徴とする半導体装置の製造方法。
【０１４０】
（付記１３）  付記１２記載の半導体装置の製造方法において、
前記第１の洗浄処理工程における洗浄処理時間は、前記第２の洗浄処理工程における洗浄処理時間の０．７倍以下である
ことを特徴とする半導体装置の製造方法。
【０１４１】
（付記１４）  付記１３記載の半導体装置の製造方法において、
前記第１の洗浄処理工程における洗浄処理時間は、前記第２の洗浄処理工程における洗浄処理時間の０．５倍以下である
ことを特徴とする半導体装置の製造方法。
【０１４２】
（付記１５）  付記１２乃至１４のいずれかに記載の半導体装置の製造方法において、
前記第１の洗浄処理工程及び前記第２の洗浄処理工程では、アンモニアと過酸化水素と水とが混合されて成る薬液を用いて前記半導体基板をそれぞれ洗浄する
ことを特徴とする半導体装置の製造方法。
【０１４３】
（付記１６）  付記１２乃至１５のいずれかに記載の半導体装置の製造方法において、
前記第１の不純物拡散領域を形成する工程の後で前記第１の洗浄処理工程の前に、又は、前記第１の洗浄処理工程の後で前記第１の熱処理工程の前に、塩酸と過酸化水素と水とが混合されて成る薬液を用いて前記半導体基板を洗浄する第３の洗浄処理工程を更に有し、
前記第２の不純物拡散領域を形成する工程の後で前記第２の洗浄処理工程の前に、又は、前記第２の洗浄処理工程の後で前記第２の熱処理工程の前に、塩酸と過酸化水素と水とが混合されて成る薬液を用いて前記半導体基板を洗浄する第４の洗浄処理工程を更に有する
ことを特徴とする半導体装置の製造方法。
【０１４４】
【発明の効果】
以上の通り、本発明によれば、エクステンション領域を形成する際に用いられた第１のフォトレジスト膜を除去する際の灰化処理時間を、深い不純物拡散領域を形成する際に用いられた第２のフォトレジスト膜を除去するための灰化処理時間より短く設定する。このため、第１のフォトレジスト膜を除去する際に、エクステンション領域が大きく酸化されてしまうのを防止することができる。一方、第２のフォトレジスト膜を除去する際には、第２のフォトレジスト膜を確実に除去しうるよう灰化処理時間を長く設定する。第２のフォトレジスト膜を除去する際には、エクステンション領域のうちのゲート電極に近い部分はサイドウォール絶縁膜により覆われているため、エクステンション領域のうちのゲート電極に近い部分が大きく酸化されてしまうことはない。従って、本発明によれば、エクステンション領域における電気抵抗を低く抑えることができ、良好な電気的特性を有する半導体装置を提供することができる。
【０１４５】
また、本発明によれば、エクステンション領域を形成する際に用いられた第１のフォトレジスト膜を除去する際には、Ｏ２ガスのみを用いて第１のフォトレジスト膜を灰化し、深い不純物拡散領域を形成する際に用いられた第２のフォトレジスト膜を除去する際には、混合ガスを用いて第２のフォトレジスト膜を灰化する。Ｏ２ガスのみを用いて第１のフォトレジスト膜を灰化するため、エクステンション領域が大きく酸化されてしまうのを防止することができる。一方、第２のフォトレジスト膜を除去する際には、第２のフォトレジスト膜を確実に除去しうるよう混合ガスを用いて第２のフォトレジスト膜を灰化する。第２のフォトレジスト膜を除去する際には、エクステンション領域のうちのゲート電極に近い部分はサイドウォール絶縁膜により覆われているため、エクステンション領域のうちのゲート電極に近い部分が大きく酸化されてしまうことはない。従って、本発明によれば、エクステンション領域における電気抵抗を低く抑えることができ、良好な電気的特性を有する半導体装置を提供することができる。
【０１４６】
また、本発明によれば、第１のフォトレジスト膜を除去する際のＡＰＭ液による薬液処理時間を、第２のフォトレジスト膜を除去する際のＡＰＭ液による薬液処理時間より短く設定する。このため、第１のフォトレジスト膜を除去する際に、エクステンション領域が大きく除去されてしまうのを防止することができる。一方、第２のフォトレジスト膜を除去する際には、第２のフォトレジスト膜を確実に除去しうるようＡＰＭ液による薬液処理を十分な時間で行う。第２のフォトレジスト膜を除去する際には、エクステンション領域のうちのゲート電極に近い部分はサイドウォール絶縁膜により覆われているため、エクステンション領域のうちのゲート電極に近い部分が大きくエッチングされてしまうことはない。従って、本発明によれば、エクステンション領域における電気抵抗を低く抑えることができ、良好な電気的特性を有する半導体装置を提供することができる。
【０１４７】
また、本発明によれば、エクステンション領域中のドーパント不純物を活性化するための熱処理の前に行われるＡＰＭ液による第１の洗浄処理の時間を、深い不純物拡散領域中のドーパント不純物を活性化するための熱処理の前に行われるＡＰＭ液による第２の洗浄処理の時間より、短く設定する。このため、第１の洗浄処理の際に、エクステンション領域が大きくエッチングされてしまうのを防止することができる。一方、第２の洗浄処理の際には、パーティクルや有機系の不純物を確実に除去しうるようにＡＰＭ液による洗浄処理を長く設定する。第２の洗浄処理の際には、エクステンション領域のうちのゲート電極に近い部分はサイドウォール絶縁膜により覆われているため、エクステンション領域のうちのゲート電極に近い部分が大きく酸化されてしまうことはない。従って、本発明によれば、エクステンション領域における電気抵抗を低く抑えることができ、良好な電気的特性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図３】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図４】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図５】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図６】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図７】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図８】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図９】フォトレジスト膜に対する灰化処理の時間とエクステンション領域における電気抵抗との関係を示すグラフである。
【図１０】ＡＰＭ液による薬液処理の時間とポリシリコンのエッチング量との関係を示すグラフである。
【図１１】ＡＰＭ液による薬液処理の時間とエクステンション領域における電気抵抗との関係を示すグラフである。
【図１２】ＡＰＭ液による洗浄処理の時間とエクステンション領域における電気抵抗との関係を示すグラフである。
【図１３】本発明の一実施形態による半導体装置と従来の半導体装置とを比較した断面図である。
【図１４】ロールオフ特性を示すグラフである。
【図１５】飽和電流とリーク電流との関係を示すグラフである。
【符号の説明】
１０…半導体基板
１２…素子分離領域
１４ｎ…ＮＭＯＳトランジスタが形成される領域
１４ｐ…ＰＭＯＳトランジスタが形成される領域
１６ｎ…ｎ形ウェル
１６ｐ…ｐ形ウェル
１８…ゲート絶縁膜
２０…ゲート電極
２２…フォトレジスト膜
２４…開口部
２６…ポケット領域
２８…エクステンション領域
３０…フォトレジスト膜
３２…開口部
３４…ポケット領域
３６…不純物拡散領域
３８…シリコン酸化膜
４２…サイドウォール絶縁膜
４４…フォトレジスト膜
４６…開口部
４８…不純物拡散領域
５０…ソース／ドレイン拡散層
５２…フォトレジスト膜
５４…開口部
５６…不純物拡散領域
５８…ソース／ドレイン拡散層
６０…金属膜
６２…ソース／ドレイン電極
６４ｎ…ＮＭＯＳトランジスタ
６４ｐ…ＰＭＯＳトランジスタ
【図１】
2004153076.tif 000003
【図２】
2004153076.tif 000004
【図３】
2004153076.tif 000005
【図４】
2004153076.tif 000006
【図５】
2004153076.tif 000007
【図６】
2004153076.tif 000008
【図７】
2004153076.tif 000009
【図８】
2004153076.tif 000010
【図９】
2004153076.tif 000011
【図１０】
2004153076.tif 000012
【図１１】
2004153076.tif 000013
【図１２】
2004153076.tif 000014
【図１３】
2004153076.tif 000015
【図１４】
2004153076.tif 000016
【図１５】
2004153076.tif 000017