(57)【要約】【課題】素子の設計に大きな自由度を有し、大容量化が可能な不揮発性記憶素子を提供する。また、この不揮発性記憶素子を用いた利便性に優れた不揮発性記憶回路、不揮発性記憶カード、及びそれらを用いた記憶再生装置を提供する。【解決手段】本発明の不揮発性記憶素子は、絶縁膜４を間に挟んで絶縁された第１導電体３と第２導電体５とを有し、第１導電体３と第２導電体５とが、第１導電体３と第２導電体５との間に形成された電位差によって溶断される第３導電体６により電気的に接続されている。従って、不揮発性記憶素子の集積密度を増大させることができ、不揮発性記憶素子の大容量化を図れる。さらに、第１導電体３及び第２導電体５と、第３導電体６とを、異なる幅、厚さ及び材料で形成することで、不揮発性記憶素子の記録動作の安定化及び低消費電力化が可能となる。【選択図】  図２
2004266166.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜を間に挟んで絶縁された第１導電体と第２導電体とを有し、
第１導電体と第２導電体とが、該第１導電体と該第２導電体との間に形成された電位差によって溶断される第３導電体により電気的に接続されていることを特徴とする不揮発性記憶素子。
【請求項２】
絶縁膜を間に挟んで絶縁された複数の第１導電体と複数の第２導電体と、第１導電体と第２導電体との間に与えた電位差によって溶断する第３導電体とを有し、
該第１導電体と該第２導電体とがマトリクス状に互いに交差するように配置されており、
第１導電体、絶縁膜および第２導電体からなる３層構造における、該第１導電体と該第２導電体との各交差位置において、該第１導電体及び該第２導電体の各外表面の少なくとも一部同士が、上記第３導電体により電気的に接続されていることを特徴とする不揮発性記憶素子。
【請求項３】
上記各交差位置の少なくとも１箇所における第３導電体の切断により、情報が記録されていることを特徴とする請求項２に記載の不揮発性記憶素子。
【請求項４】
上記第３導電体の幅が、上記第１導電体の幅、及び、上記第２導電体の幅よりも狭いことを特徴とする請求項１または２に記載の不揮発性記憶素子。
【請求項５】
上記第３導電体の膜厚が、上記第１導電体の膜厚、及び、上記第２導電体の膜厚よりも薄いことを特徴とする請求項１または２に記載の不揮発性記憶素子。
【請求項６】
上記第３導電体の融点が、上記第１導電体の融点、及び、上記第２導電体の融点よりも低いことを特徴とする請求項１または請求項２に記載の不揮発性記憶素子。
【請求項７】
上記第１導電体は、直線帯状であって互いに並列的に配置されており、
上記第２導電体もまた、直線帯状であって互いに並列的に配置されていることを特徴とする請求項２に記載の不揮発性記憶素子。
【請求項８】
上記第１導電体と第２導電体の各外表面を上記第３導電体により接続する箇所は、各交差位置毎に少なくとも２箇所有ることを特徴とする請求項２に記載の不揮発性記憶素子。
【請求項９】
請求項２に記載の不揮発性記憶素子が記録再生制御回路を有する半導体層上に設けられており、
複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴とする不揮発性記憶回路。
【請求項１０】
複数の上記不揮発性記憶素子が上記半導体層上に設けられており、該不揮発性記憶素子毎に記録再生制御回路を設けたことを特徴とする請求項９に記載の不揮発性記憶回路。
【請求項１１】
上記記録再生制御回路を形成するための半導体層が、基板上に設けられた非晶質Ｓｉ層、基板上に設けられた多結晶Ｓｉ層、もしくは、基板上に設けられた非晶質Ｓｉ層を局所的に温度上昇させることにより作製された多結晶Ｓｉ層のいずれかであることを特徴とする請求項９に記載の不揮発性記憶回路。
【請求項１２】
請求項２に記載の不揮発性記憶素子が、半導体層上に設けられた記録再生制御回路の上に、絶縁膜を介して設けられており、
複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴とする不揮発性記憶回路。
【請求項１３】
請求項９に記載の不揮発性記憶回路が、複数積層されて設けられていることを特徴とする不揮発性記憶回路。
【請求項１４】
複数の上記不揮発性記憶回路が有する回路入出力端子が、積層方向に重ならないように設けられていることを特徴とする請求項１３に記載の不揮発性記憶回路。
【請求項１５】
外部入出力端子に接続された記憶回路選択回路を有し、複数の上記不揮発性記憶回路の回路入出力端子が、該記憶回路選択回路に接続され、該記憶回路選択回路には、記録再生を行う不揮発性記憶回路を選択する第１の選択信号と、選択された不揮発性記憶回路の活性化すべき第１導電体および第２導電体を選択する第２の選択信号と、記録再生すべき情報信号とが、外部入出力端子を介して入力されることを特徴とする請求項１３に記載の不揮発性記憶回路。
【請求項１６】
請求項９ないし１５の何れか１項に記載の上記不揮発性記憶回路が、カード状基板上に設けられたことを特徴とする不揮発性記憶カード。
【請求項１７】
請求項１から請求項８のいずれか１項に記載の不揮発性記憶素子、もしくは、請求項９から請求項１５のいずれか１項に記載の不揮発性記憶回路、もしくは、請求項１６に記載の不揮発性記憶カードに対して、情報の記録再生を行うことを特徴とする記録再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性記憶素子に関するものである。
【０００２】
【従来の技術】
従来の不揮発性記憶素子として、例えば図２３に示すような、導電体パターン１００の一部のパターン幅を狭くした切断部１０１を有するヒューズ素子が知られている（例えば、特許文献１参照）。
【０００３】
図２３に示すヒューズ素子は、一様な膜厚を有する導電体パターン１００と切断部１０１とを有しており、記録情報に対応して、導電体パターン１００よりも狭い幅を有する切断部１０１の両端に電位差を形成し、切断部１０１を溶断することが可能な電流Ｉを流すことにより、情報の記録が行われる。
【０００４】
また、切断部１０１が溶断されているか否かによる導通の有無を確認することにより、情報の再生が行われる。
【０００５】
【特許文献１】
特開２００２−１９７８８４号公報（２００２年７月１２日公開）
【０００６】
【発明が解決しようとする課題】
ところが、上記従来の構成では、以下に記す要因により、個々の不揮発性記憶素子（ヒューズ素子）の寸法が大きくなり、単位面積あたりに形成し得る素子数が制限されるため、記憶容量が小さくなるという問題を有している。
【０００７】
第１の理由としては、導電体パターン１００において、正極性の電圧を印加する部分と負極性の電圧を印加する部分とが２次元的な広がりを持つからである。
【０００８】
第２の理由としては、導電体パターン１００がパターニングし得る最小線幅より広くなるからである。
【０００９】
例えば、図２３に示すヒューズ素子においては、該素子が平面的に設けられているため、導電体パターン１００の膜厚と切断部１０１の膜厚とが等しくなっている。ここで、導電体パターン１００の溶断を発生させず、切断部１０１のみで溶断を発生させるためには、上述のように切断部１０１の幅を導電体パターン１００の幅よりも狭くして、切断部１０１における電気抵抗を高くすることが必要である。その結果、切断部１０１のみの温度が上昇し、導電体パターン１００において溶断が発生せず、切断部１０１のみを溶断することが可能となる。
【００１０】
ところで、導電体等のパターン寸法に関して実現可能な最小線幅は、パターニングプロセスにより決定されるものであり、パターニング装置の能力にもよるが、０．１μｍから０．５μｍ程度の最小線幅を実現することが可能である。
【００１１】
ここで、図２１に示すヒューズ素子においては、切断部１０１の幅を最小線幅より狭くすることはできないので、この最小線幅を切断部１０１のパターン幅とすることが必要となる。一方、導電体パターン１００の幅は、電流Ｉが流れた際に、導電体パターンの溶断が発生しないように、切断部１０１の幅よりも広い幅であることが必要である。従って、ヒューズ素子の配線である導電体パターン１００の幅を、パターニングプロセスにより形成可能な最小線幅より広くせざるを得ないために、記憶容量の増大が阻害されることになる。
【００１２】
また、図２３に示すヒューズ素子においては、導電体パターン１００と切断部１０１とが、同一材質であり、かつ、同一膜厚の材料で構成されている。そのため、これらのパターン幅のみを調整することで溶断発生の有無を制御することが必要となるので、ヒューズ素子設計の自由度が少ないという問題が存在する。
【００１３】
本発明は、上記問題点を解決するためになされたもので、その目的は、素子の設計において大きな自由度を有し、大容量化が可能な不揮発性記憶素子を提供することにある。さらに、本発明の目的は、該不揮発性記憶素子を用いた利便性に優れた不揮発性記憶回路、不揮発性記憶カード、および、それらを用いた記録再生装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記の課題を解決する本発明の不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カード、及び、記録装置は以下のようなものである。
【００１５】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、絶縁膜を間に挟んで絶縁された第１導電体と第２導電体とを有し、第１導電体と第２導電体とが、該第１導電体と該第２導電体との間に形成された電位差によって溶断される第３導電体により電気的に接続されていることを特徴としている。
【００１６】
上記の構成により、絶縁膜を介して設けられた第１導電体と第２導電体とを第３導電体で接続し、該第３導電体を溶断部とすることで、各導電体を平面的ではなく、立体的に配置することができる。これによって、第１導電体と第２導電体とを平面的に配置する構成と比較して、個々の不揮発性記憶素子の占有面積を小さくすることができる。従って、不揮発性記憶素子の単位面積あたりの記憶容量を増大させることができるので、本発明は、記憶容量の大きなヒューズ型の不揮発性記憶素子を提供することができる。
【００１７】
また、情報記録のために溶断される部分が、第３導電体として、第１導電体および第２導電体とは別に設けられていることによって、従来の導電体パターン及び切断部の平面的な配置と比較して、第３導電体の素材選択や、パターン幅選択、あるいは膜厚選択の自由度が増すと共に、各導電体のパターン幅が互いに及ぼしあう制約が緩和される。また、第１導電体および第２導電体に積層構造を取らせたことにより、第１導電体および第２導電体の膜厚設定の自由度も増す。そのため、個々の不揮発性記憶素子の設計において自由度を高めることができる。
【００１８】
さらに、各導電体（第１導電体、第２導電体、第３導電体）によって、材質や膜厚を適宜変更することもできるため、個々の不揮発性記憶素子について記憶容量をより増大させることも可能となる。また、例えば、第１導電体及び第２導電体より融点が低く溶断し易い材料で、第３導電体を形成することができるので、不揮発性記憶素子の消費電力を下げる等の設計も容易になる。
【００１９】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、絶縁膜を間に挟んで絶縁された複数の第１導電体と複数の第２導電体と、第１導電体と第２導電体との間に与えた電位差によって溶断する第３導電体とを有し、該第１導電体と該第２導電体とがマトリクス状に互いに交差するように配置されており、第１導電体、絶縁膜および第２導電体からなる３層構造における、該第１導電体と該第２導電体との各交差位置において、該第１導電体及び該第２導電体の各外表面の少なくとも一部同士が、上記第３導電体により電気的に接続されていることを特徴としている。
【００２０】
上記の構成により、複数の第１導電体と複数の第２導電体とから、それぞれ１つずつ第１導電体と第２導電体とを選択して電位差を与えることにより、その交差位置に存在する第３導電体に対し、記録再生を実施することが可能となる。
【００２１】
すなわち、選択された１つの第１導電体と、選択された１つの第２導電体とにより、溶断したい（情報を記録したい）第３導電体を特定し選択すること、または、第３導電体の断接状態を検出すること（情報の再生）が可能となる。従って、第１導電体と第２導電体とを特定することにより、記録再生を行うべき位置情報を特定することのできる不揮発性記憶素子を形成することが可能となる。
【００２２】
情報を記録する場合には、選択した第１導電体と第２導電体とに電位差を与えることにより、第３導電体を溶断することが可能な電流を流せばよい。また、情報を再生する場合には、選択した第１導電体と第２導電体とに、第３導電体を溶断することのない程度の電位差を与えることにより、第３導電体の導通の有無を確認すればよい。例えば、第１導電体に対して電圧を印加することにより、第３導電体が溶断されていない第２導電体には、第１導電体に印加した電圧に対応した電位が誘起され、第３導電体が溶断された第２導電体には、第１導電体に印加した電圧に対応した電位が誘起されない。従って、第１導電体に電圧を印加し、個々の第２導電体の電位を調べることにより、第３導電体の溶断の有無、すなわち、記録情報を判別することが可能となる。
【００２３】
このように、上記不揮発性記憶素子の構成では、各交差位置に、１つの単位記憶素子が形成されているとみなすことができる。すると、各交差位置では、第１導電体と第２導電体とに積層構造を取らせているので、単位記憶素子の占有面積を小さくすることができる。この結果、複数の単位記憶素子を集積した不揮発性記憶素子の単位面積あたりの記憶容量を上げることができる。
【００２４】
しかも、既に説明したとおり、第３導電体の素材選択には自由度が有り、かつ第３導電体の形成を第１導電体及び第２導電体の形成と別工程で行うため、第３導電体のパターン幅が、第１導電体及び第２導電体のパターン幅から受ける制約を緩和することができる。すなわち、各導電体のパターン幅をできるだけ細く設定して、さらに記憶容量を上げたり、低消費電力化を図ったりしやすくなる。
【００２５】
このように、単位記憶素子の占有面積を小さくできる上に、各導電体の設計に自由度が有るので、大容量で低消費電力の不揮発性記憶素子を実現することができる。
【００２６】
また、例えば、帯状の第１導電体の配列上に絶縁膜を積層し、その上に帯状の第２導電体の配列を積層したとすると、第２導電体をマスクとした絶縁膜のエッチングを行うことにより、第１導電体と第２導電体との接続部分を、その交差位置において露出させることが、絶縁膜のパターニングと同時に可能となる。この結果、不揮発性記憶素子形成プロセスの簡略化による低コスト化が実現する。
【００２７】
さらに、この場合、上記不揮発性記憶素子は、第１導電体、第２導電体、及び、第３導電体それぞれについて、同一形状のパターンを同一間隔で、屈曲部を有することなく、規則正しく配列することが可能である。従って、パターニングプロセスの最適化を行うことにより、より狭い幅の最小線幅を形成することが可能であり、記憶容量の大きな不揮発性記憶素子を形成することができる。
【００２８】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、上記の構成に加えて、上記各交差位置の少なくとも１箇所における第３導電体の切断により、情報が記録されていることを特徴としている。
【００２９】
これにより、既に説明したとおり、大容量の情報を記録した不揮発性記憶素子を提供することができる。
【００３０】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、上記の構成に加えて、上記第３導電体の幅が、上記第１導電体の幅、及び、上記第２導電体の幅よりも狭いことを特徴としている。
【００３１】
上記の構成により、上記の効果に加えて、配線パターンである第１導電体の幅と第２導電体の幅に対して、溶断部である第３導電体の幅を狭くすることにより、第３導電体の抵抗を大きくすることが可能となる。従って、第１導電体と第２導電体との間に電位差を形成すると、第１導電体と第２導電体とを接続する第３導電体に電流が流れ、抵抗の大きい第３導電体のみにおいて温度を上昇させることができる。この結果、第３導電体のみを安定して溶断することが可能となるので、不揮発性記憶素子の記録動作を安定化することができる。
【００３２】
なお、ここで言う導電体の幅とは、各導電体において電流の流れる方向と直交する方向の長さのことを意味する。すなわち、各導電体によって形成される配線の幅と言うこともできる。
【００３３】
また、第１導電体の幅と該第２導電体の幅とを、概ね等しくすると、第１導電体と第２導電体の断線を抑制し、かつ、最大の記憶容量を得ることができるという効果が有る。第１導電体の幅と第２導電体の幅とが、概ね等しくない場合、より細い導電体において、断線不良が発生し易くなる。したがって、両者の幅を、断線不良が発生しない程度の幅で、概ね等しくすることにより、断線を抑制するとともに、最大の記憶容量を実現することができる。
【００３４】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００３５】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、上記の構成に加えて、上記第３導電体の膜厚が、上記第１導電体の膜厚、及び、上記第２導電体の膜厚よりも薄いことを特徴としている。
【００３６】
上記の構成により、上記の効果に加えて、配線パターンである第１導電体の膜厚と第２導電体の膜厚に対して、切断部である第３導電体の膜厚を薄くすることにより、第３導電体の抵抗を大きくすることが可能となる。従って、第１導電体と第２導電体との間に電位差を形成すると、第１導電体と第２導電体とを接続する第３導電体に電流が流れ、抵抗の大きい第３導電体のみにおいて温度を上昇させることができる。この結果、第３導電体のみを安定して溶断することが可能となるので、不揮発性記憶素子の記録動作を安定化することができる。
【００３７】
なお、ここで言う導電体の膜厚とは、各導電体が積層される方向の厚さのことを意味する。
【００３８】
また、上記第１導電体の膜厚と上記第２導電体の膜厚とを、概ね等しくすると、第１導電体と第２導電体の断線を抑制し、かつ、最大の記憶容量を得ることができるという効果が有る。
【００３９】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。特に、本発明として記載した構成を、第３導電体の幅に関して前記発明として記載した構成と組み合わせることにより、第３導電体のみの溶断をさらに安定化させることができる。
【００４０】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、上記の構成に加えて、上記第３導電体の融点が、上記第１導電体の融点、及び、上記第２導電体の融点よりも低いことを特徴としている。
【００４１】
上記の構成により、上記の効果に加えて、より融点の低い材料を用いた第３導電体において、溶断が発生しやすくなるので、第３導電体のみを安定して溶断することが可能となる。また、第３導電体を溶断するために、第１導電体及び第２導電体の間に設ける電位差を小さくすることもできる。この結果、安定した記録再生及び／または低消費電力を実現する不揮発性記憶素子を提供することができる。
【００４２】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。特に、本発明として記載した構成を、第３導電体の幅または膜厚に関して前記発明として記載した各構成と組み合わせることにより、本発明の効果をさらに増大させることができる。
【００４３】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、上記の構成に加えて、上記第１導電体が、直線帯状であって互いに並列的に配置されており、
上記第２導電体もまた、直線帯状であって互いに並列的に配置されていることを特徴としている。
【００４４】
上記の構成により、上記の効果に加えて、不揮発性記憶素子の記憶容量をさらに大きくすることができる。すなわち、第１導電体、及び、第２導電体が、いずれも、直線帯状の導電体で構成され、屈曲部を有さないことにより、単位面積当たりにおける交差位置の数を、屈曲部を持つ構成に比べて増やすことができる。すなわち、交差位置に設けることが可能な第３導電体の数を増やすことができるので、不揮発性記憶素子の記憶容量をさらに増大させることができる。
【００４５】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、上記の構成に加えて、上記第１導電体と第２導電体の各外表面を上記第３導電体により接続する箇所は、各交差位置毎に少なくとも２箇所有ることを特徴としている。
【００４６】
上記の構成により、上記の効果に加えて、不揮発性記憶素子の断線不良を低減することが可能となる。
【００４７】
すなわち、上記第１導電体と第２導電体とが、一箇所のみで、上記第３導電体により接続されている場合、形成プロセスにおいて存在する塵埃等に起因する第３導電体の断線等が発生すると、その第３導電体に対して記録を行うことができないので、不揮発性記憶素子自体が不良品になってしまう。これにより、該不揮発性記憶素子は初期不良の素子数が増加することになる。
【００４８】
これに対して、上記第１導電体と第２導電体とが各交差位置毎に２箇所以上の部分で、該第３導電体により接続されている場合、一方の第３導電体が断線を発生した場合においても、他方の第３導電体が、第１導電体と第２導電体とを接続しているので、断線による初期不良素子を大幅に低減することができる。
【００４９】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００５０】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の不揮発性記憶素子が記録再生制御回路を有する半導体層上に設けられており、複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴としている。
【００５１】
上記の構成により、回路入出力端子から入力されるアドレス情報、及び、記録情報に基づいて、記録再生制御回路が、第１導電体、及び、第２導電体を選択し、選択された第１導電体と第２導電体とを接続する第３導電体を選択し、情報の記録再生を実施することが可能となる。
【００５２】
すなわち、本発明の不揮発性記憶回路においては、それぞれの第１導電体、及び、第２導電体を直接選択することなく、回路入出力端子に対して、アドレス情報と記録情報だけを入力することにより、第１導電体、及び、第２導電体が選択され、第３導電体に対する記録再生が行われる。従って、不揮発性記憶回路としての利便性が格段に改善される。
【００５３】
なお、本発明中に記載した不揮発性記憶素子の構成を、前記発明として記載した不揮発性記憶素子の各構成と、必要に応じて任意に組み合わせてもよい。
【００５４】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、複数の上記不揮発性記憶素子が上記半導体層上に設けられており、該不揮発性記憶素子毎に記録再生制御回路を設けたことを特徴としている。
【００５５】
上記の構成により、上記の効果に加えて、欠陥による記憶容量の低下を抑制することが可能となる。
【００５６】
広い面積に渡って本発明の不揮発性記憶素子を構成する場合、長い配線長を有する第１導電体、及び、第２導電体を設けることが必要となる。ここで、長い配線長の一箇所が欠陥により断線すると、断線した導電体に接続された複数の第３導電体は、もはや、記憶素子として作動しなくなる。この場合、一箇所の欠陥により、多数の記憶素子が失われることになる。
【００５７】
これに対して、本発明の不揮発性記憶回路は、不揮発性記憶回路上に、複数の不揮発性記憶素子を有しており、該不揮発性記憶素子毎に記録再生制御回路を設けたので、個々の不揮発性記憶素子における配線長が、相対的に短くなる。これにより、一箇所の断線により失われる記憶素子の数を低減することが可能となる。
【００５８】
また、複数の不揮発性記憶素子に対して、唯一の記録再生制御回路を設けることも可能であるが、この場合、記憶再生制御回路から離れた位置に設けられる不揮発性記憶素子への配線長が長くなり、一箇所の欠陥により、多数の記憶素子が失われるおそれが高くなる問題が発生する。さらに、唯一の記録再生制御回路から複数の不揮発性記憶素子に対し配線するので、１本当たりの配線の幅を細くせざるを得ない。
【００５９】
従って、複数の不揮発性記憶素子が、それぞれに対応した記録再生制御回路を有する構成とすることで、それぞれの記録再生制御回路に対して、配線の幅を相対的に広げることができる。すなわち、広い幅の配線により、アドレス情報や記録情報を入力し、記録再生制御回路の近くに配置された不揮発性記憶素子に対する記録再生を実施することができるので、配線欠陥による記憶素子の損失を低減することが可能となる。
【００６０】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、上記記録再生制御回路を形成するための半導体層が、基板上に設けられた非晶質Ｓｉ層、基板上に設けられた多結晶Ｓｉ層、もしくは、基板上に設けられた非晶質Ｓｉ層を局所的に温度上昇させることにより作製された多結晶Ｓｉ層のいずれかであることを特徴としている。
【００６１】
上記の構成により、上記の効果に加えて、基板材料が限定されることがなくなり、低価格で、かつ、記憶容量の大きい不揮発性記憶回路を形成することが可能となる。
【００６２】
記録再生制御回路は、アドレス情報に応じて、第１導電体、及び、第２導電体を選択し、情報の記録再生のための電圧を、第１導電体、及び、第２導電体へと印加する回路であり、一般的に、Ｓｉ単結晶基板上に形成された半導体回路で構成される。しかしながら、Ｓｉ単結晶基板が高価であるため、Ｓｉ単結晶基板上に形成された不揮発性記憶回路も高価なものとなってしまう。
【００６３】
本発明の不揮発性記憶回路は、その記録再生制御回路として、プラスチック等の基板上に設けられた非晶質Ｓｉ層、もしくは、多結晶Ｓｉ層に形成された半導体回路を用いることが可能である。この場合、不揮発性記憶回路の低価格化が実現する。
【００６４】
また、本発明の不揮発性記憶回路の記憶再生制御回路として、上記非晶質Ｓｉ層を局所的に温度上昇させることにより形成された多結晶Ｓｉ層に設けられた半導体回路を用いることが可能である。もし、非晶質Ｓｉ層上に形成された半導体回路を用いるとすると、該非晶質Ｓｉにおける電子移動度が小さいため、記録再生制御回路の動作速度が低くなり、記録再生速度の低下を招く。しかしながら、上記多結晶Ｓｉは、大きな電子移動度を有しており、非晶質Ｓｉよりも高速な記録再生を実現することができる。従って、本発明の不揮発性記憶回路を、低価格で、記憶容量が大きく、かつ、高速記録再生可能な不揮発性記憶回路とすることができる。
【００６５】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００６６】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、上記不揮発性記憶素子が、半導体層上に設けられた記録再生制御回路の上に、絶縁膜を介して設けられており、複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴としている。
【００６７】
上記の構成により、上記の効果に加えて、不揮発性記憶回路の記憶容量をさらに増大させることが可能となる。
【００６８】
本発明の不揮発性記憶回路においては、上記記録再生制御回路上に、絶縁膜を介して、不揮発性記憶素子を立体的に設けたので、基板上の面を有効に活用することが可能となる。この結果、不揮発性記憶回路の記憶容量を増大させること、または、不揮発性記憶回路を小型化することができる。
【００６９】
なお、記録再生制御回路と不揮発性記憶素子との電気的配線の干渉を避けるため、該記録再生制御回路と不揮発性記憶素子の第１導電体、及び、第２導電体をビアホール等により垂直配線接続することが好ましい。
【００７０】
また、複数の不揮発性記憶素子のそれぞれに対して、記録再生制御回路を有する場合においても、各記録再生制御回路の上に絶縁膜を形成し、該絶縁膜上に、対応する不揮発性記憶素子を設けることによって、同様な効果が得られる。
【００７１】
なお、本発明中に記載した不揮発性記憶素子の構成を、前記発明として記載した不揮発性記憶素子の各構成と、必要に応じて任意に組み合わせてもよい。
【００７２】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、上記不揮発性記憶回路が、複数積層されて設けられていることを特徴としている。
【００７３】
上記の構成により、上記の効果に加えて、複数の不揮発性記憶回路が積層されることにより、積層数に応じて、その記憶容量を増大させることができる。
【００７４】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００７５】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、複数の上記不揮発性記憶回路が有する回路入出力端子が、積層方向に重ならないように設けられていることを特徴としている。
【００７６】
上記の構成により、上記の効果に加えて、積層された複数の不揮発性記憶回路が有するそれぞれの回路入出力端子に対して、アドレス情報や記録情報を直接入出力することが可能となる。すなわち、それぞれの不揮発性記憶回路の回路入出力端子が、積層方向に重ならないことにより、それぞれの回路入出力端子を全て露出させることができる。従って、露出した全ての回路入出力端子に対して、例えば記録再生装置内に設けられた接続ピンを接触させることにより、それぞれの不揮発性記憶回路に対する記録再生を行うことが可能となり、高速な記録再生動作を実現することができる。
【００７７】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、外部入出力端子に接続された記憶回路選択回路を有し、複数の上記不揮発性記憶回路の回路入出力端子が、該記憶回路選択回路に接続され、該記憶回路選択回路には、記録再生を行う不揮発性記憶回路を選択する第１の選択信号と、選択された不揮発性記憶回路の活性化すべき第１導電体および第２導電体を選択する第２の選択信号と、記録再生すべき情報信号とが、外部入出力端子を介して入力されることを特徴としている。
【００７８】
上記の構成により、複数の不揮発性記憶回路で構成された大容量の不揮発性記憶回路に対して、情報の記録再生を行うのに必要な簡便な情報の入出力を、簡単な構成で行うことが可能となる。
【００７９】
すなわち、同じ外部入出力端子を介して、第１の選択信号、第２の選択信号および情報信号が記憶回路選択回路に入力され、これによって記録再生すべき不揮発性記憶回路中の記録再生すべき第３導電体を選択して、情報を記録することができる。従って、例えば、記録再生装置は、各不揮発性記憶回路が備えている回路入出力端子に個別にアクセスして、記録再生すべき第３導電体を選択する信号や、記録再生信号の授受を行う構成を必要としない。
【００８０】
従って、本発明の不揮発性記憶回路によれば、上記の効果に加えて、複数の不揮発性記憶回路が積層された不揮発性記憶回路において、外部入出力端子の数を低減することができる。すなわち、情報の記録再生を行うための入出力回路を簡素化することが可能となり、利便性に優れた不揮発性記憶回路を提供することができる。
【００８１】
なお、第１の選択信号によって選択された不揮発性記憶回路の記録再生制御回路が、第２の選択信号によって選択された第１導電体および第２導電体に対し、第３導電体が溶断するのに必要な電圧を情報信号に基づいて生成して印加し、記録を行う。
【００８２】
また、情報再生を行う際にも、同様に、第１の選択信号によって選択された不揮発性記憶回路から、第２の選択信号によって選択された第３導電体の溶断の有無を検出した情報信号が回路入出力端子から取り出され、記憶回路選択回路により、外部入出力端子へと出力することが可能である。
【００８３】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００８４】
本発明に係る不揮発性記憶カードは、上記の課題を解決するために、上記不揮発性記憶回路が、カード状基板上に設けられたことを特徴としている。
【００８５】
上記の構成により、大きな記憶容量の不揮発性記憶回路を有する可搬性及び利便性に優れた不揮発性記憶カードを実現することが可能である。
【００８６】
なお、本発明中に記載した不揮発性記憶回路の構成を、前記発明として記載した不揮発性記憶回路の各構成と、必要に応じて任意に組み合わせてもよい。
【００８７】
本発明に係る記録再生装置は、上記の課題を解決するために、上記不揮発性記憶素子、もしくは、上記不揮発性記憶回路、もしくは、上記不揮発性記憶カードに対して、情報の記録再生を行うことを特徴としている。
【００８８】
上記の構成により、可動部を持たない信頼性に優れた大容量記録再生装置を実現することが可能である。従来の大容量記録再生装置は、ハードディスクや光ディスクのように、ディスク回転機構やヘッドアクセス機構等の可動部が必要なので、ヘッドクラッシュ等の駆動機構の故障により、装置の信頼性に問題が存在した。
【００８９】
これに対して、本発明の記録再生装置は、不揮発性記憶素子の第１導電体および第２導電体に記録用の電圧または再生用の電圧を印加することで、記録再生を行うことができるので、記録再生に固定的なコネクタ等を適用することができる。したがって、可動部を有さず、極めて信頼性の高い記録再生装置を実現することができる。
【００９０】
また、従来の記録再生装置として、半導体回路で構成された記憶素子（フラッシュメモリー等）を用いた記録再生装置があるが、複雑な半導体回路をＳｉ基板上に形成することが必要であり、記憶素子が高価なものとなり、動画等の情報を長時間にわたり記憶する素子としては不適格であった。
【００９１】
これに対して、本発明の不揮発性記憶素子、及び、不揮発性記憶回路は、配線パターンである第１導電体と第２導電体の交差点において、第１導電体と第２導電体とを接続する第３導電体を有するという、極めて簡単な構成により、情報の記録再生が可能であり、低価格かつ大容量な不揮発性記憶素子、及び、不揮発性記憶回路を提供することが可能である。また、該不揮発性記憶素子、及び、該不揮発性記憶回路を積層して配置することにより、さらに大容量の不揮発性記憶素子を提供することが可能である。
【００９２】
従って、本発明に係る上記不揮発性記憶素子、もしくは、上記不揮発性記憶回路、もしくは、上記不揮発性記憶カードを用いた記録再生装置においては、動画等の大容量の情報を安価な不揮発性記憶素子に記憶することが可能となる。
【００９３】
また、本発明に係る上記不揮発性記憶素子、もしくは、上記不揮発性記憶回路、もしくは、上記不揮発性記憶カードを用いた記録再生装置を携帯可能な記録再生装置とすることにより、動画等の大容量の情報を安価な不揮発性記憶素子に、低消費電力で記憶することが可能な、携帯性に優れた記録再生装置を実現することができる。
【００９４】
【発明の実施の形態】
以下、本発明の不揮発性記憶素子、不揮発性記憶回路、及び、不揮発性記憶カードについて、図面を参照しながら詳細に説明する。
【００９５】
（本発明の技術的思想）
本発明の不揮発性記憶素子は、例えば図２に示すように、絶縁膜（４）を間に挟んで絶縁された第１導電体（３）と第２導電体（５）とを有し、第１導電体（３）と第２導電体（５）とが、該第１導電体（３）と該第２導電体（５）との間に形成された電位差によって溶断される第３導電体（６）により接続されている、情報を記録することを特徴としている。
【００９６】
すなわち、本発明の不揮発性記憶素子においては、第１に、第１導電体と第２導電体とに絶縁状態の積層構造を取らせたことにより、不揮発性記憶素子の占有面積を縮小し、第２に、第３導電体を上記積層構造とは別に設けることにより、不揮発性記憶素子の設計の自由度を高めることが、重要な狙いである。
【００９７】
不揮発性記憶素子の設計の自由度を高めることができるのは、第３導電体の素材選択の自由度が増すからであり、また、各導電体のパターン幅または膜厚が互いに及ぼしあう制約が緩和されるからである。
【００９８】
このように、本発明によれば、情報記録のために第３導電体が溶断される確実性を増したり、より低い電圧印加で第３導電体を溶断させたり、各導電体の材質や膜厚を適宜選択することによって、一定の大きさの不揮発性記憶素子において記憶容量を増大させたりすることが可能となる。
【００９９】
（不揮発性記憶素子の構成例１）
図１は、本発明の不揮発性記憶素子の平面図を示しており、図２は、図１におけるＡ−Ａ’断面の一部を説明する図である。
【０１００】
本発明の不揮発性記憶素子は、図２に示すように、後述する記録再生制御回路が設けられた基板１上に、該記録再生制御回路との電気的干渉を避けるための絶縁膜２、第１導電体３、絶縁膜４、第２導電体５が順次積層され、第１導電体３と第２導電体５とを、電気的に接続する第３導電体６が設けられている。
【０１０１】
ここで、第１導電体３と第２導電体５との間に、電位差を形成することにより、第１導電体３と第２導電体５とを電気的に接続する部分の第３導電体６に、上記電位差に応じた電流が流れ、該接続部分の第３導電体６の温度が上昇する。上記電位差が十分に大きければ、該温度上昇により、第３導電体６の接続部分において、第３導電体６が溶断し、第１導電体３と第２導電体５との電気的接続が断たれる。
【０１０２】
本発明の不揮発性記憶素子は、上記第３導電体６による電気的な接続の有無により情報を記録再生するものである。
【０１０３】
この場合、第３導電体６の溶断に関わるファクタは、第３導電体６の抵抗値であり、その抵抗値は第３導電体６の材質と、線幅または厚みとによって決まる。また、第３導電体６の材質によって決まる融点が、第１導電体３及び第２導電体５と比較して低い方が、溶断し易いため、消費電力の点で有利である。
【０１０４】
図１は、上記不揮発性記憶素子の一実施例を示すものであり、複数の直線帯状の第１導電体３（Ｘ１，Ｘ２，・・・，Ｘ８）が、互いに平行に配置され、第１導電体３と直交する方向に、複数の直線帯状の第２導電体５（Ｙ１，Ｙ２，・・・，Ｙ１０）が配置されている。すなわち、第１導電体３と第２導電体５とは、間に設けられた絶縁膜４により非接触状態を維持して直交するように配置されている。
【０１０５】
そして、第１導電体３と第２導電体５とが交差する部分（交差位置）に、第１導電体３と第２導電体５とを電気的に接続する第３導電体６が設けられている。具体的には、第３導電体６は、上記交差位置における３層構造において、第１導電体３と第２導電体５との外表面の少なくとも一部同士を接続している。
【０１０６】
上記の構成において、例えば、特定の第１導電体Ｘ４と特定の第２導電体Ｙ３との間に、電位差を形成し、第１導電体Ｘ４から第２導電体Ｙ３へ電流を流すとした場合、第１導電体Ｘ４と第２導電体Ｙ３との交差位置に形成された第３導電体６が溶断され、情報が第３導電体６の溶断という形で記録される。
【０１０７】
また、上記第１導電体Ｘ４、もしくは、上記第２導電体Ｙ３のいずれかに、上記電位差が形成されないように電圧を印加し、他方の導電体に誘起される電位を測定することにより、第３導電体６の溶断の有無を、記録情報として再生することができる。
【０１０８】
すなわち、本発明の不揮発性記憶素子においては、選択された１つの第１導電体３と、選択された１つの第２導電体５との間に電位差を設け、該第１導電体３と該第２導電体５とを接続する第３導電体６を溶断することにより、情報の記録が実現する。また、該第１導電体３、もしくは、該第２導電体５のいずれか一方の導電体に、上記第３導電体６における溶断が発生しない程度の電圧を印加し、他方の導電体の電位を検出することにより、第３導電体６の溶断の有無を判断し、情報の再生が実現する。
【０１０９】
（不揮発性記憶素子の製造方法）
次に、図３、及び、図４を用いて、本発明の不揮発性記憶素子の形成方法について説明する。
【０１１０】
図３の（ａ），（ｂ），（ｃ）は、第１導電体３、第２導電体５の形成方法を説明する断面図である。図３の（ａ），（ｂ）は、図１のＡ−Ａ’に垂直な方向（第２導電体５の延伸方向）の断面で見たある時点の製造工程を示しており、図３の（ｃ）は、図１のＡ−Ａ’断面で見た別の時点の製造工程を示している。従って、第１導電体３の様子が、図３の（ａ），（ｂ）と、図３の（ｃ）とで異なっている。
【０１１１】
まず、図３（ａ）に示すように、後述する記録再生制御回路が設けられた基板１上に、該記録再生制御回路との電気的干渉を避けるための絶縁膜２を設けた後、第１導電体３がダマシン法により形成される。
【０１１２】
次に、図３（ｂ）に示すように、第１導電体３と第２導電体５とを電気的に絶縁する絶縁膜４が形成される。
【０１１３】
最後に、図３（ｃ）に示すように、第２導電体５がダマシン法により形成される。
【０１１４】
ここで、第１導電体３、及び、第２導電体５としては、電気抵抗の小さいＡｌやＡｌ合金（ＡｌＴｉ，ＡｌＣｕ等）、もしくは、ＣｕやＣｕ合金（ＣｕＴｉ，ＣｕＡｌ等）を用いることが可能である。
【０１１５】
また絶縁膜２，４としては、Ｓｉ酸化膜（例えば、ＳｉＯ２），Ｓｉ窒化膜（例えば、Ｓｉ３Ｎ４），Ｔａ酸化膜（例えば、Ｔａ２Ｏ３）等の無機系絶縁膜を用いても良いし、光硬化性樹脂や熱硬化性樹脂等の有機系絶縁膜を用いることも可能である。
【０１１６】
また、第１導電体３及び第２導電体５をダマシン法により形成する際、絶縁体７，８として、上記絶縁膜２，４と同様な材料を用いることが可能である。
【０１１７】
また、ここでは、第１導電体３、及び、第２導電体５をダマシン法により形成する方法について説明したが、マスキングプロセスとエッチングプロセスを用いて導電性材料をパターニングすることにより第１導電体３、及び、第２導電体５を形成することも可能である。
【０１１８】
ただし、この方法によると、パターニングにより凹凸状に形成された第１導電体上に、絶縁膜および第２導電体が形成され、さらに、第２導電体がパターニングされるため、不揮発性記憶素子の表面には、第１導電体と第２導電体のパターン形状に対応した凹凸が形成されることになる。このような凹凸の増加に伴い、第１導電体と第２導電体との短絡不良や、第２導電体の断線不良等が発生し易くなる。
【０１１９】
これに対して、ダマシン法により第１導電体３及び第２導電体５を設けることにより、第１導電体３と第２導電体５が平面的に形成されるため、このような短絡不良や断線不良の発生を抑えることが可能となる。従って、第１導電体３、及び、第２導電体５は、ダマシン法により形成されることが望ましい。
【０１２０】
次に、図４の（ａ），（ｂ），（ｃ）は、図３（ｃ）に示す製造工程の後に、第３導電体６を形成する方法を説明する図である。図４の（ａ），（ｂ），（ｃ）は、いずれも、図１のＡ−Ａ’断面で見た製造工程を示している。
【０１２１】
まず、図４（ａ）においては、第２導電体５をマスクとして、絶縁体８、及び、不要な絶縁膜４の選択的エッチング除去を行う。ここで、絶縁膜４の選択的エッチング除去は、少なくとも、第１導電体３が露出するまで行われる必要がある。また、第１導電体３同士の間に存在する絶縁体７（図３（ｂ）参照）も併せてエッチング除去すれば、第３導電体６による第１導電体３と第２導電体５との電気的な接続を、確実なものとすることができる。
【０１２２】
例えば、第１導電体３及び第２導電体５としてＣｕを用い、絶縁体８及び絶縁膜４としてＳｉＯ２を用いた場合、ＣＦ４ガスプラズマを用いたドライエッチングを行うことにより、Ｃｕのエッチングは行われず、ＳｉＯ２のエッチングのみが進行するため、第２導電体５をマスクとした絶縁体８及び絶縁膜４の選択的エッチング除去が実現する。
【０１２３】
また、絶縁体８及び絶縁膜４として有機系絶縁膜を用いた場合、Ｏ２ガスプラズマを用いたアッシングを行うことにより、Ｃｕのエッチングは行われず、有機系絶縁膜のアッシング除去のみが進行するため、第２導電体５をマスクとした絶縁体８及び絶縁膜４の選択的エッチング除去が実現する。
【０１２４】
ここで、絶縁体８として有機系絶縁膜を用い、絶縁膜４としてＳｉＯ２を用いた場合、絶縁体８の除去と絶縁膜４の除去において、異なる反応ガスを用いることが必要となり、プロセスが複雑化することになる。したがって、絶縁体８と絶縁膜４とは、同じ材料を用いるか、もしくは、同じ反応ガスによりエッチング除去可能な材料を用いることが望ましい。
【０１２５】
以上のように、本発明の不揮発性記憶素子においては、追加的なパターニングプロセスを用いることなく、第１導電体３と第２導電体５とを露出させることが可能であり、簡略な形成プロセスとすることができる。
【０１２６】
次に、図４（ｂ）に示すように、露出した第１導電体３と第２導電体５とを覆うように、第３導電体６を形成した後、図１に示す第３導電体６の形成パターンに対応したフォトレジストパターン９を形成する。
【０１２７】
ここで、図４（ａ）までのプロセスにより、第１導電体３と第２導電体５との表面は、エッチングガス等により汚染されているため、第３導電体６を形成する前に、Ａｒガス等の不活性ガスを用いてスパッタエッチングを行い、該表面汚染層を除去することにより、第１導電体３及び第２導電体５と第３導電体６との電気的接続をより確実なものとすることができる。
【０１２８】
最後に、図４（ｃ）に示すように、上記フォトレジストパターン９をマスクとして、不要な第３導電体６をエッチング除去した後、フォトレジストパターン９を除去することにより、絶縁膜３を介して設けられた第１導電体３と第２導電体５とが、第３導電体６により接続された不揮発性記憶素子が完成する。
【０１２９】
ここで、第３導電体６として、第１導電体３及び第２導電体５と同一の材料を用いてもよい。例えば、全ての導電体について、Ｃｕを用いた場合、第３導電体６の膜厚を第１導電体３及び第２導電体５の膜厚より薄くし、また、第３導電体６のパターン幅（幅）を第１導電体３及び第２導電体５のパターン幅より狭くして、第３導電体６における抵抗値を大きくするように不揮発性記憶素子を設計すればよい。なお、上記各導電体の膜厚、及び、各導電体のパターン幅（幅）とは、上述の定義の通りであるが、ここで、特に上記第３導電体５のパターン幅とは、第２導電体５の延伸方向と平行方向の幅のことを意味する。
【０１３０】
これによって、第３導電体６において溶断が発生しやすくすることが可能となり、安定した記録を実現することができる。上記不揮発性記憶素子においては、第３導電体６は、第１導電体３および第２導電体５とは、異なる製造工程によって形成され、また、第１導電体３および第２導電体５は順次積層される構造であるため、各導電体３，５，６の膜厚や幅を種々に設定することが容易に可能となる。
【０１３１】
第３導電体６の材料としては、上述のように第１導電体３及び第３導電体５と同一の材料を用いてもよいが、第１導電体３及び第２導電体５の材料よりも、融点の低い材料を用いることが望ましい。上記の構成によって、第３導電体６において、より確実に溶断を発生させることができる。
【０１３２】
例えば、第１導電体３及び第２導電体５としてＣｕを用い、第３導電体６としてＡｌを用いた場合、Ｃｕの融点が１０８５℃であり、Ａｌの融点が６６０℃であるため、確実に、第３導電体６における溶断を発生させることができる。さらに、Ａｌからなる第３導電体６の膜厚を第１導電体３及び第２導電体５に対して薄くし、また、第３導電体６のパターン幅を第１導電体３及び第２導電体５に対して狭くすることにより、より確実な記録を実現することができる。
【０１３３】
また、第１導電体３及び第２導電体５としてＣｕのような高融点の導電性材料を用いた場合、第３導電体６としては、Ａｌ以外の低融点材料として、Ｚｎ，Ｓｎ，Ｂｉ等を用いることが可能である。さらに、これらの合金、すなわち、ＡｌＺｎ合金，ＡｌＳｎ合金，ＡｌＢｉ合金，ＺｎＳｎ合金等を用いることも可能である。さらに、後述するように、Ｚｎ，Ｓｎ，Ｂｉの各融点はＡｌの融点より低いので、第１導電体３及び第２導電体５にＡｌを用い、第３導電体６にＺｎ，Ｓｎ，Ｂｉのいずれかを用いることもできる。
【０１３４】
（不揮発性記憶素子の記録再生方法）
次に、図５、図６、図７、及び、図８を用いて、本発明の不揮発性記憶素子に対する記録再生方法について説明する。
【０１３５】
図５は、図１に示す不揮発性記憶素子を、回路図として示したものであり、非接触状態にあるＮ本の第１導電体３（以降、第１導電体Ｘ１〜ＸＮと言い換えて説明する）とＭ本の第２導電体５（以降、第２導電体Ｙ１〜ＹＭと言い換えて説明する）とが、交差位置において、第３導電体６（以降、第３導電体Ｒｉｊと言い換えて説明する）により接続されている。
【０１３６】
図６は、不揮発性記憶素子に対する記録動作を実現する記録回路を示している。ここでは、第１導電体Ｘｉと第２導電体Ｙｊにより選択された第３導電体Ｒｉｊに対する記録動作について説明する。
【０１３７】
後述する記録再生制御回路に含まれる素子選択用トランジスタ（Ｔｒｉ，Ｔｒｊ）のソース（Ｓ）は、それぞれ、電源電圧（＋Ｖ）に接続される。次に、素子選択用トランジスタ（以降、単にＴｒｉまたはＴｒｊと略称する）のゲート（Ｇ）に印加されるゲート電圧（Ｖｇｉ，Ｖｇｊ）により、Ｔｒｉ，Ｔｒｊのオンオフが選択され、Ｔｒｉに接続された第１導電体ＸｉとＴｒｊに接続された第２導電体Ｙｊの電位が決定される。そして、第１導電体Ｘｉと第２導電体Ｙｊの電位差に基づき、第３導電体Ｒｉｊに流れる電流が制御される。
【０１３８】
なお、第３導電体Ｒｉｊが接続された第１導電体Ｘｉには接地抵抗Ｒｉが接続され、第２導電体Ｙｊが接続されたＴｒｊのドレイン（Ｄ）には、接地抵抗Ｒｊが接続されている。
【０１３９】
こうして、第３導電体Ｒｉｊに電流を流し、第３導電体Ｒｉｊを切断することにより情報が記録される。図７は、第３導電体Ｒｉｊが溶断されることにより、情報が記録された状態を示している。
【０１４０】
下記の表１は、図６に示す回路におけるトランジスタ（Ｔｒｉ，Ｔｒｊ）の状態と、第１導電体Ｘｉと第２導電体Ｙｊにおける電位との関係を示している。
【０１４１】
【表１】
2004266166.tif 000003
【０１４２】
状態１においては、Ｔｒｉ，ＴｒｊがともにＯＮ状態であり、Ｘｉ電位とＹｊ電位がともに＋Ｖとなるため、第３導電体Ｒｉｊには電流が流れず、第３導電体Ｒｉｊの溶断は発生しない。
【０１４３】
状態２においては、ＴｒｉがＯＮ、ＴｒｊがＯＦＦとなり、Ｘｉ電位が＋Ｖ、Ｙｉ電位が接地電位（０Ｖ）となって電位差Ｖが発生する。これによって、第３導電体ＲｉｊとＹｊに対する接地抵抗Ｒｊとを通過する電流と、Ｘｉに対する接地抵抗Ｒｉを通過する電流とが流れることになる。ここで、ＲｉｊとＲｊとの直列抵抗よりもＲｉを十分大きくしておくことにより、第１導電体Ｘｉから第２導電体Ｙｊへ向かって第３導電体Ｒｉｊに、より大きな電流が流れ、第３導電体Ｒｉｊが溶断される。
【０１４４】
状態３においては、ＴｒｉがＯＦＦ、ＴｒｊがＯＮとなり、Ｘｉ電位が＋Ｖ’、Ｙｊ電位が＋Ｖとなる。ここで、Ｘｉ電位（＋Ｖ’）は、Ｙｊ電位（＋Ｖ）を第３導電体ＲｉｊとＲｉとで分圧した電位である。この場合、Ｘｉに対する接地抵抗Ｒｉが、Ｙｊに対する接地抵抗Ｒｊよりも十分大きく成されているため、第３導電体Ｒｉｊに流れる電流が小さくなる。この結果、第３導電体Ｒｉｊの溶断は発生しない。
【０１４５】
状態４においては、Ｔｒｉ，ＴｒｊがともにＯＦＦ状態であり、Ｘｉ電位とＹｊ電位がともに接地電位（０Ｖ）となるため、第３導電体Ｒｉｊには電流が流れず、第３導電体Ｒｉｊの溶断は発生しない。
【０１４６】
このように、特定の第１導電体Ｘｉを駆動するトランジスタＴｒｉをＯＮ状態とし、それ以外の第１導電体３を駆動するトランジスタをＯＦＦ状態とし、第２導電体（Ｙ１，Ｙ２，・・・，ＹＭ）を駆動するトランジスタを、記録情報に従って、ＯＮ状態、もしくは、ＯＦＦ状態とすることにより、特定の第１導電体Ｘｉに接続されたＭ個の第３導電体６の溶断の有無を制御すること、すなわち、情報を記録することが可能となる。
【０１４７】
上記不揮発性記憶素子は、図６と図７に示す状態を判別することにより、記録された情報を再生することが可能である。例えば、特定の第２導電体Ｙｊを駆動するトランジスタＴｒｊをＯＮ状態として、第１導電体Ｘ１〜ＸＮを駆動するトランジスタＴｒｉを順次ＯＦＦ状態としながら、第１導電体Ｘｉの電位を順次測定することにより、特定の第２導電体Ｙｊと第１導電体Ｘ１〜ＸＮとの交差位置に設けられたＮ個の第３導電体６の状態、すなわち、記録情報を再生することが可能である。
【０１４８】
図６の場合、第３導電体Ｒｉｊが接続状態にあるので、表１の状態３に示すように、第１導電体Ｘｉの電位は＋Ｖ’となる。一方、図７の場合、第３導電体Ｒｉｊが溶断状態にあるので、第１導電体Ｘｉの電位は接地電位（０Ｖ）となる。このように、第３導電体６の溶断の有無により、第１導電体２に誘起される電位が異なる。
【０１４９】
従って、第２導電体５に電圧を印加し、第１導電体３の電位を検出することにより、第３導電体６の溶断の有無、すなわち、記録された情報を再生することが可能となる。
【０１５０】
なお、上記の説明では、記録時に第２導電体Ｙ１〜ＹＭを順次選択すると共に、再生時に第１導電体Ｘ１〜ＸＮを順次選択する例を説明したが、第１導電体Ｘ１〜ＸＮおよび第２導電体Ｙ１〜ＹＭのいずれを順次選択するかについては、適宜変更可能である。
【０１５１】
また、図６及び図７に示すトランジスタや接地抵抗は、後述する不揮発性記憶回路の記録再生制御回路（例えば図８）の一部であるＸデコーダ１９内およびＹデコーダ２０により駆動されるデータ入力回路２２内に設けることが可能である。
【０１５２】
（不揮発性記憶回路の構成）
次に、本発明の不揮発性記憶素子１０を用いた不揮発性記憶回路１１について、図８に示す概略ブロック図を用いて説明する。
【０１５３】
不揮発性記憶回路１１は、半導体層（図示せず）上に設けられており、アドレス信号Ａ０〜Ａｉ（ｉ：自然数）を受けるアドレス入力端子１２と、外部から入力される、外部クロックＣＬＫ、Ｘアドレスストローブ信号ＸＡＳ、Ｙアドレスストローブ信号ＹＡＳ、ライトイネーブル信号ＷＥ、および素子セレクト信号ＣＳ等を受ける制御信号入力端子１３と、外部から電源電位ＶＣＣおよび接地電位ＶＳＳをそれぞれ受ける電源端子１４と、データＤ０〜Ｄｊ（ｊ：自然数）の入出力を行うデータ入出力端子１５とを備えている。
【０１５４】
不揮発性記憶回路１１は、さらに、アドレス入力端子１２からアドレス信号Ａ０〜Ａｉを受けて、ＸアドレスＸＡおよびＹアドレスＹＡを示す内部アドレス信号に変換するアドレスバッファ１６と、制御信号入力端子１３から制御信号群を受けてそれぞれに対応する内部制御信号を生成する制御信号バッファ１７と、制御信号バッファ１７から内部制御信号群を受けて不揮発性記憶回路１１全体の内部動作を制御する制御回路１８とを備えている。
【０１５５】
不揮発性記憶回路１１は、さらに、行列状に配置された複数の第１導電体３及び第２導電体５と、第１導電体３と第２導電体５とを接続する第３導電体６を有する不揮発性記憶素子１０を備えている。
【０１５６】
不揮発性記憶回路１１は、さらに、アドレスバッファ１６が生成するＸアドレスＸＡに従って不揮発性記憶素子１０の第１導電体３の選択を実行するＸデコーダ１９と、アドレスバッファ１６が出力するＹアドレスＹＡに応じて第２導電体５の選択を実行するＹデコーダ２０と、後述するセンス回路２１及びデータ入力回路２２とを備えている。
【０１５７】
Ｘデコーダ１９は、第１導電体３の選択時において、アドレスバッファ１６が出力するＸアドレスＸＡに応じて、不揮発性記憶素子１０中の第１導電体３のうちの少なくとも１本を記録再生のために選択的に活性化する。具体的には、記録再生方法について説明した図６において示した第１導電体Ｘｉに接続されたトランジスタＴｒｉと接地抵抗Ｒｉとが、少なくともＸデコーダ１９内に設けられている。
【０１５８】
Ｙデコーダ２０は、第２導電体５の選択時において、アドレスバッファ１６が出力するＹアドレスＹＡに応じて、不揮発性記憶素子１０中の第２導電体５のうちの少なくとも１本を記録再生のために選択的に活性化する。具体的には、記録再生方法について説明した図６において示した第２導電体Ｙｊに接続されたトランジスタＴｒｊと接地抵抗Ｒｊとが、少なくともＹデコーダ２０内に設けられている。
【０１５９】
不揮発性記憶回路１１は、さらに、データ入出力端子１５との間でデータ授受を実行するためのデータ出力バッファ２３およびデータ入力バッファ２４を備えている。データ出力バッファ２３およびデータ入力バッファ２４は、制御回路１８が生成するクロック信号に同期したタイミングでデータ入出力を実行する。
【０１６０】
データ入力バッファ２４から送出されたデータは、データ入力回路２２へと入力される。データ入力回路２２は、Ｘデコーダ１９とＹデコーダ２０の選択結果に対応して、第３導電体６に印加する電圧を入力されたデータに基づいて制御して、第３導電体６の溶断の実行、すなわち、不揮発性記憶素子の各交差位置に対する記録を行う。
【０１６１】
また、センス回路２１は、Ｘデコーダ１９とＹデコーダ２０の選択結果に対応して、個々の不揮発性記憶素子の記録状態、すなわち、第３導電体６の溶断の有無を検出し、記録データの再生を行う。例えば、Ｙデコーダ２０により選択された第２導電体Ｙｊに電圧を印加して、第１導電体Ｘ１〜ＸＮに誘起される電圧をセンス回路２１により順次測定することにより、記録情報を再生することが可能である。そして、センス回路２１で検出された再生信号は、データ出力バッファ２３へと送出される。
【０１６２】
不揮発性記憶回路１１は、さらに、電源端子１３に入力された外部電源電位ＶＣＣおよび外部接地電位ＶＳＳに応じて、不揮発性記憶回路１１内部で使用される電源電位＋Ｖ、および、接地電位を生成する電源回路２５を備えている。電源電位＋Ｖおよび接地電位は、不揮発性記憶回路１１内部の各回路に供給される。
【０１６３】
なお、上記不揮発性記憶回路において、アドレス入力端子１２、制御信号入力端子１３、電源端子１４、及び、データ入出力端子１５を含んで構成された部分が回路入出力端子である。また、アドレスバッファ１６、制御信号バッファ１７、制御回路１８、Ｘデコーダ１９、Ｙデコーダ２０、センス回路２１、データ入力回路２２、データ出力バッファ２３、データ入力バッファ２４、及び、電源回路２５等の半導体回路を含んで構成された部分が記録再生制御回路である。
【０１６４】
従って、本発明の不揮発性記憶回路は、例えばＳｉ基板、ガラス基板などの半導体層上において、複数の第１導電体及び複数の第２導電体が、それぞれ、上述の記録再生制御回路に接続され、かつ、この記録再生制御回路が上述の回路入出力端子に接続された構成であると言える。
【０１６５】
本発明の上記不揮発性記憶回路を用いることにより、アドレスに対応して、本発明の不揮発性記憶素子に対する、情報の記録再生を実現することが可能となる。
【０１６６】
（不揮発性記憶素子の構成例２）
次に、図９、及び、図１０は、本発明の不揮発性記憶素子の他の構成を示す平面図と断面図である。
【０１６７】
図１、及び、図２に示す不揮発性記憶素子においては、第１導電体３と第２導電体５との各交差位置において、第１導電体３と第２導電体５とが、一箇所のみで第３導電体６によって接続されていた。これに対し、図９、及び、図１０に示す不揮発性記憶素子においては、第１導電体３と第２導電体５との各交差位置において、第１導電体３と第２導電体５とが、２箇所で、第３導電体６によって接続されている。
【０１６８】
このような構成の、不揮発性記憶素子は、図３、及び、図４に示す製造方法において、第３導電体６をエッチングする際のマスクであるフォトレジストパターン９を、図９に示す第３導電体６に対応するパターンとすることにより形成することができる。
【０１６９】
この構成においては、第１導電体３と第２導電体５とが、第２導電体５の両側で、第３導電体６により電気的に接続されていることにより、個々の不揮発性記憶素子の初期不良の数を低減することが可能となる。すなわち、不揮発性記憶素子の形成時に、塵埃等の欠陥が存在し、ある交差位置の一方の接続箇所における第３導電体６に電気的な接続が維持されないような事態が発生した場合においても、他方の接続箇所における第３導電体６において電気的な接続が維持されることにより、１箇所の接続不良のために不揮発性記憶素子全体が不良となることを回避することができる。
【０１７０】
なお、図９に示す構成の不揮発性記憶素子において、各交差位置において第２導電体５の両側に対して１箇所ずつ合計２箇所の接続箇所を設けるのみならず、片側に対して２箇所以上の接続箇所を設けてもよい。
【０１７１】
（不揮発性記憶回路の構成例１）
次に、本発明の不揮発性記憶回路のさらに具体的な実施形態について、図１１から図２０を用いて説明する。
【０１７２】
図１１は、本発明の不揮発性記憶回路の一部を示す斜視図であり、アドレス入力端子１２、制御信号入力端子１３、電源端子１４、及び、データ入出力端子１５等で構成された回路入出力端子２７と、アドレスバッファ１６、制御信号バッファ１７、制御回路１８、Ｘデコーダ１９、Ｙデコーダ２０、センス回路２１、データ入力回路２２、データ出力バッファ２３、データ入力バッファ２４、及び、電源回路２５等の半導体回路により構成された記録再生制御回路２８とが、単結晶シリコンウエハーからなるＳｉ基板２６（半導体層）上に形成された構成となっている。
【０１７３】
図１２は、図１１に示すＳｉ基板２６上に形成された上記記録再生制御回路２８の上に、本発明の不揮発性記憶素子２９（図８に示す不揮発性記憶素子１０に相当）を設けた構成の不揮発性記憶回路の斜視図である。ここで、記録再生制御回路２８のＸデコーダ１９、及び、データ入力回路２２等の入出力配線と、不揮発性記憶素子２９の複数の第１導電体３、及び複数の第２導電体５とは、それぞれ、図示しない絶縁膜を介して、立体配線技術を用いて配線されている。
【０１７４】
ここで、上記記録再生制御回路２８と上記不揮発性記憶素子２９とを重ならないように設け、水平配線により配線することも可能である。しかし、この場合、Ｓｉ基板２６上に、記録再生制御回路２８を形成する領域と不揮発性記憶素子２９を形成する領域とを別々に設けることが必要となり、記憶容量が減少することになる。大きな記憶容量を実現するためには、図１１、及び、図１２に示すように、記録再生制御回路２８と不揮発性記憶素子２９とを重ねて配置し、図示しない絶縁膜を介して、立体配線技術を用いて配線することが望ましい。
【０１７５】
なお、図示しない上記絶縁膜は、記録再生制御回路２８と不揮発性記憶素子２９との電気的な干渉を避けるために設けるものであり、記録再生制御回路２８と不揮発性記憶素子２９との間で、絶縁不良が発生しないように設けられることが望ましい。
【０１７６】
また、上記説明においては、記録再生制御回路２８として、Ｓｉ基板上に設けた半導体回路により構成された記録再生制御回路２８を用いたが、これに限られるものではない。
【０１７７】
例えば、図１３、及び、図１４に示すように、Ｓｉ基板以外の基板３０、例えば、ガラス基板やプラスチック基板上に半導体回路からなる記録再生制御回路３３と回路入出力端子３１とを設け、図１１、及び、図１２と同様にして、上記記録再生制御回路３３上に、不揮発性記憶素子２９を重ねて配置し、立体配線技術を用いて配線することが可能である。
【０１７８】
ここで、基板３０としてガラス基板やプラスチック基板を用いる場合、半導体回路からなる上記記録再生制御回路３３は、基板３０上にスパッタリング法やＣＶＤ法により形成された非晶質Ｓｉ薄膜３２（半導体層）を用いて構成することが可能である。非晶質Ｓｉ薄膜には、半導体回路を形成することが可能である必要があり、その膜厚を５０ｎｍ〜２００ｎｍとすることが望ましい。なお、左記の上限値、下限値はおよその目安である。
【０１７９】
しかし、半導体回路として非晶質Ｓｉ薄膜を用いた場合、非晶質Ｓｉ薄膜の電子移動度が小さいため、高速での記録再生制御が困難となる。本発明の不揮発性記憶回路に対して、映像情報等の情報を記録再生するためには、その記憶容量のみならず、高速での記録再生を実現することが重要な課題となる。
【０１８０】
従って、本発明の不揮発性記憶素子１０に用いる記録再生制御回路３３としては、上記非晶質Ｓｉ薄膜３２に対して、レーザビーム等のエネルギービームを照射して、上記非晶質Ｓｉ薄膜３２を多結晶化した領域に、上記記録再生制御回路３３を設けることが望ましい。上記非晶質Ｓｉ薄膜３２が多結晶化されることにより、半導体回路における電子移動度が大きくなる。従って、記録再生制御回路の高速動作が実現され、本発明の不揮発性記憶回路を、映像情報等の情報の高速記録再生に適用することができる。
【０１８１】
また、本実施例によれば、高価なＳｉ基板を用いず、安価なガラス基板やプラスチック基板を使用することができるため、低価格な不揮発性記憶回路を提供することが可能である。さらに、プラスチック基板を用いることにより、割れによる破損を防止することが可能であり、ガラス基板に比べて、携帯性に優れた不揮発性記憶回路を提供することが可能である。
【０１８２】
（不揮発性記憶回路の構成例２）
次に、図１５、及び、図１６は、一つの基板３０上に、複数の記録再生制御回路３４と、それぞれの記録再生制御回路３４に対応する複数の不揮発性記憶素子３５とが設けられた構成を示している。ここで、基板３０としては、図１１、及び、図１２に示すＳｉ基板であっても良いが、不揮発性記憶回路の低価格化を実現するためには、図１３、及び、図１４と同様に、Ｓｉ基板以外の基板を用いることが望ましい。
【０１８３】
また、図１３、及び、図１４の場合と同様に、レーザアニール処理により多結晶化された多結晶Ｓｉを用いて、記録再生制御回路３４を形成することにより、記録再生制御回路の高速動作が実現され、本発明の不揮発性記憶回路を、映像情報等の情報の高速記録再生に適用することができる。
【０１８４】
図１５、及び、図１６に示す不揮発性記憶回路においては、回路入出力端子３１と、それぞれの記録再生制御回路３４とが接続され、アドレス情報やデータ情報の授受が行われる。また、複数の上記記録再生制御回路３４のそれぞれに対して、不揮発性記憶素子３５が重ねて配置され、立体配線技術を用いて配線されている。
【０１８５】
図１３、及び、図１４に示す不揮発性記憶回路においては、基板上に一つの不揮発性記憶素子２９が設けられた構成となっている。従って、不揮発性記憶素子２９を構成する複数の第１導電体３及び複数の第２導電体５は、不揮発性記憶素子２９の長さとほぼ同程度の長さを有することになる。ここで、複数の上記第１導電体３、もしくは、複数の上記第２導電体５の一箇所に、欠陥による断線、もしくは、短絡が発生した場合、断線の発生した導電体に接続された個々の不揮発性記憶素子（個々の交差位置に対応；単位記憶素子と呼ぶ）は、すべて欠陥素子となってしまう。すなわち、一箇所の欠陥が、極めて多くの欠陥素子を発生させることになる。
【０１８６】
これに対して、図１５、及び、図１６に示す不揮発性記憶回路においては、複数の不揮発性記憶素子３５を、複数の記録再生制御回路３４にそれぞれ接続することにより、欠陥素子の数を低減することが可能である。例えば、基板３０のサイズが変わらないとすれば、図１６の場合、図１４の場合と比較して、不揮発性記憶素子３５の１つ分の容量は小さくなるものの、それぞれの不揮発性記憶素子３５が有する第１導電体３及び第２導電体５の長さを短くすることができる。このように、第１導電体３及び第２導電体５の長さが短くなると、一箇所の欠陥に起因する断線、もしくは、短絡により発生する欠陥素子の数を低減することが可能となる。
【０１８７】
（不揮発性記憶カードの構成例１）
図１１から図１６に示す本発明の不揮発性記憶回路を、回路基板上に配置し、回路入出力端子２７，３１を用いて、記録再生情報の入出力が可能な不揮発性記憶回路として用いることも可能であるが、大容量であり、かつ、低価格であるという特徴を生かして、可換型の不揮発性記憶回路とすることが可能である。
【０１８８】
すなわち、図１７に示すように、本発明の不揮発性記憶回路を、カード状基板３６の上に設け、不揮発性記憶カードとすることにより、大容量であり、かつ、低価格な記憶媒体を提供することができる。
【０１８９】
例えば、図１７に示す不揮発性記憶カードは、回路入出力端子３１に対して電気的に接触可能な接続ピンを有する記録再生装置に着脱可能に装着され、該記録再生装置が有する接続ピンを通じて、該不揮発性記憶カードと記録再生装置との間で、情報の記録再生が行われる。
【０１９０】
図１７は、カード状基板３６の上に、図１２、図１４、もしくは、図１６に示す不揮発性記憶回路を接着剤により貼り付けた構成であるが、カード状基板３６の上に、直接、記録再生制御回路３３，３４、及び、不揮発性記憶素子２９，３５を設けることも可能である。
【０１９１】
（不揮発性記憶カードの構成例２）
次に、図１８は、複数の不揮発性記憶回路がカード状基板３６の上に積層された構成の不揮発性記憶カードを示している。ここでは、複数の不揮発性記憶回路の回路入出力端子３１が積層方向に重ならないように、それぞれの不揮発性記憶回路が階段状に積層され、接着剤により張り合わせられている。
【０１９２】
該不揮発性記憶カードに対する記録再生は、記録再生装置に設けられた接続ピンを、露出した回路入出力端子３１に対して同時にまたは選択的に電気的に接触させ、記録再生情報の入出力を行うことにより実現される。
【０１９３】
このように、複数の不揮発性記憶回路を積層して設けることにより、さらに大容量の記憶容量を有する不揮発性記憶カードを提供することが可能となる。
【０１９４】
しかしながら、上記不揮発性記憶カードにおいては、複数の回路入出力端子３１のそれぞれに対して、アドレス情報や記録再生情報を入出力することが必要であり、記録再生装置の接続ピンの数が、不揮発性記憶回路の積層数に応じて増加し、かつ、記録再生装置の記録再生制御システムが複雑になるという問題が発生する。
【０１９５】
（不揮発性記憶カードの構成例３）
そこで、本構成例３では、入出力端子の数を増やすことなく、複数の不揮発記憶回路を積層することが可能な不揮発性記憶カードについて説明する。図１９及び図２０は、この不揮発性記憶カードについて説明する図である。
【０１９６】
本構成例３の不揮発性記憶カードは、図１９に示すように、カード状基板３６の上に、不揮発性記憶素子２９と、図示しない記録再生制御回路と、外部入出力端子４１と、上記外部入出力端子４１に接続された記憶回路選択回路３８とを有する第１の不揮発性記憶回路３７が、接着剤によりカード状基板３６の上に貼り付けられている。さらに、図２０に示すように、上記第１の不揮発性記憶回路３７及び記憶回路選択回路３８の上に、複数の第２の不揮発性記憶回路３９が、順次積層された構造となっている。
【０１９７】
上記複数の第２の不揮発性記憶回路３９は、それぞれ、入出力端子４０を有しており、該入出力端子４０は、それぞれ、該不揮発性記憶回路３９を貫通する孔を通じて、第１の不揮発性記憶回路３７が有する記憶回路選択回路３８に接続されている。
【０１９８】
記憶回路選択回路３８は、外部入出力端子４１から入力されたアドレス情報（第１の選択信号）に基づき、不揮発性記憶回路３７，３９から特定の不揮発性記憶回路を選択し、特定の不揮発性記憶回路に対する記録再生を実施することが可能である。
【０１９９】
さらに、記憶回路選択回路３８には、上記外部出力端子４１からもう一つのアドレス情報（第２の選択信号）が入力され、上記の選択された特定の不揮発性記憶回路において、活性化すべき（ＯＮすべき）第１導電体３および第２導電体５を選択し、不揮発性記憶素子に対して記録再生を実施することが可能である。
【０２００】
ここでは、第１の不揮発性記憶回路３７として、外部入出力端子４１と記憶回路選択回路３８と不揮発性記憶素子２９とを有する構成について記載しているが、第１の不揮発性記憶回路３７として、外部入出力端子４１と記憶回路選択回路３８とのみを有する構成とすることも可能である。
【０２０１】
図２１と図２２は、図２０に示す不揮発性記憶カードの記録再生を実施する不揮発性記憶回路の概略ブロック図を示している。
【０２０２】
図２１は、第１の不揮発性記憶回路３７を示し、アドレス信号Ａ０〜Ａｉ（ｉ：自然数）（第１の選択信号及び第２の選択信号）を受けるアドレス入力端子５０と、外部から入力される、外部クロックＣＬＫ、Ｘアドレスストローブ信号ＸＡＳ、Ｙアドレスストローブ信号ＹＡＳ、ライトイネーブル信号ＷＥ、及び素子セレクト信号ＣＳ等を受ける制御信号入力端子５１と、外部から電源電位ＶＣＣ及び接地電位ＶＳＳをそれぞれ受ける電源端子５２と、データＤ０〜Ｄｊ（ｊ：自然数）（記録再生の情報信号）の入出力を行なうデータ入出力端子５３とからなる上記外部入出力端子４１とが設けられている。
【０２０３】
次に、外部入出力端子４１は、記憶回路選択回路３８へと接続されており、記憶回路選択回路３８は、入力されたアドレス信号情報に応じて、選択すべき不揮発性記憶回路３７または３９を決定する。
【０２０４】
一方、図２１及び図２２に示すように、それぞれの不揮発性記憶回路３７，３９は、個々に、記憶回路選択回路３８から送出されるアドレス信号Ａ０〜Ａｉ（ｉ：自然数）を受けるアドレス入力端子６０と、外部クロックＣＬＫ、Ｘアドレスストローブ信号ＸＡＳ、Ｙアドレスストローブ信号ＹＡＳ、ライトイネーブル信号ＷＥ、及び素子セレクト信号ＣＳ等を受ける制御信号入力端子６１と、電源電位ＶＣＣ及び接地電位ＶＳＳをそれぞれ受ける電源端子６２と、データＤ０〜Ｄｊ（ｊ：自然数）の入出力を行なうデータ入出力端子６３とからなる上記入出力端子４０を備えており、記憶回路選択回路３８により決定された不揮発性記憶回路３７，３９の入出力端子４０と外部入出力端子４１との接続が、記憶回路選択回路３８により行われる。
【０２０５】
上記入出力端子４０から、それぞれの不揮発性記憶回路１０への記録再生動作については、図８の場合と同様にして行われる。
【０２０６】
上記構成の不揮発性記憶カードにおいては、複数の不揮発性記憶回路が積層され、大容量の記憶容量を実現可能であるとともに、不揮発性記憶カードが有する外部入出力端子の数を必要最小限（記憶回路選択回路３８の外部入出力端子４１の数）とすることが可能である。従って、記録再生装置の入出力システムを簡略化でき、低価格な記録再生装置を提供することができる。
【０２０７】
また、上記実施形態においては、アドレスバッファ１６、電源回路２５、制御信号バッファ１７、制御回路１８、データ入力バッファ２４、データ出力バッファ２３が、それぞれの不揮発性記憶回路３７，３９に設けられた構成について説明したが、これらの回路（不揮発性記憶素子１０のドライバ回路）を記憶回路選択回路３８にまとめて設けると、個々の不揮発性記憶回路に含まれる記録再生制御回路の規模が小さくなり、不揮発性記憶回路の形成プロセスの簡略化と低コスト化を実現することができる。
【０２０８】
【実施例】
〔実施例１〕
本発明の実施例１として、図１及び図２に示す構成の不揮発性記憶素子を作製した。
【０２０９】
実施例１の不揮発性記憶素子は、半導体回路が設けられた単結晶Ｓｉからなる基板１上に、膜厚１００ｎｍのＳｉＯ２からなる絶縁膜２が形成され、その上に、幅が０．３μｍであり、膜厚が１００ｎｍのＡｌ配線からなる第１導電体３と第２導電体５とが、膜厚が１００ｎｍのＳｉＯ２からなる絶縁膜４を介して積層されている。そして、第１導電体３と第２導電体５とを、１箇所（各交差部分の片側）で電気的に接続する第３導電体６が設けられている。
【０２１０】
第３導電体５としては、Ａｌ薄膜を用い、その膜厚を５０ｎｍとし、その接続幅（第２導電体５の延伸方向と平行方向の幅）を０．２μｍとした。
【０２１１】
次に、一本の第１導電体Ｘ４に、２．５Ｖの電圧を印加し、一本の第２導電体Ｙ３を抵抗を介して接地することにより、第１導電体Ｘ４から第２導電体Ｙ３へと電流を流した。その結果、第１導電体Ｘ４と第２導電体Ｙ３とを接続する第３導電体６のみを溶断することができた。また、同様にして、第１導電体Ｘ７から第２導電体Ｙ３へと電流を流すことにより、第１導電体Ｘ７と第２導電体Ｙ３とを接続する第３導電体６のみを溶断することができた。
【０２１２】
次に、第２導電体Ｙ３に、１．５Ｖの電圧を印加することにより、第２導電体Ｙ３に接続された第３導電体５に、溶断の発生していない第１導電体Ｘ１，Ｘ２，Ｘ３，Ｘ５，Ｘ６，Ｘ８には、約１．５Ｖの電圧が誘起され、第３導電体５に溶断の発生している第１導電体Ｘ４，Ｘ７には、電圧が誘起されなかった。
【０２１３】
以上のことから、実施例１の不揮発性記憶素子においては、選択された１つの第１導電体３と、選択された１つの第２導電体５との間に電位差を設け、該第１導電体３と該第２導電体５とを接続する第３導電体６を溶断することにより、情報を記録することが可能であることが確認された。さらに、上記第１導電体３、もしくは、上記第２導電体５のいずれか一方の導電体に、上記第３導電体６における溶断が発生しない程度の電圧を印加し、他方の導電体の電位を検出することにより、上記第３導電体６における溶断の有無を判断し、情報を再生することが可能であることが確認された。
【０２１４】
次に、上記実施例と同じ構成の不揮発性記憶素子における第３導電体６の寸法を変更して、溶断の発生の有無を調査した結果、第３導電体６の幅を狭くし、第３導電体６の膜厚を薄くする程、第３導電体５の溶断に必要な電圧が小さくなることが確認された。また、第３導電体６の幅と膜厚を、第１導電体３及び第２導電体５と同一にすると、第３導電体６の溶断に必要となる電圧が高くなりすぎ、第１導電体３もしくは第２導電体５における溶断の発生が確認された。
【０２１５】
従って、第３導電体６の幅及び膜厚を、少なくとも、第１導電体２もしくは第２導電体４の幅及び膜厚よりも小さくすれば、第１導電体３、及び、第２導電体５に溶断を発生させることなく、第３導電体６のみを溶断することが可能であると言える。
【０２１６】
また、低消費電力を実現するためには、低電圧での第３導電体６の溶断が望ましい。そのためには、第３導電体６の幅を０．２５μｍ以下または第３導電体６の膜厚を６０ｎｍ以下とすることが望ましく、第３導電体６の幅および膜厚を、それぞれ０．２５μｍ以下及び６０ｎｍ以下とすることがさらに望ましい。
【０２１７】
一方、第３導電体６の幅及び膜厚を小さくし過ぎると、塵埃等の欠陥により発生するピンホールに起因して、未記録状態の第３導電体６において断線が発生することになる。未記録状態における初期断線を避けるためには、第３導電体６の幅を０．１μｍ以上または第３導電体６の膜厚を１０ｎｍ以上とすることが望ましく、第３導電体６の幅及び膜厚を、それぞれ０．１μｍ以上及び１０ｎｍ以上とすることがさらに望ましい。この場合でも、１％から２％の初期断線が存在するが、不揮発性記憶回路のトータル記憶容量を著しく低下させることはない。
【０２１８】
さらに、未記録状態における第３導電体６の断線を完全に避けるためには、第３導電体６の幅０．１８μｍ以上または第３導電体６の膜厚を２０ｎｍ以上とすることが望ましく、第３導電体６の幅及び膜厚を、それぞれ０．１８μｍ以上及び２０ｎｍ以上とすることがさらに望ましい。
【０２１９】
〔実施例２〕
本発明の実施例２として、図９及び図１０に示す構成の不揮発性記憶素子を作製した。
【０２２０】
実施例２の不揮発性記憶素子は、実施例と同様に、幅が０．３μｍであり、膜厚が１００ｎｍのＡｌ配線からなる第１導電体３と第２導電体５とが、膜厚が１００ｎｍのＳｉＯ２からなる絶縁膜３を介して積層され、第１導電体３と第２導電体５とが、第３導電体６により２箇所（各交差部分の両側）で電気的に接続されている。
【０２２１】
第３導電体６は、第１導電体３及び第２導電体５と同じＡｌを用い、膜厚を１５ｎｍとし、第１導電体２及び第２導電体４の端部と接触する部分の幅を０．１μｍとした。
【０２２２】
次に、一本の第１導電体Ｘ５に、２Ｖの電圧を印加し、一本の第２導電体Ｙ３を抵抗を介して接地することにより、第１導電体Ｘ５から第２導電体Ｙ３へと電流を流した。これによって、第１導電体Ｘ５と第２導電体Ｙ３とを接続する第３導電体５のみを溶断することができた。また、同様にして、第１導電体Ｘ７から第２導電体Ｙ３へと電流を流すことにより、第１導電体Ｘ７と第２導電体Ｙ３とを接続する第３導電体６のみを溶断することができた。
【０２２３】
次に、第２導電体Ｙ３に、２Ｖの電圧を印加することにより、交差する位置の第３導電体６に溶断の発生していない第１導電体Ｘ１，Ｘ２，Ｘ３，Ｘ４，Ｘ６，Ｘ８には、約２Ｖの電圧が誘起され、交差する位置の第３導電体５に溶断の発生している第１導電体Ｘ５，Ｘ７には、電圧が誘起されなかった。
【０２２４】
以上のことから、実施例２の不揮発性記憶素子においても、選択された１つの第１導電体３と、選択された１つの第２導電体５との間に電位差を設け、該第１導電体３と該第２導電体５とを接続する上記第３導電体６を溶断することにより、情報を記録することが可能であり、さらに、上記第１導電体３、もしくは、上記第２導電体５のいずれか一方の導電体に、上記第３導電体６における溶断が発生しない程度の電圧を印加し、他方の導電体の電位を検出することにより、上記第３導電体６における溶断の有無を判断し、情報を再生することが可能であることがわかる。
【０２２５】
第１導電体３と第２導電体５とを、片側１箇所のみで接続した実施例１において、未記録状態における初期断線を完全に避けるためには、第３導電体６の幅を０．１８μｍ以上とし、第３導電体の膜厚を２０ｎｍ以上とすることが望ましいことを説明した。これに対して、第１導電体２及び第２導電体５の両側の端部を接続した実施例２においては、第３導電体５の幅を０．１５μｍとし、膜厚を１５ｎｍとした場合においても、未記録状態における初期断線を完全に避けることができた。これは、第２導電体５の両側で接続することにより、片側で初期断線が発生しても、他方で接続が維持されたことにより、初期断線を抑制することができたことによるものである。
【０２２６】
このように、第２実施例においては、第１導電体３と第２導電体５とが、第２導電体５の両側２箇所で、電気的に接続されていることにより、初期断線による不揮発性記憶素子の初期不良を低減することができる。また、第３導電体６の膜厚を薄くすることが可能となり、第３導電体６の形成プロセス（成膜、エッチング）を簡略化できる。
【０２２７】
〔実施例３〕
本発明の実施例３として、実施例１と同一の構成の不揮発性記憶素子を、第１導電体３及び第２導電体５を構成する材料の融点よりも、融点の低い材料で形成された第３導電体６を用いて作製した。
【０２２８】
ここでは、第１導電体３及び第２導電体５として、融点が６６０℃のＡｌを用い、第３導電体５として、Ａｌ，Ｚｎ，Ｓｎ，Ｂｉ，ＡｌＺｎ合金，ＡｌＳｎ合金を用いた実施例について説明する。Ｚｎ，Ｓｎ，Ｂｉ，ＡｌＺｎ合金，ＡｌＳｎ合金の融点は、それぞれ、４２０℃，２３２℃，２７４℃，５１０℃，３２０℃であった。
【０２２９】
第１導電体３及び第２導電体５は、実施例１と同じく、その幅を０．３μｍとし、その膜厚を１００ｎｍとした。また、各第３導電体６については、その幅を０．２μｍとし、その膜厚を４０ｎｍとした。
【０２３０】
一本の第１導電体Ｘ４に、実施例１よりも低い１．８Ｖの電圧を印加し、一本の第２導電体Ｙ３を抵抗を介して接地することにより、第１導電体Ｘ４から第２導電体Ｙ３へと電流を流した。このときの第３導電体６の溶断発生について調べた結果、第３導電体６としてＡｌを用いた場合、実施例１と比較して印加する電圧が低いため、第３導電体６の溶断が発生しなかった。これに対して、第３導電体６としてＺｎ，Ｓｎ，Ｂｉ，ＡｌＺｎ合金，ＡｌＳｎ合金を用いた場合、実施例１と比較して、印加する電圧が低いにもかかわらず、第３導電体６の溶断が発生した。
【０２３１】
従って、第３導電体６として、第１導電体３及び第２導電体５の融点よりも低い融点を有する材料を用いることにより、より低電圧での溶断、すなわち、記録が可能であることが確認された。
【０２３２】
また、同様な実験を、ＡｌＢｉ合金，ＺｎＳｎ合金を用いて行った結果、同様に、低電圧での溶断が可能であることが確認された。
【０２３３】
次に、第１導電体３及び第２導電体５として、幅が０．３μｍであり、膜厚が１００ｎｍのＣｕ配線を用いた場合について、同様な検討を行った。
【０２３４】
第３導電体６としては、幅が０．２μｍであり、膜厚が４０ｎｍであるＡｌ，Ｚｎ，Ｓｎ，Ｂｉ，ＡｌＺｎ合金，ＡｌＳｎ合金を用い、第３導電体６において、確実に溶断が発生する印加電圧を調べた結果、第３導電体６の融点が低いほど、低電圧での溶断が実現可能であることを確認した。
【０２３５】
本発明は上述した各実施形態および実施例に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態および実施例にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態および実施例についても本発明の技術的範囲に含まれる。
【０２３６】
【発明の効果】
本発明に係る不揮発性記憶素子は、以上のように、絶縁膜を間に挟んで絶縁された第１導電体と第２導電体とを有し、第１導電体と第２導電体とが、該第１導電体と該第２導電体との間に形成された電位差によって溶断される第３導電体により電気的に接続されていることを特徴としている。
【０２３７】
それゆえ、各導電体を平面的ではなく、立体的に配置することができるので、第１導電体と第２導電体とを平面的に配置する構成と比較して、個々の不揮発性記憶素子の占有面積を小さくすることができる。従って、不揮発性記憶素子の単位面積あたりの記憶容量を増大させることができるので、記憶容量の大きなヒューズ型の不揮発性記憶素子を提供することができる。
【０２３８】
また、情報記録のために溶断される部分が第３導電体として、第１導電体および第２導電体とは別に設けられていることによって、第３導電体の素材選択や、パターン幅選択、あるいは膜厚選択の自由度が増すと共に、各導電体のパターン幅が互いに及ぼしあう制約が緩和される。また、第１導電体および第２導電体に積層構造を取らせたことにより、第１導電体および第２導電体の膜厚設定の自由度も増す。
【０２３９】
これにより、記憶容量をより増大させる設計や、不揮発性記憶素子の消費電力を下げる等の設計も容易になるという種々の効果を併せて奏する。
【０２４０】
また、本発明に係る不揮発性記憶素子は、以上のように、絶縁膜を間に挟んで絶縁された複数の第１導電体と複数の第２導電体と、第１導電体と第２導電体との間に与えた電位差によって溶断する第３導電体とを有し、該第１導電体と該第２導電体とがマトリクス状に互いに交差するように配置されており、第１導電体、絶縁膜および第２導電体からなる３層構造における、該第１導電体と該第２導電体との各交差位置において、該第１導電体及び該第２導電体の各外表面の少なくとも一部同士が、上記第３導電体により電気的に接続されていることを特徴としている。
【０２４１】
それゆえ、第１導電体と第２導電体とを特定することにより、記録再生を行うべき位置情報を特定することができるので、各交差位置に、１つの単位記憶素子が形成されているとみなせる。各交差位置では、第１導電体と第２導電体とに積層構造を取らせているので、単位記憶素子の占有面積を小さくすることができる。したがって、不揮発性記憶素子の記憶容量を上げることができる。
【０２４２】
また、第３導電体の素材選択や、各導電体のパターン幅または膜厚の設定に自由度が有るので、不揮発性記憶素子のさらなる大容量化と低消費電力化とを図ることができるという効果を併せて奏する。
【０２４３】
また、本発明に係る不揮発性記憶素子は、以上のように、上記の構成に加えて、上記各交差位置の少なくとも１箇所における第３導電体の切断により、情報が記録されていることを特徴としている。
【０２４４】
これにより、既に説明したとおり、大容量の情報を記録した不揮発性記憶素子を提供することができる。
【０２４５】
また、本発明に係る不揮発性記憶素子は、以上のように、上記の構成に加えて、上記第３導電体の幅が、上記第１導電体の幅、及び、上記第２導電体の幅よりも狭いことを特徴としている。
【０２４６】
それゆえ、配線パターンである第１導電体の幅と第２導電体の幅に対して、溶断部である第３導電体の幅を狭くして、第３導電体の抵抗を大きくすることが可能となる。従って、第１導電体と第２導電体との間に電位差を形成することにより、第１導電体と第２導電体とを接続する第３導電体に電流が流れ、抵抗の大きい第３導電体のみにおいて温度が上昇し、第３導電体のみを安定して溶断することが可能となり、不揮発性記憶素子の記録動作を安定化することができるというさらなる効果を奏する。
【０２４７】
また、本発明に係る不揮発性記憶素子は、以上のように、上記の構成に加えて、上記第３導電体の膜厚が、上記第１導電体の膜厚、及び、上記第２導電体の膜厚よりも薄いことを特徴としている。
【０２４８】
それゆえ、配線パターンである第１導電体の膜厚と第２導電体の膜厚に対して、切断部である第３導電体の膜厚を薄くして、第３導電体の抵抗を大きくすることが可能となる。従って、第１導電体と第２導電体との間に電位差を形成することにより、第１導電体と第２導電体とを接続する第３導電体に電流が流れ、抵抗の大きい第３導電体のみにおいて温度が上昇し、第３導電体のみを安定して溶断することが可能となり、不揮発性記憶素子の記録動作を安定化することができるというさらなる効果を奏する。
【０２４９】
また、本発明に係る不揮発性記憶素子は、以上のように、上記の構成に加えて、上記第３導電体の融点が、上記第１導電体の融点、及び、上記第２導電体の融点よりも低いことを特徴としている。
【０２５０】
それゆえ、より融点の低い材料を用いた第３導電体において、溶断が発生しやすくなり、第３導電体のみを安定して溶断することが可能となる。また、第３導電体を溶断するために、第１導電体及び第２導電体の間に設ける電位差を小さくすることもできる。この結果、安定した記録再生及び／または低消費電力を実現する不揮発性記憶素子を提供することができるというさらなる効果を奏する。
【０２５１】
また、本発明に係る不揮発性記憶素子は、以上のように、上記の構成に加えて、
上記第１導電体が、直線帯状であって互いに並列的に配置されており、上記第２導電体もまた、直線帯状であって互いに並列的に配置されていることを特徴としている。
【０２５２】
それゆえ、第１導電体及び第２導電体が、いずれも、直線帯状の導電体で構成され、屈曲部を有さないことにより、単位面積当たりにおける交差位置の数を、屈曲部を持つ構成に比べて増やすことができる。すなわち、交差位置に設けることが可能な第３導電体の数を増やすことができるので、不揮発性記憶素子の記憶容量をさらに増大させることができるというさらなる効果を奏する。
【０２５３】
また、本発明に係る不揮発性記憶素子は、以上のように、上記の構成に加えて、上記第１導電体と第２導電体の各外表面を上記第３導電体により接続する箇所は、各交差位置毎に少なくとも２箇所有ることを特徴としている。
【０２５４】
それゆえ、上記第１導電体と第２導電体とが各交差位置毎に２箇所以上の部分で、該接続体により接続されていれば、一方の接続体が断線を発生した場合においても、他方の接続体が、第１導電体と第２導電体とを接続しているため、断線による初期不良素子を大幅に低減することができるというさらなる効果を奏する。
【０２５５】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、上記の不揮発性記憶素子が記録再生制御回路を有する半導体層上に設けられており、複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴としている。
【０２５６】
それゆえ、回路入出力端子から入力されるアドレス情報、及び、記録情報に基づいて、記録再生制御回路が、第１導電体、及び、第２導電体を選択し、その結果として選択された第３導電体に対し、情報の記録再生を実施することが可能となる。
【０２５７】
すなわち、本発明の不揮発性記憶回路においては、それぞれの第１導電体、及び、第２導電体を直接選択することなく、回路入出力端子に対して、アドレス情報と記録情報だけを入力することにより、記録再生を行うことができるので、不揮発性記憶回路としての利便性が格段に改善されるというさらなる効果を奏する。
【０２５８】
また、本発明に係る不揮発性記憶回路は、以上のように、上記構成に加えて、複数の上記不揮発性記憶素子が上記半導体層上に設けられており、該不揮発性記憶素子毎に記録再生制御回路を設けたことを特徴としている。
【０２５９】
それゆえ、上記の効果に加えて、不揮発性記憶回路が、複数の不揮発性記憶素子に分割されることにより、個々の不揮発性記憶素子における配線長が、相対的に短くなり、一箇所の断線により失われる記録素子の数を低減することが可能となる。
【０２６０】
さらに、複数の不揮発性記憶素子が、それぞれに対応した記録再生制御回路を有する構成とすることで、それぞれの記録再生制御回路に対して、配線の幅を相対的に広げることができる。従って、配線欠陥による記憶素子の損失を低減することも可能となるというさらなる効果を併せて奏する。
【０２６１】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、上記記録再生制御回路を形成するための半導体層が、基板上に設けられた非晶質Ｓｉ層、基板上に設けられた多結晶Ｓｉ層、もしくは、基板上に設けられた非晶質Ｓｉ層を局所的に温度上昇させることにより作製された多結晶Ｓｉ層のいずれかであることを特徴としている。
【０２６２】
それゆえ、上記の効果に加えて、基板材料が限定されることがなくなり、低価格で、かつ、記憶容量の大きい不揮発性記憶回路を形成することが可能となるというさらなる効果を奏する。
【０２６３】
また、上記の効果に加えて、半導体層として上記多結晶Ｓｉ層を用いることにより、高速記録再生可能な不揮発性記憶回路とすることができるというさらなる効果を併せて奏する。
【０２６４】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、上記不揮発性記憶素子が、半導体層上に設けられた記録再生制御回路の上に、絶縁膜を介して設けられており、複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴としている。
【０２６５】
それゆえ、上記記録再生制御回路上に、不揮発性記憶素子を立体的に設けることにより、基板上の面を有効に活用することが可能となり、不揮発性記憶回路の記憶容量をさらに増大させることができるという効果を奏する。
【０２６６】
さらに、複数の不揮発性記憶素子のそれぞれに対して、記録再生制御回路を有する場合においても、該記録再生制御回路の上に絶縁膜を形成し、該絶縁膜上に、対応する不揮発性記憶素子を設けることによっても、同様に、不揮発性記憶回路の記憶容量を増大させることができるというさらなる効果を奏する。
【０２６７】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、複数の上記不揮発性記憶回路が、複数積層されて設けられていることを特徴としている。
【０２６８】
それゆえ、上記の効果に加えて、複数の不揮発性記憶回路が積層されることにより、積層数に応じて、その記憶容量を増大させることができるというさらなる効果を奏する。
【０２６９】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、複数の上記不揮発性記憶回路が有する回路入出力端子が、積層方向に重ならないように設けられていることを特徴としている。
【０２７０】
それゆえ、上記の効果に加えて、積層された複数の不揮発性記憶回路のそれぞれの素子入出力端子に対して、アドレス情報や記録情報を直接入出力することが可能となるので、高速な記録再生動作を実現することができるというさらなる効果を奏する。
【０２７１】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、外部入出力端子に接続された記憶回路選択回路を有し、複数の上記不揮発性記憶回路の回路入出力端子が、該記憶回路選択回路に接続され、該記憶回路選択回路には、記録再生を行う不揮発性記憶回路を選択する第１の選択信号と、選択された不揮発性記憶回路の活性化すべき第１導電体および第２導電体を選択する第２の選択信号と、記録再生すべき情報信号とが、外部入出力端子を介して入力されることを特徴としている。
【０２７２】
それゆえ、同じ外部入出力端子を介して、第１の選択信号、第２の選択信号および情報信号が記憶回路選択回路に入力され、これによって記録再生すべき不揮発性記憶回路中の記録再生すべき第３導電体を選択して、情報を記録することができる。従って、複数の不揮発性記憶回路が積層された不揮発性記憶回路において、外部入出力端子の数を低減することができる。すなわち、情報の記録再生を行うための入出力回路を簡素化することが可能となり、利便性に優れた不揮発性記憶回路を提供することができるというさらなる効果を奏する。
【０２７３】
また、本発明に係る不揮発性記憶カードは、以上のように、上記不揮発性記憶回路が、カード状基板上に設けられたことを特徴としている。
【０２７４】
それゆえ、大きな記憶容量の不揮発性記憶回路を有する可搬性及び利便性に優れた不揮発性記憶カードを実現することが可能であるという効果を奏する。
【０２７５】
また、本発明に係る記録再生装置は、以上のように、上記不揮発性記憶素子、もしくは、上記不揮発性記憶回路、もしくは、上記不揮発性記憶カードに対して、情報の記録再生を行うことを特徴としている。
【０２７６】
それゆえ、従来のハードディスク装置や光ディスク装置に必要な、ディスク回転機構やヘッドアクセス機構等の可動部を有さず、記録再生に固定的なコネクタ等を適用することができるので、極めて信頼性の高い記録再生装置を実現することができるという効果を奏する。
【０２７７】
さらに、従来の記録再生装置として、半導体回路で構成された記憶素子（フラッシュメモリー等）を用いた記録再生装置があるが、複雑な半導体回路をＳｉ基板上に形成することが必要であり、記録素子が高価なものとなり、動画等の情報を長時間にわたり記憶する素子としては不適格であった。これに対して、本発明の不揮発性記憶素子、及び、不揮発性記憶回路は、配線パターンである第１導電体と第２導電体の交差点において、第１導電体の端部と第２導電体の端部とを接続する第３導電体を有するという、極めて簡単な構成により、情報の記録再生が可能であり、低価格かつ大容量な不揮発性記憶素子、及び、不揮発性記憶回路を提供することが可能である。また、該不揮発性記憶素子、及び、該不揮発性記憶回路を積層して配置することにより、さらに大容量の不揮発性記憶素子を提供することが可能である。従って、本発明に係る上記不揮発性記憶素子、もしくは、上記不揮発性記憶回路、もしくは、上記不揮発性記憶カードを用いた記録再生装置においては、動画等の大容量の情報を安価な不揮発性記憶素子に記憶することが可能となるというさらなる効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明の不揮発性記憶素子の平面構成例を示す説明図である。
【図２】図１に示す不揮発性記憶素子の断面の構成を、図１のＡ−Ａ’線に沿って示す説明図である。
【図３】（ａ）〜（ｃ）は、本発明の不揮発性記憶素子の形成方法を示す工程説明図である。
【図４】（ａ）〜（ｃ）は、図３（ａ）〜（ｃ）の工程に後続する工程を示す工程説明図である。
【図５】本発明の不揮発性記憶素子の等価回路図である。
【図６】本発明の不揮発性記憶素子の記録再生に使用する半導体回路の回路図である。
【図７】上記半導体回路の記録状態を示す回路図である。
【図８】本発明の不揮発性記憶回路の構成を示す概略ブロック図である。
【図９】本発明の不揮発性記憶素子の他の平面構成例を示す説明図である。
【図１０】図９に示す不揮発性記憶素子の断面の構成を、図９のＡ−Ａ’線に沿って示す説明図である。
【図１１】本発明の不揮発性記憶回路における基板面の構成を説明する模式的な斜視図である。
【図１２】本発明の不揮発性記憶回路の全体構成を示す模式的な斜視図である。
【図１３】本発明の不揮発性記憶回路における基板面の他の構成を説明する模式的な斜視図である。
【図１４】本発明の不揮発性記憶回路の他の全体構成を示す模式的な斜視図である。
【図１５】本発明の不揮発性記憶回路における基板面のさらに他の構成を説明する模式的な斜視図である。
【図１６】本発明の不揮発性記憶回路のさらに他の全体構成を示す模式的な斜視図である。
【図１７】本発明の不揮発性記憶カードの一構成例を示す模式的な斜視図である。
【図１８】本発明の不揮発性記憶カードの他の構成例を示す模式的な斜視図である。
【図１９】本発明の不揮発性記憶カードのさらに他の構成例の一部を示す模式的な斜視図である。
【図２０】本発明の不揮発性記憶カードのさらに他の全体構成を示す模式的な斜視図である。
【図２１】図２０に示す不揮発性記憶カードの最下層に搭載する不揮発性記憶回路の構成を示す概略ブロック図である。
【図２２】図２０に示す不揮発性記憶カードの下から２層目以上の層に搭載する不揮発性記憶回路の構成を示す概略ブロック図である。
【図２３】従来の不揮発性記憶素子の平面構成を示す説明図である。
【符号の説明】
１  基板
３  第１導電体
４  絶縁膜
５  第２導電体
６  第３導電体
７、８  絶縁体
９  フォトレジストパターン
１０、２９  不揮発性記憶素子
１１、３７、３９  不揮発性記憶回路
２６  Ｓｉ基板（半導体層）
２７、３１  回路入出力端子
２８、３３、３４  記録再生制御回路
３０  基板
３２  非晶質Ｓｉ薄膜（半導体層）
３６  カード状基板
３８  記憶回路選択回路
４１  外部入出力端子
【図１】
2004266166.tif 000004
【図２】
2004266166.tif 000005
【図３】
2004266166.tif 000006
【図４】
2004266166.tif 000007
【図５】
2004266166.tif 000008
【図６】
2004266166.tif 000009
【図７】
2004266166.tif 000010
【図８】
2004266166.tif 000011
【図９】
2004266166.tif 000012
【図１０】
2004266166.tif 000013
【図１１】
2004266166.tif 000014
【図１２】
2004266166.tif 000015
【図１３】
2004266166.tif 000016
【図１４】
2004266166.tif 000017
【図１５】
2004266166.tif 000018
【図１６】
2004266166.tif 000019
【図１７】
2004266166.tif 000020
【図１８】
2004266166.tif 000021
【図１９】
2004266166.tif 000022
【図２０】
2004266166.tif 000023
【図２１】
2004266166.tif 000024
【図２２】
2004266166.tif 000025
【図２３】
2004266166.tif 000026