(57)【要約】【課題】被補償器における出力平均電力の時間軸方向のレベル変化量が大きくなっても非線形特性を適応補償できるようにする。【解決手段】被補償器の入出力信号を取り込んで両信号の時間差、位相差を検出して同期、位相を合わせた状態で、両信号の振幅及び位相誤差から歪み成分を求め、歪み補正部Ｄにて、振幅値に対応する補償量を初期段階で補償テーブルに登録され適応的に更新された補償量の中から順次選び出し、この補償量を入力信号に加算することで歪み成分を補償して被補償器へ出力する。この構成において、過渡特性検出部Ｈで被補償器の過渡特性を求め、歪み補正部Ｄにて、適応フィルタＩにより過渡特性の逆特性を入力振幅値に与えて補償テーブルのバンク切替を行う。これにより、被補償器の動作点の変動に伴う非線形特性の変化に追従して、非線形特性を適応補償することが可能となる。【選択図】　　図２
2004112218.tif 000002
【特許請求の範囲】
【請求項１】
伝送信号を扱う被補償電子装置の非線形特性を補償する非線形補償器おいて、
前記被補償電子装置の入力信号及び出力信号を取り込み、適宜復調処理して同じ信号形式に合わせた後、両信号間の相関をとることで両信号間の時間差及び位相差を検出し、検出した時間差及び位相差に基づいて両信号の同期及び位相あわせを行う信号処理部と、
この信号処理部により同期及び位相が合わせられた被補償電子装置の入力信号及び出力信号の振幅誤差及び位相誤差を歪み成分として検出する歪み検出部と、
前記被補償電子装置の入力信号及び出力信号を比較して当該被補償電子装置の過渡特性を検出する過渡特性検出部と、
この過渡特性検出部で検出された過渡特性の逆特性を前記被補償電子装置の入力信号に与える適応フィルタと、
予め前記歪み検出部で検出される歪み成分とこの歪み成分を補償するための非線形歪み補償量とを対応付けて歪み成分の大きさ別に複数のメモリバンクに格納し、前記適応フィルタの出力レベルに応じて前記メモリバンクを選択的に切り替えて、選択メモリバンクに格納される歪み補償量を読み出し、その歪み補償量で前記被補償電子装置の入力信号を補償する歪み補正部とを具備することを特徴とする非線形補償器。
【請求項２】
伝送信号を扱う被補償電子装置の非線形特性を補償する非線形補償器おいて、
前記被補償電子装置の入力信号及び出力信号を取り込み、適宜復調処理して同じ信号形式に合わせた後、両信号間の相関をとることで両信号間の時間差及び位相差を検出し、検出した時間差及び位相差に基づいて両信号の同期及び位相あわせを行う信号処理部と、
この信号処理部により同期及び位相が合わせられた被補償電子装置の入力信号及び出力信号の振幅誤差及び位相誤差を歪み成分として検出する歪み検出部と、
前記被補償電子装置の入力信号の平均電力を求める平均電力検出部と、
予め前記歪み検出部で検出される歪み成分とこの歪み成分を補償するための非線形歪み補償量とが対応付けられて平均電力別に複数のメモリバンクに格納され、前記平均電力検出部の検出レベルに応じて前記メモリバンクを選択的に切り替えて、選択メモリバンクに格納される歪み補償量を読み出し、その歪み補償量で前記被補償電子装置の入力信号を補償する歪み補正部とを具備することを特徴とする非線形補償器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば中波、短波、地上波・衛星・ケーブルテレビ等の伝送装置に用いられ、例えば送信装置の増幅器で生じる非線形特性を補償する非線形補償器に関する。
【０００２】
【従来の技術】
現在、アナログ方式のテレビジョン放送では、増幅器で生じる非線形特性と逆の特性を持たせた前置補償器で非線形補償を行っている。特に、増幅器の動作温度等により増幅器の非線形特性が変化するので、増幅器の動作条件によって補償特性を切り替えて対応している。
【０００３】
ところで、アナログ方式のテレビジョン放送の場合、信号ピーク値は同期尖頭値で規定されるため、ほとんど一定である。また、クリップ値近傍は同期であるため、クリップレベル近傍で発生する位相ひずみを考慮する必要はなく、同期長が同じになるよう同期振幅のみ補正すればよい。また、ピークファクタ（ピーク値／平均値）が比較的小さいため、低レベル信号領域の線形性もそれほど要求されてはいない。
【０００４】
一方、次世代のデジタル方式によるテレビジョン放送にあっては、ＯＦＤＭ（直交周波数分割多重）方式の採用が決定され、その実用化に向けて種々の開発がなされている。ここにおいて、ＯＦＤＭ方式では、ＯＦＤＭ信号の性質上、ピークファクタがアナログ方式に比較して極めて大きいため、低レベルから高レベルまでの線形性が要求される。しかも、各キャリアの位相が情報伝達のポイントとなるため、位相回転のわずかな乱れも特性劣化につながる。このため、非線形特性、位相回転について正確な補償が求められる。
【０００５】
以上の要求に基づいて、従来では、送信信号の平均電力が変動する場合には、増幅器の動作点が変動して非線形特性が変化することに着目し、非線形特性の逐次更新によってこの時間方向の非線形特性の変化に対応するようにした非線形増幅器の提案がなされている（例えば特許文献１参照。）。
【０００６】
この非線形増幅器では、送信信号の平均電力が比較的緩やかに変化する環境においては、十分な性能を発揮できる。しかしながら、平均電力の時間軸方向のレベル変化量が大きくなるにつれて、逐次更新による非線形補償の追従が間に合わなくなり、最適な補償が行えなくなってしまう。
【０００７】
【特許文献１】
特開２００１−１６８７７４号公報。
【０００８】
【発明が解決しようとする課題】
以上述べたように、ＯＦＤＭ方式をはじめとしたデジタル信号伝送にあっては、非線形特性の正確な補償が求められるが、従来の非線形補償器では、被補償電子装置における出力平均電力の時間軸方向のレベル変化量が大きくなるにつれて、逐次更新による非線形補償の追従が間に合わなくなり、最適な補償が行えなくなってしまうという問題があった。
本発明は、上記の事情を考慮してなされたもので、被補償電子装置における出力平均電力の時間軸方向のレベル変化量が大きくなっても非線形特性を適応補償することのできる非線形補償器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明に係る非線形補償器は、以下のような特徴的構成を有する。
（１）伝送信号を扱う被補償電子装置の非線形特性を補償する非線形補償器おいて、
前記被補償電子装置の入力信号及び出力信号を取り込み、適宜復調処理して同じ信号形式に合わせた後、両信号間の相関をとることで両信号間の時間差及び位相差を検出し、検出した時間差及び位相差に基づいて両信号の同期及び位相あわせを行う信号処理部と、この信号処理部により同期及び位相が合わせられた被補償電子装置の入力信号及び出力信号の振幅誤差及び位相誤差を歪み成分として検出する歪み検出部と、前記被補償電子装置の入力信号及び出力信号を比較して当該被補償電子装置の過渡特性を検出する過渡特性検出部と、この過渡特性検出部で検出された過渡特性の逆特性を前記被補償電子装置の入力信号に与える適応フィルタと、予め前記歪み検出部で検出される歪み成分とこの歪み成分を補償するための非線形歪み補償量とを対応付けて歪み成分の大きさ別に複数のメモリバンクに格納し、前記適応フィルタの出力レベルに応じて前記メモリバンクを選択的に切り替えて、選択メモリバンクに格納される歪み補償量を読み出し、その歪み補償量で前記被補償電子装置の入力信号を補償する歪み補正部とを具備することを特徴とする。
【００１０】
（２）伝送信号を扱う被補償電子装置の非線形特性を補償する非線形補償器おいて、前記被補償電子装置の入力信号及び出力信号を取り込み、適宜復調処理して同じ信号形式に合わせた後、両信号間の相関をとることで両信号間の時間差及び位相差を検出し、検出した時間差及び位相差に基づいて両信号の同期及び位相あわせを行う信号処理部と、この信号処理部により同期及び位相が合わせられた被補償電子装置の入力信号及び出力信号の振幅誤差及び位相誤差を歪み成分として検出する歪み検出部と、前記被補償電子装置の入力信号の平均電力を求める平均電力検出部と、予め前記歪み検出部で検出される歪み成分とこの歪み成分を補償するための非線形歪み補償量とが対応付けられて平均電力別に複数のメモリバンクに格納され、前記平均電力検出部の検出レベルに応じて前記メモリバンクを選択的に切り替えて、選択メモリバンクに格納される歪み補償量を読み出し、その歪み補償量で前記被補償電子装置の入力信号を補償する歪み補正部とを具備することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は本発明が適用されるＯＦＤＭ送信装置の構成を示すもので、変調器１でＲＦのＯＦＤＭ信号を出力し、本発明に係る非線形補償器２を介して、ＲＦ増幅器３にて電力増幅し、送信信号として出力する。ＲＦ増幅器３の出力は分配器（方向性結合器）４により一部分配されて非線形補償器２に供給される。
【００１２】
（第１の実施形態）
図２は上記非線形補償器２に本発明を適用した場合の第１の実施形態の構成を示すブロック図である。図２において、アナログＲＦ入力端子１１には、上記変調器１からのＲＦ信号が供給される。この端子１１に供給されたＲＦ信号は、第１ダウンコンバータ（Ｄ／Ｃ１）１２により局部発振器１３からのローカル信号に基づいてＩＦ信号に変換され、ＡＧＣ（自動利得制御）回路１４によって所定の振幅レベルに安定化される。このＡＧＣ回路１４の出力は、スケルチ（ＳＱ）回路１５により信号の有無が判別され、第１アナログ・デジタルコンバータ（ＡＤＣ１）１６によりデジタルＩＦ信号に変換された後、第１直交復調回路（Ｑ−ＤＥＭ１）１７で直交復調され、複素形式のデジタルベースバンド信号Ｉ１、Ｑ１となる。ここで得られたＩ１、Ｑ１信号は、必要に応じてＦＩＲフィルタ（またはＬＰＦ）１８、１９によりダウンサンプリングされる。以上により、入力復調部Ａが構成される。
【００１３】
一方、アナログＰＡ入力端子２１には、ＲＦ増幅器３から出力されるＲＦ信号が供給される。この端子２１に供給されたＲＦ信号は、第２ダウンコンバータ（Ｄ／Ｃ２）２２により移相器２３で位相調整されたローカル信号に基づいてＩＦ信号に変換される。このＩＦ信号は、ＡＧＣ回路２４によって所定の振幅レベルに安定化される。このＡＧＣ回路２４の出力は、スケルチ（ＳＱ）回路２５により信号の有無が判別され、第２アナログ・デジタルコンバータ（ＡＤＣ２）２６によりデジタルＩＦ信号に変換された後、第２直交復調回路（Ｑ−ＤＥＭ２）２７で直交復調され、複素形式のデジタルベースバンド信号Ｉ２、Ｑ２となる。ここで得られたＩ２、Ｑ２信号は、必要に応じてＦＩＲフィルタ（またはＬＰＦ）２８、２９によりダウンサンプリングされる。以上により、出力復調部Ｂが形成される。
【００１４】
上記入力復調部Ａから出力されるデジタルベースバンド信号Ｉ１、Ｑ１は、遅延調整部Ｃ及び歪み補正部Ｄに供給される。ここで、上記遅延調整部Ｃは、入力復調部Ａからのデジタルベースバンド信号Ｉ１、Ｑ１をそれぞれ所定時間遅延するＲＡＭ遅延器３１、３２を備える。ＲＡＭ遅延器３１、３２で遅延されたデジタルベースバンド信号Ｉ３、Ｑ３は、上記出力復調部Ｂから出力されるデジタルベースバンド信号Ｉ２、Ｑ２と共に、遅延検出部Ｅ及び歪み検出部Ｆに供給される。
【００１５】
上記遅延検出部Ｅにおいて、遅延調整部Ｃからのベースバンド信号Ｉ３、Ｑ３と出力復調部Ｂからのベースバンド信号Ｉ２、Ｑ２は複素乗算器４１に供給される。この複素乗算器４１は、両入力信号を複素乗算することで、両者の複素相関をとってＲＥＡＬ（実部）信号とＩＭＡＧ（虚部）信号を求めるものである。ここで得られたＲＥＡＬ信号及びＩＭＡＧ信号は、それぞれＲＥＡＬ積分器４２及びＩＭＡＧ積分器４３に供給される。
【００１６】
これらの積分器４２、４３は、例えば累積値／累積時間を求める区間積分を行うことでノイズ等の影響を除去するものである。積分器４２、４３の出力はピタゴラス変換器４４に供給され、デカルト座標から極座標に変換される。ピタゴラス変換器４４の出力うち、振幅値は相関ピーク検出器４５に供給される。この相関ピーク検出器４５は、２つの入力信号の相関出力におけるピーク位置を求めるものである。この相関ピーク検出器４５で検出されたピーク位置情報はピタゴラス変換器４４から出力される角度値（位相値）と共に遅延／角度検出器４６に供給される。
【００１７】
この遅延／角度検出器４６は、ピークの位置情報から増幅器入力側のデジタルベースバンド信号Ｉ３、Ｑ３と増幅器出力側のデジタルベースバンド信号Ｉ２、Ｑ２との時間差及び位相差（角度）を求めるもので、ここで得られた時間差は遅延制御器４７に供給され、位相差は位相制御器４８に供給される。遅延制御器４７は、与えられた時間差に応じて遅延調整部ＣのＲＡＭ遅延器３１、３２の遅延量を設定して粗同期を行い、さらに出力復調部ＢのＦＩＲフィルタ２８、２９の係数値を制御して精密同期させるものである。これにより増幅器入力側のデジタルベースバンド信号Ｉ３、Ｑ３と増幅器出力側のデジタルベースバンド信号Ｉ２、Ｑ２との同期がとられる。また、位相制御器４８は、与えられた位相差に応じて、出力復調部Ｂの移相器２３の移相量を調整する。これにより増幅器入力側と増幅器出力側の位相合わせがなされる。
【００１８】
尚、上記遅延制御器４７及び位相制御器４８は、いずれもデジタルベースバンド信号に信号成分が含まれていない場合には時間差及び位相差が得られないため、制御不能となり、誤動作するおそれがある。そこで、入力復調部Ａ及び出力復調部Ｂに設けられたスケルチ回路１５、２５の出力から信号成分の有無を判別し、信号成分があるときのみ制御を行うものとする。
【００１９】
上記歪み検出部Ｆは、遅延調整部Ｃからのデジタルベースバンド信号Ｉ３、Ｑ３と出力復調部Ｂからのデジタルベースバンド信号Ｉ２、Ｑ２をそれぞれピタゴラス変換器５１、５２によってデカルト座標（Ｉ３、Ｑ３）、（Ｉ２、Ｑ２）から極座標（Ｒ３、θ３）、（Ｒ２、θ２）に変換した後、誤差演算器５３にて両者の振幅誤差ΔＲ及び位相誤差Δθを求める。
ΔＲ＝Ｒ３−Ｒ２
Δθ＝θ３−θ２
ここで得られた振幅誤差ΔＲ及び位相誤差Δθは歪み補正部Ｄに供給される。
【００２０】
上記歪み補正部Ｄは、歪み検出部Ｆからの振幅誤差ΔＲ及び位相誤差Δθをそれぞれ積分器６１で区間積分し、その積分結果を歪み補償量として、ＲＡＭテーブル６２に登録しておく。一方、入力復調部Ａからのデジタルベースバンド信号Ｉ１、Ｑ１をピタゴラス変換器６３によりデカルト座標（Ｉ１、Ｑ１）から極座標（Ｒ１、θ１）に変換した後、Ｒ１の値に応じた歪み補償量（ΔＲ、Δθ）をＲＡＭテーブル６２から読み出して、その補償量を歪み補償量加算部６４で加算し、逆ピタゴラス変換器６５で元のデカルト座標（Ｉ１′、Ｑ１′）に戻して出力する。
【００２１】
この歪み補正部Ｄから出力されるデジタルベースバンド信号は出力変換部Ｇに供給される。この出力変換部Ｇは入力デジタルベースバンド信号をＦＩＲフィルタ（またはＬＰＦ）７１、７２によって元のビットレートに戻し（オーバーサンプリング）、直交変調（Ｑ−ＭＯＤ）回路７３で直交変調してＩＦ信号とし、デジタル・アナログコンバータ（ＤＡＣ）７４でアナログ信号に変換した後、アップコンバータ（Ｕ／Ｃ）７５で局部発振器１３からのローカル信号に基づいてＲＦ信号に変換し、ＲＦ出力端子７６から歪み補償された信号として出力する。
【００２２】
上記構成による非線形補償器において、本発明に係る第１の実施形態の特徴とする点は以下の構成にある。
【００２３】
図１において、過渡特性検出部Ｈは、上記遅延調整部Ｃからのデジタルベースバンド信号（ＲＦ増幅器３の入力）Ｉ３，Ｑ３と出力復調部Ｂからのデジタルベースバンド信号（ＲＦ増幅器３の出力）Ｉ２，Ｑ２とを比較することで、ＲＦ増幅器３の過渡特性を検出するもので、その検出結果は係数として歪み補正部Ｄ内に設けられる適応フィルタＩに供給される。
【００２４】
一方、上記歪み補正部Ｄに設けられるＲＡＭテーブル６２は、図３に示すように、それぞれ積分出力レベル別に歪み補償量を格納するｎ個のバンクメモリＭ１〜Ｍｎと、バンクメモリＭ１〜Ｍｎの読み出し出力を選択的に導出するセレクタＳＥＬとを備える。各バンクメモリＭ１〜Ｍｎは、ピタゴラス変換器６３から出力される振幅値Ｒ１によってアドレス制御される。この結果、Ｒ１の振幅値に対応する歪み補償量が各バンクメモリＭ１〜Ｍｎから読み出し出力され、セレクタＳＥＬによって選択的に導出される。セレクタＳＥＬは、適応フィルタＩの出力レベルによってバンクメモリＭ１〜Ｍｎの読み出し出力を選択的に導出する。
【００２５】
上記適応フィルタＩは、上記ピタゴラス変換器６３から出力される振幅値Ｒ１に上記過渡特性検出部Ｈで得られた過渡特性とは逆の特性を与える。具体的には、過渡特性を示す係数の逆数を振幅値Ｒ１に乗算出力する。したがって、ＲＦ増幅器３の過渡特性が急峻になるに従って、適応フィルタＩから出力される振幅値Ｒ１のレベル変化は緩やかとなり、セレクタＳＥＬの切替速度が遅くなる。逆に、ＲＦ増幅器４の過渡特性が緩やかになるに従って、適応フィルタＩから出力される振幅値Ｒ１のレベル変化は速くなる。
これにより、ＲＦ増幅器３の動作点が変動しその非線形特性が変化しても、この時間方向の非線形特性の変化に追従して非線形補償特性が逐次更新されるようになる。
【００２６】
（第２の実施形態）
図４は上記非線形補償器２に本発明を適用した場合の第２の実施形態の構成を示すブロック図である。尚、図４において、図２と同一部分には同一符号を付して示し、ここでは異なる部分について詳述する。
【００２７】
すなわち、本発明に係る第２の実施形態の特徴とする点は以下の構成にある。
図４において、平均電力検出部Ｋは、歪み補正部Ｄのピタゴラス変換器６３から出力される振幅値Ｒ１を入力し、非巡回型ディジタルフィルタ（ＩＩＲ）による積分処理によって平均電力を求めるものである。また、ＲＡＭテーブル６２は、前述の適応フィルタＩを除き、図３に示した構成であり、バンクメモリＭ１〜ＭｎとセレクタＳＥＬを備える。但し、本実施形態の場合は、平均電力検出部Ｋの検出結果に基づいてバンクメモリＭ１〜Ｍｎの読み出し出力を切替制御するようにしている。
【００２８】
上記構成よれば、第１の実施形態と比べると精度が落ちるが、簡易な構成で実現することが可能であり、ＲＦ増幅器３の動作点の変動が平均電力の変化に追従しているとみなせる場合には十分その機能を発揮することができるので、コストパフォーマンスに優れていると言える。
【００２９】
以上のように、本実施形態の非線形補償器２では、入力復調部Ａと出力復調部ＢとでＲＦ増幅器３のＲＦ入力及びＲＦ出力のデジタルベースバンド信号を抽出し、両信号の時間差、位相差を遅延検出部Ｅで相関演算により検出して、遅延調整部Ｃにより両信号の同期合わせを行う。また、移相器２３にて両信号の位相合わせを行う。この状態で、歪み検出部Ｆにて両信号の振幅誤差及び位相誤差を求め、歪み成分として歪み補正部Ｄに入力する。歪み補正部Ｄにて、振幅値に対応する補償量を前記手段で登録された補償量の中から順次選び出し、この補償量を入力復調部Ａで得られたデジタルベースバンド信号に加算することで歪み成分を補償し、出力変換部Ｇにて元の信号フォーマットに変換してＲＦ増幅器３へ出力する。これにより、ＲＦ増幅器３の持つ非線形特性と逆の特性を持たせてＲＦ信号をＲＦ増幅器３に入力することができ、そのＲＦ出力の非線形特性による歪み成分を補償することができる。
【００３０】
ここで、第１の実施形態では、ＲＦ増幅器３の過渡特性を求め、歪み補正部Ｄにて、その逆特性を入力振幅値に与えて補償テーブルのバンク切替を行うようにしているので、送信平均電力のレベル変化量が大きくなって、ＲＦ増幅器３の動作点が変動しその非線形特性が変化しても、この時間方向の非線形特性の変化に追従して非線形補償特性を逐次更新することができる。
【００３１】
また、第２の実施形態では、歪み補正部Ｄの入力振幅値から平均電力を求め、その結果に基づいて補償テーブルのバンク切替を行うようにしているので、ＲＦ増幅器３の動作点が変動しその非線形特性が変化しても、簡易な構成で送信平均電力の時間方向の非線形特性の変化に追従して非線形補償特性を逐次更新することができる。
【００３２】
尚、本発明は上記実施形態に限定されるものではない。
例えば、上記実施形態では、出力復調部ＢのＦＩＲフィルタ２８、２９の係数値を制御して精密同期をとるようにしているが、入力復調部ＡのＦＩＲフィルタ１８、１９の係数値を制御して精密同期をとることも同様に可能である。
【００３３】
また、上記実施形態では、出力復調部Ｂの移相器２３の移相量を調整することによって位相合わせを行うようにしているが、入力復調部Ａのダウンコンバータ１２に供給されるローカル信号の位相を移相器によって調整するようにしても、同様に位相合わせを行うことができる。
【００３４】
さらに、上記実施形態では、変調器１からアナログＲＦ信号を入力する場合について説明したが、変調器１がデジタルベースバンド信号を直接出力する場合には、このデジタルベースバンド信号を入力して、入力復調部Ａの出力に代わって遅延調整部Ｃ及び歪み補正部Ｄに直接供給するようにすれば、上記実施形態と同様の効果を得ることができる。
【００３５】
また、上記実施形態はＯＦＤＭ送信装置に適用した場合であるが、本発明はこれに限定されるものではなく、他のアナログ通信系、デジタル通信系の電子回路、例えばＮＴＳＣ方式によるアナログテレビジョン信号の送信装置、ＡＴＳＣ方式によるデジタルテレビジョン信号の送信装置等における非線形特性及び位相回転の補償についても適用可能である。　また、上記実施形態では、歪み補正を極座標（Ｒ，θ）の加算により行うものとしたが、デカルト座標（Ｉ，Ｑ）での乗算により行うことも可能である。
【００３６】
さらに、上記実施形態では、全てループ構成とすることにより自動調整、自動制御で非線形特性や位相回転を適応補償するようにしているが、それぞれの検出部の検出結果を適宜表示し、この表示内容を見ながら手動で調整、補正を行うようにしてもよいことは勿論である。
また、上記実施形態では、ＲＦ増幅器の非線形特性を補償する場合について説明したが、非線形特性の補償が要求される他の電子装置に対しても同様に実施可能である。
【００３７】
【発明の効果】
以上説明したように本発明によれば、送信平均電力の時間軸方向のレベル変化量が大きくなっても非線形特性を適応補償することのできる非線形補償器を提供することができる。
【図面の簡単な説明】
【図１】本発明が適用されるＯＦＤＭ送信装置の構成を示すブロック図。
【図２】本発明の第１の実施形態として、図１のＲＦ増幅器の非線形特性を補償する非線形補償器の構成を示すブロック図。
【図３】図２に示す実施形態の歪み補正部の具体的な構成を示すブロック図。
【図４】本発明に係る非線形補償器の第２の実施形態の構成を示すブロック図。
【符号の説明】
１…変調器
２…非線形補償器
３…ＲＦ増幅器
４…分配器
Ａ…入力復調部
Ｂ…出力復調部
Ｃ…遅延制御部
Ｄ…歪み補正部
Ｅ…遅延検出部
Ｆ…歪み検出部
Ｇ…出力変換部
Ｈ…過渡特性検出部
Ｉ…適応フィルタ
Ｋ…平均電力検出部
Ｍ１〜Ｍｎ…バンクメモリ
ＳＥＬ…セレクタ
１１…アナログＲＦ入力端子
１２…第１ダウンコンバータ（Ｄ／Ｃ１）
１３…局部発振器
１４…ＡＧＣ回路
１５…スケルチ回路（ＳＱ）
１６…第１アナログ・デジタルコンバータ（ＡＤＣ１）
１７…第１直交復調回路（Ｑ−ＤＥＭ１）
１８、１９…ＦＩＲフィルタ
２１…アナログＰＡ入力端子
２２…第２ダウンコンバータ（Ｄ／Ｃ２）
２３…移相器
２４…ＡＧＣ回路
２５…スケルチ回路（ＳＱ）
２６…第２アナログ・デジタルコンバータ（ＡＤＣ２）
２７…第２直交復調回路（Ｑ−ＤＥＭ２）
２８、２９…ＦＩＲフィルタ
３０…局部発振器
３１、３２…ＲＡＭ遅延器
４１…複素乗算器
４２…ＲＥＡＬ積分器
４３…ＩＭＡＧ積分器
４４…ピタゴラス変換器
４５…自己相関ピーク検出器
４６…遅延／角度検出器
４７…遅延制御器
４８…位相制御器
４９…キャリア同期回路
４９１…微分器
４９２…ループフィルタ
４９３…加算器
４９４…ループフィルタ
５１、５２…ピタゴラス変換器
５３…誤差演算器
６１…積分器
６２…ＲＡＭテーブル
６２１…現用領域
６２２…予備領域
６２３…アドレスタイミング制御部
６３…ピタゴラス変換器
６４…歪み加算部
６５…逆ピタゴラス変換器
７１、７２…ＦＩＲフィルタ
７３…直交変調回路（Ｑ−ＭＯＤ）
７４…デジタル・アナログコンバータ（ＡＤＣ）
７５…アップコンバータ（Ｕ／Ｃ）
７６…ＲＦ出力端子
７７…局部発振器
【図１】
2004112218.tif 000003
【図２】
2004112218.tif 000004
【図３】
2004112218.tif 000005
【図４】
2004112218.tif 000006