(57)【要約】      （修正有）【課題】蛍光表示管のフィラメントに印可されるフィラメントパルス電圧の異常検出処理を蛍光表示管駆動回路において行う。【解決手段】フィラメントと、グリッド電極と、セグメント電極と、を有する蛍光表示管に対して、前記フィラメントをパルス状のフィラメントパルス電圧にてパルス駆動するためのフィラメント駆動手段と、前記グリッド電極を駆動するためのグリッド駆動手段と、前記セグメント電極を駆動するためのセグメント駆動手段と、を有する前記蛍光表示管駆動回路であって、前記フィラメントパルス電圧のレベルが固定されたことを検出し、前記検出した結果を表す検出信号を出力する検出手段と、前記検出信号に基づき、前記フィラメント、前記グリッド電極又は前記セグメント電極の少なくとも一つの駆動を停止するように、前記フィラメント駆動手段、前記グリッド駆動手段、前記セグメント駆動手段の出力を制御する制御手段と、を有する。【選択図】      図１
2004294728.tif 000002
【特許請求の範囲】
【請求項１】
フィラメントと、グリッド電極と、セグメント電極と、を有する蛍光表示管に対して、前記フィラメントをパルス状のフィラメントパルス電圧にてパルス駆動するためのフィラメント駆動手段と、前記グリッド電極を駆動するためのグリッド駆動手段と、前記セグメント電極を駆動するためのセグメント駆動手段と、を有する前記蛍光表示管駆動回路であって、
前記フィラメントパルス電圧のレベルが固定されたことを検出し、前記検出した結果を表す検出信号を出力する検出手段と、
前記検出信号に基づき、前記フィラメント、前記グリッド電極又は前記セグメント電極の少なくとも一つの駆動を停止するように、前記フィラメント駆動手段、前記グリッド駆動手段、前記セグメント駆動手段の出力を制御する制御手段と、
を有することを特徴とする蛍光表示管駆動回路。
【請求項２】
前記制御手段は、
前記検出信号に基づき、前記フィラメントパルス電圧又は前記グリッド電極を駆動するための電圧又は前記セグメント電極を駆動するための電圧の少なくとも一つのレベルが、駆動を停止する一方のレベルとなるように、前記フィラメント駆動手段、前記グリッド駆動手段、前記セグメント駆動手段の出力を制御することを特徴とする請求項１に記載の蛍光表示管駆動回路。
【請求項３】
前記制御手段は、
前記検出信号に基づき、前記フィラメント駆動手段、前記グリッド駆動手段又は前記セグメント駆動手段の少なくとも一つの出力をハイインピーダンス状態とすることを特徴とする請求項１に記載の蛍光表示管駆動回路。
【請求項４】
前記蛍光表示管駆動回路は、
前記検出信号に基づいて、前記フィラメントパルス電圧のレベルが固定されたことを通知するための信号を出力する手段を有することを特徴とする請求項１乃至３のいずれかに記載の蛍光表示管駆動回路。
【請求項５】
前記蛍光表示管駆動回路は、半導体集積回路であり、前記フィラメント駆動手段の出力に基づき前記フィラメントパルス電圧を生成するスイッチング素子を外部に接続可能とすることを特徴とする請求項１乃至４のいずれかに記載の蛍光表示管駆動回路。
【請求項６】
前記フィラメント駆動手段の出力に基づき前記フィラメントパルス電圧を生成するスイッチング素子を有することを特徴とする請求項１乃至４のいずれかに記載の蛍光表示管駆動回路。
【請求項７】
前記蛍光表示管駆動回路は、半導体集積回路であり、前記スイッチング素子を外部に接続したことを特徴とする請求項６に記載の蛍光表示管駆動回路。
【請求項８】
前記蛍光表示管駆動回路は、前記スイッチング素子を集積化した半導体集積回路であることを特徴とする請求項６に記載の蛍光表示管駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、蛍光表示管の信頼性を向上させる蛍光表示管駆動回路に関する。
【０００２】
【従来の技術】
蛍光表示管（Ｖａｃｕｕｍ  ｆｌｕｏｒｅｓｃｅｎｔ  Ｄｉｓｐｌａｙ、以下、ＶＦＤと称す）は、真空容器の中で、フィラメントと呼ばれる直熱形カソードに電圧を印加してフィラメントを発熱させることにより熱電子を放出させ、その熱電子をグリッド電極にて加速させてアノード（セグメント）電極上の蛍光体に衝突発光させることにより所望のパターンを表示する自発光型の表示デバイスのことである。ＶＦＤは、視認性、多色化、低動作電圧、信頼性（耐環境性）などの面において優れた特徴を有しており、自動車用、家電用、民生用など様々な用途・分野において利用されている。
【０００３】
ここで、ＶＦＤでは、フィラメントやその配線に関して短絡や断線が生じる場合や、フィラメント又はその配線と他の電極（グリッド電極やセグメント電極）の配線との間で短絡が生じる場合、又は、フィラメントを駆動する素子が故障する場合などにおいて、フィラメントに係る異常な状態を放置したままでいると、フィラメントが損傷したり、フィラメントの発火を招く危険性が生じる。そのため、ＶＦＤに対して、フィラメントに係る異常な状態を速やかに検出するとともに、異常時の所定の処理（例えば、フィラメントの駆動を停止する等）を速やかに行う仕組みが求められている。
【０００４】
図６は、前述した仕組みの一つとして、フィラメント１１に印加されるフィラメントパルス電圧の異常を検出処理する従来の仕組みを説明する図である。なお、同図では、フィラメント１１に電圧を印加する方式として、フィラメントの通常の定格電圧と比べてかなり高い直流電圧をチョッピングしたパルス電圧（以下、フィラメントパルス電圧と称す）を印加するパルス駆動方式を用いた例を示している。すなわち、パルス駆動方式は、フィラメントパルス電圧が高電位側に固定されるといった異常が発生した場合、他の方式（直流（ＤＣ）駆動方式、交流（ＡＣ）駆動方式）と比べて、フィラメント１１の損傷や発火等の進行が早いので、フィラメントパルス電圧の異常を速やかに検出処理することが求められる。
【０００５】
図６において、マイコンなどの外部コントローラ４０は、所望のデューティー比に設定されたパルス駆動信号をフィラメント駆動回路１１０に出力する。そして、フィラメント駆動回路１１０は、外部コントローラ１１０から受信したパルス駆動信号に基づくスイッチング動作によって、フィラメント１１駆動用の電源電圧からフィラメントパルス電圧を生成し、フィラメント１１に印加する。
【０００６】
ここで、外部コントローラ４０では、フィラメント１１に印加されるフィラメントパルス電圧に関して、例えば、フィラメントパルス電圧のパルス幅や電圧レベルを検出するための検出手段が備わっている。外部コントローラ４０は、前記検出手段によって検出されたフィラメントパルス電圧のパルス幅や電圧レベルに応じて、フィラメント駆動回路１１０に出力するパルス駆動信号のデューティー比の設定を調整するといったフィードバック制御を行っていた。
【０００７】
なお、前述したような従来の仕組みは、例えば、以下に示す特許文献１に開示されている。
【０００８】
【特許文献１】
特開２００２−１０８２６３号公報
【０００９】
【発明が解決しようとする課題】
従来のフィラメントパルス電圧の異常を検出する仕組みでは、外部コントローラ４０が、フィラメントパルス電圧のパルス幅や電圧レベル等を検出し、その検出した値に応じて、フィラメントパルス電圧に対して所望のフィードバック制御を行っている。しかしながら、このことは、外部コントローラ４０における処理負荷を増大させる要因となっていた。また、外部コントローラ４０は、自身の処理負荷の増大によって、フィラメントパルス電圧の異常検出処理にかなりの時間を要してしまい、フィラメント１１の損傷や発火などに至らしめるという問題点を有していた。
本発明は、以上のような経緯に基づいてなされたものであり、ＶＦＤの信頼性を向上させるＶＦＤ駆動回路を提供することである。
【００１０】
【課題を解決するための手段】
前記課題を解決するための主たる本発明は、フィラメントと、グリッド電極と、セグメント電極と、を有する蛍光表示管に対して、前記フィラメントをパルス状のフィラメントパルス電圧にてパルス駆動するためのフィラメント駆動手段と、前記グリッド電極を駆動するためのグリッド駆動手段と、前記セグメント電極を駆動するためのセグメント駆動手段と、を有する前記蛍光表示管駆動回路であって、
前記フィラメントパルス電圧のレベルが固定されたことを検出し、前記検出した結果を表す検出信号を出力する検出手段と、
前記検出信号に基づき、前記フィラメント、前記グリッド電極又は前記セグメント電極の少なくとも一つの駆動を停止するように、前記フィラメント駆動手段、前記グリッド駆動手段、前記セグメント駆動手段の出力を制御する制御手段と、を有することを特徴とする蛍光表示管駆動回路。
【００１１】
なお、前述した「検出手段」とは、後述の「異常検出手段」であり、前述の「検出信号」として後述の「異常検出信号」を出力する。
【００１２】
本発明に係る蛍光表示管駆動回路は、前述したような特徴を有することによって、蛍光表示管のフィラメントに印加されるフィラメントパルス電圧の異常検出処理を、従来のように外部コントローラの処理を介在させることなく蛍光表示管駆動回路において行うことができる。このことは、フィラメントパルス電圧の異常検出処理を速やかに行えることが可能となり、フィラメントの損傷や発火などの進行を抑制することができる。
【００１３】
なお、前述した本発明に係る特徴において、フィラメント駆動手段のみを停止する場合とは、例えば、フィラメントパルス電圧の異常の原因として、フィラメント又はその配線に関して短絡や断線が生じる場合に該当する。また、グリッド駆動手段又はセグメント駆動手段のみを停止する場合とは、例えば、フィラメントパルス電圧の異常の原因として、フィラメントのパルス駆動は停止しているものの、グリッド電圧又はセグメント電圧に異常が発生し、グリッド電極又はセグメント電極の配線がフィラメント又はその配線と短絡する場合に該当する。
【００１４】
このようにして、本発明に係る蛍光表示管駆動回路は、蛍光表示管の信頼性（特に、蛍光表示管のフィラメントに対する信頼性）を向上させることができる。
【００１５】
本発明の他の特徴については、添付図面及び本明細書の記載により明らかにする。
【００１６】
【発明の実施の形態】
＝＝＝  開示の概要  ＝＝＝
以下の開示により、少なくとも次のことが明らかにされる。
フィラメントと、グリッド電極と、セグメント電極と、を有する蛍光表示管に対して、前記フィラメントをパルス状のフィラメントパルス電圧にてパルス駆動するためのフィラメント駆動手段と、前記グリッド電極を駆動するためのグリッド駆動手段と、前記セグメント電極を駆動するためのセグメント駆動手段と、を有する前記蛍光表示管駆動回路であって、前記フィラメントパルス電圧のレベルが固定されたことを検出し、前記検出した結果を表す検出信号を出力する検出手段と、前記検出信号に基づき、前記フィラメント、前記グリッド電極又は前記セグメント電極の少なくとも一つの駆動を停止するように、前記フィラメント駆動手段、前記グリッド駆動手段、前記セグメント駆動手段の出力を制御する制御手段と、を有する。
【００１７】
なお、前述した「検出手段」とは、後述の「異常検出手段」であり、前述の「検出信号」として後述の「異常検出信号」を出力する。
【００１８】
本発明に係る蛍光表示管駆動回路は、蛍光表示管のフィラメントに印加されるフィラメントパルス電圧の異常検出処理を、従来のように外部コントローラの処理を介在させることなく蛍光表示管駆動回路において行うことができる。このことは、フィラメントパルス電圧の異常検出処理を速やかに行えることが可能となり、フィラメントの損傷や発火などの進行を抑制することができる。
【００１９】
なお、前述した本発明に係る特徴において、フィラメント駆動手段のみを停止する場合とは、例えば、フィラメントパルス電圧の異常の原因として、フィラメント又はその配線に関して短絡や断線が生じた場合に該当する。また、グリッド駆動手段又はセグメント駆動手段のみを停止する場合とは、例えば、フィラメントパルス電圧の異常の原因として、フィラメントのパルス駆動は停止しているものの、グリッド電極を駆動するための電圧（グリッド電圧）又はセグメント電極を駆動するための電圧（セグメント電圧）に異常が発生し、グリッド電極又はセグメント電極の配線がフィラメント又はその配線と短絡する場合に該当する。
【００２０】
このようにして、本発明に係る蛍光表示管駆動回路は、蛍光表示管の信頼性（特に、蛍光表示管のフィラメントに対する信頼性）を向上させることができる。
【００２１】
本発明の第２の態様について、前記制御手段は、前記検出信号に基づき、前記フィラメントパルス電圧又は前記グリッド電極を駆動するための電圧又は前記セグメント電極を駆動するための電圧の少なくとも一つのレベルが、駆動を停止する側のレベルとなるように、前記フィラメント駆動手段、前記グリッド駆動手段、前記セグメント駆動手段の出力を制御する。
このようにして、本発明に係る蛍光表示管駆動回路は、フィラメントパルス電圧の異常検出処理を速やかに行えることが可能となり、フィラメントの損傷や発火などの進行を抑制することができる。すなわち、蛍光表示管の信頼性を向上させることが可能となる。
【００２２】
本発明の第３の態様について、前記制御手段は、前記検出信号に基づき、前記フィラメント駆動手段、前記グリッド駆動手段又は前記セグメント駆動手段の少なくとも一つの出力をハイインピーダンス状態とする。
このようにして、本発明に係る蛍光表示管駆動回路は、フィラメントパルス電圧の異常検出処理を速やかに行えることが可能となり、フィラメントの損傷や発火などの進行を抑制することができる。すなわち、蛍光表示管の信頼性を向上させることが可能となる。
また、本発明に係る蛍光表示管駆動回路は、フィラメントパルス電圧の異常の原因となったフィラメントパルス電圧、グリッド電圧又はセグメント電圧の少なくとも一つの異常に対して、自身の内部回路を保護することができる。
【００２３】
本発明の第４の態様について、前記蛍光表示管駆動回路は、前記検出信号に基づいて、前記フィラメントパルス電圧のレベルが固定されたことを通知するための信号を出力する手段を有する。
ここで、前述した「フィラメントパルス電圧のレベルが固定されたことを通知するための信号」とは、後述の外部コントローラに対して出力する「異常検出フラグＡＮＦ」のデータのことである。
このように、本発明に係る蛍光表示管駆動回路は、前記信号を外部コントローラに送信することによって、フィラメントパルス電圧の異常検出処理についての可観測性を向上させることができる。
【００２４】
本発明の第５の態様について、前記蛍光表示管駆動回路は、半導体集積回路であり、前記フィラメント駆動手段の出力に基づき前記フィラメントパルス電圧を生成するスイッチング素子を外部に接続可能とする。
なお、前述した「スイッチング素子」とは、例えば、Ｐｃｈ−ＭＯＳ型ＦＥＴやＮｃｈ−ＭＯＳ型ＦＥＴであり、本発明に係る蛍光表示管駆動回路は、このようなスイッチング素子を外部に接続可能とするインターフェース（後述のＦＰＣＯＮ端子）を備えるようにしてもよい。
【００２５】
本発明の第６の態様について、前記フィラメント駆動手段の出力に基づき前記フィラメントパルス電圧を生成するスイッチング素子を有する。
【００２６】
このように、本発明では、蛍光表示管駆動回路を用いた様々なアプリケーション回路（例えば、蛍光表示管モジュール）に対して、前述したようなスイッチング素子を備えるようにしてもよい。好ましくは、本発明の第７の態様について、前記蛍光表示管駆動回路は、半導体集積回路であり、前記スイッチング素子を外部に接続してもよいし、本発明の第８の態様について、前記蛍光表示管駆動回路は、前記スイッチング素子を集積化した半導体集積回路としてもよい。
【００２７】
＝＝＝  実施例  ＝＝＝
以下、本発明の実施の形態を図面に基づいて具体的に説明する。
【００２８】
＜システム構成＞
図１は、本発明に係る一実施形態であるＶＦＤ駆動回路２０を含めたシステムの概略構成図である。同図に示すＶＦＤ駆動回路２０では、フィラメント１１に電圧を印加する方式としてパルス駆動方式を採用する。パルス駆動方式とは、フィラメント１１の通常の定格電圧と比べてかなり高い直流電圧をチョッピングしたパルス電圧（以下、フィラメントパルス電圧と称す）をフィラメント１１に印加する方式のことである。
【００２９】
また、同図に示すＶＦＤ駆動回路２０は、グリッド電極１２及びセグメント電極１３の駆動としてダイナミック駆動方式を採用し、グリッド電極１２による表示桁数を”２”桁とし（このようなグリッド電極１２の形態は、”１／２デューティー”と呼ばれている。）、セグメント数を”９０”とする。なお、本発明に係るＶＦＤ駆動回路２０は、前述したグリッド数（２桁）及びセグメント数（９０セグメント）に限定されるものではなく、また、グリッド電極１２及びセグメント電極１３の駆動を、ダイナミック駆動方式又はスタティック駆動方式の少なくともいずれかを組み合わせた駆動方式としてもよい。例えば、スタティック駆動方式を採用した場合は、セグメント数分のセグメント電極１３と、一つのグリッド電極１２にて全ての桁表示を行う。この場合、一つのグリッド電極１２には、一定の電圧（グリッド電圧）が印加される。
【００３０】
なお、ダイナミック駆動方式及びスタティック駆動方式の概要としては、例えば、産業図書発行の「ディスプレイ技術シリーズ  蛍光表示管８．２  基本的駆動回路（１５４頁〜１５８頁）」に記載されている。
【００３１】
つぎに、ＶＦＤ駆動回路２０の周辺回路に関して、ＶＦＤ１０、外部発振器３０、外部コントローラ４０、スイッチング素子５０を順に説明する。
ＶＦＤ１０は、フィラメント１１、グリッド電極１２、セグメント（アノード）電極１３によって構成される。フィラメント１１は、ＶＦＤ駆動回路２０からスイッチング素子５０を介してフィラメントパルス電圧が印加されることによって加熱され、熱電子を放出する。グリッド電極１２は、桁選択用の電極として作用し、フィラメント１１から放出された熱電子を加速もしくは遮断する。セグメント電極１３は、セグメント選択用の電極として作用する。なお、セグメント電極１３の表面上には、表示すべきパターンの形状にて蛍光体が塗布されており、グリッド電極１２にて加速された熱電子を、その蛍光体に衝突発光させることによって、所望のパターンが表示されることになる。
【００３２】
また、ＶＦＤ１０では、グリッド電極１２からは各桁ごとに独立して別々にリード線が引き出される一方、セグメント電極１３からは各桁ごとに対応するセグメントどうしを共通に内部接続してリード線が引き出される。これらのグリッド電極１２及びセグメント電極１３から引き出されたリード線は、それぞれＶＦＤ駆動回路２０の対応する出力端子（グリッド出力端子はＧ１〜Ｇ２、セグメント出力端子はＳ１〜Ｓ４５）と接続される。
【００３３】
外部発振器３０は、抵抗Ｒや容量素子Ｃなどによって構成されるＲＣ発振手段であり、ＶＦＤ駆動回路２０の発振器用端子（ＯＳＣＩ端子、ＯＳＣＯ端子）と接続されることにより、ＲＣ発振回路を構成する。なお、外部発振器３０は、固有の発振周波数を有する水晶振動子やセラミック振動子などとし、自走発振手段としての水晶又はセラミック発振回路を構成するようにしてもよい。また、外部発振器３０は、他走発振用のクロック信号をＶＦＤ駆動回路２０に供給する他走発振手段としてもよい。
【００３４】
外部コントローラ４０は、ＶＦＤ駆動素子を含まないマイコンなどであり、シリアルデータ転送用のデータバスを介してＶＦＤ駆動回路２０と接続されており、所定のデータ転送フォーマットにて、ＶＦＤ１０を駆動するために必要な信号をＶＦＤ駆動回路２０に送信する。なお、外部コントローラ４０とＶＦＤ駆動回路２０との間のデータ転送としては、前述したシリアルデータ転送に限らず、パラレルデータ転送としてもよい。
【００３５】
スイッチング素子５０は、ＰｃｈのＭＯＳ型ＦＥＴであり、そのゲート端子が、後述するパルス駆動信号を出力するＶＦＤ駆動回路２０のＦＰＣＯＮ端子と接続されている。なお、スイッチング素子５０としては、ＰｃｈのＭＯＳ型ＦＥＴに限定されず、例えば、ＮｃｈのＭＯＳ型ＦＥＴによる構成としてもよいし、ＮｃｈのＭＯＳ型ＦＥＴとＰｃｈのＭＯＳ型ＦＥＴを組み合わせた構成としてもよい。また、スイッチング素子５０は、ＶＦＤ駆動回路２０のＦＰＣＯＮ端子から供給されるパルス駆動信号に応じてオン／オフ（スイッチング）動作することによって、フィラメント１１駆動用の電源電圧ＶＦＬから、ＶＦＤ１０のフィラメント１１に印加するフィラメントパルス電圧を生成する。
【００３６】
なお、図１に示されているＶＦＤ駆動回路２０のＦＰＲ端子は、スイッチング素子５０の入出力特性に応じて、ＦＰＣＯＮ端子から出力されるパルス駆動信号の極性を設定するための入力端子であり、例えば、図１に示すように、スイッチング素子５０にＰｃｈ−ＭＯＳ型ＦＥＴを採用した場合には、ＦＰＲ端子に電源電圧ＶＤＤ（”Ｈ”固定）を接続する。また、スイッチング素子５０にＮｃｈ−ＭＯＳ型ＦＥＴを採用した場合には、ＦＰＲ端子を接地（”Ｌ”固定）する。
【００３７】
図２は、外部コントローラ４０とＶＦＤ駆動回路２０との間のデータ転送フォーマットについてのタイミングチャートである。同図に示すように、データ転送フォーマットとしては、グリッド電極Ｇ１に関するシーケンス（以下、Ｇ１シーケンスと称す）と、グリッド電極Ｇ２に関するシーケンス（以下、Ｇ２シーケンスと称す）と、を有する。なお、データ転送フォーマットは、前述したフォーマットに限定されず、例えば、Ｇ１シーケンス及びＧ２シーケンスを一回のシーケンスにて実行してもよい。
【００３８】
以下、Ｇ１シーケンスについて概略的に説明する。なお、Ｇ２シーケンスは、Ｇ１シーケンスと基本的に同様であるため説明を省略する。
まず、外部コントローラ４０は、同期クロック信号ＣＬと併せてＶＦＤ駆動回路２０に付与されたバスアドレス（８ビット）をＶＦＤ駆動回路２０に送信する。ＶＦＤ駆動回路２０は、受信したバスアドレスが自身に付与されたバスアドレスか否かを識別する。そして、自身のバスアドレスであると識別すると、外部コントローラ４０から受信したバスアドレスに付帯して送信される制御命令（後述のコントロールデータなど）を、自身への制御命令として受け付ける。このように、バスアドレスとは、個々のＩＣに付与された固有のアドレスのことであり、外部コントローラ４０と複数のＩＣが同一のバスライン上に接続された実施形態において、外部コントローラ４０が、同一のバスライン上の複数のＩＣを制御するために用いられる。
【００３９】
つぎに、外部コントローラ４０は、チップイネーブル信号ＣＥをアサート（Ｈレベルとする）してＶＦＤ駆動回路２０をイネーブル（選択）状態とし、引き続いて、グリッド電極Ｇ１に関する４５ビットの表示データ（Ｄ１〜Ｄ４５）、ＶＦＤ駆動回路２０の各制御に用いられる１６ビットのコントロールデータ等を送信する。なお、１６ビットのコントロールデータとしては、ＶＦＤ１０表示の輝度調整用データとしての１０ビットのディマー調整データ（ＤＭ０〜ＤＭ９）、グリッド識別子ＤＤ（例えば、グリッド電極Ｇ１の場合は”１”、グリッド電極Ｇ２の場合は”０”とする）等を有する。
【００４０】
この後、外部コントローラ４０は、チップイネーブル信号ＣＥをネゲート（Ｌレベルとする）し、ＶＦＤ駆動回路２０をディゼーブル（非選択）状態にするとともに、同期クロック信号ＣＬの送信を停止し、Ｇ１シーケンスを完結することになる。
【００４１】
＜ＶＦＤ駆動回路＞
図３は、本発明に係るＶＦＤ駆動回路２０のブロック図である。
ＶＦＤ駆動回路２０は、インターフェース部２０１、発振回路２０２、分周回路２０３、タイミング発生器２０４、シフトレジスタ２０５、コントロールレジスタ２０６、ラッチ回路２０７、マルチプレクサ２０８、セグメントドライバ２０９、グリッドドライバ２１０、ディマー制御手段２１１、フィラメントパルス制御手段２１２、異常検出手段２１３を有する。
【００４２】
インターフェース部２０１は、外部コントローラ４０との間において、図２に示したようなデータの送受信を行うためのインターフェース手段である。
発振回路２０２は、外部発振器３０が発振器用端子（ＯＳＣＩ、ＯＳＣＯ）と接続されることによって、ＶＦＤ駆動回路２０に関する基準クロック信号を生成する。この基準クロック信号は、分周回路２０３によって所定の分周数に分周され、タイミング発生器２０４に供給される。
タイミング発生器２０４は、分周回路２０３から供給された信号に基づいて、グリッド電極Ｇ１〜Ｇ２を駆動するための信号（以下、グリッド駆動信号と称す）のタイミング等を決定する信号（以下、内部クロック信号Ａと称す）や、フィラメントパルス制御手段２１２において、パルス駆動信号のタイミング等を決定する信号（以下、内部クロック信号Ｂと称す）などを出力する。
【００４３】
シフトレジスタ２０５は、前述したＧ１又はＧ２シーケンスごとにインターフェース部２０１にて受信した、４５ビットの表示データ（Ｄ１〜Ｄ４５又はＤ４６〜Ｄ９０）、１６ビットのコントロールデータをパラレルデータに変換し、コントロールレジスタ２０６、ラッチ回路２０７、フィラメントパルス制御手段２１２などに供給する。
【００４４】
コントロールレジスタ２０６は、シフトレジスタ２０５から供給される３２（１６ビット×２）ビットのコントロールデータを格納する。なお、コントロールレジスタ２０６に格納されたコントロールデータには、ディマー調整データ（ＤＭ０〜ＤＭ９）が格納されている。このティマー調整データ（ＤＭ０〜ＤＭ９）は、ディマー制御手段２１１に供給されることになる。
【００４５】
ラッチ回路２０７は、シフトレジスタ２０５から供給された、グリッド電極Ｇ１に関しての４５ビットの表示データ（Ｄ１〜Ｄ４５）及びグリッド電極Ｇ２に関しての４５ビットの表示データ（Ｄ４６〜Ｄ９０）を保持する。すなわち、ラッチ回路２０７は、グリッド電極Ｇ１〜Ｇ２の駆動に係る繰り返し周期ごとに、９０ビットの表示データ（Ｄ１〜Ｄ９０）を保持することになる。
【００４６】
マルチプレクサ２０８は、グリッド電極Ｇ１〜Ｇ２それぞれを駆動するタイミングにて、ラッチ回路２０７にて保持されている９０ビットの表示データ（Ｄ１〜Ｄ９０）の中から、駆動する方のグリッド電極Ｇ１又はＧ２に関する４５ビットの表示データを選択し、セグメントドライバ２０９に供給する。
【００４７】
セグメントドライバ２０９は、マルチプレクサ２０８にて選択・供給された４５ビットの表示データに基づいて、セグメント電極Ｓ１〜Ｓ４５を駆動するための信号を形成し、セグメント電極Ｓ１〜Ｓ４５に出力する。なお、セグメント電極Ｓ１〜Ｓ４５を駆動するための信号としては、セグメント電極Ｓ１〜Ｓ４５に印加する電圧（以下、セグメント電圧）としてもよいし、セグメントドライバ２０９とセグメント電極Ｓ１〜Ｓ４５の間に駆動素子を介在させ、その駆動素子へ供給する制御信号としてもよい（以下、前記セグメント電圧や前記制御信号を総称して、セグメント駆動信号と称す）。
【００４８】
グリッドドライバ２１０は、タイミング発生器２０４から供給される内部クロック信号Ａに基づいて、グリッド駆動信号を形成し、グリッド電極Ｇ１〜Ｇ２に出力する。なお、グリッド電極Ｇ１〜Ｇ２を駆動するための信号としては、グリッド電極Ｇ１〜Ｇ２に印加する電圧（以下、グリッド電圧）としてもよいし、グリッドドライバ２１０とグリッド電極Ｇ１〜Ｇ２の間に駆動素子を介在させ、その駆動素子へ供給する制御信号としてもよい（以下、前記グリッド電圧や前記制御信号を総称して、グリッド駆動信号と称す）。
【００４９】
ディマー制御手段２１１は、コントロールレジスタ２０６から供給されるディマー調整データ（ＤＭ０〜ＤＭ９）に基づき、グリッド駆動信号やセグメント駆動信号のデューティー比を調整可能とする。
【００５０】
フィラメントパルス制御手段２１２は、パルス駆動信号生成手段８０は、タイミング発生器２０４から供給される内部クロック信号Ｂに基づいて、フィラメント１１をパルス駆動するためのパルス駆動信号を形成し、ＦＰＣＯＮ端子を介してスイッチング素子５０に出力する。また、フィラメントパルス制御手段２１２は、ＦＰＲ端子から供給される信号に基づいて、パルス駆動信号の極性を設定することができる。
【００５１】
異常検出手段２１３は、フィラメントパルス電圧のレベルが固定されたことを検出し、その検出した結果を表す異常検出信号を出力する。なお、異常検出信号のレベルは、フィラメントパルス電圧が通常どおりであれば”１”とし、フィラメントパルス電圧のレベルが固定されたことが検出された場合は”０”とする。
【００５２】
このような異常検出手段２１３としては、例えば、ＤＥＴＩＮ端子から入力されるフィラメントパルス電圧の所定期間（例えば、各グリッド電極Ｇ１〜Ｇ２を駆動する期間）あたりのパルス数をカウントし、そのカウントしたパルス数が基準パルス数（数パルス程度）以下であれば、フィラメントパルス電圧のレベルが固定されたこととして検出する手段としてもよい。
【００５３】
また、異常検出手段２１３は、フィラメントパルス電圧を積分した直流化電圧のレベルが、フィラメントパルス電圧のレベルが固定されたことを示すレベルとなる期間を計測する。そして、前記計測した期間が、所定期間（例えば、グリッド電極Ｇ１〜Ｇ２をそれぞれ駆動する期間の”４０８／３０７２≒０．１３３”倍程度）を越える場合に、フィラメントパルス電圧のレベルが固定されたこととして検出する手段としてもよい。なお、この場合は、スイッチング素子５０におけるフィラメントパルス電圧の出力端子と、ＶＦＤ駆動回路２０のＤＥＴＩＮ端子との間に積分手段としてのローパスフィルタ（不図示）を接続する。
【００５４】
ところで、同図のＶＦＤ駆動回路２０では、ＶＦＤ表示を点灯可能な状態とする若しくは消灯するためのＢＬＫ端子を有している。ＢＬＫ端子は、外部コントローラ４０からデータを供給されるように接続される。例えば、ＢＬＫ端子に外部コントローラ４０から”０”が供給された場合、ＶＦＤ表示を消灯させることができる。
【００５５】
本発明に係るＶＦＤ駆動回路２０は、異常検出手段２１３の出力（異常検出信号）に基づき、セグメント電極１３、グリッド電極１２又はフィラメント１１の少なくとも一つの駆動を停止するように、セグメントドライバ２０９、グリッドドライバ２１０、フィラメントパルス制御手段２１２の出力を制御する制御手段を有する。
そこで、以下では、前述したような制御手段の制御対象となるセグメントドライバ２０９、グリッドドライバ２１０、フィラメントパルス制御手段２１２について、それぞれの動作を説明する。
【００５６】
＜グリッドドライバ又はセグメントドライバの出力制御＞
まず、図４を用いて、異常検出信号（異常検出手段２１３の出力）に基づいたセグメントドライバ２０９又はグリッドドライバ２１０の動作について説明する。なお、以下では、セグメントドライバ２０９と同様な動作を行うグリッドドライバ２１０の説明は省略する。
【００５７】
セグメントドライバ２０９は、同図に示すように、レベルシフト部１２０と、インバータ部１３０と、駆動信号出力部１４０と、を有する。なお、セグメントドライバ２０９は、前述した構成要素以外に、マルチプレクサ２０８にて選択・供給された表示データ（Ｄ１〜Ｄ９０）に基づいて、セグメント電極１３を駆動するための信号ＳＸを生成する手段（不図示）を有している。また、前記生成手段は、異常検出手段２１３の出力としての異常検出信号のレベルが”０”となる場合、すなわち、フィラメントパルス電圧のレベルが固定された場合に信号ＳＸのレベルを”０”とする。
【００５８】
レベルシフト部１２０は、信号ＳＸのレベルを、ＶＦＤ駆動回路２０の内部動作用の電源電圧ＶＤＤからフィラメント１１駆動用の電源電圧ＶＦＬに対応するレベルにシフトされた信号をインバータ部１３０に出力する。
インバータ部１３０は、レベルシフト部１２０から入力された信号ＳＸの極性を反転し、駆動信号出力部１４０に出力する。
駆動信号出力部１４０は、Ｐｃｈ−ＭＯＳ型ＦＥＴとＮｃｈ−ＭＯＳ型ＦＥＴとの間に抵抗素子が接続される構成をとり、抵抗素子のＰｃｈ−ＭＯＳ型ＦＥＴ側の端子からセグメント駆動信号を出力する。
【００５９】
ここで、Ｎｃｈ−ＭＯＳ型ＦＥＴゲート端子には、異常検出手段２１３の出力としての異常検出信号が入力されている。そのため、Ｎｃｈ−ＭＯＳ型ＦＥＴは、異常検出信号のレベルが”１”の場合（すなわち、通常の場合）にはオン状態となり、異常検出信号のレベルが”０”の場合（すなわち、フィラメントパルス電圧のレベルが固定されたことが検出された場合）にはオフ状態となる。
【００６０】
一方、Ｐｃｈ−ＭＯＳ型ＦＥＴのゲート端子には、インバータ１３０の出力信号が入力されている。そのため、信号ＳＸをインバータ部１３０にて極性反転した信号のレベルに応じて、Ｐｃｈ−ＭＯＳ型ＦＥＴは、オン状態／オフ状態が切り替わることになる。なお、異常検出信号のレベルが”０”の場合には、信号ＳＸのレベル  ”０”をインバータ１３０を介して反転した”１”がＰｃｈ−ＭＯＳ型ＦＥＴのゲート端子に入力されることになるので、Ｐｃｈ−ＭＯＳ型ＦＥＴは、オフ状態となる。
【００６１】
すなわち、駆動信号出力部１４０は、異常検出手段２１３においてフィラメントパルス電圧が固定されたことが検出された場合、Ｐｃｈ−ＭＯＳ型ＦＥＴ及びＮｃｈ−ＭＯＳ型ＦＥＴは共にオフ状態となり、セグメント駆動信号のレベルをハイインピーダンス状態とすることが可能となる。
【００６２】
このようにして、本発明に係るＶＦＤ駆動回路２０は、グリッド電極１２又はセグメント電極１３の配線がフィラメント１１又はその配線と短絡することで、グリッド電圧又はセグメント電圧の異常によってフィラメントパルス電圧のレベルが固定された場合に、その異常検出処理として、グリッド駆動信号又はセグメント駆動信号の少なくとも一つのレベルをハイインピーダンス状態とする。
【００６３】
なお、このような異常検出処理は、従来のように外部コントローラ４０の処理を介在させることなくＶＦＤ駆動回路２０において速やかに行うことができる。すなわち、本発明に係るＶＦＤ駆動回路２０は、フィラメントパルス電圧の異常検出処理を速やかに行えることが可能となり、フィラメントの損傷や発火などの進行を抑制することができる。また、ＶＦＤ１０の信頼性、特に、ＶＦＤ１０のフィラメント１１に対する信頼性を向上させることができる。
【００６４】
ところで、前述した実施形態において、セグメントドライバ２０９（又は、グリッドドライバ２１０）は、フィラメントパルス電圧が固定されたことが検出された場合に、セグメント電極１３（又はグリッド電極１２）の駆動を停止する側のレベル（例えば、Ｌレベル）となるセグメント駆動信号（又は、グリッド駆動信号）を出力するようにしてもよい。ここで、セグメント駆動信号（又は、セグメント駆動信号）をＬレベルとするには、例えば、前述した駆動信号出力部１４０において、Ｎｃｈ−ＭＯＳ型ＦＥＴを常時オン状態とすればよい。
【００６５】
＜フィラメントパルス制御手段の出力制御＞
つぎに、図５を用いて、異常検出信号（異常検出手段２１３の出力）に基づいたフィラメントパルス制御手段２１２の動作について説明する。
フィラメントパルス制御手段２１２は、図５に示すような、パルス駆動信号生成手段８０、パルス駆動信号極性設定手段１００、などによって構成される。
【００６６】
パルス駆動信号生成手段８０は、タイミング発生器２０４から供給される内部クロック信号Ｂに基づいて、所定のデューティー比（パルス幅／パルス周期）を有するフィラメント１１をパルス駆動するための信号（以下、パルス駆動信号と称す）を形成する。
【００６７】
なお、このようなパルス駆動信号生成手段８０としては、例えば、内部クロック信号Ｂに基づいて所定パルス周期の期間ごとにカウント動作を行うカウント手段と、前記カウント手段の出力としてのカウント値を所定パルス幅に対応したカウント値と比較する比較手段と、前記カウント手段及び前記比較手段の出力に基づいて、パルス駆動信号のエッジを形成するエッジ形成手段と、を有するような構成（不図示）となる。
【００６８】
また、パルス駆動信号生成手段８０は、異常検出手段２１３の出力としての異常検出信号が入力され、異常検出信号のレベルが”０”の場合には、パルス駆動信号のレベルがスイッチング素子５０をオフするレベル（同図では、Ｈレベル）となるように制御する。
【００６９】
パルス駆動信号極性設定手段１００は、ＦＰＲ端子から供給される信号のレベルに基づいて、パルス駆動信号生成手段８０出力（パルス駆動信号）の極性を設定する。なお、図５に示す例では、パルス駆動信号極性設定手段１００として、Ｅｘ−ＯＲ素子を採用している。
【００７０】
ここで、Ｅｘ−ＯＲ素子では、パルス駆動信号生成手段８０の出力（パルス駆動信号）とＦＰＲ端子から供給される信号レベル”１”との排他的論理和によって、スイッチング素子５０（同図では、Ｐｃｈ−ＭＯＳ型ＦＥＴ）のスイッチング特性に応じたパルス駆動信号を、ＦＰＣＯＮ端子を介してスイッチング素子５０に出力する。それゆえに、異常検出信号のレベルが”０”の場合、パルス駆動信号のレベル”０”とＦＰＲ端子から供給される信号レベル”１”との排他的論理和”１”が、スイッチング素子５０（同図では、Ｐｃｈ−ＭＯＳ型ＦＥＴ）のゲート端子に入力され、スイッチング素子５０がオフ状態となる。
【００７１】
このようにして、本発明に係るＶＦＤ駆動回路２０は、フィラメント１１又はその配線が短絡することによって、フィラメントパルス電圧のレベルが固定された場合に、その異常検出処理として、フィラメント１１のパルス駆動を停止する。
【００７２】
なお、このような異常検出処理は、従来のように外部コントローラ４０の処理を介在させることなくＶＦＤ駆動回路２０において速やかに行うことができる。すなわち、本発明に係るＶＦＤ駆動回路２０は、フィラメントパルス電圧の異常検出処理を速やかに行えることが可能となり、フィラメントの損傷や発火などの進行を抑制することができる。また、ＶＦＤ１０の信頼性、特に、ＶＦＤ１０のフィラメント１１に対する信頼性を向上させることができる。
【００７３】
なお、前述した実施形態において、フィラメントパルス制御手段２１２は、フィラメントパルス電圧が固定されたことが検出された場合に、フィラメント１１をパルス駆動するためのパルス駆動信号のレベルをハイインピーダンス状態とするようにしてもよい。この場合、例えば、前述したパルス駆動信号極性設定手段１００の出力側にトライステート出力の素子を接続し、異常検出信号に基づいて、トライステート出力の素子の出力をハイインピーダンス状態とするようにしてもよい。
【００７４】
＝＝＝  その他の実施形態  ＝＝＝
なお、前述した実施形態において、異常検出手段２１３の出力としての異常検出信号に基づいて、フィラメントパルス電圧のレベルが固定されたことを通知するための異常検出フラグＡＮＦ（例えば、正常時”１”、異常時”０”）をＤＯ端子を介して外部コントローラ４０に出力してもよい。
このようにして、本発明に係るＶＦＤ駆動回路２０は、異常検出フラグＡＮＦを外部コントローラ４０に送信することによって、フィラメントパルス電圧の異常検出処理についての可観測性を向上させることができる。
【００７５】
また、前述した実施形態として、本発明に係るＶＦＤ駆動回路２０を用いた様々なアプリケーション回路（例えば、蛍光表示管モジュール）に対して、スイッチング素子５０を備えるようにしてもよい。好ましくは、ＶＦＤ駆動回路２０は、半導体集積回路とし、スイッチング素子５０を外部に接続可能としてもよいし、集積化したスイッチング素子５０を内蔵した半導体集積回路としてもよい。
【００７６】
【発明の効果】
本発明によれば、蛍光表示管の信頼性を向上させる蛍光表示管駆動回路を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る一実施形態としての蛍光表示管駆動回路を含めたシステムの概略構成図である。
【図２】本発明に係る一実施形態としての外部コントローラと蛍光表示管駆動回路との間のデータ転送フォーマットについてのタイミングチャートである。
【図３】本発明に係る一実施形態としての蛍光表示管駆動回路のブロック図である。
【図４】本発明に係る一実施形態としてのグリッドドライバ又はセグメントドライバのブロック図である。
【図５】本発明に係る一実施形態としてのフィラメントパルス制御手段のブロック図である。
【図６】従来のフィラメントパルス電圧の異常を検出する仕組みを説明するための図である。
【符号の説明】
１０    ＶＦＤ
１１    フィラメント
１２    グリッド電極
１３    セグメント電極
２０    ＶＦＤ駆動回路
２０１  インターフェース部
２０２  発振回路
２０３  分周回路
２０４  タイミング発生器
２０５  シフトレジスタ
２０６  コントロールレジスタ
２０７  ラッチ回路
２０８  マルチプレクサ
２０９  セグメントドライバ
２１０  グリッドドライバ
２１１  ディマー制御手段
２１２  フィラメントパルス制御手段
２１３  異常検出手段
３０    外部発振器
４０    外部コントローラ
５０    スイッチング素子
８０    パルス駆動信号生成手段
１００  パルス駆動信号極性設定手段
１１０  フィラメント駆動回路
１２０  レベルシフト部
１３０  インバータ部
１４０  駆動信号出力部
【図１】
2004294728.tif 000003
【図２】
2004294728.tif 000004
【図３】
2004294728.tif 000005
【図４】
2004294728.tif 000006
【図５】
2004294728.tif 000007
【図６】
2004294728.tif 000008