(57)【要約】【課題】負荷を待機状態にする待機電圧を集積回路に専用の端子を用いることなく得られるようにする。【解決手段】パワートランジスタ２１をトランス５２の一次側巻線５３間に接続し、集積回路ＱからのＰＷＭ信号でオン・オフされ二次側巻線５４に所定の大きさの負荷電圧を供給し、負荷７４を待機状態にしたとき、集積回路に加えられる電源端子の電圧を監視し、ＰＷＭ信号の間欠発振期間を変え、パワートランジスタの間欠的にオン・オフさせる期間を変え、負荷に応じた待機電圧を供給する。【選択図】  図２
2004289890.tif 000002
【特許請求の範囲】
【請求項１】
直流電源より直流電圧が加えられる一次側巻線と負荷電圧を取出す二次側巻線およびトリガ−信号を取出す補助巻線とを有するトランスと、
前記直流電源とトランスの一次側巻線間に接続され、制御用の集積回路からの信号でオン・オフされ二次側巻線に所定の大きさの負荷電圧を供給するパワートランジスタとよりなり、
通常動作時は前記補助巻線からのトリガー信号を集積回路に加え、連続的に発振される信号で前記パワートランジスタをオン・オフし負荷に負荷電圧を供給し、
負荷を待機状態にしたとき、負荷電圧の低減を検出し集積回路からの信号を間欠的に発振させ、且つ集積回路に加えられる電源電圧を監視し、間欠発振の間隔を変え、パワートランジスタがオン・オフさせる間欠間隔を変え、負荷に応じた待機電圧を供給することを特徴するスイッチング電源装置。
【請求項２】
前記制御用の集積回路にトランスの補助巻線からのトリガー信号が加えられるトリガー端子を設け、待機状態にしたとき前記トリガー端子の端子電圧を一定以上の電圧に固定し信号の発振を停止し、その後集積回路の電源電圧が所定電圧以下になったことを検出し信号の発振を開始させ、前記集積回路の電源電圧が所定電圧以上になったことを検出し信号の発振を停止することにより、信号を間欠的に発振させることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記トリガー端子と電源端子とを短絡し、トリガー端子の端子電圧を前記電源電圧に固定し信号の発振を停止することを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
前記集積回路の電源端子にドライブコンデンサを接続し、前記ドライブコンデンサの大きさを変化させることにより前記集積回路の電源電圧が所定電圧以上又は以下になる時間を変え、前記信号の発振・停止時期を変化させパワートランジスタがオン・オフさせる間欠間隔を制御し、負荷に応じた待機電圧を供給することを特徴とする請求項１又は請求項２記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は制御用の集積回路に専用の端子を設けることなくして、待機状態において負荷に応じた待機電圧を供給することが出来るようにしたスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置はトランスの一次側巻線に接続されたＭＯＳＦＥＴをオン・オフさせることにより二次側巻線に接続されたテレビジョンあるいはビデオ等の負荷に所望する大きさの負荷電圧を得ている。そして負荷を使用しないときには、次に負荷を使用するとき迅速に立ち上げるため、低消費モードにした待機状態にしている。
【０００３】
図７は従来のスイッチング電源装置の回路図である。全波整流回路１にはチョークコイル２を介して端子Ｘと端子Ｙに加えられた商業電源Ｖｉｎが供給される。トランス３は一次側巻線４と負荷電圧を取出す二次側巻線５及び補助巻線６とよりなる。トランス３の１次側巻線４の一端が全波整流回路１の端子Ｓに接続され、１次側巻線４の他端がＭＯＳＦＥＴ７のドレイン・ソース路を介して全波整流回路１の端子Ｔに接続されている。
【０００４】
平滑回路８は全波整流回路１で整流された直流電圧を平滑する。整流し平滑された直流電圧は起動抵抗１０を介して集積回路１１の電源端子１２に加えられ、集積回路１１に電源電圧ＶＤＤを供給する。又補助巻線６の一端はダイオード１４を介して電源端子１２に接続され、また抵抗１９を介して帰還端子１３に接続される。
【０００５】
トランス３の二次側巻線５には整流用のダイオード１５及び平滑用のコンデンサ１６が接続されている。平滑用のコンデンサ１６の両端にはテレビジョンあるいはビデオ等の負荷１７が接続されている。
【０００６】
次にスイッチング電源装置の動作を説明する。端子Ｘと端子Ｙ間に加えられた商業電源は全波整流回路１で整流され、平滑回路８で平滑された後起動抵抗１０を介して集積回路１１に電源電圧ＶＤＤを加える。集積回路１１に電源電圧ＶＤＤが加わると、集積回路１１内にある鋸歯発振器が発振してＰＷＭ信号を発生する。
【０００７】
発生されたＰＷＭ信号は集積回路１１の端子１８から出力され、ＭＯＳＦＥＴ７のゲートに加わる。ＭＯＳＦＥＴ７はＰＷＭ信号が加わるごとにオンする。ＭＯＳＦＥＴ７がオンすると、ＭＯＳＦＥＴ７のソース・ドレイを介してトランス３の１次側巻線４に平滑回路８で平滑された直流電圧が加わる。
【０００８】
トランス３の１次側巻線４に加えられる直流電圧に応じて、二次側巻線５に二次電圧が得られる。得られた二次電圧はダイオード１５で整流され、コンデンサ１６で平滑された後、負荷１７に供給される。
【０００９】
ＭＯＳＦＥＴ７のドレイン・ソース間電圧ＶＤＳはＭＯＳＦＥＴ７がオフした瞬間に、トランス３の１次側巻線４に蓄積されたエネルギーによって発生する逆起電圧により一旦上昇し、そのエネルギーの放出が終了したと同時に低下するが、このとき１次側巻線４に応じて発生する補助巻線６の電圧が抵抗１９を介して集積回路１１の帰還端子１３に加えられる。
【００１０】
補助巻線６から加えられる帰還電圧に応じてＰＷＭ発振器よりのＰＷＭ信号のデューテイが変えられ、負荷１７に所定の大きさの負荷電圧が加えられる。ところで負荷１７を動作状態から不動作状態に切換たとき、負荷１７を次に動作状態させたときに直ぐに立ち上るようにするため、負荷１７に僅かの電力を供給する低消費モードにし待機状態にしている。
【００１１】
待機状態は集積回路１１の端子２０に動作状態から待機状態に切替える時に信号を加え、今まで連続してオン・オフされていたＭＯＳＦＥＴ７を間欠的にオン・オフさせる。従って二次側巻線５に誘起される電圧も小さくなり、負荷１７に低消費モードの電圧を供給する。
【００１２】
【非特許文献１】
「スイッチング電源ハンドブック第２版」日刊工業新聞社出版、２０００年１月２５日発行ｐ．２５７−２６０
【００１３】
【発明が解決しようとする課題】
前述したように、電源スイッチング装置において、低消費モードへの切換は集積回路内にあるＰＷＭ発振器から発振されるＰＷＭ信号を間欠的に発振させ、ＭＯＳＦＥＴのオン期間を短くして低消費モードの待機電圧を得ている。ところで間欠発振の間隔は制御用の集積回路によって固定される。
【００１４】
しかしテレビジョンあるいはビデオ等の負荷に応じて低消費モードでの電圧の大きさを変えるため、ＰＷＭ信号の間欠発振の間隔を変える必要がある。ＰＷＭ信号の間欠発振の間隔を変えるには、集積回路に専用の制御端子を設け、その制御端子に発振停止信号を入力して行っている。そのため集積回路に専用の制御端子が要るので、ピン数が多くなる。
【００１５】
【課題を解決するための手段】
本発明は負荷を待機状態にしたとき、制御用の集積回路に専用の端子を用いることなく負荷に応じた待機電圧が得られるようにスイッチング電源装置で、
直流電源より直流電圧が加えられる一次側巻線と負荷電圧を取出す二次側巻線およびトリガー信号を取出す補助巻線とを有するトランスと、前記直流電源とトランスの一次側巻線間に接続され、制御用の集積回路からのＰＷＭ信号でオン・オフされ二次側巻線に所定の大きさの負荷電圧を供給するパワートランジスタとよりなり、通常動作時は補助巻線からのトリガー信号を集積回路に加え、前記ＰＷＭ信号のデューテイを制御し、連続的に発振されるＰＷＭ信号で前記パワートランジスタをオン・オフし負荷に負荷電圧を供給し、負荷を待機状態にしたとき、負荷電圧の低減を検出し集積回路からのＰＷＭ信号を間欠的に発振させ、且つ集積回路に加えられる電源端子の電圧を監視し、間欠発振の間隔を変え、パワートランジスタがオン・オフさせる間欠間隔を変え、負荷に応じた待機電圧を供給するスイッチング電源装置を提供する。
【００１６】
また本発明はトランスからの補助巻線からのトリガー信号が加えられるトリガー端子を設け、待機状態にしたときトリガー端子と電源端子とを短絡しＰＷＭ信号の発振を停止し、集積回路の電源端子の電圧が所定電圧以下になったときＰＷＭ信号を発振させ、前記集積回路の電源端子の電圧が所定電圧以上になったときＰＷＭ信号の発振を停止するスイッチング電源装置を提供する。
【００１７】
さらに本発明は前記集積回路の電源端子にドライブコンデンサを接続し、前記ドライブコンデンサの大きさを変え、前記ＰＷＭ信号の発振・停止時期を変えることによりパワートランジスタがオン・オフさせる間欠間隔を変え、負荷に応じた待機電圧を供給するスイッチング電源装置を提供する。
【００１８】
【発明の実施の形態】
本発明の半導体装置を図１〜図６に従って説明する。
【００１９】
図１は本発明のスイッチング電源装置に用いた集積回路部分のブロック図である。破線の枠は集積回路Ｑ単体で、ＶＤＤ端子、ＴＲＧ端子、ＦＢ端子、ＳＥＮＳＥ端子、ＧＡＴＥ端子及びＧＮＤ端子を有する。集積回路ＱはパッケージＰに組み込まれる。パッケージＰにはＶＤＤ端子▲１▼、ＴＲＧ端子▲２▼、ＦＢ端子▲３▼、ＳＯＵＲＣＥ端子▲４▼及びＤＲＡＩＮ端子▲５▼を有する。
【００２０】
前記ＶＤＤ端子とＶＤＤ端子▲１▼、ＴＲＧ端子とＴＲＧ端子▲２▼及びＦＢ端子とＦＢ端子▲３▼、ＧＮＤ端子とＳＯＵＲＣＥ端子▲４▼とは接続され、又前記ＳＯＵＲＣＥ端子▲４▼とＤＲＡＩＮ端子▲５▼間にはパワーＭＯＳＦＥＴ２１のソース・ドレインが接続されている。またパワーＭＯＳＦＥＴ２１のドレインにはセンサーＭＯＳＦＥＴ２２のドレイン電極が接続されている。
【００２１】
発振回路２３は鋸歯状波信号を発振する発振器で、フイックス回路２４から充電信号が加わると発振回路２３内のコンデンサーに充電し、充電される速度を早め鋸歯状波信号の発振を早める。発振された鋸歯状波信号はラッチ回路２５に加わる。
【００２２】
トリガー信号ＴＲＧはパワーＭＯＳＦＥＴ２１がＯＦＦする時に後述するトランスの補助巻線から発振する信号に関連してトリガー端子ＴＲＧ▲２▼にトリガー信号を発振する。周波数制限信号は発振回路２３からの信号がフイックス回路２４に帰還され、発振信号がＨ（ハイ）からＬ（ロー）或いはＬからＨに切り替わった瞬間からある一定期間遅れて前記フイックス回路２４内で生成する。
【００２３】
基準電圧発生回路２６はＶＤＤ端子▲１▼に加えられた電源電圧ＶＤＤから基準電圧Ｖｒｅｆを発生する。低電圧検出回路２８は電源電圧ＶＤＤと所定電圧とを比較し、電源電圧ＶＤＤが所定電圧以下の場合は停止信号を発生し、電源電圧ＶＤＤが所定電圧以上になると停止解除信号を発生し、前記発振回路２３を発振する。
【００２４】
高電圧検出回路３０は逆に電源電圧ＶＤＤが規定電圧より高い場合に停止信号を検出しラッチ回２５に加えラッチする。第１電源電圧検出回路３１は低消費モード時に電源電圧ＶＤＤが一定電圧以上になったとき停止信号を発生する。逆に第２電源電圧検出回路３２は低消費モード時に電源電圧ＶＤＤが一定電圧以下になったとき開始信号を発生する。
【００２５】
セレクトモード回路３３はトリガー信号ＴＲＧがエッジ回路３４を介して加わると動作モードとなり、トリガー信号ＴＲＧが一定電圧以上に固定されると、不動作モードとなる。またセレクトモード回路３３は不動作モード時に第２電源電圧検出回路３２からの開始電圧がバーストラッチ３８を介して加わると動作モードにされ、第１電源電圧検出回路３２からの停止電圧が加わると停止モードにされる。
【００２６】
発振レベル比較回路４０は前記基準電圧発生回路２６からの基準電圧ＶｒｅｆとＦＢ端子▲３▼よりの負荷電圧に応じて供給される電圧及びセンサーＭＯＳＦＥＴ２２を介して加えられる電圧との和電圧を比較し、基準電圧が大きいときには発生される信号はローレベルである。しかし前記負荷電圧等に応じて供給される電圧が基準電圧より大きくなると前記発振レベル比較回路４０からハイレベルの信号を発生する。
【００２７】
ＲＳ−ＦＦ４１はＳＥＴ端子には前記ラッチ回路２５を通過したパルス信号が加えられる。又ＲＳＥＴ端子に低電圧検出回路２８と発振レベル比較回路４０からの信号が加えられる。前記ＲＳ−ＦＦ４１の出力信号はドライバー４２を介して前記パワーＭＯＳＦＥＴ２１とセンサーＭＯＳＦＥＴ２２のゲートに加えられる。
【００２８】
図２は前記集積回路Ｑを用いたスイッチング電源装置の回路図である。全波整流回路５０にはチョークコイル５１を介して端子Ｘと端子Ｙの商業電源Ｖｉｎが加えられる。トランス５２は一次側巻線５３と出力電圧を取り出す二次側巻線５４及び補助巻線５５よりなる。前記一次側巻線５３の一端に前記全波整流回路５０の端子Ｓに接続され、他端がパッケージＰのＤＲＡＩＮ端子▲５▼に接続され、ＭＯＳＦＥＴ２１のドレイン・ソース電極を介して前記全波整流回路５０の端子Ｔに接続されている。
【００２９】
平滑回路５７は前記全波整流回路５０で整流された直流電圧を平滑する。前記整流し平滑された直流電圧は起動抵抗５８を介してパッケージＰのＶＤＤ端子▲１▼に加えられ集積回路の電源電圧ＶＤＤとなる。又補助巻線５５の一端はダイオード６０を介して前記ＶＤＤ端子▲１▼に接続される。更に抵抗６５を介してＴＲＧ端子▲２▼にも接続されている。
【００３０】
トランス５２の二次側巻線５４には整流用のダイオード６１及び平滑用のコンデンサ６２が接続されている。フォトカプラ６３は発光ダイオード６４とフォトトランジスタ６６とよりなり、フォトトランジスタ６６の一端はＦＢ端子▲３▼に接続されている。
【００３１】
トランジスタ７０は端子Ｍと端子Ｎから取り出される負荷電圧の変化を検出するもので、ベースに分割抵抗７１、７２が接続され、エミッタにツエーナーダイオード７３が接続されている。端子Ｍと端子Ｎ間にはテレビジョンあるいはビデオ等の負荷７４が接続されている。
【００３２】
次に本発明のスイッチング電源装置の動作を説明する。端子Ｘと端子Ｙ間に加えられた商業電源は全波整流回路５０で整流され、平滑回路５７で平滑された後起動抵抗５８を介してパッケージＰのＶＤＤ端子▲１▼に電源電圧ＶＤＤとして加えられる。
【００３３】
前記ＶＤＤ端子▲１▼に電源電圧ＶＤＤが加えられると基準電圧発生回路２６より基準電圧Ｖｒｅｆを発振する。前記電源電圧ＶＤＤが設定電圧以上になると低電圧検出回路２８からの停止解除信号が発振回路２３に加わり、発振回路２３より鋸波状波信号を発振する。
【００３４】
鋸歯状波信号はパルス信号に変換されラッチ回路２５に加わる。このとき高電圧検出回路３０からは停止信号が検出されないので、前記パルス信号はラッチ回路２５を介してＲＳ−ＦＦ４１のＳＥＴ端子Ｓに加わる。
【００３５】
図３に示すように、ＲＳ−ＦＦ４１のＳＥＴ端子Ｓにパルス信号が加わると、前記ＲＳ−ＦＦ４１は反転し、出力信号はローレベルとなる。このときＩＣ８０か待機信号が出ていないので、ホトカプラ６７のホトトランジスタには電流が流れず、ホトトランジスタ６９は高抵抗となるため、切替トランジスタ３５はオフされトリガー端子ＴＲＧ▲２▼から後述するトリガ−信号ＴＲＧがセレクトモード回路３３に加わる。それによりセレクトモード回路３３を動作モードに切換え、ドライバー回路４２を動作状態にする。ＲＳ−ＦＦ４１の出力信号は動作状態にあるドライバー回路４２を通過してパワーＭＯＳＦＥＴ２１及びセンサーＭＯＳＦＥＴ２２のそれぞれのゲートに加わる。
【００３６】
前記パワーＭＯＳＦＥＴ２１及びセンサーＭＯＳＦＥＴ２２のゲートに前記ドライバー回路４２を通過した出力信号が加わると、これらパワーＭＯＳＦＥＴ２１及びセンサーＭＯＳＦＥＴ２２をＯＮされる。するとパワーＭＯＳＦＥＴ２１のドレイン・ソースを介してトランス５２の一次側巻線５３に前記整流され平滑された直流電圧が加わる。
【００３７】
前記トランス５２の一次側巻線５３に加えられた直流電圧に応じてトランス５２の二次側巻線５４に所定の二次電圧が得られる。前記得られた二次電圧はダイオード６１及びコンデンサ６２で整流平滑され、端子Ｍと端子Ｎから取り出され負荷電圧として負荷７４に供給される。
【００３８】
このようにして前記パワーＭＯＳＦＥＴ２１のドレイン・ソースを介して機器にあるトランス５２の一次側巻線５３に商業電源から整流された電流が流れる。そしてトランスの５２一次側巻線５３に流れる電流に応じてトランス５２の二次側巻線５４に電流が流れ所定の負荷電圧が得られる。
【００３９】
前記負荷電圧が所定の電圧以下且つパワーＭＯＳＦＥＴ２１のドレイン電流値が基準値以下のときはＲＳ−ＦＦ４１はＳＥＴし続けるので、ＲＳ−ＦＦ４１の出力信号はローレベルのままでパワーＭＯＳＦＥＴ２１はＯＮし続ける。
【００４０】
前記発振レベル比較回路４０に加えられる負荷電圧に応じたフィードバック電圧ＦＢとセンサーＭＯＳＦＥＴ２２を介して加えられる電圧との和電圧が前記基準電圧発生回路２６からの基準電圧Ｖｒｅｆより僅かでも大きくなると、前記発振レベル比較回路４０からハイレベルの信号を発振し、ＲＳ−ＦＦ４１のＲＳＥＴ端子にリセット信号を加え、前記ＲＳ−ＦＦ４１の出力信号をハイレベルにする。
【００４１】
従ってドライバー回路４２を介してパワーＭＯＳＦＥＴ２１のゲートに加わる信号がローレベルとなるため、前記パワーＭＯＳＦＥＴ２１はＯＦＦされるので、機器にあるトランス５２の一次側巻線５３に商業電源からの電流は流れない。
【００４２】
図４に示すように前記パワーＭＯＳＦＥＴ２１のドレイ・ソース間電圧ＶＤＳはパワーＭＯＳＦＥＴ２１がＯＦＦした瞬間に、トランス５２の一次側巻線５３に蓄えられたエネルギーによって発振する逆起電圧により一旦上昇し、そのエネルギーの放出が終了したと同時に低下するが、このとき一次側巻線５３に応じて発生する補助巻線５５の電圧を抵抗６５及びＴＲＧ端子とＧＮＤ間に設けたコンデンサＣＯとにより積分して、ＴＲＧ端子信号を生成し、ＴＲＧ端子▲２▼に加える。前記ＴＲＧ端子▲２▼に加えられたＴＲＧ端子信号はエッジ回路３４に加えられトリガー信号を生成する。生成されたトリガー信号ＴＲＧはフイックス回路２４に加わる。
【００４３】
図５に示すように、前記フイックス回路２４では内部で生成された発振制限信号とトリガー信号とを論理演算し鋸歯発振回路２３に加え、鋸歯発振回路２３からの鋸歯状波信号の発振周波数を制御する。
【００４４】
前記発振回路２３から周波数制御され発振された鋸歯状波信号はＲＳ−ＦＦ４１のＳＥＴ端子に加わり、前記ＲＳ−ＦＦ４１のＱバー端子の信号は再びローレベルとなる。前記ＲＳ−ＦＦ４１のＱバー端子のローレベル信号はドライバー回路４２を介してパワーＭＯＳＦＥＴ２１及びセンサーＭＯＳＦＥＴ２２のそれぞれのゲートに加わり、これらパワーＭＯＳＦＥＴ２１及びセンサーＭＯＳＦＥＴ２２をＯＮする。
【００４５】
そのためパワーＭＯＳＦＥＴ２１のドレイン・ソースを介して機器にあるトランス５２の一次側巻線５３に商業電源から整流された電流が流れる。トランスの５２一次側巻線５３に流れる電流に応じてトランス５２の二次側巻線５４に電流が流れ所定の負荷電圧が得られる。
【００４６】
ところでＩＣ８０が待機信号を出すと、トランジスタ８１のベース電圧が上昇する。それによりトランジスタ８１のコレクタ・エミッタ間に流れる電流が増加するため、ホトカプラ６７の発光ダイオード６８の発光量が増加する。
【００４７】
従ってホトトランジスタ６９のインピーダンスが低くなるので、今までオフされていた切換トランジスタ３５をオンし、ＴＲＧ端子▲２▼のトリガー信号ＴＲＧを電源電圧ＶＤＤに固定する。
【００４８】
トリガー信号ＴＲＧが電源電圧ＶＤＤと同電位にされると、セレクトモード回路３３は不動作モードにされドライバー回路４２を不動作する。従って前述と同様にＲＳ―ＦＦ４１はセット・リセットし続けるが、その出力信号はドライバー回路４２で阻止され、パワーＭＯＳＦＥＴ２１はオフのままである。
【００４９】
図６に示すようにセレクトモード回路３３が不動作モードにされた後、起動抵抗５８を介してドライブコンデンサＣＤに充電される集積回路の電源電圧ＶＤＤが所定高電圧Ｖ２になると第２電源電圧検出回路３２から開始信号を発生し、バーストラッチ回路３８を介しセレクトモード回路３３を動作モードにする。
【００５０】
従ってドライバー回路４２は動作され、前述と同様にＲＳ−ＦＦ４１からの出力信号はドライバー回路４２を介してパワーＭＯＳＦＥＴ２１のゲートに加わり、パワーＭＯＳＦＥＴ２１をオン・オフし、負荷７４に待機電圧を供給する。この状態はバーストラッチ回路３８でラッチされ、起動抵抗５８を介してドライブコンデンサＣＤに充電される電源電圧ＶＤＤが所定低電圧Ｖ１以上になるまで継続する。
【００５１】
電源電圧ＶＤＤが所定低電圧Ｖ１になったときは、第１電源電圧検出回路３１から停止信号を発生し、バーストラッチ回路３８を介しセレクトモード回路３３を不動作モードにする。従ってドライバー回路４２は不動作され、ＲＳ−ＦＦ４１からの出力信号は阻止され、パワーＭＯＳＦＥＴ２１のゲートに加わらず、パワーＭＯＳＦＥＴ２１をオフされたままになる。この状態はバーストラッチ回路３８でラッチされ電源電圧ＶＤＤが所定低電圧Ｖ２以下になるまで継続する。
【００５２】
電源電圧ＶＤＤが再び所定高電圧Ｖ２以下になると、第２電源電圧検出回路３２から再び開始信号を発生し、セレクトモード回路３３を動作モードにする。従ってドライバー回路４２は動作され、ＲＳ−ＦＦ４１からの出力信号はドライバー回路４２を介してパワーＭＯＳＦＥＴ２１のゲートに加わり、パワーＭＯＳＦＥＴ２１をオン・オフし、負荷７４に待機電圧を供給する。斯かる間欠発振状態が繰返され負荷７４に低消費モードの待機電圧を供給する。
【００５３】
前述した集積回路の電源電圧ＶＤＤが所定電圧Ｖ１または所定電圧Ｖ２に到達する時間はドライブコンデンサＣＤの大きさを変えることにより変えられる。従ってセレクトモード回路３３を動作する時間が変わり、ＰＷＭ信号の間欠発振の間隔が変わり負荷７４に応じた待機電圧が加わる。
【００５４】
【発明の効果】
本発明のスイッチング電源装置は負荷を待機状態にしたとき、負荷電圧の低減を検出し集積回路からのＰＷＭ信号を間欠的に発振させ、且つ集積回路に加えられる電源端子の電圧を監視し、間欠発振の間隔を変えるようにしたので、集積回路に専用の端子を設けることなく、負荷に応じた待機電圧を供給することができる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源装置に用いた集積回路のブロック図である。
【図２】本発明のスイッチング電源装置の回路図である。
【図３】本発明のスイッチング電源装置のパルス幅変調回路部分の信号波形図である。
【図４】本発明のスイッチング電源装置の各部分の信号波形図である。
【図５】本発明のスイッチング電源装置のフイックス回路部分の信号波形図である。
【図６】本発明のスイッチング電源装置の待機状態にしたときの各部分の信号波形図である。
【図７】従来のスイッチング電源装置のブロック図である。
【符号の説明】
Ｑ        集積回路
２１      パワーＭＯＳＦＥＴ
３１      電源高電圧検出回路
３２      電源低電圧検出回路
３３      セレクトモード回路
４１      ＲＳ−ＦＦ
４２      ドライバー回路
５２      トランス
５３      一次側巻線
ＣＤ      ドライブコンデンサ
【図１】
2004289890.tif 000003
【図２】
2004289890.tif 000004
【図３】
2004289890.tif 000005
【図４】
2004289890.tif 000006
【図５】
2004289890.tif 000007
【図６】
2004289890.tif 000008
【図７】
2004289890.tif 000009