(57)【要約】【課題】  電子素子、回路基板及び電子装置の信頼性を高めることができる。製造工程時間の短縮を図ることができるようにする。【解決手段】  内部に設けられた半導体集積回路と、表面に設けられ、半導体集積回路に電気的に接続した電極２と、表面に設けられ、電極２上に第１の開口部８を有する第１の絶縁膜３と、を有する基板１（１ａ）と、第１の絶縁膜３上に第１の絶縁膜３よりも厚く設けられ、第１の開口部８上に位置する第２の開口部５を有する第２の絶縁膜４と、第１の開口部８及び第２の開口部５内に設けられ、電極２に電気的に接続するバンプ６とを備えるようにする。【選択図】      図１
2004179635.tif 000002
【特許請求の範囲】
【請求項１】
内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した電極と、前記表面に設けられ、前記電極上に第１の開口部を有する第１の絶縁膜と、を有する基板と、
前記第１の絶縁膜上に設けられ、前記第１の開口部上に位置する第２の開口部を有する第２の絶縁膜と、
前記第１の開口部及び前記第２の開口部内に設けられ、前記電極に電気的に接続するバンプと、
を備えることを特徴とする電子素子。
【請求項２】
前記第２の絶縁膜は前記第１の絶縁膜よりも厚いことを特徴とする請求項１記載の電子素子。
【請求項３】
前記第１の絶縁膜は、無機物からなり、
前記第２の絶縁層は、樹脂からなることを特徴とする請求項１または２記載の電子素子。
【請求項４】
前記バンプは複数設けられており、
前記第２の絶縁層は、前記バンプ間の前記第１の絶縁膜上に連続的に形成されていることを特徴とする請求項１から３のいずれか１項記載の電子素子。
【請求項５】
前記バンプは、前記バンプの先端部が前記第２の絶縁層の表面より突出して設けられていることを特徴とする請求項１から４のいずれかに記載の電子素子。
【請求項６】
前記第２の絶縁層の表面は、前記バンプの先端部と面一となるように設けられていることを特徴とする請求項１から５のいずれかに記載の電子素子。
【請求項７】
前記第２の絶縁層の表面は、前記バンプの先端部が前記第２の絶縁膜の表面から凹んで設けられていることを特徴とする請求項１から６のいずれかに記載の電子素子。
【請求項８】
前記基板の切断線に沿って形成された前記第２の絶縁膜の除去領域をさらに備えることを特徴とする請求項１〜７のいずれか１項記載の電子素子。
【請求項９】
前記基板の切断線上に形成され、バンプが未配置のモニタ用電極をさらに備えることを特徴とする請求項８記載の電子素子。
【請求項１０】
前記電極と前記バンプとの間に配置されたシード電極をさらに備えることを特徴とする請求項１〜９のいずれか１項記載の電子素子。
【請求項１１】
前記シード電極は、前記電極ごとに分離され、前記基板の切断線上に延伸されていることを特徴とする請求項１０記載の電子素子。
【請求項１２】
パッド電極が形成された半導体チップと、
前記パッド電極上を避けるようにして前記半導体チップ上に形成された応力緩衝層と、
前記パッド電極に接続され、前記応力緩衝層上に延伸された再配置配線層と、
前記応力緩衝層上に形成された樹脂層と、
前記樹脂層に設けられ、前記再配置配線層を露出させる開口部と、
前記開口部内に埋め込まれ、前記再配置配線層に接続されたバンプ電極とを備えることを特徴とする電子素子。
【請求項１３】
内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した電極と、前記表面に設けられ、前記電極上に第１の開口部を有する第１の絶縁膜と、を有する基板の前記第１の絶縁膜上に、前記第１の絶縁膜よりも厚く第２の絶縁膜を形成する工程と、
前記電極上の前記第２の絶縁膜を除去して、第２の開口部を形成する工程と、
前記第１の開口部及び前記第１の開口部の上方に設けられた前記第２の開口部内に、前記電極に電気的に接続するバンプを形成する工程と、
前記第２の絶縁膜の少なくとも一部を前記第１の絶縁膜上に残して、前記第２の絶縁膜を厚み方向に除去する工程と、
を備えることを特徴とする電子素子の製造方法。
【請求項１４】
内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した電極と、前記表面に設けられ、前記電極上に第１の開口部を有する第１の絶縁膜と、を有する基板の前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記電極上の前記第２の絶縁膜を除去して、第２の開口部を形成するとともに、切断線上の前記第２の絶縁膜を除去して、第３の開口部を形成する工程と、
前記第１の開口部及び前記第１の開口部の上方に設けられた前記第２の開口部内に、前記電極に電気的に接続するバンプを形成する工程と、
前記第２の絶縁膜の少なくとも一部を前記第１の絶縁膜上に残して、前記第２の絶縁膜を厚み方向に除去する工程とを備えることを特徴とする電子素子の製造方法。
【請求項１５】
内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した電極と、前記表面に設けられ、切断線上に配置されたモニタ用電極と、前記表面に設けられ、前記電極上に第１の開口部を有するとともに、前記モニタ用電極上に第２の開口部を有する第１の絶縁膜と、を有する基板の前記モニタ用電極上をレジスト膜で覆う工程と、
前記基板の前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記電極上の前記第２の絶縁膜を除去して、第３の開口部を形成するとともに、前記切断線上の前記第２の絶縁膜を除去して、第４の開口部を形成する工程と、
前記第１の開口部及び前記第１の開口部の上方に設けられた前記第２の開口部内に、前記電極に電気的に接続するバンプを形成する工程と、
前記第２の絶縁膜の少なくとも一部を前記第１の絶縁膜上に残して、前記第２の絶縁膜を厚み方向に除去するとともに、前記モニタ用電極上のレジスト膜を除去する工程とを備えることを特徴とする電子素子の製造方法。
【請求項１６】
前記第１の開口部形成工程の前に、前記第２の開口部形成工程を行うことを特徴とする請求項１３〜１５のいずれか１項記載の電子素子の製造方法。
【請求項１７】
前記第２の開口部形成工程の前に、前記第１の開口部形成工程を行うことを特徴とする請求項１３〜１５のいずれか１項記載の電子素子の製造方法。
【請求項１８】
前記第２の絶縁膜の除去工程において、前記バンプの先端部が前記第２の絶縁層の表面より突出するように、前記第２の絶縁膜を除去することを特徴とする請求項１３から１５のいずれかに記載の電子素子の製造方法。
【請求項１９】
前記第２の絶縁膜の除去工程において、前記バンプの先端部が前記第２の絶縁膜の表面と面一となるように、前記第２の絶縁膜を除去する工程を有することを特徴とする請求項１３から１５のいずれかに記載の電子素子の製造方法。
【請求項２０】
前記第２の絶縁膜の除去工程において、前記バンプの先端部が前記第２の絶縁膜の表面から凹むように、前記第２の絶縁膜を除去することを特徴とする請求項１３から１５のいずれかに記載の電子素子の製造方法。
【請求項２１】
前記第２の絶縁膜を形成する前に、前記電極に接続されたシード電極を形成する工程をさらに備えることを特徴とする請求項１３から請求項２０のいずれかに記載の電子素子の製造方法。
【請求項２２】
さらに、前記第２の絶縁膜除去工程の後に、前記半導体基板を切断する工程を有することを特徴とする請求項１３から請求項２１のいずれかに記載の電子素子の製造方法。
【請求項２３】
パッド電極が形成された半導体チップ上に、前記パッド電極上を避けるようにして応力緩衝層を形成する工程と、
前記パッド電極に接続され、前記応力緩衝層上に延伸された再配置配線層を形成する工程と、
前記応力緩衝層上に樹脂層を形成する工程と、
前記再配置配線層を露出させる開口部を前記樹脂層に形成する工程と、
前記開口部内に埋め込まれ、前記再配置配線層に接続されたバンプ電極を形成する工程とを備えることを特徴とする電子素子の製造方法。
【請求項２４】
表面に設けられた電極と、前記電極上に第１の開口部を有する第１の絶縁膜と、
前記第１の絶縁膜上に前記第１の絶縁膜よりも厚く設けられ、前記第１の開口部上に位置する第２の開口部を有する第２の絶縁膜と、
前記第１の開口部内及び前記第２の開口部内に設けられ、前記電極に電気的に接続するバンプと、
を備えることを特徴とする回路基板。
【請求項２５】
電極と、前記電極上に設けられた第１の絶縁膜と、を含む基板の前記第１の絶縁膜上に、前記第１の絶縁膜よりも厚く第２の絶縁膜を形成する工程と、
前記電極上の前記第２の絶縁膜を除去して、第２の開口部を形成する工程と、
前記電極上の前記第１の絶縁膜を除去して、第１の開口部を形成する工程と、
前記第１の開口部及び前記第１の開口部の上方に設けられた前記第２の開口部内に、前記電極に電気的に接続するバンプを形成する工程と、
前記第２の絶縁膜の少なくとも一部を前記第１の絶縁膜上に残して、前記第２の絶縁膜を厚み方向に除去する工程と、
を備えることを特徴とする回路基板の製造方法。
【請求項２６】
内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した第１の電極と、前記表面に設けられ、前記第１の電極上に第１の開口部を有する第１の絶縁膜と、を有する基板と、前記第１の絶縁膜上に前記第１の絶縁膜よりも厚く設けられ、前記第１の開口部上に位置する第２の開口部を有する第２の絶縁膜と、前記第１の開口部及び前記第２の開口部内に設けられ、前記第１の電極に電気的に接続するバンプと、を備える電子素子と、
第２の電極を有する回路基板と、
を備え、
前記電子素子は前記回路基板上に載置され、前記バンプと前記第２の電極とが電気的に接続されることを特徴とする電子装置。
【請求項２７】
前記バンプは、前記バンプの先端部が前記第２の絶縁層の表面より突出して設けられていることを特徴とする請求項２６記載の電子装置。
【請求項２８】
前記第２の絶縁層の表面は、前記バンプの先端部と面一となるように設けられていることを特徴とする請求項２６又は２７に記載の電子装置。
【請求項２９】
前記第２の絶縁層の表面は、前記バンプの先端部が前記第２の絶縁膜の表面から凹んで設けられていることを特徴とする請求項２６又は２７に記載の電子装置。
【請求項３０】
内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した第１の電極と、前記表面に設けられ、前記第１の電極上に第１の開口部を有する第１の絶縁膜と、を有する基板と、前記第１の絶縁膜上に前記第１の絶縁膜よりも厚く設けられ、前記第１の開口部上に位置する第２の開口部を有する第２の絶縁膜と、前記第１の開口部及び前記第２の開口部内に設けられ、前記第１の電極に電気的に接続するバンプと、を備える電子素子を、第２の電極を有する回路基板上に載置し、前記バンプと前記第２の電極とを電気的に接続することを特徴とする電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法に関する。
【背景技術】
【０００２】
図９に示すように、電極６２を有する回路基板６０上に電子素子５７を実装する方法にフリップチップ方式がある。フリップチップ方式では、電子素子５７の表面にバンプ５６を設けて、回路基板６０に対してバンプ５６を介して電子素子５７を搭載することにより、回路基板６０に電子素子５７を実装するものである。電子素子５７には、表面に電極５２と、電極５２に電気的に接続されたバンプ５６と、電子素子５７と電極５２との表面を保護する絶縁膜５３が形成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、近年、電子素子５７が小型化、高集積化しており、それに伴いバンプ５６間の距離が短くなってきている。また、バンプ５６は、回路基板６０と電子素子５７の本体との間に一定の間隔を確保するために、ある程度高さを有する。
電子素子５７には、回路基板６０への実装後に封止されるまでは、絶縁膜５３上のバンプ５６間は樹脂等で絶縁されていない。このため、バンプ５６間の距離が短い電子素子５７の絶縁膜５３上で、バンプ５６を構成する金属のマイグレーションが起こり、バンプ５６間でショートが起こるおそれがある。また、電子素子５７を回路基板６０に実装する際には、バンプ５６が横方向に潰れやすく、バンプ５６間がさらにショートしやすくなるおそれもある。従って、図９に示す構造の電子素子５７の場合、電子素子５７の信頼性が低下する場合がある。
【０００４】
本発明は、このような状況に鑑みてなされたものであり、電子素子、回路基板及び電子装置の信頼性を高めることができる電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法を提供することができるようにするものである。
【課題を解決するための手段】
【０００５】
本発明の電子素子は、内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した電極と、前記表面に設けられ、前記電極上に第１の開口部を有する第１の絶縁膜と、を有する基板と、前記第１の絶縁膜上に設けられ、前記第１の開口部上に位置する第２の開口部を有する第２の絶縁膜と、前記第１の開口部及び前記第２の開口部内に設けられ、前記電極に電気的に接続するバンプと、を備えることを特徴とする。
【０００６】
また、本発明の電子素子によれば、前記第２の絶縁膜は前記第１の絶縁膜よりも厚いことを特徴とする。
本発明の回路基板は、表面に設けられた電極と、前記電極上に第１の開口部を有する第１の絶縁膜と、前記第１の絶縁膜上に前記第１の絶縁膜よりも厚く設けられ、前記第１の開口部上に位置する第２の開口部を有する第２の絶縁膜と、前記第１の開口部内及び前記第２の開口部内に設けられ、前記電極に電気的に接続するバンプと、を備えることを特徴とする。
【０００７】
本発明の電子装置は、内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した第１の電極と、前記表面に設けられ、前記第１の電極上に第１の開口部を有する第１の絶縁膜と、を有する基板と、前記第１の絶縁膜上に前記第１の絶縁膜よりも厚く設けられ、前記第１の開口部上に位置する第２の開口部を有する第２の絶縁膜と、前記第１の開口部及び前記第２の開口部内に設けられ、前記第１の電極に電気的に接続するバンプと、を備える電子素子と、第２の電極を有する回路基板と、を備え、前記電子素子は前記回路基板上に載置され、前記バンプと前記第２の電極とが電気的に接続されることを特徴とする。
【０００８】
本発明の電子素子、回路基板又は電子装置によれば、電極上にバンプを有する構造であっても、第１の絶縁膜よりも厚い第２の絶縁膜が設けられ、バンプ間を第２の絶縁膜によって絶縁できる。第２の絶縁膜がバンプ間に設けられるため、バンプ間の距離が短い電子素子の第１の絶縁膜上で、バンプを構成する導電材のマイグレーションが起こりにくい。このため、バンプ間でショートを防ぐことができる。また、電子素子を他の被接続物に実装する際又は回路基板に接続物を実装する際に、第２の絶縁膜によって、バンプが横方向に潰れにくくなり、バンプ間を絶縁することができる。従って、本発明の電子素子又は回路基板によれば、装置の信頼性を向上することができる。
【０００９】
また、本発明の電子素子の製造方法は、内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した電極と、前記表面に設けられ、前記電極上に第１の開口部を有する第１の絶縁膜と、を有する基板の前記第１の絶縁膜上に、前記第１の絶縁膜よりも厚く第２の絶縁膜を形成する工程と、前記電極上の前記第２の絶縁膜を除去して、第２の開口部を形成する工程と、前記第１の開口部及び前記第１の開口部の上方に設けられた前記第２の開口部内に、前記電極に電気的に接続するバンプを形成する工程と、前記第２の絶縁膜の少なくとも一部を前記第１の絶縁膜上に残して、前記第２の絶縁膜を厚み方向に除去する工程と、を備えることを特徴とする。
【００１０】
本発明の回路基板の製造方法は、電極を有する回路基板と、前記回路基板の前記電極を有する表面に設けられ、前記電極上に第１の開口部を有する第１の絶縁膜と、前記第１の絶縁膜上に前記第１の絶縁膜よりも厚く設けられ、前記第１の開口部上に位置する第２の開口部を有する第２の絶縁膜と、前記第１の開口部内及び前記第２の開口部内に設けられ、前記電極に電気的に接続するバンプと、を備えることを特徴とする。
【００１１】
本発明の電子装置の製造方法は、内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した第１の電極と、前記表面に設けられ、前記第１の電極上に第１の開口部を有する第１の絶縁膜と、を有する基板と、前記第１の絶縁膜上に前記第１の絶縁膜よりも厚く設けられ、前記第１の開口部上に位置する第２の開口部を有する第２の絶縁膜と、前記第１の開口部及び前記第２の開口部内に設けられ、前記第１の電極に電気的に接続するバンプと、を備える電子素子を、第２の電極を有する回路基板上に載置し、前記バンプと前記第２の電極とを電気的に接続することを特徴とする。
【００１２】
本発明の電子素子、回路基板又は電子装置によれば、信頼性の高い電子素子、回路基板又は電子装置を製造することができる。また、本発明の電子素子又は回路基板の製造方法は、バンプを形成する際にバンプの側面をストレート形状にするために、第２の絶縁膜の第２の開口部内にバンプを形成するが、バンプ形成後に第２の絶縁膜を基板上から完全に剥離する必要がない。このため、第２の絶縁膜の剥離によってデバイスに与えられるダメージを軽減することができる。従って、電子素子又は回路基板の信頼性を向上することができる。
【００１３】
また、本発明の電子素子、回路基板又は電子装置は、前記第１の絶縁膜が無機物からなり、前記第２の絶縁層は樹脂から形成されてなるものであってもよい。
これによれば、第１の絶縁膜の上のバンプ間に設けられる第２の絶縁膜を応力緩和性が無機物よりも高い樹脂で形成し、基板の表面は樹脂よりも耐湿性の高い無機物からなる第１の絶縁膜で保護できるため、さらに、装置の信頼性を向上することができる。
【００１４】
また、本発明の電子素子、回路基板又は電子装置は、前記第２の絶縁層が、複数の前記バンプ間の前記第１の絶縁膜上に連続的に形成されてなるものであってもよい。
これによれば、第２の絶縁膜がバンプ間に連続的に形成されているため、よりバンプ間の絶縁効果を高めることができる。
本発明の電子素子、回路基板又は電子装置は、前記バンプが、前記バンプの先端部が前記第２の絶縁層の表面より突出して設けられているものであってもよい。
【００１５】
これによれば、バンプと被接続物との電気的な接続を確実に取ることができる。
また、本発明の電子素子、回路基板又は電子装置は、前記第２の絶縁層の表面は、前記バンプの端面と面一となるように設けられているものであってもよい。
これによれば、バンプ間をより確実に絶縁をすることができるとともに、バンプと被接続物との電気的な接続を取りやすい。
【００１６】
また、本発明の電子素子、回路基板又は電子装置は、前記第２の絶縁層の表面は、前記バンプの先端部が前記第２の絶縁膜の表面から凹んで設けられていてもよい。
これによれば、さらに、バンプ上に導電部材を設ける際に、導電部材を捕捉しやすい。
また、本発明の一態様に係る電子素子によれば、前記基板の切断線に沿って形成された前記第２の絶縁膜の除去領域をさらに備えることを特徴とする。
【００１７】
これにより、バンプの周囲に第２の絶縁膜を設けた場合においても、第２の絶縁膜が基板の切断の邪魔になることを防止することができ、バンプ間でのマイグレーションの発生を抑制することを可能としつつ、基板の切断を円滑に行うことが可能となる。
また、本発明の一態様に係る電子素子によれば、前記基板の切断線上に形成され、バンプが未配置のモニタ用電極をさらに備えることを特徴とする。
【００１８】
これにより、モニタ用電極上にバンプが配置された状態で、基板の切断が行われることを防止することができる。このため、切断線上にモニタ用電極が形成されている場合においても、基板の切断時にモニタ用電極上のバンプが飛び散ることを防止することが可能となり、基板上の電子素子に損傷が及ぶことを防止することができる。
また、本発明の一態様に係る電子素子によれば、前記電極と前記バンプとの間に配置されたシード電極をさらに備えることを特徴とする。
【００１９】
これにより、電解メッキを用いて電極上にバンプを形成することが可能となり、バンプを効率よく形成することが可能となる。
また、本発明の一態様に係る電子素子によれば、前記シード電極は、前記電極ごとに分離され、前記基板の切断線上に延伸されていることを特徴とする。
これにより、シード電極を電極ごとに分離してから、第２の絶縁膜を形成することが可能となるとともに、切断線を介してシード電極に給電することが可能となる。このため、電極の周囲に第２の絶縁膜が連続的に形成されている場合においても、電極同士が互いにショートしたままの状態になることを防止しつつ、電解メッキを用いて電極上にバンプを形成することが可能となり、バンプ間のマイグレーション耐性を向上させることを可能としつつ、バンプを効率よく形成することが可能となる。
【００２０】
また、本発明の一態様に係る電子素子によれば、パッド電極が形成された半導体チップと、前記パッド電極上を避けるようにして前記半導体チップ上に形成された応力緩衝層と、前記パッド電極に接続され、前記応力緩衝層上に延伸された再配置配線層と、前記応力緩衝層上に形成された樹脂層と、前記樹脂層に設けられ、前記再配置配線層を露出させる開口部と、前記開口部内に埋め込まれ、前記再配置配線層に接続されたバンプ電極とを備えることを特徴とする。
【００２１】
これにより、チップサイズを増大させることなく、パッド電極の配置位置を変換することが可能となるとともに、バンプ間のマイグレーション耐性を向上させることを可能となり、電子素子の信頼性の向上を図りつつ、電子素子の小型化を達成することが可能となる。
また、本発明の一態様に係る電子素子の製造方法によれば、内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した電極と、前記表面に設けられ、前記電極上に第１の開口部を有する第１の絶縁膜と、を有する基板の前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記電極上の前記第２の絶縁膜を除去して、第２の開口部を形成するとともに、切断線上の前記第２の絶縁膜を除去して、第３の開口部を形成する工程と、前記第１の開口部及び前記第１の開口部の上方に設けられた前記第２の開口部内に、前記電極に電気的に接続するバンプを形成する工程と、前記第２の絶縁膜の少なくとも一部を前記第１の絶縁膜上に残して、前記第２の絶縁膜を厚み方向に除去する工程とを備えることを特徴とする。
【００２２】
これにより、第２の絶縁膜が基板の切断の邪魔になることを防止することができ、バンプ間でのマイグレーションの発生を抑制することを可能としつつ、基板の切断を円滑に行うことが可能となる。
また、本発明の一態様に係る電子素子の製造方法によれば、内部に設けられた半導体集積回路と、表面に設けられ、前記半導体集積回路に電気的に接続した電極と、前記表面に設けられ、切断線上に配置されたモニタ用電極と、前記表面に設けられ、前記電極上に第１の開口部を有するとともに、前記モニタ用電極上に第２の開口部を有する第１の絶縁膜と、を有する基板の前記モニタ用電極上をレジスト膜で覆う工程と、前記基板の前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記電極上の前記第２の絶縁膜を除去して、第３の開口部を形成するとともに、前記切断線上の前記第２の絶縁膜を除去して、第４の開口部を形成する工程と、前記第１の開口部及び前記第１の開口部の上方に設けられた前記第２の開口部内に、前記電極に電気的に接続するバンプを形成する工程と、前記第２の絶縁膜の少なくとも一部を前記第１の絶縁膜上に残して、前記第２の絶縁膜を厚み方向に除去するとともに、前記モニタ用電極上のレジスト膜を除去する工程とを備えることを特徴とする。
【００２３】
これにより、切断線上にモニタ用電極が形成されている場合においても、モニタ用電極上にバンプが形成されないようにすることができる。このため、基板の切断時にモニタ用電極上のバンプが飛び散ることを防止することが可能となり、基板上の電子素子に損傷が及ぶことを防止することができる。
また、本発明の一態様に係る電子素子の製造方法によれば、前記第２の絶縁膜を形成する前に、前記電極に接続されたシード電極を形成する工程をさらに備えることを特徴とする。
【００２４】
これにより、電解メッキを用いて電極上にバンプを形成することが可能となり、バンプを効率よく形成することが可能となる。
また、本発明の一態様に係る電子素子の製造方法によれば、パッド電極が形成された半導体チップ上に、前記パッド電極上を避けるようにして応力緩衝層を形成する工程と、前記パッド電極に接続され、前記応力緩衝層上に延伸された再配置配線層を形成する工程と、前記応力緩衝層上に樹脂層を形成する工程と、前記再配置配線層を露出させる開口部を前記樹脂層に形成する工程と、前記開口部内に埋め込まれ、前記再配置配線層に接続されたバンプ電極を形成する工程とを備えることを特徴とする。
【００２５】
これにより、チップサイズを増大させることなく、パッド電極の配置位置を変換することが可能となるとともに、バンプ間のマイグレーション耐性を向上させることを可能となり、電子素子の信頼性の向上を図りつつ、電子素子の小型化を達成することが可能となる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について説明する。
図１は、本発明の電子素子又は回路基板の一実施の形態を示す図、図２は、本発明の電子素子又は回路基板の製造方法の一実施の形態を説明するための工程図、図３は、本発明の電子装置及びその製造方法を説明するための図である。
図１（ａ）〜（ｃ）に示す電子素子又は回路基板は、表面に電極２と電極２上に第１の開口部８を有する第１の絶縁膜３を含む基板１（１ａ）の表面に、第１の絶縁膜３よりも厚く設けられた第２の絶縁膜４が設けられている。第２の絶縁膜４には、第１の開口部８を有する。第２の開口部５は、第１の開口部８の上方に位置する。第１の開口部８及び第２の開口部５内に、電極２に電気的に接続するバンプ６が設けられる。
【００２７】
基板１（１ａ）は、内部に半導体集積回路を有しているチップ１ａ又はウエハ１であってもよい。基板１（１ａ）は、半導体基板を含んでもよい。また、基板１（１ａ）は、絶縁性基材と絶縁性基材上に電極２を有する基板であってもよい。基板１（１ａ）は、表面に電極２を有する。電極２は、導電材料からなり、内部の半導体集積回路に、内部配線を介して、電気的に接続している。内部配線は、内部配線間に設けられた層間絶縁膜により絶縁されている。たとえば、内部配線及び電極２は銅やアルミ等の導電材料からなる。この場合には、電極２は、層間絶縁膜の最表層上に位置することとなる。電極２上には、電極２上に第１の開口部８を有する第１の絶縁膜３が設けられている。電極２の表面が、第１の開口部８内で第１の絶縁膜３から露出して設けられている。第１の絶縁膜３は、少なくとも一部が電極２に被着していてもよい。
【００２８】
第２の絶縁膜４には、少なくとも電極２上に第２の開口部５が設けられている。第２の開口部５は、少なくとも第１の開口部８の上方に位置している。第１の開口部８と第２の開口部５とは、連続して設けられていてもよい。基板１（１ａ）上には、第１の絶縁膜３上に第２の絶縁膜４が設けられている。第２の絶縁膜４は、第１の絶縁膜３に被着していてもよい。図１に示すとおり、第２の開口部５の開口面積は第１の開口部８の開口面積よりも大きくてもよい。この場合、第１の開口部８外の第１の絶縁膜３上に、バンプ６の少なくとも一部を設けることができる。第１の絶縁膜３とバンプ６の界面から、電極２にめっき液等の不純物が侵入しにくくなる。また、第２の開口部５の開口面積は、第１の開口部８の開口面積と同じか、第１の開口部８の開口面積よりも小さくてもよい。また、第１の開口部８及び第２の開口部５の少なくともいずれか一方は、開口部の側面が傾斜して設けられていてもよい。
【００２９】
第１の絶縁膜３が無機物からなるとき、第２の絶縁膜４は樹脂からなるものであってもよい。たとえば、第１の絶縁膜３はシリコン酸化膜やシリコン窒化膜等から形成されてなり、第２の絶縁膜４はポリイミド樹脂やポリエチレンテレフタレート樹脂等から形成されてなる。第２の絶縁膜４は、感光性樹脂から構成されるものであってもよい。
バンプ６は、第１の開口部８と第２の開口部５内に形成されている。バンプ６は、電極２に電気的に接続する。バンプ６は、第１の開口部８外の第１の絶縁膜３上と第１の開口部８内とに設けられていてもよい。バンプ６は側面と、電極２側の底面と、底面と対向する側の先端部と、を有する。バンプ６は、単層又は複数層の導電層からなる。導電層は、金、ニッケル、錫、鉛等の金属、金−錫合金等の合金、窒化チタン等の金属化合物、銀ペースト等の導電ペースト、その他公知の材料を用いることができる。導電層の少なくとも一層は、無電解めっき法で形成されてもよい。
【００３０】
第１の絶縁膜３から露出したバンプ６の側面には、少なくとも一部が第２の絶縁膜４によって覆われている。図１（ｂ），（ｃ）に示すように、第２の絶縁膜４と第１の絶縁膜３によって、バンプ６の全側面が覆われてもよいし、図１（ａ）に示すように、一部が覆われてもよい。
バンプ６の先端部が、図１（ａ）に示すように、第２の絶縁膜４の表面から突出もよい。バンプ６の先端部は、図１（ａ）〜（ｃ）に示すように、平面になっていてもよい。この場合、図１（ｂ）に示すように、バンプ６の先端部は、第２の絶縁膜４の表面と面一になっていてもよい。バンプ６の先端部は、一部が凸状又は凹状になっていてもよい。バンプの先端部６は、平面でなくともよい。また、バンプ６は、図１（ｃ）に示すように、第２の絶縁膜４の表面に対して、バンプ６の先端部が凹んで設けられていてもよい。
【００３１】
次に、このような構成の電子素子又は回路基板の製造方法について説明する。
まず、図２（ａ）に示すように、複数の電極２と、電極２上に第１の開口部８を有する第１の絶縁膜３と、を有する基板１を用意する。基板１は、ウエハであってもよいし、絶縁性の基材上に電極２を有する基板であってもよい。第１の絶縁膜３は、シリコン酸化膜、シリコン窒化膜等の無機物からなるものであってもよい。
【００３２】
次いで、図２（ｂ）に示すように、その第１の絶縁膜３上に、第２の絶縁膜４を第１の絶縁膜３よりも厚く形成し、それぞれの電極２上の第２の絶縁膜４に第２の開口部５を形成する。第２の絶縁膜４に第２の開口部５を形成するに際しては、ドライエッチング又はウェットエッチングを用いてもよい。また、第２の絶縁膜４が感光性樹脂からなる場合、感光させて現像をすることにより、第２の開口部５を設けてもよい。
【００３３】
次いで、図２（ｃ）に示すように、その第２の開口部５により露出する第１の絶縁膜３の少なくとも一部を除去して、第２の開口部５内の第１の絶縁膜３に第１の開口部８を形成する。この場合、第２の開口部５の開口面積より小さい開口部を有するマスクを用いて、第１の開口部８を設けてもよい。第１の開口部８は、ウェットエッチングやドライエッチングにより形成してもよい。第１の開口部８は、電極２の表面の少なくとも一部を露出させる。この後、めっき法によってバンプ６を形成する場合には、基板１を図示しないめっき槽内の所定の温度のめっき液に所定時間浸漬すると、電極２上に導電層が析出される。すなわち、第２の絶縁膜４の第２の開口部５の形状に沿った所定の高さのバンプ６が形成される。バンプ６の形成は、無電解めっき法により行ってもよい。
【００３４】
次いで、図２（ｄ）に示すように、第２の絶縁膜４は、第２の絶縁膜４の少なくとも一部を第１の絶縁膜３上に残して、第２の絶縁膜４を厚み方向に除去してもよい。この場合、図１（ａ）に示したように、バンプ６の先端部が第２の絶縁膜４の表面より突出するように第２の絶縁膜４をエッチングしてもよい。
ここで、たとえば図１（ｂ）に示した電子素子７を形成する場合には、図２（ｄ）において、バンプ６の先端部が第２の絶縁膜４の表面と面一となるように第２の絶縁膜４をエッチングする。また、たとえば図１（ｃ）に示した電子素子７を形成する場合には、図２（ｄ）において、バンプ６の先端部が第２の絶縁膜４の表面より低くなる（凹む）ように第２の絶縁膜４をエッチングする。この場合、図１（ａ）や（ｂ）に記載されたものと異なり、第２の絶縁膜４は少量除去されるか、除去されずに済むので、製造工程時間の短縮を図ることができる。
【００３５】
その後、図２（ｅ）に示すように、基板１を切断してもよい。これにより、たとえば、図１（ａ）〜（ｃ）に示したような、バンプ６と個片化された基板１ａとを有する複数の電子素子７又は回路基板７が形成される。基板１の切断は、図のような切断治具１４Ａを用いて、ダイシング、スクライビング又は打ち抜き等によって行うことができる。切断工程においては、基板１の裏面に、テープ１３を設けて、切断を行ってもよい。
【００３６】
次に、本発明の一実施態様に係る電子装置の製造方法について説明する。
まず、図３（ａ）に示す電子装置は、図１（ａ）及び（ｂ）の電子素子７のバンプ６が回路基板１０の電極１１にフェースダウンボンディング法を用いて電気的に接続され、実装される状態を示している。ここで、回路基板１０は、基材１２と基材１２上に設けられた電極１１とを有する。電極１１は、ランドに電気的に接続されたリード線と、リード線を覆う絶縁膜とを含んでもよい。回路基板１０として、ＴＡＢ用の回路基板を用いてもよい。バンプ６と電極１１とは、接着剤接合、金属接合等の公知の方式で接合されていてもよい。
【００３７】
図１（ａ）の電子素子７を回路基板１０に接着剤接合を用いて実装する場合には、たとえば回路基板１０の表面に異方性導電接着剤、絶縁性接着剤等の接着剤を設ける。この接着剤を介して、電子素子７のバンプ６を回路基板１０の電極１１に位置合せした後、熱圧着することにより電子素子７のバンプ６と基板１０ａの電極１１とを接合する。さらに、電子素子７をエポキシ樹脂等によってモールドして封止するようにしてもよい。
【００３８】
電子素子７を回路基板１０に金属接合によって実装する場合には、例えば、バンプ６を構成する導電材料よりも低融点の低融点金属層１４をバンプ６の先端部に設けて接合をしてもよい。回路基板１０の電極１１上にバンプ６を構成する導電材料よりも低融点の低融点金属層１４を設けてもよい。電子素子７のバンプ６を、回路基板１０の電極１１に低融点金属層１４を介して位置合せし、加熱することにより電子素子７のバンプ６と回路基板１０の電極１１とを接合する。この後、樹脂を電子素子７と回路基板１０の間に封入して、封止してもよい。
【００３９】
次に、図３（ｂ）に示す電子装置は、図１（ｃ）の電子素子７のバンプ６が回路基板１０の電極１１にワイヤボンディング法を用いて電気的に接続され、実装される状態を示している。図１（ｃ）の電子素子７を回路基板１０に実装する場合には、回路基板１０に、電子素子７のバンプ６が設けられていない面を固着し、バンプ６と電極１１との間を金属ワイヤ１５により接続する。さらに、電子素子７をエポキシ樹脂等によってモールドして封止するようにしてもよい。
【００４０】
図４は、本発明の第２実施形態に係る電子素子の製造方法を示す断面図である。
図４（ａ）において、パッド電極１０２が形成された基板１０１には第１の絶縁膜１０３が形成され、第１の絶縁膜１０３にはパッド電極１０２の表面を露出させる開口部１０８が形成されている。なお、基板１０１にはトランジスタなどの能動素子またはキャパシタなどの受動素子を形成することができる。また、第１の絶縁膜１０３は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
【００４１】
次に、図４（ｂ）に示すように、第１の絶縁膜１０３が形成された基板１０１上に第２の絶縁膜１０４を形成する。なお、第２の絶縁膜１０４としては、例えば、感光性樹脂層を用いることができ、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて感光性樹脂層を形成することができる。そして、例えば、第２の絶縁膜１０４の露光・現像を行うことにより、パッド電極１０２上に開口部１０５を形成するとともに、スクライブラインＳＬを露出させる開口部１１５を第２の絶縁膜１０４に形成する。
【００４２】
次に、図４（ｃ）に示すように、無電解メッキを用いることにより、パッド電極１０２に接続されたバンプ１０６を開口部１０５内に形成する。なお、バンプ１０６としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕ、半田などを用いることができる。
また、無電解メッキとしては、例えば、パッド電極１０２がアルミニウムＡｌで構成され、バンプ１０６としてニッケルＮｉを用いる場合、アルカリ性亜鉛溶液を用いて、パッド電極１０２にジンケート処理を施し、パッド電極１０２の表面に亜鉛Ｚｎを置換・析出させる。
【００４３】
そして、表面が亜鉛Ｚｎに置換されたパッド電極１０２を無電解ニッケルメッキ液に浸すことで、亜鉛ＺｎとニッケルＮｉとを置換させ、ニッケルＮｉで構成されるバンプ１０６をパッド電極１０２上に形成することができる。
また、ジンケート処理とは別の方法として、例えば、アルミニウムＡｌからなるパッド電極１０２をパラジウムなどの還元剤を含む溶液に浸した後、無電解ニッケルメッキ液に浸すことで、パラジウムなどを核として、ニッケルＮｉで構成されるバンプ１０６をパッド電極１０２上に析出させることもできる。
【００４４】
次に、図４（ｄ）に示すように、第２の絶縁膜１０４を薄膜化することにより、第２の絶縁膜１０４上にバンプ１０６を突出させる。なお、第２の絶縁膜１０４を薄膜化する工程は省略してもよい。
次に、図４（ｅ）に示すように、バンプ１０６が形成された基板１０１をスクライブラインＳＬに沿って切断することにより、バンプ１０６が形成された基板１０１をチップ化する。なお、基板１０１の切断は、図のような切断治具１４Ａを用いて、ダイシング、スクライビング又は打ち抜き等によって行うことができる。また、切断工程においては、基板１０１の裏面にテープ１１３を設けて、切断を行ってもよい。
【００４５】
これにより、バンプ１０６の周囲に第２の絶縁膜を１０４設けた場合においても、第２の絶縁膜１０４が基板１０１の切断の邪魔になることを防止することができ、バンプ１０６間でのマイグレーションの発生を抑制することを可能としつつ、基板１０１の切断を円滑に行うことが可能となる。
図５は、本発明の第３実施形態に係る電子素子の製造方法を示す断面図である。
【００４６】
図５（ａ）において、基板１２１にはパッド電極１２２が形成されるとともに、基板１２１のスクライブラインＳＬ上にはモニタ用電極１３２が形成されている。そして、パッド電極１２２およびモニタ用電極１３２が形成された基板１２１には第１の絶縁膜１２３が形成されている。そして、第１の絶縁膜１２３には、パッド電極１２２の表面を露出させる開口部１２８が形成されるとともに、モニタ用電極１３２を露出させる開口部１３８が形成されている。なお、基板１２１にはトランジスタなどの能動素子またはキャパシタなどの受動素子を形成することができる。
【００４７】
次に、図５（ｂ）に示すように、フォトリソグラフィー技術を用いることにより、モニタ用電極１３２を覆うレジスト層１２９を基板１２１上に形成する。
次に、図５（ｃ）に示すように、第１の絶縁膜１２３が形成された基板１２１上に第２の絶縁膜１２４を形成する。なお、第２の絶縁膜１２４としては、例えば、感光性樹脂層を用いることができる。そして、例えば、第２の絶縁膜１２４の露光・現像を行うことにより、パッド電極１２２上に開口部１２５を形成するとともに、スクライブラインＳＬを露出させる開口部１１５を第２の絶縁膜１２４に形成する。
【００４８】
次に、図５（ｄ）に示すように、無電解メッキを用いることにより、パッド電極１２２に接続されたバンプ１２６を開口部１２５内に形成する。ここで、モニタ用電極１３２をレジスト層１２９で覆ってから無電解メッキを行うことにより、モニタ用電極１３２上にバンプが形成されることを防止することができる。
次に、図５（ｅ）に示すように、全面のエッチングを行うことにより、第２の絶縁膜１２４を薄膜化し、第２の絶縁膜１２４上にバンプ１２６を突出させるとともに、モニタ用電極１３２を覆うレジスト層１２９を除去する。
【００４９】
次に、図５（ｆ）に示すように、バンプ１２６が形成された基板１２１をスクライブラインＳＬに沿って切断することにより、バンプ１２６が形成された基板１２１をチップ化する。なお、基板１２１の切断は、図のような切断治具１４Ａを用いて、ダイシング、スクライビング又は打ち抜き等によって行うことができる。また、切断工程においては、基板１２１の裏面にテープ１３３を設けて、切断を行ってもよい。
【００５０】
これにより、スクライブラインＳＬ上にモニタ用電極１３２が形成されている場合においても、モニタ用電極１３２上にバンプが配置された状態で、基板１２１の切断が行われることを防止することができる。このため、基板１２１の切断時にモニタ用電極１３２上のバンプが飛び散ることを防止することが可能となり、基板１２１上の電子素子に損傷が及ぶことを防止することができる。
【００５１】
図６は、本発明の第４実施形態に係る電子素子の製造方法を示す断面図である。
図６（ａ）において、パッド電極１４２が形成された基板１４１には第１の絶縁膜１４３が形成され、第１の絶縁膜１４３にはパッド電極１４２の表面を露出させる開口部１４８が形成されている。なお、基板１４１にはトランジスタなどの能動素子またはキャパシタなどの受動素子を形成することができる。
【００５２】
次に、図６（ｂ）に示すように、例えば、無電解メッキ、スパッタまたは蒸着などにより、パッド電極１４２を含む第１の絶縁膜１４３上にシード電極１４９を形成する。なお、シード電極１４９としては、例えば、ニッケルＮｉ、クロムＣｒ、チタンＴｉ、タングステンＷなどの導電材料を用いることができる。ここで、シード電極１４９は、パッド電極１４２ごとに分離されるように構成することができる。
【００５３】
図７は、図６のシード電極の概略構成を示す平面図である。
図７において、ウェハＷには、スクライブラインＳＬが設けられるとともに、給電電極１５０が設けられている。そして、スクライブラインＳＬで区画された各チップ領域には、パッド電極１４２ごとに分離されたシード電極１４９が設けられている。そして、各パッド電極１４２上のシード電極１４９はスクライブラインＳＬ上に延伸され、スクライブラインＳＬを介して給電電極１５０に接続されている。
【００５４】
次に、図６（ｃ）に示すように、シード電極１４９が形成された基板１４１上に第２の絶縁膜１４４を形成する。なお、第２の絶縁膜１４４としては、例えば、感光性樹脂層を用いることができる。そして、例えば、第２の絶縁膜１４４の露光・現像を行うことにより、パッド電極１４２に接続されたシード電極１４９上に開口部１４５を形成する。
次に、図６（ｄ）に示すように、シード電極１４９をメッキリードとした電解メッキを行うことにより、シード電極１４９に接続されたバンプ１４６を開口部１４５内に形成する。なお、バンプ１４６としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕなどを用いることができる。また、バンプ１４６を開口部１４５内に形成する場合、バンプ１４６が開口部１４５内に沈み込むようにしてもよいし、第２の絶縁膜１４４上に盛り上がるようにしてもよい。
【００５５】
次に、図６（ｅ）に示すように、第２の絶縁膜１４４を薄膜化することにより、第２の絶縁膜１４４上にバンプ１４６を突出させる。なお、第２の絶縁膜１４４を薄膜化する工程は省略してもよい。
次に、図６（ｆ）に示すように、バンプ１４６が形成された基板１４１をスクライブラインＳＬに沿って切断することにより、バンプ１４６が形成された基板１４１をチップ化する。なお、基板１４１の切断は、図のような切断治具１４Ａを用いて、ダイシング、スクライビング又は打ち抜き等によって行うことができる。また、切断工程においては、基板１４１の裏面にテープ１５３を設けて、切断を行ってもよい。
【００５６】
ここで、シード電極１４９をパッド電極１４２ごとに分離してから、第２の絶縁膜１４４を形成することにより、パッド電極１４２の周囲に第２の絶縁膜１４４が連続的に形成された場合においても、パッド電極１４２同士が互いにショートしたままの状態になることを防止することができる。
また、スクライブラインＳＬを介してシード電極１４９を給電電極１５０に接続することにより、シード電極１４９をパッド電極１４２ごとに分離した場合においても、シード電極１４９に給電することが可能となる。このため、パッド電極１４２に接続されたバンプ１４６を電解メッキにて形成することが可能となり、バンプ１４６間のマイグレーション耐性を向上させることを可能としつつ、バンプ１４６を効率よく形成することが可能となる。
【００５７】
図８は、本発明の第５実施形態に係る電子素子の製造方法を示す断面図である。
図８（ａ）において、パッド電極１６２が形成された半導体チップ１６１には第１の絶縁膜１６３が形成され、第１の絶縁膜１６３にはパッド電極１６２の表面を露出させる開口部１６４が形成されている。なお、半導体チップ１６１にはトランジスタなどの能動素子またはキャパシタなどの受動素子を形成することができる。また、第１の絶縁膜１６３は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
【００５８】
また、半導体チップ１６１上には、パッド電極１６２が露出するようにして応力緩和層１６５が形成され、パッド電極１６２には、応力緩和層１６５上に延伸された再配置配線１６６が接続されている。
なお、応力緩和層１６５としては、例えば、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などを用いることができ、特に、応力緩和機能を付加しつつ、ハンダ溶融時の耐熱性を持たせるためには、オレフィン系のポリイミド樹脂を用いることが好ましい。また、再配置配線１６６は、例えば、ＴｉＷスパッタ配線層、Ｃｕスパッタ配線層およびＣｕメッキ配線層の３層構造から構成することができる。
【００５９】
次に、図８（ｂ）に示すように、再配置配線１６６が形成された半導体チップ１６１上に第２の絶縁膜１６７を形成する。なお、第２の絶縁膜１６７としては、例えば、感光性樹脂層を用いることができ、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて感光性樹脂層を形成することができる。そして、例えば、第２の絶縁膜１６７の露光・現像を行うことにより、再配置配線１６６上に開口部１６８を形成する。
【００６０】
次に、図８（ｃ）に示すように、例えば、無電解メッキを用いることにより、再配置配線１６６に接続されたバンプ１６９を開口部１６８内に形成する。なお、バンプ１６９としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕ、半田などを用いることができる。また、第２の絶縁膜１６７を形成する前に、パッド電極１６２に接続されたシード電極を形成し、シード電極をメッキリードとした電解メッキにてバンプ１６９を形成するようにしてもよい。
【００６１】
次に、図８（ｄ）に示すように、第２の絶縁膜１６７を薄膜化することにより、第２の絶縁膜１６７上にバンプ１６９を突出させる。なお、第２の絶縁膜１６７を薄膜化する工程は省略してもよい。
これにより、チップサイズを増大させることなく、パッド電極１６２の配置位置を変換することが可能となるとともに、バンプ１６９間のマイグレーション耐性を向上させることを可能となり、電子素子の信頼性の向上を図りつつ、電子素子の小型化を達成することが可能となる。
【図面の簡単な説明】
【００６２】
【図１】本発明の電子素子の一実施の形態を示す図である。
【図２】図１（ａ）〜（ｃ）の電子素子の製造方法を説明するための工程図。
【図３】本発明の電子装置の一実施の形態を示す図である。
【図４】本発明の第２実施形態に係る電子素子の製造方法を示す断面図である。
【図５】本発明の第３実施形態に係る電子素子の製造方法を示す断面図である。
【図６】本発明の第４実施形態に係る電子素子の製造方法を示す断面図である。
【図７】図６のシード電極の概略構成を示す平面図である。
【図８】本発明の第５実施形態に係る電子素子の製造方法を示す断面図である。
【図９】従来の電子素子を示す工程図である。
【符号の説明】
【００６３】
１（１ａ）、１０１、１２１、１４１  基板、２、１１、１０２、１２２、１３２、１４２、１６２  電極、３、１０３、１２３、１４３、１６３  第１の絶縁膜、４、１０４、１２４、１４４、１６７  第２の絶縁膜、５、１０５、１２５、１４５、１６８  第２の開口部、６、１０６、１２６、１４６、１６９  バンプ、７、１０７、１２７、１４７  電子素子、８、１０８、１２８、１４８、１６４  第１の開口部、１０  回路基板、１３、１１３、１３３、１５３  テープ、１４  低融点金属層、１５  金属ワイヤ、１１５、１３８  第３の開口部、１２９  第３の絶縁膜、１３５  第４の開口部、１４９  シード電極、Ｗ  ウェハ、ＳＬ  スクライブライン、１５０  給電端子、１６１  半導体チップ、１６５  応力緩和層、１６６  再配置配線
【図１】
2004179635.tif 000003
【図２】
2004179635.tif 000004
【図３】
2004179635.tif 000005
【図４】
2004179635.tif 000006
【図５】
2004179635.tif 000007
【図６】
2004179635.tif 000008
【図７】
2004179635.tif 000009
【図８】
2004179635.tif 000010
【図９】
2004179635.tif 000011