(57)【要約】【課題】良好な受信特性、及び低雑音増幅器の強入力耐性を有するとともに、ＬＮＡのゲイン配分に自由度を持たせることができる受信回路およびこれを用いた無線通信端末を提供する。【解決手段】低雑音増幅器７０として、バイアス電流の制御により選択的に動作可能な低ゲインの低雑音増幅器７１及び高ゲインの低雑音増幅器７２とを備え、低雑音増幅器７２の出力と直交復調器８０とを直列容量７３にて結合するとともに、低雑音増幅器７１の出力と直交復調器８０とを直結する。制御部６６は、受信信号のレベルが高いときに低雑音増幅器７１を動作させ、受信信号のレベルが低いときに低雑音増幅器７２を動作させるよう受信回路を制御する。低雑音増幅器７２の動作時、そのＤＣバイアス電流を直交復調器８０のＤＣバイアス電流とは独立に流し、低雑音増幅器７１の動作時、そのＤＣバイアス電流を直交復調器と共用する。【選択図】  図５
2004266356.tif 000002
【特許請求の範囲】
【請求項１】
低雑音増幅器及び直交復調器を備えた受信回路であって、
前記低雑音増幅器として、バイアス電流の制御により選択的に動作可能な低ゲインの低雑音増幅器及び高ゲインの低雑音増幅器とを備え、
前記高ゲインの低雑音増幅器の出力と前記直交復調器とを直列容量にて結合するとともに、前記低ゲインの低雑音増幅器の出力と前記直交復調器とを直結したことを特徴とする受信回路。
【請求項２】
前記高ゲインの低雑音増幅器の動作時、そのＤＣバイアス電流を前記直交復調器のＤＣバイアス電流とは独立に流し、前記低ゲインの低雑音増幅器の動作時、そのＤＣバイアス電流を前記直交復調器のＤＣバイアス電流と共用することを特徴とする請求項１記載の受信回路。
【請求項３】
前記高ゲインの低雑音増幅器と低ゲインの低雑音増幅器とはそれぞれ１対の差動接続されたトランジスタを有し、
前記低ゲインの低雑音増幅器の１対のトランジスタのエミッタ間に第１及び第２の誘導性素子が直列に接続されるとともに、この両端にそれぞれ第３及び第４の誘導性素子を介して、前記高ゲインの低雑音増幅器の１対のトランジスタのエミッタに接続されたことを特徴とする請求項１記載の受信回路。
【請求項４】
前記第１から第４の誘導性素子は、最外部の第１の端子から螺旋状にうずを小さくしていき、次いでその螺旋の隙間を縫ってうずを大きくしていき、最外部の第２の端子に戻る１個のインダクタにより構成され、インダクタの最内部とそれぞれ前記第１及び第２の端子との中間にある２つの位置から第３及び第４の端子を引き出すとともに、インダクタの最内部の位置から第５の端子を引き出し、前記第１及び第２の端子をそれぞれ前記低ゲインの低雑音増幅器の１対のトランジスタのエミッタに接続するとともに、前記第３及び第４の端子をそれぞれ前記高ゲインの低雑音増幅器の１対のトランジスタのエミッタに接続し、前記第５の端子を抵抗経由で接地したことを特徴とする請求項３記載の受信回路。
【請求項５】
前記直交復調器は、それぞれＩチャネル及びＱチャネル用に２つのギルバート・セル回路およびそれぞれのギルバート・セル回路に直流バイアスを与える電流源を有し、
第１のギルバート・セル回路は、第１の差動対のトランジスタと第２の差動対のトランジスタを有し、第１の差動対のトランジスタのエミッタは直結され選択的に前記自己の電流源及び前記低ゲインの低雑音増幅器の１対のトランジスタの一方のコレクタに接続され、第２の差動対のトランジスタのエミッタは直結され選択的に前記自己の電流源及び前記低ゲインの低雑音増幅器の１対のトランジスタの他方のコレクタに接続され、
第２のギルバート・セル回路は、第３の差動対のトランジスタと第４の差動対のトランジスタを有し、第３の差動対のトランジスタのエミッタは直結され選択的に前記自己の電流源及び前記低ゲインの低雑音増幅器の１対のトランジスタの一方のコレクタに接続され、第４の差動対のトランジスタのエミッタは直結され選択的に前記自己の電流源及び前記低ゲインの低雑音増幅器の１対のトランジスタの他方のコレクタに接続された
ことを特徴とする請求項３記載の受信回路。
【請求項６】
ＩＣチップで構成されたことを特徴とする請求項１〜４のいずれかに記載の受信回路。
【請求項７】
低雑音増幅器及び直交復調器を備えた受信回路と、
受信信号のレベルを検出する受信レベル検出手段と、
この受信レベル検出手段の出力に応じて前記受信回路の制御を行う制御手段とを備え、
前記低雑音増幅器として、バイアス電流の制御により選択的に動作可能な低ゲインの低雑音増幅器及び高ゲインの低雑音増幅器とを備え、前記高ゲインの低雑音増幅器の出力と前記直交復調器とを直列容量にて結合するとともに、前記低ゲインの低雑音増幅器の出力と前記直交復調器とを直結し、
前記制御手段は、前記受信信号のレベルが高いときに前記低雑音増幅器として低ゲインの低雑音増幅器を動作させ、前記受信信号のレベルが低いときに前記低雑音増幅器として高ゲインの低雑音増幅器を動作させるよう前記受信回路を制御することを特徴とする無線通信端末装置。
【請求項８】
前記高ゲインの低雑音増幅器の動作時、そのＤＣバイアス電流を前記直交復調器のＤＣバイアス電流とは独立に流し、前記低ゲインの低雑音増幅器の動作時、そのＤＣバイアス電流を前記直交復調器のＤＣバイアス電流と共用することを特徴とする請求項７記載の無線通信端末装置。
【請求項９】
前記高ゲインの低雑音増幅器と低ゲインの低雑音増幅器とはそれぞれ１対の差動接続されたトランジスタを有し、
前記低ゲインの低雑音増幅器の１対のトランジスタのエミッタ間に第１及び第２の誘導性素子が直列に接続されるとともに、この両端にそれぞれ第３及び第４の誘導性素子を介して、前記高ゲインの低雑音増幅器の１対のトランジスタのエミッタに接続されたことを特徴とする請求項７記載の無線通信端末装置。
【請求項１０】
前記第１から第４の誘導性素子は、最外部の第１の端子から螺旋状にうずを小さくしていき、次いでその螺旋の隙間を縫ってうずを大きくしていき、最外部の第２の端子に戻る１個のインダクタにより構成され、インダクタの最内部とそれぞれ前記第１及び第２の端子との中間にある２つの位置から第３及び第４の端子を引き出すとともに、インダクタの最内部の位置から第５の端子を引き出し、前記第１及び第２の端子をそれぞれ前記低ゲインの低雑音増幅器の１対のトランジスタのエミッタに接続するとともに、前記第３及び第４の端子をそれぞれ前記高ゲインの低雑音増幅器の１対のトランジスタのエミッタに接続し、前記第５の端子を抵抗経由で接地したことを特徴とする請求項９記載の無線通信端末装置。
【請求項１１】
前記直交復調器は、それぞれＩチャネル及びＱチャネル用に２つのギルバート・セル回路およびそれぞれのギルバート・セル回路に直流バイアスを与える電流源を有し、
第１のギルバート・セル回路は、第１の差動対のトランジスタと第２の差動対のトランジスタを有し、第１の差動対のトランジスタのエミッタは直結され選択的に前記自己の電流源及び前記低ゲインの低雑音増幅器の１対のトランジスタの一方のコレクタに接続され、第２の差動対のトランジスタのエミッタは直結され選択的に前記自己の電流源及び前記低ゲインの低雑音増幅器の１対のトランジスタの他方のコレクタに接続され、
第２のギルバート・セル回路は、第３の差動対のトランジスタと第４の差動対のトランジスタを有し、第３の差動対のトランジスタのエミッタは直結され選択的に前記自己の電流源及び前記低ゲインの低雑音増幅器の１対のトランジスタの一方のコレクタに接続され、第４の差動対のトランジスタのエミッタは直結され選択的に前記自己の電流源及び前記低ゲインの低雑音増幅器の１対のトランジスタの他方のコレクタに接続され、
前記制御手段は、前記第１および第２のギルバート・セル回路の前記電流源を、前記高ゲインの低雑音増幅器が動作するとき能動化され、前記低ゲインの低雑音増幅器が動作するとき不能化する
ことを特徴とする請求項９記載の無線通信端末装置。
【請求項１２】
ＩＣチップで構成されたことを特徴とする請求項７〜１０のいずれかに記載の無線通信端末装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信端末装置及びその受信回路、特に（但し限定する意味でなく）デジタル無線通信端末用受信系ＲＦチップに関する。
【０００２】
【従来の技術】
図１に、従来のダイレクトコンバージョン受信機（ＤＣＲ：  Ｄｉｒｅｃｔ  Ｃｏｎｖｅｒｓｉｏｎ  Ｒｅｃｅｉｖｅｒ）を含む無線通信端末の本発明関連部分の構成を示す。この構成において、特に、第３世代携帯電話（３Ｇ）に代表される符号分割多元接続方式（ＣＤＭＡ：Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）を用いた通信システムでは、それぞれ異なる周波数を持つ受信（ＲＸ）信号と送信（ＴＸ）信号が同時に入出力されるため、自局のＴＸ信号がＲＸ側に漏洩し、様々な形で受信特性を劣化させる。この問題を解決するために、デュープレクサ（ＤＵＰ）１２の送信回路１３から受信回路（ＲＸ  Ｃｈｉｐ）１４へのアイソレーション特性の改善が必要となる上に、低雑音増幅器（ＬＮＡ：  Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）と直交復調器（Ｑｕａｄ＿Ｍｉｘｅｒ）間に帯域通過フィルタ（ＢＰＦ：  Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）１５を挿入してＴＸ帯域の信号レベルを抑圧する必要がある。
【０００３】
一方、希望受信信号レベルが高いときには、上記のＴＸ漏洩による妨害は無視できるが、逆に希望信号による回路的な飽和が問題となるため、希望受信信号レベルが高いときのみＬＮＡのゲインを下げるか、あるいはＬＮＡをスルーさせることにより、直交復調器以降の回路に入力される信号レベルを下げる必要がある。
【０００４】
【発明が解決しようとする課題】
上記のようなＤＣＲシステムでは、ＴＸ信号が漏洩して直交復調器以降に入力されることを防ぐために、上記のようなＢＰＦ１５を挿入しなければならない。通常、受信回路１４はＩＣ（集積回路）チップで構成される。これに対し、ＢＰＦにはＳＡＷフィルタが使用されるので、ＢＰＦ１５がチップの外付け部品となり、ＤＣＲが実現しようとする省スペース、部品削減の要請に相反する。ＤＣＲの優位性を生かすには、このＢＰＦを使用すること無く、ＴＸの漏洩信号による受信特性劣化を回避しなければならない。
【０００５】
より具体的には、図２（ａ）に示すように、ＴＸの信号が漏洩し、ＬＮＡ、直交復調器に入力されると、図２（ｂ）に示すようにＣＤＭＡ変調信号の２次歪が直接バースバンド帯域に重なる。これは希望信号にとっては雑音となるため、Ｃ／Ｎの劣化につながる。なお、図２（ｃ）の式において、ｆ（ｔ）は自局ＴＸ変調信号、ｓｉｎωＴＸはＴＸ搬送波、ａ０はＤＣオフセット、ａ１はＬＮＡゲイン、ａ２．．．ａｎはそれぞれｎ次高調波歪みの係数、ｇ（ｔ）はＬＮＡの出力信号を表している。
【０００６】
希望信号入力が高い場合に、図３に示されるようなゲイン制御付き差動ＬＮＡ回路でＬＮＡのゲイン切り換えを行うことも考えられる。この場合、後段へ入力される信号レベルは低減されるが、ＬＮＡ自身の強入力耐性（ＩＩＰ３（３  ｏｒｄｅｒ  Ｉｎｐｕｔ  Ｉｎｔｅｒｃｅｐｔ  Ｐｏｉｎｔ）等）は改善されないという問題がある。
【０００７】
図４に示すような入出力スルー型ＬＮＡゲイン切り換え回路によれば、希望信号入力の強度に応じてスイッチＳＷ１〜ＳＷ４を切り換えることにより、希望信号入力が高い場合にＬＮＡの入出力をスルーすることができる。しかし、この回路方式では、入力を減衰させるのみであるため、高ゲインとゲイン配分の自由度がないという問題がある。すなわち、スイッチＳＷ３とＳＷ４をｏｎにした通過パスはスイッチの挿入損失とマッチング回路の不整合損失とを含むとともに、この構成には能動回路がないので正のゲインを持たせることができない。
【０００８】
本発明はこのような背景においてなされたものであり、その目的は、良好な受信特性、及び低雑音増幅器の強入力耐性を有するとともに、ＬＮＡのゲイン配分に自由度を持たせることができる受信回路およびこれを用いた無線通信端末を提供することにある。
【０００９】
【課題を解決するための手段】
低雑音増幅器及び直交復調器を備えた受信回路であって、前記低雑音増幅器として、バイアス電流の制御により選択的に動作可能な低ゲインの低雑音増幅器及び高ゲインの低雑音増幅器とを備え、前記高ゲインの低雑音増幅器の出力と前記直交復調器とを直列容量にて結合するとともに、前記低ゲインの低雑音増幅器の出力と前記直交復調器とを直結したことを特徴とする。
【００１０】
高ゲインの低雑音増幅器が動作するよう選択されているとき、高ゲインの低雑音増幅器の出力と直交復調器とが直列容量にて結合されるので、低雑音増幅器で発生した２次歪成分が直交復調器に入力されないよう除去される。
【００１１】
この受信回路において、前記高ゲインの低雑音増幅器の動作時、そのＤＣバイアス電流を前記直交復調器のＤＣバイアス電流とは独立に流し、前記低ゲインの低雑音増幅器の動作時、そのＤＣバイアス電流を前記直交復調器のＤＣバイアス電流と共用されることが好ましい。これにより、低ゲインの低雑音増幅器が動作するよう選択されているとき、受信回路による消費電流が低減される。
【００１２】
前記受信回路において、前記高ゲインの低雑音増幅器と低ゲインの低雑音増幅器とはそれぞれ１対の差動接続されたトランジスタを有し、前記低ゲインの低雑音増幅器の１対のトランジスタのエミッタ間に第１及び第２の誘導性素子が直列に接続されるとともに、この両端にそれぞれ第３及び第４の誘導性素子を介して、前記高ゲインの低雑音増幅器の１対のトランジスタのエミッタに接続される構成とすることができる。これにより、ゲインの異なる一方の低雑音増幅器の差動誘導性素子を他方の低雑音増幅器の一部の誘導性素子として共用することができる。
【００１３】
前記第１から第４の誘導性素子は、最外部の第１の端子から螺旋状にうずを小さくしていき、次いでその螺旋の隙間を縫ってうずを大きくしていき、最外部の第２の端子に戻る１個のインダクタにより構成され、インダクタの最内部とそれぞれ前記第１及び第２の端子との中間にある２つの位置から第３及び第４の端子を引き出すとともに、インダクタの最内部の位置から第５の端子を引き出し、前記第１及び第２の端子をそれぞれ前記低ゲインの低雑音増幅器の１対のトランジスタのエミッタに接続するとともに、前記第３及び第４の端子をそれぞれ前記高ゲインの低雑音増幅器の１対のトランジスタのエミッタに接続し、前記第５の端子を抵抗経由で接地した構成とすることができる。これにより、受信回路をＩＣチップとして構成したときの第１〜第４の誘導性素子の占有面積が低減される。
【００１４】
本発明による無線通信端末装置は、低雑音増幅器及び直交復調器を備えた受信回路と、受信信号のレベルを検出する受信レベル検出手段と、この受信レベル検出手段の出力に応じて前記受信回路の制御を行う制御手段とを備え、前記低雑音増幅器として、バイアス電流の制御により選択的に動作可能な低ゲインの低雑音増幅器及び高ゲインの低雑音増幅器とを備え、前記高ゲインの低雑音増幅器の出力と前記直交復調器とを直列容量にて結合するとともに、前記低ゲインの低雑音増幅器の出力と前記直交復調器とを直結し、前記制御手段は、前記受信信号のレベルが高いときに前記低雑音増幅器として低ゲインの低雑音増幅器を動作させ、前記受信信号のレベルが低いときに前記低雑音増幅器として高ゲインの低雑音増幅器を動作させるよう前記受信回路を制御することを特徴とする。
【００１５】
この構成により、基地局に近い状態にあるとき、すなわち受信信号レベルが規定レベルより高いとき、ＬＮＡを低ゲインに設定することにより、低消費電力化が実現する。ＬＮＡを低ゲインに切り換える受信信号規定レベルを、端末の平均受信電力以下に設定すれば、端末の平均的な消費電力の低減につながる。また、無線通信端末が基地局から遠い状態にあるとき、すなわち受信信号レベルが規定レベルより低いとき、ＬＮＡを高ゲインに設定し、このときＬＮＡと直交復調器とを直流容量で結合することにより、ＬＮＡで発生する２次歪成分が直交復調器に入力されないよう除去できる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１７】
図５に、符号分割多元接続方式（ＣＤＭＡ：Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）を用いた無線通信システムに適したダイレクトコンバージョン受信機（ＤＣＲ）を内蔵したデジタル無線通信端末の本発明関連部分の構成例を示す。
【００１８】
この無線通信端末は、送信回路６３、受信回路６４、アンテナ６１、このアンテナを送受信に共用するためのデュプレクサ６２、受信信号レベルを検出する信号レベル検出部６７、この信号レベル検出部６７の出力に基づいて受信回路６４の動作を制御する制御部６６を有する。
【００１９】
受信回路６４は、ＩＣチップで構成され、ゲインの異なる２つのＬＮＡ７１，７２、ＬＮＡ７２の出力に直列に接続されるキャパシタ７３、ＬＮＡ７０，７２の出力を復調する直交復調器８０、局部発信器７７、ベースバンドフィルタ（ＢＢＦ）８１，８４、ＤＣオフセット補償回路８２，８３、増幅器８５，８６を有する。直交復調器８０は、それぞれＩチャネル及びＱチャネル用のミキサ７４，７５、及び局部発信器７７の発信信号を受けて所定の位相差の信号をミキサ７４，７５に供給する位相器７６を有する。
【００２０】
図６（ａ）及び図６（ｂ）に、それぞれ、従来と本実施の形態のダイレクトコンバージョン受信機の概略構成を抜粋して示す。図６（ａ）の従来構成ではＬＮＡ５１と直交復調器（ミキサ５３，５４を含む）とをオフチップＢＰＦで接続しているが、図６（ｂ）の本実施の形態では、オフチップＢＰＦを不要とし、ＬＮＡ（ＬＮＡ７１，７２を含む）と直交復調器８０（ミキサ７４，７５を含む）とをＩＣチップ内部で直結している（但し、直交復調器８０とＬＮＡ７２の間は直列容量であるキャパシタ７３ａ，７３ｂを介挿している。）また、受信回路１４内部の回路は差動（ｄｉｆｆｅｒｅｎｔｉａｌ）構成が好ましいため、ＬＮＡ７１，７２もシングル（ｓｉｎｇｌｅ）構成から差動構成に変更している。
【００２１】
図７に、低雑音増幅器（ＬＮＡ）７０及び直交復調器８０の具体的な回路構成の例を制御部６６のブロックとともに示す。制御部６６は、ＬＮＡ７０及び直交復調器８０のＤＣバイアス生成及び制御を行う回路ブロックである。
【００２２】
ＬＮＡ７０は、選択的に動作するよう制御される２つの差動増幅器７１，７２からなる。第１の差動増幅器７１は、トランジスタＱ１，Ｑ２、インダクタ（誘導性素子）Ｌ１，Ｌ２，Ｌ３，Ｌ４、キャパシタＣ４，Ｃ６、抵抗Ｒ６，Ｒ８からなる。トランジスタＱ１，Ｑ２のコレクタは直交復調器８０に直結されている。第２の差動増幅器７２は、トランジスタＱ４，Ｑ３、インダクタンスＬ２，Ｌ３、キャパシタＣ３，Ｃ５、抵抗Ｒ４，Ｒ７からなる。トランジスタＱ４，Ｑ３のコレクタは、それぞれインダクタＬ５，Ｌ６を介して電源電圧Ｖｃｃに接続されるとともに、キャパシタＣ１，Ｃ２（図６の７３ａ，７３ｂに対応）を介して直交復調器８０に接続される。トランジスタＱ１，Ｑ４の各ベースには、端子Ｐ１からそれぞれキャパシタＣ４，Ｃ３を介して受信信号ＲＦＩＮ＋が印加される。トランジスタＱ２，Ｑ３の各ベースには、端子Ｐ２からそれぞれキャパシタＣ６，Ｃ５を介して受信信号ＲＦＩＮ−が印加される。インダクタＬ２，Ｌ３は両差動増幅器７１，７２に共用され、その接合点は抵抗Ｒ５経由で接地される。トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４の各ベースは、また、それぞれ抵抗Ｒ６，Ｒ８，Ｒ７，Ｒ４を介してバイアス端子Ｐ４，Ｐ５，Ｐ６，Ｐ３に接続される。端子Ｐ３，Ｐ６は制御部６６の端子Ｂ３に接続され、端子Ｐ４，Ｐ５は制御部６６の端子Ｂ４に接続される。
【００２３】
直交復調器８０は、それぞれＩチャネル及びＱチャネル用に２つのギルバート・セル（Ｇｉｌｂｅｒｔ  Ｃｅｌｌ）８０１，８０２を有する。直交復調器８０は、図の左右でＩチャネルとＱチャネルの部分に分かれる。
【００２４】
ギルバート・セル８０１は、第１の差動対のトランジスタＱ１１，Ｑ１２と第２の差動対のトランジスタＱ１０，Ｑ９を有する。第１の差動対のトランジスタＱ１１，Ｑ１２のエミッタは直結され、電流源を構成するトランジスタＱ１３のコレクタ及び前記ＬＮＡ７０のトランジスタＱ１のコレクタに接続される。第２の差動対のトランジスタＱ１０，Ｑ９のエミッタは直結され、電流源を構成するトランジスタＱ１４のコレクタ及び前記ＬＮＡ７０のトランジスタＱ２のコレクタに接続される。第１の差動対のトランジスタＱ１１，Ｑ１２のベースは抵抗Ｒ１３を介して端子Ｐ１１に接続され、この端子Ｐ１１は制御部６６の端子Ｂ１に接続される。第２の差動対のトランジスタＱ１０，Ｑ９のベースは抵抗Ｒ１２を介して端子Ｐ１１に接続される。トランジスタＱ１０，Ｑ１１のベースはキャパシタＣ８を介して端子Ｐ７に接続され、トランジスタＱ９，Ｑ１２のベースはキャパシタＣ７を介して端子Ｐ８に接続される。端子Ｐ７，Ｐ８にはＩチャンネルの局部発振信号（Ｉｃｈ  Ｌｏｃａｌ  ＩＮ）が入力される。さらにトランジスタＱ１０，Ｑ１２のコレクタは、並列接続された抵抗Ｒ１及びキャパシタＣ１４を介して電源電圧Ｖｃｃに接続される。トランジスタＱ９，Ｑ１１のコレクタは、並列接続された抵抗Ｒ２及びキャパシタＣ１３を介して電源電圧Ｖｃｃに接続される。トランジスタＱ１０，Ｑ１２のコレクタは端子Ｐ１３に接続され、ここからＩＯＵＴ＋信号が出力される。トランジスタＱ９，Ｑ１１のコレクタは端子Ｐ１４に接続され、ここからＩＯＵＴ−信号が出力される。
【００２５】
同様に、ギルバート・セル８０２は、第３の差動対のトランジスタＱ７，Ｑ８と第４の差動対のトランジスタＱ６，Ｑ５を有する。第３の差動対のトランジスタＱ７，Ｑ８のエミッタは直結され、電流源を構成するトランジスタＱ１５のコレクタ及び前記ＬＮＡ７０のトランジスタＱ１のコレクタに接続される。第４の差動対のトランジスタＱ６，Ｑ５のエミッタは直結され、電流源を構成するトランジスタＱ１６のコレクタ及び前記ＬＮＡ７０のトランジスタＱ２のコレクタに接続される。第３の差動対のトランジスタＱ７，Ｑ８のベースは抵抗Ｒ１３を介して端子Ｐ１１に接続され、この端子Ｐ１１は制御部６６の端子Ｂ１に接続される。第４の差動対のトランジスタＱ６，Ｑ５のベースは抵抗Ｒ１１を介して端子Ｐ１２に接続される。トランジスタＱ６，Ｑ７のベースはキャパシタＣ９を介して端子Ｐ１０に接続され、トランジスタＱ５，Ｑ８のベースはキャパシタＣ１０を介して端子Ｐ９に接続される。端子Ｐ１０，Ｐ９にはＱチャンネルの局部発振信号（Ｑｃｈ  Ｌｏｃａｌ  ＩＮ）が入力される。さらにトランジスタＱ６，Ｑ８のコレクタは、並列接続された抵抗Ｒ９及びキャパシタＣ１１を介して電源電圧Ｖｃｃに接続される。トランジスタＱ５，Ｑ７のコレクタは、並列接続された抵抗Ｒ３及びキャパシタＣ１２を介して電源電圧Ｖｃｃに接続される。トランジスタＱ６，Ｑ８のコレクタは端子Ｐ１５に接続され、ここからＱＯＵＴ＋信号が出力される。トランジスタＱ５，Ｑ７のコレクタは端子Ｐ１６に接続され、ここからＱＯＵＴ−信号が出力される。
【００２６】
それぞれ電流源を構成するトランジスタＱ１３，Ｑ１４，Ｑ１５、Ｑ１６は、制御部６６内の回路と共にカレントミラー回路を構成し、各トランジスタのベースに接続された端子Ｐ１３は制御部６６の端子Ｂ２に接続される。
【００２７】
次に、図７の回路の動作を説明する。
【００２８】
［１］希望受信信号のレベルが低い場合
信号レベル検出部６７（図５）はベースバンド（ＢＢ）で信号レベル測定を行っている。この信号レベル検出部６７からの出力に応じて、制御部６６は、信号レベルが低い場合、ゲインを高くするような制御信号をＬＮＡ７０に対して出力する。すなわち、制御部６６内部の端子Ｂ３に接続されたカレントミラー用の基準電流源回路（図示せず）がｏｎするとともに、端子Ｂ４に接続されたカレントミラー用基準電流源回路（図示せず）はｏｆｆとなる。その結果、制御部６６内部のカレントミラー基準電流源回路と端子Ｂ３から端子Ｐ３，Ｐ６を介したトランジスタＱ３，Ｑ４とでカレントミラー回路が構成され、ＬＮＡ７２に所望のバイアス電流ＩＨが流れる。この電流は、Ｖｃｃから、インダクタＬ５，Ｌ６を介して供給される。（図７の直流電流表示は、差動の片方のｃｈのみの表示。）トランジスタＱ３，Ｑ４は同時にＬＮＡの増幅素子として動作し、端子Ｐ１，Ｐ２に入力されるＲＦ信号電圧を電流に変換して増幅する。
【００２９】
同じく信号レベルが低い場合、端子Ｂ４に接続された、制御部６６内部のカレントミラー用基準電流源回路（図示せず）はｏｆｆになっているため、端子Ｐ４，Ｐ５を介して接続されるトランジスタＱ１，Ｑ２には電流が流れず、これらのトランジスタで形成されるＬＮＡ回路７１は動作しない。また、同時に、端子Ｂ２に接続された制御部６６内部のカレントミラー用基準電流源回路（図示せず）がｏｎし、この回路が端子Ｐｌ３を介してトランジスタＱ１３〜Ｑ１６の各トランジスタにそれぞれ接続されることにより形成されるカレントミラー回路が動作し、Ｑ１３〜Ｑｌ６の４つのトランジスタは同一構成の定電流源として動作する。一方、端子Ｂ１からは温度補償された一定の電圧が端子Ｐ１１及びＰ１２を介して供給されるため、トランジスタＱ５〜Ｑ１２で形成される２つのギルバート・セル回路には、それぞれ２Ｉ０のバイアス電流が流れる。
【００３０】
この状態のとき、トランジスタＱ３，Ｑ４で形成されるＬＮＡ７２は高ゲインでなければ成らない。従って、トランジスタＱ３及びＱ４のエミッタにそれぞれ直列接続される電圧負帰還用インダクタ（Ｄｅｇｅｎｅｒａｔｉｏｎ  Ｉｎｄｕｃｔｏｒ）Ｌ２，Ｌ３は、ＬＮＡが良好な３次歪特性を保ちつつ高いゲインを得られるような値に設定される。また、インダクタＬ５とＬ６はＡＣ的には負荷となり、トランジスタＱ４，Ｑ５のコレクタ側の容量Ｃｃｓと直交復調器の入力容量とで形成される並列容量とで共振回路を形成する。この共振回路の共振周波数がＲＸ受信周波数と一致するようにインダクタＬ５とＬ６の値が決められている。
【００３１】
また、この状態のとき、通常、端末が基地局から遠い位置にあるため、上りチャンネル情報が充分に伝達する様に自局の送信電力は高く設定されている。つまり、図２で示す希望ＲＸ信号が低く、自局ＴＸ信号が高い状態にあるため、ＴＸの２次歪成分のＢＢ帯域への折り返し雑音と希望信号によるＢＢ信号成分との比（ａ２ｆ２（ｔ）とｂ１ｈ（ｔ）の電力比）が小さくなることが予想される。図８によりＬＮＡ（特にＱ３，Ｑ４を含むＬＮＡ７２）で発生する２次歪電流について説明する。ここで、自局ＴＸ信号の２次歪成分は、ＴＸのＢＢ信号の二乗関数で表される。すなわち、Ｖｉｎ／２＝ｆ（ｔ）ｓｉｎωＴＸならば、２次歪成分ＩＩＭ２は次のようになる。
ＩＩＭ２＝ｇｍ２ｆ２（ｔ）
【００３２】
ここで、ｇｍ２は上記ａ２と等価である。ｆ（ｔ）はベースバンド信号であり、ＲＦ信号に比べて周波数が十分低いため、図８のキャパシタＣ１，Ｃ２によりカットできる。これによって、ＴＸの２次歪雑音が受信ＢＢ信号に重なる量を低減する。一方、希望ＲＸ信号はＲＦ帯域の信号なので、トランジスタＱ３，Ｑ４で増幅されたＲＸ信号は、キャパシタＣ１，Ｃ２を介して次段の直交復調回路８０へ供給される。
【００３３】
なお、この動作状態で、ＬＮＡ７０及び直交復調器８０に流れるＤＣバイアス電流はそれぞれ、２ＩＨ及び４Ｉ０であり、合計電流は２ＩＨ＋４Ｉ０である。
【００３４】
［２］希望受信信号レベルが一定以上の高いレベルにある場合
信号レベルがある規定値以上に高い場合、信号レベル検出部６７からの出力に応じて、制御部６６はＬＮＡ７０のゲインを低くするような制御信号をＬＮＡ７０へ出力する。すなわち、制御部６６は、端子Ｂ４に接続された内部のカレントミラー用の基準電流源回路がｏｎする一方、端子Ｂ３に接続されたカレントミラー用基準電流源回路はｏｆｆとなる。その結果、制御部６６内部のカレントミラー基準電流源回路とＢ４端子から端子Ｐ４，Ｐ５を介したトランジスタＱ１，Ｑ２とで形成される回路でカレントミラー回路が構成され、後述するような所望のバイアス電流が流れる。一方、このとき、直交復調器８０では、端子Ｂ２に接続された内部のカレントミラー用の基準電流源回路がｏｆｆし、端子Ｐ１３を介してトランジスタＱ１３〜Ｑ１６にそれぞれ接続されることにより形成されるカレントミラー回路は動作しないため、これら４つのトランジスタＱ１３からＱ１６はｏｆｆの状態となり、ＤＣ電流は流れない。しかし、動作状態にあるＬＮＡ７１のトランジスタＱ１，Ｑ２のコレクタは、トランジスタＱ５〜Ｑ１２で構成される２つのギルバート・セル８０１，８０２にそれぞれキャパシタＣ１，Ｃ２の容量を介すことなくＤＣ的に接続されているため、これらのギルバート・セル回路には、ＬＮＡ７１用のトランジスタＱ１，Ｑ２を定電流源としたＤＣバイアス電流が流れる。制御部６６内の基準電流源回路とトランジスタＱ１，Ｑ２で構成されるカレントミラー回路を、トランジスタＱ１，Ｑ２にそれぞれ２Ｉ０ずつ電流が流れるように設定しておけば、ギルバート・セル回路に必要なバイアス電流を流すことが出来る。
【００３５】
また、トランジスタＱ１及びＱ２は、それぞれ２Ｉ０のＤＣバイアス電流で駆動される差動ＬＮＡとしても動作し、端子Ｐ１，Ｐ２に入力されるＲＦ信号電圧を電流に変換して増幅する。このとき、キャパシタＣ１とＣ２を介してトランジスタＱ１，Ｑ２のコレクタ間に挿入されるインダクタＬ５とＬ６はＡＣ的には、トランジスタＱ３，Ｑ４が高ゲインＬＮＡ７２として動作しているときと同様に負荷となり、コレクタ側の容量Ｃｃｓと直交復調器８０の入力容量とで形成される並列容量とで共振回路を形成する。前述のように、この共振回路の共振周波数がＲＸ受信周波数と一致するようにインダクタＬ５とＬ６の値が決められている。この状態のとき、ＬＮＡ７０のゲインは、無線通信端末が基地局に最も近づき希望ＲＸ信号レベルが最大の状態においても、ＬＮＡ及び後段の回路が飽和状態に陥らない程度に絞る（低ゲインに設定）必要がある。そのために、トランジスタＱ１，Ｑ２のエミッタにそれぞれ接続されるインダクタは高ゲイン時より大きなインダクタンスが必要となる。そこで、インダクタＬ１，Ｌ４を高ゲイン時のインダクタＬ２，Ｌ３にそれぞれ直列接続することにより、この要請を満たしている。
【００３６】
この状態のとき、端子Ｂ３に接続された制御部６６内部のカレントミラー基準電流源回路はｏｆｆになっているため、トランジスタＱ３，Ｑ４には電流が流れず、これらのトランジスタで形成されるＬＮＡ回路７２は動作しない。
【００３７】
また、この状態のときは、端末が基地局から比較的近い位置にあるため、送信電力を上げなくても上りチャンネル情報の伝達が可能である。つまり、図２（ｂ）で示す希望ＲＸ信号が高く、自局ＴＸ信号が低い状態にあるため、ＴＸの２次歪成分のＢＢ帯域への折り返し雑音と希望信号によるＢＢ信号成分との比（ａ２ｆ２（ｔ）とｂ１ｈ（ｔ）の電力比）が大きくなる。従って、トランジスタＱ１，Ｑ２を含む低ゲイン用ＬＮＡ７１では高ゲインＬＮＡ７２の様に容量結合によりＬＮＡで発生する２次歪信号を除去する必要はなく、低ゲイン用ＬＮＡ７１を直流的に直交復調器８０に直結できる。
【００３８】
この動作状態で、ＬＮＡ７０及び直交復調器８０に流れるＤＣバイアス電流はそれぞれ、４Ｉ０及び４Ｉ０であり、ＬＮＡ７１のトランジスタＱ１，Ｑ２のコレクタと直交変調器８０を構成する２つのギルバート・セル８０１，８０２の８つのトランジスタのエミッタ側はＤＣ的に直結されているので、合計電流は４Ｉ０である。これは、高ゲイン時の設定よりＩＨ分だけ少なく、消費電流の節約を可能にしていることが分かる。
【００３９】
なお、インダクタＬ１〜Ｌ４は、図９に示すような、１個のインダクタ（コイル）で構成することが出来る。（図９においてハッチングを施したラインはラインの交差による接続関係を明確化するためのものであり、それ以上の意味はない。）このインダクタは、端子Ｐ９１から螺旋状にうずを小さくしていき、次いでその螺旋の隙間を縫ってうずを大きくしていき、最終的に端子Ｐ９１に隣接する位置の端子Ｐ９２に戻る。この経路は一筆書きができる１個の螺旋状の導電路により形成される。このような経路の所定の位置からタップ端子を引き出す。具体的には最内部中央の位置ｎ５からタップ端子Ｐ９５を引き出し、位置ｎ５と最外の端子Ｐ９１，９５との中間の位置（ここでは中心から１つ外周の経路の対称な位置ｎ３，ｎ４）からそれぞれタップ端子Ｐ９３，Ｐ９４を引き出している。端子Ｐ９１からｎ３までがインダクタＬ１、ｎ３からｎ５までがインダクタＬ２、ｎ５からｎ４までがインダクタＬ３、ｎ４から端子Ｐ９２までがインダクタＬ４として機能する。すなわち、図９の端子Ｐ９１及びＰ９２を図７のトランジスタＱ１及びＱ２のエミッタに、また、図９の端子Ｐ９３及びＰ９４を図７のトランジスタＱ３及びＱ４のエミッタに、図９のＰ９５を図７の抵抗Ｒ５のホット側に、それぞれ接続すれば、見かけ上１本のインダクタ構成で４つのインダクタＬ１〜Ｌ４を実現することができる。これによりインダクタの占有面積が低減されるとともに、左右対称のコイル形状の対称位置からのタッピングにより、対となるインダクタの値（インダクタンス）を容易に整合させることができる。
【００４０】
以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更が可能である。
【００４１】
【発明の効果】
本発明の受信回路によれば、低雑音増幅器を低ゲインに設定した場合には、低雑音増幅器（ＬＮＡ）と直交復調器のバイアス電流が共用化されるので、低消費電力化が実現する。また、低雑音増幅器として、高ゲインと低ゲインの低雑音増幅器の２つの低雑音増幅器の一方を選択的に動作させるようにしたので、従来のゲイン制御付き差動ＬＮＡ回路や入出力スルー型ＬＮＡゲイン切り換え回路の問題を解消することができる。
【００４２】
本発明の受信回路を採用した本発明の無線通信端末では、基地局に近い状態にあるとき、すなわち受信信号レベルが規定レベルより高いとき、ＬＮＡを低ゲインに設定することにより、低消費電力化が実現する。ＬＮＡを低ゲインに切り換える受信信号規定レベルを、端末の平均受信電力以下に設定すれば、端末の平均的な消費電力の低減につながる。また、無線通信端末が基地局から遠い状態にあるとき、すなわち受信信号レベルが規定レベルより低いとき、ＬＮＡを高ゲインに設定し、このときＬＮＡと直交復調器とを直流容量で結合することにより、ＬＮＡで発生する２次歪成分が直交復調器に入力されないよう除去できる。よって、良好な受信特性が得られる。
【００４３】
本発明の受信回路はＬＮＡと直交復調器を少なくともＡＣ直結（低ゲイン時はＤＣ直結）することが出来るので、ＩＣチップ内に全ての回路を取り込むことが出来、ＤＣＲの利点を生かせる。
【００４４】
受信回路のゲインの異なる２つのＬＮＡの第１〜第４の誘導性素子を１個の対称型インダクタで構成することにより、チップ上の誘導性素子の占有面積が節約できる。結果として、ダイサイズが小さくなりチップ単価が安くなる。
【図面の簡単な説明】
【図１】従来のダイレクトコンバージョン受信機（ＤＣＲ）を含む無線通信端末の本発明関連部分の構成を示すブロック図である。
【図２】従来のダイレクトコンバージョン受信機の２次ひずみにより受信特性劣化を説明するための図である。
【図３】ゲイン制御付き差動ＬＮＡ回路の例を示す回路図である。
【図４】入出力スルー型ＬＮＡゲイン切り換え回路の例を示す回路図である。
【図５】本発明の実施の形態に係るダイレクトコンバージョン受信機（ＤＣＲ）を内蔵したデジタル無線通信端末の本発明関連部分の構成例を示すブロック図である。
【図６】それぞれ、従来と本実施の形態のダイレクトコンバージョン受信機の概略構成を抜粋して示した図である。
【図７】低雑音増幅器（ＬＮＡ）及び直交復調器の具体的な回路構成の例を制御部のブロックとともに示した回路図である。
【図８】図７の回路におけるＬＮＡ（特にＬＮＡ７２）で発生する２次歪電流についての説明図である。
【図９】図７に示したインダクタＬ１〜Ｌ４を１個のインダクタ（コイル）で構成した例を示す図である。
【符号の説明】
１５…帯域通過フィルタ（ＢＰＦ）、６１…アンテナ、６２…デュプレクサ（ＤＵＰ）、６３…送信（ＴＸ）回路、６４…受信（ＲＸ）回路（ＩＣチップ）、６６…制御部、６７…信号レベル検出部、７０，７１，７２…低雑音増幅器（ＬＮＡ）、７４，７５…ミキサ、７６…位相器、７７…局部発振器、８１，８４…ベースバンドフィルタ（ＢＢＦ）、８２，８３…ＤＣオフセット補償回路、８５，８６…増幅器、８０１，８０２…ギルバート・セル回路
【図１】
2004266356.tif 000003
【図２】
2004266356.tif 000004
【図３】
2004266356.tif 000005
【図４】
2004266356.tif 000006
【図５】
2004266356.tif 000007
【図６】
2004266356.tif 000008
【図７】
2004266356.tif 000009
【図８】
2004266356.tif 000010
【図９】
2004266356.tif 000011