(57)【要約】【課題】複数の電荷検出回路を設けた構成にすると、各電荷検出回路の特性バラツキによって信号電圧に出力誤差が生じ、スジ状ノイズの発生要因となる。【解決手段】撮像装置の構成として、電荷転送部による信号電荷の転送を行わずに、水平走査回路により複数の電荷検出回路から順に読み出しかつ出力アンプ６から出力された信号電圧をサンプリングするＳ／Ｈ回路９と、Ｓ／Ｈ回路９でサンプリングされた信号電圧をメモリ電圧（Ｖｍ１〜Ｖｍ４）として順に記憶するメモリ１０と、光電変換部から電荷転送部に読み出した信号電荷の転送を行って、水平走査回路により複数の電荷検出回路から順に読み出しかつ出力アンプ６から出力された信号電圧と、メモリ１０に記憶されたメモリ信号とを用いて、所定の信号処理を行う信号処理回路８とを備える。【選択図】        図３
2004266363.tif 000002
【特許請求の範囲】
【請求項１】
受光した光を光電変換する光電変換部と、
前記光電変換部から読み出した信号電荷を転送する電荷転送部と、
前記電荷転送部からの信号電荷を電圧変換する複数の電荷検出手段と、
前記複数の電荷検出手段で電圧変換された信号を順次読み出す走査手段と、
前記走査手段によって読み出された信号を出力する出力手段と、
前記電荷転送部による信号電荷の転送を行わずに、前記走査手段により前記複数の電荷検出手段から順に読み出しかつ前記出力手段から出力された信号を記憶する記憶手段と、
前記光電変換部から前記電荷転送部に読み出した信号電荷の転送を行って、前記走査手段により前記複数の電荷検出手段から順に読み出しかつ前記出力手段から出力された信号と、前記記憶手段に記憶された信号とを用いて、所定の信号処理を行う信号処理手段と
を備えることを特徴とする撮像装置。
【請求項２】
前記光電変換部、前記電荷転送部、前記電荷検出手段、前記走査手段、前記記憶手段及び前記信号処理手段を同一の半導体チップ上に形成した
ことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記光電変換部、前記電荷転送部、前記電荷検出手段及び前記走査手段を同一の半導体チップ上に形成するとともに、前記記憶手段及び前記信号処理手段を前記半導体チップの外部に形成した
ことを特徴とする請求項１記載の撮像装置。
【請求項４】
前記電荷転送部はＣＣＤ構造を含む
ことを特徴とする請求項１記載の撮像装置。
【請求項５】
前記信号処理手段は、前記所定の信号処理として、前記走査手段により前記複数の電荷検出手段から順に読み出しかつ前記出力手段から出力された信号と、前記記憶手段に記憶された信号とを用いた演算処理を行う
ことを特徴とする請求項１記載の撮像装置。
【請求項６】
前記信号処理手段は、前記演算処理によって信号の差分値を求め、この差分値を補正信号として出力する
ことを特徴とする請求項５記載の撮像装置。
【請求項７】
受光した光を光電変換する光電変換部と、前記光電変換部から読み出した信号電荷を転送する電荷転送部と、前記電荷転送部からの信号電荷を電圧変換する複数の電荷検出手段と、前記複数の電荷検出手段で電圧変換された信号を順次読み出す走査手段と、前記走査手段によって読み出された信号を出力する出力手段とを備える撮像装置の駆動方法であって、
前記電荷転送部による信号電荷の転送を行わずに、前記走査手段により前記複数の電荷検出手段から順に読み出しかつ前記出力手段から出力された信号を記憶する記憶工程と、
前記光電変換部から前記電荷転送部に読み出した信号電荷の転送を行って、前記走査手段により前記複数の電荷検出手段から順に読み出しかつ前記出力手段から出力された信号と、前記記憶工程で記憶された信号とを用いて、所定の信号処理を行う信号処理工程と
を含むことを特徴とする撮像装置の駆動方法。
【請求項８】
前記電荷転送部による信号電荷の転送は、ＣＣＤによる電荷転送である
ことを特徴とする請求項７記載の撮像装置の駆動方法。
【請求項９】
前記信号処理工程では、前記所定の信号処理として演算処理を行う
ことを特徴とする請求項７記載の撮像装置の駆動方法。
【請求項１０】
前記信号処理工程では、前記演算処理によって信号の差分値を求め、この差分値を補正信号として出力する
ことを特徴とする請求項９記載の撮像装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光電変換部と電荷転送部とを有する撮像装置及び撮像装置の駆動方法に関する。
【０００２】
【従来の技術】
撮像装置としては、行列状に二次元配置された複数の光電変換部から読み出した信号電荷を電荷転送部で垂直方向に転送し、さらにその信号電荷を水平方向に転送した後、各々の信号電荷を共通の電荷検出手段で電圧変換して出力するものが広く知られている。
【０００３】
また近年においては、撮像装置の高速駆動等を実現し得るものとして、垂直方向に転送された信号電荷を電圧変換する複数の電荷検出手段を備えた撮像装置が提案されている（例えば、特許文献１）。この撮像装置においては、垂直ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）で垂直方向に転送した信号電荷を電荷検出手段で電圧変換し、これによって電荷検出手段が生成した信号電圧を走査手段で順次走査して読み出すとともに、この読み出した信号電圧を出力アンプで増幅して出力するものとなっている。
【０００４】
【特許文献１】
特開２００２−１３５６５６号公報（請求項１、第１図）
【０００５】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に記載された撮像装置では、複数の電荷検出手段を設けたことにより、各々の電荷検出手段の特性バラツキ（特にゲインのバラツキ）によって信号電圧に出力誤差が生じ、この出力誤差を含んだかたちで信号電圧が読み出されることになる。そのため、各々の光電変換手段から全く同じ量の信号電荷が読み出された場合でも、最終的に得られる出力信号電圧にバラツキ（レベル差）が生じてしまう。その結果、出力画像にスジ状のノイズ（縦スジ等）が発生する恐れがある。
【０００６】
この対策としては、各々の電荷検出手段の特性を個別に調整して、信号電圧を出力するときの基準レベルを相互に合わせ込むことも考えられるが、１つの撮像装置に設けられる電荷検出手段の個数が多くなると、それにつれて調整の手間が増える。そのため、電荷検出手段の個数が非常に多くなる現状では、実際の対応がきわめて困難なものとなる。
【０００７】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、複数の電荷検出手段を備えた構成とした場合に、各々の電荷検出手段の特性バラツキによる出力誤差を適切に補正することができる撮像装置及び撮像装置の駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係る撮像装置は、受光した光を光電変換する光電変換部と、この光電変換部から読み出した信号電荷を転送する電荷転送部と、この電荷転送部からの信号電荷を電圧変換する複数の電荷検出手段と、これら複数の電荷検出手段で電圧変換された信号を順次読み出す走査手段と、この走査手段によって読み出された信号を出力する出力手段と、電荷転送部による信号電荷の転送を行わずに、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号を記憶する記憶手段と、光電変換部から電荷転送部に読み出した信号電荷の転送を行って、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号と、記憶手段に記憶された信号とを用いて、所定の信号処理を行う信号処理手段とを備えるものである。
【０００９】
この撮像装置においては、電荷転送部による信号電荷の転送を行わずに、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号のレベルが、光電変換部から読み出される信号電荷の電荷量に関係なく、各々の電荷検出手段の特性バラツキに依存したものとなる。そのため、記憶手段に記憶される信号は、各々の電荷検出手段の特性バラツキによる出力誤差だけを含んだものとなる。一方、光電変換部から電荷転送部に読み出した信号電荷の転送を行って、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号のレベルは、光電変換部から読み出された信号電荷の電荷量と各々の電荷検出手段の特性バラツキに依存したものとなる。したがって、光電変換部から電荷転送部に読み出した信号電荷の転送を行って、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号と、記憶手段に記憶された信号とを用いて、信号処理手段により所定の信号処理を行うことにより、光電変換部からの信号電荷の読み出しと電荷転送部による信号電荷の転送を行って出力手段から出力された信号成分の中から、各々の電荷検出回路の特性バラツキによる出力誤差成分を取り除くことが可能となる。
【００１０】
本発明に係る撮像装置の駆動方法は、受光した光を光電変換する光電変換部と、この光電変換部から読み出した信号電荷を転送する電荷転送部と、この電荷転送部からの信号電荷を電圧変換する複数の電荷検出手段と、これら複数の電荷検出手段で電圧変換された信号を順次読み出す走査手段と、この走査手段によって読み出された信号を出力する出力手段とを備える撮像装置の駆動方法であって、電荷転送部による信号電荷の転送を行わずに、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号を記憶する記憶工程と、光電変換部から電荷転送部に読み出した信号電荷の転送を行って、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号と、記憶工程で記憶された信号とを用いて、所定の信号処理を行う信号処理工程とを含むものである。
【００１１】
この撮像装置の駆動方法においては、電荷転送部による信号電荷の転送を行わずに、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号のレベルが、光電変換部から読み出される信号電荷の電荷量に関係なく、各々の電荷検出手段の特性バラツキに依存したものとなる。そのため、記憶工程に記憶される信号は、各々の電荷検出手段の特性バラツキによる出力誤差だけを含んだものとなる。一方、光電変換部から電荷転送部に読み出した信号電荷の転送を行って、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号のレベルは、光電変換部から読み出された信号電荷の電荷量と各々の電荷検出手段の特性バラツキに依存したものとなる。したがって、光電変換部から電荷転送部に読み出した信号電荷の転送を行って、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号と、記憶工程に記憶された信号とを用いて、信号処理工程で所定の信号処理を行うことにより、光電変換部からの信号電荷の読み出しと電荷転送部による信号電荷の転送を行って出力手段から出力された信号成分の中から、各々の電荷検出回路の特性バラツキによる出力誤差成分を取り除くことが可能となる。
【００１２】
【発明の実施の形態】
以下、インターライン型の転送方式を採用した撮像装置に適用した場合の本発明の実施の形態につき、図面を参照しつつ詳細に説明するが、本発明は、フレームトランスファ型の転送方式を採用した撮像装置にも適用可能である。
【００１３】
図１は本発明が適用される撮像装置の構成例を示す概略図である。図示した撮像装置は、複数のフォトセンサ１と、複数の電荷転送部２と、複数の電荷検出回路３と、走査手段となる水平走査回路４と、水平信号線５と、出力手段となる出力アンプ６とを備えて構成されている。
【００１４】
複数のフォトセンサ１は行列状に二次元配置されている。各々のフォトセンサ１は、受光した光を光電変換する光電変換部に相当するもので、例えばフォトダイオードによって構成される。図１においては、各々のフォトセンサ１の位置を、垂直方向にｍ行、水平方向にｎ列（ｍ，ｎはそれぞれ１以上の整数）として、それぞれＰｍｎ（Ｐ１１、Ｐ１２、Ｐ１３、…、Ｐ２１、Ｐ２２、Ｐ２３、…、Ｐ３１、Ｐ３２、Ｐ３３、…）で表している。
【００１５】
複数の電荷転送部２は、各々のフォトセンサ１に対して、それぞれ列毎にフォトセンサ１に隣接してライン状に設けられている。各々の電荷転送部２は、各行のフォトセンサ１から読み出された信号電荷を垂直方向（ライン方向）に順次転送するもので、例えばＣＣＤ構造を有する垂直ＣＣＤによって構成される。
【００１６】
複数の電荷検出回路３は、行列状をなすフォトセンサ１の列毎（ライン毎）に電荷転送部２と１：１の対応関係で設けられている。各々の電荷検出回路３は、電荷検出手段に相当するもので、例えば、ＦＤ（フローティングディフュージョン）アンプとＦＤリセットトランジスタとによって構成される。この電荷検出回路３は電荷転送部２の一端部（垂直転送の終端部）に接続されている。各々の電荷検出回路３は、それぞれに対応する電荷転送部２から読み出された信号電荷を電圧変換することにより、当該信号電荷の電荷量に応じた信号電圧を生成するものである。
【００１７】
水平走査回路４は、複数の電荷検出回路３を水平方向で順に選択することにより、各々の電荷検出回路３で生成された信号電圧を水平信号線５に順次読み出すものである。この水平走査回路４では、電荷検出回路３から水平信号線５へと信号電圧を読み出すにあたり、信号電圧の読み出し対象となる電荷検出回路３に対して水平走査周期に同期した水平走査パルスを出力する。
【００１８】
出力アンプ６は、上記水平走査回路４によって水平信号線５に読み出された信号電圧を増幅して出力するもので、水平信号線５の一端に接続されている。この出力アンプ６は、例えば、４つの電荷検出回路３を１つの組として、この組ごとに１つずつ設けられている。この場合、出力アンプ６の個数は、電荷検出回路３の個数の１／４となる。
【００１９】
図２に電荷検出回路３から出力アンプ６までの具体的な構成例を示す。図示のように４つの電荷検出回路（ＦＤ）３は、それぞれに対応するスイッチ７を介して共通の水平信号線５に接続されている。各々のスイッチ７は、水平走査回路４から出力される水平走査パネルφＨｎ（ｎは１以上の整数）にしたがってスイッチング動作（オンオフ動作）するものである。このスイッチ７は、電荷検出回路３と水平信号線５との間に１つずつ接続されている。なお、以降の説明では、４つの電荷検出回路３とこれに対応する４つのスイッチ７を、それぞれ３Ａ，３Ｂ，３Ｃ，３Ｄ及び７Ａ，７Ｂ，７Ｃ，７Ｄとして区別するものとする。
【００２０】
上記図２に示す構成においては、各々のスイッチ７Ａ，７Ｂ，７Ｃ，７Ｄに対して水平走査回路４から水平走査のための水平走査パルスφＨｎが順に出力される。このとき、水平走査回路４から水平走査パルスφＨ１が出力されると、これに対応するスイッチ７Ａがスイッチング動作（オン動作）する。そのため、電荷検出回路３Ａから水平信号線５に信号電圧が読み出されるとともに、この信号電圧が出力アンプ６で増幅されて出力される。
【００２１】
同様に、水平走査回路４から水平走査パルスφＨ２が出力されると、これに対応するスイッチ７Ｂのスイッチング動作（オン動作）により、電荷検出回路３Ｂから水平信号線５に信号電圧が読み出されるとともに、この信号電圧が出力アンプ６で増幅されて出力される。また、水平走査回路４から水平走査パルスφＨ３が出力されると、これに対応するスイッチ７Ｃのスイッチング動作（オン動作）により、電荷検出回路３Ｃから水平信号線５に信号電圧が読み出されるとともに、この信号電圧が出力アンプ６で増幅されて出力される。また、水平走査回路４から水平走査パルスφＨ４が出力されると、これに対応するスイッチ７Ｄのスイッチング動作（オン動作）により、電荷検出回路３Ｄから水平信号線５に信号電圧が読み出されるとともに、この信号電圧が出力アンプ６で増幅されて出力される。
【００２２】
図３は出力アンプから出力された信号電圧の出力レベル補正のための構成例を示す図である。図３において、出力アンプ６の出力端には、信号処理回路８の一方の入力端が接続されている。また、出力アンプ６の出力端と信号処理回路８の他方の入力端との間には、サンプルホールド回路（以下、Ｓ／Ｈ回路）９とメモリ１０が直列に接続されている。
【００２３】
Ｓ／Ｈ回路９は、出力アンプ６から出力される信号電圧をサンプルホールドパルス（φＳＨ）にしたがってサンプリングするものである。メモリ１０は、Ｓ／Ｈ回路９でサンプリングされた信号電圧をメモリ電圧として記憶するもので、本発明における記憶手段に相当するものである。このメモリ１０には、サンプリング時のタイミングに対応付けて複数のメモリ電圧が記憶される。メモリ１０にメモリ電圧を記憶するにあたって出力アンプ６から出力される信号電圧は、電荷転送部２による信号電荷の転送（垂直転送）を行わずに、水平走査回路４により複数の電荷検出回路３から水平信号線５に順に読み出されたものとなる。ちなみに、電荷転送部２による信号電荷の転送は、電荷転送部２に対する垂直転送パルスの出力を停止することで、実行しないように制御することができる。
【００２４】
ここで、１つの出力アンプ６からは、上記図２に示す構成にしたがって、４つの電荷検出回路３Ａ，３Ｂ，３Ｃ，３Ｄに対応する信号電圧が水平走査回路４によって順に読み出されるとともに、各々の信号電圧がサンプルホールドパルスφＳＨによって順にサンプリングされる。これに対して、メモリ１０は、サンプルホールドパルスφＳＨが立ち上がってから、所定時間経過後（次のサンプルホールドパルスφＳＨが立ち上がりるまでの間）に、Ｓ／Ｈ回路９にホールドされた信号電圧を読み出して所定のメモリ領域に書き込む。また、メモリ１０は、サンプルホールドパルスφＳＨに同期して信号電圧（メモリ電圧）の書き込みを行う。したがって、メモリ１０には、電荷検出回路３Ａから読み出してサンプリングしたメモリ電圧Ｖｍ１と、電荷検出回路３Ｂから読み出してサンプリングしたメモリ電圧Ｖｍ２と、電荷検出回路３Ｃから読み出してサンプリングしたメモリ電圧Ｖｍ３と、電荷検出回路３Ｄから読み出してサンプリングしたメモリ電圧Ｖｍ４がそれぞれ個別に記憶（書き込み）されることになる。
【００２５】
信号処理回路８は、出力アンプ６から出力される信号電圧と、メモリ１０に記憶されたメモリ電圧とを用いて、所定の信号処理を行うものである。この場合、出力アンプ６から出力される信号電圧は、フォトセンサ１から電荷転送部２に読み出した信号電荷の転送（垂直転送）を行って、水平走査回路４により複数の電荷検出回路３から水平信号線５に順に読み出されたものとなる。
【００２６】
信号処理回路８は、上述した信号処理の一つの形態として、出力アンプ６から出力される信号電圧と、メモリ１０に記憶されたメモリ電圧とを用いた演算処理を行う。この演算処理において、信号処理回路８は、出力アンプ６から出力される信号電圧のレベル（特に黒レベル）を補正し、この補正後の信号電圧（以下、補正信号電圧）を自身の出力端から出力する。より具体的に記述すると、信号処理回路８は、出力アンプ６から出力される信号電圧とメモリ１０から読み出されるメモリ電圧（Ｖｍ１，Ｖｍ２，Ｖｍ３，Ｖｍ４）とを用いた演算処理により、それらの信号電圧の差分値を求め、この差分値（演算処理結果）を補正信号電圧として出力する。
【００２７】
なお、上述したフォトセンサ１、電荷転送部２、電荷検出回路３、水平走査回路４、信号処理回路８及びメモリ１０については、同一の半導体チップ上に形成することが望ましい。ただし、フォトセンサ１、電荷転送部２、電荷検出回路３及び水平走査回路４を同一の半導体チップ上に形成するとともに、信号処理回路８及びメモリ１０を半導体チップの外部に形成することも可能である。
【００２８】
図４はタイミング制御のための構成例を示すブロック図である。図４において、基準クロックパルス１１は、一定周期の基準クロックパルスを発生するものである。タイミングパルス発生部１２は、基準クロックパルスが発生する基準クロックパルス信号を用いて各種のタイミングパルス（垂直転送用のタイミングパルス、水平走査用のタイミングパルス、ＦＤドライブ用のタイミングパルス、Ｓ／Ｈ回路ドライブ用のタイミングパルスなど）を発生するものである。
【００２９】
垂直ドライバ１３は、タイミングパルス発生部１２から入力される垂直転送用のタイミングパルスにしたがって垂直転送パルス（φＶｍ）を生成し、この垂直転送パルスを用いて電荷転送部（垂直ＣＣＤ）２を駆動するものである。水平走査回路４は、タイミングパルス発生部１２から入力される水平走査用のタイミングパルスにしたがって水平走査パルス（φＨｎ）を生成し、この水平走査パルスを用いて各々の電荷検出回路３を順に選択走査するものである。
【００３０】
ＦＤドライバ１４は、タイミングパルス発生部１２から入力されるＦＤドライブ用のパルスにしたがってＦＤリセットパルス（φＲＳ）を生成し、このＦＤリセットパルスを用いて各々の電荷検出回路（ＦＤ）３を駆動するものである。Ｓ／Ｈドライバ１５は、タイミングパルス発生部１２から入力されるＳ／Ｈドライブ用のパルスにしたがってサンプルホールドパルス（φＳＨ）を生成し、このサンプルホールドパルスを用いてＳ／Ｈ回路９を駆動するものである。
【００３１】
続いて、タイミングパルス発生部１２が発生する各種のタイミングパルスに基づく撮像装置の動作について、図５〜図７のタイミングチャートを参照して説明する。
【００３２】
先ず、図５においては、ＦＤドライバ１４が一定周期のＦＤリセットパルスφＲＳを出力するとともに、このＦＤリセットパルスφＲＳの周期のほぼ中間でＳ／Ｈドライバ１５がサンプルホールドパルスφＳＨを出力する。このサンプルホールドパルスφＳＨは、上記図３に示すＳ／Ｈ回路９に対して、時系列順に４つ（φＳＨ１，φＳＨ２，φＳＨ３，φＳＨ４）出力される。サンプルホールドパルスφＳＨが出力される期間（以下、ＳＨパルス出力期間）Ｔ１において、垂直ドライバ１３は垂直転送パルスφＶｍを出力しない。そのため、ＳＨパルス出力期間Ｔ１は、電荷転送部２から電荷検出回路３への信号電荷の読み出しを含めて、電荷転送部２による信号電荷の転送（垂直転送）が行われない期間となる。
【００３３】
ただし、ＳＨパルス出力期間Ｔ１であっても、ＦＤリセットパルスφＲＳや水平走査パルスφＨｎの出力は継続的に行われる。そのため、ＳＨパルス出力期間Ｔ１では、電荷転送部２による信号電荷の転送を行わずに、水平走査回路４により各々の電荷検出回路３からの信号電圧を水平信号線５に順に読み出すとともに、この読み出した信号電圧を出力アンプ６で増幅して出力することになる。このとき、各々の電荷検出回路３から水平信号線５への信号電圧の読み出しは、水平走査回路４から出力される水平走査パルスφＨｎにしたがって行われる。
【００３４】
その後、Ｓ／Ｈドライバ１５によるサンプルホールドパルスφＳＨの出力が終了すると、垂直ドライバ１３は垂直転送パルスφＶｍ（φＶ１，φＶ２，φＶ３，φＶ４，…）の出力を開始する。これにより、各々のフォトセンサ１から電荷電送部２へと読み出された信号電荷が、垂直転送パルスφＶｍに同期して電荷転送部２により転送されるとともに、電荷転送部２から電荷検出回路３へと読み出される。さらに、各々の電荷検出回路３に読み出された信号電荷は、当該電荷検出回路３で信号電圧に変換された後、水平走査回路４から出力される水平走査パルスφＨｎにしたがって出力アンプ６に順に読み出される。したがって、垂直転送パルスφＶｍが出力される期間では、フォトセンサ１から電荷転送部２に読み出した信号電荷の転送（垂直転送）を行って、水平走査回路４により各々の電荷検出回路３からの信号電圧を水平信号線５に順に読み出すとともに、この読み出した信号電圧を出力アンプ６で増幅して出力することになる。この場合、電荷転送部２がＣＣＤ構造を含むものであれば、電荷転送部２による信号電荷の電荷はＣＣＤによる電荷転送となる。また、各々の電荷検出回路３から水平信号線５への信号電圧の読み出しは、水平走査回路４から出力される水平走査パルスφＨｎにしたがって行われる。
【００３５】
一方、出力アンプ６に読み出された信号電圧は、当該出力アンプ６で増幅された後、当該出力アンプ６から出力される。ここで、上記ＳＨパルス出力期間Ｔ１において、出力アンプ６から出力された信号電圧の出力波形が図６の上段で示す波形であるとすると、この信号電圧をＳ／Ｈ回路９がサンプルホールドパルスφＳＨ（図６の中段で示す）でサンプリングしたときに得られる信号電圧（ＳＨ信号電圧）は、図６の下段で示すような波形となる。
【００３６】
さらに詳述すると、出力アンプ６から出力される信号電圧の黒レベルは、各列の電荷転送部２に接続された電荷検出回路３の特性バラツキ（ゲインのバラツキなど）により、基準となる黒レベル（以下、基準黒レベル）ＢＬからずれたものとなる。したがって、ＳＨ信号電圧のレベルも、各々の電荷検出回路３（図２に示す電荷検出回路３Ａ，３Ｂ，３Ｃ，３Ｄ）の特性バラツキに応じて、基準黒レベルＢＬからずれたものとなる。こうして得られたＳＨ信号電圧は、サンプリングのタイミングごとにメモリ１０に記憶（書き込まれる）。
【００３７】
すなわち、サンプルホールドパルスφＳＨ１でサンプルホールドされたＳＨ信号電圧の電圧値はメモリ電圧Ｖｍ１としてメモリ１０に記憶される。同様に、サンプルホールドパルスφＳＨ２でサンプルホールドされたＳＨ信号電圧の電圧値はメモリ電圧Ｖｍ２として、サンプルホールドパルスφＳＨ３でサンプルホールドされたＳＨ信号電圧の電圧値はメモリ電圧Ｖｍ３として、サンプルホールドパルスφＳＨ４でサンプルホールドされたＳＨ信号電圧の電圧値はメモリ電圧Ｖｍ４として、それぞれメモリ１０に順に記憶される。
【００３８】
これにより、メモリ１０には、図８に示すように、４つのメモリ電圧（Ｖｍ１，Ｖｍ２，Ｖｍ３，Ｖｍ４）が記憶される。このようにメモリ１０に記憶されたメモリ電圧Ｖｍ１，Ｖｍ２，Ｖｍ３，Ｖｍ４のレベルは、フォトセンサ１から読み出される信号電荷の電荷量に関係なく、各々の電荷検出回路３Ａ，３Ｂ，３Ｃ，３Ｄの特性バラツキに依存したものとなる。すなわち、メモリ電圧Ｖｍ１のレベルは電荷検出回路３Ａの特性バラツキに依存し、メモリ電圧Ｖｍ２のレベルは電荷検出回路３Ｂの特性バラツキに依存し、メモリ電圧Ｖｍ３のレベルは電荷検出回路３Ｃの特性バラツキに依存し、メモリ電圧Ｖｍ４のレベルは電荷検出回路３Ｄの特性バラツキに依存したものとなる。そのため、メモリ１０に記憶されるメモリ電圧（Ｖｍ１，Ｖｍ２，Ｖｍ３，Ｖｍ４）は、各々の電荷検出回路（３Ａ，３Ｂ，３Ｃ，３Ｄ）の特性バラツキによる出力誤差（基準黒レベルＢＬとのずれ）だけを含んだものとなる。
【００３９】
ちなみに、上述した基準黒レベルＢＬとは、フォトセンサ１に信号電荷が全く蓄積されていない状態で、当該フォトセンサ１から信号電荷を読み出して電荷転送部２により転送し、この転送した信号電荷を電荷検出回路３で電圧変換して出力アンプ６に読み出したときに、当該出力アンプ６から出力されるべき信号電圧の黒レベルをいう。
【００４０】
一方、垂直転送パルスφＶｍの出力を開始（換言すると、電荷転送部２による信号電荷の転送を開始）してから、各々の電荷検出回路３から順に読み出されて出力アンプ６により出力される信号電圧（以下、読み出し信号電圧）が、例えば図７の上段で示すものであるとすると、この読み出し信号電圧は信号処理回路８の一方の入力端に入力される。ちなみに、出力アンプ６から出力される読み出し信号電圧のレベルは、フォトセンサ１から読み出された信号電荷の電荷量が全て同じである場合を想定して示している。このとき、信号処理回路８の他方の入力端には、当該信号処理回路８への読み出し信号電圧の入力に合わせてメモリ１０から読み出されたメモリ電圧が入力される。
【００４１】
出力アンプ６から信号処理回路８への読み出し信号電圧の入力と、メモリ１０から信号処理回路８へのメモリ電圧の入力は、互いに同期して行われる。すなわち、出力アンプ６から信号処理回路８に読み出し信号電圧Ｖｒ１が入力されると、これに同期してメモリ１０から信号処理回路８にメモリ電圧Ｖｍ１が入力される。同様に、出力アンプ６から信号処理回路８に読み出し信号電圧Ｖｒ２が入力されると、これに同期してメモリ１０から信号処理回路８にメモリ電圧Ｖｍ２が入力され、出力アンプ６から信号処理回路８に読み出し信号電圧Ｖｒ３が入力されると、これに同期してメモリ１０から信号処理回路８にメモリ電圧Ｖｍ３が入力され、出力アンプ６から信号処理回路８に読み出し信号電圧Ｖｒ４が入力されると、これに同期してメモリ１０から信号処理回路８にメモリ電圧Ｖｍ４が入力される。
【００４２】
このうち、読み出し信号電圧Ｖｒ１は、電荷検出回路３Ａから読み出されて出力アンプ６から出力された信号電圧であり、読み出し信号電圧Ｖｒ２は、電荷検出回路３Ｂから読み出されて出力アンプ６から出力された信号電圧である。また、読み出し信号電圧Ｖｒ３は、電荷検出回路３Ｃから読み出されて出力アンプ６から出力された信号電圧であり、読み出し信号電圧Ｖｒ４は、電荷検出回路３Ｄから読み出されて出力アンプ６から出力された信号電圧である。各々の読み出し信号電圧Ｖｒ１，Ｖｒ２，Ｖｒ３，Ｖｒ４のレベルは、フォトセンサ１から読み出された信号電荷の電荷量と各々の電荷検出回路３Ａ，３Ｂ，３Ｃ，３Ｄの特性バラツキの両方に依存したものとなる。
【００４３】
このように読み出し信号電圧とメモリ電圧が入力されると、それらを用いた演算処理（信号処理）が信号処理回路８によって行われる。信号処理回路８での演算処理は、読み出し信号電圧の黒レベルが基準黒レベルＢＬに一致するように行われる。具体的には、例えば、出力アンプ６から信号処理回路８に読み出し信号電圧Ｖｒ１が入力され、これに同期してメモリ１０から信号処理回路８にメモリ電圧Ｖｍ１が入力された場合は、一方の信号電圧（例えば、読み出し信号電圧Ｖｒ１）を正電圧、他方の信号電圧（例えば、メモリ電圧Ｖｍ１）を負電圧として、それらの差分を信号処理回路８で演算し、その演算結果（差分電圧）を補正信号電圧として出力する。これにより、フォトセンサ１からの信号電荷の読み出しと電荷転送部２による信号電荷の転送を行って出力アンプ６から出力された信号成分の中から、各々の電荷検出回路３Ａ，３Ｂ，３Ｃ，３Ｄの特性バラツキによる出力誤差成分を取り除いて出力することができる。
【００４４】
このような演算処理（信号処理）を、読み出し信号電圧Ｖｒ２とメモリ電圧Ｖｍ２が入力された場合や、読み出し信号電圧Ｖｒ３とメモリ電圧Ｖｍ３が入力された場合、さらには読み出し信号電圧Ｖｒ４とメモリ電圧Ｖｍ４が入力された場合に、その都度、信号処理回路８で繰り返し行う。これにより、上述のようにフォトセンサ１から読み出された信号電荷の電荷量が全て同じである場合は、図７の下段で示すように、信号処理回路８から出力される補正信号電圧の黒レベルが基準黒レベルＢＬに一致し、かつ、読み出し信号レベルが相互に一致した状態となる。
【００４５】
したがって、各々の電荷検出回路３に特性バラツキがあっても、その特性バラツキによる出力誤差を適切に補正することができる。また、各々の出力アンプ６に特性バラツキがあっても、その特性バラツキによる出力誤差を適切に補正することができる。さらに、電荷検出回路３や出力アンプ６以外で、電荷検出回路３から出力アンプ６に至る回路部分（配線等）に特性バラツキがあっても、その特性バラツキによる出力誤差を適切に補正することができる。その結果、出力画像にスジ状のノイズが発生することを確実に防止することが可能となる。
【００４６】
なお、上記実施形態においては、４つの電荷検出回路３を１つの組として、それぞれの組ごとに１つの出力アンプ６を設ける構成としたが、本発明はこれに限らず、１つの組を構成する電荷検出回路３の個数を４つ以上又は４つ未満としてもよい。また、１つの組を構成する電荷検出回路３の個数を４つ以上とする場合は、電荷検出回路３と１：１の対応関係で出力アンプ６を設ける構成としてもよい。また、１つの組を構成する電荷検出回路３の個数を４つ未満とする場合は、全ての電荷検出回路３の信号電圧を１つの共通の出力アンプ６で増幅して出力する構成としてもよい。
【００４７】
また、本発明に係る撮像装置は、携帯電話や電子手帳（ＰＤＡ；Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）等に搭載することもできる。
【００４８】
【発明の効果】
以上説明したように本発明の撮像装置によれば、光電変換部から電荷転送部に読み出した信号電荷の転送を行って、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号と、記憶手段に記憶された信号とを用いて、信号処理手段により所定の信号処理を行うことにより、各々の電荷検出回路の特性バラツキによる出力誤差を適切に補正することができる。これにより、個々の電荷検出手段ごとに基準レベルの合わせ込みのための調整を行わなくても、スジ状ノイズの発生を防止することが可能となる。
【００４９】
また、本発明の撮像装置の駆動方法によれば、光電変換部から電荷転送部に読み出した信号電荷の転送を行って、走査手段により複数の電荷検出手段から順に読み出しかつ出力手段から出力された信号と、記憶工程に記憶された信号とを用いて、信号処理工程で所定の信号処理を行うことにより、各々の電荷検出回路の特性バラツキによる出力誤差を適切に補正することができる。これにより、個々の電荷検出手段ごとに基準レベルの合わせ込みのための調整を行わなくても、スジ状ノイズの発生を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明が適用される撮像装置の構成例を示す概略図である。
【図２】電荷検出回路から出力アンプまでの具体的な構成例を示す図である。
【図３】信号電圧の出力レベル補正のための構成例を示す図である。
【図４】タイミング制御のための構成例を示すブロック図である。
【図５】撮像装置の動作説明のためのタイミングチャート（その１）である。
【図６】撮像装置の動作説明のためのタイミングチャート（その２）である。
【図７】撮像装置の動作説明のためのタイミングチャート（その３）である。
【図８】メモリに記憶される電圧レベルの一例を示す図である。
【符号の説明】
１…フォトセンサ、２…電荷転送部、３…電荷検出回路、４…水平走査回路、５…水平信号線、６…出力アンプ、７…スイッチ、８…信号処理回路、９…Ｓ／Ｈ回路、１０…メモリ
【図１】
2004266363.tif 000003
【図２】
2004266363.tif 000004
【図３】
2004266363.tif 000005
【図４】
2004266363.tif 000006
【図５】
2004266363.tif 000007
【図６】
2004266363.tif 000008
【図７】
2004266363.tif 000009
【図８】
2004266363.tif 000010