(57)【要約】【課題】液晶表示パネルの調整において工数やコストを削減する。【解決手段】液晶表示装置内部の信号処理ＩＣ１７に、あらかじめ白信号発生回路としての白信号を出力できる内部ＳＧ（Ｓｉｇｎａｌ  Ｇｅｎｅｒａｔｏｒ）１と、外部信号源１０からの外部信号と内部ＳＧ１からの白信号との出力切替えができるようにされた切り替え手段としてのスイッチ２が用意される。そして、通常モードでは外部信号が、調整モードでは内部ＳＧが出力されるようにマイクロコンピュータ３５から出力されるＡＤＪ信号によって制御される。また、液晶ドライバ１１内では、あらかじめ黒信号発生回路としての黒レベル発生回路３と、液晶ドライバ１１の入力信号と黒レベル発生回路３からの黒信号との出力切替えができるようにされた切り替え手段としてのスイッチ４が用意される。そしてスイッチ４の制御は、液晶コントローラ１２から出力されるＢＬＫ信号にて行われる。【選択図】        図１
2004294536.tif 000002
【特許請求の範囲】
【請求項１】
映像信号をサンプリングする液晶ドライバ及び液晶表示パネルを駆動するための液晶コントローラ及び液晶表示パネルで構成され、
前記液晶ドライバ内で映像信号をサンプリングした後に前記液晶表示パネル内部のアナログスイッチで再度サンプリングを行い、
前記液晶表示パネル及び前記液晶ドライバの個体差／電源電圧に対する遅延ばらつきを、テストパターンを使用して輝度レベルを検出することにより映像信号のタイミングを調整することで、映像信号とサンプリング信号のタイミングを最適にし、
高品位の画像表示を実現するようにした液晶表示装置のサンプリング位相調整装置であって、
前記テストパターンを外部信号入力ではなくシステム内部にて生成する
ことを特徴とする液晶表示装置のサンプリング位相調整装置。
【請求項２】
請求項１記載の液晶表示装置のサンプリング位相調整装置において、
白の映像信号を発生する白信号発生回路と黒の映像信号を発生する黒信号発生回路とを内蔵し、
前記白信号発生回路で発生される白の映像信号と前記黒信号発生回路で発生される黒の映像信号とを切り替えて前記テストパターンをシステム内部にて生成する
ことを特徴とする液晶表示装置のサンプリング位相調整装置。
【請求項３】
請求項２記載の液晶表示装置のサンプリング位相調整装置において、
前記白の映像信号を発生する白信号発生回路と前記黒の映像信号を発生する黒信号発生回路とを、前記液晶ドライバ内に設ける
ことを特徴とする液晶表示装置のサンプリング位相調整装置。
【請求項４】
デューティが５０％で水平周期を有し、水平周期／６ずつ位相がずれた３原色画素信号のｘ組（ｘ＝１、２、３……）を、水平周期／２の周期を有する共通のサンプリングホールドパルスによってサンプリングホールドして、ｘ組の同時化３原色画素信号を得る３原色のサンプリングホールド回路と、
該３原色のサンプリングホールド回路より得られた前記ｘ組の同時化３原色画素信号を、水平周期／２の周期を有する水平走査パルスによってサンプリングして、それぞれサンプリング電圧を得る複数のサンプリング回路、該複数のサンプリング回路にそれぞれ接続された複数のデータライン、垂直走査パルスが供給される複数のゲートライン及び前記複数のデータライン及び前記複数のゲートラインの各交叉部にそれぞれ接続された複数の３原色液晶画素を備える液晶表示パネルと、
前記サンプリングホールドパルスの位相を、水平周期／２を偶数で除算して得た所定位相ずつ切換える位相切換え回路と、
テストパターンを表示させた前記液晶表示パネルの画面の輝度レベルを測定するビデオカメラと、
該ビデオカメラによって測定された輝度レベルの差が最小となる前記サンプリングホールドパルスの位相を検出する検出回路とを有し、
前記検出回路によって検出された前記サンプリングホールドパルスの位相を、水平周期／４だけずらして得た位相に、前記サンプリングホールドパルスの位相を設定するカラー液晶表示装置のサンプリング位相調整回路であって、
前記テストパターンを外部信号入力ではなくシステム内部にて生成する
ことを特徴とする液晶表示装置のサンプリング位相調整回路。
【請求項５】
請求項４記載の液晶表示装置のサンプリング位相調整回路において、
白の映像信号を発生する白信号発生回路と黒の映像信号を発生する黒信号発生回路とを内蔵し、
前記白信号発生回路で発生される白の映像信号と前記黒信号発生回路で発生される黒の映像信号とを切り替えて前記テストパターンをシステム内部にて生成する
ことを特徴とする液晶表示装置のサンプリング位相調整装置。
【請求項６】
請求項５記載の液晶表示装置のサンプリング位相調整装置において、
前記白の映像信号を発生する白信号発生回路と前記黒の映像信号を発生する黒信号発生回路とを、前記液晶ドライバ内に設ける
ことを特徴とする液晶表示装置のサンプリング位相調整装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば３画素同時書込み方式のカラー液晶表示装置のサンプリング位相の調整に使用して好適な液晶表示装置のサンプリング位相調整装置に関する。詳しくは、テストパターンの発生手段を内蔵して、調整を容易に行うことができるようにしたものである。
【０００２】
【従来の技術】
従来の液晶表示装置にテストパターンの発生手段を内蔵する発明としては、例えば、特許文献１が知られている。
【０００３】
【特許文献１】
特開２００２−２４５７９８号公報
【０００４】
【発明が解決しようとする課題】
ところで、本願発明者は、例えば３画素同時書込み方式のカラー液晶表示装置のサンプリング位相を調整する技術として、先に特願２００２−１１６７０７号を提案した。最初に、この先願の発明について説明する。まず、図４〜図７を参照して、３画素同時書込み方式のカラー液晶表示装置の全体の構成を説明する。
【０００５】
図４において、カラー映像信号源１０が設けられ、このカラー映像信号源１０から供給される青信号Ｉｎ（Ｂ）、赤信号Ｉｎ（Ｒ）、緑信号Ｉｎ（Ｇ）が液晶ドライバ１１に入力される。そしてその液晶ドライバ１１から出力された青信号Ｏｕｔ（Ｂ）、赤信号Ｏｕｔ（Ｒ）、緑信号Ｏｕｔ（Ｇ）が液晶表示パネル１３に供給される。
【０００６】
一方、液晶コントローラ１２では、互いに逆相の水平クロックＨＣＫ１、ＨＣＫ２、水平表示開始信号ＨＳＴ及びコントロール信号ＣＴＳ等の液晶駆動パルスが発生される。これらの液晶駆動パルスが液晶表示パネル１３に供給される。さらに液晶コントローラ１２では、液晶ドライバ１１に供給されるサンプリングホールドパルスＳＨＰも発生される。
【０００７】
また、液晶表示パネル１３は、Ｈ（水平）シフトレジスタ１４を備える。そのＨシフトレジスタ１４では、液晶コントローラ１２からの水平クロックＨＣＫ１、ＨＣＫ２及び水平表示開始信号ＨＳＴを受けて、所定の一定時間間隔を有するｎ個の水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）が順次生成される。
【０００８】
さらに液晶表示パネル１３は、ｎ個のアナログスイッチＳＷ１〜ＳＷｎを備える。このアナログスイッチＳＷ１〜ＳＷｎは、Ｈシフトレジスタ１４からの、所定の一定時間間隔を有するｎ個の水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）によって順次オンにされる。
【０００９】
そして、これらアナログスイッチＳＷ１〜ＳＷｎのそれぞれは、例えば図５の下段に示すように、青、赤、緑の各信号用の３種類のアナログスイッチから構成される。この場合に、青、赤、緑の各信号用の３種類のアナログスイッチに対しては、ｎ個の水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）は共通である。
【００１０】
従って、液晶ドライバ１１からの青Ｏｕｔ（Ｂ）、赤信号Ｏｕｔ（Ｒ）、緑信号Ｏｕｔ（Ｇ）が、アナログスイッチＳＷ１〜ＳＷｎを構成するそれぞれ３種類のアナログスイッチによって順次サンプリングされて、その各サンプリング出力がそれぞれのデータラインＤＬに出力される。その各データラインも、それぞれ青、赤、緑の各信号用の３種類のデータラインから構成される。
【００１１】
また、液晶表示パネル１３は、Ｖ（垂直）シフトレジスタ１５を備える。そのＶシフトレジスタ１５は、液晶コントローラ１２からの水平クロックＨＣＫ１、ＨＣＫ２を受けて、垂直走査パルスを生成し、その垂直走査パルスはゲートラインＧＬに供給される。その各垂直走査パルスは、青、赤、緑の各信号用の走査パルスから構成される。その各ゲートラインＧＬも、それぞれ青、赤、緑の各信号用の３種類のゲートラインから構成される。
【００１２】
そして、各データラインＤＬ及び各ゲートラインＧＬの各交点に、それぞれ薄膜トランジスタ（ＴＦＴ）Ｔｒが接続され、その各トランジスタＴｒにそれぞれ表示電極ＤＥが接続され、その各トランジスタＴｒ及び各表示電極ＤＥにて、それぞれ液晶画素が構成される。その各液晶画素もそれぞれ青、赤、緑用の３種類の液晶画素から構成される。
【００１３】
すなわち、例えばアナログスイッチＳＷ１〜ＳＷｎがオンとなって、そのアナログスイッチＳＷ１〜ＳＷｎに接続されているデータラインＤＬに、映像信号に基づく電圧Ｖ（ｎ）が得られているときに、そのデータラインＤＬと交叉するゲートラインＧＬのいずれかに垂直走査パルスが与えられると、その液晶画素に電圧Ｖ（ｎ）が充電される。
【００１４】
なお実際には、アナログスイッチＳＷ１〜ＳＷｎを構成する青、赤、緑の各信号用のアナログスイッチがオンになると、その青、赤、緑の各信号用のアナログスイッチＳＷ１〜ＳＷｎに接続されている青、赤、緑の各信号用のデータラインＤＬに、青、赤、緑の各信号に基づく電圧Ｖ（ｎ）が得られ、その電圧Ｖ（ｎ）がそれぞれ青、赤、緑の液晶画素に充電されるものである。
【００１５】
さらに、図５を参照して、３画素同時書込み方式のカラー液晶表示装置の詳細な回路を説明する。図５の上段において、信号源１０からの青、赤、緑の各入力信号Ｉｎ（Ｂ）、Ｉｎ（Ｒ）、Ｉｎ（Ｇ）が、液晶ドライバ１１内のサンプリングホールド回路１６Ｂ、１６Ｒ、１６Ｇにそれぞれ供給されて、液晶コントローラ１２からのサンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧによってサンプルホールドされる。
【００１６】
これらのサンプリングホールド回路１６Ｂ、１６Ｒ、１６Ｇからの各出力信号Ｓｉｇ（Ｂ）、Ｓｉｇ（Ｒ）、Ｓｉｇ（Ｇ）が、さらにサンプリングホールド回路１６ＢＡ、１６ＲＡ、１６ＧＡに供給される。そして液晶コントローラ１２からの共通のサンプリングホールドパルスＳＨＰＡによりサンプルホールドされ、青、赤、緑の各出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）として液晶表示パネル１３に供給される。
【００１７】
さらに、液晶表示パネル１３では、図５の下段に示すように、液晶ドライバ１１からの青、赤、緑の各出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）がそれぞれアナログスイッチＳＷ１Ｂ、ＳＷ１Ｒ、ＳＷ１Ｇ〜ＳＷｎＢ、ＳＷｎＲ、ＳＷｎＧに供給される。そしてこれらの各出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）が、Ｈシフトレジスタ１４からの３画素ごとに共通の水平走査パルスＧａｔｅ（１）〜Ｇａｔｅ（ｎ）によってサンプリングされる。
【００１８】
次に、図６のタイミングチャートを参照して、図５の３画素同時書込み方式のカラー液晶表示装置の回路の一部の動作を説明する。図６において、青、赤、緑の各入力信号Ｉｎ（Ｂ）、Ｉｎ（Ｒ）、Ｉｎ（Ｇ）を、サンプリングホールド回路１６Ｂ、１６Ｒ、１６Ｇに供給して、青、赤、緑ごとにタイミングを異にするサンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧによってサンプルホールドする。
【００１９】
なおこの場合に、サンプリングホールドパルスＳＨＰＧは一定レベルの信号とされているので、サンプリングホールド回路１６Ｇでは入力信号Ｉｎ（Ｇ）のサンプルホールドは行われず、入力信号Ｉｎ（Ｇ）は、出力信号Ｓｉｇ（Ｇ）としてそのまま出力される。
【００２０】
そしてこれらサンプリングホールド回路１６Ｂ、１６Ｒ、１６Ｇからの各出力信号Ｓｉｇ（Ｂ）、Ｓｉｇ（Ｒ）、Ｓｉｇ（Ｇ）が、さらにサンプリングホールド回路１６ＢＡ、１６ＲＡ、１６ＧＡに供給され、液晶コントローラ１２からの共通なサンプリングホールドパルスＳＨＰＡによってサンプルホールドされる。これにより、同時化された青、赤、緑の各出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）が出力される。
【００２１】
さらに、同時化された青、赤、緑の各出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）がアナログスイッチＳＷ１Ｂ、ＳＷ１Ｒ、ＳＷ１Ｇ〜ＳＷｎＢ、ＳＷｎＲ、ＳＷｎＧに供給される。そしてＨシフトレジスタ１４からの、青、赤、緑で同じタイミングの水平走査パルスＧａｔｅ（ｎ）の立ち上がりエッジによってサンプリングされ、青、赤、緑の各信号の電圧Ｖ（１Ｂ）、Ｖ（１Ｒ）、Ｖ（１Ｇ）〜Ｖ（ｎＢ）、Ｖ（ｎＲ）、Ｖ（ｎＧ）が出力される。
【００２２】
なお、上の説明において、青、赤、緑の各入力信号Ｉｎ（Ｂ）、Ｉｎ（Ｒ）、Ｉｎ（Ｇ）は、デューティが５０％で水平周期を有し、水平周期／６ずつ位相がずれた色信号である。また、サンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＡは、周期が水平周期／２のパルスである。さらにサンプリングホールドパルスＳＨＰＢ、ＳＨＰＲの位相差は、水平周期／６である。
【００２３】
このような３画素同時書込み方式のカラー液晶表示装置では、液晶表示パネル１３に対する駆動周波数が、１画素書込み方式のカラー液晶表示装置の場合の駆動周波数の１／３になるという利点がある。すなわち駆動周波数が低くされることによって、駆動回路の構成等が容易になり、全体として装置のコストダウンを行うことができるものである。
【００２４】
ところが、その反面、液晶ドライバ１１内や液晶表示パネル１３内における信号線の遅延量のばらつきによって、画像表示の解像度が劣化するという欠点がある。また、例えば薄膜トランジスタＴｒがポリシリコンから構成されている場合には、液晶表示パネル１３内のアナログスイッチＳＷ１〜ＳＷｎ等の遅延時間のばらつきによっても、画像表示の解像度の劣化が発生するという問題もある。
【００２５】
そこで、このような画像表示の解像度が劣化する問題を検討すると、その主な原因は、サンプリングホールドパルスＳＰＨＡによってサンプルホールドされた各色信号に対し、液晶表示パネル１３内の水平走査パルスによるサンプリング位相がずれたときに、隣接した液晶画素に混合書込みや誤書込みが発生することによるものである。
【００２６】
以下に、図７を参照して、サンプリング位相による解像度劣化の原理を説明する。すなわち、図７はデータラインへのサンプリング位相が最適な状態のとき、及び最悪な状態のときをそれぞれ示すタイミングチャートである。
【００２７】
図７の一段目は、タイミングを異にする青、赤、緑の各入力信号が、それぞれ青（赤）（緑）の入力信号に同期したサンプリングホールドパルスＳＨＰＡの立ち上がりエッジでサンプルホールドされ、同時化された青、赤、緑の各出力信号Ｏｕｔ（Ｂ／Ｒ／Ｇ）を示す。
【００２８】
ここでアナログスイッチＳＷ１〜ＳＷｍに供給されてサンプリングされる青、赤、緑の各出力信号Ｏｕｔ（Ｂ／Ｒ／Ｇ）は、実際には、液晶表示パネル１３内の配線インピーダンスや配線容量によって、図７の２段目に示すＯｕｔ２（Ｂ／Ｒ／Ｇ）の波形のように、波形鈍りが生じてしまう。この場合に、液晶表示パネル１３内の配線インピーダンスや配線容量による青、赤、緑の各出力信号の波形鈍り無くすことは、殆ど不可能である。
【００２９】
また、３画素同時書込み方式のカラー液晶表示装置の場合には、特に駆動周波数の低下によって、液晶ドライバ１１や液晶表示パネル１３内の信号線による遅延が問題となり、水平シフトレジスタ１４よりの水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）に遅延ばらつきが生じる。しかしながら、この水平走査パルス（サンプリングパルス）のタイミングを是正することは可能なものである。
【００３０】
さらに、このアナログスイッチＳＷ１〜ＳＷｍに供給されてサンプリングされる青、赤、緑の各出力信号の波形鈍りや、水平シフトレジスタからの水平走査パルス（サンプリングパルス）の遅延ばらつきは、カラー液晶表示装置自体の特性のばらつき、カラー液晶表示装置に供給される電源電圧の変動、カラー液晶表示装置自体の温度及びその周囲の温度等によっても変化するものである。
【００３１】
このように、青、赤、緑の各出力信号Ｏｕｔ（Ｂ／Ｒ／Ｇ）に対する水平シフトレジスタ１４からの水平走査パルス（サンプリングパルス）のタイミングが最適であれば、液晶表示パネル１３によって高品位な映像表示を行うことができるが、そのタイミングが最適な状態から外れると、隣接した液晶画素に混合書込みや誤書込みが発生し、表示映像の解像度は劣化する。これは特に、液晶表示パネル１３がポリシリコンパネルの場合は、サンプリング期間が短いため、上述のタイミングのずれを極力抑える必要がある。
【００３２】
すなわち、データラインへのサンプリング位相が最適な状態のときは、順次に発生する水平周期／２の位相差を有する水平走査パルスＧａｔｅ１（ｎ）、Ｇａｔｅ１（ｎ＋１）の、それぞれの立ち上がりエッジによって、波形の鈍った青、赤、緑の各出力信号Ｏｕｔ２（Ｂ／Ｒ／Ｇ）の略中央の正規値がサンプリングされて、それぞれのアナログスイッチに接続されたデータラインに、青、赤、緑の各出力信号Ｏｕｔ２（Ｂ／Ｒ／Ｇ）がサンプリングされた正規な電圧Ｖ１（ｎ）、Ｖ１（ｎ＋１）が出力される。
【００３３】
これら電圧Ｖ１（ｎ）、Ｖ１（ｎ＋１）の間には、
Ｖ１（ｎ）＞Ｖ１（ｎ＋１）
の関係を有する。
【００３４】
ところが、水平走査パルスＧａｔｅ２（ｎ）、Ｇａｔｅ２（ｎ＋１）が、青、赤、緑の各出力信号Ｏｕｔ２（Ｂ／Ｒ／Ｇ）に対し、１．５画素分遅れている場合は、順次に発生する水平走査パルスＧａｔｅ２（ｎ）、Ｇａｔｅ２（ｎ＋１）それぞれの立ち上がりエッジによって、波形の鈍った青（赤）（緑）出力信号Ｏｕｔ２（Ｂ／Ｒ／Ｇ）の中間値がサンプリングされて、それぞれのアナログスイッチに接続されたデータラインに、略同じレベルのサンプリング電圧Ｖ２（ｎ）、Ｖ２（ｎ＋１）が得られる。
【００３５】
これら電圧Ｖ２（ｎ）、Ｖ２（ｎ＋１）間には、
Ｖ２（ｎ）≒Ｖ２（ｎ＋１）
関係があり、これが混合書込みである。
【００３６】
すなわち３画素同時書込み方式の場合、水平走査パルスによる最適なサンプル位相と、最も解像度劣化が生じるサンプリング位相の差は、１．５画素となる。また、３画素同時書込みの場合、この位相差は水平クロックパルスＨＣＫ１が高レベルになっている水平周期／２のさらに半分の期間となる。
【００３７】
ここで、水平クロックパルスＨＣＫ１が高レベルになっている水平周期／２の期間で、青、赤、緑の各１画素のサンプリングを行うための期間の位相を３６０度とすると、３画素同時書込み方式の場合、最適なサンプル位相と最も解像度劣化が生じるサンプリング位相の差は、１８０度に相当する。
【００３８】
これに対して、本願の発明者は、先にｘ組（ｘ＝１、２、３……）の３原色画素信号同時書込み方式のカラー液晶表示装置における各部回路の信号遅延量のばらつきによるｘ組の３原色画素信号の解像度劣化を、カラー液晶表示装置の歩留りを低下させることなく、確実に改善することのできるカラー液晶表示装置のサンプリング位相調整回路を提案した。
【００３９】
以下に、図８を参照して、本願の発明者が先に提案した３画素同時書込み方式のカラー液晶表示装置のサンプリング位相調整装置を詳細に説明する。なお、図８において、上述の図４及び図５と対応する部分には、同一符号を付して説明すると共に、一部、重複説明及び重複図示を省略する。
【００４０】
図８において、図４の信号源１０からの入力信号Ｉｎ｛青入力信号Ｉｎ（Ｂ）、赤入力信号Ｉｎ（Ｒ）、緑入力信号Ｉｎ（Ｇ）｝が、液晶ドライバ１１内の、時間軸調整回路としてのサンプリングホールド回路１６に供給されて、サンプリングホールドパルスＳＨＰ′によってサンプリングホールドされる。このサンプリングホールド回路１６及びサンプリングホールドパルスＳＨＰ′は、それぞれ図５と同様に構成されている。
【００４１】
すなわち、青、赤、緑の各入力信号Ｉｎ（Ｂ）、Ｉｎ（Ｒ）、Ｉｎ（Ｇ）が、それぞれサンプリングホールド回路１６Ｂ、１６Ｒ、１６Ｇに供給され、個別のサンプリングホールドパルスＳＨＰＢ  、ＳＨＰＲ、ＳＨＰＧによってサンプルホールドされる。そしてその各出力信号Ｓｉｇ（Ｂ）、Ｓｉｇ（Ｒ）、Ｓｉｇ（Ｇ）が、サンプリングホールド回路１６ＢＡ、１６ＲＡ、１６ＧＡに供給されて、共通のサンプリングホールドパルスＳＨＰＡによってサンプルホールドされる。
【００４２】
さらに液晶コントローラ１２内には、基準パルス発生回路３０が設けられる。この基準パルス発生回路３０では、各種の基準パルス、すなわち各種の基準サンプリングホールドパルスＳＨＰ、基準水平クロックパルスＨＣＫ１、ＨＣＫ２、基準水平表示開始信号ＨＳＴ及び基準ダミー画素サンプリングパルスＴＥＳＴＰが発生される。
【００４３】
そして、各種の基準サンプリングホールドパルスＳＨＰは、第１の位相調整回路３３によって位相調整され、その位相調整されたサンプリングホールドパルスＳＨＰ′がサンプリングホールド回路１６に供給される。このサンプリングホールドパルスＳＨＰ′は、既に詳述されている。
【００４４】
以下に、この第１の位相調整回路３３における位相調整について説明する。先ず、図６において図示を省略した信号源１０からの入力信号Ｉｎとしてのテストパターン信号が、液晶ドライバ１１のサンプリングホールド回路（時間軸調整回路）１６に供給される。また、マイクロコンピュータ３５によって、第１の位相調整回路３３の位相が切換えられる。
【００４５】
これによって、サンプリングホールドパルスＳＨＰ（ＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡ）のタイミングが所定位相量ずつ変化せしめられ、入力信号Ｉｎとしてのテストパターン信号のタイミングが変化せしめられる。この状態で、例えばビデオカメラ３７によって液晶表示パネル１３の画面が撮像され、隣接した液晶画素の輝度レベルがそれぞれ測定される。
【００４６】
このようにして測定された輝度レベルの差が、そのときのサンプリングホールドパルスＳＨＰＡの位相と共に、メモリ３６に格納される。さらにこの測定は、サンプリングホールドパルスＳＨＰＡの所定位相量の総和がサンプリングホールドパルスＳＨＰＡの１周期になるまで、マイクロコンピュータ３５によって、サンプリングホールドパルスＳＨＰＡの位相を変化して行われる。
【００４７】
この測定の終了後、メモリ３６に記憶された複数の輝度レベル差の内、その絶対値が最も小さくなるときのサンプリングホールドパルスＳＨＰＡの位相が検出され、この位相を１８０度、すなわち、サンプリングホールドパルスＳＨＰＡの（１／２）周期ずらした位相が求められる。そしてこの位相が、第１の位相調整回路３３におけるサンプリングホールドパルスＳＨＰＡの位相とされる。
【００４８】
また、図８においては図示を省略するが、液晶ドライバ１１からの青、赤、緑の各出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）は、図５と同様に液晶表示パネル１３のアナログスイッチＳＷ１Ｂ、ＳＷ１Ｒ、ＳＷ１Ｇ〜ＳＷｎＢ、ＳＷｎＲ、ＳＷｎＧによってサンプリングされる。なお、これらアナログスイッチＳＷ１Ｂ、ＳＷ１Ｒ、ＳＷ１Ｇ〜ＳＷｎＢ、ＳＷｎＲ、ＳＷｎＧには、共通な水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）が供給される。
【００４９】
このようなサンプリングホールドパルスＳＨＰの位相調整によって、液晶表示パネル１３の内部のサンプリング信号遅延だけでなく、信号処理系の遅延に対しても、補正が可能で、カラー液晶表示装置のセットごとに固有のデバイス個体差／電源電圧による遅延ばらつきに対して、高品位な画像の表示が可能となる。このサンプリングホールドパルスＳＨＰの位相調整は、特に、温度特性による遅延変動の影響をあまり受けない低画素数の液晶表示パネルに好適である。
【００５０】
しかしながら、サンプリング期間の特に短い高精細な液晶表示パネルに対しては、温度特性による遅延ばらつきに対しても解像度劣化の原因になるため、これについて調整する必要がある。この場合に、上述の映像信号のタイミング調整では、ビデオカメラを使用するため、常時タイミング関係をモニタすることができない。
【００５１】
そこで、液晶表示パネルから、隣接する液晶画素の映像信号レベルを検出する回路を設けることで、その隣接する液晶画素の映像信号レベルの比較を行うことが可能となる。この場合に、信号処理系の温度特性による遅延ばらつきは、液晶表示パネル内部のサンプリング信号に対して、無視できる程小さいため、調整は液晶表示パネル側のサンプリング信号のみで行えば良い。
【００５２】
なお、図８では図示を省略したが、液晶表示パネル１３は、図１と同様に、Ｖ（垂直）シフトレジスタ１５を備える。また、各データラインＤＬ及び各ゲートラインＧＬの各交点に、各薄膜トランジスタ（ＴＦＴ）Ｔｒが接続され、その各トランジスタＴｒにそれぞれ表示電極ＤＥが接続され、その各トランジスタＴｒ及び各表示電極ＤＥにて、それぞれ画素が構成される。
【００５３】
さらに、上述したように図８においては図示を省略するが、液晶ドライバ１１からの青、赤、緑の各出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）は、図５と同様に液晶表示パネル１３のアナログスイッチＳＷ１Ｂ、ＳＷ１Ｒ、ＳＷ１Ｇ〜ＳＷｎＢ、ＳＷｎＲ、ＳＷｎＧによってサンプリングされる。これらアナログスイッチＳＷ１Ｂ、ＳＷ１Ｒ、ＳＷ１Ｇ〜ＳＷｎＢ、ＳＷｎＲ、ＳＷｎＧには、共通の水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）が供給される。
【００５４】
そこで、このような水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）の位相調整を行うために、液晶表示パネル１３におけるサンプリング遅延量を検出する必要がある。
【００５５】
このため、図８に示すごとく、Ｈシフトレジスタ１４からの水平走査パルス（サンプリングパルス）Ｇａｔｅ（ｎ′）が供給されるダミーのアナログスイッチＳＷｄを設ける。そしてこのアナログスイッチＳＷｄによってサンプリングされたダミー画素信号ＨＤＬＹを、波形整形回路３４によって波形整形して、波形整形され且つサンプリングされたダミー画素信号ＨＤＬＹ（図９参照）を得る。
【００５６】
そして検波及び比較回路３２において、波形整形され且つサンプリングされたダミー画素信号ＨＤＬＹと、液晶コントローラ１２内の基準ダミー画素サンプリングパルスＴＥＳＴＰとの間の位相を比較し、その位相差が常時一定となるように、第２の位相調整回路３１において、基準パルス発生回路３０からの基準水平クロックパルスＨＣＫ１、ＨＣＫ２、基準水平表示開始信号ＨＳＴ及び基準ダミー画素サンプリングパルスＴＳＴＰの位相を調整する。
【００５７】
すなわち、図９に示す波形ＴＥＳＴＰ′は、図示しない基準ダミー画素サンプリングパルスＴＥＳＴＰに対して、位相調整されたダミー画素サンプリングパルスを示している。なお波形整形は、２値化処理を行うためのものであり、一般的にはコンパレータが使用されるが、立ち下がり波形の位相変化が少ない場合であれば、他の回路を使用しても問題はない。
【００５８】
さらに、検波及び比較回路３２は、カウンタ及びラッチ回路を利用して、マスタクロックＣＬＫ（図９参照）、若しくはそのマスタクロックＣＬＫの整数倍のクロックで、波形整形され且つサンプリングされたダミー画素信号ＨＤＬＹ及び液晶コントローラ１２内の基準ダミー画素サンプリングパルスＴＥＳＴＰを計数する。これにより、これらの信号間の位相差が検波される。
【００５９】
そして、検波及び比較回路３２は、その位相差に対して、上述の水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）の位相調整を行うための補正量を決定することで、第２の位相調整回路３１における位相を制御すると共に、ノイズ対策のために積分回路又はデバイド回路で平均化処理を行うものである。なお、図９における波形ＴＰＳは、テストパターン信号を示す。
【００６０】
すなわち図８及び図９に示すごとく、第２の位相調整回路３１による位相調整によって、液晶コントローラ１２内の遅延量Ｄｅｌａｙ（ＴＧ）が決定される。そこで位相調整を行う場合には、まず第１の位相調整回路３３及び第２の位相調整回路３１の位相調整を同時に行って、液晶表示パネル１３に解像度の良い高品位な画像表示を行わせる。その後に、第１の位相調整回路３３のみの位相調整を行わせる。
【００６１】
この場合、仮に、温度特性などで、液晶表示パネル１３の内部のサンプリング遅延量Ｄｅｌａｙ（ＬＣＤ）が変化しても、遅延量Ｄｅｌａｙ（ＴＧ）及び遅延量Ｄｅｌａｙ（ＬＣＤ）の和の遅延量Ｄｅｌａｙが一定、すなわち、
Ｄｅｌａｙ（ＴＧ）＋Ｄｅｌａｙ（ＬＣＤ）＝Ｄｅｌａｙ＝一定
になるように、第２の位相調整回路３１による上述の各信号の位相調整を行う。
【００６２】
これによって、仮に、温度特性などで液晶表示パネル１３の内部のサンプリング遅延量Ｄｅｌａｙ（ＬＣＤ）が変化しても、サンプリング調整を行っており、その遅延量に対して補正が掛かるようになっているため、常に解像度の良い高品位な画像が液晶表示パネル１３に表示される。
【００６３】
次に、図１０のフローチャートを参照して、図８のカラー液晶表示装置のサンプリング位相調整回路の調整例を説明する。すなわち図１０において、ステップＳＴ−１では、第２の位相調整回路３１の位相調整を開始する。ステップＳＴ−１の次は、ステップＳＴ−２に移行して、第２の位相調整回路３１の位相量をある値に設定する。
【００６４】
このとき、基準パルス発生回路３０からの基基準水平クロックパルスＨＣＫ１、ＨＣＫ２、基準水平表示開始信号ＨＳＴ及び基準ダミー画素サンプリングパルスＴＳＴＰが、第２の位相調整回路３１に供給されて位相調整され、その位相調整された水平クロックパルスＨＣＫ１′、ＨＣＫ２′及び水平表示開始信号ＨＳＴ′が液晶表示パネル１３に入力されると共に、位相調整されたダミー画素サンプリングパルスＴＳＴＰ′が検波及び比較回路３２に入力される。
【００６５】
また、アナログスイッチＳＷｄによってサンプリングされたダミー画素信号ＨＤＬＹが、波形整形回路３４に入力されて波形整形された後、液晶コントローラ１２に入力される。液晶コントローラ１２内の検波及び比較回路３２において、第２の位相調整回路３１から出力された、位相調整されたダミー画素サンプリングパルスＴＥＳＴＰ′の遅延量Ｄｅｌａｙ（ＴＧ）と、波形整形回路３４より出力されたダミー画素信号ＨＤＬＹの遅延量Ｄｅｌａｙ（ＬＣＤ）とを測定する。
【００６６】
さらに遅延量Ｄｅｌａｙ（ＴＧ）及びＤｅｌａｙ（ＬＣＤ）の和の遅延量の最長遅延量をＫとしたとき、Ｄｅｌａｙ（ＴＧ）＝Ｋ−Ｄｅｌａｙ（ＬＣＤ）の演算を行って、その得られたＤｅｌａｙ（ＴＧ）＝Ｋ−Ｄｅｌａｙ（ＬＣＤ）を、第２の位相調整回路３１の位相量として設定する。この一連の処理は、ステップＳＴ−２において、常時行われる。
【００６７】
ステップＳＴ−２の次は、ステップＳＴ−３に移行して、ステップＳＴ−２における動作が行われている状態の下で、マイクロコンピュータ３５の制御によって、第１の位相調整回路３３の位相調整を開始する。
【００６８】
ステップＳＴ−３の次は、ステップＳＴ−４に移行して、図４の信号源１０からのテストパターン信号ＴＰＳを、液晶ドライバ１１に供給する。このテストパターン信号ＴＰＳは、図１１に示す如く、デューティが０．５の水平クロックＨＣＫ１のパルス幅Ｔと同じパルス幅Ｔを有し、白／黒切り換わる信号（デューティは０．５）である。
【００６９】
ステップＳＴ−４の次は、ステップＳＴ−５に移行して、サンプリングホールド回路（時間軸調整回路）１６のタイミング設定を行う。
【００７０】
ここで図８におけるサンプリングホールド回路１６（その具体的回路構成は、図５について説明したのと同様である）に供給される、通常表示の場合の第１の位相調整回路３３から出力されるサンプリングホールドパルスＳＨＰ、すなわちサンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡの位相（マイクロコンピュータ３５の制御による）の設定の仕方について、図１３を参照して説明する。
【００７１】
図１３において、サンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡは、水平クロックＨＣＫ１の周期ＴＨの１／２倍の周期を有する。また、サンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡのパルス幅τは、その周期の１／３、すなわち水平クロックＨＣＫ１の周期ＴＨの１／６である。
【００７２】
そして、サンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡの位相を、水平クロックＨＣＫ１の周期ＴＨの１／１２ずつ、すなわちサンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡのパルス幅τの１／２、すなわち０．５τずつ変化させる。
【００７３】
さらに、水平クロックＨＣＫ１の立ち上がり及び立ち下がりエッジに対し、τだけ遅れたサンプリングホールドパルスＳＨＰＡを基準として、これと同位相（０τ）から、０．５τ、１．０τ、１．５τ、２．０τ、２．５τ、３．０τ（０τ）遅延したサンプリングホールドパルスＳＨＰＡ  を、それぞれＳＨＰＡ０、ＳＨＰＡ１、ＳＨＰＡ２、ＳＨＰＡ３、ＳＨＰＡ４、ＳＨＰＡ５、ＳＨＰＡ６（＝ＳＨＰＡ  ０）とする。
【００７４】
また、サンプリングホールドパルスＳＨＰＡ０〜ＳＨＰＡ６（＝ＳＨＰＡ０）に対応し、それぞれ位相差τ、２τを有するサンプリングホールドパルスＳＨＰＢ、ＳＨＰＲと、常開のサンプリングホールドパルスＳＨＰＧを、それぞれサンプリングホールドパルスＳＨＰＢ０、ＳＨＰＲ０、ＳＨＰＧ０〜ＳＨＰＢ６（＝ＳＨＰＢ０）、ＳＨＰＲ６（＝ＳＨＰＲ０）、ＳＨＰＧ６（＝ＳＨＰＧ０）とする。
【００７５】
次に、図１４及び図１５について説明する。図１４及び図１５は、マイクロコンピュータ３５の制御により、図８におけるサンプリングホールド回路１６（その具体的回路構成は、図５について説明したのと同様である）に供給する、テストパターン信号がＢＲＧ共通の場合の第１の位相調整回路３３から出力されるサンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡの位相の設定の仕方を示す。
【００７６】
この図１４及び図１５において、サンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡは、水平クロックＨＣＫ１の周期ＴＨの１／２倍の周期を有する。また、サンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡのパルス幅τは、その周期の１／３、すなわち水平クロックＨＣＫ１の周期ＴＨの１／６である。
【００７７】
さらに、テストパターン信号ＴＰＳは、水平クロックＨＣＫ１の周期ＴＨと同じ周期ＴＨを有し、水平クロックＨＣＫ１に対し、ＴＨ／６の位相差を有する。また、サンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡの位相を、水平クロックＨＣＫ１の周期ＴＨの１／１２ずつ、すなわちサンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡのパルス幅τの１／２、すなわち０．５τずつ変化させる。
【００７８】
そして、水平クロックＨＣＫ１の立ち上がり及び立ち下がりエッジに対し、τだけ遅れたサンプリングホールドパルスＳＨＰＡを基準として、これと同位相（０τ）から、０．５τ、１．０τ、１．５τ、２．０τ、２．５τ、３．０τ（０τ）遅延したサンプリングホールドパルスＳＨＰＡを、それぞれＳＨＰＡ０、ＳＨＰＡ１、ＳＨＰＡ２、ＳＨＰＡ３、ＳＨＰＡ４、ＳＨＰＡ５、ＳＨＰＡ６（＝ＳＨＰＡ０）とする。
【００７９】
また、サンプリングホールドパルスＳＨＰＡ０〜ＳＨＰＡ６（＝ＳＨＰＡ０）にそれぞれ対応し、共に位相差１．５τを有するサンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧを、それぞれサンプリングホールドパルスＳＨＰＢ０、ＳＨＰＲ０、ＳＨＰＧ０〜ＳＨＰＢ６（＝ＳＨＰＢ０）、ＳＨＰＲ６（＝ＳＨＰＲ０）、ＳＨＰＧ６（＝ＳＨＰＧ０）とする。
【００８０】
さらにステップＳＴ−５では、マイクロコンピュータ３５の制御によって、図１３または図１４及び図１５におけるサンプリングホールドパルスＳＨＰＡ  ０、ＳＨＰＢ０、ＳＨＰＲ０、ＳＨＰＧ０を初期設定サンプリングホールドパルスとして、第１の位相調整回路３３からサンプリングホールド回路１６に供給し、これによりタイミングが設定された各色信号が、液晶ドライバ１１から液晶表示パネル１３に供給される。
【００８１】
ステップＳＴ−５の次は、ステップＳＴ−６に移行して、マイクロコンピュータ３５の制御の下に、ビデオカメラ３７によって液晶表示パネル１３の画面を撮像して、サンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡの位相が変化する毎に、隣接した液晶画素の輝度レベルを測定する。
【００８２】
さらに、ステップＳＴ−７に移行して、マイクロコンピュータ３５の制御の下に、サンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧ、ＳＨＰＡの位相が変化するごとに、その測定された隣接した液晶画素の輝度レベルの差をメモリ３６に記憶する。
【００８３】
なお、図１２のＡ及びＢは、図１１のテストパターン信号ＴＰＳに基づく液晶表示パネル１３に表示される白／黒ストライプ画像を示し、Ａは解像度が良い場合を、Ｂは解像度が悪い場合をそれぞれ示す。距離Ｔは、図１１におけるテストパターン信号ＴＰＳのパルス幅Ｔに相当する白ストライプ及び黒ストライプの幅を示す。
【００８４】
そして、ビデオカメラ３７によって、この液晶表示パネル１３に表示される白／黒ストライプ画像を撮像して、その濃淡のレベル差を測定する。そして、その濃淡のレベル差と、サンプリングホールドパルスＳＨＰＡの位相とをメモリ３６に記憶しておく。この場合、液晶表示パネル１３全体の輝度レベルを測定し、これをサンプリングホールドパルスＳＨＰＡの位相と共に、メモリ３６に記憶させるようにしても良い。
【００８５】
ステップＳＴ−７の次は、ステップＳＴ−８に移行して、サンプリングホールド回路（時間軸調整回路）１６のタイミングを変更する。
【００８６】
すなわち、図１３または図１４及び図１５に示すように、第１の位相調整回路３３から、サンプリングホールドパルスＳＨＰＡ０〜ＳＨＰＡ６（＝ＳＨＰＡ０）、ＳＨＰＢ０、ＳＨＰＲ０、ＳＨＰＧ０〜ＳＨＰＢ６（＝ＳＨＰＢ０）、ＳＨＰＲ６（＝ＳＨＰＲ０）、ＳＨＰＧ６（＝ＳＨＰＧ０）を順次に切換えて出力して、サンプリングホールド回路１６に供給し、各色信号のタイミングを設定し、そのタイミングが設定された各色信号が、液晶ドライバ１１から液晶表示パネル１３に供給される。
【００８７】
ステップＳＴ−８の次は、ステップＳＴ−９に移行する。ステップＳＴ−９では、図１３または図１４及び図１５に示す、第１の位相調整回路３３から出力される、サンプリングホールドパルスＳＨＰＡ０〜ＳＨＰＡ６（＝ＳＨＰＡ０）、ＳＨＰＢ０、ＳＨＰＲ０、ＳＨＰＧ０〜ＳＨＰＢ６（＝ＳＨＰＢ０）、ＳＨＰＲ６（＝ＳＨＰＲ０）、ＳＨＰＧ６（＝ＳＨＰＧ０）が一巡したか否かを判別し、ＮＯのときは、ステップＳＴ−６に戻り、ＹＥＳのときは、ステップＳＴ−１０に移行する。
【００８８】
ステップＳＴ−９の次は、ステップＳＴ−１０に移行して、マイクロコンピュータ３５によって、メモリ３６に記憶されている輝度レベル差を比較する。
【００８９】
ステップＳＴ−１０の次は、ステップＳＴ−１１に移行して、マイクロコンピュータ３５によって、サンプリングホールドパルスＳＨＰＡ０、ＳＨＰＡ１、ＳＨＰＡ２、ＳＨＰＡ３、ＳＨＰＡ４、ＳＨＰＡ５、ＳＨＰＡ６（＝ＳＨＰＡ０）のうち、最も輝度レベル差の小さい位相のサンプリングホールドパルスＳＨＰＡを検出する。
【００９０】
そして、サンプリングホールドパルスＳＨＰＡの位相を、最も輝度レベル差の小さい位相を１８０°、すなわち１．５τずらした位相に設定する。その場合、サンプリングホールドパルスＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧも、サンプリングホールドパルスＳＨＰＡの位相に合わせる。
【００９１】
すなわち、例えば最も輝度レベル差の小さい位相のサンプリングホールドパルスＳＨＰＡが、サンプリングホールドパルスＳＨＰＡ１であったときは、第１の位相調整回路３３より出力されるサンプリングホールドパルスＳＨＰＡ、ＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧとして、サンプリングホールドパルスＳＨＰＡ４、ＳＨＰＢ４、ＳＨＰＲ４、ＳＨＰＧ４を設定する。
【００９２】
ステップＳＴ−１１の次は、ステップＳＴ−１２に移行して、ステップＳＴ−１１で設定されたサンプリングホールドパルスＳＨＰＡ、ＳＨＰＢ、ＳＨＰＲ、ＳＨＰＧに基づいて、サンプリングホールド回路（時間軸調整回路）１６から出力されて、液晶表示パネル１３に供給される青、赤、緑の各出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）のタイミングを設定する。
【００９３】
ステップＳＴ−１２の次は、ステップＳＴ−１３に移行して、第１の位相調整回路３３の位相調整を解除する。
【００９４】
このようにして、ＲＧＢ各信号をサンプルホールドすることで映像表示パネルに入力する映像信号の出力タイミングを制御している。そしてこの時の調整用テストパターン信号は、例えば図１２のＡに示すように、液晶表示パネルのサンプリングタイミングＨＣＫ１と同じ周期で白／黒切り替わる信号であり、この信号を液晶ドライバに入力する。
【００９５】
従ってこのシステムでは、テストパターンを外部入力する方法としているが、サンプリングタイミングＨＣＫ１はパネルごとに異なるため、この調整を行うためにはテストパターンをパネルごとに用意する必要がある。また、全ての調整ラインにテストパターンを用意しなければならないため、調整のための工数やコストが上昇してしまう問題がある。
【００９６】
すなわち上述のシステムにおいて、調整を行う場合には、例えば図１６に示すように、外部に設けられるテストパターン信号源１００からテストパターンの信号が入力信号に換えて供給される。そして供給されたテストパターンの信号は、信号処理ＩＣ１７を通じて液晶ドライバ１１に供給される。そしてこの液晶ドライバ１１に内蔵される時間軸調整部１８で時間軸が調整され、調整された出力信号が液晶表示パネル１３に供給される。
【００９７】
さらに液晶表示パネル１３に表示されたテストパターンが、ビデオカメラ３７で撮影され、撮影された画像がメモリ３６に供給されて、マイクロコンピュータ３５からの位相調整の制御値と共に記憶される。
【００９８】
また、マイクロコンピュータ３５では、順次サンプリングパルス（ＳＨＰ）のタイミングを変化させる制御信号が形成され、この制御信号が液晶コントローラ１２の位相調整部１９に供給される。そしてこの位相調整部１９からの信号に従って液晶表示パネル１３にコントロール信号が供給されると共に、時間軸調整部１８での信号の時間軸が調整される。
【００９９】
これにより、上述のシステムでの映像信号と液晶表示パネルへのサンプリングタイミングの関係は、図７に示すようになる。すなわち解像度が良い時のサンプリングタイミングＡと解像度が最も悪い時のサンプリングタイミングＢの位相差はサンプリング期間をＴとした場合Ｔ／２となる。そのため、最も解像度の悪いサンプリングタイミングを検出した後に位相補正すれば良い事になる。
【０１００】
そのため、調整方法としては、以下の手順で行う事で実現可能となる。
ａ）調整用テストパターン信号を外部から入力
ｂ）マイコンによって液晶コントローラの位相調整部でサンプリングパルス（ＳＨＰ）のタイミングを  変化させる
ｃ）サンプリングパルスによって液晶ドライバ内の時間軸調整部で映像信号のタイミングが変化する
ｄ）この時カメラなどで隣接した液晶画素の輝度レベルを測定する
ｆ）サンプリング期間Ｔの中で最も隣接輝度レベル差が最も小さい位相を検出する    （フォーカス無限大の場合は画面全体の輝度レベルが最も小さい位相を検出）
ｇ）この位相に対して位相をＴ／２シフトさせる
【０１０１】
この調整方法によって液晶表示パネル内部のサンプリング信号遅延だけでなく信号処理系の遅延に対しても補正が行なえる事となり、セット固有であるデバイス個体差／電源電圧による遅延ばらつきに対して高品位な画像を表示する事が可能となる。
【０１０２】
なお、上述のシステムで、時間軸調整部の詳細は図５、６のようになっており、ＲＧＢ各信号をサンプルホールドすることで映像表示パネルに入力する映像信号の出力タイミングを制御している。この時の調整用テストパターン信号は図１１、１２のように液晶表示パネルのサンプリングタイミングＨＣＫ１と同じ周期で白／黒切り替わる信号であり、この信号を液晶ドライバに入力する。
【０１０３】
しかしながら上述のシステムでは、テストパターンを外部入力する方法としているが、サンプリングタイミングＨＣＫ１はパネル毎に異なるため、この調整を行うためにはテストパターンをパネル毎に用意する必要がある。また、全ての調整ラインにテストパターンを用意しなければならないため、調整するために工数／コストアップになってしまう問題がある。
【０１０４】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、従来の装置では、テストパターンを外部入力する方法としているために、このテストパターンをパネルごとに用意し、また、全ての調整ラインにテストパターンを用意する必要があり、調整のための工数やコストを削減することができなかったというものである。
【０１０５】
【課題を解決するための手段】
このため本発明においては、テストパターンを外部信号入力ではなくシステム内部にて生成するようにしたものであって、これによれば、テストパターンをシステム内部で生成することで、液晶表示パネル個体差、電源電圧などの遅延ばらつきに対して外部信号入力無しでも調整でき、高品位の画像を表示することができると共に、パネルごと、及び調整ライン全てにテストパターンを用意する必要がなく、調整のための工数やコストを削減することができる。
【０１０６】
【発明の実施の形態】
すなわち本発明は、映像信号をサンプリングする液晶ドライバ及び液晶表示パネルを駆動するための液晶コントローラ及び液晶表示パネルで構成され、液晶ドライバ内で映像信号をサンプリングした後に液晶表示パネル内部のアナログスイッチで再度サンプリングを行い、液晶表示パネル及び液晶ドライバの個体差／電源電圧に対する遅延ばらつきを、テストパターンを使用して輝度レベルを検出することにより映像信号のタイミングを調整することで、映像信号とサンプリング信号のタイミングを最適にし、高品位の画像表示を実現するようにした液晶表示装置のサンプリング位相調整装置であって、テストパターンを外部信号入力ではなくシステム内部にて生成してなるものである。
【０１０７】
また、本発明においては、デューティが５０％で水平周期を有し、水平周期／６ずつ位相がずれた３原色画素信号のｘ組（ｘ＝１、２、３……）を、水平周期／２の周期を有する共通のサンプリングホールドパルスによってサンプリングホールドして、ｘ組の同時化３原色画素信号を得る３原色のサンプリングホールド回路と、３原色のサンプリングホールド回路より得られたｘ組の同時化３原色画素信号を、水平周期／２の周期を有する水平走査パルスによってサンプリングして、それぞれサンプリング電圧を得る複数のサンプリング回路、複数のサンプリング回路にそれぞれ接続された複数のデータライン、垂直走査パルスが供給される複数のゲートライン及び複数のデータライン及び複数のゲートラインの各交叉部にそれぞれ接続された複数の３原色液晶画素を備える液晶表示パネルと、サンプリングホールドパルスの位相を、水平周期／２を偶数で除算して得た所定位相ずつ切換える位相切換え回路と、テストパターンを表示させた液晶表示パネルの画面の輝度レベルを測定するビデオカメラと、ビデオカメラによって測定された輝度レベルの差が最小となるサンプリングホールドパルスの位相を検出する検出回路とを有し、検出回路によって検出されたサンプリングホールドパルスの位相を、水平周期／４だけずらして得た位相に、サンプリングホールドパルスの位相を設定するカラー液晶表示装置のサンプリング位相調整回路であって、テストパターンを外部信号入力ではなくシステム内部にて生成してなるものである。
【０１０８】
以下、図面を参照して本発明を説明するに、図１は本発明を適用した液晶表示装置のサンプリング位相調整装置の一実施形態の構成を示すブロック図である。なお、図１において、上述の図１６と対応する部分には、同一符号を付して説明すると共に、一部、重複説明及び重複図示を省略する。
【０１０９】
図１において、液晶表示装置内部の信号処理ＩＣ１７に、あらかじめ白信号発生回路としての白信号を出力できる内部ＳＧ（Ｓｉｇｎａｌ  Ｇｅｎｅｒａｔｏｒ）１と、外部信号源１０からの外部信号と内部ＳＧ１からの白信号との出力切替えができるようにされた切り替え手段としてのスイッチ２が用意される。そして、通常モードでは外部信号が、調整モードでは内部ＳＧが出力されるようにマイクロコンピュータ３５から出力されるＡＤＪ信号によって制御される。
【０１１０】
また、液晶ドライバ１１内では、あらかじめ黒信号発生回路としての黒レベル発生回路３と、液晶ドライバ１１の入力信号と黒レベル発生回路３からの黒信号との出力切替えができるようにされた切り替え手段としてのスイッチ４が用意される。そしてスイッチ４の制御は、液晶コントローラ１２から出力されるＢＬＫ信号にて行われる。これにより、通常モードではＢＬＫ信号＝Ｌが出力されるため、スイッチ４の制御は液晶ドライバ１１入力信号が選択される。
【０１１１】
これに対して、調整モードではＢＬＫ信号が液晶パネル１３のサンプリングタイミングＨＣＫ１と同じ周期でＨ／Ｌ切替わる。そしてこの調整モード時、液晶ドライバ１１に入力される信号は内部ＳＧ１からの白信号であるため、結果として、図２に示すようにＨＣＫ１の周期で黒／白信号が切替わってスイッチ４から出力されることとなる。
【０１１２】
そしてこの場合に、液晶コントローラ１３は、マイクロコンピュータ３５からパネル情報を得るため、パネルごとにＢＬＫ信号を変えることが可能である。以上のことにより、外部信号無しでテストパターンを発生させる事が可能となる。
【０１１３】
従ってこの実施形態において、テストパターンを外部信号入力ではなくシステム内部にて生成するようにしたことによって、テストパターンをシステム内部で生成することで、液晶表示パネル個体差、電源電圧などの遅延ばらつきに対して外部信号入力無しでも調整でき、高品位の画像を表示することができると共に、パネルごと、及び調整ライン全てにテストパターンを用意する必要がなく、調整のための工数やコストを削減することができるすることができる。
【０１１４】
これによって、従来の装置では、テストパターンを外部入力する方法としているために、このテストパターンをパネルごとに用意し、また、全ての調整ラインにテストパターンを用意する必要があり、調整のための工数やコストを削減することができなったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【０１１５】
ところで上述のシステムでは、全ての信号処理ＩＣ１７に内部ＳＧ１を用意する必要が生じる。しかしながら、信号処理ＩＣを開発するには期間、工数が大変必要とされるため、この内部ＳＧを用意するためだけに新たに信号処理ＩＣを開発するのには困難が生じる恐れがある。
【０１１６】
そこで信号処理ＩＣ１７は現行のままで、液晶ドライバ１１のみ変更した方法を以下に提案する。
【０１１７】
すなわち図３がその方法であり、ここでは内部ＳＧ１も液晶ドライバ１１に取り込んだ方式である。従って、この案であれば信号処理ＩＣにこだわらず外部信号入力無しで調整する事が可能である。これにより、これらのシステムを構築する事でスタンドアローンでの調整の可能となり調整における工数／コストアップを抑える事が可能となる。
【０１１８】
なお本発明は、上述の説明した実施の形態に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【０１１９】
【発明の効果】
従って請求項１の発明によれば、テストパターンを外部信号入力ではなくシステム内部にて生成するようにしたことによって、テストパターンをシステム内部で生成することで、液晶表示パネル個体差、電源電圧などの遅延ばらつきに対して外部信号入力無しでも調整でき、高品位の画像を表示することができると共に、パネルごと、及び調整ライン全てにテストパターンを用意する必要がなく、調整のための工数やコストを削減することができるものである。
【０１２０】
また、請求項２の発明によれば、白の映像信号を発生する白信号発生回路と黒の映像信号を発生する黒信号発生回路とを内蔵し、白信号発生回路で発生される白の映像信号と黒信号発生回路で発生される黒の映像信号とを切り替えてテストパターンをシステム内部にて生成することによって、良好な処理を行うことができるものである。
【０１２１】
また、請求項３の発明によれば、白の映像信号を発生する白信号発生回路と黒の映像信号を発生する黒信号発生回路とを、液晶ドライバ内に設けることによって、信号処理ＩＣは現行のままで、良好な処理を行うことができるものである。
【０１２２】
さらに請求項４の発明によれば、３画素同時書込み方式のカラー液晶表示装置のサンプリング位相調整装置において、テストパターンを外部信号入力ではなくシステム内部にて生成するようにしたことによって、テストパターンをシステム内部で生成することで、液晶表示パネル個体差、電源電圧などの遅延ばらつきに対して外部信号入力無しでも調整でき、高品位の画像を表示することができると共に、パネルごと、及び調整ライン全てにテストパターンを用意する必要がなく、調整のための工数やコストを削減することができるものである。
【０１２３】
また、請求項５の発明によれば、白の映像信号を発生する白信号発生回路と黒の映像信号を発生する黒信号発生回路とを内蔵し、白信号発生回路で発生される白の映像信号と黒信号発生回路で発生される黒の映像信号とを切り替えてテストパターンをシステム内部にて生成することによって、良好な処理を行うことができるものである。
【０１２４】
また、請求項６の発明によれば、白の映像信号を発生する白信号発生回路と黒の映像信号を発生する黒信号発生回路とを、液晶ドライバ内に設けることによって、信号処理ＩＣは現行のままで、良好な処理を行うことができるものである。
【０１２５】
これによって、従来の装置では、テストパターンを外部入力する方法としているために、このテストパターンをパネルごとに用意し、また、全ての調整ラインにテストパターンを用意する必要があり、調整のための工数やコストを削減することができなったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【図面の簡単な説明】
【図１】本発明の適用される液晶表示装置のサンプリング位相調整装置の一実施形態の構成図である。
【図２】その動作の説明のための図である。
【図３】本発明の適用される液晶表示装置のサンプリング位相調整装置の他の実施形態の構成図である。
【図４】３画素同時書込み方式のカラー液晶表示装置の概要を示すブロック図である。
【図５】その具体回路を示す回路図である。
【図６】そのタイミングチャート図である。
【図７】解像度劣化の原理を説明するためのタイミングチャート図である。
【図８】本願の発明が先に提案したカラー液晶表示装置のサンプリング位相調整装置の例を示すブロック図である。
【図９】そのサンプリング位相の調整原理を示すタイミングチャート図である。
【図１０】そのサンプリング位相調整例を示すフローチャート図である。
【図１１】テストパターン信号を水平クロックと共に示すタイミングチャートである。
【図１２】初期調整時における液晶表示パネルに表示される画像を示す説明図である。
【図１３】通常表示のサンプリングパルスを示すタイミングチャート図である。
【図１４】テストパターンがＲＧＢ共通の場合のサンプリングパルスを示すタイミングチャート図である。
【図１５】図１４の続きのタイミングチャート図である。
【図１６】従来の液晶表示装置のサンプリング位相調整装置の構成図である。
【符号の説明】
１…白信号発生回路、２，４…切り替え手段、３…黒信号発生回路、１０…信号源、１１…液晶ドライバ、１２…液晶コントローラ、１３…液晶表示パネル、１７…信号処理ＩＣ、１８…時間軸調整部、１９…位相調整部、３５…マイクロコンピュータ、３６…メモリ、３７…ビデオカメラ
【図１】
2004294536.tif 000003
【図２】
2004294536.tif 000004
【図３】
2004294536.tif 000005
【図４】
2004294536.tif 000006
【図５】
2004294536.tif 000007
【図６】
2004294536.tif 000008
【図７】
2004294536.tif 000009
【図８】
2004294536.tif 000010
【図９】
2004294536.tif 000011
【図１０】
2004294536.tif 000012
【図１１】
2004294536.tif 000013
【図１２】
2004294536.tif 000014
【図１３】
2004294536.tif 000015
【図１４】
2004294536.tif 000016
【図１５】
2004294536.tif 000017
【図１６】
2004294536.tif 000018