(57)【要約】【課題】集積回路内の一又は複数の内部信号の論理条件に応じた集積回路の消費電流又は消費電力を演算することを課題とする。【解決手段】集積回路内の内部信号の論理条件を入力する条件入力手段（２０５）と、集積回路内の各基本回路セルに対して見積もられた１回の動作当たりの消費電流データ又は消費電力データを記憶する記憶手段（２０８）と、集積回路の論理設計データ及びテストベンチで論理シミュレーションし、条件入力手段により入力された内部信号の論理条件に応じた集積回路内の各基本回路セルの動作数を出力するシミュレータ（２０２，２０３）と、シミュレータが出力する各基本回路セルの動作数及び記憶手段に記憶された各基本回路セルの消費電流データ又は消費電力データに応じて合計消費電流又は合計消費電力を出力する出力手段（２０６）とを有する消費電流又は消費電力演算装置が提供される。【選択図】　　　　図１
2004094486.tif 000002
【特許請求の範囲】
【請求項１】
消費電流又は消費電力を見積もる集積回路内の一又は複数の内部信号の論理条件を入力する条件入力手段と、
前記集積回路内の各基本回路セルに対して見積もられた１回の動作当たりの消費電流データ又は消費電力データを記憶する記憶手段と、
前記集積回路の論理設計データ及びテストベンチで論理シミュレーションし、前記条件入力手段により入力された内部信号の論理条件に応じた前記集積回路内の各基本回路セルの動作数を出力するシミュレータと、
前記シミュレータが出力する各基本回路セルの動作数及び前記記憶手段に記憶された各基本回路セルの消費電流データ又は消費電力データに応じて合計消費電流又は合計消費電力を出力する出力手段と
を有する消費電流又は消費電力演算装置。
【請求項２】
さらに、前記記憶手段は、配線長に応じて見積もられた前記集積回路内の配線の消費電流データ又は消費電力データを記憶し、
前記出力手段は、前記集積回路の論理設計データ内の配線データ及び前記記憶手段に記憶された配線の消費電流データ又は消費電力データに応じて合計消費電流又は合計消費電力を出力する請求項１記載の消費電流又は消費電力演算装置。
【請求項３】
前記条件入力手段は、消費電流又は消費電力を見積もる集積回路内の一又は複数の内部信号のアクティブ状態又はネガティブ状態を論理条件として入力する請求項１又は２記載の消費電流又は消費電力演算装置。
【請求項４】
前記条件入力手段は、一又は複数の基本回路セルを含む機能ブロック毎に消費電流又は消費電力の演算対象ブロックとして指定入力することができ、
前記シミュレータは、前記演算対象ブロック以外の機能ブロック内の基本回路セルの動作数を０として出力する請求項１〜３のいずれか１項に記載の消費電流又は消費電力演算装置。
【請求項５】
消費電流又は消費電力を見積もる集積回路内の一又は複数の内部信号の論理条件を入力する条件入力手順と、
前記集積回路の論理設計データ及びテストベンチで論理シミュレーションし、前記入力された内部信号の論理条件に応じた前記集積回路内の各基本回路セルの動作数を出力するシミュレーション手順と、
前記集積回路内の各基本回路セルに対して見積もられた１回の動作当たりの消費電流データ又は消費電力データを記憶手段から読み出し、前記出力された各基本回路セルの動作数及び前記読み出した各基本回路セルの消費電流データ又は消費電力データに応じて合計消費電流又は合計消費電力を出力する出力手順と
をコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路の消費電流又は消費電力を演算する技術に関する。
【０００２】
【従来の技術】
図９は、従来技術による消費電流演算装置を示す。データ９０１として、集積回路の論理設計データ及びテストベンチ（入力テストデータ）が用意される。論理設計データは、例えば、ＲＴＬ（ｒｅｇｉｓｔｅｒ　ｔｒａｎｓｆｅｒ　ｌｅｖｅｌ）、ゲートレベルネットリスト又はこれらの混合ネットリストである。図３に示すように、集積回路３０１は、基本回路セル３１１〜３１３を有し、入力データＤＴ及びクロック信号ＣＬＫを入力する。例えば、基本回路セル３１１はＮＡＮＤ（否定論理積）回路、基本回路セル３１２はＮＯＲ（否定論理和）回路、基本回路セル３１３はフリップフロップである。各基本回路セル３１１〜３１３は、配線３２１により接続される。上記の論理設計データは、例えばこの集積回路３０１の情報をＣＡＤ（ｃｏｍｐｕｔｅｒ−ａｉｄｅｄ　ｄｅｓｉｇｎ）により生成したデータである。
【０００３】
論理シミュレータ９０２は、論理設計データ及びテストベンチ９０１を入力して論理シミュレーションを行い、各基本回路セル３１１〜３１３の動作数（スイッチング数）Ｎ１を出力する。測定範囲指定データ９０５として、ユーザは時間又はパターン数（入力データＤＴのサイクル）の測定範囲を指定し、動作数演算部９０３に入力する。動作数演算部９０３は、測定範囲指定データ９０５に応じて、動作数Ｎ１のうちの所定範囲内の動作数Ｎ２を論理動作数データ記憶手段９０４に記憶し、消費電流解析部９０６へ出力する。
【０００４】
基本回路セル電流データ記憶手段９０８は、集積回路３０１内の各基本回路セル３１１〜３１３に対して見積もられた１回の動作当たりの消費電流データを記憶する。配線データ記憶手段９０７は、配線長に応じて見積もられた集積回路３０１内の配線３２１の消費電流データを記憶する。配線３２１は、その配線長に応じた寄生抵抗及び寄生容量を有し、その寄生抵抗及び寄生容量に応じた電流を消費する。例えば、基本回路セル３１１〜３１３が動作すると、その基本回路セル３１１〜３１３の出力に接続される配線３２１において電流が消費される。
【０００５】
消費電流解析部９０６は、各基本回路セル３１１〜３１３の動作数Ｎ２及び記憶手段９０８に記憶された各基本回路セルの消費電流データを乗算し、第１の合計消費電流を演算する。さらに、消費電流解析部９０６は、集積回路３０１の論理設計データ９０１内の配線データ及び記憶手段９０７に記憶された配線の消費電流データに応じて第２の合計消費電流を演算する。そして、消費電流解析部９０６は、上記の第１の合計消費電流及び第２の合計消費電流を加算し、第３の合計消費電流を消費電流データ記憶手段９０９へ出力して記録する。
【０００６】
【発明が解決しようとする課題】
上記の消費電流演算方法によれば、ある一定の期間の消費電流を演算することはできるが、集積回路３０１の内部状態に応じた消費電流を演算することができない。集積回路３０１をより低消費電流とするためには、集積回路３０１の内部論理状態を詳細に解析することが不可欠である。例えば、ある内部論理状態信号がアクティブ状態の時のある機能ブロックまたは全体の電流を演算、解析し、より低消費電流の論理設計データを作成していくことが大切である。
【０００７】
本発明の目的は、集積回路内の一又は複数の内部信号の論理条件に応じた集積回路の消費電流又は消費電力を演算することである。
【０００８】
【課題を解決するための手段】
本発明の一観点によれば、消費電流又は消費電力を見積もる集積回路内の一又は複数の内部信号の論理条件を入力する条件入力手段と、集積回路内の各基本回路セルに対して見積もられた１回の動作当たりの消費電流データ又は消費電力データを記憶する記憶手段と、集積回路の論理設計データ及びテストベンチで論理シミュレーションし、条件入力手段により入力された内部信号の論理条件に応じた集積回路内の各基本回路セルの動作数を出力するシミュレータと、シミュレータが出力する各基本回路セルの動作数及び記憶手段に記憶された各基本回路セルの消費電流データ又は消費電力データに応じて合計消費電流又は合計消費電力を出力する出力手段とを有する消費電流又は消費電力演算装置が提供される。
【０００９】
集積回路内の内部信号の論理条件に応じて消費電流等を演算できるので、内部信号の論理条件と消費電流等との関係を把握することができる。これにより、無駄に電流等を消費している基本回路セルを特定することができるので、その基本回路セルの論理設計データの修正を行えば、集積回路の低消費電流化又は低消費電力化を容易に推進することができる。
【００１０】
【発明の実施の形態】
図１（Ａ）は、本発明の実施形態により消費電流を演算する対象である集積回路１００の例を示す。集積回路１００は、例えば携帯電話用集積回路であり、複数の機能ブロック１０１〜１０４を有する。各機能ブロック１０１〜１０４は、一又は複数の基本回路セル３１１〜３１３（図３）を含む。機能ブロック１０１はセルサーチャー、機能ブロック１０２はパスサーチャー、機能ブロック１０３は復調回路、機能ブロック１０４は制御回路である。集積回路１００は、受信データＤＴを入力する。制御回路１０４は、内部信号Ｓ１によりセルサーチャー１０１の動作を制御し、内部信号Ｓ２によりパスサーチャー１０２の動作を制御し、内部信号Ｓ３により復調回路１０３の動作を制御する。
【００１１】
図１（Ｂ）は、上記の集積回路１００の動作を説明するためのタイミングチャートである。受信データＤＴは、そのデータサイクル（クロック）に応じたパターン数（例えば０〜３０００）が入力される。セルサーチャー内部信号Ｓ１がアクティブ（ハイレベル）状態のときに、セルサーチャー１０１が動作する。パスサーチャー内部信号Ｓ２がアクティブ（ハイレベル）状態のときに、パスサーチャー１０２が動作する。復調回路内部信号Ｓ３がアクティブ（ハイレベル）状態のときに、復調回路１０３が動作する。セルサーチャー消費電流Ｉ１はセルサーチャー１０１の消費電流を示し、パスサーチャー消費電流Ｉ２はパスサーチャー１０２の消費電流を示す。
【００１２】
携帯電話用集積回路１００の電源を入れると、時刻ｔ１において、受信データＤＴのパターン数「０」から入力が開始する。次に、時刻ｔ２において、制御回路１０４が内部信号Ｓ１をアクティブ状態にする。セルサーチャー１０１は、その内部信号Ｓ１を入力すると、動作を開始する。具体的には、セルサーチャー１０１は、自己の携帯電話（移動局）が複数の基地局のうちから一番感度良くデータＤＴを受信する基地局を、通信すべき基地局として選択する。
【００１３】
制御回路１０４は、基地局が見つかると、時刻ｔ３において、内部信号Ｓ１をネガティブ状態にし、内部信号Ｓ２をアクティブ状態にする。内部信号Ｓ１がネガティブになると、セルサーチャー１０１は動作を停止する。内部信号Ｓ２がアクティブになると、パスサーチャー１０２は動作を開始する。具体的には、パスサーチャー１０２は、自己の携帯電話が１つの基地局から受信する複数のパスを検出する。
【００１４】
次に、時刻ｔ４において、制御回路１０４が内部信号Ｓ３をアクティブ状態にすると、復調回路１０３は動作を開始する。具体的には、復調回路１０３は、上記の検出された各パスの遅延時間に応じて各パスの受信データＤＴを合成して復調する。
【００１５】
次に、時刻ｔ５において、制御回路１０４は、内部信号Ｓ２及びＳ３をネガティブ状態にする。内部信号Ｓ２がネガティブになるとパスサーチャー１０２が動作を停止し、内部信号Ｓ３がネガティブになると復調回路１０３が動作を停止する。
【００１６】
例えば、受信データＤＴのパターン数「０」〜「３０００」までの範囲ｔ１〜ｔ６を指定して、セルサーチャーの消費電流Ｉ１及びパスサーチャーの消費電流Ｉ２をシミュレーションにより算出することができる。セルサーチャーの消費電流Ｉ１は、内部信号Ｓ１がアクティブのときに消費され、ネガティブのときには破線Ｉ１１のようにほぼ０になるのが理想的である。同様に、パスサーチャーの消費電流Ｉ２は、内部信号Ｓ２がアクティブのときに消費され、ネガティブのときには破線Ｉ１２のようにほぼ０になるのが理想的である。しかし、集積回路１００の設計方法によっては、内部信号Ｓ１がネガティブであるのに、セルサーチャー１０１内の一部の基本回路セルが無駄に電流Ｉ１を消費していることがある。同様に、内部信号Ｓ２がネガティブであるのに、パスサーチャー１０２内の一部の基本回路セルが無駄に電流Ｉ２を消費していることがある。すなわち、内部信号Ｓ１〜Ｓ３により、機能ブロック１０１〜１０３の動作停止が指示されているのに、内部の一部の基本回路セルが無駄に動作してしまっていることがある。これは、集積回路１００内の基本回路セルの個数が膨大な数のために生じる問題である。
【００１７】
本実施形態では、受信データＤＴのパターン数の範囲の他に、内部信号Ｓ１〜Ｓ３の論理状態を指定して、消費電流を算出することができる。また、各機能ブロック１０１〜１０４を測定対象として指定して、各機能ブロック１０１〜１０４の消費電流を算出することができる。例えば、内部信号Ｓ１がネガティブのときの消費電流Ｉ１がほぼ０か否かを調べたり、内部信号Ｓ２がネガティブのときの消費電流Ｉ２がほぼ０か否かを調べることができる。そのときの消費電流Ｉ１及びＩ２がほぼ０になっていない場合には、セルサーチャー１０１及びパスサーチャー１０２内に無駄に動作している基本回路セルがあることを意味するので、集積回路１００の設計修正を行い、無駄な動作をなくすことができる。これにより、消費電流を減らし、集積回路１００の消費電力を減らすことができる。携帯電話においては、待ち受け状態での動作時間を長くすることの要求が極めて強い。内部信号の論理状態に応じて、消費電流を算出できれば、容易に集積回路１００の低消費電力化を図ることができる。なお、内部信号がネガティブのときのみならず、アクティブのときの消費電流を算出することもできる。
【００１８】
図２は、本実施形態による消費電流（消費電力）演算装置を示す。データ２０１として、集積回路の論理設計データ及びテストベンチ（入力テストデータ）が用意される。論理設計データは、例えば、ＲＴＬ（ｒｅｇｉｓｔｅｒ　ｔｒａｎｓｆｅｒ　ｌｅｖｅｌ）、ゲートレベルネットリスト又はこれらの混合ネットリストである。図３に示すように、集積回路３０１は、基本回路セル３１１〜３１３を有し、入力データＤＴ及びクロック信号ＣＬＫを入力する。例えば、基本回路セル３１１はＮＡＮＤ（否定論理積）回路、基本回路セル３１２はＮＯＲ（否定論理和）回路、基本回路セル３１３はフリップフロップである。各基本回路セル３１１〜３１３は、配線３２１により接続される。上記の論理設計データは、例えばこの集積回路３０１の情報をＣＡＤ（ｃｏｍｐｕｔｅｒ−ａｉｄｅｄ　ｄｅｓｉｇｎ）により生成したデータである。
【００１９】
論理シミュレータ２０２は、論理設計データ及びテストベンチ２０１を入力して論理シミュレーションを行い、各基本回路セル３１１〜３１３単位の動作数（スイッチング数）Ｎ１及び内部信号ＩＮＴを出力する。測定範囲指定データ２０５として、ユーザは時間又はパターン数（入力データＤＴのサイクル）の測定範囲と共に、内部信号ＩＮＴの論理条件を指定し、動作数演算部２０３に入力する。動作数演算部２０３は、測定範囲指定データ２０５に応じて、動作数Ｎ１のうちの所定範囲内の動作数Ｎ２を論理動作数データ記憶手段２０４に記憶し、消費電流解析部２０６へ出力する。すなわち、動作数演算部２０３は、指定された時間又はパターン数のみならず、指定された内部信号ＩＮＴの論理条件に応じた集積回路内の各基本回路セルの動作数Ｎ２を出力する。
【００２０】
基本回路セル電流データ記憶手段２０８は、集積回路３０１内の各基本回路セル３１１〜３１３に対して見積もられた１回の動作当たりの消費電流データを記憶する。配線データ記憶手段２０７は、配線長に応じて見積もられた集積回路３０１内の配線３２１の消費電流データを記憶する。配線３２１は、その配線長に応じた寄生抵抗及び寄生容量を有し、その寄生抵抗及び寄生容量に応じた電流を消費する。例えば、基本回路セル３１１〜３１３が動作すると、その基本回路セル３１１〜３１３の出力に接続される配線３２１において電流が消費される。
【００２１】
消費電流解析部２０６は、各基本回路セル３１１〜３１３の動作数Ｎ２及び記憶手段２０８に記憶された各基本回路セルの消費電流データを乗算し、第１の合計消費電流を演算する。さらに、消費電流解析部２０６は、集積回路３０１の論理設計データ２０１内の配線データ及び記憶手段２０７に記憶された配線の消費電流データに応じて第２の合計消費電流を演算する。そして、消費電流解析部２０６は、上記の第１の合計消費電流及び第２の合計消費電流を加算し、第３の合計消費電流を消費電流データ記憶手段２０９へ出力して記録する。
【００２２】
なお、解析部２０６は、上記の第３の合計消費電流に電源電圧を乗じることにより、合計消費電力を算出することができる。また、基本回路セル電流データ記憶手段２０８及び配線データ記憶手段２０７内の消費電流の代わりに、消費電力を記憶させたり、消費電流及び消費電力の両方を記憶させてもよい。その場合、解析部２０６は、記憶手段２０７及び２０８から消費電力を読み出して動作数Ｎ２に乗じれば、合計消費電力を算出することができる。すなわち、本実施形態によれば、消費電流及び消費電力のいずれも算出することができる。
【００２３】
図４は、内部信号の論理状態の指定及び機能ブロックの指定方法を示す。集積回路４０１は、例えば、制御回路ＣＮＴ、加減算器ＡＬＵ及び乗算器ＭＵＬを有する。制御回路ＣＮＴは、内部信号ｉｎｔｅｒ＿ｓｉｇ＿Ａにより加減算器ＡＬＵの動作を指示し、内部信号ｉｎｔｅｒ＿ｓｉｇ＿Ｂにより乗算器ＭＵＬの動作を指示する。
【００２４】
ユーザは、例えば図２の測定範囲指定データ２０５として以下の内容のファイルを作成することができる。
2004094486.tif 000003
【００２５】
上記のファイルの第１行は、消費電流の測定期間を指定するための宣言文である。第２行及び第３行は、内部信号ｉｎｔｅｒ＿ｓｉｇ＿Ａがハイレベル（アクティブ）であるときの加減算器ＡＬＵの消費電流を算出せよとの命令文である。同様に、複数の内部信号ｉｎｔｅｒ＿ｓｉｇ＿Ａ及びｉｎｔｅｒ＿ｓｉｇ＿Ｂの論理条件を指定し、複数の内部信号の論理条件に応じた各基本回路セルの動作数及び消費電流を算出させることもできる。
【００２６】
図５は、上記の測定範囲指定に応じた論理動作数ファイルの作成方法を示す。内部信号ｉｎｔｅｒ＿ｓｉｇ＿Ａは、２値論理信号である。内部信号ｉｎｔｅｒ＿ｓｉｇ＿Ａがハイレベルのときの消費電流を算出することが指示されている。この際、動作数情報Ｎ１（図２）は、内部信号ｉｎｔｅｒ＿ｓｉｇ＿Ａがハイレベルの期間が有効であり、ローレベルの期間が無効である。図２の動作数演算部２０３は、動作数情報Ｎ１のうちの内部信号ｉｎｔｅｒ＿ｓｉｇ＿Ａがハイベルのときの動作数情報Ｎ２を出力する。
【００２７】
動作数情報Ｎ２は、機能ブロック（制御回路ＣＮＴ、加減算器ＡＬＵ及び乗算器ＭＵＬ）毎の動作数情報５０１〜５０３を有する。動作数情報５０１は、制御回路ＣＮＴの動作数情報であり、例えば制御回路ＣＮＴ内の基本回路セル「ＡＡＡＡ」の動作数が３８９、基本回路セル「ＢＢＢＢ」の動作数が１３２である。動作数情報５０２は、加減算器ＡＬＵの動作数情報であり、例えば加減算器ＡＬＵ内の基本回路セル「ＡＡＡＡ」の動作数が９８７、基本回路セル「ＢＢＢＢ」の動作数が８９９、基本回路セル「ＣＣＣＣ」の動作数が８８８である。動作数情報５０３は、乗算器ＭＵＬの動作数情報であり、例えば乗算器ＭＵＬ内の基本回路セル「ＡＡＡＡ」の動作数が６７２、基本回路セル「ＢＢＢＢ」の動作数が５４５、基本回路セル「ＣＣＣＣ」の動作数が５６６である。
【００２８】
上記のファイル内容により加減算器ＡＬＵの機能ブロックのみの消費電流算出が指示されているので、それ以外の機能ブロックである制御回路ＣＮＴの各基本回路セルの動作数情報５０１及び乗算器ＭＵＬの各基本回路セルの動作数情報５０３をすべて０に置き換える。その後、この動作数情報Ｎ２を消費電流解析部２０６（図２）に出力する。消費電流解析部２０６は、内部信号ｉｎｔｅｒ＿ｓｉｇ＿Ａがハイレベルの際の加減算器ＡＬＵの消費電流を算出することができる。
【００２９】
図６は、上記の動作数Ｎ２を算出する処理を示すフローチャートである。ステップＳ６０１では、図２の測定範囲データ２０５及び論理設計データ及びテストベンチ２０１を入力する。次に、ステップＳ６０２では、内部信号ＩＮＴの指定があるか否かをチェックする。指定があればステップＳ６０３へ進み、指定がなければステップＳ６０４へ進む。ステップＳ６０３では、内部信号ＩＮＴをモニタし、動作数Ｎ１のカウント範囲を特定する。例えば、内部信号ｉｎｔｅｒ＿ｓｉｇ＿Ａがハイレベルの範囲を特定する。次に、ステップＳ６０４では、指定時間又はパターン数に応じて、動作数カウント範囲を特定する。例えば、図１（Ｂ）のパターン数「０」〜「３０００」の範囲を特定する。
【００３０】
次に、ステップＳ６０５では、消費電流測定ブロックの指定があるか否かをチェックする。例えば、図４の加減算器ＡＬＵの機能ブロックの指定を行うことができる。指定があればステップＳ６０６へ進み、指定がなければステップＳ６０７へ進む。ステップＳ６０６では、対象機能ブロックのみの動作数をカウントし、その他の機能ブロックの動作数を“０”に書き換え、動作数データ記憶手段２０４に記録する。ステップＳ６０７では、全機能ブロックの動作数をカウントし、動作数データ記憶手段２０４に記録する。
【００３１】
図７は、消費電流を算出する処理を示すフローチャートである。図６の処理を行った後に、以下の処理を行う。ステップＳ７０１では、図２の論理設計データ及びテストベント２０１、動作数データ記憶手段２０４のデータ、配線データ記憶手段２０７のデータ及び基本回路セル電流データ２０８のデータを入力する。次に、ステップＳ７０２では、各基本回路セルの消費電流を算出する。具体的には、動作数データ記憶手段２０４の動作数データ及び基本回路セル電流データ記憶手段２０８の消費電流データを乗じることにより、各基本回路セルの消費電流を算出する。次に、ステップＳ７０３では、配線の充放電による消費電流を算出する。具体的には、論理設計データ２０１及び配線データ２０７の消費電流データを乗じることにより配線の消費電流を算出する。次に、ステップＳ７０４では、すべての論理設計データ及び配線データについて算出したか否かをチェックする。すべて算出していなければステップＳ７０２へ戻り、残りの論理設計データ及び配線データについての処理を繰り返す。すべて算出し終われば、ステップＳ７０５へ進む。ステップＳ７０５では、全体の消費電流を算出し、消費電流データ記憶手段２０９に記録する。具体的には、上記で算出した各基本回路セルの消費電流及び各配線の消費電流を加算することにより全体の消費電流を算出する。
【００３２】
図２の消費電流演算装置は、ハードウエアで構成してもよいし、ソフトウエアで構成してもよい。以下、ソフトウエアで構成する場合を説明する。
【００３３】
図８は、消費電流（消費電力）演算プログラムを実行させるためのコンピュータのハードウエア構成図である。バス８１１には、中央処理装置（ＣＰＵ）８１２、ＲＯＭ８１３、ＲＡＭ８１４、ネットワークインタフェース８１５、入力装置８１６、出力装置８１７及び外部記憶装置８１８が接続されている。
【００３４】
ＣＰＵ８１２は、データの処理及び演算を行うと共に、バス８１１を介して接続された上記の構成ユニットを制御するものである。ＲＯＭ８１３には、予めブートプログラムが記憶されており、このブートプログラムをＣＰＵ８１２が実行することにより、コンピュータが起動する。外部記憶装置８１８にコンピュータプログラムが記憶されており、そのコンピュータプログラムがＲＡＭ８１４にコピーされ、ＣＰＵ８１２により実行される。このコンピュータは、コンピュータプログラムを実行することにより、図６及び図７に示すフローチャート等の処理を行う。
【００３５】
外部記憶装置８１８は、例えばハードディスク記憶装置等であり、電源を切っても記憶内容が消えない。外部記憶装置８１８は、コンピュータプログラム及び論理設計データ等を記録媒体に記録したり、記録媒体からコンピュータプログラム及び論理設計データ等を読み出すことができる。外部記憶装置８１８には、図２のデータ２０１及び２０５、記憶手段２０４，２０７，２０８，２０９のデータを記憶させることができる。
【００３６】
ネットワークインタフェース８１５は、インターネット等のネットワークに対してコンピュータプログラム及び論理設計データ等を入出力することができる。入力装置８１６は、例えばキーボード及びポインティングデバイス（マウス）等であり、各種指定又は入力等を行うことができる。出力装置８１７は、ディスプレイ及びプリンタ等である。
【００３７】
本実施形態は、コンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ−ＲＯＭ等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びプログラムプロダクトは、本発明の範疇に含まれる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【００３８】
本実施形態によれば、消費電流又は消費電力を見積もる集積回路内の一又は複数の内部信号の論理条件を入力指定することができる。集積回路の論理設計データ及びテストベンチで論理シミュレーションし、入力指定された内部信号の論理条件に応じた集積回路内の各基本回路セルの動作数を出力することができる。その各基本回路セルの動作数及び記憶手段２０８に記憶された各基本回路セルの消費電流データ又は消費電力データに応じて合計消費電流又は合計消費電力を出力する。
【００３９】
集積回路内の内部信号の論理条件に応じて消費電流等を演算できるので、内部信号の論理条件と消費電流等との関係を把握することができる。これにより、無駄に電流等を消費している基本回路セルを特定することができるので、その基本回路セルの論理設計データの修正を行えば、集積回路の低消費電流化又は低消費電力化を容易に推進することができる。
【００４０】
なお、本実施形態は、消費電流を算出するのみならず、同様に消費電力を算出することもできる。消費電流に電源電圧を乗じることにより、消費電力を算出することができる。また、基本回路セル電流データ記憶手段２０８及び配線データ記憶手段２０７に消費電力を記憶させ、記憶手段２０７及び２０８から消費電力を読み出して動作数Ｎ２に乗じれば、合計消費電力を算出することができる。
【００４１】
上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００４２】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
（付記１）消費電流又は消費電力を見積もる集積回路内の一又は複数の内部信号の論理条件を入力する条件入力手段と、
前記集積回路内の各基本回路セルに対して見積もられた１回の動作当たりの消費電流データ又は消費電力データを記憶する記憶手段と、
前記集積回路の論理設計データ及びテストベンチで論理シミュレーションし、前記条件入力手段により入力された内部信号の論理条件に応じた前記集積回路内の各基本回路セルの動作数を出力するシミュレータと、
前記シミュレータが出力する各基本回路セルの動作数及び前記記憶手段に記憶された各基本回路セルの消費電流データ又は消費電力データに応じて合計消費電流又は合計消費電力を出力する出力手段と
を有する消費電流又は消費電力演算装置。
（付記２）さらに、前記記憶手段は、配線長に応じて見積もられた前記集積回路内の配線の消費電流データ又は消費電力データを記憶し、
前記出力手段は、前記集積回路の論理設計データ内の配線データ及び前記記憶手段に記憶された配線の消費電流データ又は消費電力データに応じて合計消費電流又は合計消費電力を出力する付記１記載の消費電流又は消費電力演算装置。
（付記３）前記条件入力手段は、消費電流又は消費電力を見積もる集積回路内の複数の内部信号の論理条件を入力し、
前記シミュレータは、前記条件入力手段により入力された複数の内部信号の論理条件に応じた各基本回路セルの動作数を出力する付記１又は２記載の消費電流又は消費電力演算装置。
（付記４）前記シミュレータは、前記条件入力手段により入力された内部信号の論理条件に応じて基本回路セル単位の動作数を出力する付記１〜３のいずれか１項に記載の消費電流又は消費電力演算装置。
（付記５）前記条件入力手段は、消費電流又は消費電力を見積もる集積回路内の一又は複数の内部信号のアクティブ状態を論理条件として入力する付記１〜４のいずれか１項に記載の消費電流又は消費電力演算装置。
（付記６）前記条件入力手段は、消費電流又は消費電力を見積もる集積回路内の一又は複数の内部信号のネガティブ状態を論理条件として入力する付記１〜４のいずれか１項に記載の消費電流又は消費電力演算装置。
（付記７）前記条件入力手段は、一又は複数の基本回路セルを含む機能ブロック毎に消費電流又は消費電力の演算対象ブロックとして指定入力することができ、
前記シミュレータは、前記演算対象ブロック以外の機能ブロック内の基本回路セルの動作数を０として出力する付記１〜６のいずれか１項に記載の消費電流又は消費電力演算装置。
（付記８）前記シミュレータは、
前記集積回路の論理設計データ及びテストベンチで論理シミュレーションして各基本回路セルの第１の動作数を出力する手段と、
前記各基本回路セルの第１の動作数及び前記条件入力手段により入力された内部信号の論理条件に応じて各基本回路セルの第２の動作数を出力する手段とを有する付記１〜７のいずれか１項に記載の消費電流又は消費電力演算装置。
（付記９）前記条件入力手段は、さらに時間又は入力データサイクルの条件を入力することができ、
前記シミュレータは、前記条件入力手段により入力された時間又は入力データサイクルの条件に応じた各基本回路セルの動作数を出力する付記１〜８のいずれか１項に記載の消費電流又は消費電力演算装置。
（付記１０）消費電流又は消費電力を見積もる集積回路内の一又は複数の内部信号の論理条件を入力する条件入力手順と、
前記集積回路の論理設計データ及びテストベンチで論理シミュレーションし、前記入力された内部信号の論理条件に応じた前記集積回路内の各基本回路セルの動作数を出力するシミュレーション手順と、
前記集積回路内の各基本回路セルに対して見積もられた１回の動作当たりの消費電流データ又は消費電力データを記憶手段から読み出し、前記出力された各基本回路セルの動作数及び前記読み出した各基本回路セルの消費電流データ又は消費電力データに応じて合計消費電流又は合計消費電力を出力する出力手順と
をコンピュータに実行させるためのプログラム。
（付記１１）消費電流又は消費電力を見積もる集積回路内の一又は複数の内部信号の論理条件を入力する条件入力ステップと、
前記集積回路の論理設計データ及びテストベンチで論理シミュレーションし、前記入力された内部信号の論理条件に応じた前記集積回路内の各基本回路セルの動作数を出力するシミュレーションステップと、
前記集積回路内の各基本回路セルに対して見積もられた１回の動作当たりの消費電流データ又は消費電力データを記憶手段から読み出し、前記出力された各基本回路セルの動作数及び前記読み出した各基本回路セルの消費電流データ又は消費電力データに応じて合計消費電流又は合計消費電力を出力する出力ステップとを有する消費電流又は消費電力演算方法。
【００４３】
【発明の効果】
以上説明したように、集積回路内の内部信号の論理条件に応じて消費電流等を演算できるので、内部信号の論理条件と消費電流等との関係を把握することができる。これにより、無駄に電流等を消費している基本回路セルを特定することができるので、その基本回路セルの論理設計データの修正を行えば、集積回路の低消費電流化又は低消費電力化を容易に推進することができる。
【図面の簡単な説明】
【図１】図１（Ａ）は本発明の実施形態により消費電流を演算する対象である集積回路の例を示す図であり、図１（Ｂ）は集積回路の動作を説明するためのタイミングチャートである。
【図２】本実施形態による消費電流（消費電力）演算装置を示すブロック図である。
【図３】複数の基本回路セルを含む集積回路の例を示す図である。
【図４】内部信号の論理状態の指定及び機能ブロックの指定方法を示す図である。
【図５】論理動作数ファイルの作成方法を示す図である。
【図６】動作数を算出する処理を示すフローチャートである。
【図７】消費電流を算出する処理を示すフローチャートである。
【図８】消費電流（消費電力）演算プログラムを実行させるためのコンピュータのハードウエア構成図である。
【図９】従来技術による消費電流演算装置を示す図である。
【符号の説明】
１００　集積回路
１０１　セルサーチャー
１０２　パスサーチャー
１０３　復調回路
１０４　制御回路
２０１　論理設計データ及びテストベンチ
２０２　論理シミュレータ
２０３　動作数演算部
２０４　論理動作数記憶手段
２０５　測定範囲指定データ
２０６　消費電流解析部
２０７　配線データ記憶手段
２０８　基本回路セル電流データ記憶手段
２０９　消費電流データ記憶手段
３０１　集積回路
３１１〜３１３　基本回路セル
３２１　配線
４０１　集積回路
８１１　バス
８１２　ＣＰＵ
８１３　ＲＯＭ
８１４　ＲＡＭ
８１５　ネットワークインタフェース
８１６　入力装置
８１７　出力装置
８１８　外部記憶装置
９０１　論理設計データ及びテストベンチ
９０２　論理シミュレータ
９０３　動作数演算部
９０４　論理動作数記憶手段
９０５　測定範囲指定データ
９０６　消費電流解析部
９０７　配線データ記憶手段
９０８　基本回路セル電流データ記憶手段
２０９　消費電流データ記憶手段
【図１】
2004094486.tif 000004
【図２】
2004094486.tif 000005
【図３】
2004094486.tif 000006
【図４】
2004094486.tif 000007
【図５】
2004094486.tif 000008
【図６】
2004094486.tif 000009
【図７】
2004094486.tif 000010
【図８】
2004094486.tif 000011
【図９】
2004094486.tif 000012