(57)【要約】【課題】検査箇所の高さ方向の情報が得られる半導体検査装置及び検査方法、その利用を含む半導体装置を提供する。【解決手段】検査光発生機構１２１は、ウェハ１０上の検査箇所に入射角度Ａ１を有して検査光Ｌｉｎ１を照射する。検査光発生機構１２２は、ウェハ１０上の検査箇所に入射角度Ａ２を有して検査光Ｌｉｎ２を照射する。ウェハ１０上からの検査光Ｌｉｎ１の反射光Ｌｒｅ１を検出する検出機構１３１、検査光Ｌｉｎ２の反射光Ｌｒｅ２を検出する検出機構１３２が設けられている。演算制御機構１４は、検出機構１３１で得られた反射光量のデータと検出機構１３２で得られた反射光量のデータとの差の比に応じて相対的に上記検査箇所の状態を検査する。すなわち、演算制御機構１４は、検出機構１３１と１３２で得た光強度の違いによって検査箇所に存在する凹凸差の大きさ、つまり高さを含む情報を得る。【選択図】    図１
2004301719.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハが水平に載置されＸ，Ｙ方向に移動可能なステージと、
前記半導体ウェハ上の検査箇所に第１の入射角度を有して第１の検査光を照射する第１検査光発生機構と、
前記半導体ウェハ上からの前記第１の検査光の反射光を検出する第１検出機構と、
前記半導体ウェハ上の前記検査箇所に第２の入射角度を有して第２の検査光を照射する第２検査光発生機構と、
前記半導体ウェハ上からの前記第２の検査光の反射光を検出する第２検出機構と、
前記第１検出機構で得られた反射光量のデータと前記第２検出機構で得られた反射光量のデータとの差の比に応じて相対的に前記検査箇所の状態を検査する演算制御機構と、
を具備したことを特徴とする半導体検査装置。
【請求項２】
前記演算制御機構により前記検査箇所の凹凸差の大きさを測定または評価することを特徴とする請求項１記載の半導体検査装置。
【請求項３】
前記第１検査光発生機構と前記第２検査光発生機構はそれぞれ排他的に動作させることを特徴とする請求項１または２記載の半導体検査装置。
【請求項４】
半導体ウェハが水平を保ちつつＸ，Ｙいずれかの方向に移動する工程と、
前記半導体ウェハの移動に伴う検査箇所にそれぞれ所定のタイミングで異なる入射角度の検査光を照射させる工程と、
前記検査光それぞれの正反射方向に対面させた受光部で捉えた光強度の差に応じて少なくとも前記検査箇所の凹凸差の大きさを含む情報を得る検査工程と、
を含むことを特徴とする半導体検査方法。
【請求項５】
前記検査工程は、前記半導体ウェハのスクライブライン領域を隔てて隣り合う所定パターンの検査箇所どうしを比較し、比較結果が所定範囲以内であるか否かで前記検査箇所の異常の有無を判定することを特徴とする請求項４記載の半導体検査方法。
【請求項６】
前記検査工程は、前記検査箇所の凹凸差の大きさを含む情報に規定範囲を設け、前記規定範囲以内であるか否かで前記検査箇所の異常の有無を判定することを特徴とする請求項４記載の半導体検査方法。
【請求項７】
前記検査箇所に異常が判定されたとき、前記検査箇所を含む所定パターン領域とは別の所定パターン領域に検査箇所を移動させることを特徴とする請求項４〜６いずれか一つに記載の半導体検査方法。
【請求項８】
前記請求項４〜７いずれかに記載の半導体検査方法の利用を含んで形成されたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置製造に係り、特に、半導体ウェハにおけるパターン欠陥や異物の付着などの異常を検出するための半導体検査装置及び検査方法、その利用を含む半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩの多機能化に伴い、チップ製品は大規模集積化、デザインルールの縮小化が常に要求される。そして、ロジック製品やメモリ製品等、ある用途に応じたチップ製品をその時のデザインルールで半導体ウェハ一枚からなるべく多数確保する必要がある。かつ、各々性能を均一化し高歩留まりで量産化しなければならない。
【０００３】
ＬＳＩ製造に必要なレチクルのパターンは、半導体ウェハ（以下、ウェハともいう）に例えば縮小投影露光される。すなわち、所定のレチクルがセットされた縮小投影露光装置は、ウェハ上の被投影領域を次々と移動させながら繰り返しパターンを投影露光する。これにより、ウェハ内に所定個数分の集積回路チップ領域を取得する。スクライブライン領域内には、露光すべき複数種類のパターンが合わせ込まれる。その間、成膜工程やエッチング工程、洗浄工程等様々な処理工程の実施を経てチップ製品を完成させる。
【０００４】
ＬＳＩ製造のプロセスにおける最適化条件の模索やプロセスコントロールに影響してウェハ内の欠陥は増減する。露光パターンの不具合に起因するパターン欠陥やパーティクル発生によるウェハ上への異物付着の検査は、一般には比較検査で達成される。すなわち、隣り合う集積回路チップ領域の同一パターン領域の画像を取り込んで比較検査する。その他、画像ではなく、単なる検査光の乱反射を捉えて異物付着等の欠陥を検出する技術もある。
【０００５】
【発明が解決しようとする課題】
上記画像を取り込んでの比較検査は、検査倍率や検査モードによって検査速度が異なり、検査レシピによっては製造ラインの実質効率が低下する懸念がある。一方、上記検査光の乱反射を捉えて異物付着等の欠陥を検出する技術は、検査光の受光感度に左右され、欠陥として認識する必要のない箇所まで欠陥検出する可能性がある。欠陥としての異物は高さ方向の情報が重要であるにもかかわらず、高さ方向の情報が得られないのが現状である。
本発明は、上記のような事情を考慮してなされたもので、検査箇所の高さ方向の情報が得られる半導体検査装置及び検査方法、半導体装置を提供しようとするものである。
【０００６】
【課題を解決するための手段】
本発明に係る半導体検査装置は、半導体ウェハが水平に載置されＸ，Ｙ方向に移動可能なステージと、前記半導体ウェハ上の検査箇所に第１の入射角度を有して第１の検査光を照射する第１検査光発生機構と、前記半導体ウェハ上からの前記第１の検査光の反射光を検出する第１検出機構と、前記半導体ウェハ上の前記検査箇所に第２の入射角度を有して第２の検査光を照射する第２検査光発生機構と、前記半導体ウェハ上からの前記第２の検査光の反射光を検出する第２検出機構と、前記第１検出機構で得られた反射光量のデータと前記第２検出機構で得られた反射光量のデータとの差の比に応じて相対的に前記検査箇所の状態を検査する演算制御機構と、を具備したことを特徴とする。
【０００７】
上記本発明に係る半導体検査装置によれば、第１検査光発生機構及び第１検出機構、第２検査光発生機構及び第２検出機構が設けられる。それぞれ入射角度の違う検査光を用いれば、検査箇所の高さ方向に関する詳細な情報が得られる。
なお、上記本発明に係る半導体検査装置において、好ましくは、前記演算制御機構により前記検査箇所の凹凸差の大きさを測定または評価することを特徴とする。また、前記第１検査光発生機構と前記第２検査光発生機構はそれぞれ排他的に動作させることを特徴とする。これにより、同じ検査光、検出機構を用いて高精度な情報を得ることができる。
【０００８】
本発明に係る半導体検査方法は、半導体ウェハが水平を保ちつつＸ，Ｙいずれかの方向に移動する工程と、前記半導体ウェハの移動に伴う検査箇所にそれぞれ所定のタイミングで異なる入射角度の検査光を照射させる工程と、前記検査光それぞれの正反射方向に対面させた受光部で捉えた光強度の差に応じて少なくとも前記検査箇所の凹凸差の大きさを含む情報を得る検査工程と、を含むことを特徴とする。
【０００９】
上記本発明に係る半導体検査方法によれば、異なる入射角度の検査光を用いるので、検査箇所の高さ方向に関する詳細な情報が得られる。
なお、上記本発明に係る半導体検査方法において、好ましくは、前記検査工程は、前記半導体ウェハのスクライブライン領域を隔てて隣り合う所定パターンの検査箇所どうしを比較し、比較結果が所定範囲以内であるか否かで前記検査箇所の異常の有無を判定することを特徴とする。または、前記検査工程は、前記検査箇所の凹凸差の大きさを含む情報に規定範囲を設け、前記規定範囲以内であるか否かで前記検査箇所の異常の有無を判定することを特徴とする。
あるいは、上記本発明に係る半導体検査方法において、前記検査箇所に異常が判定されたとき、前記検査箇所を含む所定パターン領域とは別の所定パターン領域に検査箇所を移動させることを特徴とする。
【００１０】
本発明の半導体装置は、上記いずれかに記載の半導体検査方法の利用を含んで形成されたことを特徴とする。信頼性を維持しつつ高歩留まりの半導体装置の量産が期待できる。
【００１１】
【発明の実施の形態】
図１は、本発明の第１実施形態に係る半導体検査装置の要部を示すブロック図である。半導体ウェハ１０は半導体プロセス製造途中のものを含み、スクライブライン１０１を隔てて集積回路等の所定パターン領域１０２が繰り返し配置されている。ステージ１１は半導体ウェハ１０が水平に載置されＸ，Ｙ方向に移動可能である。これにより、半導体ウェハ１０上で検査箇所を移動させる。
【００１２】
検査光発生機構１２１は、ウェハ１０上の検査箇所に入射角度Ａ１を有して検査光Ｌｉｎ１を照射する。検査光発生機構１２２は、ウェハ１０上の検査箇所に入射角度Ａ２を有して検査光Ｌｉｎ２を照射する。検査光Ｌｉｎ１及びＬｉｎ２は、例えば共に同じ波長を有するレーザ光で、照射箇所（検査箇所）に影響の出ない波長のものを選ぶ。また、入射角度Ａ１，Ａ２はＡ１＜Ａ２とする。Ａ１、Ａ２はそれぞれ０°〜９０°の範囲から適当な角度を選べばよい。
【００１３】
また、ウェハ１０上からの検査光Ｌｉｎ１の反射光Ｌｒｅ１を検出する検出機構１３１が設けられている。検出機構１３１は、例えば光電子倍増管（ＰＭＴ）である。検出機構１３１は、検査光Ｌｉｎ１が鏡面に照射された際の正反射方向に受光部が対面するように設置されている。さらに、ウェハ１０上からの検査光Ｌｉｎ２の反射光Ｌｒｅ２を検出する検出機構１３２が設けられている。検出機構１３２は、例えば検出機構１３１と同様の光電子倍増管（ＰＭＴ）である。検出機構１３２は、検査光Ｌｉｎ２が鏡面に照射された際の正反射方向に受光部が対面するように設置されている。
【００１４】
演算制御機構１４は、この半導体検査装置の検査方法を設定する機構である。演算制御機構１４は、メモリ部を含み、検出機構１３１で得られた反射光量のデータと検出機構１３２で得られた反射光量のデータとの差の比に応じて相対的に上記検査箇所の状態を検査する。すなわち、演算制御機構１４は、検出機構１３１と１３２で得た光強度の違いによって検査箇所に存在する凹凸差の大きさ、つまり高さを含む情報を得る。
【００１５】
演算制御機構１４は、得られた検査箇所における高さ情報が隣り合う同一の所定パターンによる情報と比較して異常であるか否かを判定する。異常を判定する規定範囲は、製造プロセスを考慮して設定される。入力部１５により変更設定できるようにしてもよい。これにより、検査箇所に欠陥や異物等がないか検査することができる。表示部１６は、演算制御機構１４にて得られる異常箇所を例えばウェハ上のマップで表示する。
【００１６】
また、演算制御機構１４で、検査箇所の異常の個数に制限を設け、規定個数に達した場合、その検査箇所を含む所定パターン領域とは別の所定パターン領域に検査箇所を移動させるようにしてもよい。よって、ステージ１１は演算制御機構１４における検査結果によって移動制御されるようにしてもよい。これにより、異常箇所を大量に含むチップ領域について必要以上の検査を避けることが可能である。
【００１７】
図２は、検査光照射及び検出動作のタイミング図である。図３は検査箇所への検査光入射及び反射の概略図である。ステージ１１により、ウェハ１０が水平を保ちつつ所定方向にスキャン移動する。このウェハ１０の移動に伴い検査箇所には、検査光発生機構１２１による検査光Ｌｉｎ１、検査光発生機構１２２による検査光Ｌｉｎ２、それぞれ排他的なタイミングで異なる入射角度で照射される。検査光Ｌｉｎ１は乱反射し、検出機構１３１が反射光Ｌｒｅ１を捉える。検査光Ｌｉｎ２は乱反射し、検出機構１３２が反射光Ｌｒｅ２を捉える。演算制御機構１４は、これら反射光Ｌｒｅ１，Ｌｒｅ２の光強度の差に応じて少なくとも検査箇所の凹凸差の大きさを含む情報を得る。
【００１８】
上記実施形態及び方法によれば、検査光発生機構１２１及び検出機構１３１、検査光発生機構１２２及び検出機構１３２が設けられる。それぞれ入射角度の違う検査光を用いれば、検査箇所の高さ方向に関する詳細な情報が得られる。
【００１９】
図４は、本発明の第２実施形態に係る半導体検査装置の要部を示すブロック図である。図１と同様の箇所には同一の符号を付す。演算制御機構２４は、製造プロセス参照データを取り込む。演算制御機構２４は、図２のように検査光が制御され、検出機構１３１、１３２得られた検査箇所における高さ情報が、製造プロセスと照らし合わせて設定された規定範囲に比べて大きいか否かを判断する。すなわち、隣り合う同一の所定パターンによる情報と比較するのではなく、製造プロセス参照データの情報と比較して検査箇所に存在する凹凸差の大きさ、つまり高さを含む情報が正常であるか否かを判定する。表示部１６は、演算制御機構２４にて得られる異常箇所を例えばウェハ上のマップで表示する。
【００２０】
以上説明したように、本発明によれば、異なる入射角度の検査光を用いて、検査箇所の高さ方向に関する詳細な情報が得られる。好ましくは、検査箇所の凹凸差の大きさを含む情報において規定範囲を設け、規定範囲以外の情報により検査箇所の異常を認識する。また、異常箇所を含むパターン領域を飛ばして別の検査箇所に移動すれば、メモリのオーバーフローを避けられる利点もある。実際のデバイス製品における欠陥検査の最適化に反映させることもできる。これにより、信頼性を維持しつつ高歩留まりの半導体装置の量産に寄与する。この結果、検査箇所の高さ方向の情報が得られる半導体検査装置及び検査方法、また、これを利用した高信頼性の半導体装置を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体検査装置の要部を示すブロック図。
【図２】検査光照射及び検出動作のタイミング図。
【図３】検査箇所への検査光入射及び反射の概略図。
【図４】第２実施形態に係る半導体検査装置の要部を示すブロック図。
【符号の説明】
１０…半導体ウェハ、１０１…スクライブライン、１０２…所定パターン領域、１１…ステージ、１２１，１２２…検査光発生機構、１３１，１３２…検出機構、１４，２４…演算制御機構、１５…入力部、１６…表示部。
【図１】
2004301719.tif 000003
【図２】
2004301719.tif 000004
【図３】
2004301719.tif 000005
【図４】
2004301719.tif 000006