(57)【要約】【課題】ガード溝が半導体充填物で均一に充填された半導体装置を提供する。【解決手段】第１導電型の成長層１２内に、平面形状が細長の直角四角形のガード溝を形成する。このガード溝を仮想的な直角四角形の各辺上に配置してガード溝部２２ｂ１〜２２ｂ４とし、各ガード溝に第２導電型のガード溝内充填物２３ｂを配置してガード領域２４１〜２４４を構成させる。ガード溝がリング形状ではないので、四隅部分が存在せず、ボイドが生じない。また、ガード溝の内部側面と底面の面方位を同じにできるので、ガード溝内充填物２３ｂを均一にエピタキシャル成長させることができる。【選択図】        図１
2004179511.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料で構成され、第１導電型の成長層と、
前記成長層に形成されたガード領域と、
少なくとも第２導電型の拡散層を含む活性領域とを有する半導体装置であって、
前記ガード領域は、前記成長層に形成された幅の狭い溝であるガード溝と、前記各ガード溝内に配置された半導体結晶から成り、第２導電型のガード溝内充填物とを有し、
前記ガード溝は、前記活性領域を囲む仮想的な直角四角形の四辺の各辺に少なくとも一本ずつ、互いに非接触に配置された半導体装置。
【請求項２】
リング状の前記ガード領域を複数有し、前記各ガード領域は前記活性領域を同心状に取り囲むように配置された請求項１記載の半導体装置。
【請求項３】
前記ガード領域は、第２導電型の拡散層から成るガード拡散層を有し、
同一の前記仮想的な直角四角形上に位置する前記ガード溝内充填物は、前記ガード拡散層によって互いに電気的に接続された請求項１又は請求項２のいずれか１項記載の半導体装置。
【請求項４】
前記ガード領域の四隅の外周部分には丸みを有する前記ガード拡散層が配置された請求項３記載の半導体装置。
【請求項５】
前記成長層と前記ガード溝内充填物とは同じ半導体単結晶から成る請求項１乃至請求項４のいずれか１項記載の半導体装置。
【請求項６】
前記半導体材料はシリコンであり、
前記各ガード溝は前記成長層表面に対して垂直に掘削され、内部が略直方体形状の形成され、
前記角ガード溝の側面及び底面には、｛１  ０  ０｝面が露出された請求項５記載の半導体装置。
【請求項７】
前記ガード拡散層は、前記ガード溝よりも浅く形成された請求項１乃至請求項６のいずれか１項記載の半導体装置。
【請求項８】
前記活性領域に形成された第２導電型の拡散領域から成るベース拡散層と、
前記ベース拡散層内に形成された第１導電型の拡散層から成るソース拡散層と、
前記ソース拡散層と前記成長層の間に位置する前記ベース拡散層に接触したゲート絶縁膜と、
前記ゲート絶縁膜と接触したゲート電極とを有するＭＯＳトランジスタのセルが、前記活性領域に少なくとも一個以上配置された請求項１乃至請求項７のいずれか１項記載の半導体装置。
【請求項９】
前記活性領域には、前記成長層とショットキー接合を形成するショットキー電極が密着形成された請求項１乃至請求項７のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置にかかり、特に、活性領域を溝内に配置された半導体単結晶で囲んだ半導体装置に関する。
【０００２】
【従来の技術】
図３８は従来技術のＭＯＳＦＥＴ１０１の拡散構造を説明するための平面図であり、図３９は、その一点鎖線で囲んだ部分の拡大図である。
【０００３】
このＭＯＳＦＥＴ１０１は、ｎ型のエピタキシャル層から成り、平面形状が四角形の成長層１１２を有している。一個のＭＯＳＦＥＴ１０１が構成される成長層１１２の略中央位置には、不純物拡散によって形成されたｐ型のベース拡散層１３３が配置されている。
【０００４】
そのベース拡散層１３３を分断するように、細長の活性溝１２２ａが複数本互いに平行に配置されている。ベース拡散層１３３内の位置であって各活性溝１２２ａの片側又は両側に隣接する部分には、不純物拡散によってｎ型のソース拡散層１３９が形成されている。
【０００５】
隣接する二本の活性溝１２２ａの間では、二個のソース拡散層１３９が互いに所定間隔で対向する位置に配置されており、その二個のソース拡散層１３９の間の部分には、不純物拡散によってｐ＋型のオーミック領域１３８が形成されている。
【０００６】
活性溝１２２ａ及びベース拡散層１３３の周囲には、幅が細く、四角リング形状のガード溝１２２ｂが複数本同心状に配置されており、従って、活性溝１２２ａ及びベース拡散層１３３は、各ガード溝１２２ｂによって同心状に取り囲まれた状態になっている。
【０００７】
図４０（ａ）、（ｂ）は、それぞれ図３８のＩ−Ｉ線切断面図とＩＩ−ＩＩ線切断面図である。符号１１１は、ｎ＋型のシリコン単結晶から成る基板であり、成長層１１２は、この基板１１１の一面上に配置されている。該基板１１１の他の面には、金属薄膜から成るドレイン電極１７１が形成されている。
【０００８】
各活性溝１２２ａの内周側面及び底面には、ゲート絶縁膜１５１が形成されている。このゲート絶縁膜１５１で囲まれた領域内は、ポリシリコン材料から成るゲート電極１５８が充填されている。
【０００９】
他方、ガード溝１２２ｂの内周側面及び底面には、ゲート絶縁膜１５１は形成されておらず、各ガード溝１２２ｂの内部は、エピタキシャル法によって成長されたｐ型のシリコン単結晶から成るガード溝内充填物１２３によって充填されている。
【００１０】
ゲート電極１５８やガード溝内充填物１２３の上には、酸化膜１５７が配置されている。この酸化膜１５７は、パターニングにより、ソース拡散層１３９とオーミック領域１３８の上の部分に開口が形成されており、ソース拡散層１３９の一部表面とオーミック領域１３８の一部表面は、その開口底面に露出されている。
【００１１】
それら露出した領域の表面と酸化膜１５７の表面には、金属薄膜から成るソース電極１６１が形成されている。
【００１２】
ベース拡散層１３３は、ソース拡散層１３９よりも下方位置でゲート絶縁膜１５１に接触しており、その接触した部分を反転領域とすると、ソース電極１６１を接地電位に接続し、ドレイン電極１７１に正電圧を印加した状態で、ゲート電極１５８にしきい値電圧以上の正電圧を印加すると、ベース拡散層１３３の反転領域の部分がｎ型に反転し、その反転層によってソース拡散層１３９と成長層１１２とが接続され、電流が流れる。
【００１３】
その状態でゲート電極１５８をソース電極１６１に接続する等、ゲート電極１５８をしきい値電圧以下の電圧にすると、反転層は消滅し、電流は流れなくなる。
【００１４】
この状態では、ベース拡散層１３３と成長層１１２の間のｐｎ接合は逆バイアスされており、ベース拡散層１３３の内部と成長層１１２の内部の両方に空乏層が広がっている。
【００１５】
一般に、ベース拡散層と同じ導電型であって、ベース拡散層を同心状に取り囲むリング形状の半導体領域はガードリングと呼ばれており、このＭＯＳＦＥＴ１０１ではガード溝内充填物１２３がガードリングとして機能し、成長層１１２内を横方向に伸びた空乏層が、ガード溝内充填物１２３に達すると、そのガード溝内充填物１２３から外側に向けて更に空乏層が伸び、空乏層が次々同心状のガード溝内充填物１２３に達して広がることで、ガード溝内充填物１２３が存在しない場合よりも空乏層の広がりが大きくなり、成長層１１２内部の電界強度が緩和されるようになっている。
【００１６】
ここで、本明細書では、｛１  ０  ０｝は、下記面方位、
【数１】
2004179511.tif 000003
【００１７】
の全てを含むものとすると、出願人は、ガード溝１２２ｂ内部にシリコン単結晶を均一に成長させるために、基板１１１に、その表面の面方位が｛１  ０  ０｝のものを用い、基板１１１表面に成長した成長層１１２の表面やガード溝１２２ｂの底面の面方位も｛１  ０  ０｝にした。
【００１８】
一般に、基板１１１には、切り欠き（オリエンテーションフラット）等の方向を示す目印が形成されており、ここでは、その目印によって、ドレイン領域１２２表面の｛１  ０  ０｝方向が分かるようにした。
【００１９】
そして、ガード溝１２２ｂをエッチング法によって掘削するために、ガード溝１２２ｂのパターンを有するレジスト膜を形成する際に、ガード溝１２２ｂのパターンが伸びる方向と、基板１１１の目印とが位置合わせし、ガード溝１２２ｂを形成するパターンが、｛１  ０  ０｝方向に伸びるようにした。
【００２０】
そして、ガード溝１２２ｂの側面は基板１１１の表面に対して垂直に形成し、且つ、側面同士は互いに平行であるか、互いに直交するようにした。従って、実際にエッチングによって形成されたガード溝１２２ｂの内周側面には｛１  ０  ０｝の面方位の面が露出されている。
【００２１】
底面には、表面と同じ｛１  ０  ０｝面が露出されているから、従って、ガード溝１２２ｂの内部の表面、即ち底面と側面は、全て｛１  ０  ０｝面が露出している。
【００２２】
その結果、ガード溝内充填物１２３を構成するシリコン単結晶は均一に成長し、ガード溝１２２ｂの内部がガード溝内充填物１２３を構成するシリコン単結晶で完全に充填されると考えられる。
【００２３】
しかしながら、ガード溝１２２ｂの四辺を互いに直角に接続すると、ガード溝１２２ｂの四隅部分では、ガード溝内充填物が完全に充填されず、ボイドが生じるという問題がある。
【００２４】
また、完全に充填されたとしても、ガード溝内充填物１２３と成長層１１２との間に形成されるｐｎ接合に直角に曲がった部分が生じ、その部分で耐圧が低くなってしまう。
【００２５】
耐圧低下を防止するためには、ガード溝１２２ｂの四隅部分を一定の曲率半径で曲げ、ガード溝内充填物１２３と成長層１１２の境界で構成されるｐｎ接合の表面部分が直角に曲がらないようにすることが考えられる。
【００２６】
しかしながら、このようにガード溝１２２ｂの四隅に丸みを形成すると、図３９（ｂ）に示すように、ガード溝１２２ｂの、図面横方向に直線状に伸びる部分の側面Ｓ１と、縦方向に直線状に伸びる部分の側面Ｓ２は、面方位が｛１  ０  ０｝になっていても、側面Ｓ１、Ｓ２を接続する曲がった部分では、面方位は｛１  ００｝にはならない。例えば、中間部分の側面Ｓ３は、面方位は｛１  １  ０｝になる。
【００２７】
従って、ガード溝１２２ｂの四辺の直線状の部分と曲がった部分とでは、ガード溝内充填物１２３を構成させるシリコン単結晶の成長速度に差が生じ、ガード溝１２２ｂ内を均一に充填できなくなる。そして、均一に充填できないためにガード溝内充填物１２３の内部にボイドが存在すると、その部分で耐圧が低下し、不良品になってしまう。
【００２８】
【発明が解決しようとする課題】
本発明は上記半導体装置の不都合を解決するために創作されたものであり、その目的は、高耐圧の半導体装置を提供することにある。
【００２９】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、半導体材料で構成され、第１導電型の成長層と、前記成長層に形成されたガード領域と、少なくとも第２導電型の拡散層を含む活性領域とを有する半導体装置であって、前記ガード領域は、前記成長層に形成された幅の狭い溝であるガード溝と、前記各ガード溝内に配置された半導体結晶から成り、第２導電型のガード溝内充填物とを有し、前記ガード溝は、前記活性領域を囲む仮想的な直角四角形の四辺の各辺に少なくとも一本ずつ、互いに非接触に配置された半導体装置である。
請求項２記載の発明は、リング状の前記ガード領域を複数有し、前記各ガード領域は前記活性領域を同心状に取り囲むように配置された請求項１記載の半導体装置である。
請求項３記載の発明は、前記ガード領域は、第２導電型の拡散層から成るガード拡散層を有し、同一の前記仮想的な直角四角形上に位置する前記ガード溝内充填物は、前記ガード拡散層によって互いに電気的に接続された請求項１又は請求項２のいずれか１項記載の半導体装置である。
請求項４記載の発明は、前記ガード領域の四隅の外周部分には丸みを有する前記ガード拡散層が配置された請求項３記載の半導体装置である。
請求項５記載の発明は、前記成長層と前記ガード溝内充填物とは同じ半導体単結晶から成る請求項１乃至請求項４のいずれか１項記載の半導体装置である。
請求項６記載の発明は、前記半導体材料はシリコンであり、前記各ガード溝は前記成長層表面に対して垂直に掘削され、内部が略直方体形状の形成され、前記角ガード溝の側面及び底面には、｛１  ０  ０｝面が露出された請求項５記載の半導体装置である。
請求項７記載の発明は、前記ガード拡散層は、前記ガード溝よりも浅く形成された請求項１乃至請求項６のいずれか１項記載の半導体装置である。
請求項８記載の発明は、前記活性領域に形成された第２導電型の拡散領域から成るベース拡散層と、前記ベース拡散層内に形成された第１導電型の拡散層から成るソース拡散層と、前記ソース拡散層と前記成長層の間に位置する前記ベース拡散層に接触したゲート絶縁膜と、前記ゲート絶縁膜と接触したゲート電極とを有するＭＯＳトランジスタのセルが、前記活性領域に少なくとも一個以上配置された請求項１乃至請求項７のいずれか１項記載の半導体装置である。
請求項９記載の発明は、前記活性領域には、前記成長層とショットキー接合を形成するショットキー電極が密着形成された請求項１乃至請求項７のいずれか１項記載の半導体装置である。
【００３０】
本発明の半導体装置は上記のように構成されており、活性領域を取り囲む仮想的な直角四角形の各辺上に少なくとも一本のガード溝が配置されており、従って、一本のガード領域は、少なくとも四本のガード溝を有している。
【００３１】
各ガード溝の内部は、各ガード溝内にエピタキシャル法によって成長され、成長層とｐｎ接合を形成するガード溝内充填物で充填されている。
【００３２】
各ガード溝の成長層表面に位置する開口部分の平面形状は細長い長方形形状であり、その長方形と垂直な方向のガード溝の断面は、深さ方向が長い長方形であり、従って、各ガード溝は直方体形状になっている。
【００３３】
従って、一のガード溝内周の一側面の面方位が｛１  ０  ０｝面である場合、他の三本を含み、全てのガード溝の内周の側面の面方位は｛１  ０  ０｝面になる。また、底面は成長層の表面に対して平行に形成されるから、成長層の表面が｛１  ０  ０｝面である場合は、底面の面方位も｛１  ０  ０｝面になる。
本発明では｛１  ０  ０｝面は、実質的に｛１  ０  ０｝面であればよく、｛１  ０  ０｝面から±１ｄｅｇ以下の範囲で傾いた面も、｛１  １  １｝面に含まれる。
【００３４】
【発明の実施の形態】
＜第一例の半導体装置の構造＞
以下で図面を参照し、本発明の実施例について説明する。
本実施例及び後述する各実施例では、第１導電型がｎ型であれば第２導電型はｐ型であり、第１導電型がｐ型であれば第２導電型はｎ型である。本発明にはその両方の場合が含まれる。
【００３５】
図１は、本発明の第一例の半導体装置１の拡散構造を説明するための平面図であり、成長層１２表面に形成された部材は省略してある。
この図１のＸ−Ｘ線、Ｙ−Ｙ線、Ｚ−Ｚ線に相当する位置の切断面図は、図２５（ａ）〜（ｃ）にそれぞれ示されている。
【００３６】
図２５（ａ）〜（ｃ）の符号１１は、第１導電型の半導体単結晶から成る基板であり、この基板１１表面には、エピタキシャル成長法によって第１導電型の半導体単結晶が成長され、それによって成長層１２が形成されている。
【００３７】
符号１５は、活性領域を示しており、該活性領域１５は、複数の活性溝２２ａと、第２導電型のベース拡散層３２ａと、第１導電型のソース拡散層３９とを有している。
【００３８】
ベース拡散層３２ａは、第２導電型の不純物が成長層１２表面から拡散されて形成されており、活性溝２２ａは、成長層１２やベース拡散層３２ａを含む処理対象基板１０の表面に形成された細長であり、ベース拡散層３２ａを分断するように、互いに平行に、等間隔に配置されている。
【００３９】
隣接する二本の活性溝２２ａの間の略中央位置であって、ベース拡散層３２ａ内部の表面近傍位置には、ベース拡散層３２ａと同じ導電型であって、ベース拡散層３２ａよりも高濃度のオーミック領域３８が配置されている。
【００４０】
各活性溝２２ａの片側又は両側には、第１導電型の不純物拡散によって形成された第１導電型のソース拡散層３９が配置されており、従って、オーミック領域３８は、反対の導電型のソース拡散層３９によって挟まれている。
【００４１】
活性溝２２ａの下部には、第２導電型の半導体単結晶から成る埋込領域２５が配置されている。埋込領域２５の上部はベース拡散層３２ａの底面よりも下方に位置しており、ここでは埋込領域２５はベース拡散層３２ａとは接触しておらず、浮遊電位に置かれるようになっている。
【００４２】
活性溝２２ａの埋込領域２５よりも上方の位置であって、活性溝２２ａの側面と埋込領域２５の上部には、ゲート絶縁膜５１が形成されておいる。
ゲート絶縁膜５１で囲まれた領域には、導電性を有するポリシリコンから成るゲート電極５４が配置されている。
【００４３】
基板１１の、成長層１２が形成された面とは反対側の面には、金属薄膜から成り、基板１１とオーミック接合を形成するドレイン電極７１が配置されている。
【００４４】
第１導電型がｎ型、第２導電型がｐ型の場合、ドレイン電極７１に正電圧、ソース電極６１に接地電圧を印加した状態で、ゲート電極５４にしきい値電圧以上の電圧を印加すると、ベース拡散層３２ａのうち、ソース電極６１と成長層１２との間に位置し、ゲート絶縁膜５１に接触する部分が第１導電型に反転し、反転層が形成される。
【００４５】
ソース拡散層３９と成長層１２とは、その反転層で接続され、反転層を通って、ドレイン電極７１からソース電極６１に電流が流れる。
その状態から、ゲート電極５４にしきい値電圧よりも低い電圧を印加すると反転層は消滅し、電流は流れなくなる。
【００４６】
このとき、ベース拡散層３２ａと成長層１２の間に形成されるｐｎ接合は逆バイアスされ、ベース拡散層３２ａから深さ方向（基板１１が位置する方向）と、横方向（活性領域１５の外側に向かう方向）に向けて空乏層が広がる。
【００４７】
成長層１２には、複数本（ここでは四個）の第２導電型のガード領域２４１〜２４４が形成されている。各ガード領域２４１〜２４４は四角リング形状であり、活性領域１５を同心状に取り囲んでいる。
【００４８】
各ガード領域２４１〜２４４はベース拡散層３２ａとは電気的に接続されておらず、また、ガード領域２４１〜２４４同士も互いに電気的に接続されていない。従って、各ガード領域２４１〜２４４は浮遊電位に置かれている。
【００４９】
ベース拡散層３２ａから横方向外側に向けて広がった空乏層が、先ず、最内周のガード領域２４１に達すると、そのガード領域２４１の電位が安定し、ガード領域２４１からも空乏層が広がり始める。その空乏層は、横方向外側に向けて広がり、外側位置の隣接するガード領域２４２に空乏層が達すると、そのガード領域２４２からも空乏層が広がり始める。
【００５０】
このようにして、同心状に配置された複数のガード領域２４１〜２４４の内側のガード領域２４１〜２４３から外側のガード領域２４２〜２４４に向けて順次空乏層が広がるようになっており、ガード領域２４１〜２４４を設けない場合よりも空乏層の広がりが大きくなるため、ベース拡散層３２ａと成長層１２との間のｐｎ接合の耐圧が向上する。
【００５１】
ガード領域２４１〜２４４の構造を説明すると、各ガード領域２４１〜２４４は、四角リング状の第２導電型のガード拡散層３２ｂ１〜３２ｂ４と、溝部２２ｂ１〜２２ｂ４とをそれぞれ一個ずつ有している。
【００５２】
各溝部２２ｂ１〜２２ｂ４は図２（ａ）に示すように、四本のガード溝ｐ〜ｓを有している。各ガード溝ｐ〜ｓの平面形状は細長い長方形であり、その長方形が伸びる方向とは垂直な方向で切断した断面形状は、開口部分の幅及び底面部分の幅よりも深さ方向の距離が大きい長方形形状になっている。
【００５３】
各溝部２２ｂ１〜２２ｂ４のガード溝ｐ〜ｓは、ガード拡散層３２ｂ１〜３２ｂ４の四辺のうち、一辺の幅方向中央に一本ずつ配置されている。図２の符号２７は一個のガード拡散層３２ｂ１〜３２ｂ４の四辺の幅方向中央位置を通る中心軸線を結ぶと得られる仮想的な直角四角形であり、四個のガード溝ｐ〜ｓは、この仮想的な直角四角形２７の四辺上に、各辺に沿って配置されている。各ガード溝ｐ〜ｓ同士は接触しておらず、互いに離間して配置されている。
【００５４】
各ガード溝ｐ〜ｓの内部には、半導体単結晶から成るガード溝内充填物２３ｂが配置されている。ガード溝内充填物２３ｂは、成長層１２とは反対の導電型であり、エピタキシャル成長法によって形成されている。
【００５５】
各ガード溝ｐ〜ｓの深さはガード拡散層３２ｂ１〜３２ｂ４の深さよりも深く形成されている。ガード溝内充填物２３ｂの上部は、少なくともガード拡散層３２ｂ１〜３２ｂ４の底面よりも上部に位置しており、従って、ガード溝内充填物２３ｂとガード拡散層３２ｂ１〜３２ｂ４とは接触している。ガード溝内充填物２３ｂとガード拡散層３２ｂ１〜３２ｂ４とは同じ導電型であるから、互いに電気的に接続されている。従って、四個のガード溝ｐ〜ｓ内に配置されたガード溝内充填物２３ｂは互いに電気的に接続されている。
【００５６】
他方、ガード溝内充填物２３ｂは成長層１２とは異なる導電型であるから、ガード溝内充填物２３ｂと成長層１２との間にはｐｎ接合が形成されている。
【００５７】
この半導体装置１では、複数のガード領域２４１〜２４４のうちの隣接する二本のガード領域２４１〜２４４間には、ガード拡散層３２ｂ１〜３２ｂ４が位置している。
【００５８】
従って、内側のガード領域２４１〜２４３から外側のガード領域２４２〜２４４に向けて横方向に広がる空乏層は、先ず、成長層１２内部の表面近傍付近においてガード拡散層３２ｂ２〜３２ｂ４に接触し、ガード溝ｐ〜ｓ内のガード溝内充填物２３ｂの電位が安定する。そして、ガード溝内充填物２３ｂとガード拡散層３２ｂ２〜３２ｂ４の両方から、更に、横方向外側に向けて空乏層が広がる。
【００５９】
図２（ｂ）は、半導体装置１の一隅Ａの拡大図である。
ここで、ガード溝ｐ〜ｓの幅や間隔を説明すると、符号Ｗ１は各ガード領域２４１〜２４４に配置されたガード溝ｐ〜ｓの幅であり、この幅Ｗ１は全てのガード溝ｐ〜ｓに関して全て等しく、且つ各活性溝２２ａの幅とも等しくなっている。
【００６０】
また、各ガード拡散層３２ｂ２〜３２ｂ４の四辺直線部分の幅Ｗ２も、全てのガード拡散層３２ｂ２〜３２ｂ４に関して全て等しくなっている。
【００６１】
ガード領域２４１〜２４４の四辺のうち、活性領域１５を中心として、上下左右の四方向に位置する辺を第１辺〜第４辺とすると、各ガード領域２４１〜２４４の第１辺同士は互いに等間隔で平行に配置されており、同様に、第２辺同士、第３辺同士、第４辺同士も互いに等間隔で平行に配置されている。
【００６２】
四本のガード溝ｐ〜ｓが、それぞれ第１辺〜第４辺に配置されているものとすると、各ガード領域２４１〜２４４のガード溝ｐ同士は等間隔で平行に配置されており、同様に、ガード溝ｑ同士、ガード溝ｒ同士、ガード溝ｓ同士も等間隔に平行に配置されている。
【００６３】
隣接するガード溝ｐ同士の縁の間、又はガード溝ｑ、ｒ、ｓ同士の縁の間の距離Ｄは、全て同じ大きさにされている。
【００６４】
また、隣接する二本のガード領域２４１〜２４４のうち、内側のガード領域２４１〜２４３のガード拡散層３２ｂ１〜３２ｂ３の外周の縁と、外側のガード領域２４２〜２４４のガード拡散層３２ｂ２〜３２ｂ４の内周の縁とは平行になっており、その間の距離Ｄ２も等しくなっている。
【００６５】
各ガード拡散層３２ｂ１〜３２ｂ４の四隅の頂点部分には、外周の縁と内周の縁の両方に丸みが付与されており、ガード領域２４１〜２４４から空乏層が広がる場合に電界強度が緩和されるようになっている。
【００６６】
ここで、本発明の半導体装置１（及び後述する各半導体装置）に用いられる基板１１は、表面に｛１  ０  ０｝面（±１ｄｅｇ以下の範囲で傾いた面を含む）が露出したシリコン単結晶で構成されている。
【００６７】
また、この半導体装置１及び後述の各半導体装置でも、成長層１２もシリコン単結晶であり、基板１１の表面にエピタキシャル成長法で形成されるため、成長層１２の表面の面方位は基板１１の表面の面方位と同じになっている。
【００６８】
各活性溝２２ａや、溝部２２ｂ１〜２２ｂ４がそれぞれ有するガード溝ｐ〜ｓの底面は成長層１２表面と平行であり、成長層１２表面と同じ面方位になっている。
【００６９】
また、活性溝２２ａとガード溝ｐ〜ｓの内周の側面は表面とは垂直になっている。従って、成長層１２表面の面方位が｛１  ０  ０｝面である場合は、活性溝２２ａとガード溝ｐ〜ｓの内周側面の面方位も｛１  ０  ０｝面であり、成長層１２表面の面方位が｛１  ０  ０｝面から傾いている場合、活性溝２２ａとガード溝ｐ〜ｓを形成する際に、活性溝２２ａとガード溝ｐ〜ｓの内周側面にも、成長層１２と同じ傾きを持った｛１  ０  ０｝面が露出するようにされている。
【００７０】
＜製造工程＞
上記半導体装置１の製造工程を説明する。
図３（ａ）〜図２５の（ａ）は、図１のＸ−Ｘ線に相当する位置の切断面図であり、図３（ｂ）〜図２５（ｂ）は、図１のＹ−Ｙ線に相当する位置の切断面図である。
【００７１】
一般に、酸化膜や金属薄膜等の薄膜のパターニングは、薄膜上にパターニングしたレジスト膜を形成するフォトリソグラフ工程と、そのレジスト膜をマスクとし、薄膜をエッチングするエッチング工程によって行うが、下記説明では、フォトレジスト工程とエッチング工程の説明は省略する。また、基板１１の裏面に形成される酸化膜についても図示と説明は省略する。
【００７２】
図３（ａ）、（ｂ）を参照し、再述すると、符号１１は第１導電型の半導体単結晶から成る基板であり、該基板１１の表面にはエピタキシャル成長によって、第１導電型の成長層１２が形成されており、処理対象基板１０が構成されている。
【００７３】
先ず、熱酸化法によって成長層１２表面に酸化膜を形成した後、パターニングし、平面が矩形形状の矩形窓開部８０ａと、該矩形の窓開部８０ａを同心状に取り囲むリング形状の複数本（ここでは四本）の四角リング形状のリング窓開部８０ｂ１〜８０ｂ４を形成する（この図３（ｂ）、及び後述する各断面図では、最外周のリング窓開部８０ｂ４は省略されている。）。図３（ａ）、（ｂ）の符号４１は、パターニングされた酸化膜を示している。
【００７４】
図２６は、図３（ａ）、（ｂ）の状態の平面図であり、各リング窓開部８０ｂ１〜８０ｂ４は、四隅の内周側と外周側が両方とも丸められた四角形である。
【００７５】
各リング窓開部８０ｂ１〜８０ｂ４の四辺のうち、隣接するリング窓開部８０ｂ１〜８０ｂ４の辺同士は互いに平行である。
【００７６】
図２６や他の平面図中の符号１３は、後述する各工程の終了によって得られる複数個の半導体装置１のパターンの境界を示している。各半導体装置１の境界１３間は互いに一定距離だけ離間しており、境界１３と境界１３との間が切断され、１枚の処理対象基板１０内の複数の半導体装置１が個別に分離されるようになっている。矩形窓開部８０ａは境界１３で囲まれた各領域の略中央にそれぞれ一個ずつ配置されている。
【００７７】
矩形窓開部８０ａとリング窓開部８０ｂ１〜８０ｂ４を形成した後、必要に応じて露出した成長層１２の表面に薄い酸化膜を形成し、次いで、酸化膜４１をマスクとしてボロン等の第２導電型の不純物を注入する。
【００７８】
図４（ａ）、（ｂ）の符号３１ａと符号３１ｂ１〜３１ｂ３は、第２導電型の不純物の注入によって、矩形窓開部８０ａの底面位置とリング窓開部８０ｂ１〜８０ｂ３の底面位置の成長層１２内部のごく浅い領域に形成された高濃度不純物領域を示している。図４（ｂ）では、最外周のリング窓開部８０ｂ４底面位置に形成される高濃度不純物領域は省略してある。
【００７９】
次に熱処理し、高濃度不純物領域３１ａ、３１ｂ１〜３１ｂ３に含まれる第２導電型の不純物を拡散させると、図５（ａ）、（ｂ）に示すように、矩形窓開部８０ａの下方位置に第２導電型のベース拡散層３２ａが形成され、リング窓開部８０ｂ１〜８０ｂ４の下方位置に第２導電型のガード拡散層３２ｂ１〜３２ｂ４が形成される。図５（ｂ）では、最外周のガード拡散層３２ｂ４は省略してある。
【００８０】
第２導電型の不純物を拡散するとき、矩形窓開部８０ａやリング窓開部８０ｂ１〜８０ｂ３の底面に酸化膜が形成され、その酸化膜は、不純物注入の際にマスクとして使用された酸化膜４１と一体になる。符号４２は一体になった酸化膜を示している。
【００８１】
図２７は、図５（ａ）、（ｂ）のＡ−Ａ線切断面図であり、各拡散領域の平面パターンを示す平面図である。
【００８２】
ベース拡散層３２ａの形状は四角形であり、ガード拡散層３２ｂ１〜３２ｂ４の形状はリング窓開部８０ｂ１〜８０ｂ３の平面形状と同じ形状であり、四隅部分では、外周側も内周側も丸みが付されている。
次いで、酸化膜４２をパターニングし、図６（ａ）、（ｂ）に示すように、ベース拡散層３２ａ上の位置に、活性溝用窓開部８１ａを複数本形成し、各ガード拡散層３２ｂ１〜３２ｂ４上の位置に、ガード溝用窓開部８１ｂ１〜８１ｂ３を一個ずつ形成する。図６（ｂ）では、最外周のガード拡散層３２ｂ４上のガード溝用窓開部は省略してある。そのガード溝用窓開部の符号は８１ｂ４になる。
【００８３】
活性溝用窓開部８１ａは細長い直角四角形形状であり、互いに等間隔で平行に配置されている。
【００８４】
一個のガード溝用窓開部８１ｂ１〜８１ｂ３は、それぞれ細長い直角四角形の細溝が四本以上で構成されており、各細溝は、各ガード拡散層３２ｂ１〜３２ｂ４の四辺の中央位置に、少なくとも一本以上は配置されている。従って、一個のガード拡散層３２ｂ１〜３２ｂ４上には、ガード溝用窓開部８１ｂ１、８１ｂ２、８１ｂ３、又は８１ｂ４を構成する細溝が少なくとも四本ずつ配置されている。
【００８５】
各ガード溝用窓開部８１ｂ１〜８１ｂ４のうちの二本は活性溝用窓開部８１ａに対して平行になっており、他の二本は直交する方向に伸びている。
【００８６】
活性溝用窓開部８１ａの幅と、ガード溝用窓開部８１ｂ１〜８１ｂ４を構成する細溝の幅は同じ大きさであり、活性溝用窓開部８１ａの長さは、ベース拡散層３２ａを横断する大きさに形成されており、等間隔で互いに平行に配置されている。
【００８７】
ガード溝用窓開部８１ｂ１〜８１ｂ４の幅はガード拡散層３２ｂ１〜３２ｂ４の幅よりも狭く、各ガード拡散層３２ｂ１〜３２ｂ４の各辺が伸びる方向に沿って、その幅方向中央に位置している。
【００８８】
活性溝用窓開部８１ａとガード溝用窓開部８１ｂ１〜８１ｂ４が形成された状態では、活性溝用窓開部８１ａとガード溝用窓開部８１ｂ１〜８１ｂ４の底面には、ベース拡散層３２ａを構成するシリコン単結晶の表面とガード拡散層３２ｂ１〜３２ｂ４を構成するシリコン単結晶の表面がそれぞれ露出している。
【００８９】
その状態で、酸化膜４２をマスクとして、露出するシリコン単結晶のエッチング処理を行い、図７（ａ）、（ｂ）に示すように、活性溝用窓開部８１ａとガード溝用窓開部８１ｂ１〜８１ｂ４の直下位置に、それぞれ活性溝２２ａと、溝部２２ｂ１〜２２ｂ４を形成する。
【００９０】
この実施例では、一個のガード溝用窓開部８１ｂ１〜８１ｂ４は、それぞれ四本の細溝で構成されているので、各溝部２２ｂ１〜２２ｂ４は、四本の細溝に対応する四本のガード溝ｐ〜ｓによってそれぞれ構成される。
【００９１】
図２８は、図７（ａ）、（ｂ）のＢ−Ｂ線切断面図であり、各溝（活性溝２２ａと溝部２２ｂ１〜２２ｂ４）と拡散層（ベース拡散層３２ａとガード拡散層３２ｂ１〜３２ｂ４）との相対的な位置関係や、活性溝２２ａ及び溝部２２ｂ１〜２２ｂ４の平面形状が示されている。
【００９２】
活性溝２２ａの平面形状や溝部２２ｂ１〜２２ｂ４を構成するガード溝ｐ〜ｓの平面形状は、活性溝用窓開部８１ａとガード溝用窓開部８１ｂ１〜８１ｂ４を構成する細溝の平面形状と同じであり、細長の直角四角形になる。
【００９３】
活性溝２２ａと、溝部２２ｂ１〜２２ｂ４を構成するガード溝ｐ〜ｓの、開口の直角四角形と垂直な方向の断面形状は、溝の開口部分の幅又は底面の幅となる辺よりも、深さ方向となる辺が大きい細長の直角四角形である。
【００９４】
また、活性溝２２ａやガード溝ｐ〜ｓの平面形状である四角形の各辺は、互いに平行であるか、又は直交する方向に向けられているから、活性溝２２ａと溝部２２ｂ１〜２２ｂ４のガード溝ｐ〜ｓの側面は、互いに平行に位置するか、又は互いに直角に交わる方向に配置されている。
【００９５】
全ての活性溝２２ａと、全ての溝部２２ｂ１〜２２ｂ４のガード溝ｐ〜ｓの深さは同一であり、ベース拡散層３２ａやガード拡散層３２ｂ１〜３２ｂ４の深さよりも深く、成長層１２の厚みよりは浅くなっている。従って、活性溝２２ａとガード溝ｐ〜ｓの底面には、成長層１２が露出している。
【００９６】
また、活性溝２２ａとガード溝ｐ〜ｓの深さはベース拡散層３２ａの深さよりも深く、活性溝２２ａの長さはベース拡散層３２ａの幅よりも長いから、ベース拡散層３２ａは活性溝２２ａによって複数の領域に分割されている。
【００９７】
上述の図３（ａ）、（ｂ）の矩形窓開部８０ａとリング窓開部８０ｂ１〜８０ｂ４や、この活性溝用窓開部８１ａとガード溝用窓開部８１ｂ１〜８１ｂ４を形成するためのレジスト膜をパターニングするときには、各窓開部８０ａ、８０ｂ１〜８０ｂ４、８１ａ、８１ｂ１〜８１ｂ４の辺が伸びる方向と成長層１２の面方位とが位置合わせされ、活性溝２２ａ及びガード溝２２ｂ１〜２２ｂ４の側面には、シリコン単結晶の｛１  ０  ０｝面から±１ｄｅｇ以下の範囲で傾いた面が露出するようになっている。底面は成長層１２の表面に対して平行であるから、成長層１２表面と同じ面方位の面が露出する。
【００９８】
成長層１２表面が｛１  ０  ０｝面である場合、活性溝２２ａや、各溝部２２ｂ１〜２２ｂ４のガード溝ｐ〜ｓの側面も｛１  ０  ０｝面が露出するようにされている。
【００９９】
エピタキシャル成長法によって、各溝２２ａ、２２ｂ１〜２２ｂ４の内部に露出する半導体単結晶表面に第２導電型の半導体単結晶を成長させると、各溝２２ａ、２２ｂ１〜２２ｂ４内は、その半導体単結晶によって充填される。ここでは、半導体単結晶としてシリコン単結晶が用いられている。
【０１００】
図８（ａ）、（ｂ）はその状態を示す図であり、図２９は、図８（ａ）、（ｂ）のＣ−Ｃ線切断面図である。
【０１０１】
符号２３ａは活性溝２２ａ内に成長した半導体単結晶から成る活性溝内充填物を示しており、符号２３ｂは、ガード溝２２ｂ１〜２２ｂ４内に成長したガード溝内充填物を示している。
【０１０２】
本発明の半導体装置は、全ての活性溝２２ａと、全ての溝部２２ｂ１〜２２ｂ４のガード溝ｐ〜ｓが、その開口の平面形状が直角四角形になっており、リング状になっていないから、各溝２２ａ、２２ｂ１〜２２ｂ４の中央部分と端部とで半導体単結晶の成長速度に差が無く、活性溝２２ａや各溝部２２ｂ１〜２２ｂ４のガード溝ｐ〜ｓの内部がボイド無く半導体単結晶（充填物２３ａ、２３ｂ）で充填される。
【０１０３】
各充填物２３ａ、２３ｂの底面と側面は、処理対象基板１０を構成する半導体単結晶に密着している。
【０１０４】
半導体単結晶の成長直後の状態では、充填物２３ａ、２３ｂは、最上層の酸化膜４２の表面よりも上に盛り上がっているため、図９（ａ）、（ｂ）に示すように、盛り上がった部分をエッチングによって除去し、充填物２３ａ、２３ｂの高さを酸化膜４２の高さと一致させる。
【０１０５】
次に、図１０（ａ）、（ｂ）に示すように、酸化膜４２や充填物２３ａ、２３ｂの表面に、シリコン酸化膜等の絶縁膜４３を形成した後、その絶縁膜４３をパターニングし、図１１（ａ）、（ｂ）に示すように、窓開部８２ａを形成して活性溝内充填物２３ａの表面を露出させる。このとき、ガード溝内充填物２３ｂの表面は露出させず、絶縁膜４３で覆っておく。
【０１０６】
その状態で、半導体単結晶のエッチング処理を行うと、ガード溝内充填物２３ｂはエッチングされず、活性溝内充填物２３ａだけが上部から下部に向けてエッチングされる。ここでは、図１２（ａ）に示すように、活性溝内充填物２３ａの上部だけをエッチングによって除去し、下部を埋込領域２５として残した。
【０１０７】
この埋込領域２５の底部は、活性溝２２ａの底面と密着しており、上部はベース拡散層３２ａの底面よりも深い位置にある。従って、活性溝２２ａの埋込領域２５よりも上の部分の側面には、成長層１２とベース領域３２ａとが下側からこの順序で露出している。埋込領域２５は成長層１２と接触しているため、その間にはｐｎ接合が形成されている。
【０１０８】
ここで、活性溝内充填物２３ａの全長に亘り、ベース領域３２ａよりも深い位置まで上部をエッチング除去して埋込領域２５を形成すると、埋込領域２５はベース拡散層３２ａから分離され、埋込領域２５は浮遊電位に置かれる。
【０１０９】
他方、活性溝内充填物２３ａは細長であるから、長さ方向の一部をエッチングせずに残すことが可能であり、図示はしないが、例えば埋込領域２５上部の両端などを一部分だけ絶縁膜４３で覆っておき、露出部分をベース領域３２ａよりも深くまでエッチングすると、エッチングされなかった部分は下端から上端まで活性溝内充填物２３ａが残り、それが埋込領域２５とベース拡散層３２ａの両方に接続されるので、埋込領域２５は、活性溝内充填物２３ａの残部を介してベース拡散層３２ａに接続される。
【０１１０】
ここで、活性溝内充填物２３ａの一部表面を絶縁膜４３によって覆う位置は、活性溝内充填物２３ａの長さ方向の一部であっても、幅方向の一部であってもよい。
【０１１１】
なお、本実施例では、活性溝内充填物２３ａは残さず、埋込領域２５をベース拡散層３２ａから分離した。
【０１１２】
ガード溝内充填物２３ｂは絶縁膜４３で覆われているので、埋込領域２５を形成する際にエッチングされず、図１２（ｂ）に示すように変化はない。
【０１１３】
図３０は、図１２（ａ）、（ｂ）のＤ−Ｄ線切断面図であり、活性溝２２ａの内部と、溝部２２ｂ１〜２２ｂ４の内部が示されている。
【０１１４】
次に、エッチング処理により、図１３（ａ）、（ｂ）に示すように絶縁膜４３を除去すると、活性溝２２ａの内部の埋込領域２５よりも上の部分の側面には、処理対象基板１０を構成する半導体単結晶が露出する。
【０１１５】
その状態で熱酸化処理し、図１４（ａ）に示すように、活性溝２２ａ底面の埋込領域２５の上端部と、埋込領域２５よりも上の部分の側面に、半導体単結晶の酸化物（シリコン酸化物）から成るゲート絶縁膜５１を形成すると、活性溝２２ａ内部の側面に露出するベース拡散層３２ａや成長層１２の表面と、埋込領域２５の上端部の表面は、このゲート絶縁膜５１によって覆われる。その結果、各活性溝２２ａの埋込領域２５よりも上の部分に、ゲート絶縁膜５１で囲まれた空間が生じる。
【０１１６】
次いで、図１５（ａ）、（ｂ）に示すように、ゲート絶縁膜５１の表面に、ＣＶＤ法によってポリシリコン薄膜５３を形成し、活性溝２２ａの埋込領域２５よりも上の部分をポリシリコン薄膜５３で充填する。
【０１１７】
このとき、活性溝２２ａの外部もポリシリコンが堆積するため、その一部を除いて除去し、活性溝２２ａの内部を残すと、図１６（ａ）、（ｂ）に示すように、活性溝２２ａ内部に残ったポリシリコン薄膜５３により、ゲート電極５４が形成される。活性溝２２ａの外部の残存部分によって、各ゲート電極５４を、後述する金属薄膜のゲートパッドに接続するようにする。
【０１１８】
図３１は、図１６（ａ）、（ｂ）のＥ−Ｅ線切断面図であり、活性溝２２ａ内部と溝部２２ｂ１〜２２ｂ４の内部が示されている。
【０１１９】
埋込領域２５の上端部の表面にはゲート絶縁膜５１が位置しており、そのゲート絶縁膜５１よりも上の部分はゲート電極５４によって充填されている。
【０１２０】
ゲート電極５４は、ゲート絶縁膜５１によって、埋込領域２５と成長層１２及びベース領域３２ａから分離されている。
【０１２１】
次に、ゲート絶縁膜５１のエッチング処理を行うと、ゲート電極膜５４がマスクとなり、図１７（ａ）、（ｂ）に示すように、活性溝２２ａの内部に位置し、ゲート電極５４と密着している部分を除き、ゲート絶縁膜５１は除去され、半導体処理基板１０表面は、ベース拡散層３２ａの表面や成長層１２の表面が露出する。
【０１２２】
その状態で熱酸化処理を行い、薄い酸化膜を形成する。図１８（ａ）、（ｂ）の符号５５はその酸化膜を示している。この酸化膜５５は、ベース拡散層３２ａや成長層１２の表面の他、ゲート電極５４やガード溝内充填物２３ｂの表面にも形成される。
【０１２３】
次に、その酸化膜５５を含む半導体処理基板１０の表面に、パターニングしたレジスト膜を形成し、レジスト膜をマスクとして、ベース拡散層３２ａと同導電型の第２導電型の不純物をベース拡散層３２ａ表面に注入する。
【０１２４】
図１９（ａ）、（ｂ）の符号４４は、そのレジスト膜を示しており、活性溝２２ａの間の位置の中央に、活性溝２２ａと平行な細長い窓開部８３が形成されている。活性溝２２ａを取り囲む溝部２２ｂ１〜２２ｂ４が位置する領域には窓開部は形成されていない。
【０１２５】
照射された第２導電型の不純物は、この窓開部８３の下方の酸化膜５５を透過し、窓開部８３直下に位置するベース拡散層３２ａの内部の表面近傍に注入され、それによって第２導電型の高濃度領域３６が形成される。
【０１２６】
次いで、マスクに用いたレジスト膜４４を除去して薄い酸化膜５５を露出させた後、図２０（ａ）、（ｂ）に示すように、別のパターンにパターニングされたレジスト膜４５を、露出させた酸化膜５５表面に形成する。
【０１２７】
このレジスト膜４５には、第２導電型の高濃度領域３６の両側の位置に、活性溝２２ａと平行な細長い窓開部８４が形成されている。溝部２２ｂ１〜２２ｂ４が位置する領域には窓開部は形成されていない。
【０１２８】
レジスト膜４５をマスクとし、第１導電型の不純物を注入すると窓開部８４の直下位置に第１導電型の高濃度領域３７が形成される。
【０１２９】
次に、マスクとして用いたレジスト膜４５を除去し、薄い酸化膜５５を露出させた後、ＣＶＤ法によって、その酸化膜５５上に更に酸化膜を堆積させると、薄い酸化膜５５と一体化した厚い層間絶縁膜が形成される。図２１（ａ）、（ｂ）の符号５７は、その層間絶縁膜を示している。
【０１３０】
その状態で熱処理し、高濃度領域３６、３７中にそれぞれ含まれる第１導電型の不純物と第２導電型の不純物とを同時に拡散させると、図２２（ａ）に示すように、活性溝２２ａの間の中央位置にベース拡散層３２ａよりも高濃度の第２導電型のオーミック領域３８が形成され、そのオーミック領域３８の両側に、第１導電型のソース拡散層３９が形成される。
【０１３１】
ソース拡散層２８の横方向拡散はゲート絶縁膜５１で終了し、ソース拡散層２８の活性溝２２ａ側の縁はゲート絶縁膜５１と接触する。ソース拡散層２８の反対側の縁は、オーミック領域３８と接触している。
【０１３２】
オーミック領域３８とソース拡散層３９は、ベース拡散領域３３の深さよりも浅くなっており、オーミック領域３８はベース拡散層３２ａと一体になった第２導電型の拡散領域を形成し、ソース拡散層３９は、その第２導電型の拡散領域とｐｎ接合を形成する。
【０１３３】
オーミック領域３８とソース拡散層３９を形成する際、溝部２２ｂ１〜２２ｂ４が位置する領域には変化はない（図２２（ｂ））。
【０１３４】
次に、層間絶縁膜５７をパターニングし、図２３（ａ）に示すように、活性溝２２ａの間の位置に窓開部８５を形成し、オーミック領域３８の表面と、その両側に位置するソース拡散層３９の表面とを、少なくとも一部分露出させる。このとき、溝部２２ｂ１〜２２ｂ４が配置された領域は窓開けしない（図２３（ｂ））。
【０１３５】
その状態で、スパッタリング等によって処理対象基板１０の表面にアルミニウム薄膜等の金属薄膜を形成し、パターニングしてソース電極を形成する。図２４（ａ）の符号６１はそのソース電極を示しており、ソース電極６１は、分断された各ベース拡散層３２ａ内のオーミック領域３８とソース拡散層３９の両方に接触している。
【０１３６】
オーミック領域３８とソース拡散層３９は表面の不純物濃度が高いため、ソース電極６１との間ではオーミック接合が形成される。
【０１３７】
金属薄膜をパターニングするとき、ソース電極６１になる部分とは別の部分を残してゲートパッドとし、活性溝２２ａの外部に位置するポリシリコン薄膜５３の残存部分によって各ゲート電極５４をゲートパッドに接続すると、ゲートパッドに電圧を印加することで、全部のゲート電極５４に同じ電圧が印加される。
【０１３８】
なお、ソース電極６１は、最内周のガード溝部２２ｂ１の上部まで伸びており、成長層１２表面の空乏層が広がりやすくなっている。
【０１３９】
次に、ソース電極６１の表面に不図示の保護膜を形成し、パターニングしてソース電極６１の一部のソースパッドと前述のゲートパッドを露出させる。そして、図２５（ａ）、（ｂ）、（ｃ）に示すように、基板１１の裏面に、ニッケル合金等の金属薄膜から成り、基板１１とオーミック接合を形成するドレイン電極７１を形成すると、本発明の一例の半導体装置１が得られる。
【０１４０】
この半導体装置１は、一枚の処理対象基板１０に複数個形成されており、ドレイン電極７１の形成工程よりも後のダイシング工程で、処理対象基板１０を切断し、複数個の半導体装置１に分割した後、半田金属等でドレイン電極７１をリードフレーム上に固定し、ゲートパッドとソースパッドをワイヤーボンド等で端子に接続し、半導体装置１を樹脂封止する。最後に、リードフレームを切断し、半導体装置１毎に分割すると共に、端子間を分離させると、パッケージングされた半導体装置１が得られる。
【０１４１】
本発明の半導体装置１において、埋込領域２５がベース拡散層３２ａに接続されている場合は、ベース拡散層３２ａに電圧が印加されると、その電圧は埋込領域２５にも印加されるため、遮断状態では、ベース拡散層３２ａと埋込領域２５の両方から、成長層１２内に空乏層が一緒に広がる。
【０１４２】
埋込領域２５がベース拡散層３２ａに接続されていない場合は、ベース拡散層３２ａに電圧が印加されても、埋込領域２５は、浮遊電位に置かれる。
【０１４３】
この場合、ベース領域３２ａから成長層１２の内部の下方に向けて広がった空乏層が埋込領域２５に達すると埋込領域２５の電位が安定し、その埋込領域２５からも成長層１２内に空乏層が広がり始める。このとき、成長層１２内部の他、埋込領域２５内にも空乏層が広がり始める。
【０１４４】
埋込領域２５がベース拡散層３２ａに接続されていても接続されていなくても、埋込領域２５内の第２導電型の不純物量と、埋込領域２５間に位置する部分の成長層１２内の第１導電型の不純物量とが略等しくなっている場合には、空乏層の広がりが大きくなり、活性溝２２ａの間に位置する成長層１２が全部空乏化したときに、同時に埋込領域２５の内部が全部空乏化し、ベース拡散層３２ａの底部よりも下方の一定深さが全部空乏層で満たされるので、耐圧が高くなる。
【０１４５】
埋込領域２５やベース拡散層３２ａからは、成長層１２内部の横方向外周に向けても空乏層が広がる。
【０１４６】
ここで、同心状に配置された各ガード拡散層３２ｂ１〜３２ｂ４と、各ガード拡散層３２ｂ１〜３２ｂ４の四辺の各辺の位置に設けられ、溝部２２ｂ１〜２２ｂ４を構成する四本のガード溝ｐ〜ｓと、各ガード溝ｐ〜ｓ内に充填されたガード溝内充填物２３ｂとで同心状のガード領域２４１〜２４４が構成されている。
【０１４７】
横方向に広がった空乏層は、先ず、最内周のガード領域２４１のガード拡散層３２ｂ１に達すると、そのガード拡散層３２ｂ１に接続されているガード溝内充填物２３ｂからも空乏層が広がり始め、外側に隣接して位置するガード領域２４２のガード拡散層３２ｂ２に到達する。
【０１４８】
このように、内周のガード領域２４１〜２４３から、その外周に位置するガード領域２４２〜２４４に向けて順次空乏層が到達する。
【０１４９】
各ガード領域２４１〜２４４のガード溝ｐ〜ｓの隣接するもの同士は、図２（ａ）に示すように、隙間Ｓを隔てて離間しているが、この隙間Ｓは、同心状に隣接するガード拡散層３２ｂ１〜３２ｂ４間の距離Ｄ２や、ガード溝ｐ〜ｓ間の距離Ｄ１よりも小さくなっているので（隙間Ｓ＜距離Ｄ２＜距離Ｄ１）、空乏層がガード拡散層２４１〜２４４に到達すると、隙間Ｓ間に存する成長層１２は直ぐに空乏層で満たされるため、ガード溝ｐ〜ｓの隙間Ｓの位置でアバランシェ降伏することはない。なお、隙間Ｓはできるだけ短いことが望ましく、各ガード溝ｐ〜ｓの幅Ｗ１よりも小さいことが望ましい。
【０１５０】
以上により、空乏層は内周のガード領域２４１〜２４３から、その外周に位置するガード領域２４２〜２４４に向けて順次広がるため、それによって成長層１２表面近傍の電界強度が緩和されるため、耐圧が高くなっている。
【０１５１】
ここで、各ガード拡散層３２ｂ１〜３２ｂ４の四隅には丸みが付されており、ガード溝内充填物２３ｂの表面及び表面付近はガード拡散層３２ｂ１〜３２ｂ４の丸みの部分で覆われている。従って、ガード領域２４１〜２４４と成長層１２との間には球状接合は形成されず、耐圧が一層向上されている。
【０１５２】
なお、以上は第１導電型をｎ型、第２導電型をｐ型として説明したが、上記実施例や後述する各実施例において、第１導電型をｐ型、第２導電型をｎ型としても良い。
【０１５３】
また、上記実施形態はＭＯＳＦＥＴであったが、本発明の半導体装置はこれに限られるものではなく、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）やショットキーバリアダイオードも含まれる。
【０１５４】
図３２（ａ）、（ｂ）、（ｃ）の符号１’は、ＩＧＢＴである半導体装置を示している。この半導体装置１’は、基板１１’が成長層１２とは反対の導電型の第２導電型であること以外は、上記実施例と同じ構造であり、基板１１’表面には、基板１１’とオーミック接合を形成する金属により、コレクタ電極７１’が形成されている。
【０１５５】
この半導体装置１’の平面図も上記半導体装置１の平面図と同じであり、図３２（ａ）〜（ｃ）は、それぞれ図１のＸ−Ｘ線、Ｙ−Ｙ線、Ｚ−Ｚ線切断面図に相当する。
【０１５６】
また、第一例の半導体装置１では、上記ドレイン電極７１は、基板１１との間にオーミック接合を形成したが、成長層１２とベース領域３２ａの間が逆バイアスされる極性の電圧がソース電極６１とドレイン電極７１の間に印加されたときに、順バイアスされるショットキー接合を形成させ、ショットキー型のＩＧＢＴ素子を構成してもよい。
【０１５７】
更にまた、本発明はトランジスタの他、ダイオードも含まれる。図３３、３４の符号２は、ショットキーバリアダイオード型の半導体装置を示している。
【０１５８】
図３３は、拡散構造を説明するための平面図であり、図３３は図３４のＧ−Ｇ線切断面図に相当し、図３４は図３３のＦ−Ｆ線が位置する部分の断面図に相当する。
【０１５９】
この半導体装置２では、活性領域１５’内に上記と同じ複数の活性溝２２ａが形成されている。各活性溝２２ａの内部は、ガード溝内充填物２３ｂと同じ工程で充填された充填物７４が配置されている。
【０１６０】
この充填物７４は、第２導電型であり、充填物７４と成長層１２の間にはｐｎ接合が形成されている。
【０１６１】
各充填物７４は、ガード溝内充填物２３ｂと同じ半導体単結晶によって構成されており、成長層１２の表面と同じ高さまで充填されている。
【０１６２】
成長層１２表面と充填物７４の上端の表面には、成長層１２とショットキー接合を形成し、充填物７４とはオーミック接合を形成するショットキー電極７５が配置されている。
【０１６３】
基板１１の成長層１２とは逆側の面には、基板１１とオーミック接合を形成する裏面電極７６が形成されている。
【０１６４】
他の構成は、上記第一の実施例の半導体装置１と同じであり、充填物７４を有する活性領域１５’は、ガード領域２４１〜２４４で同心状の取り囲まれている。
【０１６５】
ショットキー電極７５の外周の縁部分は、各ガード領域２４１〜２４４とは非接触であり、ショットキー電極７５に電圧を印加しても、各ガード領域２４１〜２４４には電圧は印加されない。
【０１６６】
充填物７４と成長層１２との間のｐｎ接合の極性と、ショットキー電極７５と成長層１２との間のショットキー接合の極性は、充填物７４と成長層１２との間のｐｎ接合が順バイアスされる極性の電圧が、ショットキー電極７５と裏面電極７６の間に印加されたときに、ショットキー電極７５と成長層１２との間のショットキー接合も順バイアスされるような極性になっている。
【０１６７】
従って、ショットキー接合とｐｎ接合が一緒に順バイアスされるが、その場合、ショットキー接合が順バイアスされて電流が流れ始める電圧の方が、ｐｎ接合が順バイアスされて電流が流れ始める電圧よりも小さいため、ショットキー電極７５と成長層１２の間は、ショットキー接合の順バイアス電圧でクランプされる。
【０１６８】
その結果、順バイアス状態では、ショットキー電極７５と裏面電極７６の間は、ショットキー接合だけを通って電流が流れる。
【０１６９】
ショットキー接合が逆バイアスされるときは、ｐｎ接合も逆バイアスされ、電流は流れなくなる。
【０１７０】
この状態では、ショットキー接合とｐｎ接合の両方から空乏層が広がるが、ショットキー接合の真下位置では、隣接する充填物７４から広がった空乏層同士が接触し、ショットキー接合の真下位置は、ｐｎ接合の空乏層で満たされるため、逆方向の漏れ電流が小さくなっている。
【０１７１】
このとき、活性領域１５’から横方向外周に向けて広がった空乏層は、ガード領域２４１〜２４４の内側から外側に向けて順次到達し、ガード領域２４１〜２４４間も空乏化するため、耐圧が向上する点では、上記各実施例と同じである。
【０１７２】
なお、この半導体装置２でも、成長層１２はｎ型であってもｐ型であってもよく、第１導電型をｎ型とした場合には第２導電型はｐ型となり、第１導電型をｐ型とした場合には、第２導電型はｎ型になる。
【０１７３】
以上の半導体装置１、１’、２は、ガード領域２４１〜２４４がそれぞれガード拡散層３２ｂ１〜３２ｂ４を有していたが、それらを有さないものも本発明に含まれる。
【０１７４】
例えば、図３５（ａ）に示すように、四本のガード溝ｐ〜ｓ内のガード溝内充填物２３ｂが、互いに電気的に接続されていないガード領域２４’１〜２４’４（最内周のガード領域２４’１は不図示である。）を有する半導体装置も本発明に含まれる。
【０１７５】
更に、図３５（ｂ）に示すように、ガード溝ｐ〜ｓ間の隙間Ｓの位置にだけ、第２導電型のガード拡散層２９を配置したガード領域２４”１〜２４”４（最内周のガード領域２４”１は不図示である。）を有する半導体装置も本発明に含まれる。
【０１７６】
また、ガード溝ｐ〜ｓ内のガード溝内充填物２３ｂの表面がガード拡散層３２ｂ１〜３２ｂ４で取り囲まれていないガード領域２４’１〜２４’４、２４”１〜２４”４の場合、ガード領域２４１〜２４４の四隅を構成するガード溝ｐ〜ｓの角部分に丸みを付する第２導電型の補助拡散層３０を設けてもよい。この補助拡散層３０は、ガード拡散層３２ｂ１〜３２ｂ４と同様に、省面積のため、ガード溝ｐ〜ｓよりも浅いことが望ましい。
【０１７７】
上記のようなガード溝ｐ〜ｓに替え、上記各実施例の溝部２２ｂ１〜２２ｂ４を構成するガード溝には、他の配置方法がある。例えば、図３６（ａ）に示したガード溝ｐ’〜ｓ’は、互いに平行な二本のガード溝ｓ’、ｑ’の両端が、互いに平行な他の二本のガード溝ｐ’、ｒ’の長辺と対向している。
【０１７８】
また、同図（ｂ）に示したガード溝ｐ”〜ｓ”は、四角リング状の仮想的な溝の四隅の角部分Ｔが成長層１２で占められた場合であり、他の例と異なり、頂点Ｐの位置にはガード溝内充填物２３ｂが存在せず、頂点Ｐの位置ではｐｎ接合が形成されていないので、ガード拡散層３２ｂ１〜３２ｂ４や、丸みを付する補助拡散層３０を設けなくても耐圧が高い。
【０１７９】
同図（ｂ）の符号Ｓ’は、隣接するガード溝ｐ”〜ｓ”間の隙間であり、二本のガード溝ｐ”〜ｓ”の隣接する頂点間の距離に等しい。この隙間Ｓ’も、上記隙間Ｓと同程度の大きさにすることが望ましい。
【０１８０】
更にまた、上記各実施例では、仮想的な直角四角形２７の四辺の各辺上にガード溝ｐ〜ｓを一本ずつ配置したが、本発明はそれに限定されるものではなく、仮想的な直角四角形２７の各辺上に複数本のガード溝を配置してもよい。
【０１８１】
図３７は、各辺上にガード溝を二本ずつ配置した場合の例である。符号ｐ１、ｐ２、ｑ１、ｑ２、ｒ１、ｒ２、ｓ１、ｓ２はその場合のガード溝を示している。
【０１８２】
各ガード溝ｐ１、ｐ２、ｑ１、ｑ２、ｒ１、ｒ２、ｓ１、ｓ２は細長の長方形であり、同一辺上のガード溝ｐ１、ｐ２、ｑ１、ｑ２、ｒ１、ｒ２、ｓ１、ｓ２の間の距離Ｕは、同一辺上のガード溝ｐ１、ｐ２、ｑ１、ｑ２、ｒ１、ｒ２、ｓ１、ｓ２から広がった空乏層同士が接触するために、短い方がよい。
【０１８３】
なお、上記各実施例において、ガード拡散層３２ｂ１〜３２ｂ４の四隅や、丸みを付与するための補助拡散層３０の平面形状は所定の曲率で曲げる場合の他、それらの形状を決定する写真マスクを形成する際に、丸み部分を２以上の角度を有する多角形で接続する場合も含まれる。
【０１８４】
多角形で接続する場合、第２導電型の不純物の横方向拡散によって事実上多角形は消滅し、円弧のような丸みが形成される。
【０１８５】
【発明の効果】
内部が半導体単結晶で充填されたガード溝により、活性領域を取り囲むガード領域を構成することができる。
ガード領域が四角リング状の溝を有さないので、四角リング状の溝の四隅部分でボイドが生じることがない。
【図面の簡単な説明】
【図１】本発明の第一例の半導体装置の一例のＭＯＳＦＥＴ拡散構造を示す平面図
【図２】（ａ）：ガード溝の配置を説明するための図    （ｂ）：角部分の配置を説明するための図
【図３】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（１）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（１）
【図４】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（２）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（２）
【図５】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（３）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（３）
【図６】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（４）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（４）
【図７】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（５）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（５）
【図８】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（６）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（６）
【図９】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（７）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（７）
【図１０】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（８）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（８）
【図１１】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（９）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（９）
【図１２】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（１０）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（１０）
【図１３】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（１１）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（１１）
【図１４】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（１２）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（１２）
【図１５】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（１３）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（１３）
【図１６】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（１４）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（１４）
【図１７】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（１５）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（１５）
【図１８】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（１６）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（１６）
【図１９】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（１７）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（１７）
【図２０】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（１８）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（１８）
【図２１】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（１９）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（１９）
【図２２】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（２０）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（２０）
【図２３】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（２１）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（２１）
【図２４】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（２２）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（２２）
【図２５】（ａ）：図１のＸ−Ｘ線切断面に相当する部分の製造工程を説明する断面図（２３）    （ｂ）：図１のＹ−Ｙ線切断面に相当する部分の製造工程を説明する断面図（２３）    （ｃ）：図１のＺ−Ｚ線切断面に相当する部分の製造工程を説明する断面図
【図２６】図３（ａ）、（ｂ）の状態の平面図
【図２７】図５（ａ）、（ｂ）のＡ−Ａ線切断面図
【図２８】図７（ａ）、（ｂ）のＢ−Ｂ線切断面図
【図２９】図８（ａ）、（ｂ）のＣ−Ｃ線切断面図
【図３０】図１２（ａ）、（ｂ）のＤ−Ｄ線切断面図
【図３１】図１６（ａ）、（ｂ）のＥ−Ｅ線切断面図
【図３２】（ａ）〜（ｃ）：ＩＧＢＴである本発明の半導体装置を説明するための断面図
【図３３】ショットキーダイオードである本発明の半導体装置を説明するための平面図
【図３４】そのＦ−Ｆ線切断面図
【図３５】（ａ）：ガード拡散層を有さないガード領域の例      （ｂ）：補助拡散層を有するガード領域の例
【図３６】（ａ）：ガード溝の配置方法の他の例    （ｂ）：ガード溝の配置方法の更に他の例
【図３７】ガード溝を分割した場合の例
【図３８】従来技術のＭＯＳＦＥＴの拡散構造を説明するための平面図
【図３９】その平面図の一点鎖線で囲んだ部分の拡大図
【図４０】（ａ）：図３８の平面図のＩ−Ｉ線切断面図    （ｂ）：図３８の平面図のＩＩ−ＩＩ線切断面図
【符号の説明】
１、１’、２……半導体装置
１２……成長層
１５、１５’……活性領域
２３ｂ……ガード溝内充填物
２４１〜２４４……ガード領域
２５……埋込領域
３２ａ……ベース拡散層
３２ｂ１〜３２ｂ４の……ガード拡散層
３９……ソース拡散層
５１……ゲート絶縁膜
５４……ゲート電極
７５……ショットキー電極
ｐ〜ｓ……ガード溝
【図１】
2004179511.tif 000004
【図２】
2004179511.tif 000005
【図３】
2004179511.tif 000006
【図４】
2004179511.tif 000007
【図５】
2004179511.tif 000008
【図６】
2004179511.tif 000009
【図７】
2004179511.tif 000010
【図８】
2004179511.tif 000011
【図９】
2004179511.tif 000012
【図１０】
2004179511.tif 000013
【図１１】
2004179511.tif 000014
【図１２】
2004179511.tif 000015
【図１３】
2004179511.tif 000016
【図１４】
2004179511.tif 000017
【図１５】
2004179511.tif 000018
【図１６】
2004179511.tif 000019
【図１７】
2004179511.tif 000020
【図１８】
2004179511.tif 000021
【図１９】
2004179511.tif 000022
【図２０】
2004179511.tif 000023
【図２１】
2004179511.tif 000024
【図２２】
2004179511.tif 000025
【図２３】
2004179511.tif 000026
【図２４】
2004179511.tif 000027
【図２５】
2004179511.tif 000028
【図２６】
2004179511.tif 000029
【図２７】
2004179511.tif 000030
【図２８】
2004179511.tif 000031
【図２９】
2004179511.tif 000032
【図３０】
2004179511.tif 000033
【図３１】
2004179511.tif 000034
【図３２】
2004179511.tif 000035
【図３３】
2004179511.tif 000036
【図３４】
2004179511.tif 000037
【図３５】
2004179511.tif 000038
【図３６】
2004179511.tif 000039
【図３７】
2004179511.tif 000040
【図３８】
2004179511.tif 000041
【図３９】
2004179511.tif 000042
【図４０】
2004179511.tif 000043