(57)【要約】【課題】定常的な電力消費を抑える目的で、ＴＣＸＯの非使用時にＴＣＸＯの電源をオフにするとき、バッファ回路入力の残留電圧がＴＣＸＯの電源ラインに帰還されることによって生じる過渡的な発振状態の継続を抑え、電力消費を低減する。【解決手段】ＴＣＸＯ１の電源オン／オフに関わらず、バッファ回路６の電源をオンの状態に維持した上、制御部８がスイッチ２を制御してＴＣＸＯ１の電源をオフにするのと同時に、スイッチ７によりバッファ回路６の入力をプルアップする。こうすることにより、バッファ回路６の出力を論理“０”に相当する電圧レベルに強制的に固定し、バッファ回路６の入力端の残留電圧がＴＣＸＯ１の電源ラインに帰還されないようにすると共に、直流的にもバッファ回路６を電力消費最小の状態にする。【選択図】　図１
2004112376.tif 000002
【特許請求の範囲】
【請求項１】
電源がオンにされているとき、電気信号を発生し及び又は出力する第１の部分回路と、
前記第１の部分回路の後段に接続され、前記電気信号が入力されたときにこれを増幅し及び又はバッファとして出力する第２の部分回路と、
前記第１の部分回路の電源がオフにされたときに、前記第２の部分回路の出力電圧がある直流電圧レベルに等しくされるように、前記第２の部分回路を制御する制御手段とを
備えたことを特徴とする電子回路。
【請求項２】
前記制御手段は、前記第１の部分回路の電源がオフにされたときに、前記第２の部分回路の出力電圧が接地信号レベルに等しくされるように、前記第２の部分回路を制御することを特徴とする請求項１記載の電子回路。
【請求項３】
前記第１の部分回路は、水晶発振回路又は温度補償形水晶発振回路であることを特徴とする請求項１又は請求項２記載の電子回路。
【請求項４】
電気信号を発生及び又は増幅並びに伝達する手段を備えた電子機器において、前記電気信号を発生及び又は増幅並びに伝達する手段は、
電源がオンにされているとき、電気信号を発生し及び又は出力する第１の部分回路と、
前記第１の部分回路の後段に接続され、前記電気信号が入力されたときにこれを増幅し及び又はバッファとして出力する第２の部分回路と、
前記第１の部分回路の電源がオフにされたときに、前記第２の部分回路の出力電圧がある直流電圧レベルに等しくされるように、前記第２の部分回路を制御する制御手段とを
備えたことを特徴とする電子機器。
【請求項５】
前記制御手段は、前記第１の部分回路の電源がオフにされたときに、前記第２の部分回路の出力電圧が接地信号レベルに等しくされるように、前記第２の部分回路を制御することを特徴とする請求項４記載の電子機器。
【請求項６】
前記第１の部分回路は、水晶発振回路又は温度補償形水晶発振回路であることを特徴とする請求項４又は請求項５記載の電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子回路及び電子機器に係り、特に前段の電源がオフにされたときに後段の出力レベルを一定値に制御して、動作の安定と省電力化を図る電子回路及びこれを用いた電子機器に関する。
【０００２】
【従来の技術】
省電力化はいかなる電子機器においても求められているが、特に携帯無線通信装置に代表される携帯形電子機器に関しては、連続動作時間やバッテリーの寿命を左右する最も重要な技術的課題の一つである。その解決のためには、個別部品・回路の電力消費の低減が欠かせないが、中でも、そのような電子機器の基準信号源として用いられることの多い温度補償形水晶発振器（以下、慣例にしたがってＴＣＸＯと呼ぶ）及びその後段に設けられたバッファ回路の電力消費面での比重が大きいことから、さまざまな工夫がなされている。
【０００３】
ＴＣＸＯ自体の電力消費は、動作時の定常的な値が相対的に大きい点が問題である。したがって、これに対しては、受信動作時を除いてＴＣＸＯの電源をオフにする等の対策が一般的にとられている。しかし、ＴＣＸＯの電源オン／オフの際に、容量性の負荷をドライブするバッファ回路の電源を併せてオン／オフすると、その過渡電流が大きくなるという別の問題を生じる。
【０００４】
また、ＴＣＸＯ及びバッファ回路とその負荷回路とが電源ラインを共有するような回路構成の場合には、さらに次のような問題がある。すなわち、電源がオフにされたとき、ＴＣＸＯ等に供給される電源電圧の低下の時定数よりも、バッファ回路の入力端に残留している非ゼロの直流電圧低下の時定数の方が大きいため、当該残留電圧が負荷回路から共通の電源ラインを介してＴＣＸＯの電源ラインに帰還されて、本来直ちに停止すべきＴＣＸＯの発振がある程度の時間継続するという現象を生じることがある。このような現象の一例については、後で、図２を参照して説明する。
【０００５】
特許文献１に開示された発明は、上記の問題のうち、特に電源オン／オフ時の容量性負荷のドライブに伴う過渡電流の増大を回避するためになされたもので、非帰還形のバッファ回路の入力端に設けたスイッチ回路によってバッファ回路への入力をオン／オフすることにより、電源のオン／オフを行わずにバッファ回路の動作・非動作状態を切り換えるというものである。
【０００６】
【特許文献１】
特開平９−２９４０６５号公報（第２−３ページ、図３）
【０００７】
【発明が解決しようとする課題】
上記の従来の技術は、前段の回路（ＴＣＸＯ等）の電源をオフにしたとき、バッファ回路の入力端に設けたスイッチ回路によってバッファ回路への入力をオフにするのみであって、バッファ回路の入力端に残留している非ゼロの直流電圧が負荷回路を経由してＴＣＸＯの電源ラインへ帰還されるという問題への対策にはならない。
【０００８】
したがって、本発明は、前段の回路の電源をオフにしたとき、後段回路入力における残留電圧が前段の回路の電源ラインに帰還されることにより生じる過渡的な電力消費を低減させることのできる電子回路及びこれを用いた電子機器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の電子回路は、電源がオンにされているとき、電気信号を発生し及び又は出力する第１の部分回路と、前記第１の部分回路の後段に接続され、前記電気信号が入力されたときにこれを増幅し及び又はバッファとして出力する第２の部分回路と、前記第１の部分回路の電源がオフにされたときに、前記第２の部分回路の出力電圧がある直流電圧レベルに等しくされるように、前記第２の部分回路を制御する制御手段とを備えたことを特徴とする。本発明によれば、前段の回路の電源をオフにした場合にバッファ回路の出力がある一定レベルをとるように強制され、前段の回路の電源ラインへの過渡的な帰還現象による電力の消費を抑えることができる。
【００１０】
【発明の実施の形態】
以下に、本発明による電子回路の実施の形態を、図１及び図２を参照して説明する。図１は、本実施の形態に係る電子回路の回路図である。同図（ａ）及び（ｂ）において、１はＴＣＸＯ、１０はＴＣＸＯ１の出力端子、２はＴＣＸＯ１の電源オン／オフ用スイッチ、３はＴＣＸＯ１と後述のバッファ回路６との間を直流的にしゃ断し、かつ、交流的に接続するためのキャパシタ、４は否定論理の機能を持つデジタル論理ゲートとしてのインバータ、４１はインバータ４の入力端子、４２はインバータ４の出力端子、４３はインバータ４の電源端子、５は後述するようにインバータ４をアナログ増幅器として機能させるための帰還抵抗、６はインバータ４及び帰還抵抗５から構成されるバッファ回路、７はバッファ回路６の入力プルアップのオン／オフ用スイッチ、８はスイッチ２及びスイッチ７の各々のオン／オフを制御する制御部、９はＴＣＸＯ１の電源電圧安定化用のキャパシタである。
【００１１】
また、同図（ａ）及び（ｂ）には、バッファ回路６の後段に接続される負荷回路の一部として、ＮＰＮ形トランジスタ及び周辺の抵抗からなる回路を示している。すなわち、１１はトランジスタ、１２はベース入力抵抗、１３はベース接地抵抗、１４はコレクタ直列抵抗である。さらに、バッファ回路６の出力は、この図には示されていない他の負荷回路にも並列に接続されている場合がある。
【００１２】
ここで、インバータ４は相補形ＭＯＳ（ＣＭＯＳ）で構成することが一般的であり、その場合、入力端子４１と出力端子４２の間を帰還抵抗５を介して接続することにより、論理“０”又は論理“１”に相当する離散的な２値電圧レベルを出力するデジタル回路としてではなく、アナログ的な増幅器として機能し、その利得がインバータ４の特性及び帰還抵抗５の抵抗値によって定まることは、よく知られている。本実施の形態においても、この技術を用いてバッファ回路６を構成している。
【００１３】
なお、図１（ａ）は制御部８の制御によりスイッチ２がオン、スイッチ７がオフとされた状態を示し、図１（ｂ）は同じく制御部８の制御によりスイッチ２がオフ、スイッチ７がオンとされた状態を示している。制御部８は、スイッチ２及びスイッチ７を個別に又は連動してオン／オフすることにより、ＴＣＸＯ１に供給される電源電圧Ｖ１と、バッファ回路６の入力プルアップの有無を、個別に又は連動してオン／オフすることができる。また、ＴＣＸＯ１の電源電圧Ｖ１のオン／オフに関わらず、バッファ回路６及びその後段には電源電圧Ｖ２が供給されているものとする。
【００１４】
これに対し、図２はＴＣＸＯ１とバッファ回路６及びその後段の電源電圧を区別することなく、スイッチ２のオン／オフによって共通にオン／オフされるように構成した場合の回路図を、比較のために示したものである。バッファ回路６の入力プルアップはこの場合必要がないので、図１におけるスイッチ７を省略し、バッファ回路６及びその後段の電源接続をＴＣＸＯ１のそれと共通にして構成したもので、その他の構成及び接続はすべて図１と共通である。
【００１５】
次に、これらの図を参照して、本発明の実施の形態に係る電子回路の動作について説明する。説明の都合上、まず図２の構成においてＴＣＸＯ１の電源電圧Ｖ１をオフにした直後に生じる現象とその問題点を述べ、図１の構成ではその問題点が解消されることを示す。
【００１６】
初めに、図２においてスイッチ２がオンにされた状態における定常的な動作について説明する。この状態では、ＴＣＸＯ１に電源電圧Ｖ１が供給され、ＴＣＸＯ１の出力端子１０から基準周波数信号が連続的に出力されている。一方、後続のバッファ回路６の入力端であるインバータ４の入力端子４１は、帰還抵抗５を介して出力端子４２に接続され、直流的には論理“０”にも論理“１”にも相当しない中間的な電圧レベルにバイアスされている。上記のＴＣＸＯ１の出力端子１０からの基準周波数信号は、キャパシタ３を介してその交流成分がバッファ回路６に（すなわち、インバータ４の入力端子４１に）入力され、インバータ４の特性及び帰還抵抗５の抵抗値によって定まる利得に基づき増幅されて、インバータ４の出力端子４２に出力され、後段のトランジスタ１１及び抵抗１１乃至１３から成る負荷回路並びに他の負荷回路に供給される。
【００１７】
ここで、制御部８からの制御によりスイッチ２がオフにされたものと想定し、それ以降の動作について説明する。この場合、ＴＣＸＯ１１、インバータ４及びコレクタ直列抵抗１３に印加される電源電圧は、電源電圧安定化用キャパシタ９の値等によって定まるある時定数をもって低下する。一方、スイッチ２がオフにされた直後のインバータ４の入力端子４１には、その直前までのバイアス電圧が残留しており、入力端子４１の入力インピーダンスが高い場合には、その低下のスピードは、ＴＣＸＯ１１、インバータ４及びコレクタ直列抵抗１３に印加される電源電圧の低下のスピードよりも遅いことがある。
【００１８】
すると、入力端子４１の残留電圧は帰還抵抗５及びベース入力抵抗１２を介してトランジスタ１１のベースに印加される。一方トランジスタ１１のコレクタ電圧は、本来の電源ラインとの接続が断ち切られてフローティング状態になっているため、ベース電圧が印加された状態ではベース・コレクタ間が順方向にバイアスされて、コレクタ電圧はベース電圧に追随する。このコレクタ電圧が電源ラインを共通にするＴＣＸＯ１に印加されて、これがゼロになるまでＴＣＸＯ１が発振状態を維持し、その分電力を消費するという結果を招く。
【００１９】
図１に示した本発明の実施の形態においては、次の通り、上記の問題を解消することができる。まず、図１（ａ）に示した定常状態における動作は、図２においてスイッチ２がオフにされる以前の動作と同じである。ここで、ＴＣＸＯ１の電源電圧Ｖ１とバッファ回路６の電源電圧Ｖ２は分離されており、かつ、制御部８はスイッチ２をオフにすると同時にスイッチ７をオンにするものとする。
【００２０】
こうすると、スイッチ２がオフにされたときに、バッファ回路４の入力端（インバータ４の入力端子４１）の電圧レベルは電源電圧Ｖ２にプルアップされ、バッファ回路６の出力端であるインバータ４の出力端子４２の出力は論理“０”に相当する電圧レベル（本実施の形態においては接地信号レベル）に固定される。したがって、ベース・コレクタ間が順方向にバイアスされるということはなく、図２の構成で生じることのある上述の問題点は解消される。
【００２１】
以上説明した本発明の実施の形態によれば、入力端子４１の残留電圧がＴＣＸＯ１の電源電圧として帰還されることはなく、また、インバータ４は直流的にもＣＭＯＳデジタル論理ゲートして最も電力消費の小さい状態に固定される。
【００２２】
なお、以上説明した本発明の実施の形態は一例であって、前段の回路をＴＣＸＯに限るものではなく、他の発振回路又は前段の増幅回路のようなものであってもよい。また、後段のバッファ回路をＣＭＯＳデジタル論理ゲートに帰還ループを持たせた回路に限るものではない。用いる回路構成に応じ、直流的な電力消費が最小になるように、入力のプルアップ若しくはプルダウン又は何らかの直流レベルへの固定を行えばよいからである。
【００２３】
その他、電源電圧Ｖ１の制御は、電源ラインに直列に挿入されたスイッチ２の開閉によるものとしたが、他の方法、例えば前段の回路用の電源そのもののオン／オフのような方法によってもよい。そのような場合であっても、電源電圧Ｖ１の降下の時定数が、バッファ回路入力の残留電圧効果の時定数よりも小さければ、そのオフと同時にする後段バッファ回路入力の強制的固定が、以上説明した本発明の実施の形態の場合と同様に有効であるからである。また、負荷回路は電源オフ時に前段のバッファ回路からの入力電圧が電源ラインに回り込む可能性があるならば、どのような回路であっても本発明が有効に作用する。
【００２４】
【発明の効果】
本発明によれば、前段の回路の電源をオフにしたとき、後段の回路から前段の回路の電源ラインに電圧が帰還されて生じる過渡的な消費電力を最小化し、かつ、その状態での後段の回路自体の定常的消費電力を最小化することができ、この構成の電子回路を用いる電子機器の省電力化を達成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電子回路の回路図。
【図２】本発明の実施の形態に係るバッファ回路の制御を行わない場合の電子回路の回路図。
【符号の説明】
１　ＴＣＸＯ
１１　ＴＣＸＯの出力端子
２　ＴＣＸＯの電源オン／オフ用スイッチ
３　キャパシタ
４　インバータ
４１　インバータの入力端子
４２　インバータの出力端子
４３　インバータの電源端子
５　帰還抵抗
６　バッファ回路
７　バッファ回路入力プルアップのオン／オフ用スイッチ
８　制御部
９　ＴＣＸＯの電源電圧安定化用キャパシタ
１０　ＴＣＸＯの出力端子
１１　トランジスタ
１２　ベース入力抵抗
１３　ベース接地抵抗
１４　コレクタ直列抵抗
【図１】
2004112376.tif 000003
【図２】
2004112376.tif 000004