(57)【要約】　【課題】　構成要素の数が少なく、コストも安く、および／またはもっと柔軟で使いやすい装置を使用するＦＰＡＡのようなプログラマブル・アナログ・デバイス用のクロック機能を提供する。　【解決手段】　それぞれがクロック信号を必要とする少なくとも第１の回路部分と第２の回路部分に分割される半導体デバイスであって、該デバイスが、さらに、　周期的出力を発生する発振器と、　周期的出力を、第１の回路部分と一緒に使用するのに適している第１のクロック信号と、第２の回路部分と一緒に使用するのに適している第２のクロック信号とに変換するためのクロック手段と、　クロック手段に周期的出力またはそれに関連する信号を供給し、第１の回路部分に第１のクロック信号を供給し、第２の回路部分に第２のクロック信号を供給するための接続手段とを備えるデバイス。【選択図】　　　図４　　
2004070962.tif 000002
【特許請求の範囲】
【請求項１】
　それぞれがクロック信号を必要とする少なくとも第１の回路部分と第２の回路部分に分割される半導体デバイスであって、該デバイスが、さらに、
　周期的出力を発生する発振器と、
　前記周期的出力を、前記第１の回路部分と一緒に使用するのに適している第１のクロック信号と、前記第２の回路部分と一緒に使用するのに適している第２のクロック信号とに変換するクロック手段と、
　前記周期的出力またはそれに関連する信号を前記クロック手段に供給し、前記第１の回路部分に前記第１のクロック信号を供給し、前記第２の回路部分に前記第２のクロック信号を供給するための接続手段とを備えるデバイス。
【請求項２】
　前記第２の回路部分が、１つまたはそれ以上のアナログ構成要素を備える、請求項１に記載のデバイス。
【請求項３】
　前記アナログ構成要素がプログラム可能なものである、請求項２に記載のデバイス。
【請求項４】
　プログラム可能なアナログ構成要素が、複数の構成可能なアナログ・ブロックを備える、請求項３に記載のフィールド・プログラマブル・アナログ・アレイ・デバイス。
【請求項５】
　前記発振器が、好適には、水晶振動子であることが好ましい１つのクリスタルである、請求項１〜４の何れか1項に記載のデバイス。
【請求項６】
　前記クロック手段が、
　前記第１のクロック信号を供給するための第１のクロック・デバイスと、
　前記第２のクロック信号を供給するための第２のクロック・デバイスとを備える、請求項１〜５の何れか1項に記載のデバイス。
【請求項７】
　前記第１のクロック・デバイスがマスタ・デバイスとして機能し、前記第２のクロック・デバイスがスレーブ・デバイスとして機能する、請求項６に記載のデバイス。
【請求項８】
　前記接続手段が、前記第１のクロック発振器に前記周期的出力またはそれに関連する信号を供給し、
　前記デバイスが、さらに、前記第２のクロック・デバイスに前記第１のクロック信号を供給するためのルーチング手段を備える、請求項７に記載のデバイス。
【請求項９】
　前記ルーチング手段が、前記第２のクロック・デバイスへの前記第１のクロック信号の供給を可能および不能にするための切替え手段を備える、請求項８に記載のデバイス。
【請求項１０】
　前記接続手段が、前記第１のクロック発振器および前記第２のクロック発振器に、前記周期的出力またはそれに関連する信号を供給する、請求項６に記載のデバイス。
【請求項１１】
　前記クロック手段が、前記第１および第２のクロック信号の両方を供給する１つのクロック・デバイスを備え、
　前記接続手段が、前記第１のクロック信号を前記クロック・デバイスから前記第１の回路部分に送り、前記第２のクロック信号を前記クロック・デバイスから前記第２の回路部分に送る、請求項１〜５の何れかに記載のデバイス。
【請求項１２】
　前記接続手段が、前記第２の回路部分への前記第２のクロック信号の供給を可能および不能にするための切替え手段を備える、請求項１１に記載のデバイス。
【請求項１３】
　前記接続手段が、１つまたはそれ以上の周波数分割装置を備える、請求項１１または１２に記載のデバイス。
【請求項１４】
　それぞれがクロック信号を必要とする少なくとも第１の回路部分と第２の回路部分に分割される半導体デバイスであって、さらに、
　発振器の周期的出力を、前記第１の回路部分と一緒に使用するのに適している第１のクロック信号と、前記第２の回路部分と一緒に使用するのに適している第２のクロック信号とに変換するためのクロック手段と、
　前記周期的出力またはそれに関連する信号を前記クロック手段に供給し、前記第１の回路部分に前記第１のクロック信号を供給し、前記第２の回路部分に前記第２のクロック信号を供給するための接続手段とを備え、
　前記接続手段が、前記デバイスに前記周期的出力を入力するための少なくとも１つの入力を備えるデバイス。
【請求項１５】
　前記第２の回路部分が、１つまたはそれ以上のアナログ構成要素を備える、請求項１４に記載のデバイス。
【請求項１６】
　前記アナログ構成要素がプログラム可能なものである、請求項１５に記載のデバイス。
【請求項１７】
　前記プログラム可能なアナログ構成要素が、複数の構成可能なアナログ・ブロックを備える、請求項１６に記載のフィールド・プログラマブル・アナログ・アレイ・デバイス。
【請求項１８】
　前記クロック手段が、
　前記第１のクロック信号を供給するための第１のクロック・デバイスと、
　前記第２のクロック信号を供給するための第２のクロック・デバイスとを備える、請求項１４〜１７の何れかに記載のデバイス。
【請求項１９】
　前記第１のクロック・デバイスが、マスタ・デバイスとして機能し、前記第２のクロック・デバイスが、スレーブ・デバイスとして機能する、請求項１８に記載のデバイス。
【請求項２０】
　前記接続手段が、前記第１のクロック発振器に、
　前記周期的出力またはそれに関連する信号を供給し、
　前記デバイスが、さらに、前記第２のクロック・デバイスに前記第１のクロック信号を供給するためのルーチング手段を備える、請求項１９に記載のデバイス。
【請求項２１】
　前記ルーチング手段が、前記第２のクロック・デバイスへの前記第１のクロック信号の供給を可能および不能にするための切替え手段を備える、請求項１８に記載のデバイス。
【請求項２２】
　前記接続手段が、前記第１のクロック発振器および前記第２のクロック発振器に、前記周期的出力またはそれに関連する信号を供給する、請求項１８に記載のデバイス。
【請求項２３】
　前記クロック手段が、前記第１および第２のクロック信号の両方を供給するクロック・デバイスを備え、
　前記接続手段が、前記第１のクロック信号を前記クロック・デバイスから前記第１の回路部分に送り、前記第２のクロック信号を前記クロック・デバイスから前記第２の回路部分に送る、請求項１４〜１７の何れか1項に記載のデバイス。
【請求項２４】
　前記接続手段が、前記第２の回路部分への前記第２のクロック信号の供給を可能および不能にするための切替え手段を備える、請求項２３に記載のデバイス。
【請求項２５】
　前記接続手段が、１つまたはそれ以上の周波数分割装置を備える、請求項２３または２４に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、特にフィールド・プログラマブル・アナログ・アレイのようなプログラム可能なアナログ構成要素を有するデバイスに関する半導体デバイスのクロック・システムに関するものであるが、これに限定されない。
【背景技術】
【０００２】
　フィールド・プログラマブル・アナログ・アレイ（ＦＰＡＡ）は、エレクトロニクス産業で比較的最近開発されたもので、これを使用すれば、ユーザは、非常に広い範囲のアナログ回路を迅速且つ柔軟に設計し実施することができる。図１は、シリコンチップ１２上の個々の構成可能なアナログ・ブロック（ＣＡＢ）１０のアレイを備えるＦＰＡＡの一例である。ＣＡＢは、シリコン上に集積されたコンデンサを使用する交換コンデンサ回路技術をベースとしている。ＣＡＢは、交換コンデンサＣＭＯＳ演算増幅器、コンパレータ、コンデンサのアレイ、ＣＭＯＳスイッチおよびＳＲＡＭを備えることができる。ＣＡＢは、構成可能な接続部１４と相互接続している。構成可能な演算増幅器１８、構成可能なバンドギャップ電圧基準および他の構成可能なアナログ素子もチップ上に分散状態で配置されている。構成可能なＩ／Ｏブロック２０および他の構成可能な素子は、チップの周辺に位置している。チップ上のすべての構成可能な素子の構成は、構成ロジック１６により行われる。構成ロジックは、構成データ・ソースに対してインタフェースとして機能し、それにより、チップ上の構成可能な素子内に構成データをロードする機構を実施し、それによりＦＰＡＡの機能を定義する。
【０００３】
　それ故、ＦＰＡＡにユーザが制御可能な構成データを入力することにより、例えば、整流器、サンプルおよびホールド回路、フィルタおよびレベル検出器のような多数のアナログ構成要素または回路の機能を複製するようにプログラムすることができる。
【０００４】
　このようなアナログ・アレイは、多くの異なる構成モードで動作することができる。アナログ・アレイは、マイクロプロセッサのようなデジタル・デバイスと協力して動作することができるし、またはデジタル・デバイスと協力しないでも動作することができる。その場合は、アレイは、自律的にＥＥＰＲＯＭのようなメモリ素子から構成データを取り出さなければならない。
【０００５】
　デジタル・デバイスと協力して動作するということは、デジタル制御デバイスにより、構成ロジックに対してクロックを供給することができることを意味する。このクロックは、必ずしも、その周波数が周期的なもの、または安定しているものでなくてもよいが、制御デジタル・デバイスにアナログ・アレイ構成ロジックを正しく同期させるためにクロックは必要である。アレイのアナログ・セクションは、通常、交換コンデンサ技術をベースとしている。正確な性能のためには、この技術は、周期的であり、非常に安定した周波数を持つクロックが必要である。これらの要件は、デジタル・クロックの要件と矛盾する。それ故、アナログ・アレイは、チップに対して少なくとも２つの異なるクロック入力を有する。交換コンデンサ技術の代わりに、交換電流技術のような他の技術も使用することができる。しかし、周期的であり、非常に安定している周波数を処理するクロックに対する要件を依然として満たさなければならない場合が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　デジタル制御装置からのクロックを使用することができない環境では、依然としてアナログ・アレイは、その構成を始めるためにクロック信号を必要とする。アレイは、また、交換コンデンサ回路を駆動するために、安定した周波数と周期とを有するクロック信号を必要とする。このモードの場合には、チップは、それ自身のクロックを発生しなければならない。
【０００７】
　Ｃｙｐｒｅｓｓ　ＭｉｃｒｏＳｙｓｔｅｍｓ社は、周知のプログラマブル「システム・オン・チップ」マイクロコントローラを一連番号ＣＹ８Ｃ２６６４３で製造している。このデバイスは、外部クリスタルおよび水晶発振器（ｃｒｙｓｔａｌ　ｏｓｃｉｌｌａｔｏｒ）、または内部クロックにより動作するオプションを有する。２つの外部クロックと動作し、これらクロック間で選択を行うことはできない。Ｃｙｇｎａｌ　Ｉｎｔｅｇｒａｔｅｄ　Ｐｒｏｄｕｃｔｓ　Ｉｎｃ社が、一連製造番号Ｃ８０５１Ｆ０００で、同じチップ上にアナログ構成要素を有する一連のマイクロプロセッサを製造している。これらのデバイスは、内部発振器または外部クリスタルのオプションを有する。外部クロックを使用することができるが、外部クロックは１つしか使用することができない。Ｌａｔｔｉｃｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｃｏｒｐ社が、一連番号ｉｓｐＰＡＣ１０で、周知のＦＰＡＡデバイスを製造している。このデバイスは、水晶発振器を使用する機能がなく、１つのクロック入力ピンを備えるだけである。他の機能は持っていないし、１つのクロックしか使用できない。
【課題を解決するための手段】
【０００８】
　本発明は、従来技術の装置と比較した場合、構成要素の数が少なく、コストも安く、および／またはもっと柔軟で使いやすい装置を使用するＦＰＡＡのようなプログラマブル・アナログ・デバイス用のクロック機能を提供する。本発明は、ＦＰＡＡに制限されるものではない。それどころか、本発明は、２つまたはそれ以上の独立したクロック領域を特徴とする任意の半導体デバイス用のクロック機能を提供する。
【０００９】
　第１の態様によれば、本発明は、それぞれがクロック信号を必要とする少なくとも第１の回路部分と第２の回路部分に分割される半導体デバイスを提供する。このデバイスは、さらに、
　周期的出力を発生する発振器と、
　周期的出力を、第１の回路部分と一緒に使用するのに適している第１のクロック信号と、第２の回路部分と一緒に使用するのに適している第２のクロック信号とに変換するクロック手段と、
　クロック手段に周期的出力またはそれに関連する信号を供給し、第１の回路部分に第１のクロック信号を供給し、第２の回路部分に第２のクロック信号を供給するための接続手段とを備える。
【００１０】
　本発明は、リソース管理という見地から見れば、２つの別々の水晶発振器を使用する従来技術の装置は非常に無駄が多いこと、また、回路部分がクロック信号に対して矛盾する要件を持っている場合でも、両方の回路部分に対してクロック信号を供給するために、１つの発振器を実際に使用することができることを認識する。その結果、２つの発振器は必要なくなり、１つの発振器ですむことになり、デバイスの製造コストを有意に低減することができる。本発明の装置のもう１つの利点は、各回路部分のためのクロックが同期していることである。それ故、例えば、アナログ回路がデジタル動作の影響を受けない周期中に、デジタル動作をタイミングを合わせて行うことができる。クロック手段により、３つ以上の回路部分にクロック信号を供給することができることを理解することができるだろう。
【００１１】
　第２の回路部分は、プログラム可能なものであってもよいし、１つまたはそれ以上のアナログ構成要素を備えることができる。通常、第１の回路部分は、デジタル・ロジック手段を備える。
【００１２】
　デバイスとしては、ＦＰＡＡデバイスを使用することができ、その場合には、プログラム可能なアナログ構成要素は、複数の構成可能なアナログ・ブロックを備える。
【００１３】
　発振器としては、１つのクリスタル、好適には、１つの水晶振動子（ｑｕａｒｔｚ　ｃｒｙｓｔａｌ）を使用することができる。セラミック共振器素子をキャンド発振器（ｃａｎｎｅｄ　ｏｓｃｉｌｌａｔｏｒ）（それに関連する能動回路を有するデバイス）として使用することができる。
【００１４】
　クロック手段は、
　第１のクロック信号を供給するための第１のクロック・デバイスと、
　第２のクロック信号を供給するための第２のクロック・デバイスとを備えることができる。
【００１５】
　好適には、第１のクロック・デバイスは、マスタ・デバイスとして機能し、第２のクロック・デバイスは、スレーブ・デバイスとして機能することが好ましい。このような実施形態の場合には、接続手段は、周期的出力またはそれに関連する信号を第１のクロック発振器に供給することができ、デバイスは、さらに、第１のクロック信号を第２のクロック・デバイスに供給するためのルーチング手段を備えることができる。ルーチング手段は、第２のクロック・デバイスへの第１のクロック信号の供給を可能にしたり不能にしたりするための切替え手段を備えることができる。
【００１６】
　他の実施形態の場合には、接続手段は、周期的出力またはそれに関連する信号を第１のクロック発振器および第２のクロック発振器に供給する。
【００１７】
　もう１つの実施形態の場合には、クロック手段は、第１および第２のクロック信号の両方を供給する１つのクロック・デバイスを備える。
【００１８】
　接続手段は、第１のクロック信号をクロック・デバイスから第１の回路部分に供給し、第２のクロック信号をクロック・デバイスから第２の回路部分に供給することができる。
【００１９】
　接続手段は、第２の回路部分への第２のクロック信号の供給を可能にしたり不能にしたりするための切替え手段を備えることができる。
【００２０】
　接続手段は、１つまたはそれ以上の周波数分割装置を備えることができる。
【００２１】
　第２の態様によれば、本発明は、それぞれがクロック信号を必要とする少なくとも第１の回路部分と第２の回路部分に分割される半導体デバイスを提供する。このデバイスは、さらに、
　発振器の周期的出力を第１の回路部分と一緒に使用するのに適している第１のクロック信号と、第２の回路部分と一緒に使用するのに適している第２のクロック信号とに変換するためのクロック手段と、
　クロック手段に周期的出力またはそれに関連する信号を供給し、第１の回路部分に第１のクロック信号を供給し、第２の回路部分に第２のクロック信号を供給するための接続手段とを備える。
【００２２】
　接続手段は、デバイスに周期的出力を入力するための少なくとも１つの入力を備える。
【００２３】
　デバイスは、この形で市販されていて、ユーザはデバイスに適当な発振器を供給し、接続しなければならない。
【００２４】
　第２の回路部分は、プログラム可能なものでもよい１つまたはそれ以上のアナログ構成要素を備えることができる。
【００２５】
　デバイスとしては、プログラム可能なアナログ構成要素が複数の構成可能なアナログ・ブロックを備えるフィールド・プログラマブル・アナログ・アレイ・デバイスを使用することができる。
【００２６】
　クロック手段は、
　第１のクロック信号を供給するための第１のクロック・デバイスと、
　第２のクロック信号を供給するための第２のクロック・デバイスとを備えることができる。
【００２７】
　好適には、第１のクロック・デバイスは、マスタ・デバイスとして機能し、第２のクロック・デバイスは、スレーブ・デバイスとして機能することが好ましい。このような実施形態の場合には、接続手段は、周期的出力またはそれに関連する信号を第１のクロック発振器に供給することができ、デバイスは、さらに、第１のクロック信号を第２のクロック・デバイスに供給するためのルーチング手段を備えることができる。ルーチング手段は、第２のクロック・デバイスへの第１のクロック信号の供給を可能にしたり不能にしたりするための切替え手段を備えることができる。
【００２８】
　他の実施形態の場合には、接続手段は、周期的出力またはそれに関連する信号を第１のクロック発振器および第２のクロック発振器に供給する。
【００２９】
　もう１つの実施形態の場合には、クロック手段は、第１および第２のクロック信号の両方を供給する１つのクロック・デバイスを備え、
　接続手段は、第１のクロック信号をクロック・デバイスから第１の回路部分に供給し、第２のクロック信号をクロック・デバイスから第２の回路部分に供給することができる。
【００３０】
　接続手段は、第２の回路部分への第２のクロック信号の供給を可能にしたり不能にしたりするための切替え手段を備えることができる。
【００３１】
　接続手段は、１つまたはそれ以上の周波数分割装置を備えることができる。
【００３２】
　添付の図面を参照しながら、本発明のデバイスの実施形態について説明する。
【発明を実施するための最良の形態】
【００３３】
　図３は、本発明のデバイスの一実施形態である。デバイスは、周期的出力を発生する１つのクリスタル５０を備え、この出力は、第１の接続部５１およびパッケージ・ピン５２を通してプログラマブル・アナログ・アレイ・デバイスに送られる。この実施形態の場合には、水晶発振器５０への他の接続部はアースされているが、接続部はフローティング状態にしておくこともできる。周期的出力は、第２の接続部５４により、プログラマブル・アナログ・アレイ・デバイスのデジタル・ロジック・エリア（図示せず）を同期するのに適した形の第１のクロック信号５７を供給することができる能動回路を含む第１の（デジタル）クロック水晶発振器５６に送られる。第１のクロック信号５７も、プログラマブル・アナログ・アレイ・デバイスのプログラム可能なアナログ構成要素（図示せず）に適した形の第２のクロック信号（図示せず）を供給することができる能動回路を含む第２の（アナログ）クロック水晶発振器６０へのルーチング接続部５８に送られる。ルーチング接続部５８は、ルーチング接続部５８を開閉することができるスイッチ６２を備え、それにより第１のクロック信号が、第２のクロック水晶発振器６０に入力したかどうかを判断する。
【００３４】
　ここで、デバイスの動作について説明する。
【００３５】
　デバイスの電源をオンにすると、デバイスは、ＥＥＰＲＯＭのようなメモリ素子から構成データをロードする。この段階では、アナログ・クロック信号は必要ではなく、スイッチ６２は（図３に示すように）オフになっている。それ故、第２の（アナログ）水晶発振器６０は動作していない。構成データのロード中、第１のクロック水晶発振器５６は、アレイ・デバイスのデジタル・ロジック・エリアに対して第１のクロック信号５７を供給するために周期的出力を使用する。
【００３６】
　構成が完了した後で、デバイスは、第１の（デジタル）クロック水晶発振器５６をマスタ・クロックとして使用し、第２の（アナログ）クロック水晶発振器６０をスレーブ・クロックとして使用するようにプログラムされる。このようなプログラミングは、スイッチ６２をオンにすることにより達成される。スイッチ６２をオンにするには、デバイス上のＲＡＭビット６４を設定すればよい。図４は、スイッチ６２がオンになっているデバイスである。この場合、第２の（アナログ）クロック水晶発振器６０は、第１の（デジタル）水晶発振器５６に対してスレーブとして機能し、ルーチング接続部５８を通して第１のクロック信号５７を受信し、（交換コンデンサ・セクションのような）アナログ構成要素に対する（図４に示す）第２のクロック信号６６を発生する。すなわち、１つのクリスタル５０は、デジタルおよびアナログ・クロック機能の両方を駆動するために使用される。
【００３７】
　本発明は、とりわけ、デジタル・クロックに対する要件はそれほど厳しくないという事実を利用する。ＥＥＰＲＯＭのようなメモリ素子からのデータの取出しを開始するには、デジタル・クロックを数ＭＨＺの範囲で動作させるだけでよい。この周期中、アナログ構成要素は動作しないし、アナログ・クロックは必要としない。さらに、構成が完了した後の、主なクロック要件は、アナログ構成要素に対してクロック信号を供給することである。しかし、デジタル機能は能動状態にあり、そのようにコマンドされればさらにデータをロードすることができる。図３のデバイスは、構成が完了した後で必要なアナログ・クロック機能を供給するが、必要な場合には、デジタル・クロックを「分岐させる」（ｔａｐｐｅｄ）ことができる。このようにして、アナログおよびデジタル・クロック機能が、１つの発振器構成要素により安定した方法で供給される。
【００３８】
　図５は、図３の実施形態に関連する第２の実施形態である。図３と同じ素子を示すのに図５でも同じ参照番号を使用している。１つの水晶発振器５０の出力が、２つのパッケージ・ピン７０，７２を通してプログラマブル・アナログ・アレイ・デバイスに送られる二重ピン・システムであるために、図５の実施形態は図３の実施形態とは異なる。そのため、発振器回路が簡単になる。
【００３９】
　図６は、同様に、図３の多数の素子を共有している第３の実施形態である。この場合、このような共有素子を示すために同じ参照番号を使用している。第３の実施形態の場合には、１つの水晶発振器５０は、パッケージ・ピン８０を通して第１のクロック水晶発振器５６に直接接続していて、また、パッケージ・ピン８２を通して第２のクロック水晶発振器６０に直接接続している。１つのピン装置の代わりに、図５のタイプの２つのピン装置を使用することができる。この実施形態は、寄生成分からの干渉の恐れがあり、接続部間で干渉の恐れがあるので、他の実施形態より劣る。しかし、図６の実施形態は、本発明のある態様を示す。
【００４０】
　図２は、デジタルおよびアナログ構成要素の両方に対してクロック信号を供給するために、１つのクロック水晶発振器を使用する第４の実施形態である。図２の実施形態の多くの素子は、図３の実施形態の素子と同じものである。図３の同じ素子を示すのに、図２と同じ参照番号を使用している。第４の実施形態の場合には、１つのクリスタル５０の周期的出力は、第２の接続部５４を通してクロック水晶発振器９０に送られる。クロック水晶発振器９０は、プログラマブル・アナログ・アレイ・デバイスのデジタル・ロジック・エリア（図示せず）を同期させるのに適している形の第１のクロック信号５７を供給する。クロック水晶発振器９０からのクロック信号も、プログラマブル・アナログ・アレイ・デバイスのアナログ構成要素（図示せず）へのルーチング接続部９２に送られる。ルーチング接続部９２は、ルーチング接続部９２を開閉することができるスイッチ６２を備え、それにより第１のクロック信号がアナログ構成要素に対するものであるかどうかを判断する。それ故、第４の実施形態の第１の実施形態との大きな違いは、１つの水晶発振器を使用しているという点である。通常、デジタル・ロジック・エリアは、約１６〜４０ＭＨＺの周波数のクロックを必要とする。第４の実施形態の場合には、アナログ構成要素を駆動するための適当な周波数のクロック信号を供給するために、必要な場合には、第１のクロック信号の周波数を低減することができる。この周波数の低減は、ルーチング接続部９２に１つまたはそれ以上の周波数分割装置（図示せず）を配置することにより行うことができる。
【００４１】
　デバイスの電源をオンにすると、デバイスは、ＥＥＰＲＯＭのようなメモリ素子から構成データをロードする。この段階では、アナログ・クロック信号は必要ではなく、図２に示すように、スイッチ６２はオフになっている。構成データのロード中、クロック水晶発振器９０は、アレイ・デバイスのデジタル・ロジック・エリアに対して第１のクロック信号５７を供給するために周期的出力を使用する。
【００４２】
　構成が完了した後で、スイッチ６２はオンになり、そのため、デジタルおよびアナログ・クロック機能の両方を駆動するために、クロック水晶発振器９０の出力を使用する。
【００４３】
　アナログ構成要素は、外部駆動ソースからのクロック信号を使用することができる。この場合、スイッチ６２はオフになり、スイッチ９４はオンになる。外部駆動アナログ・クロック信号は、アナログ・クロック・パッケージ・ピン９６を通してデバイスに送られる。さらに、ユーザは、そうしたい場合には、デバイスのデジタル・ロジック・エリアを同期させるために、外部駆動ソースからのクロック信号を使用することができる。外部駆動デジタル・クロック信号は、デジタル・クロック・パッケージ・ピン５２を通してデバイスに送られる。これらの例は本発明の例ではないことを理解されたい。それどころか、どのようにしたら、本発明のデバイスを他の制御レジームに適合させることができるかを示すものである。
【図面の簡単な説明】
【００４４】
【図１】ＦＰＡＡデバイスの一例である。
【図２】本発明の第４の実施形態である。
【図３】スイッチがオフになっている本発明の第１の実施形態である。
【図４】スイッチがオンになっている第１の実施形態である。
【図５】本発明の第２の実施形態である。
【図６】本発明の第３の実施形態である。
【図１】
2004070962.tif 000003
【図２】
2004070962.tif 000004
【図３】
2004070962.tif 000005
【図４】
2004070962.tif 000006
【図５】
2004070962.tif 000007
【図６】
2004070962.tif 000008