(57)【要約】【課題】ディジタルクランプ回路において、クランプレベルを安定化するとき、回路の各基準電位を調整可能とし、白レベルのディジタルデータの観測によって、Ａ／Ｄ変換器における映像信号のダイナミックレンジの低下を防止する。【解決手段】入力映像信号をアナログ領域のクランプ回路１０１でクランプした後、パルス付加回路１０３でペデスタル部にパルスを付加し、Ａ／Ｄ変換器１０７でディジタルデータに変換する。ディジタルデータからペデスタル部と付加パルスの頂上部のデータを夫々サンプルホールドし（１０９、１１３）、選択回路１１４ｂに入力するとともに、ペデスタル部データは、減算器１１０で基準の値との差を求め、加算器１１２でＡ／Ｄ変換器１０７のディジタルデータに加算して誤差を補償する。補償されたデータは選択回路１１４ｂに入力され、サンプルホールド回路より入力された２データと選択的に出力する構成のものである。【選択図】      図１
2004153381.tif 000002
【特許請求の範囲】
【請求項１】
入力されるアナログ映像信号をクランプするクランプ回路と、前記映像信号のブランキング期間内に一定振幅のパルスを付加するパルス付加回路と、このパルス付加回路の出力が入力されるＡ／Ｄ変換器と、このＡ／Ｄ変換器の基準電位を設定する基準電位設定回路と、前記Ａ／Ｄ変換器の出力のペデスタル部のディジタルデータを抽出しかつホールドする第１のサンプルホールド回路と、前記Ａ／Ｄ変換器の出力の付加されたパルスの頂上部のディジタルデータを抽出しかつホールドする第２のサンプルホールド回路と、前記第１のサンプルホールド回路出力とペデスタルレベルの基準ディジタルデータとの差分値を求める減算器と、この減算器の出力を前記Ａ／Ｄ変換器の出力に加算する加算器と、前記加算器、前記第１のサンプルホールド回路、および前記第２のサンプルホールド回路の各出力を選択的に出力する選択回路とを備えたことを特徴とする映像信号のディジタルクランプ回路。
【請求項２】
前記付加するパルスの振幅は、パルスの頂上部が映像信号の基準白レベル（１００％白レベル）値であることを特徴とする請求項１に記載の映像信号のディジタルクランプ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像信号をＡ／Ｄ変換する場合のディジタルクランプ回路に係り、特に、ディジタルクランプによるＡ／Ｄ変換の白レベル側ダイナミックレンジの低下を防止し、最適な設定を可能とする回路構成に関するものである。
【０００２】
【従来の技術】
図５は、従来のディジタルクランプ回路の基本的な構成を示すブロック図である。同図に示すようにディジタルクランプ回路は、映像入力端子１００から入力される映像信号の所定の個所（例えばペデスタル部）をクランプするアナログクランプ回路１０１と、このクランプ回路１０１のクランプ電位を設定するクランプ電位設定回路１０２と、アナログクランプ回路１０１の出力をディジタル信号に変換するＡ／Ｄ変換器１０７と、Ａ／Ｄ変換器１０７の上側基準電位および下側基準電位を設定する基準電位設定回路１０８と、Ａ／Ｄ変換器１０７の一方の出力側に接続される加算器１１２とを有している。
【０００３】
そして、Ａ／Ｄ変換器１０７の他方の出力側に接続され、ペデスタル（基準黒レベル）部のディジタルデータをサンプルホールドするサンプルホールド回路（１）１０９と、ペデスタルレベルの基準ディジタルデータを設定するペデスタルデータ設定回路１１１と、ペデスタルデータ設定回路１１１の出力からサンプルホールド回路（１）１０９の出力を減算する減算器１１０と、この減算器１１０の出力が一方の入力に接続される加算器１１２と、この加算器１１２において前述のＡ／Ｄ変換器１０７からの入力と共に、加算されたデータを出力するデータ出力端子１１５とから概略構成されている。
【０００４】
同図の構成においては、Ａ／Ｄ変換器１０７の出力におけるペデスタル部のディジタルデータは、本来ペデスタルレベルの基準ディジタルデータと等しくなるように設計されているが、実際の回路構成においては、クランプ電位設定回路１０２やＡ／Ｄ変換器１０７の基準電位設定回路１０８の部分については、個々の部品精度や温度特性あるいは電源電圧変動の影響を受け、設定電位に誤差が生じて設計値の通りにはならない。そこで同図の回路構成では、ペデスタルレベルの基準ディジタルデータからＡ／Ｄ変換器１０７の出力におけるペデスタル部のデータの差分を求め、その差分を加算器１１２に加えることで前記のあらゆる誤差による変動分が相殺されて補償されるようになる。この作用をする部分がディジタルクランプ回路である。
【０００５】
図５の回路構成によるディジタルクランプ回路は、前述のクランプ電位設定回路１０２やＡ／Ｄ変換器１０７の基準電位設定回路１０８における設定電位の誤差が小さい場合には有効な手段であるが、これが大きくずれると不具合が生ずる。たとえば、Ａ／Ｄ変換器１０７の出力におけるペデスタル部のディジタルデータが上方に大きくずれたため、映像信号の白レベル付近の値がＡ／Ｄ変換器１０７の出力ビットの上限値（量子化ビット数が８ビットの場合は２５５）に達し、白レベルの飽和が発生するような場合である。
【０００６】
この場合、加算器１１２の出力ではペデスタル部のディジタルデータはディジタルクランプ回路の機能により誤差が補償されるが、白レベルについては前記のようにＡ／Ｄ変換器１０７の出力でもってすでに白レベルの飽和が発生しているため、同様な補償を行っても白レベルの飽和は無くならない。すなわち、ディジタルクランプ回路では、アナログクランプ回路のクランプ電位やＡ／Ｄ変換器の基準電位に大きな変動があって、Ａ／Ｄ変換器の出力で白レベルの飽和が起こるような場合には補償効果が無く、したがってＡ／Ｄ変換器のダイナミックレンジの低下が発生することになる。また、加算器１１２の出力データを測定したのでは、ペデスタル部のデータがディジタルクランプ回路の機能により補償されているため、ずれの程度が分からず、したがって適正な調整が出来ないという不具合がある。
【０００７】
このようなディジタルクランプ回路の不具合に対する改善策の従来の一例として、特許文献１が知られており、この例を図６のブロック図に示す。図５との違いは、図６には１１４ａに示す選択回路が加わったことである。これによって、Ａ／Ｄ変換器１０７の出力を直接外部に出力するようにして、この出力のペデスタル部（特許文献１の記述は「ブランキング期間」）のデータを測定し、クランプ電位設定回路１０２ａ、および／またはＡ／Ｄ変換器１０７の基準電位設定回路１０８ａの設定を調整することにより、Ａ／Ｄ変換器１０７の出力におけるペデスタル部（特許文献１ではブランキング期間）のディジタルデータを適正な値に設定しなおすことで、白レベルの飽和を回避しダイナミックレンジの低下を防止することが可能となる構成のものである。
【０００８】
【特許文献１】
特開平９−１８１９３９号公報
【０００９】
【発明が解決しようとする課題】
ところが、特許文献１による改善策は、Ａ／Ｄ変換器１０７の出力におけるペデスタル部のデータを測定し、クランプ電位設定回路１０２ａ、および／またはＡ／Ｄ変換器１０７の基準電位設定回路１０８ａの設定を調整することで白レベルの飽和を回避しダイナミックレンジの低下を防止する手段を提供しているが、この方法ではペデスタルのデータを測定しているだけであって、白レベルそのもののデータについては確認が行われていない。
【００１０】
ここで問題になるのは、特にＡ／Ｄ変換器１０７の上側基準電位および下側基準電位を設定する基準電位設定回路１０８ａの部分である。この個所における２つの基準電位を作り出す個々の部品の誤差と温度特性あるいは電源電圧変動の影響にはそれぞれ若干の違いがある。したがって、前記従来例のようなペデスタルのデータ測定でもって上側基準電位と下側基準電位に同一の補正量を加える方法では必ずしも２つの基準電位が正しく補正されないため、正確なダイナミックレンジの回復にならない。このためＡ／Ｄ変換に厳密な精度を要求される用途には不充分である。
この問題を解決するには、ペデスタル部の測定だけでなく白レベル部についても測定し、ペデスタル部と白レベル部のデータで上側基準電位および下側基準電位に補正を加えることが望ましい。ところが通常の映像信号には常に白レベルが存在するとは限らないため、このままでは白レベル部の測定が出来ない問題がある。
【００１１】
そこで、本願発明の目的は、このような従来例の問題の実情からみて、映像信号のディジタルクランプ回路において、回路を構成する個々の部品の誤差や温度特性あるいは電源電圧変動の影響による設定電位のずれを補正する手段として、Ａ／Ｄ変換器出力のペデスタル部の測定に加えて白レベル部の測定も行い、正確なダイナミックレンジの回復を図った回路を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するための手段として、第１の発明は、入力されるアナログ映像信号をクランプするクランプ回路と、前記映像信号のブランキング期間内に一定振幅のパルスを付加するパルス付加回路と、このパルス付加回路の出力が入力されるＡ／Ｄ変換器と、このＡ／Ｄ変換器の基準電位を設定する基準電位設定回路と、前記Ａ／Ｄ変換器の出力のペデスタル部のディジタルデータを抽出しかつホールドする第１のサンプルホールド回路と、前記Ａ／Ｄ変換器の出力の付加されたパルスの頂上部のディジタルデータを抽出しかつホールドする第２のサンプルホールド回路と、前記第１のサンプルホールド回路出力とペデスタルレベルの基準ディジタルデータとの差分値を求める減算器と、この減算器の出力を前記Ａ／Ｄ変換器の出力に加算する加算器と、前記加算器、前記第１のサンプルホールド回路、および前記第２のサンプルホールド回路の各出力を選択的に出力する選択回路とを備えたことを特徴とする映像信号のディジタルクランプ回路である。また、第２の発明は、前記付加するパルスの振幅は、パルスの頂上部が映像信号の基準白レベル（１００％白レベル）値であることを特徴とするものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、好ましい実施例により図面を参照して説明する。図１は、その実施例に係る映像信号をＡ／Ｄ変換する場合のデジタルクランプ回路の構成を示すブロック図である。なお、従来例の回路と同一構成要素には同一符号を記す。
【００１４】
同図の構成は、映像入力端子１００に入力される映像信号のペデスタル部をクランプ電位設定回路１０２ｂで設定された電位にクランプするアナログクランプ回路１０１と、アナログクランプ回路１０１から出力される映像信号のペデスタル部の一部に、付加パルスを挿入するパルス付加回路１０３と、パルス付加回路１０３に付加パルスを供給するパルス発生回路１０４と、同期入力端子１０５に入力された同期信号から付加パルスのタイミングを規定するパルスを発生するタイミング発生回路１０６を備えている。
【００１５】
図１はさらに、前記パルス付加回路１０３の出力をディジタル信号に変換するＡ／Ｄ変換器１０７と、Ａ／Ｄ変換器１０７の上側基準電位および下側基準電位を設定する基準電位設定回路１０８ｂと、Ａ／Ｄ変換器１０７の出力が一方の入力に供給される加算器１１２とを有している。
【００１６】
同図ではまた、Ａ／Ｄ変換器１０７の出力に接続され、ペデスタル部のディジタルデータをサンプルホールドするサンプルホールド回路（１）１０９と、付加パルスの頂上部分のディジタルデータをサンプルホールドするサンプルホールド回路（２）１１３とを持っている。前記２つのサンプルホールド回路は、前記タイミング発生回路１０６からサンプルホールドのタイミングパルスが接続されている。
【００１７】
同図ではさらに、ペデスタルレベルの基準ディジタルデータを設定するペデスタルデータ設定回路１１１と、ペデスタルデータ設定回路１１１の出力からサンプルホールド回路（１）１０９の出力を減算する減算器１１０を備えている。減算器１１０の出力は加算器１１２のもう一方の入力に供給される。加算器１１２には前述のごとくＡ／Ｄ変換器１０７の出力が入力されており、減算器１１０の演算結果の値がＡ／Ｄ変換器１０７の出力に加算されて出力される。
【００１８】
次いで図１では、Ａ／Ｄ変換器１０７の出力と、サンプルホールド回路（１）１０９の出力、サンプルホールド回路（２）１１３の出力を入力とする選択回路１１４ｂを持ち、ここで選択されたデータがデータ出力端子１１５より出力される構成になっている。
【００１９】
図１の回路構成においては、映像入力端子１００から入力される図２（Ａ）で示す映像信号は、クランプ回路１０１によってペデスタル部がクランプ電位設定回路１０２ｂで設定された直流電位に固定された後、パルス付加回路１０３において、図２（Ｂ）で示すように、ペデスタル部の一部に数マイクロ秒の幅でその頂上部が映像信号の基準白レベル（１００％白レベル）に相当するレベルのパルスが付加される。
パルス付加回路１０３の出力映像信号は次のＡ／Ｄ変換器１０７でディジタルデータに変換される。Ａ／Ｄ変換器１０７は、例えば量子化ビット数が８の場合にはペデスタル部のディジタルデータが「３２（十進数）」、１００％白レベル部が「２１８（十進数）」になるように基準電位設定回路１０８ｂの上側基準電位と下側基準電位を設定する。図３はＡ／Ｄ変換器１０７における映像信号と設定電位の関係を示した概念図である。なお、同図において下側基準電位よりも下方に映像信号の一部が来るが、ここはブランキング期間であり、データ出力端子１１５以降の伝送系（図示しない）でデータは削除され使われない。同様に付加パルスもブランキング期間内であるからデータは伝送されなくなるので、あえて取り除いてから出力することはない。
【００２０】
Ａ／Ｄ変換器１０７では、図３に示す関係になるよう基準電位設定回路１０８ｂの上側基準電位と下側基準電位とを設定するが、実際にはＡ／Ｄ変換器１０７の出力のディジタルデータを測定して、夫々の部位の基準ディジタルデータと比較して設定状態がどのようなレベル関係にあるか確認をすることになる。
図４は上側基準電位と下側基準電位設定回路との一例である。同図のＶＲ１〜３はトリマポテンショメータでＶＲ２とＶＲ３は連動になっており、ＶＲ２の増加量（減少量）とＶＲ３の減少量（増加量）が等しい関係、すなわち両者の増減量の和が常にゼロになるよう構成されている。
Ａ／Ｄ変換器１０７に入力された映像信号は、図４の上側基準電位と下側基準電位の設定で所定のディジタルデータに変換される。このときＶＲ１は、選択回路１１４で選択されるサンプルホールド回路（１）１０９（ペデスタル部のディジタルデータ）とサンプルホールド回路（２）１１３（白レベルのディジタルデータ）の差が「１８６」（「２１８−３２」）になるよう調整する。次いで選択回路１１４は再度サンプルホールド回路（１）１０９の出力を選択し、ディジタルデータが「３２」になるようＶＲ２／ＶＲ３（連動）の調整を行う。
本来調整前の両基準電位が設計値と大きくずれていないときはこの２つの調整で終わるが、厳密なダイナミックレンジが確保できているか確認のため、もう一度サンプルホールド回路（２）１１３の値を確認する。ここで重要なのはペデスタル部のディジタルデータと白レベルのディジタルデータの差「１８６」である。この値が正しく得られればダイナミックレンジが確保されていることになる。ペデスタル部のディジタルデータそのものは最終的にはディジタルクランプ回路の動作で補償されるからである。
【００２１】
こうして設定されたＡ／Ｄ変換器１０７の出力は、前記２つのサンプルホールド回路とディジタルデータに誤差が生じた場合に補償する加算器１１２に入力される。加算器１１２は従来例で述べたデジタルクランプ機能と同様に、ペデスタル部ディジタルデータに誤差がある場合は補償される。選択回路１１４ｂは、通常は加算器１１２の出力を選択しデータ出力端子１１５から伝送路にディジタルデータを送り出す構成となっている。
なお、本願発明の実施例では、ペデスタル部のディジタルデータを「３２」、１００％白レベル部を「２１８」に設定しているが、これに限ることはなく、「０」から「２５５」の範囲で夫々決めることが可能である。また、付加パルスの頂上レベルは１００％白レベルに限定するものではなく、例えば８０％レベルでも可能であるが、白側の飽和を避けるのが目的であるから１００％に設定することがより有効である。
【００２２】
【発明の効果】
以上説明したように、本発明のディジタルクランプ回路は、Ａ／Ｄ変換するアナログ映像信号に白側の基準レベルとなるパルスを追加することで、Ａ／Ｄ変換後のディジタルデータから、ペデスタル部のディジタルデータと白側のディジタルデータの２つが得られ、これら双方のディジタルデータを測定することで、特に白側の飽和を防ぐことが出来るようになる。よってＡ／Ｄ変換機のダイナミックレンジの確保が可能となる効果がある。
また、特に本発明のディジタルクランプ回路は、請求項２記載によれば、追加するパルスの頂上レベルを映像信号の１００％白レベルとすることで、より厳密なダイナミックレンジの確認ができる効果がある。
【図面の簡単な説明】
【図１】本発明の１実施例に係わるディジタルクランプ回路の概略を示すブロック図である。
【図２】本発明のディジタルクランプ回路の実施例における入力映像信号と付加パルスの状態を示す信号波形図である。
【図３】本発明のディジタルクランプ回路の実施例におけるＡ／Ｄ変換器の動作状態を説明するための基準電位と映像信号との関係を示す信号波形図である。
【図４】本発明のディジタルクランプ回路の実施例における基準電位設定回路の回路構成例である。
【図５】従来の基本的なディジタルクランプ回路の概略の構成を示すブロック図である。
【図６】従来の改良されたディジタルクランプ回路の概略の構成を示すブロック図である。
【符号の説明】
１００…映像入力端子、１０１…アナログクランプ回路、１０２，１０２ａ，１０２ｂ…クランプ電位設定回路、１０３…パルス付加回路、１０４…パルス発生回路、１０５…同期入力端子、１０６…タイミング発生回路、１０７…Ａ／Ｄ変換器、１０８，１０８ａ，１０８ｂ…基準電位設定回路、１０９…サンプルホールド回路（１）、１１０…減算器、１１１…ペデスタルデータ設定回路、１１２…加算器、１１３…サンプルホールド回路（２）、１１４ａ，１１４ｂ…選択回路、１１５…データ出力端子
【図１】
2004153381.tif 000003
【図２】
2004153381.tif 000004
【図３】
2004153381.tif 000005
【図４】
2004153381.tif 000006
【図５】
2004153381.tif 000007
【図６】
2004153381.tif 000008