(57)【要約】  【課題】  微細化に伴う短チャネル効果の顕在化を抑制しながらチャネル拡散層の濃度を確実に高くでき、且つ低しきい値電圧及び高濃度チャネルに起因するリーク電流の増大を抑制できるようにする。  【解決手段】  Ｐ型シリコンからなる半導体基板１００のチャネル形成領域に、注入エネルギーが約７０ｋｅＶで注入ドーズ量が５×１０13／ｃｍ2 程度のインジウムイオンをイオン注入し、Ｐ型チャネル不純物層１０３Ａを形成する。次に、半導体基板１００の上部に、注入エネルギーが約２５０ｋｅＶで注入ドーズ量が１×１０16／ｃｍ2 程度のゲルマニウムイオンをイオン注入することにより、半導体基板１００におけるＰ型チャネル不純物層１０３Ａよりも深い領域にアモルファス層１０４Ａを形成する。【選択図】      図２
2004153246.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板におけるチャネル形成領域に、質量数が相対的に大きい重イオンからなる第１導電型の第１の不純物イオンをイオン注入することにより、前記チャネル形成領域に不純物注入層を形成する第１の工程と、
前記半導体基板に第２の不純物イオンをイオン注入することにより、前記半導体基板の表面から前記不純物注入層よりも深い領域にまでアモルファス層を形成する第２の工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板はシリコンからなり、
前記第２の不純物イオンはIV族元素からなることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体基板の面方位は｛１００｝面であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記半導体基板は、その上部にシリコンがエピタキシャル成長してなるエピタキシャル層を有していることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
前記半導体基板は、その上部に結晶格子が通常の格子定数よりも大きい歪みシリコン層を有していることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項６】
前記重イオンはインジウムであることを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記重イオンの注入ドーズ量は５×１０13／ｃｍ2 以上であることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第２の工程よりも後に、第１の熱処理を行なうことにより、前記チャネル形成領域に、前記不純物注入層から前記第１の不純物イオンが拡散してなる第１導電型の第１の拡散層を形成する第３の工程と、
前記半導体基板の上にゲート絶縁膜と該ゲート絶縁膜の上にゲート電極とを選択的に形成する第４の工程と、
前記半導体基板に、前記ゲート電極をマスクとして第２導電型の第３の不純物イオンをイオン注入する第５の工程と、
前記半導体基板に対して第２の熱処理を行なうことにより、前記第３の不純物イオンが拡散してなり、接合位置が相対的に浅い第２導電型の第２の拡散層を形成する第６の工程とをさらに備えていることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記第１の熱処理は、昇温レートを１００℃／秒以上とし、加熱温度を８５０℃〜１０５０℃とし、該加熱のピーク温度を最大で１０秒間保持するか、又は該ピーク温度を保持しない急速熱処理であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第２の工程と前記第３の工程との間に、
前記不純物注入層から第１の不純物イオンが拡散せず且つ前記アモルファス層の結晶性を回復する温度で第３の熱処理を行なうことにより、前記第１の不純物イオンによる結晶ダメージを回復する工程をさらに備えていることを特徴とする請求項１〜８のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記第３の熱処理は、加熱温度が４００℃〜６００℃であることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第３の熱処理の加熱時間は１時間〜２０時間であることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第４の工程と前記第６の工程との間に、前記半導体基板に、前記ゲート電極をマスクとして第１導電型の第４の不純物イオンをイオン注入する工程をさらに備え、
前記第６の工程は、前記第２の熱処理により、前記第２の拡散層の下側に前記第４の不純物が拡散してなる第１導電型の第３の拡散層を形成する工程を含むことを特徴とする請求項８〜１２のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記第６の工程よりも後に、
前記ゲート電極の側面に絶縁膜からなるサイドウォールを形成する工程と、
前記ゲート電極及びサイドウォールをマスクとして、前記半導体基板に第２導電型の第５の不純物イオンをイオン注入した後、第４の熱処理を行なうことにより、前記第２の拡散層の外側に、前記第５の不純物イオンが拡散してなり且つ前記第２の拡散層よりも深い接合面を持つ第２導電型の第４の拡散層を形成する工程とをさらに備えていることを特徴とする請求項８〜１３のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
上部にチャネル拡散層を有する半導体基板と、
前記半導体基板の上にゲート絶縁膜を介在させて形成されたゲート電極とを備え、
前記チャネル拡散層は、質量数が相対的に大きい重イオンからなる不純物イオンが注入されてなり、且つゲルマニウムイオンを含むことを特徴とする半導体装置。
【請求項１６】
前記半導体基板における前記チャネル拡散層の下側の領域にもゲルマニウムイオンを含むことを特徴とする請求項１５に記載の半導体装置。
【請求項１７】
前記重イオンはインジウムイオンであることを特徴とする請求項１５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、さらなる微細化を達成できると共に、高速且つ低消費電力で動作可能なＭＩＳ型の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の高集積化に伴って、ＭＩＳ型トランジスタの微細化が要請されており、その実現のためには、チャネル領域の不純物濃度が高濃度化された高濃度チャネル構造を持つＭＩＳ型トランジスタが求められる（例えば、特許文献１参照）。
【０００３】
以下、従来のＭＩＳ型トランジスタの製造方法について図面を参照しながら説明する。
【０００４】
図１３（ａ）〜図１３（ｃ）、図１４（ａ）及び図１４（ｂ）は従来のＭＩＳ型トランジスタの製造方法の工程順の断面構成を示している。
【０００５】
まず、図１３（ａ）に示すように、Ｐ型シリコンからなる半導体基板２００に、注入エネルギーが１００ｋｅＶで注入ドーズ量が１×１０14／ｃｍ2 程度のＰ型の不純物であるインジウム（Ｉｎ）イオンをイオン注入した後、熱処理を行なって、半導体基板２００のチャネル形成領域にＰ型チャネル拡散層２０３を形成する。
【０００６】
次に、図１３（ｂ）に示すように、半導体基板２００上に、膜厚が１．５ｎｍ程度のゲート酸化膜２０１と、その上に膜厚が１５０ｎｍ程度のポリシリコンからなるゲート電極２０２とを形成する。
【０００７】
次に、図１３（ｃ）に示すように、ゲート電極２０２をマスクとして半導体基板２００に、注入エネルギーが２ｋｅＶで注入ドーズ量が５×１０14／ｃｍ2 程度のＮ型の不純物であるヒ素（Ａｓ）イオンをイオン注入して、Ｎ型注入層２０６Ａを形成する。続いて、ゲート電極２０２をマスクとして半導体基板２００に、注入エネルギーが５ｋｅＶで注入ドーズ量が２×１０13／ｃｍ2 程度のＰ型の不純物であるホウ素（Ｂ）イオンをイオン注入することにより、Ｐ型注入層２０７Ａを形成する。
【０００８】
次に、図１４（ａ）に示すように、半導体基板２００上に、膜厚が約５０ｎｍの窒化シリコン等からなる絶縁膜を堆積し、続いて、堆積した絶縁膜に対して異方性エッチングを行なって、ゲート電極２０２の側面上にサイドウォール２０８を形成する。
【０００９】
次に、図１４（ｂ）に示すように、ゲート電極２０２及びサイドウォール２０８をマスクとして半導体基板２００に、注入エネルギーが１５ｋｅＶで注入ドーズ量が３×１０15／ｃｍ2 程度のＮ型の不純物であるヒ素イオンをイオン注入する。その後、半導体基板２００に対して、高温且つ短時間の熱処理を行なって、半導体基板２００におけるサイドウォール２０８の側方の領域に、Ｎ型ソースドレイン拡散層２０５をそれぞれ形成する。このとき、半導体基板２００における各Ｎ型ソースドレイン拡散層２０５とＰ型チャネル拡散層２０３との間の領域に、Ｎ型注入層２０６Ａが拡散したＮ型エクステンション拡散層２０６が形成され、Ｎ型エクステンション拡散層２０６の下側の領域に、Ｐ型注入層２０７Ａが拡散したＰ型ポケット拡散層２０７が形成される。
【００１０】
このように、従来のＭＩＳ型トランジスタの製造方法は、短チャネル効果を顕在化させることなくトランジスタの微細化を実現するために、Ｐ型チャネル拡散層２０３を形成する不純物として、ホウ素（Ｂ）よりも質量数が大きい重イオンであるインジウム（Ｉｎ）イオンを用い、さらにインジウムイオンの注入ドーズ量をより大きくする傾向にある。
【特許文献１】特開平０８−２５０７２９号公報（第６−８頁、第１−１０図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、半導体基板２００に対して、高ドーズ量のインジウムイオンを注入すると、半導体基板２００のイオン注入領域にアモルファス化が起こる。このため、その後の活性化のための熱処理時に、アモルファス層とクリスタル層との界面の下側近傍にＥＯＲ（End-of-Range）転位ループ欠陥層（以下、単に転位ループ欠陥層と呼ぶ。）が形成されてしまう。この転位ループ欠陥層にインジウムが強く偏析して、Ｐ型チャネル拡散層２０３の活性化濃度が低下してしまい、所定の不純物プロファイルを得られないという問題がある。
【００１２】
また、Ｐ型チャネル拡散層２０３に転位ループ欠陥層が形成されてしまうと、この転位ループ欠陥層に沿ってリーク電流が流れるという問題をも生じる。
【００１３】
図１５は図１３（ａ）のＡ−Ａ線におけるＰ型チャネル拡散層２０３の不純物プロファイルを示している。ここで、横軸は基板表面からの深さを表わし、縦軸はインジウムの不純物濃度を対数で表わしている。図１５から分かるように、Ｐ型チャネル拡散層２０３に含まれるインジウムイオンの分布は、熱処理によってアモルファス・クリスタル界面の近傍に形成される転位ループ欠陥層に偏析する。
【００１４】
このように、前記従来の半導体装置の製造方法は、トランジスタの微細化に不可欠な高濃度チャネル拡散層を所定の不純物濃度を持つように形成することは困難である。
【００１５】
前記の問題に鑑み、本発明は、微細化に伴う短チャネル効果の顕在化を抑制しながらチャネル拡散層の濃度を確実に高くできるようにし、且つ低しきい値電圧及び高濃度チャネルに起因するリーク電流の増大を抑制できるようにすることを目的とする。
【課題を解決するための手段】
【００１６】
前記の目的を達成するため、本発明は、半導体装置の製造方法を、半導体基板にチャネル形成用の重イオンからなる第１の不純物イオンを注入した後に、第２の不純物イオンを注入することにより、アモルファス・クリスタル界面を第１の不純物イオンによる不純物注入層よりも深い領域にまで広げる（押し下げる）構成とする。
【００１７】
具体的に、本発明に係る半導体装置の製造方法は、半導体基板におけるチャネル形成領域に、質量数が相対的に大きい重イオンからなる第１導電型の第１の不純物イオンをイオン注入することにより、チャネル形成領域に不純物注入層を形成する第１の工程と、半導体基板に第２の不純物イオンをイオン注入することにより、半導体基板の表面から不純物注入層よりも深い領域にまでアモルファス層を形成する第２の工程とを備えている。
【００１８】
本発明の半導体装置の製造方法によると、半導体基板のチャネル形成領域に、質量数が相対的に大きい重イオンからなる第１の不純物イオンを注入して、チャネル形成領域に不純物注入層を形成し、その後、第２の不純物イオンをイオン注入することにより、半導体基板の表面から不純物注入層よりも深い領域にまでアモルファス層を形成する。これにより、アモルファス・クリスタル界面が不純物注入層よりも深い位置に押し広げられるので、この後に、結晶性を回復する熱処理を行なったとしても、不純物注入層にアモルファス・クリスタル界面が形成されることがない。従って、重イオンを注入した後の熱処理時において、不純物注入層に転位ループ欠陥層が形成されなくなるので、チャネル形成領域に注入された重イオンが転位ループ欠陥層に偏析して不活性化してしまうという現象を防止することができる。また、転位ループ欠陥層が形成されないため、転位ループ欠陥層に起因するリーク電流をも防止することもできる。
【００１９】
重イオンは、一般に、その質量効果により比較的に低い注入ドーズ量でも半導体基板をアモルファス化することが知られている。本発明においては、アモルファス・クリスタル界面をチャネル形成領域よりも深い領域にまで拡大するため、チャネル形成領域に対する重イオンの注入を該領域がアモルファス化する程度以上の高ドーズで行なったとしても、注入後の熱処理時においてチャネル形成領域の直下に重イオンによる転位ループ欠陥層を生じなくなる。このため、チャネル形成領域の直下に重イオンが偏析することを抑制することができるので、高濃度で且つ急峻なレトログレードなチャネル形成領域を実現することができる。
【００２０】
本発明の半導体装置の製造方法において、半導体基板はシリコンからなり、第２の不純物イオンはIV族元素からなることが好ましい。
【００２１】
この場合に、半導体基板の面方位は｛１００｝面であることが好ましい。
【００２２】
また、この場合に、半導体基板は、その上部にシリコンがエピタキシャル成長してなるエピタキシャル層を有していることが好ましい。
【００２３】
また、この場合に、半導体基板は、その上部に結晶格子が通常の格子定数よりも大きい歪みシリコン層を有していることが好ましい。
【００２４】
本発明の半導体装置の製造方法において、重イオンはインジウムであることが好ましい。
【００２５】
この場合に、重イオンの注入ドーズ量は５×１０13／ｃｍ2 以上であることが好ましい。
【００２６】
本発明の半導体装置の製造方法は、第２の工程よりも後に、第１の熱処理を行なうことにより、チャネル形成領域に、不純物注入層から第１の不純物イオンが拡散してなる第１導電型の第１の拡散層を形成する第３の工程と、半導体基板の上にゲート絶縁膜と該ゲート絶縁膜の上にゲート電極とを選択的に形成する第４の工程と、半導体基板に、ゲート電極をマスクとして第２導電型の第３の不純物イオンをイオン注入する第５の工程と、半導体基板に対して第２の熱処理を行なうことにより、第３の不純物イオンが拡散してなり、接合位置が相対的に浅い第２導電型の第２の拡散層を形成する第６の工程とをさらに備えていることが好ましい。
【００２７】
このようにすると、ＭＩＳ型トランジスタに第２の拡散層からなるエクステンション拡散層を形成することができる。
【００２８】
この場合に、第１の熱処理は、昇温レートを１００℃／秒以上とし、加熱温度を８５０℃〜１０５０℃とし、該加熱のピーク時間を最大で１０秒間保持するか又は該ピーク温度を保持しない急速熱処理であることが好ましい。
【００２９】
本発明の半導体装置の製造方法は、第２の工程と第３の工程との間に、不純物注入層から第１の不純物イオンが拡散せず且つアモルファス層の結晶性を回復する温度で第３の熱処理を行なうことにより、第１の不純物イオンによる結晶ダメージを回復する工程をさらに備えていることが好ましい。
【００３０】
このようにすると、第１の工程における重イオンの注入によって半導体基板に導入された注入ダメージを、残留欠陥の発生を抑制しながら結晶性の回復を行なうことができる。
【００３１】
この場合に、第３の熱処理は加熱温度が４００℃〜６００℃であることが好ましい。さらに、この場合の加熱時間は１時間〜２０時間であることが好ましい。
【００３２】
また、本発明の半導体装置の製造方法は、第４の工程と第６の工程との間に、半導体基板に、ゲート電極をマスクとして第１導電型の第４の不純物イオンをイオン注入する工程をさらに備え、第６の工程は、第２の熱処理により、第２の拡散層の下側に第４の不純物が拡散してなる第１導電型の第３の拡散層を形成する工程を含むことが好ましい。このようにすると、第２の拡散層の下側に第３の拡散層からなるポケット不純物拡散層を確実に形成することができる。
【００３３】
また、本発明の半導体装置の製造方法は、第６の工程よりも後に、ゲート電極の側面に絶縁膜からなるサイドウォールを形成する工程と、ゲート電極及びサイドウォールをマスクとして、半導体基板に第２導電型の第５の不純物イオンをイオン注入した後、第４の熱処理を行なうことにより、第２の拡散層の外側に、第５の不純物イオンが拡散してなり且つ第２の拡散層よりも深い接合面を持つ第２導電型の第４の拡散層を形成する工程とをさらに備えていることが好ましい。
【００３４】
このようにすると、半導体基板におけるサイドウォールの側方の領域に、ソースドレイン拡散層を形成することができる。
【００３５】
本発明の半導体装置は、上部にチャネル拡散層を有する半導体基板と、半導体基板の上にゲート絶縁膜を介在させて形成されたゲート電極とを備え、チャネル拡散層は、質量数が相対的に大きい重イオンからなる不純物イオンが注入されてなり且つゲルマニウムイオンを含む構成である。
【００３６】
本発明の半導体装置において、半導体基板におけるチャネル拡散層の下側の領域にもゲルマニウムイオンを含むことが好ましい。
【発明の効果】
【００３７】
本発明に係る半導体装置の製造方法によると、ＭＩＳ型トランジスタの微細化に必須の構成であるチャネル形成領域に対する重イオンの注入を半導体基板がアモルファス化する程度のドーズ量で行なったとしても、重イオンの注入後にさらに他のイオンの注入を行なってアモルファス・クリスタル界面を基板の深い位置に押し下げるため、チャネル形成領域及びその近傍にはアモルファス・クリスタル界面が存在しなくなる。その結果、チャネル形成領域には熱処理時に転位ループ欠陥層が形成されなくなるため、注入された重イオンが転位ループ欠陥層により不活性化してしまうことを防止することができる。また、転位ループ欠陥層が形成されないため、転位ループ欠陥層に起因するリーク電流を防止することもできる。
【発明を実施するための最良の形態】
【００３８】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３９】
図１は本発明の第１の実施形態に係るＭＩＳ型トランジスタの断面構成を示している。
【００４０】
図１に示すように、例えばＰ型シリコン（Ｓｉ）からなる半導体基板１００の主面上には、酸化シリコンからなるゲート絶縁膜１０１と、その上にポリシリコンからなるゲート電極１０２とが形成され、該ゲート電極１０２の両側面上には窒化シリコンからなるサイドウォール１０８が形成されている。
【００４１】
半導体基板１００におけるゲート絶縁膜１０１の下側の領域には、質量数が相対的に大きい重イオンであるインジウム（Ｉｎ）イオンが注入されてなるＰ型チャネル拡散層１０３が形成されている。
【００４２】
半導体基板１００におけるチャネル拡散層１０３よりも深い領域には、イオン注入によって半導体基板１００の導電性が変わらないIV族元素、例えばゲルマニウム（Ｇｅ）イオンがイオン注入されたＧｅ含有層１０４が形成されている。ここで、ゲルマニウムの濃度は１×１０15ａｔｏｍｓ／ｃｍ3 〜１×１０17ａｔｏｍｓ／ｃｍ3 程度であり、シリコンと絶縁膜、例えばゲート絶縁膜１０１又はサイドウォール１０８との界面には、この濃度よりも高いゲルマニウムが残存している。具体的には、図５（ｃ）に示すように、ゲルマニウムの不純物濃度は、チャネル拡散層１０３の下方において１×１０15ａｔｏｍｓ／ｃｍ3 〜１×１０17ａｔｏｍｓ／ｃｍ3 程度であるのに対し、シリコンと絶縁膜との界面、例えばゲート絶縁膜１０１又はサイドウォール１０８との界面においては５×１０18ａｔｏｍｓ／ｃｍ3 〜５×１０21ａｔｏｍｓ／ｃｍ3 程度と非常に高く、急峻なプロファイルを示す。
【００４３】
また、半導体基板１００におけるサイドウォール１０８の両側方の領域には、例えばヒ素（Ａｓ）イオンがイオン注入されてなるＮ型高濃度拡散層１０５が形成されている。
【００４４】
Ｐ型チャネル拡散層１０３におけるサイドウォール１０８の下側には、ヒ素（Ａｓ）イオンがイオン注入されてなるＮ型エクステンション高濃度拡散層１０６が形成されており、該Ｎ型エクステンション高濃度拡散層１０６の下側には、Ｐ型不純物濃度が半導体基板１００よりも高いＰ型ポケット拡散層１０７が形成されている。ここで、Ｐ型ポケット拡散層１０７は、その上側にＮ型エクステンション高濃度拡散層１０６に対してＰＮ接合面を持つことにより、動作時における空乏層の広がりを抑制する。
【００４５】
以下、前記のように構成されたＭＩＳ型半導体装置の製造方法について図面を参照しながら説明する。
【００４６】
図２（ａ）〜図２（ｃ）乃至図４（ａ）〜図４（ｂ）は本発明の第１の実施形態に係るＭＩＳ型トランジスタの製造方法の工程順の断面構成を示している。
【００４７】
まず、図２（ａ）に示すように、Ｐ型シリコンからなる半導体基板１００のチャネル形成領域に、注入エネルギーが約７０ｋｅＶで注入ドーズ量が５×１０13／ｃｍ2 程度のＰ型の不純物イオンであって、質量数が相対的に大きい、例えばインジウム（Ｉｎ）イオンをイオン注入し、Ｐ型チャネル不純物層１０３Ａを形成する。
【００４８】
次に、図２（ｂ）に示すように、半導体基板１００の上部に、IV族元素であって、例えば注入エネルギーが約２５０ｋｅＶで注入ドーズ量が１×１０16／ｃｍ2 程度のゲルマニウム（Ｇｅ）イオンをイオン注入することにより、半導体基板１００におけるＰ型チャネル不純物層１０３Ａよりも深い領域にアモルファス層１０４Ａを形成する。なお、アモルファス層１０４Ａを形成するIV族元素にはゲルマニウムに代えてシリコンを用いてもよい。さらには、ゲルマニウムに代えて、Ｐ型チャネル不純物層１０３Ａと同一の導電型を示す不純物イオン、例えばインジウムイオンを用いてもよい。
【００４９】
また、第１の実施形態においては、インジウムイオンを先にイオン注入し、その後ゲルマニウムイオンをイオン注入したが、これとは逆に、先にゲルマニウムイオンをイオン注入し、その後にインジウムイオンをイオン注入してもよい。但し、この場合には、ゲルマニウムイオンの注入によるプリアモルファス効果によって、インジウムイオンのみをイオン注入する場合と比べて、Ｐ型チャネル不純物層１０３Ａの接合深さは浅くなる。
【００５０】
次に、図２（ｃ）に示すように、ゲルマニウムをイオン注入した後に、半導体基板１００を約１００℃／秒以上、好ましくは約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない急速熱処理（ＲＴＡ）を行なう。この急速熱処理により、半導体基板１００の上部に、Ｐ型チャネル不純物層１０３Ａにおけるインジウムイオンが拡散して第１の拡散層としてのＰ型チャネル拡散層１０３が形成される。これと同時に、この急速熱処理によって、ゲルマニウムイオンの注入により形成されたアモルファス層１０４Ａは結晶状態に戻るが、ゲルマニウムを含むため、ここではＧｅ含有層１０４と呼ぶ。なお、ピーク温度を保持しない急速熱処理とは、熱処理温度がピーク温度に達すると同時に降温することをいう。
【００５１】
次に、図３（ａ）に示すように、半導体基板１００上に、膜厚が１．５ｎｍ程度の酸化シリコンからなるゲート絶縁膜１０１と、その上に膜厚が１５０ｎｍ程度のポリシリコン又はポリメタルからなるゲート電極１０２とを選択的に形成する。
【００５２】
次に、図３（ｂ）に示すように、ゲート電極１０２をマスクとして半導体基板１００に、注入エネルギーが約３ｋｅＶで注入ドーズ量が４×１０14／ｃｍ2 程度のＮ型の不純物である、例えばヒ素（Ａｓ）イオンをイオン注入して、Ｎ型エクステンション高濃度不純物層１０６Ａを形成する。
【００５３】
次に、半導体基板１００に対して、約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない急速熱処理を行なう。この急速熱処理により、図３（ｃ）に示すように、半導体基板１００におけるゲート電極１０２の側方の領域に、Ｎ型エクステンション高濃度不純物層１０６Ａに含まれるヒ素イオンが拡散してなり、比較的に浅い接合面を持つ第２の拡散層としてのＮ型エクステンション高濃度拡散層１０６が形成される。さらに、この急速熱処理によって、ヒ素イオンのイオン注入により形成されたアモルファス層がクリスタル層に回復すると共に、注入時におけるアモルファス・クリスタル界面の下側に転位ループ欠陥層１０９が形成される。その結果、図３（ｃ）に示すように、急速熱処理によって、転位ループ欠陥層１０９にＰ型チャネル拡散層１０３に含まれるインジウムが偏析することにより、Ｎ型エクステンション高濃度拡散層１０６の下側に、Ｐ型チャネル拡散層１０３よりも高濃度な第３の拡散層としてのＰ型ポケット拡散層１０７が、転位ループ欠陥層とＰ型チャネル拡散層１０３のインジウムとの相互作用によって自己整合的に形成される。
【００５４】
次に、例えば化学的気相堆積（ＣＶＤ）法により、半導体基板１００の上にゲート電極１０２を含む全面にわたって膜厚が約５０ｎｍのシリコン窒化膜を堆積する。続いて、堆積したシリコン窒化膜に対して異方性エッチングを行なうことにより、図４（ａ）に示すように、ゲート電極１０２におけるゲート長方向側の両側面上にシリコン窒化膜からなるサイドウォール１０８を形成する。ここで、サイドウォール１０８には、窒化シリコンに代えて酸化シリコンを用いてもよく、さらには、酸化シリコンと窒化シリコンとからなる積層膜を用いてもよい。
【００５５】
次に、ゲート電極１０２及びサイドウォール１０８をマスクとして、半導体基板１００に、注入エネルギーが約１５ｋｅＶで注入ドーズ量が３×１０15／ｃｍ2 程度のＮ型の不純物であるヒ素イオンをイオン注入する。続いて、半導体基板１００に対して、約２００℃／秒〜２５０℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない急速熱処理を行なう。この急速熱処理により、図４（ｂ）に示すように、半導体基板１００におけるサイドウォール１０８の側方の領域に、ヒ素イオンが拡散してなり、Ｎ型エクステンション高濃度拡散層１０６と接続され且つ該拡散層１０６よりも深い接合面を持つ第４の拡散層としてのＮ型高濃度拡散層１０５を形成する。
【００５６】
ここで、図５（ａ）〜図５（ｃ）に、図２（ａ）〜図２（ｃ）に示す各工程における不純物プロファイルを示す。横軸は基板表面からの深さを表わし、縦軸は不純物濃度を対数で表わしている。
【００５７】
まず、図５（ａ）に示すように、図２（ａ）に示したＰ型チャネル不純物層１０３Ａを形成するインジウム（Ｉｎ）イオンのイオン注入によって、半導体基板１００におけるインジウムの不純物濃度のピーク値を示す領域の直下にアモルファス・クリスタル（ａ／ｃ）界面が形成される。
【００５８】
次に、図５（ｂ）に示すように、図２（ｂ）に示したアモルファス層１０４Ａを形成するゲルマニウム（Ｇｅ）イオンの比較的深いイオン注入によって、半導体基板１００におけるゲルマニウムの不純物濃度のピーク値よりも深い位置にまでアモルファス・クリスタル界面が移動する。
【００５９】
次に、図５（ｃ）に示すように、図２（ｃ）に示した急速熱処理によって、インジウム及びゲルマニウムの各イオン注入により形成されたアモルファス層１０４Ａは結晶層に戻る。
【００６０】
通常、シリコン結晶は、インジウムを注入ドーズ量が約５×１０13／ｃｍ2 以上の注入条件でイオン注入するとアモルファス化される。第１の実施形態においては、約５×１０13／ｃｍ2 の注入ドーズ量でインジウムをイオン注入するため、アモルファス層１０４Ａが形成される。そこで、第１の実施形態においては、インジウムをイオン注入した後に、さらに、半導体基板１００の導電型を変えることがないゲルマニウムをイオン注入するため、アモルファス・クリスタル（ａ／ｃ）界面が、Ｐ型チャネル不純物層１０３Ａの直下の領域からより深い位置に広げられる。その結果、注入されたインジウムが転位ループ欠陥層に偏析することなく、高濃度のＰ型チャネル拡散層１０３を確実に形成することができる。
【００６１】
以上説明したように、第１の実施形態によると、Ｐ型チャネル拡散層１０３を形成する際に、質量数が相対的に大きい重イオンであるインジウムイオンを５×１０13／ｃｍ2 程度のドーズ量で注入した後に、半導体基板１００を構成する元素と同族であるゲルマニウムイオンを用いたアモルファス化注入を行なうことにより、インジウムの注入で形成されたアモルファス・クリスタル界面を基板の深さ方向に広げることができる。
【００６２】
このように、アモルファス・クリスタル界面を基板の深さ方向に広げることにより、Ｐ型チャネル不純物層１０３ＡからＰ型チャネル拡散層１０３を形成する熱処理時に、インジウムイオンの拡散に影響を及ぼす転位ループ欠陥層がＰ型チャネル拡散層１０３の近傍に形成されることがなくなる。その結果、チャネル形成用の重イオンであるインジウムイオンをアモルファス化が生じるドーズ量以上の高ドーズで注入しても、従来のように、転位ループ欠陥層にインジウムが強く偏析して、Ｐ型チャネル拡散層１０３の活性化濃度が低下してしまうという現象を避けることができる。従って、第１の実施形態によると、チャネル拡散層形成用の重イオンのイオン注入を分割して行なわなくとも、ただ１度のイオン注入によって、高濃度のチャネル拡散層を形成することができる。
【００６３】
また、IV族元素からなる不純物イオンのアモルファス化注入により、アモルファス・クリスタル界面がＰ型チャネル拡散層１０３から離れて、転位ループ欠陥層がチャネル領域の近傍には形成されないため、該転位ループ欠陥層に起因するリーク電流をも防止することもできる。
【００６４】
以上のように、第１の実施形態によると、重イオンであるインジウムイオンを用いた高濃度なＰ型チャネル拡散層１０３を確実に形成することができる。
【００６５】
また、Ｐ型チャネル拡散層１０３の形成に、質量数が相対的に大きいインジウムイオンを用いているため、Ｐ型チャネル拡散層１０３における基板表面の近傍において不純物濃度が低くなり、一方、基板表面から少し深い領域においては不純物濃度が高くなる、いわゆるレトログレードな不純物プロファイルを得ることができる。このため、主に、不純物散乱起因のキャリアの移動度低下を防ぐことができ、短チャネル効果の顕在化を抑制することができるので、トランジスタの微細化を確実に図ることができる。
【００６６】
ところで、Ｎ型エクステンション高濃度不純物層１０６Ａを形成する際のヒ素イオンの注入時には、半導体基板１００がアモルファス化する。このため、ヒ素イオンの注入後の急速熱処理によって、アモルファス・クリスタル界面の下側に転位ループ欠陥層１０９が形成される。インジウムは、転位ループ欠陥層１０９に強く偏析することが知られており、本実施形態のように、Ｐ型チャネル拡散層１０３の不純物イオンにインジウムを用いていることから、転位ループ欠陥層１０９、すなわちＮ型エクステンション高濃度拡散層１０６の接合面の下側にインジウムが強く偏析した領域が形成される。この領域がＰ型ポケット拡散層１０７として機能するため、Ｐ型ポケット拡散層１０７を形成する工程をわざわざ設ける必要がない。
【００６７】
また、Ｐ型ポケット拡散層１０７を積極的に形成する方法として、図３（ｂ）のヒ素イオンの注入に続いて、ゲート電極１０２をマスクとして半導体基板１００にＰ型の不純物を注入してもよい。例えば、注入エネルギーが約１５ｋｅＶで注入ドーズ量が１×１０13／ｃｍ2 程度のＰ型の不純物であるホウ素（Ｂ）をイオン注入することにより、Ｐ型ポケット拡散層１０７の不純物濃度の不足分を補うことができる。
【００６８】
なお、第１の実施形態においては、Ｐ型チャネル拡散層１０３の不純物イオンにインジウムイオンを用いたが、これに代えて、ホウ素イオンよりも重く且つＰ型となるイオンであればよく、また、ホウ素イオンと該ホウ素イオンよりも重いＰ型となるイオンとの両方のイオンを用いてもよい。さらには、インジウムよりも質量数が大きい３Ｂ族元素を用いてもよい。
【００６９】
また、第１の実施形態は、半導体装置としてＮチャネルＭＩＳ型トランジスタを用いたが、これに代えて、ＰチャネルＭＩＳ型トランジスタであってもよい。ＰチャネルＭＩＳ型トランジスタの場合には、チャネル拡散層を構成するＮ型の不純物イオンとして、例えば、アンチモン（Ｓｂ）イオン又はビスマス（Ｂｉ）イオン等のようにヒ素イオンよりも重い５Ｂ族元素を用いることができる。
【００７０】
（第２の実施形態）
本発明の第２の実施形態について図面を参照しながら説明する。
【００７１】
図６（ａ）〜図６（ｃ）乃至図８（ａ）〜図８（ｃ）は本発明の第２の実施形態に係るＭＩＳ型トランジスタの製造方法の工程順の断面構成を示している。
【００７２】
まず、図６（ａ）に示すように、Ｐ型シリコンからなる半導体基板１００のチャネル形成領域に、注入エネルギーが約７０ｋｅＶで注入ドーズ量が５×１０13／ｃｍ2 程度のＰ型の不純物イオンであって、質量数が相対的に大きい、例えばインジウム（Ｉｎ）イオンをイオン注入し、Ｐ型チャネル不純物層１０３Ａを形成する。
【００７３】
次に、図６（ｂ）に示すように、半導体基板１００の上部に、IV族元素であって、例えば注入エネルギーが約２５０ｋｅＶで注入ドーズ量が１×１０16／ｃｍ2 程度のゲルマニウム（Ｇｅ）イオンをイオン注入することにより、半導体基板１００におけるＰ型チャネル不純物層１０３Ａよりも深い領域にアモルファス層１０４Ａを形成する。なお、ここでも、アモルファス層１０４Ａを形成するIV族元素にはゲルマニウムに代えてシリコンを用いてもよい。さらには、ゲルマニウムに代えて、Ｐ型チャネル不純物層１０３Ａと同一の導電型を示す不純物イオン、例えばインジウムイオンを用いてもよい。
【００７４】
また、第２の実施形態においても、インジウムイオンを先にイオン注入し、その後ゲルマニウムイオンをイオン注入したが、これとは逆に、先にゲルマニウムイオンをイオン注入し、その後にインジウムイオンをイオン注入してもよい。前述したように、この場合には、ゲルマニウムイオンの注入によるプリアモルファス効果によって、インジウムイオンのみをイオン注入する場合と比べて、Ｐ型チャネル不純物層１０３Ａの接合深さは浅くなる。
【００７５】
次に、図６（ｃ）に示すように、ゲルマニウムイオンを注入した後に、半導体基板１００を４００℃〜６００℃程度の温度にまで昇温し、１時間〜２０時間程度、好ましくは５時間〜１５時間程度の熱処理を加えることにより、注入されたインジウムイオンがほとんど拡散することなく、該イオンのイオン注入による結晶ダメージが回復されて、アモルファス層１０４Ａが結晶状態のＧｅ含有層１０４となる。このように、比較的に低温で且つ長時間の熱処理をアモルファス層１０４Ａに加えることにより、シリコンからなる半導体基板１００のアモルファス層１０４Ａは結晶層（Ｇｅ含有層１０４）に再成長する。この固相再成長現象は、一般には、Solid Phase Epitaxial（ＳＰＥ）regrowthとして知られており、４００℃程度の低温の熱処理が加わった段階で、このＳＰＥ regrowthが始まり、再結晶化が進行する。この４００℃付近における一般的なドーパントの拡散係数は点欠陥の拡散係数と比べて十分に小さく、ドーパントはほとんど拡散することがない。従って、この比較的に低温の熱処理を十分に長い時間行なうことにより、不純物原子をほとんど拡散させることなくアモルファス・クリスタル界面の直下に存在する過剰な点欠陥を減少させることができ、且つアモルファス層から結晶層への相転移を起こすことができる。
【００７６】
このように、第２の実施形態においては、Ｐ型チャネル不純物層１０３Ａの形成時のイオン注入により形成されるアモルファス・クリスタル界面を半導体基板１００のより深い位置にまで広げる（押し下げる）ために行なうゲルマニウムイオンの注入工程の後に、低温の熱処理を行なうことを特徴とする。これにより、インジウム及びゲルマニウムの高ドーズ注入により形成されたアモルファス層１０４Ａの結晶構造を回復させる。この熱処理温度は十分に低いため、過渡増速拡散による不純物拡散はほとんど起こらず、結晶性の回復のみが進行するので、Ｐ型チャネル不純物層１０３Ａの接合面の位置は、インジウムイオンの注入直後とほとんど変わらない。
【００７７】
次に、図７（ａ）に示すように、半導体基板１００を約１００℃／秒以上、好ましくは約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない急速熱処理（ＲＴＡ）を行なう。この急速熱処理により、半導体基板１００の上部に、Ｐ型チャネル不純物層１０３Ａにおけるインジウムイオンが拡散して第１の拡散層としてのＰ型チャネル拡散層１０３が形成される。この急速熱処理により、図６（ｃ）に示す工程の低温熱処理では得られないインジウムイオンの活性化を行なう。
【００７８】
次に、図７（ｂ）に示すように、半導体基板１００上に、膜厚が１．５ｎｍ程度の酸化シリコンからなるゲート絶縁膜１０１と、その上に膜厚が１５０ｎｍ程度のポリシリコン又はポリメタルからなるゲート電極１０２とを選択的に形成する。
【００７９】
次に、図７（ｃ）に示すように、ゲート電極１０２をマスクとして半導体基板１００に、注入エネルギーが約３ｋｅＶで注入ドーズ量が４×１０14／ｃｍ2 程度のＮ型の不純物である、例えばヒ素（Ａｓ）イオンをイオン注入して、Ｎ型エクステンション高濃度不純物層１０６Ａを形成する。
【００８０】
次に、半導体基板１００に対して、約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない急速熱処理を行なう。この急速熱処理により、図８（ａ）に示すように、半導体基板１００におけるゲート電極１０２の側方の領域に、Ｎ型エクステンション高濃度不純物層１０６Ａに含まれるヒ素イオンが拡散してなり、比較的に浅い接合面を持つ第２の拡散層としてのＮ型エクステンション高濃度拡散層１０６が形成される。さらに、この急速熱処理によって、ヒ素イオンのイオン注入により形成されたアモルファス層がクリスタル層に回復すると共に、注入時におけるアモルファス・クリスタル界面の下側に転位ループ欠陥層１０９が形成される。その結果、図８（ａ）に示すように、急速熱処理によって、転位ループ欠陥層１０９にＰ型チャネル拡散層１０３に含まれるインジウムが偏析することにより、Ｎ型エクステンション高濃度拡散層１０６の下側に、Ｐ型チャネル拡散層１０３よりも高濃度な第３の拡散層としてのＰ型ポケット拡散層１０７が、転位ループ欠陥層とＰ型チャネル拡散層１０３のインジウムとの相互作用によって自己整合的に形成される。
【００８１】
次に、例えばＣＶＤ法により、半導体基板１００の上にゲート電極１０２を含む全面にわたって膜厚が約５０ｎｍのシリコン窒化膜を堆積する。続いて、堆積したシリコン窒化膜に対して異方性エッチングを行なうことにより、図８（ｂ）に示すように、ゲート電極１０２におけるゲート長方向側の両側面上にシリコン窒化膜からなるサイドウォール１０８を形成する。ここで、サイドウォール１０８には、窒化シリコンに代えて酸化シリコンを用いてもよく、さらには、酸化シリコンと窒化シリコンとからなる積層膜を用いてもよい。
【００８２】
次に、ゲート電極１０２及びサイドウォール１０８をマスクとして、半導体基板１００に、注入エネルギーが約１５ｋｅＶで注入ドーズ量が３×１０15／ｃｍ2 程度のＮ型の不純物であるヒ素イオンをイオン注入する。続いて、半導体基板１００に対して、約２００℃／秒〜２５０℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない急速熱処理を行なう。この急速熱処理により、図８（ｃ）に示すように、半導体基板１００におけるサイドウォール１０８の側方の領域に、ヒ素イオンが拡散してなり、Ｎ型エクステンション高濃度拡散層１０６と接続され且つ該拡散層１０６よりも深い接合面を持つ第４の拡散層としてのＮ型高濃度拡散層１０５を形成する。
【００８３】
ここで、図９（ａ）〜図９（ｃ）及び図１０に、図６（ａ）〜図６（ｃ）及び図７（ａ）に示す各工程における不純物プロファイルを示す。横軸は基板表面からの深さを表わし、縦軸は不純物濃度を対数で表わしている。
【００８４】
まず、図９（ａ）に示すように、図６（ａ）に示したＰ型チャネル不純物層１０３Ａを形成するインジウム（Ｉｎ）イオンのイオン注入によって、半導体基板１００におけるインジウムの不純物濃度のピーク値を示す領域の直下にアモルファス・クリスタル（ａ／ｃ）界面が形成される。
【００８５】
次に、図９（ｂ）に示すように、図６（ｂ）に示したアモルファス層１０４Ａを形成するゲルマニウム（Ｇｅ）イオンの比較的深いイオン注入によって、半導体基板１００におけるゲルマニウムの不純物濃度のピーク値よりも深い位置にまでアモルファス・クリスタル界面が移動する。
【００８６】
次に、図９（ｃ）に示すように、図６（ｃ）に示した低温熱処理によって、インジウム及びゲルマニウムの各イオン注入により形成されたアモルファス層１０４Ａは結晶層に戻る。このとき、それぞれイオン注入されたインジウムイオン及びゲルマニウムイオンはほとんど拡散しない。また、ゲルマニウムによるアモルファス・クリスタル界面の直下には残留欠陥（転位ループ欠陥）層が生じる。
【００８７】
次に、図１０に示すように、図７（ａ）に示した急速熱処理によって、インジウムイオンは拡散し、また、ゲルマニウムによる残留欠陥層が消滅する。
【００８８】
以上説明したように、第２の実施形態によると、Ｐ型チャネル拡散層１０３を形成する際に、質量数が相対的に大きい重イオンであるインジウムイオンを５×１０13／ｃｍ2 程度のドーズ量で注入した後に、半導体基板１００を構成する元素と同族のゲルマニウムイオンを用いたアモルファス化注入を行なうことにより、インジウムの注入で形成されたアモルファス・クリスタル界面を基板の深さ方向に広げることができる。その結果、Ｐ型チャネル不純物層１０３ＡからＰ型チャネル拡散層１０３を形成する熱処理時に、インジウムイオンの拡散に影響を及ぼす転位ループ欠陥層がＰ型チャネル拡散層１０３の近傍に形成されることがない。
【００８９】
さらに、第２の実施形態においては、図６（ｂ）に示すゲルマニウムイオンのイオン注入工程と、図７（ａ）に示すインジウムイオンを活性化する高温の急速熱処理(spike RTA）工程との間に、図６（ｃ）に示す低温熱処理を行なうことにより、アモルファス層１０４Ａの結晶性を回復する。この低温熱処理は温度が十分に低いため、不純物拡散をほとんど起こさずに結晶ダメージの回復を図ることができるので、アモルファス層１０４Ａの再成長のみが進行する。その結果、高温の急速熱処理のみにより、アモルファス層１０４Ａの結晶性の回復とインジウムイオンの活性化とを同時に行なう第１の実施形態と比べて、インジウムの拡散の深さを確実に浅くすることができる。
【００９０】
これにより、チャネル形成用の重イオンであるインジウムイオンをアモルファス化が生じるドーズ量以上の高ドーズで注入しても、従来のように、転位ループ欠陥層にインジウムが強く偏析して、Ｐ型チャネル拡散層１０３の活性化濃度が低下してしまうという現象を避けることができる。従って、第２の実施形態によると、チャネル拡散層形成用の重イオンのイオン注入を分割して行なわなくとも、ただ１度のイオン注入によって、高濃度のチャネル拡散層を形成することができる。
【００９１】
また、IV族元素からなる不純物イオンのアモルファス化注入により、アモルファス・クリスタル界面がＰ型チャネル拡散層１０３から離れて、転位ループ欠陥層がチャネル領域の近傍に形成されないため、該転位ループ欠陥層に起因するリーク電流をも防止することもできる。
【００９２】
以上のように、第２の実施形態によると、重イオンであるインジウムイオンを用いた高濃度なＰ型チャネル拡散層１０３を確実に形成することができる。
【００９３】
また、Ｐ型チャネル拡散層１０３の形成に、質量数が相対的に大きいインジウムイオンを用いているため、Ｐ型チャネル拡散層１０３における基板表面の近傍において不純物濃度が低くなり、一方、基板表面から少し深い領域においては不純物濃度が高くなる、いわゆるレトログレードな不純物プロファイルを得ることができる。このため、主に、不純物散乱起因のキャリアの移動度低下を防ぐことができ、短チャネル効果の顕在化を抑制することができるので、トランジスタの微細化を確実に図ることができる。
【００９４】
ところで、Ｎ型エクステンション高濃度不純物層１０６Ａを形成する際のヒ素イオンの注入時には、半導体基板１００がアモルファス化する。このため、ヒ素イオンの注入後の急速熱処理によって、アモルファス・クリスタル界面の下側に転位ループ欠陥層１０９が形成される。インジウムは、転位ループ欠陥層１０９に強く偏析することが知られており、本実施形態のように、Ｐ型チャネル拡散層１０３の不純物イオンにインジウムを用いていることから、転位ループ欠陥層１０９、すなわちＮ型エクステンション高濃度拡散層１０６の接合面の下側にインジウムが強く偏析した領域が形成される。この領域がＰ型ポケット拡散層１０７として機能するため、Ｐ型ポケット拡散層１０７を形成する工程をわざわざ設ける必要がない。
【００９５】
また、Ｐ型ポケット拡散層１０７を積極的に形成する方法として、図７（ｃ）のヒ素イオンの注入に続いて、ゲート電極１０２をマスクとして半導体基板１００にＰ型の不純物を注入してもよい。例えば、注入エネルギーが約１５ｋｅＶで注入ドーズ量が１×１０13／ｃｍ2 程度のＰ型の不純物であるホウ素（Ｂ）をイオン注入することにより、Ｐ型ポケット拡散層１０７の不純物濃度の不足分を補うことができる。
【００９６】
なお、第２の実施形態においても、Ｐ型チャネル拡散層１０３の不純物イオンにインジウムイオンを用いたが、これに代えて、ホウ素イオンよりも重く且つＰ型となるイオンであればよく、また、ホウ素イオンと該ホウ素イオンよりも重いＰ型となるイオンとの両方のイオンを用いてもよい。さらには、インジウムよりも質量数が大きい３Ｂ族元素を用いてもよい。
【００９７】
また、第２の実施形態は、半導体装置としてＮチャネルＭＩＳ型トランジスタを用いたが、これに代えて、ＰチャネルＭＩＳ型トランジスタであってもよい。ＰチャネルＭＩＳ型トランジスタの場合には、チャネル拡散層を構成するＮ型の不純物イオンとして、例えば、アンチモン（Ｓｂ）イオン又はビスマス（Ｂｉ）イオン等のようにヒ素イオンよりも重い５Ｂ族元素を用いることができる。
【００９８】
また、図７（ａ）に示す急速熱処理工程を省略してもよい。この場合には、図８（ａ）に示す急速熱処理工程により、Ｐ型チャネル拡散層１０３、Ｎ型エクステンション高濃度拡散層１０６及びＰ型ポケット拡散層１０７が同時に形成される。
【００９９】
なお、第１及び第２の実施形態においては、半導体基板１００に、通常の面方位｛１００｝に代えて、｛１１０｝面を面方位に持つシリコンを用いても良い。このようにすると、注入されるインジウムイオンがチャネリングを起こすため、注入されたインジウムイオンと半導体基板１００を構成するシリコン結晶格子とが衝突しにくくなるので、シリコン結晶格子に対するインジウムイオンの注入ダメージが弱められ、その結果、ＥＯＲ転位ループ欠陥の原因となる格子間シリコンの発生が減少する。
【０１００】
また、半導体基板１００として、その主面上にシリコンからなるエピタキシャル層が形成されたエピタキシャル基板を用いてもよい。このようにすると、一般にエピタキシャル成長法により得られる半導体は、通常の回転引き上げ（ＣＺ）法による半導体よりもその結晶品位に優れるため、通常の半導体基板の場合よりもＥＯＲ転位ループ欠陥の発生が少なくなる。
【０１０１】
また、少なくともチャネル領域に、シリコン結晶格子が通常の格子定数よりも大きく、結晶格子が歪んだ、いわゆる歪みシリコン層を有する構成であってもよい。以下の第３の実施形態において、チャネル領域に歪みシリコン層を設けた構成の具体例を説明する。
【０１０２】
（第３の実施形態）
以下、本発明の第３の実施形態に係る歪みシリコン層を有する半導体装置について図面を参照しながら説明する。
【０１０３】
図１１（ａ）は本発明の第３の実施形態に係るＭＩＳ型トランジスタの断面構成を示している。図１１において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略し、相違点のみを説明する。
【０１０４】
図１１に示すように、Ｐ型半導体基板１００の主面上には、厚さが５０ｎｍ〜１００ｎｍのシリコンゲルマニウム（Ｓｉ1-xＧｅx、但し、ｘは０＜ｘ＜１である。）からなるバッファ層１１０と、該バッファ層１１０の上に、厚さが２０ｎｍ〜５０ｎｍのシリコンがエピタキシャル成長してなる歪みシリコン層１１１とが形成されている。
【０１０５】
図１１（ｂ）に示すように、シリコンの格子定数よりも大きい格子定数を持つバッファ層１１０の上にシリコン（Ｓｉ）をエピタキシャル成長すると、図１１（ｃ）に示すように、歪みシリコン層１１１の格子定数は、通常のシリコンの格子定数よりも大きい状態（"strained"）となり、結晶構造が歪んだ状態となる。このように、トランジスタのチャネル領域に歪みシリコン層１１１を設けると、電子及び正孔の抵抗がいずれも下がり、電子及び正孔の移動度が向上するため、トランジスタの動作特性が向上する。
【０１０６】
なお、バッファ層１１０及び歪みシリコン層１１１をＰ型半導体基板１００に成長させるのに代えて、ＳＯＩ基板の主面上にバッファ層１１０及び歪みシリコン層１１０を成長させてもよい。
【０１０７】
（第４の実施形態）
以下、本発明の第４の実施形態に係るレイズド・ソースドレイン（raised-s/d）構造を有する半導体装置を製造方法と共に説明する。
【０１０８】
図１２（ａ）〜図１２（ｃ）は本発明の第４の実施形態に係るＭＩＳ型トランジスタの製造方法の工程順の断面構成を示している。図１２において、図２〜図４に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【０１０９】
まず、図１２（ａ）に示すように、第１の実施形態に係るＭＩＳ型トランジスタの製造方法と同様の条件で、半導体基板１００の上部に、Ｐ型チャネル拡散層１０３及びＧｅ含有層１０４を形成する。続いて、第１の実施形態と同様に、半導体基板１００の主面上に、ゲート絶縁膜１０１及びゲート電極１０２を形成し、ゲート電極１０２をマスクとして、半導体基板１００の比較的浅い領域にＮ型エクステンション高濃度拡散層１０６と、その下側にＰ型ポケット拡散層１０７をそれぞれ形成する。その後、ゲート電極１０２の両側面上にサイドウォール１０８を形成する。
【０１１０】
次に、図１２（ｂ）に示すように、例えば、超高真空化学的気相堆積（ＵＨＶ−ＣＶＤ）法により、半導体基板１００の主面上における露出領域に、厚さが５ｎｍ〜１００ｎｍ程度、好ましくは３５ｎｍ程度のエピタキシャルシリコン層１１５を選択的に成長する。
【０１１１】
次に、図１２（ｃ）に示すように、ゲート電極１０２及びサイドウォール１０８をマスクとして、エピタキシャルシリコン層１１５及びその下側の半導体基板１００に対して、注入エネルギーが約１５ｋｅＶで注入ドーズ量が３×１０15／ｃｍ2 程度のＮ型の不純物であるヒ素イオンをイオン注入する。続いて、半導体基板１００に対して、約２００℃／秒〜２５０℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない急速熱処理を行なう。この急速熱処理により、エピタキシャルシリコン層１１５及び半導体基板１００におけるサイドウォール１０８の側方の領域に、ヒ素イオンが拡散してなり、Ｎ型エクステンション高濃度拡散層１０６と接続され且つ該拡散層１０６よりも深い接合面を持つＮ型高濃度拡散層１０５を形成する。
【０１１２】
なお、第４の実施形態に係るＭＩＳ型トランジスタを第２の実施形態に係る製造方法により形成してもよい。
【０１１３】
また、第４の実施形態においても、半導体基板１００には、通常用いられるシリコンの面方位｛１００｝に代えて｛１１０｝面を主面に持つシリコン基板、通常の半導体基板の上面にエピタキシャル層又は歪みシリコン層を設けたエピタキシャル基板を用いてもよい。
【０１１４】
なお、各実施形態では、ゲート電極１０２の側面上に直接サイドウォール１０８を形成したが、ゲート電極１０２とサイドウォール１０８との間に、エクステンション注入マスクとなる酸化シリコンからなるオフセットスペーサを形成してもよい。
【０１１５】
また、サイドウォール１０８は単層膜に限るものではなく、例えばＬ字状のシリコン酸化膜とその上に形成されたシリコン窒化膜からなる積層膜であってもよい。
【０１１６】
また、各実施形態は、熱処理として、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない急速熱処理を用いたが、これに代えて、短時間で熱処理が可能なフラッシュアニールやレーザーアニールを用いてもよい。
【図面の簡単な説明】
【０１１７】
【図１】本発明の第１実施形態に係るＭＩＳ型トランジスタを示す構成断面図である。
【図２】（ａ）〜（ｃ）は本発明の第１実施形態に係るＭＩＳ型トランジスタの製造方法を示す工程順の構成断面図である。
【図３】（ａ）〜（ｃ）は本発明の第１実施形態に係るＭＩＳ型トランジスタの製造方法を示す工程順の構成断面図である。
【図４】（ａ）及び（ｂ）は本発明の第１実施形態に係るＭＩＳ型トランジスタの製造方法を示す工程順の構成断面図である。
【図５】（ａ）〜（ｃ）は図２（ａ）〜図２（ｃ）に示す各工程における不純物プロファイルを示すグラフである。
【図６】（ａ）〜（ｃ）は本発明の第２実施形態に係るＭＩＳ型トランジスタの製造方法を示す工程順の構成断面図である。
【図７】（ａ）〜（ｃ）は本発明の第２実施形態に係るＭＩＳ型トランジスタの製造方法を示す工程順の構成断面図である。
【図８】（ａ）〜（ｃ）は本発明の第２実施形態に係るＭＩＳ型トランジスタの製造方法を示す工程順の構成断面図である。
【図９】（ａ）〜（ｃ）は図６（ａ）〜図６（ｃ）に示す各工程における不純物プロファイルを示すグラフである。
【図１０】図７（ａ）に示す工程における不純物プロファイルを示すグラフである。
【図１１】（ａ）は本発明の第３の実施形態に係るＭＩＳ型トランジスタを示す構成断面図である。（ｂ）及び（ｃ）は本発明の第３の実施形態に係るＭＩＳ型トランジスタにおける歪みシリコン層の成長過程を示す模式図である。
【図１２】（ａ）〜（ｃ）は本発明の第４の実施形態に係るＭＩＳ型トランジスタの製造方法を示す工程順の構成断面図である。
【図１３】（ａ）〜（ｃ）は従来のＭＩＳ型トランジスタの製造方法を示す工程順の構成断面図である。
【図１４】（ａ）及び（ｂ）は従来のＭＩＳ型トランジスタの製造方法を示す工程順の構成断面図である。
【図１５】従来のＭＩＳ型トランジスタにおけるチャネル拡散層形成後の基板表面からの深さと不純物濃度との関係を示すグラフである。
【符号の説明】
【０１１８】
１００    Ｐ型半導体基板
１０１    ゲート絶縁膜
１０２    ゲート電極
１０３    Ｐ型チャネル拡散層（第１の拡散層）
１０３Ａ  Ｐ型チャネル不純物層（不純物注入層）
１０４    Ｇｅ含有層
１０４Ａ  アモルファス層
１０５    Ｎ型高濃度拡散層（第４の拡散層）
１０６    Ｎ型エクステンション高濃度拡散層（第２の拡散層）
１０６Ａ  Ｎ型エクステンション高濃度不純物層
１０７    Ｐ型ポケット拡散層（第３の拡散層）
１０７Ａ  Ｐ型ポケット不純物層
１０８    サイドウォール
１０９    転位ループ欠陥層
１１０    バッファ層
１１１    歪みシリコン層
１１５    エピタキシャルシリコン層
【図１】
2004153246.tif 000003
【図２】
2004153246.tif 000004
【図３】
2004153246.tif 000005
【図４】
2004153246.tif 000006
【図５】
2004153246.tif 000007
【図６】
2004153246.tif 000008
【図７】
2004153246.tif 000009
【図８】
2004153246.tif 000010
【図９】
2004153246.tif 000011
【図１０】
2004153246.tif 000012
【図１１】
2004153246.tif 000013
【図１２】
2004153246.tif 000014
【図１３】
2004153246.tif 000015
【図１４】
2004153246.tif 000016
【図１５】
2004153246.tif 000017