(57)【要約】【課題】送信用データとして複素情報を扱うことができるマルチキャリア送信装置を提供することを目的とする。【解決手段】情報系列をシンボルマッピングする信号点配置器１０５と、シンボルマッピングされた情報系列としてのシリアルデータをパラレルデータに変換するＳ／Ｐ変換器１０６と、互いに直交する複数個の実係数ウェーブレットフィルタで構成されると共にパラレルデータに対して第１の逆ウェーブレット変換を行う第１の逆ウェーブレット変換器１０２と、変換器１０２とは異なる実係数ウェーブレットフィルタで構成されると共にパラレルデータに対して第２の逆ウェーブレット変換を行う第２の逆ウェーブレット変換器１０３と、変換器１０２からの出力を複素情報の同相信号とし、変換器１０３からの出力を複素情報の直交信号としてＳＳＢ変調を行う変調器１０７とを有する。【選択図】  図１
2004179727.tif 000002
【特許請求の範囲】
【請求項１】
実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア変調によりデータ送信を行うマルチキャリア送信装置であって、
情報系列をシンボルマッピングする信号点配置器と、前記シンボルマッピングされた情報系列としてのシリアルデータをパラレルデータに変換するＳ／Ｐ変換器と、互いに直交する複数個の実係数ウェーブレットフィルタで構成されると共に前記パラレルデータに対して第１の逆ウェーブレット変換を行う第１の逆ウェーブレット変換器と、前記第１の逆ウェーブレット変換器の実係数ウェーブレットフィルタの各々をヒルベルト変換し、ヒルベルト変換された前記実係数ウェーブレットフィルタのうち奇数番目の実係数ウェーブレットフィルタの符号を反転した実係数ウェーブレットフィルタで構成されると共に前記パラレルデータに対して第２の逆ウェーブレット変換を行う第２の逆ウェーブレット変換器と、前記第１の逆ウェーブレット変換器からの出力を複素情報の同相信号とし、前記第２の逆ウェーブレット変換器からの出力を複素情報の直交信号としてＳＳＢ変調を行う変調器とを有することを特徴とするマルチキャリア送信装置。
【請求項２】
前記第１の逆ウェーブレット変換器は、前記Ｓ／Ｐ変換器からのパラレルデータを入力する高速離散コサイン変換器と、実係数を有するポリフェーズフィルタで構成されると共に前記高速離散コサイン変換器の出力データを入力する第１のプロトタイプフィルタと、前記第１のプロトタイプフィルタの出力データを入力するＭ個のアップサンプラと、前記アップサンプラの出力データを入力するＭ−１個の１サンプル遅延素子とを有し、
前記第２の逆ウェーブレット変換器は、前記Ｓ／Ｐ変換器からのパラレルデータを入力する高速離散サイン変換器と、実係数を有するポリフェーズフィルタで構成されると共に前記高速離散サイン変換器の出力データを入力する第２のプロトタイプフィルタと、前記第２のプロトタイプフィルタの出力データを入力するＭ個のアップサンプラと、前記アップサンプラの出力データを入力するＭ−１個の１サンプル遅延素子とを有することを特徴とする請求項１に記載のマルチキャリア送信装置。
【請求項３】
実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア復調によりデータ受信を行うマルチキャリア受信装置であって、
送信されてきた帯域通過信号をベースバンド信号にダウンコンバートする第１の乗算器と第２の乗算器と、前記第１の乗算器に所定周波数の信号を与える局部発振器と、前記局部発振器の位相をπ／２だけ遅らせて前記第２の乗算器に直交したキャリアを生成させるπ／２位相推移器と、前記第１の乗算器と第２の乗算器から出力されるベースバンド信号の帯域外の不要な信号を除去する第１のＬＰＦと第２のＬＰＦと、前記第１のＬＰＦと第２のＬＰＦから出力される同相信号と直交信号をウェーブレット変換する第１のウェーブレット変換器と、前記第１のウェーブレット変換器から出力される同相信号および直交信号の各パラレル信号を各サブキャリアにおける複素信号として等化を行う等化器と、前記等化器より出力されるパラレル信号をシリアル信号に変換するＰ／Ｓ変換器と、前記Ｐ／Ｓ変換器より出力されるシリアルデータを判定する判定器とを有することを特徴とするマルチキャリア受信装置。
【請求項４】
前記第１のウェーブレット変換器は、前記第１のＬＰＦと第２のＬＰＦから出力される同相信号と直交信号を入力するＭ−１個の１サンプル遅延素子と、前記１サンプル遅延素子の出力データを入力するＭ個のアップサンプラと、前記Ｍ個のアップサンプラの出力データを入力する第１のプロトタイプフィルタと、前記第１のプロトタイプフィルタの出力データを入力する高速離散コサイン変換器とを有することを特徴とする請求項３に記載のマルチキャリア受信装置。
【請求項５】
実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア復調によりデータ受信を行うマルチキャリア受信装置であって、
送信されてきた帯域通過信号をベースバンド信号にダウンコンバートする乗算器と、前記乗算器に所定周波数の信号を与える局部発振器と、前記乗算器から出力されるベースバンド信号の帯域外の不要な信号を除去するＬＰＦと、前記ＬＰＦからの出力信号に対して第１のウェーブレット変換を行う第１のウェーブレット変換器と、前記第１のウェーブレット変換器の実係数ウェーブレットフィルタの各々をヒルベルト変換し、ヒルベルト変換された前記実係数ウェーブレットフィルタのうち奇数番目の前記実係数ウェーブレットフィルタの符号を反転した実係数ウェーブレットフィルタで構成されると共に前記ＬＰＦからの出力信号に対して第２のウェーブレット変換を行う第２のウェーブレット変換器と、前記第１のウェーブレット変換器から出力される同相信号と前記第２のウェーブレット変換器から出力される直交信号の各パラレル信号を各サブキャリアにおける複素信号として等化を行う等化器と、前記等化器より出力される等化後のパラレル信号をシリアルデータに変換するＰ／Ｓ変換器と、前記Ｐ／Ｓ変換器より出力されるシリアルデータを判定する判定器とを有することを特徴とするマルチキャリア受信装置。
【請求項６】
前記第１のウェーブレット変換器は、前記ＬＰＦの出力信号を入力するＭ−１個の１サンプル遅延素子と、前記１サンプル遅延素子の出力データを入力するＭ個のアップサンプラと、前記Ｍ個のアップサンプラの出力データを入力する第１のプロトタイプフィルタと、前記第１のプロトタイプフィルタの出力データを入力する高速離散コサイン変換器とを有し、
前記第２のウェーブレット変換器は、前記ＬＰＦの出力信号を入力するＭ−１個の１サンプル遅延素子と、前記１サンプル遅延素子の出力データを入力するＭ個のアップサンプラと、前記Ｍ個のアップサンプラの出力データを入力する第２のプロトタイプフィルタと、前記第２のプロトタイプフィルタの出力データを入力する高速離散サイン変換器とを有することを特徴とする請求項５に記載のマルチキャリア受信装置。
【請求項７】
マルチキャリア送信装置とマルチキャリア受信装置とを有し、正整数Ｍ個の実係数ウェーブレットフィルタから成る実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア変復調によりデータ伝送を行うマルチキャリア通信装置であって、
前記マルチキャリア送信装置は、ビットデータをシンボルデータに変換して前記シンボルデータをＭ／２個の複素座標面にマッピングする信号点配置器と、前記マッピングされたシンボルデータとしてのシリアルデータをパラレルデータに変換するＳ／Ｐ変換器と、前記パラレルデータを入力すると共に前記第１および第２逆ウェーブレット変換器への２ｎ−１番目の入力に複素情報の同相成分を供給し、２ｎ番目の入力に直交成分を（但し、１≦ｎ≦（Ｍ／２−１）、サブキャリア番号を０〜Ｍ−１とする）供給するように複素データを実部と虚部に分解する複素データ分解器と、互いに直交する前記Ｍ個の実係数ウェーブレットフィルタで構成されると共に前記複素データの同相信号を出力する第１の逆ウェーブレット変換器と、互いに直交する前記Ｍ個の実係数ウェーブレットフィルタで構成されると共に前記複素データの直交信号を出力する第２の逆ウェーブレット変換器と、前記第１の逆ウェーブレット変換器からの出力を複素情報の同相信号とし前記第２の逆ウェーブレット変換器からの出力を複素情報の直交信号としてＳＳＢ変調を行うＳＳＢ変調器とを有し、
前記マルチキャリア受信装置の検波部は、送られてきた帯域通過信号の受信信号としての帯域通過受信信号をベースバンド信号にダウンコンバートする乗算器と、前記乗算器に所定周波数の信号を与える局部発振器と、前記乗算器から出力されるベースバンド信号の帯域外の不要な信号を除去するＬＰＦと、互いに直交するＭ個の実係数ウェーブレットフィルタで構成されると共に前記ＬＰＦの出力データを入力する第１のウェーブレット変換器と、前記第１のウェーブレット変換器からの２ｎ−１番目の出力を複素情報の同相成分とし、２ｎ番目の出力を直交成分として（但し、１≦ｎ≦（Ｍ／２−１）、サブキャリア番号を０〜Ｍ−１とする）複素データを生成する複素データ生成器とを有することを特徴とするマルチキャリア通信装置。
【請求項８】
マルチキャリア送信装置とマルチキャリア受信装置とを有し、正の整数Ｍ個の実係数ウェーブレットフィルタから成る実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア変復調によりデータ伝送を行うマルチキャリア通信装置であって、
前記マルチキャリア送信装置は、前記マルチキャリア受信装置にて既知のデータとなる信号を発生する同期用データ発生器と、前記既知のデータとなる信号を前記同期用データ発生器から入力する変調装置としての請求項７に記載のマルチキャリア送信装置とを有し、
前記マルチキャリア受信装置は、サブキャリアデータのペアから成る隣接する複素サブキャリアデータを出力する請求項７に記載の検波部と、前記隣接する複素サブキャリアデータ間の差からシンボル同期タイミングを推定する同期推定回路とを有することを特徴とするマルチキャリア通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、実係数ウェーブレットフィルタバンクを用いたディジタル変調によりデータ送信を行うマルチキャリア送信装置（Ｄｉｇｉｔａｌ  ＷａｖｅｌｅｔＭｕｌｔｉ  Ｃａｒｒｉｅｒ送信装置、ＤＷＭＣ送信装置）、および、実係数ウェーブレットフィルタバンクを用いたディジタル復調によりデータ受信を行うマルチキャリア受信装置（ＤＷＭＣ受信装置）、ならびに、実係数ウェーブレットフィルタバンクを用いたディジタル変復調によりデータ伝送を行うマルチキャリア通信装置（ＤＷＭＣ通信装置、ＤＷＭＣ伝送装置）に関する。
【０００２】
【従来の技術】
実係数ウェーブレットフィルタバンクを用いたディジタル変復調処理による伝送装置は、マルチキャリア変調方式の一種による伝送装置であり、実係数ウェーブレットフィルタバンクにより複数のディジタル変調波を合成して送信信号を生成するものである。各サブキャリアの変調方式としては、ＰＡＭ（Ｐｕｌｓｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）が用いられる。
【０００３】
図１７はＤＷＭＣ伝送装置における各サブキャリアのインパルス応答を示すグラフであり、図１８は各サブキャリアのインパルス応答が合成された波形を示す波形図である。ＤＷＭＣ伝送装置によるデータ伝送は、図１７に示すように、各サブキャリアのインパルス応答が各サブキャリア内で重なり合いながら伝送される。各伝送シンボルは、図１８に示すように、各サブキャリアのインパルス応答が合成された波形となる。図１９は振幅スペクトルの例を示すスペクトル図である。図１９において、横軸は周波数を示し、縦軸はレベルを示す。
【０００４】
ＤＷＭＣ伝送装置では、図１８の伝送シンボルを数十個〜数百個程度集めて１つの伝送フレームを構成する。図２０はＤＷＭＣ伝送フレームの構成例を示すフレームデータ図である。このＤＷＭＣ伝送フレームには、情報データ伝送用シンボルの他に、フレーム同期用シンボルや等化用シンボルなどが含まれる。
【０００５】
図１６は、ＤＷＭＣ伝送装置を採用した場合のマルチキャリア送信装置２９９およびマルチキャリア受信装置１９９の概念的構成を示すブロック図である。
【０００６】
図１６において、２１０はビットデータをシンボルデータに変換する信号点配置器、２２０はシリアルデータをパラレルデータに変換するＳ／Ｐ変換器、２３０は逆ウェーブレット変換を行う逆ウェーブレット変換器、２４０はディジタルデータをアナログ信号に変換するＤ／Ａ変換器、１１０はアナログ信号をディジタルデータに変換するＤ／Ａ変換器、１２０はウェーブレット変換を行うウェーブレット変換器、１３０はパラレルデータをシリアルデータに変換するＰ／Ｓ変換器、１４０は受信データを生成する判定器である。
【０００７】
図１６において、まず、マルチキャリア送信装置２９９においては、信号点配置器２１０によってビットデータをシンボルデータに変換し、各シンボルデータに従ってシンボルマッピング（ＰＡＭ変調）を行う。そして、Ｓ／Ｐ変換器２２０で、サブキャリアごとに実数値ｄｉ（ｉ＝０〜Ｍ−１）を与え、逆ウェーブレット変換器２３０で時間軸上へ逆ウェーブレット変換する。これにより、時間軸波形のサンプル値を発生させ、伝送シンボルを表すサンプル値系列を生成する。Ｄ／Ａ変換器２４０で、このサンプル値系列から時間的に連続するアナログベースバンド信号波形に変換して送信する。ここで、逆ウェーブレット変換により発生する時間軸上のサンプル値の個数は、通常２ｎ（ｎは正整数）個である。
【０００８】
マルチキャリア受信装置１９９においては、受信信号（アナログベースバンド信号）波形をＡ／Ｄ変換器１１０で変換してディジタルベースバンド信号波形を得た後、送信側と同じサンプルレートでサンプルする。そして、このサンプル値系列をウェーブレット変換器１２０により周波数軸上へウェーブレット変換し、その後、並直列変換器（Ｐ／Ｓ変換器）１３０により直列データに変換する。最後に判定器１４０にて、各サブキャリアの振幅値を計算し、受信信号の判定を行って受信データを得る。
【０００９】
ところで、通信においては、伝送路のインピーダンス変動やマルチパスなどの影響により振幅歪みや位相歪みを生じるため、振幅と位相の両パラメータすなわち複素情報を扱えた方が都合がよい。これに対して、従来のＤＷＭＣ送信装置やＤＷＭＣ受信装置、ＤＷＭＣ伝送装置（ＤＷＭＣ通信装置）では、振幅情報しか扱えないため、伝送路の状態によっては歪みを補正することができず、伝送効率が大幅に抑制されてしまうといった問題があった。
【００１０】
【非特許文献１】
貴家仁志著「マルチレート信号処理」昭晃堂出版，１９９５年１０月６日，Ｐ１８６−１９１
【００１１】
【発明が解決しようとする課題】
このように、従来のマルチキャリア送信装置やマルチキャリア受信装置、マルチキャリア通信装置では、伝送用データとして振幅情報のみしか扱えないため、受信側で複素情報を扱った処理を行うことができなかった。
【００１２】
このマルチキャリア送信装置、マルチキャリア受信装置およびマルチキャリア通信装置では、送受信用データとして複素情報を扱うことができることが要求されている。
【００１３】
本発明は、この要求を満たすため、送信用データとして複素情報を扱うことができるマルチキャリア送信装置、および、受信用データとして複素情報を扱うことができるマルチキャリア受信装置、ならびに、通信用データとして複素情報を扱うことができるマルチキャリア通信装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために本発明のマルチキャリア送信装置は、実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア変調によりデータ送信を行うマルチキャリア送信装置であって、情報系列をシンボルマッピングする信号点配置器と、シンボルマッピングされた情報系列としてのシリアルデータをパラレルデータに変換するＳ／Ｐ変換器と、互いに直交する複数個の実係数ウェーブレットフィルタで構成されると共にパラレルデータに対して第１の逆ウェーブレット変換を行う第１の逆ウェーブレット変換器と、第１の逆ウェーブレット変換器の実係数ウェーブレットフィルタの各々をヒルベルト変換し、ヒルベルト変換された実係数ウェーブレットフィルタのうち奇数番目の実係数ウェーブレットフィルタの符号を反転した実係数ウェーブレットフィルタで構成されると共にパラレルデータに対して第２の逆ウェーブレット変換を行う第２の逆ウェーブレット変換器と、第１の逆ウェーブレット変換器からの出力を複素情報の同相信号とし、第２の逆ウェーブレット変換器からの出力を複素情報の直交信号としてＳＳＢ変調を行う変調器とを有する構成を備えている。
【００１５】
これにより、送信用データとして複素情報を扱うことができるマルチキャリア送信装置が得られる。
【００１６】
上記課題を解決するために本発明のマルチキャリア受信装置は、実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア復調によりデータ受信を行うマルチキャリア受信装置であって、送信されてきた帯域通過信号をベースバンド信号にダウンコンバートする第１の乗算器と第２の乗算器と、第１の乗算器に所定周波数の信号を与える局部発振器と、局部発振器の位相をπ／２だけ遅らせて第２の乗算器に直交したキャリアを生成させるπ／２位相推移器と、第１の乗算器と第２の乗算器から出力されるベースバンド信号の帯域外の不要な信号を除去する第１のＬＰＦと第２のＬＰＦと、第１のＬＰＦと第２のＬＰＦから出力される同相信号と直交信号をウェーブレット変換する第１のウェーブレット変換器と、第１のウェーブレット変換器から出力される同相信号および直交信号の各パラレル信号を各サブキャリアにおける複素信号として等化を行う等化器と、等化器より出力されるパラレル信号をシリアル信号に変換するＰ／Ｓ変換器と、Ｐ／Ｓ変換器より出力されるシリアルデータを判定する判定器とを有する構成を備えている。
【００１７】
これにより、受信用データとして複素情報を扱うことができるマルチキャリア受信装置が得られる。
【００１８】
上記課題を解決するために本発明のマルチキャリア通信装置は、マルチキャリア送信装置とマルチキャリア受信装置とを有し、正整数Ｍ個の実係数ウェーブレットフィルタから成る実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア変復調によりデータ伝送を行うマルチキャリア通信装置であって、マルチキャリア送信装置は、ビットデータをシンボルデータに変換してシンボルデータをＭ／２個の複素座標面にマッピングする信号点配置器と、マッピングされたシンボルデータとしてのシリアルデータをパラレルデータに変換するＳ／Ｐ変換器と、パラレルデータを入力すると共に第１および第２逆ウェーブレット変換器への２ｎ−１番目の入力に複素情報の同相成分を供給し、２ｎ番目の入力に直交成分を（但し、１≦ｎ≦（Ｍ／２−１）、サブキャリア番号を０〜Ｍ−１とする）供給するように複素データを実部と虚部に分解する複素データ分解器と、互いに直交するＭ個の実係数ウェーブレットフィルタで構成されると共に複素データの同相信号を出力する第１の逆ウェーブレット変換器と、互いに直交するＭ個の実係数ウェーブレットフィルタで構成されると共に複素データの直交信号を出力する第２の逆ウェーブレット変換器と、第１の逆ウェーブレット変換器からの出力を複素情報の同相信号とし第２の逆ウェーブレット変換器からの出力を複素情報の直交信号としてＳＳＢ変調を行うＳＳＢ変調器とを有し、マルチキャリア受信装置の検波部は、送られてきた帯域通過信号の受信信号としての帯域通過受信信号をベースバンド信号にダウンコンバートする乗算器と、乗算器に所定周波数の信号を与える局部発振器と、乗算器から出力されるベースバンド信号の帯域外の不要な信号を除去するＬＰＦと、互いに直交するＭ個の実係数ウェーブレットフィルタで構成されると共にＬＰＦの出力データを入力する第１のウェーブレット変換器と、第１のウェーブレット変換器からの２ｎ−１番目の出力を複素情報の同相成分とし、２ｎ番目の出力を直交成分として（但し、１≦ｎ≦（Ｍ／２−１）、サブキャリア番号を０〜Ｍ−１とする）複素データを生成する複素データ生成器とを有する構成を備えている。
【００１９】
これにより、通信用データとして複素情報を扱うことができるマルチキャリア通信装置が得られる。
【００２０】
【発明の実施の形態】
本発明の請求項１に記載のマルチキャリア送信装置は、実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア変調によりデータ送信を行うマルチキャリア送信装置であって、情報系列をシンボルマッピングする信号点配置器と、シンボルマッピングされた情報系列としてのシリアルデータをパラレルデータに変換するＳ／Ｐ変換器と、互いに直交する複数個の実係数ウェーブレットフィルタで構成されると共にパラレルデータに対して第１の逆ウェーブレット変換を行う第１の逆ウェーブレット変換器と、第１の逆ウェーブレット変換器の実係数ウェーブレットフィルタの各々をヒルベルト変換し、ヒルベルト変換された実係数ウェーブレットフィルタのうち奇数番目の実係数ウェーブレットフィルタの符号を反転した実係数ウェーブレットフィルタで構成されると共にパラレルデータに対して第２の逆ウェーブレット変換を行う第２の逆ウェーブレット変換器と、第１の逆ウェーブレット変換器からの出力を複素情報の同相信号とし、第２の逆ウェーブレット変換器からの出力を複素情報の直交信号としてＳＳＢ変調を行う変調器とを有することとしたものである。
【００２１】
この構成により、実係数ウェーブレットフィルタバンクを用いて複素情報の同相信号と直交信号を含むＳＳＢ変調を行うことができるので、複素情報を送信することができ、周波数利用効率を高めることができるという作用を有する。
【００２２】
請求項２に記載のマルチキャリア送信装置は、請求項１に記載のマルチキャリア送信装置において、第１の逆ウェーブレット変換器は、Ｓ／Ｐ変換器からのパラレルデータを入力する高速離散コサイン変換器と、実係数を有するポリフェーズフィルタで構成されると共に高速離散コサイン変換器の出力データを入力する第１のプロトタイプフィルタと、第１のプロトタイプフィルタの出力データを入力するＭ個のアップサンプラと、アップサンプラの出力データを入力するＭ−１個の１サンプル遅延素子とを有し、第２の逆ウェーブレット変換器は、Ｓ／Ｐ変換器からのパラレルデータを入力する高速離散サイン変換器と、実係数を有するポリフェーズフィルタで構成されると共に高速離散サイン変換器の出力データを入力する第２のプロトタイプフィルタと、第２のプロトタイプフィルタの出力データを入力するＭ個のアップサンプラと、アップサンプラの出力データを入力するＭ−１個の１サンプル遅延素子とを有することとしたものである。
【００２３】
この構成により、第１の逆ウェーブレット変換と第２の逆ウェーブレット変換を高速に行うことができるので、送信処理を高速に行うことができるという作用を有する。
【００２４】
請求項３に記載のマルチキャリア受信装置は、実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア復調によりデータ受信を行うマルチキャリア受信装置であって、送信されてきた帯域通過信号をベースバンド信号にダウンコンバートする第１の乗算器と第２の乗算器と、第１の乗算器に所定周波数の信号を与える局部発振器と、局部発振器の位相をπ／２だけ遅らせて第２の乗算器に直交したキャリアを生成させるπ／２位相推移器と、第１の乗算器と第２の乗算器から出力されるベースバンド信号の帯域外の不要な信号を除去する第１のＬＰＦと第２のＬＰＦと、第１のＬＰＦと第２のＬＰＦから出力される同相信号と直交信号をウェーブレット変換する第１のウェーブレット変換器と、第１のウェーブレット変換器から出力される同相信号および直交信号の各パラレル信号を各サブキャリアにおける複素信号として等化を行う等化器と、等化器より出力されるパラレル信号をシリアル信号に変換するＰ／Ｓ変換器と、Ｐ／Ｓ変換器より出力されるシリアルデータを判定する判定器とを有することとしたものである。
【００２５】
この構成により、ＳＳＢ変調された複素情報を含む送信信号を受信して、１種類の実係数ウェーブレットフィルタバンクで複素情報を得ることができ、その複素情報を用いて等化を行うことができるので、受信精度を高めることができるという作用を有する。
【００２６】
請求項４に記載のマルチキャリア受信装置は、請求項３に記載のマルチキャリア受信装置において、第１のウェーブレット変換器は、第１のＬＰＦと第２のＬＰＦから出力される同相信号と直交信号を入力するＭ−１個の１サンプル遅延素子と、１サンプル遅延素子の出力データを入力するＭ個のアップサンプラと、Ｍ個のアップサンプラの出力データを入力する第１のプロトタイプフィルタと、第１のプロトタイプフィルタの出力データを入力する高速離散コサイン変換器とを有することとしたものである。
【００２７】
この構成により、第１のウェーブレット変換を高速に行うことができるので、受信処理を全体として高速に行うことができるという作用を有する。
【００２８】
請求項５に記載のマルチキャリア受信装置は、実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア復調によりデータ受信を行うマルチキャリア受信装置であって、送信されてきた帯域通過信号をベースバンド信号にダウンコンバートする乗算器と、乗算器に所定周波数の信号を与える局部発振器と、乗算器から出力されるベースバンド信号の帯域外の不要な信号を除去するＬＰＦと、ＬＰＦからの出力信号に対して第１のウェーブレット変換を行う第１のウェーブレット変換器と、第１のウェーブレット変換器の実係数ウェーブレットフィルタの各々をヒルベルト変換し、ヒルベルト変換された実係数ウェーブレットフィルタのうち奇数番目の実係数ウェーブレットフィルタの符号を反転した実係数ウェーブレットフィルタで構成されると共にＬＰＦからの出力信号に対して第２のウェーブレット変換を行う第２のウェーブレット変換器と、第１のウェーブレット変換器から出力される同相信号と第２のウェーブレット変換器から出力される直交信号の各パラレル信号を各サブキャリアにおける複素信号として等化を行う等化器と、等化器より出力される等化後のパラレル信号をシリアルデータに変換するＰ／Ｓ変換器と、Ｐ／Ｓ変換器より出力されるシリアルデータを判定する判定器とを有することとしたものである。
【００２９】
この構成により、ＳＳＢ変調された複素情報を含む送信信号を受信する時、ダウンコンバートが１系統のみの場合に２種類の実係数ウェーブレットフィルタバンクを使用することにより複素情報を得ることができ、その複素情報を用いて等化を行うことができるので、受信精度を高めることができるという作用を有する。
【００３０】
請求項６に記載のマルチキャリア受信装置は、請求項５に記載のマルチキャリア受信装置において、第１のウェーブレット変換器は、ＬＰＦの出力信号を入力するＭ−１個の１サンプル遅延素子と、１サンプル遅延素子の出力データを入力するＭ個のアップサンプラと、Ｍ個のアップサンプラの出力データを入力する第１のプロトタイプフィルタと、第１のプロトタイプフィルタの出力データを入力する高速離散コサイン変換器とを有し、第２のウェーブレット変換器は、ＬＰＦの出力信号を入力するＭ−１個の１サンプル遅延素子と、１サンプル遅延素子の出力データを入力するＭ個のアップサンプラと、Ｍ個のアップサンプラの出力データを入力する第２のプロトタイプフィルタと、第２のプロトタイプフィルタの出力データを入力する高速離散サイン変換器とを有することとしたものである。
【００３１】
この構成により、第１のウェーブレット変換と第２のウェーブレット変換を高速に行うことができるので、受信処理を高速に行うことができるという作用を有する。
【００３２】
請求項７に記載のマルチキャリア通信装置は、マルチキャリア送信装置とマルチキャリア受信装置とを有し、正整数Ｍ個の実係数ウェーブレットフィルタから成る実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア変復調によりデータ伝送を行うマルチキャリア通信装置であって、マルチキャリア送信装置は、ビットデータをシンボルデータに変換してシンボルデータをＭ／２個の複素座標面にマッピングする信号点配置器と、マッピングされたシンボルデータとしてのシリアルデータをパラレルデータに変換するＳ／Ｐ変換器と、パラレルデータを入力すると共に第１および第２逆ウェーブレット変換器への２ｎ−１番目の入力に複素情報の同相成分を供給し、２ｎ番目の入力に直交成分を（但し、１≦ｎ≦（Ｍ／２−１）、サブキャリア番号を０〜Ｍ−１とする）供給するように複素データを実部と虚部に分解する複素データ分解器と、互いに直交するＭ個の実係数ウェーブレットフィルタで構成されると共に複素データの同相信号を出力する第１の逆ウェーブレット変換器と、互いに直交するＭ個の実係数ウェーブレットフィルタで構成されると共に複素データの直交信号を出力する第２の逆ウェーブレット変換器と、第１の逆ウェーブレット変換器からの出力を複素情報の同相信号とし第２の逆ウェーブレット変換器からの出力を複素情報の直交信号としてＳＳＢ変調を行うＳＳＢ変調器とを有し、マルチキャリア受信装置の検波部は、送られてきた帯域通過信号の受信信号としての帯域通過受信信号をベースバンド信号にダウンコンバートする乗算器と、乗算器に所定周波数の信号を与える局部発振器と、乗算器から出力されるベースバンド信号の帯域外の不要な信号を除去するＬＰＦと、互いに直交するＭ個の実係数ウェーブレットフィルタで構成されると共にＬＰＦの出力データを入力する第１のウェーブレット変換器と、第１のウェーブレット変換器からの２ｎ−１番目の出力を複素情報の同相成分とし、２ｎ番目の出力を直交成分として（但し、１≦ｎ≦（Ｍ／２−１）、サブキャリア番号を０〜Ｍ−１とする）複素データを生成する複素データ生成器とを有することとしたものである。
【００３３】
この構成により、マルチキャリア送信装置では、信号点配置器において生成されたＭ／２個の複素座標面の初期位相を任意に与えることができ、各サブキャリアの位相が重ならないようにデータを設定することが可能なため、送信出力の際の瞬時ピーク電圧を抑制することができ、マルチキャリア受信装置では、受信信号の同相信号のみから１種類の実係数ウェーブレットフィルタバンクでサブキャリア毎の複素情報を得ることができるという作用を有する。
【００３４】
請求項８に記載のマルチキャリア通信装置は、マルチキャリア送信装置とマルチキャリア受信装置とを有し、正の整数Ｍ個の実係数ウェーブレットフィルタから成る実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア変復調によりデータ伝送を行うマルチキャリア通信装置であって、マルチキャリア送信装置は、マルチキャリア受信装置にて既知のデータとなる信号を発生する同期用データ発生器と、既知のデータとなる信号を同期用データ発生器から入力する変調装置としての請求項７に記載のマルチキャリア送信装置とを有し、マルチキャリア受信装置は、サブキャリアデータのペアから成る隣接する複素サブキャリアデータを出力する請求項７に記載の検波部と、隣接する複素サブキャリアデータ間の差からシンボル同期タイミングを推定する同期推定回路とを有することとしたものである。
【００３５】
この構成により、１つのウェーブレット変換器で検波部を実現することができるので、同期回路動作時（プリアンブル期間中）は演算量を抑えることができるという作用を有する。
【００３６】
以下、本発明の実施の形態について、図１〜図１５を用いて説明する。また、本発明の実施の形態においては、特に断らない限り、ウェーブレット変換および逆ウェーブレット変換は、コサイン変調フィルタバンクによって行われるものとする。
【００３７】
（実施の形態１）
図１は、本発明の実施の形態１によるマルチキャリア送信装置の変調装置を示すブロック図である。なお、マルチキャリア受信装置については、実施の形態３〜６で述べる。
【００３８】
図１において、１０１はマルチキャリア送信装置における変調装置、１０５は情報系列をＰＡＭにてシンボルマッピングする信号点配置器、１０６はシリアルデータをパラレルデータに変換するＳ／Ｐ変換器、１０２はパラレルデータを逆ウェーブレット変換する第１の逆ウェーブレット変換器、１０３は第１の逆ウェーブレット変換器１０２の実係数ウェーブレットフィルタの各々をヒルベルト変換し、ヒルベルト変換された実係数ウェーブレットフィルタ（０〜Ｍ−１）のうち奇数番目の実係数ウェーブレットフィルタの符号を反転した実係数ウェーブレットフィルタで構成される第２の逆ウェーブレット変換器、１０４は局部発振器、１０７は第１の逆ウェーブレット変換器１０２から出力される同相信号と第２の逆ウェーブレット変換器１０３から出力される直交信号を使用してＳＳＢ変調を行なう変調器である。
【００３９】
次に、扱うサブキャリアをＭ本とし、サブキャリア番号が０〜Ｍ−１までふられているものとして、図１を用いて本実施の形態の動作について説明する。
【００４０】
まず、変調装置１０１では、情報系列が信号点配置器１０５によりＰＡＭにてシンボルマッピングされ、Ｓ／Ｐ変換器１０６によりシリアルデータ（上記シンボルマッピングされた情報系列）をパラレルデータに変換し、パラレルデータ出力を第１の逆ウェーブレット変換器１０２と第２の逆ウェーブレット変換器１０３の各々に入力する。第１の逆ウェーブレット変換器１０２より出力された信号を同相信号、第２の逆ウェーブレット変換器１０３より出力された信号を直交信号とする。直交信号は同相信号をヒルベルト変換したもの、つまり直交信号は同相信号に含まれる各周波数成分をπ／２シフトしたものとなる。変調器１０７では、局部発振器１０４と上記同相信号および直交信号とを使用してＳＳＢ変調を行う。なお、実係数ウェーブレットフィルタの構成は、有限長インパルス応答（ｆｉｎｉｔｅ  ｉｍｐｕｌｓｅ  ｒｅｓｐｏｎｓｅ、略してＦＩＲ）ディジタルフィルタを仮定している。以上が本実施の形態における変調装置１０１の動作である。
【００４１】
以上のように本実施の形態によれば、マルチキャリアを使用するマルチキャリア送信装置においてＳＳＢ変調を行うことができるので、周波数利用効率を高めることができ、マルチキャリア受信装置においては複素情報を取り扱うことが容易となり、受信精度を向上させることができる。
【００４２】
（実施の形態２）
図２は、本発明の実施の形態２によるマルチキャリア送信装置の変調装置を構成する第１の逆ウェーブレット変換器１０２を示すブロック図である。本発明の実施の形態２によるマルチキャリア送信装置の変調装置の構成は実施の形態１と同様、図１の構成である。また、図３は図２の第１の逆ウェーブレット変換器１０２を構成するポリフェーズ構成の第１のプロトタイプフィルタを示すブロック図、図４は本実施の形態によるマルチキャリア送信装置の変調装置を構成する第２の逆ウェーブレット変換器１０３を示すブロック図、図５は図４の第２の逆ウェーブレット変換器１０３を構成するポリフェーズ構成の第２のプロトタイプフィルタを示すブロック図である。
【００４３】
図２において、１０２は第１の逆ウェーブレット変換器、１２１は送信データを１サンプリング時間だけ遅延させる遅延素子、１２２は送信データのサンプリングレートをＭ倍にするアップサンプラ、１２３は第１のプロトタイプフィルタ、１２４は高速離散コサイン変換器（ＴＹＰＥ４）である。なお、図２において、遅延素子１２１はＭ−１個あり、アップサンプラ１２２はＭ個ある。
【００４４】
また図３において、１２３は第１のプロトタイプフィルタ、１３１は第１のプロトタイプフィルタのフィルタ係数をもつ乗算器、１３２は２入力加算器、１３３は１シンボル時間（Ｍサンプリング時間）遅延させる遅延素子である。なお、図３に示す第１のプロトタイプフィルタ１２３の次数は２Ｍである。
【００４５】
さらに図４において、１０３は第２の逆ウェーブレット変換器、１２１は送信データを１サンプリング時間だけ遅延させる遅延素子、１２２は送信データのサンプリングレートをＭ倍にするアップサンプラ、１２５は第２のプロトタイプフィルタ、１２６は高速離散サイン変換器（ＴＹＰＥ４）である。なお、図４において、遅延素子１２１はＭ−１個あり、アップサンプラ１２２はＭ個ある。
【００４６】
さらに図５において、１２５は第２のプロトタイプフィルタ、１３１は第２のプロトタイプフィルタのフィルタ係数をもつ乗算器、１３２は２入力加算器、１３３は１シンボル時間（Ｍサンプリング時間）遅延させる遅延素子である。なお、図５に示す第２のプロトタイプフィルタの次数は２Ｍである。
【００４７】
なお、動作については実施の形態１の場合と同様であり、異なるのは実施の形態１においてＦＩＲフィルタによって実現している部分を、本実施の形態においては、ポリフェーズ構成で実現したプロトタイプフィルタと、高速離散コサイン変換および高速離散サイン変換を行う高速離散コサイン変換器１２４および高速離散サイン変換器１２６とによって実現していることにある。
【００４８】
なお、本実施の形態においては、第１の逆ウェーブレット変換器（逆ウェーブレット変換器１０２）および第２の逆ウェーブレット変換器（逆ウェーブレット変換器１０３）を全く別なものとして構成したが、同一の回路構成を共有（例えばＤＣＴ４を共有してＤＳＴ４を使用しない）することによっても実現可能である。このことは、お互いのプロトタイプフィルタのフィルタ係数が上下反転しているだけであること、離散コサイン変換と離散サイン変換も同様に処理における係数が異なるだけであることから明らかである。
【００４９】
以上のように本実施の形態によれば、第１の逆ウェーブレット変換器１０２は、Ｓ／Ｐ変換器１０６からのパラレルデータを入力する高速離散コサイン変換器１２４と、実係数を有するポリフェーズフィルタで構成されると共に高速離散コサイン変換器１２４の出力データを入力する第１のプロトタイプフィルタ１２３と、第１のプロトタイプフィルタ１２３の出力データを入力するＭ個のアップサンプラ１２２と、アップサンプラ１２２の出力データを入力するＭ−１個の１サンプル遅延素子１２１とを有し、第２の逆ウェーブレット変換器１０３は、Ｓ／Ｐ変換器１０６からのパラレルデータを入力する高速離散サイン変換器１２６と、実係数を有するポリフェーズフィルタで構成されると共に高速離散サイン変換器１２６の出力データを入力する第２のプロトタイプフィルタ１２５と、第２のプロトタイプフィルタ１２５の出力データを入力するＭ個のアップサンプラ１２２と、アップサンプラ１２２の出力データを入力するＭ−１個の１サンプル遅延素子１２１とを有することにより、第１の逆ウェーブレット変換と第２の逆ウェーブレット変換を高速に行うことができるので、送信処理を全体として高速（実施の形態１の場合よりも更に高速）に行うことができる。
【００５０】
（実施の形態３）
図６は、本発明の実施の形態３によるマルチキャリア受信装置を示すブロック図である。
【００５１】
図６において、３０２ａ、３０２ｂは受信した帯域通過信号（帯域通過受信信号）をダウンコンバートするのに使用する第１、第２の乗算器、１０４は局部発振器、３０３はπ／２だけ位相を遅らせるπ／２位相推移器、３０４ａ、３０４ｂは不要波を除去する第１、第２のＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ、ローパスフィルタ、低域ろ波器）、３００は同相信号および直交信号の両方をウェーブレット変換する第１のウェーブレット変換器、３０１は第１のウェーブレット変換器３００より出力される同相信号および直交信号の各パラレル信号をサブキャリア毎の複素情報として等化処理を行う等化器、１３０はパラレルデータをシリアルデータに変換するＰ／Ｓ変換器、１４０は判定器である。
【００５２】
次に、このように構成されたマルチキャリア受信装置について、その動作を説明する。
【００５３】
図６において、まず、帯域通過受信信号を同相信号および直交信号に各々ダウンコンバートしてＬＰＦ３０４に通す。次に、同相信号と直交信号を各々第１のウェーブレット変換器３００に入力してウェーブレット変換を行う。等化器３０１は、第１のウェーブレット変換器３００より出力される同相信号と直交信号の各々のパラレルデータをサブキャリア毎の複素データとして、等化用にあらかじめ割り当てられた既知データと比較し等化量を求める。次に、実際のデータ伝送シンボル区間において、先に求めた等化量を用いて複素データを等化し、Ｐ／Ｓ変換器１３０に供給する。Ｐ／Ｓ変換器１３０は等化後の複素データをシリアルデータに変換し、最後に判定器１４０は、シリアルデータ化された等化後の複素データに基づきデータ判定を行う。これが、一連の動作である。なお、等化器３０１では、サブキャリアごとに既知信号からの振幅および位相ずれを等化量として求めている。また、伝送路によっては複数タップを使用した適応フィルタ（ＬＭＳやＲＬＳなど）を使用することも可能である。
【００５４】
以上のように本実施の形態によれば、送信されてきた帯域通過信号をベースバンド信号にダウンコンバートする第１の乗算器３０２ａと第２の乗算器３０２ｂと、第１の乗算器３０２ａに所定周波数の信号を与える局部発振器１０４と、局部発振器１０４の位相をπ／２だけ遅らせて第２の乗算器３０２ｂに直交したキャリアを生成させるπ／２位相推移器３０３と、第１の乗算器３０２ａと第２の乗算器３０２ｂから出力されるベースバンド信号の帯域外の不要な信号を除去する第１のＬＰＦ３０４ａと第２のＬＰＦ３０４ｂと、第１のＬＰＦ３０４ａと第２のＬＰＦ３０４ｂから出力される同相信号と直交信号をウェーブレット変換する第１のウェーブレット変換器３００と、第１のウェーブレット変換器３００から出力される同相信号および直交信号の各パラレル信号を各サブキャリアにおける複素信号として等化を行う等化器３０１と、等化器３０１より出力されるパラレル信号をシリアル信号に変換するＰ／Ｓ変換器１３０と、Ｐ／Ｓ変換器１３０より出力されるシリアルデータを判定する判定器１４０とを有することにより、ＳＳＢ変調された複素情報を含む送信信号を受信して、１種類の実係数ウェーブレットフィルタバンクで複素情報を得ることができ、その複素情報を用いて等化を行うことができるので、受信精度を高める（非線形伝送路においても高精度な復調を行う）ことができる。
【００５５】
（実施の形態４）
図７は、本発明の実施の形態４によるマルチキャリア受信装置を構成する第１のウェーブレット変換器３００を示すブロック図である。本発明の実施の形態４によるマルチキャリア受信装置の構成は実施の形態３と同様、図６に示す構成である。また、図８は図７におけるポリフェーズ構成の第１のプロトタイプフィルタを示すブロック図である。
【００５６】
図７において、３００は第１のウェーブレット変換器、１２１は受信信号（ここでは同相信号と直交信号）を１サンプリング時間だけ遅延させる遅延素子、１２７は受信信号のサンプリングレートをＭ分の１にするダウンサンプラ、１２８は第１のプロトタイプフィルタ、１２４は高速離散コサイン変換器（ＴＹＰＥ４）である。なお、図７において、遅延素子１２１はＭ−１個あり、ダウンサンプラ１２７はＭ個ある。
【００５７】
また図８において、１２８は第１のプロトタイプフィルタ、１３１は第１のプロトタイプフィルタ１２８のフィルタ係数をもつ乗算器、１３２は２入力加算器、１３３は１シンボル時間（Ｍサンプリング時間）遅延させる遅延素子である。なお、図８に示す第１のプロトタイプフィルタ１２８の次数は２Ｍである。
【００５８】
なお、動作については実施の形態３と同様であり、異なるのは実施の形態３においてＦＩＲフィルタによって実現している部分を、本実施の形態においては、ポリフェーズ構成で実現した第１のプロトタイプフィルタと離散コサイン変換を行う高速離散コサイン変換器２４とによって実現していることにある。
【００５９】
以上のように本実施の形態によれば、第１のウェーブレット変換器３００は、第１のＬＰＦ３０４ａと第２のＬＰＦ３０４ｂから出力される同相信号と直交信号を入力するＭ−１個の１サンプル遅延素子１２１と、１サンプル遅延素子１２１の出力データを入力するＭ個のアップサンプラ１２７と、Ｍ個のアップサンプラ１２７の出力データを入力する第１のプロトタイプフィルタ１２８と、第１のプロトタイプフィルタ１２８の出力データを入力する高速離散コサイン変換器１２４とを有することにより、第１のウェーブレット変換を高速に行うことができるので、受信処理を全体として高速（実施の形態３の場合よりもさらに高速）に行うことができる。
【００６０】
（実施の形態５）
図９は、本発明の実施の形態５によるマルチキャリア受信装置を示すブロック図である。
【００６１】
図９において、３０２は帯域通過受信信号をダウンコンバートするのに使用する乗算器、１０４は局部発振器、３０４は不要波を除去するＬＰＦ、３００は同相信号をウェーブレット変換する第１のウェーブレット変換器、３０５は第１のウェーブレット変換器３００の実係数ウェーブレットフィルタの各々をヒルベルト変換し、ヒルベルト変換された実係数ウェーブレットフィルタ（０〜Ｍ−１）のうち奇数番目の前記実係数ウェーブレットフィルタの符号を反転した実係数ウェーブレットフィルタで構成され直交信号をウェーブレット変換する第２のウェーブレット変換器、３０１は第１のウェーブレット変換器３００より出力される同相信号と第２のウェーブレット変換器３０５より出力される直交信号の各パラレル信号をサブキャリア毎の複素情報として等化処理を行う等化器、１３０はパラレルデータをシリアルデータに変換するＰ／Ｓ変換器、１４０は判定器である。
【００６２】
次に、このように構成されたマルチキャリア受信装置について、その動作を説明する。
【００６３】
図９において、まず、帯域通過受信信号を同相信号としてダウンコンバートしてＬＰＦ３０４に通す。次にダウンコンバートした信号を第１のウェーブレット変換器３００と第２のウェーブレット変換器３０５に入力して各々ウェーブレット変換を行う。等化器３０１は、第１のウェーブレット変換器３００より出力される同相信号と第２のウェーブレット変換器３０５より出力される直交信号の各々のパラレルデータをサブキャリア毎の複素データとして、等化用にあらかじめ割り当てられた既知データと比較して等化量を求める。次に、実際のデータ伝送シンボル区間において、先に求めた等化量を用いて複素データを等化し、Ｐ／Ｓ変換器１３０に供給する。Ｐ／Ｓ変換器１３０は、等化後の複素データをシリアルデータに変換し、最後に判定器１４０は、シリアルデータに変換された等化後の複素データに基づきデータ判定を行う。これが、一連の動作である。ウェーブレット変換においては２種類のウェーブレット変換器３００、３０５を使用することになるが、ダウンコンバートは１系統でよい。また、第２のウェーブレット変換器３０５の代わりに、従来からあるヒルベルト変換器、第１のウェーブレット変換器３００および符号変換器（精度向上のためにレベル変換器を加えることもある）を使用することにより、ダウンコンバートを１系統でかつ１種類のウェーブレット変換器で図９と同じ動作を実現することも可能である。これは、第２のウェーブレット変換器３０５が第１のウェーブレット変換器３００の実係数ウェーブレットフィルタ（０〜Ｍ−１）の各々をヒルベルト変換し、奇数番目の実係数ウェーブレットフィルタの符号を反転させて構成されていることから明らかである。なお、等化器３０１ではサブキャリアごとに既知信号からの振幅および位相ずれを等化量として求めている。また、伝送路によっては複数タップを使用した適応フィルタ（ＬＭＳやＲＬＳなど）を使用することも可能である。
【００６４】
以上のように本実施の形態によれば、送信されてきた帯域通過信号をベースバンド信号にダウンコンバートする乗算器３０２と、乗算器３０２に所定周波数の信号を与える局部発振器１０４と、乗算器３０２から出力されるベースバンド信号の帯域外の不要な信号を除去するＬＰＦ３０４と、ＬＰＦ３０４からの出力信号に対して第１のウェーブレット変換を行う第１のウェーブレット変換器３００と、第１のウェーブレット変換器３００の実係数ウェーブレットフィルタの各々をヒルベルト変換し、ヒルベルト変換された実係数ウェーブレットフィルタのうち奇数番目の実係数ウェーブレットフィルタの符号を反転した実係数ウェーブレットフィルタで構成されると共にＬＰＦ３０４からの出力信号に対して第２のウェーブレット変換を行う第２のウェーブレット変換器３０５と、第１のウェーブレット変換器３００から出力される同相信号と第２のウェーブレット変換器３０５から出力される直交信号の各パラレル信号を各サブキャリアにおける複素信号として等化を行う等化器３０１と、等化器３０１より出力される等化後のパラレル信号をシリアルデータに変換するＰ／Ｓ変換器１３０と、Ｐ／Ｓ変換器１３０より出力されるシリアルデータを判定する判定器１４０とを有することにより、ＳＳＢ変調された複素情報を含む送信信号を受信する時、ダウンコンバートが１系統のみの場合に２種類の実係数ウェーブレットフィルタバンクを使用することにより複素情報を得ることができ、その複素情報を用いて等化を行うことができるので、受信精度を高める（非線形伝送路においても高精度な復調を行う）ことができる。
【００６５】
（実施の形態６）
図１０は、本発明の実施の形態６によるマルチキャリア受信装置を構成する第２のウェーブレット変換器３０５を示すブロック図である。本発明の実施の形態６によるマルチキャリア受信装置の構成は実施の形態５と同様、図９に示す構成である。また、本実施の形態における第１のウェーブレット変換器の構成は、実施の形態４と同様、図７、図８に示す構成である。また、図１１は図１０の第２のウェーブレット変換器３０５を構成するポリフェーズ構成の第２のプロトタイプフィルタを示すブロック図である。
【００６６】
図１０において、３０５は第２のウェーブレット変換器、１２１は受信信号を１サンプリング時間だけ遅延させる遅延素子、１２７は受信信号のサンプリングレートをＭ分の１にするダウンサンプラ、１２９は第２のプロトタイプフィルタ、１２６は高速離散サイン変換器（ＴＹＰＥ４）である。なお、図１０において、遅延素子１２１はＭ−１個あり、ダウンサンプラ１２７はＭ個ある。
【００６７】
図１１において、１２９は第２のプロトタイプフィルタ、１３１は第２のプロトタイプフィルタ１２９のフィルタ係数をもつ乗算器、１３２は２入力加算器、１３３は１シンボル時間（Ｍサンプリング時間）遅延させる遅延素子である。なお、図１１に示す第２のプロトタイプフィルタの次数は２Ｍである。
【００６８】
ここで、動作については実施の形態５と同様であり、異なるのは実施の形態５においてＦＩＲフィルタによって実現している部分を、本実施の形態においては、ポリフェーズ構成で実現した第２のプロトタイプフィルタ１２９と離散サイン変換を行う高速離散サイン変換器１２６とによって実現していることにある。
【００６９】
なお、本実施の形態においては、第１のウェーブレット変換器（ウェーブレット変換器３００）および第２のウェーブレット変換器（ウェーブレット変換器３０５）を全く別なものとして構成しているが、同一の回路構成を共有（例えばＤＣＴ４を共有してＤＳＴ４を使用しない）することによっても実現可能である。このことは、お互いのプロトタイプフィルタのフィルタ係数が上下反転しているだけであること、離散コサイン変換と離散サイン変換も同様に処理における係数が異なるだけであることから明らかである。
【００７０】
以上のように本実施の形態によれば、第１のウェーブレット変換器３００は、ＬＰＦ３０４の出力信号を入力するＭ−１個の１サンプル遅延素子１２１と、１サンプル遅延素子１２１の出力データを入力するＭ個のアップサンプラ１２７と、Ｍ個のアップサンプラ１２７の出力データを入力する第１のプロトタイプフィルタ１２８と、第１のプロトタイプフィルタ１２８の出力データを入力する高速離散コサイン変換器１２４とを有し、第２のウェーブレット変換器３０５は、ＬＰＦ３０４の出力信号を入力するＭ−１個の１サンプル遅延素子１２１と、１サンプル遅延素子１２１の出力データを入力するＭ個のアップサンプラ１２７と、Ｍ個のアップサンプラ１２７の出力データを入力する第２のプロトタイプフィルタ１２９と、第２のプロトタイプフィルタ１２９の出力データを入力する高速離散サイン変換器１２６とを有することにより、第１のウェーブレット変換と第２のウェーブレット変換を高速に行うことができるので、受信処理を全体として高速（実施の形態５の場合よりもさらに高速）に行うことができる。
【００７１】
（実施の形態７）
図１２は、本発明の実施の形態７によるマルチキャリア通信装置を構成するマルチキャリア送信装置の変調装置を示すブロック図である。
【００７２】
図１２において、２５１はマルチキャリア送信装置におけるＳＳＢ変調装置、２５２はビットデータをシンボルデータに変換し、各シンボルデータに従ってＭ／２個の（Ｍ個の実係数ウェーブレットフィルタの半分）複素座標面にマッピング（ＱＡＭ：Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）を行う信号点配置器、２５３はシリアルデータをパラレルデータに変換するＳ／Ｐ変換器、２５４は第１の逆ウェーブレット変換器１０２および第２の逆ウェーブレット変換器１０３への２ｎ−１番目の入力に複素情報の同相成分（Ｉチャネル）を供給し、２ｎ番目の入力に直交成分（Ｑチャネル）を（但し、１≦ｎ≦（Ｍ／２−１）、サブキャリア番号を０〜Ｍ−１とする）供給するように複素データを実部と虚部に分解する複素データ分解器、１０４は局部発振器、１０７は第１の逆ウェーブレット変換器１０２から出力される同相信号と第２の逆ウェーブレット変換器１０３から出力される直交信号を使用してＳＳＢ変調を行う変調器である。
【００７３】
図１３は、本発明の実施の形態７によるマルチキャリア通信装置を構成するマルチキャリア受信装置の検波部を示すブロック図である。
【００７４】
図１３において、１５１はマルチキャリア受信装置の検波部、３０２は帯域通過受信信号をダウンコンバートするのに使用する乗算器、１０４は局部発振器、３０４は不要波を除去するＬＰＦ、３００は互いに直交するＭ個の実係数ウェーブレットフィルタで構成される第１のウェーブレット変換器、１５３は第１のウェーブレット変換器３００からの２ｎ−１番目の出力を複素情報の同相成分（Ｉチャネル）とし、２ｎ番目の出力を直交成分（Ｑチャネル）として（但し、１≦ｎ≦（Ｍ／２−１）、サブキャリア番号を０〜Ｍ−１とする）複素データを生成する複素データ生成器である。
【００７５】
まず、図１２のＳＳＢ変調装置２５１について、その動作を図１２、図１４を用いて説明する。図１４はサブキャリアを示すスペクトル図である。なお、説明を簡単にするため、サブキャリア本数を８として説明する。また、本実施の形態において、マルチキャリア送信装置の出力として図１４に示す太実線部分（ｆ１、ｆ２、ｆ３）を周波数とする正弦波の合成波が出力されるものとし、それぞれの位相をφ１、φ２、φ３とする。このとき、各正弦波の位相φｎ（ｎ＝１、２、３）は−π〜πの範囲で任意である。
【００７６】
まず、ＳＳＢ変調装置２５１は、信号点配置器２５２によって送信データ（ビットデータ）をシンボルデータに変換し、各シンボルデータに従ってＱＡＭ変調を行い、複素座標上に信号点を配置する。この処理により、ｅｘｐ（ｊφｎ）を得る。次に、Ｓ／Ｐ変換器２５３によってパラレル複素データに変換し、各複素データを複素データ分解器２５４によって実部データ（ｃｏｓ（φｎ））と虚部データ（ｓｉｎ（φｎ））に分解する。そして、第１の逆ウェーブレット変換器１０２および第２の逆ウェーブレット変換器１０３の２ｎ−１番目の入力に対してｃｏｓ（φｎ）を、２ｎ番目に対してｓｉｎ（φｎ）を割り当てる（但し、１≦ｎ≦（Ｍ／２−１）とする）。すると、各々の逆ウェーブレット変換器１０２、１０３の出力は、図１４中の各ｆｎを周波数とし、初期位相φｎをもつ正弦波ｃｏｓ（２πｆｎ・ｔ＋φｎ）の合成波となる。
【００７７】
なお、本実施の形態では、合計Ｍ／２−１個の複素データ分解器２５４を使用したが、１個の複素データ分解器でも実現可能である。すなわち、複素データ分解器２５４からの出力を並直列変換し、そのシリアルデータのうち２ｎ−１番目と２ｎ番目が複素データ分解器２５４へ入力されるようにタイミング制御を行うことにより実現可能である。また、実施の形態２を適用して逆ウェーブレット変換を高速に行うことも可能である。
【００７８】
次に、本実施の形態における検波部１５１について、その動作を図１３、図１４を用いて説明する。
【００７９】
まず、検波部１５１は、受信信号を第１のウェーブレット変換器３００によってウェーブレット変換する。このとき、２ｎ−１番目と２ｎ番目のサブキャリア出力は、それぞれ図１４中の各ｆｎを周波数とする正弦波に対するｃｏｓ（φｎ）、ｓｉｎ（φｎ）となる。そして、複素データ生成器１５３は、ｃｏｓ（φｎ）を実部データ、ｓｉｎ（φｎ）を虚部データとして複素データを生成する。この後、出力信号は通常等化器に入力される。
【００８０】
なお、本実施の形態では、合計（Ｍ／２−１）個の複素データ生成器１５３を使用したが、ウェーブレット変換器からの出力を並直列変換し、そのシリアルデータのうち２ｎ−１番目と２ｎ番目が複素データ生成器へ入力されるようにタイミング制御を行うことにより、１個の複素データ生成器でも実現可能である。また、実施の形態４を適用してウェーブレット変換を高速に行うことも可能である。
【００８１】
以上のように本実施の形態によるマルチキャリア送信装置では、信号点配置器２５２で配置された複素座標面の初期位相を各サブキャリアペア（正確には２ｎ−１と２ｎ番目のサブキャリアによるペア）に対して自由に与えることが可能となるため、各サブキャリアペアの位相が重ならないようにデータを設定することにより、送信出力の際の瞬時ピーク電圧を抑制することができる。このことにより、送信アンプの仕様を緩和することが可能となる。また、本実施の形態によるマルチキャリア受信装置では、正弦波で構成される受信信号に対してという限定はあるが、少ない演算量（実施の形態３や５と比較して約半分）で複素情報を得ることが可能となる。
【００８２】
（実施の形態８）
図１５（ａ）は本発明の実施の形態８によるマルチキャリア通信装置を構成するマルチキャリア送信装置を示すブロック図であり、図１５（ｂ）は本発明の実施の形態８によるマルチキャリア通信装置を構成するマルチキャリア受信装置を示すブロック図である。
【００８３】
図１５（ａ）において、２５６は各サブキャリアに対して同一のデータ（プリアンブルあるいはパイロット信号として使用するデータ）を発生する同期用データ発生器、２５１は図１２と同じ構成の変調装置（ここではＳＳＢ変調装置）である。また、図１５（ｂ）において、１５１は図１３と同じ構成の検波部、１４６は複素平面上で位相を回転させる位相回転器、１４１は１サンプリング時間遅延させる遅延回路、１４２は複素除算、１４３は入力される複素データを累積加算する複素加算、１４４は同期ずれ演算、１４５は同期タイミング推定回路、１５０は同期推定回路である。
【００８４】
このように構成されたマルチキャリア通信装置について、その動作を図１４、図１５を用いて説明する。なお、使用するウェーブレット変換は８点、すなわちサブキャリア数を８本とする。
【００８５】
まず、図１５（ａ）のマルチキャリア送信装置において、同期用データ発生器２５６は、連続する数シンボルの間、各サブキャリアに対して同一のデータ（プリアンブルあるいはパイロット信号として使用するデータ）をＳＳＢ変調装置２５１に対して出力する。このとき、各サブキャリアに割り当てられるデータは、図１５（ｂ）のマルチキャリア受信装置で既知のデータである。そして、この同期用データをＳＳＢ変調装置２５１によって変調する。このとき、ＳＳＢ変調装置２５１からの出力は、図１４中に示すｆｎを周波数とした正弦波の合成波となる。また、各正弦波の位相は入力された同期用データに依存するが、ここでは位相はφｎとする。以上がマルチキャリア送信装置における動作である。
【００８６】
次に、図１５（ｂ）のマルチキャリア受信装置において、受信された信号を検波部１５１によって検波し、その出力として、受信信号に含まれる複数の正弦波それぞれに対する複素信号点情報を得る。ここで得られる複素信号点情報は、マルチキャリア送信装置にて真の信号点配置からφｎだけ位相回転させているため、位相回転器１４６によりそのφｎ分だけ複素座標上で位相を戻す。さらに、シンボル同期タイミングが正確に合っていれば、位相回転器１４６からの出力は全て等しい値となるが、同期タイミングが合っていなければ、そのずれの度合いτとサブキャリア周波数ｆｃとによって２πｆｃ・τの位相回転を受けた値となっている。次に、遅延素子１４１と複素除算１４２により、隣り合うサブキャリア間の複素除算を行い、複素座標上で位相差を演算する。隣り合うサブキャリア間の周波数間隔ｆｉは全て同じであるから、全てのサブキャリア間位相差（複素値）は等しい値２πｆｉ・τとなる（実際には、伝送路の影響などを受け、２πｆｉ・τよりもばらついた値となる）。このサブキャリア間位相差を複素加算１４３によって累積加算することにより平均値φｍを求め、同期ずれ演算１４４においてサブキャリア間間隔ｆｉと平均サブキャリア間位相差φｍとから同期ずれ値τを求める。その結果を同期タイミング推定回路１４５に与えることにより、検波部１５１に対し同期タイミングをフィードバックする。以上が本実施の形態における一連の動作である。
【００８７】
以上のように本実施の形態によれば、実施の形態３〜６で２つのウェーブレット変換器によって構成された部分を１つのウェーブレット変換器によって実現できるため、同期回路動作時（プリアンブル期間中）は演算量を抑えることができる。
【００８８】
【発明の効果】
以上説明したように本発明の請求項１に記載のマルチキャリア送信装置によれば、実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア変調によりデータ送信を行うマルチキャリア送信装置であって、情報系列をシンボルマッピングする信号点配置器と、シンボルマッピングされた情報系列としてのシリアルデータをパラレルデータに変換するＳ／Ｐ変換器と、互いに直交する複数個の実係数ウェーブレットフィルタで構成されると共にパラレルデータに対して第１の逆ウェーブレット変換を行う第１の逆ウェーブレット変換器と、第１の逆ウェーブレット変換器の実係数ウェーブレットフィルタの各々をヒルベルト変換し、ヒルベルト変換された実係数ウェーブレットフィルタのうち奇数番目の実係数ウェーブレットフィルタの符号を反転した実係数ウェーブレットフィルタで構成されると共にパラレルデータに対して第２の逆ウェーブレット変換を行う第２の逆ウェーブレット変換器と、第１の逆ウェーブレット変換器からの出力を複素情報の同相信号とし、第２の逆ウェーブレット変換器からの出力を複素情報の直交信号としてＳＳＢ変調を行う変調器とを有することにより、実係数ウェーブレットフィルタバンクを用いて複素情報の同相信号と直交信号を含むＳＳＢ変調を行うことができるので、複素情報を送信することができ、周波数利用効率を高めることができるという有利な効果が得られる。
【００８９】
請求項２に記載のマルチキャリア送信装置によれば、請求項１に記載のマルチキャリア送信装置において、第１の逆ウェーブレット変換器は、Ｓ／Ｐ変換器からのパラレルデータを入力する高速離散コサイン変換器と、実係数を有するポリフェーズフィルタで構成されると共に高速離散コサイン変換器の出力データを入力する第１のプロトタイプフィルタと、第１のプロトタイプフィルタの出力データを入力するＭ個のアップサンプラと、アップサンプラの出力データを入力するＭ−１個の１サンプル遅延素子とを有し、第２の逆ウェーブレット変換器は、Ｓ／Ｐ変換器からのパラレルデータを入力する高速離散サイン変換器と、実係数を有するポリフェーズフィルタで構成されると共に高速離散サイン変換器の出力データを入力する第２のプロトタイプフィルタと、第２のプロトタイプフィルタの出力データを入力するＭ個のアップサンプラと、アップサンプラの出力データを入力するＭ−１個の１サンプル遅延素子とを有することにより、第１の逆ウェーブレット変換と第２の逆ウェーブレット変換を高速に行うことができるので、送信処理を高速に行うことができるという有利な効果が得られる。
【００９０】
請求項３に記載のマルチキャリア受信装置によれば、実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア復調によりデータ受信を行うマルチキャリア受信装置であって、送信されてきた帯域通過信号をベースバンド信号にダウンコンバートする第１の乗算器と第２の乗算器と、第１の乗算器に所定周波数の信号を与える局部発振器と、局部発振器の位相をπ／２だけ遅らせて第２の乗算器に直交したキャリアを生成させるπ／２位相推移器と、第１の乗算器と第２の乗算器から出力されるベースバンド信号の帯域外の不要な信号を除去する第１のＬＰＦと第２のＬＰＦと、第１のＬＰＦと第２のＬＰＦから出力される同相信号と直交信号をウェーブレット変換する第１のウェーブレット変換器と、第１のウェーブレット変換器から出力される同相信号および直交信号の各パラレル信号を各サブキャリアにおける複素信号として等化を行う等化器と、等化器より出力されるパラレル信号をシリアル信号に変換するＰ／Ｓ変換器と、Ｐ／Ｓ変換器より出力されるシリアルデータを判定する判定器とを有することにより、ＳＳＢ変調された複素情報を含む送信信号を受信して、１種類の実係数ウェーブレットフィルタバンクで複素情報を得ることができ、その複素情報を用いて等化を行うことができるので、受信精度を高めることができるという有利な効果が得られる。
【００９１】
請求項４に記載のマルチキャリア受信装置によれば、請求項３に記載のマルチキャリア受信装置において、第１のウェーブレット変換器は、第１のＬＰＦと第２のＬＰＦから出力される同相信号と直交信号を入力するＭ−１個の１サンプル遅延素子と、１サンプル遅延素子の出力データを入力するＭ個のアップサンプラと、Ｍ個のアップサンプラの出力データを入力する第１のプロトタイプフィルタと、第１のプロトタイプフィルタの出力データを入力する高速離散コサイン変換器とを有することにより、第１のウェーブレット変換を高速に行うことができるので、受信処理を全体として高速に行うことができるという有利な効果が得られる。
【００９２】
請求項５に記載のマルチキャリア受信装置によれば、実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア復調によりデータ受信を行うマルチキャリア受信装置であって、送信されてきた帯域通過信号をベースバンド信号にダウンコンバートする乗算器と、乗算器に所定周波数の信号を与える局部発振器と、乗算器から出力されるベースバンド信号の帯域外の不要な信号を除去するＬＰＦと、ＬＰＦからの出力信号に対して第１のウェーブレット変換を行う第１のウェーブレット変換器と、第１のウェーブレット変換器の実係数ウェーブレットフィルタの各々をヒルベルト変換し、ヒルベルト変換された実係数ウェーブレットフィルタのうち奇数番目の実係数ウェーブレットフィルタの符号を反転した実係数ウェーブレットフィルタで構成されると共にＬＰＦからの出力信号に対して第２のウェーブレット変換を行う第２のウェーブレット変換器と、第１のウェーブレット変換器から出力される同相信号と第２のウェーブレット変換器から出力される直交信号の各パラレル信号を各サブキャリアにおける複素信号として等化を行う等化器と、等化器より出力される等化後のパラレル信号をシリアルデータに変換するＰ／Ｓ変換器と、Ｐ／Ｓ変換器より出力されるシリアルデータを判定する判定器とを有することにより、ＳＳＢ変調された複素情報を含む送信信号を受信する時、ダウンコンバートが１系統のみの場合に２種類の実係数ウェーブレットフィルタバンクを使用することにより複素情報を得ることができ、その複素情報を用いて等化を行うことができるので、受信精度を高めることができるという有利な効果が得られる。
【００９３】
請求項６に記載のマルチキャリア受信装置によれば、請求項５に記載のマルチキャリア受信装置において、第１のウェーブレット変換器は、ＬＰＦの出力信号を入力するＭ−１個の１サンプル遅延素子と、１サンプル遅延素子の出力データを入力するＭ個のアップサンプラと、Ｍ個のアップサンプラの出力データを入力する第１のプロトタイプフィルタと、第１のプロトタイプフィルタの出力データを入力する高速離散コサイン変換器とを有し、第２のウェーブレット変換器は、ＬＰＦの出力信号を入力するＭ−１個の１サンプル遅延素子と、１サンプル遅延素子の出力データを入力するＭ個のアップサンプラと、Ｍ個のアップサンプラの出力データを入力する第２のプロトタイプフィルタと、第２のプロトタイプフィルタの出力データを入力する高速離散サイン変換器とを有することにより、第１のウェーブレット変換と第２のウェーブレット変換を高速に行うことができるので、受信処理を高速に行うことができるという有利な効果が得られる。
【００９４】
請求項７に記載のマルチキャリア通信装置によれば、マルチキャリア送信装置とマルチキャリア受信装置とを有し、正整数Ｍ個の実係数ウェーブレットフィルタから成る実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア変復調によりデータ伝送を行うマルチキャリア通信装置であって、マルチキャリア送信装置は、ビットデータをシンボルデータに変換してシンボルデータをＭ／２個の複素座標面にマッピングする信号点配置器と、マッピングされたシンボルデータとしてのシリアルデータをパラレルデータに変換するＳ／Ｐ変換器と、パラレルデータを入力すると共に第１および第２逆ウェーブレット変換器への２ｎ−１番目の入力に複素情報の同相成分を供給し、２ｎ番目の入力に直交成分を（但し、１≦ｎ≦（Ｍ／２−１）、サブキャリア番号を０〜Ｍ−１とする）供給するように複素データを実部と虚部に分解する複素データ分解器と、互いに直交するＭ個の実係数ウェーブレットフィルタで構成されると共に複素データの同相信号を出力する第１の逆ウェーブレット変換器と、互いに直交するＭ個の実係数ウェーブレットフィルタで構成されると共に複素データの直交信号を出力する第２の逆ウェーブレット変換器と、第１の逆ウェーブレット変換器からの出力を複素情報の同相信号とし第２の逆ウェーブレット変換器からの出力を複素情報の直交信号としてＳＳＢ変調を行うＳＳＢ変調器とを有し、マルチキャリア受信装置の検波部は、送られてきた帯域通過信号の受信信号としての帯域通過受信信号をベースバンド信号にダウンコンバートする乗算器と、乗算器に所定周波数の信号を与える局部発振器と、乗算器から出力されるベースバンド信号の帯域外の不要な信号を除去するＬＰＦと、互いに直交するＭ個の実係数ウェーブレットフィルタで構成されると共にＬＰＦの出力データを入力する第１のウェーブレット変換器と、第１のウェーブレット変換器からの２ｎ−１番目の出力を複素情報の同相成分とし、２ｎ番目の出力を直交成分として（但し、１≦ｎ≦（Ｍ／２−１）、サブキャリア番号を０〜Ｍ−１とする）複素データを生成する複素データ生成器とを有することにより、マルチキャリア送信装置では、信号点配置器において生成されたＭ／２個の複素座標面の初期位相を任意に与えることができ、各サブキャリアの位相が重ならないようにデータを設定することが可能なため、送信出力の際の瞬時ピーク電圧を抑制することができ、マルチキャリア受信装置では、受信信号の同相信号のみからサブキャリア毎の複素情報を得ることで高度な復調を行うことができるという有利な効果が得られる。
【００９５】
請求項８に記載のマルチキャリア通信装置によれば、マルチキャリア送信装置とマルチキャリア受信装置とを有し、正の整数Ｍ個の実係数ウェーブレットフィルタから成る実係数ウェーブレットフィルタバンクを用いたディジタルマルチキャリア変復調によりデータ伝送を行うマルチキャリア通信装置であって、マルチキャリア送信装置は、マルチキャリア受信装置にて既知のデータとなる信号を発生する同期用データ発生器と、既知のデータとなる信号を同期用データ発生器から入力する変調装置としての請求項７に記載のマルチキャリア送信装置とを有し、マルチキャリア受信装置は、サブキャリアデータのペアから成る隣接する複素サブキャリアデータを出力する請求項７に記載の検波部と、隣接する複素サブキャリアデータ間の差からシンボル同期タイミングを推定する同期推定回路とを有することにより、１つのウェーブレット変換器で検波部を実現することができるので、同期回路動作時（プリアンブル期間中）は演算量を抑えることができるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるマルチキャリア送信装置の変調装置を示すブロック図
【図２】本発明の実施の形態２によるマルチキャリア送信装置の変調装置を構成する第１の逆ウェーブレット変換器を示すブロック図
【図３】図２の第１の逆ウェーブレット変換器を構成するポリフェーズ構成の第１のプロトタイプフィルタを示すブロック図
【図４】本発明の実施の形態２によるマルチキャリア送信装置の変調装置を構成する第２の逆ウェーブレット変換器を示すブロック図
【図５】図４の第２の逆ウェーブレット変換器を構成するポリフェーズ構成の第２のプロトタイプフィルタを示すブロック図
【図６】本発明の実施の形態３によるマルチキャリア受信装置を示すブロック図
【図７】本発明の実施の形態４によるマルチキャリア受信装置を構成する第１のウェーブレット変換器を示すブロック図
【図８】図７におけるポリフェーズ構成の第１のプロトタイプフィルタを示すブロック図
【図９】本発明の実施の形態５によるマルチキャリア受信装置を示すブロック図
【図１０】本発明の実施の形態６によるマルチキャリア受信装置を構成する第２のウェーブレット変換器を示すブロック図
【図１１】図１０の第２のウェーブレット変換器をポリフェーズ構成の第２のプロトタイプフィルタを示すブロック図
【図１２】本発明の実施の形態７によるマルチキャリア通信装置を構成するマルチキャリア送信装置の変調装置を示すブロック図
【図１３】本発明の実施の形態７によるマルチキャリア通信装置を構成するマルチキャリア受信装置の検波部を示すブロック図
【図１４】サブキャリアを示すスペクトル図
【図１５】（ａ）本発明の実施の形態８によるマルチキャリア通信装置を構成するマルチキャリア送信装置を示すブロック図
（ｂ）本発明の実施の形態８によるマルチキャリア通信装置を構成するマルチキャリア受信装置を示すブロック図
【図１６】ＤＷＭＣ伝送装置を採用した場合のマルチキャリア送信装置およびマルチキャリア受信装置の概念的構成を示すブロック図
【図１７】ＤＷＭＣ伝送装置における各サブキャリアのインパルス応答を示すグラフ
【図１８】各サブキャリアのインパルス応答が合成された時間波形データを示す波形図
【図１９】振幅スペクトルの例を示すスペクトル図
【図２０】ＤＷＭＣ伝送フレームの構成例を示すフレームデータ図
【符号の説明】
１０１  変調装置
１０２  第１の逆ウェーブレット変換器
１０３  第２の逆ウェーブレット変換器
１０４  局部発振器
１０５、２５２  信号点配置器
１０６、２５３  Ｓ／Ｐ変換器（直並列変換器）
１０７  変調器
１１０  Ａ／Ｄ変換器
１２１  １サンプリング時間遅延素子
１２２  アップサンプラ
１２３  第１のプロトタイプフィルタ
１２４  離散コサイン変換器
１２５  第２のプロトタイプフィルタ
１２６  離散サイン変換器
１２７  ダウンサンプラ
１２８  第１のプロトタイプフィルタ
１２９  第２のプロトタイプフィルタ
１３０  Ｐ／Ｓ変換器（並直列変換器）
１３１、３０２  乗算器
１３２  ２入力加算器
１３３  １シンボル時間遅延素子
１４０  判定器
１４１  １処理時間遅延素子
１４２  複素除算
１４３  複素加算
１４４  同期ずれ演算
１４５  同期タイミング推定回路
１４６  位相回転器
１５０  同期推定回路
１５１  検波部
１５３  複素データ生成器
２５６  同期用データ発生器
２５１  ＳＳＢ変調装置
２５４  複素データ分解器
２５６  同期用データ発生器
３００  第１のウェーブレット変換器
３０１  等化器
３０２ａ  第１の乗算器
３０２ｂ  第２の乗算器
３０３  π／２位相推移器
３０４  ローパスフィルタ（ＬＰＦ）
３０４ａ  第１のローパスフィルタ（ＬＰＦ）
３０４ｂ  第２のローパスフィルタ（ＬＰＦ）
３０５  第２のウェーブレット変換器
【図１】
2004179727.tif 000003
【図２】
2004179727.tif 000004
【図３】
2004179727.tif 000005
【図４】
2004179727.tif 000006
【図５】
2004179727.tif 000007
【図６】
2004179727.tif 000008
【図７】
2004179727.tif 000009
【図８】
2004179727.tif 000010
【図９】
2004179727.tif 000011
【図１０】
2004179727.tif 000012
【図１１】
2004179727.tif 000013
【図１２】
2004179727.tif 000014
【図１３】
2004179727.tif 000015
【図１４】
2004179727.tif 000016
【図１５】
2004179727.tif 000017
【図１６】
2004179727.tif 000018
【図１７】
2004179727.tif 000019
【図１８】
2004179727.tif 000020
【図１９】
2004179727.tif 000021
【図２０】
2004179727.tif 000022