(57)【要約】【課題】仕様に定められた規格で動作することを確認でき、必要であればマージンを上乗せすることができ、設計変更があった場合でもミスの発生を防ぐことができるインターフェース回路のテスト技術を提供する。【解決手段】一方の側がケーブルを介してホスト装置に接続され、他方の側がユーザ回路に接続されるインターフェース回路を備えた周辺機器の前記インターフェース回路の動作をテストするインターフェース回路テスト装置において、前記インターフェース回路から出力される信号の出力タイミングに係わる時間パラメータを定義してメモリ７に記憶しておき、カウンタ９、１０が基準時間からの経過時間を計測し、ＣＰＵ８は、前記経過時間に従い、記憶されている前記時間パラメータに対応づけてフラグの状態を変化させ、そのフラグの状態に基づいて被テスト信号が前記時間パラメータで示された範囲内で変化したか否かを判定する構成にした。【選択図】　　　図１
2004078513.tif 000002
【特許請求の範囲】
【請求項１】
一方の側がケーブルを介してホスト装置に接続され、他方の側がユーザ回路に接続されるインターフェース回路を備えた周辺機器の前記インターフェース回路の動作をテストするインターフェース回路テスト装置において、前記インターフェース回路から出力される信号の出力タイミングに係わる時間パラメータを定義するパラメータ定義手段と、経過時間を計測するカウンタと、前記経過時間に従い前記パラメータ定義手段により定義された時間パラメータに対応づけてフラグの状態を変化させるフラグ制御手段と、前記フラグの状態に基づいて被テスト信号が前記パラメータ定義手段により定義された時間パラメータで示された範囲内で変化したか否かを判定する判定手段と、を備えたことを特徴とするインターフェース回路テスト装置。
【請求項２】
請求項１記載のインターフェース回路テスト装置において、前記時間パラメータおよび前記フラグを被テスト信号ごとに設定することを特徴とするインターフェース回路テスト装置。
【請求項３】
請求項２記載のインターフェース回路テスト装置において、前記カウンタおよび／または前記判定手段を被テスト信号ごとに更に備えたことを特徴とするインターフェース回路テスト装置。
【請求項４】
一方の側がケーブルを介してホスト装置に接続され、他方の側がユーザ回路に接続されるインターフェース回路を備えた周辺機器の前記インターフェース回路の動作をテストするインターフェース回路テスト方法において、前記インターフェース回路から出力される信号の出力タイミングに係わる時間パラメータを定義しておき、テスト時においては、基準タイミングからの経過時間を計測し、その経過時間に従い、前記時間パラメータに対応づけてフラグの状態を変化させ、前記フラグの状態に基づいて被テスト信号が前記時間パラメータで示された範囲内で変化したか否かを判定することを特徴とするインターフェース回路テスト方法。
【請求項５】
請求項４記載のインターフェース回路テスト方法において、前記時間パラメータおよび前記フラグを被テスト信号ごとに設定することを特徴とするインターフェース回路テスト方法。
【請求項６】
請求項４または請求項５記載のインターフェース回路テスト方法において、マージン分を上乗せした時間パラメータを設定することを特徴とするインターフェース回路テスト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンピュータと周辺機器とを接続するユニバーサル・シリアル・バス（ＵＳＢ）などのインターフェース回路のテスト装置およびテスト方法に関する。
【０００２】
【従来の技術】
コンピュータは、集中型で大規模なシステムから、個人でも利用可能な分散型のシステムに変化してきた。いわゆるパーソナルコンピュータをネットワーク化したシステムである。
パーソナルコンピュータ出現直後は、機能拡張を実現するには専門的な知識が求められた。例えば、インターフェースカードなどを介してコンピュータ周辺機器（機能拡張用機器、以下、周辺機器と称す）を取り付ける際には、その周辺機器のＩＲＱ設定値、Ｉ／Ｏアドレス及びＤＭＡチャネルが同一コンピュータ内で衝突しないように設定しなければならなかった。しかし、各種の周辺機器が非常に高価であったことや、それを頻繁に繋いだり外したりする必要性も少なかったことなどから、パーソナルコンピュータ１台あたりに割当て可能なＩ／ＯアドレスやＤＭＡチャネルの数が少なかったので、機能拡張に起因する問題はあったものの、何とか対応できていた。
近年になると、コンピュータ技術が急激に発展し、周辺機器を取り付ける方法も、Ｉ／ＯアドレスやＤＭＡアドレスをマニュアルで設定する方法から、システムが自動で割当てる方法に進化してきた。しかし、周辺機器を取り付けたり取り外したりする場合には、依然として、システムの電源を一旦落とし、カバーを外し、取り付けまたは取り外しをおこない、再度カバーを付け、電源を投入する、というステップを踏む必要があった。このような実態は、周辺機器の種類および数が膨大なものとなり、かつ周辺機器自体のポータビリティも上がってきている（１部門あるいは１家族で２台以上のパーソナルコンピュータを所有するケースも珍しくなく、１台の周辺機器を複数のパーソナルコンピュータで使いたいというケースが増えている）なかでは改善されねばならないことであった。
【０００３】
そこで、このような改善要求に応えるべく、プラグアンドプレイ機器が提案された。このプラグアンドプレイ機器では、パーソナルコンピュータおよび／または周辺機器に電源が投入されている状態でその周辺機器の着脱が可能であり、さらに、周辺機器のインターフェース部分をホスト装置（例えばパーソナルコンピュータ）が一定時間間隔で監視することにより、周辺機器が接続されたとき、その周辺機器とホスト装置が通信をおこなって周辺機器の情報を読み取り、自動的に利用が可能となる。周辺機器が非接続状態にされたときは、ホスト装置が非接続状態であることを自動的に認識する。したがって、ハードウエアに関する知識が特別なくても、利用者は各種周辺機器を使うことができる。
このような各種周辺機器を備えたシステムに関する規格の一つとして最近注目されているのがユニバーサル・シリアル・バス、いわゆるＵＳＢである。
図４に、このようなＵＳＢシステムの外観図を示す。図示したように、周辺機器（外部装置）１、パーソナルコンピュータ（以下、ＰＣと称す）２、およびそれらを接続するケーブル３から成り、ケーブル３の端にはコネクタＣＮ１（ＰＣ側）およびＣＮ２（周辺機器側）を有する。ＰＣ２と周辺機器１を接続するのにケーブル１本だけで済む。但し、ＰＣ側には、周辺機器１が接続されたことを認識させるためにデバイスドライバ（プログラムの一つ）の組み込みが必要となる。
図５に、ＵＳＢ周辺機器内部の回路構成を示す。図示したように、コネクタＣＮ２、インターフェース回路（Ｉ／Ｆ回路）１１、およびユーザ回路（ＵＳＥＲ回路）１２から成る。ケーブル３がＰＣ２と接続されたことをコネクタＣＮ２を介して検出すると、インターフェース回路１１は必要な手順を踏んで信号をユーザ回路１２に出力する。そうすると、ユーザ回路１２は、自分自身（周辺機器）の情報をＰＣ２へ送信する。これにより、ＰＣ２は新たに接続された周辺機器１の機能や性能を取り込み、アドレスなどを割り振り、内部にそれらの情報を保持する。周辺機器１も必要な情報を内部に保持する。この状態（認識された状態）になって初めてデータのやりとりが可能となる。
【０００４】
図６に、周辺機器１のインターフェース回路１１のテストの概念を示す。インターフェース回路（ＬＳＩ）１１だけをテスト装置のソケットに挿入し、入出力部（Ｉ／Ｆ１およびＩ／Ｆ２）を介してテスト装置側とテスト対象のインターフェース回路１１との間で信号のやりとりをおこない、その機能／性能をテストする。なお、テストはプログラムを用いておこなうが、このようなプログラムは一般的にテストベンチと呼ばれている。つまり、テスト装置は、前記したソケットとそのソケットに接続された複数の信号線とを備え、その信号線の一部に信号を与え、他の信号線の信号を取り込んでテストベンチを実行する。
前記したようなテストに関する従来技術として、例えば特開２０００−２１５１１６公報に示されたＵＳＢシステムのテスト方法がある。この従来技術では、テストアプリケーションやテストアプリケーションドライバなどを備えたテストシステムを用いて、テスト対象のＵＳＢシステムが一連の定義済みＵＳＢ仕様に適合しているかどうかをテストする。前記テストアプリケーションドライバはＵＳＢシステムソフトウェアであるＵＳＢドライバとインターフェースする。
【０００５】
【発明が解決しようとする課題】
前記したように、利用者側から見ればハードウエアに関する特別な知識がなくても各種機能拡張用装置を使うことができるようになった反面、この機能拡張用装置を設計・製作する側は、ホスト装置と周辺機器との間の通信に関連する処理を自動的におこなう機能を付加することが要求されるようになった。ＵＳＢ規格はそのような要求に合致した規格であり、周辺機器を接続した直後にＰＣなどホスト装置との間でおこなわれる初期の通信や、休眠状態への遷移および復帰などの際の通信に、仕様で定められたシーケンスが適用される。
しかしながら、実際の装置は必ずしも仕様に定められた通りに設計されるわけではなく、仕様にあいまいな部分があれば、製作者に都合がよいように決められてしまったり、仕様に対してマージンを取る設計がおこなわれてしまうなど、厳密に見て仕様とは異なる動作をする装置が一般に提供されてしまうという問題があった。また、Ｉ／Ｆ回路設計においては、仕様自体がある時間範囲を許容するように定められているので、テストの際に仕様を満たす動作をしているかどうかの客観的判断が比較的難しい。設計変更などがあった場合、シーケンスに影響がないことを再度確認する必要があるが、一度確認していることなのでミスに気付きにくいという問題もあった。このような問題は、特開２０００−２１５１１６公報に示された従来技術においても解決されていない。
本発明の目的は、このような従来技術の問題を解決することにあり、具体的には、少なくとも仕様に定められた規格で動作することを確認でき、必要であればマージンを上乗せすることができ、さらに、設計変更があった場合でもミスの発生を防ぐことができるインターフェース回路のテスト技術を提供することにある。
【０００６】
【課題を解決するための手段】
前記の課題を解決するために、請求項１記載の発明では、一方の側がケーブルを介してホスト装置に接続され、他方の側がユーザ回路に接続されるインターフェース回路を備えた周辺機器の前記インターフェース回路の動作をテストするインターフェース回路テスト装置において、前記インターフェース回路から出力される信号の出力タイミングに係わる時間パラメータを定義するパラメータ定義手段と、経過時間を計測するカウンタと、前記経過時間に従いパラメータ定義手段により定義された時間パラメータに対応づけてフラグの状態を変化させるフラグ制御手段と、前記フラグの状態に基づいて被テスト信号が前記パラメータ定義手段により定義された時間パラメータで示された範囲内で変化したか否かを判定する判定手段とを備えたことを特徴とする。
また、請求項２記載の発明では、請求項１記載の発明において、前記時間パラメータおよび前記フラグを被テスト信号ごとに設定する構成にしたことを特徴とする。
また、請求項３記載の発明では、請求項２記載の発明において、さらに、前記カウンタおよび／または前記判定手段を被テスト信号ごとに備えたことを特徴とする。
また、請求項４記載の発明では、一方の側がケーブルを介してホスト装置に接続され、他方の側がユーザ回路に接続されるインターフェース回路を備えた周辺機器の前記インターフェース回路の動作をテストするインターフェース回路テスト方法において、前記インターフェース回路から出力される信号の出力タイミングに係わる時間パラメータを定義しておき、テスト時においては、基準タイミングからの経過時間を計測し、その経過時間に従い、前記時間パラメータに対応づけてフラグの状態を変化させ、前記フラグの状態に基づいて被テスト信号が前記時間パラメータで示された範囲内で変化したか否かを判定する構成にしたことを特徴とする。
また、請求項５記載の発明では、請求項４記載の発明において、前記時間パラメータおよび前記フラグを被テスト信号ごとに設定する構成にしたことを特徴とする。
また、請求項６記載の発明では、請求項４または請求項５記載の発明において、マージン分を上乗せした時間パラメータを設定する構成にしたことを特徴とする。
【０００７】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。
図１に、この実施例のテスト装置の構成を示す。図示したように、この実施例のテスト装置は、従来技術のテスト装置と同様に、テスト対象のインターフェース回路１１（ＬＳＩ）（図５および図６参照）を挿入するソケット５、一時的にワークデータを記憶するＲＡＭ６、テストベンチ（テストプログラム）を記憶しておくＲＯＭ７、そのテストベンチを実行するＣＰＵ８、第１カウンタ９、第２カウンタ１０を備え、テストベンチに従ってＣＰＵ８がインターフェース回路１１の挿入状態のソケット５に接続された複数の信号線の一部に信号を与え、対応する他の信号線の信号を取り込み、その信号のタイミングを判定する。つまり、この実施例のテストでは、テスト対象のインターフェース回路１１の信号線ごとに、テスト開始時間である基準時間にテスト対象の入力信号線に対して信号を与え、対応するテスト対象の出力信号線の信号がインターフェース回路１１から仕様通りのタイミングで出力されるか否かをテストするのである。
【０００８】
図２に、テストベンチに従って動作するカウンタ９、１０の状態と生成されるフラグの状態と被テスト信号のタイミングチャートを示す。また、図３は図２に示した時間パラメータ（タイミング）の定義の例を示している。以下、図２などに従って、この実施例の動作を説明する。
図２に示したＣＮＴ１は第１カウンタ９を示しており、テスト開始時間である基準時間Ｔｒｅｆで時間カウント（以下、カウントと略す）を開始し、時間Ｔ１（ｍｉｎ）でカウントを終了する。ＣＮＴ２は第２カウンタ１０を示しており、ＣＮＴ１のカウントが終了した時点でカウントを開始し、時間Ｔ１（ｍａｘ）でカウントを終了する。以下、同様の動作を時間Ｔ３（ｍａｘ）まで繰り返す。なお、ＦＬＡＧはＣＮＴ２のカウント動作中にハイレベルに変化させる。ＦＲＡＧ用に割り当てたメモリ（ＲＡＭ６）の所定アドレスの値を例えばロウレベルを示す「０」からハイレベルを示す「１」に変化させるのである。
【０００９】
次に、テスト対象の周辺機器の動作に問題がない場合についてこの実施例のテスト動作を説明する。図２に示した被テスト信号ＳＩＧ（ＯＫ）がこれに該当する。
まず、ＣＰＵ８が、テストベンチ（テストプログラム）に従って、基準時間Ｔｒｅｆで第１カウンタ９のカウントを開始させ、テスト対象の信号線に信号を出力する。そして、インターフェース回路１１からテスト装置へソケット５を介して入力されている対応する信号線ＳＩＧ（ＯＫ）の立ち上がりエッジを時刻Ｔ１で認識し、そのとき、ＦＬＡＧの値を取得し、それがハイレベルを示しているのでＯＫと判定し、テストを次のステップへ進める。こうして、時刻Ｔ２で立ち下がりエッジを認識し、このときＦＬＡＧがハイレベルであるのでＯＫと判定し、テストを次のステップへ進める。さらに、時刻Ｔ３で立ち上がりエッジを認識し、このときＦＬＡＧがハイレベルであるのでＯＫと判定し、テストを次のステップへ進める。
【００１０】
次に、動作上問題がある場合について述べる。図２において、被テスト信号ＳＩＧ（ＮＧ）がこれに該当する。
前記したように、ＣＰＵ８は、基準時間Ｔｒｅｆで第１カウンタ９のカウントを開始させ、被テスト信号線に対して信号を与え、時刻Ｔ１で立ち上がる被テスト信号線の信号のエッジを認識し、このときＦＬＡＧがハイレベルであるのでＯＫと判断し、テストを次のステップへ進める。ところが、時刻Ｔ２（ｍａｘ）ではＦＬＡＧがハイレベルのままで、立ち下がりエッジが観測されないので、ＣＰＵ８はテストをこの時点でストップさせる。
こうして、テスト実行者はこの時点で動作に異常があることを知り、インターフェース回路１１に必要な修正を施した後、再度テストを実行することができる。回路変更があった場合でも、再度この実施例のテストを実行することにより、即座に異常を知ることができるのである。
なお、前記したテスト方法を用いてマージン分を上乗せしたテストをおこなう場合には単に設定する時間パラメータを変更するだけでよい。図２および図３に示した各ｍｉｎの値をマージン分大きい値に設定し、ｍａｘの値をマージン分小さい値に設定するのである。これにより、ＦＬＡＧがハイレベルである期間が少なくなり、ＯＫと判定される許容範囲がマージン分だけ狭くなる。
こうして、この実施例によれば、仕様に定められた規格で動作することが保証されるだけなく、マージン分を上乗せすることができる。
なお、前記において、信号ＳＩＧは特定の信号のみに限定されない。前記したテストを、テスト対象周辺機器のインターフェース回路１１から出力される各信号線に対して実施することができる。
また、前記した実施例においては、カウンタを２個備えたが、これを１個にする構成も可能である。１個のカウンタで経過時間を計測し、ＣＰＵがその経過時間がＴ１（ｍｉｎ）〜Ｔ３（ｍａｘ）など各時間パラメータに達したことを検出し、各時間パラメータに達するごとにフラグの状態を反転させるのである。
また、以上の実施例に示した本発明のインターフェース回路テスト技術の適用範囲はＵＳＢインターフェース回路に制限されない。所定の信号がインターフェース回路に入力されたとき、所定の時間だけ遅れて所定の信号を出力するようなインターフェース回路であればどのようなインターフェース回路であってもよいことは以上の説明から明らかである。
【００１１】
【発明の効果】
以上説明したように、本発明によれば、請求項１および請求項４記載の発明では、一方の側がケーブルを介してホスト装置に接続され、他方の側がユーザ回路に接続されるインターフェース回路を備えた周辺機器のそのインターフェース回路の動作をテストするに際して、インターフェース回路から出力される信号の出力タイミングに係わる時間パラメータが予め定義され、テスト時には基準時間からの経過時間が計測され、その経過時間に従って前記時間パラメータに対応づけてフラグの状態が変えられ、そのフラグの状態に基づいて被テスト信号が前記時間パラメータで示された範囲内で変化したか否かが判定されるので、少なくとも仕様に定められた規格で動作することを確認でき、設計変更があった場合でもミスの発生を防ぐことができる。
また、請求項２および請求項５記載の発明では、請求項１または請求項４記載の発明において、時間パラメータおよびフラグが被テスト信号ごとに設定されるので、各信号についてテストすることができる。
また、請求項３記載の発明では、請求項２記載の発明において、さらに、カウンタおよび／または判定手段が被テスト信号ごとにあるので、同時に複数の信号をテストするような場合、信号間の時間差が少なくてもテストすることができる。
また、請求項６記載の発明では、請求項４または請求項５記載の発明において、マージン分を上乗せした時間パラメータを設定することができるので、マージン分を上乗せしたテストができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すインターフェース回路テスト装置の構成ブロック図である。
【図２】本発明の一実施例を示すインターフェース回路テスト装置のタイミングチャートである。
【図３】本発明の一実施例を示すインターフェース回路テスト装置の説明図である。
【図４】本発明および従来技術のインターフェース回路テスト装置に係わるＵＳＢシステムの外観図である。
【図５】本発明および従来技術のインターフェース回路テスト装置に係わるＵＳＢ周辺機器要部の構成ブロック図である。
【図６】従来技術のインターフェース回路テスト方法を示す概念図である。
【符号の説明】
１　周辺機器
２　パーソナルコンピュータ
３　ケーブル
５　ソケット
７　ＲＯＭ
８　ＣＰＵ
９　第１カウンタ
１０　第２カウンタ
１１　インターフェース回路
１２　ユーザ回路
【図１】
2004078513.tif 000003
【図２】
2004078513.tif 000004
【図３】
2004078513.tif 000005
【図４】
2004078513.tif 000006
【図５】
2004078513.tif 000007
【図６】
2004078513.tif 000008