(57)【要約】【課題】入力オフセット電流を大幅に削減して変換誤差要因を減少し、さらに、周波数特性を改善して高帯域化を図った電流−電圧変換回路を提供する。【解決手段】本発明の電流−電圧変換回路（１０）は、一対の入力端子（＋、−）にそれぞれが接続されたベースを有する第１バイポーラトランジスタ対（Ｑ１、Ｑ２）と、第２バイポーラトランジスタ対（Ｑ３、Ｑ４）と、第２トランジスタ対の互いに共通に接続されたベースに接続したエミッタ有する第３バイポーラトランジスタ（Ｑ５）と、第３バイポーラトランジスタのベースに接続したカレントミラー回路とを備えて、カレントミラー回路によりミラーされた第３バイポーラトランジスタのベース電流を一対の入力端子へそれぞれ供給する構成を有する。【選択図】          図１
2004289721.tif 000002
【特許請求の範囲】
【請求項１】
電流−電圧変換回路であって、
一対の入力端子へそれぞれが接続されたベースを有する第１バイポーラトランジスタ対と、
該第１バイポーラトランジスタ対の両エミッタに接続した定電流源と、
前記第１バイポーラトランジスタ対のそれぞれのコレクタに接続されたエミッタ及び互いに共通に接続されたベース及びそれぞれの負荷を介して電源側に接続されたコレクタを有する第２バイポーラトランジスタ対と、
該第２バイポーラトランジスタ対の１つの前記コレクタと前記負荷との間に接続された出力端と、
前記第２バイポーラトランジスタ対の互いに共通に接続されたベースに接続したエミッタを有する第３バイポーラトランジスタを含むエミッタフォロワ回路と、
前記第３バイポーラトランジスタの前記ベースに接続し、当該ベースの電位を固定するカレントミラー回路とを備えて、
前記カレントミラー回路によりミラーされた前記第３バイポーラトランジスタのベース電流を前記一対の入力端子へそれぞれ供給することを特徴とする電流−電圧変換回路。
【請求項２】
前記カレントミラー回路が、ＭＯＳトランジスタから構成されていることを特徴とする請求項１に記載の電流−電圧変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流−電圧変換回路に関し、たとえば、光ピックアップに用いられるホトダイオードからの出力電流を電圧に変換する電流−電圧変換回路に関する。
【０００２】
【従来の技術】
ＤＶＤやＣＤなどの光ディスクに使用される光ピックアップは、光ディスクからの光信号をホトダイオードにより電流信号に変換して出力する。そして後の信号演算処理のため、ホトダイオードから出力された電流信号は電流−電圧変換回路により電圧信号に変換されるのが一般的である。
【０００３】
図２は、一般的な演算増幅器を使用した電流−電圧変換回路の構成を示す。光信号がホトダイオードに入射して信号電流を発生する。このホトダイオードから出力された信号電流が演算増幅器の逆相入力端子−に入力し、この演算増幅器の出力端子から電圧に変換された信号電圧が出力される。演算増幅器の逆相入力端子−と出力端子の間には帰還抵抗が接続されている。演算増幅器の正相入力端子＋は基準電位に接続されている。ここで、逆相入力端子−に入力オフセット電流が加わると信号電流から減算されて、演算増幅器の出力端子に出力オフセット電圧となって現れて、出力信号電圧の変換誤差となる。この変換誤差はその後の信号演算処理の誤差要因となる。
【０００４】
入力オフセット電流を補償するために、演算増幅器を構成する増幅トランジスタのベース電流を補償するものとしては、例えば、以下の特許文献１及び特許文献２に示されるものがある。
【０００５】
【特許文献１】
特開昭６０−１０３７０４号（第２図）
【特許文献２】
特公昭５１−１７２７０号（第１ａ図）
【０００６】
特許文献１及び２に開示される従来のベース電流を補償する回路では、増幅段トランジスタと同じ電流が流れるトランジスタのベース電流をカレントミラー回路で折り返して、増幅段の入力端子に流してベース電流を補償することにより、入力オフセット電流を補償するようにしている。
【０００７】
【発明が解決しようとする課題】
しかし、この従来回路では、増幅段トランジスタと同じ電流が流れるトランジスタのベース端子はベース電流のみでバイアスされるため、インピーダンスが高くて回路構成に融通性がない、また、入力段と増幅段の分離がされていないため、出力信号の入力端子への回り込みを防げないなどの問題点が有る。
【０００８】
さらに、近年の光ディスクの高容量化に伴い、光ピックアップのホトダイオードからの出力信号が高帯域化し、これに対応して電流−電圧変換回路も周波数特性を改善して高帯域化する必要がある。
【０００９】
本発明は、上記問題点を解決して入力オフセット電流を大幅に削減することができ、さらに、高帯域化のために周波数特性を改善した電流−電圧変換回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載された本発明によれば、電流−電圧変換回路であって、一対の入力端子にそれぞれが接続されたベースを有する第１バイポーラトランジスタ対と、該第１バイポーラトランジスタ対の両エミッタに接続した定電流源と、前記第１バイポーラトランジスタ対のそれぞれのコレクタに接続されたエミッタ及び互いに共通に接続されたベース及びそれぞれの負荷を介して電源側に接続されたコレクタを有する第２バイポーラトランジスタ対と、該第２バイポーラトランジスタ対の１つの前記コレクタと前記負荷との間に接続された出力端と、前記第２バイポーラトランジスタ対の互いに共通に接続されたベースに接続したエミッタを有する第３バイポーラトランジスタを含むエミッタフォロワ回路と、前記第３バイポーラトランジスタのベースに接続し、当該ベースの電位を固定するカレントミラー回路とを備えて、前記カレントミラー回路によりミラーされた前記第３バイポーラトランジスタのベース電流を前記一対の入力端子へそれぞれ供給することを特徴とする電流−電圧変換回路が提供される。
【００１１】
請求項１にかかる電流−電圧変換回路によれば、第１バイポーラトランジスタ対と第２バイポーラトランジスタ対の組合せによりカスコード接続を構成し、電流信号が入力される第１バイポーラトランジスタ対の１方のコレクタ・ベース間に発生するミラー効果（ミラー容量）による入力容量の増加を防止して、電流−電圧変換回路の周波数特性を改善して高帯域化を実現することができる。
【００１２】
さらに、第３バイポーラトランジスタがエミッタフォロワ回路を形成し、低インピーダンスをそのエミッタに接続された第２バイポーラトランジスタ対の互いに共通に接続されたベースに実現することで、ミラー効果（ミラー容量）のより一層の低減が可能となり、電流−電圧変換回路のなお一層の高帯域化を実現できる。
【００１３】
さらに、第３バイポーラトランジスタのエミッタフォロワ構成の形成により入力端子と増幅段との分離が図れ、出力端の出力信号が入力端子に回り込むことを低減できる。
【００１４】
さらに、カレントミラー回路によりミラーされた第３バイポーラトランジスタのベース電流を一対の入力端子にそれぞれ供給することにより、第１バイポーラトランジスタのベース電流をキャンセルして、演算増幅器の入力オフセット電流を大幅に削減できる。入力オフセット電流に起因する誤差要因を大幅に減少することができる。
【００１５】
さらに、カレントミラー回路は入力オフセット電流を削減するベース電流補償回路の一部を構成するが、カレントミラー回路に生じる固定電圧によって第３バイポーラトランジスタのベース電位を固定し、そのエミッタに発生する固定電圧を第２バイポーラトランジスタ対の共通に接続されたベース電位の固定に使用しているため、回路素子数の削減を図ることができる。
【００１６】
従って、請求項１にかかる発明によれば、入力オフセット電流に起因する誤差要因を大幅に減少すると共に高帯域化する信号周波数を比較的少ない回路素子数で対応することができる電流−電圧変換回路を達成できる。
【００１７】
請求項２に記載された本発明によれば、請求項１に記載の電流−電圧変換回路において、前記カレントミラー回路が、ＭＯＳトランジスタから構成されていることを特徴とする電流−電圧変換回路が提供される。
【００１８】
請求項２にかかる電流−電圧変換回路によれば、ベース電流補償回路の一部を構成する第３バイポーラトランジスタはエミッタフォロワを形成しているため、低出力インピーダンスが達成できて、バイポーラトランジスタの代わりにＭＯＳトランジスタによるカレントミラー回路を使用できるので、回路構成を簡単にすることができる。
【００１９】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
【００２０】
図１は、本発明の１つの実施の形態による電流−電圧変換回路の要部を示す回路図であり、図２に示す演算増幅器を使用した電流電圧変換回路の一部分の要部を示す。図１に示される電流−電圧変換回路１０では、一対の入力端子にベースがそれぞれ接続されたＮＰＮ型の第１バイポーラトランジスタ対Ｑ１とＱ２を有する。すなわち、正相入力端子＋がバイポーラトランジスタＱ１のベースに接続され、逆相入力端子−がバイポーラトランジスタＱ２のベースに接続されている。第１バイポーラトランジスタ対Ｑ１とＱ２の両エミッタは、定電流源を構成するＮＰＮ型のバイポーラトランジスタＱ６のコレクタに接続されている。バイポーラトランジスタＱ６のエミッタは接地され、そのベースは定電圧源ＶＢに接続されている。この定電流源を構成するバイポーラトランジスタＱ６と定電圧源ＶＢは、第１バイポーラトランジスタ対Ｑ１とＱ２に流れるバイアス電流を決定する。
【００２１】
第１バイポーラトランジスタ対Ｑ１とＱ２のそれぞれのコレクタは同じＮＰＮ型の第２バイポーラトランジスタ対Ｑ３とＱ４のそれぞれのエミッタに接続されている。第２バイポーラトランジスタ対Ｑ３とＱ４のベースは互いに共通に接続されている。第２バイポーラトランジスタ対Ｑ３とＱ４のコレクタはそれぞれの負荷を構成するＰＭＯＳ（ＰチャンネルＭＯＳ）型のトランジスタＰＭ４とＰＭ５をそれぞれ介して電源側に接続されている。なお、負荷としてはＭＯＳトランジスタに限らず、バイポーラトランジスタまたは抵抗であっても良い。トランジスタＰＭ４とＰＭ５のゲートは互いに共通に接続されていて、第２バイポーラトランジスタ対の１方のトランジスタＱ３のコレクタに接続されている。逆相入力端子−にベースが接続された第１バイポーラトランジスタＱ２のコレクタに接続している第２バイポーラトランジスタ対の他方のトランジスタＱ４のコレクタとその負荷を構成するトランジスタＰＭ５との間には出力端ＯＵＴが接続されている。
【００２２】
第１バイポーラトランジスタ対Ｑ１とＱ２と第２バイポーラトランジスタ対Ｑ３とＱ４は、カスコード接続を形成している。このカスコード接続は当業者には良く知られているように、ミラー効果（ミラー容量）による入力容量の増加を防止して、回路の周波数特性を改善して高帯域化を実現することができる。
【００２３】
ＮＰＮ型の第３バイポーラトランジスタＱ５が、ベース電流補償回路を構成するためエミッタフォロワ接続により設けられている。第３バイポーラトランジスタＱ５のエミッタはバイポーラトランジスタＱ６と同じ構成を有する定電流源を構成するＮＰＮバイポーラトランジスタＱ７のコレクタに接続されている。バイポーラトランジスタＱ７のエミッタは接地され、バイポーラトランジスタＱ７のベースはトランジスタＱ６と同じ定電圧源ＶＢに接続されている。なお、後述するように第１バイポーラトランジスタ対Ｑ１とＱ２、バイポーラトランジスタＱ７、第３バイポーラトランジスタＱ５のベース電流を等しくしてある。このため、トランジスタＰＭ１〜ＰＭ３、抵抗Ｒ１〜Ｒ３を総て同一のサイズとして、バイポーラトランジスタＱ６は、その面積をバイポーラトランジスタＱ７のそれの２倍とするか、図１の破線に示すようにバイポーラトランジスタＱ７と同一の２つのバイポーラトランジスタを並列接続して構成してある。これは、バイポーラトランジスタＱ６が第１バイポーラトランジスタ対Ｑ１とＱ２の２つに電流を流しているためである。
【００２４】
バイポーラトランジスタＱ７と定電圧源ＶＢとからなる定電流源は、定電流源のバイポーラトランジスタＱ６が流す電流の半分の値の定電流を流す。従って、第３バイポーラトランジスタＱ５とバイポーラトランジスタＱ７のエミッタには、第１バイポーラトランジスタ対Ｑ１とＱ２に流れているのと同じバイアス電流が流れている。第１バイポーラトランジスタ対Ｑ１とＱ２、バイポーラトランジスタＱ７及び第３バイポーラトランジスタＱ５のｈＦＥ（コレクタ電流／ベース電流比）は、以下に説明するようにこれらバイポーラトランジスタが近接して配置されることによりほぼ等しくなる。この結果、第１バイポーラトランジスタ対Ｑ１とＱ２、バイポーラトランジスタＱ７、第３バイポーラトランジスタＱ５のベース電流は等しくなる。
【００２５】
第２バイポーラトランジスタ対Ｑ３とＱ４の互いに共通に接続されたベースがバイポーラトランジスタＱ７のコレクタと第３バイポーラトランジスタＱ５のエミッタの接続中点ａに接続されて、接続中点ａの固定電圧を第２バイポーラトランジスタ対Ｑ３とＱ４の共通に接続されたベースに与えている。第３バイポーラトランジスタＱ５のコレクタは電源側に接続していて電流Ｉａを流す。第３バイポーラトランジスタＱ５のベースはカレントミラー回路に接続されている。
【００２６】
なお、第１バイポーラトランジスタ対Ｑ１とＱ２、第２バイポーラトランジスタ対Ｑ３とＱ４、第３バイポーラトランジスタＱ５、及び定電流源を構成するバイポーラトランジスタＱ６とＱ７は互いに近接して同一の集積回路上に配置されて、それぞれの素子特性は互いに等しくなるように形成される。
【００２７】
カレントミラー回路は、３つのＰＭＯＳ（ＰチャンネルＭＯＳ）型トランジスタＰＭ１、ＰＭ２、ＰＭ３と、それぞれのトランジスタＰＭ１、ＰＭ２、ＰＭ３と電源側との間に直列に接続されてこれらトランジスタＰＭ１、ＰＭ２、ＰＭ３間のミスマッチを緩和するためのそれぞれのソースと電源との間に接続された３つの抵抗Ｒ１、Ｒ２、Ｒ３とを含む。トランジスタＰＭ１、ＰＭ２、ＰＭ３のゲートは、互いに共通に接続されて且つ第３バイポーラトランジスタＱ５のベースに接続されている。トランジスタＰＭ１のドレインは共通に接続されたゲートに接続されている。トランジスタＰＭ２のドレインは、正相入力端子＋と第１バイポーラトランジスタ対の１つのトランジスタＱ１のベースとに接続されている。トランジスタＰＭ３のドレインは、逆相入力端子−と第１バイポーラトランジスタ対の他方のトランジスタＱ２のベースとに接続されている。
【００２８】
第３バイポーラトランジスタＱ５のベース電流は、このカレントミラー回路によりミラーされて一対の入力端子へそれぞれ供給され、これらの一対の入力端子に接続される第１バイポーラトランジスタ対Ｑ１とＱ２のベース電流を補償している。前述の通り、第３バイポーラトランジスタＱ５のベース電流は第１バイポーラトランジスタ対Ｑ１とＱ２のベース電流とほぼ等しいから、第１バイポーラトランジスタ対Ｑ１とＱ２のベース電流はそれぞれトランジスタＰＭ２とＰＭ３から供給されるミラー電流により補償されて大幅に削減される。従って、変換誤差の要因となる入力オフセット電流を大幅に減少することができる。
【００２９】
なお、３つのＰＭＯＳ型トランジスタＰＭ１、ＰＭ２、ＰＭ３と３つの抵抗Ｒ１、Ｒ２、Ｒ３は、第１バイポーラトランジスタ対Ｑ１とＱ２、第２バイポーラトランジスタ対Ｑ３とＱ４、第３バイポーラトランジスタＱ５、及び定電流源を構成するバイポーラトランジスタＱ６とＱ７と同一の集積回路上に形成され、それぞれが近接して配置されて素子特性のばらつきを少なくするようにしている。
【００３０】
また、カレントミラー回路を構成するトランジスタＰＭ１、ＰＭ２、ＰＭ３は、ＰＭＯＳ型トランジスタの代わりにバイポーラトランジスタを使用することもできる。
【００３１】
以上説明したように、本例によれば、ベース電位が接続中点ａの固定電圧によりバイアスされた第２バイポーラトランジスタ対Ｑ３とＱ４のエミッタを第１バイポーラトランジスタ対Ｑ１とＱ２のコレクタに接続してカスコード接続構成とすることで第１バイポーラトランジスタ対Ｑ１とＱ２のコレクタ電位を一定に保ち、特に電流信号が入力する側のトランジスタＱ２のコレクタ−ベース間のミラー容量を大幅に低減している。これにより演算増幅器の周波数特性を改善して高帯域化を図ることができる。さらに、ベース電流補償回路の一部を形成するエミッタフォロワ回路の第３バイポーラトランジスタＱ５に流れる電流Ｉａを十分な値にすることにより、第２バイポーラトランジスタ対Ｑ３とＱ４のベース端子に接続する接続中点ａのインピーダンスを低く抑えることができて、ミラー容量のより大きな低減が可能である。
【００３２】
また、ベース電流補償回路の一部を形成するエミッタフォロワ回路の第３バイポーラトランジスタＱ５とバイポーラトランジスタＱ７との接続中点ａにより、カレントミラー回路のインピーダンスが高くても第２バイポーラトランジスタ対Ｑ３とＱ４のベース端子のインピーダンスを低く抑えることができるため、ＰＮＰバイポーラトランジスタの代わりにＰＭＯＳトランジスタでカレントミラー回路を形成して回路構成を簡潔にできる。また、ベース電流補償回路の一部を形成するエミッタフォロワ回路の第３バイポーラトランジスタＱ５とバイポーラトランジスタＱ７により、入力端子側と増幅回路の分離が図れ、出力信号の入力端子への回り込みを防ぐことができる。また、ベース電流補償回路の一部を形成するエミッタフォロワ回路の第３バイポーラトランジスタＱ５とバイポーラトランジスタＱ７の接続中点から第２バイポーラトランジスタ対Ｑ３とＱ４のベースの固定電圧を得ているため、回路素子数の削減を図ることができる。
【００３３】
また、カレントミラー回路により第１バイポーラトランジスタ対Ｑ１とＱ２のベース電流を補償して、変換誤差の要因となる入力オフセット電流を大幅に減少することができる。
【００３４】
【発明の効果】
以上説明したように、請求項１にかかる本発明によれば、第１バイポーラトランジスタ対と第２バイポーラトランジスタ対の組合せによりカスコード接続を構成し、電流信号が入力される第１バイポーラトランジスタ対の１方のコレクタ・ベース間に発生するミラー効果（ミラー容量）による入力容量の増加を防止して、電流−電圧変換回路の周波数特性を改善して高帯域化を図るとともに、第３バイポーラトランジスタがエミッタフォロワ回路を形成し、低インピーダンスをそのエミッタに接続された第２バイポーラトランジスタ対の互いに共通に接続されたベースに実現することで、ミラー効果（ミラー容量）のより一層の低減が可能となり、電流−電圧変換回路のなお一層の高帯域化を実現できる。
【００３５】
さらに、第３バイポーラトランジスタのエミッタフォロワ回路により入力端子と増幅段との分離が図れ、出力端の出力信号が入力端子に回り込むことを低減できる。
【００３６】
さらに、カレントミラー回路によりミラーされた第３バイポーラトランジスタのベース電流を一対の入力端子にそれぞれ供給することにより、第１バイポーラトランジスタのベース電流をキャンセルして、演算増幅器の入力オフセット電流を大幅に削減できる。入力オフセット電流に起因する誤差要因を大幅に減少することができる。
【００３７】
さらに、カレントミラー回路は入力オフセット電流を削減するベース電流補償回路の一部を構成するだけでなく、カレントミラー回路に生じる固定電圧によって第３バイポーラトランジスタのベース電位を固定し、そのエミッタに発生する固定電圧を第２バイポーラトランジスタ対の共通に接続されたベース電位の固定に使用しているため、回路素子数の削減を図ることができる。
【００３８】
従って、請求項１にかかる発明によれば、入力オフセット電流に起因する誤差要因を大幅に減少すると共に高帯域化する信号周波数を比較的少ない回路素子数で対応することができる電流−電圧変換回路を達成できる。
【００３９】
請求項２に記載された本発明によれば、請求項１に記載の電流−電圧変換回路において、前記カレントミラー回路が、ＭＯＳトランジスタから構成されていることを特徴とする電流−電圧変換回路が提供される。
【００４０】
請求項２に記載された本発明によれば、請求項１に記載の電流−電圧変換回路において、前記カレントミラー回路が、ＭＯＳトランジスタから構成されていることを特徴とする電流−電圧変換回路が提供される。
【図面の簡単な説明】
【図１】本発明の１つの実施の形態による電流−電圧変換回路の要部を示す回路図。
【図２】一般的な演算増幅器を使用した電流−電圧変換回路の概略図。
【符号の説明】
１０            電流−電圧変換回路
＋              正相入力端子
−              逆相入力端子
Ｑ１、Ｑ２      第１バイポーラトランジスタ対
Ｑ３、Ｑ４      第２バイポーラトランジスタ対
Ｑ５            第３バイポーラトランジスタ
Ｑ６、Ｑ７      ＰＮＰ型バイポーラトランジスタ
ＰＭ１          ＰＭＯＳトランジスタ
ＰＭ２          ＰＭＯＳトランジスタ
ＰＭ３          ＰＭＯＳトランジスタ
【図１】
2004289721.tif 000003
【図２】
2004289721.tif 000004