(57)【要約】　　【課題】　フォトダイオードの面積が縮小しても暗電流特性を向上させることのできるイメージセンサの素子分離構造の製造方法を提供すること。　　【解決手段】　基板３０上面にパッド酸化膜及びパッド窒化膜を順に形成し、これらを選択的に除去して、フィールド絶縁膜形成領域における基板の表面を露出させるステップと、パッド窒化膜をマスクにして露出した基板３０の表面及び表層部にチャネルストップイオン注入を施して、チャネルストップ領域３２Aを形成し、熱酸化処理を施してフィールド絶縁膜３１を形成するステップと、パッド窒化膜のフィールド絶縁膜３１に面したエッジ端部から所定距離までのパッド窒化膜を除去して残留パッド窒化膜を形成するステップと、残留パッド窒化膜をマスクにして露出した基板３０及びフィールド絶縁膜３１の表面及び表層部に追加イオン注入を施して、追加注入領域３２Bを形成するステップとにより、イメージセンサのハイブリッド素子分離構造を形成し、次いでフォトダイオード領域34及びトランスファートランジスタTを形成する。【選択図】　　図4B
2004056156.tif 000002
【特許請求の範囲】
【請求項１】
　基板上面にパッド酸化膜及びパッド窒化膜を順に形成し、前記パッド酸化膜及び前記パッド窒化膜を選択的に除去して、フィールド絶縁膜形成領域における前記基板の表面を露出させるパッド酸化膜及びパッド窒化膜形成ステップと、
　前記パッド窒化膜をマスクにして露出した前記基板の表面及び表層部にチャネルストップイオン注入を施して、チャネルストップ領域を形成し、その後フィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、
　前記パッド窒化膜の前記フィールド絶縁膜に面したエッジ端部から所定距離までのエッジ部除去領域における前記パッド窒化膜を選択的に除去して、残留パッド窒化膜を形成する残留パッド窒化膜形成ステップと、
　前記残留パッド窒化膜をマスクにして露出した前記基板及び前記フィールド絶縁膜の表面及び表層部に追加イオン注入を施して、追加注入領域を形成する追加注入領域形成ステップと
　を含むことを特徴とするイメージセンサのハイブリッド素子分離構造の製造方法。
【請求項２】
　前記残留パッド窒化膜形成ステップにおける前記所定距離を、0.5〜1.0μｍの範囲内のいずれかの値とすることを特徴とする請求項１に記載のイメージセンサのハイブリッド素子分離構造の製造方法。
【請求項３】
　前記追加イオン注入を、ボロンを用いて行うことを特徴とする請求項１に記載のイメージセンサのハイブリッド素子分離構造の製造方法。
【請求項４】
　前記追加イオン注入を、イオン注入エネルギーを約30ｋeV、ドーズ量を4.0×1013〜5.0×1013 cm-3の範囲内のいずれかの値として行うことを特徴とする請求項３に記載のイメージセンサのハイブリッド素子分離構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明はイメージセンサのハイブリッド素子分離構造の製造方法に関し、より詳細には、暗電流を低減させることができるイメージセンサのハイブリッド素子分離構造の製造方法に関する。
【背景技術】
【０００２】
　一般に、イメージセンサとは光学画像を電気信号に変換する半導体素子を意味する。このようなイメージセンサの１つにCCD（電荷結合素子: charge coupled device）イメージセンサがある。CCDイメージセンサは、非常に近接して配列された複数のMOS（Metal-Oxide-Silicon）キャパシタの列を備えた素子であって、該MOSキャパシタの列が、各MOSキャパシタに蓄積された電荷キャリアを隣接するMOSキャパシタへと移送するように構成されている。
【０００３】
　また、このようなイメージセンサとしては、CMOS（Complementary MOS）イメージセンサもある。CMOSイメージセンサは、制御回路（control circuit）及び信号処理回路（signal processing circuit）を周辺回路に、CMOS技術により形成されたMOSトランジスタを各画素に備えた素子であって、各画素からの出力を順次検出するスイッチング方式となっている。
【０００４】
　CCDイメージセンサにおいては、駆動方式が煩雑である、消費電力が大きい、マスク工程数が多く工程が複雑となるシグナルプロセシング回路をチップ内に組み込む等の1チップ(One Chip)化が困難であるなど、種々の短所がある。このようなCCDの短所を解消するため、サブミクロンプロセスによるCMOSイメージセンサの開発が活発になされている。
【０００５】
　CMOSイメージセンサは、CMOS製造技術により各単位画素に形成されたフォトダイオードとMOSトランジスタとを備えており、スイッチング方式で順に信号を検出してイメージを取得する。したがって、CMOSイメージセンサにおいては、消費電力を小さくすることができ、マスク工程数も20程度でよいので、通常30〜40のマスク工程を必要とするCCDのプロセスに比べて、プロセスが非常に単純である。また、種々の信号処理回路を組み込む1チップ化にも好適であるため、次世代イメージセンサとして注目されている。
【０００６】
　上記のような従来のイメージセンサにおいては、暗電流による性能低下、及び電荷蓄積能力の減少が問題視されているが、以下では、このうち暗電流について説明する。
【０００７】
　暗電流とは、光が全くイメージセンサに照射されていない状態でも、フォトダイオードからフローティング拡散領域へと流れる電子によって引き起こされるノイズ電流をいう。このような暗電流は、主に活性領域のエッジ部分に存在する種々の欠陥（線欠陥、点欠陥など）やダングリングボンド(Dangling bond)に起因すると報告されており、特に低照度の環境では深刻な問題をもたらし得る。
【０００８】
　例えば、素子の線幅を0.35μｍ、或いは0.25μｍというように、より微細なデザインルールを適用して素子を微細化すると、フォトダイオードの面積が縮小するが、このとき、フォトダイオード領域の面積に対するフォトダイオード領域の周辺長の割合が増加する。
【０００９】
　図１は、素子の微細化によりフォトダイオードの面積が縮小すると、フォトダイオードの面積に対するフォトダイオード領域の周辺長の割合が変化する様子を示す図である。図示のようにフォトダイオードは略矩形状であり、矩形状の４辺のうち１辺はトランスファートランジスタTx gateと接しており、残りの３辺はフィールド絶縁膜と接している。トランスファートランジスタTx gateと接する１辺は、フィールド絶縁膜と接していないので、周辺長から除いて計算している。
【００１０】
　上述のように素子が微細化されてフォトダイオードの面積が縮小するほど、フォトダイオード領域の面積に対するフォトダイオード領域の周辺長の割合が増加している。したがって、フィールド絶縁膜のエッジ部分から発生した欠陥による暗電流の影響は相対的に増加してしまうことになる。これは、0.25μｍ、または0.18μｍなど最小線幅が縮小されるほどイメージ信号に対する暗電流の割合がさらに増加してしまう傾向にあることを示唆している。即ち、より微細なデザインルールのCMOSイメージセンサであるほど、暗電流による影響を大きく受けてしまう。
【非特許文献１】「中間層物質及びチャネルストップボロンドーズに対するSi PH接合境界線リークの依存性（Dependence Of Si PH Junction Perimeter Leakage on the Channel-Stop Boron Dose and Interlayer Material）」、IEEE電子デバイスレター(IEEE ELECTRON DEVICE LETTERS) 、第２０巻第８号、１９９９年８月、ｐ．４１８〜４２０
【非特許文献２】「薄い酸化膜を通した単結晶シリコンへのボロン注入のための厳密且つ有効なモデル（An Accurate and Efficient Model for Boron Implants Through Thin Oxide Layers into Single-Crystal Silicon）」、IEEE半導体製造における処理 (IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING)、第８巻第４号、１９９５年１１月、ｐ．４０８〜４１３
【非特許文献３】「低エネルギー適用のための注入角の関数としてのドーパントチャネリング（Dopant Channeling as a Function of Implant Angle for Low Energy Applications）」1999 IEEE第0-7803-4538-X/99号、ｐ．１２６〜１２９
【非特許文献４】「ＤＲＡＭ保持時間特性向上のためのブランケットチルト注入されたシャロートレンチ分離（BTI-STI）プロセス（Blanket Tilt Implanted Shallow Trench Isolation (BTI-STI) Process for Enhanced DRAM Retention Time Characteristics）」1999 IEEE 第0-7803-5727-2/99号、ｐ．１２２〜１２４
【発明の開示】
【発明が解決しようとする課題】
【００１１】
　本発明は、上述した課題に鑑みてなされたものであって、フォトダイオードの面積が縮小しても暗電流特性を向上させることのできるイメージセンサの素子分離構造の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
　上述した問題点を解決するため、本発明に係るイメージセンサのハイブリッド素子分離構造の製造方法は、基板上面にパッド酸化膜及びパッド窒化膜を順に形成し、前記パッド酸化膜及び前記パッド窒化膜を選択的に除去して、フィールド絶縁膜形成領域における前記基板の表面を露出させるパッド酸化膜及びパッド窒化膜形成ステップと、前記パッド窒化膜をマスクにして露出した前記基板の表面及び表層部にチャネルストップイオン注入を施して、チャネルストップ領域を形成し、その後フィールド絶縁膜を形成するフィールド絶縁膜形成ステップと、前記パッド窒化膜の前記フィールド絶縁膜に面したエッジ端部から所定距離までのエッジ部除去領域における前記パッド窒化膜を選択的に除去して、残留パッド窒化膜を形成する残留パッド窒化膜形成ステップと、前記残留パッド窒化膜をマスクにして露出した前記基板及び前記フィールド絶縁膜の表面及び表層部に追加イオン注入を施して、追加注入領域を形成する追加注入領域形成ステップとを含むことを特徴とする。
【００１３】
　また、前記残留パッド窒化膜形成ステップにおける前記所定距離を、0.5〜1.0μｍの範囲内のいずれかの値とすることが望ましい。
【００１４】
　また、前記追加イオン注入を、ボロンを用いて行うことが望ましい。
【００１５】
　また、前記追加イオン注入を、イオン注入エネルギーを約30ｋeV、ドーズ量を4.0×1013〜5.0×1013 cm-3の範囲内のいずれかの値として行うことが望ましい。
【発明の効果】
【００１６】
　本発明によれば、伝統的な熱酸化膜成長工程とアンチドーピング(anti-doping)された活性領域とが混合されたハイブリッド素子分離構造により、暗電流の根源となる欠陥の密度が顕著に高くなるフィールド絶縁膜のエッジ部から、ｎ-イオン注入領域を隔離することにより、暗電流を効果的に抑制することができる。
【００１７】
　したがって、本発明に係る素子分離構造の製造方法をイメージセンサのハイブリッド素子分離構造に適用することにより、フィールド絶縁膜のエッジ部に起因する暗電流を効果的に抑制することができ、素子の微細化によりフォトダイオードの面積が小さくなっても良好な暗電流特性を維持することができる。
【００１８】
　また、暗電流低減のためにフォトダイオード領域を従来ほど小さくしなくても、同レベルの暗電流低減効果を得ることができるので、同レベルの暗電流低減効果を実現しつつ、飽和電流の値を増加することができ、正確なイメージ再現が可能となる。
【発明を実施するための最良の形態】
【００１９】
　以下、本発明の実施の形態を添付した図面を参照しながら詳細に説明する。
【００２０】
　図２Ａ〜図２Ｄは、本発明の実施の形態に係るCMOSイメージセンサの素子分離構造の一製造過程における素子の構造を示す断面図である。
【００２１】
　まず、図２Aに示すように、半導体基板10上面にパッド酸化膜11及びパッド窒化膜12を順に形成した後、感光膜を形成し、該感光膜をパターニングして、フィールド絶縁膜が形成されるフィールド絶縁膜形成領域におけるパッド窒化膜12の表面を露出する素子分離マスク13(ISO mask)を形成する。本実施の形態における半導体基板10には、高濃度のシリコン層上に低濃度のエピタキシャル層が積層された構造の基板を用いることが望ましい。低濃度のエピタキシャル層を用いることにより、フォトダイオードの空乏層の深さを深くして特性を向上させることができ、また高濃度の基板により単位画素間のクロストーク(cross talk)を防止することができる。
【００２２】
　次いで、図２Bに示すように、素子分離マスク13を用いて、フィールド絶縁膜形成領域におけるパッド窒化膜12及びパッド酸化膜11をエッチングにより選択的に除去して、フィールド絶縁膜形成領域における半導体基板10の表面を露出させ、その後素子分離マスク13を除去する。以上のパッド酸化膜及びパッド窒化膜形成ステップにより、半導体基板10上面にパターニングされたパッド酸化膜11及びパッド窒化膜12が形成される。素子分離マスク13は、下記のチャネルストップイオン注入の後に除去するようにしてもよい。
【００２３】
　次いで、パッド窒化膜12をマスクにして露出した半導体基板10の表面及び表層部にチャネルストップイオン注入を施して、チャネルストップ領域100を形成する。チャネルストップイオン注入は、例えば、所定のチルト角や回転を適用せず、ボロン(B11)をドーズ量約3.0×1013cm-3、イオン注入エネルギー約30keVの条件で行うとよい。
【００２４】
　次いで、図２Cに示すように、チャネルストップイオン注入が終わった基板10に熱酸化処理を施してフィールド絶縁膜Foxを成長させる。以上のフィールド絶縁膜形成ステップにより、チャネルストップ100を備えたフィールド絶縁膜Foxを形成した後、パッド窒化膜12上に再度感光膜を形成し、該感光膜をパターニングして、追加注入マスク14を形成する。
【００２５】
　次いで、図２Dに示すように、追加注入マスク14をエッチングマスクにして、パッド窒化膜12のフィールド絶縁膜に面したエッジ端部から所定距離xまでのエッジ部除去領域におけるパッド窒化膜12を、エッチングにより選択的に除去して、残留パッド窒化膜12aを形成する。μｍ以上の残留パッド窒化膜形成ステップにより、パッド窒化膜12のフィールド絶縁膜Foxに面したエッジ端部が所定距離xだけ後退する。尚、上記所定距離xを、0.5〜1.0μｍの範囲内のいずれかの値とすることが好ましい。
【００２６】
　次いで、残留パッド窒化膜12ａをマスクにして露出した半導体基板10及びフィールド絶縁膜Foxの表面及び表層部に追加イオン注入工程を施して、追加注入領域50を形成し、その後追加注入マスク14を除去する。
【００２７】
　この追加注入領域形成ステップにおいては、前記追加イオン注入を、ボロンを用いて行うことが望ましい。また、該追加イオン注入を、イオン注入エネルギーを約30ｋeV、ドーズ量を4.0×1013〜5.0×1013 cm-3程度の範囲内のいずれかの値として行うことが望ましい。別の実施の形態では、追加イオン注入条件を上記チャネルストップイオン注入と同様の条件で行なってもよい。また、このようなドーズ量等の注入条件に対しては、各デバイスにおいて暗電流特性との相関を分析し、得られたデータをフィードバックして最適のドーズ量を決定するようにしてもよい。
【００２８】
　図２Dに示した第１領域D1は、チャネルストップイオン注入領域100が位置する領域を示しており、第２領域D2は追加注入領域50が位置する領域を示している。
【００２９】
　上記のようにして製造されたイメージセンサのハイブリッド素子分離構造によれば、追加注入領域50により、フィールド絶縁膜のエッジ部分がスクリーニングされるので、暗電流特性を向上させることができる。すなわち、フィールド絶縁膜のエッジ部分で電子が発生しても、追加注入領域50における電子電荷再結合現象により消滅するので、発生した電子が暗電流となるのを防ぐことができる。
【００３０】
　図３は、本発明の別の実施の形態に係るCMOSイメージセンサの素子分離構造を示す断面図である。
【００３１】
　図示のように、本実施の形態では、素子分離構造にトレンチ構造が採用されており、チャネルストップ領域D1’及び追加注入領域D2’が示されている。図示したようなトレンチ構造が採用された素子分離構造を形成する工程は以下の通りである。
【００３２】
　まず、図示していないが、パッド酸化膜及びパッド窒化膜形成ステップとして、基板20上面にバッファ酸化膜及びパッド窒化膜を順に積層して形成した後、パッド窒化膜上面に素子分離マスクを形成し、これを用いてエッチング処理を施し、バッファ酸化膜及びパッド窒化膜を選択的に除去して、トレンチ形成領域における基板20の表面を露出させる。
【００３３】
　その後、トレンチ構造形成ステップとして、パッド窒化膜をエッチングマスクにして、バッファ酸化膜及び基板20にエッチング処理を施し、基板20にトレンチ構造を形成する。このトレンチ形成において、トレンチ内壁が損傷されるので、次に、該損傷を補償するため、熱酸化処理を施してトレンチ内壁に酸化膜を形成する。
【００３４】
　次いで、フィールド絶縁膜形成ステップとして、パッド窒化膜をマスクにして露出したトレンチ構造における基板20の表面及び表層部にチャネルストップイオン注入を施して、チャネルストップ領域200を形成する。チャネルストップイオン注入の注入条件は先の実施の形態に示したものと同様にするとよい。その後、トレンチ構造を埋め込むフィールド絶縁膜となる絶縁物21を形成し、絶縁物21を化学機械研磨（CMP）等により平坦化する。
【００３５】
　その後、残留パッド窒化膜形成ステップとして、パッド窒化膜の絶縁物21に面したエッジ端部から所定距離までのエッジ部除去領域におけるパッド窒化膜を選択的に除去して、残留パッド窒化膜を形成する。
【００３６】
　次いで、追加注入領域形成ステップとして、絶縁物21と残留パッド窒化膜との間の露出された基板20及び絶縁物21の表面及び表層部に追加イオン注入を施して、追加注入領域150を形成する。追加イオン注入の注入条件についても先の実施の形態に示したものと同様にするとよい。該イオン注入処理の後、パッド窒化膜を除去する。
【００３７】
　以上のようにして、図３に示すようなSTI(Shallow Trench Isolation)構造の素子分離構造を得る。図３に示した第１領域D1’は、チャネルストップイオン注入領域200が位置する領域を示しており、第２領域D2’は追加注入領域150が位置する領域を示している。
【００３８】
　上記のようにして製造されたイメージセンサのハイブリッド素子分離構造によれば、先の実施の形態と同様に、追加注入領域150により、絶縁物21が埋め込まれたトレンチ構造のエッジ部分がスクリーニングされるので、暗電流特性を向上させることができる。すなわち、トレンチ構造のエッジ部分で電子が発生しても、追加注入領域150における電子電荷再結合現象により消滅するので、発生した電子が暗電流となるのを防ぐことができる。
【００３９】
　このように本発明に係るイメージセンサのハイブリッド素子分離構造は、先の実施の形態で示したようなLOCOS構造の素子分離構造だけでなく、本実施の形態に示したようなトレンチ構造にも適用することができる。また、PBL(Poly Buffered Locos)構造等にも適用され得る。
【００４０】
　図４Ａは、本発明のさらに別の実施の形態に係るCMOSイメージセンサの素子分離構造を含む単位画素構造を示す平面図であり、図４Ｂは、図４Ａに示したＡ−Ａ’線における素子分離構造を含む単位画素構造を示す断面図である。
【００４１】
　図４Bに示すように、本実施の形態に係る素子分離構造は、基板30上に形成されたフィールド絶縁膜31、フィールド絶縁膜31の下部に形成されたチャネルストップ領域32A、及びフィールド絶縁膜のエッジ端部から所定距離までの基板30の表面及び表層部に形成された追加注入領域32Bを備えている。これらは、上述した実施の形態と同様にして製造される。
【００４２】
　また、本実施の形態に係る素子分離構造を含む単位画素構造は、基板30表面及び表層部に形成されたフォトダイオード領域34と、トランスファートランジスタTとを備えている。
【００４３】
　フォトダイオード領域34は、平面視略矩形状のｎ−イオン注入領域であり、矩形状の４辺のうち１辺はトランスファートランジスタTと接しており、残りの３辺はフィールド絶縁膜31と接している。また、フォトダイオード領域34表層部の浅い領域には、ｐ0イオン注入領域36がアイランド状に形成されている。ｐ0イオン注入領域36は、上記素子分離構造の追加注入領域32Bと接するように形成されている。
【００４４】
　トランスファートランジスタTは、フォトダイオード領域34と、エッジ部にスペーサ35を有し、片側がフォトダイオード領域34に接するように基板30上に形成されたゲート電極33と、基板30表面及び表層部に形成されたフローティング拡散領域37とを備えている。
【００４５】
　このように構成されたイメージセンサのハイブリッド素子分離構造によれば、追加注入領域によって、フィールド絶縁膜31のエッジ部が取り囲まれている。したがって、フィールド絶縁膜のエッジ部分がスクリーニングされるので、フィールド絶縁膜のエッジ部分で発生した電子を追加注入領域32Bにおいて再結合消滅させることができ、該電子がフォトダイオード領域へ移動し暗電流を引き起こすのを抑制することができる。
【００４６】
　したがって、フォトダイオード領域34のｎ-イオン注入領域の面積を従来ほど小さくしなくても、同レベルの暗電流低減効果を得ることができるので、同レベルの暗電流低減効果を実現しつつ、飽和電流の値を増加させることができる。
【００４７】
　本発明の技術的範囲は、上記実施の形態として開示した範囲に限定されるものではない。本発明の技術的範囲から逸脱しない範囲内で様々な改良、変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００４８】
【図１】素子の微細化によりフォトダイオードの面積が縮小すると、フォトダイオードの面積に対するフォトダイオード領域の周辺長の割合が変化する様子を示す図である。
【図２Ａ】本発明の実施の形態に係るCMOSイメージセンサの素子分離構造の一製造過程における素子の構造を示す断面図である。
【図２Ｂ】本発明の実施の形態に係るCMOSイメージセンサの素子分離構造の一製造過程における素子の構造を示す断面図である。
【図２Ｃ】本発明の実施の形態に係るCMOSイメージセンサの素子分離構造の一製造過程における素子の構造を示す断面図である。
【図２Ｄ】本発明の実施の形態に係るCMOSイメージセンサの素子分離構造の一製造過程における素子の構造を示す断面図である。
【図３】本発明の別の実施の形態に係るCMOSイメージセンサの素子分離構造を示す断面図である。
【図４Ａ】本発明のさらに別の実施の形態に係るCMOSイメージセンサの素子分離構造を含む単位画素構造を示す平面図である。
【図４Ｂ】図４Ａに示したＡ−Ａ’線における素子分離構造を含む単位画素構造を示す断面図である。
【符号の説明】
【００４９】
10　半導体基板
11　パッド酸化膜
12　パッド窒化膜
13　素子分離マスク
14　追加注入マスク
20　基板
21　絶縁物
30　基板
31　フィールド絶縁膜
32A  チャネルストップ領域
32B  追加注入領域
33　ゲート電極
34　フォトダイオード領域
35　スペーサ
36　p0イオン注入領域
37　フローティング拡散領域
Fox  フィールド絶縁膜
【図１】
2004056156.tif 000003
【図２Ａ】
2004056156.tif 000004
【図２Ｂ】
2004056156.tif 000005
【図２Ｃ】
2004056156.tif 000006
【図２Ｄ】
2004056156.tif 000007
【図３】
2004056156.tif 000008
【図４Ａ】
2004056156.tif 000009
【図４Ｂ】
2004056156.tif 000010