(57)【要約】【課題】基盤上に実装される部品点数を削減することにより、実装面積を削減し得るトランシーバモジュールを得る。【解決手段】基盤１００上に、トランシーバＩＣ１ａと周辺ＩＣ４，５とが実装されている。トランシーバＩＣ１ａ内には、リングオシレータ等のクロック発生回路２と、クロック発生回路２に接続された分周回路３とが作り込まれている。クロック発生回路２は、数百ＭＨｚ程度の所定の周波数のクロックＣ１を発生する。トランシーバＩＣ１ａは、クロックＣ１に基づいて動作する。また、クロック発生回路２で発生したクロックＣ１は、分周回路３によって数十ＭＨｚ程度に分周されて、クロックＣ２として周辺ＩＣ４に供給される。周辺ＩＣ４は、クロックＣ２に基づいて動作する。【選択図】        図１
2004153536.tif 000002
【特許請求の範囲】
【請求項１】
基盤と、
前記基盤上に実装され、第１のクロックに基づいて動作するトランシーバＩＣと、
前記基盤上に実装され、前記トランシーバＩＣに接続され、第２のクロックに基づいて動作する周辺ＩＣと
を備え、
前記トランシーバＩＣ内には、
前記第１のクロックを発生するクロック発生回路と、
前記クロック発生回路に接続された分周回路と
が作り込まれており、
前記クロック発生回路で発生した前記第１のクロックが前記分周回路で分周されて、前記第２のクロックとして前記周辺ＩＣに供給される、トランシーバモジュール。
【請求項２】
前記分周回路の分周値は可変である、請求項１に記載のトランシーバモジュール。
【請求項３】
前記トランシーバＩＣ内には、前記分周回路に接続された記憶部がさらに作り込まれており、
前記分周回路は、前記記憶部に記憶されている値に基づいて、前記分周値を変化させる、請求項２に記載のトランシーバモジュール。
【請求項４】
前記トランシーバＩＣは、所定の端子を有しており、
前記分周回路は、前記トランシーバＩＣの外部から前記所定の端子を介して入力される設定信号に基づいて、前記分周値を変化させる、請求項２に記載のトランシーバモジュール。
【請求項５】
前記周辺ＩＣは、前記周辺ＩＣの外部に接続された補助回路を用いて所定の発振モードを実行する機能を有しており、
前記補助回路は、前記トランシーバＩＣ内に作り込まれている、請求項１〜４のいずれか一つに記載のトランシーバモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、通信用のトランシーバモジュールに関するものである。
【０００２】
【従来の技術】
ＬＡＮを構成する機器には、伝送路、パーソナルコンピュータ（以下「ＰＣ」と称する）内に差し込まれるＬＡＮボード、ＬＡＮボードに接続される接続ケーブル、伝送路と接続ケーブルとを接続するためのケーブル接続装置（ＳＥＤＥＳトランシーバ）等がある。トランシーバは、ＰＣから送られてきた信号を伝送媒体に適した信号に変換したり、その逆の処理を行う通信装置である。
【０００３】
従来のトランシーバモジュールでは、通信機能を有するトランシーバＩＣと、トランシーバＩＣの周辺に配設され、トランシーバＩＣを制御するためのＩＣ（以下「周辺ＩＣ」と称する）と、周辺ＩＣに供給するクロックを発生するためのクロック発生回路とが、基盤上に実装されていた。
【０００４】
なお、演算装置とアナログ電話網とを接続するための通信アダプタに関する技術が、下記の特許文献１に記載されている。
【０００５】
【特許文献１】
特表平９−５０６７２１号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来のトランシーバモジュールによると、基盤上に実装される部品点数が多いため、実装面積が大きくなるという問題がある。
【０００７】
本発明はかかる問題を解決するために成されたものであり、基盤上に実装される部品点数を削減することにより、実装面積を削減し得るトランシーバモジュールを得ることを目的とするものである。
【０００８】
【課題を解決するための手段】
この発明に係るトランシーバモジュールは、基盤と、トランシーバＩＣと、周辺ＩＣとを備えている。トランシーバＩＣは、基盤上に実装され、第１のクロックに基づいて動作する。周辺ＩＣは、基盤上に実装され、トランシーバＩＣに接続され、第２のクロックに基づいて動作する。トランシーバＩＣ内には、第１のクロックを発生するクロック発生回路と、クロック発生回路に接続された分周回路とが作り込まれている。そして、クロック発生回路で発生した第１のクロックが分周回路で分周されて、第２のクロックとして周辺ＩＣに供給される。
【０００９】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１に係るトランシーバモジュールの構成を示すブロック図である。基盤１００上に、通信機能を有するトランシーバＩＣ１ａと、ＭＣＵやＡＳＩＣ等の周辺ＩＣ４と、周辺ＩＣ４に接続された周辺ＩＣ５とが実装されている。周辺ＩＣ４は中心的な制御を司り、周辺ＩＣ５は周辺ＩＣ４を補助する役割を果たす。トランシーバＩＣ１ａ内には、トランシーバＩＣ１ａの通信機能を実現するための所定の回路（図示しない）のほかに、リングオシレータ等のクロック発生回路２と、クロック発生回路２に接続された分周回路３とが作り込まれている。
【００１０】
トランシーバＩＣ１ａには、周辺ＩＣ４との間で制御信号等を授受するためのコントロールバス６と、上位レイヤ（複数のトランシーバＩＣを制御するコントローラ）との間で通信データを授受するための内部データバス７と、上位レイヤとの間で制御信号等を授受するためのコントロールバス８と、ＬＡＮケーブル等との間で通信データを授受するための外部データバス９とが接続されている。コントロールバス６は、周辺ＩＣ４にも接続されている。
【００１１】
クロック発生回路２は、数百ＭＨｚ程度の所定の周波数のクロックＣ１を発生する。トランシーバＩＣ１ａは、クロックＣ１に基づいて動作する。また、クロック発生回路２で発生したクロックＣ１は、分周回路３によって数十ＭＨｚ程度に分周されて、クロックＣ２として周辺ＩＣ４に供給される。周辺ＩＣ４は、クロックＣ２に基づいて動作する。
【００１２】
このように本実施の形態１に係るトランシーバモジュールによれば、トランシーバＩＣ１ａ内に、トランシーバＩＣ１ａの動作に本来的に必要なクロック発生回路２に加えて、分周回路３が作り込まれている。そして、クロック発生回路２で発生したクロックＣ１が分周回路３で分周されて、クロックＣ２として周辺ＩＣ４に供給される。従って、周辺ＩＣ４に供給するクロックを発生するためのクロック発生回路を、トランシーバＩＣ１ａ内に作り込まれたクロック発生回路２とは別に、基盤１００上に実装する必要がない。その結果、従来のトランシーバモジュールと比較すると、基盤１００上に実装される部品点数を削減でき、実装面積の削減を図ることができる。
【００１３】
実施の形態２．
図２は、本発明の実施の形態２に係るトランシーバモジュールの構成を示すブロック図である。トランシーバＩＣ１ｂ内には、分周回路３に接続されたメモリやレジスタ等の記憶部１０が作り込まれている。本実施の形態２に係るトランシーバＩＣ１ｂのその他の構成は、上記実施の形態１に係るトランシーバＩＣ１ａの構成と同様である。記憶部１０には、分周回路３の分周値を設定するための値Ｓ１が記憶されている。分周回路３は、記憶部１０に記憶されている値Ｓ１に基づいて分周値を変化させ、これにより、クロックＣ２の周波数が可変となっている。
【００１４】
図３は、本実施の形態２に係る分周回路３の構成を示すブロック図である。複数のフリップフロップ（ＦＦ）１１１〜１１ｎ（ｎは２以上の自然数）が直列に接続されている。各ＦＦ１１１〜１１ｎの出力は、次段のＦＦの入力に接続されるとともに、選択回路１２の入力に接続されている。これにより、選択回路１２には、様々な周波数のクロックＣ２１〜Ｃ２ｎがＦＦ１１１〜１１ｎから入力される。選択回路１２は、記憶部１０に記憶されている値Ｓ１に基づいて、複数のクロックＣ２１〜Ｃ２ｎの中から一つのクロックを選択し、クロックＣ２として出力する。
【００１５】
このように本実施の形態２に係るトランシーバモジュールによれば、クロックＣ２の周波数が可変となっている。従って、周辺ＩＣ４が差し替えられた場合であっても、記憶部１０に記憶されている値Ｓ１を書き換えることによって、差し替え後の周辺ＩＣ４の動作周波数に対応したクロックＣ２を供給することが可能となる。
【００１６】
実施の形態３．
図４は、本発明の実施の形態３に係るトランシーバモジュールの構成を示すブロック図である。トランシーバＩＣ１ｃは、分周回路３に接続された端子１３を有している。本実施の形態３に係るトランシーバＩＣ１ｃのその他の構成は、上記実施の形態１に係るトランシーバＩＣ１ａの構成と同様である。端子１３は、プルアップ又はプルダウンによる終端処理がなされる。分周回路３は、端子１３の状態を示す設定信号Ｓ２に基づいて分周値を変化させる。即ち、分周回路３は、トランシーバＩＣ１ｃの外部から端子１３を介して入力される設定信号Ｓ２に基づいて分周値を変化させ、これにより、クロックＣ２の周波数が可変となっている。
【００１７】
図５は、本実施の形態３に係る分周回路３の構成を示すブロック図である。上記実施の形態２と同様に、選択回路１２には、様々な周波数のクロックＣ２１〜Ｃ２ｎがＦＦ１１１〜１１ｎから入力される。選択回路１２は、端子１３から入力される信号Ｓ２に基づいて、複数のクロックＣ２１〜Ｃ２ｎの中から一つのクロックを選択し、クロックＣ２として出力する。
【００１８】
このように本実施の形態３に係るトランシーバモジュールによれば、クロックＣ２の周波数が可変となっている。従って、周辺ＩＣ４が差し替えられた場合であっても、記憶部１０に記憶されている値Ｓ１を書き換えることによって、差し替え後の周辺ＩＣ４の動作周波数に対応したクロックＣ２を供給することが可能となる。
【００１９】
実施の形態４．
図６は、本発明の実施の形態４に係るトランシーバモジュールの構成を示すブロック図である。周辺ＩＣ４は、外部（本実施の形態４ではトランシーバＩＣ１ｄ）からクロックＣ２の供給を受けるモードの他に、抵抗及びコンデンサを有する補助回路（Ｒ／Ｃ回路）１４を用いて、ＲＣ発振モードを実行する機能を有している。Ｒ／Ｃ回路１４は、信号線１５を介して周辺ＩＣ４に接続されている。また、Ｒ／Ｃ回路１４は、基盤１００上に実装されているのではなく、トランシーバＩＣ１ｄ内に作り込まれている。Ｒ／Ｃ発振モードに設定された場合、周辺ＩＣ４は、Ｒ／Ｃ回路１４を用いて発生したクロックに基づいて動作する。本実施の形態４に係るトランシーバＩＣ１ｄのその他の構成は、上記実施の形態１に係るトランシーバＩＣ１ａの構成と同様である。
【００２０】
図７は、本実施の形態４に係るトランシーバモジュールの変形例を示すブロック図である。トランシーバＩＣ１ｄからクロックＣ２の供給を受けるモードと、ＲＣ発振モードとを併用するのではなく、ＲＣ発振モードのみで足りる場合は、図７に示すように、図６の分周回路３を省略してもよい。
【００２１】
このように本実施の形態４に係るトランシーバモジュールによれば、ＲＣ発振モードの実行に必要なＲ／Ｃ回路１４は、トランシーバＩＣ１ｄ内に作り込まれている。従って、Ｒ／Ｃ回路１４を基盤１００上に実装する必要がないため、基盤１００上に実装される部品点数を削減でき、実装面積の削減を図ることができる。
【００２２】
【発明の効果】
この発明に係るトランシーバモジュールによれば、トランシーバＩＣ内に、クロック発生回路と分周回路とが作り込まれている。そして、クロック発生回路で発生した第１のクロックが分周回路で分周されて、第２のクロックとして周辺ＩＣに供給される。従って、周辺ＩＣに供給するクロックを発生するためのクロック発生回路を、トランシーバＩＣ内に作り込まれたクロック発生回路とは別に、基盤上に実装する必要がない。その結果、基盤上に実装される部品点数を削減でき、実装面積の削減を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るトランシーバモジュールの構成を示すブロック図である。
【図２】本発明の実施の形態２に係るトランシーバモジュールの構成を示すブロック図である。
【図３】本発明の実施の形態２に係る分周回路の構成を示すブロック図である。
【図４】本発明の実施の形態３に係るトランシーバモジュールの構成を示すブロック図である。
【図５】本発明の実施の形態３に係る分周回路の構成を示すブロック図である。
【図６】本発明の実施の形態４に係るトランシーバモジュールの構成を示すブロック図である。
【図７】本発明の実施の形態４に係るトランシーバモジュールの変形例を示すブロック図である。
【符号の説明】
１ａ〜１ｄ  トランシーバＩＣ、２  クロック発生回路、３  分周回路、４，５  周辺ＩＣ、１０  記憶部、１３  端子、１４  Ｒ／Ｃ回路、１００  基盤。
【図１】
2004153536.tif 000003
【図２】
2004153536.tif 000004
【図３】
2004153536.tif 000005
【図４】
2004153536.tif 000006
【図５】
2004153536.tif 000007
【図６】
2004153536.tif 000008
【図７】
2004153536.tif 000009