(57)【要約】【課題】　まったく同じハードウェアおよびソフトウェアを持つことがあっても、それぞれのブレードが異なる周波数で動作できるブレード型アーキテクチャ・システムを作り出すこと。【解決手段】　特定の電力割当てを必要とする第１のブレードは、特定の周波数で動作して、ブレード・ベースのコンピュータ・システム用の熱・電力量の一部を消費する。特定の電力割当てを必要とする第２のブレードは、特定の周波数で動作して、ブレード・ベースのコンピュータ・システム用の熱・電力量の一部を消費する。さらに、ブレード・ベースのコンピュータ・システムの電力・熱全体量を維持する。　【選択図】図1
2004078942.tif 000002
【特許請求の範囲】
【請求項１】
　ブレード・ベースのコンピュータシステムのブレードの動作周波数を管理する方法であって、
　第１のブレードを第１の周波数で動作させるステップと、
　該第１のブレードは、第１の電力割当てが必要なアプリケーションをホストし前記第１の電力割当てに基づいて前記ブレード・ベースのコンピュータシステムの熱・電力量の一部を消費し、
　第２のブレードを第２の周波数で動作させるステップと、
　該第２のブレードは、第２の電力割当てが必要なアプリケーションをホストし、前記第２の電力割当てに基づいて前記ブレード・ベースのコンピュータシステムの熱・電力量の一部を消費し、
　前記ブレード・ベースのコンピュータシステムの前記第１の周波数と前記第２の周波数の少なくとも１つを調整することにより、前記ブレード・ベースのコンピュータシステムの熱・電力量を維持し、前記ブレード・ベースのコンピュータシステムにおける性能を最適化するステップと、
を含む方法。
【請求項２】
　前記第１のブレードと前記第２のブレードに、同一のハードウェアおよびソフトウェアが入っている請求項１記載の方法。
【請求項３】
　前記ブレード・ベースのコンピュータシステムは、PA−RISC、DEC　Alpha、MIPS、PowerPC、SPARC、IA−32、IA−64から成るグループから選択されたアーキテクチャに基づいている請求項１記載の方法。
【請求項４】
　前記熱・電力量の割当ては、前記ブレード・ベースのコンピュータシステム内の個々のブレードに関する要求性能の変化により変更される請求項１記載の方法。
【請求項５】
　前記ブレード・ベースのコンピュータシステム内の各ブレードは、固有な電力割当てを必要とする請求項１記載の方法。
【請求項６】
　前記ブレード・ベースのコンピュータシステムの各ブレードは、前記固有な電力割当てによって決まる周波数で動作する請求項５記載の方法。
【請求項７】
　第１の電力割当てが必要なアプリケーションをホストする、第１の周波数で動作する第１のブレードであって、前記第１の電力割当てに基づいて、ブレード・ベースのコンピュータシステムの熱・電力量の一部を消費する第１のブレードと、
　第２の電力割当てが必要なアプリケーションをホストする、第２の周波数で動作する第２のブレードであって、前記第２の電力割当てに基づいて、ブレード・ベースのコンピュータシステムの熱・電力量の一部を消費する第２のブレードとを備え、
　ブレード・ベースのコンピュータシステムの熱・電力全体量を維持し、また、前記第１の周波数と前記第２の周波数の少なくとも１つを調整することにより、前記ブレード・ベースのコンピュータシステムの性能を最適化するブレード・ベースのコンピュータシステム。
【請求項８】
　前記第１のブレードと前記第２のブレードに、同一のハードウェアおよびソフトウェアが入っている請求項７記載のブレード・ベースのコンピュータシステム。
【請求項９】
　ブレード・ベースのコンピュータ内のブレードの動作周波数を管理するシステムであって、
　第１の電力割当てが必要なアプリケーションをホストし、第１の周波数で動作する第１のブレードであって、該第１のブレードは、前記第１の電力割当てに基づき、前記ブレード・ベースのコンピュータの熱・電力量の一部を消費し、
　第２の電力割当てが必要なアプリケーションをホストし、第２の周波数で動作する第２のブレードであって、該第２のブレードは、前記第２の電力割当てに基づき、前記ブレード・ベースのコンピュータの前記熱・電力量の一部を消費し、
　少なくとも、前記第１のブレードまたは前記第２のブレードの前記周波数レベルを変更する管理手段と、を備えるシステム。
【請求項１０】
　前記ブレード・ベースのコンピュータは、PA−RISC、DEC　Alpha、MIPS、PowerPC、SPARC、IA−32、IA−64から成るグループから選択されたアーキテクチャに基づいている請求項９記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願）
　本願は、Andrew H.BARR氏らによってなされた「キャパシティ・オン・デマンドを可能にするコンピュータシステムの周波数管理のためのシステムおよび方法」と称する米国特許出願第１０／２１６，４３８号、Ricardo ESPINOZA-IBARRA氏らによってなされた「プロセッサ・レベルにて性能を最適化するシステム、方法、装置」と称する米国特許出願第１０／２１６，２８３号、Ricardo ESPINOZA-IBARRA氏らによってなされた「ブレード型システムにおいて、ロードにより周波数および性能を調整するシステムおよび方法」と称する米国特許出願第１０／２１６，２８４号、Andrew H.BARR氏らによってなされた「プロセッサ・レベルでの性能最適化と共同する電圧調整」と称する米国特許出願第１０／２１６，２８６号、Ricardo ESPINOZA-IBARRA氏らによってなされた「プロセッサまたはブレードの動作周波数を管理するシステムおよび方法」と称する米国特許出願第１０／２１６，２８５号、Ricardo ESPINOZA-IBARRA氏らによってなされた「ブレード型システム内のブレードの動作周波数を管理するシステムおよび方法」と称する米国特許出願第１０／２１６，２２９号、Andrew H.BARR氏らによってなされた「ローディングに基づく、ブレード型システム内のプロセッサの電圧管理」と称する米国特許出願第１０／２１６，２３３号、Andrew H.BARR氏らによってなされた「性能と電力消費を最適化するプロセッサの電圧管理のためのシステムおよび方法」と称する米国特許出願第１０／２１６，２３２号、および、Andrew H.BARR氏らによってなされた「メモリ・サブシステムの管理」と称する米国特許出願第１０／２１６，４３５号に関係がある。以上の米国特許出願はすべて、２００２年８月１２日に出願されたものである。
【背景技術】
【０００２】
　ブレード型サーバー（bladed　server）、またはブレード型コンピュータシステムは、個々のカードまたはブレード上にサーバーまたは他のコンピュータ・リソースを提供するコンピューティング・システムである。プロセッサ・ブレード、サーバー・ブレード、ストレージ・ブレード、ネットワーク・ブレードなど、多くのタイプのブレードがあり、また、通常、単一構造体の中に、それぞれのタイプのブレードの１つまたは複数が、いっしょに収納され、したがって、モジュラー・アーキテクチャを用いて高密度のコンピューティング・システムを作り出し、それにより、システムのフレキシビリティ（柔軟性）およびスケーラビリティが保証され、かつ、スペースの必要が減る。サーバー・ブレードは、通常、ストレージ・ブレード、ネットワーキング・ブレード、および他のブレードといっしょに、複数のブレードをホストする（host）ラック搭載可能なエンクロージャまたはシャーシ内にインストールされる。これらの複数のブレードは、ケーブル、電源、冷却ファンなどの共通リソースを共有する。
【０００３】
　テレコミュニケーションの業界は、何年間も、ブレード・サーバー技術を利用してきた。さらに一般的には、この凝縮されたブレード・サーバー・アーキテクチャは、（１）インターネットを利用して収入をもたらし、またサービスをカスタマに提供する、（２）事業プロセスの一部をＷｅｂに移している、かつ／または、（３）それら自体のデータセンターで、インターネット・エッジのアプリケーションを展開する融通性を必要とする、人々および企業に恩恵を与える。最近の技術の発展のために、ブレード・サーバーは、現在、Ｗｅｂホスティング（ホームページ・サービス）、Ｗｅｂキャッシング、コンテンツ・ストリーミングなどの用途に用いられている。
【０００４】
　Ｗｅｂキャッシングの用途では、頻繁に要求されるＷｅｂコンテンツを、ユーザのより近くに格納し、したがって、ユーザがオブジェクトをより速く検索することができ、インターネットへのアクセスに必要な時間および帯域幅が削減される。会社や個人は、現在、メディア（例えば、映像や音声）のストリーミングを行って、内部でも外部でも、さらに効果的なやり取りを行っているから、インターネット上でのリッチ・メディア・コンテンツ配信が著しく成長してきた。ブレード型サーバーは、このような成長の結果として生み出される新たな需要に応じるために利用されている。
【０００５】
　ブレード型サーバーは、多くの利点を提供するとはいえ、ブレード型サーバーを利用しているときに、いくつかの技術課題が発生する。これらの課題の中には、システムをホストするシャーシ内で使える限られたスペースにおいて、充分な熱を放散させるように、ブレード型システムを設計し、動作させるという課題がある。放熱の課題に取り組むために、ブレード型サーバーシステムは、基本的な電力・熱設計枠の範囲内に設計される。例えば、ブレード型システムをホストするシャーシに、ブレードの冷却に利用できる限られた量のエアフローがあるとき（すなわち、ブレード型システムが、限られた量の熱だけを放散させることができるとき）には、このシャーシは、限られた量の電力消費、および、ブレードの関連する限られた性能を得るように設計される。いくつかの公知の電力制限戦略には、ＣＰＵ機能ユニット、例えば、浮動小数点ユニットまたはオンダイ・キャッシュを停止するか、あるいは、ハードディスク・ドライブにおいて、速度と引き換えに、電力消費を削減する方策がある。
【０００６】
　シャーシが冷却できる能力がＸに限定され、しかもＹ枚のブレードもあるシステムでは、それぞれのブレードは、このシャーシ内での消費電力に対して、ほぼＸ／Ｙしか寄与することができない。したがって、それぞれのブレードは、Ｘ／Ｙの電力レベルに対応した性能に限定される。
【０００７】
　ブレード型アーキテクチャでは、それぞれ別々のシステムを表わす複数のブレードが、同一のシャーシ内にある。このシャーシに関連するものは、特定の一組の電力と熱の所要量である。具体的に言えば、このような所要量は、ブレードで消費され得る電力量に限度を設ける。この電力制限は、ブレード上のプロセッサが動作できる周波数に制限を設け、したがって、その性能を制限する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
　以前の解決策には、シャーシの電力・熱冷却全体量（budget）を満たすために、ブレードの最高性能レベルよりも低い性能レベルで、すべてのブレードを動作させる方法があった。したがって、各ブレードの性能は、これらの量の範囲内に入るように制限される。
【課題を解決するための手段】
【０００９】
　要求性能に基づく、ブレード型アーキテクチャにおけるブレードの周波数管理の一実施形態では、特定の電力割当てを必要とする第１のブレードは、特定の周波数で動作して、ブレード・ベースのコンピュータ・システム用の熱・電力量の一部を消費する。特定の電力割当てを必要とする第２のブレードは、特定の周波数で動作して、ブレード・ベースのコンピュータ・システム用の熱・電力量の一部を消費する。さらに、ブレード・ベースのコンピュータ・システムの電力・熱全体量を維持する。
【００１０】
　要求性能に基づく、ブレード型アーキテクチャにおけるブレードの周波数管理の他の実施形態では、特定の電力割当てを必要とする第１のブレードは、特定の周波数で動作して、ブレード・ベースのコンピュータ・システム用の熱・電力量の一部を消費する。特定の電力割当てを必要とする第２のブレードは、特定の周波数で動作して、ブレード・ベースのコンピュータ・システム用の熱・電力量の一部を消費する。さらに、少なくとも第１のブレードまたは第２のブレードの周波数レベルを維持する手段も利用される。
【発明を実施するための最良の形態】
【００１１】
　次に、同じ要素に同じ番号を付した以下の図を参照して、要求性能に基づく、ブレード型アーキテクチャにおけるブレードの周波数管理の好ましい実施形態を詳しく説明する。添付図面のうちの図１を参照すると、ブレード型アーキテクチャ・システムの基本モジュラー構築ブロックの一実施形態を描いたブロック図（全体が参照数字１００で示される）が図１に示されている。管理ブレード１１０は、このシャーシの機能を監視して、インストールされたあらゆるサーバーのコンソールとの単一インターフェースを提供する。図１に示されるように、サーバー・ブレード１２０は、管理ブレード１１０とやり取りしている。次に、サーバー・ブレード１２０が、特定の機能を果たす他のブレードとやり取りしている。例えば、図１に見られるように、サーバー・ブレード１２０は、ファイバ・チャネル・ブレード１３０およびネットワーク・ブレード１４０とやり取りしている。ブレード型アーキテクチャ・システム内の様々なブレードは、プロセッサ・ブレード、サーバー・ブレード、ネットワーク・ブレード、ストレージ・ブレード、またはストレージ相互接続ブレードなどである場合もあると理解されよう。
【００１２】
　上で論じられるように、これらのブレードが、まったく同じハードウェアおよびソフトウェアを持つことがあっても、それぞれのブレードが異なる周波数で動作できるブレード型アーキテクチャ・システムを作り出すことが望ましい。さらに高い性能が必要なアプリケーションをホストする（host）ブレードに対しては、高くした周波数で動作させ、したがって、その消費するシャーシ熱・電力量が大きくなる。さらに低い性能レベルですむアプリケーションをホストするブレードに対しては、さらに低い周波数で動作させ、したがって、その消費するシャーシ熱・電力量が小さくなる。その結果、熱・電力全体所要量は、なお平均して満たされるが、それでも、さらに最適な性能解決策が得られる。さらに、ブレードに関する相対的な要求性能が変わると、ブレードの周波数を変更でき、したがって、性能と熱／電力量の割当ても変更される。本明細書に開示される装置および方法は、ＰＡ、ＩＡ−３２、ＩＡ−６４、または任意のプロセッサ・ブレード技術に適用できるものと理解されよう。
【００１３】
　図２〜図７は、要求性能に基いて、様々なプロセッサまたはブレードの動作周波数を管理する様々な方法を示している。いくつかのブレード型アーキテクチャでは、ＣＰＵのプロセッサ・コア周波数は、バス動作周波数と非同期であり、それゆえ、システムバス周波数とは無関係に、プロセッサ・コア周波数に変更を加えることができる。現在、ヒューレット・パッカード社は、ＰＡ−ＲＩＳＣシステムのプロセッサ・クロックを発生させる周波数シンセサイザとして、ＳＰＨＹＲＴ　ＡＳＩＣを使用している。しかしながら、当業者であれば、他の周波数シンセサイザも利用できることがすぐ理解されよう。プロセッサ・アーキテクチャの他の実施形態、例えばＩＡ−３２やＩＡ−６４では、ＣＰＵのプロセッサ・コア周波数は、必ずしも、バス動作周波数と非同期であるとは限らない。ＩＡのプロセッサでは、プロセッサ・コア周波数は、バス動作周波数の設定可能な倍数で動作する。このクロック・チップの出力を変更し、したがって、それに応じてプロセッサ周波数をセットすれば、個々のブレードの動作周波数の管理を、双方のアーキテクチャに適用することができる。
【００１４】
　一般に、プロセッサのクロックを発生させるのに用いられる周波数シンセサイザ・チップは、パラレルの、あるいは、シリアライズされたコンフィギュレーション・ビット（configuration　bit）を持ち、それらのコンフィギュレーション・ビットにより、出力クロック（合成周波数）に対する入力クロックの比率を選択することができる。このことから、ブレードのリブートのときに、プロセッサを異なる周波数で動作させることができる。この周波数シンセサイザは、通常、コア・クリスタルからの入力周波数を備えている。シリアル・ピンまたはパラレル・ピンの制御を通じて、この周波数シンセサイザは、プロセッサに送られる出力周波数比率を提供する。
【００１５】
　複数、すなわち２個（２ウェイ・システムに対して）またはＮ個（Ｎウェイ・システムに対して）の周波数シンセサイザを利用してプロセッサのクロックを発生させる場合、それらのプロセッサは、プロセッサでサポートされている周波数の範囲内の異なる周波数で動作できる。当業者であればこのように理解されよう。図２〜図６は、異なる周波数シンセサイザの比率ピン（ratio　pin）をどのように制御できるのか、異なる手法を示している。以下に述べられる手法は、ブレード・システムのレベルに周波数を調整するために用いられるものと理解されよう。
【００１６】
　次に、添付図面のうちの図２を参照すると、手動設定装置２１０を用いて個々のブレードの動作周波数を管理する一手法を描いたブロック図（全体が参照数字２００で示される）が図２に示されている。図２に見られるように、このシステムの容易に手が届く部分に、手動設定装置２１０が付け加えられている。当業者であれば、所望の機能を果たすことのできる多くの共通手動設定装置、例えばディップ・スイッチ、ピン・ヘッダの上に設けられるジャンパ、回転設定スイッチ、はんだブリッジなどがあることが理解されよう。したがってこのユニットのリブートのときに、所定の要求性能に基づいて、操作者は、プロセッサの周波数をセットすることができる。入力周波数２３０および手動設定装置２１０からの信号２２０を使用して、クロック・ジェネレータまたは周波数シンセサイザ２４０で出力周波数２５０を発生させ、その出力周波数２５０を、ブレード用のプロセッサ２６０で使用する。手動設定装置を用いてブレードの周波数を変更する前述の方法、および、本明細書中の下記の他の方法は、様々なタイプのプロセッサ・アーキテクチャ、例えばPA−RISC、DEC　Alpha、MIPS、PowerPC、SPARC、IA−32、IA−64に適用できるものと理解されよう。
【００１７】
　次に、添付図面のうちの図３を参照すると、個々のブレードの動作周波数を管理する他の方法を描いたブロック図（全体が参照数字３００で示される）が図３に示されている。方法３００は、抵抗器３１０を用いて、個々のブレードの動作周波数を管理している。図３に見られるように、このシステムの容易に手が届く部分に、抵抗器３１０が付け加えられている。したがって、所定の要求性能に基づいて、このユニットのリブートのときに、ブレードの周波数を操作者にセットさせる。抵抗器３１０からの入力周波数３３０および信号３２０を使用して、クロック・ジェネレータ３４０で出力周波数３５０を発生させ、その出力周波数３５０を、ブレード上のプロセッサ３６０で使用する。
【００１８】
　次に、添付図面のうちの図４を参照すると、マイクロコントローラまたはマイクロプロセッサ４２０を用いて個々のブレードの動作周波数を管理する方法を描いたブロック図（全体が参照数字４００で示される）が図４に示されている。マイクロコントローラまたはマイクロプロセッサ４２０は、このシステムのユーザと対話して、それぞれのブレードが動作すべき特定の周波数を求めるために用いられる。図４に見られるように、マイクロコントローラまたはマイクロプロセッサ４２０は、ＧＳＰ（サービス・プロセッサ）または他のコントローラからのＩ２Ｃ（Inter−IC）バス４１０で信号を受け取る。当技術分野で知られているように、Ｉ２Ｃバスは、集積回路間に通信リンクを提供する双方向の２線式シリアル・バスである。さらに、通常の当業者であれば、他の制御バスであっても、同一機能を果たして、本明細書に述べられるＩ２Ｃバスに置き換えられることも、すぐ理解されよう。マイクロコントローラまたはマイクロプロセッサ４２０は、ユーザにより指定された特定の周波数に基づいて、パラレルまたはシリアルの制御信号４３０を出力する。クロック・ジェネレータ４５０は、入力周波数４４０と、パラレルまたはシリアルの制御信号４３０を利用して、その指定したブレード４７０で用いられる出力周波数４６０を発生させる。マイクロコントローラまたはマイクロプロセッサ４２０を使えば、ユーザは、上述のレジスタと手動設定装置の方法よりも透過的なやり方で、周波数シンセサイザを制御することができる。すなわち、ユーザは、コンフィグレーション・ビットのセッティングが、どのように、その出力に影響を及ぼすのか、必ずしも知る必要はない。
【００１９】
　次に、添付図面のうちの図５を参照すると、ＦＰＧＡ（field−programmable　gate　array）またはＰＬＤ（プログラム可能な論理素子）５２０を用いて個々のブレードの動作周波数を管理する方法を描いたブロック図（全体が参照数字５００で示される）が図５に示されている。当技術分野で知られているように、ＦＰＧＡは、製造後に、現場でプログラムできるチップである。ＦＰＧＡまたはＰＬＤ５２０は、Ｉ２Ｃバス５１０を通じて、さらに高いレベルの装置（例えば、ＧＳＰ）からコマンドを受け取って、その周波数シンセサイザ（または、それぞれのシンセサイザ）に対するコンフィグレーション・ビットを制御するために用いられる。図５に見られるように、クロック・ジェネレータ５５０は、入力周波数５４０と、ＦＰＧＡ／ＰＬＤからの制御信号５３０を利用して、プロセッサまたはブレード５７０で用いられる出力周波数５６０を発生させる。図４で説明されるマイクロコントローラ／マイクロプロセッサ４２０の利用と同様に、ＦＰＧＡ／ＰＬＤ５２０を用いれば、ユーザは、さらに透過的なやり方で、周波数シンセサイザを制御することができる。すなわち、ユーザは、コンフィグレーション・ビットのセッティングが、どのように、その出力に影響を及ぼすのか、必ずしも知る必要はない。
【００２０】
　次に、添付図面のうちの図６を参照すると、Ｉ／Ｏ拡張チップ（Ｉ／ＯＸ）６２０を用いて個々のブレードの動作周波数を管理する方法を描いたブロック図（全体が参照数字６００で示される）が図６に示されている。当技術分野で知られているように、Ｉ２ＣベースのＩ／ＯＸ６２０は、それぞれの周波数シンセサイザを透過的に制御するのに使用できる安価で、かつ単純な解決策である。Ｉ／ＯＸチップ６２０は、Ｉ２Ｃコマンドを通じてＩ／ＯＸに書き込めば、特定の状態に強制できるＩ／Ｏポートを持っている。Ｉ／ＯＸは、通常、複数のＩ／Ｏポートを持っているから、１つのＩ／ＯＸを使用すれば、複数の周波数シンセサイザを個々に制御できるものと理解されよう。
【００２１】
　Ｉ／ＯＸチップはＩ２Ｃベースのものであるから、Ｉ／ＯＸチップは、Ｉ２Ｃインターフェースをサポートする装置であれば、どんなものによっても制御できる。ヒューレット・パッカード社のＰＡ−ＲＩＳＣブレードでは、このような論理装置は、このＰＡブレードのサービス・プロセッサすなわちＧＳＰであろう。ＧＳＰのユーザ・フレンドリなインターフェースを使用すれば、カスタマは、どんな低レベルの情報（例えば、ビット・セッティング）も必要とせずに、透過的に、プロセッサの周波数を制御することができる。ＧＳＰからの入力は、図６に、参照数字６１０で示されている。ユーザは、ＧＳＰにて、コマンドを入力して、プロセッサの周波数を高める。次に、ＧＳＰは、プロセッサが所望のレベルで動作するように、所要のビットを受け渡して周波数発生器の比率を変更する。ビット・ストリーム６１０が、Ｉ／ＯＸ６２０で受け取られる。次に、クロック・ジェネレータ６５０は、入力周波数６４０と制御信号６３０を使用して、プロセッサまたはブレード６７０で用いられる出力周波数６６０を発生させる。
【００２２】
　次に、添付図面のうちの図７を参照すると、ＩＡベースのアーキテクチャ・システム内の個々のブレードの動作周波数を管理する方法を描いたブロック図（全体が参照数字７００で示される）が図７に示されている。上に示されるように、ＰＡベースのアーキテクチャは、プロセッサに取り入れられる２つの周波数入力、すなわちプロセッサ・コア入力とバス入力を持っている。ＩＡベースのアーキテクチャでは、シリアルまたはパラレルの制御信号は調整されない。ＩＡベースのアーキテクチャは、バス周波数の倍数を発生させるように、プロセッサ・コア周波数をプログラムする。このようにプロセッサ・コア周波数をプログラムする作業は、多目的バス・ライン７３０を用いて、始まりのバス初期設定の間に行われる。これは、通常、プロセッサ・バス（ＣＥＣ）７２０上にある主コア・チップセットによって制御される。一般に、ユーザ・インターフェース、例えばＧＳＰ７１０を使用して、始まりのシステムおよびバスの初期設定の間に、適切な制御信号を発生させるようにＣＥＣ７２０をプログラムする。特定のブレードまたはプロセッサ７６０におけるアプリケーションに応じて、さらに大きい比率では、さらに高い周波数、性能、電力を発生させるか、あるいは、さらに小さい比率では、さらに低い周波数、性能、電力を発生させるように、このバス周波数を逓倍する。
【００２３】
　次に、添付図面のうちの図８を参照すると、同一周波数で動作するブレード型アーキテクチャ・シャーシ内の一連のブレードを描いたブロック図（全体が参照数字８００で示される）が図８に示されている。個々のブレードの陰影は、個々のブレードが、それぞれ同じ周波数レベルで動作していることを示している。同一周波数でブレードを動作させることが、現行のブレード型アーキテクチャ・システムでは代表的なものである。さらに、この陰影は、このシステム全体に割り当てられた最大電力未満にとどまるように、最高レベルよりも低いレベルで動作していることを示している。論じられるように、ブレード型サーバー・システムは、基本的な電力・熱設計枠によって制限される。これは、ブレード中で生じた熱や、シャーシでの限られた寸法による。シャーシが、所与の量の電力を消費するときには、このシャーシは、通常、ブレードを冷却するのに使えるエアフローの量が制限される。その結果、このような電力制限は、ブレード上のプロセッサが動作できる周波数を制限し、したがって、その性能を制限する。したがって、ブレード中のプロセッサは、最適な性能およびキャパシティで動作できる能力が制限される。なぜなら、これらのプロセッサは、同一周波数、すなわち、それらの最高レベルよりも低い周波数で動作するように構成されているからである。
【００２４】
　次に、添付図面のうちの図９を参照すると、個々のブレード要求性能に基づいて異なる周波数で動作するブレード型アーキテクチャ・シャーシ内の一連のブレードを描いたブロック図（全体が参照数字９００で示される）が図９に示されている。この図の陰影は、ブレードが動作している周波数のレベルを示している。この図に見られるように、さらに高い性能が必要なアプリケーションをホストするブレードに対しては、高くした周波数で動作させ、したがって、その消費するシャーシの熱・電力量が大きくなる。高くした周波数で動作するブレードは、拡大した陰影域で示される。さらに低い性能レベルですむアプリケーションをホストするブレードに対しては、さらに低い周波数で動作させ、したがって、その消費するシャーシの熱・電力量が小さくなる。図９では、さらに低い周波数で動作するブレードは、縮小した陰影域で示される。これらのブレードが、まったく同じハードウェアおよびソフトウェアを持っていても、それぞれのブレードは、異なる周波数で動作することがあると理解されよう。
【００２５】
　当業者に知られているように、周波数が異なると所要量が異なるのは、それぞれのブレードが実行している実際のアプリケーションによって決まる。図９は、電力量がさらに大きく、したがって性能がさらに高いブレードを、さらに高い周波数で動作させ、また電力量がさらに小さく、したがって性能がさらに低いブレードを、さらに低い周波数で動作させる一方で、そのシャーシに対する電力・熱全体量を維持することを示している。こうして、熱・電力全体所要量は、なお平均して満たされるが、それでも、さらに最適な性能解決策が得られる。さらに、ブレードに関する相対的な要求性能が変わると、ブレードの周波数を変更でき、したがって、性能と熱／電力量の割当ても変更される。このような原理は、ＰＡ、ＩＡ−３２、ＩＡ−６４、または任意のプロセッサ・ブレード技術に応用できるものと理解されよう。
【００２６】
　本明細書に開示される原理は、共通シャーシを共有するプロセッサまたはブレードから成るシステムに、あるいは、複数のシャーシにまたがるアーキテクチャ・システムに応用できるものと理解されよう。すなわち、このような原理は、物理パーティションまたは論理パーティションで分割されたシステムに応用できる。例えば、物理的に、システムは、それぞれ８基のプロセッサを有する３つのシャーシを含むことがある。論理的に、同一システムが、５人の異なるカスタマに対して、５つの異なるｗｅｂサーバーに区分されることもある。シャーシ内の電力制約は、通常、このシステムの物理パーティションに関係する。複数のシャーシ内に位置づけられるカスタマまたはアプリケーションに課せられる電力制約は、通常、論理パーティションに関係する。通常の当業者であれば、上述の技術革新は、物理的にも論理的にも区分されたアーキテクチャに適用できることがすぐ理解されよう。
【００２７】
　要求性能に基づく、ブレード型アーキテクチャにおけるブレードの周波数管理が、模範的な実施形態に関連して述べられてきたが、当業者であれば、以上の教示に照らして多くの変更が可能であり、また、本願が、そのどんな変形例もカバーするようにもくろまれていることが理解されよう。
【００２８】
　例えば、この開示されたシステムおよび方法は、Ｉ２Ｃバスから信号を受け取るのに用いられる特定のＩ２Ｃ装置を利用している。他のＩ２Ｃ装置も、同じように用いられることがある。したがって、この開示全体を通じて、通常図示され、参照されるＩ２Ｃ装置は、特記しない限り、所望の機能を果たすのに適した一切の装置／技術を表わすことになっている。同様に、様々な動作を行うプロセッサおよびブレードもいくつか開示されている。この特定のプロセッサまたはブレードは、その開示にとって重要ではない。したがって、この開示を、任意の特定の形態のプロセッサ、ブレード、または特定のブレード・アーキテクチャに限定することは、出願者の意図ではない。
【００２９】
　この開示全体を通じて、さらに他の例証があり、本明細書にはっきりと特定されてはいないが、それでも、クレーム記載の機能を果たすことのできる構造、材料、または動作の利用を、この開示の範囲から除外することは、出願者の意図ではない。
【図面の簡単な説明】
【００３０】
【図１】ブレード型アーキテクチャ・システムの基本モジュラー・ビルディング・ブロックの一実施形態を描いたブロック図。
【図２】手動設定装置を用いて、個々のブレードの動作周波数を管理する一手法を描いたブロック図。
【図３】抵抗器を用いて、個々のブレードの動作周波数を管理する他の方法を描いたブロック図。
【図４】マイクロコントローラまたはマイクロプロセッサを用いて、個々のブレードの動作周波数を管理する他の方法を描いたブロック図。
【図５】ＦＰＧＡ（field−programmable　gate　array）またはＰＬＤ（プログラム可能な論理素子）を用いて、個々のブレードの動作周波数を管理する他の方法を描いたブロック図。
【図６】Ｉ／Ｏ拡張チップ（Ｉ／ＯＸ）を用いて、個々のブレードの動作周波数を管理する他の方法を描いたブロック図。
【図７】ＩＡベースのアーキテクチャ・システム内の個々のブレードの動作周波数を管理する方法を描いたブロック図。
【図８】同一周波数レベルで動作するブレード型アーキテクチャ・シャーシ内の一連のブレードを描いたブロック図。
【図９】異なる周波数レベルで動作するブレード型アーキテクチャ・シャーシ内の一連のブレードを描いたブロック図。
【符号の説明】
【００３１】
　１００　ブレード・ベースのコンピュータシステム
　１２０　第１のブレード
　１３０　第２のブレード
【図１】
2004078942.tif 000003
【図２】
2004078942.tif 000004
【図３】
2004078942.tif 000005
【図４】
2004078942.tif 000006
【図５】
2004078942.tif 000007
【図６】
2004078942.tif 000008
【図７】
2004078942.tif 000009
【図８】
2004078942.tif 000010
【図９】
2004078942.tif 000011