(57)【要約】      （修正有）【課題】従来のＡＧＣ回路においては、ＦＥＴ７５のソース端にＶＤＤ／２を印加しているため、ゲート閾値電圧をＶｔｈにしたとき、ゲート電圧を（ＶＤＤ／２＋Ｖｔｈ）以上で制御する必要がある。この発明は、低電源電圧で駆動する回路においても広範囲な制御範囲を有するＡＧＣ回路および該ＡＧＣ回路に用いて好適な差動増幅回路（含むコンパレータ回路）を提供する。【解決手段】出力電圧と基準電圧とを比較するコンパレータ回路２００と、前記コンパレータ回路の出力に基づいて動作状態が切り替わるチャージポンプ回路８４と、前記チャージポンプ回路の高電圧出力を時間平均する平均化回路（６４，４７）と、前記平均化回路の出力によりインピーダンスを増減する第３の素子７０により増幅率を可変する増幅回路とを有する。【選択図】  図２
2004179814.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力電圧によりインピーダンスを増減する第１の素子に流れる電流と第２の入力電圧によりインピーダンスを増減する第２の素子に流れる電流との和を制御するカレントミラー回路と、
所定の電源電圧を昇圧し、前記カレントミラー回路を駆動する高電圧電源回路と、
前記第１の素子に流れる電流と前記第２の素子に流れる電流との差に応じた電圧を出力する負荷回路と、
前記電源電圧によって駆動され、前記負荷回路の出力を増幅する出力回路と
を有することを特徴とする差動増幅回路。
【請求項２】
前記第１の素子および前記第２の素子は、ＭＯＳトランジスタによって構成され、前記第１の素子を前記負荷回路に接続する点の電位および前記第２の素子を前記負荷回路に接続する点の電位の双方をゲート閾値電圧以下に設定したことを特徴とする請求項１記載の差動増幅回路。
【請求項３】
出力電圧と基準電圧とを比較するコンパレータ回路と、
前記コンパレータ回路の出力に基づいて動作状態が切り替わるチャージポンプ回路と、
前記チャージポンプ回路の高電圧出力を時間平均する平均化回路と、
前記平均化回路の出力により増幅率を増減する増幅回路と
を有することを特徴とするＡＧＣ回路。
【請求項４】
前記コンパレータ回路および前記増幅回路は、請求項１記載の差動増幅回路を用いたものであることを特徴とする請求項３記載のＡＧＣ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低電圧駆動用アナログ回路に用いて好適なＡＧＣ（ＡＵＴＯＭＡＴＩＣ  ＧＡＩＮＣＯＮＴＲＯＬ）回路および該ＡＧＣ回路に用いて好適な差動増幅回路に関する。
【０００２】
【従来の技術】
従来のＡＧＣ回路を図１（ｂ）に示す。該ＡＧＣ回路は、差動増幅回路３０ならびに抵抗器５３，５５および電解コンデンサ６２から構成される増幅回路と、ＭＯＳＦＥＴ７５および抵抗器５１から構成される分圧回路と、基準電圧Ｖｒｅｆを発生する基準電源８５および入力電圧を前記基準電圧Ｖｒｅｆと比較した結果に応じて所定電流を出力するコンパレータ回路３５から構成される比較回路と、抵抗器５７およびコンデンサ６４とから構成される。入力交流信号にＶＤＤ／２の直流電圧が重畳された入力信号と、ＦＥＴ７５のソース端に印加されているＶＤＤ／２の直流電圧との差分信号が、基準電圧Ｖｒｅｆにより定まる所定のゲインで増幅される。
さらに、差動増幅回路３０の構成を図１（ａ）に示す。差動増幅回路３０は、ｐチャンネルＭＯＳトランジスタ２１，２２による差動入力回路およびｎチャンネルＭＯＳトランジスタ１１，１２によるカレントミラー回路と、ｐチャンネルＭＯＳトランジスタ２３，２４から構成されるカレントミラー回路と、ｎチャンネルＭＯＳトランジスタ１３およびｐチャンネルＭＯＳトランジスタ２５から構成される出力回路とから構成される。なお、該差動増幅回路の出力を調整することにより同一の回路構成でコンパレータ回路（３５）としても使用可能である。なお、特許文献１には、集積回路内部のチャージポンプ回路を用いて供給された正電源より負電圧を発生させ、出力ドライバを駆動させた回路が開示されている。さらに、特許文献２には、非反転増幅器出力を正電源とし、チャージポンプ回路を用いた負電源を使用してクロストークノイズの防止を図った電源回路が開示されている。
ここで、チャージポンプ回路の具体例を図４（ａ）、図５（ａ）に示す。双方の回路とも、複数のコンデンサ、複数のＭＯＳスイッチおよびクロック発生回路から構成され、電源電圧ＶＤＤを昇圧した電圧ＨＶｏｕｔを出力する。なお、動作中のクロック波形を図４（ｂ）、図５（ｂ）に示す。
【０００３】
【特許文献１】
特開２００１−３０９４００号公報
【特許文献２】
特開平１１−３４６４７３号公報
【０００４】
【発明が解決しようとする課題】
ところで、単一電源（電源ＶＤＤと接地ＧＮＤ間）で動作させる従来のＡＧＣ回路においては、ＦＥＴ７５のソース端に直流電圧ＶＤＤ／２を印加しているため、ゲート閾値電圧をＶｔｈにしたとき、ゲート電位を「ＶＤＤ／２＋Ｖｔｈ」以上で制御する必要がある。これに対して、コンパレータ回路３５の出力電圧変化範囲は０からＶＤＤであるので、低電圧で駆動する場合には制御電圧範囲が｛ＶＤＤ−（ＶＤＤ／２＋Ｖｔｈ）｝＝｛ＶＤＤ／２−Ｖｔｈ｝となり、狭くなる問題点があった。その結果、ＦＥＴ７５をオン方向へ制御可能な電圧範囲は、「ＶＤＤ／２−Ｖｔｈ」、すなわち、電源電圧の半分未満の値になる。ＶＤＤが十分に大きいときにはＶｔｈの電圧降下は問題にならないが、ＶＤＤが２Ｖ〜３Ｖ程度になると、このＶｔｈの電圧降下は問題になる。たとえば、ＶＤＤ＝１０Ｖ、Ｖｔｈ＝１Ｖであれば、ＶＤＤ／２−Ｖｔｈ＝４Ｖの制御電圧範囲を確保できるが、ＶＤＤ＝３Ｖであれば、０．５Ｖの制御電圧範囲に制限される。さらに、差動増幅回路３０内部のｐチャンネルＭＯＳトランジスタ２４によるドレイン−ソース間電圧、ｎチャンネルＭＯＳトランジスタ１１，１２のゲート−ソース間電圧の存在により、低電圧で駆動する場合には非反転入力電圧Ｖ＋、反転入力電圧Ｖ−を低電圧にすることが出来なかった。さらに、ｐチャンネルＭＯＳトランジスタ２３，２４から構成されるカレントミラー回路の存在により、入力電圧を電源電圧近傍で動作させることが出来なかった。これらの問題点は、近年の携帯電話等、低電源電圧（たとえば、約３Ｖ）で駆動する回路においては特に重要である。
この発明は、上述した事情に鑑みてなされたものであり、低電源電圧で駆動する回路においても広範囲な制御電圧範囲を確保できるＡＧＣ回路および該ＡＧＣ回路に用いて好適な差動増幅回路（含むコンパレータ回路）を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するため本発明にあっては、下記構成を具備することを特徴とする。なお、括弧内は例示である。
請求項１記載の差動増幅回路にあっては、第１の入力電圧（非反転入力電圧）によりインピーダンスを増減する第１の素子（２４，２２４）に流れる電流と第２の入力電圧（反転入力電圧）によりインピーダンスを増減する第２の素子（２３，２２３）に流れる電流との和を制御するカレントミラー回路（２１，２２、２２１，２２２）と、所定の電源電圧を昇圧し、前記カレントミラー回路を駆動する高電圧電源回路（高電圧発生回路、チャージポンプ回路）と、前記第１の素子に流れる電流と前記第２の素子に流れる電流との差に応じた電圧を出力する負荷回路（２５，２６，２１４，２１５）と、前記電源電圧によって駆動され、前記負荷回路の出力を増幅する出力回路（１５，２７，２１６，２２６）とを有することを特徴とする。
さらに、前記第１の素子および前記第２の素子は、ＭＯＳトランジスタによって構成され、前記第１の素子を前記負荷回路に接続する点の電位および前記第２の素子を前記負荷回路に接続する点の電位の双方をゲート閾値電圧以下に設定したことを特徴としてもよい。
さらに、請求項３記載のＡＧＣ回路は、出力電圧と基準電圧とを比較するコンパレータ回路（２００）と、前記コンパレータ回路の出力に基づいて動作状態が切り替わるチャージポンプ回路（８４）と、前記チャージポンプ回路の高電圧出力を時間平均する平均化回路（４７，６４）と、前記平均化回路の出力により増幅率を増減する増幅回路（４１，７０，４３，４５，６２，１００）とを有することを特徴とする。
さらに、請求項４記載のＡＧＣ回路は、前記コンパレータ回路および前記増幅回路は、請求項１記載の差動増幅回路を用いたものであることを特徴とする。
【０００６】
【発明の実施の形態】
１．  実施形態の構成
１．１  全体構成
次に、本発明の一実施形態であるＡＧＣ回路の全体構成を図２（ａ）を参照し説明する。
図において、１００は差動増幅回路（オペアンプ回路）であり、非反転入力端（＋）および反転入力端（−）を有し、入力電位差に比例した電圧を高い増幅率により出力する。２００はコンパレータ回路であり、非反転入力端（＋）および反転入力端（−）を有し、入力電位差に比例した電圧を高い増幅率により出力する。ここで、差動増幅回路の場合は非飽和出力電圧で使用され、コンパレータ回路の場合は、飽和出力電圧（電源電位に近似する電位あるいは接地電位に近似する電位）で使用される。なお、差動増幅回路１００およびコンパレータ回路２００の詳細は後述する。４１，４３，４５，４７は抵抗器であり、６２は電解コンデンサであり、６４はコンデンサである。なお、この回路がＩＣ化される場合には、抵抗器、コンデンサはポリシリコン抵抗器、ＭＯＳキャパシタで作成される。
【０００７】
差動増幅回路１００の出力端には抵抗器４３の一端が接続され、抵抗器４３の他端は差動増幅回路１００の反転入力端および抵抗器４５の一端に接続されている。また、抵抗器４５の他端は電解コンデンサ６２を介して接地される。なお、差動増幅回路１００には電源としてＶＤＤおよびＧＮＤ（接地）が接続されている。したがって、差動増幅回路１００、抵抗器４３，４５、電解コンデンサ６２の回路は単一電源による非反転増幅回路を構成している。
【０００８】
コンパレータ回路２００の非反転入力端は、差動増幅回路１００の出力端に接続され、反転入力端は基準電圧Ｖｒｅｆを生成する基準電源９５を介して接地されている。８４はチャージポンプ回路であり、コンデンサおよびスイッチ素子から構成され、コンパレータ回路からの入力信号がＯＮのときに電源電圧ＶＤＤを昇圧した電圧を出力する。具体的には、図４（ａ）あるいは図５（ａ）の回路が使用されるが、公知技術であるので説明を省略する。７０はＭＯＳトランジスタであり、ゲート−ソース間電圧に対応してソース−ドレイン間インピーダンスを変化する。コンパレータ回路２００の出力は、チャージポンプ回路８４に入力されている。なお、コンパレータ回路２００には電源としてＶＤＤおよびＧＮＤ（接地）が接続されている。
【０００９】
チャージポンプ回路８４の出力端は抵抗器４７およびコンデンサ６４の並列回路に接続され、さらに、該出力端はＭＯＳトランジスタ７０のゲート端に接続されている。ＭＯＳトランジスタ７０のドレイン端は、抵抗器４１の一端および差動増幅回路１００の非反転入力端に接続されている。ＭＯＳトランジスタ７０のソースは電源電圧ＶＤＤの半分の電位に維持されている。ＡＧＣ回路の入力端子ＩＮは抵抗器４１に接続され、出力端ＯＵＴは差動増幅回路１００の出力端に接続されている。なお、ＡＧＣ回路の入力端子ＩＮには、入力交流信号にＶＤＤ／２の直流電圧が重畳された信号が入力される。以上の構成により、ＡＧＣ回路１０００が実現される。
【００１０】
１．２  差動増幅器の構成
ここで、ＡＧＣ回路１０００に使用される差動増幅回路１００の構成を図３を参照して説明する。
図３において、１１，１２，１３，１４，１５，１６，１７はｎチャンネルトランジスタであり、ＭＯＳ構造を採用している。これらｎチャンネルトランジスタの飽和領域においては、ゲート−ソース間電圧（正）に対して二乗特性の飽和電流がドレイン−ソース間に流れる。また、ゲート電位はドレイン電位よりもゲート閾値電圧だけ増加しても動作可能である。さらに、非飽和領域においては、ドレイン−ソース間インピーダンスＲは、ゲート−ソース間電圧をＶＧＳとして、おおよそ「ＶＧＳ−Ｖｔｈ」に反比例する。また、２１，２２，２３，２４，２５，２６，２７はｐチャンネルトランジスタであり、ＭＯＳ構造を採用している。これらｐチャンネルトランジスタの飽和領域においては、ゲート−ソース間電圧（負）により二乗特性の飽和電流（負）がドレイン−ソース間に流れる。また、ゲート電位はドレイン電位よりもゲート閾値電圧だけ低下しても動作可能である。なお、これらのトランジスタはエンハンスメント型であり、ゲート閾値電圧は約１［Ｖ］である。
【００１１】
９０は定電流源であり、一定電流Ｉを出力する。定電流源９０の一端は、ｎチャンネルトランジスタ１１のドレイン端およびゲート端に接続され、さらに、ｎチャンネルトランジスタ１２，１３，１４，１５のゲート端に接続されている。そして、ｎチャンネルトランジスタ１１，１２，１３，１４，１５のソース端はＧＮＤ（接地）に接続されている。これらのトランジスタ回路は、カレントミラー回路を構成し、定電流源９０に流れる電流Ｉに比例するように、ｎチャンネルトランジスタ１２，１３，１４，１５のドレイン電流が各々決定される。
【００１２】
ｎチャンネルトランジスタ１２のドレイン端は、ｐチャンネルトランジスタ２１のドレイン端およびゲート端に接続され、さらに、ｐチャンネルトランジスタ２２のゲート端に接続されている。８０は高電圧発生回路であり、図４（ａ）あるいは図５（ａ）の回路が使用される。高電圧発生回路８０の出力端は、ｐチャンネルトランジスタ２１，２２のソース端に接続され、電源電圧ＶＤＤより高い電圧を供給している。ｐチャンネルトランジスタ２１，２２はカレントミラー回路を構成している。
【００１３】
ｐチャンネルトランジスタ２３，２４のソース端はｐチャンネルトランジスタ２２のドレイン端に接続されている。さらに、ｐチャンネルトランジスタ２３のドレイン端はｎチャンネルトランジスタ１３のドレイン端に接続され、さらに、ｎチャンネルトランジスタ１６のソース端に接続されている。一方、ｐチャンネルトランジスタ２４のドレイン端は、ｎチャンネルトランジスタ１４のドレイン端に接続され、さらに、ｎチャンネルトランジスタ１７のソース端に接続されている。非反転入力端＋ＩＮにおける電圧Ｖ＋がｐチャンネルトランジスタ２４のゲート端に入力され、反転入力端−ＩＮにおける電圧Ｖ−がｐチャンネルトランジスタ２３のゲート端に入力されている。ｐチャンネルトランジスタ２３，２４によって、差動入力回路が構成される。
【００１４】
ｎチャンネルトランジスタ１６，１７のゲート端にバイアス電圧ＶＢが印加されている。ｎチャンネルトランジスタ１６のドレイン端は、ｐチャンネルトランジスタ２５のドレイン端およびゲート端に接続され、さらに、ｐチャンネルトランジスタ２６のゲート端に接続されている。一方、ｎチャンネルトランジスタ１７のドレイン端は、ｐチャンネルトランジスタ２６のドレイン端に接続され、さらにｐチャンネルトランジスタ２７のゲート端および抵抗器５０の一端に接続されている。なお、ｐチャンネルトランジスタ２５、２６のソース端には、電源としてＶＤＤが接続されている。ｐチャンネルトランジスタ２５，２６によってカレントミラー回路が構成される。なお、ｎチャンネルトランジスタ１３，１４，１６，１７による回路は折り返しカスコード回路といい、ｐチャンネルトランジスタ２５，２６を負荷回路という。
【００１５】
ｐチャンネルトランジスタ２７のソース端に電源としてＶＤＤが接続され、ドレイン端がｎチャンネルトランジスタ１５のドレイン端およびコンデンサ６０の一端に接続されている。ｎチャンネルトランジスタ１５のドレイン端およびｐチャンネルトランジスタ２７のドレイン端が出力端ＯＵＴに接続されている。つまり、ｐチャンネルトランジスタ２７およびｎチャンネルトランジスタ１５は出力回路を構成している。なお、コンデンサ６０の他端および抵抗器５０の他端は互いに接続され、位相補償が行われる。
【００１６】
ｎチャンネルトランジスタ１１，１２，１３，１４，１５，１６，１７の基板はＧＮＤ（接地）に接続され、ｐチャンネルトランジスタ２１，２２，２３，２４，２５，２６，２７の基板はソース端に接続されている。以上の要素により、第１実施形態である差動増幅回路１００が構成される。
【００１７】
１．３    コンパレータ回路の構成
ＡＧＣ回路１０００に使用されるコンパレータ回路２００を図２（ｂ）に示す。
図において、２１１，２１２，２１３，２１４，２１５，２１６はｎチャンネルトランジスタであり、２２１，２２２，２２３，２２４，２２５，２２６は、ｐチャンネルトランジスタであり、２８０は高電圧発生回路であり、２９０は定電流源である。ｎチャンネルトランジスタ２１１，２１２，２１３、ｐチャンネルトランジスタ２２１，２２２、高電圧発生回路２８０、定電流源２９０の構成は、図３におけるｎチャンネルトランジスタ１１，１２，１３、ｐチャンネルトランジスタ２１，２２、高電圧発生回路８０、定電流源９０の構成と同様である。
【００１８】
ｐチャンネルトランジスタ２２２のドレイン端はｐチャンネルトランジスタ２２３，２２４のソース端に接続されている。非反転入力端＋ＩＮにおける入力電圧Ｖ＋’がｐチャンネルトランジスタ２２４のゲート端に入力され、反転入力端−ＩＮにおける入力電圧Ｖ−’がｐチャンネルトランジスタ２２３のゲート端に入力されている。これにより、ｐチャンネルトランジスタ２２３，２２４は差動入力回路を構成している。
【００１９】
ｐチャンネルトランジスタ２２３のドレイン端は、ｎチャンネルトランジスタ２１４のドレイン端、ゲート端およびｎチャンネルトランジスタ２１５のゲート端に接続されている。また、ｐチャンネルトランジスタ２２４のドレイン端は、ｎチャンネルトランジスタ２１５のドレイン端およびｎチャンネルトランジスタ２１６のゲート端に接続されている。なお、ｎチャンネルトランジスタ２１４，２１５，２１６のソースはＧＮＤ（接地）に接続されている。ｎチャンネルトランジスタ２１４，２１５はカレントミラー回路を構成する。
【００２０】
ｐチャンネルトランジスタ２２５のドレイン端およびゲート端は、ｐチャンネルトランジスタ２２６のゲート端に接続され、さらに、ｎチャンネルトランジスタ２１２のドレイン端に接続されている。なお、ｐチャンネルトランジスタ２２５，２２６のソース端には電源ＶＤＤが接続されている。この接続により、ｐチャンネルトランジスタ２２５，２２６により、カレントミラー回路が構成される。さらに、ｐチャンネルトランジスタ２２６およびｎチャンネルトランジスタ２１６により、出力回路が構成される。以上の構成により、コンパレータ回路２００が実現される。
【００２１】
２．  実施形態の動作
２．１  差動増幅回路１００の動作
ここで、ＡＧＣ回路１０００に使用される差動増幅回路１００の動作を図３を参照して説明する。
ｎチャンネルトランジスタ１１，１２はカレントミラー回路を構成しているので、ｎチャンネルトランジスタ１２に流れる電流は、ｎチャンネルトランジスタ１１に流れる電流すなわち定電流源９０に流れる電流Ｉに比例する。一方、ｐチャンネルトランジスタ２１，２２もカレントミラー回路を構成しているので、ｐチャンネルトランジスタ２２に流れる電流はｐチャンネルトランジスタ２１に流れる電流、すなわち、ｎチャンネルトランジスタ１２に流れる電流に比例する。したがって、ｐチャンネルトランジスタ２２に流れる電流は、定電流源９０に流れる電流Ｉに比例する。ここで、高電圧発生回路８０は、電源電圧ＶＤＤよりも高い電圧をｐチャンネルトランジスタ２１，２２に印加している。それにより、非反転入力電圧端（＋），反転入力電圧端（−）に、電源電圧ＶＤＤと同程度の電圧を印加しても、ｐチャンネルトランジスタ２２におけるドレイン−ソース間の電圧降下に制限されることなく、ｐチャンネルトランジスタ２３，２４のゲート−ソース間電圧の極性が反転せず、差動増幅回路１００が機能する。
【００２２】
なお、図４（ａ）あるいは図５（ａ）に示されるチャージポンプ回路は、大電流を出力しようとすると回路が大型化する欠点があるが、簡易な回路で構成できる利点がある。一方、ｐチャンネルトランジスタ２３，２４から構成される差動入力回路は比較的消費電流を少なく構成することが可能であるため、ＩＣ化する際には、高電圧発生回路８０としてチャージポンプ回路の使用が適している。
【００２３】
（１）  Ｖ＋＝Ｖ−のとき
非反転入力電圧Ｖ＋と反転入力電圧Ｖ−とが等しい場合においては、ｐチャンネルトランジスタ２３，２４のゲート−ソース間電圧ＶＧＳが等しいから、両者のドレイン電流が等しい値にされる。そして、各々のドレイン電流が、ｎチャンネルトランジスタ１３，１４に流される。その一方、ｎチャンネルトランジスタ１３，１４にに流れる電流は、定電流源Ｉに比例した電流に制限されている。したがって、ｐチャンネルトランジスタ２５に流れる電流は、ｎチャンネルトランジスタ１３に流れる電流からｐチャンネルトランジスタ２３に流れる電流を減じた電流にされる。その結果、ｐチャンネルトランジスタ２５のゲート−ソース間電圧は、ドレイン電流に対応した値にされ、ｐチャンネルトランジスタ２６のドレイン−ソース間インピーダンスが定められる。
【００２４】
一方、ｐチャンネルトランジスタ２６に流れる電流は、ｎチャンネルトランジスタ１４に流れる電流からｐチャンネルトランジスタ２４に流れる電流を減じた電流にされる。したがって、ｐチャンネルトランジスタ２６のドレイン−ソース間電圧、すなわち、ｐチャンネルトランジスタ２７のゲート−ソース間電圧が定められる。その結果、ｐチャンネルトランジスタ２７のドレイン−ソース間特性が定められる。一方、ｎチャンネルトランジスタ１５はカレントミラー回路を構成しているので、定電流Ｉに比例した電流が流れる。したがって、ｐチャンネルトランジスタ２７には所定のドレイン−ソース間電圧が生じ、該ドレイン電圧が出力端ＯＵＴに出力される。この電圧は、通常ＶＤＤ／２に設定される。
【００２５】
ここで、バイアス電圧ＶＢを調整することにより、ｎチャンネルトランジスタ１６，１７のソース電位は、接地電位に対して（ゲート閾値電圧以下の電圧を増加させた電位、具体的には）０．２Ｖから０．３Ｖ増加した電位に設定される。それにより、ｐチャンネルトランジスタ２３，２４のドレイン電位が接地電位に対して０．２Ｖから０．３Ｖ増加した電位に設定される。一方、ｐチャンネルトランジスタ２３，２４のゲート電位はドレイン電位よりもゲート閾値電圧（約１Ｖ）だけ低下しても動作する。したがって、ｐチャンネルトランジスタ２３，２４のゲート電位が接地電位まで低下しても、差動増幅回路１００が機能する。したがって、高電圧発生回路８０による効果を含めて、ＲＡＩＬ  ｔｏ  ＲＡＩＬ機能が実現される。ここで、ＲＡＩＬ  ｔｏ  ＲＡＩＬ機能とは入力信号レベルが電源電位から接地電位の範囲で動作可能であることを意味する。
【００２６】
（２）  Ｖ＋＞Ｖ−のとき
次に、反転入力電圧Ｖ−の方が、非反転入力電圧Ｖ＋よりも低くされた場合の動作を説明する。この場合においては、ｐチャンネルトランジスタ２４のゲート−ソース間電圧が、ｐチャンネルトランジスタ２３のゲート−ソース間電圧よりも低い値にされる。それにより、ｐチャンネルトランジスタ２４に流れる電流は小さくなる。一方、ｎチャンネルトランジスタ１４に流れる電流は一定に制限されている。そのため、ｐチャンネルトランジスタ２６に流れる電流が大きくなる。したがって、ｐチャンネルトランジスタ２７のゲート−ソース間電圧が大きくなり、ドレイン−ソース間インピーダンスが低下する。ここで、ｎチャンネルトランジスタ１５およびｐチャンネルトランジスタ２７に流れる電流は一定であるので、ｐチャンネルトランジスタ２７のドレイン−ソース間電圧が低くなり、出力電圧ＶＯＵＴがＶＤＤ／２よりも高い値にされる。ここで、たとえば、ｎチャンネルトランジスタ１３，１４に供給される電流を一定電流Ｉとし、ｐチャンネルトランジスタ２２に流れる電流を変化すれば、差動入力回路による増幅率を変化することが可能である。
【００２７】
（３）  Ｖ＋＜Ｖ−のとき
次に、非反転入力電圧Ｖ＋の方が、反転入力電圧Ｖ−よりも低い場合について説明する。この場合には、ｐチャンネルトランジスタ２４のゲート−ソース間電圧が、ｐチャンネルトランジスタ２３のゲート−ソース間電圧よりも大きな値にされる。その結果、ｐチャンネルトランジスタ２４にはｐチャンネルトランジスタ２３よりも大きな電流が流れる。一方、ｎチャンネルトランジスタ１４に流れる電流は一定にされている。そのため、ｐチャンネルトランジスタ２６に流れる電流が小さくなり、ｐチャンネルトランジスタ２７のゲート−ソース間電圧が低くなる。そして、ｐチャンネルトランジスタ２７のドレイン−ソース間インピーダンスが増加する。その一方、ｎチャンネルトランジスタ１５およびｐチャンネルトランジスタ２７に流れる電流は一定であるので、ｐチャンネルトランジスタ２７のドレイン−ソース間電圧が高くなる。すなわち、出力電圧ＶＯＵＴがＶＤＤ／２よりも低下する。
【００２８】
２．２  コンパレータ回路の動作
次に、コンパレータ回路２００の動作を図２（ｂ）を参照して説明する。
図において、ｎチャンネルトランジスタ２１１，２１２，２１３、ｐチャンネルトランジスタ２２１，２２２、高電圧発生回路２８０、定電流源２９０の動作は、図３におけるｎチャンネルトランジスタ１１，１２，１３、ｐチャンネルトランジスタ２１，２２、高電圧発生回路８０、定電流源９０の動作と同様である。したがって、ｐチャンネルトランジスタ２２２のドレイン電流は、定電流源２９０に流れる電流Ｉに比例する。
【００２９】
（１）Ｖ＋’＝Ｖ−’のとき
非反転入力電圧Ｖ＋と反転入力電圧Ｖ−とが等しくされた場合について説明する。
この場合においては、ｐチャンネルトランジスタ２２３，２２４のゲート−ソース間電圧が等しいから、両者のドレイン電流が等しくなる。ｎチャンネルトランジスタ２１４のドレイン電流はｐチャンネルトランジスタ２２３のドレイン電流に等しいため、その電流値によりゲート−ソース間電圧が定められる。そのゲート−ソース間電圧によりｎチャンネルトランジスタ２１５のドレイン−ソース間インピーダンスが定められる。一方、ｐチャンネルトランジスタ２２４に流れる電流がｎチャンネルトランジスタ２１５に流れることによって、ｎチャンネルトランジスタ２１５のドレイン電圧が定まる。これにより、ｎチャンネルトランジスタ２１６のゲート−ソース間電圧が定まりドレイン−ソース間インピーダンスが定められる。
【００３０】
ところで、ｐチャンネルトランジスタ２２５に流れる電流は、ｎチャンネルトランジスタ２１２に流れる電流であり、定電流源２９０に流れる電流Ｉに比例する。また、ｐチャンネルトランジスタ２２５，２２６はカレントミラー回路を構成しているので、ｐチャンネルトランジスタ２２６に流れる電流はｐチャンネルトランジスタ２２５に流れる電流に比例する。したがって、ｐチャンネルトランジスタ２２６に流れる電流は、定電流源２９０に流れる電流Ｉに比例した電流にされている。その結果、ｎチャンネルトランジスタ２１６のドレイン−ソース間電圧が定まり、ｎチャンネルトランジスタ２１６のドレイン電圧が出力される。この電圧は、通常ＶＤＤ／２に設定される。
【００３１】
（２）  Ｖ＋’＞Ｖ−’のとき
次に、非反転入力電圧Ｖ＋の方が反転入力電圧Ｖ−よりも高い値にされた場合について説明する。この場合においては、ｐチャンネルトランジスタ２２３のゲート−ソース間電圧が、ｐチャンネルトランジスタ２２４のゲート−ソース間電圧よりも高い値にされる。それにより、ｐチャンネルトランジスタ２２３に流れる電流、すなわち、ｎチャンネルトランジスタ２１４に流れる電流が大きな値にされる。それにより、ｎチャンネルトランジスタ２１４のゲート−ソース間電圧、すなわち、ｎチャンネルトランジスタ２１５のゲート−ソース間電圧が高くなる。その結果、ｎチャンネルトランジスタ２１５のドレイン−ソース間インピーダンスが低い値になり、ｎチャンネルトランジスタ２１５のドレイン電圧、すなわち、ｎチャンネルトランジスタ２１６のゲート−ソース間電圧が低下する。それにより、ｎチャンネルトランジスタ２１６のドレイン−ソース間インピーダンスが増加し、オープン状態にされる。その結果、出力電圧ＶＯＵＴ’が電源電位ＶＤＤ付近の値にされる。
【００３２】
（２）  Ｖ＋’＜Ｖ−’のとき
次に、反転入力電圧Ｖ−の方が非反転入力電圧Ｖ＋よりも高い値にされた場合について説明する。この場合においては、ｐチャンネルトランジスタ２２３のゲート−ソース間電圧が、ｐチャンネルトランジスタ２２４のゲート−ソース間電圧よりも低い値にされる。その結果、ｐチャンネルトランジスタ２２３に流れる電流、すなわち、ｎチャンネルトランジスタ２１４に流れる電流が、小さな値にされる。それにより、ｎチャンネルトランジスタ２１４のゲート−ソース間電圧、すなわち、ｎチャンネルトランジスタ２１５のゲート−ソース間電圧が低くなる。その結果、ｎチャンネルトランジスタ２１５のドレイン−ソース間インピーダンスが高い値になり、ｎチャンネルトランジスタ２１５のドレイン電圧、すなわち、ｎチャンネルトランジスタ２１６のゲート−ソース間電圧が高くなる。その結果、ｎチャンネルトランジスタ２１６のドレイン−ソース間インピーダンスが低下し、出力電圧ＶＯＵＴ’が接地電位付近の値にされる。
【００３３】
２．３  ＡＧＣ回路の動作
ここで、ＡＧＣ回路１０００の動作を図２（ａ）を参照して説明する。
差動増幅回路１００、抵抗器４３，４５、電解コンデンサ６２から構成される非反転増幅回路の出力電圧ＶＯＵＴは、その非反転入力電圧をＶ＋、電解コンデンサ６２両端の直流電圧をＶｃとすると
Ｖｏｕｔ＝（１＋Ｒ４３／Ｒ４５）Ｖ＋−（Ｒ４３／Ｒ４５）Ｖｃ
となる。ただし、差動増幅回路１００の増幅率は十分に大きいものとする。
差動増幅回路１００の非反転入力電圧Ｖ＋が高く、出力電圧ＶＯＵＴも高い場合においては、コンパレータ回路２００の非反転入力電圧Ｖ＋’が基準電源９５の基準電圧Ｖｒｅｆよりも高くなるため、コンパレータ回路２００の出力電圧が電源電位ＶＤＤ付近の値にされる。そして、チャージポンプ回路８４がＯＮ状態にされ、コンデンサ６４が充電され、コンデンサ６４両端の電圧が増加する。そして、コンデンサ６４、抵抗器４７およびチャージポンプ回路８４の出力抵抗の作用により、コンデンサ６４両端の電圧が平均化される。そして、ＭＯＳトランジスタ７０のゲート−ソース間電圧が増加して、ソース−ドレイン間のインピーダンスが徐々に低下する。ただし、抵抗器４１の抵抗値が充分に大きくトランジスタが非飽和領域で駆動しているとする。一方、入力交流信号にＶＤＤ／２の直流電圧が重畳された入力信号ＶＩＮと、ＭＯＳトランジスタ７０のソース端に印加されたＶＤＤ／２の直流電圧との差分信号すなわち入力交流信号が、抵抗器４１およびＭＯＳトランジスタ７０のインピーダンスによって分圧される。その結果、非反転入力電圧Ｖ＋の信号電圧が低下し、ＡＧＣ回路のゲインが低下する。なお、入力信号ＶＩＮに重畳されている直流電圧がＶＤＤ／２以外の電圧であっても、該直流電圧が増幅されて出力電圧に重畳されるのみである。
【００３４】
ここで、チャージポンプ回路８４によって電源電圧より高く昇圧された電圧が、ＭＯＳトランジスタ７０のゲート端に印加される。そして、「ＶＤＤ／２＋Ｖｔｈ」からチャージポンプ回路の最大出力電圧までのゲート電圧の変動範囲により、ＭＯＳトランジスタ７０のインピーダンス可変範囲が広がる。その結果、電源電圧ＶＤＤが低い場合であっても、十分な範囲でＭＯＳトランジスタ７０のインピーダンスを調節することが出来る。
【００３５】
一方、差動増幅回路１００の非反転入力電圧Ｖ＋が低く、出力電圧ＶＯＵＴも低い場合においては、コンパレータ回路２００の非反転入力電圧Ｖ＋’が基準電源９５の基準電圧Ｖｒｅｆよりも低くなるため、コンパレータ回路２００の出力電圧が接地電位付近の値にされる。そして、チャージポンプ回路８４がＯＦＦ状態にされ、コンデンサ６４の充電が停止し、徐々に電圧が低下する。そして、ＭＯＳトランジスタ７０のゲート−ソース間電圧が減少して、ソース−ドレイン間のインピーダンスが徐々に増加する。それにより、差動増幅回路１００の非反転入力電圧Ｖ＋が徐々に増加し、ＡＧＣ回路のゲインが増加する。
【００３６】
なお、定常的には、電解コンデンサ６２に充電される電圧Ｖｃが、ほぼ一定値になり、その一定値を保つようにチャージポンプ回路８４のＯＮ／ＯＦＦ状態が繰り返されてゆくことになる。
【００３７】
３．  変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能であり、全て本発明の範疇に含まれる。
（１）上記実施形態は、ｎチャンネルトランジスタ、ｐチャンネルトランジスタによって構成したが、ジャンクションＦＥＴなどの入力電圧によってインピーダンスが増減する素子を用いても構成可能である。
（２）上記実施形態は、チャージポンプ回路を用いた高電圧発生回路８０，２８０によりカレントミラー回路を駆動したが、スイッチング電源等を用いて高電圧を発生してもよい。
（３）上記実施形態において、ＭＯＳトランジスタ７０によるゲイン調整回路を増幅回路の入力部に設けたが、これに代えて、ＭＯＳトランジスタをオペアンプの帰還回路に挿入した増幅回路を使用しても良い。
（４）チャージポンプ回路の動作状態の切替例として、ＯＮ／ＯＦＦ制御する例を示したが、動作周波数の高低で出力電圧を変化させるものであっても良い。
（５）差動増幅回路１００あるいはコンパレータ回路２００について使用されるｎチャンネルトランジスタをｐチャンネルトランジスタに変更し、ｐチャンネルトランジスタをｎチャンネルトランジスタに変更し、電源電位ＶＤＤを接地電位に変更し、接地電位を電源電位ＶＤＤに変更し、さらに電流源の電流方向を反転した構成によっても実現可能である。
【００３８】
【発明の効果】
以上説明したように請求項１記載の構成においては、高電圧電源回路を用いた高圧電源により、差動入力回路に電流を供給するカレントミラー回路を駆動しているので、入力電圧が電源電圧まで変化しても、第１の素子に流れる電流と第２の素子に流れる電流との差に応じた電圧が負荷回路に発生する。また、該高電圧電源回路を消費電流が少ない差動入力回路の駆動に用いているので、小型に該高電圧電源回路を構成できる。
また、請求項３に記載の構成においては、チャージポンプ回路による出力電圧を用いて、増幅率を増減するため、広い範囲で増幅率を増減することが出来る。
【図面の簡単な説明】
【図１】従来の差動増幅回路（含むコンパレータ回路）およびＡＧＣ回路の回路図である。
【図２】本発明の一実施形態であるコンパレータ回路および本発明の一実施形態であるＡＧＣ回路の回路図である。
【図３】本発明の一実施形態である差動増幅回路の回路図である。
【図４】チャージポンプの回路図およびクロック波形を示す図である。
【図５】チャージポンプの回路図およびクロック波形を示す図である。
【符号の説明】
１１，１２，１３，１４，１５，１６，１７，２１１，２１２，２１３，２１４，２１５，２１６…ｎチャンネルトランジスタ、２１，２２，２３，２４，２５，２６，２７，２２１，２２２，２２３，２２４，２２５，２２６…ｐチャンネルトランジスタ、３０…差動増幅回路、３５…コンパレータ回路、４３，４５，４７，５１，５３，５５，５７…抵抗器、６２…電解コンデンサ、６４…コンデンサ、７０…ＭＯＳトランジスタ、７５…ＭＯＳトランジスタ、８０，２８０…高電圧発生回路（高圧電源回路）、８４…チャージポンプ回路、９０，２９０…定電流源、１００…差動増幅回路、２００…コンパレータ回路、３００…ＡＧＣ回路
【図１】
2004179814.tif 000003
【図２】
2004179814.tif 000004
【図３】
2004179814.tif 000005
【図４】
2004179814.tif 000006
【図５】
2004179814.tif 000007