(57)【要約】【課題】凹状部に電荷保持素子を形成する半導体デバイスの製造方法において、凹状部に形成する下部電極を覆う感光性樹脂の膜厚バラツキによる電荷保持素子の製造不良を防止する。【解決手段】凹状部２０３の周面に遊離アンモニアを含む窒化シリコン膜４０１を形成し、露光時に酸発生剤から発生する水素イオンを窒化シリコン膜４０１から浸み出したアンモニアでトラップしてアンモニウムイオンを生成させ、ポジ型の化学増幅型の感光性樹脂の分解を凹状部２０３内で抑制する。【選択図】  図１３
2004179406.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に層間絶縁膜を介して電荷保持素子を形成する半導体デバイスの製造方法であって、
前記層間絶縁膜に凹状部を形成する凹状部形成工程と、
前記層間絶縁膜の表面に導電膜を堆積する導電膜堆積第１工程と、
前記凹状部の内面にポジ型の化学増幅型の感光性樹脂の分解を抑制する抑制層を形成する抑制層形成工程とを有することを特徴とする半導体デバイスの製造方法。
【請求項２】
前記抑制層形成工程は、
前記導電膜表面に遊離のブレーンステッド塩基を含む物質の膜を形成する膜形成サブ工程と、
前記膜形成サブ工程で形成された遊離のブレーンステッド塩基を含む物質の膜の前記凹状部の内周面以外の遊離のブレーンステッド塩基を含む物質の膜を除去する膜除去サブ工程とを有し、
前記抑制層形成工程の次に、
前記凹状部を含み、表面均一にポジ型の化学増幅型の感光性樹脂を塗布する塗布工程を有することを特徴とする請求項１記載の半導体デバイスの製造方法。
【請求項３】
前記抑制層形成工程は、
前記導電膜表面に遊離のブレーンステッド塩基を含む物質の膜を形成する膜形成サブ工程と、
前記膜形成サブ工程で形成された遊離のブレーンステッド塩基を含む物質の膜に前記基板表面に対して入射角度を所定の角度以下にしたイオンビームを照射して、前記凹状部の内面以外の遊離のブレーンステッド塩基を含む物質の膜を除去する膜除去サブ工程とを有し、
前記抑制層形成工程の次に、
前記凹状部を含み、表面均一にポジ型の化学増幅型の感光性樹脂を塗布する塗布工程を有することを特徴とする請求項１記載の半導体デバイスの製造方法。
【請求項４】
前記ブレーンステッド塩基は、アンモニアであることを特徴とする請求項２又は３記載の半導体デバイスの製造方法。
【請求項５】
前記膜形成サブ工程は、シリコン窒化膜、窒化チタン膜、窒化タングステン膜又は窒化アルミニウム膜のいずれかの形成であることを特徴とする請求項２記載の半導体デバイスの製造方法。
【請求項６】
前記膜形成サブ工程は、化学気相成長法により、シリコン窒化膜、窒化チタン膜、窒化タングステン膜又は窒化アルミニウム膜のいずれかを堆積することを特徴とする請求項５記載の半導体デバイスの製造方法。
【請求項７】
前記膜形成サブ工程は、前記導電膜がポリシリコン膜から形成されている場合に、前記ポリシリコン膜表面に窒素プラズマを照射してシリコン窒化膜を生成することを特徴とする請求項２記載の半導体デバイスの製造方法。
【請求項８】
前記膜除去サブ工程は、スパッタエッチング法によって、凹状部の内周面以外に形成された遊離のブレーンステッド塩基を含む物質の膜を除去することを特徴とする請求項２記載の半導体デバイスの製造方法。
【請求項９】
前記塗布工程の次に、
前記ポジ型の化学増幅型の感光性樹脂を露光する露光工程と、
露光されたポジ型の化学増幅型の感光性樹脂を現像する現像工程と、
前記導電膜を加工する導電膜加工工程と、
前記凹状部に残された未分解のポジ型の化学増幅型の感光性樹脂を除去する未分解樹脂除去工程と、
前記凹状部の内周面に形成された遊離のブレーンステッド塩基を含む物質の膜を除去する内周面膜除去工程と、
前記凹状部の導電膜上と、前記層間膜上を覆うように誘電体膜を形成する誘電体膜形成工程と、
前記誘電体膜上に導電膜を堆積する導電膜堆積第２工程とを有することを特徴とする請求項２又は３記載の半導体デバイスの製造方法。
【請求項１０】
前記露光工程は、前期凹状部を除く表面のポジ型の化学増幅型の感光性樹脂の膜厚のばらつきに応じて露光量を増加させることを特徴とする請求項９記載の半導体デバイスの製造方法。
【請求項１１】
前記導電膜堆積第１及び第２工程で堆積される導電膜は、ポリシリコン膜、単結晶シリコン膜、非晶質シリコン膜、多結晶ゲルマニウム膜、シリコンゲルマニウム混晶膜、アルミニウム膜、チタン膜、タングステン膜、銅膜またはアルミニウム、チタン、タングステン、銅のうち一つ以上を含む合金膜のいずれかであることを特徴とする請求項８記載の半導体デバイスの製造方法。
【請求項１２】
前記誘電体膜形成工程で形成される誘電体膜は、シリコン酸化膜であることを特徴とする請求項１１記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に関し、特に半導体基板上に層間絶縁膜を介して電荷保持素子を形成する半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの集積化技術はめざましく発展している。その一例としての電荷保持素子は、小さい面積で大きな容量を獲得するため三次元的な形状となっている。
電荷保持素子の基本構造は、平行平板のコンデンサと同じであり、その製造方法は、下部電極を形成した後、誘電体膜と上部電極とを形成する。（例えば特許文献１参照）。
【０００３】
以下、従来の半導体デバイスの製造方法を図１６〜図１８を用いて説明する。
図１６（ａ）は、半導体デバイス半製品の断面構造を示す図である。
半導体デバイス半製品１６０１の基板１６０２上には、トランジスタ１６０３が形成されており、層間絶縁膜１６０４を貫通して容量部と基板１６０２とを接続するポリシリコンプラグ１６０５が形成されている。
【０００４】
この半導体デバイス半製品１６０１の上面に図１６（ｂ）に示すように、層間絶縁膜としてＢＰＳＧ（ｂｏｒｏｎ  ｐｈｏｓｐｈｏｒｏｕｓ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜１６０６を形成する。
次に、ＢＰＳＧ膜１６０６の上面に感光性樹脂１６０７を塗布し、露光、現像処理し、図１６（ｃ）に示すように容量部のパターンを形成する。
【０００５】
形成したパターンに従い、ＢＰＳＧ膜１６０６をドライエッチングし、その後アッシングと洗浄処理を行い、容量部が設けられる凹状部１６０８を形成する（図１６（ｄ））。
次に、図１７（ａ）に示すように、容量部の下部電極としてポリシリコン膜１７０１を堆積する。
【０００６】
このポリシリコン膜１７０１上にポジ型の化学増幅型感光性樹脂１７０２を塗布する。この際、化学増幅型感光性樹脂は、凹状部１６０８にも充填される（図１７（ｂ））。
次に、露光機を用いて、ポジ型の化学増幅型感光性樹脂１７０２の表層部１７０３が感光するように露光し、現像処理する。図１７（ｃ）のパターンＢがこの状態を示している。
【０００７】
次に、ポリシリコン膜１７０１をドライエッチングする。図１８（ａ）のパターンＢがこの状態を示している。
アッシング、洗浄処理を行い化学増幅型感光性樹脂１７０２を除去する。図１８（ｂ）のパターンＢがこの状態を示している。
次に、誘電体膜としてシリコン酸化膜１８０１を堆積し、続いて上部電極としてポリシリコン膜１８０２を堆積する。これによって、半導体デバイス半製品１６０１上に電荷保持素子の形成された半導体デバイスが図１８（ｃ）のパターンＢに示すように製造される。
【０００８】
【特許文献１】
特開平２−１１６１５４号公報
【０００９】
【発明が解決しようとする課題】
ところが、図１７（ｂ）に示したポジ型の化学増幅型感光性樹脂１７０２の表層部１７０３の膜厚のバラツキ、露光量のバラツキ、現像処理のバラツキによって、更には、凹状部１６０８のアスペクト比等によって、現像処理後に図１７（ｃ）のパターンＡ、パターンＣに示すようにポジ型の化学増幅型感光性樹脂１７０２の残存量が予定のパターンＢに比べて少なかったり、多かったりする。
【００１０】
パターンＡでは、凹状部１６０８の内部まで化学増幅型感光性樹脂１７０２が除去されており、パターンＣでは、表層部１７０３に除去されない化学増幅型感光性樹脂１７０２が残存している。
このパターンＡ、パターンＣの状態で、後続の工程のポリシリコン膜１７０１のドライエッチングをすると、図１８（ａ）のパターンＡ、パターンＣにそれぞれ示すように、凹状部１６０８の底面上のポリシリコン膜１７０１まで除去されたり、表層部１７０３の化学増幅型感光性樹脂１７０２が残存することになる。
【００１１】
この状態で後続の工程を続けると、図１８（ｃ）に示すように、パターンＡでは、下部電極であるポリシリコン膜１７０１とポリシリコンプラグ１６０５とが接続されないので、電荷保持素子が形成されず、パターンＣでは、パターンＣの右方（図示せず）の電荷保持素子と短絡が生じる。
本発明は、上記課題に鑑みなされたものであり、良好な電荷保持素子を形成するために、ポジ型の化学増幅型感光性樹脂１７０２が感光、現像処理されたときに、表層部１７０３の化学増幅型感光性樹脂１７０２だけが除去され、且つ、その後のドライエッチング、アッシング、洗浄処理によって、凹状部１６０８の下部電極であるポリシリコン膜１７０１だけがきれいに残るような半導体デバイスの製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明は、半導体基板上に層間絶縁膜を介して電荷保持素子を形成する半導体デバイスの製造方法であって、前記層間絶縁膜に凹状部を形成する凹状部形成工程と、前記層間絶縁膜の表面に導電膜を堆積する導電膜堆積第１工程と、前記凹状部の内面にポジ型の化学増幅型の感光性樹脂の分解を抑制する抑制層を形成する抑制層形成工程とを有することとしている。
【００１３】
【発明の実施の形態】
以下、本発明に係る半導体デバイスの製造方法の実施の形態について、図面を用いて説明する。
（実施の形態１）
図１は、本発明に係る半導体デバイスの製造方法の実施の形態１に供せられる半導体デバイス半製品の断面図である。
【００１４】
半導体デバイス半製品１０１は、シリコンウェハからなる基板１０２上にトランジスタ１０３が形成されており、基板１０２上の層間絶縁膜１０４を貫通して容量部と基板１０２とを接続するプラグ１０５が形成されている。層間絶縁膜１０４は、シリコンボロンリンガラス（ＢＰＳＧ）膜等のような低融点ガラス膜で形成されている。プラグ１０５は、ポリシリコンで形成されている。
【００１５】
図２は、半導体デバイス半製品１０１のプラグ１０５の上方に容量部が設けられる凹状部を形成する凹状部形成工程を説明する断面図である。
図２（ａ）に示すように、半導体デバイス半製品１０１上に層間絶縁膜２０１を堆積する。層間絶縁膜２０１は、ＢＰＳＧ膜からなる。
次に、層間絶縁膜２０１の上方に感光性樹脂２０２を塗布し、露光、現像して容量部のパターンを図２（ｂ）に示すように形成する。
【００１６】
容量部のパターンに従い、層間絶縁膜２０１をプラグ１０５が露出するまでドライエッチングして除去し、その後、アッシングと洗浄処理とを行い、感光性樹脂２０２を除去し、図２（ｃ）に示すように、層間絶縁膜２０１に容量部となる凹状部２０３を形成する。なお、凹状部２０３の口径は例えば、３００ｎｍ、深さは６００ｎｍとされる。
【００１７】
図３は、容量部の下部電極となる導電膜を堆積する導電膜堆積第１工程を説明する断面図である。
凹状部２０３の内面を含む層間絶縁膜２０１上にほぼ等厚に導電膜３０１を堆積する。この導電膜３０１は、容量部の下部電極を構成するものとなる。導電膜３０１は、例えば、ポリシリコン膜が選ばれるが、単結晶シリコン、非晶質シリコン、ポリゲルマニウム、シリコンゲルマニウム混晶であってもよい。
【００１８】
また、アルミニウム、チタン、タングステン又は銅やこれらのうち一つ以上を含む合金であってもよい。
導電膜３０１は、凹状部２０３の底面でプラグ１０５と接続されている。
図４は、凹状部２０３の内周面にポジ型の化学増幅型の感光性樹脂の分解を抑制する抑制層となるシリコン窒化膜を形成するシリコン窒化膜形成工程を説明する断面図である。
【００１９】
図３に示した導電膜３０１が堆積された表面に、例えば、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ  ｖａｐｅｒ  ｄｅｐｏｓｉｔｉｏｎ）装置を用いて、図４（ａ）に示すように、シリコン窒化膜４０１を堆積する。シリコン窒化膜Ｓｉ３Ｎ４は、例えば、ジクロルシランＳｉＨ２Ｃｌ２とアンモニアＮＨ３とを原料ガスとして、５００〜６００℃の温度でガス圧を５０Ｐａ程度の条件で約１０分間処理して１０〜２０ｎｍの膜厚を得る。このシリコン窒化膜４０１には、アンモニアが遊離アンモニアとして含まれている。
【００２０】
次に、例えば、容量結合型プラズマエッチング装置を用いて、アルゴン流量１００ｍｌ／秒（標準状態）でガス圧力２００Ｐａ、放電電力１００Ｗの条件でスパッタエッチングを行い、表面のシリコン窒化膜４０１を除去する。この際、凹状部２０３の底面のシリコン窒化膜４０１も除去され、図４（ｂ）に示すように、凹状部２０３の内周面にシリコン窒化膜４０１が残存される。
【００２１】
なお、本実施の形態では、抑制層をシリコン窒化膜４０１としたけれども、抑制層を窒化タングステンや窒化アルミニウムとしてもよい。
図５は、半導体デバイス半製品上にポジ型の化学増幅型の感光性樹脂を塗布、露光、現像処理する工程を説明する断面図である。
図５（ａ）に示すように、半導体デバイス半製品１０１の導電膜３０１の表面に均一にポジ型の化学増幅型の感光性樹脂５０１を塗布する。感光性樹脂５０１には、酸発生剤が含まれている。この際、凹状部２０３にも感光性樹脂５０２は埋め込まれ、表面層５０３の厚みは、例えば、約１０００ｎｍとされる。なお、この際、凹状部２０３の感光性樹脂５０２に、シリコン窒化膜４０１から遊離のアンモニアが浸み出していく。
【００２２】
次に、図５（ｂ）に示すように、感光性樹脂５０１を露光機を用いて、露光する。一般にポジ型の化学増幅型の感光性樹脂は、露光されると発生した酸により分解するけれども、アンモニア等ブレーンステッド塩基が存在すると、発生した酸と結合し、分解反応を抑制する。
この露光工程において、表面層５０３の膜厚にバラツキがあるときには、膜厚のバラツキに応じて露光量を増加するようにする。例えば、膜厚が９００ｎｍ〜１１００ｎｍであるときには、１０００ｎｍの膜厚の露光量より１０％多い露光量とする。
【００２３】
凹状部２０３では、シリコン窒化膜４０１から溶け出した遊離アンモニアと露光により酸発生剤から発生される酸とがアンモニウムイオンを形成し、未分解の感光性樹脂５０２が残存する。表面層５０３の感光性樹脂５０１は、露光により発生される酸によって分解される。
次に、現像処理されると、図５（ｃ）に示されるように、表面層５０３の感光性樹脂５０１が除去される。
【００２４】
図６は、未分解の感光性樹脂５０２を除去する除去工程を説明する図である。次にドライエッチングして、図６（ａ）に示すように、凹状部２０３を除いた表面の導電膜３０１を除去する。
続いて、凹状部２０３に残された未分解の感光性樹脂５０２をアッシング、洗浄処理を行い除去し、図６（ｂ）に示すようにする。
【００２５】
更に、例えば、燐酸を用いて洗浄処理し、シリコン窒化膜４０１を選択的に除去する。
図７は、凹状部２０３の周面に形成されたシリコン窒化膜４０１を除去するシリコン窒化膜除去工程を終了した状態の断面図である。
図８は、誘電体膜を堆積する誘電体膜堆積工程と導電膜を堆積する第２導電膜堆積工程とを説明する断面図である。
【００２６】
次に、シリコン窒化膜４０１が除去された導電膜３０１を覆い、誘電体膜としてシリコン酸化膜８０１を堆積する。続けて、シリコン酸化膜８０１を覆い上部電極の導電膜８０２を堆積する。この導電膜８０２は、第１導電膜堆積工程と同様、ポリシリコン膜であってもよいし、単結晶シリコンやチタン等の金属であってもよい。
【００２７】
以上の各工程によって、半導体デバイス半製品１０１上に電荷保持素子の形成された半導体デバイスを製造することができる。
（実施の形態２）
図９は、本発明に係る半導体デバイスの製造方法の実施の形態２の凹状部２０３の内面にポジ型の化学増幅型の感光性樹脂の分解を抑制する抑制層となるシリコン窒化膜を形成するシリコン窒化膜形成工程を説明する断面図である。
【００２８】
上記実施の形態１のシリコン窒化膜形成工程（図４参照）において、凹状部２０３の底面に堆積されたシリコン窒化膜４０２も除去したけれども、本実施の形態では、凹状部２０３の底面に堆積されたシリコン窒化膜４０２を残存するようにする。
図９（ａ）に示すように、半導体デバイス半製品１０１に堆積されたシリコン窒化膜４０１の表面部９０１をイオンビームスパッタエッチング法を用いて除去する。イオンビームの入射角αを矢符９０２で示すように、たとえば、約５度以下の微小角度で入射する。イオンビームは凹状部２０３の内部までは入射しないので凹状部２０３の底部９０３のシリコン窒化膜４０１は除去されないで、表面部９０１のシリコン窒化膜だけが除去される。これによって、図９（ｂ）に示すように、凹状部２０３の内面全体にシリコン窒化膜４０１が残存する。
【００２９】
凹状部２０３の底部９０３にシリコン窒化膜４０１が残存することによって、実施の形態１に比べ、凹状部２０３の開口面積が大きいときや、凹状部２０３の深さに比べ開口の口径が大きいときにも、ポジ型の化学増幅型の感光性樹脂の露光による分解を抑制する抑制層としての効果が発揮される。
図１０は、半導体デバイス半製品１０１にポジ型の化学増幅型の感光性樹脂５０１が塗布された状態を示す断面図である。
【００３０】
以下の工程については、上記実施の形態１とほぼ同様であるので説明を省略する。
（実施の形態３）
次に、本発明に係る半導体デバイスの製造方法の実施の形態３について説明する。なお、上記実施の形態１と異なるところがポジ型の化学増幅型の感光性樹脂の露光による分解を抑制する抑制層をシリコン窒化膜に替えて、窒化チタン膜としただけであるので、本実施の形態固有の部分についてのみ説明する。
【００３１】
図１１は、凹状部２０３の内周面に窒化チタン膜を形成する窒化チタン膜形成工程を説明する断面図である。
図１１（ａ）に示すように、導電膜３０１の表面にほぼ均一の膜厚の窒化チタン膜１１０１を堆積する。例えば、熱ＣＶＤ装置を用いて、例えば、四塩化チタンＴｉｃｌ４の流量を３０ｍｌ／分（標準状態）で、アンモニアＮＨ３の流量を１０００ｍｌ／分（標準状態）で、ガス圧力を５０Ｐａで、７００℃の温度条件で窒化チタン膜１１０１を堆積する。なお、窒化チタン膜ＴｉＮ内には、遊離アンモニアが含まれている。
【００３２】
次に、スパッタエッチングを行い凹状部２０３の内周面の窒化チタン膜１１０２以外を除去する。例えば、プラズマエッチング装置を用いて、例えば、Ａｒ流量を１００ｍｌ／分（標準状態）で、ガス圧力を２０Ｐａで、放電電力を１００Ｗの条件で、スパッタエッチングを行う。
この窒化チタン膜１１０１の除去工程において、図１１（ｂ）に示すように、凹状部２０３の内周面の窒化チタン膜１１０２が削られずに残る。
（実施の形態４）
次に、本発明に係る半導体デバイスの製造方法の実施の形態４について説明する。
【００３３】
なお、本実施の形態では、上記実施の形態１と異なるシリコン窒化膜の形成工程についてのみ説明する。
図１２は、抑制層としてシリコン窒化膜を形成するシリコン窒化膜形成工程を説明する断面図である。
図３に示したように、導電膜３０１が堆積される。この導電膜３０１は、ポリシリコン膜からなっている。このポリシリコン膜１２０１に窒素プラズマを照射する。
【００３４】
例えば、マイクロ波を用いたプラズマ照射装置を用いて、ＮＨ３流量を３０００ｍｌ／分（標準状態）で、ガス圧力を５００Ｐａで、放電電力を１０００Ｗの条件で、プラズマを発生させて照射する。これによって、図１２（ａ）に示すようにポリシリコン膜１２０１の表面にシリコン窒化膜１２０２が生成される。
次に、スパッタエッチングを行い、凹状部２０３の内周面を除いてシリコン窒化膜を除去する。例えば、容量結合型プラズマエッチング装置を用いて、Ａｒ流量を１００ｍｌ／分（標準状態）で、ガス圧力を２０Ｐａで、放電電力を１００Ｗの条件でスパッタエッチングを行う。これによって、図１２（ｂ）に示すように、凹状部２０３の内周面にシリコン窒化膜１２０３が形成される。
【００３５】
本実施の形態では、シリコン窒化膜の堆積に換えてポリシリコン膜１２０１の表面を窒化するので、凹状部２０３の開口面積や深さに関係なくシリコン窒化膜を形成することができる。
図１３は、上記各実施の形態でのポジ型の化学増幅型の感光性樹脂の露光工程での反応機構を模式的に説明する断面図である。
【００３６】
ポジ型の化学増幅型の感光性樹脂５０１は、例えば、構造Ａを有するポリ（ｐ−ｔｅｒｔブトキシカルボニルオキシスチレン）であり、露光により水素イオンを発生する酸発生剤Ｂを含んでいる。構造Ａは
【００３７】
【化１】
2004179406.tif 000003
【００３８】
である。
表面層５０３では、酸発生剤Ｂに光が照射されると、水素イオンを発生し、ポリ（ｐ−ｔｅｒｔブトキシカルボニルオキシスチレン）を分解し、ポリ（ｐ−ヒドロキシスチレン）と二酸化炭素とジメチルエチレンとになる。
なお、分解後の構造Ｃは、
【００３９】
【化２】
2004179406.tif 000004
【００４０】
である。
現像工程において、現像液によって、ポリ（ｐ−ｔｅｒｔブトキシカルボニルオキシスチレン）は、溶解しないけれども、ポリ（ｐ−ヒドロキシスチレン）は、溶解する。このため、表面層５０３では、露光によって、感光性樹脂５０１は分解され、現像によって除去される。
【００４１】
凹状部２０３の周面には、遊離のブレーンステッド塩基であるアンモニアＮＨ３を含むシリコン窒化膜４０１が形成されており、感光性樹脂５０１中に溶け出している。凹状部２０３では、露光によって酸発生剤Ｂから発生された水素イオンは、アンモニアにトラップされ、安定なアンモニウムイオンＮＨ４＋となる。このため、感光性樹脂５０１のポリ（ｐ−ｔｅｒｔブトキシカルボニルオキシスチレン）は、分解されず、現像液でも溶解することはない。
【００４２】
従って、上記各実施の形態において、露光工程において、表面層５０３の設定膜厚のバラツキを吸収するように露光量を膜厚バラツキに応じて多目の露光量としても、凹状部２０３内の感光性樹脂５０２が分解することはない。
図５（ｃ）に示したように、表面層５０３の感光性樹脂５０１だけが除去される。従来技術に示したような、図１７（ｃ）のパターンＡやパターンＣの状態になることが防止される。
【００４３】
なお、図１３は、実施の形態２のように凹状部２０３の底面にシリコン窒化膜４０１を示していないけれども、底面にシリコン窒化膜４０１が存在すれば、更に効果的である。
また、実施の形態３では、シリコン窒化膜４０１ではなく、凹状部２０３の周面には窒化チタン膜１１０２が存在していたけれども、同様の効果を発揮する。
【００４４】
図１４は、半導体デバイス半製品（ウエハ）１０１上に塗布されたポジ型の化学増幅型の感光性樹脂５０１の表面層５０３の膜厚分布を模式的に示した正面図である。
半導体デバイス半製品１０１に感光性樹脂５０１はスピンコートにより塗布されるので、遠心力によって、膜厚は中心部は薄く、外周部は厚くなる傾向がある。例えば、膜厚を１０００ｎｍで設定して塗布した場合、膜厚バラツキは９００ｎｍ〜１１００ｎｍ程度になる。
【００４５】
この場合、上記各実施の形態と、従来の技術とにより半導体デバイス半製品１０１に電荷保持素子を形成した半導体デバイス（チップ）を製造したとき、良品と不良品との出現箇所とその要因とを図１５に示している。
図１５（ａ）は、本発明に係る半導体製造方法の各実施の形態により製造されたチップで、全て良品であった。図１５（ｂ）は、従来技術により製造されたチップで不良率は５５％に達した。
【００４６】
なお、上記各実施の形態では、酸発生剤から発生する水素イオンをアンモニアでトラップしたけれども、シリコン窒化膜４０１等に遊離の他のブレーンステッド塩基を含ませるようにして、他のブレーンステッド塩基で発生する水素イオンをトラップするようにしてもよい。
【００４７】
【発明の効果】
以上説明したように、本発明は、半導体基板上に層間絶縁膜を介して電荷保持素子を形成する半導体デバイスの製造方法であって、前記層間絶縁膜に凹状部を形成する凹状部形成工程と、前記層間絶縁膜の表面に導電膜を堆積する導電膜堆積第１工程と、前記凹状部の内面にポジ型の化学増幅型の感光性樹脂の分解を抑制する抑制層を形成する抑制層形成工程とを有することとしている。このような構成によって、凹状部にポジ型の化学増幅型の感光性樹脂が埋め込まれたとき、抑制層によって感光性樹脂の露光工程において、感光性樹脂の分解が抑制され、凹状部が侵食されることを防止できる。
【００４８】
また、前記抑制層形成工程は、前記導電膜表面に遊離のブレーンステッド塩基を含む物質の膜を形成する膜形成サブ工程と、前記膜形成サブ工程で形成された遊離のブレーンステッド塩基を含む物質の膜の前記凹状部の内周面以外の遊離のブレーンステッド塩基を含む物質の膜を除去する膜除去サブ工程とを有し、前記抑制層形成工程の次に、前記凹状部を含み、表面均一にポジ型の化学増幅型の感光性樹脂を塗布する塗布工程を有することとしている。このような構成によって、凹状部の内周面だけに遊離のブレーンステッド塩基を含む物質の膜を抑制層として形成し、凹状部に塗布されたポジ型の化学増幅型の感光性樹脂内にブレーンステッド塩基が浸み出せるようにし、露光時に感光性樹脂に含まれる酸発生剤から発生される酸をトラップし、感光性樹脂の分解を抑制することができる。
【００４９】
また、前記抑制層形成工程は、前記導電膜表面に遊離のブレーンステッド塩基を含む物質の膜を形成する膜形成サブ工程と、前記膜形成サブ工程で形成された遊離のブレーンステッド塩基を含む物質の膜に前記基板表面に対して入射角度を所定の角度以下にしたイオンビームを照射して、前記凹状部の内面以外の遊離のブレーンステッド塩基を含む物質の膜を除去する膜除去サブ工程とを有し、前記抑制層形成工程の次に、前記凹状部を含み、表面均一にポジ型の化学増幅型の感光性樹脂を塗布する塗布工程を有することとしている。このような構成によって、凹状部の底面を含む内面に抑制層となる遊離のブレーンステッド塩基を含む物質の膜を形成できるので、凹状部の開口面積が大きい場合でも、深さが浅いときには、効果的に感光性樹脂の分解を抑止することができる。
【００５０】
また、前記ブレーンステッド塩基は、アンモニアであることとしている。このような構成によって、感光性樹脂の露光工程において、凹状部の内部で酸発生剤から発生される水素イオンをトラップしてアンモニウムイオンとなり、感光性樹脂の分解を抑制することができる。
また、前記膜形成サブ工程は、シリコン窒化膜、窒化チタン膜、窒化タングステン膜又は窒化アルミニウム膜のいずれかの形成であることとしている。このような構成によって、導電膜上に遊離のブレーンステッド塩基を含む物質の膜を確実に形成することができる。
【００５１】
また、前記膜形成サブ工程は、化学気相成長法により、シリコン窒化膜、窒化チタン膜、窒化タングステン膜又は窒化アルミニウム膜のいずれかを堆積することとしている。このような構成によって、ＣＶＤ装置を用いて、容易にシリコン窒化膜等を堆積することができる。
また、前記膜形成サブ工程は、前記導電膜がポリシリコン膜から形成されている場合に、前記ポリシリコン膜表面に窒素プラズマを照射してシリコン窒化膜を生成することとしている。このような構成によって、凹状部の形状に依存することなくシリコン窒化膜を形成することができる。
【００５２】
また、前記膜除去サブ工程は、スパッタエッチング法によって、凹状部の内周面以外に形成された遊離のブレーンステッド塩基を含む物質の膜を除去することとしている。このような構成によって、膜形成サブ工程で形成された膜の凹状部の内周面以外の膜を用意に除去することができる。
また、前記塗布工程の次に、前記ポジ型の化学増幅型の感光性樹脂を露光する露光工程と、露光されたポジ型の化学増幅型の感光性樹脂を現像する現像工程と、前記導電膜を加工する導電膜加工工程と、前記凹状部に残された未分解のポジ型の化学増幅型の感光性樹脂を除去する未分解樹脂除去工程と、前記凹状部の内周面に形成された遊離のブレーンステッド塩基を含む物質の膜を除去する内周面膜除去工程と、前記凹状部の導電膜上と、前記層間膜上を覆うように誘電体膜を形成する誘電体膜形成工程と、前記誘電体膜上に導電膜を堆積する導電膜堆積第２工程とを有することとしている。このような構成によって、トランジスタが形成された基板上に層間絶縁膜を介して凹状部に電荷保持素子を形成した半導体デバイスの不良品の発生を防止することができる。
【００５３】
また、前記露光工程は、前期凹状部を除く表面のポジ型の化学増幅型の感光性樹脂の膜厚のばらつきに応じて露光量を増加させることとしている。このような構成によって、前記凹状部の内部を除き、表面のポジ型の化学増幅型の感光性樹脂は、膜厚バラツキがあっても均一に露光され、分解される。
また、前記導電膜堆積第１及び第２工程で堆積される導電膜は、ポリシリコン膜、単結晶シリコン膜、非晶質シリコン膜、多結晶ゲルマニウム膜、シリコンゲルマニウム混晶膜、アルミニウム膜、チタン膜、タングステン膜、銅膜またはアルミニウム、チタン、タングステン、銅のうち一つ以上を含む合金膜のいずれかであることとしている。このような構成によって、電荷保持素子の下部電極と上部電極とになる導電膜を得ることができる。
【００５４】
また、前記誘電体膜形成工程で形成される誘電体膜は、シリコン酸化膜であることとしている。このような構成によって、電荷保持素子を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体デバイスの製造方法の実施の形態１に供せられる半導体デバイス半製品の断面図である。
【図２】上記実施の形態の半導体基板のプラグの上方に容量部が設けられる凹状部を形成する凹状部形成工程を説明する断面図である。
【図３】上記実施の形態の容量部の下部電極となる導電膜を堆積する導電膜堆積第１工程を説明する断面図である。
【図４】上記実施の形態の凹状部の内周面にポジ型の化学増幅型の感光性樹脂の分解を抑制する抑制層となるシリコン窒化膜を形成するシリコン窒化膜形成工程を説明する断面図である。
【図５】上記実施の形態の半導体基板にポジ型の化学増幅型の感光性樹脂を塗布、露光、現像処理する工程を説明する断面図である。
【図６】上記実施の形態の未分解の感光性樹脂を除去する除去工程を説明する断面図である。
【図７】上記実施の形態の凹状部の周面に形成されたシリコン窒化膜を除去するシリコン窒化膜除去工程を終了した状態の断面図である。
【図８】上記実施の形態の誘電体膜を堆積する誘電体膜堆積工程と導電膜を堆積する第２導電膜堆積工程とを説明する断面図である。
【図９】本発明に係る半導体デバイスの製造方法の実施の形態２の凹状部の内面にポジ型の化学増幅型の感光性樹脂の分解を抑制する抑制層となるシリコン窒化膜を形成するシリコン窒化膜形成工程を説明する断面図である。
【図１０】上記実施の形態の半導体デバイス半製品にポジ型の化学増幅型の感光性樹脂が塗布された状態を示す断面図である。
【図１１】本発明に係る半導体デバイスの製造方法の実施の形態３の抑制層として凹状部の内周面に窒化チタン膜を形成する窒化チタン膜形成工程を説明する断面図である。
【図１２】本発明に係る半導体デバイスの製造方法の実施の形態３の抑制層として凹状部の内周面にシリコン窒化膜を形成するシリコン窒化膜形成工程を説明する断面図である。
【図１３】上記各実施の形態のでのポジ型の化学増幅型の感光性樹脂の露光工程での反応機構を模式的に説明する図である。
【図１４】上記各実施の形態と従来技術での半導体デバイス半製品に塗布されたポジ型の化学増幅型の感光性樹脂の表面層の膜厚を模式的に説明する正面図である。
【図１５】上記各実施の形態と従来技術とで製造されたチップの良品と不良品との出現状況の一例を示す正面図である。
【図１６】従来の半導体デバイスの製造方法を説明する図である。
（ａ）は、半導体デバイス半製品の断面図である。
（ｂ）は、半導体デバイス半製品の上面にＢＰＳＧ膜が形成された状態を示す断面図である。
（ｃ）は、感光性樹脂の現像により形成された容量部のパターンを示す断面図である。
（ｄ）は、半導体デバイス半製品に形成された容量部が設けられる凹状部を示す図である。
【図１７】従来の半導体デバイスの製造方法を説明する図である。
（ａ）は、容量部の下部電極としてポリシリコン膜を堆積した状態を示す断面図である。
（ｂ）は、下部電極上にポジ型の化学増幅型感光性樹脂を塗布した状態を示す断面図である。
（ｃ）は、ポジ型の化学増幅型感光性樹脂を露光、現像処理して表層部が除かれた状態を示す断面図である。
【図１８】従来の半導体デバイスの製造方法を説明する図である。
（ａ）は、容量部以外のポリシリコン膜をドライエッチングで除去した状態を示す断面図である。
（ｂ）は、容量部に埋め込まれたポジ型の化学増幅型感光性樹脂を除去した状態を示す断面図である。
（ｃ）は、容量部の下部電極の上面にシリコン酸化膜を堆積し、続けてポリシリコン膜を堆積した状態を示す断面図である。
【符号の説明】
１０１              半導体デバイス半製品
１０２              基板
１０３              トランジスタ
１０４，２０１      層間絶縁膜
１０５              プラグ
２０２              感光性樹脂
２０３              凹状部
３０１              導電膜
４０１，４０２      シリコン窒化膜
５０１              感光性樹脂
５０２              凹状部の内部の感光性樹脂
５０３              表面層
８０１              シリコン酸化膜
８０２              導電膜
１１０１，１１０２  窒化チタン膜
１２０１            ポリシリコン膜
１２０２，１２０３  シリコン窒化膜
【図１】
2004179406.tif 000005
【図２】
2004179406.tif 000006
【図３】
2004179406.tif 000007
【図４】
2004179406.tif 000008
【図５】
2004179406.tif 000009
【図６】
2004179406.tif 000010
【図７】
2004179406.tif 000011
【図８】
2004179406.tif 000012
【図９】
2004179406.tif 000013
【図１０】
2004179406.tif 000014
【図１１】
2004179406.tif 000015
【図１２】
2004179406.tif 000016
【図１３】
2004179406.tif 000017
【図１４】
2004179406.tif 000018
【図１５】
2004179406.tif 000019
【図１６】
2004179406.tif 000020
【図１７】
2004179406.tif 000021
【図１８】
2004179406.tif 000022