(57)【要約】【課題】クロック信号のオン、オフを適切に制御することにより、消費電力を効果的に低減することができる通信データ処理回路を提供する。【解決手段】入力するクロック信号に基づいて通信データの処理を行う通信データ処理回路であって、通信データに対する処理を行う処理部３０と、処理部３０において処理中の前記通信データの有無を判別するカウンタ１０と、カウンタ１０の出力に応じてクロック信号を処理部３０に入力し又は停止させるクロック制御部４０とを備える。【選択図】　図１
2004078581.tif 000002
【特許請求の範囲】
【請求項１】
入力するクロック信号に基づいて通信データの処理を行う通信データ処理回路において、
処理すべき通信データが存在する場合に前記クロック信号を入力させ、前記通信データが存在しない場合に前記クロック信号を停止するように制御することを特徴とする通信データ処理回路。
【請求項２】
通信データに対する処理を行う処理部と、
前記処理部において処理中の前記通信データの有無を判別するデータ判別部と、
前記データ判別部の出力に応じて前記クロック信号を前記処理部に入力し又は停止させるクロック制御部とを備えることを特徴とする請求項１に記載の通信データ処理回路。
【請求項３】
前記データ判別部は、前記処理部への前記通信データの入力によってカウントアップし、前記処理部からの前記通信データの出力によってカウントダウンするカウンタによって構成され、
前記クロック制御部は、前記カウンタの値が「０」の場合に、前記クロック信号を停止し、前記カウンタの値が「０」以外の場合に前記クロック信号を前記処理部に入力することを特徴とする請求項２に記載の通信データ処理回路。
【請求項４】
前記カウンタは、前記処理部への前記通信データの開始を示す信号が入力することでカウントアップし、前記処理部から出力される前記通信データの終了を示す信号が入力することでカウントダウンすると共に、カウント値が「０」の場合に制御信号をオフ、カウント値が「０」以外の場合に前記制御信号をオンし、
前記クロック制御部は、前記カウンタの制御信号がオフの場合に、前記前記クロック信号を停止し、前記制御信号がオンの場合に、前記クロック信号を前記処理部に入力することを特徴とする請求項３に記載の通信データ処理回路。
【請求項５】
前記通信データが前記処理部へ入力するタイミングを、前記データ判別部と前記クロック制御部の処理時間に相当する所定クロック分遅延させるタイミング調整部を設けることを特徴とする請求項４に記載の通信データ処理回路。
【請求項６】
前記処理部が、前記通信データの出力ポートを複数備え、
前記カウンタは、前記処理部から出力される複数の通信データ毎に、カウント値をカウントダウンすることを特徴とする請求項３から請求項５の何れか１項に記載の通信データ処理回路。
【請求項７】
前記処理部が、内部で処理中の前記通信データを廃棄する機能を備え、前記通信データを廃棄したことを示す廃棄信号を出力し、
前記カウンタは、前記処理部からの前記廃棄信号が入力することで、カウント値をカウントダウンすることを特徴とする請求項３から請求項６の何れか１項に記載の通信データ処理回路。
【請求項８】
前記処理部と、前記データ判別部と、前記制御部とを備える処理回路を、複数接続してなることを特徴とする請求項２に記載の通信データ処理回路。
【請求項９】
前記通信データがパケットデータであり、前記処理部が前記パケットデータを処理するパケット処理部であることを特徴とする請求項１から請求項８の何れか１項に記載の通信データ処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パケットやセル等の通信データの処理回路に関し、特に、低消費電力を実現する通信データ処理回路に関する。
【０００２】
【従来の技術】
近年のインターネット環境では、ブロードバンド化、常時接続化の進展に伴って各装置の電力増加および常時通電による電力コストの問題、地球温暖化問題が指摘されている。
【０００３】
ところで、一般にアクセス系の通信回線においては、実際にパケットが伝送されている時間は非常に短く、ほとんどの時間はパケットが転送されていないのが通常である。しかしながら、これまでのパケット処理回路では、パケットの伝送の有無にかかわらずクロック信号を常時オン状態として入力しているために電力を無駄に消費していた。
【０００４】
これまでパケット処理回路の低消費電力化を図るために提案されている技術として、例えば特開平１０−１１６１３１号に開示されているような、パケット入力時から一定時間だけ処理回路のクロックをオン状態にして消費電力を抑えるようにした回路がある。
【０００５】
また、別の技術としては、例えば特開２０００−７７９８３号に開示されるように、データのワード単位にフリップフロップのクロックにゲート信号をかけてデータが変化するときのみクロックを有効にすることで消費電力を抑える回路が提案されている。
【０００６】
【発明が解決しようとする課題】
上述した従来の回路のうち、例えば特開平１０−１１６１３１号に開示される回路では、パケット長が大きく変動するパケット処理回路においては、パケット長が最大のパケットをもとにクロックをオン状態にする時間を設定する必要があり、短いパケットに対しては、効率的な低電力化が達成されないという問題点があった。
【０００７】
また、特開２００１−１７７３８２号に開示される回路では、データのワード単位にフリップフロップのクロックにゲート信号をかけてデータが変化するときのみクロックを有効にするため、ゲートする単位が細かくなり制御のための回路が複雑かつ増大するという欠点を有する。
【０００８】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、クロック信号のオン、オフを適切に制御することにより、消費電力を効果的に低減することができる通信データ処理回路を提供することにある。
【０００９】
本発明の他の目的は、消費電力を抑えることにより回路の発熱量を抑えると共に、小型化を実現することができる通信データ処理回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成する本発明は、入力するクロック信号に基づいて通信データの処理を行う通信データ処理回路において、処理すべき通信データが存在する場合に前記クロック信号を入力させ、前記通信データが存在しない場合に前記クロック信号を停止するように制御することを特徴とする。
【００１１】
請求項２の本発明の通信データ処理回路は、通信データに対する処理を行う処理部と、前記処理部において処理中の前記通信データの有無を判別するデータ判別部と、前記データ判別部の出力に応じて前記クロック信号を前記処理部に入力し又は停止させるクロック制御部とを備えることを特徴とする。
【００１２】
請求項３の本発明の通信データ処理回路は、前記データ判別部は、前記処理部への前記通信データの入力によってカウントアップし、前記処理部からの前記通信データの出力によってカウントダウンするカウンタによって構成され、前記クロック制御部は、前記カウンタの値が「０」の場合に、前記クロック信号を停止し、前記カウンタの値が「０」以外の場合に前記クロック信号を前記処理部に入力することを特徴とする。
【００１３】
請求項４の本発明の通信データ処理回路は、前記カウンタは、前記処理部への前記通信データの開始を示す信号が入力することでカウントアップし、前記処理部から出力される前記通信データの終了を示す信号が入力することでカウントダウンすると共に、カウント値が「０」の場合に制御信号をオフ、カウント値が「０」以外の場合に前記制御信号をオンし、前記クロック制御部は、前記カウンタの制御信号がオフの場合に、前記前記クロック信号を停止し、前記制御信号がオンの場合に、前記クロック信号を前記処理部に入力することを特徴とする。
【００１４】
請求項５の本発明の通信データ処理回路は、前記通信データが前記処理部へ入力するタイミングを、前記データ判別部と前記クロック制御部の処理時間に相当する所定クロック分遅延させるタイミング調整部を設けることを特徴とする。
【００１５】
請求項６の本発明の通信データ処理回路は、前記処理部が、前記通信データの出力ポートを複数備え、前記カウンタは、前記処理部から出力される複数の通信データ毎に、カウント値をカウントダウンすることを特徴とする。
【００１６】
請求項７の本発明の通信データ処理回路は、前記処理部が、内部で処理中の前記通信データを廃棄する機能を備え、前記通信データを廃棄したことを示す廃棄信号を出力し、前記カウンタは、前記処理部からの前記廃棄信号が入力することで、カウント値をカウントダウンすることを特徴とする。
【００１７】
請求項８の本発明の通信データ処理回路は、前記処理部と、前記データ判別部と、前記制御部とを備える処理回路を、複数接続してなることを特徴とする。
【００１８】
請求項９の本発明の通信データ処理回路は、前記通信データがパケットデータであり、前記処理部が前記パケットデータを処理するパケット処理部であることを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明を適用した第１の実施の形態による低消費電力パケット処理回路の構成を示すブロック図である。
【００２０】
本発明の第１の実施の形態による低消費電力パケット処理回路１００は、パケットカウンタ１０と、データタイミング調整部２０と、パケット処理部３０と、クロック制御部４０を備えて構成されている。
【００２１】
パケットカウンタ１０は、パケットデータの開始を示すパケット先頭位置識別信号ｓｔａｒｔ　ｏｆ　ｐａｃｋｅｔを入力ポートＵＰに入力することにより、カウント値を「１」カウントアップする。また、パケット処理部３０の出力ポートＥｏＰ＿Ｏから出力されるパケットデータの終了を示すパケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔ＿ＯをポートＤｏｗｎに入力することにより、カウント値を「１」カウントダウンする。
【００２２】
そして、カウント値が「０」であれば、ポートｅｎａｂｌｅからクロック制御信号を「Ｌｏｗ」として出力し、カウント値が「１」以上であればポートｅｎａｂｌｅからクロック制御信号を「Ｈｉｇｈ」として出力する。
【００２３】
パケットカウンタ１０のカウント値が「０」であれば、パケット処理部３０において処理中のパケットデータが存在しないことを示し、カウント値が「０」以外であれば、パケット処理部３０において処理中のパケットデータが存在することを示している。すなわち、パケットカウンタ１０は、パケットデータ有無の判別を行う機能を有している。
【００２４】
データタイミング調整部２０は、パケット先頭位置識別信号ｓｔａｒｔ　ｏｆ　ｐａｃｋｅｔ、パケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔとパケットデータＤａｔａをそれぞれ入力し、それぞれ１クロック遅延させてケット処理部３０に対して出力する。このデータタイミング調整部２０は、例えば図示のようにフリップフロップにより実現することができる。
【００２５】
パケット処理部３０は、クロック制御部４０からクロック信号Ｃｌｏｃｋを入力し、データタイミング調整部２０からパケット先頭位置識別信号をポートＳｏＰに、パケット最終位置識別信号をポートＥｏＰに、パケットデータＤａｔａをポートＤａｔａに入力し、プロトコル処理や経路検索処理等を含むパケット処理を行い、ポートＳｏＰ＿Ｏからパケット先頭位置識別信号ｓｔａｒｔ　ｏｆ　ｐａｃｋｅｔ＿Ｏを、ポートＥｏＰ＿Ｏからパケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔ＿Ｏを、ポートＤａｔａ＿ＯからパケットデータＤａｔａ＿Ｏをそれぞれ出力する。
【００２６】
クロック制御部４０は、クロック信号Ｃｌｏｃｋとパケットカウンタ１０からのクロック制御信号を入力し、クロック制御信号が「Ｈｉｇｈ」のときは、クロック信号Ｃｌｏｃｋをそのまま出力し、クロック制御信号が「Ｌｏｗ」のときは、クロック信号Ｃｌｏｃｋの出力を停止させる。
【００２７】
次に、上記のように構成される第１の実施の形態による低消費電力パケット処理回路の動作を図５のタイムチャートを参照して説明する。
【００２８】
図５を参照すると、パケットデータＤａｔａ（Ｐａｃｋｅｔ１）が入力されると、パケット先頭位置識別信号ｓｔａｒｔ　ｏｆ　ｐａｃｋｅｔ、パケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔ、パケットデータＤａｔａ（Ｐａｃｋｅｔ１）は、タイミング調整部２０によって１クロック分遅延されて、パケット処理部３０のポートＳｏＰ、ポートＥｏＰ、ポートＤａｔａにそれぞれ入力される。
【００２９】
パケットカウンタ１０のポートＵＰに入力するパケット先頭位置識別信号ｓｔａｒｔ　ｏｆ　ｐａｃｋｅｔが「Ｈｉｇｈ」となり、パケットカウンタ１０のカウント値が、「０」から「１」にカウントアップすることから、パケットカウンタ１０のポートｅｎａｂｌｅから出力されるクロック制御信号が「Ｌｏｗ」から「Ｈｉｇｈ」となる。このタイミングで、クロック制御部４０のクロック信号Ｃｌｏｃｋの出力が有効となり、パケット処理部３０のポートＣＬＫにクロック信号Ｃｌｏｃｋが入力される。
【００３０】
次に、パケットデータＤａｔａ（Ｐａｃｋｅｔ２）が入力されると、パケットカウンタ１０のカウント値がカウントアップされて、「１」から「２」となる。カウント値が「１」以上であるので、ポートｅｎａｂｌｅから出力されるクロック制御信号は、「Ｈｉｇｈ」のままとなる。
【００３１】
パケット処理部３０でパケットデータＤａｔａ（Ｐａｃｋｅｔ１）のパケット処理がなされることにより、パケット先頭位置識別信号ｓｔａｒｔ　ｏｆ　ｐａｃｋｅｔ＿ＯがポートＳｏＰ＿Ｏ、パケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔ＿ＯがポートＥｏＰ＿Ｏ、処理済みのパケットデータＤａｔａ＿Ｏ（Ｐａｃｋｅｔ１−１）がポートＤａｔａ＿Ｏから出力される。
【００３２】
このとき、パケット処理部３０のポートＥｏＰ＿Ｏから出力されるパケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔ＿Ｏがパケットカウンタ１０のポートＤｏｗｎに入力されることにより、カウント値がカウントダウンされて、「２」から「１」となるけれども、「１」以上であるので、ポートｅｎａｂｌｅから出力されるクロック制御信号は、「Ｈｉｇｈ」のままである。
【００３３】
次に、パケット処理部３０でパケットデータＤａｔａ（Ｐａｃｋｅｔ２）のパケット処理がなされることにより、パケット先頭位置識別信号ｓｔａｒｔ　ｏｆ　ｐａｃｋｅｔ＿ＯがポートＳｏＰ＿Ｏ、パケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔ＿ＯがポートＥｏＰ＿Ｏ、処理済みのパケットデータＤａｔａ＿Ｏ（Ｐａｃｋｅｔ２−１）がポートＤａｔａ＿Ｏから出力されると、パケット処理部３０のポートＥｏＰ＿Ｏから出力されるパケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔ＿Ｏがパケットカウンタ１０のポートＤｏｗｎに入力されることにより、カウント値がカウントダウンされて、「１」から「０」となる。
【００３４】
パケットカウンタ１０のカウント値が「０」となったことにより、ポートｅｎａｂｌｅからのクロック制御信号が「Ｌｏｗ」となる。この結果、クロック制御部４０からのクロック信号Ｃｌｏｃｋの出力が停止される。
【００３５】
このようにして、パケットデータが入力されてパケット処理を行っているときにだけパケット処理部３０に入力するクロック信号を有効とし、それ以外のときはクロック信号が入力しないようにする（Ｌｏｗ固定とする）ことにより、処理すべきパケットが存在しないときのパケット処理部３０の消費電力を抑えることが可能となる。
【００３６】
例えば、ＣＭＯＳ構造のＬＳＩでパケット処理回路を構成した場合、クロック信号をＬｏｗ固定としたときには、パケット処理部３０の消費電力をほぼゼロにすることができる。
【００３７】
本発明の第２の実施の形態によるパケット処理回路１００を図２を参照して説明する。
【００３８】
この第２の実施の形態では、パケット処理部３０Ａがパケットデータの出力ポートを２組備える場合を示している。そして、それぞれポートＥｏＰ＿Ｏ１とポートＥｏＰ＿Ｏ２から出力されるパケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔ＿Ｏ１とパケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔ＿Ｏ２をパケットカウンタ１０ＡのポートＤｏｗｎ＿１とポートＤｏｗｎ＿２に入力する構成となっている。
【００３９】
その他のタイミング調整部２０及びクロック制御部４０については、図１の第１の実施の形態と全く同じ構成である。動作についても、パケットカウンタ１０Ａが、ポートＥｏＰ＿Ｏ１とポートＥｏＰ＿Ｏ２の２つのポートから出力されるパケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔ＿Ｏ１とパケット最終位置識別信号ｅｎｄ　ｏｆ　ｐａｃｋｅｔ＿Ｏ２が入力する度に、そのカウント値を「１」カウントダウンするだけであり、その他の動作については図５に示したタイミングチャートの通りに動作する。
【００４０】
この実施の形態においても、処理すべきパケットデータが存在する場合にのみ、クロック信号を有効にすることで、消費電力を効果的に低減させることができる。
【００４１】
このような構成とすることでパケット出力が２ルートあるような場合にも対応することができる。また、上記のようにパケット処理部のパケット出力ルートが２つである場合に限らず、３つ以上ある場合についても同様に適用することが可能である。
【００４２】
本発明の第３の実施の形態によるパケット処理回路１００を図２を参照して説明する。
【００４３】
この第３の実施の形態では、パケット処理部３０Ｂにおいてパケットが廃棄されたときに、パケット処理部３０Ｂのポートｄｅｌｅｔｅから廃棄信号をパケットカウンタ１０ＢのポートＤｏｗｎ＿２に出力するように構成しており、パケットカウンタ１０Ｂは、ポートＤｏｗｎ＿２に廃棄信号が入力する度に、カウント値を「１」カウントダウンする。その他の構成要素については、図１に示す第１の実施の形態と同様である。
【００４４】
上記のような構成により、処理されてパケットデータが出力される場合だけでなく、パケット処理部３０Ｂ内でパケットを消去した場合においても、クロック信号の制御を行うことができるようになる。
【００４５】
このようにすることで、内部でパケットを消去するような機能を有するパケット処理回路にも本発明を適用することが可能となる。
【００４６】
以上好ましい実施の形態をあげて本発明を説明したが、本発明は必ずしも上記実施の形態に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【００４７】
例えば、図４に示すように図１から図３に示した第１から第３の実施の形態による低消費電力型のパケット処理回路１００を複数接続して大きなパケット処理回路を構成することも可能である。この場合には、各パケット処理回路１００毎に独立してクロック信号の制御が行われる。このように、低消費電力化の処理単位を細分することにより、消費電力の低減を効率よく実現することが可能となる。
【００４８】
また、図２に示した第２の実施の形態と図３に示した第３の実施の形態を組み合わせることにより、複数の出力ポートを有し、かつ内部でパケットを消去することができる機能を有するパケット処理回路にも本発明を同様に適用することができる。
【００４９】
また、上記各実施の形態においては、本発明をパケット処理回路に適用した場合を示したが、本発明はパケット処理回路に限定されず、データの開始と終了を示す信号を組み込んだ通信データを処理する回路、例えばＡＴＭセル等を処理をする通信データ処理回路に対しても本発明を同様に適用することが可能である。
【００５０】
【発明の効果】
以上説明したように本発明の通信データ処理回路によれば、以下に述べるような効果が得られるものである。
【００５１】
第１に、効果的に消費電力の低減を実現することができる。その理由は、処理すべき通信データがある場合のみクロック信号を入力され、処理する通信データが存在しないときにはクロック信号を停止するようにしたためである。
【００５２】
第２に、消費電力が低減されることにより、回路の発熱量を小さく抑えることができるようになる。そして、これに伴い、これまで回路の発熱に対処するために設けられていたヒートシンク等の放熱部品を省略又は小型化することができ、ひいては回路全体の小型化を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるパケット処理回路の構成を示すブロック図である。
【図２】本発明の第２の実施の形態によるパケット処理回路の構成を示すブロック図である。
【図３】本発明の第３の実施の形態によるパケット処理回路の構成を示すブロック図である。
【図４】本発明を適用したパケット処理回路の拡張例を説明するブロック図である。
【図５】本発明の第１の実施の形態によるパケット処理回路の動作を説明するタイミングチャートである。
【符号の説明】
１０、１０Ａ、１０Ｂ　パケットカウンタ
２０　タイミング調整部
３０、３０Ａ、３０Ｂ　パケット処理部
４０　クロック制御部
Ｃｌｏｃｋ　クロック信号
Ｄａｔａ　パケットデータ
ｓｔａｒｔ　ｏｆ　ｐａｃｋｅｔ　パケット先頭位置識別信号
ｅｎｄ　ｏｆ　ｐａｃｋｅｔ　パケット最終位置識別信号
【図１】
2004078581.tif 000003
【図２】
2004078581.tif 000004
【図３】
2004078581.tif 000005
【図４】
2004078581.tif 000006
【図５】
2004078581.tif 000007