(57)【要約】【課題】一方の端子から他方の端子に電力を供給するスイッチ回路において、過剰電流を検出した場合に迅速に電流値を制御する。【解決手段】Ｈブリッジ１を構成する４個のスイッチＭ１〜Ｍ４をドライバ制御部１６及びスイッチング制御回路１８で開閉制御する。電流センサ１２ａ及び１２ｂで電流値を検出し、過電流検出部２２に供給する。過剰電流を検出すると、電流制御部２０のサンプルホールド回路２０ｂを動作させて電流値をサンプルホールドし、フィードバック制御部２４における目標値と検出値の差分値を増大させてＰＷＭ制御のタイミングを速める。また、過剰電流を検出すると、スイッチング制御部１８に指令し、スイッチＭ１〜Ｍ４を全てＯＦＦとする。【選択図】        図２
2004248424.tif 000002
【特許請求の範囲】
【請求項１】
２つの端子間を接続するスイッチング手段と、
前記２つの端子の少なくともいずれかの電圧又は電流の検出値と目標値との相違を小さくするように前記スイッチング手段をフィードバック制御する制御手段と、
前記２つの端子間の過剰電流状態を検出する手段と、
を有し、前記制御手段は、前記過剰電流状態が検出された場合に前記相違を増大させることで前記スイッチング手段の開閉制御のタイミングを速めることを特徴とするスイッチ制御回路。
【請求項２】
請求項１記載のスイッチ制御回路において、
前記制御手段は、
前記２つの端子の少なくともいずれかの電圧又は電流の検出値と前記目標値との差分値を検出する差分検出手段と、
前記差分値及び前記電流検出値を積分して前記相違として出力する積分手段と、
前記積分手段からの出力を所定の基準値と比較することによりＰＷＭ信号を生成する手段と、
を有し、前記過剰電流状態が検出された場合に前記電流検出値を増大させることで前記相違を増大させることを特徴とするスイッチ制御回路。
【請求項３】
請求項２記載のスイッチ制御回路において、さらに、
前記電流検出値をサンプルホールドして前記積分手段に出力するサンプルホールド手段
を有し、前記サンプルホールド手段は、前記過剰電流状態が検出された場合に前記電流検出値の最大値をサンプルホールドして出力することを特徴とするスイッチ制御回路。
【請求項４】
請求項１〜３のいずれかに記載のスイッチ制御回路において、
前記スイッチング手段は複数のスイッチを含み、さらに、
前記過剰電流状態が検出された場合に、前記スイッチング手段を全て開制御する手段
を有することを特徴とするスイッチ制御回路。
【請求項５】
請求項４記載のスイッチ制御回路において、さらに、
前記過剰電流状態から非過剰電流状態に復帰した場合に、前記スイッチング手段の複数のスイッチのうち、所定のスイッチが同時に閉とならないように閉制御のタイミングを調整する手段と、
を有することを特徴とするスイッチ制御回路。
【請求項６】
第１の端子から第２の端子に電力を変換して供給するスイッチ制御回路であって、
前記第１の端子と第２の端子間に接続され、直列接続された第１スイッチと第２スイッチ及び直列接続された第３スイッチと第４スイッチを有するＨブリッジスイッチング回路と、
前記第１の端子と第２の端子のうち、制御対象となる端子側の電圧を検出する電圧センサと、
検出電圧と目標電圧との差分を演算する演算器と、
前記Ｈブリッジスイッチング回路に流れる電流のうち、連続電流値を検出する電流センサと、
電流検出値が所定のしきい値を超えた過剰状態であることを検出する検出回路と、
前記検出回路で前記過剰状態が検出されたタイミングで前記電流検出値をサンプルホールドするサンプルホールド回路と、
前記演算器からの出力と前記サンプルホールド回路からの出力を積分する積分器と、
前記積分器の出力と所定の三角波とを比較することによりＰＷＭ信号を生成するＰＷＭ生成回路と、
前記ＰＷＭ信号に基づき前記Ｈブリッジスイッチング回路の各スイッチを制御するドライバと、
を有することを特徴とするスイッチ制御回路。
【請求項７】
請求項６記載のスイッチ制御回路において、
前記ドライバは、前記検出回路で前記過剰状態が検出されたタイミングで全てのスイッチを開制御することを特徴とするスイッチ制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスイッチ制御回路、特に過剰電流防止技術に関する。
【０００２】
【従来の技術】
従来より、ＭＯＳＦＥＴやＩＧＢＴ等のスイッチングトランジスタからなるスイッング回路を２つの端子間に接続し、一方の端子から他方の端子に電力変換して供給する回路が知られている。このようなスイッチング回路としては、例えば直列接続された２つのトランジスタをチョークコイルによりＨブリッジ接続したＨブリッジ構造があり、Ｈブリッジの合計４個のスイッチを開閉制御して昇降圧動作を行う。
【０００３】
このようなスイッチング回路では、回路素子の破壊を防止するために過剰電流を制限する保護回路が設けられている。例えば、Ｈブリッジ構造において非接地側と接地側の電流を検出し、少なくともいずれかの電流が制限値を越えた場合に遮断指令を発生させて全てのスイッチをＯＦＦ状態にすることが提案されている。
【０００４】
【特許文献１】
特開２００２−１９１１２２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、瞬間的に過剰電流が生じる等の事態が生じた場合、通常の過電流制御ではこれを迅速に検出することができず、過剰電流による回路素子の破壊を確実に防止できない問題があった。
【０００６】
本発明の目的は、過剰電流状態を迅速に検出し、過剰電流状態を抑制して回路素子を迅速に保護することができる装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、２つの端子間を接続するスイッチング手段と、前記２つの端子の少なくともいずれかの電圧又は電流検出値と目標値との相違を小さくするように前記スイッチング手段をフィードバック制御する制御手段と、前記２つの端子間の過剰電流状態を検出する手段とを有し、前記制御手段は、前記過剰電流状態が検出された場合に前記相違を増大させることで前記スイッチング手段の開閉制御のタイミングを速めることを特徴とする。
【０００８】
ここで、前記制御手段は、前記２つの端子の少なくともいずれかの電圧又は電流検出値と前記目標値との差分値を検出する差分検出手段と、前記差分値及び前記電流検出値を積分して前記相違として出力する積分手段と、前記積分手段からの出力を所定の基準値と比較することによりＰＷＭ信号を生成する手段とを有し、前記過剰電流状態が検出された場合に前記電流検出値を増大させることで前記相違を増大させることが好適である。
【０００９】
また、本装置において、さらに、前記電流検出値をサンプルホールドして前記積分手段に出力するサンプルホールド手段を有し、前記サンプルホールド手段は、前記過剰電流状態が検出された場合に前記電流検出値の最大値をサンプルホールドして出力することが好適である。
【００１０】
また、本発明は、第１の端子から第２の端子に電力を変換して供給するスイッチ制御回路であって、前記第１の端子と第２の端子間に接続され、直列接続された第１スイッチと第２スイッチ及び直列接続された第３スイッチと第４スイッチを有するＨブリッジスイッチング回路と、前記第１の端子と第２の端子のうち、制御対象となる端子側の電圧を検出する電圧センサと、検出電圧と目標電圧との差分を演算する演算器と、前記Ｈブリッジスイッチング回路に流れる電流のうち、連続電流値を検出する電流センサと、電流検出値が所定のしきい値を超えた過剰状態であることを検出する検出回路と、前記検出回路で前記過剰状態が検出されたタイミングで前記電流検出値をサンプルホールドするサンプルホールド回路と、前記演算器からの出力と前記サンプルホールド回路からの出力を積分する積分器と、前記積分器の出力と所定の三角波とを比較することによりＰＷＭ信号を生成するＰＷＭ生成回路と、前記ＰＷＭ信号に基づきＨブリッジスイッチング回路の各スイッチを制御するドライバとを有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面に基づき本発明の実施形態について説明する。
【００１２】
図１には、本実施形態の概念構成図が示されている。端子Ａ及び端子Ｂ間をＨブリッジ１で接続する回路構成である。端子Ａ、Ｂには、バッテリや発電機、負荷等が接続される。
【００１３】
Ｈブリッジ１は、４つのスイッチＭ１，Ｍ２，Ｍ３，Ｍ４及びチョークコイルＬを含んで構成される。スイッチＭ１とＭ２，及びスイッチＭ３とＭ４はそれぞれ直列接続されている。スイッチＭ２及びＭ４は共に接地されており、スイッチＭ１及びＭ３はそれぞれ端子Ａと端子Ｂに接続される。スイッチＭ１〜Ｍ４は図示しないドライバにより開閉制御され、これにより端子Ａと端子Ｂ間で電力変換が行われる。このようなＨブリッジ１により、例えばＤＣ−ＤＣコンバータが構成される。Ｈブリッジ１の動作は公知であるが、簡単に説明すると、スイッチＭ１及びＭ２を開閉制御し、スイッチＭ３を開制御、スイッチＭ４を閉制御することで端子Ａから端子Ｂに降圧しつつ電力供給できる。（端子Ａの電圧）＞（端子Ｂの電圧）のときの動作モードである。また、スイッチＭ１を開制御、スイッチＭ２を閉制御し、スイッチＭ３及びスイッチＭ２を開閉制御することで端子Ａから端子Ｂに昇圧しつつ電力供給できる。（端子Ａの電圧）＜（端子Ｂの電圧）のときの動作モードである。
【００１４】
電流センサ２ａは、端子Ａ側に設けられ、端子Ａ側の電流を検出して電流制御部３及び過電流検出部５に出力する。
【００１５】
電流センサ２ｂは、端子Ｂ側に設けられ、端子Ｂ側の電流を検出して電流制御部３及び過電流検出部５に出力する。
【００１６】
電流制御部３は、電流センサ２ａあるいは電流センサ２ｂからの電流検出値が過剰となっているか否かを判定し、過剰となっている場合にはスイッチング制御部４に指令して過電流状態を抑制する。例えば、目標値に対して検出値が過剰となっている場合には、スイッチング制御部４に指令して電流を抑えるようにフィードバック制御する。電流制御部３は、電流センサ２ａからの電流値と電流センサ２ｂからの電流値のいずれも監視してもよく、電流センサ２ａからの電流値あるいは電流センサ２ｂからの電流値のいずれかを選択的に監視してもよい。選択的に監視する場合、制御対象が端子Ａと端子Ｂのいずれであるかを特定する信号を入力し、この制御対象特性信号に基づいて監視対象を決定する。
【００１７】
スイッチング制御部４は、Ｈブリッジ１の各スイッチＭ１〜Ｍ４を駆動するドライバに制御信号を出力して端子Ａ、Ｂ間の電力変換を実行するとともに、電流制御部３からの指令により、過剰電流を抑制するようにスイッチング制御する。過剰電流を抑制するようなスイッチング制御は、例えば各スイッチＭ１〜Ｍ４をＰＷＭ制御する場合のデューティ比を小さくするような制御である。
【００１８】
一方、過電流検出部５は、電流センサ２ａ、２ｂからの電流検出が瞬間的に過剰となっているか否かを検出するものであり、電流値が瞬間的に過剰となっている場合にはスイッチング制御部４に指令して各スイッチＭ１〜Ｍ４の全てをＯＦＦとする。また、過電流検出部５は、瞬間的な過剰電流を検出した場合に、電流制御部３にも指令を送り、電流制御部３において迅速な制御が行われるように制御する。具体的には、電流制御部３は目標値と検出値との相違に基づきフィードバック制御するが、このときの相違を増大させることでフィードバック制御する。これにより、スイッチング制御部４により各スイッチＭ１〜Ｍ４を通常の状態よりも迅速に動作させて電流を抑制する。過電流検出部５も電流制御部３と同様に、電流センサ２ａからの電流値と電流センサ２ｂから電流値のいずれも監視してもよく、電流センサ２ａからの電流値あるいは電流センサ２ｂからの電流値のいずれかを選択的に監視してもよい。
【００１９】
このように、本実施形態では、過剰電流を検出した場合にフィードバック制御を迅速に行うようにしたので、過剰電流状態を迅速に抑制することができる。また、過剰電流を検出した場合に、スイッチＭ１〜Ｍ４を全てＯＦＦするように制御するので、回路素子の破壊を防止できる。
【００２０】
以下、本実施形態を具体的に説明する。
【００２１】
図２には、本実施形態の回路構成の一例が示されている。端子Ａと端子Ｂ間はＨブリッジ１により接続される。Ｈブリッジ１は、４つのスイッチＭ１〜Ｍ４及びチョークコイルＬを含み、これらのスイッチＭ１〜Ｍ４を開閉制御することで端子Ａと端子Ｂ間の電力変換を行う。スイッチＭ１〜Ｍ４はＭＯＳＦＥＴやＩＧＢＴ等のスイッチングトランジスタで構成され、各スイッチＭ１〜Ｍ４はドライバ１４（反転アンプ）により駆動される。
【００２２】
電圧センサ１０ａは、Ｈブリッジ１から見て端子Ａ側に設けられ、端子Ａ側の電圧を検出してフィードバック制御部２４に出力する。
【００２３】
電圧センサ１０ｂは、Ｈブリッジ１から見て端子Ｂ側に設けられ、端子Ｂ側の電圧を検出してフィードバック制御部２４に出力する。
【００２４】
電流センサ１２ａは、Ｈブリッジ１から見て端子Ａ側に設けられ、端子Ａ側の電流を検出して電流制御部２０及び過電流検出部２２に出力する。
【００２５】
電流センサ１２ｂは、Ｈブリッジ１から見て端子Ｂ側に設けられ、端子Ｂ側の電流を検出して電流制御部２０及び過電流検出部２２に出力する。
【００２６】
フィードバック制御部２４は、目標電圧値Ｖｒｅｆと検出電圧値とを比較する比較器２４−１、２４−２、監視する対象を指令ＤＩＲに基づき選択するスイッチ２４−３、オペアンプの出力をコンデンサを介して帰還させた積分器２４−４、定電流源、積分器２４−４からの出力をレベルアップした出力と所定の三角波ＴＲＩを比較する比較器２４−５、積分器２４−４からの出力と所定の三角波ＴＲＩを比較する比較器２４−６、２つの比較器２４−５と２４−６の出力の論理積を演算するＡＮＤゲート２４−７及び２つの比較器２４−５と２４−６の出力が入力されるＲＳフリップフロップ（ＲＳ−ＦＦ）２４−８を含んで構成される。
【００２７】
比較器２４−１は電圧センサ１０ａからの検出電圧値と目標電圧値Ｖｒｅｆとの差分の反転信号をスイッチ２４−３に出力し、比較器２４−２は電圧センサ１０ｂからの検出電圧値と目標電圧値Ｖｒｅｆとの差分信号をスイッチ２４−２に出力する。スイッチ２４−３は、監視対象が端子Ｂである場合には比較器２４−２側に接点を切替え、監視対象が端子Ａ側である場合には比較器２４−１側に接点を切り替える。フィードバック制御部２４の積分器２４−４には、目標電圧値と検出電圧値との差分信号の他、電流制御部２０からの信号も供給される。フィードバック制御部２４は、検出電圧値及び電流制御部２０からの電圧信号に基づいて、Ｈブリッジ１のスイッチＭ１〜Ｍ４を開閉制御するためのＰＷＭ信号を生成するとともに、端子Ａと端子Ｂ間の制御モードを決定するためのＭＯＤＥ信号を生成する。生成されたＰＷＭ信号はスイッチング制御部１８に供給される。また、生成されたＭＯＤＥ信号はドライバ制御部１６及びスイッチング制御部１８に供給される。
【００２８】
スイッチング制御部１８は、ＰＷＭ信号を休止させてＨブリッジ１内の上下に接続されたスイッチ（Ｍ１とＭ２、及びＭ３とＭ４）の短絡を防ぐデッドタイム回路１８−１、Ｄ端子に電源電圧が入力され、クロック端子に所定のクロックＣＬＫが入力され、リセット端子に過電流検出部２２からの信号が入力されるＤ（遅延）フリップフロップ（Ｄ−ＦＦ）１８−２及び１８−３，デッドタイム回路１８−１の出力とＤ−ＦＦ１８−２の出力との論理積を演算するＡＮＤゲートであるＨＧＡＴＥ、デッドタイム回路１８−１の他方の出力とＤ−ＦＦ１８−３の出力の論理積を演算するＡＮＤゲートであるＬＧＡＴＥ、Ｄ−ＦＦ１８−２の出力とＤ−ＦＦ１８−３の出力の論理和を演算するＯＲゲートを含んで構成される。
【００２９】
デッドタイム回路１８−１は、例えばシュミットトリガ回路、ＡＮＤゲート及びＮＯＲゲートで構成することができる。フィードバック制御部２４からのＰＷＭ信号はＡＮＤゲートに供給されるとともに、シュミットトリガ回路を介してＡＮＤゲートに供給される。また、ＰＷＭ信号はＮＯＲゲートに供給されるとともに、シュミットトリガ回路を介してＮＯＲゲートに供給される。これにより、ＰＷＭ信号に対して立上タイミングを遅延させた信号、及びＰＷＭ信号に対して反転させた上で立上タイミングを遅延させた信号が生成される。前者はＨＧＡＴＥに供給され、後者はＬＧＡＴＥに供給される。スイッチング制御部１８は、ＰＷＭ信号に基づきドライバ制御部１６に制御信号を出力するものであり、ＨＧＡＴＥからのＰＷＭ信号はドライバ制御部１６のうち、Ｈブリッジ１の上側のスイッチＭ１及びＭ３を駆動するドライバ１４を制御するための素子に供給され、ＬＧＡＴＥからのＰＷＭ信号はドライバ制御部１６のうち、Ｈブリッジ１の下側のスイッチＭ２及びＭ４を駆動するドライバ１４を制御するための素子に供給される。また、ＯＲゲートの出力は、ドライバ制御部１６のうち、Ｈブリッジ１の上側のスイッチＭ１及びＭ３を駆動するドライバ１４を制御するための素子に供給される。
【００３０】
また、スイッチング制御部１８は、この他にもクロックＣＬＫをＤ−ＦＦ１８−２及び１８−３に供給するための回路を有する。この回路は、４個のインバータ１８−４〜１８−７から構成される。インバータ１８−５及び１８−６はＭＯＤＥ信号により動作／非動作が制御されるインバータで、ＭＯＤＥ信号がＨｉのときにインバータ１８−５が動作してインバータ１８−６は非動作となり、ＭＯＤＥ信号がＬｏｗのときにインバータ１８−５が非動作となりインバータ１８−６が動作状態となる。したがって、ＭＯＤＥ信号がＨｉの場合、ＣＬＫは並列接続されたインバータ１８−４及び１８−５で反転された信号がＤ−ＦＦ１８−２のクロック端子に供給され、インバータ１８−３でさらに反転された、すなわち原ＣＬＫと同一の信号がＤ−ＦＦ１８−３のクロック端子に供給される。Ｄ−ＦＦ１８−２は反転クロックに同期して動作し、Ｄ−ＦＦ１８−３はクロックに同期して動作する。この回路は、特に過剰電流状態から復帰する場合のタイミング調整に用いられる。
【００３１】
ドライバ制御部１６は、Ｈブリッジ１の上側のスイッチＭ１，Ｍ３を駆動するドライバ１４を制御するための上部制御ユニットと、Ｈブリッジ１の下側のスイッチＭ２，Ｍ４を駆動するドライバ１４を制御するための下部制御ユニットを備える。上部制御ユニットは、４個のインバータ１６−１，１６−２，１６−３，１６−４を有し、インバータ１６−１と１６−２が並列接続されてスイッチＭ１を駆動し、インバータ１６−３とインバータ１６−４が並列接続されてスイッチＭ３を駆動する。下部ユニットは、２個のＮＡＮＤゲート１６−５，１６−６を有し、ＮＡＮＤゲート１６−５でスイッチＭ２を駆動し、ＮＡＮＤゲート１６−６でスイッチＭ４を駆動する。
【００３２】
まず、上部制御ユニットについて説明する。
【００３３】
インバータ１６−１の動作／非動作はフィードバック制御部２４からのＭＯＤＥ信号により制御され、ＭＯＤＥ信号がＬｏｗのときに動作し、ＭＯＤＥ信号がＨｉのときに非動作となる。また、インバータ１６−２の動作／非動作はＭＯＤＥ信号の反転信号により制御され、ＭＯＤＥ信号がＬｏｗのときにその反転信号はＨｉとなって非動作となり、ＭＯＤＥ信号がＨｉのときにその反転信号はＬｏｗとなって動作状態となる。したがって、ＭＯＤＥ信号に応じてインバータ１６−１と１６−２は択一的に動作し、ＭＯＤＥ信号がＨｉのときにはインバータ１６−２からの信号によりスイッチＭ１が開閉し、ＭＯＤＥ信号がＬｏｗのときにはインバータ１６−１からの信号によりスイッチＭ１が開閉する。
【００３４】
一方、インバータ１６−１の入力端子には、スイッチング制御部１８のＯＲゲート出力が供給される。また、インバータ１６−２の入力端子には、スイッチング制御部１８のＨＧＡＴＥ出力が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはＨＧＡＴＥ出力によりスイッチＭ１が駆動され、ＭＯＤＥ信号がＬｏｗのときにはＯＲゲート出力によりスイッチＭ１が駆動される。
【００３５】
インバータ１６−３の動作／非動作はＭＯＤＥ信号の反転信号により制御され、ＭＯＤＥ信号がＬｏｗのときにその反転信号はＨｉとなって非動作となり、ＭＯＤＥ信号がＨｉのときにその反転信号はＬｏｗとなって動作状態となる。インバータ１６−４の動作／非動作はＭＯＤＥ信号により制御され、ＭＯＤＥ信号がＬｏｗのときに動作し、ＭＯＤＥ信号がＨｉのときに非動作となる。したがって、インバータ１６−３と１６−４も択一的に動作し、ＭＯＤＥ信号がＨｉのときにインバータ１６−３からの信号によりスイッチＭ３が開閉し、ＭＯＤＥ信号がＬｏｗのときにインバータ１６−４からの信号によりスイッチＭ３が開閉する。
【００３６】
一方、インバータ１６−３の入力端子には、スイッチング制御部１８のＯＲゲート出力が供給される。また、インバータ１６−４の入力端子には、スイッチング制御部１８のＨＧＡＴＥ出力が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはＯＲゲート出力によりスイッチＭ３が駆動され、ＭＯＤＥ信号がＬｏｗのときにはＨＧＡＴＥ出力によりスイッチＭ３が駆動される。
【００３７】
次に、下部制御ユニットについて説明する。
【００３８】
ＮＡＮＤゲート１６−５の入力端子には、ＭＯＤＥ信号及びＬＧＡＴＥ出力が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはＬＧＡＴＥ信号によりスイッチＭ２が駆動され（ドライバ１４は反転アンプであることに留意されたい）、ＭＯＤＥ信号がＬｏｗであるときにはスイッチＭ２はＯＦＦのままである。ＮＡＮＤゲート１６−６の入力端子には、ＭＯＤＥ信号の反転信号及びＬＧＡＴＥ信号が供給される。したがって、ＭＯＤＥ信号がＨｉのときにはスイッチＭ４はＯＦＦのままであり、ＭＯＤＥ信号がＬｏｗのときにはＬＧＡＴＥ信号によりスイッチＭ４が駆動される。
【００３９】
以上、ＭＯＤＥ信号と各スイッチＭ１〜Ｍ４の開閉制御をまとめると以下のようになる。
【００４０】
＜ＭＯＤＥ信号＝Ｈｉ＞
スイッチＭ１：ＨＧＡＴＥ出力によりＰＷＭ制御
スイッチＭ２：ＬＧＡＴＥ信号によりＰＷＭ制御
スイッチＭ３：ＯＲゲート出力により制御
スイッチＭ４：ＯＦＦ
＜ＭＯＤＥ＝Ｌｏｗ＞
スイッチＭ１：ＯＲゲート出力により制御
スイッチＭ２：ＯＦＦ
スイッチＭ３：ＨＧＡＴＥ出力によりＰＷＭ制御
スイッチＭ４：ＬＧＡＴＥ出力によりＰＷＭ制御
ちなみに、ＭＯＤＥ信号＝Ｈｉは、端子Ａから端子Ｂに降圧して電力供給する場合に対応し、ＭＯＤＥ信号＝Ｌｏｗは、端子Ａから端子Ｂに昇圧して電力供給する場合に対応する。
【００４１】
電流制御部２０は、電流センサ１２ａからの電流検出値及び電流センサ１２ｂからの電流検出値が供給されるスイッチ２０ａ及びスイッチ２０ａからの信号をサンプルホールドするサンプルホールド（Ｓ／Ｈ）回路２０ｂを含む。スイッチ２０ａにはＭＯＤＥ信号が供給され、ＭＯＤＥ信号に応じて切り替えられる。具体的には、ＭＯＤＥ信号がＨｉのときには電流センサ１２ｂ側に切り替えられ、ＭＯＤＥ信号がＬｏｗのときには電流センサ１２ａ側に切り替えられる。Ｓ／Ｈ回路２０ｂは、サンプリングした入力信号をホールドし、フィードバック制御部２４の積分器２４−４に出力する。Ｓ／Ｈ回路２０ｂでのサンプリングタイミングは、過電流検出部２２からの指令により決定される。
【００４２】
過電流検出部２２は、所定の過電流しきい値を有しており、電流センサ１２ａからの電流検出値と電流センサ１２ｂからの電流検出値をしきい値と大小比較する。そして、いずれかの電流検出値がしきい値を超えた場合に、電流制御部２０に指令を出力するとともに、スイッチング制御部１８の２個のＤ−ＦＦ１８−２及び１８−３のリセット端子に出力する。電流制御部２０への指令により電流制御部２０のＳ／Ｈ回路２０ｂは電流検出値をサンプリングしてホールドする。また、Ｄ−ＦＦ１８−２及び１８−３への出力により、Ｄ−ＦＦ１８−２及び１８−３をリセットしてその出力をＬｏｗに変化させる。Ｄ−ＦＦ１８−２及び１８−３の出力がＨｉからＬｏｗに変化すると、ＨＧＡＴＥ、ＬＧＡＴＥ、及びＯＲゲート出力が変化する。
【００４３】
本実施形態の回路構成は以上のようであり、以下、その動作についてタイミングチャートを参照しつつ説明する。
【００４４】
図３には、図２における各部のタイミングチャートが示されている。（Ａ）はスイッチング制御部１８に供給されるクロック信号ＣＬＫ、（Ｂ）はＣＬＫの反転信号、（Ｃ）はフィードバック制御部２４に供給される三角波ＴＲＩと積分器２４−４からの出力（β）及びこれをレベルシフトした出力（α）、（Ｄ）はフィードバック制御部２４からのＰＷＭ信号、（Ｅ）はスイッチング制御部１８のＨＧＡＴＥ出力、（Ｆ）はスイッチング制御部１８のＬＧＡＴＥ出力、（Ｇ）はＤ−ＦＦ１８−２の出力、（Ｈ）はＤ−ＦＦ１８−３の出力、（Ｉ）〜（Ｌ）はそれぞれスイッチＭ１〜Ｍ４の開閉タイミング、（Ｍ）は過電流検出部２２での検出信号、（Ｎ）はフィードバック制御部２４からのＭＯＤＥ信号である。
【００４５】
端子Ａから端子Ｂに降圧して電力供給し、制御対象が端子Ｂである場合を想定する。このとき、指令ＤＩＲは端子Ｂ側の指令となり、フォードバック制御部２４のスイッチ２４−３は比較器２４−２に接続された接点に切り替わる。これにより、比較器２４−２からの差分出力、すなわち目標電圧と電圧センサ１０ｂからの検出電圧の差分出力が積分器２４−４に供給される。積分器２４−４からの積分出力はα及びβとして比較器２４−５及び２４−６に供給される。比較器２４−５は、αと三角波ＴＲＩとを大小比較し、その結果をＡＮＤゲート２４−７及びＲＳ−ＦＦ２４−８に出力する。また、比較器２４−６は、βと三角波ＴＲＩとを大小比較し、その結果をＡＮＤゲート２４−７及びＲＳ−ＦＦ２４−８に出力する。図３（Ｃ）に示されるように、比較器２４−５からはα＞ＴＲＩである場合にＨｉが出力され、α＜ＴＲＩである場合にＬｏｗが出力される。また、比較器２４−６からはＴＲＩ＞βであるため常にＨｉが出力される。したがって、図３（Ｄ）に示されるように、ＡＮＤゲート２４−７からはＴＲＩ＞αであるときにＨｉとなり、ＴＲＩ＜αであるときにＬｏｗとなるＰＷＭ信号が出力される。ＰＷＭ信号のデューティ比は、αのレベルに応じて決定され、すなわち積分器２４−４に入力される信号レベルに応じて決定される。また、図３（Ｎ）に示されるように、ＲＳ−ＦＦ２４−８からは常にＨｉとなるＭＯＤＥ信号が出力される。
【００４６】
ＰＷＭ信号は、スイッチング制御部１８のデッドタイム回路１８−１に供給される。デッドタイム回路１８−１は、ＰＷＭ信号から２つの信号、すなわちＰＷＭ信号の立上タイミングを遅らせた信号、及びＰＷＭ信号の反転信号の立上タイミングを遅らせた信号を生成してそれぞれＨＧＡＴＥ及びＬＧＡＴＥに出力する。また、図３（Ｇ）及び（Ｈ）に示されるようにＤ−ＦＦ１８−２及び１８−３のＱ端子からはそのリセット端子にリセット信号が入力されない限り常にＨｉ信号が出力されてＨＧＡＴＥ及びＬＧＡＴＥに供給される。したがって、図３（Ｅ）に示されるようにＨＧＡＴＥからは原ＰＷＭ信号の立上時間を遅延させたＰＷＭ信号が出力され、ＬＧＡＴＥからは原ＰＷＭ信号を反転させて立上時間を遅延させたＰＷＭ信号が出力される。ＨＧＡＴＥ出力はスイッチＭ１及びＭ３を駆動するために用いられ、ＬＧＡＴＥ出力はスイッチＭ２及びＭ４を駆動するために用いられる。両信号の間にはデッドタイム回路１８−１で生成された休止時間が存在しているため、スイッチＭ１とＭ２が共にＯＮとなる、あるいはスイッチＭ３とＭ４が共にＯＮとなる事態を防止できる。
【００４７】
ＨＧＡＴＥ出力はドライバ制御部１６のインバータ１６−２及び１６−４に供給される。また、ＯＲゲート出力はインバータ１６−１及び１６−３に供給される。ＭＯＤＥ信号は、インバータ１６−１，１６−２，１６−３及び１６−４の動作／非動作を制御するために用いられ、ＭＯＤＥ信号がＨｉのときにはインバータ１６−２及び１６−３が動作状態となる。したがって、図３（Ｉ）に示されるようにスイッチＭ１はＨＧＡＴＥ出力と同一信号タイミングでＰＷＭ制御される。また、図３（Ｋ）に示されるようにスイッチＭ３はＯＲゲート出力と同一信号タイミング（すなわち、過電流検出部２２からリセット信号がＤ−ＦＦに入力されない限り常にＨｉ）でＯＮ制御される。
【００４８】
ＬＧＡＴＥ出力はドライバ制御部１６のＮＡＮＤゲート１６−５及び１６−６に供給される。また、ＭＯＤＥ信号もＮＡＮＤゲート１６−５に供給されるとともにそのインバータで反転された後にＮＡＮＤゲート１６−６に供給される。したがって、ＭＯＤＥ信号がＨｉのときには、図３（Ｊ）に示されるようにスイッチＭ２はＬＧＡＴＥと同一信号タイミングでＰＷＭ制御され、図３（Ｌ）に示されるようにスイッチＭ４はＯＦＦのままとなる（ＮＡＮＤゲート１６−６の出力は常にＨｉとなり、反転アンプのドライバ１４でＬｏｗが出力されるためｎチャネルのスイッチＭ４は常にＯＦＦ）。
【００４９】
以上のようにして端子Ａから端子Ｂに電力変換している際に、端子Ｂ側に過剰電流が生じた場合を想定する。この場合、過電流検出部２２は電流センサ１２ｂからの電流検出値がしきい値を超えたことを検知し、図３（Ｍ）に示されるようにその出力がＨｉからＬｏｗに変化する。過電流検出部２２からの信号は、Ｄ−ＦＦ１８−２及び１８−３のリセット端子に供給され、これらをリセットする。これにより、図３（Ｇ）及び（Ｈ）に示されるように直ちにＤ−ＦＦ１８−２及び１８−３の出力がＨｉからＬｏｗに変化する。すると、ＨＧＡＴＥ出力、ＬＧＡＴＥ出力、及びＯＲゲート出力のいずれもＬｏｗとなるから、図３（Ｉ）〜（Ｌ）に示されるようにスイッチＭ１〜Ｍ４は全てＯＦＦとなる。
【００５０】
また、過電流検出部２２からの信号は、電流制御部２０のＳ／Ｈ回路２０ｂにも供給される。Ｓ／Ｈ回路２０ｂは、このタイミングで電流センサ１２ｂからの電流検出値をサンプルホールドし、積分器２４−４に供給する。仮に、Ｓ／Ｈ回路２０ｂが存在しない場合、過剰電流が瞬間的に流れても積分器２４−４の積分出力は迅速に増大せず、したがってＰＷＭ信号も迅速に変化しないが、Ｓ／Ｈ回路２０ｂを設けて過剰電流の最大値をサンプルホールドすることにより、積分出力は迅速に増大し、これによりＰＷＭ信号のデューティ比を迅速に変えることができる。
【００５１】
一方、電流検出値がしきい値以下となった場合、過電流検出部２２の出力はＬｏｗから再びＨｉに復帰する。これにより、Ｄ−ＦＦ１８−２及びＤ−ＦＦ１８−３は再びＨｉを出力するようになる。但し、Ｄ−ＦＦ１８−２はＣＬＫの立上りタイミングで動作し、Ｄ−ＦＦ１８−３は反転ＣＬＫの立上りタイミングで動作する。したがって、図３（Ｈ）に示されるようにＤ−ＦＦ１８−３の出力はＣＬＫの立上タイミングでＬｏｗからＨｉとなり、一方、図３（Ｇ）に示されるようにＤ−ＦＦ１８−２の出力は反転ＣＬＫの立上タイミングＬｏｗからＨｉとなる。ＬＧＡＴＥはＤ−ＦＦ１８−３の出力がＨｉとなった後にＰＷＭ信号を出力し、ＨＧＡＴＥはＤ−ＦＦ１８−２の出力がＨｉとなった後にＰＷＭ信号を出力するから、図３（Ｅ）及び（Ｆ）に示されるようにタイミングが異なって出力される。これにより、復帰時にスイッチＭ１とＭ２が同時にＯＮとなる事態が防止される。
このように、本実施形態では、急峻な負荷変動や起動時など、単に電流検出値をフィードバック制御部２４の積分器２４−４に供給する構成では対応できないような場合でも、過剰電流が検出された場合に電流制御部２０ｂのＳ／Ｈ回路２０ｂを動作させて電流検出値の最大値をホールドし、これによりフィードバック制御部２４の積分器２４−４の積分出力を迅速に増大させているため、瞬間的な過剰電流が生じた場合にもＰＷＭ制御のデューティ比を迅速に変化させて電流を抑制することができる。
【００５２】
また、本実施形態では、過剰電流が検出された場合にＤ−ＦＦ１８−２及び１８−３を直ちにリセットして全てのスイッチＭ１〜Ｍ４をＯＦＦすることができるので、過剰電流から回路素子を迅速に保護することができる。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、過剰電流等の異常電流を検出した場合に、迅速に回路素子を保護することができる。
【図面の簡単な説明】
【図１】実施形態の概念構成図である。
【図２】実施形態の回路構成図である。
【図３】実施形態のタイミングチャートである。
【符号の説明】
１  Ｈブリッジ、１０ａ  電圧センサ、１０ｂ  電圧センサ、１２ａ  電流センサ、１２ｂ  電流センサ、１４  ドライバ、１６  ドライバ制御部、１８  スイッチング制御部、２０  電流制御部、２２  過電流検出部、２４  フィードバック制御部。
【図１】
2004248424.tif 000003
【図２】
2004248424.tif 000004
【図３】
2004248424.tif 000005