(57)【要約】【課題】カウンタを使用した物理量測定装置において、低い周波数の基準クロックＭＣＬＫを使用して、短い更新周期で安定した周波数計数を行うカウンタを小さな回路規模で構成できるカウンタを提供する。【解決手段】）物理量Ｐの大きさに応じたパルス列信号Ｆｃでカウンタを計数し、該計数したカウント値に基づいて物理量Ｐｃａｌｃを算出する計数算出部を備えた物理量測定装置において、前記計数算出部は、前記物理量Ｐの大きさに応じた振動数をパルス列信号Ｆｃとして出力するセンサ／ドライバ手段と、前記パルス列信号Ｆｃでカウントを開始するＦｃカウンタ手段と、前記パルス列信号Ｆｃが発生する毎に、その直後の基準クロックでカウントを開始する複数のＭＣＬＫカウンタ手段と、前記複数のＭＣＬＫカウンタ手段で計数したそれぞれのＭＣＬＫカウント値を加算した平均値を固有周波数で除した値を、前記Ｆｃカウンタ手段で計数したＦｃカウント値で除して得られた物理量Ｐｃａｌｃを生成する物理量生成手段とを具備したことを特徴とする物理量測定装置。【選択図】　　　図１
2004101331.tif 000002
【特許請求の範囲】
【請求項１】
物理量Ｐの大きさに応じたパルス列信号Ｆｃでカウンタを計数し、該計数したカウント値に基づいて物理量Ｐｃａｌｃを算出する計数算出部を備えた物理量測定装置において、
前記計数算出部は、
前記物理量Ｐの大きさに応じた振動数をパルス列信号Ｆｃとして出力するセンサ／ドライバ手段と、
前記パルス列信号Ｆｃでカウントを開始するＦｃカウンタ手段と、
前記パルス列信号Ｆｃが発生する毎に、その直後の基準クロックでカウントを開始する複数のＭＣＬＫカウンタ手段と、
前記複数のＭＣＬＫカウンタ手段で計数したそれぞれのＭＣＬＫカウント値を加算した平均値を固有周波数で除した値を、前記Ｆｃカウンタ手段で計数したＦｃカウント値で除して得られた物理量Ｐｃａｌｃを生成する物理量生成手段と、を具備したことを特徴とする物理量測定装置。
【請求項２】
物理量Ｐの大きさに応じたパルス列信号Ｆｃでカウンタを計数し、該計数したカウント値に基づいて物理量Ｐｃａｌｃを算出する計数算出部を備えた物理量測定装置において、
前記計数算出部は、
前記物理量Ｐの大きさに応じた振動数をパルス列信号Ｆｃとして出力するセンサ／ドライバ手段と、
カウンタの計数時間を制御するカウンタ計数許容手段と、
前記パルス列信号Ｆｃでカウントを開始するＦｃカウンタ手段と、
前記パルス列信号Ｆｃが発生する毎に、前記パルス列信号Ｆｃ信号直後の基準クロックＭＣＬＫでカウントを開始するＭＣＬＫカウンタ手段と、
前記カウンタ計数許容手段により発生する計数許容信号ＧＡＴＥ１，２，…，ｉが発生する毎に、前記ＭＣＬＫカウンタ手段で計数したＭＣＬＫカウント値を固有周波数で除した値を前記Ｆｃカウンタ手段で計数したＦｃカウント値で除して得られた固有物理量を生成し、予め設定されている前記計数許容信号ＧＡＴＥ１，２，…，ｉの発生回数が終了したときに、前記固有圧力値を平均化して物理量Ｐｃａｌｃを生成する生成手段と、
を具備したことを特徴とする物理量測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、物理量測定装置に関し、詳しくは物理量に応じて変化するセンサ振動周波数を計数するためのパルスカウンタに改良を加えた物理量測定装置に関する。
【０００２】
【従来の技術】
従来技術における物理量測定装置は、図６に示すように、差圧／圧力、流量、温度等の物理量Ｐを歪として検出し、この物理量Ｐの大きさに応じたパルス列信号Ｆｃでカウンタを計数し、この計数したカウント値に基づいて物理量Ｐｃａｌｃを算出する計数算出部１１０を備えた構成になっている。
【０００３】
計数算出部１１０は、センサ／ドライバ回路１１１と、カウンタ及びレジスタからなる計数回路１１２と、周波数Ｆ及び物理量Ｐｃａｌｃを算出するコンピュータＣＰＵ（１１３）と、水晶発振器１１４とからなる。
【０００４】
センサ／ドライバ回路１１１は、物理量Ｐを歪として検出し、物理量Ｐの大きさに応じた周波数で振動する振動子と発振回路とから構成されており、振動子の周波数を持つパルス列信号Ｆｃとして出力する。
【０００５】
計数回路１１２は、図７に示すように、制御部１２１、Ｆｃカウンタ１２２、ＭＣＬＫカウンタ１２３、Ｆｃレジスタ１２４、ＭＣＬＫレジスタ１２５とから構成されており、一定時間内において、水晶発振器１１４（図６参照）からの基準クロックＭＣＬＫ及びセンサ／ドライバ回路１１１（図６参照）からのＦｃ信号をカウントし、ＭＣＬＫカウント値Ｍ、Ｆｃカウント値Ｎとして出力する。
【０００６】
ＭＣＬＫカウンタ１２３及びＦｃカウンタ１２２は、それぞれ基準クロックＭＣＬＫ、Ｆｃ信号の立ち上がりを計数する８〜３２ビットのフリーランカウンタである。
【０００７】
これらのカウンタの値は、計数許容信号ＧＡＴＥの立ち上がり直後の、Ｆｃ信号の立ち上がり直後の、基準クロックＭＣＬＫの立下りで毎回ラッチされる。ラッチと同時に読出し要求信号ＩＲＱを発生し、コンピュータＣＰＵ（１１３）（図６参照）へのカウント値Ｒｅａｄ要求を出す。
【０００８】
基準クロックＭＣＬＫは水晶発振器１１４からの数ＭＨｚのパルス列であり、パルス列信号Ｆｃはセンサ／ドライバ回路１１１からの数十〜数百ｋＨｚのパルス列である。計数許容信号ＧＡＴＥは、約ＧＡＴＥ１パルス分の間、基準クロックＭＣＬＫ、パルス信号Ｆｃを計数する数十〜数百ｍｓｅｃの信号である。
【０００９】
読出し要求信号ＩＲＱは、コンピュータＣＰＵ（１１３）へのカウント値（レジスタ内）Ｒｅａｄ要求信号である。ＤａｔａＢｕｓはコンピュータＣＰＵ（１１３）へのカウント値を送信するデータバスである。
【００１０】
コンピュータＣＰＵ（１１３）は、計数回路１１２のパルス数であるＭＣＬＫカウント値Ｍ、Ｆｃカウント値Ｎを受け取り、次式により物理量Ｐに応じた振動子の振動数を算出する。
【００１１】
振動数ｆｃａｌｃ＝Ｎ／（Ｍ／ｆｍｃｌｋ）＝ｆｍｃｌｋ×（Ｎ／Ｍ）・・・式（１）
ｆｍｃｌｋ；水晶発振器の固有周波数
Ｎ；Ｆｃカウント値
Ｍ；ＭＣＬＫカウント値
【００１２】
このようにして得られた振動数ｆｃａｌｃから、図示しないが、この振動数ｆｃａｌのパルスをカウントし、Ｄ／Ａ変換して物理量Ｐｃａｌｃを算出する。
【００１３】
さて、このような計数算出部１１０を備えた物理量測定装置における動作について、図６及び図７を参照して、図８に示すタイミングチャートを参照して以下説明する。
【００１４】
先ず、ＭＣＬＫカウンタ１２３、Ｆｃカウンタ１２２はそれぞれ基準クロックＭＣＬＫ、Ｆｃ信号の立ち上がりを計数するフリーカウンタであるが、カウント値は、計数許容信号ＧＡＴＥの立ち上がり（Ａ点）直後の、信号Ｆｃの立ち上がり（Ｂ点）直後の基準クロックＭＣＬＫの立下り（Ｃ点）で毎回ラッチされる。
【００１５】
そして、毎回のラッチと同時に読出し要求信号ＩＲＱを発生し、コンピュータＣＰＵ（１１３）へのカウント値Ｒｅａｄ要求を出す。コンピュータＣＰＵ（１１３）がＲｅａｄを完了すると読出し要求信号ＩＲＱはオフされる。
【００１６】
ここで、ある立ち上がりにラッチされたそれぞれの値をＭｋ＋１、Ｎｋ＋１とすれば、１ＧＡＴＥ（計数時間）において計数したＭＣＬＫカウンタ及びＦｃカウンタのカウント値はそれぞれＭｋ＋１−Ｍｋ，Ｎｋ＋１−Ｎｋとなる。
従って上記の式（１）は、次の式（２）のように変形することができる。
【００１７】
振動数ｆｃａｌｃ＝ｆｍｃｌｋ×（Ｎｋ＋１−Ｎｋ）／（Ｍｋ＋１−Ｍｋ）…式（１）
となる。
【００１８】
ここで、｛（Ｍｋ＋１−Ｍｋ）／ｆｍｃｌｋ｝は、Ｆｃ信号のパルスを（Ｎｋ＋１−Ｎｋ）個受け取る間を示す。基準クロックＭＣＬＫで作られた回路内で最も正確な時間なので、基準クロックＭＣＬＫに依存し、パルス列信号Ｆｃの値の影響を受けない。
【００１９】
又、ＧＡＴＥ周期を長くとれば、（Ｍｋ＋１−Ｍｋ），（Ｎｋ＋１−Ｎｋ）の値が大きくとれるため、パルス列信号Ｆｃのゆらぎが平均化されて小さくなり、且つＭＣＬＫカウンタのカウントエラーの重み（１／（Ｍｋ＋１−Ｍｋ）も小さくなる。
【００２０】
【発明が解決しようとする課題】
しかしながら、従来技術で説明した物理量測定装置におけるパルスカウンタにおいて、特に振動数ｆｃａｌｃの揺動（ゆらぎ）が存在することである。
【００２１】
振動数ｆｃａｌｃの揺動（ゆらぎ）は、最終的には測定装置の出力である物理量のゆらぎとして現れることとなる。
この振動数ｆｃｌａｃの揺動の原因は以下の２つである。
（１）パルス列のＦｃ信号のゆらぎであり、センサ及び励振回路で発生するランダムノイズにより発生する。
（２）カウンタの分解能の限界があり、それは水晶発振器のクロック（パルス幅）に依存していることに起因する。
【００２２】
これらの（１）、（２）の対策として、計数許容信号ＧＡＴＥの周期を長くとり、ＭＣＬＫカウンタ値Ｍ、Ｆｃカウンタ値Ｎを多くカウントする方法がある。これにより、ゆらぎのあるＦｃ信号に対して時間平均をとれ、又、ＭＣＬＫのカウントエラーの影響を小さくできる。
【００２３】
しかし、計数許容信号ＧＡＴＥの周期を長く取ると、周波数／物理量の更新周期（無駄時間）が長くなり応答が遅くなってしまう。逆に、計数許容信号ＧＡＴＥの周期を短くすると、測定装置の出力がゆらいでしまい、精度の悪化につながる。
【００２４】
現状において、測定装置には０．１％以下の高精度が要求されることが多くなっているが、これを実現するための計数許容信号ＧＡＴＥの周期は数１００ｍｓｅｃ程度となる。一方で測定装置の応答速度としては１００ｍｓｅｃ以下の要求が増えている。
【００２５】
上記の（２）の対策として、周波数の高い水晶発振器を使う方法があるが、消費電流に激しい制限のある２線式伝送器では高周波の発振器は使用できないという問題がある。
【００２６】
従って、低い周波数の水晶発振器（基準クロック）を使用し、短い更新周期で安定した周波数計数を行うカウンタを小さい回路規模で構成し、入力量に対して高分解能且つ高速応答な物理量測定装置を実現することに解決しなければならない課題を有する。
【００２７】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る物理量測定装置は、次に示す構成にすることである。
（１）物理量Ｐの大きさに応じたパルス列信号Ｆｃでカウンタを計数し、該計数したカウント値に基づいて物理量Ｐｃａｌｃを算出する計数算出部を備えた物理量測定装置において、
前記計数算出部は、
前記物理量Ｐの大きさに応じた振動数をパルス列信号Ｆｃとして出力するセンサ／ドライバ手段と、
前記パルス列信号Ｆｃでカウントを開始するＦｃカウンタ手段と、
前記パルス列信号Ｆｃが発生する毎に、その直後の基準クロックでカウントを開始する複数のＭＣＬＫカウンタ手段と、
前記複数のＭＣＬＫカウンタ手段で計数したそれぞれのＭＣＬＫカウント値を加算した平均値を固有周波数で除した値を、前記Ｆｃカウンタ手段で計数したＦｃカウント値で除して得られた物理量Ｐｃａｌｃを生成する物理量生成手段と、を具備したことを特徴とする物理量測定装置。
（２）物理量Ｐの大きさに応じたパルス列信号Ｆｃでカウンタを計数し、該計数したカウント値に基づいて物理量Ｐｃａｌｃを算出する計数算出部を備えた物理量測定装置において、
前記計数算出部は、
前記物理量Ｐの大きさに応じた振動数をパルス列信号Ｆｃとして出力するセンサ／ドライバ手段と、
カウンタの計数時間を制御するカウンタ計数許容手段と、
前記パルス列信号Ｆｃでカウントを開始するＦｃカウンタ手段と、
前記パルス列信号Ｆｃが発生する毎に、前記パルス列信号Ｆｃ信号直後の基準クロックＭＣＬＫでカウントを開始するＭＣＬＫカウンタ手段と、
前記カウンタ計数許容手段により発生する計数許容信号ＧＡＴＥ１，２，…，ｉが発生する毎に、前記ＭＣＬＫカウンタ手段で計数したＭＣＬＫカウント値を固有周波数で除した値を前記Ｆｃカウンタ手段で計数したＦｃカウント値で除して得られた固有物理量を生成し、予め設定されている前記計数許容信号ＧＡＴＥ１，２，…，ｉの発生回数が終了したときに、前記固有圧力値を平均化して物理量Ｐｃａｌｃを生成する生成手段と、
を具備したことを特徴とする物理量測定装置。
【００２８】
【発明の実施の形態】
次に、本発明に係る物理量測定装置の種々の実施形態について、図面を参照して説明する。
【００２９】
本発明に係る第１の実施形態の物理量測定装置は、図１に示すように、差圧／圧力、流量、温度等の物理量Ｐを歪として検出し、該物理量Ｐの大きさに応じたパルス列信号Ｆｃでカウンタを計数し、該計数したカウント値に基づいて物理量Ｐｃａｌｃを算出する計数算出部１０を備えた構成になっている。
【００３０】
計数算出部１０は、物理量Ｐの大きさに応じた振動数をパルス列信号Ｆｃを生成して出力するセンサ／ドライバ手段であるセンサ／ドライバ回路１１と、センサ／ドライバ回路１１からのパルス列信号Ｆｃを入力して計数するカウンタ及びレジスタを備えた計数回路１２と、計数回路１２に基準クロックＭＣＬＫを供給する水晶発振器１４と、計数回路１２で得られたＭＣＬＫカウンタ値Ｍ、Ｆｃカウンタ値Ｎを入力して周波数Ｆ及び圧力値Ｐｃａｌｃを算出するコンピュータＣＰＵ（１３）とからなる。
【００３１】
計数回路１２は、図２に示すように、コンピュータＣＰＵ（１３）（図１参照）からのカウント値Ｒｅａｄ信号、読出し要求信号ＡＣＫ、計数許容信号ＧＡＴＥ、Ｆｃ信号を入力し、基準クロックＭＣＬＫにより制御する制御部２１と、Ｆｃ信号によりカウントするＦｃカウンタ２２と、基準クロックＭＣＬＫによりカウントするＭＣＬＫカウンタ２３と、Ｆｃレジスタ２４と、複数のＭＣＬＫレジスタ１，２，…，ｉ（２４，２５，２６，２７）と、アンドゲートとからなる。
【００３２】
このなかで、Ｆｃカウンタ２２及びＦｃレジスタ２４でＦｃカウンタ手段を構成し、ＭＣＬＫカウンタ２３及び複数のＭＣＬＫレジスタ１、２、…、ｉ（２５、２６、２７）で複数のＭＣＬＫカウンタ手段を構成する
【００３３】
コンピュータＣＰＵ（１３）には、複数のＭＣＬＫカウンタ手段で計数した夫々のＭＣＬＫカウント値を加算した平均値を固有周波数で除した値を、Ｆｃカウンタ手段で計数したＦｃカウント値で除して得られた物理量Ｐｃａｌｃを生成する物理量生成手段を具備している。
【００３４】
次に、このような構成からなる物理量測定装置における動作について、図１及び図２を参照して、図３に示すフローチャートを参照して以下に説明する。
【００３５】
先ず、Ｆｃレジスタ２４及びＭＣＬＫレジスタ１（２５）は、計数許容信号ＧＡＴＥの立ち上がり（Ａ点）の直後の最初のＦｃ信号の立ち上がり（Ｂ点）の直後の基準クロックＭＣＬＫの立下り（Ｃ点）において、ＭＣＬＫカウンタ２３及びＦｃカウンタ２３の値をラッチする。
【００３６】
ＭＣＬＫレジスタ２（２６）は、計数許容信号ＧＡＴＥの立ち上がり（Ａ点）後の、２回目のＦｃ信号の立ち上がり（Ｄ点）の直後の基準クロックＭＣＬＫの立下り（Ｅ点）において、ＭＣＬＫカウンタ２３の値をラッチする。
【００３７】
ＭＣＬＫレジスタｉ（２７）は、計数許容信号ＧＡＴＥの立ち上がり（Ａ点）後の、ｉ回目のＦｃ信号の立ち上がり（Ｆ点）の直後の基準クロックＭＣＬＫの立下り（Ｇ点）でＭＣＬＫカウンタ２３の値をラッチする。
【００３８】
そして、このようにＦｃ信号の立ち上がり（ｉ点）までのＭＣＬＫカウンタ２３をＭＣＬＫレジスタ１，２，…，ｉ（２５，２６，２７）にラッチした後に、コンピュータＣＰＵ（１３）に対して、読出し要求信号ＩＲＱを送出し、データバスにのせてあるＦｃレジスタ２４及びＭＣＬＫレジスタ１，２，…，ｉ（２５，２６，２７）を送出する。
【００３９】
コンピュータＣＰＵ（１３）においては、物理量生成手段により、ＭＣＬＫレジスタ１，２，…，ｉ（２５，２６，２７）のそれぞれのＭＣＬＫカウント値を加算した平均値を固有周波数で除した値を、Ｆｃレジスタ２４のＦｃカウント値で除して得られた物理量Ｐｃａｌｃを生成する。
【００４０】
このように、基準クロックＭＣＬＫのカウンタであるＭＣＬＫカウンタは１個にし、それに対してタイミングをずらしてラッチする複数のレジスタを用意したことにより、回路規模を小さくすること及び基準クロックＭＣＬＫの配線を極力抑えることで消費電流を小さくすることができる。
【００４１】
ここで、最初の計数許容信号ＧＡＴＥの立ち上がり（Ａ点）のＦｃ信号でラッチされたＦｃレジスタ２４、ＭＣＬＫレジスタ１（２５）、…、ＭＣＬＫレジスタｉ（２７）の値をＮｋ，Ｍ１ｋ，Ｍｉｋとする。
【００４２】
次の計数許容信号ＧＡＴＥの立ち上がり（Ｈ点）のＦｃ信号でラッチされたＦｃレジスタ２４、ＭＣＬＫレジスタ１（２５）、…、ＭＣＬＫレジスタｉ（２７）の値をＮｋ＋１，Ｍ１ｋ＋１，Ｍｉｋ＋１とすると、振動子の振動数の算出式は次の式（３）により算出することができる。
【００４３】
ｆｃｌａｃ＝ｆｍｃｌｋ×（Ｍｋ＋１−Ｍｋ）／｛｛（Ｎ１ｋ＋１−Ｎ１ｋ）＋（Ｎ２ｋ＋１−Ｎ２ｋ）＋，…，＋（Ｎｉｋ＋１−Ｎｉｋ）｝｝…式（３）
【００４４】
Ｆｃ信号の周波数は数１００〜数１００ｋＨｚ前後であるので、数１０〜数１００μｓずつずらしてＭＣＬＫレジスタ１，２，…，ｉ（２５，２６，２７）にデータをラッチすることになる。
【００４５】
一方、計数許容信号ＧＡＴＥの周期は数１０〜数１００ｍｓなので、ＭＣＬＫレジスタ１，２，…，ｉ（２５，２６，２７）の数ｉ＝１０個程度であれば１つの計数許容信号ＧＡＴＥ内で一連の動作は完了する。
【００４６】
即ち、レジスタを最大限１０個設けて、その平均値をＭＣＬＫカウント値とすれば、所謂、Ｆｃ信号のゆらぎが平均化され安定した周波数計数を行うことができるのである。
【００４７】
このように、センサ及び振動回路で発生する周波数のゆらぎはランダムノイズによるものであるが、周波数タイミングでラッチしたデータから、上記の式（３）を用いて計算すると、従来技術で示した式（２）でゲート時間をｉ倍した場合と同程度のゆらぎ低減の効果が得られる。
【００４８】
図４に示す図は、レジスタの数を増やした場合の、振動子の周波数のゆらぎの大きさの変化を示したもので、基準クロックが２ＭＨｚ、Ｆｃ信号が１００ｋＨｚ、計数許容信号ＧＡＴＥが４０ｍｓｅｃとした場合の振動幅の状態をグラフにしたものである。
【００４９】
この図の意味することは、レジスタの数が１個から２個に増えると急速にその振動幅が減少し、更にレジスタの数が３個から７個ぐらいになると序々に振動幅が減少し、レジスタの数が１０個ぐらいまで落ち着いた減少を続け、その先のレジスタの数は増えても、あまり振動幅は減少しない。このことは、レジスタの数が最高でも１０個までで、好ましくは８個から１０個ぐらいであることが理想的である。
【００５０】
このように、本発明では、基準クロックＭＣＬＫのカウンタであるＭＣＬＫカウンタは１個とし、それに対してタイミングをずらしてラッチする複数のレジスタ（ＭＣＬＫレジスタ１，２，…，ｉ（２５，２６，２７）を用意することにより、回路規模を小さくすること及び基準クロックＭＣＬＫの配線を極力抑えることで消費電流を小さくすることができる。
【００５１】
次に、本発明に係る第２の実施形態の物理量測定装置について、図面を参照して説明する。尚、物理量測定装置の全体構成は図１に示すものと同じであり、異なるのは計数回路のみであるので、計数回路のみを説明する
【００５２】
第２の実施形態の物理量測定装置を構成する計数回路は、図５に示すように、複数の計数許容信号ＧＡＴＥ１，２，…，ｉのそれそれでＦｃカウンタ及びＭＣＬＫカウンタの値をＦｃレジスタ及びＭＣＬＫレジスタにラッチするというものであり、制御部２１Ａ，２１Ｂ，２１Ｃ，Ｆｃカウンタ１，２，…，ｉ（２２Ａ，２２Ｂ，２２Ｃ）、ＭＣＬＫカウンタ１，２，…，ｉ（２３Ａ，２３Ｂ，２３Ｃ）、Ｆｃレジスタ１，２，…，ｉ（２４Ａ，２４Ｂ，２４Ｃ）、ＭＣＬＫレジスタ１，２，…，ｉ（２５Ａ，２５Ｂ，２５Ｃ）とから構成されている。
【００５３】
このような構成において、計数許容信号ＧＡＴＥ１の場合には、Ｆｃカウンタ１（２２Ａ）のカウント値がＦｃレジスタ１（２４Ａ）にラッチされ、ＭＣＬＫカウンタ１（２３Ａ）のカウント値がＭＣＬＫレジスタ１（２５Ａ）にラッチされる。
【００５４】
同じく、次の計数許容信号ＧＡＴＥ２の場合には、Ｆｃカウンタ２（２２Ｂ）のカウント値がＦｃレジスタ２（２４Ｂ）にラッチされ、ＭＣＬＫカウンタ２（２３Ｂ）のカウント値がＭＣＬＫレジスタ２（２５Ｂ）にラッチされる。
【００５５】
そして、次の計数許容信号ＧＡＴＥｉの場合には、Ｆｃカウンタｉ（２２Ｃ）のカウント値がＦｃレジスタｉ（２４Ｃ）にラッチされ、ＭＣＬＫカウンタｉ（２３Ｃ）のカウント値がＭＣＬＫレジスタｉ（２５Ｃ）にラッチされる。
【００５６】
このようにして、計数許容信号ＧＡＴＥ１，２，…，ｉにおけるカウント値が全てレジスタにラッチされた後に読出し要求信号ＩＲＱをコンピュータＣＰＵに送信することにより、複数のレジスタの内容が平均化されて、物理量Ｐｃａｌｃが生成される。
【００５７】
このように、回路規模や消費電流の制限が厳しくなければ、カウンタとレジスタの組を複数にして、カウンタの計数を許容する計数許容信号ＧＡＴＥを複数にして、微小時間ずらしたものを用意すると、上記第１の実施形態と同様のものが得られる。
【００５８】
【発明の効果】
以上説明したように、本発明に係る物理量測定装置は、計数時間の短いカウンタ、即ち、基準クロックＭＣＬＫで計数するカウンタの値を、微小時間ずらして複数回ラッチすることにより、ゆらぎのあるパルス列信号Ｆｃに対して時間的に平均した値を得ることができる。これは、低い周波数の基準クロックＭＣＬＫを使用し、短い更新周期で安定した周波数計数を行うカウンタを小さな回路規模で構成でき、入力物理量に対して高分解能且つ高速応答な物理量測定装置を実現できるという効果がある。
【図面の簡単な説明】
【図１】本発明に係る物理量測定装置を構成する計数算出部のブロック図である。
【図２】同計数算出部を構成する計数回路のブロック図である。
【図３】同計数算出部のタイミングチャートである。
【図４】同カウンタ数と振動幅との関係を示したグラフである。
【図５】同計数算出部を構成する計数回路のブロック図である。
【図６】従来技術における物理量測定装置を構成する計数算出部のブロック図である。
【図７】図６における計数算出部を構成する計数回路のブロック図である。
【図８】図６における計数算出部のタイミングチャートである。
【符号の説明】
１０　計数算出部
１１　センサ／ドライバ回路
１２　計数回路
１２Ａ　計数回路
１３　コンピュータ
１４　水晶発振器
２１　制御部
２１Ａ　制御部１
２１Ｂ　制御部２
２１Ｃ　制御部ｉ
２２　Ｆｃカウンタ
２２Ａ　Ｆｃカウンタ１
２２Ｂ　Ｆｃカウンタ２
２２Ｃ　Ｆｃカウンタｉ
２３　ＭＣＬＫカウンタ
２３Ａ　ＭＣＬＫカウンタ１
２３Ｂ　ＭＣＬＫカウンタ２
２３Ｃ　ＭＣＬＫカウンタｉ
２４　Ｆｃレジスタ
２４Ａ　Ｆｃレジスタ１
２４Ｂ　Ｆｃレジスタ２
２４Ｃ　Ｆｃレジスタｉ
２５　ＭＣＬＫレジスタ１
２５Ａ　ＭＣＬＫレジスタ１
２５Ｂ　ＭＣＬＫレジスタ２
２５Ｃ　ＭＣＬＫレジスタｉ
２６　ＭＣＬＫレジスタ２
２７　ＭＣＬＫレジスタｉ
【図１】
2004101331.tif 000003
【図２】
2004101331.tif 000004
【図３】
2004101331.tif 000005
【図４】
2004101331.tif 000006
【図５】
2004101331.tif 000007
【図６】
2004101331.tif 000008
【図７】
2004101331.tif 000009
【図８】
2004101331.tif 000010