(57)【要約】【課題】モジュール内部の回路に供給される電源の電圧変動を低く抑えることができる光トランシーバモジュールを提供する。【解決手段】光トランシーバモジュール１は、基板２２を有する。基板２２は、上部筐体７８及び下部筐体８０に収容される。基板２２の裏面２２ｂには、送信モジュール１２、受信モジュール１４、マルチプレクサ４８、及びデマルチプレクサ５０が実装される。基板２２の表面２２ａには、電源回路４４が実装される。電源回路４４は第１のレギュレータ４４ａを有しており、第１の出力電源電圧をマルチプレクサ４８及びデマルチプレクサ５０へ提供する。電源回路４４は抵抗素子４４ｄ及び４４ｅを含む制御回路を含んでおり、第１の出力電源電圧が所定の電圧値に近づくよう制御する。【選択図】  図２
2004153557.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
電気信号を光信号に変換するための送信モジュールと、
前記基板に実装され、前記送信モジュールに提供される送信信号を生成する第１の回路と、
光信号を電気信号に変換するための受信モジュールと、
前記基板に実装され、前記受信モジュールからの受信信号を受ける第２の回路と、
前記基板に実装され、入力電源電圧を受ける入力及び出力電源電圧を前記第１の回路及び前記第２の回路に供給するための第１の出力を有し、前記入力電源電圧から前記出力電源電圧を生成する電源回路と
を備え、
前記基板は、前記電源回路の前記第１の出力と前記第１の回路及び前記第２の回路とを電気的に互いに接続する配線を有しており、
前記電源回路は、前記出力電源電圧を所定の電圧値に近づけるように制御する制御回路を含む、光トランシーバモジュール。
【請求項２】
前記電源回路は、
前記入力電源電圧の電圧値の絶対値が前記所定の電圧値の絶対値よりも大きい場合に前記出力電源電圧を生成する第１の生成回路と、
前記入力電源電圧の電圧値の絶対値が前記所定の電圧値の絶対値よりも小さい場合に前記出力電源電圧を生成する第２の生成回路と、
前記入力電源電圧の電圧値と前記所定の電圧値とを比較する比較回路と、
前記比較回路による比較結果に基づいて前記第１の生成回路及び前記第２の生成回路のいずれか一方に前記入力電源電圧を提供する切替回路と
をさらに含む、請求項１に記載の光トランシーバモジュール。
【請求項３】
前記基板に実装され、前記第１の回路及び前記第２の回路に電気的に接続される第３の回路をさらに備え、
前記電源回路は、前記第１の出力から供給される前記出力電源電圧の電圧値とは異なる電圧値を有する出力電源電圧を前記第３の回路に供給するための第２の出力をさらに備え、
前記基板は、前記電源回路の前記第２の出力と前記第３の回路とを電気的に互いに接続する配線を有する、請求項１または２に記載の光トランシーバモジュール。
【請求項４】
前記電源回路は、前記制御回路に電気的に接続された位相補償回路をさらに含む、請求項１〜３のいずれか一項に記載の光トランシーバモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光トランシーバモジュールに関する。
【０００２】
【従来の技術】
時分割多重（ＴＤＭ）伝送方式による通信システムにおいては、従来より光信号を送信する機能と受信する機能とが１つの装置内で実現されている。さらに近年では、この送信機能および受信機能に加えて、送信の際に光信号に変換される前の電気信号を多重化する機能、及び受信の際に光信号が変換された電気信号を分割する機能を備える光トランシーバモジュールが用いられている。また、近年の通信速度の高速化に応じて、１０Ｇｂｐｓといった高速通信に適用できる光トランシーバモジュールが実用化されつつある。
【０００３】
【発明が解決しようとする課題】
このように高速化された光トランシーバモジュールの内部では、光信号に変換される前、あるいは変換された後の電気信号もまた高速で動作される。こういった電気信号の高速化に際して、電気信号の授受を行う回路に供給する電源は、電圧変動が小さく抑えられていることが非常に重要となる。電源電圧変動が大きいと、光トランシーバモジュールから出力する光信号が歪んだり、また光トランシーバモジュールが動作できなくなる等の影響を生ずる。
【０００４】
本発明は、モジュール内部の回路に供給される電源の電圧変動を低く抑えることができる光トランシーバモジュールを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明による光トランシーバモジュールは、基板と、電気信号を光信号に変換するための送信モジュールと、基板に実装され、送信モジュールに提供される送信信号を生成する第１の回路と、光信号を電気信号に変換するための受信モジュールと、基板に実装され、受信モジュールからの受信信号を受ける第２の回路と、基板に実装され、入力電源電圧を受ける入力及び出力電源電圧を第１の回路及び第２の回路に供給するための第１の出力を有し、入力電源電圧から出力電源電圧を生成する電源回路とを備え、基板が、電源回路の第１の出力と第１の回路及び第２の回路とを電気的に互いに接続する配線を有しており、電源回路が、出力電源電圧を所定の電圧値に近づけるように制御する制御回路を含む。
【０００６】
本発明による光トランシーバモジュールは、基板上に電源回路を備え、該電源回路からの出力電源電圧は制御回路によって制御される。これによって、出力電源電圧は外部からの変動要因に殆ど影響されないので、第１の回路、第２の回路といった回路に供給される電源の電圧変動を低く抑えることができる。
【０００７】
また、光トランシーバモジュールは、電源回路が、入力電源電圧の電圧値の絶対値が所定の電圧値の絶対値よりも大きい場合に出力電源電圧を生成する第１の生成回路と、入力電源電圧の電圧値の絶対値が所定の電圧値の絶対値よりも小さい場合に出力電源電圧を生成する第２の生成回路と、入力電源電圧の電圧値と所定の電圧値とを比較する比較回路と、比較回路による比較結果に基づいて第１の生成回路及び第２の生成回路のいずれか一方に入力電源電圧を提供する切替回路とをさらに含んでもよい。これによって、入力電源電圧の電圧値の絶対値と所定の電圧値の絶対値との大小関係にかかわらず、電源回路は所定の電圧値を有する出力電源電圧を回路に提供できる。
【０００８】
また、光トランシーバモジュールは、基板に実装され、第１の回路及び第２の回路に電気的に接続される第３の回路をさらに備え、電源回路が、第１の出力から供給される出力電源電圧の電圧値とは異なる電圧値を有する出力電源電圧を第３の回路に供給するための第２の出力をさらに備え、基板が、電源回路の第２の出力と第３の回路とを電気的に互いに接続する配線を有することを特徴としてもよい。これによって、必要とする電源電圧が互いに異なるような複数の回路が基板上に存在しても、複数の電源を光トランシーバモジュール外部に設ける必要がなくなるので、通信機器の小型化が可能になる。
【０００９】
また、光トランシーバモジュールは、電源回路が、制御回路に電気的に接続された位相補償回路をさらに含むとよい。
【００１０】
【発明の実施の形態】
以下、図面とともに本発明による光トランシーバモジュールの好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
【００１１】
（第１の実施の形態）
図１は、本発明による光トランシーバモジュールの第１実施形態の構成を示す斜視図である。また、図２及び図３は、図１に示す光トランシーバモジュール１の構成を示す分解斜視図である。
【００１２】
図１〜図３を参照すると、光トランシーバモジュール１は、送信モジュール１２、受信モジュール１４、コネクタ２０、及び基板２２を備える。
【００１３】
基板２２は、略長方形といった外形を有し、表面２２ａ及び裏面２２ｂにプリント配線が施されている。基板２２は、その一辺に矩形の切欠２２ｃ及び２２ｄを有する。また、基板２２の裏面２２ｂには、切欠２２ｃ及び２２ｄを有する辺と対向する辺に沿ってコネクタ搭載領域２２ｅが設けられる。
【００１４】
コネクタ２０は、コネクタ搭載領域２２ｅ上に搭載される。コネクタ２０はＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）といった複数の端子を介して基板２２のコネクタ搭載領域２２ｅ上に実装される。また、コネクタ２０は複数の端子に電気的に接続された複数のリードピンを有している。複数のリードピンは、光トランシーバモジュール１が実装される図示しない基板上のコネクタ端子と連結される。これにより、光トランシーバモジュール１と外部との電気的接続が図られる。
【００１５】
送信モジュール１２は、電気信号である送信信号を光信号に変換するためのモジュールである。送信モジュール１２は、バタフライパッケージ型といった形状であり、基板２２の切欠２２ｃに嵌まるように基板２２に実装される。送信モジュール１２は、素子収容部３０及びファイバ接続部３２を有している。素子収容部３０は、半導体レーザといった発光素子、発光素子の発光状態をモニタするためのフォトダイオードといった受光素子、発光素子の温度をモニタするサーミスタ、及び発光素子の温度を制御するペルチェ素子を含む。素子収容部３０の側面の高さ方向中央位置には、複数のリード端子４２が設けられる。ファイバ接続部３２は、集光レンズ及びフェルールを含む。フェルールには、光ファイバ５８が挿入される。光ファイバ５８は、集光レンズを介して発光素子と光学的に結合するよう位置合わせされている。
【００１６】
受信モジュール１４は、光信号を電気信号である受信信号に変換するためのモジュールである。受信モジュール１４は、基板２２の切欠２２ｄに嵌まるように基板２２に実装される。受信モジュール１４は、素子収容部６０及びファイバ接続部６２を有する。素子収容部６０は、フォトダイオードといった受光素子が樹脂封止されて構成される。素子収容部６０の側面にはリード端子６６が設けられる。ファイバ接続部６２は、内部に光ファイバが挿入されたフェルールを、フェルールの一端を突出させた状態で樹脂封止して構成される。ファイバ接続部６２の一対の側面には、光コネクタプラグ７０の係合爪と係合される突起部が設けられる。光コネクタプラグ７０は光ファイバ７６の端部に設けられており、光コネクタプラグ７０とファイバ接続部６２とが互いに係合することによって光ファイバ７６と受信モジュール１４内部の受光素子とが光学的に結合される。
【００１７】
光トランシーバモジュール１は、電源回路４４、マルチプレクサ４８といった第１の回路、デマルチプレクサ５０といった第２の回路をさらに備える。また、光トランシーバモジュール１は、第３の回路をさらに備える。ここで第３の回路とは、マルチプレクサ４８及びデマルチプレクサ５０を除き、基板２２に実装されている回路を指す。具体的には、第３の回路は、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＬｏｇｉｃＤｅｖｉｃｅ）５４、ＰＩＣ（Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ  Ｃｏｎｔｒｏｌｌｅｒ）５６、ジッタフィルタ５２、及びＤＡコンバータ５７及び５９といった半導体素子を含む回路である。
【００１８】
電源回路４４は、基板２２の例えば表面２２ａ上に実装される。電源回路４４は、昇降圧型スイッチングレギュレータ（以下、レギュレータという）４４ａ〜４４ｃ、及び抵抗素子４４ｄ〜４４ｉを含む。また、電源回路４４は、入力（図示せず）、第１の出力４４ｊ、第２の出力４４ｋ、及び第３の出力４４ｌを有する。電源回路４４の入力には、光トランシーバモジュール１の外部からコネクタ２０を介して入力電源電圧が提供される。電源回路４４の入力はレギュレータ４４ａ〜４４ｃそれぞれと電気的に接続されており、レギュレータ４４ａ〜４４ｃは入力電源電圧を受ける。電源回路４４は、入力電源電圧から第１〜第３の出力電源電圧を生成する。
【００１９】
第１の出力４４ｊはレギュレータ４４ａと電気的に接続されており、第１の出力電源電圧を受ける。第１の出力４４ｊは、基板２２に設けられる配線パターン４６ｃを介してマルチプレクサ４８及びデマルチプレクサ５０と電気的に接続されている。配線パターン４６ｃは、スルーホール４６２ｃを有する。スルーホール４６２ｃは、基板２２の表面２２ａ上に設けられた配線パターン４６ｃと、裏面２２ｂ上に設けられた配線パターン４６ｃとを互いに接続する。マルチプレクサ４８及びデマルチプレクサ５０は、第１の出力４４ｊから第１の出力電源電圧を受ける。
【００２０】
第２の出力４４ｋはレギュレータ４４ｂと電気的に接続されており、第２の出力電源電圧を受ける。第２の出力４４ｋは、配線パターン４６ｄを介して基板２２の表面に実装されたＰＬＤ５４及びＰＩＣ５６、並びに基板２２の裏面に実装されたジッタフィルタ５２と電気的に接続されている。配線パターン４６ｄは、スルーホール４６２ｄを有する。スルーホール４６２ｄは、基板２２の表面２２ａ上に設けられる配線パターン４６ｄと、裏面２２ｂ上に設けられる配線パターン４６ｄとを互いに接続する。ＰＬＤ５４、ＰＩＣ５６、及びジッタフィルタ５２は、第２の出力４４ｋから第２の出力電源電圧を受ける。
【００２１】
第３の出力４４ｌはレギュレータ４４ｃと電気的に接続されており、第３の出力電源電圧を受ける。第３の出力４４ｌは、基板２２に設けられる配線パターン４６ｅを介してＤＡコンバータ５７及び５９と電気的に接続される。ＤＡコンバータ５７及び５９は、第３の出力４４ｌから第３の出力電源電圧を受ける。
【００２２】
電源回路４４は、第１〜第３の出力電源電圧それぞれが第１〜第３の所定の電圧値それぞれに近づくようフィードバック制御する制御回路を含む。ここで、第１〜第３の所定の電圧値は、第１〜第３の出力電源電圧それぞれの目標電圧値である。第１の出力電源電圧を制御する制御回路は抵抗素子４４ｄ及び４４ｅを含んでおり、これらの抵抗値は第１の所定の電圧値に応じて選択される。抵抗素子４４ｄ及び４４ｅは、第１の出力電源電圧を抵抗分圧した電圧をレギュレータ４４ａへ提供する。レギュレータ４４ａの内部では、抵抗分圧した電圧を参照して第１の出力電源電圧が第１の所定の電圧値に近づくように制御される。
【００２３】
第２の出力電源電圧を制御する制御回路は抵抗素子４４ｆ及び４４ｇを含んでおり、これらの抵抗値は第２の所定の電圧値に応じて選択される。抵抗素子４４ｆ及び４４ｇは、第２の出力電源電圧を抵抗分圧した電圧をレギュレータ４４ｂへ提供する。レギュレータ４４ｂの内部では、抵抗分圧した電圧を参照して第２の出力電源電圧が第２の所定の電圧値に近づくように制御される。
【００２４】
第３の出力電源電圧を制御する制御回路は抵抗素子４４ｈ及び４４ｉを含んでおり、これらの抵抗値は第３の所定の電圧値に応じて選択される。抵抗素子４４ｈ及び４４ｉは、第３の出力電源電圧を抵抗分圧した電圧をレギュレータ４４ｃへ提供する。レギュレータ４４ｃの内部では、抵抗分圧した電圧を参照して第３の出力電源電圧が第３の所定の電圧値に近づくように制御される。
【００２５】
マルチプレクサ４８は、ＢＧＡといった端子を有しており、基板２２の例えば裏面２２ｂのうち送信モジュール１２の近傍に実装される。マルチプレクサ４８は、配線４６ａを介して送信モジュール１２のリード端子４２と電気的に接続される。マルチプレクサ４８は、光トランシーバモジュール１の外部からコネクタ２０を介して送信信号をパラレル信号として受ける。このとき送信信号は、例えば１６ビット幅を有するようなパラレル信号である。マルチプレクサ４８は送信信号をパラレル信号からシリアル信号に変換する。マルチプレクサ４８は、シリアル信号に変換された送信信号を送信モジュール１２へ提供する。
【００２６】
デマルチプレクサ５０は、マルチプレクサ４８と同様にＢＧＡといった端子を有している。デマルチプレクサ５０は、基板２２の例えば裏面２２ｂのうち受信モジュール１４の近傍に実装される。デマルチプレクサ５０は、配線４６ｂを介して受信モジュール１４のリード端子６６と電気的に接続される。デマルチプレクサ５０は、受信モジュール１４から受信信号をシリアル信号として受ける。この受信信号は、受信モジュール１４が光ファイバ７６を介して光トランシーバモジュール１外部から受けた光信号を電気信号に変換したものである。デマルチプレクサ５０は、受信信号を例えば１６ビット幅を有するパラレル信号に変換する。デマルチプレクサ５０は、コネクタ２０を介して光トランシーバモジュール１外部へパラレル変換後の受信信号を提供する。
【００２７】
ＰＩＣ５６は、基板２２の例えば表面２２ａ上に実装される。ＰＩＣ５６は、多機能マイクロコンピュータといった半導体素子であり、演算素子、記憶素子、シリアル通信回路、Ａ／Ｄコンバータなどが１つのパッケージ内に収められている。ＰＩＣ５６はコネクタ２０を介して光トランシーバモジュール１外部から制御信号を受ける。制御信号は、通信速度の設定やリセット動作を外部から行うための信号である。ＰＩＣ５６は、送信モジュール１２に含まれるサーミスタからの温度信号、及び受光素子からの光量信号をＡ／Ｄコンバータに受ける。ＰＩＣ５６は、送信モジュール１２に含まれるペルチェ素子へＤＡコンバータ５７を介して発光素子の温度を制御するためのペルチェ電流を提供する。ＰＩＣ５６は、送信モジュール１２へＤＡコンバータ５９を介して駆動電流量を指示するための信号を提供する。なお、ＤＡコンバータ５７及び５９は、基板２２の例えば表面２２ａ上に実装される。
【００２８】
ＰＬＤ５４は、基板２２の例えば表面２２ａ上に実装される。ＰＬＤ５４は、ＰＩＣ５６のシリアル通信回路と電気的に接続されており、ＰＩＣ５６からの指示を受けてマルチプレクサ４８やデマルチプレクサ５０などの設定を行う。
【００２９】
ジッタフィルタ５２は、基板２２の例えば裏面２２ｂ上のうちコネクタ２０の近傍に実装される。ジッタフィルタ５２は、コネクタ２０を介して光トランシーバモジュール１外部から参照クロック信号を受ける。参照クロック信号は、マルチプレクサ４８において用いられるクロック周波数を含む信号である。参照クロック信号は、例えば６２２．０８ＭＨｚ、あるいは１５５．５２ＭＨｚといった周波数を有する。ジッタフィルタ５２は、参照クロック信号に含まれるジッタ雑音を除去する。ジッタ雑音とは、例えば位相や周波数などの断続的な変化といったものである。そして、ジッタフィルタ５２は、ジッタ雑音が除去された参照クロック信号をマルチプレクサ４８へ提供する。
【００３０】
また、光トランシーバモジュール１は、筐体２４及びキャップ２６をさらに備える。筐体２４は、基板２２を収容する。筐体２４は、アルミや銅などの導電性を有する材料からなり、光トランシーバモジュール１を外部から電気的に遮蔽する。あるいは、光トランシーバモジュール１を外部から電気的に遮蔽するための部材を筐体２４とは別に備えれば、筐体２４の材料は任意である。
【００３１】
筐体２４は、上部筐体７８及び下部筐体８０を有する。上部筐体７８は、基板２２に沿って伸びる上壁部８２と、上壁部８２の縁部に設けられた側壁部８４とを有する。下部筐体８０は、基板２２に沿って伸びる底壁部８６と、底壁部８６の縁部に設けられた側壁部８８とを有する。底壁部８６のコネクタ２０に対応する部分は、貫通されて開口部９０とされている。
【００３２】
キャップ２６は、発光モジュール１２のファイバ接続部３２を被覆するように設けられた円筒状の部材である。キャップ２６は、その軸方向に沿って分割され、上部キャップ片９６及び下部キャップ片９８を有する。上部キャップ片９６は、上部筐体７８の側壁部８４の送信モジュール１２に対応する部分に上部筐体７８と一体に設けられる。これに対し、下部キャップ片９８は、筐体２４とは別個に設けられる。下部キャップ片９８は、上部筐体７８と下部筐体８０との間で挟持されるための基端部１００を有する。下部キャップ片９８は、基端部１００によって上部筐体７８と下部筐体８０との間に固定される。
【００３３】
上部筐体７８は、ファイバ支持部１０６を有する。ファイバ支持部１０６は、受光モジュール１４に接続される光コネクタプラグ７０から伸びる光ファイバ７６を支持する。ファイバ支持部１０６は、上部筐体７８の側壁部８４の受信モジュール１４に対応する部分に上部筐体７８と一体に設けられる。
【００３４】
上部筐体７８には、基板２２がネジ１１２によって固定される。また、上部筐体７８と下部筐体８０とは、ネジ１１４を用いて組み付けられる。
【００３５】
上記した光トランシーバモジュール１の動作を説明する。光トランシーバモジュール１外部からコネクタ２０を介して電源回路４４に入力電源電圧が供給される。入力電源電圧は、第１のレギュレータ４４ａ、第２のレギュレータ４４ｂ、及び第３のレギュレータ４４ｃそれぞれに供給される。
【００３６】
第１のレギュレータ４４ａは、第１の出力電源電圧を生成する。このとき、制御回路に含まれる抵抗素子４４ｄ及び４４ｅによって第１の出力電源電圧が抵抗分圧され、分圧された電圧が第１のレギュレータ４４ａにフィードバックされる。第１のレギュレータ４４ａは分圧された電圧を参照して、第１の出力電源電圧が第１の所定の電圧値に近づくように調整する。こうして、第１の所定の電圧値を有する第１の出力電源電圧が電源回路４４の第１の出力４４ｊから提供される。第１の出力電源電圧は、配線パターン４６ｃを介してマルチプレクサ４８及びデマルチプレクサ５０に提供される。なお、第１の出力電源電圧は、第１の所定の電圧値を電源電圧値とする他の回路にも提供できる。
【００３７】
第２のレギュレータ４４ｂも第１のレギュレータ４４ａと同様にして、第２の所定の電圧値を有する第２の出力電源電圧を生成する。第２の出力電源電圧は、電源回路４４の第２の出力４４ｋから配線パターン４６ｄを介してＰＬＤ５４、ＰＩＣ５６、及びジッタフィルタ５２に提供される。なお、第２の出力電源電圧は、第２の所定の電圧値を電源電圧値とする他の回路にも提供できる。
【００３８】
第３のレギュレータ４４ｃも第１のレギュレータ４４ａと同様にして、第３の所定の電圧値を有する第３の出力電源電圧を生成する。第３の出力電源電圧は、電源回路４４の第３の出力４４ｌから配線パターン４６ｅを介してＤＡコンバータ５７及び５９に提供される。なお、第３の出力電源電圧は、第３の所定の電圧値を電源電圧値とする他の回路にも提供できる。
【００３９】
光トランシーバモジュール１外部からコネクタ２０を介してジッタフィルタ５２へ、参照クロック信号が提供される。ジッタフィルタ５２は、この参照クロック信号に含まれるジッタ雑音を除去し、ジッタ雑音を除去した参照クロック信号をマルチプレクサ４８に提供する。
【００４０】
光トランシーバモジュール１外部からコネクタ２０を介してマルチプレクサ４８へ、送信信号がパラレル信号として提供される。マルチプレクサ４８は、送信信号をシリアル信号に変換して送信モジュール１２へ提供する。送信モジュール１２は、送信信号を電気信号から光信号へ変換し、光ファイバ５８を介して光トランシーバモジュール１外部へ提供する。
【００４１】
光トランシーバモジュール１外部から光ファイバ７６を介して受信モジュール１４へ、受信信号が光信号として提供される。受信モジュール１４は、受信信号を光信号から電気信号に変換し、デマルチプレクサ５０へ提供する。デマルチプレクサ５０は、受信信号をシリアル信号からパラレル信号に変換し、コネクタ２０を介して光トランシーバモジュール１外部へ提供する。
【００４２】
本実施形態による光トランシーバモジュール１によって得られる効果について説明する。最近の光トランシーバモジュールは高速化されているので、マルチプレクサ、デマルチプレクサといった半導体素子の内部回路は高速に動作している。このように高速動作する回路にとって、電源電圧の変動は、信号波形の劣化や半導体素子の機能低下などをもたらす原因となる。そして、光信号波形の歪みや光トランシーバモジュールの機能停止といった悪影響を及ぼす。
【００４３】
一般に光トランシーバモジュールは基板上に実装されるため、光トランシーバモジュールの近傍には高周波回路やスイッチング回路といったノイズ源が存在している。従来の光トランシーバモジュールでは、モジュール内部の回路に供給される電源電圧は光トランシーバモジュール１の外部から供給されるので、電源と光トランシーバモジュール１との間の配線を高周波回路やスイッチング回路の近くに設けることとなる。このため、これらのノイズ源から電源に対しノイズが重畳され、モジュール内部の回路に供給される電源電圧が変動する要因となっていた。
【００４４】
これに対し、本実施形態による光トランシーバモジュール１では、基板２２上に電源回路４４を備え、電源回路４４からの第１〜第３の出力電源電圧は制御回路によって第１〜第３の所定の電圧値に近づくよう制御される。これによって、第１及び第２の回路に供給される第１の出力電源電圧、及び第３の回路に供給される第２及び第３の出力電源電圧は光トランシーバモジュール１外部の変動要因に殆ど影響されないので、第１〜第３の回路に供給される電源の電圧変動を低く抑えることができる。
【００４５】
（第２の実施の形態）
図４は、本発明による光トランシーバモジュールの第２実施形態の構成を示す第１のブロック図である。図４を参照すると、光トランシーバモジュール２は、基板２５０、電源部２０１といった電源回路、及びコネクタ２１７を備える。電源部２０１及びコネクタ２１７は、基板２５０上に実装される。電源部２０１は、第１のレギュレータ２２１、第２のレギュレータ２２２、及び第３のレギュレータ２２３を有する。また、電源部２０１は、入力２０１ａ、第１の出力２０１ｂ、第２の出力２０１ｃ、及び第３の出力２０１ｄを有する。入力２０１ａは、コネクタ２１７を介して外部電源１０１と電気的に接続される。外部電源１０１は、光トランシーバモジュール２の外部、例えば光トランシーバモジュール２が実装される基板上に設けられる。また、入力２０１ａは、第１のレギュレータ２２１、第２のレギュレータ２２２、及び第３のレギュレータ２２３それぞれと電気的に接続される。
【００４６】
第１のレギュレータ２２１は、入力２２１ａ及び出力２２１ｂを有する。入力２２１ａは、電源部２０１の入力２０１ａと電気的に接続される。出力２２１ｂは、電源部２０１の第１の出力２０１ｂと電気的に接続される。これと同様に、第２のレギュレータ２２２は、入力２２２ａ及び出力２２２ｂを有する。入力２２２ａは、電源部２０１の入力２０１ａと電気的に接続される。出力２２２ｂは、電源部２０１の第２の出力２０１ｃと電気的に接続される。第３のレギュレータ２２３は、入力２２３ａ及び出力２２３ｂを有する。入力２２３ａは、電源部２０１の入力２０１ａと電気的に接続される。出力２２３ｂは、電源部２０１の第３の出力２０１ｄと電気的に接続される。
【００４７】
外部電源１０１は入力電源電圧ＶＩを生成し、入力電源電圧ＶＩを第１のレギュレータ２２１、第２のレギュレータ２２２、第３のレギュレータ２２３へ提供する。第１のレギュレータ２２１は、入力電源電圧ＶＩから第１の出力電源電圧ＶＯ１を生成し、第１の出力電源電圧ＶＯ１を電源部２０１の第１の出力２０１ｂへ提供する。同様に、第２のレギュレータ２２２は、入力電源電圧ＶＩから第２の出力電源電圧ＶＯ２を生成し、第２の出力電源電圧ＶＯ２を電源部２０１の第２の出力２０１ｃへ提供する。第３のレギュレータ２２３は、入力電源電圧ＶＩから第３の出力電源電圧ＶＯ３を生成し、第３の出力電源電圧ＶＯ３を電源部２０１の第３の出力２０１ｄへ提供する。
【００４８】
光トランシーバモジュール２は、マルチプレクサ２０２といった第１の回路、デマルチプレクサ２０３といった第２の回路を備える。さらに、光トランシーバモジュール２は、第３の回路を備える。第３の回路は、ＡＰＣ（Ａｕｔｏ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）回路２０４、ＡＴＣ（Ａｕｔｏ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｎｔｒｏｌ）回路２０５、ＰＩＣ２０６、ＰＬＤ２０７、ジッタフィルタ２０８、及びＩＣ２０９を含む回路である。ＩＣ２０９は、例えば第１実施形態におけるＤＡコンバータといった半導体素子である。第１〜第３の回路は、全て基板２５０上に実装される。
【００４９】
電源部２０１の第１の出力２０１ｂは、マルチプレクサ２０２及びデマルチプレクサ２０３それぞれと電気的に接続される。そして、第１の出力２０１ｂからマルチプレクサ２０２及びデマルチプレクサ２０３それぞれへ、第１の出力電源電圧ＶＯ１が提供される。第１の出力電源電圧ＶＯ１は、例えば１．８Ｖといった第１の所定の電圧値を有する。
【００５０】
電源部２０１の第２の出力２０１ｃは、ＡＰＣ回路２０４、ＡＴＣ回路２０５、ＰＩＣ２０６、ＰＬＤ２０７、及びジッタフィルタ２０８それぞれと電気的に接続される。そして、第２の出力２０１ｃからＡＰＣ回路２０４、ＡＴＣ回路２０５、ＰＩＣ２０６、ＰＬＤ２０７、及びジッタフィルタ２０８それぞれへ第２の出力電源電圧ＶＯ２が提供される。第２の出力電源電圧ＶＯ２は、例えば３．３Ｖといった第２の所定の電圧値を有する。
【００５１】
電源部２０１の第３の出力２０１ｄは、ＩＣ２０９と電気的に接続される。そして、第３の出力２０１ｄからＩＣ２０９へ、第３の出力電源電圧ＶＯ３が提供される。第３の出力電源電圧ＶＯ３は、例えば５．０Ｖといった第３の所定の電圧値を有する。なお、ＩＣ２０９は、例えば第１実施形態におけるＤＡコンバータを指す。
【００５２】
図５は、図４に示した電源部２０１の内部回路を示す回路図である。図５を参照して、１つのレギュレータＵ１と、その周辺回路について説明する。なお、図５に示すレギュレータＵ１は、図４に示した第１のレギュレータ２２１、第２のレギュレータ２２２、及び第３のレギュレータ２２３に共通の構成を有する。
【００５３】
図５を参照すると、レギュレータＵ１は、入力端子ｂ〜ｆ及びｈ〜ｊを有する。また、レギュレータＵ１は、出力端子ａ及びｇを有する。レギュレータＵ１は、入力電源電圧ＶＩを入力端子ｂに受ける。そして、レギュレータＵ１は、入力電源電圧ＶＩから出力電源電圧ＶＯを生成して出力端子ｇから出力する。この出力電源電圧ＶＯは、図４に示した光トランシーバモジュール２における第１の出力電源電圧ＶＯ１、第２の出力電源電圧ＶＯ２、及び第３の出力電源電圧ＶＯ３となる。なお、レギュレータＵ１の内部構成については後述する。
【００５４】
レギュレータＵ１の入力端子ｂは、ノードＮ１と電気的に接続される。入力端子ｃは、ノードＮ２と電気的に接続される。入力端子ｄは、ノードＮ３と電気的に接続される。入力端子ｅは、ノードＮ４と電気的に接続される。出力端子ｇは、ノードＮ５と電気的に接続される。出力端子ａと入力端子ｆとは、インダクタＬ１を介して互いに電気的に接続される。インダクタＬ１は、入力電源電圧ＶＩをフィルタリングするために用いられる。
【００５５】
図５に示す回路は、端子Ｅ１及び端子Ｅ２を有する。これらの端子は、図４に示した第１のレギュレータ２２１の入力２２１ａ、第２のレギュレータ２２２の入力２２２ａ、及び第３のレギュレータ２２３の入力２２３ａに対応する。すなわち、端子Ｅ１及びＥ２は、電源部２０１の入力２０１ａ、及びコネクタ２１７を介して外部電源１０１と電気的に接続される。そして、端子Ｅ１及びＥ２には端子Ｅ１側を正として入力電源電圧ＶＩが供給される。
【００５６】
端子Ｅ１は、ノードＮ１を介してレギュレータＵ１の入力端子ｂに電気的に接続される。端子Ｅ２は、レギュレータＵ１の入力端子ｊに電気的に接続される。そして、入力端子ｂと入力端子ｊとの間には入力電源電圧ＶＩが供給される。また、端子Ｅ２は、ＧＮＤ電位端Ｇ１に接続されてＧＮＤ電位とされる。
【００５７】
端子Ｅ１と端子Ｅ２との間には、ノイズ除去のためのコンデンサＣ１が接続される。コンデンサＣ１としては、例えば容量１０μＦ、耐圧６．３Ｖといったコンデンサが用いられる。また、端子Ｅ１と端子Ｅ２との間には、抵抗素子Ｒ４及びコンデンサＣ６が直列に接続される。そして、抵抗素子Ｒ４とコンデンサＣ６との接続部分は、ノードＮ２を介してレギュレータＵ１の入力端子ｃに電気的に接続される。また、抵抗素子Ｒ４とコンデンサＣ６との接続部分は、ジャンパーピンＪＰ１の一接点に接続されており、ジャンパーピンＪＰ１の他の接点はＧＮＤ電位端Ｇ２に電気的に接続される。レギュレータＵ１の入力端子ｃに、入力電源電圧ＶＩ及びＧＮＤ電位のどちらを提供するかがジャンパーピンＪＰ１の状態によって選択される。こうして選択された電位は、レギュレータＵ１の駆動／非駆動を示すシャットダウン信号ＳＳとしてレギュレータＵ１に用いられる。なお、抵抗素子Ｒ４としては、例えば抵抗値１ＭΩといった抵抗素子が用いられる。また、コンデンサＣ６としては、例えば容量０．０４７μＦといったコンデンサが用いられる。
【００５８】
また、端子Ｅ２は、抵抗素子Ｒ６及びノードＮ４を介してレギュレータＵ１の入力端子ｅに電気的に接続される。レギュレータＵ１は、レギュレータＵ１内部で用いられるクロック周波数を抵抗素子Ｒ６の抵抗値に応じて決定する。レギュレータＵ１の入力端子ｅは、抵抗素子Ｒ６によって生成されたクロック選択信号ＳＣを受ける。抵抗素子Ｒ６としては、例えば抵抗値６２ｋΩといった抵抗素子が用いられる。
【００５９】
図５に示す回路は、端子Ｅ３をさらに有する。端子Ｅ３には、光トランシーバモジュール２の外部より同期用クロック信号ＳＳＹＮＣが提供される。端子Ｅ３は、ノードＮ３を介してレギュレータＵ１の入力端子ｄに電気的に接続される。また、端子Ｅ３は、ジャンパーピンＪＰ２の一接点に電気的に接続される。この接点は、他の２つの接点のいずれかに電気的に接続されるか、あるいはどちらにも接続されない。他の２つの接点のうちの一方の接点は、ＧＮＤ電位端Ｇ３に電気的に接続される。他方の接点は、端子Ｅ１に電気的に接続される。すなわち、レギュレータＵ１の入力端子ｄには、モード信号ＳＭとして、ジャンパーピンＪＰ２の状態によって入力電源電圧ＶＩ、ＧＮＤ電位、及び同期用クロック信号ＳＳＹＮＣのうちのいずれか１つが提供される。モード信号ＳＭが入力電源電圧ＶＩを示す場合、レギュレータＵ１は、レギュレータＵ１内部で使用されるクロック周波数を変化させる。モード信号ＳＭがＧＮＤ電位を示す場合、レギュレータＵ１は、クロック周波数を固定する。モード信号ＳＭが同期用クロック信号ＳＳＹＮＣを示す場合、レギュレータＵ１は、クロック周波数として同期用クロック信号ＳＳＹＮＣの周波数を用いる。
【００６０】
図５に示す回路は、端子Ｅ４及びＥ５をさらに有する。端子Ｅ４は、ノードＮ５を介してレギュレータＵ１の出力端子ｇに電気的に接続される。端子Ｅ５は、ＧＮＤ電位端Ｇ４に電気的に接続される。すなわち、端子Ｅ４と端子Ｅ５との間にはレギュレータＵ１の出力端子ｇから出力電源電圧ＶＯが提供される。なお、ＧＮＤ電位端Ｇ１〜Ｇ４は、互いに電気的に接続されている。
【００６１】
端子Ｅ４とＧＮＤ電位端Ｇ１との間にはノイズ除去用のコンデンサＣ２及びＣ７が並列に接続される。コンデンサＣ７としては、例えば容量１．０μＦ、耐圧６．３Ｖといったコンデンサが用いられる。コンデンサＣ２としては、例えば容量２２μＦ、耐圧６．３Ｖといったコンデンサが用いられる。また、端子Ｅ４とＧＮＤ電位端Ｇ１との間には、抵抗素子Ｒ１及びＲ２が直列に接続される。図１に示した抵抗素子抵抗素子Ｒ１及びＲ２としては、例えばそれぞれ抵抗値３４０ｋΩ、２００ｋΩといった抵抗素子が用いられる。
【００６２】
また、直列に接続された抵抗素子Ｒ１とＲ２との間の接続部分は、レギュレータＵ１の入力端子ｈに電気的に接続される。すなわち、入力端子ｈには、出力電源電圧ＶＯが抵抗素子Ｒ１及びＲ２によって抵抗分圧されて生成されたフィードバック電圧ＶＦＢが提供される。また、抵抗素子Ｒ１及びＲ２の接続部分は、直列に接続された抵抗素子Ｒ５及びコンデンサＣ３を介して端子Ｅ４に電気的に接続される。抵抗素子Ｒ５としては、例えば抵抗値２．２ｋΩといった抵抗素子が用いられる。コンデンサＣ３としては、例えば容量２２０ｐＦといったコンデンサが用いられる。
【００６３】
また、抵抗素子Ｒ１及びＲ２の接続部分は、直列に接続されたコンデンサＣ４及び抵抗素子Ｒ３を介してレギュレータＵ１の入力端子ｉに電気的に接続される。そして、入力端子ｉには電圧値ＶＣが提供される。コンデンサＣ４としては、例えば容量３３０ｐＦといったコンデンサが用いられる。抵抗素子Ｒ４としては、例えば抵抗値１５ｋΩといった抵抗素子が用いられる。
【００６４】
図６は、図５に示したレギュレータＵ１の内部構成を示すブロック図である。また、図６には、図５に示した素子のうち抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ５、及びコンデンサＣ３、Ｃ４も示されている。
【００６５】
レギュレータＵ１は、シャットダウン部Ｕ１１、切替部Ｕ１２、オシレータ部Ｕ１３、第１の出力生成部Ｕ１４、第２の出力生成部Ｕ１５、判定部Ｕ１６、誤差生成部Ｕ１７、及び基準電圧生成部Ｕ１８を備える。
【００６６】
シャットダウン部Ｕ１１は、レギュレータＵ１の駆動／非駆動を制御するための要素である。シャットダウン部Ｕ１１は、入力Ｕ１１ａ及びＵ１１ｂ、並びに出力Ｕ１１ｃを有する。入力Ｕ１１ａはレギュレータＵ１の入力端子ｂを介してノードＮ１に電気的に接続される。入力Ｕ１１ａは、ノードＮ１から入力電源電圧ＶＩを受ける。また、入力Ｕ１１ｂはレギュレータＵ１の入力端子ｃを介してノードＮ２に電気的に接続される。入力Ｕ１１ｂは、ノードＮ２からシャットダウン信号ＳＳを受ける。シャットダウン部Ｕ１１は、レギュレータＵ１の駆動／非駆動、すなわち入力Ｕ１１ａに受けた入力電源電圧ＶＩを出力Ｕ１１ｃから提供するか否かを入力Ｕ１１ｂに受けたシャットダウン信号ＳＳに基づいて決定する。
【００６７】
判定部Ｕ１６は、第１の出力生成部Ｕ１４及び第２の出力生成部Ｕ１５のどちらにおいて出力電源電圧ＶＯを生成するかを入力電源電圧ＶＩの大きさに基づいて判定するための要素である。判定部Ｕ１６は、入力Ｕ１６ａ及びＵ１６ｂ、並びに出力Ｕ１６ｃを有する。入力Ｕ１６ａはレギュレータＵ１の入力端子ｂを介してノードＮ１に電気的に接続される。入力Ｕ１６ａは、ノードＮ１から入力電源電圧ＶＩを受ける。また、入力Ｕ１６ｂはレギュレータＵ１の入力端子ｈを介して抵抗素子Ｒ１とＲ２との間の接続部分に電気的に接続される。入力Ｕ１６ｂは、フィードバック電圧ＶＦＢを受ける。
【００６８】
判定部Ｕ１６は、入力電源電圧ＶＩの電圧値の絶対値と所定の電圧値の絶対値との大小を比較する比較回路を含んでいる。ここで、所定の電圧値はレギュレータＵ１において生成される出力電源電圧ＶＯの目標電圧値である。所定の電圧値は、図４に示した第１のレギュレータ２２１、第２のレギュレータ２２２、及び第３のレギュレータ２２３のそれぞれに対し、第１〜第３の所定の電圧値それぞれが設定される。判定部Ｕ１６は、所定の電圧値に近づくように制御された出力電源電圧ＶＯを比較に用いる。具体的には、フィードバック電圧ＶＦＢの電圧値に一定値を乗じた値と入力電源電圧ＶＩとの大小を比較する。
【００６９】
判定部Ｕ１６における大小比較の結果、入力電源電圧ＶＩの電圧値の絶対値が所定の電圧値の絶対値よりも大きい場合には、判定部Ｕ１６は第１の出力生成部Ｕ１４に出力電源電圧ＶＯを生成させると判定する。また、入力電源電圧ＶＩの電圧値の絶対値が所定の電圧値の絶対値よりも小さい場合には、判定部Ｕ１６は第２の出力生成部Ｕ１５に出力電源電圧ＶＯを生成させると判定する。そして判定信号を出力Ｕ１６ｃから切替部Ｕ１２へ提供する。
【００７０】
切替部Ｕ１２は、判定部Ｕ１６における比較結果に基づいて生成された判定信号に基づき、第１の出力生成部Ｕ１４及び第２の出力生成部Ｕ１５のいずれか一方に入力電源電圧ＶＩを供給する切替回路を含んでいる。切替部Ｕ１２は、入力Ｕ１２ａ及びＵ１２ｂ、並びに出力Ｕ１２ｃ及びＵ１２ｄを有する。入力Ｕ１２ａはシャットダウン部Ｕ１１の出力Ｕ１１ｃに電気的に接続される。入力Ｕ１２ａは、シャットダウン部Ｕ１１から入力電源電圧ＶＩを受ける。入力Ｕ１２ｂは、判定部Ｕ１６の出力Ｕ１６ｃに電気的に接続される。入力Ｕ１２ｂは、判定部Ｕ１６から判定信号を受ける。出力Ｕ１２ｃは、第１の出力生成部Ｕ１４に電気的に接続される。出力Ｕ１２ｄは、第２の出力生成部Ｕ１５に電気的に接続される。切替部Ｕ１２は、判定信号に基づいて出力Ｕ１２ｃ及びＵ１２ｄのいずれか一方と入力Ｕ１２ａとを電気的に互いに接続する。
【００７１】
オシレータ部Ｕ１３は、第１の出力生成部Ｕ１４及び第２の出力生成部Ｕ１５へ提供するクロック信号ＣＬを生成するための要素である。オシレータ部Ｕ１３は、入力Ｕ１３ａ及び出力Ｕ１３ｂを有する。入力Ｕ１３ａはレギュレータＵ１の入力端子ｅを介してノードＮ４に電気的に接続される。入力Ｕ１３ａは、ノードＮ４からクロック選択信号ＳＣを受ける。オシレータ部Ｕ１３は、クロック選択信号ＳＣに基づいたクロック周波数を有するクロック信号ＣＬを生成する。オシレータ部Ｕ１３は、出力Ｕ１３ｂから第１の出力生成部Ｕ１４及び第２の出力生成部Ｕ１５へクロック信号ＣＬを提供する。
【００７２】
誤差生成部Ｕ１７は、出力電源電圧ＶＯが抵抗素子Ｒ１及びＲ２によって抵抗分圧された電圧値と、基準電圧ＶＲＥＦの電圧値との差を求めるための部分である。誤差生成部Ｕ１７は、抵抗素子Ｒ１及びＲ２とともに出力電源電圧ＶＯを所定の電圧値に近づけるように制御するための制御回路Ｂを構成する。誤差生成部Ｕ１７は、入力Ｕ１７ａ及びＵ１７ｂ、並びに出力Ｕ１７ｃを有する。入力Ｕ１７ａは、基準電圧生成部Ｕ１８に電気的に接続される。入力Ｕ１７は、基準電圧生成部Ｕ１８から基準電圧ＶＲＥＦを受ける。ここで、基準電圧ＶＲＥＦは基準電圧生成部Ｕ１８において生成され、出力電源電圧ＶＯの電圧値が所定の電圧値に近づくように定められた一定の電圧値を有する。入力Ｕ１７ｂは、レギュレータＵ１の入力端子ｈを介して抵抗素子Ｒ１とＲ２との間の接続部分に電気的に接続される。入力Ｕ１７ｂは、フィードバック電圧ＶＦＢを受ける。誤差生成部Ｕ１７は、フィードバック電圧ＶＦＢの電圧値と基準電圧ＶＲＥＦの電圧値との差を示す誤差電圧ＶＥを生成し、出力Ｕ１７ｃから第１の出力生成部Ｕ１４及び第２の出力生成部Ｕ１５へ提供する。
【００７３】
ここで、抵抗素子Ｒ１とＲ２との間の接続部分とノードＮ５との間には、コンデンサＣ３及び抵抗素子Ｒ５が直列に接続される。また、抵抗素子Ｒ１とＲ２との間の接続部分とレギュレータＵ１の入力端子ｉとの間には、コンデンサＣ４及び抵抗素子Ｒ３が直列に接続される。レギュレータＵ１の入力端子ｉは、レギュレータＵ１の内部において誤差生成部Ｕ１７の出力Ｕ１７ｃに電気的に接続される。このように設けられるコンデンサＣ３及びＣ４、並びに抵抗素子Ｒ３及びＲ５は、制御回路Ｂの位相を補償する位相補償回路Ｆを構成する。
【００７４】
第１の出力生成部Ｕ１４及び第２の出力生成部Ｕ１５は、入力電源電圧ＶＩに基づいて出力電源電圧ＶＯを生成するための部分である。第１の出力生成部Ｕ１４及び第２の出力生成部Ｕ１５のうちどちらが出力電源電圧ＶＯを生成するかは、判定部Ｕ１６及び切替部Ｕ１２によって制御される。
【００７５】
第１の出力生成部Ｕ１４は、入力Ｕ１４ａ及び入力Ｕ１４ｂ、並びに出力Ｕ１４ｃを有する。入力Ｕ１４ａは、切替部Ｕ１２の出力Ｕ１２ｃに電気的に接続される。入力Ｕ１４ｂは、誤差生成部Ｕ１７の出力Ｕ１７ｃに電気的に接続される。第１の出力生成部Ｕ１４は、入力Ｕ１４ａに受けた入力電源電圧ＶＩをスイッチングすることによって出力電源電圧ＶＯを生成する。このとき、第１の出力生成部Ｕ１４は、入力１４ｂに受けた誤差電圧ＶＥが小さくなるように出力電源電圧ＶＯを生成する。ここで、誤差電圧ＶＥを小さくするには、フィードバック電圧ＶＦＢを基準電圧ＶＲＥＦに近づける。フィードバック電圧ＶＦＢは出力電源電圧ＶＯ、抵抗素子Ｒ１及びＲ２によって決まるので、抵抗素子Ｒ１及びＲ２の抵抗値を選択することにより、所望の出力電源電圧ＶＯが得られる。第１の出力生成部Ｕ１４は、出力電源電圧ＶＯを出力Ｕ１４ｃからレギュレータＵ１の出力端子ｇに提供する。
【００７６】
第２の出力生成部Ｕ１５は、入力Ｕ１５ａ及び入力Ｕ１５ｂ、並びに出力Ｕ１５ｃを有する。入力Ｕ１５ａは、切替部Ｕ１２の出力Ｕ１２ｄに電気的に接続される。入力Ｕ１５ｂは、誤差生成部Ｕ１７の出力Ｕ１７ｃに電気的に接続される。第２の出力生成部Ｕ１５は、第１の出力生成部Ｕ１４と同様に出力電源電圧ＶＯを生成し、出力Ｕ１５ｃからレギュレータＵ１の出力端子ｇに提供する。
【００７７】
上記した第１の出力生成部Ｕ１４は、所定の電圧値よりも大きい電圧値を有する入力電源電圧ＶＩから所定の電圧値を有する出力電源電圧ＶＯを生成する第１の生成回路として機能する。第２の出力生成部Ｕ１５は、所定の電圧値よりも小さい電圧値を有する入力電源電圧ＶＩから所定の電圧値を有する出力電源電圧ＶＯを生成する第２の生成回路として機能する。第１出力生成部Ｕ１４及び第２の出力生成部Ｕ１５は、電源生成回路Ａを構成する。
【００７８】
電源生成回路Ａは、入力ｋ、ｌを有する。入力ｌはオシレータ部Ｕ１３の出力Ｕ１３ｂと電気的に接続されており、オシレータ部Ｕ１３からクロック信号ＣＬを受ける。第１の出力生成部Ｕ１４及び第２の出力生成部Ｕ１５は、クロック信号ＣＬのクロック周波数に基づいてスイッチングを行う。また、電源生成回路Ａは、ノードＮ３からレギュレータＵ１の入力端子ｄを介してモード信号ＳＭを入力ｋに受ける。第１の出力生成部Ｕ１４及び第２の出力生成部Ｕ１５は、モード信号ＳＭに応じたクロック周波数をスイッチングに用いる。
【００７９】
図７は、本実施形態による光トランシーバモジュール２の構成を示す第２のブロック図である。図７では、電源系統に関する図示は省略している。図７を参照すると、光トランシーバモジュール２は、受信部Ｒ、送信部Ｓ、及びコネクタ２１７を有する。これらは全て、図４に示した基板２５０上に実装される。
【００８０】
受信部Ｒは、デマルチプレクサ２０３及び受光モジュール２１２を有する。受光モジュール２１２は、受光素子２１２ａを含む。受光素子２１２ａは、光ファイバ２１０から光信号Ｌ１を受ける。そして、受光素子２１２ａは光信号Ｌ１を電気信号である受信信号Ｓ１に変換する。受信信号Ｓ１には、例えば１６ビット単位のデータが含まれる。受光素子２１２ａは、受信信号Ｓ１をデマルチプレクサ２０３へ提供する。
【００８１】
デマルチプレクサ２０３は、増幅部２０３ａ、クロック再生部２０３ｂ、分周器２０３ｃ、タイミングジェネレータ２０３ｅ、及びシリアル／パラレル変換部２０３ｄを有する。受光素子２１２ａから提供された受信信号Ｓ１は、増幅部２０３ａにおいて増幅され、増幅された受信信号Ｓ２となる。増幅された受信信号Ｓ２はクロック再生部２０３ｂに提供される。クロック再生部２０３ｂは、受信信号Ｓ２のクロック周波数を検出する。クロック再生部２０３ｂは、検出したクロック周波数を含むクロック信号Ｓ５を分周器２０３ｃへ提供する。また、クロック再生部２０３ｂは、受信信号Ｓ２をシリアル／パラレル変換部２０３ｄへ提供する。
【００８２】
分周器２０３ｃは、クロック信号Ｓ５に含まれるクロック周波数を分周することにより、受信信号Ｓ２をシリアル／パラレル変換する際に必要なクロック周波数を有するクロック信号Ｓ６を生成する。分周器２０３ｃは、クロック信号Ｓ６をタイミングジェネレータ２０３ｅへ提供する。タイミングジェネレータ２０３ｅは、受信信号Ｓ２に含まれる例えば１６ビット単位のデータを１ビットずつ個別に抽出するタイミングを示す信号Ｓ７をクロック信号Ｓ６に基づいて生成する。
【００８３】
シリアル／パラレル変換部２０３ｄは、クロック再生部２０３ｂから受信信号Ｓ２を受ける。また、シリアル／パラレル変換部２０３ｄは、タイミングジェネレータ２０３ｅから信号Ｓ７を受ける。シリアル／パラレル変換部２０３ｄは、信号Ｓ７が示すタイミングに基づいて、受信信号Ｓ２をシリアル／パラレル変換する。すなわち、受信信号Ｓ２に含まれる例えば１６ビット単位のデータを１ビットずつ個別に抽出し、１６ビット幅を有するパラレル信号である受信信号Ｓ４を生成する。シリアル／パラレル変換部２０３ｄは、受信信号Ｓ４をコネクタ２１７を介して光トランシーバモジュール２外部へ提供する。
【００８４】
送信部Ｓは、マルチプレクサ２０２、発光モジュール２１３、ジッタフィルタ２０８、ＡＰＣ回路２０４、及びＡＴＣ回路２０５を有する。マルチプレクサ２０２は、フリップフロップ部２０２ａ、パラレル／シリアル変換部２０２ｂ、記憶部２０２ｃ、分周器２０２ｄ、高周波生成部２０２ｅ、及びタイミングジェネレータ２０２ｆを有する。
【００８５】
記憶部２０２ｃは、光トランシーバモジュール２外部からコネクタ２１７を介して送信信号Ｓ８を受ける。送信信号Ｓ８はパラレル信号であり、例えば１６ビット幅を有する。記憶部２０２ｃは、分周器２０２ｄから分周クロック信号Ｓ１２を受ける。記憶部２０２ｃは、分周クロック信号Ｓ１２（後述）に基づくタイミングで送信信号Ｓ８を取り込む。記憶部２０２ｃは、送信信号Ｓ８を一旦記憶した後、送信信号Ｓ８をパラレル／シリアル変換部２０２ｂへ提供する。
【００８６】
ジッタフィルタ２０８は、光トランシーバモジュール２外部からコネクタ２１７を介して参照クロック信号Ｓ９を受ける。参照クロック信号Ｓ９は、例えば６２２．０８ＭＨｚといった周波数を有する。ジッタフィルタ２０８は、参照クロック信号Ｓ９に含まれるジッタ雑音を除去し、ジッタ雑音が除去された参照クロック信号Ｓ１０をマルチプレクサ２０２へ提供する。
【００８７】
マルチプレクサ２０２内部において、高周波生成部２０２ｅが参照クロック信号Ｓ１０を受ける。高周波生成部２０２ｅはＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を有しており、参照クロック信号Ｓ１０から高周波クロック信号Ｓ１１を生成する。高周波クロック信号Ｓ１１の周波数は、送信信号Ｓ８のビット幅に応じて決定される。例えば、送信信号Ｓ８が１６ビット幅である場合、高周波クロック信号Ｓ１１の周波数は参照クロック信号Ｓ１０の周波数の１６倍に決定される。高周波生成部２０２ｅは、高周波クロック信号Ｓ１１を分周器２０２ｄ、パラレル／シリアル変換部２０２ｂ、及びフリップフロップ部２０２ａへ提供する。
【００８８】
分周器２０２ｄは、高周波生成部２０２ｅから高周波クロック信号Ｓ１１を受ける。分周器２０２ｄは、高周波クロック信号Ｓ１１を分周することにより分周クロック信号Ｓ１２を生成する。分周クロック信号Ｓ１２の周波数は、送信信号Ｓ８に含まれる信号の数に応じて決定される。例えば、送信信号Ｓ８に含まれる信号数が１６個である場合、分周クロック信号Ｓ１２の周波数は高周波クロック信号Ｓ１１の周波数の１／１６に決定される。分周器２０２ｄは、分周クロック信号Ｓ１２を記憶部２０２ｃ及びタイミングジェネレータ２０２ｆへ提供する。
【００８９】
タイミングジェネレータ２０２ｆは、分周器２０２ｄから分周クロック信号Ｓ１２を受ける。タイミングジェネレータ２０２ｆは、分周クロック信号Ｓ１２に基づいてクロック信号Ｓ１８を生成する。クロック信号Ｓ１８は、トランシーバモジュール２へ送信信号Ｓ８を提供するモジュール外部の回路が参照するためのクロック信号である。タイミングジェネレータ２０２ｆは、コネクタ２１７を介して光トランシーバモジュール２外部へクロック信号Ｓ１８を提供する。
【００９０】
パラレル／シリアル変換部２０２ｂは、記憶部２０２ｃから送信信号Ｓ８を受ける。また、パラレル／シリアル変換部２０２ｂは、高周波生成部２０２ｅから高周波クロック信号Ｓ１１を受ける。パラレル／シリアル変換部２０２ｂは、パラレル信号である送信信号Ｓ８をシリアル信号へ変換する。すなわち、パラレル／シリアル変換部２０２ｂは、例えば１６ビット単位のデータを含むシリアル信号である送信信号Ｓ９を生成する。このとき、パラレル／シリアル変換部２０２ｂは、高周波クロック信号Ｓ１１を用いる。パラレル／シリアル変換部２０２ｂは、シリアル信号に変換された送信信号Ｓ９をフリップフロップ部２０２ａへ提供する。
【００９１】
フリップフロップ部２０２ａは、パラレル／シリアル変換部２０２ｂから送信信号Ｓ９を受ける。また、フリップフロップ部２０２ａは、高周波生成部２０２ｅから高周波クロック信号Ｓ１１を受ける。フリップフロップ部２０２ａはＤフリップフロップ回路を含んでおり、送信信号Ｓ９のタイミングを高周波クロック信号Ｓ１１に基づいて整える。フリップフロップ部２０２ａは、タイミングが整えられた送信信号Ｓ１３を発光モジュール２１３へ提供する。
【００９２】
発光モジュール２１３は、発光素子２１３ａ、受光素子２１３ｂ、ペルチェ素子２１３ｃ、及びサーミスタ２１３ｄを有する。発光素子２１３ａは、フリップフロップ部２０２ａから送信信号Ｓ１３を受ける。発光素子２１３ａは、電気信号である送信信号Ｓ１３を光信号Ｌ２へ変換する。発光素子２１３ａは、光信号Ｌ２を光ファイバ２１１を介して光トランシーバモジュール２の外部へ提供する。
【００９３】
受光素子２１３ｂは発光素子２１３ａと光学的に結合されており、発光素子２１３ａからモニタ光Ｌ３を受ける。モニタ光Ｌ３は、発光素子２１３ａにおける光信号Ｌ２の出射面とは反対側の面から出射された光である。モニタ光Ｌ３の光量は、送信信号Ｌ２の光量に応じて変化する。受光素子２１３ｂは、モニタ光Ｌ３の光量に応じた電気信号である光量信号Ｓ１４を生成する。受光素子２１３ｂは、光量信号Ｓ１４をＡＰＣ回路２０４へ提供する。
【００９４】
ＡＰＣ回路２０４は、受光素子２１３ｂから受けた光量信号Ｓ１４に基づいて、光信号Ｌ２の光量を制御するための光量制御信号Ｓ１５を生成する。ＡＰＣ回路２０４は、光量制御信号Ｓ１５を発光素子２１３ａへ提供する。
【００９５】
サーミスタ２１３ｄは、発光素子２１３ａの近傍に配置され、発光素子２１３ａの温度を検出する。サーミスタ２１３ｄは、発光素子２１３ａの温度に応じた電気信号である温度信号Ｓ１６を生成する。サーミスタ２１３ｄは、温度信号Ｓ１６をＡＴＣ回路２０５へ提供する。
【００９６】
ＡＴＣ回路２０５は、サーミスタ２１３ｄから受けた温度信号Ｓ１６に基づいて、ペルチェ電流Ｓ１７を生成する。ペルチェ電流Ｓ１７は、発光素子２１３ａの温度を制御するためにペルチェ素子２１３ｃに流す電流である。ＡＴＣ回路２０５は、ペルチェ電流Ｓ１７をペルチェ素子２１３ｃへ提供する。
【００９７】
ペルチェ素子２１３ｃは、ＡＴＣ回路２０５からペルチェ電流Ｓ１７を受ける。ペルチェ素子２１３ｃは、ペルチェ電流Ｓ１７に基づいて発光素子２１３ａに熱を与えるか、または吸収する。
【００９８】
本実施形態による光トランシーバモジュール２によって、以下の効果が得られる。すなわち、光トランシーバモジュール２は、基板２５０上に電源回路２０１を備える。そして、電源回路２０１からの第１の出力電源電圧ＶＯ１、第２の出力電源電圧ＶＯ２、及び第３の出力電源電圧ＶＯ３は図６に示した制御回路Ｂによって第１〜第３の所定の電圧値に近づくように制御される。これによって、モジュール内部の回路に供給される第１〜第３の出力電源電圧は光トランシーバモジュール１外部の変動要因に殆ど影響されないので、モジュール内部の回路に供給される電源の電圧変動を低く抑えることができる。
【００９９】
ここで、図８は従来の光トランシーバモジュールの構成を示すブロック図である。図８に示す光トランシーバモジュール９００は、マルチプレクサ９０４、デマルチプレクサ９０５、ＡＰＣ回路９０６、ＡＴＣ回路９０７、ＰＩＣ９０８、ＰＬＤ９０９、ジッタフィルタ９１０、ＩＣ９１１を備える。
【０１００】
光トランシーバモジュール９００の外部には、外部電源９０１〜９０３が設けられる。外部電源９０１は、マルチプレクサ９０４及びデマルチプレクサ９０５へ第１の電源電圧Ｖ１を提供する。外部電源９０２は、ＡＰＣ回路９０６、ＡＴＣ回路９０７、ＰＩＣ９０８、ＰＬＤ９０９、及びジッタフィルタ９１０へ第２の電源電圧Ｖ２を提供する。外部電源９０３は、ＩＣ９１１へ第３の電源電圧Ｖ３を提供する。
【０１０１】
上記のように、従来の光トランシーバモジュールではモジュール内部の回路へ電源電圧を提供するための電源をモジュール外部に設けている。このため、外部電源と光トランシーバモジュールとの間に設けられる配線に対し、高周波回路などのノイズ源からノイズが重畳される。これによって、外部電源から提供される電源電圧が変動して光トランシーバモジュールの動作に悪影響を及ぼす。特にマルチプレクサ及びデマルチプレクサは高周波クロック信号を用いて動作しており、電源電圧の変動によって送信信号や受信信号が歪むなどの影響が生じ易い。これに対し、本実施形態による光トランシーバモジュール２は、上記した構成によってモジュール内部の回路に供給される電源の電圧変動を低く抑えることができる。
【０１０２】
また、本実施形態による光トランシーバモジュール２は、切替部Ｕ１２が、判定部Ｕ１６からの判定信号に基づいて、第１の出力生成部Ｕ１４及び第２の出力生成部Ｕ１５のいずれか一方に入力電源電圧ＶＩを供給している。光トランシーバモジュール２はこのような構成の電源回路を備えることが好ましく、これによって、入力電源電圧ＶＩの電圧値の絶対値と所定の電圧値の絶対値との大小関係にかかわらず、電源回路２０１は所定の電圧値を有する出力電源電圧ＶＯをモジュール内部の回路に供給できる。
【０１０３】
また、本実施形態による光トランシーバモジュール２は、電源回路２０１が第１の出力２０１ｂに加えて第２の出力２０１ｃを備え、第２の出力電源電圧ＶＯ２を第３の回路へ提供している。光トランシーバモジュール２は、このような第２の出力を備えても良い。従来の光トランシーバモジュールが互いに異なる複数の電源電圧を必要とする場合には、図８に示したように複数の外部電源を光トランシーバモジュールの外部に設ける必要がある。よって、光トランシーバモジュールを実装する基板上などに外部電源を設けるスペースが複数必要となり、光通信機器の小型化を妨げていた。これに対し、本実施形態による光モジュール２は、必要とする外部電源が１つのみである。このため、光トランシーバモジュールを実装する基板上の省スペース化が図れるので、光通信機器を小型化できる。
【０１０４】
なお、本実施形態による光トランシーバモジュール２は、第３の出力電源電圧ＶＯ３を提供するための第３の出力２０１ｄをさらに備えている。このように、光トランシーバモジュールは、必要な電源電圧の個数に応じて、出力電源電圧を提供するための出力を複数備えるとよい。
【０１０５】
また、本実施形態による光トランシーバモジュール２は、電源回路２０１が、制御回路Ｂに電気的に接続された位相補償回路Ｆをさらに含んでいる。電源回路２０１に含まれる制御回路Ｂの位相特性は、図６に示した制御回路Ｂに含まれる抵抗素子Ｒ１及びＲ２の抵抗値を選択するによって変化する。抵抗素子Ｒ１及びＲ２の抵抗値によっては、電源生成回路Ａ及び制御回路Ｂからなる閉ループ系が発振する場合がある。この位相特性の変化を補償するために、光トランシーバモジュールは本実施形態のように位相補償回路Ｆを備えることが好ましい。
【０１０６】
【発明の効果】
本発明による光トランシーバモジュールによれば、光トランシーバモジュール内部の回路に供給される電源電圧が光トランシーバモジュール外部の変動要因に殆ど影響されない。よって、光トランシーバモジュール内部の回路に供給される電源の電圧変動を低く抑えることができる。
【図面の簡単な説明】
【図１】図１は、本発明による光トランシーバモジュールの第１実施形態の構成を示す斜視図である。
【図２】図２は、図１に示す光トランシーバモジュールの構成を示す分解斜視図である。
【図３】図３は、図１に示す光トランシーバモジュールの構成を示す分解斜視図である。
【図４】図４は、本発明による光トランシーバモジュールの第２実施形態の構成を示す第１のブロック図である。
【図５】図５は、図４に示した電源部の内部回路を示す回路図である。
【図６】図６は、図５に示したレギュレータの内部構成を示すブロック図である。
【図７】図７は、第２実施形態による光トランシーバモジュールの構成を示す第２のブロック図である。
【図８】図８は従来の光トランシーバモジュールの構成を示すブロック図である。
【符号の説明】
１…光トランシーバモジュール、１２…送信モジュール、１４…受信モジュール、２０…コネクタ、２２…基板、２４…筐体、４４…電源回路、４４ａ…第１のレギュレータ、４４ｂ…第２のレギュレータ、４４ｃ…第３のレギュレータ、４６ａ〜４６ｅ…配線、４８…マルチプレクサ、５０…デマルチプレクサ、５２…ジッタフィルタ、５８、７６…光ファイバ、７８…上部筐体、８０…下部筐体、８２…上壁部、８４、８８…側壁部、８６…底壁部。
【図１】
2004153557.tif 000003
【図２】
2004153557.tif 000004
【図３】
2004153557.tif 000005
【図４】
2004153557.tif 000006
【図５】
2004153557.tif 000007
【図６】
2004153557.tif 000008
【図７】
2004153557.tif 000009
【図８】
2004153557.tif 000010