(57)【要約】【課題】マルチレイヤのネットワークにおけるパス設計を簡易、迅速に行えるパス設計装置、パス設計システム、及びパス設計方法を提供する。【解決手段】パス設計装置１３は、複数のネットワーク設計手段１３２４〜１３２１を有し、ネットワーク設計手段１３２４は、パス設計ＩＦ部１３１を介して、設計要求入力装置１１から設計要求を、ネットワーク情報記憶装置１２からネットワーク情報を得て、設定要求された端点間のレイヤ４のパスを設計し、下位レイヤの新規パスを必要とする場合、設計可能な次の下位レイヤ３に対するパス設計要求を作成し、ネットワーク設計手段１３２３に設計要求とネットワーク情報を入力してパス設計を行わせる。必要かつ可能であれば、さらに下位レイヤ２に対しても同様にパス設計を行わせる。同様の処理が最下位レイヤ１に対してまで繰り返される。【選択図】        図１
2004266579.tif 000002
【特許請求の範囲】
【請求項１】
複数のノードがネットワークを介して接続された通信ネットワークにおける前記複数のノード間のパスを設計するためのパス設計装置であって、
該パス設計装置は、
前記ネットワークを構成する複数のレイヤごとに前記パスを設計するための複数のネットワーク設計手段と、
第１の外部装置から前記パスの設定の要求を、第２の外部装置から前記ネットワークに関する情報を受け取り、前記ネットワーク設計手段に前記パスの設定の要求と前記ネットワークに関する情報とを渡す手段と、
前記ネットワークに対して前記パスを設定するための第３の外部装置に前記ネットワーク設計手段から受け取ったパス設計の結果を渡す手段と、
を有することを特徴とするパス設計装置。
【請求項２】
前記ネットワーク設計手段の１つが、
前記パスの設定を要求された前記ノード間のパスを設計するために該ネットワーク設計手段のレイヤの下位レイヤで新規パスを必要とする場合、
該新規パスを設計可能な下位レイヤの前記ネットワーク設計手段に対して前記新規パスの設計を要求し、該ネットワーク設計手段に前記新規パスの設計を実行させることを特徴とする請求項１記載のパス設計装置。
【請求項３】
前記ネットワーク設計手段の１つが、前記パスの設定を要求された前記ノード間のパスを設計するために下位レイヤの新規パスを必要とする場合、該新規パスを設計可能な下位レイヤの前記ネットワーク設計手段に対して前記新規パスの設計を要求し、該ネットワーク設計手段に前記新規パスの設計を実行させる一連の処理は、
前記下位レイヤより下位のレイヤに対しても、前記新規パスの設計をする必要がなくなるまで、または、最下位レイヤまで、自動的に繰り返されることを特徴とする請求項２記載のパス設計装置。
【請求項４】
前記パスの設定の要求は、
前記各レイヤの前記パス設計の可否と迂回パスの要否をフラグ形式にして入力されることを特徴とする請求項１から３のいずれか１項に記載のパス設計装置。
【請求項５】
前記パスの設計の要求として、前記パスの始点・終点がそれぞれ異なる２点でも入力でき、
該始点・終点が２つずつ入力されると、
前記第１の始点と前記第１の終点との間及び前記第２の始点と前記第２の終点との間、または前記第１の始点と前記第２の終点との間及び前記第２の始点と前記第１の終点との間、にパスを設定することを特徴とする請求項１から４のいずれか１項に記載のパス設計装置。
【請求項６】
複数のノードがネットワークを介して接続された通信ネットワークにおける前記複数のノード間のパスを設計するためのパス設計システムであって、該パス設計システムは、
設計要求される前記パスのレイヤ、端点、帯域、設計可能なレイヤ、迂回パス要求レイヤを入力するための設計要求入力装置と、
前記ネットワークのトポロジ、前記ノードの種類、リンクの帯域、既存パスの情報を記憶し、該情報の変更があれば随時該情報を更新するネットワーク情報記憶装置と、
前記ネットワークを構成する複数のレイヤごとに前記パスを設計するための複数のネットワーク設計手段と、前記設計要求入力装置から、前記パスの設定の要求を受け取り、前記ネットワーク情報記憶装置から前記ネットワークに関する情報を受け取って、前記ネットワーク設計手段に前記パスの設定の要求と前記ネットワークに関する情報とを渡すパス設計ＩＦ部と、を有するパス設計装置と、
前記パス設計ＩＦ部から前記ネットワーク設計手段を用いたパス設計の結果を受け取り、該パス設計に従って、パスを前記ネットワークに設定し、前記ネットワーク情報記憶装置に該装置内の情報を変更させるネットワーク設定出力装置と、
を有することを特徴とするパス設計システム。
【請求項７】
前記ネットワーク設計手段は、
前記パスの設定の要求されたノード間のパスを設計するために該ネットワーク設計手段のレイヤの下位レイヤで新規パスを必要とする場合、
該新規パスを設計可能な下位レイヤの前記ネットワーク設計手段に対して前記新規パスの設計を要求し、該ネットワーク設計手段に前記新規パスの設計を実行させることを特徴とする請求項６記載のパス設計システム。
【請求項８】
前記ネットワーク設計手段が、前記パスの設定の要求されたノード間のパスを設計するために下位レイヤの新規パスを必要とする場合、該新規パスを設計可能な下位レイヤの前記ネットワーク設計手段に対して前記新規パスの設計を要求し、該ネットワーク設計手段に前記新規パスの設計を実行させる一連の処理は、
前記下位レイヤより下位のレイヤに対しても、前記新規パスの設計をする必要がなくなるまで、または、最下位レイヤまで、自動的に繰り返されることを特徴とする請求項７記載のパス設計システム。
【請求項９】
前記設計要求は、
前記各レイヤの前記パス設計の可否と迂回パスの要否をフラグ形式にして入力されることを特徴とする請求項６から８のいずれか１項に記載のパス設計システム。
【請求項１０】
前記パスの設計の要求として、前記パスの始点・終点がそれぞれ異なる２点でも入力でき、
該始点・終点が２つずつ入力されると、
前記第１の始点と前記第１の終点との間及び前記第２の始点と前記第２の終点との間、または前記第１の始点と前記第２の終点との間及び前記第２の始点と前記第１の終点との間、にパスを設定することを特徴とする請求項６から９のいずれか１項に記載のパス設計システム。
【請求項１１】
複数のノードがネットワークを介して接続された通信ネットワークにおける前記複数のノード間のパスを設計するためのパス設計方法であって、
該パス設計方法は、
前記パスを設計するためのパス設計装置に所定のパスの設計要求を入力するステップと、
前記ネットワークに関する情報を前記パス設計装置に入力するステップと、
前記パス設計装置により前記所定のパスの設計を行うステップと、
前記設計の結果を出力するステップと、
前記設計されたパスを前記ネットワークに設定するステップと、
を有することを特徴とするパス設計方法。
【請求項１２】
前記所定のパスの設計を行うステップは、
前記パス設計装置において複数のレイヤごとに前記パスを設計する複数のネットワーク設計手段に前記パスの設計要求に関する情報と前記ネットワークに関する情報を入力するステップと、
該ネットワーク設計手段で所定のレイヤの前記パスの設計を行うステップと、
前記複数のノード間のパスを設計するために下位レイヤの新規パスを必要とする場合に前記所定のレイヤの下位レイヤに前記パス設計が可能か否かを確認するステップと、
前記パス設計が可能と確認された前記下位レイヤを選ぶステップと、
該下位レイヤに対してパス設計要求を作成するステップと、
該下位レイヤにおいて前記パスを設計するステップと、
をさらに有することを特徴とする請求項１１記載のパス設計方法。
【請求項１３】
前記下位レイヤにおいて前記パスを設計するステップは、
該下位レイヤのパスを設計するネットワーク設計手段に前記パス設計の要求に関する情報と前記ネットワークに関する情報を入力するステップと、該ネットワーク設計手段で前記パスの設計を行うステップと、該レイヤの下位レイヤに前記パス設計が可能及び／または迂回が必要なレイヤが存在するか否かを確認するステップと、前記パス設計が可能と確認された前記下位レイヤを選ぶステップと、該下位レイヤに対してパス設計要求を作成するステップと、該下位レイヤにおいて前記パスを設計するステップと、を有する一連のステップであり、
該一連のステップは、
前記下位レイヤより下位のレイヤにおいて前記パスを設計するステップにおいても、
前記新規パスの設計をする必要がなくなるまで、または、最下位レイヤまで、自動的に繰り返されることを特徴とする請求項１２記載のパス設計方法。
【請求項１４】
前記所定のレイヤが前記下位レイヤまたは他の下位レイヤに対して前記パス設計の要求を作成する際に、所定の設計要求パラメータを用いることを特徴とする請求項１１から１３のいずれか１項に記載のパス設計方法。
【請求項１５】
前記設計要求パラメータとして、
前記パスの設計要求の入力によりパス設計が可能なレイヤと迂回設計を必要とするレイヤをフラグ形式にして表した情報が用いられることを特徴とする請求項１４記載のパス設計方法。
【請求項１６】
前記パスの設計の要求として、前記パスの始点・終点がそれぞれ異なる２点でも入力でき、
該始点・終点が２つずつ入力されると、
前記第１の始点と前記第１の終点との間及び前記第２の始点と前記第２の終点との間、または前記第１の始点と前記第２の終点との間及び前記第２の始点と前記第１の終点との間、にパスを設定することを特徴とする請求項１１から１５のいずれか１項に記載のパス設計方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パス設計装置、パス設計システム、及びパス設計方法に関し、特に、マルチレイヤネットワークにおけるパス設計装置、パス設計システム、及びパス設計方法に関する。
【０００２】
【従来の技術】
インターネットなどの通信ネットワークは、複数のプロトコルのレイヤ（階層）から構成されているのが通常である。また、各ノードないし各レイヤにおいて用いられるスイッチングテクノロジは多種多様である。すなわち、スイッチングテクノロジは、パケットスイッチ、ＴＤＭ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）  、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ）、波長スイッチ、ポートスイッチなど多種多様であり、これらは異なるレイヤに混在する。このように、ネットワークは、多様なスイッチングテクノロジによって分類された複数レイヤから構成される階層構造となっている。
【０００３】
ところで、転送処理と経路計算処理の分離を可能とすることにより、個々のルータの負担を軽減して、処理の高速化を図るＭＰＬＳ（Ｍｕｌｔｉ−Ｐｒｏｔｏｃｏｌ  Ｌａｂｅｌ  Ｓｗｉｔｃｈｉｎｇ）  というラベルスイッチング方式を用いたパケット転送技術が現在インターネットで主流となっている。
【０００４】
本来、ルータが他のルータから受け取ったパケットを別のルータに転送する際には、ルーティング（経路選択）  情報としてＩＰヘッダを利用していた。これに対して、ＭＰＬＳでは、ルータを用いたバケツリレー式のデータ転送をより高速・大容量化するために、ＩＰヘッダの代わりに「ラベル」と呼ばれる短い固定長の識別標識を利用する。そして、ＭＰＬＳ対応ルータ（Ｌａｂｅｌ  Ｓｗｉｔｃｈｉｎｇ  Ｒｏｕｔｅｒ  ：  ＬＳＲ）  によって構成されたネットワーク内では、パケットの行き先に応じて次にどのルータに転送するかという情報を各ルータが保持しており、それぞれの経路はラベルによって識別される。
【０００５】
さらに、近年、ＩＥＴＦ（Ｉｎｔｅｒｎｅｔ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｔａｓｋ  Ｆｏｒｃｅ  ）で定められたＧＭＰＬＳ（Ｇｅｎｅｒａｌｉｚｅｄ  Ｍｕｌｔｉ−Ｐｒｏｔｏｃｏｌ  Ｌａｂｅｌ  Ｓｗｉｔｃｈｉｎｇ）  により、スイッチングテクノロジとしては、レイヤの異なる装置やネットワークの管理が可能となった（非特許文献１参照）。
【０００６】
ＧＭＰＬＳとは、光ネットワーク上の信号をルーティングするための技術である。ルータは通常、ルーティングできるプロトコルが固定的に決まっているので、従来のＭＰＬＳは、そのままでは異なるプロトコル間にわたるルーティングには適さない。これに対して、ＧＭＰＬＳでは、光信号の波長を元にルーティング経路を決定したり、制御専用のＩＰチャネルを用意して、実データは光信号のままルーティングするといった処理を行うものであり、異なるプロトコル間にわたるルーティングにも適している。
【０００７】
【非特許文献１】
Ｅｒｉｃ  Ｍａｎｎｉｅ−Ｅｄｉｔ，  “  Ｇｅｎｅｒａｌｉｚｅｄ  Ｍｕｌｔｉ−Ｐｒｏｔｏｃｏｌ  Ｌａｂｅｌ  Ｓｗｉｔｃｈｉｎｇ  （ＧＭＰＬＳ  ）Ａｒｃｈｉｔｅｃｔｕｒｅ”，  ＩＥＴＦ，  ｄｒａｆｔ−ｉｅｔｆ−ｃｃａｍｐ−ｇｍｐｌｓ−ａｒｃｈｉｔｅｃｔｕｒｅ−０３．ｔｘｔ，Ａｕｇ．  ２００２．
【０００８】
【発明が解決しようとする課題】
しかし、上記のＧＭＰＬＳの技術においても、パス設計については、何ら提案されているものではなく、特徴が異なる各レイヤのスイッチング方式を統合し、一元的にパス設計をすることは未だに困難なままである。
【０００９】
この点においては、まず、特徴が異なる各レイヤを階層的に分けてレイヤ毎に別々のネットワーク設計手段を用いれば、パス設計が容易になる。また、１つのレイヤのネットワーク設計手段が、他のレイヤの設計要求を作成し、設計をレイヤ間で連鎖的に行えば、１つの設計要求からマルチレイヤネットワークにおけるパスを一度に設計することが可能となる。さらに、その時にネットワークにパスを設定できるレイヤが限られている場合に、設定不可なレイヤを区別することも必要である。
【００１０】
そこで、本発明は、マルチレイヤのネットワークにおいて要求されたパス設計を階層的に分けて、各レイヤが、より下位レイヤに対して設計要求を作成して、設計を連鎖的に行えるようにし、かつ、設定不可なレイヤを区別できるようにすることにより、マルチレイヤパスの設計を簡易、迅速に行えるパス設計装置、パス設計システム、及びパス設計方法を提供することを目的とする。すなわち、本発明の目的は、マルチレイヤのネットワークにおけるパス設計を簡易、迅速に行えるパス設計装置、パス設計システム、及びパス設計方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明は、マルチレイヤネットワークにおけるパス設計の際、必要な解を見つけるために、もしくはより良い解を見つけるために、設計要求されたパスのレイヤ（階層）だけでなく、下位レイヤのパスをも同時に設計することにより、異なるレイヤ間でパス設計を一度に実行することを特徴とする。また、設計要求の入力形式として、設計要求されたレイヤと設計可能なレイヤ、迂回パスの必要有無などを各レイヤでフラグ形式に入力することも特徴とする。
【００１２】
すなわち、請求項１記載の発明によれば、パス設計装置は、複数のノードがネットワークを介して接続された通信ネットワークにおける複数のノード間のパスを設計するためのパス設計装置であって、ネットワークを構成する複数のレイヤごとにパスを設計するための複数のネットワーク設計手段と、第１の外部装置からパスの設定の要求を、第２の外部装置からネットワークに関する情報を受け取り、ネットワーク設計手段にパスの設定の要求とネットワークに関する情報とを渡す手段と、ネットワークに対してパスを設定するための第３の外部装置にネットワーク設計手段から受け取ったパス設計の結果を渡す手段と、を有することを特徴とするものである。
【００１３】
請求項２記載の発明によれば、パス設計装置は、ネットワーク設計手段の１つが、パスの設定を要求されたノード間のパスを設計するためにネットワーク設計手段のレイヤの下位レイヤで新規パスを必要とする場合、新規パスを設計可能な下位レイヤのネットワーク設計手段に対して新規パスの設計を要求し、ネットワーク設計手段に新規パスの設計を実行させる請求項１記載のパス設計装置であることを特徴とするものである。
【００１４】
請求項３記載の発明によれば、パス設計装置は、ネットワーク設計手段の１つが、パスの設定を要求されたノード間のパスを設計するために下位レイヤの新規パスを必要とする場合、新規パスを設計可能な下位レイヤのネットワーク設計手段に対して新規パスの設計を要求し、ネットワーク設計手段に新規パスの設計を実行させる一連の処理は、下位レイヤより下位のレイヤに対しても、新規パスの設計をする必要がなくなるまで、または、最下位レイヤまで、自動的に繰り返される請求項２記載のパス設計装置であることを特徴とするものである。
【００１５】
請求項４記載の発明によれば、パス設計装置は、パスの設定の要求は、各レイヤのパス設計の可否と迂回パスの要否をフラグ形式にして入力される請求項１から３のいずれか１項に記載のパス設計装置であることを特徴とするものである。
【００１６】
請求項５記載の発明によれば、パス設計装置は、パスの設計の要求として、パスの始点・終点がそれぞれ異なる２点でも入力でき、始点・終点が２つずつ入力されると、第１の始点と第１の終点との間及び第２の始点と第２の終点との間、または第１の始点と第２の終点との間及び第２の始点と第１の終点との間、にパスを設定する請求項１から４のいずれか１項に記載のパス設計装置であることを特徴とするものである。
【００１７】
請求項６記載の発明によれば、パス設計システムは、複数のノードがネットワークを介して接続された通信ネットワークにおける複数のノード間のパスを設計するためのパス設計システムであって、パス設計システムは、設計要求されるパスのレイヤ、端点、帯域、設計可能なレイヤ、迂回パス要求レイヤを入力するための設計要求入力装置と、ネットワークのトポロジ、ノードの種類、リンクの帯域、既存パスの情報を記憶し、情報の変更があれば随時情報を更新するネットワーク情報記憶装置と、ネットワークを構成する複数のレイヤごとにパスを設計するための複数のネットワーク設計手段と、設計要求入力装置から、パスの設定の要求を受け取り、ネットワーク情報記憶装置からネットワークに関する情報を受け取って、ネットワーク設計手段にパスの設定の要求とネットワークに関する情報とを渡すパス設計ＩＦ部と、を有するパス設計装置と、パス設計ＩＦ部からネットワーク設計手段によるパス設計の結果を受け取り、パス設計に従って、パスをネットワークに設定し、ネットワーク情報記憶装置に装置内の情報を変更させるネットワーク設定出力装置と、を有することを特徴とするものである。
【００１８】
請求項７記載の発明によれば、パス設計システムは、ネットワーク設計手段は、パスの設定の要求されたノード間のパスを設計するためにネットワーク設計手段のレイヤの下位レイヤで新規パスを必要とする場合、新規パスを設計可能な下位レイヤのネットワーク設計手段に対して新規パスの設計を要求し、ネットワーク設計手段に新規パスの設計を実行させる請求項６記載のパス設計システムであることを特徴とするものである。
【００１９】
請求項８記載の発明によれば、パス設計システムは、ネットワーク設計手段が、パスの設定の要求されたノード間のパスを設計するために下位レイヤの新規パスを必要とする場合、新規パスを設計可能な下位レイヤのネットワーク設計手段に対して新規パスの設計を要求し、ネットワーク設計手段に新規パスの設計を実行させる一連の処理は、下位レイヤより下位のレイヤに対しても、新規パスの設計をする必要がなくなるまで、または、最下位レイヤまで、自動的に繰り返される請求項７記載のパス設計システムであることを特徴とするものである。
【００２０】
請求項９記載の発明によれば、パス設計システムは、設計要求は、各レイヤのパス設計の可否と迂回パスの要否をフラグ形式にして入力される請求項６から８のいずれか１項に記載のパス設計システムであることを特徴とするものである。
【００２１】
請求項１０記載の発明によれば、パス設計システムは、パスの設計の要求として、パスの始点・終点がそれぞれ異なる２点でも入力でき、始点・終点が２つずつ入力されると、第１の始点と第１の終点との間及び第２の始点と第２の終点との間、または第１の始点と第２の終点との間及び第２の始点と第１の終点との間、にパスを設定する請求項６から９のいずれか１項に記載のパス設計システムであることを特徴とするものである。
【００２２】
請求項１１記載の発明によれば、パス設計方法は、複数のノードがネットワークを介して接続された通信ネットワークにおける複数のノード間のパスを設計するためのパス設計方法であって、パス設計方法は、パスを設計するためのパス設計装置に所定のパスの設計要求を入力するステップと、ネットワークに関する情報をパス設計装置に入力するステップと、パス設計装置により所定のパスの設計を行うステップと、設計の結果を出力するステップと、設計されたパスをネットワークに設定するステップと、を有することを特徴とするものである。
【００２３】
請求項１２記載の発明によれば、パス設計方法は、所定のパスの設計を行うステップは、パス設計装置において複数のレイヤごとにパスを設計する複数のネットワーク設計手段にパスの設計要求に関する情報とネットワークに関する情報を入力するステップと、ネットワーク設計手段で所定のレイヤのパスの設計を行うステップと、複数のノード間のパスを設計するために下位レイヤの新規パスを必要とする場合に所定のレイヤの下位レイヤにパス設計が可能か否かを確認するステップと、パス設計が可能と確認された下位レイヤを選ぶステップと、下位レイヤに対してパス設計要求を作成するステップと、下位レイヤにおいてパスを設計するステップと、をさらに有する請求項１１記載のパス設計方法であることを特徴とするものである。
【００２４】
請求項１３記載の発明によれば、パス設計方法は、下位レイヤにおいてパスを設計するステップは、下位レイヤのパスを設計するネットワーク設計手段にパス設計の要求に関する情報とネットワークに関する情報を入力するステップと、ネットワーク設計手段でパスの設計を行うステップと、レイヤの下位レイヤにパス設計が可能及び／または迂回が必要なレイヤが存在するか否かを確認するステップと、パス設計が可能と確認された下位レイヤを選ぶステップと、下位レイヤに対してパス設計要求を作成するステップと、下位レイヤにおいてパスを設計するステップと、を有する一連のステップであり、一連のステップは、下位レイヤより下位のレイヤにおいてパスを設計するステップにおいても、新規パスの設計をする必要がなくなるまで、または、最下位レイヤまで、自動的に繰り返される請求項１２記載のパス設計方法であることを特徴とするものである。
【００２５】
請求項１４記載の発明によれば、パス設計方法は、所定のレイヤが下位レイヤまたは他の下位レイヤに対してパス設計の要求を作成する際に、所定の設計要求パラメータを用いる請求項１１から１３のいずれか１項に記載のパス設計方法であることを特徴とするものである。
【００２６】
請求項１５記載の発明によれば、パス設計方法は、設計要求パラメータとして、パスの設計要求の入力によりパス設計が可能なレイヤと迂回設計を必要とするレイヤをフラグ形式にして表した情報が用いられる請求項１４記載のパス設計方法であることを特徴とするものである。
【００２７】
請求項１６記載の発明によれば、パス設計方法は、パスの設計の要求として、パスの始点・終点がそれぞれ異なる２点でも入力でき、始点・終点が２つずつ入力されると、第１の始点と第１の終点との間及び第２の始点と第２の終点との間、または第１の始点と第２の終点との間及び第２の始点と第１の終点との間、にパスを設定する請求項１１から１５のいずれか１項に記載のパス設計方法であることを特徴とするものである。
【００２８】
【発明の実施の形態】
次に、添付図面を参照して本発明によるパス設計装置、パス設計システム、及びパス設計方法の実施の形態を詳細に説明する。
【００２９】
本発明の特徴は、上位レイヤの設計手段において下位レイヤの新規パスの設計も可能な場合、新たに下位レイヤのためのパス設計要求を作成し、その設計要求を下位レイヤのネットワーク設計手段に受け渡す点にある。この受け渡しを連鎖的に続け更に下位のレイヤに対しても実行することが可能である。
【００３０】
まず、図１を用いて、本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態の構成について説明する。
【００３１】
図１には、本実施形態におけるマルチレイヤネットワークのパス設計システムの構成図が示されている。
【００３２】
図において、パス設計システム１００は、設計要求入力装置１１と、ネットワーク情報記憶装置１２と、パス設計装置１３と、ネットワーク設定出力装置１４と、を有して構成される。
【００３３】
パス設計装置１３は、パス設計ＩＦ部１３１と、ネットワーク設計手段１３２Ｘ（Ｘは１〜４）と、を有する。
【００３４】
まず、各部の動作について説明する。
【００３５】
設計要求入力装置１１は、設計要求するパスのレイヤ、端点、帯域、設計可能なレイヤ、迂回パス要求レイヤを入力する。設計可能なレイヤとは、設計要求するレイヤよりも下位のレイヤであり、かつ上位レイヤの設計要求を満たすために、新規パスの設計を許すレイヤである。一方、迂回パス要求レイヤとは、そのレイヤのパスを設計する際に迂回パスの設計も必要とするレイヤである。
【００３６】
ネットワーク情報記憶装置１２は、ネットワークのトポロジ、ノードの種類、リンクの帯域、既存パスを記憶する。ネットワークから情報の変更を随時受け付け、また、ネットワーク設定出力装置１４から新規パスの設定が伝えられれば情報を変更する。
【００３７】
パス設計装置１３は、設計要求入力装置１１から設計要求、ネットワーク情報記憶装置１２からネットワーク情報を得て、パス設計装置１３内の各レイヤのネットワーク設計手段１３２Ｘでパス設計し、ネットワーク設計出力装置へ渡す。この時、外部装置と内部のネットワーク設計手段１３２Ｘとの間にはパス設計ＩＦ部１３１を介する。
【００３８】
ネットワーク設定出力装置１４は、パス設計ＩＦ部１３１から入手したパスをネットワークに設定する。それと共にネットワーク情報記憶装置１２内のパス情報を変更する。
【００３９】
以上をまとめると、パス設計システム１００全体の処理動作は以下のようになる。
【００４０】
設計要求入力装置１１が、パス設計装置１３内のパス設計ＩＦ部１３１に、設計要求するパスのレイヤ、他の新規設計可能なレイヤ、端点、帯域などを入力する。
【００４１】
そして、もう一つの必要な入力であるネットワーク情報を得るために、パス設計ＩＦ部１３１がネットワーク情報記憶装置１２に要求し、その要請を受けてネットワーク情報記憶装置１２がパス設計ＩＦ部１３１にネットワーク情報を渡す。
【００４２】
パス設計ＩＦ部１３１は、得た情報を設計要求されたレイヤＸ（Ｘは１〜４のいずれかの数値）のネットワーク設計手段１３２Ｘに渡す。
【００４３】
設計要求を受け取ったネットワーク設計手段１３２Ｘは、要求された端点間のレイヤＸのパスを設計する。
【００４４】
レイヤＸで設計するパスが下位レイヤの新規パスを必要とする場合、レイヤＸのネットワーク設計手段１３２Ｘが設計可能な次の下位レイヤのパス設計要求を作成し、その下位レイヤを新たにレイヤＹとした後、ネットワーク設計手段１３２Ｙに設計要求とネットワーク情報を入力する。必要があれば、さらに新たな下位レイヤに対しても同様にパス設計を実行する。
なお、Ｘ、Ｙは正の整数で、Ｙ＜Ｘとする。
【００４５】
このように、下位レイヤのパスを必要とする時には、連鎖的に設計要求が作成され、パス設計を実行する。これを下位レイヤでパス設計が必要なくなるまで、もしくは最下位レイヤになるまで続ける。
【００４６】
その後、下位レイヤのパス設計で上位レイヤの設計手段実行時に想定していた設計ができない場合も考えられるために、下位レイヤのパス設計が終了後、そのレイヤの設計をもう一度をやり直す。
【００４７】
その最終的な結果は、パス設計ＩＦ部１３１に返される。パス設計ＩＦ部１３１はネットワーク設定出力装置１４にこの結果を渡し、ネットワーク設定出力装置１４がネットワークに対してパスを設定するとともにネットワーク情報記憶装置１２内にも情報を渡す。
【００４８】
本実施例においては、Ｘを４までとして説明するが、一般的な自然数値Ｘを上限値にしても同様の説明が成立する。
【００４９】
次に、本発明によるパス設計装置、パス設計システム、及びパス設計方法の前提となるネットワークについて、図２を用いて説明する。
【００５０】
図２には、本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態におけるのネットワークのイメージが示されている。
【００５１】
本実施形態におけるネットワーク２００は、レイヤ１のネットワーク２１０と、レイヤ２のネットワーク２２０と、レイヤ３のネットワーク２３０と、レイヤ４のネットワーク２４０との４階層（複数階層）を有して構成されている。
【００５２】
ノード２１１〜２１４と、ノード２２１〜２２６、ノード２３１〜２３５と、ノード２４１〜２４３とは、レイヤ１〜レイヤ４に属している。
ノードが、それぞれ１つ、もしくは複数レイヤのネットワークの境界にある時には２つのネットワークに属する。すなわち、各ノードは、１つまたは２つのレイヤに属する。２つのレイヤに属するのは、２つのレイヤの境界にある時である。
【００５３】
パスにはその属性としてそれぞれレイヤが定められる。また、パスは同じレイヤのネットワーク内のノード間に設定され、上位レイヤは下位レイヤのパスをリンクとして扱いパスの一部にする。
【００５４】
図２の線はそれが属するネットワークのレイヤでのリンクを示している。例えば、ノード２２６・ノード２１４はレイヤ２のリンクを示すが、そのリンクを使うレイヤ２のパスがない限り、上位のレイヤ３にとってはノード２２６・ノード２１４間のリンクはないと同然となる。
【００５５】
本実施例では、レイヤ数を４とし、各レイヤのネットワーク（２１０、２２０、２３０、２４０）が入れ子状に存在する。
【００５６】
次に、本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態の動作について説明する。
【００５７】
パス設計は、各レイヤで順に引き継いで実行される。これには下位レイヤに引き継ぐ段階と、上位レイヤに引き継ぐ段階とがある。
【００５８】
設計要求がレイヤ４で入力された場合、下位レイヤに引き継ぐ段階では、パス設計は、レイヤ４→レイヤ３→レイヤ２→レイヤ１の順に上位から下位へ順に実行される。
【００５９】
ただし、例えば、最初の設計要求パラメータ（図６参照）で、設計不可（例えば、図６の設計可否フラグのフラグ５１、５２、５３、５４が‘０’）かつ迂回無し（例えば、図６の迂回有無フラグ５５、５６、５７、５８が‘０’）となるレイヤが存在する場合、そのレイヤの設計は、より上位で設計可能であるレイヤの設計に含まれる。
【００６０】
本実施例では、図６に示されているとおり、レイヤ１が設計不可かつ迂回無しであるため、レイヤ４→レイヤ３→レイヤ２の順で設計する。
【００６１】
次に、上位に引き継ぐ段階では、下りで最後に実行されたレイヤより上位の設計が必要なレイヤ３から設計要求されたレイヤ４まで実行されるため、レイヤ３→レイヤ４の順で設計する。従って、全体ではレイヤ４→レイヤ３→レイヤ２→レイヤ３→レイヤ４の順で設計する。
【００６２】
以下、図１のシステム構成と図３、図４のフローチャートを用い、図２のネットワークを参照しながら本実施例の全体の動作について説明する。
【００６３】
図３には、本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態のフローチャートが示されている。
【００６４】
まず、設計要求入力装置１１がパス設計ＩＦ部１３１に設計要求を入力する（ステップＳ３１）。ここでは図２のノード２４３からノード２４２に１Ｍｂｐｓの帯域が要求されたとする（図５参照）。また、図２のネットワーク２００内にあるリンクは全て１Ｍｂｐｓ以上の空き帯域があるとする。このようにして、ステップＳ３１において、初期設定要求入力が行われる。
【００６５】
設計するレイヤや迂回を必要とするレイヤなど、レイヤ毎に必要な設計要求のパラメータは、図６の表に示されているようなフラグ形式で表される。
【００６６】
なお、図６、図８、図１０では‘１’を設計可または迂回の設計必要有り、‘０’を設計不可または迂回の設計必要無しとする。例えば、図６では、レイヤ４のパスの設計要求がなされ（フラグ５４）、レイヤ２、３パスの設計が可能とする（フラグ５２、５３）。また、レイヤ３では迂回パスの設計を必要とする（フラグ５７）。
【００６７】
図５では始点・終点が１つずつであり、図６ではレイヤ４が設計可・迂回無しであることから、ノード２４３→ノード２４２の間に現用パス１本だけが設計される。
なお、現用パスとは、障害が発生していない時に使用するパスのことをいう。
【００６８】
次に、ステップＳ３２において、ネットワーク情報入力が行われる。すなわち、パス設計ＩＦ部１３１がネットワーク情報記憶装置１２に問い合わせ、図２のネットワークに関する情報を空き帯域も含めて得る（ステップＳ３２）。
【００６９】
さらに、ステップＳ３３において、レイヤＸのパス設計が行われる。すなわち、例えば、設計の要求されたレイヤ４に対してパス設計を実行する（ステップＳ３３）。
図４には、本実施形態におけるレイヤＸのパス設計のフローチャートが示されている。
【００７０】
図４のフローは、ステップＳ４６で自らを関数として呼び出す。つまり、図４のフローは再帰的なフローである。従って、図４のフローと同じステップが異なるレイヤ毎に複数回実行されるので、レイヤ毎に区別するために「レイヤＸ、Ｙのパス設計」として呼び出された図４のフローのステップに関しては、「レイヤＸ、Ｙステップ」として記す。
【００７１】
本実施例におけるステップＳ３３は、レイヤ４のパス設計として図４のフローを呼び出すことになる。
そこで、以下、図４を用いて、レイヤＸ、Ｙのパス設計ルーチンを説明する。
【００７２】
まず、レイヤＸ（レイヤ４）のパス設計ルーチンをを始める。
ステップＳ４１において、レイヤＸのネットワーク設計手段１３２Ｘに設計要求情報とネットワーク情報を入力する。すなわち、例えば、パス設計ＩＦ部１３がレイヤ４のネットワーク設計手段１３２４に、設計要求の情報とネットワークに関する情報を渡す（レイヤ４ステップＳ４１）。
【００７３】
ステップＳ４２において、レイヤＸのネットワーク設計手段１３２Ｘでパス設計が行われる。すなわち、例えば、設計要求の情報とネットワークに関する情報を受け取ったレイヤ４のネットワーク設計手段１３２４は、要求されたノード２４３・ノード２４２間でパスを設計する（レイヤ４ステップＳ４２）。
【００７４】
この時、図６において、下位レイヤの中で設計不可かつ迂回無しはレイヤ１しかなく（フラグ５１、５５）、レイヤ２とレイヤ３は設計可能ないし迂回必要有りである（フラグ５２、５３、５６、５７）。
【００７５】
その中で最上位レイヤのレイヤ３を次に設計することになる。現段階ではレイヤ４ネットワーク内のパスのみを定める。ここでは、例えば、ノード２４３→ノード２３５、ノード２３２→ノード２４２が選択されたとする。
【００７６】
次に、ステップＳ４３において、下位レイヤに設計可能または迂回必要有りレイヤが存在するか否かを確認し、存在すれば（Ｙｅｓ）、ステップＳ４４において、設計可能な次の下位レイヤをレイヤＹとし、ステップＳ４５において、レイヤＹに対して設計要求作成を行う。すなわち、例えば、設計可能もしくは迂回有りであるレイヤ２とレイヤ３が存在することを確認し（レイヤ４ステップＳ４３でＹｅｓ）、その最上位レイヤであるレイヤ３を選び（レイヤ４ステップＳ４４）、レイヤ３のネットワークに対する設計要求を作成する（レイヤ４ステップＳ４５）。
【００７７】
この場合、新たにノード２３５・ノード２３２間の設計要求を作成する。帯域は同じ１Ｍｂｐｓである（図７参照）、図６の表におけるレイヤ４のフラグを全て‘０’にした図８の表に示された設計要求パラメータを有する。
【００７８】
図７では始点・終点が１つずつであり、図８ではレイヤ３が設計可・迂回有りであることから、ノード２３５→ノード２３２の間に現用パス・迂回パスが１本ずつ設計される。
なお、迂回パスとは、障害が発生して現用パスを使用できなくなった時に使用するパスをいう。
【００７９】
続いて、ステップＳ４６において、レイヤＹのパス設計が行われる。すなわち、ここでは、レイヤ３に対してパス設計を実行する（レイヤ４ステップＳ４６）。そして、レイヤＹ（レイヤ３）のパス設計ルーチンを始める。
【００８０】
まず、レイヤＸ（レイヤ４）のネットワーク設計手段１３２Ｘ（１３２４）がレイヤＹ（レイヤ３）のネットワーク設計手段１３２Ｙ（１３２３）に、設計要求の情報とネットワークに関する情報を渡し、設計要求情報とネットワーク情報を入力する（レイヤ３ステップＳ４１）。
【００８１】
本実施例においては、図８の設計要求パラメータフラグ６７より、レイヤ３で迂回設計の必要が有るため、ネットワーク設計手段１３２３では、要求されたノード２３５・ノード２３２間のパスを迂回も含め２本のパスを設計する（レイヤ３ステップＳ４２）。
【００８２】
この時、図８のフラグ６１、６２、６５、６６から設計可能ないしは迂回有りであるレイヤがレイヤ２のみとなるため、それより上のレイヤ３ネットワーク内のパスのみを定める。ここでパスは、ノード２３５→ノード２２５、ノード２３５→ノード２３４→ノード２２４とノード２２２→ノード２３２、ノード２２３→ノード２３２が選択されたとする。
【００８３】
次に、設計可能もしくは迂回有りであるレイヤ２が存在することを確認し（レイヤ３ステップＳ４３でＹｅｓ）、１つのレイヤしかないために、当然最上位レイヤとなるレイヤ２を選び（レイヤ３ステップＳ４４）、レイヤ２のネットワークに対する設計要求を作成する（レイヤ３ステップＳ４５）。この場合、新たにノード集合｛ノード２２５、ノード２２４｝・｛ノード２２２、ノード２２３｝間に２本のパスを要求する設計要求を作成する（図９参照）。帯域は同じ１Ｍｂｐｓであり、図１０の設計要求パラメータを有する。
【００８４】
図９では始点・終点が２つずつであり、図１０ではレイヤ２が設計可・迂回無しであることから、ノード２２５→２２４、ノード２２２→ノード２２３間に１本ずつパスが設計される。もしくは、ノード２２５→ノード２２３、ノード２２２→ノード２２４間に１本ずつパスが設計される。
【００８５】
このように設計要求の入力として始点・終点を２つずつ入力することを可能にすることにより、始点・終点のセットを入れ換え可能にすること、Ｄｉｓｊｏｉｎｔなパスを２本を作成しやすくすることができる。
【００８６】
すなわち、始点と終点の組み合わせ（始点１つと終点１つの組み合わせ）におけるある始点と組み合わせる終点を入れ換えることが可能となる。例えば、始点２２５と組み合わせる終点を２２２から２２３に入れ換えることができる。同様にして、始点２２４と組み合わせる終点を２２３から２２２に入れ換えることができる。
【００８７】
こうして、本実施形態においては、パスの設計の要求として、パスの始点・終点をそれぞれ異なる２点でも入力でき、始点・終点が２つずつ入力されると、第１の始点と第１の終点との間及び第２の始点と第２の終点との間、または第１の始点と第２の終点との間及び第２の始点と第１の終点との間、にパスを設定することができる。
【００８８】
なお、Ｄｉｓｊｏｉｎｔとは、Ｎｏｄｅ  ｄｉｓｊｏｉｎｔ  やＬｉｎｋ  ｄｉｓｊｏｉｎｔ  であることを意味する。Ｎｏｄｅ  ｄｉｓｊｏｉｎｔ  とは、２本のパスが始点・終点以外のノードを共有しないことを意味する。Ｌｉｎｋ  ｄｉｓｊｏｉｎｔ  とは、２本のパスがリンクを共有しないことを意味する。よって、Ｄｉｓｊｏｉｎｔとは、２本のパスが始点・終点以外のノードを共有しないことや、２本のパスがリンクを共有しないことを意味する。
【００８９】
次に、レイヤ２に対してパス設計を実行する（レイヤ３ステップＳ４６）。そして、レイヤ２のパス設計ルーチンを始める。次いで、レイヤ３のネットワーク設計手段１３２３がレイヤ２のネットワーク設計手段１３２２に、設計要求情報とネットワーク情報を渡す（レイヤ２ステップＳ４１）。
【００９０】
情報を受け取ったネットワーク設計手段１３２２では、要求されたノード集合｛ノード２２５、ノード２２４｝・｛ノード２２２、ノード２２３｝間に２本のパスを設計する（レイヤ２ステップＳ４２）。
【００９１】
この時、レイヤ２未満の設計要求パラメータ（フラグ７１、７５）をチェックし、レイヤ１が設計不可かつ迂回必要無しであるので、設計範囲にレイヤ１も追加される。
【００９２】
本実施例では、ノード２２６・ノード２１４間のリンクを用いるレイヤのパスが張られていないとすると、｛ノード２２５、ノード２２４｝・｛ノード２２２、ノード２２３｝間にノード集合とリンク集合が互いに素なレイヤ３のパスが２本作成できない。従って、設計可能なレイヤ２でノード２２６→ノード２１４のリンクを含むパスを追加設計する。そして、ノード２２５→ノード２２６→ノード２１４→ノード２１１→ノード２２２と、ノード２２４→ノード２１３→ノード２１２→ノード２２３とが選択されたとする。
【００９３】
次に、図１０より、レイヤ１が設計不可かつ迂回無しであることを判断し（レイヤ２ステップＳ４３でＮｏ）、設計結果をレイヤ３のネットワーク設計手段１３２３に返すことにより（レイヤ２ステップＳ４８）、レイヤ２のパス設計ルーチンが終了し、レイヤ３のパス設計ルーチンに戻る。そして、次のレイヤ３ステップＳ４７へ進み、レイヤ３の設計をもう一度実行する。
【００９４】
前回のレイヤ３と同じ設計要求の内容で、再度レイヤ３のネットワーク設計手段１３２３でパス設計を実行し（レイヤ３ステップＳ４７）、その結果をレイヤ４のネットワーク設計手段１３２４に返す（レイヤ３ステップＳ４８）。これでレイヤ３のパス設計ルーチンが終了し、レイヤ４のパス設計ルーチンに戻る。
【００９５】
そして、次のレイヤ４ステップＳ４７へ進みレイヤ４の設計をもう一度実行する。前回のレイヤ４と同じ設計要求の内容で、再度レイヤ４のネットワーク設計手段１３２４でパス設計を実行し（レイヤ４ステップＳ４７）、その結果をパス設計ＩＦ部１３に返す（レイヤ４ステップＳ４８）。これでレイヤ４のパス設計ルーチンが終了し、各レイヤのネットワーク設計手段での設計（ステップＳ３３）が終了する。次に、図３のステップＳ３４へ進む。
【００９６】
パス設計ＩＦ部１３は、ネットワーク設定出力装置１４に設計結果を出力する（ステップＳ３４）。
【００９７】
ネットワーク設定出力装置１４は、その設計結果をネットワークに設定する（ステップＳ３５）。すなわち、ステップＳ３５において、ネットワーク設定出力装置１４は、ネットワークにパスを設定する。
【００９８】
また、ネットワーク設定出力装置１４は、パス情報を  ネットワーク情報記憶装置２に渡し反映させる（ステップＳ３６）。
これでパス設計の全工程が終了する。
【００９９】
本実施例におけるパス設計の結果、ノード２４３→ノード２３５→ノード２２５→ノード２２６→ノード２１４→ノード２１１→ノード２２２→ノード２３２→ノード２４２と、ノード２４３→ノード２３５→ノード２３４→ノード２２４→ノード２１３→ノード２１２→ノード２２３→ノード２３２→ノード２４２と、の２本のパスが設計できる。
【０１００】
これは、レイヤ４のパスノード２４３→ノード２３５→ノード２３２→ノード２４２と、レイヤ３のパスノード２３５→ノード２２５→ノード２２２→ノード２３２とノード２３５→ノード２３４→ノード２２４→ノード２２３→ノード２３２と、レイヤ２のパスノード２２５→ノード２２６→ノード２１４→ノード２１１→ノード２２２とノード２２４→ノード２１３→ノード２１２→ノード２２３と、レイヤ１のパスノード２１４→ノード２１１とノード２１３→ノード２１２と、からなる。
【０１０１】
なお、本実施例ではレイヤ１〜４となっているが、本発明におけるレイヤは、これらに限定されるものではなく、複数であれば足りる。すなわち、本発明は複数のレイヤから構成されるネットワークにおけるパス設計に広く適用される。
【０１０２】
本実施例で効果のある点は、以下の３点である。
まず、自動的にレイヤ間で連鎖してネットワーク設計手段を実行することにより、複数レイヤにわたるパス設計をレイヤ毎に設計要求を考慮して入力する手間が省ける。
また、パス設計を複数レイヤ間で階層的に行うことにより、下位レイヤの内容がブラックボックスになっている時でも設計が可能となる。
さらに、パス設計を複数レイヤ間で階層的に行うことにより、大きなネットワークにおける設計処理の負荷を軽減できる。
【０１０３】
【発明の効果】
本発明によれば、マルチレイヤのネットワークに要求された設計要求を階層的にそして各レイヤがより下位レイヤに対して設計要求を作成することにより、自動的にマルチレイヤパスを設計できる。また、その時に設計要求されたレイヤと設計可能なレイヤ、迂回パスの必要有無などを各レイヤでフラグ形式に入力することができる。したがって、マルチレイヤパスの設計が容易になる。
【図面の簡単な説明】
【図１】本発明によるパス設計装置、パス設計システムの一実施形態の構成図である。
【図２】本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態に用いられるネットワークのイメージ図である。
【図３】本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態におけるパス設計のフローチャートである。
【図４】本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態におけるレイヤＸのパス設計のフローチャートである。
【図５】本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態における初期設定要求のノードの始点と終点・帯域を示した表である。
【図６】本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態における初期設計要求パラメータの表である。
【図７】本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態における下位レイヤに対する設定要求のノードの始点と終点・帯域を示した表である。
【図８】本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態における下位レイヤに対する設計要求パラメータの表である。
【図９】本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態における他の下位レイヤに対する設定要求のノードの始点と終点・帯域を示した表である。
【図１０】本発明によるパス設計装置、パス設計システム、及びパス設計方法の一実施形態における他の下位レイヤに対する設計要求パラメータの表である。
【符号の説明】
１１  設計要求入力装置
１２  ネットワーク情報記憶装置
１３  パス設計装置
１４  ネットワーク設定出力装置
１００  パス設計システム
１３１  パス設計ＩＦ部
２００  ネットワーク
２１０  レイヤ１のネットワーク
２２０  レイヤ３のネットワーク
２３０  レイヤ３のネットワーク
２４０  レイヤ４のネットワーク
１３２１、１３２２、１３２３、１３２４  ネットワーク設計手段
【図１】
2004266579.tif 000003
【図２】
2004266579.tif 000004
【図３】
2004266579.tif 000005
【図４】
2004266579.tif 000006
【図５】
2004266579.tif 000007
【図６】
2004266579.tif 000008
【図７】
2004266579.tif 000009
【図８】
2004266579.tif 000010
【図９】
2004266579.tif 000011
【図１０】
2004266579.tif 000012