(57)【要約】【課題】ＦＥＴ１５１  、１５２  からなる第１及び第２ミキサ６１  、６２  に局部発振信号を供給する際、ＦＥＴ１５１  、１５２  のドレインにフェーズノイズを生じることなしに回路構成の簡素化及び消費電力の低減化を達成するミキサ回路を提供する。【解決手段】第１高周波信号と第１局部発振信号とを周波数混合して第１周波数混合信号を発生する第１ＦＥＴ１５１  と、第２高周波信号と第２局部発振信号とを周波数混合して第２周波数混合信号を発生する第２ＦＥＴ１５２  と、一つの局部発振器４とを備え、第１及び第２局部発振信号は、一つの局部発振器４の局部発振信号を分波器４で分波して得られたもので、周波数が同一であり、位相が略１８０°異なるものである。【選択図】        図１
2004289420.tif 000002
【特許請求の範囲】
【請求項１】
第１高周波信号と第１局部発振信号とを周波数混合して第１周波数混合信号を発生する第１ＦＥＴと、第２高周波信号と第２局部発振信号とを周波数混合して第２周波数混合信号を発生する第２ＦＥＴと、一つの局部発振器とを備え、前記第１及び第２局部発振信号は、前記一つの局部発振器の局部発振信号を分波して得られたもので、周波数が同一であり、位相が略１８０°異なるものであることを特徴とするミキサ回路。
【請求項２】
前記第１及び第２ＦＥＴは、それぞれ、ゲートに前記第１及び第２高周波信号が、ドレインに前記第１及び第２局部発振信号がそれぞれ供給され、第１及び第２ＦＥＴの動作点は、供給された第１及び第２局部発振信号レベルによって変動するように設定されていることを特徴とする請求項１に記載のミキサ回路。
【請求項３】
前記一つの局部発振器の局部発振信号は、分波する際に、一方の分波信号を移相させずに前記第１ＦＥＴに第１局部発振信号として供給し、他方の分波信号を移相させて前記第２ＦＥＴに前記第２局部発振信号として供給するようにしたことを特徴とする請求項１に記載のミキサ回路。
【請求項４】
前記第１ＦＥＴ及び前記第２ＦＥＴそれに前記一つの局部発振器は、供給された第１高周波信号及び第２高周波信号を第１中間周波信号及び第２中間周波信号に周波数変換するブロックコンバータを構成していることを特徴とする請求項１乃至３のいずれかに記載のミキサ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ミキサ回路に係り、特に、衛星放送を受信する２出力ダウンコンバータ等に用いられ、受信した高周波信号と局部発振信号とを混合して中間周波数信号を形成するミキシング素子に電界効果トランジスタ（以下、これをＦＥＴという）を用いたミキサ回路に関する。
【０００２】
【従来の技術】
従来、放送衛星から送信された放送電波を受信し、その受信信号を２つのＢＳ受信機に供給する際にブロックコンバータが用いられる。
【０００３】
図４は、かかる既知のブロックコンバータの要部構成を示すブロック図であって、一例として、特開平１０−１００５０６号に開示のものである。
【０００４】
図４に示されるように、このブロックコンバータは、アンテナ（図示なし）で受信した衛星放送電波を分波して得られた左旋偏波信号（Ｌ信号、以下、これを第１高周波信号という）が供給される第１入力端子３１１  と、同じく右旋偏波信号（Ｒ信号、以下、これを第２高周波信号という）が供給される第２入力端子３１２  と、第１高周波信号を増幅する第１低雑音増幅器３２１  と、第２高周波信号を増幅する第２低雑音増幅器３２２  と、増幅した第１高周波信号の中の不要成分を除去する第１帯域通過フィルタ３３１  と、増幅した第２高周波信号の中の不要成分を除去する第２帯域通過フィルタ３３２  と、局部発振信号を発生する１つの局部発振器３４と、増幅した第１高周波信号と局部発振信号とを周波数混合し、第１中間周波信号を発生する第１ミキサ３５１  と、増幅した第２高周波信号と局部発振信号とを周波数混合し、第２中間周波信号を発生する第２ミキサ３５２  と、第１及び第２入力端３６１  、３６２  と第１及び第２出力端３７１  、３７２  を有する信号切替回路３８と、第１中間周波信号増幅器３９１  と、第２中間周波信号増幅器３９２  と、第１出力端子４０１  と、第２出力端子４０２  とからなる。この場合、１つの局部発振器３４と第１ミキサ３５１  と第２ミキサ３５２  とからなる回路部分がミキサ回路を構成している。
【０００５】
また、信号切替回路３８は、第１及び第２入力端３６１  、３６２  と第１及び第２出力端３７１  、３７２  との間が選択的に接続され、接続されたときに信号伝送経路が形成されるもので、信号伝送経路の形成状態に対応した種々の信号伝送状態が得られる。例えば、第１入力端３６１  と第１出力端３７１  とが接続され、第２入力端３６２  と第２出力端３７２  とが接続されると、第１入力端３６１  に供給された第１中間周波信号が第１出力端３７１  に供給され、第２入力端３６２  に供給された第２中間周波信号が第２出力端３７２  に供給される。また、第１入力端３６１  と第２出力端３７２  とが接続され、第２入力端３６２  と第１出力端３７１  とが接続されると、第１中間周波信号が第２出力端３７２  に供給され、第２中間周波信号が第１出力端３７１  に供給される。さらに、第１入力端３６１  と第１出力端３７１  とが接続され、同時に、第２入力端３６２  と第１出力端３７１  とが接続されると、第１中間周波信号と第２中間周波信号がともに第１出力端３７１  に供給される。同じように、第１入力端３６１  と第２出力端３７２  とが接続され、同時に、第２入力端３６２  と第２出力端３７２  とが接続されると、第１中間周波信号と第２中間周波信号がともに第２出力端３７２  に供給される。このように、信号切替回路３８の信号伝送経路を選択切替えることにより、第１中間周波信号及び第２中間周波信号をそれぞれ単独に、または、第１中間周波信号と第２中間周波信号の混合信号を第１出力端３７１  及び／または第２出力端３７２  から導出させることが可能になる。
【０００６】
なお、前記の場合、第１高周波信号が左旋偏波信号（Ｌ信号）であり、第２高周波信号が右旋偏波信号（Ｒ信号）である例であるが、第１高周波信号が水平偏波信号（Ｈ信号）であり、第２高周波信号が垂直偏波信号（Ｖ信号）であっても同じような動作が行われる。
【０００７】
ところで、既知のブロックコンバータにおいては、装置の小型化や製造コストの低減のために、構成部品点数を削減し、消費電力を低減することが行われており、具体的に、第１及び第２ミキサ３５１  、３５２  と１つの局部発振器３４に、それぞれ本来低消費電力素子であるＦＥＴを用いたものが知られている。
【０００８】
図５は、既知のこの種のミキサ回路、すなわち第１及び第２ミキサ３５１  、３５２  と１つの局部発振器３４の具体的構成の一例を示す回路図である。
【０００９】
なお、図５において、図４に示された構成要素と同じ構成要素については同じ符号を付けている。
【００１０】
図５に示されるように、第１ミキサ３５１  は、第１高周波信号入力端４１１  と、第１中間周波信号出力端４２１  と、ＦＥＴ４３１  と、結合コンデンサ４４１  、４５１  と、バッファ抵抗４６１  と、バイアス抵抗４７１  と、局部発振信号入力端４８１  と、ゲートバイアス電圧入力端４９１  とからなる。第２ミキサ３５２  は、第２高周波信号入力端４１２  と、第１中間周波信号出力端４２２  と、ＦＥＴ４３２  と、結合コンデンサ４４２  、４５２  と、バッファ抵抗４６２  と、バイアス抵抗４７２  と、局部発振信号入力端４８２  と、ゲートバイアス電圧入力端４９２  からなる。また、局部発振器３４は、局部発振信号出力端５０と、ＦＥＴ５１と、発振回路部５２と、ドレイン負荷インピーダンス５３と、ドレイン電圧供給端５４とからなる。
【００１１】
そして、局部発振器３４は、ＦＥＴ５１がゲートに接続された発振回路部５２の回路定数に対応した周波数の局部発振信号を発生し、その局部発振信号をＦＥＴ５１のドレインから局部発振信号出力端５０を通して局部発振信号入力端４８１  及び局部発振信号入力端４８２  に供給する。また、第１ミキサ３５１  は、第１高周波信号が第１高周波信号入力端４１１  から結合コンデンサ４４１  を通してＦＥＴ４３１  のゲートに供給され、局部発振信号が局部発振信号入力端４８１  からバッファ抵抗４６１  を通してＦＥＴ４３１  のドレインに供給され、ＦＥＴ４３１  において第１高周波信号と局部発振信号が周波数混合され、そのドレインに得られた第１中間周波信号が結合コンデンサ４５１  を通して第１中間周波信号出力端４２１  に供給される。同様に、第２ミキサ３５２  は、第２高周波信号が第２高周波信号入力端４１２  から結合コンデンサ４４２  を通してＦＥＴ４３２  のゲートに供給され、局部発振信号が局部発振信号入力端４８２  からバッファ抵抗４６２  を通してＦＥＴ４３２  のドレインに供給され、ＦＥＴ４３２  において第２高周波信号と局部発振信号が周波数混合され、そのドレインに得られた第２中間周波信号が結合コンデンサ４５２  を通して第２中間周波信号出力端４２２  に供給される。
【００１２】
次いで、図６は、第１及び第２ミキサ３５１  、３５２  において、ドレインに局部発振信号だけを供給したときのＦＥＴ４３１  、４３２  の動作点の変動状態の一例を示す特性図である。
【００１３】
図６において、横軸はＦＥＴ４３１  、４３２  のドレイン・ソース電圧（ＶＤＳ）であり、縦軸はそのドレイン電流（ＩＤ  ）であって、曲線ＡはＦＥＴ４３１  、４３２  のドレイン・ソース間の電圧−電流特性曲線を表すものであり、信号ＬＯ  はＦＥＴ４３１  、４３２  のドレインに供給された局部発振信号を表すものである。
【００１４】
図６に示されるように、ＦＥＴ４３１  、４３２  は、ドレインに供給されるドレイン電圧ＶＤＳ、すなわち局部発振信号ＬＯ  の振幅値により、ドレイン電流ＩＤ  が周期的にオンまたは略オフ状態になるもので、局部発振信号ＬＯ  の正方向振幅値が大きくなると、その大きさに応じてドレイン電流ＩＤ  が増大し、局部発振信号ＬＯ  の正方向振幅値が小さくなると、その程度に応じてドレイン電流ＩＤ  が減少する。このとき、ＦＥＴ４３１  においては、ゲートに供給された第１高周波信号とドレインに供給された局部発振信号ＬＯ  とが周波数混合され、ドレインに第１中間周波信号が形成され、同様に、ＦＥＴ４３２  においては、ゲートに供給された第２高周波信号とドレインに供給された局部発振信号ＬＯ  とが周波数混合され、ドレインに第２中間周波信号が形成される。
【００１５】
【発明が解決しようとする課題】
前記既知の第１及び第２ミキサ３５１  、３５２  は、それぞれミキシング素子としてＦＥＴ４３１  、４３２  が用いられ、ＦＥＴ４３１  、４３２  のドレインに局部発振信号ＬＯ  だけを供給する構成が採用されているので、第１及び第２ミキサ３５１  、３５２  の全体の回路構成が簡素化され、第１及び第２ミキサ３５１  、３５２  を含むブロックコンバータが小型化できるとともに、ＦＥＴ４３１  、４３２  の消費電力が低減され、ブロックコンバータが低消費電力特性を有するという利点がある。
【００１６】
これに対し、前記既知の第１及び第２ミキサ３５１  、３５２  は、ＦＥＴ４３１  、４３２  がそれらのドレインに第１及び第２高周波信号と周波数混合する局部発振信号ＬＯ  を受ける場合、一つの局部発振器３４が発生した局部発振信号ＬＯ  を略同じ位相状態で受けているため、局部発振器３４からＦＥＴ４３１  、４３２  のドレイン側を見たインピーダンスが局部発振信号ＬＯ  の振幅値に対応して同じように変動する、すなわち第１ＦＥＴ４３１  のインピーダンスが小さくなるとき、第２ＦＥＴ４３１  のインピーダンスも小さくなり、一方、第１ＦＥＴ４３１  のインピーダンスが大きくなるとき、第２ＦＥＴ４３１  のインピーダンスも大きくなるように変動するようになり、その結果、その変動幅に対応してＦＥＴ４３１  、４３２  のドレインに供給される局部発振信号ＬＯ  の周波数が変化し、局部発振信号ＬＯ  に好ましくないフェーズノイズ（位相雑音）が発生するようになる。この場合、発生するフェーズノイズの度合いは、局部発振信号ＬＯ  の振幅値が最大になったときに基準位相に対して正方向に最大に移相し、その振幅値が最小になったときに基準位相に対して負方向に最大に移相するもので、このような最大移相時の周波数変化は基準局部発振周波数に対して約±５０ｋＨｚに相当し、ブロックコンバータの周波数規格が満たされなくなり、何等かの対策が必要になる。
【００１７】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、ＦＥＴからなる２つのミキサに局部発振信号を供給する際、各ＦＥＴのドレインにフェーズノイズを生じないようにし、回路構成の簡素化及び消費電力の低減化を達成するミキサ回路を提供することにある。
【００１８】
【課題を解決するための手段】
前記目的を達成するために、本発明によるミキサ回路は、第１高周波信号と第１局部発振信号とを周波数混合して第１周波数混合信号を発生する第１ＦＥＴと、第２高周波信号と第２局部発振信号とを周波数混合して第２周波数混合信号を発生する第２ＦＥＴと、一つの局部発振器とを備え、前記第１及び第２局部発振信号は、前記一つの局部発振器の局部発振信号を分波して得られたもので、周波数が同一であり、位相が略１８０°異なるものである手段を備える。
【００１９】
前記手段によれば、一つの局部発振器から第１ＦＥＴに供給される第１局部発振信号と第２ＦＥＴに供給される第２局部発振信号との周波数を同じにし、かつ、それらの位相が略１８０°異なるようにしたことにより、第１ＦＥＴのインピーダンスが小さくなるとき、第２ＦＥＴのインピーダンスが大きくなり、また、第１ＦＥＴのインピーダンスが大きくなるとき、第２ＦＥＴのインピーダンスが小さくなって、局部発振器から第１及び第２ＦＥＴのドレイン側を見たインピーダンスが常時略一定になるので、局部発振信号に不所望なフェーズノイズが発生することを回避し、局部発振周波数の変動の発生を防ぐことができる。
【００２０】
また、前記手段によれば、第１及び第２ミキサにＦＥＴを用い、かつ、一つの局部発振器を用いているので、回路構成の簡素化及び消費電力の低減化を達成することが可能になる。
【００２１】
前記手段における第１及び第２ＦＥＴは、それぞれ、ゲートに第１及び第２高周波信号が、ドレインに第１及び第２局部発振信号がそれぞれ供給され、第１及び第２ＦＥＴの動作点は、供給された第１及び第２局部発振信号レベルによって変動するように設定されているものである。
【００２２】
このような構成にすれば、第１及び第２ＦＥＴのドレインへの直流供給回路を省くことができるので、一層、回路構成の簡素化及び消費電力の低減化を達成することが可能になる。
【００２３】
前記手段における一つの局部発振器の局部発振信号は、分波する際に、一方の分波信号を移相させずに第１ＦＥＴに第１局部発振信号として供給し、他方の分波信号を移相させて第２ＦＥＴに第２局部発振信号として供給するようにしたものである。
【００２４】
このような構成にすれば、局部発振信号を分波する際に、分波回路部の構成を単純にすることができるので、回路構成の簡素化の達成に大きく貢献する。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２６】
図１は、本発明によるミキサ回路を用いたブロックコンバータの要部構成を示すブロック図であって、図４に図示されたブロックコンバータの要部構成に対応するものである。
【００２７】
図１に示されるように、このブロックコンバータは、左旋偏波信号（第１高周波信号）が供給される第１入力端子１１  と、右旋偏波信号（第２高周波信号）が供給される第２入力端子１２  と、第１高周波信号を増幅する第１低雑音増幅器２１  と、第２高周波信号を増幅する第２低雑音増幅器２２  と、増幅した第１高周波信号中の不要成分を除去する第１帯域通過フィルタ３１  と、増幅した第２高周波信号中の不要成分を除去する第２帯域通過フィルタ３２  と、局部発振信号を発生する１つの局部発振器４と、局部発振信号を第１局部発振信号と第２局部発振信号に分波する分波器５と、増幅した第１高周波信号と第１局部発振信号とを周波数混合し、第１中間周波信号を発生する第１ミキサ６１  と、増幅した第２高周波信号と第２局部発振信号とを周波数混合し、第２中間周波信号を発生する第２ミキサ６２  と、第１入力端７１  及び第２入力端７２  と第２出力端８１  及び第２出力端８２  と制御端１２１  とを有する信号切替回路９と、第１中間周波信号増幅器１０１  と、第２中間周波信号増幅器１０２  と、第１出力端子１１１  と、第２出力端子１１２  と、図示されないスイッチング制御部に接続された制御端子１２からなる。この場合、１つの局部発振器４と分波器５と第１ミキサ６１  と第２ミキサ６２  とからなる回路部分がミキサ回路を構成する。
【００２８】
また、信号切替回路９は、前述の信号切替回路３８と同様に、第１及び第２入力端７１  、７２  と第１及び第２出力端８１  、８２  の間が選択的に接続され、接続されたときに信号伝送経路が形成されるもので、信号伝送経路の形成状態に対応した種々の信号伝送状態が得られる。例えば、第１入力端７１  と第１出力端子８１  とが接続され、第２入力端７２  と第２出力端８２  とが接続されると、第１入力端７１  に供給された第１中間周波信号が第１出力端８１  に供給され、第２入力端７２  に供給された第２中間周波信号が第２出力端８２  に供給される。また、第１入力端７１  と第２出力端８２  とが接続され、第２入力端７２  と第１出力端８１  とが接続されると、第１中間周波信号が第２出力端８２  に供給され、第２中間周波信号が第１出力端８１  に供給される。さらに、第１入力端７１  と第１出力端８１  とが接続され、同時に、第２入力端７２  と第１出力端８１  とが接続されると、第１中間周波信号と第２中間周波信号がともに第１出力端８１  に供給される。同じように、第１入力端７１  と第２出力端８２  とが接続され、同時に、第２入力端７２  と第２出力端８２  とが接続されると、第１中間周波信号と第２中間周波信号がともに第２出力端８２  に供給される。このように、信号切替回路９においても、その信号伝送経路を選択切替えることにより、第１中間周波信号及び第２中間周波信号をそれぞれ単独に、または、第１中間周波信号と第２中間周波信号の混合信号を第１出力端８１  及び／または第２出力端８２  から導出させることが可能になる。
【００２９】
図１に図示のブロックコンバータは、次のように動作する。第１入力端子１１  に供給された第１高周波信号は、第１低雑音増幅器２１  で増幅され、第１帯域通過フィルタ３１  で不要信号成分が除去された後、第１ミキサ６１  に供給される。また、第２入力端子１２  に供給された第２高周波信号は、第２低雑音増幅器２２  で増幅され、第２帯域通過フィルタ３２  で不要信号成分が除去された後、第２ミキサ６２  に供給される。このとき、１つの局部発振器４から出力された局部発振信号は、分波器５で分波され、一方が第１局部発振信号として第１ミキサ６１  に供給され、他方が第２局部発振信号として第２ミキサ６２  に供給される。第１ミキサ６１  は、第１高周波信号と第１局部発振信号とを周波数混合して第１中間周波信号を第１入力端７１  に供給し、第２ミキサ６２  は、第２高周波信号と第２局部発振信号とを周波数混合して第２中間周波信号を第２入力端７２  に供給する。
【００３０】
信号切替回路９は、スイッチング制御部の制御により、前述のように第１入力端７１  、第２入力端７２  と、第１出力端８１  、第２出力端８２  とが選択的に接続される。このような接続結果によって、第１中間周波信号及び／または第２中間周波信号が第１中間周波信号増幅器１０１  を通して第１出力端子１１１  に供給されたり、第１中間周波信号及び／または第２中間周波信号が第２中間周波信号増幅器１０２  を通して第２出力端子１１２  に供給されたりする。
【００３１】
なお、本例においても、第１高周波信号が左旋偏波信号であり、第２高周波信号が右旋偏波信号であるが、第１高周波信号が水平偏波信号（Ｈ信号）であり、第２高周波信号が垂直偏波信号（Ｖ信号）であっても同じ動作になる。
【００３２】
次に、図２は、図１に図示されたブロックコンバータにおけるミキサ回路の１つの実施の形態を示すもので、その要部構成を表す回路図であって、図５に図示されたミキサ回路に対応するものである。なお、図２において、図１に示された構成要素と同じ構成要素については同じ符号を付けている。
【００３３】
図２に示されるように、第１ミキサ６１  は、第１高周波信号入力端１３１  と、第１中間周波信号出力端１４１  と、第１ＦＥＴ１５１  と、結合コンデンサ１６１  、１７１  と、バッファ抵抗１８１  と、バイアス抵抗１９１  と、局部発振信号入力端２０１  と、ゲートバイアス電圧入力端２１１  とからなる。第２ミキサ６２  は、第２高周波信号入力端１３２  と、第２中間周波信号出力端１４２  と、第２ＦＥＴ１５２  と、結合コンデンサ１６２  、１７２  と、バッファ抵抗１８２  と、バイアス抵抗１９２  と、局部発振信号入力端２０２  と、ゲートバイアス電圧入力端２１２  とからなる。また、局部発振器４は、ＦＥＴ２２と、発振回路部２３と、ドレイン負荷インピーダンス２４と、局部発振信号出力端２５と、ドレイン電圧供給端２６とからなる。分波器５は、１８０°移相器５１  を含んでいる。
【００３４】
そして、局部発振器４は、ＦＥＴ２２がゲートに接続された発振回路部２３の回路定数に対応した周波数の局部発振信号を発生し、その局部発振信号をＦＥＴ２２のドレインから局部発振信号出力端２５を通して分波器５に供給する。分波器５は、供給された局部発振信号の一方を第１局部発振信号として直接局部発振信号入力端２０１  に供給し、その他方を１８０°移相器５１  で１８０°移相させ、第１局部発振信号として局部発振信号入力端２０２  に供給する。
【００３５】
このとき、第１ミキサ６１  は、第１高周波信号が第１高周波信号入力端１３１  から結合コンデンサ１６１  を通して第１ＦＥＴ１５１  のゲートに供給され、第１局部発振信号が局部発振信号入力端２０１  からバッファ抵抗１８１  を通して第１ＦＥＴ１５１  のドレインに供給される。第１ＦＥＴ１５１  においては、第１高周波信号と第１局部発振信号が周波数混合され、そのドレインに得られた第１中間周波信号が結合コンデンサ１７１  を通して第１中間周波信号出力端１４１  に供給される。同様に、第２ミキサ６２  は、第２高周波信号が第２高周波信号入力端１３２  から結合コンデンサ１６２  を通して第２ＦＥＴ１５２  のゲートに供給され、第２局部発振信号が局部発振信号入力端２０２  からバッファ抵抗１８２  を通して第２ＦＥＴ１５２  のドレインに供給される。第２ＦＥＴ１５２  においては、第２高周波信号と第２局部発振信号が周波数混合され、そのドレインに得られた第２中間周波信号が結合コンデンサ１７２  を通して第２中間周波信号出力端１４２  に供給される。
【００３６】
ここで、図３は、第１ＦＥＴ１５１  のドレインに第１局部発振信号だけを、第２ＦＥＴ１５２  のドレインに第２局部発振信号だけをそれぞれ供給したときの第１及び第２ＦＥＴ１５１  、１５２  の動作点変動状態の一例を示す特性図であって、図６に図示された特性図に対応するものである。
【００３７】
図３において、横軸は第１及び第２ＦＥＴ１５１  、１５２  のドレイン・ソース電圧（ＶＤＳ）であり、縦軸はそのドレイン電流（ＩＤ  ）であって、曲線Ａは両ＦＥＴ１５１  、１５２  のドレイン・ソース間の電圧−電流特性曲線を表し、実線ＬＯ  は第１ＦＥＴ１５１  のドレインに供給された第１局部発振信号、点線ＬＯ  は第２ＦＥＴ１５２  のドレインに供給された第２局部発振信号を表すものである。
【００３８】
図３に示されるように、第１及び第２ＦＥＴ１５１  、１５２  は、既知のこの種の第１及び第２ＦＥＴ４３１  、４３２  と同様に、それぞれドレインに供給されるドレイン電圧ＶＤＳ、すなわち局部発振信号ＬＯ  の振幅値により、ドレイン電流ＩＤ  が周期的にオンになったりまたは略オフ状態になったりする。
【００３９】
この場合、第１ＦＥＴ１５１  に供給される第１局部発振信号ＬＯ  と、第２ＦＥＴ１５２  に供給される第２局部発振信号ＬＯ  とは、図３に示されるように、その位相が逆相（１８０°移相状態）になっている。このため、第１ＦＥＴ１５１  においては、第１局部発振信号ＬＯ  の正方向振幅値が大きくなって、その大きさに応じてドレイン電流ＩＤ  が増大するとき、第２ＦＥＴ１５２  においては、第２局部発振信号ＬＯ  の正方向振幅値が小さくなって、その程度に応じてドレイン電流ＩＤ  が減少するようになり、一方、第１ＦＥＴ１５１  においては、第１局部発振信号ＬＯ  の正方向振幅値が小さくなって、その程度に応じてドレイン電流ＩＤ  が減少するとき、第２ＦＥＴ１５２  においては、第２局部発振信号ＬＯ  の正方向振幅値が大きくなって、その大きさに応じてドレイン電流ＩＤ  が増大するようになる。
【００４０】
このように、第１ＦＥＴ１５１  と第２ＦＥＴ１５２  においては、供給される第１及び第２局部発振信号ＬＯ  の振幅値と流れるドレイン電流ＩＤ  の大きさとが互いに逆の状態になるので、局部発振器４から第１ＦＥＴ１５１  及び第２ＦＥＴ１５２  の双方のドレイン側を見たインピーダンスは、第１及び第２局部発振信号ＬＯ  の振幅値に係わりなく、総合的にその変化が極めて少なくなり、局部発振器４から出力される局部発振信号ＬＯ  の周波数が変化し、局部発振信号ＬＯ  に好ましくないフェーズノイズ（位相雑音）が発生するのを回避することができる。
【００４１】
なお、前記実施の態様においては、分波器４として、局部発振信号の一方を第１局部発振信号として直接局部発振信号入力端２０１  に供給し、その他方を１８０°移相器５１  で１８０°移相させて局部発振信号入力端２０２  に供給する例を挙げて説明したが、分波器４をこのような簡単な構成にすることは好ましいことであるものの、本発明による分波器４は、このような構成のものに限られず、第１局部発振信号と第２局部発振信号と位相が逆相になる構成のものであれば、どのような構成のもの、例えば、２つの移相器を用いたものであってもよい。
【００４２】
また、前記実施の態様においては、第１ＦＥＴ１５１  及び第２ＦＥＴ１５２  のドレインにそれぞれ第１及び第２局部発振信号ＬＯ  だけを供給し、第１ＦＥＴ１５１  及び第２ＦＥＴ１５２  を動作させる例を挙げて説明したが、本発明によるミキサ回路は、第１ＦＥＴ１５１  及び第２ＦＥＴ１５２  のドレインを直流的にゼロバイアス状態で動作させる例に限られるものでなく、第１及び第２局部発振信号ＬＯ  とともに比較的低い直流ドレイン電圧を供給するようにしても殆ど同じ機能を発揮させることができる。
【００４３】
【発明の効果】
以上のように、本発明によれば、一つの局部発振器から第１ＦＥＴに供給される第１局部発振信号と第２ＦＥＴに供給される第２局部発振信号との周波数を同じにし、かつ、それらの位相が略１８０°異なるようにしたことにより、第１ＦＥＴのインピーダンスが小さくなるとき、第２ＦＥＴのインピーダンスが大きくなり、また、第１ＦＥＴのインピーダンスが大きくなるとき、第２ＦＥＴのインピーダンスが小さくなって、局部発振器から第１及び第２ＦＥＴのドレイン側を見たインピーダンスが常時略一定になるので、局部発振信号に不所望なフェーズノイズが発生することを回避し、局部発振周波数の変動の発生を防ぐことができるとともに、第１及び第２ミキサにＦＥＴを用い、かつ、一つの局部発振器を用いているので、回路構成の簡素化及び消費電力の低減化を達成することが可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明によるミキサ回路を用いたブロックコンバータの要部構成を示すブロック図である。
【図２】図１に図示されたブロックコンバータにおけるミキサ回路の１つの実施の形態を示すもので、その要部構成を表す回路図である。
【図３】第１ＦＥＴのドレインに第１局部発振信号だけを、第２ＦＥＴのドレインに第２局部発振信号だけをそれぞれ供給したときの第１及び第２ＦＥＴの動作点変動状態の一例を示す特性図である。
【図４】既知のブロックコンバータの要部構成を示すブロック図である。
【図５】既知のこの種のミキサ回路、すなわち第１及び第２ミキサと１つの局部発振器の具体的構成の一例を示す回路図である。
【図６】第１及び第２ミキサにおいて、ドレインに局部発振信号だけを供給したときのＦＥＴの動作点の変動状態の一例を示す特性図である。
【符号の説明】
１１    第１入力端子
１２    第２入力端子
２１    第１低雑音増幅器
２２    第２低雑音増幅器
３１    第１帯域通過フィルタ
３２    第２帯域通過フィルタ
４  １つの局部発振器
５  分波器
５１    １８０°移相器
６１    第１ミキサ
６２    第２ミキサ
７１    第１入力端
７２    第２入力端
８１    第２出力端
８２    第２出力端
９  信号切替回路
１０１    第１中間周波信号増幅器
１０２    第２中間周波信号増幅器
１１１    第１出力端子
１１２    第２出力端子
１２  制御端子
１２１    制御端
１３１    第１高周波信号入力端
１３２    、第２高周波信号入力端
１４１    第１中間周波信号出力端
１４２    第２中間周波信号出力端
１５１    第１ＦＥＴ
１５２    第２ＦＥＴ
１６１  、１６２  、１７１  、１７２    結合コンデンサ
１８１  、１８２    バッファ抵抗
１９１  、１９２    バイアス抵抗
２０１  、２０２    局部発振信号入力端
２１１  、２１２    ゲートバイアス電圧入力端
２２  ＦＥＴ
２３  発振回路部
２４  ドレイン負荷インピーダンス
２５  局部発振信号出力端２５
２６  ドレイン電圧供給端
【図１】
2004289420.tif 000003
【図２】
2004289420.tif 000004
【図３】
2004289420.tif 000005
【図４】
2004289420.tif 000006
【図５】
2004289420.tif 000007
【図６】
2004289420.tif 000008