(57)【要約】【課題】部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥパラメータ抽出並びにＳＰＩＣＥ計算、さらにはデバイス解析の手順の合理化を図る。【解決手段】所定パラメータを設定する（処理Ｓ１１）。このとき、ボディー電流特性を記述するパラメータは抽出せずにボディー電流を０（ゼロ）と評価する（処理Ｓ１１ａ）。そこで、ボディー電流特性を記述するパラメータの代りに、本来ボディー電流特性から求められる回路動作中の定常状態の情報すなわちボディー電荷量ないしボディー電位振動を、ボディー電流特性の情報を包含したマクロパラメータとして扱う（処理Ｓ１１ｂ）。このようなマクロパラメータを含むパラメータ設定の後、過渡解析のためのＳＰＩＣＥ計算を行う（処理Ｓ１２）。【選択図】    図１
2004179502.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ基板に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
ボディー電流をあえて模型化せずに０と評価し、代りに回路動作中の定常状態の情報を、本来求められるべき量がマクロ的に包含されるマクロパラメータとして扱うことで、ボディー電流に係るパラメータ抽出並びに回路動作中の定常状態を求める計算を省略したことを特徴とする部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥパラメータ抽出及びＳＰＩＣＥ計算の方法。
【請求項２】
ＳＯＩ基板に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
ボディー電流を０と評価する代りに、回路動作中の定常状態の情報を、本来求められるべき量がマクロ的に包含されるマクロパラメータとして扱うことで、回路動作中の定常状態を求める計算の手法を省略したことを特徴とする部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥ計算の方法。
【請求項３】
ＳＯＩ基板に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
入力信号周期、出力負荷容量、並びに出力負荷抵抗を共に同じ比率：Ｘで増加させて、入力信号１周期経過後のボディー部における総電荷量の変動が０になるボディー部の総電荷量の初期値：Ｙを求めておき、さらにＹをＸの関数と捉えた上でＸ＝１でのＹの値を外挿することによって、部分空乏型ＳＯＩ  ＭＯＳＦＥＴの回路動作中の定常状態を求めることを特徴とするＳＰＩＣＥ計算及びデバイス解析の方法。
【請求項４】
ＳＯＩ基板に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
実際の回路動作を模倣したトライアルパルスの周期をＸ倍に増加させることによってトライアル・パルスを相似的に引き伸ばし、トライアル・パルス１周期経過後のボディー部における総電荷量の変動が０になるボディー部の総電荷量の初期値：Ｙを求めておき、さらにＹをＸの関数と捉えた上でＸ＝１でのＹの値を外挿することによって、部分空乏型ＳＯＩ  ＭＯＳＦＥＴの回路動作中の定常状態を求めることを特徴とするＳＰＩＣＥ計算及びデバイス解析の方法。
【請求項５】
ＳＯＩ基板上に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
収束判定に用いられる誤差係数について、ボディー部の計算に専用の通常よりも小さい組と、ボディー部以外のノードの計算に用いられる通常の大きさの組とを併用することを特徴とした、部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥ計算の方法。
【請求項６】
ＳＯＩ基板上に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
実効チャネル幅が知られておりかつボディー端子が設けられた部分空乏型のＳＯＩ  ＭＯＳＦＥＴにおける定常状態のドレイン電流特性のボディー電位依存性を測定ないし模型化しておいて、実効チャネル幅が知られている基板浮遊操作の部分空乏型ＳＯＩ  ＭＯＳＦＥＴの定常状態のドレイン電流に単位実効チャネル幅当りの値で一致するボディー電位を直接ないし内挿／外挿によって求めておき、そのボディー電位をテーブル化して定常状態の解析に利用することを特徴とする、部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥ計算の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板に形成されるＭＯＳＦＥＴに係り、特にボディーが部分的にのみ空乏化する部分空乏型のＳＯＩ  ＭＯＳＦＥＴについての、ＳＰＩＣＥパラメータ抽出、ＳＰＩＣＥ計算、及びデバイス解析の方法に関する。
【０００２】
【従来の技術】
ＳＯＩ  ＭＯＳＦＥＴは、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板と呼ばれる絶縁膜上に形成されたシリコン単結晶中にＭＯＳＦＥＴを構成するものである。特に基板浮遊操作の部分空乏型ＳＯＩ  ＭＯＳＦＥＴでは、ボディー電荷量を変化させる源となるボディー電流に流入する電流（ボディー電流）の各成分がいずれも極めて小さく、当然そのボディー電荷量の変動もまた極めて小さい。このため、回路動作中においては、ボディー部とゲート／ソース／ドレイン／バックゲートの各他ノード間との容量性結合が生じる。また、ボディー部に端子を設けて電位を固定して操作する方法においても、ボディー部あるいはボディー端子部における抵抗及び回路動作周波数が共に十分高い場合には、同様に容量性結合が生じることが知られている。
【０００３】
このように、ボディー部の容量性結合が生じるＳＯＩ  ＭＯＳＦＥＴでは、実際の回路動作中におけるボディー部の電位ひいては実効ドレイン電流特性がボディー部の総電荷量に支配されることになる。当然、デバイス解析並びにＳＰＩＣＥ計算によって実効ドレイン電流特性を予測する際にも、回路動作中におけるボディー部の総電荷量を計算する必要がある。
【０００４】
文献Ａ．Ｗｅｉ  ｅｔ  ａｌ．，ＩＥＥＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，ｖｏｌ．４５，ｐｐ．４３０−４３８，１９９８．には、ＳＯＩ  ＭＯＳＦＥＴについて、デバイス解析によって回路動作中におけるボディー部の総電荷量を計算する方法が開示されている。
【０００５】
ＳＰＩＣＥによるＳＯＩ  ＭＯＳＦＥＴの回路解析では、一般に、ボディー電流すなわち、ダイオード電流、インパクト・イオン化の電流、及びＧａｔｅ−Ｉｎｄｕｃｅｄ−Ｄｒａｉｎ−Ｌｅａｋａｇｅ（ＧＩＤＬ）現象の原因となるトンネル電流に併せて、ボディー部の容量−電圧特性（または電荷−電圧特性）を模型化することが必要であると考えられている。
【０００６】
例えば、ＳＯＩ  ＭＯＳＦＥＴの静特性（出力特性及びサブスレッショルド特性）に現れるキンクは、インパクト・イオン化の電流によってボディー部の電位が増加する現象として理解されている。このキンク現象をシミュレーションで再現できるように、現存の標準的な模型（Ｕ．Ｃ．ＢｅｒｋｅｌｅｙによるＢＳＩＭ３  のＳＯＩ  版：ＢＳＩＭＰＤやＵ．Ｆｌｏｒｉｄａ  によるＵＦＳＯＩ  等）ではボディー電流の電流−電圧特性及びボディー部の容量−電圧特性の模型が用意されている。
【０００７】
しかしながら、従来のバルク基板ＭＯＳＦＥＴ技術ではさほど重要ではないボディー（基板）電流の電流−電圧特性及びボディー（基板）部の容量−電圧特性の模型に関して、その模型の細部を特定する係数を実素子に見合った形で評価、算出する手順を踏まなければならないことはかなりの負担となる。
【０００８】
また、実際の回路動作中におけるボディー部の電荷の総量は、その変動量であるボディー電流が極めて小さいため、数百回ものスイッチング動作を経てある一定値のまわりで小さく変動する状態に収束する。回路解析の際には、そのボディー部電荷総量の収束値を予め計算しておき、かつ、その計算結果を解析の初期値に設定する必要がある。さらに、ボディー電流の絶対値は駆動電流のそれに比べて桁違いに小さいため、ボディー部の電荷総量ひいては電位の計算は高精度で行う必要性が生じ、計算にかける時間（計算時間）並びに収束性の確度にある程度の妥協はやむを得ない状況になる。
【０００９】
【発明が解決しようとする課題】
部分空乏型のＳＯＩ  ＭＯＳＦＥＴの回路解析では、ボディー部電流の電流−電圧特性及びボディー部の容量−電圧特性の模型の細部を特定する係数を実素子に見合った形で評価、算出し、回路動作中におけるボディー部電荷総量の収束値を予め計算する手順を踏まなければならない。つまりＳＰＩＣＥパラメータ抽出並びにＳＰＩＣＥ計算の手順が複雑である。また、ボディー部の電荷総量ひいては電位の計算は、高精度で行う必要性を認めながらも計算時間並びに収束性を優先せざるを得ず、計算精度に対して妥協することとなる。
【００１０】
本発明は上記のような事情等を考慮してなされたもので、部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥパラメータ抽出並びにＳＰＩＣＥ計算、さらにはデバイス解析の手順の合理化を図ろうとするものである。
【００１１】
【課題を解決するための手段】
本発明の［請求項１］に係るＳＰＩＣＥパラメータ抽出及びＳＰＩＣＥ計算の方法は、
ＳＯＩ基板に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
ボディー電流をあえて模型化せずに０と評価し、代りに回路動作中の定常状態の情報を、本来求められるべき量がマクロ的に包含されるマクロパラメータとして扱うことで、ボディー電流に係るパラメータ抽出並びに回路動作中の定常状態を求める計算を省略したことを特徴とする。
【００１２】
本発明の［請求項２］に係る部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥ計算の方法は、
ＳＯＩ基板に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
ボディー電流を０と評価する代りに、回路動作中の定常状態の情報を、本来求められるべき量がマクロ的に包含されるマクロパラメータとして扱うことで、回路動作中の定常状態を求める計算の手法を省略したことを特徴とする。
【００１３】
上記それぞれ本発明に係る部分空乏型のＳＯＩ  ＭＯＳＦＥＴにおけるＳＰＩＣＥパラメータ抽出及びＳＰＩＣＥ計算の方法によれば、回路動作中の定常状態の情報を、ボディー電流特性から第一原理的に求める代りに、あえてマクロパラメータとして扱う。これにより、ボディー電流に係るＳＰＩＣＥパラメータの抽出並びに回路動作中の定常状態を求める計算が省略できる。ボディー電流の絶対値が小さいことに起因する計算精度と計算時間並びに収束性との間のトレードオフを考えれば合理的手段である。
【００１４】
本発明の［請求項３］に係るＳＰＩＣＥ計算及びデバイス解析の方法は、
ＳＯＩ基板に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
入力信号周期、出力負荷容量、並びに出力負荷抵抗を共に同じ比率：Ｘで増加させて、入力信号１周期経過後のボディー部における総電荷量の変動が０になるボディー部の総電荷量の初期値：Ｙを求めておき、さらにＹをＸの関数と捉えた上でＸ＝１でのＹの値を外挿することによって、部分空乏型ＳＯＩ  ＭＯＳＦＥＴの回路動作中の定常状態を求めることを特徴とする。
【００１５】
本発明の［請求項４］に係るＳＰＩＣＥ計算及びデバイス解析の方法は、
ＳＯＩ基板に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
実際の回路動作を模倣したトライアルパルスの周期をＸ倍に増加させることによってトライアル・パルスを相似的に引き伸ばし、トライアル・パルス１周期経過後のボディー部における総電荷量の変動が０になるボディー部の総電荷量の初期値：Ｙを求めておき、さらにＹをＸの関数と捉えた上でＸ＝１でのＹの値を外挿することによって、部分空乏型ＳＯＩ  ＭＯＳＦＥＴの回路動作中の定常状態を求めることを特徴とする。
【００１６】
上記それぞれ本発明に係る部分空乏型のＳＯＩ  ＭＯＳＦＥＴにおけるＳＰＩＣＥ計算及びデバイス解析の方法によれば、バイアス条件の変動の履歴パターンは変化することなく、周期のみがＸ倍に増加する。ところが、バイアス条件の変動の１周期が経過した後のボディー部における総電荷量の変動が０になるボディー部の総電荷量：Ｙの初期値は、バイアス条件の変動の履歴パターンにのみ大きく依存することが知られている。すなわち、ＹのＸ依存性が極めて小さく、Ｘ＝１でのＹの値を外挿することは極めて容易であることが示唆される。また、バイアス条件の変動の周期がＸ倍に増加することは、ボディー部における総電荷量の計算の精度もまたＸ倍に向上することを意味している。従って、計算時間並びに計算手順の負担を大きくすることなく、計算の精度を向上させることができる。
【００１７】
本発明の［請求項５］に係る部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥ計算の方法は、
ＳＯＩ基板に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
収束判定に用いられる誤差係数について、ボディー部の計算に専用の通常よりも小さい組と、ボディー部以外のノードの計算に用いられる通常の大きさの組とを併用することを特徴としている。
【００１８】
上記の本発明に係る部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥ計算の方法によれば、ボディー部の計算のみを高精度に行うことが可能となる。それにより、ボディー電流ひいてはボディー部の総電荷量の変動が極めて小さく、そのボディー部の総電荷量ひいてはボディー部の電位の計算を高精度に行う必要性が生じることに対して、対応できるようになる。併せて、ボディー部以外のノードにおける駆動電流による充放電の計算は、通常の精度で行うことができるため、ボディー部を含む全ノードを高精度に計算するよりも効率がよい。
【００１９】
本発明の［請求項６］に係る部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥ計算の方法は、
ＳＯＩ基板に形成される部分空乏型のＳＯＩ  ＭＯＳＦＥＴに関し、
実効チャネル幅が知られておりかつボディー端子が設けられた部分空乏型のＳＯＩ  ＭＯＳＦＥＴにおける定常状態のドレイン電流特性のボディー電位依存性を測定ないし模型化しておいて、実効チャネル幅が知られている基板浮遊操作の部分空乏型ＳＯＩ  ＭＯＳＦＥＴの定常状態のドレイン電流に単位実効チャネル幅当りの値で一致するボディー電位を直接ないし内挿／外挿によって求めておき、そのボディー電位をテーブル化して定常状態の解析に利用することを特徴としている。
【００２０】
上記本発明に係る部分空乏型のＳＯＩ  ＭＯＳＦＥＴにおけるＳＰＩＣＥ計算の方法によれば、［請求項１］のようにボディー電流を模型化しない場合であっても定常状態のボディー電位を計算することができる。
【００２１】
【発明の実施の形態】
図１は、本発明の第１実施形態に係る部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥパラメータ抽出及びＳＰＩＣＥ計算の方法を示す流れ図である。
また、図４には、部分空乏型ＳＯＩ  ＭＯＳＦＥＴの概略断面図を示す。埋め込み酸化膜またはボックス層と呼ばれるＳｉＯ２膜４１上にシリコン単結晶が形成され、例えばＰ型のボディー部４２、チャネル部４３を隔ててＮ型のソース・ドレイン領域４４が形成されている。チャネル部４３上にゲート酸化膜４５を介してゲート電極４６が構成されている。ゲート電極４６の両側にはソース・ドレイン領域４４よりも低濃度のＮ型のエクステンション領域４４１形成後に設けられるサイドウォール（スペーサー）４７が形成されている。以上、基板浮遊操作の部分空乏型ＳＯＩ  ＭＯＳＦＥＴを示した。因みに破線は、ボディー４２の部分から端子が引き出されるボディー端子５１が設けられた場合の部分空乏型ＳＯＩ  ＭＯＳＦＥＴの構成を示している。
【００２２】
本発明では、部分空乏型ＳＯＩ  ＭＯＳＦＥＴの回路動作中の定常状態における電気特性を模型化の対象とする。回路動作中での定常状態とは、回路動作が１周期経過してもボディー電荷量が変化しない状態を指すものである。Ｑｂをボディー電荷量とすると、次式で規定される。
Ｑｂ（ｔ＋ｔｐ）−Ｑｂ（ｔ）＝０    …（１）
ここで、Ｑｂ（ｔ）とは、任意の時刻ｔにおけるボディー電荷量を表している。また、ｔｐとは回路動作の１周期を意味している。
【００２３】
図１において、まず、部分空乏型ＳＯＩ  ＭＯＳＦＥＴの電気特性を記述する抽出パラメータ、所定の回路に基いた電源や入力信号の条件、ＳＰＩＣＥ計算の収束判定に用いられる誤差係数等の所定パラメータを、対応する記述スタイルに則り設定する（処理Ｓ１１）。ただし、このとき、実際の回路動作の１周期間にみられるボディー電荷量の変動は十分小さいものと考えて、ボディー電流特性を記述するパラメータは抽出せずにボディー電流を０（ゼロ）と評価する（処理Ｓ１１ａ）。因みに、ボディー電流に係るパラメータは、例えばダイオード電流に係るパラメータ、寄生Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ  （ＢＪＴ）電流に係るパラメータ、インパクトイオン化の電流に係るパラメータ、ＧＩＤＬ電流に係るパラメータ等である。
【００２４】
そこで、ボディー電流特性を記述するパラメータの代りに、本来ボディー電流特性から求められる回路動作中の定常状態の情報すなわちボディー電荷量ないしボディー電位振動を、ボディー電流特性の情報を包含したマクロパラメータとして扱う（処理Ｓ１１ｂ）。このようなマクロパラメータを含むパラメータ設定の後、過渡解析のためのＳＰＩＣＥ計算を行う（処理Ｓ１２）。なお、各マクロパラメータは、ＳＰＩＣＥ計算の入力情報から、また内挿／外挿を踏まえて各々算出するようにすればよい。
【００２５】
上記実施形態の方法によれば、回路動作中の定常状態の情報を、ボディー電流特性から第一原理的に求める代りに、あえてマクロパラメータとして扱う。これにより、ボディー電流に係るＳＰＩＣＥパラメータの抽出並びに回路動作中の定常状態を求める計算が省略できる。ボディー電流の絶対値が小さいことに起因する計算精度と計算時間並びに収束性との間のトレードオフを考えれば合理的手段である。
【００２６】
例えば、部分空乏型ＳＯＩ  ＭＯＳＦＥＴで構成するＣＭＯＳインバータ回路の伝播遅延の計算をする場合、実際の回路動作の１周期間にみられるボディー電荷量の変動は十分小さいものと考えて、ボディー電流を０と評価するマクロパラメータを含んだ過渡解析を行う。通常の短時間の過渡解析をする場合には、誤差係数を大きめに設定すれば、計算時間並びに収束性を容易に優先させることができる。
【００２７】
図２は、本発明の第２実施形態に係る部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥ計算及びデバイス解析の方法を示す流れ図である。基本的には、前に示した文献Ａ．Ｗｅｉ  ｅｔ  ａｌ．，ＩＥＥＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，ｖｏｌ．４５，ｐｐ．４３０−４３８，１９９８．に従って、ボディー部の電荷総量が異なる複数のデバイス内部状態を解析の初期状態として準備する（処理Ｓ２１）。そして、実際の回路動作を模倣した入力信号、あるいはトライアル・パルスを所定ノードに印加し１周期経過後の総電荷量の変動が０になるものが実効値であると判断するが、この実施例方法では次のような方策をとる。
【００２８】
すなわち、処理Ｓ２２に示すように、実際の回路動作を模倣した入力信号、あるいはトライアル・パルスについて、その周期をあえてＸ倍に増加させ、相似的に引き伸ばした波形とする。このような波形を所定ノードに印加する。これにより、１周期経過後の総電荷量の変動が０になるボディー部の総電荷量の初期値：Ｙを求める（処理Ｓ２３）。その後、ＹをＸの関数と捉えた上で、Ｘ＝１でのＹの値を外挿する（処理Ｓ２４）。処理Ｓ２４で外挿したＹの値を実際の回路動作中における総電荷量の実効値であるものと判断する。
【００２９】
上記実施形態の方法によれば、部分空乏型のＳＯＩ  ＭＯＳＦＥＴにおけるＳＰＩＣＥ計算及びデバイス解析において、実際の回路動作の入力信号あるいはそれをイメージしたトライアル・パルスの周期をあえてＸ倍に大きくし、波形を引き伸ばした形に整形しておいてボディー部の総電荷量の初期値：Ｙを求める。そして、波形を引き伸ばさなかったＸ＝１の場合の解析結果を外挿によって求める。波形を引き伸ばした時点では、バイアス条件の変動の履歴パターンは変化することなく、周期のみがＸ倍に増加する。ところが、バイアス条件の変動の１周期が経過した後のボディー部における総電荷量の変動が０になるボディー部の総電荷量の初期値：Ｙは、バイアス条件の変動の履歴パターンにのみ大きく依存することが知られている。すなわち、ＹのＸ依存性が極めて小さく、Ｘ＝１でのＹの値を外挿することは極めて容易であることを示唆している。また、バイアス条件の変動の周期がＸ倍に増加することは、ボディー部における総電荷量の計算の精度もまたＸ倍に向上することを意味している。従って、計算時間並びに計算手順の負担を大きくすることなく、計算の精度を向上させることができる。
【００３０】
また、上記方法の代りに次のような方策をとることによって、計算精度を向上させてもよい。ＳＰＩＣＥ計算の収束判定に用いられる誤差係数について、ボディー部の計算に専用の通常よりも小さく設定した組と、ボディー部以外のノードの計算に用いられる通常の大きさに設定した組との両方を併用する。この方法によれば、ボディー部の計算のみを高精度に行うことが可能になる。それにより、ボディー電流ひいてはボディー部の総電荷量の変動が極めて小さく、そのボディー部の総電荷量ひいてはボディー部の電位の計算を高精度に行う必要性が生じることに対して、対応できるようになる。併せて、ボディー部以外のノードにおける駆動電流による充放電の計算は、通常の精度で行うことができるため、ボディー部を含む全ノードを高精度に計算するよりも効率がよいといえる。
【００３１】
図３は、本発明の第３実施形態に係る部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥ計算の方法を示す流れ図である。前記第１実施形態において、ボディー電流特性を記述するパラメータの代りに、本来ボディー電流特性から求められる回路動作中の定常状態の情報すなわちボディー電荷量ないしボディー電位振動を、ボディー電流の情報を包含したマクロパラメータとして扱うよう述べた。一方、この第３実施形態では、ボディー電流特性を記述するパラメータの代りに、回路動作中ではなく通常の意味での定常状態のボディー電位をテーブル化して、それをＳＰＩＣＥ計算に用いる方法の一例を示す。
【００３２】
実効チャネル幅が知られておりかつボディー端子が設けられたＴゲートあるいはＨゲート等の部分空乏型ＳＯＩ  ＭＯＳＦＥＴのドレイン電流特性を測定する。あるいは、同ＳＯＩ  ＭＯＳＦＥＴについての模型化がなされているならば、それを利用する。（処理Ｓ３１）。そこで、実効チャネル幅が知られている基板浮遊操作の部分空乏型ＳＯＩ  ＭＯＳＦＥＴの定常状態のドレイン電流に単位実効チャネル幅当りの値で一致するボディー電位を直接ないし内挿／外挿によって求める（処理Ｓ３２）。さらに、その求めたボディー電位をテーブル化してＳＰＩＣＥ計算による通常の意味での定常状態の解析に利用する（処理Ｓ３３）。
【００３３】
上記実施形態の方法によれば、第１実施形態に示したようにボディー電流を模型化しない場合であっても定常状態のボディー電位を計算することができる。よって、計算効率の向上が期待できる。
【００３４】
上記各実施形態の方法によれば、ボディー電流を考慮した過渡解析において、回路動作中の電気特性は、ＳＰＩＣＥ計算の収束判定に用いられる誤差係数に強く依存する。また、誤差係数を小さくしてＳＰＩＣＥ計算の精度を高める策は計算時間と収束性を犠牲にし、必ずしも有効ではない。むしろ、ボディー電流を０と評価し、マクロパラメータを含めた過渡解析により、誤差係数を大きく設定して計算時間と収束性を優先させる。実測結果の伝播遅延に合うようにボディーの総電荷量を決め、適合するボディー電位の振動パターンを決定するようにする。これにより、ＳＰＩＣＥ計算の合理化が達成できる。なお、ボディーに端子を設けた部分空乏型のＳＯＩ  ＭＯＳＦＥＴにおいても、ボディーの抵抗及び回路動作周波数が共に十分高いためにボディーの過渡的な容量性結合が生じる場合は、全く同じ手順の合理化が可能である。
【００３５】
また、実際の回路動作を模倣した入力信号あるいはトライアル・パルスの周期をあえて大きくし、回路動作１周期経過後のボディー部の総電荷量についての不変量を求め、その後に周期を戻した場合の不変量を外挿によって求める。これにより、精度向上が図れる。あるいは、ＳＰＩＣＥ計算の収束判定に用いられる誤差係数について、ボディー部の計算に専用の通常よりも小さく設定した組と、ボディー部以外のノードの計算に用いられる通常の大きさに設定した組との両方を併用してもよい。さらには、予め定常状態のボディー電位を求めておき、それをテーブル化して定常状態のＳＰＩＣＥ計算に用いることができる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、回路動作中の定常状態の情報を、ボディー電流特性から第一原理的に求める代りに、あえてボディー電流を０と評価し、むしろ同情報をそのままマクロパラメータとして扱う。これにより、ボディー電流特性に係るＳＰＩＣＥパラメータの抽出並びに回路動作中の定常状態を求める計算が省略できる。ボディー電流の絶対値が小さいことに起因する計算精度と計算時間並びに収束性との間のトレードオフを考えれば合理的手段である。
【００３７】
また、実際の回路動作を模倣した入力信号あるいはトライアル・パルスの周期をあえて大きくし、回路動作１周期経過後のボディー部の総電荷量についての不変量を求め、その後に周期を戻した場合の不変量を外挿によって求める。これにより、精度向上が図れる。あるいは、ＳＰＩＣＥ計算の収束判定に用いられる誤差係数について、ボディー部の計算に専用の通常よりも小さく設定した組と、ボディー部以外のノードの計算に用いられる通常の大きさに設定した組との両方を併用してもよい。さらには、予め定常状態のボディー電位を求めておき、それをテーブル化して定常状態のＳＰＩＣＥ計算に用いることができる。この結果、部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥパラメータ抽出並びにＳＰＩＣＥ計算、さらにはデバイス解析の手順の合理化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥパラメータ抽出及びＳＰＩＣＥ計算の方法を示す流れ図である。
【図２】本発明の第２実施形態に係る部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥ計算及びデバイス解析の方法を示す流れ図である。
【図３】本発明の第３実施形態に係る部分空乏型ＳＯＩ  ＭＯＳＦＥＴのＳＰＩＣＥ計算の方法を示す流れ図である。
【図４】部分空乏型ＳＯＩ  ＭＯＳＦＥＴの概略断面図を示す。
【符号の説明】
Ｓ１１，Ｓ１１ａ，ｂ  ，Ｓ１２，Ｓ２１〜Ｓ２４，Ｓ３１〜Ｓ３３…処理ステップ
４１…ＳｉＯ２膜（埋め込み酸化膜）
４２…ボディー部
４３…チャネル部
４４…ソース，ドレイン領域
４４１…エクステンション領域
４５…ゲート絶縁膜
４６…ゲート電極
４７…サイドウォール（スペーサー）
５１…ボディー端子
【図１】
2004179502.tif 000003
【図２】
2004179502.tif 000004
【図３】
2004179502.tif 000005
【図４】
2004179502.tif 000006