(57)【要約】【課題】不揮発性メモリへの書込の失敗を極力抑制する不揮発性メモリへのデータ書込方法および不揮発性メモリへのデータ書込システムを提供する。【解決手段】ＲＯＭ１への書込開始に際してＲＯＭライタ４から送信された信号パターンが、書込制御回路３が記憶しているチェックパターンと一致していた場合には、書込制御回路３がアドレス信号線路７ｂ，データ信号線路８ｂ，書込制御信号線路９ｂへの信号通過を許容して、ＲＯＭセル２へのデータ書込を行わせ、一致しなかった場合には、接触不良等による適正な信号伝送が行われていない可能性があることから、ＲＯＭセル２への信号線路を開かないで、ＲＯＭセル２への書込を実行させない。【選択図】    図１
2004213813.tif 000002
【特許請求の範囲】
【請求項１】
書込可能な記憶領域を備えた不揮発性メモリにデータ書込装置でデータを書き込む不揮発性メモリへのデータ書込方法において、
上記データ書込装置は、予め定められた確認用データを不揮発性メモリへ送り、
上記不揮発性メモリが備える書込制御手段は、データ書込装置からの確認用データの適否を判定し、
確認用データが適正であった場合、上記書込制御手段は、データ書込装置より確認用データの後に送られる書込用データを記憶領域に書き込ませ、
確認用データが不適正であった場合、上記書込制御手段は、データ書込装置より確認用データの後に送られる書込用データを記憶領域に書き込ませないようにしたことを特徴とする不揮発性メモリへのデータ書込方法。
【請求項２】
書込可能な記憶領域を備えた不揮発性メモリと、該不揮発性メモリへ書込用データを書き込むデータ書込装置と、からなる不揮発性メモリへのデータ書込システムにおいて、
上記データ書込装置は、
予め定められた確認用データを記憶する確認用データ記憶手段と、
不揮発性メモリへの書込用データを記憶する書込用データ記憶手段と、
不揮発性メモリへ確認用データを送信した後に書込用データを送信するデータ送信手段と、
を備え、
上記不揮発性メモリは、
データ書込装置からの確認用データの適否を判定し、確認用データが適正であった場合はデータ書込装置より確認用データの後に送られる書込用データを記憶領域に書き込ませ、確認用データが不適正であった場合はデータ書込装置より確認用データの後に送られる書込用データを記憶領域に書き込ませない書込制御手段と、
を備えたことを特徴とする不揮発性メモリへのデータ書込システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ書込可能な不揮発性メモリに、専用のデータ書込装置を用いてデータを書き込む不揮発性メモリへのデータ書込方法と不揮発性メモリへのデータ書込システムに関する。
【０００２】
【従来の技術】
従来、データ書込可能な不揮発性メモリであるＲＯＭのデータを書き込む際には、ＲＯＭへのデータ書込専用の装置であるＲＯＭライタにＲＯＭをセットし、プログラム等のデータをＲＯＭライタからＲＯＭに送ることで、ＲＯＭへの書込を行っていた。
【０００３】
【特許文献１】
特開平８−３１５５９１号公報
【０００４】
なお、ＲＯＭへの「書込」とは、具体的には、アドレス信号、データ信号、書込制御信号（ライト信号、リード信号等）を所定のタイミングでＲＯＭ端子に印加することをいう。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のＲＯＭの書込方法では、ＲＯＭをＲＯＭライタにセットする際、ＲＯＭ端子をソケットに挿入する等の機械的な接触により電気的接続を行っていたたため、ＲＯＭ端子表面の汚れやソケットへのゴミ付着等の原因によって接触不良（信号線路の断線、短絡）が発生し、ある確率でＲＯＭへの書き込みに失敗が生じていた。すなわち、接触不良が発生すると、ＲＯＭライタからのアドレス信号，データ信号，書込制御信号等の信号がＲＯＭへ正常に伝達されないため、誤ったデータがＲＯＭに書き込まれてしまうからである。
【０００６】
１回のみ書込可能なＯＴＰ−ＲＯＭの場合、書き込みに失敗したＲＯＭは廃棄せざるを得ず、費用と時間が無駄になっていた。また、書き込みが複数回可能なＲＯＭであっても、書込不良の確認および再書込に時間を要することとなる。また、単にＲＯＭが無駄になるのみならず、ＲＯＭメーカ又はＲＯＭライタメーカによる不良内容の調査等のために、更なる費用と時間が無駄になっていた。
【０００７】
そこで、本発明は、不揮発性メモリへの書込の失敗を極力抑制する不揮発性メモリへのデータ書込方法および不揮発性メモリへのデータ書込システムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に係る発明は、書込可能な記憶領域を備えた不揮発性メモリにデータ書込装置でデータを書き込む不揮発性メモリへのデータ書込方法において、上記データ書込装置は、予め定められた確認用データを不揮発性メモリへ送り、上記不揮発性メモリが備える書込制御手段は、データ書込装置からの確認用データの適否を判定し、確認用データが適正であった場合、上記書込制御手段は、データ書込装置より確認用データの後に送られる書込用データを記憶領域に書き込ませ、確認用データが不適正であった場合、上記書込制御手段は、データ書込装置より確認用データの後に送られる書込用データを記憶領域に書き込ませないようにしたことを特徴とする。
【０００９】
また、請求項２に係る発明は、書込可能な記憶領域を備えた不揮発性メモリと、該不揮発性メモリへ書込用データを書き込むデータ書込装置と、からなる不揮発性メモリへのデータ書込システムにおいて、上記データ書込装置は、予め定められた確認用データを記憶する確認用データ記憶手段と、不揮発性メモリへの書込用データを記憶する書込用データ記憶手段と、不揮発性メモリへ確認用データを送信した後に書込用データを送信するデータ送信手段と、を備え、上記不揮発性メモリは、データ書込装置からの確認用データの適否を判定し、確認用データが適正であった場合はデータ書込装置より確認用データの後に送られる書込用データを記憶領域に書き込ませ、確認用データが不適正であった場合はデータ書込装置より確認用データの後に送られる書込用データを記憶領域に書き込ませない書込制御手段と、を備えたことを特徴とする。
【００１０】
【発明の実施の形態】
次に、添付図面に基づいて、本発明に係る不揮発性メモリへのデータ書込方法および不揮発性メモリへのデータ書込システムの実施形態を説明する。
【００１１】
図１は、不揮発性メモリへのデータ書込方法を具現化した不揮発性メモリへのデータ書込システムの概略構成である。書込可能な不揮発性メモリであるＲＯＭ１、記憶領域としてのＲＯＭセル２と、該ＲＯＭセル２へのデータ書込の許可／不許可を制御する書込制御手段として機能する書込制御回路３と、を少なくとも備える。上記ＲＯＭ１へデータを書き込むデータ書込装置としてのＲＯＭライタ４は、ＲＯＭ接続端子５を介してＲＯＭ１のＲＯＭ端子６と接続されることで、ＲＯＭ１へのデータ送信が可能となる。
【００１２】
上記ＲＯＭライタ４から送信されるアドレス信号はＲＯＭ端子６に接続されたアドレス信号線路７ａを介して書込制御回路３へ、ＲＯＭライタ４から送信されるデータ信号はＲＯＭ端子６に接続されたデータ信号線路８ａを介して書込制御回路３へ、ＲＯＭライタ４から送信される書込制御信号はＲＯＭ端子６に接続された書込制御信号線路９ａを介して書込制御回路３へ、それぞれ供給される。
【００１３】
また、書込制御回路３で受けたアドレス信号はアドレス信号線路７ｂを介してＲＯＭセル２へ、書込制御回路３で受けたデータ信号はデータ信号線路８ｂを介してＲＯＭセル２へ、書込制御回路３で受けた書込制御信号は書込制御信号線路９ｂを介してＲＯＭセル２へ、それぞれ供給される。
【００１４】
そして、書込制御回路３は、アドレス信号線路７ａからアドレス信号線路７ｂへの信号通過／遮断、データ信号線路８ａからデータ信号線路８ｂへの信号通過／遮断、書込制御信号線路９ａから書込制御信号線路９ｂへの信号通過／遮断を切り換えることができる。すなわち、ＲＯＭライタ４からＲＯＭセル２へ諸信号を通過させたり、遮断させたりすることで、ＲＯＭセル２へのデータ書込を可能としたり、データ書込を不能としたりできる。
【００１５】
このような書込制御を行える書込制御手段３が、予め定めた信号パターンである確認用データ（アドレス信号、データ信号、書込制御信号の何れかでも良いし、これらの信号の組み合わせでも良い。）をＲＯＭライタ４より受け、この受信した確認用データが適正であった場合（予め決められたパターン通りの信号であった場合）に限り、それに続く信号（書込用データ信号）をＲＯＭセル２へ通過させ、受信した確認用データが不適正であった場合には、書込用データ信号をＲＯＭセル２へ通過させないよう遮断する制御を行うことで、ＲＯＭ１とＲＯＭライタ４との接触不良等に起因して適正な確認用データがＲＯＭ１へ供給されていない場合の書込動作を不可能とし、書込に失敗することを未然に防げる。
【００１６】
上記のような機能を実現するために、本実施形態に係る不揮発性メモリへのデータ書込システムにおいては、データ書込装置であるＲＯＭライタ４に「予め定められた確認用データを記憶する確認用データ記憶手段」と「ＲＯＭへの書込用データを記憶する書込用データ記憶手段」と「ＲＯＭへ確認用データを送信した後に書込用データを送信するデータ送信手段」を設け、不揮発性メモリであるＲＯＭ１に「ＲＯＭライタからの確認用データの適否を判定し、確認用データが適正であった場合はＲＯＭライタより確認用データの後に送られる書込用データをＲＯＭセルに書き込ませ、確認用データが不適正であった場合はＲＯＭライタより確認用データの後に送られる書込用データをＲＯＭセルに書き込ませない書込制御手段」を設けた構成とする。
【００１７】
なお、本実施形態においては、ＲＯＭライタ４から各線路を経て供給される信号に、リード，ライト，プログラム，リセット等の制御信号が含まれているので、書込制御回路３がＲＯＭライタ４からの信号をＲＯＭセル２へ通過させれば、ＲＯＭセル２への書込が実行される。
【００１８】
図２は、ＲＯＭライタ４より適正な確認用データがＲＯＭ１へ送信されて書込用データによる書込が行われ時の各信号を時系列に示したタイミングチャートである。
【００１９】
なお、図２において、アドレス信号はアドレス信号線路７ａを介して送られる信号、データ信号はデータ信号線路８ａを介して送られる信号、ライト信号は書込制御信号線路９ａを介して送られる信号である。接続判断信号は書込制御回路３の内部的信号で、確認用データであるチェックパターンが一致した場合に信号レベルをＨに、まだ入力されていないか、入力されたが一致しない場合に信号レベルをＬにする。書込制御回路３は、この接続判断信号がＨの場合にＲＯＭライタ４からのアドレス信号，データ信号，書込制御信号をＲＯＭセル２へ通し、実際にデータが書き込まれるのである。
【００２０】
ＲＯＭライタ４によってＲＯＭ１にデータを書込む場合、初めにＲＯＭライタ４はアドレス信号およびデータ信号によるチェックパターンを送信する（図２中、接続チェックのエリア）。このチェックパターンは、アドレス信号、データ信号が短絡又は断線していないかを確認するためのパターンである。例えば、アドレス信号をＡ０〜Ａ１５の１６ビット、データ信号をＤ０〜７の８ビットとした場合では、Ａ０〜１５に対して５５５５ｈやＡＡＡＡｈのようなパターンを、Ｄ０〜７に対して５５ｈやＡＡｈのようなパターンを選択すると、隣合った信号線の短絡、断線を効果的にチェックできる。もし、これらの信号線が物理的に隣合っていない場合、その実際の配置に合わせてチェックパターンをあらかじめ決めておけばよい。また、チェックパターンは一種類のみでもよいし、複数種類のチェックパターンで確認するようにしても良い。図２は、２種類のチェックパターンを用いた例である。
【００２１】
これらのチェックパターンは、書込制御回路３の内部に記憶されており、書込制御回路３は、ＲＯＭライタ４から送信された信号パターンを適正なチェックパターンと比較してゆく。すなわち、最初にＲＯＭライタ４より送信された信号パターンがチェックパターン１と一致するか比較し、一致したら次のパターンを待ち、次に送信された信号パターンがチェックパターン２と一致するか比較し、これも一致したら、接続判定信号をＨにしてアドレス信号線路７ｂ，データ信号線路８ｂ，書込制御信号線路９ｂを開き、その後にＲＯＭライタ４より送信されるアドレス信号およびデータ信号および書込制御信号に基づく書込が実行される（図２中、ＲＯＭ書込のエリア）。
【００２２】
一方、チェックパターンが一致しなかった場合、書込制御回路３は、ＲＯＭ書き込み状態が解除されるまで書込信号を受け付けないので、誤ったデータがＲＯＭ１に書込まれることを防止できる。例えば、チェックコードエラーでＲＯＭ１に書き込めなかった場合、ＲＯＭライタ４のエラーランプ等を点灯させて作業者に報知し、一旦、ＲＯＭ１をＲＯＭライタ４から取り外してＲＯＭ端子等を清掃して、再びＲＯＭライタ４にＲＯＭ１をセットすると、ＲＯＭ１の制御回路３はＲＯＭライタ４からの確認用信号を受け付けるので、接触不良等が解消されていれば、チェックパターンの比較がクリアされ、ＲＯＭ１への書込が行われる。このように、ＲＯＭ書込の失敗を低減させる事に加えて、作業性の向上にも寄与できるのである。
【００２３】
次に、上記した制御回路３の詳細な構成例を図３に基づいて説明する。
【００２４】
アドレス信号（Ａ０−１５）、データ信号（Ｄ０−７）、書込制御信号（リード信号、ライト信号等）は、出力制御付きバッファ１０と比較回路１１に供給され、比較回路１１は記憶する適正なチェックコードと送信されたチェックコードとを比較し、全てのチェックコードが一致したら、接続判定信号線の信号レベルをＨとし、この接続判定信号がオンとなることで、出力制御付きバッファ１０が開き、ＲＯＭセル２へ各信号が出力され、クロック生成回路１２からの書込用クロックが供給されるＲＯＭセル２での書込が実行される。なお、ＲＯＭセル２として用いるメモリセルの種類によっては書込用クロックが不要となる。一方、チェックコードが一致しなかった場合は、接続判定信号線の信号レベルがＬのままであるから、出力制御付きバッファ１０は開かず、ＲＯＭセル２へ各信号は出力されない。
【００２５】
なお、本例の比較回路１１は、ＲＯＭセル２にデータが書込まれるタイミング、すなわちライト信号がＬになるタイミング（立ち下がり）で入力信号をチェックするものとしたが、これに限定されるものではない。また、チェックコードの受信開始を比較回路１１に知らせるために、比較回路１１にＲｅｓｅｔ信号を印加することとしたが、これに限定されるものではなく、例えば、ＲＯＭ書込みの際に通常印加するＶｐｐ（ＲＯＭの書込に必要な電源）の立上りを検知する等、ＲＯＭ書込開始の際の信号であれば何でもよい。
【００２６】
また、比較するチェックパターンの信号種別として、アドレス信号およびデータ信号を使う場合に限定されず、更に他の信号を加えても良い。あるいは、データ信号のみの比較であっても良い。ＲＯＭ接続端子の物理的形状等の状況に応じ、チェックする必要のある端子のみ接続確認をすれば十分な場合があるからである。
【００２７】
上述した実施形態の書込制御回路３は、ＲＯＭセル２への各信号の通過／遮断を切り換えることで、ＲＯＭセル２への書込制御を行うものとしたが、この制御手法に限定されるものではなく、適正な確認用データをＲＯＭライタ４より受けた場合はＲＯＭセル２への書込機能を能動化させ、不適正な確認用データをＲＯＭライタ４より受けた場合はＲＯＭセル２への書込機能を能不動化させることができれば良いのである。
【００２８】
図４に示すのは、ＲＯＭセル２へのデータ線路の開閉を行うことなく書込制御を実現した書込制御回路１３の概略構成図である。本図において、図３の書込制御回路３と同様の機能は同一符号を付して説明を省略する。
【００２９】
書込制御回路１３のクロック生成回路１２は、比較回路１１からの接続判定信号とクロック生成回路１２からのクロック信号を２入力とするＡＮＤゲート１４を設け、このＡＮＤゲート１４が開いたときに書込用クロックがＲＯＭセル２へ供給されるものとしてある。すなわち、ＲＯＭライタ４からのチェックコードが全て一致して比較回路１１が接続判定信号線の信号レベルをＨにしなければ、ＡＮＤゲート１４が開かず、書込用クロックが供給されないＲＯＭセル２では、ＲＯＭライタ４からの信号に基づく実際の書込動作が行われないのである。
【００３０】
なお、この書込制御回路１３では、書込用クロックの供給／停止によりＲＯＭセル２への書込を制御するものとしたが、これに限らず、書込用の高電圧電源やリセット信号の供給／停止を制御することで、ＲＯＭセル２への書込制御を行うようにしても良い。また、本発明を適用可能な不揮発性メモリとしては、単体デバイスとしてのＲＯＭに限らず、不揮発性メモリであるＲＯＭ部分を内蔵したワンチップ・マイクロコンピュータであっても良い。
【００３１】
以上本発明を実施形態に基づき具体的に説明したが、本明細書で開示された実施の形態は全て例示であって、開示された技術に限定されるものではないと考えるべきである。すなわち、本発明の技術的な範囲は、上記の実施形態における説明に基づいて制限的に解釈されるものではなく、あくまでも特許請求の範囲の記載に従って解釈すべきであり、特許請求の範囲の記載技術と均等な技術および特許請求の範囲内での全ての変更が含まれる。
【００３２】
【発明の効果】
以上説明したように、請求項１に係る不揮発性メモリへのデータ書込方法によれば、データ書込装置が書込用データを送信する前に不揮発性メモリへ送信する確認用データの適否を、不揮発性メモリの書込制御手段が判定し、確認用データが適正であった場合、すなわち、データ書込装置より送信される書込用データを不揮発性メモリが正常に受信できる蓋然性の高い場合にのみ、書込用データを記憶領域に書き込ませるので、不揮発性メモリとデータ書込装置の接続端子の接触不良や短絡による書込不良の発生を未然に防止できる。これにより、書込不良により廃棄していた不揮発性メモリのコストや、不良解析に要する作業時間やコストを削減できる。
【００３３】
また、請求項２に係る不揮発性メモリへのデータ書込システムによれば、データ書込装置のデータ送信手段が書込用データ記憶手段に記憶された書込用データを送信する前に確認用データ記憶手段に記憶された確認用データを不揮発性メモリへ送信し、不揮発性メモリの書込制御手段は、データ書込装置より送信された確認用データの適否を判定し、確認用データが適正であった場合、すなわち、データ書込装置より送信される書込用データを不揮発性メモリが正常に受信できる蓋然性の高い場合にのみ、書込用データを記憶領域に書き込ませるので、不揮発性メモリとデータ書込装置の接続端子の接触不良や短絡による書込不良の発生を未然に防止できる。これにより、書込不良により廃棄していた不揮発性メモリのコストや、不良解析に要する作業時間やコストを削減できる。
【図面の簡単な説明】
【図１】不揮発性メモリへのデータ書込システムをＲＯＭとＲＯＭライタより構成した概略構成図である。
【図２】ＲＯＭライタによるＲＯＭへの書込時における各信号のタイミングチャートである。
【図３】書込制御回路の概略構成図である。
【図４】他の書込制御回路の概略構成図である。
【符号の説明】
１    ＲＯＭ
２    ＲＯＭセル
３    書込制御回路
７ａ，７ｂ  アドレス信号線路
８ａ，８ｂ  データ信号線路
９ａ，９ｂ  書込制御信号線路
１０    出力制御付きバッファ
１１    比較回路
１２    クロック生成回路
１３    書込制御回路
１４    ＡＮＤゲート
【図１】
2004213813.tif 000003
【図２】
2004213813.tif 000004
【図３】
2004213813.tif 000005
【図４】
2004213813.tif 000006