(57)【要約】【課題】ゲートコンタクト形成時のチャージアップからゲート絶縁膜を保護する。【解決手段】多結晶シリコンゲート４ａ上のゲートコンタクト６ａを形成する際に、多結晶シリコンゲート４ａの周囲の多結晶シリコン層４ｂを介し、層間絶縁膜６上に蓄積されるチャージを半導体基板１に逃すことにより、層間絶縁膜６上に蓄積されるチャージが多結晶シリコンゲート４ａに流れ込むことを低減する。【選択図】      図１
2004266067.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁膜を介して半導体基板上に形成された多結晶シリコンゲートと、
前記多結晶シリコンゲートの両側に形成されたソース／ドレイン拡散層と、
少なくとも一部の領域が前記ゲート絶縁膜に接するようにして、前記多結晶シリコンゲートの周囲に形成された多結晶シリコン層と、
前記多結晶シリコンゲートおよび前記多結晶シリコン層上に形成された層間絶縁膜と、
前記多結晶シリコンゲートに達するようにして前記層間絶縁膜に開口された第１のコンタクトホールと、
前記多結晶シリコン層に達するようにして前記層間絶縁膜に開口された第２のコンタクトホールとを備えることを特徴とする半導体装置。
【請求項２】
前記ソース／ドレイン拡散層と前記多結晶シリコン層とを素子分離するフィールド酸化膜と、
前記多結晶シリコン層と前記フィールド酸化膜との間に形成された不純物拡散層とをさらに備えることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２のコンタクトホールに埋め込まれた導電層をさらに備え、
前記導電層は基板電位に接続されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
ゲート電極が設けられたアクティブ領域と、
前記アクティブ領域と素子分離され、前記アクティブ領域の周囲に設けられた不純物拡散層と、
前記ゲート電極および前記不純物拡散層上に形成された層間絶縁膜と、
前記ゲート電極に達するようにして前記層間絶縁膜に開口された第１のコンタクトホールと、
前記不純物拡散層に達するようにして前記層間絶縁膜に開口された第２のコンタクトホールとを備えることを特徴とする半導体装置。
【請求項５】
半導体基板上に素子分離膜を形成する工程と、
前記素子分離膜により素子分離された半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜が形成された半導体基板上に多結晶シリコン膜を積層する工程と、
前記多結晶シリコン膜をパターニングすることにより、前記素子分離された第１の領域に多結晶シリコンゲートを形成するとともに、前記素子分離された第２の領域に多結晶シリコン層を形成する工程と、
前記素子分離膜、前記多結晶シリコンゲートおよび前記多結晶シリコン層をマスクとしてイオン注入することにより、前記多結晶シリコンゲートの両側にソース／ドレイン拡散層を形成するとともに、前記多結晶シリコン層と前記フィールド酸化膜との間に不純物拡散層を形成する工程と、
前記多結晶シリコンゲートおよび前記多結晶シリコン層が形成された半導体基板上に層間絶縁膜を積層する工程と、
前記多結晶シリコン層上の層間絶縁膜が開口された後に、前記多結晶シリコンゲート上の層間絶縁膜が開口されるようにして、前記層間絶縁膜にコンタクトホールを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板上に素子分離膜を形成する工程と、
前記素子分離膜により素子分離された半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜が形成された半導体基板上に多結晶シリコン膜を積層する工程と、
前記多結晶シリコン膜をパターニングすることにより、前記素子分離された第１の領域に多結晶シリコンゲートを形成するとともに、前記素子分離された第２の領域に多結晶シリコン層を形成する工程と、
前記素子分離膜、前記多結晶シリコンゲートおよび前記多結晶シリコン層をマスクとしてイオン注入することにより、前記多結晶シリコンゲートの両側にソース／ドレイン拡散層を形成するとともに、前記多結晶シリコン層と前記フィールド酸化膜との間に不純物拡散層を形成する工程と、
前記多結晶シリコンゲートおよび前記多結晶シリコン層が形成された半導体基板上に層間絶縁膜を積層する工程と、
前記多結晶シリコン層上および前記多結晶シリコンゲート上において前記層間絶縁膜が同時に開口されるようにして、前記層間絶縁膜にコンタクトホールを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項７】
前記多結晶シリコン層を前記半導体基板に接続する開口部を前記ゲート絶縁膜に形成する工程をさらに備えことを特徴とする請求項５または６記載の半導体装置の製造方法。
【請求項８】
半導体基板上に素子分離膜を形成する工程と、
前記素子分離膜により素子分離された半導体基板上にゲート絶縁膜を形成する工程と、
前記素子分離された半導体基板上の第１の領域に前記ゲート絶縁膜を介してゲート電極を形成する工程と、
前記素子分離膜および前記ゲート電極をマスクとしてイオン注入することにより、前記ゲート電極の両側にソース／ドレイン拡散層を形成するとともに、前記素子分離された半導体基板上の第２の領域に不純物拡散層を形成する工程と、
前記ゲート電極が形成された半導体基板上に層間絶縁膜を積層する工程と、
前記不純物拡散層に達するようにして前記層間絶縁膜に開口された第１のコンタクトホールを形成する工程と、
前記第１のコンタクトホールを形成した後、前記ゲート電極に達するようにして前記層間絶縁膜に開口された第２のコンタクトホールを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、ゲートコンタクト形成時のゲート絶縁膜の保護方法に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、多結晶シリコンゲートを上層配線に接続するために、プラズマエッチングを用いて、多結晶シリコンゲート上の絶縁層にコンタクトホールを形成することが行われている。
図５は、従来の半導体装置の製造方法を示す断面図である。
【０００３】
図５（ａ）において、ＬＯＣＯＳ法などの方法により、半導体基板３１上の素子分離領域にフィールド酸化膜３２を形成する。そして、半導体基板３１の熱酸化などの方法により、半導体基板３１上にゲート絶縁膜３３を形成する。そして、ＣＶＤなどの方法により、ゲート絶縁膜３３が形成された半導体基板３１上に多結晶シリコン膜を積層し、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン膜をパターニングすることにより、多結晶シリコンゲート３４を半導体基板３１上に形成する。そして、ＣＶＤなどの方法により、多結晶シリコンゲート３４が形成された半導体基板３１上に絶縁層３５を積層する。
【０００４】
次に、図５（ｂ）に示すように、スピンコートなどの方法により、絶縁層３５上にレジスト膜３６を塗布し、レジスト膜３６の露光・現像を行うことにより、多結晶シリコンゲート３４上の絶縁層３５を露出させる開口部３６ａをレジスト膜３６に形成する。
次に、図５（ｃ）に示すように、開口部３６ａが形成されたレジスト膜３６をマスクとして、ＲＩＥなどのドライエッチングを行うことにより、コンタクトホール３５ａを絶縁層３５に形成し、多結晶シリコンゲート３４を露出させる。
【０００５】
次に、図５（ｄ）に示すように、絶縁層３５上のレジスト膜３６を除去し、スパッタまたは蒸着などの方法により、コンタクトホール３５ａが形成された絶縁層３５にＡｌ膜を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いてＡｌ膜をパターニングすることにより、多結晶シリコンゲート３４に接続されたＡｌ配線層３７を絶縁層３５上に形成する。
【０００６】
また、例えば、特許文献１には、半導体装置の製造装置の製造工程におけるイオンインプラントやプラズマプロセスなどの際に、ゲート電極のチャージアップを回避し、ゲート酸化膜の劣化を防止するために、ゲート電極に引き出し部を設け、この引き出し部を介してゲート電極に蓄積されるチャージをシリコン基板に逃す方法が開示されている。
【０００７】
【特許文献１】
特開平５−２６７２０５号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、図５の製造方法では、コンタクトホール３５ａを形成する際にレジスト膜３６上でプラズマＰＺが発生し、レジスト膜３６上にチャージ３８が蓄積される。そして、コンタクトホール３５ａが開口した際に、ジスト膜３６上に蓄積されたチャージ３８が多結晶シリコンゲート３４に流れ込み、多結晶シリコンゲート３４がチャージアップすることで、ゲート絶縁膜３３にダメージ３９が発生する。
【０００９】
このため、図５の製造方法では、コンタクトホール３５ａを形成する際のチャージアップからゲート絶縁膜３３を保護するために、パワーや時間などのエッチング条件を厳しく管理する必要があった。
このため、図５の製造方法は、トランジスタ製造時の量産マージンが小さく、しきい値電圧Ｖｔｈのばらつきが大きくなるため、しきい値電圧Ｖｔｈとして０．０１Ｖ以下の精度が要求されるツイントランジスタなどの製造には適用が困難であるという問題があった。
【００１０】
一方、特許文献１に開示された方法では、ゲート電極に蓄積されるチャージをシリコン基板に流すために、引き出し部が接続されたゲート電極を形成する必要があり、最終的には、引き出し部をゲート電極から切り離す必要がある。このため、引き出し部をゲート電極から切り離す際に、ゲート電極がチャージアップし、ゲート酸化膜の劣化を防止することができないという問題があった。
【００１１】
そこで、本発明の目的は、ゲートコンタクト形成時のチャージアップからゲート絶縁膜を保護することが可能な半導体装置および半導体装置の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、ゲート絶縁膜を介して半導体基板上に形成された多結晶シリコンゲートと、前記多結晶シリコンゲートの両側に形成されたソース／ドレイン拡散層と、少なくとも一部の領域が前記ゲート絶縁膜に接するようにして、前記多結晶シリコンゲートの周囲に形成された多結晶シリコン層と、前記多結晶シリコンゲートおよび前記多結晶シリコン層上に形成された層間絶縁膜と、前記多結晶シリコンゲートに達するようにして前記層間絶縁膜に開口された第１のコンタクトホールと、前記多結晶シリコン層に達するようにして前記層間絶縁膜に開口された第２のコンタクトホールとを備えることを特徴とする。
【００１３】
これにより、多結晶シリコンゲート上の第１のコンタクトホールを形成する際に、多結晶シリコンゲートの周囲の多結晶シリコン層を介し、層間絶縁膜上に蓄積されるチャージを逃すことが可能となり、層間絶縁膜上に蓄積されるチャージが多結晶シリコンゲートに流れ込むことを低減することが可能となるとともに、第１のコンタクトホールを形成した後に、多結晶シリコンゲートと、多結晶シリコンゲートの周囲に形成された多結晶シリコン層との切り離しを不要とすることができる。
【００１４】
このため、ゲートコンタクト形成時のチャージアップからゲート絶縁膜を保護することが可能となり、ゲート絶縁膜のダメージを抑制して、しきい値電圧のばらつきを低減することが可能となることから、ツイントランジスタなどを安定して製造することが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記ソース／ドレイン拡散層と前記多結晶シリコン層とを素子分離するフィールド酸化膜と、前記多結晶シリコン層と前記フィールド酸化膜との間に形成された不純物拡散層とをさらに備えることを特徴とする。
【００１５】
これにより、第２のコンタクトホールに流れ込んだチャージを、多結晶シリコン層を介して効率よく逃すことが可能となるとともに、多結晶シリコン層を介してチャージを逃した際のダメージが多結晶シリコンゲート下のゲート絶縁膜に及ぶことを防止することが可能となり、ゲートコンタクト形成時のチャージアップからゲート絶縁膜を保護することが可能となる。
【００１６】
また、本発明の一態様に係る半導体装置によれば、前記第２のコンタクトホールに埋め込まれた導電層をさらに備え、前記導電層は基板電位に接続されていることを特徴とする。
これにより、多結晶シリコン層の電位を固定することが可能となり、多結晶シリコンゲートの周囲に多結晶シリコン層を設けた場合においても、トランジスタ動作に悪影響を及ぼすことを防止することができる。
【００１７】
また、本発明の一態様に係る半導体装置によれば、ゲート電極が設けられたアクティブ領域と、前記アクティブ領域と素子分離され、前記アクティブ領域の周囲に設けられた不純物拡散層と、前記ゲート電極および前記不純物拡散層上に形成された層間絶縁膜と、前記ゲート電極に達するようにして前記層間絶縁膜に開口された第１のコンタクトホールと、前記不純物拡散層に達するようにして前記層間絶縁膜に開口された第２のコンタクトホールとを備えることを特徴とする。
【００１８】
これにより、多結晶シリコンゲート上の第１のコンタクトホールを形成する際に、多結晶シリコンゲートの周囲の不純物拡散層を介し、層間絶縁膜上に蓄積されるチャージを逃すことが可能となり、層間絶縁膜上に蓄積されるチャージが多結晶シリコンゲートに流れ込むことを低減することが可能となる。
このため、ゲートコンタクト形成時のチャージアップからゲート絶縁膜を保護することが可能となり、ゲート絶縁膜のダメージを抑制して、しきい値電圧のばらつきを低減することが可能となる。
【００１９】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に素子分離膜を形成する工程と、前記素子分離膜により素子分離された半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜が形成された半導体基板上に多結晶シリコン膜を積層する工程と、前記多結晶シリコン膜をパターニングすることにより、前記素子分離された第１の領域に多結晶シリコンゲートを形成するとともに、前記素子分離された第２の領域に多結晶シリコン層を形成する工程と、前記素子分離膜、前記多結晶シリコンゲートおよび前記多結晶シリコン層をマスクとしてイオン注入することにより、前記多結晶シリコンゲートの両側にソース／ドレイン拡散層を形成するとともに、前記多結晶シリコン層と前記フィールド酸化膜との間に不純物拡散層を形成する工程と、前記多結晶シリコンゲートおよび前記多結晶シリコン層が形成された半導体基板上に層間絶縁膜を積層する工程と、前記多結晶シリコン層上の層間絶縁膜が開口された後に、前記多結晶シリコンゲート上の層間絶縁膜が開口されるようにして、前記層間絶縁膜にコンタクトホールを形成する工程とを備えることを特徴とする。
【００２０】
これにより、層間絶縁膜上に蓄積されるチャージを、多結晶シリコンゲートの周囲の多結晶シリコン層を介して逃した後に、多結晶シリコンゲート上のコンタクトホールを開口させることが可能となり、層間絶縁膜上に蓄積されるチャージが多結晶シリコンゲートに流れ込むことを低減することが可能となる。
このため、ゲートコンタクト時のチャージアップからゲート絶縁膜を保護することが可能となり、ゲート絶縁膜のダメージを抑制して、しきい値電圧のばらつきを低減することが可能となることから、ツイントランジスタなどを安定して製造することが可能となる。
【００２１】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に素子分離膜を形成する工程と、前記素子分離膜により素子分離された半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜が形成された半導体基板上に多結晶シリコン膜を積層する工程と、前記多結晶シリコン膜をパターニングすることにより、前記素子分離された第１の領域に多結晶シリコンゲートを形成するとともに、前記素子分離された第２の領域に多結晶シリコン層を形成する工程と、前記素子分離膜、前記多結晶シリコンゲートおよび前記多結晶シリコン層をマスクとしてイオン注入することにより、前記多結晶シリコンゲートの両側にソース／ドレイン拡散層を形成するとともに、前記多結晶シリコン層と前記フィールド酸化膜との間に不純物拡散層を形成する工程と、前記多結晶シリコンゲートおよび前記多結晶シリコン層が形成された半導体基板上に層間絶縁膜を積層する工程と、前記多結晶シリコン層上および前記多結晶シリコンゲート上において前記層間絶縁膜が同時に開口されるようにして、前記層間絶縁膜にコンタクトホールを形成する工程とを備えることを特徴とする。
【００２２】
これにより、層間絶縁膜上に蓄積されるチャージを、多結晶シリコンゲートの周囲の多結晶シリコン層を介して逃しながら、多結晶シリコンゲート上のコンタクトホールを開口させることが可能となり、層間絶縁膜上に蓄積されるチャージが多結晶シリコンゲートに流れ込むことを低減することが可能となるとともに、多結晶シリコンゲートと、多結晶シリコンゲートの周囲に形成された多結晶シリコン層との切り離しを不要とすることができる。
【００２３】
このため、製造工程を増加させることなく、ゲートコンタクト時のチャージアップからゲート絶縁膜を保護することが可能となり、ゲート絶縁膜のダメージを抑制することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記多結晶シリコン層を前記半導体基板に接続する開口部を前記ゲート絶縁膜に形成する工程をさらに備えことを特徴とする。
【００２４】
これにより、多結晶シリコン層下のゲート絶縁膜の絶縁破壊を起こさせることなく、多結晶シリコン層に流れ込んだチャージを半導体基板に逃すことが可能となり、ゲートコンタクト形成時に発生するチャージを効率よく逃すことが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に素子分離膜を形成する工程と、前記素子分離膜により素子分離された半導体基板上にゲート絶縁膜を形成する工程と、前記素子分離された半導体基板上の第１の領域に前記ゲート絶縁膜を介してゲート電極を形成する工程と、前記素子分離膜および前記ゲート電極をマスクとしてイオン注入することにより、前記ゲート電極の両側にソース／ドレイン拡散層を形成するとともに、前記素子分離された半導体基板上の第２の領域に不純物拡散層を形成する工程と、前記ゲート電極が形成された半導体基板上に層間絶縁膜を積層する工程と、前記不純物拡散層に達するようにして前記層間絶縁膜に開口された第１のコンタクトホールを形成する工程と、前記第１のコンタクトホールを形成した後、前記ゲート電極に達するようにして前記層間絶縁膜に開口された第２のコンタクトホールを形成する工程とを備えることを特徴とする
これにより、層間絶縁膜上に蓄積されるチャージを、多結晶シリコンゲートの周囲の不純物拡散層を介して逃しながら、多結晶シリコンゲート上のコンタクトホールを開口させることが可能となり、層間絶縁膜上に蓄積されるチャージが多結晶シリコンゲートに流れ込むことを低減することが可能となることから、ゲートコンタクト時のチャージアップからゲート絶縁膜を保護することが可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について、図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ´線で切断した断面図、図１（ｃ）は、図１（ａ）のＢ−Ｂ´線で切断した断面図である。
【００２６】
図１において、半導体基板１上の素子分離領域にはフィールド酸化膜２が形成されている。そして、フィールド酸化膜２で素子分離されたアクティブ領域には、ゲート絶縁膜３を介して多結晶シリコンゲート４ａが形成され、多結晶シリコンゲート４ａの両側には、ソース拡散層５ａおよびドレイン拡散層５ｂがそれぞれ形成されている。
【００２７】
また、多結晶シリコンゲート４ａが設けられたアクティブ領域の周囲には、フィールド酸化膜２を挟んで多結晶シリコン層４ｂが形成され、多結晶シリコン層４ｂの一端はフィールド酸化膜２上にかかるとともに、多結晶シリコン層４ｂの他端はフィールド酸化膜２と隔たるようにして、ゲート絶縁膜３上に接している。そして、多結晶シリコン層４ｂとフィールド酸化膜２との間のゲート絶縁膜３下の半導体基板１には、不純物拡散層５ｃが形成されている。
【００２８】
また、多結晶シリコンゲート４ａおよび多結晶シリコン層４ｂが形成された半導体基板１上には層間絶縁膜６が積層され、多結晶シリコンゲート４ａ上の層間絶縁膜６には、多結晶シリコンゲート４ａを露出させるゲートコンタクト６ａが形成され、ソース拡散層５ａ上の層間絶縁膜６には、ソース拡散層５ａを露出させるソースコタクト６ｂが形成され、ドレイン拡散層５ｂ上の層間絶縁膜６には、ドレイン拡散層５ｂを露出させるドレインコンタクト６ｃが形成され、多結晶シリコン層４ｂ上の層間絶縁膜６には、多結晶シリコン層４ｂを露出させる多結晶シリコンコンタクト６ｅ〜６ｌがそれぞれ形成されている。なお、多結晶シリコン層４ｂを露出させる多結晶シリコンコンタクト６ｅ〜６ｌは、多結晶シリコン層４ｂ上の一面に敷き詰めて配置することが好ましい。
【００２９】
これにより、多結晶シリコンゲート４ａ上のゲートコンタクト６ａを形成する際に、多結晶シリコンゲート４ａの周囲の多結晶シリコン層４ｂを介し、層間絶縁膜６上に蓄積されるチャージを半導体基板１に逃すことが可能となり、層間絶縁膜６上に蓄積されるチャージが多結晶シリコンゲート４ａに流れ込むことを低減することが可能となるとともに、ゲートコンタクト６ａを形成した後に、ゲートコンタクト６ａと多結晶シリコン層４との切り離しを不要とすることができる。
【００３０】
このため、ゲートコンタクト６ａ形成時のチャージアップからゲート絶縁膜３を保護することが可能となり、ゲート絶縁膜３のダメージを抑制して、しきい値電圧のばらつきを低減することが可能となることから、ツイントランジスタなどを安定して製造することが可能となる。
また、多結晶シリコンコンタクト６ｅ〜６ｌを多結晶シリコン層４ｂ上の一面に敷き詰めて配置することにより、層間絶縁膜６上に蓄積されるチャージを多結晶シリコン層４に効率よく導くことが可能となり、多結晶シリコンゲート４ａと多結晶シリコン層４ｂとが分離している場合においても、ゲートコンタクト６ａ形成時のチャージアップからゲート絶縁膜３を保護することが可能となる。
【００３１】
なお、上述した実施形態では、多結晶シリコン層４ｂが多結晶シリコンゲート４ａの周囲を取り囲むようにして、多結晶シリコン層４ｂを配置する方法について説明したが、必ずしも多結晶シリコン層４ｂが多結晶シリコンゲート４ａの周囲を完全に取り囲む必要はなく、多結晶シリコンゲート４ａの近傍に多結晶シリコン層４ｂを分離して配置するようにしてもよい。
【００３２】
また、上述した実施形態では、多結晶シリコン層４ｂ下にゲート絶縁膜３を設けたままにしておく方法について説明したが、多結晶シリコン層４ｂ下のゲート絶縁膜３は除去するようにしてもよい。
図２は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
【００３３】
図２（ａ）において、ＬＯＣＯＳ法などの方法により、半導体基板１上の素子分離領域にフィールド酸化膜２を形成する。なお、フィールド酸化膜２は、多結晶シリコンゲート４ａが配置されるアクティブ領域を取り囲むように２重に配置することができる。そして、半導体基板１の熱酸化などの方法により、半導体基板１上にゲート絶縁膜３を形成する。そして、ＣＶＤなどの方法により、ゲート絶縁膜３が形成された半導体基板１上に多結晶シリコン膜を積層し、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン膜をパターニングすることにより、多結晶シリコンゲート４ａおよび多結晶シリコン層４ｂを半導体基板１上に形成する。
【００３４】
なお、多結晶シリコンゲート４ａは、両端が内側のフィールド酸化膜２にかかるようにして、内側のフィールド酸化膜２で囲まれたアクティブ領域に配置するとともに、多結晶シリコン層４ｂは、一端が外側のフィールド酸化膜２上にかかるとともに、他端が内側のフィールド酸化膜２と隔たるようにして、ゲート絶縁膜３上に接するように配置することができる。
【００３５】
次に、図１（ｃ）および図２（ｂ）に示すように、フィールド酸化膜２、多結晶シリコンゲート４ａおよび多結晶シリコン層４ｂをマスクとしたイオン注入を行うことにより、多結晶シリコンゲート４ａの両側にソース拡散層５ａおよびドレイン拡散層５ｂをそれぞれ形成するとともに、多結晶シリコン層４ｂとフィールド酸化膜２との間に不純物拡散層５ｃを形成する。
【００３６】
次に、図２（ｃ）に示すように、ＣＶＤなどの方法により、多結晶シリコンゲート４ａおよび多結晶シリコン層４ｂが形成された半導体基板１上に絶縁層６を積層する。そして、スピンコートなどの方法により、絶縁層６上にレジスト膜７を塗布し、レジスト膜７の露光・現像を行うことにより、多結晶シリコンゲート４ａおよび多結晶シリコン層４ｂ上の絶縁層６を露出させる開口部７ａをレジスト膜７に形成する。
【００３７】
次に、図２（ｄ）に示すように、開口部７ａが形成されたレジスト膜７をマスクとして、ＲＩＥなどのドライエッチングを行うことにより、ゲートコンタクト６ａおよび多結晶シリコンコンタクト６ｅ〜６ｌを絶縁層５に形成し、多結晶シリコンゲート４ａおよび多結晶シリコン層４ｂを露出させる。
ここで、ゲートコンタクト６ａおよび多結晶シリコンコンタクト６ｅ〜６ｌを絶縁層５に形成する場合、レジスト膜７上でプラズマＰＺが発生し、レジスト膜７上にチャージ９が蓄積される。そして、ゲートコンタクト６ａおよび多結晶シリコンコンタクト６ｅ〜６ｌが開口されると、レジスト膜７上に蓄積されたチャージ９はゲートコンタクト６ａおよび多結晶シリコンコンタクト６ｅ〜６ｌに流れ込み、多結晶シリコンゲート４ａおよび多結晶シリコン層４ｂをチャージアップさせる。
【００３８】
この際、多結晶シリコンゲート４ａおよび多結晶シリコン層４ｂの膜厚は通常は同じなので、ゲートコンタクト６ａおよび多結晶シリコンコンタクト６ｅ〜６ｌは同時に開口される。そして、多結晶シリコンコンタクト６ｅ〜６ｌをゲートコンタクト６ａの周囲に敷き詰めておくことにより、レジスト膜７上に蓄積されたチャージ９の大部分を多結晶シリコンコンタクト６ｅ〜６ｌに流し込むことが可能となり、多結晶シリコン層４ｂ下のゲート絶縁膜３に絶縁破壊を起こさせることにより、レジスト膜７上に蓄積されたチャージ９を半導体基板１に逃すことが可能となる。
【００３９】
次に、図２（ｅ）に示すように、絶縁層６上のレジスト膜７を除去し、スパッタまたは蒸着などの方法により、ゲートコンタクト６ａおよび多結晶シリコンコンタクト６ｅ〜６ｌが形成された絶縁層６にＡｌ膜を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いてＡｌ膜をパターニングすることにより、多結晶シリコンゲート４ａに接続されたＡｌ配線層８ａおよび多結晶シリコン層４ｂに接続されたＡｌ配線層８ｂを絶縁層６上に形成する。なお、Ａｌ配線層８ｂは、基板電位と同電位に接続することができる。
【００４０】
これにより、製造工程を増加させることなく、絶縁層６上に蓄積されるチャージを、多結晶シリコンゲート４ａの周囲の多結晶シリコン層４ｂを介して逃しながら、多結晶シリコンゲート４ａ上のゲートコンタクト６ａを開口させることが可能となり、絶縁層６上に蓄積されるチャージ９が多結晶シリコンゲート４ａに流れ込むことを抑制することを可能として、ゲートコンタクト形成時のチャージアップからゲート絶縁膜３を保護することが可能となる。
【００４１】
図３は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図３（ａ）において、ＬＯＣＯＳ法などの方法により、半導体基板１１上の素子分離領域にフィールド酸化膜１２を形成する。なお、フィールド酸化膜１２は、多結晶シリコンゲート１４ａが配置されるアクティブ領域を取り囲むように２重に配置することができる。そして、半導体基板１１の熱酸化などの方法により、半導体基板１１上にゲート絶縁膜１３を形成する。そして、ＣＶＤなどの方法により、ゲート絶縁膜１３が形成された半導体基板１１上に多結晶シリコン膜を積層し、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン膜をパターニングすることにより、多結晶シリコンゲート１４ａおよび多結晶シリコン層１４ｂを半導体基板１１上に形成する。
【００４２】
なお、多結晶シリコンゲート１４ａは、両端が内側のフィールド酸化膜１２にかかるようにして、内側のフィールド酸化膜１２で囲まれたアクティブ領域に配置するとともに、多結晶シリコン層１４ｂは、一端が外側のフィールド酸化膜１２上にかかるとともに、他端が内側のフィールド酸化膜１２と隔たるようにして、ゲート絶縁膜１３上に接するように配置することができる。
【００４３】
次に、図３（ｂ）に示すように、フィールド酸化膜１２、多結晶シリコンゲート１４ａおよび多結晶シリコン層１４ｂをマスクとしたイオン注入を行うことにより、多結晶シリコンゲート１４ａの両側にソース／ドレイン拡散層を形成するとともに、多結晶シリコン層１４ｂとフィールド酸化膜１２との間に不純物拡散層１５を形成する。
【００４４】
次に、図３（ｃ）に示すように、ＣＶＤなどの方法により、多結晶シリコンゲート１４ａおよび多結晶シリコン層１４ｂが形成された半導体基板１１上に絶縁層１６を積層する。そして、フォトリソグラフィー技術およびエッチング技術を用いて絶縁層１６をパターニングすることにより、多結晶シリコン層１４ｂを露出させる多結晶シリコンコンタクト１６ｂを形成する。
【００４５】
次に、図３（ｄ）に示すように、スピンコートなどの方法により、多結晶シリコンコンタクト１６ｂが形成された絶縁層１６上にレジスト膜１７を塗布し、レジスト膜１７の露光・現像を行うことにより、多結晶シリコンゲート１４ａ上の絶縁層１６を露出させる開口部１７ａおよび多結晶シリコン層１４ｂを露出させる開口部１７ｂをレジスト膜１７に形成する。そして、開口部１７ａ、１７ｂが形成されたレジスト膜１７をマスクとして、ＲＩＥなどのドライエッチングを行うことにより、ゲートコンタクト１６ａを絶縁層１６に形成し、多結晶シリコンゲート１４ａを露出させる。
【００４６】
ここで、ゲートコンタクト１６ａを絶縁層１６に形成する場合、レジスト膜１７上でプラズマＰＺが発生し、レジスト膜１７上にチャージ１９が蓄積される。この際、多結晶シリコン層１４ｂ上には、多結晶シリコンコンタクト１６ｂが既に形成され、レジスト膜１７上に蓄積されたチャージ１９を多結晶シリコンコンタクト１６ｂに流し込みながら、ゲートコンタクト１６ａを絶縁層１６に開口させることが可能となる。
【００４７】
このため、多結晶シリコンゲート４ａおよび多結晶シリコン層４ｂの膜厚にばらつきがあり、多結晶シリコンゲート４ａの方が多結晶シリコン層４ｂより厚い場合においても、レジスト膜１７上に蓄積されたチャージ１９を多結晶シリコン層１４ｂから半導体基板１１に逃すことが可能となる。
次に、図３（ｅ）に示すように、絶縁層１６上のレジスト膜１７を除去し、スパッタまたは蒸着などの方法により、ゲートコンタクト１６ａおよび多結晶シリコンコンタクト１６ｂが形成された絶縁層１６にＡｌ膜を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いてＡｌ膜をパターニングすることにより、多結晶シリコンゲート１４ａに接続されたＡｌ配線層１８ａおよび多結晶シリコン層１４ｂに接続されたＡｌ配線層１８ｂを絶縁層１６上に形成する。なお、Ａｌ配線層１８ｂは、基板電位と同電位に接続することができる。
【００４８】
これにより、絶縁層１６上に蓄積されるチャージを、多結晶シリコンゲート１４ａの周囲の多結晶シリコン層１４ｂを介して逃した後に、多結晶シリコンゲート１４ａ上のゲートコンタクト１６ａを開口させることが可能となり、絶縁層１６上に蓄積されるチャージ１９が多結晶シリコンゲート１４ａに流れ込むことを抑制することを可能として、ゲートコンタクト形成時のチャージアップからゲート絶縁膜１３を安定して保護することが可能となる。
【００４９】
図４は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
図４（ａ）において、ＬＯＣＯＳ法などの方法により、半導体基板２１上の素子分離領域にフィールド酸化膜２２を形成する。なお、フィールド酸化膜２２は、多結晶シリコンゲート２４ａが配置されるアクティブ領域を取り囲むように２重に配置することができる。そして、半導体基板２１の熱酸化などの方法により、半導体基板２１上にゲート絶縁膜２３を形成する。そして、ＣＶＤなどの方法により、ゲート絶縁膜２３が形成された半導体基板２１上に多結晶シリコン膜を積層し、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン膜をパターニングすることにより、多結晶シリコンゲート２４を半導体基板２１上に形成する。
【００５０】
なお、多結晶シリコンゲート２４は、両端が内側のフィールド酸化膜２２にかかるようにして、内側のフィールド酸化膜２２で囲まれたアクティブ領域に配置することができる。
次に、図４（ｂ）に示すように、フィールド酸化膜２２および多結晶シリコンゲート２４をマスクとしたイオン注入を行うことにより、多結晶シリコンゲート２４の両側にソース／ドレイン拡散層を形成するとともに、内側のフィールド酸化膜２２と外側のフィールド酸化膜２２との間に不純物拡散層２５を形成する。
【００５１】
次に、図４（ｃ）に示すように、ＣＶＤなどの方法により、多結晶シリコンゲート２４が形成された半導体基板２１上に絶縁層２６を積層する。そして、フォトリソグラフィー技術およびエッチング技術を用いて絶縁層２６をパターニングすることにより、不純物拡散層２５を露出させるアクティブコンタクト２６ａを形成する。
【００５２】
次に、図４（ｄ）に示すように、スピンコートなどの方法により、アクティブコンタクト２６ａが形成された絶縁層２６上にレジスト膜２７を塗布し、レジスト膜２７の露光・現像を行うことにより、不純物拡散層２５を露出させる開口部２７ａおよび多結晶シリコンゲート２４上の絶縁層２６を露出させる開口部２７ｂをレジスト膜２７に形成する。そして、開口部２７ａ、２７ｂが形成されたレジスト膜２７をマスクとして、ＲＩＥなどのドライエッチングを行うことにより、ゲートコンタクト２６ｂを絶縁層２６に形成し、多結晶シリコンゲート２４を露出させる。
【００５３】
ここで、ゲートコンタクト２６ｂを絶縁層２６に形成する場合、レジスト膜２７上でプラズマＰＺが発生し、レジスト膜２７上にチャージ２９が蓄積される。この際、不純物拡散層２５上には、アクティブコンタクト２６ａが既に形成され、レジスト膜２７上に蓄積されたチャージ２９をアクティブコンタクト２６ａに流し込みながら、ゲートコンタクト２６ｂを絶縁層２６に開口させることが可能となる。
【００５４】
このため、アクティブコンタクト２６ａが形成された不純物拡散層２５を多結晶シリコンゲート２４の周囲に設けることで、レジスト膜２７上に蓄積されたチャージ２９を多結晶シリコン層２４から半導体基板２１に逃すことが可能となる。
次に、図４（ｅ）に示すように、絶縁層２６上のレジスト膜２７を除去し、スパッタまたは蒸着などの方法により、アクティブコンタクト２６ａおよびゲートコンタクト２６ｂが形成された絶縁層２６にＡｌ膜を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いてＡｌ膜をパターニングすることにより、アクティブコンタクト２６ａに接続されたＡｌ配線層２８ａおよび多結晶シリコンゲート２４に接続されたＡｌ配線層２８ｂを絶縁層２６上に形成する。なお、Ａｌ配線層２８ａは、基板電位と同電位に接続することができる。
【００５５】
これにより、絶縁層２６上に蓄積されるチャージを、多結晶シリコンゲート２４の周囲の不純物拡散層２５を介して逃した後に、多結晶シリコンゲート２４上のゲートコンタクト２６ｂを開口させることが可能となり、絶縁層２６上に蓄積されるチャージ２９が多結晶シリコンゲート２４に流れ込むことを抑制することを可能として、ゲートコンタクト形成時のチャージアップからゲート絶縁膜２３を安定して保護することが可能となる。
【００５６】
なお、上述した実施形態では、ゲート電極の材料として、多結晶シリコンを用いる方法について説明したが、多結晶シリコンの他にも、例えば、シリサイドやサリサイドなどを用いるようにしてもよい。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の概略構成を示す図。
【図２】第１実施形態に係る半導体装置の製造方法を示す断面図。
【図３】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図４】第３実施形態に係る半導体装置の製造方法を示す断面図。
【図５】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
１、１１、２１  半導体基板、２、１２、２２  フィールド酸化膜、３、１３、２３  ゲート絶縁膜、４ａ、１４ａ、２４  多結晶シリコンゲート、４ｂ、１４ｂ  多結晶シリコン層、５ａ  ソース層、５ｂ  ドレイン層、５ｃ、１５、２５  不純物拡散層、６、１６  絶縁層、６ａ、１６ａ  ゲートコンタクト、６ｂソースコタクト、６ｃ  ドレインコンタクト、６ｅ〜６ｌ、１６ｂ、２６ｂ  多結晶シリコンコンタクト、７、１７  レジスト膜、７ａ、１７ａ、１７ｂ、２７ａ、２７ｂ  開口部、８ａ、８ｂ、１８ａ、１８ｂ、２８ａ、２８ｂ  Ａｌ配線層、９、１９、２９  チャージ、２６ａ  アクティブコンタクト
【図１】
2004266067.tif 000003
【図２】
2004266067.tif 000004
【図３】
2004266067.tif 000005
【図４】
2004266067.tif 000006
【図５】
2004266067.tif 000007