(57)【要約】【課題】回路構成の小型化および低消費電力化を達成するスキャンフリップフロップ回路を得る。【解決手段】セレクタ部２１によってスキャンデータ入力（ＳＩ）が選択された場合にスキャンデータをスキャンデータ出力端子Ｙから出力し、データ入力（Ｄ）が選択された場合にスキャンデータ出力端子Ｙの出力を固定にするスキャンデータ出力部２２と、セレクタ部２１によってスキャンデータ入力（ＳＩ）が選択された場合に遅延スキャンデータ入力端子Ａからの遅延スキャンデータ入力を許可し、データ入力（Ｄ）が選択された場合に遅延スキャンデータ入力端子Ａからの遅延スキャンデータ入力を禁止する遅延スキャンデータ入力部２３とを備えた。【選択図】　　　　図１
2004069492.tif 000002
【特許請求の範囲】
【請求項１】
データ入力またはスキャンデータ入力をスキャンモード入力に応じて選択するセレクタ部と、
上記セレクタ部によってスキャンデータ入力が選択された場合にそのスキャンデータをスキャンデータ出力端子から出力し、セレクタ部によってデータ入力が選択された場合にそのスキャンデータ出力端子の出力を固定にするスキャンデータ出力部と、
上記セレクタ部によってスキャンデータ入力が選択された場合に遅延スキャンデータ入力端子からの遅延スキャンデータ入力（遅延無しの場合も含む）を許可し、セレクタ部によってデータ入力が選択された場合に遅延スキャンデータ入力端子からの遅延スキャンデータ入力を禁止する遅延スキャンデータ入力部と、
上記セレクタ部によって選択されたデータ入力または上記遅延スキャンデータ入力部からの遅延スキャンデータをデータとしてクロックに同期したデータ出力するＤフリップフロップ部とを備えたフリップフロップ回路。
【請求項２】
スキャンデータ出力部は、セレクタ部からの制御信号およびスキャンデータ入力を入力とし、出力にスキャンデータ出力端子が接続されたノアゲートから構成され、
遅延スキャンデータ入力部は、上記セレクタ部からの制御信号に応じて遅延スキャンデータ入力端子およびＤフリップフロップ部の入力間が導通許可および導通禁止されるトランスミッションゲートから構成されたことを特徴とする請求項１記載のフリップフロップ回路。
【請求項３】
スキャンデータ出力部は、セレクタ部からの制御信号およびスキャンデータ入力を入力とし、出力にスキャンデータ出力端子が接続されたナンドゲートから構成され、
遅延スキャンデータ入力部は、上記セレクタ部からの制御信号に応じて遅延スキャンデータ入力端子およびＤフリップフロップ部間が導通許可および導通禁止されるトランスミッションゲートから構成されたことを特徴とする請求項１記載のフリップフロップ回路。
【請求項４】
スキャンデータ出力部は、セレクタ部からの制御信号に応じてスキャンデータ入力およびスキャンデータ出力端子間が導通許可および導通禁止される第１のトランスミッションゲートと、
上記セレクタ部からの制御信号に応じて、かつ上記第１のトランスミッションゲートとは背反する論理で、そのセレクタ部からの制御信号入力およびスキャンデータ出力端子間が導通許可および導通禁止される第２のトランスミッションゲートとから構成され、
遅延スキャンデータ入力部は、上記セレクタ部からの制御信号に応じて遅延スキャンデータ入力端子およびＤフリップフロップ部間が導通許可および導通禁止される第３のトランスミッションゲートから構成されたことを特徴とする請求項１記載のフリップフロップ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、スキャンテストに用いられるフリップフロップ回路に関するものである。
【０００２】
【従来の技術】
図６は従来のスキャンテスト時に接続されたスキャンフリップフロップ回路を示す回路図であり、図において、１，２はスキャンフリップフロップ回路、３は論理回路、４は遅延回路である。
図７は従来のスキャンフリップフロップ回路を示す回路図であり、図において、１１は２入力セレクタ部であり、Ｄはデータ入力端子、ＳＩはスキャンデータ入力端子、ＳＭはスキャンモード入力端子である。１２はＤフリップフロップ部であり、Ｔはクロック入力端子、Ｑはデータ出力端子、ＱＣは反転データ出力端子である。
【０００３】
次に動作について説明する。
従来のスキャンテスト時におけるスキャンフリップフロップ回路の構成として、出力データを、通常出力データとスキャンテスト出力データとに分け、通常動作時にはスキャンテスト出力データを出力させず、余計な回路を動作させないようにしていたが、この回路構成の場合、通常出力データおよびスキャンテスト出力データのうちのいずれかを選択するアンドゲートを追加する必要が生じる。
【０００４】
また、別の回路構成として、図６に示したようにスキャンフリップフロップ回路１の出力データを、通常出力データとスキャンテスト出力データとに分けない構成とした場合、アンドゲートが不要な分、セルサイズの小さなスキャンフリップフロップ回路となるが、通常動作時にはスキャンフリップフロップ回路２のデータ入力端子Ｄと同様にスキャンデータ入力端子ＳＩも導通してしまい、余分な電力を消費してしまう。
特に、図６に示したように、スキャンデータ入力とクロック入力とのタイミングを調整するために遅延回路４を挿入する場合には、遅延回路４を挿入すればするほど、消費電力が大きくなってしまう。
【０００５】
図７はそれら従来のスキャンフリップフロップ回路１，２の詳細を示したものであり、
以下、そのスキャンフリップフロップ回路の動作を説明する。
このスキャンフリップフロップ回路は、２入力セレクタ部１１と、Ｄフリップフロップ部１２とを合わせた回路構成となっており、２入力セレクタ部１１においては、スキャンモード入力端子ＳＭからのスキャンモード入力により、データ入力端子Ｄからのデータ入力か、またはスキャンデータ入力端子ＳＩからのスキャンデータ入力が選択される。また、Ｄフリップフロップ部１２においては、クロック入力端子Ｔからのクロック入力の立上りにより、２入力セレクタ部１１において選択されたデータを取り込み、クロック入力に同期した出力として、データ出力端子Ｑからデータ出力すると共に、反転データ出力端子ＱＣから反転データ出力する。
このデータ出力は、図６に示したように、論理回路３を有する通常動作経路と遅延回路４を有するスキャンテスト経路とに分岐しており、常に両方の経路にデータが伝搬している。すなわち、通常動作時においてもスキャンテスト経路上における遅延回路４にデータが伝搬し、この遅延回路４により消費電力が大きくなってしまう。
【０００６】
【発明が解決しようとする課題】
従来のスキャンフリップフロップ回路は以上のように構成されているので、出力データを、通常出力データとスキャンテスト出力データとに分け、通常動作時にはスキャンテスト出力データを出力させない構成にした場合には、通常出力データおよびスキャンテスト出力データのうちのいずれかを選択するアンドゲートを追加する必要が生じ、回路構成が大きくなってしまう。
また、別の回路構成として、図６に示したようにスキャンフリップフロップ回路１の出力データを、通常出力データとスキャンテスト出力データとに分けない構成とした場合、アンドゲートが不要な分、セルサイズの小さなスキャンフリップフロップ回路となるが、通常動作時にはスキャンフリップフロップ回路２のデータ入力端子Ｄと同様にスキャンデータ入力端子ＳＩも導通してしまい、遅延回路４により消費電力が大きくなってしまうなどの課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、回路構成の小型化および低消費電力化を達成するフリップフロップ回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係るフリップフロップ回路は、セレクタ部によってスキャンデータ入力が選択された場合にスキャンデータをスキャンデータ出力端子から出力し、セレクタ部によってデータ入力が選択された場合にスキャンデータ出力端子の出力を固定にするスキャンデータ出力部と、セレクタ部によってスキャンデータ入力が選択された場合に遅延スキャンデータ入力端子からの遅延スキャンデータ入力（遅延無しの場合も含む）を許可し、セレクタ部によってデータ入力が選択された場合に遅延スキャンデータ入力端子からの遅延スキャンデータ入力を禁止する遅延スキャンデータ入力部と、セレクタ部によって選択されたデータ入力または遅延スキャンデータ入力部からの遅延スキャンデータをデータとしてクロックに同期したデータ出力するＤフリップフロップ部とを備えたものである。
【０００９】
この発明に係るフリップフロップ回路は、スキャンデータ出力部において、セレクタ部からの制御信号およびスキャンデータ入力を入力とし、出力にスキャンデータ出力端子が接続されたノアゲートから構成され、遅延スキャンデータ入力部において、セレクタ部からの制御信号に応じて遅延スキャンデータ入力端子およびＤフリップフロップ部の入力間が導通許可および導通禁止されるトランスミッションゲートから構成されたものである。
【００１０】
この発明に係るフリップフロップ回路は、スキャンデータ出力部において、セレクタ部からの制御信号およびスキャンデータ入力を入力とし、出力にスキャンデータ出力端子が接続されたナンドゲートから構成され、遅延スキャンデータ入力部において、セレクタ部からの制御信号に応じて遅延スキャンデータ入力端子およびＤフリップフロップ部間が導通許可および導通禁止されるトランスミッションゲートから構成されたものである。
【００１１】
この発明に係るフリップフロップ回路は、スキャンデータ出力部において、セレクタ部からの制御信号に応じてスキャンデータ入力およびスキャンデータ出力端子間が導通許可および導通禁止される第１のトランスミッションゲートと、セレクタ部からの制御信号に応じて、かつ第１のトランスミッションゲートとは背反する論理で、セレクタ部からの制御信号入力およびスキャンデータ出力端子間が導通許可および導通禁止される第２のトランスミッションゲートとから構成され、遅延スキャンデータ入力部において、セレクタ部からの制御信号に応じて遅延スキャンデータ入力端子およびＤフリップフロップ部間が導通許可および導通禁止される第３のトランスミッションゲートから構成されたものである。
【００１２】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるスキャンフリップフロップ回路を示す回路図であり、図において、２１はセレクタ部であり、Ｄはデータ入力端子、ＳＩはスキャンデータ入力端子、ＳＭはスキャンモード入力端子、ＩＮＶ１〜ＩＮＶ３はインバータ、ＴＧ４はトランスミッションゲートである。
２２はスキャンデータ出力部であり、Ｙはスキャンデータ出力端子、ＮＯＲ１はノアゲートである。
２３は遅延スキャンデータ入力部であり、Ａは遅延スキャンデータ入力端子、ＴＧ３はトランスミッションゲート（第３のトランスミッションゲート）である。
１２はＤフリップフロップ部であり、Ｄはデータ入力端子、Ｔはクロック入力端子、Ｑはデータ出力端子、ＱＣは反転データ出力端子である。
図２および図３はシンボル化したスキャンフリップフロップ回路を示す回路図である。
【００１３】
次に動作について説明する。
図１において、このスキャンフリップフロップ回路は、セレクタ部２１と、スキャンデータ出力部２２と、遅延スキャンデータ入力部２３と、Ｄフリップフロップ部１２とを合わせた回路構成となっている。
まず、図２または図３に示したように、スキャンデータ出力端子Ｙおよび遅延スキャンデータ入力端子Ａ間を直接接続するか、遅延回路を通じて接続する。この遅延回路は、スキャンデータ入力とクロック入力とのタイミングを調整するために設けるものであり、回路構成に応じて所望の遅延量を生じるものを設ける。セレクタ部２１において、スキャンモード入力端子ＳＭからのスキャンモード入力が“Ｈ”レベル（＝スキャンテストモード）の場合、インバータＩＮＶ１の出力が“Ｌ”レベル、インバータＩＮＶ２の出力が“Ｈ”レベルとなる。それにより、スキャンデータ出力部２２のノアゲートＮＯＲ１には“Ｌ”レベルの制御信号が伝搬され、遅延スキャンデータ入力部２３のトランスミッションゲートＴＧ３はオン状態、セレクタ部２１のトランスミッションゲートＴＧ４はオフ状態となる。
その結果、ノアゲートＮＯＲ１からスキャンデータ出力端子Ｙに、スキャンデータ入力端子ＳＩからのスキャンデータ入力を反転したスキャンデータ出力される。そして、図２または図３に示したように、遅延無しまたは遅延有りで、遅延スキャンデータ入力端子Ａに遅延スキャンデータ入力される。また、トランスミッションゲートＴＧ３がオン、トランスミッションゲートＴＧ４がオフしているので、Ｄフリップフロップ部１２にはトランスミッションゲートＴＧ３を通じた遅延スキャンデータ入力だけが入力される。
Ｄフリップフロップ部１２においては、クロック入力端子Ｔからのクロック入力の立上りにより、遅延スキャンデータ入力を取り込み、クロック入力に同期した出力として、データ出力端子Ｑからデータ出力すると共に、反転データ出力端子ＱＣから反転データ出力する。
【００１４】
また、セレクタ部２１において、スキャンモード入力端子ＳＭからのスキャンモード入力が“Ｌ”レベル（＝通常動作モード）の場合、インバータＩＮＶ１の出力が“Ｈ”レベル、インバータＩＮＶ２の出力が“Ｌ”レベルとなる。それにより、スキャンデータ出力部２２のノアゲートＮＯＲ１には“Ｈ”レベルの制御信号が伝搬され、遅延スキャンデータ入力部２３のトランスミッションゲートＴＧ３はオフ状態、セレクタ部２１のトランスミッションゲートＴＧ４はオン状態となる。
その結果、ノアゲートＮＯＲ１は論理固定され、スキャンデータ出力端子Ｙからは“Ｌ”レベルの固定信号が出力される。それにより、スキャンデータ出力端子Ｙから遅延スキャンデータ入力端子Ａ間に遅延回路を通じて電流が流れることなく、消費電力を低減することができる。
また、トランスミッションゲートＴＧ３がオフ、トランスミッションゲートＴＧ４がオンしているので、Ｄフリップフロップ部１２にはデータ入力端子Ｄからのデータ入力だけが入力され、Ｄフリップフロップ部１２においては同様に、クロック入力端子Ｔからのクロック入力の立上りにより、データ入力を取り込み、データ出力端子Ｑからデータ出力すると共に、反転データ出力端子ＱＣから反転データ出力する。
【００１５】
以上のように、この実施の形態１によれば、スキャンデータ出力端子Ｙおよび遅延スキャンデータ入力端子Ａ間に所望の遅延量を有する遅延回路を接続すれば、スキャンテストモード時に、その所望の遅延量を有する遅延スキャンデータ入力することができると共に、通常動作モード時に、スキャンデータ出力部２２および遅延スキャンデータ入力部２３がオフ状態となり、論理固定された遅延回路によりトランジスタ動作を抑えることで、消費電力を低減することができる。
また、フリップフロップ回路の出力データを、通常出力データとスキャンテスト出力データとに分けない構成なので、アンドゲート等の論理回路を設けることなく、回路構成を小型化することができる。
【００１６】
実施の形態２．
図４はこの発明の実施の形態２によるスキャンフリップフロップ回路を示す回路図であり、図において、３１はスキャンデータ出力部であり、ＮＡＮＤ１はナンドゲートである。その他の構成については、図１と同一である。
【００１７】
次に動作について説明する。
セレクタ部２１において、スキャンモード入力端子ＳＭからのスキャンモード入力が“Ｈ”レベル（＝スキャンテストモード）の場合、ナンドゲートＮＡＮＤ１からスキャンデータ出力端子Ｙに、スキャンデータ入力端子ＳＩからのスキャンデータ入力を反転したスキャンデータ出力される。そして、遅延無しまたは遅延有りで、遅延スキャンデータ入力端子Ａに遅延スキャンデータ入力され、Ｄフリップフロップ部１２においては、遅延スキャンデータ入力を取り込み、データ出力端子Ｑからデータ出力すると共に、反転データ出力端子ＱＣから反転データ出力する。
また、セレクタ部２１において、スキャンモード入力端子ＳＭからのスキャンモード入力が“Ｌ”レベル（＝通常動作モード）の場合、ナンドゲートＮＡＮＤ１は論理固定され、スキャンデータ出力端子Ｙからは“Ｈ”レベルの固定信号が出力される。それにより、スキャンデータ出力端子Ｙから遅延スキャンデータ入力端子Ａ間に遅延回路を通じて電流が流れることなく、消費電力を低減することができる。Ｄフリップフロップ部１２にはデータ入力端子Ｄからのデータ入力だけが入力され、データ出力端子Ｑからデータ出力すると共に、反転データ出力端子ＱＣから反転データ出力する。
【００１８】
以上のように、この実施の形態２によれば、上記実施の形態１ではスキャンデータ出力部としてノアゲートＮＯＲ１を用いたが、ナンドゲートＮＡＮＤ１を用いても良く、同様の効果を奏することができる。
なお、セレクタ部２１からスキャンデータ出力部３１のノアゲートＮＯＲ１の制御信号として、インバータＩＮＶ２の出力信号を用いたが、スキャンモード信号を直接に制御信号として用いても良い。
【００１９】
実施の形態３．
図５はこの発明の実施の形態３によるスキャンフリップフロップ回路を示す回路図であり、図において、３２はスキャンデータ出力部であり、ＩＮＶ４はインバータ、ＴＧ１はトランスミッションゲート（第１のトランスミッションゲート）、ＴＧ２はトランスミッションゲート（第２のトランスミッションゲート）である。その他の構成については、図１と同一である。
【００２０】
次に動作について説明する。
セレクタ部２１において、スキャンモード入力端子ＳＭからのスキャンモード入力が“Ｈ”レベル（＝スキャンテストモード）の場合、トランスミッションゲートＴＧ１がオン、トランスミッションゲートＴＧ２がオフ、トランスミッションゲートＴＧ３がオン、トランスミッションゲートＴＧ４がオフする。スキャンデータ出力端子Ｙには、インバータＩＮＶ４によりスキャンデータ入力端子ＳＩからのスキャンデータ入力を反転したスキャンデータ出力される。そして、遅延無しまたは遅延有りで、遅延スキャンデータ入力端子Ａに遅延スキャンデータ入力され、Ｄフリップフロップ部１２においては、遅延スキャンデータ入力を取り込み、データ出力端子Ｑからデータ出力すると共に、反転データ出力端子ＱＣから反転データ出力する。
また、セレクタ部２１において、スキャンモード入力端子ＳＭからのスキャンモード入力が“Ｌ”レベル（＝通常動作モード）の場合、トランスミッションゲートＴＧ１がオフ、トランスミッションゲートＴＧ２がオン、トランスミッションゲートＴＧ３がオフ、トランスミッションゲートＴＧ４がオンする。スキャンデータ出力端子Ｙからは固定信号が出力される。それにより、スキャンデータ出力端子Ｙから遅延スキャンデータ入力端子Ａ間に遅延回路を通じて電流が流れることなく、消費電力を低減することができる。Ｄフリップフロップ部１２にはデータ入力端子Ｄからのデータ入力だけが入力され、データ出力端子Ｑからデータ出力すると共に、反転データ出力端子ＱＣから反転データ出力する。
【００２１】
以上のように、この実施の形態３によれば、上記実施の形態１ではスキャンデータ出力部としてノアゲートＮＯＲ１を用いたが、インバータＩＮＶ４、トランスミッションゲートＴＧ１、トランスミッションゲートＴＧ２を用いても良く、同様の効果を奏することができる。
【００２２】
【発明の効果】
以上のように、この発明によれば、セレクタ部によってスキャンデータ入力が選択された場合にスキャンデータをスキャンデータ出力端子から出力し、セレクタ部によってデータ入力が選択された場合にスキャンデータ出力端子の出力を固定にするスキャンデータ出力部と、セレクタ部によってスキャンデータ入力が選択された場合に遅延スキャンデータ入力端子からの遅延スキャンデータ入力（遅延無しの場合も含む）を許可し、セレクタ部によってデータ入力が選択された場合に遅延スキャンデータ入力端子からの遅延スキャンデータ入力を禁止する遅延スキャンデータ入力部と、セレクタ部によって選択されたデータ入力または遅延スキャンデータ入力部からの遅延スキャンデータをデータとしてクロックに同期したデータ出力するＤフリップフロップ部とを備えるように構成したので、スキャンデータ出力端子と遅延スキャンデータ入力端子との間に所望の遅延回路を接続すれば、スキャンテスト時に、遅延スキャンデータ入力とクロックとのタイミングを調整することができると共に、通常動作時に、スキャンデータ出力端子の出力が固定され、遅延スキャンデータ入力端子の入力が禁止され、遅延回路のトランジスタ動作を抑えることで、低消費電力化することができる。
また、フリップフロップ回路の出力データを、通常出力データとスキャンテスト出力データとに分けない構成なので、アンドゲート等の論理回路を設けることなく、回路構成を小型化することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるスキャンフリップフロップ回路を示す回路図である。
【図２】シンボル化したスキャンフリップフロップ回路を示す回路図である。
【図３】シンボル化したスキャンフリップフロップ回路を示す回路図である。
【図４】この発明の実施の形態２によるスキャンフリップフロップ回路を示す回路図である。
【図５】この発明の実施の形態３によるスキャンフリップフロップ回路を示す回路図である。
【図６】従来のスキャンテスト時に接続されたスキャンフリップフロップ回路を示す回路図である。
【図７】従来のスキャンフリップフロップ回路を示す回路図である。
【符号の説明】
１２　Ｄフリップフロップ部、２１　セレクタ部、２２，３１，３２　スキャンデータ出力部、２３　遅延スキャンデータ入力部、Ａ　遅延スキャンデータ入力端子、Ｄ　データ入力端子、ＩＮＶ１〜ＩＮＶ４　インバータ、ＮＡＮＤ１　ナンドゲート、ＮＯＲ１　ノアゲート、Ｑ　データ出力端子、ＱＣ　反転データ出力端子、ＳＩ　スキャンデータ入力端子、ＳＭ　スキャンモード入力端子、Ｔクロック入力端子、ＴＧ１　トランスミッションゲート（第１のトランスミッションゲート）、ＴＧ２　トランスミッションゲート（第２のトランスミッションゲート）、ＴＧ３　トランスミッションゲート（第３のトランスミッションゲート）、ＴＧ４　トランスミッションゲート、Ｙ　スキャンデータ出力端子。
【図１】
2004069492.tif 000003
【図２】
2004069492.tif 000004
【図３】
2004069492.tif 000005
【図４】
2004069492.tif 000006
【図５】
2004069492.tif 000007
【図６】
2004069492.tif 000008
【図７】
2004069492.tif 000009