(57)【要約】【課題】バイアス電流とバス抵抗に起因する電流抵抗の電圧降下障害が存在しない読み出し回路を実現する。【解決手段】ＣＭＯＳイメージセンサは、ピクセルのアレイと、複数のバスであって、各バスがピクセルの一部に接続され、該各ピクセルが（ａ１）入射光を受光して、該光を電荷に変換するフォトダイオードと、（ａ２）フォトダイオードから信号を受け取って電圧バッファとして機能し、バスを越えてフォトダイオード信号をドライブするソースフォロア増幅器とを含む複数のバスと、を含み、前記イメージセンサは、更に、前記増幅器からの信号を受け取って貯蔵する読み出し回路と、読み出し回路とは逆のバス端部に電気的に接続された電流源であって、該電流源がソースフォロア増幅器にバイアス電流を供給して、バイアス電流とバス抵抗に起因する電流抵抗の電圧降下障害が読み出し回路に存在しないことを実現する電流源と、を含む。【選択図】図２
2004153822.tif 000002
【特許請求の範囲】
【請求項１】
ＣＭＯＳイメージセンサであって、
（ａ）ピクセルのアレイと、
（ｂ）各バスがピクセルの一部に接続された複数のバスであって、該各ピクセルが、
（ａ１）入射光を受光して、該光を電荷のパケットに変換するフォトダイオードと、
（ａ２）フォトダイオードからの信号を受け取って電圧バッファとして機能し、バスを越えてフォトダイオード信号をドライブするソースフォロア増幅器とを含む複数のバスと、
（ｃ）前記増幅器からの出力電圧を受け取って蓄積する読み出し回路と、
（ｄ）前記読み出し回路とは逆のバス端部に電気的に接続された電流源であって、該電流源が前記ソースフォロア増幅器にバイアス電流を供給して、バイアス電流およびバス抵抗に起因する電流抵抗の電圧降下障害がサンプルアンドホールド回路に存在しないことを実現する電流源と、を含むこと特徴とするＣＭＯＳイメージセンサ。
【請求項２】
請求項１に記載のＣＭＯＳイメージセンサであって、前記アレイが、ｎ×１アレイであり、前記ピクセルがすべて１個以上のバスに接続されていることを特徴とするＣＭＯＳイメージセンサ。
【請求項３】
デジタルカメラであって、
（ａ）ＣＭＯＳイメージセンサであって、
（ａ１）ピクセルのアレイと、
（ａ２）各バスが前記ピクセルの一部に接続された複数のバスであって、前記各ピクセルが、
（ａｉ）入射光を受光して該光を電荷パケットに変換するフォトダイオードと、
（ａｉｉ）ソースフォロア増幅器であって、前記フォトダイオードからの信号を受け取って、電圧バッファとして機能し、フォトダイオード信号をバス全体にドライブするソースフォロア増幅器と、を含む複数のバスと、を有するＣＭＯＳイメージセンサと、
（ｂ）前記増幅器からの出力電圧を受け取って貯蔵するサンプルアンドホールド回路と、
（ｃ）前記読み出し回路とは逆のバス端部に電気的に接続された電流源であって、該電流源がソースフォロア増幅器にバイアス電流を供給して、バイアス電流およびバス抵抗に起因する電流抵抗の電圧降下障害がサンプルアンドホールド回路に存在しないことを実現する電流源と、を備えることを特徴とするデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してイメージセンサの分野に関し、より詳細には、バイアス電流を有するピクセルソースフォロア増幅器を含み、読み出し回路とは逆のバス端部にバイアス電流を供給する電流源を電気的に接続することによって、該ピクセルソースフォロア増幅器が電圧降下を排除するイメージセンサに関する。
【背景技術】
【０００２】
図１を参照して説明すると、多数のＣＭＯＳイメージャ１０が利用する「アクティブな」ピクセル２０のアレイにおいて、アレイ内の各ピクセル２０はソースフォロア増幅器３０を含む。通常、ピクセルアレイの各列は、水平なピクセル行すべてを通る垂直な列バス４０を有する。この列内の各ピクセル２０は、ピクセルソースフォロア出力増幅器３０を列バス４０に接続するマルチプレクサスイッチ５０を含む。列バス４０は、読み出し回路６０、たとえば、サンプルアンドホールド回路などと、ピクセルアレイの底部において接続する。ここで注記しておくと、連携した読み出し回路６０を有する１列のピクセル２０のみが詳細に図示されているが、内部を詳細に表さずに四角い枠２０および６０として図示したように、このようなピクセル回路２０と対応する読み出し回路６０は多数存在する。
【０００３】
ソースフォロア増幅器３０が動作するためには、バイアス電流源７０を必要とする。通常はバイアス電流源７０が、ピクセルアレイ底部の読み出し回路内に包含されている。この場合、ピクセル出力信号は、バストレース（ｂｕｓ  ｔｒａｃｅ）の抵抗に流れるバイアス電流の電圧降下の影響を受けるが、その度合いは、サンプルアンドホールド回路からの相対な距離によって異なる。ピクセルのソースフォロア出力電圧をＶ１とした場合、ＳＡＨ（サンプルアンドホールド回路）における対応信号はＶ１−Ｖerrorとなる。ここで、Ｖerrorは、Ｖerror＝（ソースフォロアバイアス電流）＊（ピクセルとＳＡＨ間のバストレースの抵抗）となる。このＶerror項は、ＳＡＨに最も近いピクセルにおいて最小となり、ＳＡＨから最も遠いピクセルにおいて最大となる。バストレース長に依存することに加え、Ｖerror項はピクセル信号レベルにも依存するが、これは、非理想ソースフォロアバイアス電流源回路は、ソースフォロアの出力信号にある程度依存した出力信号を生成するという事実に起因したものである。ピクセルアレイから生成されたイメージにおいて、このＶerror項は、ピクセル位置依存のオフセットに起因する垂直なシェーディングアーティファクト（ｓｈａｄｉｎｇ  ａｒｔｉｆａｃｔ）、および信号依存ゲインに起因する色誤差の原因となる可能性がある。
【０００４】
フォトダイオードで受光し発生した電荷を読み出し回路に渡す方法および装置として現在利用されている周知のものは満足できるものではあるが、欠点もある。その欠点の１つが、前述した好ましくない電圧降下である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、フォトダイオードで受光し発生した電荷を読み出し回路に渡す方法および装置に関して、前述の電圧降下を排除した方法および装置が求められている。
【課題を解決するための手段】
【０００６】
本発明は、前述した１個以上の問題を解決するために成されたものである。要約すると、本発明の一側面によれば、本発明に係るＣＭＯＳイメージセンサは、（ａ）ピクセルのアレイと、（ｂ）各バスがピクセルの一部に接続された複数のバスであって、該各ピクセルが、（ａ１）入射光を受光して、該光を電荷のパケットに変換するフォトダイオードと、（ａ２）フォトダイオードからの信号を受け取って電圧バッファとして機能し、バスを越えてフォトダイオード信号をドライブするソースフォロア増幅器と、を含む複数のバスと、（ｃ）前記増幅器からの出力電圧を受け取って貯蔵するサンプルアンドホールド回路と、（ｄ）読み出し回路とは逆のバス端部に電気的に接続された電流源であって、該電流源がソースフォロア増幅器にバイアス電流を供給して、バイアス電流およびバス抵抗に起因する電流抵抗の電圧降下障害がサンプルアンドホールド回路に存在しないことを実現する電流源と、を備えることを特徴とする。
【０００７】
本発明の前述および他の側面、目的、機能、利点は、後述する好ましい実施形態の詳細説明および添付の請求項を検討すると共に、付属図面を参照することによって、より明瞭に理解できる。
【発明の効果】
【０００８】
本発明は、読み出し回路とは逆のバス端部に電気的に接続されたバイアス電流源を備えることによって、好ましくない電圧降下を排除するという利点を有する。更に、前述した電圧降下障害に起因する電流源障害を排除するという利点もある。
【発明を実施するための最良の形態】
【０００９】
図２を参照して説明すると、アクティブピクセル９０の２次元配列を有する本発明のイメージセンサ８０が示されている。ここで注記しておくと、好ましい実施形態として２次元配列を図示したが、本発明は、１次元配列にも適用できるものである。ピクセル９０は、入射光を電荷に変換するフォトダイオード１００と、変換結果の信号電圧をバッファリングするソースフォロア増幅器９５と、を含む。各ピクセルは、変換結果の信号電圧をバス１２０に送る機構１１０、好ましくは、マルチプレクサを含む。電流源１３０は、ソースフォロア増幅器９５のバイアス電流Ｉbiasを供給する機能を備える。読み出し回路１４０、たとえば、サンプルアンドホールド回路などは、列内で選択されたピクセルからの信号を受け取り、続いて、処理のためにイメージセンサからその信号を渡す役割を担う。
【００１０】
ここで注記しておくと、関連読み出し回路１４０を有する１列のピクセル９０のみが詳細に図示されているが、このようなピクセル９０および対応読み出し回路１４０は、内部を詳細に表さずに四角い枠２０および６０として図示したように多数存在する。
【００１１】
前述のイメージセンサは、入射光から電荷への変換をフォトダイオード１００に実行させて動作する。この電荷は、ソースフォロア増幅器９５によってバッファリングされる電圧信号を生成する。選択されたピクセル９０に応じて、そのピクセルのマルチプレクサ１１０がバス１２０に信号を渡せるようになり、これが読み出し回路１４０によって検出される。電流源が機能して、選択されたソースフォロア増幅器にバイアス電流Ｉbiasを提供する。このことは、上記の説明から容易に理解されるように、選択されたソースフォロア増幅器と読み出し回路の間に電流を流さないという利点を提供する。したがって、選択されたソースフォロア出力と読み出し回路入力の間に電圧降下障害は存在しない。たとえば、行１において、矢印の１つで示したように、バイアス電流がバス抵抗を通って流れることはないので、電圧降下は起こらない。行ｎについては、選択されたソースフォロアと電流源の間をバイアス電流が流れるが（他の矢印を参照）、この選択されたソースフォロア出力と読み出し回路入力の間に電流の流れは存在しない。したがって、読み出し回路入力に電圧降下障害は存在しない。
【００１２】
上述の説明では、ＣＭＯＳイメージセンサ、サンプルアンドホールド回路、及び電流源を有するイメージセンサについて説明したが、例えばデジタルカメラ等の撮像機器に実装するときに、ＣＭＯＳイメージセンサ、サンプルアンドホールド回路、及び電流源をそれぞれ別々に実装しても、同様な効果が得られるのは明らかである。
【図面の簡単な説明】
【００１３】
【図１】従来技術のＣＭＯＳイメージセンサの概略図である。
【図２】本発明に係るＣＭＯＳイメージセンサの概略図である。
【符号の説明】
【００１４】
１０  従来のイメージセンサ、２０  ピクセル、３０  ソースフォロア増幅器、４０  バス、５０  マルチプレクサスイッチ、６０  読み出し回路、７０  電流源、８０  本発明のイメージセンサ、９０  ピクセル、９５  ソースフォロア増幅器、１００  フォトダイオード、１１０  マルチプレクサ、１２０  バス、１３０  電流源、１４０  読み出し回路。
【図１】
2004153822.tif 000003
【図２】
2004153822.tif 000004