(57)【要約】【課題】ノイズの幅が広い場合、狭い場合のいずれの場合においても確実にノイズを除去することができ、しかも、入力信号のパルス幅が狭い場合も確実に動作することができるノイズ除去回路を提供する。【解決手段】ローパスフィルタ１３は入力信号に含まれる高周波成分を除去する。インバータ１６はローパスフィルタ１３の出力がスレショルドレベルより大か小かに応じてハイレベルまたはローレベルの信号を出力する。１ショットパルス発生回路１７はインバータ１６の出力レベルの変化時点においてパルス信号を出力する。ＦＥＴ１４、１５はパルス発生回路１７から出力されるパルス信号を受けて、ローパスフィルタ１３の出力をハイレベルまたはローレベルに強制的に引き込む。この引き込み動作によって、出力端子１８におけるノイズの発生が防止される。【選択図】    図１
2004248194.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に含まれる高周波成分を除去するローパスフィルタと、
前記ローパスフィルタの出力がスレショルドレベルより大か小かに応じてハイレベルまたはローレベルの信号を出力する増幅手段と、
前記増幅手段の出力レベルの変化時点においてパルス信号を出力するパルス発生回路と、
前記パルス発生手段から出力されるパルス信号を受けて前記ローパスフィルタの出力をハイレベルまたはローレベルに強制的に引き込む引き込み回路と、
を具備することを特徴とするノイズ除去回路。
【請求項２】
前記引き込み回路は、前記ローパスフィルタの出力とハイレベルとの間に介挿された第１のトランジスタと、前記ローパスフィルタの出力とローレベルとの間に介挿された第２のトランジスタとから構成され、前記第１、第２のトランジスタの制御端子に前記パルス発生手段の出力が供給されることを特徴とする請求項１に記載のノイズ除去回路。
【請求項３】
前記パルス発生回路は、前記増幅手段の出力を遅延させる遅延回路と、前記増幅手段の出力を反転する反転回路と、前記遅延回路と前記反転回路の論理積をとる論理積回路と、前記遅延回路と前記反転回路の論理和をとる論理和回路とから構成されることを特徴とする請求項１または請求項２に記載のノイズ除去回路。
【請求項４】
前記増幅手段はシュミット回路であることを特徴とする請求項１〜請求項３のいずれかの項に記載のノイズ除去回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、クロック入力端子等に混入するノイズを製造バラツキによらず除去するノイズ除去回路に関する。
【０００２】
【従来の技術】
図６はＲＣフィルタを用いた従来のノイズ除去回路の構成例を示す回路図であり、この図において、符号１〜４はインバータ、Ｒ１は抵抗、Ｃ１はコンデンサである。いま、入力端に図７（イ）に示すノイズＮＺを有する信号ＩＮが入力されると、抵抗Ｒ１とコンデンサＣ１の接続点の信号ＮＤ２が同図（ロ）となり、インバータ２の出力信号ＮＤ３およびインバータ４の出力信号ＯＵＴが各々同図（ハ）、（ニ）となる。この図から明らかなように、ノイズＮＺの幅が一定以上あると、ＲＣフィルタでは吸収できず、出力信号ＯＵＴにノイズが表れてしまう。これは、インバータ２をシュミット回路とすることで改善することができる。
【０００３】
図８はシュミット回路を用いた場合の動作波形図であり、同図（イ）に示すノイズＮＺを含む入力信号ＩＮに対し、ＲＣフィルタの出力信号ＮＤ２は同図（ロ）〜（ニ）に細線で示すようになり、シュミット回路のスレショルドレベルＶＩＬ、ＶＩＨに応じて出力信号ＯＵＴが図に太線で示すようになる。すなわち、スレショルドレベルＶＩＬが低い場合は、同図（ロ）に示すように、出力信号ＯＵＴはノイズＮＺに関係なくその後に立ち上がり、また、スレショルドレベルＶＩＬ、ＶＩＨが共に（ロ）の場合より高い場合は、同図（ハ）に示すように、信号ＮＤ２がスレショルドレベルＶＩＬを横切った時出力信号ＯＵＴが立ち上がる。このように、シュミット回路を用いた場合は、ノイズの影響をシュミット回路でも押さえることができる。但し、スレショルドレベルＶＩＬが比較的高く、ＶＩＨが低い場合は、同図（ニ）に示すように、ノイズＮＺに応じたノイズが出力信号ＯＵＴに発生する可能性がある。
また、特許文献１には、外付けの回路を用いず、内部回路によってヒステリシス入力回路を実現し、このヒステリシス入力回路によってノイズを除去するものが記載されている。しかし、入力回路にヒステリシス特性を持たせても、ノイズの種類によっては除去できない場合が生じる。また、特許文献２に記載されるものは、入力回路にヒステリシス特性を持たせると共に、出力端から入力端へ正帰還をかけ、その帰還路に遅延特性を持たせている。しかし、この回路は、細いパルスを除去することは可能であるが、幅が一定以上のノイズは除去できない欠点がある。
【０００４】
また、特許文献３にも、入力段がヒステリシス特性を持つシュミット回路となっているノイズ除去回路が記載されている。しかし、この回路は、入力信号が一定以上の幅を持たない場合に動作しない欠点がある。
【０００５】
【特許文献１】
特開平３−３０３２３号公報
【特許文献２】
特開昭５９−１７２８２６号公報
【特許文献３】
特開平１−２９０９４号公報
【０００６】
【発明が解決しようとする課題】
本発明は上記事情を考慮してなされたもので、その目的は、ノイズの幅が広い場合、狭い場合のいずれの場合においても確実にノイズを除去することができ、しかも、入力信号のパルス幅が狭い場合も確実に動作することができるノイズ除去回路を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、入力信号に含まれる高周波成分を除去するローパスフィルタと、前記ローパスフィルタの出力がスレショルドレベルより大か小かに応じてハイレベルまたはローレベルの信号を出力する増幅手段と、前記増幅手段の出力レベルの変化時点においてパルス信号を出力するパルス発生回路と、前記パルス発生手段から出力されるパルス信号を受けて前記ローパスフィルタの出力をハイレベルまたはローレベルに強制的に引き込む引き込み回路とを具備することを特徴とするノイズ除去回路である。
【０００８】
請求項２に記載の発明は、請求項１に記載のノイズ除去回路において、前記引き込み回路は、前記ローパスフィルタの出力とハイレベルとの間に介挿された第１のトランジスタと、前記ローパスフィルタの出力とローレベルとの間に介挿された第２のトランジスタとから構成され、前記第１、第２のトランジスタの制御端子に前記パルス発生手段の出力が供給されることを特徴とする。
【０００９】
請求項３に記載の発明は、請求項１または請求項２に記載のノイズ除去回路において、前記パルス発生回路は、前記増幅手段の出力を遅延させる遅延回路と、前記増幅手段の出力を反転する反転回路と、前記遅延回路と前記反転回路の論理積をとる論理積回路と、前記遅延回路と前記反転回路の論理和をとる論理和回路とから構成されることを特徴とする。
請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載のノイズ除去回路において、前記増幅手段はシュミット回路であることを特徴とする。
【００１０】
【発明の実施の形態】
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施の形態によるノイズ除去回路の構成を示すブロック図である。この図において、１１は入力信号ＩＮが入力される入力端子、１２は入力信号ＩＮを反転して出力するインバータ、１３はインバータ１２の出力の高周波成分を除去するローパスフィルタであり、このローパスフィルタ１３の出力がＰチャネルＦＥＴ（電解効果トランジスタ）１４のドレインとＮチャネルＦＥＴ１５のドレインの接続点およびインバータ１６の入力端へ供給される。また、ＦＥＴ１４のソースは電源電圧に接続され、ＦＥＴ１５のソースは接地されている。インバータ１６の出力は１ショットパルス発生回路１７の入力端へ供給されると共に、出力端子１８へ供給される。１ショットパルス発生回路１７はインバータ１６の出力信号（すなわち、出力端子１８の信号ＯＵＴ）の立ち上がりにおいて一定幅の”Ｈ”レベルのパルス信号ＮＡＣＣを発生してＦＥＴ１５のゲートへ出力し、また、インバータ１６の出力信号の立ち下がりにおいて一定幅の”Ｌ”レベルのパルス信号ＰＡＣＣを発生してＦＥＴ１４のゲートへ出力する。
【００１１】
次に、上述した回路の動作を図２に示すタイミングチャートを参照して説明する。
入力端子１１の入力信号ＩＮが、図２（イ）に示すように、”Ｈ”レベルに立ち上がると、インバータ１２の出力が立ち下がり、これに伴い、ローパスフィルタ１３の出力ＮＤ２が図２（ロ）に示すように徐々に立ち下がる。そして、ローパスフィルタ１３の出力ＮＤ２がインバータ１６の反転レベルまで下降すると、インバータ１６の出力、すなわち、出力端子１８の出力信号ＯＵＴが、図２（ハ）に示すように”Ｈ”レベルに立ち上がる。信号ＯＵＴが”Ｈ”レベルに立ち上がると、１ショットパルス発生回路１７から”Ｈ”レベルのパルス信号ＮＡＣＣ（図２（ホ））が出力され、ＦＥＴ１５のゲートへ供給される。これによりＦＥＴ１５がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｌ”レベル（接地レベル）に引き下ろされる。なお、この時、信号ＰＡＣＣ（図２（ニ））は”Ｈ”レベルにあり、ＦＥＴ１４はオフ状態にある。信号ＮＡＣＣは一定時間後に”Ｌ”レベルに戻り、これにより、ＦＥＴ１５がオフ状態になるが、信号ＮＤ２は”Ｌ”レベルの状態が継続する。
【００１２】
以上の動作において、もし、入力信号ＩＮに図２（イ）に示すノイズＮＺが含まれていても、このノイズＮＺはパルス信号ＮＡＣＣによって吸収され、出力信号ＯＵＴにノイズが発生することはない。
【００１３】
次に、入力信号ＩＮが立ち下がると、ローパスフィルタ１３の出力ＮＤ２が徐々に立ち上がり、インバータ１６の反転レベルまで上昇すると、インバータ１６の出力信号ＯＵＴが、図２（ハ）に示すように”Ｌ”レベルに立ち下がる。信号ＯＵＴが立ち下がると、１ショットパルス発生回路１７から”Ｌ”レベルのパルス信号ＰＡＣＣ（図２（ニ））が出力され、ＦＥＴ１４のゲートへ供給される。これによりＦＥＴ１４がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｈ”レベルに引き上げられる。
【００１４】
次に、図３を参照し、上記実施形態の具体的な実施例を説明する。なお、図３において、図１の各部と対応する部分には同一の符号が付してある。
図３の実施例においては、図１のローパスフィルタ１３が抵抗Ｒ１およびコンデンサＣ１によって構成され、インバータ１６と出力端子１８の間にインバータ２１、２２が挿入され、また、１ショットパルス発生回路１７がインバータ２４〜２６と、抵抗Ｒ２、コンデンサＣ２と、ナンドゲート２７と、ローアクティブアンドゲート２８とから構成されている。この場合、インバータ２４はインバータ１６の出力信号ＮＤ３を反転して抵抗Ｒ２およびコンデンサＣ２からなる遅延回路へ供給する。遅延回路の出力はインバータ２６を介してナンドゲート２７およびローアクティブアンドゲート２８の各第１入力端へ供給される。
【００１５】
上述したインバータ２４、抵抗Ｒ２、コンデンサＣ２、インバータ２６は遅延回路を構成しており。信号ＮＤ３が抵抗Ｒ２およびコンデンサＣ２によって決まる一定時間遅延され、信号ＮＤ３Ｄとしてナンドゲート２７およびローアクティブアンドゲート２８の各第１入力端へ供給される。インバータ２５は信号ＮＤ３を反転し、ナンドゲート２７およびローアクティブアンドゲート２８の各第２入力端へ供給する。ナンドゲート２７の出力およびローアクティブアンドゲート２８の出力がそれぞれパルス信号ＰＡＣＣおよびＮＡＣＣとしてＦＥＴ１４および１５のゲートへ供給される。
【００１６】
次に、上述した回路の動作を図４に示すタイミングチャートを参照して説明する。
入力端子１１の入力信号ＩＮが、図４（イ）に示すように、”Ｈ”レベルに立ち上がると、ローパスフィルタ１３の出力ＮＤ２が図４（ロ）に示すように徐々に立ち下がる。そして、ローパスフィルタ１３の出力ＮＤ２がインバータ１６の反転レベルまで下降すると、インバータ１６の出力信号ＮＤ３が、図４（ハ）に示すように”Ｈ”レベルに立ち上がる。信号ＮＤ３が”Ｈ”レベルに立ち上がると、インバータ２５の出力信号ＮＤ３Ｎが立ち下がる（図４（ニ））。また、インバータ２６の出力信号ＮＤ３Ｄは信号ＮＤ３の立ち上がりから一定時間遅延されて立ち上がる（図４（ホ））。
【００１７】
信号ＮＤ３Ｎが立ち下がり、一方、信号ＮＤ３Ｄが立ち上がる前においては、ローアクティブアンドゲート２８の出力信号ＮＡＣＣ（図４（ヘ））が”Ｈ”レベルとなり、次いで信号ＮＤ３Ｄが立ち上がると信号ＮＡＣＣが”Ｌ”レベルに戻る。すなわち、信号ＮＤ３が立ち上がると同時に１ショットパルス発生回路１７からパルス信号ＮＡＣＣが出力され、ＦＥＴ１５のゲートへ供給される。これによりＦＥＴ１５がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｌ”レベル（接地レベル）側に引き下ろされる。
【００１８】
以上の動作において、もし、入力信号ＩＮに図４（イ）に示すノイズＮＺが含まれていても、このノイズＮＺはパルス信号ＮＡＣＣによって吸収され、出力信号ＯＵＴ（図４（チ））にノイズが発生することはない。また、その後にノイズＮＺ１が発生しても、ローパスフィルタ１３によって吸収され、出力信号ＯＵＴにノイズが発生することはない。
【００１９】
次に、入力信号ＩＮが立ち下がると、ローパスフィルタ１３の出力ＮＤ２が徐々に立ち上がり、インバータ１６の反転レベルまで上昇すると、インバータ１６の出力信号ＮＤ３が、図４（ハ）に示すように”Ｌ”レベルに立ち下がる。信号ＮＤ３が立ち上がると、インバータ２５の出力信号ＮＤ３Ｎが立ち上がり（図４（ニ））、また、インバータ２６の出力信号ＮＤ３Ｄは信号ＮＤ３の立ち下がりから一定時間遅延されて立ち下がる（図４（ホ））。
【００２０】
信号ＮＤ３Ｎが立ち上がり、一方、信号ＮＤ３Ｄが立ち下がる前においては、ナンドゲート２７の出力信号ＰＡＣＣ（図４（ト））が”Ｌ”レベルとなり、次いで信号ＮＤ３Ｄが立ち下がると信号ＰＡＣＣが”Ｈ”レベルに戻る。すなわち、信号ＮＤ３が立ち下がると同時に１ショットパルス発生回路１７からパルス信号ＰＡＣＣが出力され、ＦＥＴ１４のゲートへ供給される。これによりＦＥＴ１４がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｈ”レベル側に引き上げられる。
【００２１】
なお、上記実施例においては、インバータ２４、抵抗Ｒ２、コンデンサＣ２、インバータ２６によって遅延回路を構成しているが、これに代えて、図５に示すように、インバータ３１〜３４の直列接続回路によって遅延回路を構成してもよい。
また、上記実施例におけるＦＥＴ１４、１５に代えてバイポータトランジスタを用いてもよい。
【００２２】
また、上記図１または図３の回路において、インバータ１６に代えて公知のシュミット回路を用いてもよい。その場合には、ノイズがさらに大きくＮＤ２の振幅変化が大きくなっても、ＮＤ３へノイズが伝わらないよう改善される。
【００２３】
【発明の効果】
以上説明したように、この発明によれば、ノイズの幅が広い場合、狭い場合のいずれの場合においても確実にノイズを除去することができる。例えば、４０μｓｅｃ周期のクロックパルスに対し、５ｎｓｅｃ幅という極めて狭い幅のノイズをも除去することができる。また、この発明によれば、入力信号のパルス幅が狭い場合も確実に動作することができる利点が得られる。
【図面の簡単な説明】
【図１】この発明の一実施形態によるノイズ除去回路の構成を示すブロック図である。
【図２】同実施形態の動作を説明するための波形図である。
【図３】図１に示す実施形態の具体的実施例を示す回路図である。
【図４】同実施例の動作を説明するための波形図である。
【図５】同実施例における遅延回路の他の構成例を示す回路図である。
【図６】従来のノイズ除去回路の構成例を示す回路図である。
【図７】図６に示す回路の動作を説明するための波形図である。
【図８】図６に示す回路において、インバータ２をシュミット回路とした時の動作を説明するための波形図である。
【符号の説明】
１２、１６、２１、２２、２４、２５、２６…インバータ、１３…ローパスフィルタ、１４、１５…ＦＥＴ、１７…１ショットパルス発生回路、２７…ナンドゲート、２８…ローアクティブアンドゲート、Ｒ１、Ｒ２…抵抗、Ｃ１、Ｃ２…コンデンサ。
【図１】
2004248194.tif 000003
【図２】
2004248194.tif 000004
【図３】
2004248194.tif 000005
【図４】
2004248194.tif 000006
【図５】
2004248194.tif 000007
【図６】
2004248194.tif 000008
【図７】
2004248194.tif 000009
【図８】
2004248194.tif 000010