(57)【要約】【課題】  所望の周波数範囲で所望の高電圧ゲインおよび低雑音指数の低雑音増幅器を提供する【解決手段】  低雑音増幅器は、ＨＥＭＴデバイスなどのデュアルゲートトランジスタデバイスを含み、増幅器の入力と出力の間に結合されたフィードバックネットワークに抵抗要素およびコンデンサなどの直流阻止（ＤＣブロッキング）要素が接続される。一態様において、ＤＣブロッキング要素は、フィードバックネットワークの出力側に配置され、抵抗要素は、フィードバックネットワークの入力側に、ＤＣブロッキング要素と直列に接続される。増幅器の出力に関連するＤＣブロッキングを有する抵抗フィードバックを用いて、所望の周波数範囲で所望の高電圧ゲインおよび低雑音指数を提供する。【選択図】  図１
2004248252.tif 000002
【特許請求の範囲】
【請求項１】
低雑音増幅器であって、
前記増幅器の入力において無線周波数（ＲＦ）入力信号を受けるように動作する第１のゲート、および増幅された出力信号を前記増幅器の出力に供給するように結合されたドレインを有するデュアルゲートトランジスタデバイスと、
前記増幅器の前記入力と前記出力の間に結合されたフィードバックネットワークであって、ＤＣブロッキング要素と直列に電気的に接続された抵抗要素を含み、それにより、前記ＤＣブロッキング要素が前記増幅器の出力側に接続され、前記抵抗要素が前記増幅器の入力側に接続されるようにする、フィードバックネットワークと、
を備えた低雑音増幅器。
【請求項２】
請求項１に記載の低雑音増幅器において、前記デュアルゲートトランジスタデバイスは、高電子移動度トランジスタ（ＨＥＭＴ）デバイスをさらに含む、低雑音増幅器。
【請求項３】
請求項２に記載の低雑音増幅器において、ＤＣバイアスを前記フィードバックネットワークのノードに供給するように結合され、前記ＨＥＭＴデバイスの前記第１のゲートをバイアスする第１のバイアスネットワークをさらに備える、低雑音増幅器。
【請求項４】
請求項３に記載の低雑音増幅器において、前記第１のバイアスネットワークは、前記抵抗要素と前記ＤＣブロッキング要素の間のノードに結合される、低雑音増幅器。
【請求項５】
請求項３に記載の低雑音増幅器において、前記第１のバイアスネットワークは、前記フィードバックネットワークの前記抵抗要素と前記入力の接続部により画定されるノードに結合される、低雑音増幅器。
【請求項６】
請求項３に記載の低雑音増幅器において、前記第１のバイアスネットワークは、ゲートバイアス抵抗器およびＲＦチョークネットワークのうちの少なくとも１つをさらに含む、低雑音増幅器。
【請求項７】
請求項３に記載の低雑音増幅器において、ＤＣバイアス電圧を前記ＨＥＭＴデバイスの第２のゲートに供給するように結合された第２のバイアスネットワークをさらに備え、前記第１のバイアスネットワークは、前記第２のバイアスネットワークにより供給される前記ＤＣバイアス電圧未満のＤＣバイアス電圧を供給する、低雑音増幅器。
【請求項８】
請求項７に記載の低雑音増幅器において、前記第１のバイアスネットワークは、約０Ｖと約−５Ｖとの間の負電圧を前記フィードバックネットワークの前記ノードに供給し、前記第２のバイアスネットワークは、約０Ｖと約５Ｖとの間の正電圧を供給する、低雑音増幅器。
【請求項９】
請求項７に記載の低雑音増幅器を備える単一の集積回路。
【請求項１０】
請求項１に記載の低雑音増幅器において、前記フィードバックネットワークの前記抵抗要素は、約５００Ω〜約１３００Ωの範囲の抵抗を有し、前記増幅器は、該増幅器が約１ｄＢ未満の雑音指数を有するように、前記フィードバックネットワークの前記抵抗要素の抵抗の関数として変化するゲインを有する、低雑音増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概括的には信号増幅に関し、より詳細には低雑音特性を有するデュアルゲート増幅器に関する。
【背景技術】
【０００２】
低雑音増幅器（ＬＮＡ：low-noise amplifier）は、無線ＬＡＮ、セルラ通信、および衛星通信を含む無線通信の様々な側面において利用される。ＬＮＡは、信号受信装置すなわち受信機の入力段において利用されることが多い。例えば、ＬＮＡは、受信したＲＦ（無線周波数）入力信号を増幅して、増幅したＲＦ信号が所望のゲインおよび雑音指数を有するようにする。
【０００３】
低雑音ＲＦ増幅に利用される増幅器の設計に関連する２つの主な問題としては、（１）増幅器により信号に加えられる雑音の最小化、および（２）電気信号を生成するソースと増幅器の間の電力伝送の最大化が挙げられる。増幅器により加えられる雑音に対する性能指数は、増幅器の入力における信号対雑音比と出力における信号対雑音比との比率である。この比率は、増幅器の雑音指数（Ｆ）と一般に呼ばれ、式ＮＦ＝１０ｌｏｇ10（Ｆ）（式中、Ｆ＝（Ｓ／Ｎ）IN／（Ｓ／Ｎ）OUTである）に従って増幅器の雑音指数（ＮＦ）を計算するために用いられる。雑音指数メータからの測定値を用いて、増幅器の動作に関連する雑音を確定することもできる。
【０００４】
バイポーラ技術では、よく知られた低雑音増幅器技術はダーリントン型フィードバック増幅器である。ダーリントン型フィードバック増幅器は、単一のバイポーラトランジスタに比して高い入力インピーダンスを提供する傾向があるダーリントン接続された一対のバイポーラトランジスタを含む。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のダーリントン型フィードバック増幅器は通常、抵抗フィードバックを用い、広い周波数帯域幅を得るように動作する。その結果、このような増幅器は、かなり良好な入出力整合を得ることができる。このタイプの広帯域増幅器は、増幅器の出力にさらなる望ましくない雑音を導入するフィードバックパスを用いる傾向がある。ダーリントン接続フィードバックタイプなどの従来の広帯域幅の増幅器は、一般に、より大量の雑音を生ずるという犠牲の上で得られる。ダーリントン対の抵抗フィードバック増幅器は中〜高ゲインの用途に従来用いられているが、能動要素の電流ゲインおよびベース抵抗は雑音指数を制限する傾向がある。これらおよび他の従来の増幅器の手法は通常、マイクロ波デバイスの電源インピーダンス整合を最適化することができず、それによりさらなる雑音が生じ得る。
【０００６】
ＬＮＡの設計には、増幅器の雑音指数、帯域幅、ＶＳＷＲ、ゲイン、および安定性の間のトレードオフが伴う。その結果、時には対立し得る最終目標の間で妥協に至らねばならない。
【課題を解決するための手段】
【０００７】
以下に、本発明のいくつかの態様の基本的な理解をもたらすように、本発明の簡略化した概要を提示する。この概要は、本発明の広範囲に及ぶ全体像ではない。この概要は、本発明の要点すなわち重要な要素を特定することも、本発明の範囲の境界を定めることも意図していない。この概要の唯一の目的は、後に提示するより詳細な説明の前置きとして、簡略化した形態で本発明のいくつかの概念を提示することである。
【０００８】
本発明は、包括的には、デュアルゲート電界効果トランジスタ（ＦＥＴ）すなわち高電子移動度トランジスタ（ＨＥＭＴ）デバイスなどのデュアルゲートトランジスタを含む低雑音増幅器に関する。増幅器は、抵抗要素およびコンデンサなどの直流阻止（ＤＣブロッキング）要素が増幅器の入力と出力の間に結合されたフィードバックネットワークを含む。
【０００９】
本発明の一態様によると、ＤＣブロッキング要素は、フィードバックネットワークの出力側に配置される。抵抗要素は、フィードバックネットワークの入力側に、ＤＣブロッキング要素と直列に接続され得る。
【００１０】
本発明の一態様により構成される増幅器を動作させるために、第１のバイアスネットワークを設けてフィードバックネットワークのノードに第１のバイアス電圧を供給し、増幅器の入力に結合されたデュアルゲートトランジスタデバイスの第１のゲートにバイアスをかけるようにすることができる。デュアルゲートトランジスタデバイスの別のゲートにバイアスをかけるためには、第２のバイアスネットワークが結合される。ＲＦ入力が第１のゲートに供給され、増幅器により増幅される。
【００１１】
このような構成により、同様のゲインを得るために設計された従来の増幅器と比較して、性能の改善、例えば低雑音指数および高いゲインが得られる。さらに、増幅器は、本発明の一態様に従って、従来の増幅器の設計より少ない所要面積を占める単一のチップ上の１段増幅器として実施することができる。
【００１２】
本発明の別の態様は、低雑音増幅器を実施する方法を提供する。この方法は、増幅器の入力と出力の間に接続されたデュアルゲートトランジスタデバイスを設けることを含む。抵抗フィードバックは、出力とトランジスタデバイスの第１のゲートの間に設けられ、増幅器の入力に電気的に接続されて、増幅器に所望のゲインを提供する。フィードバックは、抵抗フィードバックの抵抗部品と直列のＤＣブロッキング要素も含む。増幅器を動作させるために、トランジスタデバイスの第１のゲートは、抵抗フィードバックに関連するノードを介するなどして第１のＤＣ電圧でバイアスをかけられる。トランジスタデバイスの第２のゲートは、第１の電圧より高い第２のＤＣ電圧でバイアスをかけられる。結果として、所望の周波数範囲にわたって、増幅器において低い雑音指数（例えば約１ｄＢ未満）が得られる。
【００１３】
上記および関連する目的を達成するために、本発明のいくつかの例示的な態様を、以下の説明および添付図面とともに本明細書に記載する。しかしながら、これらの態様は、本発明の原理を用いることができる様々な方法のうちのいくつかを示すにすぎず、本発明はかかる態様およびそれらの等価物の全てを含むことを意図している。本発明の他の利点および新規な特徴は、以下の発明を実施するための最良の形態を図面とともに検討することから明らかとなるであろう。
【発明を実施するための最良の形態】
【００１４】
本発明は、デュアルゲート高電子移動度トランジスタ（ＨＥＭＴ）デバイスで実施することができる低雑音増幅器トポロジーに関する。この増幅器は、増幅器の出力に関連するＤＣブロック（ブロッキング）を有する抵抗フィードバックを用いて、所望の高電圧ゲイン、および概ねＶＨＦおよびマイクロ波周波数の範囲などの所望の周波数の低雑音指数を提供する。
【００１５】
図１は、本発明の一態様による低雑音増幅器１０の概略例を示す。増幅器１０は、ＲＦ入力信号を受信するために入力１４に結合されたデュアルゲートトランジスタデバイス１２を含む。トランジスタデバイス１２は、ＲＦ入力信号を増幅して、増幅した出力信号を関連する出力１６に供給するように動作する。
【００１６】
トランジスタデバイス１２は、高電子移動度を提供するように製造されたデュアルゲート電界効果トランジスタ（ＦＥＴ）（例えば高電子移動度トランジスタ（ＨＥＭＴ）デバイス）であり得る。デュアルゲートＨＥＭＴデバイスは、出力抵抗の増大および高い相互コンダクタンスを可能にする。結果として、増幅器の動作は理想の動作により密接に近いものとなることができる。入力１４は、トランジスタデバイス１２の第１のゲート１７に電気的に結合されて、ＲＦ入力信号を供給する。バイアスネットワーク１８が、正の電圧などでトランジスタデバイス１２の第２のゲート２０にバイアスをかけるために結合される。例えば、バイアスネットワーク１８は、ゲート２０において、正のＤＣ電圧などの所望のＤＣバイアスを供給するように構成される。
【００１７】
本発明の一態様によると、増幅器１０はフィードバックネットワーク２２を含む。フィードバックネットワーク２２は、抵抗要素２４およびＤＣブロック要素２６を含む。抵抗要素２４により、デュアルゲートトランジスタデバイス１２は、良好な入出力整合特性を伴う非常に高いゲイン（例えば１５ｄＢを上回る）を提供することができる。ゲインが高いことにより、抵抗要素２４の雑音寄与を小さくすることができる。さらに、抵抗要素２４をデュアルゲートトランジスタデバイス１２とともに、特にデュアルゲートＨＥＭＴデバイスとともに用いることにより、出力抵抗が増大し、入力／出力アイソレーションが改善され、固有雑音が減少する。
【００１８】
ＤＣブロック要素２６は増幅器１０の出力１６の側に接続される。図１の例では、ＤＣブロック要素２６は、トランジスタデバイス１２のドレイン１６と抵抗要素２４の間に接続されている。ＤＣブロック要素２６は、フィードバックネットワーク２２から１６の出力まで所望のＲＦ接続を供するように動作するコンデンサ、あるいは１つまたは複数の他のデバイスの組み合わせであってもよい。
【００１９】
フィードバックネットワーク２２にＤＣゲートバイアスを供給するために別のバイアスネットワーク３０が結合される。バイアスは、抵抗要素２４とＤＣブロック要素２６の間の接続部にゲートバイアスを供給するために結合され得る。あるいは、バイアスネットワーク３０は、抵抗要素２４と入力１４の接続部にゲートバイアスを供給するように結合されて、所望のＤＣバイアスを供給することができる。
【００２０】
例として、バイアスネットワーク３０は抵抗器（例えば所望の抵抗を有するもの）を含むことができるか、またはＲＦチョークネットワーク（例えばインダクタンスを有するもの）として構成することができる。バイアスネットワーク３０は、小さい負のＤＣ電圧をフィードバックネットワーク２２に供給するように動作する。バイアスネットワーク３０を適当に構成することにより、バイアスネットワークはＤＣブロック要素２６と協働し、バイアスネットワークに関連する雑音が出力時に加わり、雑音指数へほとんど寄与しないようにする。
【００２１】
上述したことに鑑みて、当業者は本発明の一態様による増幅器１０を実施する様々な方法を理解および認識するであろう。このような手法により、ダーリントン対増幅器などの同様のゲインを有する従来の増幅器よりも高いゲインおよび低い雑音指数を有する１段増幅器が提供される。本発明の一態様に従って実施され得る可能な増幅器回路のいくつかの例を、以下の図２〜図４に関して説明する。
【００２２】
図２は、本発明の一態様による低雑音増幅器５２を含む増幅器システム５０の例を示す。集積回路（ＩＣ）チップとして実施され得る増幅器５２は、増幅器の１段を提供するデュアルゲートトランジスタデバイス５４を含む。デュアルゲートトランジスタデバイス５４は、高い相互コンダクタンスを有するように構成されたデュアルゲートＦＥＴすなわちＨＥＭＴデバイスであり得る。例えば、ＨＥＭＴデバイスは、ＧａＡｓ、ＩｎＰ、ＧａＮ、ならびに電子移動度の増加が可能な他のタイプのＨＥＭＴ構造で形成することができる。デュアルゲートトランジスタデバイス５４により、各段のゲインの増加が可能になる。したがって、雑音指数が改善され、高い線形性を有する１段増幅器を、本発明の一態様により構成することができる。
【００２３】
入力５６が、コンデンサ５９を介するなどして、デバイス５４のゲート５８に容量結合される。増幅器５２の外部にあるものとして示されるコンデンサは、増幅器システム５０の入力においてＤＣブロック機能を提供し、入力ＲＦ信号が本発明の一態様による増幅器５２により増幅されることを可能にする。
【００２４】
デバイス５４の別のゲート６２にバイアスをかけるためにゲートバイアスネットワーク６０が結合される。ゲート６２に供給されるバイアスの量は、一般に、増幅器システム５０の用途および電力の要件に応じて決まる。例えば、バイアスネットワーク６０は、約０．５Ｖ〜約３．０Ｖの範囲などの正のＤＣ電圧を供給することができる。当業者は、用途によっては異なる電圧が適している場合があることを理解および認識するであろう。
【００２５】
増幅器５２は、デュアルゲートトランジスタデバイス５４のドレイン６６とゲート５８の間に接続されたフィードバックネットワーク６４も含む。図２の例では、ドレイン６６は増幅器５２の出力に対応する。フィードバックネットワーク６４は、コンデンサ７０と直列に結合された抵抗器６８を含む。フィードバック抵抗器６８の値は、デュアルゲートトランジスタデバイス５４の所望の雑音指数、ゲインに従って、ならびに相互コンダクタンスに基づいて選択され得る。例として、フィードバック抵抗は、ＶＨＦからマイクロ波周波数の範囲での用途の場合、約５００Ω〜約２，０００Ωの範囲であり得る。
【００２６】
上述のように、抵抗器６８により、デュアルゲートトランジスタデバイス５４は良好な入出力整合特性および所望の線形性を伴う非常に高いゲインを提供することができる。ゲインが高いことにより、抵抗器６８の雑音寄与を小さくすることができる。さらに、抵抗器６８をデュアルゲートＨＥＭＴデバイス５４とともに用いることにより、出力抵抗の増大および入力／出力アイソレーションの改善および固有雑音の減少が促進される。
【００２７】
コンデンサ７０は、抵抗器６８とドレイン６６の間に接続され、これが増幅器システム５０の出力７２へのＲＦ接続を提供するための所望のＤＣブロック機能を与える。コンデンサ７０の値は、増幅器システム５０の用途に応じて変わり得る。例として、高いＶＨＦ範囲（例えば約１０ＭＨｚ）から低いマイクロ波範囲（例えば約１０ＧＨｚ）の範囲の低周波数の用途の場合、キャパシタンスは約２００ｐＦ〜約１，０００ｐＦの範囲であり得る。増幅器５２が利用されている用途に少なくともある程度は応じて、本発明の一態様により、種々のキャパシタンスを利用することができることを、当業者は理解および認識するであろう。
【００２８】
増幅器システム５０の出力７２は、出力バイアスネットワーク７４を介してドレイン６６に結合される。出力バイアスネットワーク７４は、増幅器の出力７２においてさらなる安定性を提供するように構成される。出力バイアスネットワーク７４の構造は一般に、用途によって特定的であるため、通常は増幅器５２を含むＩＣの外部で実施される。一般に、出力バイアスネットワーク７４の入力にＤＣ電圧Ｖ＋が印加される。当業者は、本発明の一態様による増幅器５２とともに利用され得る種々のタイプおよび構造の出力バイアスネットワークを理解および認識するであろう。
【００２９】
増幅器５２は、抵抗器６８とコンデンサ７０の接続部に結合されたバイアス用抵抗器７６も含む。ゲートバイアスネットワーク７８が、ゲート５８にバイアスをかけるように動作する抵抗器７６にＤＣ電圧を供給する。抵抗器６８とドレイン６６の側に接続されているコンデンサ７０の接続部にゲートバイアスを供給することにより、バイアス用抵抗器７６に関連する雑音がドレイン６６に印加される。結果として、増幅器５２の雑音指数全体へのバイアス用抵抗器７６の寄与は非常に小さくなる。バイアス用抵抗器７６はまた、増幅器５２に所望の高帯域幅を与え、抵抗器７６および６８それぞれを介してゲート５８にバイアスをかけるように動作する。
【００３０】
バイアス用抵抗器７６に供給されるＤＣバイアスは通常、０Ｖ未満（例えば約−１Ｖ）などの低い負のＤＣ電圧である。増幅器５２の所望の動作要件に応じて他の電圧を選択することができることを、当業者は理解および認識するであろう。図２に示すように、ゲートバイアスネットワーク７８およびバイアス用抵抗器７６は、増幅器ＩＣの一部として実施することができる。これにより、増幅器５２の効率を高め、性能を改善することができる。
【００３１】
図３は、本発明の一態様による低雑音増幅器１０２を含む別の増幅器システム１００の一例である。増幅器１０２は、図２に関して図示および説明した増幅器と同様のものである。簡単に述べると、増幅器１０２は、デュアルゲートＦＥＴすなわちＨＥＭＴなどのデュアルゲートトランジスタデバイス１０４を含む。例えば、ＨＥＭＴデバイスは、電子移動度を増加させたデバイスであり、高い相互コンダクタンスを有するように製造される。したがって、デュアルゲートトランジスタデバイス１０４は、同様のゲインを有する従来の増幅器と比較した場合に、高ゲインを示し雑音指数の改善および高い線形性を伴う１段増幅器１０２を提供するために利用され得る。
【００３２】
入力１０６に供給されるＲＦ入力信号は、ＤＣブロックコンデンサ１１０を介してＨＥＭＴデバイス１０４のゲート１０８に進む。ゲートバイアスネットワーク１１２が、デバイス１０４の別のゲート１１４に所望のバイアスを供給するために結合される。上述のように、バイアスネットワーク１１２は、例えば正のＤＣ電圧でゲート１１４にバイアスをかけるように構成され、正のＤＣ電圧は、一般に増幅器システム１００の用途および電力の要件に応じて設定され得る。
【００３３】
増幅器１０２は、本発明の一態様によるＨＥＭＴデバイス１０４のドレイン１１８とゲート１０８の間に接続されたフィードバックネットワーク１１６も含む。特に、フィードバックネットワーク１１６は、図２に関して説明したようなコンデンサ１２２と直列に接続された抵抗器１２０を有する。抵抗器１２０は、デュアルゲートトランジスタデバイス１０４の所望の雑音指数および相互コンダクタンスに従って所望のゲインを提供するように選択することができる（例えば約５００Ω〜約２０００Ωの範囲）。抵抗フィードバックは高ゲイン（例えば約１５ｄＢを上回る、２０〜３０ｄＢ以上の範囲）を供するように構成され得るため、フィードバック抵抗器１２０により寄与される、ＤＣブロックコンデンサ１２２を介して出力に印加される雑音を減らすことができる。フィードバック抵抗器１２０の抵抗と同様に、コンデンサ１２２の値は増幅器システム１００の用途に従って変えることができ、例えば、低周波数の用途（例えば約１０ＭＨｚ〜約１０ＧＨｚの範囲）の場合２００ｐＦ〜約１０００ｐＦの範囲である。
【００３４】
図３に示すように、ゲートバイアスネットワーク１２４は、所望のＤＣバイアスをバイアス用抵抗器１２６を介してゲート１０８に供給し、バイアス用抵抗器１２６およびゲート１０８はいずれも、増幅器ＩＣの一部として実施することができる。バイアス用抵抗器１２６は、フィードバック抵抗器１２０とゲート１０８の間の接続部に結合される。バイアス用抵抗器１２６をこのような位置に接続することにより、図２の構造よりも雑音が増える可能性があるが、増幅器１０２の低周波数安定性は改善される。したがって、本発明の一態様に従った種々のバイアス構造が種々の用途に対して有益であることが明らかになり得ることを、当業者は理解および認識するであろう。例として、ゲートバイアスネットワーク１２４は、バイアス用抵抗器１２６に、０Ｖ未満などの低い負のＤＣ電圧（例えば約−１Ｖの直流）を供給する。増幅器１０２の所望の動作要件に従って他の電圧を選択できることを、当業者は理解および認識するであろう。
【００３５】
増幅器システム１００の関連する出力１３０に所望の増幅された出力信号を供給するために、ドレイン１１８に出力バイアスネットワーク１２８が結合される。出力バイアスネットワーク１２８の構造は、一般に用途によって特定的であるため、図３に示すように、通常は増幅器１０２を含むＩＣの外部で実施される。
【００３６】
図４は、本発明の一態様による低雑音増幅器１５２を含む増幅器システム１５０の別の例を示す。増幅器１５２は、図２に関して図示および説明した構造と略同様であるが、図２のものとは異なるタイプのバイアスネットワーク１８０が利用される。増幅器システム１５０は、バイアスネットワーク１８０以外は図２に示すものと同様であるため、同じ参照符号に１００を足したものが、図２で先に特定された対応する部品を指す。したがって、図４に示す対応する部品に関するさらなる情報については、図２の説明を参照すべきである。
【００３７】
図４の例では、ゲートバイアスネットワーク１８０は、フィードバック抵抗器１６８とＤＣブロックコンデンサ１７０の間の接続部に結合されて、フィードバック抵抗器を介してデュアルゲートデバイス１５４のゲート１５８にバイアスをかける。バイアスネットワーク１８０は、ＲＦチョークネットワーク１８４に所望のＤＣバイアスを供給するＤＣ電源１８２を含み、ＲＦチョークネットワーク１８４は増幅器１５２に所望のＲＦ性能および安定性を与える。ＲＦチョーク１８４およびＤＣ電源１８２は、例えば、増幅器１５２と同じＩＣチップの一部として実施され得る。
【００３８】
例として、ＲＦチョークバイアス１８４には、市販のコイルまたはインダクタを用いることができるが、他のＩＣ構造もまた、所望の帯域幅を有するＲＦチョークを提供するために利用することができる。ＲＦチョークネットワーク１８４は、単独で、またはゲート１５８にバイアスをかけるための抵抗器（図示せず）と直列に利用することができる。さらに、ＲＦチョークはフィードバック抵抗器１６８とＤＣブロックコンデンサ１７０の間の接続部においてフィードバックネットワーク１６４と結合されるように示されるが、代替的には、フィードバック抵抗器の入力１５６の側の端部などにおいて、ゲート１５８により直接的に結合させることもできることを、当業者は理解および認識するであろう。
【００３９】
本発明の一態様に従って実施することができる増幅器および増幅器システムの上記の例に鑑みて、当業者は、本発明の一態様による１段増幅器が多くの従来の増幅器よりも高いゲインを得ることができることを理解および認識するであろう。本明細書中に記載されるような、２つ以上のカスケード（縦続）接続された増幅器を含む強化された多段増幅器を用いて、本発明の一態様によるさらに高いゲインを得ることができる。さらに、本発明の一態様による増幅器がダーリントン対増幅器などの同様のゲインを有する従来の増幅器の構造よりも低い雑音指数を有する傾向があることを、当業者は認識するであろう。
【００４０】
例として、本明細書中に記載する増幅器手法により、高ゲイン（例えば約１５ｄＢを上回る）の低雑音増幅器が、所望の周波数範囲（例えば０．５〜１０ＧＨｚ）で低い雑音指数（例えば約１ｄＢ未満）を得ることができる。増幅器はさらに、約５０ｍＡで５ＶのＤＣ電源の場合、２０ｄＢｍを上回る出力電力に、１０ｄＢｍを上回る、さらには約３０ｄＢｍを上回る３次インターセプトポイント（ＩＰ３）を提供することができる。本発明の一態様による増幅器の実施に関連するさらなる利点は、図５〜図８を参照してよりよく認識されるであろう。
【００４１】
図５は、全て本発明の一態様による増幅器のゲインの関数としての、雑音指数、相互コンダクタンス、およびフィードバック抵抗の間の関係を表すグラフである。特に、このグラフは、２００で示す雑音指数（ｄＢ）のプロット、２０２で示す相互コンダクタンス（ｍＳ）のプロット、および２０４で示すフィードバック抵抗（Ω）のプロットを含み、これらは全てＸ軸上にある増幅器のゲイン（ｄＢ）の関数としてグラフ化されたものである。この例では、グラフ化されたパラメータ２００、２０２、および２０４は、事実上理想的な相互コンダクタンスが約５０Ωに整合する増幅器に対応する。図５の例に示すように、１ｄＢ未満の事実上理想的な雑音指数には、約１４ｄＢ以上のゲインが必要である。したがって、図５から、約２０〜２８ｄＢのゲインは約５００Ω〜約１３００Ωの範囲のフィードバック抵抗で得られることを、当業者はさらに認識するであろう。増幅器におけるデュアルゲートＦＥＴ（すなわちＨＥＭＴ）デバイスの動作からのさらなる雑音（例えば約０．５ｄＢ〜約０．７ｄＢ）をさらに仮定すると、この範囲のフィードバック抵抗が約２０ｄＢを上回るゲインに対して有利にも低い雑音指数２００（例えば約１ｄＢ未満）をもたらす。
【００４２】
図６は、本発明の一態様による増幅器の入力信号周波数の関数としてグラフ化された、それぞれゲインおよび雑音指数のグラフ２１０および２１２を示す。この例では、増幅器は、抵抗フィードバックパスのＤＣブロックコンデンサ（例えば、約７００Ωの抵抗器と直列で約４７０ｐＦ）で特に構成され、約０．０４ＧＨｚ〜約３．０ＧＨｚの周波数範囲で所望のゲインおよび低雑音指数を提供するようにする。本発明の一態様により実施される増幅器の利点は、他の周波数範囲でも得ることができることを当業者は認識するであろう。雑音指数２１２は、雑音指数メータにより測定され得るか、または当該技術分野で既知の他の方法で計算され得る。図５に関して上述したように、ゲインはフィードバック抵抗の関数として変化し、このフィードバック抵抗の関数は、この例では表示された周波数範囲で約１９ｄＢ〜約２２．０ｄＢのゲインを提供するように設定されている。
【００４３】
図７は、入力リターンロス（反射減衰量）２２０、出力リターンロス２２２、およびゲイン２２４を示し、これらは全て本発明の一態様により実施される増幅器の周波数の関数としてグラフ化されている。図７の例では、ゲイン２２４は、本明細書中に記載するように、増幅器の抵抗フィードバックを構成することなどにより、例示される周波数範囲で約１９ｄＢ〜約２２ｄＢに設定されている。図示のように、増幅器は、その低周波数範囲で、より低いリターンロスを示して特に良好に機能する。増幅器の入力および／または出力において付加的な整合ネットワークを利用することが、より高い周波数でのリターンロスを最小限に抑えることにさらに役立つことを、当業者は理解および認識するであろう。図７から、入力および出力リターンロスが周波数の増加に伴い増加するにもかかわらず、増幅器のゲインは周波数範囲にわたって略一定のままであることが、さらに認識されるであろう。さらに、入力および出力リターンロスはそれぞれ、従来の増幅器の設計と比してより高い周波数でも低いままである。
【００４４】
図８は、測定されたゲイン圧縮を示すグラフであり、２３０、２３２でそれぞれ示す２つの異なる増幅器電圧、すなわち３Ｖおよび５Ｖに対する出力電力（ｄＢｍ）の関数として、ゲイン（ｄＢ）がグラフ化されている。図示の例では、約５０ｍＡのドレインバイアス電流および約１．０Ｖのゲートバイアス電圧が増幅器に印加されている。図８に示すように、２３０で示す３Ｖの構造の場合、増幅器は約１５ｄＢｍの出力電力で生じるゲイン圧縮点を示す。２３２で示す５Ｖの場合、ゲイン圧縮点は約２０ｄＢｍの出力電力で生じる。
【００４５】
図９は、本発明の一態様による低雑音増幅器３０２を用いる無線システム３００の例を示す。例えば、無線システムは、ＶＨＦからマイクロ波の周波数範囲（例えば約１０ＭＨｚ〜約１０ＧＨｚ）にあるようなＲＦ信号を送信および／または受信するように構成された無線通信基地局または衛星の一部であり得る。無線システム３００は、無線フロントエンド要素３０６に結合されたアンテナ３０４を含む。アンテナ３０４はＲＦまたはマイクロ波入力信号を受信し、ＲＦ入力信号を捕捉し、ＲＦ入力信号を無線フロントエンド要素３０６へ送信する。
【００４６】
無線フロントエンド要素３０６は、本発明の一態様による、ＲＦ信号を所望のレベルに増幅するように構成された増幅器３０２を含む。例えば、増幅器３０２は、抵抗フィードバックを有するデュアルゲートトランジスタすなわちＨＥＭＴデバイスを含む、図１〜図４に関して図示および説明したものと同様に構成され得る。上述のように、増幅器３０２のゲインは、増幅器で利用する抵抗フィードバックの関数として変化する。増幅器３０２はまた、フィードバックパスにおいてコンデンサなどのＤＣブロック要素を用いて、増幅器の出力とのＲＦ接続を提供し、望ましくないＤＣ信号が増幅器の出力信号に干渉することをなくすようにする。
【００４７】
フロントエンド３０６は、ＲＦ入力信号からの雑音の除去に役立つ１つまたは複数のフィルタ３１０も含むことができ、フィルタ３１０は、例えば増幅器の入力側または出力側に配置することができる。無線フロントエンド処理には多くの種類があり、本発明の一態様に従って構成された増幅器３０２はかかる構成のいずれにおいても利用することができることを認識するべきである。さらに、本発明の一態様による増幅器は、無線システム３００の他の部品、例えば受信機の種々の部品ならびに送信部分（図示せず）で利用することができることを、当業者は理解および認識するであろう。
【００４８】
フロントエンド３０６は、アナログベースバンド部または他の中間回路３１２のＲＦポートに、増幅およびフィルタリングしたＲＦ入力信号を供給する。例えば、アナログベースバンド部３１２は、ＲＦ入力信号および局部発振器（ＬＯ）（図示せず）により供給されるような１つまたは複数の局部発振器入力信号を混合するように動作するミキサを含む。アナログベースバンド部３１２はさらに、本発明の一態様により構成されるような１つまたは複数の増幅器、ならびに中間信号をさらに処理するためのフィルタを含むことができる。アナログベースバンド部３１２は、中間アナログ出力信号（例えばＩＦ信号）を受信機３００の関連するデジタルベースバンド部３１４へ供給することができる。
【００４９】
デジタルベースバンド部３１４は、アナログベースバンド部３１２からのＩＦ信号を処理するようにプログラムおよび／または構成される。かかる処理は、アナログ／デジタル変換ならびにさらなるフィルタリングを含み得る。かかるフィルタリングが、アナログベースバンド部３１２において（変換前に）またはデジタルベースバンド部３１４において（変換後に）実施され得ることを認識するべきである。デジタルベースバンド部３１４は、信号の適切な復調を行うこともできる。デジタルベースバンド部３１４は、処理済みのデジタル信号を最終処理（例えば、複号、データ抽出など）のために信号プロセッサ３１６に供給することができる。当業者は、本発明の一態様により実施される低雑音増幅器を利用して低雑音指数のＲＦ信号を増幅することができる他の構造の無線システム（またはその部分）を理解および認識するであろう。
【００５０】
上記で図示および説明した例に鑑みて、本発明による低雑音増幅の方法は、図１０のフロー図を参照してよりよく認識されるであろう。説明を簡略化するために、この方法は逐次的に実行されるものとして図示および説明されるが、いくつかの態様は、本発明により、本明細書中に図示および記載するものとは異なる順序で、および／または同時に行われ得るため、本発明が図示の順序に限定されないことを理解および認識すべきである。さらに、図示または説明した全ての特徴が、本発明による方法を実施するために必要であり得るわけではない。
【００５１】
図１０は、本発明の一態様による低雑音増幅器を実施する方法を示す。方法は、ＨＥＭＴデバイスなどのデュアルゲートトランジスタデバイスを設けることに関連して４００から開始する。４１０において、抵抗フィードバックが設けられ、これはトランジスタデバイスのドレインと第１のゲートの間に接続され得る。４２０において、フィードバックから増幅器の出力へのＲＦ接続を提供するために、ＤＣブロックも実施される。例えば、ＤＣブロック４２０は、フィードバックの抵抗部品とトランジスタデバイスのドレインの間に電気接続されたフィードバックにおけるコンデンサの接続により実施され得る。
【００５２】
４３０において、トランジスタデバイスの第２のゲートが、バイアス用ネットワークにより供給され得る適当なバイアス電圧（例えば０Ｖを上回る直流）でバイアスされる。４４０において、トランジスタデバイスの第１のゲートもまた、適当なバイアス電圧（例えば０Ｖ未満の直流）でバイアスされる。例えば、４３０および４４０において行われるバイアス付与は、用途の要件に応じて、それぞれ１Ｖおよび−１Ｖの直流などの低いＤＣ電圧である。４４０におけるバイアスはさらに、フィードバックの抵抗部品の両端に接続されたものなどのフィードバックネットワークに供給され得る。
【００５３】
４５０において、ＲＦ入力信号が、トランジスタデバイスの第１のゲートに（直接的または間接的に）接続された増幅器の入力において受信される。次に、増幅された出力信号が、４５０において受信されたＲＦ入力信号に対応する増幅器のゲインの関数として４６０で供給される。
【００５４】
上記の方法により実施される１段増幅器の性能の向上は、同様のゲインを有する従来の増幅器と比較して向上した性能を提供するために実施することができることを、当業者は理解するであろう。例えば、５０ＭＨｚを上回るＲＦ入力信号の場合、かかる手法により約１ｄＢ未満の雑音指数および約２０ｄＢｍ以上の出力電力を１ｄＢの圧縮で得ることができる。かかる構成により、３０ｄＢを上回る出力で３次インターセプトポイント（ＩＰ３）を有する増幅器を提供することもできる。この方法は、単一の集積回路で、または２つ以上の集積回路として実施することができる。増幅器を単一のＩＣとして、デュアルゲートデバイス、フィードバックネットワーク、およびゲートバイアスネットワークを全て同じＩＣチップ上に含んで実施することにより、これらおよび他の性能の利益が促進され得ることを、当業者は理解および認識するであろう。
【００５５】
上述の説明は本発明の実施態様の例を含む。当然ながら、本発明を説明するために考えられる全ての要素または方法の組み合わせを記載することは不可能であるが、本発明の多くのさらなる組み合わせおよび順序が可能であることを、当業者は認識するであろう。したがって、本発明は、特許請求の範囲の精神およびその範囲に入る全てのそのような変更、改変、および変形を包含することを意図するものである。
【図面の簡単な説明】
【００５６】
【図１】本発明の一態様による低雑音増幅器の例を示す図である。
【図２】本発明の別の態様による低雑音増幅器の例を示す図である。
【図３】本発明のさらに別の態様による低雑音増幅器の例を示す図である。
【図４】本発明のさらに別の態様による低雑音増幅器の例を示す図である。
【図５】本発明の別の態様による、増幅器のゲインの関数としてグラフ化されたゲイン、相互コンダクタンス、抵抗フィードバック、および雑音指数のグラフである。
【図６】本発明の別の態様による、増幅器の周波数の関数としてグラフ化された雑音指数およびゲインのグラフである。
【図７】本発明の別の態様による、増幅器の周波数の関数としてグラフ化されたリターンロスおよびゲインのグラフである。
【図８】本発明の別の態様による、増幅器のゲイン圧縮を示すために出力電力の関数としてグラフ化されたゲインのグラフである。
【図９】本発明の別の態様による増幅器を実施できる無線システムの例である。
【図１０】本発明の一態様による低雑音増幅を実施する方法を示すフロー図である。
【図１】
2004248252.tif 000003
【図２】
2004248252.tif 000004
【図３】
2004248252.tif 000005
【図４】
2004248252.tif 000006
【図５】
2004248252.tif 000007
【図６】
2004248252.tif 000008
【図７】
2004248252.tif 000009
【図８】
2004248252.tif 000010
【図９】
2004248252.tif 000011
【図１０】
2004248252.tif 000012