(57)【要約】【課題】大きな外部磁界に対しても十二分にＭＲＡＭ素子を磁気的にシールドし、ＭＲＡＭ素子が適用される環境からの磁界に対して問題のない動作を保証することを可能にすること。【解決手段】磁化方向が固定された磁化固定層４、６と、磁化方向の変化が可能な磁性層（記憶層）２とが積層されてなるＴＭＲ素子１０からなる磁気ランダムアクセスメモリ（ＭＲＡＭ）３０がＤＲＡＭ等の他の素子３８と共に基体上に混載されており、メモリ素子３０が占める面積領域に磁気シールド層３３、３４を設けるか、或いは／並びに、磁気シールド層３３、３４の対向辺間の距離（特に長さ又は幅）を１５ｍｍ以下とする。【選択図】          図１
2004200185.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリが、他の素子と共に基体上に混載されている磁気メモリ装置において、前記メモリ素子が占める面積領域に、前記メモリ素子を磁気シールドするための磁気シールド層が設けられていることを特徴とする磁気メモリ装置。
【請求項２】
磁化可能な磁性層を有するメモリ素子が、他の素子と共に基体上に混載されている磁気メモリ装置において、前記メモリ素子が占める面積領域に、前記メモリ素子を磁気シールドするための磁気シールド層が設けられていることを特徴とする磁気メモリ装置。
【請求項３】
磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリとして構成された磁気メモリ装置において、前記メモリ素子を磁気シールドするための磁気シールド層が対向辺間の距離１５ｍｍ以下に設けられていることを特徴とする磁気メモリ装置。
【請求項４】
磁化可能な磁性層を有するメモリ素子からなる磁気メモリ装置において、前記メモリ素子を磁気シールドするための磁気シールド層が対向辺間の距離１５ｍｍ以下に設けられていることを特徴とする磁気メモリ装置。
【請求項５】
前記メモリ素子が他の素子と共に基体上に混載されていて、前記メモリ素子が占める面積領域に、前記磁気シールド層が設けられている、請求項３又は４に記載した磁気メモリ装置。
【請求項６】
前記磁気シールド層が、前記メモリ素子のパッケージの上部及び／又は下部、或いは／並びに、前記メモリ素子のパッケージ中において前記メモリ素子の上部及び／又は下部に配置されている、請求項１〜４のいずれか１項に記載した磁気メモリ装置。
【請求項７】
前記磁気シールド層を形成する軟磁性材料が、Ｆｅ、Ｃｏ及びＮｉのうち少なくとも１種を含む高飽和磁化、高透磁率の軟磁性体からなる、請求項１〜４のいずれか１項に記載した磁気メモリ装置。
【請求項８】
前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられた配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でのトンネル磁気抵抗効果によって読み出すように構成された、請求項１又は３に記載した磁気メモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリ、いわゆる不揮発性メモリであるＭＲＡＭ（Magnetic Random Access Memory）として構成された磁気メモリ装置、又は磁化可能な磁性層を有するメモリ素子からなる磁気メモリ装置に関するものである。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低電力化など、一層の高性能化が要求されている。
【０００３】
特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブルが生じた場合や、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは、個人情報を含めた重要な情報を保護することができる。また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
【０００４】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferroelectric Random Access Memory）なども挙げられる。
【０００５】
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０12〜１０14であり、完全にＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）に置き換えるには持久力（Endurance）が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
【０００６】
これらの欠点を有さず、高速、大容量（高集積化）、低消費電力の不揮発性メモリとして注目されているのが、例えば Wang et al., IEEE Trans. Magn. 33 (1997), 4498 に記載されているような、ＭＲＡＭと称される磁気メモリであり、近年のTMR(Tunnel Magnetoresistance)材料の特性向上により、注目を集めるようになってきている。
【０００７】
ＭＲＡＭは、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した半導体磁気メモリであり、外部から電力を供給することなしに記憶を保持できる不揮発性メモリである。
【０００８】
しかも、ＭＲＡＭは、構造が単純であるために高集積化が容易であり、また磁気モーメントの回転により記録を行うために書き換え可能回数が大であり、アクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることがR.Scheuerlein et al, ISSCC Digest of Technical Papers,pp.128-129,Feb.2000で報告されている。最近では、k.Inomata, 第２６回応用磁気学会学術講演概要集18aA-1などの報告にあるように、次世代不揮発性メモリの主役としての役割が期待されている。
【０００９】
こうしたＭＲＡＭについて更に詳細に説明すると、図９に例示するように、ＭＲＡＭのメモリセルの記憶素子となるＴＭＲ素子１０は、支持基板９上に設けられた、磁化が比較的容易に回転する記憶層２と磁化固定層４、６とを含む。
【００１０】
磁化固定層は第１の磁化固定層４と第２の磁化固定層６の二つの磁化固定層を持ち、これらの間には、これらの磁性層が反強磁性的に結合するような導体層５が配置されている。記憶層２と磁化固定層４、６には、ニッケル、鉄又はコバルト或いはこれらの合金からなる強磁性体が用いられ、また導体層５の材料としては、ルテニウム、銅、クロム、金、銀などが使用可能である。第２の磁化固定層６は反強磁性体層７と接しており、これらの層間に働く交換相互作用によって、第２の磁化固定層６は強い一方向の磁気異方性を持つことになる。反強磁性体層７の材料としては、鉄、ニッケル、白金、イリジウム、ロジウムなどのマンガン合金、コバルトやニッケル酸化物などを使用できる。
【００１１】
また、磁性層である記憶層２と第１の磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物又は窒化物等からなる絶縁体によるトンネルバリア層３が挟持されており、記憶層２と磁化固定層４との磁気的結合を切るとともに、トンネル電流を流すための役割を担う。これらの磁性層及び導体層は主にスパッタリング法により形成されるが、トンネルバリア層３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。トップコート層１は、ＴＭＲ素子１０とこのＴＭＲ素子に接続される配線との相互拡散防止、接触抵抗低減及び記憶層２の酸化防止という役割があり、通常はＣｕ、Ｔａ、ＴｉＮ等の材料を使用できる。下地電極層８は、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられる。下地層８は反強磁性体層７を兼ねてもよい。
【００１２】
このように構成されたメモリセルにおいては、後述するように、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層と磁化固定層との相対磁化方向に依存する。
【００１３】
図１０は、一般的なＭＲＡＭの一部を簡略化して示す拡大斜視図である。ここでは、簡略化のために読み出し回路部分は省略してあるが、例えば９個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有する。これらの交点には、ＴＭＲ素子１０が配置されていて、ＴＭＲ素子１０への書き込みは、ビット線１１及び書き込み用ワード線１２に電流を流し、これらから発生する磁界の合成磁界によって、ビット線１１と書き込み用ワード線１２との交点にあるＴＭＲ素子１０の記憶層２の磁化方向を磁化固定層に対して平行又は反平行にして書き込みを行う。
【００１４】
図１１は、メモリセルの断面を模式的に示していて、例えばｐ型シリコン半導体基板１３内に形成されたｐ型ウェル領域１４内に形成されたゲート絶縁膜１５、ゲート電極１６、ソース領域１７、ドレイン領域１８よりなるｎ型の読み出し用電界効果型トランジスタ１９が配置され、その上部に、書き込み用ワード線１２、ＴＭＲ素子１０、ビット線１１が配置されている。ソース領域１７には、ソース電極２０を介してセンスライン２１が接続されている。電界効果トランジスタ１９は、読み出しのためのスイッチング素子として機能し、ワード線１２とＴＭＲ素子１０との間から引き出された読み出し用配線２２がドレイン電極２３を介してドレイン領域１８に接続されている。なお、トランジスタ１９は、ｎ型又はｐ型電界効果トランジスタであってよいが、こうしたトランジスタに代えて、ダイオード、バイポーラトランジスタ、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）等、各種のスイッチング素子も使える。
【００１５】
図１２は、ＭＲＡＭの等価回路図を示すが、例えば６個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有し、これらの書き込み線の交点には、記憶素子１０と共に、記憶素子１０に接続されて読み出しの際に素子選択を行う電界効果トランジスタ１９及びセンスライン２１を有する。センスライン２１は、センスアンプ２３に接続され、記憶された情報を検出する。なお、図中の２４は双方向の書き込み用ワード線電流駆動回路、２５はビット線電流駆動回路である。
【００１６】
図１３は、ＭＲＡＭの書き込み条件を示すアステロイド曲線であって、印加された磁化容易軸方向磁界ＨＥＡ及び磁化困難軸方向磁界ＨＨＡによる記憶層磁化方向の反転しきい値を示している。このアステロイド曲線の外部に、相当する合成磁界ベクトルが発生すると、磁界反転を生じるが、アステロイド曲線の内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線及びビット線の交点以外のセルにおいても、ワード線又はビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK以上の場合は、交点以外のセルの磁化方向も反転してしまうため、合成磁界が図中の灰色の領域にある場合のみに、選択されたセルを選択書き込みが可能となるようにしておく。
【００１７】
このように、ＭＲＡＭでは、ビット線とワード線の２本の書き込み線を使用することにより、アステロイド磁化反転特性を利用して、指定されたメモリセルだけが磁性スピンの反転により書き込むことが一般的である。単一記憶領域における合成磁化は、それに印加された磁化容易軸方向磁界ＨＥＡと磁化困難軸方向磁界ＨＨＡとのベクトル合成によって決まる。ビット線を流れる書き込み電流は、セルに磁化容易軸方向の磁界ＨＥＡを印加し、またワード線を流れる電流は、セルに磁化困難軸方向の磁界ＨＨＡを印加する。
【００１８】
図１４は、ＭＲＡＭの読み出し動作を説明するものである。ここでは、ＴＭＲ素子１０の層構成を概略図示しており、上記した磁化固定層を単一層２６として示し、記憶層２及びトンネルバリア層３以外は図示省略している。
【００１９】
即ち、上記したように、情報の書き込みは、マトリックス状に配線したビット線１１とワード線１２との交点の合成磁場によってセルの磁性スピンを反転させて、その向きを“１”、“０”の情報として記録する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ効果を利用して行なうが、ＴＭＲ効果とは、磁性スピンの向きによって抵抗値が変化する現象であり、磁性スピンが反平行の抵抗の高い状態と、磁性スピンが平行の抵抗の低い状態により、情報の“１”、“０”を検出する。この読み出しは、ワード線１２とビット線１１との間に読み出し電流（トンネル電流）を流し、上記の抵抗の高低に応じた出力を上記した読み出し用電界効果トランジスタ１９を介してセンスライン２１に読み出すことによって行う。
【００２０】
上記したように、ＭＲＡＭは、高速かつ不揮発性の大容量メモリとして期待されるが、記憶の保持に磁性体を用いているため、外部磁界の影響によって情報が消去されたり、或いは書きかえられてしまうという問題がある。図１３で述べた磁化容易軸方向の反転磁界及び磁化困難軸方向の反転磁界ＨＳＷは、材料にもよるが２０〜２００エルステッド（Ｏｅ）であり、電流に換算すると数ｍＡ(R.H.Koch et al.,Phys.Rev.Lett.84,5419(2000), J.Z.Sun et al.,2001 8th Joint Magnetism and Magnetic Material参照)と小さいからである。しかも、書き込み時の保磁力（Ｈｃ）は例えば数Ｏｅ〜１０Ｏｅ程度であるため、それ以上の外部磁界による内部漏洩磁界が作用すれば、所定のメモリセルに選択的に書き込みを行うことが不可能となることがある。
【００２１】
従って、ＭＲＡＭの実用化へのステップとして、外部磁気対策、即ち素子を外部の電磁波からシールドする磁気シールド構造の確立が切望されている。
【００２２】
ＭＲＡＭが実装されて使用される環境は、主として高密度実装基板上であり、電子機器内部である。電子機器の種類にもよるが、近年の高密度実装の発達により、高密度実装基板上は半導体素子や通信用素子、超小型モータなどが高密度に実装されており、また、電子機器内部にはアンテナ素子や各種メカニカル部品、電源などが高密度実装され、１つの機器を構成している。
【００２３】
このように混載が可能であることは、不揮発性メモリとしてのＭＲＡＭの特長の１つであるが、ＭＲＡＭの周囲には直流、低周波数から高周波数に亘る広い周波数範囲の磁界成分が混在する環境となっているので、ＭＲＡＭの記録保持の信頼性確保のためには、ＭＲＡＭ自身の実装方法やシールド構造を工夫することにより外部磁界からの耐性を向上させることが求められている。
【００２４】
こうした外部磁界の大きさとしては、例えばクレジットカードや銀行のキャッシュカードのような磁気カードでは、５００〜６００Ｏｅの磁界に対して耐性を持たせることが規定されている。このため、磁気カードの分野ではＣｏ被覆γ−Ｆｅ２Ｏ３やＢａフェライトなどの保磁力の大きな磁性材料を用いて対応している。また、プリペイドカードの分野でも３５０〜６００Ｏｅのような磁界に対して耐性を持つ必要がある。ＭＲＡＭ素子は電子機器筐体内に実装され、持ち運ぶことも想定されるデバイスであるので、磁気カード類と同等の強い外部磁界からの耐性を持たせる必要があり、特に上記した理由から内部（漏洩）磁界の大きさを１０〜２０Ｏｅ以下に抑える必要がある。
【００２５】
ＭＲＡＭの磁気シールド構造としては、ＭＲＡＭ素子のパッシベーション膜に絶縁性のフェライト(ＭｎＺｎ及びＮｉＺｎフェライト)層を使うことにより磁気シールド特性を持たせる提案がなされている（後述の特許文献１参照）。また、パーマロイのような高透磁率磁性体をパッケージの上及び下から取り付けることにより磁気シールド効果をもたせ、内部素子への磁束の侵入を防ぐ提案がなされている（後述の特許文献２参照）。更に、軟鉄等の磁性材料により素子にシールド蓋を被せる構造が開示されている（後述の特許文献３参照）。
【００２６】
【特許文献１】
米国特許第5,902,690号明細書及び図面（第５欄、FIG.1及びFIG.3）
【特許文献２】
米国特許第5,939,772号明細書及び図面（第２欄、Fig.1及びFig.2）
【特許文献３】
特開2001-250206号公報（第５頁右欄、図６）
【００２７】
【発明が解決しようとする課題】
ＭＲＡＭのメモリセルへの外部磁束の侵入を防ぐためには、高い透磁率を持つ磁性材料を素子の周囲に巡らせ、磁束を内部へ侵入させない磁路を設けることが最も重要である。
【００２８】
しかしながら、特許文献１（米国特許第5,902,690号）のように素子のパッシベーション膜をフェライトで形成すると、フェライト自身の飽和磁化が低い（一般的なフェライト材料で０．２〜０．５テスラ（Ｔ））ため、外部磁界の侵入を完全に防ぐことが不可能である。フェライト自身の飽和磁化はＮｉＺｎフェライトで０．２〜０．３５Ｔ、ＭｎＺｎフェライトでは０．３５〜０．４７Ｔ程度であるが、ＭＲＡＭ素子へ侵入する外部磁界の大きさは数１００Ｏｅと大きいため、フェライト程度の飽和磁化ではフェライトの磁気飽和により透磁率はほぼ１となり、機能しなくなる。また、特許文献１には、膜厚の記述はないが、通常パッシベーション膜では高々０．１μｍ程度であるため、磁気シールド層としては薄すぎることからも、効果はほとんど期待できない。しかも、フェライトをパッシベーション膜に用いる場合、フェライトは酸化物磁性体であるため、スパッタ法により成膜するときには酸素欠損が生じ易く、完全なフェライトをパッシベーション膜として用いることは困難である。
【００２９】
また、特許文献２（米国特許第5,939,772号）では、パッケージの上下をパーマロイ層で覆う構造が記述されており、パーマロイを用いることによりフェライトパッシベーション膜よりも高いシールド性能が得られる。しかしながら、特許文献２に開示されているミューメタル（Mu Metal）の透磁率はμｉ＝１００，０００程度と極めて高いものの、飽和磁化は0．７〜０．８Ｔと低く、容易に外部磁界に対し飽和してμ＝１となってしまうため、完全な磁気遮蔽効果を得るためにはシールド層の厚さはかなり厚くなければならないという欠点がある。従って、実用上、数１００Ｏｅの磁界を侵入させないための構造としては、パーマロイの飽和磁化が小さすぎること、並びにその厚さが薄すぎることの両面から、磁気シールド層として不完全である。
【００３０】
また、特許文献３（特開2001-250206号）では、軟鉄などを用いた磁気シールド構造が開示されているが、これは素子上部を覆うのみであるために磁気シールドが不完全となると共に、軟鉄の飽和磁化は１．７Ｔ、透磁率はμｉで３００程度と、磁気特性が不十分である。従って、特許文献３に記述されている構造にて磁気シールドを行ったとしても、外部磁界の侵入を完全に防ぐことは極めて困難である。
【００３１】
本発明は、上記の如き実情に鑑みてなされたものであって、その目的は、大きな外部磁界に対しても十二分にＭＲＡＭ素子を磁気的にシールドし、ＭＲＡＭ素子が適用される環境からの磁界に対して問題のない動作を保証することを可能にすることにある。
【００３２】
【課題を解決するための手段】
即ち、本発明は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリ（ＭＲＡＭ）が、他の素子と共に基体上に混載されている磁気メモリ装置において、又は、磁化可能な磁性層を有するメモリ素子が、他の素子と共に基体上に混載されている磁気メモリ装置において、前記メモリ素子が占める面積領域に、前記メモリ素子を磁気シールドするための磁気シールド層が設けられていることを特徴とする磁気メモリ装置（以下、本発明の第１の磁気メモリ装置と称する。）に係るものである。
【００３３】
本発明はまた、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリとして構成された磁気メモリ装置において、又は、磁化可能な磁性層を有するメモリ素子からなる磁気メモリ装置において、前記メモリ素子を磁気シールドするための磁気シールド層が対向辺間の距離１５ｍｍ以下（特に、長さ又は幅１５ｍｍ以下のサイズ）に設けられていることを特徴とする磁気メモリ装置（以下、本発明の第２の磁気メモリ装置と称する。）も提供するものである。
【００３４】
本発明者は、ＭＲＡＭ等の磁気メモリ装置においてメモリ素子に対する磁気シールドについて検討を行ったところ、次のような認識を持つに至った。磁気シールド効果は、磁気シールド層を形成する磁性材料の磁気飽和とともに減衰していくが、板状などの形状を有する磁気シールド層の磁化飽和は、反磁界が最小となる場所、つまりエッジ部から最も離れているところから始まるため、パッケージに磁気シールド層を施した場合、最もシールド効果が弱い部分はパッケージ中心部となる。
【００３５】
ところが、既述した従来の技術のいずれにおいても、パッケージの大きさ、及び磁気シールド層の大きさに関する知見は示されていない。通常、磁気シールドにおいては、外部磁界に対して磁気シールド材料が磁気的に飽和しないことが必須であるが、Ｆｅ−Ｎｉ系軟磁性合金のように保磁力が小さい（言い換えると、異方性磁界が小さい）磁性材料は、わずかな磁界で磁気飽和に至るため、ＭＲＡＭ素子におけるような大きな外部磁界を遮蔽するには適さない。特に、磁気シールド層が大面積になると、磁気シールド層の中心部では形状異方性によって自らの磁気モーメントが容易に面内に配向する状態となるため、実際にはシールド効果が減少してしまうため、シールド面積にも注意が必要である。
【００３６】
本発明者は、こうした認識の下で鋭意検討を行った結果、磁気メモリ装置、特にＭＲＡＭにおいて、メモリ素子がＤＲＡＭ等の他の素子と共に基体上に混載されている場合には、メモリ素子が占める面積領域にメモリ素子を磁気シールドするための磁気シールド層を設けることによって、磁気シールド層のサイズをメモリ素子の占有面積相当分と小さくして磁気シールド層のエッジ部から中心部までの距離を短くし、中心部での磁気飽和を十二分に抑えて磁気シールド効果を向上させ、磁気メモリ装置の動作保証が可能になることを見出し、本発明の第１の磁気メモリ装置に到達したものである。
【００３７】
また、磁気メモリ装置、特にＭＲＡＭにおいて、メモリ素子を磁気シールドするための磁気シールド層の対向辺間の距離（特に長さ又は幅）を１５ｍｍ以下とすることによって、磁気シールド層のエッジ部から中心部までの距離を短くし、中心部での磁気飽和を十二分に抑えて磁気シールド効果を向上させ、磁気メモリ装置の動作保証が可能になることも見出し、本発明の第２の磁気メモリ装置に到達したものである。
【００３８】
ここで、磁気シールド層は、ＭＲＡＭ素子の占有面積領域と同一サイズであってよいが、実質的に同一サイズであれば幾分大きめ又は小さめであってよく、ＭＲＡＭ素子のサイズや形状に応じてサイズや形状を変化させてよく、またその対向辺間の距離とは、互いに平行な（或いは平行ではないが対向している）二辺間の距離を意味し、例えば正方形状であればその一辺の長さ、長方形であれば長辺の長さである。
【００３９】
【発明の実施の形態】
本発明の第１及び第２の磁気メモリ装置においては、前記磁気シールド層が、その磁気シールド効果を有効に発揮するには、前記メモリ素子のパッケージの上部及び／又は下部、或いは／並びに、前記メモリ素子のパッケージ中において前記メモリ素子の上部及び／又は下部に配置されているのがよい。
【００４０】
また、前記磁気シールド層を形成する軟磁性材料が、Ｆｅ、Ｃｏ及びＮｉのうち少なくとも１種を含む高飽和磁化、高透磁率の軟磁性体、例えばＦｅ、ＦｅＣｏ、ＦｅＣｏＶ、ＦｅＮｉ、ＦｅＳｉＡｌ、ＦｅＳｉＢ、ＦｅＡｌ等の高飽和磁化、高透磁率の軟磁性体からなるのが好ましい。
【００４１】
また、本発明の第２の磁気メモリ装置においても、前記メモリ素子がＤＲＡＭ等の他の素子と共に基体上に混載されている場合、特に前記メモリ素子が占める面積領域に、対向辺間の距離１５ｍｍ以下に前記磁気シールド層が設けられているのが望ましい。
【００４２】
本発明はＭＲＡＭに好適であるが、このようなＭＲＡＭは、前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられたビット線及びワード線としての配線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記配線間でのトンネル磁気抵抗効果（ＴＭＲ効果）によって読み出すように構成されるのがよい。
【００４３】
以下、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【００４４】
図１〜図３は、本実施の形態による各種の磁気シールド構造を有する、ＭＲＡＭ素子と他の素子とを混載したパッケージ（ＭＲＡＭ素子混載パッケージ）をそれぞれ例示するものである。
【００４５】
これらの例では、図９〜図１１に示したＭＲＡＭ素子（メモリセル部及び周辺回路部も含めたチップ）３０と、ＤＲＡＭ、ＭＰＵ(Micro Processing Unit)、ＤＳＰ(Digital Signal Processor)、ＲＦ（Radio Frequency）素子等の他の素子３８とがダイパッド４０上に設けられ、実装基板（図示せず）に接続される外部リード３１を除いてモールド樹脂（例えばエポキシ樹脂）等の封止材３２によって封止されている（ここでは、ＭＲＡＭ素子３０は、既述したＭＲＡＭと同様の構造及び動作原理を有するので、その説明は省略し、またダイパッド４０を含むリードフレームは簡略図示している）。
【００４６】
そして、本発明に基づいてパーマロイ（ＦｅＮｉ）等からなる磁気シールド層３３、３４が、封止材３２の上面及び下面に接してＭＲＡＭ素子３０の占有面積領域に相当する面積領域にそれぞれ設けられた例（図１：図１（Ａ）は図１（Ｂ）のＸ−Ｘ線断面図）、磁気シールド層３３が封止材３２の上面にのみ同様に設けられた例（図２）、及び磁気シールド層４１が封止材３２中においてＭＲＡＭ素子３０とは反対側のダイパッド４０の下面に配置された例（図３）を示す。
【００４７】
磁気シールド層３３、３４は、封止材３２による封止後に封止材３２上に接着するか、或いは封止時に予めダイパッド４０下に接着しておくか或いは金型内に配置しておけばよい。図１の場合は、ＭＲＡＭ素子３０が、磁気シールド層３３、３４間に配置されたサンドウィッチ構造をなしているが、上記のいずれの構造でも、ＭＲＡＭのパッケージと一体化されていて、実装基板（回路基板）への実装を考慮すると望ましい構造である。
【００４８】
図１〜３に示したいずれの磁気シールド構造においても、磁気シールド層３３、３４が実質的にＭＲＡＭ素子３０の占有面積領域にのみ設けられているため、磁気シールド層のサイズが特に１５ｍｍ以下と小さくなり、その中心部では外部磁界による磁気飽和が生じ難くなっており、ＭＲＡＭ素子３０を外部印加磁界から十二分に磁気シールドする効果を有する。この場合、磁気シールド層３３、３４は、外部との間で閉じた磁気回路を形成していないが、これでも外部印加磁界を効果的に集めて磁気シールドすることができる。また、磁気シールド層３３、３４は、ＭＲＡＭ素子３０の上、下にそれぞれ存在するのがよいが、少なくとも一方に存在していてもシールド効果は発揮される。
【００４９】
なお、ＭＲＡＭ素子３０は通常、ＱＦＰ(Quad Flat Package)、ＳＯＰ(Small Outline Package)などのパッケージに樹脂封止されてから基板上へ実装され、実用に供される。その大きさはピン数によりほぼ規格で決まっており、例えばピン数が４８本あるものではＱＦＰ−４８ＰＩＮなどと称している。ＭＲＡＭ素子は不揮発性メモリ素子であり、多ピンのパッケージが必要とされ、１Ｍｂｉｔクラスの記憶容量を持つＭＲＡＭ素子の場合、パッケージとしてはＱＦＰ１６０ＰＩＮあるいはＱＦＰ２０８ＰＩＮ程度のパッケージを用いる必要がある。図１（Ｂ）には、例えばＱＦＰ１６０ＰＩＮパッケージ５０を示している。
【００５０】
本発明者は、ＭＲＡＭ素子の正常な動作を保証するために、最大５０Ｏｅの大きな直流外部磁界が印加されても、内部（ＭＲＡＭ素子部）へは１０〜２００Ｏｅ以下になるような性能を得ることを目的として実験を行った。図４（Ａ）には、その実験時の概略図を示すが、例えば長さＬ２８ｍｍ×Ｌ２８ｍｍ、厚さｔ＝２００μｍの２枚のパーマロイの磁気シールド層３３、３４を３．４５ｍｍの間隔ｄで配置し、その中心部（空洞部）にガウスメータ３７を配置して、５００Ｏｅの直流磁界を磁気シールド層と平行に印加し、ガウスメータ３７を磁気シールド層と平行に移動させることにより、端部から中心部までの内部磁界強度（磁気シールド層からの漏洩磁界強度）を測定し、効果的な磁気シールド材料を検討した。
【００５１】
図５は、図４（Ａ）に示した方法によって測定した結果を示すが、これは、２８ｍｍ×２８ｍｍ、３．４５ｍｍ厚のＱＦＰ１６０ＰＩＮパッケージにパーマロイ板を上下に配置した構造におけるパッケージ内部の磁界強度分布に相当するものである。即ち、外部印加磁界強度は５００Ｏｅであり、ＱＦＰ１６０ＰＩＮパッケージは図４（Ｂ）に示すように一辺が約２８ｍｍ、厚さが３．４５ｍｍであり、ＭＲＡＭ素子３０’のみが中心部に配置されている。
【００５２】
図５より明らかなように、磁気シールド層端部では約５００Ｏｅの磁界強度であり、その磁気シールド層端部から内部へ約１．５ｍｍ程度入ったところの内部磁界強度は約３７０Ｏｅである。しかし、それ以上に内部に入ったところにおいても内部磁界強度は小さくならず、３７０〜４００Ｏｅの磁界強度が存在する。この磁界強度は、ＭＲＡＭ素子３０’の記憶動作に支障がある大きさを超えており、磁気シールドとしては意味をなさない。これは、磁気シールド層中心部では形状異方性のため、外部磁界が印加される前からすでに磁気モーメントが面内に配向しているためであり、磁気シールドとしては役に立っていない。
【００５３】
通常、ＭＲＡＭの記憶動作を保証するためには、少なくともＭＲＡＭ素子部において１０〜２０Ｏｅ以下の磁界強度に低減させることが必要である。
【００５４】
そこで、本発明者は、磁気シールド層の一辺の長さがどの程度であれば磁気飽和が防げるかを詳細に検討した。図６には、パッケージ上下両方に磁気シールド層を作製した時の内部磁界の大きさを図４（Ａ）に示した方法で測定し、パッケージ端からの距離を横軸にとってプロットした結果を示す。磁気シールド材料として、飽和磁化Ｍｓ＝２．３Ｔ、初透磁率μｉ＝１０００のＦｅＣｏＶを用い、その厚さを２００μｍとした。また、磁気シールド層の一辺の大きさが１０、１５、２０、２８ｍｍと４種の試料について外部印加磁界強度５００Ｏｅで測定した。
【００５５】
図６の結果から分かるように、一辺が２０ｍｍ、２８ｍｍでは、内部で磁気飽和しているために、中心部での磁界強度が大きくなっている。これに対し、一辺が１５ｍｍ、１０ｍｍであれば、中心部の磁界強度は著しく低減し、１０〜２０Ｏｅ以下となる。従って、磁気シールド層としてＦｅＣｏＶを用いた際、５００Ｏｅ以上の高い磁界強度を遮蔽する場合には、磁気シールド層の一辺（又は対向辺間の距離）を１５ｍｍ以下に抑える必要がある。但し、磁気シールド層の一辺があまり短いと却って磁気シールド効果が乏しくなるので、その一辺（又は対向辺間の距離）はＭＲＡＭ素子のサイズも考慮すると３ｍｍ以上、更には５ｍｍ以上とするのがよい。
【００５６】
ＭＲＡＭ素子は１Ｍｂｉｔクラスのものでも通常数ｍｍ角サイズであることが多く、磁気シールド層の一辺が１０ｍｍであれば、その有効な磁気シールド領域は一辺約８ｍｍとなるため、問題なく磁気シールドされることが分かる。従って、上述した特許文献２（米国特許第5,939,772号）に示されているように、パッケージのほぼ全てを覆う構造は磁気シールド性能を劣化させることになるが、本発明に基づいて実質的にＭＲＡＭ素子３０の占有面積領域のみに磁気シールド層を設けると、この磁気シールド層のサイズは一辺が１５ｍｍ以下、望ましくは１０ｍｍ以下となり、磁気シールド層の磁気飽和を効果的に抑制して磁気シールド効果を大きく向上させることができる。
【００５７】
特に、図１に示したように、ＭＲＡＭ素子３０は、ＤＲＡＭ等の他の素子３８と共に混載され、ＭＲＡＭ素子単独で使用される場合よりも他のＩＣと共に実装されて使用に供される場合が多いが、このようなＭＲＡＭ素子混載パッケージにおいて、本発明に基づいて実質的にＭＲＡＭ素子３０の占有面積領域のみに磁気シールド層３３、３４を設けることによって、磁気シールド効果が大きく向上することは、上記した結果から明らかである（これは、図２、図３その他の後述の例についても同様である）。
【００５８】
以上に述べたことから、図６に示したように、磁気シールド層の一辺の長さが１５ｍｍ以下であれば、厚さ２００μｍのシールド材にて磁気遮蔽効果が期待でき、また、一辺が１０ｍｍの磁気シールド層では、同じ効果が厚さ約１５０μｍの磁気シールド層で期待することができる。
【００５９】
このように、ＭＲＡＭ素子の磁気シールドには、磁性材料の特性、厚み、一辺の長さで定まる有効なシールド範囲があり、例えばＦｅＣｏＶ合金からなる磁気シールド層の厚さが２００μｍのシールド構造では、一辺の長さが１０ｍｍのスペースにＭＲＡＭ素子を高密度に実装する必要があることが分かった。
【００６０】
また、ＭＲＡＭ素子は単体で用いられることもあるが、多くはＭＰＵ、ＤＳＰ、ＲＦ素子などと共にＭＲＡＭ混載素子として一つのパッケージに用いられ、マルチチップモジュール、ＳＩＰ（System in Package）として実装されることが多い。この際、ＭＲＡＭ素子の占める面積が数ｍｍ角であることを考慮すると、パッケージ上下部の全面に磁気シールド層を配置するのではなく、図１〜図３に示したようにパッケージ上下部においてＭＲＡＭ素子３０の占有面積に相当する位置に磁気シールド層を設置することにより、磁気シールド層の一辺及び面積を小さくすることができ、良好な磁気シールド効果を得ることができる。また、この構造により、磁気シールドの材料費も大幅に削減することができ、製品のコストダウンも実現することができる。
【００６１】
本発明に基づく磁気シールド構造は、小さな面積の磁気シールド層を用い、磁気シールド層の設置位置を考慮することによって、良好なＭＲＡＭの磁気シールドを実現するものである。このため、本発明は、図１〜図３に示した構造に限らず、例えばパッケージ下部のみに設置した磁気シールド構造、更には図７に示すように、パッケージ内部においてＭＲＡＭ素子３０の上面及び／又はダイパッド４０の下面にそれぞれ接して磁気シールド層３３、３４を配したり、図８に示すように、パッケージ内部においてＭＲＡＭ素子３０の上部及び／又は下部に非接触で磁気シールド層３３、３４を配しても、磁気シールド効果が同様に得られる。
【００６２】
以上に説明した実施の形態は、本発明の技術的思想に基づいて種々の変形が可能である。
【００６３】
例えば、上述の磁気シールド材料の組成、種類、磁気シールド層の厚さや配置、ＭＲＡＭの構造等は様々に変化させてよい。磁気シールド層のサイズは、ＭＲＡＭ素子の占有面積領域と同一又は実質的に同一であればよく、実質的に同一の場合はＭＲＡＭ素子よりも幾分大きめ又は小さめであってもよく、また一辺が１５ｍｍ以内であれば様々に変化させてよい。磁気シールド層はＭＲＡＭ素子又はパッケージの上部及び下部の双方だけでなく、パッケージ中のＭＲＡＭ素子の上部及び／又は下部、或いは／並びに、ＭＲＡＭ素子のパッケージの上部及び／又は下部に配置されてよい。
【００６４】
また、本発明はＭＲＡＭに好適であるが、磁化可能な磁性層を有するメモリ素子からなる他の磁気メモリ装置にも適用可能である。
【００６５】
【発明の作用効果】
本発明は、上述したように、磁気メモリ装置、特にＭＲＡＭにおいて、メモリ素子がＤＲＡＭ等の他の素子と共に基体上に混載されている場合には、メモリ素子が占める面積領域に、メモリ素子を磁気シールドするための磁気シールド層を設けているので、磁気シールド層のサイズをメモリ素子の占有面積相当分と小さくして磁気シールド層のエッジ部から中心部までの距離を短くし、中心部での磁気飽和を十二分に抑えて磁気シールド効果を向上させ、磁気メモリ装置の動作保証が可能になる。
【００６６】
また、磁気シールド層の対向辺間の距離（特に長さ又は幅）を１５ｍｍ以下としているので、磁気シールド層のエッジ部から中心部までの距離を短くし、中心部での磁気飽和を十二分に抑えて磁気シールド効果を向上させ、磁気メモリ装置の動作保証が可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＭＲＡＭ混載パッケージの概略断面図とその詳細な平面図である。
【図２】同、他のＭＲＡＭ混載パッケージの概略断面図とその詳細な平面図である。
【図３】同、他のＭＲＡＭ混載パッケージの概略断面図とその詳細な平面図である。
【図４】同、磁気シールド層間の内部磁界強度測定時の概略断面図、及び試料パッケージの概略断面図である。
【図５】同、ＱＦＰ１６０ＰＩＮパッケージに磁気シールド層（パーマロイ板）を上下に配置したときのパッケージ内部の磁界強度分布図である。
【図６】同、パッケージ上下両方に磁気シールド層を配置した時の内部磁界の大きさを、パッケージ端からの距離を横軸にとってプロットした磁界強度分布図である。
【図７】本発明の実施の形態による他のＭＲＡＭ混載パッケージの概略断面図である。
【図８】同、更に他のＭＲＡＭ混載パッケージの概略断面図である。
【図９】ＭＲＡＭのＴＭＲ素子の概略斜視図である。
【図１０】ＭＲＡＭのメモリセル部の一部の概略斜視図である。
【図１１】ＭＲＡＭのメモリセルの概略断面図である。
【図１２】ＭＲＡＭの等価回路図である。
【図１３】ＭＲＡＭの書き込み時の磁界応答特性図である。
【図１４】ＭＲＡＭの読み出し動作原理図である。
【符号の説明】
１…トップコート層、２…記憶層、３…トンネルバリア層、
４…第１の磁化固定層、５…反強磁性結合層、６…第２の磁化固定層、
７…反強磁性体層、８…下地層、９…支持基板、
１０…メモリセル（ＴＭＲ素子）、１１…ビット線、
１２…書き込み用ワード線、１３…シリコン基板、１４…ウェル領域、
１５…ゲート絶縁膜、１６…ゲート電極、１７…ソース領域、
１８…ドレイン領域、
１９…読み出し用電界効果トランジスタ（選択用トランジスタ）、
２０…ソース電極、２１…センスライン、２２…読み出し用配線、
２３…ドレイン電極、２６…磁化固定層、
３０…ＭＲＡＭ素子（ＴＭＲ素子内蔵）、３１…外部リード、３２…封止材、
３３、３４、４１…磁気シールド層、３７…ガウスメータ、
３８…他の素子（チップ）、４０…ダイパッド
【図１】
2004200185.tif 000003
【図２】
2004200185.tif 000004
【図３】
2004200185.tif 000005
【図４】
2004200185.tif 000006
【図５】
2004200185.tif 000007
【図６】
2004200185.tif 000008
【図７】
2004200185.tif 000009
【図８】
2004200185.tif 000010
【図９】
2004200185.tif 000011
【図１０】
2004200185.tif 000012
【図１１】
2004200185.tif 000013
【図１２】
2004200185.tif 000014
【図１３】
2004200185.tif 000015
【図１４】
2004200185.tif 000016