(57)【要約】  【課題】電子部品の実装体を構成し実装体を薄くすると同時に、表裏面に外部接続端子を備えた電子部品の実装体を安価に提供し、電子部品を高密度かつ薄く積層実装できる電子部品の実装体及びその製造方法を提供する。  【解決手段】少なくとも一つの電子部品(101)と、電子部品(101)が電気的に接続する端子部(102)を備えた配線と、電子部品(101)の少なくとも一部を覆い、前記配線を接着する樹脂部(105)を備えた電子部品の実装体(106)であって、表面の配線の一部が実装体(106)の端面を経由して実装体の表裏面に形成されている。これにより、実装体の表面に自由に配線を形成でき、実装体の表裏面に電子部品からの入出力端子(102,104)を配置できる。【選択図】  図１
2004266271.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの電子部品と、前記電子部品が電気的に接続する端子部を備えた配線と、前記電子部品の少なくとも一部を覆い、前記配線を接着する樹脂部を備えた電子部品の実装体であって、
前記実装体表面の配線の一部が前記実装体の端面を経由して実装体の表裏面に形成されていることを特徴とする電子部品の実装体。
【請求項２】
実装体の表裏面に、さらに外部接続端子を有する請求項１に記載の電子部品の実装体。
【請求項３】
前記電子部品が半導体素子であり、前記配線に対してフェースダウンでベアチップ実装されている請求項１に記載の電子部品の実装体。
【請求項４】
前記電子部品が半導体素子であり、前記樹脂部から露出した半導体素子の端子部と前記配線の端子部をワイヤーボンディングにて電気的に接続されている請求項１に記載の電子部品の実装体。
【請求項５】
前記電子部品が半導体素子であり、前記実装体内部に複数の半導体素子が積層配置されている請求項１に記載の電子部品の実装体。
【請求項６】
前記電子部品が抵抗、コンデンサ及びコイルから選ばれる少なくとも一つの受動部品を含む請求項１に記載の電子部品の実装体。
【請求項７】
前記配線が前記樹脂部に埋設されている請求項１に記載の電子部品の実装体。
【請求項８】
前記実装体に設けられた樹脂部は、実装体内部で実装体の厚み方向に異なった材料が積層されている請求項１に記載の電子部品の実装体。
【請求項９】
前記実装体は複数層形成されている請求項１に記載の電子部品の実装体。
【請求項１０】
前記金属配線の接着面より外側表面の粗度が大きく、前記外側表面の凹凸は金属粒子により形成されている請求項１に記載の電子部品の実装体。
【請求項１１】
前記金属配線の外側表面の１０点平均表面粗さ（Ｒｚ）が０．１μｍ以上４μｍ以下の範囲である請求項１に記載の電子部品の実装体。
【請求項１２】
前記金属配線は、転写により形成されている請求項１に記載の電子部品の実装体。
【請求項１３】
前記実装体の樹脂面であって、前記金属配線の周辺には、前記金属配線の外側表面の凹凸の転写模様が形成されている請求項１に記載の電子部品の実装体。
【請求項１４】
保持体上に配線を形成し、
前記配線の端子部に電子部品を実装し、
前記配線が形成された保持体を前記電子部品の少なくとも一部を覆うように折り曲げると共に、前記保持体と前記電子部品間の空間に樹脂部を形成し、配線を接着して組立て、
前記保持体を除去する工程を含むことを特徴とする電子部品の実装体の製造方法。
【請求項１５】
前記保持体を樹脂で形成し、配線と保持体の界面に設けた複数の凹凸にて配線を保持体上に保持し、前記保持体を除去する際、保持体を機械的に剥離する請求項１４に記載の電子部品の実装体の製造方法。
【請求項１６】
前記保持体を金属で形成し、前記保持体を除去する際、保持体金属を溶解する請求項１４に記載の電子部品の実装体の製造方法。
【請求項１７】
少なくとも一つの電子部品と、
前記電子部品を電気的に接続する金属配線を含み、
前記電子部品と前記金属配線の少なくとも一面は樹脂に接着して一体化している電子部品の実装体であって、
前記金属配線の接着面より外側表面の粗度が大きく、前記外側表面の凹凸は金属粒子により形成されていることを特徴とする電子部品の実装体。
【請求項１８】
前記金属配線の外側表面の１０点平均表面粗さ（Ｒｚ）が０．１μｍ以上４μｍ以下の範囲である請求項１７に記載の電子部品の実装体。
【請求項１９】
前記金属配線は、転写により形成されている請求項１７に記載の電子部品の実装体。
【請求項２０】
前記実装体の樹脂面であって、前記金属配線の周辺には、前記金属配線の外側表面の凹凸の転写模様が形成されている請求項１７に記載の電子部品の実装体。
【請求項２１】
前記電子部品が半導体素子であり、前記配線に対してフェースダウンでベアチップ実装されている請求項１７に記載の電子部品の実装体。
【請求項２２】
前記電子部品が半導体素子であり、前記樹脂部から露出した半導体素子の端子部と前記配線の端子部をワイヤーボンディングにて電気的に接続されている請求項１７に記載の電子部品の実装体。
【請求項２３】
前記電子部品が抵抗、コンデンサ及びコイルから選ばれる少なくとも一つの受動部品を含む請求項１７に記載の電子部品の実装体。
【請求項２４】
前記配線が前記樹脂部に埋設されている請求項１７に記載の電子部品の実装体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品が高密度に実装された実装体及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯機器への小型薄型化の要望は強まる一方であり、また携帯電話に代表されるように、同じサイズにより多くの機能を盛り込むことで機器の差別化が図られているのが実情である。この要求を満たすために、さまざまな技術開発がなされ、電子部品の実装形態としても、３次元的に電子部品を積層配置し、電子部品の占める実装面積を低減させる工夫が数多くなされている。
【０００３】
このような電子部品を積層配置する実装体としては、フレキシブル基板上に半導体素子を実装し、フレキシブル基板を折り曲げたものが提案されている。図１３に示したのは、フレキシブル基板上に半導体素子を複数ベアチップ実装し、実装後に折りたたむことで、半導体の積層実装を実現した例である。
【０００４】
従来例について、図１３を用いて簡単に説明する。フレキシブル基板１１０１上に半導体素子１１０２、１１０３がベアチップ実装されている。実装方式については、ワイヤーボンディング、ＡＣＦ、ＮＣＦ、半田等さまざまな方式があるが、実装体の小型化の点で異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）、電気絶縁性フィルム（ＮＣＦ：Non Conductive Film）、半田等を用いてフェースダウンでベアチップ実装することが多い。この実装の際、ベアチップの実装強度を補強し、実装信頼性を確保する目的で半導体素子とフレキシブル基板の間には、封止樹脂１１０４が設けられる。この実装体は半導体素子が重なり合うように折り曲げられて実装体を構成しており、実装体の外部には外部接続端子１１０５が設けられている。この外部接続端子には半田ボール１１０６が搭載され、この半田ボールを介してメイン基板と電気的に接続されることとなる。このように、半導体素子が実装されたフレキシブル基板を折り曲げることで、半導体素子の実装面積を低減することができるのである。このような従来の３次元半導体装置は、多数半導体素子を実装した例もある（例えば、下記特許文献１）。
【０００５】
また、図１４に示すように、半田ボール１２０６が付けられたフレキシブルプリント基板（ＦＰＣ）１２０２上にバンプ１２０４を介して半導体素子１２０１を実装した後に、ＦＰＣ１２０２を折り曲げ、接着シート１２０７で半導体素子１２０１の外周に貼り付け、これらの間隙に樹脂１２１１を流し込み、硬化させて半導体パッケージとする提案もある（例えば、下記特許文献２）。同図において、１２０３ａ，１２０３ｂ，１２０３ｃはパッド、１２０５は導電性物質、１２０９は樹脂封止穴である。
【特許文献１】特開２００１−１６８２７２号公報
【特許文献２】特開平８−９７３１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、近年のさらなる機器の高密度化に従って、電子部品の実装体はより小型薄型化が求められている。従来の技術では、フレキシブル基板上に半導体素子に代表される電子部品を実装し折り曲げるため、フレキシブル基板の厚み制約を受け、曲率半径を小さくすることができない。この結果、実装体が厚くなる。また、収容する配線の密度に関わらず高価なフレキシブル基板を用いるので、必然的に実装体としても高価なものとなる。
【０００７】
そこで、本発明は、電子部品の実装体を構成し実装体を薄くすると同時に、表裏面に外部接続端子を備えた電子部品の実装体を安価に提供し、電子部品を高密度かつ薄く積層実装できる電子部品の実装体及びその製造方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の電子部品の実装体は、少なくとも一つの電子部品と、前記電子部品が電気的に接続する端子部を備えた配線と、前記電子部品の少なくとも一部を覆い、前記配線を接着する樹脂部を備えた電子部品の実装体であって、前記実装体表面の配線の一部が前記実装体の端面を経由して実装体の表裏面に形成されていることを特徴とする。
【０００９】
本発明の電子部品の実装体の製造方法は、保持体上に配線を形成し、前記配線層に形成された端子部に電子部品を実装し、前記配線形成された保持体を前記電子部品の少なくとも一部を覆うように折り曲げると共に、前記保持体と前記電子部品間の空間に樹脂部を形成し、配線を接着して組立て、前記保持体を除去する工程を含むことを特徴とする。
【００１０】
本発明の別の電子部品の実装体は、少なくとも一つの電子部品と、前記電子部品を電気的に接続する金属配線を含み、前記電子部品と前記金属配線の少なくとも一面は樹脂に接着して一体化している電子部品の実装体であって、前記金属配線の接着面より外側表面の粗度が大きく、前記外側表面の凹凸は金属粒子により形成されていることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、実装体の表面に自由に配線を形成でき、実装体の表裏面に電子部品からの入出力端子を配置することができる。つまり、電子部品に樹脂部のみを介して配線を形成するので、電子部品の実装体を薄型化できると同時に、安価に実装体の上にさらに電子部品を実装することができ、その結果として電子部品を高密度かつ薄く積層実装することが可能となる。
【発明を実施するための最良の形態】
【００１２】
本発明にかかる電子部品の実装体は、実装体の表面に自由に配線を形成でき、実装体の表裏面に電子部品からの入出力端子を配置することができる。つまり、電子部品に樹脂部のみを介して配線を形成するので、電子部品の実装体を薄型化できると同時に、実装体の上にさらに電子部品を実装することができ、その結果として電子部品を高密度かつ薄く積層実装することが可能となる。
【００１３】
本発明において、「電子部品実装体」とは、一つ以上の電子部品を、配線する構造体（基板等）に実装した構造体をいう。また「配線」とは、電気信号を伝達するもので、通常は金属によって構成される。また「電子部品」とは、能動素子（半導体素子、半導体パッケージ、水晶振動子、弾性表面波（ＳＡＷ）フィルター等）、及び受動素子（抵抗、コイル、キャパシター等）を総称した名称である。また「チップ部品」とは、抵抗、コイル、キャパシター等の受動素子部品に見られる、１００５，０６０３などのサイズを規格化した微細な部品をいう。また「半導体素子」とは、パッケージングされていない状態の半導体をいう。ベアチップ実装の場合は半導体素子を基板上に実装する。半導体素子をパッケージング（ＱＦＰ，ＢＧＡ，ＣＳＰ等）したのが半導体パッケージである。
【００１４】
上記した電子部品の実装体において、前記実装体の表裏面に外部接続端子を有することがより好ましい。外部接続端子を実装体の両面に形成することによって、薄型の電子部品の実装体同士を容易に積層実装することが可能となる。電子部品の実装体としては、あらかじめ独立した状態で電気検査し選別できるので、良品の実装体のみを積層することが可能となり、組立て歩留まりを向上させることができる。
【００１５】
上記した電子部品の実装体において、前記電子部品が半導体素子であり、前記配線に対してフェースダウンでベアチップ実装されていることがより好ましい。半導体素子としては現在約５０μｍ以下に薄型化する技術が提案されている。このような薄型半導体の表裏面に配線を形成し、接続端子を設けることで、極薄の半導体パッケージを安価に提供することが可能となる。
【００１６】
上記した電子部品の実装体において、前記電子部品が半導体素子であり、前記樹脂部から露出した半導体素子の端子部と前記配線の端子部をワイヤーボンディングにて電気的に接続することが好ましい。この例によれば、半導体素子のアクティブ面より裏面に樹脂部のみを介して電気信号を引き出すため、汎用的なワイヤーボンディングを用いたベアチップ実装を用いても、薄型の半導体パッケージを提供することができる。
【００１７】
上記した電子部品の実装体において、前記電子部品が半導体素子であり、前記実装体内部に複数の半導体素子が積層配置されていることがより好ましい。この例によれば、半導体素子を実装体内部に積層するので、複数半導体によって機能をモジュール化した実装体を薄型のパッケージとして提供することができる。
【００１８】
上記した電子部品の実装体は、前記電子部品が抵抗、コンデンサ、コイルのいずれかの受動部品を含むことがより好ましい。この例によれば、より広範囲の電気回路を機能モジュールとして実装体内部に形成できる。また、コンデンサを内蔵した薄型の電子部品の実装体を半導体素子のインターポーザーとして用いれば、薄型のインターポーザー基板で半導体素子の電源を安定化することが可能となり、半導体素子の高速動作を実現できることとなる。
【００１９】
上記した電子部品の実装体は、前記配線が前記樹脂部に埋設されていることが好ましい。配線が樹脂部に埋設されていると、外部接続端子部分での密着強度を向上させることができ、その結果として実装信頼性を高めることができる。また、配線が埋設されているため、２５μｍ程度の微細な配線部分においても、ハンドリング中に外力によって配線が折れ曲がり、断線するといった不具合を引き起こすことがない。
【００２０】
上記した電子部品の実装体は、前記実装体に設けられた樹脂部が、実装体内部で実装体の厚み方向に異なった材料が積層されていることが好ましい。実装体の表面に形成された外部接続端子には、接続する部材の剛性、熱膨張係数等の物性によって異なる負荷が発生する。そこで、半導体素子と大きく熱膨張係数の異なる部材と接続する部分には、樹脂がエラストマーとして機能するように弾性率の低い材料を用いると、外部接続端子部の実装信頼性を向上させることができる。
【００２１】
上記した電子部品の実装体のいずれかを積層して電子部品の積層実装体を構成することが好ましい。このように薄型の電子部品の実装体を積層実装することで、電気検査によって選別された良品の実装体を組み合わせて薄型の機能モジュールを形成することができ、その結果として電子部品の薄型、高密度実装を高い歩留まりで提供できる。
【００２２】
本発明の製造方法によれば、電子部品の表裏面に配線を形成することが可能となり、電子部品の実装体を薄くすると同時に、表裏面に外部接続端子を備えた電子部品の実装体を安価に提供し、電子部品を高密度かつ薄く積層実装することが可能となる。
【００２３】
上記した電子部品の実装体の製造方法において、前記保持体は樹脂にて形成されており、配線と保持体の界面に設けられた複数の凹凸にて配線が保持体上に保持され、前記保持体除去工程では保持体を機械的に剥離することにより除去することがより好ましい。この例によれば、保持体を樹脂にて形成しているために屈曲性に優れ、組立工程で容易に折り曲げ加工ができる。また、保持体を組立て後に機械的に剥離できるので、生産性の高い方法で本発明の実装体を製造できる。
【００２４】
上記した電子部品の実装体の製造方法において、前記保持体を金属にて形成し、前記保持体除去工程では保持体を薬品にて溶解し除去することが好ましい。この例によれば、支持体を除去する際に、薬品にて溶解除去できるので、実装体に機械的ストレスを加えることなく実装体を製造できると同時に、薬品に浸漬するだけの簡便な製造装置で保持体を除去することができる。
【００２５】
また、実装体表面に半田等の導電体を接続する場合、一般に実装体表面に溶融した半田の広がりを抑制するために、ソルダーレジストを形成する。本発明による実装体によれば、配線材料表面に金属粒子によって形成された凹凸が形成されており、配線材料とソルダーレジストの密着性を高めることができ、熱衝撃等による機械的ストレスに対して、ソルダーレジストと配線の間で層間剥離の発生を抑制することができる。なお、凹凸形状は樹脂表面に形成してもよい。
【００２６】
本発明の別の電子部品の実装体は、金属配線の接着面より外側表面の粗度が大きく、外側表面の凹凸は金属粒子により形成されている。これにより、金属配線の外側に導電体を接続したとき、強固な接続ができる。金属配線の外側表面の１０点平均表面粗さ（Ｒｚ）は０．１μｍ以上４μｍ以下の範囲であることが好ましい。この範囲の粗さであれば、金属配線の外側に導電体を接続したとき、さらに強固な接続ができる。なお、１０点平均表面粗さ（Ｒｚ）は、断面曲線から基準長さだけ抜き取った部分において、最高から５番目までの山頂の高さの平均値と、最深から５番目までの谷底の高さの平均値の差をμｍで表したものである（日本工業規格ＪＩＳ  Ｂ  ０６０１）。
【００２７】
前記金属配線は、転写により形成されていることが好ましい。エッチング法に比べて金属配線を転写によって形成するために、転写前に配線の検査を行なうことがき、結果として良品配線のみを実装体表面に形成できるので、高い歩留まりで配線形成を行なうことができる。
【００２８】
前記実装体の樹脂面であって、前記金属配線の周辺には、前記金属配線の外側表面の凹凸の転写模様が形成されていてもよい。前記金属配線を転写法により形成する際に、転写シートの表面形状がそのままレプリカされて樹脂面に付されることもある。この場合、樹脂面の凹凸の転写模様部分にさらに樹脂を付与して基板等に接着する際、接着強度を上げることができる。
【００２９】
前記電子部品が半導体素子であり、前記配線に対してフェースダウンでベアチップ実装されていてもよい。また、前記電子部品が半導体素子であり、前記樹脂部から露出した半導体素子の端子部と前記配線の端子部をワイヤーボンディングにて電気的に接続されていてもよい。さらに、前記電子部品が半導体素子であり、前記実装体内部に半導体素子が積層配置されていてもよい。また、前記電子部品が抵抗、コンデンサ及びコイルから選ばれる少なくとも一つの受動部品を含んでいてもよい。また、前記配線が前記樹脂部に埋設されていてもよい。また、前記実装体は複数層形成されていてもよい。
【００３０】
以下、本発明の実施の形態について、図面を参照しながら説明する。同一符号は同一部品を示す。
【００３１】
（実施の形態１）
本発明の一実施形態について、図面を用いて説明する。
【００３２】
図１Ａ−Ｃに本実施形態における電子部品の実装体の構造を示した。図１Ａには実装体１０６の構造を示す断面図を示している。電子部品として半導体素子１０１が配線層として形成された外部接続端子１０２にフェースダウンでベアチップ実装されている。ここでは、ベアチップ実装の際の接続端子と外部接続端子が同一の場合を図示しているが、これらを別々にすることによって、マザーボードへの実装の際に発生する実装ストレスがベアチップ接続部に直接かかるのを回避することができる。図１Ａでは、半導体素子１０１が半田１０３によって実装された例を示しているが、半導体の実装方法はこれに限定されるものではなく、ＡＣＦ（異方導電性フィルム）、Ａｕ−Ａｕ接合、Ａｕバンプと導電性ペーストを組み合わせたスタッドバンプボンディング等を用いても同様の効果が得られる。配線層は実装体１０６の端面にて半導体素子１０１に沿って半導体素子の裏面側まで引き出されており、半導体素子の裏面側でも外部接続端子１０４を形成している。この配線層は樹脂部１０５によって半導体素子に接着、保持されている。あわせて、この樹脂部１０５は半導体素子と接続端子の電気的接続部を機械的に保護する役割も果たしている。
【００３３】
表面の配線１０２’（外部接続端子１０２と同じ）は実装体１０６の端面を経由して実装体１０６の表裏面に形成されている。外部接続端子１０２と配線１０２’は、銅などの金属で形成されているので、半田１０３によって半導体素子１０１に直接接続されている。
【００３４】
従来技術のフレキシブルプリント基板（ＦＰＣ）を用い、電子部品を実装した後に、フレキシブル配線基板を折り曲げ実装体の外部接続端子を電子部品の裏面に形成する場合には、電子部品の実装面から引き出されたフレキシブル配線基板の配線を外部接続端子として実装体表面に露出させるためには、フレキシブル配線基板に貫通孔を設けこの貫通孔を介してフレキシブル配線基板の裏面側まで、電気的に引き回す必要がある。
【００３５】
すなわち、電子部品の接続端子を電子部品裏面に形成するために、高価な両面フレキシブル配線基板を用いる必要がある。また、上述のフレキシブル配線基板に設けられる貫通孔は一般的に、貫通孔内壁をめっきにて接続されるものであり、貫通孔が多くなるにしたがって、配線を配置する際の制約となり、結果としてフレキシブル配線基板上の配線密度を高めることが困難であった。
【００３６】
しかしながら、本発明の実装体によれば、配線を直接実装体表面に形成することができるため、前記配線の表裏面を電気的接続を目的として用いることができる。つまり、実装体の外部接続端子を裏面に引き出す際に、実際に必要となる配線１層で所望の配線を形成することができる。すなわち、前述した従来例の様に高価な両面のフレキシブル配線基板を用いることなく、安価な製造方法で実装体を形成することができる。
【００３７】
図１Ｂは外部接続端子１０４側から見た実装体の平面図であり、図１Ｃは外部接続端子１０２側の実装体の裏面図である。実装体の表裏面の外部接続端子の一部が実装体の端面を介して電気的に接続されている。ここでは、実装体の２端面にて配線が裏面側まで引き出された例を示しているが、配線の引き出しはこれに限定されるものではなく、配線設計に応じて１〜４端面の引き出しを選択すればよい。
【００３８】
図１Ａには示していないが、実装体の表裏面に形成された外部接続端子の表面にソルダーレジストを形成すれば、実装体の外部と半田接続する際に配線間のショートを抑制することができより好ましい。
【００３９】
次に、図２Ａ−Ｂを用いて本実施形態における電子部品の実装体の積層構造体について説明する。図２Ａに図１で示した電子部品の実装体１０６，１０６を半田２０１にて積層実装した例を示した。本実施形態の電子部品の実装体１０６は、外部接続端子１０２，１０４を実装体の表裏面に設けているために、図２Ａに示すように、簡便な方法で実装体を積層することができる。また、実装体自体がフレキシブル基板を用いず、半導体素子等の電子部品に樹脂部を介して直接配線を形成しているので、薄型の実装体を実現することができ、その結果として、実装体を積層した際の厚みを抑制することができる。このような電子部品の実装体の構成にすることで、あらかじめ独立した状態で電気検査し良品を選別できるので、良品の実装体のみを積層することが可能となり、その結果として組立て歩留まりを向上させることができる。
【００４０】
また、図２Ｂに示すように、実装体内部に配置された半導体素子の実装面同士が対向するように積層してもよい。このように積層することによって、半導体素子１０１，１０１間を外部接続端子１０２，１０４を介して短距離で電気接続することが可能となり、電気信号が高速、高周波化した場合でも半導体素子の動作確保が可能となる。あわせて、図２Ｂに示すように、マザーボードと接続する外部接続端子２０２を半導体素子との接続端子２０１と異なったものとすることによって、実装体をマザーボードに実装したときに発生する実装ストレスで、半導体の実装部分の接続信頼性が劣化することを抑制できる。
【００４１】
また、図３Ａに示すように、本実施形態における電子部品の実装体１０６の上に、直接半導体素子１０７をベアチップ実装することもできる。積層する半導体素子の数が２つに限定される場合には、本実施形態における電子部品の実装体１０６の上に半導体素子１０７をベアチップ実装することでも薄型の積層半導体パッケージを実現することができる。
【００４２】
このような実装構造の場合についても、図３Ｂに示すように、半導体素子の実装面を対向させ、マザーボードと接続する外部接続端子を半導体素子との接続端子と異なったものとすることによって、実装体をマザーボードに実装したときに発生する実装ストレスで、半導体の実装部分の接続信頼性が劣化することを抑制できる。
【００４３】
図４Ａに示すように、本実施形態における電子部品の実装体１０６の上に、抵抗、コンデンサ、コイル等のチップ部品５０１を実装しても良い。図４Ｂには、図４Ａの電子部品の実装体をチップ部品側から見た外観を示している。このように、本実施形態の電子部品の実装体１０６の上に、チップ部品を実装することで、半導体素子の占有する面積内に、チップ部品を積層実装できるので、電子部品の実装密度を向上させることができる。あわせて、半導体素子の周辺回路を半導体パッケージに取り込むことができ、半導体素子、チップ部品によって構成される機能モジュールを電子部品の実装体として提供することが可能となる。
【００４４】
図５Ａには、電子部品としてチップ部品６０１を実装体内部に配置した例を示した。チップ部品の実装面から実装体端面を介して配線をチップ部品の背面に引き出した構造となっている。このような実装体を半導体のインターポーザーとして用いたのが、図５Ｂに示した例である。半導体素子６０２が図５Ａの実装体上にベアチップ実装されている。このような構造によって半導体素子の接続端子の直下にコンデンサを配置することが可能となり、薄型のインターポーザー基板で半導体素子の電源を安定化することが可能となり、半導体素子の高速動作を実現できる。
【００４５】
ここで、実装体内部に取り込むチップ部品はコンデンサに限定されるものではなく、コンデンサ、コイルを組み合わせたフィルター回路などの周辺回路を構成しても構わない。このようなインターポーザー基板を構成する場合には、半導体素子６０２とマザーボードとの熱膨張係数差による応力を緩和できるように、樹脂部６０３としてはフィラを分散させ、熱膨張係数を半導体素子とマザーボードの中間の値に合わせこむことがより好ましい。
【００４６】
また、図６Ａ−Ｂに示すように複数の半導体素子１０１を実装体の内部に実装することもできる。図６Ａに示したのは、半導体素子１０１を２つ実装した例であり、図６Ｂに示したのは半導体素子１０１を４つ実装体内部に積層した例である。本実施形態によれば、半導体素子を実装体内部に積層するので、複数半導体によって機能をモジュール化した実装体を薄型のパッケージで提供できる。
【００４７】
次に、本発明における電子部品の実装体の製造方法について説明する。ここでは、電子部品として半導体素子を実装する例を用いて説明するが、半導体素子を抵抗、コンデンサ、コイル等の電子部品に置き換えることで、多種の電子部品の実装体を製造できる。
【００４８】
本発明の電子部品の実装体の主要製造工程を示す断面図を図７Ａ〜Ｅに示した。
【００４９】
図７Ａに示すように、保持体７０１上に所望のパターンで配線７０２を形成する。保持体７０１としては、例えば樹脂シートの場合には、ポリイミド、フッ素系樹脂、耐熱性エポキシ樹脂などの耐熱性の高い樹脂を用いることができ、金属シートを用いる場合には、アルミ、銅、ステンレス等を用いることができる。また、配線７０２としては、銅箔等の金属箔を用いることができ、厚さは５μｍ〜３５μｍ程度のものが好ましい。エッチングにて配線を形成し、配線として微細なものを形成する場合には、通常薄い銅箔を用いる。また、配線に屈曲性が必要な場合には、引っ張り強度４００Ｎ／ｍｍ2以上のものを使用するのが好ましい。また、配線を保持体上にめっきにて形成することもできる。銅のパターンめっきを用いれば、１０μｍ程度の厚みで１０μｍ程度の配線幅を形成することができる。保持体７０１として厚みを１００μｍ以下としておくと、後の曲げ加工の際に容易に曲げ加工を施すことができる。次に、この配線７０２として形成された接続端子７０３上に、半導体素子７０４をベアチップ実装すると図７Ｂに示した状態となる。図では半田バンプ７０５によってフリップチップ実装する例を示している。次に、図７Ｃに示すように、半導体素子７０４と配線７０２、保持体７０１の間に封止樹脂として樹脂７０６を封入する。この際に、半導体素子７０４の実装されていない領域にまで樹脂７０６を塗布しておく。次に、図７Ｄに示すように、半導体素子７０４が実装されていない領域を折り曲げ、配線形成された保持体が半導体素子７０４を覆うように曲げ加工を行う。この状態で樹脂７０６を加熱し硬化させる。この樹脂７０６としては、エポキシ等の熱硬化性樹脂にフィラを分散させ、熱膨張係数等の樹脂物性を調整した材料が用いられる。この熱硬化の際に、実装体の折り曲げ辺を枠体にて固定し、実装体の上面より緩やかに加圧し、樹脂７０６を十分に実装体内部に浸透させることが好ましい。この際、折り曲げ部となっていない実装体端部より、余分な樹脂７０６を流出させることで、実装体内部に残存するボイドを除去できる。流出した樹脂部については、後に外形切断にて除去する。また、この熱硬化によって配線７０２が樹脂７０６に接着される。次に、実装体表面を覆っている保持体７０１を除去すると図７Ｅに示した本実施形態における電子部品の実装体が得られる。
【００５０】
この保持体７０１の除去工程については、保持体の材料によって異なる工法を用いる。保持体として樹脂シートを用い、配線７０２と保持体７０１の間の剥離性を高めている場合には、機械的に保持体を剥離できる。また、保持体として金属シートを用い、配線７０２と保持体７０１を金属的に結合させている場合には、保持体７０１を薬品にて溶解除去できる。
【００５１】
図９Ａ−Ｅに保持体上に配線形成をする製造方法の一例を示した。以下に保持体と配線よりなる配線転写基材の製造方法について図を用いて詳しく説明する。
【００５２】
図９Ａに示した保持体９０１はポリイミド、フッ素系樹脂、耐熱性エポキシ樹脂等の耐熱性の高い樹脂を用いる。この保持体９０１に配線材料９０２を積層配置する。配線材料９０２は保持体９０１との接触界面に微細な凸形状が施されている。配線材料９０２の表面Ｘ部を拡大して示したのが、図９Ｄである。配線材料９０２としては、銅箔等の金属箔を用いることができ、金属箔表面の微細な凸形状は金属箔表面に電解めっきによって金属を粒子状に積層析出させるのが生産性に優れた方法である。金属箔として圧延銅箔を用いると、屈曲性に優れより好ましい。このめっきによる析出粒子は平均粒子で０．１μｍ以上４μｍ以下程度の粒子を用いている。平均粒子が４μｍより大きいと、配線材料９０２を20μｍ以下の微細な幅に加工した際に配線９０３と保持体９０１の間で十分な凸形状の数が得られず、アンカー効果が十分に発揮できない結果となり配線９０３が保持体９０１より欠落する場合がある。図９Ｄに示すめっき析出粒子による凹凸を有する銅箔は、例えば古河サーキットフォイル社製、商品名“ＤＴ−ＧＬＤ”がある。
【００５３】
また、この配線材料９０２の保持体９０１との界面には密着性を向上させるために、Ｃｒ、Ｚｎ、Ｎｉ、及びこれらの金属酸化物が密着層として形成されていることがより好ましい。配線材料９０２としては銅を用いるのが一般的であり、この銅は金属の中でも金、銀の貴金属と同様に樹脂との密着性が弱い材料に含まれる。また、前記密着層が配線材料９０２の表面に形成されれば、実装体の樹脂との密着性も同様に向上させることができる。この配線材料９０２として、実装体の樹脂と接触する面にも微細な凸形状が形成されていることが密着性を向上させる点でより好ましい。
【００５４】
次に図９Ｂに示すように、保持体９０１と配線材料９０２を加熱加圧によって密着させる。この加熱加圧の際に保持体９０１に配線材料９０２表面の微細な凸形状が保持体９０１表面に凹形状となって転写形成されると共に、アンカー効果によって配線材料が保持体に保持されるのである。
【００５５】
保持体９０１として、熱可塑性の樹脂を用いる場合は、加熱加圧の際に樹脂が軟化、塑性変形する。この場合、加熱加圧条件としては、樹脂が劣化しない範囲で高温、高圧であるほうがより好ましいが、金属によって形成される配線材料を酸化させない不活性ガス雰囲気もしくは真空雰囲気で行うのが良い。
【００５６】
保持体９０１として熱硬化性の樹脂を用いる場合は、加熱加圧の際に熱硬化性樹脂が軟化し粘度がさがり配線材料９０２表面の微細な凸形状を埋め込むこととなる。保持体９０１に熱硬化性樹脂を用いた場合は、配線を転写する実装体の樹脂材料との相溶性に特に注意する必要がある。例えば保持体９０１に用いたエポキシ樹脂が十分に硬化していない状態で、同種のエポキシ樹脂を含有する実装体の樹脂上に配線を転写した場合には、配線転写の際の熱で、実装体の樹脂と保持体９０１の樹脂が混ざり合い、配線を転写形成することができない。
【００５７】
次に配線材料９０２をエッチングによって配線９０３にパターニングすれば、図９Ｃに示す状態が得られる。図９Ｅには配線部Ｙ（図９Ｃ）を拡大して示しているが、保持体９０１表面には微細な凹形状を形成されると共に、配線９０３が保持体９０１に保持されている。
【００５８】
また、保持体９０１表面には配線材料９０２、配線を転写する樹脂材料との離型性を高めるために、シリコーン等の離型処理が施されることが好ましい。保持体９０１としてフッ素系樹脂を用いれば、樹脂との離型性に優れると共に、耐熱性に優れる特徴から転写時の加熱によって樹脂が分解することない。また、実装体の樹脂と相溶しないため、保持体表面に離型処理を施す必要がなく、より少ない構成材料で保持体を提供することができる。
【００５９】
図１０に保持体上に配線形成をする他の製造方法を示した。以下に保持体と配線よりなる配線転写基材の製造方法について図を用いて詳しく説明する。
【００６０】
図１０Ａに示したのは、配線材料１００２が保持体１００１に保持された複合材料である。配線材料１００２としては銅を用い、金属箔により構成される保持体１００１上に電気めっきによって形成することができる。金属箔としてはアルミ等を用いることができるが、金属箔の材料によっては直接銅を電気めっきで析出させることが困難な場合もあり、例えばアルミ上へ銅を電気めっきによって析出させる場合には中間層として亜鉛層を薄く形成するのが一般的である。また金属箔として表面が平坦な箔を用いるのが電気めっきを均一に行う点でより好ましい。このようにして形成される複合材料は配線材料１００２と保持体１００１が強固に金属的に結合し密着した材料となっている。
【００６１】
次に配線材料１００２をエッチングによってパターニングすると図１０Ｂに示す状態が得られる。保持体１００１の材料としては、このエッチングの際にエッチング液に侵食されない材料もしくは配線材料に比べてエッチングレートが遅い材料を選択する必要がある。エッチング液として硫酸系を選択し、保持体にアルミ箔を用いれば、保持体が侵食されることはない。また、このアルミ箔は、保持体除去工程で塩酸もしくはＮａＯＨ溶液で容易に除去することができる。
【００６２】
以上のような本実施形態の製造方法を用いることで、実装体表面に自由に配線を形成でき、実装体の表裏面に電子部品からの入出力端子を配置することができる。つまり、電子部品に樹脂部のみを介して配線を形成するので、電子部品の実装体を薄型化できると同時に、実装体の上にさらに電子部品を実装することができ、その結果として電子部品を高密度かつ薄く積層実装することが可能となる。
【００６３】
ここで、図７Ｅに示したように、配線７０２が実装体の表面から樹脂７０６に埋設した構造となっている。このように配線が樹脂部に埋設されていると、外部接続端子部分での密着強度を向上させることができ、その結果として実装信頼性を高めることができる。また、配線が埋設されているため、２５μｍ程度の配線幅の微細な配線部分においても、ハンドリング中に外力によって配線が折れ曲がり、断線するといった不具合は起こらない。
【００６４】
また、図７Ｃでは、半導体素子７０４と配線７０２の間に封入する樹脂と、半導体素子を実装していない領域に塗布する樹脂を同じ材料とする例を示したが、これらの樹脂を異なったものとすることもできる。
【００６５】
図８に実装体内部の樹脂として異なった物性の材料を組み合わせる例を示している。尚図７で既に述べた工程については説明を省略する。図８Ｂで半導体素子８０１を保持体上に形成された接続端子上にベアチップ実装する。次に、図８Ｃに示すように、半導体素子の実装領域についてのみ、樹脂８０２を封入する。次に、半導体素子の実装領域外に別の樹脂８０３を塗布する。この状態で図７に示した例と同様に、折り曲げ加工を施し、樹脂を熱硬化させると、図８Ｆに示した状態が得られる。図８Ｆでは半導体素子の上下面で樹脂材料が異なっている。
【００６６】
実装体の表面に形成された外部接続端子には、接続する部材の剛性、熱膨張係数等の物性によって異なる負荷が発生する。そこで、図８Ｆに示したように、実装体内部の樹脂として異なった材料を組み合わせ、半導体素子と大きく熱膨張係数の異なる部材と接続する部分には、樹脂がエラストマーとして機能するように弾性率の低い材料を用いると、外部接続端子部の実装信頼性を向上させることができる。
【００６７】
（実施の形態２）
次に、本発明の他の実施形態について、図を用いて説明する。
【００６８】
図１１に本実施形態の電子部品の実装体の断面構造を示した。電子部品として半導体素子１３０１が実装体内部に埋設されており、半導体素子上の接続端子１３０３が露出するように樹脂部１３０４が形成されている。この接続端子と実装体表面の配線１３０２が金属ワイヤー１３０５にて電気的に接続されている。この配線１３０２は実装体表面より、実装体端面を介して裏面側まで引き出され、外部接続端子に接続している。また、金属ワイヤーが形成された部分は、ワイヤー保護の目的で封止樹脂１３０６により覆われている。
【００６９】
このような構成にて半導体パッケージを構成することで、半導体素子のアクティブ面より裏面に樹脂部のみを介して電気信号を引き出すため、汎用的なワイヤーボンディングを用いたベアチップ実装を用いても、薄型の半導体パッケージを提供できる。
【００７０】
図１１では、ワイヤーボンディングを行った実装体面に外部接続端子を設けていない例を示しているが、ワイヤーボンディング領域の外側に、外部接続端子を形成して、容易に実装体を積層できる構成にしても構わない。
【００７１】
次に、本実施の形態の電子部品の実装体の製造方法について説明する。ここでは、電子部品として半導体素子を実装する例を用いて説明する。尚、実施の形態１と重複する部分については、簡略化して説明する。
【００７２】
本実施形態の電子部品の実装体の主要製造工程を示す断面図を図１２Ａ〜Ｄに示した。図１２Ａに示すように、保持体１４０１上に所望のパターンで配線１４０２を形成する。次に、半導体素子１４０３を保持体上に樹脂１４０４にて固定すると図１２Ｂに示す状態となる。この樹脂１４０４は図１２Ｂに示すように半導体素子１４０３上の接続端子１４０５が露出するように形成され、半導体素子の実装領域外にも塗布される。次に、半導体素子１４０３が実装されていない領域の保持体を折り曲げ、樹脂１４０４を加熱によって硬化させると図１２Ｃに示す状態となる。この際、図１２Ｂで形成した半導体素子の露出部分に樹脂が流れ出さないように、樹脂のフロー性を下げておく必要がある。次に、保持体１４０１を除去し、ワイヤーボンディングにて半導体素子上の接続端子と実装体上の配線をワイヤーボンディングにて電気的に接続する。後に金属ワイヤーを保護するために、封止樹脂１４０６にて金属ワイヤー部を封止すると図１２Ｄに示す状態が得られる。
【００７３】
このように、半導体素子の表面に配線を転写形成することで、ワイヤーボンディングによるベアチップ実装を用いても薄型の半導体パッケージを実現することができる。
【００７４】
（実施の形態３）
次に本発明の別の実施の形態について図面を用いて説明する。図１５Ａに示したのは、本実施形態の電子部品の実装体を示す断面図である。電子部品として半導体素子１５０１が配線によって形成される接続パッド１５０６上に半田バンプ１５０４を介して実装されている。
【００７５】
ここで、半導体の実装方法はこれに限定されるものではなく、実施の形態１で既に述べた例と同様にＡＣＦ、ワイヤーボンド等の実装工法を用いることができる。ワイヤーボンディング法によれば、より簡便な実装工法で、半導体素子を実装することができ、安価な実装体を提供できる。また、ここでは、半導体素子としてベアチップを扱う例を用いて説明しているが、この電子部品は半導体パッケージ、受動部品等のチップ部品でも構わない。このように、半導体素子のみならず、受動部品を実装することで、実装体で周辺回路を取り込んだ機能モジュールを形成することができる。
【００７６】
配線として形成されている接続パッド１５０６は外部接続端子１５０３と電気的に接続されている。この配線については、樹脂部１５０５によって半導体素子１５０１に接着されている。ここで、本実施形態の実装体を外部接続端子側から見たのが図１５Ｂである。図１５Ｂに示すように、半導体素子１５０１が実装される接続パッド１５０６は外部接続端子１５０３に引き出されている。このように、外部接続端子１５０３と接続パッド１５０６を別に配置することによって、電子部品の実装体をマザーボード等に実装した際の実装ストレスが、直接半導体素子実装部に加わることを避けることができ、電子部品の実装体の実装信頼性を高めることができる。
【００７７】
また、外部接続端子１５０３の部分Ｘを拡大したのが、図１５Ｃである。外部接続端子１５０３が樹脂部１５０５に埋設されている。このような埋設構造をとることによって、配線１５０３を強固に樹脂部１５０５に接着することができる。この、埋設された外部接続端子１５０３の端面部に粗化、金属処理、有機処理等の密着処理を施すとさらに密着性を高めることができる。
【００７８】
また、図１５Ｃに示すように、外部接続端子１５０３の接着面に比べ外側表面の表面粗化度が大きいものとなっている。このように、外部接続端子１５０３、接続パッド１５０６を構成する配線は、半導体素子実装側については、半導体素子との微細な電気的接続を実現するために、表面粗化の程度を大きくしないほうが好ましい。微細な端子を有する半導体素子を実装する際には、接続する外部接続端子の面内での高さ均一性が重要である。実装工法によって、求められる高さ均一性のレベルには差があるが、どの工法についても、接続端子が微細になるほど平坦性が求められる。
【００７９】
一方、外部接続端子１５０３部については実装体をマザーボード等に実装した際に、接続パッド１５０６に比べより実装ストレスが発生することとなる。つまり、マザーボードと実装体をつなぐ電気接続部（例えば、半田、導電性ペースト）の外部接続端子１５０３との密着性が十分に確保されている必要がある。そこで、図１５Ｃに示すように外部接続端子１５０３の表面が粗化されていることで、アンカー効果によって、上述した電気接続部との密着性をより高めることができる。
【００８０】
また、本発明の電子部品の実装体については、図１６に示すように表面にソルダーレジスト１５０７が形成されているのがより好ましい。このソルダーレジスト１５０７は、電子部品の実装体をマザーボードに実装する際の電気接続部（例えば、半田、導電性ペースト）が実装時に広がり、実装体表面の配線と短絡することを抑制する効果がある。また、本実施形態の実装体は図１５Ｃに示すように、樹脂部１５０５、外部接続端子１５０３共に表面が粗化されている。つまり、この粗化によって表面に形成されるソルダーレジスト１５０７との密着性を高めることができる。図１６に示すように、外部接続端子１５０３の周辺をソルダーレジスト１５０７で覆うことで、外部接続端子をより強固に樹脂部に保持することができる。そこで、図１５Ｃに示したように外部接続端子１５０３の表面が粗化されているので、周辺を覆った部分でソルダーレジストとの密着性をより高め、外部接続端子の実装体への保持力を確保できる。このことは、すなわち、実装ストレスに対する実装体の信頼性を高めることになる。
【００８１】
次に、本発明の実装体の製造方法について図１７Ａ−Ｅを用いて説明する。なお、既に実施の形態１で説明した内容と重複するところについては、説明を省略する。図１７Ａは、例えば保持体１５０８に配線として外部接続端子１５０３が形成された状態であり、図９Ｃに示した例と同様の構成である。ここで、図１７ＡにおけるＹ部を拡大したのが、図１８である。外部接続端子１５０３が保持体１５０８に表面粗化によるアンカー効果で保持された状態である。
【００８２】
次に、図１７Ｂに示すように半導体素子１５０１を接続パッド１５０６上に半田実装する。ここでの実装工法は、既に説明された例と同様に本発明を限定するものではない。次に、半導体素子１５０１と保持体１５０８間に樹脂部１５０５を形成する。この樹脂については、ＡＣＦ等の実装を用いる場合には、実装する前に形成する。樹脂部１５０５については、シリカ、アルミナ等の無機フィラーを含有させ、熱膨張係数等の物性を制御することが実装信頼性を高める点でより好ましい。
【００８３】
また、この樹脂部の主材料としては、ポリイミド、エポキシ等の熱硬化性樹脂を用いることが樹脂の密着力を確保する点でより好ましい。この樹脂部の硬化については、実装工法によって異なる加熱条件を用いる。ここで、保持体１５０８としてＵＶ透過性のある樹脂フィルムを用い、樹脂部として紫外線硬化樹脂を用いることで、保持体裏面からのＵＶ照射による紫外線硬化を行なっても構わない。
【００８４】
次に、図１７Ｄに示すように、硬化した樹脂部１５０５にダイシング等によって溝を形成する。この状態で保持体１５０８を完全に切断しないことが後の個片化工程での作業性を高める点でより好ましい。引き続き図１７Ｅに示すように保持体１５０８を除去すると本実施形態の実装体を形成することができる。ここで、保持体１５０８の除去方法については、保持体材料によって異なる方法を用いることができることは既に述べた例と同様である。
【図面の簡単な説明】
【００８５】
【図１】Ａは本発明の実施形態１における電子部品実装体の構成を示す断面図、Ｂは同実装体の上面外観図、Ｃは同電子部品実装体の下面外観図である。
【図２】Ａは本発明の実施形態１における別の電子部品実装体を示す断面図、Ｂは同実装体を示す断面図である。
【図３】Ａは本発明の実施形態１におけるさらに別の電子部品実装体を示す断面図、Ｂは同実装体上にベアチップ実装した状態を示す断面図である。
【図４】Ａは本発明の実施形態１におけるさらに別の電子部品実装体の断面図、Ｂは同実装体の平面図である。
【図５】Ａは本発明の実施形態１におけるさらに別の電子部品実装体の断面図、Ｂは同実装体の断面図である。
【図６】Ａは本発明の実施形態１におけるさらに別の電子部品実装体の構成を示す断面図、Ｂは同、別の断面図である。
【図７】Ａ〜Ｅは本発明の実施形態１における電子部品の電子部品実装体の製造方法を主要な製造工程毎に示す断面図である。
【図８】Ａ〜Ｆは本発明の実施形態１における別の電子部品実装体の製造方法を主要な製造工程毎に示す断面図である。
【図９】Ａ〜Ｃは本発明の実施形態１における配線転写基材の製造方法を主要な製造工程毎に示す断面図、ＤはＡのＸ部の部分的拡大図、ＥはＢのＹ部の部分的拡大図である。
【図１０】Ａ〜Ｂは本発明の実施形態１における別の配線転写基材の製造方法を主要な製造工程毎に示す断面図である。
【図１１】本発明の実施形態２における電子部品実装体の構成を示す断面図である。
【図１２】Ａ〜Ｄは本発明の実施形態２における電子部品実装体の製造方法を主要な製造工程毎に示す断面図である。
【図１３】従来の半導体素子の積層実装体を示す断面図である。
【図１４】従来の積層用の半導体パッケージを示す断面図である。
【図１５】Ａは本発明の実施の形態３における電子部品の実装体を示す断面図、Ｂは同実装体を外部接続端子側から見た平面図、ＣはＡの外部接続端子のＸ部の拡大断面図である。
【図１６】本発明の実施の形態３における電子部品の実装体の表面にソルダーレジストを形成した例の断面図である。
【図１７】Ａ−Ｅは本発明の実施の形態３における製造方法を示す工程断面図である。
【図１８】図１７ＡにおけるＹ部を拡大した断面図である。
【符号の説明】
【００８６】
101,107,602,704,801,1301,1403  半導体素子
102,104,202  外部接続端子
103,201  半田
105,603,1304  樹脂部
106  電子部品実装体
501,601  チップ部品
701,901,1001,1401  保持体
702,903,1302,1402  配線
703,1303,1405  接続端子
705  半田バンプ
706,802,803,1404  樹脂
902,1002  配線材料
130  金属ワイヤー
1306,1406  封止樹脂
【図１】
2004266271.tif 000003
【図２】
2004266271.tif 000004
【図３】
2004266271.tif 000005
【図４】
2004266271.tif 000006
【図５】
2004266271.tif 000007
【図６】
2004266271.tif 000008
【図７】
2004266271.tif 000009
【図８】
2004266271.tif 000010
【図９】
2004266271.tif 000011
【図１０】
2004266271.tif 000012
【図１１】
2004266271.tif 000013
【図１２】
2004266271.tif 000014
【図１３】
2004266271.tif 000015
【図１４】
2004266271.tif 000016
【図１５】
2004266271.tif 000017
【図１６】
2004266271.tif 000018
【図１７】
2004266271.tif 000019
【図１８】
2004266271.tif 000020