(57)【要約】【課題】ＩＰネットワークを通じて映像音声信号を送受信するＩＰパケットの送受信装置において、ネットワークインターフェイスとＣＰＵが使用するメモリならびにバスの利用率が装置自体の性能限界を決めてしまうこと。【解決手段】混雑するメモリの入出力ポートおよびバス１０２を流れるデータを複数の入出力ポートを持つメモリ（例えばデュアルポートメモリ１０４）、あるいはＦＩＦＯメモリによって分割する。それとともに、ＣＰＵ１０１においては、映像音声信号を運ぶＩＰパケットと他のＩＰパケットとを区別して取り扱う。さらにＩＰパケットの分解・生成をＣＰＵ１０１ではなくエンコーダあるいはデコーダ１０７によって行うことでＣＰＵ１０１の処理負荷を低減する。【選択図】　　　　図１
2004112192.tif 000002
【特許請求の範囲】
【請求項１】
映像信号および／または音声信号をＩＰパケットによって送受信するための装置であって、
コンピュータプログラムを格納する第１のメモリ手段と、
前記コンピュータプログラムに従って処理を行うＣＰＵ手段と、
ネットワークからのＩＰパケットを受信するネットワークインターフェイス手段と、
バスを介して前記ＣＰＵに接続される少なくとも１つの入出力ポートを含む、同時に読み書き可能な複数の入出力ポートを持ち、前記ＣＰＵ手段の扱うデータおよび前記ネットワークインターフェイス手段によって受信されたデータを一時的に記憶する第２のメモリ手段と、
前記第２のメモリ手段に格納されているデータの中から前記ネットワークインターフェイス手段によって受信されたＩＰパケットを前記複数の入出力ポートのうちのバスと接続されていない入出力ポートから読み出し、読み出したＩＰパケットから映像信号および／または音声信号を運ぶＩＰパケットを取り出して出力するメモリ読み出し手段と、
前記メモリ読み出し手段から出力されるＩＰパケットから映像信号および／または音声信号を取り出し、復号するデコーダ手段とを備えることを特徴とする、ＩＰパケットの送受信装置。
【請求項２】
映像信号および／または音声信号をＩＰパケットによって送受信するための装置であって、
コンピュータプログラムを格納する第１のメモリ手段と、
前記コンピュータプログラムに従って処理を行うＣＰＵ手段と、
ネットワークからのＩＰパケットを受信するネットワークインターフェイス手段と、
前記ＣＰＵ手段にバスを介して接続され、該ＣＰＵ手段の扱うデータおよび前記ネットワークインターフェイス手段によって受信されたデータを一時的に記憶する第２のメモリ手段と、
前記第２のメモリ手段に書き込まれるデータのうち、前記ネットワークインターフェイス手段によって受信されたＩＰパケットが記憶されるＦＩＦＯメモリ手段と、
前記ＦＩＦＯメモリ手段に記憶されたＩＰパケットを読み出し、読み出したＩＰパケットから映像信号および／または音声信号を運ぶＩＰパケットを取り出して出力するメモリ読み出し手段と、
前記メモリ読み出し手段から出力されるＩＰパケットから映像信号および／または音声信号を取り出し、復号するデコーダ手段とを備えることを特徴とする、ＩＰパケットの送受信装置。
【請求項３】
前記第２のメモリ手段に対するデータの書き込みアドレスに基づいて該第２のメモリ手段に書き込まれるデータが前記ネットワークインターフェイス手段によって受信されたＩＰパケットであるか否かを判定し、該判定結果に基づいて前記ＦＩＦＯメモリ手段に対してデータの入力を開始あるいは停止させるアドレスデコーダ手段をさらに備えることを特徴とする、請求項２記載のＩＰパケットの送受信装置。
【請求項４】
映像信号および／または音声信号をＩＰパケットによって送受信するための装置であって、
コンピュータプログラムを格納する第１のメモリ手段と、
前記コンピュータプログラムに従って処理を行うＣＰＵ手段と、
ネットワークからのＩＰパケットを受信するネットワークインターフェイス手段と、
前記ＣＰＵ手段にバスを介して接続され、該ＣＰＵ手段の扱うデータおよび前記ネットワークインターフェイス手段によって受信されたデータを一時的に記憶する第２のメモリ手段と、
前記第２のメモリ手段に書き込まれるデータのうち、前記ネットワークインターフェイス手段によって受信されたＩＰパケットが記憶されるＦＩＦＯメモリ手段と、
前記ＦＩＦＯメモリ手段に記憶されたＩＰパケットを読み出すメモリ読み出し手段と、
前記ＦＩＦＯメモリ手段に入力されようとするＩＰパケットのヘッダ情報を所定のヘッダパターンと照合し、該照合結果に応じて前記ＦＩＦＯメモリ手段へのデータの入力を制御するヘッダ照合手段と、
前記メモリ読み出し手段から出力されるＩＰパケットから映像信号および／または音声信号を取り出し、復号するデコーダ手段とを備えることを特徴とする、ＩＰパケットの送受信装置。
【請求項５】
前記第２のメモリ手段に対するデータの書き込みアドレスに基づいて該第２のメモリ手段に書き込まれるデータが前記ネットワークインターフェイス手段によって受信されたＩＰパケットであるか否かを判定し、該判定結果に基づいて前記ＦＩＦＯメモリ手段に対してデータの入力を開始あるいは停止させるアドレスデコーダ手段をさらに備えることを特徴とする、請求項４記載のＩＰパケットの送受信装置。
【請求項６】
前記ＦＩＦＯメモリ手段と前記メモリ読み出し手段と前記ヘッダ照合手段との組み合わせを複数備え、
各前記組み合わせにおいて、前記ヘッダ照合手段は、前記ＦＩＦＯメモリ手段に入力されようとするＩＰパケットのヘッダ情報をヘッダ照合手段ごとに個別に設定された所定のヘッダパターンと照合し、該照合結果に応じて前記ＦＩＦＯメモリ手段へのデータの入力を制御することを特徴とする、請求項４記載のＩＰパケットの送受信装置。
【請求項７】
映像信号および／または音声信号をＩＰパケットによって送受信するための装置であって、
コンピュータプログラムを格納する第１のメモリ手段と、
前記コンピュータプログラムに従って処理を行うＣＰＵ手段と、
ネットワークに向けてＩＰパケットを送信するネットワークインターフェイス手段と、
バスを介して前記ＣＰＵに接続される少なくとも１つの入出力ポートを含む、同時に読み書き可能な複数の入出力ポートを持ち、該ＣＰＵ手段の扱うデータおよび前記ネットワークインターフェイス手段によって送信されるべきデータを一時的に記憶する第２のメモリ手段と、
映像信号および／または音声信号を符号化し、ＩＰパケットに変換するエンコーダ手段と、
前記エンコーダ手段によって生成されたＩＰパケットを前記複数の入出力ポートのうちのバスと接続されていない入出力ポートから書き込み、書き込みが完了したことを前記ＣＰＵ手段に通知する書き込み完了通知手段とを備え、
前記ＣＰＵ手段は、前記書き込み完了通知手段から前記通知を受けたときに、前記ＣＰＵ手段が送信しようとする他のＩＰパケットに優先して、前記エンコーダ手段によって生成されて前記第２のメモリ手段に書き込まれたＩＰパケットを前記ネットワークインターフェイス手段に送信させることを特徴とする、ＩＰパケットの送受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＰパケットの送受信装置に関し、より特定的には、ＩＰ（インターネットプロトコル）ネットワークを通じて映像および音声といった時間的に連続したデータを送受信する装置に関するものである。
【０００２】
【従来の技術】
近年、ＩＰネットワークの普及とともに、ＩＰネットワークを使って音声や映像を伝送する要求が高まっている。ＩＰネットワークはコンピュータのデータ通信とともに発展してきたため、そこで用いられる処理はコンピュータ処理と密接不可分なものが多い。このため、ＩＰネットワークで使用される送受信装置は、音声や映像を伝送する従来の装置（例えば、光や電磁波を変調して伝送するものや、ＩＳＤＮの電話やＡＴＭのようにネットワークのクロックに同期して伝送するもの）とは異なりコンピュータ的な構成を基本とすることが多い。
【０００３】
図６は、そのようなＩＰネットワークで使用される送受信装置の構成を示すブロック図である。図６において、５０１はＣＰＵであり、バス５０２を経由して他の構成要素と結合されている。５０３はネットワークインターフェイスであり、ネットワークから来るＩＰパケットを受信したり、ネットワークへＩＰパケットを送信する。５０４はＲＯＭであり、ＣＰＵ５０１が実行すべきプログラムを格納している。５０５はＲＡＭであり、ＣＰＵ５０１がプログラムを実行する際にデータを一時的に記憶し、またネットワークインターフェイス５０３が受信したＩＰパケットを記憶し、またネットワークインターフェイス５０３を通じて送信されるＩＰパケットが記憶される。
【０００４】
５０６は映像音声用インターフェイスであって、ＲＡＭ５０５上に記憶された映像データや音声データの読み出しを行う。映像音声用インターフェイス５０６にはデコーダエンコーダ５０７が接続されており、このデコーダエンコーダ５０７は、映像音声用インターフェイス５０６から出力された信号を映像信号や音声信号に変換（復号）し、また映像信号や音声信号を、映像音声用インターフェイス５０６に入力可能な信号に変換（符号化）する。
【０００５】
以下、このように構成された従来の送受信装置におけるＩＰパケットの受信動作および送信動作についてそれぞれ説明する。
【０００６】
従来の送受信装置では、次のようにＩＰパケットの受信処理が行われる。まずＣＰＵ５０１は、ＩＰパケットを受信したときにそのＩＰパケットをＲＡＭ５０５上の特定のアドレスに転送するようにネットワークインターフェイス５０３に対して設定を行う。この状態でＩＰパケットが送受信装置に到着すると、ネットワークインターフェイス５０３は、受信したＩＰパケットをＲＡＭ５０５上の指定されたアドレスに書き込み、書き込みが完了した旨をＣＰＵ５０１に通知する。
【０００７】
ＣＰＵ５０１は、この通知を受けて、ＩＰパケットに付加されたヘッダ情報やトレイラ情報を除去し、ＩＰパケットからペイロードを復元する。このとき、本来ひとまとまりであった映像音声データが複数のＩＰパケットに分割されて送られてきた場合にはそれらを結合する。ペイロードの復元が完了すると、ＣＰＵ５０１は、復元したペイロードが格納されているＲＡＭ５０５上のアドレスを映像音声用インターフェイス５０６に通知する。
【０００８】
映像音声用インターフェイス５０６は、このアドレス情報をもとにＲＡＭ５０５からペイロードを読み出し、これをデコーダエンコーダ５０７へ送る。デコーダエンコーダ５０７は、ペイロードから映像信号と音声信号を取り出す。同時に映像音声用インターフェイス５０６は、ペイロードの読み出しが完了したことをＣＰＵ５０１に通知し、新たなＩＰパケットの受信の準備に入ることを促す。
【０００９】
上述のプロセスを繰り返すことによって、従来の送受信装置は、ネットワークから到来するＩＰパケットを受信し、映像信号と音声信号を復元する。
【００１０】
従来の送受信装置では、次のようにＩＰパケットの送信処理が行われる。まずＣＰＵ５０１は、映像音声信号をＲＡＭ５０５上の特定のアドレスに転送するように映像音声用インターフェイス５０６に対して設定を行う。デコーダエンコーダ５０７によって映像信号と音声信号が映像音声用インターフェイス５０６に入力可能な信号に変換されると、映像音声用インターフェイス５０６は、デコーダエンコーダ５０７からの映像音声データをＲＡＭ５０５上の予め指定されたアドレスに書き込み、書き込みが完了した旨をＣＰＵ５０１に通知する。
【００１１】
ＣＰＵ５０１は、この通知を受けて、ＲＡＭ５０５上に記録された映像音声データをＩＰパケットに変換する。そしてＣＰＵ５０１は、ＲＡＭ５０５上に格納されているＩＰパケットをネットワークに向かって送信するようにネットワークインターフェイス５０３に対して指示を出す。ＩＰパケットの送信が完了すると、ネットワークインターフェイス５０３はその旨をＣＰＵ５０１に通知する。ＣＰＵ５０１は、引き続き、映像音声用インターフェイス５０６からの次の映像音声データの書き込み完了の通知を待つ。
【００１２】
上述のプロセスを繰り返すことによって、従来の送受信装置は、映像信号と音声信号を運ぶＩＰパケットをネットワークに送信する。
【００１３】
【特許文献１】
特開平０７−２８４０７７号公報
【００１４】
【発明が解決しようとする課題】
しかしながら図６に示す従来の送受信装置の構成では、ＲＡＭ５０５およびバス５０２の入出力の混雑がボトルネックとなり、これによりＩＰパケットの処理性能の上限が決定されてしまう。よって従来の構成でより高ビットレートの信号を取り扱うためには、バス５０２のバス幅を広げたりＲＡＭ５０５の応答速度を高めたりなどの対応が必要である。
【００１５】
しかしながらこれらの対応は図６に示す構成のもっとも基本的なファクタを変更することになるので、場合によってはＣＰＵ５０１やネットワークインターフェイス５０３をより広いバス幅や速い応答速度に対応したものへと変更する必要がある。その結果、製造コストを上昇させたり消費電力を増加させる原因となる。特にコストについては、伝送レート換算でＭＰＥＧ−２規格による標準画質の映像音声信号を１本扱う程度の能力しか必要とされないのであれば、図６に示す構成であっても比較的安価なＣＰＵを中心とした構成とすることが可能である。しかしながら、より高品位の映像信号を取り扱う場合や標準画質の映像音声信号であっても同時に複数本を取り扱う場合などのように、より高ビットレートの信号を取り扱うためには、能力の向上分を大きく上回るコスト上昇となってしまう。
【００１６】
また従来の送受信装置では、ＩＰパケットをネットワークに向けて送信する際にＩＰパケットの組み立てをＣＰＵ５０１が行うが、このとき、映像音声信号を運ぶＩＰパケットも他の一般のデータを運ぶＩＰパケットと同等に扱われるため、ＣＰＵの処理負荷が一時的に重くなったときに映像音声信号を運ぶＩＰパケットの送信に失敗する場合がある。一般のデータを運ぶＩＰパケットの送信に失敗した場合には、時間は掛かっても再送するなどの方法で復旧することができるが、映像音声信号についてはリアルタイムで伝送されることに意味があるため、一度の送信失敗がデータの欠落に直結してしまう可能性が高い。
【００１７】
それゆえに本発明は、ＩＰネットワークを通じて映像および音声といった時間的に連続的なデータを送受信するのに適した、より低廉なＩＰパケットの送受信装置を提供することを目的とする。
【００１８】
【課題を解決するための手段および発明の効果】
本発明は、上記課題を解決するため、以下の構成を採用した。なお、括弧内の参照符号等は、本発明の理解を助けるために後述する実施形態との対応関係を示したものであって、本発明を何ら限定するものではない。
本発明のＩＰパケットの送受信装置は、映像信号および／または音声信号をＩＰパケットによって送受信するための装置であって、コンピュータプログラムを格納する第１のメモリ手段（１０３）と、コンピュータプログラムに従って処理を行うＣＰＵ手段（１０１）と、ネットワークからのＩＰパケットを受信するネットワークインターフェイス手段（１０５）と、バス（１０２）を介してＣＰＵに接続される少なくとも１つの入出力ポートを含む、同時に読み書き可能な複数の入出力ポートを持ち、ＣＰＵ手段の扱うデータおよびネットワークインターフェイス手段によって受信されたデータを一時的に記憶する第２のメモリ手段（１０４）と、第２のメモリ手段に格納されているデータの中からネットワークインターフェイス手段によって受信されたＩＰパケットを複数の入出力ポートのうちのバスと接続されていない入出力ポートから読み出し、読み出したＩＰパケットから映像信号および／または音声信号を運ぶＩＰパケットを取り出して出力するメモリ読み出し手段（１０６）と、メモリ読み出し手段から出力されるＩＰパケットから映像信号および／または音声信号を取り出し、復号するデコーダ手段（１０７）とを備えることを特徴とする。
【００１９】
上記送受信装置によれば、受信されて第２のメモリ手段に格納されたＩＰパケットのうち、映像信号および／または音声信号を運ぶＩＰパケットについては、第２のメモリ手段のバスと接続されていない入出力ポートから読み出されるため、バスにおける混雑が大きく緩和される。また、映像信号および／または音声信号を運ぶＩＰパケットについてはペイロードの取り出しをデコーダ手段が行うため、ＣＰＵ手段の処理負荷を軽減することができる。したがってＣＰＵ手段やバスの構成を変えること無く、より高いビットレートの映像信号および／または音声信号を取り扱うことが可能となる。
【００２０】
また本発明の他のＩＰパケットの送受信装置は、映像信号および／または音声信号をＩＰパケットによって送受信するための装置であって、コンピュータプログラムを格納する第１のメモリ手段（１０３）と、コンピュータプログラムに従って処理を行うＣＰＵ手段（１０１）と、ネットワークからのＩＰパケットを受信するネットワークインターフェイス手段（１０５）と、ＣＰＵ手段にバスを介して接続され、ＣＰＵ手段の扱うデータおよびネットワークインターフェイス手段によって受信されたデータを一時的に記憶する第２のメモリ手段（２０１）と、第２のメモリ手段に書き込まれるデータのうち、ネットワークインターフェイス手段によって受信されたＩＰパケットが記憶されるＦＩＦＯメモリ手段（２０２）と、ＦＩＦＯメモリ手段に記憶されたＩＰパケットを読み出し、読み出したＩＰパケットから映像信号および／または音声信号を運ぶＩＰパケットを取り出して出力するメモリ読み出し手段（２０４）と、メモリ読み出し手段から出力されるＩＰパケットから映像信号および／または音声信号を取り出し、復号するデコーダ手段（１０７）とを備えることを特徴とする。
【００２１】
上記送受信装置によれば、第１の発明と同様の効果を得ることができる。また第２のメモリ手段として、図６に示したＲＡＭ５０５のような従来の単一ポートのメモリを用いることができる。
【００２２】
また本発明のさらに他のＩＰパケットの送受信装置は、映像信号および／または音声信号をＩＰパケットによって送受信するための装置であって、コンピュータプログラムを格納する第１のメモリ手段（１０３）と、コンピュータプログラムに従って処理を行うＣＰＵ手段（１０１）と、ネットワークからのＩＰパケットを受信するネットワークインターフェイス手段（１０５）と、ＣＰＵ手段にバス（１０２）を介して接続され、ＣＰＵ手段の扱うデータおよびネットワークインターフェイス手段によって受信されたデータを一時的に記憶する第２のメモリ手段（２０１）と、第２のメモリ手段に書き込まれるデータのうち、ネットワークインターフェイス手段によって受信されたＩＰパケットが記憶されるＦＩＦＯメモリ手段（２０２）と、ＦＩＦＯメモリ手段に記憶されたＩＰパケットを読み出すメモリ読み出し手段（２０４）と、ＦＩＦＯメモリ手段に入力されようとするＩＰパケットのヘッダ情報を所定のヘッダパターンと照合し、照合結果に応じてＦＩＦＯメモリ手段へのデータの入力を制御するヘッダ照合手段（３０１）と、メモリ読み出し手段から出力されるＩＰパケットから映像信号および／または音声信号を取り出し、復号するデコーダ手段（１０７）とを備えることを特徴とする。
【００２３】
上記送受信装置によれば、ヘッダ照合手段を備えることで、ＦＩＦＯメモリへ書き込まれるＩＰパケットを特定のヘッダ情報を持つものに実質的に限定することができる。したがって、ＦＩＦＯメモリ手段は、目的とする映像信号または音声信号を運ぶＩＰパケットだけを格納するだけでよく、ＦＩＦＯメモリ手段に必要とされる容量を低減することができる。なお、ヘッダ情報の照合は、ヘッダ情報の全部が所定のパターンと一致しているかどうかを照合することに限らず、ヘッダ情報の一部が所定のパターンと一致しているかどうかを照合するようにしても構わない。
【００２４】
また本発明のさらに他のＩＰパケットの送受信装置は、映像信号および／または音声信号をＩＰパケットによって送受信するための装置であって、コンピュータプログラムを格納する第１のメモリ手段（４０６）と、コンピュータプログラムに従って処理を行うＣＰＵ手段（４０５）と、ネットワークに向けてＩＰパケットを送信するネットワークインターフェイス手段（４０７）と、バス（４０４）を介してＣＰＵに接続される少なくとも１つの入出力ポートを含む、同時に読み書き可能な複数の入出力ポートを持ち、ＣＰＵ手段の扱うデータおよびネットワークインターフェイス手段によって送信されるべきデータを一時的に記憶する第２のメモリ手段（４０３）と、映像信号および／または音声信号を符号化し、ＩＰパケットに変換するエンコーダ手段（４０１）と、エンコーダ手段によって生成されたＩＰパケットを複数の入出力ポートのうちのバスと接続されていない入出力ポートから書き込み、書き込みが完了したことをＣＰＵ手段に通知する書き込み完了通知手段（４０２）とを備え、ＣＰＵ手段は、書き込み完了通知手段から通知を受けたときに、ＣＰＵ手段が送信しようとする他のＩＰパケットに優先して、エンコーダ手段によって生成されて第２のメモリ手段に書き込まれたＩＰパケットをネットワークインターフェイス手段に送信させることを特徴とする。
【００２５】
上記送受信装置によれば、ＩＰパケットの組み立てをエンコーダ手段が行うのでＣＰＵの処理負荷が軽減される。また、ネットワークに送信しようとする他のＩＰパケットに優先して映像信号および／または音声信号を運ぶＩＰパケットを送信するので、映像信号および／または音声信号を運ぶＩＰパケットを確実に送信することができる。
【００２６】
【発明の実施の形態】
以下、本発明の種々の実施形態について図面を参照して説明する。
（第１の実施形態）
図１は本発明の第１の実施形態におけるＩＰパケットの送受信装置の構成を示すブロック図である。図１において、送受信装置は、ＣＰＵ１０１と、バス１０２と、ＲＯＭ１０３と、デュアルポートメモリ１０４と、ネットワークインターフェイス１０５と、映像音声用インターフェイス１０６と、デコーダ１０７とを備える。
【００２７】
ＣＰＵ１０１は、一時的にデータを格納するデュアルポートメモリ１０４やプログラムを格納するＲＯＭ１０３などとバス１０２を介してデータのやりとりを行う。バス１０２には、ネットワークとのデータのやりとりを担当するネットワークインターフェイス１０５や映像音声用インターフェイス１０６も接続されている。
【００２８】
ネットワークインターフェイス１０５は、予めＣＰＵ１０１によって指定されたデュアルポートメモリ１０４上のアドレス領域にネットワークから受信したＩＰパケットを書き込んだり、同じく予めＣＰＵ１０１によって指定されたデュアルポートメモリ１０４上のアドレス領域のデータをＩＰパケットとしてネットワークに送信したりする。
【００２９】
デュアルポートメモリ１０４には同時にデータの入出力を行うことができる２つの入出力ポートを有し、そのうちの一方はバス１０２に接続され、他方は映像音声用インターフェイス１０６に直接接続されている。デコーダ１０７は、映像音声用インターフェイス１０６の出力から映像信号と音声信号を取り出す。
【００３０】
次に、ＩＰパケット受信時における第１の実施形態の動作について詳細に説明する。
まずＣＰＵ１０１は、ＲＯＭ１０３に記憶されたコンピュータプログラムに基づいて、ＩＰパケット受信時にそのＩＰパケットを書き込むべきデュアルポートメモリ１０４上のアドレス領域をネットワークインターフェイス１０５に予め通知する。またＣＰＵ１０１は、映像音声用インターフェイス１０６に対して、デュアルポートメモリ１０４のどのアドレス領域がＩＰパケットの受信用に割り当てられているかを予め通知する。そしてＣＰＵ１０１は、ネットワークインターフェイス１０５に対してＩＰパケットの受信処理を行うように指示を出す。
【００３１】
この状態でネットワークから送受信装置にＩＰパケットが到着すると、ネットワークインターフェイス１０５は、ＣＰＵ１０１によって指定されたアドレスに受信したＩＰパケットを書き込み、ＩＰパケットを受信した旨をＣＰＵ１０１に通知する。
【００３２】
ＣＰＵ１０１は、デュアルポートメモリ１０４に書き込まれたＩＰパケットを検査する。その結果、そのＩＰパケットが映像音声信号を運ぶＩＰパケットであった場合には、基本的にそのＩＰパケットに対する処理は行わない。一方、そのＩＰパケットが映像音声信号を運ぶＩＰパケットではなかった場合（つまり一般的なデータを運ぶＩＰパケットであった場合）には、そのＩＰパケットに応じた処理を行う。なお、ＩＰパケットが映像音声信号を運ぶＩＰパケットであるかどうかを判断する方法としては種々の方法が考えられるが、そのうちの一例としては、映像音声信号を運ぶＩＰパケットについては送信側でユーザデータヘッダの先頭に特定のパターンを書き込んでおき、受信側でこのパターンの有無を判定することが考えられる。
【００３３】
映像音声用インターフェイス１０６は、デュアルポートメモリ１０４への書き込み動作を常に監視しており、あるデータが書き込まれたアドレスがＣＰＵ１０１によって予め通知されていたアドレス領域であったとき、そのデータはネットワークインターフェイス１０５によって受信されたＩＰパケットであると判断し、デュアルポートメモリ１０４の、バス１０２と接続されている側とは反対側の入出力ポートからこのデータ（ＩＰパケット）を読み出す。そして映像音声用インターフェイス１０６は、読み出したＩＰパケットを検査し、その結果、そのＩＰパケットが映像音声信号を運ぶＩＰパケットであった場合には、このＩＰパケットをデコーダ１０７に送る。一方、そのＩＰパケットが映像音声信号を運ぶＩＰパケットでなかった場合（つまり一般的なデータを運ぶＩＰパケットであった場合）には、デコーダ１０７に送ることなくこのＩＰパケットを破棄する。
【００３４】
ＩＰパケットは、典型的には図２に示すようにＩＰヘッダとＵＤＰヘッダとユーザデータヘッダとユーザデータとトレイラ情報とで構成される。ＩＰヘッダには宛先アドレスが含まれている。ユーザデータヘッダにはユーザデータの中身を識別する情報が含まれている。トレイラ情報にはデータの送受信過程やネットワーク上の伝送過程における誤りを検出するための誤り検出符号が含まれている。なお本明細書では、ＩＰヘッダとＵＤＰヘッダとユーザデータヘッダとを合わせたものを「ヘッダ情報」と称する。またユーザデータを「ペイロード」と称し、ユーザデータヘッダに含まれているユーザデータの中身を識別する情報を「ペイロード情報」と称する。映像音声信号を運ぶＩＰパケットの場合には、「ペイロード」は、伝送すべき映像音声データであり、「ペイロード情報」は、その映像音声データに関する情報（例えば、映像音声信号を複数の映像音声データに分割して伝送する場合、その映像音声データが分割前の映像音声信号のどの部分に当たるものかを示す情報）である。
【００３５】
デコーダ１０７は、ＩＰパケットからヘッダ情報やトレイラ情報を除去してペイロードを取り出す。また、本来ひとまとまりであった映像音声データが複数のＩＰパケットに分割されて送られて来た場合には、それらのＩＰパケットから取り出されたペイロード同士を結合する。こうしてペイロードの復元が完了すると、デコーダ１０７はペイロードを復号して映像信号と音声信号を取り出す。
【００３６】
以上のように第１の実施形態によれば、受信されてデュアルポートメモリ１０４に格納されたＩＰパケットのうち、映像音声信号を運ぶＩＰパケットについてはデュアルポートメモリ１０４の映像音声用インターフェイス１０６側のポートから読み出されるため、バス１０２側のポートにおける混雑が大きく緩和される（なお、デュアルポートメモリ１０４に記憶されたＩＰパケットが映像音声信号を運ぶＩＰパケットであるかどうかをＣＰＵ１０１が検査する際に、このＩＰパケットをバス１０２側のポートを通じて読み出す必要があるが、この検査にはＩＰパケットの一部だけを読み出せばよいので混雑緩和の効果は十分に得られる。）。また、映像音声信号を運ぶＩＰパケットについてはペイロードの取り出しをＣＰＵ１０１が行うのではなくデコーダ１０７が行うため、ＣＰＵ１０１の処理負荷が軽減される。したがってＣＰＵ１０１やバス１０２の構成を変えること無く、より高いビットレートの映像音声信号を取り扱うことが可能となる。
【００３７】
（第２の実施形態）
図３は本発明の第２の実施形態に係るＩＰパケットの送受信装置の構成を示すブロック図である。図３において、送受信装置は、ＣＰＵ１０１と、バス１０２と、ＲＯＭ１０３と、ネットワークインターフェイス１０５と、デコーダ１０７と、ＲＡＭ２０１と、ＦＩＦＯメモリ２０２と、アドレスデコーダ２０３とを備える。なお図３において、図１と同じ構成要素については同一の参照符号を付し、説明を省略する。
【００３８】
ＲＡＭ２０１は、図６に示した従来の送受信装置のＲＡＭ５０５と同じく、単一ポートのＲＡＭである。ＲＡＭ２０１の入出力ポートにはＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ）メモリ２０２の入力ポートが接続されている。アドレスデコーダ２０３は、ＲＡＭ２０１への書き込みアドレスを常に監視しており、ＲＡＭ２０１の特定のアドレス領域（受信したＩＰパケットを記憶するための予め指定された領域）に対してデータの書き込みが行われたときに、そのデータを記憶するようにＦＩＦＯメモリ２０２に指示を出す。したがって、受信したＩＰパケットは、ＲＡＭ２０１に記憶されると同時にＦＩＦＯメモリ２０２にも記憶されることとなる。
【００３９】
ＦＩＦＯメモリ２０２の出力はメモリ読み出し器２０４に接続されている。メモリ読み出し器２０４は、ＦＩＦＯメモリ２０２にデータの入力があったことを検出すると、ＦＩＦＯメモリ２０２からそのデータを読み出す。そしてメモリ読み出し器２０４は読み出したデータの内容を検査し、その結果、このデータが映像音声信号を運ぶＩＰパケットであった場合にはこのデータをデコーダ１０７に送り、映像音声信号を運ぶＩＰパケットでなかった場合にはデコーダ１０７に送ることなくこのデータを破棄する。
【００４０】
次に、ＩＰパケット受信時における第２の実施形態の動作について詳細に説明する。
まずＣＰＵ１０１は、ＲＯＭ１０３に記憶されたコンピュータプログラムに基づいて、ＩＰパケット受信時にそのＩＰパケットを書き込むべきＲＡＭ２０１上のアドレス領域をネットワークインターフェイス１０５に予め通知する。またＣＰＵ１０１は、アドレスデコーダ２０３に対して、ＲＡＭ２０１のどのアドレス領域がＩＰパケットの受信用に割り当てられているかを予め通知する。そしてＣＰＵ１０１は、ネットワークインターフェイス１０５に対してＩＰパケットの受信処理を行うように指示を出す。
【００４１】
この状態でネットワークから送受信装置にＩＰパケットが到着すると、ネットワークインターフェイス１０５は、ＣＰＵ１０１によって指定されたアドレスに受信したＩＰパケットを書き込み、ＩＰパケットを受信した旨をＣＰＵ１０１に通知する。
【００４２】
ＣＰＵ１０１は、ＲＡＭ２０１に書き込まれたＩＰパケットを検査する。その結果、そのＩＰパケットが映像音声信号を運ぶＩＰパケットであった場合には、基本的にそのＩＰパケットに対する処理は行わない。一方、そのＩＰパケットが映像音声信号を運ぶＩＰパケットではなかった場合には、そのＩＰパケットに応じた処理を行う。
【００４３】
アドレスデコーダ２０３は、ＲＡＭ２０１への書き込み動作を常に監視しており、あるデータが書き込まれたアドレスがＣＰＵ１０１によって予め通知されていたアドレス領域であったとき、そのデータはネットワークインターフェイス１０５によって受信されたＩＰパケットであると判断し、ＦＩＦＯメモリ２０２にそのデータを入力するように指示する。
【００４４】
メモリ読み出し器２０４は、ＦＩＦＯメモリ２０２へのデータ入力があったことを検出すると、ＦＩＦＯメモリ２０２からそのデータを読み出す。そしてメモリ読み出し器２０４は、読み出したＩＰパケットを検査し、その結果、そのＩＰパケットが映像音声信号を運ぶＩＰパケットであった場合には、このＩＰパケットをデコーダ１０７に送る。一方、そのＩＰパケットが映像音声信号を運ぶＩＰパケットでなかった場合には、デコーダ１０７に送ることなくこのＩＰパケットを破棄する。
【００４５】
以上のように第２の実施形態によれば、受信されてＲＡＭ２０１に格納されたＩＰパケットのうち、映像音声信号を運ぶＩＰパケットについてはＦＩＦＯメモリ２０２にも同時に記憶され、そのＦＩＦＯメモリ２０２に記憶されたＩＰパケットがメモリ読み出し器２０４によって読み出されて処理されるので、バス１０２における混雑が大きく緩和される（なお、ＲＡＭ２０１に記憶されたＩＰパケットが映像音声信号を運ぶＩＰパケットであるかどうかをＣＰＵ１０１が検査する際に、このＩＰパケットをバス１０２を通じて読み出す必要があるが、この検査にはＩＰパケットの一部だけを読み出せばよいので混雑緩和の効果は十分に得られる。）また、映像音声信号を運ぶＩＰパケットについてはペイロードの取り出しをＣＰＵ１０１が行うのではなくデコーダ１０７が行うため、ＣＰＵ１０１の処理負荷が軽減される。したがってＣＰＵ１０１やバス１０２やＲＡＭ２０１の構成を変えること無く、より高いビットレートの映像音声信号を取り扱うことが可能となる。
【００４６】
（第３の実施形態）
図４は本発明の第３の実施形態に係るＩＰパケットの送受信装置の構成を示すブロック図である。図４において、送受信装置は、ＣＰＵ１０１と、バス１０２と、ＲＯＭ１０３と、ネットワークインターフェイス１０５と、デコーダ１０７と、ＲＡＭ２０１と、ＦＩＦＯメモリ２０２と、アドレスデコーダ２０３と、ヘッダ照合器３０１とを備える。なお図４において、図３と同じ構成要素については同一の参照符号を付し、説明を省略する。
【００４７】
ヘッダ照合器３０１は、アドレスデコーダ２０３からＦＩＦＯメモリ２０２へのデータ入力指示を受けて、ＦＩＦＯメモリ２０２へ入力されるデータ（すなわち受信したＩＰパケット）のヘッダ情報を予め設定されたヘッダ情報と照合する。照合の結果、一致した場合にはそのままＦＩＦＯメモリ２０２へのデータ入力を続行させるが、不一致の場合には、ＦＩＦＯメモリ２０２へのデータ入力を中止させると同時に、すでにＦＩＦＯメモリ２０２に入力されてしまったデータを無効化するためにＦＩＦＯメモリ２０２の書き込みポインタを先頭に戻す。
【００４８】
メモリ読み出し器２０４は、ＦＩＦＯメモリ２０２に入力されたデータを読み出す。ただし、ＦＩＦＯメモリ２０２にデータが入力されたとしても、上述のようにヘッダ照合器３０１によってそのデータが無効化される場合もあり得るので、メモリ読み出し器２０４は、ヘッダ照合器３０１での照合が終わった時点でＦＩＦＯメモリ２０２からデータの読み出しを行うかどうかを判断する。
【００４９】
次に、ＩＰパケット受信時における第３の実施形態の動作について詳細に説明する。
まずＣＰＵ１０１は、ＲＯＭ１０３に記憶されたコンピュータプログラムに基づいて、ＩＰパケット受信時にそのＩＰパケットを書き込むべきＲＡＭ２０１上のアドレス領域をネットワークインターフェイス１０５に予め通知する。またＣＰＵ１０１は、アドレスデコーダ２０３に対して、ＲＡＭ２０１のどのアドレス領域がＩＰパケットの受信用に割り当てられているかを予め通知する。さらにＣＰＵ１０１は、ヘッダ照合器３０１に対して、メモリ読み出し器２０４に入力させようとするＩＰパケットのヘッダ情報を設定する。ＩＰパケットのヘッダ情報を参照することにより、同じ形状の映像音声信号を運ぶＩＰパケットであってもそれらを相互に識別することが可能である。そしてＣＰＵ１０１は、ネットワークインターフェイス１０５に対してＩＰパケットの受信処理を行うように指示を出す。これ以降の動作は第２の実施形態と同様である。
【００５０】
以上のように第３の実施形態によれば、第２の実施形態とは異なり、ＦＩＦＯメモリ２０２にデータが入力される段階で目的のＩＰパケット（つまりデコーダから出力しようとするＩＰパケット）であるかどうかを検査するので、ＦＩＦＯメモリ２０２には実質的に目的のＩＰパケットだけが入力されることになる。このため、第２の実施形態のようにネットワークインターフェイス１０５を通じて受信されたＩＰパケットを全てＦＩＦＯメモリ２０２に入力する構成に比べて、ＦＩＦＯメモリ２０２のサイズを小さなものとすることができ、装置のコストを低減することができる。
【００５１】
なお、ヘッダ照合器３０１とＦＩＦＯメモリ２０２とメモリ読み出し器２０４とデコーダ１０７とを一組とした構成を並列に複数設けた構成とし、ＣＰＵ１０１によって各ヘッダ照合器に異なるヘッダ情報を与えることで、同時に複数チャネルの映像音声信号が伝送されたときにも、各ヘッダ照合器が目的の映像音声信号を識別するので、伝送された複数チャネルの映像音声信号を各デコーダから個別に出力することができる。このような構成によれば、ＣＰＵ１０１やバス１０２やＲＡＭ２０１の構成を、チャネル数の増加に対応して高速なものに変える必要はない。
【００５２】
（第４の実施形態）
図５は本発明の第４の実施形態に係るＩＰパケットの送受信装置の構成を示すブロック図である。図５において、送受信装置は、エンコーダ４０１と、メモリ書き込み器４０２と、デュアルポートメモリ４０３と、バス４０４と、ＣＰＵ４０５と、ＲＯＭ４０６と、ネットワークインターフェイス４０７とを備える。
【００５３】
エンコーダ４０１は、入力される映像信号および音声信号を符号化してからＩＰパケットの形に変換する。このとき、一般にＩＰパケットの最大サイズは１５００バイトに制限されているため、エンコーダ４０１はこのＩＰパケットの最大長を考慮して長い映像音声信号を適宜分割する。分割後の映像音声データのサイズは任意であるが、あまり小さく分割しすぎるとＩＰパケットを取り扱うたびに発生するオーバヘッドが増加してしまうので、最大長に近いサイズに分割する方が効率がよい。しかし、ネットワークにおける伝送過程でＩＰパケットが失われたり、他のＩＰパケットとの干渉によってＩＰパケットの到着時刻にばらつきが生じたりする場合は、データのサイズが大きい程それらの影響を受けやすくなる。したがって、一つのＩＰパケットによって運ぶ映像音声情報のサイズはネットワークの品質に応じて決定するのがよい。
【００５４】
エンコーダ４０１は、こうして分割した映像音声信号に対して図２に示したようなヘッダ情報やトレイラ情報を結合してＩＰパケットを生成する。
【００５５】
メモリ書き込み器４０２は、エンコーダ４０１によって生成されたＩＰパケットをデュアルポートメモリ４０３に書き込む。そしてメモリ書き込み器４０２は、デュアルポートメモリ４０３へのＩＰパケットの書き込みが完了した旨をバス４０４を介してＣＰＵ４０５に通知する。
【００５６】
ＣＰＵ４０５は、プログラムを格納するＲＯＭ４０６や、一時的にデータを格納するデュアルポートメモリ４０３などと、バス４０４を介してデータのやりとりを行う。バス４０４には、これらの他にも、ネットワークとのデータのやりとりを担当するネットワークインターフェイス４０７が接続されている。
【００５７】
次に、ＩＰパケットの送信時における第４の実施形態の動作について詳細に説明する。
まずＣＰＵ４０５は、ＲＯＭ４０６に記憶されたコンピュータプログラムに基づいて、ＩＰパケット送信時にそのＩＰパケットを一時的に書き込むべきデュアルポートメモリ４０３上のアドレス領域をメモリ書き込み器４０２に予め通知する。
【００５８】
この状態で例えば外部から送受信装置に映像音声信号が入力されると、エンコーダ４０１はそれに基づいてＩＰパケットを生成する。そしてメモリ書き込み器４０２は、エンコーダ４０１によって生成されたＩＰパケットを、デュアルポートメモリ４０３上のＣＰＵ４０５によって指示されたアドレスに書き込み、書き込みが完了すると、ＩＰパケットの書き込みが完了した旨とそのＩＰパケットが格納されているアドレスとをＣＰＵ４０５に通知する。
【００５９】
ＣＰＵ４０５は、メモリ書き込み器４０２から上記の通知を受けると、他に送信すべきＩＰパケットを用意していたとしてもそれに優先して、メモリ書き込み器４０２から通知されたアドレスに格納されているＩＰパケットをネットワークに送信するようにネットワークインターフェイス４０７に指示する。ネットワークインターフェイス４０７は、ＣＰＵ４０５からの指示に従ってＩＰパケットをネットワークに送信する。
【００６０】
以上のように第４の実施形態によれば、送信前に一時的にデュアルポートメモリ４０３に格納されるＩＰパケットのうち、映像音声信号を運ぶＩＰパケットについてはデュアルポートメモリ４０３のメモリ書き込み器４０２側のポートから書き込まれるため、バス４０４側のポートにおける混雑が大きく緩和される。また、映像音声信号を運ぶＩＰパケットについてはその組み立てをＣＰＵ４０５で行うのではなくエンコーダ４０１が行うため、ＣＰＵ４０５の処理負荷が軽減される。したがってＣＰＵ４０５やバス４０４の構成を変えること無く、より高いビットレートの映像音声信号を取り扱うことが可能となる。
【００６１】
さらに本実施形態によれば、他のＩＰパケット（つまり一般的なデータを運ぶＩＰパケット）に優先して映像音声信号を運ぶＩＰパケットが送信されるので、映像音声信号を運ぶＩＰパケットが他のＩＰパケットの送信完了まで待たされることなくネットワーク上に送信される。よって、映像音声信号を運ぶＩＰパケットが送受信装置内に滞留してしまうことを防ぐことができ、リアルタイムで伝送することが要求される映像音声信号を遅延なく確実に伝送することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＩＰパケットの送受信装置の構成を示すブロック図である。
【図２】ＩＰパケットの構成を示す図である。
【図３】本発明の第２の実施形態に係るＩＰパケットの送受信装置の構成を示すブロック図である。
【図４】本発明の第３の実施形態に係るＩＰパケットの送受信装置の構成を示すブロック図である。
【図５】本発明の第４の実施形態に係るＩＰパケットの送受信装置の構成を示すブロック図である。
【図６】従来のＩＰパケットの送受信装置の構成を示すブロック図である。
【符号の説明】
１０１　ＣＰＵ
１０２　バス
１０３　ＲＯＭ
１０４　デュアルポートメモリ
１０５　ネットワークインターフェイス
１０６　映像音声用インターフェイス
１０７　デコーダ
２０１　ＲＡＭ
２０２　ＦＩＦＯメモリ
２０３　アドレスデコーダ
２０４　メモリ読み出し器
３０１　ヘッダ照合器
４０１　エンコーダ
４０２　メモリ書き込み器
４０３　デュアルポートメモリ
４０４　バス
４０５　ＣＰＵ
４０６　ＲＯＭ
４０７　ネットワークインターフェイス
【図１】
2004112192.tif 000003
【図２】
2004112192.tif 000004
【図３】
2004112192.tif 000005
【図４】
2004112192.tif 000006
【図５】
2004112192.tif 000007
【図６】
2004112192.tif 000008