(57)【要約】【課題】温度依存性を持つ半導体集積回路において、設計段階にて製造誤差や特性変動を十分考慮すべき半導体集積回路に対して、製品ＩＣの精度向上化と設計から製品化までの効率化を提供する。【解決手段】半導体集積回路を、第１の温度測定条件に於いて回路の第１の測定データを求め不揮発性記憶手段に前記第１の測定データを記憶する第１の手順（Ｓ１０；Ｓ１１〜１３）と、第２の測定条件に於いて前記回路の第２の測定データを求め前記不揮発性記憶手段に前記第２の測定データを記憶する第２の手順（Ｓ１４）と、前記不揮発性記憶素子から前記第１の測定データと前記第２の測定データを読み出し所定の演算式を基にトリミング量を求める第３の手順（Ｓ１５〜Ｓ１６）と、前記トリミング量によりトリミングを行う第４の手順（Ｓ１６）とを含むことを特徴とする。【選択図】  図１
2004200327.tif 000002
【特許請求の範囲】
【請求項１】
第１の測定条件に於いて測定した回路の第１の測定データ及び第２の測定条件に於いて測定した前記回路の第２の測定データを各々記憶する不揮発性記憶手段と、この不揮発性記憶手段からの前記第１の測定データ及び前記第２の測定データが所定規格内に入るように所定の演算式によりアナログ回路の回路定数を補正しトリミング量を求める演算を行なう演算手段と、この演算手段の出力に従って前記アナログ回路の回路定数を変化させるトリミング回路とを備え、前記第１、第２の測定条件が、温度、電圧特性あるいは周波数特性などのパラメータにより定まることを特徴とする半導体集積回路。
【請求項２】
半導体集積回路を、第１の測定条件に於いて回路の第１の測定データを求め不揮発性記憶手段に前記第１の測定データを記憶する第１の手順と、第２の測定条件に於いて前記回路の第２の測定データを求め前記不揮発性記憶手段に前記第２の測定データを記憶する第２の手順と、前記不揮発性記憶素子から前記第１の測定データと前記第２の測定データを読み出し所定の演算式を基にトリミング量を求める第３の手順と、前記トリミング量によりトリミングを行う第４の手順とを含み、前記第１、第２の測定条件が、温度、電圧特性あるいは周波数特性などのパラメータにより定まることを特徴とする半導体集積回路のトリミング調整方法。
【請求項３】
第１の測定条件が常温であり、前記第２の測定条件が常温より少なくとも６０℃以上高い温度である請求項２記載の半導体集積回路のトリミング調整方法。
【請求項４】
第１の測定条件で電源電圧を測定し、第２の測定条件て前記電源電圧が変化した電圧を測定する請求項２または３記載の半導体集積回路のトリミング調整方法。
【請求項５】
第１の測定条件で回路内の所定発振周波数を測定し、第２の測定条件て前記発振周波数が変化した周波数を測定する請求項２または３記載の半導体集積回路のトリミング調整方法。
【請求項６】
第１の測定条件でパワーオンクリア回路の検出電圧を測定し、第２の測定条件て前記パワーオンクリア回路の検出電圧が変化した電圧を測定する請求項２または３記載の半導体集積回路のトリミング調整方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路およびそのトリミング調整方法に関し、特に製品の精度向上と設計から製品化までの効率化を実現させる半導体集積回路およびそのトリミング調整方法に関する。
【０００２】
【従来の技術】
一般に、半導体集積回路に用いられているトリミング方法として、例えば、所定電圧を選択する回路がある。図１２は、このトリミング回路の一例である。この回路はトリミング回路２１と定電圧回路２２とを含む。トリミング回路２１は、ＰチャンネルＭＯＳトランジスタＭ４、Ｍ５、Ｍ６と、上でバイポーラ型トランジスタと称したＮＰＮトランジスタＱ１、Ｑ２、Ｑ３と、定電流源ＣＩ１、ＣＩ２、ＣＩ３と、制御信号入力用パッドＩＮ１、ＩＮ２，ＩＮ３と、配線Ｄ，Ｅ、Ｆとを備え、ＰチャンネルＭＯＳトランジスタのソースは電源電位ＶＤＤに、ゲートは制御電位ＶＧに、ドレインは配線Ｄ，Ｅ、Ｆのいずれか及びＮＰＮトランジスタのコレクタに接続され、ＮＰＮトランジスタのベースは定電流源と制御信号入力用パッドとに共通接続され、エミッタは接地される。
【０００３】
定電圧回路２２は，増幅器ＡＭＰ１と、出力電圧分割回路を構成する抵抗Ｒ１〜Ｒ５と、ソースとドレインがＲ１〜Ｒ３の各々に並列に接続されたＮチャンネルＭＯＳトランジスタＭ１、Ｍ２、Ｍ３とを備え、ＮチャンネルＭＯＳトランジスタＭ１、Ｍ２、Ｍ３のゲートはそれぞれ配線Ｄ，Ｅ、Ｆに接続され、増幅器ＡＭＰ１には（＋）入力としてのＶｒｅｆが与えられ、（−）入力として出力電圧ＶＲが所定の分割比に分割された電圧が与えられ、ＶＲ＝Ｖｒｅｆ×（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）の関係がある。抵抗Ｒ１〜Ｒ３はトリミングの対象であり、トリミングを行うことでＶＲを所望の値に調整することができる。
【０００４】
トリミング回路２１では、定電流源ＣＩ１、ＣＩ２、ＣＩ３の電流駆動能力をそれぞれＩ１、ＮＰＮトランジスタＱ１、Ｑ２、Ｑ３のコレクタ電流駆動能力をＩ２（＝ｈｆｅ×Ｉ１）、ＰチャンネルＭＯＳトランジスタＭ４、Ｍ５、Ｍ６のソース・ドレイン電流駆動能力をＩ３として、制御信号入力用パッドＩＮ１、ＩＮ２，ＩＮ３が開放のときＩ３＜Ｉ２となるように、定電流源ＣＩ１、ＣＩ２、ＣＩ３の電流駆動能力Ｉ１及びＰチャンネルＭＯＳトランジスタＭ４、Ｍ５、Ｍ６のゲート制御電位ＶＧを設定する。
【０００５】
こうすることにより、制御信号入力用パッド開放時には、ＮＰＮトランジスタＱ１、Ｑ２、Ｑ３のコレクタ電流Ｉ２は強制的にＩ３と同値になるから、そのコレクタ電圧はＬｏレベルとなり、これにゲートが接続されている定電圧回路２中のＮチャンネルＭＯＳトランジスタＭ１、Ｍ２、Ｍ３はＯＦＦ状態となる。この状態では抵抗Ｒ１〜Ｒ３は短絡されることなく前後の他の素子と接続される。つまり、この状態ではトリミングは行われない。
【０００６】
トリミングの事前確認を行うときは、選択した制御信号入力用パッドに０Ｖを印加し、ＮＰＮトランジスタＱ１、Ｑ２、Ｑ３のうち対応するもののベース電圧を０Ｖにする。選択されたＮＰＮトランジスタが遮断状態となるから、そのコレクタ電圧がＨｉレベルとなり、定電圧回路２中のＮチャンネルＭＯＳトランジスタのうち対応するものがＯＮ状態となる。この状態では抵抗Ｒ１〜Ｒ３のうち対応するものがは短絡される。つまり、この状態では仮のトリミング状態が出現する。これにより、０Ｖを印加する制御信号入力用パッドをどのような組み合わせで選択すれば、定電圧回路２の出力電圧ＶＲが所望の値になるかを、トリミングの実行前に知ることができる。
【０００７】
次に、トリミングの実行時には、上記のようにして事前確認された組み合わせにより、該当する制御信号入力用パッドからＮＰＮトランジスタのベース・エミッタ間に耐圧以上の電圧を印加することにより、選択されたＮＰＮトランジスタを破壊して、図６のように、そのｈｆｅを低下させる。これにより制御信号入力用パッドを開放しても破壊されたＮＰＮトランジスタのコレクタ電圧はＨｉレベルに保たれるから対応する定電圧回路２２中のＮチャンネルＭＯＳトランジスタが常にＯＮ状態となり、トリミング状態が固定される。
【０００８】
この種のアナログ回路を組み込んだ半導体集積回路では、製造誤差により特性が大幅に変動し歩留まり低下を引き起こすことがある。この問題を解決させる為に、設計段階において精度の高い設計と検証が必要とされてきた。
【０００９】
また、従来の半導体集積回路の製造工程として、図１３のフロー図の様に、製造誤差により特性が大幅に変動することを対処するための手法として、あらかじめ抵抗タップ等を用いたトリミング回路を持たせる事により、試作製品の評価において十分な特性評価を行い、トリミング最適化を行った上で製品化を行っていた。
【００１０】
すなわち、図１３においては、まず、ステップＳ１０１ａの設計段階で、ウェハ１０の精度の高い設計を行い、この設計に従って、次のステップＳ１０２の試作段階で、ウェハ１０を試作し、ステップＳ１０３の評価段階で、評価を行い、ステップＳ１０４で、スペック（規格）を満足しなければ、ステップＳ１０１ａに戻り、設計のやり直しとなり、スペックを満足すれば、ステップＳ１０４ｂで、その設計値で最適なトリミングを実施する。また、製品サンプル１１についても、ステップＳ１０１ａの設計段階で、サンプル１１の設計を行い、次のステップＳ１０２の試作段階で、サンプル１１を試作し、ステップＳ１０３の評価段階で、サンプル１１の評価を行い、ステップＳ１０４で、スペックを満足しなければ、ステップＳ１０１ａに戻り、設計のやり直しをし、スペックを満足すれば、ステップＳ１０４ｂで、その設計値でトリミングを実施する。
【００１１】
そしてトリミングに結果に基づいてステップＳ１０５で、ウェハ１０ａの量産製造を実施し、ステップＳ１０６で、ウェハ１０ａの１次検査を行う。このウェハ１０ａの検査結果が良くなければ、ステップＳ１１０で、不良品として処理され  、その検査結果が良ければ、ステップＳ１０７に進み、製品１１ａの量産製造を実施する。ステップＳ１０８で、製品１１ａの２次検査を行う。この製品１１ａの検査結果が良くなければ、ステップＳ１１０で、不良品として処理され、その検査結果が良ければ、ステップＳ１０９に進み、良品の製品１１ａとして出荷される。
【００１２】
【特許文献１】
特開平１０−３３５５９３号
【００１３】
【発明が解決しようとする課題】
上述のように従来の半導体集積回路（ＩＣ）のトリミング方法としては、試作時の評価データで決定したトリミング量で全数一様にトリミングを実施していたので、個々の精度を上げることが出来ないという問題がある。また、個別に測定してトリミングを行う方法もあったが、測定条件が１つだけであったので、温度依存性や電源電圧依存性のある測定データに対しては十分に保証できない問題もあった。
【００１４】
また、従来の製造工程では、設計段階において、製造ばらつきや温度依存性までを十分の考慮した精度の高い設計と検証とが必要であり、かつ、試作品の評価結果を基に最適なトリミング値を選択する必要があり、十分な設計検討が要求された。また、試作品と量産品との間に特性差を生じた場合には、製品規格の未達となり、安定した製品出荷が出来ないという問題があった。
【００１５】
本発明の目的は、製品の精度向上化と設計から製品化までの効率化を実現させるＩＣおよびこのＩＣのトリミング調整方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明の半導体集積回路の構成は、第１の測定条件に於いて測定した回路の第１の測定データ及び第２の測定条件に於いて測定した前記回路の第２の測定データを各々記憶する不揮発性記憶手段と、この不揮発性記憶手段からの前記第１の測定データ及び前記第２の測定データが所定規格内に入るように所定の演算式によりアナログ回路の回路定数を補正しトリミング量を求める演算を行なう演算手段と、この演算手段の出力に従って前記アナログ回路の回路定数を変化させるトリミング回路とを備え、前記第１、第２の測定条件が、温度、電圧特性あるいは周波数特性などのパラメータにより定まることを特徴とする。
【００１７】
本発明の半導体集積回路のトリミング調整方法の構成は、半導体集積回路を、第１の測定条件に於いて回路の第１の測定データを求め不揮発性記憶手段に前記第１の測定データを記憶する第１の手順と、第２の測定条件に於いて前記回路の第２の測定データを求め前記不揮発性記憶手段に前記第２の測定データを記憶する第２の手順と、前記不揮発性記憶素子から前記第１の測定データと前記第２の測定データを読み出し所定の演算式を基にトリミング量を求める第３の手順と、前記トリミング量によりトリミングを行う第３の手順とを含み、前記第１、第２の測定条件が、温度、電圧特性あるいは周波数特性などのパラメータにより定まることを特徴とする。
【００１８】
本発明において、第１の測定条件が常温であり、前記第２の測定条件が常温より少なくとも６０℃以上高い温度であることができ、また、第１の測定条件で電源電圧を測定し、第２の測定条件て前記電源電圧が変化した電圧を測定することができ、さらに、第１の測定条件で回路内の所定発振周波数を測定し、第２の測定条件て前記発振周波数が変化した周波数を測定することができ、また、第１の測定条件でパワーオンクリア回路の検出電圧を測定し、第２の測定条件て前記パワーオンクリア回路の検出電圧が変化した電圧を測定することもできる。
【００１９】
本発明の構成によれば、温度依存性を持つ半導体集積回路において設計段階にて製造誤差や特性変動を十分考慮すべき半導体集積回路に対して各々異なる条件下での測定結果を内部の記憶回路に書き込み、その結果を基にトリミングを行う手段を設けており、また、各々異なる条件下での測定値を内部の記憶回路に書き込み、第２（最終）工程にてその各々異なる条件下での測定値を所定の演算式を基に演算しトリミング値を決めるため、従来、試作評価品と量産品との特性の差が生じた場合に、製品スペック未達となり安定した製品出荷が出来ない問題が解決され、精度の高い安定した製品出荷を行うことが可能となる。同時に、従来必要であった設計段階にて製造バラツキや温度依存性までを十分考慮した精度の高い設計と検証が必要でなく、且つ試作品の評価結果を元に最適なトリミング値の十分な検討が必要でなくなり、設計から製品化までの効率化が計られるという特徴もある。
【００２０】
【発明の実施の形態】
次に、本発明の実施形態を図面により詳細に説明する。図１（ａ）（ｂ）は本発明の一実施形態を説明するＩＣのトリミング工程のフロー図であり、図２はそのトリミング工程を実現するＩＣの一例のブロック図である。
【００２１】
図２を参照すると、本実施形態の回路構成は、トリミング対象となる電源レギュレータ回路１と、測定データをチップ内部に記憶するためのＥＥＰＲＯＭ、ＦＬＡＳＨ等の不揮発性記憶素子５と、測定データの書き込み及び、読み出しを制御するテスト回路３と、測定データのＩ／Ｆとしてポート（ＰＯＲＴ）回路４と、電源レギュレータ回路１の出力値を補正する為のトリミング回路２とを有し、これらが内部バス６で接続される半導体集積回路として構成される。なお、７は入出力端子である。
【００２２】
図２の半導体集積回路を検査する検査工程では、ＬＳＩテスト装置を用いてテストを行う。ＬＳＩテスト装置により、図１（ａ）の本実施形態の検査のフローに基づき、まず第１検査工程Ｓ１０にて、温度８５度での条件で外部出力端子に出力される、電源レギュレータ回路１の出力値を測定する（ステップＳ１１）。測定された電圧値は、検査プログラムにてデジタル値に変換後、ステップＳ１２で、内部不揮発性記憶素子５にデジタル値を書き込む為のテストモードに引き込みを行い、ＰＯＲＴ回路４を介して、内部不揮発性記憶素子５に測定データを格納する。そしてステップＳ１３で、通常の検査を実施する。
【００２３】
次に第２検査工程Ｓ２０にて、温度２５度での条件で外部出力端子に出力される、電源レギュレータ回路１の出力値を測定する（ステップＳ１４）。第１検査工程Ｓ１０での測定データを内部不揮発性記憶素子５を読み出す為のテストモードに引き込み後、ステップＳ１５で、ＰＯＲＴ回路４を介してデータを読み出し、第２検査工程Ｓ２０にて、測定された測定データと第１検査工程Ｓ１０で測定されたデータを基に、ステップＳ１６で、検査プログラム上でトリミング値の演算を行い、トリミング補正を実施する為にテストモードに引き込み、ＰＯＲＴ回路４を介してトリミング値をトリミング回路に転送しトリミング補正を実施する。そしてステップＳ１７で、通常の検査を実施する。
【００２４】
また、本実施形態の設計から製品出荷までのフローは、図３のフロー図のとおりである。すなわち、図３においては、まず、ステップＳ１０１の設計段階で、ウェハ１０の簡素化した設計を行い、この設計に従って、次のステップＳ１０２の試作段階で、ウェハ１０を試作し、ステップＳ１０３の評価段階で、簡素化した評価を行い、ステップＳ１０４で、スペック（規格）を満足しなければ、ステップＳ１０１に戻り、設計のやり直しとなり、スペックを満足すれば、製品サンプル１１についても、設計を行う。
【００２５】
すなわち、ステップＳ１０１の設計段階で、サンプル１１の簡素化した設計を行い、次のステップＳ１０２の試作段階で、サンプル１１を試作し、ステップＳ１０３の評価段階で、サンプル１１の簡素化した評価を行い、ステップＳ１０４で、スペックを満足しなければ、ステップＳ１０１に戻り、設計のやり直しをし、スペックを満足すれば、従来のようにトリミングを実施することなく、ステップＳ１０５の量産段階に進む。
【００２６】
そして製品スペックを満足してものに基づいてステップＳ１０５で、ウェハ１０ａの量産製造を実施し、ステップＳ１０６で、ウェハ１０ａの１次検査を行う。このウェハ１０ａの検査結果が良くなければ、ステップＳ１１０で、不良品として処理され、その検査結果が良ければ、ステップＳ１０７に進み、製品１１ａの量産製造を実施する。さらに、ステップＳ１０８で、製品１１ａの２次検査を行う。この製品１１ａの検査結果が良くなければ、ステップＳ１１０で、不良品として処理され、その検査結果が良ければ、ステップＳ１０９に進み、良品の製品１１ａとして出荷される。
【００２７】
本実施形態では、各々異なる条件での測定値を内部記憶素子５に書込み、第２（最終）工程Ｓ２０で、その異なる条件下での測定値を所定の演算式に基づいて演算してトリミング値を決めているので、設計段階Ｓ１０１で十分な検討をしなくても、また評価段階Ｓ１０３でも簡単なもので良く、設計の簡素化、評価の簡素化が可能となる。そして、従来は試作評価品と量産品との特性に差を生じた場合に、製造スペック未達となり、製品出荷が出来ない問題があったが、本実施形態のようなトリミングにより、安定した製品出荷が出来るようになる。
【００２８】
図１（ａ）のトリミング値演算、トリミング実施するステップＳ１６のフローの詳細は、図１（ｂ）のフロー図に記載された通りであり、この演算例をフロー図のステップＳ２１〜Ｓ２８に示す。まず、ステップＳ２１で、測定データにてトリミング可能かどうかを判定する。この判定には、製品スペックを満たすように上限リミット値と下限リミット値を設定する。上限リミットと下限リミットの傾きよりもデータの傾きが大きい場合は補正不能となり不良となる（ステップＳ２２）。  次に、ステップＳ２１でトリミング可能と判定されたら、ステップＳ２３で、高温時の測定値から製品スペックの上限値を差引き、この値をＡとし、ステップＳ２４で、低温時の測定値から製品スペックの下限値を差引き、この値をＢとし、ステップＳ２５で、（Ａ−Ｂ）／２を補正値として計算し、ステップＳ２６で、この補正値が正かどうか判定する。ステップＳ２６で、補正値が負であれば、ステップＳ２８で、＋補正値分のトリミングを実施する。
【００２９】
次に、本実施形態の具体的測定例について、図４〜図６のグラフにより説明する。これらのトリミング調整方法としては、ＬＳＩテスト装置を用いて、電源レギュレータの出力電圧値を高温時（８５度Ｃ）および低温時（２５度Ｃ）でそれぞれ測定し、所定規格（スペック）Ｓの範囲にトリミングできるかどうか補正演算する。図４、図５のトリミング具体例では測定データの傾きが上限リミットと下限リミットの傾きより小さいため補正可能であり、良品サンプルとなり図の矢印側へのトリミング実施が行われる。
【００３０】
すなわち、図４では、高温の測定温度８５度Ｃ、低温の測定温度２５度Ｃでの測定データの測定値ｘ，ｙを５．０Ｖ、３．５Ｖとし、製品スペックＳの上限リミットＸ＝３．８Ｖ、下限リミットＹ＝２．２Ｖとすると、
Ａ＝高温時の測定値ｘ−上限リミット値Ｘ＝５．０−３．８＝１．２Ｖ，
Ｂ＝低温時の測定値ｙ−下限リミット値Ｙ＝３．５−２．２＝１．３Ｖ
であるから、Ｃ＝上限リミットとの差と下限リミットとの差の平均＝（Ａ＋Ｂ）÷２＝１．２５Ｖとなる。従って、トリミング値は、１．２５Ｖであり、このトリミング補正値により各測定値を補正すると、その値は、補正値ｘ’は３．７Ｖ（上限リミット値３．８）、補正値ｙ’は２．２Ｖ（下限リミット値２．３）となり、製品スペックＳ内に入っていることになる。
【００３１】
また、図５では、同様の高温、低温の測定温度で、測定データの測定値ｘ，ｙを１．４Ｖ、２．８Ｖとし、製品スペックＳの上限リミットＸ＝３．８Ｖ、下限リミットＹ＝２．２Ｖとすると、
Ａ＝高温時の測定値ｘ−上限リミット値Ｘ＝１．４−３．８＝−２．４Ｖ，
Ｂ＝低温時の測定値ｙ−下限リミット値Ｙ＝２．８−２．２＝０．６Ｖ
であるから、Ｃ＝上限リミットとの差と下限リミットとの差の平均＝（Ａ＋Ｂ）÷２＝−０．９Ｖとなる。従って、トリミング値は、０．９Ｖであり、トリミング後の値は、下限値ｘ’は２．３Ｖ（上限リミット値２．２）、上限値ｙ’は３．７Ｖ（上限リミット値３．８）となる。
【００３２】
これら図４，５のように、測定データの傾きが上限リミットと下限リミットの傾き以下であればトリミング可能とし、図１（ｂ）のトリミング演算フローに基づき演算し、その演算結果によりトリミングが行われる。
【００３３】
これらに対して図６では、同様の高温、低温の測定温度で、測定データの測定値ｘ，ｙを４．６Ｖ、２．２Ｖとし、製品スペックＳの上限リミットＸ＝３．８Ｖ、下限リミットＹ＝２．２Ｖとすると、
Ａ＝高温時の測定値ｘ−上限リミット値Ｘ＝４．６−３．８＝０．８Ｖ，
Ｂ＝低温時の測定値ｙ−下限リミット値Ｙ＝２．２−２．２＝０．０Ｖ
であるから、Ｃ＝上限リミットとの差と下限リミットとの差の平均＝（Ａ＋Ｂ）÷２＝０．４Ｖとなる。従って、トリミング値は、０．４Ｖであり、トリミング後の値は、上限値ｘ’は４．２Ｖ（上限リミット値３．８）、下限値ｙ’は１．８Ｖ（下限リミット値２．２）となる。
【００３４】
この図６のトリミング具体例では、測定データの傾きが上限リミットと下限リミットの傾きより大きいため補正不能であり、不良サンプルとなる。
【００３５】
なお、本実施形態および具体例では、第１、第２の測定条件を、高温、低温の温度により測定したが、第１、第２の測定条件が、温度以外にも、電圧特性あるいは周波数特性などのパラメータによっても定めることが出来る。
【００３６】
図７は図２の実施形態をさらに具体的にしたブロック図である。この回路構成は、図の様に、ＣＰＵ８を搭載し、このＣＰＵ８で命令実行可能でトリミング演算処理用ＦＩＲＭＲＯＭとなる記憶手段９にトリミング演算処理用ファームを記憶させ、検査工程にて、そのファーム実行モードに引き込みトリミング演算を実現させるものである。なお、この他にもトリミング補正を電源レギュレータ回路の替わりにＡ／Ｄ、Ｄ／Ａ回路の変換精度の補正を行うことで実現させることもできる。
【００３７】
図８は本発明の第２の実施形態を説明するトリミング時のフロー図である。図８の検査フローにより、ある検査数量にてこれまでのトリミング値を統計的手法により標準偏差を算出し、さらに閾値以下であれば、トリミング最適値を算出してそれ以降は検査デバイスのトリミング値をそれぞれ演算をする事なく最適化されたトリミング値でトリミングする事により、検査の並列化ならびに検査時間の短縮化を実現させる。
【００３８】
すなわち、ステップＳ３１で、トリミング値の最適化が済んでいなければ、ステップＳ３２で、検査数量のチェックを行う。ステップＳ３１で、トリミング値の最適化が済んでいれば、ステップＳ３６に進み、トリミングを実施する。ステップＳ３２で、検査数量のチェックで、検査数量ｎかあるかどうかチェックし、検査数量ｎが済んでいなければ、前述のステップＳ１６のトリミング演算を繰り替えす。ステップＳ３１で、トリミング演算が済んでいれば、ステップＳ３７に進む。
【００３９】
ステップＳ３２の検査数量ｎがあれば、ステップＳ３３で、検査プログラム上に格納された各トリミング値を基に標準偏差を算出する。この標準偏差を、ステップＳ３４で、ある閾値以下であるかどうか判定し、この閾値以下であれば、ステップＳ３５で、最適トリミング値を算出し、ステップＳ３６で、最適トリミング値でのトリミングを実施し、ステップＳ１７の通常のテストを実施する。
【００４０】
また、ステップＳ３４で、標準偏差がその閾値以下でなければ、前述のステップＳ１６のトリミング演算に進み、ステップＳ３７で、最適トリミング値を検査プログラム上のメモリに格納し、ステップＳ１７の通常のテストを実施する。
【００４１】
この測定データから標準偏差を算出する場合、各測定データからｎ個の補正値ｘi が求められたとすると、この補正平均値ｘ＝ｘi ／ｎとなり、その標準偏差は、Σ（ｘi −ｘ）2 ／（ｎ−１）の平方根で求められる。この場合、測定データの補正平均値ｘが、補正値となり、この補正値に対して許容される標準偏差を所定閾値として設定する。例えば、５０回測定データ分の平均値を１．３５、その標準偏差値の閾値を０．１８とし、その標準偏差値が閾値以下であったとすると、５０回測定以降はトリミング補正値を１．３５で全てのトリミング補正を実施することになる。
【００４２】
図９は本発明の第３の実施形態を説明するグラフである。これは、トリミング補正を電源レギュレータ回路の替わりに、Ａ／Ｄ，Ｄ／Ａ変換回路の返還精度の補正を行なう場合である。このＤ／Ａ回路においては、デジタル入力電圧をＤ／Ａ回路によって変換されたアナログ出力電圧を測定し、図１（ｂ）のトリミング演算に基いて補正する。例えば、８ビットＤ／Ａ回路でのトリミング補正で、ＡＶref ＝３Ｖの場合「０１１１１１１１（７Ｆ）」の期待値１．３１２４９４４に対して、高温時の測定値１．３４Ｖ，低温時の測定値１．３２Ｖとし、その上限値が「８１」、その下限値が「７Ｄ」であるとする。
【００４３】
１．３４−１．３３５９３１８（８１）＝０．００４０６８２……（Ａ）
１．３２−１．２８９０５７（７Ｄ）  ＝０．０３０９４３  ……（Ｂ）
従って、（Ａ＋Ｂ）／２＝０．０３５０１１２／２＝０．０１７５０５６
が補正値になり、高温時、低温時の補正された値は、
１．３４−０．０１７５０５６＝１．３２２４９４４
１．３２−０．０１７５０５６＝１．３０２４９４４
となり、図９のグラフに示すとおりになる。
【００４４】
図１０は本発明の第４の実施形態を説明するグラフである。これは、トリミング補正を電源レギュレータ回路の替わりに、リングオシレータ回路の出力周波数値の補正を行うことで実現させるものである。すなわち、リングオシレータ回路の出力周波数を測定し、そのトリミング演算に基づいて補正するものである。このリングオシレータ回路の出力周波数が、期待値５００Ｈｚ、上限値５４０Ｈｚ、上限値４６０Ｈｚとし、高温時の測定５６０Ｈｚ，低温時の測定値５２０Ｈｚとする。
【００４５】
この場合のトリミング演算は、その差分が、
高温時の周波数−上限リミット値＝５６０−５４０＝２０（Ｈｚ）（Ａ）
低温時の周波数−下限リミット値＝５２０−４６０＝６０（Ｈｚ）（Ｂ）
従って、上限リミット値との差と下限リミット値との差との平均は、
（Ａ＋Ｂ）／２＝４０Ｈｚとなり、図１０のように、トリミング補正を４０Ｈｚ行うことにより、スペックＳ内に入ることになる。なお、リングオシレータ回路の替りに、通常の発振回路の発振特性の補正を行うことで実現させかたもできることは明らかである。
【００４６】
図１１は本発明の第５の実施形態を説明するグラフである。この場合、トリミング補正を電源レギュレータ回路の替わりに、ＰＯＣ（パワーオンクリア）回路の検出レベル値の補正を行うことで実現させる。例えば、パワーオンクリア回路の検出電圧の上限値が１．６Ｖ、下限値が１．４Ｖとし、高温時の検出値を１．６５Ｖ、低温時の検出値を１．６Ｖとする。
【００４７】
この場合のトリミング演算は、その差分が、
高温時の検出電圧−上限リミット値＝１．６５−１．６＝０．０５Ｖ（Ａ）
低温時の検出電圧−下限リミット値＝１．６−１．４  ＝０．２Ｖ  （Ｂ）
従って、上限リミット値との差と下限リミット値との差との平均は、
（Ａ＋Ｂ）／２＝０．１２５Ｖとなり、図１１のように、トリミング補正を０．１２５Ｖ行うことにより、スペックＳ内に入ることになる。
【００４８】
【発明の効果】
以上説明したように、本発明による方法によれば、図６のフローの様に各々異なる条件下での測定値を内部の記憶回路に書き込み、第２（最終）工程にてその各々異なる条件下での測定値を所定の演算式を基に演算しトリミング値を決めるため、従来、試作評価品と量産品との特性の差が生じた場合に、製品スペック未達となり安定した製品出荷が出来ない問題も同時に解決され精度の高い安定した製品出荷を行うことが可能となる。また、従来必要であった設計段階にて製造バラツキや温度依存性までを十分考慮した精度の高い設計と検証が必要でなく、且つ試作品の評価結果を元に最適なトリミング値の十分な検討が必要でなくなり設計から製品化までの効率化となる利点も得られる。
【図面の簡単な説明】
【図１】（ａ）（ｂ）は本発明の一実施形態を説明する検査フロー図およびそのトリミング時のフロー図である。
【図２】図１の実施形態を実現するＩＣのブロック図である。
【図３】図１の実施形態における製造工程を説明するフロー図である。
【図４】本実施形態のトリミング具体例１の出力電圧の温度特性図である。
【図５】本実施形態のトリミング具体例２の出力電圧の温度特性図である。
【図６】本実施形態のトリミング具体例２の出力電圧の温度特性図である。
【図７】図２の実施形態の具体例を説明するＩＣのブロック図である。
【図８】本発明の第２の実施形態を説明する検査フロー図である。
【図９】本発明の第３の実施形態を説明するトリミング時の温度特性図である。
【図１０】本発明の第４の実施形態を説明するトリミング時の温度特性図である。
【図１１】本発明の第４の実施形態を説明するトリミング時の温度特性図である。
【図１２】従来例のトリミングを実施する回路の一例の回路図である。
【図１３】一般のトリミング時の製造工程を説明するフロー図である。
【符号の説明】
１    電源レギュレータ回路
２，２１    トリミング回路
３    テスト回路
４    入出力ポート回路
５    不揮発性記憶素子
６    内部バス
７    入出力端子
８    ＣＰＵ
９    トリミング用記憶素子
１０，１０ａ    ウェハ
１１，１１ａ    製品サンプル
２２    定電圧回路
Ｓ１１〜Ｓ３７    検査フロー
Ｓ１０１〜Ｓ１１０    製造フロー
【図１】
2004200327.tif 000003
【図２】
2004200327.tif 000004
【図３】
2004200327.tif 000005
【図４】
2004200327.tif 000006
【図５】
2004200327.tif 000007
【図６】
2004200327.tif 000008
【図７】
2004200327.tif 000009
【図８】
2004200327.tif 000010
【図９】
2004200327.tif 000011
【図１０】
2004200327.tif 000012
【図１１】
2004200327.tif 000013
【図１２】
2004200327.tif 000014
【図１３】
2004200327.tif 000015