(57)【要約】【課題】出力電流が５００ｍＡ程度の中電流型の直流安定化電源装置においても、出力コンデンサとしてチップ型積層セラミックコンデンサを用いた場合、負荷応答特性が低下することなく出力発振を防止する。【解決手段】誤差増幅器３において、差動トランジスタ対を構成するトランジスタＱ５，Ｑ６とそれぞれ同じ電流が流れるトランジスタＱ７，Ｑ８のベース間に抵抗Ｒ１，Ｒ２を直列に設け、抵抗Ｒ１，Ｒ２の接続点とトランジスタＱ７のコレクタとの間にコンデンサＣ１を設ける。コンデンサＣ１および抵抗Ｒ２によって構成されるローパスフィルタにより決まる、誤差増幅器３のゲインの周波数特性により、出力発振が生じる周波数のゲインを低下させ、出力発振を防止する。また、抵抗Ｒ１，Ｒ２によって抵抗値を分割することによって、抵抗Ｒ２の抵抗値を低減する。この結果、位相補償の効きが弱くなるので、直流安定化電源装置の負荷応答特性が向上する。【選択図】  図１
2004153724.tif 000002
【特許請求の範囲】
【請求項１】
比較対象となる比較対象電圧と基準電圧とを比較し、その差を増幅する比較増幅部と、入出力間の位相のずれを補償する位相補償部とを備えた増幅回路において、
前記位相補償部は、２つのトランジスタからなる差動トランジスタ対と同じ電流を流す２つの副トランジスタのベース間に直列接続された２つの抵抗と、増幅回路の出力端子側に設けられる前記副トランジスタのベースと前記抵抗の接続点との間に接続されたコンデンサとを有することを特徴とする増幅回路。
【請求項２】
前記位相補償部は、出力位相の遅れを補償する進相コンデンサを有していることを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記進相コンデンサは、前記２つの抵抗と並列接続されていることを特徴とする請求項２に記載の増幅回路。
【請求項４】
前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力端子との間に接続されていることを特徴とする請求項３に記載の増幅回路。
【請求項５】
出力トランジスタの出力電圧を帰還する帰還電圧と所定の基準電圧との差に応じて前記出力電圧を制御する誤差増幅器を備えた電源装置において、
前記誤差増幅器として請求項２に記載の増幅回路が設けられ、
前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力電圧の発生部との間に接続されていることを特徴とする電源装置。
【請求項６】
出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、前記出力電圧を誤差増幅器によって制御する電源装置において、
前記誤差増幅器として請求項２に記載の増幅回路が設けられ、
前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記帰還電圧の発生部との間に接続されていることを特徴とする電源装置。
【請求項７】
前記進相コンデンサは、印加される電圧が高くなるほど容量が減少するコンデンサからなることを特徴とする請求項５または６に記載の電源装置。
【請求項８】
出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、前記出力電圧を誤差増幅器によって制御する電源装置において、
前記誤差増幅器として請求項１、３または４に記載の増幅回路が設けられていることを特徴とする電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流安定化電源回路などの誤差増幅器として用いられる増幅回路およびそれを備えた電源装置に関するものである。
【０００２】
【従来の技術】
図６に従来の直流安定化電源装置の等価回路を示す。
【０００３】
この電源装置は、入力電圧ＶｉをＰＮＰ型の出力トランジスタＱ１０を介して出力電圧Ｖｏとして出力し、出力トランジスタＱ１０からドライブ回路１０に流し込むベース電流に応じた電流Ｉｏを負荷ＲＬへ供給している。出力電圧Ｖｏは、直列接続された抵抗ＲＡ，ＲＢからなる分圧回路によって分圧され、帰還電圧Ｖａｄｊとして誤差増幅器１２に入力される。また、誤差増幅器１２には、基準電圧源１３が発生した一定の基準電圧Ｖｒｅｆも入力される。誤差増幅器１２は、帰還電圧Ｖａｄｊと基準電圧Ｖｒｅｆとの差分を増幅して制御電圧を出力する。出力トランジスタＱ１０は、制御電圧に基づいて、ドライブ回路１１によりベース電流が制御され、出力電圧Ｖｏを安定化させる。これにより、電源装置は、入力電圧Ｖｉや負荷電流の変動に関わらず一定の出力電圧Ｖｏを負荷ＲＬへ印加できる。
【０００４】
図７に、誤差増幅器１２の回路図を示す。この誤差増幅器１２においては、トランジスタＱ１５，Ｑ１６が差動トランジスタ対をなしている。トランジスタＱ１５のベースは、非反転入力端子ＩＮ＋であり、基準電圧Ｖｒｅｆが入力される。一方、トランジスタＱ１６のベースは、反転入力端子ＩＮ−であり、帰還電圧Ｖａｄｊが入力される。この誤差増幅器１２において、帰還電圧Ｖａｄｊが変化すると、それに応じてトランジスタＱ１６のエミッタ電流も変化するが、定電流源ＣＳ１１は、流れる電流を一定にするために、トランジスタＱ１５，Ｑ１６のエミッタ電位を変化させる。これにより、トランジスタＱ１５のエミッタ電流がトランジスタＱ１６の変化とは逆に変化する。そして、トランジスタＱ１５側のトランジスタＱ１１から取り出される制御電圧Ｖｃもそれに応じて変化する。
【０００５】
また、上記のような電源装置を含む一般の直流安定化電源装置においては、出力発振を防止するために、電源装置の出力端子とＧＮＤとの間に発振防止用のコンデンサＣｏが設けられている。コンデンサＣｏに直列な抵抗ＥＳＲは、コンデンサＣｏの直列等価抵抗である。
【０００６】
さらに、上記の電源装置のようにフィードバックループに誤差増幅器１２を含む構成では、誤差増幅器１２の入力電圧と出力電圧との間で位相のずれが生じて、これが原因となって誤差増幅器１２に発振が生じてしまう。このような発振を防止するためには、誤差増幅器１２に例えば図７に示すコンデンサＣ１１および抵抗Ｒ１２からなる回路が位相補償回路として設けられる。以下に、その位相補償回路について説明する。
【０００７】
誤差増幅器１２において、カレントミラー回路を構成するトランジスタＱ１１，Ｑ１２には同じ電流が流れ、同様にカレントミラー回路を構成するトランジスタＱ１３，Ｑ１４にも同じ電流が流れる。トランジスタＱ１７は、トランジスタＱ１１と直列に接続されており、そのベースとコレクタとの間にコンデンサＣ１１が接続されている。また、トランジスタＱ１８は、トランジスタＱ１４と直列に接続されており、そのベースとコレクタとが接続されている。また、トランジスタＱ１７，Ｑ１８のベースは抵抗Ｒ１１を介して接続されている。
【０００８】
トランジスタＱ１７，Ｑ１８がＯＮすると、コンデンサＣ１１および抵抗Ｒ１１により構成されるローパスフィルタ（位相補償回路）が誤差増幅器１２に接続される。この位相補償回路の位相補償定数は、コンデンサＣ１１の容量をＣとし、抵抗Ｒ１１の抵抗値をＲすれば、Ｃ＊Ｒの時定数で決められている。この位相補償定数が大きいほど、位相補償が強く効く。また、誤差増幅器１２の電圧ゲインをＡｖとすれば、誤差増幅器１２の周波数特性は、次式で表されるローパスフィルタのカットオフ周波数
ｆｏ＝１／２π（Ａｖ＊Ｃ）Ｒ
により定められる。
【０００９】
このようなローパスフィルタを誤差増幅器１２に付加することにより、発振が生じる高周波帯域でのゲインが低下するので（約３ｄＢ）、発振を防止することができる。
【００１０】
誤差増幅器の位相補償についての公知技術としては、外付けの位相補償用コンデンサを接続した誤差増幅器を有する電源が特許文献１に開示されている。
【００１１】
ここ数年来、携帯電話等に使用される小型パッケージの小電流出力（出力電流Ｉｏ≦２００ｍＡ）の直流安定化電源では、機器における電源の実装実装面積を縮小するため、容量の小さいコンデンサを出力コンデンサとして外付けして使用できることが望まれてきた。これに対し、出力コンデンサにセラミックコンデンサを使用できる小電流出力型の直流安定化電源が多く開発されて、実用化されている。
【００１２】
一方、据え置き型のＣＤ−ＲＯＭ装置やＤＶＤ−ＲＯＭ装置のような機器には、中電流クラス（３００ｍＡから５００ｍＡ程度）の直流安定化電源が多く使用されている。このため、このような機器の小型化および薄型化に伴って機器における部品（電源を含む）の高密度実装が要求される。したがって、出力電流が５００ｍＡ程度の中電流の直流安定化電源においても、機器への実装面積を縮小するため、外付けの出力コンデンサとしてセラミックコンデンサを使用できる機種が市場より強く望まれている。
【００１３】
上記のような機器の小型化および薄型化を実現するためには、出力コンデンサとして、小型でありながら比較的大きな容量を有するチップ積層型セラミックコンデンサが適している。図８は、このチップ積層型セラミックコンデンサの等価回路を示している。
【００１４】
チップ積層型セラミックコンデンサは、誘電体が積層される構造を有することによって大容量を実現している。このセラミックコンデンサは、電気的には、個別のコンデンサＣＩ１〜ＣＩｎが並列に接続された回路と等価である。各コンデンサＣＩ１〜ＣＩｎの容量をＣ０とすると、セラミックコンデンサの総容量はｎ＊Ｃ０である。また、各コンデンサＣＩ１〜ＣＩｎの直列等価抵抗ＥＳＲ１〜ＥＳＲｎも同様に並列に設けられる。このため、チップ積層型セラミックコンデンサの直列等価抵抗値は、直列等価抵抗ＥＳＲ１〜ＥＳＲｎの各抵抗値をＲ０とするとｎ＊Ｒ０である。
【００１５】
【特許文献１】
特開平１０−１１１７２２号公報（公開日：平成１０年４月２８日）
【００１６】
【発明が解決しようとする課題】
ところが、チップ積層型セラミックコンデンサは、上記のような構造のために他のタンタルコンデンサやアルミ電界コンデンサと比較して等価直列抵抗値が低い。それゆえ、チップ積層型セラミックコンデンサを用いた電源では、出力の位相が進みやすくなるので、出力発振が生じやすくなる。
【００１７】
出力電流が５００ｍＡ程度の大きさの中電流型電源は、小電流型電源と比較して、出力電流が大きいために小電流型電源よりも出力トランジスタの出力インピーダンスが低く、これにより出力発振がより生じやすい。例えば、小出力型電源では、２．２μＦの容量を有するコンデンサが使用可能であっても、中電流型電源では、出力コンデンサに１０μＦ程度の容量が必要である。しかしながら、チップ積層セラミックコンデンサを出力コンデンサとして用いることは、大容量を得ることができるものの、上記のように出力発振が生じやすくなるために、実用には適していない。
【００１８】
図９は、電源装置の出力電流と出力ノイズレベルとの関係を示すグラフである。このグラフにおいて、出力コンデンサの容量値が一定値（１．０μＦ）である電源であって、小電流型電源（１５０ｍＡ）と中電流型電源（５００ｍＡ）との出力ノイズレベル特性をそれぞれ実線と破線とで表している。また、このグラフは対数尺を用いている。
【００１９】
このグラフによれば、小電流型電源では、出力電流が約５ｍＡより小さくなると出力ノイズレベルが急激に増加する、すなわち出力発振が生じることがわかる。これに対し、中電流型電源では、出力電流が約２００ｍＡを超えると出力ノイズレベルが急激に増加する（出力発振が生じる）。中電流型電源では、小電流型電源の対象外である中電流領域（２００ｍＡ〜５００ｍＡ）を必要とする。この領域では、出力トランジスタの出力インピーダンスがより低下した結果、出力部の位相余裕が小さくなるために発振が起こる。
【００２０】
この問題を解決するため、直流安定化電源においては、出力発振が生じないように、誤差増幅器の位相補償を強く効かせている。しかしながら、位相補償を強く効かせることにより、応答特性が損なわれ、特に、出力電流が急激に増大した場合の出力部の応答が悪化する。図１０は、このような場合の出力応答（以降、負荷応答特性と称する）を示している。
【００２１】
このグラフより、従来の直流安定化電源の出力電圧Ｖｏは、実線にて示すように、負荷変動した瞬間には０．５Ｖ程度瞬時に低下し、その後、負荷変動前よりもやや低い一定値に安定する。この瞬時出力電圧低下は、定格出力電圧が３．３Ｖである場合、その約３％の０．１Ｖ程度であることが望ましいが、従来の直流安定化電源では、出力応答が悪いために大きくならざるを得ない。
【００２２】
本発明は、上記の事情に鑑みてなされたものであって、出力電流が５００ｍＡ程度の中電流型であっても、出力コンデンサとしてチップ型積層セラミックコンデンサを用いたときに出力発振を生じない、負荷応答特性の優れた直流安定化電源およびこのような電源に適した増幅回路を提供することを目的としている。
【００２３】
【課題を解決するための手段】
本発明の増幅回路は、比較対象となる比較対象電圧と基準電圧とを比較し、その差を増幅する比較増幅部と、入出力間の位相のずれを補償する位相補償部とを備えた増幅回路において、前記位相補償部は、２つのトランジスタからなる差動トランジスタ対と同じ電流を流す２つの副トランジスタのベース間に直列接続された２つの抵抗と、増幅回路の出力端子側に設けられる前記副トランジスタのベースと前記抵抗の接続点との間に接続されたコンデンサとを有することを特徴としている。
【００２４】
上記の構成では、２つの副トランジスタがＯＮすることにより、誤差増幅器の出力端子側に設けられる副トランジスタと異なるもう一方の副トランジスタのベースに接続される抵抗とコンデンサとで形成されるローパスフィルタが増幅回路に接続される。増幅回路のゲインの周波数特性は、このローパスフィルタのカットオフ周波数により決定されるので、ローパスフィルタによって出力発振が生じる周波数のゲインを低下させることで、出力発振を防止することができる。また、副トランジスタのベース間の抵抗値を２つの抵抗で分割しているので、ローパスフィルタを構成する抵抗の抵抗値を低く設定することができる。これにより、ローパスフィルタを構成するコンデンサの容量と抵抗の抵抗値との積で決まる位相補償定数が小さくなるので、位相補償の効きを弱めることができる。そえゆえ、負荷の急激な変動に対しても出力電圧の瞬時低下を抑えて位相補償を行うことができる。
【００２５】
前記増幅回路において、前記位相補償部は、出力位相の遅れを補償する進相コンデンサを有していることが好ましい。これにより、増幅回路を直流安定化電源装置の誤差増幅器として用いた場合に、出力位相の遅れが補償され、出力位相の遅れによる出力発振を防止することができる。
【００２６】
この増幅回路において、前記進相コンデンサは、前記２つの抵抗と並列接続されていることが好ましい。これにより、比較対象電圧の変化が差動トランジスタ対から進相コンデンサを介して副トランジスタにいち早く伝えられるので、副トランジスタが素早くＯＮする。それゆえ、比較対象電圧の急激な変化に対して、位相補償部による位相補償動作を素早く追従する。
【００２７】
また、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力端子との間に接続されていることが好ましい。これにより、出力端子に現れる電圧の変化が、進相コンデンサを介していち早く上記の副トランジスタに伝えられるので、副トランジスタが素早くＯＮする。それゆえ、比較対象電圧の急激な変化に対して、上記の構成よりも素早く位相補償動作が追従する。
【００２８】
本発明の電源装置は、出力トランジスタの出力電圧を帰還する帰還電圧と所定の基準電圧との差に応じて前記出力電圧を制御する誤差増幅器を備えた電源装置において、前記誤差増幅器として前記の進相コンデンサを備えた増幅回路が設けられ、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力電圧の発生部との間に接続されていることが好ましい。
【００２９】
このような構成では、出力電圧の変化が進相コンデンサを介していち早く副トランジスタに伝えられるので、電源装置において、前記のように増幅回路における出力端子の電圧の変化をとらえるよりも、出力電圧の急激な変化に対して位相補償動作が素早く追従する。
【００３０】
本発明の他の電源装置は、出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、前記出力電圧を誤差増幅器によって制御する電源装置において、前記誤差増幅器として前記の進相コンデンサを備えた増幅回路が設けられ、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記帰還電圧の発生部との間に接続されていることが好ましい。
【００３１】
このような構成では、帰還電圧の変化が進相コンデンサを介していち早く副トランジスタに伝えられるので、電源装置において、前記のように増幅回路における出力端子の電圧の変化をとらえるよりも、出力電圧の急激な変化に対して位相補償動作が素早く追従する。しかも、電源装置において、帰還電圧は、一般に、出力電圧が抵抗等によって分圧された電圧が用いられることから、前記のように、出力電圧を進相コンデンサに印加する構成に比べて低い電圧を進相コンデンサに印加することができる。それゆえ、印加電圧が高くなるほど容量が減少するという性質を有するセラミックコンデンサを進相コンデンサとして用いれば、低い電圧に対しても増幅回路の高速応答性を維持することができる。
【００３２】
前記の２つの電源装置において、前記進相コンデンサは、印加される電圧が高くなるほど容量が減少するコンデンサからなることが好ましい。これにより、出力電圧が高くなるにつれて、進相コンデンサに印加される電圧が高くなるほど、出力からの帰還量が増加して出力発振が生じやすくなるとともに、進相コンデンサの容量が減少する。それゆえ、出力位相の遅れの度合いに応じて進相コンデンサの容量が定まる。
【００３３】
出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、前記出力電圧を誤差増幅器によって制御する電源装置において、前記の前記誤差増幅器として前記進相コンデンサを備えた増幅回路を除いた増幅回路が設けられていることが好ましい。それゆえ、各増幅回路によって、出力発振を防止することができ、かつ負荷応答特性の向上した電源装置を提供することができる。
【００３４】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下の通りである。
【００３５】
図１は、本実施の形態に係る第１の直流安定化電源装置（以降、電源装置と称する）の構成を示す回路図である。
【００３６】
この電源装置は、ドライブ回路１と、基準電圧源２と、誤差増幅器３と、出力トランジスタＱ０と、分圧抵抗ＲＡ，ＲＢと、出力コンデンサＣｏとを備えている。
【００３７】
出力制御トランジスタとしてのＰＮＰ型のトランジスタＱ０は、ベースがドライブ回路１の駆動出力端子に接続されるとともに、エミッタが入力端子ＰＩＮに接続され、コレクタが出力端子ＰＯＵＴに接続されている。入力端子ＰＩＮには、入力電圧Ｖｉが入力され、出力端子ＰＯＵＴからは出力電圧Ｖｏが出力される。
【００３８】
出力端子ＰＯＵＴとグランド端子ＧＮＤとの間には、分圧抵抗ＲＡ，ＲＢおよび出力コンデンサＣｏが設けられている。分圧抵抗ＲＡ，ＲＢは、直列に接続されることによって分圧回路を構成している。分圧抵抗ＲＡ，ＲＢの接続点Ａは、誤差増幅器３の反転入力端子ＩＮ−に接続されている。出力コンデンサＣｏは、出力発振を防止するために外付けで設けられており、チップ積層型セラミックコンデンサ等により構成される。
【００３９】
入力端子ＰＩＮとグランド端子ＧＮＤとの間には、基準電圧源２が設けられている。基準電圧源２は、一定の基準電圧Ｖｒｅｆを発生する回路等であって、例えば、ツェナーダイオードのような定電圧素子や定電圧回路が用いられる。この基準電圧源２は、誤差増幅器３の非反転入力端子ＩＮ＋に接続されており、発生した定電圧をその非反転入力端子ＩＮ＋に与える。
【００４０】
増幅回路としての誤差増幅器３は、入力電圧Ｖｉが電源電圧として与えられている。この誤差増幅器３は、分圧抵抗ＲＡ，ＲＢの分圧比により分圧された（接続点Ａで発生している）帰還電圧Ｖａｄｊ（比較対象電圧）と、基準電圧源２で発生した基準電圧Ｖｒｅｆとを等しくするように、ドライブ回路１に与えるための制御電圧Ｖｃを出力端子ＯＵＴから出力する。
【００４１】
ドライブ回路１は、能動素子等を含む、トランジスタＱ０を駆動する回路である。このドライブ回路１は、誤差増幅器３からの制御電圧に基づいてトランジスタＱ０のベース電流を制御してトランジスタＱ０のコレクタ電圧すなわち出力電圧Ｖｏを制御する。
【００４２】
続いて、誤差増幅器３について説明する。
【００４３】
誤差増幅器３は、ＰＮＰ型のトランジスタＱ１〜Ｑ４と、ＮＰＮ型のトランジスタＱ５〜Ｑ８と、コンデンサＣ１と、抵抗Ｒ１，Ｒ２とを備えている。
【００４４】
トランジスタＱ５，Ｑ６は、差動トランジスタ対をなしている。トランジスタＱ５のベースは非反転入力端子ＩＮ＋に接続され、トランジスタＱ６のベースは反転入力端子ＩＮ−に接続されている。トランジスタＱ５，Ｑ６のエミッタは、定電流源ＣＳ１の一端に接続され、この定電流源ＣＳ１の他端はグランド端子ＧＮＤに接続されている。また、トランジスタＱ５，Ｑ６のコレクタは、それぞれトランジスタＱ２，Ｑ３のコレクタに接続されている。トランジスタＱ５，Ｑ６および定電流源ＣＳ１からなる部分は、帰還電圧Ｖａｄｊと基準電圧Ｖｒｅｆとを比較し、その差を増幅する比較増幅部として機能する。
【００４５】
トランジスタＱ２は、ベースとコレクタとが接続される一方、ベースにトランジスタＱ１のベースが接続されている。トランジスタＱ１のコレクタは、出力端子ＯＵＴと、トランジスタＱ７（副トランジスタ）のコレクタとに接続されている。トランジスタＱ３は、ベースとコレクタとが接続される一方、ベースにトランジスタＱ４のベースが接続されている。トランジスタＱ１〜Ｑ４のエミッタには、ともに入力端子ＰＩＮから入力電圧Ｖｉが電源電圧として与えられる。
【００４６】
トランジスタＱ７のベースは、直列に接続された抵抗Ｒ１，Ｒ２を介してトランジスタＱ８（副トランジスタ）のベースに接続されている。トランジスタＱ８は、コレクタとベースとが接続され、コレクタがトランジスタＱ４のコレクタに接続されている。トランジスタＱ７のコレクタと、抵抗Ｒ１，Ｒ２の接続点との間には、コンデンサＣ１が接続されている。トランジスタＱ７，Ｑ８のエミッタは、グランド端子に接続されている。抵抗Ｒ１，Ｒ２およびコンデンサＣ１からなる回路は、位相補償回路（位相補償部）を構成している。また、トランジスタＱ７のベースに抵抗Ｒ１が接続されることにより、抵抗Ｒ１，Ｒ２の接続点から見たトランジスタＱ７のベースのインピーダンスが高くなる。
【００４７】
トランジスタＱ１，Ｑ２からなる回路は、カレントミラー回路を構成しており、トランジスタＱ１，Ｑ２がそれぞれトランジスタＱ７，Ｑ５に同じ電流を流す。また、トランジスタＱ３，Ｑ４からなる回路も、カレントミラー回路を構成しており、トランジスタＱ３，Ｑ４がそれぞれトランジスタＱ６，Ｑ８に同じ電流を流す。
【００４８】
上記のように構成される電源装置の動作について説明する。
【００４９】
電源装置に入力電圧Ｖｉが入力されると、トランジスタＱ０が誤差増幅器３およびドライブ回路１によってバイアスされてＯＮする。このとき、コレクタに現れる出力電圧Ｖｏが分圧抵抗ＶＡ，ＶＢによって分圧されることによって、分圧抵抗ＶＡ，ＶＢの接続点に出力電圧Ｖｏに比例した帰還電圧Ｖａｄｊが発生する。
【００５０】
この帰還電圧Ｖａｄｊは、誤差増幅器３の反転入力端子ＩＮ−に入力される一方、基準電圧源２で発生した基準電圧Ｖｒｅｆは誤差増幅器３の反転入力端子ＩＮ＋に入力される。すると、誤差増幅器３は、帰還電圧Ｖａｄｊと基準電圧Ｖｒｅｆとの差に応じた制御電圧を出力する。ドライブ回路１は、その制御電圧により、トランジスタＱ０のベース電流を制御する。この結果、負荷ＲＬに印加される出力電圧Ｖｏは、トランジスタＱ０により制御されて、分圧抵抗ＲＡ，ＲＢの分圧比と基準電圧Ｖｒｅｆとにより決まる一定電圧になる。
【００５１】
誤差増幅器３においては、帰還電圧Ｖａｄｊが変化すると、それに応じてトランジスタＱ６のエミッタ電流も変化するが、定電流源ＣＳ１は、流れる電流を一定にするために、トランジスタＱ５，Ｑ６のエミッタ電位を変化させる。これにより、トランジスタＱ５のエミッタ電流がトランジスタＱ６の変化とは逆に変化する。そして、トランジスタＱ５側におけるトランジスタＱ１のコレクタ（出力端子ＯＵＴ）から取り出される制御電圧もそれに応じて変化する。
【００５２】
また、トランジスタＱ７，Ｑ８がＯＮすると、コンデンサＣ１および抵抗Ｒ２により構成されるローパスフィルタが誤差増幅器３に接続される。この位相補償回路の位相補償定数は、コンデンサＣ１の容量をＣ１とし、抵抗Ｒ２の抵抗値をＲ２とすれば、Ｃ１＊Ｒ２の時定数で決められている。この位相補償定数が大きいほど、位相補償が強く効く。また、誤差増幅器３の電圧ゲインをＡｖとすれば、誤差増幅器３のゲインの周波数特性は、次式で表されるローパスフィルタのカットオフ周波数
ｆｏ＝１／２π（Ａｖ＊Ｃ１）Ｒ２
により定められる。
【００５３】
このようなローパスフィルタを誤差増幅器３に付加することにより、発振が生じる高周波帯域でのゲインが低下するので、発振を防止することができる。しかも、誤差増幅器３では、抵抗Ｒ１，Ｒ２が従来の技術で図７に示す誤差増幅器１２における抵抗Ｒ１１の抵抗値Ｒを分割しており、抵抗値Ｒ２が抵抗値Ｒより小さくなるように設定されている。また、容量Ｃ１は、誤差増幅器１２におけるコンデンサＣ１１の容量Ｃと同じに設定されている。これにより、誤差増幅器３では、位相補償定数Ｃ１＊Ｒ２が誤差増幅器１２の位相補償定数Ｃ＊Ｒより小さくなるので、ｆｏが高くなる結果、誤差増幅器１２より位相補償が弱く効くことになる。
【００５４】
それゆえ、誤差増幅器３の負荷応答特性が従来の誤差増幅器１２に比べて改善される。このため、図１０に示すように、負荷電流（出力電流Ｉｏ）が急激に変動したとき、出力電圧Ｖｏの瞬時的な低下は、０．１Ｖ（定格出力電圧３．３Ｖに対して約３％）程度に抑えられる。したがって、出力コンデンサＣｏとして、容量の小さいチップ積層型セラミックコンデンサを用いても、出力発振を生じさせることなく、負荷応答特性を向上させることができる。
【００５５】
本実施の形態に係る第２の電源装置について説明する。図２は、この電源装置の概略構成を示している。
【００５６】
本電源装置は、前述の誤差増幅器３と異なる誤差増幅器４を備えている。この誤差増幅器４は、前述の誤差増幅器３に出力位相の遅れを補償する位相補償用のコンデンサＣ２（進相コンデンサ）が付加された構成である。コンデンサＣ２は、トランジスタＱ７，Ｑ８のベース間にその両端が接続されており、抵抗Ｒ１，Ｒ２と並列に接続されている。コンデンサＣ２は、例えばセラミックコンデンサにより構成されている。
【００５７】
このような誤差増幅器４では、コンデンサＣ２が、５００ｋＨｚ付近における出力位相を進ませることによって、その周波数での誤差増幅器４のゲインを低下させることができる。また、コンデンサＣ２が設けられることにより、反転入力端子ＩＮ−の入力電圧すなわち帰還電圧Ｖａｄｊの変化が、トランジスタＱ６，Ｑ３，Ｑ４，Ｑ８およびコンデンサＣ２を介して、いち早くトランジスタＱ７に伝わるので、トランジスタＱ７が素早くＯＮする。それゆえ、反転入力端子ＩＮ−への入力電圧の急激な変化、すなわち出力電圧Ｖｏの急激な変化に対しても位相補償回路による位相補償動作が素早く追従して、出力発振をより確実に防止することができる。したがって、誤差増幅器４の高速応答を実現することができる。
【００５８】
これに対し、誤差増幅器３では、コンデンサＣ２がないために、反転入力端子ＩＮ−の入力電圧の急激な変化は、トランジスタＱ６，Ｑ３，Ｑ４，Ｑ８および抵抗ＲＡ，ＲＢを介してトランジスタＱ７に伝わる。したがって、誤差増幅器３では、トランジスタＱ７がＯＮするタイミングが誤差増幅器４に比べて遅い。
【００５９】
本実施の形態に係る第３の電源装置について説明する。図３は、この電源装置の概略構成を示している。
【００６０】
本電源装置は、前述の誤差増幅器３，４と異なる誤差増幅器５を備えている。この誤差増幅器５は、前述の誤差増幅器３と同様コンデンサＣ２を含んでいるが、コンデンサＣ２の両端は、トランジスタＱ７のベースと出力端子ＯＵＴとに接続されている。
【００６１】
このような誤差増幅器５では、コンデンサＣ２がトランジスタＱ７のベースと出力端子ＯＵＴとの間に設けられることにより、出力端子ＯＵＴの制御電圧の変化が、コンデンサＣ２を介していち早くトランジスタＱ７に伝わるので、トランジスタＱ７が素早くＯＮする。それゆえ、出力発振が生じときに、位相補償回路による位相補償動作が素早く追従して、出力発振をより確実に防止することができる。したがって、誤差増幅器５の高速応答を実現することができる。
【００６２】
本実施の形態に係る第４の電源装置について説明する。図４は、この電源装置の概略構成を示している。
【００６３】
本電源装置は、前述の誤差増幅器３〜５と異なる誤差増幅器６を備えている。この誤差増幅器６は、前述の誤差増幅器３と同様コンデンサＣ２を含んでいるが、コンデンサＣ２の両端が、トランジスタＱ７のベースと電源装置の出力端子ＰＯＵＴとに接続されている。
【００６４】
このような誤差増幅器６では、コンデンサＣ２がトランジスタＱ７のベースと出力端子ＰＯＵＴとの間に設けられることにより、出力端子ＰＯＵＴの出力電圧Ｖｏの変化が、コンデンサＣ２を介していち早くトランジスタＱ７に伝わるので、トランジスタＱ７が素早くＯＮする。これにより、第２の電源装置に比べて、出力電圧Ｖｏの急激な変化に対して位相補償回路による位相補償動作がより素早く追従して、出力発振をさらに確実に防止することができる。それゆえ、誤差増幅器６のさらなる高速応答を実現することができる。
【００６５】
本実施の形態に係る第５の電源装置について説明する。図５は、この電源装置の概略構成を示している。
【００６６】
本電源装置は、前述の誤差増幅器３〜６と異なる誤差増幅器７を備えている。この誤差増幅器７は、前述の誤差増幅器６と異なり、コンデンサＣ２の両端が、トランジスタＱ７のベースと分圧抵抗ＲＡ，ＲＢの接続点に接続されている。
【００６７】
このような誤差増幅器７では、コンデンサＣ２がトランジスタＱ７のベースと上記の接続点との間に設けられることにより、その接続点に現れる帰還電圧Ｖａｄｊの変化が、コンデンサＣ２を介していち早くトランジスタＱ７に伝わるので、トランジスタＱ７が素早くＯＮする。これにより、第２の電源装置に比べて、出力電圧Ｖｏの急激な変化に対して位相補償回路による位相補償動作がより素早く追従して、出力発振をさらに確実に防止することができる。それゆえ、誤差増幅器６のさらなる高速応答を実現することができる。
【００６８】
また、誤差増幅器７では、誤差増幅器６と異なり、出力電圧Ｖｏより低い帰還電圧ＶａｄｊがコンデンサＣ２に印加される。セラミックコンデンサの中でも、特に、半導体接合によって形成されるチップ積層型セラミックコンデンサは印加電圧が高くなるほど容量が減少するという性質を有する。それゆえ、コンデンサＣ２がセラミックコンデンサである場合、誤差増幅器７では、誤差増幅器６に比べてコンデンサＣ２の容量を増加させることができる。したがって、誤差増幅器７は、誤差増幅器６に比べて、より高速応答で動作することができる。
【００６９】
上記の第４および第５の電源装置においては、コンデンサ２が、印加される電圧、出力電圧Ｖｏに応じて容量が変化するコンデンサであることが好ましい。例えば、コンデンサＣ２を構成するチップ積層型セラミックコンデンサが半導体接合によって形成されている。このようなコンデンサＣ２を用いれば、出力電圧Ｖｏが定常値より高いときに、コンデンサＣ２に印加される電圧が高くなるほど、コンデンサＣ２の容量が減少する。
【００７０】
通常、直流安定化電源装置においては、出力電圧が高いほど出力からの帰還量が減少するので、この場合は出力発振が生じにくくなる。一方、出力電圧が低いほど出力からの帰還量が増加するので、この場合は出力発振が生じやすくなる。このため、出力電圧Ｖｏが高くなるほどコンデンサＣ２の容量が減少すれば、出力位相の遅れの度合いにほぼ応じてコンデンサＣ２の容量が定まるので、出力位相の遅れを出力電圧Ｖｏの値に応じて最適に補償することができる。
【００７１】
【発明の効果】
以上のように、本発明の増幅回路は、比較対象となる比較対象電圧と基準電圧とを比較し、その差を増幅する比較増幅部と、入出力間の位相のずれを補償する位相補償部とを備えた増幅回路において、前記位相補償部は、２つのトランジスタからなる差動トランジスタ対と同じ電流を流す２つの副トランジスタのベース間に直列接続された２つの抵抗と、増幅回路の出力端子側に設けられる前記副トランジスタのベースと前記抵抗の接続点との間に接続されたコンデンサとを有する構成である。
【００７２】
これにより、誤差増幅器の出力端子側に設けられる副トランジスタと異なるもう一方の副トランジスタのベースに接続される抵抗とコンデンサとで形成されるローパスフィルタにおけるコンデンサの容量と抵抗の抵抗値との積で決まる位相補償定数が小さくなるので、位相補償の効きを弱めることができる。そえゆえ、負荷の急激な変動に対しても出力電圧の瞬時低下を抑えて位相補償を行うことができる。したがって、本増幅回路を用いた中電流型の直流安定化電源装置に出力コンデンサとしてチップ型積層セラミックコンデンサを用いたときに、出力発振を生じずに、かつ負荷応答特性を向上させることができるという効果を奏する。
【００７３】
前記増幅回路において、前記位相補償部は、出力位相の遅れを補償する進相コンデンサを有していることにより、増幅回路を直流安定化電源装置の誤差増幅器として用いた場合に、出力位相の遅れが補償され、出力位相の遅れによる出力発振を防止することができる。
【００７４】
この増幅回路において、前記進相コンデンサは、前記２つの抵抗と並列接続されていることにより、比較対象電圧の変化が差動トランジスタ対から進相コンデンサを介して副トランジスタにいち早く伝えられるので、副トランジスタが素早くＯＮする。それゆえ、比較対象電圧の急激な変化に対して、位相補償部による位相補償動作を素早く追従する。したがって、増幅回路の高速応答性が向上することにより、出力発振をより確実に防止することができるという効果を奏する。
【００７５】
また、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力端子との間に接続されていることにより、出力端子に現れる電圧の変化が、進相コンデンサを介していち早く上記の副トランジスタに伝えられるので、副トランジスタが素早くＯＮする。それゆえ、比較対象電圧の急激な変化に対して、上記の構成よりも素早く位相補償動作が追従する。したがって、増幅回路の高速応答性をさらに向上させることができるという効果を奏する。
【００７６】
本発明の電源装置は、出力トランジスタの出力電圧を帰還する帰還電圧と所定の基準電圧との差に応じて前記出力電圧を制御する誤差増幅器を備えた電源装置において、前記誤差増幅器として前記の進相コンデンサを備えた増幅回路が設けられ、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記出力電圧の発生部との間に接続されている構成である。
【００７７】
これにより、出力電圧の変化が進相コンデンサを介していち早く副トランジスタに伝えられるので、電源装置において、前記のように増幅回路における出力端子の電圧の変化をとらえるよりも、出力電圧の急激な変化に対して位相補償動作が素早く追従する。したがって、増幅回路の高速応答性をさらに向上させることができるという効果を奏する。
【００７８】
本発明の他の電源装置は、出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、前記出力電圧を誤差増幅器によって制御する電源装置において、前記誤差増幅器として前記の進相コンデンサを備えた増幅回路が設けられ、前記進相コンデンサは、前記出力端子側の副トランジスタのベースと前記帰還電圧の発生部との間に接続されている構成であるる。
【００７９】
これにより、帰還電圧の変化が進相コンデンサを介していち早く副トランジスタに伝えられるので、電源装置において、前記のように増幅回路における出力端子の電圧の変化をとらえるよりも、出力電圧の急激な変化に対して位相補償動作が素早く追従する。しかも、電源装置において、帰還電圧は、一般に、出力電圧が抵抗等によって分圧された電圧が用いられることから、前記のように、出力電圧を進相コンデンサに印加する構成に比べて低い電圧を進相コンデンサに印加することができる。それゆえ、印加電圧が高くなるほど容量が減少するという性質を有するセラミックコンデンサを進相コンデンサとして用いれば、低い電圧に対しても増幅回路の高速応答性を維持することができる。したがって、増幅回路の高速応答性を向上させることができるという効果を奏する。
【００８０】
前記の２つの電源装置において、前記進相コンデンサは、印加される電圧が高くなるほど容量が減少するコンデンサからなることにより、出力電圧が高くなるにつれて、進相コンデンサに印加される電圧が高くなるほど、出力からの帰還量が増加して出力発振が生じやすくなるとともに、進相コンデンサの容量が減少する。それゆえ、出力位相の遅れの度合いに応じて進相コンデンサの容量が定まる。したがって、出力位相の遅れを出力電圧の値に応じて最適に補償することができるという効果を奏する。
【００８１】
出力トランジスタの出力電圧を帰還する帰還電圧と基準電圧との差に応じて、前記出力電圧を誤差増幅器によって制御する電源装置において、前記の前記誤差増幅器として前記進相コンデンサを備えた増幅回路を除いた増幅回路または前記進相コンデンサが増幅回路内に接続されている増幅回路が設けられているので、各増幅回路によって、出力発振を防止することができ、かつ負荷応答特性の向上した電源装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る第１の直流安定化電源装置の概略構成を示す回路図である。
【図２】本発明の実施の形態に係る第２の直流安定化電源装置の概略構成を示す回路図である。
【図３】本発明の実施の形態に係る第３の直流安定化電源装置の概略構成を示す回路図である。
【図４】本発明の実施の形態に係る第４の直流安定化電源装置の概略構成を示す回路図である。
【図５】本発明の実施の形態に係る第５の直流安定化電源装置の概略構成を示す回路図である。
【図６】従来の直流安定化電源装置の概略構成を示す回路図である。
【図７】上記直流安定化電源装置に設けられる誤差増幅器の概略構成を示す回路図である。
【図８】直流安定化電源装置の出力コンデンサとして設けられるチップ積層型セラミックコンデンサの等価回路を示す回路図である。
【図９】従来の小電流型電源装置および中電流型電源装置の出力電流と出力ノイズレベルとの関係を示すグラフである。
【図１０】従来および本発明の直流安定化電源装置において出力電流を急激に増大させた場合の出力応答特性を示すグラフである。
【符号の説明】
３〜７        誤差増幅器（増幅回路）
Ａ            接続点（帰還電圧の発生部）
Ｃ１          コンデンサ（位相補償部）
Ｃ２          コンデンサ（進相コンデンサ）
ＣＳ１        定電流源（比較増幅部）
ＩＮ＋        非反転入力端子
ＩＮ−        反転入力端子
ＯＵＴ        出力端子
ＰＯＵＴ      出力端子
Ｑ５，Ｑ６    トランジスタ（比較増幅部）
Ｑ７，Ｑ８    トランジスタ（副トランジスタ）
Ｑ０          出力トランジスタ
Ｒ１，Ｒ２    抵抗（位相補償部）
ＲＡ，ＲＢ    分圧抵抗
Ｖｒｅｆ      基準電圧
Ｖａｄｊ      帰還電圧
Ｖｏ          出力電圧
【図１】
2004153724.tif 000003
【図２】
2004153724.tif 000004
【図３】
2004153724.tif 000005
【図４】
2004153724.tif 000006
【図５】
2004153724.tif 000007
【図６】
2004153724.tif 000008
【図７】
2004153724.tif 000009
【図８】
2004153724.tif 000010
【図９】
2004153724.tif 000011
【図１０】
2004153724.tif 000012