(57)【要約】【課題】電力変換装置を構成する電力用半導体スイッチング素子の駆動損失を低減し、装置の変換効率を向上させる。【解決手段】制御回路３を介してＭＯＳＦＥＴ素子６をオン，オフさせコンデンサ８の充電を繰り返すチャージポンプ動作により、ＭＯＳＦＥＴ素子５を駆動可能な電圧を確保してスイッチング動作をさせ、電源１から負荷４に電力を供給する電力変換装置において、ＭＯＳＦＥＴ５のゲート・ソース間を、これが最初にオンするまでは低インピーダンス、その後は高インピーダンスとする回路１７を設け、装置起動直後のＭＯＳＦＥＴ６の高速オン等によりＭＯＳＦＥＴ５が誤オンすることがないように保護するとともに、スイッチング開始後は高インピーダンスにして駆動損失が増大しないようにする。【選択図】　　　　図１
2004112987.tif 000002
【特許請求の範囲】
【請求項１】
直流電源間に少なくとも２つの半導体スイッチング素子の直列回路を並列に接続し、これら２つの半導体スイッチング素子のオン，オフ比率を制御して電源から負荷へ電力を供給する電力変換装置において、
前記電力変換装置が起動され一方の半導体スイッチング素子が最初にオンするまでは、その半導体スイッチング素子のゲート・ソース間を低インピーダンスにし、その半導体スイッチング素子がスイッチングを開始した後はゲート・ソース間を高インピーダンスにする保護回路を設け、この保護回路により前記一方の半導体スイッチング素子の誤オンを防止し駆動損失を低減することを特徴とする電力変換装置。
【請求項２】
前記保護回路を、コンデンサと抵抗との並列回路に直列にダイオードを接続して構成し、前記一方の半導体スイッチング素子のゲート・ソース間に接続することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記保護回路を、制御電源の電圧レベルを検知する検知回路と、この検知回路の出力がベースに入力されるトランジスタとから構成し、このトランジスタのエミッタとコレクタを前記一方の半導体スイッチング素子のゲート・ソース間に接続することを特徴とする請求項１に記載の電力変換装置。
【請求項４】
他方の半導体スイッチング素子のゲート・ソース間に、その誤オンを防止し駆動損失を低減するための別の保護回路を設けることを特徴とする請求項１ないし３のいずれかに記載の電力変換装置。
【請求項５】
前記別の保護回路を、コンデンサと抵抗との並列回路に直列にダイオードを接続して構成することを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記別の保護回路を、制御電源の電圧レベルを検知する検知回路と、この検知回路の出力がベースに入力されるトランジスタとから構成することを特徴とする請求項４に記載の電力変換装置。
【請求項７】
直流電源間に少なくとも１つのリアクトルと少なくとも１つの半導体スイッチング素子の直列回路を並列に接続するとともに、前記半導体スイッチング素子とリアクトルの接続点と負荷との間に少なくとも１つのダイオードを接続し、半導体スイッチングのオン，オフ比率を制御して電源から前記ダイオードを介して負荷へ電力を供給する電力変換装置において、
前記電力変換装置が起動され半導体スイッチング素子が最初にオンするまでは、その半導体スイッチング素子のゲート・ソース間を低インピーダンスにし、その半導体スイッチング素子がスイッチングを開始した後はゲート・ソース間を高インピーダンスにする保護回路を設け、この保護回路により前記半導体スイッチング素子の誤オンを防止し駆動損失を低減することを特徴とする電力変換装置。
【請求項８】
前記保護回路を、コンデンサと抵抗との並列回路に直列にダイオードを接続して構成し、前記一方の半導体スイッチング素子のゲート・ソース間に接続することを特徴とする請求項７に記載の電力変換装置。
【請求項９】
前記保護回路を、制御電源の電圧レベルを検知する検知回路と、この検知回路の出力がベースに入力されるトランジスタとから構成し、このトランジスタのエミッタとコレクタを前記一方の半導体スイッチング素子のゲート・ソース間に接続することを特徴とする請求項７に記載の電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体スイッチング素子のオン，オフ比率を制御して電源からの直流電圧または交流電圧を負荷へ供給する電力変換装置、特に半導体スイッチング素子の誤オン防止機能を備えた電力変換装置に関する。
【０００２】
【従来の技術】
図６に従来例を示す。
これは、一般的な降圧チョッパ形電力変換装置の例であり、直流電源１、制御電源２、制御回路３、負荷回路４、半導体スイッチング素子としてのＭＯＳＦＥＴ（金属酸化膜半導体形電界効果トランジスタ）５，６、ダイオード７、コンデンサ８、抵抗９，１０等より構成される。負荷回路４としては、リアクトルを介して負荷と接続する非絶縁形回路や、変圧器と整流器を介して負荷と接続する絶縁形回路などが用いられる。制御回路３は高電位側であるＭＯＳＦＥＴ５と低電位側であるＭＯＳＦＥＴ６の駆動，制御を行ない、コンデンサ８は、制御回路３のＭＯＳＦＥＴ５を駆動する回路の電源入力間に並列に接続されている。制御回路３によりＭＯＳＦＥＴ５，６のオン，オフ比率を制御して電源からの直流電圧を負荷へ供給するが、その詳細動作は一般的であるので省略し、ここではＭＯＳＦＥＴ５がスイッチングを開始するまでの動作について説明する。
【０００３】
いま、制御回路３がＭＯＳＦＥＴ６をオンさせると、ダイオード７とコンデンサ８の直列回路が制御電源２と並列に接続され、コンデンサ８が制御電源２によって充電される。
次に、ＭＯＳＦＥＴ６をオフさせる。制御回路３がＭＯＳＦＥＴ５をオンさせるとき、コンデンサ８の電圧がＭＯＳＦＥＴ５を駆動可能な値（ゲートしきい値電圧）以上であれば、ＭＯＳＦＥＴ５はオンする。コンデンサ８の電圧がゲートしきい値電圧以下であればＭＯＳＦＥＴ５はオンせず、再度ＭＯＳＦＥＴ６がオンしたときにコンデンサ８が充電される。このＭＯＳＦＥＴ６のオン，オフにより繰り返されるコンデンサ８のいわゆるチャージポンプ充電動作により、制御回路３はＭＯＳＦＥＴ５を駆動し得る電圧を確保でき、これによりスイッチング動作を開始して負荷に電力を供給することが可能となる。
【０００４】
ところで、ＭＯＳＦＥＴには通常、入力容量や出力容量などの寄生容量がある。図７に寄生容量を考慮したＭＯＳＦＥＴの等価回路を示す。ここでは、直流電源１とＭＯＳＦＥＴ５，６のみ示す。
コンデンサ１１，１４はゲート・ドレイン間容量Ｃｌａｎｇ＝ＥＮ−ＵＳ＞ＧＤを、コンデンサ１２，１５はゲート・ソース間容量ＣＧＳを、コンデンサ１３，１６はドレイン・ソース間容量Ｃｌａｎｇ＝ＥＮ−ＵＳ＞ＤＳをそれぞれ示している。ＭＯＳＦＥＴの入力容量ＣｉｓｓはＣｌａｎｇ＝ＥＮ−ＵＳ＞ｉｓｓ≒ＣＧＳ＋ＣＧＤであり、出力容量ＣｏｓｓはＣｏｓｓ≒ＣＤＳ＋ＣＧＤである。制御回路３が起動した直後のＭＯＳＦＥＴ６のオン時には、コンデンサ８が充電されていないためＭＯＳＦＥＴ５は動作できず、その出力段は高インピーダンスのままである。
【０００５】
ここで、ＭＯＳＦＥＴ６が高速にオンする、すなわちドレイン・ソース間が高い電圧変化率（ｄｖ／ｄｔ）で変化すると、ＭＯＳＦＥＴ５のゲート・ソース間容量Ｃｌａｎｇ＝ＥＮ−ＵＳ＞ＧＳにはＣＧＳ・ｄｖ／ｄｔの充電電流が流れ、ゲート・ソース間電圧が増加する。このとき、ゲート・ソース間電圧がゲートしきい値電圧を越えると、ＭＯＳＦＥＴ５が誤ってオン（誤オン）してしまう。このような状態になると、直流電源１とＭＯＳＦＥＴ５およびＭＯＳＦＥＴ６の経路で貫通電流が流れ、半導体スイッチング素子が破壊するおそれがある。そこで、図６の従来回路ではＭＯＳＦＥＴ５，６のゲート・ソース間に抵抗９，１０を挿入し、インピーダンスを低減させてゲート・ソース間の電圧上昇を抑えることにより、ＭＯＳＦＥＴの誤オンを防止している。
【０００６】
上記のほかに、絶縁ゲート型半導体素子のゲート・エミッタ間にダイオードとコンデンサの直列回路を接続し、ダイオードのアノードをゲートに、コンデンサの一端をエミッタにそれぞれ接続し、ダイオードとコンデンサの接続点を絶縁ゲート型半導体素子のオン用のゲート抵抗の前段に接続し、誤オンを防ぐ構成が知られている（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開２００２−９４３６３号公報（図１）
【０００８】
【発明が解決しようとする課題】
従来例のように、ゲート・ソース間に抵抗を接続した場合、ｄｖ／ｄｔの高い半導体スイッチング素子ほど抵抗値を低減させる必要がある。しかしながら、抵抗値を低減させると駆動回路で発生する損失（駆動損失）が増加し、装置の変換効率が低下すると言う問題がある。
また、特許文献１の構成では、回路構成が限定されるだけでなく、絶縁ゲート型半導体素子のスイッチング時において、順バイアス時，逆バイアス時にコンデンサの充放電が行われ、駆動損失が増大すると言う問題がある。
【０００９】
この問題の解決は、近年のＭＯＳＦＥＴの高速化とともにより重要になってきている。
したがって、この発明の課題は、半導体スイッチング素子の駆動損失を低減し、装置の変換効率を向上させることにある。
【００１０】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、直流電源間に少なくとも２つの半導体スイッチング素子の直列回路を並列に接続し、これら２つの半導体スイッチング素子のオン，オフ比率を制御して電源から負荷へ電力を供給する電力変換装置において、
前記電力変換装置が起動され一方の半導体スイッチング素子が最初にオンするまでは、その半導体スイッチング素子のゲート・ソース間を低インピーダンスにし、その半導体スイッチング素子がスイッチングを開始した後はゲート・ソース間を高インピーダンスにする保護回路を設け、この保護回路により前記一方の半導体スイッチング素子の誤オンを防止し駆動損失を低減することを特徴とする。
【００１１】
上記請求項１の発明においては、前記保護回路を、コンデンサと抵抗との並列回路に直列にダイオードを接続して構成し、前記一方の半導体スイッチング素子のゲート・ソース間に接続することができ（請求項２の発明）、または、前記保護回路を、制御電源の電圧レベルを検知する検知回路と、この検知回路の出力がベースに入力されるトランジスタとから構成し、このトランジスタのエミッタとコレクタを前記一方の半導体スイッチング素子のゲート・ソース間に接続することができる（請求項３の発明）。
上記請求項１ないし３のいずれかの発明においては、前記他方の半導体スイッチング素子のゲート・ソース間に、その誤オンを防止し駆動損失を低減するための別の保護回路を設けることができる（請求項４の発明）。この請求項４の発明においては、前記別の保護回路を、コンデンサと抵抗との並列回路に直列にダイオードを接続して構成することができ（請求項５の発明）、または、前記別の保護回路を、制御電源の電圧レベルを検知する検知回路と、この検知回路の出力がベースに入力されるトランジスタとから構成することができる（請求項６の発明）。
【００１２】
請求項７の発明では、直流電源間に少なくとも１つのリアクトルと少なくとも１つの半導体スイッチング素子の直列回路を並列に接続するとともに、前記半導体スイッチング素子とリアクトルの接続点と負荷との間に少なくとも１つのダイオードを接続し、半導体スイッチングのオン，オフ比率を制御して電源から前記ダイオードを介して負荷へ電力を供給する電力変換装置において、
前記電力変換装置が起動され半導体スイッチング素子が最初にオンするまでは、その半導体スイッチング素子のゲート・ソース間を低インピーダンスにし、その半導体スイッチング素子がスイッチングを開始した後はゲート・ソース間を高インピーダンスにする保護回路を設け、この保護回路により前記半導体スイッチング素子の誤オンを防止し駆動損失を低減することを特徴とする。
【００１３】
上記請求項７の発明においては、前記保護回路を、コンデンサと抵抗との並列回路に直列にダイオードを接続して構成し、前記一方の半導体スイッチング素子のゲート・ソース間に接続することができ（請求項８の発明）、または、前記保護回路を、制御電源の電圧レベルを検知する検知回路と、この検知回路の出力がベースに入力されるトランジスタとから構成し、このトランジスタのエミッタとコレクタを前記一方の半導体スイッチング素子のゲート・ソース間に接続することができる（請求項９の発明）。
【００１４】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す回路図である。
これは、図６に示す従来例に誤オン防止回路１７，１８を付加した点が特徴でその他は同様なので、以下では相違点を主に説明する。
誤オン防止回路１７，１８は図示のように、コンデンサと抵抗との並列回路にダイオードを直列に接続して構成される。このような構成で、制御回路３がＭＯＳＦＥＴ６をオンさせると、ＭＯＳＦＥＴ５の図示されない入力容量Ｃｌａｎｇ＝ＥＮ−ＵＳ＞ｉｓｓを充電する電流が流れる。このとき、ＭＯＳＦＥＴ５のゲート・ソース間容量Ｃｌａｎｇ＝ＥＮ−ＵＳ＞ＧＳとともに、誤オン防止回路１７のコンデンサについても、図１の矢印の方向に充電電流が流れるため、ゲート・ソース間電圧の上昇を抑えることができ、ＭＯＳＦＥＴ５の誤オンを防止することが可能となる。
【００１５】
同様に、直流電源ｌａｎｇ＝ＥＮ−ＵＳ＞１が出力を開始したときは、誤オン防止回路１８のコンデンサに寄生容量を充電する電流を分流させて、ＭＯＳＦＥＴ６の誤オンを防止することができる。また、制御回路３がＭＯＳＦＥＴ５，６をオンさせると、誤オン防止回路１７，１８のコンデンサがさらに充電される。誤オン防止回路１７，１８のコンデンサに蓄えられた電荷は、誤オン防止回路１７，１８のダイオードにより制御回路３や、ＭＯＳＦＥＴ５，６側に放電されることはない。誤オン防止回路１７，１８のコンデンサと抵抗の放電時定数をスイッチング周期よりも十分に大きく設定すると、制御回路３から誤オン防止回路１７，１８へ流入する電流は、オン信号電圧がコンデンサ電圧とダイオードの順方向電圧を加算した電圧を越えてから流れるため、駆動損失を低減できる。なお、誤オン防止回路１７，１８ではダイオードを用いたが、ツェナーダイオードを用いても同様な効果を期待できる。
【００１６】
また、コンデンサと抵抗の並列回路に直列接続されるダイオードの接続位置は、図示の例に限らず、ダイオードをＭＯＳＦＥＴのゲート寄りに接続してもよい。
図２はこの発明の第２の実施の形態を示す回路図である。
これは、図６に示す従来例に誤オン防止回路１９，２０を付加した点が特徴である。誤オン防止回路１９，２０として、ここでは例えば電力変換装置の制御用ＩＣ（集積回路）などで一般的に使われているＵＶＬＯ（低入力誤動作防止）回路２１，２２を用いる。
【００１７】
図３にＵＶＬＯ回路の動作を示す。つまり、入力電圧が或る基準電圧Ｖａ以上になると出力を行ない、入力電圧が或る基準電圧Ｖｂ以下になると出力を停止する機能を有している。
そして、図２のようにＵＶＬＯ回路を制御電源２に接続し、ＵＶＬＯ回路の出力が停止していれば、制御回路３が動作しないようにすると、制御電源２の電圧が低い場合に制御回路３の誤動作を防ぐことができる。ＵＶＬＯ回路２１はコンデンサ８と並列に接続され、コンデンサ８の電圧がＭＯＳＦＥＴ５を駆動可能な電圧に達するまでは、ローレベルを出力してトランジスタ２４をオンさせる。制御回路３がＭＯＳＦＥＴ６をオンさせると、ＭＯＳＦＥＴ５の入力容量Ｃｌａｎｇ＝ＥＮ−ＵＳ＞ｉｓｓを充電する電流が流れるが、その電流をトランジスタ２４に流すことで、ＭＯＳＦＥＴ５のゲート・ソース間電圧の上昇を抑えることができる。
【００１８】
コンデンサ８の電圧がＭＯＳＦＥＴ５を駆動できる電圧に達するとＵＶＬＯ回路２１はハイレベルを出力し、トランジスタ２４をオフさせる。したがって、ＭＯＳＦＥＴ５がスイッチングを開始した後は、トランジスタ２４には電流が流れないため、駆動損失が低減する。
電源１が出力を開始した直後と、ＭＯＳＦＥＴ６がスイッチングを開始した後の誤オン防止回路２０の動作は、制御電源２の電圧レベルを検出していること以外は誤オン防止回路１９と同様なので、説明は省略する。なお、誤オン防止回路１９，２０で使用している半導体スイッチはバイポーラトランジスタを想定しているが、他の半導体スイッチ例えばＭＯＳＦＥＴなどを用いても良い。また、電力変換装置の半導体スイッチング素子としてＭＯＳＦＥＴの例で説明したが、これと同様の絶縁ゲート型デバイスであるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を用いても、同様の効果を得ることができる。
【００１９】
図４はこの発明の第３の実施の形態を示す回路図である。
これは、一般的な昇圧チョッパの例であり、直流電源１、制御電源２、制御回路３、負荷回路４、半導体スイッチング素子としてのＭＯＳＦＥＴ２５、誤オン防止回路２６、リアクトル２７およびダイオード２８等より構成される。制御回路３によりＭＯＳＦＥＴ２５のオン，オフ比率を制御して電源からの直流電圧を負荷へ供給するが、その詳細動作は一般的であるので省略し、ここではＭＯＳＦＥＴ５がスイッチングを開始するまでの動作について説明する。
いま、直流電源１に直流電圧が発生すると、リアクトル２７およびＭＯＳＦＥＴ２５の経路でＭＯＳＦＥＴ２５の寄生容量を充電する電流が流れる。このとき、誤オン防止回路２６のコンデンサに、ＭＯＳＦＥＴ２５の寄生容量を充電する電流が分流するため、ＭＯＳＦＥＴ２５のゲート・ソース間電圧の上昇を抑えることができ、ＭＯＳＦＥＴ２５の誤オンを防止することができる。また、ＭＯＳＦＥＴ２５のスイッチングが開始された後では、図１に示すものと同様に駆動損失を低減することができる。
【００２０】
また、コンデンサと抵抗の並列回路に直列接続されるダイオードの接続位置は、図示の例に限らず、ダイオードをＭＯＳＦＥＴのゲート寄りに接続してもよい。
図５はこの発明の第４の実施の形態を示す回路図で、図４の変形例を示す。
これは、図４の誤オン防止回路２６の代わりに、図２で説明したようなＵＶＬＯ回路３０とトランジスタ３１からなる誤オン防止回路２９を用いるもので、基本的な機能，作用および効果は図４および図２の場合と同様なので、その詳細は省略する。
【００２１】
【発明の効果】
この発明によれば、電力変換装置の起動時に、半導体スイッチング素子の寄生容量を充電する電流を、誤オン防止回路に分流させるようにしたので、半導体スイッチング素子の誤オンを防止できる。また、スイッチング動作を開始した後には、誤オン防止回路に流入する電流を抑えられるようにしたので駆動損失を低減でき、装置の変換効率を向上させることができるという利点がもたらされる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す回路図である。
【図２】この発明の第２の実施の形態を示す回路図である。
【図３】低入力誤動作防止（ＵＶＬＯ）回路の動作説明図である。
【図４】この発明の第３の実施の形態を示す回路図である。
【図５】この発明の第４の実施の形態を示す回路図である。
【図６】従来例を示す回路図である。
【図７】寄生容量を考慮したＭＯＳＦＥＴの等価回路図である。
【符号の説明】
１ｌａｎｇ＝ＥＮ−ＵＳ＞…直流電源、２…制御電源、３…制御回路、４…負荷回路、５，６，２５…ＭＯＳＦＥＴ（金属酸化膜半導体形電界効果トランジスタ）、７，２８…ダイオード、８，１１〜１６…コンデンサ、９，１０…抵抗、１７，１８，１９，２０，２６，２９…誤オン防止回路、２１，２２，３０…ＵＶＬＯ（低入力誤動作防止）回路、２３，２４，３１…（バイポーラ）トランジスタ、２７…リアクトル。
【図１】
2004112987.tif 000003
【図２】
2004112987.tif 000004
【図３】
2004112987.tif 000005
【図４】
2004112987.tif 000006
【図５】
2004112987.tif 000007
【図６】
2004112987.tif 000008
【図７】
2004112987.tif 000009