(57)【要約】【課題】２重化されたメモリの切り替えを行なうシステムにおいて、無瞬断切り替えを実現できる位相合わせ回路を提供する。【解決手段】フレーム同期回路９およびクロック抽出回路１０は、それぞれ入力データよりクレーム同期およびクロック抽出を行う。２重化されたメモリ回路７、８は、外部からの入力データを一時格納する。予備系／現用系読み出しカウンタ５、６は、予備系のカウント値が現用系のカウント値で周期的に初期化される。予備系ＭＯＤ部５４および現用系ＭＯＤ部５５は、メモリ回路７、８出力を変調するとともに、クロック生成およびフレーム生成を行い予備系／現用系読み出しカウンタ５、６に出力する。スイッチ部５７は、現用系／予備系の変調信号のいずれかを選択信号に基づいて選択し出力する。【選択図】      図１
2004266553.tif 000002
【特許請求の範囲】
【請求項１】
外部からの入力データを一時格納する現用／予備の２重化されたメモリの出力位相を揃える位相合わせ回路であって、前記２重化されたメモリに対応してデータを読み出すための現用／予備の読み出しカウンタを有し、選択されていない予備の読み出しカウンタの出力するカウント値が選択されている現用の読み出しカウンタの出力カウント値で周期的に初期化されることを特徴とする位相合わせ回路。
【請求項２】
外部からの入力データを一時格納する現用／予備の２重化されたメモリの出力位相を揃える位相合わせ回路であって、前記２重化されたメモリに対応してデータを読み出すための現用／予備の読み出しカウンタと前記現用／予備の読み出しカウンタにクロックを供給するそれぞれのクロック源（クロック生成回路）とを有し、選択されていない予備のクロック源が選択されている現用のクロック源に同期がとられ、選択されていない予備の読み出しカウンタの出力するカウント値が選択されている現用の読み出しカウンタの出力カウント値で周期的に初期化されることを特徴とする位相合わせ回路。
【請求項３】
外部から入力される入力データよりフレーム信号を生成するフレーム同期回路と、前記入力データからクロック信号を抽出するクロック抽出回路と、前記フレーム信号および前記クロック信号に従って前記入力データが一時的に格納される第１、第２のメモリ回路と、前記第１、第２のメモリ回路からデータを読み出すための読み出し用カウント値をそれぞれ出力する第１、第２の読み出しカウンタと、前記第１、第２のメモリ回路から出力されたそれぞれの信号を変調した出力データを出力する第１、第２の変調部と、外部から入力された選択信号に従って、前記第１、第２の変調部出力のいずれかを選択して出力するスイッチ部と、読み出し用クロック信号を生成する第１、第２のクロック生成回路と、前記第１、第２のクロック生成回路のそれぞれから供給された前記読み出し用クロック信号に基づいて読み出し用フレーム信号を生成する第１、第２のフレーム生成回路と、より構成されることを特徴とする位相合わせ回路。
【請求項４】
前記第１、第２のメモリ回路は、前記フレーム同期回路から出力された前記フレーム信号および前記クロック抽出回路から出力された前記クロック信号をそれぞれ入力し、前記クロック信号により前記フレーム信号をカウントしたカウント値を出力する第１、第２の書き込みカウンタと、前記クロック信号および前記カウント値に従って前記入力データが順次書き込まれ、前記読み出し用クロック信号および前記読み出し用カウント値に従って順次読み出される第１、第２のメモリ（ＦＩＦＯ）と、より構成されることを特徴とする請求項３記載の位相合わせ回路。
【請求項５】
前記第１、第２の読み出しカウンタは、前記第１、第２のクロック生成回路から出力された前記読み出し用クロック信号および前記第１、第２のフレーム生成回路から出力された前記読み出し用フレーム信号をそれぞれ入力し、前記読み出し用クロック信号により前記読み出し用フレーム信号をカウントした前記読み出し用カウント値を出力することを特徴とする請求項３又は４記載の位相合わせ回路。
【請求項６】
前記第１、第２の読み出しカウンタは、外部より入力された前記選択信号により選択された場合には、前記読み出し用カウント値を対応する前記第１、第２のメモリ回路に出力し、選択されていない場合には、選択されている側の前記読み出し用カウント値で初期化されたカウント値を出力することを特徴とする請求項３、４又は５記載の位相合わせ回路。
【請求項７】
前記第１、第２のクロック生成回路は、お互いが非同期とならないように、選択されていないクロック信号が選択されているクロック信号に同期するよう構成されていることを特徴とする請求項３、４、５又は６記載の位相合わせ回路。
【請求項８】
外部からの複数の入力データを一時格納する複数の現用および予備のメモリの出力位相を揃える位相合わせ回路であって、前記複数の現用および予備のメモリに対応してデータを読み出すための複数の読み出しカウンタと前記複数の読み出しカウンタにそれぞれクロックを供給する複数のクロック生成回路とを有し、予備のクロック生成回路が切り替え対象の現用のクロック生成回路に同期がとられ、予備の読み出しカウンタの出力するカウント値が前記切り替え対象の現用の読み出しカウンタの出力カウント値で周期的に初期化されることを特徴とする位相合わせ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル無線伝送における現用／予備の２重化されたメモリ出力の位相合わせ回路に関し、メモリ出力を無瞬断で切り替えるための位相合わせ回路に関する。
【０００２】
【従来の技術】
従来のこの種の位相合わせ回路は、現用系／予備系の伝送路からの受信信号よりマルチフレーム先頭パルスをそれぞれ検出して位相を比較し、現用系と予備系の受信信号を同位相で２系統のメモリより出力する基準位相を生成し、対応する伝送路が運用系でありかつ基準位相の取り込み指示があった場合には現用系の基準位相に同期し、対応する伝送路が運用系でありかつ基準位相の取り込み指示がない場合には出力している基準位相を保持し、対応する伝送路が予備系の場合には対応する伝送路が運用系より出力される基準位相と同期した基準位相を出力することにより、運用系と予備系伝送路の受信信号を同位相で運用系／予備系のメモリから読み出すことを可能としている。よって、位相合わせ回路を分割して保守単位とする際に基準位相生成回路が保守交換等により初期化された場合でも運用系の信号に影響を与えないこととしている（例えば、特許文献１参照。）。
【０００３】
従って、この従来技術では運用系／予備系の保守交換単位がメモリのほか、受信信号よりマルチフレーム先頭パルスをそれぞれ検出して位相を比較し、現用系と予備系の受信信号を同位相で２系統のメモリより出力する基準位相を生成する基準位相生成回路を含んでいるため、後段回路側におけるメモリから読み出すタイミングを自由に設定できないという課題がある。
【０００４】
【特許文献１】
特開２００２−１８５４４２号公報
【０００５】
【発明が解決しようとする課題】
上述した従来の位相合わせ回路は、運用系／予備系の保守交換単位がメモリのほか、基準位相を生成する基準位相生成回路を含んでいるため、後段回路側におけるメモリから読み出すタイミングを自由に設定できないという欠点がある。
【０００６】
本発明の目的は、このような従来の欠点を除去するため、予備系、現用系のメモリに対するそれぞれの読み出しカウンタがそれぞれ予備系、現用系に設けられた独立クロック源を有し、このクロック源の切り替えにおいて、メモリ出力位相のずれが生じず、無瞬断切り替えを実現できる位相合わせ回路を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の位相合わせ回路は、外部からの入力データを一時格納する現用／予備の２重化されたメモリの出力位相を揃える位相合わせ回路であって、前記２重化されたメモリに対応してデータを読み出すための現用／予備の読み出しカウンタを有し、選択されていない予備の読み出しカウンタの出力するカウント値が選択されている現用の読み出しカウンタの出力カウント値で周期的に初期化されることを特徴としている。
【０００８】
また、本発明の位相合わせ回路は、外部からの入力データを一時格納する現用／予備の２重化されたメモリの出力位相を揃える位相合わせ回路であって、前記２重化されたメモリに対応してデータを読み出すための現用／予備の読み出しカウンタと前記現用／予備の読み出しカウンタにクロックを供給するそれぞれのクロック源（クロック生成回路）とを有し、選択されていない予備のクロック源が選択されている現用のクロック源に同期がとられ、選択されていない予備の読み出しカウンタの出力するカウント値が選択されている現用の読み出しカウンタの出力カウント値で周期的に初期化されることを特徴としている。
【０００９】
また、本発明の位相合わせ回路は、外部から入力される入力データよりフレーム信号を生成するフレーム同期回路と、前記入力データからクロック信号を抽出するクロック抽出回路と、前記フレーム信号および前記クロック信号に従って前記入力データが一時的に格納される第１、第２のメモリ回路と、前記第１、第２のメモリ回路からデータを読み出すための読み出し用カウント値をそれぞれ出力する第１、第２の読み出しカウンタと、前記第１、第２のメモリ回路から出力されたそれぞれの信号を変調した出力データを出力する第１、第２の変調部と、外部から入力された選択信号に従って、前記第１、第２の変調部出力のいずれかを選択して出力するスイッチ部と、読み出し用クロック信号を生成する第１、第２のクロック生成回路と、前記第１、第２のクロック生成回路のそれぞれから供給された前記読み出し用クロック信号に基づいて読み出し用フレーム信号を生成する第１、第２のフレーム生成回路と、より構成されることを特徴としている。
【００１０】
また、前記第１、第２のメモリ回路は、前記フレーム同期回路から出力された前記フレーム信号および前記クロック抽出回路から出力された前記クロック信号をそれぞれ入力し、前記クロック信号により前記フレーム信号をカウントしたカウント値を出力する第１、第２の書き込みカウンタと、前記クロック信号および前記カウント値に従って前記入力データが順次書き込まれ、前記読み出し用クロック信号および前記読み出し用カウント値に従って順次読み出される第１、第２のメモリ（ＦＩＦＯ）と、より構成されることを特徴としている。
【００１１】
また、前記第１、第２の読み出しカウンタは、前記第１、第２のクロック生成回路から出力された前記読み出し用クロック信号および前記第１、第２のフレーム生成回路から出力された前記読み出し用フレーム信号をそれぞれ入力し、前記読み出し用クロック信号により前記読み出し用フレーム信号をカウントした前記読み出し用カウント値を出力することを特徴としている。
【００１２】
また、前記第１、第２の読み出しカウンタは、外部より入力された前記選択信号により選択された場合には、前記読み出し用カウント値を対応する前記第１、第２のメモリ回路に出力し、選択されていない場合には、選択されている側の前記読み出し用カウント値で初期化されたカウント値を出力することを特徴としている。
【００１３】
また、前記第１、第２のクロック生成回路は、お互いが非同期とならないように、選択されていないクロック信号が選択されているクロック信号に同期するよう構成されていることを特徴としている。
【００１４】
また、本発明の位相合わせ回路は、外部からの複数の入力データを一時格納する複数の現用および予備のメモリの出力位相を揃える位相合わせ回路であって、前記複数の現用および予備のメモリに対応してデータを読み出すための複数の読み出しカウンタと前記複数の読み出しカウンタにそれぞれクロックを供給する複数のクロック生成回路とを有し、予備のクロック生成回路が切り替え対象の現用のクロック生成回路に同期がとられ、予備の読み出しカウンタの出力するカウント値が前記切り替え対象の現用の読み出しカウンタの出力カウント値で周期的に初期化されることを特徴としている。
【００１５】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図１は、本発明の位相合わせ回路の一つの実施の形態を示すブロック図である。
【００１６】
図１に示す本実施の形態は、インタフェース部５６と、予備系ＭＯＤ部５４と、現用系ＭＯＤ部５５と、スイッチ部５７とより構成されている。また、インタフェース部５６は、フレーム同期回路９と、クロック抽出回路１０と、メモリ回路７、８と、予備系読み出しカウンタ５と、現用系読み出しカウンタ６と、より構成されている。さらに、予備系ＭＯＤ部５４は、クロック生成回路１と、フレーム生成回路３と、変調部１１とより構成され、現用系ＭＯＤ部５５は、クロック生成回路２と、フレーム生成回路４と、変調部１２とより構成されている。
【００１７】
次に、本実施の形態の位相合わせ回路の動作を図１を参照して詳細に説明する。
【００１８】
インタフェース部５６のフレーム同期回路９は、外部から入力される入力データからフレーム信号を生成し、フレーム信号とともに入力データをメモリ回路７、８に出力する。
【００１９】
クロック抽出回路１０は、入力データからクロック信号を抽出して、抽出したクロック信号をメモリ回路７、８に出力する。
【００２０】
予備系読み出しカウンタ５および現用系読み出しカウンタ６は、予備系ＭＯＤ部５４のクロック生成回路１、現用系ＭＯＤ部５５のクロック生成回路２から出力されたそれぞれのクロック信号と、フレーム生成回路３およびフレーム生成回路４から出力されたそれぞれのフレーム信号とを入力し、クロック信号によりフレーム信号のカウントを行い、カウントした値をメモリ回路７、８に出力する。
【００２１】
また、予備系読み出しカウンタ５および現用系読み出しカウンタ６は、外部より入力された現用／予備の選択信号により選択された場合には、カウント値をそのままメモリ回路７またはメモリ回路８に出力し、選択されていない場合には、選択されている側のカウンタのカウント値で初期化されたカウント値を出力する。
【００２２】
メモリ回路７、８は、フレーム同期回路９から出力されたフレーム信号およびクロック抽出回路１０から出力されたクロック信号に従って順次入力データの書き込みを行う。また、予備系読み出しカウンタ５または現用系読み出しカウンタ６から出力されたそれぞれのフレーム信号のカウント値と、クロック生成回路１、２から出力されたそれぞれのクロック信号とに従って、データの読み出しを順次行う。
【００２３】
次に、予備系ＭＯＤ部５４および現用系ＭＯＤ部５５のクロック生成回路１、２は、それぞれクロック信号を生成し、生成したクロック信号をメモリ回路７、８、予備系読み出しカウンタ５、現用系読み出しカウンタ６およびフレーム生成回路３、４に供給する。また、クロック生成回路１、２は、お互いが非同期とならないように、選択されていないクロック信号が選択されているクロック信号に同期するよう構成されている。
【００２４】
フレーム生成回路３、４は、クロック生成回路２、３から供給されたクロック信号に基づいてフレーム信号を生成し、予備系読み出しカウンタ５または現用系読み出しカウンタ６にそれぞれ供給する。
【００２５】
変調部１１、１２は、メモリ回路７、８から出力されたそれぞれの信号を変調した変調出力信号を出力する。
【００２６】
スイッチ部５７は、外部から入力された選択信号に従って、変調部１１、１２出力のいずれかを選択して出力する。なお、スイッチ部５７は、切り替えによる瞬断が無視できるように高速に動作するものとする。
【００２７】
次に、メモリ回路の入出力構成について説明する。図２は、図１に示すメモリ回路の入出力構成を示すブロック図である。
【００２８】
図２において、メモリ回路７、８にそれぞれ備えられた予備系書き込みカウンタ１５および現用系書き込みカウンタ１６は、フレーム同期回路９からフレーム信号、クロック抽出回路１０からクロック信号をそれぞれ入力し、クロック信号によりフレーム信号のカウントを行い、カウントした値をＦＩＦＯ１３、１４へそれぞれ出力する。
【００２９】
メモリ回路７、８にそれぞれ備えられたＦＩＦＯ１３、１４は、予備系書き込みカウンタ１５および現用系書き込みカウンタ１６によってカウントされたカウント値に基づいてデータが順次書き込まれる。
【００３０】
予備系読み出しカウンタ５および現用系読み出しカウンタ６は、装置内の系の選択情報である選択信号により、選択されているか選択されていないかの情報を取り込む。
【００３１】
次に、読み出しカウンタの動作を説明する。図３は、図１に示す読み出しカウンタの動作を示すフローチャートである。
【００３２】
読み出しカウンタ５、６は、選択信号により自系が選択されているか否かの判断を行う（Ｓ１）。選択されていない場合には、選択されている読み出しカウンタのカウント値Ｎで自系のカウント値Ｎ′を初期化し（Ｓ２）、メモリ回路７、８（ＦＩＦＯ１３、１４）にカウント値Ｎを出力する（Ｓ５）。
【００３３】
一方、選択信号により選択されている場合には、フレーム信号の検出（Ｓ３）によりカウント値Ｎのインクリメント（Ｓ４）を行なった後、ＦＩＦＯ１３、１４へカウント値Ｎ＋１を出力する（Ｓ５）。
【００３４】
ＦＩＦＯ１３、１４は、予備系読み出しカウンタ５または現用系読み出しカウンタ６によりカウントされた値に従ってデータを順次出力する。このとき、図３で説明したように予備系読み出しカウンタ５、現用系読み出しカウンタ６の値は選択されている系によって選択されていない系が初期化されているため、必ず同じカウント値となる。したがって、ＦＩＦＯ１３およびＦＩＦＯ１４から出力されるデータは同一の位相となる。
【００３５】
以上に説明した本実施の形態によれば、メモリ回路からデータを読み出すためのカウント値において、選択されていない系（ディジタル無線伝送に用いていない系）のカウント値を選択されている系（ディジタル無線伝送に用いている系）のカウント値で初期化することにより、予備系読み出しカウンタ５と現用系読み出しカウンタ６とのカウント値が異なっても、選択されている系のカウント値で初期化を行うため、選択されている系および選択されていない系のカウント値は常に同じ値にすることができる。
【００３６】
また、例えば、片系のＭＯＤ部の電源が断となってインタフェース部５６に供給されているクロックが止まり、インタフェース部５６の読み出しカウンタが停止した後、再度ＭＯＤ部の電源を投入した場合であっても、予備系および現用系のメモリ回路から出力されるデータの位相がフレーム単位でずれるようなことが防止されることから、無瞬断の切り替えが可能となる。
【００３７】
次に、本発明の他の実施の形態について説明する。図４は、本発明の他の実施の形態を示すブロック図である。
【００３８】
図４は、現用系が複数ある場合、すなわち、現用２系（１系、２系）と予備１系の構成の場合を示している。
【００３９】
図４によると、図１と基本構成は同じであるが、予備系に切り替える現用系を選択するために、セレクタ３８が追加された点が異なっている。
【００４０】
ここでは、２系の現用系を予備系に切り替えることを例にとると、セレクタ３８が２系の現用系のデータを選択することにより、メモリ回路３１とメモリ回路３３には同じデータが書き込まれていく。この時、予備系読み出しカウンタ２８は、現用２系読み出しカウンタ３０のカウント値で初期化される構成をとる。したがって、予備系読み出しカウンタ２８と現用２系読み出しカウンタ３０のカウント値は同一となり、メモリ回路３１およびメモリ回路３３から出力される入力データは同位相となる。これより、スイッチ部６６では同位相のデータを無瞬断で切り替えることが可能となる。
【００４１】
なお、図４の例は現用２系統、予備１系統の構成だが、現用系の数をＮ本にすることが可能である。図４のセレクタ３８でＮ本ある現用系から、予備系に切り替える系を選択し、その切り替える現用系の読み出しカウンタのカウント値で予備系の読み出しカウンタを初期化すれば実現可能となる。
【００４２】
したがって、本実施の形態では、選択されている系と選択されていない系の信号の位相が一致するため、どのような状況下に於いても無瞬断切り替えを実現できるという効果が得られる。
【００４３】
なお、本発明が上記各実施例に限定されず、本発明の技術的思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【００４４】
【発明の効果】
以上説明したように、本発明の位相合わせ回路によれば、２重化されたメモリの出力データを切り替える際に、選択されていない予備系の読み出しカウント値を選択されている現用系の読み出しカウント値で初期化することにより、現用系および予備系の切り替えを行った際に、現用および予備系を無瞬断で切り替えることが可能となる効果がある。
【図面の簡単な説明】
【図１】本発明の位相合わせ回路の一つの実施の形態を示すブロック図である。
【図２】図１に示すメモリ回路の入出力構成を示すブロック図である。
【図３】図１に示す読み出しカウンタの動作を示すフローチャートである。
【図４】本発明の他の実施の形態を示すブロック図である。
【符号の説明】
１、２    クロック生成回路
３、４    フレーム生成回路
５    予備系読み出しカウンタ
６    現用系読み出しカウンタ
７、８    メモリ回路
９    フレーム同期回路
１０    クロック抽出回路
１１、１２    変調部
１３、１４    ＦＩＦＯ
１５    予備系書き込みカウンタ
１６    現用系書き込みカウンタ
５４    予備系ＭＯＤ部
５５    現用系ＭＯＤ部
５６    インタフェース部
５７    スイッチ部
【図１】
2004266553.tif 000003
【図２】
2004266553.tif 000004
【図３】
2004266553.tif 000005
【図４】
2004266553.tif 000006