(57)【要約】【課題】複数のノードと複数のノード間スイッチで構成されるマルチノードシステムの保守作業を容易にする。【解決手段】リンク処理シーケンサ１１０は、診断プロセッサ３０からリンク処理開始の指示を受け、「リンク処理開始」特殊コードを生成し、セレクタ６１１からエンコーダ６１２とパラレル→シリアル変換回路６１３を介してＸＳＷに送信する。リンク処理シーケンサ２１０は、シリアル→パラレル変換回路７１１からデコーダ７１２を介して「リンク処理開始」特殊コードを受信すると、「リンク処理開始受信」特殊コードを生成し、セレクタ７１４からエンコーダ７１５とパラレル→シリアル変換回路７１６を介してノードに送信する。リンク処理シーケンサ１１０は、シリアル→パラレル変換回路６１４からデコーダ６１５を介して「リンク処理開始受信」特殊コードを受信すると、リンク確立状態とする。【選択図】　　　図１
2004056341.tif 000002
【特許請求の範囲】
【請求項１】
複数のノードと複数のノード間スイッチを含むマルチノードコンピュータシステムであって、
前記ノードおよび前記ノード間スイッチは、
ノード間スイッチと各ノード間の接続ケーブルを複数のグループに分割し分割された単位ごとに各ノードとノード間スイッチの論理的な接続を制御する接続制御部を備え、
前記接続制御部は、
各ノードとノード間スイッチの論理的な接続を確立する際に前記グループごとにユニークな制御コードを生成する手段と、
前記制御コードを受信した際にみずからのグループに対応する制御コードであるか否かをチェックする手段と、を有する、
ことを特徴とするマルチノードコンピュータシステム。
【請求項２】
各ノードが複数のノード間スイッチのそれぞれと接続し診断プロセッサからの指示によりリンク処理を開始するマルチノードコンピュータシステムであって、
前記ノードは、
各ノード間スイッチ対応に、
前記診断プロセッサからの指示によりユニークな第１制御コードを生成して前記ノード間スイッチに送信する第１制御コード生成手段と、
前記ノード間スイッチから受信した第２制御コードが期待値と同一であるかをチェックする第２制御コードチェック手段と、
前記第２制御コードチェック手段のチェック結果が正常であれば前記ノード間スイッチとの間のリンク処理が正常終了したと判断してデータの送受信を可能とする手段と、を備え、
前記ノード間スイッチは、
各ノード対応に、
前記ノードから受信した前記第１制御コードが期待値と同一であるかをチェックする第１制御コードチェック手段と、
前記第１制御コードチェック手段のチェック結果が正常であればユニークな第２制御コードを生成して前記ノードに送信する第２制御コード生成手段と、を備える、
ことを特徴とするマルチノードコンピュータシステム。
【請求項３】
第１制御コードチェック手段あるいは前記第２制御コードチェック手段でのチェック結果が異常の場合に、エラーを表示するエラー表示手段を有することを特徴とする請求項２記載のマルチノードコンピュータシステム。
【請求項４】
第１制御コードチェック手段あるいは前記第２制御コードチェック手段でのチェック結果が異常の場合に、エラーを前記診断プロセッサに通知するエラー通知手段を有することを特徴とする請求項２記載のマルチノードコンピュータシステム。
【請求項５】
複数のノードと複数のノード間スイッチを含むマルチノードコンピュータシステムのリンク処理方法であって、
前記ノードは、
対応するノード間スイッチ毎に、
ユニークな「リンク処理開始」特殊コードを生成し、
生成した「リンク処理開始」特殊コードを対応するノード間スイッチに送信し、前記ノード間スイッチは、
対応するするノード毎に、
ノードから前記「リンク処理開始」特殊コードを受信し、
受信した前記「リンク処理開始」特殊コードをチェックし、
チェック結果が正常であればユニークな「リンク処理開始受信」特殊コードを生成し、
生成した「リンク処理開始受信」特殊コードを対応するノードに送信し、
前記ノードは、
対応するノード間スイッチ毎に、
ノード間スイッチから前記「リンク処理開始受信」特殊コードを受信し、
受信した前記「リンク処理開始受信」特殊コードをチェックし、
チェック結果が正常であればノードと対応するノード間スイッチとの間でリンク確立状態とする、
ことを特徴とするリンク処理方法。
【請求項６】
前記特殊コードをチェックした結果が異常の場合に、エラー表示することを特徴とする請求項５記載のリンク処理方法。
【請求項７】
前記ノードは前記ノードの診断を行う診断プロセッサからの指示により「リンク処理開始」特殊コードのを生成を開始することを特徴とする請求項５記載のリンク処理方法。
【請求項８】
前記特殊コードをチェックした結果が異常の場合に、エラーを前記診断プロセッサに通知することを特徴とする請求項７記載のリンク処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複数のノードと複数のノード間スイッチとを接続するマルチノードコンピュータシステムおよびリンク処理方法に関し、特にノードとノード間スイッチとの論理的接続をチェックするマルチノードコンピュータシステムおよびリンク処理方法に関する。
【０００２】
【従来の技術】
図７は、マルチノードコンピュータシステムの一例を示すものである。
【０００３】
図７を参照すると、ノード６０〜ノード６ｍまでのプロセッサノードは、それぞれＣＰＵ６０１やＭＭＵ６０２を備えた単独でも機能するコンピュータシステムである。
【０００４】
各ノードはＲＮＷ６０３（Ｒｅｍｏｔｅ　ｎｏｄｅ　ＮｅｔＷｏｒｋ　ユニット）を備えており、複数バイト幅でＸＳＷ（ノード間データ転送用クロスバスイッチ。単に、ノード間スイッチとも称する）を介してノード間のデータ通信を行うことができる。
【０００５】
各ＸＳＷ（ＸＳＷ７０〜ＸＳＷ７ｎ）はバイト単位に構成されており、各ＸＳＷは各ノードの同一バイト位置のデータをそれぞれ交換する。バイト単位でのＸＳＷ構成は、接続するノード数を柔軟に変更できるようにするためである。
【０００６】
図８に、各ノードのＲＮＷとＸＳＷのインターフェースについて概略を示す。
【０００７】
図８を参照すると、ノード間インターフェース信号は多バイトで構成されており、ノード数が多くなるに従いその総信号線数は膨大なものになる。このため、ノード間通信データはバイト単位にパラレル→シリアル変換を行ってノードから送信し、ＸＳＷはシリアル→パラレル変換を行ってクロスバスイッチ（Ｘｂａｒ）に入力してデータ交換を行う。ＸＳＷからの出力データも同様にパラレル→シリアル変換を行って各ノードに送信され、ノード側では受信データをシリアル→パラレル変換してＭＭＵ６０２への転送を行う。
【０００８】
図９（ａ）は、ノード側シリアル←→パラレル変換部分の詳細である。　図９（ｂ）は、ＸＳＷ側シリアル←→パラレル変換部分の詳細である。
【０００９】
図９を参照すると、それぞれ、各バイトごとに図のようなエンコーダ／デコーダ／リンク処理シーケンサを備える。各ノードは初期化時にＸＳＷとの論理的な接続を確立する、「リンク処理」を行う。リンク処理によりリンク状態が確立するまでは、ノード／ＸＳＷとも受信データを無視する。これにより、初期化が完了する前の不正なデータの交換を抑止するものである。
【００１０】
リンク処理の手順は、以下のように行われる。
（１）ノード側の各バイトのリンク処理シーケンサ６１０に対し、診断プロセッサ８０からリンク処理開始が指示される。
（２）リンク処理シーケンサ６１０は、エンコーダ６１２に対し「リンク処理開始」の特殊コードを入力し、これがパラレル→シリアル変換されてＸＳＷに到達する。
（３）ＸＳＷ側リンク処理シーケンサ７１０ではデコーダ７１２出力を監視しており、リンク未確立状態でリンク処理開始の特殊コードを受信すると、エンコーダ７１５に「リンク処理開始受信」の特殊コードを送出し、これがノード側で受信される。
（４）ノード側リンク処理シーケンサ６１０も、デコーダ６１５出力を監視しており、リンク処理開始後にＸＳＷからの「リンク処理開始受信」特殊コードを検出することにより、リンク確立状態とし、受信データのＭＭＵ６０２への転送を許可するようになる。
【００１１】
上述のように、リンク処理を確立した後、各ノード間のデータ交換が行えるようになる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術では、ＸＳＷをバイト単位で構成したことにより、次のような保守性に関する問題点が生じている。
【００１３】
すなわち、各ノードとＸＳＷ間の接続ケーブルの誤接続によるデータ破壊が生じた場合に、この誤接続したケーブルの特定が困難となることである。
【００１４】
本発明の目的は、上記の問題点を解決し、各ノードとＸＳＷ間の論理的接続をチェックして誤接続したケーブルの特定ができるマルチノードコンピュータシステムおよびリンク処理方法を提供することにある。
【００１５】
【課題を解決するための手段】
本願第１の発明のマルチノードコンピュータシステムは、複数のノードと複数のノード間スイッチを含むマルチノードコンピュータシステムであって、前記ノードおよび前記ノード間スイッチは、ノード間スイッチと各ノード間の接続ケーブルを複数のグループに分割し分割された単位ごとに各ノードとノード間スイッチの論理的な接続を制御する接続制御部を備え、前記接続制御部は、各ノードとノード間スイッチの論理的な接続を確立する際に前記グループごとにユニークな制御コードを生成する手段と、前記制御コードを受信した際にみずからのグループに対応する制御コードであるか否かをチェックする手段と、を有する。
【００１６】
本願第２の発明のマルチノードコンピュータシステムは、各ノードが複数のノード間スイッチのそれぞれと接続し診断プロセッサからの指示によりリンク処理を開始するマルチノードコンピュータシステムであって、前記ノードは、各ノード間スイッチ対応に、前記診断プロセッサからの指示によりユニークな第１制御コードを生成して前記ノード間スイッチに送信する第１制御コード生成手段と、前記ノード間スイッチから受信した第２制御コードが期待値と同一であるかをチェックする第２制御コードチェック手段と、前記第２制御コードチェック手段のチェック結果が正常であれば前記ノード間スイッチとの間のリンク処理が正常終了したと判断してデータの送受信を可能とする手段と、を備え、前記ノード間スイッチは、各ノード対応に、前記ノードから受信した前記第１制御コードが期待値と同一であるかをチェックする第１制御コードチェック手段と、前記第１制御コードチェック手段のチェック結果が正常であればユニークな第２制御コードを生成して前記ノードに送信する第２制御コード生成手段と、を備える。
【００１７】
本願第３の発明のマルチノードコンピュータシステムは、第２の発明において第１制御コードチェック手段あるいは前記第２制御コードチェック手段でのチェック結果が異常の場合に、エラーを表示するエラー表示手段を有する。
【００１８】
本願第４の発明のマルチノードコンピュータシステムは、第２の発明において第１制御コードチェック手段あるいは前記第２制御コードチェック手段でのチェック結果が異常の場合に、エラーを前記診断プロセッサに通知するエラー通知手段を有する。
【００１９】
本願第５の発明のリンク処理方法は、複数のノードと複数のノード間スイッチを含むマルチノードコンピュータシステムのリンク処理方法であって、前記ノードは、対応するノード間スイッチ毎に、ユニークな「リンク処理開始」特殊コードを生成し、生成した「リンク処理開始」特殊コードを対応するノード間スイッチに送信し、前記ノード間スイッチは、対応するするノード毎に、ノードから前記「リンク処理開始」特殊コードを受信し、受信した前記「リンク処理開始」特殊コードをチェックし、チェック結果が正常であればユニークな「リンク処理開始受信」特殊コードを生成し、生成した「リンク処理開始受信」特殊コードを対応するノードに送信し、前記ノードは、対応するノード間スイッチ毎に、ノード間スイッチから前記「リンク処理開始受信」特殊コードを受信し、受信した前記「リンク処理開始受信」特殊コードをチェックし、チェック結果が正常であればノードと対応するノード間スイッチとの間でリンク確立状態とする、ことを特徴とする。
【００２０】
本願第６の発明のリンク処理方法は、第５の発明において前記特殊コードをチェックした結果が異常の場合に、エラー表示することを特徴とする。
【００２１】
本願第７の発明のリンク処理方法は、第５の発明において前記ノードは前記ノードの診断を行う診断プロセッサからの指示により「リンク処理開始」特殊コードのを生成を開始することを特徴とする。
【００２２】
本願第８の発明のリンク処理方法は、第７の発明において前記特殊コードをチェックした結果が異常の場合に、エラーを前記診断プロセッサに通知することを特徴とする。
【００２３】
【発明の実施の形態】
本発明のマルチノードコンピュータシステムは、複数のノードと複数のノード間スイッチを含み、ノード間スイッチと各ノード間の接続ケーブルを複数のグループに分割し、分割された単位ごとに各ノードとノード間スイッチの論理的な接続を制御する接続制御部を有し、各ノードとノード間スイッチの論理的な接続を確立する際には各グループごとにユニークな制御コードを使用し、接続制御部は制御コードを受信した際にみずからのグループに対応する制御コードであるか否かをチェックする機能を有することを特徴とする。これにより、複数のノードとノード間スイッチ（ＸＳＷ）で構成されるマルチノードシステムの保守作業を容易にすることができる。
【００２４】
本発明に実施の形態の構成について、図面を参照して詳細に説明する。
図１は、パラレル→シリアル変換部とシリアル→パラレル変換部の構成を示す図である。
図２は、マルチノードコンピュータシステムの一例を示す図である。
図３〜図６は、ノードとＸＳＷのインターフェースを説明する図である。
【００２５】
先ず、図２〜図３を用いて、マルチノードコンピュータシステムにつて説明する。
【００２６】
図２を参照すると、マルチノードコンピュータシステムは、ノード１０〜ノード１ｍと、ＸＳＷ２０〜ＸＳＷ２ｎと、診断プロセッサ３０と、を備え、各ノード（ノード１０〜ノード１ｍ）はＸＳＷ２０〜ＸＳＷ２ｎとそれぞれ接続され、診断プロセッサ３０とも接続されている。
【００２７】
ノード１０〜ノード１ｍ（０番目のノード〜ｍ番目のノード）は、それぞれＣＰＵ６０１とＭＭＵ６０２とＲＮＷ１０３とを備えた単独でも機能するコンピュータシステムである。
【００２８】
ＸＳＷ２０〜ＸＳＷ２ｎ（０番目のＸＳＷ〜ｎ番目のＸＳＷ）は、それぞれノード間データ転送用クロスバスイッチであり、ノード間のデータ転送（スイッチング）を行う。
【００２９】
診断プロセッサ３０は、各ノードの診断を行うコンピュータシステムである。診断プロセッサ３０は、各ノードに対してＸＳＷとの間のリンク処理開始の指示を行う。
【００３０】
図３を参照すると、ノード１０を例にして、ノードとＸＳＷとのインタフェースが図示されている。ノード１０は各ＸＳＷ（ＸＳＷ２０〜ＸＳＷ２ｎ）と接続されている。ＸＳＷ２０にはノード１０，１１〜１ｍのバイト０が接続され、ＸＳＷ２１にはノード１０，１１〜１ｍのバイト１が接続され、・・・、ＸＳＷ２ｎにはノード１０，１１〜１ｍのバイトｎが接続され、それぞれデータ交換を行う。
【００３１】
ノード１０は、ＸＳＷ２０〜ＸＳＷ２ｎを介して他ノードとの間でデータ通信を行うために、パラレル→シリアル変換手段１０５とシリアル→パラレル変換手段１０８を有している。これらは、複数バイト幅（ＸＳＷの個数分のバイト数；各バイトの位置を各々０バイト目、…、ｎバイト目と称す）でインタフェースする。すなわち、０バイト目は０番目のＸＳＷと、ｎバイト目はｎ番目のＸＳＷとインタフェースをとる。
【００３２】
パラレル→シリアル変換手段１０５は、ＸＳＷの個数分のパラレル→シリアル変換部（パラレル→シリアル変換部１６００〜パラレル→シリアル変換部１６０ｎ。各々を０番目のパラレル→シリアル変換部、…、ｎ番目のパラレル→シリアル変換部と称す）を有し、各パラレル→シリアル変換部はバイト単位にパラレル→シリアル変換を行い対応するＸＳＷに送信する。
【００３３】
シリアル→パラレル変換手段１０８は、ＸＳＷの個数分のシリアル→パラレル変換部（シリアル→パラレル変換部１９００〜シリアル→パラレル変換部１９０ｎ。各々を０番目のシリアル→パラレル変換部、…、ｎ番目のシリアル→パラレル変換部と称す）を有し、各シリアル→パラレル変換部は対応するＸＳＷから受信してバイト単位にシリアル→パラレル変換を行い入力データバッファ６０７に送出する。
【００３４】
出力データバッファ６０４のデータは、順次バイト単位に、対応するパラレル→シリアル変換部に入力される。
【００３５】
入力データバッファ６０７には、順次バイト単位に、対応するシリアル→パラレル変換部からデータが格納される。
【００３６】
ＸＳＷ２０は、シリアル→パラレル変換手段２０２とパラレル→シリアル変換手段２０４とＸｂａｒ７０１とを有している。これらは、複数バイト幅（ノードの個数分のバイト数；各バイトの位置を各々０バイト目、…、ｍバイト目と称す）でインタフェースする。すなわち、０バイト目は０番目のノードと、ｍバイト目はｍ番目のノードとインタフェースをとる。
【００３７】
シリアル→パラレル変換手段２０２は、ノードの個数分のシリアル→パラレル変換部（シリアル→パラレル変換部２３００〜シリアル→パラレル変換部２３０ｍ。各々を０番目のシリアル→パラレル変換部、…、ｍ番目のシリアル→パラレル変換部と称す）を有し、各シリアル→パラレル変換部は対応するノードから受信してバイト単位にシリアル→パラレル変換を行いＸｂａｒ７０１に送出する。
【００３８】
パラレル→シリアル変換手段２０４は、ノードの個数分のパラレル→シリアル変換部（パラレル→シリアル変換部２５００〜パラレル→シリアル変換部２５０ｍ。各々を０番目のパラレル→シリアル変換部、…、ｍ番目のパラレル→シリアル変換部と称す）を有し、各パラレル→シリアル変換部はバイト単位にパラレル→シリアル変換を行い対応するノードに送信する。
【００３９】
Ｘｂａｒ７０１は、シリアル→パラレル変換部２３００〜シリアル→パラレル変換部２３０ｍから受け取ったデータをパラレル→シリアル変換部２５００〜パラレル→シリアル変換部２５０ｍに送出するためのスイッチングを行う。
【００４０】
図４〜図６を用いて、ノードとＸＳＷのインタフェースについてより具体的に示す。
【００４１】
図４〜図６は、ノード数とＸＳＷ数の関係で、ノード側のパラレル→シリアル変換部およびシリアル→パラレル変換部の個数、ＸＳＷ側のシリアル→パラレル変換部およびパラレル→シリアル変換部の個数、およびその間の結線がどのようになるかを示している。図４はノード数とＸＳＷ数が同じ場合、図５はノード数がＸＳＷ数より少ない場合、図６はノード数がＸＳＷ数より多い場合、である。
【００４２】
図４〜図６から解るように、０番目のＸＳＷであるＸＳＷ２０には各ノードの０バイト目（０番目のパラレル→シリアル変換部と０番目のシリアル→パラレル変換部）が結線され、ｎ番目のＸＳＷであるＸＳＷ２ｎには各ノードのｎバイト目（ｎ番目のパラレル→シリアル変換部とｎ番目のシリアル→パラレル変換部）が結線されている。
【００４３】
本発明では、分割された単位ごとにリンク処理を行い、各ノードとノード間スイッチの論理的な接続を制御するが、図３において、例えば、パラレル→シリアル変換部１６００，結線５０００，シリアル→パラレル変換部２３００，パラレル→シリアル変換部２５００，結線５００１，シリアル→パラレル変換部１９００が一つの分割された単位を形成する。これは０バイト目の要素で構成される分割された単位であるが、１バイト目の要素で構成される分割された単位、…、ｎバイト目の要素で構成される分割された単位、すなわち、１つのノードにｎ個の分割された単位（ｎ個のグループ）が存在し、システム全体でｎＸｍ個の分割された単位（ｎＸｍ個のグループ）が存在する。
【００４４】
次に、図１を用いて、パラレル→シリアル変換部とシリアル→パラレル変換部の詳細について説明する。
【００４５】
図１（ａ）はノード側シリアル←→パラレル変換部の構成、図１（ｂ）はＸＳＷ側シリアル←→パラレル変換部の構成、を示す図である。図１（ａ）のノード側シリアル←→パラレル変換部は、例えば０番目のシリアル←→パラレル変換部であれば、図３のパラレル→シリアル変換部１６００とシリアル→パラレル変換部１９００とを合体させたものに対応する。同様に、図１（ｂ）のＸＳＷ側シリアル←→パラレル変換部は、例えば０番目のシリアル←→パラレル変換部であれば、図３のシリアル→パラレル変換部２３００とパラレル→シリアル変換部２５００とを合体させたものに対応する。これらのシリアル←→パラレル変換部は各バイト毎に存在する。
【００４６】
図１（ａ）を参照すると、ノード側シリアル←→パラレル変換部は、リンク処理シーケンサ１１０と、セレクタ６１１と、エンコーダ６１２と、パラレル→シリアル変換回路６１３と、シリアル→パラレル変換回路６１４と、デコーダ６１５と、ＡＮＤゲート６１６と、を備えている。
【００４７】
セレクタ６１１は、リンク処理シーケンサ１１０からの特殊コードあるいは出力データバッファ６０４からの送信データのいずれかを選択してエンコーダ６１２に出力する。すなわち、セレクタ６１１は、リンク確立前はリンク処理シーケンサ１１０からの特殊コードを、リンク確立後は出力データバッファ６０４からの送信データを、出力する。
【００４８】
エンコーダ６１２は、セレクタ６１１から入力されたデータに対して、パラレル→シリアル変換のための前処理を行う。
【００４９】
パラレル→シリアル変換回路６１３は、データのパラレル→シリアル変換を行い、シリアルデータとしてＸＳＷ側に送信する。
【００５０】
シリアル→パラレル変換回路６１４は、ＸＳＷ側から受信したシリアルデータをシリアル→パラレル変換し、デコーダ６１５に出力する。ＸＳＷ側からのデータはＸＳＷ側からの特殊コードあるいは受信データのいずれかである。
【００５１】
デコーダ６１５は、シリアル→パラレル変換の後処理を行い、データをＡＮＤゲート６１６とリンク処理シーケンサ１１０に出力する。
【００５２】
ＡＮＤゲート６１６は、デコーダ６１５が出力した受信データを入力データバッファ６０７に送出する。すなわち、ＡＮＤゲート６１６は、リンク確立前は何も出力せず、リンク確立後はＸＳＷ側からの受信データを入力データバッファ６０７に送出する。
【００５３】
リンク処理シーケンサ１１０は、診断プロセッサ３０からの指示によりリンク処理を開始する。リンク処理シーケンサ１１０のリンクコード生成手段は、ユニークな「リンク処理開始」特殊コードを生成してセレクタ６１１に出力する。リンクコード生成手段は、リンク処理シーケンサ１１０が存在する変換部がどのバイト位置に対応するか（何番目の変換部か）により、生成する「リンク処理開始」特殊コードの値を異にする。リンク処理シーケンサ１１０のリンクコードチェック手段は、受信した「リンク処理開始受信」特殊コードが、自身のバイト位置に対応したもの（期待値）であるかをチェックし、自身のバイト位置に対応するコードではなかった場合にエラー信号を出力する。受信した「リンク処理開始受信」コードにエラーを検出しなかった場合には、リンク確立状態とする。リンク処理シーケンサ１１０は、リンク確立前はセレクタ６１１がリンク処理シーケンサ１１０からの特殊コードを出力しＡＮＤゲート６１６が何も出力しないように、リンク確立後はセレクタ６１１が出力データバッファ６０４からの送信データを出力しＡＮＤゲート６１６が受信データを出力するように、セレクタ６１１とＡＮＤゲート６１６を制御する。なお、リンク処理シーケンサ１１０のリンクコードチェック手段が受信した特殊コードのチェックでエラー信号を出力した場合、表示手段（図示せず）がエラー表示を行う。また、リンクコードチェック手段がエラーを検出した場合にエラー情報（エラーとなった特殊コード等）を診断プロセッサ３０に出力するようにしてもよい。
【００５４】
図１（ｂ）を参照すると、ＸＳＷ側シリアル←→パラレル変換部は、リンク処理シーケンサ２１０と、シリアル→パラレル変換回路７１１と、デコーダ７１２と、ＡＮＤゲート７１３と、セレクタ７１４と、エンコーダ７１５と、パラレル→シリアル変換回路７１６と、を備えている。
【００５５】
シリアル→パラレル変換回路７１１は、ノード側からのシリアルデータをシリアル→パラレル変換し、デコーダ７１２に出力する。ノード側からのデータは特殊コードあるいは受信データのいずれかである。
【００５６】
デコーダ７１２は、シリアル→パラレル変換の後処理を行い、データをＡＮＤゲート７１３とリンク処理シーケンサ２１０に出力する。
【００５７】
ＡＮＤゲート７１３は、デコーダ７１２が出力した受信データをＸｂａｒ７０１に送出する。すなわち、ＡＮＤゲート７１３は、リンク確立前は何も出力せず、リンク確立後はノード側からの受信データをＸｂａｒ７０１に出力する。
【００５８】
セレクタ７１４は、リンク処理シーケンサ２１０からの特殊コードあるいはＸｂａｒ７０１からの送信データのいずれかを選択してエンコーダ７１５に出力する。すなわち、セレクタ７１４は、リンク確立前はリンク処理シーケンサ２１０からの特殊コードを、リンク確立後はＸｂａｒ７０１からの送信データを、出力する。
【００５９】
エンコーダ７１５は、セレクタ７１４から入力されたデータに対して、パラレル→シリアル変換のための前処理を行う。
【００６０】
パラレル→シリアル変換回路７１６は、データのパラレル→シリアル変換を行い、シリアルデータとしてノード側に送信する。
【００６１】
リンク処理シーケンサ２１０は、リンク処理を行う。リンク処理シーケンサ２１０のリンクコードチェック手段は、受信した（デコーダ７１２から入力された）「リンク処理開始」特殊コードが、自身のバイト位置に対応したもの（期待値）であるかをチェックし、自身のバイト位置に対応するコードではなかった場合にエラー信号を出力する。受信した「リンク処理開始」コードにエラーを検出しなかった場合には、リンク処理シーケンサ２１０のリンクコード生成手段は、ユニークな「リンク処理開始受信」特殊コードを生成してセレクタ７１４に出力する。リンクコード生成手段は、リンク処理シーケンサ２１０が存在する変換部がどのバイト位置に対応するか（何番目の変換部か）により、生成する「リンク処理開始受信」特殊コードの値を異にする。リンク処理シーケンサ２１０は、リンク確立前はセレクタ７１４がリンク処理シーケンサ２１０からの特殊コードを出力しＡＮＤゲート７１３が何も出力しないように、リンク確立後はセレクタ７１４がＸｂａｒ７０１からの送信データを出力しＡＮＤゲート７１３が受信データを出力するように、セレクタ７１４とＡＮＤゲート７１３を制御する。なお、リンク処理シーケンサ２１０のリンクコードチェック手段が受信した特殊コードのチェックでエラー信号を出力した場合、表示手段（図示せず）がエラー表示を行う。また、リンクコードチェック手段がエラーを検出した場合にエラー情報（エラーとなった特殊コード等）をノード側に送信し、受信したノード側が診断プロセッサ３０に出力するようにしてもよい。
【００６２】
なお、リンク処理シーケンサ１１０，２１０のリンクコード生成手段が生成する特殊コードは、通常のデータを表すコード領域以外のコード領域を使用して表される。また、生成する特殊コードは、バイト位置毎に異なった値であるが、全ノードを通してもユニークな値と成っている。
【００６３】
また、リンクコード生成手段が生成する特殊コードの値は、予めリンクコード生成手段の中に作り込んでいてもよいし、診断プロセッサ３０からリンクコード生成手段に対して指示するようにしてもよい。リンクコードチェック手段がチェックに使用する期待値は、予めリンクコードチェック手段の中に作り込んでいてもよいし、診断プロセッサ３０からリンクコードチェック手段に対して指示するようにしてもよい。
【００６４】
次に、本発明の実施の形態の動作について、図面を参照して説明する。
【００６５】
先ず、図２〜図３を用いて全体の概略動作を説明する。
【００６６】
各ノード（ノード１０〜ノード１ｍ）は、診断プロセッサ３０からの指示により、ＸＳＷとの間の接続状態を確認するために、ＸＳＷ２０〜ＸＳＷ２ｎのそれぞれとリンク処理を行う。各ノードとＸＳＷとの間のリンク処理が正常に終了した後に、各ノードはＸＳＷを介して他のノードとの間でデータの送受信を行う。
【００６７】
次に、図１を用いて、分割された単位毎に行うリンク処理の流れについて詳細に説明する。
（１）ノード側の各リンク処理シーケンサ１１０に対し、診断プロセッサ３０からリンク処理開始が指示される。
（２）リンク処理シーケンサ１１０は「リンク処理開始」特殊コードを生成してセレクタ６１１に入力する。「リンク処理開始」特殊コードは、各バイト位置毎にユニークな値で生成される。
（３）「リンク処理開始」特殊コードは、セレクタ６１１からエンコーダ６１２とパラレル→シリアル変換回路６１３を経由してパラレル→シリアル変換され、ＸＳＷ側に送信される。
（４）ＸＳＷ側のリンク処理シーケンサ２１０ではデコーダ７１２の出力を監視しており、リンク未確立状態で「リンク処理開始」特殊コードを受信すると、まず「リンク処理開始」特殊コードが自身のバイト位置に対応するものかどうかをチェックする。自身のバイト位置に対応するコードではない場合には、エラーとする。
（５）「リンク処理開始」特殊コードがエラーでない場合、リンク処理シーケンサ２１０は、「リンク処理開始受信」特殊コードを生成してセレクタ７１４に入力する。「リンク処理開始受信」特殊コードは、各バイト位置毎にユニークな値で生成される。
（６）「リンク処理開始受信」特殊コードは、セレクタ７１４からエンコーダ７１５とパラレル→シリアル変換回路７１６を経由してパラレル→シリアル変換されてノード側に送信される。
（７）ノード側のリンク処理シーケンサ１１０も、デコーダ６１５出力を監視しており、リンク処理開始後にＸＳＷからの「リンク処理開始受信」特殊コードを検出することにより、リンク確立状態とし、入力データバッファ６０７を経由してＭＭＵ６０２への受信データの転送を許可するようになる。ただし、受信した「リンク処理開始受信」特殊コードが自身のバイト位置に対応するものとは異なる場合、エラーとする。
【００６８】
このように、分割された単位ごとに、リンク処理を行い、各ノードとノード間スイッチの論理的な接続を制御しているので、誤接続したケーブルの特定ができ、マルチノードシステムの保守作業を容易にすることができる。
【００６９】
上述した実施の形態では、ノードとノード間スイッチの間のインタフェースをバイト単位で行っているが、他の実施の形態として、ノードとノード間スイッチの間のインタフェースをワード単位で行ってもよい。
【００７０】
【発明の効果】
第１の効果は、実運用に入る前にデータ化け可能性を検出できることである。その理由は、ノード間接続ケーブルの誤接続があった場合、リンク処理シーケンス中にエラーを検出する手段を設けたからである。
【００７１】
第２の効果は、ケーブル誤接続位置が明確に指示されることである。その理由は、各バイト位置のリンク処理シーケンサそれぞれが異なるコード値を生成し、それぞれチェックを行いエラーを報告する手段を設けたからである。このケーブル誤接続確認は、システムの設置・調整時だけではなく、障害復旧や保守作業でケーブルの挿抜が行われた後にも有効である。
【図面の簡単な説明】
【図１】パラレル→シリアル変換部とシリアル→パラレル変換部の構成（ａ）ノード側（ｂ）ＸＳＷ側を示す図
【図２】マルチノードコンピュータシステムの一例を示す図
【図３】ノードとＸＳＷのインターフェースを説明する図
【図４】ノードとＸＳＷのインターフェースを説明する図
【図５】ノードとＸＳＷのインターフェースを説明する図
【図６】ノードとＸＳＷのインターフェースを説明する図
【図７】従来例を説明する図
【図８】従来例を説明する図
【図９】従来例を説明する図
【符号の説明】
１０　　ノード
１ｍ　　ノード
２０　　ＸＳＷ
２ｎ　　ＸＳＷ
３０　　診断プロセッサ
６０　　ノード
６ｍ　　ノード
７０　　ＸＳＷ
７ｎ　　ＸＳＷ
８０　　診断プロセッサ
１０３　　ＲＮＷ
１０５　　パラレル→シリアル変換手段
１０８　　シリアル→パラレル変換手段
１１０　　リンク処理シーケンサ
２０２　　シリアル→パラレル変換手段
２０４　　パラレル→シリアル変換手段
２１０　　リンク処理シーケンサ
６０１　　ＣＰＵ
６０２　　ＭＭＵ
６０３　　ＲＮＷ
６０４　　出力データバッファ
６０７　　入力データバッファ
６１０　　リンク処理シーケンサ
６１１　　セレクタ
６１２　　エンコーダ
６１３　　パラレル→シリアル変換回路
６１４　　シリアル→パラレル変換回路
６１５　　デコーダ
６１６　　ＡＮＤゲート
７０１　　Ｘｂａｒ
７１０　　リンク処理シーケンサ
７１１　　シリアル→パラレル変換回路
７１２　　デコーダ
７１３　　ＡＮＤゲート
７１４　　セレクタ
７１５　　エンコーダ
７１６　　パラレル→シリアル変換回路
１６００　　パラレル→シリアル変換部
１６０ｎ　　パラレル→シリアル変換部
１９００　　シリアル→パラレル変換部
１９０ｎ　　シリアル→パラレル変換部
２３００　　シリアル→パラレル変換部
２３０ｍ　　シリアル→パラレル変換部
２５００　　パラレル→シリアル変換部
２５０ｍ　　パラレル→シリアル変換部
５０００　　結線
５００１　　結線
【図１】
2004056341.tif 000003
【図２】
2004056341.tif 000004
【図３】
2004056341.tif 000005
【図４】
2004056341.tif 000006
【図５】
2004056341.tif 000007
【図６】
2004056341.tif 000008
【図７】
2004056341.tif 000009
【図８】
2004056341.tif 000010
【図９】
2004056341.tif 000011