(57)【要約】【課題】ＡｕとＡｇとによる単一膜を用いることにより、それぞれの単一金属膜のもつ固有の物性を最大限に引き出し、均質かつ安定な組成を有し、加工性に優れた合金材料を提供するとともに、このような合金材料を用いた半導体チップ及びその製造方法を提供することを目的とする。【解決手段】Ａｕを主成分とし、Ａｇを３ｗｔ％以上４０ｗｔ％以下の範囲で含有してなる半導体用合金材料、半導体基板上に上記合金材料による金属膜が形成されてなる半導体チップ、半導体基板上に上記合金材料を用いて金属膜を形成する半導体チップの製造方法。【選択図】  図１
2004179327.tif 000002
【特許請求の範囲】
【請求項１】
Ａｕを主成分とし、Ａｇを３ｗｔ％以上４０ｗｔ％以下の範囲で含有することを特徴とする半導体用合金材料。
【請求項２】
Ａｕ及びＡｇが３Ｎ以上の純度である請求項１に記載の合金材料。
【請求項３】
合金材料が、スパッタリングターゲット材料、蒸着用材料及びボンディング用ワイヤー材料の形態である請求項１又は２に記載の合金材料。
【請求項４】
半導体基板上に請求項１又は２に記載の合金材料による金属膜が形成されてなることを特徴とする半導体チップ。
【請求項５】
金属膜が、５０ｎｍ以上１０００ｎｍ以下の範囲の膜厚である請求項４に記載の半導体チップ
【請求項６】
金属膜が、配線、電極、バンプ、遮光膜として形成されてなる請求項４又は５に記載の半導体チップ。
【請求項７】
金属膜がＡｇペーストを介して形成されてなる請求項４〜６のいずれか１つに記載の半導体チップ。
【請求項８】
半導体基板上に、請求項１又は２の合金材料を用いて金属膜を形成することを特徴とする半導体チップの製造方法。
【請求項９】
合金材料を、スパッタリング法又は蒸着により金属膜とする請求項８に記載の方法。
【請求項１０】
金属膜を形成した後、３００℃以上５２０℃以下の温度範囲により加熱処理する請求項８又は９に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体用合金材料、該合金材料を用いた半導体チップ及びその製造方法に関し、より詳細には、ＡｕＡｇ合金材料及びこの合金材料を用いて性能を安定させた半導体チップ及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
従来、半導体装置作製用の金属材料として、ＡｕやＡｇが、それぞれ、使用目的に応じて単層で使用されていた。
一般に、Ａｕは、大気中では安定で、展延性に富む金属材料であり、加熱をしても他の材料や雰囲気中の成分と反応を起こさず、清浄な金属表面を維持できるため、また、Ａｇは安価で、低抵抗であるため、半導体用金属材料として多用されている。
しかし、Ａｕ膜をＳｉ層上に直接被覆させた場合、その後の加熱処理により、ＳｉがＡｕ中に拡散し、Ａｕ膜の組成が安定せず、被膜の物性を劣化させる恐れがある。
また、Ａｇは単一金属膜として用いた場合、硫化しやすく自己焼鈍により再結晶し、軟化する。
【０００３】
このようなことから、例えば、Ａｕ及びＡｇ含有合金材料として、Ａｇを主成分とし、Ａｕを０．１ｗｔ％〜１０ｗｔ％含有し、かつＣｕ、Ａｌ、Ｔｉ等の元素の少なくとも１種類をそれぞれ０．１ｗｔ％以上５ｗｔ％以下で含有する合金材料が、電子部品、電子機器、電子光学部品等へ使用されることが提案されている（例えば、特許文献１）。このような合金材料、つまり、Ａｕ及びＡｇにＣｕ、Ａｌ、Ｔｉ等が含有された合金材料は、素材の安定性及び加工性等を向上させ、配線の低抵抗率化を図るために用いられている。
また、例えば、スパッタリング法で使用されるターゲット材として、単一金属のＡｕとＡｇとをモザイク状に加工したものを用いて、スパッタリング法により、ＡｕとＡｇとの合金層を形成する方法、単一金属のＡｕとＡｇとを、別々のターゲット材料として用いて、Ａｕ膜とＡｇ膜との多層膜を形成し、その後、両者を拡散させてＡｕとＡｇとの合金層を形成する方法がある。
【０００４】
しかし、これらのターゲットを用いて合金層を形成すると、得られる合金層が均質にならず、合金層の組成の安定性が悪くなるという問題がある。さらに、多層膜の形成後の拡散による方法では、工程数が増加して煩雑になるばかりでなく、拡散による均質化に限界があり、やはり合金層を均質に形成することが困難であった。
つまり、ＡｕとＡｇとの短所を補いつつ、両者の長所を最大限に引き出すものとして、半導体用途にＡｕとＡｇとの合金による単一膜が使用されていないのが現状である。
【０００５】
本発明は、上記課題に鑑みなされたものであり、ＡｕとＡｇとの合金による単一膜を用いることにより、それぞれの単一金属膜のもつ固有の物性を最大限に引き出し、均質かつ安定な組成を有し、加工性に優れた合金材料を提供するとともに、このような合金材料を用いた半導体チップ及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明によれば、Ａｕを主成分とし、Ａｇを３ｗｔ％以上４０ｗｔ％以下の範囲で含有してなる半導体用合金材料が提供される。
また、本発明によれば、半導体基板上に上記合金材料による金属膜が形成されてなる半導体チップが提供される。
さらに、本発明によれば、半導体基板上に、上記合金材料を用いて金属膜を形成する半導体チップの製造方法が提供される。
【０００７】
【発明の実施の形態】
本発明の半導体用合金材料は、Ａｕを主成分とし、Ａｇを３ｗｔ％以上４０ｗｔ％以下の範囲で含有してなる。ここで、半導体用とは、半導体デバイスや半導体チップ等の半導体装置を構成するために用いられる合金材料、半導体装置の製造プロセスにおいて使用される合金材料を意味する。また、合金材料とは、ＡｕとＡｇとが均一に溶けあっているもの、あるいはＡｕとＡｇとの一様な結晶相で、ＡｕとＡｇとが無秩序に格子点を占めているもの等、いわゆる固溶体、共晶合金のいずれであってもよいが、固溶体、特に完全固溶体であることが適当である。
【０００８】
半導体用合金材料を構成するＡｇは、５ｗｔ％以上、１０ｗｔ％以上、１５ｗｔ％以上、２０ｗｔ％以上のものが好ましい。また、３５ｗｔ％以下、３０ｗｔ％以下、２５ｗｔ％以下のものが好ましい。なかでも、１０ｗｔ％以上、かつ３０ｗｔ％以下のものがより好ましい。ただし、Ａｇの割合が小さく、ＡｕＡｇ合金をシリコン基板上に直接薄膜として形成する場合には、シリコンの拡散を抑制する効果が小さくなるために、Ａｇは、１０ｗｔ％以上がより好ましく、硫化による影響及び接触抵抗の増大による電気的特性のシフトを抑制するため、３０ｗｔ％以下であることがより好ましい。
また、Ａｕ及びＡｇは、使用目的にもよるが、例えば、半導体チップに適用する場合に、リーク電流等の電気的な特性を損なわず、半導体チップの信頼性等を確保するために、それぞれ３Ｎ（９９．９％）以上の純度を有し、４Ｎ以上、さらに５Ｎ以上のものが好ましい。
【０００９】
本発明の半導体用合金材料は、当該分野で公知の方法、例えば、ＡｕとＡｇとのインゴットを高周波溶解により溶解して合金とする方法、Ａｕ粉とＡｇ粉とを混ぜ合わせ、焼結して合金とする方法などにより製造することができる。
これにより、Ａｕの単体において生じた種々の問題、例えば、Ｓｉ層上に直接成膜した場合の下地Ｓｉの拡散を大幅に低減することができ、Ｓｉ拡散のない安定した被膜組成を維持することができ、耐候性及び金属強度を向上させることができる。
【００１０】
本発明の半導体用合金材料は、種々の用途に使用することができる。例えば、電子機器、電子部品、電子光学部品、具体的には配線、電極、バンプ、遮光膜、金属ペーストを介した接点又はワイヤー等を含む半導体デバイス又は半導体チップ（光送信用ユニット、リモコン用受光ユニット、ＰＣ・ＧＰ用ユニット、ＤＲＡＭ、フラッシュメモリ、ＣＰＵ、ＭＰＵ、ＡＳＩＣ、ＬＳＩ、ＴＦＴ、半導体レーザ、太陽電池、発光素子、ＣＣＤ、サイリスタ、フォトダイオード、フォトトランジスタ、パワートランジスタ等）、液晶表示パネル（フラットパネルディスプレイ、反射型及び透過型液晶表示パネル等）等が挙げられる。代表的には、スパッタリングターゲット材料、蒸着用材料又はボンディング用ワイヤー材料の形態で使用することができる。
【００１１】
特に、上記機器及び部品に用いる場合には、金属材料の膜厚は特に限定されるものではないが、例えば、合金膜の応力を考慮して、５０ｎｍ以上１０００ｎｍ以下の範囲の膜厚で使用することが好ましい。つまり、応力が大きくなると、ウエハテスト時等のプローブ（測定針）が適切に接触できない等の製造上の不具合を生ずることがあるからである。しかし、ウエハテスト等が必要でない場合又はこの後に施されるバンプやメッキ処理等に用いられる場合には、合金膜の厚みは自由に設定することができる。
【００１２】
本発明の半導体用合金材料は、半導体基板上に種々の方法により金属膜として形成して用いることができる。例えば、スパッタリング法、蒸着法、メッキ法、ボンディング法等の既存の半導体プロセス等に柔軟かつ幅広く対応することができる。
具体的には、蒸着法では、例えば、１ｍｍφの線径を有するＡｕＡｇ合金線としてルツボに設置し、３×１０−６Ｔｏｒｒ程度の真空度を維持して加熱することにより均質な組成のＡｕＡｇ合金膜を形成することができる。メッキ法では、例えば、アルカリシアン溶のＡｕＡｇ合金メッキ溶を用い、２５℃程度の溶温にて０．５Ａ／ｄｍ２程度の電流密度でメッキを施すことによりＡｕＡｇ合金膜を析出させることができる。ボンディングワイヤー法では、溶解鋳造法によりＡｕＡｇ合金のインゴットを作製し、押し出し、伸線を繰り返すことにより最終的に線径２０〜３０μｍ程度の細線を形成し、具体的には、半導体チップ上の電極とリードフレーム上の外部電極との接続用ボンディングワイヤー用合金線を形成し、使用することができる。また、ＡｕＡｇ合金材料を、配線、電極、バンプ材料等としてパターンニングして用いる場合には、リフトオフ法による加工のほか、ＡｕＡｇ合金材料の組成比に応じて、ヨウ化カリウム水溶液又はヨウ化カリウム水溶液とリン酸系エッチングとの混合液等により、容易にエッチング加工を行うことができる。ＡｕＡｇ合金を適当な位置に、適当な大きさ等で加工することにより、配線、電極、バンプ、遮光膜、接点等の２種以上、例えば、配線と電極、遮光膜と電極、バンプと電極、配線と接点等を、同一工程で形成することが可能である。
なお、本発明の半導体用合金材料は、スパッタリング法、蒸着法等のどのような方法で使用した場合でも、得られた合金材料はほぼ同一の抵抗値、応力、伸び率、強度等を示し、簡易かつ確実に成膜することが可能である。
【００１３】
本発明においては、ＡｕＡｇ合金材料による金属膜を、例えば、半導体チップ、半導体基板、半導体層（例えば、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ等の化合物半導体）等の上に形成した後、３００℃以上５２０℃以下の温度範囲により加熱処理することが好ましい。これにより、半導体層（例えば、シリコン等）との安定したコンタクトを確保することができる。例えば、半導体基板表側電極としての代表金属であるＡｌ又はＡｌＳｉ合金が使用され、裏面電極としてＡｕＡｇ合金を使用した場合に、Ａｌスパイク（Ａｌが半導体基板中へ入り込む現象）や、コンタクトにおける抵抗の増大等を防止することができる。
【００１４】
なかでも、シリコン層上にＡｕＡｇ合金を形成する場合には、Ａｕ−Ａｇ−Ｓｉの共晶を抑制し、半導体チップ等の特性を劣化させないように、３００℃〜４７０℃の温度範囲により加熱処理することが好ましい。このような温度範囲では、下地ＳｉのＡｕＡｇ合金への這い上がり、下地ＳｉとＡｕＡｇとの合金化反応、ＡｕＡｇ合金の最表面における酸化物の生成等を抑制することができ、つまり、加熱処理後においてもＡｕＡｇ合金膜の均一な組成が変化せず、熱に対して安定な組成となり、ＡｕＡｇ合金膜をより薄膜で使用することができる。さらに、これにより、チップダイボンドやワイヤーボンド時の接続面の接着強度を向上させることができるとともに、金属ペーストとの相性が良好となり、信頼性の高い各種部品、デバイス等を提供することが可能となる。
以下に本発明の合金材料、半導体チップ及びその製造方法について詳細に説明する。
【００１５】
実施例１：合金材料の作製
ＡｕとＡｇとが種々の割合になるようにＡｕのインゴットとＡｇのインゴットを秤量し、高周波溶解にて溶解した後鋳型に流し込むことによりＡｕＡｇ合金材料を作製した。なお、Ａｕ及びＡｇのいずれも４Ｎの材料を用いた。
得られた各種組成割合の合金材料を、５０×２０×１ｍｍ程度の大きさの試験片とし、６０℃、９０ｍｍＨｇ、Ｈ２Ｓ雰囲気中に１０日間放置し、その後、試験片の組成に対する硫化量と接触抵抗との関係を測定した。硫化試験前後における接触抵抗を四端子法にて測定した。また、硫化増量は、硫化試験前後における重量を、精密天秤を用いて測定した。
その結果を図１に示す。
【００１６】
図１によれば、Ａｇの重量比が増加するにつれ、硫化量が増加し、Ａｕ材料に比較して表面の経時変化が大きいことがわかる。また、Ａｇの重量比が増加するにつれ、初期値（硫化試験を行う前のＡｕＡｇ合金の接触抵抗値）に比較して、接触抵抗値の増加が大きく、半導体チップにおける電極としての信頼性を損なう可能性が認められた。
一方、Ａｇ材料の重量比が小さい場合、下地Ｓｉへの這い上がり抑制の効果が小さくなることがわかった。
【００１７】
実施例２：合金材料の作製
純度４ＮのＡｕのインゴット７．５ｋｇと、純度４ＮのＡｇのインゴット２．５ｋｇとをルツボに入れ、高周波溶解で溶解した後、鋳型に入れ、Ａｕ：Ａｇが７５ｗｔ％：２５ｗｔ％のインゴットを作製した。
このようにして得られたＡｕＡｇ合金材料は、Ａｕの加工性と、Ａｇの展延性をもちあわせている。
得られたインゴットを圧延して、厚さ８ｍｍの板材とした。この板材を旋盤にて直径２５０ｍｍの円盤とし、Ｃｕ製バッキングプレートに接合して、ＡｕＡｇ合金のターゲットを作製した。
なお、比較のために、ＡｕＡｇ合金のターゲットと同様に、Ａｕターゲット、Ａｇターゲットを同様に作製した。
【００１８】
実施例３：合金材料の作製
Ａｇの組成比を３ｗｔ％、１０ｗｔ％及び４０ｗｔ％とする以外は実施例２と同様の方法によりＡｕＡｇ合金のターゲットを作製した。
【００１９】
実施例４：合金膜の成膜
実施例２で得られたターゲットを用い、シリコン基板上に単一金属膜層としてのＡｕＡｇ合金膜、Ａｕ膜及びＡｇ膜を、それぞれスパッタリング装置を利用して、膜厚１００ｎｍ〜１０００ｎｍ程度に成膜した。
スパッタリング装置は、ホリゾンタル型（フェイスアップ方式）の装置であり、スパッタ面の表面クリーニングを行う逆スパッタ室と、ＡｕＡｇ合金ターゲット、Ａｕターゲット又はＡｇターゲットを装着したスパッタ室とが、各々独立した反応室として構成されている。ターゲット電極は２重磁極型電磁石カソードを備えている。
【００２０】
スパッタ条件は、反応室圧力を２ｍＴｏｒｒ〜９ｍＴｏｒｒの範囲内で、ＤＣパワーを０．３ｋＷ〜１ｋＷの範囲に設定した。
このようにして形成されたＡｕＡｇ合金膜は、蛍光Ｘ線による組成分析において、Ａｇが２７．５ｗｔ％、Ａｕが７２．５ｗｔ％であり、均質な膜であった。合金材料の組成よりもＡｇの組成比が若干増加するのは、Ａｕに比べ質量数の小さいＡｇはスパッタ散乱をより受け易く、Ａｇのスパッタ速度が速いためであると考えられる。
【００２１】
また、ＡｕＡｇ合金膜は、Ａｕ及びＡｇの単一膜に比較して、スパッタリング時の圧力やＤＣパワーの依存性を受けにくく、成膜後の組成に大きな変化が認められず、均質な膜が形成された。
スパッタ後の合金膜及び金属膜の膜応力、窒素雰囲気下で加熱処理（３８０℃で４０分間）した後の合金膜及び金属膜の膜応力、抵抗値をそれぞれ測定した。
得られた結果を図２〜図４に示す。なお、ここでの膜応力は、金属膜形成前後又は加熱処理後における半導体基板の反り（Ｂｏｗ）とうねり（Ｗａｒｐ）で規定したものである。また、抵抗値の測定は、四探針法により室温で測定した。
【００２２】
図２及び図３によれば、ＡｕＡｇ合金膜は、Ａｕ膜に比較して、同一膜厚では、若干ウエハ反り量及びうねり量とも増加する傾向にあるが、大きな差は認められず、十分実用に耐えうるレベルにあることが示されている。
また、図４によれば、ＡｕＡｇ合金膜は、Ａｕ膜に比較して、同一膜厚では、若干抵抗値が増加する傾向にあるが、大きな差は認められず、十分実用に耐えうるレベルにあることが示されている。
これにより、ＡｕＡｇ合金膜としての膜応力、抵抗値とも半導体チップに適用できるレベルにあることがわかった。
【００２３】
実施例５：合金膜の成膜
実施例４と同様に、実施例２で得られた合金材料を用いて、スパッタリング法にてシリコン基板上に２００ｎｍに成膜したＡｕＡｇ合金膜と、２００ｎｍに成膜したＡｕ膜とに対して、それぞれ窒素雰囲気下、３００℃、３８０℃、４２０℃及び４７０℃で４０分間加熱処理し、それらの膜の際表面側からオージェ分析を行うとともに、最表面の状態を電子顕微鏡にて観察した。
その結果を図５〜図９及び図１０〜図１４にそれぞれ示す。
【００２４】
図５〜図８及び図１０〜図１３によれば、最表面から一定の深さまではＳｉ、Ｏの濃度が低いレベルで一定していることから、ＡｕＡｇ合金膜は、下地シリコンの這い上がりの殆どなく、つまり、ＡｕＡｇ合金とシリコンとの合金化反応が、ＡｕＡｇとシリコンとの界面のわずか５０ｎｍに満たない領域で起こるのみであり、また、膜表面における酸素の量が少なく、均質で表面状態があまり変化しないことが示されている。したがって、Ａｕ単体での膜に比較して、より薄い膜として使用することができる。
一方、図９及び図１４によれば、Ａｕ膜では、加熱処理をすることにより、シリコンがＡｕ膜の表面まで這い上がっており、シリコンとＡｕとの合金化反応（共晶）が促進されており、さらに、Ａｕ膜の表面における酸素の量がＡｕＡｇ合金膜に比較して多く検出されていることが示されている。
【００２５】
実施例６：合金膜の成膜
実施例３で得られたターゲットをそれぞれ用い、実施例４と同様にスパッタリング装置を利用して、シリコン基板上に、Ａｇ組成の異なる３種のＡｕＡｇ合金膜を、膜厚２００ｎｍで成膜した。
得られた各ＡｕＡｇ合金膜の組成を蛍光Ｘ線で分析した。その結果を表１に示す。
【００２６】
【表１】
2004179327.tif 000003
【００２７】
得られた各合金膜を、窒素雰囲気下、４５０℃の温度で４０分間熱処理し、その最表面側からオージェ分析を実施した。
その結果を図１５〜図１７に示す。
図１５〜図１７によれば、いずれの組成比においても、シリコンの這い上がりを抑制することを示しており、ＡｕＡｇの合金膜の最表面に酸素も検出されていないことが示されている。
【００２８】
実施例７：半導体チップ
実施例４と同様の方法により、実施例２で得られターゲットを用いて、シリコンからなる半導体チップ上に、ＡｕＡｇ合金膜（２００ｎｍ）の電極を形成し、窒素雰囲気下にて３８０℃で４０分間、加熱処理を施した。その後の半導体チップに対するＡｕＡｇ合金膜による電極の接着面強度を測定した。
その結果を表２に示す。なお、強度測定は、半導体チップの側面から加重をかけ、テンションゲージを使用して測定を行った。チップは０．６ｍｍ×０．６ｍｍの大きさに切断し、Ａｇペーストを用いてダイボンド加工したもので評価した。
【００２９】
【表２】
2004179327.tif 000004
【００３０】
表２によれば、ＡｕＡｇ合金膜による電極は、Ａｕ膜による電極と同等以上の接着強度を示しており、ダイボンド面での強度がチップ自体の強度よりも強いことが、破壊試験により確認できた。
【００３１】
実施例８：半導体チップ
光半導体チップとしてフォトダイオードを作製した。フォトダイオードは、半導体基板上（表面）にパターニングを施し、アノード層を形成した後、実施例２で得られたＡｕＡｇ合金ターゲットを用い、実施例４に示す製造方法により、半導体基板の裏側にＡｕＡｇ合金膜を２００ｎｍ形成し、窒素雰囲気中、３８０℃にて、４０分間熱処理を施し、カソード電極を形成することにより、作製した。
このようなフォトダイオードに対して、逆電圧を３５Ｖ印加し、１００℃に加熱しながらＡｕＡｇ合金材料により形成された電極のリーク電流に関する電気的特性・信頼性を評価した。その結果を図１８に示す。また、フォトダイオードの短絡電流（Ｉｓｃ）を測定した。
その結果、リーク電流、短絡電流のいずれにおいても、Ａｕ膜に比較して、大きな特性のシフトや変動が認められず、実用的には問題がないことを確認した。
また、ＡｕＡｇ合金膜を用いた場合においても、Ａｕ膜を用いた場合と同様の良品歩留まりが得られた。
【００３２】
実施例９：半導体チップ
光半導体チップとしてフォトトランジスタを作製した。フォトトランジスタは、半導体基板上（表面）にパターニングを施し、ベース・エミッタ層を形成した後、実施例２で得られたＡｕＡｇ合金ターゲットを用い、実施例４に示す製造方法により、半導体基板の裏側にＡｕＡｇ合金膜を２００ｎｍ形成し、窒素雰囲気中、３８０℃にて４０分分間熱処理を施し、コレクタ電極を形成することにより、作製した。
このフォトトランジスタを用いて、コレクタ・エミッタ間飽和電圧ＶＣＥ（ｓａｔ）、コレクタ・エミッタ間降伏電圧（ＢＶＣＥＯ）を測定した。
その結果、コレクタ・エミッタ間飽和電圧ＶＣＥ（ｓａｔ）、コレクタ・エミッタ間降伏電圧のいずれにおいても、Ａｕ膜に比較して、特性のシフトや変動が認められず、実用的には問題がないことを確認した。
【００３３】
さらに、電極としての信頼性を確認するための通電試験及び温度サイクル試験を実施したが、いずれの場合においても良好な結果が得られた。
ここで、通電試験は、常温（２５℃）と高温（８５℃）とで行った。測定条件として、順方向に流す電流（ＩＦ）をそれぞれ５０ｍＡ（２５℃時）、３０ｍＡ（８５℃時）とし、コレクタ・エミッタ間電力値（Ｐｃ）をそれぞれ１５０ｍＷ（２５℃時）、７０ｍＷ（８５℃時）に設定した。温度サイクル試験は、−５５℃と１２０℃とで各３０分間待機を繰り返すことにより、行った。
【００３４】
実施例１０：半導体チップ
半導体チップとして、フォトトライアックを作製した。このフォトトライアックは、半導体基板上（表面）にパターニングを施し、ベース・エミッタ層を形成した後、実施例２で得られたＡｕＡｇ合金ターゲットを用い、実施例４に示す製造方法により、半導体基板の裏側にＡｕＡｇ合金膜を２００ｎｍ形成し、窒素雰囲気中、３８０℃にて、４０分間熱処理を施し、コレクタ電極を形成することにより、作製した。
このようなフォトトライアックを用いて、保持電流（ＩＨ）、オン電圧（ＶＴ）、最小トリガ電流（ＩＦＴ）、繰り返しピークオフ電圧（ＶＤＲＭ）を測定した。
その結果、保持電流、オン電圧、最小トリガ電流、繰り返しピークオフ電圧のいずれにおいても、Ａｕ膜に比較して、特性のシフトや変動が認められず、実用的には問題がないことを確認した。
【００３５】
【発明の効果】
本発明によれば、Ａｕを主成分とし、Ａｇを３ｗｔ％以上４０ｗｔ％以下の範囲で含有してなる合金材料を用いることにより、組成が安定し、Ａｇ単体の金属材料に比較して抵抗等の性能を安定させることが可能になる。また、加熱処理を施した前後での組成変化を最小限に抑えることができる。
特に、Ａｕ及びＡｇが３Ｎ以上の純度である場合には、不純物による電気的な特性の劣化を防止することができ、より高品質の金属材料を提供することが可能となる。
また、本発明の半導体用合金材料を、スパッタリングターゲット材料、蒸着用材料及びボンディング用ワイヤー材料の形態で用いることにより、従来から汎用されている方法をそのまま、特別な設備を要することなく、用いることができる。
【００３６】
しかも、ＡｕＡｇ合金は貴金属であるため、他の金属材料に比べて回収、リサイクルが容易であり、環境に対しても配慮することが可能である。
さらに、本発明の半導体用合金材料を金属膜として形成して半導体チップ等を構成する場合には、電子機器、電子部品等の光学的及び電気的な特性を向上させることができ、より信頼性の高い電子機器、電子部品等を実現することが可能となる。しかも、加工性に優れ、機器又は部品等の歩留まりを向上させることができるとともに、ＡｇはＡｕよりも安価であるために、Ａｕ単体を用いる場合に比較して、より安価な電子機器、電子部品等を提供することができる。
【図面の簡単な説明】
【図１】ＡｕＡｇ合金材料についてのＡｇの組成比に対する硫化量及び接触抵抗の関係を示すグラフである。
【図２】本発明の半導体用合金材料をシリコン基板上に形成した場合のＡｕＡｇ合金膜の応力（ウエハソリ量で規定）を示す図である。
【図３】本発明の半導体用合金材料をシリコン基板上に形成した場合のＡｕＡｇ合金膜の応力（ウエハうねり量で規定）を示す図である。
【図４】本発明の半導体用合金材料をシリコン基板上に形成した場合のＡｕＡｇ合金膜の膜厚に対する抵抗値を示す図である。
【図５】本発明の半導体用合金材料によるＡｕＡｇ合金膜（Ａｇ２５ｗｔ％）をシリコン基板上に２００ｎｍ堆積し、３００℃４０分の加熱処理を施した後のオージェ分析によるデプスプロファイルを示す図である。
【図６】本発明の半導体用合金材料によるＡｕＡｇ合金膜（Ａｇ２５ｗｔ％）をシリコン基板上に２００ｎｍ堆積し、３８０℃４０分の加熱処理を施した後のオージェ分析によるデプスプロファイルを示す図である。
【図７】本発明の半導体用合金材料によるＡｕＡｇ合金膜（Ａｇ２５ｗｔ％）をシリコン基板上に２００ｎｍ堆積し、４２０℃４０分の加熱処理を施した後のオージェ分析によるデプスプロファイルを示す図である。
【図８】本発明の半導体用合金材料によるＡｕＡｇ合金膜（Ａｇ２５ｗｔ％）をシリコン基板上に２００ｎｍ堆積し、４７０℃４０分の加熱処理を施した後のオージェ分析によるデプスプロファイルを示す図である。
【図９】Ａｕ膜をシリコン基板上に２００ｎｍ堆積し、３８０℃４０分の加熱処理を施した後のオージェ分析によるデプスプロファイルを示す図である。
【図１０】本発明の半導体用合金材料によるＡｕＡｇ合金膜（Ａｇ２５ｗｔ％）をシリコン基板上に２００ｎｍ堆積し、３００℃４０分の加熱処理を施した後の最表面を観察したＳＥＭ写真である。
【図１１】本発明の半導体用合金材料によるＡｕＡｇ合金膜（Ａｇ２５ｗｔ％）をシリコン基板上に２００ｎｍ堆積し、３８０℃４０分の加熱処理を施した後の最表面を観察したＳＥＭ写真である。
【図１２】本発明の半導体用合金材料によるＡｕＡｇ合金膜（Ａｇ２５ｗｔ％）をシリコン基板上に２００ｎｍ堆積し、４２０℃４０分の加熱処理を施した後の最表面を観察したＳＥＭ写真である。
【図１３】本発明の半導体用合金材料によるＡｕＡｇ合金膜（Ａｇ２５ｗｔ％）をシリコン基板上に２００ｎｍ堆積し、４７０℃４０分の加熱処理を施した後の最表面を観察したＳＥＭ写真である。
【図１４】Ａｕ膜をシリコン基板上に２００ｎｍ堆積し、３８０℃４０分の加熱処理を実施した後の最表面を観察したＳＥＭ写真である。
【図１５】本発明の半導体用合金材料によるＡｕＡｇ合金膜（Ａｇ３ｗｔ％）をシリコン基板上に２００ｎｍ堆積し、４７０℃４０分の加熱処理を施した後のオージェ分析によるデプスプロファイルを示す図である。
【図１６】本発明の半導体用合金材料によるＡｕＡｇ合金膜（Ａｇ１０ｗｔ％）をシリコン基板上に２００ｎｍ堆積し、４７０℃４０分の加熱処理を施した後のオージェ分析によるデプスプロファイルを示す図である。
【図１７】本発明の半導体用合金材料によるＡｕＡｇ合金膜（Ａｇ４０ｗｔ％）をシリコン基板上に２００ｎｍ堆積し、４７０℃４０分の加熱処理を施した後のオージェ分析によるデプスプロファイルを示す図である。
【図１８】本発明の半導体用合金材料によるＡｕＡｇ合金膜をフォトダイオードの電極として形成した場合の電気特性（漏れ電流）を示した図である。
【図１】
2004179327.tif 000005
【図２】
2004179327.tif 000006
【図３】
2004179327.tif 000007
【図４】
2004179327.tif 000008
【図５】
2004179327.tif 000009
【図６】
2004179327.tif 000010
【図７】
2004179327.tif 000011
【図８】
2004179327.tif 000012
【図９】
2004179327.tif 000013
【図１０】
2004179327.tif 000014
【図１１】
2004179327.tif 000015
【図１２】
2004179327.tif 000016
【図１３】
2004179327.tif 000017
【図１４】
2004179327.tif 000018
【図１５】
2004179327.tif 000019
【図１６】
2004179327.tif 000020
【図１７】
2004179327.tif 000021
【図１８】
2004179327.tif 000022