(57)【要約】【課題】パッケージ内部の配線長を短縮し、高周波信号の伝送特性の優れたセラミックパッケージを提供する。【解決手段】セラミックからなる基板１０の一方の面と他方の面に設けられた配線パターンが内部配線パターン３０を介して電気的に接続されたセラミックパッケージにおいて、前記内部配線パターン３０が基板１０の厚さ方向に対し傾斜して、基板の一方の面に設けられたインナーパターン１４と他方の面に設けられたランド２６とを直線的に接続する配置に設けられている。【選択図】          図１
2004179198.tif 000002
【特許請求の範囲】
【請求項１】
セラミックからなる基板の一方の面と他方の面に設けられた配線パターンが内部配線パターンを介して電気的に接続されたセラミックパッケージにおいて、
前記内部配線パターンが基板の厚さ方向に対し傾斜して、基板の一方の面に設けられた配線パターンと他方の面に設けられた配線パターンとを直線的に接続する配置に設けられていることを特徴とするセラミックパッケージ。
【請求項２】
基板の一方の面に設けられた配線パターンが、半導体素子を収容するキャビティの周囲に設けられたインナーパターンであり、
基板の他方の面に設けられた配線パターンが、基板の外周縁側に配置された外部接続端子を接合するランドであることを特徴とする請求項１記載のセラミックパッケージ。
【請求項３】
基板にビアを介して層間で電気的に接続された配線パターンが設けられていることを特徴とする請求項１または２記載のセラミックパッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はセラミックパッケージに関し、より詳細には高周波信号の伝送特性を改善したセラミックパッケージに関する。
【０００２】
【従来の技術】
通信機器等に用いられるセラミックパッケージでは、近年、２０ＧＨｚ〜４０ＧＨｚといったきわめてきわめて高い周波数帯で使用される製品があらわれてきた。このような高周波用のセラミックパッケージでは、パッケージ内に設けられる配線の信号伝送特性が問題になる。
セラミックパッケージを製造する際には、通常、導体部にメタライズペーストを使用し、セラミック基板と同時焼成によって配線パターンを形成するから、配線パターンの電気抵抗が高く、信号の高周波特性には不利である。
なお、セラミックパッケージの配線抵抗を低減する方法としては、セラミック基板を単層の基板とし、セラミック基板を焼成した後に、銅配線によってセラミック基板の表層に配線を形成し、ビアホールに銅ペーストを充填する方法がある（たとえば、特許文献１参照）。
【０００３】
【特許文献１】
特開平９−２６０５４１号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、セラミック基板を焼成した後に配線を形成する方法は、内層パターンを備えるタイプのセラミックパッケージには対応できないという基本的な問題がある。図５は、内層パターンを有するセラミックパッケージの一般的な構成を示す。同図で１０がセラミックパッケージの本体、１２が本体１０にろう付けした放熱板であり、１４がインナーパターン、１６が内層パターンである。図のように、従来のセラミックパッケージでは、層間で内層パターン１６を電気的に接続するためのビア１８が配線層の厚さ方向に設けられている。
図６は、セラミックパッケージの平面図である。セラミックパッケージの本体１０の中央部に、半導体素子２０を搭載するためのキャビティ２２が設けられ、キャビティ２２を囲むようにインナーパターン１４が配置されている。
【０００５】
半導体素子２０とインナーパターン１４とはワイヤボンディング等によって電気的に接続され、半導体素子２０と外部接続端子２４とはインナーパターン１４、内層パターン１６、ビア１８を介して電気的に接続される。
ところで、従来のセラミックパッケージでは、図１に示すように、層間にビア１８を設けて、段階的に配線パターンを電気的に接続する構成としているから、半導体素子２０と外部接続端子２４とを電気的に接続する配線部分が屈曲した形状となっている。このため、配線が長くなり、高周波信号の伝送特性を劣化させるという課題があった。
【０００６】
そこで、本発明はこれらの課題を解消すべくなされたものであり、その目的とするところは、パッケージの内部配線の長さを短縮して、高周波信号の伝送特性を改善し、高速信号を扱う通信機器等に好適に使用できるセラミックパッケージを提供するにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、セラミックからなる基板の一方の面と他方の面に設けられた配線パターンが内部配線パターンを介して電気的に接続されたセラミックパッケージにおいて、前記内部配線パターンが基板の厚さ方向に対し傾斜して、基板の一方の面に設けられた配線パターンと他方の面に設けられた配線パターンとを直線的に接続する配置に設けられていることを特徴とする。
【０００８】
また、前記基板の一方の面に設けられた配線パターンが、半導体素子を収容するキャビティの周囲に設けられたインナーパターンであり、基板の他方の面に設けられた配線パターンが、基板の外周縁側に配置された外部接続端子を接合するランドであることを特徴とする。なお、外部接続端子とは、はんだボール等の接続端子の他にリードフレームの外部リード等の接続端子を含む概念である。
また、前記基板にビアを介して層間で電気的に接続された配線パターンが設けられていることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は本発明に係るセラミックパッケージの一実施形態の構成を示す断面図である。同図で、１０がセラミックパッケージの本体、１２が放熱板、１４がインナーパターンである。図１（ａ）はランド２６に外部接続端子２４としてはんだボールを接合した実施形態、図１（ｂ）はランド２６に外部接続端子２４として外部リード２４をろう付けして接合した例である。
【００１０】
本実施形態のセラミックパッケージにおいて特徴的な構成は、本体１０の一方の面側であるキャビティ側に設けられたインナーパターン１４と本体１０の他方の面側である外面側に設けられたランド２６のように、セラミックパッケージの本体１０を厚さ方向に挟む配置に設けられた配線パターンを電気的に接続するための内部配線パターン３０を、複数層に積層して設けられた配線層３２を直線的に貫通させて設けたことにある。
【００１１】
図２は、インナーパターン１４とランド２６とを内部配線パターン３０によって直線的に接続したセラミックパッケージでの平面配置構造を示す。なお、３０ａは内部信号配線パターン、３０ｂは内部グランド配線パターンを示す。図のように、内部信号配線パターン３０ａの両側に内部グランド配線パターン３０ｂを配置してコプレナー線路を形成することにより、高周波信号の伝送特性を向上させることができる。
【００１２】
なお、インナーパターン１４とランド２６とは、すべて直線的な配置による内部配線パターン３０によって接続する必要はなく、高周波信号が入出力されるインナーパターン１４とランド２６とを選択して直線的な内部配線パターン３０によって接続すればよい。他のインナーパターン１４とランド２６とを接続する内部配線については、図５に示す従来のセラミックパッケージと同様に、層間で屈曲した配置となる配線パターンおよびビアによって形成する。
【００１３】
インナーパターン１４が半導体素子２０を収納するキャビティ２２の周囲に配置されるのに対して、ランド２６は本体１０の下面の外周縁側に配置されるから、インナーパターン１４とランド２６とを直線的に接続する内部配線パターン３０は、図１に示すように、セラミックパッケージの本体１０の厚さ方向に対して傾斜した配置となる。本実施形態のセラミックパッケージにおいては、内部配線パターン３０が本体１０の厚さ方向に貫通し、かつ厚さ方向に対して傾斜した直線配置に設けられることが特徴である。
【００１４】
なお、インナーパターン１４とランド２６とを直線的に接続する内部配線パターン３０は、セラミックパッケージの本体１０内で屈曲した配置に形成される内部配線と相互に干渉しない配置となるように設計されることはもちろんである。インナーパターン１４とランド２６とを接続する内部配線を、図１に示すように、配線層３２を貫通する直線状に形成しているのは、インナーパターン１４とランド２６とを直線的に結ぶことによって、内部配線の距離を最短とし、これによって高速信号に対する周波数特性を向上させるためである。
【００１５】
図３は、内部配線パターン３０を傾斜させた直線配置とすることによって、どの程度、配線距離が短縮できるかを示している。同図で内層パターン１６およびビア１８が屈曲配置となる従来の内部配線の場合を示し、内部配線パターン３０が直線配置とした本実施形態での配置を示す。基板の厚さ、基板の両面に形成された配線部Ａ、Ｂの離間間隔によって内部配線パターン３０の傾斜角度θが変化するが、θ＝３０°の場合には、Ａ点からＢ点までの距離が従来の屈曲配置の場合に比較して２６．６％減少し、θ＝４５°の場合には、従来の屈曲配置の場合に比較して３０％減少する。
このように、内部配線パターン３０を傾斜した直線配置とすることは、配線距離を短縮するうえで有効であり、これによって内部配線パターン３０が接続する入出力部の高周波特性を改善することができる。
【００１６】
本実施形態のセラミックパッケージはセラミック基板と同時焼成によって内部配線パターン３０と内部配線とを形成する。
図４に本実施形態のセラミックパッケージの製造方法を示す。図４（ａ）は、セラミックパッケージの本体１０を形成するためのセラミックのグリーンシート４０ａ、４０ｂ、４０ｃ、４０ｄの断面図を示す。本実施形態では、セラミックのグリーンシートを４層積層して使用する。なお、セラミックのグリーンシートは一度に複数のセラミックパッケージを形成するために複数個取り用の大判のシートを使用するが、図４ではセラミックパッケージの一単位部分のみを示す。
【００１７】
ここで、内部配線パターン３０を形成するセラミックのグリーンシート４０ｂ、４０ｃ、４０ｄについては、内部配線パターン３０を形成する位置にあわせてビアホール４２を形成する。内部配線パターン３０はセラミックパッケージの厚さ方向に対して傾斜させた配置とするから、これらのビアホール４２も傾斜した貫通孔として形成する。グリーンシート４０ｂ、４０ｃ、４０ｄの所定位置に貫通孔を形成する方法としては、抜き金型を使用する方法、レーザ加工方法、ドリル加工方法等が利用できる。
【００１８】
図４（ｂ）は、次に、グリーンシート４０ｂ、４０ｃ、４０ｄのビアホール４２にタングステンペースト等の同時焼成用のメタライズペースト４４を充填し、スクリーン印刷法によってグリーンシート４０ａ、４０ｂ、４０ｃの表面に所定のパターンでメタライズパターン４６を形成した状態を示す。
図４（ｃ）は、グリーンシート４０ａ、４０ｂ、４０ｃ、４０ｄを位置合わせして積層し、焼成している状態を示す。グリーンシート４０ａ、４０ｂ、４０ｃ、４０ｄを厚さ方向に加圧して焼成することにより、グリーンシートが相互に一体化され、ビアホール４２に充填されたメタライズペースト４４が相互に導通した状態で内部配線パターン３０が形成される。また、この焼成時に内層パターン１６および内層パターン１６を層間で電気的に接続するビア１８が形成される。
図４（ｄ）は、インナーパターン１４とランド２６とを直線的に接続する内部配線パターン３０を備えたセラミックパッケージが焼成して得られた状態を示している。
【００１９】
このように、セラミックパッケージの本体１０の厚さ方向に対して傾斜した配置に内部配線パターン３０を形成する場合も、セラミックパッケージの本体と配線パターンとを同時焼成によって形成する方法を利用することにより、容易にセラミックパッケージを形成することができる。
【００２０】
なお、上記実施形態のセラミックパッケージは、配線層を複数層に積層した製品であるが、セラミック基板として所要の厚さを確保するため配線パターンを形成しないセラミック基板を複数層に積層して一方の面と他方の面に配線パターンを形成する場合、あるいは単板に形成したセラミック基板の一方の面と他方の面に配線パターンを形成する場合に、高周波信号の入出力に使用される等の特定の配線パターン同士を、上述したように、セラミック基板の厚さ方向に対して傾斜した直線配置となる内部配線パターンによって電気的に接続する場合にも、まったく同様に適用することができる。
【００２１】
【発明の効果】
本発明に係るセラミックパッケージによれば、上述したように、高周波信号を伝送する入出力部に係る配線パターンについては直線的に内部配線パターンを形成することによって配線パターンの距離を最小にすることができ、これによって、高周波信号の伝送特性の優れたセラミックパッケージとして提供することができ、高周波信号によって動作する半導体素子を搭載するセラミックパッケージとして好適に使用することができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係るセラミックパッケージの構成を示す断面図である。
【図２】セラミックパッケージの内部配線パターンの平面配置を示す説明図である。
【図３】内部配線パターンの長さを示す説明図である。
【図４】セラミックパッケージの製造方法を示す説明図である。
【図５】セラミックパッケージの従来の構成を示す断面図である。
【図６】セラミックパッケージの平面図である。
【符号の説明】
１０  本体
１４  インナーパターン
１６  内層パターン
１８  ビア
２０  半導体素子
２２  キャビティ
２４  外部接続端子
２６  ランド
３０  内部配線パターン
３０ａ  内部信号配線パターン
３０ｂ  内部グランド配線パターン
３２  配線層
４０ａ、４０ｂ、４０ｃ、４０ｄ  グリーンシート
４２  ビアホール
４４  メタライズペースト
４６  メタライズパターン
【図１】
2004179198.tif 000003
【図２】
2004179198.tif 000004
【図３】
2004179198.tif 000005
【図４】
2004179198.tif 000006
【図５】
2004179198.tif 000007
【図６】
2004179198.tif 000008