(57)【要約】【課題】従来の均一ベース構造および組成傾斜ベース構造よりもベース抵抗が低いヘテロ接合バイポーラトランジスタを提供すること。【解決手段】半絶縁性ＩｎＰ基板１上に、コレクタ層３と、ｐ型のＧａｘＩｎ１−ｘＡｓからなるベース層４と、エミッタ層５とが順次堆積されたヘテロ接合バイポーラトランジスタにおいて、ベース層４内の全域におけるＧａｘＩｎ１−ｘＡｓ中のＧａＡｓ組成比ｘの値が半絶縁性ＩｎＰ基板１とベース層４のＧａｘＩｎ１−ｘＡｓとの間の格子整合を可能とする値よりも大きいことを特徴とするヘテロ接合バイポーラトランジスタを構成する。【選択図】    図１
2004179359.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰ基板上に、コレクタ層と、ｐ型のＧａｘＩｎ１−ｘＡｓからなるベース層と、エミッタ層とが順次堆積されたヘテロ接合バイポーラトランジスタにおいて、前記ベース層内の全域におけるＧａｘＩｎ１−ｘＡｓ中のＧａＡｓ組成比ｘの値が前記ＩｎＰ基板と前記ＧａｘＩｎ１−ｘＡｓとの間の格子整合を可能とする値よりも大きいことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
請求項１記載のヘテロ接合バイポーラトランジスタにおいて、前記ベース層内の前記ＧａＡｓ組成比ｘの値が前記コレクタ層側から前記エミッタ層側へ向けて増加していることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項３】
請求項１または請求項２記載のヘテロ接合バイポーラトランジスタにおいて、前記ベース層の厚さが３０ｎｍ以下であることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項４】
請求項３記載のヘテロ接合バイポーラトランジスタにおいて、前記ベース層と前記コレクタ層との界面における前記ベース層内の前記ＧａＡｓ組成比ｘの値が前記ＩｎＰ基板と前記ＧａｘＩｎ１−ｘＡｓとの間の格子整合を可能とする値よりも０．０５以上大きいことを特徴とするヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタに関するものである。
【０００２】
【従来の技術】
【非特許文献】「論文“Ｅｆｆｅｃｔｓ  ｏｆ  ａ  Ｃｏｍｐｏｓｉｔｉｏｎａｌｌｙ−Ｇｒａｄｅｄ  ＩｎｘＧａ１−ｘＡｓ  Ｂａｓｅ  ｉｎ  Ａｂｒｕｐｔ−Ｅｍｉｔｔｅｒ  ＩｎＰ／ＩｎＧａＡｓ  Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒｓ，”  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．  Ｖｏｌ．  ３４，  Ｐａｒｔ  １，  Ｎｏ．  ２Ｂ，  ｐｐ．  １２２１−１２２７，  １９９５．  Ｋ．  Ｋｕｒｉｓｈｉｍａ，  Ｈ．  Ｎａｋａｊｉｍａ，  Ｓ．  Ｙａｍａｈａｔａ，  ａｎｄ  Ｔ．  Ｋｏｂａｙａｓｈｉ」
ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと略記する）は、そのエミッタ層にベース層よりもバンドギャップの大きな半導体を用いることにより、ベース層に高濃度にドーピングしてもベース層からエミッタ層への電子の漏れを抑制でき、いわゆるホモ接合バイポーラトランジスタに比ベて高速動作が可能になるという効果を有する。
【０００３】
ＨＢＴは、その高速性により様々な集積回路に応用されているが、その動作速度をより一層向上させるためには、ベース抵抗の低減が最も重要な課題の一つとなっている。
【０００４】
特に超高速用ＨＢＴではベース層厚を薄くせざるをえず、ベース層厚が３０ｎｍ以下のような薄層ベースＨＢＴにおいて低いベース抵抗を実現するためには、ベース層の不純物濃度をできる限り高くする必要がある。しかしながら、その不純物濃度は結晶材料や成長方法により上限値が存在し、いくらでも濃度を高くできるわけではない。
【０００５】
ＨＢＴのベース層の構造としては、結晶の組成や不純物濃度がベース層全域で一定である、いわゆる「均一ベース」構造が最も一般的である。均一ベース構造の一例として、ＩｎＰ基板を用いたＨＢＴにおけるＧａｘＩｎ１−ｘＡｓベ一ス層内のＧａＡｓ組成比ｘのベース層内分布を図４中、水平破線によって示す。図４ではベース層の厚さが３０ｎｍの例を示している。よって、図中、エミッタ・ベース接合界面からの距離が３０ｎｍの場所が、ベース・コレクタ接合界面である。
【０００６】
図４に示した従来技術による均一ベース構造では、ベース層内の全域におけるＧａｘＩｎ１−ｘＡｓ中のＧａＡｓ組成比ｘが、ＩｎＰ基板に対するＧａｘＩｎ１−ｘＡｓの格子整合を可能とする値すなわち０．４７であり、ベース層内全域で一定となっている。格子整合を可能とする組成を用いる方が良好な結晶品質が得られやすいことが、このような組成が一般的に用いられる一因となっている。
【０００７】
上記の均一ベース構造と比較して、ベース層内の少数キャリアである電子の走行時間を低減可能なベース構造として、上記非特許文献に記載されているように、ベース層内の混晶ＧａｘＩｎ１−ｘＡｓのＧａＡｓ組成比ｘをコレクタ層側からエミッタ層側に向けてバンドギャップが大きくなるように変化させていく「組成傾斜ベース」構造がある。図４中、ＩｎＰ基板上に作製した、従来技術による組成傾斜ベース構造ＨＢＴにおけるＧａｘＩｎ１−ｘＡｓベース層のＧａＡｓ組成比ｘの例を右下がり破線によって示す。ベース・コレクタ界面では、均一ベース構造と同様、ＩｎＰとの格子整合を可能とするように、ｘ＝０．４７となっているが、エミッタ層側に向けてｘの値が大きくなっている。ＧａＡｓ組成比ｘが大きい方がバンドギャップは大きくなり、これによりベース層内の伝導帯ポテンシャルに右下がり傾斜が生じ、いわゆる内蔵電界が形成される。この内蔵電界により少数キャリアである電子が加速されることにより走行時間が短縮され、その結果、動作速度が改善されるとともに電流利得も増加する。また、それに付随した効果として、ＧａＡｓ組成比ｘを大きくするほどエピタキシャル成長中により多くのＰ型不施物がベース層内に取り込まれ、それによって、ベース抵抗が低下するという効果があることも知られている。
【０００８】
【発明が解決しようとする課題】
上記の従来方法における組成傾斜ベース構造は、少数キャリアのベース内走行時間を短縮することを目的としているため、ＧａＡｓ組成比ｘが、図４中の右下がり破線で示されるように、傾斜変化をしてさえいればよく、ＧａＡｓ組成比ｘの絶対値自体としては、良好な結晶品質が得られやすいように、ベース・コレクタ界面でＩｎＰとの格子整合を可能とする値が用いられる。
【０００９】
しかし、ベース抵抗低減という観点から見ると、均一ベース構造と比ベてＧａＡｓ組成比ｘが高くなるのは、主にエミッタ層側のみであり、ベース層全域での不純物濃度増大は望めない、という問題がある。
【００１０】
本発明の目的は、上記問題を解決し、従来の均一ベース構造および組成傾斜ベース構造よりもベース抵抗が低いヘテロ接合バイポーラトランジスタを提供することにある。
【００１１】
【課題を解決するための手段】
前記課題を解決するために、本発明においては、請求項１に記載のように、
ＩｎＰ基板上に、コレクタ層と、ｐ型のＧａｘＩｎ１−ｘＡｓからなるベース層と、エミッタ層とが順次堆積されたヘテロ接合バイポーラトランジスタにおいて、前記ベース層内の全域におけるＧａｘＩｎ１−ｘＡｓ中のＧａＡｓ組成比ｘの値が前記ＩｎＰ基板と前記ＧａｘＩｎ１−ｘＡｓとの間の格子整合を可能とする値よりも大きいことを特徴とするヘテロ接合バイポーラトランジスタを構成する。
【００１２】
また、本発明においては、請求項２に記載のように、
請求項１記載のヘテロ接合バイポーラトランジスタにおいて、前記ベース層内の前記ＧａＡｓ組成比ｘの値が前記コレクタ層側から前記エミッタ層側へ向けて増加していることを特徴とするヘテロ接合バイポーラトランジスタを構成する。
【００１３】
また、本発明においては、請求項３に記載のように、
請求項１または請求項２記載のヘテロ接合バイポーラトランジスタにおいて、前記ベース層の厚さが３０ｎｍ以下であることを特徴とするヘテロ接合バイポーラトランジスタを構成する。
【００１４】
また、本発明においては、請求項４に記載のように、
請求項３記載のヘテロ接合バイポーラトランジスタにおいて、前記ベース層と前記コレクタ層との界面における前記ベース層内の前記ＧａＡｓ組成比ｘの値が前記ＩｎＰ基板と前記ＧａｘＩｎ１−ｘＡｓとの間の格子整合を可能とする値よりも０．０５以上大きいことを特徴とするヘテロ接合バイポーラトランジスタを構成する。
【００１５】
【発明の実施の形態】
本発明においては、ＩｎＰ基板上に、コレクタ層と、ｐ型の混晶半導体ＧａｘＩｎ１−ｘＡｓからなるベース層とエミッタ層とが順次堆積されたヘテロ接合バイポーラトランジスタにおいて、前記ベース層内の全域における前記混晶半導体ＧａｘＩｎ１−ｘＡｓ中のＧａＡｓ組成比ｘの値が前記ＩｎＰ基板と前記ＧａｘＩｎ１−ｘＡｓとの間の格子整合を可能とする値すなわち０．４７（以下、単に格子整合を可能とする値という）よりも大きいことを特徴とするヘテロ接合バイポーラトランジスタを構成する。
【００１６】
ベース層厚が比較的厚い場合は、ベース層の格子不整合が大きいと格子欠陥が発生し結晶品質が劣化し、結果的にデバイス特性も低下してしまう。しかしながら、ベース層厚が３０ｎｍ以下のように非常に薄いベース層においては、ある程度大きな格子不整合があっても良好な結晶品質が得られやすい。よって、薄層ベース構造では、図２に示すように、ベース・コレクタ界面（エミッタ・ベース接合界面からの距離が３０ｎｍの場所）からエミッタ・ベース接合界面にいたるベース層内の全域におけるＧａＡｓ組成比ｘをＩｎＰとの格子整合を可能とする値より大きくしても良好な結晶品質が得られやすい。
【００１７】
本発明においては、従来の均一ベース構造または組成傾斜ベース構造とは異なり、ベース層内の全域におけるＧａｘＩｎ１−ｘＡｓ中のＧａＡｓ組成比ｘを大きくすることにより、ベース層全体の平均不純物濃度も高くなり、結果的にベース抵抗が大幅に低減される。
【００１８】
本発明に係るヘテロ接合バイポーラトランジスタにおいては、ベース・コレクタ界面で、ＧａＡｓ組成比ｘが格子整合を可能とする値よりも大きいことに起因する格子不整合が生じていることも特徴となっている。
【００１９】
図２に例を示しているように、本発明に係るヘテロ接合バイポーラトランジスタにおいては、均一ベース構造（図中の水平破線で示す）も作製可能であるし、組成傾斜構造（図中の右下がり破線で示す）も作製可能である。
【００２０】
また、本発明に係るヘテロ接合バイポーラトランジスタにおいては、従来構造と異なり、図５中の実線で示すように、ベース・コレクタ界面においてＧａＡｓ組成比ｘが不連続であることに起因して、伝導帯端１０も不連続となり、伝導帯端不連続１１が生じている。この際、ベース層の方がコレクタ層よりもバンドギャップが広いため、図５中の実線で示すように、ベース層からコレクタ層に向かって負の伝導帯端不連続１１が生じている。このように、伝導帯端に負の不連続面が形成されると、この不連続面を通過する電子１２は加速されることが知られており、このことによりＨＢＴの電流利得遮断周波数Ｆｔの値も改善する。格子整合を可能とする値と比ベてＧａＡｓ組成比ｘが０．０５以上大きければ、この不連続による電子加速効果が顕著に現われ、したがって電流利得遮断周波数Ｆｔの値の改善が可能となる。このような電子加速効果は、従来技術による組成傾斜構造のベース層（その伝導帯端を図５中の右下がり破線で例示する）の場合には、ベース・コレクタ界面における伝導帯端不連続が生じていないので、現われない。
【００２１】
以上に説明したように、本発明に係るヘテロ接合バイポーラトランジスタにおけるベース構造は、従来のヘテロ接合バイポーラトランジスタにおける均一ベース構造および組成傾斜ベース構造よりも、低いベース抵抗および高いＦｔの値を持っている。
【００２２】
（実施の形態例）
以下、本発明の一実施の形態例を図面に基づいて説明する。
【００２３】
図１は、本発明に係わるＨＢＴ構造の断面図の一例である。図において、１は半絶縁性ＩｎＰ基板、２はｎ＋−ＩｎＰによるサブコレクタ層、３はｎ−−ＧａＩｎＡｓによるコレクタ層、４はｐ＋−ＧａＩｎＡｓによるベース層、５はｎ−−ＩｎＰによるエミッタ層、６はｎ＋−ＧａＩｎＡｓによるキャップ層である。また、７はコレクタ電極、８はベース電極、９はエミッタ電極である。
【００２４】
ここで、ＧａＩｎＡｓベース層は層厚２０ｎｍで、ＧａＡｓ組成比ｘは図３に示した組成比ｘとする。本構成により得られたベース層のシート抵抗値は７４９Ω／□である。一方、同じ層厚で格子整合をしているＧａＩｎＡｓ層による均一ベース構造（従来技術による均一ベース構造に相当）で得られるシート抵抗値は９７４Ω／□であり、また、ベース・コレクタ界面での格子整合を可能とする従来技術による組成傾斜ベース構造では８８５Ω／□となる。よって本発明によるベース構造を採用することによって、ベースシート抵抗が、従来技術と比較して、低減されるのは明らかである。このベースシート抵抗の低減により、ベース抵抗も低減される。
【００２５】
ここでは、エミッタ層がＩｎＰの例を示したが、エミッタ層はＡｌＩｎＡｓとしても良い。また、コレクタ層はＧａＩｎＡｓの例を挙げたが、ＩｎＰやＡｌＩｎＡｓ、ＧａＩｎＡｓＰおよびそれらの積層構造であっても良い。さらに、サブコレクタ層をｎ＋−ＧａＩｎＡｓ層にするなど、本発明の趣旨を損なわない範囲で層の構成を変更しても良いことはいうまでもない。
【００２６】
以上説明したことから明らかなように、本発明によるヘテロ接合バイポーラトランジスタにおいては、従来構造のヘテロ接合バイポーラトランジスタと比ベてベース抵抗を低くすることができる。また、ベース・コレクタ界面の伝導帯不連続により電子が加速され、高周波特性も改善される。
【００２７】
【発明の効果】
本発明の実施により、従来の均一ベース構造および組成傾斜ベース構造よりもベース抵抗が低いヘテロ接合バイポーラトランジスタを提供することができる。
【図面の簡単な説明】
【図１】本発明によるヘテロ接合バイポーラトランジスタの断面図の一例を示す図である。
【図２】本発明によるヘテロ接合バイポーラトランジスタのＧａｘＩｎ１−ｘＡｓベース層内のＧａＡｓ組成比ｘの一例を示す図である。
【図３】本発明によるヘテロ接合バイポーラトランジスタのＧａｘＩｎ１−ｘＡｓベース層内のＧａＡｓ組成比ｘの一例を示す図である。
【図４】従来技術によるヘテロ接合バイポーラトランジスタのＧａｘＩｎ１−ｘＡｓベース層内のＧａＡｓ組成比ｘの一例を示す図である。
【図５】本発明によるヘテロ接合バイポーラトランジスタおよび従来技術によるヘテロ接合バイポーラトランジスタのベース層の伝導帯端のエネルギーバンド構造を示す図である。
【符号の説明】
１…半絶縁性ＩｎＰ基板、２…サブコレクタ層（ｎ＋−ＩｎＰ）、３…コレクタ層（ｎ−−ＧａＩｎＡｓ）、４…ベース層（ｐ＋−ＧａＩｎＡｓ）、５…エミッタ層（ｎ−−ＩｎＰ）、６…キャップ層（ｎ＋−ＧａＩｎＡｓ）、７…コレクタ電極、８…ベース電極、９…エミッタ電極、１０…伝導帯端、１１…伝導帯端不連続、１２…電子。
【図１】
2004179359.tif 000003
【図２】
2004179359.tif 000004
【図３】
2004179359.tif 000005
【図４】
2004179359.tif 000006
【図５】
2004179359.tif 000007