(57)【要約】【課題】解析結果の信頼性を維持したまま、回路シミュレーションを効率的に実行することができるレイアウト検証装置を提供する。【解決手段】半導体集積回路のレイアウトデータ２から寄生素子を含むネットリスト４を作成する素子抽出部３と、ネットリスト４で規定される回路から配線間容量が接続するノードを抽出し、当該ノードの入力インピーダンスを算出する入力インピーダンス計算部５と、当該入力インピーダンス値を用いて配線間容量が回路特性に与える影響を規定する指標値を求めると共に、当該指標値に基づいてネットリスト４から配線間容量を削除すべきか否かを判定する配線間容量要否判定部６と、当該判定結果に基づいてネットリスト４から配線間容量を削除して、回路解析対象のネットリスト８を作成する配線間容量削除部７とを備える。【選択図】　　　　図１
2004078428.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路のレイアウトデータから寄生素子を含むネットリストを作成するネットリスト作成部と、
当該ネットリストで規定される回路から寄生容量素子が接続するノードを抽出し、当該ノードの入力インピーダンスを算出する入力インピーダンス計算部と、上記入力インピーダンス計算部が算出した入力インピーダンス値を用いて上記寄生容量素子が回路特性に与える影響を規定する指標値を求めると共に、当該指標値に基づいて上記ネットリストから寄生容量素子を削除すべきか否かを判定する素子要否判定部と、
当該素子要否判定部の判定結果に基づいて上記ネットリストから寄生容量素子を削除して、回路解析対象のネットリストを作成する素子削除処理部と
を備えたレイアウト検証装置。
【請求項２】
素子要否判定部は、寄生素子を含むネットリストから抽出したノードに接続する寄生容量素子の容量値をＣ１、当該ノードの接地電位に対する等価抵抗素子の抵抗値をＲ１、当該ノードの接地電位に対する等価容量素子の容量値をＣ２、及び、当該ノードを含む回路で扱う信号の最大周波数をｆとすると、２π・ｆ・Ｃ１・Ｒ１なる式で表される指標値とＣ１／Ｃ２なる式で表される指標値を算出し、これら指標値のうちのいずれかが１より小さい場合、上記寄生容量素子を削除すべきと判定することを特徴とする請求項１記載のレイアウト検証装置。
【請求項３】
素子要否判定部は、寄生素子を含むネットリストから２つのノード間に寄生容量素子が抽出されると、一方のノードから信号が入力する経路を考慮して上記寄生容量素子が回路特性に与える影響を規定する指標値を求めると共に、他方のノードから信号が入力する経路を考慮して上記寄生容量素子が回路特性に与える影響を規定する指標値を求め、これら指標値のうちのいずれかが１より小さい場合、上記寄生容量素子を削除すべきと判定することを特徴とする請求項１記載のレイアウト検証装置。
【請求項４】
素子削除処理部が作成した回路解析対象のネットリストに対して回路解析を実行すると共に、素子要否判定部が指標値を算出するにあたり寄生容量素子が接続するノードを含む回路の等価回路を構成する等価素子の特性値を求める回路シミュレータを備えたことを特徴とする請求項１記載のレイアウト検証装置。
【請求項５】
寄生容量素子が接続するノードを含む等価回路にてディジタル信号が扱われるかアナログ信号が扱われるかを分類し、
素子要否判定部は、アナログ信号を扱う回路の場合、当該回路における信号入力源からの信号の振幅に関する指標値の大小に基づいて、寄生容量素子が回路特性に与える影響を規定する指標値を求めることなく寄生容量素子の削除を判定するか、若しくは、上記回路特性に与える影響を規定する指標値に基づいて寄生容量素子を削除すべきか否かを判定することを特徴とする請求項１記載のレイアウト検証装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はＬＳＩなどの半導体集積回路のレイアウトに対して回路特性の検証を行うレイアウト検証装置に係り、特にレイアウトから抽出された寄生素子を含む回路シミュレーション用のネットリストから各ノードへの入力インピーダンス値に基づいて回路シミュレーションすべき寄生素子数を削減するレイアウト検証装置に関するものである。
【０００２】
【従来の技術】
レイアウト検証の目的は、回路図とレイアウトデータとの特性が一致するか否かを検証するものである。具体的には、ＬＳＩなどの半導体集積回路のレイアウトから、回路図には存在しない配線の寄生抵抗や寄生容量などを抽出し、それらを付加したネットリストに対して回路シミュレーションを実行して回路特性を調べる。つまり、ＬＳＩチップのどこに生じるかわからない寄生素子に対して検証が行われる。
【０００３】
近年の半導体製造における微細加工技術の発展に伴い、隣接して配置される配線間の間隔が狭まって、いわゆる配線間容量値が増大する傾向にある。このような配線間容量は、回路をネットリストの形にして回路シミュレータで回路方程式を解くにあたり、回路マトリックス内の対角要素にならない場合が多い。このため、回路シミュレータとしてより複雑なマトリックスを解く必要があり、シミュレーションに長時間を要したり、収束しにくくなるという不具合が生じていた。
【０００４】
このような不具合を解消するために、ある値以下の配線間容量を一律に削除する処理を実行し、シミュレーションすべき素子数を削減して回路シミュレータの負荷を低減する試みがなされていた。
【０００５】
図８は従来のレイアウト検証装置の構成を示すブロック図である。図において、１００は回路シミュレーションを実行するにあたり、回路シミュレーションすべき寄生素子数を削減する従来のレイアウト検証装置であって、後述する構成要素のプログラムを実行するコンピュータ装置により具現化される。１０１は検証対象のレイアウトデータで、所望の半導体集積回路のレイアウトを表しており、不図示のレイアウト作成装置によって作成される。１０２は素子抽出部であって、レイアウトデータ１０１に応じた回路の素子と寄生素子とを抽出して寄生素子を含むネットリスト１０３を生成する。
【０００６】
１０３は寄生素子を含むネットリストで、配線間容量算出部１０４や配線間容量削除部１０５による素子数削減処理を施された後、シミュレーション対象のネットリスト１０６となる。１０４は配線間容量算出部であって、直列や並列に繋がる複数の寄生容量素子がある場合、寄生素子を含むネットリスト１０３に記述された寄生容量素子の容量値を基にしてその総容量値などを算出する。１０５は配線間容量削除部で、配線間容量算出部１０４が算出した容量値やネットリスト１０３に記述された寄生容量素子の容量値に基づいて、所定値以下となる配線間容量をネットリスト１０３から削除してネットリスト１０６を生成する。なお、素子抽出部１０２、配線間容量算出部１０４や配線間容量削除部１０５は、レイアウト検証装置１００として機能するコンピュータ装置に実行されるプログラムで具現化することができる。
【０００７】
１０６は所定値以下の配線間容量を削除したネットリストで、回路シミュレーションの対象となる。１０７は回路シミュレータであって、ネットリスト１０６に対して回路シミュレーションを実行し回路特性を検証する。また、回路シミュレータ１０７も、レイアウト検証装置１００として機能するコンピュータ装置に実行されるプログラムで具現化することができる。１０８はネットリスト１０６に対して回路シミュレーションを実行して得られた解析結果である。
【０００８】
次に動作について説明する。
図９は図８中のレイアウト検証装置の動作を示すフロー図であり、この図に沿って回路シミュレーションすべき寄生素子数を削減する処理について説明する。先ず、レイアウト検証装置１００は、不図示のレイアウト作成装置からレイアウトデータ１０１を取得する。レイアウト検証装置１００内の素子抽出部１０２は、レイアウトデータ１０１のレイアウトパターンに従った回路の素子と寄生素子とを抽出し、レイアウトデータ１０１に対応した寄生素子を含むネットリスト１０３を生成する（ステップＳＴ１００）。
【０００９】
次に、配線間容量算出部１０４は、ネットリスト１０３中の寄生容量素子の容量値や抽出や直列や並列に繋がる複数の寄生容量素子の総容量値などを算出し、配線間容量削除部１０５に送出する。配線間容量削除部１０５では、配線間容量算出部１０４から取得した容量値に基づいて所定値以下となる配線間容量をネットリスト１０３から削除してネットリスト１０６を生成する（ステップＳＴ１０１）。
【００１０】
続いて、回路シミュレータ１０７は、ネットリスト１０６に対して回路シミュレーションを実行し、回路特性の検証結果を解析結果１０８として出力する（ステップＳＴ１０２）。
【００１１】
【発明が解決しようとする課題】
従来のレイアウト検証装置は以上のように構成されているので、レイアウトデータ１０１から配線の寄生抵抗や寄生容量、配線間容量などを抽出した後、所定値以下の寄生抵抗素子や寄生容量素子を一律に削除してしまうことから、回路特性に大きく影響を及ぼす寄生素子が削除されてしまう可能性があるという課題があった。
【００１２】
例えば、回路で扱う信号の周波数が高くなると、配線間容量は、その値が小さくともクロストークの影響が大きい場合がある。つまり、各寄生素子が存在する部分における回路の構成や、素子及び配線の寸法・配置、扱われる信号の周波数などによって、寄生素子が実際の回路特性に影響を与えるか否かが決定される。従って、従来のように所定値以下の寄生抵抗素子や寄生容量素子を一律に削除してしまうようなやり方では、実際の回路特性に影響を与え、回路シミュレーションされるべき寄生素子が除かれてしまう可能性がある。これは、レイアウト検証の信頼性を劣化させる要因となる。
【００１３】
この発明は上記のような課題を解決するためになされたもので、レイアウトから抽出された寄生素子を含む回路シミュレーション用のネットリストから、各ノードへの入力インピーダンス値に基づいて回路特性に影響を及ぼす可能性がある配線間容量を残し、当該影響が少ない配線間容量を削除することで、解析結果の信頼性を維持したまま、回路シミュレーションを効率的に実行することができるレイアウト検証装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係るレイアウト検証装置は、半導体集積回路のレイアウトデータから寄生素子を含むネットリストを作成するネットリスト作成部と、当該ネットリストで規定される回路から寄生容量素子が接続するノードを抽出し、当該ノードの入力インピーダンスを算出する入力インピーダンス計算部と、入力インピーダンス計算部が算出した入力インピーダンス値を用いて寄生容量素子が回路特性に与える影響を規定する指標値を求めると共に、当該指標値に基づいてネットリストから寄生容量素子を削除すべきか否かを判定する素子要否判定部と、当該素子要否判定部の判定結果に基づいてネットリストから寄生容量素子を削除して、回路解析対象のネットリストを作成する素子削除処理部とを備えるものである。
【００１５】
この発明に係るレイアウト検証装置は、素子要否判定部が、寄生素子を含むネットリストから抽出したノードに接続する寄生容量素子の容量値をＣ１、当該ノードの接地電位に対する等価抵抗素子の抵抗値をＲ１、当該ノードの接地電位に対する等価容量素子の容量値をＣ２、及び、当該ノードを含む回路で扱う信号の最大周波数をｆとすると、２π・ｆ・Ｃ１・Ｒ１なる式で表される指標値とＣ１／Ｃ２なる式で表される指標値を算出し、これら指標値のうちのいずれかが１より小さい場合、寄生容量素子を削除すべきと判定するものである。
【００１６】
この発明に係るレイアウト検証装置は、素子要否判定部が、寄生素子を含むネットリストから２つのノード間に寄生容量素子が抽出されると、一方のノードから信号が入力する経路を考慮して寄生容量素子が回路特性に与える影響を規定する指標値を求めると共に、他方のノードから信号が入力する経路を考慮して寄生容量素子が回路特性に与える影響を規定する指標値を求め、これら指標値のうちのいずれかが１より小さい場合、寄生容量素子を削除すべきと判定するものである。
【００１７】
この発明に係るレイアウト検証装置は、素子削除処理部が作成した回路解析対象のネットリストに対して回路解析を実行すると共に、素子要否判定部が指標値を算出するにあたり寄生容量素子が接続するノードを含む回路の等価回路を構成する等価素子の特性値を求める回路シミュレータを備えるものである。
【００１８】
この発明に係るレイアウト検証装置は、寄生容量素子が接続するノードを含む等価回路にてディジタル信号が扱われるかアナログ信号が扱われるかを分類し、素子要否判定部が、アナログ信号を扱う回路の場合、当該回路における信号入力源からの信号の振幅に関する指標値の大小に基づいて、寄生容量素子が回路特性に与える影響を規定する指標値を求めることなく寄生容量素子の削除を判定するか、若しくは、回路特性に与える影響を規定する指標値に基づいて寄生容量素子を削除すべきか否かを判定するものである。
【００１９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるレイアウト検証装置の構成を示すブロック図である。図において、１は実施の形態１によるレイアウト検証装置であって、後述する構成要素のプログラムを実行するコンピュータ装置により具現化される。２は検証対象のレイアウトデータで、所望の半導体集積回路のレイアウトを表しており、不図示のレイアウト作成装置によって作成される。３は素子抽出部（ネットリスト作成部）であって、レイアウトデータ２に応じた回路の素子と寄生素子とを抽出して寄生素子を含むネットリスト４を生成する。４は寄生素子を含むネットリストで、レイアウトデータ２に対応する半導体集積回路の寄生素子を含む回路接続情報が記述されている。
【００２０】
５は入力インピーダンス計算部であって、ネットリスト４に含まれる寄生素子のうち配線間容量が繋がる２つのノードの入力インピーダンス値を算出する。６は配線間容量要否判定部（素子要否判定部）で、入力インピーダンス計算部５が算出した入力インピーダンスに基づいて配線間容量の削除の要否を判定する。７は配線間容量削除部（素子削除処理部）であって、配線間容量要否判定部６によって削除が必要と判定された配線間容量を削除する。また、素子抽出部３、入力インピーダンス計算部５、配線間容量要否判定部６及び配線間容量削除部７は、レイアウト検証装置１として機能するコンピュータ装置に実行されるプログラムで具現化することができる。
【００２１】
８は配線間容量削除部７によって不要な配線間容量が削除されたネットリストで、回路シミュレーションの対象となる。９は回路シミュレータであって、ネットリスト８に対して回路シミュレーションを実行し回路特性を検証する。また、回路シミュレータ９も、レイアウト検証装置１として機能するコンピュータ装置に実行されるプログラムで具現化することができる。１０はネットリスト８に対して回路シミュレーションを実行して得られた解析結果である。
【００２２】
次に動作について説明する。
図２は図１中のレイアウト検証装置の動作を示すフロー図であり、この図に沿って回路シミュレーションすべき寄生素子数を削減する処理について説明する。先ず、レイアウト検証装置１は、不図示のレイアウト作成装置からレイアウトデータ２を取得する。レイアウト検証装置１内の素子抽出部３は、レイアウトデータ２のレイアウトパターンに従った回路の素子や配線と寄生素子とを抽出し、レイアウトデータ２に対応した寄生素子を含むネットリスト４を生成する（ステップＳＴ１）。
【００２３】
具体的に説明すると、素子抽出部３は、レイアウトデータ２より回路素子や配線を認識し、回路情報を抽出する。次に、素子抽出部３は、寄生抵抗素子を抽出するために配線を分割して配線上にノードを生成する。このあと、素子抽出部３は、分割した配線の各部分ごとに寄生抵抗及び寄生容量を抽出し、各寄生素子のターミナルを適切なノードに接続する。このようにして得られた寄生素子に関する情報を反映させた回路情報を基にして、素子抽出部３は、寄生素子を含むネットリスト４を生成する。
【００２４】
次に、入力インピーダンス計算部５は、ネットリスト４中の寄生素子のうち配線間容量が繋がる全てのノードに対する入力インピーダンス値を算出する（ステップＳＴ２）。
図３は実施の形態１のレイアウト検証装置における寄生素子を含む回路図であり、（ａ）は１つのノードに繋がる寄生容量素子を含む等価回路、（ｂ）は２つのノード間に存在する寄生容量素子を含む等価回路を示している。この図に沿って、入力インピーダンス計算部５の処理を説明する。
【００２５】
先ず、入力インピーダンス計算部５は、素子抽出部３が生成したネットリスト４を読み込んで、寄生容量素子が繋がるノード、例えば（ａ）に示すように１つのノードＮ１に寄生容量素子Ｃ１が繋がる部分を取り出す。次に、入力インピーダンス計算部５は、ネットリスト４に記述される回路情報に基づいて、当該ノードＮ１についての入力インピーダンスとして、寄生容量素子Ｃ１の容量値、ノードＮ１の接地電位（ＧＮＤ）に対する等価抵抗Ｒ１の抵抗値、ノードＮ１の接地電位（ＧＮＤ）に対する等価容量Ｃ２の容量値を算出し、配線間容量要否判定部６に送出する。
【００２６】
続いて、配線間容量要否判定部６は、当該ノードＮ１で規定される回路で扱う信号の最大周波数ｆ、及び、入力インピーダンス計算部５から取得した各入力インピーダンス値を用いて、配線間容量を削除すべきか否かを判定する。具体的に説明すると、配線間容量要否判定部６は、寄生容量素子Ｃ１の容量値、ノードＮ１の接地電位に対する等価抵抗Ｒ１の抵抗値、及び、ノードＮ１の接地電位に対する等価容量Ｃ２の容量値から、下記式（１）、（２）で表される削除要否に関する指標値（寄生容量素子が回路特性に与える影響を規定する指標値）を算出する。
Ａ＝２π・ｆ・Ｃ１・Ｒ１　　　・・・（１）
Ｂ＝Ｃ１／Ｃ２　　　　　　　　・・・（２）
【００２７】
配線間容量要否判定部６は、指標値Ａ，Ｂのいずれか一方の値が１より十分に小さい場合、回路特性に対する影響が少ないものとして配線間容量Ｃ１を削除すべき旨を配線間容量削除部７に通知する。一方、指標値Ａ，Ｂのどちらも１より大きければ、回路特性に与える影響が無視できず回路シミュレーションすべきものとして配線間容量Ｃ１を残す旨を配線間容量削除部７に通知する。
【００２８】
また、図３（ｂ）に示す例では、入力インピーダンス計算部５は、ネットリスト４から２つのノードＮ１，Ｎ２間に寄生容量素子Ｃ１が抽出された場合を示している。この場合、入力インピーダンス計算部５は、図３（ａ）の場合と同様に、ネットリスト４に記述される回路情報に基づいて、当該ノードＮ１についての入力インピーダンスとして、ノードＮ２の接地電位（ＧＮＤ）に対する等価抵抗Ｒ１の抵抗値、ノードＮ２の接地電位（ＧＮＤ）に対する等価容量Ｃ２の容量値、ノードＮ１の接地電位（ＧＮＤ）に対する等価抵抗Ｒ３の抵抗値、ノードＮ１の接地電位（ＧＮＤ）に対する等価容量Ｃ３の容量値を算出し、配線間容量要否判定部６に送出する。
【００２９】
配線間容量要否判定部６では、当該ノードＮ１，Ｎ２で規定される回路で扱う信号の最大周波数ｆ、及び、入力インピーダンス計算部５から取得した各入力インピーダンス値を用いて、ノードＮ２からノードＮ１を見て配線間容量を削除すべきか否かを判定し、同時にノードＮ１からノードＮ２を見て配線間容量を削除すべきか否かを判定する。
【００３０】
具体的に説明すると、配線間容量要否判定部６は、ノードＮ２から信号が配線間容量Ｃ１を介してノードＮ１に流れる場合を考え、寄生容量素子Ｃ１の容量値、ノードＮ１の接地電位に対する等価抵抗Ｒ３の抵抗値、及び、ノードＮ１の接地電位に対する等価容量Ｃ３の容量値から、上記式（１）、（２）で表される削除要否に関する指標値を算出する。
同時に、配線間容量要否判定部６は、ノードＮ１から信号が配線間容量Ｃ１を介してノードＮ２に流れる場合を考え、寄生容量素子Ｃ１の容量値、ノードＮ２の接地電位に対する等価抵抗Ｒ１の抵抗値、及び、ノードＮ２の接地電位に対する等価容量Ｃ２の容量値から、上記式（１）、（２）で表される削除要否に関する指標値を算出する。
【００３１】
このあと、配線間容量要否判定部６は、上述した両方の処理にて得られた指標値Ａ，Ｂのうちのいずれかの値が１より十分に小さい場合、回路特性に対する影響が少ないものとして配線間容量Ｃ１を削除すべき旨を配線間容量削除部７に通知する。一方、指標値Ａ，Ｂの全てが１より大きければ、回路特性に与える影響が無視できず回路シミュレーションすべきものとして配線間容量Ｃ１を残す旨を配線間容量削除部７に通知する。
【００３２】
配線間容量削除部７では、配線間容量要否判定部６からの通知に基づいて削除すべきと判定された配線間容量をネットリスト４から削除し、回路特性に影響がない不要な配線間容量を削除したネットリスト８を生成する（ステップＳＴ３）。続いて、回路シミュレータ９は、ネットリスト８に対して回路シミュレーションを実行し、回路特性の検証結果を解析結果１０として出力する（ステップＳＴ４）。
【００３３】
ここで、配線間容量が接続するノードを含む等価回路を構成する等価素子の特性値を求める処理の一例を説明する。
図４は実施の形態１のレイアウト検証装置による寄生素子値を求める処理を説明する説明図であり、（ａ）はノードＮ１の接地電位に対する等価抵抗Ｒ１の抵抗値を求める処理、（ｂ）はノードＮ１の接地電位に対する等価容量Ｃ２の容量値を求める処理を示している。図において、１１は回路ブロックであって、配線間容量Ｃ１とノードＮ１を介した配線で接続する。１２は回路シミュレーションを実行する際に配線間容量Ｃ１から置き換える直流電流源で、振幅１．０アンペアの直流電流をノードＮ１が存在する配線に供給する。１３は回路シミュレーションを実行する際に配線間容量Ｃ１から置き換える交流電流源であって、１．０アンペアの交流電流をノードＮ１が存在する配線に供給する。なお、（ａ），（ｂ）の上段の回路は、同一である。
【００３４】
先ず、入力インピーダンス計算部５は、図４（ａ）や図４（ｂ）の上段のような回路ブロック１１と接続する配線上に配線間容量Ｃ１が存在する回路において、図３（ａ）に示すようなノードＮ１の接地電位に対する等価抵抗Ｒ１の抵抗値を求める。具体的には、入力インピーダンス計算部５が、図４（ａ）や図４（ｂ）上の回路における配線間容量Ｃ１を直流電源１２に置き換えた回路情報を生成して回路シミュレータ９に送出する。
【００３５】
回路シミュレータ９では、入力インピーダンス計算部５からの回路情報に基づいて回路シミュレーションを実行し、ノードＮ１が存在する配線の電圧値Ｖｏを求める。この電圧値Ｖｏは、回路シミュレータ９から入力インピーダンス計算部５に返信される。入力インピーダンス計算部５では、１．０アンペアの直流電流を供給する直流電源１２を用いたことから、ノードＮ１の接地電位に対する等価抵抗Ｒ１＝（ノードＮ１が存在する配線の電圧値Ｖｏ）／１．０（アンペア）となる。この等価抵抗Ｒ１を含む入力インピーダンス値は配線間容量要否判定部６に送られ、上述した指標値Ａ＝２π・ｆ・Ｃ１・Ｒ１が算出される。
【００３６】
次に、入力インピーダンス計算部５は、図４（ａ）や図４（ｂ）の上段のような回路ブロック１１と接続する配線上に配線間容量Ｃ１が存在する回路において、図３（ａ）に示すようなノードＮ１の接地電位に対する等価容量Ｃ２の容量値を求める。具体的には、入力インピーダンス計算部５が、上述のようにして等価抵抗Ｒ１を求めたあと、図４（ａ）や図４（ｂ）上の回路における配線間容量Ｃ１を交流電源１３に置き換えた回路情報を生成して回路シミュレータ９に送出する。
【００３７】
回路シミュレータ９では、入力インピーダンス計算部５からの回路情報に基づいて回路シミュレーションを実行し、ノードＮ１が存在する配線の電圧値Ｖｏのゲイン特性を当該回路で扱う信号の周波数に関して求める。この信号の周波数に対する電圧値Ｖｏのゲイン特性の関係は、そのまま信号の周波数ｆに対する入力インピーダンス絶対値に相当する。
【００３８】
図５は図４（ｂ）下段の回路におけるインピーダンス特性を示すグラフであり、信号の周波数ｆに対する入力インピーダンス絶対値の関係を示している。先ず、回路シミュレータ９は、入力インピーダンス計算部５から配線間容量Ｃ１を交流電源１３に置き換えた回路情報を取得すると、図５のような関係を求める。このあと、直流時のインピーダンス絶対値から３ｄＢだけダウンしたときの周波数ｆｃを抽出する。
【００３９】
この周波数ｆｃは、ｆｃ＝１／（２π・Ｃ２・Ｒ１）なる関係を有することから、回路シミュレータ９は、ノードＮ１の接地電位に対する等価容量Ｃ２の容量値を、Ｃ２＝１／（２π・ｆｃ・Ｒ１）として求める。このあと、回路シミュレータ９は、回路シミュレーションの結果として得られた容量値Ｃ２を入力インピーダンス計算部５に返信する。入力インピーダンス計算部５では、回路シミュレータ９が求めた容量値Ｃ２を含む入力インピーダンス値を配線間容量要否判定部６に送出する。配線間容量要否判定部６は、容量値Ｃ２を含む入力インピーダンス値を用いて、上述した指標値Ｂ＝Ｃ１／Ｃ２を算出する。
【００４０】
以上のように、この実施の形態１によれば、レイアウトデータ２から抽出した寄生素子を含むネットリスト４から、各ノードの入力インピーダンスを算出して各ノードの接地電位に対する等価抵抗及び等価容量を求め、この値から配線間容量を通って信号が伝わりやすいか否かを判定し、信号が伝わりにくいノードに繋がる配線間容量を削除するので、回路特性に影響を及ぼす可能性がある配線間容量を残しながら回路シミュレーションすべき素子数を削減することから、シミュレーションにおける回路シミュレータ９の負荷を低減することができ、解析結果１０の信頼性を維持したまま回路シミュレーションを効率的に実行することができる。これにより、レイアウト検証に要する時間を短縮化することもできる。
【００４１】
実施の形態２．
この実施の形態２では、回路シミュレーションの対象となる回路においてディジタル信号を扱う場合とアナログ信号を扱う場合を考慮して配線間容量の削除の要否を判断するものである。
【００４２】
実施の形態２によるレイアウト検証装置は、上記実施の形態１と基本的に同一の構成を有しているが、入力インピーダンス計算部５、配線間容量要否判定部６及び回路シミュレータ９による処理において、ディジタル信号を扱う場合とアナログ信号を扱う場合を考慮して配線間容量の削除の要否を判断する点で異なる。
【００４３】
図６はこの発明の実施の形態２によるレイアウト検証装置の寄生素子削除処理を説明する説明図である。素子抽出部３が抽出したネットリスト４で記述される回路として、上段の図に示すように、３つの回路ブロック１４，１５，１６のそれぞれが配線で接続されたものを考える。ここで、ノードＮ１を回路ブロック１４，１５間の配線上に規定し、ノードＮ２を回路ブロック１５，１６間の配線上に規定する。また、ノードＮ１を含む配線部分に符号Ａを付し、配線間容量Ｃ１が抽出されているものとし、ノードＮ２を含む配線部分にも符号Ｂを付して配線間容量Ｃ２が抽出されているものとする。
【００４４】
先ず、入力インピーダンス計算部５は、入力インピーダンスを算出する対象として読み込んだネットリスト４内の回路情報を解析して、当該回路情報で規定される回路のうちディジタル信号を扱うノードとアナログ信号を扱うノードとを分類する。このとき、ディジタル信号を扱うノードについては、上記実施の形態１と同様に、各ノードについての入力インピーダンス値を算出し、配線間容量要否判定部６に送出する。以降の処理は、上記実施の形態１と同様である。
【００４５】
一方、アナログ信号を扱うノードがあると、入力インピーダンス計算部５は、当該ノードを含む回路情報を回路シミュレータ９に送出する。回路シミュレータ９では、入力インピーダンス計算部５から取得した上記回路情報に基づいて、信号入力源からアナログ信号を扱う各ノードまでのゲイン（信号の振幅に関する指標値）を回路シミュレーションによって求める。
【００４６】
図６上段の回路は、入力インピーダンス計算部５によってアナログ信号を扱うものとして分類されたものを示している。ここで、上述した回路シミュレーションによって、符号Ｂを付した配線部分におけるノードＮ２の方が、符号Ａを付した配線部分におけるノードＮ１より信号入力源からのゲインが大きいという結果が得られると、回路シミュレータ９は、当該結果を入力インピーダンス計算部５に送出する。
【００４７】
このあと、入力インピーダンス計算部５は、図６上段の回路におけるノードＮ１，Ｎ２に関する入力インピーダンス値及び回路シミュレータ９が求めた上記ゲインの大小判定結果を、配線間容量要否判定部６に送出する。配線間容量要否判定部６では、回路シミュレータ９によってゲインが大きいと判定された符号Ｂを付した部分のノードＮ２に対してのみ上記実施の形態１で示した処理を施す。一方、ゲインが小さいと判定された符号Ａを付した部分のノードＮ１に対しては、無条件に配線間容量Ｃ１を削除する旨を配線間容量削除部７に通知する。
【００４８】
このような処理によって配線間容量を削除した結果が図６下段である。図示の例では、上記実施の形態１で示した処理にて配線間容量Ｃ２が残された場合を示している。また、信号入力源からのゲインが予め設定した所定値より大きければ上記実施の形態１で示した処理を施し、当該所定値より小さければ無条件に配線間容量を削除するようにしてもよい。例えば、入力信号のゲインが−３ｄＢ以下となった場合、配線間容量を無条件に削除し、それより大きければ、上記実施の形態１で示した処理を施す。当該所定値は、設計する回路種類に応じて適宜最適な特性が得られるように設定される。
【００４９】
以上のように、この実施の形態２によれば、回路シミュレーションの対象となる回路においてディジタル信号を扱う場合とアナログ信号を扱う場合を考慮して、ディジタル信号を扱うノードについては配線間容量が繋がる全てのノードに対して上記実施の形態１で示した処理を施し、アナログ信号を扱うノードでは信号入力源からのゲインが大きいものについて上記実施の形態１で示した処理を施し、ゲインが小さいものに対しては一律に削除するので、解析結果１０の信頼性を維持したまま回路シミュレーションを効率的に実行することができる。これにより、レイアウト検証に要する時間を短縮化することもできる。
【００５０】
なお、上記実施の形態１，２において、素子抽出部３がノードに繋がる配線間容量を抽出する場合について説明したが、これに限定されるものではない。つまり、本発明は、ノードに繋がる配線間容量だけでなく、ネットリスト４で規定される回路素子と回路素子の間や回路素子に繋がる配線間容量を抽出する場合でも適用することができる。以下に具体的に説明する。
【００５１】
図７は回路素子に繋がる配線間容量が抽出された場合における削除処理を説明する説明図である。図７上段に示すように、抵抗素子Ｒ４と他の配線との間に配線間容量Ｃ１が抽出された場合、入力インピーダンス計算部５は、抵抗素子Ｒ４を抵抗Ｒ４−１，４−２に分割する。そして、入力インピーダンス計算部５は、図７下段に示すように、抵抗Ｒ４−１，４−２の間にできたノードを上記実施の形態１，２で示したノードＮ１と考えて入力インピーダンス値を算出する。このようにすることでも、上記実施の形態１，２と同様に配線間容量の削除処理を実行することができる。
【００５２】
【発明の効果】
以上のように、この発明によれば、半導体集積回路のレイアウトデータから寄生素子を含むネットリストを作成し、当該ネットリストで規定される回路から寄生容量素子が接続するノードを抽出し、当該ノードの入力インピーダンス値を用いて寄生容量素子が回路特性に与える影響を規定する指標値を求めると共に、当該指標値に基づいてネットリストから寄生容量素子を削除すべきか否かを判定し、当該判定結果に基づいてネットリストから寄生容量素子を削除して回路解析対象のネットリストを作成するので、回路特性に影響を及ぼす可能性がある寄生容量素子を残しながら回路シミュレーションすべき素子数を削減することから、シミュレーションにおける回路シミュレータの負荷を低減することができ、回路解析結果の信頼性を維持したまま回路シミュレーションを効率的に実行することができるという効果がある。これにより、レイアウト検証に要する時間を短縮化することができるという効果もある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるレイアウト検証装置の構成を示すブロック図である。
【図２】図１中のレイアウト検証装置の動作を示すフロー図である。
【図３】実施の形態１のレイアウト検証装置における寄生素子を含む回路図である。
【図４】実施の形態１のレイアウト検証装置による寄生素子値を求める処理を説明する説明図である。
【図５】図４（ｂ）下段の回路におけるインピーダンス特性を示すグラフである。
【図６】この発明の実施の形態２によるレイアウト検証装置の寄生素子削除処理を説明する説明図である。
【図７】回路素子に繋がる配線間容量が抽出された場合における削除処理を説明する説明図である。
【図８】従来のレイアウト検証装置の構成を示すブロック図である。
【図９】図８中のレイアウト検証装置の動作を示すフロー図である。
【符号の説明】
１　レイアウト検証装置、２　レイアウトデータ、３　素子抽出部（ネットリスト作成部）、４　寄生素子を含むネットリスト、５　入力インピーダンス計算部、６　配線間容量要否判定部（素子要否判定部）、７　配線間容量削除部（素子削除処理部）、８　不要な配線間容量が削除されたネットリスト、９　回路シミュレータ、１０　解析結果、１１，１４，１５，１６　回路ブロック、１２　直流電源、１３　交流電源。
【図１】
2004078428.tif 000003
【図２】
2004078428.tif 000004
【図３】
2004078428.tif 000005
【図４】
2004078428.tif 000006
【図５】
2004078428.tif 000007
【図６】
2004078428.tif 000008
【図７】
2004078428.tif 000009
【図８】
2004078428.tif 000010
【図９】
2004078428.tif 000011