(57)【要約】【課題】小型で、生産コストを低く抑えることができる高周波用多層回路基板を提供する。【解決手段】複数の誘電体層１ａ〜１ｆを積層して成る矩形状積層体１の上面に、一部が矩形状積層体１の一端面に開口した切り欠き部２を形成するとともに、切り欠き部２の形成領域に露出する誘電体層の表面に圧電素子３を搭載し、この圧電素子３を切り欠き部２の形成領域内に取着される金属製カバー部材４で気密封止する。【選択図】図１
2004153023.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を積層して成る矩形状積層体の上面から少なくとも一側面にかけて切り欠き部を形成するとともに、該切り欠き部の形成領域に露出する誘電体層の表面に圧電素子を搭載し、この圧電素子を前記切り欠き部の形成領域内に取着される金属製のカバー部材で気密封止してなる高周波多層回路基板。
【請求項２】
前記切り欠き部が前記矩形状積層体の上面角部に設けられていることを特徴とする請求項１に記載の高周波用多層回路基板。
【請求項３】
前記切り欠き部の非形成領域に位置する矩形状積層体の上面に前記圧電素子と電気的に接続される電子部品素子が搭載されていることを特徴とする請求項１または請求項２に記載の高周波多層回路基板。
【請求項４】
前記カバー部材の上面の高さが、前記矩形状積層体の上面と同等もしくは矩形状積層体の上面よりも低く位置設定されていることを特徴とする請求項１乃至請求項３のいずれかに記載の高周波多層回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種高周波電子デバイスに用いられる高周波用多層回路基板に関するものである。
【０００２】
【従来の技術】
高周波用多層回路基板は、各種高周波電子デバイスに幅広く用いられている。かかる従来の高周波用多層回路基板としては、例えば図４に示すように、複数の誘電体層を積層して成る矩形状積層体５１の上面中央部に形成される凹部５２の形成領域に露出する誘電体層の表面に、金属製カバー部材５４で覆われた圧電素子５３を搭載し、凹部５２の非形成領域に位置する矩形状積層体５１の上面に、圧電素子５３に電気的に接続される電子部品素子５６が搭載された構造のものが知られている（例えば、特許文献１参照。）。
【０００３】
このような構造の高周波用多層回路基板は、電子部品素子５６と、共振回路素子である圧電素子５３とにより、例えば携帯電話機に組み込まれる送受信制御デバイスのような機能をもった高周波用電子デバイスを構成している。
【０００４】
また、上述した従来の高周波用多層回路基板は以下の製造方法によって製作される。
即ち、まず前記矩形状積層体５１に対応する複数の基板領域を有した大型積層体を従来周知のセラミックグリーンシート積層法により形成するとともに、該大型積層体の各基板領域内で、各基板領域の中央部に所定の凹部５２を形成し、次に前記大型積層体を一体焼成し、しかる後、大型積層体を隣接する基板領域間の境界に沿って切断することにより複数の矩形状積層体５１を切り出し、得られた矩形状積層体５１の凹部５２の形成領域に圧電素子５３を搭載し、圧電素子５３を凹部５２の開口部を覆う金属製カバー部材で封止し、最後に、凹部５２の非形成領域に電子部品素子５６を搭載することにより製品としての多層回路基板が完成する（例えば、特許文献２参照。）。
【０００５】
【特許文献１】
特開平１１−１２７０５５号広報  （図４）
【特許文献２】
特開２００１−２１７３３４号公報  （図２乃至図５）
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の高周波用多層回路基板によれば、圧電素子５３を収容する凹部５２が矩形状積層体５１の上面中央部に位置しており、矩形状積層体１の内部配線はその多くが凹部５２の外側に配置されることになるため、矩形状積層体５１の周辺域にもある程度広い面積を確保しておく必要があり、このことが全体構造の小型化を困難なものとしていた。
【０００７】
更に、上述した従来の高周波用多層回路基板によれば、圧電素子５３と電子部品素子５６とを電気的に接続する内部配線の大部分が、上述した如く凹部５２の外側に配置されるようになっていることから、そのレイアウトには大きな制約があり、設計の自由度が低いという欠点も有していた。
【０００８】
また一方、上述した従来の高周波用多層回路基板を小型に構成すべく前記大型積層体に設けられる各基板領域の面積を小さくしようとすると、各基板領域と１対１に対応する多数の凹部を高密度に形成しなければならない。その場合、セラミックグリーンシートに個々の凹部を形成するためのパンチ型を微細に形成しなければならなくなる上に、これらのパンチ型を基板領域の配列ピッチに合わせて高密度に配置させる必要があり、凹部を形成するための製造設備が複雑化することにより、生産コストの上昇を招く欠点が誘発される。
【０００９】
本発明は上述の課題に鑑みて案出されたもので、その目的は、小型で、生産コストを低く抑えることができる高周波用多層回路基板を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の高周波用多層回路基板は、複数の誘電体層を積層して成る矩形状積層体の上面から少なくとも一側面にかけて切り欠き部を形成するとともに、該切り欠き部の形成領域に露出する誘電体層の表面に圧電素子を搭載し、この圧電素子を前記切り欠き部の形成領域内に取着される金属製のカバー部材で気密封止してなることを特徴とするものである。
【００１１】
また、本発明の高周波多層回路基板は、前記切り欠き部が前記矩形状積層体の上面角部に設けられていることを特徴とするものである。
【００１２】
更に、本発明の高周波用多層回路基板は、前記切り欠き部の非形成領域に位置する矩形状積層体の上面に前記圧電素子と電気的に接続される電子部品素子が搭載されていることを特徴とするものである。
【００１３】
また更に、本発明の高周波多層回路基板は、前記カバー部材の上面の高さが、前記矩形状積層体の上面と同等もしくは矩形状積層体の上面よりも低く位置設定されていることを特徴とするものである。
【００１４】
本発明の高周波用多層回路基板によれば、矩形状積層体の上面から一側面にかけて切り欠き部を形成し、この切り欠き部に圧電素子を搭載するようにしたことから、圧電素子と電子部品素子とを電気的に接続する内部配線を比較的少ない制約の下で配置させることができるようになり、全体構造の小型化に供することが可能となる。
【００１５】
また、本発明の高周波用多層回路基板によれば、前記切り欠き部は矩形状積層体の上面から一側面にかけて設けられていることから、高周波用多層回路基板を大型積層体からの“多数個取り”によって製作する場合は、少なくとも２個の基板領域に対して１個の凹部を大型積層体に形成すれば良く、特に、切り欠き部を矩形状積層体の上面角部に設ける場合においては、４個の基板領域に対して１個の凹部を形成するだけで済むので、凹部形成用の製造設備を簡素に維持することができ、これによって高周波用多層回路基板の生産コストを低く抑えることが可能となる。
【００１６】
更に、本発明の高周波用多層回路基板によれば、切り欠き部の非形成領域に位置する矩形状積層体の上面に圧電素子と電気的に接続される電子部品素子を搭載することにより、機能拡張にも容易に対応することができる上に、圧電素子と電子部品素子とが矩形状積層体の同一面に搭載されることとなるため、素子の搭載効率に優れた高周波用多層回路基板が得られるようになる。
【００１７】
また更に、本発明の高周波用多層回路基板によれば、カバー部材の上面の高さ位置を、矩形状積層体の上面と同等もしくは低く設定することにより、高周波用多層回路基板を低背化に供することができる。
【００１８】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図１は本発明の一実施形態に係る高周波用多層基板の外観斜視図、図２は図１の高周波用多層回路基板の断面図であり、同図に示す高周波用多層回路基板は、矩形状積層体１の内部に回路配線を有しており、上面に形成された切り欠き部２には圧電素子３が搭載され、切り欠き部２の非形成領域に位置する上面に圧電素子３に電気的に接続される電子部品素子６を搭載した構造を有している。
【００１９】
前記矩形状積層体１は、例えば８００℃〜１２００℃の比較的低い温度で焼成が可能なガラス−セラミック材料等から成る複数の誘電体層を積層することによって構成されており、かかる矩形状積層体１に設けられた切り欠き部２は、矩形状積層体１の上面から隣合う二つの側面にかけて形成されている。
このような矩形状積層体１を形成するガラス−セラミック材料のセラミック成分としては、例えば、クリストバライト、石英、コランダム（αアルミナ）、ムライト、コージェライト等の絶縁セラミック材料、ＭｇＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３、ＴｉＯ２等の誘電体セラミック材料、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト等の磁性体セラミック材料等が用いられ、例えば、平均粒径０．５〜６．０μｍ、好ましくは０．５〜２．０μｍに粉砕したものが使用される。尚、セラミック材料は２種以上を混合して用いても構わない。
一方、ガラス−セラミック材料のガラス成分としては、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶やスピネル構造の結晶相を析出するものであればどのようなガラスを用いてもよく、例えば、Ｂ２Ｏ３、ＳｉＯ２、Ａｌ２Ｏ３、ＺｎＯ、アルカリ土類酸化物を含むガラスフリット等が用いられる。これらのガラスフリットは、ガラス化範囲が広く、また屈伏点が例えば６００〜８００℃に設定されている。
【００２０】
尚、矩形状積層体１を形成する各誘電体層の厚みは、例えば２０μｍ〜３００μｍに設定される。
【００２１】
また、前記矩形状積層体１の表面や内部に設けられる回路配線７は、誘電体層間に介在された導体層や誘電体層の内部に埋設されたビアホール導体、矩形状積層体１の表面で圧電素子３や電子部品素子６等に電気的に接続される接続パッド等によって構成されており、かかる回路配線７の材質は誘電体層を形成する誘電体材料との相性を考慮して選定される。このような回路配線７は、例えばＡｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ合金を主成分とする導電材料やＣｕ系、Ｗ系、Ｍｏ系、Ｐｄ系導電材料等によって形成され、その厚みは例えば５〜２５μｍに設定される。尚、前記ビアホール導体の直径は誘電体層の厚み等に応じて適宜設定されるものであり、ビアホール導体が埋設される誘電体層の厚みが２０μｍ〜３００μｍの場合、ビアホール導体の直径は例えば５０μｍ〜３００μｍに設定される。
【００２２】
そして、前記切り欠き部２の形成領域に露出した誘電体層の表面に搭載される圧電素子３は、例えば、ＳＡＷ素子や水晶振動素子等が用いられ、このような圧電素子３の端子電極と先に述べた回路配線７の接続パッドとを半田等の導電性接着剤を介して電気的に接続される。尚、前記切り欠き部２の形成領域には、鉄や４５アロイ等の金属から成るカバー部材４が取着され、このカバー部材４で圧電素子３を被覆しておくことにより圧電素子３を気密封止するようにしている。
【００２３】
また、前記矩形状積層体１を構成する誘電体層のうち、最上層の表面に搭載される電子部品素子６としては、例えばコンデンサやインダクタ等のチップ型電子部品、若しくはダイオードやＦＥＴ等の半導体部品が用いられ、矩形状積層体１の内部に設けられた回路配線７等を介して上述の圧電素子３と電気的に接続される。
【００２４】
以上のような本実施形態の高周波用多層回路基板によれば、矩形状積層体１の上面から少なくとも一側面にかけて切り欠き部２を形成し、この切り欠き部２に露出した誘電体層の表面に圧電素子３を搭載するようにしたことから、圧電素子３に接続される内部配線（回路配線７等）を比較的少ない制約の下で配置させることができるようになり、全体構造の小型化に供することが可能となる。
【００２５】
また、前記切り欠き部２の非形成領域に位置する矩形状積層体１の上面に、電気的に接続される電子部品素子６を搭載することにより、機能拡張にも容易に対応することができ、しかも圧電素子３と電子部品素子６とが矩形状積層体１の同一面に搭載されることとなるため、素子の搭載効率に優れた高周波用多層回路基板を得ることができる。
【００２６】
このとき、カバー部材４の上面の高さを、矩形状積層体１の上面と同等もしくは低く位置設定しておけば、高周波用多層回路基板の低背化に供することができる。またこの場合、矩形状積層体１の上面には大きな凸部が存在しないことから、電子部品素子６を矩形状積層体１の上面に搭載する際、電子部品素子６の接続に用いられる半田ペースト等を矩形状積層体１の上面に印刷する際、印刷工程の作業性が良好であり、生産性の向上に供することもできる。本実施形態においては、下方を開口したカバー部材４を用いることで、一部が矩形状積層体１の一側面に開口した切り欠き部２においても容易に気密封止を行うことができる。
【００２７】
かくして、本発明の高周波用多層回路基板は、複数の誘電体層を積層して成る矩形状積層体１の上面に形成した切り欠き部２の形成領域に露出する誘電体層の表面に共振回路素子である圧電素子３を搭載して封止し、切り欠き部２の非形成領域に位置する矩形状積層体１の上面に電子部品素子６を搭載する構成となすことにより、携帯電話等に組み込まれる高周波用電子デバイスとして機能することとなる。
【００２８】
また、上述した高周波用多層回路基板１０の矩形状積層体１を製作には、従来周知のセラミックグリーンシート積層法が用いられる。具体的には、まず図３（ａ）に示すように、矩形状積層体１に対応する複数の基板領域を有した大型積層体３０を準備し、該大型積層体３０の各基板領域に、切り欠き部２に対応する凹部３２を、隣接する基板領域間を跨ぐようにして連続的に形成する。
【００２９】
大型積層体３０は、矩形状積層体１の誘電体層を形成するセラミック原料粉末に適当な有機バインダー等を添加して得た複数のセラミックグリーンシートを所定の枚数だけ積層することによって形成され、これらのセラミックグリーンシートを積層する前に、その最上層もしくは最上層から下方に連続する数層のセラミックグリーンシートの所定部位をパンチ型等で打ち抜き、セラミックグリーンシートに貫通孔を穿設しておくことにより凹部３２が形成される。このとき、凹部３２は４個の基板領域の角部同士が接する部位に形成するようにしている。
【００３０】
次に、基板領域間の境界３１に例えばカッター刃等によって切断用の溝が形成され、先の工程１で得た大型積層体３０を高温で焼成する。しかる後、図３（ｂ）に示すように、大型積層体３０を基板領域間の境界３１に沿って切断することにより複数の矩形状積層体１を切り出す。
【００３１】
かかる大型積層体３０の切断は、例えば、大型積層体３０の上下両面から圧力を印加して、大型積層体３０を基板領域間の境界３１に形成した溝を起点として分割する手法（いわゆるチョコレートブレイク）によって行なわれ、これによって複数の矩形状積層体１が同時に製作される。
【００３２】
以上のような製法によって矩形状積層体１を製作する場合、切り欠き部を矩形状積層体の一端面に開口して設けているので、高周波用多層回路基板を大型積層体からの“多数個取り”によって製作する場合は、少なくとも２個の基板領域に対して１個の凹部を大型積層体に形成すれば良く、特に、切り欠き部を矩形状積層体の上面角部に設ける場合においては、４個の基板領域に対して１個の凹部を形成すればよいので、凹部形成用の製造設備を簡素に維持することができるようになる。これによって、高周波用多層回路基板の生産コストを低く抑えることが可能となる。
【００３３】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。
【００３４】
例えば上述の実施形態において、圧電素子３を被覆するカバー部材４の上から更に別のカバー部材（以下、第２のカバー部材という。）で被覆したり、或いは、樹脂性の封止材で被覆するようにしても構わない。このような第２のカバー部材や封止材は、矩形状積層体１の上面に搭載される電子部品素子６をシールドしたり、封止したりするのに有効である。
【００３５】
また上述の実施形態においては、矩形状積層体１をセラミック材料により形成するようにしたが、これに代えて、エポキシ樹脂やポリイミド樹脂等の有機材料を用いて矩形状積層体を形成するようにしても良く、このような有機材料で矩形状積層体を形成する場合、大型積層体から矩形状積層体を切り出すのに従来周知のダイシング法を採用することが好ましい。
【００３６】
更に、圧電素子３の被覆は、搭載後に限らず、例えば、パッケージにより封止されたものを搭載するようにしても構わない。例えば、チップサイズパッケージのように小型な圧電素子を用いれば、高周波用多層回路基板の生産性をより高めることができる。
【００３７】
【発明の効果】
本発明の高周波用多層回路基板によれば、矩形状積層体の上面から一側面にかけて切り欠き部を形成し、この切り欠き部に圧電素子を搭載するようにしたことから、圧電素子と電子部品素子とを電気的に接続する内部配線を比較的少ない制約の下で配置させることができるようになり、全体構造の小型化に供することが可能となる。
【００３８】
また、本発明の高周波用多層回路基板によれば、前記切り欠き部は矩形状積層体の上面から一側面にかけて設けられていることから、高周波用多層回路基板を大型積層体からの“多数個取り”によって製作する場合は、少なくとも２個の基板領域に対して１個の凹部を大型積層体に形成すれば良く、特に、切り欠き部を矩形状積層体の上面角部に設ける場合においては、４個の基板領域に対して１個の凹部を形成するだけで済むので、凹部形成用の製造設備を簡素に維持することができ、これによって高周波用多層回路基板の生産コストを低く抑えることが可能となる。
【００３９】
更に、本発明の高周波用多層回路基板によれば、切り欠き部の非形成領域に位置する矩形状積層体の上面に圧電素子と電気的に接続される電子部品素子を搭載することにより、機能拡張にも容易に対応することができる上に、圧電素子と電子部品素子とが矩形状積層体の同一面に搭載されることとなるため、素子の搭載効率に優れた高周波用多層回路基板が得られるようになる。
【００４０】
また更に、本発明の高周波用多層回路基板によれば、カバー部材の上面の高さ位置を、矩形状積層体の上面と同等もしくは低く設定することにより、高周波用多層回路基板を低背化に供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る高周波用多層回路基板の外観斜視図である。
【図２】図１の高周波用多層回路基板の断面図である。
【図３】（ａ）（ｂ）は本発明の一実施形態に係る高周波用多層回路基板の製造方法を説明するための工程毎の外観斜視図である。
【図４】従来の高周波用多層回路基板の外観斜視図である。
【符号の説明】
１・・・矩形状積層体
１ａ〜１ｆ・・・誘電体層
２・・・切り欠き部
３・・・圧電素子
４・・・カバー部材
５・・・外部電極
６・・・電子部品素子
７・・・回路配線
８・・・ビアホール導体
１０・・・高周波用多層回路基板
３０・・・大型積層体
３１・・・基板領域間の境界
３２・・・凹部
【図１】
2004153023.tif 000003
【図２】
2004153023.tif 000004
【図３】
2004153023.tif 000005
【図４】
2004153023.tif 000006