(57)【要約】【課題】１画面ずつスムーズに表示切り替えできるようにする。【解決手段】表示データを記録する内蔵ＶＲＡＭ１２を内蔵する表示制御装置１０において、内蔵ＶＲＡＭ１２に記録された表示データを表示ドライバ１５に転送するデータ転送回路１４と、データ転送回路１４によって転送される表示データに対応する表示行数をカウントする表示行カウンタ１６と、ＲＡＭ１９に記録されたデータを内蔵ＶＲＡＭ１２に転送するデータ転送回路１８と、データ転送回路１８によって転送されデータに対応する表示行数をカウントする表示行カウンタ２０と、表示行カウンタ１６とデータ転送回路１８によってカウントされたそれぞれの表示行数を比較するカウンタ比較回路２４と、カウンタ比較回路２４による比較結果に基づいて、データ転送回路１８によるデータ転送を制御するＤＭＡＣ実行制御回路２６とを有する。【選択図】    図１
2004294677.tif 000002
【特許請求の範囲】
【請求項１】
表示データを記録する表示メモリが内蔵された表示制御装置において、
前記表示メモリに記録された表示データを表示駆動回路に転送する第１データ転送手段と、
前記第１データ転送手段によって転送される表示データに対応する表示行数をカウントする第１表示行カウント手段と、
メモリに記録されたデータを前記表示メモリに転送する第２データ転送手段と、
前記第２データ転送手段によって転送されデータに対応する表示行数をカウントする第２表示行カウント手段と、
前記第１表示行カウント手段と前記第２表示行カウント手段によってカウントされたそれぞれの表示行数を比較する比較手段と、
前記比較手段によって比較された結果に基づいて、前記第２データ転送手段によるデータ転送を制御する制御手段と
を具備したことを特徴とする表示制御回路。
【請求項２】
前記制御手段は、前記比較回路による比較結果が、前記第１表示行カウント手段によってカウントされた表示行数を、前記第２表示行カウント手段によってカウントされた表示行数が超えない範囲で、前記前記第２データ転送手段によるデータ転送を実行させることを特徴とする請求項１記載の表示制御回路。
【請求項３】
前記制御手段は、前記比較回路による比較の結果、前記第２表示行カウント手段によりカウントされた表示行が前記第１表示行カウント手段によってカウント値された表示行数を超えたことが判別された場合に、それ以降、前記第１データ転送手段によるデータ転送と同期して、前記前記第２データ転送手段によるデータ転送を実行させることを特徴とする請求項１記載の表示制御回路。
【請求項４】
表示データを記録する表示メモリを内蔵する表示制御装置において、
前記表示メモリに記録された表示データを表示駆動回路に転送する第１データ転送手段と、
メモリに記録されたデータを前記表示メモリに転送する第２データ転送手段とを有し、
前記第２データ転送手段は、
前記第１データ転送手段からの通知されるデータ要求信号に応じて、データ転送を制御するデータ転送制御手段を具備し、
前記第１データ転送手段は、
先頭行のデータの転送を開始するタイミングに合わせて、前記第２データ転送手段に対してデータ要求信号を通知する通知手段と、
前記通知手段により通知したデータ要求信号に応じて、前記第２データ転送手段によって転送されるデータを表示駆動回路に転送する転送手段とを具備したことを特徴とする表示制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）などの表示装置に対する表示制御を行なう、表示データを記録する表示メモリを内蔵する表示制御装置に関する。
【０００２】
【従来の技術】
従来、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）などの表示装置が設けられた情報機器では、表示画面の切り替え制御の方法として、メモリ（ＲＡＭ）上に２画面分の表示データを記録しておき、表示コントローラによって各画面の表示データを、順次、表示駆動回路（表示ドライバ）に転送することで実行している。すなわち、第１画面の表示のスキャンが終了した後に、メモリからの転送アドレスを第２画面の表示データに変更し、表示コントローラによって、メモリから表示ドライバへの第２画面の表示データの転送を制御して第２画面のスキャンを実行する。こうして、第１画面から第２画面へのスムーズな画面の切り替えを実行していた。
【０００３】
ところで、近年の携帯情報端末の表示システムでは、消費電力の低減を図るために、表示データをメモリから表示コントローラに常に転送する方法を使用せず、表示コントローラ内（同一チップ内）に表示メモリ（ＶＲＡＭ）を設けることにより、メモリからの表示データの転送を常時必要ないようにしている。この場合、表示コントローラにＶＲＡＭを設ける構成では、コスト的な要因から大容量の表示メモリを実装していない。例えば、１画面分の表示データを記録する容量分のＶＲＡＭが実装されている。
【０００４】
【発明が解決しようとする課題】
このように、表示コントローラに１画面分の表示データを記録する容量のＶＲＡＭ（以下、内蔵ＶＲＡＭ１２と称する）が実装された構成では、内蔵ＶＲＡＭ１２に記録された第１画面の表示データについて表示ドライバへの転送が全部終了した後に、第２画面の表示データをメモリから内蔵ＶＲＡＭ１２に転送すれば画面の切り替えができる（画面のスキャンは上から下へ実行するものとする）。
【０００５】
しかし、多くの場合、最下位行の表示データを表示ドライバへ転送してから、最上位行の表示データを表示ドライバへ転送するまでの時間に、１画面分の表示データをメモリから内蔵ＶＲＡＭ１２に転送して書き換えることができない。このため、第２画面の表示データの全てを内蔵ＶＲＡＭ１２に転送終了する前に表示されることになり、例えば図１０に示すように、第１画面と第２画面の両方が表示されてしまい、スムーズな画面切り替えができない場合があった。
【０００６】
本発明は、前記のような問題に鑑みなされたもので、表示制御回路に内蔵された表示メモリ（ＶＲＡＭ）に記録された表示データを書き換える場合に、表示メモリからの読み出しタイミングと、表示メモリに対する更新データの書き込みタイミングを制御して、１画面ずつスムーズに表示切り替えをすることが可能な表示制御回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、表示データを記録する表示メモリが内蔵された表示制御装置において、前記表示メモリに記録された表示データを表示駆動回路に転送する第１データ転送手段と、前記第１データ転送手段によって転送される表示データに対応する表示行数をカウントする第１表示行カウント手段と、メモリに記録されたデータを前記表示メモリに転送する第２データ転送手段と、前記第２データ転送手段によって転送されデータに対応する表示行数をカウントする第２表示行カウント手段と、前記第１表示行カウント手段と前記第２表示行カウント手段によってカウントされたそれぞれの表示行数を比較する比較手段と、前記比較手段によって比較された結果に基づいて、前記第２データ転送手段によるデータ転送を制御する制御手段とを具備したことを特徴とする。
【０００８】
前記制御手段は、前記比較回路による比較結果が、前記第１表示行カウント手段によってカウントされた表示行数を、前記第２表示行カウント手段によってカウントされた表示行数が超えない範囲で、前記前記第２データ転送手段によるデータ転送を実行させる。
【０００９】
また、前記制御手段は、前記比較回路による比較の結果、前記第２表示行カウント手段によりカウントされた表示行が前記第１表示行カウント手段によってカウント値された表示行数を超えたことが判別された場合に、それ以降、前記第１データ転送手段によるデータ転送と同期して、前記前記第２データ転送手段によるデータ転送を実行させることを特徴とする。
【００１０】
また本発明は、表示データを記録する表示メモリを内蔵する表示制御装置において、前記表示メモリに記録された表示データを表示駆動回路に転送する第１データ転送手段と、メモリに記録されたデータを前記表示メモリに転送する第２データ転送手段とを有し、前記第２データ転送手段は、前記第１データ転送手段からの通知されるデータ要求信号に応じて、データ転送を制御するデータ転送制御手段とを具備し、前記第１データ転送手段は、前記第２データ転送手段の前記通知手段からの通知に対して、先頭行のデータの転送を開始するタイミングに合わせて、前記第２データ転送手段に対してデータ要求信号を通知する通知手段と、前記通知手段により通知したデータ要求信号に応じて、前記第２データ転送手段によって転送されるデータを表示駆動回路に転送する転送手段とを具備したことを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
（第１実施形態）
図１は、本発明の第１実施形態における表示制御回路（ＬＣＤコントローラ）１０の構成を示すブロック図である。図１に示すように、表示制御回路１０は、表示データが記録される内蔵ＶＲＡＭ１２、内蔵ＶＲＡＭ１２に記録された表示データを表示ドライバ１５へ転送するデータ転送回路１４（何行目までの表示データを転送したかをカウントする表示行カウンタ１６を含む）、メモリ（ＲＡＭ１９）から内蔵ＶＲＡＭ１２にデータを転送するデータ転送回路１８（ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｅｒ）に相当する）（何行目までの表示データを転送したかをカウントする表示行カウンタ２０を含む）、データ転送回路１４から内蔵ＶＲＡＭ１２へのアクセスとデータ転送回路１８から内蔵ＶＲＡＭ１２へのアクセスを調停する内蔵ＶＲＡＭアクセス回路２２、データ転送回路１４，１８のそれぞれでカウントされている表示行カウンタ１６，２０の値を比較するカウンタ比較回路２４、カウンタ比較回路２４の比較結果に基づいてデータ転送回路１８によるデータ転送を制御するＤＭＡＣ実行制御回路２６とを有して構成される。データ転送回路１４は、データ転送回路１８によるデータ転送とは関係なく独立して、内蔵ＶＲＡＭ１２に記録された表示データを先頭行から順次読み出して表示ドライバ１５に転送する。ここで、データ転送回路１８が内蔵ＶＲＡＭ１２に対して表示データを書き込むサイクルは、データ転送回路１４が表示データを表示ドライバ１５に転送するサイクルよりも短いものとする（データ転送回路１８による内蔵ＶＲＡＭ１２への表示データ書き込みの方が速い）。
【００１２】
第１実施形態の表示制御回路１０は、第１画面の表示データを内蔵ＶＲＡＭ１２から表示ドライバ１５へ転送するタイミングと、第２画面の表示データをＲＡＭ１９から内蔵ＶＲＡＭ１２へ転送して書き換えるタイミングを、それぞれが処理対象としている行位置に基づいて制御することにより、第１画面と第２画面が同時に表示されることなく、１画面ずつスムーズに表示切り替えできるようにする。
【００１３】
次に、第１実施形態における表示制御回路１０の動作について説明する。
ここでは、図２に示すように、第１画面の表示データ（樹の絵を表す）が既に内蔵ＶＲＡＭ１２に記録されており、この表示データがデータ転送回路１４によって表示ドライバ１５に対して転送され、ＬＣＤにおいて表示されているものとする。この時、第２画面の表示データ（丸形の絵を表す）がＣＰＵ（図示せず）により外部のメモリ（ＲＡＭ１９）に準備され、この第２画面の表示データによってＬＣＤの表示を切り替えるものとする。
【００１４】
ここで、内蔵ＶＲＡＭ１２に格納された第１画面の表示データが、データ転送回路１４によって、ｎ行目まで表示ドライバ１５（ＬＣＤ）に転送されているものとする。この時、表示行カウンタ１６では、転送済みの行数ｎがカウントされている。この時、ｎ行目までは既にＬＣＤで表示済みであるから、内蔵ＶＲＡＭ１２のｎ行目までの表示データを第２画面の表示データによって書き換えてもＬＣＤに表示されない。つまり、データ転送回路１８は、表示データのｎ行目までならば、内蔵ＶＲＡＭ１２に書き込むことができる。
【００１５】
カウンタ比較回路２４は、データ転送回路１４の表示行カウンタ１６によってカウントされた表示行の値と、データ転送回路１８の表示行カウンタ２０によってカウントされる表示行とを比較している。カウンタ比較回路２４は、ＤＭＡＣ実行制御回路２６に対して、カウンタ値の比較結果として、表示行カウンタ２０のカウント値が表示行カウンタ１６のカウント値よりも小さい時にデータ転送を許可する信号をＤＭＡＣ実行制御回路２６に対して出力している。
【００１６】
ＤＭＡＣ実行制御回路２６は、カウンタ比較回路２４から通知される比較結果を示す信号によりデータ転送が許可されている場合には、データ転送回路１８による、ＲＡＭ１９に記録された第２画面の表示データの内蔵ＶＲＡＭ１２への転送を実行させる。
【００１７】
一方、ＤＭＡＣ実行制御回路２６は、カウンタ比較回路２４から通知される比較結果を示す信号によりデータ転送が許可されない場合には、データ転送回路１８による第２画面の表示データの転送を停止させる。これにより、第１画面の表示データが表示ドライバ１５へ転送される前に、第２画面の表示データによって書き換えられることを回避することができる。
【００１８】
また、カウンタ比較回路２４から通知される信号がデータ転送が許可しないことを示す信号に切り替わった時、すなわちデータ転送回路１８による内蔵ＶＲＡＭ１２へのデータ転送が、データ転送回路１４による内蔵ＶＲＡＭ１２に記録された表示データの転送よりもサイクルが短いことで、表示行カウンタ２０によってカウントされる表示行の値が、表示行カウンタ１６によりカウントされる表示行の値を超えた場合には、ＤＭＡＣ実行制御回路２６は、データ転送回路１８による、それ以降の第２画面の表示データの転送をデータ転送回路１４によるデータ転送と同期して実行させる。
【００１９】
表示ドライバ１５のデータ転送が１行目に戻ったときには、既に内蔵ＶＲＡＭ１２へは第２画面の表示データが書き込まれている。その後、内蔵ＶＲＡＭ１２に格納された第２画面の表示データが、データ転送回路１４により表示ドライバ１５に対して１行目から順に転送されることで、第２画面がＬＣＤにおいて表示される。
【００２０】
図３は、表示制御回路１０の制御によって第１画面から第２画面に切り替えられる様子を示す図である。図３（ａ１）〜（ａ６）は、内蔵ＶＲＡＭ１２に記録される表示データの内容を表し、図３（ｂ１）〜（ｂ６）は、図３（ａ１）〜（ａ６）に示す表示データが内蔵ＶＲＡＭ１２に記録されている時のそれぞれに対応するＬＣＤにおいて表示される画面の様子を表している。
【００２１】
図３（ａ１）に示す第１画面の表示データがデータ転送回路１４により１行目より順に表示ドライバ１５に転送されて、図３（ｂ１）に示すように表示される。第１画面の表示のスキャン（データ転送）が実行されている間に第２画面への表示の切り替えが発生した場合、図３（ｂ２）に示すように、ＬＣＤに表示された行まで、図３（ａ２）に示すように内蔵ＶＲＡＭ１２に対して第２画面の表示データが書き込まれる。その後、第１画面の表示（表示データの転送）に同期して、第２画面の表示データが、内蔵ＶＲＡＭ１２に対して順次書き込まれる。従って、第１画面の最終行までの表示が終了した時点（図３（ｂ３））において、内蔵ＶＲＡＭ１２に対して第２画面の表示データが最終行まで書き込まれることになる（図３（ａ３））。こうして、内蔵ＶＲＡＭ１２には第２画面の表示データの全てが、第１画面の表示に影響を与えることなく書き込まれる。
【００２２】
この後、データ転送回路１４は、内蔵ＶＲＡＭ１２に書き込まれた第２画面の表示データ（図３（ａ４）〜（ａ６））を、順次、表示ドライバ１５に転送することで、図３（ｂ４）〜（ｂ６）に示すように第２画面が表示される。すなわち、図３（ｂ１）〜（ｂ３）のように第１画面の全てが表示された後に、第２画面の表示に切り替えられる。
【００２３】
このようにして、内蔵ＶＲＡＭ１２への第２画面の表示データによる書き換えを、既に内蔵ＶＲＡＭ１２に存在している第１画面の表示データの表示ドライバ１５への転送の後で常に実行されるように制御することで、第１画面表示中に第２画面の一部が表示されてしまうことを回避できるため、スムーズな画面の切り替えを実現することができる。
【００２４】
次に、第１実施形態における表示制御回路１０の詳細な構成例について説明する。
図４は、表示制御回路１０の詳細な構成例を示すブロック図である。図４において、図１中に示す回路に該当する部分には同一符号を付している。
【００２５】
図４において、先頭アドレス指定レジスタ３６には、第２画面の表示データの先頭行を示すアドレスがＣＰＵ（図示せず）によって書き込まれる。先頭アドレス指定レジスタ３６に先頭アドレスが書き込まれると、アドレスカウンタ３８によりアドレスのカウントが開始され、表示行カウンタ２０が「１」にセットされる。なお、表示行カウンタ２０によってカウントされる値を（Ａ）として表す。
【００２６】
また、転送回数指定レジスタ４２には、第２画面の表示データをＲＡＭ１９から内蔵ＶＲＡＭ１２に転送するために必要な転送回数が書き込まれる。＋１回路４６は、アドレスカウンタ３８に保持されるアドレスを、転送回数指定レジスタ４２が示す転送回数分まで順次１ずつ加算する。＋１回路４６は、カウンタ比較回路２４による判定結果としてデータ転送を許可する信号（「ＯＫ」で表す）が入力されている場合にアドレスを更新する。表示行カウンタ２０は、アドレスカウンタ３８が更新されることでカウント値を更新する。メモリリードコントローラ４０は、内蔵ＶＲＡＭアクセス回路２２に対して出力する書き込み要求信号に対して、内蔵ＶＲＡＭアクセス回路２２からアクセス許可を示す信号（「ＯＫ」で表す）が入力されている場合に、アドレスカウンタ３８が示すアドレスのデータを内蔵ＶＲＡＭアクセス回路２２（内蔵ＶＲＡＭ１２）に転送する制御を実行する。
【００２７】
内蔵ＶＲＡＭアクセス回路２２は、表示コントローラ３０からの表示データの読み出し要求と、メモリリードコントローラ４０からの表示データの書き込み要求を調停する。内蔵ＶＲＡＭアクセス回路２２は、表示コントローラ３０からの書き込み要求に対してアクセス許可を出力した場合には、内蔵ＶＲＡＭ１２にＲｅａｄ信号を出力して内蔵ＶＲＡＭ１２から表示データを読み出し、データラインを介して転送する。この間、メモリリードコントローラ４０に対してアクセス禁止する。また、内蔵ＶＲＡＭアクセス回路２２は、メモリリードコントローラ４０に対してアクセス許可している間に、メモリリードコントローラ４０の制御信号に応じてＲＡＭ１９からデータラインを介して表示データを入力し、内蔵ＶＲＡＭ１２にＷｒｉｔｅ信号を出力して表示データを書き込む。
【００２８】
表示コントローラ３０は、表示データアドレスカウンタ３２によってカウントされる表示データアドレスに従って、内蔵ＶＲＡＭアクセス回路２２を通じて内蔵ＶＲＡＭ１２から表示データを読み出し、ＬＣＤを表示駆動する表示ドライバ１５に対して表示制御信号と共に出力（転送）する。
【００２９】
＋１回路４６は、表示データアドレスカウンタ３２に保持されるアドレスを順次１ずつ加算することで、表示コントローラ３０によって読み出される（表示ドライバ１５）に転送される表示行を更新する。表示行カウンタ１６は、表示データアドレスカウンタ３２により保持されるアドレスが更新されることでカウント値を更新する。なお、表示行カウンタ１６によってカウントされる値を（Ｂ）として表す。
【００３０】
カウンタ比較回路２４は、表示行カウンタ２０によりカウントされるカウント値（Ａ）と、表示行カウンタ１６によってカウント値（Ｂ）とを比較し、この比較の結果、Ａ＜Ｂの関係にある場合には、＋１回路４６に対してデータ転送を許可する信号「ＯＫ」を出力する。
【００３１】
次に、図４に示す構成による表示制御回路１０の動作について説明する。
ここでは、ＬＣＤの構成が以下のようになっているものとする。例えばＱＶＧＡ（Ｑｕａｒｔｅｒ  Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）（縦３２０×横２４０）の解像度をもち、１６ビット／ピクセル、６０フレーム／秒（１７ｍｓ／フレーム）、３２０行スキャン／フレーム（５２ｕｓ／行）により表示されるものとする。また、内蔵ＶＲＡＭ１２からのデータ転送に用いられるデータラインは３２ビットバス（１０ＭＨｚ）、メインメモリ（ＲＡＭ１９）からのデータ転送に用いられるデータラインは３２ビットバス（１００ＭＨｚ）とする。この場合、１行あたりのデータ転送量は、２４０ピクセル×１６ビット＝３８４０ビットとなり、１行あたりの内蔵ＶＲＡＭ１２からの読み出し時間は、（３８４０ビット／３２ビットバス）×１００ｎｓ＝１２ｕｓとなる。
【００３２】
従って、この構成の場合における通常の表示のタイミングチャートは図５に示すようになる。図５に示すように、ＬＣＤにおいて１行のスキャンが実行される時間（５２ｕｓ）内に、内蔵ＶＲＡＭ１２から１行分の表示データが１２ｕｓの間に転送される。
【００３３】
図６には、図４に示す表示制御回路１０の構成において、表示切り替えを行なう場合のタイミングチャートを示している。
【００３４】
例えば、表示行カウンタ１６（表示データアドレスカウンタ３２）のカウント値（Ｂ）は「ｍ−２」（ｍは最下行を示す）にある時、表示コントローラ３０は、内蔵ＶＲＡＭアクセス回路２２を介して内蔵ＶＲＡＭ１２から「ｍ−２」行の１行分の表示データを読み出して表示ドライバ１５に転送する。
【００３５】
この時、表示行カウンタ２０のカウント値（Ａ）は「ｍ−５」であるとする。表示コントローラ３０によって「ｍ−２」行の表示データの読み出しが実行されている間（ｔ１−ｔ２期間）は、内蔵ＶＲＡＭアクセス回路２２からメモリリードコントローラ４０に対してアクセス許可信号が出力されないので、ＲＡＭ１９に記録されている「ｍ−５」行に対応する表示データについて、内蔵ＶＲＡＭ１２への書き込みは実行されない。
【００３６】
表示コントローラ３０による「ｍ−２」行の表示データの転送が終了すると、内蔵ＶＲＡＭアクセス回路２２からメモリリードコントローラ４０に対してアクセス許可信号が出力される。この間（ｔ２−ｔ３期間）、アドレスカウンタ３８（表示行カウンタ２０）の値が更新され（「ｍ−５」「ｍ−４」「ｍ−３」）、メモリリードコントローラ４０は、アドレスカウンタ３８が示すアドレスの表示データを内蔵ＶＲＡＭ１２に対して書き込む。
【００３７】
次に、表示行カウンタ１６（表示データアドレスカウンタ３２）のカウント値（Ｂ）が「ｍ−１」に更新されると、表示コントローラ３０は、内蔵ＶＲＡＭアクセス回路２２を介して内蔵ＶＲＡＭ１２から「ｍ−１」行の１行分の表示データを読み出して表示ドライバ１５に転送する。
【００３８】
この時、表示行カウンタ２０のカウント値（Ａ）は「ｍ−２」に更新されているが、表示コントローラ３０によって「ｍ−１」行の表示データの読み出しが実行されている間（ｔ３−ｔ４期間）は、内蔵ＶＲＡＭアクセス回路２２からメモリリードコントローラ４０に対してアクセス許可信号が出力されないので、ＲＡＭ１９に記録されている「ｍ−２」行に対応する表示データについて、内蔵ＶＲＡＭ１２への書き込みは実行されない。
【００３９】
表示コントローラ３０による「ｍ−１」行の表示データの転送が終了すると、内蔵ＶＲＡＭアクセス回路２２からメモリリードコントローラ４０に対してアクセス許可信号が出力される。この間（ｔ４−ｔ５期間）、アドレスカウンタ３８（表示行カウンタ２０）の値が更新され（「ｍ−２」「ｍ−１」）、メモリリードコントローラ４０は、アドレスカウンタ３８が示すアドレスの表示データを内蔵ＶＲＡＭ１２に対して書き込む。
【００４０】
ここで、カウンタ比較回路２４は、表示行カウンタ２０のカウント値（Ａ）と表示行カウンタ１６のカウント値（Ｂ）とが一致するので（「ｍ−１」）、すなわちカウント値（Ａ）＜カウント値（Ｂ）ではなくなったので、カウンタ比較回路２４に対してデータ転送を禁止する信号「ＮＧ」を出力する。すなわち、表示行カウンタ２０のカウント値が「ｍ」に更新されて、内蔵ＶＲＡＭ１２に対する書き換えの対象行が表示対象行を追い越してしまわないようにする（ｔ５−ｔ６期間）。
【００４１】
次に、表示行カウンタ１６（表示データアドレスカウンタ３２）のカウント値（Ｂ）が「ｍ」に更新されると、表示コントローラ３０は、内蔵ＶＲＡＭアクセス回路２２を介して内蔵ＶＲＡＭ１２から「ｍ」行の１行分の表示データを読み出して表示ドライバ１５に転送する。この時、表示行カウンタ２０のカウント値（Ａ）は「ｍ−１」であるので、カウンタ比較回路２４から＋１回路４６に対して信号「ＯＫ」を出力する（ｔ６−ｔ７期間）。これにより、＋１回路４６によりアドレスカウンタ３８（表示行カウンタ２０の値は「ｍ」）が更新され、「ｍ」行に対応する表示データについて、内蔵ＶＲＡＭ１２への書き込みが実行される。
【００４２】
このようにして、カウンタ比較回路２４において、メモリリードコントローラ４０が次の画面の表示データを内蔵ＶＲＡＭ１２に対して書き込む表示行と、内蔵ＶＲＡＭ１２から読み出されて表示対象となっている表示行とを比較して、書き込み対象とする行が表示対象としている行を追い越さないように、データの書き込みを待たせる制御を実行している。これにより、第１画面が表示された後に、次の画面スキャンによって第２画面を表示させて、スムーズな表示切り替えを実現できる。
【００４３】
（第２実施形態）
図７は、本発明の第２実施形態における表示制御回路（ＬＣＤコントローラ）１０の構成を示すブロック図である。図７に示すように、表示制御回路５０は、表示データが記録される内蔵ＶＲＡＭ５２、内蔵ＶＲＡＭ５２に記録された表示データを表示ドライバ１５へ転送するデータ転送回路５４、メモリ（ＲＡＭ１９）に記録されたデータを内蔵ＶＲＡＭ５２に転送すると共にデータ転送回路５４を通じて表示ドライバ１５へ転送するデータ転送回路５８（ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｅｒ）に相当する）、データ転送回路５４から内蔵ＶＲＡＭ５２へのアクセスとデータ転送回路５８から内蔵ＶＲＡＭ５２へのアクセスを調停する内蔵ＶＲＡＭアクセス回路６２、データ転送回路５４によるデータ転送に応じてデータ転送回路５８によるデータ転送を制御するＤＭＡＣ実行制御回路６４とを有して構成される。データ転送回路５８は、メモリリードコントローラ６０によって、データ転送回路５４に対してデータの転送開始を通知し、この通知に対してデータ転送回路５４からのデータ要求信号に応じて、表示ドライバ１５に転送するデータの転送制御を実行する。また、データ転送回路５４は、表示コントローラ５６によって、データ転送回路５８からの通知に対して、内蔵ＶＲＡＭ５２から先頭行のデータを表示ドライバ１５に転送する開始のタイミングに合わせて、データ転送回路５８に対してデータ要求信号を通知する制御を実行する。
【００４４】
第２実施形態の表示制御回路５０は、第１画面の表示データを内蔵ＶＲＡＭ５２から表示ドライバ１５へ転送するタイミングの終了に合わせて、第２画面の表示データをＲＡＭ１９から内蔵ＶＲＡＭ５２へ転送して書き換えると共に、同時に表示ドライバ１５へ転送されるように制御することで、第１画面と第２画面が同時に表示されることなく、１画面ずつスムーズに表示切り替えできるようにする。
【００４５】
次に、第２実施形態における表示制御回路５０の動作について説明する。
ここでは、第１画面の表示データが既に内蔵ＶＲＡＭ５２に記録されており、この表示データがデータ転送回路５４によって表示ドライバ１５に対して転送され、ＬＣＤにおいて表示されているものとする。この時、第２画面の表示データがＣＰＵ（図示せず）により外部のメモリ（ＲＡＭ１９）に準備され、この第２画面の表示データによってＬＣＤの表示を切り替えるものとする。
【００４６】
ここでは、内蔵ＶＲＡＭ５２に格納された第１画面の表示データが、データ転送回路５４によって、ｎ行目まで表示ドライバ１５（ＬＣＤ）に転送されているものとする。この時、表示行カウンタ（図示せず）では、転送済みの行数ｎがカウントされている。この時、データ転送回路５８（メモリリードコントローラ６０）からデータ転送回路５４（表示コントローラ５６）に対して、データ書き込みを要求する制御信号を出力する。
【００４７】
データ転送回路５４は、データ転送回路５８からのデータ書き込み要求に対して、第１画面の最終行まで表示ドライバ１５（ＬＣＤ）に表示データを転送していなければ、データ転送回路５８に対してデータ書き込みを待たせる（データ要求信号を出力しない）。データ転送回路５４は、第１画面の最終行の表示データの転送が完了するとデータ転送回路５８に対してデータ要求信号を出力する。
【００４８】
この時、データ転送回路５８は、ＲＡＭ１９に記録された第２画面の表示データについて、１行目から表示データを送信する。データ転送回路５８によって転送される表示データは、内蔵ＶＲＡＭアクセス回路６２を通じて内蔵ＶＲＡＭ５２に書き込まれると共に、データ転送回路５４に出力される。データ転送回路５４は、第２画面の表示データについて、内蔵ＶＲＡＭ５２から読み出さずに、データ転送回路５８から転送された表示データを直接、表示ドライバ１５に転送する。それ以降、データ転送回路５４は、表示ドライバ１５に転送した表示データに応じて、データ転送回路５８に対して、次行の表示データについてのデータ要求信号を出力する。こうして、データ転送回路５４による表示ドライバ１５へのデータ転送のタイミングに同期させて、データ転送回路５８からＲＡＭ１９に記録されている第２画面の表示データを順次転送する。これを最終行まで繰り返し実行することで、ＬＣＤに第２画面を表示させることができる。
【００４９】
この時、内蔵ＶＲＡＭ５２には第２画面の全ての表示データが書き込まれた状態にあるので、その後、データ転送回路５４は、内蔵ＶＲＡＭ５２から表示データを表示ドライバ１５に転送して、第２画面を表示させることができる。
【００５０】
このようにして、第１画面の表示データを内蔵ＶＲＡＭ５２から表示ドライバ１５へ転送するタイミングの終了に合わせて、第２画面の表示データをＲＡＭ１９から内蔵ＶＲＡＭ５２へ転送して書き換えると共に、同時に表示ドライバ１５へ転送されるように制御することで、第１画面と第２画面が同時に表示されることなく、１画面ずつスムーズに表示切り替えることができる。
【００５１】
次に、第２実施形態における表示制御回路５０の詳細な構成例について説明する。
図８は、表示制御回路５０の詳細な構成例を示すブロック図である。図８において、図７中に示す回路に該当する部分には同一符号を付している。
【００５２】
図８において、先頭アドレス指定レジスタ７６及び先頭アドレス指定レジスタ８８には、第２画面の表示データの先頭行を示すアドレスがＣＰＵ（図示せず）によって書き込まれる。先頭アドレス指定レジスタ７６に先頭アドレスが書き込まれると、アドレスカウンタ８２によりアドレスのカウントが開始される。
【００５３】
また、転送回数指定レジスタ７８には、第２画面の表示データをＲＡＭ１９から内蔵ＶＲＡＭ５２に転送するために必要な転送回数が書き込まれる。＋１回路８０は、アドレスカウンタ８２に保持されるアドレスを、転送回数指定レジスタ７８が示す転送回数分まで順次１ずつ加算する。アドレスレジスタ８４は、アドレスカウンタ８２によってカウントされるアドレス、あるいはメモリアドレス変換回路８６によって表示対象としている行（表示データアドレス）に応じて生成されたアドレスが保持される。メモリリードコントローラ６０は、内蔵ＶＲＡＭアクセス回路６２に対して出力する書き込み要求信号に対して、データ転送回路５４からデータ要求信号が入力されている場合に、アドレスレジスタ８４が示すアドレスのデータを内蔵ＶＲＡＭアクセス回路６２（内蔵ＶＲＡＭ５２）と共にデータ転送回路５４に転送する制御を実行する。
【００５４】
内蔵ＶＲＡＭアクセス回路６２は、表示コントローラ５６からの表示データの読み出し要求と、メモリリードコントローラ６０からの表示データの書き込み要求を調停する。なお、第１実施形態における内蔵ＶＲＡＭアクセス回路２２と同等の機能を持つものとして説明を省略する（図８では表示コントローラ５６との間におけるデータ転送に関わる部分を省略している）。
【００５５】
表示コントローラ５６は、表示データアドレスカウンタ７２によってカウントされる表示データアドレスに従って、内蔵ＶＲＡＭアクセス回路６２を通じて内蔵ＶＲＡＭ５２から表示データを読み出し、ＬＣＤを表示駆動する表示ドライバ１５に対して表示制御信号と共に出力（転送）する。また、表示コントローラ５６は、画面の切り替え時には、メモリリードコントローラ６０の制御によってＲＡＭ１９から転送される新しい画面の表示データを入力して、表示ドライバ１５に対して表示制御信号と共に出力する。
【００５６】
＋１回路８０は、表示データアドレスカウンタ７２に保持されるアドレスを順次１ずつ加算することで、表示コントローラ５６によって読み出される（表示ドライバ１５）に転送される表示行を更新する。メモリアドレス変換回路８６は、表示データアドレスカウンタ７２が示すアドレス値をもとに、先頭アドレス指定レジスタ８８が示す第２画面の先頭アドレスからの、表示ドライバ１５に表示データを転送すべき行に応じた、ＲＡＭ１９に記録された表示データのアドレスを生成してアドレスレジスタ８４に書き込む。
【００５７】
メモリリードコントローラ６０は、画面の切り替え時に、アドレスレジスタ８４に保持されたアドレスに従って、表示ドライバ１５に転送すべき行に応じた表示データを表示コントローラ５６に出力させる。
【００５８】
次に、図８に示す構成による表示制御回路５０の動作について説明する。
図９には、図８に示す表示制御回路１０の構成において、表示切り替えを行なう場合のタイミングチャートを示している。
【００５９】
ＲＡＭ１９に記録された第２画面の表示データは、１行目より順次、内蔵ＶＲＡＭ５２に書き込んでいくが、書き込み開始を必ず先頭行の表示開始のタイミングに合わせて実行する。例えば、図９において、ｔ１のタイミングで第２画面の表示データの書き込みが可能であったとしても、表示コントローラ５６は、第１画面の最終行まで表示データの転送が終了していなければ、データ要求信号をメモリリードコントローラ６０に出力しない。すなわち、表示コントローラ５６は、第１画面のｍ行（最終行）の表示データを転送した後、ｔ２のタイミングでメモリリードコントローラ６０に対してデータ要求信号（新画面書き込みＯＫ信号）を出力する。メモリリードコントローラ６０は、データ要求信号に応じて、ＲＡＭ１９に記録された第２画面の表示データ「新１」のデータ（新画面の書き込みデータ）を、内蔵ＶＲＡＭ５２及び表示コントローラ５６に出力させる。表示コントローラ５６は、ＲＡＭ１９から入力した「新１」の表示データを表示行「１」の表示データとして表示ドライバ１５に転送する。
【００６０】
従って、その後、表示行が「２」「３」…と更新されるタイミングに合わせて、ＲＡＭ１９から書き込みデータ「新２」「新３」…を転送することで、第２画面を表示させることができると共に、内蔵ＶＲＡＭ５２に第２画面の表示データを書き込むことができる。
【００６１】
このようにして、第２実施形態の表示制御回路５０では、第２画面への切り替えのタイミングで、第２画面の表示データについて、ＲＡＭ１９から内蔵ＶＲＡＭ５２への書き込みと表示ドライバ１５への転送を同時に行なうため、画面の切り替えをスムーズにできるだけでなく、内蔵ＶＲＡＭ５２へのバスの占有率を抑えて消費電力の低減を図ることもできる。例えば、第１実施形態では、第１画面の表示のための表示ドライバ１５へのデータ転送が１回、第２画面表示のための表示ドライバ１５へのデータ転送が１回、第２画面の内蔵ＶＲＡＭ５２へのデータ転送が１回の合計３画面分のデータアクセスが発生するのに対して、第２実施形態では、第１画面の表示のためのデータ転送が１回、第２画面の内蔵ＶＲＡＭ５２へのデータ転送（データ転送回路５４へのデータ転送と同時）が１回で、合計２画面分のデータアクセスで済む。
【００６２】
なお、本発明は、前述した実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、前述した実施形態で実行される機能は可能な限り適宜組み合わせて実施しても良い。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られるので有れば、この構成要件が削除された構成が発明として抽出され得る。
【００６３】
【発明の効果】
以上のように、本発明によれば、表示制御回路に内蔵された表示メモリ（ＶＲＡＭ）に記録された表示データを書き換える場合に、表示メモリから表示データを読み出して表示駆動回路に転送するタイミングと、表示メモリに対する更新データの書き込みタイミングを制御することで、１画面ずつスムーズに表示切り替えをすることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における表示制御回路（ＬＣＤコントローラ）１０の構成を示すブロック図。
【図２】第１実施形態を説明するための第１画面と第２画面の表示データが記録されている場所を示す図。
【図３】表示制御回路１０の制御によって第１画面から第２画面に切り替えられる様子を示す図。
【図４】第１実施形態における表示制御回路１０の詳細な構成例を示すブロック図。
【図５】通常の表示のタイミングチャート。
【図６】図４に示す表示制御回路１０の構成において表示切り替えを行なう場合のタイミングチャート。
【図７】本発明の第２実施形態における表示制御回路（ＬＣＤコントローラ）１０の構成を示すブロック図。
【図８】第２実施形態における表示制御回路５０の詳細な構成例を示すブロック図。
【図９】図８に示す表示制御回路１０の構成において表示切り替えを行なう場合のタイミングチャート。
【図１０】第１画面と第２画面の両方が表示された表示画面の一例を示す図。
【符号の説明】
１０…表示制御回路
１２，５２…内蔵ＶＲＡＭ
１４，１８，５４，５８…データ転送回路
１５…表示ドライバ
１６，２０…表示行カウンタ
１９…ＲＡＭ
２２，６２…内蔵ＶＲＡＭアクセス回路
２４…カウンタ比較回路
２６，６４…ＤＭＡＣ実行制御回路
３０，５６…表示コントローラ
３２，７２…表示データアドレスカウンタ
３４，４６，７４，８０…＋１回路
３６，７６，８８…先頭アドレス指定レジスタ
３８，８２…アドレスカウンタ
４０，６０…メモリリードコントローラ
４２，７８…転送回数指定レジスタ
８４…アドレスレジスタ
８６…メモリアドレス変換回路
【図１】
2004294677.tif 000003
【図２】
2004294677.tif 000004
【図３】
2004294677.tif 000005
【図４】
2004294677.tif 000006
【図５】
2004294677.tif 000007
【図６】
2004294677.tif 000008
【図７】
2004294677.tif 000009
【図８】
2004294677.tif 000010
【図９】
2004294677.tif 000011
【図１０】
2004294677.tif 000012