(57)【要約】【課題】製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現する。【解決手段】変動検出部ＤＴにより例えば動作環境温度の変動を検出し、検出結果に基づいて、補償回路ＣＰは、入力信号Ｖｉｎの変化を、インバータＩＶ１１〜ＩＶ１ｎにも伝えるか否かを決定する。すなわち、駆動力を高めるために並列接続されたインバータを動作させるか否かを決定する。例えば動作環境温度が高い場合には、インバータＩＶ１の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、動作環境温度が低い場合には、インバータＩＶ１の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。【選択図】　　　　図１
2004056360.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受ける入力端と、前記入力信号を反転させて出力信号として出力する出力端とを含むインバータと、
前記出力端に接続された第１電流電極、第１の電位が与えられた第２電流電極および制御電極を含む第１のトランジスタと、
前記インバータの前記反転動作に影響を与える要因たる物理量の変動を検出し、検出結果に基づいて変動信号を出力する変動検出部と、
前記変動信号に基づいて、前記入力信号の変化を前記第１のトランジスタの前記制御電極に伝えるか否かを決定する補償回路と
を備えるインバータ回路。
【請求項２】
請求項１に記載のインバータ回路であって、
前記第１のトランジスタは複数であって、
前記補償回路は、複数のうちいずれの前記第１のトランジスタの前記制御電極に前記入力信号の変化を伝えるかをも、前記変動信号に基づいて決定する
インバータ回路。
【請求項３】
請求項１に記載のインバータ回路であって、
前記出力端に接続された第１電流電極、第２の電位が与えられた第２電流電極および制御電極を含む第２のトランジスタ
をさらに備え、
前記補償回路は、前記変動信号に基づいて、前記入力信号の変化を前記第２のトランジスタの前記制御電極に伝えるか否かをも決定する
インバータ回路。
【請求項４】
請求項３に記載のインバータ回路であって、
前記第２のトランジスタは複数であって、
前記補償回路は、複数のうちいずれの前記第２のトランジスタの前記制御電極に前記入力信号の変化を伝えるかをも、前記変動信号に基づいて決定する
インバータ回路。
【請求項５】
請求項１に記載のインバータ回路であって、
前記物理量は、前記インバータ回路の動作環境における温度であり、
前記変動検出部は、前記温度の変動を反映した電流を出力するダイオードと、前記電流を与えられる抵抗とを含み、前記抵抗の一端における電位を前記変動信号として出力し、
前記補償回路は、前記電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第１のトランジスタの前記制御電極に伝えるか否かを決定する
インバータ回路。
【請求項６】
請求項１に記載のインバータ回路であって、
前記物理量は、前記インバータ回路を動作させるための電源電圧であり、
前記変動検出部は、前記電源電圧が印加された抵抗を含み、前記抵抗の一端における電位を前記変動信号として出力し、
前記補償回路は、前記電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第１のトランジスタの前記制御電極に伝えるか否かを決定する
インバータ回路。
【請求項７】
請求項１に記載のインバータ回路であって、
前記物理量は、ソース、ドレインおよびゲートを有するＭＯＳトランジスタのチャネル抵抗であり、
前記変動検出部は、所定の電位が前記ソースに与えられた前記ＭＯＳトランジスタと、前記ドレインに接続された一端および他の所定の電位が与えられた他端を有する抵抗とを含み、前記ＭＯＳトランジスタの前記ドレインにおける電位を前記変動信号として出力し、
前記補償回路は、前記ドレインにおける電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第１のトランジスタの前記制御電極に伝えるか否かを決定する
インバータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置内に形成されるインバータ回路に関する。
【０００２】
【従来の技術】
例えばＣＡＤ（ｃｏｍｐｕｔｅｒ−ａｉｄｅｄ　ｄｅｓｉｇｎ）装置を用いたＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ−Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）の設計においては、予め用意された多種のマクロセルの中から適当なものを複数選択して配置し、各々を結線することが行われる。各マクロセルは、個々の電気的特性やその他の物理的情報を、変更可能なパラメータとして有しており、それらの情報はＣＡＤ装置内のマクロセルライブラリに記憶されている。
【０００３】
マクロセルの例としてインバータを含む回路（本願ではインバータ回路と称する）を図５に示す。このインバータ回路には、インバータＩＶ１，ＩＶ１１，…，ＩＶ１ｎ（ｎ：正の数）が含まれており、それぞれの入力端同士、出力端同士が共通に接続されている。すなわち、インバータＩＶ１，ＩＶ１１，…，ＩＶ１ｎがいずれも並列接続されている。
【０００４】
ゲートサイズを充分に大きく取れる場合であれば、一つのインバータで次段回路の駆動や配線での信号減衰防止を図ることができる。しかし、チップ上でのトランジスタ配置状況やその他の製造上の制約から、実際には一つのインバータにおいて充分なゲートサイズを確保できないことが多い。そこで、図５のように複数のインバータを並列接続して、その駆動力を高める手法が採用されるのである。
【０００５】
図６はこのことを説明する図であり、入力信号Ｖｉｎの信号変化と出力信号Ｖｏｕｔの信号変化の関係を示すタイミングチャートである。
【０００６】
例えば図５のインバータ回路にインバータＩＶ１のみしか含まれていなかった場合、インバータ回路としての駆動力が不充分であるために、出力信号Ｖｏｕｔの信号変化エッジＥＧ２ａは入力信号Ｖｉｎの信号変化エッジＥＧ１から遅れて発生しやすい。
【０００７】
一方、インバータＩＶ１に他のインバータＩＶ１１，…，ＩＶ１ｎが並列接続されておれば、インバータ回路としての駆動力が高まり、出力信号Ｖｏｕｔの信号変化エッジＥＧ２ａを信号変化エッジＥＧ２ｂのように早めることが可能となる。
【０００８】
インバータＩＶ１にはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）接続されたＰチャネルＭＯＳトランジスタＰ１とＮチャネルＭＯＳトランジスタＮ１とが含まれる。両トランジスタのゲートには入力信号Ｖｉｎが入力され、両トランジスタのドレインからは出力信号Ｖｏｕｔが出力される。なお、ＰチャネルＭＯＳトランジスタＰ１のソースには電源電位Ｖｄｄが与えられ、ＮチャネルＭＯＳトランジスタＮ１のソースには接地電位ＧＮＤが与えられる。
【０００９】
なお、インバータＩＶ１１〜ＩＶ１ｎのそれぞれにも、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎが含まれ、それらはＰチャネルＭＯＳトランジスタＰ１およびＮチャネルＭＯＳトランジスタＮ１と同様の接続構成となっている。
【００１０】
【発明が解決しようとする課題】
さて、設計段階においては、各回路において想定される消費電力や配線遅延などを考慮して、マクロセル内の種々のパラメータが最適に調節される。図５のインバータ回路であれば、並列接続されるインバータ数、各インバータ内のトランジスタのゲートサイズ等が調節される。
【００１１】
ところが、このようにしてパラメータが調節されたマクロセルであっても、実際の回路を半導体装置内に製造した場合、想定した動作が実現されないことがある。半導体装置の製造プロセスにおいては種々の製造プロセス要因（製造時の温度条件、ガス流量等）が微妙に変動するため、このような変動に起因して設計値からのずれが生じる場合があるからである。その他にも、半導体装置が使用される環境の温度や、与えられる電源電位Ｖｄｄの安定性等の動作環境要因によっても、想定動作が実現されないことがある。
【００１２】
微細化が著しい半導体装置においては、設計時にパラメータを吟味して調節したとしても、上記のような製造プロセス要因、動作環境要因の影響により、例えば信号がＨｉ，Ｌｏｗのいずれになるか不明となる部分や、信号伝達のタイミングが間に合わない部分などが生じやすい。
【００１３】
図５のインバータ回路の場合、設計時にインバータＩＶ１，ＩＶ１１，…，ＩＶ１ｎの各ゲートサイズが決定された後は、上記のような製造プロセス要因、動作環境要因の変動に対応することができない。
【００１４】
そこで、この発明の課題は、製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１に記載の発明は、入力信号を受ける入力端と、前記入力信号を反転させて出力信号として出力する出力端とを含むインバータと、前記出力端に接続された第１電流電極、第１の電位が与えられた第２電流電極および制御電極を含む第１のトランジスタと、前記インバータの前記反転動作に影響を与える要因たる物理量の変動を検出し、検出結果に基づいて変動信号を出力する変動検出部と、前記変動信号に基づいて、前記入力信号の変化を前記第１のトランジスタの前記制御電極に伝えるか否かを決定する補償回路とを備えるインバータ回路である。
【００１６】
請求項２に記載の発明は、請求項１に記載のインバータ回路であって、前記第１のトランジスタは複数であって、前記補償回路は、複数のうちいずれの前記第１のトランジスタの前記制御電極に前記入力信号の変化を伝えるかをも、前記変動信号に基づいて決定するインバータ回路である。
【００１７】
請求項３に記載の発明は、請求項１に記載のインバータ回路であって、前記出力端に接続された第１電流電極、第２の電位が与えられた第２電流電極および制御電極を含む第２のトランジスタをさらに備え、前記補償回路は、前記変動信号に基づいて、前記入力信号の変化を前記第２のトランジスタの前記制御電極に伝えるか否かをも決定するインバータ回路である。
【００１８】
請求項４に記載の発明は、請求項３に記載のインバータ回路であって、前記第２のトランジスタは複数であって、前記補償回路は、複数のうちいずれの前記第２のトランジスタの前記制御電極に前記入力信号の変化を伝えるかをも、前記変動信号に基づいて決定するインバータ回路である。
【００１９】
請求項５に記載の発明は、請求項１に記載のインバータ回路であって、前記物理量は、前記インバータ回路の動作環境における温度であり、前記変動検出部は、前記温度の変動を反映した電流を出力するダイオードと、前記電流を与えられる抵抗とを含み、前記抵抗の一端における電位を前記変動信号として出力し、前記補償回路は、前記電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第１のトランジスタの前記制御電極に伝えるか否かを決定するインバータ回路である。
【００２０】
請求項６に記載の発明は、請求項１に記載のインバータ回路であって、前記物理量は、前記インバータ回路を動作させるための電源電圧であり、前記変動検出部は、前記電源電圧が印加された抵抗を含み、前記抵抗の一端における電位を前記変動信号として出力し、前記補償回路は、前記電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第１のトランジスタの前記制御電極に伝えるか否かを決定するインバータ回路である。
【００２１】
請求項７に記載の発明は、請求項１に記載のインバータ回路であって、前記物理量は、ソース、ドレインおよびゲートを有するＭＯＳトランジスタのチャネル抵抗であり、前記変動検出部は、所定の電位が前記ソースに与えられた前記ＭＯＳトランジスタと、前記ドレインに接続された一端および他の所定の電位が与えられた他端を有する抵抗とを含み、前記ＭＯＳトランジスタの前記ドレインにおける電位を前記変動信号として出力し、前記補償回路は、前記ドレインにおける電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第１のトランジスタの前記制御電極に伝えるか否かを決定するインバータ回路である。
【００２２】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、インバータの反転動作に影響を与える要因たる動作環境温度の変動を検出し、検出結果に基づいて、駆動力を高めるために並列接続されたインバータを動作させるか否かを決定するインバータ回路である。これにより、動作環境要因の一つである温度の変動に対応することが可能なインバータ回路が実現できる。
【００２３】
図１は、本発明に係るインバータ回路の構成を示す図である。図１に示すように、このインバータ回路には、インバータＩＶ１，ＩＶ１１，…，ＩＶ１ｎ（ｎ：正の数）が含まれており、それぞれの出力端同士が共通に接続されている。
【００２４】
インバータＩＶ１にはＣＭＯＳ接続されたＰチャネルＭＯＳトランジスタＰ１とＮチャネルＭＯＳトランジスタＮ１とが含まれる。両トランジスタのゲートには入力信号Ｖｉｎが入力され、両トランジスタのドレインからは出力信号Ｖｏｕｔが出力される。なお、ＰチャネルＭＯＳトランジスタＰ１のソースには電源電位Ｖｄｄが与えられ、ＮチャネルＭＯＳトランジスタＮ１のソースには接地電位ＧＮＤが与えられる。
【００２５】
なお、インバータＩＶ１１〜ＩＶ１ｎのそれぞれにも、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎが含まれ、それらはＰチャネルＭＯＳトランジスタＰ１およびＮチャネルＭＯＳトランジスタＮ１と同様の接続構成となっている。
【００２６】
ただし、インバータＩＶ１１〜ＩＶ１ｎに含まれるＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎについては、それらのゲートに入力信号Ｖｉｎが直接入力されるわけではない。
【００２７】
このインバータ回路には、変動検出部ＤＴおよび補償回路ＣＰも含まれている。変動検出部ＤＴは、インバータＩＶ１の反転動作に影響を与える要因たる物理量の一つである、インバータＩＶ１の動作環境における温度の変動を検出し、その検出結果に基づいて変動信号Ｓｖを出力する。そして、補償回路ＣＰは変動信号Ｓｖに基づいて、入力信号Ｖｉｎの変化を、インバータＩＶ１１〜ＩＶ１ｎに含まれるＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのそれぞれのゲートに伝えるか否かを決定する。すなわち、補償回路ＣＰは、変動検出部ＤＴの検出結果に応じて、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのいずれかまたは複数のゲートに、入力信号Ｖｉｎの変化を制御信号Ｓｐ１１〜Ｓｐ１ｎ，Ｓｎ１１〜Ｓｎ１ｎとして与える。
【００２８】
これはつまり、インバータＩＶ１の動作環境における温度の検出結果に応じて、インバータＩＶ１にインバータＩＶ１１，…，ＩＶ１ｎのいずれを並列接続させるかを決定していることに相当する。
【００２９】
例えば、インバータＩＶ１の動作環境における温度が高い場合には、インバータＩＶ１の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、インバータＩＶ１の動作環境における温度が低い場合には、インバータＩＶ１の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。よって、補償回路ＣＰに、変動信号Ｓｖに基づいて、並列接続すべきインバータを決定させるのである。
【００３０】
図２は、本実施の形態に係るインバータ回路における変動検出部および補償回路の具体的構成を示す図である。なお、図２においては、変動検出部ＤＴおよび補償回路ＣＰは符号ＤＴａおよびＣＰａで表され、変動信号Ｓｖは信号Ｓｖ１，…，Ｓｖｎの集合として表される。
【００３１】
変動検出部ＤＴａは、電源電位Ｖｄｄが与えられたアノードおよび電流ｉｄを出力するカソードを有するダイオードＤＤと、電流ｉｄを与えられる直列接続された可変抵抗Ｒ１ａ，Ｒ２ａ，…，Ｒｎａとを含む。なお、ダイオードＤＤには定電圧ｖｄを発生する電圧源ＣＶが並列接続され、可変抵抗Ｒｎａの一端には接地電位ＧＮＤが与えられる。
【００３２】
一般に、ｐｎ接合ダイオードの出力する電流ｉｄは、ｉｄ＝Ｉ｛ｅｘｐ（ｑ・ｖｄ／（ｋ・Ｔ））−１｝で表される。ここで、Ｉは逆方向飽和電流を、ｑは電子の電荷量を、ｖｄはｐｎ接合ダイオードに印加される電圧を、ｋはボルツマン定数を、Ｔは絶対温度を、それぞれ表している。
【００３３】
よって、上記のダイオードＤＤにｐｎ接合ダイオードを採用し、定電圧ｖｄを発生する電圧源ＣＶを並列接続させれば、ダイオードＤＤは絶対温度Ｔの変動を反映した電流ｉｄを出力する。上記電流ｉｄの式を見れば分かるとおり、電圧ｖｄが一定であれば、電流ｉｄは絶対温度Ｔによって規定されるからである。なお、電流ｉｄは絶対温度Ｔが増すにつれて減少し、絶対温度Ｔが減じるにつれて増加する。
【００３４】
そして、直列接続された各可変抵抗Ｒ１ａ，Ｒ２ａ，…，Ｒｎａの各接続点からは、各可変抵抗の一端における電位が変動信号Ｓｖ１，Ｓｖ２，…，Ｓｖｎとして出力される。
【００３５】
補償回路ＣＰａは、変動信号Ｓｖ１，…，Ｓｖｎをそれぞれ正入力端に受ける演算増幅器ＯＰ１，…，ＯＰｎを有している。さらに、補償回路ＣＰａは、参照電圧発生回路ＧＮを有し、各演算増幅器ＯＰ１，…，ＯＰｎの各負入力端には参照電圧発生回路ＧＮにより発生された参照電圧が与えられる。
【００３６】
また、補償回路ＣＰａは、各演算増幅器ＯＰ１，…，ＯＰｎの出力をそれぞれ一入力端に受けるＡＮＤ回路Ａｎ１，…，ＡｎｎおよびＡｐ１，…，Ａｐｎを有している。ＡＮＤ回路Ａｎ１，…，Ａｎｎの各他入力端には入力信号Ｖｉｎが与えられ、ＡＮＤ回路Ａｐ１，…，Ａｐｎの各他入力端には入力信号Ｖｉｎが論理反転して与えられる。そして、ＡＮＤ回路Ａｎ１，…，Ａｎｎの出力はそれぞれ制御信号Ｓｎ１１，…，Ｓｎ１ｎとして出力され、ＡＮＤ回路Ａｐ１，…，Ａｐｎの出力はそれぞれ制御信号Ｓｐ１１，…，Ｓｐ１ｎとして論理反転して出力される。
【００３７】
このような構成を採ることにより、以下の動作が実現される。すなわち、絶対温度Ｔが高い場合には、変動信号Ｓｖ１，Ｓｖ２，…，Ｓｖｎのうち接地電位ＧＮＤに近い側の信号が、参照電圧発生回路ＧＮにより発生された参照電圧よりも小さな値となる。これにより、演算増幅器ＯＰ１，…，ＯＰｎのうち対応するものがその出力を非アクティブ化し、その出力を受けたＡＮＤ回路Ａｎ１，…，ＡｎｎおよびＡｐ１，…，Ａｐｎの対応するものが、入力信号Ｖｉｎの状態に関わらず、対応する制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎをアクティブ化しない。
【００３８】
よって、そのような制御信号を受けるＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのうち対応するものは、オンしない。これはすなわち、インバータＩＶ１の動作環境における温度が高い場合に、インバータＩＶ１に並列接続すべきインバータの数を少なくすることに相当する。
【００３９】
一方、絶対温度Ｔが低い場合には、変動信号Ｓｖ１，Ｓｖ２，…，Ｓｖｎのうち接地電位ＧＮＤに近い側の信号も、参照電圧発生回路ＧＮにより発生された参照電圧よりも大きな値となる。これにより、演算増幅器ＯＰ１，…，ＯＰｎの多数がその出力をアクティブ化し、その出力を受けたＡＮＤ回路Ａｎ１，…，ＡｎｎおよびＡｐ１，…，Ａｐｎが、入力信号Ｖｉｎの変化を制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎとして出力する。
【００４０】
よって、そのような制御信号を受けるＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎがオンすることになる。これはすなわち、インバータＩＶ１の動作環境における温度が低い場合に、インバータＩＶ１に並列接続すべきインバータの数を多くすることに相当する。
【００４１】
すなわち、補償回路ＣＰａは、可変抵抗Ｒ１ａ，Ｒ２ａ…，Ｒｎａの各一端における電位が参照電圧発生回路ＧＮにより発生された参照電圧よりも大きいか否かに応じて、入力信号Ｖｉｎの変化をＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのゲートに伝えるか否かを決定している。
【００４２】
よって、本実施の形態に係るインバータ回路によれば、インバータＩＶ１の反転動作に影響を与える要因となる動作環境温度の状態に応じて、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのそれぞれにインバータＩＶ１の駆動力増強の機能を担わせることができる。これにより、動作環境温度の変動に対応することが可能なインバータ回路を実現できる。
【００４３】
なお、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのそれぞれを、制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎにより制御するので、各ＭＯＳトランジスタのうち１つまたは幾つかにインバータＩＶ１の駆動力増強の機能を担わせることができ、より精密に動作環境温度の変動に対応することが可能である。
【００４４】
すなわち、インバータＩＶ１１〜ＩＶ１ｎのそれぞれにおいて、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのそれぞれをともに制御することは必須ではなく、例えばインバータＩＶ１１内のＰチャネルＭＯＳトランジスタＰ１１のみや、インバータＩＶ１ｎ内のＮチャネルＭＯＳトランジスタＮ１ｎのみを制御するようにしてもよい。トランジスタ１つ分だけであっても、インバータＩＶ１の駆動力増強の機能を担わせることができるからである。
【００４５】
また、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎのうち幾つかだけを制御してもよいし、逆に、ＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのうち幾つかだけを制御してもよい。ＰチャネルＭＯＳトランジスタを制御すれば出力信号Ｖｏｕｔの立上りエッジの駆動力増強が図れ、ＮチャネルＭＯＳトランジスタを制御すれば出力信号Ｖｏｕｔの立下りエッジの駆動力増強が図れる。
【００４６】
また、本実施の形態においては、変動検出部ＤＴａをダイオードＤＤと可変抵抗Ｒ１ａ，…，Ｒｎａとで構成している。よって、簡単な回路構成で、動作環境における温度の変動に対応することが可能なインバータ回路を実現できる。
【００４７】
なお、変動検出部ＤＴａにおいて可変抵抗Ｒ１ａ，…，Ｒｎａを採用することにより、本実施の形態に係るインバータ回路の製造後において、各可変抵抗Ｒ１ａ，…，Ｒｎａの一端における電位の調整を行なうことが可能となる。
【００４８】
＜実施の形態２＞
本実施の形態は、実施の形態１に係るインバータ回路の変形例であって、インバータの反転動作に影響を与える要因たる物理量が、インバータ回路を動作させるための電源電圧である場合を示すものである。
【００４９】
本実施の形態に係るインバータ回路も図１と同じ構成を有しており、変動検出部ＤＴおよび補償回路ＣＰの具体的構成が実施の形態１の場合と異なるだけである。本実施の形態においては、変動検出部ＤＴに電源電圧Ｖｄｄの変動を検出させ、電源電圧Ｖｄｄの検出結果に応じて、インバータＩＶ１にインバータＩＶ１１，…，ＩＶ１ｎのいずれを並列接続させるかを補償回路ＣＰに決定させる。
【００５０】
例えば、電源電圧Ｖｄｄの値が大きい場合には、インバータＩＶ１の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、電源電圧Ｖｄｄの値が小さい場合には、インバータＩＶ１の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。
【００５１】
図３は、本実施の形態に係るインバータ回路における変動検出部および補償回路の具体的構成を示す図である。なお、図３においては、変動検出部ＤＴおよび補償回路ＣＰは符号ＤＴｂおよびＣＰｂで表され、変動信号Ｓｖは信号Ｓｖ１，…，Ｓｖｎの集合として表される。
【００５２】
変動検出部ＤＴｂは、電源電圧Ｖｄｄが印加され、直列接続された可変抵抗Ｒ１ｂ，Ｒ２ｂ，…，Ｒｎｂを含む。なお、可変抵抗Ｒｎｂの一端には接地電位ＧＮＤが与えられる。そして、直列接続された各可変抵抗Ｒ１ｂ，Ｒ２ｂ，…，Ｒｎｂの各接続点からは、各可変抵抗の一端における電位が変動信号Ｓｖ１，Ｓｖ２，…，Ｓｖｎとして出力される。
【００５３】
補償回路ＣＰｂは、変動信号Ｓｖ１，…，Ｓｖｎをそれぞれ負入力端に受ける演算増幅器ＯＰ１，…，ＯＰｎを有している。さらに、補償回路ＣＰｂは、参照電圧発生回路ＧＮを有し、各演算増幅器ＯＰ１，…，ＯＰｎの各正入力端には参照電圧発生回路ＧＮにより発生された参照電圧が与えられる。
【００５４】
また、補償回路ＣＰｂは、各演算増幅器ＯＰ１，…，ＯＰｎの出力をそれぞれ一入力端に受けるＡＮＤ回路Ａｎ１，…，ＡｎｎおよびＡｐ１，…，Ａｐｎを有している。ＡＮＤ回路Ａｎ１，…，Ａｎｎの各他入力端には入力信号Ｖｉｎが与えられ、ＡＮＤ回路Ａｐ１，…，Ａｐｎの各他入力端には入力信号Ｖｉｎが論理反転して与えられる。そして、ＡＮＤ回路Ａｎ１，…，Ａｎｎの出力はそれぞれ制御信号Ｓｎ１１，…，Ｓｎ１ｎとして出力され、ＡＮＤ回路Ａｐ１，…，Ａｐｎの出力はそれぞれ制御信号Ｓｐ１１，…，Ｓｐ１ｎとして論理反転して出力される。
【００５５】
このような構成を採ることにより、以下の動作が実現される。すなわち、電源電圧Ｖｄｄの値が大きい場合には、変動信号Ｓｖ１，Ｓｖ２，…，Ｓｖｎのうち接地電位ＧＮＤに近い側の信号であっても、参照電圧発生回路ＧＮにより発生された参照電圧よりも大きな値となる。これにより、演算増幅器ＯＰ１，…，ＯＰｎの多数がその出力を非アクティブ化し、その出力を受けたＡＮＤ回路Ａｎ１，…，ＡｎｎおよびＡｐ１，…，Ａｐｎの対応するものが、入力信号Ｖｉｎの状態に関わらず、対応する制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎをアクティブ化しない。
【００５６】
よって、そのような制御信号を受けるＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのうち対応するものは、オンしない。これはすなわち、電源電圧Ｖｄｄの値が大きい場合に、インバータＩＶ１に並列接続すべきインバータの数を少なくすることに相当する。
【００５７】
一方、電源電圧Ｖｄｄの値が小さい場合には、変動信号Ｓｖ１，Ｓｖ２，…，Ｓｖｎのうち接地電位ＧＮＤに近い側の信号は、参照電圧発生回路ＧＮにより発生された参照電圧よりも小さな値となる。これにより、演算増幅器ＯＰ１，…，ＯＰｎのうち対応するものがその出力をアクティブ化し、その出力を受けたＡＮＤ回路Ａｎ１，…，ＡｎｎおよびＡｐ１，…，Ａｐｎが、入力信号Ｖｉｎの変化を制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎとして出力する。
【００５８】
よって、そのような制御信号を受けるＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎがオンすることになる。これはすなわち、電源電圧Ｖｄｄの値が小さい場合に、インバータＩＶ１に並列接続すべきインバータの数を多くすることに相当する。
【００５９】
すなわち、補償回路ＣＰｂは、可変抵抗Ｒ１ｂ，Ｒ２ｂ，…，Ｒｎｂの各一端における電位が参照電圧発生回路ＧＮにより発生された参照電圧よりも大きいか否かに応じて、入力信号Ｖｉｎの変化をＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのゲートに伝えるか否かを決定している。
【００６０】
よって、本実施の形態に係るインバータ回路によれば、インバータＩＶ１の反転動作に影響を与える要因となる電源電圧Ｖｄｄの状態に応じて、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのそれぞれにインバータＩＶ１の駆動力増強の機能を担わせることができる。これにより、電源電圧Ｖｄｄの変動に対応することが可能なインバータ回路を実現できる。
【００６１】
なお、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのそれぞれを、制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎにより制御するので、各ＭＯＳトランジスタのうち１つまたは幾つかにインバータＩＶ１の駆動力増強の機能を担わせることができ、より精密に電源電圧Ｖｄｄの変動に対応することが可能である。
【００６２】
そして、本実施の形態においては、変動検出部ＤＴｂを電源電圧Ｖｄｄが印加された可変抵抗Ｒ１ｂ，…，Ｒｎｂで構成している。よって、簡単な回路構成で、電源電圧Ｖｄｄの変動に対応することが可能なインバータ回路を実現できる。
【００６３】
なお、変動検出部ＤＴｂにおいても可変抵抗Ｒ１ｂ，…，Ｒｎｂを採用することにより、本実施の形態に係るインバータ回路の製造後において、各可変抵抗Ｒ１ｂ，…，Ｒｎｂの一端における電位の調整を行なうことが可能となる。
【００６４】
＜実施の形態３＞
本実施の形態も、実施の形態１に係るインバータ回路の変形例であって、インバータの反転動作に影響を与える要因たる物理量が、製造プロセス要因を反映するＭＯＳトランジスタのチャネル抵抗である場合を示すものである。
【００６５】
本実施の形態に係るインバータ回路も図１と同じ構成を有しており、変動検出部ＤＴおよび補償回路ＣＰの具体的構成が実施の形態１の場合と異なるだけである。本実施の形態においては、変動検出部ＤＴにＭＯＳトランジスタのチャネル抵抗の変動を検出させ、その検出結果に応じて、インバータＩＶ１にインバータＩＶ１１，…，ＩＶ１ｎのいずれを並列接続させるかを補償回路ＣＰに決定させる。
【００６６】
例えば、ＭＯＳトランジスタのチャネル抵抗の値が小さい場合には、インバータＩＶ１を構成するＰチャネルＭＯＳトランジスタＰ１およびＮチャネルＭＯＳトランジスタＮ１における電圧降下量が小さくなり、インバータＩＶ１の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、ＭＯＳトランジスタのチャネル抵抗の値が大きい場合には、ＰチャネルＭＯＳトランジスタＰ１およびＮチャネルＭＯＳトランジスタＮ１における電圧降下量が大きくなり、インバータＩＶ１の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。
【００６７】
図４は、本実施の形態に係るインバータ回路における変動検出部および補償回路の具体的構成を示す図である。なお、図４においては、変動検出部ＤＴおよび補償回路ＣＰは符号ＤＴｃおよびＣＰｃで表され、変動信号Ｓｖは信号Ｓｖｐ，Ｓｖｎの集合として表される。
【００６８】
変動検出部ＤＴｃは、電源電位Ｖｄｄがソースに与えられたＰチャネルＭＯＳトランジスタＣＰ１と、そのドレインに接続された一端および接地電位ＧＮＤが与えられた他端を有する抵抗ＲＬｐと、接地電位ＧＮＤがソースに与えられたＮチャネルＭＯＳトランジスタＣＮ１と、そのドレインに接続された一端および電源電位Ｖｄｄが与えられた他端を有する抵抗ＲＬｎとを含む。そして、ＰチャネルＭＯＳトランジスタＣＰ１のドレインにおける電位が変動信号Ｓｖｐとして出力され、ＮチャネルＭＯＳトランジスタＣＮ１のドレインにおける電位が変動信号Ｓｖｎとして出力される。
【００６９】
補償回路ＣＰｃは、変動信号Ｓｖｐが所定の参照値Ｖｒｅｆｐよりも大きいか否かを判断する演算増幅器ＣＯｐと、変動信号Ｓｖｎが所定の参照値Ｖｒｅｆｎよりも大きいか否かを判断する演算増幅器ＣＯｎとを含んでいる。そして、演算増幅器ＣＯｐ，ＣＯｎの出力は第１制御回路ＣＴ１に入力される。
【００７０】
第１制御回路ＣＴ１には入力信号Ｖｉｎも入力される。第１制御回路ＣＴ１は、演算増幅器ＣＯｐ，ＣＯｎの出力の内容に応じて、入力信号Ｖｉｎの変化をＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのそれぞれに伝えるか否かを決定する。すなわち、第１制御回路ＣＴ１は、入力信号Ｖｉｎの変化を制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎとして出力する。
【００７１】
なお、第１制御回路ＣＴ１からは、ＰチャネルＭＯＳトランジスタＣＰ１のゲートへのフィードバック信号ＳｃｐおよびＮチャネルＭＯＳトランジスタＣＮ１のゲートへのフィードバック信号Ｓｃｎも出力される。なお、第１制御回路ＣＴ１は、入力信号に応じて所定の信号を出力するデコーダ回路もしくは演算処理装置である。
【００７２】
本実施の形態においては、ＰチャネルＭＯＳトランジスタＣＰ１およびＮチャネルＭＯＳトランジスタＣＮ１の電圧降下量から検出されるチャネル抵抗の変動量を、制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎの生成に利用している。
【００７３】
このような構成を採ることにより、以下の動作が実現される。すなわち、ＰチャネルＭＯＳトランジスタＣＰ１およびＮチャネルＭＯＳトランジスタＣＮ１での電圧降下量が小さい場合には、変動信号Ｓｖｐが参照値Ｖｒｅｆｐよりも大きくなり、変動信号Ｓｖｎが参照値Ｖｒｅｆｎよりも小さくなる。これにより、第１制御回路ＣＴ１は、入力信号Ｖｉｎの状態に関わらず、対応する制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎのいくつかまたは全てをアクティブ化しない。
【００７４】
よって、そのような制御信号を受けるＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのうち対応するものは、オンしない。これはすなわち、ＰチャネルＭＯＳトランジスタＣＰ１およびＮチャネルＭＯＳトランジスタＣＮ１のチャネル抵抗が小さい場合に、インバータＩＶ１に並列接続すべきインバータの数を少なくすることに相当する。
【００７５】
一方、ＰチャネルＭＯＳトランジスタＣＰ１およびＮチャネルＭＯＳトランジスタＣＮ１での電圧降下量が大きい場合には、変動信号Ｓｖｐが参照値Ｖｒｅｆｐよりも小さくなり、変動信号Ｓｖｎが参照値Ｖｒｅｆｎよりも大きくなる。これにより、第１制御回路ＣＴ１は、入力信号Ｖｉｎの変化を制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎのいくつかまたは全てに反映させて出力する。
【００７６】
よって、そのような制御信号を受けるＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎがオンすることになる。これはすなわち、ＰチャネルＭＯＳトランジスタＣＰ１およびＮチャネルＭＯＳトランジスタＣＮ１のチャネル抵抗が大きい場合に、インバータＩＶ１に並列接続すべきインバータの数を多くすることに相当する。
【００７７】
すなわち、補償回路ＣＰｃは、ＰチャネルＭＯＳトランジスタＣＰ１およびＮチャネルＭＯＳトランジスタＣＮ１のドレインにおける電位が参照値Ｖｒｅｆｐ，Ｖｒｅｆｎよりも大きいか否かに応じて、入力信号Ｖｉｎの変化をＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのゲートに伝えるか否かを決定している。
【００７８】
よって、本実施の形態に係るインバータ回路によれば、インバータＩＶ１の反転動作に影響を与える要因となるＭＯＳトランジスタのチャネル抵抗の状態に応じて、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのそれぞれにインバータＩＶ１の駆動力増強の機能を担わせることができる。これにより、ＭＯＳトランジスタのチャネル抵抗の変動に対応することが可能なインバータ回路を実現できる。
【００７９】
なお、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのそれぞれを、制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎにより制御するので、各ＭＯＳトランジスタのうち１つまたは幾つかにインバータＩＶ１の駆動力増強の機能を担わせることができ、より精密にＭＯＳトランジスタのチャネル抵抗の変動に対応することが可能である。
【００８０】
本実施の形態においては、演算増幅器ＣＯｐおよび参照値Ｖｒｅｆｐを一つずつしか設けていないが、同様の演算増幅器を多数設けて、それぞれに異なる参照値を与え、各演算増幅器にてＰチャネルＭＯＳトランジスタＣＰ１のドレイン電位を比較すれば、よりきめ細かくＰチャネルＭＯＳトランジスタＣＰ１のチャネル抵抗の大小を検出することができる。このことは、ＮチャネルＭＯＳトランジスタＣＮ１側についても同様である。
【００８１】
また、本実施の形態においては、変動検出部ＤＴｃをＰチャネルＭＯＳトランジスタＣＰ１およびＮチャネルＭＯＳトランジスタＣＮ１および抵抗ＲＬｐ，ＲＬｎで構成している。よって、簡単な回路構成で、ＭＯＳトランジスタのチャネル抵抗の変動に対応することが可能なインバータ回路を実現できる。
【００８２】
＜その他＞
上記実施の形態１〜３においては、それぞれ動作環境温度、電源電圧Ｖｄｄ、チャネル抵抗のそれぞれの変動に応じて、インバータＩＶ１の駆動力増強のための並列接続インバータを駆動するか否かを補償回路ＣＰにおいて決定していた。
【００８３】
これらの製造プロセス要因および動作環境要因の変動は単独で生じるものではなく、むしろ組み合わさって生じるのが一般的である。そこで、それら多種の要因の組み合わせを考慮する場合には、上記実施の形態１〜３の２つまたは３つを組み合わせて補償回路ＣＰを構成すればよい。
【００８４】
具体的にはすなわち、図２〜図４に示した各変動検出部および補償回路を設け、補償回路から出力される制御信号Ｓｎ１１，…，Ｓｎ１ｎおよびＳｐ１１，…，Ｓｐ１ｎのそれぞれをＡＮＤ回路により論理積をとった上で、ＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１ｎおよびＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１ｎのそれぞれに与えるようにすればよい。
【００８５】
そうすれば、複数の要因の変動に対応したインバータ回路を実現することも可能となる。
【００８６】
【発明の効果】
請求項１に記載の発明によれば、補償回路が変動検出部からの変動信号に基づいて、入力信号の変化を第１のトランジスタの制御電極に伝えるか否かを決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、第１のトランジスタにインバータの駆動力増強の機能を担わせることができる。これにより、製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【００８７】
請求項２に記載の発明によれば、第１のトランジスタは複数であって、補償回路は、複数のうちいずれの第１のトランジスタの制御電極に入力信号の変化を伝えるかをも、変動信号に基づいて決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、複数の第１のトランジスタのうち１つまたは幾つかにもインバータの駆動力増強の機能を担わせることができる。これにより、より精密に製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【００８８】
請求項３に記載の発明によれば、第２のトランジスタをさらに備え、補償回路は、変動信号に基づいて、入力信号の変化を第２のトランジスタの制御電極に伝えるか否かをも決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、第２のトランジスタにもインバータの駆動力増強の機能を担わせることができる。これにより、より精密に製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【００８９】
請求項４に記載の発明によれば、第２のトランジスタは複数であって、補償回路は、複数のうちいずれの第２のトランジスタの制御電極に入力信号の変化を伝えるかをも、変動信号に基づいて決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、複数の第２のトランジスタのうち１つまたは幾つかにもインバータの駆動力増強の機能を担わせることができる。これにより、より精密に製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【００９０】
請求項５に記載の発明によれば、変動検出部がダイオードと抵抗とを含み、抵抗の一端における電位を変動信号として出力し、補償回路が、その電位が所定値よりも大きいか否かに応じて、入力信号の変化を第１のトランジスタの制御電極に伝えるか否かを決定する。よって、簡単な回路構成で、インバータ回路の動作環境における温度の変動に対応することが可能なインバータ回路を実現できる。
【００９１】
請求項６に記載の発明によれば、変動検出部が電源電圧が印加された抵抗を含み、抵抗の一端における電位を変動信号として出力し、補償回路が、その電位が所定値よりも大きいか否かに応じて、入力信号の変化を第１のトランジスタの制御電極に伝えるか否かを決定する。よって、簡単な回路構成で、インバータ回路の電源電圧の変動に対応することが可能なインバータ回路を実現できる。
【００９２】
請求項７に記載の発明によれば、変動検出部がＭＯＳトランジスタと抵抗とを含み、ドレインにおける電位を変動信号として出力し、補償回路が、ドレインにおける電位が所定値よりも大きいか否かに応じて、入力信号の変化を第１のトランジスタの制御電極に伝えるか否かを決定する。よって、簡単な回路構成で、ＭＯＳトランジスタのチャネル抵抗の変動に対応することが可能なインバータ回路を実現できる。
【図面の簡単な説明】
【図１】実施の形態１に係るインバータ回路を示す図である。
【図２】実施の形態１に係るインバータ回路の変動検出部および補償回路の構成を示す図である。
【図３】実施の形態２に係るインバータ回路の変動検出部および補償回路の構成を示す図である。
【図４】実施の形態３に係るインバータ回路の変動検出部および補償回路の構成を示す図である。
【図５】従来のインバータ回路を示す図である。
【図６】従来のインバータ回路における入力信号の信号変化と出力信号の信号変化との関係を示すタイミングチャートである。
【符号の説明】
ＩＶ１，ＩＶ１１〜ＩＶ１ｎ　インバータ、ＤＴ　変動検出部、ＣＰ　補償回路、ＤＤ　ダイオード、Ｒ１ａ〜Ｒｎａ，Ｒ１ｂ〜Ｒｎｂ　可変抵抗、ＲＬｐ，ＲＬｎ　抵抗、ＣＰ１　ＰチャネルＭＯＳトランジスタ、ＣＮ１　ＮチャネルＭＯＳトランジスタ。
【図１】
2004056360.tif 000003
【図２】
2004056360.tif 000004
【図３】
2004056360.tif 000005
【図４】
2004056360.tif 000006
【図５】
2004056360.tif 000007
【図６】
2004056360.tif 000008