(57)【要約】【課題】超高域帯の分布型増幅回路（１００）のバイアス付与条件を安定化する。【解決手段】増幅回路（１００）が、それぞれがその末端の一つにおいて負荷（Ｚｉｎ、Ｚｏｕｔ）で終端している、ドレインラインとゲートラインの間で並列に接続された複数個のトランジスタ（Ｔ１）を有し、増幅回路ブロック（１００）のドレインラインの末端に接続された負荷（Ｚｏｕｔ）のインピーダンスに等しい総インピーダンスを示し、バイアス付与回路（２００）が電源（ＶＤＤ）と増幅回路（１００）のドレインラインの間に接続された少なくとも一つのトランジスタ（Ｔ２）を有し、トランジスタ（Ｔ２）のゲート（Ｇ２）がそのゲート（Ｇ２）の電位（ＶＧ２）を固定するように分割ブリッジ（Ｒ１Ｒ２、Ｒ１Ｔ３）に接続され、トランジスタ（Ｔ２）のゲート（Ｇ２）とソース（Ｓ２）がコンデンサ（Ｃ１）を介して相互に接続される。【選択図】図４
2004056805.tif 000002
【特許請求の範囲】
【請求項１】
バイアス付与回路ブロックに接続された分布型増幅回路ブロックを備えた超広帯域増幅回路において、増幅回路ブロックが、それぞれがその末端の一つにおいて負荷で終端している、ドレインラインとゲートラインの間で並列に接続された複数個のトランジスタを含み、バイアス付与回路ブロックが、電源と増幅回路ブロックのドレインラインの間に接続された少なくとも一つのトランジスタを含み、前記バイアス付与回路ブロックが、増幅回路ブロックのドレインラインの末端に接続された負荷のインピーダンスに等しい総インピーダンスを示し、バイアス付与回路ブロックのトランジスタのゲートが、そのゲートの電位を固定するように分割ブリッジの節点につながれ、また、前記トランジスタのゲートとソースが少なくとも一つのコンデンサを介して相互につながれていることを特徴とする増幅回路。
【請求項２】
バイアス付与回路ブロックのトランジスタのゲートとソースの間でコンデンサと直列に取り付けられた抵抗を備えていることを特徴とする、請求項１に記載の増幅回路。
【請求項３】
トランジスタのゲートと分割ブリッジの節点の間に接続された抵抗を備えていることを特徴とする、請求項１又は請求項２に記載の増幅回路。
【請求項４】
分割ブリッジが少なくとも一つのトランジスタを備えていることを特徴とする、請求項１から請求項３のいずれか一つに記載の増幅回路。
【請求項５】
バイアス付与回路ブロックが並列の複数個のトランジスタと並列の複数個の分割ブリッジを備え、前記トランジスタのそれぞれが、そのゲートによって分割ブリッジの一つにつながれていることを特徴とする、請求項１から請求項４のいずれか一つに記載の増幅回路。
【請求項６】
バイアス付与回路ブロックと並列に取り付けられた、少なくとも一つの抵抗を備えていることを特徴とする、請求項１から請求項５のいずれか一つに記載の増幅回路。
【請求項７】
バイアス付与回路ブロックと直列に取り付けられた、少なくとも一つの抵抗を備えていることを特徴とする、請求項１から請求項６のいずれか一つに記載の増幅回路。
【請求項８】
バイアス付与回路ブロックと直列に取り付けられた、インダクタンスと抵抗を並列に備えていることを特徴とする、請求項１から請求項７のいずれか一つに記載の増幅回路。
【請求項９】
トランジスタのドレインとアースの間に接続された、少なくとも一つの抵抗とコンデンサを直列に備えていることを特徴とする、請求項１から請求項８のいずれか一つに記載の増幅回路。
【請求項１０】
電源と増幅回路ブロックのドレインラインの間に接続されることを目的とした少なくとも一つのトランジスタを備えることを特徴とし、そのゲートの電位を固定するようにバイアス付与回路ブロックのトランジスタのゲートが分割ブリッジの節点につながれ、また、前記トランジスタのゲートとソースが少なくとも一つのコンデンサを介して相互に接続されていることを特徴とする、増幅回路のためのバイアス付与回路ブロック。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は増幅器分野、とくにＭＭＩＣ（モノリシックマイクロ波集積回路）集積増幅器に、また、より詳細には分布型増幅器に関するものである。
【０００２】
これらの回路はきわめて広い周波数帯（直流から１００ＧＨｚまで）で信号を増幅することが可能であり、また、一般的に光通信用途分野で使用されている。
【０００３】
【従来の技術および発明が解決しようとする課題】
図１は分布型増幅器の一例を示している。かかる増幅器は二つの伝送ラインの間で接続された増幅回路ブロックの連続を備えている。一方（ゲートライン）はその末端でＺｉｎ（終端）入力インピーダンスに接続され、他方（ドレインライン）はその末端でＺｏｕｔ（終端）出力インピーダンスにつながれている。
【０００４】
分布型増幅器は従来の増幅器の周波数制限を回避するという利点がある。入出力ラインの理想的適合のために、終端インピーダンス、それぞれＺｉｎとＺｏｕｔは、そのそれぞれのラインの固有インピーダンスと同じ値を持たなければならない。
【０００５】
これらの分布型増幅器が呈する問題の一つは、それらの直流電圧と電流のバイアス付与に関するものである。図２に示したごとく、バイアス付与電圧と組み合わされた直流電流はＭＭＩＣ集積回路の外部に実現されたバイアス付与回路によってもたらされることが可能である。
【０００６】
バイアス付与回路は、直流電圧と電流を分布型増幅器のドレインラインに引き込むために電圧源に接続された一連の自己インダクタンスを備える。
【０００７】
この場合、増幅器は無線周波数（ＲＦ）出力の経路でバイアス付与される。
【０００８】
その主たる困難は、大電流、低いＲＦ損失および高い反射係数という制約のもとに、超広帯域周波数帯（２０ＫＨｚから１００ＧＨｚまで）でかかる装置を実現することにある。
【０００９】
くわえて、バイアス付与回路はかさばり、周波数上昇に必要な小型のケース内に組み込むときに問題を呈する。
【００１０】
これらの不便を解消するために、一つの解決策は出力ラインの終端Ｚｏｕｔを介して分布型増幅器をバイアス付与させることをもって成る。この解決策は、このラインの良好な終端の必要を保証することができると同時に、増幅器の正確なバイアス付与を可能にする。
【００１１】
しかしながら、高い出力電力を要求する用途分野の場合、分布型増幅器は高いバイアス付与電圧と大きな直流電流を必要とする。抵抗終端Ｚｏｕｔを通した増幅器のバイアス付与は、これらの用途分野の場合、抵抗の端子において大幅な電圧低下をもたらし、また、熱損失の問題が出現する。
【００１２】
くわえて、負荷抵抗の現寸決定は障碍となる静電容量の増大をもたらす。
【００１３】
したがって、この解決策は、増幅器性能の低下を受け入れる条件においてしか現実性がない。
【００１４】
これらの困難を克服するために、もう一つの解決策は、終端Ｚｏｕｔを実現するために飽和装荷で構成されたアクティブ装荷（ドレイン−ソース電圧が飽和した電界効果トランジスタ）を用いることをもって成る。
【００１５】
図３は、かかるアクティブ装荷を備えた分布型増幅器を示している。アクティブ装荷は分布型増幅器の電圧源ＶＤＤとドレインラインの間に並列に接続されたトランジスタ全体によって構成される。それぞれのトランジスタのゲートはそのソースに接続されている。この装荷は、分布型増幅器のバイアス付与と、抵抗負荷を通したバイアス付与に結びつけられる不便を回避しながら満足できるライン終端を得ることを可能にする。
【００１６】
アクティブ装荷は下記条件を満足するように計算される。
【００１７】
ＶＤＳ１＋ＶＤＳ２＝ＶＤＤ
【００１８】
ＩＤＳ１＝ＩＤＳ２
【００１９】
ＶＤＳ２＞ＶＤＳｓａｔに対して、Ｚｃａ≒Ｚｏｕｔ
【００２０】
これらの式で、ＶＤＳ１は増幅回路ブロックのドレイン−ソース電圧、ＶＤＳ２はアクティブ装荷のドレイン−ソース電圧、ＶＤＤは電源電圧、ＩＤＳ１は増幅回路ブロックに供給される電流、ＩＤＳ２はアクティブ装荷によって供給された電流、Ｚｃａはアクティブ装荷のインピーダンス、またＶＤＳｓａｔはアクティブ装荷トランジスタのドレイン−ソース飽和電圧である。
【００２１】
この解決策の不便な点は、例えば、ゲイン制御の場合、直流電流ＩＤＳ１（＝ＩＤＳ２）が変動したとき、アクティブ装荷は安定したインピーダンスＺｏｕｔを得ることを可能にしないことである。
【００２２】
電流ＩＤＳ１が減少したとき、アクティブ装荷を構成するトランジスタはその作動飽和区域から出て、その線形区域内で動作することができる。その結果：
・アクティブ装荷インピーダンスは低くなり、条件Ｚｃａ＝Ｚｏｕｔがもはや満たされない、
・分布型増幅器の直流バイアス付与が変化する。
【００２３】
したがって、本発明の一つの目的は、増幅器のバイアス付与条件を維持し、アクティブ装荷を通る電流のいかなるに関わらず条件Ｚｃａ＝Ｚｏｕｔを満たすことができる分布型増幅器のためのアクティブ装荷を提供することである。
【００２４】
なお、この出願の発明に関する先行技術文献情報としては次のものがある。
【特許文献１】米国特許第５，１９６，８０５号明細書
【特許文献２】米国特許第５，８８０，６４０号明細書
特許文献１は、分布型増幅器に関する発明について記述されているが、バイアス付与に関する記述はない。また、特許文献２は、広帯域増幅器とそのバイアス付与についての発明が記載されているが、第１のバイアス付与手段と第２のバイアス付与手段とフィルタ手段との必須要素とするものである。いずれも本願発明とは同分野ではあるが、構成が異なるものである。
【００２５】
【課題を解決するための手段】
このため、本発明は、第１の手段として、バイアス付与回路ブロック（２００）に接続された分布型増幅回路ブロック（１００）を備えた超広帯域増幅回路において、増幅回路ブロック（１００）が、それぞれがその末端の一つにおいて負荷（Ｚｉｎ、Ｚｏｕｔ）で終端している、ドレインラインとゲートラインの間で並列に接続された複数個のトランジスタ（Ｔ１）を含み、バイアス付与回路ブロック（２００）が、電源（ＶＤＤ）と増幅回路ブロック（１００）のドレインラインの間に接続された少なくとも一つのトランジスタ（Ｔ２）を含み、前記バイアス付与回路ブロックが、増幅回路ブロック（１００）のドレインラインの末端に接続された負荷（Ｚｏｕｔ）のインピーダンスに等しい総インピーダンスを示し、バイアス付与回路ブロック（２００）のトランジスタ（Ｔ２）のゲート（Ｇ２）が、そのゲート（Ｇ２）の電位（ＶＧ２）を固定するように分割ブリッジ（Ｒ１Ｒ２、Ｒ１Ｔ３）の節点（２０１）につながれ、また、前記トランジスタ（Ｔ２）のゲート（Ｇ２）とソース（Ｓ２）が少なくとも一つのコンデンサ（Ｃ１、Ｃ２）を介して相互につながれていることを特徴とする増幅回路を提案するものである。
【００２６】
第２の手段として、バイアス付与回路ブロック（２００）のトランジスタ（Ｔ２）のゲート（Ｇ２）とソース（Ｓ２）の間でコンデンサ（Ｃ）と直列に取り付けられた抵抗（Ｒ）を備えていることを特徴とする、第１の手段に記載の増幅回路を提案するものである。
【００２７】
トランジスタ（Ｔ２）のゲート（Ｇ２）と分割ブリッジ（Ｒ１Ｒ２、Ｒ１Ｔ３）の節点（２０１）の間に接続された抵抗（Ｒ３）を備えていることを特徴とする、第１の手段又は第２の手段のいずれか一つに記載の増幅回路を提案するものである。
【００２８】
分割ブリッジ（Ｒ１Ｔ３）が少なくとも一つのトランジスタ（Ｔ３）を備えていることを特徴とする、第１の手段から第３の手段のいずれか一つに記載の増幅回路を提案するものである。
【００２９】
第５の手段として、バイアス付与回路ブロック（２００）が並列の複数個のトランジスタ（Ｔ２）と並列の複数個の分割ブリッジ（Ｒ１Ｒ２）を備え、前記トランジスタ（Ｔ２）のそれぞれが、そのゲート（Ｇ２）によって分割ブリッジ（Ｒ１Ｒ２）の一つにつながれていることを特徴とする、第１の手段から第４の手段のいずれか一つに記載の増幅回路を提案するものである。
【００３０】
第６の手段として、バイアス付与回路ブロック（２００）と並列に取り付けられた、少なくとも一つの抵抗（Ｒ５）を備えていることを特徴とする、第１の手段から第５の手段のいずれか一つに記載の増幅回路。
【００３１】
第７の手段として、バイアス付与回路ブロック（２００）と直列に取り付けられた、少なくとも一つの抵抗（Ｒ６）を備えていることを特徴とする、第１の手段から第６の手段のいずれか一つに記載の増幅回路を提案するものである。
【００３２】
第８の手段として、バイアス付与回路ブロック（２００）と直列に取り付けられた、インダクタンス（Ｌ７）と抵抗（Ｒ７）を並列に備えていることを特徴とする、第１の手段から第７の手段のいずれか一つに記載の増幅回路を提案するものである。
【００３３】
第９の手段として、トランジスタ（Ｔ２）のドレイン（Ｄ２）とアースの間に接続された、少なくとも一つの抵抗（Ｒ８）とコンデンサ（Ｃ８）を直列に備えていることを特徴とする、第１の手段から第８の手段のいずれか一つに記載の増幅回路を提案するものである。
【００３４】
第１０の手段として、電源（ＶＤＤ）と増幅回路ブロック（１００）のドレインラインの間に接続されることを目的とした少なくとも一つのトランジスタ（Ｔ２）を備えることを特徴とし、そのゲート（Ｇ２）の電位（ＶＧ２）を固定するようにバイアス付与回路ブロック（２００）のトランジスタ（Ｔ２）のゲート（Ｇ２）が分割ブリッジ（Ｒ１Ｒ２、Ｒ１Ｔ３）の節点（２０１）につながれ、また、前記トランジスタ（Ｔ２）のゲート（Ｇ２）とソース（Ｓ２）が少なくとも一つのコンデンサ（Ｃ１、Ｃ２）を介して相互に接続されていることを特徴とする、増幅回路のためのバイアス付与回路ブロック（２００）を提案するものである。
【００３５】
アクティブ装荷のゲート電位を固定し、また、そのソースの電位を「浮動」させることによって、バイアス付与回路ブロックのドレイン−ソース電圧ＶＤＳ２が、増幅器を通る電流ＩＤＳ１の値にかかわらず、この回路ブロックのトランジスタの飽和電圧を必ず超えることが保証できる。したがって、本発明は、これらのトランジスタがその飽和区域内で作動することを保証することができる。
【００３６】
より詳細には、本発明は少なくとも一つのトランジスタを含むアクティブ装荷装置によって構成され、電源とドレインラインの間に接続されることを目的とした、分布型増幅器回路のための負荷Ｚｏｕｔの役割も果たすバイアス付与回路ブロックにおいて、アクティブ装荷トランジスタのゲートがそのゲート電位を固定するように分割ブリッジにつながれ、また、ゲートとソースが少なくとも一つのコンデンサを介して相互に接続されていることを特徴とするバイアス付与回路ブロックに関するものである。
【００３７】
【実施例】
本発明のその他の特徴と利点は、付属の図面を参照して、純粋に例示としての非制限的な下記の説明を読むことによってさらに明らかになるだろう。
【００３８】
図４の増幅器回路結線には、ドレインラインとゲートラインの間に並列に接続されたトランジスタＴ１を備えた増幅回路ブロック１００、ならびに、電源ＶＤＤと増幅回路ブロック１００のドレインラインの間に接続されたバイアス付与回路ブロック２００が備えられている。
【００３９】
バイアス付与回路ブロック２００は、電源ＶＤＤと増幅回路ブロック１００のドレインラインの間に並列に接続された複数個のトランジスタＴ２を備えている。バイアス付与回路ブロックは、電源ＶＤＤとアースの間に接続され、その節点２０１がトランジスタＴ２のゲートにつながれた分割ブリッジＲ１Ｒ２も備えている。この分割ブリッジは、そのソースＳ２を浮動させたままで、トランジスタＴ２のゲートの電位を固定することを可能にする。
【００４０】
図４の回路結線は、電流ＩＤＳ１＝ＩＤＳ２の値にかかわらず条件ＶＤＳ２＞ＶＤＳｓａｔが満たされることを保証することができる。かかる回路結線において、電流低下に伴ってＶＧＳ２とＶＤＳ２が同時に寄与する。バイアス付与直流電流は、所望の作動条件（例えば、最大ゲインの取得）のためにはじめに固定され、また、分割ブリッジは、アクティブ装荷のゲートとソースの電位が等しくなるように計算される。抵抗Ｒ１とＲ２の値は、ブリッジ内の電流を最小にするように選択される。
【００４１】
低周波数での回路結線の性能、低くなりすぎるアクティブ装荷のインピーダンスＺｃａの実数部を向上させるために、所望の低切断周波数（この場合は２０ｋＨｚ）を得ることを可能にする容量値（例えば、１５０ｎＦ）を有するコンデンサＣ１が、バイアス付与回路ブロックのトランジスタＴ２のゲートＧ２とソースＳ２の間に接続されている。このコンデンサはＭＭＩＣ集積回路の外に物理的に設置することができる。このため、それは接続線によってトランジスタＴ２の節点Ｇ２とＳ２につながれる。
【００４２】
実際には、障碍となる接続要素（接続線とライン）が存在するので、アクティブ装荷トランジスタのできるだけ近くで、この同じ節点Ｇ２とＳ２の間に少なくとも一つの追加のコンデンサＣ２を組み込む必要がある。
【００４３】
使用される要素の値は、装置全体が、使用される周波数範囲にわたって条件Ｚｃａ＝Ｚｏｕｔをできるだけ維持するように選択される。
【００４４】
図５は、追加のコンデンサＣ１とＣ２をさらに備えた図４のアクティブ装荷と同等な方式を示している。この同等な方式は、四個の電界効果トランジスタＴ２ならびに、一方のＣ２がＭＭＩＣチップ上に、他方のＣ１が外部にある二つのコンデンサを備えたアクティブ装荷のために与えられている。アクティブ装荷は、バイアス付与直流電流ＩＤＳ２を通過させ（すなわち適切な相互コンダクタンスｇｍを有し）、適合したインピーダンスＲＤＳを示さなければならない。同等な要素の値は、キー数Ｗの展開とトランジスタのバイアス付与（指数０）に依存する：
【００４５】
Ｒｇｓ＝Ｒｇｓ０／Ｗ
【００４６】
Ｒｇｄ＝Ｒｇｄ０／Ｗ
【００４７】
Ｒｄｓ＝Ｒｄｓ０／Ｗ
【００４８】
Ｃｇｓ＝Ｃｄｓ０×Ｗ
【００４９】
Ｃｇｄ＝Ｃｇｄ０×Ｗ
【００５０】
Ｃｄｓ＝Ｃｄｓ０×Ｗ
【００５１】
ｇｍ＝ｇｍ０×Ｗ
【００５２】
図５と同等の方式から、アクティブ装荷のインピーダンスＺｃａの公式を抽出する：
【００５３】
【数１】
2004056805.tif 000003
【００５４】
図６は、図４の回路結線のものと類似しているが、アクティブ装荷のゲートＧ２とソースＳ２の間に抵抗ＲＣ１がコンデンサＣ１と直列に付加されたバイアス付与回路ブロックの別の例を示している。この抵抗は緩衝の役割を果たす。くわえて、この抵抗はアクティブ装荷のインピーダンスの値を変化させ、また、使用される周波数範囲にわたって条件Ｚｃａ＝Ｚｏｕｔにできるだけ接近することを可能にしてアクティブ装荷のよりよい挙動を可能にする。
【００５５】
図７は、図４の回路結線のものと類似しているが、抵抗Ｒ３が付加されたバイアス付与回路ブロックの別の例を示し、これらの抵抗Ｒ３のそれぞれは、トランジスタＴ２のゲートＧ２と分割ブリッジの間に接続されている。これらの抵抗Ｒ３は、場合によっては起こりうる共振ピークを緩和するために緩衝の役割を果たす。しかしながら、この構成は一般的に図６のものより効率が低い。
【００５６】
図８は、図４の回路結線のものと類似しているが、分割ブリッジの抵抗Ｒ２が、そのゲートＧ３とそのソースＳ３が短絡された電界効果トランジスタＴ３に置き換えられたバイアス付与回路ブロックの別の例を示している。この回路結線は、より小型の構造を使用して同じ抵抗値Ｒ２を実現することを可能にする。
【００５７】
図９は、アクティブ装荷のそれぞれのトランジスタＴ２がそのゲートＧ２によって分割ブリッジＲ１Ｒ２につながれているバイアス付与回路ブロックの例を示している。抵抗Ｒ４と直列のコンデンサＣ４は、アクティブ装荷のトランジスタＴ２のそれぞれのゲートＧ２とソースＳ２の間に接続されている。この回路結線では、回路が図４から図８の回路結線よりも大型になるが、使用される周波数帯内でもっと一定した、また理想条件Ｚｃａ＝Ｚｏｕｔにもっと近い負荷の実現を可能にするかもしれない。
【００５８】
図１０は、図４の回路結線のものと類似しているが、アクティブ装荷と並列に取り付けられた一つまたは複数個の抵抗Ｒ５を備えたバイアス付与回路ブロックの別の例を示している。随意に、回路ブロックは、アクティブ装荷のインピーダンスを適合させるために、アクティブ装荷と直列に取り付けられた一つまたは複数個の抵抗Ｒ６も備えている。追加の抵抗を付加することによって、バイアス付与回路ブロックに所望の特性、すなわちＩＤＳ１＝ＩＤＳ２およびＺｃａ＝Ｚｏｕｔに近づくことが可能になる。
【００５９】
図１１は、図４の回路結線のものと類似しているが、並列にインダクタンスＬ７と抵抗Ｒ７を備えたバイアス付与回路ブロックの別の例を示している。抵抗Ｒ７とインダクタンスＬ７はアクティブ装荷と直列に取り付けられる。かかる取り付けは高周波数アクティブ装荷の実数部を増加させ、またしたがって、条件ＩＤＳ１＝ＩＤＳ２およびＺｃａ＝Ｚｏｕｔに近づくことを可能にする。
【００６０】
最後に、図１２は、図４の回路結線のものと類似しているが、トランジスタＴ２のドレインＤ２に対応する節点２０２とアースとの間に接続されたデッカプリングコンデンサＣ８と直列に抵抗Ｒ８を備えた回路の別の例を示している。この回路結線もアクティブ装荷の実数部を増加させることを可能にする。この配置は図１１の回路結線と組み合わせて用いることが可能であり、それによってよりよい結果が得られる。
【００６１】
【発明の効果】
本発明は以上述べた特徴を有し、分布型増幅器のバイアス付与条件を維持し、アクティブ装荷を通る電流のいかなるに関わらず入出力インピーダンス整合条件を満たすことがでアクティブ装荷を提供することができる。また、回路構成において、障碍となる熱損失を低く抑えることができ、経済的で当該集積回路の信頼性向上に寄与するところ大なるものがある。
【図面の簡単な説明】
【図１】分布型増幅回路の一例を示す。
【図２】先行技術の実施態様による、バイアス付与回路を備えた増幅回路の一例を示す。
【図３】先行技術の別の実施態様による、アクティブ装荷を備えた増幅回路の一例を示す。
【図４】本発明の実施態様による、アクティブ装荷を備えた増幅器回路結線の一例を示す。
【図５】図４の回路のアクティブ装荷と同等の回路を示す。
【図６】本発明の範囲内で使用することができるアクティブ装荷の例を示す。
【図７】本発明の範囲内で使用することができるアクティブ装荷の例を示す。
【図８】本発明の範囲内で使用することができるアクティブ装荷の例を示す。
【図９】本発明の範囲内で使用することができるアクティブ装荷の例を示す。
【図１０】本発明の範囲内で使用することができるアクティブ装荷の例を示す。
【図１１】本発明の範囲内で使用することができるアクティブ装荷の例を示す。
【図１２】本発明の範囲内で使用することができるアクティブ装荷の例を示す。
【符号の説明】
１００　増幅回路ブロック
２００　バイアス付与回路ブロック
【図１】
2004056805.tif 000004
【図２】
2004056805.tif 000005
【図３】
2004056805.tif 000006
【図４】
2004056805.tif 000007
【図５】
2004056805.tif 000008
【図６】
2004056805.tif 000009
【図７】
2004056805.tif 000010
【図８】
2004056805.tif 000011
【図９】
2004056805.tif 000012
【図１０】
2004056805.tif 000013
【図１１】
2004056805.tif 000014
【図１２】
2004056805.tif 000015
【手続補正書】
【提出日】平成15年8月13日(2003.8.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
Ｃｇｓ＝Ｃｇｓ０×Ｗ