(57)【要約】【課題】共振型高周波スイッチの遮断時の遮断特性を悪化させることなく、通過時の挿入損失をより低減できるようにする。【解決手段】第１のリアクタンス回路部１１Ｃと、第１のスイッチ素子Ｆ１とからなる直列回路に、第２のリアクタンス回路部１２Ｌを並列接続して第１の並列回路ＰＣ１を構成する。また第３のリアクタンス回路部１３Ｃに第２のスイッチ素子Ｆ２を並列接続して第２の並列回路ＰＣ２を構成する。そして、ＰＣ１とＰＣ２を直列接続し、Ｆ１，Ｆ２を同一状態にオン／オフする。Ｆ１，Ｆ２がオフ状態の時、１２Ｌと１３Ｃによる直列共振回路によりポート１−ポート２間が導通する。Ｆ１，Ｆ２がオン状態の時、１１Ｃと１２Ｌが並列共振し、且つ１２Ｌと１３Ｃによる直列共振が解消されてポート１−ポート２間が遮断される。【選択図】  図１
2004248049.tif 000002
【特許請求の範囲】
【請求項１】
正または負のリアクタンス成分を備える第１のリアクタンス回路部と第１のスイッチ素子とからなる直列回路に、第１のリアクタンス回路部とは逆極性のリアクタンス成分を備える第２のリアクタンス回路部を並列接続した第１の並列回路と、
第１のリアクタンス回路部と同極性のリアクタンス成分を備える第３のリアクタンス回路部に第１のスイッチ素子と同一状態にオン・オフする第２のスイッチ素子を並列接続した第２の並列回路とを備え、
第１の並列回路に第２の並列回路を直列接続してなる共振型高周波スイッチ。
【請求項２】
前記第２のリアクタンス回路部の両端と接地との間に、第２のリアクタンス回路部のリアクタンス成分とは逆極性のリアクタンス成分を備える付加リアクタンス回路部を設けた請求項１に記載の共振型高周波スイッチ。
【請求項３】
前記第２のリアクタンス回路部を、同一極性のリアクタンス成分を備えた２つのリアクタンス素子の直列接続回路で構成し、該２つのリアクタンス素子同士の接続点と接地との間に、第２のリアクタンス回路部のリアクタンス成分とは逆極性のリアクタンス成分を備える付加リアクタンス回路部を設けた請求項１に記載の共振型高周波スイッチ。
【請求項４】
前記第１・第２・第３のリアクタンス回路部のうち少なくとも１つを、複数の誘電体層を積層した基板内部に構成し、該基板外部に第１・第２のスイッチ素子を搭載した請求項１，２または３に記載の共振型高周波スイッチ。
【請求項５】
請求項１〜４のいずれかに記載の共振型高周波スイッチと、該共振型高周波スイッチによりスイッチングされる高周波信号の周波数選択を行うフィルタ、ダイプレクサ、またはデュプレクサとからなる高周波回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、共振回路内にスイッチ素子を設けた共振型高周波スイッチおよびそれを用いた高周波回路に関するものである。
【０００２】
【従来の技術】
従来、共振回路とスイッチ素子とを組み合わせて構成した共振型高周波スイッチが例えばアンテナスイッチなどに用いられている（例えば特許文献１，特許文献２）。
【０００３】
【特許文献１】
特開平７−７４６０４号
【特許文献２】
特開２０００−１１４９５０
【０００４】
【発明が解決しようとする課題】
このような共振型高周波スイッチは、歪み特性が良好であり低消費電力化が図れる。また、大電力に対応させた場合にもＦＥＴスイッチなどに比べて低コストに構成できるという特徴を備えている。
【０００５】
一方、近年の例えば携帯電話などの移動体通信システムで用いられる機器では小型且つ低消費電力特性を維持しつつ高性能化が望まれ、それに組み込まれるアンテナスイッチなどの高周波スイッチにおいても高周波特性の更なる改善が望まれている。
【０００６】
そこで、この発明の目的は従来の共振型高周波スイッチの遮断時の遮断特性を悪化させることなく、通過時の挿入損失をより低減できるようにした共振型高周波スイッチおよびそれを用いた高周波回路を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は、正または負のリアクタンス成分を備える第１のリアクタンス回路部と第１のスイッチ素子とからなる直列回路に、第１のリアクタンス回路部とは逆極性のリアクタンス成分を備える第２のリアクタンス回路部を並列接続した第１の並列回路と、第１のリアクタンス回路部と同極性のリアクタンス成分を備える第３のリアクタンス回路部に第１のスイッチ素子と同一状態にオン・オフする第２のスイッチ素子を並列接続した第２の並列回路とを備え、第１の並列回路に第２の並列回路を直列接続したことを特徴としている。
【０００８】
また、この発明は、第２のリアクタンス回路部の両端と接地との間に、第２のリアクタンス回路部のリアクタンス成分とは逆極性のリアクタンス成分を備える付加リアクタンス回路部を設けたことを特徴としている。
【０００９】
また、この発明は第２のリアクタンス回路部を、同一極性のリアクタンス成分を備えた２つのリアクタンス素子の直列接続回路で構成し、該２つのリアクタンス素子同士の接続点と接地との間に、第２のリアクタンス回路部のリアクタンス成分とは逆極性のリアクタンス成分を備える付加リアクタンス回路部を設けたことを特徴としている。
【００１０】
また、この発明は第１・第２・第３のリアクタンス回路部のうち少なくとも１つを、複数の誘電体層を積層した基板内部に構成し、該基板外部に第１・第２のスイッチ素子を搭載したことを特徴としている。
【００１１】
また、この発明は上記の何れかの構造を備えた共振型高周波スイッチと、その共振型高周波スイッチによりスイッチングされる高周波信号の周波数選択を行うフィルタ、ダイプレクサ、またはデュプレクサとから高周波回路を構成することを特徴としている。。
【００１２】
【発明の実施の形態】
第１の実施形態である共振型高周波スイッチについて図１・図２を参照して説明する。
まず、図１においてＦ１，Ｆ２はそれぞれＦＥＴによる第１・第２のスイッチ素子である。１１Ｃで示す部分はキャパシタによる第１のリアクタンス回路部、１２Ｌで示す部分はインダクタによる第２のリアクタンス回路部、１３Ｃで示す部分はキャパシタによる第３のリアクタンス回路部である。第１のリアクタンス回路部１１Ｃと第１のスイッチ素子Ｆ１との直列回路に第２のリアクタンス回路部１２Ｌを並列接続して第１の並列回路ＰＣ１を構成している。また第３のリアクタンス回路部１３Ｃに第２のスイッチ素子Ｆ２を並列接続して第２の並列回路ＰＣ２を構成している。そして、第１の並列回路ＰＣ１と第２の並列回路ＰＣ２とを直列接続することによって共振型高周波スイッチを構成している。
【００１３】
そして、第１・第２のスイッチ素子Ｆ１，Ｆ２のゲート同士を接続して制御電圧入力端子Ｖ１から単一の制御電圧を与えるようにしている。
【００１４】
第１の並列回路ＰＣ１の一方はポート１、第２の並列回路ＰＣ２の一方はポート２として取り出している。
【００１５】
今、制御電圧入力端子Ｖ１に、Ｆ１，Ｆ２をオフさせる制御電圧（例えば−２．５［Ｖ］）を与えると、Ｆ１，Ｆ２がオフして第１の並列回路ＰＣ１は第２のリアクタンス回路部１２Ｌとして作用し、第２の並列回路ＰＣ２は第３のリアクタンス回路部１３Ｃとして作用する。従ってこの１２Ｌと１３Ｃにより直列共振回路が構成される。その結果、この直列共振周波数の信号がポート１−ポート２間で通過することになる。すなわち従来のように単に第２のリアクタンス回路部１２Ｌだけが作用する場合に比べて、直列共振回路のインピーダンスが小さくなり、所望の周波数（直列共振周波数）帯域での挿入損失を極めて小さく抑えることができる。
【００１６】
制御電圧入力端子Ｖ１へ、Ｆ１，Ｆ２をオンさせる制御電圧（例えば０［Ｖ］または正電圧）を与えると、Ｆ１，Ｆ２がオンして第１の並列回路ＰＣ１は１１Ｃと１２Ｌにより並列共振し、第２の並列回路ＰＣ２は低インピーダンス回路として作用する。従ってポート１−ポート２間で、第１の並列回路ＰＣ１の並列共振周波数を遮断することになる。また、この時、１３ＣはＦ２により短絡されるので、１２Ｌと１３Ｃによる直列共振が生じることはない。すなわち、第２の並列回路ＰＣ２を設けても遮断特性が悪化することは無い。
【００１７】
上記スイッチ素子Ｆ１，Ｆ２としてＧａＡｓ−ＦＥＴを用いた場合、消費電流は１〜１００［μＡ］程度であり、殆ど流れない。因みに、ダイオードスイッチの回路を構成した場合には、そのダイオードに流れる消費電流は１〜１０［ｍＡ］程度も必要となる。
【００１８】
図１の（Ｂ）は、（Ａ）に示したインダクタによる第２のリアクタンス回路部１２Ｌを分布定数線路による第２のリアクタンス回路部１２ＬＩとして構成したものである。この分布定数線路による第２のリアクタンス回路部１２ＬＩは全体のリアクタンス成分の極性が正（誘導性）となるように線路を構成している。したがって図１の（Ａ）の場合と同様に作用する。
【００１９】
図２の（Ａ）に示す例は、インダクタにより第１のリアクタンス回路部１１Ｌを構成し、キャパシタにより第２のリアクタンス回路部１２Ｃを構成し、インダクタにより第３のリアクタンス回路部１３Ｌを構成している。その他は図１の（Ａ）と同様である。この回路の作用は次の通りである。
【００２０】
今、制御電圧入力端子Ｖ１に、Ｆ１，Ｆ２をオフさせる制御電圧を与えて、Ｆ１，Ｆ２がオフすると、第２のリアクタンス回路部１２Ｃと第３のリアクタンス回路部１３Ｌとにより直列共振回路が構成される。その結果、ポート１−ポート２間が通過状態となる。
【００２１】
制御電圧入力端子Ｖ１へ、Ｆ１，Ｆ２をオンさせる制御電圧を与えて、Ｆ１，Ｆ２がオンすると、第１のリアクタンス回路部１１Ｌと第２のリアクタンス回路部１２Ｃとにより並列共振する。その結果、ポート１−ポート２間は遮断状態となる。
【００２２】
図２の（Ｂ）は、図２の（Ａ）に示したインダクタによる第１・第３のリアクタンス回路部１１Ｌ，１３Ｌを分布定数線路による第１・第３のリアクタンス回路部１１ＬＩ，１３ＬＩとして構成したものである。この分布定数線路による第１・第３のリアクタンス回路部１１ＬＩ，１３ＬＩは全体のリアクタンス成分の極性が正（誘導性）となるように線路を構成している。したがって図２の（Ａ）の場合と同様に作用する。
【００２３】
次に第２の実施形態に係る共振型高周波スイッチについて図３・図４を参照して説明する。
図３の（Ａ）に示す例では、インダクタによる第２のリアクタンス回路部１２Ｌの両端と接地との間にそれぞれキャパシタから成る付加リアクタンス回路部１４Ｃ１，１４Ｃ２をそれぞれ設けている。その他の部分については図１の（Ａ）と同様である。
【００２４】
図３の（Ａ）において、１４Ｃ１，１４Ｃ２および１２Ｌによってπ型のローパスフィルタ回路ＬＰＦを構成している。従って第１のスイッチ素子Ｆ１がオフ状態の時、１２Ｌと１３Ｃにより直列共振するとともにローパスフィルタとしても作用することになる。
【００２５】
図３の（Ｂ）に示す例では、１２Ｌ１，１２Ｌ２で示す２つのインダクタの直列回路により第２のリアクタンス回路部を構成していて、この２つのインダクタ同士の接続点と接地との間にキャパシタによる付加リアクタンス回路部１５Ｃを設けている。この１２Ｌ１，１２Ｌ２および１５ＣによってＴ型のローパスフィルタ回路ＬＰＦを構成している。従って第１のスイッチ素子Ｆ１がオフ状態の時、第２のリアクタンス回路部１２Ｌ１，１２Ｌ２および第３のリアクタンス回路部１３Ｃによって直列共振するとともにローパスフィルタとしても作用する。
【００２６】
図４の（Ａ）に示す例では、インダクタにより第１のリアクタンス回路部１１Ｌを構成し、キャパシタにより第２のリアクタンス回路部１２Ｃを構成し、インダクタにより第３のリアクタンス回路部１３Ｌを構成している。さらに、キャパシタによる第２のリアクタンス回路部１２Ｃの両端と接地との間にそれぞれインダクタから成る付加リアクタンス回路部１４Ｌ１，１４Ｌ２をそれぞれ設けている。その他は図３の（Ａ）と同様である。
【００２７】
図４の（Ａ）において、１４Ｌ１，１４Ｌ２および１２Ｃによってπ型のハイパスフィルタ回路ＨＰＦを構成している。従って第１のスイッチ素子Ｆ１がオフ状態の時、１２Ｃと１３Ｌにより直列共振するとともにハイパスフィルタとしても作用することになる。
【００２８】
図４の（Ｂ）に示す例では、１２Ｃ１，１２Ｃ２で示す２つのキャパシタの直列回路により第２のリアクタンス回路部を構成していて、この２つのキャパシタ同士の接続点と接地との間にインダクタによる付加リアクタンス回路部１５Ｌを設けている。この１２Ｃ１，１２Ｃ２および１５ＬによってＴ型のハイパスフィルタ回路ＨＰＦを構成している。従って第１のスイッチ素子Ｆ１がオフ状態の時、第２のリアクタンス回路部１２Ｃ１，１２Ｃ２および第３のリアクタンス回路部１３Ｌによって直列共振するとともにハイパスフィルタとしても作用する。
【００２９】
次に第３の実施形態に係る共振型高周波スイッチについて図５・図６を参照して説明する。
図５の（Ａ）に示す回路は、図３の（Ａ）に示した回路について制御電圧供給のためのより具体的な回路部分まで示したものである。同様に、図５の（Ｂ）は図４の（Ａ）に示した回路について制御電圧供給のためのより具体的な回路部分まで示したものである。
【００３０】
図５の（Ａ），（Ｂ）において、第１・第２のスイッチ素子Ｆ１，Ｆ２を構成するＦＥＴのゲートに抵抗Ｒ１，Ｒ２を接続している。またそれらのドレイン−ソース間に抵抗Ｒ３，Ｒ４をそれぞれ接続している。更にポート１と制御電圧入力端子Ｖ２との間に抵抗Ｒ５を接続している。
【００３１】
制御電圧入力端子Ｖ１，Ｖ２のいずれか一方は接地し、他方に制御電圧を印加する。図５の（Ａ）の場合、第１・第２のスイッチ素子Ｆ１，Ｆ２をオン／オフさせるために要する制御電圧を印加すると、Ｒ１〜Ｒ５および１２Ｌを介して、Ｆ１，Ｆ２で示すＦＥＴのゲート−ソース間に制御電圧が印加される。図５の（Ｂ）の場合は、第１・第２のスイッチ素子Ｆ１，Ｆ２をオン／オフさせるために要する制御電圧を印加すると、Ｒ１〜Ｒ５および１１Ｌを介して、Ｆ１，Ｆ２で示すＦＥＴのゲート−ソース間に制御電圧が印加される。
【００３２】
図５に示した抵抗Ｒ１〜Ｒ５はチップ部品で構成するか半導体で構成する。また、１１Ｃ，１３Ｃ，１２Ｃで示すキャパシタおよび１１Ｌ，１３Ｌ，１２Ｌで示すインダクタはチップ部品を用いるか、誘電体積層基板に構成する。あるいはこれらのキャパシタやインダクタも半導体で構成してもよい。但しキャパシタおよびインダクタを誘電体積層基板内に構成し、スイッチ素子Ｆ１，Ｆ２および抵抗Ｒ１〜Ｒ５を半導体チップ内に構成するとともに、その半導体チップを誘電体積層基板上に搭載すれば、高性能化と低コスト化を両立させることができる。
【００３３】
次に第４の実施形態に係る共振型高周波スイッチを図６を基に説明する。この例は、制御電圧入力端子Ｖ１，Ｖ２間に単一の制御電圧を印加することによって、ポート１−ポート３間導通、ポート２−ポート３間遮断状態と、その逆の状態とを切り替えるようにしたＳＰＤＴスイッチである。ポート２−ポート３間の構成は図５の（Ａ）に示した回路と同様である。ポート１−ポート３間にはＦＥＴから成る第３のスイッチ素子Ｆ３を挿入している。このＦＥＴのドレイン−ソース間に抵抗Ｒ６を接続し、ゲートと制御電圧入力端子Ｖ１との間に抵抗Ｒ７を接続している。またポート３ともう一方の制御電圧入力端子Ｖ２との間に抵抗Ｒ５を接続している。Ｆ１〜Ｆ３はＶ１−Ｖ２間に印加される制御電圧に応じて同一状態にオン／オフする。Ｆ１〜Ｆ３がオン状態の時、ポート１−ポート３間が導通するとともにポート２−ポート３間が遮断される。逆にＦ１〜Ｆ３がオフ状態の時、ポート１−ポート３間が遮断され、ポート２−ポート３間が導通状態となる。
【００３４】
ここで破線で囲んだ部分すなわち抵抗Ｒ１〜Ｒ７およびスイッチ素子Ｆ１〜Ｆ３を単一の半導体チップ内に構成し、その他のキャパシタおよびインダクタを誘電体積層基板内に構成して、その誘電体積層基板上に上記半導体チップを搭載することによって、全体に小型低コストのＳＰＤＴスイッチを構成することができる。
【００３５】
次に、第５の実施形態に係る送受切り替えスイッチについて図７〜図１０を参照して説明する。図７は送受切り替えスイッチの回路図である。ここでＧＳＭ−ＳＷ，ＤＣＳ−ＳＷはそれぞれ図６に示したＳＰＤＴスイッチを構成している。但しこの例では、スイッチ素子Ｆ１，Ｆ３を構成するそれぞれのＦＥＴの間に抵抗Ｒ８を接続している。
【００３６】
ＤＣＳ−ＲｘはＤＣＳの受信信号出力端子、ＤＣＳ−ＴｘはＤＣＳの送信信号入力端子である。Ｖｃ−ＤはこのＤＣＳ−ＳＷの送受切り替えの為の制御電圧入力端子である。同様にＧＳＭ−ＲｘはＧＳＭの受信信号出力端子、ＧＳＭ−ＴｘはＧＳＭの送信信号入力端子である。Ｖｃ−ＧはこのＧＳＭ−ＳＷの送受切り替えの為の制御電圧入力端子である。ＡＮＴはアンテナ接続ポートである。
【００３７】
ＤＣＳ−ＳＷとアンテナポートＡＮＴとの間には、キャパシタＣｃ１，Ｃｃ２，Ｃｔ２およびインダクタＬｔ２からなるハイパスフィルタとして作用するフィルタ回路２２を挿入している。このフィルタ回路２２はＧＳＭ信号を遮断し、ＤＣＳ信号を通過させる。またＧＳＭ−ＳＷとアンテナポートＡＮＴとの間には、Ｃｔ１，Ｌｔ１による並列回路を設けている。この並列回路とＧＳＭ−ＳＷのキャパシタＣｕ１とによってローパスフィルタとして作用するフィルタ回路２１を構成している。このローパスフィルタ２１と上記ハイパスフィルタ２２とによって２周波の信号を扱うダイプレクサを構成している。
【００３８】
制御電圧入力端子Ｖｃ−ＤおよびＶｃ−Ｇの入力電圧が、スイッチ素子Ｆ１，Ｆ２，Ｆ３のピンチオフ電圧を超えない電圧（例えば０［Ｖ］）であれば、ＡＮＴとＤＣＳ−Ｒｘ間、およびＡＮＴとＧＳＭ−Ｒｘ間が共に通過状態となる。制御電圧入力端子Ｖｃ−ＤにＤＣＳ−ＳＷ側のスイッチ素子Ｆ１，Ｆ２，Ｆ３のピンチオフ電圧以上の電圧（例えば３．０［Ｖ］）を印加すると、ＡＮＴとＤＣＳ−Ｔｘ間が通過状態となる。また、制御電圧入力端子Ｖｃ−ＧにＧＳＭ−ＳＷ側のスイッチ素子Ｆ１，Ｆ２，Ｆ３のピンチオフ電圧以上の電圧（例えば３．０［Ｖ］）を印加すると、ＡＮＴとＧＳＭ−Ｔｘ間が通過状態となる。
【００３９】
このようにして、Ｌｏｗ  ＢａｎｄとＨｉｇｈ  Ｂａｎｄ  の２帯域の信号をそれぞれ送受切り替え可能なスイッチを構成する。
【００４０】
図８はこの送受切り替えスイッチの構造を示す断面図である。図８において誘電体積層基板１００は、その内部に後に示すようにインダクタおよびキャパシタを構成している。またその上部に表面実装部品ＳＭＤを搭載している。これらの部品は図７に示した回路要素の一部および必要に応じてそれ以外の回路を構成するものである。誘電体積層基板１００の下部には半導体チップ部品ＩＣを搭載している。この例では半導体チップ部品ＩＣ上の電極パッドと誘電体積層基板１００に設けた電極パッドとの間をワイヤで電気的に接続している。
【００４１】
図９・図１０はこの送受切り替えスイッチの構成を誘電体積層基板の各層毎に表した平面図である。図９および図１０において括弧付きの番号は層番号を表していて、値の小さなものほど下層であり、（１）が最下層、図１０の（１６）が最上層に相当する。図９の（１）においてＧＮＤは接地端子である。その他の端子は図７に示した各符号に対応している。（１）〜（３）で示す層では半導体チップ部品を搭載するための窪みを形成するために、それぞれの中央部を開口させている。
【００４２】
（４）で示す層には半導体チップ部品との間でワイヤボンディングするための電極パッドおよびそこから外部入出力端子までを接続する線路パターンを形成している。（５）の層には半導体チップ部品を搭載するための接地電極をその中央に形成している。（６）では、上記接地電極ＧＮＤに半導体チップ部品を搭載した状態を示している。ここでＣＴＬ−ＧおよびＣＴＬ−Ｄは図７に示した破線で囲んだ部分に相当する。
【００４３】
（７）で示す層にはＣｔ２，Ｃｕ１で示すキャパシタ用電極を形成している。（８）で示す層にはそれらに対向する接地電極ＧＮＤを形成している。
【００４４】
図１０において（９）〜（１１）で示す層にはＬｔ１，Ｌｔ２で示すインダクタ用線路パターンを形成している。（１２）〜（１５）で示す層にはＣｔ１，Ｃｃ１，Ｃｃ２で示すキャパシタ用電極をそれぞれ形成している。
【００４５】
更に（１６）の層にはＤＣ１，ＤＣ２，ＧＣ１，ＧＣ２で示すチップコンデンサおよびＤＬ１，ＧＬ１で示すチップインダクタをそれぞれ搭載している。
【００４６】
以上のようにして、図７に示した回路を備えた小型の送受切り替えスイッチを構成する。
【００４７】
なお、図７に示した例は、共振型高周波スイッチとダイプレクサとの組み合わせについて示したが、同様にして１つのアンテナで送受共用するデュプレクサと共振型高周波スイッチとを組み合わせることもできる。
【００４８】
【発明の効果】
この発明によれば、第１・第２のスイッチ素子がオフ状態の時、第２のリアクタンス回路部と第３のリアクタンス回路部とで直列共振回路が構成され、通過時の挿入損失が低減でき、また、第１のスイッチ素子がオン状態の時、第１のリアクタンス回路部と第２のリアクタンス回路部とで並列共振回路が構成され、さらに第２のスイッチ素子のオンにより上記第２・第３のリアクタンス回路部による直列共振が解消されて、良好な遮断特性が維持できる。
【００４９】
また、この発明によれば、第２のリアクタンス回路部の両端と接地との間に、第２のリアクタンス回路部のリアクタンス成分とは逆極性のリアクタンス成分を備える付加リアクタンス回路部を設けたことにより、または、第２のリアクタンス回路部を、同一極性のリアクタンス成分を備えた２つのリアクタンス素子の直列接続回路で構成し、該２つのリアクタンス素子同士の接続点と接地との間に、第２のリアクタンス回路部のリアクタンス成分とは逆極性のリアクタンス成分を備える付加リアクタンス回路部を設けたことにより、第２のリアクタンス回路部とそれに接続した付加リアクタンス回路部とによってπ型のハイパスフィルタまたはローパスフィルタが構成され、通過特性にフィルタ特性を持たせることができる。
【００５０】
また、この発明によれば、第１・第２・第３のリアクタンス回路部のうち少なくとも１つを、複数の誘電体層を積層した基板内部に構成し、該基板外部に第１・第２のスイッチ素子を搭載したことにより、第２の並列回路を備えたにもかかわらず全体に小型の共振型高周波スイッチが構成できる。
【００５１】
また、この発明によれば、上記の何れかの構造を備えた共振型高周波スイッチと、その共振型高周波スイッチによりスイッチングされる高周波信号の周波数選択を行うフィルタ、ダイプレクサ、またはデュプレクサとから高周波回路を構成することにより、遮断時の遮断特性および通過時の挿入損失特性に優れた高周波回路が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る共振型高周波スイッチの回路図
【図２】同共振型高周波スイッチの別の構成を示す回路図
【図３】第２の実施形態に係る共振型高周波スイッチの回路図
【図４】同共振型高周波スイッチの別の構成を示す回路図
【図５】第３の実施形態に係る共振型高周波スイッチの回路図
【図６】第４の実施形態に係るＳＰＤＴスイッチの回路図
【図７】第５の実施形態に係る送受切り替えスイッチの回路図
【図８】同送受切り替えスイッチの構造を示す断面図
【図９】同送受切り替えスイッチの積層構造を示す各層の平面図
【図１０】同送受切り替えスイッチの積層構造を示す各層の平面図
【符号の説明】
１１−第１のリアクタンス回路部
１２−第２のリアクタンス回路部
１３−第３のリアクタンス回路部
１４，１５−付加リアクタンス回路部
２１−位相回路
２２−フィルタ回路
１００−誘電体積層基板
Ｒ−抵抗
Ｖ１，Ｖ２−制御電圧入力端子
Ｆ１−第１のスイッチ素子
Ｆ２−第２のスイッチ素子
Ｆ３−第３のスイッチ素子
ＳＭＤ−表面実装部品
ＩＣ−半導体チップ部品
ＰＣ１−第１の並列回路
ＰＣ２−第２の並列回路
【図１】
2004248049.tif 000003
【図２】
2004248049.tif 000004
【図３】
2004248049.tif 000005
【図４】
2004248049.tif 000006
【図５】
2004248049.tif 000007
【図６】
2004248049.tif 000008
【図７】
2004248049.tif 000009
【図８】
2004248049.tif 000010
【図９】
2004248049.tif 000011
【図１０】
2004248049.tif 000012