(57)【要約】【課題】本発明は、全画素が同一のタイミングで撮像可能であるとともに、映像信号の出力の減衰率が小さい固体撮像装置を提供することを目的とする。【解決手段】光電変換回路１００から出力された電気信号がキャパシタＣ１で蓄積された後、ＭＯＳトランジスタＴ５がＯＮとなることで、ＭＯＳトランジスタＴ１０にキャパシタＣ１で積分された電圧値がサンプリングされる。その後、キャパシタＣ２に、ＭＯＳトランジスタＴ１０で増幅されて得られた電荷が流れ込み、積分動作が行われることによって、入射光量の積分値に応じた電圧値がキャパシタＣ２に現れる。【選択図】　　　図２
2004112438.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた量の電荷を発生する光電変換回路と、
該光電変換回路からの電荷を蓄積して得られた電圧値を出力する第１積分回路と、
該第１積分回路で得られた電圧値に基づいて増幅し、増幅して得た電荷を蓄積することで積分動作を行い、積分して得られた電圧値を映像信号として出力する第２積分回路と、
を備えることを特徴とする固体撮像装置。
【請求項２】
前記第１積分回路と前記第２積分回路とを電気的に接離するスイッチを備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第２積分回路が、
第１電極及び第２電極及び制御電極を備えるとともに、前記第１積分回路からの電圧値が制御電極に入力されるトランジスタと、
該トランジスタの第２電極に一端が接続されたキャパシタとを備え、
該トランジスタの第２電極とキャパシタとの接続ノードに現れる電圧値を映像信号とすることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項４】
前記第１積分回路が、前記光電変換回路から出力される電荷を蓄積するキャパシタを備えることを特徴とする請求項１〜請求項３のいずれかに記載の固体撮像装置。
【請求項５】
入射光量に応じた量の電荷を発生する光電変換回路を備えた複数の画素を有する固体撮像装置において、
前記画素が、
前記光電変換回路からの電荷を蓄積する第１キャパシタと、
該第１キャパシタと前記光電変換回路との接続ノードに一端が接続されたスイッチと、
第１電極及び第２電極及び制御電極を備えるとともに、前記スイッチの他端に制御電極が接続されたトランジスタと、
該トランジスタの第２電極に一端が接続された第２キャパシタと、
を有し、
前記画素全てに対して、前記第１キャパシタの積分動作を同時に行った後、前記スイッチを同時にＯＮとして、前記第２キャパシタの積分動作を同時に行うことを特徴とする固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、全画素が同一タイミングで撮像動作を行うことができる固体撮像装置に関するもので、特に、各画素が積分回路を備える固体撮像装置に関する。
【０００２】
【従来の技術】
従来より使用されている固体撮像装置には、光電変換素子で発生した光電荷を読み出す手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、又、ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して読み出すようになっている。
【０００３】
このＭＯＳ型の固体撮像装置において、垂直走査及び水平走査を行うことによって、各画素毎に撮像動作を行った後、各画素より出力される映像信号がシリアルに固体撮像装置より出力される。よって、各画素毎に撮像動作を行うタイミングが異なるため、刻一刻と変化する被写体を撮像する場合、各画素において同一条件で撮像することが不可能となり、結果的に、画像歪みが発生することがある。
【０００４】
そこで、従来の固体撮像装置として、積分回路を２つ備えることで全画素が同一タイミングで撮像動作を行うものが提案されている（特許文献１参照）。この従来の固体撮像装置における画素の構成を、図１０に示す。図１０の画素は、入射光に応じた電気信号を生成する光電変換回路１００と、光電変換回路１００からの電気信号を積分するキャパシタＣ１と、キャパシタＣ１で積分された電気信号をサンプリングするキャパシタＣ２と、キャパシタＣ２でサンプリングされた電気信号を電流増幅するＭＯＳトランジスタＴ４と、キャパシタＣ１，Ｃ２間の電気的な接離を行うＭＯＳトランジスタＴ５と、キャパシタＣ２をリセットするためのスイッチとして働くＭＯＳトランジスタＴ６と、ＭＯＳトランジスタＴ４からの電気信号を映像信号として出力するためのスイッチとして働くＭＯＳトランジスタＴ３とを有する。
【０００５】
図１０のような構成の画素を備えた固体撮像装置において、固体撮像装置に備えられた全画素における光電変換回路１００及びＭＯＳトランジスタＴ５が同一のタイミングで動作することで、キャパシタＣ１に同一時間に撮像動作が行われて得られた電気信号が積分された後、キャパシタＣ２にサンプリングされる。そして、ＭＯＳトランジスタＴ５をＯＦＦにした後、水平方向及び垂直方向に走査して各画素毎に、キャパシタＣ２でサンプリングされた電気信号に応じた映像信号が増幅されて出力される。
【０００６】
【特許文献１】
特開２００２−７７７３３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述のように、各画素を積分回路がスイッチを介して連続的に接続された構成とした場合、ＭＯＳトランジスタＴ５をＯＮとしたとき、キャパシタＣ１，Ｃ２が並列接続された状態となり、後段のキャパシタＣ２によって前段のキャパシタＣ１に蓄積された信号電荷が容量分割される。即ち、図１０において、キャパシタＣ１，Ｃ２の容量値が等しい場合、ＭＯＳトランジスタＴ５をＯＮしてキャパシタＣ２がサンプリング動作を行った後、ＭＯＳトランジスタＴ５をＯＦＦすると、キャパシタＣ２に残る電荷がキャパシタＣ１で積分されていた電荷の１／２となる。そのため、キャパシタＣ１での積分値を直接出力する場合と比べて、その感度が半減する。
【０００８】
このような問題を鑑みて、本発明は、全画素が同一のタイミングで撮像可能であるとともに、映像信号の出力の減衰率が小さい固体撮像装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の固体撮像装置は、入射光量に応じた量の電荷を発生する光電変換回路と、該光電変換回路からの電荷を蓄積して得られた電圧値を出力する第１積分回路と、該第１積分回路で得られた電圧値に基づいて増幅し、増幅して得た電荷を蓄積することで積分動作を行い、積分して得られた電圧値を映像信号として出力する第２積分回路と、を備えることを特徴とする。
【００１０】
この構成によると、前記第１積分回路に前記光電変換回路から出力される電荷が蓄積されることで、前記第１積分回路には、入射光量の積分値に応じた電圧値が得られる。その後、前記第１積分回路で得られた電圧値に基づいて、前記第２積分回路が増幅動作を行い、増幅して得られた電荷を蓄積することで、入射光量の積分値に応じた電圧値を映像信号として出力する。
【００１１】
このような固体撮像装置において、請求項２に記載するように、前記第１積分回路と前記第２積分回路とを電気的に接離するスイッチを備える。又、請求項３に記載するように、前記第２積分回路が、第１電極及び第２電極及び制御電極を備えるとともに、前記第１積分回路からの電圧値が制御電極に入力されるトランジスタと、該トランジスタの第２電極に一端が接続されたキャパシタとを備え、該トランジスタの第２電極とキャパシタとの接続ノードに現れる電圧値を映像信号とする。更に、請求項４に記載するように、前記第１積分回路が、前記光電変換回路から出力される電荷を蓄積するキャパシタを備える。
【００１２】
請求項１〜請求項４の固体撮像装置において、前記第１積分回路をリセットするための第１リセット回路と、前記第２積分回路の入力側をリセットするための第２リセット回路と、前記第２積分回路の出力側をリセットするための第３リセット回路とを備えるようにしても構わない。又、前記第２積分回路の入力側をリセットするための第２リセット回路と、前記第２積分回路の出力側をリセットするための第３リセット回路とを備え、前記スイッチをＯＮとすることによって、前記第２リセット回路により前記第１積分回路の出力側と前記第２積分回路の入力側を同時にリセットするようにしても構わない。
【００１３】
又、請求項５に記載の固体撮像装置は、入射光量に応じた量の電荷を発生する光電変換回路を備えた複数の画素を有する固体撮像装置において、前記画素が、前記光電変換回路からの電荷を蓄積する第１キャパシタと、該第１キャパシタと前記光電変換回路との接続ノードに一端が接続されたスイッチと、第１電極及び第２電極及び制御電極を備えるとともに、前記スイッチの他端に制御電極が接続されたトランジスタと、該トランジスタの第２電極に一端が接続された第２キャパシタと、を有し、前記画素全てに対して、前記第１キャパシタの積分動作を同時に行った後、前記スイッチを同時にＯＮとして、前記第２キャパシタの積分動作を同時に行うことを特徴とする。
【００１４】
請求項５の固体撮像装置において、前記第１キャパシタの一端と接続して該第１キャパシタをリセットする第１リセットスイッチと、前記トランジスタの制御電極に接続された第２リセットスイッチと、前記第２キャパシタの一端と接続して該第２キャパシタをリセットする第３リセットスイッチとを備えるようにしても構わない。又、前記トランジスタの制御電極に接続された第２リセットスイッチと、前記第２キャパシタの一端と接続して該第２キャパシタをリセットする第３リセットスイッチとを備え、前記スイッチと前記第２リセットスイッチとをＯＮとすることによって、前記第１キャパシタと前記トランジスタの制御電極とを同時にリセットするようにしても構わない。
【００１５】
上述の各固体撮像装置において、前記第２積分回路から出力される電圧値を増幅して映像信号を出力する出力回路を備えるようにしても構わない。又、前記光電変換回路が入射光量に対して自然対数的に変化する電気信号を出力するようにしても構わない。又、前記光電変換回路が、入射光量に対して線形的に変化する電気信号を出力する線形変換動作と入射光量に対して自然対数的に変化する電気信号を出力する対数変換動作とを切換可能としても構わない。このとき、前記光電変換回路は、所定の入射光量に達するまで前記線形変換動作を行い、当該所定の入射光量を超えたとき前記対数変換動作に切り替わる。
【００１６】
【発明の実施の形態】
本発明の実施形態について、以下に、図面を参照して説明する。
【００１７】
＜固体撮像装置の構成の概略＞
まず、以下の各実施形態で共通となる固体撮像装置の構成について、図１を参照して説明する。図１は、固体撮像装置の構成を示すブロック図である。
【００１８】
図１において、Ｇ１１〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。１は垂直走査回路であり、各画素に信号φＶを与える行（ライン）３−１，３−２，・・・，３−ｎを順次走査する。２は水平走査回路であり、画素から出力信号線４−１，４−２，・・・，４−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン３−１〜３−ｎや出力信号線４−１〜４−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略する。
【００１９】
出力信号線４−１，４−２，・・・，４−ｍごとにＰチャネルのＭＯＳトランジスタＱ１，Ｑ２が図示の如く１組ずつ設けられている。出力信号線４−１を例にとって説明すると、ＭＯＳトランジスタＱ１のゲートは直流電圧線６に接続され、ドレインは出力信号線４−１に接続され、ソースは直流電圧ＶＰＳ’のライン７に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線４−１に接続され、ソースは最終的な信号線８に接続され、ゲートは水平走査回路２に接続されている。
【００２０】
画素Ｇ１１〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するＰチャネルのＭＯＳトランジスタＴ４と、出力信号線４−１〜４−ｍとの電気的な接離を行うスイッチとして働くＰチャネルのＭＯＳトランジスタＴ３とが設けられている。このＭＯＳトランジスタＴ３，Ｔ４，Ｑ１，Ｑ２との関係が、図２のように表される。このとき、ＭＯＳトランジスタＱ１のゲートには直流電圧ＤＣが常時印加されるため、ＭＯＳトランジスタＱ１は抵抗又は定電流源と等価となる。よって、ＭＯＳトランジスタＴ４，Ｑ１によって、ソースフォロワ型の増幅回路が構成される。この場合、ＭＯＳトランジスタＴ４から増幅出力されるのは電流であると考えてよい。又、ＭＯＳトランジスタＴ３は行の選択を行うスイッチとして動作し、ＭＯＳトランジスタＱ２は列の選択を行うスイッチとして動作する。
【００２１】
このように構成することにより信号を大きく出力することができる。よって、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が容易になる。又、増幅回路の負荷抵抗部分を構成するＭＯＳトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線４−１〜４−ｍ毎に設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を小さくできる。
【００２２】
＜第１の実施形態＞
図１に示した画素構成の各画素に適用される第１の実施形態について、図面を参照して説明する。図３は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。
【００２３】
図３において、ｐｎフォトダイオードＰＤが感光素子として働く。そのフォトダイオードＰＤのアノードが、ＭＯＳトランジスタＴ７のドレインと接続され、ＭＯＳトランジスタＴ７のソースが、ＭＯＳトランジスタＴ１のゲート及びドレイン、ＭＯＳトランジスタＴ２のゲートに接続されている。ＭＯＳトランジスタＴ２のソースに、一端に信号φＶＤａが与えられるキャパシタＣ１の他端が接続される。キャパシタＣ１とＭＯＳトランジスタＴ２のソースとの接続ノードに、ＭＯＳトランジスタＴ５のドレイン及びＭＯＳトランジスタＴ８のドレインが接続される。
【００２４】
又、ＭＯＳトランジスタＴ５のソースは、ＭＯＳトランジスタＴ９のドレインとＭＯＳトランジスタＴ１０のゲートが接続され、ＭＯＳトランジスタＴ１０のソースに、一端に信号φＶＤｂが与えられるキャパシタＣ２の他端が接続される。キャパシタＣ２とＭＯＳトランジスタＴ１０のソースとの接続ノードに、ＭＯＳトランジスタＴ４のゲート及びＭＯＳトランジスタＴ６のドレインが接続される。
【００２５】
このＭＯＳトランジスタＴ４のソースにＭＯＳトランジスタＴ３のドレインが接続され、ＭＯＳトランジスタＴ３のソースは出力信号線４（この出力信号線４は図１の４−１，４−２，・・・，４−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ１〜Ｔ１０は、それぞれ、ＰチャネルのＭＯＳトランジスタである。
【００２６】
又、フォトダイオードＰＤのカソード及びＭＯＳトランジスタＴ２，Ｔ４，Ｔ１０のドレインには直流電圧ＶＰＤが印加され、ＭＯＳトランジスタＴ６，Ｔ８，Ｔ９のソースには直流電圧ＶＲＳが印加される。一方、ＭＯＳトランジスタＴ１のソースには信号φＶＰＳが入力される。又、ＭＯＳトランジスタＴ３，Ｔ５，Ｔ７，Ｔ８，Ｔ９，Ｔ６のゲートに、信号φＶ、φＳＷ、φＳ、φＲＳａ、φＲＳｂ、φＲＳｃがそれぞれ入力される。このとき、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ７及びフォトダイオードＰＤによって光電変換回路１００が構成される。
【００２７】
尚、信号φＶＰＳは２値の電圧信号で、入射光量が所定値を超えたときにＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧をＶＬとし、又、この電圧よりも高くＭＯＳトランジスタＴ１を導通状態にする電圧をＶＨとする。又、信号φＶＤａ、φＶＤｂも２値の電圧信号で、キャパシタＣ１，Ｃ２が積分動作を行う際の電圧をそれぞれＶｈａ、Ｖｈｂとし、又、ＭＯＳトランジスタＴ１０，Ｔ４それぞれの動作範囲で有効にするためにオフセット電圧を与える電圧をＶｌａ，Ｖｌｂとする。
【００２８】
このような構成の画素の動作について、図４のタイムチャートを参照して以下に説明する。信号φＳをローとしてＭＯＳトランジスタＴ７をＯＮとするとともに信号φＶＰＳをＶＬとすると、フォトダイオードＰＤより入射光量に応じた光電荷がＭＯＳトランジスタＴ１に流れ込む。よって、ＭＯＳトランジスタＴ１，Ｔ２のゲートに入射光量に応じた電圧が現れ、ＭＯＳトランジスタＴ２を入射光量に応じた電流が流れる。よって、キャパシタＣ１にＭＯＳトランジスタＴ２を通じて負の電荷が流れ込み、積分動作が行われる。
【００２９】
このとき、被写体の輝度が低いと、ＭＯＳトランジスタＴ１がカットオフ状態であるために、ＭＯＳトランジスタＴ１のゲートに光電荷が蓄積され、ＭＯＳトランジスタＴ１，Ｔ２のゲートに入射光量に対して線形的に比例した電圧が現れる。そして、キャパシタＣ１とＭＯＳトランジスタＴ２との接続ノードに現れる電圧が、入射光量の積分値に線形的に比例した値となる。
【００３０】
又、被写体の輝度が高く、ＭＯＳトランジスタＴ１のゲートに蓄積された光電荷量に応じた電圧が低くなると、ＭＯＳトランジスタＴ１がサブスレッショルド領域で動作を行うため、入射光量に対して自然対数的に比例した電圧がＭＯＳトランジスタＴ１のゲートに現れる。そして、キャパシタＣ１とＭＯＳトランジスタＴ２との接続ノードに現れる電圧が、入射光量の積分値に自然対数的に比例した値となる。
【００３１】
その後、まず、信号φＲＳｂをローとしてＭＯＳトランジスタＴ９をＯＮとすることで、ＭＯＳトランジスタＴ１０のゲート電圧をリセットするとともに、信号φＲＳｃをローとしてＭＯＳトランジスタＴ６をＯＮとすることで、ＭＯＳトランジスタＴ１０のソースとキャパシタＣ２との接続ノードの電圧をリセットする。このローとなるパルス信号φＲＳｂ、φＲＳｃを与えると、信号φＶＤａをＶｈａからＶｌａとした後、ローのパルス信号φＳＷを与える。
【００３２】
信号φＳＷがローとなることで、ＭＯＳトランジスタＴ５がＯＮとなり、ＭＯＳトランジスタＴ２のソースとキャパシタＣ１との接続ノードに現れる電圧がＭＯＳトランジスタＴ１０のゲートにサンプリングされる。よって、ＭＯＳトランジスタＴ１０のソースに、ゲートにサンプリングされた電圧に応じた電流が流れるため、キャパシタＣ２にＭＯＳトランジスタＴ１０を通じて負の電荷が流れ込み、積分動作が行われる。尚、信号φＶＤａをＶｌａとしてオフセット電圧を与えることによって、ＭＯＳトランジスタＴ１０のゲートに与える電圧を、ＭＯＳトランジスタＴ１０の動作範囲で有効なものとすることができる。
【００３３】
その後、信号φＳＷをハイとした後に、信号φＶＤａをＶｈａとする。又、信号φＳＷをハイとした後、信号φＳをハイとして、ＭＯＳトランジスタＴ７をＯＦＦとして、フォトダイオードＰＤとＭＯＳトランジスタＴ１，Ｔ２との間を電気的に切断する。このとき、ＭＯＳトランジスタＴ１のソース側より正の電荷が流れ込み、ＭＯＳトランジスタＴ１のゲート及びドレイン、そしてＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷が再結合され、ある程度まで、ＭＯＳトランジスタＴ１のゲート及びドレインのポテンシャルが上がる。
【００３４】
そして、次に、信号φＶＰＳをＶＨにし、ＭＯＳトランジスタＴ１のソース電圧を高くすることで、ＭＯＳトランジスタＴ１のソース側から流入する正の電荷の量が増加し、ＭＯＳトランジスタＴ１のゲート及びドレイン、そしてＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷が速やかに再結合される。このとき、信号φＲＳａをローとして、ＭＯＳトランジスタＴ８をＯＮにして、キャパシタＣ１とＭＯＳトランジスタＴ２のゲートとの接続ノードの電圧を初期化する。
【００３５】
そして、信号φＶＰＳをＶＬとして、ＭＯＳトランジスタＴ１のポテンシャルを初期化した後、信号φＳをローとしてＭＯＳトランジスタＴ７をＯＮとし、ＭＯＳトランジスタＴ１，Ｔ２とフォトダイオードＰＤとの間を電気的に接続する。その後、再び、信号φＶＰＳをＶＨとすることによって、フォトダイオードＰＤに残留している負の電荷が再結合されて、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１，Ｔ２のポテンシャルを初期化した後、信号φＶＰＳをＶＬとする。このとき同時に、ローのパルス信号φＲＳａをＭＯＳトランジスタＴ８のゲートに与えてキャパシタＣ１を初期化するとともに、ローのパルス信号φＲＳｂをＭＯＳトランジスタＴ９のゲートに与えてＭＯＳトランジスタＴ１０のゲートを初期化する。
【００３６】
この信号φＳ、φＳＷ、φＶＰＳ、φＲＳａ〜ＲＳｃ、φＶＤａについては、固体撮像装置を構成する画素Ｇ１１〜Ｇｍｎ全てにおいて同時に動作させる。よって、同一タイミングで撮像されて得られた電気信号を映像信号としてキャパシタＣ２に蓄積させることができる。即ち、キャパシタＣ２とＭＯＳトランジスタＴ１０のソースとの接続ノードには、入射光量の積分値に線形的に又は自然対数的に比例した電圧値が現れる。
【００３７】
その後、行毎に、信号φＶＤｂをＶｌｂとした後、ローのパルス信号φＶを与えて、ＭＯＳトランジスタＴ３をＯＮとする。よって、ＭＯＳトランジスタＴ４において、キャパシタＣ２で積分された入射光量の積分値に応じた電圧に対する電流が流れて、信号線４に、積分された入射光量の積分値に応じた電圧値となる映像信号が現れる。尚、信号φＶＤｂをＶｌｂとしてオフセット電圧を与えることによって、ＭＯＳトランジスタＴ４のゲートに与える電圧を、ＭＯＳトランジスタＴ４の動作範囲で有効なものとすることができる。そして、信号φＶをハイとした後、信号φＶＤｂをＶｈｂとする。
【００３８】
このように行毎に動作して画素Ｇ１１〜Ｇｍｎ全てから映像信号が出力された後、再び、画素Ｇ１１〜Ｇｍｎ全てに対して、同一のタイミングで、信号φＳ、φＳＷ、φＶＰＳ、φＲＳａ〜φＲＳｃ、φＶＤａが上述した動作を行う。
【００３９】
このような固体撮像装置において、キャパシタＣ２における積分時間は、信号φＳＷをローとしてＭＯＳトランジスタＴ５をＯＮとしＭＯＳトランジスタＴ１０のゲートにキャパシタＣ１の電圧がサンプリングされてから、信号φＲＳｂをローとしてＭＯＳトランジスタＴ９をＯＮとしＭＯＳトランジスタＴ１０のゲートがリセットされるまでである。又、キャパシタＣ１における積分不可時間は、信号φＳＷをハイに立ち上げてＭＯＳトランジスタＴ５をＯＦＦとしキャパシタＣ１とＭＯＳトランジスタＴ１０のゲートとの接続を切断してから、信号φＲＳａを２回目にハイとしてＭＯＳトランジスタＴ８をＯＦＦとしキャパシタＣ１の２回目のリセットを終了するまでである。
【００４０】
本実施形態において、キャパシタＣ１のリセットをＭＯＳトランジスタＴ８を通じて行うとともにＭＯＳトランジスタＴ１０のゲートのリセットをＭＯＳトランジスタＴ９を通じて行うため、積分不可時間を信号φＳをローとした後にパルス信号φＲＳａを与えるタイミングによって調整することができる。
【００４１】
又、図１０と異なり、ＭＯＳトランジスタＴ５をＯＮとしたとき、キャパシタＣ１によって積分された電圧値がＭＯＳトランジスタＴ１０で増幅されてキャパシタＣ２で再び積分される。このとき、キャパシタＣ１に蓄積された電荷がＭＯＳトランジスタＴ１０のゲート容量と容量分割されるが、このゲート容量はキャパシタＣ１の容量に比べて非常に小さいので、ＭＯＳトランジスタＴ１０においてサンプリングされたときの感度の低下はほとんど起こらない。そして、キャパシタＣ２と増幅用ＭＯＳトランジスタＴ１０で構成される積分回路の増幅率が０．８倍であるため、キャパシタＣ１での積分値を直接出力する場合と比べて、その感度が０．８倍となる。よって、感度が、従来のようにキャパシタＣ１，Ｃ２が並列に接続される場合の１．６倍となる。
【００４２】
＜第２の実施形態＞
図１に示した画素構成の各画素に適用される第１の実施形態について、図面を参照して説明する。図５は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図５において、図３と同一の目的で使用する素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００４３】
図５に示すように、本実施形態では、第１の実施形態（図３）の画素より、キャパシタＣ１をリセットするためのＭＯＳトランジスタＴ８が省かれた構成となる。よって、キャパシタＣ１は、ＭＯＳトランジスタＴ５，Ｔ９がＯＮとされて、ＭＯＳトランジスタＴ１０のゲートとともにリセットされる。このような構成の画素の動作について、図６のタイムチャートを参照して以下に説明する。
【００４４】
信号φＳをローとしてＭＯＳトランジスタＴ７をＯＮとするとともに信号φＶＰＳをＶＬとすると、フォトダイオードＰＤより入射光量に応じた光電荷がＭＯＳトランジスタＴ１に流れ込み、第１の実施形態と同様、ＭＯＳトランジスタＴ１，Ｔ２のゲートに入射光量に対して線形的又は自然対数的に比例した電圧が現れる。そして、キャパシタＣ１が積分動作を行うことで、キャパシタＣ１とＭＯＳトランジスタＴ２のソースとの接続ノードに、入射光量の積分値に対して線形的又は自然対数的に比例した電圧が現れる。
【００４５】
その後、ローのパルス信号φＲＳｂ、φＲＳｃをＭＯＳトランジスタＴ９，Ｔ６のゲートに与えることで、ＭＯＳトランジスタＴ１０のゲート及びキャパシタＣ２をリセットすると、信号φＶＤａをＶｌａとした後にローのパルス信号φＳＷを与える。よって、ＭＯＳトランジスタＴ１０のゲートにキャパシタＣ１の電圧がサンプリングされる。このようにＭＯＳトランジスタＴ１０のゲートにサンプリングされると、信号φＶＤａをＶｈａとする。
【００４６】
又、信号φＳＷをハイとした後、信号φＳをハイとしてＭＯＳトランジスタＴ１，Ｔ２のポテンシャル状態のリセットを開始する。このとき、信号φＶＰＳをＶＨとして、ＭＯＳトランジスタＴ１のゲート及びドレイン、そしてＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷が再結合した後、信号φＶＰＳをＶＬとすることで、ＭＯＳトランジスタＴ１，Ｔ２のポテンシャル状態をリセットする。
【００４７】
そして、信号φＳをローとした後、再び、信号φＶＰＳをＶＨとしてフォトダイオードＰＤ及びＭＯＳトランジスタＴ１，Ｔ２のポテンシャル状態をリセットする。その後、信号φＶＰＳをＶＬとする。このとき、信号φＶＰＳをＶＨとしている期間ローとするパルス信号φＲＳｂ、φＳＷを与える。このようにすることで、ＭＯＳトランジスタＴ９，Ｔ５をＯＮとして、キャパシタＣ１をリセットするとともにＭＯＳトランジスタＴ１０のゲートをリセットする。
【００４８】
この信号φＳ、φＳＷ、φＶＰＳ、φＲＳｂ、φＲＳｃ、φＶＤａについては、第１の実施形態と同様、固体撮像装置を構成する画素Ｇ１１〜Ｇｍｎ全てにおいて同時に動作させる。このように画素Ｇ１１〜Ｇｍｎ全てで撮影された映像信号を各画素のキャパシタＣ２に転送した後に各部をリセットし、信号φＶＰＳをＶＬ、信号φＲＳｂ、φＳＷをハイとすると、行毎に、信号φＶＤｂをＶｌｂとした後、ローのパルス信号φＶを与え、キャパシタＣ２に転送された映像信号を信号線４に出力し、信号φＶＤｂをＶｈｂとする。
【００４９】
このように行毎に動作して画素Ｇ１１〜Ｇｍｎ全てから映像信号が出力された後、再び、画素Ｇ１１〜Ｇｍｎ全てに対して、同一のタイミングで、信号φＳ、φＳＷ、φＶＰＳ、φＲＳｂ、φＲＳｃ、φＶＤａが上述した動作を行う。
【００５０】
このような固体撮像装置において、キャパシタＣ２における積分時間は、信号φＳＷを１回目にローとしてＭＯＳトランジスタＴ５をＯＮとしＭＯＳトランジスタＴ１０のゲートにキャパシタＣ１の電圧がサンプリングされてから、信号φＲＳｂをローとしてＭＯＳトランジスタＴ９をＯＮとしＭＯＳトランジスタＴ１０のゲートがリセットされるまでである。又、キャパシタＣ１における積分不可時間は、信号φＳＷを１回目にハイに立ち上げてＭＯＳトランジスタＴ５をＯＦＦとしキャパシタＣ１とＭＯＳトランジスタＴ１０のゲートとの接続を切断してから、信号φＳＷ、φＲＳｂを２回目に同時にハイとしてＭＯＳトランジスタＴ５，Ｔ９をＯＦＦとしキャパシタＣ１の２回目のリセットを終了するまでである。
【００５１】
本実施形態において、第１の実施形態と異なり、キャパシタＣ１の積分不可時間がキャパシタＣ２の積分時間によって決定するため、積分不可時間の調整を行うことが困難となるが、ＭＯＳトランジスタＴ８を省いた分、回路規模を小さくすることができる。
【００５２】
尚、第１及び第２の実施形態において、光電変換回路１００がＭＯＳトランジスタＴ１，Ｔ２，Ｔ７及びフォトダイオードＰＤで構成されるものとしたが、図７に示すように、ＭＯＳトランジスタＴ１，Ｔ７を省略して、フォトダイオードＰＤのアノードがＭＯＳトランジスタＴ２のゲートに接続されるようにした線形変換動作を行う光電変換回路を用いても構わない。更に、図７以外の構成としても構わない。
【００５３】
又、第１及び第２の実施形態において、所定の輝度値で線形変換動作から対数変換動作に切り替わるように各画素をリセットするものとしたが、全輝度範囲で対数変換動作を行うようにしても構わない。更に、ＰチャネルのＭＯＳトランジスタで構成されるようにしたが、ＮチャネルのＭＯＳトランジスタで構成されるようにしても構わない。尚、このとき、第１及び第２の実施形態における画素構成はそれぞれ、図８、図９のように、各素子の極性が逆になるのみで、その接続関係は同様である。
【００５４】
【発明の効果】
本発明によると、２段目の積分回路において、１段目の積分回路からの出力を増幅して積分動作を行うため、２段目の積分回路から出力される映像信号のゲインを従来のようにキャパシタで容量分割する場合よりも大きくなる。よって、２段目の積分回路での減衰率を抑えて、積分回路による固体撮像装置の感度低下を抑制することができるとともに、従来に比べて、その感度を略１．６倍に高めることができる。
【図面の簡単な説明】
【図１】固体撮像装置の構成を示すブロック回路図。
【図２】図１の一部を示す図。
【図３】第１の実施形態における固体撮像装置内の画素の構成を示す回路図。
【図４】図３の画素の動作を示すタイミングチャート。
【図５】第２の実施形態における固体撮像装置内の画素の構成を示す回路図。
【図６】図５の画素の動作を示すタイミングチャート。
【図７】光電変換回路の他の構成例を示す回路図。
【図８】本発明の固体撮像装置内の画素の構成を示す回路図。
【図９】本発明の固体撮像装置内の画素の構成を示す回路図。
【図１０】従来の固体撮像装置内の画素の構成を示す回路図。
【符号の説明】
１　垂直走査回路
２　水平走査回路
３−１〜３−ｎ　ライン
４−１〜４−ｎ　出力信号線
５　電源ライン
Ｇ１１〜Ｇｍｎ　画素
ＰＤ　フォトダイオード
Ｔ１〜Ｔ１０，Ｑ１，Ｑ２　ＭＯＳトランジスタ
Ｃ１，Ｃ２　キャパシタ
【図１】
2004112438.tif 000003
【図２】
2004112438.tif 000004
【図３】
2004112438.tif 000005
【図４】
2004112438.tif 000006
【図５】
2004112438.tif 000007
【図６】
2004112438.tif 000008
【図７】
2004112438.tif 000009
【図８】
2004112438.tif 000010
【図９】
2004112438.tif 000011
【図１０】
2004112438.tif 000012