(57)【要約】【課題】半導体受光装置の製造時に発生する半導体結晶層中の結晶欠陥に起因する暗電流の増加を抑制する。【解決手段】埋込みメサ型構造を有するアバランシェフォトダイオードからなる受光装置は、基板１０１上に成長させた第１導電型半導体結晶層と第２導電型半導体結晶層とからなるｐｎ接合を含んで構成され、基板１０１と第１導電型半導体結晶層との間には、超格子層１０２が設けられている。超格子層１０２は、基板１０１上に複数の半導体結晶層を成長させる際、これらの半導体結晶層に基板１０１から結晶転位が伝搬するのを抑制するために形成するもので、ＩｎＧａＡｓ層とＩｎＡｌＡｓ層、あるいはＩｎＧａＡｌＡｓ層とＩｎＡｌＡｓ層などの異種接合からなる多重量子井戸構造で構成される。【選択図】    図９
2004179404.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１導電型半導体結晶層と第２導電型半導体結晶層とからなるｐｎ接合を含む複数の半導体結晶層が形成され、前記ｐｎ接合に電界を印加する電極が接続された半導体受光装置であって、
前記半導体基板と前記複数の半導体結晶層との間には、前記複数の半導体結晶層への結晶転位の伝播を抑制するための超格子層が設けられていることを特徴とする半導体受光装置。
【請求項２】
前記半導体基板の裏面側から信号光が入射される構造を有し、前記超格子層の吸収端波長は、前記信号光の波長よりも短いことを特徴とする請求項１記載の半導体受光装置。
【請求項３】
前記超格子層は、ＩｎＧａＡｓ層とＩｎＡｌＡｓ層からなる多重量子井戸構造、またはＩｎＧａＡｌＡｓ層とＩｎＡｌＡｓ層からなる多重量子井戸構造を有することを特徴とする請求項１または２記載の半導体受光装置。
【請求項４】
前記半導体基板上には、光吸収層を含む複数の半導体結晶層からなる第１メサが形成され、前記第１メサの周囲には、前記第１メサを取り囲む半導体結晶層からなる埋込み層を含む第２メサが形成されていることを特徴とする請求項１、２または３記載の半導体受光装置。
【請求項５】
（ａ）半導体基板上に第１導電型半導体結晶層を成長させ、前記第１導電型半導体結晶層の上部に、前記第１導電型と反対導電型の第２導電型半導体結晶層を成長させる工程と、
（ｂ）前記第２導電型半導体結晶層の上部に所定形状の第１マスクを形成し、前記第１マスクで覆われていない領域の前記第２導電型半導体結晶層を、前記第１導電型半導体結晶層との界面に達しない程度の深さにエッチングすることによって第１メサを形成する工程と、
（ｃ）前記第１メサの周囲に半導体結晶からなる埋込み層を成長させる工程と、
（ｄ）前記第１メサとその周囲の前記埋込み層のそれぞれの上部に第２マスクを形成し、前記第２マスクで覆われていない領域の前記埋込み層およびその下部の前記第２導電型半導体結晶層を、少なくとも前記第１導電型半導体結晶層との界面に達する程度の深さまでエッチングすることによって、前記第１メサの周囲に前記埋込み層を含む第２メサ形成する工程とを有するアバランシェ増倍機能付き半導体受光装置の製造方法であって、
前記半導体基板上に前記第１導電型半導体結晶層を成長させる工程に先立って、前記半導体結晶層への結晶転位の伝播を抑制するための超格子層を成長させる工程をさらに含むことを特徴とするアバランシェ増倍機能付き半導体受光装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体を用いた半導体受光装置およびその製造技術に関し、特に、埋込みメサ構造を有する半導体受光装置の信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体受光装置の一種として、化合物半導体結晶からなる基板上に成長させた光吸収層を含む複数の半導体結晶層をパターニングしてメサを形成し、このメサの周囲に適当な組成およびキャリア濃度の半導体結晶層を埋込み成長させた構造（以下、埋込みメサ型、または埋込みメサ構造と称する）が知られている。
【０００３】
上記埋込みメサ構造を有する半導体受光装置の代表的なものとして、例えば特許文献１に記載されているような光吸収増倍分離型アバランシェフォトダイオード（Ａｖａｌａｎｃｈｅ  Ｐｈｏｔｏ  Ｄｉｏｄｅ；ＡＰＤ）が公知である。
【０００４】
上記アバランシェフォトダイオード（ＡＰＤ）は、例えばｎ型のＩｎＰ結晶からなる基板上にｎ型バッファ層、ｎ型増倍層、ｐ型電界調整層、ｐ型光吸収層、ｐ型キャップ層およびｐ型コンタクト層を順次成長させた後、ｐ型半導体結晶層（コンタクト層、キャップ層、光吸収層、電界調整層の一部）をエッチング除去することにより、ｐｎ接合を含まない第１のメサを形成し、続いて、この第１メサの周囲に上記光吸収層よりも大きなバンドギャップを有する半導体結晶層を埋込み成長させた後、この半導体層を含む前記半導体結晶層を基板に達するまでエッチング除去することにより、第１メサの周囲の基板上にｐｎ接合を含む第２のメサを形成したものである。
【０００５】
【特許文献１】
特開２００１−１７７１４３号公報
【０００６】
【発明が解決しようとする課題】
上記アバランシェフォトダイオード（ＡＰＤ）の製造工程では、分子線エピタキシャル成長（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ；ＭＢＥ）法を用いることによって、基板上にｐｎ接合を含む複数の半導体結晶層を成長させている。
【０００７】
ところが、分子線エピタキシャル成長（ＭＢＥ）法を用いて基板上に半導体結晶層を成長させた場合、基板に元々存在する結晶転位や、エピタキシャル成長時に基板と半導体結晶層との界面に発生する結晶転位が上層の半導体結晶層に伝搬する結果、第１メサの周囲に埋込み層を形成した際、埋込み層の内部や、埋込み層と第１メサとの界面に結晶欠陥が発生することがある。
【０００８】
埋込み層の内部や、埋込み層と第１メサとの界面に上記のような結晶欠陥が発生すると、この結晶欠陥が電流のリークパスとなって暗電流が増加するために、アバランシェフォトダイオードの信頼性や製造歩留まりが低下してしまう。
【０００９】
本発明の目的は、埋込みメサ構造を有する半導体受光装置の半導体結晶層に生じる結晶欠陥を抑制することにより、半導体受光装置の信頼性、製造歩留まりを向上させることのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本願の一発明は、半導体基板上に第１導電型半導体結晶層と第２導電型半導体結晶層とからなるｐｎ接合を含む複数の半導体結晶層が形成され、前記ｐｎ接合に電界を印加する電極が接続され、前記半導体基板と前記複数の半導体結晶層との間には、前記複数の半導体結晶層への結晶転位の伝播を抑制するための超格子層が設けられている半導体受光装置である。
【００１３】
前記超格子層としては、ＩｎＧａＡｓ層とＩｎＡｌＡｓ層、またはＩｎＧａＡｌＡｓ層とＩｎＡｌＡｓ層からなる多重量子井戸構造が例示される。
【００１４】
また、前記半導体受光装置が半導体基板の裏面側から信号光を受光する構造を有する場合には、前記超格子層の吸収端波長を前記信号光の波長よりも短くする。すなわち、例えば１．５５μｍ帯用受光装置の場合は、前記超格子層の吸収端波長を１．４μｍ以下とし、１．３μｍ帯用受光装置の場合、前記超格子層の吸収端波長を１．２μｍ以下とする。
【００１５】
上記した手段によれば、半導体基板とその上部に形成した半導体結晶層との間に超格子層を介在させることにより、半導体基板から半導体結晶層への結晶転位の伝播が抑制されるので、半導体結晶層に発生する結晶欠陥密度を低減することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
本実施の形態は、埋込みメサ構造を有するアバランシェフォトダイオード（ＡＰＤ）のうち、基板の裏面側から光を入射させる裏面入射型アバランシェフォトダイオードに適用したものであり、以下、図１から図９を用いてその製造方法を工程順に説明する。
【００１８】
まず、図１に示すように、ｎ型ＩｎＰ結晶からなる基板（不純物濃度：１×１０１８／ｃｍ３）１０１を用意し、この基板１０１上に分子線エピタキシャル成長（ＭＢＥ）法を用いて超格子層１０２を成長させる。
【００１９】
上記超格子層１０２は、次の工程で基板１０１上に複数の半導体結晶層を成長させる際、これらの半導体結晶層に基板１０１から結晶転位が伝搬するのを抑制するために形成するもので、例えばＩｎＧａＡｓ層とＩｎＡｌＡｓ層、あるいはＩｎＧａＡｌＡｓ層とＩｎＡｌＡｓ層などの異種接合からなる多重量子井戸（Ｍｕｌｔｉｐｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ；ＭＱＷ）構造で構成される。
【００２０】
基板１０１の裏面側から光を入射させる裏面入射型受光装置の場合は、基板１０１を通過して光吸収層に達する信号光が途中の超格子層１０２によって吸収、減衰されるのを防ぐ必要があるので、上記超格子層１０２は、その吸収端波長が信号光の波長よりも短くなるように設定する。具体的には、１．５５μｍ帯用受光装置の場合には、超格子層１０２の吸収端波長を１．４μｍ以下に設定し、１．３μｍ帯用受光装置の場合には、１．２μｍ以下に設定することが好ましい。
【００２１】
超格子層１０２の吸収端波長は、超格子層１０２を構成する材料の組成および膜厚によって制御することが可能であり、本実施の形態では、不純物濃度がそれぞれ１×１０１８／ｃｍ３のｎ型ＩｎＡｌＡｓ層（膜厚：１０ｎｍ）、ｎ型ＩｎＧａＡｓ層（膜厚：５ｎｍ）、ｎ型ＩｎＡｌＡｓ層（膜厚：１０ｎｍ）、ｎ型ＩｎＧａＡｓ層（膜厚：５ｎｍ）およびｎ型ＩｎＡｌＡｓ層（膜厚：１０ｎｍ）をこの順にエピタキシャル成長させることによって、吸収端波長を約１．３μｍに設定した。
【００２２】
次に、図２に示すように、超格子層１０２の上部に分子線エピタキシャル成長法を用いてｎ型ＩｎＡｌＡｓ結晶からなるバッファ層（不純物濃度：２×１０１８／ｃｍ３、膜厚：０．７μｍ）１０３、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層（不純物濃度：５×１０１４／ｃｍ３、膜厚：０．２μｍ）１０４、ｐ型ＩｎＡｌＡｓ結晶、ｐ型ＩｎＧａＡｓ結晶、ｐ型ＩｎＡｌＡｓ結晶の３層からなる電界調整層（不純物濃度：１×１０１８／ｃｍ３、膜厚：各０．０２μｍ）１０５、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層（不純物濃度：１×１０１５／ｃｍ３、膜厚：１．２μｍ）１０６、ｐ型ＩｎＡｌＧａＡｓ結晶からなるキャップ層（不純物濃度：５×１０１７／ｃｍ３、膜厚：１．０μｍ）１０７およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト層（不純物濃度：５×１０１９／ｃｍ３、膜厚：０．１μｍ）１０８をこの順に連続成長させる。
【００２３】
次に、図３に示すように、コンタクト層１０８の上部に酸化シリコンからなるハードマスク１０９を形成する。ハードマスク１０９は、コンタクト層１０８の上部にＣＶＤ法で酸化シリコン膜を堆積し、続いて、この酸化シリコン膜をフォトリソグラフィ技術でパターニングすることによって形成する。図示はしないが、ハードマスク１０９は、円形の平面パターンを有しており、その直径は３０μｍである。
【００２４】
次に、図４に示すように、上記ハードマスク１０９をマスクにしてコンタクト層１０８、キャップ層１０７、光吸収層１０６および電界調整層１０５をリン酸系のエッチング液でエッチングする。このとき、ｐｎ接合面（電界調整層１０５とその下層の増倍層１０４との界面）が露出しないようにするために、電界調整層１０５の途中でエッチングを停止する。ここまでの工程により、基板１０１上に直径２６μｍの第１メサ１１０が形成される。
【００２５】
次に、図５に示すように、有機金属気相エピタキシャル（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＶａｐｏｒＰｈａｓｅ  Ｅｐｉｔａｘｙ；ＭＯＶＰＥ）法を用いて第１メサ１１０の周囲の基板１０１上にｐ型ＩｎＰ結晶からなる埋込み層（不純物濃度：１×１０１５／ｃｍ３、膜厚：１．７μｍ）１１１を成長させる。
【００２６】
次に、ハードマスク１０９をエッチングで除去した後、図６に示すように、コンタクト層１０８および埋込み層１１１の上部に第１メサ１１０よりも径の大きい、直径４０μｍ程度の円形の平面パターンを有するフォトレジスト膜１１２を形成し、このフォトレジスト膜１１２をマスクにして埋込み層１１１、電界調整層１０５、増倍層１０４、バッファ層１０３、超格子層１０２および基板１０１の表面をＢｒ（臭素）系のエッチング液でエッチングする。
【００２７】
ここまでの工程により、第１メサ１１０の周囲の基板１０１上に第２メサ１１３が形成される。第２メサ１１３は、第１メサ１１０に対して同心円状の平面パターンを有しており、その側壁の一部には、ｐｎ接合面（電界調整層１０５とその下層の増倍層１０４との界面）が露出する。
【００２８】
次に、フォトレジスト膜１１２を除去した後、図７に示すように、基板１０１の表面全体を絶縁性の保護膜１１４で被覆する。保護膜１１４は、例えば基板１０１上にＣＶＤ法で膜厚０．３μｍの酸化シリコン膜と膜厚０．２μｍの窒化シリコン膜とを堆積することによって形成する。
【００２９】
次に、図８に示すように、保護膜１１４をフォトリソグラフィ技術で加工することによって、コンタクト層１０８および基板１０１のそれぞれの一部を露出させた後、コンタクト層１０８に接続される電極１１５および基板１０１に接続される電極１１６を形成する。電極１１５、１１６は、基板１０１上に蒸着法で堆積した膜厚０．５μｍのＴｉ膜／Ｐｔ膜／Ａｕ膜をフォトリソグラフィ技術でパターニングすることによって形成する。
【００３０】
次に、図９に示すように、基板１０１の裏面側に反射防止膜１１７を形成する。反射防止膜１１７は、例えば基板１０１の裏面にＣＶＤ法で膜厚０．１２μｍの窒化シリコン膜を堆積し、続いてこの窒化シリコン膜をフォトリソグラフィ技術でパターニングすることによって形成する。
【００３１】
その後、配線基板（図示せず）の電極上にＡｕ／Ｓｎ半田を介して上記電極１１５、１１６をボンディングすることにより、受光素子が完成する。
【００３２】
配線基板の電極を通じて上記受光素子に逆バイアスを印加したところ、降伏電圧は３０Ｖであり、暗電流は２７Ｖで１０ｎＡと良好であった。また、波長１．５５μｍ、１μＷの光を照射した時の電流（光電流）は、７〜１３Ｖにおいて０．９μＡと一定であり、増倍率（Ｍ）＝１の特性を示した。また、１３Ｖ以上でアバランシェ増倍による電流増加が起き、最大の増倍率（Ｍ）は９０であった。
【００３３】
また、増倍率（Ｍ）が２．５〜１０の範囲において、応答出力３ｄＢ減少の遮断周波数（ｆ３ｄＢ）は１０ＧＨｚ以上であり、増倍率（Ｍ）と遮断周波数の積（ＧＢ積）は１００〜１２０であった。さらに、高温逆バイアス通電試験（２００℃、１００μＡ一定）の１０００時間前後で、降伏電圧、暗電流、増倍率とも変化がなく、良好であった。
【００３４】
比較のために、超格子層１０２を形成しない他は、上記受光素子と同一の構造を有する受光素子を作製してその特性を評価した。その結果、暗電流は２７Ｖで５０〜５００ｎＡと大きく、かつ同一ウエハ面内でチップ毎のばらつきが大きかった。なお、降伏電圧、受光感度、増倍率など他の特性は、同一であった。また、高温逆バイアス通電試験では、２００時間経過以降に、一部の受光素子で降伏電圧の低下および暗電流の増加が発生し始めた。
【００３５】
上記の結果から、基板１０１上に超格子層１０２を設けることにより、暗電流が小さく、信頼性の高い受光素子を高い歩留まりで製造できることが分かった。
【００３６】
なお、超格子層１０２として、上記した構造の他、例えばＩｎＡｌＡｓ層（膜厚：１０ｎｍ）、ＩｎＡｌＧａＡｓ層（λｇ＝１．３μｍ、膜厚：５〜１０ｎｍ）およびＩｎＡｌＡｓ（膜厚：１０ｎｍ）の３層構造からなる超格子層や、ＩｎＡｌＡｓ層（膜厚：１０ｎｍ）、ＩｎＧａＡｓ層（膜厚：５ｎｍ）およびＩｎＡｌＡｓ層（膜厚：１０ｎｍ）の３層構造からなる超格子層を用いた場合においても、同様の効果が得られた。
【００３７】
図１０は、本実施の形態のアバランシェフォトダイオードを使用した受信器のブロック図である。
【００３８】
受信器８９は、アバランシェフォトダイオード８１とプリアンプ８２とで構成されたフロントエンドモジュール８３と、その後段に設けられたＡＣＧアンプ８４、位相制御ル−プ８５、分離回路８６、クロック発生器８７および調整回路８８からなる。
【００３９】
上記受信器８９のアバランシェフォトダイオード８１に光ファイバから光信号８０を入れて電気信号９０を取り出し、最小受信感度を測定した。最小受信感度の製造ばらつきは、−２７±０．５ｄＢｍ（ビットエラーレート＝１×１０−１２）であった。また、通電試験の結果、受信器８９の信頼性は２０年以上を確保していることが分かった。
【００４０】
（実施の形態２）
受光装置として埋込メサ型、表面入射型のアバランシェフォトダイオード（ＡＰＤ）を作成した。
【００４１】
まず、図１１に示すように、ｎ型ＩｎＰ結晶からなる基板（不純物濃度：１×１０１８／ｃｍ３）２０１を用意し、この基板２０１上に分子線エピタキシャル成長（ＭＢＥ）法を用いて超格子層２０２を成長させる。
【００４２】
上記超格子層２０２は、次の工程で基板２０１上に複数の半導体結晶層を成長させる際、これらの半導体結晶層に基板２０１から結晶転位が伝搬するのを抑制するために形成するもので、本実施の形態では、不純物濃度がそれぞれ１×１０１８／ｃｍ３のｎ型ＩｎＡｌＡｓ層（膜厚：１０ｎｍ）、ｎ型ＩｎＧａＡｓ層（膜厚：５ｎｍ）、ｎ型ＩｎＡｌＡｓ層（膜厚：１０ｎｍ）、ｎ型ＩｎＧａＡｓ層（膜厚：５ｎｍ）およびｎ型ＩｎＡｌＡｓ層（膜厚：１０ｎｍ）をこの順にエピタキシャル成長させた。
【００４３】
なお、基板２０１の表面側から光を入射させる表面入射型受光装置の場合は、超格子層２０２による信号光の吸収、減衰が素子の特性に及ぼす影響を無視できるので、前記実施の形態１の受光素子のように、超格子層２０２の吸収端波長については考慮する必要がない。すなわち、本実施の形態の受光素子は、前記実施の形態１の受光素子に比べて、超格子層２０２を構成する材料や膜厚の選択自由度が高い。
【００４４】
次に、図１２に示すように、超格子層２０２の上部に分子線エピタキシャル成長法を用いてｎ型ＩｎＡｌＡｓ結晶からなるバッファ層（不純物濃度：２×１０１８／ｃｍ３、膜厚：０．７μｍ）２０３、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層（不純物濃度：５×１０１４／ｃｍ３、膜厚：０．２μｍ）２０４、ｐ型ＩｎＡｌＡｓ結晶、ｐ型ＩｎＧａＡｓ結晶、ｐ型ＩｎＡｌＡｓ結晶の３層からなる電界調整層（不純物濃度：１×１０１８／ｃｍ３、膜厚：各０．０２μｍ）２０５、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層（不純物濃度：１×１０１５／ｃｍ３、膜厚：１．４μｍ）２０６、ｐ型ＩｎＡｌＧａＡｓ結晶からなるキャップ層（不純物濃度：５×１０１７／ｃｍ３、膜厚：１．０μｍ）２０７およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト層（不純物濃度：５×１０１９／ｃｍ３、膜厚：０．１μｍ）２０８をこの順に連続成長させる。
【００４５】
次に、図１３に示すように、コンタクト層２０８の上部に、円形の平面パターンを有する直径５５μｍの酸化シリコンからなるハードマスク２０９を形成した後、このハードマスク２０９をマスクにしてコンタクト層２０８、キャップ層２０７、光吸収層２０６および電界調整層２０５をリン酸系のエッチング液でエッチングすることにより、基板２０１上に直径５０μｍの第１メサ２１０を形成する。
【００４６】
次に、図１４に示すように、有機金属気相エピタキシャル（ＭＯＶＰＥ）法を用いて第１メサ１１０の周囲の基板１０１上にｐ型ＩｎＰ結晶からなる埋込み層（不純物濃度：１×１０１５／ｃｍ３、膜厚：１．７μｍ）２１１を成長させる。
【００４７】
次に、ハードマスク２０９をエッチングで除去した後、図１５に示すように、コンタクト層２０８および埋込み層２１１の上部に第１メサ２１０よりも径の大きい、直径６５μｍ程度の円形の平面パターンを有するフォトレジスト膜２１２を形成し、このフォトレジスト膜２１２をマスクにして埋込み層２１１、電界調整層２０５、増倍層２０４、バッファ層２０３、超格子層２０２および基板２０１の表面をＢｒ（臭素）系のエッチング液でエッチングすることにより、第１メサ２１０の周囲の基板２０１上に、第１メサ２１０に対して同心円状の平面パターンを有する第２メサ２１３を形成する。
【００４８】
次に、フォトレジスト膜２１２を除去した後、図１６に示すように、基板２０１の表面全体を、膜厚０．３μｍの酸化シリコン膜と膜厚０．２μｍの窒化シリコン膜とからなる保護膜２１４で被覆し、続いて、保護膜１１４をフォトリソグラフィ技術で加工することにより、コンタクト層２０８の上面の一部を露出させる。図示はしないが、コンタクト層２０８の露出部分は、円形の平面パターンを有している。
【００４９】
次に、図１７に示すように、基板２０１上にＣＶＤ法で堆積した膜厚０．１２μｍの窒化シリコン膜をフォトリソグラフィ技術でパターニングしてコンタクト層２０８の上面に反射防止膜２１７を形成することにより、基板２０１の表面側に受光部を形成する。
【００５０】
次に、図１８に示すように、基板２０１上に蒸着法で堆積した膜厚０．５μｍのＴｉ膜／Ｐｔ膜／Ａｕ膜をフォトリソグラフィ技術でパターニングすることによって、コンタクト層２０８に接続される電極２１５を形成する。また、基板２０１の裏面に蒸着法で膜厚０．５μｍのＴｉ膜／Ｐｔ膜／Ａｕ膜を堆積することによって、基板２０１に接続される電極２１６を形成する。図示は省略するが、コンタクト層２０８に接続される電極２１５は、受光部の周囲のリング状部分と、基板２０１上の円形のパッド部分（直径６０μｍ）と、両者を接続する部分（幅３０μｍ）とで構成される。
【００５１】
その後、配線基板（図示せず）の電極上にＡｕ／Ｓｎ半田を介して上記電極２１５、２１６をボンディングすることにより、受光素子が完成する。
【００５２】
配線基板の電極を通じて上記受光素子に逆バイアスを印加したところ、降伏電圧は３０Ｖであり、暗電流は２７Ｖで１０ｎＡと良好であった。また、波長１．５５μｍ、１μＷの光を照射した時の電流（光電流）は、７〜１３Ｖにおいて０．９μＡと一定であり、増倍率（Ｍ）＝１の特性を示した。また、１３Ｖ以上でアバランシェ増倍による電流増加が起き、最大の増倍率（Ｍ）は９０であった。
【００５３】
また、増倍率（Ｍ）が２．５〜１０の範囲において、応答出力３ｄＢ減少の遮断周波数（ｆ３ｄＢ）は３ＧＨｚ以上であり、増倍率（Ｍ）と遮断周波数の積（ＧＢ積）は約５０であった。さらに、高温逆バイアス通電試験（２００℃、１００μＡ一定）の１０００時間前後で、降伏電圧、暗電流、増倍率とも変化がなく、良好であった。
【００５４】
上記の結果から、基板２０１の表面側から光を入射させる表面入射型受光装置においても、基板２０１上に超格子層２０２を設けることにより、暗電流が小さく、信頼性の高い受光素子を高い歩留まりで製造できることが分かった。
【００５５】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５６】
前記実施の形態では、基板材料としてＩｎＰ結晶を例示し、超格子層材料としてＩｎＧａＡｓ層とＩｎＡｌＡｓ層、あるいはＩｎＧａＡｌＡｓ層とＩｎＡｌＡｓ層を例示したが、他の半導体結晶系を用いた受光装置にも適用可能である。また、基板上に成長させる超格子層は、一層だけに限らず、複数層であってもよい。さらに、基板やその上部に成長させる半導体結晶層の導電型は、前記実施の形態と逆であってもよい。
【００５７】
前記実施の形態では、基板の表面側または裏面側から光を入射させる受光装置を例示したが、他の方向（例えば横方向）から光を入射させる受光装置に適用することもできる。
【００５８】
前記実施の形態では、アバランシェフォトダイオードに適用した場合について説明したが、ｐｉｎフォトダイオードに適用することもできる。
【００５９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００６０】
半導体基板とその上部に形成した半導体結晶層との間に超格子層を介在させることにより、半導体基板から半導体結晶層への結晶転位の伝播が抑制されるので、半導体結晶層に発生する結晶欠陥密度を低減することができる。
【００６１】
これにより、暗電流が低減されるので、受光装置の信頼性、製造歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図２】本発明の一実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図３】本発明の一実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図４】本発明の一実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図５】本発明の一実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図６】本発明の一実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図７】本発明の一実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図８】本発明の一実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図９】本発明の一実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図１０】本発明の一実施の形態である受光装置を使用した受信器のブロック図である。
【図１１】本発明の他の実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図１２】本発明の他の実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図１３】本発明の他の実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図１４】本発明の他の実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図１５】本発明の他の実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図１６】本発明の他の実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図１７】本発明の他の実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【図１８】本発明の他の実施の形態である半導体受光装置の製造方法を示す基板の要部断面図である。
【符号の説明】
８０  光信号
８１  アバランシェフォトダイオード
８２  プリアンプ
８３  フロントエンドモジュール
８４  ＡＣＧアンプ
８５  位相制御ル−プ
８６  分離回路
８７  クロック発生器
８８  調整回路
８９  受信器
９０  電流信号
１０１、２０１  基板
１０２、２０２  超格子層
１０３、２０３  バッファ層
１０４、２０４  増倍層
１０５、２０５  電界調整層
１０６、２０６  光吸収層
１０７、２０７  キャップ層
１０８、２０８  コンタクト層
１０９、２０９  ハードマスク
１１０、２１０  第１メサ
１１１、２１１  埋込み層
１１２、２１２  フォトレジスト膜
１１３、２１３  第２メサ
１１４、２１４  保護膜
１１５、１１６、２１５、２１６  電極
１１７、２１７  反射防止膜
【図１】
2004179404.tif 000003
【図２】
2004179404.tif 000004
【図３】
2004179404.tif 000005
【図４】
2004179404.tif 000006
【図５】
2004179404.tif 000007
【図６】
2004179404.tif 000008
【図７】
2004179404.tif 000009
【図８】
2004179404.tif 000010
【図９】
2004179404.tif 000011
【図１０】
2004179404.tif 000012
【図１１】
2004179404.tif 000013
【図１２】
2004179404.tif 000014
【図１３】
2004179404.tif 000015
【図１４】
2004179404.tif 000016
【図１５】
2004179404.tif 000017
【図１６】
2004179404.tif 000018
【図１７】
2004179404.tif 000019
【図１８】
2004179404.tif 000020