(57)【要約】【課題】本発明は補間装置に関するもので、複数の特性をもつ補間処理を適応的に制御し補間を行うことにより、画像の輪郭におけるリンギング、オーバーシュート等の画質劣化の少ない補間処理を実現する。【解決手段】補間位置の両側に直線に並んだ複数の原画素の内、補間位置に対して一方の側の複数画素間の相関を検出する第１の相関検出回路１４と、他方の側の複数画素間の相関を検出する第２の相関検出回路１５と、これらの相関検出回路の出力により制御され、前記複数の原画素に係数を乗算および加算することにより補間値を算出する適応補間回路１６から構成される。【選択図】  図１
2004153761.tif 000002
【特許請求の範囲】
【請求項１】
補間位置の両側に直線に並んだ複数の原画素の内、補間位置に対して一方の側の複数画素間の相関を検出する第１の相関検出回路と、他方の側の複数画素間の相関を検出する第２の相関検出回路と、前記複数の原画素に係数を乗算および加算することにより補間値を算出する適応補間回路からなり、前記適応補間回路が前記第１の相関検出回路と第２の相関検出回路の出力により制御されることを特徴とする補間装置。
【請求項２】
適応補間回路は、複数の原画素に係数を乗算する乗算器と、前記乗算器の出力を加算する加算器と、第１の相関検出回路と第２の相関検出回路の出力に従い係数を出力する第１の係数回路を備え、前記第１の係数回路で発生された補間係数が前記乗算器に乗算されることを特徴とする請求項１記載の補間装置。
【請求項３】
適応補間回路は、原画素の内、異なる画素を入力とする複数の補間回路と、前記補間回路のそれぞれの出力を制御する制御回路を備えることを特徴とする請求項１記載の補間装置。
【請求項４】
適応補間回路は、補間位置の両側に直線に並んだ複数の原画素の内、前記補間位置に対して一方の側の複数画素から補間する第１の補間回路と、他方の側の複数画素から補間する第２の補間回路と、前記第１の補間回路および前記第２の補間回路の出力を制御する第１の制御回路および第２の制御回路と、前記第１の制御回路および前記第２の制御回路の出力を加算する第１の加算器とからなることを特徴とする請求項１記載の補間装置。
【請求項５】
適応補間回路が、補間位置の両側に直線に並んだ複数の原画素の内、補間位置の両側の２画素に係数を乗算し直線補間する第３の補間回路と、補間位置の両側に直線に並んだ複数の前記原画素の内、補間位置に対して一方の側の複数画素から補間する第４の補間回路と、他方の側の複数画素から補間する第５の補間回路と、前記第４の補間回路および第５の補間回路の出力を制御する第３の制御回路および第４の制御回路と、前記第３の制御回路および第４の制御回路の出力を加算する第２の加算器と、前記第３の補間回路の出力と前記第２の加算器の出力とを加算する第３の加算器からなることを特徴とする請求項１記載の補間装置。
【請求項６】
適応補間回路が、補間位置の両側に直線に並んだ複数の前記原画素の内、補間位置の両側の２画素に係数を乗算し直線補間する第３の補間回路と、前記原画素に係数を乗算し、前記第１の補間回路で得られた残りの成分を出力する第６の補間回路と、前記第６の補間回路の出力を制御する第５の制御回路と、前記第３の補間回路の出力と前記第５の制御回路の出力とを加算する第４の加算器からなることを特徴とする請求項１記載の補間装置。
【請求項７】
第１の相関検出回路および前記第２の相関検出回路が、入力された複数画素から高域成分を抽出するＨＰＦからなることを特徴とする請求項１記載の補間装置。
【請求項８】
第１の相関検出回路および前記第２の相関検出回路が、入力された複数画素の最大値を求める最大値検出回路と、最小値を求める最小値検出回路と、最大値と最小値の差を検出する差分回路を備えることを特徴とする請求項１記載の補間装置  。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機をはじめ、陰極線管（ＣＲＴ）、液晶、プラズマディスプレイパネル（ＰＤＰ）、ＤＬＰなどを用いたディスプレイ装置において、フォ−マット変換等に伴い、画像信号を拡大、縮小する際の補間装置に関するものである。
【０００２】
【従来の技術】
従来の補間装置の基本的な概念は、サンプリング定理に基づいている。サンプリング定理は、入力信号デ−タがサンプリング周波数の１／２の帯域に制限されている場合、この１／２の帯域までは、サンプリングデ−タにより再現できるという定理である。１／２の帯域まで平坦な周波数特性を得るためには、理論的には、ｓｉｎ（ｘ）／ｘに対応した係数を持つ、ＦＩＲフィルタ（非巡回型フィルタ）によって原波形を再現し、画像の拡大の程度に応じた、オーバーサンプリングを行うことによって、出力の画素データが得られる。実際にはＦＩＲフィルタを実現するためのタップ数に対応した遅延回路等の規模が有限のため、係数もそれに対応した近似的なものとなる。高域成分を忠実に再現しようとすればするほどタップ数は多くなる。
【０００３】
一般には、補間処理において、様々な倍率の場合が存在するが、ここでは、具体的な例として、倍率２の拡大処理である走査線補間に関して述べている。この走査線補間は、ＮＴＳＣのインターレース信号をノンインターレースまたはプログレッシブ（順次）走査に変換する走査線補間を行うものである。ここでは、いわゆるフィールド内補間に用いる補間回路であり、フィールド内のおよそ２４０本の走査線から４８０本の走査線に変換する際、元の走査線のライン間の中央の位置のラインデータを作成する回路について述べる。従来フィールド内の補間をするのに当たり、簡易な方式としては、１つ上のラインと同一データを利用するとか、２ラインの平均をとるものがあげられるが、性能向上のためには、４ライン以上の多ラインを利用することが実現されている。また、フィールド内補間のほかにも隣り合うフィールド間での画像の相関関係を考慮し、隣り合うフィールドのラインを含めて補間処理を行うことも実現されている（例えば、特許文献１参照）。
【０００４】
図１２は従来の補間装置の構成図であり、走査線変換において、フィールド内の４ラインでの補間を行う回路の例を示している。ここでは補間の拡大倍率は２に相当する。図１２において、１１、１２、１３は遅延回路であり、ここではラインメモリである。１０１、１０２、１０３、１０４は固定の係数を乗算する経数乗算器で、乗算器の係数は例えば、−１／８、５／８、５／８、−１／８とする。１０５は加算器である。
【０００５】
原信号波形が正弦波等の帯域制限された通常の波形の場合には、４ラインでの補間を行うことにより、２ラインによる直線補間等の少ないタップ数での
簡易な補間方式に比べる高域成分を忠実に再現でき、良好な波形再現がなされる。
【０００６】
【特許文献１】
特開平７−１３５６１８号公報（図１）
【０００７】
【発明が解決しようとする課題】
以上のように、上記の構成の補間装置では、帯域制限された入力波形においては、高域成分を概ね忠実に再現でき、良好な波形再現がなされるものの、本来高域成分を多く含む入力信号や人工的な信号など帯域制限されていない入力信号においては必ずしも良好な波形再現がなされない。例えばステップ波形ではリンギング、オーバーシュート、アンダーシュート等の元の信号に存在しない不自然な波形が発生し、不自然な波形となる。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明の補間装置は、補間位置の両側に直線に並んだ複数の原画素の内、補間位置に対して一方の側の複数画素間の相関を検出する第１の相関検出回路と、他方の側の複数画素間の相関を検出する第２の相関検出回路と、前記複数の原画素に係数を乗算および加算を行うことにより補間値を算出する適応補間回路からなり、前記適応補間回路が前記第１の相関検出回路と第２の相関検出回路の出力により制御されることを特徴とするものである。
【０００９】
ここで、補間位置に対して一方の側、他方の側という表現は、具体的には、左側、右側とか上側、下側を示す。また、第１の相関検出回路は補間位置に対して主に一方の側の複数画素間の相関を検出するが、利用する画素としてはそれ以外の画素を含む場合も含むものとし、同様に第２の相関検出回路は補間位置に対して主に他方の側の複数画素間の相関を検出するが、利用する画素としてはそれ以外の画素を含む場合も含むものとする。
【００１０】
また、本発明の補間装置は、上記発明の補間装置における適応補間回路が、前記複数の原画素に係数を乗算する乗算器と、乗算器の出力を加算する加算器と、前記第１の相関検出回路と第２の相関検出回路の出力に従い係数を出力する係数発生回路とからなり、前記係数発生回路で発生された補間係数が前記乗算器に乗算されることを特徴とするものである。
【００１１】
また、本発明の補間装置は、上記本発明の補間装置における適応補間回路が、前記原画素の内、異なる画素を入力とする複数の補間回路と、前記複数の補間回路の出力を制御する制御回路とからなることを特徴とするものである。
【００１２】
また、本発明の補間装置は、上記本発明の補間装置における適応補間回路が、補間位置の両側に直線に並んだ複数の前記原画素の内、補間位置に対して一方の側の複数画素から補間する第１の補間回路と、他方の側の複数画素から補間する第２の補間回路と、前記第１の補間回路および第２の補間回路の出力を制御する第１の制御回路および第２の制御回路と、前記第１の制御回路および第２の制御回路の出力を加算する第１の加算器とからなることを特徴とするものである。
【００１３】
また、本発明の補間装置は、上記本発明の補間装置における適応補間回路が、補間位置の両側に直線に並んだ複数の前記原画素の内、補間位置の両側の２画素に係数を乗算し直線補間する第３の補間回路と、補間位置の両側に直線に並んだ複数の前記原画素の内、補間位置に対して一方の側の複数画素から補間する第４の補間回路と、他方の側の複数画素から補間する第５の補間回路と、前記第４の補間回路および第５の補間回路の出力を制御する第３の制御回路および第４の制御回路と、前記第３の制御回路および第４の制御回路の出力を加算する第２の加算器と、前記第３の補間回路の出力と前記第２の加算器の出力とを加算する第３の加算器からなることを特徴とするものである。
【００１４】
また、本発明の補間装置は、上記本発明の補間装置における適応補間回路が、補間位置の両側に直線に並んだ複数の前記原画素の内、補間位置の両側の２画素に係数を乗算し直線補間する第３の補間回路と、前記原画素に係数を乗算し、前記第１の補間回路で得られた残りの成分を出力する第６の補間回路と、前記第６の補間回路の出力を制御する第５の制御回路と、前記第３の補間回路の出力と前記第５の制御回路の出力とを加算する第４の加算器からなることを特徴とするものである。
【００１５】
また、本発明の補間装置は、前記第１の相関検出回路および前記第２の相関検出回路が、入力された複数画素から高域成分を抽出するＨＰＦからなることを特徴とするものである。
【００１６】
また、本発明の補間装置は、上記本発明の補間装置における第１の相関検出回路および前記第２の相関検出回路が、入力された複数画素の最大値を求める最大値検出回路と、最小値を求める最小値検出回路と、最大値と最小値の差を検出する差分回路からなることを特徴とするものである。
【００１７】
また、本発明の補間装置は、上記本発明の補間装置における制御回路が、入力値と制御入力値を乗算する乗算器からなることを特徴とするものである。
【００１８】
また、本発明の補間装置は、上記本発明の補間装置における制御回路が、入力の絶対値が制御入力値以上の場合、入力の絶対値を制御入力値にクリップする可変クリップ回路からなることを特徴とするものである。
【００１９】
また、本発明の補間装置は、補間位置の両側に直線に並んだ複数画素の内、補間位置の両側の２画素に係数を乗算し直線補間する第３の補間回路と、補間位置に対して一方の側の複数画素から補間する第４の補間回路と、他方の側の複数画素から補間する第５の補間回路と、前記第４および第５の補間回路の出力が入力される第３の係数回路と、前記第４および第５の補間回路の出力を加算する第５の加算器と、前記第３の係数回路の出力により前記第５の加算器の出力を制御する第５の制御回路と、前記第５の制御回路の出力と前記第３の補間回路の出力とを加算する第４の加算器とからなることを特徴とするものである。
【００２０】
また、本発明の補間装置は、補間位置の両側に直線に並んだ複数画素の内、補間位置の両側の２画素に係数を乗算し直線補間する第３の補間回路と、補間位置に対して一方の側の複数画素から補間する第４の補間回路と、他方の側の複数画素から補間する第５の補間回路と、前記第４および第５の補間回路の出力の最小値を求める最小値検出回路と、前記第３の補間回路の出力と前記最小値検出回路の出力とを加算する第６の加算器からなることを特徴とするものである。
【００２１】
【発明の実施の形態】
本発明の実施の形態を、図面を用いて説明する。
【００２２】
まずこれらの発明の構成による作用について説明する。例えば上下方向に並んだ４画素を原画素とし、上側から２画素目と３画素目の中間の位置の画素を補間する場合について具体的な説明を行う。
【００２３】
第１の相関検出回路は、上側よりの３画素を利用し、第２の相関検出回路は、下側よりの３画素を利用することにより相関を検出する。相関検出回路は、例えば、上述したような入力された複数画素の高域成分を抽出するＨＰＦからなる。また、入力された複数画素の最大値および最小値を求める最大値検出回路および最小値検出回路と、最大値と最小値の差を検出する差分回路からなる。いずれの場合においても、３画素の値の相関が強い場合は相関回路として小さな値を出力し、３画素の値が大きく変化するような相関が弱い場合は、大きな値を出力する。例えば３画素の値が同一の場合は０を出力する。
【００２４】
適応補間回路は、前記複数の原画素に係数を乗算および加算を行うことにより補間値を算出する。このとき、前記相関検出回路の判定結果に基づき、結果として、使用される原画素の乗算される係数が制御されるような構成となっている。例えば、上側に重点を置いた補間係数をもつ補間回路と下側に重点を置いた補間係数をもつ補間回路とに分割し、判定結果に応じて、２つの補間回路出力の使用する比率を変え、相関が強い側の画素を優先的に利用し、相関が弱い側の画素を利用しないような構成としている。
【００２５】
また、他の作用についても同様な例を用いて説明する。第３の補間回路は、中央の２画素を利用し、第４の補間回路は、上側よりの３画素を利用し、第５の補間回路は、下側よりの３画素を利用することにより補間を行う。ここで、第３、第４の補間回路は、高域成分の補間処理と同時に、ＨＰＦによる相関検出回路と同等の働きをしている。第３、第４の補間回路の出力に基づき、これらの補間回路の出力の使用度合いを変えるような構成とすることにより、相関の強さが異なる場合、相関が弱い側の画素の優先的に使用し、相関が弱い側の画素の使用度合い抑制することが可能となる。これは高域成分の補間成分を抑制することに相当する。例えば上側、下側いずれかが平坦な部分からなる場合、平坦な部分の画素値を優先的に使用することになる。
【００２６】
以上により、上記本発明において、原信号波形が画像の輪郭で高域成分を含むステップ波形等の場合、従来の方式ではリンギング、オーバーシュートが発生していたリンギング、オーバーシュート等の画質劣化が本発明により改善することができる。
【００２７】
（実施の形態１）
図１は、第１の実施の形態における補間装置の構成図である。１１、１２、１３は画像信号を一定期間遅延する遅延回路、１４、１５は相関検出回路、１６は適応補間回路である。
【００２８】
図２は、図１の適応補間回路１６の具体的な構成例、適応補間回路１６ａを付加した図である。この図２において、図１と同じ構成要素については同じ符号を用いている。ここで、２１は係数回路、２２、２３、２４、２５は乗算器、２６は加算器である。以下に図２の補間装置の動作について説明する。ここで、この実施の形態の補間装置は走査線補間装置としており、補間ラインの画像信号を作成する補間装置とする。
【００２９】
まず入力端子にサンプリングされた画像信号が供給される。ここで、遅延回路１１、１２、１３はラインメモリに相当し、これらにより画像信号がそれぞれ１ライン遅延される。入力信号および遅延回路１１、１２の出力は相関検出回路１４に入力される。遅延回路１１、１２、１３の出力は相関検出回路１５に入力される。入力信号、遅延回路１１、１２、１３の出力、第１の相関検出回路１４、第２の相関検出回路１５の出力は適応補間回路１６ａに入力される。入力信号および遅延回路１１、１２、１３の出力は、それぞれ乗算器２２、２３、２４、２５に入力され、各乗算器の出力は加算器２６で加算され出力される。
【００３０】
第１の相関検出回路１４、第２の相関検出回路１５の出力は適応補間回路１６ａの係数回路２１に入力される。係数回路２１は、出力が各乗算器に入力され、乗算する係数を制御する。第１の相関検出回路１４は、例えば図６に示す３タップのＨＰＦで構成される。以下、図６について説明する。
【００３１】
連続した３個の原画素の相当する３入力に対し、それぞれ６１、６２、６３の係数乗算器により、固定の係数である−１／２、１、−１／２が乗算された後、加算器６４により加算され出力される。これにより、相関が強い場合、つまり３個の入力の値が近い場合は小さな値を出力する。例えば３画素の値が同一の場合は０を出力する。また、相関が弱い場合、つまり３画素の値が大きく変化する場合は大きな値を出力する。出力は規格化され、０から１の値をとるものとする。この回路では出力を規格化するためゲインを２とし、係数に含めている。このような相関検出回路は、また、例えば図７に示す回路により構成される。以下、図７について説明する。
【００３２】
第１の相関検出回路１４は、入力された上側３個の画素値が、最大値検出回路７１および最小値検出回路７２に入力され、それらの最大値および最小値を求め、差分回路により最大値と最小値の差が求められ出力される。第２の相関検出回路１５は、入力された下側３個の画素値が、最大値検出回路７１および最小値検出回路７２に入力され、それらの最大値および最小値を求め、差分回路により最大値と最小値の差が求められ出力される。出力は規格化され、０から１の値をとるものとする。
【００３３】
適応補間回路１６ａは、前記複数の原画素に係数を乗算および加算を行うことにより補間値を算出する。このとき、前記相関検出回路１４または相関検出回路１５の出力に基づき、係数回路より係数が出力され、この係数が原画素に乗算される。例えば、補間係数を一方の側に重点を置いた補間係数と他方の側に重点を置いた補間係数とに分割し、判定結果に応じて、使用する比率を変える。入力信号、遅延回路１１、１２、１３の出力の４画素に対応した乗算器の係数の設定例を配列として示す。基本の状態では（−１／８、５／８、−１／８）とする。左側の係数が上側の画素に対応し、乗算される。上側の相関が強い場合、つまり上側の３画素の値が近い場合は（−１／８、９／１６、９／１６、０）を用いる。下側の相関が強い場合、つまり下側の３画素の値が近い場合は（０、９／１６、９／１６、−１／８）を用いる。
【００３４】
本実施の形態において、原信号波形が正弦波の場合の原信号波形、入力信号波形、補間装置での出力波形の例を図１１（ａ−１）、（ｂ−１）、（ｃ−１）に示す。原信号波形がステップ波形の場合の原信号波形、入力信号波形、補間装置での出力波形例を図１１（ａ−２）、（ｂ−２）、（ｃ−２）を示す。以下の実施の形態においても同様である。入力信号波形が図１１（ｂ−１）のような正弦波波形の場合において、中央の補間位置に注目し説明する。
【００３５】
その補間位置に関わる４個の原画素は、（０、１、１、０）である。ここで上側の３画素は（０、１、１）であり、相関が弱く、相関検出回路１４の出力は１が出力される。下側の３画素は（１、１、０）であり、同様に相関が弱く、相関検出回路１５の出力は１が出力される。このように上側、下側とも同様に相関が弱い場合には、（−１／８、５／８、５／８、−１／８）の係数を用い、結果的に、図１１（ｃ−１）示すように、従来の４タップのＦＩＲフィルタと同等な補間がなされる。
【００３６】
入力号波形が図１１（ｂ−２）のようなステップ波形の場合において、立ち上がり直後の補間位置に注目し説明する。その補間位置に関わる４個の原画素は、（０、１、１、１）である。ここで上側の３画素は（０、１、１）であり、相関が弱く、相関検出回路１４の出力は１が出力される。下側の３画素は（１、１、１）であり、相関が強く、相関検出回路１５の出力は０が出力される。このように上側と下側で相関の度合いがかたよっている場合、相関が弱い方の画素を使用しないようにし、この場合、係数（０、９／１６、９／１６、−１／８）を用いる。この結果、図１１（ｃ−２）示すように、補間値は１となり、オーバーシュートは発生しない。立ち下がり直後の補間位置に対しても同様に動作し、アンダーシュートも発生しない。
【００３７】
（第２の実施の形態）
図３は、第２の実施の形態における補間装置の構成図である。図３において、図１、図２と同じ構成要素については同じ符号を用い説明を省略する。３１は係数回路、３２、３３は補間回路、３４、３５は乗算器、３６は加算器である。以下、図３の補間装置の動作について説明する。ここで、実施の形態の補間装置は走査線補間装置としており、補間ラインの画像信号を作成する補間装置とする。
【００３８】
適応補間回路１６ｂにおいて、入力信号および遅延回路１１、１２の出力は、補間回路３２に入力される。
遅延回路１１、１２、１３の出力は、補間回路３３に入力される。補間回路３２、３３の出力は、それぞれ制御回路としての乗算器３４、３５に入力され、各乗算器の出力は加算器３６で加算され出力される。３４、３５は一般には制御回路であるが、ここでは具体的な例として乗算器としている。
【００３９】
第１の相関検出回路１４、第２の相関検出回路１５の出力は、係数回路に入力される。補間回路は、前記複数の原画素に係数を乗算および加算を行うことにより補間値を算出する。係数の設定例については、入力信号、遅延回路１１、１２、１３の出力の４画素に対応した配列として示す。補間回路３２は、補間係数を上側の原画素に重点を置いた補間回路であり、例えば、係数（−１／８、９／１６、９／１６、０）が乗算された後、加算される。補間回路３３は下側の原画素に重点を置いた補間回路であり、例えば、係数（０、９／１６、９／１６、−１／８）が乗算された後、加算される。
【００４０】
係数回路は、前記相関検出回路の出力に基づき、係数を出力する。例えばこの係数が補間回路３２、３３の出力に乗算され、判定結果に応じて、補間回路３２、３３出力の使用する比率を変える。係数回路の動作を説明するに当たり、乗算器３４、３５に入力される係数を係数３４、係数３５とする。
【００４１】
第１の相関検出回路１４、第２の相関検出回路１５の出力をｘ１、ｘ２、係数３４、係数３５をｙ１、ｙ２とすると、ｙ１、ｙ２は例えば、次式のように表すことができる。
ｙ１＝ｘ２／ｍａｘ（ｘ１、ｘ２）
ｙ２＝ｘ１／ｍａｘ（ｘ１＋ｘ２）
ここで、ｍａｘ（ｘ１、ｘ２）はｘ１、ｘ２の最大値を表す。
【００４２】
ｍａｘ（ｘ１、ｘ２）が一定レベル以下の場合は、ｙ１、ｙ２は１とする。
【００４３】
入力信号波形が図１１（ｂ−１）のような正弦波波形の場合において、中央の補間位置に注目し説明する。その補間位置に関わる４個の原画素は、（０、１、１、０）である。ここで上側の３画素は（０、１、１）であり、相関が弱く、相関検出回路１４の出力は１が出力される。下側の３画素は（１、１、０）であり、同様に相関が弱く、相関検出回路１５の出力は１が出力される。このような場合は、上側、下側のいずれの側においても同等に相関が弱い。このため、係数回路は、係数３４、係数３５は、いずれも１となり、補間回路３３、３３の出力に対し、それぞれ１が乗算された後加算される。これは、結果的に、４個の原画素に対し係数（−１／８、５／８、５／８、−１／８）が乗算されたのと同様になり、図１１（ｃ−１）示すように、従来と同等な補間がなされる。
【００４４】
入力信号波形が図１１（ｂ−２）のようなステップ波形の場合において、立ち上がり直後の補間位置に注目し説明する。その補間位置に関わる４個の原画素は、（０、１、１、１）である。ここで上側の３画素は（０、１、１）であり、相関が弱く、相関検出回路１４の出力は１が出力される。下側の３画素は（１、１、１）であり、相関が強く、相関検出回路１５の出力は０が出力される。
【００４５】
このため、係数回路は、係数３４、係数３５は、それぞれ０、１となり、補間回路３２、３３の出力に対し、それぞれ０、１が乗算された後加算される。結果的に、４個の原画素に対し係数（０、９／１６、９／１６、−１／８）が乗算されたのと同様になり、図１１（ｃ−２）示すように、補間値は１となり、オーバーシュートは発生しない。立ち下がり直後の補間位置に対しても同様に動作し、アンダーシュートも発生しない。
【００４６】
（実施の形態３）
図４は、第３の実施の形態における補間装置の構成図である。図４において、図１から図３と同じ構成要素については同じ符号を用い説明を省略する。４１、４２、４３は補間回路、４４、４５は制御回路、４６、４７は加算器である。以下、図４の補間装置の動作について説明する。
【００４７】
ここで、実施の形態の補間装置は走査線補間装置としており、補間ラインの画像信号を作成する補間装置とする。適応補間回路においては、まず遅延回路１１、１２の出力は、補間回路４１に入力される。入力信号および遅延回路１１、１２の出力は、補間回路４２に入力される。遅延回路１１、１２、１３の出力は、補間回路４３に入力される。補間回路４２、４３の出力は、それぞれ制御回路４４、４５に入力され、各制御回路の出力は加算器４６で加算され出力される。
【００４８】
第１の相関検出回路１４、第２の相関検出回路１５の出力は、それぞれ制御回路４５、４４に入力される。制御回路では、入力された信号が制御信号によりレベルが制御され、出力される。補間回路は、前記複数の原画素に係数を乗算および加算を行うことにより補間値を算出する。係数の設定例については、４個の原画素に対応した入力信号、遅延回路１１、１２、１３の出力の値に乗算する４個の係数の配列として示す。補間回路４１は、低域成分の処理に相当し、中央２画素の平均をとる補間回路であり、係数（０、  １／２、  １／２、  ０）が乗算された後、加算される。
【００４９】
補間回路４２は、高域成分の処理に相当し、高域成分に相当する補間係数の内、一方の側に重点を置いた補間係数をもつ補間回路であり、例えば、係数（−１／８、  １／１６、  １／１６、０）が乗算された後、加算される。補間回路４３は、高域成分の処理に相当し、高域成分の補間係数の内、他方の側に重点を置いた補間係数をもつ補間回路であり、例えば、係数（０、１／１６、  １／１６、  −１／８）が乗算された後、加算される。前記第１の相関検出回路１４、第２の相関検出回路１５の出力に基づき、制御回路４５、４４が制御され、補間回路４２、４３出力の使用するレベルを変える。制御回路の構成として、例えば、図８（ａ）に示す可変クリップ回路が用いられる。
【００５０】
次に図８に示す可変クリップ回について説明する。入力は絶対値回路７５に入力され、入力の絶対値を出力する。この絶対値出力と制御値は比較回路７６に入力され、比較回路の出力に応じ、選択回路７７において絶対値回路の出力と制御値を切り替え出力する。選択回路７７の出力は符号回路７８に入力され、ここで符号が入力の符号に戻される。以上により、可変クリップ回路の入力の絶対値が制御値を超える場合、制御値に制限され出力される。可変クリップ回路の特性例を図８（ｂ）に示す。
【００５１】
入力信号波形が図１１（ｂ−１）のような正弦波波形の場合において、中央の補間位置に注目し説明する。その補間位置に関わる４個の原画素は、（０、  １、  １、  ０）である。ここで上側の３画素は（０、１、  １）であり、相関が弱く、相関検出回路１４の出力は１が出力される。下側の３画素は（１、  １、  ０）であり、同様に相関が弱く、相関検出回路１５の出力は１が出力される。このため、補間回路４２、４３の出力に対し、補間回路４２、４３においてそれぞれ１でクリップされた後、加算器４６で加算される。ただし、１は最大値であるため、この場合、実質はクリップされない。結果的に、４個の原画素に対し係数（−１／８、  ５／８、  ５／８、  −１／８）が乗算されたのと同様になり、図１１（ｃ−１）示すように、従来と同等な補間がなされる。
【００５２】
入力信号波形が図１１（ｂ−２）のようなステップ波形の場合において、立ち上がり直後の補間位置に注目し説明する。その補間位置に関わる４個の原画素は、（０、  １、  １、  １）である。ここで上側の３画素は（０、  １、  １）であり、相関が弱く、相関検出回路１４の出力は１が出力される。下側の３画素は（１、  １、  １）であり、相関が強く、相関検出回路１５の出力は０が出力される。このため、相関検出回路１４、１５の出力はそれぞれ、補間回路４３、４２の出力に対し、それぞれ０、１でクリップされた後、加算器４６で加算され、さらに、加算器４６の出力は補間回路４１出力と加算される。結果的に、４個の原画素に対し係数（０、  ９／１６、  ９／１６、  −１／８）が乗算されたのと同様になり、図１１
（ｃ−２）示すように、補間値は１となり、オーバーシュートは発生しない。立ち下がり直後の補間位置に対しても同様に動作し、アンダーシュートも発生しない。
【００５３】
（実施の形態４）
図５は、第４の実施の形態における補間装置の構成図である。図５において、図１から図４と同じ構成要素については同じ符号を用い説明を省略する。４１、５１は補間回路、５２は制御回路、５３は加算器である。以下、図５の補間装置の動作について説明する。ここで、実施の形態の補間装置は走査線補間装置としており、補間ラインの画像信号を作成する補間装置とする。
【００５４】
適応補間回路においては、まず遅延回路１１、１２の出力は、補間回路４１に入力される。入力信号および遅延回路１１、１２、１３の出力は、補間回路５１に入力される。補間回路５１の出力は、それぞれ制御回路５２に入力され、制御回路５２の出力と補間回路４１の出力は加算器５３で加算され出力される。第１の相関検出回路１４、第２の相関検出回路１５の出力は、最小値検出回路５２に入力される。制御回路５２は、最小値検出回路５２の出力によりレベルが制御され、出力される。
【００５５】
補間回路は、前記複数の原画素に係数を乗算および加算を行うことにより補間値を算出する。係数の設定例をについては、４個の原画素に対応した入力信号、遅延回路１１、１２、１３の出力の値に乗算する４個の係数の配列として示す。補間回路４１は、低域成分の処理に相当し、中央２画素の平均をとる補間回路であり、係数（０、  １／２、  １／２、  ０）が乗算された後、加算される。補間回路５１は、高域成分の処理に相当し、例えば、係数（−１／８、  １／８、  １／８、  −１／８）が乗算された後、加算される。
【００５６】
最小値検出回路５２は、前記第１の相関検出回路１４、第２の相関検出回路１５の出力の内、小さい方を出力する。制御回路５２は例えば乗算器が用いられる。
入力信号波形が図１１（ｂ−１）のような正弦波波形の場合において、中央の補間位置に注目し説明する。その補間位置に関わる４個の原画素は、（０、  １、  １、  ０）である。ここで上側の３画素は（０、１、  １）であり、相関が弱く、相関検出回路１４の出力は１が出力される。下側の３画素は（１、  １、  ０）であり、同様に相関が弱く、相関検出回路１５の出力は１が出力される。このため、最小値検出回路５２の出力は１となり、乗算器である制御回路５２に制御値が１として乗算される。１は制御値として最大値であるため、この場合、補間回路５１の出力はそのままとなり、係数（−１／８、  １／８、  １／８、  −１／８）が乗算された後加算され、さらに補間回路４１出力と加算される。これは、結果的に、４個の原画素に対し係数（−１／８、  ５／８、  ５／８、  −１／８）が乗算されたのと同様になり、図１１（ｃ−１）示すように、従来と同等な補間がなされる。
【００５７】
入力信号波形が図１１（ｂ−２）のように原信号波形がステップ波形の場合において、立ち上がり直後の補間位置に注目し説明する。その補間位置に関わる４個の原画素は、（０、  １、  １、  １）である。ここで上側の３画素は（０、  １、  １）であり、相関が弱く、相関検出回路１４の出力は１が出力される。下側の３画素は（１、  １、  １）であり、相関が強く、相関検出回路１５の出力は０が出力される。このため、最小値検出回路５２の出力は０となり、乗算器である制御回路５２では０が乗算された後加算され、さらに補間回路４１出力と加算される。
【００５８】
これは、結果的に、４個の原画素に対し係数（０、  １／２、１／２、  ０）が乗算されたのと同様になり、図１１（ｃ−２）示すように、補間値は１となり、オーバーシュートは発生しない。立ち下がり直後の補間位置に対しても同様に動作し、アンダーシュートも発生しない。
【００５９】
（実施の形態５）
図９は、第５の実施の形態における補間装置の構成図である。１１、１２、１３は画像信号を一定期間遅延する遅延回路である。４１、４２、４３は補間回路、５２は制御回路、５２、８２は加算器、８１は係数回路である。以下、図９の補間装置の動作について説明する。ここで、実施の形態の補間装置は走査線補間装置としており、補間ラインの画像信号を作成する補間装置とする。
【００６０】
まず入力端子にサンプリングされた画像信号が供給される。ここで、遅延回路１１、１２、１３はラインメモリに相当し、これらにより画像信号がそれぞれ１ライン遅延される。遅延回路１１、１２の出力は補間回路４１に入力される。入力信号および遅延回路１１、１２の出力は補間回路４２に入力される。遅延回路１１、１２、１３の出力は補間回路４３に入力される。補間回路４２、４３の出力は加算器８２で加算される。補間回路４２、４３の出力は、また、係数回路８１に入力される。加算器８２の出力は、係数回路８１の出力により制御される制御回路５２に入力され、制御回路５２の出力と補間回路４１の出力は加算器４７で加算され出力される。
【００６１】
補間回路は、前記複数の原画素に係数を乗算および加算を行うことにより補間値を算出する。係数の設定例をについては、４個の原画素に対応した入力信号、遅延回路１１、１２、１３の出力の値に乗算する４個の係数の配列として示す。補間回路４１は、低域成分の処理に相当し、中央２画素の平均をとる補間回路であり、係数（０、  １／２、  １／２、  ０）が乗算された後、加算される。補間回路４２は、高域成分に相当する補間係数の内、上側に重点を置いた補間係数をもつ補間回路であり、例えば、係数（−１／８、  １／１６、  １／１６、０）が乗算された後、加算される。補間回路４３は、高域成分の補間係数の内、下側に重点を置いた補間係数をもつ補間回路であり、例えば、係数（０、１／１６、  １／１６、  −１／８）が乗算された後、加算される。補間回路４２、４３は、補間機能と共に相関を検出する機能を有している。補間回路４２、４３は、相関が強い場合、つまり３個の値が近い場合は小さな値を出力する。例えば３画素の値が同一の場合は０を出力する。また、相関が弱い場合、つまり３画素の値が大きく変化する場合は大きな値を出力する。
【００６２】
係数回路８１は、補間回路４２、４３の出力に基づき、係数を出力する。これらの係数が制御回路５２に入力され、補間回路４２、４３の出力の和の使用する度合いを変える。係数回路の動作を説明するに当たり、制御回路５２に入力される係数を係数５２とする。補間回路４２、４３の出力をｘ１、ｘ２、係数５２をｙとすると、ｙは、例えば次式のように表すことができる。
ｙ＝２＊ｍｉｎ（ＡＢＳ（ｘ１）、  ＡＢＳ（ｘ２））
ここで、ｍｉｎ（ａ、ｂ）はａ、ｂの最小値を、ＡＢＳ（ａ）はａの絶対値を表す。
【００６３】
制御回路４４、４５は、図８に示した可変クリップ回路とする。入力信号波形が図１１（ｂ−１）のような正弦波波形の場合において、中央の補間位置に注目し説明する。その補間位置に関わる４個の原画素は、（０、  １、  １、  ０）である。ここで上側の３画素は（０、１、  １）であり、相関が弱く、補間回路４２の出力は１／８となる。下側の３画素は（１、  １、  ０）であり、同様に相関が弱く、補間回路４３の出力は１／８となる。上式より、係数５２は、１／４となり、
補間回路５２の出力に対し、１／４でクリップされた後加算され、さらに加算器４６と補間回路４１の出力は加算される。この場合、実質的にはクリップは行われていないのと同等であり、結果的に、４個の原画素に対し係数（−１／８、  ５／８、  ５／８、  −１／８）が乗算されたのと同様になり、図１１（ｃ−１）示すように、従来と同等な補間がなされる。
【００６４】
入力信号波形が図１１（ｂ−２）のようなステップ波形の場合において、立ち上がり直後の補間位置に注目し説明する。その補間位置に関わる４個の原画素は、（０、  １、  １、  １）である。ここで上側の３画素は（０、  １、  １）であり、相関が弱く、補間回路４２の出力は１／８となる。下側の３画素は（１、１、１）であり、相関が強く、補間回路４３の出力は０となる。上式より、係数５２は０となり、補間回路４２、４３の出力は０でクリップされた後加算され、さらに加算器４６と補間回路４１の出力は加算される。これは結果的に、４個の原画素に対し係数（０、  １／２、  １／２、  ０）が乗算されたのと同様になり、図１１（ｃ−２）示すように、補間値は１となり、オーバーシュートは発生しない。立ち下がり直後の補間位置に対しても同様に動作し、アンダーシュートも発生しない。
【００６５】
（実施の形態６）
図１０は、第６の実施の形態における補間装置の構成図である。図１０において、図９と同じ構成要素については同じ符号を用い説明を省略する。
【００６６】
補間回路４２、４３の出力は、最小値検出回路９１に入力され、ゲイン２の増幅器９２を経由し出力される。増幅器９２の出力と補間回路４１の出力は加算器９３で加算される。最小値検出回路９１は、補間回路４２、４３の出力が同符号の場合、絶対値が補間回路４２、４３の絶対値出力の小さい方となるような符号付きの値を出力する。但し、補間回路４２、４３が異符号の場合は０を出力する。結果として、最小値検出回路９１と増幅器９２は、補間回路４２、４３の出力が等しいときは、補間回路４２、４３の出力を単に加算したことと同等の動作となる。
【００６７】
補間回路４２、４３の出力の値が異なるときは、絶対値の大きい方が、絶対値の小さい方に合わせ、絶対値が抑圧された後、加算されたことと同等になる。入力信号波形が図１１（ｂ−１）のような正弦波波形の場合において、中央の補間位置に注目し説明する。その補間位置に関わる４個の原画素は、（０、  １、  １、  ０）である。補間回路４２により係数（−１／８、１／１６、  １／１６、０）が乗算された後、加算される。補間回路４３により係数（０、１／１６、  １／１６、  −１／８）が乗算された後、加算される。結果として、補間回路の出力はいずれも１／８となり、等しくなる。このため、最小値検出回路９１と増幅器９２は、補間回路４２、４３の出力を単に加算したことと同等となる。これは、結果的に、４個の原画素に対し係数（−１／８、  ５／８、  ５／８、  −１／８）が乗算されたのと同様になり、図１１（ｃ−１）示すように、従来と同等な補間がなされる。
【００６８】
入力信号波形が図１１（ｂ−２）のようなステップ波形の場合において、立ち上がり直後の補間位置に注目し説明する。その補間位置に関わる４個の原画素は、（０、  １、  １、  １）である。ここで上側の３画素は（０、  １、  １）であり、相関が弱く、補間回路４２の出力は１／８となる。下側の３画素は（１、１、１）であり、相関が強く、補間回路４３の出力は０となる。このため、最小値検出回路９１と増幅器９２は０を出力する。この出力は補間回路４１の出力と加算される。結果的に、４個の原画素に対し係数（０、１／２、１／２、０）が乗算されたのと同様になり、図１１（ｃ−２）示すように、補間値は１となり、オーバーシュートは発生しない。立ち下がり直後の補間位置に対しても同様に動作し、アンダーシュートも発生しない。
【００６９】
以上において、補間回路４２、４３の係数は（実施の形態５）における同補間回路の係数と同じとして説明しており、このため、ゲイン２の増幅器９２を用いている。補間回路４２、４３の係数を第５の実施の形態における同補間回路の係数の２倍に設定した場合、増幅器９２はゲイン１となり、増幅器自体が不要となる。
【００７０】
【発明の効果】
以上のように、本発明の補間装置によれば、複数の補間処理を適応的に制御し補間を行うことで、高域成分を忠実に再現すると共に、従来の補間処理に伴い、画像の輪郭において発生するリンギング、オーバーシュート、アンダーシュート等の元の信号に存在しない不自然な波形を改善し、画質劣化の少ない補間装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における補間装置の構成図
【図２】本発明の（実施の形態１）における補間装置の追加の構成図
【図３】本発明の（実施の形態２）における補間装置の構成図
【図４】本発明の（実施の形態３）における補間装置の構成図
【図５】本発明の（実施の形態４）における補間装置の構成図
【図６】本発明の補間装置における相関検出回路の構成図
【図７】本発明の補間装置における相関検出回路の構成図
【図８】本発明の補間装置における制御回路の構成図
【図９】本発明の（実施の形態５）における補間装置の構成図
【図１０】本発明の（実施の形態６）における補間装置の構成図
【図１１】本発明の補間装置における波形図
【図１２】従来の補間装置の構成図
【符号の説明】
１１、１２、１３    遅延回路
１４、１５    相関検出回路
１６    適応補間回路
２１、３１、８１  係数発生回路
２２、２３、２４、２５、３４、３５、８４、８５  乗算器
２６、３６、４６、４７、５３、６４、８２、９３、１０５  加算器
３２、３３、４２、４３、５１  補間回路
４４、４５、５２  制御回路
５４、７２、９１  最小値検出回路
７１  最大値検出回路
７３  差分回路
７５  絶対値回路
７６  比較回路
７７  選択回路
７８  符号回路
９２  増幅器
６１、６２、６３、１０１、１０２、１０３、１０４  係数乗算器
【図１】
2004153761.tif 000003
【図２】
2004153761.tif 000004
【図３】
2004153761.tif 000005
【図４】
2004153761.tif 000006
【図５】
2004153761.tif 000007
【図６】
2004153761.tif 000008
【図７】
2004153761.tif 000009
【図８】
2004153761.tif 000010
【図９】
2004153761.tif 000011
【図１０】
2004153761.tif 000012
【図１１】
2004153761.tif 000013
【図１２】
2004153761.tif 000014