(57)【要約】【課題】ビアの切断を考慮して許容電流を計算する。【解決手段】ルール作成部１１で、配線幅に応じて、配置するビアまたはコンタクトの最低数を決定して切断する可能性のあるビアの数を規定するルールを作成し、ルールを参照して、切断する可能性のあるビアを除外した許容電流計算用ネットリスト１４ａを作成し、作成した許容電流計算用ネットリスト１４ａを参照して、許容電流を計算する。【選択図】        図１
2004200298.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路におけるビアまたはコンタクトの許容電流計算方法において、
配線層の配線幅に応じて上下配線層間を接続するために複数設けられる前記ビアまたは前記コンタクトのうち、切断する可能性のある前記ビアまたは前記コンタクトを除外して前記ビアまたは前記コンタクトの許容電流を計算する、
ことを特徴とする許容電流計算方法。
【請求項２】
前記ビアまたは前記コンタクトの切断確率を求め、前記配線幅に応じて、上下配線層間を接続する前記ビアまたは前記コンタクトの最低数と、切断する可能性のある前記ビアまたは前記コンタクトの数を規定したルールを作成することを特徴とする請求項１記載の許容電流計算方法。
【請求項３】
切断される可能性のある前記ビアまたは前記コンタクトの数、または、常に切断されない前記ビアまたは前記コンタクトの数は、所望に調整可能であることを特徴とする請求項２記載の許容電流計算方法。
【請求項４】
レイアウトデータから抽出したネットリストから、前記ビアまたは前記コンタクトの数及び前記配線幅を抽出し、前記ルールを参照して、切断する可能性のある前記ビアまたは前記コンタクトを除外した、許容電流計算用ネットリストを作成することを特徴とする請求項２記載の許容電流計算方法。
【請求項５】
前記ルールを参照して、切断する可能性のある前記ビアまたは前記コンタクトをレイアウト上別レイヤーとして扱うことを特徴とする請求項２記載の許容電流計算方法。
【請求項６】
前記ルールを参照して、前記配線幅に応じて、前記ビアまたは前記コンタクトに流せる前記許容電流を調整することを特徴とする請求項２記載の許容電流計算方法。
【請求項７】
前記切断確率は、前記配線幅、前記半導体集積回路の動作温度、前記ビアまたは前記コンタクトの径、前記ビアまたは前記コンタクトのアスペクトにより規定されることを特徴とする請求項２記載の許容電流計算方法。
【請求項８】
前記配線層、前記ビアまたは前記コンタクトは、銅により形成されることを特徴とする請求項１記載の許容電流計算方法。
【請求項９】
半導体集積回路におけるビアまたはコンタクトの許容電流の計算装置において、
配線幅に応じて、上下配線層間を接続する前記ビアまたは前記コンタクトの最低数を決定し、切断する可能性のある前記ビアまたは前記コンタクトの数を規定するルールを作成するルール作成部と、
前記ルールを参照してレイアウトデータを作成するレイアウト作成部と、
前記レイアウトデータの一部をネットリストとして抽出するネットリスト抽出部と、
抽出した前記ネットリストと、前記ルールを参照して、切断する可能性のある前記ビアまたは前記コンタクトを除外した許容電流計算用ネットリストを作成する許容電流計算用ネットリスト作成部と、
作成した前記許容電流計算用ネットリストを参照して、前記許容電流を計算する許容電流計算部と、
を有することを特徴とする許容電流計算装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の許容電流計算方法及び許容電流計算装置に関し、特に、半導体集積回路のビアまたはコンタクトにおける許容電流計算方法及び許容電流計算装置に関する。
【０００２】
【従来の技術】
半導体集積回路の微細化とともに、配線や、多層配線構造の上下配線間を接続するビアや、バルク部分と配線とのコンタクトに流せる電流は減少している。配線やビアまたはコンタクトに許容される電流密度（以下許容電流と呼ぶ）以上の電流が流れると、エレクトロ・マイグレーションが発生し断線やショート、リークなどを起こす。これを防止するため、半導体集積回路の設計の際、各部の電流密度を見積もって、許容電流以上の電流が流れていないか、という信頼性上の要求を満足しているかどうか、検証を行う。
【０００３】
これに関し、エレクトロ・マイグレーション耐性を向上させるために、ビアの電流値を求めてから、単位ビアの許容電流と比較して、許容電流以上の電流が流れないように、ビアの配置と数を決定するレイアウト方法が知られている（例えば、特許文献１参照）。
【０００４】
一方、半導体集積回路の微細化とともに、配線抵抗が問題となり、近年、従来のアルミニウム（Ａｌ）配線から、低抵抗で加工性が優れた銅（Ｃｕ）配線への移行が進められている。
【０００５】
Ｃｕ配線の製造方法として、デュアル・ダマシン法が知られているが、信頼性評価のための高温放置試験や、層間膜からのストレスのため、多層配線構造の上下配線間を接続するビアが断線してしまうという問題があった。
【０００６】
図７は、ビアの断線の様子を示した半導体集積回路の一部を示した断面図である。
上層のＣｕ配線４０と下層のＣｕ配線４１をビアＶ３０で接続させたものである。また、Ｃｕ拡散を防ぐために、窒化チタン（ＴｉＮ）やタンタル（Ｔａ）などのバリアメタル５０、５１を層間膜６０上の配線溝に形成している。このような半導体集積回路において、信頼性評価のための高温放置試験を行うと、ビアＶ３０に切断部７０が生じる場合がある。
【０００７】
図８は、上層のＣｕ配線の配線幅と切断確率及びビアの保証数の関係を示す図である。
これは、高温放置実験結果により切断されたビア数をもとに得られた、１個のビアの切断確率Ｆの例である。図８によれば、上層のＣｕ配線４０の配線幅が太くなるほど、断線する確率は大きくなることが分かる。
【０００８】
そこで、太幅配線ではノード間に複数個のビアを配置して、歩留まりを向上させることが一般的に行われている。
図９は、複数個のビアを配置する例である。
【０００９】
太幅の上層配線８０へ、下層配線８１ａ、８１ｂ、８１ｃを接続する例を示している。下層配線８１ａはビアＶ４０の１個で接続しているため歩留まりが低い。そこで太幅の上層配線８０と歩留まりよく接続するために、下層配線８１ｂ、８１ｃのように、それぞれビアＶ４１、Ｖ４２、ビアＶ４３、Ｖ４４と２個のビアで接続する。
【００１０】
以下、ノード間を１個のビアで接続する場合を１個ビア、２個のビアで接続する場合を２個ビア、３個のビアで接続する場合を３個ビアと呼ぶ。
【００１１】
【特許文献１】
特開２００２−１５１５９２号公報（段落番号〔００３５〕，第２図）
【００１２】
【発明が解決しようとする課題】
しかし、従来のようにエレクトロ・マイグレーション耐性や、歩留まりの向上のために、複数ビアを設けた場合であっても、高温放置試験や、層間膜からのストレスのため、Ｃｕなどの金属配線のビアが切断する可能性がある。その際には、許容電流以上の電流が、切断を免れたビアに流れてしまい、エレクトロ・マイグレーションを引き起こしてしまう可能性があるという問題があった。
【００１３】
本発明はこのような点に鑑みてなされたものであり、ビアまたはコンタクトの切断を考慮した許容電流計算方法を提供することを目的とする。
また、本発明の他の目的は、ビアまたはコンタクトの切断を考慮した許容電流計算装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示すような半導体集積回路におけるビアまたはコンタクトの許容電流計算装置１０において、配線幅に応じて、配置するビアまたはコンタクトの最低数を決定し、切断する可能性のあるビアまたはコンタクトの数を規定するルールを作成するルール作成部１１と、ルールを参照してレイアウトデータを作成するレイアウト作成部１２と、レイアウトデータの一部をネットリスト１３ａとして抽出するネットリスト抽出部１３と、抽出したネットリスト１３ａと、ルールを参照して、切断する可能性のあるビアまたはコンタクトを除外した許容電流計算用ネットリスト１４ａを作成する許容電流計算用ネットリスト作成部１４と、作成した許容電流計算用ネットリスト１４ａを参照して、許容電流を計算する許容電流計算部１５と、を有することを特徴とする許容電流計算装置１０が提供される。
【００１５】
上記の構成によれば、許容電流計算時には、ルールを参照して、切断する可能性のあるビアまたはコンタクトを除外した、許容電流計算用ネットリスト１４ａを作成し、許容電流を計算する。これにより、ビアまたはコンタクトに許容電流以上の電流が流れることを防止する。
【００１６】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。
本発明の実施の形態の許容電流の計算方法及びその装置は、半導体集積回路の設計の際に用いられ、ビアまたはコンタクトの許容電流を計算するものである。
【００１７】
なお、以下では特にビアの許容電流の計算を例にして説明する。コンタクトについても同様の手法で許容電流の計算が可能である。
図１は、本発明の実施の形態の許容電流計算装置のブロック図である。
【００１８】
許容電流計算装置１０は、ルール作成部１１、レイアウト作成部１２、ネットリスト抽出部１３、許容電流計算用ネットリスト作成部１４、許容電流計算部１５と、を有する。
【００１９】
ルール作成部１１は、１個ビアの切断確率をもとに、目標とする歩留まりを達成するような、ビアの最低数と、切断する可能性のあるビアの数を規定するルールを作成し、これらをレイアウトルールファイル１１ａに追加する。
【００２０】
レイアウト作成部１２は、レイアウトルールファイル１１ａと、図示しないネットリストファイルやレイアウトライブラリを参照して、レイアウトデータ１２ａを作成する。レイアウト作成部１２は、フロアプランナや自動レイアウトツールなどで実現できる。
【００２１】
ネットリスト抽出部１３は、許容電流を計算したいレイアウトデータ１２ａの一部を、ネットリスト１３ａとして抽出する。
許容電流計算用ネットリスト作成部１４は、抽出したネットリスト１３ａと、レイアウトルールファイル１１ａに格納されたルールを参照して、切断する可能性のあるビアを除外した許容電流計算用ネットリスト１４ａを作成する。
【００２２】
許容電流計算部１５は、作成した許容電流計算用ネットリスト１４ａを参照して許容電流を計算する。
ここで、上記の許容電流計算装置１０は、ワークステーションや、パーソナルコンピュータで実現可能である。
【００２３】
次に、本発明の実施の形態の許容電流計算方法を示すフローチャートを用いて、本発明の実施の形態の許容電流計算装置１０の動作を説明する。
図２は、本発明の実施の形態の許容電流計算方法を示すフローチャートである。
【００２４】
半導体集積回路の設計において、ＥＤＡ（Electronic Design Automation）ツールによる自動設計が行われている。ＥＤＡでは、ハードウェア記述言語（ＨＤＬ：Hardware Description Language）を用いて、動作合成ツールにより、動作レベルの記述からＲＴＬ（Register Transfer Level）記述となり、論理合成ツールにより論理設計を行い、所望の論理回路を記述した図示しないネットリストファイルが生成される。
【００２５】
ステップＳ１〜Ｓ４は、許容電流計算装置１０のルール作成部１１で行われる処理である。
高温放置実験結果で切断されたビアの数をもとに、配線幅に対する１個ビアの切断確率を求める。その結果、図８で示したように、切断確率が求まる（ステップＳ１）。
【００２６】
さらに、チップ内のビア数の見積もりと、チップ歩留まりの目標を設定する（ステップＳ２）。
次に、目標とする歩留まりに応じて、ある配線幅において配置するビアの数を設定する。ここでは、まず１個ビアの切断確率をもとに、上層または下層の配線幅に応じて複数のビアを設けた場合の歩留まりを算出する。
【００２７】
チップの不良率は、以下の式のようになる。
【００２８】
【数１】
チップの不良率＞１−{(１−Ｆ)α×(１−Ｆ２)β×(１−Ｆ３)γ}・・・(１)
α：チップ内の１個ビアの個数
β：チップ内の２個ビアの個数
γ：チップ内の３個ビアの個数
【００２９】
ここで、“Ｆ”は１個ビアの切断確率である。上式では、ノード間を接続するビアの数を３個までとしているが、４個ビア、５個ビアといった任意の数まで含めてよい。実際にルールを作成する場合には、例えば、２個ビア、３個ビアのチップ内の個数が極めて大きい数（例えば１０8個）を仮定しても、ｎ個ビアの歩留まりを示す（１−Ｆn）(チッフ゜内ノn個ヒ゛アノ数)が、１個ビアの歩留まりを示す（１−Ｆ）(チッフ゜内ノ1個ヒ゛アノ数)よりも１．０に近く（０．９９９９・・・）なるような配線幅を選ぶ。
【００３０】
図３は、１個ビアの切断確率Ｆをもとに２個ビア及び３個ビアの歩留まりを算出した結果を示す図である。
ここで“１”は歩留まり１００％を意味している。すなわち、歩留まり目標を１００％とした場合、配線幅３ｕｍまでは２個ビア、８ｕｍの配線幅までは、３個ビアを設けるように、配置するビアの最低数を、ルールとして設定することで１００％の歩留まりを保証できる（ステップＳ３）。
【００３１】
次に、切断する可能性のあるビア数を設定する。例えば上記のルールでビアの数を設定した場合、配線幅８μｍのとき、３個ビアで歩留まり１００％が保証されるが、２個のビアが切断する可能性があることを示唆しているので、切断する可能性のあるビア数を２個と設定する。なお、このとき切断される可能性のあるビアの数および、切断されないビアの数は、自由に設定するようにしてもよい（ステップＳ４）。
【００３２】
ステップＳ１〜ステップＳ４の処理で、配線幅に応じたビアの配置数及び切断数を規定するルールが決定し、レイアウトルールファイル１１ａに追加されると、レイアウト作成部１２は、レイアウトルールファイル１１ａと、図示しないネットリストファイル及びレイアウトライブラリを参照して、レイアウトデータ１２ａを作成する。なお、レイアウトデータ１２ａは、レイアウト検証ツールでＤＲＣ（Design Rule Check）、ＥＲＣ（Electrical Rule Check）、ＬＶＳ（Layout Versus Schematic）、ＬＰＥ（Layout Parasitic Extraction）などを行い、レイアウトが意図したように作成されているか検証する。
【００３３】
図４は、半導体集積回路のレイアウトの一部を示す図である。
下層配線２０と、上層配線２１の接続のために、例えば、上層配線２１の配線幅から決まる、レイアウトルールファイル１１ａに格納された前述のルールに従って、３つのビアＶ１〜Ｖ３が配置される。下層配線２０は２つのコンタクトＣ１、Ｃ２で素子領域２２と接続される。さらにゲートとなるポリシリコンゲート２３と、ウェルタップ２４を有し、それぞれコンタクトＣ３、Ｃ４、Ｃ５を有している。ノードＡ１〜Ａ８については後述する（ステップＳ５）。
【００３４】
その後、例えば、ユーザは、レイアウトを参照して許容電流を考慮する必要がある部分を指定すると、ネットリスト抽出部１３では、レイアウトデータ１２ａから、例えば、ユーザにより指定されたレイアウトデータ１２ａの一部に対応するネットリスト１３ａを抽出する。
【００３５】
図５は、図４のレイアウトに対応したネットリストの例である。
１行目で“Ｍ０”はトランジスタを示し、“Ａ１〜Ａ８”はノードを示し、図４のノードＡ１〜Ａ８と対応している。特にノードＡ１はゲート、ノードＡ２はソース、ノードＡ３はドレイン、ノードＡ８はウェルタップ２４のノードである。“ｎｃｈ”はｎチャンネルであることを示し、“ｌ”はゲート長で０．１１μｍ、“Ｗ”はトランジスタの幅で２μｍ、“ａｓ”、“ａｄ”はそれぞれ、ソース及びドレインの面積で共に２μｍ2、“ｐｓ”、“ｐｄ”はソース及びドレインの周囲長で共に４μｍ、“ｒｓｃ”、“ｒｄｃ”、はソース及びドレインのシート抵抗で共に６Ω／□である。
【００３６】
２行目の“Ｒ１”はノードＡ６とノードＡ７間の配線抵抗で０．１Ω、“＄Ｍｅｔａｌ２”は図４の上層配線２１の配線幅で１．０μｍである。
３行目の“Ｒ２”はノードＡ４とノードＡ５の間の配線抵抗で０．１Ω、“＄Ｍｅｔａｌ１”は図４の下層配線２０の配線幅で０．５μｍであることを示す。
【００３７】
４行目の“Ｒｉ１”は、ノードＡ５とノードＡ６の抵抗であり０．６６Ωであることを示す。ここで、ビア１個の抵抗が２Ωなら３個のビアがあることが、このネットリスト１３ａから分かる。
【００３８】
このように抽出したネットリスト１３ａにおいて、特に、配線間の抵抗値により、接続されているビアの個数が分かり、配線幅から、ルールにより、切断されるビアの個数が分かる（ステップＳ６）。
【００３９】
次に、許容電流計算用ネットリスト作成部１４は、切断する可能性のあるビアを除外して、許容電流計算用ネットリスト１４ａを作成する。例えば、図５で示したネットリストの例で、前述のようにノードＡ５とノードＡ６の間の抵抗値より３個のビアがあることが分かった場合、ステップＳ４の処理で、３個ビアの場合、配線幅１．０μｍで２個のビアが切断する可能性があると設定すると、この２個のビアを除外した許容電流計算用ネットリスト１４ａを作成する。具体的には、図５の４行目で、抵抗値をビア１個分の２Ωとする（ステップＳ７）。
【００４０】
最後に、作成した許容電流計算用ネットリスト１４ａを用いて、許容電流計算部１５において、シミュレーションを実行し、許容電流を計算する（ステップＳ８）。
【００４１】
実際にはこの後、最も電流が流れるタイミングでのシミュレーションを行い、ビアに、上記の方法で算出した許容電流を超える電流が流れないか確認する。
このように、許容電流計算時には、ルールを参照して、切断する可能性のあるビアを除外した、許容電流計算用ネットリスト１４ａを作成し、許容電流を計算するので、ビアに許容電流以上の電流が流れることを防止することができる。
【００４２】
なお、上記では、レイアウトデータ１２ａの作成後にネットリスト１３ａを抽出し、切断される可能性があるビアを削除した許容電流計算用ネットリスト１４ａを作成するようにしたが、レイアウト作成時の検証で、前述したルールを参照して、切断する可能性のあるビアを別のレイアウトのレイヤーに作成し、マスク作成用のレイアウトデータと許容電流計算用のレイアウトデータを分離するようにしてもよい。
【００４３】
図６は、許容電流計算用のビアと切断する可能性のあるビアを分離した例を示す図である。
レチクル作成用のビア群３０において、前述したルールに従って、許容電流計算用のビアＶ１１〜Ｖ１６からなる許容電流計算用レイヤー３１と、切断する可能性のあるビアＶ２０〜Ｖ２２からなるレイヤー３２に分離する。レチクル作成時には、レチクル作成用のビア群３０の全てを用い、許容電流計算時には、許容電流計算用レイヤー３１のみでネットリスト３１ａを作成する。これにより処理を簡略化できる。
【００４４】
また、ルールで、配線幅に応じて配置されるビアの最低数と、切断される可能性のあるビアの数が規定されるので、配線幅を参照して、直接、ビアに流せる許容電流を変化させるようにしてもよい。例えば、最低３個のビアが必要な配線幅の場合で２個のビアが切断されると規定されている場合、許容電流を１／３にし、最低２個のビアが必要な配線幅の場合で１個のビアが切断されると規定されている場合、許容電流を１／２に変化させる。
【００４５】
また、上記では、ビアの切断確率を配線幅に注目して規定したが、切断確率を規定するパラメータとして動作温度や、ビアの径、多層配線において何層目の配線層かによって変わるアスペクト（ビアの直径と高さの比）を選んでもよい。
【００４６】
【発明の効果】
以上説明したように本発明では、切断する可能性のあるビアまたはコンタクトを除外して、許容電流を計算するので、ビアまたはコンタクトに許容電流以上の電流が流れることを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の許容電流計算装置のブロック図である。
【図２】本発明の実施の形態の許容電流計算方法を示すフローチャートである。
【図３】１個ビアの切断確率Ｆをもとに２個ビア及び３個ビアの歩留まりを算出した結果を示す図である。
【図４】半導体集積回路のレイアウトの一部を示す図である。
【図５】図４のレイアウトに対応したネットリストの例である。
【図６】許容電流計算用のビアと切断する可能性のあるビアを分離した例を示す図である。
【図７】ビアの断線の様子を示した半導体集積回路の一部を示した断面図である。
【図８】上層のＣｕ配線の配線幅と切断確率及びビアの保証数の関係を示す図である。
【図９】複数個のビアを配置する例である。
【符号の説明】
１０  許容電流計算装置
１１  ルール作成部
１１ａ  ルール
１２  レイアウト作成部
１２ａ  レイアウトデータ
１３  ネットリスト抽出部
１３ａ  ネットリスト
１４  許容電流計算用ネットリスト作成部
１４ａ  許容電流計算用ネットリスト
１５  許容電流計算部
【図１】
2004200298.tif 000003
【図２】
2004200298.tif 000004
【図３】
2004200298.tif 000005
【図４】
2004200298.tif 000006
【図５】
2004200298.tif 000007
【図６】
2004200298.tif 000008
【図７】
2004200298.tif 000009
【図８】
2004200298.tif 000010
【図９】
2004200298.tif 000011