(57)【要約】【課題】負荷に供給される出力信号の品質の劣化を伴わずに、出力段のスイッチング素子や負荷の保護ができるパワーアンプ装置を提供する。【解決手段】入力信号を、その量子化レベルをパルス幅に対応させたパルス幅変調信号に変換して出力するパルス幅変調手段１１と、このパルス幅変調手段１１から出力されるパルス幅変調信号を互いに逆レベルの１対のドライブパルスに変換して出力するドライブ手段と、１対のスイッチング素子がプッシュプル接続されて構成され、ドライブ手段からの１対のドライブパルスが、１対のスイッチング素子に供給され、出力端に負荷が接続されるプッシュプル回路を備える。プッシュプル回路の出力端の電位が、所定値を超えたことを検出する検出手段３０の検出出力に基づき、プッシュプル回路の動作を実質的に停止させる動作停止手段２２を設ける。【選択図】　　　　図１
2004056254.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を、その量子化レベルをパルス幅に対応させたパルス幅変調信号に変換して出力するパルス幅変調手段と、
前記パルス幅変調手段から出力される前記パルス幅変調信号を互いに逆レベルの１対のドライブパルスに変換して出力するドライブ手段と、
１対のスイッチング素子がプッシュプル接続されて構成され、前記ドライブ手段からの前記１対のドライブパルスが、前記１対のスイッチング素子に供給され、出力端に負荷が接続されるプッシュプル回路と、
前記プッシュプル回路の出力端の電位が、所定値を超えたことを検出する検出手段と、
前記検出手段の検出出力に基づき、前記プッシュプル回路の動作を実質的に停止させる動作停止手段と、
を備えるパワーアンプ装置。
【請求項２】
請求項１に記載のパワーアンプ装置において、
前記動作停止手段は、前記パルス幅変調手段、前記ドライブ手段または前記プッシュプル回路への電源電圧の供給を停止する
ことを特徴とするパワーアンプ装置。
【請求項３】
請求項１に記載のパワーアンプ装置において、
前記動作停止手段は、前記パルス幅変調手段からの前記パルス幅変調信号の出力を停止する
ことを特徴とするパワーアンプ装置。
【請求項４】
請求項１に記載のパワーアンプ装置において、
前記動作停止手段は、前記ドライブ手段からの前記１対のドライブパルスの出力を停止する
ことを特徴とするパワーアンプ装置。
【請求項５】
入力信号を、その量子化レベルをパルス幅に対応させたパルス幅変調信号に変換して出力するパルス幅変調手段と、
前記パルス幅変調手段から出力される前記パルス幅変調信号を互いに逆レベルの１対のドライブパルスに変換して出力するドライブ手段と、
１対のスイッチング素子がプッシュプル接続されて構成され、前記ドライブ手段からの前記１対のドライブパルスが、前記１対のスイッチング素子に供給され、出力端に負荷が接続されるプッシュプル回路と、
前記プッシュプル回路の出力端の電位が、所定値を超えたことを検出する検出手段と、
前記検出手段の検出出力に基づき、前記出力端に対して負荷側を切り離すようにする手段と、
を備えるパワーアンプ装置。
【請求項６】
入力信号を、その量子化レベルをパルス幅に対応させた第１のパルス幅変調信号に変換して出力する第１のパルス幅変調手段と、
前記入力信号を、その量子化レベルの２の補数をパルス幅に対応させた第２のパルス幅変調信号に変換して出力する第２のパルス幅変調手段と、
前記第１のパルス幅変調手段から出力される前記第１のパルス幅変調信号を互いに逆レベルの１対の第１のドライブパルスに変換して出力する第１のドライブ手段と、
前記第２のパルス幅変調手段から出力される前記第２のパルス幅変調信号を互いに逆レベルの１対の第２のドライブパルスに変換して出力する第２のドライブ手段と、
第１の１対のスイッチング素子がプッシュプル接続されて構成され、前記第１のドライブ手段からの前記１対の第１のドライブパルスが、前記第１の１対のスイッチング素子に供給され、出力端が負荷の一端に接続される第１のプッシュプル回路と、
第２の１対のスイッチング素子がプッシュプル接続されて構成され、前記第２のドライブ手段からの前記第２の１対のドライブパルスが、前記第２の１対のスイッチング素子に供給され、出力端が前記負荷の他端に接続される第２のプッシュプル回路と、
前記第１のプッシュプル回路の出力端の電位または前記第２のプッシュプル回路の出力端の電位が、所定値を超えたことを検出する検出手段と、
前記検出手段の検出出力に基づき、前記第１および第２のプッシュプル回路の動作を実質的に停止させる動作停止手段と、
を備えるパワーアンプ装置。
【請求項７】
入力信号を、その量子化レベルをパルス幅に対応させた第１のパルス幅変調信号に変換して出力する第１のパルス幅変調手段と、
前記入力信号を、その量子化レベルの２の補数をパルス幅に対応させた第２のパルス幅変調信号に変換して出力する第２のパルス幅変調手段と、
前記第１のパルス幅変調手段から出力される前記第１のパルス幅変調信号を互いに逆レベルの１対の第１のドライブパルスに変換して出力する第１のドライブ手段と、
前記第２のパルス幅変調手段から出力される前記第２のパルス幅変調信号を互いに逆レベルの１対の第２のドライブパルスに変換して出力する第２のドライブ手段と、
第１の１対のスイッチング素子がプッシュプル接続されて構成され、前記第１のドライブ手段からの前記１対の第１のドライブパルスが、前記第１の１対のスイッチング素子に供給され、出力端が負荷の一端に接続される第１のプッシュプル回路と、
第２の１対のスイッチング素子がプッシュプル接続されて構成され、前記第２のドライブ手段からの前記第２の１対のドライブパルスが、前記第２の１対のスイッチング素子に供給され、出力端が前記負荷の他端に接続される第２のプッシュプル回路と、
前記第１のプッシュプル回路の出力端の電位または前記第２のプッシュプル回路の出力端の電位が、所定値を超えたことを検出する検出手段と、
前記検出手段の検出出力に基づき、前記出力端に対して前記負荷側を切り離すようにする手段と、
を備えるパワーアンプ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、パルス幅変調信号（以下、ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）信号という）によりドライブされるパワーアンプ装置に関する。
【０００２】
【従来の技術】
オーディオ用のパワーアンプ装置として、いわゆるＤ級アンプと呼ばれるデジタルアンプがある。このＤ級アンプは、スイッチングにより電力増幅を行うものであり、例えば図７に示すように構成される。
【０００３】
すなわち、デジタルオーディオ信号Ｐｉｎが、入力端子Ｔｉｎを通じてＰＷＭ変調回路１１に供給されると共に、クロック形成回路１２から所定の周波数のクロック信号がＰＷＭ変調回路１１に供給され、デジタルオーディオ信号Ｐｉｎは、１対のＰＷＭ信号ＰＡ、ＰＢに変換される。
【０００４】
この場合、図９（Ａ）、（Ｂ）に示すように、ＰＷＭ信号ＰＡ、ＰＢのパルス幅は、デジタルオーディオ信号Ｐｉｎが示す量子化レベル（信号ＰｉｎをＤ／Ａ変換したときの瞬時レベルに対応。以下同様）に対応して変化するものであるが、一方のＰＷＭ信号ＰＡのパルス幅は、デジタルオーディオ信号Ｐｉｎそのものが示す量子化レベルの大きさに対応するものとされ、他方のＰＷＭ信号ＰＢのパルス幅は、デジタルオーディオ信号Ｐｉｎが示す量子化レベルの２の補数の大きさに対応するものとされる。
【０００５】
なお、図９（Ａ）および（Ｂ）に示した例のＰＷＭ信号ＰＡおよびＰＢは、その立ち上がり時点が、ＰＷＭ信号ＰＡ、ＰＢの１サイクル期間ＴＣの開始時点に固定され、その立ち下がり時点がデジタルオーディオ信号Ｐｉｎの示すレベルに対応して変化する、いわゆる片側変調方式のＰＷＭ信号である。
【０００６】
ＰＷＭ信号ＰＡおよびＰＢとしては、図９（Ｃ）および（Ｄ）に示すように、立ち上がり時点および立ち下がり時点の両方が同時に変化する、いわゆる両側変調方式のＰＷＭ信号とすることもできる。
【０００７】
ＰＷＭ信号ＰＡ、ＰＢのキャリア周波数ｆｃ（＝１／ＴＣ）は、デジタルオーディオ信号Ｐｉｎのサンプリング周波数ｆｓの例えば１６倍とされ、ｆｓ＝４８ｋＨｚとすれば、
ｆｃ＝１６ｆｓ＝１６×４８ｋＨｚ＝７６８ｋＨｚ
とされる。
【０００８】
そして、このＰＷＭ変調回路１１からの一方のＰＷＭ信号ＰＡがドライブ回路１３に供給されて、図８（Ａ）に示すように、ＰＷＭ信号ＰＡと同レベルおよびレベル反転した１対のドライブ用のパルス電圧（ドライブパルス）＋ＰＡ、−ＰＡが形成される。
【０００９】
ドライブ回路１３からのパルス電圧＋ＰＡ、−ＰＡは、１対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｔｙｐｅ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）１５１、１５２のゲートにそれぞれ供給される。
【００１０】
この場合、ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）１５１，１５２は、プッシュプル回路１５を構成するものであり、ＦＥＴ１５１のドレインが電源端子２０に接続され、ＦＥＴ１５１のソースがＦＥＴ１５２のドレインに接続され、ＦＥＴ１５２のソースが接地に接続される。また、電源端子２０には、安定した直流電圧＋ＶＤＤが電源電圧として供給される。なお、電圧＋ＶＤＤは、例えば２０Ｖ〜５０Ｖとされている。
【００１１】
そして、ＦＥＴ１５１のソースおよびＦＥＴ１５２のドレインが、コイルおよびコンデンサを有するローパスフィルタ１７を通じて、スピーカ１９の一端が接続されるスピーカ端子ＳＰ＋に接続される。
【００１２】
また、ＰＷＭ変調回路１１からの他方のＰＷＭ信号ＰＢに対しても、ＰＷＭ信号ＰＡに対してと同様に構成される。すなわち、ＰＷＭ信号ＰＢがドライブ回路１４に供給されて、図８（Ｂ）に示すように、信号ＰＢと同レベルおよびレベル反転した１対のドライブ用のパルス電圧（ドライブパルス）＋ＰＢ、−ＰＢが形成される。
【００１３】
そして、ドライブ回路１４からのパルス電圧＋ＰＢ、−ＰＢが、プッシュプル回路１６を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ１６１、１６２のゲートにそれぞれ供給される。
【００１４】
そして、ＦＥＴ１６１のソースおよびＦＥＴ１６２のドレインが、コイルおよびコンデンサを有するローパスフィルタ１８を通じてスピーカ１９の他端が接続されるスピーカ端子ＳＰ−に接続される。
【００１５】
したがって、パルス電圧＋ＰＡ＝“Ｈ”のときには、パルス電圧−ＰＡ＝“Ｌ”であり、ＦＥＴ１５１がオンになるとともに、ＦＥＴ１５２がオフになるので、ＦＥＴ１５１、１５２の接続点の電圧ＶＡは、図８（Ｃ）に示すように、電圧＋ＶＤＤとなる。また、逆に、パルス電圧＋ＰＡ＝“Ｌ”のときには、パルス電圧−ＰＡ＝“Ｈ”であり、ＦＥＴ１５１がオフになると共に、ＦＥＴ１５２がオンになるので、電圧ＶＡ＝０となる。
【００１６】
同様に、パルス電圧＋ＰＢ＝“Ｈ”のときには、パルス電圧−ＰＢ＝“Ｌ”であり、ＦＥＴ１６１がオンになるとともに、ＦＥＴ１６２がオフになるので、ＦＥＴ１６１、１６２の接続点の電圧ＶＢは、図８（Ｄ）に示すように、電圧＋ＶＤＤとなる。また、逆に、パルス電圧＋ＰＢ＝“Ｌ”のときには、パルス電圧−ＰＢ＝“Ｈ”であり、ＦＥＴ１６１がオフになるとともに、ＦＥＴ１６２がオンになるので、電圧ＶＢ＝０となる。
【００１７】
そして、電圧ＶＡ＝＋ＶＤＤ、かつ、電圧ＶＢ＝０の期間には、図７および図８（Ｅ）に示すように、ＦＥＴ１５１、１５２の接続点から、ローパスフィルタ１７→スピーカ１９→ローパスフィルタ１８のラインを通じて、ＦＥＴ１６１、１６２の接続点へと、電流ｉが流れる。
【００１８】
また、電圧ＶＡ＝０、かつ、電圧ＶＢ＝＋ＶＤＤの期間には、ＦＥＴ１６１、１６２の接続点から、ローパスフィルタ１８→スピーカ１９→ローパスフィルタ１７のラインを通じて、ＦＥＴ１５１、１５２の接続点へと、逆向きに電流ｉが流れる。さらに、ＶＡ＝ＶＢ＝＋ＶＤＤの期間、およびＶＡ＝ＶＢ＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路１５、１６がＢＴＬ（Ｂｒｉｄｇｅ
Ｔｉｅｄ　Ｌｏａｄ）回路を構成している。
【００１９】
そして、電流ｉの流れる期間は、もとのＰＷＭ信号ＰＡ、ＰＢが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ１９を流れるとき、電流ｉはローパスフィルタ１７、１８により積分されるので、結果として、スピーカ１９を流れる電流ｉは、デジタルオーディオ信号Ｐｉｎの示すレベルに対応したアナログ電流であって、電力増幅された電流となる。つまり、電力増幅された出力がスピーカ１９に供給されることになる。
【００２０】
こうして、図７の回路は、パワーアンプとして動作するが、このとき、ＦＥＴ１５１，１５２，１６１，１６２は、入力されたデジタルオーディオ信号Ｐｉｎに対応して電源電圧＋ＶＤＤをスイッチングして、電力増幅をするので、効率が高く、また、大出力を得ることができる。
【００２１】
ところで、図７の構成のみでは、パワーアンプ装置に電源が投入されている状態において、スピーカ端子ＳＰ＋とＳＰ−とが短絡される状態やスピーカ端子ＳＰ＋、ＳＰ−がパワーアンプ装置のシャーシなど接地部分と短絡される状態になると、図７のプッシュプル回路１５，１６には大電流が流れ、ＦＥＴ１５１，１５２，１６１，１６２が破壊されるおそれがある。また、接続されるスピーカ１９がダメージを受けるおそれもある。
【００２２】
このような事態の発生を防止するため、従来から、上述のようなパワーアンプ装置には、過電流保護回路が設けられている。図１０は、その過電流保護回路が付加されたパワーアンプ装置の従来例である。
【００２３】
図１０の例のパワーアンプ装置においては、過電流保護回路２１が、出力段のプッシュプル回路１５，１６と、電源端子２０との間に設けられる。
【００２４】
すなわち、過電流保護回路２１においては、電源端子２０がコンデンサ２１１を介して接地されると共に、抵抗器２１２およびコンデンサ２１３の直列回路を介して接地される。また、電源端子２０は、過電流検出用のトランジスタ２１４のエミッタに接続される。そして、抵抗器２１２とコンデンサ２１３との接続点が、ＦＥＴ１５１および１６１のドレインに接続され、プッシュプル回路１５および１６には、電源電圧＋ＶＤＤは、抵抗器２１２を通じて供給される。
【００２５】
また、抵抗器２１２とコンデンサ２１３との接続点は、過電流検出用のトランジスタ２１４のベースに接続される。そして、このトランジスタ２１４のコレクタは、トランジスタ２１５のベースに接続される。このトランジスタ２１５のエミッタは接地される。そして、このトランジスタ２１５のコレクタ出力が、過電流検出出力として、マイクロコンピュータ２２に供給される。
【００２６】
マイクロコンピュータ２２は、トランジスタ２１５のコレクタ出力により、過電流が検出されたと判断したときには、この例では、ドライブ回路１３および１４からのドライブ信号＋ＰＡ，−ＰＡおよび＋ＰＢ，−ＰＢの出力を停止して、ＦＥＴ１５１、１５２、１６１、１６２を常にオフとするように制御する。
【００２７】
この過電流保護回路２１は、次のように動作する。すなわち、図１０の構成においては、電源端子２０からの電源電圧＋ＶＤＤは、抵抗器２１２を通じてプッシュプル回路１５および１６に供給される。
【００２８】
通常動作時には、ＦＥＴ１５１、１５２、１６１、１６２を通じて流れる電流ｉは、所定の値よりは小さく、このため抵抗器２１２による電圧降下は小さいため、過電流検出用トランジスタ２１４はオフである。
【００２９】
一方、前述のような理由により、ＦＥＴ１５１、１５２、１６１、１６２を通じて大電流が流れるようになると、抵抗器２１２における電圧降下は大きくなるため、過電流検出用トランジスタ２１４はオンとなる。このため、トランジスタ２１５もオンとなり、そのコレクタの過電流検出出力がハイレベルからローレベルとなる。
【００３０】
すると、マイクロコンピュータ２２は、この過電流検出出力がローレベルになったことから、ドライブ回路１３，１４に、その出力を停止させる制御信号を供給する。ドライブ回路１３および１４では、この制御信号を受けて、ドライブ信号＋ＰＡ，−ＰＡおよび＋ＰＢ，−ＰＢの、ＦＥＴ１５１、１５２、１６１、１６２への供給を停止する。これにより、ＦＥＴ１５１、１５２、１６１、１６２は全てオフとされ、過電流は流れなくなり、ＦＥＴ１５１、１５２、１６１、１６２やスピーカ１９が保護される。
【００３１】
【発明が解決しようとする課題】
しかしながら、上述した従来の過電流保護回路の場合には、電源電圧＋ＶＤＤが、過電流検出用の抵抗器２１２を介してプッシュプル回路１５，１６に供給される構成であるため、通常動作時においては、スピーカ１９に流れる音声信号電流ｉに応じた電流が抵抗器２１２を流れることにより、プッシュプル回路１５，１６の電源電圧が変動することになる。
【００３２】
このように、プッシュプル回路１５，１６の電源電圧が変動すると、ドライブ回路１３，１４からのドライブ信号によるＦＥＴ１５１、１５２、１６１、１６２のＰＷＭ駆動波形の立ち上がりや立ち下がりの傾斜および振幅が変動する。振幅方向の変動は、プッシュプル回路１５，１６がＢＴＬ回路を構成していることによりキャンセルされるが、傾斜による変動分は、パルス幅の変動として残留するため、音声信号についての時間軸変動（ジッタ）となり、スピーカ１９の再生音質に悪影響を及ぼす問題がある。
【００３３】
この発明は、以上の点にかんがみ、負荷に供給される出力信号の品質の劣化を伴わずに、出力段のスイッチング素子や負荷の保護ができるパワーアンプ装置を提供することを目的とする。
【００３４】
【課題を解決するための手段】
上記課題を解決するために、この発明によるパワーアンプ装置は、
入力信号を、その量子化レベルをパルス幅に対応させたパルス幅変調信号に変換して出力するパルス幅変調手段と、
前記パルス幅変調手段から出力される前記パルス幅変調信号を互いに逆レベルの１対のドライブパルスに変換して出力するドライブ手段と、
１対のスイッチング素子がプッシュプル接続されて構成され、前記ドライブ手段からの前記１対のドライブパルスが、前記１対のスイッチング素子に供給され、出力端に負荷が接続されるプッシュプル回路と、
前記プッシュプル回路の出力端の電位が、所定値を超えたことを検出する検出手段と、
前記検出手段の検出出力に基づき、前記プッシュプル回路の動作を実質的に停止させる動作停止手段と、
を備えることを特徴とする。
【００３５】
上述の構成のこの発明において、プッシュプル回路の出力端の電位は、通常動作時には所定値以下となるが、前述のような大電流がプッシュプル回路に流れたときには、所定値を超え、それが、検出手段により検出される。すると、動作停止手段は、この検出手段の検出出力に基づき、プッシュプル回路の動作を実質的に停止させる。
【００３６】
これにより、プッシュプル回路のスイッチング素子が保護されると共に、プッシュプル回路の出力端に負荷が接続されていたときには、その負荷が保護される。そして、この発明によれば、従来例のようなプッシュプル回路の電源電圧の変動は伴わないので、負荷に供給される出力信号の品質の劣化は生じない。
【００３７】
【発明の実施の形態】
以下、この発明によるパワーアンプ装置の実施形態を、前述したデジタルオーディオ信号の電力増幅装置に適用した場合について、図を参照しながら説明する。
【００３８】
［第１の実施形態］
図１は、この発明によるパワーアンプ装置の第１の実施形態を示す回路構成図であり、過電流保護回路部分を除くＰＷＭ駆動回路部分は、図７に示したものと全く同様である。
【００３９】
この第１の実施形態においては、電源端子２０からの電源電圧＋ＶＤＤは、図１０の従来例の場合と異なり、抵抗器を介さずに直接にプッシュプル回路１５および１６に供給される。
【００４０】
そして、この第１の実施形態における過電流保護回路３０においては、電源端子２０は、抵抗器３１およびコンデンサ３２を介して接地される。そして、抵抗器３１とコンデンサ３２との接続点が、ダイオード３３のアノードに接続され、このダイオードのカソードがプッシュプル回路１５の出力端であるＦＥＴ１５１のソースとＦＥＴ１５２のドレインとの接続点に接続される。
【００４１】
抵抗器３１とコンデンサ３２との接続点は、また、抵抗器３４および３５を介して接地されると共に、抵抗器３４と抵抗器３５との接続点がトランジスタ３６のベースに接続される。このトランジスタ３６のエミッタは接地され、コレクタに得られる過電流検出出力は、マイクロコンピュータ２２に供給される。
【００４２】
以上の構成においては、通常動作時には、ＰＷＭ駆動回路部分は、図７の場合と全く同様にして動作する。このとき、図１０の従来例とは異なり、プッシュプル１５および１６には、電源端子２０からの電源電圧＋ＶＤＤが直接に供給されるので、図１０の従来例のような時間軸変動がスピーカ１９での再生音声に生じることはなく、音声品質の劣化は生じない。
【００４３】
そして、通常動作時の過電流保護回路３０においては、ドライブ回路１３からのパルス電圧＋ＰＡ＝“Ｈ”、−ＰＡ＝“Ｌ”であって、ＦＥＴ１５１がオン、ＦＥＴ１５２がオフになるときには、コンデンサ３２は抵抗器３１を通じて充電電流が流れて充電される。また、ドライブ回路１３からのパルス電圧＋ＰＡ＝“Ｌ”、−ＰＡ＝“Ｈ”であって、ＦＥＴ１５１がオフ、ＦＥＴ１５２がオンになるときには、コンデンサ３２の充電電圧は、ダイオード３３およびＦＥＴ１５２を通じて放電される。そして、それがＰＷＭ信号の１周期ごとに繰り返される。
【００４４】
したがって、抵抗器３１とコンデンサ３２との接続点の電位は、所定値以上にならず、このため、トランジスタ３６のベース電位も所定値以上にならないため、トランジスタ３６はオフのままとなり、マイクロコンピュータ２２は、ドライブ回路１３および１４を動作イネーブル状態に維持する。
【００４５】
次に、この図１のパワーアンプ装置に電源が投入されている状態において、スピーカ端子ＳＰ＋とＳＰ−とが短絡される状態になると、プッシュプル回路１５，１６に大電流が流れ、プッシュプル回路１５の出力端（ＦＥＴ１５１と１５２との接続点）の電位は上昇し、ダイオード３３がオフとなり、コンデンサ３２の充電により、抵抗器３１とコンデンサ３２との接続点の電位が所定値以上に高くなる。このため、トランジスタ３６のベース電位が所定値以上に高くなり、このトランジスタ３６がオンとなって、過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ２２に供給される。
【００４６】
マイクロコンピュータ２２は、受け取った過電流検出出力に基づいて、ドライブ回路１３および１４を非動作状態に制御して、プッシュプル回路１５および１６のＦＥＴ１５１，１５２，１６１，１６２の全てをオフする。これにより、プッシュプル回路１５，１６には過電流が流れなくなり、ＦＥＴ１５１，１５２，１６１，１６２が保護されると共に、負荷としてのスピーカ１９も保護される。
【００４７】
以上のようにして、この実施形態のパワーアンプ装置の保護回路３０によれば、プッシュプル回路を構成するスイッチング素子としてのＦＥＴ１５１，１５２，１６１，１６２や、負荷としてのスピーカが、過電流に対して保護されると共に、スピーカによる再生音質の劣化を防止することができる。
【００４８】
なお、上述の実施形態では、マイクロコンピュータ２２は、過電流検出出力によりドライブ回路１３および１４の動作を制御するようにしたが、マイクロコンピュータ２２は、過電流検出出力によりＰＷＭ変調回路１１の出力ＰＡ，ＰＢを停止するように制御してもよい。
【００４９】
また、マイクロコンピュータ２２は、過電流検出出力により、ＰＷＭ変調回路１１やドライブ回路１３，１４の動作を実質上不能にするために、それらＰＷＭ変調回路１１やドライブ回路１３，１４への電源供給を遮断するようにしてもよい。
【００５０】
また、図２に示すように、スピーカ端子ＳＰ＋とフィルタ１７との間およびスピーカ端子ＳＰ−とフィルタ１８との間に、通常はオンとされる出力遮断用のスイッチ回路３７，３８を設け、マイクロコンピュータ２２が、過電流検出出力に基づいて、過電流検出時には、これらのスイッチ回路３７，３８をオフするようにしてもよい。スイッチ回路３７，３８をオフすることにより、負荷側が出力端から切断され、不具合を生じる電流のルートが断たれるからである。
【００５１】
なお、この第１の実施形態の過電流保護回路３０によれば、スピーカ端子ＳＰ＋が、例えばスピーカケーブルなどの導線の一端に接続されている状態において、当該導線の他端がシャーシや金属などに触れてしまった場合における過電流発生時においても、ＦＥＴ１５１，１５２を保護することができる。
【００５２】
なお、スピーカ端子ＳＰ−が、例えばスピーカケーブルなどの導線の一端に接続されている状態において、当該導線の他端がシャーシや金属などに触れてしまった場合における過電流発生時において、プッシュプル回路１６のＦＥＴ１６１，１６２の保護をするためには、スピーカ端子ＳＰ−側にも、過電流保護回路３０を設け、その検出出力をマイクロコンピュータに供給するようにすればよい。
【００５３】
［第２の実施形態］
前述の第１の実施形態は、スピーカ端子ＳＰ＋側に過電流保護回路３０を設けた場合であるが、この第２の実施形態は、スピーカ端子ＳＰ−側に過電流保護回路４０を設けた場合である。
【００５４】
この第２の実施形態においては、電源端子２０からの電源電圧＋ＶＤＤは、第１の実施形態と同様に、抵抗器を介さずに直接にプッシュプル回路１５および１６に供給される。
【００５５】
そして、この第２の実施形態における過電流保護回路４０においては、電源端子２０は、コンデンサ４１および抵抗器４２を介して接地される。そして、コンデンサ４１および抵抗器４２の接続点が、ダイオード４３のカソードに接続され、このダイオードのアノードがプッシュプル回路１６の出力端であるＦＥＴ１６１のソースとＦＥＴ１６２のドレインとの接続点に接続される。
【００５６】
コンデンサ４１と抵抗器４２との接続点は、また、抵抗器４４および４５を介して電源端子２０に接続されると共に、抵抗器４４と抵抗器４５との接続点がトランジスタ４６のベースに接続される。このトランジスタ４６のエミッタは電源端子２０に接続され、コレクタは抵抗器４７および４８を通じて接地される。そして、抵抗器４７と抵抗器４８との接続点は、トランジスタ４９のベースに供給される。このトランジスタ４９のエミッタは接地され、コレクタに得られる出力は、マイクロコンピュータ２２に供給される。
【００５７】
この第２の実施形態の構成においても、通常動作時には、ＰＷＭ駆動回路部分は、図７の場合と全く同様にして動作する。このとき、図１０の従来例とは異なり、プッシュプル１５および１６には、電源端子２０からの電源電圧＋ＶＤＤが直接に供給されるので、図１０の従来例のような時間軸変動がスピーカ１９での再生音声に生じることはなく、音声品質の劣化は生じない。
【００５８】
そして、通常動作時の過電流保護回路４０においては、ドライブ回路１４からのパルス電圧＋ＰＢ＝“Ｌ”、−ＰＢ＝“Ｈ”であって、ＦＥＴ１６１がオフ、ＦＥＴ１６２がオンになるときには、ダイオード４３がオフとなり、コンデンサ４２に充電電流が流れて、これが充電される。また、ドライブ回路１４からのパルス電圧＋ＰＢ＝“Ｈ”、−ＰＢ＝“Ｌ”であって、ＦＥＴ１６１がオン、ＦＥＴ１６２がオフになるときには、ダイオード４３がオンとなり、コンデンサ４１の充電電圧は抵抗４４，４５を通じて放電される。そして、それがＰＷＭ信号の１周期ごとに繰り返される。
【００５９】
したがって、コンデンサ４１と抵抗器４２との接続点の電位は、所定値以下にならず、このため、トランジスタ４６のベース電位も所定値以下にならないため、トランジスタ４６はオフのままとなり、マイクロコンピュータ２２は、ドライブ回路１３および１４を動作イネーブル状態に維持する。
【００６０】
次に、この図３のパワーアンプ装置において、電源が投入されている状態において、スピーカ端子ＳＰ＋とＳＰ−とが短絡される状態になると、プッシュプル回路１５，１６に大電流が流れ、プッシュプル回路１６の出力端（ＦＥＴ１６１と１６２との接続点）の電位は上昇し、ダイオード４３がオンとなり、コンデンサ４１の充電により、コンデンサ４１と抵抗器４２との接続点の電位が低くなる。このため、トランジスタ４６のベース電位が所定値よりも低くなって、このトランジスタ４６がオンとなり、このため、トランジスタ４９がオンとなって、過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ２２に供給される。
【００６１】
マイクロコンピュータ２２は、受け取った過電流検出出力に基づいて、ドライブ回路１３および１４を非動作状態に制御して、プッシュプル回路１５および１６のＦＥＴ１５１，１５２，１６１，１６２の全てをオフする。これにより、過電流が流れなくなり、ＦＥＴ１５１，１５２，１６１，１６２が保護されると共に、負荷としてのスピーカも保護される。
【００６２】
以上のようにして、この実施形態のパワーアンプ装置の保護回路３０によれば、プッシュプル回路を構成するスイッチング素子としてのＦＥＴ１５１，１５２，１６１，１６２や、負荷としてのスピーカが、過電流に対して保護されると共に、スピーカによる再生音質の劣化を防止することができる。
【００６３】
なお、この第２の実施形態に老いても、マイクロコンピュータ２２は、過電流検出出力によりＰＷＭ変調回路１１の出力ＰＡ，ＰＢを停止するように制御してもよい。
【００６４】
また、マイクロコンピュータ２２は、過電流検出出力により、ＰＷＭ変調回路１１やドライブ回路１３，１４の動作を実質上不能にするために、それらＰＷＭ変調回路１１やドライブ回路１３，１４への電源供給を遮断するようにしてもよい。
【００６５】
また、図４に示すように、スピーカ端子ＳＰ＋とフィルタ１７との間およびスピーカ端子ＳＰ−とフィルタ１８との間に、通常はオンとされる出力遮断用のスイッチ回路３７，３８を設け、マイクロコンピュータ２２が、過電流検出出力に基づいて、過電流検出時には、これらのスイッチ回路３７，３８をオフするようにしてもよい。
【００６６】
なお、この第２の実施形態の過電流保護回路４０によれば、スピーカ端子ＳＰ−が、例えばスピーカケーブルなどの導線の一端に接続されている状態において、当該導線の他端がシャーシや金属などに触れてしまった場合における過電流発生時においても、ＦＥＴ１６１，１６２を保護することができる。
【００６７】
なお、スピーカ端子ＳＰ＋が、例えばスピーカケーブルなどの導線の一端に接続されている状態において、当該導線の他端がシャーシや金属などに触れてしまった場合における過電流発生時において、プッシュプル回路１５のＦＥＴ１５１，１５２の保護をするためには、スピーカ端子ＳＰ＋側にも、過電流保護回路４０を設け、その検出出力をマイクロコンピュータに供給するようにすればよい。
【００６８】
［他の実施形態］
上述の例においては、出力段がＢＴＬ回路とされている場合であるが、シングル回路の場合にも、この発明は適用することができる。図５および図６は、このシングル回路を用いたパワーアンプ装置の構成例を示すものである。
【００６９】
図５に示すパワーアンプ装置は、ＰＷＭ変調回路１１からドライブ回路１３にＰＷＭ信号ＰＡが供給されて、ドライブ用のパルス電圧＋ＰＡ、−ＰＡが形成され、これらパルス電圧＋ＰＡ，−ＰＡがプッシュプル回路１５に供給される。そして、このプッシュプル回路１５の出力端が、コンデンサ５１を通じ、さらにローパスフィルタ１７を通じてスピーカ１９の一端に接続される。スピーカ１９の他端は接地される。
【００７０】
また、図６に示すパワーアンプ装置は、図５に示したパワーアンプ装置と同様、出力段がシングル回路とされるとともに、プッシュプル回路１５には、電源端子２０＋、２０−から１対の正負の直流電圧＋ＶＤＤ、−ＶＤＤが供給される場合である。したがって、図５におけるコンデンサ５１は省略することができる。
【００７１】
これら図５および図６の出力段がシングル回路の場合のパワーアンプ装置においては、第１の実施形態の過電流保護回路３０と、第２の実施形態の過電流保護回路４０とが、プッシュプル回路１５の出力端に対して設けられ、それら保護回路３０，４０の検出出力はオア回路５２を通じてマイクロコンピュータ２２に供給される。
【００７２】
［その他の変形例］
なお、上述においては、入力信号Ｐｉｎがデジタルオーディオ信号の場合であるが、アナログオーディオ信号であってもよい。また、ＰＷＭ変調回路１１およびドライブ回路１３，１４を一体化した構成とすることもできる。
【００７３】
また、上述の例は、オーディオ用のアンプの場合であるが、モータなどの電力機器をドライブするためのアンプとして使用することもできる。また、スピーカ１９に代えて任意の負荷を接続すれば、その負荷に動作電圧を供給することができると共に、入力信号Ｐｉｎを変更することにより、負荷に供給される電圧の大きさを変更することができる。
【００７４】
なお、上述の実施形態では、過電流保護回路の過電流検出出力を、マイクロコンピュータに供給し、マイクロコンピュータが負荷を切り離したり、ドライブ回路やＰＷＭ変調回路を制御したり、各回路への電源の遮断をコントロールしたりするようにしたが、マイクロコンピュータではなく、専用の制御回路を別個に設けて制御を行なうようにしてもよい。
【００７５】
【発明の効果】
以上説明したように、この発明によれば、負荷に供給される出力信号の品質の劣化を伴うことなく、プッシュプル回路のスイッチング素子や負荷についての過電流保護をすることができる。
【図面の簡単な説明】
【図１】この発明によるパワーアンプ装置の第１の実施形態の回路図である。
【図２】この発明によるパワーアンプ装置の第１の実施形態の変形例を示す回路図である。
【図３】この発明によるパワーアンプ装置の第２の実施形態の回路図である。
【図４】この発明によるパワーアンプ装置の第２の実施形態の変形例を示す回路図である。
【図５】この発明によるパワーアンプ装置のさらに他の実施形態の回路図である。
【図６】この発明によるパワーアンプ装置のさらに他の実施形態の回路図である。
【図７】ＰＷＭ駆動のパワーアンプ装置の構成例を示す図である。
【図８】図７のパワーアンプ装置の動作説明のための図である。
【図９】図７のパワーアンプ装置の動作説明のための図である。
【図１０】従来の過電流保護回路を備えるパワーアンプ装置の回路図である。
【符号の説明】
１１…ＰＷＭ変調回路、１２…クロック形成回路、１３，１４…ドライブ回路、１５，１６…プッシュプル回路、１５１，１５２，１６１，１６２…スイッチング素子としてのＦＥＴ、１７，１８…ローパスフィルタ、１９…スピーカ、３０，４０…過電流保護回路
【図１】
2004056254.tif 000003
【図２】
2004056254.tif 000004
【図３】
2004056254.tif 000005
【図４】
2004056254.tif 000006
【図５】
2004056254.tif 000007
【図６】
2004056254.tif 000008
【図７】
2004056254.tif 000009
【図８】
2004056254.tif 000010
【図９】
2004056254.tif 000011
【図１０】
2004056254.tif 000012