(57)【要約】【課題】ＨＤＰ膜（高密度プラズマＣＶＤ法により成長した絶縁膜）をＣＭＰ（化学的機械研磨）法により平坦化する際のＨＤＰ突起片の発生を防止して半導体基板におけるスクラッチ傷の発生を防止する。【解決手段】シリコン基板１にトレンチ５を形成する工程と、当該トレンチを埋め込むＨＤＰ膜７を成長する工程と、当該ＨＤＰ膜７の表面を平坦化するＣＭＰ工程を含み、ＨＤＰ膜７を成長する工程では、その表面に生じるテーパ状の突起部７ａの傾斜が緩和されるように、ＨＤＰ膜７の膜厚をシリコン基板１上に２０００Ａ程度オーバフィルする膜厚に形成する。ＨＤＰ膜７の表面の突起部７ａの高さや傾斜が緩和されるため、ＣＭＰ工程においてＨＤＰ突起部７ａでの折れによるＨＤＰ突起片の発生が抑制され、スクラッチ傷の発生が防止できる。【選択図】  図１
2004179571.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、前記絶縁膜の表面を平坦化するＣＭＰ（化学的機械研磨）工程を含む半導体装置の製造方法において、前記絶縁膜を成長する工程は前記絶縁膜の表面に生じる突起部を丸めた形状となるように形成することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、前記絶縁膜の表面を平坦化するＣＭＰ工程を含む半導体装置の製造方法において、前記絶縁膜を成長する工程では前記絶縁膜は表面に生じるテーパ状の突起部の傾斜が緩和されるように前記トレンチよりも十分に厚い膜厚に形成することを特徴とする半導体装置の製造方法。
【請求項３】
前記半導体基板の表面上における前記絶縁膜のオーバフィルの膜厚を２０００Ａ（Ａ：オングストローム、以下同じ）以上とすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、前記絶縁膜の表面を平坦化するＣＭＰ工程を含む半導体装置の製造方法において、前記絶縁膜を成長する工程の後に、前記絶縁膜の表面に生じるテーパ状の突起部の傾斜を緩和するための等方性の第２の絶縁膜を積層する工程を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記第２の絶縁膜をＣＶＤ法により形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第２の絶縁膜の膜厚を１５００Ａ以上、好ましくは２０００Ａ以上とすることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、前記絶縁膜の表面を平坦化するＣＭＰ工程を含む半導体装置の製造方法において、前記絶縁膜を成長した後に前記絶縁膜の表面に生じたテーパ状の突起部を丸める工程を含むことを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、前記絶縁膜の表面を平坦化するＣＭＰ工程を含む半導体装置の製造方法において、前記ＣＭＰ工程の前に前記絶縁膜の表面に生じるテーパ状の突起部の傾斜を緩和するための等方性エッチングする工程を含むことを特徴とする半導体装置の製造方法。
【請求項９】
前記絶縁膜の等方性エッチング工程はウェットエッチング工程であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記ＣＭＰ工程はセリアスラリーを用いた研磨法であることを特徴とする請求項１ないし９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記ＣＭＰ工程は、先にシリカスラリーを用いた第１のＣＭＰ工程を行い、その後にセリアスラリーを用いた第２のＣＭＰ工程を行うことを特徴とする請求項１ないし９のいずれかに記載の半導体装置の製造方法。
【請求項１２】
半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、前記絶縁膜の表面を平坦化するＣＭＰ工程を含む半導体装置の製造方法において、前記ＣＭＰ工程では、先にシリカスラリーを用いた第１のＣＭＰ工程を行い、その後にセリアスラリーを用いた第２のＣＭＰ工程を行うことを特徴とする半導体装置の製造方法。
【請求項１３】
前記絶縁膜を成長する工程では高密度プラズマＣＶＤ法により成膜することを特徴とする請求項１ないし１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記トレンチを形成する工程では、前記半導体基板の表面にパッド酸化膜、シリコン窒化膜を積層する工程と、前記シリコン窒化膜上にフォトレジストマスクを形成する工程と、前記フォトレジストマスクを用いて前記シリコン窒化膜、パッド酸化膜、半導体基板を順次エッチングする工程とを含むことを特徴とする請求項１ないし１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記ＣＭＰ工程の後に、前記シリコン窒化膜を除去する工程と、前記半導体基板上に存在する前記絶縁膜をウェットエッチングにより平坦化する工程とを含むことを特徴とする請求項１ないし１４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に半導体基板の表面を平坦化するためのＣＭＰ法（化学的機械研磨法）において生じる研磨傷等の発生を防止した製造方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置における高集積化によって半導体基板上に形成される配線層の多層化が進められており、これに伴い上層配線層での配線層のカバレッジ性が問題になる。カバレッジ性を改善するためには半導体基板ないし下層配線層の表面の平坦化を高めることが必要であり、半導体基板や下層配線層の表面をスラリーと研磨パッドとを用いて化学的かつ機械的に表面を研磨するＣＭＰ法が多用されている。図９はシリコン基板の表面に浅い溝を形成し、この溝内に絶縁材を充填したＳＴＩ構造の素子分離絶縁膜を形成する際にＣＭＰ法を利用した製造方法を工程順に示す図である。
【０００３】
先ず、図９（ａ）のように、シリコン基板１０１の表面にパッド酸化膜１０２及びシリコン窒化膜１０３を形成し、その上に素子分離領域を開口したフォトレジストマスク１０４を形成する。次いで、前記フォトレジストマスク１０４を利用して前記シリコン窒化膜１０３を選択エッチングし、さらにこのシリコン窒化膜１０３をマスクにしてパッド酸化膜１０２をエッチングし、さらにシリコン基板１０１をエッチングして所要深さのトレンチ（分離溝）１０５を形成する。次いで、図９（ｂ）のように、トレンチ１０５の内面にシリコン熱酸化膜１０６を形成した後、シリコン基板１０１の全面にＨＤＰ−ＣＶＤ法（高密度プラズマＣＶＤ法）により成長したシリコン酸化膜（以下、ＨＤＰ膜と称する）１０７を前記トレンチ１０５の深さよりも厚く形成し、トレンチ１０５内に埋め込む。次いで、図９（ｃ）のように、ＣＭＰ法によってシリコン基板１０１上のＨＤＰ膜１０７の表面を研磨し、ＨＤＰ膜１０７をトレンチ１０５内及びその直上にのみ残すようにする。しかる後、図９（ｄ）のように、シリコン窒化膜１０３をエッチング除去し、さらにウェットエッチングによりパッド酸化膜１０２及びＨＤＰ膜１０７の表面をエッチングすることでＨＤＰ膜１０７をトレンチ１０５内にのみ残し、これにより素子分離絶縁構造としてのＳＴＩ１１０が形成される。このようなＣＭＰ法を利用してシリコン基板の表面を平坦化したＳＴＩ構造の素子分離絶縁膜を製造する技術として、特許文献１に記載された技術がある。
【０００４】
【特許文献１】
特開２００２−２５２２７９号公報
【０００５】
【発明が解決しようとする課題】
このようなＣＭＰ法によるＳＴＩ構造の製造工程では、トレンチ１０５内に埋め込むＨＤＰ膜１０７はＣＭＰ工程での作業効率を高めるために、その膜厚をトレンチ１０５を埋め込むのに必要な範囲でなるべく薄く形成しているが、その結果、シリコン基板１０１の表面のシリコン窒化膜１０３上に成長されるＨＤＰ膜１０７は、図１０（ａ）に示すように、面積の大きなシリコン窒化膜１０３上では比較的に均一な厚さに成長されるが、面積の小さなシリコン窒化膜１０３上ではテーパ状に成長されてＨＤＰ突起部１０７ａが発生する。このようなＨＤＰ膜１０７に対してＣＭＰ工程を行うと、図１０（ｂ）に示すように、ＣＭＰ工程中でテーパ状をした微小なＨＤＰ突起部１０７ａの折れが生じ、これによって生じたＨＤＰ突起片１０７ｘが研磨パッドによってシリコン基板１０１の表面に擦り付けられ、図１０（ｃ）に示すように、シリコン窒化膜１０３等を通してシリコン基板１０１の表面にスクラッチ傷Ｘを発生させてしまう。このスクラッチ傷Ｘがシリコン基板１０１の素子形成領域の表面に生じると、後工程で形成する素子に所要の特性が得られなくなり、半導体装置の品質低下や製造歩留りの低下の要因となる。
【０００６】
特に、近年ではＣＭＰ法に用いるスラリーとして、シリカスラリー（ＳｉＯ）よりも研磨平坦性効果の高いセリアスラリー（ＣｅＯ）が用いられているが、このセリアスラリーの砥粒の粒径は０．３μｍとシリカスラリーの粒径０．１μｍよりも大きく、また砥粒濃度はセリアスラリーの１．５％とシリカスラリーの１２．５％に比較して低濃度であるため、ＣＭＰ工程中における研磨パッドとＨＤＰ膜との間の摩擦力によってＨＤＰ突起部の折れによるＨＤＰ突起片の発生がシリカスリラーよりも顕著になり、前述のスクラッチ傷の発生頻度が高いものになっている。
【０００７】
このようなスクラッチ傷を抑制するために、特許文献１では、ＨＤＰ膜を形成した後に、その表面に窒化膜等の犠牲膜を成長し、ＣＭＰ工程ではこの犠牲膜を研磨してＨＤＰ膜の上面部分が露出した時点でＣＭＰ工程を中止し、その後は、ウェットエッチングにより犠牲膜とＨＤＰ膜を除去している。これにより、犠牲膜によってＨＤＰ突起部が保護されるため、ＣＭＰ工程における折れの発生が防止され、スクラッチ傷が抑制されることになる。
【０００８】
しかしながら、この特許文献１に記載の技術は、ＨＤＰ膜の膜厚のばらつきに起因するスクラッチ傷の発生を抑制することを主たる目的とするものであるため、ＣＭＰによるスクラッチ傷の発生を抑制することは可能であるが、ＣＭＰ工程はＨＤＰ膜が露出した時点で中止しているため、ＣＭＰ工程の後に犠牲膜及びＨＤＰ膜をウェットエッチングによって除去する必要があり、ＣＭＰ法本来の研磨による表面の平坦化を実現することは困難である。また、特許文献１の技術では、犠牲膜はＨＤＰ膜の表面に薄く形成しているのに過ぎないため、テーパ状をしたＨＤＰ突起部を研磨したときに犠牲膜と一体にＨＤＰ膜の折れが生じ、ＨＤＰ突起片が発生することを完全に防止することは困難であり、当該ＨＤＰ突起片によるスクラッチ傷の発生を防止することは難しいものと考えられる。
【０００９】
本発明の目的は、ＨＤＰ突起片の発生を防止することで、ＣＭＰ法におけるスクラッチ傷の発生を防止した半導体装置の製造方法を提供するものである。
【００１０】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、当該絶縁膜の表面を平坦化するＣＭＰ工程を含む半導体装置の製造方法において、前記絶縁膜を成長する工程は絶縁膜の表面に生じる突起部が丸めた状態となるように形成することを特徴とする。
【００１１】
この製造方法を具体化するための本発明の第１の製造方法は、半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、当該絶縁膜の表面を平坦化するＣＭＰ工程を含み、前記絶縁膜を成長する工程では前記絶縁膜は表面に生じるテーパ状の突起部の傾斜が緩和されるように前記トレンチよりも十分に厚い膜厚に形成することを特徴とする。好ましくは、半導体基板の表面上における前記絶縁膜のオーバフィルの膜厚を２０００Ａ以上とする。
【００１２】
また、この製造方法を具体化するための第２の製造方法は、半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、当該絶縁膜の表面を平坦化するＣＭＰ工程を含み、前記絶縁膜を成長する工程の後に、前記絶縁膜の表面に生じるテーパ状の突起部の傾斜を緩和するための等方性の第２の絶縁膜を積層する工程を含むことを特徴とする。例えば、前記第２の絶縁膜をコンフォーマルな膜を形成することが可能な方法としてＣＶＤ法により形成する。また、前記第２の絶縁膜の膜厚を１５００Ａ以上、好ましくは２０００Ａ以上とする。
【００１３】
一方、本発明の他の半導体装置の製造方法は、半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、前記絶縁膜の表面を平坦化するＣＭＰ工程を含む半導体装置の製造方法において、前記絶縁膜を成長した後に前記絶縁膜の表面に生じるテーパ状の突起部を丸める工程を含むことを特徴とする。
【００１４】
この他の製造方法を具体化するための本発明の第３の製造方法は、半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、当該絶縁膜の表面を平坦化するＣＭＰ工程を含み、前記ＣＭＰ工程の前に前記絶縁膜の表面に生じるテーパ状の突起部の傾斜を緩和するための等方性エッチングする工程を含むことを特徴とする。例えば、前記絶縁膜の等方性エッチング工程はウェットエッチング工程とする。
【００１５】
また、前記他の製造方法を具体化するための本発明の第４の製造方法は、半導体基板にトレンチを形成する工程と、当該トレンチを埋め込む絶縁膜を成長する工程と、前記絶縁膜の表面を平坦化するＣＭＰ工程を含み、前記ＣＭＰ工程では、先にシリカスラリーを用いた第１のＣＭＰ工程を行い、その後にセリアスラリーを用いた第２のＣＭＰ工程を行うことを特徴とする。
【００１６】
ここで、前記第１ないし第３の製造方法の前記ＣＭＰ工程は、セリアスラリーを用いた研磨法を用いる。あるいは、第１ないし第３の製造方法の前記ＣＭＰ工程は、先にシリカスラリーを用いた研磨法による第１のＣＭＰ工程を行い、その後にセリアスラリーを用いた研磨法による第２のＣＭＰ工程を行うようにしてもよい。また、前記第１ないし第４の製造方法では、前記絶縁膜を成長する工程は高密度プラズマＣＶＤ法によりＨＤＰ膜を成膜する。
【００１７】
本発明によれば、ＣＭＰ工程の直前までにＨＤＰ膜の表面におけるテーパ状をした突起部の先端の高さが低減され、あるいは傾斜が緩和され、あるいは先端の角が丸められるため、ＣＭＰ工程においてＨＤＰ突起部での折れが防止され、ＨＤＰ突起片の発生が抑制される。そのため、ＣＭＰ工程においてＨＤＰ突起片が要因となるスクラッチ傷の発生が防止される。
【００１８】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図１は本発明の第１の製造方法に対応する第１の実施形態を工程順に示す図である。先ず、図１（ａ）に示すように、シリコン基板１の表面に１００Ａ（Ａ：オングストローム、以下同じ）の膜厚のパッド酸化膜２、１５００Ａの膜厚のシリコン窒化膜３を順次形成した後、素子分離領域を開口したフォトレジストマスク４を形成する。次いで、前記フォトレジストマスク４を利用したプラズマエッチング法によってシリコン窒化膜３を選択的にエッチングする。次いで、残されたシリコン窒化膜３をマスクにしてパッド酸化膜２及びシリコン基板１をプラズマエッチングして深さ３０００Ａ、幅０．７２μｍ程度のトレンチ５を形成する。
【００１９】
次いで、図１（ｂ）に示すように、トレンチ５の内面に露呈されているシリコン基板１の表面を熱酸化して１００Ａ程度の厚さのシリコン酸化膜６を形成する。その上で、全面にＨＤＰ−ＣＶＤ法によってシリコン酸化膜（以下、ＨＤＰ膜と称する）７を形成する。このＨＤＰ膜７は前記トレンチ５の深さよりも十分に厚く形成しており、シリコン基板１の表面に形成したシリコン窒化膜３の表面上において２０００Ａ以上の厚さでオーバフィルする膜厚である７０００Ａの膜厚に形成している。ここでオーバフィルの膜厚とは、同図に示すように、シリコン窒化膜３の表面からＨＤＰ膜７の最も高さの低い表面までの厚さｔである。この場合にはオーバフィルの厚さは２４００Ａとなる。また、このようにＨＤＰ膜７がオーバフィルされた状態に形成されることで、シリコン窒化膜３の面積が大きい領域ではＨＤＰ膜７の表面がほぼ平坦に形成されるが、シリコン窒化膜３の面積が小さい領域では隣接するシリコン窒化膜３上のＨＤＰ膜７が比較的に厚い膜厚で連結された状態で成長されるため、ＨＤＰ膜７の表面に発生する個々のＨＤＰ突起部７ａの傾斜が緩和された状態となり、図９（ｂ）で示したこれまでのようなテーパ状のＨＤＰ突起部１０７ａの高さは低減される。
【００２０】
次いで、図１（ｃ）に示すように、図には表れないセリアスリラーを用いて研磨パッドによりシリコン基板１の表面、すなわち前記ＨＤＰ膜７の表面を研磨するＣＭＰ工程を実行する。このＣＭＰ工程では、前工程においてＨＤＰ膜７の膜厚を十分に厚くしてシリコン基板表面上におけるオーバフィルの厚さを大きくすることで表面に発生されるＨＤＰ突起部７ａの突出高さが低減されるとともに傾斜が緩和されているため、セリアスラリー中の砥粒によってＨＤＰ突起部７ａの折れが生じることは殆どなく、ＨＤＰ突起片の発生が防止できる。したがって、ＨＤＰ膜７の下地膜であるシリコン窒化膜３が露出されるまでＣＭＰ工程を行った場合でも、シリコン基板１の表面におけるスクラッチ傷の発生を防止することが可能になる。
【００２１】
その後は、図１（ｄ）に示すように、前記シリコン窒化膜３をエッチング除去した上で、ＨＤＰ膜７、パッド酸化膜２をウェットエッチングしてシリコン基板１の表面を露呈させることで、ＨＤＰ膜７はトレンチ５内にのみ埋め込まれた状態で残され、ＳＴＩ１０が形成される。しかる後、図示は省略するが、ＳＴＩ１０で区画されたシリコン基板１の素子形成領域に素子を形成する。例えば、ＭＯＳトランジスタの場合には、素子形成領域の表面にゲート酸化膜、ゲート電極を形成し、素子形成領域のシリコン基板に不純物を選択的に導入してソース・ドレイン領域を形成する。
【００２２】
ここで、本発明者がＨＤＰ膜７の膜厚を５０００Ａ、６６００Ａ、１００００Ａに形成したときのＨＤＰ膜７に生じるＨＤＰ突起部７ａの断面形状を図２（ａ），（ｂ），（ｃ）に示す。なお、ライン／スペースＬ／Ｓ＝０．３／０．３μｍで形成した例である。同図から、膜厚が従来と同様な５０００Ａ（オーバフィル厚さ４００Ａ）では微小な高さのＨＤＰ突起部７ａが残存しており、ＨＤＰ突起片が発生し易いものと言えるが、６６００Ａ（オーバフィル厚さ２０００Ａ）では、ＨＤＰ突起部７ａは高さが抑制され、ＨＤＰ突起片の発生が抑制されている。さらに、１００００Ａ（オーバフィル厚さ５４００Ａ）ではＨＤＰ突起部７ａは実質的には突起として形成されない状態となる。このことから、ＨＤＰ膜７の膜厚をオーバフィル厚さが２０００Ａ以上となるように厚く形成することで、好ましくは第１の実施形態の１００００Ａ程度に厚く形成することでＨＤＰ突起片の発生を抑制することが可能であることが判る。
【００２３】
図３は図９に示した従来の製造方法と、本発明の製造方法によるＣＭＰ工程でのスクラッチ傷の発生頻度を比較して示す図である。同図ではＳＲＡＭフィールドパターンにおけるスクラッチ傷の発生個数（個数／ウェハ）  を示しており、同図から判るように、ＨＤＰ膜を５０００Ａに形成した従来の製造方法のシリカスラリーでは平均８程度のスクラッチ傷が発生し、セリアスラリーでは平均４２程度のスクラッチ傷が発生しているのに対し、第１の実施形態のようにＨＤＰ膜の膜厚を６６００Ａないし１００００Ａ程度に厚くすることで、スクラッチ傷が０に抑制できることが確認されている。なお、本発明者によれば、前述のようにオーバフィル厚さが２０００Ａ程度あれば、少なくとも従来のものよりもスクラッチ傷の発生個数を抑制することが可能であることが確認されている。
【００２４】
図４は本発明の第２の製造方法に対応する第２の実施形態を工程順に示す図である。先ず、図４（ａ）に示すように、シリコン基板１の表面に１００Ａの膜厚のパッド酸化膜２、１５００Ａの膜厚のシリコン窒化膜３を順次形成した後、素子分離領域を開口したフォトレジストマスク４を形成する。次いで、前記フォトレジストマスク４を利用したプラズマエッチング法によってシリコン窒化膜３を選択的にエッチングする。次いで、残されたシリコン窒化膜３をマスクにしてパッド酸化膜２及びシリコン基板１をプラズマエッチングして深さ３０００Ａ、幅０．７２μｍ程度のトレンチ５を形成する。
【００２５】
次いで、図４（ｂ）に示すように、全面にＨＤＰ−ＣＶＤ法によってＨＤＰ膜７を形成する。このＨＤＰ膜７は少なくとも前記トレンチ５の深さ以上に形成する。ここでは５０００Ａに形成している。そのため、形成されるＨＤＰ膜７は前記トレンチ５を埋め込んだ状態に形成される。また、このときシリコン窒化膜３上に形成されたＨＤＰ膜７は、シリコン窒化膜３の面積が大きい領域では表面がほぼ平坦に形成されるが、シリコン窒化膜３の面積が小さい領域ではテーパ状をしたＨＤＰ突起部７ａが顕著に発生する。
【００２６】
次いで、図４（ｃ）に示すように、前記ＨＤＰ膜７上にプラズマＣＶＤ法により等方性のあるシリコン酸化膜、ここではＴＥＯＳ膜（以下コンフォーマル膜と称する）８を２０００Ａの膜厚に形成する。形成されたコンフォーマル膜８はＨＤＰ膜７を覆うように形成され、特にＨＤＰ膜７のテーパ状をしたＨＤＰ突起部７ａを覆うことにより、ＨＤＰ突起部７ａの輪郭を緩和してコンフォーマル膜８に生じる突起部８ａを丸みのある形状とする。
【００２７】
しかる上で、図４（ｄ）に示すように、図には表れないセリアスリラーを用いて研磨パッドによるＣＭＰ工程を実行する。このＣＭＰ工程では、ＨＤＰ膜７の表面のＨＤＰ突起部７ａを覆っているコンフォーマル膜８に生じている突起部８ａは丸みのある形状とされているため、セリアスラリー中の砥粒によってＨＤＰ突起部７ａ及び突起部８ａに折れが生じることが抑制され、ＨＤＰ膜７やコンフォーマル膜８による突起片の発生は防止でき、スクラッチ傷の発生を防止することが可能になる。その後は、図示は省略するが、第１の実施形態と同様に、前記シリコン窒化膜をエッチング除去した上で、ＨＤＰ膜、パッド酸化膜をウェットエッチングして表面を平坦化する。これにより、ＨＤＰ膜はトレンチ内にのみ埋め込まれた状態で残され、ＳＴＩが形成される。
【００２８】
ここで、コンフォーマル膜８の膜厚を１５００Ａ，２０００Ａ，２５００Ａにそれぞれ形成した場合のＨＤＰ膜７とコンフォーマル膜８の積層された断面形状を図５（ａ）〜（ｃ）に示す。なお、ライン／スペースＬ／Ｓ＝０．３／０．３μｍで形成した例である。同図から、コンフォーマル膜８の膜厚が１５００Ａではコンフォーマル膜８はＨＤＰ突起部７ａの輪郭によって突起部８ａもテーパに近い形状とされているが、それでもＨＤＰ膜７やコンフォーマル膜８による突起片は生じ難い状態となる。コンフォーマル膜８の膜厚が２０００ＡではＨＤＰ突起部７ａによるコンフォーマル膜８の突起部８ａは丸みが高められ、膜厚が２５００Ａでは突起部８ａは丸みがさらに顕著なものになる。したがって、少なくとも１５５０Ａ以上の膜厚、好ましくは第２の実施形態における膜厚２０００Ａよりも厚くコンフォーマル膜８を形成することでＨＤＰ突起片の発生を抑制する効果がさらに高められる。
【００２９】
図３を再度参照すると、第２の実施形態のようにＨＤＰ膜にコンフォーマル膜を積層し、その後にセリアスラリーを用いたＣＭＰ工程を行うことで、スクラッチ傷を０〜３程度に抑制できることが確認されている。また、コンフォーマル膜の膜厚を厚くすることによってスクラッチ傷が低減できることも確認されている。
【００３０】
図６は本発明の第３の製造方法に対応する第３の実施形態を工程順に示す図である。先ず、図６（ａ）に示すように、シリコン基板１の表面に１００Ａの膜厚のパッド酸化膜２、１５００Ａの膜厚のシリコン窒化膜３を順次形成した後、素子分離領域を開口したフォトレジストマスク４を形成する。次いで、前記フォトレジストマスク４を利用したプラズマエッチング法によってシリコン窒化膜３を選択的にエッチングする。次いで、残されたシリコン窒化膜３をマスクにしてパッド酸化膜２及びシリコン基板１をプラズマエッチングして深さ３０００Ａ、幅０．７２μｍ程度のトレンチ５を形成する。
【００３１】
次いで、図６（ｂ）に示すように、全面にＨＤＰ−ＣＶＤ法によってＨＤＰ膜７を形成する。このＨＤＰ膜７は前記トレンチ５の深さよりも厚く形成しているが、第２の実施形態と略同じ膜厚に形成している。ここでは５０００Ａに形成している。そのため、形成されるＨＤＰ膜７はシリコン窒化膜３の全面を覆うように形成され、シリコン窒化膜３の面積が大きい領域では表面がほぼ平坦に形成されるが、シリコン窒化膜３の面積が小さい領域ではテーパ状をしたＨＤＰ突起部７ａが顕著に発生する。
【００３２】
次いで、図６（ｃ）に示すように、エッチング液としてフッ酸を用いたウェットエッチングによる等方性エッチングを行い、ＨＤＰ膜の表面を若干の膜厚だけエッチングする。このウェットエッチングは下層のシリコン窒化膜が露呈されることがない程度に行っており、ここでは、（ＨＤＰ膜の膜厚：ウェットエッチング量）を（６０００Ａ／１０００Ａ）としている。このウェットエッチングを行うことにより、ＨＤＰ膜７の表面が平面方向と厚さ方向に等方的にエッチングされるため、ＨＤＰ突起部７ａの高さが低減されるとともに、傾斜が緩和され、かつその上端の角が丸められる。
【００３３】
しかる上で、図６（ｄ）に示すように、図には表れないセリアスリラーを用いて研磨パッドによるＣＭＰ工程を実行する。このＣＭＰ工程では、ＨＤＰ膜７の表面のＨＤＰ突起部７ａはウェットエッチングによって突起高さが低減されるとともに傾斜が緩和されるため、セリアスラリー中の砥粒によってＨＤＰ突起部７ａの折れが生じることが抑制され、ＨＤＰ突起片の発生は防止でき、スクラッチ傷の発生を防止することが可能になる。その後は、図示は省略するが、第１の実施形態と同様に、前記シリコン窒化膜をエッチング除去した上で、ＨＤＰ膜、パッド酸化膜をウェットエッチングして表面を平坦化する。これにより、ＨＤＰ膜はトレンチ内にのみ埋め込まれた状態で残され、ＳＴＩが形成される。
【００３４】
ここで、第３の実施形態において、（ＨＤＰ膜の膜厚：ウェットエッチング量）を（６０００Ａ／１０００Ａ），（７０００Ａ／２０００Ａ），（８０００Ａ／３０００Ａ）と変化させた場合のＨＤＰ膜７の断面形状を図７（ａ）〜（ｃ）に示す。ここでは、ライン／スペースＬ／Ｓ＝０．３／０．３μｍで形成した例である。同図から、（６０００Ａ／１０００Ａ）の場合には僅かに微小な高さのＨＤＰ突起部７ａが残存しているが、（７０００Ａ／２０００Ａ）ではＨＤＰ突起部７ａの高さは低減されるとともに、先端の角が顕著に丸められた状態となり、（８０００Ａ／３０００Ａ）ではＨＤＰ突起部７ａは殆ど目立たない状態となる。したがって、ＨＤＰ膜厚とウェットエッチング量を適切に設定することでＨＤＰ突起片の発生を抑制する効果を高めることが可能になる。
【００３５】
図３を再度参照すると、第３の実施形態のようにＨＤＰ膜をウェットエッチング処理し、その後にセリアスラリーを用いたＣＭＰ工程を行うことで、スクラッチ傷を０〜３程度に抑制できることが確認されている。
【００３６】
図８は本発明の第４の製造方法に対応する第４の実施形態を工程順に示す図である。先ず、図８（ａ）に示すように、シリコン基板１の表面に１００Ａの膜厚のパッド酸化膜２、１５００Ａの膜厚のシリコン窒化膜３を順次形成した後、素子分離領域を開口したフォトレジストマスク４を形成する。次いで、前記フォトレジストマスク４を利用したプラズマエッチング法によってシリコン窒化膜３を選択的にエッチングする。次いで、残されたシリコン窒化膜３をマスクにしてパッド酸化膜２及びシリコン基板１をプラズマエッチングして深さ３０００Ａ、幅０．７２μｍ程度のトレンチ５を形成する。
【００３７】
次いで、図８（ｂ）に示すように、全面にＨＤＰ−ＣＶＤ法によってＨＤＰ膜７を形成する。このＨＤＰ膜７は少なくとも前記トレンチ５の深さ以上に形成する。ここでは第２の実施形態と同様に５０００Ａに形成している。そのため、形成されるＨＤＰ膜７は前記トレンチ５を埋め込んだ状態に形成される。また、このときシリコン窒化膜３上に形成されたＨＤＰ膜７は、シリコン窒化膜３の面積が大きい領域では表面がほぼ平坦に形成されるが、シリコン窒化膜３の面積が小さい領域ではテーパ状をしたＨＤＰ突起部７ａが発生する。
【００３８】
しかる後、図８（ｃ）に示すように、ＣＭＰ工程を実行するが、ここでは先にシリカスラリーを用いたＣＭＰ法による第１のＣＭＰ工程を実行する。このシリカスラリーを用いた第１のＣＭＰ工程では、シリカスラリーの砥粒の粒径が０．１μｍ程度と小さく、スラリー濃度が比較的高いため、ＨＤＰ膜７の表面のＨＤＰ突起部７ａに折れを生じることは極めて少なく、ＨＤＰ突起片の発生は抑制される。この第１のＣＭＰ工程によってＨＤＰ突起部７ａは上端の高さが低減される。次いで、図８（ｄ）に示すように、スラリーをセリアスラリーに替えたＣＭＰ法による第２のＣＭＰ工程を実行し、所要の平坦性を得るまでＣＭＰ工程を実行する。このセリアスラリーを用いた第２のＣＭＰ工程では、良好な平坦性を得ることができるとともに、この時点のＣＭＰ工程では前工程のシリカスラリーを用いた第１のＣＭＰ工程によって既にＨＤＰ突起部７ａの先端の角が丸められているので、セリアスラリー中の砥粒によってＨＤＰ突起部７ａの折れが生じることは殆ど無く、ＨＤＰ突起片の発生は防止でき、スクラッチ傷の発生を防止することが可能になる。
【００３９】
図３を再度参照すると、ここではＨＤＰ膜厚を５０００Ａとし、その上にプラズマＣＶＤ膜を２０００Ａ積層した上で、シリカスラリーによるＣＭＰによって表面を１５０００Ａ，２０００Ａ，２５００Ａだけ研磨し、その後にセリアスラリーを用いてＣＭＰを行っている。このように、シリカスラリーを用いた第１のＣＭＰ工程と、セリアスラリーを用いた第２のＣＭＰ工程とを順序的に行うことで、スクラッチ傷を０に抑制できることが確認されている。なお、プラズマＣＶＤ膜は他のＣＶＤ膜であってもよい。
【００４０】
ここで本発明においては、前記第１ないし第３の実施形態におけるＣＭＰ工程では、第４の実施形態のＣＭＰ工程を行うようにしてもよい。すなわち、第１の実施形態では、ＨＤＰ膜を十分に厚く形成した工程の後に、シリカスラリーを用いた第１のＣＭＰ工程を行い、その後にセリアスラリーを用いた第２のＣＭＰ工程を行うようにする。第２の実施形態では、第２の絶縁膜を積層した工程の後に、第１のＣＭＰ工程を行い、その後に第２のＣＭＰ工程を行うようにする。第３の実施形態では、絶縁膜をウェットエッチングした工程の後に、第１のＣＭＰ工程を行い、その後に第２のＣＭＰ工程を行うようにする。このように、第１のないし第３の実施形態においても２段階のＣＭＰ工程を行えば、第１のＣＭＰ工程でＨＤＰ突起部の傾斜をより緩和することができ、ＨＤＰ突起片の発生をさらに効果的に抑制することが可能になる。
【００４１】
【発明の効果】
以上説明したように本発明は、ＨＤＰ等の絶縁膜でトレンチを埋め込む工程を含む半導体装置の製造方法において、当該絶縁膜の膜厚を増大し、あるいはコンフォーマルな膜を積層し、あるいは絶縁膜をウェットエッチングし、あるいは第１及び第２のＣＭＰ工程を行う等してＣＭＰ工程の直前までに絶縁膜の表面におけるテーパ状をした突起部の高さや傾斜を緩和する等して突起部を丸める工程を備えているため、ＣＭＰ工程において絶縁膜の突起部での折れが防止され、突起片の発生が抑制される。これにより、ＣＭＰ工程において絶縁膜の突起片が要因となるスクラッチ傷の発生が防止され、半導体装置の信頼性の低下を防止するとともに、半導体装置の製造歩留りを向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を工程順に示す断面図である。
【図２】ＨＤＰ膜の膜厚を変化させた場合のＨＤＰ突起部を示す図である。
【図３】本発明と従来の技術におけるスクラッチ傷の発生個数を比較した表である。
【図４】本発明の第２の実施形態を工程順に示す断面図である。
【図５】第２の絶縁膜の膜厚を変化させた場合のＨＤＰ突起部を示す図である。
【図６】本発明の第３の実施形態を工程順に示す断面図である。
【図７】ウェットエッチング時間を変化させた場合のＨＤＰ突起部を示す図である。
【図８】本発明の第４の実施形態を工程順に示す断面図である。
【図９】従来の製造方法を工程順に示す断面図である。
【図１０】従来の技術におけるスクラッチ傷の発生原因を説明するための断面図である。
【符号の説明】
１  シリコン基板
２  パッド酸化膜
３  シリコン窒化膜
４  フォトレジストマスク
５  トレンチ
６  シリコン酸化膜
７  ＨＤＰ膜
７ａ  ＨＤＰ突起部
８  コンフォーマル膜
８  突起部
１０  ＳＴＩ
【図１】
2004179571.tif 000003
【図２】
2004179571.tif 000004
【図３】
2004179571.tif 000005
【図４】
2004179571.tif 000006
【図５】
2004179571.tif 000007
【図６】
2004179571.tif 000008
【図７】
2004179571.tif 000009
【図８】
2004179571.tif 000010
【図９】
2004179571.tif 000011
【図１０】
2004179571.tif 000012