(57)【要約】【課題】より薄膜で且つより軽量の撮像素子を簡略化した工程により製造し、生産性を向上させる。【解決手段】撮像素子及びその製造方法に関するものである。デジタル信号処理（ＤＳＰ）チップは、基板の第１面に貼付けられている。ＣＭＯＳ画像感知（ＣＩＳ）チップは、ＤＳＰチップの活性面に貼付けられている。ＤＳＰチップ及びＣＩＳチップは、ワイヤーボンディングによって基板に電気的に接続されている。レンズを有するハウジングキットは、基板に実装されたＤＳＰチップに画像を伝送するように構成される。【選択図】　図２
2004056118.tif 000002
【特許請求の範囲】
【請求項１】
第１面に少なくとも一つの受動素子が実装された基板と、
前記基板と電気的に接続され、活性面が上向きになるように前記基板の第１面に貼付けられているデジタル信号処理（ＤＳＰ）チップと、
前記基板と電気的に接続され、活性面が上向きになるように前記ＤＳＰチップの活性面に貼付けられているＣＭＯＳ画像感知（ＣＩＳ）チップと、
前記ＤＳＰチップに画像を伝送するように配置されたレンズ、及び赤外線フィルタを有し、前記基板に実装されているハウジングキットと、
を備えることを特徴とする撮像素子。
【請求項２】
前記基板と前記ＤＳＰチップとを電気的に接続するためのボンディングワイヤーをさらに備えることを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記基板と前記ＣＩＳチップとを電気的に接続するためのボンディングワイヤーをさらに備えることを特徴とする請求項１に記載の撮像素子。
【請求項４】
前記ボンディングワイヤーの直径は、１．０〜２．０ｍｉｌであることを特徴とする請求項２に記載の撮像素子。
【請求項５】
前記ボンディングワイヤーの直径は、１．０〜２．０ｍｉｌであることを特徴とする請求項３に記載の撮像素子。
【請求項６】
前記基板は、印刷回路基板であることを特徴とする請求項１に記載の撮像素子。
【請求項７】
前記基板は、フレキシブル印刷回路基板であることを特徴とする請求項１に記載の撮像素子。
【請求項８】
基板の第１面に受動素子を実装する段階と、
活性面が上向きになるように、前記基板の第１面にＤＳＰチップを貼付ける段階と、
ボンディングワイヤーにより前記ＤＳＰチップを前記基板に電気的に接続する段階と、
前記ＤＳＰチップの活性面に接着剤を塗布する段階と、
活性面が上向きになるように、前記ＤＳＰチップの活性面にＣＩＳチップを貼付ける段階と、
ボンディングワイヤーにより前記ＣＩＳチップを前記基板に電気的に接続する段階と、
前記ＤＳＰチップに画像を伝送するように配置されたレンズを有するハウジングキットを前記基板に実装する段階と、
を備えることを特徴とする撮像素子の製造方法。
【請求項９】
前記基板と前記ＣＩＳチップとを接続する前記ボンディングワイヤーの直径は、１．０〜２．０ｍｉｌであることを特徴とする請求項８に記載の撮像素子の製造方法。
【請求項１０】
前記基板と前記ＤＳＰチップとを接続する前記ボンディングワイヤーの直径は、１．０〜２．０ｍｉｌであることを特徴とする請求項８に記載の撮像素子の製造方法。
【請求項１１】
前記ＤＳＰチップ及び前記ＣＩＳチップを前記基板に貼付ける前、これらのチップを裏面研磨する段階をさらに備えることを特徴とする請求項８に記載の撮像素子の製造方法。
【請求項１２】
前記基板は、印刷回路基板であることを特徴とする請求項８に記載の撮像素子の製造方法。
【請求項１３】
前記基板は、フレキシブル印刷回路基板であることを特徴とする請求項８に記載の撮像素子の製造方法。
【請求項１４】
請求項８に記載の方法により製造された撮像素子。
【請求項１５】
基板と電気的に接続され、活性面が上向きになるように前記基板の第１面に貼付けられているデジタル信号処理（ＤＳＰ）チップと、
前記基板と電気的に接続され、活性面が上向きになるように前記ＤＳＰチップの活性面に貼付けられているＣＭＯＳ画像感知（ＣＩＳ）チップと、
を備えることを特徴とする撮像素子。
【請求項１６】
前記ＤＳＰチップ及び前記ＣＩＳチップは、積層されていることを特徴とする請求項１５に記載の撮像素子。
【請求項１７】
前記ＤＳＰチップ及び前記ＣＩＳチップは、チップオンチップ構造に配置されていることを特徴とする請求項１５に記載の撮像素子。
【請求項１８】
活性面が上向きになるように、基板の第１面にＤＳＰチップを貼付ける段階と、
前記ＤＳＰチップの活性面に接着剤を塗布する段階と、
活性面が上向きになるように、前記ＤＳＰチップの活性面にＣＩＳチップを貼付ける段階と、
を備えることを特徴とする撮像素子の製造方法。
【請求項１９】
請求項１８に記載の方法により製造された撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路素子に関するもので、より詳しくは、撮像素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
最近、デジタルネットワーク、パソコン、携帯電話、ＰＤＡの拡散に伴って画像感知チップが多く用いられ、画像通信に対する需要が急速に増大している。
【０００３】
ＣＭＯＳ画像感知チップは、電荷結合素子（ＣＣＤ）より優れた低消費電力を提供し、携帯電話及び他の携帯用装備を含む分野における使用が期待される。
図１は、ＣＭＯＳ画像感知チップ１０５を有する従来の撮像素子１０１の断面図である。レンズ１０２及び赤外線フィルタ１０４を通過した画像は、ＣＭＯＳ画像感知（ＣＩＳ）チップ１０５に到達する。ＣＩＳチップ１０５は、画像の画素を感知し、画像をデータに加工する。デジタル信号処理（ＤＳＰ）チップ１０８は、画像データを電気信号に変換する。画像信号は、レジスタ及びキャパシタのような受動素子１０７を介して、マザーボード１１０のメモリ素子１１１に保存された後、ディスプレイ１１２上に視覚的に表示される。撮像素子１０１は、通常、フレキシブル印刷回路基板（ＦＰＣＢ）１０９によってマザーボード１１０に接続される。
【０００４】
従来の撮像素子１０１は、以下のように製造される。レジスタ及びキャパシタのような受動素子１０７は、両面印刷回路基板（ＰＣＢ）１０６に実装される。ＤＳＰチップ１０８は、ＰＣＢ１０６に貼付けられ、ワイヤーボンディングされる。受動素子１０７及びＤＳＰチップ１０８は、外部環境から保護するためにエポキシのようなモールディング化合物にモールディングされる。ＣＩＳチップ１０５は、ＰＣＢ１０６におけるＤＳＰチップ１０８の貼付面と反対面に貼付けられ、ＰＣＢ１０６にワイヤーボンディングされる。レンズ１０２及び赤外線フィルタ１０４を有するハウジングキット１０３は、ＰＣＢ１０６に実装される。
【０００５】
しかしながら、ＤＳＰチップ１０８のモールディングは、撮像素子１０１の厚さ及び重さを増加させ、また、追加工程が必要なので生産性が劣るという短所を持っている。また、低い熱放出を提供し、ＤＳＰチップ１０８の誤動作及び寿命短縮を引き起こすという恐れがある。
【０００６】
【発明が解決しようとする課題】
従って、本発明の目的は、より薄膜で且つより軽量の撮像素子を簡略化した工程により製造し、生産性を向上させることにある。
また、本発明の他の目的は、向上した熱放出機能を有する撮像素子を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、本発明の一つの態様によれば、基板と電気的に接続され、活性面が上向きになるように基板の第１面に貼付けられているデジタル信号処理（ＤＳＰ）チップと、基板と電気的に接続され、活性面が上向きになるようにＤＳＰチップの活性面に貼付けられているＣＭＯＳ画像感知（ＣＩＳ）チップと、を備える撮像素子を提供する。
【０００８】
基板は、ワイヤーボンディングによって、ＤＳＰチップ及びＣＩＳチップに電気的に接続される。ワイヤーボンディングに使用されたワイヤーは、１．０〜２．０ｍｉｌの直径を有する。基板は、印刷回路基板またはフレキシブル印刷回路基板である。
【０００９】
本発明の他の態様によれば、本発明は、ＤＳＰチップの活性面が上向きになるように、基板の第１面にＤＳＰチップを貼付ける段階と、ＤＳＰチップの活性面に接着剤を塗布する段階と、ＣＩＳチップの活性面が上向きになるように、ＤＳＰチップの活性面にＣＩＳチップを貼付ける段階とを有する撮像素子の製造方法を提供する。
【００１０】
本発明の一つの態様によれば、ＣＩＳチップ及びＤＳＰチップの基板への電気的な接続は、直径が１．０〜２．０ｍｉｌのワイヤーを使用することによって行われる。
【００１１】
本発明の他の態様によれば、撮像素子の製造方法は、基板にＣＩＳチップ及びＤＳＰチップを貼付ける前、ＣＩＳチップ及びＤＳＰチップを裏面研磨する段階をさらに有する。
【００１２】
本発明の他の態様によれば、基板は印刷回路基板またはフレキシブル印刷回路基板である。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施形態をより詳しく説明する。
図２は、本発明の一実施形態による撮像素子１０１の断面図である。撮像素子１０１は、ＣＭＯＳ画像感知（ＣＩＳ）チップ１０５とデジタル信号処理（ＤＳＰ）チップ１０８とが積層されたチップオンチップ（ｃｈｉｐ　ｏｎ　ｃｈｉｐ）構造を有する。
【００１４】
レジスタまたはキャパシタのような受動素子１０７は、印刷回路基板（ＰＣＢ）１０６の第１表面に実装されている。ＤＳＰチップ１０８は、活性面が上向きになるようにＰＣＢ１０６に貼付けられている。ＰＣＢ１０６は、フレキシブル印刷回路基板（ＦＰＣＢ：図示せず）によってマザーボード（図示せず）に接続されている。受動素子１０７及びＤＳＰチップ１０８は、図１に示すように、ＰＣＢ１０６の代わりにＦＰＣＢ１０９に実装されても良い。
【００１５】
ＣＩＳチップ１０５は、活性面が上向きになるように接着剤（または、従来の通常の技術として知られた他の技術）を用いて、ＤＳＰチップ１０８の活性面に貼付けられている。ＤＳＰチップ１０８及びＣＩＳチップ１０５の電極パッドは、ワイヤーボンディングによってＰＣＢ１０６のボンディングパッド１２０、１２１に電気的に接続されている。
【００１６】
ハウジングキット１０３は、レンズ１０２及び赤外線フィルタ１０４を備える。ハウジングキット１０３は、画像から反射された光がレンズ１０２及び赤外線フィルタ１０４を通過し、ＣＩＳチップ１０５に到達するように配置されている。一実施形態では、レンズ１０２と赤外線フィルタ１０４とは一列に配置されているが、鏡または他の反射手段を用いることにより、光の経路を変えて配置することができる。
【００１７】
図２に示した一実施形態において、ハウジングキット１０３とＰＣＢ１０６との内側は、モールディングされる必要がない。外部衝撃から保護するために、ＣＩＳチップ１０５及びＤＳＰチップ１０８の電極パッドをＰＣＢ１０６のボンディングパッド１２１、１２０に電気的に接続するためのワイヤー１１４、１１５は、従来の撮像素子より大きい、１．０〜２．０ｍｉｌの直径を有する。
【００１８】
図３〜図９は、本発明の一実施形態による撮像素子１０１の製造段階を示す。図３は、ＰＣＢ１０６に少なくとも一つの受動素子１０７を実装する段階を示す。レジスタ及び／またはキャパシタのような少なくとも一つの受動素子１０７は、ＰＣＢ１０６の第１面に実装されている。少なくとも一つの受動素子１０７は、ＰＣＢ１０６の代わりにＦＰＣＢ１０９に実装されていても良い。ＦＰＣＢ１０９を使用する場合、以来の工程はＰＣＢ１０６の場合と同様である。
【００１９】
図４は、ＰＣＢ１０６にＤＳＰチップ１０８を貼付ける段階を示す。ＤＳＰチップ１０８は、活性面が上向きになるように接着剤（図示せず）を用いて、ＰＣＢ１０６の第１面に貼付けられている。
撮像素子１０１の厚みを減らすために、ＤＳＰチップ１０８を裏面研磨しても良く、ハウジングキット１０３の高さを低くしても良い。
【００２０】
図５は、ＤＳＰチップ１０８とＰＣＢ１０６とをワイヤーボンディングによって電気的に接続する段階を示す。第１ワイヤー１１４の一端はＤＳＰチップ１０８の電極パッドに、他端はＰＣＢ１０６の第１ボンディングパッド１２１に接続されている。一般に、ワイヤー１１４の直径は１．０ｍｉｌであるが、本発明の一実施形態においては、第１ワイヤー１１４の直径は、１．０〜２．０ｍｉｌであっても良い。
【００２１】
図６は、ＤＳＰチップ１０８の活性面に接着剤２０１を塗布する段階を示す。接着剤２０１は、Ａｇエポキシ接着テープ（または、従来の通常の技術として知られた接着剤）を使用しても良い。
【００２２】
図７は、ＤＳＰチップ１０８にＣＩＳチップ１０５を貼付ける段階を示す。ＣＩＳチップ１０５は、活性面が上向きになるように、接着剤２０１が塗布されたＤＳＰチップ１０８の活性面に貼付けられている。より薄膜の撮像素子１０１のために、ＣＩＳチップ１０５は裏面研磨されても良い。
【００２３】
図８は、ＣＩＳチップ１０５とＰＣＢ１０６とをワイヤーボンディングによって電気的に接続する段階を示す。第２ワイヤー１１５の一端はＣＩＳチップ１０５の電極パッドに、他端はＰＣＢ１０６の第２ボンディングパッド１２０に接続されている。第２ワイヤー１１５の直径も、１．０〜２．０ｍｉｌである。
【００２４】
図９は、ＰＣＢ１０６にハウジングキット１０３を実装する段階を示す。ハウジングキット１０３は、射出成形により所望の形状に形成され、レンズ１０２及び赤外線フィルタ１０４が装着された後、ＰＣＢ１０６上に実装される。
【００２５】
ハウジングキット１０３とＰＣＢ１０６との内側はモールディングされない。従って、工程が簡略化された、薄膜の撮像素子を得ることができる。モールディングされないワイヤー１１４、１１５が、衝撃によって切断されたり互いに接触したりすることを防止するために、第１、第２ワイヤー１１４、１１５の直径は１．０ｍｉｌ以上にする。
【００２６】
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神及び特許請求の範囲内で、いろいろと変更して実施することができるものである。
【００２７】
【発明の効果】
本発明の一実施形態において、ＤＳＰチップは、従来のモールディング工程無しに、ハウジングキットの内部に貼付けられている。従って、本発明の一実施形態は、熱放出能力を向上させることによって、製造工程を簡略化させ、生産性を高めることができる、より薄膜で且つより軽量の撮像素子を提供する。
【００２８】
上述した本発明の一実施形態では、一つのＤＳＰチップと一つのＣＩＳチップとを備えているが、ＤＳＰチップ及びＣＩＳチップのいずれか一方を一つ以上、または両方とも一つ以上使用することができる。また、本発明の一実施形態は、他のチップに適用することができる。
【図面の簡単な説明】
【図１】従来の撮像素子の断面図である。
【図２】本発明の一実施形態による撮像素子の断面図である。
【図３】本発明の一実施形態による撮像素子の製造段階を示す図である。
【図４】本発明の一実施形態による撮像素子の製造段階を示す図である。
【図５】本発明の一実施形態による撮像素子の製造段階を示す図である。
【図６】本発明の一実施形態による撮像素子の製造段階を示す図である。
【図７】本発明の一実施形態による撮像素子の製造段階を示す図である。
【図８】本発明の一実施形態による撮像素子の製造段階を示す図である。
【図９】本発明の一実施形態による撮像素子の製造段階を示す図である。
【符号の説明】
１０１　　　撮像素子
１０２　　　レンズ
１０３　　　ハウジングキット
１０４　　　赤外線フィルタ
１０５　　　ＣＩＳチップ
１０６　　　印刷回路基板
１０７　　　受動素子
１０８　　　ＤＳＰチップ
１１４　　　第１ワイヤー
１１５　　　第２ワイヤー
１２０　　　第２ボンディングパッド
１２１　　　第１ボンディングパッド
【図１】
2004056118.tif 000003
【図２】
2004056118.tif 000004
【図３】
2004056118.tif 000005
【図４】
2004056118.tif 000006
【図５】
2004056118.tif 000007
【図６】
2004056118.tif 000008
【図７】
2004056118.tif 000009
【図８】
2004056118.tif 000010
【図９】
2004056118.tif 000011