(57)【要約】【課題】基板ノイズの影響を抑制するとともに、高精度および高速に信号読み出し動作を可能にする。【解決手段】電荷検出回路１０からの出力信号レベルをサンプリングするサンプリングホールド回路６と、サンプリングホールド回路６でサンプリングしたサンプリングホールド回路出力信号レベルを、電荷検出回路１０が外部の電荷発生回路８から信号電荷を読み出す電荷読み出し期間から安定読み出し期間（Ｔ４）を除いた所定期間（Ｔ３）内でＡＤ変換用にサンプリングしてＡＤ変換するＡＤ変換回路であるオーバーサンプリングＡＤ変換器７とを有している。【選択図】　図１
2004112077.tif 000002
【特許請求の範囲】
【請求項１】
電荷検出回路からの出力信号レベルをサンプリングするサンプリングホールド回路と、サンプリングしたサンプリングホールド回路の出力信号レベルを所定期間内でＡＤ変換用にサンプリングしてＡＤ変換するＡＤ変換回路とを有することを特徴とするＡＤ変換装置。
【請求項２】
前記電荷検出回路は、リセットクロックによってリセットされ、前記サンプルホールド回路は、サンプリングホールドクロックによってサンプリング動作を制御され、前記ＡＤ変換回路は、オーバーサンプリングクロックによってＡＤ変換動作を制御されており、
該オーバーサンプリングクロックは、該電荷検出回路が外部の電荷発生回路から信号電荷を読み出す電荷読み出し期間の終端部から安定読み出し期間を除いた前記所定期間内でサンプリング動作させるように制御され、該サンプリングホールドクロックによってサンプリングされた該サンプリングホールド回路の出力信号レベルをＡＤ変換する請求項１に記載のＡＤ変換装置。
【請求項３】
前記リセットクロック、サンプリングホールドクロックおよびオーバーサンプリングクロックはそれぞれ独立して制御可能である請求項２に記載のＡＤ変換装置。
【請求項４】
前記電荷検出回路およびサンプルホールド回路間に、ローパスフィルタを含む増幅回路が設けられ、該増幅回路はリセットクロックによってリセットされ、該リセットクロックは独立して制御可能である請求項２に記載のＡＤ変換装置。
【請求項５】
請求項１〜４のいずれかに記載のＡＤ変換装置を各チャンネル毎にそれぞれ配置し、それぞれの各ＡＤ変換装置と、該各ＡＤ変換装置のＡＤ出力信号をそれぞれラッチする各ラッチ回路と、該各ラッチ回路からの各出力信号を時分割にそれぞれ選択出力するマルチプレクサと、該マルチプレクサの出力信号を駆動するバッファーとが同一半導体基板上に設けられている多チャンネルＡＤ変換装置。
【請求項６】
Ｘ線センサーと、該Ｘ線センサーの出力信号が前記電荷検出回路に入力される請求項６に記載の多チャンネルＡＤ変換装置とが設けられているＸ線センサーモジュール。
【請求項７】
該Ｘ線センサーは、Ｘ線変換素子、該Ｘ線変換素子で発生する電荷を保持する電荷保持容量手段および該電荷保持容量手段に蓄積された電荷の出力を制御するスイッチ回路から成るＸ線センサー画素部が複数配置されている請求項６に記載のＸ線センサーモジュール。
【請求項８】
前記スイッチ回路のオン／オフ動作を制御する電荷読み出しクロックは独立に制御可能である請求項７に記載のＸ線センサーモジュール。
【請求項９】
リセット信号により電荷検出回路の出力信号レベルをリセットする第１のステップと、
該リセット後に、外部の電荷発生回路からの信号電荷をサンプルホールド回路に読み出すとともに、オーバーサンプリングクロックをオン状態にして該サンプルホールド回路の出力信号レベルをＡＤ変換処理する第２のステップと、
該オーバーサンプリングクロックの所定期間内での該ＡＤ変換処理の動作完了後、ＡＤ変換回路の出力信号を出力する第３のステップと、
所定のノイズ除去期間を該電荷発生回路に設ける第４のステップと、
サンプリングホールドクロックにより、次の信号読み出し期間にＡＤ変換すべきサンプルホールド回路の出力信号レベルとしてサンプリングし、次の信号読み出し期間までサンプルホールド回路の出力信号レベルを保持する第５のステップと、
を含む一連の各ステップを少なくとも１サイクル有するＡＤ変換装置の制御方法。
【請求項１０】
リセット信号により電荷検出回路の出力信号レベルをリセットする第１のステップと、
該リセット後に、外部の電荷発生回路からの信号電荷をサンプルホールド回路に読み出すとともに、オーバーサンプリングクロックをオン状態にして該サンプルホールド回路の出力信号レベルをＡＤ変換処理する第２のステップと、
該オーバーサンプリングクロックの所定期間内での該ＡＤ変換処理の動作完了後、ＡＤ変換回路の出力信号を出力する第３のステップと、
所定のノイズ除去期間を該電荷発生回路に設ける第４のステップと、
サンプリングホールドクロックにより、次の信号読み出し期間にＡＤ変換すべきサンプルホールド回路の出力信号レベルとしてサンプリングし、次の信号読み出し期間までサンプルホールド回路の出力信号レベルを保持するとともに、ラッチ回路に該ＡＤ変換回路の出力信号をラッチする第５のステップと、
該ラッチ回路にてラッチした該ＡＤ変換回路のＡＤ変換回路出力信号を、ＡＤ出力読み出しクロックによって制御されるマルチプレクサで時分割に選択し、バッファーを介して外部回路に出力する第６のステップと、
を含む一連の各ステップを少なくとも１サイクル有する多チャンネルＡＤ変換装置の制御方法。
【請求項１１】
リセット信号により電荷検出回路の出力信号レベルをリセットする第１のステップと、
該リセット後に、Ｘ線センサーから信号電荷をサンプルホールド回路に読み出すとともに、オーバーサンプリングクロックをオン状態にして該サンプルホールド回路の出力信号レベルをＡＤ変換処理する第２のステップと、
該オーバーサンプリングクロックの所定期間内での該ＡＤ変換処理の動作完了後、ＡＤ変換回路の出力信号を出力する第３のステップと、
所定のノイズ除去期間を該Ｘセンサーに設ける第４のステップと、
サンプリングホールドクロックにより、次の信号読み出し期間にＡＤ変換すべきサンプルホールド回路の出力信号レベルとしてサンプリングし、次の信号読み出し期間までサンプルホールド回路の出力信号レベルを保持するとともに、ラッチ回路に該ＡＤ変換回路の出力信号をラッチする第５のステップと、
該ラッチ回路にてラッチした該ＡＤ変換回路のＡＤ変換回路出力信号を、ＡＤ出力読み出しクロックによって制御されるマルチプレクサで時分割に選択し、バッファーを介して外部回路に出力する第６のステップと、
を含む一連の各ステップを少なくとも１サイクル有するＸ線センサーモジュールの制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＤ変換装置、多チャンネルＡＤ変換装置、Ｘ線センサーモジュールおよびそれらの制御方法に関し、特に、電荷検出回路、増幅回路、サンプルホールド回路およびオーバーサンプリングＡＤ（Ａｎａｌｏｇ　ｔｏ　Ｄｉｇｉｔａｌ）変換器を有するＡＤ変換装置、上記回路系が複数配置された多チャンネルＡＤ変換装置、上記回路系にＸ線センサーが設けられたＸ線センサーモジュールおよびそれらの制御方法に関する。
【０００２】
【従来の技術】
医療用のＸ線撮影検査装置の分野では、Ｘ線フィルムおよびイメージインテンシファイア（光増倍管）に代わりＸ線画像センサーが開発されつつある。Ｘ線画像センサーは、画素の高解像度、画素信号の高速処理等の特性を有しており、動画像撮影にも対応可能であり、デジタル化も容易である。また、Ｘ線画像センサーは、一般の静止画像撮影から消化器、心臓、血管等の造影検査まで幅広い検査に応用できるので，これからの医療情報のネットワーク時代に向けて重要となる。このようなＸ線画像センサーに使用される信号読み出し回路には、上記のように高解像度にて静止画像から動画像の読み出しに対応するために、画素信号を高精度および高速に読み出すＡＤ変換器が不可欠となる。
【０００３】
図４は、特開２００２−９４３７９号公報に開示されているＸ線画像センサーの信号読み出し回路に用いる多チャンネルＡＤ変換装置の構成を示すブロック図である。
【０００４】
図４に示す多チャンネルＡＤ変換装置は、多チャンネルに対応して複数の信号入力端子１〜ｎを有している。多チャンネルＡＤ変換装置は、各信号入力端子１〜ｎに、それぞれ電荷検出回路１００、増幅回路１１０、サンプルホールド回路６０、オーバーサンプリングＡＤ変換器７０およびＡＤ変換器の出力部のラッチ回路１２０が接続されてそれぞれ配置されており、各ラッチ回路１２０には、それぞれのチャンネルから入力される信号のＡＤ変換された出力信号からいずれか１つを選択して出力するマルチプレクサ（マルチプレクス回路）１３０が接続され、さらにマルチプレクサ１３０の出力信号を増幅し外部回路に出力するバッファー１４０が接続されている。
【０００５】
このような構成により図４に示す多チャンネルＡＤ変換装置は、各信号入力端子１〜ｎに接続される回路系において、多数の画素データーを同時に処理してＡＤ変換された出力信号をラッチ回路１２０に蓄え、その出力信号をマルチプレクサ１３０によって時分割に選択しバッファー１４０を介して外部回路に出力する。
【０００６】
図５は、図４に示す多チャンネルＡＤ変換装置が使用されるＸ線センサーモジュールの構成を示すブロック図である。
【０００７】
図５に示すＸ線センサーモジュールは、センサー画面１６を有しており、センサー画面１６０は、画面に照射されたＸ線を信号電荷に変換するため、例えば、マトリクス状に２８８０×２８８０画素のＸ線変換素子が配置された９インチパネルである。各Ｘ線変換素子には、それぞれのＸ線変換素子に発生した信号電荷を取り出すためのＴＦＴ（薄膜トランジスタ）がそれぞれ配置されている。さらに図５に示すＸ線センサーモジュールには、上記Ｘ線変換素子の信号電荷を取り出すためのＴＦＴを駆動するゲートドライバ回路１５０およびＴＦＴから出力される信号電荷を電気信号に変換する多チャンネルＡＤ変換装置を用いた信号変換回路１７０が設けられており、ゲートドライバ回路１５０および信号変換回路１７０は、それぞれゲートラインおよびデーターラインによってセンサー画面１６０に接続されている。
【０００８】
図６は、センサー画面１６０を構成するＸ線変換素子の一部を示す回路図である。
【０００９】
図６に示す回路図は、ゲートライン３３０および３２０がデーターライン１９０および２００と直交しており、それぞれの交差部に４個のＴＦＴ２１０、２２０、２３０および２４０と、４個のＸ線変換素子２５０、２６０、２７０および２８０とがそれぞれ対を成して配置されている。例えば、ＴＦＴ２１０のドレイン端子およびゲート端子は、それぞれデーターライン１９０およびゲートライン３３０にそれぞれ接続され、ＴＦＴ２１０のソース端子は、Ｘ線変換素子２５０に接続されている。ＴＦＴ２２０のドレイン端子およびゲート端子は、それぞれデーターライン１９０およびゲートライン３２０にそれぞれ接続され、ＴＦＴ２２０のソース端子は、Ｘ線変換素子２６０に接続されている。ＴＦＴ２３０のドレイン端子およびゲート端子は、それぞれデーターライン２００およびゲートライン３３０にそれぞれ接続され、ＴＦＴ２３０のソース端子は、Ｘ線変換素子２７０に接続されている。ＴＦＴ２４０のドレイン端子およびゲート端子は、それぞれデーターライン２００およびゲートライン３２０にそれぞれ接続され、ＴＦＴ２４０のソース端子は、Ｘ線変換素子２８０に接続されている。
【００１０】
図６に示す回路図を用いて上記Ｘ線センサーモジュールの動作を説明する。尚、図５に示すゲートラインは、全部で２８８０本であるが、動作において２分割され信号読み出し時には、分割された１４４０本からなるゲートラインの各組のうちからいずれか１本のみが選択されるように制御されている。
【００１１】
図６に示す回路図において、ゲートライン３３０が選択された場合には、ＴＦＴ２１０および２３０がオン状態となり、データーライン１９０にはＸ線変換素子２５０で発生した信号電荷のみが読み出され、同様にデーターライン２００にはＸ線変換素子２７０で発生した信号電荷のみが読み出される。データーライン１９０および２００から読み出された信号電荷は、上記の多チャンネルＡＤ変換装置が組み込まれた信号変換回路１７０でデジタル化される。
【００１２】
この場合、Ｘ線センサーモジュールで動画像を撮影するためには、１秒間に３０画面の画像データーに対応する信号電荷をＡＤ変換する必要がある。
【００１３】
また１画面にて駆動制御されるゲートラインの数は、上記のように１４４０本である。したがって、１つのゲートラインが選択され読み出された信号をＡＤ変換する時間は、１秒÷３０画面÷１４４０本≒２３μｓ（４３．２Ｋサンプル／ｓｅｃ）となる。
【００１４】
図７は、多チャンネルＡＤ変換装置の信号読み出し部およびＸ線センサーモジュールのＸ線センサー画素部の詳細な回路図である。
【００１５】
図７に示す信号読み出し部２５０は、図４に示す多チャンネルＡＤ変換装置の電荷検出回路１００、増幅回路１１０およびサンプルホールド回路６０に相当し、図５に示すＸ線センサーモジュールのＸ線センサー画素部１８０は、上記のＸ線変換素子およびＴＦＴを含む電荷発生源である。
【００１６】
図７に示すＸ線センサー画素部１８０のＸ線センサーにＸ線が入射するとＸ線変換素子の光電変換層において一対の電子（ｅ）および正孔（ｈ）が発生する。この電子（ｅ）または正孔（ｈ）がバイアス電圧によりＸ線変換素子の画素電極に到達し電荷保持容量１０１にて保持される。電荷保持容量１０１は、画素電極とアース（接地）との間に接続されている。画素電極は、例えば、ＴＦＴ１０２のソース端子の接続されている。電荷保持容量１０１に保持された信号電荷は、ＴＦＴ１０２のゲート端子が接続されているゲートラインにＴＦＴゲートクロックａが印加されてＴＦＴ１０２がオン状態になることによって、ＴＦＴ１０２のソース端子からドレイン端子を経て、ドレイン端子が接続されているデーターラインに流出しデーターラインに接続された信号読み出し部２５０の電荷検出回路１００に入力されその電荷量が検出される。
【００１７】
信号読み出し部２５０の電荷検出回路１００は、演算増幅器１０５、帰還容量１０４およびリセットスイッチ１０３から成り、演算増幅器１０５の非反転入力端子（＋）には基準電圧Ｖｒが入力されて固定されており、演算増幅器１０５の反転入力端子（−）および出力端子間には帰還容量１０４が接続され、負帰還回路が構成されている。そして、第１リセットクロックｂにてオン／オフ状態を制御されるリセットスイッチ１０３が帰還容量１０４に並列接続されている。
【００１８】
電荷検出回路１００の次段に設けられた増幅回路１１０は、演算増幅器１３３、帰還容量１３２およびリセットスイッチ１３１から成り、演算増幅器１３３の非反転入力端子（＋）には基準電圧Ｖｒが入力されて固定されており、演算増幅器１３３の反転入力端子（−）および出力端子間には帰還容量１３２が接続されて、負帰還回路が構成されている。そして、第２リセットクロックｆにてオン／オフ状態を制御されるリセットスイッチ１３１が帰還容量１３２に並列接続されている。
【００１９】
増幅回路１１０は、電荷検出回路１００の出力電圧が小さい場合に、ＡＤ変換器のダイナミックレンジを有効に活用できる電圧範囲まで、信号電圧を増幅するために設けられている。Ｘ線センサーの場合、静止画像撮影の撮影モードではＸ線を照射する期間が短いため、Ｘ線量を十分に大きくしても人体への影響は小さい。したがって、静止画像撮影の撮影モードでは、Ｘ線量が大きく、信号電荷量が大きくなり増幅回路１１は必ずしも必要ではない。
【００２０】
しかし、動画像撮影の撮影モードでは、Ｘ線の照射期間を分単位にする必要があり、人体への影響を避けるため、動画像撮影の照射Ｘ線量は、静止画像撮影の照射Ｘ線量に比較し２桁程度弱くする必要がある。したがって、動画像撮影の撮影モードでは、動画像撮影時の信号電荷量は極めて小さくなり、これにより電荷検出回路１００の出力電圧が小さくなるため増幅回路１１が必要となる。具体的には、７００ｅ（ｅは単位電荷量を示す）程度の電荷量を扱う必要がある。
【００２１】
電荷検出回路１００の演算増幅器１０５の出力端子と、増幅回路１１０の演算増幅器１３３の反転入力端子との間には、抵抗素子２９０および容量３００が直列接続されている。直列接続された抵抗素子２９０および容量３００は、ローパスフィルターを構成し、ローパスフィルターを構成する容量３００は、増幅回路１１０の演算増幅器１３３の反転入力端子に対する入力容量Ｃｉｎとしても作用する。上記のように、演算増幅器１３３の反転入力端子および出力端子間には帰還容量１３２が接続されて負帰還回路を構成し、この場合の演算増幅器１３３の増幅率（Ｇ）は、帰還容量１３２をＣｆとすると、Ｇ＝Ｃｉｎ／Ｃｆにて表される。
【００２２】
増幅回路１１１の出力信号は、サンプルホールド回路６０に入力され、サンプルホールド回路６０によりサンプルホールドされオーバーサンプリングＡＤ変換器７０に送られる構成となっている。前述のように、動画像撮影の撮影モードの動作に対応するためには、４３．２Ｋサンプル／ｓｅｃ（２３μｓ）のサンプルホールドクロックｃによりサンプルホールド回路６０の動作を制御する必要がある。
【００２３】
このような構成は、特開２００２−５１２６４号公報に開示されており、この構成によって相関２重サンプリング法によりＸ線センサーから出力される低周波ノイズ等を除去するとともに、抵抗素子、容量等から成るローパスフィルターによりＸ線センサー内のデーターラインの寄生抵抗による熱雑音が除去される。
【００２４】
すなわち、一般に固体撮像素子から出力される信号には低周波ノイズが重畳していて画像品質に悪影響を及ぼすため、信号を読み出してＡＤ変換するためには、相関２重サンプリング法によりノイズを低減する必要がある。相関２重サンプリング法とは、時間的に連続入力される基準入力（ＩＮｒとする）と、データー入力（ＩＮｄとする）とをそれぞれサンプリングし、その差分信号（ＩＮｒ−ＩＮｄ）を実際の画素出力データーとする方式である。これにより、入力信号に低周波数ノイズが重畳していたとしても差分処理によりキャンセルできる。この相関２重サンプリング回路に抵抗素子２９０および容量３００を追加するだけでＸ線センサー内のデーターラインの熱雑音をも減らすことができるローパスフィルターが構成できる。
【００２５】
図８は、オーバーサンプリングＡＤ変換器７０の構成を示すブロック図である。Ｘ線センサーの用途では、高解像度の実現のため１４ビットクラスの高精度化が必要でありオーバーサンプリングΔΣ方式を使用する必要がある。
【００２６】
図８に示すオーバーサンプリングＡＤ変換器７０は、演算増幅器、容量およびスイッチを使用したスイッチドキャパシター型積分器とコンパレータ−で構成されるＡ／Ｄアナログ部３４０と、デジタルフィルター処理を行うＡ／Ｄデジタル部３５０から構成される。Ａ／Ｄアナログ部３４０は、サンプルホールド回路６０の出力信号を受け取り、Ａ／Ｄデジタル部３５０は、ＡＤ変換処理された信号をラッチ１２０に出力する。ラッチ回路１２０は、サンプルホールドクロックｆに基づいて制御される。
【００２７】
Ａ／Ｄアナログ部３４０は、前述のようにオーバーサンプリングΔΣ方式ＡＤ変換器の構成を有し、ＡＤ変換処理の結果を１ビットのビットストリームとして出力し、その出力信号は次段のデシメーションフィルタとして機能するＡ／Ｄデジタル部３５０に入力される。オーバーサンプリングＡＤ変換器７０にて使用されるオーバーサンプリングクロックｄは、前述のサンプルホールド回路６０の動作を制御するサンプルホールドクロックｆの４３．２Ｋサンプル／ｓｅｃに対して、２５６倍程度の１１ＭＨｚ程度でオーバーサンプリングする必要がある。
【００２８】
サンプルホールド回路６０のサンプルホールド周波数の２５６倍のオーバーサンプリング周波数がオーバーサンプリングＡＤ変換器７０の動作に必要な理由を説明する。オーバーサンプリングΔΣ方式とは、オーバーサンプリングとΔΣ回路とによるノイズシェーピングの２つの高精度化技術を用いている。
【００２９】
オーバーサンプリングとは、必要信号帯域の２倍より早い速度でサンプリングすることにより、信号帯域内の量子化雑音を低下させ、信号を高精度化する技術である。例えば、Ｎ倍のオーバーサンプリングにより信号帯域内の量子化雑音は１／Ｎとなる。
【００３０】
ノイズシェーピングは、オーバーサンプリングＡＤ変換器７０において、信号に対して積分→量子化→微分することにより、量子化雑音のみに微分特性を乗じ、低周波領域の量子化雑音を低下させ、信号を高精度化する技術である。
【００３１】
オーバーサンプリングおよびノイズシェーピングの２つの技術を組み合わせると、信号帯域内の量子化雑音が大幅に低減できる。このように、量子化分解能が１ビット、ノイズシェーピングの次数が２次の場合には、１４ビット以上の精度を確保しようとすると理論上２５６倍のオーバーサンプリングが必要となる。
【００３２】
これにより、オーバーサンプリングＡＤ変換器７０は、１１ＭＨｚ程度のオーバーサンプリングクロックｄがＡ／Ｄアナログ部３４０およびＡ／Ｄデジタル部３５０に入力され、オーバーサンプリングＡＤ変換器７０の高速動作が実行されている。
【００３３】
サンプルホールド回路６０から出力されてオーバーサンプリングＡＤ変換器７０に入力される信号は、Ａ／Ｄアナログ部３４０では１ビットΔΣ回路により１１ＭＨｚの１ビット信号に変調され、Ａ／Ｄデジタル部３５０ではデシメーションフィルタにより４３．２ＫＨｚまで間引かれながら１４ビットデーターに変換される。
【００３４】
このようにＡ／Ｄデジタル部３５０のデシメーションフィルタは、Ａ／Ｄアナログ部３４０から出力される１１ＭＨｚの１ビットの出力信号に含まれる高域の量子化ノイズを除去して目的の４３．２ＫＨｚの１４ビット信号に１／２５６倍間引く動作をデジタル回路にて実行している。
【００３５】
図９は、図４に示す多チャンネルＡＤ変換装置のＡＤ変換処理された出力データーの読み出し部のブロック図である。
【００３６】
図９に示すＡＤ変換処理された出力データーの読み出し部は、マルチプレクサ１３０およびバッファー１４０を有する。各チャンネルのオーバーサンプリングＡＤ変換器にて同時に処理され４３．２Ｋサンプル／ｓｅｃ周期でサンプリングされた１４ビットのデーターは、各チャンネル毎に同時にそれぞれのラッチ１２０でラッチされた後、マルチプレクサ１３０により多系列のデーターが系列別に時分割されたデーターに変換される。その変換されたデーターは、バッファー１４０により多チャンネルＡＤ変換装置から外部回路に順番に出力され、多チャンネルＡＤ変換装置の動作が完了する。この場合、マルチプレクサ１３０およびバッファー１４０は、ＡＤ読み出しクロックｇに基づいて動作を行う。
【００３７】
次に、図４に示す多チャンネルＡＤ変換装置の全体の動作を、図１０（ａ）に示す各信号のタイミングチャートによって説明する。
【００３８】
図１０（ａ）に示すタイミングチャートのリセット期間である期間Ｔ１では、第１リセットクロックｂおよび第２リセットクロックｆがそれぞれオン状態であり、図７に示す信号読み出し部２５０の電荷検出回路１００のリセットスイッチ１０３および増幅回路１１０のリセットスイッチ１３１を、それぞれ第１リセットクロックｂおよび第２リセットクロックｆにより共にオン状態にして、演算増幅器１０５および１３３のそれぞれの反転入力端子と出力端子との間を共に短絡してリセットする。この時、ＴＦＴゲートクロックａはオフ状態であるので、Ｘ線センサーパネルのＸ線センサー画素部１８０のＴＦＴ２はオフ状態である。この時、増幅回路１１０の出力端子は、リセット状態であり基準電圧Ｖｒが出力されている。
【００３９】
続いて、期間Ｔ８では、第１リセットクロックｂがオフ状態となり、この第１リセットクロックｂにより電荷検出回路１００のリセットスイッチ１０３がオフ状態となり電荷検出回路１００の演算増幅器１０５が動作を開始する。ー方、第２リセットクロックｆはオン状態を維持しており、この第２リセットクロックｆにより増幅回路１１０のリセットスイッチ１３１のオン状態を維持し、演算増幅器１０５のオフセットノイズおよびフリッカーノイズと、Ｘ線センサー画素部１８０の低周波成分ノイズとを容量３００に吸収させる（相関２重サンプリング法）。この時、増幅回路１１０の出力端子は、リセット状態であり基準電圧Ｖｒが出力されている。
【００４０】
次に、期間Ｔ２に入ると、第２リセットクロックｆもオフ状態となり、第２リセットクロックｆにより増幅回路１１０のリセットスイッチ１３１もオフ状態にして、増幅回路１１０の演算増幅器１３３が動作を開始する。
【００４１】
次に、電荷読み出し期間である期間Ｔ３では、ＴＦＴゲートクロックａがオン状態となり、このＴＦＴゲートクロックａによりＴＦＴ１０２がオン状態となりＸ線センサーパネルを構成する各Ｘ線センサー画素部１８０の電荷保持容量１０１から受光Ｘ線量に応じた信号電荷がＴＥＴ１０２のソース端子からドレイン端子に伝達されし、さらにドレイン端子が接続されているデーターラインを介して電荷検出回路１００に伝達され信号電圧に変換される。
【００４２】
電荷保持容量１０１から信号電荷を読み出すには、Ｘ線センサー画素部１８０内のデーターラインの寄生抵抗および寄生容量の影響によって時間を要する。したがって、期間Ｔ３は、十分長く取って、電荷保持容量１０１の電荷を完全に読み出す必要がある。電荷検出回路１００から出力される読み出された信号電荷に基づく信号電圧は、抵抗２９０および容量３００から成るローパスフィルターによりデーターラインの熱雑音を除去しつつ、帰還容量１３２および演算増幅器１３３を有する増幅回路１１０にて電圧増幅され増幅回路１１０の出力端子から出力される。この出力信号は、相関２重サンプリング法によって、演算増幅器１０５のオフセットノイズおよびフリッカーノイズと、Ｘ線センサー画素部１８０の低周波成分ノイズとがキャンセルされている。
【００４３】
次に、期間Ｔ５では、ＴＦＴゲートクロックａがオフ状態となり、このＴＦＴゲートクロックａによりＴＦＴ１０２がオフ状態となり各Ｘ線センサー画素部１８０の電荷保持容量１０１から信号電荷の読み出しを完了し、電荷検出回路１００および増幅回路１１０から成る信号読み出し回路の出力電圧が確定する。
【００４４】
次に、期間Ｔ６では、サンプルホールドクロックｃがオン状態となり、増幅回路１１０で増幅された信号読み出し回路の出力電圧信号は、サンプルホールド回路６０によってサンプリングされ、次のサイクルまでホールドされる。―方、オーバーサンプリングＡＤ変換器７０は、サンプルホールドクロック周波数４３．２ＫＨｚの２５６倍の周波数１１ＭＨｚのオーバーサンプリングクロックｄに基づいてサンプルホールド回路６のサンプルホールド出力電圧をオーバーサンプリングする。
【００４５】
そして、期間Ｔ７では、各オーバーサンプリングＡＤ変換器７０は、ＡＤ変換器出力信号である１４ビットデーターを出力し、各系列毎に同時にそれぞれのラッチ回路１２０にてラッチされる。その後、ラッチ回路１２０から出力される１４ビットデーターは、ＡＤ読み出しクロックｇに基づいて動作するマルチプレクサ１３０によって各系列のデーターを系列毎に時分割されたデーターに変換される。時分割されたデーターは、ＡＤ読み出しクロックｇに基づいて動作するバッファー１４０から外部回路に、例えばＡＤ出力ｍ−１、ＡＤ出力ｍ、ＡＤ出力ｍ＋１のように順番に出力され、多チャンネルＡＤ変換装置の動作が完了する。
【００４６】
上記の多チャンネルＡＤ変換装置は、オーバーサンプリングＡＤ変換器７０内のデジタルフィルター処理を行うＡ／Ｄデジタル部３５０のような高速クロックで動作する大規模デジタル回路と、Ａ／Ｄアナログ部３４０のようなアナログ回路とが同一基板上に混載されたアナログ／デジタル混載回路であり、デジタルノイズ対策については十分に配慮する必要がある。デジタル回路の動作によって発生するデジタルノイズは、アナログ回路の特性劣化を引き起こす。すなわち、デジタル回路が動作すると、トランジスタのオン／オフ動作によって、電源ラインに瞬間的に比較的大きな電流が発生し電源電圧が変動したり、トランジスタの拡散層の電圧変動が基板との間の容量を通じて基板にノイズを発生させたりする。このような基板ノイズは、半導体基板を共有するアナログ回路に影響をおよぼしアナログ回路の特性劣化を引き起こす。
【００４７】
図１０（ｂ）は、デジタル回路からの基板ノイズがある場合の各信号のタイミングチャートである。
【００４８】
図１０（ｂ）に示すように、オーバーサンプリングクロックｄに基づいて動作するオーバーサンプリングＡＤ変換器７０のデジタル回路の動作によって、基板ノイズが発生する。この基板ノイズは、最もノイズに敏感な電荷検出回路１００に混入し、増幅回路１１により増幅された信号がサンプルホールド回路６にてサンプリングおよびホールドされて出力される。これにより、相関２重サンプリング動作の性能劣化、および、サンプルホールド回路６０のサンプルホールド出力信号へのノイズ重畳による性能劣化が発生する。
【００４９】
特開平５―１４３１８７号公報には、このような基板ノイズによって生じるアナログ回路の特性劣化を防止する構成が開示されている。この公報に開示されている構成では、スイッチの動作タイミングに基づいて容量にアナログ信号をサンプリングする場合、すなわちスイッチがオフ状態となりサンプリングした情報をホールドするタイミングにてデジタル回路の動作基準クロックを停止させる手段を設けることによって、容量が保持したアナログ信号にはデジタルノイズが加わらず、アナログ回路の特性劣化が防止できる。
【００５０】
【特許文献１】
特開２００２−９４３７９号公報（第４頁、第１図）
【特許文献２】
特開２００２−５１２６４号公報（第３頁、第１図）
【特許文献３】
特開平５―１４３１８７号公報（第３頁、第１図）
【００５１】
【発明が解決しようとする課題】
しかしながら、図４に示す多チャンネルＡＤ変換装置に、特開平５―１４３１８７に開示された構成をそのまま取り入れると、以下の問題が生じる。
【００５２】
オーバーサンプリングＡＤ変換器７０について考えると、周波数が１１ＭＨｚである高速のオーバーサンプリングクロックｄは、図８に示すように、演算増幅器、スイッチおよび容量を使用したスイッチドキャパシター型積分器とコンパレーターとで構成されるＡ／Ｄアナログ部３４０と、デジタルノイズ源となるデジタルフィルター処理を行うＡ／Ｄデジタル部３５０との両方に入力されており、Ａ／Ｄアナログ部３４０およびＡ／Ｄデジタル部３５０では同じクロック周波数によって信号処理が行われている。この場合、特開平５―１４３１８７号公報に開示されている構成のようにデジタル回路部のみの動作を停止させることはできない。また、Ａ／Ｄデジタル部３５０とＡ／Ｄアナログ部３４０とに入力されるオーバーサンプリングクロックｄの位相調整を行う手法があるが、オーバーサンプリングクロック周波数が１１ＭＨＺと高速であり、デジタルノイズの影響がない位相差の検出は非常に困難である。
【００５３】
また、電荷検出回路１００を含む信号読み出し部２５０について考えると、動画像撮影時の電荷検出回路１００にて取り扱う信号は、極めて小さい微小信号である。このため電荷検出回路１００については、演算増幅器１０５および帰還容量１０４で発生する熱雑音を抑制し信号のダイナミックレンジを確保する以外に、電源ノイズ、グランドノイズおよびシリコン基板ノイズをできるだけ低く抑える必要がある。特に、電荷検出回路１００では、内蔵の帰還容量１０４の容量値をＣｆ、Ｘ線センサー部に接続されているデーターラインおよび電荷検出回路１００の入力端子のトータル容量をＣｔとした場合、電荷検出回路１００の入力側へのノイズは、Ｃｔ／Ｃｆ倍に増幅されて電荷検出回路１００の出力端子に現れるため最も注意が必要である。
【００５４】
具体的には、例えば信号電荷の検出感度よりＣｆを４ｐＦと決定した場合、ＣｔとしてＣｔ＝４０ｐＦ程度は存在するため、電荷検出回路１００の入力側のトランジスタ等から生じるノイズは１０倍程度増幅されて出力される。したがって、オーバーサンプリングＡＤ変換器７０のＡ／Ｄアナログ部３４０のアナログ回路に対するノイズ混入と比較すると、電荷検出回路１００に対するノイズ混入は、特に、著しいＳ／Ｎの低下となる。
【００５５】
このように、信号の高精度読み出しのために、オーバーサンプリングＡＤ変換器７０を使用した場合、Ａ／Ｄデジタル部３５０の大規模なデジタル回路およびＡ／Ｄアナログ部３４０のスイッチドキャパシター積分回路が周波数の高いクロック信号により高速動作するため、シリコン基板ノイズ、電源ノイズ、グランドノイズ等が電荷検出回路１００および増幅回路１１０に流入し、多チャンネルＡＤ変換装置全体での信号読み出しの高精度化が得られない。
【００５６】
本発明は、このような課題を解決するものであり、その目的は、基板ノイズの影響を抑制するとともに、高精度および高速に信号読み出し動作が可能となるＡＤ変換装置、多チャンネルＡＤ変換装置、Ｘ線センサーモジュールおよびそれらの制御方法を提供することにある。
【００５７】
【課題を解決するための手段】
本発明のＡＤ変換装置は、電荷検出回路からの出力信号レベルをサンプリングするサンプリングホールド回路と、サンプリングしたサンプリングホールド回路出力信号レベルを所定期間内でＡＤ変換用にサンプリングしてＡＤ変換するＡＤ変換回路とを有するものであり、そのことにより上記目的が達成される。
【００５８】
また、好ましくは、本発明のＡＤ変換装置において、電荷検出回路は、リセットクロックによってリセットされ、サンプルホールド回路は、サンプリングホールドクロックによってサンプリング動作を制御され、ＡＤ変換回路は、オーバーサンプリングクロックによってＡＤ変換動作を制御されており、オーバーサンプリングクロックは、電荷検出回路が外部の電荷発生回路から信号電荷を読み出す電荷読み出し期間の終端部から安定読み出し期間を除いた所定期間内でサンプリング動作させるように制御され、サンプリングホールドクロックによってサンプリングされたサンプリングホールド回路出力信号レベルをＡＤ変換する。
【００５９】
さらに、好ましくは、本発明のＡＤ変換装置において、リセットクロック、サンプリングホールドクロックおよびオーバーサンプリングクロックはそれぞれ独立して制御可能である。
【００６０】
さらに、好ましくは、本発明のＡＤ変換装置は、電荷検出回路およびサンプルホールド回路間に、ローパスフィルタを含む増幅回路が設けられ、増幅回路はリセットクロックによってリセットされ、リセットクロックは独立して制御可能である。
【００６１】
本発明の多チャンネルＡＤ変換装置は、請求項１〜４のいずれかに記載のＡＤ変換装置を各チャンネル毎にそれぞれ配置し、それぞれの各ＡＤ変換装置と、各ＡＤ変換装置のＡＤ出力信号をそれぞれラッチする各ラッチ回路と、各ラッチ回路からの各出力信号を時分割にそれぞれ選択出力するマルチプレクサと、マルチプレクサの出力信号を駆動するバッファーとが同一半導体基板上に設けられているものであり、そのことにより上記目的が達成される。
【００６２】
本発明のＸ線センサーモジュールは、Ｘ線センサーと、Ｘ線センサーの出力信号が電荷検出回路に入力される請求項６に記載の多チャンネルＡＤ変換装置とが設けられているものであり、そのことにより上記目的が達成される。
【００６３】
また、好ましくは、本発明のＸ線センサーモジュールにおいて、Ｘ線センサーは、Ｘ線変換素子、Ｘ線変換素子で発生する電荷を保持する電荷保持容量手段および電荷保持容量手段に蓄積された電荷の出力を制御するスイッチ回路から成るＸ線センサー画素部が複数配置されている。
【００６４】
さらに、好ましくは、本発明のＸ線センサーモジュールにおいて、スイッチ回路のオン／オフ動作を制御する電荷読み出しクロックは独立に制御可能である。
【００６５】
本発明のＡＤ変換装置の制御方法は、リセット信号により電荷検出回路の出力信号レベルをリセットする第１のステップと、リセット後に、外部の電荷発生回路からの信号電荷をサンプルホールド回路に読み出すとともに、オーバーサンプリングクロックをオン状態にして該サンプルホールド回路の出力信号レベルをＡＤ変換処理する第２のステップと、オーバーサンプリングクロックの所定期間内での該ＡＤ変換処理の動作完了後、ＡＤ変換回路の出力信号を出力する第３のステップと、所定のノイズ除去期間を該電荷発生回路に設ける第４のステップと、サンプリングホールドクロックにより、次の信号読み出し期間にＡＤ変換すべきサンプルホールド回路の出力信号レベルとしてサンプリングし、次の信号読み出し期間までサンプルホールド回路の出力信号レベルを保持する第５のステップと、を含む一連の各ステップを少なくとも１サイクル有するものであり、そのことにより上記目的が達成される。
【００６６】
本発明の多チャンネルＡＤ変換装置の制御方法は、リセット信号により電荷検出回路の出力信号レベルをリセットする第１のステップと、リセット後に、外部の電荷発生回路からの信号電荷をサンプルホールド回路に読み出すとともに、オーバーサンプリングクロックをオン状態にしてサンプルホールド回路の出力信号レベルをＡＤ変換処理する第２のステップと、オーバーサンプリングクロックの所定期間内でのＡＤ変換処理の動作完了後、ＡＤ変換回路の出力信号を出力する第３のステップと、所定のノイズ除去期間を電荷発生回路に設ける第４のステップと、サンプリングホールドクロックにより、次の信号読み出し期間にＡＤ変換すべきサンプルホールド回路の出力信号レベルとしてサンプリングし、次の信号読み出し期間までサンプルホールド回路の出力信号レベルを保持するとともに、ラッチ回路に該ＡＤ変換回路の出力信号をラッチする第５のステップと、ラッチ回路にてラッチしたＡＤ変換回路のＡＤ変換回路出力信号を、ＡＤ出力読み出しクロックによって制御されるマルチプレクサで時分割に選択し、バッファーを介して外部回路に出力する第６のステップと、を含む一連の各ステップを少なくとも１サイクル有するであり、そのことにより上記目的が達成される。
【００６７】
本発明のＸ線センサーモジュールの制御方法は、リセット信号により電荷検出回路の出力信号レベルをリセットする第１のステップと、リセット後に、Ｘ線センサーから信号電荷をサンプルホールド回路に読み出すとともに、オーバーサンプリングクロックをオン状態にしてサンプルホールド回路の出力信号レベルをＡＤ変換処理する第２のステップと、オーバーサンプリングクロックの所定期間内でのＡＤ変換処理の動作完了後、ＡＤ変換回路の出力信号を出力する第３のステップと、所定のノイズ除去期間をＸセンサーに設ける第４のステップと、サンプリングホールドクロックにより、次の信号読み出し期間にＡＤ変換すべきサンプルホールド回路の出力信号レベルとしてサンプリングし、次の信号読み出し期間までサンプルホールド回路の出力信号レベルを保持するとともに、ラッチ回路に該ＡＤ変換回路の出力信号をラッチする第５のステップと、ラッチ回路にてラッチした該ＡＤ変換回路のＡＤ変換回路出力信号を、ＡＤ出力読み出しクロックによって制御されるマルチプレクサで時分割に選択し、バッファーを介して外部回路に出力する第６のステップと、を含む一連の各ステップを少なくとも１サイクル有するものであり、そのことにより上記目的が達成される。
【００６８】
上記構成により、以下、その作用を説明する。
【００６９】
本発明のＡＤ変換装置は、ＡＤ変換回路であるオーバーサンプリングＡＤ変換器を制御するオーバーサンプリングクロックを電荷読み出し期間の終端部から安定読み出し期間を除いた所定期間内でオン状態にしてオーバーサンプリングＡＤ変換器を動作させることにより、基板ノイズに対し最も影響をうける電荷検出回路の入力部への基板ノイズの混入を防止し、信号電荷の高精度の読み出しを実現するとともに、高速読み出しも可能となる。
【００７０】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００７１】
図１（ａ）は、本発明の実施形態であるＡＤ変換装置の要部とＡＤ変換装置に信号電荷を出力する電荷発生回路との構成を示すブロック図である。
【００７２】
図１（ａ）に示すＡＤ変換装置９は、同一の半導体基板に信号電荷を検出する電荷検出回路１０、電荷検出回路１０からの出力信号レベルをサンプリングするサンプルホールド回路６およびサンプルホールド回路６からの出力信号をＡＤ変換するＡＤ変換回路であるオーバーサンプリングＡＤ変換器７が設けられており、Ｘ線センサー画素部等の外部の電荷発生回路８の電荷保持容量１に蓄えられている信号電荷を読み出す。この信号読み出し時のＡＤ変換装置９における各信号のタイミングチャートを図１（ｂ）に示す。ここで、図１（ａ）に示す電荷発生回路８は、図７に示すＸ線変換素子、電荷保持容量１０１およびＴＦＴ１０２を備えたＸ線センサー画素部１８０を想定しているが、電荷（信号電荷）を発生する機能を有するものであれば、Ｘ線センサー画素部１８０に限定されるものではない。
【００７３】
図１（ａ）に示す電荷発生回路８は、電荷発生部（図示せず）、電荷発生部で発生した信号電荷を保持する電荷保持容量１および電荷読み出しクロックａに基づいてオン／オフ動作する読み出しスイッチ２を有している。電荷保持容量１は、読み出しスイッチ２の一方の端子と基準電圧Ｖｒが設定された領域との間に接続され、読み出しスイッチ２の他方の端子は、データラインを介してＡＤ変換装置９の電荷検出回路１０に接続される。電荷保持容量１に保持された信号電荷は、電荷読み出しクロックａが印加されて読み出しスイッチ２がオン状態になることによって、読み出しスイッチ２が接続されているデーターラインに伝達されデーターラインに接続されたＡＤ変換装置９の電荷検出回路１０に入力されその電荷量が検出される。
【００７４】
ＡＤ変換装置９の電荷検出回路１０は、演算増幅器５、帰還容量４およびリセットスイッチ３から成り、演算増幅器５の非反転入力端子（＋）には基準電圧Ｖｒが入力されて固定されており、演算増幅器５の反転入力端子（−）および出力端子間には帰還容量４が接続され、負帰還回路が構成されている。そして、リセットクロックｂにてオン／オフ状態を制御されるリセットスイッチ３が帰還容量４に並列接続されている。
【００７５】
電荷検出回路１の出力信号レベルは、サンプルホールドクロックｃに基づいて制御されるサンプルホールド回路６に入力され、サンプルホールド回路６によりサンプルホールドされ、サンプルホールド回路６のサンプルホールド回路出力信号レベルは、オーバーサンプリングクロックｄに基づいて制御されるオーバーサンプリングＡＤ変換器７に入力され、オーバーサンプリングされる。そして、オーバーサンプリングＡＤ変換器７は、ＡＤ変換処理の結果をＡＤ変換器出力信号レベルとして出力する。
【００７６】
尚、図１（ａ）に示す電荷読み出しクロックａ、リセットクロックｂ、サンプルホールドクロックｃおよびオーバーサンプリングクロックｄは、それぞれ独立に制御できるように設定されている。
【００７７】
次に、図１（ｂ）に示すタイミングチャートに基づいてＡＤ変換装置９の動作を詳細に説明する。
【００７８】
図１（ｂ）に示すリセット期間である期間Ｔ１おいて、電荷発生回路８の電荷読み出しクロックａは、オフ状態であり、電荷読み出しクロックａにより読み出しスイッチ２がオフ状態となる。ＡＤ変換装置９は、電荷検出回路１０において、オン状態であるリセットクロックｂによりリセットスイッチ３がオン状態となり演算増幅器５の反転入力端子および出力端子間が短絡される。これにより、電荷発生回路８の読み出しスイッチ２および演算増幅器５の反転入力端子間を接続するデーターライン、演算増幅器５の反転入力端子、非反転入力端子および出力端子は、すべて基準電圧Ｖｒにリセットされ電荷読み込みの準備が行われる。この時、オーバーサンプリングＡＤ変換器７のオーバーサンプリングクロックｄをオフ状態にして停止させることにより、電荷検出回路１０のリセット電圧である基準電圧Ｖｒに対して基板ノイズの混入が防止できる。
【００７９】
続いて、期間Ｔ２では、リセットクロックｂがオフ状態となり、このリセットクロックｂにより電荷検出回路１０のリセットスイッチ３もオフ状態となり、電荷検出回路１０の動作がスタートする。
【００８０】
ここで、リセットスイッチ３がオフ状態になる時に、仮にオーバーサンプリングクロックｄがオン（動作）状態であり、基板ノイズが電荷検出回路１０に混入したとすると、電荷発生回路８の読み出しスイッチ２が接続されたデーターラインの寄生抵抗および寄生容量が大きいために、リセットスイッチ３のオン抵抗（ＴＦＴのオン抵抗）を介して、電荷検出回路１０の演算増幅器５の出力電圧と入力電圧との間に電位差が生じ、この電位差を電荷検出回路１０の演算増幅器５の帰還容量４が保持することによりノイズとなる。このように、リセット電圧である基準電圧Ｖｒにノイズが載ってしまうと、電荷検出回路１０での電荷読み出し、サンプルホールド回路６でのサンプルホールド、オーバーサンプリングＡＤ変換器７でのＡＤ変換動作が正しく行われても、ノイズ成分として、各ＡＤ変換サイクル（読み出しサイクル）にて異なるランダムなオフセットが現れることになる。したがって、期間Ｔ１において電荷発生回路８の読み出しスイッチ２が接続されたデーターラインおよび電荷検出回路１０を十分にリセットし、期間Ｔ１〜Ｔ２の間にオーバーサンプリングＡＤ変換器７に入力されるオーバーサンプリングクロックｄをオフ状態にし停止させることが非常に重要となる。
【００８１】
次に、期間Ｔ３では、電荷発生回路８に入力される電荷読み出しクロックａがオン状態となり、この電荷読み出しクロックａにより電荷発生回路８の読み出しスイッチ２がオン状態となり、電荷保持容量１に蓄積されている信号電荷が読み出しスイッチ２およびデーターラインを介して電荷検出回路１０に読み出される。電荷保持容量１の下部電極には、電荷検出回路１０に供給される基準電圧Ｖｒと同じ電圧が供給されている。ここで、電荷保持容量１の電荷量をＱｄとし、電荷検出回路１０の演算増幅器５の帰還容量４の容量値をＣｆとすると、電荷検出回路１０の出力電圧（電荷検出回路出力信号レベル）は、Ｖｒ＋（Ｑｄ／Ｃｆ）となる。また、上記のように電荷発生回路８の読み出しスイッチ２が接続されたデーターラインの寄生抵抗および寄生容量の影響により電荷保持容量１に蓄えられた信号電荷を読み出すのに時間がかかるため期間Ｔ３は長く設定する必要がある。
【００８２】
図１（ｂ）に示すように、期間Ｔ３は、電荷検出回路１０のリセット期間である期間Ｔ１およびサンプルホールド回路６のサンプリング期間である期間Ｔ６と比較すると、非常に長くする必要があり１サイクルの信号読み出し期間の大部分を占める。また、図８に示すオーバーサンプリングＡＤ変換器７０において説明したように、量子化分解能が１ビットおよびノイズシェーピングの次数が２次の場合、信号読み出しにおいて１４ビット以上の精度を確保しようとすると、理論上２５６倍のオーバーサンプリングが必要となる。したがって、１サイクルの信号読み出し期間の間に、オーバーサンプリングＡＤ変換器７は、２５６周期分のクロックにてサンプルホールド回路６のサンプルホールド回路出力信号をＡＤ変換処理する必要がある。本実施形態では、期間Ｔ３に２５６周期分のクロックをオーバーサンプリングＡＤ変換器７に入力する必要がある。
【００８３】
この場合、期間Ｔ３のみで２５６周期分のオーバーサンプリングクロックｄを動作させても、期間Ｔ３が１サイクルの信号読み出し期間に占める割合が大きいため、従来のように１サイクルの信号読み出し期間の全期間にてオーバーサンプリングクロックｄを動作させる場合と比較しても、オーバーサンプリングクロックｄの周波数を若干高くするだけで２５６周期分のクロック数は維持できる。このため、１サイクルの信号読み出し期間はそのまま維持でき、信号の高速読み出しは可能である。
【００８４】
電荷読み出し期間内の期間Ｔ３では、基板ノイズの影響を受けているが、図１（ｂ）のタイミングチャートに示すように、電荷発生回路８から信号電荷の読み出しが完了し、電荷読み出しクロックａがオフ状態となり、この電荷読み出しクロックａにより読み出しスイッチ２をオフ状態にする期間Ｔ４の終端より前に、オーバーサンプリングクロックｄをオフ状態して停止すれば電荷検出回路１０に基板ノイズの影響がない安定動作状態で信号電荷の読み出しを完了でき、基板ノイズの影響を除去することが可能となる。すなわち、期間Ｔ３のオーバーサンプリングクロックｄの動作期間にて電荷発生回路８からデーターラインを介して信号電荷の読み出しがほぼ完了し、次の安定読み出し期間である期間Ｔ４において、オーバーサンプリングクロック７が停止状態であるために基板ノイズのない安定な読み出し状態となる。
【００８５】
期間Ｔ３および期間Ｔ４を合わせた期間が電荷読み出し期間であり、次の期間Ｔ５の開始時刻にて、電荷読み出しクロックａがオフ状態となり、この電荷読み出しクロックａにより読み出しスイッチ２をオフ状態にする。
【００８６】
また、期間Ｔ５は、電荷発生回路８の読み出しスイッチ２のオン／オフ動作を制御する電荷読み出しクロックａからのフィードスルーノイズを除去し安定化させるために必要な期間である。フィードスルーノイズは、読み出しスイッチ２のオフ状態の時に、読み出しスイッチ２の電極間の容量を通じて入力側の電位が出力側に伝達されることによって生じるノイズである。
【００８７】
次に、期間Ｔ６では、サンプルホールドクロックｃがオン状態となり、サンプルホールド回路６は、サンプルホールドクロックｃに基づいて制御される。そして、電荷検出回路１０からの安定した出力信号がサンプルホールド回路６に出力され、その出力信号は、サンプルホールド回路６によってサンプリングされ、次の信号電荷の読み出しサイクルまでサンプルホールド回路出力信号レベルとしてホールドされる。この時、オーバーサンプリングクロックｄが停止状態であるので、サンプルホールド回路６は、電荷検出回路１０からの出力信号を基板ノイズのない安定した状態でサンプリングし、次の信号読み出し期間までホールドすることになる。一方、オーバーサンプリングＡＤ変換器７は、上記のＴ３期間においてオーバーサンプリングクロックｄを２５６周期分受け取り、サンプルホールド回路６の出力電圧をオーバーサンプリングする。
【００８８】
そして、期間Ｔ７において、オーバーサンプリングＡＤ変換器７は、ＡＤ変換処理の結果をＡＤ出力信号として出力する。
【００８９】
このように、図１（ａ）に示す本発明のＡＤ変換装置９は、オーバーサンプリングＡＤ変換器７を制御するオーバーサンプリングクロックｄを電荷読み出し期間の終端部から安定読み出し期間Ｔ４を除いた所定期間Ｔ３内でオン状態にしてオーバーサンプリングＡＤ変換器７を動作させることにより、基板ノイズに対し最も影響をうける電荷検出回路１０の入力部への基板ノイズの混入を防止し、信号電荷の高精度の読み出しを実現するとともに、高速読み出しも可能となる。
【００９０】
図２（ａ）は、本発明のＡＤ変換装置を使用したＸ線センサー信号変換回路とＸ線センサー信号変換回路に信号電荷を出力するＸ線センサーとの構成を示すブロック図、図２（ｂ）は、信号読み出し時のＸ線センサー信号変換回路における各信号のタイミングチャートである。ここで、図２（ｂ）に示すタイミングチャートは、図１０（ｂ）に示すタイミングチャートと比較して、オーバーサンプリングクロックｄの動作期間（期間Ｔ３）および期間Ｔ３終了後の期間Ｔ４が設けられていることが異なっており、その他は同様である。
【００９１】
図２（ａ）に示すＸ線センサー信号変換回路３７は、電荷検出回路１０、ローパスフィルター回路を含む増幅回路１１、サンプルホールド回路６およびオーバーサンプリングＡＤ変換器７を有するＡＤ変換装置が多系列に同一半導体基板上に複数配置され、さらにオーバーサンプリングＡＤ変換器７にてＡＤ変換処理された出力信号をラッチするラッチ回路１２、ラッチ回路１２にてラッチされた多系列のＡＤ変換処理された出力信号を時分割に切り替えて出力するマルチプレクサ１３および出力データー用のバッファー１４が設けられた多チャンネルＡＤ変換装置から構成される。
【００９２】
Ｘ線センサー信号変換回路３７の各チャンネルのＡＤ変換装置の電荷検出回路１０にはＸ線センサー３６で発生した信号電荷が入力される。ここで、Ｘ線センサー３６は、図７のＸ線センサー画素部１８に示すＴＦＴおよびＸ線変換素子を有する電荷発生回路８が図５に示すセンサー画面１６のようにマトリクス状に配置されている。
【００９３】
電荷検出回路１０を制御する第１リセットクロックｂ、サンプルホールド回路６を制御するサンプルホールドクロックｃおよびオーバーサンプリングＡＤ変換器７を制御するオーバーサンプリングクロックｄは、それぞれ独立した端子にて供給される構成になっている。
【００９４】
第１リセットクロックｂ、サンプルホールドクロックｃ、オーバーサンプリングクロックｄ等の各信号の基本的なタイミングチャートは、図２（ｂ）に示す通りである。すなわち、Ｘ線センサー３６内の電荷発生回路８の電荷読み出しクロックであるＴＦＴゲートクロックａがオン状態となり、このＴＦＴゲートクロックａによりＴＦＴがオン状態の期間Ｔ３およびＴ４内の期間Ｔ３内で、図１（ｂ）に示すタイミングチャートと同様にオーバーサンプリングクロックｄをオン状態にして動作させている。そして、第１リセットクロックｂ、サンプルホールドクロックｃおよびオーバーサンプリングクロックｄがそれぞれ独立した端子で供給されることにより、それぞれのクロックパルスのタイミング調整が可能となり、Ｘ線センサーシステムとして、信号電荷の変換精度、変換速度等において、画像を評価しながら、高精度および高速処理の最適タイミングを決定できる。
【００９５】
具体的には、Ｘ線センサー３６およびＸ線センサー信号変換回路３７を有するＸ線センサーモジュールの制御クロック発生用にＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）チップ（図示せず）を配置し、プログラマブルにこれら第１リセットクロックｂ、サンプルホールドクロックｃ、オーバーサンプリングクロックｄ等のクロックパルスのタイミング調整を行うようにする。尚、ＴＦＴゲートクロックａ、第１リセットクロックｂ、サンプルホールドクロックｃおよびオーバーサンプリングクロックｄは、それぞれ独立に制御できるように設定されている。
【００９６】
次に、電荷検出回路１０とサンプルホールド回路６との間には、ノイズを除去するローパスフィルター回路を含む増幅回路１１を配置している。増幅回路１１は、図７に示す増幅回路１１０と同様に演算増幅器１３３、帰還容量１３２およびリセットスイッチ１３１が設けられていても良い（図示せず）。また、増幅回路１１は、増幅回路１１０と同様に第２リセットクロックｆの動作時にリセットされる。第２リセットクロックｆも、他のクロック信号と同様に独立に制御される。増幅回路１１は、Ｘ線センサー３６の電荷発生回路８からの信号電荷量が極めて小さく、このため電荷検出回路１０の出力電圧が小さい場合に、オーバーサンプリングクロックＡＤ変換器７のダイナミックレンジを有効に活用できる電圧範囲まで、信号電圧を増幅するために設けられている。また、増幅回路１１に含まれるローパスフィルターは、Ｘ線センサー３６からの低周波ノイズを相関２重サンプリング法によって除去するとともに、Ｘ線センサー３６からの熱雑音を除去可能であり信号電荷の読み出しの高精度化が図れる。この動作については、図７の説明と同様である。
【００９７】
そして、電荷検出回路１０、ローパスフィルター回路を含む増幅回路１１、サンプルホールド回路６およびオーバーサンプリングＡＤ変換器７を有するＡＤ変換装置が多系列に同一半導体基板上に配置され、さらにオーバーサンプリングＡＤ変換器７にてＡＤ変換処理された出力信号をラッチするラッチ回路１２、ラッチ回路１２にてラッチされた多系列のＡＤ変換処理された出力信号を時分割に切り替えて出力するマルチプレクサ１３および出力データー用のバッファー１４が設けられることにより、上記の多チャンネルＡＤ変換装置が構成される。
【００９８】
このような本発明の多チャンネルＡＤ変換装置は、高画素数（２８８０×２８８０）のＸ線センサーの９インチパネルからの出力電荷（信号電荷）を各データーラインを介して受け取り、それぞれの出力電荷に対して同時に高精度のＡＤ変換処理が２４個のチップを使用することにより可能となる。すなわち、本実施形態では、１２８チャンネルが１チップに内蔵されているものとする。
【００９９】
次に、出力マルチプレクサ１３および出力データー用のバッファー１４に供給されるＡＤ変換処理の結果の読み出し用クロックであるＡＤ出力読み出しクロックｇも、外部のＸ線センサー３６の電荷発生回路８の電荷読み出し期間に含まれる期間Ｔ３のみでオン状態となり動作する。オーバーサンプリングＡＤ変換器７にてＡＤ変換処理されたＡＤ変換データーをチップ外に出力するバッファー１４は、別のチップである信号処理チップ（図示せず）にデーターを転送する必要があるため、駆動能力の高いトランジスタが使用されている。
【０１００】
この場合、図８に示すオーバーサンプリングＡＤ変換器７０のＡ／Ｄデジタル部３５と同様に大きな基板ノイズが発生する。したがって、ＡＤ出力読み出しクロックｇも、外部の電荷発生回路８の電荷読み出し期間に含まれる期間Ｔ３のみで動作させることにより、ＡＤ出力読み出しクロックｇの周波数を若干高くするだけで、１サイクルの信号読み出し期間はそのまま維持でき、信号電荷の高精度および高速読み出しが可能となる。
【０１０１】
上記の本発明の多チャンネルＡＤ変換装置が設けられたＸ線センサー信号変換回路３７およびＸ線センサー３６を有する平面型Ｘ線画像センサーモジュールでは、多チャンネルの信号を高速および高精度にＡＤ変換処理できるので、高精度な動画像撮影が実現できる。具体的には、図５に示すような２８８０×２８８０画素のＸ線センサーパネルのセンサー画面１６と、１２８チャンネルが内蔵された多チャンネルＡＤ変換装置が２４個設けられた信号変換回路部１７と、ゲートドライバ回路部１５と、上記のような制御クロックを発生する制御部（ＦＰＧＡ）とによって、３０フレーム／ｓｅｃの高精度な動画像撮影が可能となる。
【０１０２】
図３は、本発明のＡＤ変換装置、多チャンネルＡＤ変換装置およびＸ線センサーモジュールのＡＤ変換制御方法のフローチャートである。
【０１０３】
まず、オフ状態の電荷読み出しクロックａ（またはＴＦＴゲートクロックａ）により、読み出しスイッチ２をオフ状態にし、リセットクロックｂ（第１リセットクロックｂ）をオン状態にすることにより電荷検出回路１０のリセットスイッチ３をオン状態にして電荷検出回路１０の出力信号レベルをリセットする。すなわち、電荷検出回路１０の演算増幅回路５の反転入力端子、非反転入力端子および出力端子と、電荷発生回路８（またはＸ線センサー３６）に接続されたデーターラインとを全て基準電圧Ｖｒにリセット（初期化）する（ステップＳ１）。ここで、電荷検出回路１０とサンプルホールド回路６との間に増幅回路１１が設けられている場合は、ステップＳ１にてオン状態の第２リセットクロックｆにより増幅回路１１のリセットスイッチをオン状態にして電荷検出回路１０と同様に初期化する。尚、ステップＳ１では、オーバーサンプリングＡＤ変換器７を制御するオーバーサンプリングクロックｄは、停止状態である。
【０１０４】
次に、電荷読み出しクロックａ（またはＴＦＴゲートクロックａ）がオン状態となり、その電荷読み出しクロックａ（またはＴＦＴゲートクロックａ）により、読み出しスイッチ２をオン状態にし、電荷発生回路８（またはＸ線センサー３６）内に蓄積された信号電荷をデーターライン、電荷検出回路１０等を介してサンプルホールド回路に読み出す（ステップＳ２）。この場合、リセットクロック（または、第１リセットクロック１および第２リセットクロック）はオフ状態であり、読み出しスイッチ２がオン状態になった時点から電荷検出回路１０および増幅回路１１が動作を開始するとともに、オーバーサンプリングクロックｄが動作状態となり、オーバーサンプリングＡＤ変換器７にてＡＤ変換処理を行う。
【０１０５】
次に、所定のオーバーサンプリングクロックｄの所定期間内でのクロック数分のＡＤ変換処理が完了すると、オーバーサンプリングクロックｄを停止するとともに、ＡＤ変換処理結果を確定してＡＤ変換器出力信号を出力する（ステップＳ３）。
【０１０６】
次に、所定の電荷読み出しクロックａ（またはＴＦＴゲートクロックａ）がオフ状態になってからのフィードスルーノイズの除去期間を電荷発生回路８（またはＸ線センサー３６）に確保した後（ステップＳ４）、サンプルホールドクロックｃがオン状態となり、このサンプルホールドクロックｃにより電荷検出回路１０からの出力信号をサンプルホールド回路６にて保持する（ステップＳ５）。この時、サンプルホールド回路６では、次の信号読み出し期間にＡＤ変換すべき信号をサンプルホールドクロックｃによりサンプルホールド回路の出力信号レベルをサンプリングし、次の信号読み出しサイクルまでサンプルホールド回路の出力信号レベルをホールドする。
【０１０７】
さらに、多チャンネルＡＤ変換装置およびこれを用いたＸ線センサーモジュールでは、サンプルホールドクロックｃによりラッチ回路１２でラッチされた多系列のオーバーサンプリングＡＤ変換器７のＡＤ出力信号を、ＡＤ出力読み出しクロックｇに基づいて動作するマルチプレクサ１３に入力し、マルチプレクサ１３にて時分割に選択されたデーターに変換する。そして、時分割に選択されたデーターを、ＡＤ出力読み出しクロックｇに基づいて動作するバッファー１４を介して外部回路に、例えばＡＤ出力ｍ−１、ＡＤ出力ｍ、ＡＤ出力ｍ＋１のように順番に出力する（ステップＳ６）。以上Ｓ１〜Ｓ６のステップを必要なデーター数に応じて繰り返す。
【０１０８】
以上の説明で明らかなように、本発明のＡＤ変換装置は、同一の半導体基板に電荷検出回路、サンプルホールド回路およびオーバーサンプリングＡＤ変換器を混載したＡＤ変換装置で、外部の電荷発生回路の電荷読み出し期間のみでオーバーサンプリングＡＤ変換器のオーバーサンプリングクロックを動作させることにより、電荷検出回路への基板ノイズの影響をなくし、高精度に動作させつつ高速読み出し動作を維持できる。
【０１０９】
また、本発明のＡＤ変換装置および多チャンネルＡＤ変換装置は、電荷検出回路のリセットクロックとサンプルホールド回路のサンプリングクロックとオーバーサンプリングＡＤ変換器のオーバーサンプリングクロックを、独立した端子で供給できる構成であるから、それぞれのクロックのタイミング調整が可能となり、センサーシステムとして変換精度、変換速度の面で、画像を評価しながら、高精度、高速の最適タイミングを決定できる。
【０１１０】
さらに、本発明のＡＤ変換装置および多チャンネルＡＤ変換装置は、電荷検出回路とサンプルホールド回路の間に、ノイズを除去するローバスフィルター回路と電圧増幅回路とを配置することにより、オーバーサンプリングクロックの停止状態により基板ノイズの影響を除去した上で、センサーからの電荷信号が極めて小さい場合、オーバーサンプリングクロックＡＤ変換器のダイナミックレンジにあわして電圧増幅ができ、かつセンサーからの低周波ノイズを相関２重サンプリング法で除去でき、かつセンサーからの熱雑音をローパスフィルターで除去でき高精度化できる。
【０１１１】
さらに、本発明のＡＤ変換装置および多チャンネルＡＤ変換装置は、電荷検出回路、ローパスフィルター、増幅回路、サンプルホールド回路、オーバーサンプリングＡＤ変換器を、多系列に同一半導体基板上に複数配置し、多系列のＡＤ変換器の出力を時系列に切り替えて出力するマルチプレクサと出力データー用バッファーを備えて多チャンネルＡＤ変換装置とすることにより、高画素数のセンサーからの各データーラインへの出力電荷を高精度で同時にＡＤ変換処理が数チップで可能となる。
【０１１２】
さらに、本発明の多チャンネルＡＤ変換装置は、１実施の形態によれば、出力マルチプレクサ及び出力データー用バッファーに供給されるＡＤ変換結果の読み出しクロックについても、外部の電荷発生回路の電荷読み出し期間のみで動作させることにより基板ノイズの影響をなくし高精度化できる。
【０１１３】
さらに、本発明のＸ線センサーモジュールは、多チャンネルの信号を高速、高精度にＡＤ変換できる多チャンネルＡＤ変換装置を使用しているので、高精度な動画像撮影を実現できる。
【０１１４】
【発明の効果】
本発明のＡＤ変換装置は、電荷検出回路からの出力信号レベルをサンプリングするサンプリングホールド回路と、サンプリングしたサンプリングホールド回路出力信号レベルを所定期間内でＡＤ変換用にサンプリングしてＡＤ変換するＡＤ変換回路とを有することによって、基板ノイズの影響を抑制するとともに、高精度および高速に信号読み出し動作が可能となる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の実施形態であるＡＤ変換装置の要部と電荷発生回路との構成を示すブロック図、（ｂ）は、信号読み出し時の本発明のＡＤ変換装置における各信号のタイミングチャートである。
【図２】本発明のＡＤ変換装置を使用したＸ線センサー信号変換回路とＸ線センサーと構成を示すブロック図、（ｂ）は、信号読み出し時のＸ線センサー信号変換回路における各信号のタイミングチャートである。
【図３】本発明のＡＤ変換装置、多チャンネルＡＤ変換装置およびＸ線センサーモジュールのＡＤ変換制御方法のフローチャートである。
【図４】従来の多チャンネルＡＤ変換装置の構成を示すブロック図である。
【図５】従来の多チャンネルＡＤ変換装置が使用されるＸ線センサーモジュールの構成を示すブロック図である。
【図６】センサー画面を構成するＸ線変換素子の一部を示す回路図である。
【図７】従来の多チャンネルＡＤ変換装置の信号読み出し部およびＸ線センサーモジュールのＸ線センサー画素部の回路図である。
【図８】オーバーサンプリングＡＤ変換器７０の構成を示すブロック図である。
【図９】従来の多チャンネルＡＤ変換装置のＡＤ変換処理された出力データーの読み出し部のブロック図である。
【図１０】従来の多チャンネルＡＤ変換装置の動作時の各信号のタイミングチャート図である。
【符号の説明】
１　　電荷保持容量
２　　読み出しスイッチ
３　　リセットスイッチ
４　　帰還容量
５　　演算増幅器
６　　サンプルホールド回路
７　　オーバーサンプリングＡＤ変換器
８　　電荷発生回路
９　　ＡＤ変換装置
１０　電荷検出回路
１１　増幅回路
１２　ラッチ
１３　マルチプレクサ
１４　バッファー
３６　Ｘ線センサー
３７　Ｘ線センサー信号変換回路
ａ　　電荷読み出しクロックまたはＴＦＴゲートクロック
ｂ　　リセットクロックまたは第１リセットクロック
ｃ　　サンプルホールドクロック
ｄ　　オーバーサンプリングクロック
ｆ　　第２リセットクロック
ｇ　　ＡＤ出力読み出しクロック
【図１】
2004112077.tif 000003
【図２】
2004112077.tif 000004
【図３】
2004112077.tif 000005
【図４】
2004112077.tif 000006
【図５】
2004112077.tif 000007
【図６】
2004112077.tif 000008
【図７】
2004112077.tif 000009
【図８】
2004112077.tif 000010
【図９】
2004112077.tif 000011
【図１０】
2004112077.tif 000012