(57)【要約】【課題】高機能なＣＭＯＳ型の固体撮像素子を提供すること。【解決手段】ＣＭＯＳプロセスを使用した各種の機能回路を撮像素子内に形成したＣＭＯＳセンサ応用の個体撮像素子１００であり、固体撮像素子内の画素選択部103,105 、あるいは信号処理部107 に複数のモードを持ち、インタフェース部108 に外部からのコマンドを入力する機能を持ち、この固体撮像素子を用いるシステムのコマンドによってモードの選択を行い、システムに適した出力を行うことができる構成とする。【選択図】　図１
2004112845.tif 000002
【特許請求の範囲】
【請求項１】
　光電変換を行う画素を２次元状に配列したエリアセンサ部と、
　前記エリアセンサ部から任意の画素を選択して該画素から画像信号を読み出す画素選択部と、
　読み出した画像信号に対してアナログ信号処理を行うアナログ信号処理部と、
　前記アナログ信号処理がなされた後の信号をデジタル信号に変換するアナログ−デジタル変換部と、
　前記デジタル信号を所要の信号形式に変換すべくデジタル信号処理を行うデジタル信号処理部と、
　前記デジタル信号処理がなされた後のデジタル信号を外部に出力すると共に、外部から入力されるコマンド信号を受けてコマンド対応の操作を行うインタフェース部とを具備する固体撮像素子。
【請求項２】
　前記デジタル信号処理部は、信号形式の異なる複数の信号処理手段を有し、前記インタフェース部は、前記コマンド信号により前記デジタル信号処理部の信号処理手段を選択的に切り替えることにより外部に出力するデジタル信号の信号形式を変更可能に構成される請求項１記載の固体撮像素子。
【請求項３】
　前記デジタル信号処理部は、動きベクトル検出機能を有する動画像信号処理部を含むことを特徴とする請求項１記載の固体撮像素子。
【請求項４】
　前記エリアセンサ部は、前記画素にカラー画像データを得るための色フィルタを有し、前記デジタル信号処理部は特定の色フィルタに対応する画素の出力画像データを用いて動きベクトル検出を行う動画像信号処理部を有することを特徴とする請求項１記載の固体撮像素子。
【請求項５】
　前記デジタル信号処理部は、動きベクトル検出機能を持つ動画像信号処理部を有し、前記インタフェース部は、前記動画像信号処理部により得られる動きベクトルデータを外部に出力する機能を有することを特徴とする請求項１記載の固体撮像素子。
【請求項６】
　前記インタフェース部は、一つの信号線を外部への画像データ出力信号線と動きベクトルデータ出力信号線とで切り替えて使用することを特徴とする請求項１記載の固体撮像素子。
【請求項７】
　前記インタフェース部は、一つの信号線を外部への画像データ出力信号線と外部からのコマンド信号入力線とで切り替えて使用することを特徴とする請求項１記載の固体撮像素子。
【請求項８】
　前記インタフェース部は、一つの信号線を外部への画像データ出力信号線と外部からのコマンド信号入力線及び撮像素子内部のステータス情報出力信号線で切り替えて使用することを特徴とする請求項１記載の固体撮像素子。
【請求項９】
　前記デジタル信号処理部は、動きベクトル検出機能を持つ動画像信号処理部を有し、該動画像信号処理部により画像の動きを検出したときに、動きを検出したことを報知する報知情報を外部に出力する信号線を有することを特徴とする請求項１記載の固体撮像素子。
【請求項１０】
　請求項１乃至９のいずれか記載の固体撮像素子と手ぶれセンサとを具備し、前記デジタル信号処理部は動きベクトル検出機能により得られる動きベクトルデータを前記手ぶれセンサの出力により補正することを特徴とする携帯型の画像システム。
【請求項１１】
　撮像素子は、撮像素子自身の特性を表す素子情報を持ち、該素子情報を前記インタフェース部より外部に出力することを特徴とする請求項１記載の固体撮像素子。
【請求項１２】
　前記デジタル信号処理部は、動きベクトル検出機能を持つ動画像信号処理部を有し、動きベクトルの検出結果に基づき前記エリアセンサ部における電子シャッタ動作の設定を行う機能をさらに備えたことを特徴とする請求項１記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、固体撮像素子の構成にかかわり、またこの固体撮像素子を使用するシステムにかかわるものである。
【背景技術】
【０００２】
　固体撮像素子を用いたこれまでの画像入力システムは、動画をテープに記録するビデオカメラや監視カメラ、ビデオフロッピィディスクやデジタルメモリ媒体に静止画を記録する電子カメラシステム、工業用のカメラなどで使用されており、これらのほとんどがエリアＣＣＤセンサを使用している。
【０００３】
　エリアＣＣＤセンサは、画素対応の光電変換素子を二次元配列させた光電変換部を持ち、この光電変換部に光学像を結像させることにより、当該光電変換部にて電荷となった信号を垂直転送ＣＣＤと水平転送ＣＣＤで、各画素の信号を順次読み出していくタイプである。
【０００４】
　この他、固体撮像素子にはＣＭＯＳ型のセンサがある。ＣＭＯＳセンサは、垂直および水平転送にＣＣＤを使用せず、メモリデバイスのようにアルミ線などで構成される選択線で選択された画素が読み出し線によって、読み出されるものである。ＣＭＯＳセンサは、一時期、ビデオカメラ用に商品化されたこともあったが、ＣＣＤセンサよりノイズが大きいため、ＣＣＤセンサに駆逐された。
【０００５】
　しかし、ＣＭＯＳセンサには、ＣＣＤセンサにない特徴がある。例えば、ＣＣＤセンサがマルチ電源駆動であるのに対して、ＣＭＯＳセンサは、シングル電源駆動であるという点である。
【０００６】
　つまり、ＣＣＤセンサを駆動するには、たとえば＋２０［Ｖ］、＋１５［Ｖ］、−１０［Ｖ］などと正負の複数の電源電位を必要とするのに比べて、ＣＭＯＳセンサは、たとえば＋５［Ｖ］単一電源というように、必要な電源電位が一つで済み、増幅回路や制御回路などの撮像システムを構成する他の回路と同じ電源電圧が使用できて、電源の数を減らすことができる。
【０００７】
　また、ＣＭＯＳセンサは、消費電力もＣＣＤセンサに比べて小さくなる。
【０００８】
　さらにＣＭＯＳセンサはもう一つ、ＣＣＤセンサにない特徴を持っている。それはセンサ上に、同じＣＭＯＳ回路製造プロセスを用いて論理回路やアナログ回路、アナログデジタル変換回路などを形成し易いという点である。ＣＭＯＳセンサ製造時に、ＣＭＯＳセンサ上に、周辺回路や他の関連回路などを一緒に作成してしまうことの容易さは、良く知られており、その例として、試作品も学会において発表されている（例えば、１９９６年ＩＳＳＣＣ）。
【０００９】
　このようにＣＭＯＳセンサは、ＣＣＤセンサにない特徴があるが、これらの特徴を生かすには、使用するシステムに適したセンサ内の回路構成や、他回路部とのインタフェースが必要となる。例えば、インタフェースを適正なものにしないと、ピン数が多くなり、センサのチップ面積が大きくなったり、パッケージが大きくなり、コストが高くなる。
【００１０】
　ＴＶ会議や、ＴＶ電話などの画像圧縮技術が、規格化されているが、パーソナルコンピュータ（パソコン）やパソコン通信の普及に伴い、パーソナルコンピュータを使用したデスクトップ会議が、現実のものとなろうとしており、これにも画像圧縮技術が利用されている。
【００１１】
　これらの画像システムの画像取り込み部には、ビデオカメラレコーダや小型ビデオカメラが利用されている。これらのカメラ出力は、いまだアナログビデオ出力であるが、今後パーソナルコンピュータとデジタル直結、あるいはカメラを内蔵するパーソナルコンピュータが当たり前のことになる時代が来ることが予想できる。このような用途の撮像素子として、撮像処理回路を搭載した固体撮像素子があれば、部品の削減につながり、コストダウンとなる。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
　このように、固体撮像素子としてのＣＭＯＳセンサはノイズの点を除けば、ＣＣＤセンサに比べて利点が多く、ノイズ対策技術の進展に伴って、再び脚光を集めようとしてしている。そして、ＣＭＯＳセンサを撮像デバイスとして用いる場合に、単に、撮像デバイスとしての機能ばかりでなく、画素選択や、画像圧縮、画像のコマ落とし制御、画像データ変換などの機能をＣＭＯＳ回路で当該ＣＭＯＳセンサの同一チップ上に作り込んでおくようにすれば、処理結果のみを利用することができるようになり、現在、周辺回路で行なう構成としていた分、ＣＭＯＳセンサを応用した実システムの設計や製造において、負担が軽減される。つまり、撮像素子として、撮像処理回路を搭載した固体撮像素子があれば、部品の削減につながり、コストダウンとなる。
【００１３】
　しかし、ＣＭＯＳセンサのチップ上にこれら撮像処理回路を単に作り込んでも、そのチップをシステムに応用する場合に、使い勝手の点で問題を残す。例えば、機能をユーザの要求する仕様に基づいて設計すれば、単機能の素子となってしまい、専用デバイスつまり、特定用途向けデバイスに近いものになって汎用性が失われる。
【００１４】
　情報化社会、マルチメディア全盛の社会背景を考慮すると、画像取得の用途は、今後、種々の分野で必要とするものであり、また、省スペース、省エネルギが叫ばれる中、機能素子も小型、低消費電力化を図る必要性から、これらを踏まえた要求を満たすことの可能なＣＭＯＳセンサ応用の高機能、高汎用性固体撮像素子の出現は急務である。
【００１５】
　そこで、この発明の目的とするところは、小型であり、しかも、高機能、高汎用性を有すると共に、省エネルギ化の可能なＣＭＯＳセンサ応用の固体撮像素子を提供することにある。また、この個体撮像素子を使用した画像システムを提供することにある。
【課題を解決するための手段】
【００１６】
　上記目的を達成するため、本発明に係る固体撮像素子は　光電変換を行う画素を２次元状に配列したエリアセンサ部と、前記エリアセンサ部から任意の画素を選択して該画素から画像信号を読み出す画素選択部と、読み出した画像信号に対してアナログ信号処理を行うアナログ信号処理部と、前記アナログ信号処理がなされた後の信号をデジタル信号に変換するアナログ−デジタル変換部と、前記デジタル信号を所要の信号形式に変換すべくデジタル信号処理を行うデジタル信号処理部と、前記デジタル信号処理がなされた後のデジタル信号を外部に出力すると共に、外部から入力されるコマンド信号を受けてコマンド対応の操作を行うインタフェース部とを具備することを特徴とする。
【発明の効果】
【００１７】
　本発明に係る固体撮像素子は、これを用いるシステムの要求に応じた出力が可能となり、システム全体の部品点数の低下、既存のシステムへの容易な対応、あるいは撮像素子自体のコストダウン、複数のシステムへの対応可能などの効果が得られる高機能な撮像素子を提供できる。
【発明を実施するための最良の形態】
【００１８】
　以下、本発明の具体例について図を参照して説明する。初めに、ＣＭＯＳセンサの概要について触れておく。
【００１９】
　（ＣＭＯＳセンサの概要）ＣＭＯＳセンサは、低消費電力・低電圧化が可能で、単一電源で駆動できる固体撮像装置であり、増幅型のトランジスタを用いている。この固体撮像装置は、各セル内でフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度という特徴を持つ。
【００２０】
　特殊な製造プロセスを用いるＣＣＤセンサとは異なり、ＣＭＯＳセンサはプロセッサ、ＤＲＡＭ等の半導体メモリ、論理回路等で多用されているＭＯＳプロセスにより、生産される。従って、ＣＭＯＳセンサは半導体メモリやプロセッサと同一の半導体チップ上に形成したり、半導体メモリやプロセッサ等と生産ラインを共有することが容易である等の利点がある。
【００２１】
　しかしながら、上述した増幅トランジスタを用いた従来のＣＭＯＳセンサ（増幅型ＣＭＯＳセンサ）は、後述するように、・固定パターンノイズと呼ばれる輝度ムラが避けられず、その除去が難しい、・増幅型ＣＭＯＳセンサはその出力のダイナミックレンジも６０ｄＢ程度しかなく、銀塩フィルムの９０ｄＢやＣＣＤセンサの７０ｄＢと比較すると、不十分である、といった欠点を抱えていたため、増幅型ＣＭＯＳセンサをビデオカメラ等の画像システム機器に組み込むことは画質の点で実用上、大きな制約があった。しかし、近年、これらの問題が技術的に解消され、実用化が可能になった。
【００２２】
　図７２は、増幅型ＣＭＯＳセンサを用いた従来の固体撮像装置を示す回路構成図である。画素に相当する単位セルＰ０−ｉ−ｊが縦、横に２次元マトリクス状に配列されている。図では、２×２しか示していないが、実際は数百個×数百個の配列である。ｉは水平（row ）方向の変数、ｊは垂直（column）方向の変数である。各単位セルＰ０−ｉ−ｊは、フォトダイオード１−ｉ−ｊと、増幅トランジスタ２−ｉ−ｊと、垂直選択トランジスタ３−ｉ−ｊと、リセットトランジスタ４−ｉ−ｊからなる。また、２次元マトリクス状に配列されている単位セルＰ０−１−１，…Ｐ０−ｉ−ｊ，…を順に選択するために、垂直アドレス回路５と水平アドレス回路１３とがある。垂直アドレス回路５は垂直走査回路を構成し、水平アドレス回路１３は水平走査回路を構成する。
【００２３】
　垂直アドレス回路５にはｎ×ｍ構成の２次元マトリクス状配列の単位セルＰ０−１−１，…Ｐ０−ｉ−ｊ，…の横配列数（水平 （row ）方向配列数）であるｎに対応する数のアドレス出力端子とリセット信号端子のペアがあり、水平アドレス回路１３にはｎ×ｍ構成の２次元マトリクス状配列の単位セルＰ０−１−１，…Ｐ０−ｉ−ｊ，…の縦配列数（垂直（column）方向配列数）であるｍに対応するアドレス出力端子がある。なお、ｍ，ｎ，ｉ，ｊは任意の整数である。
【００２４】
　そして、水平（row ）方向に並ぶ単位セルＰ０−１−１，Ｐ０−１−２，…Ｐ０−２−ｊ，…に沿って１本ずつ、垂直アドレス回路５から水平（row ）方向に垂直アドレス線６−１，６−２，…が順に配線されており、これら垂直アドレス線６−１，６−２，…はそれぞれ垂直アドレス回路５のｎ個のアドレス出力端子のうち、対応する一つに接続されている。
【００２５】
　また、水平（row ）方向に並ぶ単位セルＰ０−１−１，Ｐ０−１−２，…Ｐ０−２−ｊ，…に沿って１本ずつ、垂直アドレス回路５から水平（row ）方向にリセット信号線７−１，７−２，…が順に配線されており、これらリセット信号線７−１，７−２，…はそれぞれ垂直アドレス回路５のｎ個のリセット信号端子のうち、対応する一つに接続されている。
【００２６】
　また、垂直方向に並ぶ単位セルＰ０−１−１，Ｐ０−１−２，…Ｐ０−２−ｊ，…に沿って１本ずつ、水平アドレス回路１３から垂直方向に垂直信号線８−１，８−２，…が順に配線されており、これら垂直信号線８−１，８−２，…はそれぞれ水平アドレス回路１３のｍ個のアドレス出力端子のうち、対応する一つに接続されている。
【００２７】
　垂直アドレス回路５から水平方向に配線されている垂直アドレス線６−１，６−２，…は各行の単位セルの垂直選択トランジスタ３−１−１，…のゲートに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路５から水平方向に配線されているリセット線７−１，７−２，…は、それぞれ対応する各行のリセットトランジスタ４−１−１、…のゲートに接続されている。
【００２８】
　入射光を検出するフォトダイオード１−ｉ−ｊは，入射光を検出する受光部を形成するものであって、受光量対応の信号電荷を発生するものであり、１つのフォトダイオードで１画素を構成する。増幅トランジスタ２−ｉ−ｊは、このフォトダイオード１−ｉ−ｊの発生した信号電荷を増幅して検出信号として出力するものであり、フォトダイオード１−ｉ−ｊのカソードが自己のゲートに接続されることにより、フォトダイオード１−ｉ−ｊの信号電荷を増幅してその信号電荷対応の増幅出力を検出信号としてドレイン側に発生するものである。
【００２９】
　垂直選択トランジスタ３−ｉ−ｊは、直流のシステム電源と増幅トランジスタ２−ｉ−ｊのドレイン側との間に自己のソース‐ドレイン間が接続され、自己ののゲート側は垂直アドレス回路５の垂直アドレス線６−ｊに接続される。
【００３０】
　リセットトランジスタ４−ｉ−ｊは直流のシステム電源とフォトダイオード１−ｉ−ｊのカソードとの間に自己のソース‐ドレイン間が接続され、動作時にフォトダイオード１−ｉ−ｊの信号電荷をリセットする。
【００３１】
　つまり、具体的には垂直選択トランジスタ３−ｉ−ｊのソース側とリセットトランジスタ４−ｉ−ｊのソース側が、直流のシステム電源のドレイン電圧端子に共通に接続されて、ドレイン電圧が供給されるようにしてある。
【００３２】
　上述したように、垂直アドレス回路５から水平方向に配線されている垂直アドレス線６−１，６−２，…は各行の単位セルの垂直選択トランジスタ３−１−１，…のゲートに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路５から水平方向に配線されているリセット線７−１，７−２，…は、各行のリセットトランジスタ４−１−１、…のゲートに接続されている。
【００３３】
　従って、ｎ×ｍ構成（ｎ行ｍ列の配列構成）の画素の読み出しにおいて、ｎライン存在する水平ライン（行方向ライン）を、その読み出し走査順にアクティブにすべく、垂直アドレス回路５が垂直アドレス線６−１，６−２，…を順次アクティブにし、また、画素の信号電荷をリセットするように、出力端子に信号出力をすべく、動作する構成としてある。
【００３４】
　以上が、画像検出部であり、この画像検出部の他に、この画像検出部が検出した画像を読み出す出力部がある。出力部は負荷トランジスタ９−１，９−２，…、信号転送トランジスタ１０−１，１０−２，…、蓄積容量１１−１，１１−２，…、水平（row ）選択トランジスタ１２−１，１２−２，…から成り、次のような構成である。
【００３５】
　すなわち、各列の単位セルの増幅トランジスタ２−１−１，２−１−２，…のソース側は列方向に配置された垂直信号線８−１，８−２，…のうち、自己の対応する列のものにそれぞれ接続されている。また、各列の単位セル対応に、それぞれ一つずつ、負荷トランジスタ９−１，９−２，…が設けられており、垂直信号線８−１，８−２，…の一端はこれら各負荷トランジスタ９−１，９−２，…のうちの対応する一つと、その負荷トランジスタのソース‐ドレイン側を介して直流のシステム電源に接続される。
【００３６】
　また、垂直信号線８−１，８−２，…の他端は、１行分の信号を取り込む信号転送トランジスタ１０−１，１０−２，…のうちの自己に対応する一つを介して、１行分の信号を蓄積する蓄積容量１１−１，１１−２，…のうちの自己に対応する一つに接続されるとともに、水平アドレス回路１３から供給される水平アドレスパルスにより選択される水平（row ）選択トランジスタ１２−１，１２−２，…を介して信号出力端（水平信号線）１５に接続されている。
【００３７】
　つまり、垂直信号線８−１，８−２，…の他端は、信号転送トランジスタ１０−１，１０−２，…のうちの対応する一つのトランジスタのソース‐ドレインを介して蓄積容量１１−１，１１−２，…のうちの対応する一つの蓄積容量の一端側に接続されるとともに、水平（row ）選択トランジスタ１２−１，１２−２，…のうちの対応する一つのトランジスタのソース‐ドレインを介して信号出力端（水平信号線）１５に接続される。また、各蓄積容量１１−１，１１−２，…の他端は接地され、信号転送トランジスタ１０−１，１０−２，…のゲート側は共通ゲート１４に接続される。共通ゲート１４には、信号転送すべきタイミングにおいて信号転送パルスを印加することで、信号転送トランジスタ１０−１，１０−２，…をオンさせて、垂直信号線８−１，８−２，…に現れた電圧を、増幅信号蓄積容量１１−１，１１−２，…に転送して蓄積させることができる。
【００３８】
　水平アドレス回路１３は、水平１ライン当たりの読み出すべき画素位置を順次選択してゆくためのものであって、ｎ×ｍ構成（ｎ行ｍ列構成）の画素の読み出しにおいて、水平１ラインの読み出し走査速度対応に、その時々の走査位置に該当する画素位置の水平（row ）選択トランジスタ１２−１，１２−２，…をアクティブにするように水平アドレスパルスを発生する構成としてある。
【００３９】
　従って、ｎ×ｍ構成（ｎ行ｍ列構成）の画素の読み出しにおいて、順次ライン位置を変えながらそのラインにおける画素の信号を読み出すといった走査を制御をすることができる。
【００４０】
　動作について触れておく。図７３のタイミングチャートを参照して説明すると、このＭＯＳ型固体撮像装置の動作は次のようになる。垂直アドレス回路５より、垂直アドレス線６−ｉに当該垂直アドレス線６−ｉをハイレベルにするアドレスパルスが印加されると、この行の選択トランジスタ３−ｉ−１，３−ｉ−２，…のみオンとなり、この行の増幅トランジスタ２−ｉ−１，２−ｉ−２，…と負荷トランジスタ９−１，９−２，…でソースフォロワ回路が構成される。
【００４１】
　これにより、増幅トランジスタ２−ｉ−１，２−ｉ−２，…のゲート電圧、すなわちフォトダイオード１−ｉ−１，１−ｉ−２，…の電圧とほぼ同等の電圧が垂直信号線８−１，８−２，…に現れる。
【００４２】
　このとき、信号転送トランジスタ１０−１，１０−２，…の共通ゲート１４に信号転送パルスを印加すると、増幅信号蓄積容量１１−１，１１−２，…には垂直信号線８−１，８−２，…に現れた電圧とその容量との積で表される増幅された信号電荷が蓄積される。
【００４３】
　増幅信号蓄積容量１１−１，１１−２，…に信号電荷が蓄積された後、垂直アドレス回路５は、リセットライン７−ｉにリセットパルスを印加する。そして、このリセットパルスによりリセットトランジスタ４−ｉ−１，４−ｉ−２，…はオンされ、フォトダイオード１−ｉ−１，１−ｉ−２，…に蓄積された信号電荷はリセットトランジスタ４−ｉ−１，４−ｉ−２，…を介して放電される。これにより、フォトダイオード１−ｉ−１，１−ｉ−２，…はリセットされたことになる。
【００４４】
　つぎに、水平アドレス回路１３から水平アドレスパルスを水平選択トランジスタ１２−１，１２−２，…に順次印加する。すると、水平選択トランジスタ１２−１，１２−２，…はこの水平アドレスパルスの印加されている間、オンとなる。そして、増幅信号蓄積容量１１−１，１１−２，…に蓄積されていた信号電荷は、オンとなった水平選択トランジスタ１２−１，１２−２，…を通って蓄積信号出力端（水平信号線）１５から出力される。これにより、１行分の画像信号が出力信号として得られる。
【００４５】
　この動作を次の行（水平ライン）、次の行と順次続けることにより、２次元状に配置されたフォトダイオードのすべての信号を読み出すことができる。
【００４６】
　このように、順次、ライン位置を変えながら読み出し制御を行うことで、１画面分の画像信号を順次取り出すことができ、連続的にこの動作を繰り返すと動画像が得られることになる。
【００４７】
　ところで、上述した従来のＭＯＳ型固体撮像装置の単位セルＰ０−ｉ−ｊは、フォトダイオード１−ｉ−ｊからの電荷信号を増幅する増幅トランジスタ２−ｉ−ｊ、信号を読み出すラインを選択する垂直選択トランジスタ３−ｉ−ｊ、増幅トランジスタのゲートのゲートを充放電するリセットトランジスタ４−ｉ−ｊの計３つのトランジスタが必要である。つまり、単位画素に相当する受光部であるフォトダイオード１個あたり、３トランジスタ構成となる。
【００４８】
　そして、フォトダイオード１−ｉ−ｊの発生電荷は、増幅トランジスタ２−ｉ−ｊを用いて増幅してから出力させるので、この増幅トランジスタ２−ｉ−ｊによる雑音の問題が残る。つまり、増幅トランジスタ２−ｉ−ｊは画素である単位セル毎に設けられるが、フォトダイオードが光を受けていないときにも、増幅トランジスタは出力を発生する。これは増幅トランジスタの特性上、避けることができない暗電流や熱雑音、そして、閾値電圧のバラツキに起因するものであり、マトリクス配置の各画素セルでそれぞれ異なる固有のものであるから、一様な光を受光面全面に当てたとしても、得られる画像信号のレベルは、各画素で一様にならず、輝度むらのある画像信号となる。この輝度むらのある画像は雑音が２次元状に分布する雑音、つまり、画面という平面に分布する雑音であり、場所的に固定されているという意味で、固定パターン雑音と称される。この雑音の問題は深刻であり、画素を微細化することによって一層、顕著になるから撮像用には、その改善を図らなければ、実用化はおぼつかない。
【００４９】
　このような背景のもとに、種々の研究が積み重ねられた結果、近年、単位画素毎の増幅トランジスタの雑音をキャンセルする回路技術が開発され、このような回路技術を採用したＭＯＳ型撮像装置が開発されるに至って、遂にこれらの問題は一挙に解決することとなった。
【００５０】
　その一例を説明する。それは例えば、単位セルにおいてリセットトランジスタ（図７２の例における４−ｉ−ｊ（ｉ，ｊ＝１，２，３，４，…）の符号を付したトランジスタ、（図２１）では６６の符号を付したトランジスタ）をフィードバック動作させ、固定パターンノイズを低減する構成とすると共に、図７３（図１７）に示すように、水平選択トランジスタ１２の前に、この低減された固定パターン雑音を更に抑圧するための回路を設けてなる雑音除去回路（ノイズキャンセラ回路）を用いるようにことによる。
【００５１】
　この構成例の特徴である単位セルのフィードバック動作による増幅トランジスタ６４の閾値電圧補正の原理は次のようなものである。図７４を参照して説明する。図７４はセル回路図を表す。
【００５２】
　図に示すＣＭＯＳ型固体撮像装置の単位セルは、フォトダイオード（１−ｉ−ｊ）６２と、増幅トランジスタ（２−ｉ−ｊ）６４と、垂直選択トランジスタ（３−ｉ−ｊ）６５と、リセットトランジスタ６６とを具備しているが、単位セルは、入射光を検出するフォトダイオード６２は、そのカソードを当該フォトダイオード６２の検出信号を増幅する増幅トランジスタのゲートに接続してある。そして、当該増幅トランジスタ６４のゲートとドレインの間には、フィードバック動作をするリセットトランジスタ６６と、増幅トランジスタ６４のドレインに接続され、信号を読み出す水平ラインを選択する垂直選択トランジスタ６５が接続されている。
【００５３】
　このような接続構成にすると、垂直選択トランジスタ６５をオフし、リセットトランジスタ６６をオンした状態であって、垂直信号線８に基準電圧を与えた状態においては、リセットトランジスタ６６のゲートチャネルを通ってそのリセットトランジスタ６６のドレインに電子が流れ込むと、そのドレイン電圧が下がってくる。
【００５４】
　リセットトランジスタ６６におけるそのドレイン・ゲート間は、当該リセットトランジスタ６６がオンされていてつながっているため、ゲート電圧も下がり、流れ込む電子が減少してくる。そして、最終的には、ソースに与えられた基準電圧とチャネル電位がほぼ等しくなる状態になる。この状態においてはチャネル電位が、外部から与えられた電圧になることから、トランジスタの構造上のばらつきは現れない。
【００５５】
　すなわち、この例によれば、増幅トランジスタ６４のゲートとドレインの間にフィードバックトランジスタ（リセットトランジスタ６６）を挿入し、ソースに一定電圧を与えるフィードバック動作により、閾値ばらつきを補正することができる。
【００５６】
　図７５は、一例としての改良された型固体撮像装置の構成を示す。単位セルＰ４−ｉ−ｊが縦、横に２次元マトリクス状に配列されている。図では、２×２しか示していないが、実際は数千個×数千個ある。ｉは水平（row ）方向の変数、ｊは垂直（column）方向の変数である。各単位セルＰ４−ｉ−ｊの詳細は図７４に示した如きである。
【００５７】
　この固体撮像装置の応用分野としては、ビデオカメラ、電子スチルカメラ、ディジタルカメラ、ファクシミリ、複写機、スキャナ等がある。
【００５８】
　垂直走査回路部を構成する垂直アドレス回路５から水平方向に配線されている垂直アドレス線６−１，６−２，…は各行の単位セルに接続され、信号を読み出す水平ラインを決めている。同様に、垂直アドレス回路５から水平方向に配線されているリセット線７−１，７−２，…は、各列の単位セルに接続されている。
【００５９】
　各列の単位セルは列方向に配置された垂直信号線８−１，８−２，…に接続され、垂直信号線８−１，８−２，…の一端には負荷トランジスタ９−１，９−２，…が設けられている。負荷トランジスタ９−１，９−２，…のゲートとドレインは共通にドレイン電圧端子２０に接続される。
【００６０】
　垂直信号線８−１，８−２，…の他端は、ＭＯＳトランジスタ２６−１，２６−２，…のゲートに接続される。ＭＯＳトランジスタ２６−１，２６−２，…のソースはＭＯＳトランジスタ２８−１，２８−２，…のドレインに接続され、ＭＯＳトランジスタ２６−１，２６−２，…、２８−１，２８−２，…はソースフォロワ回路として動作する。ＭＯＳトランジスタ２８−１，２８−２，…のゲートは共通ゲート端子３６に接続される。
【００６１】
　ＭＯＳトランジスタ２６−１，２６−２，…とＭＯＳトランジスタ２８−１，２８−２，…との接続点がサンプルホールドトランジスタ３０−１，３０−２，…を介してクランプ容量３２−１，３２−２，…の一端に接続される。クランプ容量３２−１，３２−２，…の他端にはサンプルホールド容量３４−１，３４−２，…とクランプトランジスタ４０−１，４０−２，…が並列に接続されている。サンプルホールド容量３４−１，３４−２，…の他端は接地されている。クランプ容量３２−１，３２−２，…の他端は水平選択トランジスタ１２−１，１２−２，…を介して信号出力端（水平信号線）１５にも接続される。
【００６２】
　垂直アドレス回路５は、複数、ここでは２本の信号を纏めてシフトする回路であり、図７６、図７７、図７８のいずれかの回路により実現される。図７７の例では、入力信号４６を多数の出力端から順次シフトして出力するアドレス回路４４の出力がマルチプレクサ４８により２入力信号５０と合成される。図７７の例では、エンコード入力５４をデコードするデコーダ５２の出力がマルチプレクサ５６により２入力信号５８と合成される。図７８の例では、２つのアドレス回路６０ａ，６０ｂの出力を束ねて各行の制御信号線とする。
【００６３】
　上述した図７４の回路は、図７５に示した回路における単位セルＰ４−１−１として使用する。ここでは、単位セルＰ４−１−１の構成のみを示すが、他の単位セルＰ４−１−２、〜についても同様の構成が採用されている。
【００６４】
　次に、図７９のタイミングチャートを参照して、このように構成されたＭＯＳ型固体撮像装置の動作について説明する。なお、負荷トランジスタ９の共通ドレイン端子２０、インピーダンス変換回路のトランジスタ２８の共通ゲート端子３６、クランプトランジスタ４０の共通ソース端子３８はＤＣ駆動であるので、タイミングチャートから省略している。
【００６５】
　垂直アドレス線６−１にハイレベルのアドレスパルスを印加すると、当該垂直アドレス線６−１に接続されている単位セルＰ４−１−１，Ｐ４−１−２，…の垂直選択トランジスタ６５がオンとなり、増幅トランジスタ６４と負荷トランジスタ９−１，９−２，…でソースフォロワ回路が構成される。
【００６６】
　サンプルホールドトランジスタ３０−１，３０−２，…の共通ゲート３７をハイレベルとしてサンプルホールドトランジスタ３０−１，３０−２，…をオンする。この後、クランプトランジスタ４０−１，４０−２，…の共通ゲート４２をハイレベルとしてクランプトランジスタ４０−１，４０−２，…をオンする。
【００６７】
　次に、クランプトランジスタ４０−１，４０−２，…の共通ゲート４２をローレベルとしてクランプトランジスタ４０−１，４０−２，…をオフする。このため、垂直信号線８−１，８−２，…に現れている信号プラス雑音成分はクランプ容量３２−１，３２−２，…に蓄積される。
【００６８】
　この後、垂直アドレスパルスをローレベルに戻した後、リセット線７−１にハイレベルのリセットパルスを印加すると、当該リセット線７−１に接続されている単位セルＰ４−１−１，Ｐ４−１−２，…のリセットトランジスタ６６がオンとなり、出力回路６８の入力端子の電荷がリセットされる。
【００６９】
　再び、垂直アドレス線６−１にハイレベルのアドレスパルスを印加すると、当該垂直アドレス線６−１に接続されている単位セルＰ４−１−１，Ｐ４−１−２，…の垂直選択トランジスタ６５がオンとなり、増幅トランジスタ６４と負荷トランジスタ９−１，９−２，…でソースフォロワ回路が構成され、信号成分がリセットされた雑音成分のみが垂直信号線８−１，８−２，…に現れる。
【００７０】
　前述したように、クランプ容量３２−１，３２−２，…には信号プラス雑音成分が蓄積されているので、クランプノード４１−１，４１−２，…には垂直信号線８−１，８−２，…の電圧変化分、すなわち信号成分プラス雑音成分から雑音成分を差し引いた、固定パターン雑音のない信号電圧のみが現れる。
【００７１】
　そして、サンプルホールドトランジスタ３０−１，３０−２，…の共通ゲート３７をローレベルとしてサンプルホールドトランジスタ３０−１，３０−２，…をオフする。このため、クランプノード４１−１，４１−２，…に現れている雑音のない電圧がサンプルホールド容量３４−１，３４−２，…に蓄積される。
【００７２】
　この後、水平選択トランジスタ１２−１，１２−２，…に水平アドレスパルスを順次印加することにより、サンプルホールド容量３４−１，３４−２，…に蓄積されている雑音のないフォトダイオード６２の信号が出力端子（水平信号線）１５から読み出される。
【００７３】
　以下、同様に、垂直アドレス線６−２，６−３，…について上述の動作を繰り返すことにより、２次元状に配置された全てのセルの信号を取り出すことが出来る。
【００７４】
　ここで、図７９のタイミングの先後関係を説明する。必須の順番は、次の通りである。
【００７５】
　“垂直アドレスパルスの立ち上がり・サンプルホールドパルスの立ち上がり・クランプパルスの立ち上がり”→“リセットパルスの立ち上がり”→“リセットパルスの立ち下がり”→“サンプルホールドパルスの立ち下がり”→“垂直アドレスパルスの立ち下がり”である。
【００７６】
　なお、垂直アドレスパルスの立ち上がり、サンプルホールドパルスの立ち上がり、クランプパルスの立ち上がりの前後関係は任意であるが、好ましくは上述した順番がよい。
【００７７】
　このように、図７９の動作によれば、クランプノード４１には、信号（プラス雑音）がある時と、増幅トランジスタのゲートがリセットされて信号がない時の差の電圧が現れるため、何らかの理由により単位セルのフィードバック動作によって除去しきれなかった増幅トランジスタ６４の閾値バラツキによる固定パターン雑音が補償される。すなわち、クランプトランジスタ３０、クランプ容量３１、サンプルホールドトランジスタ４０、サンプルホールド容量３４からなる回路がノイズキャンセラとして作用する。
【００７８】
　なお、本例のノイズキャンセラは、ソースフォロワ回路からなるインピーダンス変換回路２６、２８を介して垂直信号線８に接続されている。すなわち、垂直信号線はトランジスタ２６のゲートに接続されている。このゲート容量は非常に小さいので、セルの増幅トランジスタ６４は垂直信号線８−１，８−２，…のみを充電するので、ＣＲの時定数が短く、すぐに定常状態になる。そのため、リセットパルスの印加タイミングを早くすることができ、短時間でノイズキャンセル動作をさせることができる。
【００７９】
　図８０にこのようなＣＭＯＳセンサの概略的な回路構成図をブロック図で示しておく。
【００８０】
　本発明は、例えば、このようなＣＭＯＳセンサを使用し、さらに周辺回路をＣＭＯＳプロセスで作り込むことにより、高機能化を図った撮像素子を提供するものである。次にその例を具体的に説明する。
【００８１】
　（第１の具体例）図１は、本発明の具体例としての撮像素子の概略的な内部構成を示したブロック図である。図において、１００は撮像素子を示しており、図に示すように、撮像素子１００内には、タイミング発生部１０１、エリアセンサ部１０２、画素の出力を選択する垂直走査部１０３および水平走査部１０４、アナログ信号処理部１０５、アナログ／デジタル変換を行うＡ／Ｄ部（Ａ／Ｄ変換部）１０６、デジタル化された信号を出力信号に変換するデジタル信号処理部１０７、デジタル画像データを外部に出力し、また外部からのコマンドデータを受け取るインタフェース部１０８が設けられている。
【００８２】
　エリアセンサ部１０２は上述したＣＭＯＳセンサであり、垂直走査部１０３はＣＭＯＳセンサ１０２を垂直走査制御するためのものであり、水平走査部１０４はＣＭＯＳセンサ１０２を水平走査制御するためのものであり、これらはタイミング発生部１０１の出力信号を基に所要の走査制御をする構成である。
【００８３】
　この具体例で重要なことは、外部からコマンド入力を行うことができ、コマンド対応に撮像素子１００のモードや出力信号形態、信号出力タイミングなどをコントロールできるようにしている点である。そのために設けたものが、インタフェース部１０８であり、外部からこのインタフェース部１０８に所要のコマンドを与えると、インタフェース部１０８は受けたコマンド対応の制御を行うように各種構成要素の制御を実施する。また、インタフェース部１０８はデジタル信号処理１０７を介して出力されるデジタル画像データを撮像素子１００の外部に出力する機能をも有している。
【００８４】
　アナログ信号処理部１０５はエリアセンサ部１０２から読み出された画像信号を所要の信号処理をしてＡ／Ｄ部１０６に出力するためのものであり、Ａ／Ｄ部１０６はこの画像信号をデジタル信号に変換して出力するためのものであり、デジタル信号処理部１０７は、このＡ／Ｄ部１０６にてデジタル変換されて出力される画像データをインタフェース部１０８に出力するためのものである。
【００８５】
　タイミング発生部１０１は、外部からの信号を元に、各画素で光電変換された画像信号を読み出すためのタイミング信号を発生し、垂直および水平走査部が、このタイミング信号に従って、画素内で光電変換された電荷を読み出す。
【００８６】
　外部からの信号には、基準周波数であるマスタークロック、あるいは同期信号、あるいはその両者が考えられる。
【００８７】
　図２及び図３はタイミング発生部１０１の具体例を示している。図において１０１a は垂直走査信号発生部、１０１b は水平走査信号発生部、１０１ｃはデジタル処理用信号発生部であり、垂直走査信号発生部１０１a はクロック信号と水平同期信号と垂直同期信号を受けて垂直走査タイミングを示す垂直走査信号を発生するものである。また、水平走査信号発生部１０１ｂはクロック信号と水平同期信号と垂直同期信号を受けて水平走査タイミングを示す水平走査信号を発生するものである。また、デジタル処理用信号発生部１０１c はクロック信号と水平同期信号と垂直同期信号を受けて所要のデジタル処理タイミングを示す信号を発生するものである。
【００８８】
　外部からの信号には、基準周波数であるマスタークロック、あるいは同期信号、あるいはその両者が考えられるが、図１の構成例は両者を入力する例であり、その具体例として上述のように図２では、クロックと水平同期信号と垂直同期信号をあげた。これら３種の信号より、タイミング発生部１０１は、撮像素子１００に必要なタイミング信号を発生し、撮像素子１００内の各部へ供給する。
【００８９】
　図３に示す構成は、クロックのみが撮像素子１００外より供給され、同期信号も撮像素子のタイミング発生部１０１で、生成する例である。外部クロックを受けて同期信号や垂直走査信号信号、水平走査信号信号などを内部で発生できるようにするために、図３の構成においては、垂直走査信号発生部１０１a 、水平走査信号発生部１０１ｂ、デジタル処理用信号発生部１０１c に加えてさらに同期信号発生部１０１ｄが設けられており、外部から入力されるクロック信号をもとに、同期信号発生部１０１ｄは垂直同期信号と水平同期信号を発生し、これを外部に出力すると共に、垂直走査信号発生部１０１a 、水平走査信号発生部１０１ｂ、デジタル処理用信号発生部１０１c に与える構成としてある。
【００９０】
　図３の構成において、同期信号発生部１０１ｄからは垂直同期信号と水平同期信号を外部に出しているが、これは撮像素子外でタイミング信号が必要なシステム用に、同期信号を外部に供給できるようにするためである。
【００９１】
　このときの撮像素子１００の全体ブロック図は、図４のようになる。タイミング発生部以外は同じである。アナログ信号処理部１０５ではノイズ低減や、増幅、ガンマ処理やクランプ処理され、Ａ／Ｄ部１０６でデジタル信号に変換される。
【００９２】
　デジタル信号処理部１０７では、画素配列信号から、外部出力に適した出力信号へ変換する。たとえば輝度信号、ＲＧＢ信号、輝度色差信号（ＹＣｒＣｂ，ＹＵＶ）などが考えられる。
【００９３】
　各信号の出力順には、各画素単位、面順次が考えられる。なお信号処理をせず、画素配列データそのままの場合も含む。
【００９４】
　さらにこれらの信号を元に、信号処理することも考えられる。たとえば、輝度色差信号を元として、ＪＰＥＧに代表される静止画デー夕圧縮処理、Ｈ．２６１やＨ．２６３などの会議用途向け動画処理、ＭＰＥＧ１やＭＰＥＧ２、および現在、規格が審議中のＭＰＥＧ４の信号処理などを搭載することが可能である。またアナログ信号処理部でなく、デジタル信号処理部１０７でガンマ処理を行うことも考えられる。
【００９５】
　このデジタル信号処理部１０７には、図５のように、信号処理回路１０７a に加えてメモリ１０７ｂを伴うように構成することもある。このメモリ１０７ｂは信号処理に必要な、１あるいは複数のライン、１あるいは複数のブロック、１あるいは複数のフレーム分の画像データを記憶し、これを信号処理回路１０７a での信号処理に利用するものである。デジタル信号処理部１０７ａで処理されたデータは、インタフェース部１０８より撮像素子１００の外部に出力される。このインタフェース部１０８では、外部からのコマンドを撮像素子内に取り込む役目も果たす。
【００９６】
　本発明の撮像素子１００は外部からコマンドを入力することで当該コマンド入力対応のモードになり、コマンド対応の処理ができるようにした点に特徴があるので、これについて以下詳細を説明する。
【００９７】
　［コマンド切替型撮像素子の第１の内部構成例］
＜画像切替構成の例＞第１の内部構成例は、この撮像素子が複数の出力形式を有しており、コマンドデータにより、出力形式切り替え選択をすることにより、出力データを変えることができるようにした例である。
【００９８】
　図６に１具体例をあげる。この例は、デジタル信号処理部１０７を、信号処理回路１０７ａとして輝度信号色差信号生成回路（ＹＣｒＣｂ生成回路）で構成し、また、切替回路１０７ｂを設けて構成したものである。切替回路１０７ｂは切替端子を２つ持ち、一方の切替端子を輝度信号色差信号生成回路１０７ａの出力側に接続し、他方の切替端子を輝度信号色差信号生成回路１０７ａの入力側に接続して、切替回路１０７ｂにより、輝度信号色差信号生成回路１０７ａの出力と、Ａ／Ｄ部１０６の出力のうちのいずれか一方を、デジタル信号処理部１０７の出力として選択出力できるようにしたものである。切替回路１０７ｂの切り換え制御はインタフェース部１０８の受信コマンドにより、当該インタフェース部１０８がデジタル信号処理部１０７に切り換え信号を送ることで行えるようにしてある。
【００９９】
　すなわち、この構成においては、デジタル信号処理部１０７は、画素データそのものを出すパスと、デジタル回路を通ってＹＣｒＣｂ信号に変換されるパスを持ち、外部から与えるコマンドにより、これらパスのうち、一方のパスを選択するように切り替え操作可能にすることによって、当該切り替え指定された方のパスのデータを出力するものである。
【０１００】
　図７の構成は、動画像信号の信号処理をする動画像信号処理部１０７ｃと、静止画信号の信号処理をする静止画像信号処理部１０７ｄを持ち、これを上述の如き切替回路１０７ｂにより、いずれかの出力を選択するように切り替える構成を持つものである。一般に動画と静止画は、信号処理方法が異なっており、この二つの信号処理部を設けて、コマンドによりいずれか一方の出力を選択するように切り替えができる構成をとることにより、より良質の画像を得ることができる構成となる。
【０１０１】
　また、デジタル信号処理部１０７の構成を、図８のように構成する。図８の構成は、各種の信号処理部１０７ｅ〜１０７ｎを設けて、これらを切替回路１０７ｂにより切り替える構成としたものである。この構成をとることにより、コマンド一つで出力形式をシステムより指定できるようになり、適切な出力を出すことができる構成となる。信号処理部１０７ｅ〜１０７ｎの信号出力形式は前述したようなものがあげられる他、ＰＩＣＴ形式、ＧＩＦ形式、ＴＩＦＦ形式などのコンピュータで静止画像を記録するフォーマットも考えられる。
【０１０２】
　また、図９は、エリアセンサ部１０２の捉えた画像の出力順を変える例を示した。エリアセンサ部１０２はｎ画素（ｎはエリアセンサ部の画素数）の配列のイメージセンサであり、カラーの場合、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色のセル一組で形成される画素単位で順に画像信号を読み出して出力する“画素順次”とするか、Ｒ，Ｇ，Ｂの各色のフレーム単位で画像信号を読み出して出力する“面順次”とするかをコマンドによって切り換える例である。
【０１０３】
　図９の例において、エリアセンサ部１０２内の番号は、１画素単位で表示しており、本例は撮像素子内で各画素につき、ＲＧＢの３色を信号処理により生成している。出力順序をコマンドにより、画素順次出力か、面順次出力かを切り替える様子を示している。
【０１０４】
　以上は、出力する画像の種類をコマンドにより選択できるようにした例である。次に（第２の発明）第２の発明は、外部からのコマンドにより、データ出力を行うことである。
【０１０５】
　通常のビデオカメラ用の撮像素子は、ＴＶモニタに出画するシステムであることから、ＮＴＳＣ方式の場合、常に３０フレーム／秒のレートで出力している。しかし、ＴＶ会議、ＴＶ電話、デスクトップ会議などの用途では、伝送容量の制限により、秒あたりのフレーム数は３０フレームより小さいことが多く、常に撮像信号を出力していなくても構わない。
【０１０６】
　外部からの出力要求があったときに、データを出力し、要求がない場合には、撮像素子上の不要な回路動作を停止させておくことで、消費電力を低減することができる。
【０１０７】
　図１０に１具体例のタイミングチャートを示す。この例は、撮像素子１００のエリアセンサ部１０２では、有効な蓄積動作が常に行われており、読み出しコマンドが与えられることにより、次のフレームの頭からアナログ信号処理段以降へ信号が読み出され、信号回路が動作して出力される様子を示している。
【０１０８】
　図１１は別の具体例としてのタイムチャートであり、出力コマンドが入力されて初めてエリアセンサの有効な蓄積動作が行われる例である。出カコマンドにより、タイミング発生部１０１は各所に必要な信号を発生し、これを基にしてエリアセンサ部１０２では有効な蓄積動作が行われ、読み出された信号はデジタル信号処理部１０７でデジタル信号処理を受けた後、インタエフィス部１０８を介して画像データとして撮像素子１００外に出力される。エリアセンサ部１０２は、画素単位あるいはライン単位で、あるいは列単位あるいはブロック単位で、各１フレーム期間有効蓄積動作が行われてのち、読み出されるので（図１１は１ライン単位の蓄積読み出しの例を示している）出力コマンド後、少なくとも１フレーム期間ののちにデータが出力される。ただし、電子シャッタ動作が行われているときは、有効蓄積動作期間が短くなる。
【０１０９】
　次に別の例を示す。
【０１１０】
　（第２の具体例）第２の具体例は、撮像素子１００からの出力フレームレートを、段階的に設定しておき、これを外部コマンドて切り替えることができるようにした例である。
【０１１１】
　Ｍを有理数としてＭフレーム／秒の設定を複数用意して、これを切り替え可能とし、使用システムの条件に適合した、あるいは使用者の好みにあったフレームレートを選択し、撮像素子１００へのコマンドで、上記Ｍの設定を切り替えるようにするものである。
【０１１２】
　この場合、タイミング発生回路１０１は複数の読み出し方法を実現する機能を持ち、上記のコマンドにより、そのーつを選択し、出力レートを変更することができる構成とする。
【０１１３】
　この場合、たとえば、図１２に示すように、“３０フレーム／秒”、“１５フレーム／秒”、“７．５フレーム／秒”、“３．７５フレーム／秒”などという具合に、基準のフレームレートつまりＮフレーム／秒と、これを１／ｎとなるように設定ようにすると、回路の構成が簡単である。本例ではＮ＝３０、ｎ＝２となる。
【０１１４】
　フレームレートの選定方法には、例えば次のような方法がある。
【０１１５】
　一つは、たとえば、図１３に示すように本発明の撮像素子１００を用いた内蔵カメラ３０１ａをパソコン３００に設け、またこのパソコン３００にＩＦ（インタフェース）を介してＰＨＳ（簡易携帯電話端末）を接続した構成、あるいは図１４のように、本発明の撮像素子１００を用いたパソコン用カメラ３０１ｂをパソコン３００に接続したＩＦ（インタフェース）を介して接続し、当該パソコン３００は内蔵する通信インタフェースを介してネットワーク回線と接続し、遠隔地とディスクトップ会議を行うシステムにおいて、伝送に用いる回線のデータ転送レートを起動時に調べ、ソフトウエアがフレームレートを選択する方法である。
【０１１６】
　図１５は内蔵あるいはパソコン用カメラ３０１ａ，３０１ｂの構成例であり、本発明の撮像素子１００とこの撮像素子１００に光学像を結像させるレンズ系（光学系）３０２、撮像素子１００の出力する画像を符号化する画像符号化部３０３、外部から与えられたコマンドをデコードして撮像素子１００に与えるコマンドデコーダ３０４からなる。
【０１１７】
　図１６の内蔵あるいはパソコン用カメラ３０１ａ，３０１ｂの構成例は、撮像素子１００に光学像を結像させるレンズ系（光学系）３０２、撮像素子１００の出力する画像を符号化する情報源符号器３０５、この情報源符号器３０５の出力である画像データをフォーマット化するビデオ信号多重化符号器３０６、このビデオ信号多重化符号器３０６の出力を送信のために一時保持する送信バッファ３０７、この送信バッファ３０７で一時保持されたデータを多重化して伝送路へと送信するシステム多重化符号化器３０８、そして、バッファ３０７の容量に応じて画像信号の読み出しと転送を制御すべく、情報源符号器３０５、撮像素子１００、ビデオ信号多重化符号器３０６の制御をする符号化制御器３０９から構成される。
【０１１８】
　このような内蔵あるいはパソコン用カメラ３０１をパソコン３００に接続して用いるが、図１５に示す構成の内蔵あるいはパソコン用カメラ３０１の場合、フレームレートの選定は、そのためのコマンドを与えるとコマンドデコーダ３０４がそれを解釈してそのコマンド対応のフレームレートとなるようにカメラ３０１の側でデコードして切り換え制御するので、パソコン３００の側では、当該パソコン３００のコントローラ（ＣＰＵ（プロセッサ）など）が、撮像素子１００に対して、出力レートの設定コマンドを出すように構成すれば良い。
【０１１９】
　また、カメラ３０１が図１６のような構成の場合、これは撮像部と動画像符号化装置と送信部との組み合わせによる構成であるため、動画像符号化装置部分を構成するハードウエアにおいて、図１６のように符号化データの送信バッファメモリ３０７のデータ占有量を当該カメラ３０１のシステムがモニタし、コマンドを出す基準の一つにすることも例としてあげられる。
【０１２０】
　例えば、図１６の中の、送信バッファ３０７内のメモリの占有量が一定値より小さくなると、出力コマンドを出すように設計する。または、図１５か図１６の構成において、ソフトウエアかハードウエアにより、動画像伝送システム（たとえばＨ．２６３やＨ．２６１）の規格を信号処理し、フレームレート重視か、画質重視かを利用者が決め、これに基づいて、ソフトウエアあるいはハードウエアがコマンドを送る方法も考えれる。
【０１２１】
　また、近年では手帳型ペンパソコンのように、小型で軽量の携帯端末が普及しつつあるが、例えば、図１７に示すように、携帯型情報機器に通信手段と撮像素子１００を組み込んで画像通信を行える構成とする時、図１８に示すように携帯型情報機器の電源となるバッテリＢＴの残り量をＣＰＵが検出することによってＣＰＵが出力フレームレートを決めるようにする制御方式を採用すると、電池切れによる通信の途中遮断を抑制して、必要な通信を全うさせることができるようになる。すなわち、この方式をとることで、電池残量が少なくなっても、動作時間をのばすことができる。そして、機器のバッテリをチェックし、残り少ないときは、出力フレームレ−トを低くする用に制御することによって、消費電力を落とし、品質はある程度犠牲にしても、必要な動作を確保できるようにする。
【０１２２】
　なお、図１３あるいは図１４あるいは図１７のシステムにおいて、パワーセーブモードを持ち、このセーブモードを動作させると、撮像素子のフレームレートを落とす用に構成する例も考えれる。
【０１２３】
　（第３の具体例）第３の具体例は、外部から与えるコマンドにより、画素の出力順序を変更できるようにしたり、あるいは読み出し画素を選択できるようにする例である。
【０１２４】
　本発明の撮像素子１００は、エリアセンサとしてＣＭＯＳセンサを用いており、このＣＭＯＳセンサは水平走査線と垂直走査線を選択的にアクティブにすることにより、ＣＣＤセンサと異なり、任意の画素を読み出すように構成することが可能である。
【０１２５】
　ＴＶやパソコンのモニタに出力するシステムでは、ライン単位で読み出すのが通常であるが、たとえばブロック符号化手法を用いて、データ圧縮を行うシステムでは、ｎ×ｍ画素構成のフレーム画像を、そのうちの８×８画素あるいは１６×１６画素というブロック単位で処埋するようにするのが通常の処理となる。これら複数の読み出し方法に対応するため、タイミング発生部１０１に、あるいはデジタル信号処理部１０７に、あるいはその両方に、これら複数の読み出し方式、あるいは読み出し方式とこれに対応する複数の処理回路を内蔵させておき、これらを外部からのコマンドによって切り替えることができるようにすれば、上記処理に簡単に対応可能な構成とすることができる。
【０１２６】
　その例を次に説明する。
【０１２７】
　たとえば図１９（ａ），（ｂ）は、モニタに出画するときの画像の読み出し順序の例である。図１９（ａ）は、ノンインターレース走査、図１９（ｂ）は、インターレース走査を行っている例である。
【０１２８】
　図２０は、Ｈ．２６３規格を用いるときの読み出し順序である。この規格では、８×８画素のブロック４個で構成されたブロックをマクロブロックとし、このマクロブロックを単位にして、ＧＯＢ（Ｇｒｏｕｐ ｏｆ Ｂｌｏｃｋｓ）の順序で、画素信号、あるいは輝度と色成分に変換された信号が読み出される。これに対応させるには、タイミング発生部１０１を図２１の如き構成にする。すなわち、 タイミング発生部１０１は垂直走査信号発生部１０１ａと、 水平信号発生部１０１ｂ、 そして、 インタレースモード制御部１０１ｆ、 ノンインターレースモード制御部１０１ｇ、 ブロックモード制御部１０１ｈ、 これら制御部１０１ｆ，１０１ｇ，１０１ｈをコマンド対応に選択切り替えする切替部１０１ｅを設ける。そして、出力切り替えコマンドによりモードを切り替えて、エリアセンサ部１０２の走査をする走査部への信号を変えて、出力順を変えることを可能にするものである。
【０１２９】
　このようにタイミング発生部１０１に、複数の読み出し方式を選択可能に構成しておけば、同一の撮像素子で対応できる。
【０１３０】
　（第４の具体例）本発明の撮像素子１００は、画素を選択的に出力することが可能である。従って、一定画素おきにサブサンプルしたり、画像の一部のみを読み出したりすることが容易にできる。
【０１３１】
　前者の例を図２２に示す。図２２（ａ）乃至（ｃ）はいずれも１画素あたりＧ，Ｒ，Ｂ，Ｇの４つのカラーのセルによる構成であり、（ａ）においては画面全体を対象に全セルの読み出しを行うことで画像の読み出しを行う全画素読み出し方式であり、（ｂ）は２水平ライン毎に、 しかも読み出す水平ラインにおいては２画素おきに画像の読み出しを行うサブサンプル読み出し方式であり、（ｃ）は飛び飛びのセル単位で画像の読み出しを行う別のサブサンプル読み出し方式である一定画素おきのサブサンプルシステムは、動画取り込み時には小さな解像度（ここでは解像度は画素数をさす）、静止画取り込み時には大きな解像度で入力したいとか、デスクトップ会議で伝送容量に応じて、解像度を変更することなどに対応できる。このとき、図２３のようにタイミング発生部１０１を構成し、出力切り替えコマンドで切り替えを行なえば良い。すなわち、タイミング発生部１０１は垂直走査信号発生部１０１ａ、 水平走査信号発生部１０１ｂ、 切替回路１０１ｅ、 全画素出力モード制御部１０１ｉ、 サブサンプルモード制御部１０１ｊを設けて構成する。
【０１３２】
　そして、全画素出力モード制御部１０１ｉではクロック同期信号をもとに全画素を読み出せるようなタイミング信号を発生し、 サブサンプルモード制御部１０１ｊではクロック同期信号をもとに上述したサブサンプルモードでの読み出しが行えるようなタイミング信号を発生し、 これらを切替回路１０１ｅで切り替えて垂直走査信号発生部１０１ａと水平走査信号発生部１０１ｂに与える構成とするものである。 切替回路１０１ｅはインタフェース部１０８から与えられる切替コマンド対応に、モード制御部１０１ｉ，１０１ｊのうちの一方の出力を選択して抽出する。インタフェース部１０８は外部コマンドを受けてそのコマンド対応に切替コマンドを発生して切替回路１０１ｅに与える構成である。
【０１３３】
　画像読み出しにあたっては、通常は図２２（ａ）のように、全画素を読み出す。
【０１３４】
　図２２（ｂ）の例は、ベイヤ配列の例で、縦横整然と並ぶ各カラーのセルのうち、図２２（ｂ）の斜線部のセルの画像の出力を行なうことにより、横“１／２”、縦“１／２”の大きさの画像が得られ、しかも、読み出し色順に変化がないため、デジタル信号処理部１０７の変更も必要ない。
【０１３５】
　図２２（ｃ）は、緑（Ｇ）の色の画素だけ読み出すサブサンプルの例である。白黒画像は階調のみの画像であり、階調は画像の輝度信号で再現できる。そこで、この例では、白黒画像を得るときは、輝度信号に一番近い緑画素を用いるようにする。
【０１３６】
　これによれば、輝度信号に一番近い緑画素を用いて、白黒画像を取り込むときなどに利用できる。
【０１３７】
　次に画像の一部のみを出力する例を説明する。撮像した画像のうちの、 画面の一部領域のみの画像である「画像の一部のみ」の出力では、動きのある部分や、詳細を見たい部分の画像を集中して出力することで、効率のよい動画の符号化が可能である。この場合、図２４のように、カメラの撮像部として使用する本発明の撮像素子１００に、新たに出力位置指定コマンドを用意し、コマンドでエリアセンサ部１０２の撮像領域のうち、あるポイントを指定すると、そのポイント周辺の特定領域の画像を出力するように構成する。
【０１３８】
　ここで周辺とは、図２５（ａ），（ｂ）に示すように指定されたポイントＰを中心とする一定範囲か、図２５（ｃ）のように指定されたポイントＰを含む１または複数のブロックか、あるいは同一性格を持つ範囲である。ただし、ここでいう同一性格とは、ポイント周辺においてエッジ認識によって得られた範囲であったり、図２５（ｄ）のようにポイントと同じ動きベクトルの値を持つか、あるいは近い動きベクトルの値を持つオブジェクト、あるいはブロック（図２５（ｅ））、あるいは輝度信号の値が近かったり、色相が近かったり、あるいはこれらの組み合わせである。または、ポイントでなく図２５（ｆ）のように、コマンドでブロックを指定して、その指定ブロックのみの画像を出力させることも考えられる。
【０１３９】
　（第５の具体例）第５の具体例は、外部から与えるコマンドにより、撮像素子１００の電子シャッタ設定を変えることができるようにする例である。図２６に示すように、撮像素子１００に電子シャッタの設定コマンド受付け機能を持たせ、内部に電子シャッタの設定コマンドを認識してそのコマンドに応動する機能手段を設けて、外部からのコマンドにより、電子シャッタの設定を可能にしたものである。
【０１４０】
　詳細を図２７で説明する。
【０１４１】
　ＣＣＤ型の撮像素子は、全ての画素の電荷蓄積時間が同じであるが、本発明で使用する撮像素子１００は、ＣＭＯＳセンサをエリアセンサとして用いていて、このＣＭＯＳセンサによるエリアセンサは画素単位、あるいはライン単位、あるいはブロック単位での読み出しを行える構造であるため、蓄積時間の始まりと終りが単位毎に異なる。ここではライン単位の読み出しの例を示している。
【０１４２】
　画面を図２７（ａ）のようにライン順次で画素を読み出す場合、図２７（ｂ）に示すように、まず画素に蓄積されている無効電荷をリセットし、有効蓄積動作を開始する。一定時間経過の後に画素を読み出して、次段の信号処理に撮像信号を与える。有効蓄積動作期間は、ライン毎にタイミングが異なるが、各期間は同じ長さである。
【０１４３】
　電子シャッタを動作させる場合、図２７（ｃ）に示すように無効電荷をリセットする画素リセットのタイミングを、時間的に後ろにずらすことで、有効蓄積動作期間を短縮でき、電子シャッタ動作がなされる。この動作は、電子シャッタコマンドが、タイミング発生部１０１のモードを切り替えることによってなされる。
【０１４４】
　また、画素単位、あるいはライン単位、あるいはブロック単位での有効蓄積動作の設定が、コマンドによって可能である。図２７（ｄ）は、２列目の有効蓄積期間を、他のラインとは異なったものにした例。図２８は、エリアセンサ部１０２をブロック単位に分け、この分けたブロック単位で読み出す撮像素子であり、“ブロック１”から“ブロックｍ”までのうち、例えば、１３番目のブロックである“ブロック１３”の有効蓄積動作期間を、他のブロックの有効蓄積期間と異なったものにした例である。
【０１４５】
　このような電子シャッタ設定を可能にすることで、被写体に合わせた撮影ができるようになる。たとえば、被写体の一部が、発光体であったとき、この発光部分に電子シャッタの設定、つまり有効蓄積動作期間を合わせてしまうと、発光部分の他は真っ暗になる。
【０１４６】
　しかし、発光部分に該当する画素、あるいはライン、あるいはブロックの有効蓄積動作期間を、他の部分とは別に、短く設定すれば、良好な画像が得られるものである。
【０１４７】
　これまで示してきたタイミング発生部１０１の切り替え方法の別の具体例として、図２９のように、タイミング発生部１０１の中にＲＯＭ １０１ｌを持つ構成とすることが考えられる。そして、ＲＯＭ １０１ｌのアドレスを、コマンドによりアドレス切り換えすることができるようにしたＲＯＭアドレス切替器１０１ｍにより切り替えることにより、ＲＯＭからの読み出し情報を変えてこの読み出し情報によりデジタル処理用の信号を発生する信号発生器１０１ｋの出力信号を変えるようにすることで、必要な信号を発生するようにする。ＲＯＭを用いることで、チップ面積が小さくなり、コストダウンにつながる。
【０１４８】
　以上、本発明の撮像素子１００におけるタイミング発生部１０１の構成を説明した。次に、撮像素子内に動画像の動きベクトルを検出するためのベクトル検出回路を内蔵する例を説明する。
【０１４９】
　（第６の具体例）第６の具体例は、図３０のように撮像素子１００内に、動画像データを圧縮処理する動画像データ圧縮回路１０７ｑを有するか、あるいは図３１に示すように撮像素子１００の次に、動画像データを圧縮処理するための動画像データ圧縮回路４００が続く場合であり、撮像素子内に動きベクトルの検出回路１０７ｒを内蔵する例である。
【０１５０】
　動きベクトル検出回路１０７ｒは画像の動きベクトルを検出する処理を行うための回路であり、この動きベクトル検出回路１０７ｒに入力して処理に用いるのは、デジタル信号処理部１０７で生成された輝度信号（Ｙデータ）である。輝度信号はＡ／Ｄ部１０６より出力される画像データからＹデータと色差データとを得るＹ色差信号処理回路１０７ｐの出力を用いる。
【０１５１】
　図３０に示した例では、撮像素子１００としてはデジタル信号処理部１０７として図３２に示す如きの構成を持ち、図３１の例では、Ｙ色差信号処理回路１０７ｐと動きベクトル検出回路１０７ｑからなる図３３に示す如きのデジタル信号処理部１０７の構成を持つ。または輝度信号の代わりに、エリアセンサ部１０２の各画素に形成された複数の色フィルタのうちの１色を用いる例が考えられる。
【０１５２】
　通常、単板の撮像素子を用いるとき、各画素（正確には画素を構成することになる各セル）の上に１つの色フィルタを形成し、この色フィルタを複数（通常３色か４色）用いることで、カラー画像を得ている。
【０１５３】
　この複数の色フィルタは、マトリックス配列の各セル配置面上において、全体してモザイク状あるいは、ストライプ状に繰り返しパターンで配置されており、このうちの１色を選択することで、動きベクトルを計算することが可能であり、これは回路の簡略となる。
【０１５４】
　たとえば図３４のようなベイヤ配列のエリアセンサ部１０２を持った撮像素子１００において、輝度信号に一番近いＧ画素の出力を用いることで、輝度信号の代用を行うようにするものである。このときの図３３の例のデジタル信号処理部１０７の構成はブロック図で示すと、図３５の如きとなる。すなわち、Ａ／Ｄ部１０６よりＧ画素の画像データを受け取り，Ｙ色差信号処理回路１０７ｐにてＹデータと色差データを作成し、これをインタフェース部１０８に出力すると共に、Ａ／Ｄ部１０６からのＧ画素の画像データを用いて動きベクトル検出回路１０７ｑは動きベクトルを検出し、これを動きベクトルデータとしてインタフェース部１０８に出力する構成である。
【０１５５】
　また、図３１のように、撮像素子１００に外付けして動画像データ圧縮回路４００を設ける構成とする場合、撮像素子１００におけるデジタル信号処理部１０７で検出された動きベクトルは、符号化されてインタフェース部１０８より、次段の動画像データ圧縮回路４００へ送られる。この動きベクトルのデータは、Ｈ．２６１やＨ．２６３、あるいはＭＰＥＧＩやＭＰＥＧ２、あるいは現在規格化作業中のＭＰＥＧ４等の、動きベクトル規格そのものが考えられる。また規格そのものでは、回路規模が大きく、高速処理が必要となるので、おおよその動きベクトル、あるいは方向、動きがあるかないかなどと、次段の動画像データ圧縮回路４００の補助的なデータを与えるようにすることも有効である。これらは、次段の動画像圧縮回路４００の回路規模を小さくさせたり、高速の処理を省くようにできるといった効果につながる。
【０１５６】
　また前述した携帯型情報機器に、本発明の撮像素子１００を用いたカメラを搭載する時（図１７参照）、当該携帯型情報機器は、ユーザが手に持って使用することが考えられ、このとき手ぶれにの影響が考えられる。この場合、次のような構成が有用である。
【０１５７】
　図３６は、撮像素子１００内で、手ぶれによる動きベクトルを計算し、これをデータ化して次段の動面像データ圧縮回路に出力するようにした例であり、Ａ／Ｄ部１０６によりデジタル変換された画像データをＹ色差信号処理回路１０７ｐにより信号処理して輝度信号（Ｙデータ）と色差データとを得、また、手ぶれ動きベクトル検出回路１０７ｓを設けて、ここでＹデータにより手ぶれ動きを検出すると共にその動きを動きベクトルに変換して手ぶれデータとして出力する構成としたものである。
【０１５８】
　また、図３７は、携帯型情報機器内に、手ぶれ量を検出してその検出量をデータとして出力するセンサ４０１を内蔵しており、この手ぶれ量検出センサ４０１の検出データが、動画像データ圧縮回路を内蔵する本発明の撮像素子１００に入力され、動きベクトルの計算に手ぶれ量補正データとして取り入れられる構成としたものである。撮像素子１００はカメラとして携帯型情報機器に搭載されているものとする。
【０１５９】
　このとき撮像素子１００内のデジタル信号処理部１０７の構成は図３８のようになる。すなわち、画像データから色差データとＹデータを得るＹ色差信号処理回路１０７ｐと、Ｙデータから動きベクトルを検出する動きベクトル検出回路１０７ｑと、この動きベクトル検出回路１０７ｑの出力である動きベクトルデータに手ぶれデータを加算（減算）して補正を加え、出力とする加算器１０７ｔからなり、インタフェース部１０８を介して手ぶれ量検出センサ４０１の出力をデジタル信号処理部１０７の加算器１０７ｔに与える構成とする。
【０１６０】
　また図３９は、手ぶれセンサ４０１のデータと、本発明の撮像素子１００から出力される動きベクトルのデータとから、次段の動画像データ圧縮（外部に接続する動画像データ圧縮回路４００での動画像データ圧縮）に有効な動きベクトルを計算する時の、携帯型情報機器の備えるべき構成の例を示している。この場合、動画像データ圧縮は、撮像素子１００の後段に設けられることになるため、撮像素子１００の動きベクトルデータの出力端子に加算器４０２を設け、手ぶれセンサ４０１の検出した手ぶれ量のデータと、撮像素子１００の出力の一つである動きベクトルデータとをここで加算（減算）して手ぶれ量を補正した動きベクトルデータにする。そして、この動きベクトルデータを動画像データ圧縮回路４００に与えて圧縮処理するようにする。
【０１６１】
　図４０と図４１は、撮像素子１００のデジタル信号処理部１０７の持つ動きベクトル検出回路１０７ｑより外部に、動き検出信号を出力できるようにした例である。動き検出信号は、動きベクトルが検出されるときに出力されるように、動きベクトル検出回路１０７ｑを構成しておく。そして、動きベクトル検出回路１０７の当該動き検出信号を、撮像素子１００の外部に引き出して利用できるようにしたことにより、撮像範囲に動きが検出されると、この検出信号でシステム側に知らせることができるようになる。
【０１６２】
　このようにすると、たとえばこれを監視カメラシステムに利用した場合、動きが検出されたときに、記録媒体に面像を記録するなり、警報を発するなりする事ができるようになり、有益なシステム構築が可能である。また、パソコンでシステムを構築した場合、動き検出信号をパソコンのインターラプトに対応させることが考えれる。動き検出信号は、後述するステータス信号を用いて外部に出すようにしてもよい。
【０１６３】
　図４２と図４３は、デジタル処理部１０７の動きベクトル検出回路１０７ｑで検出された動きのある画素、あるいは動きのある画素を含むブロックの有効蓄積期間を、変化させる例である。動きベクトル検出回路１０７ｑの上記動きベクトル信号を電子シャッタ信号としてタイミング発生部１０１にフィードバックさせる構成とし、タイミング発生部１０１はこの動きベクトル対応に垂直走査部１０３と水平走査部１０４に与える各種信号を補正してエリアセンサ部１０２の読み取りを制御するようにする。つまり、電子シャッタを制御する。
【０１６４】
　動きのある部分は、有効蓄積時間をより短くするほうが、より画像のぶれが少なくなる。この具体例のように、動きベクトルの大きさによって、電子シャッタ設定を変えるようにすることは、結果としてより画質の向上につながるものである。
【０１６５】
　なお、撮像素子１００子内に動き検出回路がなく、撮像素子１００の外に動きベクトル検出部を含む動画像データ圧縮回路を接続して用いる構成とする場合は、この動きベクトル検出結果を元に、コマンド入力の形で、撮像素子１００の電子シャッタ設定を変えるように構成すればよい。
【０１６６】
　以上、本発明の撮像素子１００におけるデジタル処理部１０７に動きベクトル検出回路を備えた構成とその応用例を説明した。次に本発明の撮像素子１００のインタフェース部１０８について説明する。
【０１６７】
　（第７の具体例）インタフェース部１０８の構成例について述べる。
【０１６８】
　図４４はインタフェース部１０８の構成例であり、デジタル画像デー夕信号線と、コマンド信号線が異なる場合の例である。画像データ信号線は出力専用で、デジタル信号処理部１０７からの信号を出力制御する出力部１０８ａの出力側に接続され、コマンド信号線は入力専用で、コマンドデコーダ１０８ｂに外部からのコマンドを入力するためのものである。
【０１６９】
　この構成は、信号線は多くなるものの、外部との接続がやさしく、また撮像素子１００内の構成も複雑でない。画像データは、撮像素子１００を動作させる信号より作成される出力イネーブル信号に従って出力する。
【０１７０】
　また、図４５のようにバッファ１０８ｃを介して出力イネーブル信号を撮像素子１００の出力端子に出力する構成としておけば、撮像素子１００から画像データを受け取る次段の回路は、出力データを受け取るタイミングが、明確で構成が簡単となる。このときの撮像素子のデータ出力タイミングを図４６に示す。
【０１７１】
　または、撮像素子内に一時記憶機能を持つことで、システム側のデータ要求により、画像データを出力することも可能である。図４７は外部コマンドによる出力イネーブルを出力部１０８ａに与えるように、コマンドデコーダ１０８ｂを構成し、出力部１０８ａもこのコマンドデコーダ１０８ｂからのイネーブル信号を受けると画像データを出力する構成とした例である。
【０１７２】
　このように、図４７の例はコマンドによる出力イネーブルにより、データを出力する例であり、そのタイミングを図４８に示す。この例は、システムが撮像素子側のタイミングを気にせずにデータを読み出すことができるので、撮像素子以降の構成が簡単となる。
【０１７３】
　別の例を示す。撮像素子１００が画素単位での読み出しを行うものである場合、画像データは１画素を１回で読み出す方式と、複数回に分けて読み出す方式とが考えられる。前者はたとえば、その出力部１０８ａの構成が図４９の例のように輝度信号と色信号の読み出しデータピンを別々に持つ構成としてあり、それぞれに読み出して出力できる構成である。
【０１７４】
　後者は、たとえばその出力部１０８ａの構成が図５０の例のように、輝度信号と色信号を１画素毎、あるいは１ライン毎、あるいは１ブロック毎、あるいは１フレーム毎に交互に読み出す構成としたものである。このときのタイミングを図５１に示す。
【０１７５】
　１画素のデータビットを複数回に分けることも可能である。
【０１７６】
　例えば、通常、図５２に示すように、例えば分解能ｐビットの画像データをｐ本の信号線で読み出すのを、上位ｐ／２ビットと下位ｐ／２ビットを分けて、２回に分けて読み出すようにする。このようにすることで、図５３に示すように、撮像素子１００のデータ信号線を半分に減らすことができるようになる。このときのタイミングを図５４に示す。このとき、後段の回路にとって、より大きな影響力を持つビットから先に出力すると、後段の回路が簡素化される。
【０１７７】
　例えば、ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）が挙げられる。また、当然のことながら、ｐビットをｑ回に分けると、信号線はｐ／ｑ本に減らすことができるようになる。
【０１７８】
　更に別の例を説明する。図５５は、撮像素子１００内に動きベクトルを計算する回路を持つ場合に、出力部１０８ａには画像データと、動きベクトルデータの入力端子及び出力端子を持たせ、撮像素子からは画像データと別に動きベクトルを信号線で出力することができるようにした例である。
【０１７９】
　図５６に出力タイミングを示す。この例では、動きベクトルデータをブロック単位で該当するブロックの画像データと同期させて出力させている。この動きベクトルデータは、例えば、Ｈ．２６１やＨ．２６３あるいはＭＰＥＧ１、ＭＰＥＧ２、ＭＰＥＧ４などの規格に沿った動きベクトルの出力を行う。
【０１８０】
　図５７は、画像データと動きベクトルデータを共通の信号線で出力する例である。共通化することで、撮像素子の信号線を減じることができる。インタフェース部１０８の出力部１０８ａに画像データ入力と動きベクトルデータを入力できるようにし、これらをデータ切替信号に応じて出力線に出力できるようにしたものであり、データ切替信号によりいずれかに切り替えるようにしたことで共通の信号線で両信号を出力できるようにしたものである。
【０１８１】
　図５８は、図５７の例に、更に信号の判別線を出力できるようにした例である。データ切替信号をバッファを介してインタフェース部１０８より取り出すと共に、これを撮像素子１００の端子に導き出すことでこれを実現している。タイミングの例を図５９と図６０に示す。図５９は、同期信号にあわせて画像データと動きベクトルデータを切り替えるもので、この例では水平同期に合わせ、ブランキングでない期間に画像データを出力し、つづくブランキング期間にその画像データの動きベクトルデータを出力するようにしている。
【０１８２】
　図６０は、画像データをブロック単位で出力し、これに続いて、そのブロックの動きベクトルを出力する例である。図５８の例の場合、図５９で示す同期信号を、データ判別線で出力しても良いし、図６０で示すデータ切り替え信号を、データ判別線で出力しても良い。
【０１８３】
　図５７の例では、図示していない外部のデータ判別信号を用いる必要がある。図５９と図６０では、動きベクトルデータを、対応する両像データの後ろにおいたが、画像データの前においても、あるいは途中においてもかまわない。
【０１８４】
　図６１は、撮像素子１００に設けたコマンド入力端子であるコマンドピンを、入出力形にし、撮像素子１００内におけるインタフェース部１０８にコマンドデコーダ１０８ｂとステータスレジスタ１０８ｃを設けた例である。ステータスレジスタ１０８ｃはその中身をステータスリード信号により読み出すことができるように構成してあり、外部からステータスリード信号を与えることで、これを行う。コマンドによって変更可能なフレームレート、読み出し順序、撮像素子１００内部の信号処理方法、圧縮非圧縮、あるいは出力画素数や出力形式などの状態をステータスレジスタ１０８ｃに記憶しておき、この状態を外部から読み出すことができるようにした例である。
【０１８５】
　このようにすることで、撮像素子１００を用いるシステム側で、当該撮像素子１００の状態をチェックすることができるシステム構成となる。
【０１８６】
　図６２は、インタフェース部１０８において、出力画像データ信号線とコマンド信号線を兼用した例である。兼用することによって、撮像素子１００の信号線数を減じることが可能で、これはコストダウンにつながる。兼用のため、信号線は入出力線となる。
【０１８７】
　データの入出力を判別する１手段として、画像データ出力の合間にコマンドデータを撮像素子に書き込む手段が考えられる。
【０１８８】
　図６３は、同期信号のブランキング時に、コマンドの入力を可能とした例、図６４は、データの出力を判別する信号線を用意した例であり、このタイミングを図６５に示す。撮像素子１００にはコマンドライト信号端子を設け、撮像素子１００に内蔵されるインタフェース部１０８のコマンドデコーダ１０８ｂにはコマンドライト信号端子からのコマンドライト信号が入力される構成としてあり、コマンドデコーダ１０８ｂはこのコマンドライト信号を受けた時に、コマンドが入力されたことを認識するように構成されている。
【０１８９】
　これは本発明の撮像素子１００が、画像データ出力とコマンド入力を共用の端子で行う構成とした場合に、コマンド入力を確実にインタフェース部１０８に受け渡すことができるようにする処置である。
【０１９０】
　この構成によれば、画像データを出力しているときには、出力状態を表す信号を撮像素子１００から出力し、両像データを出力していないときは、コマンドデータを書き込み可能である。撮像素子１００を用いるシステムは、この信号をチェックして、画像データの出力がない時にコマンドを書き込む。
【０１９１】
　図６６は、撮像素子１００において、画像データ、コマンド、ステータスの信号線を共通化した例である。インタフェース部１０８はステータスレジスタ１０８ｃを持ち、撮像素子１００にはステータスリード信号端子を設けてここにステータスリード信号を入力する。ステータスリード信号はステータスレジスタ１０８ｃに入力され、これを受けるとステータスレジスタ１０８ｃは保持しているステータス情報を外部に出力する構成とする。
【０１９２】
　図６６の構成の場合、画像データの出力中か否かを示すデータ判別線と、コマンドライト信号線及びステータスリード信号線をもち、共通線を用いて、画像データの他コマンドデータの書き込みとステータスデータの読み出しを行うことができる。このときのタイミングの例を図６７に示す。
【０１９３】
　このタイミングに示すように画像データの出力していない期間に、コマンドの書き込みか、ステータスの読み出しが可能であり、コマンドの書き込み要求と、ステータスデータの読み出し要求は、画像データの出力中は無効となる。
【０１９４】
　図６８は、画像データの読み出し、コマンドの書き込み、ステータスの読み出しを全て、撮像素子１００外のシステム側から行うようにするものである。前述したように撮像素子１００内に記憶機能を持たせるようにすることで、システム側は、撮像素子１００を動作させているタイミング信号を気にせず、任意の時間に画像データの読み出しが可能となる。このときのタイミングの例を図６９に示す。データの書き込みあるいは読み出しの要求以外では、撮像素子のデータ出力は、高インピーダンスとなる。この構造は、コンピュータから撮像素子１００をアクセスするのに向いている。
【０１９５】
　図７０は、撮像素子１００内に素子情報記録部１０９を設け、ここに撮像素子自体の特性や仕様を記憶し、インタフェース部１０８を介してこれを撮像素子１００の外部から読み出すことができるようにした撮像素子の例である。特性や仕様の例として、撮像素子１００の画素数、１画素の縦横比、色フィルタ配列、信号処理方法、出力データ形式、１秒あたりのフレーム数などが考えられる。システムは、この情報を元に撮像素子１００の設定、出力されるデータの処理を行うことができる。
【０１９６】
　以上は図１の基本構成の撮像素子について述べたが、各具体例については、Ａ／Ｄ部やデジタル信号処理部１０７がない構成の撮像素子１００でも実施可能である。このときの構成図を図７１に示す。画像信号の出力はアナログであり、コマンドをうけるデジタル入力端子を持つ構成である。
【０１９７】
　以上、本発明は撮像機能ばかりでなく、周辺回路を内蔵して画像の種々の処理を施すことを可能にし、また、これらはコマンドで指示して実施させることができるようにした高機能な撮像素子を提供することができる。
【図面の簡単な説明】
【０１９８】
【図１】本発明の固体撮像素子の基本的な構成を説明するブロック図
【図２】図１で示した撮像素子のタイミング発生部の構成例を示すブロック図。
【図３】本発明の撮像素子におけるタイミング発生部の別の構成例を示すブロック図。
【図４】図３で示したタイミング発生部を含んだ固体撮像素子のブロック図。
【図５】図１で示したデジタル信号処理部の構成例。
【図６】本発明の撮像素子におけるデジタル信号処理部の別の構成例を示すブロック図。
【図７】本発明の撮像素子におけるデジタル信号処理部の別の構成例。
【図８】本発明の撮像素子におけるデジタル信号処理部の構成を一般化したブロック図。
【図９】固体撮像素子からの複数の読み出し方法を説明する図。
【図１０】出力コマンドによって、画像信号を出力する様子を説明するタイミンングチャート。
【図１１】出力コマンドによって、画像信号を出力する別の具体例の様子を説明するタイミングチャート。
【図１２】コマンドによって、画像信号出力レートを切り替える具体例を説明するタイミングチャート。
【図１３】本発明の固体撮像素子を内蔵するパーソナルコンピュータの外観図。
【図１４】本発明の固体撮像素子を接続するパーソナルコンピュータの外観図。
【図１５】固体撮像素子とパーソナルコンピュータ間の接続を説明する図。
【図１６】固体撮像素子を用いる動画像符号化装置の構成図。
【図１７】本発明の固体撮像素子を内蔵する携帯型情報機器の外観図。
【図１８】固体撮像素子を用いる携帯型情報機器のブロック図。
【図１９】固体撮像素子の画素読み出し順序を説明する図。
【図２０】固体撮像素子の別の画素読み出し順序を説明する図。
【図２１】画素の読み出し順序を切り替えるタイミング発生部のブロック図。
【図２２】画素のサブサンプル読み出しを説明する図。
【図２３】画素のサブサンプル読み出しが可能なタイミング発生部のブロック図。
【図２４】画素の選択読み出しが可能な固体撮像素子を説明する図。
【図２５】画素の選択読み出しを説明する図。
【図２６】電子シャッタ設定をコマンドで行う様子を説明する図。
【図２７】電子シャッタ設定を変更する様子を説明する図とタイミングチャート。
【図２８】電子シャッタをブロック単位で設定する様子を説明する図とタイミングチャート。
【図２９】タイミング発生部の１構成例。
【図３０】動画像データ圧縮回路と動きベクトル検出部を含む固体撮像素子の構成図。
【図３１】動きベクトル検出部を持つ固体撮像素子の構成例。
【図３２】図３０の固体撮像素子のデジタル信号処理部の１例の構成図。
【図３３】図３１の固体撮像素子のデジタル信号処理部の１例の構成図。
【図３４】動きベクトル検出部を持つ固体撮像素子のエリアセンサ部の画素構成例。
【図３５】固体撮像素子のデジタル信号処理部の別の例の構成図。
【図３６】固体撮像素子のデジタル信号処理部の別の例の構成図。
【図３７】手ぶれセンサと固体撮像素子を持つ携帯型情報機器の構成例。
【図３８】図３７の構成を持つ携帯型情報機器に使用される固体撮像素子のデジタル信号処理部の構成例。
【図３９】手ぶれセンサと固体撮像素子を持つ携帯型情報機器の別の構成例。
【図４０】動きベクトル検出部を持つ固体撮像素子の別の具体例。
【図４１】動きベクトル検出部を持つ固体撮像素子の別の具体例。
【図４２】動きベクトル検出部を持つ固体撮像素子の別の具体例。
【図４３】動きベクトル検出部を持つ固体撮像素子の別の具体例。
【図４４】固体撮像素子のインタフェース部の具体例。
【図４５】固体撮像素子のインタフェース部の別の具体例。
【図４６】図４５の構成例のタイミングチャート。
【図４７】固体撮像素子のインタフェース部の別の具体例。
【図４８】図４７の構成例のタイミングチャート。
【図４９】固体撮像素子のインタフェース部の別の具体例。
【図５０】固体撮像素子のインタフェース部の別の具体例。
【図５１】図４９と図５０の構成例のタイミングチャート。
【図５２】固体撮像素子のインタフェース部の別の具体例。
【図５３】固体撮像素子のインタフェース部の別の具体例。
【図５４】図５２と図５３の構成例のタイミングチャート。
【図５５】固体撮像素子のインタフェース部の別の具体例。
【図５６】図５５の構成例のタイミングチャート。
【図５７】固体撮像素子のインタフェース部の別の具体例。
【図５８】固体撮像素子のインタフェース部の別の具体例。
【図５９】図５７あるいは図５８の構成例のタイミングチャート。
【図６０】図５７あるいは図５８の構成例の別のタイミングチャート。
【図６１】固体撮像素子のインタフェース部の別の具体例。
【図６２】固体撮像素子のインタフェース部の別の具体例。
【図６３】図６２の構成例のタイミングチャート。
【図６４】固体撮像素子のインタフェース部の別の具体例。
【図６５】図６４の構成例のタイミングチャート。
【図６６】固体撮像素子のインタフェース部の別の具体例。
【図６７】図６６の構成例のタイミングチャート。
【図６８】固体撮像素子のインタフェース部の別の具体例。
【図６９】図６８の構成例のタイミングチャート。
【図７０】固体撮像素子の別の具体例の構成図。
【図７１】固体撮像素子の別の具体例の構成図。
【図７２】従来のＣＭＯＳセンサの構成例を説明するための図。
【図７３】図７２のＣＭＯＳセンサの動作を説明するタイムチャート。
【図７４】最新のＣＭＯＳセンサのセル構成例を示す回路図。
【図７５】図７４のセルを用いた最新のＣＭＯＳセンサの構成例を説明する図。
【図７６】垂直アドレス回路の構成例を示す図。
【図７７】垂直アドレス回路の構成例を示す図。
【図７８】垂直アドレス回路の構成例を示す図。
【図７９】図７５のＣＭＯＳセンサの動作を説明するタイミングチャート。
【図８０】ノイズの軽減されたＣＭＯＳセンサの全体的な構成例を示すブロック図。
【符号の説明】
【０１９９】
１０１…タイミング発生部
１０２…エリアセンサ部
１０３…垂直走査部
１０４…水平走査部
１０５…アナログ信号処理部
１０６…Ａ／Ｄ変換部
１０７…デジタル信号処理部
１０８…インタフェース部
【図１】
2004112845.tif 000003
【図２】
2004112845.tif 000004
【図３】
2004112845.tif 000005
【図４】
2004112845.tif 000006
【図５】
2004112845.tif 000007
【図６】
2004112845.tif 000008
【図７】
2004112845.tif 000009
【図８】
2004112845.tif 000010
【図９】
2004112845.tif 000011
【図１０】
2004112845.tif 000012
【図１１】
2004112845.tif 000013
【図１２】
2004112845.tif 000014
【図１３】
2004112845.tif 000015
【図１４】
2004112845.tif 000016
【図１５】
2004112845.tif 000017
【図１６】
2004112845.tif 000018
【図１７】
2004112845.tif 000019
【図１８】
2004112845.tif 000020
【図１９】
2004112845.tif 000021
【図２０】
2004112845.tif 000022
【図２１】
2004112845.tif 000023
【図２２】
2004112845.tif 000024
【図２３】
2004112845.tif 000025
【図２４】
2004112845.tif 000026
【図２５】
2004112845.tif 000027
【図２６】
2004112845.tif 000028
【図２７】
2004112845.tif 000029
【図２８】
2004112845.tif 000030
【図２９】
2004112845.tif 000031
【図３０】
2004112845.tif 000032
【図３１】
2004112845.tif 000033
【図３２】
2004112845.tif 000034
【図３３】
2004112845.tif 000035
【図３４】
2004112845.tif 000036
【図３５】
2004112845.tif 000037
【図３６】
2004112845.tif 000038
【図３７】
2004112845.tif 000039
【図３８】
2004112845.tif 000040
【図３９】
2004112845.tif 000041
【図４０】
2004112845.tif 000042
【図４１】
2004112845.tif 000043
【図４２】
2004112845.tif 000044
【図４３】
2004112845.tif 000045
【図４４】
2004112845.tif 000046
【図４５】
2004112845.tif 000047
【図４６】
2004112845.tif 000048
【図４７】
2004112845.tif 000049
【図４８】
2004112845.tif 000050
【図４９】
2004112845.tif 000051
【図５０】
2004112845.tif 000052
【図５１】
2004112845.tif 000053
【図５２】
2004112845.tif 000054
【図５３】
2004112845.tif 000055
【図５４】
2004112845.tif 000056
【図５５】
2004112845.tif 000057
【図５６】
2004112845.tif 000058
【図５７】
2004112845.tif 000059
【図５８】
2004112845.tif 000060
【図５９】
2004112845.tif 000061
【図６０】
2004112845.tif 000062
【図６１】
2004112845.tif 000063
【図６２】
2004112845.tif 000064
【図６３】
2004112845.tif 000065
【図６４】
2004112845.tif 000066
【図６５】
2004112845.tif 000067
【図６６】
2004112845.tif 000068
【図６７】
2004112845.tif 000069
【図６８】
2004112845.tif 000070
【図６９】
2004112845.tif 000071
【図７０】
2004112845.tif 000072
【図７１】
2004112845.tif 000073
【図７２】
2004112845.tif 000074
【図７３】
2004112845.tif 000075
【図７４】
2004112845.tif 000076
【図７５】
2004112845.tif 000077
【図７６】
2004112845.tif 000078
【図７７】
2004112845.tif 000079
【図７８】
2004112845.tif 000080
【図７９】
2004112845.tif 000081
【図８０】
2004112845.tif 000082