(57)【要約】【課題】簡素な構成でノイズ除去が可能なノイズ除去回路を得る。【解決手段】入力信号が入力され、この入力信号を全波整流して、入力信号の負電圧側成分を正電圧側成分に変換して出力する全波整流回路４と、全波整流回路４からの出力におけるパルス信号の立ち上がりと立ち下がりの両方のエッジで発生する対になっているパルス信号を出力する微分回路３，５と、微分回路３，５の対になっているパルス信号出力が所定のゲート検知電圧以上になったときに、それらを検出するバッファゲート６と、微分回路３，５により検出された対になっているパルス信号のうちの先のパルス信号により出力がＨとなり、後のパルス信号により出力がＬとなるパルス信号を出力するシフトレジスタ７とを備えている。【選択図】        図１
2004289391.tif 000002
【特許請求の範囲】
【請求項１】
入力信号のパルス信号に重畳するノイズ信号を除去するためのノイズ除去回路であって、
上記入力信号が入力され、この入力信号を全波整流する全波整流回路と、
上記全波整流回路からの出力におけるパルス信号の立ち上がりと立ち下がりの両方のエッジで発生する対になっているパルス信号を出力する微分回路と、
上記微分回路の対になっているパルス信号出力が所定のゲート検知電圧以上になったときに、それらを検出するパルス信号検出回路と、
上記パルス信号検出回路により検出された対になっているパルス信号のうちの先のパルス信号により出力が高レベルとなり、後のパルス信号により出力が低レベルとなるパルス信号を出力するシフトレジスタと
を備えたことを特徴とするノイズ除去回路。
【請求項２】
上記パルス信号検出回路の上記ゲート検知電圧の値を可変にしたことを特徴とする請求項１に記載のノイズ除去回路。
【請求項３】
入力信号のパルス信号に重畳するノイズ信号を除去するためのノイズ除去回路であって、
上記入力信号が入力され、所定のゲート電圧以上のときにそれを検出して、パルス信号を検出信号として出力する第１のパルス信号検出回路と、
上記入力信号が入力され、この入力信号を全波整流する全波整流回路と、
上記全波整流回路の出力が入力され、所定のゲート電圧以上のときにそれを検出して、パルス信号を検出信号として出力する第２のパルス信号検出回路と、
上記第１のパルス信号検出回路の出力と、上記第２のパルス信号検出回路の出力とを比較して、不一致が発生したときに不一致信号を出力するエクスクルーシブＮＯＲゲートと、
上記エクスクルーシブＮＯＲゲートから出力される不一致信号により、出力を高レベルから低レベルに変化させる積分回路と、
第１のパルス信号検出回路の出力を所定の時間だけ遅らせる遅延回路と、
上記積分回路の出力と上記遅延回路の出力との論理積を求めて出力するＡＮＤゲートと
を備えたことを特徴とするノイズ除去回路。
【請求項４】
上記全波整流回路の出力が入力され、当該入力が上記パルス信号の電圧値よりも高い所定の第２のゲート検知電圧より高い値のときに、それを検出して、パルス信号を検出信号として出力する第３のパルス信号検出回路と、
上記第３のパルス信号検出回路からの上記パルス信号により、出力を高レベルから低レベルに変化させる第２の積分回路とをさらに備え、
上記ＡＮＤゲートは、上記積分回路の出力と上記遅延回路の出力と上記第２の積分回路の出力との論理積を求めて出力する
ことを特徴とする請求項３に記載のノイズ除去回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はノイズ除去回路に関し、特に、商用電源等のパルスあるいはロジック信号に重畳される誘導ノイズによる誤動作を防止するために入力信号の誘導ノイズを除去するノイズ除去回路に関するものである。
【０００２】
【従来の技術】
従来の誘導ノイズを除去する回路においては、複数のフリップフロップ等を組み合わせたディジタルフィルタに負電圧検出回路を設け、誘導ノイズの特長である負側の電圧を検出することで誘導ノイズの影響で発生したパルスを無視しうる回路を構成している（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特許第２５４６８３４号公報
【０００４】
【発明が解決しようとする課題】
従来のノイズ除去回路は、フリップフロップ、シフトレジスタ回路および論理ロジック等で構成されているため、回路が複雑になってしまうという問題点があった。
【０００５】
この発明はかかる問題点を解決するためになされたものであり、簡素な構成でノイズ除去が可能なノイズ除去回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明は、入力信号のパルス信号に重畳するノイズ信号を除去するためのノイズ除去回路であって、上記入力信号が入力され、この入力信号を全波整流する全波整流回路と、上記全波整流回路からの出力におけるパルス信号の立ち上がりと立ち下がりの両方のエッジで発生する対になっているパルス信号を出力する微分回路と、上記微分回路の対になっているパルス信号出力が所定のゲート検知電圧以上になったときに、それらを検出するパルス信号検出回路と、上記パルス信号検出回路により検出された対になっているパルス信号のうちの先のパルス信号により出力が高レベルとなり、後のパルス信号により出力が低レベルとなるパルス信号を出力するシフトレジスタとを備えたノイズ除去回路である。
【０００７】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１によるノイズ除去回路を図１に基づいて説明する。１，２はパルス信号が入力される入力端子、３は入力端子１に接続されたコンデンサ、４はコンデンサ３の信号を全波整流する全波整流回路、５は微分時定数を決定するための抵抗器、６は微分波形を検出するバッファゲート、７は微分波形が入力されて、パルス信号を復元するシフトレジスタ、８はシフトレジスタ７により復元されたパルス信号を出力する出力端子である。なお、本実施の形態においては、コンデンサ３と抵抗器５とが微分回路を構成している。
【０００８】
次に動作について説明する。図２にこの発明のノイズ除去回路のタイミングチャートを示す。入力端子１に商用周波数のような低い誘導周波数にパルス信号が重畳された場合の動作について説明する。
【０００９】
入力端子１に印加される電圧は、図２のタイミングチャートのＡ）のパルス信号による波形となる。
【００１０】
まずはじめに、図２の（１）部分について説明する。入力端子１に、図２のＡ）に示されるような波形の正側の電圧が印加された場合は、コンデンサ３を通り、全波整流回路４を経て抵抗器５、更に、全波整流回路４を経て入力端子２へ戻るという経路で電流が流れ、抵抗器５の両端に、コンデンサ３とで構成する微分波形が現れる。この微分波形は、図２のＢ）に示されるように、入力端子１に印加される電圧がパルス信号であれば、パルス信号の立ち上がりと立ち下がりの両方のエッジで発生する。
【００１１】
この微分波形をバッファゲート６で検出し、シフトレジスタ７ヘ送る。バッファゲート６の出力は、図２のＣ）で示されるようなパルス信号による波形となる。
【００１２】
シフトレジスタ７は最下位ビット出力を出力端子８へ接続し、図２のＤ）に示されるように、１番目の微分波形で出力が高レベル（Ｈレベル）となり、２番目の微分波形で出力が低レベル（Ｌレベル）とすることで、入力端子１に入力されたパルス信号を出力する。
【００１３】
次に、図２の（３）部分について説明する。すなわち、図２の（３）部分のＡ）に示されるように、入力端子１に低周波の誘導ノイズが重畳された場合は、誘導ノイズの周波数が低いことより、コンデンサ３のインピーダンスが高く、全波整流回路４に電流が流れないこととなる。そのため、図２の（３）部分のＢ）に示されるように、全波整流回路４の出力には微分波形は現れず、これにより、図２の（３）部分のＣ）で示されるバッファゲート６の出力および図２の（３）部分のＤ）で示される出力端子８の出力にもパルス信号は現れない。
【００１４】
次に、図２の（２）部分について説明する。図２の（２）部分のＡ）に示されるように、誘導ノイズにパルス信号が重畳された場合は、パルス信号の立ち上がりが急峻なため、コンデンサ３を経て全波整流回路４、抵抗器５に電流が流れ、図２の（２）部分のＢ）に示されるような微分波形を発生させる。この微分波形は、図２の（２）部分のＢ）に示されるように、入力端子１に印加される電圧がパルス信号であれば、パルス信号の立ち上がりと立ち下がりの両方のエッジで発生する。この微分波形をバッファゲート６で検出し、シフトレジスタ７ヘ送る。バッファゲート６の出力は、図２の（２）部分のＣ）で示されるようなパルス信号による波形となる。シフトレジスタ７は最下位ビット出力を出力端子８へ接続し、図２の（２）部分のＤ）に示されるように、１番目の微分波形で出力Ｈとなり、２番目の微分波形で出力Ｌとすることで、入力端子１に入力されたパルス信号を出力する。これにより、誘導ノイズを除去して、低周波の誘導ノイズに重畳されたパルス信号を検出することができる。
【００１５】
以上のように、全波整流回路と微分回路で構成することで、簡素な回路で低周波の誘導ノイズを除去できる効果がある。
【００１６】
また、この発明によるノイズ除去回路では、全波整流回路の入力側にコンデンサを入れたが、全波整流回路の出力側にコンデンサを入れても同様の効果がある。
【００１７】
実施の形態２．
図３は、本実施の形態によるノイズ除去回路の構成を示した図である。本実施の形態においては、図３に示すように、上述の実施の形態１で用いたバッファゲート６の部分に、アナログコンパレータ１２を使用し、微分回路の入力抵抗器９、ゲート検知電圧を決めるバイアス電圧１０、バイアス電圧の入力抵抗器１１を設けることにより、バイアス電圧を可変で設定することができる。
【００１８】
次に、動作について説明する。図４に本実施の形態によるノイズ除去回路のタイミングチャートを示す。
【００１９】
なお、実施の形態１で用いたバッファゲート６の入力インピーダンス及びＨレベルの検知電圧には誤差がある。全波整流回路４のダイオードの順方向電圧降下により検知レベルが上がる。パルス信号の立ち上がり時間によって微分出力電圧（全波整流回路の出力電圧）が変わる等によりパルス信号を誤検知する欠点がある。そのため、本実施の形態においては、入力抵抗器９、ゲート検知電圧を決めるバイアス電圧１０およびバイアス電圧の入力抵抗器１１により、バイアス電圧を可変で設定できるようにして、全波整流回路４の出力電圧を考慮した適切な値のゲート検知電圧に設定する。
【００２０】
まずはじめに、図４の（１）部分について説明する。入力端子１に、図４の（１）部分のＡ）に示されるような波形の正側の電圧が印加された場合は、コンデンサ３を通り、全波整流回路４を経て抵抗器５、更に、全波整流回路４を経て入力端子２へ戻るという経路で電流が流れ、抵抗器５の両端に、コンデンサ３とで構成する微分波形が現れる。この微分波形は、図４のＢ）に示されるように、入力端子１に印加される電圧がパルス信号であれば、パルス信号の立ち上がりと立ち下がりの両方のエッジで発生する。この微分波形をアナログコンパレータ１２で検出し、シフトレジスタ７ヘ送る。アナログコンパレータ１２の出力は、図４のＣ）で示されるようなパルス信号による波形となる。シフトレジスタ７は最下位ビット出力を出力端子８へ接続し、図４のＤ）に示されるように、１番目の微分波形で出力Ｈとなり、２番目の微分波形で出力Ｌとすることで、入力端子１に入力されたパルス信号を出力する。
【００２１】
次に、図４の（３）部分について説明する。すなわち、図４の（３）部分のＡ）に示されるように、入力端子１に低周波の誘導ノイズが重畳された場合は、誘導ノイズの周波数が低いことより、コンデンサ３のインピーダンスが高く、全波整流回路４に電流が流れないこととなる。そのため、図４の（３）部分のＢ）に示されるように、全波整流回路４の出力には微分波形は現れず、これにより、図４の（３）部分のＣ）で示されるアナログコンパレータ１２の出力および図４の（３）部分のＤ）で示される出力端子８の出力にもパルス信号は現れない。
【００２２】
次に、図４の（２）部分について説明する。図４の（２）部分のＡ）に示されるように、誘導ノイズにパルス信号が重畳された場合は、パルス信号の立ち上がりが急峻なため、コンデンサ３を経て全波整流回路４、抵抗器５に電流が流れ、図４の（２）部分のＢ）に示されるような微分波形を発生させる。この微分波形は、図４の（２）部分のＢ）に示されるように、入力端子１に印加される電圧がパルス信号であれば、パルス信号の立ち上がりと立ち下がりの両方のエッジで発生する。この微分波形をアナログコンパレータ１２で検出し、シフトレジスタ７ヘ送る。アナログコンパレータ１２の出力は、図４の（２）部分のＣ）で示されるようなパルス信号による波形となる。シフトレジスタ７は最下位ビット出力を出力端子８へ接続し、図４の（２）部分のＤ）に示されるように、１番目の微分波形で出力Ｈとなり、２番目の微分波形で出力Ｌとすることで、入力端子１に入力されたパルス信号を出力する。これにより、誘導ノイズを除去して、低周波の誘導ノイズに重畳されたパルス信号を検出することができる。
【００２３】
以上のように構成することで、上記実施の形態１と同様の効果が得られるとともに、さらに、本実施の形態においては、全波整流回路の出力電圧を考慮したゲート検知レベルが設定できることで、より確実にノイズを除去できる効果がある。
【００２４】
実施の形態３．
上述の実施の形態１および２は低周波の誘導ノイズに対して効果があるが、高周波の誘導ノイズに対しては誘導ノイズの立ち上がりが急峻となることからパルス信号と誤検知してしまうという欠点がある。
【００２５】
図５は、高周波の誘導ノイズを除去することを目的とした本実施の形態に係るノイズ除去回路の構成を示した図であり、１，２は入力端子、４は全波整流回路、６，２０はバッファゲートである。バッファゲート６は全波整流回路４の出力が入力され、バッファゲート２０は入力端子１に入力された入力信号が直接入力される。８は出力端子、１３はイクスクルーシブＮＯＲゲート、１４は遅延素子、１５は積分回路、１６はＡＮＤゲートを示す。
【００２６】
図６に本実施の形態によるノイズ除去回路のタイミングチャートを示す。図６のタイミングチャートで動作の説明を行う。
【００２７】
まずはじめに、図６の（１）および（３）部分について説明する。入力端子１が図６のＡ）に示すパルス信号を受信した場合は、全波整流回路４の出力も、図６のＢ）に示されるように、図６のＡ）と同じ波形となり、バッファゲート２０の出力及びバッファゲート６の出力は同じとなる。バッファゲート６および２０の出力は、エクスクルーシブＮＯＲゲート１３で論理演算されるので、バッファゲート６および２０の出力の内容が一致している場合は、エクスクルーシブＮＯＲゲート１３の出力はＨレベルとなり、積分回路１５の出力もＨレベルを維持する。バッファゲート２０の出力は遅延素子１４を通ることにより、図６のＥ）に示すような、バッファゲート２０の出力を所定の時間だけ遅らせた波形となり、積分回路１５の出力とＡＮＤゲート１６においてＡＮＤ演算され、出力端子８から、入力端子１に印加されたパルス信号が上述の所定の時間だけ遅れたパルス信号が出力される。
【００２８】
次に、図６の（２）部分について説明する。図６の（２）部分のＡ）に示されるように、入力端子１が高調波の誘導ノイズを受けた場合は、バッファゲート２０には、図６のＡ）の信号が入力されるので、図６のＡ）において、誘導ノイズの電圧が、破線で示すゲート検知電圧以上であれば、バッファゲート２０は信号と認識し、図６のＣ）に示すようなパルス信号を出力する。
【００２９】
一方、全波整流回路４の出力は、図６のＡ）に示す波形の誘導ノイズを整流し、誘導ノイズの負側電圧も正側電圧に変換するので、図６のＢ）に示すような波形を出力する。この出力はバッファゲート６に入力され、バッファゲート６により、図６のＢ）で破線で示すゲート検知電圧以上であれば、信号と認識され、図６のＤ）に示すようなパルス信号を出力する。
【００３０】
次に、エクスクルーシブＮＯＲゲート１３でバッファゲート６，２０の出力を論理演算した時、負側の電圧はバッファゲート２０ではパルス信号として出力されないため、バッファゲート６および２０間で不一致が発生する。この不一致信号はエクスクルーシブＮＯＲゲート１３の出力をＬレベルとし、図６のＦ）に示すように、積分回路１５の出力をＬレベルとする。バッファゲート２０の出力は遅延素子１４を通してＡＮＤゲート１６ヘ入力されるため、図６のＦ）の波形となり、積分回路１５がＬレベルの時には、出力端子８にパルス信号が出力されない。
【００３１】
なお、遅延素子１４の遅延時間は、高周波ノイズの周波数により適宜決定される。積分回路１５は、高周波ノイズの減衰時間により決定される。
【００３２】
以上のように構成することで、本実施の形態においては、高周波の誘導ノイズを除去できる効果がある。また、６，２０のバッファゲートの代わりにアナログコンパレータ１２を使用するようしてもよく、その場合は、上記の実施の形態２と同等の効果がある。
【００３３】
実施の形態４．
上記の実施の形態３は、正、負側の波形となる誘導ノイズに対して効果があるが、落雷等によるインパルス性のノイズに対してはパルス信号と誤検知してしまうという欠点がある。
【００３４】
図７は、高周波の誘導ノイズの除去とインパルス性のノイズ除去を目的としたもので、上記の実施の形態３にパルス信号の電圧レベルを検知するための回路を追加したものである。本実施の形態においては、図７のように、ゼナーダイオード１７、バッファゲート１８および積分回路１９が追加されるとともに、ＡＮＤゲート１６が３入力ＡＮＤゲートとなっている点が、実施の形態３と異なる。
【００３５】
本実施の形態においては、２入力ＡＮＤゲート１６には、遅延回路１４の出力と、積分回路１５の出力と、積分回路１９の出力とが入力される。また、本実施の形態においては、ゼナーダイオード１７ではゲート検知電圧のレベルを上げており、バッファゲート６および２０のゲート検知電圧を第１のゲート検知電圧とすると、バッファゲート１８のゲート検知電圧は、第１のゲート検知電圧より高く、かつ、パルス信号よりも高い値の第２のゲート検知電圧に設定されている。
【００３６】
図８に本実施の形態のタイミングチャートを示す。以下、タイミングチャートで説明する。まずはじめに、図８の（１）および（３）部分について説明する。入力端子１に、図８のＡ）に示すようなパルス信号が入力されると、実施の形態３と同様の動作で、出力端子８に、図８のＩ）に示すようなパルス信号が出力される。この時、パルス信号がバッファゲート１８で検知できないようにゼナーダイオード１７の電圧を選定しておく必要がある。
【００３７】
次に、図８の（２）部分について説明する。入力端子１に、図８の（２）部分のＡ）に示すようなインパルス性のノイズが入力された場合は、実施の形態３の回路ではノイズと認識できずにパルス信号として処理してしまう。
【００３８】
本実施の形態においては、図８のＡ）のインパルス性ノイズがパルス信号以上の場合は、図８のＢ）に示す全波整流回路４の出力電圧が、ゼナーダイオード１７の第２のゲート検知電圧以上の電圧となり、バッファゲート１８がパルス信号と認識し、図８のＥ）に示すようなパルス信号を出力し、これにより、図８のＨ）に示すように、積分回路１９の出力をＬレベルにする。積分回路１９の出力がＬレベルとなることで、３入力ＡＮＤゲート１６の出力をＬレベルとすることでき、出力端子８からパルス信号としての出力を阻止し、誤検知を防止する。
【００３９】
以上のように構成することで、インパルス性のノイズを除去する効果がある。また、本実施の形態では、ゼナーダイオード１７を使用したが、バッファゲート１８の代わりにアナログコンパレータを使用し、バイアス電圧でゲート検知電圧を設定しても同様の効果が得られる。更に、バッファゲート１８を複数回路設け、パルス信号のＨレベル電圧の上限より高め、下限より低めの検知を行い、パルス信号の上限、下限電圧以外の電圧はノイズと認識するようにすれば、ノイズ除去効果が得られる。
【００４０】
【発明の効果】
この発明は、入力信号のパルス信号に重畳するノイズ信号を除去するためのノイズ除去回路であって、上記入力信号が入力され、この入力信号を全波整流する全波整流回路と、上記全波整流回路からの出力におけるパルス信号の立ち上がりと立ち下がりの両方のエッジで発生する対になっているパルス信号を出力する微分回路と、上記微分回路の対になっているパルス信号出力が所定のゲート検知電圧以上になったときに、それらを検出するパルス信号検出回路と、上記パルス信号検出回路により検出された対になっているパルス信号のうちの先のパルス信号により出力が高レベルとなり、後のパルス信号により出力が低レベルとなるパルス信号を出力するシフトレジスタとを備えたノイズ除去回路であるので、簡素な構成でノイズ除去が可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係るノイズ除去回路の構成を示した回路図である。
【図２】この発明の実施の形態１に係るノイズ除去回路の動作を示したタイミングチャート図である。
【図３】この発明の実施の形態２に係るノイズ除去回路の構成を示した回路図である。
【図４】この発明の実施の形態２に係るノイズ除去回路の動作を示したタイミングチャート図である。
【図５】この発明の実施の形態３に係るノイズ除去回路の構成を示した回路図である。
【図６】この発明の実施の形態３に係るノイズ除去回路の動作を示したタイミングチャート図である。
【図７】この発明の実施の形態３に係るノイズ除去回路の構成を示した回路図である。
【図８】この発明の実施の形態３に係るノイズ除去回路の動作を示したタイミングチャート図である。
【符号の説明】
１，２  入力端子、３  コンデンサ、４  全波整流回路、５  抵抗器、６  バッファゲート、７  シフトレジスタ、８  出力端子、９  入力抵抗器、１０  バイアス電圧、１１  入力抵抗器、１２  アナログコンパレータ、１３  イクスクルーシブＮＯＲゲート、１４  遅延素子、１５  積分回路、１６  ＡＮＤゲート、１７  ゼナーダイオード、１８  バッファゲート、１９  積分回路、２０  バッファゲート。
【図１】
2004289391.tif 000003
【図２】
2004289391.tif 000004
【図３】
2004289391.tif 000005
【図４】
2004289391.tif 000006
【図５】
2004289391.tif 000007
【図６】
2004289391.tif 000008
【図７】
2004289391.tif 000009
【図８】
2004289391.tif 000010