(57)【要約】【課題】消費電力の低減や読み出し動作のデバッグ時の負荷の軽減を図ることが可能な画像データ読み出し装置、携帯端末、マイクロコンピュータ及び半導体装置を提供すること。【解決手段】本画像データ読み出し装置１００は、画像バッファから第１の画像の画像データを読み出して出力する第１の画像データ読み出し回路１２０と、画像バッファから第２の画像の画像データを読み出して出力する第２の画像データ読み出し回路１３０と、表示画像の各画素について第１の画像の画素情報を出力するのか第２の画像の画素情報を出力するのか判断し、第１の画像の画素情報を出力すると判断した場合には第１の画像読み出し指示信号を出力し、第２の画像の画素情報を出力すると判断した場合には第２の画像読み出し指示信号を出力する読み出し画像制御回路１１０とをふくむ。【選択図】        図２
2004301906.tif 000002
【特許請求の範囲】
【請求項１】
画像データを読み出す画像データ読み出し装置であって、
画像バッファから第１の画像の画像データを読み出して出力する第１の画像データ読み出し回路と、
画像バッファから第２の画像の画像データを読み出して出力する第２の画像データ読み出し回路と、
表示画像の各画素について第１の画像の画素情報を出力するのか第２の画像の画素情報を出力するのか判断し、第１の画像の画素情報を出力すると判断した場合には第１の画像データ読み出し回路に対し第１の画像の画像データを読み出すことを指示する第１の画像読み出し指示信号を出力し、第２の画像の画素情報を出力すると判断した場合には第２の画像データ読み出し回路に対し、第２の画像の画像データを読み出すことを指示する第２の画像読み出し指示信号を出力する読み出し画像制御回路とをふくみ、
第１の画像データ読み出し回路は、
第１の画像読み出し指示信号をうけた場合には画像バッファから第１の画像の画像データを読み出して出力し、
第２の画像データ読み出し回路は、
第２の画像読み出し指示信号をうけた場合には画像バッファから第２の画像の画像データを読み出して出力することを特徴とする画像データ読み出し装置。
【請求項２】
請求項１において、
前記読み出し画像制御回路は、
表示画面上の各画素に対応した出力対象画素について、
表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報と出力対象画素の表示画面上の位置にもとづき、出力対象画素が第１の画像の表示領域に属するか、第２の画像の表示領域に属するか判断し、出力対象画素が第１の画像の表示領域に属すると判断した場合には、第１の画像データ読み出し回路に対し第１の画像読み出し指示信号を出力し、出力対象画素が第２の画像の表示領域に属すると判断した場合には、第２の画像データ読み出し回路に対し第２の画像読み出し指示信号を出力する処理を行うことを特徴とする画像データ読み出し装置。
【請求項３】
請求項１乃至２のいずれかにおいて、
前記第１の画像データ読み出し回路は、
第１の画像の読み出しアドレスを演算する第１の画像読み出しアドレス演算回路を含み、
第１の画像読み出し指示信号を受け取った場合には、出力対象画素に対する第１の画像の読み出しアドレスを演算し、演算された読み出しアドレスに基づき画像バッファから第１の画像の画像データを読み出し、
前記第２の画像データ読み出し回路は、
第２の画像の読み出しアドレスを演算する第２の画像読み出しアドレス演算回路を含み、
第２の画像読み出し指示信号を受け取った場合には、出力対象画素に対する第２の画像の読み出しアドレスを演算し、演算された読み出しアドレスに基づき画像バッファから第２の画像の画像データを読み出すことを特徴とする画像データ読み出し装置。
【請求項４】
請求項３において、
前記表示画像は、
第１の画像の所与の領域を第２の画像に置き換えた画像であり、
前記読み出し画像制御回路は、
出力対象画素が第１の画像の表示領域に属する場合には、表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報と出力対象画素の表示画面上の位置にもとづき、第１の画像の画素の読みとばしが発生するか否か判断し、読み飛ばしが発生すると判断した場合には、読み飛ばし後のアドレスを演算するためのオフセット情報を演算して、読み飛ばし指示及びオフセット情報を含む読みとばし情報を出力し、
前記第１の画像読み出しアドレス演算回路は、
読み飛ばし情報を受け取った場合にはオフセット情報に基づいて読みとばし後の第１の画像の読み出しアドレスを演算することを特徴とする画像データ読み出し装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１の画像データ読み出し回路と、前記第２の画像データ読み出し回路が同じ構成で形成されているのことを特徴とする画像データ読み出し装置。
【請求項６】
請求項１乃至５のいずれかに記載の画像データ読み出し装置と、
前記画像データ読み出し装置の読み出し対象となる画像を記憶する画像バッファと、
前記画像データ読み出し装置が読み出した表示画像を出力する表示手段とをふくむことを特徴とする携帯端末。
【請求項７】
請求項１乃至６のいずれかに記載の画像データ読み出し装置を含むことを特徴とするマイクロコンピュータ。
【請求項８】
請求項１乃至６のいずれかに記載の画像データ読み出し装置として機能することを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像データ読み出し装置、携帯端末、マイクロコンピュータ及び半導体装置に関する。
【０００２】
【背景技術】
携帯電話の表示画面等で、メイン画面の上にピクチャーインピクチャー画面（サブ画面）が表示される場合がある。
【０００３】
一般に携帯電話等の携帯用電子機器においてはメモリ容量も限られているため、メイン画面とサブ画面の合成は、画像データの読み出しと、読み出した画像データの出力制御回路によりハードウエア的に実現する。
【０００４】
【特許文献１】
特開平５−５６４３２号公報
【０００５】
【発明が解決しようとする課題】
このような場合、メイン画面を読み出すメイン画面読み出し回路と、ピクチャーインピクチャー画面（サブ画面）を読み出すサブ画面読み出し回路を別個にもうけ、それぞれの画像データを読み出し、出力対象となる画像データを出力するように構成されていた。このためメイン画面読み出し回路は、サブ画面に置き換えられるメイン画面の領域の画像データもよみだすことになるため、不必要なデータの読み出しが発生し、消費電力を増大させる原因となっていた。
【０００６】
またメイン画面読み出し回路とサブ画面読み出し回路の２つの読み出し回路を持つことにより読み出し動作のデバッグ時の負荷が増大するという問題点があった。
【０００７】
本発明は以上のような問題点に鑑みてなされたものであり、その目的とするところは、消費電力の低減を図ることが可能で、読み出し動作のデバッグ時の負荷の軽減を図ることが可能な画像データ読み出し装置、携帯端末、マイクロコンピュータ及び半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
（１）本発明は、画像データを読み出す画像データ読み出し装置であって、
画像バッファから第１の画像の画像データを読み出して出力する第１の画像データ読み出し回路と、
画像バッファから第２の画像の画像データを読み出して出力する第２の画像データ読み出し回路と、
表示画像の各画素について第１の画像の画素情報を出力するのか第２の画像の画素情報を出力するのか判断し、第１の画像の画素情報を出力すると判断した場合には第１の画像データ読み出し回路に対し第１の画像の画像データを読み出すことを指示する第１の画像読み出し指示信号を出力し、第２の画像の画素情報を出力すると判断した場合には第２の画像データ読み出し回路に対し、第２の画像の画像データを読み出すことを指示する第２の画像読み出し指示信号を出力する読み出し画像制御回路とをふくみ、
第１の画像データ読み出し回路は、
第１の画像読み出し指示信号をうけた場合には画像バッファから第１の画像の画像データを読み出して出力し、
第２の画像データ読み出し回路は、
第２の画像読み出し指示信号をうけた場合には画像バッファから第２の画像の画像データを読み出して出力することを特徴とする。
【０００９】
本発明によれば、１つの表示画面において第１の画像の少なくとも１部と第２の画像の少なくとも１部が混在した表示画像の画像データを出力する場合に、読み出し画像制御回路が出力対象画素が第１の画像であるか第２の画像であるかに応じて、第１の画像データ読み出し回路の画像読み出し動作と第２の画像データ読み出し回路の画像読み出し動作を排他的に切り替える。このため一方の画像読み出し回路がデータの読み出し動作を行っている際には、他方の画像読み出し回路を休止させ、第１の画像と第２の画像について出力される画素の画像情報のみを読み出すように制御することが出来る。このため、無駄な読み出し動作が発生せず、消費電力を低減することが出来る。
【００１０】
例えば本発明はメイン画面用の画像を第１の画像とし、サブ画面（ピクチャーインピクチャー画面）を第２の画像として、メイン画面上にサブ画面の画像が表示される場合の表示画像に適用可能である。
【００１１】
（２）本発明の画像データ読み出し装置は、
前記読み出し画像制御回路は、
表示画面上の各画素に対応した出力対象画素について、
表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報と出力対象画素の表示画面上の位置にもとづき、出力対象画素が第１の画像の表示領域に属するか、第２の画像の表示領域に属するか判断し、出力対象画素が第１の画像の表示領域に属すると判断した場合には、第１の画像データ読み出し回路に対し第１の画像読み出し指示信号を出力し、出力対象画素が第２の画像の表示領域に属すると判断した場合には、第２の画像データ読み出し回路に対し第２の画像読み出し指示信号を出力する処理を行うことを特徴とする。
【００１２】
ここにおいて表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報とは例えば表示画面における第１の画像の表示領域と第２の画像の表示領域の位置や大きさや形状を特定可能な座標値等に関する情報である。
【００１３】
（３）本発明の画像データ読み出し装置は、
前記第１の画像データ読み出し回路は、
第１の画像の読み出しアドレスを演算する第１の画像読み出しアドレス演算回路を含み、
第１の画像読み出し指示信号を受け取った場合には、出力対象画素に対する第１の画像の読み出しアドレスを演算し、演算された読み出しアドレスに基づき画像バッファから第１の画像の画像データを読み出し、
前記第２の画像データ読み出し回路は、
第２の画像の読み出しアドレスを演算する第２の画像読み出しアドレス演算回路を含み、
第２の画像読み出し指示信号を受け取った場合には、出力対象画素に対する第２の画像の読み出しアドレスを演算し、演算された読み出しアドレスに基づき画像バッファから第２の画像の画像データを読み出すことを特徴とする。
【００１４】
例えば前記第１の画像読み出しアドレス演算回路は、第１の画像読み出し指示信号に基づき読み出しアドレスを、第１の画像において前回読み出した画素の次の画素のアドレスにインクリメントして次の読み出しアドレスを求めるようにしてもよい。
【００１５】
また例えば前記第２の画像読み出しアドレス演算回路は、第２の画像読み出し指示信号に基づき読み出しアドレスを、第２の画像において最後に読み出した画素の次の画素のアドレスにインクリメントして次の読み出しアドレスを求めるようにしてもよい。
【００１６】
（４）本発明の画像データ読み出し装置は、
前記表示画像は、
第１の画像の所与の領域を第２の画像に置き換えた画像であり、
前記読み出し画像制御回路は、
出力対象画素が第１の画像の表示領域に属する場合には、表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報と出力対象画素の表示画面上の位置にもとづき、第１の画像の画素の読みとばしが発生するか否か判断し、読み飛ばしが発生すると判断した場合には、読み飛ばし後のアドレスを演算するためのオフセット情報を演算して、読み飛ばし指示及びオフセット情報を含む読みとばし情報を出力し、
前記第１の画像読み出しアドレス演算回路は、
読み飛ばし情報を受け取った場合にはオフセット情報に基づいて読みとばし後の第１の画像の読み出しアドレスを演算することを特徴とする。
【００１７】
（５）本発明の画像データ読み出し装置は、
前記第１の画像データ読み出し回路と、前記第２の画像データ読み出し回路が同じ構成で形成されているのことを特徴とする。
【００１８】
このようにすると設計効率やデバッグ効率やレイアウト時の効率を高めることが出来る。
【００１９】
（６）本発明は、上記のいずれかに記載の画像データ読み出し装置と、
前記画像データ読み出し装置の読み出し対象となる画像を記憶する画像バッファと、
前記画像データ読み出し装置が読み出した表示画像を出力する表示手段とをふくむことを特徴とする携帯端末である。
【００２０】
（７）本発明は、上記のいずれかに記載の画像データ読み出し装置を含むことを特徴とするマイクロコンピュータである。
【００２１】
（８）本発明は、上記のいずれかに記載の画像データ読み出し装置として機能することを特徴とする半導体装置である。
【００２２】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００２３】
１、画像データ読み出し装置
図１は本実施の形態の表示画像について説明するための図である。
【００２４】
１０は、１つの表示画面において第１の画像（メイン画面の画像２０）の少なくとも１部と第２の画像（サブ画面の画像３０）の少なくとも１部が混在した表示画像を示している。
【００２５】
図１ではメイン画面２０は縦２４×横２４の画面サイズであり、サブ画面３０は縦１２×横１６の画面サイズを有している。
【００２６】
表示画像１０は、第１の画像（メイン画面の画像２０）の所与の領域（Ｐ１、Ｐ２、Ｐ３，Ｐ４を頂点とする長方形の領域）を第２の画像（サブ画面の画像３０）に置き換えた画像となっている。
【００２７】
例えば携帯電話のピクチャーインピクチャー画面などもサブ画面に含む。
【００２８】
ここで表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報とは、例えば表示画面のサイズ「縦２４×横２４」、サブ画面の表示位置「Ｐ１、Ｐ２、Ｐ３，Ｐ４を頂点とする長方形の領域、Ｐ１（９，５）、Ｐ２（９，２０）、Ｐ３（２０，５）、Ｐ４（２０，２０）」サブのサイズ「縦１２×横１６」等である。
【００２９】
図２は、本実施の形態の画像データ読み出し装置（半導体装置）のブロック図の一例である。本画像データ読み出し装置は半導体集積回路装置として形成することが出来る。
【００３０】
本実施の形態の画像データ読み出し装置１００は、画像データ２１０，２２０を読み出して、１つの表示画面において第１の画像２１０の少なくとも１部と第２の画像２２０の少なくとも１部が混在した表示画像（例えば図１の１０参照）の画像データを出力する。
【００３１】
本実施の形態の画像データ読み出し装置１００は、画像バッファ２００から第１の画像の画像データ２１０を読み出して、表示画像データ出力回路２４０に対して出力する第１の画像データ読み出し回路１２０を含む。第１の画像データ読み出し回路１２０は、第１の画像読み出し指示信号（メイン画面アドレスインクリメント指示１１２）をうけた場合には画像バッファ２００から第１の画像の画像データ２１０を読み出して出力する。
【００３２】
また本実施の形態の画像データ読み出し装置１００は、画像バッファ２００から第２の画像の画像データ２２０を読み出して、表示画像データ出力回路２４０に対して出力する第２の画像データ読み出し回路１３０を含む。第２の画像データ読み出し回路１３０は、第２の画像読み出し指示信号（サブ画面アドレスインクリメント指示１１４）をうけた場合には画像バッファ２００から第２の画像の画像データ２２０を読み出して出力する。
【００３３】
また本実施の形態の画像データ読み出し装置１００は、表示画像の各画素について第１の画像の画素情報２１０を出力するのか第２の画像の画素情報２２０を出力するのか判断し、第１の画像の画素情報２１０を出力すると判断した場合には第１の画像データ読み出し回路１２０に対し第１の画像の画像データ２１０を読み出すことを指示する第１の画像読み出し指示信号（メイン画面アドレスインクリメント指示１１２）を出力し、第２の画像の画素情報２２０を出力すると判断した場合には第２の画像データ読み出し回路１３０に対し、第２の画像の画像データ２２０を読み出すことを指示する第２の画像読み出し指示信号（サブ画面アドレスインクリメント指示１１４）を出力する読み出し画像制御回路（メインコントロール回路１１０）をふくむ。
【００３４】
また読み出し画像制御回路（メインコントロール回路１１０）は、表示画面上の各画素に対応した出力対象画素について、表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報（ＬＣＤパネル情報２３２（パネルサイズ２３４，サブ画面表示位置２３６、サブ画面サイズ２３８等）と出力対象画素の表示画面上の位置にもとづき、出力対象画素が第１の画像の表示領域に属するか、第２の画像の表示領域に属するか判断し、出力対象画素が第１の画像の表示領域に属すると判断した場合には、第１の画像データ読み出し回路１２０に対し第１の画像読み出し指示信号（メイン画面アドレスインクリメント指示１１２）を出力し、出力対象画素が第２の画像の表示領域に属すると判断した場合には、第２の画像データ読み出し回路１３０に対し第２の画像読み出し指示信号（サブ画面アドレスインクリメント指示１１４）を出力する処理を行うようにしてもよい。
【００３５】
ここで表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報（ＬＣＤパネル情報２３２（パネルサイズ２３４，サブ画面表示位置２３６、サブ画面サイズ２３８等）については、システム制御部２３０からうけとるようにしてもよい。
【００３６】
なお、表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報には、表示画面上にサブ画面があるかいなかにかんするサブ画面有無情報を含むようにしてもよい。また特にサブ画面有無情報を設けずに例えばサブ画面表示位置２３６やサブ画面サイズ２３８等のサブ画面に関する情報がない場合には、サブ画面がないと判断するようにしてもよい。
【００３７】
また読み出し画像制御回路（メインコントロール回路１１０）は、システム制御部２３０から読み出しスタート指示２４６を受け取り、読み出しスタート指示２４６をトリガとして、出力対象画素について第１の画像データ読み出し回路１２０又は第２の画像データ読み出し回路１３０への読み出し指示を開始するようにしてもよい。
【００３８】
また前記第１の画像データ読み出し回路１２０は、第１の画像の読み出しアドレス（メイン画面読み出しアドレス１７２）を演算する第１の画像読み出しアドレス演算回路（メイン画面アドレス計算回路１７０）を含むようにしてもよい。第１の画像読み出しアドレス演算回路（メイン画面アドレス計算回路１７０）は、第１の画像読み出し指示信号（メイン画面アドレスインクリメント指示１１２）を受け取った場合には、出力対象画素に対する第１の画像の読み出しアドレス（メイン画面読み出しアドレス１７２）を演算し、演算された読み出しアドレス（メイン画面読み出しアドレス１７２）に基づき画像バッファ２００から第１の画像の画像データ２１０を読み出すようにしてもよい。例えば画像バッファにメイン画像読み出しアドレス１７２とメイン画面データリクエスト１７４を出力することにより、第１の画像の画像データ２１０を読み出すことが出来る。
【００３９】
前記第２の画像データ読み出し回路１３０は、第２の画像の読み出しアドレス（サブ画面読み出しアドレス１５２）を演算する第２の画像読み出しアドレス演算回路（サブ画面アドレス計算回路１５０）を含むようにしてもよい。第２の画像読み出しアドレス演算回路（サブ画面アドレス計算回路１５０）は、第２の画像読み出し指示信号（サブ画面アドレスインクリメント指示１１４）を受け取った場合には、出力対象画素に対する第２の画像の読み出しアドレス（サブ画面読み出しアドレス１５２）を演算し、演算された読み出しアドレス（サブ画面読み出しアドレス１５２）に基づき画像バッファ２００から第２の画像の画像データ２２０を読み出すようにしてもよい。例えば画像バッファにサブ画像読み出しアドレス１５２とサブ画面データリクエスト１５４を出力することにより、第２の画像の画像データ２２０を読み出すことが出来る。
【００４０】
ここで前記表示画像が、第１の画像の所与の領域を第２の画像に置き換えた画像である場合には以下のように構成することができる。
【００４１】
前記読み出し画像制御回路（メインコントロール回路１１０）は、出力対象画素が第１の画像の表示領域に属する場合には、表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報（ＬＣＤパネル情報２３２（パネルサイズ２３４，サブ画面表示位置２３６、サブ画面サイズ２３８等）と出力対象画素の表示画面上の位置にもとづき、第１の画像の画素の読みとばしが発生するか否か判断し、読み飛ばしが発生すると判断した場合には、読み飛ばし後のアドレスを演算するためのオフセット情報を演算して、読み飛ばし指示及びオフセット情報を含む読みとばし情報（アドレスオフセット指示及びオフセットデータ１１６）を出力するようにしてもよい。
【００４２】
そして前記第１の画像読み出しアドレス演算回路（メイン画面アドレス計算回路１７０）は、第１の画像読み出し指示信号（メイン画面アドレスインクリメント指示１１２）に基づき読み出しアドレス（メイン画面読み出しアドレス１７２）を、第１の画像において前回読み出した画素の次の画素のアドレスにインクリメントする。また読み飛ばし情報（アドレスオフセット指示及びオフセットデータ１１６）を受け取った場合にはオフセット情報（オフセットデータ）に基づいて読みとばし後の第１の画像の読み出しアドレス（メイン画面読み出しアドレス１７２）を演算するようにしてもよい。
【００４３】
またメイン画面アドレス演算回路１３０は、システム制御部２３０からメイン画面スタートアドレス２４２を受け取り、メイン画面スタートアドレス２４２に基づいて画像バッファ２００におけるメイン画面データ２１０の読み出し開始位置を決定するようにしてもよい。
【００４４】
前記第２の画像読み出しアドレス演算回路（サブ画面アドレス計算回路１５０）は、第２の画像読み出し指示信号（サブ画面アドレスインクリメント指示１１４）に基づき読み出しアドレス（サブ画面読み出しアドレス１５２）を、第２の画像において最後に読み出した画素の次の画素のアドレスにインクリメントする。
【００４５】
またサブ画面アドレス演算回路１５０は、システム制御部２３０からサブ画面スタートアドレス２４４を受け取り、サブ画面スタートアドレス２４４に基づいて画像バッファ２００におけるサブ画面データ２２０の読み出し開始位置を決定するようにしてもよい。
【００４６】
また第１の画像データ読み出し回路１２０に、メイン画面データ制御回路１４０を設け、メイン画面データ制御回路１４０が、画像バッファ２００からメイン画面データ１４２とメイン画像データ有効イネーブル１４４を受け取り、メイン画像データ有効イネーブル１４４に基づき、受けとったメイン画像データが有効であるか否か判断し、有効である場合には、パネル出力用メイン画面データ１４６として、画面表示データ出力部２４０にむけ出力するようにしてもよい。
【００４７】
また第２の画像データ読み出し回路１３０に、サブ画面データ制御回路１６０を設け、サブ画面データ制御回路１６０が、画像バッファ２００からサブ画面データ１６２とサブ画像データ有効イネーブル１６４を受け取り、サブ画像データ有効イネーブル１６４に基づき、受けとったサブ画像データが有効であるか否か判断し、有効である場合には、パネル出力用サブ画面データ１６６として、画面表示データ出力部２４０にむけ出力するようにしてもよい。
【００４８】
画面表示データ出力部２４０は読み出したデータを例えばＬＣＤパネル等の表示部２５０にむけての出力を制御する処理（たとえばデータの出力タイミングをＬＣＤパネルの入力形式に合わせる処理等）を行う。
【００４９】
システム制御部２３０は、システム全体を制御するために必要な処理をおこなうところであり、例えばＣＰＵ等である。
【００５０】
ここで第１の画像データ読み出し回路１２０と、第２の画像データ読み出し回路１３０が同じ回路構成で形成されるようにしてもよい。
【００５１】
このようにすると設計効率やデバッグ効率やレイアウト時の効率を高めることが出来る。
【００５２】
図３は、本実施の形態の読み出し画像制御回路（メインコントロール回路）の処理の流れについて説明するためのフローチャート図である。
【００５３】
まず表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報を受け取る（ステップＳ１０）。
【００５４】
次に読み出しスタート指示をうけとると、１画面分の画像データの読み出し指示処理（ステップＳ３０〜Ｓ１２０）を開始する（ステップＳ２０）。
【００５５】
まず出力対象画素のインデックスカウンタｉに初期値０を設定する（ステップＳ３０）。
【００５６】
次に出力対象画素のインデックスカウンタｉをインクリメントする（ステップＳ４０）。
【００５７】
次に出力対象画素（ｉ）の表示画面上の位置が第１の画像の表示領域に属するか、第２の画像の表示領域に属するか判断する（ステップＳ５０）。
【００５８】
出力対象画素（ｉ）が第２の画像の表示領域に属すると判断した場合には、第２の画像データ読み出し回路に対し第２の画像読み出し指示信号を出力する（ステップＳ６０、Ｓ７０）。
【００５９】
また出力対象画素が第１の画像の表示領域に属すると判断した場合には、以下のステップＳ８０〜Ｓ１１０の処理を行う（ステップＳ６０）。
【００６０】
まず第１の画像データ読み出し回路に対し第１の画像読み出し指示信号を出力する（ステップＳ８０）。
【００６１】
次に、表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報と出力対象画素（ｉ）の表示画面上の位置にもとづき、第１の画像の画素の読みとばしが発生するか否か判断する（ステップＳ９０）。
【００６２】
読み飛ばしが発生すると判断した場合には、読み飛ばし後のアドレスを演算するためのオフセット情報を演算して、読み飛ばし指示及びオフセット情報（アドレスオフセット）を含む読みとばし情報を出力する（ステップＳ１００、Ｓ１１０）。
【００６３】
そしてすべて出力画素について処理を終了していない場合には再びステップＳ４０に戻りステップＳ４０からＳ１２０の処理を行う（ステップＳ１２０）。
【００６４】
図４は、本実施の形態の第１の画像データ読み出し回路（メインコントロール回路）の処理の流れについて説明するためのフローチャート図である。なお本実施の形態では第１の画像データ読み出し回路と第２の画像データ読み出し回路を全く同じ構成とすることができるため、この場合以下に説明する処理の流れは第２の画像データ読み出し回路にも適用することが出来る。
【００６５】
第１の画像データ読み出し回路（メインコントロール部）は、信号を受信するたびに以下のステップＳ２２０〜Ｓ２９０の処理を行う（Ｓ２１０）。
【００６６】
受信した信号が読み出し対象画像のスタートアドレスである場合には、受信したスタートアドレスを読み出しアドレスカウンタにセットする（ステップＳ２２０、Ｓ２３０）。
【００６７】
受信した信号が読み出し指示信号である場合には、以下のステップＳ２５０〜Ｓ２９０の処理を行う（ステップＳ２４０）。
【００６８】
よみとばし情報も合わせて受信した場合には、アドレスオフセットを読み出しアドレスに足し込む（ステップＳ２５０、Ｓ２６０）。
【００６９】
次に画像バッファに対し、読み出しアドレスとともにデータリクエストを出力する（ステップＳ２７０）。
【００７０】
次に画像バッファから読み出したデータを出力部に向け出力する（ステップＳ２８０）。
【００７１】
そして読み出しアドレスカウンタを次のアドレスにインクリメントする（ステップＳ２９０）。
【００７２】
次に図１のような表示画面（メイン画面：縦２４×横２４の画面に対し、サブ画面：縦１２×横１６の画面をメイン画面の縦９、横５から配置された表示画面）を表示させる場合を例にとり本実施の形態の画像データ読み出し装置（図２参照）の動作の一例について説明する。
【００７３】
まず上記の画面表示内容「メイン画面：縦２４×横２４の画面に対し、サブ画面：縦１２×横１６の画面をメイン画面の縦９、横５から配置された表示画面」が、ＬＣＤパネル情報２３２（パネルサイズ２３４，サブ画面表示位置２３６，サブ画面サイズ２３）として、システム制御部２３０よりメインコントロール回路１１０に入力される。
【００７４】
同時に、メイン画面アドレス計算回路１７０にメモリ部２００のメイン画面読み出しスタートアドレス２４２がサブ画面アドレス計算回路にはメモリ部のサブ画面読み出しスタートアドレス２４４が入力される。
【００７５】
その後読み出しスタート指示２４６がメインコントロール回路１１０に入力されメインコントロール回路１１０はＬＣＤパネル２５０に出力するデータの読み出しを開始する。
【００７６】
縦８行までは図１に示すようにメインの画面のデータを読み出すため、メイン画面アドレス計算回路１７０に２４×８回のインクリメント指示１１２（第１の画像読み出し指示信号を出力）を行う。
【００７７】
この結果、メイン画面アドレス計算回路１７０はメモリ部２００に対しリクエスト１３４と同時にメイン画面読み出しアドレス１７２を出力する。
【００７８】
この時、メイン画面アドレス計算回路はインクリメント指示１１２（第１の画像読み出し指示信号）を受けた回数のアドレスをインクリメントしていく。
【００７９】
縦９から２０までは図１に示すようにメイン画面のデータとサブ画面のデータを交互に読む必要が発生する。
【００８０】
横１から４まではメイン画面のデータが出力されるためメイン画面アドレス計算回路１７０にインクリメント指示１１２（第１の画像読み出し指示信号）をしてメモリ部２００からのメイン画面データ２１０を読み出す。
【００８１】
また横５から２０までは図１に示すようにサブ画面のデータが出力されるため、サブ画面アドレス計算回路１５０にインクリメント指示１１４を行う。
【００８２】
サブ画面アドレス計算回路１５０はインクリメント指示１１４（第２の画像読み出し指示信号）を受け、メイン画面アドレス計算回路１７０と同様にインクリメント指示１１４（第２の画像読み出し指示信号）を受けた回数のアドレスをインクリメントしていく。
【００８３】
また横２１から２４までは図１に示すようにメイン画面のデータが出力されるためメイン画面アドレス計算回路１７０にインクリメント指示１１２（第１の画像読み出し指示信号の出力）をしてメモリ部２００からのメイン画面データ２１０を読み出しす。
【００８４】
このときサブ画面分のデータ分を足した表示位置より読み出す必要があり、メインコントロール回路１１０はメイン画面アドレスオフセットとアドレスオフセット指示１１６を出力し、メイン画面アドレス計算回路１７０は指示されたアドレスオフセットを足しこんだアドレスより画面データ２１０を読み込むことが可能となる。そして縦２１から２４では縦８までと同様にメイン画面アドレス計算回路１７０にインクリメント指示１１２（第１の画像読み出し指示信号）を出力しメイン画面のデータを読み出す。
【００８５】
上記の動作において、メイン画面アドレス計算回路１７０及びサブ画面アドレス計算回路１５０に出力するインクリメント指示１１２，１１４がメイン画面及びサブ画面の動作イネーブルとなり、インクリメント指示１１２，１１４がない場合は第１の画像データ読み出し回路１２０及び第２の画像データ読み出し回路３０は動作を行わなくてよいため、クロックのイネーブル信号として使用し、消費電力の低減を行うことが可能となる。
【００８６】
２．マイクロコンピュータ
図５は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【００８７】
本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ兼バスＩ／Ｆ５７０、割り込みコントローラ５８０、シリアルインターフェース５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置５６０、プリスケーラ５７０、画像データ読み出し装置７４０及びそれらを接続する汎用バス６８０、専用バス７３０等、各種ピン６９０等を含む。
【００８８】
ＲＡＭ７２０は主記憶及びビデオメモリとして機能するＤＲＡＭを含む。また前記共有ＲＡＭとして機能するＤＲＡＭ又はＳＲＡＭを含む。
【００８９】
画像データ読み出し装置７４０は、例えば図２で説明した構成を有する。
【００９０】
３．電子機器
図６に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【００９１】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。  音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【００９２】
図７（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【００９３】
図７（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【００９４】
図７（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【００９５】
本実施の形態のマイクロコンピュータを図７（Ａ）〜図７（Ｃ）の電子機器に組みむことにより、低価格で画像処理速度の速いコストパフォーマンスの高い電子機器を提供することができる。
【００９６】
なお、本実施形態を利用できる電子機器としては、図７（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【００９７】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【図１】本実施の形態の表示画像について説明するための図である。
【図２】本実施の形態の画像データ読み出し装置のブロック図の一例である。
【図３】本実施の形態の読み出し画像制御回路（メインコントロール回路）の処理の流れについて説明するためのフローチャート図である。
【図４】本実施の形態の第１の画像データ読み出し回路（メインコントロール回路）の処理の流れについて説明するためのフローチャート図である。
【図５】本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【図６】マイクロコンピュータを含む電子機器のブロック図の一例を示す。
【図７】図７（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【符号の説明】
１００  画像データ読み出し装置、
１１０  メインコントロール回路（読み出し画像制御回路）
１１２  メイン画面アドレスインクリメント指示（第１の画像読み出し指示信号）、  １１４  サブ画面アドレスインクリメント指示（第２の画像読み出し指示信号）、  １１６  アドレスオフセット指示及びオフセットデータ（読み飛ばし情報）、  １２０  第１の画像データ読みだし回路、  １３０  第２の画像データ読みだし回路、  １４０  メイン画面データ制御回路、  １５０  サブ画面アドレス計算回路、  １６０  サブ画面データ制御回路、  １７０  メイン画面アドレス計算回路、  ２００  メモリ（画像バッファ）、  ２１０  メイン画面データ（第１の画像の画像データ）、  ２２０  サブ画面データ（第２の画像の画像データ）、  ２３０  システム制御部
１３２  パネル情報（表示画面における第１の画像の表示領域と第２の画像の表示領域に関する情報）、  ２４０  表示画面データ出力部、  ２４２  メイン画面スタートアドレス、  ２４４  サブ画面スタートアドレス、２５０  ＬＣＤパネル、  ５１０  ＣＰＵ、  ５３０  ＬＣＤコントローラ、  ５４０  リセット回路、  ５５０  プログラマブルタイマ、  ５６０  リアルタイムクロック（ＲＴＣ）、  ５７０  ＤＲＡＭコントローラ兼バスＩ／Ｆ、  ５８０  割り込みコントローラ、  ５９０  シリアルインターフェース、  ６００  バスコントローラ、  ６１０  Ａ／Ｄ変換器、  ６２０  Ｄ／Ａ変換器、  ６３０  入力ポート６４０  出力ポート、  ６５０  Ｉ／Ｏポート、  ６６０  クロック発生装置（ＰＬＬ）、  ６７０  プリスケーラ、  ６８０  汎用バス、  ６９０  各種ピン、  ７００  マイクロコンピュータ、  ７１０  ＲＯＭ、  ７２０  ＲＡＭ、７３０  ＭＭＵ、  ８００  電子機器、  ８５０  ＬＣＤ
【図１】
2004301906.tif 000003
【図２】
2004301906.tif 000004
【図３】
2004301906.tif 000005
【図４】
2004301906.tif 000006
【図５】
2004301906.tif 000007
【図６】
2004301906.tif 000008
【図７】
2004301906.tif 000009