(57)【要約】【課題】基板に付着した不純物を、基板を傷つけることなく除去できる電子デバイスの製造方法を提供すること。【解決手段】フッ素を含むガスを用いて配線基板１００をプラズマ処理するプラズマ処理工程と、このプラズマ処理により配線基板１００に付着した不純物を触媒気相成長により除去する不純物除去工程と、を具備する。【選択図】    図２
2004200299.tif 000002
【特許請求の範囲】
【請求項１】
少なくともハロゲンを含むガスを用いて基板の表面に形成された絶縁膜をプラズマ処理するプラズマ処理工程と、
このプラズマ処理工程により発生し、上記絶縁膜に付着した不純物を触媒気相成長により除去する不純物除去工程と、
を具備することを特徴とする電子デバイスの製造方法。
【請求項２】
基板の表面に形成された絶縁膜を、少なくともハロゲンを含むガスを用いてプラズマ処理し、上記絶縁膜にコンタクトホールを形成するプラズマ処理工程と、
上記プラズマ処理工程により発生して、上記コンタクトホールの内面に付着した不純物を、触媒気相成長により除去する不純物除去工程と、
を具備することを特徴とする電子デバイスの製造方法。
【請求項３】
導電領域を備えた基板の表面に形成された絶縁膜を、少なくともハロゲンを含むガスを用いてプラズマ処理し、上記絶縁膜に上記導電領域に通達するコンタクトホールを形成するプラズマ処理工程と、
このプラズマ処理工程により発生して、上記コンタクトホールの内面および上記導電性領域の表面に付着した不純物を、触媒気相成長により除去する不純物除去工程と、
上記絶縁膜の表面に金属製の配線材料を堆積させることで、上記コンタクトホール内部に上記配線材料を埋め込む配線材料埋込工程と、
上記絶縁膜の表面に堆積した配線材料を研磨除去して、上記絶縁膜を露出させるとともに、上記基板の表面を平坦化する研磨工程と、
を具備することを特徴とする電子デバイスの製造方法。
【請求項４】
上記ハロゲンは、フッ素或いはヨウ素であることを特徴とする請求項１〜３に記載の電子デバイスの製造方法。
【請求項５】
上記触媒気相成長の原料ガスは、少なくとも水素を含むことを特徴とする請求項１〜３に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置や表示装置等の電子デバイスの製造方法に係り、特にプラズマ処理後に残留不純物を除去する方法に関する。
【０００２】
【従来の技術】
例えば、半導体装置や表示装置等の電子デバイスの製造方法においては、半導体ウエハ等の基板の表面に回路パターンを形成するウエハ処理工程がある。ウエハ処理工程では、基板の表面に成膜とエッチングとが繰り返し行われる。
【０００３】
エッチングでは、ガスやプラズマ等を用いるドライエッチングが使用されることがある。しかしながら、ドライエッチングを行うと、基板の表面や、基板表面に形成された段部の側壁や底壁に、反応生成物、ポリマー、吸着残留ガス等の不純物が付着することがある。
【０００４】
特に、不純物が配線材料を埋め込むための溝の内壁に付着した場合、形成された配線の抵抗を上昇させるという問題がある。そのため、ドライエッチングの後には、基板を洗浄して不純物を除去する必要がある。
【０００５】
そこで、従来はＯ２、ＮＨ３、Ｈ２、Ａｒ等のプラズマを用いて、基板に付着した不純物を除去していた（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開２０００−２１６１６３号公報。
【０００７】
【発明が解決しようとする課題】
しかしながら、基板の不純物除去にプラズマを用いると、プラズマダメージによる、パターン形状の変形やパターン底へのイオンの打ち込み等の問題が生じることがある。
【０００８】
本発明は、上記事情を鑑みてなされたもので、その目的とするところは、基板に付着した不純物を、基板を傷つけることなく除去できる電子デバイスの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、本発明の電子デバイスの製造方法は次のように構成されている。
【００１０】
（１）少なくともハロゲンを含むガスを用いて基板の表面に形成された絶縁膜をプラズマ処理するプラズマ処理工程と、このプラズマ処理工程により発生し、上記絶縁膜に付着した不純物を触媒気相成長により除去する不純物除去工程と、
を具備することを特徴とする。
【００１１】
（２）基板の表面に形成された絶縁膜を、少なくともハロゲンを含むガスを用いてプラズマ処理し、上記絶縁膜にコンタクトホールを形成するプラズマ処理工程と、上記プラズマ処理工程により発生して、上記コンタクトホールの内面に付着した不純物を、触媒気相成長により除去する不純物除去工程と、を具備することを特徴とする。
【００１２】
（３）導電領域を備えた基板の表面に形成された絶縁膜を、少なくともハロゲンを含むガスを用いてプラズマ処理し、上記絶縁膜に上記導電領域に通達するコンタクトホールを形成するプラズマ処理工程と、このプラズマ処理工程により発生して、上記コンタクトホールの内面および上記導電性領域の表面に付着した不純物を、触媒気相成長により除去する不純物除去工程と、上記絶縁膜の表面に金属製の配線材料を堆積させることで、上記コンタクトホール内部に上記配線材料を埋め込む配線材料埋込工程と、上記絶縁膜の表面に堆積した配線材料を研磨除去して、上記絶縁膜を露出させるとともに、上記基板の表面を平坦化する研磨工程と、を具備することを特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照しながら本発明の一実施の形態を説明する。
【００１４】
図１は本発明の一実施の形態に係る電子デバイスの製造方法に用いられる電子デバイス製造装置を示す構成図である。
【００１５】
図１に示す電子デバイス製造装置は反応室となる真空チャンバ１を有する。真空チャンバ１の所定位置には、供給管２と排気管３が接続されている。そして、供給管２からは流量制御された原料ガスが真空チャンバ１内に導入され、排気管３からは真空チャンバ１内の反応生成物や未反応の原料ガスが排気される。
【００１６】
真空チャンバ１の内部には基板ステージ４が設けられている。この基板ステージ４には、上面に開口部５ａを備えた筒状のカバー部材５が覆設されており、この開口部５ａからは基板ステージ４上面の一部が露出している。そして、基板ステージ４の上面には、気相成長等の処理がなされる配線基板１００（後述する）が、その周縁部を開口部５ａと係合させた状態で保持される。基板ステージ４は、ヒータ（不図示）と熱電対（不図示）を備え、これらを用いて保持した配線基板１００の温度を制御している。
【００１７】
基板ステージ４上の配線基板１００と対向する位置には、配線基板１００から約４５[ｍｍ]離れてタングステン製の電熱線６（触媒体）が設けられている。この電熱線６は、真空チャンバ１の外部に設けられた交流電源（不図示）に接続されており、交流電源からの電力印加によって発熱するようになっている。
【００１８】
なお、配線基板１００と電熱線６の距離が大きすぎると、配線基板１００に到達するラジカルの量が減少し、逆に小さすぎると、電熱線６の輻射熱により配線基板１００の温度が上昇しすぎる。そのため、プロセスに応じた適正な距離に調節できるようになっている。
【００１９】
真空チャンバ１の所定位置には石英窓（不図示）が設けられており、真空チャンバ１の外部に設けられた赤外放射温度計（不図示）によって、電熱線６の温度を検出できるようになっている。
【００２０】
次に、本発明に係る電子デバイスの製造方法について説明する。
【００２１】
図２は電子デバイスの製造方法を用いた電子デバイスの製造工程を示す説明図である。なお、ここでは、電子デバイスに用いられる配線基板１００（基板）を製造する工程について詳述する。
【００２２】
まず、図２（ａ）に示すように、溝部１０１ａに銅製の配線領域１０２を備えたシリコン基板１０１を用意し、このシリコン基板１０１の表面にＳｉＮ等からなるエッチストッパ層１０３、およびメチルシロキサン（ＭＳＱ）等からなる層間絶縁膜１０４（絶縁膜）を化学気相成長（ＣＶＤ）によって形成する。
【００２３】
なお、本実施の形態では、層間絶縁膜１０４を形成するために化学気相成長を用いたが、例えばスピン塗布（ＳＯＤ）を用いてもよい。
【００２４】
また、メチルシロキサンの誘電率は、空孔サイズや空孔密度等によって変化させることができるが、本実施の形態では、通常の酸化シリコンよりも誘電率が低いものを用いている。
【００２５】
次に、層間絶縁膜１０４の表面に反射防止膜１０５を形成し、その上にレジストパターン１０６をリソグラフィーによって形成する。
【００２６】
レジストパターン１０６を形成したならば、このレジストパターン１０６をマスクにして、反射防止膜１０５をＣＦ４／Ａｒの混合プラズマを用いてドライエッチングする。
【００２７】
次いで、層間絶縁膜１０４の約９０パーセント分の厚さをＣＨＦ３／Ａｒ／Ｎ２の混合プラズマを用いてドライエッチングし、その後、層間絶縁膜１０４の残り約１０パーセント分の厚さをＣ４Ｆ８／Ａｒ／Ｎ２の混合プラズマを用いてドライエッチングする。
【００２８】
このように層間絶縁膜１０４の表面側をエッチングする際は、エッチストップが生じ難いＣＦ４／Ａｒの混合プラズマを用いることで、エッチングの円滑化を図り、エッチングがエッチストッパ層１０３の表面近くまで進んだ後は、下地であるＳｉＮ素材のエッチストッパ層１０３に対して選択比が高いＣ４Ｆ８／Ａｒ／Ｎ２の混合プラズマを用いることで、エッチストッパ層１０３がエッチングされ難くしている。
【００２９】
なお、層間絶縁膜１０４のエッチングに用いる原料ガスとしては、上述したＣＦ４／Ｎ２の混合ガスや、Ｃ４Ｆ８／Ａｒ／Ｎ２の混合ガスのようにフッ素を含んでいる必要はなく、例えば、ヨウ素を含んでいてもよい。
【００３０】
次に、図２（ｂ）に示すように、レジストパターン１０６および反射防止膜１０５をアッシングにより灰化して除去する。
【００３１】
次に、図２（ｃ）に示すように、層間絶縁膜１０４をマスクにしてエッチストッパ層１０３をＣＨ２Ｆ２／Ａｒ／Ｎ２の混合プラズマを用いてドライエッチングする。
【００３２】
それによって、配線基板１００の表面に層間絶縁膜１０４表面から配線領域１０２に通達するヴィアホール１０７（コンタクトホール）が完成する（プラズマ処理工程）。
【００３３】
次に、層間絶縁膜１０４やエッチストッパ層１０３をドライエッチングした際に、ヴィアホール１０７の内面や配線領域１０２の表面に付着した反応生成物、ポリマー、吸着残留ガス等の不純物の一部をウェット洗浄によって除去する。
【００３４】
次に、ヴィアホール１０７の内面や配線領域１０２の表面に付着し、上記ウェット洗浄では除去することができないＣＦＸポリマー等の不純物を触媒気相成長法によって除去する。このとき、上述した電子デバイス製造装置が使用される。
【００３５】
すなわち、電子デバイス製造装置の基板ステージ４に配線基板１００を載置したならば、電熱線６を通電により加熱し、真空チャンバ１にＨ２ガスを約５０[ｓｃｃｍ]導入して、内部の圧力を約０．３[Ｐａ]に調整する。そして、基板ステージ４を加熱し、基板温度を８０[℃]に設定して約５分間処理を行う。
【００３６】
図３は触媒気相成長の原理を示す概略図である。この図に示すように、導入されたＨ２ガスが加熱した電熱線６と接触すると、このＨ２ガスは電熱線５表面における触媒反応によりラジカルに分解され、真空チャンバ１内には大量のラジカルが発生する。
【００３７】
発生したラジカルは、基板ステージ４上の配線基板１００に到達し、ヴィアホール１０７の内面や配線領域１０２の表面に付着したＣＦｘポリマー等の不純物と反応する。
【００３８】
それによって、ＣＦｘポリマーはヴィアホール１０７の内面や配線領域１０２の表面から剥離除去され、反応生成物として排気管３から真空チャンバ１の外部に排気される（不純物除去工程）。
【００３９】
ヴィアホール１０７内面や配線領域１０２表面に付着したＣＦｘポリマーを除去したならば、図２（ｄ）に示すように、層間絶縁膜１０４の表面、ヴィアホール１０７の内面および配線領域１０２の表面に、ＴａおよびＴａＮ等のスパッタリングによってバリア層１０８を形成する。
【００４０】
次に、図２（ｅ）に示すように、バリア層１０８の表面にシード層（不図示）を形成し、その上から電解鍍金によって金属製、例えば銅製の配線材料１０９を堆積させる。それによって、ヴィアホール１０７内には、この配線材料１０９による主配線層１１０が埋め込み形成される（配線材料埋込工程）。
【００４１】
次に、図２（ｆ）に示すように、層間絶縁膜１０４の表面に形成されたシード層、バリア層１０８、および層間絶縁膜１０４の表面に堆積した配線材料１０９を化学的機械研磨（ＣＭＰ）により除去し、配線基板１００の表面を平坦化する（研磨工程）。以上で、電子デバイスの配線基板１００の第１配線層が完成する。そして、同様の手順で配線基板１００の表面に複数の配線層を積層し、多層配線を形成していく。
【００４２】
上述した電子デバイスの製造方法によれば、Ｈ２による触媒気相成長を用いてヴィアホール１０７の内面や配線領域１０２の表面に付着したＣＦＸポリマーを除去するようにしている。
【００４３】
そのため、真空チャンバ１内にはイオンがほとんど発生しないから、配線基板１００を傷つけることなく、ヴィアホール１０７の内面や配線領域１０２の表面に付着したＣＦＸポリマーを除去することができる。
【００４４】
さらに、真空チャンバ１内に多量の中性ラジカルが発生するから、ヴィアホール１０７の内面や配線領域１０２の表面に付着したＣＦｘポリマーを効率的に除去することができる。
【００４５】
その結果、ヴィアホール１０７の内面や配線領域１０２の表面に付着した不純物をほぼ完全に除去することができるから、ヴィアホール１０７内に埋め込まれた主配線層１１０の配線抵抗を低下することができる。
【００４６】
なお、本実施の形態では、従来と比較して、主配線層１１０の配線抵抗を約５パーセント低下することができた。
【００４７】
また、本実施の形態のように、層間絶縁膜１０４を多孔性Ｌｏｗ−ｋ膜で形成した場合あっても、ドライエッチング時に層間絶縁膜１０４の空孔内に入り込んだ不純物が効率良く除去される。
【００４８】
そのため、ヴィアホール１０７に埋め込まれた主配線層１１０を２００〜３００[度]でアニール処理した際に、層間絶縁膜１０４に発生するボイドを低減することができる。
【００４９】
さらに、層間絶縁膜１０４の表面に酸素含有率が低いＳｉＮやＳｉＣ等の絶縁膜を形成した場合、この絶縁膜をマスクに層間絶縁膜１０４やエッチストッパ層１０３をフルオロカーボンガスによりエッチングすると、層間絶縁膜１０４と比較し、より厚いＣＦｘポリマーがＳｉＮやＳｉＣ等の絶縁膜の表面に付着する。
【００５０】
しかしながら、本発明を用いることにより、ＳｉＮやＳｉＣ等の絶縁膜の表面に付着したＣＦｘポリマーがほぼ完全に除去されるから、ＣＦｘポリマーの介在により生じる、層間絶縁膜１０４とバリア層１０８との密着性の劣化を防止できる。
【００５１】
また、ＣＦＸポリマーを除去するために、Ｏ２をベースとしたプラズマを用いる必要がないから、メチルシロキサン素材の層間絶縁膜１０４からメチル基が引き抜かれることがなく、誘電率の上昇や配線領域１０２の酸化を防止できる。
【００５２】
なお、本発明は、ヴィアホール１０７の内面や配線領域１０２の表面に付着したＣＦＸポリマーを除去する場合にのみ適用されるものではなく、シリコン基板１０１に溝部１０１ａを形成した後に、溝部１０１ａの壁面に付着した不純物を除去する場合にも適用することができる。
【００５３】
また、本発明は、シングルダマシン配線を製造する場合にのみ適用されるものではなく、デュアルダマシン配線を製造する場合にも適用することができる。
【００５４】
なお、デュアルダマシン配線の製造工程では、溝部１０１ａとヴィアホール１０７とを同時に形成する。
【００５５】
そのため、これら溝部１０１ａの壁面やヴィアホール１０７の内面に付着したＣＦＸポリマーを、Ｈ２による触媒気相成長を用いて一度に除去することで、製造工程を削減することができる。
【００５６】
さらに、本発明は、多層配線を形成する場合にのみ適用されるものではなく、例えば、電解効果トランジスタ（ＭＯＳＦＥＴ）におけるソース・ドレイン領域にコンタクトを形成する工程にも適用することができる。
【００５７】
具体的には、酸化膜等からなる絶縁膜にコンタクトホールを形成した後、プラズマアッシングと共に、過酸化水素水と硫酸の混合液に浸すことによりレジストを剥離除去する。そして、Ｈ２による触媒気相成長で配線基板の表面を処理し、アッシングによりシリコン基板に形成された表面酸化膜を還元する。
【００５８】
このように、シリコン基板の表面酸化膜を還元するために、Ｈ２による触媒気相成長を用いている。そのため、シリコン基板の表面酸化膜を還元するのと同時に、コンタクトホールの内面や底壁に付着したＣＦｘポリマーを除去することができる。
【００５９】
また、表面酸化膜を除去する必要が無くなるから、希フッ酸による洗浄処理やＡｒ等の逆スパッタによるプラズマ処理も不要となり、希フッ酸によって絶縁膜がエッチングされることがない。
【００６０】
また、本発明は、レジストを剥離するアッシング工程にも適用することができる。この場合、シリコン基板を酸化することなくレジストを剥離することができる。
【００６１】
【発明の効果】
この発明によれば、イオンをほとんど発生させることなく、中性ラジカルを多量に発生させるから、基板を損傷することなく、付着した不純物を効率的に除去することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る電子デバイスの製造方法に用いられる電子デバイス製造装置を示す構成図。
【図２】同実施の形態に係る電子デバイスの製造方法を用いた電子デバイスの製造工程を示す説明図。
【図３】同実施の形態に係る触媒気相成長の原理を示す概略図。
【符号の説明】
１００…配線基板（基板）、１０２…導電領域、１０４…層間絶縁膜（絶縁膜）、１０７…ヴィアホール（コンタクトホール）、１０９…配線材料。
【図１】
2004200299.tif 000003
【図２】
2004200299.tif 000004
【図３】
2004200299.tif 000005