(57)【要約】【課題】効率よく、かつ経済的に、小型、高性能の薄膜積層電子部品を製造することが可能な薄膜積層電子部品の製造方法及び薄膜積層電子部品を提供する。【解決手段】成膜基板１上に形成された積層体４の上面に保護層６を形成した状態で、薄膜内部電極３が位置ずれした部分を、位置ずれ方向と略直交する方向に、保護層６側からカットして、積層体４を厚み方向全体にカットするとともに、成膜基板１を厚み方向途中部分までカットするハーフカット溝１１を形成し、保護層６の上面、及び積層構造体５のハーフカット端面５ａに外部電極７を形成した後、外部電極７のうち保護層６の上面に形成されている部分の一部を除去して外部電極７を二つに分割し、その後、保護層６側とは反対側の面から、成膜基板１をハーフカット溝にまで達するまで研磨することにより、ハーフカット溝を貫通させる。【選択図】          図８
2004289085.tif 000002
【特許請求の範囲】
【請求項１】
成膜基板と、該成膜基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品の製造方法において、
（ａ）成膜基板上に、薄膜誘電体と薄膜内部電極を交互に積層することにより、薄膜誘電体を介して互いに対向する各薄膜内部電極が所定の一方向に交互に位置ずれして配設された積層体を形成する工程と、
（ｂ）前記積層体の上面に保護層を配設する工程と、
（ｃ）成膜基板、積層体及び保護層を備えた積層構造体を、前記積層体を構成する薄膜内部電極の位置ずれした部分において、該位置ずれ方向と略直交する方向に、前記保護層側からカットすることにより、積層体を厚み方向全体にカットするとともに、成膜基板を厚み方向途中部分までカットするハーフカット溝を形成する工程と、
（ｄ）前記積層構造体の表面の所定の位置に外部電極を形成する工程と、
（ｅ）前記保護層側とは反対側の面から、前記成膜基板の少なくとも前記ハーフカット溝に対応する位置を、前記ハーフカット溝にまで達するまで除去することにより、前記ハーフカット溝を貫通させる工程と
を具備することを特徴とする薄膜積層電子部品の製造方法。
【請求項２】
前記外部電極を形成するにあたって、前記保護層の上面、及び前記積層構造体のハーフカット端面に外部電極を形成した後、前記保護層の上面に形成されている部分の一部を除去することにより、２以上に分割された外部電極を形成することを特徴とする請求項１記載の薄膜積層電子部品の製造方法。
【請求項３】
前記ハーフカット溝を貫通させる工程で、前記保護層側とは反対側の面から、前記成膜基板の全面を研磨することにより、前記ハーフカット溝を貫通させることを特徴とする請求項１又は２記載の薄膜積層電子部品の製造方法。
【請求項４】
前記保護層がガラス又はポリイミドからなるものであることを特徴とする請求項１〜３のいずれかに記載の薄膜積層電子部品の製造方法。
【請求項５】
前記外部電極を形成する工程の前に、前記保護層の表面粗さを増大させる工程を含むことを特徴とする請求項１〜４のいずれかに記載の薄膜積層電子部品の製造方法。
【請求項６】
成膜基板と、該成膜基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品の製造方法において、
（ａ）成膜基板上に、薄膜議電体と薄膜内部電極を交互に積層することにより、薄膜誘電体を介して互いに対向する各薄膜内部電極が所定の一方向に交互に位置ずれして配設された積層体を形成する工程と、
（ｂ）前記積層体の上面に保護基板を接合する工程と、
（ｃ）成膜基板、積層体及び保護基板を備えた積層構造体を、前記積層体を構成する薄膜内部電極の位置ずれした部分において、該位置ずれ方向と略直交する方向に、前記保護基板側からカットすることにより、積層体を厚み方向全体にカットするとともに、成膜基板を厚み方向途中部分までカットするハーフカット溝を形成する工程と、
（ｄ）前記積層構造体の表面の所定の位置に外部電極を形成する工程と、
（ｅ）前記保護基板側とは反対側の面から、前記成膜基板の少なくとも前記ハーフカット溝に対応する位置を、前記ハーフカット溝にまで達するまで除去することにより、前記ハーフカット溝を貫通させる工程と
を具備することを特徴とする薄膜積層電子部品の製造方法。
【請求項７】
前記外部電極を形成するにあたって、前記保護基板の上面、及び前記積層構造体のハーフカット端面に外部電極を形成した後、前記保護基板の上面に形成されている部分の一部を除去することにより、２以上に分割された外部電極を形成することを特徴とする請求項６記載の薄膜積層電子部品の製造方法。
【請求項８】
前記ハーフカット溝を貫通させる工程で、前記保護基板側とは反対側の面から、前記成膜基板の全面を研磨することにより、前記ハーフカット溝を貫通させることを特徴とする請求項６又は７記載の薄膜積層電子部品の製造方法。
【請求項９】
前記積層体の上面に前記保護基板を接合する工程において、保護基板として、少なくともその一方の主面にガラスペーストが焼き付けられた保護基板を用い、該ガラスペーストを焼き付けることにより形成されるガラス層を介して前記保護基板が前記積層体に接合されるように構成されていることを特徴とする請求項６〜８のいずれかに記載の薄膜積層電子部品の製造方法。
【請求項１０】
前記保護基板として、熱膨張係数が前記薄膜誘電体の熱膨張係数よりも大きいものを用いることを特徴とする請求項６〜９のいずれかに記載の薄膜積層電子部品の製造方法。
【請求項１１】
前記積層体の上面に保護基板を接合する工程において、前記積層体と前記保護基板とは熱圧着によって接合されることを特徴とする請求項６〜１０のいずれかに記載の積層薄膜電子部品の製造方法。
【請求項１２】
前記積層体の上面に保護基板を接合する工程において、前記積層体と前記保護基板とは、前記ガラスペーストの焼き付け温度よりも低い温度で熱圧着されることによって接合されることを特徴とする請求項１１に記載の積層薄膜電子部品の製造方法。
【請求項１３】
前記積層体の上面に保護基板を接合する工程において、前記積層体と前記保護基板とは、前記薄膜誘電体の成膜温度よりも低い温度で熱圧着されることによって接合されることを特徴とする請求項１１又は１２記載の積層薄膜電子部品の製造方法。
【請求項１４】
成膜基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサを製造する場合に用いられるものであることを特徴とする請求項１〜１３のいずれかに記載の薄膜積層電子部品の製造方法。
【請求項１５】
成膜基板と、該成膜基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品であって、
前記積層体の上面側に保護層が配設されており、かつ、
外部電極が、前記成膜基板、前記積層体及び前記保護層を備えた積層構造体のカット端面から、前記保護層の上面側に回り込むような態様で配設されていること
を特徴とする薄膜積層電子部品。
【請求項１６】
前記保護層がガラス又はポリイミドからなるものであることを特徴とする請求項１５記載の薄膜積層電子部品。
【請求項１７】
前記保護層には、表面粗さを増大させる処理が施されていることを特徴とする請求項１５又は１６記載の薄膜積層電子部品。
【請求項１８】
成膜基板と、該成膜基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品であって、
前記積層体の上面側に保護基板が接合されており、かつ、
外部電極が、前記成膜基板、前記積層体及び前記保護基板を備えた積層構造体のカット端面から、前記保護基板の上面側に回り込むような態様で配設されていること
を特徴とする薄膜積層電子部品。
【請求項１９】
前記積層体と前記保護基板が、ガラスペーストを焼き付けたガラス層を介して接合されていることを特徴とする請求項１８記載の薄膜積層電子部品。
【請求項２０】
前記保護基板が、その熱膨張係数が前記薄膜誘電体の熱膨張係数よりも大きいことを特徴とする請求項１８又は１９記載の薄膜積層電子部品。
【請求項２１】
成膜基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサであることを特徴とする請求項１５〜２０のいずれかに記載の薄膜積層電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、積層電子部品に関し、詳しくは、小型で比較的大容量を取得することが可能な薄膜積層コンデンサなどの薄膜積層電子部品の製造方法及び薄膜積層電子部品に関する。
【０００２】
【従来の技術】
例えば、代表的な積層電子部品の一つである積層セラミックコンデンサは、通常、以下に説明するような方法により製造されている。
（１）まず、所定の大きさにカットされたセラミックグリーンシート上に電極ペーストを印刷し、乾燥させる。
（２）それから、このセラミックグリーンシートを所定の枚数だけ積層するとともに、その上下両側に電極ペーストが印刷されていないセラミックグリーンシートを積層した後、所定の条件で圧着することにより積層体を形成する。
（３）そして、この積層体をカットして個々の素子に分割した後、熱処理して、脱バインダー及び焼成を行う。
（４）次に、個々の素子（焼結体）に、電極ペーストを塗布して焼き付けることにより外部電極を形成する。
【０００３】
従来は、このようにして、セラミック素子中に、セラミック層を介して複数の内部電極が配設され、かつ、所定の内部電極と導通する外部電極がセラミック素子の所定の位置に配設された構造を有するチップタイプの積層セラミックコンデンサを製造している。
【０００４】
しかしながら、上記従来の積層セラミックコンデンサの製造方法の場合には、セラミック原料粉末の粒径より誘電体層の厚みが制約されるため、セラミック原料粉末の粒径よりも薄い誘電体層（セラミック層）を形成することは不可能である。
また、上記従来の製造方法では、誘電体層（セラミック層）の欠陥によるショートや電極切れを防止して、信頼性を確保しようとすると、誘電体層の厚みを３μｍ以下にすることは困難であり、積層セラミックコンデンサの小型、大容量化が制約されているのが実情である。
【０００５】
そこで、上記問題点を解決するために、薄膜形成方法の一つであるスパッタリング法により誘電体層と内部導体層を形成するようにした薄膜積層コンデンサの製造方法が提案されている（例えば、特許文献１参照）。この方法によれば、スパッタリング法により、基板上にＡｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２、ＢａＴｉＯ３の薄膜（薄膜誘電体）と、電極膜（薄膜内部電極）を形成し、電極膜からの引き出し端子となる外部電極を、電極ペーストの塗布、焼き付けによって形成するようにしていることから、薄型の積層セラミックコンデンサを得ることが可能になる。
【０００６】
また、絶縁基板上に、３層以上の薄膜内部電極と２層以上の薄膜誘電体（ＢａＴｉＯ３薄膜など）からなる薄膜積層体を形成し、内部電極層の端部を外方に延長し、この延長部分を含む絶縁基板の両端部に外部電極を乾式工法により形成するようにした積層コンデンサ（多層薄膜コンデンサ）の製造方法が提案されている（例えば、特許文献２参照）。
【０００７】
さらに、基板となるウェハー上に薄膜コンデンサを形成し、その上にパッシベーション層、カバー層を形成した後、ウェハーをラップ仕上げして所望の厚さにする方法も提案されている（例えば、特許文献３参照）。この方法においては、ラップ仕上げしたウェハーをガラスシートなどのキャリアに仮接着剤を用いて接着し、ウェハーを貫く平行なカットを行った後、シャドウマスクを用いたスパッタリングにより外部電極を形成するようにしている。さらにチップ分離のためのウェハーを貫くダイシングを行った後、仮接着剤の溶解または剥離によってコンデンサを得るようにしている。
【０００８】
【特許文献１】
特開昭５６−１４４５２３号公報
【特許文献２】
特開平２−１２１３１３号公報
【特許文献３】
特表２００１−５２３８９８号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記特許文献１及び２の薄膜形成方法を利用した積層コンデンサの製造方法においては、基板を含む端面に外部電極を形成するようにしているため、外部電極を形成する前に、基板上に形成された薄膜積層体をカットして、チップ形状に加工することが必要になる。そして、超小型のチップコンデンサを製造する場合、薄膜形成時のウエハー状態からチップ状態に分割（カット）した後に外部電極を形成しようとすると、外部電極の形成工程におけるハンドリングが困難で、生産効率が極めて悪いという問題がある。
【００１０】
また、上記特許文献３の、薄膜コンデンサを形成したウェハーをキャリアに仮接着した後、加工を行う方法の場合、上記特許文献１又は２で生じるような問題は生じないが、ウェハーのラップ加工時に、チップコンデンサとしての厚みまでラップ加工することが必要であり、ラップ後のウェハーのハンドリングの問題から、あまり薄くすることができないという問題がある。
【００１１】
なお、上記の問題点は薄膜積層コンデンサの場合に限らず、その他の薄膜積層電子部品にも当てはまるものである。
【００１２】
本願発明は、上記問題点を解決するものであり、効率よく、かつ経済的に、小型、高性能の薄膜積層電子部品を製造することが可能な薄膜積層電子部品の製造方法及びかかる方法により効率よく製造することが可能な薄膜積層電子部品を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本願発明（請求項１）の薄膜積層電子部品の製造方法は、
成膜基板と、該成膜基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品の製造方法において、
（ａ）成膜基板上に、薄膜誘電体と薄膜内部電極を交互に積層することにより、薄膜誘電体を介して互いに対向する各薄膜内部電極が所定の一方向に交互に位置ずれして配設された積層体を形成する工程と、
（ｂ）前記積層体の上面に保護層を配設する工程と、
（ｃ）成膜基板、積層体及び保護層を備えた積層構造体を、前記積層体を構成する薄膜内部電極の位置ずれした部分において、該位置ずれ方向と略直交する方向に、前記保護層側からカットすることにより、積層体を厚み方向全体にカットするとともに、成膜基板を厚み方向途中部分までカットするハーフカット溝を形成する工程と、
（ｄ）前記積層構造体の表面の所定の位置に外部電極を形成する工程と、
（ｅ）前記保護層側とは反対側の面から、前記成膜基板の少なくとも前記ハーフカット溝に対応する位置を、前記ハーフカット溝にまで達するまで除去することにより、前記ハーフカット溝を貫通させる工程と
を具備することを特徴としている。
【００１４】
本願発明（請求項１）の薄膜積層電子部品の製造方法においては、成膜基板上に形成された積層体の上面に保護層を形成した状態で、薄膜内部電極が位置ずれした部分を、該位置ずれ方向と略直交する方向に、保護層側からカットすることにより、積層体を厚み方向全体にカットし、成膜基板を厚み方向途中部分までカットするようなハーフカット溝を形成するとともに、積層構造体の表面の所定の位置に外部電極を形成した後、保護層側とは反対側の面から、成膜基板の少なくともハーフカット溝に対応する位置を、ハーフカット溝にまで達するまで除去することにより、ハーフカット溝を貫通させるようにしているので、積層構造体を成膜基板ごとに個々の素子に分割する前の段階で、外部電極を効率よく形成することが可能になる。
すなわち、本願発明（請求項１）の薄膜積層電子部品の製造方法によれば、個々の素子に分割した後、外部電極を形成する場合のようなハンドリングの困難さを伴わずに、効率よく、かつ、経済的に、小型、高性能の薄膜積層電子部品を製造することが可能になる。
【００１５】
また、保護層側とは反対側の面から、成膜基板の少なくともハーフカット溝に対応する位置を、ハーフカット溝にまで達するまで除去することにより、ハーフカット溝を貫通させるようにしているので、積層構造体のハーフカット端面に形成された外部電極が除去されてしまうことがなく、外部電極と薄膜内部電極との接続信頼性の高い薄膜積層電子部品を効率よく製造することが可能になる。
【００１６】
また、積層体の上面に保護層を形成しているので、耐湿性や耐衝撃性などに優れた信頼性の高い薄膜積層電子部品を提供することが可能になる。
【００１７】
また、請求項２の薄膜積層電子部品の製造方法は、前記外部電極を形成するにあたって、前記保護層の上面、及び前記積層構造体のハーフカット端面に外部電極を形成した後、前記保護層の上面に形成されている部分の一部を除去することにより、２以上に分割された外部電極を形成することを特徴としている。
【００１８】
外部電極の、保護層の上面に形成されている部分の一部を除去することによって、外部電極を２以上に分割するようにした場合、マスクを用いて所定の位置に外部電極を形成する場合に比べて、位置精度よく外部電極を形成することが可能になり、コストの低減を図ることが可能になる。
【００１９】
また、請求項３の薄膜積層電子部品の製造方法は、前記ハーフカット溝を貫通させる工程で、前記保護層側とは反対側の面から、前記成膜基板の全面を研磨することにより、前記ハーフカット溝を貫通させることを特徴としている。
【００２０】
ハーフカット溝を貫通させるにあたって、保護層側とは反対側の面から、成膜基板の全面を研磨してハーフカット溝を貫通させることにより、成膜基板の厚みを薄くして、薄膜積層電子部品全体の高さを低くすることが可能になり、より一層の低背化を図ることが可能になる。
【００２１】
また、請求項４の薄膜積層電子部品の製造方法は、前記保護層がガラス又はポリイミドからなるものであることを特徴としている。
【００２２】
保護層の構成材料として、ガラスやポリイミドを用いることにより、厚みの大きい保護層を形成して、十分な機械的補強効果を得ることが可能になる。
【００２３】
また、請求項５の薄膜積層電子部品の製造方法は、前記外部電極を形成する工程の前に、前記保護層の表面粗さを増大させる工程を含むことを特徴としている。
【００２４】
保護層の表面粗さを増大させた後、外部電極を形成することにより、外部電極と保護層の密着強度が上昇し、ハーフカット時の外部電極の剥離を防止することが可能になる。
【００２５】
また、本願発明（請求項６）の薄膜積層電子部品の製造方法は、
成膜基板と、該成膜基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品の製造方法において、
（ａ）成膜基板上に、薄膜議電体と薄膜内部電極を交互に積層することにより、薄膜誘電体を介して互いに対向する各薄膜内部電極が所定の一方向に交互に位置ずれして配設された積層体を形成する工程と、
（ｂ）前記積層体の上面に保護基板を接合する工程と、
（ｃ）成膜基板、積層体及び保護基板を備えた積層構造体を、前記積層体を構成する薄膜内部電極の位置ずれした部分において、該位置ずれ方向と略直交する方向に、前記保護基板側からカットすることにより、積層体を厚み方向全体にカットするとともに、成膜基板を厚み方向途中部分までカットするハーフカット溝を形成する工程と、
（ｄ）前記積層構造体の表面の所定の位置に外部電極を形成する工程と、
（ｅ）前記保護基板側とは反対側の面から、前記成膜基板の少なくとも前記ハーフカット溝に対応する位置を、前記ハーフカット溝にまで達するまで除去することにより、前記ハーフカット溝を貫通させる工程と
を具備することを特徴としている。
【００２６】
本願発明（請求項６）の薄膜積層電子部品の製造方法においては、成膜基板上に形成された積層体の上面に保護基板を接合した状態で、保護基板側からカットすることにより、積層体を厚み方向全体にカットし、成膜基板を厚み方向途中部分までカットするようなハーフカット溝を形成するとともに、積層構造体の表面の所定の位置に外部電極を形成した後、保護基板側とは反対側の面から、ハーフカット溝にまで達する溝を形成するようにしているので、積層構造体を成膜基板ごとに個々の素子に分割する前の段階で、外部電極を効率よく形成することが可能になる。
【００２７】
すなわち、本願発明（請求項６）の薄膜積層電子部品の製造方法によれば、個々の素子に分割した後、外部電極を形成する場合のようなハンドリングの困難さを伴わずに、効率よく、かつ、経済的に、小型、高性能の薄膜積層電子部品を製造することが可能になる。
【００２８】
また、保護基板側とは反対側の面から、成膜基板の少なくともハーフカット溝に対応する位置を、ハーフカット溝にまで達するまで除去することにより、ハーフカット溝を貫通させるようにしているので、積層構造体のハーフカット端面に形成された外部電極が除去されてしまうことがなく、外部電極と薄膜内部電極との接続信頼性の高い薄膜積層電子部品を効率よく製造することが可能になる。
【００２９】
また、積層体の上面に保護基板を配設しているので、耐湿性や耐衝撃性などに優れた信頼性の高い薄膜積層電子部品を提供することが可能になる。
なお、保護基板としては、耐熱性を備えた種々の絶縁物を用いることが可能である。また、積層体の上面に保護基板を接合するにあたっては、種々の接合剤を介して積層体の上面に保護基板を接合することが可能である。
【００３０】
また、請求項７の薄膜積層電子部品の製造方法は、前記外部電極を形成するにあたって、前記保護基板の上面、及び前記積層構造体のハーフカット端面に外部電極を形成した後、前記保護基板の上面に形成されている部分の一部を除去することにより、２以上に分割された外部電極を形成することを特徴としている。
【００３１】
外部電極の、保護基板の上面に形成されている部分の一部を除去することによって、外部電極を２以上に分割するようにした場合、マスクを用いて所定の位置に外部電極を形成する場合に比べて、位置精度よく外部電極を形成することが可能になり、コストの低減を図ることが可能になる。
【００３２】
また、請求項８の薄膜積層電子部品の製造方法は、前記ハーフカット溝を貫通させる工程で、前記成膜基板の全面を研磨することにより、前記ハーフカット溝を貫通させることを特徴としている。
【００３３】
ハーフカット溝を貫通させる工程で、保護基板側とは反対側の面から、成膜基板の全面を研磨してハーフカット溝を貫通させることにより、成膜基板の厚みを薄くして、薄膜積層電子部品全体の高さを低くすることが可能になり、より一層の低背化を図ることが可能になる。
【００３４】
また、請求項９の薄膜積層電子部品の製造方法は、前記積層体の上面に前記保護基板を接合する工程において、保護基板として、少なくともその一方の主面にガラスペーストが焼き付けられた保護基板を用い、該ガラスペーストを焼き付けることにより形成されるガラス層を介して前記保護基板が前記積層体に接合されるように構成されていることを特徴としている。
【００３５】
該ガラス層を介して保護基板を前記積層体に接合することにより、容易かつ確実に積層体の上面に保護基板が接合された積層構造体を形成することが可能になり、本願発明を実行あらしめることができる。
【００３６】
また、請求項１０の薄膜積層電子部品の製造方法は、前記保護基板として、熱膨張係数が前記薄膜誘電体の熱膨張係数よりも大きいものを用いることを特徴としている。
【００３７】
保護基板として、熱膨張係数が薄膜誘電体の熱膨張係数よりも大きいものを用いることにより、薄膜誘電体に引張り応力が生じることを抑制して、信頼性を損なうことなくチップ加工を行うことが可能になる。すなわち、積層構造体に保護基板を圧着する際に、高温で圧着される場合には、室温まで冷却する過程で薄膜誘電体よりも保護基板の方が収縮量が多くなり、薄膜誘電体に圧縮応力が加わる。これによって、ショートやリーク電流を抑えることが可能になり、信頼性を向上させることが可能になる。
【００３８】
また、請求項１１の薄膜積層電子部品の製造方法は、前記積層体の上面に保護基板を接合する工程において、前記積層体と前記保護基板とは熱圧着によって接合されることを特徴としている。
【００３９】
保護基板の接合方法としては、接着剤を用いることなども可能ではあるが、例えば、ガラス層を介して保護基板を積層体に接合する場合、熱圧着の方法により、容易かつ確実に保護基板の接合を行うことが可能になる。
【００４０】
また、請求項１２の薄膜積層電子部品の製造方法は、前記積層体の上面に保護基板を接合する工程において、前記積層体と前記保護基板とは、前記ガラスペーストの焼き付け温度よりも低い温度で熱圧着されることによって接合されることを特徴としている。
【００４１】
ガラスペーストの焼き付け温度よりも低い温度で熱圧着することにより、圧着時にガラスペーストが溶融して流れ出してしまうことを防止することが可能になる。なお、ガラスペーストが流れ出すような状態にまで溶融しなくても、ある程度軟化すれば圧着は可能である。
【００４２】
また、請求項１３の薄膜積層電子部品の製造方法は、前記積層体の上面に保護基板を接合する工程において、前記積層体と前記保護基板とは、前記薄膜誘電体の成膜温度よりも低い温度で熱圧着されることによって接合されることを特徴としている。
【００４３】
積層体と保護基板を、薄膜誘電体の成膜温度よりも低い温度で熱圧着することにより、薄膜誘電体の変質によるショート不良などの発生を抑制、防止して、信頼性を向上させることが可能になる。
【００４４】
また、請求項１４の薄膜積層電子部品の製造方法は、成膜基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサを製造する場合に用いられるものであることを特徴としている。
【００４５】
本願発明の薄膜積層電子部品の製造方法は、成膜基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサの製造方法に適用した場合に、超小型、大容量で、信頼性の高い薄膜積層コンデンサを効率よく、しかも経済的に製造することが可能になり、特に有意義である。
【００４６】
また、本願発明（請求項１５）の薄膜積層電子部品は、
成膜基板と、該成膜基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品であって、
前記積層体の上面側に保護層が配設されており、かつ、
外部電極が、前記成膜基板、前記積層体及び前記保護層を備えた積層構造体のカット端面から、前記保護層の上面側に回り込むような態様で配設されていることを特徴としている。
【００４７】
本願発明（請求項１５）の薄膜積層電子部品は、積層体の上面側に、保護層が配設されており、かつ、外部電極が、積層構造体のカット端面（積層体の薄膜内部電極の取り出し面が含まれている）から、保護層の上面側に回り込むような態様で配設された構造を有しており、上述の本願請求項１の方法により、効率よく製造することが可能であることから、小型、高性能の薄膜積層電子部品を低コストで提供することが可能になる。
【００４８】
また、請求項１６の薄膜積層電子部品は、前記保護層がガラス又はポリイミドからなるものであることを特徴としている。
【００４９】
保護層にガラス又はポリイミドを用いることにより、厚みの大きい保護層を備えた、信頼性の高い薄膜積層電子部品を提供することが可能になる。
【００５０】
また、請求項１７の薄膜積層電子部品は、前記保護層には、表面粗さを増大させる処理が施されていることを特徴としている。
【００５１】
保護層の表面粗さを増大させる処理を施しているので、保護層上に形成された外部電極の、保護層に対する密着強度が上昇し、ハーフカット時の外部電極の剥離を防止することが可能になる。
【００５２】
また、本願発明（請求項１８）の薄膜積層電子部品は、
成膜基板と、該成膜基板上に薄膜誘電体と薄膜内部電極を交互に積層することにより形成された積層体と、所定の薄膜内部電極と導通する外部電極とを具備する薄膜積層電子部品であって、
前記積層体の上面側に保護基板が接合されており、かつ、
外部電極が、前記成膜基板、前記積層体及び前記保護基板を備えた積層構造体のカット端面から、前記保護基板の上面側に回り込むような態様で配設されていることを特徴としている。
【００５３】
本願発明（請求項１８）の薄膜積層電子部品は、積層体の上面側に、保護基板が接合されており、かつ、外部電極が、積層構造体のカット端面（積層体の薄膜内部電極の取り出し面が含まれている）から、保護基板の上面側に回り込むような態様で配設された構造を有しており、上述の本願請求項６の方法により、効率よく製造することが可能であることから、小型、高性能の薄膜積層電子部品を低コストで提供することが可能になる。
【００５４】
また、請求項１９の薄膜積層電子部品は、前記積層体と前記保護基板が、ガラスペーストを焼き付けたガラス層を介して接合されていることを特徴としている。
【００５５】
該ガラス層を介して保護基板が積層体に接合されており、保護基板が高い保護機能を発揮するため、信頼性を向上させることが可能になる。
【００５６】
また、請求項２０の薄膜積層電子部品は、前記保護基板が、その熱膨張係数が前記薄膜誘電体の熱膨張係数よりも大きいことを特徴としている。
【００５７】
保護基板として、熱膨張係数が薄膜誘電体の熱膨張係数よりも大きいものが用いられているので、薄膜誘電体に引張り応力が生じることを抑制して、信頼性を向上させることが可能になる。
すなわち、積層構造体に保護基板を圧着する際に、高温で圧着される場合には、室温まで冷却する過程で薄膜誘電体よりも保護基板の方が収縮量が多くなり、薄膜誘電体に圧縮応力が加わることによって、ショートやリーク電流を抑えることが可能になり、信頼性を向上させることが可能になる。
【００５８】
また、請求項２１の薄膜積層電子部品は、成膜基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサであることを特徴としている。
【００５９】
本願発明を、成膜基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサに適用することにより、超小型、大容量で信頼性が高く、しかも経済性に優れた薄膜積層コンデンサを提供することが可能になる。
【００６０】
【発明の実施の形態】
以下、本願発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
【００６１】
［実施形態１］
この実施形態１では、薄膜積層電子部品として、薄膜積層コンデンサを製造する場合を例にとって説明する。
【００６２】
（１）まず、図１に示すように、０．５ｍｍ厚、５０ｍｍ角の成膜基板（結晶化ガラス基板）１上に薄膜誘電体２及び薄膜電極（薄膜内部電極）３を交互に形成して積層することにより、薄膜誘電体２を介して互いに対向する各薄膜内部電極３が所定の一方向（図１では矢印Ｘの方向）に交互に位置ずれして配設された積層体４を形成した（図２参照）。
なお、具体的には、薄膜誘電体２（２ａ）として、１５０ｎｍ厚の（Ｂａ，Ｓｒ）ＴｉＯ３を、成膜基板１の全面に成膜基板温度６００℃の条件で成膜した後、所定の平面形状を有する１３０ｎｍ厚のＰｔ層（薄膜内部電極）３と、１２０ｎｍ厚の（Ｂａ，Ｓｒ）ＴｉＯ３層（薄膜誘電体）２を成膜し、この成膜工程を繰り返して、薄膜誘電体２と薄膜内部電極３（３ａ，３ｂ）を交互に成膜した。そして、最後に（Ｂａ，Ｓｒ）ＴｉＯ３層（薄膜誘電体）２（２ｂ）を１５０ｎｍの膜厚で成膜した。
なお、薄膜誘電体２，２ａ，２ｂは、ＭＯＣＶＤ法を用いて成膜基板１の全面に形成した。
また、薄膜内部電極３は、Ｓｉシャドウマスクを用いてスパッタ法により成膜した。Ｓｉシャドウマスクとしては、異方性エッチングにより作製した、所定のパターンを有するシャドウマスクを用いた。
また、薄膜内部電極３としては、幅（Ｗ１）が０．１ｍｍのＰｔ層３（３ａ）と、幅（Ｗ２）が０．１２ｍｍのＰｔ層３（３ｂ）を、重なり部分の長さ（Ｌ０）が２６０μｍになるように交互に成膜した。
【００６３】
（２）それから、積層体４の上面側の薄膜誘電体２（２ｂ）上に、スピンコート法により、ガラスペーストを塗布した。このガラスペーストは、Ｂｉ−Ｂ−Ｓｉ−Ａｌ系ガラスに、バインダー及び有機ビヒクルを配合してペースト化することにより作製したものである。なお、この実施形態１では、Ｂｉ−Ｂ−Ｓｉ−Ａｌ系ガラスとして、ガラス転移点が４５０℃、ガラス軟化点が４８０℃のものを用いた。
ガラスペースト塗布した後、乾燥し、ガラスペーストの塗布面を上にして、表１に示す条件で空気中にて焼き付けを行うことにより保護層を形成し、図２に示すように、成膜基板１、積層体４及びガラス層６を備えた積層構造体５を得た。なお、焼付け後のガラス層６の厚みは約４０μｍである。
【００６４】
【表１】
2004289085.tif 000003
【００６５】
（３）次に上記方法で成膜基板１上に積層体４及び保護層６を形成してなる積層構造体５の、保護層６側とは反対側の面が接着面となるように、支持冶具（図示せず）にワックスを用いて貼り付け、＃８００の耐水ペーパーを用いて保護層６の厚みが３０μｍになるまで研磨した。
【００６６】
（４）その後、支持冶具から積層構造体５を剥がし、アセトンによる超音波洗浄を行った後、ダイシングテープに保護層６側と反対側の面が接着面となるように貼り付け、図３，図４に示すように、薄膜内部電極３を位置ずれさせた部分を、ダイシングソーを用いて０．１１ｍｍの深さまでハーフカットすることによりハーフカット溝１１を形成した。
【００６７】
（５）ハーフカットした積層構造体５をアセトン中で超音波洗浄し、乾燥させた後、スパッタ法により、ハーフカット溝１１の側面及び底面を含む積層構造体５の全面に、Ｐｔ膜，Ｎｉ−Ｃｒ膜，Ｎｉ膜の順に成膜を行うことにより外部電極７を形成した（図５）。
【００６８】
（６）その後、図６に示すように、積層構造体５の中央部分を、ダイシングソーを用いて５μｍの深さまでハーフカットしてハーフカット溝１２を形成することにより、外部電極７を２つに分割した。
【００６９】
（７）次いで、ダイシングソーを用いて、ハーフカット溝１１，１２と直交する方向に、深さ０．１２ｍｍのハーフカット溝１３を形成した（図７）。
【００７０】
（８）そして、ハーフカット溝１２，１３が形成された積層構造体５を、アセトン中で超音波洗浄し、乾燥させた後、ハーフカットした面を、ワックスを用いて支持冶具（図示せず）に貼り付け、図８に示すように、成膜基板１の底面をユニット厚みが０．１ｍｍになるまで研磨して、ハーフカット溝１１及び１３を貫通させた。研磨終了後、支持冶具ごとアセトン中に浸漬して、ワックスを溶融除去することにより、不要部分がカットされた、寸法が０．４ｍｍ×０．２ｍｍ×０．１ｍｍのチップを得た。
【００７１】
（９）それから、このチップをアセトン中で超音波洗浄し、乾燥させることにより、寸法が０．４ｍｍ×０．２ｍｍ×０．１ｍｍの薄膜積層チップコンデンサを得た。図９は、得られた薄膜積層チップコンデンサ１０を示す図である。図９に示すようにこの薄膜積層チップコンデンサ１０は、成膜基板１と、成膜基板１上に薄膜誘電体２，２ａ，２ｂと、薄膜内部電極３を交互に積層することにより形成された積層体４と、積層体４の上面側に配設されたガラス層（保護層）６と、積層構造体５のカット端面５ａから、ガラス層（保護層）６の上面側に回り込むような態様で配設された外部電極７とを備えている。
【００７２】
このようにして得た薄膜積層チップコンデンサ１０を、図１０に示すように配線基板２１上にはんだ付けし、外部電極７をはんだ２０により配線基板２１上の端子２２に接続し、得られる静電容量の値を測定した。１ｋＨｚ，１００ｍＶで２０個測定を行った結果、平均値で静電容量１０．８ｎＦ、誘電正接１．０％の良好な特性が得られることが確認された。
【００７３】
なお、上記実施形態１では、保護層としてガラス層を形成した場合を例にとって説明したが、好ましい保護層の構成材料として、ポリイミドを用いることも可能である。また、本願発明においては、さらにその他の材料からなる保護層を用いることも可能である。
【００７４】
［実施形態２］
この実施形態２でも、薄膜積層電子部品として、薄膜積層コンデンサを製造する場合を例にとって説明する。
【００７５】
（１）まず、図１１に示すように、０．５ｍｍ厚、２０ｍｍ角の成膜基板（結晶化ガラス基板）１上に薄膜誘電体２及び薄膜電極（薄膜内部電極）３を交互に形成して積層することにより、薄膜誘電体２を介して互いに対向する各薄膜内部電極３が所定の一方向（図１１では矢印Ｘの方向）に交互に位置ずれして配設された積層体４を形成した（図１２参照）。
なお、具体的には、薄膜誘電体２（２ａ）として、１５０ｎｍ厚の（Ｂａ，Ｓｒ）ＴｉＯ３を、成膜基板１の全面に成膜基板温度６００℃の条件で成膜した後、所定の平面形状を有する１３０ｎｍ厚のＰｔ層（薄膜内部電極）３と、１２０ｎｍ厚の（Ｂａ，Ｓｒ）ＴｉＯ３層（薄膜誘電体）２を成膜し、この成膜工程を繰り返して、薄膜誘電体２と薄膜内部電極３（３ａ，３ｂ）を交互に成膜した。そして、最後に（Ｂａ，Ｓｒ）ＴｉＯ３層（薄膜誘電体）２（２ｂ）を１５０ｎｍの膜厚で成膜した。
なお、薄膜誘電体２，２ａ，２ｂは、ＭＯＣＶＤ法を用いて成膜基板１の全面に形成した。
また、薄膜内部電極３は、Ｓｉシャドウマスクを用いてスパッタ法により成膜した。Ｓｉシャドウマスクとしては、異方性エッチングにより作製した、所定のパターンを有するシャドウマスクを用いた。
【００７６】
また、薄膜内部電極３としては、幅（Ｗ１）が０．１ｍｍのＰｔ層３（３ａ）と、幅（Ｗ２）が０．１２ｍｍのＰｔ層３（３ｂ）を、重なり部分の長さ（Ｌ０）が２６０μｍになるように交互に成膜した。
【００７７】
また、この実施形態２では、結晶化ガラス基板として、熱膨張係数が薄膜誘電体２の熱膨張係数よりも大きいガラス基板（熱膨張係数：約１１ｐｐｍ／℃）を用いた。なお、薄膜誘電体として用いられている（Ｂａ，Ｓｒ）ＴｉＯ３の熱膨張係数は、Ｂａ：Ｓｒ比によって変わるが、通常は約６〜１０ｐｐｍ／℃の範囲である。
【００７８】
（２）また、上記（１）で用いた結晶化ガラス基板と同じ材質の、０．０５ｍｍ厚、１９．５ｍｍ角の基板（熱膨張係数は約１１ｐｐｍ／℃）を保護基板として用い、その上にスピンコート法により、ガラスペーストを塗布した。このガラスペーストは、Ｂｉ−Ｂ−Ｓｉ−Ａｌ系ガラスに、バインダー及び有機ビヒクルを配合してペースト化することにより作製したものである。なお、このＢｉ−Ｂ−Ｓｉ−Ａｌ系ガラスとしては、ガラス転移点が４５０℃、ガラス軟化点が４８０℃のものを用いた。
そして、ガラスペーストを塗布、乾燥後、表２に示す条件で焼き付けを行い、保護基板の一方の面にガラス層を形成した。
【００７９】
【表２】
2004289085.tif 000004
【００８０】
なお、表２に示した条件のうち、４４０℃で保持するようにしているのは、バインダーを燃焼除去するためである。
また、表２の条件での熱処理後に、ガラスが完全に溶融し、ガラス中に気泡が残留していないことを確認した。
【００８１】
（３）次に、図１２に示すように、積層体４の上面、すなわち、最上層の誘電体２（２ｂ）の上面と、保護基板３１の一方の面（下面）に配設されたガラス層３２が接するように、保護基板３１のガラス層３２が配設された面を下向きにして重ね、その上に１９．５ｍｍ×１９．５ｍｍ×１ｍｍのアルミナ基板（図示せず）を重ねて、さらに３．８ｋｇのステンレス製の錘をセットして、表３に示す条件で圧着を行った。これにより、図１３に示すように、成膜基板１、積層体４、ガラス層３２、保護基板３１を備えた積層構造体５を得た。
【００８２】
【表３】
2004289085.tif 000005
【００８３】
（４）次に、図１４、図１５に示すように、薄膜内部電極３を位置ずれさせた部分を、ダイシングソーを用いて０．２１ｍｍの深さまでハーフカットすることによりハーフカット溝１１を形成した。
【００８４】
（５）それから、ハーフカットした積層構造体５をアセトン中で超音波洗浄し、乾燥させた後、スパッタ法により、ハーフカット溝１１の側面及び底面を含む積層構造体５の全面に、Ｐｔ膜，Ｎｉ−Ｃｒ膜，Ｎｉ膜の順に成膜を行うことにより、図１６に示すように、外部電極７を形成した。
【００８５】
（６）その後、図１６、図１７に示すように、積層構造体５の中央部分を、ダイシングソーを用いて５μｍの深さまでハーフカットしてハーフカット溝１２を形成することにより、外部電極７を２つに分割した。
【００８６】
（７）そして、図１８に示すように、ダイシングソーを用いて、ハーフカット溝１１と直交する方向に、深さ０．２２ｍｍのハーフカット溝１３を形成した。
【００８７】
（８）それから、再び、ハーフカットした積層構造体５をアセトン中で超音波洗浄し、乾燥させた後、ハーフカットした面を、ワックスを用いて支持冶具（図示せず）に貼り付け、図１９に示すように、成膜基板１の底面をユニット厚みが０．２ｍｍになるまで研磨して、ハーフカット溝１１及び１３を貫通させた。研磨終了後、支持冶具ごとアセトン中に浸漬して、ワックスを溶融除去することにより、不要部分がカットされた、寸法が０．４ｍｍ×０．２ｍｍ×０．２ｍｍのチップを得た。
【００８８】
（９）それから、このチップをアセトン中で超音波洗浄し、乾燥させることにより、寸法が０．４ｍｍ×０．２ｍｍ×０．２ｍｍの薄膜積層チップコンデンサを得た。図２０は、得られた薄膜積層チップコンデンサを示す図である。図２０に示すようにこの薄膜積層チップコンデンサ１０ａは、成膜基板１と、成膜基板１上に薄膜誘電体２，２ａ，２ｂと、薄膜内部電極３を交互に積層することにより形成された積層体４と、積層体４の上面側に、ガラス層３２を介して接合された保護基板３１と、成膜基板１、積層体４及び保護基板３１を備えた積層構造体５のカット端面５ａから、保護基板３１の上面側に回り込むような態様で配設された外部電極７とを備えている。
【００８９】
このようにして得られた薄膜積層チップコンデンサ１０ａを、図２１に示すように配線基板２１上にはんだ付けし、外部電極７をはんだ２０により配線基板２１上の端子２２に接続し、得られる静電容量の値を測定した。１ｋＨｚ，１００ｍＶで２０個測定を行った結果、平均値で静電容量１１．５ｎＦ、誘電正接１．４％の良好な特性が得られることが確認された。
【００９０】
また、この実施形態２では、保護基板として、熱膨張係数が薄膜誘電体の熱膨張係数よりも大きいものを用いているので、薄膜誘電体に引張り応力が生じることを抑制して、信頼性を損なうことなくチップ加工を行うことが可能になり、ショートやリーク電流を抑えて信頼性を向上させることができる。
【００９１】
なお、上記実施形態１及び２では薄膜積層チップコンデンサを例にとって説明したが、本願発明は、他の薄膜積層電子部品にも適用することが可能である。
【００９２】
また、上記実施形態１及び２ではハーフカット溝を形成することにより外部電極を分割するようにしているが、マスクを用いて所定の２箇所以上の位置に外部電極を分割形成するように構成することも可能である。
【００９３】
本願発明は、さらにその他の点においても上記実施形態に限定されるものではなく、基板、薄膜誘電体及び薄膜内部電極を構成する材料や具体的な形状、形成方法、薄膜誘電体と薄膜内部電極の積層数、外部電極、保護層、保護基板を構成する材料や形成方法、各薄膜内部電極の具体的な位置ずれ量などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【００９４】
【発明の効果】
上述のように、本願発明（請求項１）の薄膜積層電子部品の製造方法は、成膜基板上に形成された積層体の上面に保護層を形成した状態で、薄膜内部電極が位置ずれした部分を、該位置ずれ方向と略直交する方向に、保護層側からカットすることにより、積層体を厚み方向全体にカットし、成膜基板を厚み方向途中部分までカットするようなハーフカット溝を形成するとともに、積層構造体の表面の所定の位置に外部電極を形成した後、保護層側とは反対側の面から、成膜基板の少なくともハーフカット溝に対応する位置を、ハーフカット溝にまで達するまで除去することにより、ハーフカット溝を貫通させるようにしているので、積層構造体を成膜基板ごとに個々の素子に分割する前の段階で、外部電極を効率よく形成することができるようになる。すなわち、本願発明（請求項１）の薄膜積層電子部品の製造方法によれば、個々の素子に分割した後、外部電極を形成する場合のようなハンドリングの困難さを伴わずに、効率よく、かつ、経済的に、小型、高性能の薄膜積層電子部品を製造することができる。
また、保護層側とは反対側の面から、成膜基板の少なくともハーフカット溝に対応する位置を、ハーフカット溝にまで達するまで除去することにより、ハーフカット溝を貫通させるようにしているので、積層構造体のハーフカット端面に形成された外部電極が除去されてしまうことがなく、外部電極と薄膜内部電極との接続信頼性の高い薄膜積層電子部品を効率よく製造することが可能になる。
また、積層体の上面に保護層を形成しているので、耐湿性や耐衝撃性などに優れた信頼性の高い薄膜積層電子部品を提供することができる。
【００９５】
また、請求項２の薄膜積層電子部品の製造方法のように、外部電極の、保護層の上面に形成されている部分の一部を除去することによって、外部電極を２以上に分割するようにした場合、マスクを用いて所定の位置に外部電極を形成する場合に比べて、位置精度よく外部電極を形成することが可能になり、コストの低減を図ることができる。
【００９６】
また、請求項３の薄膜積層電子部品の製造方法のように、ハーフカット溝を貫通させるにあたって、保護層側とは反対側の面から、成膜基板の全面を研磨してハーフカット溝を貫通させることにより、成膜基板の厚みを薄くして、薄膜積層電子部品全体の高さを低くすることが可能になり、より一層の低背化を図ることができるようになる。
【００９７】
また、請求項４の薄膜積層電子部品の製造方法のように、保護層の構成材料として、ガラスやポリイミドを用いることにより、厚みの大きい保護層を形成して、十分な機械的補強効果を得ることができる。
【００９８】
また、請求項５の薄膜積層電子部品の製造方法のように、保護層の表面粗さを増大させた後、外部電極を形成することにより、外部電極と保護層の密着強度が上昇し、ハーフカット時の外部電極の剥離を防止することが可能になる。
【００９９】
また、本願発明（請求項６）の薄膜積層電子部品の製造方法においては、成膜基板上に形成された積層体の上面に保護基板を接合した状態で、保護基板側からカットすることにより、積層体を厚み方向全体にカットし、成膜基板を厚み方向途中部分までカットするようなハーフカット溝を形成するとともに、積層構造体の表面の所定の位置に外部電極を形成した後、保護基板側とは反対側の面から、ハーフカット溝にまで達する溝を形成するようにしているので、積層構造体を成膜基板ごとに個々の素子に分割する前の段階で、外部電極を効率よく形成することができるようになる。すなわち、本願発明（請求項６）の薄膜積層電子部品の製造方法によれば、個々の素子に分割した後、外部電極を形成する場合のようなハンドリングの困難さを伴わずに、効率よく、かつ、経済的に、小型、高性能の薄膜積層電子部品を製造することができる。
また、保護基板側とは反対側の面から、成膜基板の少なくともハーフカット溝に対応する位置を、ハーフカット溝にまで達するまで除去することにより、ハーフカット溝を貫通させるようにしているので、積層構造体のハーフカット端面に形成された外部電極が除去されてしまうことがなく、外部電極と薄膜内部電極との接続信頼性の高い薄膜積層電子部品を効率よく製造することが可能になる。
また、積層体の上面に保護基板を配設しているので、耐湿性や耐衝撃性などに優れた信頼性の高い薄膜積層電子部品を提供することが可能になる。
なお、保護基板としては、耐熱性を備えた種々の絶縁物を用いることが可能である。
また、積層体の上面に保護基板を接合するにあたっては、種々の接合剤を介して積層体の上面に保護基板を接合することが可能である。
【０１００】
請求項７の薄膜積層電子部品の製造方法のように、外部電極の、保護基板の上面に形成されている部分の一部を除去することによって、外部電極を２以上に分割するようにした場合、マスクを用いて所定の位置に外部電極を形成する場合に比べて、位置精度よく外部電極を形成することが可能になり、コストの低減を図ることができる。
【０１０１】
また、請求項８の薄膜積層電子部品の製造方法のように、ハーフカット溝を貫通させるにあたって、保護基板側とは反対側の面から、成膜基板の全面を研磨してハーフカット溝を貫通させることにより、成膜基板の厚みを薄くして、薄膜積層電子部品全体の高さを低くすることが可能になり、より一層の低背化を図ることができる。
【０１０２】
また、請求項９の薄膜積層電子部品の製造方法のように、保護基板として、少なくともその一方の主面にガラスペーストが焼き付けられた保護基板を用い、該ガラスペーストを焼き付けることにより形成されるガラス層を介して保護基板を積層体に接合することにより、容易かつ確実に積層体の上面に保護基板が接合された積層構造体を形成することが可能になる。
【０１０３】
また、請求項１０の薄膜積層電子部品の製造方法のように、保護基板として、熱膨張係数が薄膜誘電体の熱膨張係数よりも大きいものを用いることにより、薄膜誘電体に引張り応力が生じることを抑制して、信頼性を損なうことなくチップ加工を行うことが可能になる。すなわち、積層構造体に保護基板を圧着する際に、高温で圧着される場合には、室温まで冷却する過程で薄膜誘電体よりも保護基板の方が収縮量が多くなり、薄膜誘電体に圧縮応力が加わることによって、ショートやリーク電流を抑えることが可能になり、信頼性を向上させることができるようになる。
【０１０４】
また、保護基板の接合方法としては、接着剤を用いることなども可能ではあるが、請求項１１の薄膜積層電子部品の製造方法のように、例えば、ガラス層を介して保護基板を積層体に接合する場合、熱圧着の方法により、容易かつ確実に保護基板の接合を行うことが可能になる。
【０１０５】
また、請求項１２の薄膜積層電子部品の製造方法のように、ガラスペーストの焼き付け温度よりも低い温度で熱圧着することにより、圧着時にガラスペーストが溶融して流れ出してしまうことを防止することが可能になる。
【０１０６】
また、請求項１３の薄膜積層電子部品の製造方法のように、積層体と保護基板を、薄膜誘電体の成膜温度よりも低い温度で熱圧着することにより、薄膜誘電体の変質によるショート不良などの発生を抑制、防止して、信頼性を向上させることができる。
【０１０７】
また、請求項１４の薄膜積層電子部品の製造方法のように、本願発明の薄膜積層電子部品の製造方法を、成膜基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサの製造方法に適用した場合に、超小型、大容量で、信頼性の高い薄膜積層コンデンサを効率よく、しかも経済的に製造することが可能になる。
【０１０８】
また、本願発明（請求項１５）の薄膜積層電子部品は、積層体の上面側に、保護層が配設されており、かつ、外部電極が、積層構造体のカット端面（積層体の薄膜内部電極の取り出し面が含まれている）から、保護層の上面側に回り込むような態様で配設された構造を有しており、上述の本願請求項１の方法により、効率よく製造することが可能であることから、小型、高性能の薄膜積層電子部品を低コストで提供することができる。
【０１０９】
また、請求項１６の薄膜積層電子部品のように、保護層にガラス又はポリイミドを用いることにより、厚みの大きい保護層を備えた、信頼性の高い薄膜積層電子部品を提供することが可能になる。
【０１１０】
また、請求項１７の薄膜積層電子部品は、保護層の表面粗さを増大させる処理を施しているので、保護層上に形成された外部電極の、保護層に対する密着強度が上昇し、ハーフカット時の外部電極の剥離を防止することができる。
【０１１１】
また、本願発明（請求項１８）の薄膜積層電子部品は、積層体の上面側に、保護基板が接合されており、かつ、外部電極が、積層構造体のカット端面（積層体の薄膜内部電極の取り出し面が含まれている）から、保護基板の上面側に回り込むような態様で配設された構造を有しており、上述の本願請求項６の方法により、効率よく製造することが可能であることから、小型、高性能の薄膜積層電子部品を低コストで提供することが可能になる。
【０１１２】
また、請求項１９の薄膜積層電子部品は、ガラス層を介して保護基板が積層体に接合されており、保護基板が高い保護機能を発揮するため、信頼性を向上させることが可能になる。
【０１１３】
また、請求項２０の薄膜積層電子部品のように、保護基板として、熱膨張係数が薄膜誘電体の熱膨張係数よりも大きいものを用いることにより、薄膜誘電体に引張り応力が生じることを抑制して、信頼性を向上させることが可能になる。
すなわち、積層構造体に保護基板を圧着する際に、高温で圧着される場合には、室温まで冷却する過程で薄膜誘電体よりも保護基板の方が収縮量が多くなり、薄膜誘電体に圧縮応力が加わることによって、ショートやリーク電流を抑えることが可能になり、信頼性を向上させることが可能になる。
【０１１４】
また、請求項２１のように、本願発明を、成膜基板上に薄膜誘電体と薄膜内部電極が交互に積層され、かつ、所定の薄膜内部電極と導通する外部電極が配設された構造を有する薄膜積層コンデンサに適用することにより、超小型、大容量で信頼性が高く、しかも経済性に優れた薄膜積層コンデンサを提供することが可能になる。
【図面の簡単な説明】
【図１】本願発明の一実施形態（実施形態１）において、基板上に薄膜誘電体及び薄膜内部電極を積層することにより形成された積層体を示す透視平面図である。
【図２】本願発明の実施形態１において形成した積層体の要部を示す正面断面図である。
【図３】本願発明の実施形態１において、基板上に積層体が形成された積層構造体にハーフカット溝を形成した状態を示す透視平面図である。
【図４】本願発明の実施形態１において、基板上に積層体が形成された積層構造体にハーフカット溝を形成した状態を示す正面断面図である。
【図５】本願発明の実施形態１において、ハーフカット溝を形成した積層構造体に外部電極を形成した状態を示す正面断面図である。
【図６】本願発明の実施形態１において、積層構造体の上面にハーフカット溝を形成して外部電極を２つに分割した状態を示す正面断面図である。
【図７】本願発明の実施形態１において、異なる方向のハーフカット溝を形成した状態を示す平面図である。
【図８】本願発明の実施形態１において、成膜基板の底面を研磨して、薄膜積層電子部品（薄膜積層コンデンサ）を得る工程を示す図である。
【図９】本願発明の実施形態１において得た薄膜積層電子部品（薄膜積層コンデンサ）を示す断面図である。
【図１０】本願発明の実施形態１において得た薄膜積層電子部品（薄膜積層コンデンサ）のマウント方法の一例を示す図である。
【図１１】本願発明の一実施形態（実施形態２）において、基板上に薄膜誘電体及び薄膜内部電極を積層することにより形成された積層体を示す透視平面図である。
【図１２】本願発明の実施形態２において形成した積層体の要部を示す正面断面図である。
【図１３】本願発明の実施形態２において形成した積層構造体の要部を示す正面断面図である。
【図１４】本願発明の実施形態２において、基板上に積層体が形成された積層構造体にハーフカット溝を形成した状態を示す透視平面図である。
【図１５】本願発明の実施形態２において、基板上に積層体が形成された積層構造体にハーフカット溝を形成した状態を示す正面断面図である。
【図１６】本願発明の実施形態２において、ハーフカット溝を形成した積層構造体に外部電極を形成した状態を示す正面断面図である。
【図１７】本願発明の実施形態２において、積層構造体の上面にハーフカット溝を形成して外部電極を２つに分割した状態を示す正面断面図である。
【図１８】本願発明の実施形態２において、異なる方向のハーフカット溝を形成した状態を示す透視平面図である。
【図１９】本願発明の実施形態２において、成膜基板の底面を研磨して、薄膜積層電子部品（薄膜積層コンデンサ）を得る工程を示す図である。
【図２０】本願発明の実施形態２において得た薄膜積層電子部品（薄膜積層コンデンサ）を示す断面図である。
【図２１】本願発明の実施形態２において得た薄膜積層電子部品（薄膜積層コンデンサ）のマウント方法の一例を示す図である。
【符号の説明】
１      成膜基板
２（２ａ，２ｂ）    薄膜誘電体
３（３ａ，３ｂ）    薄膜電極（薄膜内部電極）
４      積層体
５      積層構造体
５ａ    積層構造体のカット端面
６      ガラス層（保護層）
７      外部電極
１０，１０ａ        薄膜積層チップコンデンサ
１１，１２，１３    ハーフカット溝
２０    はんだ
２１    配線基板
２２    端子
３１    保護基板
３２    ガラス層
Ｌ０      重なり部分の長さ
Ｗ１，Ｗ２        薄膜電極の幅
Ｘ              所定の一方向
【図１】
2004289085.tif 000006
【図２】
2004289085.tif 000007
【図３】
2004289085.tif 000008
【図４】
2004289085.tif 000009
【図５】
2004289085.tif 000010
【図６】
2004289085.tif 000011
【図７】
2004289085.tif 000012
【図８】
2004289085.tif 000013
【図９】
2004289085.tif 000014
【図１０】
2004289085.tif 000015
【図１１】
2004289085.tif 000016
【図１２】
2004289085.tif 000017
【図１３】
2004289085.tif 000018
【図１４】
2004289085.tif 000019
【図１５】
2004289085.tif 000020
【図１６】
2004289085.tif 000021
【図１７】
2004289085.tif 000022
【図１８】
2004289085.tif 000023
【図１９】
2004289085.tif 000024
【図２０】
2004289085.tif 000025
【図２１】
2004289085.tif 000026