(57)【要約】【課題】　高速データ伝送速度を実現するインタフェースであるＳＡＴＡプロトコルで不揮発性半導体メモリを動作可能とするＳＡＴＡ貯蔵装置を提供する。【解決手段】　ＳＡＴＡ貯蔵装置は、データを貯蔵するための少なくとも一つの不揮発性半導体メモリと、ＳＡＴＡケーブルと連結され、ＳＡＴＡケーブルにデータを伝送し、そしてＳＡＴＡケーブルからデータを受信するＳＡＴＡアダプタと、このＳＡＴＡアダプタから受信されたデータ信号に応じて不揮発性半導体メモリを制御するメモリ制御器と、ＳＡＴＡアダプタとメモリ制御器との間に連結され、ＳＡＴＡアダプタとメモリ制御器との間に送受信される信号をインタフェースするＳＡＴＡ装置制御器とを含む。【選択図】　　図１
2004094948.tif 000002
【特許請求の範囲】
【請求項１】
　ＳＡＴＡケーブルと連結されたＳＡＴＡ貯蔵装置において、
　データを貯蔵するための少なくとも一つの不揮発性半導体メモリと、
　前記ＳＡＴＡケーブルと連結され、前記ＳＡＴＡケーブルにデータを伝送し、そして前記ＳＡＴＡケーブルからデータ信号を受信するＳＡＴＡアダプタと、
　前記ＳＡＴＡアダプタから受信されたデータ信号に応じて前記不揮発性半導体メモリを制御するメモリ制御器と、
　前記ＳＡＴＡアダプタと前記メモリ制御器との間に連結され、前記ＳＡＴＡアダプタと前記メモリ制御器との間に送受信される信号をインタフェースするＳＡＴＡ装置制御器とを含むことを特徴とするＳＡＴＡ貯蔵装置。
【請求項２】
　前記ＳＡＴＡアダプタと前記ＳＡＴＡ装置制御器は、
　前記ＳＡＴＡケーブルを通じて受信された電気的信号を論理的信号に変換する直列物理的インタフェースプラントブロックと、
　前記直列物理的インタフェースプラントブロックからの前記論理的信号を受け入れてＳＡＴＡプロトコル通信に適合したデータ処理を遂行する直列デジタルリンク制御ブロックと、
　前記直列デジタルリンク制御ブロックと前記メモリ制御器との間に連結され、前記直列デジタルリンク制御ブロックと前記メモリ制御器とのデータ送受信をインタフェースする直列デジタル伝送制御ブロックとを含むことを特徴とする請求項１に記載のＳＡＴＡ貯蔵装置。
【請求項３】
　前記直列デジタル伝送制御ブロックは、
　前記不揮発性半導体メモリに／からデータを書き込み／読み出すことに必要な制御値を貯蔵するためのシャドウレジスタブロックを含むことを 特徴とする請求項２に記載のＳＡＴＡ貯蔵装置。
【請求項４】
　前記メモリ制御器は、
　前記シャドウレジスタブロックに貯蔵された制御値を読み出す読み出し器と、
　前記読み出し器により読み出された制御値の中で命令語を検出する命令識別器と、
　前記命令識別器により検出された命令語に応答して前記シャドウレジスタブロックに貯蔵された制御値に対応するように特殊機能レジスタを設定する設定器と、
　前記特殊機能レジスタに設定された内容に根拠して前記不揮発性半導体メモリに／からデータを書き込み／読み出し又は消去するメモリインタフェースブロックと、
　前記シャドウレジスタブロックと前記メモリインタフェースブロックとの間に連結され、前記不揮発性半導体メモリに／から書き込まれる／読み出されたデータを管理するデータハンドラとを付加的に含むことを特徴とする請求項３に記載のＳＡＴＡ貯蔵装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明はＳＡＴＡ貯蔵装置に関するものであり、より詳しくは直列（Ｓｅｒｉａｌ）ＡＴＡ（Ａｄｖａｎｃｅｄ　Ｔｅｃｈｎｏｌｏｇｙ　Ａｔｔａｃｈｍｅｎｔ）インタフェースを用いてホストプラットホームと連結される不揮発性半導体メモリ装置に関するものである。
【背景技術】
【０００２】
　不揮発性半導体メモリ（ｎｏｎｖｏｌａｔｉｌｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｍｅｍｏｒｙ）として代表的なものはＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）である。ＲＯＭは最初にデータの書き込み（ｗｒｉｔｅ）を行えば、その後継続してデータの読み出し（ｒｅａｄ）動作のみが可能となる。しかし、ＥＰＲＯＭ（Ｅｒａｓｅａｂｌｅ　ｐｒｏｇｒａｍｍａｂｌｅ　ｒｅａｄ　ｏｎｌｙ　ｍｅｍｏｒｙ）が開発されたことにより不揮発性半導体メモリに対する概念が変わった。不揮発性半導体メモリは、現在、書き込み、読み出しそして消去（ｅｒａｓｅ）が可能なメモリとして広く使用されている。こうした不揮発性メモリは小型であり、電力消耗が少なく、安定性が高いので、携帯用電子装置例えば、デジタルカメラ、ＰＤＡ等のデータ貯蔵装置として広く使用されている。
【０００３】
　最近、不揮発性半導体メモリ装置の使用分野が多様化されることにより動作速度が速く、容量が大きい不揮発性半導体メモリ装置が要求されている。こうしたメモリ装置を使用するためには早いデータ伝送速度を実現するインタフェースが必要である。
【０００４】
　直列ＡＴＡ（Ａｄｖａｎｃｅｄ　Ｔｅｃｈｎｏｌｏｇｙ　Ａｔｔａｃｈｍｅｎｔ）は、直列ＡＴＡ（以下、ＳＡＴＡと称す）Ｓｐｅｃｉｆｉｃａｔｉｏｎ　Ｖｅｒｓｉｏｎ１．１内に記述されたように、ＡＰＴテクノロジ、ＤＥＬＬコンピュータ、ＩＢＭ、Ｉｎｔｅｌ、Ｍａｘｔｏｒ、Ｓｅａｇａｔｅテクノロジ社等により標準化されたものであり、ハードディスクのような大容量補助記憶装置のためのインタフェースである。現在ＳＡＴＡは第１世代で１．５Ｇｂｐｓのデータ伝送速度を実現するが、次後第３世代では６．０Ｇｂｐｓの速度を実現する計画である。ＳＡＴＡインタフェースは既存のＥ−ＩＤＥ（Ｅｘｔｅｎｄｅｄ−Ｉｎｔｅｇｒａｔｅｄ　Ｄｒｉｖｅ　Ｅｌｅｃｔｒｏｎｉｃｓ）のようなＡＴＡインタフェースともアプリケーションレベルで同一なので、ＡＴＡインタフェースで開発されたソフトウェアがＳＡＴＡインタフェースで直ちに動作するという長所を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
　そこで、本発明は、高速データ伝送速度を実現するインタフェースである直列ＡＴＡケーブルに不揮発性半導体メモリを連結可能とするＳＡＴＡ貯蔵装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
　本発明のＳＡＴＡ（Ｓｅｒｉａｌ　Ａｄｖａｎｃｅｄ　Ｔｅｃｈｎｏｌｏｇｙ　Ａｔｔａｃｈｍｅｎｔ）ケーブルと連結されたＳＡＴＡ貯蔵装置は、データを貯蔵するための少なくとも一つの不揮発性半導体メモリと、ＳＡＴＡケーブルと連結され、ＳＡＴＡケーブルにデータを伝送し、そしてＳＡＴＡケーブルからデータ信号を受信するＳＡＴＡアダプタと、このＳＡＴＡアダプタから受信されたデータ信号に応じて不揮発性半導体メモリを制御するメモリ制御器と、ＳＡＴＡアダプタとメモリ制御器との間に連結され、ＳＡＴＡアダプタとメモリ制御器との間に送受信される信号をインタフェースするＳＡＴＡ装置制御器とを含む。
【０００７】
　望ましい形態において、 ＳＡＴＡアダプタとＳＡＴＡ装置制御器は、ＳＡＴＡケーブルを通じて受信された電気的信号を論理的信号に変換する直列物理的インタフェースプラントブロックと、直列物理的インタフェースプラントブロックからの論理的信号を受け入れてＳＡＴＡプロトコル通信に適していたデータ処理を遂行する直列デジタルリンク制御ブロックと、直列デジタルリンク制御ブロックとメモリ制御器との間に連結され、直列デジタルリンク制御ブロックとメモリ制御器とのデータ送受信をインタフェースする直列デジタル伝送制御ブロックとを含む。
【０００８】
　この形態において、直列デジタル伝送制御ブロックは、不揮発性半導体メモリに／からデータを書き込み／読み出すことに必要な制御値を貯蔵するためのシャドウレジスタブロックを含む。
【０００９】
　この形態において、 メモリ制御器は、シャドウレジスタブロックに貯蔵された制御値を読み出す読み出し器と、この読み出し器により読み出された制御値の中で命令語を検出する命令識別器と、この命令識別器により検出された命令語に応答してシャドウレジスタブロックに貯蔵された制御値に対応するように特殊機能レジスタを設定する設定器と、特殊機能レジスタに設定された内容に根拠して不揮発性半導体メモリに／からデータを書き込み／読み出し又は消去するメモリインタフェースブロックと、シャドウレジスタブロックとメモリインタフェースブロックとの間に連結され、不揮発性半導体メモリに／から書き込まれる／読み出されたデータを管理するデータハンドラとを付加的に含む。
【発明の効果】
【００１０】
　このような本発明によると、高速データ伝送速度を実現するインタフェースであるＳＡＴＡプロトコルで動作するＳＡＴＡ不揮発性半導体メモリ装置が具現される。
【発明を実施するための最良の形態】
【００１１】
　以下、本発明の望ましい実施形態を添付した図面を参照して詳細に説明する。
【００１２】
　図１は本発明の望ましい実施形態により不揮発性半導体メモリ装置がホストシステムと連結された状態を示す図である。図１を参照すると、メモリシステム１０はホストプラットホーム（ｈｏｓｔ　ｐｌａｔｆｏｒｍ）１００を含む。ホストプラットホーム１００は貯蔵装置としてＳＡＴＡ貯蔵装置２００を使用する。ここで、ホストプラットホーム１００はＰＤＡ、デジタルカメラ、コンピュータシステム、携帯用電話機等のようにデータ貯蔵装置を必要とする電子装置のうちの一つである。
【００１３】
　本発明によるホストプラットホーム１００はＳＡＴＡケーブル３００を通じてＳＡＴＡ貯蔵装置２００と連結される。ホストプラットホーム１００はＳＡＴＡアダプタ１０２を通じてＳＡＴＡケーブル３００と連結され、ＳＡＴＡ貯蔵装置２００はＳＡＴＡアダプタ２０１を通じてＳＡＴＡケーブル３００と連結される。ホストプラットホーム１００はＳＡＴＡケーブル上の全てのＳＡＴＡ伝送を制御し、管理するためのホスト制御器１０１を含む。
【００１４】
　ＳＡＴＡ貯蔵装置２００は、ＳＡＴＡ貯蔵装置２００とＳＡＴＡケーブル３００とのインタフェースを提供するためのＳＡＴＡ装置制御器２０２を含む。さらに、ＳＡＴＡ貯蔵装置２００はメモリ制御器２０３を含み、このメモリ制御器２０３は不揮発性半導体メモリ２０４に／からデータを書き込み／読み出し又は消去する動作を遂行する。不揮発性半導体メモリ２０４はデータが貯蔵されるメモリモジュールのアレイを含む。
【００１５】
　図２はＳＡＴＡ通信階層を示している。図２で実線はホストプラットホーム１００とＳＡＴＡ貯蔵装置２００が物理的に連結されたことを示し、点線は論理的連結を示す。即ち、ホストプラットホーム１００とＳＡＴＡ貯蔵装置２００の各階層は互いに対応する。以下の説明ではホストプラットホーム１００の各階層１１０〜１１３を基準に説明するが、ＳＡＴＡ貯蔵装置２００の各階層２１０〜２１３にも同一に適用することができる。
【００１６】
　ＳＡＴＡプロトコルによる通信において重要な動作を遂行するブロックは直列デジタル伝送制御（ｓｅｒｉａｌ　ｄｉｇｉｔａｌ　ｔｒａｎｓｐｏｒｔ　ｃｏｎｔｒｏｌ）ブロック１１２と直列デジタルリンク制御（ｓｅｒｉａｌ　ｄｉｇｉｔａｌ　ｌｉｎｋ　ｃｏｎｔｒｏｌ）ブロック１１１である。直列デジタルリンク制御ブロック１１１は直列ラインと関連した動作を制御する。直列デジタル伝送制御ブロック１１２はホストプラットホーム１００と関連した動作を制御する。
【００１７】
　直列物理的インタフェースプラント（ｓｅｒｉａｌ　ｐｈｙｓｉｃａｌ　ｉｎｔｅｒｆａｃｅ　ｐｌａｎｔ）ブロック１１０はＳＡＴＡケーブル３００に接続するアダプタ１０２を含み、電気的な直列信号（ｓｅｒｉａｌ　ｓｉｇｎａｌ）を論理的な並列データ（ｐａｒａｌｌｅｌ　ｄａｔａ）に変換し、それの逆変換動作も遂行する。
【００１８】
　直列デジタルリンク制御ブロック１１１は物理的階層である直列物理的インタフェースプラントブロック１１０に対する制御機能を有し、伝送階層である直列デジタル伝送制御ブロック１１２に対するインタフェースを担当する。直列デジタルリンク制御ブロック１１１は８ビット／１０ビットエンコーディング、スクランブリング（ｓｃｒａｍｂｌｉｎｇ）、そしてＣＲＣ（Ｃｙｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋｉｎｇ）等を遂行して直列ライン伝送（ｓｅｒｉａｌ　ｌｉｎｅ　ｔｒａｎｓｍｉｓｓｉｏｎ）を保障する。
【００１９】
　直列デジタル伝送制御ブロック１１２はフレーム情報構造（Ｆｒａｍｅ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｓｔｒｕｃｔｕｒｅ：ＦＩＳ）の構成（ｃｏｎｓｔｒｕｃｔｉｏｎ）及び復元（ｄｅｃｏｍｐｒｅｓｓ）機能を遂行する。ＦＩＳは、ＳＡＴＡ伝送階層１１２で、アプリケーション階層であるホストソフトウェア制御バッファメモリＤＭＡエンジン（ｈｏｓｔ　ｓｏｆｔｗａｒｅ　ｃｏｎｔｒｏｌ　ｂｕｆｆｅｒ　ｍｅｍｏｒｙ　ＤＭＡ　ｅｎｇｉｎｅ）ブロック１１３からの命令（ｃｏｍｍａｎｄ）を伝達するために構成するフレームである。このブロック１１２ではアプリケーション階層１１３にエラー報告（ｅｒｒｏｒ　ｒｅｐｏｒｔ）を行う機能を遂行し、データ送受信においてリンク階層１１１を制御する。
【００２０】
　図３はＳＡＴＡ貯蔵装置２００の詳細な機能的ブロック図である。この図３を参照すると、ＳＡＴＡ貯蔵装置２００はＳＡＴＡエンジン２２０を含む。このＳＡＴＡエンジン２２０は図１に示されたＳＡＴＡアダプタ２０１とＳＡＴＡ装置制御器２０２に対応する。ＳＡＴＡエンジン２２０は図２に示されたＳＡＴＡ通信階層即ち、直列物理的インタフェースプラントブロック２１０、直列デジタルリンク制御ブロック２１１、そして直列デジタル伝送制御ブロック２１２を含む。各ブロック２１０〜２１２の機能は前述したとおりである。
【００２１】
　メモリ制御器２０３はアプリケーション階層２１３に対応する。メモリ制御器２０３はシャドウレジスタブロック（Ｓｈａｄｏｗ　Ｒｅｇｉｓｔｅｒ　Ｂｌｏｃｋ：ＳＲＢ）読み出し器２３１、命令識別器（ｃｏｍｍａｎｄ　ｄｅｔｅｃｔｏｒ）２３２、特殊機能レジスタ（Ｓｐｅｃｉａｌ　Ｆｕｎｃｔｉｏｎ　Ｒｅｇｉｓｔｅｒ：ＳＦＲ）設定器２３３、データハンドラ２３４、そしてメモリインタフェース２３５を含む。
【００２２】
　メモリ制御器２０３は直列デジタル伝送制御ブロック２１２に内蔵されたシャドウレジスタブロック（ＳＲＢ）を通じて直列デジタル伝送制御ブロック２１２と連結される。この直列デジタル伝送制御ブロック２１２はフレーム情報構造の構成及び復元によりシャドウレジスタブロック（ＳＲＢ）にデータを貯蔵する。シャドウレジスタブロック（ＳＲＢ）読み出し器２３１はシャドウレジスタブロック（ＳＲＢ）（図示せず）に貯蔵されたデータを読み出し、不揮発性半導体メモリ２０４の状態情報を、シャドウレジスタブロック（ＳＲＢ）に貯蔵されるように、直列デジタル伝送制御ブロック２１２に伝送する。シャドウレジスタブロック（ＳＲＢ）に貯蔵されるデータは次の表１のようである。
【００２３】
【表１】
2004094948.tif 000003
【００２４】
　表１に示されたように、シャドウレジスタブロック（ＳＲＢ）は不揮発性半導体メモリ２０４に／からデータを書き込み／読み出すことに必要な全ての値を有している。従って、アプリケーション階層であるメモリ制御器２０３の全ての動作はシャドウレジスタブロック（ＳＲＢ）に貯蔵された値を読み取ることから始まるということができる。
【００２５】
　命令識別器２３２はシャドウレジスタブロック（ＳＲＢ）読み出し器２３１から読み出された内容中に含まれた命令語がどんな種類の命令語であるかを識別する。特殊機能レジスタ（ＳＦＲ）設定器２３３は命令識別器２３２で識別された命令語に応じてシャドウレジスタブロック（ＳＲＢ）内のデータに対応するように特殊機能レジスタ（ＳＦＲ）にデータを設定する。データハンドラ２３４は制御信号を除外したデータに対してＥＣＣ（Ｅｒｒｏｒ　Ｃｏｎｔｒｏｌ　Ｃｏｄｉｎｇ）を遂行する。又、データハンドラ２３４は不揮発性半導体メモリ２０４に貯蔵されるデータ又は不揮発性半導体メモリ２４０から読み取ったデータを管理する。メモリインタフェースブロック２３５は不揮発性半導体メモリ２０４に／からデータを書き込み／読み出すか、或いは消去する。
【００２６】
　前述した説明において、機能的ブロックはソフトウェア的な方法又はハードウェア的な方法又はその二つの方法の適切な組合せ等多くの方法で具現可能である。
【００２７】
　例示的な望ましい実施形態を用いて本発明を説明したが、本発明の範囲は開示された実施形態に限定されないことがよく理解されるであろう。むしろ、本発明の範囲には多様な変形例及びその類似した構成を全て含ませることができる。従って、特許請求の範囲はそうした変形例及び類似した構成全てを含むように可能な限り幅広く解釈されなければならない。
【産業上の利用可能性】
【００２８】
　直列ＡＴＡインタフェースを利用してホストプラットホームと連結される不揮発性半導体メモリ装置として利用することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の望ましい実施形態により不揮発性半導体メモリ装置がホストシステムと連結されたことを示す図である。
【図２】ＳＡＴＡ通信階層を示す図である。
【図３】ＳＡＴＡ貯蔵装置の詳細な機能的ブロック図である。
【符号の説明】
【００３０】
　　　　１０　メモリシステム
　　　１００　ホストプラットホーム
　　　１０１　ＳＡＴＡホスト制御器
　　　１０２　ＳＡＴＡアダプタ　　　　　　
　　　１１０，２１０　直列物理的インタフェースプラントブロック
　　　１１１，２１１　直列デジタルリンク制御ブロック
　　　１１２，２１２　直列デジタル伝送制御ブロック
　　　１１３，２１３　ホストソフトウェア制御バッファメモリＤＭＡエンジンブロック
　　　２００　ＳＡＴＡ貯蔵装置
　　　２０１　ＳＡＴＡアダプタ
　　　２０２　ＳＡＴＡ装置制御器
　　　２０３　メモリ制御器
　　　２０４　不揮発性半導体メモリ
　　　２２０　ＳＡＴＡエンジン
　　　２３１　シャドウレジスタブロック読み出し器
　　　２３２　命令識別器
　　　２３３　特殊機能レジスタ設定器
　　　２３４　データハンドラ
　　　２３５　メモリインタフェース
【図１】
2004094948.tif 000004
【図２】
2004094948.tif 000005
【図３】
2004094948.tif 000006