(57)【要約】【課題】本発明は、非晶質半導体及び結晶質半導体を簡易に作製する半導体装置及び作製方法、保護回路の破壊を防止した半導体装置及びその作製方法を提供することを課題とする。【解決手段】本発明は、絶縁表面上に、非晶質半導体で形成する第１の半導体素子と、結晶質半導体で形成する第２の半導体素子とを含み、前記結晶質半導体は、電子又は正孔が流れる方向に沿って、結晶粒界が延びていることを特徴とした半導体装置を提供する。また、絶縁表面上に非晶質半導体を形成し、前記非晶質半導体に選択的に連続発振のレーザ光を照射して結晶質半導体を形成し、前記非晶質半導体及び前記結晶質半導体をパターン加工して、前記レーザ光が照射されない非晶質半導体を含む第１の半導体素子と、前記レーザ光が照射された結晶質半導体を含む第２の半導体素子を形成することを特徴とする半導体装置の作製方法を提供する。【選択図】  図１
2004266079.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、
非晶質半導体で形成する第１の半導体素子と、結晶質半導体で形成する第２の半導体素子とを含み、
前記結晶質半導体は、前記第２の半導体素子において電子又は正孔が流れる方向に沿って、結晶粒界が延びていることを特徴とする半導体装置。
【請求項２】
絶縁表面を有する基板上に、
非晶質半導体でチャネル部を形成する第１の薄膜トランジスタと、結晶質半導体でチャネル部を形成する第２の薄膜トランジスタとを含み、
前記結晶質半導体は、前記第２の薄膜トランジスタのチャネル長方向に沿って、結晶粒界が延びていることを特徴とする半導体装置。
【請求項３】
非晶質半導体でチャネル部を形成する第１の薄膜トランジスタを含む保護回路と、前記非晶質半導体でチャネル部を形成する第２の薄膜トランジスタを含む画素回路の一方又は両方と、
結晶質半導体でチャネル部を形成する第３の薄膜トランジスタを含む駆動回路と、前記結晶質半導体でチャネル部を形成する第４の薄膜トランジスタを含む論理回路の一方又は両方とを含み、
前記結晶質半導体は、前記第３又は前記第４の薄膜トランジスタのチャネル長方向に沿って、結晶粒界が延びていることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記結晶質半導体はレーザ光の照射により形成されたものであり、前記レーザ光を発生させる発振器は、連続発振の固体レーザであることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項３のいずれか一項において、前記結晶質半導体はレーザ光の照射により形成されたものであり、前記レーザ光を発生させる発振器は、連続発振のＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた１種であることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項３のいずれか一項において、前記結晶質半導体はレーザ光の照射により形成されたものであり、前記レーザ光を発生させる発振器は、連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザから選ばれた１種であることを特徴とする半導体装置。
【請求項７】
絶縁表面を有する基板上に非晶質半導体を形成し、
前記非晶質半導体に選択的に連続発振のレーザ光を照射して結晶質半導体を形成し、
前記非晶質半導体及び前記結晶質半導体をパターン加工して、前記レーザ光が照射されない前記非晶質半導体を含む第１の半導体素子と、前記レーザ光が照射された前記結晶質半導体を含む第２の半導体素子を形成することを特徴とする半導体装置の作製方法。
【請求項８】
絶縁表面を有する基板上に非晶質半導体を形成し、
前記非晶質半導体に選択的に連続発振のレーザ光を照射して結晶質半導体を形成し、
前記非晶質半導体及び前記結晶質半導体をパターン加工して、前記レーザ光が照射されない前記非晶質半導体でチャネル部を形成する第１の薄膜トランジスタと、前記レーザ光が照射された前記結晶質半導体をチャネル部とする第２の薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
【請求項９】
絶縁表面を有する基板上に非晶質半導体を形成し、
前記非晶質半導体に選択的に連続発振のレーザ光を照射して結晶質半導体を形成し、
前記非晶質半導体をパターン加工して、前記レーザ光が照射されない前記非晶質半導体でチャネル部を形成する第１の薄膜トランジスタを含む保護回路と、前記非晶質半導体でチャネル部を形成する第２の薄膜トランジスタを含む画素回路の一方又は両方を形成し、
前記結晶質半導体をパターン加工して、前記レーザ光が照射された前記結晶質半導体でチャネル部を形成する第３の薄膜トランジスタを含む駆動回路と、前記結晶質半導体でチャネル部を形成する第４の薄膜トランジスタを含む論理回路の一方又は両方を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項７乃至請求項９のいずれか一項において、前記レーザ光は、連続発振の固体レーザを用いたレーザ発振器から発振されることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項７乃至請求項９のいずれか一項において、前記レーザ光は、連続発振のＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた１種を用いたレーザ発振器から発振されることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項７乃至請求項９のいずれか一項において、前記レーザ光は、連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザから選ばれた１種を用いたレーザ発振器から発振されることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至請求項６のいずれか一項に記載の半導体装置を用いることを特徴とする電子機器。
【請求項１４】
請求項７乃至請求項１２のいずれか一項に記載の半導体装置の作製方法により形成されることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁表面上に形成された半導体素子（代表的にはトランジスタ）を含む半導体装置及びその作製方法に関し、特にレーザ光の照射をその作製工程に含む半導体装置及びその作製方法に関する。また、静電気やノイズから回路の破壊を保護する保護回路を設けた半導体装置及びその作製方法に関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上の半導体素子、特にトランジスタを用いた半導体装置の開発が進められている。非晶質半導体（アモルファスシリコン）又は結晶質半導体（ポリシリコン）を活性層としたトランジスタは、液晶素子や発光素子などの表示素子を制御する半導体素子や、駆動回路、ＣＰＵなどに代表される機能回路を構成する半導体素子として用いられる。
【０００３】
非晶質半導体は、光導電率が大きいために、光センサに使用することが好適である。また、光センサは、高速動作が可能な結晶質半導体を活性層としたトランジスタを用いることが好適である。従って、結晶化を促進する元素を選択的に塗布することで、非晶質半導体及び結晶質半導体を選択的に形成する技術がある（特許文献１参照）。
【０００４】
【特許文献１】特開平６−２６８１８５号公報
【０００５】
ところで、摩擦等により発生する静電気は、数十Ｖから時には数十ｋＶに及ぶ高電圧になる。帯電した人間や物が半導体装置に接触すると、入力端子を介して、該電荷が数μｓ〜数ｍｓ程度の短い時間で一気に放電されることがある。このような急激な放電が生じた場合、非常に薄いゲート絶縁膜および非常に短いチャネル長を有するＴＦＴ等の半導体素子が、劣化あるいは破壊されてしまう。また、入力端子に与えられるクロック信号等には、一定の周波数で雑音が含まれていることがある。この雑音により、瞬間的に所望の電圧よりも高いまたは低い電圧が半導体素子に与えられると、該半導体素子の誤作動を引き起こす原因となる。
【０００６】
そこで、このような劣化又は破壊から半導体素子を保護したり、ノイズによる誤作動を防止したりするために、基板上に形成された回路（以下内部回路と表記）は、保護回路及びＦＰＣを介して外付けのＩＣ（以下外部回路と表記）と接続される。保護回路は外部回路から内部回路に供給する電圧・電流などを検出し、異常時には内部回路の破損を防止するために、電圧や電流値を制御する。
【０００７】
【発明が解決しようとする課題】
上記の特許文献１の作製方法によると、非晶質半導体と結晶質半導体とを作り分けるために、結晶化を促進する元素を選択的に塗布するため、レジストからなるマスクを用いたフォトリソグラフィ工程が必要であった。また、静電気は数十Ｖから数十ｋＶという高い電圧を持っているため、瞬間的に保護回路に大電流が流れる場合があるが、その際、大電流に耐えられず、保護回路自体が破壊されてしまうことがあった。
【０００８】
上記の実情に鑑み、本発明は、簡易な工程で、非晶質半導体及び結晶質半導体を作製することができる半導体装置及び作製方法を提供することを課題とする。また本発明は、保護回路に大電流が流れても、当該保護回路の破壊を防止した半導体装置及びその作製方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、本発明においては以下の手段を講じる。
【００１０】
本発明は、絶縁表面を有する基板上に、非晶質半導体で形成する第１の半導体素子と、結晶質半導体で形成する第２の半導体素子とを含み、前記結晶質半導体は、前記第２の半導体素子において電子又は正孔が流れる方向に沿って、結晶粒界が延びていることを特徴とした半導体装置を提供する。前記第１又は前記第２の半導体素子としては、代表的には薄膜トランジスタが挙げられ、結晶質半導体で形成された薄膜トランジスタでは、チャネル長方向に沿って、結晶粒界が延びていることを特徴とする。
【００１１】
本発明は、非晶質半導体でチャネル部を形成する第１の薄膜トランジスタを含む保護回路と、前記非晶質半導体でチャネル部を形成する第２の薄膜トランジスタを含む画素回路の一方又は両方と、結晶質半導体でチャネル部を形成する第３の薄膜トランジスタを含む駆動回路と、前記結晶質半導体でチャネル部を形成する第４の薄膜トランジスタを含む論理回路の一方又は両方を含み、前記結晶質半導体は、前記第３又は前記第４の薄膜トランジスタのチャネル長方向に沿って、結晶粒界が延びていることを特徴とした半導体装置を提供する。
【００１２】
前記結晶質半導体はレーザ光の照射により形成されたものであり、当該レーザ光を発生させる発振器は、連続発振の固体レーザである。より詳しくは、前記発振器は、連続発振のＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた１種、又は連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザから選ばれた１種である。
【００１３】
そして本発明では、駆動回路などの高速動作が必要な箇所には結晶質半導体含む半導体素子を用い、それ以外の箇所、例えば保護回路やセンサなどが設けられる箇所には非晶質半導体を含む半導体素子を用いることを特徴とする。そのため、各回路の要求に応じて、非晶質半導体及び結晶質半導体を使い分けることができる。
【００１４】
非晶質半導体を用いることが好適な回路としては、表示素子を制御する画素回路、保護回路を構成する素子、光センサなどのセンサ回路等が挙げられる。なお、非晶質半導体は、耐圧に優れている点から保護回路に用いることが好適であり、また光導電率が優れている点から、センサに用いることが好適である。
【００１５】
一方、結晶質半導体を用いることが好適な回路としては、表示素子を制御する画素回路、信号線駆動回路及び走査線駆動回路などの駆動回路、レジスタ、デコーダ、カウンタ、分周回路、メモリ等を構成する論理回路が挙げられる。なお表示素子を制御するトランジスタとしては、非晶質半導体及び結晶質半導体のどちらも好適であるが、その用途や対応する表示素子に応じて選択するとよい。
【００１６】
連続発振のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体を用いて、トランジスタを作成することができる。さらに移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。また、さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発振レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。
【００１７】
また本発明は、絶縁表面を有する基板上に非晶質半導体を形成し、前記非晶質半導体に選択的に連続発振のレーザ光を照射して結晶質半導体を形成し、前記非晶質半導体及び前記結晶質半導体をパターン加工して、前記レーザ光が照射されない前記非晶質半導体を含む第１の半導体素子と、前記連続発振のレーザ光が照射された前記結晶質半導体を含む第２の半導体素子を形成することを特徴とする半導体装置の作製方法を提供する。
【００１８】
前記第１又は前記第２の半導体素子として、代表的には薄膜トランジスタが挙げられ、前記非晶質半導体及び前記結晶質半導体をパターン加工することで、非晶質半導体でチャネル部を形成する第１の薄膜トランジスタと、結晶質半導体をチャネル部とする第２の薄膜トランジスタを形成し、前記結晶質半導体は、前記第２の薄膜トランジスタのチャネル長方向に沿って、結晶粒界が延びていることを特徴とする半導体装置の作製方法を提供する。
【００１９】
本発明は、絶縁表面を有する基板上に非晶質半導体を形成し、前記非晶質半導体に選択的に連続発振のレーザ光を照射して結晶質半導体を形成し、前記非晶質半導体をパターン加工して、前記レーザ光が照射されない前記非晶質半導体でチャネル部を形成する第１の薄膜トランジスタを含む保護回路と、前記非晶質半導体でチャネル部を形成する第２の薄膜トランジスタを含む画素回路の一方又は両方を形成し、前記結晶質半導体をパターン加工して、前記レーザ光が照射された前記結晶質半導体でチャネル部を形成する第３の薄膜トランジスタを含む駆動回路と、前記結晶質半導体でチャネル部を形成する第４の薄膜トランジスタを含む論理回路の一方又は両方を形成するることを特徴とする半導体装置の作製方法を提供する。
【００２０】
このように、本発明では絶縁表面を有する基板の全面に被照射体として非晶質半導体を成膜後、連続発振のレーザ光の照射を選択的に行うことで、結晶質半導体及び非晶質半導体を同じ層で形成することを特徴とした半導体装置の作製方法を提供する。本方法によると、非晶質半導体と結晶質半導体の作り分けを簡単に行うことができる。また、基板の全面に、連続発振を用いたレーザ光の照射を行う必要がないため、レーザ結晶化の工程のスループットが向上する。
【００２１】
なお、レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビーム幅は５０〜５００μｍ（典型的には２００μｍ）程度であることが好適である。被照射体に対して十分に、且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が２以上（好ましくは１０〜１００００）のものを指す。
【００２２】
上記構成を有する本発明は、連続発振レーザによるレーザ光の照射を選択的に行うことによるレーザ結晶化工程の高スループットや、同一基板上に高速動作が可能な回路を一体形成することによるＩＣチップの実装の減少との相乗効果により、低コストで、かつ小型、薄型、軽量の半導体装置及びその作製方法を提供することができる。また、一体化による配線容量の低減と回路特性の向上により、高い動作周波数を実現する半導体装置及びその作製方法を提供することができる。
【００２３】
【発明の実施の形態】
（実施の形態１）
本発明の実施の形態について、図面を用いて説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。例えば、以下には、表示素子を有する画素部、駆動回路及び保護回路を有する半導体装置について示すが、その他例えばＣＰＵなどの異なる機能を有する回路を設けた半導体装置の作製方法に本発明を適用することは容易である。尚、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００２４】
本実施の形態では、本発明の特徴である連続発振のレーザ光の照射を選択的に行うことで、非晶質半導体及び結晶質半導体を作製する工程について説明し、一例として、保護回路に用いる素子を非晶質半導体で形成し、画素及び駆動回路に用いる素子を結晶質半導体で形成する形態について説明する。
【００２５】
図１（Ａ）には、下地膜（図示せず）を介して、全面に非晶質半導体が形成された基板１０１からパネルを４枚取りする場合を示し、図１（Ｂ）にはパネル１０９の拡大図を示す。図１（Ｂ）において、パネル１０９は、基板１０１上に複数の画素１０７がマトリクス状に配置された画素部１０２、該画素部１０２を制御する信号線駆動回路１０３、走査線駆動回路１０４及び１０５が配置され、さらに、ＦＰＣ１０６を介してＩＣなどの外部回路と接続される。保護回路１０８ａ、１０８ｂは、入力される信号のノイズや静電対策を目的として設けられるものである。つまり、外部回路から入力されるスタートパルス、クロック、クロックバック及びビデオ信号の各信号が入力される駆動回路と、これらの信号を外部から供給する外部回路との間に配置される。そのため、パネル１０９では、スタートパルス、クロック及びクロックバックが入力される各駆動回路１０３〜１０５とＦＰＣ１０６の間に保護回路１０８ａが配置され、さらにビデオ信号が入力されるビデオ線が配置された信号線駆動回路１０３と画素部１０２との間に保護回路１０８ｂが配置される。保護回路１０８ａ、１０８ｂには、瞬間的に大電流が流れる、又は大電圧が印加される可能性があるため、耐圧に優れた非晶質半導体により構成することが好適である。
【００２６】
なお、保護回路の配置は、上記構成に限定されず、例えば画素部１０２と走査線駆動回路１０４、１０５との間に配置してもよいし、画素１０７内に配置してもよい。但し、画素１０７内に配置する場合は、画素１０７において非晶質半導体と結晶質半導体を作り分けることになるため、その画素ピッチ、トランジスタのチャネル長及びチャネル幅、並びにレーザ光の照射領域の幅等のパラメータを考慮する必要がある。
【００２７】
画素部１０２に配置された複数の画素１０７の各々には表示素子が配置されており、例えば発光素子や液晶素子等の表示素子が配置されている。このような表示素子を制御するトランジスタは、非晶質半導体及び結晶質半導体のどちらも好適であるが、その用途や対応する表示素子に応じて選択する。例えば、２０インチ程度の大型パネルで、表示素子として液晶素子を用いる場合には、非晶質半導体を活性層としたトランジスタを用いても、その応答速度による影響はないので、安価な非晶質半導体を用いることが好適である。また、表示素子として自発光の発光素子を用いる場合には、応答速度が速いため、応答速度に優れた結晶質半導体を活性層としたトランジスタを用いることが好適である。
【００２８】
信号線駆動回路１０３にはシフトレジスタやバッファが設けられ、点順次走査を行う場合にはサンプリング回路、線順次走査を行う場合にはラッチ回路が設けられる。また、走査線駆動回路１０４、１０５にはシフトレジスタやバッファが設けられる。このような駆動回路に設けられる素子は、高速動作が要求されるため、結晶質半導体を活性層としたトランジスタを用いることが好適である。
【００２９】
このように、基板１０１におけるレイアウトが決定し、各回路に非晶質半導体及び結晶質半導体のどちらを適用するかが決定したら、結晶質半導体を含む回路の配置箇所にのみにレーザ光を照射するように設定する。より詳しくは、結晶質半導体を含む回路の配置箇所のみに、線状に集光された連続発振のレーザ光を一方向に走査させながら、基板１０１上に全面に形成された非晶質半導体（被照射体）に照射することで、走査方向に向かって結晶を連続的に成長させ、該走査方向に沿って長く延びた単結晶からなる結晶粒が集まるようにする。
【００３０】
この際、本発明では、レーザ光を選択的に走査することを特徴としており、本特徴により、レーザ光が照射された結晶質半導体と、照射されていない非晶質半導体とを同時にかつ簡単に形成することができる。連続発振のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体を用いて、トランジスタを作成することができる。さらに移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。また、さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。
【００３１】
本形態の場合には、走査線駆動回路１０３の上下に保護回路１０８ａ、１０８ｂが配置されており、該保護回路１０８ａ、１０８ｂには、連続発振のレーザ光が照射されないようにする。そのために、例えば、最初に▲１▼に示すように、各パネルの走査線駆動回路に相当する部分にレーザ光を照射し、次いで▲２▼に示すように、各パネルの信号線駆動回路に相当する部分にレーザ光を照射し、最後に▲３▼で示すように画素部１０２に相当する部分にレーザ光を照射する。そうすると、各回路の要求に応じて、非晶質半導体と結晶質半導体とを簡単かつ同時に作り分けることができる。
【００３２】
なお、レーザ光の照射に際し、レーザ光又は基板１０１のどちらが移動しても構わない。但し、レーザ光のビーム幅（５０〜５００μｍ）や送りピッチを考慮して、レーザ光又は基板１０１を走査する経路を決定する必要がある。なお、送りピッチとは、基板上を一度走査し、次に走査するときに、走査方向と垂直に照射面を移動する距離である。また、走査方向に対して垂直方向におけるビームスポットの両端には、ビームスポットの中心と比較して結晶粒が著しく小さく、結晶性の劣っている領域が形成される。この領域に半導体素子を形成しても高い特性は期待できない。よって、半導体素子のレイアウト上の制約を緩和するために、レーザ光が照射された領域全体に占める、該結晶性の劣っている領域の割合を減らすことが重要である。
【００３３】
上記構成を有する本発明は、非晶質半導体を被照射体とし、連続発振のレーザ光の照射を選択的に行うことで、簡易にかつ同時に非晶質半導体及び結晶質半導体を同一基板上に形成することができる。
【００３４】
（実施の形態２）
本実施の形態では、レーザ結晶化の工程に用いる連続発振レーザ（Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅ  レーザ、ＣＷＬＣ）の一例について説明する。
【００３５】
本発明に用いる連続発振レーザとしては、波長が５５０ｎｍ以下で出力安定性の著しく高いものが望ましい。例えば、ＹＶＯ４レーザの第２高調波、ＹＡＧレーザの第２高調波、ＹＬＦレーザの第２高調波、ガラスレーザの第２高調波、ＹＡｌＯ３レーザの第２高調波、又はＡｒレーザ等が該当する。また、前記レーザのさらなる高次高調波、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザ、連続発振のエキシマレーザ、Ｋｒレーザ、ＣＯ２レーザ、連続発振のヘリウムカドミウムレーザ、銅蒸気レーザ、又は金蒸気レーザ等のレーザが該当する。さらに、これらのレーザを複数、若しくは複数種用いたレーザが該当する。
【００３６】
連続発振レーザを用いて、レーザ結晶化を行うための装置を模式的に図２に示す。図２における装置は、レーザ発振器７０１、ミラー７０２、凸レンズ７０３、Ｘ−Ｙステージ７０４等からなる。ここで用いるレーザは、出力１０Ｗで連続発振のＹＶＯ４レーザである。レーザ発振器７０１には、非線形光学素子が内蔵されており、射出口より第２高調波が射出される。
【００３７】
レーザ発振器７０１から射出されたレーザビームは、図２中、Ａで示すように円形状をしている。前記レーザビームは水平方向に射出され、ミラー７０２によって鉛直方向から２０°前後の方向に偏向される。その後、水平方向に配置された凸レンズ７０３により集光される。Ｘ−Ｙステージ７０４に基板７０５を固定し、基板上に形成された半導体層上の照射面を、凸レンズ７０３の焦点に合わせる。このとき、照射面が凸レンズ７０３と平行になるように配置する。すなわち基板７０５は水平配置される。凸レンズ７０３には、２０°前後の角度でレーザビームが入射するため、凸レンズの非点収差によって、照射面でのレーザビーム光の形状は楕円形状となる。照射面におけるビーム形状は、凸レンズ７０３への入射角度によって決定するため、凸レンズに対し、鉛直方向により大きな角度を持ってレーザビームを入射させることによって、さらにアスペクト比の大きい楕円とすることが出来るが、反面、焦点深度が浅くなるために均一な照射が困難となることから、偏向角度は２０°前後が妥当であるとしている。
【００３８】
基板全面の半導体を結晶化するためには、適当な照射ピッチで楕円ビームをその長径方向にずらしながら基板上を走査させることを繰り返す必要がある。この動作は、レーザ発振器７０１、ミラー７０２、凸レンズ７０３からなるレーザ出力部分を固定し、Ｘ−Ｙステージ７０４を用いて、基板上を楕円ビームが走査するように基板を移動させて行う。例えば、照射対象である基板のサイズが、図２においてＸ方向６００ｍｍ、Ｙ方向７２０ｍｍであるとし、楕円ビームの長軸長さが２００μｍであるとき、図２に示す方向で走査すると、３０００回（１５００往復）の走査によって、基板全面にレーザ照射を行うことが出来る。但し、上述したように、本発明は、レーザ光の照射を選択的に行うことを特徴としており、実際には、基板全面にレーザ光を照射する必要はないため、レーザ結晶化の工程におけるスループットは格段に向上する。
【００３９】
また、レーザ発振器を複数台用い、楕円ビームを長軸方向に複数並べて平行に走査することにより、走査回数を減らし、処理時間を短縮することも可能である。そうすると、単体レーザ光の両端部における、エネルギー密度の低い部分が隣接間で互いに重なり合い、エネルギー密度を高くすることが出来る。よって、有効照射領域を広く、かつ１回の照射領域における有効照射領域の割合を大きくすることが出来、回路レイアウトの際の制約をより小さくすることも出来る。
【００４０】
次いで、上記図２とは異なる光学系を用いてレーザビームの偏光を行う例について、図３を用いて説明する。
【００４１】
レーザ発振器６０１から射出されたレーザビームは、図３中、Ａで示すように円形状をしている。前記レーザビームは水平方向に射出され、ミラー６０２によって鉛直方向に偏向される。その後、第１のシリンドリカルレンズ６０３によってＸ方向に集光される。このときのビーム形状は、図３中、Ｂで示すように、円形状がＸ方向に集光されて、Ｙ方向を長軸とする楕円形状となる。続いて、第２のシリンドリカルレンズ６０４によってＹ方向に集光される。このときのビーム形状は、図３中、Ｃで示すように、さらにＹ方向に集光されて、Ｘ方向を長軸とする楕円形状となる。このような光学系を用いると、上記の図２で示したよりもさらにアスペクト比の大きい楕円形状のビームを得ることが出来る。その後、Ｘ−Ｙステージ６０５に固定された基板６０６に照射される。基板上のレーザビームの走査については、上記の図３の装置と同様にして行えばよい。
【００４２】
本発明は、上述した図２、３に示した装置を用いて、非晶質半導体を被照射体とし、連続発振のレーザ光の照射を選択的に行うことで、簡易にかつ同時に非晶質半導体及び結晶質半導体を同一基板上に形成することができる。
【００４３】
本実施の形態は、上記の実施の形態と自由に組み合わせることが可能である。
【００４４】
（実施の形態３）
本実施の形態では、同一基板上に表示素子を含む画素がマトリクス状に配置された画素部、該画素部を制御する駆動回路、保護回路、及びメモリなどの電気回路を形成した所謂システムオンパネルについて、図面を用いて説明する。
【００４５】
図４（Ａ）に示すパネル１０９は、図１（Ｂ）に示すパネル１０９にメモリ等の論理回路を含む電気回路１３０が追加されている以外は、同じ構成である。なお、電気回路１３０の詳細な説明は後述するが、高速動作が要求される当該電気回路１３０を構成する素子には、連続発振のレーザを用いることで、結晶欠陥が少なく、大粒径の多結晶半導体を用いた素子を適用することが好適である。また、連続発振のレーザによる結晶質半導体を用いた素子は、その移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。
【００４６】
まず、基板１０１におけるレイアウトが決定し、各回路に非晶質半導体及び結晶質半導体のどちらを適用するかが決定したら、結晶質半導体を含む回路の配置箇所にのみにレーザ光を照射するように設定する。より詳しくは、結晶質半導体を含む回路の配置箇所のみに、線状に集光された連続発振のレーザ光を一方向に走査させながら、基板１０１上に全面に形成された非晶質半導体（被照射体）に照射することで、走査方向に向かって結晶を連続的に成長させ、該走査方向に沿って長く延びた単結晶からなる結晶粒が集まるようにする。
【００４７】
この際、本発明は、レーザ光を選択的に走査することを特徴としており、本特徴により、レーザ光が照射された結晶質半導体と、照射されていない非晶質半導体とを同時にかつ簡単に形成することができる。本形態の場合には、例えば、最初に▲１▼に示すように、電気回路１３０に相当する部分にレーザ光を照射し、次いで▲２▼に示すように、各駆動回路に相当する部分にレーザ光を照射し、最後に▲３▼で示すように画素部１０２に相当する部分にレーザ光を照射することで、選択的に行うことができる。そうすると、各回路の要求に応じて、非晶質半導体と結晶質半導体とを簡単にかつ同時に作り分けることができる。
【００４８】
次いで、図４（Ｂ）〜（Ｄ）を用いて、電気回路１３０の構成とその簡単な動作について説明する。
【００４９】
図４（Ｂ）において、電気回路１３０は、メモリ１３１、ＣＰＵ１３２、ＶＲＡＭ１３３及びインターフェース１３４を有し、画素などの他の回路と共に絶縁表面を有する基板上に一体形成されている。メモリ１３１は、ＳＲＡＭやＤＲＡＭといった揮発性メモリにより構成され、画像データを保存する。またＶＲＡＭ１３３は、ＳＲＡＭやＤＲＡＭといった揮発性メモリによって構成される。インターフェース１３４は、外部装置から入力された信号の一時的な保存、フォーマット変換などを行う。その動作について簡単に説明すると、画像データや、キーボードやＲＯＭである外部装置から供給される制御信号は、インターフェース１３４及びシステムバス１３５を介して、ＣＰＵ１３２と外部装置との間で通信される。ＣＰＵ１３２は処理中の画像データやロジック回路の制御信号をメモリ１３１に一時的に格納し、処理された画像データはＶＲＡＭ１３３に格納される。ＶＲＡＭ１３３に格納された画像データは、駆動回路を介して、各画素１０７により供給される。
【００５０】
図４（Ｃ）において、電気回路１３０は、フレームメモリ１３８、タイミング生成回路１３６及びフォーマット変換回路１３７を有し、画素などの他の回路と共に絶縁表面を有する基板上に一体形成されている。タイミング生成回路１３６は、各駆動回路の動作タイミングを決めるクロック、クロックバックを生成する。フォーマット変換回路１３７は、外部装置からＦＰＣを介して入力される圧縮符号化された信号の伸長復号、画像の補間やリサイズなどの画像処理が行われる。フォーマット変換された画像データは、フレームメモリ１３８に格納され、この格納された画像データは、駆動回路を介して、各画素１０７に供給される。
【００５１】
図４（Ｄ）において、電気回路１３０は、ＶＲＡＭ１３３、マスクＲＯＭ１３６、画像処理回路１３７、メモリ１３１、ＣＰＵ１３２及びインターフェース１３４を有し、画素などの他の回路と共に絶縁表面を有する基板上に一体形成されている。インターフェース１３４およびシステムバス１３５を介して、キーボードなどの外部装置との間で制御信号が通信される。マスクＲＯＭ１３６には、プログラムデータや画像データが格納される。マスクＲＯＭ１３６に格納されているデータは、ＣＰＵ１３２によって、メモリ１３１との間で随時読み書きしながら処理される。画像データは画像処理回路１３７でリサイズ等の処理が施され、ＶＲＡＭ１３３に格納される。ＶＲＡＭ１３３に格納されたデータは、駆動回路を介して、各画素１０７に供給される。
【００５２】
上述した電気回路１３０に含まれる各回路は、主に半導体素子により構成され、具体的にはトランジスタなどの３端子素子、ダイオードなどの２端子素子、容量素子、抵抗素子などが挙げられる。各回路は、高速動作が要求されるため、本発明は連続発振レーザにより形成された結晶質半導体を活性層とした高移動度のトランジスタを用いる。そうすると、高速動作が実現され、メモリ１３１、フレームメモリ１３８としてＳＲＡＭを用いる場合には、読み出しサイクルとして２００ｎｓｅｃ、ＤＲＡＭを用いる場合には、読み出しサイクルとして１μｓｅｃ以下を実現する。また、ＣＰＵ１３２、画像処理回路１３７の動作周波数は５ＭＨｚ以上を実現する。なお、電気回路１３０の構成は、上記に限定されず、レジスタ、デコーダ、カウンタ、分周回路、メモリ、ＣＰＵ及びＤＳＰ等から選択された一種又は複数種を含んでいてもよい。
【００５３】
一方、保護回路１０８ａ、１０８ｂには、瞬間的に大電流が流れる、又は大電圧が印加される可能性があるため、耐圧に優れた非晶質半導体により構成することが好適である。
【００５４】
また、結晶質半導体を活性層としたトランジスタを用いると、絶縁表面上に様々な回路群を作り込むモノシリック化が実現され、このようなパネルは、接続するＩＣなどの周辺回路を少なくすることができるため、すっきりとした構造となる。これは、結晶質半導体を用いた場合の大きな長所である。本実施の形態のように、電気回路１３０として、様々な回路を同一基板上に作り込んで作製されたシステムオンパネルは、小型、軽量、薄型の条件が実現されるため、適用される電子機器全てに有効であるが、そのなかでも携帯端末には特に有効である。
【００５５】
本実施の形態は、上記の実施の形態と自由に組み合わせることが可能である。
【００５６】
【実施例】
（実施例１）
本実施例では、半導体装置に設けられる保護回路の構成について、図５を用いて説明する。
【００５７】
まず、外部回路と内部回路の間に配置される保護回路において、１つの入力端子に対応した保護回路の等価回路図を図５に示す。図５（Ａ）に示す保護回路は、２つのｐチャネル型ＴＦＴ１２２、１２３と、２つの容量素子１２１、１２４と、抵抗素子１２５を有する。なお、用いるＴＦＴの導電型は特に限定されず、その用途に応じて設定すればよい。抵抗素子１２５は２端子の抵抗であり、一端には電圧Ｖｉｎが、他端にはＶＳＳが与えられる。抵抗素子１２５は、入力端子に電圧Ｖｉｎが与えられなくなったときに、配線の電位をＶＳＳにおとすために設けられており、その抵抗値は配線の配線抵抗よりも十分に大きく設定する必要がある。
【００５８】
そして、図５（Ａ）に示す保護回路の動作について簡単に説明する。入力電圧Ｖｉｎが電源電圧ＶＤＤよりも高い場合、そのゲート・ソース間電圧の関係から、ＴＦＴ１２２はオン、ＴＦＴ１２３はオフとなる。そうすると、電源電圧ＶＤＤがＴＦＴ１２２を介して、配線に与えられる。従って、雑音等により、入力電圧が電源電圧ＶＤＤよりも高くなっても、配線に与えられる電圧は、電源電圧ＶＤＤよりも高くなることはない。
【００５９】
一方、入力電圧Ｖｉｎが接地電圧ＶＳＳよりも低い場合、そのゲート・ソース間電圧の関係から、ＴＦＴ１２２はオフ、ＴＦＴ１２３はオンとなる。そうすると、接地電位ＶＳＳが配線に与えられる。従って、雑音等により、入力電圧Ｖｉｎが接地電圧ＶＳＳよりも低くなっても、配線に与えられる電圧は、電源電圧ＶＤＤよりも高くなることはない。
【００６０】
また、容量素子１２１、１２４により、入力端子からの電圧にパルス状の雑音を鈍らせることができ、雑音による電圧の急峻な変化をある程度小さくすることができる。このような構成を有する保護回路を配置することで、配線の電圧は、接地電圧ＶＳＳから電源電圧ＶＤＤ間の範囲に保たれ、この範囲外の異常に高いまたは低い電圧の印加から保護される。
【００６１】
そして、信号が入力される入力端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全ての配線の電圧を、一定（ここではＶＳＳ）の高さに保つことができる。つまり信号が入力されていないときは、配線同士をショートした状態にすることができるショートリングとしての機能も有する。そのため、配線間での電圧差に起因する静電破壊を防ぐことができる。また、信号を入力しているときは、抵抗１２５の抵抗値が十分に大きいので、配線に与えられる信号が電圧ＶＳＳに引っ張られることがない。
【００６２】
図５（Ｂ）に示す保護回路は、ゲート・ソース間が接続された各ＴＦＴ１２２、１２３を、整流性を有するダイオード１２６、１２７で代用した等価回路図である。さらに、図５（Ｃ）に示す保護回路は、ＴＦＴ１２２として直列に接続したＴＦＴ１３５、１３６で代用し、ＴＦＴ１２３として直列に接続したＴＦＴ１３７、１３８で代用した等価回路図である。また、図５（Ｃ）に示す保護回路を実際にレイアウトした場合の上面図を図６（Ａ）に示す。両図面において、用いる符号が同じであるため、詳しい説明は省略する。
【００６３】
図５（Ｄ）（Ｅ）には、上記とは異なる保護回路の等価回路図を示す。図５（Ｃ）に示す保護回路は、抵抗１２８、１２９と、トランジスタ１３０を有する。トランジスタ１３０の導電型は特に限定されず、ここではＮチャネル型とする。また、図５（Ｄ）に示す保護回路は、Ｎチャネル型とＰチャネル型のトランジスタ１３１、１３２が並列に接続されている以外は、図５（Ｃ）と同じ構成となっている。
【００６４】
動作について簡単に説明すると、図５（Ｄ）（Ｅ）の両構成とも、端子１３３には配線などが接続され、この配線などの電位が急激に変化した場合に、トランジスタ１３０がオンすることで、電流を端子１３３から１３４の方向に流す。そうすると、端子１３３に接続された電位の急激な変動を緩和することができる。
【００６５】
なお、本実施例では、保護回路の回路構成について、５つの例を示したが、勿論上述した構成に限定されない。このような保護回路は、その性質から、耐圧に優れた非晶質半導体により構成することが好ましい。
【００６６】
また本実施例は、上記の実施の形態と自由に組み合わせることが可能である。
【００６７】
（実施例２）
本実施例では、結晶質半導体を活性層としたＮチャネル型トランジスタ及びＰチャネル型トランジスタ、並びに非晶質半導体を活性層としたトランジスタ、非晶質半導体を含む容量素子及び光電変換素子とを同一基板上に形成する作製工程について、図面を用いて説明する。
【００６８】
基板２００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板、又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる（図７（Ａ））。本実施例ではバリウムホウケイ酸ガラスからなる基板２００を用いた。
【００６９】
続いて、基板２００上に下地膜２０１として、プラズマＣＶＤ法により窒化酸化珪素膜を膜厚５０ｎｍで形成し、次いで酸化窒化珪素膜を膜厚１００ｎｍで積層形成した。次に、下地膜２０１上にＴａ（タンタル）、Ａｌ（アルミニウム）などの導電性を有する材料により被膜を形成し、その後パターン加工を行って導電層２０２〜２０４を形成した。次に、ＣＶＤ法などの公知の技術を用いて、シラン（ＳｉＨ４）ガスとフォスフィンガス（ＰＨ３）の混合ガスを供給することで、リン（Ｐ）をドープした非晶質半導体を成膜後、パターン加工を行って、導電層２０２〜２０４に接するＮ型半導体層２０５、２０６、下地膜２０１に接するＮ型半導体層２０７を形成した。
【００７０】
次いで、公知の方法（スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質半導体２０８を形成した（図７（Ｂ））。そして本発明では、非晶質半導体を被照射体とし、連続発振のレーザ光の照射を選択的に行うことで、簡易にかつ同時に非晶質半導体及び結晶質半導体を同一基板上に形成することを特徴とする。
【００７１】
この場合のレーザは、連続発振の気体レーザ又は固体レーザを用いる。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ４等の結晶を使ったレーザ等が挙げられる。なお非晶質半導体の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２〜第４高調波を適用するのが好ましい。上記レーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光して、非晶質半導体に照射すると良い。結晶化の条件は適宜設定されるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜７００ｍＪ／ｃｍ２（好ましくは２００〜３００ｍＪ／ｃｍ２）とすると良い。またＹＡＧレーザを用いる場合には、その第２高調波を用いてパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００ｍＪ／ｃｍ２（好ましくは３５０〜５００ｍＪ／ｃｍ２）とすると良い。そして幅１００〜１０００μｍ（好ましくは幅４００μｍ）で線状に集光したレーザ光を基板全面に渡って照射し、このときの線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行っても良い。本実施例では、連続発振のＹＶＯ４レーザの第２高調波（波長５３２ｎｍ、５．５Ｗ）を用い、図２、３を用いて説明したレーザ照射装置を用いて、同一基板２００上に非晶質半導体２０８及び結晶質半導体２０９を作製した。
【００７２】
そして、得られた非晶質半導体２０８をパターン加工して非晶質半導体層２１０、２１１を形成し、結晶質半導体２０９をパターン加工して結晶質半導体層２１２、２１３を形成した（図７（Ｃ））。
【００７３】
その後、公知の方法により、光電変換素子を構成するＰ型半導体層２１４を形成する。このＰ型半導体層２１４は、非晶質半導体を成膜後に、ボロンなどのＰ型の不純物を添加し、パターン加工を行って作製する方法を用いるか、又は供給するガスを工夫して、予めボロンがドープされた非晶質半導体を形成後にパターン加工して作製する方法を用いて形成する。本工程により、Ｎ型半導体層２０５、非晶質半導体層２０１及びＰ型半導体層２１４の積層体が形成されるが、この積層体は光電変換素子に相当する。
【００７４】
次いで、Ｎ型半導体層２０７、Ｐ型半導体層２１４及び半導体層２１１〜２１３を被覆するように、プラズマＣＶＤ法やスパッタ法などの公知の方法により珪素を含む絶縁膜を４０〜１５０ｎｍの膜厚で単層又は積層形成して、ゲート絶縁膜２１５を形成する。本実施例では、ゲート絶縁膜２１５としてプラズマＣＶＤ法により酸化窒化珪素膜を１１５ｎｍの厚さに形成した。
【００７５】
次いで、ゲート絶縁膜２１５上に、Ｔａ（タンタル）、Ｗ（タングステン）、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｃｒ（クロム）、Ｎｄから選択された元素、前記元素を主成分とする合金材料若しくは化合物材料、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜やＡｇＰｄＣｕ合金など公知の導電性を有する材料を用いて、膜厚２０〜１００ｎｍの第１の導電膜２１６と、膜厚１００〜４００ｎｍの第２の導電膜とを積層形成し、その後、第２の導電膜をパターン加工して導電層２１７〜２２０を形成する。
【００７６】
本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜２１６と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜を積層形成した。より詳しくは、第１の導電膜２１６であるＴａＮ膜は、Ｔａのターゲットを用いて、窒素を含む雰囲気内でスパッタ法を用いて形成し、第２の導電膜であるＷ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他、６フッ化タングステン（ＷＦ６）を用いる熱ＣＶＤ法を適用しても構わないが、ゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００７７】
次いで、フォトリソグラフィ法を用いてレジストからなるマスク２２１を形成して、ドーピング処理を行う（図７（Ｄ））。本処理では、半導体層２１２、２１３にＮ型を付与する不純物元素を低濃度に添加する。本ドーピング処理はイオンドープ法又はイオン注入法で行えばよく、イオンドープ法の条件はドーズ量を１×１０１３〜５×１０１４ａｔｏｍｓ／ｃｍ２とし、加速電圧を４０〜８０ｋｅＶとして行う。また、Ｎ型を付与する不純物元素としては、１５族に属する元素を用いれば良く、代表的にはリン（Ｐ）又は砒素（Ａｓ）を用いる。本実施例ではドーズ量を５．０×１０１３ａｔｏｍｓ／ｃｍ２、加速電圧を５０ｋｅＶの条件下で、リンを用いてドーピング処理を行った。この場合、導電層２１９、２２０がＮ型を付与する不純物元素に対するマスクとなって、自己整合的に１×１０１８〜１×１０２０ａｔｏｍｓ／ｃｍ３の濃度範囲でＮ型を付与する不純物元素が添加された不純物領域２２２、２２３が形成された。
【００７８】
続いてレジストからなるマスク２２１を除去した後、公知の方法で、絶縁膜又は導電膜２２４を形成する（図８（Ａ））。本実施例では、プラズマＣＶＤ法により、窒化珪素膜を１５０ｎｍの膜厚で形成した。
【００７９】
次いで、垂直方向を主体とした異方性エッチングにより選択的にエッチングして加工し、導電層２１７〜２２０の側壁にサイドウォール２２５〜２２８と、導電層２４０〜２４３を形成する（図８（Ｂ））。本処理により、ＴａＮからなる導電層２４０〜２４３と、Ｗからなる２１７〜２２０が積層された導電層が形成され、この導電層はゲート電極として機能する。
【００８０】
新たにレジストからなるマスク２２９を形成して、上記のドーピング処理よりも高い加速電圧でドーピング処理を行う。イオンドープ法の条件はドーズ量を１×１０１３〜３×１０１５ａｔｏｍｓ／ｃｍ２とし、加速電圧を６０〜１２０ｋｅＶとして行う。本実施例では、ドーズ量を３．０×１０１５ａｔｏｍｓ／ｃｍ２とし、加速電圧を６５ｋｅＶの条件下で、サイドウォール２２７を不純物元素に対するマスクとして用いた。このドーピング処理を行った結果、サイドウォール２２７と重なる不純物領域（Ｎ−領域、ＬＤＤ領域）２３０には１×１０１８〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲でＮ型を付与する不純物元素を添加された。またゲート電極と全く重ならない不純物領域（Ｎ＋領域）２３１には１×１０１９〜５×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でＮ型を付与する不純物元素を添加された。また、不純物元素が全く添加されない領域又はごく微量の不純物元素が添加された領域２３２が形成され、ここでは総称してチャネル形成領域とよぶ。
【００８１】
次いで、レジストからなるマスク２２９を除去した後、新たにレジストからなるマスク２３３を形成する。その後、再度ドーピング処理を行って、Ｐチャネル型ＴＦＴの活性層となる半導体層に、前記第１の導電型とは逆の導電型を付与する不純物元素が添加された不純物領域を形成する。本処理では、導電層２２０、２４３及びサイドウォール２２８を不純物元素に対するマスクとして用いて、Ｐ型を付与する不純物元素を添加し、自己整合的に不純物領域（Ｐ＋領域）２３４、不純物領域（Ｐ−領域）２３５及びチャネル形成領域２３６を形成した。本実施例では、ジボラン（Ｂ２Ｈ６）を用いたイオンドープ法で、ドーズ量を１×１０１６ａｔｏｍｓ／ｃｍ２、加速電圧を８０ｋｅＶの条件下で、Ｐ型を付与する不純物元素の濃度が１×１０１９〜５×１０２１ａｔｏｍｓ／ｃｍ３となるようにドーピング処理をした。なおドーピング処理を行う条件等は上記記載に限定されず、２回以上の複数回のドーピング処理で形成しても良い。
【００８２】
以上の工程により図９（Ａ）に示すように、結晶質半導体を含むＮチャネル型トランジスタ２７３及びＰチャネル型トランジスタ２７４、非晶質半導体からなるトランジスタ２７２、容量素子２７１及び光電変換素子２７０を同一基板上に形成することができた。なお、図９（Ａ）に示す断面Ａ−Ｂ−Ｃは、図６（Ａ）に示す保護回路の上面図に対応している。容量素子２７１及びトランジスタ２７２は保護回路を構成しており、耐圧に優れた非晶質半導体を活性層としたトランジスタを保護回路に用いることで、瞬間的に大電流が流れる、又は大電圧が印加されることで生じる破壊を防止することができる。なお図５（Ｃ）及び図６（Ａ）の図面では、２つのトランジスタが直列に接続されているが、本実施例では、簡単に説明するため、一つのトランジスタの断面図のみを図示している。
【００８３】
また、図９（Ｂ）に示す断面Ｃ−Ｄ−Ｅは、図６（Ｂ）に示す画素の上面図に対応している。図６（Ｂ）に示すように、トランジスタ２７３、２７４の両トランジスタは、表示素子を含む画素を構成し、より詳しくは、トランジスタ２７３は画素への信号の入力を制御するスイッチング用トランジスタであり、トランジスタ２７４は表示素子の点灯を制御する駆動用トランジスタである。
【００８４】
光電変換素子２７０を示す上面図は図示していないが、光電変換素子２７０は、光が入射すると両電極間の電位差が変化する性質を有し、その変化した電位差に応じて両電極間に電流が流れ、その流れた電流量を検知することで、被写体の情報を得ることが可能な性質を有する。また、周囲の明るさを読み取る機能も有する。そのため、その用途に応じて、パネル内の適当な箇所に設けるとよい。
【００８５】
次に、レジストからなるマスク２３３を除去して層間絶縁膜２４４を形成する。この層間絶縁膜２４４としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜を用いて、単層又は積層構造として形成する。本実施例では、プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を形成した。
【００８６】
次いで加熱処理（熱処理）を行って、半導体層の結晶性の回復、又は半導体層に添加された不純物元素の活性化を行ってもよい。この加熱処理は、非晶質半導体が熱結晶化されないように、加熱源の走査を行うことで、選択的な加熱処理が可能なレーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を用いることが好適である。なおこの加熱処理は、層間絶縁膜を形成する前に行っても良い。ただし、導電層２１７〜２２０、２４０〜２４３を構成する材料が熱に弱い場合には、配線等を保護するため層間絶縁膜を形成した後で熱処理を行うことが好ましい。そうすると、活性化処理と同時に、半導体層の水素化も行うことができる。水素化の工程では、層間絶縁膜に含まれる水素により半導体層のダングリングボンドが終端される。また、活性化処理のための加熱処理とは別に、水素化のための加熱処理を行っても良い。
【００８７】
次いで、層間絶縁膜２４４上に、層間絶縁膜２４５を形成する。層間絶縁膜２４５としては、ＣＶＤ法によって形成された酸化珪素膜や、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法によって塗布された酸化珪素膜、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリル等の有機絶縁膜、又はアクリル膜と酸化窒化珪素膜の積層膜を用いる。本実施例では、膜厚１．６μｍのアクリル膜を形成した。層間絶縁膜２４５は、基板上２００に形成されたＴＦＴによる凹凸を緩和し、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。
【００８８】
続いて、層間絶縁膜２４５上に、層間絶縁膜２４６を形成する。本実施例では、層間絶縁膜２４６として、シリコンをターゲットとして、スパッタリング法により窒化珪素膜を形成した。この窒化珪素膜は、発光素子が含むリチウムがトランジスタ側に侵入しないように、ブロッキングする役割を担う。
【００８９】
次に、ゲート絶縁膜２１５及び層間絶縁膜２４４〜２４６をエッチングして、Ｐ型半導体層２１４、不純物領域２２２、２２３、２３１及び２３４に達するコンタクトホールを形成する。続いて、公知の導電性を有する材料により、各不純物領域と電気的に接続する導電膜を形成した後、パターン加工を行って、配線２４７〜２５１、２８０、２８１を形成する。
【００９０】
続いて、透明導電膜からなる第１の電極（画素電極）２６０を形成する。透明導電膜としては、酸化インジウムと酸化スズの化合物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）、酸化インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウムや、これらの材料にガリウムを添加したものを用いる。本実施例では、ＩＴＯを１１０ｎｍの厚さで成膜後に、パターン加工を行って、第１の電極２６０を形成した。なお本実施例では、配線２４９を形成後、該配線２４９に電気的に接続されるように透明導電膜を形成する方法を示したが、例えば、透明導電膜を形成し、該透明導電膜をパターン加工した後に、トランジスタの配線２４９を形成してもよい。
【００９１】
次に、層間絶縁膜２６１を形成する。層間絶縁膜２６１を形成する材料は特に限定されず、無機又は有機の材料で形成することができるが、感光性の有機物を使用して形成すると、開口部の形状が発光層を蒸着する際に段切れなどが起こりにくいものとなるため好ましい。例えば、層間絶縁膜２６１の材料としてネガ型の感光性樹脂を用いた場合、層間絶縁膜２６１の上端部に第１の曲率半径を有する曲面、層間絶縁膜２６１の下端部に第２の曲率半径を有する曲面を有するように形成される。第１及び第２の曲率半径は、０．２μｍ〜３μｍ、また前記開口部の壁面のＩＴＯに対する角度は３５°以上とすることが好ましい。また、ポジ型の感光性樹脂を用いた場合、開口部の形状は、層間絶縁膜２６１の上端部が曲率半径を有する曲面となる。
【００９２】
その後、ＰＶＡ（ポリビニルアルコール）系の多孔質体を用いて拭い、ゴミ等の除去を行う。本実施例では、ＰＶＡの多孔質体を用いた拭浄により、ＩＴＯや絶縁膜をエッチングしたときに発生する微粉（ゴミ）の除去を行った。
【００９３】
次いで、層間絶縁膜２６１の開口部において露出している第１の電極２６０と接するように発光層２６２を形成する。発光層２６２は、蒸着法、塗布法（スピンコート法、インクジェット法など）により形成される。本実施例では、蒸着装置を用いて、蒸着源を移動させながら蒸着を行った。蒸着の際、抵抗加熱により、予め材料は気化されており、蒸着時にシャッターが開くことによって基板の方向へ飛散する。つまり、気化された材料は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着され、発光層２６２が形成された。なお、発光層２６２の蒸着前処理に、全体にＰＥＤＯＴを塗布し、ベークを行ってもよい。このとき、ＰＥＤＯＴはＩＴＯとの濡れ性が良くないため、一旦ＰＥＤＯＴを塗布後、水洗し、再度ＰＥＤＯＴを塗布することが好ましい。その後、常圧で加熱を行って水分を飛ばしてから、減圧雰囲気で加熱を行う。
【００９４】
本発明では、発光素子を構成する第１及び第２の電極間に設けられる一つ又は複数の層を総称して発光層２６２とよぶ。発光層２６２は、低分子系有機化合物材料、高分子系有機化合物材料、或いは、両者を適宣組み合わせて形成することが可能である。また、電子輸送性材料と正孔輸送性材料を適宜混合させた混合層、又はそれぞれの接合界面に混合領域を形成した混合接合を形成しても良い。また、有機系の材料のほかに無機系の発光材料を使用しても良い。さらに、発光層２６２の構造も特に限定されず、低分子材料からなる層を積層した構造、高分子材料からなる層と低分子材料からなる層とを積層した構造でもよい。
【００９５】
続いて発光層２６２上に、第２の電極（対向電極）２６３を形成する。第２の電極２６３は、仕事関数の小さい金属（Ｌｉ、Ｍｇ、Ｃｓ）を含む薄膜、Ｌｉ、Ｍｇ等を含む薄膜上に積層した透明導電膜との積層膜で形成する。膜厚は陰極として作用するように適宜設定すればよいが、０．０１〜１μｍ程度の厚さに公知の方法（電子ビーム蒸着法など）で形成する。但し、電子ビーム蒸着法を用いる場合、加速電圧が高すぎると放射線を発生し、ＴＦＴにダメージを与えてしまう。しかし、加速電圧が低すぎても成膜速度が下がり、生産性が低下する。そのため、第２の電極２６３を陰極として作用しうる膜厚より過剰には成膜しないようにする。第２の電極２６３が薄いと、成膜速度が遅くても生産性に大きな影響は現れない。しかしながら、陰極の膜厚が薄いことで高抵抗化してしまう問題も発生するが、陰極上に低抵抗金属であるＡｌなどを抵抗加熱蒸着やスパッタリング法などで形成し、積層構造とすることで解決する。本実施例では、第２の電極２６３として電子ビーム蒸着法でＡｌ−Ｌｉを０．１μｍの厚さで形成した。
【００９６】
次に、絶縁膜２６１及び第２の電極２６３を被覆するように、保護膜２６４を成膜する。保護膜２６４は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、ＤＬＣ膜、窒化炭素膜、ＲＦスパッタリング法で形成された窒化珪素膜等を用いるのが望ましい。またその膜厚は、１０〜２００ｎｍ程度とするのが望ましい。本実施例では、スパッタリング法を用いて、窒化珪素膜を１００ｎｍの厚さで形成した。
【００９７】
以上の工程により、第１の電極２４７、発光層２４８及び第２の電極２４９が形成され、その積層体は発光素子に相当する。なお発光素子の励起状態には一重項励起と三重項励起があるが、発光はどちらの励起状態を経てもよい。
【００９８】
本実施例では、発光素子は第１の電極２４７（陽極、透明電極）→発光層２４８→第２の電極２４９（陰極、反射電極）の順に形成され、発光素子から発せられた光は、透明導電膜でなる第１の電極２４７を透過し、トランジスタが形成されている基板２００側に出射される。しかしながら、発光素子２５１を、第２の電極２４９（陰極、反射電極）→発光層２４８→第１の電極２４７（陽極、透明電極）の順で形成し、前者とは反対側に光が出射される構成としても良いし、陰極側を光が透過する構成としても良い。また表示素子として、発光素子を形成した場合を示したが、本発明はこれに限定されず、例えば表示素子として液晶素子を形成してもよい。
【００９９】
さらに本実施例では、結晶質半導体を用いたトランジスタを画素内の表示素子を制御するトランジスタに用いる例を示したが、本発明はこれに限定されない。例えば、ＣＰＵなどに代表される機能回路を用途としたトランジスタは、ＬＤＤ構造又はＧＯＬＤ構造が好適であり、本実施例により完成されるトランジスタ２７３、２７４は、ＧＯＬＤ構造を有するため、表示素子の制御だけでなく、機能回路に用いてもよい。また、連続発振のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体を用いて、トランジスタを作成することができるため、移動度や応答速度が良好であり、このような観点からも機能回路に用いることが好適である。
【０１００】
本実施例は上記の実施の形態、実施例と組み合わせて実施することが可能である。
【０１０１】
（実施例３）
本実施例では、結晶質半導体を活性層としたＮチャネル型トランジスタ及びＰチャネル型トランジスタ、並びに非晶質半導体を活性層としたトランジスタを同一基板上に形成する作製工程について、図面を用いて説明する。
【０１０２】
基板３００は、絶縁表面を有する基板を用いる（図１０（Ａ））。本実施例ではバリウムホウケイ酸ガラスからなる基板３００を用いた。続いて、基板３００上にＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選択された元素、前記元素を主成分とする合金材料若しくは化合物材料、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜やＡｇＰｄＣｕ合金などの公知の導電性を有する材料により被膜を形成し、その後、パターン加工を行って導電層３０１を形成した。この導電層３０１は、ゲート電極に相当する。続いて、絶縁膜３０２として、公知の方法（プラズマＣＶＤ法等）により、窒化酸化珪素膜、酸化窒化珪素膜などの珪素を含む絶縁膜を単層又は積層形成した。この絶縁膜３０２は、ゲート絶縁膜と下地膜の２つの役割を果たす。
【０１０３】
次に、公知の方法（スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により２５〜８０ｎｍの厚さで非晶質半導体３０３を形成した。その後、本発明では、レーザ結晶化法を用いて結晶質半導体を形成するが、その際、連続発振のレーザ光を選択的に照射することで、非晶質半導体及び結晶質半導体を同一基板上に形成することを特徴とする。本工程におけるレーザは、連続発振の気体レーザ又は固体レーザを用いる。本実施例では、連続発振のＹＶＯ４レーザの第２高調波（波長５３２ｎｍ、５．５Ｗ）を用い、図２、３を用いて説明した方法によって非晶質半導体３０３上を選択的に走査して、基板３００上に非晶質半導体３０３及び結晶質半導体３０４を形成した。
【０１０４】
その後、ＣＶＤ法などの公知の技術を用いて、シラン（ＳｉＨ４）ガスとフォスフィンガス（ＰＨ３）の混合ガスを供給することで、リン（Ｐ）をドープしたＮ型の非晶質半導体を成膜した。続いて、非晶質半導体３０３及び結晶質半導体３０４、並びにＮ型の非晶質半導体３０５にパターン加工を行って、非晶質半導体層３０６、結晶質半導体層３０７、３０８、Ｎ型半導体層３０９〜３１１を形成した（図１０（Ｂ））。
【０１０５】
次いで、レジストからなるマスク３１２を形成し、結晶質半導体層３０７、３０８に接する各Ｎ型半導体層３１０、３１１を公知の方法により除去した（図１０（Ｃ））。より詳しくは、Ｎ型半導体層３１０、３１１と結晶質半導体３０７、３０８との選択比を利用してエッチング法によりＮ型半導体層３１０、３１１を除去した。
【０１０６】
続いて、Ｎ型半導体層３０９及び結晶質半導体層３１０、３１１を被覆するように、公知の導電性を有する材料により導電膜３１２を形成した（図１０（Ｄ））。
【０１０７】
その後、レジストからなるマスクを用いて、Ｎ型半導体層３１３、３１４と、導電層３１５、３１６を形成した（図１０（Ｅ））。この際、非晶質半導体層３０６には、多少膜減りが生じる。その後、導電層３１５、３１６及び結晶質半導体３０７、３０８を被覆するように絶縁膜３１７を形成した。この絶縁膜３１７は、保護膜とゲート絶縁膜の２つの役割を果たす。
【０１０８】
次いで、絶縁膜３１７上に、公知の導電性を有する材料を用いて、膜厚２０〜１００ｎｍの第１導電膜３１８を形成した（図１１（Ａ））。次に、第１導電膜３１８を被覆するように、膜厚１００〜４００ｎｍの第２導電膜及び膜厚１００〜４００ｎｍの窒化珪素膜を積層形成した。続いて、最初に窒化珪素膜をパターン加工して、絶縁層３２１、３２２を形成し、次に絶縁層３２１、３２２をマスクとして、第２導電膜をパターン加工して、導電層３１９、３２０を形成した。
【０１０９】
次に、フォトリソグラフィ法を用いてレジストからなるマスク３２３を形成して、ドーピング処理を行う。本処理では、半導体層３０７、３０８に、リン又はヒ素などの１５族に属し、Ｎ型を付与する不純物元素を低濃度に添加する。本実施例ではドーズ量を５．０×１０１３ａｔｏｍｓ／ｃｍ２、加速電圧を５０ｋｅＶの条件下で、リンを用いてドーピング処理を行った。この際、導電層３１９、３２０及び絶縁層３２１、３２２がＮ型を付与する不純物元素に対するマスクとなって、自己整合的に不純物領域３２４、３２５が形成され、１×１０１８〜１×１０２０ａｔｏｍｓ／ｃｍ３の濃度範囲でＮ型を付与する不純物元素が添加された。
【０１１０】
続いてレジストからなるマスク３２３を除去した後、異方性のサイドエッチングを行って導電層３１９、３２０を後退させて、導電層３２６、３２７を形成した（図１１（Ｂ））。
【０１１１】
その後、マスクとして機能した絶縁層３２１、３２２をエッチングにより除去した（図１１（Ｃ））。本実施例では、ＨＦ系エッチング液を用いて、ウエットエッチングにより除去した。次いで、新たにレジストからなるマスク３２８を形成して、上記のドーピング処理よりも高い加速電圧でドーピング処理を行う。本実施例では、ドーズ量を３．０×１０１５ａｔｏｍｓ／ｃｍ２とし、加速電圧を６５ｋｅＶの条件下で、導電層３２６を不純物元素に対するマスクとして用いた。上記のドーピング処理を行った結果、不純物領域（Ｎ−領域、ＬＤＤ領域）３２９には１×１０１８〜５×１０１９ａｔｏｍｓ／ｃｍ３の濃度範囲で不純物元素が付与され、不純物領域（Ｎ＋領域）３３０には１×１０１９〜５×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でＮ型を付与する不純物元素を添加された。また、チャネル形成領域３３１が形成された。
【０１１２】
次いで、レジストからなるマスク３２８を除去した後、新たにレジストからなるマスク３３２を形成した（図１１（Ｄ））。その後、ドーピング処理を行って、Ｐチャネル型ＴＦＴの活性層となる半導体層に、前記第１の導電型とは逆の導電型を付与する不純物元素が添加された不純物領域を形成する。本処理では、導電層３２７を不純物元素に対するマスクとして用いて、Ｐ型を付与する不純物元素を添加し、自己整合的に不純物領域（Ｐ＋領域）３３３、不純物領域（Ｐ−領域）３３４及びチャネル形成領域３３５を形成した。本実施例では、ジボラン（Ｂ２Ｈ６）を用いたイオンドープ法で、ドーズ量を１×１０１６ａｔｏｍｓ／ｃｍ２、加速電圧を８０ｋｅＶの条件下で、Ｐ型を付与する不純物元素の濃度が１×１０１９〜５×１０２１ａｔｏｍｓ／ｃｍ３となるようにドーピング処理を行った。なおドーピング処理を行う条件等は上記記載に限定されず、２回以上の複数回のドーピング処理で形成しても良い。
【０１１３】
次に、レジストからなるマスク３３２を除去し、導電層３２６、３２７をマスクとして、第１導電膜３１８を異方性エッチングして、導電層３３６、３３７を形成した（図１１（Ｅ））。以上の工程により、結晶質半導体を含むＮチャネル型トランジスタ（ｐ−ＳｉＴＦＴ）３３８及びＰチャネル型トランジスタ（ｐ−ＳｉＴＦＴ）３３９、並びに非晶質半導体を含むトランジスタ（ａ−ＳｉＴＦＴ）３４０を同一基板上に形成することができた。
【０１１４】
続いて、絶縁膜３４１を形成する。この絶縁膜３４１には、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜を用いて、単層又は積層構造として形成する。本実施例では、プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を形成した。
【０１１５】
次いで加熱処理（熱処理）を行って、半導体層の結晶性の回復、又は半導体層に添加された不純物元素の活性化を行ってもよい。この加熱処理は、非晶質半導体が熱結晶化されないように、加熱源の走査を行うことで、選択的な加熱処理が可能なレーザアニール法やＲＴＡ法を用いることが好適である。
【０１１６】
次いで、絶縁膜３４１上に、絶縁膜３４８を形成する。絶縁膜３４８としては、ＣＶＤ法によって形成された酸化珪素膜や、ＳＯＧ法によって塗布された酸化珪素膜、ポリイミド、ポリアミド、ＢＣＢ、アクリル等の有機絶縁膜、又はアクリル膜と酸化窒化珪素膜の積層膜を用いる。本実施例では、膜厚１．６μｍのアクリル膜を形成した。絶縁膜３４８は、基板上２００に形成されたＴＦＴによる凹凸を緩和し、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。
【０１１７】
次に、絶縁膜３１７、３４１及び３４８をエッチングして、導電層３１５、不純物領域３３０、３３３に達するコンタクトホールを形成した。続いて、公知の導電性を有する材料を用いて、各不純物領域と電気的に接続する導電膜を単層又は積層形成した後、パターン加工を行って、配線３４２〜３４６を形成した。続いて、配線３４２〜３４６を被覆するように絶縁膜３４７を形成した。
【０１１８】
ＣＰＵなどに代表される機能回路を用途としたトランジスタは、ＬＤＤ構造又はＧＯＬＤ構造が好適であり、高速化のためにトランジスタの微細化を図ることが好ましい。本実施例により完成されるトランジスタ３３８、３３９は、ＬＤＤ構造を有するため、表示素子の制御だけでなく、機能回路に用いてもよい。また、微細化に伴うゲート絶縁膜３１７の薄膜化が欠かせないが、本実施例の工程では、ゲート絶縁膜３１７が第１導電膜３１８に被覆された状態でドーピング工程が行われ、ゲート絶縁膜３１７が保護されており、微細化にも有効である。また、連続発振のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体を用いて、トランジスタを作成することができるため、移動度や応答速度が良好であり、このような観点からも機能回路に用いることが好適である。
【０１１９】
本実施例は上記の実施の形態、実施例と組み合わせて実施することが可能である。
【０１２０】
（実施例４）
本発明を適用して作製される電子機器の一例として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図１２に示す。
【０１２１】
図１２（Ａ）は表示装置であり、筐体３００１、支持台３００２、表示部３００３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明は表示部３００３の作製に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１２２】
図１２（Ｂ）はデジタルスチルカメラであり、本体３１０１、表示部３１０２、受像部３１０３、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。本発明は表示部３１０２の作製に用いることができる。図１２（Ｃ）はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２、表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス３２０６等を含む。本発明は表示部３２０３の作製に用いることができる。
【０１２３】
図１２（Ｄ）はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。本発明は表示部２３０２の作製に用いることができる。図１２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３４０４、記録媒体（ＤＶＤ等）読込部３４０５、操作キー３４０６、スピーカー部３４０７等を含む。表示部Ａ３４０３は主として画像情報を表示し、表示部Ｂ３４０４は主として文字情報を表示するが、本発明はこれら表示部Ａ、Ｂ３４０３、３４０４の作製に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１２４】
図１２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体３５０１、表示部３５０２、アーム部３５０３を含む。本発明は表示部３５０２の作製に用いることができる。図１２（Ｇ）はビデオカメラであり、本体３６０１、表示部３６０２、筐体３６０３、外部接続ポート３６０４、リモコン受信部３６０５、受像部３６０６、バッテリー３６０７、音声入力部３６０８、操作キー３６０９等を含む。本発明は表示部３６０２の作製に用いることができる。
【０１２５】
図１２（Ｈ）は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声入力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、アンテナ３７０８等を含む。本発明は表示部３７０３の作製に用いることができる。なお、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【０１２６】
【発明の効果】
本発明は、駆動回路などの高速動作が必要な箇所には連続発振レーザ光の照射を行って結晶質半導体を形成し、それ以外の箇所、例えば保護回路やセンサなどが設けられる箇所にはレーザ光の照射を行わず、非晶質半導体のままにしておくことを特徴とする。上記特徴により、非晶質半導体を被照射体とし、連続発振のレーザ光の照射を選択的に行うことで、簡易にかつ同時に非晶質半導体及び結晶質半導体を同一基板上に形成することができる。そして、非晶質半導体及び結晶質半導体の各々の利点を活かし、例えば、耐圧の高い非晶質半導体により保護回路を構成し、それ以外の回路を結晶質半導体により構成することで、各回路の要求を満たした半導体装置を作製することができる。
【０１２７】
連続発振のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体を用いて、トランジスタを作成することができる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。
【０１２８】
本発明は、連続発振レーザによるレーザ光の照射を選択的に行うことによるレーザ結晶化工程の高スループットや、同一基板上に高速動作が可能な回路を一体形成することによるＩＣチップの実装の減少との相乗効果により、低コストで、かつ小型、薄型、軽量の半導体装置及びその作製方法を提供することができる。また、一体化による配線容量の低減と回路特性の向上により、高い動作周波数を実現する半導体装置及びその作製方法を提供することができる。
【０１２９】
【図面の簡単な説明】
【図１】本発明の半導体装置の作製方法を説明する図。
【図２】連続発振レーザを説明する図。
【図３】連続発振レーザを説明する図。
【図４】保護回路の等価回路図。
【図５】保護回路のレイアウト図。
【図６】本発明の半導体装置の作製方法を説明する図。
【図７】本発明の半導体装置の作製工程を説明する図。
【図８】本発明の半導体装置の作製工程を説明する図。
【図９】本発明の半導体装置の作製工程を説明する図。
【図１０】本発明の半導体装置の作製工程を説明する図。
【図１１】本発明の半導体装置の作製工程を説明する図。
【図１２】本発明を用いた電子機器を示す図。
【図１】
2004266079.tif 000003
【図２】
2004266079.tif 000004
【図３】
2004266079.tif 000005
【図４】
2004266079.tif 000006
【図５】
2004266079.tif 000007
【図６】
2004266079.tif 000008
【図７】
2004266079.tif 000009
【図８】
2004266079.tif 000010
【図９】
2004266079.tif 000011
【図１０】
2004266079.tif 000012
【図１１】
2004266079.tif 000013
【図１２】
2004266079.tif 000014