(57)【要約】【課題】システムＬＳＩ以外のプロセッサを用いず、従来のシステムに比べて、部品点数の削減および実装面積の縮小による小型化を実現することが可能な多チャネル映像信号処理装置を提供すること。【解決手段】多チャネルの映像信号が圧縮符号化され、多重化された多重符号化信号を分離して得られたチャネル毎の映像信号を復号化する映像復号化器、またはチャネル毎に映像信号を圧縮符号化する映像符号化器、および制御プロセッサをそれぞれ有する複数のシステムＬＳＩ１１、１３を備え、システムＬＳＩ１１の制御プロセッサが、複数のシステムＬＳＩ１１、１３を含むシステム全体を制御する。【選択図】  図１
2004289637.tif 000002
【特許請求の範囲】
【請求項１】
多チャネルの映像信号が圧縮符号化され、多重化された多重符号化信号を分離して得られたチャネル毎の映像信号を復号化する映像復号化器および制御プロセッサをそれぞれ有する複数の大規模集積回路を備え、
前記複数の大規模集積回路の少なくとも一つが、前記複数の大規模集積回路を含むシステム全体を制御するシステム制御手段を有することを特徴とする多チャネル映像信号処理装置。
【請求項２】
チャネル毎に映像信号を圧縮符号化する映像符号化器および制御プロセッサをそれぞれ有する複数の大規模集積回路を備え、
前記複数の大規模集積回路の少なくとも一つが、前記複数の大規模集積回路を含むシステム全体を制御するシステム制御手段を有することを特徴とする多チャネル映像信号処理装置。
【請求項３】
前記システム制御手段を有する大規模集積回路と前記システム制御手段を有しない残りの大規模集積回路との間で共有可能な一時記憶領域を有する記憶手段を備えたことを特徴とする請求項１または請求項２に記載の多チャネル映像信号処理装置。
【請求項４】
前記システム制御手段を有する大規模集積回路がソフトウェア割込みを発生する割込み手段を有し、
前記残りの大規模集積回路のそれぞれが前記ソフトウェア割込みを受信する割込み受信手段を有することを特徴とする請求項１乃至請求項３の何れかに記載の多チャネル映像信号処理装置。
【請求項５】
前記残りの大規模集積回路のそれぞれがソフトウェア割込みを発生する割込み手段を有し、
前記システム制御手段を有する大規模集積回路が前記ソフトウェア割込みを受信する割込み受信手段を有することを特徴とする請求項１乃至請求項３の何れかに記載の多チャネル映像信号処理装置。
【請求項６】
前記残りの大規模集積回路のそれぞれが前記記憶手段の一時記憶領域を周期的にアクセスする記憶領域アクセス手段を有することを特徴とする請求項３に記載の多チャネル映像信号処理装置。
【請求項７】
前記システム制御手段を有する大規模集積回路が前記記憶手段の一時記憶領域を周期的にアクセスする記憶領域アクセス手段を有することを特徴とする請求項３に記載の多チャネル映像信号処理装置。
【請求項８】
前記システム制御手段を有する大規模集積回路が、前記残りの大規模集積回路に、コマンドをシリアル通信にて送信するコマンド送信手段を有し、
前記残りの大規模集積回路が、前記システム制御手段を有する大規模集積回路のコマンド送信手段から送信されたコマンドを、シリアル通信割込みによって、受信するコマンド受信手段を有することを特徴とする請求項４に記載の多チャネル映像処理装置。
【請求項９】
前記残りの大規模集積回路が、前記システム制御手段を有する大規模集積回路に、コマンドをシリアル通信にて送信するコマンド送信手段を有し、
前記システム制御手段を有する大規模集積回路が、前記残りの大規模集積回路のコマンド送信手段から送信されたコマンドを、シリアル通信割込みによって、受信するコマンド受信手段を有することを特徴とする請求項５に記載の多チャネル映像処理装置。
【請求項１０】
割込み発生指示に呼応して、ソフトウェア割込みを発生する割り込み発生手段を備えるとともに、
前記システム制御手段を有する大規模集積回路は、前記割込み発生指示を出力する割込み指示手段を有し、
前記残りの大規模集積回路は、前記ソフトウェア割込みを受信する割込み受信手段をそれぞれ有することを特徴とする請求項１乃至請求項３の何れかに記載の多チャネル映像信号処理装置。
【請求項１１】
割込み発生指示に呼応して、ソフトウェア割込みを発生する割り込み発生手段を備えるとともに、
前記残りの大規模集積回路は、割込み発生指示を出力する割込み指示手段を有し、
前記システム制御手段を有する大規模集積回路は、前記ソフトウェア割込みを受信する割込み受信手段を有することを特徴とする請求項１乃至請求項３の何れかに記載の多チャネル映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多チャネル映像信号処理装置に関し、特に、圧縮符号化され、多重化された多チャネルの映像信号を、光または衛星通信などのネットワークを通じて伝送し処理する多チャネル映像信号処理装置に関する。
【０００２】
【従来の技術】
近年、大規模集積回路（以後、「システムＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）」と呼ぶ。）開発技術の発展に伴い、映像符号化器と制御マイコン、あるいは映像復号化器と制御マイコンが一体化されたシステムＬＳＩなどの需要が高まっている。一つのシステムで複数のチャネルが必要とされる場合、これらのＬＳＩは一つのシステムの中に複数個実装され、複数の入力および出力チャネルを実現する手法が主流である（例えば、特許文献１参照。）。
【０００３】
従来、この種の多チャネル映像信号処理装置は、図１０に示すように、多チャネルの映像信号が圧縮符号化され、多重化された多重符号化信号を分離して得られたチャネル毎の映像信号データ（図中、「映像データ」と示される。）を復号する、あるいはチャネル毎に映像信号を圧縮符号化する複数の汎用のシステムＬＳＩ、ここでは２チャネル分のシステムＬＳＩ、すなわち、第１チャネルシステムＬＳＩ２および第２チャネルシステムＬＳＩ３と、システム全体の制御を行うシステム制御専用のマスタプロセッサ４と、映像信号データを入力し、この入力された映像信号データを第１チャネルシステムＬＳＩ２と第２チャネルシステムＬＳＩ３の何れで使用するものかを区別し、該当するチャネルのシステムＬＳＩに割り当てて映像信号データを送信するチャネル切替部６を有するデータ制御部５と、このデータ制御部５、各システムＬＳＩ２、３およびマスタプロセッサ４の間に介在し、データ制御部５、各システムＬＳＩ２、３およびマスタプロセッサ４間の制御信号のやり取りを行うバスインタフェース７と、マスタプロセッサ４にバスインタフェース７とは独立して設けられ、多チャネル映像信号処理装置１のシステム全体の制御を行う制御コマンドを与える外部制御部８とを備え、システムＬＳＩ２および３が有する制御プロセッサは、映像信号データを制御するためだけに使用され、システムの制御は一切行わず、別途マスタプロセッサ４を設けシステム全体の制御を行う構成であった。
【０００４】
【特許文献１】
特開平１０−３３６６４５号公報
【０００５】
【発明が解決しようとする課題】
しかし、このような従来の多チャネル映像信号処理装置では、システム全体の制御専用にプロセッサを別に追加しなければならないために、マスタプロセッサおよびその周辺回路の分だけ、部品点数の増加さらに実装面積の拡大につながるという問題点があった。
【０００６】
本発明はこのような問題を解決するためになされたもので、システムＬＳＩ以外のプロセッサを用いず、従来のシステムに比べて、部品点数の削減および実装面積の縮小による小型化を実現することが可能な多チャネル映像信号処理装置を提供するものである。
【０００７】
【課題を解決するための手段】
本発明の多チャネル映像信号処理装置は、多チャネルの映像信号が圧縮符号化され、多重化された多重符号化信号を分離して得られたチャネル毎の映像信号を復号化する映像復号化器および制御プロセッサをそれぞれ有する複数の大規模集積回路を備え、前記複数の大規模集積回路の少なくとも一つが、前記複数の大規模集積回路を含むシステム全体を制御するシステム制御手段を有することを特徴とした構成を有している。
【０００８】
この構成により、システム全体の制御を行う唯一の大規模集積回路の制御プロセッサが、従来の多チャネル映像信号処理装置のマスタプロセッサの役割を果たすため、システム全体の制御専用のプロセッサを新たに用意する必要がなく、プロセッサ一個とその周辺回路分の実装面積および部品点数を低減することとなる。
【０００９】
また、本発明の多チャネル映像信号処理装置は、チャネル毎に映像信号を圧縮符号化する映像符号化器および制御プロセッサをそれぞれ有する複数の大規模集積回路を備え、前記複数の大規模集積回路の少なくとも一つが、前記複数の大規模集積回路を含むシステム全体を制御するシステム制御手段を有することを特徴とした構成を有している。
【００１０】
この構成により、システム全体の制御を行う唯一の大規模集積回路の制御プロセッサが、従来の多チャネル映像信号処理装置のマスタプロセッサの役割を果たすため、システム全体の制御専用のプロセッサを新たに用意する必要がなく、プロセッサ一個とその周辺回路分の実装面積および部品点数を低減することとなる。
【００１１】
さらに、上記本発明の多チャネル映像信号処理装置は、前記システム制御手段を有する大規模集積回路と前記システム制御手段を有しない残りの大規模集積回路との間で共有可能な一時記憶領域を有する記憶手段を備えたことを特徴とした構成を有している。
【００１２】
ここで、記憶手段は、例えば、各大規模集積回路間に設けられたインタフェース部である。この構成により、複数の大規模集積回路の制御プロセッサ間の通信が可能となり、従来と変わらない性能が実現できる。
【００１３】
さらに、上記本発明の多チャネル映像信号処理装置は、前記システム制御手段を有する大規模集積回路がソフトウェア割込みを発生する割込み手段を有し、前記残りの大規模集積回路のそれぞれが前記ソフトウェア割込みを受信する割込み受信手段を有することを特徴とした構成を有している。
【００１４】
この構成により、従来のマスタプロセッサの役割を果たすシステム制御手段を有する大規模集積回路からの割込みにより、これを受信した残りの大規模集積回路の制御プロセッサが迅速にソフトウェア処理対応することができることとなる。
【００１５】
また、上記本発明の多チャネル映像信号処理装置は、前記残りの大規模集積回路のそれぞれがソフトウェア割込みを発生する割込み手段を有し、前記システム制御手段を有する大規模集積回路が前記ソフトウェア割込みを受信する割込み受信手段を有することを特徴とした構成を有している。
【００１６】
この構成により、システム制御手段を有する大規模集積回路以外の従来のスレブプロセッサの役割を果たす残りの大規模集積回路のそれぞれからの割込みにより、これを受信したシステム制御手段を有する大規模集積回路の制御プロセッサが迅速にソフトウェア処理対応することができることとなる。
【００１７】
さらに、上記本発明の多チャネル映像信号処理装置は、前記残りの大規模集積回路のそれぞれが前記記憶手段の一時記憶領域を周期的にアクセスする記憶領域アクセス手段を有することを特徴とした構成を有している。
【００１８】
この構成により、システム制御手段を有する大規模集積回路以外の従来のスレブプロセッサの役割を果たす残りの大規模集積回路のそれぞれは、常に従来のマスタプロセッサの役割を果たすシステム制御手段を有する大規模集積回路の状態を監視し、迅速にソフトウェア処理対応することができることとなる。
【００１９】
また、上記本発明の多チャネル映像信号処理装置は、前記システム制御手段を有する大規模集積回路が前記記憶手段の一時記憶領域を周期的にアクセスする記憶領域アクセス手段を有することを特徴とした構成を有している。
【００２０】
この構成により、従来のマスタプロセッサの役割を果たすシステム制御手段を有する大規模集積回路は、常に従来のスレブプロセッサの役割を果たす残りの大規模集積回路のそれぞれの状態を監視し、迅速にソフトウェア処理対応することができることとなる。
【００２１】
さらに、上記本発明の多チャネル映像処理装置は、前記システム制御手段を有する大規模集積回路が、前記残りの大規模集積回路に、コマンドをシリアル通信にて送信するコマンド送信手段を有し、前記残りの大規模集積回路が、前記システム制御手段を有する大規模集積回路のコマンド送信手段から送信されたコマンドを、シリアル通信割込みによって、受信するコマンド受信手段を有することを特徴とした構成を有している。
【００２２】
この構成により、従来のマスタプロセッサの役割を果たすシステム制御手段を有する大規模集積回路からのシリアル通信割込みにより、コマンドを受信した従来のスレブプロセッサの役割を果たす残りの大規模集積回路が迅速にソフトウェア処理対応することができる。
【００２３】
また、上記本発明の多チャネル映像処理装置は、前記残りの大規模集積回路が、前記システム制御手段を有する大規模集積回路に、コマンドをシリアル通信にて送信するコマンド送信手段を有し、前記システム制御手段を有する大規模集積回路が、前記残りの大規模集積回路のコマンド送信手段から送信されたコマンドを、シリアル通信割込みによって、受信するコマンド受信手段を有することを特徴とした構成を有している。
【００２４】
この構成により、従来のスレブプロセッサの役割を果たす残りの大規模集積回路のそれぞれからのシリアル通信割込みにより、コマンドを受信した従来のマスタプロセッサの役割を果たすシステム制御手段を有する大規模集積回路が迅速にソフトウェア処理対応することができる。
【００２５】
さらに、上記本発明の多チャネル映像処理装置は、割込み発生指示に呼応して、ソフトウェア割込みを発生する割り込み発生手段を備えるとともに、前記システム制御手段を有する大規模集積回路は、前記割込み発生指示を出力する割込み指示手段を有し、前記残りの大規模集積回路は、前記ソフトウェア割込みを受信する割込み受信手段をそれぞれ有することを特徴とした構成を有している。ここで、ソフトウェア割込みを発生する割り込み発生手段は、ハードウェアで構成される。
【００２６】
この構成により、割込み制御専用のハードウェアを設けることによって、従来のマスタプロセッサの役割を果たすシステム制御手段を有する大規模集積回路がこのハードウェアにアクセスするだけで、従来のスレブプロセッサの役割を果たす残りの大規模集積回路のそれぞれに割込みを発生させることができる。
【００２７】
また、上記本発明の多チャネル映像処理装置は、割込み発生指示に呼応して、ソフトウェア割込みを発生する割り込み発生手段を備えるとともに、前記残りの大規模集積回路は、割込み発生指示を出力する割込み指示手段を有し、前記システム制御手段を有する大規模集積回路は、前記ソフトウェア割込みを受信する割込み受信手段を有することを特徴とした構成を有している。ここで、ソフトウェア割込みを発生する割り込み発生手段は、ハードウェアで構成される。
【００２８】
この構成により、割込み制御専用のハードウェアを設けることによって、従来のスレブプロセッサの役割を果たす残りの大規模集積回路のそれぞれがこのハードウェアにアクセスするだけで、従来のマスタプロセッサの役割を果たすシステム制御手段を有する大規模集積回路に割込みを発生させることができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素は同じ参照記号および符号を用いて示してある。
【００３０】
（第１の実施の形態）
【００３１】
図１は、本発明の第１の実施の形態の多チャネル映像信号処理装置を含む多チャネル映像信号処理システムを示す概略ブロック図である。図１に示すように、本発明の第１の実施の形態の多チャネル映像信号処理装置１０（図中、「映像信号処理装置」と略す。）は、多チャネルの映像信号が圧縮符号化され、多重化された多重符号化信号を分離して得られたチャネル毎の映像信号データ（図中、「映像データ」と示される。）を復号化する、あるいはチャネル毎に映像信号を圧縮符号化する複数の汎用のシステムＬＳＩ、本実施の形態では、２チャネル分のシステムＬＳＩ、すなわち、第１チャネルシステムＬＳＩ１１および第２チャネルシステムＬＳＩ１３を備えている。
【００３２】
本発明の第１の実施の形態の多チャネル映像信号処理装置１０は、映像信号データを入力し、この入力された映像信号データを各システムＬＳＩ１１、１３に送信するデータ制御部１５と、このデータ制御部１５および各システムＬＳＩ１１、１３の間に介在し、データ制御部１５および各システムＬＳＩ１１、１３間の制御信号のやり取りを行うバスインタフェース１７とをさらに備えている。
【００３３】
さらに、本実施の形態において、多チャネル映像信号処理システムは、多チャネル映像信号処理装置１０の第１チャネルシステムＬＳＩ１１に多チャネル映像信号処理装置１０のバスインタフェース１７とは独立して設けられ、多チャネル映像信号処理装置１０のシステム全体の制御を行う制御コマンドを与える外部制御部１９を有する。図中、二重線の矢印は、多チャネル映像信号処理装置１０に入力され、処理される映像信号データの流れを示し、一重線の矢印は、多チャネル映像信号処理システム内の制御信号の流れを示している。尚、映像信号データの詳細については後述する。
【００３４】
図２は、本発明の第１の実施の形態の多チャネル映像信号処理装置１０の第１チャネルシステムＬＳＩ１１の構成例を示す概略ブロック図である。図２は、第１チャネルシステムＬＳＩ１１の構成例について示してあるが、第２チャネルシステムＬＳＩ１３についても同様の構成とする。
【００３５】
図２に示すように、本実施の形態において、第１チャネルシステムＬＳＩ１１および第２チャネルシステムＬＳＩ１３は、映像信号データを符号化する映像符号化器または映像信号データを復号化する映像復号化器３１と、バス３３を介して映像符号化器または映像復号化器３１を制御する制御プロセッサ３５とをそれぞれ有する。また、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５は、さらに第１チャネルシステムＬＳＩ１１および第２チャネルシステムＬＳＩ１３を含むシステム全体を制御するものである。
【００３６】
ここで、映像信号データについて説明する。第１チャネルシステムＬＳＩ１１が映像符号化器３１を有する場合、第１チャネルシステムＬＳＩ１１の映像信号符号化器３１は、データ制御部１５に電気的に接続され、データ制御部１５からアナログ映像信号データ（図中「映像データ」と示される。）が入力され、入力されたアナログ映像信号データが符号化され、符号化されたディジタル映像信号データ（図中「映像データ」と示される。）が出力される。
【００３７】
第１チャネルシステムＬＳＩ１１が映像復号化器３１を有する場合、第１チャネルシステムＬＳＩ１１の映像復号化器３１は、データ制御部１５に電気的に接続され、データ制御部１５から符号化ディジタル映像信号データ（図中「映像データ」と示される。）が入力され、入力された符号化ディジタル映像信号データが復号化され、復号化されたアナログ映像信号データ（図中「映像データ」と示される。）が出力される。
【００３８】
第１チャネルシステムＬＳＩ１１の制御プロセッサ３５は、バス３３を介して外部デバイス３７に電気的に接続され、これらの外部デバイス３７の制御を行うとともに、外部デバイス３７から制御コマンドを受信する。外部デバイス３７は、例えば、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などの外部記憶装置、後述する外部制御部１９および、バスインタフェース１７を介して接続されるデータ制御部１５などを含む。
【００３９】
尚、外部制御部１９は、例えば、ネットワーク上の外部装置であり、本発明の第１の実施の形態の多チャネル映像信号処理装置１０を制御する制御コマンドをバス３３を介して第１チャネルシステムＬＳＩ１１の制御プロセッサ３５に与えるものである。
【００４０】
本実施の形態において、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５は、外部制御部１９からの制御コマンドに従うか、あるいは、独自にデータ制御部１５、第２チャネルシステムＬＳＩ１３およびシステム全体の制御を行うものである。一方、第２チャネルシステムＬＳＩ１３の制御プロセッサは、システム制御は一切行わず、データ制御部１５から入力された映像信号データの復号化または符号化処理の制御のみを行うものである。
【００４１】
第１チャネルシステムＬＳＩ１１および第２チャネルシステムＬＳＩ１３において、外部制御部１９からの制御コマンドまたは制御プロセッサの指示に従って、入力した映像信号データを符号化するか否か、または復号化するか否か、あるいは、処理後の映像信号データを出力するか否か、がそれぞれ制御される。
【００４２】
図１に戻り、データ制御部１５は、入力された映像信号データが複数のシステムＬＳＩ、本実施の形態では、第１チャネルシステムＬＳＩ１１と第２チャネルシステムＬＳＩ１３の何れで使用するものかを区別し、該当するチャネルのシステムＬＳＩに割り当てて映像信号データを送信するチャネル切替部２１と、第１チャネルシステムＬＳＩ１１および第２チャネルシステムＬＳＩ１３間の通信を可能とするチャネル間インタフェース部（図中、「チャネル間Ｉ／Ｆ部」と示される。）２３とを有する。
【００４３】
本実施の形態において、データ制御部１５のチャネル切替部２１は、第１チャネルシステムＬＳＩ１１および第２チャネルシステムＬＳＩ１３に電気的に接続され、入力された映像信号データを、第１チャネルシステムＬＳＩ１１および第２チャネルシステムＬＳＩ１３の両方に送信するか、何れか一方に送信するか、あるいはどちらにも送信しないかを区別し、該当するチャネルのシステムＬＳＩに割り当てて映像信号データを送信するものである。
【００４４】
また、データ制御部１５のチャネル間インタフェース部２３は、各システムＬＳＩ１１、１３間で共有可能な一時記憶領域（以後、「共有メモリ空間」と呼ぶ。）４１を有する。
【００４５】
各システムＬＳＩ１１、１３の制御プロセッサは、チャネル間インタフェース部２３の共有メモリ空間４１をアクセスして、互いの状態を参照可能であり、これにより各システムＬＳＩ１１、１３間での通信が可能となる。
【００４６】
図３は、本発明の第１の実施の形態の多チャネル映像信号処理装置１０の第１チャネルシステムＬＳＩ１１の制御プロセッサ３５の処理手順を示すフローチャートである。図３に示すように、多チャネル映像信号処理装置１０の電源（図示無し）が投入され、システムが起動すると、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５が、ＬＳＩ内部の初期化を行い（ステップＳ１０１）、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５がシステム全体の初期化を行う（ステップＳ１０２）。
【００４７】
システム全体の初期化が完了した後、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５が、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３をアクセスして、第２チャネルシステムＬＳＩ１３に初期化完了通知を伝達し（ステップＳ１０３）、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５は運用を開始する（ステップＳ１０４）。
【００４８】
第１チャネルシステムＬＳＩ１１の制御プロセッサ３５が、第２チャネルシステムＬＳＩ１３からバスインタフェース１７を介して運用開始通知を受信するまで待機し（ステップＳ１０５）、第２チャネルシステムＬＳＩ１３からの運用開始通知をバスインタフェース１７を介して受信した後、外部制御部１９に運用開始通知を伝達し（ステップＳ１０６）、外部制御部１９からの映像信号処理制御コマンド待ちとなる（ステップＳ１０７）。ここで、映像信号処理制御コマンドとは、例えば、映像信号データを符号化または復号化する命令などである。
【００４９】
本実施の形態において、ステップＳ１０６における運用開始通知の受信は、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５が、第２チャネルシステムＬＳＩ１３からのソフトウェア割込みを受信した時に行われる。すなわち、第２チャネルシステムＬＳＩ１３からのソフトウェア割込みに呼応して、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５が、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１をアクセスし、第２チャネルシステムＬＳＩ１３の制御プロセッサの状態を確認して、運用開始通知を受信する。
【００５０】
尚、上記ステップＳ１０５の運用開始通知の受信待ちおよびステップＳ１０６の外部制御部１９への伝達処理は、必要に応じて行えば良く、必要なければ、そのままステップＳ１０７の外部制御部１９からの制御コマンド待ちにバイパスして良い。
【００５１】
映像信号処理制御コマンドを外部制御部１９から受信すると、必要に応じて、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５が、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３をアクセスして、受信した映像信号処理制御コマンドを第２チャネルシステムＬＳＩ１３に伝達し（ステップＳ１０８）、自らも、受信した映像信号処理制御コマンドに応じて、必要に応じて映像信号データの符号化または復号化を開始する（ステップＳ１０９）。その後も、外部制御部１９からの映像信号処理制御コマンドの受信待ち（ステップＳ１０７）となる。さらに、第２チャネルシステムＬＳＩ１３からの制御信号もソフトウェア割込みを受信することにより受信可能である。
【００５２】
図４は、本発明の第１の実施の形態の多チャネル映像信号処理装置１０の第２チャネルシステムＬＳＩ１３の制御プロセッサの処理手順を示すフローチャートである。図４に示すように、多チャネル映像信号処理装置１０の電源が投入され、システムが起動すると、第２チャネルシステムＬＳＩ１３の制御プロセッサが、ＬＳＩ内部の初期化を行う（ステップＳ２０１）。
【００５３】
ＬＳＩ内部の初期化が完了した後、第２チャネルシステムＬＳＩ１３の制御プロセッサが、第１チャネルシステムＬＳＩ１１からバスインタフェース１７を介して初期化完了通知を受信するまで待機し（ステップＳ２０２）、第１チャネルシステムＬＳＩ１１から初期化完了通知をバスインタフェース１７を介して受信した後、第２チャネルシステムＬＳＩ１３の制御プロセッサは運用を開始し（ステップＳ２０３）、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３をアクセスして、第１チャネルシステムＬＳＩ１１に運用開始通知を伝達する（ステップＳ２０４）。
【００５４】
本実施の形態において、ステップＳ２０３における初期化完了通知の受信は、第２チャネルシステムＬＳＩ１３の制御プロセッサが、第１チャネルシステムＬＳＩ１１からのソフトウェア割込みを受信した時に行われる。すなわち、第１チャネルシステムＬＳＩ１１からのソフトウェア割込みに呼応して、第２チャネルシステムＬＳＩ１３の制御プロセッサが、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１をアクセスし、第１チャネルシステムＬＳＩ１１の制御プロセッサ２５の状態を確認して、初期化完了通知を受信する。
【００５５】
その後、第１チャネルシステムＬＳＩ１１からの映像信号処理制御コマンド待ちとなる（ステップＳ２０５）。初期化完了通知と同様にして、第２チャネルシステムＬＳＩ１３の制御プロセッサが、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３の共有メモリ空間をアクセスして、映像信号処理制御コマンドを第１チャネルシステムＬＳＩ１１から介して受信すると、受信した映像信号処理制御コマンドに従って、映像信号データの符号化または復号化を開始する（ステップＳ２０６）。その後も、第１チャネルシステムＬＳＩ１１からの映像信号処理制御コマンドの受信待ち（ステップＳ２０５）となる。さらに第１チャネルシステムＬＳＩ１１からの他の制御信号もソフトウェア割込みを受信することにより受信可能である。
【００５６】
以上のように構成された本発明の第１の実施の形態の多チャネル映像信号処理装置１０の各システムＬＳＩ１１、１３の制御プロセッサの動作について図５を用いて説明する。
【００５７】
図５は、本発明の第１の実施の形態の多チャネル映像信号処理装置１０の制御シーケンスを示す図である。図５に示すように、多チャネル映像信号処理装置１０の電源が投入されて（Ｓ３０１、Ｓ３０２）、システムが起動されると、第１チャネルシステムＬＳＩ１１および第２チャネルシステムＬＳＩ１３の制御プロセッサにより、各システムＬＳＩ１１、１３の内部の初期化が行われる（Ｓ３０３、Ｓ３０４）。
【００５８】
第１チャネルシステムＬＳＩ１１において、ＬＳＩ内部の初期化が終了すると、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５により、システム全体の初期化が行われる（Ｓ３０５）。この初期化が終了するまで、第２チャネルシステムＬＳＩ１３の制御プロセッサは次の処理には進まず、ループなどで待機する。
【００５９】
システム全体の初期化が終了すると、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５により、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３がアクセスされ、初期化が完了したことを通知する初期化完了通知がデータ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１に書き込まれ（Ｓ３０６）、第２チャネルシステムＬＳＩ１３の制御プロセッサにより、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３がアクセスされ、初期化完了通知が第２チャネルシステムＬＳＩ１３の制御プロセッサに伝達される（Ｓ３０７）。
【００６０】
その後、各システムＬＳＩ１１、１３の制御プロセッサは運用を開始し（Ｓ３０８、Ｓ３０９）、第２チャネルシステムＬＳＩ１３により、必要に応じて、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１がアクセスされ、運用開始通知がデータ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１に書き込まれ（Ｓ３１０）、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５により、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３がアクセスされ、運用開始通知が第１チャネルシステムＬＳＩ１１の制御プロセッサ３５に伝達され（Ｓ３１１）、さらに、運用開始通知が第１チャネルシステムＬＳＩ１１の制御プロセッサから外部制御部１９に伝達される（Ｓ３１２）。
【００６１】
外部制御部１９により、映像信号データの符号化または復号化コマンドが発行され（Ｓ３１３）、この映像信号データの符号化または復号化コマンドが第１チャネルシステムＬＳＩ１１により受信されると、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５により、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３がアクセスされ、映像信号データの符号化または復号化コマンドがデータ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１に書き込まれ（Ｓ３１４）、第２チャネルシステムＬＳＩ１３の制御プロセッサにより、バスインタフェース１７を介してデータ制御部１５のチャネル間インタフェース部２３がアクセスされ、映像信号データの符号化または復号化コマンドが第２チャネルシステムＬＳＩ１３の制御プロセッサに伝達される（Ｓ３１５）。
【００６２】
尚、本発明の第１の実施の形態の多チャネル映像信号処理装置１０の第１チャネルシステムＬＳＩ１１の制御プロセッサ３５が、本システム内の最上位のプロセッサである場合、すなわち、例えば、外部制御部１９がネットワークから外れているような場合は、第１チャネルシステムＬＳＩ１１の制御プロセッサ３５が、独自の判断で映像信号の符号化または復号化を行う制御コマンドを発行する。
【００６３】
このようにして伝達された映像信号の符号化または復号化の制御コマンドに応じて、第１チャネルシステムＬＳＩ１１および第２チャネルシステムＬＳＩ１３により、入力された映像信号の符号化または復号化が開始される（Ｓ３１６、Ｓ３１７）。
【００６４】
映像信号の符号化または復号化の制御コマンドは、常時受信可能であり、制御コマンドの受信に応じて、同様に、制御コマンドが、第１チャネルシステムＬＳＩ１１からデータ制御部１５のチャネル間インタフェース部２３を介して第２チャネルシステムＬＳＩ１３に伝達され、各システムＬＳＩ１１、１３において、映像信号の符号化または復号化が行われる。
【００６５】
以上のように、本発明の第１の実施の形態の多チャネル映像信号処理装置１０は、多チャネルの映像信号が圧縮符号化され、多重化された多重符号化信号を分離して得られたチャネル毎の映像信号を復号化する映像復号化器またはチャネル毎に映像信号を圧縮符号化する映像符号化器、および制御プロセッサをそれぞれ有する複数のシステムＬＳＩ１１、１３を備え、複数のシステムＬＳＩ１１、１３の少なくとも一つが、複数のシステムＬＳＩ１１、１３を含むシステム全体を制御するシステム制御手段を有しているので、システム全体の制御を行う唯一のシステムＬＳＩが、従来の多チャネル映像信号処理装置１０のマスタプロセッサの役割を果たすため、システム全体の制御専用のプロセッサを新たに用意する必要がなく、プロセッサ一個とその周辺回路分の実装面積および部品点数を低減することができる。
【００６６】
さらに、上記本発明の多チャネル映像信号処理装置は、システム制御手段を有する第１チャネルシステムＬＳＩ１１とシステム制御手段を有しない残りの第２チャネルＬＳＩ１３との間で共有可能な一時記憶領域として共有メモリ空間４１を有するチャネル間インタフェース部２３を備えているので、複数のシステムＬＳＩの制御プロセッサ間の通信が可能となり、従来と変わらない性能が実現できる。
【００６７】
（第２の実施の形態）
【００６８】
図６は、本発明の第２の実施の形態の多チャネル映像信号処理装置のデータ制御部１５のチャネル間インタフェース部２３の構成例を示す概略ブロック図である。第２の実施の形態の多チャネル映像信号処理装置は、上記第１の実施の形態とは、各システムＬＳＩ１１、１３に、ソフトウェア割込みを発生する割込み手段（図示無し）、他方のシステムＬＳＩが発生したソフトウェア割込みを受信する割込み受信手段（図示無し）とを設けた点が相違している。
【００６９】
図６に示すように、本実施の形態において、データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１は、例として、第１チャネルシステムＬＳＩ１１への割込みを発生させる指示を書き込む領域としての第１チャネル割込み発生レジスタ４３と、第２チャネルシステムＬＳＩ１３への割込みを発生させる指示を書き込む領域としての第２チャネル割込み発生レジスタ４５と、コマンドを書き込む領域としてのコマンドレジスタ４７とを有する。
【００７０】
チャネル間インタフェース部２３は、共有メモリ空間４１の第１チャネル割込み発生レジスタ４３に割込み発生指示が書き込まれた場合、第１チャネルシステムＬＳＩ１１に割込みを発生させる回路（図示無し）と、共有メモリ空間４１の第２チャネル割込み発生レジスタ４５に割込み発生指示が書き込まれた場合、第２チャネルシステムＬＳＩ１３に割り込みを発生させる回路（図示無し）とをさらに有する。
【００７１】
例えば、第１チャネルシステムＬＳＩ１１から第２チャネルシステムＬＳＩ１３に割込みを発生させたい場合は、第１チャネルシステムＬＳＩ１１がチャネル間インタフェース部２３の共有メモリ空間４１の第２チャネル割込み発生レジスタ４５に割込み発生指示を書き込む。逆に、第２チャネルシステムＬＳＩ１３から第１チャネルシステムＬＳＩ１１に割り込みを発生させたい場合は、第２チャネルシステムＬＳＩ１３がチャネル間インタフェース部２３の共有メモリ空間４１の第１チャネル割込み発生レジスタ４３に割込み発生指示を書き込む。
【００７２】
各システムＬＳＩ１１、１３の制御プロセッサは、割込みを受信した場合、チャネル間インタフェース部２３の共有メモリ空間４１のコマンドレジスタ４７を参照することにより、割込み発生時の要因、例えば、コマンドデータなどを得ることができる。このように、各システムＬＳＩ１１、１３の制御プロセッサが、チャネル間インタフェース部２３の共有メモリ空間４１をアクセスして、互いの状態を参照可能であり、これにより各システムＬＳＩ１１、１３間での通信が可能となる。
【００７３】
図７は、本発明の第２の実施の形態の多チャネル映像信号処理装置の制御シーケンスを示す図である。図７を用いて、外部制御部１９からのコマンドを割込みにより各システムＬＳＩが受信する例について説明する。尚、本実施の形態において、外部制御部１９とインタフェース可能なのは、第１チャネルシステムＬＳＩ１１のみとする。
【００７４】
図７に示すように、外部制御部１９が、制御コマンドを各システムＬＳＩに送信しようとする場合、外部制御部１９により割込み信号が発生され、第１チャネルシステムＬＳＩ１１において、割込み信号が受信される（ステップＳ４０１）。割込み信号の受信に呼応して、第１チャネルシステムＬＳＩ１１により、外部制御部１９の制御コマンドが参照され（ステップＳ４０２）、制御コマンドが受信される（ステップＳ４０３）。制御コマンドが受信されると、第１チャネルシステムＬＳＩ１１において、制御コマンドが実行される（ステップＳ４０４）。
同時に、第１チャネルシステムＬＳＩ１１により、データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１のコマンドレジスタ４７に受信した制御コマンドが書き込まれる（ステップＳ４０５）とともに、データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１の第１チャネル割込み発生レジスタ４３に割込み発生指示が書き込まれる。
【００７５】
尚、第１チャネルシステムＬＳＩ１１は、制御コマンド実行（ステップＳ４０４）は、第２チャネルシステムＬＳＩ１３からの割込み待ち状態に入る。
【００７６】
データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１の第１チャネル割込み発生レジスタ４３に割込み発生指示が書き込まれると、データ制御部１５のチャネル間インタフェース部２３により、第２チャネルシステムＬＳＩ１３に割込み信号が発生され、第２チャネルシステムＬＳＩ１３において、割込み信号が受信される（ステップＳ４０６）。割込み信号の受信に呼応して、第２チャネルシステムＬＳＩ１３において、データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１のコマンドレジスタ４７内のコマンドデータが参照され（ステップＳ４０７）、制御コマンドが取得される（ステップＳ４０８）。制御コマンドが取得されると、第２チャネルシステムＬＳＩ１３において、制御コマンドが実行される（ステップＳ４０９）。
【００７７】
コマンド処理後、第２チャネルシステムＬＳＩ１３により、応答データがデータ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１のコマンドレジスタに書き込まれる（ステップＳ４１０）とともに、データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１の第２チャネル割込み発生レジスタ４５に割込み発生指示が書き込まれる（ステップＳ４１１）。
【００７８】
これにより、データ制御部１５のチャネル間インタフェース部２３により、第１チャネルシステムＬＳＩ１１に割込み信号が発生され、第１チャネルシステムＬＳＩ１１において、割込み信号が受信される（ステップＳ４１１）。割込み信号の受信に呼応して、第１チャネルシステムＬＳＩ１１において、データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１のコマンドレジスタ４７内の応答データが参照され（ステップＳ４１２）、応答データが取得される（ステップＳ４１３）。
【００７９】
応答データが受信されると、第１チャネルシステムＬＳＩ１１において、先に制御コマンド実行（ステップＳ４０４）により得られた応答データと、第２チャネルシステムＬＳＩ１３にて得られた応答データに基づいて、応答コマンドが作成される（ステップＳ４１４）。作成された応答コマンドが、第１チャネルシステムＬＳＩ１１から外部制御部１９に送信される（ステップＳ４１５）。
【００８０】
以上のように、本発明の第２の実施の形態の多チャネル映像信号処理装置は、各システムＬＳＩ１１、１３が、ソフトウェア割込みを発生する割込み手段と、このソフトウェア割込みを受信する割込み受信手段とを有するので、互いに他方のシステムＬＳＩからの割込みにより、これを受信した側のシステムＬＳＩの制御プロセッサが迅速にソフトウェア処理対応することができることとなる。
【００８１】
また、上記本発明の多チャネル映像信号処理装置は、割込み発生指示に呼応して、ソフトウェア割込みを発生する第２チャネル割り込み発生レジスタ４５を有する共有メモリ空間４１をデータ制御部１５のチャネル間インタフェース部２３に設けるとともに、各システムＬＳＩ１１、１３は、割込み発生指示を出力する割込み指示手段（ステップＳ４０５）を有し、他方のシステムＬＳＩは、ソフトウェア割込みを受信する割込み受信手段（ステップＳ４０６）をそれぞれ有しているので、割込み制御専用のハードウェア（第１チャネル割り込み発生レジスタ４３および第２チャネル割り込み発生レジスタ４５）を設けることによって、一方のシステムＬＳＩがこの共有メモリ空間４１の割り込み発生レジスタにアクセスするだけで、他方のシステムＬＳＩに割込みを発生させることができる。
【００８２】
（第３の実施の形態）
【００８３】
図８は、本発明の第３の実施の形態の多チャネル映像信号処理装置の要部概略ブロック図を示す。これは上記第１および第２の実施の形態とは、第１チャネルシステムＬＳＩ１１と第２チャネルシステムＬＳＩ１３との間で、一方のシステムＬＳＩからコマンドをシリアル通信（図中「ＲＳ２３２Ｃ通信」と示される。
）５１にて送信するコマンド送信手段（図示無し）と、他方のシステムＬＳＩから送信されたコマンドを、シリアル通信割込みによって、受信するコマンド受信手段（図示無し）とを設けた点が相違している。尚、本実施の形態において、シリアル通信は、ＲＳ２３２Ｃなどである。
【００８４】
図８に示されるように、外部制御部１９からコマンドが送信されると、外部制御部１９から送信されたコマンドデータが、第１チャネルシステムＬＳＩ１１に伝達され、ＲＳ２３２Ｃなどのシリアル通信を経由して、データ制御部１５のチャネル間インタフェース部２３を介することなく直接コマンドデータが第２チャネルシステムＬＳＩ１３に送信される。第２チャネルシステムＬＳＩ１３では、シリアル通信割込みによって、送信されたコマンドデータが受信される。
【００８５】
第２チャネルシステムＬＳＩ１３において、コマンドが実行された後、応答コマンドが作成されると、上記と同様に、シリアル通信を経由して、直接応答コマンドデータが第２チャネルシステムＬＳＩ１３から第１チャネルシステムＬＳＩ１１に送信される。第１チャネルシステムＬＳＩ１１では、シリアル通信割込みによって、送信された応答コマンドデータが受信され、受信されたデータが外部制御部１９に送信される。
【００８６】
以上のように、本発明の第３の実施の形態の多チャネル映像処理装置は、各システムＬＳＩ１１、１３が、他方のシステムＬＳＩに、コマンドをシリアル通信にて送信するコマンド送信手段と、他方のシステムＬＳＩ１１のコマンド送信手段から送信されたコマンドを、シリアル通信割込みによって、受信するコマンド受信手段とを有しているので、各システムＬＳＩ１１、１３からのシリアル通信割込みにより、コマンドを受信した側のシステムＬＳＩが迅速にソフトウェア処理対応することができる。
【００８７】
（第４の実施の形態）
【００８８】
図９は、本発明の第４の実施の形態の多チャネル映像信号処理装置の制御シーケンスを示す図である。第４の実施の形態の多チャネル映像信号処理装置は、上記の実施の形態とは、データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間を周期的にアクセスする記憶領域アクセス手段（図示無し）を各システムＬＳＩ１１、１３に設けた点が相違している。尚、本実施の形態において、外部制御部１９とインタフェース可能なのは、第１チャネルシステムＬＳＩ１１のみとする。
【００８９】
図９に示すように、第２チャネルシステムＬＳＩ１３において、データ制御部１５のチャネル間インタフェース部２３に設けられた共有メモリ空間４１のコマンドレジスタ４７が常時周期的に参照される（ステップＳ５０１）。ここで、データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１のコマンドレジスタ４７内に、制御コマンドデータが無い場合は（ステップＳ５０２）、第２チャネルシステムＬＳＩ１３では、何もせず、データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１のコマンドレジスタ４７を常時周期的に参照し続ける。
【００９０】
一方、外部制御部１９が制御コマンドを各システムＬＳＩに送信しようとする場合は、外部制御部１９から制御コマンドが第１チャネルシステムＬＳＩ１１に送信され、受信される（ステップＳ５１１）。制御コマンドが受信されると、第１チャネルシステムＬＳＩ１１において、制御コマンドが実行される（ステップＳ５１２）。同時に、第１チャネルシステムＬＳＩ１１により、データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１のコマンドレジスタ４７に受信した制御コマンドが書き込まれる（ステップＳ５１３）。
【００９１】
データ制御部１５のチャネル間インタフェース部２３の共有メモリ空間４１のコマンドレジスタ４７に制御コマンドが書き込まれると、常時周期的に参照していた（ステップＳ５１４）第２チャネルシステムＬＳＩ１３によって、制御コマンドが読み出される（ステップＳ５１５）。第２チャネルシステムＬＳＩ１３により制御コマンド実行される（ステップＳ５１６）。
【００９２】
以上のように、本発明の第４の実施の形態の多チャネル映像信号処理装置は、各システムＬＳＩ１１、１３が記憶手段の一時記憶領域を周期的にアクセスする記憶領域アクセス手段を有しているので、常に他方のシステムＬＳＩの状態を互いに監視し、迅速にソフトウェア処理対応することができることとなる。
【００９３】
【発明の効果】
以上説明したように、本発明は、多チャネルの映像信号が圧縮符号化され、多重化された多重符号化信号を分離して得られたチャネル毎の映像信号を復号化する映像復号化器またはチャネル毎に映像信号を圧縮符号化する映像符号化器、および制御プロセッサをそれぞれ有する複数の大規模集積回路を備え、前記複数の大規模集積回路の少なくとも一つが、前記複数の大規模集積回路を含むシステム全体を制御するシステム制御手段を有することにより、システム全体の制御を行う唯一の大規模集積回路が、従来の多チャネル映像信号処理装置のマスタプロセッサの役割を果たすため、システム全体の制御専用のプロセッサを新たに用意する必要がなく、プロセッサ一個とその周辺回路分の実装面積および部品点数を低減できるという優れた効果を有する多チャネル映像信号処理装置を提供することができるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の多チャネル映像信号処理装置を含む多チャネル映像信号処理システムを示す概略ブロック図
【図２】図１に示された多チャネル映像信号処理装置の第１チャネルシステムＬＳＩの構成例を示す概略ブロック図
【図３】図１に示された多チャネル映像信号処理装置の第１チャネルシステムＬＳＩの制御プロセッサの処理手順を示すフローチャート
【図４】図１に示された多チャネル映像信号処理装置の第２チャネルシステムＬＳＩの制御プロセッサの処理手順を示すフローチャート
【図５】図１に示された多チャネル映像信号処理装置の制御シーケンスを示す図
【図６】本発明の第２の実施の形態の多チャネル映像信号処理装置のデータ制御部のチャネル間インタフェース部の構成例を示す概略ブロック図
【図７】図６に示された多チャネル映像信号処理装置の制御シーケンスを示す図
【図８】本発明の第３の実施の形態の多チャネル映像信号処理装置の割込み制御シーケンスを示す図
【図９】本発明の第４の実施の形態の多チャネル映像信号処理装置の制御シーケンスを示す図
【図１０】従来の多チャネル映像信号処理装置を含む多チャネル映像信号処理システムを示す概略ブロック図
【符号の説明】
１０  多チャネル映像信号処理装置
１１  第１チャネルシステムＬＳＩ（大規模集積回路、システム制御手段、割込み手段、割込み受信手段、記憶領域アクセス手段、コマンド送信手段、コマンド受信手段）
１３  第２チャネルシステムＬＳＩ（大規模集積回路、割込み手段、割込み受信手段、記憶領域アクセス手段、コマンド送信手段、コマンド受信手段）
１５  データ制御部
１７  バスインタフェース
１９  外部制御部
２１  チャネル切替部
２３  チャネル間インタフェース部（記憶手段、割り込み発生手段）
３１  映像符号化器または映像復号化器（映像符号化器、映像復号化器）
３３  バス
３５  制御プロセッサ（制御プロセッサ）
３７  外部デバイス
４１  共有メモリ空間（一時記憶領域）
４３  第１チャネル割込み発生レジスタ（割込み指示手段）
４５  第２チャネル割込み発生レジスタ（割込み指示手段）
４７  コマンドレジスタ
５１  ＲＳ２３２Ｃ（シリアル通信）
【図１】
2004289637.tif 000003
【図２】
2004289637.tif 000004
【図３】
2004289637.tif 000005
【図４】
2004289637.tif 000006
【図５】
2004289637.tif 000007
【図６】
2004289637.tif 000008
【図７】
2004289637.tif 000009
【図８】
2004289637.tif 000010
【図９】
2004289637.tif 000011
【図１０】
2004289637.tif 000012