(57)【要約】【課題】  基板上に所定間隔を隔てて配置された薄膜を、容易に所望の形状にすることができる半導体力学量センサの製造方法を提供する。【解決手段】  シリコン基板１の上に犠牲層としてのシリコン酸化膜３２を形成し、シリコン酸化膜３２の上にポリシリコン薄膜３４を形成する。その後、このポリシリコン薄膜３４の表面にリン（Ｐ）をイオン注入してポリシリコン薄膜３４の表面を改質処理する。この処理により、ポリシリコン薄膜３４の厚さ方向に存在する応力の分布の一部が変更されて応力分布が調整される。その後、半導体力学量センサの最高使用温度より高く、金属配線のシンタ温度以下の温度でアニールする。【選択図】        図１９
2004179676.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方において下側に配置された犠牲層の除去により所定の間隔を隔てて配置された薄膜と
を備え、前記薄膜により形成される可動部の変位より力学量を検出する半導体力学量センサの製造方法であって、
前記基板上に犠牲層を形成する工程と、
当該犠牲層上に薄膜を形成する工程と、
前記基板上に金属配線を形成する工程と、
この薄膜に対する応力調整物質の導入により、薄膜の厚さ方向に存在する応力の分布の一部を変更して応力分布を調整する工程と
を有し、前記薄膜の応力分布を調整する工程の後に、前記半導体力学量センサの最高使用温度より高く、前記金属配線のシンタ温度以下の温度でアニールする工程と
を備えたことを特徴とする半導体力学量センサの製造方法。
【請求項２】
前記金属配線はアルミニウムを含み、前記シンタ温度は４５０℃である請求項１に記載の半導体力学量センサの製造方法。
【請求項３】
前記薄膜に対する応力調整物質の導入は、犠牲層のエッチングの前に行うものである請求項１又は２に記載の半導体力学量センサの製造方法。
【請求項４】
前記薄膜に対する応力調整物質の導入は、犠牲層のエッチングの後に行うものである請求項１又は２に記載の半導体力学量センサの製造方法。
【請求項５】
前記アニールは、犠牲層のエッチングの前に行うものである請求項１又は２に記載の半導体力学量センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、薄膜構造体の製造方法に係り、例えば、半導体基板上に薄膜よりなる梁部が形成され、この梁部の変位により加速度やヨーレートや振動等の力学量を検出する半導体力学量センサの製造に好適なものである。
【背景技術】
【０００２】
近年、半導体加速度センサの小型化、低価格化の要望が高まっている。このために、特表平４−５０４００３号公報にてポリシリコンを電極として用いた差動容量式半導体加速度センサが示されている。この種のセンサを図３３，３４を用いて説明する。図３３にセンサの平面図を示すとともに、図３４に図３３のＣ−Ｃ断面図を示す。
【０００３】
シリコン基板１１５の上方には所定間隔を隔てて梁構造の可動部１１６が配置されている。ポリシリコン薄膜よりなる可動部１１６は、梁部１２１，１２２と重り部１２３と可動電極部１２４とからなる。可動部１１６は、アンカー部１１７，１１８，１１９，１２０にてシリコン基板１１５の上面に固定されている。つまり、アンカー部１１７，１１８，１１９，１２０から梁部１２１，１２２が延設され、この梁部１２１，１２２に重り部１２３が支持されている。この重り部１２３には可動電極部１２４が突設されている。一方、シリコン基板１１５上には、１つの可動電極部１２４に対し固定電極１２５が２つ対向するように配置されている。そして、シリコン基板１１５の表面に平行な方向（図３３にＸで示す）に加速度が加わった場合、可動電極部１２４と固定電極１２５との間の静電容量において片側の静電容量は増え、もう一方は減る構造となっている。
【０００４】
このセンサの製造は、図３５に示すように、シリコン基板１１５の上にシリコン酸化膜等の犠牲層１２６を形成するとともに犠牲層１２６におけるアンカー部となる箇所に開口部１２７を形成する。その後、図３６に示すように、犠牲層１２６の上に可動部１１６となるポリシリコン薄膜１２８を成膜し、所望のパターン形状にする。引き続き、図３７に示すように、エッチング液にて可動部形成領域のポリシリコン薄膜１２８の下の犠牲層１２６を除去し、可動部１１６をシリコン基板１１５の上方に所定間隔を隔てて配置する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、図３８に示すように、可動部１１６となるポリシリコン薄膜１２８には成膜時に犠牲層１２６の界面から実線にて示す内部応力σが発生し膜厚方向に徐々に内部応力σが変化する。その結果、ポリシリコン薄膜１２８の膜厚方向に内部応力分布が存在し、犠牲層エッチング後の可動部１１６が反ってしまう。つまり、図３３に示すように、可動電極部１２４は重り部１２３を固定端とした片持ち梁構造となっており、膜厚方向に内部応力分布が存在することにより可動電極部１２４が反ってしまう。その結果、可動電極部１２４と固定電極１２５とを精度よく対向配置することができなかった。又、重り部１２３も膜厚方向に内部応力分布が存在することにより反りが発生してしまう。その結果、この重り部１２３から突出する可動電極部１２４も変位してしまい可動電極部１２４と固定電極１２５とを精度よく対向配置することができなかった。
【０００６】
このような薄膜構造体の膜厚方向の内部応力を小さくする一般的な手法として、薄膜構造体を長時間高温で熱処理（例えば、１１５０℃、２４時間）することが行われている。しかしながら、この方法ではシリコン基板１１５における可動部１１６の周辺に設けた周辺回路を構成するトランジスタ等にダメージを与えてしまう等の理由によりＩＣプロセスと整合せず、半導体加速度センサに適用することは実用的でなかった。
【０００７】
そこで、この発明の目的は、基板上に所定間隔を隔てて配置された薄膜を、容易に所望の形状にすることができる半導体力学量センサの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
薄膜の成膜の際には、図３８に示すように、膜厚方向に内部応力の分布σz1が存在しており、前述の長時間高温で熱処理（例えば、１１５０℃、２４時間）することにより膜厚方向に内部応力σがほぼ一定となる分布σz2を得ている。しかし、本発明者らは、必ずしも内部応力σが一定となる分布σz2としなくても、反りを低減することは可能であると考えた。つまり、反りは薄膜に働く曲げモーメントにて決定され、曲げモーメントを低減させることが反りの低減につながり、曲げモーメントの低減のためには、表面付近の局部的な応力を変化させればよい。
【０００９】
そこで、請求項１に記載の発明は、基板と、前記基板の上方において下側に配置された犠牲層の除去により所定の間隔を隔てて配置された薄膜とを備え、前記薄膜により形成される可動部の変位より力学量を検出する半導体力学量センサの製造方法であって、前記基板上に犠牲層を形成する工程と、当該犠牲層上に薄膜を形成する工程と、前記基板上に金属配線を形成する工程と、この薄膜に対する応力調整物質の導入により、薄膜の厚さ方向に存在する応力の分布の一部を変更して応力分布を調整する工程とを有し、前記薄膜の応力分布を調整する工程の後に、前記半導体力学量センサの最高使用温度より高く、前記金属配線のシンタ温度以下の温度でアニールする工程とを備えたことを特徴とする半導体力学量センサの製造方法をその要旨とする。
【発明の効果】
【００１０】
以上詳述したように請求項１に記載の発明によれば、基板上に所定間隔を隔てて配置された薄膜を、容易に所望の形状にすることができる優れた効果を発揮する。この場合、従来のように長時間高温での熱処理（例えば、１１５０℃、２４時間）によらずに、犠牲層除去後の薄膜の反りを低減することが可能となる。
【００１１】
なお、半導体力学量センサの使用される温度での薄膜の変形を抑制するために、半導体力学量センサの最高使用温度より高い温度でアニールが行われる際、アニール温度によっては金属配線にダメージが生じる可能性があるが、アニール温度を金属配線のシンタ温度以下の温度とすることで、金属配線のダメージも防止できる。
【００１２】
請求項３に記載の発明によれば、請求項１に記載の発明の効果に加え、犠牲層のエッチング後にアニールを行った場合に比べ薄膜の破損等を回避することができる。
【００１３】
請求項４に記載の発明によれば、請求項１に記載の発明の効果に加え、薄膜の応力を部位により変えることにより複数の形状制御、バネ定数制御等を薄膜内で行うことができる。
【００１４】
請求項５に記載の発明によれば、請求項１に記載の発明の効果に加え、フォト工程を少なくできる。
【発明を実施するための最良の形態】
【００１５】
請求項１に記載の発明によれば、基板上に犠牲層を形成し、当該犠牲層上に薄膜を形成した後に、応力調整物質の導入によりこの薄膜の厚さ方向に存在する応力の分布の一部を変更して応力分布を調整する。よって、従来のように長時間高温での熱処理（例えば、１１５０℃、２４時間）によらずに、犠牲層除去後の薄膜の反りを低減することが可能となる。
【００１６】
なお、半導体力学量センサの使用される温度での薄膜の変形を抑制するために、半導体力学量センサの最高使用温度より高い温度でアニールが行われる際、アニール温度によっては金属配線にダメージが生じる可能性があるが、アニール温度を金属配線のシンタ温度以下の温度とすることで、金属配線のダメージも防止できる。
【実施例】
【００１７】
（第１実施例）以下、この発明を半導体加速度センサに具体化した第１実施例を図面に従って説明する。
【００１８】
本実施例の半導体加速度センサは、エアギャップ型のＭＩＳトランジスタ構造となっている。図１は、本実施例の半導体加速度センサの平面図を示す。又、図２には図１のＡ−Ａ断面を示す。図１において、シリコン基板１上にセンサエレメント形成領域２と信号処理等を行う回路形成領域３とを有しており、図２においては、センサエレメント形成領域２の断面と回路形成領域３のＭＯＳトランジスタの断面を併せて模式的に示している。
【００１９】
半導体基板としてのＰ型シリコン基板１上のセンサエレメント形成領域２には絶縁膜４，５，６が形成され、絶縁膜４，５，６はＳｉＯ2 、Ｓｉ3 Ｎ4 等よりなる。
【００２０】
シリコン基板１（絶縁膜６）上には、ポリシリコン薄膜よりなる可動部７が設けられている。可動部７は、梁部８，９，１０，１１と重り部１２とを備えている。可動部７は、アンカー部１３，１４，１５，１６にて基板１と固定され、基板１の上方において所定の間隔（エアギャップ）を隔てて配置されている。この可動部７（薄膜）は、下側に配置した犠牲層を除去することによりシリコン基板１の上方に犠牲層の厚さ分だけの間隔を隔てて配置されたものである。より詳しくは、センサエレメント形成領域２において絶縁膜５の上にはポリシリコン層１７が配置され、そのポリシリコン層１７上にアンカー部１３，１４，１５，１６が設けられている。このアンカー部１３，１４，１５，１６から帯状の梁部８，９，１０，１１が延び、この梁部８，９，１０，１１に四角形状の重り部１２が支持されている。可動部７は基板１の表面に垂直および平行な方向にそれぞれ変位できるようになっている。そして、図１において、Ｘ+ ，Ｘ- で示す方向（基板表面に平行な方向）と、図２でＺで示す方向（基板表面に垂直な方向）が加速度検出方向となる。
【００２１】
このように本センサにおいては、シリコン基板１の上方に間隔を隔てて梁構造の可動部７が配置され、かつ、この可動部７はポリシリコン薄膜よりなり、薄膜構造体が構築されている。
【００２２】
重り部１２の中央部には開口部１８が設けられ、この開口部１８により可動ゲート電極部１９，２０が形成されている。可動ゲート電極部１９，２０は帯状の片持ち梁をなし、重り部１２の中央部において加速度検出方向Ｘ+ ，Ｘ- に互いに接近するように突設されている。このように、可動ゲート電極部１９，２０もシリコン基板１の上方に所定の間隔を隔てた状態で配置されている。
【００２３】
一方、可動部７の可動ゲート電極部１９の下方におけるシリコン基板１には、加速度検出方向Ｘ+ ，Ｘ- に直交するＹ方向にＮ型不純物拡散層よりなる第１のソース電極２１と第１のドレイン電極２２とが所定間隔を隔てて並設されている。この電極２１，２２は長方形状をなし、加速度検出方向Ｘ+ ，Ｘ- に延びている。同様に、可動部７の可動ゲート電極部２０の下方におけるシリコン基板１には、加速度検出方向Ｘ+ ，Ｘ- に直交するＹ方向にＮ型不純物拡散層よりなる第２のソース電極２３と第２のドレイン電極２４とが所定間隔を隔てて並設されている。この電極２３，２４は長方形状をなし、加速度検出方向Ｘ+ ，Ｘ- に延びている。尚、電極２１〜２４は、例えば砒素等を注入することにより形成される。
【００２４】
回路形成領域３には、ＭＯＳＦＥＴ等を含む複数のトランジスタ等からなる回路が形成されている。図２においては、ソース電極２５とドレイン電極２６とゲート酸化膜２７を介したポリシリコンゲート電極２８とを有するＭＯＳＦＥＴを示す。
【００２５】
又、ポリシリコン層１７は、図１に示すように、可動部７の下方において可動部７と対向する領域に配置され、かつ、センサエレメント形成領域２の外へ引き出され、回路形成領域３上で電気的に接続されている。
【００２６】
尚、可動部７（可動ゲート電極部１９，２０）はポリシリコン薄膜の他にも、アモルファスシリコン薄膜、アルミニウムやタングステン等の耐熱金属の薄膜を用いてもよい。特に、ポリシリコンまたはアモルファスシリコンの薄膜を用いることにより、通常のＩＣ製造工程で用いる材料にて薄膜の形成が容易なものとなる。
【００２７】
図１に示すように、各ソース・ドレイン電極２１〜２４はそれぞれ回路形成領域３まで拡散層として延びており、回路形成領域３内の回路に接続されている。又、図２に示すように、可動部７（ポリシリコン薄膜）の表面には、変形抑制のための表面改質層２９が形成され、この表面改質層２９により可動部７が上下方向に反ることなく真っ直ぐに延びている。本実施例では、表面改質層２９はリン（Ｐ）が注入されたイオン注入層である。
【００２８】
次に、本加速度センサの作動を説明する。可動ゲート電極部１９，２０と、シリコン基板１上のソース電極２１，２３およびドレイン電極２２，２４とにより、いわゆる電界効果型トランジスタ（ＦＥＴ）を構成している。ソース電極とドレイン電極との間および可動ゲート電極部１９，２０とシリコン基板１との間に電圧を印加すると、ソース電極とドレイン電極との間のシリコン基板１の表面にチャネル領域が形成され、第１のソース電極２１と第１のドレイン電極２２との間に電流（第１ドレイン電流）が流れ、又、第２のソース電極２３と第２のドレイン電極２４との間に電流（第２ドレイン電流）が流れる。
【００２９】
本加速度センサは加速度を受けて、図１のＸ+ 方向（基板１の表面に平行な方向）に可動ゲート電極部１９，２０（可動部７）が変位した場合には、第１のソース電極２１と第１のドレイン電極２２との間のチャネル領域の面積（トランジスタでいうチャネル幅）が減少し、両電極間に流れる第１ドレイン電流は減少する。一方、第２のソース電極２３と第２のドレイン電極２４との間のチャネル領域の面積（トランジスタでいうチャネル幅）が増加し、両電極間に流れる第２ドレイン電流は増加する。同様に、図１のＸ- 方向（基板１の表面に平行な方向）に可動ゲート電極部１９，２０（可動部７）が変位した場合には、第１ドレイン電流が増加し、第２ドレイン電流が減少する。このように、加速度検出方向Ｘ+，Ｘ- への可動ゲート電極部１９，２０の変位によりソース・ドレイン電極２１，２２に流れる電流とソース・ドレイン電極２３，２４に流れる電流とが互いに逆相にて変化する。
【００３０】
又、本加速度センサが加速度を受けて、図２においてＺ方向（基板１の表面に垂直な方向）に可動ゲート電極部１９，２０が変位した場合には、電界強度の変化によってチャネル領域のキャリア濃度が減少するため、両トランジスタのドレイン電流は同時に減少する。このように、本センサは電流量の増減により加速度を検出することができ、その電流変化は図１に示すように、ソース・ドレイン電極２１〜２４を形成している拡散層を通して周囲の回路形成領域３に伝えられ、処理される。
【００３１】
この際、本加速度センサでは、重り部１２に開口部１８を設けることにより重り部１２の中央部においてシリコン基板１の表面に平行な方向の加速度に対し差動式で検出するための２つのソース・ドレイン電極２１〜２４を接近して配置でき、２つのトランジスタの特性のバラツキを小さくして検出回路側での制約を小さくすることができる。
【００３２】
次に、本加速度センサの製造工程を図３〜図１７を用いて説明する。まず、図３に示すように、シリコン基板１を用意し、表面に約５０ｎｍの絶縁膜（シリコン酸化膜）４を形成した後、センサエレメント形成領域２におけるソース・ドレイン電極となる所望の領域にフォトリソ工程を経てソース・ドレイン電極（不純物拡散層）２１〜２４をイオン注入等により形成する。
【００３３】
そして、図４に示すように、約１００ｎｍの絶縁膜（シリコン窒化膜）５を形成し、その後、フォトリソ工程を経て回路形成領域３でのトランジスタ形成領域の絶縁膜（シリコン窒化膜）５と絶縁膜（シリコン酸化膜）４をエッチング除去する。さらに、回路形成領域３でのトランジスタ形成領域における基板１の表面に約２０ｎｍのゲート酸化膜２７を形成する。
【００３４】
引き続き、図５に示すように、約３５０ｎｍのポリシリコン層３０を減圧ＣＶＤ法等により成膜する。ここで、ポリシリコン層３０は全面にリン等の不純物をドープして低抵抗化されている。その後、ポリシリコン層３０に対しフォトリソ工程を経てドライエッチ等で回路形成領域３のトランジスタのゲート電極２８とするとともに、センサの可動ゲート電極部１９，２０のセンサ領域外への引き出し用の電極部（１７）とする。
【００３５】
さらに、図６に示すように、回路形成領域３の所望の領域にフォトリソ工程を経てトランジスタのソース・ドレイン電極２５，２６をボロン・砒素等のイオン注入等により形成する。その後、例えばボロン・リンガラス（ＢＰＳＧ）等の約５００ｎｍの層間絶縁膜３１を全面に例えばプラズマＣＶＤ法により成膜する。
【００３６】
さらに、図７に示すように、センサエレメント形成領域２におけるトランジスタ形成領域の層間絶縁膜３１をフォトリソグラフィを経てエッチング除去する。その後、犠牲層エッチング時のエッチングストッパとなる約５０ｎｍの絶縁膜（シリコン窒化膜）６を成膜する。さらに、全面に犠牲層となる約１μｍのシリコン酸化膜３２をＣＶＤ法等により成膜する。
【００３７】
次に、図８に示すように、シリコン酸化膜３２と絶縁膜（シリコン窒化膜）６に対し、フォトリソ工程を経てドライエッチング等により、可動ゲート電極部１９，２０とセンサエレメント形成領域２の外への引き出し電極（１７）とのコンタクト部３３を形成する。
【００３８】
さらに、図９に示すように、全面に可動部形成膜である約２μｍのポリシリコン薄膜３４を減圧ＣＶＤ法により成膜する。尚、このポリシリコン薄膜３４の少なくともシリコン酸化膜（犠牲層）３２に接する面側近傍にはリン等の不純物がドープされ低抵抗化されている。
【００３９】
引き続き、図１０に示すように、このポリシリコン薄膜３４に対しフォトリソ工程を経て 図１に示したように長方形のセンサエレメント形成領域２のみに残すようにパターニングする。このとき、ウェットエッチングやＲＩＥ等により側壁が傾斜するようにテーパーエッチングする。こうすることで段差が軽減（ステップカバレッジの向上）できるため、これ以後の工程で配線等の成膜・エッチング・フォトリソ工程等での微細加工が可能となる。
【００４０】
次に、図１１に示すように、回路形成領域３のシリコン酸化膜（犠牲層）３２及び絶縁膜（シリコン窒化膜）６をフォトリソグラフィを経てエッチング除去する。
【００４１】
さらに、図１２に示すように、層間絶縁膜３１の所望の領域にフォトリソ工程を経てコンタクトホール３５をドライエッチング等により形成する。次に、図１３に示すように、金属電極材料である例えばアルミニウムを約６００ｎｍ成膜して、フォトリソ工程、エッチング工程を経て、所望の領域に金属配線３６をパターニング形成する。
【００４２】
続いて、図１４に示すように、全面に保護膜のシリコン窒化膜３７を約１．５μｍ、例えばプラズマＣＶＤ法により成膜する。その後、センサエレメント形成領域２上のシリコン窒化膜３７をフォトリソグラフィ工程を経た後、エッチング除去する。
【００４３】
そして、図１５に示すように、フォトリソ工程を経た後、ポリシリコン薄膜３４を所望のパターン（図１の可動部７の形状）にエッチングする。さらに、図１６に示すように、ラフなパターンを開口部３８としたレジスト５０を用いて、ポリシリコン薄膜３４の表面部分にリン（Ｐ）を適量イオン注入する。このイオン注入により表面改質層２９が形成される。表面改質層２９にて犠牲層エッチング後の薄膜構造体の膜厚方向に存在する応力分布による薄膜構造体の変形が調整され、反りが防止される。この際、レジスト５０により薄膜構造体（可動部形成領域）以外の領域が保護され周辺の回路部やパッド等に対してはイオン注入が行われず回路の特性等が変わることもない。
【００４４】
最後に、図１７に示すように、レジスト５０を残した状態で、例えばＨＦ水溶液等によりシリコン酸化膜（犠牲層）３２をエッチングしてシリコン基板１の上にエアギャップを介して可動部７を配置する。この際、レジスト５０を不純物導入と犠牲層エッチングの際のマスクとして共用できる。つまり、イオン注入領域を設定するレジスト５０を、犠牲層をエッチングする際にも用いることにより、応力を調整するイオン注入領域を設定する際に新たなフォト工程を増やす必要がなくなる。又、イオン注入工程と犠牲層エッチング工程が連続して行われる場合や、２つの工程中にレジスト除去しなくてもよい場合はフォト工程を１回で行うことができる。
【００４５】
尚、マスク材としてのレジスト５０の代わりに、犠牲層エッチングでエッチングされないシリコン窒化膜等の薄膜をマスク材として用いてもよい。又、可動部７を形成する際に２μｍの段差が発生するが、領域３８のようなラフなパターンであれば、フォトリソ工程を問題なく行うことができる。
【００４６】
このようにして、ＭＩＳトランジスタ式半導体加速度センサの製作工程が終了する。以下に、可動部７の反り抑制効果を、図１８，１９を用いて説明する。
【００４７】
図１８に示すように、シリコン酸化膜３２（犠牲層）上に厚さｈのポリシリコン薄膜を成膜すると、一般的に膜厚方向に内部応力が不均一になる現象が発生する。
【００４８】
膜厚方向をＺ軸とし、膜厚方向の内部応力をσｚとすると、中立軸に発生する曲げモーメントＭ１は次のように求められる。
【００４９】
【数１】
2004179676.tif 000003
【００５０】
・・・（１）
又、この曲げモーメントＭ１による梁の変形はある曲率半径をもち、その時の曲率半径Ｒ１は次のように求められる。
【００５１】
Ｒ＝ＥＩｚ／Ｍ１  ・・・（２）
ここで、Ｉｚ＝１／１２・ｈ3ただし、Ｅはポリシリコン薄膜（可動部）のヤング率、Ｉｚは断面２次モーメントである。
【００５２】
このように、膜厚方向に応力が不均一に分布している場合、薄膜構造体（梁）は本来設計した値より変形してしまう。又、一般的に同一に処理したウェハ（ロット内）ではウェハ間のバラツキは少ないが、同一に処理していないウェハ（ロット間）ではウェハ間のバラツキが大きい。
【００５３】
そこで本実施例では、薄膜構造体の膜厚方向に存在する応力分布による変形のロット間バラツキを抑えるための調整工程を製作工程に挿入し、形状を本来設計した値に近づけるために、薄膜構造体を形成する薄膜に対し、イオン注入を行い薄膜の表面を改質することにより薄膜構造体の変形を抑制している。
【００５４】
つまり、図１９のように表面から厚さｔだけ膜の性質を変化させて、表面付近の局部的な応力分布を変化させることができる。よって、図１９のように、表面での応力を中立軸側の値に近づけることによって薄膜構造体の中立軸に発生する曲げモーメントを低減させることができる。
【００５５】
次に、この可動構造体の膜厚方向に存在する応力分布の調整工程を、ウェハのロット編成を含めて、より詳細に説明する。図２０に示すように、最初にロット編成を行い、ウェハ洗浄を行い、可動部となるポリシリコン薄膜の成膜までに数回の成膜、フォトリソグラフィ、エッチングを繰り返す。そして、犠牲層を形成し、その犠牲層上にポリシリコン薄膜の成膜を行い、続いて、ポリシリコン薄膜に不純物（リン）の導入を行う。そして、数回の成膜、フォトリソグラフィ、エッチング、そして不純物の活性化アニールを行う。その後、犠牲層エッチングを行ってポリシリコン薄膜よりなる可動部を基板から離間させて完成する。
【００５６】
応力分布調整工程（不純物導入）は、ポリシリコン薄膜の成膜以降のプロセスで、かつ、温度の一番高い工程以降から、ポリシリコン薄膜（可動部）を基板から離間させる犠牲層エッチングまでの間で行うのが好ましい。つまり、イオン注入にてポリシリコン薄膜の表面を改質してもあまり高い温度でアニールした場合、不純物を導入した層が変化して膜の表面改質効果が減少したり失われる場合があるが、犠牲層としてのシリコン酸化膜３２上にポリシリコン薄膜３４を形成した後の最高温度工程以降に応力調整処理を行うことで（薄膜に残留する応力をほぼ決定する最高温度プロセス後に応力調整工程を行うことで）、応力調整工程を最も効果的に実施できる。
【００５７】
又、応力分布調整工程（不純物導入）が犠牲層エッチング以降であると犠牲層エッチングによりシリコン基板１に製作されたチャネル領域がむき出しになりそのチャネル領域に不純物が導入されてしまうので、これを避けている。又、シリコン酸化膜３２（犠牲層）の存在によりシリコン酸化膜３２の下部にある配線への悪影響や基板に欠陥が発生するのを防止することができる。さらに、犠牲層エッチング後にイオン注入を行う場合に生ずる薄膜構造体（ポリシリコン薄膜）の破損を回避でき、換言すれば、薄膜構造体（ポリシリコン薄膜）の取り扱いに必要となる慎重な取扱いを避けることができる。
【００５８】
このように応力分布調整工程は、犠牲層エッチング前に行われるのが好ましいが、他の部分、たとえば 図１の加速度センサの場合、ソース・ドレイン電極２１〜２４に影響を与えない工程を考えた場合には犠牲層エッチングの後でもよい。つまり、チャネル領域が犠牲層エッチング時にエッチングされない膜で覆われている場合や、直接不純物導入されない位置、例えば薄膜構造体に隠れる位置等にチャネル領域がある場合は犠牲層エッチング後に行ってもよい。この場合、エッチング後の薄膜構造体（可動部）の変形量を観察し、薄膜構造体の表面処理度合い（応力分布調整度合い）を決定することができる。このような手法を用いることで、薄膜構造体の変形量の製造バラツキを調整することができる。このように、応力分布調整工程（イオン注入）を、犠牲層をエッチングする工程の後に実施すると、犠牲層エッチング後に発生する応力による薄膜の形状を測定することで、応力分布調整工程の手法や条件をより正確に設定することができる。
【００５９】
又、ポリシリコン薄膜（薄膜構造体）の成膜と同時にこの薄膜への不純物導入を行う場合において、その成膜温度がプロセスでの最高温度となる場合があるが、この場合の応力分布調整工程は、ポリシリコン薄膜の成膜工程以降となる。
【００６０】
さらに、アニールすることによりポリシリコン薄膜上の表面改質効果が減少する場合があることは前述したが、この薄膜よりなるセンサを高温で使用する場合には、室温での形状に対し高温時における形状が変わってしまう場合がある。これを回避するために、使用温度範囲の最高温度より若干高い温度でエージングすることが好ましい。このエージングを行うことにより表面改質効果は若干おちるが、初期にその減少分を見込んで表面改質（イオン注入）を行うことにより薄膜よりなる可動部の形状の経時変化を抑えることができる。又、このアニールは、金属配線（金属電極）を有するセンサにおいて、薄膜構造体と同一ウェハ内に制御回路等を組み込んだ後に、シンターリング（４５０℃１０分程度）と兼ねて行うことができる。ただし、４５０℃以上の温度では金属電極にダメージが加わるためこれ以下の温度が好ましい。つまり、金属配線がある場合は金属による拡散を防ぐため金属配線のシンタ温度以下でアニールする。
【００６１】
このように本実施例では、シリコン基板１上にシリコン酸化膜３２（犠牲層）を形成し、シリコン酸化膜３２上にポリシリコン薄膜３４を形成した後に、このポリシリコン薄膜３４に対し応力調整物質としてのＰ（リン）をイオン注入して薄膜の表面を改質しての薄膜の厚さ方向に存在する応力の分布の一部を変更して応力分布を調整して反りを低減するようにした。よって、薄膜構造体を従来法の長時間高温で熱処理（例えば、１１５０℃、２４時間）すると、周辺回路を構成するトランジスタ等にダメージを与えてしまうが、本実施例では長時間高温で熱処理することなく（周辺回路のトランジスタにダメージを与えることもなく）容易に反りを防止できる。
【００６２】
又、従来のアニール処理（例えば１１５０℃、２４時間）を行おうとすると、同一条件にてウェハ（ロット内）を処理することは難しく同一条件にて処理が行われないとウェハ（ロット間）で薄膜構造体の変形量にバラツキが発生してしまうが、これに対し、本実施例ではイオン注入を行って表面の改質にて薄膜構造体の膜厚方向に存在する応力分布による変形のロット間のバラツキを抑えることができる。このように、製造プロセスのバラツキなどで発生した薄膜構造体内の応力または応力のバラツキを調整することができ、薄膜構造体の形状を制御することができる。
【００６３】
（第２実施例）次に、第２実施例を第１実施例との相違点を中心に説明する。
【００６４】
本実施例では、前述のイオン注入を薄膜構造体の一部領域（特定領域）にのみ行うようにしている。つまり、変形量低減のためのイオン注入（不純物導入）は薄膜構造体全体に行う必要はなく、変形を直したい所だけに部分的に導入してもよいし、不純物導入の条件を部分的に変えてもよい。
【００６５】
以下、詳細に説明する。両持ち梁構造の場合、両持ち梁部は両側から引っ張られているため、図１８のように膜厚方向に応力分布が存在していても変形しにくい。しかし、可動部７は両持ち梁の梁の延設（図１のＹ方向）には引っ張られているがＸ方向には引っ張られていない。そのため、このように拘束されていても膜厚方向に存在する応力分布により変形が生じてしまう。
【００６６】
そこで、図２１において符号３９にて示す領域を表面改質による応力分布調整領域とし、この領域（重り部１２の形成領域）３９に対しフォトリソ工程を用いて表面改質処理（イオン注入）を行う。これによって、必要最小限の箇所にのみ、改質処理を行うことにより、周辺の素子のダメージを最小限に抑えることができる。
【００６７】
さらに、本実施例では、図２２に示す領域（梁部８，９，１０，１１の形成領域）４０，４１，４２，４３にもイオン注入を行い、加速度センサの感度調整を行っている。つまり、膜厚方向に存在する応力分布調整による薄膜構造体の変形抑制に加えセンサの感度調整をも行うようにしている。図２２に示す加速度センサの感度は、この系のＸ，Ｙ方向（基板の表面に平行な方向）のバネ定数ｋによって決まる。バネ定数ｋは、両持ち梁のディメンジョンから決まるバネ定数ｋｌと、梁を構成する薄膜構造体の応力σによって決まる見かけ上のバネ定数ｋ２とによって決定される。
【００６８】
ｋ＝ｋｌ＋ｋ２  ・・・（３）
ｋｌ＝４Ｅｂ3 ｈ／Ｌ3 ・・・（４）
ｋ２＝４σｂｈ／Ｌ  ・・・（５）
Ｅ：ヤング率  ｂ：梁の幅  ｈ：梁の厚さ  Ｌ：梁の長さここで、引っ張り応力が強い梁では、見かけ上のバネ定数ｋ２が大きくなってしまうため、センサ感度が減少してしまう。このような場合、図２２のように梁の部分にフォトリソグラフィ技術を用い領域４０，４１，４２，４３を開口して、この開口部のみに表面改質（イオン注入）を行い、応力を調整することにより応力によるバネ定数を下げることができ、センサの感度を上げることができる。
【００６９】
このように本実施例では、薄膜に存在する応力を特定の部位のみ調整するようにしたので、薄膜の応力を部位により変えることが可能となり、複数の形状制御、バネ定数制御を薄膜内で独立して行うことができる。つまり、薄膜へのイオン注入は、薄膜の特定の部分に実施、または部分によりイオン注入の条件を変えることにより、薄膜の応力を部位により変えることが可能となり、複数の形状制御、バネ定数制御を薄膜内で独立して行うことができる。
【００７０】
（第３実施例）次に、第３実施例を第１実施例との相違点を中心に説明する。
【００７１】
本実施例では、犠牲層エッチングを行った後のポリシリコン薄膜よりなる片持ち梁が上側に反った状態から、表面改質処理（イオン注入）を行って反りを調整するようにしている。
【００７２】
まず、イオン注入法を用いた変形量低減のメカニズムを図２３，２４を用いて説明する。ポリシリコン薄膜よりなる片持ち梁４４が基板１の上方向に向かって変形している場合、片持ち梁４４の上面４４ａには引っ張り応力が、片持ち梁４４の下面４４ｂには圧縮応力が存在している。その結果、片持ち梁４４は上方に反ってしまう。
【００７３】
これに対し、片持ち梁４４を真っ直ぐにするためには、片持ち梁４４の上面４４ａの引っ張り応力を弱くすればよい。そこで、不純物導入法により不純物を片持ち梁４４の上面４４ａに導入する。この不純物導入により上面４４ａの密度（不純物濃度）が上がり導入前に比べ上面の原子間の距離が狭くなるので、引っ張り応力が弱くなり、その結果、上方に反っていた片持ち梁４４が、図２４に示すように、真っ直ぐになる。このように、基板上方から行うイオン注入による方法は、イオン注入により膜の上部の原子密度を上げるため、薄膜の上側の応力が下側の応力に比べ圧縮が弱い（引っ張りが強い）場合に効果がある。
【００７４】
又、薄膜構造体の片持ち梁となる部分が正規の形状より上側に反るように形成した後に薄膜の表面改質により反りを調整するようにすることにより、応力分布調整方法が片持ち梁の反りを下向き方向にのみ変形可能な場合であっても、反りが常に正規の形状より上側に反るようにしておくことで、応力調整工程で正規の形状にすることができる。
【００７５】
次に、可動部の反りの低減効果を確認するための実験結果を図２５，２６に示す。図２５には不純物ドーズ量と薄膜構造体（梁）の変形量の関係を示す。ここで、変形量は曲率半径Ｒに反比例するので、縦軸に１／Ｒを取り、Ｒが大きい程つまり１／Ｒが小さい程変形量が小さい。又、１／Ｒは正の値の場合は片持ち梁が基板の上方に向かって変形し、負の値の場合は基板の下方に向かって変形している。 図２５から、不純物ドーズ量が多い程、１／Ｒは小さくなっており、変形量低減効果は大きくなっていることが分かり、変形を抑制するにはドーズ量を１０13〜１０16／ｃｍ2 程度とするのが望ましい。図２６には、加速電圧（イオン注入での加速エネルギー）と薄膜構造体（梁）の変形量の関係を示す。
【００７６】
ここで、同じドーズ量であれば加速電圧を高くする程（５０ｋｅＶよりも高くする程）、１／Ｒは小さくなり、変形量低減効果が大きくなっていることが分かる。これは、加速電圧を高くすれば不純物導入層の厚さが厚くなり、変形量低減効果が増すためである。このように、薄膜構造体（梁）の変形を抑制するための不純物導入の加速電圧は５０ｋｅＶ以上程度とすることが望ましい。
【００７７】
尚、薄膜構造体となるポリシリコン薄膜にリン（Ｐ）をイオン注入したが、薄膜がＮ型の導電性を持つならば同じＮ型となるイオンを、薄膜がＰ型の導電性を持つならば同じＰ型となるイオンを不純物導入することが望ましい。又、薄膜構造体を構成している原子のイオンや、電気特性を示さない不活性な原子のイオンを導入してもよい。このようにすることにより、イオン注入されたイオンによる薄膜への導電性の低下等の影響を最小限にすることができる。
【００７８】
このように本実施例では、薄膜構造体の片持ち梁となる部分が正規の形状より上側に反るように形成し、イオン注入により反りを調整するようにしたので、ＩＣ製造プロセスで用いられるイオン注入による簡便な方法にて、製造工程で発生した応力のバラツキを調整して薄膜の形状を正規のものに制御することができる。
【００７９】
（第４実施例）次に、第４実施例を第３実施例との相違点を中心に説明する。
【００８０】
上記第３実施例では片持ち梁が基板の上方に変形する場合を説明したが、本実施例では下方に変形する場合について説明する。下方に変形する片持ち梁は、片持ち梁の上面が圧縮応力、片持ち梁の下面が引っ張り応力になっている。この場合、片持ち梁下面に不純物を導入して下面の密度（不純物濃度）を上げ、下面の引っ張り応力を弱くすれば変形量が低減できる。
【００８１】
図２７は、可動ゲート型加速度センサの平面図であり、図２８は図２７のＢ−Ｂ断面図である。可動部である梁部８〜１１と重り部１２とは、アンカー部１３〜１６によってシリコン基板１に固定されている。梁部８〜１１および重り部１２に対向するシリコン基板１には、上下に貫通する開口部４５が設けられている。開口部４５は、シリコン基板１をアルカリ系の液を用いて下面側からエッチングすることにより形成したものである。薄膜構造体（可動部７）の下面７ｂには引っ張り応力が、上面７ａには圧縮応力が存在しているので、開口部４５から可動部７の下面７ｂにイオン（不純物）を導入する。これにより、下面７ｂの引っ張り応力を弱くし、薄膜構造体の変形量が低減できる。
【００８２】
尚、図２７，２８では、梁部８〜１１および重り部１２の両方に対向するシリコン基板に開口部４５を設けたが、重り部１２だけでもよいし、梁部８〜１１だけでもよい。
【００８３】
又、図２７において符号４６は重り部１２に設けた開口部であって、犠牲層エッチングの際にエッチング液が侵入にしやすくするためのものである。又、図２７に示したセンサは重り部１２の側面から互いに離間する方向に可動ゲート電極部１９，２０を突出させた構造となっている。
【００８４】
（第５実施例）次に、第５実施例を第１実施例との相違点を中心に説明する。
【００８５】
本実施例は、イオン注入に代わる方法にて表面の改質を行うことにより薄膜の応力分布の調整を行うものである。図２９は犠牲層エッチング前の薄膜構造体（片持ち梁構造）である。このような片持ち梁構造において、図１８の場合とは反対に、薄膜の下側に圧縮応力が弱く、薄膜の上側に圧縮応力の強い構成の場合、図３０のように犠牲層エッチングを行うと、薄膜構造体は、下側にある曲率をもって変形してしまう。このような場合、膜厚方向に存在する応力分布を調整するための表面改質手法として薬液により薄膜表面層を部分的にエッチングしている。
【００８６】
以下、薄膜構造体がポリシリコンの場合について詳細に説明する。図３１に示すように、ポリシリコンのエッチングは通常アルカリ系の薬品を用いて行われるが、このような表面改質のための処理においては、ポリシリコン表面の結晶粒界を選択的にエッチングする薬液を用いて凹部４７を形成する。より具体的には、弗酸と重クロム酸カリウムの混合溶液を用いて単結晶シリコンの欠陥のみをエッチングしたり、弗酸と硝酸の混合液を用いて不純物濃度の高い部分を選択的にエッチングする。
【００８７】
つまり、ポリシリコンを成膜し不純物を導入すると結晶粒界付近に不純物が偏析することが知られている。このようなポリシリコンの性質を利用し、前者の液（弗酸と重クロム酸カリウムの混合溶液）を用いると、結晶欠陥が選択的にエッチングされ、又、後者の液（弗酸と硝酸の混合液）を用いると不純物濃度の高い結晶粒界部分がエッチングされる。
【００８８】
このように、図２９の状態から犠牲層エッチングを行うと、図３１のように表層の見かけ上の圧縮応力が低減または、表面の原子密度が下がり強い圧縮応力の部分が減少し、薄膜構造体の下向きの変形を調整（抑制）することができる。この薄膜構造体の上面を薬液を用いて表面処理する方法は、見かけ上表面の応力を取り去る、または表面密度を下げる効果があるため、薄膜構造体の上側の応力が下側の応力に比べ圧縮が強い（引っ張りが弱い）場合に効果がある。
【００８９】
本実施例の応用例としては、図３２のように薄膜構造体の表面にフォトリソグラフィを用いてパターニングを行い、ウェットまたは、ドライエッチングし膜表面に凹凸（図で４８で示す）をつけることにより薄膜の表面に存在する圧縮応力の強い部分を取ることにより薄膜構造体の下向きの変形を調整し抑制することができる。
【００９０】
本発明の他の態様を以下に説明する。上述した薄膜構造体の膜厚方向に存在する応力分布の調整方法としての表面改質手法として、イオン注入法、薬液によるエッチング（局部的なエッチング）を挙げたが、その他の表面改質手法としてＣＶＤやＰＶＤによる異種または同種の膜の成膜を行ってもよい。具体的には、エキシマレーザＣＶＤ等のＣＶＤ、スパッタリング、真空蒸着、イオンプレーティングを用いる。この場合においてもＩＣプロセスを流用することで容易に応力調整を行うことができる。
【００９１】
あるいは、表面改質手法として、イオンビームの照射やプラズマ処理等により、薄膜の表面に意図的なダメージを与えてもよい。より具体的には、イオンビームの照射により表面に欠陥を与えたり、Ｏ2 プラズマで表面を叩きダメージを与えたり、アルゴンイオンにより表面を叩きダメージを与える。
【００９２】
又、表面改質手法として、レーザアニールによる結晶化やアモルファス化を行ってもよい。さらに、表面改質手法として、窒化や酸化を行ってもよい。さらには、表面改質手法として、浸炭、表面酸化処理、表面窒化処理、ＴＲＤ等を行ってもよい。
【００９３】
又、以上の実施例においては加速度センサについて述べたが、ヨーレートセンサ、圧力センサ等の力学量を検出するセンサに利用でき、また静電気力を利用したアクチュエータや振動を検出する半導体振動センサ等にも利用できる。
【００９４】
又、可動部（薄膜）の成膜方法としては、ＬＰＣＶＤ法の他にも、プラズマＣＶＤ法等の他のＣＶＤ法や蒸着法やスパッタリング法を用いてもよい。さらに、犠牲層はシリコン酸化膜の他にもシリコン窒化膜等の窒化膜やＰＳＧやＢＳＧやＢＰＳＧであってもよい。
【図面の簡単な説明】
【００９５】
【図１】第１実施の加速度センサの平面図。
【図２】図１のＡ−Ａ断面図。
【図３】第１実施例の加速度センサの製造工程を示す断面図。
【図４】第１実施例の加速度センサの製造工程を示す断面図。
【図５】第１実施例の加速度センサの製造工程を示す断面図。
【図６】第１実施例の加速度センサの製造工程を示す断面図。
【図７】第１実施例の加速度センサの製造工程を示す新面図。
【図８】第１実施例の加速度センサの製造工程を示す断面図。
【図９】第１実施例の加速度センサの製造工程を示す断面図。
【図１０】第１実施例の加速度センサの製造工程を示す断面図。
【図１１】第１実施例の加速度センサの製造工程を示す断面図。
【図１２】第１実施例の加速度センサの製造工程を示す断面図。
【図１３】第１実施例の加速度センサの製造工程を示す断面図。
【図１４】第１実施例の加速度センサの製造工程を示す断面図。
【図１５】第１実施例の加速度センサの製造工程を示す断面図。
【図１６】第１実施例の加速度センサの製造工程を示す断面図。
【図１７】第１実施例の加速度センサの製造工程を示す断面図。
【図１８】応力状態を説明するための説明図。
【図１９】応力状態を説明するための説明図。
【図２０】薄膜構造体のプロセスフローを説明するための図。
【図２１】第２実施例の加速度センサを説明するための平面図。
【図２２】第２実施例の加速度センサを説明するための平面図。
【図２３】第３実施例を説明するための図。
【図２４】第３実施例を説明するための図。
【図２５】ドーズ量と変形量との関係を示す図。
【図２６】加速電圧と変形量との関係を示す図。
【図２７】第４実施例の加速度センサの平面図。
【図２８】図２７のＢ−Ｂ断面図。
【図２９】第５実施例を説明するための図。
【図３０】第５実施例を説明するための図。
【図３１】第５実施例を説明するための図。
【図３２】第５実施例を説明するための図。
【図３３】従来技術を説明するための加速度センサの平面図。
【図３４】図３３のＣ−Ｃ断面図。
【図３５】従来の加速度センサの製造工程を説明するための断面図。
【図３６】従来の加速度センサの製造工程を説明するための断面図。
【図３７】従来の加速度センサの製造工程を説明するための断面図。
【図３８】可動部の応力状態を説明するための説明図。
【符号の説明】
【００９６】
１…シリコン基板、３２…犠牲層としてのシリコン酸化膜、３４…ポリシリコン薄膜、５０…マスク材としてのレジスト。
【図１】
2004179676.tif 000004
【図２】
2004179676.tif 000005
【図３】
2004179676.tif 000006
【図４】
2004179676.tif 000007
【図５】
2004179676.tif 000008
【図６】
2004179676.tif 000009
【図７】
2004179676.tif 000010
【図８】
2004179676.tif 000011
【図９】
2004179676.tif 000012
【図１０】
2004179676.tif 000013
【図１１】
2004179676.tif 000014
【図１２】
2004179676.tif 000015
【図１３】
2004179676.tif 000016
【図１４】
2004179676.tif 000017
【図１５】
2004179676.tif 000018
【図１６】
2004179676.tif 000019
【図１７】
2004179676.tif 000020
【図１８】
2004179676.tif 000021
【図１９】
2004179676.tif 000022
【図２０】
2004179676.tif 000023
【図２１】
2004179676.tif 000024
【図２２】
2004179676.tif 000025
【図２３】
2004179676.tif 000026
【図２４】
2004179676.tif 000027
【図２５】
2004179676.tif 000028
【図２６】
2004179676.tif 000029
【図２７】
2004179676.tif 000030
【図２８】
2004179676.tif 000031
【図２９】
2004179676.tif 000032
【図３０】
2004179676.tif 000033
【図３１】
2004179676.tif 000034
【図３２】
2004179676.tif 000035
【図３３】
2004179676.tif 000036
【図３４】
2004179676.tif 000037
【図３５】
2004179676.tif 000038
【図３６】
2004179676.tif 000039
【図３７】
2004179676.tif 000040
【図３８】
2004179676.tif 000041