(57)【要約】【課題】等倍センタリング表示時には、画面中央に対して表示する画素数を左右同じにした液晶表示装置を提供する。【解決手段】ＬＣＤパネル１０１の中央部からモードデータ２０４を、Ｈドライバ（１０４−４）及び（１０４−５）に入力し、その後、画面左側に配置されているＨドライバ（配置端子２０８がＨレベル）は、前段のＨドライバ１０４に、画面右側に配置されているＨドライバ（配置端子２０８がＬレベル）は次段のＨドライバ１０４に、順次モードデータ２０４をシリアルに転送する。シリアルに１チップずつモードデータ２０４を転送する方法などよりも転送期間が削減できる。【選択図】　　　図１
2004101805.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線とがマトリクス状に配置され、画像データを受けて、前記画像データを表示パネルに表示する液晶表示装置において、
第１の信号基板と、前記第１の信号基板上に、前記表示パネルの中央部から前記表示パネルの左側に配置され、Ｈドライバの複数個からなる第１のＨドライバ群と、前記表示パネルの中央部から前記表示パネルの右側に配置され、Ｈドライバの複数個からなる第２のＨドライバ群とを備え、
前記Ｈドライバは、前記第１の信号基板上の配置位置を識別するための配置識別端子を具備し、
前記画像データのモードデータを、前記第１のＨドライバ群の先頭のＨドライバおよび前記第２のＨドライバ群の先頭のＨドライバに入力し、その後、前記第１のＨドライバ群は、前段の前記Ｈドライバに、順次、前記モードデータをシリアルに転送し、前記第２のＨドライバ群は、次段の前記Ｈドライバに、順次、前記モードデータをシリアルに転送し、
等倍センタリング表示時には、前記モードデータおよび前記配置識別端子により、前記表示パネルの画面中央に対して表示する画素数が左右同じになるようにしたことを特徴とする液晶表示装置。
【請求項２】
前記画像データの前記モードデータは、前記等倍センタリング表示時の状態設定データを含む請求項１に記載の液晶表示装置。
【請求項３】
前記等倍センタリング表示時の状態設定は、前記モードデータで決定される請求項２に記載の液晶表示装置。
【請求項４】
前記等倍センタリング表示時の状態設定は、前記配置識別端子の信号レベルで決定される請求項２または３に記載の液晶表示装置。
【請求項５】
前記画像データを保持するサンプリングパルスを発生させるシフトレジスタと、前記画像データを保持する表示レジスタ３０７と、前記モードデータを保持するモードレジスタとを備え、
前記シフトレジスタは、スタートパルスをその第２の入力に受け、カスケード出力が、その第２の出力に接続されている複数個の第１のセレクタと、
その第１の入力が、前記第１のセレクタの第１の出力と接続され、その第２の入力にクロックを受ける複数個のフリップフロップと、
前記スタートパルスと、前記カスケード出力の間に配置されているスイッチとを具備する請求項１、２、３または４に記載の液晶表示装置。
【請求項６】
前記表示レジスタは、前記複数個のフリップフロップの出力を受ける複数個のラッチ回路で構成される請求項５に記載の液晶表示装置。
【請求項７】
前記モードレジスタは、２個のフリップフロップと２個の第２のセレクタで構成され、前記１番目の第２のセレクタの第１の端子は、第１のモード入出力に接続され、前記１番目の第２のセレクタの第２の端子は第２のモード入出力に接続され、前記２番目の第２のセレクタの第１の端子は、第２のモード入出力に接続され、前記２番目の第２のセレクタの第２の端子は第１のモード入出力に接続され、
前記第１番目のフリップフロップの第１の入力は、前記１番目の第２のセレクタの第３の端子に接続される請求項５または４に記載の液晶表示装置。
【請求項８】
前記等倍センタリング表示時には、ｍ（ｍは、２〜ｎの整数）段目の前記ラッチ回路から前記画像データを保持する場合で、前記第１のセレクタの状態は、１段目から（ｍ−１）段目は、ＧＮＤを選択し、ｍ段目は第２の入力を選択し、（ｍ＋１）段目からｎ段目の前記第１のセレクタは第１の入力を選択し、ｎ段目の前記第１のセレクタは、前記スイッチがオンされており、前記カスケード出力と接続されている請求項７に記載の液晶表示装置。
【請求項９】
複数の走査線と複数のデータ線とがマトリクス状に配置され、画像データを受けて、前記画像データを表示パネルに表示する液晶表示装置において、
第１の信号基板と、前記第１の信号基板上に、前記表示パネルの中央部から前記表示パネルの左側に配置され、Ｈドライバの複数個からなる第１のＨドライバ群と、前記表示パネルの中央部から前記表示パネルの右側に配置され、Ｈドライバの複数個からなる第２のＨドライバ群とを備え、
前記Ｈドライバは、前記第１の信号基板上の配置位置を識別するための配置識別端子を具備し、
前記画像データのモードデータを、前記第１のＨドライバ群の先頭のＨドライバおよび前記第２のＨドライバ群の先頭のＨドライバに入力し、その後、前記第１のＨドライバ群は、前段の前記Ｈドライバに、順次、前記モードデータをシリアルに転送し、前記第２のＨドライバ群は、次段の前記Ｈドライバに、順次、前記モードデータをシリアルに転送し、
等倍センタリング表示時には、前記モードデータおよび前記配置識別端子により、前記表示パネルの画面中央に対して表示する画素数が左右同じになるようにしたことを特徴とする液晶駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置およびその駆動方法に関し、特に、パソコンのモニタとして使用される液晶表示装置その駆動方法に関する。
【０００２】
【従来の技術】
近年、携帯電話を初めとする情報電子機器が、世の中に広く用いられていることは、周知の事実である。また、情報電子機器が、その表示機器として、液晶表示装置を有していることもよく知られている。このような液晶表示装置を駆動するために、複数の表示駆動ＩＣが用いられることも、周知である。
【０００３】
さらに、複数の表示駆動ＩＣを用いた液晶表示装置（以下、ＬＣＤパネルと略記する）は、大画面化・高解像度化が進み、パソコンのモニタとして使用する場合、異なる解像度の画像信号を表示する事が要求される。
【０００４】
このようなＬＣＤパネルは、例えば、特許文献１または特許文献２に開示されている。
【０００５】
しかしながら、ＬＣＤパネルは構造上、装置毎に解像度（データ線、走査線）が固定されており、装置の解像度と異なる解像度の画像信号をそのまま表示すると、図９に示すような同じ画像の一部（例えば、図形ＡＢＣ）が、繰り返し表示されたりする問題がある。
【０００６】
この問題に対して、異なる解像度の画像信号を表示させる場合、画像信号を装置の解像度に合わせて拡大や縮小、または、画面の中央に等倍で表示（等倍センタリング表示）する処理を表示駆動ＩＣ以外で処理を行っている。
【０００７】
すなわち、従来ＬＣＤパネルでは、メインＣＰＵを時分割制御で上記処理を行わせていたが、ＬＣＤパネルの高解像度化による処理データの増大、及びセット自体の高機能化によりＣＰＵへの負担が飛躍的に増大してしまう為、チップ数を増やすことなく処理の分散化を実現させる為に、該処理機能を表示駆動ＩＣに持たすことが望まれるようになった。
【０００８】
その内、複数の表示解像度の等倍センタリング表示を行う場合に、表示駆動ＩＣで表示する画素数を可変する技術が、特許文献１に開示されている。
【０００９】
通常、ＬＣＤパネルでは、同一の駆動出力数、つまり、表示できる画素や走査できるラインが、同一数の表示駆動ＩＣを複数個並べて実装し、画像の表示を行っている。この構成で異なる解像度の表示する場合、表示画素の切り替えは１つの表示駆動ＩＣの駆動出力数単位でしか行えない。そこで、上記従来例では、表示解像度を可変した時に表示と非表示の境目になる箇所で、表示駆動ＩＣを分けて配置できるように、駆動出力数の異なる表示駆動ＩＣを複数用意している。
【００１０】
そしてこれらの表示駆動ＩＣを組み合わせて実装し、複数の解像度の等倍センタリング表示を実現する。
【００１１】
【特許文献１】
特開平９−０５５９０９号公報（段落番号０００２〜段落番号００７、図２５、図２６）
【特許文献２】
特開平１０−２６０６５７号公報（段落番号０００７〜段落番号００９、図１４）
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来例では駆動出力数が異なる表示駆動ＩＣを複数種類用意しなければならず、汎用性に欠けている。すなわち、上記技術を用いるためには、ＬＣＤパネルに実装された全ての表示駆動ＩＣに、解像度に対応した状態設定をしなければならない。しかも高解像度のＬＣＤパネルになる程、実装する表示駆動ＩＣの数も増加し、サポートする下位の表示解像度（低解像度）も増加する為、状態設定のデータ数は増加する。
【００１３】
一般的に、リフレッシュレートが同じ場合、解像度が下がるにつれ周波数が遅く（＝クロックが少なく）、帰線期間中に、実装された表示駆動ＩＣ全部に制御モード設定を行うのは難しくなる。
【００１４】
これを解決する為には、表示する解像度に合わせて駆動するブロックを制御出来る回路構成にした表示駆動ＩＣを用いる事で簡易に構成できる。
【００１５】
本発明では、簡易な部品構成で製造でき、ＬＣＤパネルで等倍センタリング表示を行う場合に、問題となる表示駆動ＩＣの状態設定を速やかに行う回路を提供する事にある。
【００１６】
【課題を解決するための手段】
本発明の液晶表示装置は、複数の走査線と複数のデータ線とがマトリクス状に配置され、画像データを受けて、前記画像データを表示パネルに表示する液晶表示装置において、第１の信号基板と、前記第１の信号基板上に、前記表示パネルの中央部から前記表示パネルの左側に配置され、Ｈドライバの複数個からなる第１のＨドライバ群と、前記表示パネルの中央部から前記表示パネルの右側に配置され、Ｈドライバの複数個からなる第２のＨドライバ群とを備え、前記Ｈドライバは、前記第１の信号基板上の配置位置を識別するための配置識別端子を具備し、前記画像データのモードデータを、前記第１のＨドライバ群の先頭のＨドライバおよび前記第２のＨドライバ群の先頭のＨドライバに入力し、その後、前記第１のＨドライバ群は、前段の前記Ｈドライバに、順次、前記モードデータをシリアルに転送し、前記第２のＨドライバ群は、次段の前記Ｈドライバに、順次、前記モードデータをシリアルに転送し、等倍センタリング表示時には、前記モードデータおよび前記配置識別端子により、前記表示パネルの画面中央に対して表示する画素数が左右同じになるようにした構成である。
【００１７】
また、本発明の液晶表示装置の前記画像データの前記モードデータは、前記等倍センタリング表示時の状態設定データを含む構成である。
【００１８】
さらにまた、本発明の液晶表示装置の前記等倍センタリング表示時の状態設定は、前記モードデータで決定される構成である。また、本発明の液晶表示装置の前記等倍センタリング表示時の状態設定は、前記配置識別端子の信号レベルで決定される構成である。
【００１９】
【発明の実施の形態】
本発明は、等倍センタリング表示時は、画面中央に対して表示する画素数は左右同じになるようにした。つまり、画面に対しての左右の配置（実装）状態を識別し、表示する画素数の情報は画面中央部から数えて、左右同じ箇所にあるＨドライバは同じであるようにしたものである。
【００２０】
次に、本発明について、図面を参照して説明する。図１を参照すると、本発明の実施の形態のＬＣＤパネル１００のＨドライバ１０４は、等倍センタリング表示の状態設定を、モードデータ２０４と配置識別端子２０８の信号レベルで決定する。
【００２１】
また、図１に示す例では、第１の信号基板１０３上でＬＣＤパネル１０１の中央部からモードデータ２０４を、本発明のＨドライバの１０４−４及び、１０４−５に入力し、その後画面左側に配置されているＨドライバ（配置端子２０８がＨレベルの物）は、前段のＨドライバ１０４に、画面右側に配置されているＨドライバ（配置端子２０８がＬレベルの物）は次段のＨドライバ１０４に、順次モードデータ２０４をシリアルに転送している。
【００２２】
この様に、本発明では、シリアルに１チップずつモードデータ２０４を転送する方法などよりも転送期間を削減するために、画面中央部からモードデータ２０４を左右同時に順次シリアル転送する事も特徴としている。
【００２３】
次に、本発明について図面を参照して詳細に説明する。
【００２４】
図１は、本発明の第１の実施の形態のＬＣＤパネルの構成を概略的に示すブロック図である。
【００２５】
本発明の第１の実施の形態のＬＣＤパネル１００は、液晶を挟んだガラス基板１０１と画面水平方向を駆動するＨドライバ１０４と、それらを実装した第１の信号基板１０３、画面垂直方向を駆動（走査）するＶドライバ１０６と、それらを実装した第２の信号基板１０５及び、前記Ｈドライバ１０４やＶドライバ１０６の表示制御を行うタイミングコントローラ１０２とを備える。
【００２６】
タイミングコントローラ１０２と第１の信号基板１０３に間には、第１の制御信号配線１０７が接続され、タイミングコントローラ１０２と第２の信号基板１０５の間には、第２の制御信号配線１０８が接続されている。第２の信号基板１０５上でのＶドライバとの接続は、本発明とは関係なので説明を省略する。
【００２７】
次に、第１の信号基板１０３の構成について説明する。図１に示す例では、第１の信号基板１０３上では８個のＨドライバ１０４−１から１０４−８が実装されており、Ｈドライバ１０４−１から１０４−４の配置識別端子２０８は第１の信号基板１０３上のＨレベルに接続されている識別用配線２１３に接続され、Ｈドライバ１０４−５から１０４−８の配置識別端子２０８はＬレベルに接続されている識別用配線２１３に接続されている。
【００２８】
各Ｈドライバ１０４−Ｘ（Ｘ：１〜７の整数）の第２のモード入出力２１１−Ｘは、次段Ｈドライバ１０４−（Ｘ＋１）の第１のモード入出力２１２−（Ｘ＋１）と接続されている。但し、第１の信号基板１０３で両側に配置されているＨドライバ１０４−１の第１のモード入出力２１２−１及び、Ｈドライバ１０４−８の第２のモード入出力２１１−８は接続先が無いので、オープンとなっている。
【００２９】
また、第１の信号基板１０３の中央部からは、タイミングコントローラ１０２から送られて来たモードデータ２０４がＨドライバ１０４−４の第２のモード入出力２１１−４及び、Ｈドライバ１０４−５の第１の入出力２１２−５間の配線に接続されている。
【００３０】
次に、図２を参照して、第１の信号基板１０３上でのＨドライバ間の接続やタイミングコントローラ１０２からの信号との接続構成例として、Ｈドライバ１０４−１と１０４−２部分を説明する。
【００３１】
タイミングコントローラ１０２から出力された表示データ２０３、クロック２０６およびイネーブル２０７の信号のそれぞれは、第１の制御信号配線１０７を介して、第１の信号基板１０３上で各Ｈドライバ１０４に入力されている。
【００３２】
タイミングコントローラ１０２から出力されたスタートパルス２０５は、第１の制御信号配線１０７を介して、第１の信号基板１０３上でＨドライバ１０４−１のスタートパルス端子２１０−１に接続されている。Ｈドライバ１０４−１のカスケード出力端子２０９−１は、次段のＨドライバ１０４−２のスタートパルス端子２１０−２にシリアル接続されている。
【００３３】
図示はしないが、各Ｈドライバのカスケード出力端子（２０９−Ｘ）は、次段のＨドライバ１０４−（Ｘ＋１）のスタートパルス端子２１０−（Ｘ＋１）に接続されている。最終段のＨドライバ１０４−８のカスケード出力端子２０９−８は接続先がないのでオープンとなっている。
【００３４】
次に、Ｈドライバ１０４の表示データ２０３及び、モードデータ２０４を保持するブロック構成について、図３を参照して説明する。
【００３５】
本ブロックは、表示データ２０３を保持するサンプリングパルスＳＰを発生させるシフトレジスタ２０２と表示データ２０３を保持する表示レジスタ３０７、モードデータを保持するモードレジスタ２０１を備える。
【００３６】
まずシフトレジスタ２０２の構成について説明する。シフトレジスタ２０２は、ｎ個のＦＦ３０３と、ｎ個の第１のセレクタ３０２で構成されており、スタートパルス２０５は、各第１のセレクタ３０２の第２の入力４０２に接続されている。カスケード出力は、各セレクタ３０２の第２の出力４０３に接続されている。またスタートパルス２０５と、カスケード出力３０５の間にはスイッチ３０６が配置されている。
【００３７】
１番目の第１のセレクタ３０２−１の第１の入力４０１は、接地されており、１番目の第１のセレクタ３０２−１を除く、ｆ番目（ｆ：２〜ｎの整数）の第１のセレクタ３０２の第１の入力４０１は、（ｆ−１）番目のＦＦ３０３の出力５０３に接続されている。
【００３８】
各ＦＦ３０３−ｔ（ｔ：１〜ｎの整数）の第１の入力５０１は、各第１のセレクタ３０２−ｔの第１の出力４０４と接続されている。また各ＦＦ３０３−ｔの第２の入力５０２はクロック２０６に接続されている。
【００３９】
次に、表示レジスタ３０７の構成について説明する。表示レジスタ３０７は、ｎ個のラッチ回路３０１で構成されており、各ＦＦ３０３−ｔの出力５０３が接続されている。
【００４０】
次に、モードレジスタ２０１の構成について説明する。モードレジスタ２０１は、２個（本実施形態の場合）のＦＦ３０３と２個の第２のセレクタ３１０で構成されている。まず、第２のセレクタの３１０−Ａは、第１の端子６０１は、第１のモード入出力２１２に接続されており、第２の端子６０２は第２のモード入出力２１１に接続されている。一方、第２のセレクタの３１０−Ｂは、第１の端子６０１は、第２のモード入出力２１１に接続されており、第２の端子６０２は第１のモード入出力２１２に接続されている。
【００４１】
ＦＦ３０３−Ａの第１の入力５０１は、第２のセレクタ３１０−Ａの第３の端子６０３に接続されている。また、ＦＦ３０３−Ａの第２の入力５０２はクロック２０６とイネーブル２０７のＡＮＤ論理を取ったＣＬ信号３０８が接続されている。ＦＦ３０３−Ａの出力５０３はＦＦ３０３−Ｂの第１の入力５０１に接続されている。ＦＦ３０３−Ｂの第２の入力５０２は前記ＣＬ信号３０８の反転信号が接続されている。ＦＦ３０３−Ｂの出力５０３は第２のセレクタ３１０−Ｂの第３の端子６０３に接続されている。
【００４２】
図４に、第１のセレクタ３０２の構成を示す。図４を参照すると、第１のセレクタ３０２は、第１の入力４０１と第２の入力４０２及び、第１の出力４０４と第２の出力４０３を有している。選択スイッチは、第１の入力４０１、第２の入力４０２、ＧＮＤのいずれかを選択し、第１の出力４０４に接続する。また、スイッチ４０５は、第１の入力４０１と第２の出力４０３の間に配置されている。
【００４３】
図５に、ＦＦ３０３の構成を示す。ＦＦ３０３は第１の入力５０１と第２の入力及び出力５０３を有する。
【００４４】
図６に、第２のセレクタ３１０の構成を示す。第２のセレクタ３１０は、選択スイッチで第１の端子６０１か第２の端子６０２のどちらかを第３の端子６０３に接続する。
【００４５】
次に、本発明の動作について順を追って説明する。
【００４６】
本発明の実施の形態で、表示する解像度の状態が４つ（２ｂｉｔ）の場合を説明する。
【００４７】
図１に示す様に、本発明の第１の実施の形態のＬＣＤパネル１００のモードテータ２０４は、第１の信号基板１０３の中央部より、Ｈドライバ１０４−４の第２のモード入出力２１１−４と、１０４−５の第１のモード入出力２１２−５に入力される。各Ｈドライバ１０４の第１のモード入出力２１２及び、第２のモード入出力は、配置識別信号２０８のレベルによって入出力の属性が決定され、第１の信号基板１０３の左側にある
Ｈドライバ１０４−１から１０４−４の配置識別端子２０８はＨレベルに接続されており、第２のモード入出力２１１が入力属性となり、第１のモード入出力２１２が出力属性となる。また第２のセレクタ３１０は第１の端子が選択される。
【００４８】
一方、第１の信号基板１０３の右側にあるＨドライバ１０４−５から１０４−８の配置識別端子２０８はＬレベルに接続されており、第１のモード入出力２１２が入力属性となり、第２のモード入出力２１１が出力属性となる。
【００４９】
また、第２のセレクタ３１０は第２の端子が選択される本実施の形態のモードデータ２０４の転送タイミングは、図７に示すとおりである。
【００５０】
各Ｈドライバ１０４の第１のモード入出力２１２及び、第２のモード入出力２１１は、それぞれ前後のＨドライバ間で接続されているので、上記のモードデータ２０４のシフトは、Ｈドライバ間でもシフトされる。よって、タイミングコントローラ１０２からクロック２０６の同期で出力されたモードデータ２０４は、Ｈドライバ１０４内では、クロック２０６とイネーブル２０７のＡＮＤ論理をとったＣＬ信号３０８の変化タイミングで順次第１の信号基板１０３の左右両端のＨドライバ１０４のモードデータ２０４から第１の信号基板１０３の中央側に配置されているＨドライバ１０４のモードデタータ２０４を転送していく形となる。
【００５１】
本実施の形態の場合、最初にＨドライバ１０４−１と１０４−８に設定する２ｂｉｔデータ（Ｍ４［１：０］）が転送さる。２番目には１０４−２と１０４−７に設定する２ｂｉｔデータ（Ｍ３［１：０］）が転送される。
【００５２】
３番目には１０４−３と１０４−６に設定する２ｂｉｔデータ（Ｍ２［１：０］）が転送され、最後に１０４−４と１０４−５に設定する２ｂｉｔデータ（Ｍ１［１：０］）が転送され、イネーブル２０７が非アクティブであるＬレベルになるタイミングで転送が終了する。
【００５３】
本発明のＨドライバ１０４はモードレジスタ２０１に保持されたデータと、配置識別端子２０８の信号レベルによって、第１のセレクタ３０２とスイッチ３０６の状態が決定される。そして、表示データ２０４の保持方法には、次の４通りがある。
【００５４】
まず、第１の保持方法は、Ｈドライバ１０４の表示ラッチ３０１の全てに表示データを保持する場合である。この場合、第１のセレクタ３０２の状態は、まず、１段目のセレクタ３０２−１では、第２の入力４０２が選択され、残る３０２−２から３０２−ｎは、第１の入力４０１が選択されている。そして、最終段の第１のセレクタ３０２−ｎのスイッチ４０５はオンされ、カスケード出力３０５と接続される。また、本状態ではスイッチ３０６は常にオープンの状態である。
【００５５】
本動作としては、まずスタートパルス２０５が入力されると第１のセレクタ３０２−１を介して、ＦＦ３０３−１の第１の入力５０１へ信号が伝わり、クロック２０６の立ち上がりタイミングでＦＦ３０３−１の出力５０３が変化する。ＦＦ３０３−１の出力５０３は、表示レジスタ３０７のラッチ回路３０１−１のサンプリングパルスＳＰ１及び、次段第１のセレクタ３０２−２への信号となる。ラッチ回路３０１−１は、サンプリングパルスＳＰ１が入力されると、表示データ２０３を保持する。
【００５６】
次のクロック２０６の立ち上がりエッジでは、ＦＦ３０３−２の出力５０３の出力５０３が変化してサンプリングパルスＳＰ２が生成され、ラッチ回路３０１−２が表示データを保持する。以後、シフトレジスタ２０２によって順次サンプリングパルスＳＰが生成されて、サンプリングパルスＳＰが対応するラッチ回路３０１は表示データ２０３が保持していく。またｎ段目の第１のセレクタ３０２−ｎは、スイッチ４０５がオンとなっており、（ｎ−１）段目のＦＦ３０３−（ｎ−１）の出力５０３のＳＰ（ｎ−１）は、カスケード出力３０５に出力される。
【００５７】
尚、上述した第１の保持方法は、従来の一般的なＨドライバの表示保持動作と同等である。
【００５８】
次に、第２の保持方法について説明する。第２の保持方法は、ｍ（ｍ：２〜ｎ）段目のラッチ回路（３０１−ｍ）から表示データ２０３を保持する場合である。
【００５９】
各第１のセレクタ３０２の状態は、１段目から（ｍ−１）段目では、ＧＮＤが選択されおり、ｍ段目は第２の入力４０２が選択されている。（ｍ＋１）段目からｎ段目のセレクタ３０２は、第１の入力４０１が選択されている。またｎ段目のセレクタ（３０２−ｎ）は、スイッチ４０５がオンされており、カスケード出力３０５と接続されている。
【００６０】
本動作としては、スタートパルス２０５は、ｍ段目のセレクタ（３０２−ｍ）を介して、ｍ段目のＦＦ（３０３−ｍ）の出力５０３が変化する。ＦＦ（３０３−ｍ）の出力５０３は、表示レジスタ３０７のラッチ回路（３０１−ｍ）のサンプリングパルスＳＰｍ及び、次段第１のセレクタ（３０２−（ｍ＋１））への信号となる。
【００６１】
ラッチ回路３０１の動作及び、カスケード出力の動作は、第１の保持方法と同じなので、詳細な説明は省略する。
【００６２】
次に、第３の保持方法について説明する。第３の保持方法は、ｊ段目のラッチ回路（３０１−ｊ）まで表示データ２０３を保持する方法である。
【００６３】
各第１のセレクタ３０２の状態では、１段目の（３０２−１）は、第２の入力４０２が選択されており、２段目からｊ段目の第１のセレクタ３０２は、第１の入力４０１が選択されている。（ｊ＋１）段目からｎ段目の第１のセレクタ３０２はＧＮＤが選択されている。また、（ｊ＋１）段目の第１のセレクタ（３０２−（ｊ＋１））は、スイッチ４０５がオンされておりカスケード出力３０５と接続されている。
【００６４】
但し、第３の保持方法に限っては、次段Ｈドライバ１０４に、カスケード信号を出力する必要が無いので、（ｊ＋１）段目の第１のセレクタ３０２のスイッチ４０５はオンにしなくても良い。
【００６５】
本動作としては、まず、スタートパルス２０５が入力されると、第１のセレクタ（３０２−１）を介して、ＦＦ（３０３−１）の第１の入力５０１へ信号が伝わり、クロック２０６の立ち上がりタイミングでＦＦ（３０３−１）の出力５０３が変化する。ＦＦ（３０３−１）の出力５０３は、表示レジスタ３０７のラッチ回路（３０１−１）のサンプリングパルスＳＰ１及び、次段第１のセレクタ（３０２−２）への信号となる。
【００６６】
ラッチ回路３０１の動作及び、カスケード出力の動作は、第１の保持方法と同じなので、詳細な説明は省略する。
【００６７】
ｊ段目のサンプリングＳＰｊが出力され、ｊ段目のラッチ回路（３０１−ｊ）が表示データ２０４の保持を終了すると、（ｊ＋１）段目以降のＦＦ３０３は、信号がシフトしないので、サンプリングパルスＳＰは出力されず、ｊ段目までのラッチ回路３０１にだけ表示データ２０３が保持される。
【００６８】
次に、第４の保持方法について説明する。第４の保持方法は、表示データ２０４を一切保持しない場合である。
【００６９】
各第１のセレクタ３０２の状態は、全てＧＮＤが選択されている。また、スイッチ３０６は常時オンしている。
【００７０】
本動作としては、スタートパルス２０５が入力されると、スイッチ３０６を介してカスケード出力３０５に出力される。動作では、１つもサンプリングパルスＳＰが生成されないので、表示データ２０３の保持は一切行われない。
【００７１】
次に、図１に示す本実施の形態の表示を行う場合の表示データ２０３の保持動作を、図８を参照して説明する。
【００７２】
図８を参照すると、第１の信号基板１０３上のＨドライバ（１０４−１）からＨドライバ（１０４−８）には、先に説明した、モードデータ２０４の設定方法で設定が行われる。
【００７３】
次に、タイミングコントローラ１０２からスタートパルス２０５が入力されると、１段目のＨドライバ（１０４−１）の表示データ２０３の保持は、第４の保持方法なので、表示データ２０３の保持は行わず、スタートパルス２０５を直接カスケード出力３０５から出力する。
【００７４】
この信号は、２段目のＨドライバ（１０４−２）のスタートパルス２０５となる。２段目のＨドライバ（１０４−２）の表示データ２０３の保持は、第２の保持方法なので、ｍ段目のラッチ回路（３０１−ｍ）から、ｎ段目のラッチ回路（３０１−ｎ）まで表示データを保持して、カスケード出力３０５から出力する。
【００７５】
この信号は、３段目のＨドライバ（１０４−３）のスタートパルス２０５となる。３段目のＨドライバ（１０４−３）から６段目のＨドライバ（１０４−６）までの表示データ２０３の保持は、第１の保持方法となり、表示レジスタ３０７に全て表示データ２０３を保持し、カスケード出力３０５から出力した信号は、次段Ｈドライバ１０４のスタートパルス２０５となる。
【００７６】
７段目のＨドライバ（１０４−７）は、第３の保持方法となり、ｊ段目のラッチ回路（３０１−ｊ）まで表示データ２０３を保持する。この時、カスケード出力３０５は出力されない。
【００７７】
８段目のＨドライバ（１０４−８）は、第１の動作であり表示データ２０３は一切保持しない。
【００７８】
この一連の動作によって、有効表示エリアの表示データ２０３だけの保持を行い、等倍センタリング表示を行うことができる。
【００７９】
次に、本発明の第２の実施の形態の液晶表示装置について説明する。
【００８０】
本発明の第１の実施の形態では、モードの転送をシリアルの１ｂｉｔで転送を行う例を示した。しかし、今後、ＬＣＤパネルの解像度が更に高くなった時には、本発明の第１の実施の形態を用いても、データ転送時間が足りなくなる事も有り得る。そこで、本発明の第２の実施の形態の液晶表示装置は、本発明の第１の実施の形態のシリアル１ｂｉｔ転送していたデータ配線（図７を参照）を、ｎｂｉｔ（ｎは任意の整数）のバス配線に置き換える事で、本発明の第１の実施の形態のｎ倍のデータ量、またはｎ倍の速度で転送する事が出来る。
【００８１】
【発明の効果】
以上説明したように、本発明によれば、等倍センタリング表示時には、表示駆動ＩＣのモード設定を、画面中央から左右同時に行うことができ、異なる解像度の画像信号を表示できる。また、同一の表示駆動ＩＣを用いるので、汎用性が高く生産性を向上する事が出来る効果もある。
【００８２】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の液晶表示装置の構成を示すブロック図である。
【図２】本発明の第１の実施の形態の液晶表示装置の第１の信号基板上のＨドライバの接続図である。
【図３】本発明の第１の実施の形態の液晶表示装置のＨドライバの構成図である。
【図４】本発明の第１の実施の形態の液晶表示装置の選択スイッチのブロック図である。
【図５】本発明の第１の実施の形態の液晶表示装置の別の選択スイッチのブロック図である。
【図６】本発明の第１の実施の形態の液晶表示装置のさらに別の選択スイッチのブロック図である。
【図７】本発明の実施の形態の液晶表示装置のモードデータの転送タイミングチャートである。
【図８】本発明の実施の形態の液晶表示装置のＨドライバの動作タイミングチャートである。
【図９】従来の液晶表示装置の解像度と異なる解像度の画像信号を表示した例である。
【符号の説明】
１００　　ＬＣＤパネル
１０１　　液晶を挟んだガラス基板
１０２　　タイミングコントローラ
１０３　　第１の信号基板
１０４　　画面水平方向を駆動するＨドライバ
１０５　　第２の信号基板
１０６　　画面垂直方向を駆動（走査）するＶドライバ
１０７　　第１の制御信号配線
１０８　　第２の制御信号配線
２０１　　モードデータを保持するモードレジスタ
２０２　　シフトレジスタ
２０３　　表示データ
２０４　　モードデータ
２０８　　配置識別端子
２１３　　識別用配線
３０７　　表示データ保持する表示レジスタ
９００　　従来の液晶表示装置の表示画面
【図１】
2004101805.tif 000003
【図２】
2004101805.tif 000004
【図３】
2004101805.tif 000005
【図４】
2004101805.tif 000006
【図５】
2004101805.tif 000007
【図６】
2004101805.tif 000008
【図７】
2004101805.tif 000009
【図８】
2004101805.tif 000010
【図９】
2004101805.tif 000011