(57)【要約】【課題】通常のスキャン設計において、追加回路を必要とせずにスキャンチェーン上の故障箇所を特定する論理回路の故障解析方法を提供する。【解決手段】故障を含むスキャンチェーンに対し、スキャンチェーン入力端子をＬまたはＨに固定してシフト動作を行い、故障の影響を受けずにスキャンチェーン上のフリップフロップにデータを設定する。次に、キャプチャ動作を行い、フリップフロップに初期データを設定する。その後、シフト動作を行って、スキャンチェーン出力端子から出力されるデータ列を初期データの内容と比較することにより故障箇所を特定する。【選択図】    図３
2004301653.tif 000002
【特許請求の範囲】
【請求項１】
スキャン設計対応のフリップフロップと、組合せ回路とを含む論理回路において、前記フリップフロップがスキャンチェーンを構成する場合に、前記スキャンチェーン上の故障を解析する論理回路の故障解析方法であって、
前記スキャンチェーンの入力端子を一定のデータに固定してシフト動作を行う過程と、
前記シフト動作後、キャプチャ動作を行い、前記スキャンチェーン上のフリップフロップに初期データを設定する過程と、
前記キャプチャ動作後、再度シフト動作を行い、前記スキャンチェーンの出力端子よりデータ列を出力する過程とを含み、
前記データ列と前記初期データの内容とを比較することにより、前記スキャンチェーン上の故障箇所を特定することを特徴とする論理回路の故障解析方法。
【請求項２】
スキャン設計対応のフリップフロップと、組合せ回路とを含む論理回路において、前記フリップフロップの一部が第１のスキャンチェーンを構成し、前記第１のスキャンチェーンに含まれない前記フリップフロップが第２のスキャンチェーンを構成する場合に、前記第１のスキャンチェーン上の故障を解析する論理回路の故障解析方法であって、
前記第１のスキャンチェーンの入力端子を一定のデータに固定し、前記第２のスキャンチェーンの入力端子には任意のデータ列を与えてシフト動作を行う過程と、
前記シフト動作後、キャプチャ動作を行い、前記第１のスキャンチェーン上のフリップフロップに初期データを設定する過程と、
前記キャプシャ動作後、再度シフト動作を行い、前記第１のスキャンチェーンの出力端子よりデータ列を出力する過程とを含み、
前記データ列と前記初期データの内容とを比較することにより、前記第１のスキャンチェーン上の故障箇所を特定することを特徴とする論理回路の故障解析方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スキャン設計された半導体集積回路などの論理回路において、スキャンチェーン上の故障箇所を特定するための論理回路の故障解析方法に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の回路規模は増大する一方であり、品質保証のため効率の良いテスト手法が必要とされている。スキャンテストは、順序回路の機能検査を組合せ回路の機能検査に還元することで故障検出率の向上を実現している。
【０００３】
スキャン設計された論理回路の一般的な回路構成を図１０に示す。以下、図１０を使用して、スキャンテスト時の回路動作について説明する。
【０００４】
図１０において、ＦＦ１〜ＦＦ５はスキャン設計対応のフリップフロップであり、クロック入力端子ＣＫ、データ入力端子Ｄ、テスト用データ入力端子ＤＴ、動作モード制御端子ＮＴ、および、データ出力端子Ｑを有する。
【０００５】
フリップフロップＦＦ１〜ＦＦ５は、クロック入力端子ＣＫに与えられるクロック信号の立ち上がりエッジにおいて入力データをラッチして、データ出力端子Ｑより出力する。その際、動作モード制御端子ＮＴに与えられた信号がＬの場合はデータ入力端子Ｄに与えられた信号をラッチし、Ｈの場合はテスト用データ入力端子ＤＴに与えられた信号をラッチする。
【０００６】
フリップフロップＦＦ１〜ＦＦ５は、隣接するフリップフロップ間でデータ出力端子Ｑとテスト用データ入力端子ＤＴとを順次接続して第１のスキャンチェーンＳＣ１を構成する。第１のスキャンチェーンＳＣ１の両端は、第１のスキャンチェーン入力端子ＳＣＩＮ１および第１のスキャンチェーン出力端子ＳＣＯＵＴ１とする。
【０００７】
論理回路内部の組合せ回路要素は、すべて図中の組合せ回路ＣＣに集約して表現されている。組合せ回路ＣＣの入力としては、外部入力端子ＩＮ、および、フリップフロップＦＦ１〜ＦＦ５のデータ出力端子Ｑからの信号がある。出力としては、外部出力端子ＯＵＴに出力されるものと、フリップフロップＦＦ１〜ＦＦ５のデータ入力端子Ｄに取込まれるものとがある。
【０００８】
スキャン設計された論理回路の機能検査は、通常、次の２段階で実施される。
（１）スキャンチェーンの機能検査
動作モード制御信号ＮＴをＨに固定した状態で、スキャンチェーン入力端子に与えたデータ列が、スキャンチェーン上のフリップフロップを経由して、スキャンチェーン出力端子まで正しく伝達されることを確認する（シフト動作）。
【０００９】
第１のスキャンチェーン入力端子ＳＣＩＮ１に「ＬＬＨＨＬＬ」というデータ列を与えた場合の回路動作を図１１に示す。第１のスキャンチェーンＳＣ１上のフリップフロップ段数分のサイクル数だけ遅延して、第１のスキャンチェーン出力端子ＳＣＯＵＴ１より「ＬＬＨＨＬＬ」というデータ列が現れている。
（２）組合せ回路の機能検査
スキャンチェーンが正常に動作することを前提に、組合せ回路部分の検査を行う。本段階での回路動作を図１２に示す。
【００１０】
初めに、動作モード制御信号ＮＴをＨに固定した状態で動作させ、第１のスキャンチェーンＳＣ１を通じて論理回路内部のフリップフロップＦＦ１〜ＦＦ５に任意のデータを設定する（シフト・イン）。
【００１１】
次に、動作モード制御信号ＮＴをＬとして１サイクルだけ動作させる。外部入力端子ＩＮ、および、第１のスキャンチェーンＳＣ１上のフリップフロップＦＦ１〜ＦＦ５のデータ出力端子Ｑからの信号が組合せ回路ＣＣを通過した結果、そのうちの一部が第１のスキャンチェーンＳＣ１上のフリップフロップＦＦ１〜ＦＦ５のデータ入力端子Ｄに取込まれ、残りは外部出力端子ＯＵＴに現れる（キャプチャ動作）。
【００１２】
最後に、再び、動作モード制御信号ＮＴをＨに固定した状態で動作させ、第１のスキャンチェーンＳＣ１上のフリップフロップＦＦ１〜ＦＦ５に取込まれたデータを第１のスキャンチェーン出力端子ＳＣＯＵＴ１より出力させる（シフト・アウト）。
【００１３】
このようにスキャン設計された論理回路では、順序回路における内部状態、すなわち、フリップフロップの状態を任意に設定することが容易であるため、組合せ回路の故障検出が容易に実現できる。組合せ回路の回路解析に基づいた自動テストパターン生成ツールも種々開発されており、故障検出率の向上が期待できるため、半導体集積回路の出荷検査に広く利用されている。
【００１４】
しかし、機能検査の第１段階「スキャンチェーンの機能検査」において異常があった場合、すなわち、スキャンチェーン上に何らかの故障があった場合は、機能検査の第２段階「組合せ回路の機能検査」を正しく行うことができない。
【００１５】
このため、論理回路中の大部分の組合せ回路の機能検査ができず、通常動作に問題のない製品まで不良品と判定されてしまう。深刻な製造歩留りの低下が発生した場合は、問題の解決にスキャンチェーン上の故障解析が必要となる。
【００１６】
以下、スキャンチェーン上の故障解析について説明する。
【００１７】
スキャンチェーン上の故障モデルと上記「スキャンチェーンの機能検査」における現象としては、主に次の２種類が考えられる。
（１）スキャンチェーン上のいずれかの箇所がＬまたはＨに固定されている場合（縮退故障）。
【００１８】
スキャンチェーン出力端子からは「ＬＬＬＬＬＬ」または「ＨＨＨＨＨＨ」というデータ列が出力される。
（２）スキャンチェーン上のフリップフロップ間でホールドタイムエラーが発生し、データ伝達において本来の遅延が生じない場合（タイミング故障）。
【００１９】
ホールドタイムエラーが発生している箇所の数だけ早いタイミングで、スキャンチェーン入力端子に与えたデータ列がスキャンチェーン出力端子から出力される。エラー発生箇所が１つの場合、「ＬＨＨＬＬＸ」というデータ列が出力される。ここで、「Ｘ」は期待値が存在しないことを意味する。
【００２０】
いずれの場合も、故障の有無は確認できるが、これだけの情報ではスキャンチェーン上の故障箇所を特定することはできない。
【００２１】
ここで問題となるのが、スキャンチェーン上の故障箇所の特定のために解析用の検査パターンを作成するにあたり、スキャンチェーン入力端子側から何らかのデータ列を与えたとしても、途中で必ずスキャンチェーン上の故障箇所を通過するということである。従って、故障箇所が特定できない限り、スキャンチェーン上のフリップフロップにどのようにデータが設定されるかが明確にならないため、解析用の検査パターンが作成できない。
【００２２】
スキャンチェーン上の故障箇所に関係なく、スキャンチェーン上のフリップフロップに確実にデータを設定することができれば、後はシフト動作を行い、スキャンチェーン出力端子からのデータ列と先に設定したデータの内容とを比較することにより故障箇所の特定が可能となる。
【００２３】
以上の観点から、従来の技術では、スキャンチェーン上のフリップフロップにデータを設定する際にスキャンチェーン入力端子を使用せず、回路設計段階で別の経路を用意するものが考案されている。
【００２４】
１つの例としては、スキャンチェーン上のフリップフロップを全てリセット機能付きにし、さらに、スキャンチェーンの端から１つおきにセット機能を併せ持つものに置き換えることにより、故障の影響を受けずにスキャンチェーン上のフリップフロップにデータを設定するという技術がある（特許文献１参照）。
【００２５】
別の例としては、組合せ回路の出力信号とその反転信号を選択してスキャンチェーン上のフリップフロップに入力する機能を追加するという技術がある（特許文献２参照）。
【００２６】
【特許文献１】
特開平６−２３００７５号公報
【特許文献２】
特開２００２−２２８７１７公報
【００２７】
【発明が解決しようとする課題】
しかしながら、前記の従来の技術では、回路設計段階において何らかの追加回路を必要とする。
【００２８】
まず、特許文献１に関する技術では、個々のフリップフロップの面積が増大するという問題がある。結果として、回路面積の増大を招き、製品コストの上昇につながる。
【００２９】
シーケンサなどの制御回路においては、初期状態の設定のため、使用されるフリップフロップにリセット機能、または、セット機能が元々付加されている場合が多い。しかし、演算器のデータパス回路で使用するパイプラインレジスタなどは初期化の必要がないため、リセット機能、あるいは、セット機能を使用することはほとんどない。
【００３０】
次に、特許文献２に関する技術においても、反転信号の生成のためのインバータや、選択回路の追加により回路面積が増大し、やはり製品コストの上昇につながる。
【００３１】
さらに、通常動作で使用するデータパスに回路が追加されるため、動作周波数の低下につながる場合も考えられる。また、組合せ回路が確定した出力を行うために、故障解析対象のスキャンチェーン上のフリップフロップの出力を必要とする場合は、該当箇所の解析が不可能となる。
【００３２】
本発明の目的は、通常のスキャン設計において特別な要素を追加することなく、スキャンチェーン上の故障箇所を特定することができる論理回路の故障解析方法を提供することにある。
【００３３】
【課題を解決するための手段】
請求項１記載の論理回路の故障解析方法は、スキャン設計対応のフリップフロップと、組合せ回路とを含む論理回路において、フリップフロップがスキャンチェーンを構成する場合に、スキャンチェーン上の故障を解析する論理回路の故障解析方法であって、
スキャンチェーンの入力端子を一定のデータに固定してシフト動作を行う過程と、
シフト動作後、キャプチャ動作を行い、スキャンチェーン上のフリップフロップに初期データを設定する過程と、
キャプチャ動作後、再度シフト動作を行い、スキャンチェーンの出力端子よりデータ列を出力する過程とを含み、
データ列と初期データの内容とを比較することにより、スキャンチェーン上の故障箇所を特定することを特徴とするものである。
【００３４】
請求項１記載の論理回路の故障解析方法によれば、通常のスキャン設計において追加回路を一切必要とせずにスキャンチェーン上の故障箇所を特定することができる。
【００３５】
請求項２記載の論理回路の故障解析方法は、スキャン設計対応のフリップフロップと、組合せ回路とを含む論理回路において、フリップフロップの一部が第１のスキャンチェーンを構成し、第１のスキャンチェーンに含まれないフリップフロップが第２のスキャンチェーンを構成する場合に、第１のスキャンチェーン上の故障を解析する論理回路の故障解析方法であって、
第１のスキャンチェーンの入力端子を一定のデータに固定し、第２のスキャンチェーンの入力端子には任意のデータ列を与えてシフト動作を行う過程と、
シフト動作後、キャプチャ動作を行い、第１のスキャンチェーン上のフリップフロップに初期データを設定する過程と、
キャプシャ動作後、再度シフト動作を行い、第１のスキャンチェーンの出力端子よりデータ列を出力する過程とを含み、
データ列と初期データの内容とを比較することにより、第１のスキャンチェーン上の故障箇所を特定することを特徴とするものである。
【００３６】
請求項２記載の論理回路の故障解析方法によれば、請求項１と同様な効果がある。
【００３７】
【発明の実施の形態】
（第１の実施の形態）
本発明の請求項１に記載の論理回路の故障解析方法の第１の実施の形態について、図１から図３を参照して説明する。なお、図１において、図１０と共通する構成要素に対しては同一の符号を付すことにより重複する説明を省略する。
【００３８】
図１は、スキャン設計された論理回路において、スキャンチェーン上にホールドタイムエラーがあり、タイミング故障が発生している場合を示すものである。第１のスキャンチェーンＳＣ１上のフリップフロップＦＦ２のデータ出力端子ＱとフリップフロップＦＦ３のテスト用データ入力端子ＤＴの間にホールドタイムエラーＨＥが存在する。
【００３９】
図２および図３はそれぞれ、図１の論理回路の動作について、タイミング故障ＨＥが無い場合、および、タイミング故障ＨＥが有る場合を示したものである。
【００４０】
初めに、動作モード制御端子ＮＴをＨとし、第１のスキャンチェーン入力端子ＳＣＩＮ１をＬに固定してシフト動作を５サイクル実施する（シフト・イン）。入力したデータ列はシフト動作の過程で第１のスキャンチェーンＳＣ１上のタイミング故障ＨＥを通過するが、Ｌデータだけが伝搬するため、ホールドタイムエラーとは無関係にフリップフロップＦＦ１〜ＦＦ５にＬデータが設定される。
【００４１】
次に、動作モード制御端子ＮＴをＬに切り替え、１サイクルだけキャプチャ動作を実施する。フリップフロップＦＦ１〜ＦＦ５のデータ出力端子Ｑからの信号（この場合は全てＬ）、および、外部入力端子ＩＮからの信号で決定される組合せ回路ＣＣの出力信号ＣＡＰ１〜ＣＡＰ５が、フリップフロップＦＦ１〜ＦＦ５のデータ入力信号Ｄに取込まれる。キャプチャ動作も、故障とは無関係に行われる。
【００４２】
最後に、再び、動作モード制御端子ＮＴをＨに切り替え、シフト動作を５サイクル実施する（シフト・アウト）。
【００４３】
タイミング故障ＨＥがない場合は、キャプチャ動作においてフリップフロップＦＦ１〜ＦＦ５に設定されたデータが、ＣＡＰ５→ＣＡＰ１の順序で第１のスキャンチェーン出力端子ＳＣＯＵＴ１より出力される。このデータ列は解析用検査パターンの初期データすなわち期待値となり、論理シミュレーションによりタイミング故障とは無関係に準備することが可能である。
【００４４】
タイミング故障ＨＥがある場合は、ＣＡＰ５〜ＣＡＰ３は出力されるが、ＣＡＰ２が出力されず、ＣＡＰ１が続いて出力される。
【００４５】
以上のように、第１のスキャンチェーン出力端子ＳＣＯＵＴ１からの出力データ列を期待値のデータ列と比較することにより、タイミング故障ＨＥの箇所が推定できる。
【００４６】
なお、シフト・インの段階において、第１のスキャンチェーン入力端子ＳＣＩＮ１をＨに固定する場合も有効であり、同様の操作により別の解析用検査パターンとその期待値を生成することができる。
（第２の実施の形態）
この発明の第２の実施の形態を図４から図６により説明する。図４は、スキャン設計された論理回路において、スキャンチェーン上に縮退故障が発生した場合を示すものである。第１のスキャンチェーンＳＣ１上のフリップフロップＦＦ２のデータ出力端子ＱとフリップフロップＦＦ３のテスト用データ入力端子ＤＴの間に縮退故障ＳＡ１が存在する。図４において、図１０と共通する構成要素に対しては同一の符号を付すことにより重複する説明を省略する。
【００４７】
図５および図６はそれぞれ、図４の論理回路の動作について、縮退故障ＳＡ１が無い場合、および、縮退故障ＳＡ１が有る場合を示したものである。
【００４８】
Ｈ側への縮退故障ＳＡ１が存在するため、初めに、動作モード制御端子ＮＴをＨとし、第１のスキャンチェーン入力端子ＳＣＩＮ１をＨに固定してシフト動作を５サイクル実施する（シフト・イン）。入力したデータ列はシフト動作の過程で第１のスキャンチェーンＳＣ１上の縮退故障ＳＡ１を通過するが、Ｈ側への縮退故障に対してＨデータが伝搬するため、故障とは無関係にフリップフロップＦＦ１〜ＦＦ５にＨデータが設定される。
【００４９】
次に、動作モード制御端子ＮＴをＬに切り替え、１サイクルだけキャプチャ動作を実施する。フリップフロップＦＦ１〜ＦＦ５のデータ出力端子Ｑからの信号（この場合は全てＨ）、および、外部入力端子ＩＮからの信号で決定される組合せ回路ＣＣの出力信号ＣＡＰ１〜ＣＡＰ５が、フリップフロップＦＦ１〜ＦＦ５のデータ入力信号Ｄに取込まれる。キャプチャ動作も、故障とは無関係に行われる。
【００５０】
最後に、再び、動作モード制御端子ＮＴをＨに切り替え、シフト動作を５サイクル実施する（シフト・アウト）。
【００５１】
縮退故障ＳＡ１がない場合は、キャプチャ動作においてフリップフロップＦＦ１〜ＦＦ５に設定されたデータが、ＣＡＰ５→ＣＡＰ１の順序で第１のスキャンチェーン出力端子ＳＣＯＵＴ１より出力される。このデータ列は解析用検査パターンの初期データすなわち期待値となり、論理シミュレーションによりタイミング故障とは無関係に準備することが可能である。
【００５２】
縮退故障ＳＡ１がある場合は、ＣＡＰ５〜ＣＡＰ３は出力されるが、それ以降は縮退故障ＳＡ１の影響によりＨ固定出力となる。
【００５３】
以上のように、第１のスキャンチェーン出力端子ＳＣＯＵＴ１からの出力データ列を期待値のデータ列と比較し、どのサイクルからＨ固定となるかを見ることにより、縮退故障ＳＡ１の箇所が推定できる。
【００５４】
なお、Ｌ側への縮退故障の場合は、シフト・インの段階において第１のスキャンチェーン入力端子ＳＣＩＮ１をＬに固定して同様の操作を行うことにより、解析用検査パターンとその期待値を生成することができる。
（第３の実施の形態）
本発明の請求項２に記載の論理回路の故障解析方法の第３の実施の形態について、図７から図９を参照して説明する。なお、図７において、図１０と共通する構成要素に対しては同一の符号を付すことにより重複する説明を省略する。
【００５５】
図７は、複数のスキャンチェーンを有してスキャン設計された論理回路において、一方のスキャンチェーン上にホールドタイムエラーがあり、タイミング故障が発生した場合を示すものである。第１のスキャンチェーンＳＣ１上のフリップフロップＦＦ２のデータ出力端子ＱとフリップフロップＦＦ３のテスト用データ入力端子ＤＴの間にホールドタイムエラーＨＥが存在する。
【００５６】
図７では、スキャン設計対応のフリップフロップＦＦ６〜ＦＦ１０が、隣接するフリップフロップ間でデータ出力端子Ｑとテスト用データ入力端子ＤＴとを順次接続して第２のスキャンチェーンＳＣ２を構成する。第２のスキャンチェーンＳＣ２の両端は、第２のスキャンチェーン入力端子ＳＣＩＮ２および第２のスキャンチェーン出力端子ＳＣＯＵＴ２とする。
【００５７】
図８および図９はそれぞれ、図７の論理回路の動作について、タイミング故障ＨＥが無い場合、および、タイミング故障ＨＥが有る場合を示したものである。
【００５８】
初めに、動作モード制御端子ＮＴをＨとし、第１のスキャンチェーン入力端子ＳＣＩＮ１をＬに固定し、第２のスキャンチェーン入力端子ＳＣＩＮ２には任意のデータ列を与えてシフト動作を５サイクル実施する（シフト・イン）。
【００５９】
第１のスキャンチェーン入力端子ＳＣＩＮ１から入力したデータ列は、シフト動作の過程で第１のスキャンチェーンＳＣ１上のタイミング故障ＨＥを通過するが、Ｌデータだけが伝搬するため、ホールドタイムエラーとは無関係にフリップフロップＦＦ１〜ＦＦ５にＬデータが設定される。第２のスキャンチェーン入力端子ＳＣＩＮ２から入力したデータ列は、第２のスキャンチェーンＳＣ２上に故障が存在しないため、そのままフリップフロップＦＦ６〜ＦＦ１０に設定される。
【００６０】
次に、動作モード制御端子ＮＴをＬに切り替え、１サイクルだけキャプチャ動作を実施する。フリップフロップＦＦ１〜ＦＦ５のデータ出力端子Ｑからの信号（この場合は全てＬ）、フリップフロップＦＦ６〜ＦＦ１０のデータ出力端子Ｑからの信号、および、外部入力端子ＩＮからの信号で決定される組合せ回路ＣＣの出力信号ＣＡＰ１〜ＣＡＰ５が、フリップフロップＦＦ１〜ＦＦ５のデータ入力信号Ｄに取込まれる。キャプチャ動作も、故障とは無関係に行われる。
【００６１】
最後に、再び、動作モード制御端子ＮＴをＨに切り替え、シフト動作を５サイクル実施する（シフト・アウト）。
【００６２】
タイミング故障ＨＥがない場合は、キャプチャ動作においてフリップフロップＦＦ１〜ＦＦ５に設定されたデータが、ＣＡＰ５→ＣＡＰ１の順序で第１のスキャンチェーン出力端子ＳＣＯＵＴ１より出力される。このデータ列は解析用検査パターンの初期データすなわち期待値となり、論理シミュレーションによりタイミング故障とは無関係に準備することが可能である。
【００６３】
タイミング故障ＨＥがある場合は、ＣＡＰ５〜ＣＡＰ３は出力されるが、ＣＡＰ２が出力されず、ＣＡＰ１が続いて出力される。
【００６４】
以上のように、第１のスキャンチェーン出力端子ＳＣＯＵＴ１からの出力データ列を期待値のデータ列と比較することにより、タイミング故障ＨＥの箇所が推定できる。
【００６５】
なお、シフト・インの段階において、第１のスキャンチェーン入力端子ＳＣＩＮ１をＨに固定する場合も有効であり、同様の操作により別の解析用検査パターンとその期待値を生成することができる。さらに、第２のスキャンチェーン入力端子ＳＣＩＮ２には任意のデータ列を与えられるため、さまざまな解析用の検査パターンを準備することが可能となり、故障箇所の推定精度の向上が期待できる。
【００６６】
【発明の効果】
請求項１記載の論理回路の故障解析方法によれば、通常のスキャン設計において追加回路を一切必要とせずにスキャンチェーン上の故障箇所を特定することができる。
【００６７】
請求項２記載の論理回路の故障解析方法によれば、請求項１と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の請求項１に記載の論理回路の故障解析方法によりスキャンチェーン上のタイミング故障の解析を行う場合を説明するための回路構成図である。
【図２】図１の回路においてタイミング故障がないと仮定した場合の回路動作の説明図である。
【図３】図１の回路においてタイミング故障の影響を受けた場合の回路動作の説明図である。
【図４】本発明の請求項１に記載の論理回路の故障解析方法によりスキャンチェーン上の縮退故障の解析を行う場合を説明するための第２の実施の形態の回路構成図である。
【図５】図４の回路において縮退故障がないと仮定した場合の回路動作の説明図である。
【図６】図４の回路において縮退故障の影響を受けた場合の回路動作の説明図である。
【図７】本発明の請求項２に記載の論理回路の故障解析方法によりスキャンチェーン上のタイミング故障の解析を行う場合を説明するための第３の実施の形態の回路構成図である。
【図８】図１の回路においてタイミング故障がないと仮定した場合の回路動作の説明図である。
【図９】図１の回路においてタイミング故障の影響を受けた場合の回路動作の説明図である。
【図１０】スキャン設計された論理回路の一般的構成図である。
【図１１】図１０においてスキャンチェーンの機能検査を実施する場合の回路動作の説明図である。
【図１２】図１０において組合せ回路の機能検査を実施する場合の回路動作の説明図である。
【符号の説明】
ＦＦ１〜ＦＦ１０    スキャン設計対応のフリップフロップ
ＣＫ    クロック入力端子
Ｄ    データ入力端子
ＤＴ    テスト用データ入力端子
ＮＴ    動作モード制御端子
Ｑ    データ出力端子
ＳＣ１    第１のスキャンチェーン
ＳＣ２    第２のスキャンチェーン
ＳＣＩＮ１    第１のスキャンチェーン入力端子
ＳＣＯＵＴ１    第１のスキャンチェーン出力端子
ＳＣＩＮ２    第２のスキャンチェーン入力端子
ＳＣＯＵＴ２    第２のスキャンチェーン入力端子
ＣＣ    組合せ回路
【図１】
2004301653.tif 000003
【図２】
2004301653.tif 000004
【図３】
2004301653.tif 000005
【図４】
2004301653.tif 000006
【図５】
2004301653.tif 000007
【図６】
2004301653.tif 000008
【図７】
2004301653.tif 000009
【図８】
2004301653.tif 000010
【図９】
2004301653.tif 000011
【図１０】
2004301653.tif 000012
【図１１】
2004301653.tif 000013
【図１２】
2004301653.tif 000014