(57)【要約】【課題】ツームストーン現象の発生を防止するセラミック電子部品を構成する。【解決手段】素体１の外部電極４ａ，４ｂが形成される端面から上面および下面にかけての肩部１１が曲率半径Ｒ2 で形成されている場合に、外部電極４ａ，４ｂの端面から上面および下面にかけての肩部４１が素体１の肩部１１の曲率半径Ｒ2 よりも小さい曲率半径Ｒ1 となるように外部電極４ａ，４ｂを形成する。【選択図】  図１
2004200602.tif 000002
【特許請求の範囲】
【請求項１】
両端面と両端面間の周囲面とを有するセラミック素体と、セラミック素体の長手方向の両端部に外部電極を設けたセラミック電子部品において、
前記外部電極の両端面から周囲面にかけての肩部の曲率半径が、前記セラミック素体の両端面から周囲面にかけての肩部の曲率半径よりも小さいことを特徴とするセラミック電子部品。
【請求項２】
請求項１に記載のセラミック電子部品の製造方法であって、底面と側面との接合部が所定の曲率半径で形成されたペースト充填穴に、焼結することで前記外部電極となる外部電極ペーストを充填し、前記ペースト充填穴に前記セラミック素体を内部電極が露出する長手方向の端面から挿入し、前記セラミック素体を前記外部電極ペーストに浸漬させた状態で乾燥する工程を含むセラミック電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、セラミック素体の両端部に外部電極を備えたセラミック電子部品およびセラミック素体に外部電極を形成する方法に関するものである。
【０００２】
【従来の技術】
表面実装型のセラミック電子部品として、例えば、図７に示すようなセラミック層２を介して複数の内部電極３ａ，３ｂを互いに対向するように積層して素体１を形成し、該素体１の両端部に内部電極３ａ，３ｂにそれぞれ導通する外部電極４ａ，４ｂを設けた積層セラミックコンデンサ１０がある。
【０００３】
このような積層セラミックコンデンサは、これが用いられる電子機器の小型化にともない、その外形寸法が小型化している。
【０００４】
一方で、積層セラミックコンデンサを構成する素体は、その製造工程において素体同士が衝突してカケやワレを生じないように、内部電極が露出する端面からその周囲面にかけての肩部がバレル研磨等により、所定の曲率半径Ｒ2 を有するように形成されている。
【０００５】
このように形成された素体１の両端部に外部電極４ａ，４ｂを形成する場合、外部電極４ａ，４ｂの外形の端面から周囲面のうちの上面および下面にかけての肩部４１が所定の曲率半径Ｒ1 を有する形状となる。この外部電極４ａ，４ｂの曲率半径Ｒ1 は、素体１の曲率半径Ｒ2 を有する肩部１１上に所定の厚みをもって外部電極４ａ，４ｂが形成されることから、素体１の肩部１１の曲率半径Ｒ2 よりも大きくなってしまう。
【０００６】
また、最近の積層セラミックコンデンサにおいては、高容量化にともない積層する内部電極数が増加する傾向にある。このように積層する内部電極数が増加すると、両端の外部電極４ａ，４ｂにそれぞれ接続する内部電極３ａ，３ｂを交互に積層する中央部と、いずれか一方の外部電極４ａまたは４ｂに接続する内部電極３ａまたは３ｂのみが積層されている端部付近とでは素体１の厚みが異なってしまい、端部付近の厚みが小さくなる。その結果、外部電極４ａ，４ｂの曲率半径Ｒ1 がさらに大きくなる傾向にある。
【０００７】
このため、積層セラミックコンデンサ１０の外形寸法が小さくなるにもかかわらず、相対的に外部電極４ａ，４ｂの全表面に対する、肩部４１の割合が増加してしまうこととなっていた。
【０００８】
ところで、上記のような小型の積層セラミックコンデンサ１０を、例えば、半田リフローで実装する場合、図８に示すように、両端の外部電極４ａ，４ｂにおける半田の表面張力の差により、積層セラミックコンデンサ１０が実装基板２００のランド２０１上に立ち上がるツームストーン現象が発生するという問題がある。
【０００９】
この問題を解決する方法として、外部電極の肩部を所定の曲率半径以下にするとともに、外部電極の略中央部に、周辺部との段差が所定値の突出部を設けたセラミック電子部品が考案されている（例えば、特許文献１参照。）。
【００１０】
【特許文献１】
特開平１０−２２１６４号公報
【００１１】
【発明が解決しようとする課題】
特許文献１に開示されたセラミック電子部品では、外部電極に形成された前記突出部とその周辺との段差部分が、セラミック電子部品が立ち上がることを抑制する機能を果たす。
【００１２】
すなわち、外部電極をこのような構成とすることで、半田リフロー中に外部電極に半田が塗れ上がって行く過程で、チップが立ち上がりかけても、半田の塗れ上がりが突出部とその周辺の段差部に達した段階で、半田が外部電極を引く方向が変化して分散されるので、結果的にチップが立ち上がらないというものである。
【００１３】
しかしながら、上記したように高容量化により、内部電極が増加した結果、外部電極の肩部の曲率半径が大きくなる傾向にあり、外部電極に突出部を形成しただけではツームストーン現象を防止することはできなかった。これは、外部電極の肩部の曲率半径が大きくなることにより、半田の表面張力による立ち上がりモーメントが小さくなる、すなわち、立ち上がりのために必要な力が小さくなって立ち上がりやすくなっているためである。
【００１４】
この発明の目的は、ツームストーン現象を防止するセラミック電子部品を構成すること、および、該セラミック電子部品の製造方法、特にセラミック電子部品の外部電極の製造方法に関することにある。
【００１５】
【課題を解決するための手段】
この発明に係るセラミック電子部品は、両端面と両端面間の周囲面とを有するセラミック素体とセラミック素体の長手方向の両端部に外部電極を設けたセラミック電子部品において、外部電極の両端面から周囲面にかけての肩部の曲率半径が、セラミック素体の両端面から周囲面にかけての肩部の曲率半径よりも小さく形成したことを特徴としている。
【００１６】
この構成では、外部電極の側面と底面との肩部の曲率半径が小さいため、半田の表面張力によるチップの立ち上がりに要するモーメント（以下、「チップ立ちモーメント」という。）が大きくなり、リフロー実装時のツームストーン現象（チップ立ち）を防止する。
【００１７】
また、この発明に係るセラミック電子部品の製造方法は、底面から側面にかけての肩部が所定の曲率半径で形成されたペースト充填穴に、焼結することで外部電極となる外部電極ペーストを充填し、ペースト充填穴にセラミック素体を内部電極が露出する長手方向の端面から挿入し、セラミック素体を外部電極ペーストに浸漬させたままの状態で乾燥する工程を含むことを特徴としている。
【００１８】
この構成では、ペースト充填穴の底面と側面との肩部を、予めセラミック素体の長手方向の端面から側面にかけての肩部よりも小さい曲率半径で形成しておく。そして、ペースト充填穴に外部電極ペーストを充填し、セラミック素体を浸漬した状態のまま乾燥した後に、ペースト充填穴からはずすことで、外部電極に所定の曲率半径の肩部が形成される。
【００１９】
【発明の実施の形態】
本発明の実施形態に係るセラミック電子部品について図を参照して説明する。
なお、本実施形態では、セラミック電子部品として積層セラミックコンデンサを例に説明する。
【００２０】
図１は本実施形態に係る積層セラミックコンデンサの構造を示す断面図である。
また、図２は外部電極ペーストを充填する治具の外観斜視図である。
また、図３は外部電極の形成工程を示した図である。
【００２１】
図１に示すように、積層セラミックコンデンサは、セラミック層２と内部電極３ａ，３ｂとが交互に所定枚数積層された素体１と、該素体１の内部電極３ａ，３ｂが露出する両端面に形成された一対の外部電極４ａ，４ｂとにより構成される。
【００２２】
素体１における外部電極４ａ，４ｂが形成されている端面から上面および下面にかけての肩部１１は曲率半径Ｒ2 を有しており、外部電極４ａ，４ｂの端面から上面および下面にかけての肩部４１は曲率半径Ｒ1 （＜Ｒ2 ）を有している。
【００２３】
図１に示すような積層セラミックコンデンサは、次の工法で形成される。
まず、内部電極パターンが形成されていないセラミックグリーンシート２を所定枚数積層した後、表面に内部電極パターン３ａが形成されているセラミックグリーンシート２と内部電極パターン３ｂが形成されているセラミックグリーンシート２とを交互に所定枚数積層する。さらに内部電極パターンが形成されていないセラミックグリーンシート２を所定枚数積層・加圧して積層体を形成し、該積層体からそれぞれが単一の積層セラミックコンデンサとなる素体１を切り出し、カケやワレを抑制するためにバレル研磨等により研磨する。このようにして作成された素体１は、図に示すように、内部電極パターン３ａ，３ｂがセラミック層２を介し交互に重なり合って積層されている中央部と、内部電極パターン３ａまたは内部電極パターン３ｂのみがセラミック層２を介して積層されている端部とから構成される。端部は内部電極パターンの積層枚数が中央部よりも少ないため、素体１の端部の厚みは中央部の厚みより小さくなり、肩部１１に段差が生じている。従って、この場合、曲率半径Ｒ2 は図１に破線で示すものとなる。
【００２４】
次に、図２に示すような治具を用い、素体１の内部電極パターン３ａ，３ｂが露出する端部に外部電極ペースト４０を塗布する。
図２において、１００は外部電極ペースト塗布治具であり、複数の充填穴１０１が配設されている。この治具１００の断面図は図３（ａ）であり、充填穴１０１は形成する外部電極の形状により、所定の開口面積および深さが設定されている。また、各充填穴１０１の底面から側面にかけての肩部は所定の曲率半径Ｒ1 を有する。ここで、充填穴１０１は、素体１の端面から上面および下面にかけての肩部１１の曲率半径Ｒ2 よりも小さい曲率半径で形成されている。
【００２５】
このように形成された充填穴１０１に、図３（ｂ）に示すように外部電極ペースト４０を充填する。
次に、素体保持具１０２を用いて素体１を保持し、図３（ｃ）に示すように、外部電極ペースト４０が充填された充填穴１０１に、素体１を、外部電極を形成する端面側から挿入する。そして、外部電極ペースト塗布治具１００と素体保持具１０２とを所定位置で固定し、素体１を充填穴１０１内の外部電極ペースト２０に浸漬させたまま乾燥する。外部電極ペースト４０が乾燥した後、素体保持具１０２を外部電極ペースト塗布治具１００から離間することで、素体１を充填穴１０１から取り出す。
【００２６】
このような工程を経ることで、図３（ｄ）に示すように、所定の曲率半径Ｒ1 を有する外部電極４を素体１の端面に形成することができる。この後、素体１の対向する端面についても、同様の工程で外部電極４を形成し、焼結することで、積層セラミックコンデンサを形成することができる。
【００２７】
次に、素体の曲率半径Ｒ2 と外部電極の曲率半径Ｒ1 の大きさと、チップ立ち不良との関係を調査した実験結果について表を参照して説明する。
本実験は、外形寸法が１．６×０．８×０．８ｍｍ、２．０×１．２５×１．２５ｍｍ、３．２×１．６×１．６ｍｍの三種類の積層セラミックコンデンサを用意し、素体の曲率半径Ｒ2 と外部電極の曲率半径Ｒ1 とを数種類組み合わせて、実験用の積層セラミックコンデンサを作成した。このように作成した積層セラミックコンデンサを、リフロー用半田ペーストが塗布されたランドを備える基板に実装し、リフローによる半田付けを行い、チップ立ち不良の発生率を観測した。その結果を表１に示す。
【００２８】
【表１】
2004200602.tif 000003
【００２９】
表１に示すように、どの外形寸法の積層セラミックコンデンサにおいても、外部電極の曲率半径Ｒ1 が素体の曲率半径Ｒ2 よりも小さければチップ立ち不良は発生しない。これは、外部電極の曲率半径Ｒ1 が素体の曲率半径Ｒ2 よりも小さくなることで、チップ立ちモーメントが大きくなったためと考えられる。
【００３０】
なお、曲率半径が０のものは略直角を示しており、本願の外部電極の所定の曲率半径はこのような０の状態も含むものである。
【００３１】
このように、外部電極の曲率半径Ｒ1 を素体の曲率半径Ｒ2 よりも小さくして積層セラミックコンデンサを形成することで、リフロー実装時に発生するツームストーン現象を防止することができる。
【００３２】
なお、本実施形態では、外部電極ペーストを充填穴に充填し、この充填穴に素体を挿入した状態で乾燥することにより、外部電極に所定の曲率半径Ｒ1 を形成する方法を示したが、図４に示すような方法を用いてもよい。
図４は外部電極に所定の曲率半径を形成する方法を示した概念図である。
なお、図４で示す積層セラミックコンデンサは、図１のものより積層数が少ないものであり、素体１ａに段差は生じない程度のものである。
【００３３】
まず、図４（ａ）に示すように、素体１の両端部に外部電極ペーストを塗布し、乾燥させることで外部電極４ａ，４ｂを形成する。次に、所定の切削具を用いて外部電極４ａ，４ｂを切削し、所定の曲率半径Ｒ1 （図４の例では、曲率半径Ｒ1 ＝０、すなわち直角）となるように加工する。このように外部電極４ａ，４ｂを形成した後に、焼結して積層セラミックコンデンサ１０ａを形成する。
【００３４】
このような工法を用いても、外部電極に所定の曲率半径を有する肩部を形成することができ、リフロー実装時に発生するツームストーン現象を防止することができる。
【００３５】
また、外部電極４ａ，４ｂの形状として、図５に示すような構造を用いてもよい。
図５は積層セラミックコンデンサの側面図、外部電極側から見た正面図、および側面部分拡大図である。
図５に示す積層セラミックコンデンサの外部電極４ａ，４ｂは、４つの肩部４１に突起部４２を設けたものである。
この突起部４２は、図５（ｃ）に示すように、突起部４２の頂点を経由する仮想曲面（図中の破線）の曲率半径Ｒ3 が素体１の曲率半径Ｒ2 よりも小さくなるような形状で形成されている。このような突起部４２は、前述の外部電極ペーストを充填する充填穴に突起部４２に対応する凹部を設けることにより形成することができる。
【００３６】
なお、突起部４２の形状は、図６（ａ）に示すように外部電極４ｂ（４ａ）の肩部４１の幅方向の中央部に設けるようなものでもよく、図６（ｂ）に示すように外部電極の端面から上面および下面にかける肩部４１に沿って、所定の長さに設けるようなものであってもよい。
【００３７】
このように、仮想曲面の曲率半径が素体の肩部の曲率半径Ｒ3 が素体の曲率半径よりも小さくなるように、突起部を有する外部電極を用いても、上述の実施形態と同様にリフロー実装時のツームストーン現象を防止することができる。また、このような突起部を有する形状とすることにより、上述のように所定の曲率半径になるように（例えば、図５（ｃ）における仮想曲面が外部電極の外面になるように）、外部電極を形成する必要がないので、外部電極の大きさを小さくすることができ、外部電極ペーストの消費量を抑制することができる。
【００３８】
また、本発明は、肩部に段差のある素体でも肩部に段差のない素体でも適用できるが、段差のある素体の場合、外部電極の曲率半径が大きくなるため、本発明により効果的にツームストーン現象を抑制することができる。
【００３９】
さらに、本発明は、周囲面が上面および下面を有する素体を用いたセラミック電子部品について説明したが、これに限るものではなく、例えば周囲面が円筒状であっても適用することができる。
【００４０】
【発明の効果】
この発明に係るセラミック電子部品によれば、外部電極の両端面から周囲面（特に上面および下面）にかけての肩部の曲率半径が、素体の両端面から周囲面（特に上面および下面）にかけての肩部の曲率半径よりも小さいなるように、外部電極を形成することにより、半田の表面張力によるチップ立ちモーメントが大きくなり、リフロー実装時のツームストーン現象を防止することができる。
【００４１】
また、この発明に係るセラミック電子部品の製造方法によれば、底面から側面にかけての肩部が所定の曲率半径で形成されたペースト充填穴に、焼結することで前記外部電極となる外部電極ペーストを充填し、ペースト充填穴に素体を内部電極が露出する長手方向の端面から挿入し、素体を外部電極ペーストに浸漬させせたままの状態で乾燥するようにしたので、ペースト充填穴の底面と側面との肩部を、予めセラミック素体の長手方向の端面とこれに接する面との肩部よりも小さい曲率半径で形成しておくことにより、外部電極に素体の曲率半径より小さい、所望の曲率半径の肩部を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る積層セラミックコンデンサの構造を示す断面図
【図２】外部電極用導電ペーストを充填する治具の外観斜視図
【図３】外部電極の形成工程を示した図
【図４】外部電極に所定の曲率半径を形成する方法を示した概念図
【図５】積層セラミックコンデンサの側面図および外部電極側から見た正面図
【図６】積層セラミックコンデンサの外部電極側から見た正面図
【図７】従来の積層セラミックコンデンサの構造を示す断面図
【図８】ツームストーン現象を表す正面図
【符号の説明】
１０−積層セラミックコンデンサ
１−素体
１１−素体の肩部
２−セラミック層
３ａ，３ｂ−内部電極
４ａ，４ｂ−外部電極
４０−外部電極ペースト
４１−外部電極の肩部
４２−突起部
１００−外部電極ペースト塗布治具
１０１−充填穴
１０２−素体保持具
【図１】
2004200602.tif 000004
【図２】
2004200602.tif 000005
【図３】
2004200602.tif 000006
【図４】
2004200602.tif 000007
【図５】
2004200602.tif 000008
【図６】
2004200602.tif 000009
【図７】
2004200602.tif 000010
【図８】
2004200602.tif 000011