(57)【要約】【課題】半導体装置の小型化・高集積化を可能とする省スペース型の静電保護回路を有する半導体装置を提供する。【解決手段】半導体基板１１上に形成された内部回路１２を保護する、静電保護回路を有する半導体装置であって、前記半導体基板１１上に、当該半導体基板の外縁に沿うように形成された、Ｐ型またはＮ型の極性である第１の不純物拡散層２０を有し、前記静電保護回路は前記第１の不純物拡散層２０と、当該第１の不純物拡散層と異なる極性のＮ型またはＰ型の極性の第２の不純物拡散層が接することで形成されるＰＮ接合を含むことを特徴とする半導体装置。【選択図】          図３
2004266044.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された内部回路を保護する、静電保護回路を有する半導体装置であって、
前記半導体基板上に、当該半導体基板の外縁に沿うように形成された、Ｐ型またはＮ型の極性である第１の不純物拡散層を有し、
前記静電保護回路は前記第１の不純物拡散層と、当該第１の不純物拡散層と異なる極性のＮ型またはＰ型の第２の不純物拡散層が接することで形成されるＰＮ接合を含むことを特徴とする半導体装置。
【請求項２】
前記半導体基板は前記第１の不純物拡散層と異なる極性であるＮ型またはＰ型のＳｉ基板からなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記半導体基板を前記第２の不純物拡散層として用いたことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第２の不純物拡散層は前記半導体基板上に当該半導体基板の外縁に沿うように形成され、前記半導体基板と同じＮ型またはＰ型の極性であり、不純物濃度が前記Ｓｉ基板より高いことを特徴とする請求項２記載の半導体装置。
【請求項５】
前記第２の不純物拡散層の不純物濃度を変化させることで、前記静電保護回路の降伏電圧を調整することを可能としたことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記内部回路は電源ライン、接地ライン、信号ラインを有し、
前記静電保護回路は前記電源ラインと接地ラインの間に挿入されることを特徴とする請求項１〜５のうち、いずれか１項記載の半導体装置。
【請求項７】
前記静電保護回路を前記電源ラインと前記信号ラインの間に挿入したことを特徴とする請求項６記載の半導体装置。
【請求項８】
前記静電保護回路を前記接地ラインと信号ラインの間に挿入したことを特徴とする請求項６記載の半導体装置。
【請求項９】
前記半導体基板は前記第１の不純物拡散層と同じ極性であるＰ型またはＮ型のＳｉ基板からなることを特徴とする請求項１記載の半導体装置。
【請求項１０】
前記第２の不純物拡散層は前記半導体基板上に当該半導体基板の外縁に沿うように形成されることを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に、静電放電保護を行う保護回路を内臓した半導体装置に関する。
【０００２】
近年の高集積化が進んだ半導体装置において、積載される半導体集積回路を構成する素子は微小であり、静電気放電（ＥＳＤ；ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｄｉｓｃｈａｒｇｅ）により、容易に破壊される。このため、半導体集積回路には、外部で発生した静電気放電から内部回路を保護するための静電保護回路が設置されている。
【０００３】
【従来の技術】
前記したような、静電保護回路が設置された半導体装置１００の概略を、以下図１に示す。
【０００４】
図１を参照するに、Ｓｉからなる半導体基板１０１上に形成される半導体装置１００の概略は、当該半導体基板１０１上に内部回路１０２が形成されてなる。
【０００５】
さらに前記半導体基板１０１上には、当該内部回路１０２の電源ラインが接続された電源電圧端子１０３、当該内部回路１０２の接地ラインが接続された接地端子１０４および当該内部回路１０２の信号ライン（Ｉ／Ｏライン）が接続された２つの信号端子１０５が設置されている。
【０００６】
また、前記半導体基板１０１の外縁に沿うように、前記半導体基板１０１の電位を取るための半導体基板１０１と同じ極性の拡散層１０９が形成されている。
【０００７】
前記したように、半導体装置１００においては前記内部回路１０２を保護するために静電保護回路が設置されており、例えば、図中に示すように、前記電源電圧端子１０３に隣接して保護回路１０６、また前記信号端子１０５に隣接して保護回路１０７および１０８が設置されている。前記保護回路１０６〜１０８は例えばダイオードからなり、以下図２に示す等価回路を形成している。ただし図中、先に説明した部分には同一の参照符号を付し、一部説明を省略する。
【０００８】
図２を参照するに、前記内部回路１０２には、電源ラインＬ１、信号ラインＬ２および接地ラインＬ３が接続されている。前記保護回路１０６は、前記電源ラインＬ１と前記接地ラインＬ３の間に、前記保護回路１０７は前記電源ラインＬ１と前記信号ラインＬ２の間に、また前記保護回路１０８は前記信号ラインＬ２と前記接地ラインＬ３の間にそれぞれ設置されている。
【０００９】
前記保護回路１０６〜１０８はそれぞれダイオードからなり、静電気などによって外部端子１０３，１０４，１０５に過大な電圧が加わった場合に、ダイオード１０６，１０７，１０８がオン状態となり接地ＧＮＤに電流を流すことにより、前記内部回路１０２に過電流が流れて当該内部回路１０２が破壊されるのを防止している。また、さらに前記信号ラインＬ２には、抵抗Ｒ１を挿入して、過電流が前記内部回路１０２に流れにくいようにしている。
【００１０】
【特許文献１】
特開２００２−２８９７７９
【００１１】
【発明が解決しようとする課題】
しかし、前記したような静電保護回路を半導体装置に設置する場合、例えば前記保護回路１０６〜１０８などのダイオードなどからなる保護回路を当該半導体装置に組み込むための設置スペースが必要となるために、半導体装置の小型化の上で問題となり、また高集積化の上でも問題となっていた。
【００１２】
さらに、前記したダイオードを用いた保護回路の場合、保護回路のクランプ能力を向上させて回路保護の能力を向上させようとすると、ダイオードを大きくする必要があり、前記した小型化、高集積化が困難になる問題があった。
【００１３】
そこで、本発明では上記の課題を解決した静電保護回路を有する半導体装置を提供することを課題としている。
【００１４】
本発明の具体的課題は、半導体装置の小型化・高集積化を可能とする省スペース型の静電保護回路を有する半導体装置を提供することである。
【００１５】
本発明の別の課題は、半導体素子の内部回路の保護能力を向上させて、静電気放電などの外乱要因の耐性にすぐれた半導体装置を提供することである。
【００１６】
【課題を解決するための手段】
本発明は、上記の課題を、半導体基板上に形成された内部回路を保護する、静電保護回路を有する半導体装置であって、前記半導体基板上に、当該半導体基板の外縁に沿うように形成された、Ｐ型またはＮ型の極性である第１の不純物拡散層を有し、前記静電保護回路は前記第１の不純物拡散層と、当該第１の不純物拡散層と異なる極性のＮ型またはＰ型の極性の第２の不純物拡散層が接することで形成されるＰＮ接合を含むことを特徴とする半導体装置により、解決する。
【００１７】
本名発明によれば、半導体装置の内部回路を、当該半導体装置の外縁部に沿うように形成したＰＮ接合を含む静電保護回路で保護する構成とした。そのため、従来使用されることがなかった半導体装置外縁部に沿った、前記半導体措置の端部に近い領域を、静電保護回路の配設箇所として有効に利用することが可能となった。
【００１８】
そのため、従来静電保護回路を設置するために確保していた領域が不用となり、半導体装置を小型化することが可能となる。また、従来確保していた領域を内部回路の形成のために利用して集積度を向上させることも可能である。
【００１９】
さらに、前記したように外縁部に沿った端部を利用した静電保護回路を用いたことにより、静電保護回路を形成するＰＮ接合を有するダイオードやトランジスタなど保護回路を形成する素子の面積を増大させることが可能となり、保護回路のインピーダンスを低下させることが容易にできるために、保護回路のクランプ能力が向上して内部回路の保護能力を向上させることができる。
【００２０】
【発明の実施の形態】
次に、本発明による実施の形態を、図面に基づき、以下に説明する。
［第１実施例］
図３（Ａ）〜（Ｃ）は、本発明による静電保護回路を有する半導体装置１０を示した図である。図３（Ａ）は前記半導体装置１０の平面図を、図３（Ｂ）は前記半導体装置１０のＸ部の拡大図を、図３（Ｃ）は図３（Ｂ）に示した拡大図の断面図をそれぞれ示している。
【００２１】
まず、図３（Ａ）を参照するに、半導体装置１０の概略は、例えばＰ型のＳｉ基板１１の上に、例えば、電界効果トランジスタ、バイポーラトランジスタ、メモリセルなどの素子を含む内部回路１２が形成された構造となっている。
【００２２】
前記内部回路１２の電源ラインＬｄ（図４で後述）は、前記半導体基板１１の端部の一角に形成された電源電圧端子１３に接続され、また前記内部回路の接地ラインＬｇ（図４で後述）は同様に前記半導体基板１１の端部の一角に形成された接地端子１４に接続されている。
【００２３】
また、前記内部回路のＩ／Ｏ信号の通信を行う信号ラインＬｓ（図４で後述）が接続された、２つの信号接続端１５が同様に前記半導体基板１１の隅に配設されている。
【００２４】
また、前記半導体基板１１の外縁部に沿うように、前記半導体装置１０の端部には、前記半導体装置１０の外縁に沿うようにして、前記内部回路１２を囲むように、前記電源電圧端子１３に接続された、Ｎ型不純物拡散層からなるＮ型配線層２０が形成されている。さらに前記Ｎ型配線層２０の周囲には、前記接地端子１４に接続された、高濃度Ｐ型不純物拡散層からなるＰ型配線層１９が、同様に前記半導体装置１０の外縁部に前記内部回路１２を囲むように形成されている。
【００２５】
前記したＮ型配線層２０およびＰ型配線層１９の様子を、図３（Ａ）のＸで示した部分を拡大した図３（Ｂ）およびＹ−Ｙ断面図である図３（Ｃ）でみてみると、前記Ｎ型配線層２０を囲むように、前記Ｐ型配線層１９が形成されていることがわかる。
【００２６】
このように、前記Ｎ型配線層２０と前記Ｐ型配線層１９が接するＰＮ接合面を形成することで、当該ＰＮ接合面を含むダイオードが形成される。そのため、前記電源電圧端子１３が接続される前記電源ラインＬｄと、前記接地端子１４が接続される前記接地ラインＬｇの間にダイオードが挿入されることになり、このダイオードが静電保護回路として機能する。
【００２７】
また、前記信号接続端子１５に隣接して、前記信号ラインＬｓと、前記電源ラインＬｄの間に挿入されるダイオードを含む保護素子１７が設置されている。同様に前記信号接続端子１５に隣接して、前記信号ラインＬｓと前記接地ラインＬｇの間に挿入されるダイオードを含む保護素子１８が設置されている。
【００２８】
このような、前記した内部回路１２を含む保護回路の状態を以下図４に等価回路図として示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００２９】
図４を参照するに、前記内部回路１２には、前記電源ラインＬｄ、前記接地ラインＬｇおよび信号ラインＬｓが接続されている。前記電源ラインＬｄと前記接地ラインＬｇの間には前記Ｎ型配線層２０と前記Ｐ型配線層１９からなるダイオートを含む保護回路Ｃが挿入されている。
【００３０】
この保護回路Ｃは、例えば静電放電などにより静電気などによってダイオードの降伏電圧を超える電圧が加わった場合に、逆方向に電流が流れることにより、前記内部回路１２に過電流が流れて当該内部回路１２が破壊されるのを防止している。
【００３１】
前術したように、従来素子が形成されることがなかった半導体装置の端部に前記保護回路Ｃを設置したことにより、従来保護回路のために利用されていた半導体１０の領域を有効に利用することが可能になる。たとえば、前記内部回路１２の設置スペースとして利用することにより、前記半導体装置１０の集積度を向上させることが可能となる。また、従来必要とされた保護回路設置領域が不用となるために前記半導体装置１０を小型化することも可能である。
【００３２】
さらに、半導体装置の端部を有効に利用することで、従来用いていたダイオードなどの保護素子に比べて面積が飛躍的に大きい保護素子を形成することができる。
【００３３】
例えば前記Ｎ型配線層２０と前記Ｐ型配線層１９によって形成されるＰＮ接合面を含むダイオードの場合、従来のように電源電圧接続端子に隣接して設置する場合に比べて飛躍的に形成できるダイオードの面積が大きくすることが可能であり、そのため前記保護回路Ｃのインピーダンスを低くすることが可能となる。
【００３４】
そのため、静電放電による前記内部回路１２の保護のためのクランプ能力が向上して内部回路の保護能力を向上させることが可能となる。
【００３５】
また、前記Ｎ型配線層２０の周囲に高濃度であるＰ型不純物拡散層である前記Ｐ型配線層１９を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｃのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。また、必要とされる降伏電圧によって高濃度Ｐ型不純物拡散層は省略することが可能であり、その場合は前記Ｎ型配線層２０と前記半導体基板１１がＰＮ接合面を形成して前記した高濃度Ｐ型不純物拡散層を形成した場合と同様の効果を奏する。
【００３６】
また、このように前記Ｐ型配線層１９の不純物濃度を調整することで、前記内部回路１２の構造、すなわち耐圧能力によって適切な保護回路の降伏電圧に調整することができる。同様に、前記Ｎ型配線層２０の不純物濃度を調整することでも同様な調整を行う事ができる。
【００３７】
さらに、前記保護素子１７からなるダイオードを含む保護回路Ａおよび保護素子１８からなるダイオードを含む保護回路Ｂが、それぞれ前記電源ラインＬｄと前記信号ラインＬｓの間および前記信号ラインＬｓと前記接地ラインＬｇの間にそれぞれ挿入されて、保護回路として前記内部回路１２を保護している。前記信号ラインには抵抗ｒ１が設置されて前記内部回路１２を保護している。
【００３８】
また、このような静電保護回路を有する半導体装置１０は、Ｎ型Ｓｉ基板を用いても同様に形成することが可能である。
［第２実施例］
図５（Ａ）〜（Ｃ）は、前記半導体装置１０の変形例であり、Ｎ型Ｓｉ基板からなる半導体基板１１Ａを用いた場合の静電保護回路を有する半導体装置１０Ａを示したものである。ただし図中、先に説明した部分には同一の参照符号を付し、一部説明を省略する。
【００３９】
まず、図５（Ａ）を参照するに、Ｎ型Ｓｉ基板からなる半導体基板１１Ａの上に前記内部回路１２が形成されており、図４（Ａ）の場合と同様に前記電源電圧端子１３、前記接地端子１４および前記信号端子１５などが形成されている。また、前記保護素子１７、１８が形成されている部分も前記半導体装置１０の場合と同一である。
【００４０】
本実施例の場合は、前記接地端子１４にＰ型不純物拡散層からなるＰ型配線層２２が接続されている。
【００４１】
また、図４（Ｂ）の前記半導体装置１０Ａの拡大図および図４（Ｃ）の断面図に示すように、前記Ｐ型配線層２２の周囲には、高濃度Ｎ型不純物拡散層からなるＮ型配線層２１が形成されている。
【００４２】
このように、半導体基板の極性が異なるため、前記半導体装置１０の場合と比較するとＰ型不純物拡散層で形成される配線層と、Ｎ型不純物拡散層で形成される配線層の位置関係が逆になっている。等価回路としては第１実施例の場合に示した図４と同じになる。
【００４３】
本実施例の場合も、前記した第１実施例の場合と同じように、前記Ｐ型配線層２２とＮ型配線層２１のＰＮ接合面を含むダイオードが、前記電源ラインＬｄおよび前記接地ラインＬｇの間に挿入されて前記保護回路Ｃとして機能する。
【００４４】
そのため、第１実施例の場合と同様な効果がある。すわなち、従来素子が形成されることがなかった半導体装置の端部に前記保護回路Ｃを設置したことにより、前記半導体装置１０Ａの集積度を向上させる、または前記半導体装置１０を小型化することが可能となる。
【００４５】
さらに、面積が大きい保護素子を形成できるため、保護回路のインピーダンスを低くすることが可能となり、内部回路の保護能力を向上させることが可能となる。
【００４６】
また、第１実施例の場合と同様に、前記Ｐ型配線層２２または前記Ｎ型配線層２１の不純物濃度を調整することにより、前記内部回路１２に応じた保護回路の降伏電圧に調整することができる。その場合、必要とされる降伏電圧によって高濃度Ｎ型不純物拡散層は省略することが可能であり、その場合は前記Ｐ型配線層２２と前記半導体基板１１ＡがＰＮ接合面を形成して前記した高濃度Ｎ型不純物拡散層を形成した場合と同様の効果を奏する。
【００４７】
また、前記第１実施例の別の変形例として、図４の等価回路図における保護回路Ａを、前記保護回路Ｃと同様に半導体素子の端部に形成した半導体装置１０Ｂを次に示す。
［第３実施例］
図６（Ａ）〜（Ｃ）は、前記半導体装置１０の変形例であり、図４に示した等価回路図における保護回路Ｂを、前記保護回路Ｃと同様に半導体素子の端部に形成した半導体装置１０Ｂを示したものである。ただし図中、先に説明した部分には同一の参照符号を付し、一部説明を省略する。
【００４８】
図６（Ａ）は前記半導体装置１０Ｂの平面図を、図６（Ｂ）は前記半導体装置１０ＢのＸ部の拡大図を、図６（Ｃ）は図６（Ｂ）に示した拡大図の断面図をそれぞれ示している。
【００４９】
図６（Ａ）を参照するに、前記半導体装置１０の場合と同様に、Ｐ型Ｓｉ基板からなる前記半導体基板１１の外縁部に沿うように、前記半導体装置１０の端部には前記内部回路１２を囲むように前記接地端子１４に接続された、高濃度Ｐ型不純物拡散層からなるＰ型配線層１９が形成されている。
【００５０】
本実施例の場合、前記Ｐ型配線層１９と略平行に、さらに前記Ｐ型配線層１９に覆われるように、前記電源電圧端子１３に接続されるＮ型不純物拡散層からなるＮ型配線層２０ａが、例えば略Ｌ字型に形成されている。
【００５１】
また、図６（Ｂ）に示した、Ｘ部の拡大図および当該拡大図の断面図である図６（Ｃ）に示すように、先にＰ型配線層１９を拡散形成し、その上にＮ型配線層２０ａが拡散形成されている。
【００５２】
このようにして形成された、前記Ｐ型配線層１９と前記Ｎ型配線層２０のＰＮ接合面によって形成されるダイオードを含む回路が、前記した図４における保護回路Ｃとして前記電源ラインＬｄと前記接地ラインＬｇの間に挿入されている。
【００５３】
また、本実施例においてはさらに、図３において前記した保護素子１８に換わる保護素子を以下のように前記半導体装置１０Ｂの端部に設置して、前記した図４の等価回路における保護回路Ｂとしている。
【００５４】
まず、前記Ｐ型配線層１９に囲まれるように、略Ｌ字状にＮ型不純物拡散層からなるＮ型配線層２０ｂを形成して、それを前記信号端子１５に接続する。そのため、前記Ｐ型配線層１９とＮ型配線層２０ｂによってＰＮ接合面を有するダイオードを含む保護素子が形成され、図４の等価回路図における保護素子Ｂとして機能する。
【００５５】
このように、本実施例においては、前記保護回路Ｃに加えて、前記保護回路Ｂも、従来素子や回路が形成されることがなかった半導体装置の端部に設置した。
【００５６】
前記保護回路Ｃに加えて前記保護回路Ｂを、前記半導体装置１０Ｂの端部に、前記内部回路１２を囲むように設置したことにより、従来保護回路のために利用されていた半導体装置の領域をさらに有効に利用することが可能になる。たとえば、前記内部回路１２の設置スペースとして利用することにより、前記半導体装置１０の集積度を向上させることが可能となる。また、従来必要とされた保護回路設置領域が不用となるために前記半導体装置１０Ｂを小型化することも可能である。
【００５７】
さらに、半導体装置の端部を有効に利用することで、従来用いていたダイオードなどの保護素子に比べて面積が飛躍的に大きい保護素子を形成することができる。
【００５８】
例えば前記Ｎ型配線層２０ａと前記Ｐ型配線層１９によって形成されるＰＮ接合面を含むダイオードまたは前記Ｎ型配線層２０ｂと前記Ｐ型配線層１９を含むダイオードの場合、従来のように電源電圧接続端子や信号端子に隣接して設置する場合に比べて飛躍的に形成できるダイオードの面積が大きくすることが可能であり、そのため前記保護回路Ｃおよび前記保護回路Ｂのインピーダンスを低くすることが可能となる。
【００５９】
そのため、静電放電による前記内部回路１２の保護のためのクランプ能力が向上して内部回路の保護能力を向上させることが可能となる。
【００６０】
また、前記Ｎ型配線層２０ａおよび前記Ｎ型配線層２０ｂの周囲に高濃度であるＰ型不純物拡散層である前記Ｐ型配線層１９を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｃおよび前記保護回路Ｂのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。また、必要とされる降伏電圧によって高濃度Ｐ型不純物拡散層は省略することが可能であり、その場合は前記Ｎ型配線層２０と前記半導体基板１１がＰＮ接合面を形成して前記した高濃度Ｐ型不純物拡散層を形成した場合と同様の効果を奏する。
【００６１】
また、このように前記Ｎ型配線層１９の不純物濃度を調整することで、前記内部回路１２の構造、すなわち耐圧能力によって適切な保護回路の降伏電圧に調整することができる。同様に、前記Ｐ型配線層２０ａ、２０ｂの不純物濃度を調整することで同様な調整を行う事ができる。
【００６２】
また、このような静電保護回路を有する半導体装置１０Ｂは、Ｎ型Ｓｉ基板を用いても同様に形成することが可能である。
［第４実施例］
図７（Ａ）〜（Ｃ）は、前記半導体装置１０Ｂの変形例であり、Ｎ型Ｓｉ基板を用いて形成した、半導体装置１０Ｃの例である。ただし図中、先に説明した部分には同一の参照符号を付し、一部説明を省略する。
【００６３】
図７（Ａ）は前記半導体装置１０Ｃの平面図を、図７（Ｂ）は前記半導体装置１０ＣのＸ部の拡大図を、図７（Ｃ）は図７（Ｂ）に示した拡大図の断面図をそれぞれ示している。
【００６４】
図７（Ａ）を参照するに、Ｎ型Ｓｉ基板からなる前記半導体基板１１Ａの外縁部に沿うように、前記半導体装置１０Ｃの端部には前記内部回路１２を囲むように前記電源電圧端子１３に接続された、高濃度Ｎ型不純物拡散層からなるＮ型配線層２１が形成されている。
【００６５】
本実施例の場合、前記Ｎ型配線層２１と略平行に、さらに前記Ｎ型配線層２１に覆われるように、前記接地端子１４に接続されるＰ型不純物拡散層からなるＰ型配線層２２ａが、例えば略Ｌ字型に形成されている。
【００６６】
また、図７（Ｂ）に示した、Ｘ部の拡大図および当該拡大図の断面図である図７（Ｃ）に示すように、前記Ｐ型配線層２２ａを覆うように、前記Ｎ型配線層２１が形成されている様子がわかる。
【００６７】
このようにして形成された、前記Ｎ型配線層２１とＰ型配線層２２ａのＰＮ接合面によって形成されるダイオードを含む回路が、前記した図２における保護回路Ｃとして前記電源ラインＬｄと前記接地ラインＬｇの間に挿入されている。
【００６８】
また、本実施例においてはさらに、図６において前記した保護素子１７に換わる保護素子を以下のように前記半導体装置１０Ｃの端部に設置して、前記した図４の等価回路における保護回路Ａとしている。
【００６９】
まず、前記Ｎ型配線層２１に囲まれるように、略Ｌ字状にＮ型不純物拡散層からなるＰ型配線層２２ｂを形成して、それを前記信号端子１５に接続する。そのため、前記Ｎ型配線層２１とＰ型配線層２２ｂによってＰＮ接合面を有するダイオードを含む保護素子が形成され、前記した図４の等価回路図における保護回路Ａとして機能する。
【００７０】
このように、本実施例においては、前記保護回路Ｃに加えて前記保護回路Ａも、従来素子や回路が形成されることがなかった半導体装置の端部に設置した。
【００７１】
前記保護回路Ｃに加えて前記保護回路Ａを、前記半導体装置１０Ｂの端部に前記内部回路１２を囲むように設置したことにより、従来保護回路のために利用されていた半導体装置の領域をさらに有効に利用することが可能になる。たとえば、前記内部回路１２の設置スペースとして利用することにより、前記半導体装置１０の集積度を向上させることが可能となる。また、従来必要とされた保護回路設置領域が不用となるために前記半導体装置１０Ｃを小型化することも可能である。
【００７２】
さらに、半導体装置の端部を有効に利用することで、従来用いていたダイオードなどの保護素子に比べて面積が大きい保護素子を形成することができる。
【００７３】
例えば前記Ｐ型配線層２２ａと前記Ｎ型配線層２１によって形成されるＰＮ接合面を含むダイオードまたは前記Ｐ型配線層２２ｂと前記Ｎ型配線層２１を含むダイオードの場合、従来のように電源電圧接続端子または信号端子に隣接して設置する場合に比べてダイオードの面積が大きくでき、そのため前記保護回路Ｃおよび前記保護回路Ａのインピーダンスを低くすることが可能となる。
【００７４】
そのため、静電放電による前記内部回路１２の保護のためのクランプ能力が向上して内部回路の保護能力を向上させることが可能となる。
【００７５】
また、前記Ｐ型配線層２２ａおよび前記Ｐ型配線層２２ｂの周囲に高濃度であるＮ型不純物拡散層である前記Ｎ型配線層２１を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｃおよび前記保護回路Ａのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。また、必要とされる降伏電圧によって高濃度Ｎ型不純物拡散層は省略することが可能であり、その場合は前記Ｐ型配線層２２ａおよび２２ｂと前記半導体基板１１ＡがＰＮ接合面を形成して前記した高濃度Ｎ型不純物拡散層を形成した場合と同様の効果を奏する。
【００７６】
また、このように前記Ｎ型配線層２１の不純物濃度を調整することで、前記内部回路１２の構造、すなわち耐圧能力によって適切な保護回路の降伏電圧に調整することができる。同様に、前記Ｐ型配線層２２ａ、２２ｂの不純物濃度を調整することでも同様な調整を行う事ができる。
［第５実施例］
また、さらに前記した図３における半導体装置１０において、保護素子１７および１８の双方を、半導体装置の端部に形成した半導体装置１０Ｄの例を次に、図８（Ａ）〜（Ｅ）に示す。
【００７７】
図８（Ａ）は前記半導体装置１０Ｄの平面図を、図８（Ｂ）、（Ｄ）は前記半導体装置１０ＤのＸ部、Ｙ部のそれぞれの拡大図を、図８（Ｃ）、（Ｅ）は図８（Ｂ）、（Ｄ）に示した拡大図のそれぞれの断面図を示している。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００７８】
まず、図８（Ａ）を参照するに、本実施例の場合は、半導体装置１０Ｄの端部に前記内部回路１２を囲むように、例えば略コの字状に高濃度のＰ型不純物拡散層からなる、前記接地端子１４に接続されたＰ型配線層２３が形成されている。これは、後述するＮ型不純物拡散層からなる配線層とＰＮ接合を形成して前記内部回路１２の保護素子とするためである。
【００７９】
前記Ｐ型配線層２３に略平行に、前記Ｐ型配線層２３に覆われるように前記電源電圧端子１３に接続されたＮ型不純物拡散層からなるＮ型配線層２４ａが略Ｌ字状に形成されている。
【００８０】
また、図８（Ｂ）に示した、Ｘ部の拡大図および当該拡大図の断面図である図８（Ｃ）に示すように、前記Ｎ配線２４ａを覆うように、前記Ｐ配線２３が形成されている様子がわかる。
【００８１】
このようにして形成された、前記Ｐ型配線層２３とＮ型配線層２４ａのＰＮ接合面によって形成されるダイオードを含む回路が、前記した図４における保護回路Ｃとして前記電源ラインＬｄと前記接地ラインＬｇの間に挿入されている。
【００８２】
また、図３において前記した保護素子１８に換わる保護素子を以下のように前記半導体装置１０Ｄの端部に設置して、前記した図４の等価回路における保護回路Ｂとしている。
【００８３】
まず、前記Ｐ型配線層２３に囲まれるように、Ｎ型不純物拡散層からなるＮ型配線層２４ｂを形成して、それを前記信号端子１５に接続する。そのため、前記Ｐ型配線層２３とＮ型配線層２４ｂによってＰＮ接合面を有するダイオードを含む保護素子が形成され、前記した図４の等価回路図における保護回路Ｂとして機能する。
【００８４】
また、さらに本実施例においては、図３において前記した保護素子１７に換わる保護素子を後述するように前記半導体装置１０Ｄの端部に設置して、前記した図４の等価回路における保護回路Ａとしている。
【００８５】
まず、前記半導体１０Ｄの端部に高濃度のＮ型不純物拡散層からなる前記電源電圧端子１３に接続された、Ｎ型配線層２５が形成されている。そこに、前記Ｎ型配線層２５に覆われるように、前記信号端子１５に接続されたＰ型不純物拡散層からなるＰ型配線層２６が形成されている。
【００８６】
また、図８（Ｄ）に示した、Ｘ’部の拡大図および当該拡大図の断面図である図８（Ｅ）に示すように、前記Ｐ型配線層２６を覆うように、前記Ｎ型配線層２５が形成されている様子がわかる。
【００８７】
このように、前記Ｎ型配線層２５に覆われるように、Ｐ型不純物拡散層からなるＰ型配線層２６を形成して、それが前記信号端子１５に接続されているために、前記Ｎ型配線層２５とＰ型配線層２６によって形成されるＰＮ接合面を有するダイオードを含む保護素子が、前記した図４の等価回路図における保護回路Ａとして機能している。
【００８８】
このように、本実施例においては、前記保護回路Ｃに加えて前記保護回路Ｂおよび前記保護回路Ａを、従来素子や回路が形成されることがなかった半導体装置の端部に設置した。
【００８９】
前記保護回路Ｃ、前記保護回路Ｂさらに前記保護回路Ａを、前記半導体装置１０Ｄの端部に前記内部回路１２を囲むように設置したことにより、従来保護回路のために利用されていた半導体装置の領域をさらに有効に利用することが可能になる。たとえば、前記内部回路１２の設置スペースとして利用することにより、前記半導体装置１０Ｄの集積度を向上させることが可能となる。また、従来必要とされた保護回路設置領域が不用となるために前記半導体装置１０Ｄを小型化することも可能である。
【００９０】
さらに、半導体装置の端部を有効に利用することで、従来用いていたダイオードなどの保護素子に比べて面積が大きい保護素子を形成することができる。
【００９１】
例えば前記Ｎ型配線層２４ａと前記Ｐ型配線層２３、前記Ｎ型配線層２４ｂと前記Ｐ型配線層２３および前記Ｐ型配線層２６と前記Ｎ型配線層２５によって形成されるＰＮ接合を含むダイオードの場合、従来のように電源接続端子、接地端子および信号端子に隣接して設置する場合に比べてダイオードの面積が大きくでき、そのため前記保護回路Ｃ、前記保護回路Ｂおよび保護回路Ａのインピーダンスを低くすることが可能となる。
【００９２】
そのため、静電放電による前記内部回路１２の保護のためのクランプ能力が向上して内部回路の保護能力を向上させることが可能となる。
【００９３】
また、前記Ｎ型配線層２４ａおよび前記Ｎ型配線層２４ｂの周囲に高濃度であるＰ型不純物拡散層である前記Ｐ型配線層２３を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｃおよび前記保護回路Ｂのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。また、必要とされる降伏電圧によって高濃度Ｐ型不純物拡散層は省略することが可能であり、その場合は前記Ｎ型配線層２４ａ、２４ｂと前記半導体基板１１がＰＮ接合面を形成して前記した高濃度Ｐ型不純物拡散層を形成した場合と同様の効果を奏する。
【００９４】
同様に、前記Ｐ型配線層２６の周囲に高濃度であるＮ型不純物拡散層２５を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわたい、前記保護回路Ａのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。
【００９５】
また、このように前記Ｐ型配線層２３または前記Ｎ型配線層２５の不純物濃度を調整することで、前記内部回路１２の構造、すなわち耐圧能力によって適切な保護回路の降伏電圧に調整することができる。同様に、前記Ｎ型配線層２４ａ、２４ｂおよび前記Ｐ型配線層２６の不純物濃度を調整することでも同様な調整を行う事ができる。
【００９６】
また、このような静電保護回路を有する半導体装置１０Ｄは、Ｎ型Ｓｉ基板を用いても同様に形成することが可能である。
［第６実施例］
図９（Ａ）〜（Ｅ）は、前記した半導体装置１０Ｄと同様に、前記保護素子１７および１８の双方を、半導体装置の端部に形成した場合で、半導体基板にＮ型Ｓｉ基板を用いた例を示す。
【００９７】
図９（Ａ）は前記半導体装置１０Ｅの平面図を、図９（Ｂ）、（Ｄ）は前記半導体装置１０ＥのＸ部、Ｙ部のそれぞれの拡大図を、図９（Ｃ）、（Ｅ）は図９（Ｂ）、（Ｄ）に示した拡大図のそれぞれの断面図を示している。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００９８】
まず、図９（Ａ）を参照するに、本実施例の場合は、半導体装置１０Ｅの端部に前記内部回路１２を囲むように、例えば略コの字状に高濃度のＮ型不純物拡散層からなる、電源電圧端子１３と接続されたＮ型配線層２７が形成されている。これは、後述するＰ型不純物拡散層からなる配線層とＰＮ接合を形成して前記内部回路１２の保護素子とするためである。
【００９９】
前記Ｎ型配線層２７に略平行に、前記Ｎ型配線層２７に覆われるように前記接地端子１３に接続されたＰ型不純物拡散層からなるＰ型配線層２８ａが略Ｌ字状に形成されている。
【０１００】
また、図９（Ｂ）に示した、Ｘ部の拡大図および当該拡大図の断面図である図９（Ｃ）に示すように、前記Ｐ配線２８ａを覆うように、前記Ｎ配線２７が形成されている様子がわかる。
【０１０１】
このようにして形成された、前記Ｎ型配線層２７と前記Ｐ型配線層２８ａのＰＮ接合面によって形成されるダイオードを含む回路が、前記した図４における保護回路Ｃとして前記電源ラインＬｄと前記接地ラインＬｇの間に挿入されている。
【０１０２】
また、図３において前記した保護素子１７に換わる保護素子を以下のように前記半導体装置１０Ｅの端部に設置して、前記した図４の等価回路における保護回路Ａとしている。
【０１０３】
まず、前記Ｎ型配線層２７に囲まれるように、Ｐ型不純物拡散層からなるＰ型配線層２８ｂを形成して、それを前記信号端子１５に接続する。そのため、前記Ｎ型配線層２７とＰ型配線層２８ｂによってＰＮ接合面を有するダイオードを含む保護素子が形成され、前記した図４の等価回路図における保護回路Ａとして機能する。
【０１０４】
また、さらに本実施例においては、図３において前記した保護素子１８に換わる保護素子を後述するように前記半導体装置１０Ｅの端部に設置して、前記した図４の等価回路における保護回路Ｂとしている。
【０１０５】
まず、前記半導体１０Ｅの端部に高濃度のＰ型不純物拡散層からなる前記接地端子１４に接続された、Ｐ型配線層３０が形成されている。そこに、前記Ｐ型配線層３０に覆われるように、前記信号端子１５に接続されたＮ型不純物拡散層からなるＮ型配線層３１が形成されている。
【０１０６】
また、図９（Ｄ）に示した、Ｙ部の拡大図および当該拡大図の断面図である図９（Ｅ）に示すように、前記Ｎ型配線層３１を覆うように、前記Ｐ型配線層３０が形成されている様子がわかる。
【０１０７】
このように、前記Ｐ型配線層３０に覆われるように、Ｎ型不純物拡散層からなるＮ型配線層３１を形成して、それが前記信号端子１５に接続されているために、前記Ｐ型配線層３０とＮ型配線層３１によって形成されるＰＮ接合面を有するダイオードを含む保護素子が、前記した図４の等価回路図における保護回路Ｂとして機能する。
【０１０８】
このように、本実施例においては、前記保護回路Ｃに加えて前記保護回路Ａおよび前記保護回路Ｂを、従来素子や回路が形成されることがなかった半導体装置の端部に設置した。
【０１０９】
前記保護回路Ｃ、前記保護回路Ｂさらに前記保護回路Ａを、前記半導体装置１０Ｅの端部に前記内部回路１２を囲むように設置したことにより、従来保護回路のために利用されていた半導体装置の領域をさらに有効に利用することが可能になる。たとえば、前記内部回路１２の設置スペースとして利用することにより、前記半導体装置１０Ｅの集積度を向上させることが可能となる。また、従来必要とされた保護回路設置領域が不用となるために前記半導体装置１０Ｅを小型化することも可能である。
【０１１０】
さらに、半導体装置の端部を有効に利用することで、従来用いていたダイオードなどの保護素子に比べて面積が大きい保護素子を形成することができる。
【０１１１】
例えば前記Ｐ型配線層２８ａと前記Ｎ型配線層２７、前記Ｐ型配線層２８ｂと前記Ｎ型配線層２７および前記Ｎ型配線層３１と前記Ｐ型配線層３０によって形成されるＰＮ接合を含むダイオードの場合、従来のように電源接続端子、接地端子および信号端子に隣接して設置する場合に比べてダイオードの面積が大きくすることが可能となり、そのため前記保護回路Ｃ、前記保護回路Ａおよび保護回路Ｂのインピーダンスを低くすることが可能となる。
【０１１２】
そのため、静電放電による前記内部回路１２の保護のためのクランプ能力が向上して内部回路の保護能力を向上させることが可能となる。
【０１１３】
また、前記Ｐ型配線層２８ａおよび前記Ｐ型配線層２８ｂの周囲に高濃度であるＮ型不純物拡散層である前記Ｎ型配線層２７を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｃおよび前記保護回路Ａのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。また、必要とされる降伏電圧によって高濃度Ｎ型不純物拡散層は省略することが可能であり、その場合は前記Ｐ型配線層２８ａ、２８ｂと前記半導体基板１１がＰＮ接合面を形成して前記した高濃度Ｎ型不純物拡散層を形成した場合と同様の効果を奏する。
【０１１４】
同様に、前記Ｎ型配線層３１の周囲に高濃度であるＰ型不純物拡散層３０を形成しているが、これは形成されるダイオードの降伏電圧を下げるためにこのような構造としている。すなわち、前記保護回路Ｂのダイオードの降伏電圧を下げて、前記内部回路１２の降伏電圧より低い値とすることで、前記内部回路１２を確実に破壊から保護する構造としている。
【０１１５】
また、このように前記Ｎ型配線層２７または前記Ｐ型配線層３０の不純物濃度を調整することで、前記内部回路１２の構造、すなわち耐圧能力によって適切な保護回路の降伏電圧に調整することができる。同様に、前記Ｐ型配線層２８ａ、２８ｂおよび前記Ｎ型配線層３１の不純物濃度を調整することでも同様な調整を行う事ができる。
［第７実施例］
また、前記したように半導体装置の端部に内部回路を囲むようにＰＮ接合を含む保護素子を形成する方法を記述したが、さらに以下に示すように様々な変形、変更が可能である。
【０１１６】
図１０（Ａ）〜（Ｂ）は、前記半導体基板１１の端部にＰＮ接合を含む保護素子を形成する別の方法を示したものである。図１０（Ａ）は平面図を、図１０（Ｂ）は、Ｙ−Ｙ断面での断面図を示す。
【０１１７】
図１０（Ａ）を参照するに、内部回路が形成された半導体基板１１上に内部回路を囲むように当該内部回路を保護する保護素子が形成されている。この場合、高純度Ｐ型不純物拡散層からなるＰ型配線層３２が形成され、さらに前記Ｐ型配線層３２上に、Ｎ型不純物拡散層からなるＮ型配線層３３が形成されている。
【０１１８】
また、さらに前記Ｐ型配線層３２に略平行に高純度Ｎ型不純物拡散層からなるＮ型配線層３４を形成し、さらに前記Ｎ型配線層３４上にＰ型不純物拡散層からなるＰ型配線層３５を形成する。
【０１１９】
このようにＰＮ接合を有するダイオードを含む保護素子を、半導体装置の端部に平行に複数形成することができる。この場合も前記したように、保護素子の形成領域を節約することが可能であり、さらにダイオードの面積を大きくして保護素子の内部回路保護能力を向上させることが可能となる。
【０１２０】
このように半導体装置端部に任意にＰＮ接合を含む保護素子を形成することが可能であり、様々な変形・変更が可能となる。
［第８実施例］
また、前記した保護素子はＰＮ接合を含むダイオードを用いた例を示したが、次に示すように、さらに不純物拡散領域とＰＮ接合面を追加してＰＮＰ構造、もしくはＮＰＮ構造として半導体装置端部にバイポーラトランジスタを形成して内部回路の保護素子とすることが可能である。
【０１２１】
図１１（Ａ）〜（Ｂ）は、前記半導体基板１１の端部にバイポーラトランジスタを形成した例であり、図１１（Ａ）は平面図を、図１１（Ｂ）はＹ―Ｙ断面での断面図をそれぞれ示す。
【０１２２】
半導体基板１１の端部に、Ｎ型不純物拡散層からなるＮ型配線層３６を形成し、図１１（Ｂ）に示すように、前記Ｎ型配線層３６に囲まれるようにＰ型不純物拡散層からなるＰ型配線層３７を形成する。
【０１２３】
さらに前記Ｐ型配線層３７に囲まれるようにＮ型不純物拡散層からなるＮ型配線層３８を形成し、ＮＰＮ構造を形成してバイポーラトランジスタを形成する。
【０１２４】
このようにして形成したバイポーラトランジスタを、内部回路の保護回路として用いて保護回路を有する半導体装置を形成することができる。
【０１２５】
この場合、実施例１〜７に記載した効果と同様の効果が得られることに加えて、さらにトランジスタを用いているためにインピーダンスを下げることが容易である。すなわち、保護回路のクランプ能力が高く、大電流に耐える、内部回路の保護能力に優れた保護回路を形成することが可能である。
［第９実施例］
前記したように、トランジスタを用いて形成した保護回路を有する半導体装置の等価回路図を図１２に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【０１２６】
図４における保護回路Ａ、ＢおよびＣが、バイポーラトランジスタからなる保護回路Ｔａ、ＴｂおよびＴｃに置き換えられている。この場合、前記したように、ダイオードを用いた場合にくらべて保護回路のインピーダンスをさらに低下させることが可能であり、保護回路の能力を向上させることが可能となる。
［第１０実施例］
また、さらに図１３に前記したバイポーラトランジスタと、ダイオードを組み合わせた保護回路を有する等価回路図を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【０１２７】
この場合、前記した図１２における回路にさらにダイオードからなる保護回路Ａ〜Ｃを追加して、トランジスタとダイオードの双方による保護回路を形成している。これは電流の立ち上がりに対して高速に対応できるダイオードと、ダイオードに比較して低インピーダンス化が可能なトランジスタを組み合わせることにより、大電流に対して迅速にかつクランプ能力が高い回路保護機能を有するという効果がある。
［第１１実施例］
また、前記した図１３の場合に加えて、図１４に示すようにさらに抵抗Ｒ２および抵抗Ｒ３を負荷して、内部回路の保護を図ることが可能である。この場合さらに内部回路の保護能力が高くなる。
【０１２８】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【０１２９】
例えば、半導体装置端部に前記したＰＮ接合、およびトランジスタを任意に配置し、必要に応じて個数を増減するなどして組み合わせることでさらに電流の立ち上がりに対して迅速でクランプ能力の高い保護回路を形成することが可能である。
【０１３０】
【発明の効果】
本名発明によれば、半導体装置の内部回路を、当該半導体装置の外縁部に沿うように形成したＰＮ接合を含む静電保護回路で保護する構成とした。そのため、従来使用されることがなかった半導体装置外縁部に沿った、前記半導体措置の端部に近い領域を、静電保護回路の配設箇所として有効に利用することが可能となった。
【０１３１】
そのため、従来静電保護回路を設置するために確保していた領域が不用となり、半導体装置を小型化することが可能となる。また、従来確保していた領域を内部回路の形成のために利用して集積度を向上させることも可能となった。
【０１３２】
また、前記したように外縁部に沿った端部を利用した静電保護回路を用いたことにより、静電保護回路を形成するＰＮ接合を有するダイオードやトランジスタなど保護回路を形成する素子の面積を増大させることが可能となり、保護回路のインピーダンスを低下させることが容易にできるために、保護回路のクランプ能力が向上して内部回路の保護能力を向上させることが可能となった。
【図面の簡単な説明】
【図１】静電保護回路を有する従来の半導体装置の概略図である。
【図２】静電保護回路を有する従来の半導体装置の等価回路を示す図である。
【図３】（Ａ）〜（Ｃ）は、本発明による静電保護回路を有する半導体装置の概略図（その１）である。
【図４】本発明による静電保護回路を有する半導体装置の等価回路を示す図（その１）である。
【図５】（Ａ）〜（Ｃ）は、本発明による静電保護回路を有する半導体装置の概略図（その２）である。
【図６】（Ａ）〜（Ｃ）は、本発明による静電保護回路を有する半導体装置の概略図（その３）である。
【図７】（Ａ）〜（Ｃ）は、本発明による静電保護回路を有する半導体装置の概略図（その４）である。
【図８】（Ａ）〜（Ｅ）は、本発明による静電保護回路を有する半導体装置の概略図（その５）である。
【図９】（Ａ）〜（Ｅ）は、本発明による静電保護回路を有する半導体装置の概略図（その５）である。
【図１０】（Ａ）〜（Ｂ）は、本発明による静電保護回路を有する半導体装置の保護回路の形成方法を示す図（その１）である。
【図１１】（Ａ）〜（Ｂ）は、本発明による静電保護回路を有する半導体装置の保護回路の形成方法を示す図（その２）である。
【図１２】本発明による静電保護回路を有する半導体装置の等価回路を示す図（その２）である。
【図１３】本発明による静電保護回路を有する半導体装置の等価回路を示す図（その３）である。
【図１４】本発明による静電保護回路を有する半導体装置の等価回路を示す図（その４）である。
【符号の説明】
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１００  半導体装置
１１，１０１  半導体基板
１２，１０２  内部回路
１３，１０３  電源電圧端子
１４．１０４  接地端子
１５，１０５  信号端子
１７，１８，１０６，１０７，１０８  保護素子
１０９  電位配線
１９，２０，２０ａ，２０ｂ，２１，２２、２２ａ，２２ｂ，２３，２４ａ，２４ｂ，２７，２８ａ，２８ｂ，３０，３１，３２，３３，３４，３５，３６，３７，３８  配線層
Ｒ１，ｒ１，ｒ２，ｒ３  抵抗
Ａ，Ｂ，Ｃ，Ｔａ，Ｔｂ，Ｔｃ  保護回路
【図１】
2004266044.tif 000003
【図２】
2004266044.tif 000004
【図３】
2004266044.tif 000005
【図４】
2004266044.tif 000006
【図５】
2004266044.tif 000007
【図６】
2004266044.tif 000008
【図７】
2004266044.tif 000009
【図８】
2004266044.tif 000010
【図９】
2004266044.tif 000011
【図１０】
2004266044.tif 000012
【図１１】
2004266044.tif 000013
【図１２】
2004266044.tif 000014
【図１３】
2004266044.tif 000015
【図１４】
2004266044.tif 000016