(57)【要約】【課題】本発明はジッタ発生装置に関し、ＬＡＮ製品における入力ジッタ耐力評価において、多くのＬＡＮ製品との相互接続を実施することなく定量的なジッタ耐力の値を測定することができるジッタ発生装置を提供することを目的としている。【解決手段】変動パターン指示信号により出力制御電圧を変動させる制御電圧変動回路１と、該制御電圧変動回路１の出力を入力電圧として受けて、入力電圧に応じた周波数のクロックを発生する電圧制御発振器２と、一方の入力に該電圧制御発振器２の発振周波数変動出力を、他方の入力にデータクロックを入力し、出力データクロックにジッタを重畳させる物理層素子３と、により構成される。【選択図】      図１
2004200765.tif 000002
【特許請求の範囲】
【請求項１】
変動パターン指示信号により出力制御電圧を変動させる制御電圧変動回路と、
該制御電圧変動回路の出力を入力電圧として受けて、入力電圧に応じた周波数のクロックを発生する電圧制御発振器と、
一方の入力に該電圧制御発振器の発振周波数変動出力を、他方の入力にデータクロックを入力し、出力データクロックにジッタを重畳させる物理層素子と、
により構成され、該物理層素子の出力をその出力とするジッタ発生装置。
【請求項２】
前記電圧制御発振器の周期及び幅を周期的に変動させることを特徴とする請求項１記載のジッタ発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はジッタ発生装置に関し、更に詳しくはＬＡＮを構成する機器のジッタ耐力を検査するのに用いられるジッタ発生装置に関する。
【０００２】
【従来の技術】
ＬＡＮ製品を評価する場合、異機種製品間を相互接続して接続評価テストを行なう。この場合、できるだけ多くのＬＡＮ製品との相互接続を実施することでＬＡＮ入力のジッタ耐力の評価が行われている。
【０００３】
図５はジッタの説明図である。（ａ）が入力データ、（ｂ）がラッチパルスである。図（ａ）に示すデータ波形の立ち上がり時点及び立ち下がり時点で波形がゆらぐことがある。このような波形のゆらぎをジッタという。図のＡ〜Ｄがジッタである。このようなジッタの発生は、データを取り込む場合に誤動作を生じる。例えば、（ｂ）に示すラッチパルスで入力データを取り込む場合、ジッタが発生すると、“１”を取り込んだり、“０”を取り込んだりして誤動作する。従って、ＬＡＮ製品としてもジッタに対して耐力があることが必要となる。
【０００４】
従来、ジッタの影響をなくすための技術は存在した。例えば、特開平０６−０９７９４６号公報には、リング型ＬＡＮにおいて、ジッタを吸収するための技術が開示されている。また、特開２０００−１３４２６９号公報には、ＬＡＮシステムにおけるジッタに対する余裕度を大きくする技術が開示されている。しかしながら、ジッタそのものを発生する装置というものは存在しなかった。従って、先行技術文献といわれるものは存在しない。
【０００５】
【発明が解決しようとする課題】
ＬＡＮ製品におけるジッタは、製品に使用されている発振器、物理層素子（ＰＨＹ）により固定的な量となっている。従って、新製品の入力ジッタ耐力を測定するにあたり、現存するできるだけ多くのＬＡＮ製品との接続テストを実施する必要がある。また、これを実施したとしても定量的なジッタ量の耐力測定は不可能である。
【０００６】
本発明はこのような課題に鑑みてなされたものであって、ＬＡＮ製品における入力ジッタ耐力評価において、多くのＬＡＮ製品との相互接続を実施することなく定量的なジッタ耐力の値を測定することができるジッタ発生装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
（１）請求項１記載の発明は、以下の通りである。図１は本発明の原理ブロック図である。図において、１は変動パターン指示信号により出力制御電圧を変動させる制御電圧変動回路、２は該制御電圧変動回路１の出力を入力電圧として受けて、入力電圧に応じた周波数のクロックを発生する電圧制御発振器（ＶＣＯ）、３は一方の入力に該電圧制御発振器２の発振周波数変動出力を、他方の入力にデータクロックを入力し、出力クロックデータにジッタを重畳させる物理層素子（ＰＨＹ）である。そして、該物理層素子３の出力が本発明装置の出力である。４は物理層素子３の出力を試験データとして受ける被試験機器である。該被試験機器４としては、ＬＡＮで使用されるあるゆる種類の機器が被試験対象となる。
【０００８】
このように構成すれば、変動パターン指示により制御電圧変動回路１により所定の制御電圧を発生し、この発生出力を電圧制御発振器２に与えることにより、任意の周期及び振幅の周期的に変動するクロックを発生させることができる。このクロックを物理層素子３に入力してやることにより、該物理層素子３の出力であるＬＡＮ信号にジッタを発生させることができる。これにより、所定ＬＡＮ出力を得ることができ、定量的なジッタ耐力の値を測定することができる。
（２）請求項２記載の発明は、前記電圧制御発振器の周期及び幅を周期的に変動させることを特徴とする。
【０００９】
このように構成すれば、被測定機器の種類に応じたジッタ波形を作成することができ、被測定機器のジッタ耐力を測定することが可能となる。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を詳細に説明する。
【００１１】
ここでは、図１の構成について更に詳しく説明する。制御電圧変動回路１に変動パターン指示信号を入力する。この変動パターン指示信号は、例えば三角波を所定の周期、所定の振幅で発生させるようにする信号である。この変動パターン指示信号を受けると、制御電圧変動回路１は、変動パターン指示信号に応じた制御電圧を発生する。
【００１２】
図２は制御電圧波形の一例を示す図である。横軸は時間ｔ、縦軸は振幅である。図に示す波形は三角波を示している。即ち、時間と共に漸次振幅が増加し、あるレベルまでくると、今度は漸次振幅を減少させる。そして、振幅があるレベルまで低下すると、今度は漸次振幅を増加させる。
【００１３】
図２に示すような制御電圧が電圧制御発振器２に入力される。電圧制御発振器２は、この制御電圧を入力すると、入力電圧に応じた周波数のクロック（ＣＬＫ）を発生する。
【００１４】
図３は電圧制御発振器の特性を示す図である。横軸は制御電圧、縦軸は周波数である。図に示す特性では、出力周波数が制御電圧の変化によりリニアに変化する場合を示している。なお、制御電圧と出力周波数の関係は必ずしもリニアである必要はなく、非線形の関係であってもよい。例えば、対数特性を持っていてもよい。
【００１５】
図に示す特性では、中心周波数が２５ＭＨｚの場合を示している。制御電圧を変化させることで、周波数は±２０００ｐｐｍまで変化する。この変化は、最大１００ｎｓの周期の変化に相当している。本発明によれば、制御電圧変動回路１により電圧制御発振器２の周期及び幅を周期的に変動させることができる。従って、被測定機器４の種類に応じたジッタ波形を作成することができ、被測定機器４のジッタ耐力を測定することができる。この電圧制御発振器２の出力クロックは、物理層素子３の第１の入力端子に入力される。
【００１６】
該物理層素子３の第２の入力端子には、データに相当するクロック（クロックデータ）が入力される。物理層素子３は、クロックデータと電圧制御発振器２の出力クロックを受けて、クロックデータの立上がりと立ち下がりに図５に示すようなジッタを重畳させることができるようになっている。この結果、物理層素子３の出力クロックは、図５に示すようなその立ち上がりと立ち下がりにゆらぎを持ったクロックとなる。このクロックの振幅は、入力データクロックの振幅で決まり、ゆらぎの程度は電圧制御発振器２の出力で決まる。
【００１７】
このように、本発明によれば、変動パターン指示により制御電圧変動回路１により所定の制御電圧を発生し、この発生出力を電圧制御発振器２に与えることにより、任意の周期及び振幅の周期的に変動するクロックを発生させることができる。このクロックを物理層素子３に入力してやることにより、該物理層素子３の出力であるＬＡＮ信号にジッタを発生させることができる。これにより、所定の定量的なジッタ耐力の値を測定することができるジッタ発生装置を提供することができる。
【００１８】
図４は試験時の接続例を示す図である。図において、１０は変動パターンの指示を行なう第１のパーソナルコンピュータ（ＰＣ１）、２０は該ＰＣ１の変動パターン指示を受ける本発明のジッタ発生装置である。ＰＣ１の出力は、ジッタ発生装置２０のＮＯＤＥ端子に接続されている。
【００１９】
３０はジッタ発生装置２０のＨＵＢ１端子から出力されるジッタ重畳クロックデータをそのデータ入力端子に受ける被試験機器である。ここでは、被試験機器３０としてハブ（ＨＵＢ）が用いられている場合を示すが、前述したように被試験機器としては、ＬＡＮを構成する各種の機器が用いられる。
【００２０】
４０はＨＵＢ３０の出力端子に接続された第２のパーソナルコンピュータ（ＰＣ２）である。ＰＣ２はＨＵＢ３０の出力を受けて、この出力データの正常性を試験する。このように構成されたシステムの動作を説明すれば、以下の通りである。
【００２１】
先ず、ＰＣ１から変動パターン指示信号がジッタ発生装置２０に与えられる。該ジッタ発生装置２０は、ＰＣ１から与えられた変動パターンに基づき所定のジッタが重畳されたデータクロックを発生する。このジッタが重畳されたデータクロックは、ＨＵＢ３０に入力される。該ＨＵＢ３０はジッタの影響を受けたデータクロック（ＬＡＮデータ）を発生する。
【００２２】
このＨＵＢ３０の出力データクロックはＰＣ２に入力される。そして、ＰＣ２は入力されたデータを再現する。データが正しく再現された場合には、更にジッタ発生装置２０からよりジッタの多いデータクロックを発生して、ＨＵＢ３０に与える。該ＨＵＢ３０の出力は、データクロックとしてＰＣ２に与えられる。ＰＣ２はデータの再現を行なう。ここで、データの再現方法としては、ＬＡＮ出力の周期と同一の周期のラッチパルスにより、データをラッチすることにより行なう（図５参照）。或いは、その他の公知のデータ認識法を用いることができる。
【００２３】
このようにして、ＰＣ２でデータの正しい再現が可能なジッタの量をジッタ耐力として記録しておく。ここで、ジッタ耐力としてはジッタ発生装置２０の出力周波数（周期）と振幅で表わすことができる。このように、本発明によれば、ジッタ耐力を客観的に得ることができる。必要ならば、ＨＵＢの代わりに他のＬＡＮ機器を接続してジッタ試験を行なうことができる。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、以下の効果が得られる。
（１）請求項１記載の発明によれば、変動パターン指示により制御電圧変動回路により所定の制御電圧を発生し、この発生出力を電圧制御発振器に与えることにより、任意の周期及び振幅の周期的に変動するクロックを発生させることができる。このクロックを物理層素子に入力してやることにより、該物理層素子の出力であるＬＡＮ信号にジッタを発生させることができる。これにより、所定ＬＡＮ出力を得ることができ、定量的なジッタ耐力の値を測定することができる。
（２）請求項２記載の発明によれば、被測定機器の種類に応じたジッタ波形を作成することができ、被測定機器のジッタ耐力を測定することが可能となる。
【００２５】
このように、本発明によれば、ＬＡＮ製品における入力ジッタ耐力評価において、多くのＬＡＮ製品との相互接続を実施することなく定量的なジッタ耐力の値を測定することができるジッタ発生装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の原理ブロック図である。
【図２】制御電圧波形の一例を示す図である。
【図３】電圧制御発振器の特性を示す図である。
【図４】試験時の接続例を示す図である。
【図５】ジッタの説明図である。
【符号の説明】
１  制御電圧変動回路
２  電圧制御発振器
３  物理層素子
４  被試験機器
【図１】
2004200765.tif 000003
【図２】
2004200765.tif 000004
【図３】
2004200765.tif 000005
【図４】
2004200765.tif 000006
【図５】
2004200765.tif 000007