(57)【要約】【課題】電子回路、特に高周波を扱うような電子回路では回路の機能ブロック間での干渉を防ぐことが必須とされ、効果的なシールド方法が必要とされている。【解決手段】従来から行われている回路の機能ブロックをＧＮＤパターンで囲むことによる、干渉防止策に加え、電子回路基板内部の絶縁層で隣接する機能ブロックとの間にスリットを設け、この側壁をメッキする。もしくはエアーギャップを形成する。電子回路基板内部の絶縁層を回路の機能ブロックに分割し、側壁をメッキ処理することにより絶縁体から伝わる回路ブロック間の干渉を遮断する効果が生まれ、エアーギャップとした場合にはこの部分が誘電率の低い帯域となり、干渉を抑制する効果が得られる。また、回路の機能ブロック間にキリ穴や側面にメッキを施したスルーホールもしくは金属により埋められたスルーホールの列を形成することで同様の効果を得ることも出来る。【選択図】  図１
2004200477.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層を各機能ブロックに対応した形状の部分絶縁層に分割すると共に、上記部分絶縁層の相互に隣接する箇所において上記部分絶縁層の側面に電気伝導体層を被着したことを特徴とする電子回路基板。
【請求項２】
複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層を各機能ブロックに対応した形状の部分絶縁層に分割すると共に、上記部分絶縁層の相互に隣接する箇所において上記部分絶縁層の側壁の間に隙間を設けたことを特徴とする電子回路基板。
【請求項３】
複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層の各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において上記絶縁層に貫通穴の列を設けて誘電率の低い領域を形成したことを特徴とする電子回路基板。
【請求項４】
複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層の各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において側面にメッキの施されたスルーホールもしくは金属で埋めたスルーホールの列を設け、さらにこららスルーホールは無接続の独立したスルーホールとしたことを特徴とする電子回路基板。
【請求項５】
請求項３または請求項４の電子回路基板において、上記各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において設けられる貫通穴またはスルーホールを長穴としたことにより、遮蔽効果を高めた電子回路基板。
【請求項６】
請求項５の電子回路基板において、上記長穴が少なくとも隣接する２つの列に配置され、一方の列の長穴と他方の列の長穴が互い違い設けられる電子回路基板。
【請求項７】
複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、上記機能ブロック間を接続する信号線を挟む配置で電子回路基板本体内部の絶縁層を分割し、その分割箇所において上記絶縁層の側面に電気伝導体層を被着したことを特徴とする電子回路基板。
【請求項８】
複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、上記機能ブロック間を接続する信号線を挟む配置で電子回路基板本体内部の絶縁層を分割し、その分割箇所においてエアーギャップを設けたことを特徴とする電子回路基板。
【請求項９】
複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、上記機能ブロック間を接続する信号線を挟む配置で電子回路基板本体内部の絶縁層を分割し、その分割箇所において貫通穴を並べたことを特徴とする電子回路基板。
【請求項１０】
複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、上記機能ブロック間を接続する信号線を挟む配置で電子回路基板本体内部の絶縁層を分割し、その分割箇所においてメッキの施されたスルーホールもしくは金属により埋められたスルーホールを並べたことを特徴とする電子回路基板。
【請求項１１】
請求項１〜１０のいずれかに記載の電子回路基板とこの電子回路基板に実装された電子部品とからなる電子回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複数の機能ブロックより構成される電子回路を実装するための電子回路基板およびこれを利用した電子回路装置に関する。
【０００２】
【従来の技術】
従来の複数の機能ブロックより構成される電子回路を実装する、従来の電子回路基板（プリント基板）を図１２および図１３に示す。従来、これらの図に示すように、高周波を扱うような電子回路、特に無線機能を実現するような電子回路では、特許文献１に開示されるように、各機能ブロック（回路ブロック）間での電磁誘導及び放射電波の影響を防ぐために各機能ブロックをＧＮＤパターンで囲み、更にシールドケース（シールド板）により各ブロックの回路を覆う必要がある。
【０００３】
しかし、電子回路基板（プリント基板）に形成された電子回路はガラスエポキシ等の材料による比較的誘電率の高い材質上に形成・搭載されるために、この基材を伝って電気的な干渉が生じ、特性面に悪影響を与えてしまう。
【特許文献１】
特開平７−１９３３８６号公報
【０００４】
【発明が解決しようとしている課題】
本発明は、以上の事情を考慮してなされたものであり、機能ブロック間の電気的な干渉を簡易に低減する電子回路基板を提供することを目的としている。
【０００５】
【課題を解決するための手段】
本発明によれば、上述の目的を達成するために、特許請求の範囲に記載のとおりの構成を採用している。ここでは、発明を詳細に説明するのに先だって、特許請求の範囲の記載について補充的に説明を行なっておく。
【０００６】
すなわち、本発明の一側面によれば、上述の目的を達成するために、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層を各機能ブロックに対応した形状の部分絶縁層に分割すると共に、上記部分絶縁層の相互に隣接する箇所において上記部分絶縁層の側面に電気伝導体層を被着するようにしている。
【０００７】
なお、機能ブロックは、それ自体で１つ以上の機能を有し、他の機能ブロックとの間で電磁誘導や電波放射の遮蔽を行うことが好ましい回路単位である。
【０００８】
各機能ブロックに対応する部分絶縁層は完全に分割されていても良いし、部分的に結合されていても良い。
【０００９】
この構成においては分割位置に設けた電気伝導体層により電磁誘導や放射電波により干渉を低減できる。
【００１０】
また、本発明の他の側面によれば、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層を各機能ブロックに対応した形状の部分絶縁層に分割すると共に、上記部分絶縁層の相互に隣接する箇所において上記部分絶縁層の側壁の間に隙間を設けるようにしてる。
【００１１】
この構成においても、誘電率の低い隙間部分により電磁誘導や放射電波により干渉を低減できる。この場合も、各機能ブロックに対応する部分絶縁層は完全に分割されていても良いし、部分的に結合されていても良い。
【００１２】
また、本発明のさらに他の側面によれば、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層の各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において上記絶縁層に貫通穴の列を設けて誘電率の低い領域を形成するようにしている。
【００１３】
この構成においても、誘電率の低い貫通穴により電磁誘導や放射電波により干渉を低減できる。
【００１４】
また、本発明のさらに他の側面によれば、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層の各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において側面にメッキの施されたスルーホールもしくは金属で埋めたスルーホールの列を設け、さらにこららスルーホールは無接続の独立したスルーホールとするようにしている。
この構成においても、スルーホールの電気伝導体部分により電磁誘導や放射電波により干渉を低減できる。
【００１５】
なお、本発明の上述の側面および本発明の他の側面は特許請求の範囲に記載されるとおりであり、以下、実施例を用いて詳細に説明される。
【００１６】
【発明の実施の形態】
以下、本発明の実施例について詳細に説明する。
【００１７】
［第１の実施例］
図１により第１の実施例について説明を行う。図１は、この実施例の電子回路基板を構成要素に分解して示している。最終的には、各構成要素を積層プレスすることにより一体の電子回路基板を構成する。図１において、電子回路基板１０は、上から順に第１層銅箔１１、絶縁体１２、第２層銅箔１３、絶縁体１４、第３層銅箔１５、絶縁体１６、第４層銅箔１５等を含んで構成されている。電子回路基板１０は、複数の回路ブロック（機能ブロック）１０ａ、１０ｂ、１０ｃを構成する。回路ブロック１０ａ、１０ｂ、１０ｃはＧＮＤパターン１０ｄにより個別に囲まれ、適宜、シールドケース（図示しない）により遮蔽される。絶縁体１２、１４、１６は、回路ブロック１０ａ、１０ｂ、１０ｃの形状に対応する領域ａ、ｂ、ｃに分割されている。そして、絶縁体１２、１４、１６の領域ａ、ｂ、ｃの相互に隣接する箇所において側壁にメッキ処理（または金属蒸着）が施される。第２層銅箔１３と第３層銅箔１５の間に絶縁体１４をはさみ、積層プレスする。このとき、絶縁体１４の領域ａ、ｂ、ｃ間同士の隙間を防ぐために接着剤等を使用しても構わない。隙間をそのまま残しても良い。第２層銅箔１３及び第３層同箔１５に対して必要に応じてエッチング処理により、配線パターン形成・絶縁層メッキ部に対する銅箔剥離を行う。
【００１８】
同様に第１層銅箔１１−第２層銅箔１３間と、第３層銅箔１５−第４層銅箔１７間に絶縁体を積層し、全体を積層する。第１層銅箔１１及び第４層銅箔１７にエッチング処理によりパターンを形成する。また、必要に応じて内部絶縁体のメッキ部に対しても絶縁のための銅箔剥離を行う。以上により内部の絶縁体に遮蔽部を設けた電子回路基板１０を形成することが可能となる。
【００１９】
構成する回路が第１層銅箔１１を中心に構成され、他の銅箔層からの干渉が少ないような場合には図２に示すように、絶縁体の分割を第１層銅箔１１と第２層銅箔１３間の絶縁体１２にみを分割するようにしてもよい。
【００２０】
この構成においては、絶縁体を介して影響を与える他の回路ブロックからの電磁誘導や放射電波をメッキ処理部（金属蒸着部）により低減できる。
【００２１】
［第２の実施例］
つぎに第２の実施例の電子回路基板について説明する。第１の実施例と同様に図１を用いて説明を行う。
【００２２】
第２の実施例においては、絶縁体１２、１４、１６の領域ａ、ｂ、ｃの相互の間に隙間を形成する。すなわち、第２層銅箔１３と第３層銅箔１５の間に絶縁体１４をはさみ、積層プレスする。このとき、絶縁体１４の領域ａ、ｂ、ｃ間にエアーギャップが形成されるように一定の隙間を開けて積層を行う。第２層銅箔１３及び第３層銅箔１５に対して必要に応じてエッチング処理により、配線パターン形成・絶縁層メッキ部に対する銅箔剥離を行う。
【００２３】
同様に第１層銅箔１１−第２層銅箔１３間と、第３層銅箔１５−第４層銅箔１７間に絶縁体を積層し、全体を積層する。第１層銅箔１１及び第４層銅箔１７にエッチング処理によりパターンを形成する。また、必要に応じて内部絶縁体のメッキ部に対しても絶縁のための銅箔剥離を行う。以上により内部の絶縁体に遮蔽部を設けた電子回路基板１０を形成することが可能となる。
【００２４】
構成する回路が第１層銅箔１１を中心に構成され、他の銅箔層からの干渉が少ないような場合には図２に示すように、絶縁体の分割を第１層銅箔１１と第２層銅箔１３間の絶縁体１２にみを分割するようにしてもよい。
【００２５】
この構成においては、絶縁体を介して影響を与える他の回路ブロックからの電磁誘導や放射電波を誘電率の低い隙間部分により低減できる。
【００２６】
なお、エアーギャップにポリイミド系樹脂や、セラミック粉末を混合したエポキシ樹脂を充填しても良い。これらは十分に誘電率が低いものであり、しかも重点により構造的な補強が可能となる。
【００２７】
［第３の実施例］
つぎに第３の実施例の電子回路基板について説明する。図３はこの実施例を分解した状態で示している。図３において図１または図２に対応する箇所には対応する符号を付した。図３においては、回路ブロック１０ａ、１０ｃ間を接続する信号線に対して、内部の絶縁体１２に対して配線を挟む位置にスリット１２ａ、１２ｂを設けこの部分をメッキ処理もしくはエアーギャップとしたものである。このスリットに相当する部分は内部の絶縁層を細かく分割したものとしても良い（スリットの根元同旨を結ぶように切断して独立した分割片とする）。なお、図３では絶縁体１２のみを分割しスリット１２ａ、１２ｂを設けるようにしたが、他の絶縁体１４、１６も同様に構成しても良い。
【００２８】
［第４の実施例］
つぎに第４の実施例の電子回路基板について説明する。図４はこの実施例の電子回路基板１０の平面図を示し、図５は側面断面図を示している。
【００２９】
図４および図５において、電子回路基板１０の回路ブロック１０ａ、１０ｂ、１０ｃはＧＮＤパターン１０ｄにより囲まれている。回路ブロック１０ａ−回路ブロック１０ｂ間と、回路ブロック１０ａ−回路ブロック１０ｃと、回路ブロック１０ｂ−回路ブロック１０ｃ間においてもＧＮＤパターン１０ｄが延在されており、この延在部分の両サイドに穴（キリ穴、または側面にめっきを施したスルーホールもしくは金属により埋められたスルーホール）１０ｅを１列もしくは複数列にして並べる。複数列に並べる場合には穴の位置が互い違いになるように配置することが望ましい。配置された穴がキリ穴の場合にはキリ穴の集合体により周囲より誘電率が低くなることにより、電磁誘導による電子回路間で生じる干渉を抑えることが可能となる。一般的に電子回路基板で用いられる比誘電率は４．７程度であるが、このキリ穴の集合体により、空気の１に近くなる。また、穴をメッキの施されたスルーホールもしくは金属の埋められたスルーホールとすることにより、電波の干渉を遮蔽する効果が得られより高い効果が得られる。
【００３０】
なお、図４及び図５においては電子回路基板１０に電子部品が実装された状態が示されている。電子回路基板１０に電子部品を実装して所望の複数の機能ブロックからなる電子回路装置が実現される。
【００３１】
［第５の実施例］
つぎに第５の実施例の回路基板装置について説明する。図６は第５の実施例の電子回路基板を示すものであり、この図において図５と対応する箇所には対応する符号を付した。この実施例においては、シールド板１８を設け、このシールド板１８とＧＮＤパターン１０ｄにより電磁シールド、電波遮蔽を行う。シールド板１８自体は従来のものと同様である（図１３）。
【００３２】
［第６の実施例］
つぎに第６の実施例の回路基板装置について説明する。図７は第６の実施例の電子回路基板を示すものであり、この図において図５または図６と対応する箇所には対応する符号を付した。この実施例においては、回路ブロック間に設けられた穴１０ｅがキリ穴となっている。穴１０ｅがキリ穴の場合、このキリ穴より、電波が漏洩する場合がある。この漏洩する電波を防ぐために部品が搭載する面とは反対側に、キリ穴の周囲の配置でＧＮＤパターン１０ｆを設け、ここにシールド板１９を装着することにより、キリ穴からの電波漏洩を防止することができる。
【００３３】
［第７の実施例］
つぎに第７の実施例の電子回路基板について説明する。図８はこの実施例の電子回路基板１０の平面図を示し、図９は側面断面図を示している。
【００３４】
一般的に高周波を扱う電子回路では各回路ブロック（機能ブロック）間を接続される信号線は、機能ブロック間に設けられたＧＮＤパターンを避けるために、電子回路基板の内層や裏側の層を利用して接続される。この為にはビアホール（ＶＩＡ）と呼ばれるスルーホールを介して内層もしくは裏側の面に信号線を引き出し、再びＶＩＡを介して表面に引き出される。しかし、ＶＩＡを設けることにより信号線上にインダクタンスが生じその値は数ｎＨになる。このインダクタンスが生じることにより、特にＧＨｚを超えるような信号では信号のレベルが減衰してしまう。この実施例では機能ブロック間をまたぐ信号線を表面で接続したものである。
【００３５】
図８および図９において、回路ブロック１０ａ、１０ｃの間を信号線２０により表面で接続する。信号線を通すために分断されたＧＮＤパターンの間にこれまでの実施例と同様に穴１０ｅ（キリ穴もしくはスルーホール）を設けることにより、回路ブロック間の干渉を抑えると共に、ＧＮＤとの結合も抑えることが可能となる。
【００３６】
［第８の実施例］
つぎに第８の実施例の回路基板装置について説明する。図１０は第８の実施例の電子回路基板を示すものであり、この図において図４と対応する箇所には対応する符号を付した。図１０において、３つの回路ブロック１０ａ、１０ｂ、１０ｃがＧＮＤパターン１０ｄにより囲まれている。各回路ブロック１０ａ、１０ｂ、１０ｃの境界となるＧＮＤパターン１０ｄは、その中に、パターンの無い領域を有し、この中にキリ穴もしくはスルーホールを並べて配置して電磁誘導や電波放射の影響を軽減するようにしている。
【００３７】
［第９の実施例］
つぎに第９の実施例の回路基板装置について説明する。図１１は第９の実施例の電子回路基板を示すものであり、この図において図４と対応する箇所には対応する符号を付した。図１０においては、穴１０ｅの形状を長穴とし、回路ブロック１０ｂにおいては長穴間を塞ぐように長穴間の外側に更に長穴もしくは丸穴を配置したものである。回路ブロック１０ａと回路ブロック１０ｃの間ではそれぞれに配置した長穴が交互になるように配置することにより効果を高めている。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、回路ブロック（機能ブロック）間絶縁体の分割やキリ穴等により回路ブロック間の干渉を低減できる。とくに、無線回路等のアナログ処理を必要とする電子回路では特性の良い電子回路を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例（第２の実施例）を分解した状態で示す図である。
【図２】上述第１の実施例（第２の実施例）の変形例を説明する図である。
【図３】本発明の第３の実施例を分解した状態で示す図である。
【図４】本発明の第４の実施例の平面図である。
【図５】本発明の第４の実施例の側面断面図である。
【図６】本発明の第５の実施例の側面断面図である。
【図７】本発明の第６の実施例の側面断面図である。
【図８】本発明の第７の実施例の平面図である。
【図９】本発明の第７の実施例の部分側面断面図である。
【図１０】本発明の第８の実施例の平面図である。
【図１１】本発明の第９の実施例の平面図である。
【図１２】従来の電子回路基板の平面図である。
【図１３】従来の電子回路基板の側面断面図である。
【符号の説明】
１０      電子回路基板
１０ａ、１０ｂ、１０ｃ      回路ブロック
１０ｄ、１０ｆ      ＧＮＤパターン
１０ｅ      穴
１１、１３、１５、１７      銅箔
１２ａ      スリット
１２、１４、１６      絶縁体
１８、１９      シールド板
２０      信号線
【図１】
2004200477.tif 000003
【図２】
2004200477.tif 000004
【図３】
2004200477.tif 000005
【図４】
2004200477.tif 000006
【図５】
2004200477.tif 000007
【図６】
2004200477.tif 000008
【図７】
2004200477.tif 000009
【図８】
2004200477.tif 000010
【図９】
2004200477.tif 000011
【図１０】
2004200477.tif 000012
【図１１】
2004200477.tif 000013
【図１２】
2004200477.tif 000014
【図１３】
2004200477.tif 000015