(57)【要約】【課題】Ｄ級増幅機能を有する電力増幅装置で、出力歪みを抑制し得る、デッドタイム補償回路をそなえた装置を提供する。【解決手段】直流電源１に接続されたスイッチ回路１０と、スイッチ回路１０がそれぞれハイサイドスイッチ１１とローサイドスイッチ１２との直列で構成されて、ハイサイドスイッチ１１とローサイドスイッチ１２との直列中点に負荷４０と、スイッチ回路１０を駆動する制御回路５０とを有し、電流方向検出回路９０を有する制御回路５０により、スイッチ回路１０内のハイサイドスイッチ１１およびローサイドスイッチ１２のオン、オフ状態を制御する駆動信号が、デッドタイムＴｄを確保しながら、デッドタイムによる出力歪みの抑制をも達成できる。【選択図】図１
2004289813.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続されたハイサイドスイッチとローサイドスイッチとの直列回路から成るスイッチ回路と、前記ハイサイドスイッチと前記ローサイドスイッチとの中間に接続された負荷部と、入力信号に対応させて所定のオンオフ期間比で前記スイッチ回路を駆動する制御回路とを有し、
前記制御回路は、前記入力信号をパルス幅変調またはパルス密度変調するパルス変調回路と、前記負荷部の電流方向を検知する電流方向検出回路と、前記パルス変調回路の出力信号と前記電流方向検出回路の出力信号とを入力して、前記ハイサイドスイッチと前記ローサイドスイッチを交互にオンオフする駆動信号を生じる駆動回路とを有し、
前記駆動信号は、前記スイッチ回路のオンオフ状態が前記パルス変調回路の出力信号と同期し、前記オンオフ状態の切り換りタイミングにおいて、前記電流方向検出回路の出力信号によって前記ハイサイドスイッチまたは前記ローサイドスイッチがオフ状態になる際に所定の遅延時間が設定され、その後前記ローサイドスイッチまたは前記ハイサイドスイッチがオン状態になるまでに所定の遅延時間が設定されている、
ことを特徴とする電力増幅装置。
【請求項２】
前記駆動回路は、前記制御回路内のパルス変調回路の出力信号を所定の時間差で順次遅延させる第１、第２の遅延回路と、前記パルス変調回路の出力信号と前記第１、第２の遅延回路の各出力信号と前記電流方向検出回路の出力信号とを選択入力して、前記スイッチ回路内のハイサイドスイッチおよびローサイドスイッチのそれぞれのオンオフ状態を所定の時間差で制御する論理回路と、を含む請求項１に記載の電力増幅装置。
【請求項３】
前記駆動回路は、前記制御回路内のパルス変調回路の出力信号を所定の時間差で遅延させる遅延回路と、前記パルス変調回路の出力信号と前記遅延回路の出力信号と前記電流方向検出回路の出力信号とを選択入力して、前記スイッチ回路を駆動する駆動信号を生成する論理回路と、前記論理回路の信号を入力されて、前記スイッチ回路内のハイサイドスイッチおよびローサイドスイッチのそれぞれのオンオフ状態を所定の時間差で制御するデッドタイム設定回路と、を含む請求項１に記載の電力増幅装置。
【請求項４】
前記電流方向検出回路の出力信号に対して、前記駆動回路中の所定信号によって、所定期間だけ、その直前の状態を維持するラッチ機能回路をえた請求項１に記載の電力増幅装置。
【請求項５】
前記ラッチ機能回路によって前記電流方向検出回路の信号の状態を維持する期間は、デッドタイムＴｄとして設定される所定の時間差以上である請求項４に記載の電力増幅装置。
【請求項６】
電源に接続された、ハイサイドスイッチとローサイドスイッチとの直列回路から成るスイッチ回路による並列一対の第１、第２のスイッチ回路と、前記第１のスイッチ回路のハイサイドスイッチとローサイドスイッチとの直列中点と前記第２のスイッチ回路のハイサイドスイッチとローサイドスイッチとの直列中点との間に接続された負荷部と、入力信号に対応させて所定のオンオフ期間比で前記第１、第２のスイッチ回路を駆動する制御回路とを有し、
前記制御回路は、前記入力信号をパルス幅変調またはパルス密度変調するパルス変調回路と、前記負荷部への電流方向を検知する電流方向検出回路と、前記パルス変調回路の出力信号と前記電流方向検出回路の出力信号とを入力して、前記第１のスイッチ回路のハイサイドスイッチとローサイドスイッチを交互にオンオフする第１の駆動信号を生じる第１の駆動回路と、前記第１の駆動信号のオンオフ比の逆数のオンオフ比でもって、前記第２のスイッチ回路のハイサイドスイッチとローサイドスイッチを交互にオンオフする第２の駆動信号を生じる第２の駆動回路とを有し、前記第１、第２の駆動信号は、前記第１、第２のスイッチ回路のオンオフ状態が前記パルス変調回路の出力信号と同期し、前記オンオフ状態の切り換り期において、前記電流方向検出回路の出力信号によって前記第１、第２のスイッチ回路のハイサイドスイッチまたは前記第１、第２のローサイドスイッチがオフ状態になる際に所定の遅延時間が設定され、その後前記第１、第２のスイッチ回路のローサイドスイッチまたは前記第１、第２のハイサイドスイッチがオン状態になるまでに所定の遅延時間が設定されている、
ことを特徴とする電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハイサイドスイッチとローサイドスイッチとでなるスイッチ回路を有し、そのスイッチ回路の中間接続点に負荷部ないしは出力媒体を結合して、音響信号等の入力信号を電力増幅する方式の電力増幅装置に関する。
【背景技術】
【０００２】
上述した方式の電力増幅装置は、いわゆるＤ級増幅機能を備えたもので、この種の従来の技術としては、図９の回路図に示されるような構成のものが知られている。図９に示される従来装置の構成は、ブリッジ・タイド・ロード（Ｂｒｉｄイッチ回路の各中間接続点間に負荷部を接続したブリッジ構成のものである。以下にその動作を説明する。
【０００３】
直流電源１および信号源２は外付けであり、直流電源１から電圧値Ｖｃを供給される、第１のスイッチ回路１０は、それぞれ、ＮチャンネルＭＯＳＦＥＴである、第１のハイサイドスイッチ１１および第１のローサイドスイッチ１２で構成され、同様に、第２のスイッチ回路２０は、それぞれ、ＮチャンネルＭＯＳＦＥＴである、第２のハイサイドスイッチ２１および第２のローサイドスイッチ２２で構成されている。第１のスイッチ回路１０の出力端子、即ち、第１のハイサイドスイッチ１１と第１のローサイドスイッチ１２との接続点を端子Ｘとし、第２のスイッチ回路２０の出力端子、即ち、第２のハイサイドスイッチ２１と第２のローサイドスイッチ２２との接続点を端子Ｙとして、端子Ｘと端子Ｙとの間に、インダクタ３０と負荷４０との直列体の負荷部が接続される。
【０００４】
信号源２からは交流信号Ｖｉが入力される。制御回路５９は、第１のスイッチ回路１０および第２のスイッチ回路２０の両スイッチ回路を制御するもので、三角波電圧発生回路６０と、パルス幅変調（ＰＷＭ）回路７０と、第１の駆動回路８８および第２の駆動回路８９とで構成される。ＰＷＭ回路７０は、外部入力の交流信号Ｖｉと三角波電圧発生回路６０で発生する三角波電圧Ｖｔとが入力されて、出力信号Ｍ１を生じる比較器７１と、その出力信号Ｍ１の反転信号Ｍ２を出力する反転器７２とで構成される。
【０００５】
第１の駆動回路８８は、出力信号Ｍ１を入力して第１のハイサイドスイッチ１１を駆動する増幅器８８１と、出力信号Ｍ１を入力して第１のローサイドスイッチ１２を駆動する反転増幅器８８２とで構成され、第２の駆動回路８９は、反転信号Ｍ２を入力して第２のハイサイドスイッチ２１を駆動する増幅器８９１と、反転信号Ｍ２を入力して第２のローサイドスイッチ２２を駆動する反転増幅器８９２とで構成される。
【０００６】
図１０は、以上に述べた従来の電力増幅装置におけるタイミング波形図であり、この図に示されるように、三角波電圧Ｖｔは、最大電圧値Ｅｔを振幅として、±Ｅｔ間を周期Ｔで増減する。この三角波電圧Ｖｔと入力の交流信号Ｖｉとが、ＰＷＭ回路７０内で比較器７１によって比較され、同比較器７１から出力信号Ｍ１及び反転増幅器７２からその反転信号Ｍ２が、それぞれ出力される。出力信号Ｍ１は、三角波電圧Ｖｔが入力の交流信号Ｖｉより小さい、Ｖｔ＜Ｖｉ、のときにハイ（Ｈ）レベルとなる。出力信号Ｍ１の周期ＴにおけるＨレベルの期間の割合（デューティ比と呼ぶ）δは、数式で表すと、（数１）のようになる。
【０００７】
【数１】
2004289813.tif 000003
【０００８】
第１のハイサイドスイッチ１１は出力信号Ｍ１に従ってオンあるいはオフの状態に制御され、他方、第１のローサイドスイッチ１２は出力信号Ｍ１の反転信号Ｍ２に従ってオフあるいはオンの状態に制御される。即ち、第１のスイッチ回路１０中で、第１のハイサイドスイッチ１１と第１のローサイドスイッチ１２とは、交互にオンオフの状態になる。一方、第２のハイサイドスイッチ２１は、反転信号Ｍ２に従って、第１のローサイドスイッチ１２がオンあるいはオフのとき、オンあるいはオフの状態に制御され、第２のローサイドスイッチ２２は、反転信号Ｍ２をさらに反転した信号に従って、第２のハイサイドスイッチ２１がオンあるいはオフのとき、オフあるいはオンの状態に制御される。
【０００９】
第１のハイサイドスイッチ１１と第２のローサイドスイッチ２２とは同相で、第２のハイサイドスイッチ２１と第１のローサイドスイッチ１２とは逆相で、それぞれが交互にオン、オフする動作に従って、第１のスイッチ回路１０と第２のスイッチ回路２０との一対のスイッチ回路は、交差的に導通制御され、これによって、前記負荷部が交流駆動される。
【００１０】
従って、信号Ｍ１がＨレベルの期間には、端子Ｘが直流電源１の一端の電圧値Ｖｃであり、端子Ｙが直流電源１の他端の電圧値０、すなわちゼロ電位となり、信号Ｍ１がロー（Ｌ）レベルの期間には、端子Ｘがゼロ電位で、端子Ｙが直流電源１の電圧値Ｖｃとなる。
【００１１】
以上のようなスイッチング動作が三角波電圧Ｖｔの周期Ｔで繰返される。この周期Ｔにおいては、交流信号Ｖｉの変動は無視できるほどに小さいものとする。
【００１２】
端子Ｘの平均電位Ｖｘ及び端子Ｙの平均電位Ｖｙは、信号Ｍ１のデューティ比δを用いて数式で表すと、（数２）のようになる。
【００１３】
【数２】
2004289813.tif 000004
【００１４】
負荷４０の両端には、インダクタ３０によって、平均電位Ｖｘと平均電位Ｖｙとの差電圧が発生する。負荷４０の両端電圧、すなわち出力交流信号Ｖｏは、結果的に、数式により（数３）のように表され、さらに、（数２）および（数１）の関係を考慮すると、（数４）のように表すことができる。即ち、出力交流信号Ｖｏは、入力交流電圧Ｖｉを（Ｖｃ／Ｅｔ）倍に増幅した電圧になる。
【００１５】
【数３】
2004289813.tif 000005
【００１６】
【数４】
2004289813.tif 000006
【００１７】
以上の説明では、例えば、第１のスイッチ回路１０では、第１のハイサイドスイッチ１１がターンオフすると同時に第１のローサイドスイッチ１２がターンオンし、第１のハイサイドスイッチ１１がターンオンすると同時に第１のローサイドスイッチ１２がターンオフするといった、理想的なスイッチング動作を想定している。これは第２のスイッチ回路２０においても同様である。
【００１８】
しかし、実際には、スイッチング動作の遅れに起因して、第１あるいは第２のスイッチ回路中のハイサイドスイッチとローサイドスイッチとの両スイッチが同時にオン状態となって、第１あるいは第２のスイッチ回路に貫通電流を生じるという不都合があり、この不都合を避けるために、一つのスイッチ回路中のハイ、ロー両スイッチが、スイッチング時に共にオフとなる期間（以下、この期間をデッドタイムＴｄと呼称する）を設けている。
【００１９】
このデッドタイムＴｄでは、ハイサイドスイッチとローサイドスイッチとがともにオフ状態であるので、上記（数２）の関係式が厳密には成り立たないため、（数４）の関係式も成り立たず、このため、出力交流信号Ｖｏに歪みが生じる。
【００２０】
この出力歪は出力電流の方向に関係することから、出力電流の方向を検出し、スイッチ回路の駆動パルス信号をずらせて、デッドタイムＴｄの影響を無くす技術が提示されている（例えば、特許文献１参照）。
【００２１】
図１１および図１２は、特許文献１に開示されたＰＷＭトランジスタインバータの制御回路構成ブロック図およびその各部のタイミング波形図である。なお、図中の符号は、説明の都合上、原図のものとは一部変更している。
【００２２】
さて、図１１に示す回路の動作で、デッドタイムＴｄの影響を補償するには、まず、出力電流Ｉｏの方向が、図中の矢印方向であるとき、トランジスタＴｒ１がターンオフした後のデッドタイムＴｄ、およびトランジスタＴｒ２がターンオフした後のデッドタイムＴｄにおいて、ダイオードＤ２が導通して、トランジスタＴｒ１のオン期間が信号Ｍ１のオン期間と等しくなればよい。一方、出力電流Ｉｏの方向が、図中の矢印方向とは逆方向のときに、トランジスタＴｒ１がターンオフした後のデッドタイムＴｄ、およびトランジスタＴｒ２がターンオフした後のデッドタイムＴｄにおいて、ダイオードＤ１が導通して、トランジスタＴｒ２のオフ期間が信号Ｍ１のオン期間と等しくなればよい。
【００２３】
図１１に示された回路構成で上述の動作を達成することについて、図１２のタイミング波形図を参照して説明する。出力電流Ｉｏの方向が図中の矢印方向にある正期間Ｔｐでは、補償回路１２１の出力が駆動パルス信号Ｖａになるように、また、出力電流Ｉｏの方向が図中の矢印とは逆方向にある負期間Ｔｎでは、補償回路１２２の出力が駆動パルス信号Ｖａになるように、それぞれ、切換スイッチ１３ａ、１３ｂの切換制御が行われる。すなわち、出力電流Ｉｏの正期間Ｔｐでは、スイッチ１３ａがオン（スイッチ１３ｂがオフ）で、信号Ｍ１に対して、トランジスタＴｒ１の立ち上がりおよび立下がりは共にデッドタイムＴｄだけ遅れるが、信号Ｍ１の補償回路１２１および駆動回路１１１を経た信号Ｖａ１とトランジスタＴｒ１のオン期間とは等しく、トランジスタＴｒ２の動作との間にデッドタイムＴｄは確保される。出力電流Ｉｏの負期間Ｔｎでは、スイッチ１３ｂがオン（スイッチ１３ａがオフ）で、信号Ｍ１に対して、トランジスタＴｒ２の立上がり、立下がりは共にデッドタイムＴｄだけ遅れるが、信号Ｍ１の補償回路１２２および駆動回路１１２を経た信号Ｖａ２のオン期間とトランジスタＴｒ２のオフ期間とは等しく、トランジスタＴｒ１の動作との間にデッドタイムＴｄは確保される。
【００２４】
以上のような図１１に示された従来装置の場合、スイッチ回路の１スイッチング周期内に出力電流Ｉｏの方向が変わる、すなわち正負期間Ｔｐ、Ｔｎの変化があるような、いわゆる出力電流のゼロクロス領域では、不要なデッドタイム補償の動作が起こるという問題がある。
【００２５】
そこで、デッドタイム補償に関する従来の技術として、さらに、上述のような不要なデッドタイム補償を回避するものもある（例えば、特許文献２及び特許文献３を参照）。
【００２６】
例えば、特許文献２では、出力電流のゼロクロス領域にデッドタイム補償回路をバイパスする技術が開示され、また、特許文献３では、デッドタイム無補償領域を設け、検出された出力電流平均値が無補償領域外の時のみデッドタイム補償を行うという技術が開示されている。
【特許文献１】特開昭６０−１１８０８２号公報
【特許文献２】実開平５−７０１９５号公報
【特許文献３】特開平１０−１０８４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
図１１に示した制御回路の構成による従来の電力増幅装置では、出力電流の方向を検出して、デッドタイムＴｄを駆動パルス信号に加減する際に、出力電流のゼロクロス領域では不要なデッドタイム補償の動作が起こり、このため、出力電流のゼロクロス領域において出力歪が発生する。そして、これを解決する手段として、出力電流のゼロクロス領域にデッドタイム補償回路をバイパスするか、あるいは、デッドタイム無補償領域を設けて検出された出力電流平均値が無補償領域外の時のみデッドタイム補償を行う等の付加手段が必要である。
【００２８】
しかしながら、デッドタイム無補償領域を予め設定することは、負荷やインダクタなどの特性のばらつきにも対応しなければならないので、甚だ困難である。また、この種の電力増幅装置では、同規格の回路部品を使った装置の場合であっても、その制御方法によって出力電流のゼロクロス領域が異なるため、デッドタイム無補償領域の設定が容易でない。
【００２９】
本発明の目的は、簡易な構成により、負荷やインダクタなどの特性のばらつきによらず、また異なる制御方式による電力増幅装置であっても、デッドタイムによる出力歪を抑制し得る、デッドタイム補償機能を有する電力増幅装置を提供することにある。
【課題を解決するための手段】
【００３０】
本発明の電力増幅装置は、電源に接続されたハイサイドスイッチとローサイドスイッチとの直列回路から成るスイッチ回路と、前記ハイサイドスイッチと前記ローサイドスイッチとの中間に接続された負荷部と、入力信号に対応させて所定のオンオフ期間比で前記スイッチ回路を駆動する制御回路とを有し、
前記制御回路は、前記入力信号をパルス幅変調またはパルス密度変調するパルス変調回路と、前記負荷部の電流方向を検知する電流方向検出回路と、前記パルス変調回路の出力信号と前記電流方向検出回路の出力信号とを入力して、前記ハイサイドスイッチと前記ローサイドスイッチを交互にオンオフする駆動信号を生じる駆動回路とを有し、
前記駆動信号は、前記スイッチ回路のオンオフ状態が前記パルス変調回路の出力信号と同期し、前記オンオフ状態の切り換りタイミングにおいて、前記電流方向検出回路の出力信号によって前記ハイサイドスイッチまたは前記ローサイドスイッチがオフ状態になる際に所定の遅延時間が設定され、その後前記ローサイドスイッチまたは前記ハイサイドスイッチがオン状態になるまでに所定の遅延時間が設定されている。
【００３１】
これにより、スイッチ回路のスイッチング動作において、ハイサイドスイッチとローサイドスイッチがともにオフ状態となるデッドタイムを確保しながら、そのデッドタイムを設定することに起因する出力歪を抑制することができる。
【００３２】
また、本発明の電力増幅装置は、前記駆動回路中に、前記制御回路内のパルス変調回路の出力信号を所定の時間差で順次遅延させる第１、第２の遅延回路と、前記パルス変調回路の出力信号と前記第１、第２の遅延回路の出力信号と前記電流方向検出回路の出力信号を選択入力して、前記スイッチ回路内のハイサイドスイッチおよびローサイドスイッチのそれぞれのオン、オフ状態が所定の時間差で制御されるように駆動信号を出力する論理回路を含むものである。
【００３３】
また、本発明の電力増幅装置では、前記駆動回路中に、前記制御回路内のパルス変調回路の出力信号を所定の時間差で遅延させる遅延回路と、前記パルス変調回路の出力信号と前記遅延回路の出力信号と前記電流方向検出回路の出力信号を選択入力して、前記スイッチ回路を駆動する駆動信号を生成する論理回路と、前記論理回路の信号を入力されて、前記スイッチ回路内のハイサイドスイッチおよびローサイドスイッチのそれぞれのオンオフ状態を所定の時間差で制御するデッドタイム設定回路を含むものである。
【００３４】
本発明の電力増幅装置は、前記電流方向検出回路の出力信号に対して、前記駆動回路中の所定信号でもって、所定期間だけ、その直前の状態を維持するラッチ機能回路を付加的に備えることにより、前記電流方向検出回路の出力信号による、いわゆる波形割れという現象を起こすこともなくなる。
【００３５】
また、本発明の電力増幅回路において、前記ラッチ機能回路によって前記電流方向検出回路の信号の状態を維持する期間は、デッドタイムＴｄとして設定される所定の時間差以上とする。
【００３６】
また、本発明の電力増幅回路は、電源に接続された、ハイサイドスイッチとローサイドスイッチとの直列回路から成るスイッチ回路による並列一対の第１、第２のスイッチ回路と、前記第１のスイッチ回路のハイサイドスイッチとローサイドスイッチとの直列中点と前記第２のスイッチ回路のハイサイドスイッチとローサイドスイッチとの直列中点との間に接続された負荷部と、入力信号に対応させて所定のオンオフ期間比で前記第１、第２のスイッチ回路を駆動する制御回路とを有し、
前記制御回路は、前記入力信号をパルス幅変調またはパルス密度変調するパルス変調回路と、前記負荷部への電流方向を検知する電流方向検出回路と、前記パルス変調回路の出力信号と前記電流方向検出回路の出力信号とを入力して、前記第１のスイッチ回路のハイサイドスイッチとローサイドスイッチを交互にオンオフする第１の駆動信号を生じる第１の駆動回路と、前記第１の駆動信号のオンオフ比の逆数のオンオフ比でもって、前記第２のスイッチ回路のハイサイドスイッチとローサイドスイッチを交互にオンオフする第２の駆動信号を生じる第２の駆動回路とを有し、前記第１、第２の駆動信号は、前記第１、第２のスイッチ回路のオンオフ状態が前記パルス変調回路の出力信号と同期し、前記オンオフ状態の切り換り期において、前記電流方向検出回路の出力信号によって前記第１、第２のスイッチ回路のハイサイドスイッチまたは前記第１、第２のローサイドスイッチがオフ状態になる際に所定の遅延時間が設定され、その後前記第１、第２のスイッチ回路のローサイドスイッチまたは前記第１、第２のハイサイドスイッチがオン状態になるまでに所定の遅延時間が設定されている。
【発明の効果】
【００３７】
本発明の電力増幅装置は、スイッチ回路のスイッチング動作において、ハイサイドスイッチとローサイドスイッチがともにオフ状態となるデッドタイムを確保しながら、負荷部への電流方向に応じてデッドタイムの影響をスイッチング毎に補正するので、電流のゼロクロス領域には不要となるデッドタイムの補償が自動的にキャンセルされる。即ち、電流のゼロクロス領域を検出する必要が無い簡易な回路構成で、負荷やインダクタなどの特性のばらつきによらず、また異なる制御方式の場合でも、デッドタイムを設定することに起因する出力歪を抑制することができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の電力増幅装置を、好ましい実施の形態により、図面を参照しながら説明する。
【００３９】
《実施の形態１》
図１は、実施の形態1の電力増幅装置における回路構成図である。この電力増幅装置は、電圧値Ｅｉの直流電源１に対し、第１のスイッチ回路１０および第２のスイッチ回路２０が並列に接続されており、第１のスイッチ回路１０は、第１のハイサイドスイッチ１１と第１のローサイドスイッチ１２との直列体（直列回路）であり、第２のスイッチ回路２０は、第１のハイサイドスイッチ１１と第１のローサイドスイッチ１２との直列体（直列回路）であり、また、第１のスイッチ回路１０および第２のスイッチ回路２０には、それぞれのスイッチの中間点にインダクタ３０と負荷４０とが直列で結合されたＢＴＬ方式でＤ級増幅機能を持ったものである。
【００４０】
図１に示す、この実施の形態での制御回路５０は、外部入力信号源２の信号Ｖｉと三角波電圧発生回路６０からの三角波電圧の信号Ｖｔとを入力として、信号Ｍ１とその反転信号Ｍ２とを出力するＰＭＷ回路７０、このＰＭＷ回路７０の各信号で支配される遅延回路およびゲート回路を含む、第１，第２の駆動回路８１，８２を有し、また、各駆動回路８１，８２には、インダクタ３０と負荷４０の電流Ｉｏの向き（電流方向）を検出して信号ＶＩを発生する電流方向検出回路９０および前記信号ＶＩの反転信号を発生する反転器９１を備え、これら信号ＶＩおよびその反転信号を、駆動回路８１，８２中の各ゲート回路の入力信号に用いている。
【００４１】
図２は、駆動回路８１の典型的なタイミング波形図であり、信号ＶＩ、信号Ｍ１、第１のハイサイドスイッチ１１を駆動する信号Ｖｇ１および第１のローサイドスイッチ１２を駆動する信号Ｖｇ２の各タイミングを表している。
【００４２】
すなわち、電流方向検出回路９０からの信号ＶＩがハイレベルであるとき、第１のスイッチ回路１０内にある第１のハイサイドスイッチ１１を駆動する信号Ｖｇ１は、ＰＭＷ回路７０からの信号Ｍ１の立上がりから所定のデッドタイムＴｄだけ遅延して立上がる。このとき、第１のスイッチ回路１０内にある第１のローサイドスイッチ１２を駆動する信号Ｖｇ２は信号Ｍ１の立上がりに同期して反転（立下がり）するので、信号Ｖｇ２の立下がりと信号Ｖｇ１の立上がりとの間にデッドタイムＴｄが確保される。
【００４３】
次に、電流方向検出回路９０からの信号ＶＩのハイレベルのときに信号Ｍ１が反転する（立下がる）場合は、第１のハイサイドスイッチ１１を駆動する信号Ｖｇ１が、信号Ｍ１から所定のデッドタイムＴｄだけ遅延して立下がる。そして、信号Ｖｇ２の立上がりを、信号Ｖｇ１の立下りからさらにデッドタイムＴｄだけ遅延させることにより、信号Ｖｇ１の立下がりと信号Ｖｇ２の立上がりとの間にデッドタイムＴｄが確保される。
【００４４】
一方、電流方向検出回路９０からの出力信号ＶＩがローレベルのときには、ＰＭＷ回路７０からの出力信号Ｍ１の立上がりからデッドタイムＴｄだけ遅延して、第１のローサイドスイッチ１２を駆動する信号Ｖｇ２が立下がる。そして、信号Ｖｇ１の立上がりを、信号Ｖｇ２の立下りからさらにデッドタイムＴｄだけ遅延させることにより、信号Ｖｇ２の立下がりと信号Ｖｇ１の立上がりとの間にデッドタイムＴｄが確保される。
【００４５】
また、電流方向検出回路９０からの出力信号ＶＩがローレベルのときに信号Ｍ１が立下がる場合は、信号Ｖｇ１は信号Ｍ１の立上がりに同期して立下がり、信号Ｖｇ２の立上がりを、信号Ｖｇ１の立下りからデッドタイムＴｄだけ遅延させることにより、信号Ｖｇ１の立下がりと信号Ｖｇ２の立上がりとの間にデッドタイムＴｄが確保される。
【００４６】
以上のような動作をすることにより、電流方向検出回路９０の出力がハイレベルである、即ち、出力電流方向が正方向の場合、第１のハイサイドスイッチ１１の駆動信号Ｖｇ１は信号Ｍ１に対して立上がり／立下がりともにデッドタイムＴｄだけ遅れ、そのオン期間は等しくなる。一方、出力電流方向が負方向の場合、第１のローサイドスイッチ１２の駆動信号Ｖｇ２は、信号Ｍ１の反転信号に対して立上がり立下がりともにデッドタイムＴｄだけ遅れ、そのオフ期間は信号Ｍ１のオン期間に等しくなる。
【００４７】
また、出力電流のゼロクロス領域のように、出力電流方向が負方向の時に信号Ｍ１が立上がり、信号Ｍ１が立下がる時には出力電流方向が正方向に反転している場合は次のようになる。まず、第１のローサイドスイッチ１２の駆動信号Ｖｇ２は信号Ｍ１の立上がりにデッドタイムＴｄだけ遅れて立下がり、さらにデッドタイムＴｄだけ遅れて第１のハイサイドスイッチ１１の駆動信号Ｖｇ１が立上がる。次に、第１のハイサイドスイッチ１１の駆動信号Ｖｇ１は信号Ｍ１の立下がりに同期して立下がり、さらにデッドタイムＴｄだけ遅れて第１のローサイドスイッチ１２の駆動信号Ｖｇ２が立上がる。これによって、第１のハイサイドスイッチ１１への駆動信号Ｖｇ１のオン期間は信号Ｍ１のオン期間よりデッドタイムＴｄだけ短く、第１のローサイドスイッチ１２への駆動信号Ｖｇ２のオン期間は信号Ｍ１のオフ期間よりデッドタイムＴｄだけ短くなる。即ち、出力電流のゼロクロス領域においては、必要のないデッドタイム補償は行われないので出力歪は発生しない。
【００４８】
なお、上記の説明では第１のスイッチ回路１０を駆動する第１の駆動回路８１の動作について説明してきたが、第２の駆動回路８２においては、信号ＶＩ及び信号Ｍ１が反転されて入力されるだけで、その動作は同様である。第１のスイッチ回路１０が、デューティ比δを有する信号Ｍ１に従ってスイッチング動作する際に、デッドタイムＴｄの存在によって中間接続部の平均電圧Ｖｘが、Ｖｘ＝δ・Ｖｃ  から外れてしまうことを補償するのに対し、第２の駆動回路８２においては、信号Ｍ１が反転されて入力されるので、スイッチ回路２０の中間接続部の平均電圧Ｖｙは、Ｖｙ＝（１−δ）・Ｖｃ  が補償されるように信号ＶＩも反転しているのである。
【００４９】
本発明の目的であるデッドタイム補償では、直流電源電圧Ｖｃを供給されてハイサイドスイッチとローサイドスイッチとの直列回路からなるスイッチ回路の中間接続部の平均電圧に対してなされるものであり、従って、ＢＴＬ方式に限定されるものではない。例えば、第２のスイッチ回路２０が無い第１のスイッチ回路１０のみの場合、前述のように中間接続部の平均電圧Ｖｘは、数式により、（数５）の関係式で表される。
【００５０】
【数５】
2004289813.tif 000007
【００５１】
また、デューティ比δは、先にも述べたように、（数１）で表されるので、（数１）と（数５）との関係から、（数６）の関係式が得られる。
【００５２】
【数６】
2004289813.tif 000008
【００５３】
上記（数６）の関係式は、中間接続部の平均電圧Ｖｘが、直流電圧Ｖｃ／２に、入力交流信号Ｖｉが（Ｖｃ／Ｅｔ／２）倍された増幅信号が重畳されていることを示す。ＢＴＬ構成が、入力交流信号Ｖｉを（Ｖｃ／Ｅｔ）倍に増幅した出力交流信号を負荷４０に対して出力するのに対し、片方のスイッチ回路のみであっても直流電圧Ｖｃ／２をハイパスフィルタ等でカットすることにより、入力交流信号Ｖｉを（Ｖｃ／Ｅｔ／２）倍に増幅した出力交流信号を得ることができる。
【００５４】
《実施の形態２》
図３は、本発明の実施の形態２の電力増幅装置における要部回路構成図である。本実施の形態の基本構成は上述した第１の実施の形態と同一である。異なる点は、第１の駆動回路８１の内部構成を具体化したことであり、以下の説明は、第１のスイッチ回路１０へのデッドタイム補償についてのみで行う。
【００５５】
図３の回路構成図は、図１の第１のスイッチ回路１０と制御回路５０と第１の駆動回路８１との構成を詳細に示している。また、図４は図３に示した回路構成内の要部信号波形を表した動作タイミング波形図である。
【００５６】
図３において、第１の駆動回路８１には、ＰＷＭ回路７０の出力信号Ｍ１を所定のデッドタイムＴｄだけ遅延させて信号Ｍ１１を発生する第１の遅延回路８１１、信号Ｍ１１をさらに所定のデッドタイムＴｄだけ遅延させて信号Ｍ１２を発生する第２の遅延回路８１２を備えている。そして、第１のハイサイドスイッチ１１の駆動信号Ｖｇ１を形成する駆動回路８１３は、２つのアンドゲート８１４、８１５とその両出力信号を入力するオアゲート８１６とを有し、第１のローサイドスイッチ１２の駆動信号Ｖｇ２を形成する駆動回路８１７は、２つのノアゲート８１８、８１９とその両出力信号を入力するオアゲート８２０とを有している。
【００５７】
駆動回路８１３中の一方のアンドゲート８１４には、電流方向検出回路９０からの出力信号ＶＩと第１の遅延回路８１１の出力信号Ｍ１１とが入力され、図４に示す出力信号（ＶＩ∩Ｍ１１）を生じ、他方のアンドゲート８１５には、ＰＷＭ回路７０の出力信号Ｍ１と第２の遅延回路８１２の出力信号Ｍ１２とが入力され、図４に示す出力信号（Ｍ１∩Ｍ１２）を生じる。そして、これら両出力信号がオアゲート８１６で加算（論理和）されて、図４に示す第１のハイサイドスイッチ１１の駆動信号Ｖｇ１になる。
【００５８】
また、駆動回路８１７中の一方のノアゲート８１８には、ＰＷＭ回路７０の出力信号Ｍ１と第２の遅延回路８１２の出力信号Ｍ１２とが入力され、図４に示す出力信号（Ｍ１とＭ１２とのＮＯＲ信号）を生じ、他方のノアゲート８１９には、電流方向検出回路９０からの出力信号ＶＩと第１の遅延回路８１１の出力信号Ｍ１１とが入力され、図４に示す出力信号（ＶＩとＭ１１とのＮＯＲ信号）を生じる。そして、これら両出力信号がオアゲート８２０で加算（論理和）されて、図４に示す第１のローサイドスイッチ１２の駆動信号Ｖｇ２になる。
【００５９】
なお、図４中の各信号ＶＩ、Ｍ１、Ｖｇ２、Ｖｇ１は、それぞれ、図２の各信号とも対応しているものである。
【００６０】
以上のように、信号Ｍ１をデッドタイムＴｄで順次遅延させる第１、第２の遅延回路８１１、８１２を備え、信号Ｍ１と、第１、第２の遅延回路８１１、８１２の各信号Ｍ１１、Ｍ１２、及び電流方向検出回路９０からの信号ＶＩとを選択入力する論理回路を構成することにより、実施の形態１の図２と同様のタイミング波形図を得ることができる。
【００６１】
即ち、出力電流方向が正方向の場合、第１のハイサイドスイッチ１１の駆動信号Ｖｇ１は信号Ｍ１に対して立上がり／立下がりともにデッドタイムＴｄだけ遅れるが、そのオン期間は等しくなる。一方、出力電流方向が負方向の場合、第１のローサイドスイッチ１２の駆動信号Ｖｇ２は、信号Ｍ１の反転信号に対して立上がり／立下がりともにデッドタイムＴｄだけ遅れ、そのオフ期間は信号Ｍ１のオン期間に等しくなる。
【００６２】
また、出力電流のゼロクロス領域のように、出力電流方向が負方向の時に信号Ｍ１が立上がり、信号Ｍ１が立下がる時には出力電流方向が正方向に反転している場合は、ハイサイドスイッチ１１の駆動信号Ｖｇ１のオン期間は、信号Ｍ１のオン期間よりデッドタイムＴｄだけ短く、ローサイドスイッチ１２の駆動信号Ｖｇ２のオン期間は、信号Ｍ１のオフ期間よりデッドタイムＴｄだけ短くなる。即ち、出力電流のゼロクロス領域においては、必要のないデッドタイム補償は行われないので出力歪は発生しない。
【００６３】
《実施の形態３》
図５は、実施の形態３の電力増幅装置における要部回路構成図である。図５の回路構成図は、図１の第１のスイッチ回路１０と第１の駆動回路８１の構成を詳細に示しているが、前述の実施の形態２との混同を避けるため符号Ａを付与し、第１の駆動回路８１Ａとしている。また、図６は図５に示した回路構成内の要部信号波形を表した動作タイミング波形図である。
【００６４】
図５において、第１の駆動回路８１Ａには、ＰＷＭ回路７０の信号Ｍ１をデッドタイムＴｄだけ遅延させて信号Ｍ１１を発生する遅延回路８２１、信号Ｍ１と信号Ｍ１１を入力されるアンドゲート８２２とオアゲート８２３、オアゲート８２３の出力（Ｍ１∪Ｍ１１）と電流方向検出回路９０からの信号ＶＩを入力されるアンドゲート８２４、アンドゲート８２２の出力（Ｍ１∩Ｍ１１）とアンドゲート８２４の出力Ｍｘ＝ＶＩ∩（Ｍ１∪Ｍ１１）を入力されるオアゲート８２５と、オアゲート８２５の出力Ｍｙ＝Ｍｘ∪（Ｍ１∩Ｍ１１）を入力されて第１の駆動信号Ｖｇ１及び第２の駆動信号Ｖｇ２を出力するデッドタイム設定回路８２６を備えている。デッドタイム設定回路８２６は出力ＭｙをデッドタイムＴｄだけ遅延させて信号Ｍｚを発生する遅延回路８２７、信号Ｍｙと信号Ｍｚを入力されて第１の駆動信号Ｖｇ１を出力するアンドゲート８２８、信号Ｍｙと信号Ｍｚを入力されて第２の駆動信号Ｖｇ２を出力するノアゲート８２９を有している。
【００６５】
図６には、電流方向検出回路９０からの信号ＶＩ、ＰＷＭ回路７０の信号Ｍ１、遅延回路８２１の出力Ｍ１１、アンドゲート８２２の出力（Ｍ１∩Ｍ１１）、オアゲート８２３の出力（Ｍ１∪Ｍ１１）、アンドゲート８２４の出力Ｍｘ＝ＶＩ∩（Ｍ１∪Ｍ１１）、オアゲート８２５の出力Ｍｙ＝Ｍｘ∪（Ｍ１∩Ｍ１１）、遅延回路８２７の出力Ｍｚ、アンドゲート８２８の出力である第１の駆動信号Ｖｇ１、及びノアゲート８２９の出力である第２の駆動信号Ｖｇ２を示す。
【００６６】
以上のように、信号Ｍ１をデッドタイムＴｄで順次遅延させる遅延回路８２１を備え、信号Ｍ１と、遅延回路８２１の信号Ｍ１１、及び電流方向検出回路９０からの信号ＶＩとを選択入力する論理回路を構成することによって得られる信号Ｍｙは、出力電流方向が正方向の場合、信号Ｍ１の立上がりに同期して立上がり、信号Ｍ１の立下がりよりデッドタイムＴｄだけ遅延して立下がる。そして、出力電流方向が負方向の場合、信号Ｍ１の立上がりよりデッドタイムＴｄだけ遅延して立上がり、信号Ｍ１の立下がりに同期して立下がる。
【００６７】
このような信号Ｍｙを入力されたデッドタイム設定回路８２６から出力される第１のハイサイドスイッチ１１の駆動信号Ｖｇ１と第１のローサイドスイッチ１２の駆動信号Ｖｇ２は、デッドタイムＴｄを確保しながら次のようになる。出力電流方向が正方向の場合、信号Ｍ１に対して立上がり立下がりともにデッドタイムＴｄだけ遅れるが、そのオン期間は等しくなる。一方、出力電流方向が負方向の場合、第１のローサイドスイッチ１２の駆動信号Ｖｇ２は、信号Ｍ１の反転信号に対して立上がり立下がりともにデッドタイムＴｄだけ遅れ、そのオフ期間は信号Ｍ１のオン期間に等しくなる。そして、出力電流のゼロクロス領域のように、出力電流方向が負方向の時に信号Ｍ１が立上がり、信号Ｍ１が立下がる時には出力電流方向が正方向に反転している場合は、駆動信号Ｖｇ１のオン期間は信号Ｍ１のオン期間よりデッドタイムＴｄだけ短く、駆動信号Ｖｇ２のオン期間は信号Ｍ１のオフ期間よりデッドタイムＴｄだけ短くなる。即ち、出力電流のゼロクロス領域においては、必要のないデッドタイム補償は行われないので出力歪は発生しない。
【００６８】
なお、実施の形態２および実施の形態３の電力増幅装置で、信号ＶＩの反転と信号Ｍ１の反転との時間差がデッドタイムＴｄ以下であると、その時間差分がターンオフ直前の駆動パルスを一旦オフさせる、いわゆる波形割れ現象を起こす。このような波形割れを回避するには、信号Ｍ１が反転した直後の信号ＶＩを、所定期間ＴＬｍｉｎ（Ｔｄ）だけ、その直前の状態を持続させるような機能回路を付加的にそなえればよい。例えば、図７の部分回路図および図８のタイミング波形図に示すように、電流方向検出回路９０の源信号（図１、図３には表示がないが、仮にＶＩｏとする）に対して、ＰＷＭ回路７０の信号Ｍ１とそのデッドタイムＴｄ遅延信号回路８１１の信号Ｍ１１との排他的論理和（Ｅｘ−ＯＲ）回路１０２の信号Ｖｘでもって、ディレード−フリップ・フロップ（Ｄ−Ｆ・Ｆ）回路１０２を作動させて、デッドタイム中にラッチを掛け、その出力信号を信号ＶＩとすることで、信号ＶＩは、信号Ｍ１の反転後に信号Ｍ１１が反転するまでの所定期間（この場合、ＴＬｍｉｎ＝Ｔｄ）だけ、源信号ＶＩｏをその直前の状態で持続することになる。ここで、Ｖｙ、ＶｚはＤ−Ｆ・Ｆ回路１０２内の各信号を示す。
【００６９】
なお、以上の実施の形態１から実施の形態３において、パルス変調回路としてＰＷＭ（パルス幅変調）回路７０を用いて説明したが、パルス密度変調を用いて構成してもその効果は同様である。パルス密度変調では三角波電圧Ｖｔは用いず、入力される信号Ｖｉは出力からの帰還パルスとの差信号を積分された後に量子化され、スイッチ回路をオンオフするパルス信号に変換される。このようなパルス密度変調においても、スイッチ回路のオンオフ動作そのものに変わりは無く、デッドタイムは設定される。本発明はスイッチ回路がスイッチングする度にデッドタイムの補正を行っていることからも明らかなように、パルス密度変調を用いた電力増幅装置においても、デッドタイムを設定することに起因する出力歪を抑制することができる。
【産業上の利用可能性】
【００７０】
本発明に係る電力増幅装置は、電流のゼロクロス領域を検出する必要が無い簡易な回路構成で、負荷やインダクタなどの特性のばらつきによらず、また異なる制御方式の場合でも、デッドタイムを設定することに起因する出力歪を抑制することができ、音響信号等の入力信号を電力増幅する方式の電力増幅装置等として有用である。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態１に係る電力増幅装置の回路構成図
【図２】本発明の実施の形態１に係る電力増幅装置の動作タイミング波形図
【図３】本発明の実施の形態２に係る電力増幅装置の要部回路構成図
【図４】本発明の実施の形態２に係る電力増幅装置の要部回路動作波形図
【図５】本発明の実施の形態３に係る電力増幅装置の要部回路構成図
【図６】本発明の実施の形態３に係る電力増幅装置の要部回路動作波形図
【図７】本発明の実施の形態２または実施の形態３に係る電力増幅装置の要部回路構成図
【図８】本発明の実施の形態２または実施の形態３に係る電力増幅装置の要部回路動作波形図
【図９】従来の電力増幅装置の制御回路構成図
【図１０】従来の電力増幅装置の制御回路動作波形図
【図１１】従来の電力増幅装置の制御回路構成図
【図１２】従来の電力増幅装置の制御回路動作波形図
【符号の説明】
【００７２】
１    直流電源
２    入力交流電源
１０    第１のスイッチ回路
１１    第１のハイサイドスイッチ
１２    第１のローサイドスイッチ
２０    第２のスイッチ回路
２１    第２のハイサイドスイッチ
２２    第２のローサイドスイッチ
３０    インダクタ
４０    負荷
５０    制御回路
６０    三角波発生回路
７０    ＰＷＭ回路
８１    第１の駆動回路
８２    第２の駆動回路
９０    電流方向検出回路
【図１】
2004289813.tif 000009
【図２】
2004289813.tif 000010
【図３】
2004289813.tif 000011
【図４】
2004289813.tif 000012
【図５】
2004289813.tif 000013
【図６】
2004289813.tif 000014
【図７】
2004289813.tif 000015
【図８】
2004289813.tif 000016
【図９】
2004289813.tif 000017
【図１０】
2004289813.tif 000018
【図１１】
2004289813.tif 000019
【図１２】
2004289813.tif 000020