(57)【要約】【課題】ライナー材を配設することなく、層間絶縁膜とキャパシタ下部電極との密着性を向上し得る、キャパシタを有する半導体装置の製造方法を得る。【解決手段】スルーホール２８の底面及び下部側面は、シリコン窒化膜２０，２５によって規定されている。シリコン酸化膜１９上にはシリコン窒化膜２０が形成されている。コンタクトプラグ２４の上端部が、スルーホール２８の底面から突出している。シリコン酸化膜２６上にはタングステン膜２７が形成されており、ルテニウム膜３０は、タングステン膜２７上に形成されている。スルーホール２８の側面を規定している部分のシリコン酸化膜２６が窒化されることにより、シリコン酸化膜２６の側面内に変質層２９が形成されている。ルテニウム膜３０は、スルーホール２８の側面及び底面上に、ライナー材を介することなく、直接に形成されている。【選択図】        図１４
2004289046.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に形成された第１の絶縁膜上に、第２の絶縁膜を形成する工程と、
（ｂ）前記第２の絶縁膜の上面内に露出する上面を有するコンタクトプラグを、前記第１及び第２の絶縁膜内に形成する工程と、
（ｃ）前記工程（ｂ）によって得られる構造上に、第３及び第４の絶縁膜をこの順に形成する工程と、
（ｄ）前記第３及び第４の絶縁膜によって規定される側面と、前記第２の絶縁膜の前記上面及び前記コンタクトプラグの前記上面によって規定される底面とを有する凹部を形成する工程と、
（ｅ）前記凹部の前記側面及び底面上に、キャパシタ下部電極を形成する工程と、
（ｆ）前記キャパシタ下部電極上に、キャパシタ誘電体膜を挟んでキャパシタ上部電極を形成する工程と
を備え、
前記第２及び第３の絶縁膜の材質は、前記キャパシタ下部電極の材質との密着性が、前記第１及び第４の絶縁膜の材質よりも高い、キャパシタを有する半導体装置の製造方法。
【請求項２】
前記工程（ｅ）において、前記キャパシタ下部電極は、前記凹部の前記側面及び底面上に直接形成される、請求項１に記載のキャパシタを有する半導体装置の製造方法。
【請求項３】
前記工程（ｅ）においては、上面が開口した筒状の前記キャパシタ下部電極が形成され、
（ｇ）前記工程（ｅ）よりも後、前記工程（ｆ）よりも前に実行され、前記第３及び第４の絶縁膜を除去する工程をさらに備える、請求項１又は２に記載のキャパシタを有する半導体装置の製造方法。
【請求項４】
前記工程（ｅ）においては、前記凹部内を充填して前記キャパシタ下部電極が形成され、
（ｇ）前記工程（ｅ）よりも後、前記工程（ｆ）よりも前に実行され、前記第３及び第４の絶縁膜を除去する工程をさらに備える、請求項１又は２に記載のキャパシタを有する半導体装置の製造方法。
【請求項５】
前記工程（ｂ）においては、所定の径の前記コンタクトプラグが形成され、
前記工程（ｄ）においては、前記底面の径が前記所定の径よりも小さい前記凹部が形成される、請求項１〜４のいずれか一つに記載のキャパシタを有する半導体装置の製造方法。
【請求項６】
（ａ）半導体基板上に形成された第１の絶縁膜の上面内に露出する上面を有するコンタクトプラグを、前記第１の絶縁膜内に形成する工程と、
（ｂ）前記工程（ａ）によって得られる構造上に、第２の絶縁膜を形成する工程と、
（ｃ）前記第２の絶縁膜の上面上に、所定の膜を部分的に形成する工程と、
（ｄ）前記所定の膜をエッチングマスクとして用いて前記第２の絶縁膜をエッチングすることにより、前記第２の絶縁膜によって規定される側面と、前記第１の絶縁膜の前記上面及び前記コンタクトプラグの前記上面によって規定される底面とを有する凹部を形成する工程と、
（ｅ）前記凹部の前記側面及び底面上と前記所定の膜上とに、導電膜を形成する工程と、
（ｆ）前記所定の膜と、前記第２の絶縁膜の前記上面よりも上方に存在している部分の前記導電膜とを除去することにより、除去されずに残った部分の前記導電膜として、キャパシタ下部電極を形成する工程と、
（ｇ）前記キャパシタ下部電極上に、キャパシタ誘電体膜を挟んでキャパシタ上部電極を形成する工程と
を備え、
前記所定の膜の材質は、前記キャパシタ下部電極の材質との密着性が、前記第２の絶縁膜の材質よりも高い、キャパシタを有する半導体装置の製造方法。
【請求項７】
前記工程（ｅ）において、前記導電膜は、前記凹部の前記側面及び底面上と前記所定の膜上とに直接形成される、請求項６に記載のキャパシタを有する半導体装置の製造方法。
【請求項８】
前記工程（ｆ）においては、上面が開口した筒状の前記キャパシタ下部電極が形成され、
（ｈ）前記工程（ｆ）よりも後、前記工程（ｇ）よりも前に実行され、前記第２の絶縁膜を除去する工程をさらに備える、請求項６又は７に記載のキャパシタを有する半導体装置の製造方法。
【請求項９】
前記工程（ｆ）においては、前記凹部内を充填して前記キャパシタ下部電極が形成され、
（ｈ）前記工程（ｆ）よりも後、前記工程（ｇ）よりも前に実行され、前記第２の絶縁膜を除去する工程をさらに備える、請求項６又は７に記載のキャパシタを有する半導体装置の製造方法。
【請求項１０】
前記工程（ａ）においては、所定の径の前記コンタクトプラグが形成され、
前記工程（ｄ）においては、前記底面の径が前記所定の径よりも小さい前記凹部が形成される、請求項６〜９のいずれか一つに記載のキャパシタを有する半導体装置の製造方法。
【請求項１１】
（ａ）半導体基板上に形成された第１の絶縁膜の上面内に露出する上面を有するコンタクトプラグを、前記第１の絶縁膜内に形成する工程と、
（ｂ）前記工程（ａ）によって得られる構造上に、第２及び第３の絶縁膜をこの順に形成する工程と、
（ｃ）前記第３の絶縁膜の材質に対するエッチングレートよりも前記第２の絶縁膜の材質に対するエッチングレートの方が高い条件で、前記第２及び第３の絶縁膜をエッチングすることにより、前記第３の絶縁膜によって規定される第１側面と、前記第１側面よりも後退し、前記第２の絶縁膜によって規定される第２側面と、前記第１の絶縁膜の前記上面及び前記コンタクトプラグの前記上面によって規定される底面とを有する凹部を形成する工程と、
（ｄ）前記凹部の前記第１側面、第２側面、及び底面上に、キャパシタ下部電極を形成する工程と、
（ｅ）前記キャパシタ下部電極上に、キャパシタ誘電体膜を挟んでキャパシタ上部電極を形成する工程と
を備える、キャパシタを有する半導体装置の製造方法。
【請求項１２】
前記工程（ｄ）において、前記キャパシタ下部電極は、前記凹部の前記第１側面、第２側面、及び底面上に直接形成される、請求項１１に記載のキャパシタを有する半導体装置の製造方法。
【請求項１３】
前記工程（ｄ）においては、上面が開口した筒状の前記キャパシタ下部電極が形成され、
（ｆ）前記工程（ｄ）よりも後、前記工程（ｅ）よりも前に実行され、前記第３の絶縁膜を除去する工程をさらに備える、請求項１１又は１２に記載のキャパシタを有する半導体装置の製造方法。
【請求項１４】
前記工程（ｄ）においては、前記凹部内を充填して前記キャパシタ下部電極が形成され、
（ｆ）前記工程（ｄ）よりも後、前記工程（ｅ）よりも前に実行され、前記第３の絶縁膜を除去する工程をさらに備える、請求項１１又は１２に記載のキャパシタを有する半導体装置の製造方法。
【請求項１５】
前記工程（ａ）においては、所定の径の前記コンタクトプラグが形成され、
前記工程（ｃ）においては、前記底面の径が前記所定の径よりも小さい前記凹部が形成される、請求項１１〜１４のいずれか一つに記載のキャパシタを有する半導体装置の製造方法。
【請求項１６】
（ａ）半導体基板上に形成された第１の絶縁膜の上面内に露出する上面を有するコンタクトプラグを、前記第１の絶縁膜内に形成する工程と、
（ｂ）前記工程（ａ）によって得られる構造上に、第２の絶縁膜を形成する工程と、
（ｃ）前記コンタクトプラグの前記上面の周囲に存在している部分の前記第２の絶縁膜を除去することにより、前記第２の絶縁膜によって規定される側面と、前記第１の絶縁膜の前記上面及び前記コンタクトプラグの前記上面によって規定される底面とを有し、第１の開口径の第１の凹部を形成する工程と、
（ｄ）前記第１の凹部内を導電膜によって充填する工程と、
（ｅ）前記工程（ｄ）によって得られる構造上に、第３の絶縁膜を形成する工程と、
（ｆ）前記第３の絶縁膜によって規定される側面と、前記導電膜の上面によって規定される底面とを有し、前記第１の開口径よりも小さい第２の開口径の第２の凹部を形成する工程と、
（ｇ）前記第２の凹部の前記側面及び底面上に、キャパシタ下部電極を形成する工程と、
（ｈ）前記キャパシタ下部電極上に、キャパシタ誘電体膜を挟んでキャパシタ上部電極を形成する工程と
を備える、キャパシタを有する半導体装置の製造方法。
【請求項１７】
前記工程（ｇ）において、前記キャパシタ下部電極は、前記第２の凹部の前記側面及び底面上に直接形成される、請求項１６に記載のキャパシタを有する半導体装置の製造方法。
【請求項１８】
前記工程（ｇ）においては、上面が開口した筒状の前記キャパシタ下部電極が形成され、
（ｉ）前記工程（ｇ）よりも後、前記工程（ｈ）よりも前に実行され、前記第３の絶縁膜を除去する工程をさらに備える、請求項１６又は１７に記載のキャパシタを有する半導体装置の製造方法。
【請求項１９】
前記工程（ｇ）においては、前記凹部内を充填して前記キャパシタ下部電極が形成され、
（ｉ）前記工程（ｇ）よりも後、前記工程（ｈ）よりも前に実行され、前記第３の絶縁膜を除去する工程をさらに備える、請求項１６又は１７に記載のキャパシタを有する半導体装置の製造方法。
【請求項２０】
前記工程（ａ）においては、所定の径の前記コンタクトプラグが形成され、
前記工程（ｃ）においては、前記底面の径が前記所定の径よりも小さい前記第１の凹部が形成される、請求項１６〜１９のいずれか一つに記載のキャパシタを有する半導体装置の製造方法。
【請求項２１】
前記工程（ｂ）は、
（ｂ−１）前記工程（ａ）によって得られる構造上に、所定の膜を形成する工程と、
（ｂ−２）前記所定の膜上に前記第２の絶縁膜を形成する工程と
を有し、
前記工程（ｃ）は、
（ｃ−１）前記所定の膜をエッチングストッパとして用いて、前記コンタクトプラグの前記上面の周囲に存在している部分の前記第２の絶縁膜をエッチングする工程と、
（ｃ−２）前記工程（ｃ−１）によって露出した部分の前記所定の膜を除去する工程と
を有する、請求項１６〜２０のいずれか一つに記載のキャパシタを有する半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、キャパシタを有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来のキャパシタの製造方法は、（ａ）酸化シリコンから成る下地層上に、層間絶縁膜を形成する工程と、（ｂ）下地層によって規定される底面を有するスルーホールを、層間絶縁膜内に形成する工程と、（ｂ）窒化チタンから成るライナー材を、スルーホールの側面及び底面上に形成する工程と、（ｃ）ルテニウムから成るキャパシタ下部電極を、ライナー材上に形成する工程と、（ｄ）酸化タンタルから成るキャパシタ誘電体膜と、ルテニウムから成るキャパシタ上部電極とを、キャパシタ下部電極上にこの順に形成する工程とを備えている。ライナー材を配設することにより、層間絶縁膜とキャパシタ下部電極との密着性の向上が図られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−８３８８０号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のキャパシタの製造方法によると、上記工程（ｃ）よりも後の工程で使用される洗浄液やエッチング液によって、ライナー材及び下地層が溶解され、その結果、キャパシタ下部電極が剥離するおそれがあるという問題がある。本発明はかかる問題を解決するために成されたものであり、ライナー材を配設することなく、層間絶縁膜とキャパシタ下部電極との密着性を向上し得る、キャパシタを有する半導体装置の製造方法を得ることを目的とするものである。
【０００５】
【課題を解決するための手段】
第１の発明によれば、キャパシタを有する半導体装置の製造方法は、（ａ）半導体基板上に形成された第１の絶縁膜上に、第２の絶縁膜を形成する工程と、（ｂ）第２の絶縁膜の上面内に露出する上面を有するコンタクトプラグを、第１及び第２の絶縁膜内に形成する工程と、（ｃ）工程（ｂ）によって得られる構造上に、第３及び第４の絶縁膜をこの順に形成する工程と、（ｄ）第３及び第４の絶縁膜によって規定される側面と、第２の絶縁膜の上面及びコンタクトプラグの上面によって規定される底面とを有する凹部を形成する工程と、（ｅ）凹部の側面及び底面上に、キャパシタ下部電極を形成する工程と、（ｆ）キャパシタ下部電極上に、キャパシタ誘電体膜を挟んでキャパシタ上部電極を形成する工程とを備え、第２及び第３の絶縁膜の材質は、キャパシタ下部電極の材質との密着性が、第１及び第４の絶縁膜の材質よりも高い。
【０００６】
第２の発明によれば、キャパシタを有する半導体装置の製造方法は、（ａ）半導体基板上に形成された第１の絶縁膜の上面内に露出する上面を有するコンタクトプラグを、第１の絶縁膜内に形成する工程と、（ｂ）工程（ａ）によって得られる構造上に、第２の絶縁膜を形成する工程と、（ｃ）第２の絶縁膜の上面上に、所定の膜を部分的に形成する工程と、（ｄ）所定の膜をエッチングマスクとして用いて第２の絶縁膜をエッチングすることにより、第２の絶縁膜によって規定される側面と、第１の絶縁膜の上面及びコンタクトプラグの上面によって規定される底面とを有する凹部を形成する工程と、（ｅ）凹部の側面及び底面上と所定の膜上とに、導電膜を形成する工程と、（ｆ）所定の膜と、第２の絶縁膜の上面よりも上方に存在している部分の導電膜とを除去することにより、除去されずに残った部分の導電膜として、キャパシタ下部電極を形成する工程と、（ｇ）キャパシタ下部電極上に、キャパシタ誘電体膜を挟んでキャパシタ上部電極を形成する工程とを備え、所定の膜の材質は、キャパシタ下部電極の材質との密着性が、第２の絶縁膜の材質よりも高い。
【０００７】
第３の発明によれば、キャパシタを有する半導体装置の製造方法は、（ａ）半導体基板上に形成された第１の絶縁膜の上面内に露出する上面を有するコンタクトプラグを、第１の絶縁膜内に形成する工程と、（ｂ）工程（ａ）によって得られる構造上に、第２及び第３の絶縁膜をこの順に形成する工程と、（ｃ）第３の絶縁膜の材質に対するエッチングレートよりも第２の絶縁膜の材質に対するエッチングレートの方が高い条件で、第２及び第３の絶縁膜をエッチングすることにより、第３の絶縁膜によって規定される第１側面と、第１側面よりも後退し、第２の絶縁膜によって規定される第２側面と、第１の絶縁膜の上面及びコンタクトプラグの上面によって規定される底面とを有する凹部を形成する工程と、（ｄ）凹部の第１側面、第２側面、及び底面上に、キャパシタ下部電極を形成する工程と、（ｅ）キャパシタ下部電極上に、キャパシタ誘電体膜を挟んでキャパシタ上部電極を形成する工程とを備える。
【０００８】
第４の発明によれば、キャパシタを有する半導体装置の製造方法は、（ａ）半導体基板上に形成された第１の絶縁膜の上面内に露出する上面を有するコンタクトプラグを、第１の絶縁膜内に形成する工程と、（ｂ）工程（ａ）によって得られる構造上に、第２の絶縁膜を形成する工程と、（ｃ）コンタクトプラグの上面の周囲に存在している部分の第２の絶縁膜を除去することにより、第２の絶縁膜によって規定される側面と、第１の絶縁膜の上面及びコンタクトプラグの上面によって規定される底面とを有し、第１の開口径の第１の凹部を形成する工程と、（ｄ）第１の凹部内を導電膜によって充填する工程と、（ｅ）工程（ｄ）によって得られる構造上に、第３の絶縁膜を形成する工程と、（ｆ）第３の絶縁膜によって規定される側面と、導電膜の上面によって規定される底面とを有し、第１の開口径よりも小さい第２の開口径の第２の凹部を形成する工程と、（ｇ）第２の凹部の側面及び底面上に、キャパシタ下部電極を形成する工程と、（ｈ）キャパシタ下部電極上に、キャパシタ誘電体膜を挟んでキャパシタ上部電極を形成する工程とを備える。
【０００９】
【発明の実施の形態】
実施の形態１．
図１〜１６は、本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。図１を参照して、まず、比抵抗が１０Ωｃｍ程度のｐ型シリコン基板１を準備する。次に、周知のトレンチ分離技術によって、酸化シリコン（ＳｉＯ２）から成る素子分離絶縁膜２を、ｐ型シリコン基板１の上面内に部分的に形成する。素子分離絶縁膜２によって、素子形成領域が規定される。次に、ボロン（Ｂ）等の不純物をイオン注入することによって、ｐ型ウェル３を、素子形成領域内におけるｐ型シリコン基板１の上面内に形成する。次に、リン（Ｐ）等の不純物をイオン注入することによって、ｎ型不純物導入領域４を、ｐ型ウェル３の上面内に形成する。次に、ＭＯＳＦＥＴのしきい値電圧を調整するために、ボロン等の不純物を、ｎ型不純物導入領域４内にイオン注入する。
【００１０】
図２を参照して、次に、熱酸化法によって、３〜７ｎｍ程度の膜厚を有するシリコン酸化膜５を、ｐ型シリコン基板１の上面上に形成する。次に、ゲート電極６及びシリコン窒化膜７がこの順に積層された構造を有するゲート構造８を、シリコン酸化膜５及び素子分離絶縁膜２上に部分的に形成する。ゲート電極６は、ワード線として機能する。次に、しきい値電圧を制御するためのポケット領域（図示しない）を、イオン注入法によって形成する。次に、ゲート構造８を注入マスクとして用いて、ボロン等の不純物をイオン注入することによって、ｐ型不純物導入領域９を、ｎ型不純物導入領域４の上面内に部分的に形成する。
【００１１】
以下、ゲート構造８の形成方法について具体的に説明する。まず、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって、リン等の不純物がドープされた、５０〜７０ｎｍ程度の膜厚を有するポリシリコン膜を、全面的に形成する。次に、ＣＶＤ法によって、１〜２０ｎｍ程度の膜厚を有するタングステンシリサイド（ＷＳｉ）膜を、全面的に形成する。次に、スパッタリング法によって、３０〜６０ｎｍ程度の膜厚を有するタングステンナイトライド（ＷＮ）膜を、全面的に形成する。次に、スパッタリング法によって、５０〜１００ｎｍ程度の膜厚を有するタングステン（Ｗ）膜を、全面的に形成する。次に、ＣＶＤ法によって、１００〜２５０ｎｍ程度の膜厚を有するシリコン窒化膜を、全面的に形成する。次に、写真製版法及び異方性ドライエッチング法によってこれらの膜をパターニングすることにより、ゲート電極６及びシリコン窒化膜７を形成する。
【００１２】
図３を参照して、次に、ＣＶＤ法によって、１５０〜３００ｎｍ程度の膜厚を有するシリコン窒化膜（Ｓｉ３Ｎ４）を、全面的に形成する。次に、そのシリコン窒化膜を異方性ドライエッチング法によってエッチングすることにより、ゲート構造８の側面にサイドウォールスペーサ１０を形成する。これにより、ゲート構造８及びサイドウォールスペーサ１０によって覆われていない部分のシリコン酸化膜５が除去され、ｐ型不純物導入領域９の上面の一部が露出する。次に、シリコン窒化膜７及びサイドウォールスペーサ１０を注入マスクとして用いて、ヒ素（Ａｓ）等の不純物をイオン注入することによって、ｎ型不純物導入領域１１を、ｐ型不純物導入領域９の上面内に部分的に形成する。
【００１３】
図４を参照して、次に、ＣＶＤ法によって、５００ｎｍ程度の膜厚を有するシリコン酸化膜１２を、全面的に形成する。次に、ｎ型不純物導入領域１１に接続されたコンタクトプラグ１３ａ，１３ｂを、シリコン酸化膜１２内に部分的に形成する。次に、ＣＶＤ法によって、２００ｎｍ程度の膜厚を有するシリコン酸化膜１４を、全面的に形成する。次に、写真製版法及び異方性ドライエッチング法によって、コンタクトプラグ１３ａの上面によって規定された底面を有するコンタクトホール１５を、シリコン酸化膜１４内に部分的に形成する。
【００１４】
以下、コンタクトプラグ１３ａ，１３ｂの形成方法について具体的に説明する。まず、写真製版法及び異方性ドライエッチング法によって、ｎ型不純物導入領域１１の上面によって規定された底面を有するコンタクトホールを、シリコン酸化膜１２内に部分的に形成する。次に、そのコンタクトホール内を完全に充填し得る膜厚を有し、リン等の不純物がドープされたポリシリコン膜を、ＣＶＤ法によって全面的に形成する。次に、シリコン酸化膜１２の上面よりも上方に存在している部分のポリシリコン膜を、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法又はエッチバック法によって除去することにより、コンタクトプラグ１３ａ，１３ｂを形成する。
【００１５】
図５を参照して、次に、スパッタリング法又はＣＶＤ法によって、１０〜５０ｎｍ程度の膜厚を有するチタン（Ｔｉ）膜と、１０〜５０ｎｍ程度の膜厚を有するチタンナイトライド（ＴｉＮ）膜とを、この順に全面的に形成する。次に、ＣＶＤ法によって、１００〜１５０ｎｍ程度の膜厚を有するタングステン膜と、５０〜２００ｎｍ程度の膜厚を有するシリコン窒化膜とを、この順に全面的に形成する。次に、写真製版法及び異方性ドライエッチング法によってこれらの膜をパターニングすることにより、ビット線１６及びシリコン窒化膜１７を形成する。ビット線１６は、コンタクトホール１５を介してコンタクトプラグ１３ａに接続されている。次に、ＣＶＤ法によって、シリコン窒化膜を全面的に形成する。次に、そのシリコン窒化膜を異方性ドライエッチング法によってエッチングすることにより、サイドウォールスペーサ１８を形成する。
【００１６】
図６を参照して、次に、ＣＶＤ法によって、３００〜５００ｎｍ程度の膜厚を有するシリコン酸化膜１９を、シリコン酸化膜１４、シリコン窒化膜１７、及びサイドウォールスペーサ１８上に、全面的に形成する。次に、ＣＶＤ法によって、３０〜１００ｎｍ程度の膜厚を有するシリコン窒化膜２０を、シリコン酸化膜１９上に全面的に形成する。
【００１７】
図７を参照して、次に、写真製版法及び異方性ドライエッチング法によって、シリコン窒化膜２０をパターニングする。シリコン窒化膜２０は、コンタクトプラグ１３ｂの上方が開口したパターンを有している。
【００１８】
図８を参照して、次に、シリコン窒化膜２０をハードマスクとして用いて、異方性ドライエッチング法によって、シリコン酸化膜１４，１９を部分的に除去する。これにより、コンタクトプラグ１３ｂの上面によって規定される底面と、シリコン酸化膜１４，１９及びシリコン窒化膜２０によって規定される側面とを有するコンタクトホール２１が形成される。
【００１９】
図９を参照して、次に、コンタクトホール２１内を完全に充填し得る膜厚を有するタングステン膜を、コンタクトホール２１内及びシリコン窒化膜２０上に、全面的に形成する。ここで、タングステン膜の代わりに、タングステンナイトライド膜、チタンナイトライド膜、シリコン窒化チタン（ＴｉＮＳｉ）膜、アルミニウム窒化チタン（ＴｉＮＡｌ）膜、窒化タンタル（ＴａＮ）膜、シリコン窒化タンタル（ＴａＮＳｉ）膜、又はシリコン窒化タングステン（ＷＮＳｉ）膜を形成してもよい。
【００２０】
次に、シリコン窒化膜２０の上面よりも上方に存在している部分のタングステン膜を、エッチバック法によって除去する。このエッチバックによって、コンタクトホール２１の上部内に存在している部分のタングステン膜が除去され、凹部２３が形成される。以上の工程により、コンタクトプラグ１３ｂに接続されたコンタクトプラグ２２が形成される。
【００２１】
図１０を参照して、次に、バリアメタル膜（図示しない）を、コンタクトプラグ２２上及びシリコン窒化膜２０上に、全面的に形成する。これにより、後のキャパシタ誘電体膜の形成工程で実行される熱処理の際に、キャパシタ下部電極を構成するルテニウム（Ｒｕ）膜と、コンタクトプラグ２２を構成するタングステン膜との界面で、所望しない反応が生じることを抑制することができる。次に、凹部２３内を完全に充填し得る膜厚を有する窒化タンタル膜を、バリアメタル上に全面的に形成する。次に、シリコン窒化膜２０の上面よりも上方に存在している部分の窒化タンタル膜及びバリアメタル膜を、ＣＭＰ法又はエッチバック法によって除去する。これにより、凹部２３内を充填するコンタクトプラグ２４が形成される。コンタクトプラグ２４は、シリコン窒化膜２０の上面内に露出する上面を有している。
【００２２】
図１１を参照して、次に、ＣＶＤ法によって、５０〜１５０ｎｍ程度の膜厚を有するシリコン窒化膜２５を、シリコン窒化膜２０上及びコンタクトプラグ２４上に、全面的に形成する。次に、後に形成されるキャパシタ下部電極の高さ以上の膜厚を有するシリコン酸化膜２６を、シリコン窒化膜２５上に全面的に形成する。シリコン酸化膜２６は、例えば、ＴＥＯＳ（又はＢＰＴＥＯＳ）とＯ３とをソースガスとして用いたプラズマＣＶＤ法によって形成される。
【００２３】
次に、スパッタリング法によって、タングステン膜を、シリコン酸化膜２６上に全面的に形成する。ここで、タングステン膜の代わりに、タングステンナイトライド膜、チタンナイトライド膜、シリコン窒化チタン膜、アルミニウム窒化チタン膜、窒化タンタル膜、シリコン窒化タンタル膜、シリコン窒化タングステン膜、又はシリコン窒化膜を形成してもよい。次に、そのタングステン膜を写真製版法及び異方性ドライエッチング法によってパターニングすることにより、コンタクトプラグ２４の上方が開口したパターンを有するタングステン膜２７を形成する。
【００２４】
図１２を参照して、次に、タングステン膜２７をメタルハードマスクとして用いて、異方性ドライエッチング法によって、シリコン酸化膜２６及びシリコン窒化膜２０，２５を部分的に除去する。これにより、シリコン窒化膜２０及びコンタクトプラグ２４によって規定される底面と、シリコン酸化膜２６及びシリコン窒化膜２０，２５によって規定される側面とを有するスルーホール２８が形成される。本実施の形態１において、スルーホール２８の直径Ｌ２は、図８に示したコンタクトホール２１の直径Ｌ１よりも大きい。
【００２５】
図１２に示すように、コンタクトプラグ２４の上端部は、スルーホール２８の底面から突出している。また、スルーホール２８を形成するためのエッチングによってタングステン膜２７は完全には除去されず、そのエッチングが完了した後の状態において、タングステン膜２７はシリコン酸化膜２６上に残置されている。
【００２６】
図１３を参照して、次に、アンモニア（ＮＨ３）雰囲気中で、７００℃程度の熱処理を約１分間実行する。あるいは、窒素（Ｎ２）雰囲気中で、６５０℃程度の熱処理を約１時間実行する。これにより、スルーホール２８の側面を規定している部分のシリコン酸化膜２６が窒化されて、シリコン酸化膜２６の側面内に変質層２９が形成される。
【００２７】
図１４を参照して、次に、スパッタリング法によってスルーホール２８の側面及び底面上にルテニウムのシード層（図示しない）を形成した後、ＣＶＤ法によって、ルテニウム膜３０を全面的に形成する。但し、シード層の形成は省略してもよい。図１４に示すように、ルテニウム膜３０は、スルーホール２８の側面及び底面上とタングステン膜２７の側面及び上面上とに、従来技術の説明で述べたライナー材を介することなく、直接に形成されている。
【００２８】
図１５を参照して、次に、タングステン膜２７と、シリコン酸化膜２６の上面よりも上方に存在している部分のルテニウム膜３０とを、ＣＭＰ法又はエッチバック法によって除去する。これにより、スルーホール２８の側面及び底面上に形成されている部分のルテニウム膜３０として、キャパシタ下部電極が得られる。次に、ルテニウム膜３０内に生じているダメージを、熱処理によって除去する。
【００２９】
図１６を参照して、次に、ＣＶＤ法によって、０．５〜２ｎｍ程度の膜厚を有するタンタル酸化膜（Ｔａ２Ｏ５）３１を、ルテニウム膜３０上、変質層２９上、及びシリコン酸化膜２６上に、全面的に形成する。タンタル酸化膜３１は、キャパシタ誘電体膜として機能する。次に、タンタル酸化膜３１の結晶化及び膜質の改善のために、酸素（Ｏ２）雰囲気中で６００〜６５０℃程度の熱処理を行う。次に、スパッタリング法又はＣＶＤ法によって、５０〜１５０ｎｍ程度の膜厚を有するルテニウム膜３２を、タンタル酸化膜３１上に全面的に形成する。ルテニウム膜３２は、キャパシタ上部電極として機能する。以上の工程により、ＭＯＳＦＥＴと、これに直列に接続されたキャパシタとを備える、ＤＲＡＭメモリセルが完成する。
【００３０】
このように本実施の形態１に係るキャパシタの製造方法によれば、スルーホール２８の底面及び下部側面は、シリコン窒化膜２０，２５によって規定されている。ルテニウムとの密着性は、酸化シリコンよりも窒化シリコンのほうが高い。そのため、シリコン窒化膜２０，２５を形成しないことによりスルーホール２８の底面及び下部側面がシリコン酸化膜１９，２６によって規定されている場合と比較すると、ルテニウム膜３０の剥離を抑制することができる。
【００３１】
しかも、シリコン酸化膜１９上にはシリコン窒化膜２０が形成されている。そのため、図１４に示した工程よりも後の工程で使用される洗浄液やエッチング液がルテニウム膜３０内に染み込んだとしても、その染み込んだ洗浄液等によってシリコン酸化膜１９が溶解されることを防止できる。
【００３２】
また、本実施の形態１に係るキャパシタの製造方法によれば、コンタクトプラグ２４の上端部が、スルーホール２８の底面から突出している。従って、ルテニウム膜３０とコンタクトプラグ２４との接触面積が増大することによって、両者の密着性が向上するため、ルテニウム膜３０の剥離を抑制することができる。
【００３３】
しかも、タンタル酸化膜３１の結晶化及び膜質の改善のための熱処理を行うことにより、ルテニウム膜３０には、スルーホール２８の底面上に形成されている部分のルテニウム膜３０が上方向に持ち上がって、その部分のルテニウム膜３０がコンタクトプラグ２４から剥離するような応力が加わる。しかしながら、本実施の形態１に係るキャパシタの製造方法によると、コンタクトプラグ２４の上端部がスルーホール２８の底面から突出しているために、ルテニウム膜３０の底部は、予め上に凸の形状を成している。従って、上記の応力が緩和されるため、コンタクトプラグ２４からルテニウム膜３０が剥離することを防止できる。
【００３４】
さらに、本実施の形態１に係るキャパシタの製造方法によれば、シリコン酸化膜２６上にはタングステン膜２７が形成されており、ルテニウム膜３０は、タングステン膜２７上に形成されている。ルテニウムとの密着性は、酸化シリコンよりもタングステンのほうが高い。そのため、タングステン膜２７を形成しないことによりルテニウム膜３０がシリコン酸化膜２６上に形成される場合と比較すると、ルテニウム膜３０の剥離を抑制することができる。
【００３５】
また、本実施の形態１に係るキャパシタの製造方法によれば、スルーホール２８の側面を規定している部分のシリコン酸化膜２６が窒化されることにより、シリコン酸化膜２６の側面内に変質層２９が形成されている。窒化された変質層２９は、酸化シリコンよりもルテニウムとの密着性が高い。そのため、変質層２９を形成しないことによりシリコン酸化膜２６の側面にルテニウム膜３０が形成される場合と比較すると、ルテニウム膜３０の剥離を抑制することができる。
【００３６】
さらに、本実施の形態１に係るキャパシタの製造方法によれば、ルテニウム膜３０は、スルーホール２８の側面及び底面上に、従来技術の説明で述べたライナー材を介することなく、直接に形成されている。従って、図１４に示した工程よりも後の工程で使用される洗浄液やエッチング液によって、ライナー材が溶解されることはない。そのため、ライナー材の溶解に起因してルテニウム膜３０が剥離することを防止できる。
【００３７】
実施の形態２．
図１７〜１９は、本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。まず、上記実施の形態１と同様の工程を経て、図１１に示した構造を得る。図１７を参照して、次に、タングステン膜２７をメタルハードマスクとして用いて、異方性ドライエッチング法によって、シリコン酸化膜２６及びシリコン窒化膜２０，２５を部分的に除去する。これにより、シリコン窒化膜２０及びコンタクトプラグ２４によって規定される底面と、シリコン酸化膜２６及びシリコン窒化膜２０，２５によって規定される側面とを有するスルーホール３５が形成される。
【００３８】
ここで、スルーホール３５を形成するためのエッチングは、酸化シリコンに対するエッチングレートよりも、窒化シリコンに対するエッチングレートの方が高い条件で行う。これにより、シリコン窒化膜２０，２５によって側面が規定されている部分のスルーホール３５の直径Ｌ３は、シリコン酸化膜２６によって側面が規定されている部分のスルーホール３５の直径Ｌ２よりも大きくなる。換言すると、スルーホール３５は、シリコン酸化膜２６によって規定される側面（以下「第１側面」と称する）と、第１側面よりも後退し、シリコン窒化膜２０，２５によって規定される側面（以下「第２側面」と称する）とを有している。
【００３９】
図１８を参照して、次に、上記実施の形態１と同様の方法によって、変質層２９及びルテニウム膜３０を形成する。ステップカバレッジの良好なＣＶＤ法によってルテニウム膜３０を形成することにより、ルテニウム膜３０は、スルーホール３５の第１側面のみならず第２側面にも堆積される。図１８に示すように、ルテニウム膜３０は、スルーホール３５の第１側面、第２側面、及び底面上と、タングステン膜２７の側面及び上面上とに、従来技術の説明で述べたライナー材を介することなく、直接に形成されている。
【００４０】
以降は、上記実施の形態１と同様の工程が実行される。図１９を参照して、まず、タングステン膜２７と、シリコン酸化膜２６の上面よりも上方に存在している部分のルテニウム膜３０とを除去する。次に、ルテニウム膜３０内に生じているダメージを除去するために、熱処理を行う。次に、タンタル酸化膜３１を形成する。次に、タンタル酸化膜３１の結晶化及び膜質の改善のために、熱処理を行う。次に、ルテニウム膜３２を形成する。以上の工程により、ＭＯＳＦＥＴと、これに直列に接続されたキャパシタとを備える、ＤＲＡＭメモリセルが完成する。
【００４１】
このように本実施の形態２に係るキャパシタの製造方法によれば、上記実施の形態１で述べた効果に加えて、以下の効果を得ることができる。即ち、本実施の形態２に係るキャパシタの製造方法によれば、スルーホール３５は、シリコン酸化膜２６によって規定される第１側面と、第１側面よりも後退し、シリコン窒化膜２０，２５によって規定される第２側面とを有しており、ルテニウム膜３０は、スルーホール３５の第１側面のみならず第２側面にも形成されている。即ち、ルテニウム膜３０の底部は、シリコン酸化膜２６（変質層２９）の下方に潜り込んで形成されている。その結果、この形状に起因して、ルテニウム膜３０の剥離を抑制することができる。
【００４２】
実施の形態３．
図２０〜２６は、本発明の実施の形態３に係るキャパシタの製造方法を工程順に示す断面図である。まず、上記実施の形態１と同様の工程を経て、図１０に示した構造を得る。図２０を参照して、次に、ＣＶＤ法によって、５０〜１５０ｎｍ程度の膜厚を有するシリコン窒化膜２５を、シリコン窒化膜２０上及びコンタクトプラグ２４上に、全面的に形成する。
【００４３】
図２１を参照して、次に、写真製版法及び異方性ドライエッチング法によって、シリコン窒化膜２５，２０を部分的に除去する。これにより、シリコン窒化膜２０及びコンタクトプラグ２４によって規定される底面と、シリコン窒化膜２０，２５によって規定される側面とを有するコンタクトホール４０が形成される。図２１に示すように、コンタクトプラグ２４は、コンタクトホール４０の底面から突出している。
【００４４】
図２２を参照して、次に、スパッタリング法によってコンタクトホール４０の側面及び底面上にルテニウムのシード層（図示しない）を形成した後、コンタクトホール４０内を完全に充填し得る膜厚を有するルテニウム膜４１を、ＣＶＤ法によって、コンタクトホール４０内及びシリコン窒化膜２５上に、全面的に形成する。なお、シード層の形成は省略してもよい。また、ルテニウム膜４１の代わりに、タングステン膜、タングステンナイトライド膜、チタンナイトライド膜、シリコン窒化チタン膜、アルミニウム窒化チタン膜、窒化タンタル膜、シリコン窒化タンタル膜、又はシリコン窒化タングステン膜を形成してもよい。次に、シリコン窒化膜２５の上面よりも上方に存在している部分のルテニウム膜４１を、ＣＭＰ法又はエッチバック法によって除去する。
【００４５】
図２３を参照して、次に、上記実施の形態１と同様の方法によって、シリコン酸化膜２６を、ルテニウム膜４１上及びシリコン窒化膜２５上に、全面的に形成する。次に、上記実施の形態１と同様の方法によって、タングステン膜２７を形成する。
【００４６】
図２４を参照して、次に、タングステン膜２７をメタルハードマスクとして用いて、及び、ルテニウム膜４１をエッチングストッパとして用いて、異方性ドライエッチング法によって、シリコン酸化膜２６を部分的に除去する。これにより、ルテニウム膜４１によって規定される底面と、シリコン酸化膜２６によって規定される側面とを有するスルーホール２８が形成される。本実施の形態３において、スルーホール２８の直径Ｌ２は、図２１に示したコンタクトホール４０の直径Ｌ３よりも小さい。
【００４７】
図２５を参照して、次に、上記実施の形態１と同様の方法によって、変質層２９及びルテニウム膜３０を形成する。図２５に示すように、ルテニウム膜３０は、スルーホール２８の側面及び底面上に、従来技術の説明で述べたライナー材を介することなく、直接に形成されている。
【００４８】
以降は、上記実施の形態１と同様の工程が実行される。図２６を参照して、まず、タングステン膜２７と、シリコン酸化膜２６の上面よりも上方に存在している部分のルテニウム膜３０とを除去する。次に、ルテニウム膜３０内に生じているダメージを除去するために、熱処理を行う。次に、タンタル酸化膜３１を形成する。次に、タンタル酸化膜３１の結晶化及び膜質の改善のために、熱処理を行う。次に、ルテニウム膜３２を形成する。以上の工程により、ＭＯＳＦＥＴと、これに直列に接続されたキャパシタとを備える、ＤＲＡＭメモリセルが完成する。
【００４９】
このように本実施の形態３に係るキャパシタの製造方法によれば、上記実施の形態１で述べた効果に加えて、以下の効果を得ることができる。即ち、本実施の形態３に係るキャパシタの製造方法によれば、キャパシタ下部電極の一部として機能するルテニウム膜４１は、シリコン酸化膜２６（変質層２９）の下方に潜り込んで形成されている。その結果、この形状に起因して、ルテニウム膜４１の剥離を抑制することができる。
【００５０】
実施の形態４．
図２７〜３０は、本発明の実施の形態４に係るキャパシタの製造方法を工程順に示す断面図である。まず、上記実施の形態１と同様の工程を経て、図１０に示した構造を得る。図２７を参照して、次に、ＣＶＤ法によって、０．５〜２ｎｍ程度の膜厚を有するタンタル酸化膜４５を、シリコン窒化膜２０上及びコンタクトプラグ２４上に、全面的に形成する。なお、タンタル酸化膜４５の代わりに、アルミニウム酸化膜（Ａｌ２Ｏ３）を形成してもよい。次に、タンタル酸化膜４５の結晶化のために、酸素雰囲気中で熱処理を行う。次に、ＣＶＤ法によって、５０〜１５０ｎｍ程度の膜厚を有するシリコン窒化膜２５を、タンタル酸化膜４５上に、全面的に形成する。
【００５１】
図２８を参照して、次に、写真製版法及び異方性ドライエッチング法によって、シリコン窒化膜２５を部分的に除去する。このエッチングは、酸化タンタルに対するエッチングレートよりも、窒化シリコンに対するエッチングレートの方が十分に大きい条件でエッチングを行う。これにより、タンタル酸化膜４５がエッチングストッパとして機能し、タンタル酸化膜４５によって規定される底面と、シリコン窒化膜２５によって規定される側面とを有するコンタクトホール４０ａが形成される。
【００５２】
図２９を参照して、次に、コンタクトホール４０ａの底面を規定している部分のタンタル酸化膜４５をエッチングによって除去する。これにより、シリコン窒化膜２０及びコンタクトプラグ２４によって規定される底面と、シリコン窒化膜２５及びタンタル酸化膜４５によって規定される側面とを有するコンタクトホール４０が形成される。
【００５３】
図３０を参照して、次に、上記実施の形態３と同様の方法によって、コンタクトホール４０内にルテニウム膜４１を形成する。その後は、上記実施の形態３と同様に、図２３に示した工程以降の工程が実行される。
【００５４】
このように本実施の形態４に係るキャパシタの製造方法によれば、タンタル酸化膜４５をエッチングストッパとして用いてシリコン窒化膜２５を除去した後に、タンタル酸化膜４５を除去することによって、コンタクトホール４０が形成される。従って、上記実施の形態３と比較して、コンタクトホール４０を形成するためのエッチングの制御が容易となる。そのため、キャパシタ下部電極の一部として機能するコンタクトプラグ４１を、精度良く形成することができる。
【００５５】
実施の形態５．
図３１，３２は、本発明の実施の形態５に係るキャパシタの製造方法を工程順に示す断面図である。まず、上記実施の形態１と同様の工程を経て、図１５に示した構造を得る。図３１を参照して、次に、ウェットエッチング法によって、シリコン酸化膜２６及び変質層２９を除去する。これにより、上面が開口した筒状のルテニウム膜３０がシリコン窒化膜２５の上面から突き出した構造が得られる。ルテニウム膜３０の底部は、ルテニウムとの密着性が高いシリコン窒化膜２０，２５及びコンタクトプラグ２４によって支持されている。そのため、シリコン窒化膜２５から突き出している部分のルテニウム膜３０が倒れることはない。次に、ルテニウム膜３０内に生じているダメージを、熱処理によって除去する。
【００５６】
図３２を参照して、次に、ＣＶＤ法によって、０．５〜２ｎｍ程度の膜厚を有するタンタル酸化膜３１を、ルテニウム膜３０上及びシリコン窒化膜２５上に、全面的に形成する。次に、タンタル酸化膜３１の結晶化及び膜質の改善のために、熱処理を行う。次に、スパッタリング法又はＣＶＤ法によって、５０〜１５０ｎｍ程度の膜厚を有するルテニウム膜３２を、タンタル酸化膜３１上に全面的に形成する。以上の工程により、ＭＯＳＦＥＴと、これに直列に接続されたキャパシタとを備える、ＤＲＡＭメモリセルが完成する。
【００５７】
このように本実施の形態５に係るキャパシタの製造方法によれば、キャパシタ下部電極とキャパシタ上部電極とが互いに対向する面積が、上記実施の形態１に係るキャパシタよりも増大する。従って、上記実施の形態１に係るキャパシタよりもキャパシタ容量が大きなキャパシタを得ることができる。
【００５８】
なお、以上の説明では、本実施の形態５に係る発明を上記実施の形態１に係るキャパシタの製造方法に適用する例について述べたが、本実施の形態５に係る発明は、上記実施の形態２〜４及び後述の実施の形態７にも適用できる。
【００５９】
実施の形態６．
図３３〜３６は、本発明の実施の形態６に係るキャパシタの製造方法を工程順に示す断面図である。まず、上記実施の形態１と同様の工程を経て、図１３に示した構造を得る。図３３を参照して、次に、スパッタリング法によってスルーホール２８の側面及び底面上にルテニウムのシード層（図示しない）を形成した後、ＣＶＤ法によって、スルーホール２８内を完全に充填し得る膜厚を有するルテニウム膜５０を、全面的に形成する。なお、シード層の形成は省略してもよい。
【００６０】
図３４を参照して、次に、タングステン膜２７と、シリコン酸化膜２６の上面よりも上方に存在している部分のルテニウム膜５０とを、ＣＭＰ法又はエッチバック法によって除去する。これにより、スルーホール２８内を充填するルテニウム膜５０として、キャパシタ下部電極が得られる。
【００６１】
図３５を参照して、次に、ウェットエッチング法によって、シリコン酸化膜２６及び変質層２９を除去する。これにより、柱状のルテニウム膜５０がシリコン窒化膜２５の上面から突き出した構造が得られる。ルテニウム膜５０の底部は、ルテニウムとの密着性が高いシリコン窒化膜２０，２５及びコンタクトプラグ２４によって支持されている。そのため、シリコン窒化膜２５から突き出している部分のルテニウム膜５０が倒れることはない。次に、ルテニウム膜５０内に生じているダメージを、熱処理によって除去する。
【００６２】
図３６を参照して、次に、ＣＶＤ法によって、０．５〜２ｎｍ程度の膜厚を有するタンタル酸化膜３１を、ルテニウム膜５０上及びシリコン窒化膜２５上に、全面的に形成する。次に、タンタル酸化膜３１の結晶化及び膜質の改善のために、熱処理を行う。次に、スパッタリング法又はＣＶＤ法によって、５０〜１５０ｎｍ程度の膜厚を有するルテニウム膜３２を、タンタル酸化膜３１上に全面的に形成する。以上の工程により、ＭＯＳＦＥＴと、これに直列に接続されたキャパシタとを備える、ＤＲＡＭメモリセルが完成する。
【００６３】
このように本実施の形態６に係るキャパシタの製造方法によれば、キャパシタ下部電極とキャパシタ上部電極とが互いに対向する面積が、上記実施の形態１に係るキャパシタよりも増大する。従って、上記実施の形態１に係るキャパシタよりもキャパシタ容量が大きなキャパシタを得ることができる。
【００６４】
なお、以上の説明では、本実施の形態６に係る発明を上記実施の形態１に係るキャパシタの製造方法に適用する例について述べたが、本実施の形態６に係る発明は、上記実施の形態２〜４及び後述の実施の形態７にも適用できる。
【００６５】
実施の形態７．
図３７〜４０は、本発明の実施の形態７に係るキャパシタの製造方法を工程順に示す断面図である。まず、上記実施の形態１と同様の工程を経て、図６に示した構造を得る。図３７を参照して、次に、写真製版法及び異方性ドライエッチング法によって、シリコン窒化膜２０をパターニングする。シリコン窒化膜２０は、コンタクトプラグ１３ｂの上方が開口したパターンを有している。
【００６６】
次に、シリコン窒化膜２０をハードマスクとして用いて、異方性ドライエッチング法によって、シリコン酸化膜１９を部分的に除去する。このとき、窒化シリコンに対するエッチングレートよりも酸化シリコンに対するエッチングレートの方が十分に大きい条件で、エッチングを行う。これにより、コンタクトプラグ１３ｂ及びシリコン酸化膜１２によって規定される底面と、シリコン酸化膜１４，１９及びサイドウォールスペーサ１８によって規定される側面とを有するコンタクトホール５５が、自己整合的に形成される。
【００６７】
図３８を参照して、次に、コンタクトホール５５内を完全に充填し得る膜厚を有するタングステン膜を、コンタクトホール５５内及びシリコン窒化膜２０上に、全面的に形成する。次に、シリコン窒化膜２０の上面よりも上方に存在している部分のタングステン膜を、エッチバック法によって除去する。また、コンタクトホール５５の上部内に存在している部分のタングステン膜を、エッチバック法によって除去することにより、凹部５７を形成する。以上の工程により、コンタクトプラグ１３ｂに接続されたコンタクトプラグ５６が形成される。
【００６８】
次に、バリアメタル膜（図示しない）を、コンタクトプラグ５６上及びシリコン窒化膜２０上に、全面的に形成する。次に、凹部５７内を完全に充填し得る膜厚を有する窒化タンタル膜を、バリアメタル上に全面的に形成する。次に、シリコン窒化膜２０の上面よりも上方に存在している部分の窒化タンタル膜及びバリアメタル膜を、ＣＭＰ法又はエッチバック法によって除去する。これにより、凹部５７内を充填するコンタクトプラグ５８が形成される。
【００６９】
図３９を参照して、次に、上記実施の形態１と同様の方法によって、シリコン窒化膜２５を、シリコン窒化膜２０上及びコンタクトプラグ５８上に、全面的に形成する。次に、シリコン酸化膜２６を、シリコン窒化膜２５上に全面的に形成する。次に、コンタクトプラグ５８の上方が開口したパターンを有するタングステン膜２７を、シリコン酸化膜２６上に形成する。次に、タングステン膜２７をメタルハードマスクとして用いて、及び、コンタクトプラグ５８をエッチングストッパとして用いて、異方性ドライエッチング法によって、シリコン酸化膜２６及びシリコン窒化膜２５を部分的に除去する。これにより、コンタクトプラグ５８によって規定される底面と、シリコン酸化膜２６及びシリコン窒化膜２５によって規定される側面とを有するスルーホール２８が形成される。本実施の形態７において、スルーホール２８の直径Ｌ２は、図３７に示したコンタクトホール５５の直径Ｌ４よりも小さい。
【００７０】
図４０を参照して、次に、上記実施の形態１と同様の方法によって、変質層２９、ルテニウム膜３０、タンタル酸化膜３１、及びルテニウム膜３２を、この順に形成する。以上の工程により、ＭＯＳＦＥＴと、これに直列に接続されたキャパシタとを備える、ＤＲＡＭメモリセルが完成する。
【００７１】
このように本実施の形態７に係るキャパシタの製造方法によれば、コンタクトホール５５の直径Ｌ４がスルーホール２８の直径Ｌ２よりも大きい。そのため、タングステン膜２７をパターニングするための写真製版工程において、フォトマスクのアライメントずれに対するマージンを大きくすることができる。その結果、ルテニウム膜３０をコンタクトプラグ５８に確実に接触させることができる。
【００７２】
しかも、スルーホール２８を形成するためのエッチング工程において、コンタクトプラグ５８をエッチングストッパとして用いることができる。そのため、エッチングの制御が容易となる。
【００７３】
なお、以上の説明では、本実施の形態７に係る発明を上記実施の形態１に係るキャパシタの製造方法に適用する例について述べたが、本実施の形態７に係る発明は、上記実施の形態２〜６にも適用できる。例えば、本実施の形態７に係る発明を上記実施の形態２に適用する場合は、コンタクトホール５５の直径Ｌ４は、スルーホール３５の直径Ｌ３よりも大きく設定される。同様に、本実施の形態７に係る発明を上記実施の形態３，４に適用する場合は、コンタクトホール５５の直径Ｌ４は、コンタクトホール４０，４０ａの直径Ｌ３よりも大きく設定される。
【００７４】
また、上記実施の形態１〜７では、キャパシタ上部電極及びキャパシタ下部電極の材質がルテニウムである場合について述べたが、これらの電極の材質は、プラチナ（Ｐｔ）又はイリジウム（Ｉｒ）等の他の白金属元素、あるいはＴｉＮであってもよい。さらに、キャパシタ誘電体膜の材質が酸化タンタルである場合について述べたが、キャパシタ誘電体膜の材質は、チタン酸ストロンチウム（ＳＴＯ）又はチタン酸バリウムストロンチウム（ＢＳＴ）等の、他の高誘電体又は強誘電体であってもよい。
【００７５】
【発明の効果】
第１〜第４の発明によれば、キャパシタ下部電極の剥離を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図２】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図３】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図４】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図５】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図６】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図７】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図８】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図９】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１０】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１１】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１２】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１３】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１４】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１５】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１６】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１７】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図１８】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図１９】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２０】本発明の実施の形態３に係るキャパシタの製造方法を工程順に示す断面図である。
【図２１】本発明の実施の形態３に係るキャパシタの製造方法を工程順に示す断面図である。
【図２２】本発明の実施の形態３に係るキャパシタの製造方法を工程順に示す断面図である。
【図２３】本発明の実施の形態３に係るキャパシタの製造方法を工程順に示す断面図である。
【図２４】本発明の実施の形態３に係るキャパシタの製造方法を工程順に示す断面図である。
【図２５】本発明の実施の形態３に係るキャパシタの製造方法を工程順に示す断面図である。
【図２６】本発明の実施の形態３に係るキャパシタの製造方法を工程順に示す断面図である。
【図２７】本発明の実施の形態４に係るキャパシタの製造方法を工程順に示す断面図である。
【図２８】本発明の実施の形態４に係るキャパシタの製造方法を工程順に示す断面図である。
【図２９】本発明の実施の形態４に係るキャパシタの製造方法を工程順に示す断面図である。
【図３０】本発明の実施の形態４に係るキャパシタの製造方法を工程順に示す断面図である。
【図３１】本発明の実施の形態５に係るキャパシタの製造方法を工程順に示す断面図である。
【図３２】本発明の実施の形態５に係るキャパシタの製造方法を工程順に示す断面図である。
【図３３】本発明の実施の形態６に係るキャパシタの製造方法を工程順に示す断面図である。
【図３４】本発明の実施の形態６に係るキャパシタの製造方法を工程順に示す断面図である。
【図３５】本発明の実施の形態６に係るキャパシタの製造方法を工程順に示す断面図である。
【図３６】本発明の実施の形態６に係るキャパシタの製造方法を工程順に示す断面図である。
【図３７】本発明の実施の形態７に係るキャパシタの製造方法を工程順に示す断面図である。
【図３８】本発明の実施の形態７に係るキャパシタの製造方法を工程順に示す断面図である。
【図３９】本発明の実施の形態７に係るキャパシタの製造方法を工程順に示す断面図である。
【図４０】本発明の実施の形態７に係るキャパシタの製造方法を工程順に示す断面図である。
【符号の説明】
１９，２６  シリコン酸化膜、２０，２５  シリコン窒化膜、２２，２４，５６，５８  コンタクトプラグ、２７  タングステン膜、２８，３５  スルーホール、２９  変質層、３０，３２，４１，５０  ルテニウム膜、３１，４５  タンタル酸化膜、４０，４０ａ，５５  コンタクトホール。
【図１】
2004289046.tif 000003
【図２】
2004289046.tif 000004
【図３】
2004289046.tif 000005
【図４】
2004289046.tif 000006
【図５】
2004289046.tif 000007
【図６】
2004289046.tif 000008
【図７】
2004289046.tif 000009
【図８】
2004289046.tif 000010
【図９】
2004289046.tif 000011
【図１０】
2004289046.tif 000012
【図１１】
2004289046.tif 000013
【図１２】
2004289046.tif 000014
【図１３】
2004289046.tif 000015
【図１４】
2004289046.tif 000016
【図１５】
2004289046.tif 000017
【図１６】
2004289046.tif 000018
【図１７】
2004289046.tif 000019
【図１８】
2004289046.tif 000020
【図１９】
2004289046.tif 000021
【図２０】
2004289046.tif 000022
【図２１】
2004289046.tif 000023
【図２２】
2004289046.tif 000024
【図２３】
2004289046.tif 000025
【図２４】
2004289046.tif 000026
【図２５】
2004289046.tif 000027
【図２６】
2004289046.tif 000028
【図２７】
2004289046.tif 000029
【図２８】
2004289046.tif 000030
【図２９】
2004289046.tif 000031
【図３０】
2004289046.tif 000032
【図３１】
2004289046.tif 000033
【図３２】
2004289046.tif 000034
【図３３】
2004289046.tif 000035
【図３４】
2004289046.tif 000036
【図３５】
2004289046.tif 000037
【図３６】
2004289046.tif 000038
【図３７】
2004289046.tif 000039
【図３８】
2004289046.tif 000040
【図３９】
2004289046.tif 000041
【図４０】
2004289046.tif 000042