(57)【要約】【課題】配線インダクタンスを低減し、スイッチング素子のターンオフ時に発生するスパイク電圧を抑制して素子を保護する。【解決手段】電力変換部ＱＡ’（ＩＧＢＴモジュール２０）の直流端子間に、第１及び第２の平滑コンデンサＣＦ１，ＣＦ２からなるコンデンサ直列回路が接続された半導体電力変換回路に関する。前記コンデンサ直列回路の正極と電力変換部ＱＡ’の正極とを接続するプラス側ブスバー３２と、前記コンデンサ直列回路の負極と電力変換部ＱＡ’の負極とを接続するマイナス側ブスバー３３と、第１，第２の平滑コンデンサＣＦ１，ＣＦ２を直列接続する中間接続用ブスバー３１とを備える。すべてのブスバー３１〜３３の外形をほぼ同一形状に形成し、中間接続用ブスバー３１を挟んで、プラス側ブスバー３２、中間接続用ブスバー３１及びマイナス側ブスバー３３を積層して３層のラミネート構造とする。【選択図】  図２
2004153951.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子を上下アームにそれぞれ備えた電力変換部の直流端子間に、第１及び第２の平滑コンデンサからなるコンデンサ直列回路が接続された半導体電力変換回路において、
前記コンデンサ直列回路の正極と前記電力変換部の正極とを接続するプラス側ブスバーと、
前記コンデンサ直列回路の負極と前記電力変換部の負極とを接続するマイナス側ブスバーと、
第１の平滑コンデンサと第２の平滑コンデンサとを直列接続する中間接続用ブスバーと、を備え、
すべての前記ブスバーの外形をほぼ同一形状に形成すると共に、前記中間接続用ブスバーを挟んで、前記プラス側ブスバー、中間接続用ブスバー及びマイナス側ブスバーを積層することにより、３層のラミネート構造としたことを特徴とする半導体電力変換回路。
【請求項２】
半導体スイッチング素子を上下アームにそれぞれ備えた電力変換部の直流端子間に、第１及び第２の平滑コンデンサからなるコンデンサ直列回路が接続された半導体電力変換回路において、
前記コンデンサ直列回路の正極と前記電力変換部の正極とを接続するプラス側ブスバーと、
前記コンデンサ直列回路の負極と前記電力変換部の負極とを接続するマイナス側ブスバーと、
第１の平滑コンデンサと第２の平滑コンデンサとを直列接続する中間接続用ブスバーと、を備え、
前記マイナス側ブスバー及び中間接続用ブスバーを同一平面上に配置すると共に、これらのマイナス側ブスバー及び中間接続用ブスバーを組み合わせたものと外形がほぼ同一であるプラス側ブスバーを前記マイナス側ブスバー及び中間接続用ブスバーに積層することにより、２層のラミネート構造としたことを特徴とする半導体電力変換回路。
【請求項３】
半導体スイッチング素子を上下アームにそれぞれ備えた電力変換部の直流端子間に、第１及び第２の平滑コンデンサからなるコンデンサ直列回路が接続された半導体電力変換回路において、
前記コンデンサ直列回路の正極と前記電力変換部の正極とを接続するプラス側ブスバーと、
前記コンデンサ直列回路の負極と前記電力変換部の負極とを接続するマイナス側ブスバーと、
第１の平滑コンデンサと第２の平滑コンデンサとを直列接続する中間接続用ブスバーと、を備え、
前記プラス側ブスバー及び中間接続用ブスバーを同一平面上に配置すると共に、これらのプラス側ブスバー及び中間接続用ブスバーを組み合わせたものと外形がほぼ同一であるマイナス側ブスバーを前記プラス側ブスバー及び中間接続用ブスバーに積層することにより、２層のラミネート構造としたことを特徴とする半導体電力変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、特に半導体スイッチング素子の電流遮断時に発生するスパイク電圧を低減させるようにした半導体電力変換回路に関する。
【０００２】
【従来の技術】
図８に、電圧駆動型半導体スイッチング素子としてＩＧＢＴを使用した公知の単相電圧形インバータの回路構成図を示す。この電圧形インバータは、直流電源Ｅｄ、第１，第２の平滑コンデンサＣＦ１，ＣＦ２、及び、フリーホイーリングダイオード（以下、ＦＷＤと略記する）がそれぞれ逆並列接続されたＩＧＢＴ  Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２により構成されている。
ここで、ＣＡはコンデンサ直列回路を示し、ＱＡはＩＧＢＴのスイッチング動作により直流−交流変換を行う電力変換部を示している。なお、Ｌｍ（Ｐ），Ｌｍ（Ｃ），Ｌｍ（Ｎ）は回路の配線インダクタンス、Ｍは負荷としての交流電動機である。
【０００３】
この電圧形インバータでは、ＩＧＢＴ  Ｑ１２，Ｑ２１をオンすることで正の直流電圧Ｖ（＋Ｖ）を出力し、ＩＧＢＴ  Ｑ１１，Ｑ２２をオンすることで負の直流電圧（−Ｖ）を出力するようになっており、出力電圧の極性が正→負→正→負と交互に変化することによって、交流電圧が出力されるものである。図８は、この電圧形インバータから交流電動機Ｍに負荷電流ＩＬを流す構成である。
【０００４】
次に、図９は、図８に示した電圧形インバータにおいて、ＩＧＢＴ  Ｑ２１がスイッチングするときの等価回路図であり、ＱＡ’は一相分の電力変換部を示す。また、図１０は、ＩＧＢＴ  Ｑ２１のターンオフ時におけるコレクタ−エミッタ間電圧ＶＣＥ及びコレクタ電流ＩＣの波形を示している。
【０００５】
図９において、ＩＧＢＴ  Ｑ２１がオン状態のときにはＣＦ１→Ｌｍ（Ｐ）→Ｌ→Ｑ２１→Ｌｍ（Ｎ）→ＣＦ２→Ｌｍ（Ｃ）→ＣＦ１の経路で電流が流れる。
ここで、Ｌは電動機Ｍの巻線インダクタンスである。ＩＧＢＴ  Ｑ２１がターンオフすると、そのコレクタ−エミッタ間電圧ＶＣＥが上昇する。コレクタ−エミッタ間電圧ＶＣＥが直流電源Ｅｄの電圧（その電圧値もＥｄとする）に達してＩＧＢＴ  Ｑ１１に内蔵されているＦＷＤがオンすることにより、負荷電流ＩＬはこのＦＷＤに転流し、ＩＧＢＴ  Ｑ２１のコレクタ電流ＩＣは減少する。
回路の配線インダクタンスＬｍ＝Ｌｍ（Ｐ）＋Ｌｍ（Ｃ）＋Ｌｍ（Ｎ）とすると、コレクタ電流ＩＣの電流変化率（減少率）である（−ｄｉ／ｄｔ）によって、配線インダクタンスＬｍに誘起電圧ＶＬｍ（＝Ｌｍ×ｄｉ／ｄｔ）が発生し、図１０に示すように、期間Δｔの間はＩＧＢＴ  Ｑ２１にＥｄ＋ΔＶｓｐの大きさの電圧が印加される。なお、ΔＶｓｐはスパイク電圧であり、ＶＬｍに等しい。
【０００６】
このターンオフ時のスパイク電圧ΔＶｓｐによる素子破壊を防ぐには、ΔＶｓｐを低減させる必要がある。前述の如くスパイク電圧ΔＶｓｐは、Ｌｍ×（ｄｉ／ｄｔ）であるから、ΔＶｓｐを低減させる方法としては、回路の配線インダクタンスＬｍ（Ｐ），Ｌｍ（Ｎ）を低減させる方法が一般的である。
【０００７】
図１１、図１２は、回路の配線インダクタンスＬｍ（Ｐ），Ｌｍ（Ｎ）を低減させる従来技術を示している。この従来技術では、平滑コンデンサとして、電解コンデンサが２直列２並列接続されており、図１２に示すように、並列接続された電解コンデンサＣ１１，Ｃ１２により第１の平滑コンデンサＣＦ１（図８，図９の平滑コンデンサＣＦ１に相当）が構成され、同じく電解コンデンサＣ２１，Ｃ２２により第２の平滑コンデンサＣＦ２（図８，図９の平滑コンデンサＣＦ２に相当）が構成されている。なお、ＬＣ１１，ＬＣ１２，ＬＣ２１，ＬＣ２２は各コンデンサの内部インダクタンスである。
【０００８】
また、図１１、図１２において、１１は平滑コンデンサＣＦ１，ＣＦ２同士を直列接続するための中間接続用ブスバー、１２は平滑コンデンサＣＦ１，ＣＦ２からなるコンデンサ直列回路の正極とＩＧＢＴモジュール２０（電力変換部ＱＡ’）の正極とを接続するプラス側ブスバー、１３はコンデンサ直列回路の負極とＩＧＢＴモジュール２０（電力変換部ＱＡ’）の負極とを接続するマイナス側ブスバーである。ここで、ＩＧＢＴモジュール２０は、実質的に図８における電力変換部ＱＡと同一のものであり、ＩＧＢＴ  Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２が内蔵されている。
【０００９】
図１２において、ＩＧＢＴ  Ｑ２１のターンオフ時のスパイク電圧発生時には、ＣＦ１→Ｌｍ（Ｐ）→Ｑ１１→Ｑ２１→Ｌｍ（Ｎ）→ＣＦ２→Ｌｍ（Ｃ）→ＣＦ１のルートで電流ｉ（電流変化率：−ｄｉ／ｄｔ）が流れる。このとき、スパイク電圧の発生に影響する回路の配線インダクタンスＬｍ（ｔｏｔａｌ）は、数式１となる。
【００１０】
【数１】
Ｌｍ（ｔｏｔａｌ）＝（ＬＣ１１×ＬＣ１２）／（ＬＣ１１＋ＬＣ１２）＋（ＬＣ２１×ＬＣ２２）／（ＬＣ２１＋ＬＣ２２）＋Ｌｍ（Ｐ）＋Ｌｍ（Ｎ）＋Ｌｍ（Ｃ）
【００１１】
図１１、図１２に示すように、プラス側ブスバー１２とマイナス側ブスバー１３とを絶縁層（図示せず）を介して積層する２層のラミネート構造にすると、ブスバー１２，１３間の相互インダクタンスが大きくなり、Ｌｍ（Ｐ）＋Ｌｍ（Ｎ）−２Ｍｍ（ＰＮ）≒０となる。このことから、スパイク電圧発生に影響する回路の配線インダクタンスＬｍ（ｔｏｔａｌ）は、数式２となる。
【００１２】
【数２】
2004153951.tif 000003
【００１３】
この数式２より、ブスバー１２，１３を２層ラミネート構造にすることによって配線インダクタンスが低減され、スパイク電圧ΔＶｓｐを低減することができる。
【００１４】
一方、電力変換装置において、板状絶縁材を介して正側及び負側の２枚の板状導体を積層することによりラミネート構造としたものが公知となっている（例えば、後述する特許文献１参照）。
また、複数の正側主回路直流導体と複数の負側主回路直流導体とを絶縁層を介在させて積層することによりラミネート構造としたものも公知となっている（例えば、後述する特許文献２参照）。
更に、マルチレベルインバータ、例えば３レベルインバータにおいて、電圧レベルがそれぞれ第１〜第３の直流電圧となる第１〜第３の板状導体を絶縁シートを介し積層してラミネート構造としたものも公知となっている（例えば、後述する特許文献３参照）。
これらの従来技術は、何れも配線インダクタンスの低減を目的としている。
【００１５】
【特許文献１】
特開平１１−９８８１５号公報（図１、図３等）
【特許文献２】
特開２０００−１０２２５３号公報（図２等）
【特許文献３】
特開平１１−８９２４７号公報
【００１６】
【発明が解決しようとする課題】
前述した図１１，図１２のように、プラス側ブスバー１２とマイナス側ブスバー１３とをラミネート構造にする方法では、確かにスパイク電圧ΔＶｓｐを低減することが可能であるが、数式２から明らかなように、平滑コンデンサＣＦ１，ＣＦ２同士を直列接続するための中間接続用ブスバー１１の配線インダクタンスＬｍ（Ｃ）が残っているため、回路全体の配線インダクタンスＬｍ（ｔｏｔａｌ）としては更に低減の余地があることになる。
【００１７】
また、特許文献１，２に記載された従来技術は、図１１，図１２と同様にもっぱら正側及び負側の導体を積層するものであり、上述したごとく平滑コンデンサ同士を直列接続する中間接続用ブスバーの配線インダクタンスについては考慮されていない。
【００１８】
更に、図１３の上段に示す回路図は、特許文献３に記載された３レベルインバータの一相分を抜き出したものであり、７１，７２は平滑コンデンサ、７３，７６はスイッチング素子モジュール、７４，７５，７７，７８はＩＧＢＴ等の半導体スイッチング素子、７９，８０はダイオード、８１は配線インダクタンスである。
この従来技術では、平滑コンデンサ７１，７２の直列回路の両端及び直列接続点と、スイッチング素子モジュール７３，７６の直列回路の両端及びダイオード（ダイオードモジュール）７９，８０の相互接続点との間を接続する第１〜第３の板状導体をラミネート構造とすることにより、図１３の下段に示す如く、コンデンサ７１，７２とスイッチング素子モジュール７３，７６との間の板状導体（破線で包囲した部分）が積層化されることになる。
【００１９】
しかしながら、スイッチング素子モジュール７３，７６、ダイオード（ダイオードモジュール）７９，８０及び平滑コンデンサ７１，７２の相互間の配線は複雑であり、各モジュール内の素子近くまで板状導体をラミネート構造とするのは物理的、空間的制約があって困難である。
このため、破線で包囲した部分以外の導体の配線インダクタンスは依然として存在することになり、スパイク電圧の低減にも限界があった。
【００２０】
そこで本発明は、上述した各従来技術よりも配線インダクタンスを一層低減可能とし、特に２レベルの直流電圧を出力可能なインバータ等に最適な半導体電力変換回路を提供しようとするものである。
【００２１】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、半導体スイッチング素子を上下アームにそれぞれ備えた電力変換部の直流端子間に、第１及び第２の平滑コンデンサからなるコンデンサ直列回路が接続された半導体電力変換回路において、
前記コンデンサ直列回路の正極と前記電力変換部の正極とを接続するプラス側ブスバーと、前記コンデンサ直列回路の負極と前記電力変換部の負極とを接続するマイナス側ブスバーと、第１の平滑コンデンサと第２の平滑コンデンサとを直列接続する中間接続用ブスバーと、を備え、
すべての前記ブスバーの外形をほぼ同一形状に形成すると共に、前記中間接続用ブスバーを挟んで、前記プラス側ブスバー、中間接続用ブスバー及びマイナス側ブスバーを積層することにより、３層のラミネート構造としたものである。
【００２２】
請求項２記載の発明は、マイナス側ブスバー及び中間接続用ブスバーを同一平面上に配置すると共に、これらのマイナス側ブスバー及び中間接続用ブスバーを組み合わせたものと外形がほぼ同一であるプラス側ブスバーをマイナス側ブスバー及び中間接続用ブスバーに積層することにより、２層のラミネート構造としたものである。
【００２３】
請求項３記載の発明は、プラス側ブスバー及び中間接続用ブスバーを同一平面上に配置すると共に、これらのプラス側ブスバー及び中間接続用ブスバーを組み合わせたものと外形がほぼ同一であるマイナス側ブスバーを前記プラス側ブスバー及び中間接続用ブスバーに積層することにより、２層のラミネート構造としたものである。
【００２４】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は請求項１に係る本発明の第１実施形態を示す主要部の斜視図、図２はＩＧＢＴ  Ｑ２１がスイッチングする際の図１の等価回路図であり、図１２と同様にＱＡ’は一相分の電力変換部である。なお、図１１，図１２と同一の構成要素には同一の参照符号を付してあり、以下では異なる部分を中心に説明する。
【００２５】
図１，図２において、３１は第１，第２の平滑コンデンサＣＦ１，ＣＦ２を直列に接続するための中間接続用ブスバー、３２は平滑コンデンサＣＦ１，ＣＦ２の直列回路の正極とＩＧＢＴモジュール２０（電力変換部）の正極とを接続するプラス側ブスバー、３３は平滑コンデンサＣＦ１，ＣＦ２の直列回路の負極とＩＧＢＴモジュール２０（電力変換部）の負極とを接続するマイナス側ブスバーである。これらの中間接続用ブスバー３１、プラス側ブスバー３２及びマイナス側ブスバー３３は、外形が何れも同一形状で長方形の板状に形成され、図示しない絶縁層を介して積層することにより３層のラミネート構造を形成している。
【００２６】
図２において、Ｌｍ（Ｃ１），Ｌｍ（Ｃ２）は中間接続用ブスバー３１の配線インダクタンス、Ｌｍ（Ｐ１），Ｌｍ（Ｐ２）はプラス側ブスバー３２の配線インダクタンス、Ｌｍ（Ｎ１），Ｌｍ（Ｎ２）はマイナス側ブスバー３３の配線インダクタンス、Ｍｍ（ＰＣ），Ｍｍ（ＮＣ），Ｍｍ（ＰＮ）は相互インダクタンスを示している。また、破線で囲った部分は、中間接続用ブスバー３１、プラス側ブスバー３２及びマイナス側ブスバー３３のラミネート構造部分である。
【００２７】
例えば、ＩＧＢＴ  Ｑ２１のターンオフ時のスパイク電圧発生時には、ＣＦ１→Ｌｍ（Ｐ１）→Ｌｍ（Ｐ２）→Ｑ１１→Ｑ２１→Ｌｍ（Ｎ２）→Ｌｍ（Ｎ１）→ＣＦ２→Ｌｍ（Ｃ２）→Ｌｍ（Ｃ１）→ＣＦ１のルートで電流（電流変化率：ｄｉ／ｄｔ）が流れる。スパイク電圧の発生に影響する回路の配線インダクタンスＬｍ（ｔｏｔａｌ）は、数式３となる。
【００２８】
【数３】
Ｌｍ（ｔｏｔａｌ）＝（ＬＣ１１×ＬＣ１２）／（ＬＣ１１＋ＬＣ１２）＋（ＬＣ２１×ＬＣ２２）／（ＬＣ２１＋ＬＣ２２）＋Ｌｍ（Ｐ１）＋Ｌｍ（Ｐ２）＋Ｌｍ（Ｎ１）＋Ｌｍ（Ｎ２）＋Ｌｍ（Ｃ１）＋Ｌｍ（Ｃ２）
【００２９】
図１に示すように、同一形状の中間接続用ブスバー３１、プラス側ブスバー３２及びマイナス側ブスバー３３を３層のラミネート構造にすると、それぞれのブスバー間の相互インダクタンスが大きくなり、
Ｌｍ（Ｐ１）＋Ｌｍ（Ｃ１）−２Ｍｍ（ＰＣ）≒０，
Ｌｍ（Ｐ２）＋Ｌｍ（Ｎ２）−２Ｍｍ（ＰＮ）≒０，
Ｌｍ（Ｃ２）＋Ｌｍ（Ｎ１）−２Ｍｍ（ＣＮ）≒０
となる。このことから、スパイク電圧の発生に影響する回路の配線インダクタンスＬｍ（ｔｏｔａｌ）は、数式４となる。
【００３０】
【数４】
2004153951.tif 000004
【００３１】
以上の結果から数式４＜数式２となり、この実施形態の方が図１１，図１２の従来技術よりも配線インダクタンスが小さくなるため、ＩＧＢＴ  Ｑ２１のターンオフ時におけるスパイク電圧ΔＶｓｐを低減することができる。
なお、図３はＩＧＢＴ  Ｑ２１のターンオフ時における動作波形であり、ＩＧＢＴ  Ｑ２１のコレクタ−エミッタ間電圧ＶＣＥについて、その最大値をＶｓｐ０（導体をラミネート構造としない場合），Ｖｓｐ１（図１１，図１２の従来技術），Ｖｓｐ２（本実施形態）として示してある。
図３から明らかなように、本実施形態によれば、スパイク電圧の低減によってコレクタ−エミッタ間電圧ＶＣＥの最大値Ｖｓｐ２が大幅に低下している。
【００３２】
次に、図４は請求項２に係る本発明の第２実施形態を示す主要部の斜視図、図５はＩＧＢＴ  Ｑ２１がスイッチングする際の図４の等価回路図である。
図４，図５において、４１は第１，第２の平滑コンデンサＣＦ１，ＣＦ２を直列に接続するための中間接続用ブスバー、４２はコンデンサ直列回路の正極とＩＧＢＴモジュール２０の正極とを接続するプラス側ブスバー、４３はコンデンサ直列回路の負極とＩＧＢＴモジュール２０の負極とを接続するマイナス側ブスバーである。
【００３３】
中間接続用ブスバー４１及びマイナス側ブスバー４３は外形が何れも同一形状で長方形の板状に形成され、同一平面上に配置されると共に、プラス側ブスバー４２は、中間接続用ブスバー４１及びマイナス側ブスバー４３のほぼ２倍の大きさに形成され、これらのブスバー４１，４３を組み合わせたものの外形はプラス側ブスバー４２の外形とほぼ等しくなっている。そして、プラス側ブスバー４２の下方に中間接続用ブスバー４１及びマイナス側ブスバー４３を絶縁層（図示せず）を介して積層することにより、２層のラミネート構造が形成される。
【００３４】
図５において、Ｌｍ（Ｃ）は中間接続用ブスバー４１の配線インダクタンス、Ｌｍ（Ｐ１），Ｌｍ（Ｐ２）はプラス側ブスバー４２の配線インダクタンス、Ｌｍ（Ｎ）はマイナス側ブスバー４３の配線インダクタンス、Ｍｍ（ＰＣ），Ｍｍ（ＰＮ）は相互インダクタンスを示している。また、破線で囲った部分は、中間接続用ブスバー４１、プラス側ブスバー４２及びマイナス側ブスバー４３のラミネート構造部分である。
【００３５】
ＩＧＢＴ  Ｑ２１のターンオフ時のスパイク電圧発生時には、ＣＦ１→Ｌｍ（Ｐ１）→Ｌｍ（Ｐ２）→Ｑ１１→Ｑ２１→Ｌｍ（Ｎ）→ＣＦ２→Ｌｍ（Ｃ）→ＣＦ１のルートで電流（電流変化率：ｄｉ／ｄｔ）が流れる。スパイク電圧発生に影響する配線インダクタンスＬｍ（ｔｏｔａｌ）は、数式５となる。
【００３６】
【数５】
Ｌｍ（ｔｏｔａｌ）＝（ＬＣ１１×ＬＣ１２）／（ＬＣ１１＋ＬＣ１２）＋（ＬＣ２１×ＬＣ２２）／（ＬＣ２１＋ＬＣ２２）＋Ｌｍ（Ｐ１）＋Ｌｍ（Ｐ２）＋Ｌｍ（Ｎ）＋Ｌｍ（Ｃ）
【００３７】
図４に示すように、プラス側ブスバー４２に対して、中間接続用ブスバー４１とマイナス側ブスバー４３との両者を組合わせた形状がほぼ同一になるようにして２層のラミネート構造にすると、それぞれのブスバー間の相互インダクタンスが大きくなり、
Ｌｍ（Ｐ１）＋Ｌｍ（Ｃ）−２Ｍｍ（ＰＣ）≒０，
Ｌｍ（Ｐ２）＋Ｌｍ（Ｎ）−２Ｍｍ（ＰＮ）≒０
となる。
このことから、スパイク電圧の発生に影響する配線インダクタンスＬｍ（ｔｏｔａｌ）は、数式６となる。
【００３８】
【数６】
2004153951.tif 000005
【００３９】
以上の結果から数式６＜数式２となり、この実施形態においても図１１，図１２の従来技術に比べて配線インダクタンスを小さくすることができ、スパイク電圧ΔＶｓｐを低減することができる。
【００４０】
図６は請求項３に係る本発明の第３実施形態を示す主要部の斜視図、図７はＩＧＢＴ  Ｑ２１がスイッチングする際の図６の等価回路図である。
図６，図７において、５１は第１，第２の平滑コンデンサＣＦ１，ＣＦ２を直列に接続するための中間接続用ブスバー、５２はコンデンサ直列回路の正極とＩＧＢＴモジュール２０の正極とを接続するプラス側ブスバー、５３はコンデンサ直列回路の負極とＩＧＢＴモジュール２０の負極とを接続するマイナス側ブスバーである。
【００４１】
この実施形態では、中間接続用ブスバー５１及びプラス側ブスバー５２は外形が何れも同一形状で長方形の板状に形成され、同一平面上に配置されると共に、マイナス側ブスバー５３は、中間接続用ブスバー５１及びプラス側ブスバー５２のほぼ２倍の大きさに形成され、これらのブスバー５１，５２を組み合わせたものの外形はマイナス側ブスバー５３の外形とほぼ等しくなっている。そして、マイナス側ブスバー５３の上方に中間接続用ブスバー５１及びプラス側ブスバー５２を絶縁層（図示せず）を介して積層することにより、２層のラミネート構造が形成される。
【００４２】
図７において、Ｌｍ（Ｃ）は中間接続用ブスバー５１の配線インダクタンス、Ｌｍ（Ｐ）はプラス側ブスバー５２の配線インダクタンス、Ｌｍ（Ｎ１），Ｌｍ（Ｎ２）はマイナス側ブスバー５３の配線インダクタンス、Ｍｍ（ＣＮ），Ｍｍ（ＰＮ）は相互インダクタンスを示している。また、破線で囲った部分は、中間接続用ブスバー５１、プラス側ブスバー５２及びマイナス側ブスバー５３のラミネート構造部分である。
【００４３】
ＩＧＢＴ  Ｑ２１のターンオフ時のスパイク電圧発生時には、ＣＦ１→Ｌｍ（Ｐ）→Ｑ１１→Ｑ２１→Ｌｍ（Ｎ２）→Ｌｍ（Ｎ１）→ＣＦ２→Ｌｍ（Ｃ）→ＣＦ１のルートで電流（電流変化率：ｄｉ／ｄｔ）が流れる。スパイク電圧発生に影響する配線インダクタンスＬｍ（ｔｏｔａｌ）は、数式７となる。
【００４４】
【数７】
Ｌｍ（ｔｏｔａｌ）＝（ＬＣ１１×ＬＣ１２）／（ＬＣ１１＋ＬＣ１２）＋（ＬＣ２１×ＬＣ２２）／（ＬＣ２１＋ＬＣ２２）＋Ｌｍ（Ｐ）＋Ｌｍ（Ｎ１）＋Ｌｍ（Ｎ２）＋Ｌｍ（Ｃ）
【００４５】
図７に示すように、マイナス側ブスバー５３に対して、中間接続用ブスバー５１とプラス側ブスバー５２との両者を合わせた形状が同一になるようにして２層のラミネート構造にすると、それぞれのブスバー間の相互インダクタンスが大きくなり、
Ｌｍ（Ｐ）＋Ｌｍ（Ｎ２）−２Ｍｍ（ＰＣ）≒０，
Ｌｍ（Ｃ）＋Ｌｍ（Ｎ１）−２Ｍｍ（ＣＮ）≒０
となる。
このことから、スパイク電圧の発生に影響する配線インダクタンスＬｍ（ｔｏｔａｌ）は、数式８となる。
【００４６】
【数８】
2004153951.tif 000006
【００４７】以上の結果から数式８＜数式２となり、この実施形態においても図１１，図１２の従来技術に比べて配線インダクタンスを小さくしてスパイク電圧ΔＶｓｐを低減することができる。
【００４８】
【発明の効果】
以上のように本発明によれば、半導体スイッチング素子の電流遮断時において、プラス側ブスバー、マイナス側ブスバー、及び、第１，第２の平滑コンデンサを直列接続する中間接続用ブスバーを、３層または２層のラミネート構造とすることにより、電力変換回路の配線インダクタンスを大幅に低減することができ、スパイク電圧による素子破壊を未然に防止することができる。なお、前記各実施形態では本発明を単相インバータに適用した場合を説明したが、本発明は三相インバータ回路や各種の交流電源回路にも適用可能である。
【００４９】
特に、本発明のようないわゆる２レベルの電力変換回路では、前述した図１３のような３レベル回路に比べて、平滑コンデンサと電力変換部との間の配線が簡素であり、電力変換部内のスイッチング素子の至近距離までブスバーをラミネート構造にするのが容易であるから、前述の特許文献３と比べて配線インダクタンスを一層減少させ、スパイク電圧を更に低減させることが可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す主要部の斜視図である。
【図２】図１の動作を説明するための等価回路図である。
【図３】第１実施形態の動作を示す波形図である。
【図４】本発明の第２実施形態を示す主要部の斜視図である。
【図５】図４の動作を説明するための等価回路図である。
【図６】本発明の第３実施形態を示す主要部の斜視図である。
【図７】図６の動作を説明するための等価回路図である。
【図８】単相電圧形インバータの回路構成図である。
【図９】図８の動作を説明するための等価回路図である。
【図１０】スパイク電圧を示す波形図である。
【図１１】従来技術の主要部の斜視図である。
【図１２】図１１の回路構成図である。
【図１３】特許文献３に示された従来技術を説明するための回路構成図である。
【符号の説明】
２０：ＩＧＢＴモジュール
３１，４１，５１：中間接続用ブスバー
３２，４２，５２：プラス側ブスバー
３３，４３，５３：マイナス側ブスバー
ＣＦ１，ＣＦ２：平滑コンデンサ
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２：電解コンデンサ
Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２：ＩＧＢＴ
Ｅｄ：直流電源
ＣＡ：コンデンサ直列回路
ＱＡ，ＱＡ’：電力変換部
Ｌ：巻線インダクタンス
Ｍ：交流電動機
【図１】
2004153951.tif 000007
【図２】
2004153951.tif 000008
【図３】
2004153951.tif 000009
【図４】
2004153951.tif 000010
【図５】
2004153951.tif 000011
【図６】
2004153951.tif 000012
【図７】
2004153951.tif 000013
【図８】
2004153951.tif 000014
【図９】
2004153951.tif 000015
【図１０】
2004153951.tif 000016
【図１１】
2004153951.tif 000017
【図１２】
2004153951.tif 000018
【図１３】
2004153951.tif 000019