(57)【要約】【課題】Ｓ／Ｎ比および速度の何れをも確保することができる光検出装置を提供する。【解決手段】光検出装置１では、(Ｋ×Ｍ×Ｎ)個のフォトダイオードＰＤk,m,nが光検出部１０においてＭ行(Ｋ×Ｎ)列に配列されていて、各行の(Ｋ×Ｎ)個のフォトダイオードＰＤk,m,n（ｋ＝１〜Ｋ、ｎ＝１〜Ｎ）それぞれについて、時間Ｔ毎に処理（電荷蓄積、ＣＤＳ、フィルタリング、Ａ／Ｄ変換）がなされる。積分回路２０m,nにおける電荷蓄積動作、ＣＤＳ回路３０m,nにおけるＣＤＳ動作、フィルタ回路４０m,nにおけるフィルタリング動作、および、Ａ／Ｄ変換回路５０m,nにおけるＡ／Ｄ変換動作それぞれは、時間(Ｎ×Ｔ)毎に処理がなされる。【選択図】  図１
2004200792.tif 000002
【特許請求の範囲】
【請求項１】
入射光強度に応じた量の電荷を各々発生する(Ｋ×Ｍ×Ｎ)個のフォトダイオードＰＤk,m,nと（ただし、Ｋは２以上の整数、ｋは１以上Ｋ以下の各整数、Ｍは１以上の整数、ｍは１以上Ｍ以下の各整数、Ｎは２以上の整数、ｎは１以上Ｎ以下の各整数）、
前記(Ｋ×Ｍ×Ｎ)個のフォトダイオードＰＤk,m,nのうちＫ個のフォトダイオードＰＤk,m,n（ｋ＝１〜Ｋ）に対応して１つずつ設けられ、これらＫ個のフォトダイオードＰＤk,m,n（ｋ＝１〜Ｋ）それぞれで発生した電荷を順次に入力して蓄積し、この蓄積した電荷の量に応じた電圧値を出力する(Ｍ×Ｎ)個の積分回路と、
前記(Ｍ×Ｎ)個の積分回路それぞれに対応して１つずつ設けられ、各々対応する積分回路から出力された電圧値に含まれる熱雑音成分を低減して、その熱雑音成分低減後の電圧値を出力する(Ｍ×Ｎ)個のフィルタ回路と、
を備えることを特徴とする光検出装置。
【請求項２】
前記積分回路と前記フィルタ回路との間に設けられ、前記積分回路から出力された電圧値を入力し、この電圧値の一定時間の変化分を表す電圧値を出力するＣＤＳ回路を更に備えることを特徴とする請求項１記載の光検出装置。
【請求項３】
前記フィルタ回路から出力された電圧値を入力し、この電圧値をＡ／Ｄ変換して、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換回路を更に備えることを特徴とする請求項１記載の光検出装置。
【請求項４】
前記(Ｋ×Ｍ×Ｎ)個のフォトダイオードＰＤk,m,nがＭ行(Ｋ×Ｎ)列に２次元状（Ｍ＝２のとき）または１次元状（Ｍ＝１のとき）に配列されており、フォトダイオードＰＤk,m,nが第ｍ行第(ｎ＋(ｋ−１)Ｎ)列の位置に配置されている、ことを特徴とする請求項１記載の光検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配列された複数のフォトダイオードを含む光検出装置に関するものである。
【０００２】
【従来の技術】
光検出装置は、２次元状または１次元状に配列された複数のフォトダイオードと、アンプおよび積分容量素子を含む積分回路とを備えた装置であり、また、さらに以降の信号処理回路をも備える場合がある（例えば特許文献１を参照）。この光検出装置では、各フォトダイオードへの入射光の強度に応じた量の電荷が該フォトダイオードから出力され、その電荷が積分容量素子に蓄積され、その蓄積された電荷の量に応じた電圧値が積分回路から出力される。複数のフォトダイオードそれぞれで発生した電荷の量に応じて積分回路から出力される電圧値に基づいて、複数のフォトダイオードが配列された光検出面へ入射する光が検出される。
【０００３】
【特許文献１】
特開平９−２７０９６０号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、このような光検出装置において高速に光検出する際には、積分回路に含まれるアンプで生じる熱雑音が大きくなり、この熱雑音が光検出のＳ／Ｎ比の劣化の要因となる。アンプの熱雑音Ｖnは次式で表される。
【０００５】
【数１】
2004200792.tif 000003
ここで、Ｃdは、フォトダイオードの接合容量値と、フォトダイオードから積分回路に至るまでの配線の容量値との和である。Ｃfは、積分回路の積分容量素子の容量値である。ｋは、ボルツマン定数である。Ｔは、温度である。Ｂは、積分回路に含まれるアンプの周波数帯域である。また、Ｇmは、積分回路に含まれるアンプの入力トランジスタ・コンダクタンスである。
【０００６】
上記(1)式の右辺中に現れるパラメータのうち、熱雑音の低減に寄与し得るのは、ＢおよびＧmである。Ｇmが大きいほど、熱雑音の低減に有効ではあるが、アンプの消費電力が大きくなる。多数のアンプを集積化する場合には、アンプの消費電力が大きいと、発熱の問題が生じる。したがって、Ｇmを大きくするにも限界がある。また、Ｂが小さいほど、熱雑音の低減に有効ではあるが、光検出の速度の低下をもたらすことになる。このように、光検出の高速化とＳ／Ｎ比改善との両立は困難である。
【０００７】
本発明は、上記問題点を解消する為になされたものであり、Ｓ／Ｎ比および速度の何れをも確保することができる光検出装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を各々発生する(Ｋ×Ｍ×Ｎ)個のフォトダイオードＰＤk,m,nと（ただし、Ｋは２以上の整数、ｋは１以上Ｋ以下の各整数、Ｍは１以上の整数、ｍは１以上Ｍ以下の各整数、Ｎは２以上の整数、ｎは１以上Ｎ以下の各整数）、(2) (Ｋ×Ｍ×Ｎ)個のフォトダイオードＰＤk,m,nのうちＫ個のフォトダイオードＰＤk,m,n（ｋ＝１〜Ｋ）に対応して１つずつ設けられ、これらＫ個のフォトダイオードＰＤk,m,n（ｋ＝１〜Ｋ）それぞれで発生した電荷を順次に入力して蓄積し、この蓄積した電荷の量に応じた電圧値を出力する(Ｍ×Ｎ)個の積分回路と、(3) (Ｍ×Ｎ)個の積分回路それぞれに対応して１つずつ設けられ、各々対応する積分回路から出力された電圧値に含まれる熱雑音成分を低減して、その熱雑音成分低減後の電圧値を出力する(Ｍ×Ｎ)個のフィルタ回路と、を備えることを特徴とする。
【０００９】
本発明に係る光検出装置では、各ｍ値および各ｎ値について、Ｋ個のフォトダイオードＰＤk,m,n（ｋ＝１〜Ｋ）それぞれにおいて光入射に応じて発生した電荷は、順次に、１個の積分回路に入力して蓄積され、この蓄積された電荷の量に応じた電圧値が積分回路から出力される。そして、積分回路から出力された電圧値に含まれる熱雑音成分はフィルタ回路により低減されて、熱雑音成分低減後の電圧値がフィルタ回路から出力される。したがって、この光検出装置は、Ｓ／Ｎ比および速度の何れをも確保することができる。
【００１０】
本発明に係る光検出装置は、積分回路とフィルタ回路との間に設けられ、積分回路から出力された電圧値を入力し、この電圧値の一定時間の変化分を表す電圧値を出力するＣＤＳ回路を更に備えるのが好適である。この場合、積分回路から出力された電圧値はＣＤＳ回路に入力して、この電圧値の一定時間の変化分を表す電圧値がＣＤＳ回路から出力されるので、積分回路のアンプのオフセットばらつきがＣＤＳ回路により除去され得る。
【００１１】
本発明に係る光検出装置は、フィルタ回路から出力された電圧値を入力し、この電圧値をＡ／Ｄ変換して、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換回路を更に備えるのが好適である。この場合には、フィルタ回路から出力された電圧値はＡ／Ｄ変換回路に入力して、この電圧値に応じたデジタル値がＡ／Ｄ変換回路から出力される。
【００１２】
本発明に係る光検出装置は、(Ｋ×Ｍ×Ｎ)個のフォトダイオードＰＤk,m,nがＭ行(Ｋ×Ｎ)列に２次元状（Ｍ＝２のとき）または１次元状（Ｍ＝１のとき）に配列されており、フォトダイオードＰＤk,m,nが第ｍ行第(ｎ＋(ｋ−１)Ｎ)列の位置に配置されているのが好適である。この場合には、フォトダイオードについての処理（電荷蓄積およびフィルタリングの他、必要に応じてＣＤＳおよびＡ／Ｄ変換）は、各行について列の並び順になされ得る。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１４】
図１は、本実施形態に係る光検出装置１の全体構成図である。図２は、本実施形態に係る光検出装置１の一部構成図である。図１で示された光検出部１０の詳細が図２に示されている。
【００１５】
これらの図に示される光検出装置１は、光検出部１０、(Ｍ×Ｎ)個の積分回路２０1,1〜２０M,N、(Ｍ×Ｎ)個のＣＤＳ回路３０1,1〜３０M,N、(Ｍ×Ｎ)個のフィルタ回路４０1,1〜４０M,N、(Ｍ×Ｎ)個のＡ／Ｄ変換回路５０1,1〜５０M,N、および制御回路６０を備える。また、光検出部１０は、(Ｋ×Ｍ×Ｎ)個のフォトダイオードＰＤ1,1,1〜ＰＤK,M,N、および、(Ｋ×Ｍ×Ｎ)個のスイッチＳＷ1,1,1〜ＳＷK,M,Nを有する。ここで、Ｋは２以上の整数であり、Ｍは１以上の整数であり、Ｎは２以上の整数である。また、以下に現れるｋ，ｍ，ｎについては、ｋは１以上Ｋ以下の各整数であり、ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数である。なお、図１および図２では、Ｋを２とし、ＭおよびＮを４としている。
【００１６】
フォトダイオードＰＤk,m,nは、入射光強度に応じた量の電荷を発生して接合容量部に蓄積するものである。これら(Ｋ×Ｍ×Ｎ)個のフォトダイオードＰＤk,m,nは、光検出部１０において、Ｍ行(Ｋ×Ｎ)列に２次元状（Ｍ＝２のとき）または１次元状（Ｍ＝１のとき）に等間隔に配列されている。フォトダイオードＰＤk,m,nは第ｍ行第(ｎ＋(ｋ−１)Ｎ)列の位置に配置されている。スイッチＳＷk,m,nは、フォトダイオードＰＤk,m,nに対して１対１に対応して、該フォトダイオードＰＤk,m,nと信号線ＳＬm,nとの間に設けられている。Ｋ個のフォトダイオードＰＤk,m,n（ｋ＝１〜Ｋ）それぞれは、対応するスイッチＳＷk,m,nを介して、信号線ＳＬm,nと接続されている。この信号線ＳＬm,nは、積分回路２０m,nの入力端に接続されている。また、Ｍ個のスイッチＳＷk,m,n（ｍ＝１〜Ｍ）は、制御回路６０から制御線ＣＬk,nに出力された制御信号により一括して開閉が制御される。
【００１７】
積分回路２０m,nは、Ｋ個のフォトダイオードＰＤk,m,n（ｋ＝１〜Ｋ）に対応して１つずつ設けられており、これらＫ個のフォトダイオードＰＤk,m,n（ｋ＝１〜Ｋ）それぞれで発生した電荷がスイッチＳＷk,m,nおよび信号線ＳＬm,nを経て順次に到達した電荷を入力して蓄積し、この蓄積した電荷の量に応じた電圧値を出力する。ＣＤＳ（Correlated Double Sampling、相関二重サンプリング）回路３０m,nは、積分回路２０m,nから出力された電圧値を入力し、この電圧値の一定時間の変化分を表す電圧値を出力する。
【００１８】
フィルタ回路４０m,nは、ＣＤＳ回路３０m,nから出力された電圧値を入力して、この電圧値に含まれる熱雑音成分を低減して、その熱雑音成分低減後の電圧値を出力する。このフィルタ回路４０m,nは、熱雑音成分を低減し得るフィルタ特性を有するローパスフィルタであるのが好適である。Ａ／Ｄ変換回路５０m,nは、フィルタ回路４０m,nから出力された電圧値を入力し、この電圧値をＡ／Ｄ変換して、この電圧値（アナログ値）に応じたデジタル値を出力する。
【００１９】
制御回路６０は、(Ｋ×Ｍ×Ｎ)個のスイッチＳＷ1,1,1〜ＳＷK,M,Nそれぞれの開閉を制御する為の制御信号を制御線ＣＬk,nに出力する。また、制御回路６０は、積分回路２０m,n、ＣＤＳ回路３０m,nおよびＡ／Ｄ変換回路５０m,nそれぞれの動作をも制御する。
【００２０】
図３は、本実施形態に係る光検出装置１の回路図である。この図では、簡略化の為に、フォトダイオードＰＤk,m,n、スイッチＳＷk,m,n、積分回路２０m,n、ＣＤＳ回路３０m,n、フィルタ回路４０m,nおよびＡ／Ｄ変換回路５０m,nが１組のみ示されている。
【００２１】
積分回路２０m,nは、アンプＡ20、積分容量素子Ｃ20およびスイッチＳＷ20を有している。アンプＡ20の入力端子は信号線ＳＬm,nに接続されている。アンプＡ20の入出力端子間に積分容量素子Ｃ20およびスイッチＳＷ20が並列的に設けられている。スイッチＳＷ20は制御部６０により制御されて開閉する。スイッチＳＷ20が閉じているとき、積分容量素子Ｃ20は放電されて、積分回路２０m,nから出力される電圧値は初期化される。一方、スイッチＳＷ20が開いているとき、信号線ＳＬm,nを経て到達した電荷が積分容量素子Ｃ20に蓄積され、この積分容量素子Ｃ20に蓄積されている電荷の量に応じた電圧値が積分回路２０m,nから出力される。
【００２２】
ＣＤＳ回路３０m,nは、アンプＡ30、積分容量素子Ｃ31、結合容量素子Ｃ32およびスイッチＳＷ30を有している。アンプＡ30の入力端子は、結合容量素子Ｃ32を介して、積分回路２０m,nのアンプＡ20の出力端子に接続されている。アンプＡ30の入出力端子間に積分容量素子Ｃ31およびスイッチＳＷ30が並列的に設けられている。スイッチＳＷ30は制御部６０により制御されて開閉する。スイッチＳＷ30が閉じているとき、積分容量素子Ｃ31は放電されて、ＣＤＳ回路３０m,nから出力される電圧値は初期化される。一方、スイッチＳＷ30が開いた時刻ｔ0より以降、積分回路２０m,nから出力された電圧値の変動分に応じた電荷が積分容量素子Ｃ31に蓄積され、この積分容量素子Ｃ31に蓄積されている電荷の量に応じた電圧値がＣＤＳ回路３０m,nから出力される。
【００２３】
フィルタ回路４０m,nは、抵抗素子Ｒ40および容量素子Ｃ40を有している。抵抗素子Ｒ40は、フィルタ回路４０m,nの入力端と出力端との間に設けられており、その出力端は、容量素子Ｃ40を介して接地電位と接続されている。このフィルタ回路４０m,nはローパスフィルタとして作用し、そのフィルタ特性におけるカットオフ周波数は、抵抗素子Ｒ40の抵抗値および容量素子Ｃ40の容量値に応じたものである。
【００２４】
図３に示された回路図において、各素子の特性値の一例は以下のとおりである。フォトダイオードＰＤm,nの接合容量値Ｃdと信号線ＳＬm,nの寄生容量値との和は２２０ｐＦであり、信号線ＳＬm,nの抵抗値は１ｋΩである。積分回路２０m,nの積分容量素子Ｃ20の容量値Ｃfは１．２５ｐＦであり、積分回路２０m,nのアンプＡ20の周波数帯域Ｂは１ＭＨｚであり、アンプＡ20の入力トランジスタ・コンダクタンスＧmは１０ｍＳである。また、温度Ｔは２７℃である。このとき、積分回路２０m,nのアンプＡ20で生じる熱雑音Ｖnは１２１０μＶrmsである。そして、フィルタ回路４０m,nの容量素子Ｃ40の容量値を１００ｐＦとし、フィルタ回路４０m,nの抵抗素子Ｒ40の抵抗値を２０ｋΩとすると、フィルタ回路４０m,nのフィルタ特性におけるカットオフ周波数は０．０８ＭＨｚであり、フィルタ回路４０m,nから出力される電圧値に含まれる熱雑音成分は７２４μＶrmsまで低減される。
【００２５】
次に、本実施形態に係る光検出装置１の動作について説明する。本実施形態に係る光検出装置１は、制御部６０による制御の下に、以下のように動作する。図４は、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。この光検出装置１は、第１行〜第Ｍ行が並列動作する。
【００２６】
この図には、上から順に、スイッチＳＷ1,m,1の開閉、スイッチＳＷ1,m,2の開閉、スイッチＳＷ1,m,3の開閉、スイッチＳＷ1,m,4の開閉、スイッチＳＷ2,m,1の開閉、スイッチＳＷ2,m,2の開閉、スイッチＳＷ2,m,3の開閉、および、スイッチＳＷ2,m,4の開閉、が示されている。さらに続いて、積分回路２０m,1の出力電圧値、積分回路２０m,2の出力電圧値、積分回路２０m,3の出力電圧値、積分回路２０m,4の出力電圧値、フィルタ回路４０m,1の出力電圧値、フィルタ回路４０m,2の出力電圧値、フィルタ回路４０m,3の出力電圧値、フィルタ回路４０m,4の出力電圧値、Ａ／Ｄ変換回路５０m,1の出力デジタル値、Ａ／Ｄ変換回路５０m,2の出力デジタル値、Ａ／Ｄ変換回路５０m,3の出力デジタル値、および、Ａ／Ｄ変換回路５０m,4の出力デジタル値、が示されている。
【００２７】
また、この図に示されるように、光検出装置１の動作は、循環する８つの期間Ｔ1,1、Ｔ1,2、Ｔ1,3、Ｔ1,4、Ｔ2,1、Ｔ2,2、Ｔ2,3およびＴ2,4に区分される。これらの各期間Ｔk,nの時間Ｔは一定である。スイッチＳＷ1,m,1は期間Ｔ1,1内に閉じ、スイッチＳＷ1,m,2は期間Ｔ1,2内に閉じ、スイッチＳＷ1,m,3は期間Ｔ1,3内に閉じ、スイッチＳＷ1,m,4は期間Ｔ1,4内に閉じ、スイッチＳＷ2,m,1は期間Ｔ2,1内に閉じ、スイッチＳＷ2,m,2は期間Ｔ2,2内に閉じ、スイッチＳＷ2,m,3は期間Ｔ2,3内に閉じ、スイッチＳＷ2,m,4は期間Ｔ2,4内に閉じ、以降、このようなスイッチの開閉が繰り返される。
【００２８】
スイッチＳＷ1,m,1は期間Ｔ1,1内に閉じる。また、この期間Ｔ1,1前に、積分回路２０m,1のスイッチＳＷ20は一旦閉じた後に開き、積分回路２０m,1の出力電圧値は初期化されている。スイッチＳＷ1,m,1が閉じると、それまでフォトダイオードＰＤ1,m,1で発生して接合容量部に蓄積されていた電荷は、スイッチＳＷ1,m,1および信号線ＳＬm,1を経て積分回路２０m,1に入力し、この積分回路２０m,1の積分容量素子Ｃ20に蓄積され、その蓄積された電荷の量に応じた電圧値が積分回路２０m,1から出力される。積分回路２０m,1の出力電圧値は期間Ｔ1,1後も期間Ｔ1,3まで保持され、期間Ｔ1,4になって、積分回路２０m,1のスイッチＳＷ20が閉じると、積分回路２０m,1の出力電圧値が初期化される。
【００２９】
積分回路２０m,1の出力電圧値はＣＤＳ回路３０m,1に入力する。このＣＤＳ回路３０m,1からは、期間Ｔ1,1から期間Ｔ1,2までのうちの一定時間における積分回路２０m,1の出力電圧値の変化分に応じた電圧値が出力される。ＣＤＳ回路３０m,1の出力電圧値は、フィルタ回路４０m,1に入力して熱雑音成分が低減される。しかし、フィルタ回路４０m,1のフィルタ特性に因り、フィルタ回路４０m,1の出力電圧波形は、ＣＤＳ回路３０m,1の出力電圧波形と比べて鈍ったものとなる。
【００３０】
フィルタ回路４０m,1の出力電圧値は、その値が安定した時点でＡ／Ｄ変換回路５０m,1によりＡ／Ｄ変換されて、期間Ｔ1,3にＡ／Ｄ変換回路５０m,1からデジタル値が出力される。ここで、期間Ｔ1,3にＡ／Ｄ変換回路５０m,1から出力されるデジタル値は、期間Ｔ1,1にフォトダイオードＰＤ1,m,1の接合容量部から積分回路２０m,1の積分容量素子Ｃ20に移動した電荷の量に応じたもの、すなわち、フォトダイオードＰＤ1,m,1への光入射の強度に応じたものである。
【００３１】
また、スイッチＳＷ2,m,1は期間Ｔ2,1内に閉じる。また、この期間Ｔ2,1前に、積分回路２０m,1のスイッチＳＷ20は一旦閉じた後に開き、積分回路２０m,1の出力電圧値は初期化されている。スイッチＳＷ2,m,1が閉じると、それまでフォトダイオードＰＤ2,m,1で発生して接合容量部に蓄積されていた電荷は、スイッチＳＷ2,m,1および信号線ＳＬm,1を経て積分回路２０m,1に入力し、この積分回路２０m,1の積分容量素子Ｃ20に蓄積され、その蓄積された電荷の量に応じた電圧値が積分回路２０m,1から出力される。積分回路２０m,1の出力電圧値は期間Ｔ2,1後も期間Ｔ2,3まで保持され、期間Ｔ2,4になって、積分回路２０m,1のスイッチＳＷ20が閉じると、積分回路２０m,1の出力電圧値が初期化される。
【００３２】
積分回路２０m,1の出力電圧値はＣＤＳ回路３０m,1に入力する。このＣＤＳ回路３０m,1からは、期間Ｔ2,1から期間Ｔ2,2までのうちの一定時間における積分回路２０m,1の出力電圧値の変化分に応じた電圧値が出力される。ＣＤＳ回路３０m,1の出力電圧値は、フィルタ回路４０m,1に入力して熱雑音成分が低減される。しかし、フィルタ回路４０m,1のフィルタ特性に因り、フィルタ回路４０m,1の出力電圧波形は、ＣＤＳ回路３０m,1の出力電圧波形と比べて鈍ったものとなる。
【００３３】
フィルタ回路４０m,1の出力電圧値は、その値が安定した時点でＡ／Ｄ変換回路５０m,1によりＡ／Ｄ変換されて、期間Ｔ2,3にＡ／Ｄ変換回路５０m,1からデジタル値が出力される。ここで、期間Ｔ2,3にＡ／Ｄ変換回路５０m,1から出力されるデジタル値は、期間Ｔ2,1にフォトダイオードＰＤ2,m,1の接合容量部から積分回路２０m,1の積分容量素子Ｃ20に移動した電荷の量に応じたもの、すなわち、フォトダイオードＰＤ2,m,1への光入射の強度に応じたものである。
【００３４】
以上では、スイッチＳＷ1,m,1、スイッチＳＷ2,m,1、積分回路２０m,1、ＣＤＳ回路３０m,1、フィルタ回路４０m,1およびＡ／Ｄ変換回路５０m,1について、すなわち、ｎが１の場合について、動作を説明した。ｎが２〜４の場合も、動作タイミングがシフトするものの同様である。
【００３５】
したがって、フォトダイオードＰＤ1,m,1への光入射の強度に応じたデジタル値が期間Ｔ1,3に出力され、フォトダイオードＰＤ1,m,2への光入射の強度に応じたデジタル値が期間Ｔ1,4に出力され、フォトダイオードＰＤ1,m,3への光入射の強度に応じたデジタル値が期間Ｔ2,1に出力され、フォトダイオードＰＤ1,m,4への光入射の強度に応じたデジタル値が期間Ｔ2,2に出力され、フォトダイオードＰＤ2,m,1への光入射の強度に応じたデジタル値が期間Ｔ2,3に出力され、フォトダイオードＰＤ2,m,2への光入射の強度に応じたデジタル値が期間Ｔ2,4に出力され、フォトダイオードＰＤ2,m,3への光入射の強度に応じたデジタル値がその後の期間Ｔ1,1に出力され、フォトダイオードＰＤ2,m,4への光入射の強度に応じたデジタル値が期間Ｔ1,2に出力される。
【００３６】
以上のように、本実施形態に係る光検出装置１では、(Ｋ×Ｍ×Ｎ)個のフォトダイオードＰＤk,m,nが光検出部１０においてＭ行(Ｋ×Ｎ)列に配列されていて、各行の(Ｋ×Ｎ)個のフォトダイオードＰＤk,m,n（ｋ＝１〜Ｋ、ｎ＝１〜Ｎ）について順次に時間Ｔ毎に処理（電荷蓄積、ＣＤＳ、フィルタリング、Ａ／Ｄ変換）がなされる。一方、積分回路２０m,nにおける電荷蓄積動作、ＣＤＳ回路３０m,nにおけるＣＤＳ動作、フィルタ回路４０m,nにおけるフィルタリング動作、および、Ａ／Ｄ変換回路５０m,nにおけるＡ／Ｄ変換動作それぞれは、時間(Ｎ×Ｔ)毎に処理がなされる。
【００３７】
本実施形態に係る光検出装置１では、積分回路２０m,nから出力された電圧値に含まれる熱雑音成分がフィルタ回路４０m,nにより低減される。また、フィルタ回路４０m,nから出力される電圧値波形は鈍るが、積分回路２０m,nにおける電荷蓄積からＡ／Ｄ変換回路５０m,nにおけるＡ／Ｄ変換に至る迄の動作は時間(Ｎ×Ｔ)毎に処理がなされ、フィルタ回路４０m,nから出力される電圧値は、その値が安定した時点でＡ／Ｄ変換回路５０m,nによりＡ／Ｄ変換される。したがって、この光検出装置１は、光検出の高速性を維持したまま、光検出のＳ／Ｎ比が改善され得る。また、積分回路２０m,nに含まれるアンプＡ20の入力トランジスタ・コンダクタンスＧmを大きくしなくても、光検出のＳ／Ｎ比の改善が図られるので、アンプＡ20の消費電力の増加が抑制され、発熱の問題が低減される。
【００３８】
また、ＣＤＳ回路３０m,nが設けられていることにより、積分回路２０m,nのアンプＡ20のオフセットばらつきがＣＤＳ回路３０m,nにより除去されるので、この点でも、光検出のＳ／Ｎ比の改善が図られる。なお、ＣＤＳ回路３０m,nにもアンプＡ30が含まれているが、このアンプＡ30で生じる熱雑音は、積分回路２０m,nに含まれているアンプＡ20で生じる熱雑音と比べて僅かである。
【００３９】
また、Ａ／Ｄ変換回路５０m,nが設けられていることにより、光検出装置１により得られた光検出データはデジタル値として出力されるので、この光検出データの記憶や画像処理が容易である。また、Ａ／Ｄ変換回路５０m,nに対する高速処理の要求も緩和されるので、Ａ／Ｄ変換回路５０m,nにおける消費電力の増加も抑制される。
【００４０】
さらに、(Ｋ×Ｍ×Ｎ)個のフォトダイオードＰＤk,m,nがＭ行(Ｋ×Ｎ)列に配列されていて、フォトダイオードＰＤk,m,nが第ｍ行第(ｎ＋(ｋ−１)Ｎ)列の位置に配置されており、フォトダイオードＰＤk,m,nについての処理（電荷蓄積、ＣＤＳ、フィルタリング、Ａ／Ｄ変換）が各行について列の並び順になされるので、この点でも、光検出装置１により得られた光検出データの記憶や画像処理が容易である。
【００４１】
なお、上記実施形態ではＣＤＳ回路３０m,nの後段にフィルタ回路４０m,nを設けたが、積分回路２０m,nとＣＤＳ回路３０m,nとの間にフィルタ回路を設けてもよい。積分回路２０m,nとＣＤＳ回路３０m,nとの間に設けられるフィルタ回路は、既述したフィルタ回路４０m,nと同様の構成のものであってもよいが、図５中に示されるように抵抗素子Ｒのみから構成されるものであってもよい。この抵抗素子Ｒもローパスフィルタとして作用し得る。
【００４２】
【発明の効果】
以上、詳細に説明したとおり、本発明に係る光検出装置では、各ｍ値および各ｎ値について、Ｋ個のフォトダイオードＰＤk,m,n（ｋ＝１〜Ｋ）それぞれにおいて光入射に応じて発生した電荷は、順次に、１個の積分回路に入力して蓄積され、この蓄積された電荷の量に応じた電圧値が積分回路から出力される。そして、積分回路から出力された電圧値に含まれる熱雑音成分はフィルタ回路により低減されて、熱雑音成分低減後の電圧値がフィルタ回路から出力される。したがって、この光検出装置は、Ｓ／Ｎ比および速度の何れをも確保することができる。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の全体構成図である。
【図２】本実施形態に係る光検出装置１の一部構成図である。
【図３】本実施形態に係る光検出装置１の回路図である。
【図４】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図５】本実施形態に係る光検出装置１の他の回路例を示す図である。
【符号の説明】
１…光検出装置、１０…光検出部、２０…積分回路、３０…ＣＤＳ回路、４０…フィルタ回路、５０…Ａ／Ｄ変換回路、６０…制御回路、Ａ…アンプ、Ｃ…容量素子、Ｒ…抵抗素子、ＰＤ…フォトダイオード、ＳＷ…スイッチ、ＣＬ…制御線、ＳＬ…信号線。
【図１】
2004200792.tif 000004
【図２】
2004200792.tif 000005
【図３】
2004200792.tif 000006
【図４】
2004200792.tif 000007
【図５】
2004200792.tif 000008