(57)【要約】【課題】本願発明の目的は、液体ヘリウム温度（４．２Ｋ）以下でも動作するトランジスタを開発することであり、このような極低温でもキャリアを誘起するためには、ゲート絶縁膜が１００ｎＦ／ｃｍ２以上の静電容量をもち、１ＭＶ／ｃｍ以上の電界でも絶縁破壊しない必要がある。さらに誘起したキャリアが高い易動度を持たなければならない。【解決手段】アモルファスのアルミナをゲート絶縁膜に用い、チタン酸ストロンチウムをチャネルに用いたＦＥＴにより、上記課題を解決することができる。【選択図】    図１
2004179199.tif 000002
【特許請求の範囲】
【請求項１】
チタン酸ストロンチウム単結晶基板の上に、アモルファスのアルミナから成るゲート絶縁膜を積層した電界効果トランジスタ。
【請求項２】
請求項１記載の電界効果トランジスタであって、極低温において動作可能であることを特徴とする電界効果トランジスタ。
【請求項３】
チタン酸ストロンチウム単結晶基板の上に、アモルファスのアルミナから成るゲート絶縁膜を積層した電界効果トランジスタを極低温において動作させることを特徴とする上記電解効果トランジスタの動作方法。
【請求項４】
チタン酸ストロンチウム単結晶基板の上に、アモルファスのアルミナから成るゲート絶縁膜を積層した電界効果トランジスタの作製方法であって、該電界効果トランジスタをクリーンルーム内で作製することを特徴とする電界効果トランジスタの作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、極低温において動作する電界効果型トランジスタに関する。
【０００２】
【従来の技術】現在広範囲に利用されているシリコンを用いた電界効果トランジスタ（ＦＥＴ）は、６０ケルビン以下の温度領域になるとキャリアのｆｒｅｅｚｅ−ｏｕｔを起こしてしまい、動作できなくなる。一方、遠赤外光検出器や超伝導素子を用いた微弱磁場検出器などのような極低温での精密測定においては、観測シグナルの効率的な読み出しと増幅のために検出器部分とハイブリッド化したＦＥＴを用いるのが理想であるが、極低温でも動作するＦＥＴがないばかりに、その実現は非常に困難である（下記特許文献参照）。したがって、ＦＥＴを用いた読み出し回路を、検出器とは物理的に離れた場所において部分的に８０Ｋ程度にまで加熱するなどの繁雑で効率の悪い方法を用いざるを得ない状況にあった。
【０００３】
本願発明は、アモルファスのアルミナから成るゲート絶縁膜を用いることで通常のＦＥＴに比べて百倍近いほどの高い電界（〜１０ＭＶ／ｃｍ）を掛けることを可能にし、それによって非ドープのチタン酸ストロンチウム単結晶に電界効果だけでキャリアをドープしてＦＥＴ動作させることに成功したことにある。チタン酸ストロンチウム単結晶とアモルファス・アルミナを組み合わせたＦＥＴはこれまで全く報告されていない。
【０００４】
【特許文献】特開２０００−２１６３８９号公報
【０００５】
【発明が解決しようとする課題】本願発明の目的は、液体ヘリウム温度（４．２Ｋ）以下（以下「極低温」という。）でも動作するトランジスタを開発することであり、このような極低温でもキャリアを誘起するためには、ゲート絶縁膜が１００ｎＦ／ｃｍ２以上の静電容量をもち、１ＭＶ／ｃｍ以上の電界でも絶縁破壊しない必要がある。さらに誘起したキャリアが高い易動度を持たなければならない。
【０００６】
【課題を解決するための手段】アモルファスのアルミナをゲート絶縁膜に用い、チタン酸ストロンチウムをチャネルに用いたＦＥＴにより、上記課題を解決することができる。アモルファス・アルミナは、比誘電率が８〜９と大きいうえに、その膜質に関係なく、ナノスケールの局所的な電場に対して、耐圧が５５ＭＶ／ｃｍにも達するということが報告されており（Ｖ．  Ｄａ  Ｃｏｓｔａ，  Ｃ．  Ｔｉｕｓａｎ，  Ｔ．  Ｄｉｍｏｐｏｕｌｏｓ，  ａｎｄ  Ｋ．  Ｏｕｎａｄｊｅｌａ，  Ｐｈｙｓ．  Ｒｅｖ．  Ｌｅｔｔ．  ８５，  ８７６  （１９９９））、高いゲート電圧によってキャリアを誘起しようという目的にはふさわしい。
【０００７】
さらに、この大きな電場によって誘起されたキャリアが、チャネル部分のチタン酸ストロンチウムのもつ大きなキャリア易動度（低温で１００００ｃｍ２／Ｖｓ以上）のおかげで金属的な伝導すら示すのではないかと予想される。
【０００８】
【実施例】アース製薬から市販されている１５ｍｍ×１５ｍｍ角で厚さ０．５ｍｍの片面研磨チタン酸ストロンチウム単結晶（００１）面基板及び信光社から市販されている１０ｍｍ×１０ｍｍ角で厚さ０．５ｍｍの両面研磨チタン酸ストロンチウム単結晶（００１）面ステップフロー基板の上に、フォトリソグラフィーによりトップ・ゲート／ボトム・コンタクト型のＦＥＴ構造を作製した。どちらの基板を使っても動作特性に大きな違いは見られなかった。このＦＥＴ構造の模式図を図１に示す。
【０００９】
室温および１０Ｋ以下の低温の両方で動作したＦＥＴのチャネル幅（μｍ）／チャネル長（μｍ）は、１６００／６、３２００／６、および２０／１００の３種類である。ソース・ドレイン電極の作製に際しては、フォトレジスト（シプレイ社のマイクロポジットＳ１８１８を、スピンコーティングにより厚さ約２μｍになるように塗布した）を、９０℃のオーブンで１０分間アニールし、クロロベンゼンに１４分間浸した後に、さらに９０℃のオーブンで２０分間アニールした。
【００１０】
次に、ナトリウムランプを用いた紫外光によって露光し  （４００  ｍＪ／ｃｍ２  ）  、５分間現像して、９０℃オーブンで５分間アニールした。こうすることによってレジストにオーバーハング構造を作製し、電極のエッジにバリが立つのを防ぐことができる。ソース・ドレイン電極の蒸着は、基板を水冷しながら、ベースプレッシャーが３．５×１０−５Ｐａの高真空チェンバー内で、電子ビーム蒸着により、アルミニウムのみを厚さ３００Å、またはチタン９０Åの上に金を１０Å付けた。蒸着のレートは、アルミニウムが０．５Å／ｓ、チタンと金の場合はいずれも０．２Å／ｓであった。
【００１１】
蒸着後は、アセトンおよびリムーバーを用いて、レジストをリフトオフした。
【００１２】
同様にレジストを塗布し、９０℃のオーブンで２０分間アニールして露光し  （２００  ｍＪ／ｃｍ２  ）  、２分間現像し、９０℃オーブンで５分間アニールして、ゲート絶縁膜用のパターンを作製した。
【００１３】
ゲート絶縁膜にはアモルファスのアルミナをマグネトロン・スパッタリングによって成膜したものを用いた。成膜は、ベースプレッシャーが１．５×１０−５Ｐａの高真空チェンバー内で行った。まず高純度化学社製のセラミックスのアルミナターゲット（６インチφ）を酸素５Ｐａ中、０．６Ｗ／ｃｍ２で１時間プレ・スパッタリングする。次に、チェンバーを６０分排気した後、基板をロードロックから搬入し、アルゴン０．５Ｐａ中、０．６Ｗ／ｃｍ２で３９分間スパッタリングを行った。このときターゲットとサンプルの距離は１２０ｍｍである。
【００１４】
そのままターゲットとサンプルの距離を４０ｍｍにまで近づけて、アルゴン０．１５Ｐａ中、０．６Ｗ／ｃｍ２で３時間スパッタリングを行った。得られたアモルファス・アルミナの膜厚は、１０００Åであった。成膜後はアセトンを用いて、レジストをリフトオフした。
【００１５】
さらに、上記と同様にレジストを塗布し、９０℃のオーブンで２０分間アニールして露光し  （２００  ｍＪ／ｃｍ２  ）  、２分間現像し、９０℃オーブンで５分間アニールして、ゲート電極用のパターンを作製した。ゲート電極の蒸着は基板を水冷しながら、ベースプレッシャーが３．５×１０−５Ｐａの高真空チェンバー内で、電子ビーム蒸着により、チタンを３０Å付けた上に金を３０００Å付けた。蒸着のレートは、チタンと金いずれも０．２Å／ｓであった。蒸着後はアセトンを用いて、レジストをリフトオフした。以上のプロセスはすべてクラス１０００のクリーンルーム中で行われた。
【００１６】
図２は、上記工程により作成されたデバイスの写真である。図に示されているデバイスのゲート長は、６μｍであり、ゲート幅は、１６００μｍである。
【００１７】
図３に、今回作製したＦＥＴのうち、チャネル長が１０μｍで、チャネル幅が４７０μｍのものの室温での電流―電圧特性を示す。ここでＥＧは、ゲートにかける電界、ＶＤは、ソース・ドレイン電極間の電位差（ソースをグラウンドにつなげてある）、ＩＤは、チャネルを流れる電流値である。ＥＧを０．１ＭＶ／ｃｍから１ＭＶ／ｃｍまで上昇させると、ＶＤに対するＩＤの傾きが大きくなる。ＥＧは正であり、これはｎ型のＦＥＴ動作である。
【００１８】
図４には、チャネル長が１００μｍ、チャネル幅が２０μｍのＦＥＴの２．３Ｋでの電流―電圧特性を示す。図３のＦＥＴに比べて、チャネル長が大きいため、ＶＤの値も大きくなっている。低温でのキャリアのｆｒｅｅｚｅ−ｏｕｔを反映して、ＦＥＴ動作させるのに必要なＥＧの最低値（閾値）が大きくなってしまっているが、８．２ＭＶ／ｃｍ以上でＦＥＴ動作が始まると、易動度の大きさを反映して、ＥＧを９．６ＭＶ／ｃｍまで上昇させる間にＩＤは急激な増大を示す。
【００１９】
図５に、チャネル長が６μｍでチャネル幅が１６００μｍのＦＥＴのチャネル易動度μの温度変化を示す。ゲートにかけている電界ＥＧは０．５８ＭＶ／ｃｍで、チャネルにかけている電圧ＶＤは６Ｖである。キャリアのｆｒｅｅｚｅ−ｏｕｔを反映して１５０Ｋ以下でＦＥＴ動作しなくなるためμの値が見積もれなくなるが、さらに５０Ｋ以下まで温度を下げるとまたＦＥＴ動作が始まる。この低温域でのμは、温度の低下に対して急激な上昇を見せる。さらにＥＧを大きくすると、キャリア濃度が増えるためにμも増加した。
【００２０】
図６に示すように、チャネル長が６μｍ、チャネル幅が３２００μｍのＦＥＴにおいては、３．４Ｋにおいてμは、約０．３ｃｍ２／Ｖｓまで上昇した。この値は、室温でのアモルファスシリコンの値（約１ｃｍ２／Ｖｓ）に匹敵しており、酸化物ＦＥＴのキャリア易動度としては格段に大きなものである。
【００２１】
【発明の効果】液体ヘリウム温度以下においては、シリコンによる電界効果トランジスタは動作しないが、本願発明によるアモルファス・アルミナをゲート絶縁膜にし、チタン酸ストロンチウム単結晶を基板とする電界効果トランジスタは、液体ヘリウム温度以下においても動作することができる。このため、遠赤外光検出器や超伝導素子を用いた微弱磁場検出器などのような極低温での精密測定も可能となった。
【図面の簡単な説明】
【図１】本願発明に係る電界効果トランジスタ（ＦＥＴ）の模式図
【図２】本願発明の実施例に係るＦＥＴの平面図
【図３】本願発明の実施例に係るチャネル長が１０μｍ、チャネル幅が４７０μｍのＦＥＴの室温における電流−電圧特性図
【図４】本願発明の実施例に係るチャネル長が１００μｍ、チャネル幅が２０μｍのＦＥＴの２．３Ｋにおける電流−電圧特性図
【図５】本願発明の実施例に係るチャネル長が６μｍ、チャネル幅が１６００μｍのＦＥＴのチャネル易動度μの温度変化図
【図６】本願発明の実施例に係るチャネル長が６μｍ、チャネル幅が３２００μｍのＦＥＴの特性図
【図１】
2004179199.tif 000003
【図２】
2004179199.tif 000004
【図３】
2004179199.tif 000005
【図４】
2004179199.tif 000006
【図５】
2004179199.tif 000007
【図６】
2004179199.tif 000008