(57)【要約】【課題】電流駆動回路を構成するトランジスタの特性のばらつき、信号線の寄生容量による駆動電流ばらつき等を防止することができる電流駆動回路及び画像表示装置の提供。【解決手段】電源端子１と接地端子２との間に電流値保持回路９とスイッチ１１と負荷３とが直列に接続され、電流値保持回路９の制御入力には定電流制御線５が、データ入力にはスイッチ８を介して定電流線４が接続され、スイッチ１１の制御入力には制御入力がデータ線制御線７に接続される電流値保持回路１０を介してデータ線６が接続され、電流値保持回路９では、定電流制御線が活性状態の時には定電流線の定電流を保持し非活性状態の時には保持した定電流を出力し、電流値保持回路１０では、データ線制御線が活性状態の時にはデータ線の信号を保持し該信号をスイッチ１１に入力し非活性状態の時には次の活性状態まで保持した信号をスイッチ１１に入力する。【選択図】図１
2004069816.tif 000002
【特許請求の範囲】
【請求項１】
電源端子と接地端子との間に、第１の電流値保持回路と第２のスイッチ回路と負荷とがこの順で直列に接続され、
前記第１の電流値保持回路は、制御入力には定電流制御線が接続され、データ入力には、制御入力が前記定電流制御線に接続される第１のスイッチ回路を介して定電流線が接続され、
前記第２のスイッチ回路の制御入力には、制御入力がデータ線制御線に接続される第２の電流値保持回路を介してデータ線が接続され、
前記第１の電流値保持回路では、前記定電流制御線が活性状態の時には前記第１のスイッチ回路を介して流れる前記定電流線の定電流を保持し、前記定電流制御線が非活性状態の時には前記保持した定電流を出力し、
前記第２の電流値保持回路では、前記データ線制御線が活性状態の時には前記データ線の信号を保持すると共に該信号を前記第２のスイッチ回路の制御入力に入力し、前記データ線制御線が非活性状態の時には次の活性状態まで前記保持した信号を前記第２のスイッチ回路の制御入力に入力し、
前記第２のスイッチ回路は、前記データ線制御線が活性状態となってから次の活性状態までの期間を単位として、前記データ線の信号レベルに応じて、前記負荷に供給される前記定電流のＯＮ／ＯＦＦが制御されることを特徴とする電流駆動回路。
【請求項２】
前記第１のスイッチ回路は第１のスイッチトランジスタで、前記第１の電流値保持回路は、第２及び第３のスイッチトランジスタと駆動トランジスタと第１の保持容量とで、前記第２の電流値保持回路は、トランジスタと第２の保持容量とで、前記第２のスイッチ回路は第４のスイッチトランジスタで各々構成され、
前記駆動トランジスタのソースは前記電源端子に、ドレインは前記第３のスイッチトランジスタを介して前記第４のスイッチトランジスタのドレインに接続され、前記第１の保持容量は、前記駆動トランジスタのゲート−ソース間に配置され、前記第２のスイッチトランジスタのソース／ドレインは前記駆動トランジスタのゲート及びドレインに各々接続され、
前記第１のスイッチトランジスタのソースは前記定電流線に、ドレインは前記駆動トランジスタ、前記第２及び第３のスイッチトランジスタのドレインの接続点に、ゲートは前記第２及び第３のスイッチトランジスタのゲートと共に前記定電流制御線に接続され、
前記トランジスタのソースは前記第４のスイッチトランジスタのゲートに、ドレインは前記データ線に、ゲートは前記データ線制御線に接続され、前記第２の保持容量は前記トランジスタのソースと前記電源端子との間に配置されていることを特徴とする請求項１記載の電流駆動回路。
【請求項３】
前記第１、第２のスイッチトランジスタ及び前記駆動トランジスタのチャネル導電型をＰ、前記第３、第４のスイッチトランジスタ及び前記トランジスタのチャネル導電型をＮとすることを特徴とする請求項２記載の電流駆動回路。
【請求項４】
前記第１、第２、第４のスイッチトランジスタ、前記駆動トランジスタ及び前記トランジスタのチャネル導電型をＰ、前記第３のスイッチトランジスタのチャネル導電型をＮとすることを特徴とする請求項２記載の電流駆動回路。
【請求項５】
前記第１のスイッチ回路は第１のスイッチトランジスタで、前記第１の電流値保持回路は、第２のスイッチトランジスタと駆動トランジスタと第１の保持容量とで、前記第２の電流保持回路は、トランジスタと第２の保持容量とで、前記第２のスイッチ回路は第４のスイッチトランジスタで各々構成され、
前記駆動トランジスタのソースは前記電源端子に、ドレインは前記第４のスイッチトランジスタのソースに接続され、前記第１の保持容量は、前記駆動トランジスタのゲート−ソース間に配置され、前記第２のスイッチトランジスタのソース／ドレインは前記駆動トランジスタのゲート及びドレインに各々接続され、
前記第１のスイッチトランジスタのソースは前記定電流線に、ドレインは前記駆動トランジスタ及び前記第２のスイッチトランジスタのドレインに、ゲートは前記第２のスイッチトランジスタのゲートと共に前記定電流制御線に接続され、前記トランジスタのソースは前記第４のスイッチトランジスタのゲートに、ドレインは前記データ線に、ゲートは前記データ線制御線に接続され、前記第２の保持容量は前記トランジスタのソースと前記電源端子との間に配置されていることを特徴とする請求項１記載の電流駆動回路。
【請求項６】
前記第１乃至第４のスイッチトランジスタ及び前記駆動トランジスタのチャネル導電型をＰ、前記トランジスタのチャネル導電型をＮとすることを特徴とする請求項５記載の電流駆動回路。
【請求項７】
前記第１乃至第３のスイッチトランジスタ、前記駆動トランジスタ及び前記トランジスタの全てのチャネル導電型をＰとすることを特徴とする請求項５記載の電流駆動回路。
【請求項８】
前記データ線制御線に同期して、前記定電流制御線の電圧レベルを変化させ、前記データ線から信号が入力される度に、前記第１の電流値保持回路に定電流の書き込みを行うことを特徴とする請求項１乃至７のいずれか一に記載の電流駆動回路。
【請求項９】
電源端子と接地端子との間に、第１の電流値保持回路と第２のスイッチ回路と負荷とがこの順で直列に接続され、
前記第１の電流値保持回路は、制御入力には定電流制御線に対して信号レベルが反転した副定電流制御線が接続され、データ入力には、制御入力が定電流制御線に接続される第１のスイッチ回路を介して定電流線が接続され、
前記第２のスイッチ回路の制御入力には、制御入力がデータ線制御線に接続される第２の電流値保持回路を介してデータ線が接続され、
前記第１の電流値保持回路では、前記副定電流制御線が活性状態の時には前記第１のスイッチ回路を介して流れる前記定電流線の定電流を保持し、前記副定電流制御線が非活性状態の時には前記保持した定電流を出力し、
前記第２の電流値保持回路では、前記データ線制御線が活性状態の時には前記データ線の信号を保持すると共に該信号を前記第２のスイッチ回路の制御入力に入力し、前記データ線制御線が非活性状態の時には次の活性状態まで前記保持した信号を前記第２のスイッチ回路の制御入力に入力し、
前記第２のスイッチ回路は、前記データ線制御線が活性状態となってから次の活性状態までの期間を単位として、前記データ線の信号レベルに応じて、前記負荷に供給される前記定電流のＯＮ／ＯＦＦが制御されることを特徴とする電流駆動回路。
【請求項１０】
前記第１のスイッチ回路は第１のスイッチトランジスタで、前記第１の電流値保持回路は、第２及び第３のスイッチトランジスタと駆動トランジスタと第１の保持容量とで、前記第２の電流保持回路は、トランジスタと第２の保持容量とで、前記第２のスイッチ回路は第４のスイッチトランジスタで各々構成され、
前記駆動トランジスタのソースは前記電源端子に、ドレインは前記第３のスイッチトランジスタを介して前記第４のスイッチトランジスタのソースに接続され、前記第１の保持容量は、前記駆動トランジスタのゲート−ソース間に配置され、前記第２のスイッチトランジスタのソース／ドレインは前記駆動トランジスタのゲート及びドレインに各々接続され、前記第３のスイッチトランジスタのゲートは前記副定電流制御線に接続され、
前記第１のスイッチトランジスタのソースは前記定電流線に、ドレインは前記駆動トランジスタ及び前記第２のスイッチトランジスタのドレインと前記第３のスイッチトランジスタのソースの接続点に、ゲートは前記第２のスイッチトランジスタのゲートと共に前記定電流制御線に接続され、
前記トランジスタのソースは前記データ線に、ドレインは前記第４のスイッチトランジスタのゲートに、ゲートは前記データ線制御線に接続され、前記第２の保持容量は前記トランジスタのドレインと前記電源端子との間に配置されていることを特徴とする請求項９記載の電流駆動回路。
【請求項１１】
前記データ線制御線に同期して、前記副定電流制御線の電圧レベルを変化させ、前記データ線から信号が入力される度に、前記第１の電流値保持回路に定電流の書き込みを行うことを特徴とする請求項９又は１０に記載の電流駆動回路。
【請求項１２】
ｍ行（ｍは正数）の定電流制御線及びデータ線制御線の組と、ｎ列（ｎは正数）の定電流線及びデータ線の組とで区画されるｍ行ｎ列の画素に、電流駆動型の素子を負荷とする請求項１乃至８のいずれか一に記載の電流駆動回路を備えることを特徴とする画像表示装置。
【請求項１３】
ｍ行（ｍは正数）の定電流制御線、副定電流制御線及びデータ線制御線の組と、ｎ列（ｎは正数）の定電流線及びデータ線の組とで区画されるｍ行ｎ列の画素に、電流駆動型の素子を負荷とする請求項９乃至１１のいずれか一に記載の電流駆動回路を備えることを特徴とする画像表示装置。
【請求項１４】
ｍ＋１行の各列に、前記駆動トランジスタと前記第１及び第２のスイッチトランジスタとで構成されるダミー回路が配設され、
前記駆動トランジスタのソースは前記電源端子に接続され、該駆動トランジスタのゲートとドレインは前記第２のスイッチトランジスタのソース／ドレインに接続され、前記第１のスイッチトランジスタのソースは前記定電流線、ドレインは前記駆動トランジスタ及び前記第２のスイッチトランジスタのドレインの接続点に接続され、前記第１及び第２のスイッチトランジスタのゲートは前記定電流制御線に接続されていることを特徴とする請求項１２又は１３に記載の画像表示装置。
【請求項１５】
第１行から第ｍ行までの各行の前記定電流制御線に制御信号を書き込んだ後、次に第１行目の前記定電流制御線に制御信号を書き込むまでの間、第ｍ＋１行の前記定電流制御線に制御信号を書き込むことを特徴とする請求項１４記載の画像表示装置。
【請求項１６】
第１行から第ｍ行までの各行の前記定電流制御線に制御信号を書き込んだ後、次に第１行目の前記定電流制御線に制御信号を書き込む前の所定の時間、第ｍ＋１行の前記定電流制御線に制御信号を書き込むことを特徴とする請求項１４記載の画像表示装置。
【請求項１７】
前記所定の時間は、前記定電流線に生じる寄生容量の充電の時定数よりも大きく設定されることを特徴とする請求項１６記載の画像表示装置。
【請求項１８】
前記電流駆動型の素子として有機ＥＬ素子を用いることを特徴とする請求項１２乃至１７のいずれか一に記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機エレクトロルミネッセンス（以下、有機ＥＬ、と略称する）素子などの電流駆動型の素子を駆動する電流駆動回路と、このような電流駆動回路が組み込まれると共に発光素子として電流駆動型の素子を使用する画像表示装置に関する。
【０００２】
【従来の技術】
電流駆動を要する負荷の代表的なものの一つとして、有機ＥＬがある。有機ＥＬは、輝度の向上、耐長期寿命性の観点から、材料及び有機ＥＬ素子を含むモジュールの封止性等にさまざまな研究課題はあるものの、低電圧の直流電流で駆動可能であること、高効率で高輝度を実現できること、液晶に比べ応答性が速く、且つ、低温での温度特性が良好であること、視認性が良いこと、更に、自発光であるため液晶表示装置と違ってバックライトを必要としないため、有機ＥＬ素子を画像表示装置として使用した場合に画像表示装置の薄型化が可能である等の利点があるため、各種分野にて早期の量産化が切望されている。
【０００３】
有機ＥＬ素子を画像表示装置に応用する際に、有機ＥＬを駆動する方法として、発光効率が良く、高画質を得ることが期待でき、パッシブマトリクス方式と比較し有機ＥＬ素子の電流密度を低く設定可能なためパッシブマトリクス方式よりも長期寿命が期待できるアクティブマトリクス方式の駆動回路が盛んに研究されている。このアクティブマトリクス方式の駆動回路においては、アクティブ素子としてアモルファス又は多結晶シリコン薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ
Ｔｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」と略称）が使用されている。
【０００４】
電流駆動型の有機ＥＬの駆動方法として、従来、例えば、図２７に示す特開平１１−２８２４１９号公報が提案されている。図２７に示す回路はｎチャネルトランジスタ３１、３２からなるカレントミラー回路によって、信号線４の信号電流を有機ＥＬ素子３に流れる駆動電流に変換し、有機ＥＬ素子３が信号電流に応じた駆動電流で定電流駆動されるようにした回路である。電源端子１と接地端子２とが設けられ、トランジスタ３２の負荷として設けられている有機ＥＬ素子３のアノードを電源端子１に接続し、カソードをトランジスタ３２のドレインに接続する。トランジスタ３１、３２のソースはそれぞれ接地端子２に接続する。トランジスタ３１のドレインとゲートは互いに接続すると共に、スイッチ３５を介してトランジスタ３２のゲートに接続する。トランジスタ３２のゲートと接地端子との間には保持容量３３が設けられている。トランジスタ３１のドレインはスイッチ３４を介して信号線４に接続する。スイッチ３４、３５は、例えばＭＯＳスイッチなどからなり、その制御端子（ＭＯＳトランジスタの場合であればゲート）は制御線５に接続する。３６は信号線が、電源線１及び接地線２、制御線５等と絶縁物を介して交叉することによって生ずる寄生容量である。
【０００５】
制御線５が活性状態となってスイッチ３４、３５が導通状態となると、信号線４から供給される信号電流がスイッチ３４を介してダイオード接続されたトランジスタ３１に流れると共に、保持容量３３の両端の電圧がトランジスタ３１のゲート・ソース間の電圧となるまで、スイッチ３５を介して保持容量３３を充電する。トランジスタ３１とトランジスタ３２とはカレントミラー回路を構成しているので、トランジスタ３１、３２のチャネル長、チャネル幅が同一であれば、信号線４からの信号電流と同じ大きさの電流がトランジスタ３２に流れることとなり、負荷である有機ＥＬ素子３にこの電流が流れることとなる。
【０００６】
制御線５が非活性状態となってスイッチ３４、３５が遮断状態となると、信号線４からは信号電流は供給されないが、スイッチ３５が遮断状態であるので、トランジスタ３２のゲートに接続された保持容量３３には、スイッチ３４、３５が状態導通であった時の電圧レベルがそのまま保持されているため、トランジスタ３２はスイッチ３４、３５が導通状態であった時と同じ値の電流を負荷である有機ＥＬ素子３に供給し続けることとなる。
【０００７】
【発明が解決しようとする課題】
図２７の定電流駆動回路を構成するトランジスタをアモルファスＴＦＴあるいは多結晶シリコンＴＦＴで構成した場合、単結晶シリコン半導体上に形成されるトランジスタの場合と異なり、これらＴＦＴを隣接して配置させた場合でも、閾値電圧が数十ミリボルトのオーダーでばらつき、隣接トランジスタ間でもトランジスタの整合が得られない。そのため、図２７に示す回路においてカレントミラー回路を形成するトランジスタ３１、３２を隣接して配置させたとしても、閾値やキャリア移動度、ゲート酸化膜厚等のばらつきを抑えることは難しく、結果として、両トランジスタの整合を得ることは難しくなる。従って、信号線４から供給される信号電流を負荷である有機ＥＬ素子３に正確に伝達できないこととなる。そのため、画素間で階調で誤差を生じ、表示パネルにおける画質低下がもたらされ、更に、製造歩留まりの低下からコスト増の一因となるという欠点がある。
【０００８】
上述した以外に、図２７の電流駆動回路は、信号線４が、電源線１及び接地線２、制御線５等と絶縁物を介して交叉することによって生ずる寄生容量３６が存在する。制御線５が活性状態となって、スイッチ３４、３５が導通状態となると、信号線４の信号電流はスイッチ３４を介してダイオード接続されたトランジスタ３１、及び保持容量３３に電流を供給すると共に、寄生容量３６を充電する。信号線４の信号電流が微小であると、寄生容量３６の影響で、制御線５が活性状態の間に、信号電流と等価のトランジスタ３１のゲート・ソース間の電圧を保持容量３３に充電することが出来なくなる。従って、図２８に示したように、図２７の定電流回路では、信号電流が微小領域では、負荷である有機ＥＬ素子３へ供給する出力電流がリニアに再現できない。このことは、表示パネルにおける低い方の階調が忠実に再現できない現象となって画質低下がもたらされ、更に、製造歩留まりの低下からコスト増の一因となるという欠点がある。
【０００９】
具体的に説明すると、パッシブマトリクス方式の一つの画素の通電時間は、１フレーム期間の周期を画像表示装置を構成する画素の行数で割った値であるのに対し、アクティブマトリクス方式の一つの画素の通電時間は、１フレーム期間の大方の期間で信号電流を流し続けることが多い。そのため、最大電流でも、パッシブマトリクス方式の場合に比較して、５０〜１００分の１と小さい。電流で駆動される有機ＥＬ素子を画像表示装置として使用した時、電流値を可変させて輝度特性を可変する方法では、最小電流は更に上記の値の数十分の１にまで減少する。具体的には数ｎＡ〜十数ｎＡとなる。一方、画素に電流を供給する信号線は、画像表示装置上で、電源線や接地線、制御線等と絶縁物を介して交叉することによって寄生容量が発生する。従って、上記の信号レベルが小さいと、信号線に発生する寄生容量を充電する時定数が大きくなって、書き込み時間内に寄生容量を充電できないことが起きる。そのため、低入力の信号レベルが書き込めないため、低い方の階調が再現できないという不具合がある。
【００１０】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、有機ＥＬ等の電流駆動を要する負荷に信号電流を駆動する電流駆動回路、並びに、その電流駆動回路を画素として用いる画像表示装置において、電流を駆動する電流駆動回路を構成するトランジスタの特性のばらつき、および電流駆動回路を画素として画像表示装置に適用した際に、信号線に派生する寄生容量によって発生する駆動電流ばらつき等の特性上の不具合を防止することができる電流駆動回路および画像表示装置を提供することにある。
【００１１】
【問題を解決するための手段】
上記目的を達成するため、本発明の電流駆動回路は、電源端子と接地端子との間に、第１の電流値保持回路と第２のスイッチ回路と負荷とがこの順で直列に接続され、前記第１の電流値保持回路は、制御入力には定電流制御線が接続され、データ入力には、制御入力が前記定電流制御線に接続される第１のスイッチ回路を介して定電流線が接続され、前記第２のスイッチ回路の制御入力には、制御入力がデータ線制御線に接続される第２の電流値保持回路を介してデータ線が接続され、前記第１の電流値保持回路では、前記定電流制御線が活性状態の時には前記第１のスイッチ回路を介して流れる前記定電流線の定電流を保持し、前記定電流制御線が非活性状態の時には前記保持した定電流を出力し、前記第２の電流値保持回路では、前記データ線制御線が活性状態の時には前記データ線の信号を保持すると共に該信号を前記第２のスイッチ回路の制御入力に入力し、前記データ線制御線が非活性状態の時には次の活性状態まで前記保持した信号を前記第２のスイッチ回路の制御入力に入力し、前記第２のスイッチ回路は、前記データ線制御線が活性状態となってから次の活性状態までの期間を単位として、前記データ線の信号レベルに応じて、前記負荷に供給される前記定電流のＯＮ／ＯＦＦが制御されるものである。
【００１２】
本発明においては、前記第１のスイッチ回路は第１のスイッチトランジスタで、前記第１の電流値保持回路は、第２及び第３のスイッチトランジスタと駆動トランジスタと第１の保持容量とで、前記第２の電流値保持回路は、トランジスタと第２の保持容量とで、前記第２のスイッチ回路は第４のスイッチトランジスタで各々構成され、前記駆動トランジスタのソースは前記電源端子に、ドレインは前記第３のスイッチトランジスタを介して前記第４のスイッチトランジスタのドレインに接続され、前記第１の保持容量は、前記駆動トランジスタのゲート−ソース間に配置され、前記第２のスイッチトランジスタのソース／ドレインは前記駆動トランジスタのゲート及びドレインに各々接続され、前記第１のスイッチトランジスタのソースは前記定電流線に、ドレインは前記駆動トランジスタ、前記第２及び第３のスイッチトランジスタのドレインの接続点に、ゲートは前記第２及び第３のスイッチトランジスタのゲートと共に前記定電流制御線に接続され、前記トランジスタのソースは前記第４のスイッチトランジスタのゲートに、ドレインは前記データ線に、ゲートは前記データ線制御線に接続され、前記第２の保持容量は前記トランジスタのソースと前記電源端子との間に配置されている構成とすることができ、前記第１、第２のスイッチトランジスタ及び前記駆動トランジスタのチャネル導電型をＰ、前記第３、第４のスイッチトランジスタ及び前記トランジスタのチャネル導電型をＮとする構成、又は、前記第１、第２、第４のスイッチトランジスタ、前記駆動トランジスタ及び前記トランジスタのチャネル導電型をＰ、前記第３のスイッチトランジスタのチャネル導電型をＮとする構成とすることができる。
【００１３】
また、本発明においては、前記第１のスイッチ回路は第１のスイッチトランジスタで、前記第１の電流値保持回路は、第２のスイッチトランジスタと駆動トランジスタと第１の保持容量とで、前記第２の電流値保持回路は、トランジスタと第２の保持容量とで、前記第２のスイッチ回路は第３のスイッチトランジスタで各々構成され、前記駆動トランジスタのソースは前記電源端子に、ドレインは前記第３のスイッチトランジスタのドレインに接続され、前記第１の保持容量は、前記駆動トランジスタのゲート−ソース間に配置され、前記第２のスイッチトランジスタのソース／ドレインは前記駆動トランジスタのゲート及びドレインに各々接続され、前記第１のスイッチトランジスタのソースは前記定電流線に、ドレインは前記駆動トランジスタ及び前記第２のスイッチトランジスタのドレインに、ゲートは前記第２のスイッチトランジスタのゲートと共に前記定電流制御線に接続され、前記トランジスタのソースは前記第３のスイッチトランジスタのゲートに、ドレインは前記データ線に、ゲートは前記データ線制御線に接続され、前記第２の保持容量は前記トランジスタのソースと前記電源端子との間に配置されている構成とすることができ、前記第１乃至第３のスイッチトランジスタ及び前記駆動トランジスタのチャネル導電型をＰ、前記トランジスタのチャネル導電型をＮとする構成、又は、前記第１乃至第３のスイッチトランジスタ、前記駆動トランジスタ及び前記トランジスタの全てのチャネル導電型をＰとする構成とすることができる。
【００１４】
また、本発明においては、前記データ線制御線に同期して、前記定電流制御線の電圧レベルを変化させ、前記データ線から信号が入力される度に、前記第１の電流値保持回路に定電流の書き込みを行う構成とすることもできる。
【００１５】
また、本発明の電流駆動回路は、電源端子と接地端子との間に、第１の電流値保持回路と第２のスイッチ回路と負荷とがこの順で直列に接続され、前記第１の電流値保持回路は、制御入力には定電流制御線に対して信号レベルが反転した副定電流制御線が接続され、データ入力には、制御入力が定電流制御線に接続される第１のスイッチ回路を介して定電流線が接続され、前記第２のスイッチ回路の制御入力には、制御入力がデータ線制御線に接続される第２の電流値保持回路を介してデータ線が接続され、前記第１の電流値保持回路では、前記副定電流制御線が活性状態の時には前記第１のスイッチ回路を介して流れる前記定電流線の定電流を保持し、前記副定電流制御線が非活性状態の時には前記保持した定電流を出力し、前記第２の電流値保持回路では、前記データ線制御線が活性状態の時には前記データ線の信号を保持すると共に該信号を前記第２のスイッチ回路の制御入力に入力し、前記データ線制御線が非活性状態の時には次の活性状態まで前記保持した信号を前記第２のスイッチ回路の制御入力に入力し、前記第２のスイッチ回路は、前記データ線制御線が活性状態となってから次の活性状態までの期間を単位として、前記データ線の信号レベルに応じて、前記負荷に供給される前記定電流のＯＮ／ＯＦＦが制御されるものである。
【００１６】
本発明においては、前記第１のスイッチ回路は第１のスイッチトランジスタで、前記第１の電流値保持回路は、第２及び第３のスイッチトランジスタと駆動トランジスタと第１の保持容量とで、前記第２の電流値保持回路は、トランジスタと第２の保持容量とで、前記第２のスイッチ回路は第４のスイッチトランジスタで各々構成され、前記駆動トランジスタのソースは前記電源端子に、ドレインは前記第３のスイッチトランジスタを介して前記第４のスイッチトランジスタのソースに接続され、前記第１の保持容量は、前記駆動トランジスタのゲート−ソース間に配置され、前記第２のスイッチトランジスタのソース／ドレインは前記駆動トランジスタのゲート及びドレインに各々接続され、前記第３のスイッチトランジスタのゲートは前記副定電流制御線に接続され、前記第１のスイッチトランジスタのソースは前記定電流線に、ドレインは前記駆動トランジスタ及び前記第２のスイッチトランジスタのドレインと前記第３のスイッチトランジスタのソースの接続点に、ゲートは前記第２のスイッチトランジスタのゲートと共に前記定電流制御線に接続され、前記トランジスタのソースは前記データ線に、ドレインは前記第４のスイッチトランジスタのゲートに、ゲートは前記データ線制御線に接続され、前記第２の保持容量は前記トランジスタのドレインと前記電源端子との間に配置されている構成とすることもできる。
【００１７】
また、本発明においては、前記データ線制御線に同期して、前記副定電流制御線の電圧レベルを変化させ、前記データ線から信号が入力される度に、前記第１の電流値保持回路に定電流の書き込みを行う構成とすることもできる。
【００１８】
また、本発明の画像表示装置は、ｍ行（ｍは正数）の定電流制御線及びデータ線制御線の組と、ｎ列（ｎは正数）の定電流線及びデータ線の組とで区画されるｍ行ｎ列の画素に、電流駆動型の素子を負荷とする上記記載の電流駆動回路を備えるものである。
【００１９】
また、本発明の画像表示装置は、ｍ行（ｍは正数）の定電流制御線、副定電流制御線及びデータ線制御線の組と、ｎ列（ｎは正数）の定電流線及びデータ線の組とで区画されるｍ行ｎ列の画素に、電流駆動型の素子を負荷とする請求項９乃至１１のいずれか一に記載の電流駆動回路を備えるものである。
【００２０】
本発明においては、ｍ＋１行の各列に、前記駆動トランジスタと前記第１及び第２のスイッチトランジスタとで構成されるダミー回路が配設され、前記駆動トランジスタのソースは前記電源端子に接続され、該駆動トランジスタのゲートとドレインは前記第２のスイッチトランジスタのソース／ドレインに接続され、前記第１のスイッチトランジスタのソースは前記定電流線、ドレインは前記駆動トランジスタ及び前記第２のスイッチトランジスタのドレインの接続点に接続され、前記第１及び第２のスイッチトランジスタのゲートは前記定電流制御線に接続されている構成とすることができる。
【００２１】
また、本発明においては、第１行から第ｍ行までの各行の前記定電流制御線に制御信号を書き込んだ後、次に第１行目の前記定電流制御線に制御信号を書き込むまでの間、第ｍ＋１行の前記定電流制御線に制御信号を書き込む構成、又は、第１行から第ｍ行までの各行の前記定電流制御線に制御信号を書き込んだ後、次に第１行目の前記定電流制御線に制御信号を書き込む前の所定の時間、第ｍ＋１行の前記定電流制御線に制御信号を書き込む構成とすることができ、前記所定の時間は、前記定電流線に生じる寄生容量の充電の時定数よりも大きく設定されることが好ましい。
【００２２】
また、本発明においては、前記電流駆動型の素子として有機ＥＬ素子を用いる構成としてもよい。
【００２３】
図１において、定電流制御線５から制御信号が活性状態となってスイッチ８と電流値保持回路９に同時に入力すると、スイッチ８は導通して定電流線４の定電流を電流値保持回路９に入力する。この時、スイッチ８を介して入力された定電流線４の定電流を電流値保持回路９は保持する。次に制御信号線５の信号が前記の状態から反転し非活性状態となると、スイッチ８は遮断し、電流値保持回路９は前記の状態で保持していた定電流線４の定電流を出力する。この状態の時に、データ線制御線７の制御信号が活性状態となって電流値保持回路１０に入力すると、電流値保持回路１０はデータ線６の信号に応じた信号を出力し、データ線制御線７の制御信号が非活性状態となっても、データ線６の信号レベルを保持する。即ち、データ線６の信号がハイレベルであればハイレベルを出力し、ローレベルであればローレベルを出力する。電流値保持回路１０の出力がハイレベル又はローレベルの何れか一方であればスイッチ１１は導通し、電流値保持回路９の出力から負荷３へ駆動電流を供給する。逆に電流値保持回路１０の出力がハイレベル又はローレベルのうちの他方であればスイッチ１１は遮断し、負荷３へは駆動電流を供給しない。
【００２４】
従って、負荷３として有機ＥＬのような発光素子を用いた場合、その階調特性は、図３に示すように、１フレーム期間内に任意の階調に応じたＨＯＬＤ期間を複数個設け、階調に応じて電流値保持回路１０を介してデータ線６のデータ信号によりスイッチ１１を導通または遮断して、負荷３へ定電流線４の定電流を駆動電流として供給し所望の階調を得ることができる。
【００２５】
【発明の実施の形態】
本発明に係る電流駆動回路および画像表示装置の好ましい実施の形態について、図面を参照して以下に説明する。
【００２６】
［実施形態１］
まず、本発明の第１の実施形態について図１乃至図５を用いて説明する。図１に示すように、電流値保持回路９の出力はスイッチ１１を介して負荷３に接続して互いに直列接続し、電流値保持回路９、スイッチ１１、及び負荷３の両端は電源端子１と接地端子２とを各々接続する。電流値保持回路９のデータ入力にはスイッチ８を介して定電流線４を接続し、スイッチ８及び電流値保持回路９の各々の制御入力は定電流制御線５を接続する。スイッチ１１の制御入力は電流値保持回路１０を介してデータ線６を接続する。電流値保持回路１０のデータ入力はデータ線６を接続し、出力はスイッチ１１の制御入力に接続し、制御入力はデータ線制御線７を接続する。スイッチ１１は、前述の通り、一端を電流値保持回路９の出力に、他端を負荷３に各々接続する。
【００２７】
図１の実施形態の動作を図２のタイムチャート図を用いて説明する。定電流制御線５（Ｖ５）が活性状態となると、スイッチ８は導通し、同時に電流値保持回路９はデータ入力に入力された信号を書き込む状態となるので、電源端子１から電流値保持回路９、及びスイッチ８を介して定電流線４の経路で定電流線の定電流が流れて、定電流線４より供給される定電流（Ｉ４）はスイッチ８を介して電流値保持回路９に保持される。次に、定電流制御線５が非活性状態となると、スイッチ８は遮断し、電流値保持回路９はＨＯＬＤ状態となって前記書き込み状態時に保持した定電流線４の定電流と同じレベルの電流（Ｉ９）を電源端子１を通して電流値保持回路９の出力より供給する。この状態の時に、データ線制御線７（Ｖ７）が活性状態となると、電流値保持回路１０はデータ線６からデータ入力に入力される信号（Ｖ６）を書き込む。今、データ線６がハイレベル又はローレベルの何れか一方であれば、電流値保持回路１０はハイレベル又はローレベルの何れか一方を書き込み、その信号レベルをスイッチ１１の制御入力に出力する。
この状態は、データ線制御線７が活性状態から非活性状態となっても保持される。スイッチ１１の制御入力にハイレベル又はローレベル何れか一方が入力されると、スイッチ１１は導通して、電流値保持９に保持されている定電流線４の定電流を負荷３に供給する。逆に、データ線６がハイレベル又はローレベルのうちの他方であれば、電流値保持回路１０はハイレベル又はローレベルのうちの他方を書き込み、その信号レベルをスイッチ１１の制御入力に出力し、データ線制御線７が非活性状態となっても、ハイレベルをスイッチ１１の制御入力に出力し続ける。スイッチ１１の制御入力にハイレベル又はローレベルのうちの他方が入力されると、スイッチ１１は遮断するため、電流値保持回路９に保持されている定電流線４の定電流は負荷３に供給されない。
【００２８】
従って、定電流制御線５が非活性状態となって電流値保持回路９がＨＯＬＤ状態となり定電流線４の定電流を保持した状態においては、電流値保持回路１０の制御入力に印加されるデータ線制御線７の信号が活性状態の時、電流値保持回路１０のデータ入力に印加されるデータ線６の信号状態によって、その後電流値保持回路１０の制御入力に印加されるデータ線制御線７の信号が非活性状態となり、次の活性状態となる迄、負荷３の駆動電流供給状態が決まる。即ち、データ線６がハイレベル又はローレベルの何れか一方であれば負荷３は駆動電流が供給され、逆に、データ線６がハイレベル又はローレベルのうちの他方であれば負荷３は駆動電流が供給されない。
【００２９】
図３は図１の電流駆動回路で所望の階調を得るため、各信号のタイミングを示したタイムチャート図である。１フレーム期間において、定電流線４より供給される定電流を書き込む期間は、負荷３に電流を供給しないブランク期間とする。
次に定電流線４の定電流書き込みを終了して、定電流を負荷３に供給する期間を定電流ＨＯＬＤ期間とする。定電流ＨＯＬＤ期間は、データ線６を書き込む書き込み期間と、その書き込んだ信号の状態に応じて電流値保持回路１０がＨＯＬＤするＨＯＬＤ期間とに分けられる。データ線６の信号がハイレベル又はローレベルの何れか一方であれば、前記説明の通り、書き込み期間から負荷３に定電流を供給し、隣接するＨＯＬＤ期間も同様に負荷３に定電流を供給する。反対に、データ線６の信号がハイレベル又はローレベルのうちの他方であれば、書き込み期間は負荷３に定電流を供給せず、隣接するＨＯＬＤ期間も同様に負荷３に定電流を供給しない。図３の例では１６階調を実現するため書き込み期間を４分割し、
ｔ４＝ｔ３×２、ｔ３＝ｔ２×２、ｔ２＝ｔ１×２　　　　…（１）
となるように、各ＨＯＬＤ期間を設定し、１フレームに於ける導通時間を図４のように設定すれば、同図に示すような階調（輝度）特性が得られる。上記の例に限らず、分割を任意に行い、
ｔｎ＝２ｎ−１ｔ１　　　　　ｎ：整数　　　　…（２）
式（２）となるようにＨＯＬＤ期間を設定すると、２ｎ階調の画像表示装置が可能である。
【００３０】
図５は図１の電流駆動回路をマトリクス状に配置して構成した画像表示装置を示している。図５においては、図１に示した電流駆動回路が画素１２として、ｍ行ｎ列で配置されている。同じ行に属する画素１２は定電流制御線５を共有しており、合計ｍ本の定電流制御線５には、それぞれ、制御信号を発生する定電流制御線駆動回路１４が接続されており、一方、同じ列に属する画素１２には定電流線４を共有しており、合計ｎ本の定電流線４には、それぞれ、定電流を発生する定電流供給回路１３が接続されている。同様に、同じ行に属する画素１２はデータ線制御線７を共有しており、合計ｍ本のデータ線制御線７には、それぞれ、データ線制御信号を発生するデータ線制御駆動回路１６が接続されており、一方、同じ列に属する画素１２にはデータ線６を共有しており、合計ｎ本のデータ線には、それぞれ、データ信号を発生するデータ信号発生回路１５が接続されている。
【００３１】
ｍ行の定電流制御線５を有する定電流制御線駆動回路１４は順番に制御信号を出力し、これにより、第１行目から第ｍ行目までの定電流制御線５に順番に制御信号が出力されることになる。これに対し、ｎ個の定電流線４を有する定電流供給回路１３は、定電流制御線５により選択されている行についてその行に属する画素１２に対して定電流を並列に出力する。この結果、選択されている行の各画素１２を構成する電流駆動回路に、定電流供給回路１３から定電流が供給されることとなる。
【００３２】
図３で説明したように、図１の定電流駆動回路を構成する電流値保持回路９が定電流を定電流書き込み期間（ブランク期間）で書き込んだ後、ｍ行のデータ線制御線７を有するデータ線制御駆動回路１６は順番に制御信号を出力し、これにより、第１行目から第ｍ行目までのデータ線制御線７に順番に制御信号が出力されることになる。これに対し、ｎ個のデータ線６を有するデータ信号発生回路１５は、選択されている行についてその行に属する画素１２に対してデータ線制御線７よりデータ信号を並列に出力する。この結果、選択されている行の各画素１２を構成する電流駆動回路に、データ信号発生回路１５からデータ信号が供給されることとなる。その結果、各階調に対応した定電流の供給を負荷３に行う。以上のようなデータ信号の書き込みと保持を１フレーム期間内に数回（上記の１６階調の場合は、４回）繰り返すことにより、図４で示す階調特性が得られ、負荷３は階調に応じた発光を行う。
【００３３】
［実施形態２］
次に、本発明の第２の実施形態に係る電流駆動回路について図６及び図７を用いて説明する。
【００３４】
図６に示すように、本実施形態に係る電流駆動回路は、一対の電源電極としての、電源に接続されている電源端子１及び接地されている接地端子２と、定電流を供給する定電流線４と、第１のスイッチトランジスタ２１と、第２のスイッチトランジスタ２２と、第３のスイッチトランジスタ２５と、定電流を電圧に変換して保持する第１の保持容量２４と、駆動トランジスタ２３と、第１、第２及び第３のスイッチトランジスタ２１、２２、２５の各ゲートに接続されている定電流制御線５と、データ電圧を供給するデータ線６と、データ電圧を入力するトランジスタ２６と、トランジスタ２６を介して印加されたデータ電圧を保持する第２の保持容量２７と、第４のスイッチトランジスタ２８と、駆動トランジスタ２３に対する負荷としての有機ＥＬ素子３と、トランジスタ２６と第４のスイッチトランジスタ２８の各ゲートに接続されているデータ線制御線７と、から成っている。
【００３５】
図１との対比では、第２のスイッチトランジスタ２２と駆動トランジスタ２３と第１の保持容量２４と第３のスイッチトランジスタ２５とで第１の電流値保持回路９を、トランジスタ２６と第２の保持容量２７とで第２の電流値保持回路１０を、各々構成する。
【００３６】
駆動トランジスタ２３に対する負荷としての有機ＥＬ素子３は、駆動トランジスタ２３のドレインから第３のスイッチトランジスタ２５を介して第４のスイッチトランジスタ２８のソースと接地端子２との間に接続されている。第１の保持容量２４は駆動トランジスタ２３のゲートとソースとの間に接続されており、駆動トランジスタ２３のソースは電源端子１に接続されている。第２のスイッチトランジスタ２２のソースとドレインはそれぞれ駆動トランジスタ２３のゲートとドレインとに接続されている。第１のスイッチトランジスタ２１のドレインは第２のスイッチトランジスタ２２のドレインと駆動トランジスタ２３のドレインとの接続点に接続されている。第３のスイッチトランジスタ２５のドレインとソースはそれぞれ駆動トランジスタ２３のドレインと第４のスイッチトランジスタ２８のドレインとに接続されている。第１のスイッチトランジスタ２１のゲートと第２のスイッチトランジスタ２２のゲートと第３のスイッチトランジスタ２５のゲートは互いに定電流制御線５に接続されている。第１のスイッチトランジスタ２１のソースは定電流線４に接続されている。第２の保持容量２７の一端は電源端子１に他端は第４のスイッチトランジスタ２８のゲートとトランジスタ２６のソースとの接続点に接続されている。トランジスタ２６のドレインとゲートはそれぞれデータ線６とデータ線制御線７とに接続されている。
【００３７】
第１及び第２のスイッチトランジスタ２１、２２と駆動トランジスタ２３は同極性であるが、第３、第４のスイッチトランジスタ２５、２８及びトランジスタ２６は駆動トランジスタ２３とは逆極性である。
【００３８】
本実施形態に係る電流駆動回路の動作を図７のタイムチャート図を参照して説明する。
【００３９】
定電流制御線５（Ｖ５）がローレベルになると、第１及び第２のスイッチトランジスタ２１、２２は導通し、第３のスイッチトランジスタ２５は遮断する。駆動トランジスタ２３は第２のスイッチトランジスタ２２を介してドレインとゲートが互いに接続されたダイオード状態となる。従って、定電流線４より供給される定電流は第１及び第２のスイッチトランジスタ２１、２２を介して、ダイオード状態の駆動トランジスタ２３に供給されると共に、駆動トランジスタ２３のゲートとソース間との電圧は第１の保持容量２４によって保持され、定電流線４の定電流が書き込まれる。
【００４０】
次に、定電流制御線５がハイレベルになると、第１及び第２のスイッチトランジスタ２１、２２は遮断し、第３のスイッチトランジスタ２５は導通する。第１及び第２のスイッチトランジスタ２１、２２が遮断するため、第１の保持容量２４はＨＯＬＤ状態となって前記書き込み状態時の定電流線４の定電流に相当する駆動トランジスタ２３のゲートとソースの間の電圧を保持する。従って、駆動トランジスタ２３は定電流線４から供給される定電流と同等の電流を出力する。
【００４１】
この状態で、データ線制御線７がハイレベルとなると、トランジスタ２６はそのドレインに接続されたデータ線６の信号を第２の保持容量２７に書き込む。今、データ線６がハイレベルであれば、第２の保持容量２７はトランジスタ２６を介してハイレベルを書き込む。この状態で、データ線制御線７がローレベルとなると、トランジスタ２６は遮断し、第２の保持容量２７はハイレベルを保持するため、第４のスイッチトランジスタ２８のゲートはハイレベルとなり、第４のスイッチトランジスタ２８は導通して、第３のスイッチトランジスタ２５を介して定電流線４の定電流と同等の定電流を駆動トランジスタ２３のドレインから有機ＥＬ素子３に供給する。
【００４２】
一方、データ線制御線７がハイレベルでデータ線６がローレベルの場合は、トランジスタ２６はそのドレインに接続されたデータ線６の信号を第２の保持容量２７に書き込むため、第２の保持容量２７はトランジスタ２６を介してローレベルを書き込む。この状態で、データ線制御線７がローレベルとなると、トランジスタ２６は遮断するため、第２の保持容量２７はローレベルを保持するため、第４のスイッチトランジスタ２８のゲートはローレベルとなり、第４のスイッチトランジスタ２８は遮断し、駆動トランジスタ２３から定電流線４の定電流と同等の定電流を有機ＥＬ素子３は供給されない。
【００４３】
図６の電流駆動回路で所望の階調を得る方法は、図３のタイムチャート図と図４の階調特性−導通時間で説明した通りである。即ち、１フレーム期間において、定電流線４より供給される定電流を書き込む期間は、有機ＥＬ素子３に電流を供給しないブランク期間とする。次に定電流線４の定電流書き込みを終了して、定電流を有機ＥＬ素子３に供給する期間を定電流ＨＯＬＤ期間とする。定電流ＨＯＬＤ期間は、データ線制御線７がハイレベルをトランジスタ２６に入力し、データ線６の信号を第２の保持容量２７に書き込む書き込み期間と、データ線制御線７がローレベルとなってトランジスタ２６が遮断し、データ線制御線７がハイレベルの時に書き込んだ信号の状態に応じて第４のスイッチトランジスタ２８がＨＯＬＤするＨＯＬＤ期間とに分けられる。データ線６の信号がハイレベルであれば、前記説明の通り、書き込み期間から有機ＥＬ素子３に定電流を供給し、隣接するＨＯＬＤ期間も同様に有機ＥＬ素子３に定電流を供給する。反対に、データ線６の信号がローレベルであれば、書き込み期間は有機ＥＬ素子３に定電流を供給せず、隣接するＨＯＬＤ期間も同様に有機ＥＬ素子３に定電流を供給しない。図３では１６階調を実現するため書き込み期間を４分割した例であるが、式（２）のようにｔ１とｎを適当に選択すれば、任意の階調が得られる。
【００４４】
図６の電流駆動回路は、図５で説明した画像表示装置として適用可能である。
図５の画像表示装置の画素１２として、図６の電流駆動回路をｍ行ｎ列にマトリクス状には配置したものである。動作に関しては、図５で説明した通りである。
尚、図６の電流駆動回路を画素として構成した画像表示装置の場合、従来の信号電流のレベルを所望の階調に合わせて変化させる方法と異なり、電流レベルの大きい定電流を定電流線４に流し込むよう設定しておけば、従来技術において見られた定電流線４に発生する寄生容量による電荷の充電による書き込み不足は発生しない。
【００４５】
更に、駆動トランジスタ２３のソースとゲートに接続された第１の保持容量２４の充電の時定数に対し、定電流の書き込み時間を充分大きくとれば、電流駆動回路を構成するトランジスタの閾値、移動度、ゲート酸化膜厚等の絶対値ばらつき、及び隣接間トランジスタ等の整合等に依存することなく、定電流線の電流値を正しく書き込むことが可能である。
【００４６】
［実施形態３］
次に、本発明の第３の実施形態に係る電流駆動回路について、図８乃至図１２を用いて説明する。
【００４７】
図８は図５の画像表示装置の第ｋ列の画素に着目した図である。図８の画像表示装置を構成する画素１２は、図６の電流駆動回路で構成されている。定電流制御線５やデータ線制御線７、又、図示していない電源線や接地線等が絶縁物を介してデータ線４ｋと交叉することによって、寄生容量２９が発生する。前記の発明では定電流の値をある程度大きく設定しておけば、寄生容量による書き込み不足等は発生しないが、画像表示装置の輝度特性によっては、定電流値を必ずしも大きく設定する必要のない場合がある。このような場合は、この寄生容量２９が存在すると、第１行から第ｍ行の定電流書き込みが終了し、定電流ＨＯＬＤ期間になると、例えば、図８の第ｋ列の定電流線は図９に示すように、定電流線４ｋの寄生容量２９に蓄積された電荷が放電し、定電流線４ｋの電位は低下する。定電流線４ｋの電位が低下すると、定電流ＨＯＬＤ期間が終了し、次の定電流書き込み期間に入ったとき、寄生容量２９の充電のため、一画素当たりの書き込み時間が短いと、定電流線４ｋが充分立ち上がる前に書き込みが終了することがある。そのため、画素２１は定電流線の定電流を正確に書き込めない場合がある。
【００４８】
図１０は、上記不具合を解消するため、ｍ行ｎ列で構成する画像表示装置に、ｍ＋１行目の各列にダミー画素１２ｍ＋１を追加したものである。図１１はダミー画素ｍ＋１の構成を示したものであり、電源線１と、駆動トランジスタ２３と、第１及び第２のスイッチトランジスタ２１、２２と、定電流を供給する定電流線４と、定電流制御線５とから構成される。駆動トランジスタ２３のソースは電源端子１に接続され、ゲートとドレインはそれぞれ第２のスイッチトランジスタ２２のソースとドレインに接続される。第１のスイッチトランジスタ２１のドレインは駆動トランジスタ２３のドレインと第２のスイッチトランジスタ２２のドレインとの接続点に接続し、ソースは定電流線４に接続する。第１及び第２のスイッチトランジスタ２１、２２のゲートは定電流制御線５に接続する。
【００４９】
図１２は本実施形態を説明するタイムチャート図を示したものである。定電流制御線駆動回路１４が第１行目から第ｍ行目まで定電流制御信号５を各行に書き込んだ後、ダミー画素が配置されている第ｍ＋１行目の定電流制御線（図１２のＶ５Ｍ＋１）を、次に第１行目の行に定電流制御線５に信号が入力されるまで、ローレベルの状態とする。このため、図１２のダミー画素の定電流制御線５がローレベルとなると、第１及び第２のスイッチトランジスタ２１、２２が導通するため、駆動トランジスタ２３はドレインとゲートが互いに接続されたダイオード状態となり、定電流線４から定電流が供給される。この状態では、定電流線４の電位は駆動トランジスタ２３のゲート・ソース間電圧となる。従って、図１０の画像表示装置は、第１行から第ｍ行まで書き込みが終了し定電流ＨＯＬＤ期間になっても、第ｍ＋１行のダミー画素へ定電流線４から定電流が供給されているため、定電流発生回路１３の出力端子である第１列から第ｎ列までの定電流線４の電位は、ダミー画素を構成する駆動トランジスタ２３のゲート・ソース間電圧となる。ここで、図１０の画像表示装置のｍ行ｎ列の画素の駆動トランジスタ２３のサイズをダミー画素の駆動トランジスタ２３のサイズと同一にしておけば、定電流書き込み期間及び定電流ＨＯＬＤ期間共に、定電流線４の電位は同一レベルに保持されるため、寄生容量２９に蓄積された電荷の放電による電位の低下に伴う書き込み不足は発生しない。従って、画像表示装置の所望の輝度特性により、定電流線４の定電流の電流レベルが低い場合でも、所定の書き込み時間内に充分書き込みが可能である。
【００５０】
このように、定電流線の電流のレベルを大きく出来ない場合は、ダミー画素を画像表示装置の最終行の次の行に設け、全ての行の書き込み終了後、次の書き込みが開始するまで、ダミー画素に定電流を供給し続ける。このことで、各列の定電流線の電位は書き込み時と同一電位に維持されるため、書き込み不足は発生しない。理由は、各列の定電流線の電位は書き込み時と同一電位に維持されるためである。
【００５１】
［実施形態４］
次に、本発明の第４の実施形態に係る電流駆動回路について、図１３を用いて説明する。画像表示装置としての形態は、第３の実施形態の図１０に示したものと同一である。第３の実施形態では、定電流制御線駆動回路１４が第１行目から第ｍ行目まで定電流制御信号を各行に書き込んだ後、直ちに、ダミー画素が配置されている第ｍ＋１行目の定電流制御線５（図１１のＶ５Ｍ＋１）を、次に第１行目の行に定電流制御線５に信号が入力されるまで、ローレベルの状態となるよう定電流制御線駆動回路１４を制御した。本実施形態では、定電流制御線駆動回路１４が第１行目から第ｍ行目まで定電流制御信号５を各行に書き込んだ後、ダミー画素が配置されている第ｍ＋１行の定電流制御線５はハイレベルを維持しておき、次に第１行目の行に定電流制御線５に信号が入力される時点のｔｄｍ前から第ｍ＋１行目の定電流制御線５がローレベルとなるよう、定電流制御線駆動回路１４を制御する。定電流線４に生じる寄生容量２９の充電の時定数よりも充分大きくｔｄｍの値を設定しておけば、定電流線４の電位はダミー画素を構成する駆動トランジスタ２３のゲート・ソース間電圧の電位に達し、書き込み不足となることはない。又、第３の実施形態においては、定電流ＨＯＬＤ期間は第ｍ＋１行のダミー画素は全て定電流線４から定電流が流れていたのに対し、本発明ではダミー画素に定電流線４から定電流が流れる期間はｔｄｍのみであるため、消費電力の低減が可能である。
【００５２】
このように、全ての行の書き込み終了後、次の書き込みが開始する一定時間前に、ダミー画素に定電流を供給し続けることで、第３の実施形態と同様の効果が得られる。更に、ダミー画素に電流が流れない時間があるため、消費電力の低減が可能である。
【００５３】
［実施形態５］
本発明の第５の実施形態に係る電流駆動回路について、図１４を用いて説明する。電流駆動回路としての形態は、図６の第２の実施形態と同一である。第２の実施形態では、定電流線４により定電流の書き込みを１フレーム内で最初に定電流書き込み期間を設けて１回のみ行っていたが、本実施形態では、データ線６の信号が入力されるごとに、即ち、データ線制御信号７と同じタイミングで定電流制御線５がローレベルを入力して、定電流を書き込むようしたものである。
【００５４】
［実施形態６］
本発明の第６の実施形態に係る電流駆動回路について、図１５及び図１６を用いて説明する。図１５は本実施形態の電流駆動回路であり、図１６はその動作を説明するタイムチャート図である。電流駆動回路の構成は図６の第２の実施形態と同一であるが、トランジスタ２６と第４のスイッチトランジスタ２８の極性をＮチャネルからＰチャネルに変更している。それに伴い、データ線６とデータ線制御線７の信号の極性が反転している他は、図６に示す第２の実施形態と同一である。従って、図１５の電流駆動回路を用いて、図５に示す画像表示装置を構成することが可能であることは言うまでもない。
【００５５】
［実施形態７］
本発明の第７の実施形態に係る電流駆動回路について、図１７及び図１８を用いて説明する。本実施形態の回路構成は図６に示した第２の実施形態から第３のスイッチトランジスタ２５を削除したものであり、従って、駆動トランジスタ２３のドレインと第１のスイッチトランジスタ２１のドレイン及び第２のスイッチトランジスタ２２のドレインとの接続点に、第４のスイッチトランジスタ２８のソースを接続したものである。図１８は図１７の電流駆動回路の動作を説明するタイムチャート図である。基本的動作は図６に示した第２の実施形態と同一であるが、駆動トランジスタ２３に定電流を書き込む時、有機ＥＬ素子３への電流の流出を防止する必要がある。そのため、定電流線４から定電流を書き込む時は、データ線６をハイレベル及びデータ線制御線７をハイレベルとして、トランジスタ２６を介してハイレベルの信号を第２の保持容量２７に保持し、第４のスイッチトランジスタ２８を遮断する。本発明の実施形態では、第２の実施形態の回路構成と比較して、素子数の削減が可能であるため、本願を画像表示装置とし使用した場合、開口率の向上が可能である。
【００５６】
［実施形態８］
本発明の第８の実施形態に係る電流駆動回路について、図１９及び図２０を用いて説明する。本実施形態の回路構成は図１７に示した第７の実施形態からトランジスタ２６の極性を逆にしてＰチャネルとしたものである。そのため、図１９の電流駆動回路を構成するトランジスタは全て同一の極性である。図２０は図１９の電流駆動回路の動作を説明するタイムチャート図である。図１７の第７の実施形態同様、駆動トランジスタ２３に定電流を書き込む時、有機ＥＬ素子３への電流の流出を防止する必要がある。そのため、第７の実施形態のデータ線６とデータ制御線７の信号のレベルを反転させて、定電流線４から定電流を書き込む時は、データ線６をローレベル及びデータ線制御線７をローレベルとして、トランジスタ２６を介して、第４のスイッチトランジスタ２８を遮断する。本実施形態は第７の実施例同様、第２の実施形態の回路構成と比較して、素子数の削減が可能であるため、本実施形態を画像表示装置として使用した場合、開口率の向上が可能である。又、電流駆動回路を構成するトランジスタを全て同一極性で構成することが可能であるため、電流駆動回路のみをアモルファス又は低温ポリシリコンＴＦＴ等でガラス基板上に構成した場合、トランジスタの極性が一種類であるため、ＰＲ数の削減が可能であり、結果的に高歩留まりと低コストが期待出来る。このことは、画像表示装置が大型化した際、歩留まり向上とコスト低減を図るため、図５で示した定電流供給回路１３、定電流制御線駆動回路１４、データ信号発生回路１５、データ線制御線駆動回路１６等を半導体集積回路（ＩＣ）で構成し、画素の定電流駆動回路のみをアモルファス又は低温ポリシリコンＴＦＴでガラス基板上で構成した場合、低コストの画像表示装置の提供が可能となる。
【００５７】
［実施形態９］
本発明の第９の実施形態に係る電流駆動回路について、図２１及び図２２、図２３を用いて説明する。本実施形態は、副定電流制御線３０を新たに設け、第１の電流値保持回路９の制御入力に入力することが、図１の第１の実施形態とは異なる点である。図２２は図２１の電流駆動回路の動作を説明するタイムチャート図である。副定電流制御線３０の信号レベルが、定電流制御線５の信号レベルと反転している以外の動作は、全て、図１の電流駆動回路と同一である。但し、図１の電流駆動回路は、定電流制御線５がローレベルの時、第１の電流値保持回路９は定電流線４からの定電流を書き込んだが、本実施形態においては、副定電流制御線３０がハイレベルの時、第１の電流値保持回路９は定電流線４からの定電流を書き込む。図２３は図２１の電流駆動回路をマトリクス状に配置して構成した画像表示装置を示している。図２３においては、図２１に示した電流駆動回路が画素１２として、ｍ行ｎ列で配置してある。同じ行に属する画素１２は定電流制御線５と副定電流制御線３０を各々共有しており、合計ｍ本の定電流制御線５と副定電流制御線３０とを、それぞれ、制御信号を発生する定電流制御線駆動回路１４が接続されており、定電流制御線５と副定電流制御線３０は同位相であり信号レベルのみ反転している点をのぞいては、図５の画像表示装置と動作は全く変わらない。
【００５８】
［実施形態１０］
本発明の第１０の実施形態に係る電流駆動回路について、図２４及び図２５を用いて説明する。第１０の実施形態は、第９の実施形態をより具体的に示したものであり、回路構成は第２の実施形態である図６の電流駆動回路と、第３のスイッチトランジスタ２５のゲートの接続のみが異なる。即ち、図２４の実施形態の電流駆動回路では、第２のスイッチトランジスタ２５のゲートは副定電流線３０が接続されている。又、図６の第２の実施形態同様、第２のスイッチトランジスタ２２と駆動トランジスタ２３と第１の保持容量２４と第３のスイッチトランジスタ２５とで第１の電流値保持回路９を、トランジスタ２６と第２の保持容量２７とで第２の電流値保持回路１０を、各々構成する。図２５は図２４の電流駆動回路の動作を説明するタイムチャート図である。第９の実施形態で説明した通り、副定電流制御線３０の信号レベルが、定電流制御線５の信号レベルと反転している以外の動作は、全て、図６の電流駆動回路と同一である。本実施形態の電流駆動回路を構成するトランジスタを全て同一極性で構成しているため、第８の実施形態で述べたと同一の効果を期待できる。図２４の電流駆動回路は、図２３で説明した画像表示装置として適用可能である。図２３の画像表示装置の画素１２として、図２４の電流駆動回路をｍ行ｎ列にマトリクス状に配置したものである。動作に関しては、図２３で説明した通りである。尚、図２４の電流駆動回路を画素として構成した画像表示装置の場合、従来の信号電流のレベルを所望の階調に合わせて変化させる方法と異なり、電流レベルの大きい定電流を定電流線４に流し込むよう設定しておけば、従来技術において見られた定電流線４に発生する寄生容量による電荷の充電による書き込み不足はない。
【００５９】
［実施形態１１］
本発明の第１１の実施形態に係る電流駆動回路について、図２６を用いて説明する。電流駆動回路としての回路構成は、図２４の第１０の実施形態と同一である。第１０の実施形態では、定電流線４により定電流の書き込みを１フレーム内で最初に定電流書き込み期間を設けて１回のみ行っていたが、本実施形態では、データ線６の信号が入力されるごとに、即ち、データ線制御信号７と同じタイミングで定電流制御線５がローレベルを入力して、定電流を書き込むようしたものである。即ち、データ線制御線７に制御信号が発生する時は、必ず、副定電流制御線３０から、第３のスイッチトランジスタ２５が遮断するよう信号を発生する。
【００６０】
【発明の効果】
以上説明したように、本発明の電流駆動回路および画像表示装置によれば下記記載の効果を奏する。
【００６１】
本発明の第１の効果は、定電流の書き込みによって負荷である有機ＥＬ素子に均一な電流が供給できるため、表示ムラのない画像表示装置が得られるということである。又、定電流で有機ＥＬ素子を駆動し、輝度の変化は有機ＥＬに電流を流す導通時間によって調整するので、電流レベルを変化させて階調を得る方式と違って、寄生容量の影響による書き込み不足の影響を受けないということである。
【００６２】
その理由は、低電流で有機ＥＬを駆動するため、信号レベルによって電流値が変化することはなく、また、定電流線が電源線及び接地線、制御線等と絶縁物を介して生じる寄生容量と定電流とによって得られる時定数を、書き込み時間に対し、充分小さくなるように設定するため、電流の書き込み不足は発生しないからである。
【００６３】
また、本発明の第２の効果は、画像表示装置の画素を構成するトランジスタの閾値、移動度、ゲート酸化膜厚等の絶対値ばらつき、及び隣接間トランジスタ等の整合等に依存することなく、定電流線の電流値を正しく書き込むことが可能となるということである。
【００６４】
その理由は、カレントミラー回路のように、トランジスタの整合を利用して、入力電流を出力に伝達する方法ではなく、トランジスタのゲート・ソース間の電圧を同トランジスタのゲート・ソース間に接続された容量によって、定電流を電圧に変換し保持し、書き込み時間終了後は、その保持された電圧を電流に変換して定電流を出力に伝達する方式であるため、書き込み時の定電流線に寄生する寄生容量と定電流とで定まる時定数を書き込み時間よりも充分小さく設定できれば、トランジスタの閾値、移動度、ゲート酸化膜厚等の絶対値ばらつき、及び隣接間トランジスタ等の整合等に依存しないからである。
【００６５】
そして、定電流で有機ＥＬを駆動するため、駆動トランジスタが飽和領域で動作する限り、有機ＥＬの電圧−輝度特性、継時変化等の影響を受けにくくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電流駆動回路の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係る電流駆動回路の動作を示すタイムチャート図である。
【図３】本発明の第１の実施形態に係る電流駆動回路１フレーム期間のタイミングを示すタイムチャート図である。
【図４】本発明の第１の実施形態に係る電流駆動回路における階調（輝度）特性を示す図である。
【図５】本発明の第１の実施形態に係る画像表示装置の構成を示す回路図である。
【図６】本発明の第２の実施形態に係る電流駆動回路の構成を示す回路図である。
【図７】本発明の第２の実施形態に係る電流駆動回路の動作を示すタイムチャート図である。
【図８】図５の画像表示装置の第ｋ列に着目した図である。
【図９】図８の電流駆動回路の動作を示すタイムチャート図である。
【図１０】本発明の第３の実施形態に係る画像表示装置の構成を示す回路図である。
【図１１】本発明の第３の実施形態に係る画像表示装置のダミー画素の構成を示す回路図である。
【図１２】図１０の電流駆動回路の動作を示すタイムチャート図である。
【図１３】本発明の第４の実施形態に係る電流駆動回路の動作を示すタイムチャート図である。
【図１４】本発明の第５の実施形態に係る電流駆動回路の動作を示すタイムチャート図である。
【図１５】本発明の第６の実施形態に係る電流駆動回路の構成を示す回路図である。
【図１６】本発明の第６の実施形態に係る電流駆動回路の動作を示すタイムチャート図である。
【図１７】本発明の第７の実施形態に係る電流駆動回路の構成を示す回路図である。
【図１８】本発明の第７の実施形態に係る電流駆動回路の動作を示すタイムチャート図である。
【図１９】本発明の第８の実施形態に係る電流駆動回路の構成を示す回路図である。
【図２０】本発明の第８の実施形態に係る電流駆動回路の動作を示すタイムチャート図である。
【図２１】本発明の第９の実施形態に係る電流駆動回路の構成を示すブロック図である。
【図２２】本発明の第９の実施形態に係る電流駆動回路の動作を示すタイムチャート図である。
【図２３】本発明の第９の実施形態に係る画像表示装置の構成を示す回路図である。
【図２４】本発明の第１０の実施形態に係る電流駆動回路の構成を示す回路図である。
【図２５】本発明の第１０の実施形態に係る電流駆動回路の動作を示すタイムチャート図である。
【図２６】本発明の第１１の実施形態に係る電流駆動回路の動作を示すタイムチャート図である。
【図２７】従来の電流駆動回路の構成を示す回路図である。
【図２８】従来の電流駆動回路における問題点を示す図である。
【符号の説明】
１　電源端子
２　接地端子
３　負荷（有機ＥＬ素子）
４　定電流線（信号線）
５　定電流制御線（制御線）
６　データ線
７　データ線制御線
８、１１　スイッチ
９、１０　電流値保持回路
１２　画素
１３　定電流供給回路
１４　定電流制御線駆動回路
１５　データ線発生回路
１６　データ線制御駆動回路
２１　第１のスイッチトランジスタ
２２　第２のスイッチトランジスタ
２３　駆動トランジスタ
２４　第１の保持容量
２５　第３のスイッチトランジスタ
２６　トランジスタ
２７　第２の保持容量
２８　第４のスイッチトランジスタ
２９　寄生容量
３０　副定電流制御線
３１、３２　トランジスタ
３３　保持容量
３４、３５　スイッチ
３６　寄生容量
【図１】
2004069816.tif 000003
【図２】
2004069816.tif 000004
【図３】
2004069816.tif 000005
【図４】
2004069816.tif 000006
【図５】
2004069816.tif 000007
【図６】
2004069816.tif 000008
【図７】
2004069816.tif 000009
【図８】
2004069816.tif 000010
【図９】
2004069816.tif 000011
【図１０】
2004069816.tif 000012
【図１１】
2004069816.tif 000013
【図１２】
2004069816.tif 000014
【図１３】
2004069816.tif 000015
【図１４】
2004069816.tif 000016
【図１５】
2004069816.tif 000017
【図１６】
2004069816.tif 000018
【図１７】
2004069816.tif 000019
【図１８】
2004069816.tif 000020
【図１９】
2004069816.tif 000021
【図２０】
2004069816.tif 000022
【図２１】
2004069816.tif 000023
【図２２】
2004069816.tif 000024
【図２３】
2004069816.tif 000025
【図２４】
2004069816.tif 000026
【図２５】
2004069816.tif 000027
【図２６】
2004069816.tif 000028
【図２７】
2004069816.tif 000029
【図２８】
2004069816.tif 000030