(57)【要約】      （修正有）【課題】集積回路を構成する微細な多層配線で、配線容量の増大を抑えると共に、より低吸湿で高い強度が得られる層間絶縁膜を有する高信頼性の半導体装置及びその製造方法を提供する。【解決手段】多層配線における層間の絶縁膜１０（１０１，１０２）中に任意の金属配線パターンである下層配線１１、上層配線１２が形成されている。配線１１，１２を隔てる層間の絶縁膜１０は、第１層間絶縁膜１０１及び少なくとも前記第１層間絶縁膜１０１よりも低誘電率の第２層間絶縁膜１０２からなる。これら層間の絶縁膜１０のうち、下層配線１１と上層配線１２の重なり合う領域の層間では第２層間絶縁膜１０２が配され、その他の領域は第１層間絶縁膜１０１で占められている。第１層間絶縁膜１０１は、シリコン酸化膜のような無機膜系であり、低誘電率の第２層間絶縁膜１０２より低吸湿性で物理的強度が高い。【選択図】図１
2004179386.tif 000002
【特許請求の範囲】
【請求項１】
集積回路のため所定の金属配線部材を配して多層配線が構成される半導体装置であって、
前記多層配線に関し任意の隣接した下層配線と上層配線を隔てる層間の絶縁膜として、第１層間絶縁膜及び少なくとも前記第１層間絶縁膜よりも低誘電率の第２層間絶縁膜を具備し、
前記層間の絶縁膜のうち前記下層配線と上層配線の重なり合う領域の層間では前記第２層間絶縁膜が配され、その他の領域は前記第１層間絶縁膜で占められていることを特徴とする半導体装置。
【請求項２】
集積回路のため所定の金属配線部材を配して多層配線が構成される半導体装置であって、
前記多層配線に関し任意の隣接した下層配線と上層配線を隔てる層間の絶縁膜として、第１層間絶縁膜及び少なくとも前記第１層間絶縁膜よりも低誘電率の第２層間絶縁膜を具備し、
前記層間の絶縁膜のうち前記下層配線と上層配線の重なり合う領域の層間及び隣接する同一の配線層間の一部領域において前記第２層間絶縁膜が配され、その他の領域は前記第１層間絶縁膜で占められていることを特徴とする半導体装置。
【請求項３】
前記第１層間絶縁膜は前記第２層間絶縁膜に比べて少なくとも低吸湿性及び物理的強度に優れていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第１層間絶縁膜は無機系低誘電率膜、有機系低誘電率膜、膜中に空孔を導入した多孔質低誘電率膜から選択されるいずれかの膜で構成されることを特徴とする請求項１〜３いずれか一つに記載の半導体装置。
【請求項５】
前記第１層間絶縁膜は無機膜系で、前記第１層間絶縁膜は有機系低誘電率膜、有機系低誘電率膜、膜中に空孔を導入した多孔質低誘電率膜から選択されるいずれかの膜で構成されることを特徴とする請求項１〜３いずれか一つに記載の半導体装置。
【請求項６】
所定の金属配線部材を含んで回路配線が構成される半導体装置の製造方法であって、
多層配線層形成予定に応じパターニングされた任意の第１配線層上を含んで第１層間絶縁膜を形成する工程と、
少なくとも前記多層配線層形成予定に応じ形成される次層の第２配線層が前記第１配線層上に重なる前記第１層間絶縁膜の領域を選択的に除去する工程と、
前記第１層間絶縁膜の除去領域に少なくとも前記第１層間絶縁膜よりも低誘電率の第２層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上及び第２層間絶縁膜上に所定の前記第２配線層をパターニングする工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項７】
所定の金属配線部材を含んで回路配線が構成される半導体装置の製造方法であって、
多層配線層形成予定に応じパターニングされた任意の第１配線層上を含んで第１層間絶縁膜を形成する工程と、
少なくとも前記多層配線層形成予定に応じ形成される次層の第２配線層が前記第１配線層上に重なる前記第１層間絶縁膜の領域及び前記第１配線層のパターンが隣り合う所定の前記第１層間絶縁膜の一部領域を選択的に除去する工程と、
前記第１層間絶縁膜の除去領域に少なくとも前記第１層間絶縁膜よりも低誘電率の第２層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上及び第２層間絶縁膜上に所定の前記第２配線層をパターニングする工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項８】
前記第１層間絶縁膜は前記第２層間絶縁膜に比べて低吸湿性及び物理的強度に優れた膜を用いることを特徴とする請求項６または７記載の半導体装置の製造方法。
【請求項９】
所定の金属配線部材を含んで回路配線が構成される半導体装置の製造方法であって、
多層配線層形成予定に応じパターニングされた任意の第１配線層上に、後から形成される第２層間絶縁膜より低誘電率の第１層間絶縁膜を形成する工程と、
少なくとも前記多層配線層形成予定に応じ形成される次層の第２配線層が前記第１配線層上に重なる前記第１層間絶縁膜の領域を選択的に残し他は除去する工程と、
前記第１層間絶縁膜の除去領域に少なくとも前記第１層間絶縁膜よりも低吸湿性で物理的膜強度の優れた第２層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上及び前記第２層間絶縁膜上に所定の前記第２配線層をパターニングする工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項１０】
所定の金属配線部材を含んで回路配線が構成される半導体装置の製造方法であって、
多層配線層形成予定に応じパターニングされた任意の第１配線層上に、後から形成される第２層間絶縁膜より低誘電率の第１層間絶縁膜を形成する工程と、
少なくとも前記多層配線層形成予定に応じ形成される次層の第２配線層が前記第１配線層上に重なる前記第１層間絶縁膜の領域及び前記第１配線層のパターンが隣り合う所定の前記第１層間絶縁膜の一部領域を選択的に残し他は除去する工程と、
前記第１層間絶縁膜の除去領域に少なくとも前記第１層間絶縁膜よりも低吸湿性で物理的強度の優れた第２層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上及び前記第２層間絶縁膜上に所定の前記第２配線層をパターニングする工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１配線層または前記第２配線層は、ダマシン構造の形態がとられるプラグ配線形成、あるいは、それぞれ下層の導電領域へのホール形状の形成と共に配線溝の形成を伴なうデュアル・ダマシン構造の形態がとられる配線形成工程が含まれることを特徴とする請求項６〜１０いずれか一つに記載の半導体装置の製造方法。
【請求項１２】
前記第１配線層、前記第１層間絶縁膜、前記第２層間絶縁膜、前記第２配線層のうちの少なくともいずれかの形成時において化学的機械的研磨による平坦化工程を経ることを特徴とする請求項６〜１１いずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の多層配線構造に係り、特に層間絶縁膜に低誘電率膜を利用する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置では、高集積回路化、低電圧電源、動作高速化が要求される。そこで、低抵抗の配線材を用いるのはもとより、配線層間の絶縁膜に、シリコン酸化膜のような通常の無機膜系に代るさらなる低誘電率膜が利用されるようになってきた。有機系低誘電率膜、無機系低誘電率膜、いわゆる有機系、無機系のＬｏｗ−ｋ  膜や、膜中に多くの空孔を導入した多孔質Ｌｏｗ−ｋ  膜などの利用である。これにより、配線の低容量化を図り、配線遅延（ＲＣ遅延）の影響を抑えて高速動作を妨げないようにする。
【０００３】
例えば、半導体集積回路を構成する任意の配線層を形成する。この配線層上に層間絶縁膜としてＬｏｗ−ｋ  膜を塗布法などで形成する。この層間絶縁膜上においてリソグラフィ工程を介して選択的に開口する。これにより、所定の配線層が露出するビアホール領域を形成する。このビアホール領域と共に配線領域となる溝を形成してもよい。その後、ビアホール領域にバリアメタル材料をスパッタ法により被覆する。
【０００４】
次に、上記ビアホール領域に配線材料を埋め込む。例えば、タングステンやアルミニウム等の配線材のスパッタ法による充填がなされる。あるいは銅配線であれば、銅のシード層のスパッタ及び電解メッキ法による銅の堆積などが代表的である。銅配線であれば、コンタクト領域及び配線領域となる溝（配線溝）を含む領域上に銅配線材料が堆積される。その後、化学的機械的研磨（ＣＭＰ）技術により、必要な配線部分のみに配線材料を埋め込んだ形に加工する。すなわち、タングステンプラグやアルミプラグ、銅プラグあるいは銅のデュアルダマシン配線などになる。その後、プラグ材上には次層の配線層をパターニングし、層間絶縁膜として再度Ｌｏｗ−ｋ  膜を形成する。デュアルダマシン配線上なら層間絶縁膜として再度Ｌｏｗ−ｋ  膜を形成する。
【０００５】
【発明が解決しようとする課題】
Ｌｏｗ−ｋ  材料は、従来層間絶縁膜として用いられるシリコン酸化膜よりも物理的強度が弱い。また、吸湿性も高く、多層配線回路が微細になるほど、その信頼性の低下が懸念される。配線材は、その周辺をバリア材で保護する形態がとられているものの、全面に層間絶縁膜としてＬｏｗ−ｋ  膜が配されるため強度低下、腐食の影響を受け易い。
【０００６】
本発明は上記のような事情を考慮してなされたもので、集積回路を構成する微細な多層配線で、配線容量の増大を抑えると共に、より低吸湿で高い強度が得られる層間絶縁膜を有する高信頼性の半導体装置及びその製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、集積回路のため所定の金属配線部材を配して多層配線が構成される半導体装置であって、前記多層配線に関し任意の隣接した下層配線と上層配線を隔てる層間の絶縁膜として、第１層間絶縁膜及び少なくとも前記第１層間絶縁膜よりも低誘電率の第２層間絶縁膜を具備し、前記層間の絶縁膜のうち前記下層配線と上層配線の重なり合う領域の層間では前記第２層間絶縁膜が配され、その他の領域は前記第１層間絶縁膜で占められていることを特徴とする。
【０００８】
また、本発明に係る半導体装置は、集積回路のため所定の金属配線部材を配して多層配線が構成される半導体装置であって、前記多層配線に関し任意の隣接した下層配線と上層配線を隔てる層間の絶縁膜として、第１層間絶縁膜及び少なくとも前記第１層間絶縁膜よりも低誘電率の第２層間絶縁膜を具備し、前記層間の絶縁膜のうち前記下層配線と上層配線の重なり合う領域の層間及び隣接する同一の配線層間の一部領域において前記第２層間絶縁膜が配され、その他の領域は前記第１層間絶縁膜で占められていることを特徴とする。
【０００９】
上記それぞれの本発明に係る半導体装置によれば、低誘電率の第２層間絶縁膜を配する領域を、配線層間の狭い配線容量が大きくなる領域に限定する。その他の層間絶縁膜領域は第１層間絶縁膜で構成し、低誘電率の層間絶縁膜を設けた特長を活かしつつ、吸湿性や強度的な短所を顕在化させない。
なお、再認識する限定的事項として、上記本発明それぞれの前記第１層間絶縁膜は前記第２層間絶縁膜に比べて低吸湿性及び物理的強度が優れていることを特徴とする。
【００１０】
本発明に係るより好ましい半導体装置は、前記第１層間絶縁膜は無機系低誘電率膜、有機系低誘電率膜、膜中に空孔を導入した多孔質低誘電率膜から選択されるいずれかの膜で構成されることを特徴とする。
また、本発明に係るより好ましい半導体装置は、前記第１層間絶縁膜は無機膜系で、前記第１層間絶縁膜は有機系低誘電率膜、有機系低誘電率膜、膜中に空孔を導入した多孔質低誘電率膜から選択されるいずれかの膜で構成されることを特徴とする。
【００１１】
本発明に係る半導体装置の製造方法は、所定の金属配線部材を含んで回路配線が構成される半導体装置の製造方法であって、多層配線層形成予定に応じパターニングされた任意の第１配線層上を含んで第１層間絶縁膜を形成する工程と、少なくとも前記多層配線層形成予定に応じ形成される次層の第２配線層が前記第１配線層上に重なる前記第１層間絶縁膜の領域を選択的に除去する工程と、前記第１層間絶縁膜の除去領域に少なくとも前記第１層間絶縁膜よりも低誘電率の第２層間絶縁膜を形成する工程と、前記第１層間絶縁膜上及び第２層間絶縁膜上に所定の前記第２配線層をパターニングする工程と、を具備したことを特徴とする。
【００１２】
さらに、より好ましい本発明に係る半導体装置の製造方法は、所定の金属配線部材を含んで回路配線が構成される半導体装置の製造方法であって、多層配線層形成予定に応じパターニングされた任意の第１配線層上を含んで第１層間絶縁膜を形成する工程と、少なくとも前記多層配線層形成予定に応じ形成される次層の第２配線層が前記第１配線層上に重なる前記第１層間絶縁膜の領域及び前記第１配線層のパターンが隣り合う所定の前記第１層間絶縁膜の一部領域を選択的に除去する工程と、前記第１層間絶縁膜の除去領域に少なくとも前記第１層間絶縁膜よりも低誘電率の第２層間絶縁膜を形成する工程と、前記第１層間絶縁膜上及び第２層間絶縁膜上に所定の前記第２配線層をパターニングする工程と、を具備したことを特徴とする。
【００１３】
上記ぞれそれ本発明に係る半導体装置の製造方法によれば、低誘電率の第２層間絶縁膜を必要領域に限定的に形成するために、前もって大部分を構成する第１層間絶縁膜を形成した後、選択的に除去する工程を経る。その後、除去領域に第２層間絶縁膜が設けられる。
なお、再認識する限定的事項として、上記本発明それぞれの前記第１層間絶縁膜は前記第２層間絶縁膜に比べて低吸湿性及び物理的強度に優れた膜を用いることを特徴とする。
【００１４】
また、本発明に係る半導体装置の製造方法は、所定の金属配線部材を含んで回路配線が構成される半導体装置の製造方法であって、多層配線層形成予定に応じパターニングされた任意の第１配線層上に、後から形成される第２層間絶縁膜より低誘電率の第１層間絶縁膜を形成する工程と、少なくとも前記多層配線層形成予定に応じ形成される次層の第２配線層が前記第１配線層上に重なる前記第１層間絶縁膜の領域を選択的に残し他は除去する工程と、前記第１層間絶縁膜の除去領域に少なくとも前記第１層間絶縁膜よりも低吸湿性で物理的膜強度の優れた第２層間絶縁膜を形成する工程と、前記第１層間絶縁膜上及び前記第２層間絶縁膜上に所定の前記第２配線層をパターニングする工程と、を具備したことを特徴とする。
【００１５】
さらに、より好ましい本発明の半導体装置の製造方法は、所定の金属配線部材を含んで回路配線が構成される半導体装置の製造方法であって、多層配線層形成予定に応じパターニングされた任意の第１配線層上に、後から形成される第２層間絶縁膜より低誘電率の第１層間絶縁膜を形成する工程と、少なくとも前記多層配線層形成予定に応じ形成される次層の第２配線層が前記第１配線層上に重なる前記第１層間絶縁膜の領域及び前記第１配線層のパターンが隣り合う所定の前記第１層間絶縁膜の一部領域を選択的に残し他は除去する工程と、前記第１層間絶縁膜の除去領域に少なくとも前記第１層間絶縁膜よりも低吸湿性で物理的強度の優れた第２層間絶縁膜を形成する工程と、前記第１層間絶縁膜上及び前記第２層間絶縁膜上に所定の前記第２配線層をパターニングする工程と、を具備したことを特徴とする。
【００１６】
上記それぞれ本発明に係る半導体装置の製造方法によれば、低吸湿性で物理的強度の優れた層間絶縁膜としての第２層間絶縁膜に比べて、より限定的に利用する低誘電率の第１層間絶縁膜を先に形成する。このため、第１層間絶縁膜に対し必要領域を選択的に残すような除去工程を前もって行う。その後、第２層間絶縁膜を設けるようにする。
【００１７】
なお、本発明に係るそれぞれの半導体装置の製造方法では、前記第１配線層または前記第２配線層は、ダマシン構造の形態がとられるプラグ配線形成、あるいは、それぞれ下層の導電領域へのホール形状の形成と共に配線溝の形成を伴なうデュアル・ダマシン構造の形態がとられる配線形成工程が含まれることを特徴とする。素子の微細化に応じた安定した集積回路配線の実現に寄与する。
【００１８】
なお、本発明に係るそれぞれの半導体装置の製造方法では、前記第１配線層、前記第１層間絶縁膜、前記第２層間絶縁膜、前記第２配線層のうちの少なくともいずれかの形成時において化学的機械的研磨による平坦化工程を経ることを特徴とする。素子の微細化に応じた安定した集積回路配線の実現に寄与する。
【００１９】
【発明の実施の形態】
図１は、本発明の第１実施形態に係る半導体装置の要部を示す断面図である。半導体基板に形成される半導体集積回路内の多層配線を示している。多層配線における層間の絶縁膜１０（１０１，１０２）中に任意の金属配線パターンである下層配線１１、上層配線１２が形成されている。下層配線１１と上層配線１２は必要領域においてプラグ金属２２により接続されている。配線１１，１２を隔てる層間の絶縁膜１０は、第１層間絶縁膜１０１及び少なくとも前記第１層間絶縁膜１０１よりも低誘電率の第２層間絶縁膜１０２からなる。これら層間の絶縁膜１０のうち、下層配線１１と上層配線１２の重なり合う領域の層間では第２層間絶縁膜１０２が配され、その他の領域は第１層間絶縁膜１０１で占められている。
【００２０】
上記低誘電率の第２層間絶縁膜１０２とは、比誘電率をｋとしてｋ＜３．０を有するいわゆるＬｏｗ−ｋ  膜をいう。Ｌｏｗ−ｋ  膜は有機系、無機系があり、かつ膜中に多くの空孔を導入した多孔質Ｌｏｗ−ｋ  膜を利用することも考えられる。また、第１層間絶縁膜１０１は、シリコン酸化膜のような通常の無機膜系であり、Ｌｏｗ−ｋ  膜である第２層間絶縁膜１０２より低吸湿性で物理的強度が高い。さらにＬｏｗ−ｋ  膜よりも低吸湿性となっている。
【００２１】
上記実施形態の構成によれば、層間絶縁膜１０に関し、低誘電率の第２層間絶縁膜１０２を配する領域を、配線層間の狭い配線容量が大きくなる領域に限定する。その他の領域は、強度に優れ低吸湿性の第１層間絶縁膜１０１で占められる。これにより、低誘電率の層間絶縁膜を設けた特性を活かしつつ、吸湿性や強度的な短所を顕在化させない。すなわち、配線容量を小さくし、動作高速化に寄与し、低吸湿性及び高い強度を得る。
【００２２】
図２（ａ）〜（ｃ）は、それぞれ本発明の第２実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図であり、上記図１の構成を実現する。図１中と同様の箇所には同一の符号を付して説明する。
図２（ａ）に示すように、半導体集積回路内の多層配線に応じて、層間絶縁膜の領域上に任意の金属配線パターンである下層配線１１が形成される。下層配線１１は、図示しないが周囲にチタン／窒化チタン積層等バリアメタルの形成を含むアルミニウム合金などの金属配線である。次に、この下層配線１１上を十分に覆う第１層間絶縁膜１０１を形成する。第１層間絶縁膜１０１はＴＥＯＳ（テトラエトキシシラン）等、シリコン酸化膜のような通常の無機膜とし、例えばＣＶＤ（化学気相成長）法やプラズマＣＶＤ法により形成する。
次に、図２（ｂ）に示すように、ＣＭＰ（化学的機械的研磨）法またはエッチバック法を用いて第１層間絶縁膜１０１を平坦化する。その後、次層の形成予定である上層配線層（１２）がこの下層配線１１上に重なる第１層間絶縁膜１０１の領域を予めリソグラフィ技術により選択的に除去する。基本的には時間制御でエッチング除去する。図示しないが、除去領域の精度誤差を許容するため予め下層配線１１側壁に第１層間絶縁膜１０１と選択比のとれる部材を設けてもよい。次に、図２（ｃ）に示すように、第１層間絶縁膜１０１よりも低誘電率の第２層間絶縁膜１０２を形成する。第２層間絶縁膜１０２は塗布法その他の方法などを用いて形成するＬｏｗ−ｋ  膜である。例えば、塗布法による有機系低誘電率膜（シロキサン系、有機ポリマー（Ｓｉ−Ｏ基なし）、または多孔質材料）の形成が考えられる。あるいは、塗布法による無機系低誘電率膜（Ｓｉ−Ｏ基を有するシロキサン系、または多孔質材料）の形成、さらには、ＣＶＤ法によるＳｉＯＦ系の膜などの形成が考えられる。その後、ＣＭＰ技術を経て平坦化する。これにより、必要領域のみにＬｏｗ−ｋ  膜が残留し、第１層間絶縁膜１０１及び第２層間絶縁膜１０２からなる層間絶縁膜１０が構成される。次に、リソグラフィ工程を経て、第２層間絶縁膜１０２を介する下層配線１１との必要なビアホール２１を形成する。次に、ビアホールを埋めるプラグ金属２２を埋め込み形成し、平坦化して必要領域のみ残す。
【００２３】
その後は、層間絶縁膜１０上に上層配線１２をパターニング形成する。これらプラグ金属及び上層配線１２はそれぞれ図示しないバリアメタル（またはバリア材）の形成を含む。このような工程を経ることにより、前記図１で示す構成となる。すなわち、層間の絶縁膜１０のうち、下層配線１１と上層配線１２の重なり合う領域の層間では第２層間絶縁膜１０２が配され、その他の領域は第１層間絶縁膜１０１で占められている。
【００２４】
図３（ａ）〜（ｃ）は、それぞれ本発明の第３実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図であり、上記図１の構成を実現する。図１中と同様の箇所には同一の符号を付して説明する。
図３（ａ）に示すように、半導体集積回路内の多層配線に応じて、層間絶縁膜の領域上に任意の金属配線パターンである下層配線１１が形成される。下層配線１１は、前記第２実施形態と同様に図示しないがバリアメタルの形成を含むアルミニウム合金などの金属配線である。次に、この下層配線１１上を十分に覆う第２層間絶縁膜１０２を形成する。第２層間絶縁膜１０２は前記第２実施形態と同様のＬｏｗ−ｋ  膜であり、例えば有機系、無機系、あるいは多孔質のＬｏｗ−ｋ  膜いずれかを形成する。
次に、図３（ｂ）に示すように、ＣＭＰ（化学的機械的研磨）法またはエッチバック法を用いて第２層間絶縁膜１０２を平坦化する。その後、次層の形成予定である上層配線層（１２）がこの下層配線１１上に重なる第２層間絶縁膜１０２の領域を予めリソグラフィ技術により選択的に残し、それ以外を除去する。基本的には時間制御でエッチング除去する。図示しないが、除去領域の精度誤差を許容するため予め下層配線１１側壁に第２層間絶縁膜１０２と選択比のとれる部材を設けてもよい。
次に、図３（ｃ）に示すように、第２層間絶縁膜１０２よりも低吸湿性で物理的膜強度の優れた第１層間絶縁膜１０１を形成する。第１層間絶縁膜１０１はシリコン酸化膜のような通常の無機膜とし、例えばＣＶＤ（化学気相成長）法やプラズマＣＶＤ法により形成する。その後、ＣＭＰ技術を経て平坦化する。これにより、必要領域のみにＬｏｗ−ｋ  膜が残留し、第１層間絶縁膜１０１及び第２層間絶縁膜１０２からなる層間絶縁膜１０が構成される。次に、リソグラフィ工程を経て、第２層間絶縁膜１０２を介する下層配線１１との必要なビアホール２１を形成する。次に、ビアホールを埋めるプラグ金属２２を埋め込み形成し、平坦化して必要領域のみ残す。
【００２５】
その後は、層間絶縁膜１０上に上層配線１２をパターニング形成する。これらプラグ金属及び上層配線１２はそれぞれ図示しないバリアメタル（またはバリア材）の形成を含む。このような工程を経ることにより、前記図１で示す構成となる。すなわち、層間の絶縁膜１０のうち、下層配線１１と上層配線１２の重なり合う領域の層間では第２層間絶縁膜１０２が配され、その他の領域は第１層間絶縁膜１０１で占められている。
【００２６】
上記第２、第３実施形態ぞれそれに係る半導体装置の製造方法によれば、低誘電率の第２層間絶縁膜１０２を必要領域に限定的に形成するために、第１層間絶縁膜１０１または第２層間絶縁膜１０２いずれか一方を前もって形成する。その後、第２層間絶縁膜１０２または第１層間絶縁膜１０１を残りの必要領域に設ける。これら第１層間絶縁膜１０１、第２層間絶縁膜１０２の形成にはＣＭＰ等の平坦化工程を経ることによって、リソグラフィ工程の精度はいっそう向上する。
【００２７】
図４は、本発明の第４実施形態に係る半導体装置の要部を示す断面図である。半導体基板に形成される半導体集積回路内の多層配線を示している。多層配線における層間の絶縁膜４０（４０１，４０２）を介在させて任意の金属配線パターンである下層配線４１、上層配線４２が形成されている。下層配線４１と上層配線４２は必要領域において接続部４３を有する。これら配線４１，４２を隔てる層間の絶縁膜４０は、第１層間絶縁膜４０１及び少なくとも前記第１層間絶縁膜４０１よりも低誘電率の第２層間絶縁膜４０２からなる。これら層間の絶縁膜４０のうち、下層配線４１と上層配線４２の重なり合う領域の層間及び隣接する同一の配線層間の一部領域では第２層間絶縁膜４０２が配され、その他の領域は第１層間絶縁膜４０１で占められている。
【００２８】
上記低誘電率の第２層間絶縁膜４０２とは、前記第１実施形態同様に、いわゆるＬｏｗ−ｋ  膜をいう。有機系、無機系、多孔質系の膜等、様々なＬｏｗ−ｋ  膜を利用することが考えられる。また、第１層間絶縁膜４０１は、シリコン酸化膜のような通常の無機膜系であり、Ｌｏｗ−ｋ  膜である第２層間絶縁膜４０２より物理的強度が高い。さらにＬｏｗ−ｋ  膜よりも低吸湿性となっている。
【００２９】
上記実施形態の構成によれば、層間絶縁膜４０に関し、低誘電率の第２層間絶縁膜４０２を配する領域を、上下配線層間さらには同一配線層間の狭い、配線容量が大きくなる領域に限定する。その他の領域は、強度に優れ低吸湿性の第１層間絶縁膜４０１で占められる。これにより、低誘電率の層間絶縁膜を設けた特性を活かしつつ、吸湿性や強度的な短所を顕在化させない。すなわち、配線容量を小さくし、動作高速化に寄与し、低吸湿性及び高い強度を得る。
【００３０】
図５（ａ）〜（ｄ）は、それぞれ本発明の第５実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図であり、上記図４の構成を実現する。図４中と同様の箇所には同一の符号を付して説明する。
図５（ａ）に示すように、半導体集積回路内の多層配線に応じて、層間絶縁膜の領域に任意の金属配線パターンである下層配線４１が形成される。下層配線４１は、図示しないが周囲に窒化タンタル、窒化タングステン、窒化膜系等のバリアメタルまたはバリア材の形成を含む銅などの埋め込み金属配線である。次に、この下層配線４１上を覆う第１層間絶縁膜４０１を形成する。第１層間絶縁膜４０１はＴＥＯＳ（テトラエトキシシラン）等、シリコン酸化膜のような通常の無機膜とし、例えばＣＶＤ（化学気相成長）法やプラズマＣＶＤ法により形成する。
次に、図５（ｂ）に示すように、次層の形成予定である上層配線層（４２）がこの下層配線４１上に重なる第１層間絶縁膜４０１の領域と、下層配線４１相互隣接間の第１層間絶縁膜４０１の一部領域を予めリソグラフィ技術により選択的に除去する。基本的には時間制御でエッチング除去する。除去領域の精度誤差は、図示しないが下層配線４１周囲のバリアメタルまたはバリア材で許容できる範囲とする。
次に、図５（ｃ）に示すように、第１層間絶縁膜４０１よりも低誘電率の第２層間絶縁膜４０２を形成する。第２層間絶縁膜４０２は塗布法その他の方法などを用いて形成するＬｏｗ−ｋ  膜である。例えば、塗布法による有機系低誘電率膜（シロキサン系、有機ポリマー（Ｓｉ−Ｏ基なし）、または多孔質材料）の形成が考えられる。あるいは、塗布法による無機系低誘電率膜（Ｓｉ−Ｏ基を有するシロキサン系、または多孔質材料）の形成、さらには、ＣＶＤ法によるＳｉＯＦ系の膜などの形成が考えられる。その後、ＣＭＰ技術を経て平坦化する。これにより、必要領域のみにＬｏｗ−ｋ  膜が残留し、第１層間絶縁膜４０１及び第２層間絶縁膜４０２からなる層間絶縁膜４０が構成される。
次に、図５（ｄ）に示すように、リソグラフィ工程を経て、層間絶縁膜４０に対して所定の配線溝５１を形成する。さらに、第２層間絶縁膜４０２を介する下層配線１１との必要なビアホール５２を形成する。ビアホール５２の形成時はビアホール５２以外の領域を図示しないレジストで覆い、ビアホール５２のエッチング形成後、レジストを除去する。
【００３１】
その後は、ビアホール５２及び配線溝５１に対し、図示しないバリアメタルまたはバリア材の被覆、メッキ用シード層の形成を経て銅配線部材を形成する。その後、ＣＭＰ法により平坦化して必要領域のみ残す。これにより、デュアルダマシン配線構造を実現する。このような工程を経ることにより、前記図４で示す構成となる。すなわち、層間の絶縁膜４０のうち、下層配線４１と上層配線４２の重なり合う領域の層間及び隣接する同一の配線層間の一部領域では第２層間絶縁膜４０２が配され、その他の領域は第１層間絶縁膜４０１で占められている。
【００３２】
図６（ａ）〜（ｄ）は、それぞれ本発明の第６実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図であり、上記図４の構成を実現する。図４中と同様の箇所には同一の符号を付して説明する。
図６（ａ）に示すように、半導体集積回路内の多層配線に応じて、層間絶縁膜の領域上に任意の金属配線パターンである下層配線４１が形成される。下層配線４１は、前記第５実施形態と同様に、周囲にバリアメタルまたはバリア材（図示せず）の形成を含む銅などの埋め込み金属配線である。次に、この下層配線４１上を覆う第２層間絶縁膜４０２を形成する。第２層間絶縁膜４０２は前記第５実施形態と同様のＬｏｗ−ｋ  膜であり、例えば有機系、無機系、多孔質のＬｏｗ−ｋ  膜いずれかを形成する。
次に、図６（ｂ）に示すように、次層の形成予定である上層配線層（４２）がこの下層配線４１上に重なる第２層間絶縁膜４０２の領域と、下層配線４１相互隣接間の第２層間絶縁膜４０１の一部領域を予めリソグラフィ技術により選択的に残し、それ以外を除去する。基本的には時間制御でエッチング除去する。除去領域の精度誤差は、図示しないが下層配線４１周囲のバリアメタルまたはバリア材で許容できる範囲とする。
次に、図６（ｃ）に示すように、第２層間絶縁膜４０２よりも低吸湿性で物理的膜強度の優れた第１層間絶縁膜４０１を形成する。第１層間絶縁膜４０１はシリコン酸化膜のような通常の無機膜とし、例えばＣＶＤ（化学気相成長）法やプラズマＣＶＤ法により形成する。その後、ＣＭＰ技術を経て平坦化する。これにより、必要領域のみにＬｏｗ−ｋ  膜が残留し、第１層間絶縁膜４０１及び第２層間絶縁膜４０２からなる層間絶縁膜４０が構成される。
次に、図６（ｄ）に示すように、リソグラフィ工程を経て、層間絶縁膜４０に対して所定の配線溝６１を形成する。さらに、第２層間絶縁膜４０２を介する下層配線１１との必要なビアホール６２を形成する。ビアホール６２の形成時はビアホール６２以外の領域を図示しないレジストで覆い、ビアホール６２のエッチング形成後、レジストを除去する。
【００３３】
その後は、ビアホール６２及び配線溝６１に対し、図示しないバリアメタルまたはバリア材の被覆、メッキ用シード層の形成を経て銅配線部材を形成する。その後、ＣＭＰ法により平坦化して必要領域のみ残す。これにより、デュアルダマシン配線構造を実現する。このような工程を経ることにより、前記図４で示す構成となる。すなわち、層間の絶縁膜４０のうち、下層配線４１と上層配線４２の重なり合う領域の層間及び隣接する同一の配線層間の一部領域では第２層間絶縁膜４０２が配され、その他の領域は第１層間絶縁膜４０１で占められている。
【００３４】
上記第５、第６実施形態ぞれそれに係る半導体装置の製造方法によれば、低誘電率の第２層間絶縁膜４０２を必要領域に限定的に形成するために、第１層間絶縁膜４０１または第２層間絶縁膜４０２いずれか一方を前もって形成する。その後、第２層間絶縁膜４０２または第１層間絶縁膜４０１を残りの必要領域に設ける。これら第１層間絶縁膜４０１、第２層間絶縁膜４０２の形成にはＣＭＰ等の平坦化工程を経ることによって、リソグラフィ工程の精度はいっそう向上する。
【００３５】
また、配線溝５１，６１、ビアホール５２，６２を形成する技術として、ダブルハードマスクを使用する方法もある（図示せず）。これは、層間絶縁膜上にビアホール用のマスク層と配線溝用のマスク層をそれぞれリソグラフィ技術を用いてパターニングする。このマスク２層の異なるエッチング選択比を利用してビアホール及び配線溝を自己整合的に形成する。
【００３６】
なお、前記第１実施形態の構成において、前記第４実施形態に示す、隣接する同一の配線層間の一部領域への低誘電率の第２層間絶縁膜を設けるようにしてもよい。
図７は、本発明の第７実施形態に係る半導体装置の要部を示す断面図である。図１中と同様の箇所には同一の符号を付して説明は省略する。
【００３７】
また、前記第４実施形態の構成において、前記第１実施形態に示す、上下配線層で重なり合う領域の層間絶縁膜だけ低誘電率の第２層間絶縁膜を設けるようにしてもよい。
図８は、本発明の第８実施形態に係る半導体装置の要部を示す断面図である。図４中と同様の箇所には同一の符号を付して説明は省略する。
【００３８】
以上、各実施形態及びその方法によれば、低誘電率の層間絶縁膜を配する領域を、配線層間の狭い、配線容量が大きくなる領域に限定する。その他の層間絶縁膜領域は低誘電率では劣るが低吸湿性や物理的強度に優れた層間絶縁膜で構成する。これにより、低誘電率の層間絶縁膜を設けた特長を活かしつつ、吸湿性や強度的な短所を顕在化させない。この結果、集積回路を構成する微細な多層配線で、配線容量の増大を抑えると共に、より低吸湿で高い強度が得られる層間絶縁膜を有する高信頼性の半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の要部を示す断面図。
【図２】（ａ）〜（ｃ）は、それぞれ本発明の第２実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図３】（ａ）〜（ｃ）は、それぞれ本発明の第３実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図４】本発明の第４実施形態に係る半導体装置の要部を示す断面図。
【図５】（ａ）〜（ｄ）は、それぞれ本発明の第５実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図６】（ａ）〜（ｄ）は、それぞれ本発明の第６実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図７】本発明の第７実施形態に係る半導体装置の要部を示す断面図。
【図８】本発明の第８実施形態に係る半導体装置の要部を示す断面図。
【符号の説明】
１０，４０…層間の絶縁膜、１０１，４０１…第１層間絶縁膜、１０２，４０２…第２層間絶縁膜、１１，４１…下層配線、１２，４２…上層配線、２１，５２，６２…ビアホール、２２…プラグ金属、４３…接続部、５１，６１…配線溝。
【図１】
2004179386.tif 000003
【図２】
2004179386.tif 000004
【図３】
2004179386.tif 000005
【図４】
2004179386.tif 000006
【図５】
2004179386.tif 000007
【図６】
2004179386.tif 000008
【図７】
2004179386.tif 000009
【図８】
2004179386.tif 000010