(57)【要約】【課題】サブプロセッサの動作モードの変化を活用して低消費電力化を図る。【解決手段】サブプロセッサ３は動作モードに応じて動作クロックの周波数を変化する。サブプロセッサ制御回路８は、サブプロセッサからの処理開始命令により処理を開始し、処理が終了すると割込み発生命令を出力すると同時にメインプロセッサに処理完了通知を出力する。割込み信号調整レジスタ９はサブプロセッサ制御回路の処理開始に伴ってサブプロセッサの動作クロックの周波数が変化されるとクロック変化情報を保持する。メインプロセッサはクロック変化情報により割込み信号のパルス幅を計算して割込み信号調整レジスタ９に保持する。割込み信号生成回路２は、メインプロセッサからの割込み発生命令またはサブプロセッサ制御回路からの割込み発生命令により、割込み信号調整情報に応じたパルス幅の割込み信号を生成してサブプロセッサへ出力する。【選択図】　　　　図１
2004078642.tif 000002
【特許請求の範囲】
【請求項１】
情報処理装置全体の処理を管理するメインプロセッサと、前記情報処理装置全体の処理における異なる処理を分担する複数のサブプロセッサとを備えたマルチプロセッサ構成の情報処理装置における割込み制御回路において、
前記サブプロセッサは動作モードに応じて動作クロックの周波数を変化させることと、
前記メインプロセッサからの割込み発生命令に基づく前記サブプロセッサへの割込み発生信号のパルス幅を、当該サブプロセッサにおける動作クロックの周波数の変化に応じて、当該サブプロセッサが前記割込み信号を認識できるように変更することとを特徴とする割込み制御回路。
【請求項２】
情報処理装置全体の処理を管理するメインプロセッサと、前記情報処理装置全体の処理における異なる処理を分担する複数のサブプロセッサとを備えたマルチプロセッサ構成の情報処理装置における割込み制御回路において、
前記サブプロセッサは動作モードに応じて動作クロックの周波数を変化させることと、
前記サブプロセッサが分担する処理を更に分けた一部の処理を実現するための回路であり、サブプロセッサからの処理開始命令により処理を開始し、処理が終了すると割込み発生命令を出力すると同時に前記メインプロセッサに処理完了通知を出力するサブプロセッサ制御回路，
前記サブプロセッサ制御回路の処理開始に伴って前記サブプロセッサの動作クロックの周波数が変更された場合、クロック変化情報を入力して前記メインプロセッサに出力するクロック変化情報レジスタ，
前記クロック変化情報により前記メインプロセッサで計算された前記割込み信号のパルス幅の調整情報を前記サブプロセッサ制御回路からの処理完了通知により格納する割込み信号調整レジスタ，
および前記メインプロセッサからの割込み発生命令または前記サブプロセッサ制御回路からの割込み発生命令により、前記割込み信号調整情報に応じたパルス幅の割込み信号を生成して前記サブプロセッサへ出力する割込み信号生成回路を設けたこととを特徴とする割込み制御回路。
【請求項３】
情報処理装置全体の処理を管理するメインプロセッサと、前記情報処理装置全体の処理における異なる処理を分担する複数のサブプロセッサとを備えたマルチプロセッサ構成の情報処理装置における割込み制御回路において、
前記サブプロセッサは動作モードに応じて動作クロックの周波数を変化させることと、
前記サブプロセッサが分担する処理を更に分けた一部の処理を実現するための回路であり、サブプロセッサからの処理開始命令により前記メインプロセッサに処理開始情報を出力して動作を開始し、処理が終了すると割込み発生命令を出力すると同時に前記メインプロセッサに処理完了通知を出力するサブプロセッサ制御回路，
前記サブプロセッサ制御回路からの処理開始情報を認識した前記メインプロセッサで計算された前記割込み信号のパルス幅の調整情報を前記サブプロセッサ制御回路からの処理完了通知により格納する割込み信号調整レジスタ，
および前記メインプロセッサからの割込み発生命令または前記サブプロセッサ制御回路からの割込み発生命令により、前記割込み信号調整情報に応じたパルス幅の割込み信号を生成して前記サブプロセッサへ出力する割込み信号生成回路とを設けたこととを特徴とする割込み制御回路。
【請求項４】
前記動作クロックの周期がｎ倍になると前記割込み信号のパルス幅をｎ倍にすることを特徴とする請求項１ないし請求項３のいずれかに記載の割込み制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は割込み制御回路、特に、マルチプロセッサ構成の情報処理装置における割込み制御回路に関する。ここでの情報処理装置は、情報処理装置全体の処理を管理するメインプロセッサと、情報処理装置におけるそれぞれ違う処理を分担する複数のサブプロセッサで構成され、それぞれのプロセッサの動作クロックが非同期であり、メインプロセッサからの命令により、各サブプロセッサへの割り込み信号を発生するものである。
【０００２】
【従来の技術】
従来、この種の割込み信号は、メインプロセッサからのサブプロセッサへの処理の指示や、サブプロセッサが管理する制御回路からの処理完了に対する指示をサブプロセッサへ通知するために用いられている。その際、割込み信号は、サブプロセッサの動作クロックの周波数で規定された規格に合うように生成される。これにより、サブプロセッサが割込み信号を認識できるようにしている。
【０００３】
図６は、このような割込み制御方法を採用した割込み制御回路の従来例を示すブロック図であり、メインプロセッサ１，割込み信号生成回路２，サブプロセッサ３，発信回路４，水晶振動子５およびサブプロセッサ制御回路８から構成されている。この割込み制御回路は、説明を単純化するためにメインプロセッサ１とサブプロセッサ３をそれぞれ１つとしている。
【０００４】
発振回路４は水晶振動子５の機械的な振動に基づいて正確な基準クロック４０を生成している。基準クロック４０は、メインプロセッサ１，割込み信号生成回路２およびサブプロセッサ３へ入力される。
【０００５】
メインプロセッサ１へ入力された基準クロック４０は、メインプロセッサ１内部のクロック生成回路６に入力される。クロック生成回路６は、基準クロック４０を逓倍または／および分周して、メインプロセッサ１の動作クロック６０を生成する。サブプロセッサ３へ入力された基準クロック４０は、サブプロセッサ３内部のクロック生成回路７に入力される。クロック生成回路７は、基準クロック４０を逓倍または／および分周して、サブプロセッサ３の動作クロック７０を生成する。
【０００６】
サブプロセッサ制御回路８は、サブプロセッサ３が分担する処理を更に分けた一部の処理を実現するための回路であり、サブプロセッサ３からの処理開始命令３０により動作が開始される。処理が完了すると割込み信号生成回路２に割込み発生命令８０を出力する。
【０００７】
割込み信号生成回路２は、サブプロセッサ制御回路８からの割込み発生命令８０やメインプロセッサ１からの割込み発生命令１０により、基準クロック４０を元に割込み信号２０を生成してサブプロセッサ３へ出力する。
【０００８】
次に、動作について説明する。
【０００９】
メインプロセッサ１は、サブプロセッサ３の処理が必要になった時に処理開始通知として、割込み信号生成回路２に割込み発生命令１０を出力する。割込み生成回路２は、割込み発生命令１０を認識すると、発振回路４から入力している基準クロック４０を元に、サブプロセッサ３が認識できるパルス幅の割込み信号２０を生成してサブプロセッサ３へ出力する。サブプロセッサ３は、割込み信号生成回路２から出力される割込み信号２０を認識すると、サブプロセッサ３が分担している処理を開始する。
【００１０】
その処理の途中で、サブプロセッサ３は適時にサブプロセッサ制御回路８に処理開始命令３０を出力する。サブプロセッサ制御回路８は、処理開始命令３０を受けると、分担したハードウェア処理を開始する。ハードウェア処理が完了すると、サブプロセッサ３へ処理完了を通知するために割込み信号生成回路２に割込み発生命令８０を出力する。
【００１１】
割込み信号生成回路２は、割込み発生命令８０を認識すると、発振回路４から入力している基準クロック４０を元に、サブプロセッサ３が認識できるパルス幅の割込み信号２０を生成する。サブプロセッサ３では、割込み信号発生回路２から出力される割込み信号２０を認識すると、サブプロセッサ制御回路８の処理が完了したことを認識し、続きの処理を実行する。サブプロセッサ３における処理が完了するとメインプロセッサに処理完了通知３１を出力する。
【００１２】
このような処理順序で、メインプロセッサ１とサブプロセッサ３は、システム処理全体を処理していくことになる。
【００１３】
図７は、通常モード動作時における割込み信号２０と動作クロック７０の関係の一例を示したタイムチャートである。このタイムチャートでは、割込み信号生成回路２は基準クロック４０の２周期分で、サブプロセッサ３の動作クロック７０の５周期分の割込み信号２０を実現している。したがって、サブプロセッサ３側で割込み信号２０を認識できるパルス幅の規格値を、動作クロック７０の４周期分以上であるとすると、図７の割込み信号２０はこれを満たしている。
【００１４】
従来技術では、このように、サブプロセッサ３が認識できる割込み信号２０の波形を、割込み信号生成回路２の動作クロックである基準クロック４０の一定周期分（図７のタイムチャートでは２周期分）固定で生成して出力している。
【００１５】
【発明が解決しようとする課題】
ところで、プロセッサの低消費電力対策上、プロセッサが動作していない時には、プロセッサの内部動作周波数を落とした低消費電力モードに設定することが可能である。この場合、プロセッサ側で認識できる割込み信号の波形もプロセッサの内部動作周波数に応じて変化させる必要がある。
【００１６】
上述の従来技術では、サブプロセッサ３がサブプロセッサ制御回路８に処理開始命令３０を発した後、完了するまではサブプロセッサ３は何の処理もしていない状況にある。このときは、低消費電力モードとして動作クロック７０の周波数を低速にすることが可能である。図７のタイムチャートで、プロセッサ３を低消費電力モードに設定した時は、動作クロック７０の周波数は通常動作時の周波数より低くなる。したがって、通常モード動作時そのままの割込み信号２０では、パルス幅が動作クロック７０の４周期分以上という規格値を満たすことができないと、サブプロセッサ３側では割込み信号２０を認識できなくなり、その後の処理が継続することができない。
【００１７】
このように通常モードと低消費電力モードとでパルス幅を固定化した割込み信号２０を生成する上述の従来技術では、サブプロセッサ３の低消費電力モードを有効に活用できないという問題がある。
【００１８】
そこで、本発明の目的は、サブプロセッサの低消費電力モードを活用可能とすることにより、システム全体の低消費電力化の効果を得ることができる割込み制御回路を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の割り込み制御回路は、情報処理装置全体の処理を管理するメインプロセッサと、情報処理装置全体の処理における異なる処理を分担する複数のサブプロセッサとを備えたマルチプロセッサ構成の情報処理装置における割込み制御回路において、サブプロセッサは動作モードに応じて動作クロックの周波数を変化させることと、メインプロセッサからの割込み発生命令に基づくサブプロセッサへの割込み発生信号のパルス幅を、当該サブプロセッサにおける動作クロックの周波数の変化に応じて、当該サブプロセッサが前記割込み信号を認識できるように変更することとを特徴とするものである。
【００２０】
より詳しい本発明の第１の割り込み制御回路は、情報処理装置全体の処理を管理するメインプロセッサ（図１の１）と、情報処理装置全体の処理における異なる処理を分担する複数のサブプロセッサ（図１の３）とを備えたマルチプロセッサ構成の情報処理装置における割込み制御回路において、サブプロセッサは動作モードに応じて動作クロックの周波数を変化させることと、サブプロセッサが分担する処理を更に分けた一部の処理を実現するための回路であり、サブプロセッサからの処理開始命令により処理を開始し、処理が終了すると割込み発生命令を出力すると同時にメインプロセッサに処理完了通知を出力するサブプロセッサ制御回路（図１の８），サブプロセッサ制御回路の処理開始に伴ってサブプロセッサの動作クロックの周波数が変更された場合、クロック変化情報を入力してメインプロセッサに出力するクロック変化情報レジスタ（図１のＡ），クロック変化情報によりメインプロセッサで計算された割込み信号のパルス幅の調整情報をサブプロセッサ制御回路からの処理完了通知により格納する割込み信号調整レジスタ（図１の９），およびメインプロセッサからの割込み発生命令またはサブプロセッサ制御回路からの割込み発生命令により、割込み信号調整情報に応じたパルス幅の割込み信号を生成してサブプロセッサへ出力する割込み信号生成回路（図１の２）を設けたこととを特徴とする。
【００２１】
また、より詳しい本発明の第２の割り込み制御回路は、情報処理装置全体の処理を管理するメインプロセッサ（図４の１）と、情報処理装置全体の処理における異なる処理を分担する複数のサブプロセッサ（図４の３）とを備えたマルチプロセッサ構成の情報処理装置における割込み制御回路において、サブプロセッサは動作モードに応じて動作クロックの周波数を変化させることと、サブプロセッサが分担する処理を更に分けた一部の処理を実現するための回路であり、サブプロセッサからの処理開始命令によりメインプロセッサに処理開始情報を出力して動作を開始し、処理が終了すると割込み発生命令を出力すると同時にメインプロセッサに処理完了通知を出力するサブプロセッサ制御回路（図４の８），サブプロセッサ制御回路からの処理開始情報を認識したメインプロセッサで計算された割込み信号のパルス幅の調整情報をサブプロセッサ制御回路からの処理完了通知により格納する割込み信号調整レジスタ（図４の９），メインプロセッサからの割込み発生命令またはサブプロセッサ制御回路からの割込み発生命令により、割込み信号調整情報に応じたパルス幅の割込み信号を生成してサブプロセッサへ出力する割込み信号生成回路（図４の２）とを設けたこととを特徴とする。
【００２２】
なお、上述の割込み信号のパルス幅は、動作クロックの周期がｎ倍になるとｎ倍にすることが望ましい。
【００２３】
本発明では、サブプロセッサの動作クロックの周波数の変化状態をメインプロセッサが認識できるようにし、メインプロセッサからの割込み調整命令により、割込みの調整情報を割込み信号生成回路に通知することにより、サブプロセッサの動作クロックの周波数に応じたパルス幅の割込み信号を生成することを実現している。このため、サブプロセッサが動作していないときには、サブプロセッサの動作クロックの周波数を低速に設定することが可能になり、情報処理装置全体としての消費電力を低減することが可能となる。
【００２４】
【発明の実施の形態】
次に、本発明の実施の形態について説明する。
【００２５】
（構成の説明）
図１は、本発明の割込み制御回路の一実施例を示すブロック図であり、メインプロセッサ１，割込み信号生成回路２，サブプロセッサ３，発信回路４，水晶振動子５，サブプロセッサ制御回路８，割込み信号調整回路９およびクロック変化情報レジスタＡから構成されている。ここでも、説明を単純化するためにメインプロセッサ１とサブプロセッサ３をそれぞれ１つとしている。この実施例は、メインプロセッサ１がサブプロセッサ３の動作クロック７０の周波数の変化状態を認識し、メインプロセッサ１から割込み信号生成回路２へ割込み信号２０のパルス幅調整の指示をする機構を具備したものである。
【００２６】
発振回路４は、水晶振動子５の機械的な振動に基づいて正確な基準クロック４０を生成している。基準クロック４０は、メインプロセッサ１、割込み信号生成回路２、サブプロセッサ３へ入力される。
【００２７】
メインプロセッサ１へ入力された基準クロック４０は、メインプロセッサ１内部のクロック生成回路６に入力される。クロック生成回路６は、基準クロック４０を逓倍または／および分周して、メインプロセッサ１の動作クロック６０を生成する。サブプロセッサ３へ入力された基準クロック４０は、サブプロセッサ３内部のクロック生成回路７に入力される。クロック生成回路７は、基準クロック４０を逓倍または／および分周して、サブプロセッサ３の動作クロック７０を生成する。
【００２８】
サブプロセッサ制御回路８は、サブプロセッサ３が分担する処理を更に分けた一部の処理を実現するための回路であり、サブプロセッサ３からの処理開始命令３０により動作が開始される。処理が完了すると割込み信号生成回路２に割込み発生命令８０を出力すると同時にメインプロセッサ１に処理完了通知８１を出力する。
【００２９】
クロック変化情報レジスタＡは、サブプロセッサ３の動作クロック７０の周波数が変更された場合、そのクロック変化情報３２を入力してメインプロセッサ１に通知する。また、メインプロセッサ１からの判読命令により、クロック変化情報３２をクロック変化情報Ａ１としてメインプロセッサ１へ出力する。割込み信号調整レジスタ９は、メインプロセッサ１からの割込み調整命令１１により、割込み信号２０のパルス幅の調整情報を格納し、割込み信号調整情報９０として割込み信号生成回路２に出力する。
【００３０】
割り込み信号生成回路２は、メインプロセッサ１からの割込み発生命令１０またはサブプロセッサ制御回路８からの割込み発生命令８０により、基準クロック４０を元に割込み信号調整情報９０に応じたパルス幅の割込み信号２０を生成してサブプロセッサ３へ出力する。
【００３１】
（動作の説明）
次に、以上のように構成された本実施例の動作について、図２に示すフローチャートを参照して説明する。
【００３２】
メインプロセッサ１は、サブプロセッサ３の処理が必要になった時に処理開始通知として、割込み信号生成回路２に割込み発生命令１０を出力する（図２のステップＳ１）。割込み生成回路２は、割込み発生命令１０を認識すると、発振回路４から入力している基準クロック４０を元に、サブプロセッサ３が認識できる基準パルス幅の割込み信号２０を生成してサブプロセッサ３へ出力する（ステップＳ２）。サブプロセッサ３は、割込み信号生成回路２から出力される割込み信号２０を認識すると、サブプロセッサ３が分担している処理を開始する（ステップＳ３）。
【００３３】
その処理の途中で、サブプロセッサ３はサブプロセッサ制御回路８による処理が必要になると（ステップＳ４でＹＥＳ）、適時にサブプロセッサ制御回路８に処理開始命令３０を出力する（ステップＳ５）。サブプロセッサ制御回路８は、処理開始命令３０を受けると、分担したハードウェア処理を開始する（ステップＳ６）。このハードウェアの処理が完了するまでは、サブプロセッサ３の動作クロック７０の周波数は低速でよいため、クロック生成回路７に対して、動作クロック７０の周波数は低速に設定され（ステップＳ７）、クロック変化情報３２としてクロック変化情報レジスタＡに出力され保持される（ステップＳ８，Ｓ９）。
【００３４】
その設定はメインプロセッサ１に通知され、メインプロセッサ１は設定通知を受けると、クロック変化情報３２と同内容のクロック変化情報Ａ１をクロック変化情報レジスタＡから判読する（ステップＳ１０）。メインプロセッサ１は、クロック変化情報Ａ１を元に、割込み信号２０のパルス幅を計算し（ステップＳ１１）、割込み信号調整命令１１により割込み信号調整情報９０を割込み信号調整レジスタ９に設定する（ステップＳ１２）。設定された割込み信号調整情報９０は、割込み信号生成回路２に入力され、割込み信号生成回路２は割込み信号調整情報９０に応じた拡大されたパルス幅の割込み信号２０を生成できる状態になる。
【００３５】
サブプロセッサ制御回路８におけるハードウェア処理が終了すると（ステップＳ１３でＹＥＳ）、サブプロセッサ制御回路８から割込み信号生成回路２へ割込み発生命令８０が出力される（ステップＳ１４）。割込み信号生成回路２は、割込み信号調整レジスタ９に設定に設定されている割込み信号調整情報９０により、拡大されたパルス幅の低速の割込み信号２０をサブプロセッサ３に出力し（ステップＳ１５）、メインプロセッサ１に処理完了通知８１を出力する（ステップＳ１６）。
【００３６】
サブプロセッサ３では、動作クロック７０は低速化されているので（ステップＳ７）、拡大されたパルス幅の割込み信号２０を認識することができる。処理完了を認識したサブプロセッサ３は、クロック生成回路７に対して、通常モード動作時の動作クロック７０の周波数を設定し（ステップＳ１７）、メインプロセッサ１に対して処理完了通知３１を出力する（ステップＳ１９）。
【００３７】
メインプロセッサ１は、処理完了通知８１を受けると割込み信号２０のパルス幅を通常モード動作時の基準パルス幅に戻し（ステップＳ１９）、また、処理完了通知３１を受けると割込み信号調整情報９０を割込み調整命令１１により割込み信号調整レジスタ９に設定する（ステップＳ２０）。この後は、割込み信号生成回路２は通常モード動作時のパルス幅の割込み信号２０を生成するようになる。
【００３８】
図３は、通常モード動作時における割込み信号２０と動作クロック７０の関係の一例、および低消費電力モード動作時における割込み信号２０−１と動作クロック７０−１の関係の一例を示したタイムチャートである。このタイムチャートによると、通常モード動作時においては、割込み信号生成回路２は基準クロック４０の２周期分で、サブプロセッサ３の動作クロック７０の５周期分の割込み信号２０を実現している。したがって、サブプロセッサ３側で割込み信号２０を認識できるパルス幅の規格値を動作クロック７０の４周期分以上であるとすると、図３の割込み信号２０はこれを満たしている。
【００３９】
また、低消費電力モード動作時においては、動作クロック７０−１の周波数は基準クロック４０の６周期分にまで低くされるため、割込み信号２０のままでは上述の規格をクリアできない。しかし、割込み信号２０−１のパルス幅は割込み信号２０のそれの３倍に拡大されるので、この場合においても動作クロック７０−１の４周期分以上となり、サブプロセッサ３側で割込み信号２０−１を認識できることになる。
【００４０】
このように、サブプロセッサ３の動作クロックの変化状態をメインプロセッサ１が認識できる機能を具備することにより、また、割込み信号２０のパルス幅の調整機能を具備することにより、サブプロセッサ３の低消費電力モードを有効活用し、情報処理装置全体の更なる低消費電力化を実現することが可能となる。
【００４１】
（第２実施例）
図４は、本発明の割込み制御回路の第２実施例を示す構成図である。図１に示した第１実施例としての割込み制御回路に対して、この割込み制御回路では、クロック変化情報レジスタＡが削除され、また、メインプロセッサ１からサブプロセッサ３への周波数変更命令１２とサブプロセッサ制御回路８からメインプロセッサ１への処理開始情報８２が追加されている。動作としては、第１実施例では、低消費電力モード動作時にはサブプロセッサ３自身により、動作クロック７０の周波数の低速設定を実施していたが、第２実施例では、周波数変更命令１２によりメインプロセッサ１から直接にサブプロセッサ３の動作クロック７０の周波数を設定する点が異なる。
【００４２】
以下、動作の一例について説明する。
【００４３】
メインプロセッサ１は、サブプロセッサ３の処理が必要になった時に処理開始通知として、割込み信号生成回路２に割込み発生命令１０を出力する（図５のステップＴ１）。割込み生成回路２は、割込み発生命令１０を認識すると、発振回路４から入力している基準クロック４０を元に、サブプロセッサ３が認識できるパルス幅の割込み信号２０を生成してサブプロセッサ３へ出力する（ステップＴ２）。サブプロセッサ３は、割込み信号生成回路２から出力される割込み信号２０を認識すると、サブプロセッサ３が分担している処理を開始する（ステップＴ３）。
【００４４】
その処理の途中で、サブプロセッサ３は適時にサブプロセッサ制御回路８による処理が必要になると（ステップＴ４でＹＥＳ）、処理開始命令３０を出力する（ステップＴ５）。サブプロセッサ制御回路８は、処理開始命令３０を受けると、分担したハードウェア処理を開始する（ステップＴ６）。また、サブプロセッサ制御回路８は、メインプロセッサ１へハードウェア処理が開始されたことを告げる処理開始情報８２を通知する（ステップＴ７）。
【００４５】
メインプロセッサ１は、その通知を受けると、サブプロセッサ３へ動作クロック７０の周波数の変更を命じる周波数変更命令１２を出力する（ステップＴ８）。サブプロセッサ３では、周波数変更命令１２により、動作クロック７０の周波数は低消費電力モード動作に適合するように低速化される（ステップＴ９）。その後、メインプロセッサ１は、割込み調整命令１１により割込み信号調整レジスタ９に、低消費電力モード動作時のパルス幅の割込み信号２０を生成するための割込み信号調整情報９０を設定する（ステップＴ１０）。
【００４６】
サブプロセッサ制御回路８は、ハードウェア処理が終了すると（ステップＳ１１でＹＥＳ）、割込み信号生成回路２に割込み発生命令８０を出力する（ステップＴ１２）。割込み信号生成回路２は、基準クロック４０と割込み信号調整情報９０を元に割込み信号２０を生成してサブプロセッサ３へ出力する（ステップＴ１３）。低消費電力モードのサブプロセッサ３は、低消費電力モード動作時のパルス幅の割込み信号２０を認識できる。
【００４７】
サブプロセッサ３は、その後の処理が終了したら、メインプロセッサ１へ処理完了通知３１を出力する（ステップＴ１４）。メインプロセッサ１では、サブプロセッサ制御回路８からの処理完了通知３１を認識すると、サブプロセッサ３へ周波数変更命令１２を出力する（ステップＴ１５）。これにより、サブプロセッサ３では、動作クロック７０の周波数が通常モード動作時のものに設定される（ステップＴ１６）。その後に、サブプロセッサ３は処理完了通知９０をメインプロセッサ１に出力すると（ステップＴ１７）、メインプロセッサ１は、割込み調整命令１１により割込み調整情報９０を通常モード動作時のパルス幅を生成するための情報に設定して（ステップＴ１８）、通常モード動作に復帰する。
【００４８】
このように、メインプロセッサ１からのサブプロセッサ３への動作クロック７０の周波数変更命令１２を直接制御する方法においてもサブプロセッサ３の低消費電力モードを有効に活用することができる。
【００４９】
【発明の効果】
本発明では、サブプロセッサの動作クロックの周波数の変化状態をメインプロセッサが認識できるようにし、メインプロセッサからの割込み調整命令により、サブプロセッサに対する割込み信号のパルス幅を調整するための割り込み信号調整情報を割込み信号生成回路に通知して、サブプロセッサの動作クロックの周波数に応じた割込みパルス幅の割込み信号を生成することを実現している。このため、サブプロセッサが動作していないときに動作クロックの周波数を低速に設定してもサブプロセッサでは割込み信号を認識することが可能になり、情報処理装置全体としての消費電力を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の割込み制御回路の一構成例を示すブロック図
【図２】図１に示した割込み制御回路の動作を示すフローチャート
【図３】図１に示した割込み制御回路の通常モード動作時における割込み信号２０と動作クロック７０の関係の一例、および低消費電力モード動作時における割込み信号２０−１と動作クロック７０−１の関係の一例を示すタイムチャート
【図４】本発明の割込み制御回路の他の構成例を示すブロック図
【図５】図２に示した割込み制御回路の動作を示すフローチャート
【図６】従来の割込み制御回路の一構成例を示すブロック図
【図７】従来技術の通常モード動作時における割込み信号２０と動作クロック７０の関係の一例を示すタイムチャート
【符号の説明】
１　　　メインプロセッサ
２　　　割込み信号生成回路
３　　　サブプロセッサ
４　　　発振回路
５　　　水晶振動子
６　　　クロック生成回路
７　　　クロック生成回路
８　　　サブプロセッサ制御回路
９　　　割込み信号調整レジスタ
Ａ　　　クロック変化情報レジスタ
【図１】
2004078642.tif 000003
【図２】
2004078642.tif 000004
【図３】
2004078642.tif 000005
【図４】
2004078642.tif 000006
【図５】
2004078642.tif 000007
【図６】
2004078642.tif 000008
【図７】
2004078642.tif 000009