(57)【要約】【課題】例えば、コンタクトホールやスルーホール、配線溝等の内壁面に対して、膜厚や膜質などの点で高い膜性能を確保した成膜を行い得るパルス状直流スパッタ成膜方法及びこの方法のための成膜装置を提供する【解決手段】スパッタガス導入ロ３と真空排気口２と有する真空室１内に、互いに対向するターゲット６と基板７とをそれぞれ載置するスパッタカソード４と基板ステージ５とを設けて構成したスパッタ成膜装置に、基板ステージ５に対し出力可変の電源９と、カソード４に対して平均電力一定の条件下で可変のデューティ比による出力可能なパルス状直流電源８と、制御系１０とを接続し、制御系１０には、あらかじめ、所定の基板バイアス電圧下で基板・ターゲット間を所定距離に離間したときのパルス状直流電圧のデューティ比と各表面の薄膜の膜厚分布との２成分参照データを記憶し、各表面の成膜時に、膜厚を略均一にするデューティ比を参照データから選択してこれを変数とするデューティ比関数とし、この関数により電源８及び電源９の出力を制御するようにした。【選択図】図１
2004266112.tif 000002
【特許請求の範囲】
【請求項１】
ターゲットに対してパルス状の直流電力を印加するスパッタ成膜方法において、あらかじめ凹凸が形成された基板側に可変のバイアス電圧を印加可能とすると共に前記パルス状直流電力の平均電力を一定に保ったまま該パルス状電力のデューティ比を可変とし、初めに、基板バイアス電圧及びカソード電圧のうち該バイアス電圧を初期値に固定した状態で、前記デューティ比を変化させながら、前記凹凸を有する基板に薄膜を形成し、次に、該凹凸の側壁部及び底部の各表面に形成された前記薄膜の膜厚が略均一となるように、前記デューティ比と前記基板バイアス電圧とをそれぞれ変化させることを特徴とするパルス状直流スパッタ成膜方法。
【請求項２】
前記ターゲットから飛来するスパッタ粒子が、前記基板に対して略垂直に入射するようにしたことを特徴とする請求項１に記載のパルス状直流スパッタ成膜方法。
【請求項３】
ターゲットに対してパルス状の直流電力を印加するスパッタ成膜方法において、あらかじめ、化合物種たる反応ガスを導入可能とすると共に前記パルス状直流電力の平均電力を一定に保ったまま該パルス状電力のデューティ比を可変とし、前記反応ガスを所定流量で導入した状態で、前記デューティ比を変化させて、前記基板に形成される金属化合物薄膜の組成比を異ならせることを特徴とするパルス状直流スパッタ成膜方法。
【請求項４】
前記薄膜を、バリア層または電解メッキ用シード層に用いることを特徴とする請求項１乃至３のいずれか１項に記載のパルス状直流スパッタ成膜方法。
【請求項５】
請求項１または２に記載の成膜方法を行うため、基板電極に対して出力可変の交流または直流電源と、カソードに対して平均電力一定の条件下で可変のデューティ比による出力可能なパルス状直流電源と、制御系とを備え、該制御系は、あらかじめ、所定の基板バイアス電圧条件下で基板・ターゲット間を所定距離に離間したときのパルス状カソード電圧のデューティ比と該デューティ比に対応する前記各表面の薄膜の膜厚分布との２成分の参照データを記憶し、前記各表面の成膜時に、前記膜厚を略均一にするデューティ比を前記参照データから選択して成るデューティ比関数により、前記パルス状直流電源の出力を制御することを特徴とするパルス状直流スパッタ成膜装置。
【請求項６】
請求項３の成膜方法を行うため、カソードに対して平均電力一定の条件下で可変のデューティ比による出力可能なパルス状直流電源と、制御系とを備え、該制御系は、あらかじめ、所定流量で反応ガスを導入したときのパルス状カソード電圧のデューティ比と、該デューティ比に対応して基板上に形成される金属化合物層の組成比との２成分の参照データを記憶し、成膜時に、前記金属化合物を所望組成比で化合させるデューティ比を前記参照データから選択して、該金属化合物層の膜組成を制御することを特徴とするパルス状直流スパッタ成膜装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルス状直流スパッタ成膜方法及びこの方法のための成膜装置に関し、特に、半導体基板の表面に形成された、コンタクトホール、スルーホール、配線用溝の側壁や底部に略均一な膜厚で、バリア層や電解メッキ成膜時に使用されるシード層を形成する薄膜形成方法に関する。
【０００２】
【従来の技術】
例えば半導体分野においては、その微細化が進み、基板上に形成されたホールや配線用溝のアスペクト比（深さ／ホール径又は溝幅）は益々大きくなる傾向にある。通常、配線材料として銅を使用した半導体配線ではこのようなホールや溝の内側（側壁や底面部分）に対し、数十〜数百Åの均一な膜厚を持つバリア層や電解メッキ用のシード層を形成したいという要求がある。
【０００３】
特に、バリア層に関しては、比抵抗の大きな導電性材料を使用することが多いため、ホールや溝の内壁面全体にこの層を形成するに際し、形成する拡散防止効果を椎持できる最小膜厚に留めながら、しかも、内壁面全体に亘って均等となるような膜厚分布を備えることが要望される。あるいは、これと同様に、比抵抗の大きな導電性材料の使用を最小限に留めつつ拡散防止効果を確実に維持できる膜質のバリア層であることが要望される。
【０００４】
そして、このように膜厚や膜質の点で高い性能を有する膜形成には、特にスパッタ成膜法に対する要望が強い。これは、コストやプロセスの安定性が期待できるからである。
【０００５】
上記の要望のうち膜厚に関するものに対しては、従来、基板表面の凹凸における被覆性を向上する手段として、バイアススパッタ法が知られている。ターゲットと基板電極の両方に直流電流や高周波電力を供給し、基板電極上に載置された基板表面にバイアス電圧を印加しつつ、薄膜を形成する方法である。
【０００６】
そして、この種のバイアススパッタ法として、例えば、特許文献１や特許文献２に示すものが知られている。これらは、基板に対してバイアス電圧を発生するように構成されていて、逆スパッタ効果によりホール開口部でのオーバーハングの形成や成長を防ぐと共に、ホール底部に堆積した成膜材料を再スパッタし、側壁部へ付着させることにより、ホール内壁部へ均一な成膜を行うものである。
【０００７】
ところで、この成膜方法の対象となるホールや配線溝は、高アスペクト比を持ち微細かつ複雑形状であり、これらに対しバリア膜を形成する場合、確実な拡散防止効果を得るために、ホールや配線溝の内側壁や底部を含む基板全面に亘ってごく薄い被覆膜を均一な厚さで形成する必要がある。
【０００８】
ところが、本発明者らの検討によれば、上記従来技術のように一定の基板バイアス電圧のみ用いて成膜した場合、アスペクト比が約５以下、あるいは、開口寸法が０．１μｍ以上のホールや配線溝等を持つ基板に対しては有効なものの、更にアスペクト比が大きく、あるいは、開口寸法が小さくなると、再スパッタ粒子が付着する場所がホールや溝内の側壁部のある限定された場所に集中する。つまり、側壁部に形成された再スパッタ粒子による被覆膜は、凹凸のある膜厚分布を持って形成されるため、ホールや溝の内壁面全体にわたり膜厚を均一化することが困難になることが判明した。また、側壁部への膜材料の付着量を確保するため基板側のバイアス電圧を大きくすると、同時に開口部でのオーバーハングも増大してしまうことも判明した。
【０００９】
さらに、被覆性の改善策として、例えば、特許文献３または特許文献４に示すパルス状直流スパッタ成膜方法が知られている。このものは、ターゲットへの印加電圧を間欠的に作動させるものであるため、これと上記したバイアススパッタ法とを組合せると、ターゲットによるスパッタ成膜停止時に、基板バイアス効果によりオーバーハング部が逆スパッタされて、このオーバーハング部の成長抑制を実現することが期待できるのである。
【００１０】
一方、上記要望のうち膜質に関するものに対しては、従来、特許文献５や特許文献６に示すものが知られている。これらは、積層構造の安定化のため、シード層とバリアメタルとの間に密着層を介在させており、この密着層材料として、バリア膜と異なる金属あるいは金属化合物を用い（特許文献５）、あるいは、バリア膜と同種の金属窒化物ながら組成比の異なるものを用いている（特許文献６）。
【００１１】
【特許文献１】特開平８−２６４４８７号公報（第５−１０頁、図２−３）
【特許文献２】特開昭６１−１５３２７５号公報（第３９６−３９８頁、第１図）
【特許文献３】特開平９−２９６２６６号公報（第３頁、図１−２）
【特許文献４】特開昭６１−２６１４７３号公報（第３９６−３９７頁、第１図）
【特許文献５】特開２００１−２８４３５８号公報（第３−５頁、図３）
【特許文献６】特開２００１−５３０７７号公報（第４−５頁、図１）
【００１２】
【発明が解決しようとする課題】
ところで、上記の膜厚に関する対策に関しては、パルス状直流方式で印加されるスパッタ電力のデューティ比Ｄは、
Ｄ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）                        ・・・・・・（１）
［Ｔｏｎ：カソードに対するスパッタ電力投入時間、Ｔｏｆｆ：カソードに対するスパッタ電力停止時間］
として示され、これに依存してスパッタの瞬間最大電力が変化する。
【００１３】
即ち、最大電力Ｐｍａｘは平均電力Ｐａｖｅに対して、
Ｐａｖｅ＝Ｄ  ×  Ｐｍａｘ                              ・・・・・・（２）
で表すことができるため、デューティ比Ｄが０．１の場合の瞬間最大電力は平均電力の１０倍となり、瞬間的にイオン化効率が激しく上昇することになる。したがって、この際には、Ｔｏｆｆ時に期待される成長抑制効果を上回るオーバーハングの形成が行われるため、バイアススパッタ成膜法とパルス状直流スパッタ成膜法とを単純に組合せただけでは所期の均等な膜厚形成が得られないことが分る。
【００１４】
また、もう一方の膜質対策に関する従来技術においても、密着層の形成のために新たな成膜工程を要することになり、成膜工程の効率向上を企図するときの阻害要因となりかねない。
【００１５】
本発明は、上記問題点に鑑み、特に、高アスペクト比を持つコンタクトホールやスルーホール、配線溝等の内壁面に対して、膜厚や膜質などの点で高い膜性能を確保した成膜を行い得るパルス状直流スパッタ成膜方法及びこの方法のための成膜装置を提供することを課題としている。
【００１６】
【課題を解決するための手段】
上記課題を解決するため、本発明は、ターゲットに対してパルス状の直流電力を印加するスパッタ成膜方法を用いて、あらかじめ凹凸が形成された基板側に可変のバイアス電圧を印加可能とすると共に前記パルス状直流電力の平均電力を一定に保ったままパルス状電力のデューティ比を可変とし、初めに、基板バイアス電圧及びカソード電圧のうち基板バイアス電圧を初期値に固定した状態で、デューティ比を変化させながら、上記の凹凸を有する基板に薄膜を形成し、次に、この凹凸の側壁部及び底部の各表面に形成された薄膜の膜厚が略均一となるように、デューティ比と基板バイアス電圧とをそれぞれ変化させるものである。
【００１７】
ここで、基板バイアス電圧を初期値に固定した状態で、デューティ比のみを変化させながら初期成膜を行うのは、当初はイオン照射の効果を小幅に留めて中性粒子による成膜を行うためである。
【００１８】
従って、ターゲットに印加するパルス状直流電圧のデューティ比も、好ましくは、バイアススパッタ初期は大きいこと、即ち、瞬間最大電力が小さいことが好ましい。
【００１９】
ところで、パルス状直流スパッタ成膜法及びバイアススパッタ成膜法によりコンタクトホールなどの凹凸部を持つ基板表面へ成膜を行う場合、側壁表面及びホール底部の表面での膜厚分布は照射するイオン強度と相関する傾向がある。即ち、イオン強度に直結する平均電力一定の条件下でのパルス状電力のデューティ比及びこのイオン強度に応じて膜厚分布を変化させる基板バイアス電圧が相関の重要なファクタとなる。この相関は、側壁表面の高さ方向及びホール底部表面で顕著であり、従って、側壁表面の高さ方向における被覆膜の膜厚差を解消し得るデューティ比関数及びバイアス電圧関数（それぞれ、デューティ比や基板バイアス電圧、印加時間等が変数となる）が存在するはずであり、これらの関数によりデューティ比や基板バイアス電圧の増減を制御することにより、凹凸部の側壁表面の高さ方向に形成される被覆膜の膜厚差を解消してこれを均一にすることが可能となる。
【００２０】
同様に、ホール底部表面での基板中心側と基板端縁側とにおける被覆膜の膜厚差を解消し得るデューティ比関数及びバイアス電圧関数が存在するはずであり、この関数でデューティ比の増減を制御することで凹凸部の底部表面に形成される被覆膜の膜厚差を解消することができる。
【００２１】
さらに、側壁部分の高さ方向と底部表面での膜厚の不均一性をそれぞれ個別に解消するばかりではなく、上記の各デューティ比関数及びバイアス電圧関数を適宜選択することにより、側壁面と底部表面の両表面の膜厚差を同時に解消することも可能である。
【００２２】
これにより、徴細かつ複雑形状な凹凸を有する被覆面であっても、基板表面全体に亘って均一な膜厚の被覆膜の形成が可能となる。
【００２３】
この場合、さらに、ターゲットから飛来するスパッタ粒子を略垂直に入射させることで、ホール等の開口部に発生するオーバーハングの形成が抑制され、上記凹凸の底部に相当量の堆積膜を碓保できる。このため、この底部の堆積膜を成膜源としたバイアススパッタ成膜を組合せたパルス状直流スパッタ成膜法を行えば、側壁への成膜を確実に行うことができるとともに、上記均一成膜が可能となるデューティ比関数及びバイアス電圧関数の選択範囲も広がる。
【００２４】
なお、上記したスパッタ粒子の略垂直入射は、その一例として、ターゲットと基板との距離を、用いるウェハ直径を上回る離間距雌に設定し、且つ、スパッタされた粒子の平均自由工程がこの離間距離を上回るような真空度を用いてスパッタ成膜することで実現できる。また、基板とターゲットの間にコリメータを挿入する場合もあるが、この方法は、コリメータそのものがスパッタされ、ダストの発生源ともなるので注意が必要である。
【００２５】
一方、本発明は、ターゲットに対してパルス状の直流電力を印加するスパッタ成膜方法を用いて、あらかじめ、化合物種たる反応ガスを導入可能とすると共にパルス状直流電力の平均電力を一定に保ったままパルス状電力のデューティ比を可変とし、反応ガスを所定流量で導入した状態で、デューティ比を変化させて、基板に形成される金属化合物薄膜の組成比を異ならせるものとすることもできる。
【００２６】
即ち、パルス状直流スパッタ成膜方法によりコンタクトホールなどの凹凸部を持つ基板表面へ成膜を行う場合、膜厚成長方向の膜組成は上記のデューティ比と相関する傾向がある。即ち、平均電力一定の条件下でのパルス状電力のデューティ比の変化に応じて瞬間最大電力が変化するため、この最大電力に依存する化合物種の化合頻度を左右する重要なファクタとなる。この相関は、膜厚成長方向で顕著であり、従って、側壁表面や底部の深さ方向における被覆膜の膜組成を制御し得るデューティ比関数（デューティ比や印加時間等が変数となる）が存在するはずであり、これらの関数によりデューティ比の増減を制御することにより、凹凸部の側壁表面や底部表面の深さ方向に形成される被覆膜の膜組成を異ならせることができる。このようにすれば、バリア層と同種の金属化合物層ながら組成比の異なる密着層の成膜を行う際も、従来のように、反応ガスの流量設定を変更するなどの手間を要さず、しかも、このような流量変更では不可避なレスポンスの遅延に考慮する必要なく、デューティ比の増減により所望組成比に変更された膜組成の薄膜形成に切り替えることができる。
【００２７】
また、このように形成された被覆膜は、良好な被覆特性、特に凹凸の内側表面（側壁表面や底部表面）で略均一な膜厚分布を備え、また、密着層などの機能膜に要求される膜組成を備えているため、銅配線用のバリア層や電解メッキ成膜時のシード層として有用である。
【００２８】
これにより、拡散防止機能を有する最小の膜厚でバリア層や密着層を形成すれば、アルミニウムに比べて電気抵抗の小さな銅配線を使用する利点を効率よく活用することができる。また、電解メッキ用シード層やこれに伴う密着層として使用する場合も、一様なメッキ成膜が可能となり、配線中のボイドの発生を抑制できる。
【００２９】
そして、上記したパルス状直流スパッタ成膜法により所望の膜厚分布での成膜を行うため、基板電極に対して出力可変の交流または直流電源と、カソードに対して平均電力一定の条件下で可変のデューティ比による出力可能なパルス状直流電源と、制御系とを備え、この制御系は、あらかじめ、所定の基板バイアス電圧条件下で基板・ターゲット間を所定距離に離間したときのパルス状カソード電圧のデューティ比とこのデューティ比に対応する各表面の薄膜の膜厚分布との２成分の参照データを記憶する。そして各表面の成膜時に、膜厚を略均一にするデューティ比を参照データから選択して成るデューティ比関数により、パルス状直流電源の出力を制御する成膜装置を構成することができる。
【００３０】
ここで用いるデューティ比関数とは、数学的な関数を意味するのではなく、デューティ比とこのデューティ比に対応する各表面の薄膜の膜厚分布とを参照データとして記憶させてデータベース化し、これに従って、膜厚を補正するようにデューティ比を適宜変化させるという意味であり、パルス状直流スパッタ成膜の途中において、適当な時間間隔中にデューティ比をゼロにすることも含んでいる。
【００３１】
さらに、このようなパルス状直流スパッタ成膜時、デューティ比を適宜変更し入射するスパッタ粒子の量を制御することにより、さらに良好な被覆特性が得られることはもちろんである。
【００３２】
なお、上記の膜厚分布を左右する因子には、デューティ比関数だけでなくバイアス電圧関数もあり、両因子を同時に変化させて所望の膜厚分布解を求めることも考えられるが、ステップの複雑化を避けるため、本装置の制御系は、所定の基板バイアス電圧ごとにデューティ比関数を作成して記憶させるようにしている。
【００３３】
また、パルス状直流スパッタ成膜法により所望の膜組成での成膜を行うため、カソードに対して平均電力一定の条件下で可変のデューティ比による出力可能なパルス状直流電源と、制御系とを備え、この制御系は、あらかじめ、所定流量で反応ガスを導入したときのパルス状カソード電圧のデューティ比と、このデューティ比に対応して基板上に形成される金属化合物層の組成比との２成分の参照データを記憶する。そして、成膜時には、金属化合物を所望組成比で化合させるデューティ比を参照データから選択して、この金属化合物層の膜組成を制御する成膜装置を構成することができる。ここで用いるデューティ比関数も、数学的な関数を意味するのではないことは上述した通りである。
【００３４】
【発明の実施の形態】
図１は本発明のパルス状直流スパッタ成膜（第１態様）を行うための成膜装置の略断面図である。成膜室１には、その側壁に図外の真空排気系に連なる排気ロ２とガス導入口３とが設けられ、また、その内部にスパッタカソード４と基板ステージ５とが配置され、これらのそれぞれに載置されたＴａターゲット６とシリコン基板７とが互いに対向するように構成されている。このとき、ターゲット６と基板７との離問距離は、基板７の直径（２００ｍｍ）以上とする。
【００３５】
さらに、スパッタカソード４は装置外部のカソード電源８と接続され、基板ステージ５は装置外部の交流または直流電源９に接続され、さらにカソード電源８と電源９とは、パルス状直流電圧及び基板バイアス電圧の出力制御をそれぞれ行う制御系１０に接続されている。また、装置外部のカソード４の直上位置には、モータ１１により回転駆動可能なホルダ１１ａが配置され、該ホルダ１１ａ上に設けられたマグネット１２ａ、１３ａ（Ｎ極又はＳ極）及び１２ｂ、１３ｂ（Ｓ極又はＮ極）がスパッタ成膜中に回転してマグネトロンスパッタ成腹を行えるようにしている。なお、基板ステージ５と電源９とを接続する接続部１４は、絶縁体１５を介して成膜室１内に貫入する構造となっている。
【００３６】
ところで、半導体基板７には導電材料の配線を行うために、基板７の表面に形成された絶縁膜中に図外の凹形状のコンタクトホールを設ける。そして、銅等の配線材料が絶縁膜であるＳｉＯ２中の内部に拡散することを防ぐために、Ｔａ、ＴａＮやＴｉＮ、ＷＮ等の比較的電気抵抗の大きい導電性材料（バリアメタル又は拡散防止膜）を被覆して、半導体の性能劣化を防止する。
【００３７】
このようなバリアメタル膜は、良好な被覆精度、即ち、薄くかつ均一な膜厚を保ってホールの内壁表面全体を被覆することが必要である。そして、図１に示す成膜装置は、パルス状直流スパッタ法及びバイアススパッタ法を用いて、コンタクトホールの内壁部分にＴａから成るバリアメタル膜を成膜するために用いるものである。
【００３８】
上記したように、パルス状直流スパッタ成膜法及びバイアススパッタ成膜法によりコンタクトホールなどの凹凸部を持つ基板表面へ成膜を行う場合、側壁表面及びホール底部の表面での膜厚分布はイオン強度と相関し、さらに、このイオン強度は、平均電力一定の条件下でのパルス状電力のデューティ比に依存すると共に、基板バイアス電圧の作用と相俟って膜厚分布変化の重要な因子であると考えられる。
【００３９】
そこで、成膜中に、パルス状電力のデューティ比に対するモジュレーション技術を用いて凹部内表面での膜厚差を解消することができる。即ち、あらかじめ所定条件における膜厚分布パターンを求めておき、これをデータベース化し、さらにこれを用いて、凹部の開口部や側壁部や底部での各表面における膜厚差を解消するのに最適なデューティ比を選択しながらスパッタ成膜を行うことで、均等な膜厚分布を有する被覆膜が得られるのである。
【００４０】
図１のカソード電源８から出力されるパルス状電圧に対して制御系１０を作動させて得られるモジュレーションの一例を図２に示す。
【００４１】
図２には、電力Ｐ１、Ｐ２、Ｐ３にそれぞれ対応する投入時間ｔ１、ｔ２、ｔ３の３パターンのパルス状電力波形が示されている。それぞれのパターンにおいて平均電力を一定としているため、投入時間が長くなるほど、即ち、上記（１）で定義されるデューティ比Ｄが大きくなるほど最大電力は小さくなる。
【００４２】
そして、具体的な被覆膜の膜厚形成に関しては、例えば、最小の電力Ｐ１時には凹形状の開口部におけるオーバーハング及び側壁部におけるサイドウォールカバレッジの増大が抑制される。また、電力を増大させるとき（例えばＰ２→Ｐ３）は、イオン照射量が増大するが、これに対応して印加させる基板バイアス電圧を制御系１０で制御することにより再スパッタの割合を大きくして結果的にサイドウォールカバレッジを増大させるなどの方法が可能となる。
【００４３】
なお、本実施の形態において、凹部内表面膜厚の局所的成長を、凹部内の各局所ごとにオーバーハング、サイドウォールカバレッジ、ボトムカバレッジと称するが、これらはそれぞれ、平坦面での膜厚に対する開口部の成長部の最大厚み（％）、平坦面膜厚に対する側壁成長部の最大厚み（％）、平坦面膜厚に対する底部表面の最大厚み（％）と定義されるものである。
【００４４】
図３は、図１の成膜装置を用いて基板７上の凹部（孔径０．２μｍ、深さ０．８５μｍ）内に被覆膜を形成したときの局所的成長を示すものである。
【００４５】
図３中のａ〜ｃは、カソード電圧として、それぞれ、直流電圧（ａ）、パルス状直流電圧（ｂ及びｃ）用いた場合である。さらに、パルス状直流電圧を用いる場合は、そのモジュレーションパターンを以下のように設定した。
ｂ：Ｄ１＝０．５，Ｄ２＝０．３３，Ｄ３＝０．２５
ｃ：Ｄ１＝０．５，Ｄ２＝０．１５，Ｄ３＝０．１
【００４６】
上記ｂ、ｃのいずれの場合も、通常の直流電圧を用いた場合と比較して、凹部内のオーバーハングが低減されることが分る。これらにより、デューティ比を変化させて最大電力を最適範囲に収束させることで、凹部内の膜厚分布が平坦なものに近づくことが分る。
【００４７】
また、図１の成膜装置を用いて本発明のパルス状直流スパッタ成膜法の第２態様を行うことができる。
【００４８】
即ち、基板７の表面に形成した絶縁膜上の凹形状のコンタクトホール内に、窒化タンタルから成るバリアメタル膜の成膜を行う場合に、密着性を高めるため、あるいは、比抵抗値を低減させるために、ＴａＮ膜とＴａ１０Ｎ膜とから成る二層膜の形成が求められることがある。
【００４９】
この場合、従来のスパッタ成膜法では、図１の装置のガス導入口３から導入するアルゴン−窒素混合ガス中のＡｒ／Ｎ２の流量比を変化させて同じ窒化タンタルながら組成比の異なる膜組成から成る二層膜を形成することが多い。
【００５０】
図４は、上記の流量比の切り替えにより、それぞれ膜厚７．５ｎｍのＴａ２Ｎ膜／Ｔａ１０Ｎ膜から成る二層膜形成時における膜厚成長方向の組成比の変化を示すオージェ電子分光スペクトルである。図４中の膜厚８ｎｍ近傍で、Ａｒ／Ｎ２の流量比を１０／２０ｓｃｃｍから１０／５ｓｃｃｍに切り替えているが、組成比が最終的に変化するまでのレスポンスが長く、このため膜組成の変化は連続的になってしまう。これは、流量コントローラで流量制御を行っているものの残留しているＮ２量が連続的に変化するためであり、このままでは、最小膜厚での成膜が求められるバリアメタル膜用途には不適である。
【００５１】
上記したように、パルス状直流スパッタ成膜法による膜厚成長方向の膜組成は、デューティ比と相関し、瞬間最大電力に依存して化合物種の化合頻度を左右する重要な因子であると考えられる。そこで、成膜中に、パルス状電力のデューティ比に対するモジュレーション技術を用いて膜厚成長方向の膜組成を所望のものにすることができる。即ち、あらかじめ所定デューティ比における膜組成パターンを求めておき、これをデータベース化し、さらにこれを用いて、凹部内の各表面において所望の膜組成を得る最適なデューティ比を選択しながらスパッタ成膜を行うことで、機能に応じて膜組成を制御することができる。
【００５２】
例えば、窒化タンタルの成膜に際しては、図５に示すように、所定デューティ比におけるＴａ／Ｎ比は良好な相関を有することが分る。
【００５３】
図６は、図１の成膜装置を用いて基板７上に、それぞれ膜厚７．５ｎｍのＴａ２Ｎ膜／Ｔａ１０Ｎ膜から成る二層膜を形成したときの膜厚成長方向の組成比変化を示すオージェ電子分光スペクトルである。即ち、図１の成膜装置のガス導入口３からＡｒ／Ｎ２流量比を１０／４ｓｃｃｍに固定して、アルゴン−窒素混合ガスを導入させた状態での成膜中に、デューティ比を０．０７から０．７に切り替えたところ、窒化タンタルの組成比が不連続で変化し、この結果、所望膜厚の７．５ｎｍをそれぞれ有するＴａ２Ｎ膜／Ｔａ１０Ｎ膜の二層膜が形成されたことが分る。
【００５４】
なお、本実施の形態においては、被覆対象をコンタクトホールとしたが、本発明はこれに限定されず、基板上の凹凸形状によって生じる側壁部分であれば、スルーホールや配線溝あるいは単純な段差形状に対して適用可能であることは言うまでもない。また、本発明の第２態様に至っては、基板形状を問わずあらゆる金属化合物膜の成膜に利用できるものである。
【００５５】
【発明の効果】
以上の説明から明らかなように、本発明のパルス状直流スパッタ成膜方法は、基板上の凹凸部の側壁部分や底部表面に被覆膜を形成する際に、側壁部分の高さ方向や凹部の底部表面に生じる被覆膜の膜厚差を解消するようにパルス状直流電力のデューティ比及び基板バイアス電力を増減させるので、その被覆膜を均一な膜厚で形成することができる。したがって、良好な膜厚分布を持つ被覆膜を形成することができる。
【００５６】
また、本発明のパルス状直流スパッタ成膜方法は、基板上に被覆膜を形成する際に、パルス状直流電力のデューティ比を増減させることにより、膜厚成長方向の金属化合物膜を所望組成比のものに切り替えることができる。
【００５７】
したがって、この被覆膜をバリア層やメッキ用シード層及びこれに伴う密着層などの機能膜として用いた場合に製品品質の向上が可能となる。
【図面の簡単な説明】
【図１】本発明のパルス状直流スパッタ成膜装置の略断面図
【図２】パルス状電力波形によるモジュレーションの一例を示す図
【図３】被覆膜の局所的成長（カバレッジ）の様子を示す図
【図４】流量比の切り替えによる二層膜形成時の膜厚成長方向の組成比変化を示すオージェ電子分光スペクトル
【図５】デューティ比とＴａ／Ｎ組成比との相関を示す図
【図６】本発明方法による二層膜形成時の膜厚成長方向の組成比変化を示すオージェ電子分光スペクトル
【符号の説明】
１    成膜室
２    排気口
３    ガス導入ロ
６    ターゲット
７    基板
８    カソード電源（パルス状直流電源）
９    基板バイアス電源
１０  制御系
【図１】
2004266112.tif 000003
【図２】
2004266112.tif 000004
【図３】
2004266112.tif 000005
【図４】
2004266112.tif 000006
【図５】
2004266112.tif 000007
【図６】
2004266112.tif 000008