(57)【要約】【課題】高速且つメモリ効率の良い高速検索を用いたＡＴＭヘッダ変換方法及び回路を提供する。【解決手段】装置内で扱う変換前ＶＰＩ／ＶＣＩ値を格納した第一のメモリ７と、第一のメモリ７に格納した変換前ＶＰＩ／ＶＣＩ値と対となるアドレスに変換後ＶＰＩ／ＶＣＩ値を格納した第二のメモリ８と、入力ＡＴＭセル１に設けたセルヘッダ２に挿入されているＶＰＩ／ＶＣＩ値と第一のメモリ７に格納した前記変換前ＶＰＩ／ＶＣＩ値とを比較するＶＰＩ／ＶＣＩ値比較手段８と、該比較結果が不一致であると第一のメモリ７と第二のメモリ８との選択アドレスを同時に更新するアドレス更新手段１０と、前記比較結果が一致であると変換後ＶＰＩ／ＶＣＩ値を用いて入力ＡＴＭセル１に設けたセルヘッダ２に挿入されているＶＰＩ／ＶＣＩ値を書き換えて出力するＶＰＩ／ＶＣＩ値書換え手段５とにより構成する。【選択図】　　　　図１
2004056600.tif 000002
【特許請求の範囲】
【請求項１】
受信したＡＴＭセルのセルヘッダに挿入されているＶＰＩ／ＶＣＩ値を装置内に固有のＶＰＩ／ＶＣＩ値に変換し出力するＡＴＭヘッダ変換方法において、
装置内で扱う変換前のＶＰＩ／ＶＣＩ値を第一のメモリに格納すると共に、変換後のＶＰＩ／ＶＣＩ値を前記第一のメモリに格納した変換前ＶＰＩ／ＶＣＩ値と対となるアドレスで第二のメモリに格納しておき、
前記受信したＡＴＭセルヘッダをバッファに書き込みセルヘッダに挿入された入力ＶＰＩ／ＶＣＩ値をレジスタに記憶するステップと、
入力ＶＰＩ／ＶＣＩ値と前記変換前ＶＰＩ／ＶＣＩ値とを比較するステップと、
該比較の結果不一致であると第一のメモリ及び第二のメモリの同一検索アドレスを同時に更新するステップと、
前記比較の結果一致であると当該アドレスの第二のメモリが出力する変換後ＶＰＩ／ＶＣＩ値を用いて前記入力ＡＴＭセルのセルヘッダに挿入されているＶＰＩ／ＶＣＩ値を書き換え出力するステップとを含んだことを特徴とする高速検索を用いたＡＴＭヘッダ変換方法。
【請求項２】
受信したＡＴＭセルのセルヘッダに挿入されているＶＰＩ／ＶＣＩ値を装置内に固有のＶＰＩ／ＶＣＩ値に変換し出力するＡＴＭヘッダ変換回路において、
回路手順を制御するシーケンシャルカウンタと、
受信した入力ＡＴＭセルを書き込むセルバッファと、
装置内で扱う変換前ＶＰＩ／ＶＣＩ値を格納した第一のメモリと、
変換後ＶＰＩ／ＶＣＩ値を前記第一のメモリに格納した変換前ＶＰＩ／ＶＣＩ値のアドレスと対となるアドレスに格納した第二のメモリと、
入力ＡＴＭセルのセルヘッダに挿入されている入力ＶＰＩ／ＶＣＩ値を記憶する第一のレジスタと、
前記第一のメモリに格納された変換前ＶＰＩ／ＶＣＩ値と前記第一のレジスタに記憶された入力ＶＰＩ／ＶＣＩ値とを比較する比較器と、
該比較結果より不一致信号を生成する論理和回路及び第一の論理積回路と、
検索アドレス信号を記憶する第二のレジスタと、
前記不一致信号を用いて１／２演算を行う第三のレジスタと、
前記比較器の結果により検索アドレス信号の加減算を行う加減算器と、
前記比較器が出力する一致信号を第二の論理積回路を介して入力し変換後ＶＰＩ／ＶＣＩ値を記憶する第四のレジスタと、
前記入力ＡＴＭセルを読み出す際に、前記入力ＶＰＩ／ＶＣＩ値を前記変換後ＶＰＩ／ＶＣＩ値に書き換える出力セルヘッダ書換え器とにより構成することを特徴とする高速検索を用いたＡＴＭヘッダ変換回路。
【請求項３】
前記比較機能が、前記第一のメモリに前記変換前ＶＰＩ／ＶＣＩ値を数の小さい順、又は大きい順に格納し、２分検索を用いて比較したことを特徴とする請求項１記載の高速検索を用いたＡＴＭヘッダ変換方法。
【請求項４】
前記比較器が、前記第一のメモリに前記変換前ＶＰＩ／ＶＣＩ値を数の小さい順、又は大きい順に格納し、２分検索を用いて比較するものであることを特徴とする請求項２記載の高速検索を用いたＡＴＭヘッダ変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高速検索を用いたＡＴＭヘッダ変換方法及び回路に関し、特にＡＴＭ網を介して送受信されるＡＴＭセルのセルヘッダに挿入されているＶＰＩ（仮想パス識別子）／ＶＣＩ（仮想チャネル識別子）を固有のＶＰＩ／ＶＣＩ値に変換する手段であるＡＴＭヘッダ変換方法及び回路に関する。
【０００２】
【従来の技術】
マルチメディアネットワークの構築手段として、ＡＴＭ方式を用いたＡＴＭネットワークが実現され、広く普及しつつある。ＡＴＭ方式は、５３バイトの固定長セルの先頭に５バイトのセルヘッダを設けてあり、そのヘッダ部に挿入されたＶＰＩ／ＶＣＩにより相手先を識別し、所定の通信経路を経てセルは送出される。
一方、装置内において、ローカル（固定）なＶＰＩ／ＶＣＩを使用する場合があり、ＡＴＭ網で使用するＶＰＩ／ＶＣＩが挿入されているセルを、装置内で使用するためにＶＰＩ／ＶＣＩ値を固有値としたセルに変換する必要性が生ずる。
【０００３】
図７は、従来のＡＴＭヘッダ変換方法を示す図である。従来の方法は、変換部内に設けたメモリに、入力ＡＴＭセルに挿入されたＶＰＩ／ＶＣＩ値をアドレスとして変換後のＶＰＩ／ＶＣＩ値を格納しておき、変換する際には、入力したセルのＶＰＩ／ＶＣＩ値をアドレスとしてメモリを読むことにより変換後のＶＰＩ／ＶＣＩ値を得、得られたＶＰＩ／ＶＣＩ値を用いてＡＴＭセルに挿入されたＶＰＩ／ＶＣＩ値を書き換えていた。
【０００４】
図７を説明すると、入力ＡＴＭセル１は、５３バイトの固定長セルからなり、その先頭部分に５バイトのセルヘッダ２を設けている。セルヘッダ２には、フロー制御、通信経路を選択するルーティングフィールド、ペイロードタイプ、ヘッダ誤り制御等のビットが割り当てられており、所定の機能を有している。そこで、ルーティングフィールドとしてＶＰＩ／ＶＣＩが用意され、符号３に示す如くＶＰＩとして８ｂｉｔが、又、ＶＣＩとして１６ｂｉｔが割り当てられている。従って、このＶＰＩ／ＶＣＩを２４ｂｉｔのアドレスとして用いメモリ４を読み出すと、メモリ４には、該当するアドレスに変換後のＶＰＩ／ＶＣＩ値が格納されており、所望のＶＰＩ／ＶＣＩ値を得ることが出来る。そこで、ＶＰＩ／ＶＣＩ値書換え手段５において、このＶＰＩ／ＶＣＩ値を用いてセルヘッダのＶＰＩ／ＶＣＩ値を書き換えることにより変換後ＡＴＭセル６を構築している。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したような従来のＡＴＭヘッダ変換方法は、ＡＴＭ網側のセルについて任意のＶＰＩ／ＶＣＩ値の使用を許す場合、膨大なメモリを必要とする欠点を有していた。即ち、ＶＰＩ／ＶＣＩは、あわせて２４ｂｉｔにより構成されているため、それをアドレスとして使用すると２２４のアドレス空間が必要である。
本発明は、上述したような問題を解決するためになされたものであって、高速且つメモリ効率の良い高速検索を用いたＡＴＭヘッダ変換方法及び回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために本発明に係わる高速検索を用いたＡＴＭヘッダ変換方法及び回路は、以下の構成をとる。
請求項１記載の高速検索を用いたＡＴＭヘッダ変換方法は、受信したＡＴＭセルのセルヘッダに挿入されているＶＰＩ／ＶＣＩ値を装置内に固有のＶＰＩ／ＶＣＩ値に変換し出力するＡＴＭヘッダ変換方法において、装置内で扱う変換前のＶＰＩ／ＶＣＩ値を第一のメモリに格納すると共に、変換後のＶＰＩ／ＶＣＩ値を前記第一のメモリに格納した変換前ＶＰＩ／ＶＣＩ値と対となるアドレスで第二のメモリに格納しておき、前記受信したＡＴＭセルヘッダをバッファに書き込みセルヘッダに挿入された入力ＶＰＩ／ＶＣＩ値をレジスタに記憶するステップと、入力ＶＰＩ／ＶＣＩ値と前記変換前ＶＰＩ／ＶＣＩ値とを比較するステップと、該比較の結果不一致であると第一のメモリ及び第二のメモリの同一検索アドレスを同時に更新するステップと、前記比較の結果一致であると当該アドレスの第二のメモリが出力する変換後ＶＰＩ／ＶＣＩ値を用いて前記入力ＡＴＭセルのセルヘッダに挿入されているＶＰＩ／ＶＣＩ値を書き換え出力するステップとを含むよう構成する。
【０００７】
請求項２記載の高速検索を用いたＡＴＭヘッダ変換回路は、受信したＡＴＭセルのセルヘッダに挿入されているＶＰＩ／ＶＣＩ値を装置内に固有のＶＰＩ／ＶＣＩ値に変換し出力するＡＴＭヘッダ変換回路において、回路手順を制御するシーケンシャルカウンタと、受信した入力ＡＴＭセルを書き込むセルバッファと、
装置内で扱う変換前ＶＰＩ／ＶＣＩ値を格納した第一のメモリと、変換後ＶＰＩ／ＶＣＩ値を前記第一のメモリに格納した変換前ＶＰＩ／ＶＣＩ値のアドレスと対となるアドレスに格納した第二のメモリと、入力ＡＴＭセルのセルヘッダに挿入されている入力ＶＰＩ／ＶＣＩ値を記憶する第一のレジスタと、前記第一のメモリに格納された変換前ＶＰＩ／ＶＣＩ値と前記第一のレジスタに記憶された入力ＶＰＩ／ＶＣＩ値とを比較する比較器と、該比較結果より不一致信号を生成する論理和回路及び第一の論理積回路と、検索アドレス信号を記憶する第二のレジスタと、前記不一致信号を用いて１／２演算を行う第三のレジスタと、前記比較器の結果により検索アドレス信号の加減算を行う加減算器と、前記比較器が出力する一致信号を第二の論理積回路を介して入力し変換後ＶＰＩ／ＶＣＩ値を記憶する第四のレジスタと、前記入力ＡＴＭセルを読み出す際に、前記入力ＶＰＩ／ＶＣＩ値を前記変換後ＶＰＩ／ＶＣＩ値に書き換える出力セルヘッダ書換え器とにより構成する。
【０００８】
請求項３記載の高速検索を用いたＡＴＭヘッダ変換方法及び回路は、前記比較機能或いは比較器が、前記第一のメモリに前記変換前ＶＰＩ／ＶＣＩ値を数の小さい順、又は大きい順に格納し、２分検索を用いて比較するよう構成する。
【０００９】
【発明の実施の形態】
以下、図示した実施例に基づいて本発明を詳細に説明する。
本発明は、変換部内に二つのメモリを用意し、第一のメモリと第二のメモリの夫々に変換前ＶＰＩ／ＶＣＩ値と変換後ＶＰＩ／ＶＣＩ値を同一アドレスに対に格納させておき、ＡＴＭセルが入力されると第一のメモリに記憶されている変換前ＶＰＩ／ＶＣＩ値が、入力したＶＰＩ／ＶＣＩ値と同一となる変換前ＶＰＩ／ＶＣＩ値を検索し、入力ＶＰＩ／ＶＣＩ値と変換前ＶＰＩ／ＶＣＩ値とが一致した時のアドレスを用いて第二のメモリを読み出すと、所望の変換後ＶＰＩ／ＶＣＩ値が得られ、この値を用いてセルヘッダに挿入されたＶＰＩ／ＶＣＩ値を書き換え、変換後ＡＴＭセルを出力するものである。
【００１０】
図１は、本発明に係る高速検索を用いたＡＴＭヘッダ変換方法の一実施例を示す機能図である。同図は、装置内で扱う変換前ＶＰＩ／ＶＣＩ値を格納した第一のメモリ７と、第一のメモリ７に格納した変換前ＶＰＩ／ＶＣＩ値と対となるアドレスに変換後ＶＰＩ／ＶＣＩ値を格納した第二のメモリ８と、入力ＡＴＭセル１に設けたセルヘッダ２に挿入されているＶＰＩ／ＶＣＩ値と第一のメモリ７に格納した前記変換前ＶＰＩ／ＶＣＩ値とを比較するＶＰＩ／ＶＣＩ値比較手段８と、該比較結果が不一致であると第一のメモリ７と第二のメモリ８との検索アドレスを同時に更新するアドレス更新手段１０と、前記比較結果が一致であると変換後ＶＰＩ／ＶＣＩ値を用いて入力ＡＴＭセル１に設けたセルヘッダ２に挿入されているＶＰＩ／ＶＣＩ値を書き換えて出力するＶＰＩ／ＶＣＩ値書換え手段５とにより構成する。
【００１１】
図１を説明すると、第一のメモリ７には、予め装置内で扱う変換前ＶＰＩ／ＶＣＩ値が、２４ｂｉｔ構成で数の少ない順に格納されている。一方、第二のメモリ８には、変換前ＶＰＩ／ＶＣＩ値に対応して第一のメモリ７と同一アドレスに、対となる変換後ＶＰＩ／ＶＣＩ値を格納してある。そこで、５３バイトの固定長からなる入力ＡＴＭセル１が入力されると、セルヘッダ２に挿入されている２４ｂｉｔの入力ＶＰＩ／ＶＣＩ値を、ＶＰＩ／ＶＣＩ値比較手段９に入力する。他方、ＶＰＩ／ＶＣＩ値比較手段９には、比較値として第一のメモリ７に格納している変換前ＶＰＩ／ＶＣＩ値が入力されており、両者の値を比較して結果をアドレス更新手段１０に出力する。アドレス更新手段１０は、第一のメモリ７と第二のメモリ８のアドレスバスに接続しており、前記比較値が一致するまでアドレスを更新し、入力ＶＰＩ／ＶＣＩ値が変換前ＶＰＩ／ＶＣＩ値に一致すると、その時指定したアドレスで読み出される第二のメモリ８に記憶されている変換後ＶＰＩ／ＶＣＩ値が、入力ＡＴＭセルのＶＰＩ／ＶＣＩ値に対応した所望の変換後ＶＰＩ／ＶＣＩ値となる。そこで、ＶＰＩ／ＶＣＩ値書換え手段５において、得られた変換後ＶＰＩ／ＶＣＩ値を用いて入力ＡＴＭセルのＶＰＩ／ＶＣＩ値を書換え、変換後ＡＴＭセル６を出力する。
【００１２】
本実施例は、比較的少数のコネクションを必要とする装置において特に有効であり、多くのメモリ容量を削減可能である。例えば、コネクションが５１２であると、本実施例において必要なメモリ容量は５１２であるが、一方、従来例においては、２２４＝１６７７７２１６のメモリ容量が必要となり、本実施例は、従来例と比較して３２７６８分の１のメモリ容量で実現可能である。
【００１３】
図２に、本発明に係わる高速検索を用いたＡＴＭヘッダ変換方法において、実施例と従来例のメモリ容量比を示す。同図に示すように、本実施例は、少ないコネクションを必要とする際に特に有効であり、コネクション数が８３８８６０８になると、本実施例と従来例とのメモリ容量比は１となる。
【００１４】
次に、入力ＶＰＩ／ＶＣＩ値と変換前ＶＰＩ／ＶＣＩ値とを比較して一致するかの検索を行う方法について、具体的例を用いて説明する。この検索方法としては、逐次比較法と２分検索法とが挙げられるが、逐次比較法は、単純にメモリの先頭から順番に入力ＶＰＩ／ＶＣＩ値と変換前ＶＰＩ／ＶＣＩ値とを比較する方法であり、コネクション数の増加に比例して検索時間が増加することから、本実施例においては、高速で検索する方法として２分検索法を採用した。
【００１５】
図３は、２分検索法を説明する図である。同図は、数列｛２、５、１１、１７、２３、３９、５５、７８｝に含まれる数７８を２分検索する場合の説明であり、図３（ａ）に示す如くメモリのアドレス０からアドレス７に数の小さい順に前記数列が格納されているものとする。図３（ｂ）は、２分検索のフローに従って検索を行った過程を示す２分検索木である。同図においては、検索される数をＸ、データ数をＭ、メモリ内の数をＹ（ａ）、ａはアドレスを示し、Ｘ＝７８、Ｍ＝８、０≦ａ≦７とする。そこで、検索の手順を説明すると、先ず、アドレス０に格納されている数２が検索されるべき数でないとすると、第１回目の検索アドレスとして、ａ＝前回アドレス（０）＋データ数Ｍ（８）／検索一回目（２１）より、４を設定し、そのアドレスに格納された数Ｙとして２３を読み出す。
【００１６】
次に、読み出した数Ｙと検索される数Ｘ（７８）を比較し、Ｘ＞Ｙであるので、第２回目の検索に移行し、第２回目の検索アドレスとして、ａ＝４＋８／２２より６を設定し、そのアドレスに格納された数Ｙとして５５を読み出す。次に、読み出した数Ｙと検索される数Ｘ（７８）を比較し、Ｘ＞Ｙであるので、第３回目の検索に移行し、第３回目の検索アドレスとして、ａ＝６＋８／２３より７を設定し、そのアドレスに格納された数Ｙとして７８を読み出す。次に、読み出した数Ｙと検索される数Ｘ（７８）を比較し、Ｘ＝Ｙであるので検索は終了する。本例によれば、８個のデータから１つのデータを３回の検索で認識可能である。
【００１７】
図４は、本実施例において入力ＶＰＩ／ＶＣＩ値と変換前ＶＰＩ／ＶＣＩ値とを比較して一致するかの検索を行う際の検索回数を示す図である。同図に示すように、逐次比較法と２分検索法の検索回数の違いは明らかである。
【００１８】
図５は、本発明に係る高速検索を用いたＡＴＭヘッダ変換回路の一実施例を示すブロック図である。同図は、回路手順を制御するシーケンシャルカウンタ１１と、入力ＡＴＭセルを書き込むセルバッファ１２と、変換前ＶＰＩ／ＶＣＩ値を格納した第一のメモリ１３と、変換後ＶＰＩ／ＶＣＩ値を格納した第二のメモリ１４と、入力ＡＴＭセルのセルヘッダに挿入されている入力ＶＰＩ／ＶＣＩ値を記憶する第一のレジスタ１５と、第一のメモリ１３に格納された変換前ＶＰＩ／ＶＣＩ値と第一のレジスタ１５に記憶された入力ＶＰＩ／ＶＣＩ値を比較する比較器１６と、該比較結果より不一致信号を生成する論理和回路１７及び第一の論理積回路１８と、検索アドレス信号を記憶する第二のレジスタ１９と、不一致信号を用いて１／２演算を行う第三のレジスタ２０と、前記比較器１６の結果により検索アドレス信号の加減算を行う加減算器２１と、前記比較器１６が出力する一致信号を第二の論理積回路２２を介して入力し変換後ＶＰＩ／ＶＣＩ値を記憶する第四のレジスタ２３と、入力ＶＰＩ／ＶＣＩ値を変換後ＶＰＩ／ＶＣＩ値に書き換える出力セルヘッダ書換え器２４とにより構成する。
【００１９】
図５の動作を説明する。先ず、入力ＡＴＭセルは、ＵＴＯＰＩＡインタフェースを介してＦＩＦＯにより構成するセルバッファ１２に入力する。この時、セル先頭表示信号が入力され、シーケンシャルカウンタ１１及び第二のレジスタ１９はリセット、第三のレジスタ２０はコネクション数をＭとすると初期値（Ｍ／２）がセットされる。
【００２０】
次に、シーケンシャルカウンタ１１のタイミング信号であるＴ１が出力されると、入力ＡＴＭセルのセルヘッダに挿入された入力ＶＰＩ／ＶＣＩ値は第一のレジスタ１５に記憶される。そこで、記憶された入力ＶＰＩ／ＶＣＩ値と第一のメモリ１３が出力するアドレス０データである変換前ＶＰＩ／ＶＣＩ値とを比較器１６において比較し、不一致であるとシーケンシャルカウンタ１１が出力するタイミング信号Ｔ３において、次検索アドレス信号が第二のレジスタ１９に記憶され、検索アドレスは「０⇒Ｍ／２」に更新される。同時に、第一のメモリ１３の出力である変換前ＶＰＩ／ＶＣＩ値と第二のメモリ１４の出力である変換後ＶＰＩ／ＶＣＩ値が更新され、更新されたアドレスＭ／２における第一のメモリ１３の出力である変換前ＶＰＩ／ＶＣＩ値は、第一のレジスタ１５に記憶された入力ＶＰＩ／ＶＣＩ値と比較される。
【００２１】
次に、比較結果が不一致であると、シーケンシャルカウンタ１１が出力するＴ２のタイミング信号により、第三のレジスタ２０の内容が１／２（１ｂｉｔ右シフト）され、１／２演算の結果Ｍ／４となる。そこで、比較結果が入力ＶＰＩ／ＶＣＩ値＞変換前ＶＰＩ／ＶＣＩ値であると、加減算器２１により「次検索アドレス信号＝検索アドレス信号＋１／２演算結果＝（Ｍ／２＋Ｍ／４）」に、入力ＶＰＩ／ＶＣＩ値＜変換前ＶＰＩ／ＶＣＩ値であると、加減算器２１により「次検索アドレス信号＝検索アドレス信号−１／２演算結果＝（Ｍ／２−Ｍ／４）」の演算を行う。
【００２２】
そこで、前述のように比較結果が不一致であると、シーケンシャルカウンタ１１が出力するＴ３のタイミング信号により、次検索アドレス信号の内容が第二のレジスタ１９に記憶され、検索アドレスがＭ／２から「Ｍ／２＋Ｍ／４」或いは「Ｍ／２−Ｍ／４」に更新される。同時に、第一のメモリ１３の出力である変換前ＶＰＩ／ＶＣＩ値と第二のメモリ１４の出力である変換後ＶＰＩ／ＶＣＩ値が更新され、更新されたアドレス「Ｍ／２＋Ｍ／４」或いは「Ｍ／２−Ｍ／４」における第一のメモリ１３の出力である変換前ＶＰＩ／ＶＣＩ値は、第一のレジスタ１５に記憶された入力ＶＰＩ／ＶＣＩ値と比較される。
【００２３】
以降、変換前ＶＰＩ／ＶＣＩ値と第一のレジスタ１５の内容が一致するまで、１／２演算と、変換前ＶＰＩ／ＶＣＩ値と第一のレジスタ１５の比較結果（大、又は小）による加減算を繰り返す。そこで、検索アドレスが「Ｍ／２＋Ｍ／４・・・＋Ｍ／２ｎ」或いは「Ｍ／２−Ｍ／４・・・−Ｍ／２ｎ」において変換前ＶＰＩ／ＶＣＩ値と第一のレジスタ１５の内容が一致したとすると、アドレスが「Ｍ／２＋Ｍ／４・・・＋Ｍ／２ｎ」或いは「Ｍ／２−Ｍ／４・・・−Ｍ／２ｎ」における第二のメモリ１４の出力である変換後ＶＰＩ／ＶＣＩ値を第四のレジスタ２３に記憶する。そこで、ＡＴＭセルヘッダを、セルバッファ１２より出力ＡＴＭセルとして読み出す際に、出力セルヘッダ書換え器２４において、ＶＰＩ／ＶＣＩ値の内容を第四のレジスタ２４に記憶されている内容に書き換え、出力する。
【００２４】
図６は、本発明に係る高速検索を用いたＡＴＭヘッダ変換回路において、２分検索動作を示すフローチャートである。同図を説明すると、先ず、条件として、コネクション数は「Ｍ＝２Ｎ」、検索アドレス（Ｘ）の範囲は「０≦Ｘ≦２Ｎ」、入力ＶＰＩ／ＶＣＩ値は「Ａ」、変換前ＶＰＩ／ＶＣＩ値は「Ｂ」とする。
【００２５】
入力ＡＴＭセルが受信されると、入力ＶＰＩ／ＶＣＩ値を第一のレジスタに記憶する（ステップ１）。そこで、第一のメモリと第二のメモリのアドレスを「Ｘ＝０」（ステップ２）、「Ｙ＝１」（ステップ３）とする。次に、アドレスＸにおける第一のメモリに記憶された変換前ＶＰＩ／ＶＣＩ値と第一のレジスタに記憶された入力ＶＰＩ／ＶＣＩ値とを比較し（ステップ４）、一致すると（ステップ５）変換後ＶＰＩ／ＶＣＩ値が確定し、第四のレジスタに第二のメモリの内容を記憶して、出力ＡＴＭセルを出力する際に確定した変換後ＶＰＩ／ＶＣＩ値に書き換える（ステップ６）。
一方、ステップ５において不一致であると、その内容がＡ＜Ｂの場合（ステップ７）、検索アドレスを「Ｘ＝Ｘ−Ｍ／（２Ｙ）」に（ステップ８）、Ａ＞Ｂの場合、検索アドレスを「Ｘ＝Ｘ＋Ｍ／（２Ｙ）」に（ステップ９）更新した後、「Ｙ＝Ｙ＋１」（ステップ１０）とし、Ｙ≦Ｎでない時（ステップ１１）、検索したが一致するＶＰＩ／ＶＣＩ値が無く、入力セルは非該当セルと認識する（ステップ１２）。一方、ステップ１１において、Ｙ≦Ｎであるとステップ４に移動して検索を繰り返す。
【００２６】
【発明の効果】
上述したように、請求項１及び２記載の発明は、変換部内の二つのメモリに、変換前ＶＰＩ／ＶＣＩ値と変換後ＶＰＩ／ＶＣＩ値を同一アドレスで対に格納しておき、入力ＶＰＩ／ＶＣＩ値と同じ変換前ＶＰＩ／ＶＣＩ値を検索することにより変換後ＶＰＩ／ＶＣＩ値を得て、それを用いて変換後ＡＴＭセルのＶＰＩ／ＶＣＩ値を変換することで、変換部内に使用するメモリの容量を削減でき、ＡＴＭヘッダ変換を行う上で大きな効果を発揮する。請求項３記載の発明は、前記変換前ＶＰＩ／ＶＣＩ値を検索する際に、変換前ＶＰＩ／ＶＣＩ値をメモリ内に小さい順或いは大きい順に格納しておき、２分検索を用いることにより検索時間を大幅に削減することが出来、高速検索によりＡＴＭヘッダ変換を行う上で大きな効果を発揮する。
【図面の簡単な説明】
【図１】本発明に係る高速検索を用いたＡＴＭヘッダ変換方法の一実施例を示す機能図である。
【図２】本発明に係わる高速検索を用いたＡＴＭヘッダ変換方法において、実施例と従来例のメモリ容量比を示す図である。
【図３】２分検索法を説明する図である。
【図４】本実施例において入力ＶＰＩ／ＶＣＩ値と変換前ＶＰＩ／ＶＣＩ値とを比較して一致するかの検索を行う際の検索回数を示す図である。
【図５】本発明に係る高速検索を用いたＡＴＭヘッダ変換回路の一実施例を示すブロック図である。
【図６】本発明に係る高速検索を用いたＡＴＭヘッダ変換回路において、２分検索動作を示すフローチャートである。
【図７】従来のＡＴＭヘッダ変換方法を示す図である。
【符号の説明】
１・・入力ＡＴＭセル、　　　　　　２・・セルヘッダ、
３・・ＶＰＩ／ＶＣＩ、　　　　　　４・・メモリ、
５・・ＶＰＩ／ＶＣＩ値書換え手段、
６・・変換後ＡＴＭセル、　　　　　７・・第一のメモリ、
８・・第二のメモリ、　　　　　　　９・・ＶＰＩ／ＶＣＩ値比較手段、
１０・・アドレス更新手段、　　　　１１・・シーケンシャルカウンタ、
１２・・セルバッファ、　　　　　　１３・・第一のメモリ、
１４・・第二のメモリ、　　　　　　１５・・第一のレジスタ、
１６・・比較器、　　　　　　　　　１７・・論理和回路、
１８・・第一の論理積回路、　　　　１９・・第二のレジスタ、
２０・・第三のレジスタ、　　　　　２１・・加減算器、
２２・・第二の論理積回路、　　　　２３・・第四のレジスタ、
２４・・出力セルヘッダ書換え器
【図１】
2004056600.tif 000003
【図２】
2004056600.tif 000004
【図３】
2004056600.tif 000005
【図４】
2004056600.tif 000006
【図５】
2004056600.tif 000007
【図６】
2004056600.tif 000008
【図７】
2004056600.tif 000009