(57)【要約】    【課題】  本発明は、低温下で結晶性の良好な単結晶および多結晶を提供することを目的とする。また、本発明は、固相成長法を用い、信頼性の高い半導体装置を提供することを目的とする。  【解決手段】  本発明では、非晶質半導体薄膜を基板あるいは絶縁膜上に堆積するにあたり、特に、その膜を構成する主元素からなる非晶質膜の平均原子間隔分布が、単結晶の平均原子間隔分布にほぼ一致するように形成し、これに再結晶化エネルギーを付与し固相成長を行い単結晶半導体薄膜３を形成する。【選択図】        図１
2004289169.tif 000002
【特許請求の範囲】
【請求項１】
基板表面に形成された第１の導電型の半導体領域と、該第１の導電型の半導体領域の上層に形成された第２の導電型の粒状単結晶シリコンとでｐｎ接合を構成したダイオードを具備することを特徴とする半導体装置。
【請求項２】
第１の導電型の半導体領域を含む基板上に、所定の厚さの絶縁膜を介して、非晶質シリコン薄膜を堆積し、第２の導電型のシリコン薄膜を形成する非晶質シリコン薄膜形成工程と、
前記非晶質シリコン薄膜に結晶化エネルギーを付与することにより固相成長を行い第２の導電型の粒状単結晶シリコンを形成する粒状単結晶シリコン形成工程と、
前記絶縁膜を熱処理により収縮させて、前記第１の導電型の半導体領域と前記粒状単結晶シリコンとを接触させ、ｐｎ接合を形成する熱処理工程と
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に係り、特に固相成長による単結晶および多結晶の形成に関する。
【背景技術】
【０００２】
現在、ＬＳＩの集積度を上げるために半導体素子の微細化はもとより、回路素子の積層化が積極的に試みられている。例えば、積層化によって、単に演算や記憶回路のみを作成するのではなく、上層から順に、受光部分、信号転送部分、ＢｉＭＯＳ等による高速演算処理部分からなる複合素子、積層キャパシタ等の構築も提案されている。このように素子の積層化は、多層構造の新しい多機能素子への展開や、製造工程の短縮への応用など多くの可能性を得ており、今や内外で研究開発が繰り広げられている。
【０００３】
このような積層化素子を作成するための基本構造として、ＳＯＩ（Ｓｉ on Insulator）基板構造がある。この積層化を具体的に実現するためのプロセス技術としては、今までに、（１）ウエハ張り付け法、（２）ＳＩＭＯＸ（separation by implanted oxygen）法、（３）固相成長法等がある。（３）の固相成長法とは、例えば、図１３４（ａ）に示すように予め３００〜６００℃程度の低温で非晶質の半導体膜３（例えば非晶質Ｓｉ）を必要部分（例えばシリコン基板１上に形成された酸化シリコン膜２（絶縁膜Insulator））に堆積させ、ＳＯＩを形成し、これを同じく例えば、５００〜６００℃程度の低温で熱処理し固相状態で単結晶化させ図１３４（ｂ）に示すように単結晶シリコン４を形成するものである。２は自然酸化によって形成された酸化シリコン膜である。このＳＯＩ工程の温度範囲から分かる様に、非常に低温であり、このＳＯＩ工程に至る迄に基板等に導入した不純物の再分布は、殆ど有り得ない。この固相成長ＳＯＩ技術は以上述べた様に実際の工程に馴染みやすく、従って容易に積層化できる利点を持っている。
【０００４】
しかし、固相成長法は、このような多くの利点がありながら、今なお利用されにくいのはいくつかの欠点があるためである。
【０００５】
即ち、従来技術では、固相成長距離が、１〜２μｍ程度であり、素子を搭載するには寸法が不足すること、また固相成長距離をさらに伸ばそうとすると、従来技術の範囲では、予め非晶質膜に１０２０／ｃｍ３程度もの不純物を導入しなければならず、これでは、この領域に素子を形成するのは適格でないこと、さらには、従来技術では、固相成長領域の結晶性が必ずしも良くなく、例えばＭＯＳ素子を作成した時、その移動度はエンハンスメント型のｎ−ＭＯＳで２００〜４００ｃｍ２／Ｖ・ｓｅｃであり、通常の単結晶基板上に作成したものに比べて、１／２〜１／３であること、また、現状では、固相成長距離は熱現象に起因する要素に多々依存している。すなわち種部から固相成長させている最中に、未結晶領域では、そのプロセス温度における特有の頻度で非晶質膜を構成する各原子は離合集散を繰り返している。ところがある確率で、その集合体が一定の大きさ以上になるとそれを種としてすみやかに成長が進行し始める。こうなるとせっかく本来の種からのびてきた結晶はこれにぶつかってのびないか結晶性が悪くなる。またこのように熱的な因子によるので、固相成長距離自体に確率的とも見られる分布があり、数百万個或いはそれ以上の個数の再結晶化領域を作成する場合、ばらつきが発生しやすく信頼性に懸念がある。
【０００６】
また、従来技術では、膜を厚くする方が良好な結晶が得られると考えられており、実験的にも種を使った横方向固相成長による単結晶化膜形成において、厚い膜の方が広い領域を単結晶化できるという報告もなされている。さらにまた、熱処理だけで物質の形状を変えるほど原子を動かそうとすると、ほとんど融点近くの高温まであげなければならず、克服すべき問題が非常に多かった。さらに、固相成長の現象自身もほとんど理解が進んでおらず、新しいプロセスの構築、あるいは新しい利用展開もできない状況であり、せいぜい多結晶シリコンによるロードトランジスタとしての利用や、多結晶シリコンによるヒューズＲＯＭとしての利用程度であった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように固相成長では
１.固相成長領域の結晶性を改善すること
２.確実で再現性の高い固相成長を行うこと（信頼性の向上）
が必須の課題である。
【０００８】
上記２つの課題を解決すれば、固相成長法を用い、低温下で結晶性の良好な単結晶を提供することができる。
【０００９】
本発明では、例えば上記固相成長法を用い、占有面積が小さくかつ表面積の大きな電極を形成し、微細でかつ大容量のキャパシタを提供することを目的とする。
【００１０】
本発明では、例えば上記固相成長法を用い、結晶性が良好で信頼性の高い半導体装置および半導体集積回路装置を提供することを目的とする。
【００１１】
また、本発明では例えば特性の良好なダイオードを提供することを目的とする。
【００１２】
さらに本発明では、特性のばらつきが少なく信頼性の高い薄膜トランジスタおよびトランジスタ集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の第１では、基板表面に形成された第１の導電型の半導体領域と、その上層に形成された第２の導電型の粒状単結晶シリコンとでｐｎ接合を形成してダイオードを構成している。
【００１４】
本発明の第２では、第１の導電型の半導体領域を含む基板上に、所定の厚さの絶縁膜を介して、非晶質シリコン薄膜を堆積し、第２の導電型のシリコン薄膜を形成し、ついでこの非晶質シリコン薄膜に熱処理を施すことにより固相成長を行い第２の導電型の粒状単結晶シリコンを形成し、さらに該絶縁膜を熱処理により収縮せしめて前記第１の導電型の半導体領域と前記粒状単結晶シリコンとを接触せしめｐｎ接合を形成し、ダイオードを形成するようにしたことを特徴とする。
［作用］
【００１５】
本発明者らは、固相成長法を用いて非晶質半導体薄膜を基板あるいは絶縁膜上に堆積するにあたり、その膜を構成する主元素からなる非晶質膜の平均原子間間隔分布を予め変化させることにより、再結晶化時の形状、膜質を所望に制御する方法（以下、「本発明に関連する方法」という）をはじめて見出した。本発明に関連する方法において、第１は、特に、その膜を構成する主元素からなる非晶質膜の平均原子間隔分布が、単結晶の平均原子間隔分布の１.０２倍以上となるような成膜条件で成膜し、さらに平均原子間隔分布を単結晶の場合の１.０２倍以上に維持した状態で再結晶化エネルギーを付与し固相成長を行い単結晶半導体薄膜を形成する。第２は、その膜を構成する主元素からなる非晶質膜の平均原子間隔をほぼ単結晶に等しい状態で再結晶化させるものである。
【００１６】
まず、本発明に関連する方法の第１では、非晶質半導体薄膜を、その堆積温度における単結晶の平均原子間隔の１.０２倍以上となるような堆積速度で成膜し、熱処理等の再結晶化エネルギー付与によって再結晶化の直前まで原子間隔の緩んだ状態を維持しておき、熱処理時点で一気に再結晶化させることを特徴とするもので、このような状態を形成する方法としていくつかの方法がある。この単結晶における原子間距離の１.０２倍以上となる平均原子間距離を持つ非晶質膜を得るには、熱処理の温度における堆積速度および膜厚が大きく支配するものであり、例えばシリコンの場合には、温度及びガス組成を変化させて種々の実験を行った結果、成膜速度Ｒが下式を満たす条件下でおこなった場合に、平均原子間距離が１.０２以上の膜が得られることがわかった。
ｌｏｇＲ（Å／ｍｉｎ）≧−１０６１４／Ｔ（Ｋ）＋１４.８５７
【００１７】
また、単結晶における原子間距離の１.０２倍以上となる平均原子間距離を持つ非晶質膜を得るにはその他、熱処理の温度における不純物濃度、熱処理の下地材質、非晶質膜の膜質等が挙げられる。
【００１８】
すなわち（１）それぞれの熱処理の温度における特定の範囲の堆積速度で堆積すること、（２）それぞれの熱処理の温度における特定の範囲の膜厚を用意すること、 （３）それぞれの熱処理の温度における特定の範囲の膜厚と特定の範囲のドーパント不純物濃度を用意すること、（４）それぞれの熱処理の温度における下地材質と特徴づけられる特定の範囲の膜厚を用意することなどが挙げられる。またさらには（５）非晶質表面に、上記原子間隔の緩んだ状態を維持させるため、非晶質膜の表面を清浄表面にする雰囲気とする手段を組み合わせること（６）非晶質表面上に、上記原子間隔の緩んだ状態を維持あるいは一層増幅させるため、非晶質膜表面上に別の膜を被着させ熱処理する手段もある。
【００１９】
なお、非晶質薄膜を形成した後、一旦温度を降下し、再び熱処理を行うようにしてもよいが、熱処理等の再結晶化エネルギーの付与に際して、非晶質薄膜が単結晶における原子間距離の１.０２倍以上となる平均原子間距離をもつように、表面を清浄状態にするなどの条件を整える必要がある。また、再結晶化エネルギーは熱エネルギーの他、エレクトロンビームの照射や紫外光の照射など、熱エネルギー以外のエネルギーによってもよい。
【００２０】
また、本発明に関連する方法の第１では、基本的には、共有結合を主体にした半導体や半導体非晶質に適用した例を中心に示すが、金属などにも若干の修正を加えれば適用することが可能である。
【００２１】
例えば、本発明に関連する方法の第３では、開口を有する絶縁膜の形成された基板表面に膜厚８０ｎｍ以下（さらに望ましくは２０ｎｍ以下）の非晶質薄膜を堆積して、単結晶における原子間距離の１.０２倍以上となる平均原子間距離を持つ非晶質薄膜を得、この非晶質薄膜表面を非酸化性雰囲気中で清浄状態に維持しつつ結晶化エネルギーを付与して、固相成長により単結晶化し、単結晶薄膜を形成するようにしている。望ましくはこの熱処理は、真空度１０−４Ｔｏｒｒ以下さらに望ましくは１０−６Ｔｏｒｒ以下の高真空下で行うようにしている。また望ましくはこの熱処理は、高純度のアルゴン、窒素、ヘリウムなどの不活性ガス雰囲気で行うようにしている。また望ましくはこの熱処理温度は、４５０度乃至６００℃とするようにしている。さらに望ましくは非晶質薄膜堆積工程と熱処理工程を、同一チャンバー内で真空を破ることなく連続的に行うようにしている。
【００２２】
また本発明に関連する方法の第４では、開口を有する絶縁膜が表面に形成された基板上に、表面から絶縁膜との界面までの距離が、前記界面まで表面の自由原子が到達しうる程度に薄い膜厚を有する非晶質薄膜を堆積して、単結晶における原子間距離の１.０２倍以上となる平均原子間距離を持つ非晶質薄膜を得、この非晶質薄膜表面を、表面の自由原子が界面まで自由に到達しうる程度の、自由表面状態に維持しつつ非酸化性雰囲気中で結晶化エネルギーを付与し、固相成長により単結晶化し、単結晶薄膜を形成するようにしている。但しこのときの平均原子間隔はシリコン基板の上に別途設けられたＳｉＯ２上に堆積した非晶質シリコン膜でモニタした。
【００２３】
また本発明に関連する方法の第５では、基板表面を覆う絶縁膜に開口部を形成して基板表面を露出させ、この基板表面に膜厚２０ｎｍ以下の第１の非晶質薄膜を堆積して、単結晶における原子間距離の１.０２倍以上となる平均原子間距離を持つ非晶質薄膜を得、この第１の非晶質薄膜表面を非酸化性雰囲気中で自由表面状態に維持しつつ結晶化エネルギーを付与し、固相成長により前記基板を結晶種として単結晶化し、第１の単結晶薄膜を形成し、さらにこの後単結晶薄膜上に膜厚８０ｎｍ以下の第２の非晶質薄膜を堆積し、第２の非晶質薄膜表面を非酸化性雰囲気中で自由表面状態に維持しつつ結晶化エネルギーを付与し、固相成長により前記基板を結晶種として単結晶化し、単結晶薄膜を形成するようにしている。望ましくは、この第１の非晶質半導体薄膜を結晶化エネルギーを付与する工程は、１０−４Ｔｏｒｒ以下さらに望ましくは１０−６Ｔｏｒｒ以下の高真空下で加熱する工程である。さらに望ましくは、該第１の非晶質半導体に対して電気的に活性な元素を含有せしめるようにしている。さらに、第１の非晶質薄膜の堆積に先立ち、絶縁膜表面に、該第１の非晶質薄膜に対して電気的に活性な元素を含有せしめるようにしている。さらに望ましくは第２の非晶質薄膜に対しても同様に行う。
【００２４】
また、本発明に関連する方法の第６では、絶縁膜表面に前記式に示した堆積速度条件を満たすように非晶質薄膜を堆積して、単結晶における原子間距離の１.０２倍以上となる平均原子間距離を持つ非晶質薄膜を得、結晶化エネルギーを付与し、結晶化と同時に原子を凝集させ、粒状の単結晶を形成する。望ましくはこの表面を自由な状態に保ち、原子が膜内で自由に動けるようにし、ケミカルポテンシャル（ギプス自由エネルギー）の変化に注目し、結晶化と同時にシリコン原子を動かし、原子を凝集させ、粒状の単結晶を形成する。
【００２５】
また本発明に関連する方法の第７では、基板表面を覆う絶縁膜の開口部からの固相成長により前記絶縁膜上に形成された単結晶半導体薄膜に、ソース・ドレイン領域を形成しＭＯＳ型半導体装置を形成している。また、基板表面を覆う絶縁膜の開口部からの固相成長により開口部から遠い位置まで伸びるように形成した単結晶半導体薄膜内に、複数個の素子を形成するようにしている。すなわち、基板表面を覆う絶縁膜の開口部からの固相成長により前記絶縁膜上に形成された単結晶半導体薄膜と、前記単結晶半導体薄膜内に形成され、それぞれ半導体素子を構成する複数の素子領域とを備えた半導体集積回路において、前記開口部の数が前記素子領域の数よりも少なくなるようにしてもよい。
【００２６】
さらに、本発明に関連する方法の第８では、非晶質半導体薄膜を基板あるいは絶縁膜上に堆積するにあたり、特に、その膜を構成する主元素からなる非晶質膜の平均原子間隔分布が、単結晶の平均原子間隔分布にほぼ一致するように形成し、これに結晶化エネルギーを付与し固相成長を行い単結晶半導体薄膜を形成する。
【００２７】
すなわち本発明は、非晶質半導体薄膜を、結晶化前後で同程度の密度に保つようにし、これにより、結晶化に際し、従来にない低応力化を達成することができ、大幅な結晶化寸法の拡大および膜質の向上などをはかるものである。
【００２８】
この単結晶における原子間距離とほぼ同程度、すなわち単結晶における原子間距離の０.９８倍から１.０２倍までの非晶質膜を用いるのが望ましく、さらに望ましくは０.９９５倍から１.００５倍とするのが望ましく、このような平均原子間距離を持つ非晶質膜を得るには、堆積速度および膜厚などの成膜条件が大きく支配するものであり、例えばシリコンの場合には、温度及びガス組成を変化させて種々の実験を行った結果、成膜速度Ｒが下式を満たす条件下でおこなった場合に、平均原子間距離が１.０２よりも小さい膜が得られることがわかった。
ｌｏｇＲ（Ａ／ｍｉｎ）＜−１０６１４／Ｔ（Ｋ）＋１４.８５７
【００２９】
また、単結晶における原子間距離にほぼ等しい平均原子間距離を持つ非晶質膜を得るにはその他、熱処理の温度における不純物濃度、熱処理の下地材質、非晶質膜の膜質等が挙げられる。
【００３０】
すなわち（１）それぞれ熱処理の温度における特定の範囲の堆積速度で堆積すること、（２）それぞれ熱処理の温度における特定の範囲の膜厚を用意すること、 （３）それぞれ熱処理の温度における特定の範囲の膜厚と特定の範囲のドーパント不純物濃度を用意すること、（４）それぞれ熱処理の温度における下地材質と特徴づけられる特定の範囲の膜厚を用意することなどが挙げられる。また、結晶化エネルギーは熱エネルギーの他、エレクトロンビームの照射や紫外光の照射など、熱エネルギー以外のエネルギーによってもよく、これらを同時に用いても良い。
【００３１】
また、本発明に関連する方法では、基本的には、共有結合を主体にした半導体や半導体非晶質に適用した例を中心に示すが、金属などにも若干の修正を加えれば適用することが可能である。
【００３２】
例えば本発明に関連する方法の第９では、基板上に、非晶質薄膜を、該薄膜の主構成元素の平均原子間隔を測定しつつ、該元素の単結晶における平均原子間隔とほぼ一致するように堆積条件を制御して、非晶質薄膜を堆積し、この非晶質薄膜に結晶化エネルギーを付与することにより固相成長を行い単結晶を形成するようにしている。この平均原子間隔の測定には例えば、ラマン散乱法を用いる。
【００３３】
また本発明に関連する方法の第１０では、基板上に、非晶質シリコン薄膜を堆積したのち該非晶質シリコン薄膜中に、例えばシリコンイオンをイオン注入して単結晶における平均原子間隔とほぼ一致させ、この非晶質シリコン薄膜に結晶化エネルギーを付与することにより固相成長を行いシリコン単結晶を形成するようにしている。
【００３４】
さらにまた本発明に関連する方法の第１１では、該平均原子間隔を領域毎に選択的に変化させ、その値によって領域ごとに、選択的にイオン注入量を制御するようにしている。
【００３５】
本発明に関連する方法の第１２では、凹凸を有する表面（絶縁膜、半導体膜、導電膜等）に、非晶質薄膜を該薄膜の主構成元素の平均原子間隔が、該元素の単結晶における平均原子間隔とほぼ一致するように非晶質薄膜を堆積し、前記非晶質薄膜に結晶化エネルギーを付与することにより固相成長を行い単結晶を形成するようにしている。この凹凸は２０〜４０ｎｍのラインアンドスペースを持つ段差とするのが望ましい。
【００３６】
本発明に関連する方法の第１３では、同一基板上にＭＯＳ型半導体素子とバイポーラ型半導体素子とが混在する半導体装置において、前記バイポーラ素子は、前記ＭＯＳ型半導体素子を覆う絶縁膜の開口部に露呈する前記ＭＯＳ型半導体素子のドレイン領域からの固相成長により形成された単結晶半導体薄膜の一部をベース領域とし、該ベース領域は、前記開口部を介して前記ＭＯＳ型半導体素子のドレイン領域と電気的に接続されるようにしている。
【００３７】
ところで、非晶質から単結晶に再結晶化して行く過程では、不随意に結晶核が発生したり成長する部分があると、結晶性が不良になるばかりでなく、再結晶化寸法が伸びない等の不都合が生じる。結晶性の改善及び結晶化距離（単結晶の形成される範囲）の伸長を目指すには、出来るだけ高速で再結晶化させることである。
【００３８】
本発明者等は、鋭意検討し、種々の実験を重ねた結果、原子間距離に着目した全く新しい方法を見出だした。この方法は、固相成長における非晶質半導体中の個々の原子の動きを制御しようとするもので、今までにない現象を応用しているため、作用は、学問的にはまだ完全に解明されるに至っていないが、本発明者が鋭意調べた結果に基づいて説明する。
【００３９】
非晶質膜を高速で堆積する際、表面を清浄にし、膜厚を薄くしておくと、原子が一応結合しているが、原子間の結合が緩んだ状態を作り出すことができる。これが結果的には、平均原子間距離の寸法増大につながるわけである。そして平均原子間距離の増大を保ったまま、熱処理等のエネルギー付与を行うと表面の原子は動き易くなる。もし、非晶質膜が、所謂「種」になる単結晶露出部分に接触していると、その「種」結晶から、不随意に再結晶化する部分が発生する迄に、一気に高速で再結晶化するようにすれば、再結晶化寸法領域を拡大できる事を見いだした。
【００４０】
また、他方、もし、非晶質膜が、所謂「種」になる単結晶露出部分に接触していないと、一定の膜厚以下の薄い膜を用意した場合、非晶質部分は、結晶成長しながら凝集し、欠陥の無い粒状の単結晶とすることもできることを見いだした。このとき一つ一つの粒は単結晶になるが、本発明者等は、更に、膜厚や温度、下地などを選ぶことでこの粒を、任意の大きさに揃えることができることも見いだした。
【００４１】
さらに、結晶化熱処理温度の低温化や、熱処理時間の短縮、欠陥の低減、結晶方位の制御など原子が動き易いことで多くの制御が可能になった。
【００４２】
また、厚い膜を用いた従来の固相成長法では、図１３５に示すように、低い温度で結晶成長を進めるため、エピタキシャル成長のように自由な原子の移動ができず、一部の原子に格子の不整合が起きると結晶欠陥としてこの不整合が残ってしまう。そこでシリコン成長に伴う原子位置のずれが歪として残り、これによって双晶などの欠陥が多数発生してしまうということ、あるいは酸化物等の物質が介在することによってもその周辺の歪のきっかけが与えられ、そこから容易に欠陥が生じてしまうという結果になっていたことを発見した。
【００４３】
本発明に関連する方法は、結晶欠陥を生じないようにしながら結晶化を進めるためには、この不整合、歪等を緩和するために非晶質膜３中の原子を低温下でも自由に動けるようにすればよいとし、図１に示すように非晶質膜表面を清浄なまま固相成長させることにより、表面の原子を自由にしておくようにし、歪などのもとになる過剰な原子を表面から逃がしたり、不足した原子を表面から補うようにすることがポイントである。したがって表面を自由表面とするだけでなく、この表面状態が結晶成長界面まで伝わる膜厚８０ｎｍ以下望ましくは数十ｎｍ以下に非晶質半導体膜を形成することも重要なポイントである。これにより６００℃以下で固相成長を行うときの歪等を表面から逃がし、欠陥のない単結晶層を形成することを可能にした。
【００４４】
例えば本発明に関連する方法の第３によれば、半導体基板上に膜厚８０ｎｍ以下の薄い非晶質薄膜を堆積し、この非晶質薄膜表面を非酸化性雰囲気中で自由表面状態に維持しつつ加熱し、固相成長により単結晶化し、単結晶シリコン薄膜を形成すれば、欠陥のない良好な単結晶薄膜を形成することができる。またこの膜の膜厚の下限は、成膜限界を考慮すると特にないが、理論的に超薄膜が形成可能であるとすると格子半径の数倍以上であるのが望ましい。
【００４５】
このように原子の自由な移動を可能にしつつ、熱処理を行うことにより、原子位置の歪による欠陥の発生を抑制し、膜質の良好な単結晶薄膜を形成するようにしている。なお、この６００℃以下の温度では不純物の拡散は極めて遅く単結晶中の不純物は移動することができないので下地基板から非晶質中へあるいは単結晶化の進んだ非晶質膜から下地基板へ不純物が移動したりすることはない。
【００４６】
従来の方法では固相成長前に非晶質半導体膜を大気にさらすため表面に自然酸化膜が形成され、表面の原子が酸素との結合により、固定されてしまっている。また大気にさらすことがなくても固相成長のための熱処理雰囲気において表面原子が酸化され、固定されて、原子が押さえ付けられた状態で固相成長せしめられるのが通常であった。
【００４７】
従来、この固相成長時の熱処理雰囲気についてあまり議論されたことはなく、通常の真空度１０−３Ｔｏｒｒ程度までの真空下や、不活性ガス雰囲気中で熱処理が行われることもあったが、真空度１０−３Ｔｏｒｒ程度までの真空下や、通常の不活性ガス雰囲気中には、微量の酸素が含有されており、薄い自然酸化膜が形成されていた。
【００４８】
そこで本発明者らは、熱処理雰囲気を高真空にしたり、特に高純度に制御された不活性雰囲気を用いるようにしたりして、雰囲気から酸素を完全に近い状態に遮断して熱処理を行うことにより、自由表面を維持し、欠陥のない単結晶膜を形成することに成功した。また、非晶質薄膜の形成と固相成長とを別のチャンバーで行う場合には、固相成長に先立ち還元性雰囲気中で自然酸化膜を除去しておくようにすることが必要である。
【００４９】
なお、非晶質半導体膜には下地基板と異なる濃度の不純物をあらかじめ添加しておくこともでき、これによって基板表面の非常に浅い領域に不純物濃度の異なる単結晶層を形成することができる。また非晶質膜の材料そのものを変えて異なる材料の単結晶層を形成するようにすることもできる。
【００５０】
ここで、非晶質膜中の導電性不純物の濃度を制御するには以下の方法を用いる。気体の熱分解を用いる場合には成膜時、半導体材料を含む気体と同時に導電性不純物を含む気体を流して膜中にこの導電性不純物を取り込ませる。また下地基板に不純物が存在する場合にはむしろ不純物を含まない非晶質膜を成膜することにより、ｐ型あるいはｎ型基板上に表面近傍の数十ｎｍに限定してイントリンシックな層を形成することができ、半導体装置に微細化への利用価値は高い。他の方法として半導体材料のターゲットを蒸発させて高真空中に維持した基板表面に蒸着させる方法であるＵＨＶ法も有効である。また蒸発させる方法としてヒータで加熱する方法、電子ビームなどエネルギービームをあてて加熱する、アルゴンイオンなどのイオンを加速してぶつけターゲットの原子をたたきだすスパッタリング法等がある。いずれの方法を用いても同時に半導体材料以外の導電性不純物をターゲットとして用いて一緒に蒸着させれば下地基板と不純物濃度の異なる非晶質膜を形成することができる。あるいはまた導電性不純物を含む半導体材料をターゲットにしてもよいことはいうまでもない。
【００５１】
この方法において望ましくは、この熱処理を、真空度１０−４Ｔｏｒｒ以下の高真空下で行うようにすれば、酸素濃度が極めて微量となり、表面酸化膜の形成を抑制することができ、膜質の良好な単結晶を形成することが可能となる。
【００５２】
また望ましくはこの熱処理を、高純度のアルゴン、窒素、ヘリウムなどの不活性ガス雰囲気で行うようにすれば酸素濃度が極めて微量となり、表面酸化膜の形成を抑制することができ、膜質の良好な単結晶薄膜を形成することが可能となる。 またこの方法において望ましくはこの熱処理温度を、４５０度乃至６００℃とすることにより、不純物の拡散をほとんど皆無とすることができ、界面特性を良好にすることができる。
【００５３】
さらにこの方法において望ましくは非晶質薄膜堆積工程と熱処理工程を、同一チャンバー内で真空を破ることなく連続的に行うようにすれば、極めて容易に良好な単結晶薄膜を形成することが可能となる。
【００５４】
また本発明に関連する方法の第４の方法では、半導体基板上に、表面から半導体基板との界面までの距離が、前記界面まで表面の自由原子が到達しうる程度に薄い膜厚を有する非晶質薄膜を堆積し、この非晶質薄膜表面を、表面の自由原子が界面まで自由に到達しうる程度に、自由表面状態に維持しつつ非酸化性雰囲気中で加熱し、固相成長により単結晶化し、単結晶を形成するようにしているため、表面の原子は自由に動くことができ、歪のない良好な単結晶薄膜を形成することができる。
【００５５】
また本発明に関連する方法の第５の方法では、半導体基板表面に形成された絶縁膜の開口部を形成して基板表面を露出させ、この基板表面に膜厚２０ｎｍ以下の第１の非晶質薄膜を堆積し、非晶質薄膜表面を非酸化性雰囲気中で自由表面状態に維持しつつ加熱し、固相成長により前記基板を結晶種として単結晶化し、第１の単結晶薄膜を形成することにより自由に原子が移動して結晶性の良好な膜を得ることができ、さらにこの後単結晶半導体薄膜上に膜厚８０ｎｍ以下の第２の非晶質薄膜を堆積し、第２の非晶質薄膜表面を非酸化性雰囲気中で自由表面状態に維持しつつ加熱し、固相成長により前記基板を結晶種として単結晶化し、第２の単結晶薄膜を形成するようにしているため、ここでも自由に原子が移動して結晶性の良好な膜を得ることができ、ブランケット形状の半導体層を低温下で良好に形成することができる。
【００５６】
この方法において望ましくは、この第１の非晶質半導体薄膜を加熱する工程は、１０−６Ｔｏｒｒ以下の高真空下で行うようにすれば、表面の原子がよりマイグレートし易い状態になり単結晶化が促進されて、シードとなる開口部表面から遠く離れた位置まで広範囲の単結晶化が可能となる。
【００５７】
また、さらに該第１の非晶質半導体に対して電気的に活性な元素を含有せしめることにより、単結晶化速度が増大する。
【００５８】
さらに、第１の非晶質半導体薄膜の堆積に先立ち、絶縁膜表面に、該第１の非晶質半導体に対して電気的に活性な元素を含有せしめることによっても単結晶化速度が増大する。
【００５９】
また本発明に関連する方法の第６では、絶縁膜表面に非晶質薄膜を堆積して、単結晶における原子間距離の１.０２倍以上となる平均原子間距離を持つ非晶質薄膜を形成し、この結晶化と同時に原子を凝集させ粒状の単結晶を形成することにより、極めて結晶性が良好で粒径の揃った単結晶粒が、リソグラフィの精度に依存することなく容易に形成される。
【００６０】
本発明に関連する方法の第７では、結晶性の良好な単結晶薄膜が、基板と開口部を介して電気的に接続されており、ドレイン近傍で発生するインパクトイオン化による電流を基板に流すことができ、素子動作の安定したＭＯＳトランジスタを得ることができる。また、チャネル領域を結晶性の良好な超薄膜とすることができるため、高速動作が可能である。さらにチャネル領域に不純物のほとんど入っていない層（ｉ層）を形成することができるためキャリアの走行が不純物によって妨げられることのない高移動度のトランジスタを得ることができる。さらには、１個の開口部（種）から結晶性の良好な単結晶薄膜を遠くまで延ばすことができるため、基板表面を覆う絶縁膜の開口部からの固相成長により開口部から遠い位置まで単結晶半導体薄膜を延ばし、複数個の素子を形成するようにすれば、他の素子領域からの制限を受けることなく、結晶性の良好な薄膜形成を行うことができる。ここで単結晶薄膜の形成に際しては、本発明に関連する方法の第１、第２、第８、第９などの方法を用いる。
【００６１】
さらにまた、本発明者らは、検討の結果、従来の方法で成長距離が遠くまで伸びないことおよび成長距離に確率的な分布が見られることに関しては、成長端（非晶質と結晶との界面）が一定の速度で進まず波打っていることに起因していることを発見した。
【００６２】
また結晶性が悪い原因に関しては、１μｍ程度以上延ばすと双晶などが急激に増えていることを見つけた。とくに現状のプロセスでは、比較的良好な結晶性をもつ領域は１μｍ程度であり、能動デバイスを作成するためには寸法不足であることがわかった。
【００６３】
そこで、本発明者等は、鋭意検討し、種々の実験を重ねた結果、原子間距離に着目した全く新しい方法を見出だした。すなわち、高分解能の透過電子顕微鏡および顕微ラマン分光法をなどを用いてこの原因を調べ、結晶性の良好な単結晶を確実に得ることのできる方法を見出だした。また、さらには新しい応用として完全に配向した単結晶粒を提供する方法を見出だした。
【００６４】
具体的には、小型電気炉を用いて横方向固相成長の成長距離時間依存性を調べるとともに、透過電子顕微鏡を用いてその成長端を詳細に評価し、顕微ラマン法を用いて膜内の応力分布を測定した。その結果、本発明者らは成長距離と優先成長面、結晶欠陥および残留応力の間に非常に重要な関連性があることを把握し、この知見をもとに固相成長伸長策および単結晶の結晶性向上策を発見し、さらには完全配向単結晶粒の形成をも行い、実験的にも確認した。
【００６５】
特に、結晶化に際し低応力化をはかるために、原子間距離をほぼ単結晶のそれに等しくするには、それぞれの熱処理温度における原子密度が大きく支配するものであり、その他
それぞれの熱処理温度における不純物濃度
それぞれの熱処理温度における表面状態
それぞれの熱処理温度における下地膜の材料および構造
などが挙げられる。
【００６６】
すなわち、非晶質から単結晶に結晶化していく過程で、非晶質と単結晶の平均原子間距離が異なると結晶化に伴って応力が生じ、さらにこのような応力が結晶化界面の面方位を変化させ、さらには結晶欠陥を誘起し、また単結晶化寸法が伸びないなどの不都合を生じるということを発見し、この不都合を防ぐために、非晶質膜の平均原子間隔を単結晶の平均原子間隔とほぼ同程度（０.９８倍以上１.０２を越えない程度望ましくは１.０１以下）とすることで、結晶化に際しての応力を抑制し結晶性の改善および単結晶化距離の伸長を可能にした。また、これにより表面から自己単結晶を成長させ得ることをも見出だし、これにより完全単結晶粒を得た。
【００６７】
この方法による作用は、今までにない現象を応用しているため、学問的にはまだ完全に解明されるに至っていないのが現状である。
【００６８】
本発明に関連する方法の第８によれば、双晶など結晶欠陥のない結晶性の良好な単結晶を遠くまで伸長せしめることができる。
【００６９】
また本発明に関連する方法の第９では、基板上に、非晶質薄膜を、ラマン散乱法等を用いて該薄膜の主構成元素の平均原子間隔を測定しつつ、該元素の単結晶における平均原子間隔とほぼ一致するように堆積条件を制御して、非晶質薄膜を堆積しているため、結晶化に際して密度変化が小さいため、応力の発生を抑制し、良好な単結晶を得ることができる。
【００７０】
また本発明に関連する方法の第１０では、堆積された非晶質シリコン薄膜中のシリコンの平均原子間隔を測定する等の方法で、注入値を決定し、この値に基づき、シリコン単結晶における平均原子間隔に近づけるようにシリコンイオンをイオン注入して単結晶における平均原子間隔とほぼ一致させ、この非晶質シリコン薄膜に熱処理等を施すことにより、第２と同様結晶化に際して密度変化が小さいため、応力の発生を抑制し、良好な単結晶を得ることができる。
【００７１】
ところで、種から近い所から再結晶化していくため、遠いところでは、原子間隔が大きくなっていく。そこでこの点に着目し、本発明に関連する方法の第１１では再結晶化に先立ち、所定の領域に選択的にイオン注入するようにしている。すなわち堆積された非晶質シリコン薄膜中のシリコンの平均原子間隔を領域ごとに測定し、この値に基づき、所定の平均原子間隔となるように領域ごとに算出された量のシリコンイオンをイオン注入して単結晶における平均原子間隔とほぼ一致させ、この非晶質シリコン薄膜に熱処理を施すことにより、結晶化に際して密度変化が小さいため、応力の発生を抑制し、良好な単結晶を得ることができる。
【００７２】
さらに本発明に関連する方法の第１２では、表面に凹凸を有する基板（絶縁膜、半導体膜、導電膜）上に、非晶質薄膜を該薄膜の主構成元素の平均原子間隔が、該元素の単結晶における平均原子間隔とほぼ一致するように非晶質薄膜を堆積し、該非晶質薄膜に結晶化エネルギーを付与することにより固相成長を行い単結晶を形成するようにしているため、歪の発生が抑制されて結晶性が良好で、配向性の良い単結晶が形成される。ここでこの凹凸は２０〜４０ｎｍ程度とするのが望ましい。
【００７３】
本発明に関連する方法の第１３では、バイポーラ素子を、ＭＯＳ型半導体素子を覆う絶縁膜の開口部に露呈するＭＯＳ型半導体素子のドレイン領域からの固相成長により形成された単結晶半導体薄膜の一部をベース領域とし、該ベース領域が、前記開口部を介して前記ＭＯＳ型半導体素子のドレイン領域と電気的に接続されるように形成しているため、接続部の結晶性が極めて良好で、接触抵抗が小さい上、積層構造であるにもかかわらず低温下で形成でき、下地側の素子の劣化を生じることがない。また電流値をバイポーラ素子で増幅することができるため、下側のＭＯＳ型半導体素子の電流値を増幅して、出力を大電流とすることにより高速動作を可能とすることができる。
【００７４】
本発明の第１乃至第１４では、以上のような本発明に関連する方法を用いて得ることができる。
【００７５】
本発明の第１では、基板あるいは基板上に形成された薄膜上に、粒径よりも粒間距離が小さくなるように粒状の半導体もしくは絶縁体を各々分離形成して、これを素子領域として用いるようにしているため、特性が良好で信頼性の高い半導体装置を得ることができる。
【００７６】
本発明の第２では、基板あるいは基板上に形成された薄膜上に、粒径よりも粒間距離が小さくなるように粒状の半導体もしくは絶縁体を各々分離形成して、これを素子領域として用いるようにしているため、特性が良好で信頼性の高い半導体装置を得ることができる。粒の形成に際しては第１、第２、第８、第９などの方法を用いる。
【００７７】
本発明の第３では、単結晶シリコンは、下地の基板あるいは薄膜表面に対する垂直軸がほぼ＜１００＞方向に配向するように構成しているため、微細な素子を形成する際にも特性にばらつきがなく信頼性の高いものとなる。
【００７８】
本発明の第４の半導体装置では、粒状の単結晶シリコンは、最も出現頻度の高い粒径を中心に、その粒径の±２０％以内に、９０％以上の粒が含まれる粒径分布を有するため、微細な素子を形成する際にも特性にばらつきがなく信頼性の高いものとなる。
【００７９】
本発明者らが提案する主旨は、前述した通りであるが、その指摘するところに従って作成した半導体薄膜が、上記の様に、従来膜質をはるかに越えた良質な膜を提供する理由についてはまだ十分な解析が進んでいないのが現状である。
【００８０】
しかし、本発明者らは、鋭意検討し計算物理学に則り、今までにない新しいしかも厳密な計算機シミュレータを作成しその原理を推測できる域に達した。以下に本発明者らが、新しく作成したシミュレータを説明し、同シミュレータによる解折を説明する。
【００８１】
このシミュレータシステム中で最も重要なのは、Ｓｉ原子間に働く力の算出と、さらには原子のポテンシャルの算出である。本発明者は、どのようなポテンシャルを採用するのが最もＳｉ半導体にふさわしいかを予め十分に調査した。その結果、本発明者が対象としている問題、即ち再結晶化現象や非晶質を含む系には、基本的にはＴｅｒｓｏｆｆのポテンシャルを用いるのが良いと考えた。本発明者らは、Ｔｅｒｓｏｆｆのポテンシャルに独自の改良を加えるとともに、数学的にも今までにない厳密な変形導出を加えた。ポテンシャルの大きさが分かれば、そこから粒子に加わる力や、速度等は容易に求められることになる。
【００８２】
本発明者によれば、独自に改良したＴｅｒｓｏｆｆに従い、ｉ番目のＳｉに関する全ポテンシャルは
Σ(１/２)(Ｖｉｊ＋Ｖｊｉ)  …（１）
で記述できる。
【００８３】
本発明者による改良型Ｔｅｒｓｏｆｆのポテンシャルは３体以上の粒子間の力を考慮しているので、上記（１）式に於いてＶｉｊ≠Ｖｊｉである。着目するＳｉ粒子の位置番号をｉとし、その周辺の他の粒子番号をｊとすると、上記Ｖｉｊは
Ｖｉｊ＝ｆｃ(ｒｉｊ){ａｉｊｆＲ(ｒｉｊ)＋ｂｉｊｆＡ(ｒｉｊ)}  …（２）
である。
【００８４】
ここでｒは粒子間の距離である。また、ｆｃ(ｒｉｊ)は、カットオフ関数と呼ばれ、ｆＲ(ｒｉｊ)は斥力を示し、またｆＡ(ｒｉｊ)は引力を示す。ａｉｊは配位数を考慮したカットオフ係数、ｂｉｊも配位数を考慮したカットオフ係数である。
【００８５】
本発明者による改良型Ｔｅｒｓｏｆｆでは、配位数に特殊なパラメタを持たせることによって、陰に３体以上の力の効果を取り入れている。ｆＲとｆＡは、Ｍｏｒｓｅ型のポテンシャルを変形したもので、
ｆＲ(ｒ)＝Ａｅｘｐ(−λ１ｒ)、ｆＡ(ｒ)＝−Ｂｅｘｐ(−λ２ｒ)
である。
【００８６】
この内、λ１とλ２は定数であり、その大きさは原子間距離程度の値の逆数である。
【００８７】
これらを代入すると
Ｖｉｊ＝ｆｃ(ｒｉｊ){ａｉｊＡｅｘｐ(−λ１ｒ)−ｂｉｊＢｅｘｐ(−λ２ｒ)}  
となる。
【００８８】
ところで、カットオフ関数ｆｃ(ｒｉｊ)は、
ｆｃ(ｒ)＝１    （ｒ≦Ｒ−Ｄ）
ｆｃ(ｒ)＝１／２−１／２ｓｉｎ{(π／２)(ｒ−Ｒ)／Ｄ}    （Ｒ−Ｄ＜ｒ＜＋Ｄ）
ｆｃ(ｒ)＝０    （ｒ≧Ｒ＋Ｄ）                  …（３）
であり、ここに、Ｒは、通常対象とする構造の第一隣接ゾーンだけを含むようにその寸法を選ぶ。その値は大体２〜３オングストロームである。
【００８９】
次に、実効配位数ｂｉｊであるが、ここでも上記カットオフ関数を使う。その定義は、本発明者による改良型Ｔｅｒｓｏｆｆによれば、
ｂｉｊ＝(１＋βｎζｉｊｎ)−１／２ｎ    …（４）
【００９０】
ここに
ζｉｊ＝ΣｆＣ(ｒｉｋ)ｇ(θｉｊｋ)ｅｘｐ{λ３３(ｒｉｊ−ｒｉｋ)３｝    …（５）
である。Σ記号はｋ≠ｉ、ｊで回す。
【００９１】
ここで分かる様に、ζｉｊの意味は第３の原子ｋが入ることによる環境因子であるので、ｉ原子から見た場合とｋ原子から見た場合、互いに大きさは異なる。即ち、ζｉｊ≠ζｊｉである。
【００９２】
従って、ｂｉｊ≠ｂｊｉであり、さらに、上記（１）式で述べた様に、Ｖｉｊ≠Ｖｊｉである。
【００９３】
また、ｇ（θ）はボンド角因子であり、
ｇ(θ)＝１＋(ｃ２／ｄ２)−ｃ２／(ｄ２＋ｃｏｓθ２)    …（６）
である。ここで、θは図１３６の様に取るものとする。θを求めるに当たり、実際の直交座標を用いて表現してみる。
【００９４】
即ち
ｒｉｊ＝[{(ｘｊ−ｘｉ)２＋(ｙｊ−ｙｉ)２＋(ｚｊ−ｚｉ)２}]１／２    …（７）
であり、ｒｉｋも同様の手続きで求められる。
【００９５】
そうすると内積をＰｉｊｋとすると、
Ｐｉｊｋ＝(ｘｊ−ｘｉ)(ｘｋ−ｘｉ)＋(ｙｊ−ｙｉ)(ｙｋ−ｙｉ)＋(ｚｊ−ｚｉ)(ｚｋ−ｚｉ)    …（８）
である。
【００９６】
これらを用いて
ｃｏｓθｉｊｋ＝Ｐｉｊｋ／(ｒｉｊｒｉｋ）    …（９）
となる。
【００９７】
ここで、上記各式に於ける定数を示す。即ち、
Ｒ＝３.０Å、Ｄ＝０.２Å、Ａ＝３２６４.７ｅＶ、Ｂ＝９５.３７３ｅＶ、Ｃ＝４.８３８１、
λ１＝３.２３９４Å、λ２＝１.３２５８Å、λ３＝λ２、    …（１０）
β＝０.３３６７５、ｎ＝２２.９５６、ｄ＝２.０４１７
である。
【００９８】
以上の準備をした後、本発明者は、Ｓｉ原子間に働く力の算出と、運動の速度の算出について、今までに類をみない厳密に計算を進めた。ポテンシャルの（２）式を位置の座標で微分すると力になる。即ち、
−(１／２)(∂Ｖｉｊ／∂ｘｉ)    …（１１）
−(１／２)(∂Ｖｉｊ／∂ｘｊ)    …（１２）
がそれぞれ粒子ｉ，ｊに働く力のベクトルのｘ成分である。しかし実際にはこれを求めるに当たり、本発明者は各変数の寄与を慎重に詰め、厳密な高階偏微分式を作成した。
【００９９】
角度成分や動径成分を計算するにあたり、その順序を図１３７に示す様に整理して考えてみた。
【０１００】
（１１）式及び（１２）式で述べた式の値を、偏微分方程式の公式と、図１３７の呼応関係図を頼りに求めてみた。即ち、
−(１／２)(∂Ｖｉｊ／∂ｘｉ)＝(１／２)[(∂Ｖｉｊ／∂ｒｉｊ)(∂ｒｉｊ／∂ｘｉ)＋(∂Ｖｉｊ／∂ζｉｊ){(∂ζｉｊ／∂ｒｉｊ)(∂ｒｉｊ／∂ｘｉ)＋Σ(∂ζｉｊ／∂ｒｉｋ)(∂ｒｉｋ／∂ｘｉ)＋Σ(∂ζｉｊ／∂ｃｏｓｉｊｋ)(∂ｃｏｓθｉｊｋ／∂ｘｉ)}]    …（１３）
【０１０１】
また、ｊに関する偏微分方程式の変形は、同様に下の様になる。特に、上記との対応が分かる様に、空白部分は空白のままにして置いた。
−(１／２)(∂Ｖｉｊ／∂ｘｊ)＝(１／２)[(∂Ｖｉｊ／∂ｒｉｊ)(∂ｒｉｊ／∂ｘｊ)＋(∂Ｖｉｊ／∂ζｉｊ){(∂ζｉｊ／∂ｒｉｊ)(∂ｒｉｊ／∂ｘｊ)＋Σ(∂ζｉｊ／∂ｃｏｓｉｊｋ)(∂ｃｏｓθｉｊｋ／∂ｘｊ)}]    …（１４）
【０１０２】
また、ｋに関する偏微分方程式の変形も、同様に下の様になる。上記（１３）式との対応が分かる様に、空白部分は空白のままにして置いた。
−(１／２)(∂Ｖｉｊ／∂ｘｋ)＝(１／２)[(∂Ｖｉｊ／∂ζｉｊ){(∂ζｉｊ／∂ｒｉｋ)(∂ｒｉｋ／∂ｘｋ)＋(∂ζｉｊ／∂ｃｏｓθｉｊｋ)(∂ｃｏｓθｉｊｋ／∂ｘｋ)}]    …（１５）
と分解する。
【０１０３】
そしてＶｉｊについては（２）式を用いて偏微分式を実際に求めてみると、
∂Ｖｉｊ／∂ｒｉｊ＝(∂ｆｃ(ｒｉｊ)／∂ｒｉｊ){Ａｅｘｐ(−λ１ｒｉｊ)−ｂｉｊＢｅｘｐ(−λ２ｒｉｊ)}＋ｆｃ(ｒｉｊ){−λ１Ａｅｘｐ(−λ１ｒｉｊ)＋λ２ｂｉｊＢｅｘｐ(−λ２ｒｉｊ)}
＝Ａｅｘｐ(−λ１ｒｉｊ){(∂ｆｃ(ｒｉｊ)／∂ｒｉｊ)−λ２ｆｃ(ｒｉｊ)}−Ｂｅｘｐ(−λ２ｒｉｊ){(∂ｆｃ(ｒｉｊ)／∂ｒｉｊ)−λ２ｆｃｒｉｊ)}ｂｉｊ    …（１６）
となる。
【０１０４】
ところで、∂ｆｃ(ｒｉｊ)／∂ｒｉｊは
∂ｆｃ(ｒｉｊ)／∂ｒｉｊ＝(−π／４Ｄ)ｃｏｓ{(π／２)(ｒ−Ｒ)／Ｄ}    （Ｒ−Ｄ＜ｒ＜Ｒ＋Ｄ）
∂ｆｃ(ｒｉｊ)／∂ｒｉｊ＝０    （その他の場合）    …（１７）
【０１０５】
また、
∂Ｖｉｊ／∂ζｉｊ＝(∂Ｖｉｊ／∂ｂｉｊ)(∂ｂｉｊ／∂ζｉｊ)
＝−Ｂｆｃ(ｒｉｊ)ｅｘｐ(−λ２ｒｉｊ)(−１／２ｎ)(１＋βｎζｉｊｎ)−１／２ｎ−１βｎζｉｊｎ−１
＝Ｂｆｃ(ｒｉｊ)ｅｘｐ(−λ２ｒｉｊ)ｂｉｊ(βζｉｊ)ｎ／[２{１＋(βζｉｊ)ｎ}ζｉｊ]    …（１８）
【０１０６】
さらに
∂ζｉｊ／∂ｒｉｊ＝３λ３３Σｆｃ(ｒｉｋ)ｇ(θｉｊｋ)ｅｘｐ{λ３３(ｒｉｊ−ｒｉｋ)３}(ｒｉｊ−ｒｉｋ)２    …（１９）
∂ζｉｊ／∂ｒｉｋ＝(ｄｆｃ(ｒｉｊ／ｄｉｊ)ｇ(θｉｊｋ)ｅｘｐ{λ３３(ｒｉｊ−ｒｉｋ)３}−３λ３３ｆｃ(ｒｉｋ)ｇ(θｉｊｋ)ｅｘｐ{λ３３(ｒｉｊ−ｒｉｋ)３}(ｒｉｊ−ｒｉｋ)２    …（２０）
∂ζｉｊ／∂ｃｏｓθｉｊｋ＝ｆｃ(ｒｉｋ)ｅｘｐ{λ３３(ｒｉｊ−ｒｉｋ)３}ｄｇ(θｉｊｋ)／ｄｃｏｓθｉｊｋ
＝ｆｃ(ｒｉｋ)ｅｘｐ{λ３３(ｒｉｊ−ｒｉｋ)３}[２ｃ２ｃｏｓθｉｊｋ／{ｄ２＋ｃｏｓ２θｉｊｋ}２]    …（２１）
【０１０７】
そして最後に
∂ｒｉｊ／∂ｘｉ＝(ｘｉ−ｘｊ)／ｒｉｊ
＝−∂ｒｉｊ／∂ｘｊ    …（２２）
【０１０８】
さらに
∂ｒｉｋ／∂ｘｉ＝(ｘｉ−ｘｋ)／ｒｉｋ
＝−∂ｒｉｊ／∂ｘｋ    …（２３）
ｃｏｓθｉｊｋ／∂ｘｉ＝{１／(ｒｉｊｒｉｋ)}∂Ｐｉｊｋ／∂ｘｉ＋Ｐｉｊｋ[(１／ｒｉｋ){∂／∂ｘｉ(１／ｒｉｋ)}＋(１／ｒｉｊ{∂／∂ｘｉ(１／ｒｉｋ)}]
＝{１／(ｒｉｊｒｉｋ)}(ｘｉ−ｘｋ＋ｘｉ−ｘｊ}−Ｐｉｊｋ[{(ｘｉ−ｘｊ)／(ｒｉｋｒｉｊ３)}＋{(ｘｉ−ｘｋ)／(ｒｉｊｒｉｋ３)}]
＝(１／ｒｉｋ)[{(ｘｉ−ｘｊ／ｒｉｊ}−{(ｘｉ−ｘｋ)／(ｒｉｋｃｏｓθｉｊｋ}]＋(１／ｒｉｊ)[{(ｘｉ−ｘｋ)／ｒｉｋ}−{(ｘｉ−ｘｊ)／ｒｉｊｃｏｓθｉｊｋ}]    …（２４）
∂ｃｏｓθｉｊｋ／∂ｘｊ＝(−１／ｒｉｊ)[{(ｘｉ−ｘｋ／ｒｉｋ}−{(ｘｉ−ｘｊ)／(ｒｉｊｃｏｓθｉｊｋ}]    …（２５）
∂ｃｏｓθｉｊｋ／∂ｘｋ＝(−１／ｒｉｋ)[{(ｘｉ−ｘｊ／ｒｉｊ}−{(ｘｉ−ｘｋ)／(ｒｉｋｃｏｓθｉｊｋ}]    …（２６）
【０１０９】
以上はｘ方向について演算したものなので、これらの他にｙ方向や、ｚ方向のものも用意する必要がある。その場合それぞれの最終変形式に於けるｘを単にｙやｚに変化させれば良い。
【０１１０】
さらに、本発明者は計算を進めた。定積計算とは、原子の運動があっても系の全体体積を一定に保つものである。上記今まで述べてきた手法は、定積計算であり、体積変化には格段の注意を払っていない。しかし、例えば再結晶化固相成長はおおむね体積変化を伴う。この場合、一般的には、運動エネルギからなる内部エネルギと、さらにポテンシャルエネルギと、エントロピ及び体積等を考慮したラグランジアンに戻り、ラグランジアンに対する運動方程式を立てる必要がある。ラグランジアンは次の様に記述できる。
【０１１１】
即ち、
Ｌ(ｒｉ、∂ｔ、Ｖ、∂Ｖ／∂ｔ)＝(１／２)Σｍ(∂ｒｉ／∂ｔ)２＋{(１／２)Ｍ(∂Ｖ／∂ｔ)２}−ＰＥＶ
である。
【０１１２】
ここでＰＥは外部圧力であり、定圧計算の場合は、内部圧力がこれに等しくなる様に体積Ｖが変動する。またＭは仮想質量である。これを基にラグランジアンに対する運動方程式を立てる。
【０１１３】
即ち、
(∂Ｌ(ｑｊ，ｑ´ｊ)／∂ｑｊ)−ｄ(∂Ｌ／∂ｑ´ｊ)／ｄｔ)＝０
である。
【０１１４】
この式を基に計算を進めれば良い。本発明者はこの部分についても厳密な作業を進めた。
【０１１５】
本システムは上述したように個々のＳｉ原子の運動を厳密に調べるものである。従って基本的な出力は個々粒子の各時間における、位置、速度、力等であるが、もっとマクロ的な諸量を算出することもできる。即ち、その一例として、熱伝導率をも求めることが出来る。本発明者はこの熱伝導率を算出する事によってその精度及び基本動作を検討した。また、このシステムでは単結晶を有限の温度として扱える様に工夫した。従来の演算方式では単結晶を絶対零度とするものがあったがこれでは熱流束が無限大となり、正確な伝導率の計算は出来なかった。今回、本発明者は「熱浴」を結晶の両端に付加し得るようにし、エネルギのやりとりを管理した。計算の結果、図１３８に示す様に、１８０Ｗａｔｔ／ｍｅｔｅｒ／Ｋｅｌｖｉｎの値を得ている。これは一般の文献によれば１４８〜１５０Ｗａｔｔ／ｍｅｔｅｒ／Ｋｅｌｖｉｎであるので、２０％程度の誤差範囲内でほぼ満足な値である。
【０１１６】
まず、このシミュレータを用いて、酸化膜上の非晶質薄膜の各粒子の時々刻々の運動を克明に検討した。例えば、６００℃において結晶成長が進んでいる最中の成長端の各粒子の運動を図１３９に示す。非晶質薄膜中の原子密度が成長端の付近で低くなっていることがわかる。
【０１１７】
上記シミュレータを用いて解析した結果を以下に記す。
【０１１８】
まずこのシミュレータを用いて、酸化膜上の非晶質薄膜の各粒子の時々刻々の運動を克明に検討した。その結果を表１に示す。
【表１】
2004289169.tif 000003
特に計算では、Ｓｉ原子の搖れの分布からまず、算術平均寸法を求め、この値からのズレの２乗和の平方根を∂ｘで表現してみた。この∂ｘの値の深さ方向の平均が、上述してきた平均原子間距離に相当するものである。また、表１は非晶質薄膜の再結晶化直前の表面層からほぼ１オングストローム程度の深さまでの粒子を対象にして算出したものである。表１からわかる様に、例えば６００℃においては、∂ｘは０.３１３５オングストロームであり、他方、非晶質薄膜上に酸化膜を被着させた状態での再結晶化直前の∂ｘの値を求めたのが、下段の値である。即ち、６００℃では０.１７９２オングストロームである。ここでも、表面層からほぼ１オングストローム程度の深さまでの粒子を対象にして算出したものである。
【０１１９】
上記２つの値から比較するとわかる様に、明らかに酸化膜が表面に被着していると、原子の揺らぎ寸法は小さくなっていることがよく分かる。この∂ｘの変動の影響範囲を求めたところ、６００℃程度であれば、ほぼ２００オングストローム程度まで残存することが分かった。
【０１２０】
さらに計算を進め、５２５℃で表１に示す様に、表面酸化膜が被着していない時は、∂ｘ＝０.３０１１オングストロームであり、表面酸化膜が被着している時は、∂ｘ＝０.１７００オングストロームである。さらに４００℃では、表１に示す様に、表面酸化膜が被着していない時は、∂ｘ＝０.２７８２オングストロームであり、表面酸化膜が被着している時は、∂ｘ＝０.１５４２オングストロームである。
【０１２１】
このシミュレーション結果の指摘するところに従って作成した解析してみると次の様に解釈できる。即ち、半導体薄膜が、上記の様に、薄くなると、平均原子間距離が増大し、原子が非常に動き易い状態になるのである。従って、この様な状態では、「種」部から非常に高速に再結晶化するだけでなく、非常に良質な結晶が得られるわけである。図６（ａ）および（ｂ）に本発明による、膜厚と平均原子間隔の算出値と実行値を示す。図６の横軸は膜厚の深さ方向を示し、縦軸は平均原子間隔距離を示している。膜厚が薄くなるほど、平均原子間距離が大きくなるのがわかる。
【０１２２】
また、「種」部が無い状態の場合には、非晶質膜は、順次凝固して行き粒状になることが確認できた。このとき、本発明者らの計算によれば、非晶質膜が一端、凝固を始め、粒状になり出すと、内部エネルギのはけ口が無くなるので、その分だけ、温度が若干上昇し、再結晶化が一層促進されることが見いだされた。
【０１２３】
試作したシミュレータの予想では、再結晶化前では、膜厚が薄くなるほど、非晶質膜表面及び膜中は結合状態が「緩んで」おり、下地界面のみが、その構造情報を与えている。
【０１２４】
また、本発明者等は、なぜこのように、粒状になるかについても、上記シミュレータを用いて解折した。その結果、内部エネルギを小さくしようとする力によるものであることが確認できた。
【０１２５】
以上のことから、本発明者の検討結果では、得られる単結晶膜の膜質と成膜ガス中の酸素分圧との関連は全くなく、別の現象であることを突き止めた。本発明者等の提案する方法によれば、非常に良好な単結晶が得られており、双晶等は全く認められていない。
【０１２６】
また、「種」部がない状態の場合には本発明者らの計算によれば、表面側から結晶化が始まり、下方に向かって結晶化が進行し、結晶成長端の先に、低原子密度領域が発生することが見出だされた。また同時にシミュレータを用い、低原子密度領域で引っ張り歪みが発生していることも見出だした。
【０１２７】
さらにまた、非晶質薄膜を６００℃程度の温度に加熱すると再結晶化が開始される。このとき成長端付近の非晶質中には原子密度が低い領域が形成される。もともと非晶質膜が一般的成膜条件のＣＶＤ法などにおいて成膜されると単結晶よりも密度が低く、平均原子間隔が大きくなる。再結晶化の際には、もとの状態よりも密度を高める必要があるため、非晶質膜側の原子が結晶側に多めに引き寄せられるためである。結晶化が進むほど、結晶化端での低密度化は顕著になる。しかしあらかじめ、単結晶とほぼ等しい平均原子間隔の非晶質を用意すると、低密度領域は出現しないことになる。従って結晶化距離が遠くまで伸長することになる。
【０１２８】
これを証明するために、次に示すような実験を行った。まず図１４０に示すように（１００）シリコン基板上に絶縁膜を形成しこの一部を開口しシリコン基板を種とした試料を用い、従来の堆積条件で５２５℃、ＳｉＨ４分圧１Ｔｏｒｒで膜厚２００ｎｍのアモルファスシリコン膜を堆積し、６００℃の熱処理をおこない［１００］方向の成長について測定した。
【０１２９】
これを光学顕微鏡で測定した結果を図１４１（ａ）に示す。この図は試料を真上から撮影した典型的な光学顕微鏡写真であるが、白い領域がすでに結晶化が進み単結晶になった領域である。１μｍまで再現性よく「種」から均一に伸びるが、さらに長く熱処理を行うと成長端が波状になってくることがわかった。図１４１（ｂ）は６００℃５分間の熱処理後写真撮影を行う手順を数回繰り返し、横方向に固相成長していく時の成長端の移動から求めた典型的な成長距離の時間依存性を示す。図中の直線は原点を通らないが、成長のはじめにまず「種」から真上に伸び、次に横にのびはじめるため、上に伸びている時間だけ横に伸び始めるのが遅れていると考えられる。図中にひいた各々の直線の傾きから成長速度を求めると、ａおよびｂで多少ばらつきがみられるが、１.５〜２.０μｍまでは成長速度１００ｎｍ／分で進み、その後その１／４まで成長速度が遅くなる。一旦成長が遅れ始めた場所では成長速度は回復せず成長端は波状になる。そして最後は「種」以外のところから発生した結晶とぶつかって成長が止まる。
【０１３０】
次に、この成長途中の成長端（アモルファスシリコンと結晶との界面）を断面の透過電子顕微鏡観察（ＴＥＭ）で詳細に解析した。典型的な例として０.５μｍまで成長させたものと２μｍまで成長させたもの成長端の断面写真を図１４２、１４３、１４４、１４５に示す。この結果これらはそれぞれ（１１０）シリコン面優先成長モードと（１１１）シリコン面優先成長モードであることを見出だした。
【０１３１】
これを図１４６に模式図で示す。すなわち［１００］方向に横方向成長するに従い優先成長面が変化していくことを見出だした。
【０１３２】
さらに本発明者らは、この膜内の応力を顕微ラマン法を用いて測定した。この結果図１４７に示すように、「種」ではほとんど応力がみられず「種」から１μｍ程度離れたところで３×１０９ｄｙｎ／ｃｍ２にまで達していることがわかった。
【０１３３】
これらの事実から、（１１０）シリコン面から（１１１）シリコン面への優先成長面の変化について以下のように考察した。
【０１３４】
まず、シリコンの剪断降伏応力についてはこの結晶化を進めている温度では、２〜３×１０９ｄｙｎ／ｃｍ２と思われる。この値は「種」から０.５μｍ以上横に成長した位置で発生するとみられる。この応力によって（１１１）シリコン面のずれが起こり（１１１）シリコン面の優先成長に変化していくと考えた。とくにこの考えでは成長が進むと、（１１１）双晶が引き続き起こるので、１μｍ以降では応力は一定値になり、しかも結晶性は回復しないはずである。事実、断面ＴＥＭで観察すると図２６で示したように双晶が見えている。また若干寸法位置に誤差はあるが、成長速度の変化する点が（１１１）面優先成長モードの発生位置に相当している。
【０１３５】
このように膜中の応力が結晶成長に極めて不利であることを発見し、この応力を低減すべく、応力発生の原因を種々考察した。この結果、応力は「種」部にはみられず成長に伴い増加している。そこで膜が結晶化するときの体積変化がその原因の１つであることに気付きこれに着目した。
【０１３６】
膜が成長するに従い体積が変化するということは、同じ元素で構成されていても単結晶状態と非晶質状態で原子間の結合距離が変わる事によると考えられる。そこで非晶質状態でも単結晶の状態と同じ平均原子間隔にしておけば応力が生じないはずであると考えた。
【０１３７】
このような予測から、単結晶の平均原子間隔にほぼ一致するような原子間隔の非晶質薄膜を形成して横方向固相成長を行ったところ、予測通り（１１０）面優先成長が１０μｍ以上も続き、双晶など結晶欠陥がなく結晶性の良好な単結晶薄膜を得ることができた。
【０１３８】
このように、非晶質膜が、所謂「種」になる単結晶露出部分に接触していると、その「種」結晶から、一気に高速で再結晶化し、不随意に再結晶化する部分が発生する迄に、再結晶化寸法領域を拡大できるわけである。
【０１３９】
また、他方、非晶質膜が、所謂上記「種」になる単結晶露出部分に接着していない場合は、一定の膜厚以下の薄い膜を用意した場合、非晶質部分は、個々に、結晶成長しながら凝集し、粒状の欠陥の無い単結晶になる。
【０１４０】
本発明は、原子間距離に着目した全く新しい方法を提供している。この方法による効果は、今までにない現象を応用しているので、学問的にはまだ完全に解明されるに至っていないが、現段階では、上記の様に説明できる。
【発明の効果】
【０１４１】
本発明では、基板表面に形成された第１の導電型の半導体領域と、その上層に形成された第２の導電型の粒状単結晶シリコンとで極めて良好なｐｎ接合を形成しているため、特性が極めて良好でかつばらつきの小さいダイオードを得ることができる。
【０１４２】
また、本発明では、第１の導電型の半導体領域を含む基板上に、所定の厚さの絶縁膜を介して、非晶質シリコン薄膜を堆積し、第２の導電型のシリコン薄膜を形成し、ついでこの非晶質シリコン薄膜に熱処理を施すことにより固相成長を行い第２の導電型の粒状単結晶シリコンを形成し、前記第１の導電型の半導体領域と前記粒状単結晶シリコンとの間の該絶縁膜を熱処理により収縮消失せしめ、接触せしめてｐｎ接合を形成し、ダイオードを形成するようにしているため、微細でかつ特性が極めて良好でかつばらつきの小さいダイオードを得ることができる。
【発明を実施するための最良の形態】
【０１４３】
本発明では、非晶質半導体薄膜を基板あるいは絶縁膜上に堆積するにあたり、特に、その膜を構成する主元素からなる非晶質膜の平均原子間隔分布が、単結晶の平均原子間隔分布にほぼ一致するように形成し、これに再結晶化エネルギーを付与し固相成長を行い単結晶半導体薄膜を形成する。
【０１４４】
以下、実施例を用いて図面を参照しつつ詳細に説明する。
【０１４５】
まず、第１の参考例ではＳｉ単結晶薄膜を得るにあたり、非晶質Ｓｉ膜の平均原子間隔を、予め、Ｓｉ単結晶の平均原子間隔の１.０２倍以上からなる膜を用い、非晶質膜の表面に酸化膜の成長付着を抑止し固相成長直前まで原子間隔を緩めるため、非酸化性雰囲気であるＮ２雰囲気にして、熱処理した。
【０１４６】
図２は、本発明の第１の参考例の薄膜形成装置の概略を示す図である。この装置は、チャンバー１０１と、膜堆積用の原料ガス導入口１０２と、排気口１０３と、薄膜を形成すべき試料を載置する試料台１０４とを具備している。本参考例では、例えば原料ガスとして水素Ｈ２やＳｉＨ４あるいはジシラン等を導入するようになっており、また必要に応じてドーピングガスも導入可能である。図では簡略化のため、導入口は１つになっているが、これも必要に応じて試料台近傍まで別々に導入するようにしても良い。試料台１０４は加熱機構を具備しており、温度は適宜上昇あるいは降下できるようになっている。さらにここでは結晶性を判定するための評価装置（特殊ＲＥＥＨＤ装置）を具備しており、試料表面にビームを照射するビーム照射手段１０５と、試料表面からの反射電子を受ける受光管１０６とによって、「平均原子間隔」を高精度にモニタすることができるようになっている。このビーム照射手段および受光管は、試料表面に非常に小さい角度で入射及び反射させることができ、また適宜角度を変更できる。さらに上方には、結晶性評価装置の一つである、特殊ラマン分光器１０７が設けられている。この装置を用いて薄膜形成を行う方法について説明する。図３（ａ）および（ｂ）は、本発明の第１の参考例の膜堆積のシーケンスの概略を示す図である。図３中横軸は時刻であり、縦軸は温度である。図４（ａ）乃至（ｃ）は薄膜形成工程を示す図である。ここで縦軸の温度は図２の試料台１０４に付着させた熱電対で測定した。勿論上記熱電対は十分較正をしたものを用いている。
【０１４７】
まず、図４（ａ）に示すように、ｐ型の単結晶（１００）シリコン基板２０１表面に予め酸化シリコン膜２０２を堆積させ、フォトリソグラフィにより開口部２０３を作成した。そして薄膜の堆積に先立ち、図３（ａ）および（ｂ）の点Ｔ１以前の時点で基板等の清浄化を行うため、所定の温度及びガス組成で処理をした。
【０１４８】
引き続き、図４（ｂ）に示すように膜厚３１５オングストロームの非晶質シリコン膜２０４を堆積する。図３では点Ｔ１から点Ｔ２の間が所謂成膜工程に相当し、例えばこの参考例１では５２５℃であった。
【０１４９】
そしてこの後窒素Ｎ２雰囲気中で再結晶化のための熱処理を行う。これは図３中時点Ｔ３からＴ４に相当し温度は例えば６００℃であった。しかる後に温度を降下させ、時点Ｔ５以降で取りだす。このようにして図４（ｃ）に示すように単結晶シリコン膜２０５が得られる。ここで、点１から点Ｔ２の成膜を、温度及びガス組成を変化させて行った結果、成膜速度Ｒが下式を満たす条件下でおこなった場合に、平均原子間距離が１.０２以上の膜が得られた。
ｌｏｇＲ（Å／ｍｉｎ）≧−１０６１４／τ（Ｋ）＋１４.８５７
【０１５０】
この条件が示す領域を図５に記す。この条件以外の領域では、平均原子間隔が１.０２を上回る膜は成膜できなかった。
【０１５１】
本参考例では、平均原子間隔を、シリコン単結晶の１.０２倍以上を保持するため、非晶質シリコン膜２０４の表面に酸化膜が付着しないように、図２に示すチャンバ１０１内で、真空排気した状態で保持した。そして、そのまま図３のＴ３からＴ４に示す時点に相当する６００℃で再結晶化させた。
【０１５２】
図３（ｂ）には、例えばここで用いた膜質の変遷の概略を示す。膜質は例えば図２に示した、特殊ＲＨＥＥＤ装置１０５、１０６及び特殊ラマン分光器１０７を用いて評価した。測定した結果を図３（ｂ）に示す。横軸は時間の経過を示し、縦軸は平均原子間隔を示す。Ｔ２すなわち成膜終了の時点では、酸化シリコン膜２０２上の非晶質シリコン膜２０４の平均原子間隔は、シリコン単結晶に比較して１.０２倍であった。また時点Ｔ５は、再結晶化した後に相当し、平均原子間隔は、シリコン単結晶に比較して１.００となっている。
【０１５３】
この後、図２のチャンバ内でその膜質がどのようになっているかを評価した。評価結果を図６に示す。図６（ａ）は測定原理を示す図である。図６（ｂ）から明らかなように、平均原子間距離は表面から８０ｎｍ程度までは１.０２以上であり、さらに深くなると極めて小さくなることがわかる。また横方向固相成長速度の測定結果を図７に示す。横軸は再結晶化時間をしめす。これは換言すれば、図３の時点Ｔ３からＴ４に相当するものである。縦軸は横方向再結晶化距離である。この横方向距離の寸法は、長ければ長いほどＳＯＩ素子としての利用に適するわけである。そしてまた、この再結晶化領域に結晶欠陥が極力少ない方が、ＳＯＩ素子への応用展開に有利になるわけである。図７の図中の曲線ａは、上記示してきた参考例に相当するものである。図７中の曲線ｂ、ｃ、ｄは、比較の為に作成した、従来方法に依るもので、いずれも膜厚２００ｎｍの非晶質膜を堆積し、格段の注意は払わず、途中で大気に曝した。その後、別の炉に入れ、Ｎ２雰囲気でアニールし、６００℃１時間の熱処理を行ったものである。この時の平均原子間隔は１.００１であった。このようにして再結晶化された従来例の場合、再結晶化速度が遅く双晶も多く含んでいた。
【０１５４】
図からあきらかなように、本発明参考例の方法によれば、従来例の結果に比べて、約１.７倍の勾配で成長している。この勾配、即ち成長速度が早ければ早いほど、結晶性が良く、遠くまでのびるわけである。
【０１５５】
既に作用の項で述べたように、非晶質から単結晶に再結晶化して行く過程では、不随意に結晶核が発生する部分があると、結晶性が不良になるばかりでなく、再結晶化寸法が伸びない等の不都合が生じる。従って、結晶性の改善及び結晶距離の伸長を目指すには、出来るだけ高速で再結晶化させることである。本発明の参考例の結果は、上記データでもわかる様に、「高速性」と、「結晶性」の両面に大きな成果を見出している。従来方法では、不純物を高濃度に添加したり、圧力を加えたりする手段を用いているが、本発明者等は、原子間距離に着目した全く新しい方法を提供している。
【０１５６】
このように非晶質シリコン膜表面を清浄にし、膜厚等を予め薄くすることにより、原子が一応結合しているが、原子間の結合が緩んだ自由な状態を作り出しており、これが結果的には、平均原子間距離の寸法増大につながる。そして平均原子間距離の増大を保ったまま、熱処理を行うと非晶質シリコン膜表面の原子は動き易くなる。そして、「種」になる単結晶露出部分から、一気に高速で再結晶化し、不随意に再結晶化する部分が発生する迄に再結晶化寸法領域を拡大することができた。
【０１５７】
なお、本参考例では、再結晶化工程に於いて、その雰囲気をＮ２としたが、これを水素雰囲気やアルゴン雰囲気としても良い。また、本参考例では固相成長温度を堆積温度よりも高温としたが逆に固相成長温度を低温として長時間熱処理してもよく、また光で固相成長を促進させてもよい。また熱処理以外にＥＢなどを用いても良い。
【０１５８】
次に本発明の第２の参考例について説明する。
【０１５９】
集積回路の微細化にともない半導体素子の大きさは限界に近づき、単に２次元的に縮小するだけでなく３次元的な配慮、すなわちチャネル領域の縮小を単にソースとドレインの間隔を狭めるというだけでなく、深さ方向にも縮小することが必要になってきた。例えばＭＯＳでは、チャネルの間隔が〜０.１μｍ程度に狭くなってくると、実際に電流の流れるチャネルの表面近傍だけを低濃度層にする必要も生じてきており、今後のデバイスサイズの縮小にはこのような極薄い単結晶層の形成技術が不可欠となってくる。さらに、バイポーラートランジスタにおいてもベース領域を薄くすることで高速動作が可能となるなど本発明の応用範囲広い。
【０１６０】
図８は本発明の第２の参考例としてバイポーラトランジスタのベース領域に用いることができる薄い単結晶シリコン層の製造方法を示したものである。
【０１６１】
まず図８（ａ）に示すように、シリコン基板の表面を０.１％ＨＦ水溶液で洗浄して、表面の自然酸化膜２を除去し、基板の表面を清浄にする。この基板を図２の装置に移す。
【０１６２】
つぎに、水素ガスを１００００ＳＣＣＭ、１Ｔｏｒｒ流しながら５２５℃に温度を上げる。そして、５２５℃に保持したままシランガス５００ＳＣＣＭ、３Ｔｏｒｒを２分間流し、シランガスの熱分解反応により基板上に非晶質膜を堆積した。このときの非晶質膜の平均原子間隔は単結晶の１.０２倍となった。但しこの平均原子間隔は別途基板上に設けた酸化シリコン膜の上に堆積した非晶質膜を用いてモニターした。非晶質膜３の膜厚を８０ｎｍ以下にすると平均原子間隔は単結晶の１.０２倍から徐々に増大した。
【０１６３】
またシランガスと同時にジボランを流すとｐ型の半導体層ができ、ホスフィンを同時に流すとｎ型の半導体膜ができる。ここではシランガスのみを流した場合を示す。
【０１６４】
このようにして、シランガスを流し非晶質シリコン膜３を成膜した後、再び高純度の水素ガスを流して非晶質シリコン膜の表面が酸化されないようにしながら６００℃に昇温し、１０時間保持した。なお、水素ガスの代わりにアルゴンガス、ヘリウムガス、窒素ガスなどの高純度ガスを用いても同様であり、さらに、１０−４Ｔｏｒｒ以下の高真空に維持しても良い。このように、６００℃の非酸化性雰囲気で熱処理している間に図８（ｃ）に示すように固相成長により下地シリコン基板から結晶化が起こり、非晶質シリコン３は単結晶シリコン層４になる。この時、非晶質シリコンの平均原子間隔は単結晶の１.０２倍と緩んだ状態にあり、図１に示したように非晶質表面からシリコン原子が自由に動いて、固相成長するに従って余ったシリコン原子が表面に抜けたり、足りないシリコン原子が表面から補われるため、結晶欠陥の無い高品質の単結晶を成長させることができたものと思われる。
【０１６５】
ここでシリコン原子の移動できる範囲、表面から補給の届く範囲、あるいは表面の活性なシリコン原子の結合ポテンシャルの及ぶ範囲を測定するため、膜厚を変化させて非晶質膜の平均原子間隔を変化させ、他の条件はまったく同様にして欠陥密度を測定した。すなわち非晶質シリコン膜の成長と固相成長は同一のチャンバー内で行うようにし表面に酸化膜の無い状態で固相成長させた場合の単結晶膜と、種々の膜厚の非晶質シリコン膜を成膜し従来通り一旦別の反応炉に移して表面に自然酸化膜を形成した後固相成長した場合との単結晶膜の欠陥密度の差を測定した。その結果を図９に示す。この図からあきらかなように、非晶質シリコン膜の膜厚を８０ｎｍ以下にするのが望ましく、８０ｎｍ以上にするとこれらの効果が及ばなくなり結晶欠陥がみられるようになる。
【０１６６】
次に、膜厚を変えて非晶質膜の平均原子間隔を変化させ、酸化膜のない自由表面を維持した場合（曲線ａ）と、非晶質膜成膜後一旦大気中に取り出したり、固相成長中の雰囲気を酸化雰囲気にしたりすることで非晶質膜表面に酸化膜が存在する場合（曲線ｂ）と、エレクトロンモビリティと非晶質膜の膜厚との関係を測定した結果を図１０に示す。この場合酸化膜が存在しない形成方法である本発明膜厚が８０ｎｍ以下の場合、すなわち非晶質膜の平均原子間隔が単結晶の１.０２倍以上の場合には、エレクトロンモビリティは大きく、これを越えると小さくなるのに対し、表面に酸化膜が存在する従来の形成方法の場合はエレクトロンモビリティが小さい。この図から酸化膜の存在しないこと、平均原子間隔を単結晶の１.０２倍以上に保つことがエレクトロンモビリティに極めて重要な役割をはたすことがわかる。比較のため図１３４に非晶質膜の表面が酸化されており、平均原子間隔が単結晶の１.０２倍より小さい場合の固相成長の様子を説明したものを示したがこの場合、非晶質膜は原子がランダムに配置されており、結晶成長が進むと規則性のある結晶格子位置にそれぞれの原子が収まっていく。この時、ランダムな配置をしている原子の数と規則性のある格子位置に入っている原子の数は一致していない。これは局所的にはさらにひどく、図１３５に示したように結晶成長に伴い格子の間に余ったり、格子位置にあるべき原子が足りなくなったりしてしまう。にもかかわらず、それぞれの原子は非晶質といえども互いに結晶をもっておりモビリティは小さく全く自由に動けるわけではない。そこで、これらは格子歪や結晶欠陥、双晶などとして単結晶膜に残ってしまう。このため従来の方法の場合では、非晶質成膜後、固相成長で結晶化をすると単結晶中に多数の結晶欠陥存在する。これらは双晶や積層欠陥と呼ばれるものであり、点欠陥や転位ネット、らせん転位なども多く含む。
【０１６７】
次に本発明の第３の参考例について説明する。なお前記参考例では水素雰囲気中で非晶質シリコン膜を成長したが、この例ではターボ分子ポンプを使って１×１０−４Ｔｏｒｒの高真空に排気しながら、熱処理して単結晶化する。すなわちシランガスの熱分解を用い、圧力３Ｔｏｒｒ、流量２００ｓｃｃｍ、５２５℃において堆積速度１０ｎｍ／分で非晶質シリコンを堆積し、５分間シランガスを流し、シランガスを止めた後、ターボ分子ポンプを使って１×１０−４Ｔｏｒｒの真空に排気しながら、６００℃、１０時間熱処理して単結晶化し５０ｎｍの単結晶薄膜を成膜した。従来はロータリーポンプを用いて１０−２Ｔｏｒｒ程度に排気しており、微量の酸素が自然酸化膜を形成していたが、ターボ分子ポンプの導入により極めて高真空を得ることができる。
【０１６８】
この場合、透過電子顕微鏡（ＴＥＭ）では、結晶欠陥が観察されず、膜厚を変化させたが、膜厚が８０ｎｍ以下で、平均原子間隔が単結晶の１.０２倍以上の膜ではいずれもＴＥＭで結晶欠陥が観察されなかった。
【０１６９】
次に本発明の第４の参考例について説明する。
【０１７０】
この例では、キャリア濃度１×１０１７ｃｍ−３になるように、非晶質膜成膜時にシランガスと同時にホスフィンを流して形成した膜の単結晶化後の移動度を、Ｈａｌｌ測定で求めた結果，図１０に示したのと同様になった。従来のように表面に酸化膜があると薄い非晶質を用いても移動度の高い結晶性の良い単結晶は得られなかったのに対し、本発明の方法を用いると、膜厚が８０ｎｍ以下すなわち平均原子間隔が単結晶の１.０２倍以上である非晶質膜を用いて固相成長させると結晶性が急激に良くなり、単結晶シリコンで得られる移動度の限界まで移動度は向上させることができた。
【０１７１】
次に本発明の第５の参考例について説明する。
【０１７２】
この例では熱処理中の真空度による依存性を測定するため、前記参考例と同様にして非晶質シリコンを５０ｎｍ成膜した後、真空度を変えて６００℃、１０時間熱処理した膜のＨａｌｌ移動度を測定した。この成膜直後の膜の平均原子間隔は単結晶の１.０２５倍であった。この結果、真空度が１×１０−３Ｔｏｒｒより悪くなると図１１に示すように結晶化後の膜中の移動度は急激に低下した。これらの膜の表面を熱処理中にＲＨＥＥＤ（Reflection High Energy Electron Difraction）により観察すると１×１０−３Ｔｏｒｒより悪い真空では、結晶化が終わってもシリコンの結晶を示す回折像が得られず、表面が酸化物が覆われていることも判明した。固相成長前後の平均原子間隔の時間変化を調べた結果成膜直後に単結晶の１.０３倍であったものの炉内に放置されている間に徐々に平均原子間隔が縮み、固相成長直前には１.００５まで縮んでいることが判明した。これは本発明の平均原子間隔の縮みの効果を裏付ける証拠の一つとして挙げられる。
【０１７３】
さらに本発明の第６の参考例として、固相成長中の非晶質シリコン表面の酸化を防ぐために雰囲気を還元雰囲気とする方法について説明する。配管のつなぎ目などからの空気の漏れあるいは炉内の壁の吸着分子の再蒸発などによって、炉の中には酸素、水分などが漂っており、これを水素ガスで希釈あるいは押し流すことによって還元雰囲気とした。ここで、水素ガスの圧力を高く、流量を大きくすると表面の酸化が抑止され、堆積された非晶質膜の平均原子間隔が固相成長直前まで維持されるため、単結晶中の欠陥がなくなり、移動度が向上してくる。ここで下地基板として砒素濃度２×１０１９ｃｍ−３のｎ型シリコン基板を用い、この上層に膜厚２０ｎｍのイントリンシックの非晶質シリコン膜を形成し、上記水素を用いた還元雰囲気中で、５８０℃、１時間の熱処理を行い単結晶シリコン膜を形成した。堆積した２０ｎｍの非晶質シリコン膜の平均原子間隔は単結晶の１.０３倍であった。但しこの値は別途堆積した酸化シリコン上の非晶質膜を用いてモニターした。
【０１７４】
このとき水素流量を変化させ、水素流量とエレクトロンモビリティとの関係を測定した結果を図１２に示す。この図からもあきらかなように、水素流量が増大するとエレクトロンモビリティが増大することがわかる。
【０１７５】
なお還元性の水素雰囲気以外にアルゴンガス、ヘリウムガス、窒素ガスなどの不活性ガスを流しても同様の効果が得られた。
【０１７６】
単結晶化を終了した後の不純物分布をＳＩＭＳで分析した結果の一例を図１３に示す。下地基板は砒素濃度２×１０１９ｃｍ−３のｎ型半導体であるが、その上に本発明の方法によって形成した２０ｎｍの単結晶薄膜はＳＩＭＳの検出限界以下の導電性不純物を含まないイントリンシックのままであった。
【０１７７】
以上シリコンを含むガスの熱分解による化学気相堆積法（ＣＶＤ法）を例に示したが、非晶質シリコン成膜に蒸着法、スパッタ法などを用いても同様の効果を得ることができた。また、シリコン以外にもゲルマニウムでも同様の効果を得ることができることはいうまでもない。
【０１７８】
本発明の第７の参考例としてこの装置を用いてＭＯＳ型トランジスタを形成する方法について説明する。
【０１７９】
まず、図１４（ａ）に示すようにシリコン基板表面１１に、一層目の半導体装置を形成した後、ＣＶＤ法によりシリコン基板全面にシリコン酸化膜１２を約１μｍ堆積する。ここで一層目の半導体装置はゲート電極６とソースドレイン領域７とからなるＭＯＳＦＥＴであり、８は素子分離絶縁膜である。
【０１８０】
次に図１４（ｂ）に示すように、レジストを塗布し露光現像した後、反応性イオンエッチングにより所望領域のシリコン酸化膜１２をエッチングし、積層部分単結晶化の際に種結晶となるシリコン基板表面を露出させ、残るレジストを剥ぐ。そしてシリコン基板を酸等で洗浄し、露出しているシリコン表面を清浄に保ちながら非晶質シリコンの反応炉内に搬入する。
【０１８１】
形成に際してはまず、ウェハを反応炉に搬入した後、反応炉内を真空引きする。後で固相成長をさせる時に種結晶となる露出シリコン面には、自然酸化膜が成長しないよう細心の注意をする。そして基板温度を４５０〜５５０℃に上げる。
【０１８２】
ここで非晶質シリコンの堆積をシランガスを用いて行う場合、良質の非晶質シリコンを得るために基板温度は５００〜５５０℃の間に保ち、ジシランガスを用いる場合には４５０〜５５０℃の間に保つ。シランあるいはジシランガスを反応炉内に導入し、これらシラン系ガスの熱分解反応により、基板全面に非晶質シリコン１３を堆積する（図１４（ｃ））。この時，シラン系ガスにジボランあるいはホスフィンを混入し、ボロンあるいはリンを含む非晶質シリコン膜を堆積しても良い。この非晶質シリコン層の膜厚は２０ｎｍ以下とする。このようにして２０ｎｍ以下の所望の膜厚が得られた段階で、シラン系ガスの反応炉内への導入を止め炉内温度を低下させる。堆積速度はガス流量等で制御し前記の堆積速度式を満たす条件で成膜する。
【０１８３】
続いて、継続して装置内を真空引きし、１０−７Ｔｏｒｒ以下の高真空にして、炉内温度を６００℃程度まで昇温し薄い非晶質シリコン膜を結晶化し、単結晶シリコン層１４を形成する（図１４（ｄ））。この工程で、基板シリコンと接している面を固相成長のシードとして非晶質シリコンが横方向に単結晶化する。高真空中では、非晶質膜の平均原子間隔は堆積時の値に維持されるため、非晶質膜の結合は緩い状態に保たれており、非晶質及び単結晶シリコンの表面のシリコン原子は結合が不完全であるため非常に動き易く、表面をマイグレートして移動する。さらにまた２０ｎｍ以下の薄膜にすることにより、表面マイグレートの影響が膜中全体に及び、膜中の原子全体が非常に動き易い状態に保たれる。そのため結晶化速度が大きく、単結晶化を妨げる無作為の結晶核生成が起こる前に、シードから遠くまで単結晶化される。例えば６００℃で結晶化させた場合、２０μｍの長さまで単結晶化した。結晶成長させる温度はさらに低い温度でも良い。しかしその場合より長い時間が必要となる。例えば５８０℃では２０時間以上必要であった。また、非晶質シリコン中に濃度１０２０ｃｍ−３程度のボロンあるいはリンを導入すると、結晶化速度が増加し、単結晶化領域は１００μｍとなった。さらに、下地の絶縁膜表面にあらかじめ高濃度のリン、ボロンなどシリコンに対して電気的活性な元素を入れておくとさらに広い領域の単結晶化を進めることができた。また絶縁膜そのものをリン、ボロンなどを含むガラスで形成しても同様の効果を得ることができた。これらの工夫により表面の原子のマイグレーションに加え、下の方の界面の原子の移動も起き易くすることで結晶成長の速度が速くなり、より広く単結晶化が進んだと考えられる。
【０１８４】
また、非晶質シリコンを単結晶化する前に反応炉から一旦搬出して、イオン注入によりボロンやリンを導入するようにしても良い。この場合には、炉内に再度搬入した後、固相成長の前に自然酸化膜の剥離を再び行い、平均原子間隔を再度緩める必要がある。
【０１８５】
またこの変形例として、単結晶化前に、非晶質層を所望の形状に整形しても良い。この場合には、レジストを塗布し、露光現像した後、ＲＩＥでシリコンをエッチングし、残るレジストを剥離する。また固相成長速度は成長の方向で大きく異なり、＜１００＞方向が最も早いことが確認されている。そのため、非晶質層の形状は図１５に示すように＜１００＞方向に長辺がある形状にした。炉内にウェハを搬入し、非晶質シリコン上の自然酸化膜を前述の還元反応により剥離する。その後、高真空状態で固相成長を行う。
【０１８６】
以上の工程で薄くかつ高品質の単結晶シリコン薄膜１４が形成されるが特に必要がなければ、２０ｎｍ以下の膜厚の単結晶薄膜をそのまま用いて素子を形成しても良い。この場合、むしろ移動度などは大きくなり、ＮＭＯＳで１０００ｃｍ−２／Ｖ・ｓｅｃを越えるものも得られた。ただし素子を形成する際、通常の素子と異なりソース・ドレインのコンタクト形成等に工夫を要する。まず、単結晶シリコン薄膜１４の上に絶縁膜１８を形成し、この絶縁膜１８のソース・ドレインの一方に相当する領域にコンタクトを開ける。これにはＲＩＥ、ＣＤＥ、フッ素系の水溶液などのいずれを用いても、オーバーエッチングにより単結晶膜を突き抜けるということが起きる。そこで、コンタクト抵抗を下げるために配線としては、通常用いられる多結晶シリコンではなく、タングステンシリサイドなどのシリサイドを用いた。例えばタングステンシリサイドの形成には、六フッ化タングステンと水素ガスの混合ガスなどを用いた。また、本発明を用いてコンタクト領域の単結晶薄膜の露出部分のクリーニングをしてから連続して高濃度にドープした２０ｎｍ以下の薄膜非晶質シリコンを堆積し結晶化して配線として用いても良い。いずれにしても良好なコンタクト特性が得られ前記したように高移動度の素子（トランジスタなど）を形成することができた（図１４（ｅ））。
【０１８７】
さらに本発明の第８の参考例として２回の非晶質シリコンの堆積と熱処理による結晶化を用いてより厚い単結晶層を形成する例について説明する。
【０１８８】
１回目の非晶質シリコン堆積と結晶化は図１４（ａ）乃至図１４（ｄ）に示した前記第６の参考例とまったく同様に行い図１６（ａ）乃至図１６（ｄ）に示すように単結晶シリコン膜１４を得る。
【０１８９】
この後、２回目の非晶質シリコン堆積と結晶化を行う。すなわち第１の単結晶シリコン膜形成のための熱処理後、反応炉を開けることなくそのまま反応炉温度を４５０℃〜５５０℃にして、シラン系ガスを反応炉内に導入し、膜厚２００ｎｍの非晶質シリコン膜１３ｓを堆積して（図１６（ｅ））、ガスの導入を止める。この時点ではシリコン基板１１を炉外に搬出し、別のアニール炉を用いて結晶化しても良い。そして炉内温度を６００℃程度に昇温し、図１６（ｆ）に示すように、先に結晶化した膜１４をシードとして非晶質膜を垂直方向に単結晶化する。２００ｎｍの非晶質膜１３ｓを堆積した場合、垂直方向に容易に単結晶化し単結晶シリコン膜１４が得られた。
【０１９０】
この後シリコン基板を真空炉外に搬出し、ＣＶＤ法でシリコン酸化膜を堆積し、レジストを堆積して露光現像し、このレジストをマスクにして下層のシリコン酸化膜の所望領域を反応性イオンエッチングによりエッチングする。そして残りのレジストを剥離し、次にシリコン酸化膜をマスクとして単結晶化したシリコンの所望領域を反応性イオンエッチングによりエッチングする。再び、ＣＶＤ法でシリコン酸化膜２０を堆積した後、バイアススパッタ法でシリコン酸化膜を平坦化する。その後、単結晶シリコン層が露出されるまでシリコン酸化膜を湿式エッチングする（図１６（ｇ））。このようにしてシリコン酸化膜２０によって素子分離のなされた２層目の単結晶シリコン層が得られ、単結晶シリコン層１４としての合計膜厚２２０ｎｍとなる。
【０１９１】
以下は２層目のＭＯＳ型トランジスタの製造を記す。まず２層目のシリコン基板にしきい値制御のためのチャネルドーピングをし、ゲート絶縁膜となるＣＶＤシリコン酸化膜を２０ｎｍ堆積し、ゲート電極となるＣＶＤポリシリコン膜を２００ｎｍ堆積する。レジストを塗布し、露光現像し、ＲＩＥでポリシリコンをエッチングしてゲート電極を形成しさらに、ソース・ドレインとなる領域に導電性不純物をイオン注入する。ドーズ量は２層目シリコン膜の膜厚を考慮して決定する。例えば、膜厚が５０ｎｍの場合、１×１０１５ｃｍ−２とすると、Ａｓイオンで１×１０２０ｃｍ−３の高濃度が得られた。そして活性化アニールを行い、導電性不純物を活性化する。さらにＣＶＤシリコン酸化膜を堆積し、ソース・ドレイン電極形成のための開口部を設け、電極及び配線層を形成する。
【０１９２】
また、本発明においては、非晶質膜形成は、スパッタ法あるいはＵＨＶ法を用いても良い。例えば、一部シリコン基板を露出させた絶縁膜を有するシリコン基板を１０−１０Ｔｏｒｒ以下の高真空に保持し、高純度シリコンをターゲットとして電子ビームで蒸発させ、このシリコン基板表面に蒸着させる。この時まず、蒸着により絶縁膜上に平均原子間隔１.０３倍、膜厚２０ｎｍの非晶質シリコン膜を形成した後、このシリコン基板を高真空に保持したまま６００℃で５時間以上加熱すると絶縁膜上に単結晶シリコン薄膜を形成することができた。
【０１９３】
次に本発明の第１の実施例について説明する。
【０１９４】
この例では図１７に示すように、粒状の単結晶シリコン２０５を形成することを特徴とする。ここでもやはり、参考例１と同様にシリコン単結晶薄膜を得るにあたり、非晶質シリコン膜の平均原子間隔を、予め、シリコン単結晶の平均原子間隔の１.０３倍以上からなる膜を用い、非晶質膜の表面に酸化膜の成長付着を抑止するため非酸化性雰囲気のＮ２にして、熱処理した。
【０１９５】
膜作成の装置は、図２に示したものと同一のものを用いた。また薄膜形成のためのシーケンスは図３（ａ）と同一とした。しかし、試料構造は若干異なる形を選んだ。即ち、先の参考例１では図４に示すように酸化シリコン膜２０２に開口部２０３を設けたが、この実施例１では、図１８（ａ）乃至（ｃ）に示すように開口部を設けなかった。
【０１９６】
まず、図１８（ａ）に示すように、酸化シリコン膜２０２を形成した後、図１８（ｂ）に示すように非晶質シリコン膜２０４を堆積する。この膜厚は参考例１では３１５オングストロームであったが、ここでは２００オングストロームとした。しかし、本実施例１の文頭にも報告した様に、膜堆積直後の測定結果では、平均原子間距離は、単結晶シリコン基板のそれに対して、１.０３倍の値を得た。
【０１９７】
この後、図１８（ｃ）に示すように６００℃５時間の熱処理を行い単結晶シリコン２０５を形成する。ここで、再結晶化条件に関しては、参考例１と同一とした。即ち、表面自然酸化膜の被着を抑えるために、例えば同一炉を用いた。ここでは前述したように、非晶質シリコン膜が、再結晶化するにあたり、所謂「種」になる単結晶シリコン露出部分に接触していない様にした。その結果、図１９にＴＥＭ写真を示す様に、非晶質部分は、結晶成長しながら凝集し、欠陥の全く無い極めて良質な単結晶粒を得た。図２０にＴＥＭ写真を示す様に、その単結晶詳細観察の結果、下地の酸化シリコンに対して、垂直方向に〈００１〉シリコン軸が成長している。
【０１９８】
本発明者等は、更に、膜厚や温度、下地などを選ぶことでこの粒を、任意の大きさに揃えうることも突き止めた。ちなみに、図２１（ａ）乃至（ｃ）は、初期非晶質シリコン膜厚を２００オングストローム、１００オングストーム、５０オングストロームとした場合の結果を示す。それぞれの場合の初期非晶質の平均原子間距離は、単結晶シリコン膜のそれに対して、１.０３倍、１.０３２倍、１.０３４であった。これらは、いずれも、極めて良好な単結晶となっている。
【０１９９】
次に本発明の第２の実施例について説明する。
【０２００】
ここではＧｅ単結晶薄膜を得るにあたり、非晶質Ｇｅ膜の平均原子間隔を、予め、Ｇｅ単結晶の平均原子間隔の１.０２倍以上からなる膜を用い、非晶質膜の表面に酸化膜の成長付着を抑止するため非酸化性雰囲気のＮ２にして、熱処理した。膜作成の装置は、参考例１と同様図２に示したものを用いた。
【０２０１】
また膜堆積のためのシーケンスもここでは図３（ａ）と同一であった。試料構造は図２２（ａ）に示すように図１８（ａ）に示した実施例１のものと同様にした。即ち、この例でも、開口部を設けなかった。
【０２０２】
そして、膜中のゲルマニウムの平均原子間隔が、Ｇｅ単結晶の平均原子間隔の１.０２倍となるような堆積条件を用いて非晶質ゲルマニウム２０６を堆積した（図２２（ｂ）） 。このとき非晶質ゲルマニウムの膜厚は例えば１１５オングストロームであった。
【０２０３】
このあと、再結晶化に関しては、参考例１と同様にして再結晶化を行い、粒状の単結晶ゲルマニウム膜２０７を形成した（図２２（ｃ））。即ち、表面自然酸化膜の被着を抑えるために、参考例１と同様の炉を用いた。
【０２０４】
この例では、非晶質ゲルマニウム膜が、再結晶化するにあたり、所謂「種」になる単結晶露出部分に接触していないため、その結果は先の図１８に示した例と同様に、非晶質部分は、結晶成長しながら凝集し、欠陥の全く無い極めて良質な単結晶を得た。しかも一軸性の配向を得た。
【０２０５】
本発明者等は、更に、膜厚や温度、下地などを選ぶことでこの粒を、任意の大きさに揃えうることも突き止めた。
【０２０６】
すなわち、非晶質膜の平均原子間隔を単結晶の１.０２以上となるようにし、この非晶質膜の表面を自由な状態に保ち、原子が膜内で自由に動けるようにし、ケミカルポテンシャル（ギプス自由エネルギー）の変化に注目し、結晶化と同時にシリコン原子を動かし、原子を凝集させるものである。
【０２０７】
この例について実施例３としてさらに説明する。
【０２０８】
まず、図２３（ａ）に示すようにシリコン基板４１表面を９５０℃水蒸気雰囲気中で酸化し、膜厚０.１μｍの酸化シリコン膜４２を形成する。そしてＣＶＤ法により膜厚０.０２μｍの非晶質シリコン膜４３を堆積する。ここで非晶質シリコン膜はシランガス１Ｔｏｒｒ、５２５℃で２分間の成膜を行った。
【０２０９】
そして、この後シランガスを止め連続して６００℃３０分の熱処理を行い、図２３（ｂ）に示すように単結晶の粒状体４４を形成する。この時ガス清浄器を通したアルゴンガスを流し続け、非晶質シリコンの表面が酸化されるのを抑制した。この熱処理により、非晶質シリコンは結晶化すると同時に凝集し、１つ１つが単結晶の粒状体層を形成する。このときの電子顕微鏡（ＳＥＭ）写真を図２４および図２５に、断面の透過電子顕微鏡（ＴＥＭ）写真を図２６に示す。この１つ１つの粒は写真からも分かるように大きさ、間隔共に揃っている。しかもその大きさは再現性よく同じ大きさに制御されて形成される。
【０２１０】
次にこの場合に、非晶質シリコン膜の膜厚と６００℃で１時間熱処理した後の粒の大きさとの関係を測定した。この結果を図２７に示す。この図からもともとの非晶質シリコンの膜厚が厚くすると粒の大きさを大きくすることができることがわかる。
【０２１１】
また下地と非晶質シリコンとのなじみの程度により凝集したときの粒の形状を制御することも可能である。
【０２１２】
すなわちシリコン酸化膜を下地にすると１つ１つの粒は小さくなる。これに対してリン硅酸ガラス（ＰＳＧ）の場合、粒は大きく偏平になる。
【０２１３】
次に、下地をＰＳＧ膜、窒化シリコン膜、酸化シリコン膜の場合に非晶質シリコン膜の膜厚と６００℃１時間の熱処理語の粒の直径との関係を測定しその結果を図２８に示す。この結果から下地を種々選択することによっても粒の直径を制御することができることがわかる。この他、ＢＳＧ、ＢＰＳＧ、ＡｓＳＧ膜などを用いても同様に粒の大きさを大きくすることができる。
【０２１４】
さらにまた、熱処理の温度、雰囲気の酸化度によっても同様な制御を行うことができる。
【０２１５】
次に本発明の第４の実施例について説明する。
【０２１６】
まず、図２９（ａ）に示すようにシリコン基板５１表面にシランガスと酸素の混合ガスを用いてＣＶＤ法により基板温度４５０℃で、膜厚０.１μｍの酸化シリコン膜５２を形成し、さらにシランガスを用いたＣＶＤ法により膜厚０.０３μｍの非晶質シリコン膜５３を堆積する。
【０２１７】
そして、この後シランガスを止め連続して水素ガスを流しながら１時間保持すると、非晶質シリコンは結晶化し、凝集して図２９（ｂ）に示すように単結晶の粒状体５４を形成する。
【０２１８】
これを７５０℃、２０時間にわたり塩酸ガスと水蒸気の混合ガスで酸化すると表面が約０.０５μｍ周期の凹凸を有する酸化シリコン膜５５を形成する（図２９（ｃ））。
【０２１９】
この後この上層にシランガスを用いたＣＶＤ法により基板温度６３０℃で多結晶シリコン膜５６を形成する（図２９（ｄ））。
【０２２０】
これにより、表面を０.０５μｍの凹凸にして表面積を大きくした電極を形成することができる。この多結晶シリコン膜を電極として用いる場合には導電性不純物を後からイオン注入で形成しても良いが、ジボランなどのガスを同時に流して形成することもできる。このようにして全工程を８００℃以下で実施することができるため、他の領域にＭＯＳ素子等が形成されている場合にも適用することができる。
【０２２１】
さらに図２９（ｃ）の工程でシランガスによる成膜を基板温度５５０℃で行い非晶質シリコン膜を堆積し、再び図２９（ａ）に示した工程から繰り返すことにより凹凸の大きな表面を形成することができる。
【０２２２】
さらにシランガスに代えてジシランガスを用いたり、蒸着法やＭＢＥ法など他の方法で非晶質シリコン膜を形成するようにしても表面が酸化されず自由な状態を保つようにして結晶化を進めるようにすれば同様の効果を得ることができる。次に本発明の第５の実施例として、ＭＯＳキャパシタに本発明を用いる方法について説明する。
【０２２３】
まず図３０（ａ）に示すように、シリコン基板６１表面に膜厚０.０５μｍの酸化シリコン膜６２を形成し、レジストパターン６３をマスクとしてイオン６４を用いた異方性イオンエッチングにより酸化シリコン膜をエッチングする。
【０２２４】
この後図３０（ｂ）に示すようにＣＶＤ法により酸化シリコン膜６５を０.２５μｍ堆積する。
【０２２５】
そしてさらに図３０（ｃ）に示すようにレジストパターン６６を形成してイオン６７によって異方性エッチングを行う。
【０２２６】
そしてエッチングがシリコン基板６１まで進んだところでエッチングを終了する。このようにして図３０（ｄ）に示すように断面コの字状の酸化シリコン膜を形成する。ここで多少はオーバーエッチングになっても酸化シリコン膜の底が残るようにすればよい。
【０２２７】
このようにして下地の形状加工ができたところで、まず、図３０（ｅ）に示すように表面全体に、シランガスを用いたＣＶＤ法により膜厚０.０２μｍの非晶質シリコン膜６８を堆積する。
【０２２８】
そして、この後シランガスを止め連続して水素ガスを流しながら５５０℃１時間の熱処理を行うと、断面コの字状の酸化シリコン膜６５表面の非晶質シリコンは結晶化し、凝集して図３０（ｆ）に示すように単結晶の粒状体６９を形成する。ここでシリコン基板６１表面では非晶質シリコンは凝集せず単結晶シリコン基板と同様の結晶方位に固相成長し平坦な膜となる。
【０２２９】
これを７５０℃、２０時間にわたり塩酸ガスと水蒸気の混合ガスで酸化すると表面が約０.０５μｍ周期の凹凸を有する酸化シリコン膜７０を形成する（図３０（ｇ））。
【０２３０】
この後この上層にシランガスを用いたＣＶＤ法により基板温度６３０℃でキャパシタ電極としての多結晶シリコン膜７１、キャパシタ絶縁膜としての酸化シリコン膜７２、キャパシタ電極としての多結晶シリコン膜７３を形成しキャパシタを得る（図３０（ｈ））。
【０２３１】
これにより、表面を０.０５μｍの凹凸にして表面積を大きくし実効的な容量の大きいキャパシタを形成することができる。
【０２３２】
次に本発明の第９の参考例について説明する。
【０２３３】
この方法では、Ｓｉ単結晶薄膜を得るにあたり、図３１に示すようにシリコン基板１表面に開口部をもつ酸化シリコン膜２を形成しこの上層に非晶質Ｓｉ膜３を平均原子間隔が、Ｓｉ単結晶の平均原子間隔とほぼ一致するように堆積し、これをＮ２雰囲気で、熱処理しシリコン単結晶を得るようにしている。
【０２３４】
図３２は、本発明の第９の参考例の薄膜形成装置の概略を示す図である。この装置は、チャンバー３１１にのぞき窓Ｗが形成され、この窓を介してレーザ光源３１５および分光器３１６が設置され、ラマン散乱分光法により非晶質膜の密度を、連続的に観察できるようにしたことを特徴とするものである。すなわちチャンバー３１１内に膜堆積用の原料ガス導入口３１２と、排気口３１３と、薄膜を形成すべき試料を載置する試料台３１４とを具備している。本実施例では、例えば原料ガスとして水素Ｈ２やＳｉＨ４あるいはジシラン等をマスフローコントローラ３１７を介して導入するようになっており、また必要に応じてドーピングガスも導入可能である。図では簡略化のため、導入口は１つになっているが、これも必要に応じて試料台近傍まで別々に導入するようにしても良い。さらにターボ分子ポンプ３１８によってチャンバー内の圧力も調整可能であり、さらにヒータ３１９によって基板温度を調整できるようになっている。
【０２３５】
この装置を用いて薄膜形成を行う方法について説明する。
【０２３６】
まず、ｐ型の単結晶（１００）シリコン基板表面に予め酸化シリコン膜を堆積させ、フォトリソグラフィにより開口部を作成した。そして薄膜の堆積に先立ち基板等の清浄化を行うため、所定の温度及びガス組成で処理をした。
【０２３７】
引き続き、分光器によって平均原子間隔を測定しながらＳｉＨ４分圧１Ｔｏｒｒ、堆積速度７ｎｍ／分の条件で膜厚３１５オングストロームの非晶質シリコン膜を堆積する。ここで基板温度は５２５℃とした。分光器の出力から４８０ｃｍ−１にピークを持つスペクトルを得ることができ、このようにして形成した非晶質シリコン膜の平均原子間隔は４８０ｃｍ−１にピークを持つスペクトルを得ることができ、すなわち密度は単結晶シリコンのそれとほぼ同一であることがわかる。ここでスペクトル位置がシリコン原子の平均原子間隔および密度を反映していることも実験的に確かめた。すなわち、例えばスペクトルが低周波数側に１.０１倍シフトしている試料について、ＲＢＳ（ラザフォードバックスキャッタリング）法で密度測定を行うと、単結晶の密度に比べこの密度は１／１.０１小さくなっていることがわかり、平均原子間隔が１.０１倍に広がっていることが確認された。ここで非晶質膜の平均原子間隔は単結晶のそれの０.９８以上で１.０２までであるとよいが、望ましくは１.０１以下さらに望ましくは０.９９５上で１.００５まで、すなわち１に近いほどよい。
【０２３８】
ここで、非晶質シリコンの成膜を、温度及びガス組成を変化させて行った結果、成膜速度Ｒが下式を満たす条件下でおこなった場合に、平均原子間距離が０.９８〜１.０２までの膜が得られた。
【０２３９】
ｌｏｇＲ（Ａ／ｍｉｎ）＜−１０６１４／Ｔ（Ｋ）＋１４.８５７
この条件が示す領域を図３３に記す。この条件以外の領域では、平均原子間隔が１.０２を下回る膜は成膜できなかった。
【０２４０】
このようにして非晶質膜の形成されたシリコン基板を、チャンバーから取り出し、図３４に示すように窒素Ｎ２雰囲気中で再結晶化のための熱処理を行う。この温度は例えば６００℃であった。この装置は導入口と排気口につながり、排気口は真空ポンプに接続され、真空引きを行うこともできるようになっている。次に、光学顕微鏡３２１で「種」から横方向への成長距離の時間依存性を測定した。このとき、炉の昇温速度は５０℃／分、降温速度は９９℃／分であった。熱処理を数分毎に分け、光学顕微鏡で写真撮影を行い、成長距離の時間依存性および成長速度の変化などを求めた。図３５にその結果を示す。この結果成長速度は一定であり成長距離は時間と共に直線的に伸びていることがわかる。
【０２４１】
このときの非晶質シリコンと単結晶シリコンとの界面いわゆる成長端の形状の観察および膜内の結晶欠陥の観察を透過電子顕微鏡を用いて行った。この結果、前述したように優先成長面の変化による双晶など結晶欠陥の発生と成長速度の減少を突き止めた。
【０２４２】
次に、この優先成長面変化の抑止を確認するために、成長初期用として、６００℃５分の熱処理のもの、長時間用として２時間のものを用意し、これらの試料の断面を、加速電圧４００ＫＶ、分解能１オングストロームの透過電子顕微鏡（ＴＥＭ）で観察した。図３６および図３７にこの写真を示す。図３６は５分後のＴＥＭ像、図３７（ａ）は２時間後の電子線回折像、図３７（ｂ）は２時間後のＴＥＭ像である。特に熱処理２時間を行った後の試料では、「種」から１２μｍまで結晶化が進んでおり、成長端も良好に（１００）面を維持しており、電子線回折像でシリコン基板と同じ結晶方位の双晶などの欠陥を含まない良質の単結晶であることが確認された。
【０２４３】
同様の評価を平均原子間距離が単結晶の０.９８〜１.０２の非晶質膜についても行ったが、いずれも高品質の単結晶を得ることができた。
【０２４４】
さらに、この非晶質膜が単結晶化した後の残留応力を実際に顕微ラマン法によって測定し効果を確認した。ここで分光器は本発明者らが鋭意開発したもので、図３８に示すように、Ａｒレーザ４１６からのレーザ光を顕微鏡を介して試料表面の直径１μｍの領域に集光し、１８０度散乱された光を分光器４１７に導入して分光測定を行った。受光部としてはマルチチャンネルＣＣＤを用い、スペクトルを一度に受光してメモリに積算するように構成され、高感度を得ることができるようにしたものである。測定条件としては、レーザ波長５１４.５ｎｍ、試料照射エネルギー３ｍＷ、照射スポット直径１μｍとした。
【０２４５】
応力（σ）は、〜５２０ｃｍ−１のスペクトルピークを用い次式により算出した。
【０２４６】
σ＝２.４９×１０９・(ωＯ−ωｒ)(ｄｙｎ／ｃｍ２）
ここでσは応力、ωＯ（ｃｍ−１）は試料のスペクトルピークの波数，ωｒ（ｃｍ−１）は（１００）シリコン（ａ）基板の室温におけるスペクトルピークの波数を示す。この係数を算出するのに用いた弾性歪み定数などは単結晶シリコンの値を用いた。図３９にこの分光器で測定したラマンスペクトルを示す。このスペクトルのシフトから前記式を用いて応力を求めた。ピークが低応力側にシフトしていれば応力が引っ張りであることもわかる。ここではシフト量のみ用いた。レーザビームは直径１μｍφまで絞られており、その範囲での平均応力を得ることができた。図４０はこれによって得られた応力分布を示す図である。「種」から離れていても残留応力はほとんど見られず、本発明者のねらいどおりであることが確認できた。従って従来の膜で生じていた引っ張り応力は膜が縮むために生じていたことも再確認された。
【０２４７】
以上の結果から、単結晶に近い密度の非晶質膜を用いることにより、結晶化に伴う応力が生じず、従って（１１０）シリコン面から（１１１）シリコン面への優先成長面の変化を抑制することができ、成長速度を落とすこと無く遠くまで伸ばすことができ、結晶性もよいものとなっている。
【０２４８】
ここで非晶質膜の堆積に先立ち、「種」部の表面をできるだけ清浄にしておくこと、とりわけ自然酸化膜の除去が重要であるが、「種」部の表面の自然酸化膜の除去は、反応性ガスによる還元反応を用いた。例えば、８５０℃、ＳｉＨ４分圧７×１０−４Ｔｏｒｒで３０分処理することにより自然酸化膜は完全に除去することができた。また自然酸化膜除去後連続して非晶質膜を堆積することが重要である。 なお、本実施例では、再結晶化工程に於いて、その雰囲気をＮ２としたが、これを水素雰囲気やアルゴン雰囲気としても良い。また、本実施例では固相成長温度を堆積温度よりも高温としたが逆に固相成長温度を低温として長時間熱処理してもよく、また光で固相成長を促進させてもよい。また熱処理以外にＥＢなどを用いても良い。
【０２４９】
次に本発明の第１０の参考例について説明する。
【０２５０】
この例では非晶質シリコン膜８３の密度を単結晶の密度に一致させるために、成膜後の非晶質シリコン膜の密度を顕微ラマン法により測定し、この値に応じて算出された量のシリコンイオンをイオン注入するようにしたことを特徴とするものものである。
【０２５１】
まず、図４１（ａ）に示すように膜厚０.２μｍの非晶質シリコン膜を堆積し、密度を顕微ラマン法により測定した。その結果０.９７であることがわかり、この値から最適イオン注入量を算出し、３.７５×１０２０ａｔｏｍ／ｃｍ３を注入した。このとき加速電圧８０ｋｅＶ、ドーズ量８.３×１０１４ａｔｏｍ／ｃｍ２としたとき、密度を１.００にすることができた。
【０２５２】
そして図４１（ｃ）に示すように、６００℃２時間の熱処理を行い、単結晶シリコン膜３を形成した。
【０２５３】
この様にして得られた単結晶シリコン膜には結晶欠陥は見られず図４２に示すように残留応力は小さくまた、図４３に示すように良好な単結晶シリコン膜となっている。
【０２５４】
前記第９および第１０の参考例では、「種」を用いた例について説明したが、次に本発明の第６の実施例として「種」を用いることなく熱処理をおこなった場合の実施例について説明する。
【０２５５】
まず図４４に示すように、（１００）シリコン基板１表面に酸化シリコン膜２を形成した後、基板温度を５１５℃に保ちながらＳｉＨ４分圧２Ｔｏｒｒで、膜厚２０ｎｍの非晶質シリコン膜３を堆積する。この非晶質シリコン膜の平均原子間隔は単結晶の１.０３倍であった。
【０２５６】
この後この非晶質シリコン膜に加速電圧２０ｋｅＶで５×１０１５ａｔｏｍ／ｃｍ２のシリコンイオンをイオン注入した。この結果非晶質シリコン膜の平均原子間隔は単結晶の平均原子間隔とほぼ同程度となった。
【０２５７】
次に、このシリコン基板の表面を純水で１００倍に希釈したＨＦ水溶液に１分間浸漬し、表面の自然酸化膜を除去し、基板の表面を清浄にする。この後５分以内にこの基板を図３２に示した熱処理装置に移す。
【０２５８】
つぎに、この熱処理装置内を１×１０−７Ｔｏｒｒ以下の高真空にした後、基板温度を５５０℃まで昇温し、２時間保持した。
【０２５９】
そして、基板温度を室温近くまで降温せしめたのち、真空を破り、シリコン基板を搬出した。
【０２６０】
このようにして得られた結果を走査形電子顕微鏡（ＳＥＭ）で観察した結果を図４５（ａ）および（ｂ）に写真および模式図に示す。この図からあきらかなように絶縁膜上に大きさが揃いかつ均一な粒状の単結晶シリコン４が形成されている。１つ１つのシリコン粒の構造を透過形電子顕微鏡（ＴＥＭ）を用いて測定した結果を図４６に示す。この結果シリコン粒には格子像が鮮明にみられ、それぞれの粒が単結晶化していることがわかった。そしてこの結果単結晶中に結晶欠陥の全く無い完全な単結晶が得られている。またこれら結晶粒の配向性を電子線回折で調べた結果を図４７に示す。どの粒も垂直方向に＜１００＞軸がある結晶方位を示すことがわかった。この配向性は全く新しい現象であるため、原因は未だ明らかでないが、どの粒もすべて良好な配向性を示している。
【０２６１】
これに対し、シリコンイオンの注入を行うことなく同様の熱処理を行った場合のＴＥＭ写真を図４８に示す。この場合も絶縁膜上に大きさが揃いかつ均一な粒状の単結晶シリコンが形成されているが、粒の格子像をよくみると、双晶等の結晶欠陥が認められる。また、それぞれの粒の配向性を電子線回折を用いて調べたところ、特に配向性は認められなかった。このような粒化単結晶の固相成長機構および欠陥発生機構はいまだ明らかではないが発明者らはＴＥＭ像の観察から以下のような機構を推察した。すなわち、結晶粒の「結晶核」は、結晶粒がほぼ球形の形状をしていること、および粒の中心の高さが非晶質膜の膜厚と一致することから、非晶質膜の表面で発生していると推察した。この核から単結晶化が進行する。結晶化の成長端の形状は絶縁膜側に鋭角の面で構成されている。成長端が下方（絶縁膜側に）ある程度進むと、非晶質膜と単結晶化膜の密度の違いから成長端に大きな応力が発生する。この応力を緩和させるために、成長端の面のずれが起こり、結晶欠陥が発生する。これは前述したシミュレーション結果と一致する。また、注入量を種々変化させた場合、５×１０１５ａｔｏｍ／ｃｍ２を大きく外れるものについても同様であった。また、注入量を種々変化させ、非晶質膜の平均原子間隔を変化させたものを用いた場合の単結晶の結晶性との相関関係についてについて測定した結果を図４９に示す。この結果、平均原子間隔が単結晶の０.９８倍以上１.０２倍までの場合結晶性が良好であることがわかった。
【０２６２】
次に本発明の第７の実施例について説明する。この例では絶縁膜に凹凸を形成しこの上に非晶質シリコン膜を形成し、これを熱処理することにより結晶化するようにしている。
【０２６３】
まず、図５０（ａ）に示すように（１００）シリコン基板１を用意しこの表面に膜厚３００ｎｍの酸化シリコン膜２を堆積する。
【０２６４】
この後、図５０（ｂ）に示すようにこの酸化シリコン膜２の表面にレジストパターンを塗布し露光現像を行い形成したレジストパターンをマスクにして酸化シリコン膜を１００ｎｍ程度エッチングし微細な凹凸を形成する。そしてレジストパターンを剥離し、基板温度を５１５℃に保ちながらＳｉＨ４分圧０.５Ｔｏｒｒで、膜厚２０ｎｍの非晶質シリコン膜３を堆積する。この非晶質シリコン膜の平均原子間隔は単結晶の１.０１倍であった。
【０２６５】
つぎに、この熱処理装置内を１×１０−７Ｔｏｒｒ以下の高真空にした後、基板温度を６００℃まで昇温し、１時間保持した。
【０２６６】
そして、基板温度を室温近くまで降温せしめたのち、真空を破り、シリコン基板を搬出した。
【０２６７】
このようにして図５０（ｃ）に示すように結晶方位の完全に揃ったシリコン単結晶粒が形成されることがわかった。なお成膜に用いた装置にターボポンプを付けるなどの工夫をすれば成膜後連続して６００℃に温度を上げるだけで同様の結果を得ることができた。
【０２６８】
この現象は次のように説明することができる。すなわち図５０（ｄ）に拡大図を示すように下地に凹凸がある場合凹部に堆積した非晶質シリコン膜は側面と底面に絶縁膜を有するため水平方向と垂直方向との２方向に＜１００＞軸がくるように配向する。２軸で結晶方位が抑えられるため、いずれの結晶粒も配向性を示すことになる。
【０２６９】
これに対し、平坦な絶縁膜上の非晶質シリコン膜を単結晶化して粒を形成する場合垂直方向に＜１００＞軸があるように単結晶化する。しかしながら１軸のみが配向しているため、水平面内の結晶方位は図５１に示すように回転して定まらずそれぞれの粒で異なっている。
【０２７０】
さらに、絶縁膜に微細な間隔で線状の凹凸を形成し、その上に非晶質シリコン膜を５０ｎｍ堆積した例を図５２に示す。ここでは非晶質シリコン膜の密度をラマン散乱法で測定しつつ単結晶の密度にほぼ等しくなるように成膜条件を制御して成膜し、熱処理を行った。この結果、非晶質シリコン膜が厚く形成されているため、単結晶膜は粒に分離せず欠陥の全く無い単結晶膜を得ることができた。
【０２７１】
さらにこの単結晶膜の上層に第２の非晶質シリコン膜を２００ｎｍ程度堆積し、熱処理を行うと、シリコン基板上に直接堆積して熱処理を行うことにより得られる単結晶化膜と同程度の結晶性を有する単結晶化膜を得ることができた。
【０２７２】
次に本発明の第８の実施例について説明する。ここでは下地材質に微細な変化をつけて配向性を制御したことを特徴とする。すなわち、シリコン基板表面に形成された窒化シリコン膜２ａに微細な線状の酸化シリコン膜２ｂを形成したものを用い、これに非晶質シリコン膜を形成し、熱処理を行うことにより単結晶シリコン膜を形成する。
【０２７３】
まず、図５３（ａ）に示すように（１００）シリコン基板表面に窒化シリコン膜２ａを形成しレジストパターンをマスクとして５０ｎｍ程度の線状の凹部を形成し、ここに酸化シリコン膜２ｂを堆積してエッチバックを行い、凹部に酸化シリコン膜２ｂを埋め込むようにする。そしてこの上層に膜厚１０ｎｍの非晶質シリコン膜を堆積する。この非晶質シリコン膜の平均原子間隔は単結晶と同程度とした。ここでは同程度とするのが望ましいが０.９８以上１.０２さらに望ましくは０.９９５以上１.００５までであればほぼ同様の効果を得ることができる。
【０２７４】
そしてこのシリコン基板を、酸化膜が生じないように留意しつつ真空装置に搬入し、５３０℃２時間の熱処理を行い、図５３（ｂ）に示すように配向性の良好なシリコン単結晶結晶粒が生成される。
【０２７５】
この原因は非晶質シリコン表面で結晶核が発生する際に、材質による界面でのポテンシャルの違いが何等かの影響で結晶核の面内回転を抑えるためと推察される。
【０２７６】
この場合も単結晶膜の上層に第２の非晶質シリコン膜を堆積し、熱処理を行うと、シリコン基板上に直接堆積して熱処理を行うことによりえらえる単結晶化膜と同程度の結晶性を有する単結晶化膜を得ることができ、絶縁膜の「種」なしで完全な単結晶膜を形成することができた。
【０２７７】
なお、窒化シリコン膜など熱膨張率がシリコンより大きいもので非晶質膜を覆い、熱応力により若干非晶質膜を収縮させるようにすると平均原子間隔１.０２以上の膜でも結晶性の改善を得ることができた。
【０２７８】
さらに本発明は、シリコンに限定されることなくゲルマニウムなどの半導体、金属、シリサイドなど非晶質膜と結晶の密度が異なる場合にこれを揃えることで結晶性の大幅な改善をはかることができる。
【０２７９】
次に本発明の第９の実施例について説明する。
【０２８０】
この例ではキャパシタ容量の実効的増大をはかるために、表面にシリコン粒を形成し、電極表面に凹凸を形成する方法について説明する。
【０２８１】
まず、図５４に示すようにｎ型（１００）シリコン基板８１表面に、素子分離絶縁膜８２を形成して素子領域を形成した後、燐イオンを注入しコンタクトとしてのｎ＋拡散層８３を形成し、ＣＶＤ法により５００ｎｍの酸化シリコン膜８４を形成しリソグラフィとドライエッチングにより開口を形成する。そしてＬＰＣＶＤ法により膜厚１００ｎｍの多結晶シリコン膜８５を形成し、ＰＯＣｌ３を雰囲気中で９５０℃の熱処理を行うことにより燐を拡散し、さらに燐拡散中に多結晶シリコン膜表面に形成された自然酸化膜をフッ化アンモニウムを用いて除去し、リソグラフィおよびエッチングにより１００×２００μｍの燐添加多結晶シリコン膜からなる下部電極８５を形成する。このとき電極表面には膜厚１ｎｍ程度の薄い自然酸化膜８６が形成されている。
【０２８２】
そしてこの上層に図５５に示すように、ＳｉＨ４ガスを用い、ＣＶＤ法により基板温度５２５℃圧力１Ｔｏｒｒで、膜厚１０ｎｍ程度の非晶質シリコン膜８７を堆積する。
【０２８３】
こののちＳｉＨ４ガスを排気し、非酸化性のＡｒガスを導入して昇温し、６００℃１時間の熱処理を行った。これにより図５６に示すように非晶質シリコン膜８７が単結晶シリコン粒８８に変化し、表面に良好な凹凸が形成される。
【０２８４】
そしてさらに８００℃３０分の熱処理を行う。これにより自然酸化膜８６が消失し、多結晶シリコン膜と単結晶シリコン粒８８とが電気的に接続される。
【０２８５】
そして粒間の自然酸化膜を１％のＨＦ溶液で除去した後、膜厚５.５ｎｍの窒化シリコン膜８９をＳｉＨ２Ｃｌ２とＮＨ３とを用いたＬＰＣＶＤ法により堆積し（図５７）、さらに８００℃の酸素雰囲気中で酸化して酸化シリコン膜９０を形成しいわゆるＮＯ膜を形成する（図５８）。
【０２８６】
そしてシランガスを用いたＣＶＤ法により基板温度６３０℃で燐添加の多結晶シリコン膜を堆積し（図５９）、これをパターニングして上部電極９１（図６０）を形成することによりキャパシタが完成する。
【０２８７】
これにより、表面を０.０５μｍの凹凸にして単位面積を大きくした電極を形成することができる。このようにして全工程を８００℃以下で実施することができるため、他の領域にＭＯＳ素子等が形成されている場合にも適用することができる。
【０２８８】
またここでシリコン粒の分布密度は１平方μｍあたり２００個程度であり、幾何学的表面積を計算すると、シリコン粒が無い場合に比較しておよそ５０％程度増大することがあきらかとなった。
【０２８９】
なお図５６の工程で非晶質シリコンが粒状の単結晶となった基板を大気中に取り出し、ＳＥＭで表面を観察したところ、図６１に示すように非晶質シリコン膜８７が単結晶シリコン粒８８に変化しており、断面ＴＥＭでさらに詳しく観察した結果図６２に示すように粒径６０ｎｍ程度の完全に分離したシリコンの単結晶シリコン粒８８が間隔２０ｎｍ程度で形成されていることが確認された。粒径よりも粒間距離が小さいため、単結晶粒による表面積増大効果が顕著に得られることが分かった
【０２９０】
この堆積および加熱方法によれば条件のマージンが広く再現性よくシリコン粒を形成することができる。また、非晶質シリコンの堆積膜厚、下地材質、熱処理温度を変えることで、粒径、粒間隔、粒分布密度を制御することが可能である。なお、この例では、熱処理に先立ち、非晶質シリコンは単結晶の平均原子間隔と同じになるようにする。あるいは単結晶の平均原子間隔の１.０２倍以上となるようにしてもよい。
【０２９１】
次に例として、下地を酸化シリコン、熱処理温度を６００℃とし非晶質シリコンの膜厚を５、１０、２０ｎｍと変化させた場合に形成される粒のＳＥＭ写真を図６３に示す。また図６４にＳＥＭ写真から求めた膜厚に対する粒径と粒分布密度との関係を示す。この結果から膜厚を制御することで粒径、分布密度を選択することができ、堆積膜厚が１０ｎｍのオーダーと非常に薄くすみ、電極形状に依存することなく粒を形成することができるため、スタック構造、トレンチ構造などの立体的電極構造との組み合わせが容易である。
【０２９２】
なお、この方法では自然酸化膜８６の上に単結晶粒を形成し、これを図６５（ａ）および（ｂ）に拡大説明図を示すように熱処理により自然酸化膜８６を破壊し島状にし、さらに下地の多結晶シリコン膜８５から燐を単結晶粒中に拡散せしめ、十分な電気的接続を得ることができることを発見しこれを利用している。
【０２９３】
この様にして得られたキャパシタの容量を測定し、シリコン粒の形成されていない従来例のキャパシタの容量とキャパシタ数とを示すヒストグラムを図６６に示す。この結果から従来のキャパシタに比べ本発明のキャパシタによれば容量が１.５６倍に再現性よく増大していることがわかる。
【０２９４】
また、この例では自然酸化膜の破壊を熱処理によって行うようにしたが、これに代えてイオン注入を用いても自然酸化膜の破壊とシリコン粒への不純物の導入による導電性の付与を行うことができる。
【０２９５】
さらにまた、下地としては自然酸化膜の他窒化シリコン膜、ＰＳＧ、ＢＰＳＧなどを用い、同様にして表面に粒を形成し、熱処理あるいはイオン注入などによって粒と電極の導通を得ることができる。粒の材質に関しても、シリコンのみならず、ゲルマニウムなどの半導体、アルミニウム、金、等の金属の非晶質薄膜を非酸化性雰囲気中で熱処理した場合にも同様にして導電性微細粒を形成することが可能である。
【０２９６】
次に本発明の第１０の実施例について説明する。
【０２９７】
前記第９の実施例では自然酸化膜上に非晶質シリコン膜を形成し熱処理によりシリコン粒を形成したが、絶縁膜に限らず、カーボンなどの導電性膜上でもシリコン粒は形成可能であることを利用している。この例ではトレンチを含む表面に非晶質カーボン膜を形成しこの上層に非晶質シリコン膜を形成し熱処理によりシリコン粒を形成することによりトレンチ型キャパシタの下部電極に凹凸を形成する方法について説明する。この場合、シリコン粒形成後、絶縁膜を除去する必要がないという大きな利点がある。
【０２９８】
まず、図６７に示すようにｎ型（１００）シリコン基板表面に酸化シリコン膜４０３を堆積しリソグラフィとＲＩＥにより開口したのち、これをマスクとしてＲＩＥによりトレンチＴを形成する。
【０２９９】
そして図６８に示すようにアセチレンを原料ガスとしてＣＶＤ法により非晶質カーボン膜４０５を形成し、排気後同一チャンバー内で続いて図６９に示すように、ＳｉＨ４ガスとＰＨ４ガスの混合ガスを導入し、ＣＶＤ法により基板温度５２５℃圧力１Ｔｏｒｒで、膜厚１０ｎｍ程度の燐添加の非晶質シリコン膜４０７を堆積する。
【０３００】
こののちＳｉＨ４ガスおよびＰＨ４ガスの混合ガスを排気し、非酸化性のＡｒガスを導入して昇温し、６００℃１時間の熱処理を行った。これにより図７０に示すように燐添加非晶質シリコン膜４０７が単結晶シリコン粒４０８に変化し、トレンチ内壁を含む表面全体に良好な凹凸が形成される。この粒径や粒間隔は前記第９の実施例とは異なるが、ここでも良好なシリコン粒が形成されている。そして、図７１に示すように膜厚１０ｎｍの酸化シリコン膜４０９を形成しキャパシタ絶縁膜とする。
【０３０１】
そしてシランガスを用いたＣＶＤ法により基板温度６３０℃で燐添加の多結晶シリコン膜を堆積し、これをパターニングして上部電極４１１（図７２）を形成することによりキャパシタが完成する。
【０３０２】
これにより、表面を０.０５μｍの凹凸にして単位面積を大きくした電極を形成することができ、実効的なキャパシタ容量を大幅に増大することができる。ここでは第９の実施例の効果に加え、シリコン粒を直接電極に接して形成できるため、絶縁膜の除去工程が不要になり工程が簡略化される。
【０３０３】
なお、前記実施例では下部電極をカーボンで構成したが、多結晶シリコン膜などで形成した後表面をカーボン膜で被覆し、シリコン粒を形成するようにしてもよい。またシリコン粒の下地となる膜はカーボン膜に限定されること無くＷ、Ｔａ、Ｎｉ、Ｔｉなどの金属、ＮｉＳｉ、ＴｉＳｉなどの金属硅素化合物、あるいはＴｉＮなどを電極もしくは電極被覆剤として用いるようにしても、カーボン上同様表面に導電性微細粒を形成することができる。
【０３０４】
次に本発明の第１１の実施例について説明する。
【０３０５】
これまでに示した例では、非晶質膜の形成後連続して非酸化性雰囲気中で熱処理を行うようにしたが、この例では非晶質膜の表面に酸化膜が形成されてしまった場合、フッ酸などを用いて自然酸化膜を除去し熱処理を行うようにすればシリコン粒が形成される。以下この例について説明する。
【０３０６】
まず、図７３（ａ）に示すように１０００℃１５分の熱酸化によりｎ型（１００）シリコン基板５０１表面に膜厚５００ｎｍの酸化シリコン膜５０２を形成し、この上層に、ＳｉＨ４ガスを用い、ＣＶＤ法により基板温度５２５℃圧力１Ｔｏｒｒで、膜厚１０ｎｍ程度の非晶質シリコン膜５０３を堆積し、大気中に取り出す。このとき表面に自然酸化膜５０２ｓが形成されている。この状態で前記第９および第１０の実施例と同様に６００℃１時間の熱処理を行っても多結晶シリコン薄膜となり微細シリコン粒は形成されない。
【０３０７】
ここではついで５％のＨＦ溶液で自然酸化膜５０２ｓを除去し図７３（ｂ）に示すように非晶質シリコン膜５０３表面を露出せしめた後、表面が再び酸化されないように維持しつつ２５℃以下に維持して基板を真空容器に搬入する。
【０３０８】
そして、容器内を１×１０−８Ｔｏｒｒまで排気したのち昇温し、６００℃１時間の熱処理を行う。これにより図７３（ｃ）に示すように単結晶シリコン粒５０４が形成される。この後この基板を大気中に取り出し、ＳＥＭで観察したところ図７４に示すようにシリコン粒が確認された。
【０３０９】
このように非晶質シリコン膜表面に一旦酸化膜が形成されても、酸化膜を除去してから再酸化を防ぎ高真空中あるいは非酸化性雰囲気中で熱処理を行うようにすれば、連続的に熱処理を行うことができない場合にも、シリコン粒を得ることができる。これは実際のキャパシタ形成工程で極めて有効な方法である。
【０３１０】
なお、前記実施例ではキャパシタへの適用について説明したが、キャパシタに限定されること無く、表面積の増大が必要な場合など、低温下で容易に凹凸を形成可能であるためデバイス形成に極めて有効な方法である。
【０３１１】
次に、本発明の第１１の参考例について説明する。
【０３１２】
この例では、図７５にその製造工程図を示すように、シリコン基板６０１表面を覆う酸化シリコン膜６０２に形成された窓Ｗを種として固相成長せしめられた単結晶シリコン薄膜６０３内にソース・ドレイン領域Ｓ、Ｄを形成するとともに、これらの間にゲート絶縁膜６０４を介してゲート電極６０５を形成したものである。
【０３１３】
本参考例の特徴は、従来に比べ結晶性の格段に優れた単結晶薄膜をＭＯＳ素子のチャネル領域に用いることであり、これによって従来得られなかった、高速動作素子を作成することができる。高速動作が可能となる要因は、結晶性が大幅に改善されたことであるが、さらに、チャネル領域が数十ｎｍの極薄膜である事も大きく効いている。このような超薄膜を従来の方法で得ようとする場合、厚い非晶質シリコン層を形成して固相成長を行い再結晶化したのち、所望の厚さまでエッチバックするのが通常の方法であり、エッチングによって高精度の膜厚を得るのは極めて困難であったが、この方法では非晶質シリコン膜の形成に際し膜厚を制御すれば良いため、制御性よく容易に高精度の制御が可能である。また、ここではその詳細な原理にふれないが垂直電界の緩和によると考えられている。さらに、この素子構造では、基板とチャネル領域とが極めて良好な界面状態で電気的に接触しているため、ドレイン近傍で発生するインパクトイオン化による電流を基板へ流すことで素子動作の安定化を達成することができる。
【０３１４】
製造に際してはまず、シリコン基板上にシランガスと酸素を材料としてＣＶＤ法を用いて５００ｎｍの酸化シリコン膜６０２を形成する。次にレジストをマスクに用い、酸化シリコン膜の一部をエッチングして窓Ｗを形成し、シリコン基板６０１を露出させる。なおエッチングには、反応性イオンエッチングあるいはフッ酸などによるウェットエッチングなどいずれの方法を用いても良いが、ここでは、反応性イオンエッチングを用いた。
【０３１５】
続いて、「種」部のシリコン基板表面の酸化膜除去のため、高真空のＣＶＤ炉内にシランガスを導入し６００℃、１×１０−６Ｔｏｒｒ、２時間処理した後、連続して炉内の条件を５２５℃、１Ｔｏｒｒに変更、非晶質シリコン膜を２０ｎｍ堆積した。さらに、シランガスの導入を停止した後、連続して、６００℃、３０分の熱処理を行った。ここまでの工程で「種」部に２０ｎｍの単結晶シリコンの埋め込みがなされる。このようにし連続して、５２５℃の非晶質シリコン膜の成膜、６００℃での結晶化を繰り返し、図７５（ａ）に示すように「種」部の埋め込みを完了した。「種」部以外のシリコン膜はエッチングにより除去した。
【０３１６】
この時、５２５℃で成膜した非晶質シリコン膜は、ラマン分光法で測定すると、原子間隔の平均距離がシリコン単結晶の原子間隔のほぼ１.０２倍であり、高真空炉内で連続して結晶化を進めているときも結晶化する直前までこの値を維持していた。このようにシリコン原子の結合がゆるんだ状態で結晶化を進めると極めて結晶性の良好な単結晶が得られ、透過電子顕微鏡で調べても欠陥はみられなかった。
【０３１７】
このように本発明の方法を用いれば、従来の選択エピタキシャル法「種」部のシリコン結晶の埋め込みには、ジクロルシランガスを材料として８５０℃、１Ｔｏｒｒの成膜条件で、選択エピタキシャル成長を用いても良いが、我々は、ここでも本発明を用いてシリコン単結晶の埋め込みを行った。この方法では、選択エピタキシャル成長のような高温工程を必要とせず、すでに他の領域に素子を形成しておいても何等問題を生じない。
【０３１８】
次にこの「種」部を用いて素子の能動層形成を行った。まず、高真空のＣＶＤ炉内に図７５（ａ）の構造の試料を設置し、シランガスを導入しながら６００℃、１×１０−６Ｔｏｒｒ、２時間処理した。つぎに、連続して炉内の条件を５２５℃、１Ｔｏｒｒに変更、非晶質シリコン膜を５０ｎｍ堆積した。さらに、シランガスの導入を停止した後、連続して、６００℃、３０分熱処理を行った。
【０３１９】
ここでも、５２５℃で成膜した非晶質シリコン膜は、原子間隔の平均距離がシリコン単結晶の原子間隔のほぼ１.０２倍であり、高真空炉内で連続して結晶化を進めているときもこの値を維持した。結晶化後の膜を透過電子顕微鏡で調べても欠陥はみられなかった。
【０３２０】
このようにして単結晶シリコン薄膜６０３を形成した後、ケミカルドライエッチング（ＣＤＥ）を用いて素子分離を行った。そしてこの素子領域に図７５（ｂ）に示すようにソースおよびドレインとなる領域をイオン注入により形成し、さらに、ゲート酸化膜６０４の形成およびゲート電極６０５の形成を行った。
【０３２１】
素子分離に用いたＣＤＥおよびイオン注入はほぼ室温の工程であり、ゲート酸化膜など酸化膜はシランガスと酸素を用いたＣＶＤ法によって４５０℃で形成した。ゲートはジシランおよびジボランなどを材料としたＣＶＤ法により３５０℃で形成した。
【０３２２】
このようにして形成されたＭＯＳトランジスタの素子特性を図７６に曲線ａで示す。ここで曲線ｂは比較のために、基板とは接していない２００ｎｍのシリコン膜を用いた従来例の典型的なＭＯＳトランジスタの素子特性を示した図である。両者を比較してみるとあきらかにドレイン電圧の増加に対するドレイン電流の増加の程度が、本発明の構造の方で大きくなっていることがわかる。この増加の程度は素子の移動度に相当している。この素子の移動度を実測したところ例えばＮＭＯＳでは７００ｃｍ２Ｖ／ｓｅｃであった。これは、従来のバルク素子を上回る性能である。また、図中従来例のＭＯＳトランジスタの方では「キンク」と呼ばれる素子特性の不規則な変化がみられているが、これはインパクトイオン化により生じた空孔がシリコン薄膜中に止まるために起きる現象と考えられる。素子をＬＳＩ回路として利用する際、このような特性の不規則な変化は設計上極めて不都合であるが、本発明の方法により作成した構造の素子ではこのような特性の不規則性はまったくみられなかった。
【０３２３】
従来、結晶性の優れた単結晶薄膜を得るためにシリコンを一旦溶融する方法や、８５０℃程度の温度でエピタキシャル成長させる方法などが提案されているが、いずれも高温が必要であった。また低温で結晶成長を行う固相成長法も存在はあったが結晶性が悪く素子には使えないという問題があった。このような状況の中で本発明によれば、上記した方法を用いた固相成長法により、シリコン薄膜の結晶性を大幅に改善した。
【０３２４】
以上の工程はすべて６００℃以下の工程であり、例えば素子を積層化するなどすでに他の領域に素子を形成してある場合でも、すでに形成した素子に熱拡散など熱的影響を与えずに次々と新しく素子を追加形成していくことができる。しかも、それぞれの素子特性はシリコン基板に形成したもの以上に優れている。図７７に、本発明の方法を用いて絶縁膜上にＭＯＳ素子を形成する前後でシリコン基板上にすでに形成しておいたＭＯＳ素子の特性を測定した結果を表で示す。ここではＭＯＳ素子の特性の代表的な例としてしきい値と移動度を示した。まずシリコン基板にｎチャネル，ｐチャネルのＭＯＳ素子を１０００個作成し、その特性を測定した。次に本発明の工程をすべて行うことにより、絶縁膜上にＭＯＳ素子を作成してから、すでにシリコン基板上に作成しておいたＭＯＳ素子の特性を再び測定した。表に示すようにｎチャネル、ｐチャネルともに閾値、移動度の変化はみられなかった。この表からも、本発明は、素子の集積化、微細化に極めて有効な方法であることがわかる。
【０３２５】
次に本発明の第１２の参考例として、ＳＯＩ素子の形成に本発明を用いた例を以下に示す。
【０３２６】
本参考例の特徴を一言でいえば、図７８に示すように「種」結晶を用いた固相成長法により絶縁膜上に単結晶シリコン薄膜を形成する際、「種」部から数十μｍの遠方まで単結晶を成長させ、ＳＯＩ素子を任意の位置に作製可能にした点にある。従来技術では、「種」からたかだか２〜３μｍまでしか単結晶化できず、これは単体のＳＯＩ素子の大きさとほぼ同じ広さしかなく、素子のレイアウト上の自由度がほとんどなかった。
【０３２７】
さらに従来技術でのもう一つの欠点は、集積化に不利である点である。例えば１μｍのパターンを形成できる技術でＳＯＩ素子を作製しようとすると、まず酸化膜に穴をあける「種」の形成に１μｍ２の領域が必要になる。ソース、ドレインおよびゲートにそれぞれ１μｍ２の領域が必要であるから３μｍしか単結晶が延びないと１つの「種」に１つのＳＯＩ素子しか作製できない。この時「種」の占める面積は、素子の占める面積の１／３にも達し集積化には極めて不利である。極論すればシリコン基板の１／４が「種」として使われて無駄になってしまう。さらに、０.５μｍでパターンを形成できる技術を用いても、１／７の面積が「種」として使われて無駄になってしまう。また、従来技術では、「種」から単結晶成長している領域でも双晶などの欠陥が多数見られた。
【０３２８】
本参考例は、非晶質の密度が単結晶シリコンと異なると、非晶質が結晶化する際に膜中に応力が生じ、これが結晶成長を阻害していることを発見し、非晶質の密度を単結晶シリコンに近づけることで、従来不可能であった数十μｍの薄膜単結晶成長を可能にした。しかも、応力が低減されたため、結晶欠陥の発生も抑制され、上記数十μｍの単結晶領域全体にわたって双晶などの欠陥も見られなくなった。
【０３２９】
本参考例では、まず（１００）シリコン基板に酸化シリコン膜６０２を５００ｎｍ形成した。酸化シリコン膜６０２は熱酸化法で形成しても良いが、ここではシランガス０.２Ｔｏｒｒ、酸素ガス０.８Ｔｏｒｒ、堆積温度４５０℃の条件でＣＶＤ法を用いて形成した。次にレジストをマスクに、反応性イオンエッチングを用いてこの酸化シリコン膜６０２に開口部を設けた。このように酸化シリコン膜６０２に開口部を設け一部シリコン基板６０１を露出させた試料を、５％フッ酸溶液で５分間処理してからバックグランド１×１０−６Ｔｏｒｒ以下の高真空まで排気可能なＣＶＤ炉に導入した。この炉を４８０℃まで昇温した後、ジシランガスを２００ＳＣＣＭ、０.０４Ｔｏｒｒ導入し非晶質膜を０.２μｍ厚に堆積した。この非晶質膜の密度をＲＢＳ測定（ラザフォード後方散乱測定）により求めたところ、ほぼ単結晶シリコンと等しい値であった。ここで、例えばジシランガスの圧力を０.１Ｔｏｒｒまで上げて非晶質の堆積を行うと、その密度は単結晶の０.９９倍であった。この場合、シリコンイオンを加速電圧８０ｋｅＶ、３×１０１４ａｔｏｍ／ｃｍ２イオン注入すると、ほぼシリコン単結晶の密度と等しくすることができた。我々は、非晶質シリコン膜を堆積するときに、堆積速度を適正化するとともに、特に基板の温度を下げることにより、容易に単結晶に近い密度の非晶質膜を成膜できることも見いだした。
【０３３０】
このように非晶質膜を堆積した後、５８０℃、２０時間の熱処理を行うと、図７８（ａ）に示すような構造の単結晶薄膜を形成することができた。この単結晶薄膜の結晶性を高分解能透過電子顕微鏡を用いた断面ＴＥＭ観察で調べたところ、双晶等の結晶欠陥の無い良好な結晶性の単結晶が数十μｍの領域にわたって形成できていることが確認できた。
【０３３１】
つぎに、この単結晶薄膜を用いてＭＯＳ素子の作製を行った。まず、単結晶薄膜を、ハロゲン系ガスを用いたＣＤＥ法により島状に素子分離した。つぎにゲート酸化膜４０ｎｍおよびゲート電極４００ｎｍをＣＶＤ法で堆積した。これを反応性イオンエッチングでゲート形状にパターニングした。さらに、ソースおよびドレインとする領域に、ＰＭＯＳの場合には硼素を、ＮＭＯＳの場合にはリンをイオン注入し９５０℃、３０分の活性化熱処理を行った。
【０３３２】
このようなＭＯＳ素子を図７８（ｂ）に示すように「種」から＜０１０＞方向に５μｍ間隔で１２個配置した。この「種」から距離の異なる位置に作製した素子の特性を測定したところ、ＰＭＯＳでは１５０ｃｍ２Ｖ／ｓｅｃ、ＮＭＯＳでは６００ｃｍ２Ｖ／ｓｅｃというほぼシリコン基板上に作製した素子と同程度の移動度が得られた。従来技術では、このような高移動度の素子は形成できず、また、「種」から２〜３μｍ離れた位置の素子では、正常なＭＯＳ動作が得られないものもあった。
【０３３３】
図７９は、この方法を用いて形成したシリコン薄膜（曲線ａ）と従来のシリコン薄膜（曲線ｂ）の結晶欠陥の数をエッチピットで評価した結果を示す図である。エッチピットはフッ硝酸系混合溶液でシリコン膜表面を処理した後電子顕微鏡で観察すると、ピット状の窪みとして観察される。このピットは結晶欠陥がフッ硝酸系混合溶液で選択的に速くエッチングされることにより現れるものであり、欠陥の数と一致する。従来膜では欠陥の数が非常に多く、特に「種」を離れるとわずか数μｍで１０１０個／ｃｍ２にも達する。本発明の方法によれば、「種」から３５μｍ離れた位置においても、１００個／ｃｍ２以下に押さえることができた。
【０３３４】
さらに図７９に示した構造のｎチャネルおよびｐチャネルのＭＯＳ素子を「種」からの距離を代えて１０００００個作成し、その特性を測定した。図８０にこの特性の代表的値として、しきい値および移動度とその標準偏差を示した。この図に示すように、ｐチャネルｎチャネルともに、移動度はシリコン基板に作成したＭＯＳと同程度の値であり、しかも「種」から離れてもほとんど低下しない。また、しきい値のばらつきもほとんど増加せず、本発明を用いることにより「種」から離れた位置でも、従来よりも格段の素子特性の向上をはかることができた。 
【０３３５】
次に本発明の第１２の実施例について説明する。
【０３３６】
この例では、図８１（ａ）乃至（ｋ）に工程図を示すように、基板表面に形成されたｐ型シリコン領域と、その上層に本発明の方法で形成したｎ型の粒状単結晶シリコンとでｐｎ接合を形成し、特性のばらつきの小さいダイオードを得るようにしたものである。
【０３３７】
まず、図８１（ａ）に示すように、シリコン基板７０１としてＮ−ｔｙｐｅのＳｉ（１００）を用意する。このシリコン基板７０１の不純物濃度は特に限定しないが、本発明者らは１０１５／ｃｍ３程度を選んだ。このシリコン基板７０１に、１１００℃で選択熱酸化を施し膜厚３５０ｎｍ程度の素子分離領域７０２を形成する。
【０３３８】
次に図８１（ｂ）に示すように、ドライ酸化雰囲気で膜厚３５ｎｍの薄い酸化シリコン膜７０３を形成した。
【０３３９】
しかる後に、図８１（ｃ）に示すように、イオン注入法により、例えばボロン不純物を、注入し埋め込みｐ＋電極領域７０４を形成した。この時、別の方法として、例えば、埋め込みエピタキシャル法を用いても良い。ただし、エピタキシャル法の場合は、若干手順を変える必要がある。この領域７０４は後続工程で形成されるダイオードの電極の一部の引き出し拡散層になる。
【０３４０】
次に、この酸化シリコン膜７０３に、フォトリソグラフィを用いて、図８１（ｄ）に示すように開口部７０５を形成する。しかる後に、再びフォトリソグラフィ法を用いて、マスクを形成しイオン注入を行い、図８１（ｅ）に示すようにこの開口部７０５の一方の部分に、引き出し用の高濃度ｐ＋不純物層７０６を形成した。他方開口部のうちもう一方の部分には、図８１（ｆ）に示すようにダイオードのもう一方の電極部分になるｐ−領域７０７を形成した。
【０３４１】
次に、図８１（ｇ）に示す様に、本発明の構成要素の根幹の一部である極薄酸化膜７０８を形成する。この極薄酸化膜としては、例えば自然酸化膜を用いるようにしても良い。
【０３４２】
次に図８１（ｈ）に示すように、やはり本発明の根幹の一部である非晶質シリコン膜７０９を堆積させた。ここでは、堆積温度は、例えば５２５℃で、堆積ガスは例えばＳｉＨ４であった。もっとも重要な用件である非晶質膜厚は、例えば、１９.８ｎｍであった。この時、本発明者等は、ドーピングガスとして、ＰＨ３を用い、堆積膜には高濃度ｎ＋不純物を含ませた。この非晶質シリコン膜７０９をパターニングし、ここでは図８１（ｉ）に示すように、ダイオード部分になるところを残して置く。しかる後に、この膜７０９の上に酸化膜等が被着していることが考えられるので、これを十分取り除き、再結晶化炉に挿入した。例えばその温度は６００℃であった。
【０３４３】
図８１（ｊ）に示す様に、６００℃で熱処理すると、非晶質シリコン膜７０９の部分は再結晶化して、単結晶シリコン７１０となる。これは本発明の特徴である。しかも、その方位は基板と同一であり、このとき別にアニールを行ってもよいが、再結晶化のための熱処理により図８１（ｋ）に示すように、酸化膜の一部が収縮して破れ、上下の結晶性が連続になる。これが本発明になる単結晶ダイオードの骨子になるわけである。そして電極７１１、７１２をそれぞれ形成しダイオードが完成する。
【０３４４】
上記述べてきた、単結晶粒成長時になぜ下地の極薄膜酸化膜が一部剥離し、上下に結晶的に結合したか、さらに、このような低温で、上下の結晶がなぜ方位まで揃って、良好な結晶が得られたのかを、本発明者らは鋭意追求したので、ここで簡単に説明する。
【０３４５】
本発明者は、既に紹介した様に新しい分子動力学シミュレーションシステムを開発した。これを用いて上記プロセス現象の真髄に迫った。分子動力学シミュレータ中の各原子間のポテンシャル表現部分と界面作成部分を改良し、Ｓｉ／ＳｉＯ２界面を含むＳｉ原子とＯ原子の運動計算ができる様にした。計算作業の一部を記す。Ｓｉ／ＳｉＯ２界面作成の初期条件としては、以下の通りである。即ち２つの約束事を設け、（ｉ）初期条件としては dangling bond を一切残さないこと、（ii）初期結合長ｄ及び初期結合角θはそれぞれ、ｄＳｉ−Ｓｉ＝２.３５オングストローム、ｄＳｉ−Ｏ＝１.６０オングストローム、θＳｉ＝１０９.４７°、θＯ＝１４４.０°とすることである。しかる後、ＳｉとＯ原子それぞれにマックスウエリアンに従った速度を乱数的に割り当てる。その後、界面を含む系全体で、エネルギを最小にする様に全粒子を運動方程式に則り移動させた。従って、充分計算が進んだ時点で、構造的緩和が起こり、結合長や結合角の分布等が求まる手はずである。多量の出力（各原子についての、時々刻々の位置と力と速度と、界面近傍の応力等のデータ）を分析した。
【０３４６】
その結果を明らかになったことを以下に記す。まず非晶質シリコン膜７０９の再結晶化は、膜の上面近傍から成長、下層の薄膜酸化膜７０８に向かって進む。この時、基板７０１の結晶方位との整合性は全く無い。シリコン単結晶の成長が伸びるにしたがい、成長端近傍に引っ張り応力が蓄積することがわかった。他方、下層の薄酸化膜７０８にも、初期から基板７０１と極薄酸化膜７０８の原子間構造に起因する圧縮応力が蓄積している。従って、酸化膜７０８には大きな圧縮応力が蓄積し、蓄積量が一定値に達すると部分的に酸化膜７０８が破れることが解った。さらにこの瞬間に再結晶化粒７１０は、シリコン基板７０１との結晶方位の違いによるエネルギ量を下げる方向に力が働くことも解った。その後、再結晶化粒７１０は下地基板７０１と完全に近い同一軸になることも解った。
【０３４７】
この後、本発明による単結晶微細ダイオードの特性を評価してみた。その結果を図８２に示す。図中のｑは電気素量で、Ｖは電圧を示し、ｋはボルツマン定数である。またＴは絶対温度を示している。まず図から解る様に、良好な整流特性がみられている。更に、逆方向であるが、ｑ｜Ｖ｜／ｋＴの値で見てみると、耐圧は測定範囲では殆ど検出できず、理想に近い挙動を示している。この様に、理想に近い、整流特性及び耐圧が得られた理由は良く解らないが、考えられる項目としては以下の２点がある。一つには、結晶性が良い事，もう一つは、不純物の再分布がなく、完全急峻型が得られた事にある。
【０３４８】
比較の為に、本発明者等は、従来の技術を用いてｐｎジャンクションを作成してみた。以下に作成手順と特性結果を簡単に報告する。
【０３４９】
従来例としては、例えば、図８１で代用すれば、図８１（ｇ）までは同じでも良い。その後、図８１（ｈ）では非晶質シリコン膜を堆積させたが、ここでは、多結晶Ｓｉを堆積させたものを用いる。この温度はたとえば、６２５℃であった。此の温度は、ここで明記しておきたいが、非常に高いわけである。このような温度処理は、もし下地に素子が有れば非常に不利になる。
【０３５０】
そのあと、従来良く行われている様に、基板と多結晶Ｓｉの界面を目指して、ミクシング用のイオン注入を行った。その後、例えば９７０℃で熱処理を行い、その後、電極等を形成して、接合特性を測定した。その結果を図８３に示す。明らかに耐圧が低下していることがわかる。此の様に、耐圧が低下している原因を調べると、一つには、接合領域が、完全に単結晶になっておらず、多分ミクシング時の欠陥だと推定されるものが多数残っている。さらにＳＩＭＳによって不純物分布を観察したが、急峻さが低下している。これらにより、特性が劣化したものと考えられる。
【０３５１】
次に、本発明の第１３の実施例について説明する。
【０３５２】
この例では図８４に示すように、固相成長により形成した粒状の単結晶シリコンを用いて、結晶粒径の揃った、しかもグレイン内部の結晶性が極めて良い多結晶シリコンを形成し、ここに移動度のバラツキ等の無い、素子特性の安定した薄膜トランジスタを形成した実施例を示す。
【０３５３】
まず、シリコン基板９０１上に絶縁膜を堆積した後、単結晶シリコンを得るに当たり、非晶質シリコンの平均原子間隔を予めシリコン単結晶と一致するようにした膜を用い、さらに非晶質膜の表面に酸化膜の成長付着を抑止するため、還元性雰囲気のＨ２雰囲気にして、熱処理した。膜作成の装置は図３２に示したものと同一のものを用いた。
【０３５４】
まず図８４（ａ）に示したように、シリコン基板９０１の上にシリコン酸化膜９０２を５００ｎｍ堆積した後、非晶質シリコン膜９０３を堆積する。この膜厚は７５ｎｍとした。すると、本実施例の文頭に報告したように、堆積直後の測定結果では、平均原子間隔は、単結晶基板の１.００５倍の値を得た。この後、堆積装置と同一装置を用いて、表面自然酸化膜の付着を抑えながら、５８０度５時間の熱処理を行い、単結晶シリコンを形成した。その結果、図８４（ｂ）に示したように、非晶質シリコン膜は単結晶化して粒状のシリコン単結晶粒が形成された。
【０３５５】
ＴＥＭ写真を用いた詳細な観察により、この単結晶粒は、垂直方向に＜１００＞軸が配向しており、しかも、大きさと粒間隔がほぼ揃っていることが観察された。例えば、基板の真上から粒を捉えたＳＥＭ写真により、粒径分布を調べると、図８５（ａ）に示したように、最大出現頻度の粒径１５００オングストロームを中心に、±２０％以内に９０％以上の粒が含まれた。特に、最大出現頻度よりも１割以上大きい粒は、ほとんど見られなかった。この現象は、おそらく、ほとんどの結晶核の生成が、熱処理開始から比較的速い時間に同時に起こっているためと考えられる。また、隣接する粒の中心から中心までを測定して粒間隔を調べると、図８５（ｂ）に示したように、最大出現頻度の粒間隔１９００オングストロームを中心に、±１０％以内に９０％以上の粒が含まれた。この様に、単結晶粒は大きさも間隔も揃い、しかも粒と粒は各々分離していた。
【０３５６】
この粒の上に、図８４（ｃ）に示すように第２の非晶質シリコン９０３を２０００オングストローム堆積した。この非晶質シリコンの平均原子間隔は１.００５であった。
【０３５７】
この後、５８０℃で３０分熱処理し、図８４（ｄ）に示すように、粒状単結晶シリコン９０４を結晶の種として、第２の非晶質シリコンが固相成長し、多結晶シリコン９０５が形成される。ＴＥＭ写真から多結晶シリコンのグレインを調べた所、幅１９００オングストローム程度の柱状になっており、各々の柱状グレインが、垂直方向に＜１００＞配向していた。また、多結晶シリコンのグレイン内も、図８６（ａ）に示すように、通常の任意核形成による固相成長膜に比較して、結晶性が良好であった。この原因は明確では無いが、おそらく、結晶種として用いた単結晶粒の結晶性が極めて良好なためではないかと予想している。
【０３５８】
比較のため、通常の非晶質膜固相成長により形成した多結晶膜の大粒径グレインの結晶性を図８６（ｂ）にＴＥＭ写真で示す。グレイン内部には双晶等の欠陥が多数見られる。しかもこれらの欠陥は１２００℃以上の高温で熱処理しない限り、容易には消滅しない。
【０３５９】
このようにしてグレインの大きさが揃った多結晶シリコン膜を形成した後、多結晶シリコン膜表面をエッチングして平坦化するとともにパターニングを行い、図８４（ｅ）に示したように表面が平坦な多結晶シリコン膜９０５をＲＩＥ等で島状に成形した。次に、Ｂ＋チャネルイオン注入をドーズ量１×１０１３ａｔｏｍｓ／ｃｍ−２、４０ｋｅＶの条件で行った図８４（ｆ）。この後、多結晶シリコン膜９０５表面を熱酸化して、ゲート絶縁膜９０６を形成した。通常の多結晶膜表面は、様々な面方位のグレインで構成されているため、熱酸化でゲート絶縁膜を形成すると、各々の面方位で異なった酸化速度を有するため、酸化膜厚は１割程度ばらつく。このように酸化膜厚のばらつきを残したまま、トランジスタを形成した場合、しきい値電圧が大きくばらつく原因となる。ところが、本方法で形成した場合、多結晶の表面は殆ど（１００）面であるため、ＴＥＭ写真による測定の結果、３％程度のばらつきで抑えられていた。
【０３６０】
次に図８４（ｇ）に示したように、ゲート電極９０７を形成した後、ゲート側壁に絶縁膜を堆積し、ソース・ドレインの導電層形成の為に、Ａｓ＋イオン注入を２ｘ１０１９ａｔｏｍｓ／ｃｍ−３、４０ｋｅＶで行う。そして層間絶縁膜９０８を堆積し、電極形成用の開口部を設けた後に、ソース／ドレイン電極９０９、９１０を形成した。
【０３６１】
このようにして、形成した薄膜トランジスタの電気特性を測定したところ、グレインの大きさが１９００オングストロームと大きく、しかも１５００オングストローム以下のグレインが無いために、多結晶膜表面のどの場所にトランジスタのチャネル領域が来ても、素子特性が安定していた。例えば、室温で移動度のばらつきを調べると、図８７に示すように、従来の固相成長膜を用いる場合よりも、格段に移動度のばらつきが減少した。
【０３６２】
従来の膜を用いた場合のＶｇ−エレクトロン移動度特性は、図８８に示すように、粒界がチャネル領域にたまたま存在しなかった場合と、存在した場合で、大きく異なってくる。この場合のエレクトロンの移動度の温度依存性を測定した結果を図８９に示す。従来膜は、チャネル領域に粒界が存在する場合に、移動度は温度の低下に伴い大きく減少し、粒界が存在する場合と比較して、移動度の差は一層顕著になる。これに対して、本実施例の膜は、図８８中に示したように、粒界がチャネル領域に均等に存在するため、素子特性が安定している。また、温度依存性も、図８９に示した領域に落ちついていた。
【０３６３】
なお、前記実施例では、熱処理に際しての非晶質シリコンの平均原子間隔をシリコン単結晶と同程度となるようにし、歪みのない単結晶シリコン膜を得たが、１.０２以上となるようにしてもよい。
【０３６４】
また、前記実施例では、全面に堆積した第一の非晶質シリコン膜を熱処理し、単結晶粒を形成したが、第一の非晶質シリコン膜を堆積後にＲＩＥ等によって、成形しても良い。次に本発明の第１４の実施例としてこの例を示す。
【０３６５】
まず、上述の非晶質シリコン膜を堆積した後、一旦堆積装置から出して図９０（ａ）に示すように０.２μｍ幅の線状に整形した後、表面の自然酸化膜を剥離して清浄表面とし、再び堆積装置内に搬入した。このとき、平均原子間隔を測定すると、１.０２であった。この状態で水素雰囲気で５５０℃２時間晒し、装置より搬出した。ＳＥＭ写真で単結晶粒の並びを調べると、図９０（ｂ）に示すように、単結晶粒がほぼ一列に並んでいた。ここに第２の非晶質シリコン膜９０３を堆積して、図９０（ｃ）に示すように整形する。第一の非晶質シリコン膜９０３より形成した単結晶シリコン粒９０４を結晶核として第２の非晶質シリコン膜９０３を固相成長すると、第２の非晶質シリコン膜は図９０（ｄ）に示したように、粒界が垂直方向に走る、いわゆるバンブー構造の多結晶膜になった。ここに、図９０（ｅ）に示した様に粒界に平行にチャネルが形成されるようにしたトランジスタを形成した。多結晶膜のグレインサイズはおよそ２０００オングストロームであった。この構造では移動度のばらつきは更に改善され、図９１に示すように極めて狭い範囲内に制御することができた。
【０３６６】
次に本発明の第１５の実施例を示す。
【０３６７】
この例も第１４の実施例と同様に、単結晶シリコンを得るに当たり、非晶質シリコンの平均原子間隔を予めシリコン単結晶の１.０２倍以上からなる膜を用い、熱処理を行って固相成長により形成した、結晶性の極めて良好な粒状の単結晶シリコンを用い、結晶粒径の揃った多結晶シリコンを形成して、移動度が高くしかもバラツキが小さい薄膜トランジスタを形成した例である。ここではゲート電極９０７の上層に多結晶シリコン９０５からなる素子領域を形成したことを特徴とする。
【０３６８】
図９２（ａ）に示したように、シリコン基板９０１上に絶縁膜９０２を堆積した後、多結晶シリコン膜からなるゲート電極９０７を形成した。次に、ＣＶＤ法により、ゲート絶縁膜９０６を堆積した。
【０３６９】
次いで図９２（ｂ）に示すように、ゲート絶縁膜９０６の上に、非晶質シリコン膜９０３を平均原子間隔が単結晶シリコンの１.０２倍以上となるように堆積した。堆積膜厚は４０ｎｍとし、平均原子間隔を測定したところ、単結晶の１.０２倍であった。この基板を図２に示した装置内に設置し、非酸化性雰囲気の５５０℃２時間熱処理したところ、図９２（ｃ）に示したように粒状の単結晶シリコンが得られた。ＴＥＭ写真を用いた詳細な観察により、この単結晶粒も、垂直方向に＜１００＞軸が配向しており、しかも、大きさと粒間隔がほぼ揃っていることが観察された。図９３に示すように、粒径分布を調べると、最大出現頻度の粒径９００オングストロームを中心に、±２０％以内に９０％以上の粒が含まれている。図９４に示したように、粒間隔を調べると、最大出現頻度の粒間隔１２００オングストロームを中心に、±２０％以内に９０％以上の粒が含まれている。
【０３７０】
次に同一装置内で図９２（ｄ）に示すように第２の非晶質シリコン膜９０３を１２００オングストローム堆積した。この非晶質膜の平均原子間隔は、単結晶の１.００９倍であった。堆積装置内で６００℃１５分熱処理したところ、図９２（ｅ）に示すように、第２の非晶質シリコン膜９０３は単結晶シリコン粒を結晶種として、固相成長により単結晶化し、多結晶シリコンが形成された。この多結晶シリコンもＴＥＭ写真を用いて測定したところ、前記実施例１４と同様にグレインの大きさが揃い、垂直方向に＜１００＞軸が優先的に配向した多結晶薄膜であった。 グレインの大きさが揃った多結晶シリコン膜を形成した後、図９２（ｆ）に示したように多結晶シリコン膜をＲＩＥ等で島状に成形した。次に、ドーズ量１×１０１３ａｔｏｍｓ／ｃｍ２、４０ｋｅＶでＰイオンをチャネルイオン注入した。そして活性化の為の熱処理を９００℃３０分行った。
【０３７１】
次に、ソース・ドレインの導電層形成の為に、Ｂ＋イオン注入を３×１０１５ａｔｏｍｓ／ｃｍ２、２０ｋｅＶで行う。層間絶縁膜９０８を堆積し、電極形成用の開口部を設けた後に、ソース／ドレイン電極９０９、９１０を形成した。
【０３７２】
このようにして請求項１の方法を用いて形成した単結晶シリコンを用いた薄膜トランジスタは、下地側のチャネル領域も１２００オングストローム程度の均一な粒径のグレインで構成されている。通常のＣＶＤ法で、導電性不純物濃度の低い多結晶シリコンを堆積すると、粒径は僅か３００オングストローム程度にしかならない。このためキャリアの移動度は粒界での散乱により非常に小さくなる。また通常の非晶質膜の固相成長で形成した多結晶シリコンでも、下地との界面には玉砂利状の微小なグレインが多数存在し、移動度の減少の原因となっていた。ところが、この方法により形成した多結晶膜に於いては、チャネル領域である下地界面に微小グレインが全く無く、しかも結晶性が格段に向上しているため、移動度のバラツキが改善され、平均的な移動度も格段に向上している。また、移動度に影響する膜中酸素濃度をＳＩＭＳ分析により測定したところ、図９５に示すように、第一の非晶質膜の膜質が影響する下地界面近傍には酸素濃度が極めて低かった。これにより、酸素原子による散乱も低減され、高移動度の素子が作成出来た。
【０３７３】
次に本発明の第１３の参考例を示す。
【０３７４】
この例では図９６乃至図１０４に示すように、固相成長により形成した極めて結晶性の良好な単結晶シリコンを用いて形成した、ソースドレイン持ち上げ型ＭＯＳすなわちエレベーテッドソースドレインＭＯＳ素子について説明する。この方法で形成したＭＯＳ素子ではゲート酸化膜直下のチャネル領域に不純物がほとんど入っていない層を形成することができるため、キャリアの走行が不純物によって妨げられることなく、高移動度のトランジスタを得ることができるという特徴を有する。また、ゲート酸化膜直下で不純物濃度が高ければ高いほど反転層形成時の垂直方向の電界が強くなるため、キャリアがより強く酸化シリコン／シリコン界面に張り付いて走行するため、界面のわずかな凹凸もキャリアの散乱の原因となっていたが、本発明のＭＯＳ素子によればこのような問題もない。
【０３７５】
まず図９６に示すように、シリコン基板８０１表面に選択酸化によりフィールド酸化膜８０２を形成する。そして必要に応じて閾値電圧調整のためのイオン注入を行う。
【０３７６】
そして図９７に示すように、素子領域表面の清浄化を行った後、膜厚２０ｎｍのノンドープの非晶質シリコン膜８０３を堆積する。堆積直後の測定結果では、平均原子間隔は、単結晶シリコンの１.０３倍であった。
【０３７７】
この後、図９８に示すように、堆積装置と同一装置内で、表面自然酸化膜の付着を抑えながら、５５０度１時間の熱処理を行い、単結晶シリコン８０４を形成した。このときシリコン基板上では単結晶８０４となるが、フィールド酸化膜８０２上では多結晶シリコン膜８０４Ｓとなっている。
【０３７８】
そして図９９に示すように素子領域のパターニングを行い、図１００に示すようにゲート酸化膜８０５を形成する。
【０３７９】
さらに図１０１に示すようにこの上層に多結晶シリコン膜８０６を堆積し図１０２に示すようにこれらをパターニングしてゲート電極８０６を形成する。
【０３８０】
そして図１０３に示すようにこのゲート電極８０６をマスクとしてイオン注入を行いソース・ドレインＳ，Ｄを形成し、さらに層間絶縁膜８０７を形成した後コンタクトホールを介してソース電極８０８、ドレイン電極８０９、ゲート電極８１０を形成し、図１０４に示すようにＭＯＳ素子が完成する。
【０３８１】
このようにして形成されたＭＯＳ素子のゲート電圧と移動度との関係を測定した結果を図１０５に曲線ａに示すように極めて高移動度の特性を得ることができた。比較のために従来例の測定結果を曲線ｂに示す。従来の方法では高温でのエピタキシャル成長によって単結晶シリコンを形成するため基板からのオートドーピングによって、ゲート酸化膜直下のチャネル領域に不純物がドーピングされるのを避けることができないが、この方法によれば、低温下で結晶性の良好な単結晶シリコン膜を形成することがきるため基板からのオートドーピングもなく、ゲート酸化膜直下のチャネル領域に不純物がほとんどはいっていない層をつくることができる。このように、キャリアの走行の散乱体となる不純物のない単結晶層を形成することができるため、高移動度を得ることができる。またゲート酸化膜直下で不純物濃度が高ければ高いほど、反転層形成時の垂直方向の電界が高くなる。垂直電界が高いと、キャリアはより強く酸化シリコン／シリコン界面にはりついて走行することになり、界面のわずかな凹凸もキャリアの散乱体となり、移動度低下の原因となるが、本発明の方法で形成される素子構造ではゲート酸化膜下での不純物濃度を低くすることができるため移動度の低下を防ぐことができる。 またこの方法を用いて形成したリングオシレータの遅延時間とＶｄｄとの関係を測定した結果を図１０６に示す。この結果からも高速動作可能であることがわかる。これは本発明の素子では、上記効果に加えソースドレイン領域はフィールド酸化膜上に形成されるため、印加電圧に応じて基板側に空乏層が広がるのを防ぐことができ、充放電の度に遅延が生じるという問題もないためである。
【０３８２】
このように本発明の方法を用いて形成したリングオシレータでは、移動度の向上とソース・ドレインのキャパシタンス低下の両方の効果により大幅な高速化をはかることができる。
【０３８３】
次に本発明の第１４の参考例を示す。
【０３８４】
この例でも固相成長により形成した極めて結晶性の良好な単結晶シリコンを用いて形成した、ソースドレイン持ち上げ型ＭＯＳすなわちエレベーテッドソースドレインＭＯＳ素子について説明する。この方法では、図１０７乃至図１１５に示すように、トレンチ分離された素子領域内に、ゲート電極を形成しこの上層にソース・ドレイン領域のみを本発明の固相成長で形成し、チャネルは基板表面に形成するようにしている。この素子では低温下でソースドレインを形成することができるため不純物分布を急峻にすることができパンチスルーが抑制されるという特徴を有する。
【０３８５】
この方法でも前記第１３の参考例と同様、ゲート酸化膜直下のチャネル領域に不純物がほとんど入っていない層を形成することができるため、キャリアの走行が不純物によって妨げられることなく、高移動度のトランジスタを得ることができるという特徴を有する。また、ゲート酸化膜直下で不純物濃度が高ければ高いほど反転層形成時の垂直方向の電界が強くなるため、キャリアがより強く酸化シリコン／シリコン界面に張り付いて走行するため、界面のわずかな凹凸もキャリアの散乱の原因となっていたが、本発明のＭＯＳ素子によればこのような問題もない。
【０３８６】
まず図１０７に示すようなシリコン基板８１１表面にＳＯＩ法によりトレンチ８１２を形成し図１０８に示すように、絶縁膜８１３を埋め込み素子分離を行う、そして必要に応じて閾値電圧調整のためのイオン注入を行う。
【０３８７】
そして図１０９に示すように、ゲート酸化膜８１４を形成し、さらに図１１０に示すようにこの上層に多結晶シリコン膜を堆積し図１１１に示すようにこれらをパターニングしてゲート電極８１５を形成する。
【０３８８】
そして図１１２に示すようにこのゲート電極８１５の上層にＣＶＤ法により酸化シリコン膜８１６を形成しＲＩＥ法によりゲート電極８１５の側壁のみに残留せしめ、リンイオンを注入して基板表面にｎ−層（図示せず）を形成する。そしてさらに基板表面の清浄化を行った後、膜厚２０ｎｍのノンドープの非晶質シリコン膜８１７を堆積する。堆積直後の測定結果では、平均原子間隔は、単結晶シリコンの１.０３倍であった。
【０３８９】
この後、図１１３に示すように、堆積装置と同一装置内で、表面自然酸化膜の付着を抑えながら、５５０度１時間の熱処理を行い、単結晶シリコン８１７Ｓを形成した。このときシリコン基板上では単結晶８１７Ｓとなるが、絶縁膜上では多結晶シリコン膜となっており、単結晶シリコンと多結晶シリコンの間で選択性をもつエッチング条件で選択エッチングを行い多結晶シリコンをエッチング除去して単結晶シリコン８１７Ｓのみを残留せしめる。
【０３９０】
そして図１１４に示すようにパッシベーション膜としての酸化シリコン膜８１８を形成し、これにコンタクトホールを介してソース・ドレイン電極８２１、ゲート電極８２２を形成し、図１１５に示すようにエレベーテッドＭＯＳトランジスタが完成する。
【０３９１】
このようにして形成されたＭＯＳトランジスタのゲート電圧とドレイン電流との関係を測定した結果を図１１６に曲線ａに示す。比較のために従来例の測定結果を曲線ｂに示す。ここで示したトランジスタではチャネル長が０.２３μｍであった。このように非常に微細な素子であるにもかかわらず、サブスレッシホールド領域も良好な特性を得ることができることが分かる。このように微細素子であるにもかかわらず、パンチスルーが十分に良くできている理由については明らかではないが、ソースドレインの不純物分布が急峻になっているからであると考えられる。これは工程が特に低温下で行われていることにある。
【０３９２】
また図１１７に曲線ａで閾値電圧とチャネル長との関係を示した。この結果から本発明によればチャネル長が０.２２μｍ程度になっても閾値電圧が低下していないことがわかる。これも不純物の再分布がないためであると考えられる。比較のために従来法で形成したトランジスタの特性を曲線ｂに示した。このトランジスタではチャネル長が０.５μｍ程度ですでにショートチャネル効果が出現している。
【０３９３】
次に本発明の第１５の参考例を示す。
【０３９４】
この例では本発明の固相成長方法を用いてバイポーラトランジスタとＭＯＳトランジスタとを集積化した例について説明する。
【０３９５】
ＭＯＳトランジスタとバイポーラトランジスタとを比較すると、ＭＯＳトランジスタは大規模集積化が可能であるという長所がある反面、動作が遅いという欠点がある。これに対しバイポーラトランジスタは出力に大電流が得られ高速動作が可能であるという長所があるが、素子面積が大きく集積化が不利であるという欠点がある。この２種類のトランジスタを同時に用いて両者の長所を生かした大規模集積回路が知られている。
【０３９６】
このような集積回路は、図１３３に一例を示すようにシリコン基板上にＭＯＳトランジスタとバイポーラトランジスタとを横に配列し、バイポーラトランジスタのベースとＭＯＳトランジスタのドレインとを電気的に接続し、ドレイン電流をバイポーラで増幅して大電流を得るようにすることができるという利点を有している。しかしながら、ドレインとベースが離れているため、配線を引き回さなければならず、大面積を必要とする上、互いの素子領域に影響を与えることなく形成しなければならないため、非常に複雑で長い工程を必要とするという問題があった。
【０３９７】
この例ではこのような問題を解決すべく、ＭＯＳトランジスタのドレインに直接ベースが接続するように、上層に本発明の固相成長法で形成した単結晶シリコン内にバイポーラトランジスタを形成したものである。
【０３９８】
図１１８乃至図１３１にその製造工程図、図１３２に等価回路図を示す。
【０３９９】
まず図１１８に示すように、シリコン基板９１１表面に選択酸化によりフィールド酸化膜９１２を形成する。そして必要に応じて閾値電圧調整のためのイオン注入を行う。
【０４００】
そして図１１９に示すように、熱酸化を行いゲート絶縁膜９１３となる膜厚１０ｎｍの酸化シリコン膜を形成し、さらに図１２０に示すようにゲート電極９１４となるリンドープの多結晶シリコン膜を形成し、図１２１に示すようにこれらをパターニングする。
【０４０１】
この後図１２２に示すようにＣＶＤ法により酸化シリコン膜を形成した後ＲＩＥ法を用いてゲート電極９１４の側壁に酸化シリコン膜９１５を形成し、これをマスクとしてＡｓイオンを５×１０１５ａｔｏｍｓ／ｃｍ２イオン注入し、９００℃３０分の窒素雰囲気中での熱処理を行い、図１２３に示すようにソース・ドレイン領域９１６を形成する。
【０４０２】
そして図１２４に示すようにＣＶＤ法により全面に膜厚３００ｎｍの酸化シリコン膜を堆積し、図１２５に示すようにドレイン領域９１６にコンタクトホール９１８を形成する。
【０４０３】
そして図１２６に示すように全面に平均原子間隔が単結晶シリコンのそれとほぼ等しくなるように非晶質シリコン膜９１９を膜厚５０ｎｍ程度堆積する。このときシランガスと同時にホスフィンガスＰＨ３を流し、あらかじめリンが微量含まれた非晶質シリコン膜とした。
【０４０４】
この後、図１２７に示すように、堆積装置と同一装置内で、表面自然酸化膜の付着を抑えながら、６００℃３時間の熱処理を行い、ｎ−単結晶シリコン９２０を形成した。単結晶化距離を測定するためにあらかじめ用意したモニタ装置を調べると、結晶化距離は１５μｍであった。またリン濃度を測定すると８×１０１７ａｔｏｍｓ／ｃｍ３であった。
【０４０５】
そして図１２８に示すように素子領域のパターニングを行い、図１２９に示すようにこの単結晶シリコン９２０の一部にボロンイオンを注入しｐ−領域９２１を形成した。
【０４０６】
次いで図１３０に示すようにエミッタ・コレクタ領域にボロンをイオン注入してｐ＋領域９２２を形成し、不純物活性化のために８５０℃５分間のアニールをＲＴＡで行い図１３１に示すようにソース電極９２３、ゲート電極９２４、エミッタ電極９２５、コレクタ電極９２６を形成し、集積回路が完成する。
【０４０７】
このように積層構造でありながら、６００℃という低温下で結晶性の良好な単結晶シリコンを得ることができ、かつ下層との界面特性が極めて良好であり、ドレインとベースの接続部における接触抵抗が極めて低い上、ＭＯＳトランジスタの拡散層に拡散長の伸びを生じるようなこともない。
【０４０８】
この集積回路によれば、積層構造であるため素子面積を大幅に低減することができるのみならず、バイポーラトランジスタがＭＯＳトランジスタの上方に形成されるため図１３３に示した従来の構造に比べ、バイポーラ領域で発生する熱がＭＯＳトランジスタに伝達されにくく、ＭＯＳトランジスタの動作特性に影響を及ぼすことがない。またバイポーラトランジスタ自身も上層に位置するため放熱性がよく温度上昇を抑制することができる。
【図面の簡単な説明】
【０４０９】
【図１】本発明の半導体薄膜の形成原理を示す説明図
【図２】本発明の第１の参考例で用いられる薄膜形成装置を示す図
【図３】本発明の第１の参考例の膜堆積のシーケンスの概略を示す図
【図４】本発明の第１の参考例の薄膜形成工程を示す図
【図５】本発明の第１の参考例における平均原子間距離が１.０２以上の非晶質シリコン膜を得るための成膜速度と基板温度との関係を示す図
【図６】本発明の第１の参考例における表面からの深さと平均原子間距離との関係を測定した結果を示す図
【図７】本発明の第１の参考例の方法及び従来例の方法における横方向固相成長速度の測定結果を示す比較図
【図８】本発明の第２の参考例の薄膜形成方法を示す工程図
【図９】本発明の第２の参考例および従来例における非晶質シリコン膜の膜厚と単結晶シリコン薄膜の欠陥密度との関係を示す図
【図１０】本発明の第２の参考例および従来例における非晶質シリコン膜の膜厚とエレクトロンモビリティとの関係を示す図
【図１１】本発明の第２の参考例におけるアニール時の真空度とエレクトロンモビリティとの関係を示す図
【図１２】本発明の第２の参考例におけるアニール時の水素流量とエレクトロンモビリティとの関係を示す図
【図１３】本発明の第６の参考例における表面からの深さとヒ素濃度との関係を示す図
【図１４】本発明の第７の参考例の半導体薄膜の製造工程図
【図１５】同半導体薄膜を用いた半導体装置の製造工程の変形例を示す図
【図１６】本発明の第８の参考例の半導体薄膜の製造工程図
【図１７】本発明の第１の実施例で形成された半導体薄膜を示す図
【図１８】本発明の第１の実施例の半導体薄膜の製造工程図
【図１９】本発明の第１の実施例の半導体薄膜の製造工程で得られた単結晶薄膜を示す写真
【図２０】本発明の第１の実施例の半導体薄膜の製造工程で得られた単結晶薄膜を示す写真
【図２１】本発明の第１の実施例の半導体薄膜の製造工程で得られた単結晶薄膜を示す写真
【図２２】本発明の第２の実施例の半導体薄膜の製造工程図
【図２３】本発明の第３の実施例の半導体薄膜の製造工程図
【図２４】本発明の第３の実施例の半導体薄膜の製造工程で得られた単結晶薄膜を示す写真
【図２５】本発明の第３の実施例の半導体薄膜の製造工程で得られた単結晶薄膜を示す写真
【図２６】本発明の第３の実施例の半導体薄膜の製造工程で得られた単結晶薄膜を示す写真
【図２７】非晶質膜の膜厚と得られる単結晶粒の直径の関係を示す図
【図２８】下地絶縁膜が異なるときの非晶質膜の膜厚と得られる単結晶粒の直径の関係を示す図
【図２９】本発明の第４の実施例の半導体薄膜の形成工程を示す図
【図３０】本発明の第５の実施例のキャパシタの製造工程を示す図
【図３１】本発明の第９の参考例の半導体薄膜の形成原理を示す説明図
【図３２】本発明の第９の参考例で用いられる薄膜形成装置を示す図
【図３３】本発明の第９の参考例における平均原子間距離が単結晶の０.９８〜１.０２までの非晶質シリコン膜を得るための成膜速度と基板温度との関係を示す図
【図３４】本発明の第９の参考例で用いられる熱処理装置を示す図
【図３５】本発明における成長距離の時間依存性を示す図
【図３６】本発明の第９の参考例における断面ＴＥＭ写真を示す図（熱処理５分）
【図３７】本発明の第９の参考例における電子線回折像断面ＴＥＭ写真を示す図（熱処理２時間）
【図３８】本発明の第９の参考例で用いられるラマン測定装置を示す図
【図３９】同装置で測定されたラマンピークを示す図
【図４０】本発明の第９の参考例における応力分布を示す図
【図４１】本発明の第１０の参考例のシリコン薄膜形成工程を示す図
【図４２】本発明の第１０の参考例における応力分布を示す図
【図４３】本発明の第１０の参考例で形成されたシリコン薄膜のＳＥＭ像を示す図
【図４４】本発明の第６の実施例で用いられる試料構造を示す図
【図４５】本発明の第６の実施例で形成されたシリコン粒のＳＥＭ像を示す図
【図４６】同シリコン粒のＴＥＭ像を示す図
【図４７】同シリコン粒の電子線回折像を示す図
【図４８】従来の方法で形成されたシリコン粒のＴＥＭ像を示す比較図
【図４９】非晶質膜の平均原子間隔と単結晶粒の結晶性との相関関係を示す図
【図５０】本発明の第７の実施例の半導体薄膜の製造工程図
【図５１】従来のシリコン粒の形成を示す比較図
【図５２】本発明の半導体薄膜の製造工程で得られた単結晶薄膜を示す図
【図５３】本発明の第８の実施例の半導体薄膜の製造工程図
【図５４】本発明の第９の実施例のキャパシタの製造工程図
【図５５】本発明の第９の実施例のキャパシタの製造工程図
【図５６】本発明の第９の実施例のキャパシタの製造工程図
【図５７】本発明の第９の実施例のキャパシタの製造工程図
【図５８】本発明の第９の実施例のキャパシタの製造工程図
【図５９】本発明の第９の実施例のキャパシタの製造工程図
【図６０】本発明の第９の実施例のキャパシタの製造工程図
【図６１】本発明の第９の実施例で得られたシリコン薄膜のＳＥＭ像を示す図
【図６２】本発明の第９の実施例で得られたシリコン薄膜のＴＥＭ像を示す図
【図６３】非晶質膜の膜厚と熱処理後の表面状態の差を示す比較図
【図６４】堆積膜厚と粒分布密度を示す図
【図６５】本発明の第９の実施例における自然酸化膜の除去工程を示す説明図
【図６６】本発明の第９の実施例で得られたキャパシタの容量と従来のキャパシタの容量との比較図
【図６７】本発明の第１０の実施例のキャパシタの製造工程図
【図６８】本発明の第１０の実施例のキャパシタの製造工程図
【図６９】本発明の第１０の実施例のキャパシタの製造工程図
【図７０】本発明の第１０の実施例のキャパシタの製造工程図
【図７１】本発明の第１０の実施例のキャパシタの製造工程図
【図７２】本発明の第１０の実施例のキャパシタの製造工程図
【図７３】本発明の第１１の実施例の半導体薄膜形成工程図
【図７４】同工程で得られた半導体薄膜のＳＥＭ像を示す図
【図７５】本発明の第１１の参考例の半導体装置の製造工程を示す図
【図７６】同工程で得られたＭＯＳトランジスタの素子特性を示す図
【図７７】下地基板に形成されているＭＯＳトランジスタの同工程の前後での特性変化を示す図
【図７８】本発明の第１２の参考例の半導体装置の製造工程図
【図７９】同工程で形成されたトランジスタの種からの距離とエッチピットとの関係を示す図
【図８０】同工程で形成されたトランジスタの種からの距離と素子特性との関係を示す図
【図８１】本発明の第１２の実施例の半導体装置の製造工程を示す図
【図８２】同工程で形成された半導体装置の素子特性を示す図
【図８３】同工程で形成された半導体装置の接合特性を示す図
【図８４】本発明の第１３の実施例の半導体装置の製造工程を示す図
【図８５】同工程で得られた半導体薄膜の粒径分布を示す図
【図８６】同工程および従来の工程で得られた半導体薄膜の平面ＴＥＭ写真を示す図
【図８７】同工程で形成されたトランジスタのエレクトロンモビリティを測定した結果を示す図
【図８８】同工程で形成されたトランジスタのＶｇ−Ｉｄ特性を示す図
【図８９】同工程で形成されたトランジスタと従来のトランジスタのエレクトロンモビリティの温度依存性を測定した結果を示す図
【図９０】本発明の第１４の実施例の半導体装置の製造工程を示す図
【図９１】同工程で形成されたトランジスタのエレクトロンモビリティを測定した結果を示す図
【図９２】本発明の第１５の実施例の半導体装置の製造工程を示す図
【図９３】同工程で得られた半導体薄膜の粒径分布を示す図
【図９４】同工程で得られた半導体薄膜の粒間隔分布を示す図
【図９５】同工程で得られた半導体装置の膜中酸素濃度分布を示す図
【図９６】本発明の第１３の参考例の半導体装置の製造工程図
【図９７】本発明の第１３の参考例の半導体装置の製造工程図
【図９８】本発明の第１３の参考例の半導体装置の製造工程図
【図９９】本発明の第１３の参考例の半導体装置の製造工程図
【図１００】本発明の第１３の参考例の半導体装置の製造工程図
【図１０１】本発明の第１３の参考例の半導体装置の製造工程図
【図１０２】本発明の第１３の参考例の半導体装置の製造工程図
【図１０３】本発明の第１３の参考例の半導体装置の製造工程図
【図１０４】本発明の第１３の参考例の半導体装置の製造工程図
【図１０５】同工程で得られたトランジスタのゲート電圧と移動度との関係を示す図
【図１０６】同工程で得られたリングオシレータの遅延時間とＶｄｄとの関係を示す図
【図１０７】本発明の第１４の参考例の半導体装置の製造工程図
【図１０８】本発明の第１４の参考例の半導体装置の製造工程図
【図１０９】本発明の第１４の参考例の半導体装置の製造工程図
【図１１０】本発明の第１４の参考例の半導体装置の製造工程図
【図１１１】本発明の第１４の参考例の半導体装置の製造工程図
【図１１２】本発明の第１４の参考例の半導体装置の製造工程図
【図１１３】本発明の第１４の参考例の半導体装置の製造工程図
【図１１４】本発明の第１４の参考例の半導体装置の製造工程図
【図１１５】本発明の第１４の参考例の半導体装置の製造工程図
【図１１６】同装置で得られたトランジスタのゲート電圧とドレイン電流との関係を示す図
【図１１７】同装置で得られたトランジスタのチャネル寸法と閾値電圧との関係を示す図
【図１１８】本発明の第１５の参考例の半導体装置の製造工程図
【図１１９】本発明の第１５の参考例の半導体装置の製造工程図
【図１２０】本発明の第１５の参考例の半導体装置の製造工程図
【図１２１】本発明の第１５の参考例の半導体装置の製造工程図
【図１２２】本発明の第１５の参考例の半導体装置の製造工程図
【図１２３】本発明の第１５の参考例の半導体装置の製造工程図
【図１２４】本発明の第１５の参考例の半導体装置の製造工程図
【図１２５】本発明の第１５の参考例の半導体装置の製造工程図
【図１２６】本発明の第１５の参考例の半導体装置の製造工程図
【図１２７】本発明の第１５の参考例の半導体装置の製造工程図
【図１２８】本発明の第１５の参考例の半導体装置の製造工程図
【図１２９】本発明の第１５の参考例の半導体装置の製造工程図
【図１３０】本発明の第１５の参考例の半導体装置の製造工程図
【図１３１】本発明の第１５の参考の半導体装置の製造工程図
【図１３２】同半導体装置の等価回路図
【図１３３】従来例の半導体装置を示す図
【図１３４】従来例の半導体薄膜の形成工程を示す図
【図１３５】従来例の半導体薄膜の形成の経過を示す説明図
【図１３６】本発明の検証に用いたシミュレータの基本モデルを示す図
【図１３７】本発明の検証に用いたシミュレータの変数を示す図
【図１３８】本発明の検証に用いたシミュレータの基本出力を示す図
【図１３９】従来の方法で形成された単結晶薄膜試料の電子線回折像
【図１４０】従来の方法を説明するための試料構造を示す図
【図１４１】従来の方法で得られた単結晶薄膜の光学顕微鏡写真および成長距離の時間依存性質を示す図
【図１４２】同工程で得られた半導体薄膜のＴＥＭ像を示す図
【図１４３】同工程で得られた半導体薄膜のＴＥＭ像を示す図
【図１４４】同工程で得られた半導体薄膜のＴＥＭ像を示す図
【図１４５】同工程で得られた半導体薄膜のＴＥＭ像を示す図
【図１４６】従来例の半導体薄膜の成長を示す模式図
【図１４７】従来例の半導体薄膜の応力分布を示す図
【符号の説明】
【０４１０】
１…シリコン基板
２…シリコン酸化膜
３…非晶質シリコン層
４…単結晶シリコン層
６…ゲート電極
７…ソース・ドレイン領域
８…素子分離絶縁膜
１１…シリコン基板表面
１２…シリコン酸化膜
１３…非晶質シリコン
１４…単結晶シリコン
４１…シリコン基板
４２…シリコン酸化膜
４３…非晶質シリコン
４４…単結晶シリコン粒
５１…シリコン基板
５２…シリコン酸化膜
５３…非晶質シリコン
５４…単結晶シリコン
６１…シリコン基板
６２…酸化シリコン膜
６３…レジストパターン
６４…イオン
６５…酸化シリコン膜
６６…レジストパターン
６７…イオン
６９…単結晶粒状体
７０…酸化シリコン膜
７１…多結晶シリコン膜
７２…酸化シリコン膜
７３…多結晶シリコン膜
１０１…チャンバー
１０２…原料ガス導入口
１０３…排気口
１０４…試料台
１０５…ビーム照射手段
１０６…受光管
２０２…酸化シリコン膜
２０３…開口部
２０４…非晶質シリコン膜
２０５…単結晶シリコン膜
２０６…非晶質ゲルマニウム
２０７…単結晶ゲルマニウム
３１１…チャンバー
３１２…原料ガス導入口
３１３…排気口
３１４…試料台
３１５…レーザ光源
３１６…分光器
３１７…マスフローコントローラ
４１６…Ａｒレーザ
４１７…分光器
【図１】
2004289169.tif 000004
【図２】
2004289169.tif 000005
【図３】
2004289169.tif 000006
【図４】
2004289169.tif 000007
【図５】
2004289169.tif 000008
【図６】
2004289169.tif 000009
【図７】
2004289169.tif 000010
【図８】
2004289169.tif 000011
【図９】
2004289169.tif 000012
【図１０】
2004289169.tif 000013
【図１１】
2004289169.tif 000014
【図１２】
2004289169.tif 000015
【図１３】
2004289169.tif 000016
【図１４】
2004289169.tif 000017
【図１５】
2004289169.tif 000018
【図１６】
2004289169.tif 000019
【図１７】
2004289169.tif 000020
【図１８】
2004289169.tif 000021
【図１９】
2004289169.tif 000022
【図２０】
2004289169.tif 000023
【図２１】
2004289169.tif 000024
【図２２】
2004289169.tif 000025
【図２３】
2004289169.tif 000026
【図２４】
2004289169.tif 000027
【図２５】
2004289169.tif 000028
【図２６】
2004289169.tif 000029
【図２７】
2004289169.tif 000030
【図２８】
2004289169.tif 000031
【図２９】
2004289169.tif 000032
【図３０】
2004289169.tif 000033
【図３１】
2004289169.tif 000034
【図３２】
2004289169.tif 000035
【図３３】
2004289169.tif 000036
【図３４】
2004289169.tif 000037
【図３５】
2004289169.tif 000038
【図３６】
2004289169.tif 000039
【図３７】
2004289169.tif 000040
【図３８】
2004289169.tif 000041
【図３９】
2004289169.tif 000042
【図４０】
2004289169.tif 000043
【図４１】
2004289169.tif 000044
【図４２】
2004289169.tif 000045
【図４３】
2004289169.tif 000046
【図４４】
2004289169.tif 000047
【図４５】
2004289169.tif 000048
【図４６】
2004289169.tif 000049
【図４７】
2004289169.tif 000050
【図４８】
2004289169.tif 000051
【図４９】
2004289169.tif 000052
【図５０】
2004289169.tif 000053
【図５１】
2004289169.tif 000054
【図５２】
2004289169.tif 000055
【図５３】
2004289169.tif 000056
【図５４】
2004289169.tif 000057
【図５５】
2004289169.tif 000058
【図５６】
2004289169.tif 000059
【図５７】
2004289169.tif 000060
【図５８】
2004289169.tif 000061
【図５９】
2004289169.tif 000062
【図６０】
2004289169.tif 000063
【図６１】
2004289169.tif 000064
【図６２】
2004289169.tif 000065
【図６３】
2004289169.tif 000066
【図６４】
2004289169.tif 000067
【図６５】
2004289169.tif 000068
【図６６】
2004289169.tif 000069
【図６７】
2004289169.tif 000070
【図６８】
2004289169.tif 000071
【図６９】
2004289169.tif 000072
【図７０】
2004289169.tif 000073
【図７１】
2004289169.tif 000074
【図７２】
2004289169.tif 000075
【図７３】
2004289169.tif 000076
【図７４】
2004289169.tif 000077
【図７５】
2004289169.tif 000078
【図７６】
2004289169.tif 000079
【図７７】
2004289169.tif 000080
【図７８】
2004289169.tif 000081
【図７９】
2004289169.tif 000082
【図８０】
2004289169.tif 000083
【図８１】
2004289169.tif 000084
【図８２】
2004289169.tif 000085
【図８３】
2004289169.tif 000086
【図８４】
2004289169.tif 000087
【図８５】
2004289169.tif 000088
【図８６】
2004289169.tif 000089
【図８７】
2004289169.tif 000090
【図８８】
2004289169.tif 000091
【図８９】
2004289169.tif 000092
【図９０】
2004289169.tif 000093
【図９１】
2004289169.tif 000094
【図９２】
2004289169.tif 000095
【図９３】
2004289169.tif 000096
【図９４】
2004289169.tif 000097
【図９５】
2004289169.tif 000098
【図９６】
2004289169.tif 000099
【図９７】
2004289169.tif 000100
【図９８】
2004289169.tif 000101
【図９９】
2004289169.tif 000102
【図１００】
2004289169.tif 000103
【図１０１】
2004289169.tif 000104
【図１０２】
2004289169.tif 000105
【図１０３】
2004289169.tif 000106
【図１０４】
2004289169.tif 000107
【図１０５】
2004289169.tif 000108
【図１０６】
2004289169.tif 000109
【図１０７】
2004289169.tif 000110
【図１０８】
2004289169.tif 000111
【図１０９】
2004289169.tif 000112
【図１１０】
2004289169.tif 000113
【図１１１】
2004289169.tif 000114
【図１１２】
2004289169.tif 000115
【図１１３】
2004289169.tif 000116
【図１１４】
2004289169.tif 000117
【図１１５】
2004289169.tif 000118
【図１１６】
2004289169.tif 000119
【図１１７】
2004289169.tif 000120
【図１１８】
2004289169.tif 000121
【図１１９】
2004289169.tif 000122
【図１２０】
2004289169.tif 000123
【図１２１】
2004289169.tif 000124
【図１２２】
2004289169.tif 000125
【図１２３】
2004289169.tif 000126
【図１２４】
2004289169.tif 000127
【図１２５】
2004289169.tif 000128
【図１２６】
2004289169.tif 000129
【図１２７】
2004289169.tif 000130
【図１２８】
2004289169.tif 000131
【図１２９】
2004289169.tif 000132
【図１３０】
2004289169.tif 000133
【図１３１】
2004289169.tif 000134
【図１３２】
2004289169.tif 000135
【図１３３】
2004289169.tif 000136
【図１３４】
2004289169.tif 000137
【図１３５】
2004289169.tif 000138
【図１３６】
2004289169.tif 000139
【図１３７】
2004289169.tif 000140
【図１３８】
2004289169.tif 000141
【図１３９】
2004289169.tif 000142
【図１４０】
2004289169.tif 000143
【図１４１】
2004289169.tif 000144
【図１４２】
2004289169.tif 000145
【図１４３】
2004289169.tif 000146
【図１４４】
2004289169.tif 000147
【図１４５】
2004289169.tif 000148
【図１４６】
2004289169.tif 000149
【図１４７】
2004289169.tif 000150