(57)【要約】【課題】従来のマイクロコンピュータ装置の待機時に電源電圧供給を停止する場合、レジスタのデータの退避処理用回路が必要であり、また、データの退避処理および復帰処理等が必要となる。このための回路形成スペースが増え、また、退避および復帰のための処理時間が増えるという問題がある【解決手段】マイクロコンピュータ装置の待機時の処理方法において、マイクロコンピュータ装置のレジスタを構成する記憶素子を、重ね書き可能な不揮発性メモリで構成し、レジスタのデータの退避処理をせずに電源電圧供給を停止する。【選択図】　図１
2004078772.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータ装置の待機時の処理方法において、該マイクロコンピュータ装置のレジスタを構成する記憶素子を、重ね書き可能な不揮発性メモリで構成し、該レジスタのデータの退避処理をせずに電源電圧供給を停止することを特徴とするマイクロコンピュータ装置の待機時の処理方法。
【請求項２】
レジスタを構成する記憶素子が重ね書き可能な不揮発性メモリであることを特徴とするマイクロコンピュータ装置。
【請求項３】
該重ね書き可能な不揮発性メモリが強誘電体メモリであることを特徴とする請求項２記載のマイクロコンピュータ装置。
【請求項４】
前記レジスタは、プログラムカウンタ、命令レジスタ、アキュムレータ、状態レジスタ、汎用レジスタおよびＩ／Ｏレジスタであることを特徴とする請求項２または３記載のマイクロコンピュータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロコンピュータ装置に関し、特に、電源電圧の供給停止中にレジスタのデータを保存する必要があるマイクロコンピュータ装置およびマイクロコンピュータ装置の待機時の処理方法に関する。
【０００２】
【従来の技術】
マイクロコンピュータ装置が待機状態にあるときの消費電力を低減させる低消費電力モードにする方法として、使用されない内部モジュールに対して、クロックの供給を停止したり、または、必要なレジスタのデータを退避用メモリに一旦保存してから電源電圧供給を停止する方法等が知られている。
【０００３】
しかし、使用されない内部モジュールへのクロック供給を停止し、低消費電力モードにしたとしても、必要なレジスタのデータを保存しておくには電源電圧を下げることはできない。従って、内部モジュールへの電源電圧を供給しているのでリーク電流は流れ続ける。このため、低消費電力化を図るには内部モジュールへの電源電圧供給を停止することが望ましい。
【０００４】
図４は、従来のマイクロコンピュータ装置の待機時の処理フローチャートを示すもので、マイクロコンピュータ装置が動作中に待機状態に移行する場合、必要なレジスタのデータを退避用のメモリに退避させるために、退避処理（ステップＳ１）を行った後、電源電圧供給を停止（ステップＳ２）する。待機状態からマイクロコンピュータ装置の動作を継続させるためには、まず、電源電圧供給（ステップＳ３）をして、退避用メモリに退避してあったデータを再度マイクロコンピュータ装置のレジスタへ読み込むための復帰処理（ステップＳ４）を行いマイクロコンピュータ装置の動作を継続させる。
【０００５】
図５は、従来のマイクロコンピュータ装置の３２ビット汎用レジスタの回路図の一例を示すもので、フリップフロップを含み４個のトランジスタにより１ビットの記憶素子が構成され、記憶素子として揮発性である。図５において、ＲＬはレジスタアクセス信号線、ＢＬ１〜ＢＬ３２は入力ビットライン、ＢＬ＊　１　〜ＢＬ＊　３２は読み出し書き込みビットラインである。なお、電源関係の回路は省略している。図５において、トランジスタＱ５２０１〜Ｑ５２３２およびトランジスタＱ５３０１〜Ｑ５３３２はそれぞれフリップフロップを構成し、レジスタからのデータの読み出しは、レジスタアクセス線ＲＬの信号により、トランジスタＱ５１０１〜Ｑ５１３２およびトランジスタＱ５４０１〜Ｑ５４３２をアクティブにして読み出し書き込みビットラインＢＬ＊　１　〜ＢＬ＊　３２からデータを出力する。
【０００６】
また、レジスタへのデータ書き込みは、レジスタアクセス信号線ＲＬにより、トランジスタＱ５１０１〜Ｑ５１３２およびトランジスタＱ５４０１〜Ｑ５４３２をアクティブにして入力ビットラインＢＬ１〜ＢＬ３２および読み出し書き込みビットラインＢＬ＊　１　〜ＢＬ＊　３２を用いてデータを書き込む。
【０００７】
【発明が解決しようとする課題】
しかし、必要なレジスタのデータを退避用メモリに保存して、電源電圧供給を停止する方法では、レジスタのデータの退避処理用回路が必要であり、また、データの退避処理および復帰処理等が必要となる。このための回路形成スペースが増え、また、退避および復帰のための処理時間が増えるという問題がある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため請求項１の発明では、マイクロコンピュータ装置の待機時の処理方法において、マイクロコンピュータ装置のレジスタを構成する記憶素子を、重ね書き可能な不揮発性メモリで構成し、このレジスタのデータの退避処理をせずに電源電圧供給を停止することを特徴とする。請求項２の発明では、レジスタを構成する記憶素子が重ね書き可能な不揮発性メモリであることを特徴とする。請求項３の発明では、該重ね書き可能な不揮発性メモリが強誘電体メモリであることを特徴とする。請求項４の発明では、レジスタは、プログラムカウンタ、命令レジスタ、アキュムレータ、状態レジスタ、汎用レジスタおよびＩ／Ｏレジスタであることを特徴とする。
【０００９】
すなわち、本発明は、マイクロコンピュータ装置のレジスタを構成する記憶素子が重ね書き可能な不揮発性メモリであるので、退避処理用回路が不要である。また、マイクロコンピュータ装置の待機時に電源電圧供給を停止しても、レジスタの記憶内容は保持されているので、低消費電力化を図り、かつ従来のような退避処理、復帰処理のための余分の時間を必要としない。
【００１０】
また、レジスタを構成する記憶素子の回路が、従来に比して簡単であり、マイクロコンピュータ装置の小型化を図ることができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施例によるマイクロコンピュータ装置の待機時の処理方法およびマイクロコンピュータ装置について図１〜図３を用いて説明する。
図１は、本発明の実施例によるマイクロコンピュータ装置の待機時のフローチャートである。マイクロコンピュータ装置が動作中に待機状態に移行する場合、レジスタのデータを退避用のメモリに退避させることなく電源電圧供給を停止（ステップＳ１）する。そして、電源電圧供給（ステップＳ２）すれば待機状態からマイクロコンピュータ装置の動作を復帰継続させることができる。
【００１２】
図２は、本発明の実施例によるマイクロコンピュータ装置の構成図である。
図２において、１０１はプログラムカウンタ（ＰＣ）であり、実行している命令のアドレスを示すレジスタ、１０２は、命令レジスタ（ＩＲ）であり、フェッチした命令コードを格納するためのレジスタ、１０７は、命令デコーダ（ＤＥＣ）であり、命令コードから処理を行う信号にデコードする部分である。１０４は、汎用レジスタであり、データを保存するためのレジスタ、１０８は、演算回路（ＡＬＵ）であり、足し算を行う。１０６は、アキュムレータ（ＡＣＣ）であり、足し算した結果を格納するレジスタ、１０５は、足し算した結果やキャリまたはボローが発生したなどの情報を格納するための状態レジスタ、１０３は、Ｉ／Ｏレジスタであり、図示されていないデータまたはアドレスバスに接続されており、周辺機器の状態または設定レジスタとして用いられたり、またはＩ／Ｏポートレジスタとして用いられ、図示されてないロジック回路等に接続されている。
【００１３】
１０９は、マイクロコンピュータ装置を動作させるための電源であり、１１０は電源のオン、オフを行うスイッチである。
このマイクロコンピュータ装置の構成については、従来と同じであるが、ここで使用されているプログラムカウンタ１０１、命令レジスタ１０２、汎用レジスタ１０４、アキュムレータ１０６、状態レジスタ１０５、Ｉ／Ｏレジスタ１０３の各レジスタの回路は従来と異なっている。
【００１４】
図３は、本発明の実施例によるマイクロコンピュータ装置の３２ビットレジスタの回路図を示すもので、強誘電体容量を含み、２個のトランジスタにより１ビットの記憶素子が構成されている。図３において、ＲＷはレジスタ書き込み信号線、ＲＲはレジスタ読み出し信号線、ＢＬ１〜ＢＬ３２は書き込みビットライン、ＢＬ＊　１　〜ＢＬ＊　３２は読み出しビットライン、ＰＬ１〜ＰＬ３２はプレートラインである。
【００１５】
レジスタからのデータの読み出しは、レジスタ読み出し信号線ＲＲにより、トランジスタＱ３３０１〜Ｑ３３３２をアクティブにして読み出しビットラインＢＬ＊　１　〜ＢＬ＊　３２からデータを出力する。また、レジスタへのデータ書き込みは、レジスタ書き込み信号線ＲＷにより、トランジスタＱ３１０１〜Ｑ３１３２をアクティブにして書き込みビットラインＢＬ１〜ＢＬ３２およびプレートラインＰＬ１〜ＰＬ３２を用いて、強誘電体メモリＱ３２０１〜Ｑ３２３２に書き込む。
【００１６】
例えば、強誘電体メモリＱ３２０１にデータ”１”　を書く場合は、ＢＬ１＝”１”　、ＰＬ１＝”０”　を入力する。また、データ”０”　を書き込む場合は、ＢＬ１＝”０”　、ＰＬ１＝”１”　を入力する。
このように、本発明は、マイクロコンピュータ装置のレジスタを構成する記憶素子が重ね書き可能な不揮発性メモリである強誘電体メモリ（ＦＲＡＭ）を使用しているので、退避処理用回路が不要である。また、マイクロコンピュータ装置の待機時に電源電圧供給を停止しても、各レジスタの記憶内容は保持されているので、従来のように退避処理、復帰処理のための余分の時間を必要としない。
【００１７】
また、レジスタを構成する記憶素子の回路が、従来に比して簡単であり、マイクロコンピュータ装置の小型化を図ることができる。
【００１８】
【発明の効果】
以上説明したように、本発明は、マイクロコンピュータ装置の待機時に電源電圧供給を停止しても、レジスタの記憶内容は保持されているので、低消費電力化を図り、かつ退避処理、復帰処理のための余分の時間を必要としないという効果がある。また、マイクロコンピュータ装置を小型化できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施例によるマイクロコンピュータ装置の待機時の処理フローチャート。
【図２】本発明の実施例によるマイクロコンピュータ装置の構成図。
【図３】本発明の実施例によるマイクロコンピュータ装置のレジスタの回路図。
【図４】従来のマイクロコンピュータ装置の待機時の処理フローチャート。
【図５】従来のマイクロコンピュータ装置のレジスタの回路図。
【符号の説明】
１０１　　プログラムカウンタ
１０２　　命令レジスタ
１０３　　Ｉ／Ｏレジスタ
１０４　　汎用レジスタ
１０５　　状態レジスタ
１０６　　アキュムレータ
１０７　　命令デコーダ
１０８　　演算回路
１０９　　電源
１１０　　スイッチ
Ｑ３１０１〜Ｑ３１３２、Ｑ３３０１〜Ｑ３３３２　　トランジスタ
Ｑ３２０１〜Ｑ３２３２　　強誘電体メモリ
Ｑ５１０１〜Ｑ５１３２、Ｑ５２０１〜Ｑ５２３２、Ｑ５３０１〜Ｑ５３３２、Ｑ５４０１〜Ｑ５４３２　　トランジスタ
【図１】
2004078772.tif 000003
【図２】
2004078772.tif 000004
【図３】
2004078772.tif 000005
【図４】
2004078772.tif 000006
【図５】
2004078772.tif 000007