(57)【要約】【課題】比較的低い電圧の領域についても電流制限を実行する。【解決手段】駆動スイッチ（パワーＭＯＳ−ＦＥＴ）１２のオンオフ動作により負荷１１に対する駆動電流Ｉｄのオンオフ切替えを行うにあたって、駆動スイッチ１２のドレインとソースの間の電圧Ｖｄｓが所定のしきい値を越える場合には、駆動スイッチ１２に流れる電流Ｉｄを制限するほか、少なくとも駆動スイッチ１２のドレインとソースの間の電圧Ｖｄｓが所定のしきい値未満である場合には、電源側から駆動スイッチ１２に与えられる電流を分流回路４５で分流し、その過電流Ｉ１を、カレントミラー回路４３及び定電流源４４を用いて検出して、その検出結果に基づいて、駆動スイッチ１２に流れる電流Ｉｄを制限する。【選択図】        図１
2004248454.tif 000002
【特許請求の範囲】
【請求項１】
駆動スイッチとしてのパワーＭＯＳ−ＦＥＴのオンオフ動作により所定の負荷に対する駆動電流をオンとオフとの間で切り換えるとともに、当該パワーＭＯＳ−ＦＥＴを駆動し且つ過電流を保護する主機能部と、
電源側から前記駆動スイッチに与えられる電流を分流して過電流を検出するための分流検出部と
を備え、
前記主機能部が、少なくとも前記パワーＭＯＳ−ＦＥＴのドレインとソースの間の電圧が所定のしきい値未満である場合に、前記分流検出部で検出された過電流に基づいて、前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する機能を有せしめられた過電流制限回路。
【請求項２】
請求項１に記載の過電流制限回路であって、
前記主機能部が、前記パワーＭＯＳ−ＦＥＴのドレインとソースの間の電圧が所定のしきい値を越える場合に、当該パワーＭＯＳ−ＦＥＴに流れる電流をチョッピングにより制限する機能をさらに有せしめられた過電流制限回路。
【請求項３】
請求項１または請求項２に記載の過電流制限回路であって、
前記分流検出部が、
前記駆動スイッチに電源側から与えられる電流を所定の分流比で分流する分流回路と、
一方の経路に、前記分流回路で分流された分流電流が流れるとともに、他方の経路において、前記分流電流に対する所定のミラー比のミラー電流を得るカレントミラー回路と、
前記カレントミラー回路の前記他方の経路に設置される定電流源と
を備え、
前記分流回路が、
前記駆動スイッチに対してゲート及びドレインがそれぞれ共通に接続されたセンスＭＯＳ−ＦＥＴと、
前記センスＭＯＳ−ＦＥＴのソース電圧及び前記駆動スイッチのソース電圧が入力される差動アンプと
を備え、
前記分流検出部における前記過電流の検出点が、前記他方の経路の定電流源とカレントミラー回路との接続中間点に設定されたことを特徴とする過電流制限回路。
【請求項４】
請求項１ないし請求項３のいずれかに記載の過電流制限回路であって、
前記主機能部が、
前記パワーＭＯＳ−ＦＥＴのドレインとソースの間の電圧が前記所定のしきい値を越える場合に、当該パワーＭＯＳ−ＦＥＴに流れる電流を制限する電流制限部と、
前記駆動スイッチを遮断またはチョッピングすることで前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する保護用論理回路と
を備え、
前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記保護用論理回路または電流制限部を通じて、前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する機能を有せしめられた過電流制限回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、負荷に接続されて過電流を防止する過電流制限回路に関する。
【０００２】
【従来の技術】
自動車には、エンジン系、車体電動系または情報系等の様々な車載負荷が搭載されており、特に近年の電子技術の発展により、車載負荷としての各種電子ユニット等が数多く搭載されてきている。
【０００３】
ところで従来、図３の如く、負荷１と電源２とを結ぶ電流経路３にフューズ４を設置することで、各種の過電流保護を行ってきた（従来技術１）。尚、図３中の符合５はメカニカルリレーである。
【０００４】
しかしながら、過電流保護のために上記のようなフューズ４を使用する場合、このフューズ４が頻繁に切れると、それを交換する作業も頻繁になる。また、一般に、複数のフューズ４をひとまとめにユニット化したフューズボックスが使用されるが、このフューズボックスの体積が大きく、他の車載電装品の搭載スペースが少なくなる。さらに、フューズ４の交換作業を考慮すると、フューズボックスの搭載位置が限定される。
【０００５】
これらに鑑みて、フューズボックスに代えて半導体リレーを用いた過電流制限回路を設置することも行われている。
【０００６】
具体的には以下の２つの方法がある。
【０００７】
ひとつには、過電流をシャント抵抗またはセンスまたはＭＯＳ−ＦＥＴで検出し、マイクロコンピュータまたは外部回路で過電流の判定をするもの（従来技術２）がある。この場合、突入電流は外部回路の基準電圧変更かマイクロコンピュータのソフトウェアプログラムにより対応することになる。
【０００８】
あるいは、図４に示すように、電流検出機能と判定機能を有する自己保護型のＩＰＤ（インテリジェントパワーデバイス）６を使用するもの（従来技術３）もある。
【０００９】
この従来技術３のＩＰＤ６は、図５の如く、過電流制限回路自身に過電流が流れたり過温度となった場合に、その旨を検出して電流を遮断する自己保護型の過電流保護機能を有するものである。この場合は、図４におけるフューズ４を省略することも可能である。
【００１０】
このＩＰＤ６は、図５の如く、基本的には、負荷１１に対する駆動のオンオフ切替えをパワーＭＯＳ−ＦＥＴからなる第１のスイッチング素子（駆動スイッチ）１２で行う構成となっている。
【００１１】
具体的には、操作者が操作スイッチ１３でオンオフ切替操作を行ったときに、その操作スイッチ１３のオンオフ状態を入力インターフェース回路１５が検知する。入力インターフェース回路１５が操作スイッチ１３のオン状態を検知したときには、ＦＥＴとしての第２のスイッチング素子１７がオン状態となり、保護用論理回路２１及びチャージポンプ２３に電源（＋Ｂ）１９が投入されて動作する。
【００１２】
この場合、チャージポンプ２３は、第１のスイッチング素子１２のゲートをそのソースよりも高電位に保つためＮチャネルＦＥＴ及び発振用コンデンサ等を用いて電源（＋Ｂ）１９の電圧を昇圧（例えば２倍）する。
【００１３】
この際、電流制限部２５は、第１のスイッチング素子（駆動スイッチ）１２のドレイン−ソース間の電圧降下が所定のしきい値を超えたか否かを判断し、第１のスイッチング素子１２のドレイン−ソース間の電圧降下が所定のしきい値を超えた場合に、そのゲート−ソース間を断続的に短絡させて当該ゲートへの入力電圧を低減させ、第１のスイッチング素子１２に流れる電流を低減させる。
【００１４】
そして、このＩＰＤ６には、過電流を検知してその旨を保護用論理回路２１に報知する過電流検知回路２９と、過温度を検出して保護用論理回路２１に報知する過温度検出回路３１とが設けられており、保護用論理回路２１は、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、チャージポンプ２３を介して、第１のスイッチング素子１２のゲート電圧の供給を遮断または断続的に停止することで電流及び温度を調整する。
【００１５】
ただし、負荷１１に対してサージ電流が発生した場合に、負荷１１に対する電流供給の遮断を行った場合に負サージにより電圧の過低下を抑制するため、ダイナミッククランプ回路２７は、負サージが発生している間だけ、第１のスイッチング素子１２をオンにして過電流制限回路内の各部位を保護するよう機能する。
【００１６】
そして、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、その出力の論理和を論理和回路３３が論理判断し、ＦＥＴである第３のスイッチング素子３７をオン切り換えして、プルアップ抵抗３５を利用して例えば警告ランプ等の外部の警告装置等（図示省略）にその旨を報知する。
【００１７】
これらの従来技術２，３によると、それまで必要であったフューズ４の交換回数が大幅に低減し、その分の手間が必要なくなる。さらに、フューズボックス自体を省略することも可能であり、この場合には、必要となる搭載スペースを縮小することができる。
【００１８】
参考のために、この発明に関連する先行技術文献を以下に示しておく。
【００１９】
【特許文献１】
特開２０００−３１２４３３号公報
【００２０】
【発明が解決しようとする課題】
上記従来技術２の方式では、外部回路やマイクロコンピュータについてコスト上昇及び体積上昇を招いてしまい、実質的に普及するには至っていない。
【００２１】
この点、上記従来技術３の方式だと、使用される要素がＩＰＤ６として集約されて構成できるため、体積効率が極めてよく、しかもコストが安価であるという利点がある。
【００２２】
しかしながら、従来技術３の方式では、負荷１１が短絡等によって過負荷状態となった場合に、その過負荷を確実に検出しＩＰＳを完全に保護するまでには至っていなかった。
【００２３】
具体的に、例えば上述したように、第１のスイッチング素子（駆動スイッチ）１２のドレイン−ソース間の電圧降下が所定のしきい値を超えたか否かを判断し、その判断結果に応じてゲートへの入力電圧を低減させる場合、過電流が発生した際に、第１のスイッチング素子１２のゲート電圧を一定値に絞るだけであったため、負荷短絡時等でのドレイン−ソース間の電圧降下が大きい状態では、第１のスイッチング素子１２のドレイン−ソース間電圧に対するドレイン電流の特性より、電流制限が十分でなく過電力破壊するおそれがあった。
【００２４】
また、従来技術３の場合、第１のスイッチング素子１２のドレイン−ソース間電圧が一定電圧以上にならないと電流制限部２５が動作しないため、中途半端な過電流状態では、第１のスイッチング素子１２のドレイン−ソース間電圧が小さいが故にゲート電圧の制限動作に至らないことが有り、この状態が長時間経過すると、第１のスイッチング素子１２が過電流により破壊するおそれがあった。
【００２５】
そこで、この発明の課題は、駆動スイッチのドレイン／ソース間電圧が比較的低い場合にも適正に過電流を制限し得る過電流制限回路を提供することにある。
【００２６】
【課題を解決するための手段】
上記課題を解決すべく、請求項１に記載の発明は、駆動スイッチとしてのパワーＭＯＳ−ＦＥＴのオンオフ動作により所定の負荷に対する駆動電流をオンとオフとの間で切り換えるとともに、当該パワーＭＯＳ−ＦＥＴを駆動し且つ過電流を保護する主機能部と、電源側から前記駆動スイッチに与えられる電流を分流して過電流を検出するための分流検出部とを備え、前記主機能部が、少なくとも前記パワーＭＯＳ−ＦＥＴのドレインとソースの間の電圧が所定のしきい値未満である場合に、前記分流検出部で検出された過電流に基づいて、前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する機能を有せしめられたものである。
【００２７】
請求項２に記載の発明は、請求項１に記載の過電流制限回路であって、前記主機能部が、前記パワーＭＯＳ−ＦＥＴのドレインとソースの間の電圧が所定のしきい値を越える場合に、当該パワーＭＯＳ−ＦＥＴに流れる電流をチョッピングにより制限する機能をさらに有せしめられたものである。
【００２８】
請求項３に記載の発明は、請求項１または請求項２に記載の過電流制限回路であって、前記分流検出部が、前記駆動スイッチに電源側から与えられる電流を所定の分流比で分流する分流回路と、一方の経路に、前記分流回路で分流された分流電流が流れるとともに、他方の経路において、前記分流電流に対する所定のミラー比のミラー電流を得るカレントミラー回路と、前記カレントミラー回路の前記他方の経路に設置される定電流源とを備え、前記分流回路が、前記駆動スイッチに対してゲート及びドレインがそれぞれ共通に接続されたセンスＭＯＳ−ＦＥＴと、前記センスＭＯＳ−ＦＥＴのソース電圧及び前記駆動スイッチのソース電圧が入力される差動アンプとを備え、前記分流検出部における前記過電流の検出点が、前記他方の経路の定電流源とカレントミラー回路との接続中間点に設定されたものである。
【００２９】
請求項４に記載の発明は、請求項１ないし請求項３のいずれかに記載の過電流制限回路であって、前記主機能部が、前記パワーＭＯＳ−ＦＥＴのドレインとソースの間の電圧が前記所定のしきい値を越える場合に、当該パワーＭＯＳ−ＦＥＴに流れる電流を制限する電流制限部と、前記駆動スイッチを遮断またはチョッピングすることで前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する保護用論理回路とを備え、前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記保護用論理回路または電流制限部を通じて、前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する機能を有せしめられたものである。
【００３０】
【発明の実施の形態】
＜構成＞
図１はこの発明の一の実施の形態に係る過電流制限回路を示すブロック図である。尚、この実施の形態においては、図５に示した従来技術３内の各要素と同等の機能を有する要素については同一符合を付している。
【００３１】
この過電流制限回路は、図１の如く、第１のスイッチング素子（駆動スイッチ）１２のドレイン側の電流を、この第１のスイッチング素子１２に並列に接続される分流回路４５に分流させ、この分流した電流について、カレントミラー回路４３によって、別の定電流源４４からの定電流経路４７に対してミラー比分だけ正確に流すようにし、さらに定電流経路４７側の電圧降下の状態に応じて第１のスイッチング素子１２を過電流状態から保護するようにしている。
【００３２】
具体的に、この過電流制限回路は、従来技術３で説明した自己保護型の過電流保護機能部（以下「主機能部」と称す）４０に加えて、第１のスイッチング素子１２に並列に接続される分流回路４５と、この分流回路４５の下流側に接続されるカレントミラー回路４３と、カレントミラー回路４３の一端側を定電流経路４７として当該定電流経路４７に定電流を与える定電流源４４とを備える。
【００３３】
主機能部４０は、当該主機能部４０自身の内部における過電流及び過温度を検知して負荷１１に対する駆動電流を調整するもので、従来技術３と同様、第１のスイッチング素子（駆動スイッチ）１２と、入力インターフェース回路１５と、第２のスイッチング素子１７と、保護用論理回路２１と、チャージポンプ２３と、電流制限部２５と、ダイナミッククランプ回路２７と、過電流検知回路２９と、過温度検出回路３１と、論理和回路３３と、第３のスイッチング素子３７とを備える。
【００３４】
第１のスイッチング素子（駆動スイッチ）１２は、パワーＭＯＳ−ＦＥＴ（電界効果型トランジスタ）が使用されて負荷１１に対する駆動のオンオフ切替えを行うものである。
【００３５】
入力インターフェース回路１５は、負荷１１の駆動について操作者がオンオフ切替操作を行うための操作スイッチ１３のオンオフ状態を検知するものである。
【００３６】
第２のスイッチング素子１７は、ＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果型トランジスタ）が使用されて入力インターフェース回路１５が操作スイッチ１３のオン状態を検知したときにオン状態となるものである。
【００３７】
保護用論理回路２１は、電源（＋Ｂ）１９からの給電を受けて動作するようになっており、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、これらの各回路２９，３１からの断続的な信号に基づいてチャージポンプ２３を介し第１のスイッチング素子１２のゲート電圧の供給を遮断または断続的に停止（チョッピング）して、負荷１１に対する駆動電流Ｉｄ及び温度を調整するものである。
【００３８】
そして、この保護用論理回路２１は、後述する分流検出部４１から与えられた報知信号に基づいて負荷１１の駆動電流に異常が発生したときにも、第１のスイッチング素子１２のゲート電圧の供給を停止して、負荷１１に対する駆動電流Ｉｄを遮断またはチョッピングするようになっている。
【００３９】
チャージポンプ２３は、第１のスイッチング素子１２のゲートをそのソースよりも高電位に保つためＮチャネルＦＥＴ及び発振用コンデンサ等を用いて電源（＋Ｂ）１９の電圧を昇圧（例えば２倍）するものである。
【００４０】
電流制限部２５は、第１のスイッチング素子１２のドレイン−ソース間の電圧降下（図２中の横軸Ｖｄｓ）が所定のしきい値Ｔｈ１を超えた場合に、ゲート−ソース間を断続的に短絡させて、当該ゲートへの入力電圧を低減させ、図２中の第１の電流制限曲線Ｇ３に示すように、第１のスイッチング素子１２に流れる電流Ｉｄを低減させるものである。
【００４１】
ダイナミッククランプ回路２７は、サージ電流の発生時に負荷１１に対する電流供給の遮断またはチョッピングを行った場合に負サージにより電圧の過低下を抑制するために第１のスイッチング素子１２をオンにして過電流制限回路内の各部位を保護するためのものである。
【００４２】
過電流検知回路２９は、過電流を検知してその過電流が持続する間は保護用論理回路２１に所定の信号を断続的に送信し続けるものである。
【００４３】
過温度検出回路３１は、過温度を検出してその過温度が持続する間は保護用論理回路２１に所定の信号を断続的に送信し続けるものである。尚、この過温度検出回路３１としては、過温度が解除された際の復帰にリセット信号が必要なラッチ型と、温度が低下した場合に再オン切り換えを行う自動復帰型とがあるが、いずれが適用されても差し支えない。
【００４４】
論理和回路３３は、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、その出力の論理和をとるものである。
【００４５】
第３のスイッチング素子３７は、具体的にはＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果型トランジスタ）が使用され、過電流検知回路２９が過電流を検知しまたは過温度検出回路３１が過温度を検出したときに、論理和回路３３からの出力に基づいてオン状態となって、プルアップ抵抗３５を利用して警告ランプ等の外部の警報装置（図示省略）にその旨を報知するものである。
【００４６】
分流回路４５は、第１のスイッチング素子１２のソース側から所定の分流比の電流を分流させるものであり、負荷１１の駆動スイッチとしての第１のスイッチング素子１２に並列に接続されるセンスＭＯＳ−ＦＥＴ５１と、このセンスＭＯＳ−ＦＥＴ５１のソースと第１のスイッチング素子１２のソースとが入力される差動アンプ（電圧調整手段）５２と、この差動アンプ５２からの出力をゲート電圧としてセンスＭＯＳ−ＦＥＴ５１のソースからの電流をカレントミラー回路４３に供給する電流調整用ＭＯＳ−ＦＥＴ５３とを備える。
【００４７】
センスＭＯＳ−ＦＥＴ５１は、各スイッチング素子１２，１７，３７を構成するためのパワーＭＯＳ−ＦＥＴの一部を区切って領域が割り当てられており、センスＭＯＳ−ＦＥＴ５１の領域の第１のスイッチング素子１２に対する面積比を所定の値に設定することにより、第１のスイッチング素子１２に対するセンスＭＯＳ−ＦＥＴ５１の分流比（例えば、１万分の１など）で、当該第１のスイッチング素子１２のドレイン側の電流を分流するものである。また、センスＭＯＳ−ＦＥＴ５１のドレインに接続される電源（＋Ｂ）１９は、第１のスイッチング素子（駆動スイッチ）１２のドレインに接続される電源（＋Ｂ）１９と同一とされる。したがって、第１のスイッチング素子１２に流れる駆動電流Ｉｄが増減変化したときには、センスＭＯＳ−ＦＥＴ５１に流れる電流（分流電流）Ｉ１も同等の比率で増減するようになっている。
【００４８】
差動アンプ５２は、センスＭＯＳ−ＦＥＴ５１のソース電圧と、第１のスイッチング素子１２のソース電圧との差分に応じて出力電圧を変化させるようになっており、第１のスイッチング素子１２からの分流比が不安定に変化した場合に、電流調整用ＭＯＳ−ＦＥＴ５３のゲート電圧を調整することで、分流電流Ｉ１を調整するように機能する。
【００４９】
電流調整用ＭＯＳ−ＦＥＴ５３は、上述のように、差動アンプ５２からの出力がゲート電圧として与えられ、そのゲート電圧に応じて、センスＭＯＳ−ＦＥＴ５１から入力される分流電流Ｉ１を調整するよう機能する。
【００５０】
カレントミラー回路４３は、互いに対称に形成された一対のＭＯＳ−ＦＥＴ（電界効果型トランジスタ）５５ａ，５５ｂに所定のミラー比（例えば１対１）の電流が流れることを利用して、分流回路４５から流れ出た電流Ｉ１に対するミラー比分のミラー電流Ｉ２をＭＯＳ−ＦＥＴ５５ｂに流すようになっている。
【００５１】
定電流源４４は、トランジスタを用いた吸い込み定電流方式または流し出し定電流方式や、定電流ダイオードを用いた方式や、あるいは３端子レギュレータによる方式など、一般に適用される既存の定電流源であれば、どのようなものが使用されても差し支えない。
【００５２】
そして、カレントミラー回路４３の定電流経路４７側のＭＯＳ−ＦＥＴ５５ｂのドレイン（Ｐ点）の電圧を検出して、第１のスイッチング素子１２に流れる駆動電流Ｉｄが過電流であるか否かを判断することにより、第１のスイッチング素子１２の過電流Ｉｄを制限することが可能とされている。具体的には、ＭＯＳ−ＦＥＴ５５ｂのドレイン（Ｐ点）の電圧を、保護用論理回路２１や電流制限部２５に入力し、保護用論理回路２１からチャージポンプ２３を制御して第１のスイッチング素子１２のチョッピング制御を行ったり、電流制限部２５で第１のスイッチング素子１２のゲート−ソース間を短絡させたりすることで、第１のスイッチング素子１２の過電流Ｉｄを制限するようになっている。
【００５３】
このように、分流回路４５、カレントミラー回路４３及び定電流源４４は、電源１９側から第１のスイッチング素子（駆動スイッチ）１２に与えられる電流を分流して過電流を検出するための分流検出部として機能するものである。
【００５４】
＜動作＞
次に、この過電流制限回路の動作を説明する。
【００５５】
まず、操作者が操作スイッチ１３でオンオフ切替操作を行ったときに、その操作スイッチ１３のオンオフ状態を入力インターフェース回路１５が検知する。入力インターフェース回路１５が操作スイッチ１３のオン状態を検知したときには、ＭＯＳ−ＦＥＴとしての第２のスイッチング素子１７がオン状態となり、保護用論理回路２１及びチャージポンプ２３に電源（＋Ｂ）１９が投入されて動作する。
【００５６】
この場合、チャージポンプ２３は、第１のスイッチング素子１２のゲートをそのソースよりも高電位に保つために電源（＋Ｂ）１９の電圧を昇圧（例えば２倍）する。
【００５７】
この際、電流制限部２５は、第１のスイッチング素子１２のドレイン−ソース間の電圧降下（図２中の横軸Ｖｄｓ）が所定のしきい値Ｔｈ１を超えたか否かを判断し、第１のスイッチング素子１２のドレイン−ソース間の電圧降下がそのしきい値Ｔｈ１を超えた場合に、その第１のスイッチング素子１２のゲート−ソース間を断続的に短絡させて、当該ゲートへの入力電圧を低減させ、図２中の第１の電流制限曲線Ｇ３に示すように、第１のスイッチング素子１２に流れる電流Ｉｄを低減させる。
【００５８】
そして、過電流検知回路２９は、所定の電流しきい値に基づいて所定の基準に従って過電流を検知し、過電流であった場合に、その旨の信号を保護用論理回路２１に出力する。
【００５９】
これと併行して、過温度検出回路３１は、過温度か否かを検出し、過温度であった場合にその旨の信号を保護用論理回路２１に出力する。
【００６０】
保護用論理回路２１は、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、チャージポンプ２３を介して第１のスイッチング素子１２のゲート電圧の供給を遮断または断続的に停止することで電流及び温度を調整する。
【００６１】
ただし、負荷１１に対してサージ電流が発生した場合に、負荷１１に対する電流供給の遮断またはチョッピングを行った場合に負サージにより電圧の過低下を抑制するため、ダイナミッククランプ回路２７は、負サージが発生している間だけ、第１のスイッチング素子１２をオンにして過電流制限回路内の各部位を保護するよう機能する。
【００６２】
そして、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、その出力の論理和を論理和回路３３が論理判断し、第３のスイッチング素子３７をオン切り換えして、プルアップ抵抗３５を利用して例えば警告ランプ等の外部の警告装置等（図示省略）にその旨を報知する。
【００６３】
ところで、上述した動作において、電流制限部２５での電圧Ｖｄｓ（第１のスイッチング素子１２のドレイン−ソース間の電圧降下）に基づく駆動電流Ｉｄの制限は、第１のスイッチング素子１２のドレイン−ソース間の電圧降下Ｖｄｓが所定のしきい値Ｔｈ１を超えた場合にのみ実行される。しかしながら、第１のスイッチング素子１２のドレイン−ソース間の電圧降下Ｖｄｓが所定のしきい値Ｔｈ１を下回る（または以下の）場合には、上述したような電流制限部２５での駆動電流Ｉｄの制限が実行されない。
【００６４】
具体的に、図２は、図１の回路構造における第１のスイッチング素子１２のドレイン−ソース間電圧Ｖｄｓと駆動電流Ｉｄとの関係、及びその電流制限基準について示す図である。図２において、横軸は第１のスイッチング素子１２のドレイン−ソース間電圧Ｖｄｓを示しており、縦軸はそのドレイン−ソース間電圧Ｖｄｓに対する第１のスイッチング素子１２に流れる駆動電流Ｉｄを示している。即ち、図２中の破線Ｇ１（負荷理想線）は、第１のスイッチング素子１２及び負荷１１の耐久性等を考慮した場合の当該第１のスイッチング素子１２のドレイン−ソース電圧Ｖｄｓと駆動電流Ｉｄとの理想的な関係を示しており、また線Ｇ２（オン抵抗線）は、第１のスイッチング素子１２のオン抵抗特性を示す線である。ここでは、基本的に、駆動電流Ｉｄが図２中のオン抵抗線Ｇ２を上回ることはないものとして説明する。
【００６５】
ここで、第１のスイッチング素子１２がオンした際のドレイン−ソース間電圧Ｖｄｓ及び駆動電流Ｉｄの安定点は、負荷理想線Ｇ１とオン抵抗線Ｇ２との交点Ａとなる。即ち、第１のスイッチング素子１２及び負荷１１の耐久性等を考慮した場合、第１のスイッチング素子１２のドレイン−ソース間電圧Ｖｄｓ及び駆動電流Ｉｄの値は、第１のスイッチング素子１２のオン状態が維持されるのに伴って、点Ｂ（Ｖｄｓ＝Ｖｃｃ（例えば、１２Ｖ），Ｉｄ＝０）から、負荷理想線Ｇ１に沿って矢印Ｑに示す方向に変化し、安定点Ａに到達した時点で安定することが理想である。
【００６６】
そして、上述のように、電流制限部２５による駆動電流Ｉｄの制限について、は、図２中の第１の電流制限曲線Ｇ３で示されている。この第１の電流制限曲線Ｇ３は、上述したとおり、第１のスイッチング素子１２のドレイン−ソース間の電圧降下Ｖｄｓが所定のしきい値Ｔｈ１を超えた場合にのみ適用されるものであり、よって、第１のスイッチング素子１２のドレイン−ソース間の電圧降下Ｖｄｓが所定のしきい値Ｔｈ１を下回る（または以下の）場合は、電流制限部２５は駆動電流Ｉｄを制限する機能を停止する。
【００６７】
しかしながら、上述のように、理想的には、第１のスイッチング素子１２のドレイン−ソース間電圧Ｖｄｓ及び駆動電流Ｉｄの値は、第１のスイッチング素子１２のオン状態が維持されるのに伴って、点Ｂから負荷理想線Ｇ１に沿って矢印Ｑに示す方向に変化し、安定点Ａに到達した時点で安定することが望ましい。即ち、第１のスイッチング素子１２のオン時様態がある程度経過すると、第１のスイッチング素子１２のドレイン−ソース間電圧Ｖｄｓは上述のしきい値Ｔｈ１を下回る（または以下の）状態に移行することが望ましい。しかしながら、この時点では、上記したような電流制限部２５の電圧Ｖｄｓに基づく電流制限が有効に機能しない事態が生じる。
【００６８】
そこで、この実施の形態では、特にしきい値Ｔｈ１未満（または以下）の場合に、分流回路４５、定電流源４４及びカレントミラー回路４３によって検出される図１中のＰ点の電圧（定電流経路４７側のＭＯＳ−ＦＥＴ５５ｂのドレイン電圧）を検出し、この検出結果に基づいて、保護用論理回路２１からチャージポンプ２３を制御して第１のスイッチング素子１２のチョッピング制御を行ったり、電流制限部２５で第１のスイッチング素子１２のゲート−ソース間を短絡させたりすることで、第１のスイッチング素子１２の過電流Ｉｄを制限する。
【００６９】
具体的に、第１のスイッチング素子１２に流れる駆動電流Ｉｄに応じて、所定の分流比に応じた分流電流Ｉ１がセンスＭＯＳ−ＦＥＴ５１に流れる。この際、差動アンプ５２は、センスＭＯＳ−ＦＥＴ５１のソース電圧と、第１のスイッチング素子１２のソース電圧との差分に応じて出力電圧を変化させながら、第１のスイッチング素子１２からの分流比が不安定に変化した場合に、電流調整用ＭＯＳ−ＦＥＴ５３のゲート電圧を調整する。そして、電流調整用ＭＯＳ−ＦＥＴ５３は、差動アンプ５２からの出力がゲート電圧として与えられ、そのゲート電圧に応じて、センスＭＯＳ−ＦＥＴ５１から入力される分流電流Ｉ１を調整する。
【００７０】
この分流電流Ｉ１は、カレントミラー回路４３の一方のＭＯＳ−ＦＥＴ５５ａに与えられる。
【００７１】
このとき、定電流経路４７側の他方のＭＯＳ−ＦＥＴ５５ｂには、分流電流Ｉ１に対して予め設定されたミラー比分のミラー電流Ｉ２が流れる。
【００７２】
ところで、定電流経路４７の上流の定電流源４４は、一定電流容量しかないため、仮にミラー電流Ｉ２が過電流であった場合、この過電流状態で他方のＭＯＳ−ＦＥＴ５５ｂが大きなミラー電流Ｉ２を流そうとすると、他方のＭＯＳ−ＦＥＴ５５ｂのドレイン電圧（Ｐ点の電圧）は＋Ｂ電圧から降下することになる。
【００７３】
このため、他方のＭＯＳ−ＦＥＴ５５ｂのドレイン電圧を観測していれば、分流電流Ｉ１の過電流状態を検出することができ、ひいては第１のスイッチング素子１２及び負荷１１に流れる過電流Ｉｄを検出することが可能である。
【００７４】
このＰ点の電圧を用いて、第１のスイッチング素子１２に流れる駆動電流Ｉｄが過電流であるか否かを判断することにより、第１のスイッチング素子１２の過電流Ｉｄを制限することが可能とされている。具体的には、ＭＯＳ−ＦＥＴ５５ｂのドレイン（Ｐ点）の電圧を、保護用論理回路２１や電流制限部２５に入力し、保護用論理回路２１からチャージポンプ２３を制御して第１のスイッチング素子１２のチョッピング制御を行ったり、電流制限部２５で第１のスイッチング素子１２のゲート−ソース間を短絡させたりすることで、第１のスイッチング素子１２の過電流Ｉｄを制限する。
【００７５】
図２中の曲線（第２の電流制限曲線）Ｇ４は、Ｐ点の電圧の検出結果に基づく過電流Ｉｄの制御曲線を示している。この場合、保護用論理回路２１や電流制限部２５において、Ｐ点の電圧と第１のスイッチング素子１２における駆動電流Ｉｄとの関係を予めデータとして保有するようにしており、図２中の第２の電流制限曲線Ｇ４が、理想的な安定点であるＡ点を通り、負荷理想線Ｇ１より高い駆動電流Ｉｄを実現し、且つオン抵抗線Ｇ２より低い駆動電流Ｉｄを実現するように設定されている。
【００７６】
このように、この実施の形態では、第１のスイッチング素子１２のドレイン−ソース間の電圧降下Ｖｄｓによる電流制限部２５での電流制限の他に、分流回路４５、カレントミラー回路４３及び定電流源４４によって検出されたＰ点の電圧に基づいて、従来技術３では検出できなかった比較的低い電圧Ｖｄｓの領域についても電流制限を実行するようにしているので、第１のスイッチング素子１２及び負荷１１について適正に過電流制限を行うことができる。
【００７７】
尚、第２の電流制限曲線Ｇ４での電流制限だけでは、逆に第１のスイッチング素子１２のドレイン−ソース間の電圧降下Ｖｄｓが大きい場合には、第１のスイッチング素子１２に大電流が流れるおそれがあるため、上述のように、従来技術３で実行していた電圧Ｖｄｓにより電流制限部２５での電流制限と併せて、特に電圧Ｖｄｓが上述のしきい値Ｔｈ１以下の場合に実行するのが有効である。この場合、第１のスイッチング素子１２のドレイン−ソース間の電圧降下Ｖｄｓがしきい値Ｔｈ１を越えている際には、分流回路４５、カレントミラー回路４３及び定電流源４４によって検出されたＰ点の電圧に基づく電流制限を続行してもよいし、あるいは停止してもよい。
【００７８】
【発明の効果】
請求項１及び請求項４に記載の発明によれば、駆動スイッチとしてのパワーＭＯＳ−ＦＥＴのオンオフ動作により所定の負荷に対する駆動電流のオンオフ切替えを行うにあたって、電源側から駆動スイッチに与えられる電流を分流して過電流を検出し、この過電流に基づいて、パワーＭＯＳ−ＦＥＴに流れる電流を制限するので、従来技術３では検出できなかった比較的低い電圧の領域についても電流制限を実行することができる。したがって、駆動スイッチ及び負荷について適正に過電流制限を行うことができる。
【００７９】
この場合、請求項２のように、パワーＭＯＳ−ＦＥＴのドレインとソースの間の電圧が所定のしきい値を越える場合に、当該パワーＭＯＳ−ＦＥＴに流れる電流を併せて制限すると、より一層精度良く過電流を制限できる。
【００８０】
請求項３に記載の発明によれば、分流回路で分流された分流電流がカレントミラー回路の一方側に与えられると、この分流電流に対して予め設定されたミラー比分のミラー電流が他方側に流れる。この他方側の経路においては、定電流源が一定電流容量しか持たないことから、仮にミラー電流が過電流であった場合、この過電流状態で定電流源が大きなミラー電流を流そうとすると、その経路中の検出点が降下せざるを得ないため、この検出点の電圧に基づいて分流電流の過電流状態を検出することができ、ひいては駆動スイッチ及び負荷に流れる過電流を容易に検出することが可能である。
【００８１】
そして、請求項３に記載の発明のように、分流回路において、駆動スイッチに並列に接続されるパワーＭＯＳ−ＦＥＴを含めれば、一対のパワーＭＯＳ−ＦＥＴの面積比等により容易に分流比を決定できる。
【図面の簡単な説明】
【図１】この発明の一の実施の形態に係る過電流制限回路を示すブロック図である。
【図２】第１のスイッチング素子のドレイン−ソース間電圧と駆動電流との関係、及びその電流制限基準について示す図である。
【図３】従来技術１に係る過電流制限回路を示すブロック図である。
【図４】従来技術３に係る過電流制限回路を示すブロック図である。
【図５】従来技術３に係る過電流制限回路のＩＰＤを示すブロック図である。
【符号の説明】
１１  負荷
１２  スイッチング素子
２１  保護用論理回路
２３  チャージポンプ
２５  電流制限部
２７  ダイナミッククランプ回路
２９  過電流検知回路
３１  過温度検出回路
３３  論理和回路
４０  主機能部
４１  分流検出部
４３  カレントミラー回路
４４  定電流源
４５  分流回路
４７  定電流経路
Ｉ１  分流電流
Ｉ２  ミラー電流
Ｉｄ  駆動電流
Ｖｄｓ  ドレイン−ソース間電圧
【図１】
2004248454.tif 000003
【図２】
2004248454.tif 000004
【図３】
2004248454.tif 000005
【図４】
2004248454.tif 000006
【図５】
2004248454.tif 000007