(57)【要約】【課題】出力分解能に応じて、最小パルス幅を確保しつつ高精度なパルス幅変調を実現する。【解決手段】複数のビットからなる第１のデジタルデータのデータ値と所定の閾値とを比較した結果に応じて第１のデジタルデータから切り出すビット数を決定し、この第１のデジタルデータからビット数を切り出した第２のデジタルデータに基づきパルス幅を変調し、また切り出されたビットデータを前段に帰還し、周期的に入力されるデジタルデータにこれを加算してノイズシェーピングを施すことにより、上述の第１のデジタルデータを生成する。【選択図】  図３
2004266930.tif 000002
【特許請求の範囲】
【請求項１】
複数のビットからなる第１のデジタルデータのデータ値と所定の閾値とを比較し、比較した結果に応じて上記第１のデジタルデータから切り出すビット数を決定する比較手段と、
上記第１のデジタルデータから上記ビット数を切り出すことにより第２のデジタルデータを生成するデータ生成手段と、
上記データ生成手段から出力される第２のデジタルデータに基づき、パルス幅を変調するパルス幅変調手段と、
上記データ生成手段により切り出されたビットデータを上記比較手段の入力側に帰還し、周期的に入力されるデジタルデータにこれを加算して上記第１のデジタルデータを生成するノイズシェーピング手段とを備えること
を特徴とするパルス幅変調装置。
【請求項２】
上記比較手段は、上記第１のデジタルデータのデータ値と、上記パルス幅変調手段における最小パルス幅に基づく上記閾値とを比較し、上記データ値が上記閾値を超える場合に、上記切り出すビット数を上記パルス幅変調手段の分解能に応じて決定し、また上記データ値が上記閾値以下の場合に、上記切り出すビット数を上記第１のデジタルデータを構成する全てのビット数とすること
を特徴とする請求項１記載のパルス幅変調装置。
【請求項３】
上記比較手段は、上記第１のデジタルデータのデータ値と、上記パルス幅変調手段における最大パルス幅に基づく上記閾値とを比較し、上記データ値が上記閾値以下の場合に、上記切り出すビット数を上記パルス幅変調手段の分解能に応じて決定し、また上記データ値が上記閾値を超える場合に、上記切り出すビット数を上記第１のデジタルデータに対する上記閾値の差分に相当するビット数とすること
を特徴とする請求項１記載のパルス幅変調装置。
【請求項４】
上記パルス幅変調手段における上記最小パルス幅及び／又は上記分解能を設定する設定入力手段をさらに備えること
を特徴とする請求項２記載のパルス幅変調装置。
【請求項５】
複数のビットからなる第１のデジタルデータのデータ値と所定の閾値とを比較し、比較した結果に応じて上記第１のデジタルデータから切り出すビット数を決定する比較ステップと、
上記第１のデジタルデータから上記ビット数を切り出すことにより第２のデジタルデータを生成するデータ生成ステップと、
上記生成した第２のデジタルデータに基づき、パルス幅を変調するパルス幅変調ステップと、
切り出されたビットデータを上記比較ステップの前段に帰還し、周期的に入力されるデジタルデータにこれを加算して上記第１のデジタルデータを生成するノイズシェーピングステップとを有すること
を特徴とするパルス幅変調方法。
【請求項６】
上記比較ステップでは、上記第１のデジタルデータのデータ値と、上記パルス幅変調における最小パルス幅に基づく上記閾値とを比較し、上記データ値が上記閾値を超える場合に、上記切り出すビット数を上記パルス幅変調の分解能に応じて決定し、また上記データ値が上記閾値以下の場合に、上記切り出すビット数を上記第１のデジタルデータを構成する全てのビット数とすること
を特徴とする請求項５記載のパルス幅変調方法。
【請求項７】
上記比較ステップでは、上記第１のデジタルデータのデータ値と、上記パルス幅変調における最大パルス幅に基づく上記閾値とを比較し、上記データ値が上記閾値以下の場合に、上記切り出すビット数を上記パルス幅変調の分解能に応じて決定し、また上記データ値が上記閾値を超える場合に、上記切り出すビット数を上記第１のデジタルデータに対する上記閾値の差分に相当するビット数とすること
を特徴とする請求項５記載のパルス幅変調方法。
【請求項８】
上記パルス幅変調ステップにおける上記最小パルス幅及び／又は上記分解能が設定される設定入力ステップをさらに有すること
を特徴とする請求項６記載のパルス幅変調方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルス幅変調装置及び方法において、特にＰＷＭ回路の最小、最大パルス幅を保証しつつ、分解能に応じてノイズシェーピング（ｎｏｉｓｅ  ｓｈａｐｉｎｇ）を施すことができるパルス幅変調装置及び方法に関する。
【０００２】
【従来の技術】
一般に、ディスク装置では、ボイスコイルモータなどの応答性の良いアクチュエータによりヘッドアームを磁気ディスク上の目的のトラック位置に移動（シーク）させ、当該ヘッドアームの先端部分に設けた磁気ヘッドにより磁気ディスク上にある所定のトラックを走査して、データの記録／再生を行う。そして、上記アクチュエータを駆動して磁気ヘッドの位置を制御するために、パルス幅変調（ＰＷＭ）駆動方式が広く用いられている。
【０００３】
このＰＷＭ駆動方式は例えば図５（ａ）に示すような三角波状の搬送波と正弦波状の変調波を比較して、その大小関係に基づき、図５（ｂ）に示すようにパルス幅のデューティを変化させるものである。通常、このＰＷＭ駆動方式を採用するＰＷＭインバータでは、ゲートターンオンサイリスタ（以下、ＧＴＯという。）が集積化されてなり、かかるＧＴＯの円滑な動作を実現するためにも、一定幅以上の最小パルス幅を確保する必要がある。
【０００４】
このため、従来において、所定より短い時間幅のパルスのみを除去することができるＰＷＭインバータの制御装置が提案されている（例えば、特許文献１参照。）。このＰＷＭインバータの制御装置５は、図６に示すように、ディレー回路５４と、排他的論理回路５５と、ディレー回路５４の出力信号に応じてワンショットパルスを出力するエッジ検出回路５６と、否定論理回路５７と、アンド回路５８と、Ｄ−フリップフロップ回路５９と、制御回路６０とを備えている。
【０００５】
ディレー回路５４並びに排他的論理回路５５には、図５（ｂ）に示すような搬送波と変調波との比較によって得られたＰＷＭ信号が入力される。ディレー回路５４は、この入力されたＰＷＭ信号を図５（ｃ）に示すように一定時間だけ遅延させ、出力の一部を排他的論理回路５５へ供給する。排他的論理回路５５は、入力されるＰＷＭ信号と、ディレー回路５４により遅延されたＰＷＭ信号とを比較し、両者の一致又は不一致に応じて、”０”又は”１”を出力するようにする。この排他的論理回路５５による出力は、否定論理回路５７により反転される。
【０００６】
アンド回路５８は、否定論理回路５７からの出力（図５（ｄ））と、エッジ検出回路５６から出力されるワンショットパルス（図５（ｅ））につき、論理積をとり、図５（ｆ）に示すような出力パルスを生成する。Ｄ−フリップフロップ回路５９は、ディレー回路５４から供給されるＰＷＭ信号並びにアンド回路５８から入力される出力パルスに基づき、図５（ｈ）に示すような信号を生成する。Ｄ−フリップフロップ回路５９から出力される信号は、制御回路６０に供給され、当該制御回路６０によりＰＷＭインバータ内のＧＴＯが制御される。
【０００７】
すなわち、このＰＷＭインバータの制御装置５では、上述した排他的論理回路５５と、エッジ検出回路５６と、否定論理回路５７と、アンド回路５８と、Ｄ−フリップフロップ回路５９とにより、いわゆるパルス消去回路を構成し、ディレー回路５４よりも短いパルス幅からなるパルスを消去することができるため、最小パルス幅に対する制約の大きいＧＴＯを集積化する場合であっても、高効率な運転を実現させることができる。
【０００８】
また、予め定められた値に相当するパルス幅以上になるように、パルス幅変調することができるパルス幅変調方法、装置も提案されている（例えば、特許文献２参照）。
【０００９】
このパルス幅変調装置７は、例えば図７に示すように、交流電源７１と、整流回路７２と、平滑コンデンサ７３と、モータ７４と、電流検出器７５と、ＰＷＭ制御部７６と、電流検出部７７と、モータ制御部７８と、各スイッチング素子Ｑｕ〜Ｑｚと、電圧指令補正部７９と、電力変換器８０とを備えている。
【００１０】
このパルス幅変調装置７では、交流電源７１から供給される電圧を整流回路７２により整流し、さらに平滑コンデンサ７３によりこれを平滑して直流電圧に変換する。変換された直流電圧を各スイッチング素子Ｑｕ〜Ｑｚを介してスイッチングすることにより、モータ７４に接続された各相の電圧を制御する。
【００１１】
また、電流検出器７５は、スイッチング素子Ｑｘ，Ｑｙ，Ｑｚから平滑コンデンサ７３に流れる直流電流を検出し、電流検出部７７では、検出した直流電流と、ＰＷＭ制御部７６から出力される各種ゲート信号から、モータ７４に流れる電流を検出する。
【００１２】
モータ制御部７８は、検出されたモータ電流等に基づき、各種交流電圧指令を電圧指令補正部７９へ出力する。電圧指令補正部７９は、入力される各種交流電圧指令に基づき補正を行い、補正後電圧指令を生成してこれをＰＷＭ制御部７６へ供給する。ＰＷＭ制御部７６は、この補正後電圧指令に基づき、上述した各種ゲート信号を出力することになる。ちなみに、この電圧指令補正部７９により行われる電圧補正は、例えば入力される電圧指令相互の差である線間電圧が最小パルス幅よりも小さい場合、かかる線間電圧が０になるように、或いは最小パルス幅になるように行われる。
【００１３】
すなわち、このパルス幅変調装置７によれば、複数の信号をパルス幅変調する場合に、必要なパルス幅が確保できる効果がある。
【００１４】
【特許文献１】
特開昭５８−１４８６７４号公報
【特許文献２】
特開２００２−１１９０６２号公報
【００１５】
【発明が解決しようとする課題】
ところで、このＰＷＭ変調方式における出力分解能は、上述した最小パルス幅とパルス幅の更新周期との比に支配される。例えば図８に示すように、最小パルス幅が６．７ＭＨｚであり、また更新周期が１０４ｋＨｚである場合おいて、出力分解能は、６．７ＭＨｚ／１０４ｋＨｚ＝６４段階となり、６ビットのデジタルデータで表すことができる。
【００１６】
すなわち、ＰＷＭ変調方式を採用するディスク装置では、その設計仕様等に基づき、この最小パルス幅と更新周期を調整することにより、出力分解能をさらに向上させることも可能となる。かかる出力分解能を向上させる場合であっても、上述の如く必要な最小パルス幅を確保する必要性に加えて、デジタルデータの量子化誤差を効率よく抑えることにより、パルス幅変調の精度を向上させる必要もある。
【００１７】
そこで、本発明は、上述した問題点に鑑みて案出されたものであり、その目的とするところは、出力分解能に応じて、最小パルス幅を確保しつつ高精度なパルス幅変調を実現することができるパルス幅変調装置及び方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明者は、上述した問題点を解決するために、複数のビットからなる第１のデジタルデータのデータ値と所定の閾値とを比較した結果に応じて第１のデジタルデータから切り出すビット数を決定し、この第１のデジタルデータからビット数を切り出した第２のデジタルデータに基づきパルス幅を変調し、また切り出されたビットデータを前段に帰還し、周期的に入力されるデジタルデータにこれを加算してノイズシェーピングを施すことにより、上述の第１のデジタルデータを生成するパルス幅変調装置及び方法を発明した。
【００１９】
即ち、本発明を適用したパルス幅変調装置は、複数のビットからなる第１のデジタルデータのデータ値と所定の閾値とを比較し、比較した結果に応じて第１のデジタルデータから切り出すビット数を決定する比較手段と、第１のデジタルデータからビット数を切り出すことにより第２のデジタルデータを生成するデータ生成手段と、データ生成手段から出力される第２のデジタルデータに基づき、パルス幅を変調するパルス幅変調手段と、データ生成手段により切り出されたビットデータを比較手段の入力側に帰還し、周期的に入力されるデジタルデータにこれを加算して第１のデジタルデータを生成するノイズシェーピング手段とを備える。
【００２０】
また、本発明を適用したパルス幅変調方法は、複数のビットからなる第１のデジタルデータのデータ値と所定の閾値とを比較し、比較した結果に応じて第１のデジタルデータから切り出すビット数を決定する比較ステップと、第１のデジタルデータからビット数を切り出すことにより第２のデジタルデータを生成するデータ生成ステップと、生成した第２のデジタルデータに基づき、パルス幅を変調するパルス幅変調ステップと、切り出されたビットデータを比較ステップの前段に帰還し、周期的に入力されるデジタルデータにこれを加算して第１のデジタルデータを生成するノイズシェーピングステップとを有する。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００２２】
本発明に係るパルス幅変調装置は、例えば図１に示すような光ディスクのフォーカス制御系１に設けられるパルス幅変調部に適用される。このフォーカス制御系１は、例えばノンリニアアクセス可能な光ディスク、光磁気ディスク等に代表される記録媒体２に対して所定の記録動作又は再生動作を実行するものであり、挿入された記録媒体２に対してデータを記録し、又は記録媒体２に記録されたデータを検出する光ピックアップ１１と、光ピックアップ１１のディテクタより得られる検出出力から、少なくともフォーカスエラー信号（以下、ＦＥ信号という。）等を生成するＲＦ増幅器１２と、接続されたＲＦ増幅器から供給される信号をデジタルデータに変換するＡ／Ｄ変換部１３と、Ａ／Ｄ変換部１３から出力されるデジタルデータに基づき、所定の演算を行うディジタルシグナルプロセッサ（ＤＳＰ：Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）１４と、ＤＳＰ１４から供給されるデジタルデータに基づき、パルス幅の変調を行うパルス幅変調部１５と、パルス幅変調部１５から供給されるパルス信号に基づき、光ピックアップ１１内の図示しない２軸コイルを制御するドライブＩＣ１６とを備えている。また本発明は、このフォーカス制御系１と同様の制御系を持つトラッキング制御系にも適用され、このトラッキング制御系では、例えばノンリニアアクセス可能なハードディスクを始めとして、光ディスク、磁気ディスク、光磁気ディスク、半導体メモリカード等に代表される記録媒体２に対して所定の記録動作又は再生動作を実行するものである。
【００２３】
光ピックアップ１１は、内蔵されている半導体レーザーからレーザービームを出射し、対物レンズを介してこのレーザービームを記録媒体２の情報記録面に集光する。また、このレーザービームの照射により光ディスク２から得られる戻り光をこの対物レンズを介して所定の受光素子に導き、この受光素子の受光結果をＲＦ増幅器１２に出力する。この光ピックアップ１１は、ドライブＩＣ１６から供給されるフォーカス駆動信号に基づき、図示しない２軸コイルを用いて、上記光ピックアップ１１における対物レンズを光軸方向へ順次移動させる。
【００２４】
ＲＦ増幅器１２は、光学ピックアップ１１のディテクタで得られる検出出力に基づき、ＦＥ信号を周期的に生成する。このＲＦ増幅器１２は、生成したＦＥ信号に加えて、光ピックアップ１１から送信される管理情報等をＡ／Ｄ変換部１３へ出力する。
【００２５】
Ａ／Ｄ変換部１３は、ＲＦ増幅器１２から周期的に入力されるＦＥ信号を、デジタルデータに変換する。Ａ／Ｄ変換部１３は、この変換したデジタルデータをＤＳＰ１４へ出力する。
【００２６】
ＤＳＰ１４は、周期的に入力されるデジタルデータにつき、リアルタイムなデータ処理を実行するためのプロセッサである。このＤＳＰ１４は、各種演算を行うための演算器が集積され、入力されるデジタルデータをそれぞれ独立したバスによるパイプラインにより演算処理できるように構成されている。ＤＳＰ１４は、例えば入力されたデジタルデータにつきサーボフィルタ演算を施すことにより、１６ビットの精度で示されるデジタルデータを新たに生成することができる。そして、このＤＳＰ１４は、生成したデジタルデータをパルス幅変調部１５へ供給する。
【００２７】
パルス幅変調部１５は、ＤＳＰ１４から一定周期毎に供給されるデジタルデータにつき、後述するノイズシェーピング処理を施した第１のデジタルデータを生成する。また、このパルス幅変調部１５は、第１のデジタルデータのデータ値と所定の閾値とを比較し、比較した結果に応じて、この第１のデジタルデータから切り出すビット数を決定する処理を行う。ちなみに、この切り出すビット数は、パルス幅変調部１５の出力分解能に応じて決定される場合もある。このパルス幅変調部１５は、第１のデジタルデータから上記決定したビット数を切り出すことにより、第２のデジタルデータを生成する。パルス幅変調部１５は、生成された第２のデジタルデータに基づき、いわゆるＰＷＭ駆動方式の下、三角波状の搬送波と正弦波状の変調波を比較して、その大小関係に基づきパルス幅のデューティを変化させることによりパルス幅変調を実現する。なお、このパルス幅変調部１５は、切り出すビット数を決定する演算処理部、第２のデジタルデータを生成するデータ生成部、パルス幅変調を行う変調回路等の複数の要素により構成するようにしてもよい。パルス幅変調部１５によりパルス幅が変調されたパルス信号は、順次ドライブＩＣ１６へ供給される。
【００２８】
ドライブＩＣ１６は、パルス幅変調部１５から出力されるパルス信号に応じて、上述したフォーカス駆動信号を生成し、これを光ピックアップ１１へ供給する。このドライブＩＣ１６は、パルス幅変調部１５から、それぞれ正出力、負出力の複数のパルス信号が送られる場合が一般的である。
【００２９】
すなわち、このフォーカス制御系１では、記録媒体２の情報記録面に対して、光ピックアップ１１における対物レンズの距離を一定に保持することができるようにフィードバック制御することができる。
【００３０】
次に、このパルス幅変調部１５における各パルス幅と、出力分解能との関係について図２を用いて説明をする。
【００３１】
このパルス幅変調部１５における出力分解能は、上述した最小パルス幅とパルス幅の更新周期との比に支配される。例えば図２（ａ）に示すように、最小パルス幅が８０ＭＨｚであり、また更新周期が１５６ｋＨｚである場合おいて、出力分解能は、８０ＭＨｚ／１５６ｋＨｚ＝５１２段階となり、９ビットのデジタルデータで表すことができる。パルス幅変調部１５は、第２のデジタルデータに基づきパルス幅変調を行うため、例えば出力分解能を上述の如く５１２段階にするためには、第２のデジタルデータを９ビットで構成する必要がある。
【００３２】
ちなみに、このパルス幅変調部１５により生成されるパルスのパルス幅が短かすぎると、図２（ｂ）に示すように、ドライブＩＣ１６がこれに応じてフォーカス駆動信号を生成することができなくなり、光ピックアップ１１の２軸コイルに何ら出力されない、いわゆる不感帯が生じてしまう。このため、生成するパルス幅は、ドライブＩＣ１６の動作可能な範囲において確保される必要があるため、一定の下限を設ける必要がある。本発明を適用したパルス幅変調部では、ドライブＩＣ１６が対応することができる最小のパルス幅（以下、かかるパルス幅を最小パルス幅という。）を上述の閾値として設定し、生成したパルス幅が当該閾値以上（最小パルス幅以上）になるように制御する。
【００３３】
また、このパルス幅変調部１５により生成されるパルス幅が広すぎると、例えば図２（ｃ）に示すように、正出力と負出力が接近し、さらにはオーバーラップしてしまうため、ドライブＩＣ自体が破壊される可能性もある。このため、パルス幅につき上限を設ける必要がある。本発明を適用したパルス幅変調部１５では、正出力と負出力がオーバーラップしない最大のパルス幅（以下、かかるパルス幅を最大パルス幅という。）を上述の閾値として予め設定し、生成したパルス幅が当該閾値以下（最大パルス幅以下）になるように制御する。
【００３４】
次に、本発明を適用したパルス幅変調部１５において、ＦＥ信号から第２のデジタルデータが求められるまでの手順につき図３を用いて説明をする。
【００３５】
先ずステップＳ１１において、ＲＦ増幅器１２から入力されるＦＥ信号は、例えばＡ／Ｄ変換部１３により２１０＝１０２４段階に分解され、１０ビッドのデジタルデータに変換される。
【００３６】
次にステップＳ１２へ移行し、１０ビットのデジタルデータは、ＤＳＰ１４において、サーボフィルタ演算等が施される結果、１６ビットの精度で示されるデジタルデータとなる。
【００３７】
次にステップＳ１３へ移行し、この１６ビットのデジタルデータは、パルス幅変調部１５において、後述する切捨て分に相当するビットデータが新たに加算される。この切捨て分は、パルス変調の分解能に応じてデジタルデータを再量子化する際の量子化誤差（ノイズ）であり、これを入力されるデジタルデータにフィードバックして加算することで、いわゆるノイズシェーピングを実現することができる。このため、かかるビットデータが加算されたデジタルデータは、ノイズシェーピングの施された第１のデジタルデータとなる。
【００３８】
なお、このステップＳ１３において、切捨て分に相当するビットデータは、デジタルデータが入力されるまで図示しないメモリ等に一時的に蓄えられ、当該デジタルデータに加算された後は、その図示しないメモリから消去されることになる。
【００３９】
次にステップＳ１４へ移行し、パルス幅変調部１５は、第１のデジタルデータのデータ値から、かかる第１のデジタルデータの持つ情報としてのパルス幅を識別する。そして、この第１のデジタルデータに基づくパルス幅と最大パルス幅とを比較する。その結果、第１のデジタルデータに基づくパルス幅が最大パルス幅以下の場合に、ステップＳ１５へ移行し、また第１のデジタルデータに基づくパルス幅が、最大パルス幅を超える場合にはステップＳ１８へ移行する。
【００４０】
次にステップＳ１５へ移行し、パルス幅変調部１５は、第１のデジタルデータに基づくパルス幅と最小パルス幅とを比較する。その結果、第１のデジタルデータに基づくパルス幅が最小パルス幅を超える場合に、ステップＳ１６へ移行し、また第１のデジタルデータに基づくパルス幅が最小パルス幅以下の場合には、ステップＳ１７へ移行する。
【００４１】
ステップＳ１６へ移行した場合は、第１のデジタルデータに基づくパルス幅が、パルス幅の上限及び下限を超えていないことを示唆している。このため、ステップＳ１６において、第１のデジタルデータは、パルス幅変調部１５における出力分解能に応じて決定されたビット数が切り出された第２のデジタルデータに変換される。例えば図４（ａ）に示すように、仮に、パルス幅変調部１５の出力分解能が上述の如く９ビットで表せる場合には、これに合致するように第２のデジタルデータを９ビットで構成する必要があるため、このステップＳ１６において切り出されるビット数は、７ビットとなる。ちなみに、この切り出されたビットデータは、上述した切捨て分となる。
【００４２】
ステップＳ１７に移行した場合には、第１のデジタルデータに基づくパルス幅が短すぎるため、これに基づきそのまま第２のデジタルデータに変換してしまうと、ドライブＩＣ１６がこれに対応できない。このため、このステップＳ１７では、９ビットで構成される第２のデジタルデータのデータ値が０になるようにする。これにより、最小パルス幅より短いパルス幅からなるパルスを消去することができるため、最小パルス幅に対する制約の大きいドライブＩＣ１６を集積化されるフォーカス制御系１においても、記録媒体２と対物レンズとの距離を高効率に制御することができる。また、ドライブＩＣ１６が反応できない程度の微小なパルスを抑制することができるため、無駄な電力消費を抑えることも可能となる。ちなみに、このステップＳ１７では、図４（ｂ）に示すように、第１のデジタルデータ全てが、上述した切捨て分となる。
【００４３】
ステップＳ１８へ移行した場合には、第１のデジタルデータに基づくパルス幅が長すぎるため、これに基づきそのまま第２のデジタルデータに変換してしまうと、正出力と負出力がオーバーラップしてしまう。このため、このステップＳ１８では、第２のデジタルデータに基づくパルス幅が最大パルス幅に等しくなるようにする。これにより、９ビットのデータに変換されてなる第２のデジタルデータにつき、上限を設けることができる。ちなみに、このステップＳ１８では、第１のデジタルデータに基づくパルス幅に対する最大パルス幅の差分に相当するビットデータが、上述した切捨て分となる。
【００４４】
ステップＳ１９に移行した場合には、パルス幅変調部１５において、９ビットで構成される第２のデジタルデータに基づき、順次パルス幅変調が施される。また切捨て分に相当するビットデータは、図示しないメモリに保存され、次に入力されるデジタルデータに対して、ステップＳ１３にて加算されることになる。切捨て分は、実際にパルス幅変調に用いることができる９ビットで構成される第２のデジタルデータと、ＤＳＰ１４における演算により求められた１６ビットの精度のデジタルデータとの量子化誤差である。これを、ノイズシェーピング法に基づき、次回に入力されるデジタルデータに加算することにより、低域側の周波数特性を改善することが可能となる。
【００４５】
すなわち、本発明を適用したパルス幅変調部１５は、生成するパルス幅の上限、下限を確保しつつ、パルス幅変調時の出力分解能に応じて、適切なノイズシェーピングを実現することができる。また本発明では、特に生成するパルス幅が上限，下限を超えているときに、ノイズシェーピング法により加算されるビットデータを増やすことができ、低域側の周波数特性の改善を図ることにより、パルス幅変調の精度を向上を実現することができ、さらには、ＤＳＰ１４により実行される演算量を削減することも可能となる。
【００４６】
特に、ドライブＩＣ１６の設計仕様により、出力分解能を高める場合であっても、必要なパルス幅を確保しつつ、デジタルデータの量子化誤差を効率よく抑えることができる。このため、従来の如く出力分解能、最小パルス幅並びに更新周期につき、それぞれの制約から互いの妥協点を見つけて設計する必要性もなくなり、それぞれ独立に最適化することができる。また、このようなパルス幅変調部１５をフォーカス制御系１およびトラッキング制御系に組み込むことにより、システム全体の設計において自由度を持たせることも可能となる。
【００４７】
また、出力分解能を向上させると、フォーカス制御系１全体の消費電力は、僅かに増加するが、微小なパルスを消去することにより、無駄な電力消費を抑えることができる。このため、分解能の向上に伴う消費電力の制約を更に解消することができ、システム全体の設計において、更なる自由度を持たせることも可能となる。
【００４８】
なお、本発明を適用したパルス幅変調部１５は、上述した実施の形態に限定されるものではない。例えば、ユーザが最小パルス幅、最大パルス幅、又は出力分解能を設定入力するためのデバイスを備えるようにしてもよい。
【００４９】
また図３に示した第２のデジタルデータを求める手順は、あくまで、パルス幅の上限及び下限を確保するために、ステップＳ１４において、第１のデジタルデータに基づくパルス幅と最大パルス幅とを比較し、またステップＳ１５において、第１のデジタルデータに基づくパルス幅と最小パルス幅とを比較していたが、かかる手順に限定されるものではない。例えば、パルス幅の上限又は下限のいずれかを確保できるように、ステップＳ１４又はステップＳ１５のうちいずれか一方を省略するようにしてもよい。
【００５０】
また、本発明の実施の形態では、あくまでＤＳＰソフトウェア１４を例にとり、説明をしたが、かかる場合に限定されるものではなく、上述した処理をハードウェア化したパルス幅変調部１５に構成してもよく、あるいは、パーソナルコンピュータに実行させるソフトウェアとして構成してもよいことは勿論である。
【００５１】
【発明の効果】
以上詳細に説明したように、本発明を適用したパルス幅変調装置及び方法は、複数のビットからなる第１のデジタルデータのデータ値と所定の閾値とを比較した結果に応じて第１のデジタルデータから切り出すビット数を決定し、この第１のデジタルデータからビット数を切り出した第２のデジタルデータに基づきパルス幅を変調し、また切り出されたビットデータを前段に帰還し、周期的に入力されるデジタルデータにこれを加算してノイズシェーピングを施すことにより、上述の第１のデジタルデータを生成する。
【００５２】
これにより、本発明を適用したパルス幅変調装置及び方法は、生成するパルス幅の上限、下限を確保しつつ、パルス幅変調時の出力分解能に応じて、適切なノイズシェーピングを実現することができ、デジタルデータの量子化誤差を効率よく抑えることにより、パルス幅変調の精度をより向上させことができる。
【図面の簡単な説明】
【図１】本発明が適用されるフォーカス制御系の構成図である。
【図２】パルス幅変調部における各パルス幅と、出力分解能との関係について説明するための図である。
【図３】ＦＥ信号から第２のデジタルデータが求めるられるまでの手順を示すフローチャートである。
【図４】パルス幅変調部における出力分解能に応じてビット数を切り出す場合につき、説明するための図である。
【図５】従来のＰＷＭインバータの制御装置により制御されるパルス信号を示す図である。
【図６】従来のＰＷＭインバータの制御装置のブロック構成図である。
【図７】従来のパルス幅変調装置のブロック構成図である。
【図８】ＰＷＭ変調方式における出力分解能につき説明するための図である。
【符号の説明】
１  フォーカス制御系、２  記録媒体、１１  光ピックアップ、１２    ＲＦ増幅器、１３  Ａ／Ｄ変換部、１４  ＤＳＰ、１５  パルス幅変調部、１６  ドライブＩＣ
【図１】
2004266930.tif 000003
【図２】
2004266930.tif 000004
【図３】
2004266930.tif 000005
【図４】
2004266930.tif 000006
【図５】
2004266930.tif 000007
【図６】
2004266930.tif 000008
【図７】
2004266930.tif 000009
【図８】
2004266930.tif 000010