(57)【要約】【課題】送受信ポートの増加、パケット伝送速度の増加、伝送プロトコルの複雑化などによる伝送スループットの低下を防止する。【解決手段】パケット解析手段１は受信パケットのヘッダを解析してパケット情報を受信側バス１０ａ上に出力し、パケット情報制御手段６は受信側バス上のパケット情報の転送を制御してパケット情報を主記憶手段７に記憶するとともに、その記憶情報の複製を、複数のヘッダ生成手段４に共通に設けられた副記憶手段８に記憶する。各ヘッダ生成手段は調停手段９から送信側バス１０ｂの使用権を獲得した後、共通の副記憶手段から送信側バスを介してヘッダ情報を受け取り、送信パケットのパケットヘッダを構築する。【選択図】　　　　図１
2004112322.tif 000002
【特許請求の範囲】
【請求項１】
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析ステップと、
前記複数のパケット解析ステップにより解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成ステップと、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を、前記複数の送信ヘッダ生成手段に共通に設けられた副記憶手段に記憶するパケット情報制御ステップと、
前記複数の送信ヘッダ生成ステップが第２のバスを介して前記共通の副記憶手段にアクセスする際の調停処理を行う調停ステップとを具備し、
前記複数のヘッダ生成ステップは、前記調停ステップから前記第２のバスの使用権を獲得した後、前記共通の副記憶手段から前記第２のバスを介してヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されているパケット伝送方法。
【請求項２】
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析ステップと、
前記複数のパケット解析ステップにより解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成ステップと、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を第２のバスを介して、前記複数の送信ヘッダ生成ステップのそれぞれに対応して設けられた複数の副記憶手段に記憶するパケット情報制御ステップとを具備し、
前記複数のヘッダ生成ステップの各々は、自己に対して設けられた当該副記憶手段のみからヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されているパケット伝送方法。
【請求項３】
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析手段と、
前記複数のパケット解析手段により解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成手段と、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を、前記複数の送信ヘッダ生成手段に共通に設けられた副記憶手段に記憶するパケット情報制御手段と、
前記複数の送信ヘッダ生成ステップが第２のバスを介して前記共通の副記憶手段にアクセスする際の調停処理を行う調停手段とを具備し、
前記複数のヘッダ生成手段は、前記調停手段から前記第２のバスの使用権を獲得した後、前記共通の副記憶手段から前記第２のバスを介してヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されているパケット伝送装置。
【請求項４】
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析手段と、
前記複数のパケット解析手段により解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成手段と、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を第２のバスを介して、前記複数の送信ヘッダ生成手段のそれぞれに対応して設けられた複数の副記憶手段に記憶するパケット情報制御手段とを具備し、
前記複数のヘッダ生成手段の各々は、自己に対して設けられた当該副記憶手段のみからヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されているパケット伝送装置。
【請求項５】
前記パケット情報制御手段は、前記複数の副記憶手段の各々に対して、当該ヘッダ生成手段に属する出力ポートとその出力先に関係する情報のみを前記第２のバスを介して蓄積するよう構成されている請求項４に記載のパケット伝送装置。
【請求項６】
前記パケット情報制御手段は、前記主記憶手段に蓄積されている情報を更新する際に、前記複数の副記憶手段の全ての蓄積する全ての情報を前記第２のバスを介して更新するよう構成されている請求項４に記載のパケット伝送装置。
【請求項７】
前記パケット情報制御手段は、前記主記憶手段に蓄積されている情報を更新する際に、該当するパケット情報を蓄積する副記憶手段のみの全ての情報を前記第２のバスを介して更新するよう構成されている請求項４に記載のパケット伝送装置。
【請求項８】
前記パケット情報制御手段は、前記主記憶手段に蓄積されている情報を更新する際に、該当するパケット情報を蓄積する副記憶手段のみの該当情報のみを更新するよう構成されている請求項４に記載のパケット伝送装置。
【請求項９】
前記パケット情報制御手段は、前記共通の副記憶手段に対して、前記複数のヘッダ生成手段のそれぞれが生成するパケットヘッダ情報の並び順に合わせて情報を保持するよう構成されている請求項３に記載のパケット伝送装置。
【請求項１０】
前記パケット情報制御手段は、前記複数の副記憶手段の各々に対して、当該ヘッダ生成手段が構築する送信パケットにおけるヘッダ情報の配置順序に沿う順序で情報を蓄積するよう構成されている請求項４から８のいずれか１つに記載のパケット伝送装置。
【請求項１１】
前記パケット情報制御手段は、前記主記憶手段に蓄積されているパケット情報の一部を削除する際に前記副記憶手段から該当情報を削除して削除領域を未使用領域とし、新たなパケット情報を前記主記憶手段に蓄積する際に前記削除前の未使用領域のほかに前記削除領域も未使用領域として使用するよう構成されている請求項３から１０のいずれか１つに記載のパケット伝送装置。
【請求項１２】
前記パケット情報制御手段は、前記主記憶手段に蓄積されているパケット情報の一部を削除する際に前記副記憶手段から該当情報を削除せず、新たなパケット情報を前記主記憶手段に蓄積する際に該当情報を前記副記憶手段の前記削除されなかった領域に上書きするよう構成されている請求項３から１０のいずれか１つに記載のパケット伝送装置。
【請求項１３】
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析ステップと、
前記複数のパケット解析ステップにより解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成ステップと、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を、前記複数の送信ヘッダ生成手段に共通に設けられた副記憶手段に記憶するパケット情報制御ステップと、
前記複数の送信ヘッダ生成ステップが第２のバスを介して前記共通の副記憶手段にアクセスする際の調停処理を行う調停ステップとを具備し、
前記複数のヘッダ生成ステップは、前記調停ステップから前記第２のバスの使用権を獲得した後、前記共通の副記憶手段から前記第２のバスを介してヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されているコンピュータプログラム。
【請求項１４】
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析ステップと、
前記複数のパケット解析ステップにより解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成ステップと、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を第２のバスを介して、前記複数の送信ヘッダ生成ステップのそれぞれに対応して設けられた複数の副記憶手段に記憶するパケット情報制御ステップと、
前記複数のヘッダ生成ステップの各々は、自己に対して設けられた当該副記憶手段のみからヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されているコンピュータプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パケット情報をバスを介して転送してパケット処理を行うパケット伝送方法及び装置並びにコンピュータプログラムに関する。
【０００２】
【従来の技術】
図３に特許公報（特許文献１）などに開示されている従来のパケット伝送装置を示す。図３に示すパケット伝送装置は、複数のパケット解析手段１０１と、パケット転送制御手段１０２と、パケット蓄積手段１０３と、複数のヘッダ生成手段１０４と、ソフトウェア処理手段１０５と、パケット情報制御手段１０６と主記憶手段１０７と、ソフトウェア通信路１２０を有する。共通バス１０８に対してパケット解析手段１０１と、パケット情報制御手段１０６と、ソフトウェア処理手段１０５とヘッダ生成手段１０４が接続され、これらが主記憶手段１０７の読み書きのための競合制御を行う。
【０００３】
【特許文献１】
特公平７−２８３０８号公報　第６４条の規定による補正後の請求項１
【０００４】
パケット解析手段１０１は受信パケットの情報を解析して分類し、受信パケットと解析結果をパケット転送制御手段１０２に転送するとともに、パケット情報を共通バス１０８を介してパケット情報制御手段１０６に転送する。パケット情報制御手段１０６はパケット解析手段１０１から共通バス１０８を介してパケット情報を受け取って、専用バス１０９（又は共通バス１０８）を介して主記憶手段１０７に対して読み書きを行う。
【０００５】
パケット転送制御手段１０２は、上記の解析結果に応じて転送先や送出順番を決定し、受信パケットをパケット蓄積手段１０３に蓄積する。ＣＰＵソフトウェアによる処理が必要なパケットは、ソフトウェア通信路１２０を介してソフトウェア処理手段１０５に送出し、またソフトウェア処理手段１０５は必要に応じてパケット情報の操作を行う。パケット蓄積手段１０３は受信パケットを送信するまで蓄積し、送出順番に達したパケットを読み出してヘッダ生成手段１０４に送出する。ヘッダ生成手段１０４は、パケット情報制御手段１０６から共通バス１０８を介してパケット情報を得て、送出先ネットワークに応じて新しいヘッダを生成してパケットの送信を行う。
【０００６】
上記構成において、受信したパケットはパケット解析手段１０１で解析されアドレスなどの情報を抽出する。制御パケットなどの一部は、ソフトウェア処理手段１０５で解析され、情報の抽出を行う。その後パケット情報制御手段１０６に対して共通バス１０８の使用要求を行って許可された後、パケット情報制御手段１０６へ情報を送出する。パケット情報制御手段１０６は主記憶手段１０７に情報を蓄積する。ソフトウェア処理手段１０５及びヘッダ生成手段１０４は、パケット情報を新たに生成するためにパケット情報制御手段１０６に対して共通バス１０８の使用要求を行い、許可された後、共通バス１０８を介してパケット情報制御手段１０６へ情報を要求する。パケット情報制御手段１０６は主記憶手段１０７から情報を読み出した後、共通バス１０８を介してヘッダ生成手段１０４に転送する。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の装置では、パケットの受信処理と送信処理においてパケット情報を転送する際に共通のバス１０８を使用するので、送受信ポートの増加、パケット伝送速度の増加、伝送プロトコルの複雑化などによって共通バスの使用率が上昇し、共通バスの使用権を得るまでの待ち時間が増大し、その結果、装置全体での伝送スループットの低下が発生するという問題点がある。
【０００８】
本発明は上記従来例の問題点に鑑み、送受信ポートの増加、パケット伝送速度の増加、伝送プロトコルの複雑化などによる伝送スループットの低下を防止することができるパケット伝送方法及び装置並びにコンピュータプログラムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するためになされた請求項１に記載の発明のパケット伝送方法及び請求項１３に記載の発明のコンピュータプログラムは、
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析ステップと、
前記複数のパケット解析ステップにより解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成ステップと、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を、前記複数の送信ヘッダ生成手段に共通に設けられた副記憶手段に記憶するパケット情報制御ステップと、
前記複数の送信ヘッダ生成ステップが第２のバスを介して前記共通の副記憶手段にアクセスする際の調停処理を行う調停ステップとを具備し、
前記複数のヘッダ生成ステップは、前記調停ステップから前記第２のバスの使用権を獲得した後、前記共通の副記憶手段から前記第２のバスを介してヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されている。
【００１０】
また、請求項２に記載の発明のパケット伝送方法及び請求項１４に記載の発明のコンピュータプログラムは、
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析ステップと、
前記複数のパケット解析ステップにより解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成ステップと、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を第２のバスを介して、前記複数の送信ヘッダ生成ステップのそれぞれに対応して設けられた複数の副記憶手段に記憶するパケット情報制御ステップとを具備し、
前記複数のヘッダ生成ステップの各々は、自己に対して設けられた当該副記憶手段のみからヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されている。
【００１１】
また、請求項３に記載の発明のパケット伝送装置は、
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析手段と、
前記複数のパケット解析手段により解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成手段と、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を、前記複数の送信ヘッダ生成手段に共通に設けられた副記憶手段に記憶するパケット情報制御手段と、
前記複数の送信ヘッダ生成ステップが第２のバスを介して前記共通の副記憶手段にアクセスする際の調停処理を行う調停手段とを具備し、
前記複数のヘッダ生成手段は、前記調停手段から前記第２のバスの使用権を獲得した後、前記副記憶手段から前記第２のバスを介してヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されている。
【００１２】
また、請求項４に記載の発明のパケット伝送装置は、
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析手段と、
前記複数のパケット解析手段により解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成手段と、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を第２のバスを介して、前記複数の送信ヘッダ生成手段のそれぞれに対応して設けられた複数の副記憶手段に記憶するパケット情報制御手段とを具備し、
前記複数のヘッダ生成手段の各々は、自己に対して設けられた当該副記憶手段のみからヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されている。
【００１３】
請求項１から４、１３、１４に記載の発明によれば、パケットの受信処理と送信処理においてパケット情報を転送する際にそれぞれ第１、第２のバスを使用するので、送受信ポートの増加、パケット伝送速度の増加、伝送プロトコルの複雑化などによる伝送スループットの低下を防止することができる。
【００１４】
また、請求項５に記載の発明は、請求項４に記載のパケット伝送装置において、
前記パケット情報制御手段が、前記複数の副記憶手段の各々に対して、当該ヘッダ生成手段に属する出力ポートとその出力先に関係する情報のみを前記第２のバスを介して蓄積するよう構成されている。
請求項５に記載の構成によれば、パケット情報制御手段は特定の副記憶手段のみヘッダ情報を更新するため、第２のバスの使用率を下げることができる。
【００１５】
請求項６に記載の発明は、請求項４に記載のパケット伝送装置において、
前記パケット情報制御手段が、前記主記憶手段に蓄積されている情報を更新する際に、前記複数の副記憶手段の全てが蓄積する全ての情報を前記第２のバスを介して更新するよう構成されている。
請求項６に記載の構成によれば、パケット情報の変更が発生した場合、すべての副記憶手段を更新するため装置の構成を簡単にすることができる。
【００１６】
請求項７に記載の発明は、請求項４に記載のパケット伝送装置において、
前記パケット情報制御手段が、前記主記憶手段に蓄積されている情報を更新する際に、該当するパケット情報を蓄積する副記憶手段のみの全ての情報を前記第２のバスを介して更新するよう構成されている。
請求項７に記載の構成によれば、情報更新を要するパケットに関係する副記憶手段のみを更新するので、更新に要する第２のバスの占有時間を短くすることができる。
【００１７】
請求項８に記載の発明は、請求項４に記載のパケット伝送装置において、
前記パケット情報制御手段が、前記主記憶手段に蓄積されている情報を更新する際に、該当するパケット情報を蓄積する副記憶手段のみの該当情報のみを更新するよう構成されている。
請求項８に記載の構成によれば、情報更新を要するパケットに関係する蓄積情報のみを更新するので、第２のバスの占有時間を短くすることができる。
【００１８】
請求項９に記載の発明は、請求項３に記載のパケット伝送装置において、
前記パケット情報制御手段が、前記共通の副記憶手段に対して、前記複数のヘッダ生成手段のそれぞれが生成するパケットヘッダ情報の並び順に合わせて情報を保持するよう構成されている。
請求項９に記載の構成によれば、ヘッダ生成手段がパケットヘッダを生成する場合に副記憶手段から読み出した情報の加工を最小限にでき、生成処理に要する時間を短くすることができる。
【００１９】
請求項１０に記載の発明は、請求項４から８のいずれか１つに記載のパケット伝送装置において、
前記パケット情報制御手段が、前記複数の副記憶手段の各々に対して、当該ヘッダ生成手段が構築する送信パケットにおけるヘッダ情報の配置順序に沿う順序で情報を蓄積するよう構成されている。
請求項１０に記載の構成によれば、ヘッダ生成手段が送信パケットのヘッダを構築する場合、副記憶手段から受けた新ヘッダ情報の操作を少なくすることができ、送信パケットの構築に必要な時間を短くすることができる。
【００２０】
請求項１１に記載の発明は、請求項３から１０のいずれか１つに記載のパケット伝送装置において、
前記パケット情報制御手段が、前記主記憶手段に蓄積されているパケット情報の一部を削除する際に前記副記憶手段から該当情報を削除して削除領域を未使用領域とし、新たなパケット情報を前記主記憶手段に蓄積する際に前記削除前の未使用領域のほかに前記削除領域も未使用領域として使用するよう構成されている。
請求項１１に記載の構成によれば、情報削除の対象となるパケットに関連したすべての蓄積情報を削除することで主記憶手段及び副記憶手段の情報の一致が図られ、装置の構成を簡単にすることができる。
【００２１】
請求項１２に記載の発明は、請求項３から１０のいずれか１つに記載のパケット伝送装置において、
前記パケット情報制御手段が、前記主記憶手段に蓄積されているパケット情報の一部を削除する際に前記副記憶手段から該当情報を削除せず、新たなパケット情報を前記主記憶手段に蓄積する際に該当情報を前記副記憶手段の前記削除されなかった領域に上書きするよう構成されている。
請求項１２に記載の構成によれば、副記憶手段に対する情報更新の頻度を少なくすることができるため、第２のバスの使用率を下げることができる。
【００２２】
【発明の実施の形態】
＜実施の形態１＞
以下、図面を参照して本発明の実施の形態について説明する。図１は本発明に係るパケット装置の一実施の形態を示すブロック図である。実施の形態１では、受信側バス１０ａに対して複数のパケット解析手段１と、パケット情報制御手段６とソフトウェア処理手段５が接続され、送信側バス１０ｂに対して複数のヘッダ生成手段４と、副記憶手段８と調停手段９が接続されている。パケット情報制御手段６と主記憶手段７は専用バス１１（又は受信側バス１０ａ）を介して接続され、パケット情報制御手段６と副記憶手段８は専用バス１２（又は送信側バス１０ｂ）を介して接続され、パケット転送手段２とソフトウェア処理手段５はソフト通信路１３を介して接続されている。
【００２３】
図１に示す装置は、例えばＩＰパケットを重畳したイーサネット（Ｒ）パケットをスイッチングする。ここで、図１において、複数のパケット解析手段１の処理をまとめて第１ステージと称し、パケット転送制御手段２とパケット蓄積手段３の処理をまとめて第２ステージと称し、複数のヘッダ生成手段４の処理をまとめて第３ステージと称することにする。また、パケット情報制御手段６と主記憶手段７は一致検索機能を持つＣＡＭ（Ｃｏｎｔｅｎｔ　Ａｄｄｒｅｓｓａｂｌｅ　Ｍｅｍｏｒｙ）により構成されることもある。ＣＡＭは一般に、入力データと同じデータを記憶している場合にそのアドレス又は関連するデータを出力する。また、ソフトウェア処理手段５はマイクロプロセッサとその周辺デバイスで構成する。
【００２４】
受信パケットは第１ステージにて宛先ＭＡＣアドレス、送信元ＭＡＣアドレス、ＶＬＡＮタグ、宛先ＩＰアドレス、送信元ＩＰアドレスなどのイーサネット（Ｒ）ヘッダ及びＩＰヘッダ、さらにその上位層のヘッダを解析して、解析結果を受信側バス１０ａを介してＣＡＭに登録する。一方でパケットに個別情報を重畳して第２ステージへ送る。個別情報は転送先情報などであって、これ以降、装置内ヘッダと称することにする。ＣＡＭはパケット情報を専用バス１１（又は受信側バス１０ａ）を介して自身の記憶領域である主記憶手段７へ保存するとともに、専用バス１２（又は送信側バス１０ｂ）を介して副記憶手段８へ転送する。副記憶手段８はＲＡＭと論理回路で構成される。
【００２５】
調停手段９はバス調停機能と主記憶手段情報の検索機能を持つ論理回路で構成され、送信側バス１０ｂを介して副記憶手段８とその読み書きの競合を制御し、また、送信側バス１０ｂを介してヘッダ生成手段４から検索キーを受け取り、それを基にメモリテーブルを検索し、検索結果を送信側バス１０ｂを介してヘッダ生成手段４へ送り返す機能を持つ。
【００２６】
第２ステージでは、装置内ヘッダを基に出力先を選択して、パケットを第３ステージ内の該当するヘッダ生成手段４へ送る。ヘッダ生成手段４は装置内ヘッダの情報を基に、調停手段９内のメモリテーブルから送信側バス１０ｂを介して出力先情報を受け取り、新ヘッダを構築して、出力ポートからパケットを送信する。以上からわかるように本発明の実施の形態１によれば、第１ステージと第３ステージでＣＡＭ情報を送受するバスを分離する構成（受信側バス１０ａ、送信側バス１０ｂ）となる。
【００２７】
＜実施の形態２＞
次に実施の形態２を図２を参照して説明する。実施の形態２では、受信側バス１０ａに対する接続は実施の形態１と同じであるが、送信側バス１０ｂに対してパケット情報制御手段６と複数の副記憶手段８が接続され、複数の副記憶手段８のそれぞれは各専用線を介して各ヘッダ生成手段４に接続されている。すなわち、複数のヘッダ生成手段４とそれらにそれぞれ接続する複数の副記憶手段８をまとめて第３ステージを構成している。パケット情報制御手段６はパケット情報をバス１１（又は受信側バス１０ａ）を介して主記憶手段７に蓄積する一方、そのすべての複製を送信側バス１０ｂを介して全ての副記憶手段８に蓄積する。本実施の形態２では、ヘッダ生成手段４は直属の副記憶手段８を占有するため、ヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合は発生しない構成となる。
【００２８】
＜実施の形態３＞
実施の形態３では、図２においてＣＡＭの主記憶手段７へ蓄積した情報を、該当パケットの出力ポートが属するヘッダ生成手段４に接続する副記憶手段８にのみ、情報の複製を蓄積する。実施の形態３では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、副記憶手段８の更新が短時間に行われるので、副記憶手段８に書き込む情報の総量が減少し、パケット情報制御手段６と副記憶手段８との間の送信側バス１０ｂの使用率を下げることができる。
【００２９】
＜実施の形態４＞
実施の形態４では、図２において主記憶手段７及び副記憶手段８に蓄積している任意のパケットのＩＰアドレスなどの情報を更新する場合、主記憶手段７の該当情報を更新する一方で、全ての副記憶手段８に蓄積している該当情報及びこれに関連しないすべての情報を一括して全て更新する。実施の形態４では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、全ての副記憶手段８上の情報の内容を容易に保つことができるので、装置の構成を簡単にすることができる。
【００３０】
＜実施の形態５＞
実施の形態５では、図２において主記憶手段７及び副記憶手段８に蓄積している任意のパケットのＩＰアドレスなどの情報を更新する場合、主記憶手段７の該当情報を更新する一方で、該当するパケット情報を保持する副記憶手段８のみ、該当情報及びこれに関連しないすべての情報を一括して全て更新する。実施の形態５では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、特定の副記憶手段８のみを更新するので、更新に要する送信側バス１０ｂの占有時間を短くすることができる。
【００３１】
＜実施の形態６＞
実施の形態６では、図２において主記憶手段７及び副記憶手段８に蓄積している任意のパケットのＩＰアドレスなどの情報を更新する場合、主記憶手段７の該当情報を更新する一方で、該当するパケット情報を保持する副記憶手段８の、該当する情報のみを更新する。本実施の形態６では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、特定の副記憶手段８の特定の情報領域のみを更新するので、更新に要する送信側バス１０ｂの占有時間をさらに短くすることができる。
【００３２】
＜実施の形態７＞
実施の形態７では、図１において共通の副記憶手段８に蓄積する情報を、ヘッダ生成手段４において生成する出力パケットのパケットヘッダフォーマットに合わせた並び順で蓄積する。本実施の形態７では、実施の形態１と同様にヘッダ生成処理に係るヘッダ情報の取得において受信側バス１０ａ、送信側バス１０ｂの競合が発生しない一方、パケットヘッダを構築する場合における副記憶手段８から読み出した情報の加工を最小限にすることができ、ヘッダ構築に要する処理時間の短縮とヘッダ生成手段４の構成を簡単にすることができる。
【００３３】
＜実施の形態８＞
実施の形態８では、図２において複数の副記憶手段８に蓄積する情報を、その接続するヘッダ生成手段４において生成する送信パケットのヘッダ情報の配列に沿った順序で保存する構成となる。本実施の形態８では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、ヘッダ生成手段４にてヘッダ生成処理を簡素化することができ、ヘッダ構築に必要な処理時間の短縮とヘッダ生成手段４の構成を簡単にすることができる。
【００３４】
＜実施の形態９＞
実施の形態９では、図１において主記憶手段７に蓄積しているパケット情報を削除する場合、主記憶手段７から該当情報を削除する一方で、共通の副記憶手段８上の該当情報を削除して削除領域を未登録領域とし、以降の新たな情報の記憶領域として再利用する。本実施の形態９では、実施の形態１と同様にヘッダ生成処理に係るヘッダ情報の取得において受信側バス１０ａ、送信側バス１０ｂの競合が発生しない一方、削除パケット情報に関して主記憶手段７及び共通の副記憶手段８で統一的な扱いを行うことができ、装置の構成を簡単にすることができる。
【００３５】
＜実施の形態１０＞
実施の形態１０では、図１において主記憶手段７に蓄積しているパケット情報を削除する場合、主記憶手段７から該当情報を削除する一方で、共通の副記憶手段８上の該当情報は削除しない。その後パケットを受信してＣＡＭへ新たなパケット情報として登録する場合、ＣＡＭへ登録する一方、共通の副記憶手段８において、主記憶手段７から削除して副記憶手段８から削除していない情報領域に上書きして蓄積する。
【００３６】
本実施の形態１０では、実施の形態１と同様にヘッダ生成処理に係るヘッダ情報の取得において受信側バス１０ａ、送信側バス１０ｂの競合が発生しない一方、共通の副記憶手段８に対する情報更新の頻度を小さくすることができるため、更新に要する時間及び更新に使用する受信側バス１０ａ、送信側バス１０ｂの占有時間を短くすることができる。
【００３７】
＜実施の形態１１＞
実施の形態１１では、図２において主記憶手段７に蓄積しているパケット情報を削除する場合、主記憶手段７から該当情報を削除する一方で、各副記憶手段８上の該当情報を削除して削除領域を未登録領域とし、以降の新たな情報の記憶領域として再利用する。本実施の形態１１では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、削除パケット情報に関して主記憶手段７及び各副記憶手段８で統一的な扱いを行うことができ、装置の構成を簡単にすることができる。
【００３８】
＜実施の形態１２＞
実施の形態１２では、図２において主記憶手段７に蓄積しているパケット情報を削除する場合、主記憶手段７から該当情報を削除する一方で、各副記憶手段上の該当情報は削除しない。その後パケットを受信してＣＡＭへ新たなパケット情報として登録する場合、ＣＡＭへ登録する一方、各副記憶手段８において主記憶手段７から削除して副記憶手段８から削除していない情報領域に上書きして蓄積する。本実施の形態１２では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、副記憶手段８に対する情報更新の頻度を小さくすることができるため、更新に要する時間及び更新に使用する送信側バス１０ｂの占有時間を短くすることができる。
【００３９】
なお、実施の形態１〜１２では、イーサネット（Ｒ）フレームにＩＰパケットを重畳する例で説明したが、ＩＰに限らず、ＰＰＰｏＥ、ＰＰＰ、ＭＰＬＳなどの他の通信プロトコルの場合も同様の効果がある。
【００４０】
【発明の効果】
以上説明したように請求項１から４、１３、１４に記載の発明によれば、パケットの受信処理と送信処理においてパケット情報を転送する際にそれぞれ第１、第２のバスを使用するので、送受信ポートの増加、パケット伝送速度の増加、伝送プロトコルの複雑化などしても伝送スループットの低下を防止することができる。
請求項５に記載の構成によれば、パケット情報制御手段は特定の副記憶手段のみヘッダ情報を更新するため、第２のバスの使用率を下げることができる。
請求項６に記載の構成によれば、パケット情報の変更が発生した場合、すべての副記憶手段を更新するため装置の構成を簡単にすることができる。
請求項７、８に記載の構成によれば、情報更新を要するパケットに関係する副記憶手段のみを更新するので、更新に要する第２のバスの占有時間を短くすることができる。
請求項９に記載の構成によれば、ヘッダ生成手段がパケットヘッダを生成する場合に副記憶手段から読み出した情報の加工を最小限にでき、生成処理に要する時間を短くすることができる。
請求項１０に記載の構成によれば、ヘッダ生成手段が送信パケットのヘッダを構築する場合、副記憶手段から受けた新ヘッダ情報の操作を少なくすることができ、送信パケットの構築に必要な時間を短くすることができる。
請求項１１に記載の構成によれば、情報削除の対象となるパケットに関連したすべての蓄積情報を削除することで主記憶手段及び副記憶手段の情報の一致がはかられ、装置の構成を簡単にすることができる。
請求項１２に記載の構成によれば、副記憶手段に対する情報更新の頻度を少なくすることができるため、第２のバスの使用率を下げることができる。
【図面の簡単な説明】
【図１】本発明における第１の実施の形態のパケット伝送装置の基本構成を示すブロック図
【図２】本発明における第２の実施の形態のパケット伝送装置の基本構成を示すブロック図
【図３】従来の装置を示すブロック図
【符号の説明】
１　　パケット解析手段
２　　パケット転送制御手段
３　　パケット蓄積手段
４　　ヘッダ生成手段
５　　ソフトウェア処理手段
６　　パケット情報制御手段
７　　主記憶手段
８　　副記憶手段
９　　調停手段
１０ａ　受信側バス
１０ｂ　送信側バス
【図１】
2004112322.tif 000003
【図２】
2004112322.tif 000004
【図３】
2004112322.tif 000005