(57)【要約】【課題】電流を小さくしても動作が確保でき、損失が小さい入力回路を提供する。【解決手段】入力回路は、入力信号を受け取る入力端子と、出力信号を出力する出力端子と、入力端子に接続されるノードと、ノードとグランドとの間に接続される終端抵抗と、ノードと出力端子との間に接続される電位シフト素子と、所定の電位を供給する電位源と、電位源と前記出力端子との間に接続される電流源とから構成される。【選択図】      図１
2004200730.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受け取る入力端子と、
出力信号を出力する出力端子と、
この入力端子に接続されるノードと、
このノードとグランドとの間に接続される終端抵抗と、
前記ノードと前記出力端子との間に接続される電位シフト素子と、
所定の電位を供給する電位源と、
この電位源と前記出力端子との間に接続される電流源とを有する入力回路。
【請求項２】
前記電位源は、負の電位源である請求項１記載の入力回路。
【請求項３】
前記電位シフト素子はダイオードである請求項２記載の入力回路。
【請求項４】
前記ダイオードは、アノードが前記ノードに接続され、カソードが前記出力端子に接続される請求項３記載の入力回路。
【請求項５】
前記電位源は、トランジスタである請求項２記載の入力回路。
【請求項６】
前記トランジスタは、ソースとゲートが前記負の電位源に接続され、ドレインが前記出力端子に接続される請求項５記載の入力回路。
【請求項７】
前記電位源は、正の電位源である請求項１記載の入力回路。
【請求項８】
前記電位シフト素子はダイオードである請求項７記載の入力回路。
【請求項９】
前記ダイオードは、アノードが前記出力端子に接続され、カソードが前記前記ノードに接続される請求項８記載の入力回路。
【請求項１０】
前記電位源は、トランジスタである請求項７記載の入力回路。
【請求項１１】
前記トランジスタは、ソースとゲートが前記出力端子に接続され、ドレインが前記正の電位源に接続される請求項１０記載の入力回路。
【請求項１２】
正相入力信号を受け取る正相入力端子と、
逆相入力信号を受け取る逆相入力端子と、
正相出力信号を出力する正相出力端子と、
逆相出力信号を出力する逆相出力端子と、
前記正相入力端子に接続される第１のノードと、
前記逆相入力端子に接続される第２のノードと、
前記第１のノードとグランドとの間に接続される第１の終端抵抗と、
前記第２のノードとグランドとの間に接続される第２の終端抵抗と、
前記第１のノードと前記正相出力端子との間に接続される第１の電位シフト素子と、
前記第２のノードと前記逆相出力端子との間に接続される第２の電位シフト素子と、
所定の電位を供給する電位源と、
この電位源に接続される電流源と、
この電位源と前記正相出力端子との間に接続される第１の電流調整素子と、
この電位源と前記逆相出力端子との間に接続される第２の電流調整素子とを有する入力回路。
【請求項１３】
前記電位源は、負の電位源である請求項１２記載の入力回路。
【請求項１４】
前記第１および第２の電位シフト素子は、ダイオードである請求項１３記載の入力回路。
【請求項１５】
前記ダイオードは、アノードが前記第１または第２のノードに接続され、カソードが前記出力端子に接続される請求項１４記載の入力回路。
【請求項１６】
前記電位源は、トランジスタである請求項１５記載の入力回路。
【請求項１７】
前記トランジスタは、ソースとゲートが前記負の電位源に接続される請求項１６記載の入力回路。
【請求項１８】
前記第１および第２の電流調整素子は、トランジスタである請求項１２記載の入力回路。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
この発明は、入力回路に関するもので、特に損失が小さく、またＡＣ結合が容易でさらに消費電力の小さい入力回路に関するものである。
【０００２】
【従来の技術】
従来の入力回路の例としては、下記文献のに開示されるものがあった。
「低消費電力１０Ｇｂ／ｓ  ＥＡ変調器ドライバＩＣ」、１９９８年電子情報通信学会エレクトロニクスソサイエティ大会、Ｃ−１０−１６、ｐ６３
この文献の図１に示される回路の入力回路部分を図５に従来回路として記載した。以下、図５を参照しつつ従来の入力回路を説明する。
信号入力端子ＩＮは、入力終端抵抗Ｒ１の一方の電極と第１の電界効果トランジスタ（以下ＦＥＴという）Ｑ１のゲートに接続される。入力終端抵抗Ｒ１の他方の電極と第１のＦＥＴ  Ｑ１のドレインはグランドＧＮＤに接続される。第１のＦＥＴ  Ｑ１のソースは、レベルシフトダイオードＤ１のアノードに接続される。レベルシフトダイオードＤ１のカソードは、出力端子ＯＵＴに接続されると共に、第２のＦＥＴ  Ｑ２のドレインに接続される。第２のＦＥＴ  Ｑ２のゲートとソースは負の電位源ＶＳに接続される。
図５に示す回路は、第１のＦＥＴ  Ｑ１がドレイン接地増幅器として動作し、Ｑ２は電流源として動作するソースフォロワ回路である。入力端子ＩＮに入力された信号はレベルシフトダイオードＤ１で電位が下げられ、出力端子ＯＵＴに出力される。図５に示す入力回路では、前段の回路とＣＭＬ（Ｃｕｒｒｅｎｔ  Ｍｏｄｅ  Ｌｏｇｉｃ）結合で接続される。この場合、前段の回路の電流信号Ｉｉｎが終端抵抗Ｒ１に流れることにより、入力回路は動作する。
【０００３】
一般的に、ＦＥＴのゲート−ソース間電圧をｖｇｓ、ＦＥＴのドレイン−ソース間電圧をｖｄｓ、ＦＥＴＥの相互コンダクタンスをｇｍ、ドレインコンダクタンスをｇｄとすると、ＦＥＴのドレイン電流ｉｄは下記［数１］で表される。
ｉｄ＝ｇｍ＊（ｖｇｓ−ｖｔｈ）＋ｇｄ＊ｖｄｓ                    −−−−−［数１］
図５において、入力電圧をｖｉｎ、出力電圧をｖｏｕｔ、レベルシフトダイオードＤ１のレベルシフト電圧をｖｆ、第１および第２のＦＥＴ  Ｑ１及びＱ２の相互コンダクタンスをｇｍ、第１および第２のＦＥＴ  Ｑ１及びＱ２のドレインコンダクタンスをｇｄ、第１および第２のＦＥＴ  Ｑ１及びＱ２の閾値電圧をｖｔｈ、負電源ＶＳの電圧値をｖｓとし、第１および第２のＦＥＴ  Ｑ１及びＱ２は飽和領域で動作するものとする。第１のＦＥＴ  Ｑ１のドレイン電流ｉｄ１は次の［数２］で表される。
ｉｄ１＝ｇｍ＊（ｖｉｎ−ｖｏｕｔ＋ｖｆ−ｖｔｈ）＋ｇｄ＊（ｖｆ−ｖｏｕｔ）    −−−−−［数２］
また、第２のＦＥＴ  Ｑ２のドレイン電流ｉｄ２は次の［数３］で表される。
ｉｄ２＝  ｇｍ＊（−ｖｔｈ）＋ｇｄ＊（ｖｏｕｔ−ｖｓ）              −−−−−［数３］
ここで、ソースフォロワ回路の場合、ｉｄ１＝ｉｄ２となるので、［数２］および［数３］より、
ｖｏｕｔ＝｛ｇｍ／（ｇｍ＋２＊ｇｄ）｝＊ｖｉｎ＋｛ｇｄ＊ｖｓ＋（ｇｍ＋ｇｄ）＊ｖｆ｝／（ｇｍ＋２・ｇｄ）−−−［数４］
となり、この回路の損失ＬＳ１は［数４］をｖｉｎで微分することにより求まり、
ＬＳ１＝ｇｍ／（ｇｍ＋２＊ｇｄ）                        −−−−−［数５］
となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述の入力回路の場合、［数５］に示したように損失が大きい。例えば、数値例としてＦＥＴの相互コンダクタンスｇｍをゲート幅１ｍｍあたり５００ｍＳ（ジーメンス：Ωの逆数）、ＦＥＴのドレインコンダクタンスｇｄをゲート幅１ｍｍあたり３０ｍＳとすると、［数５］より損失は０．９８ｄＢとなる。
また、上述の入力回路と前段の回路をＡＣ結合で接続する場合、第１のＦＥＴ  Ｑ１のゲート電圧は接地と同電位となるため、第１のＦＥＴ  Ｑ１の動作点はＦＥＴの線形領域になってしまい、さらに損失が大きくなるという問題があった。
さらに、従来の入力回路の場合、電流源の電流を小さくすると、第１のＦＥＴ  Ｑ１の動作点が変わり、相互コンダクタンスｇｍが低くなる。したがって、第１のＦＥＴ  Ｑ１の駆動能力が劣化してしまうため、電流を小さくすることができないという問題があった。
この発明は、上述の問題を解決する事を目的にしたもので、電流を小さくしても動作が確保でき、損失が小さい入力回路を提供する事を目的とする。
【０００５】
【課題を解決するための手段】
この発明の入力回路は、入力信号を受け取る入力端子と、出力信号を出力する出力端子と、入力端子に接続されるノードと、ノードとグランドとの間に接続される終端抵抗と、ノードと出力端子との間に接続される電位シフト素子と、所定の電位を供給する電位源と、電位源と前記出力端子との間に接続される電流源とから構成される。
【０００６】
【発明の実施の形態】
この発明の第１の実施例に係る入力回路を図１に示す。以下、この発明の第１の実施例を図１を参照しつつ説明する。
この発明の第１の実施例の入力回路では、信号入力端子ＩＮがトランジスタのゲートに接続されず、ノード１０に接続されている。ノード１０は入力終端抵抗Ｒ１を介してグランドＧＮＤに接続されている。また、ノード１０はレベルシフトダイオードＤ１のアノードにも接続されている。レベルシフトダイオードＤ１のカソードは、出力端子ＯＵＴに接続されると共に、トランジスタＱ１のドレインに接続される。トランジスタＱ１のソースとゲートは、たとえば−５Ｖなどの負電位の電源ＶＳに接続される。
【０００７】
第１の実施例の入力回路において、トランジスタＱ１は電流源として動作する。入力端子ＩＮ入力された信号は、レベルシフトダイオードＤ１により電位が下げられ、出力端子ＯＵＴに出力される。入力電圧をｖｉｎ、出力電圧をｖｏｕｔ、レベルシフトダイオードＤ１いおけるレベルシフト電圧をｖｆ、トランジスタＱ１の相互コンダクタンスをｇｍ、トランジスタＱ１のドレインコンダクタンスをｇｄ、トランジスタＱ１の閾値電圧をｖｔｈ、負電源電圧ＶＳの電圧をｖｓ、終端抵抗Ｒ１の抵抗値をｒとして、この回路の損失ＬＳ２を従来回路と同様に求めると、次の［数６］のようになる。
ＬＳ２＝１／（１＋ｒ＊ｇｄ）                        −−−−−［数６］
となる。たとえば、トランジスタＱ１のドレインコンダクタンスｇｄをゲート幅１ｍｍあたり３０ｍＳ、終端抵抗を５０Ωとすると、［数６］より損失は０．１３ｄＢとなる。
【０００８】
第１の実施例の入力回路の場合、入力の電位は、入力端子ＩＮに信号を出力する前段の回路の出力電流Ｉｉｎと、トランジスタＱ１のドレイン電流Ｉｄ１が終端抵抗Ｒ１に流れることで決まる。ドレイン電流Ｉｄ１を出力電流Ｉｉｎに対して十分小さくすることにより、ＣＭＬ結合が可能となる。
また、第１の実施例の入力回路においては、入力端子ＩＮがトランジスタに直接接続されていない。したがって、ＡＣ結合の場合にも、回路を構成しているトランジスタの動作点は常に飽和領域になり、回路の損失が増えることはない。
なお、終端抵抗Ｒ１は接地されているため、入力信号の周波数が１０ＧＨｚ以上になっても入力インピーダンスに不整合が生じることはない。
【０００９】
以上説明したように、第１の実施例によれば、従来の入力回路と比べ、損失を大幅に低減することができる。また、ＡＣ結合時にも損失が増加することがないという効果が得られる。
さらに、電流源を構成するトランジスタの電流値を小さく設定することで、ＣＭＬ結合も可能である。また、第１の実施例の入力回路は、入力端子ＩＮ−出力端子ＯＵＴ間の信号が通る経路にトランジスタを用いていないため、電流源の電流を小さくしても、駆動能力が低下しない。このため、入力回路の消費電力を低減できるという効果が得られる。
【００１０】
次に、この発明の第２の実施例に係る入力回路を図２に示す。以下、この発明の第２の実施例を図２を参照しつつ説明する。
この発明の第２の実施例の入力回路では、正相信号入力端子ＩＮと逆相信号入力端子ＩＮＢとを有している。正相信号入力端子ＩＮは、第１の実施例同様にトランジスタのゲートに接続されず、第１のノード２０に接続されている。また、逆相信号入力端子ＩＮＢも第１の実施例同様にトランジスタのゲートに接続されず、第２のノード２２に接続されている。第１のノード２０は第１の入力終端抵抗Ｒ１を介してグランドＧＮＤに接続されている。第２のノード２２は第２の入力終端抵抗Ｒ２を介してグランドＧＮＤに接続されている。また、第１のノード２０は第１のレベルシフトダイオードＤ１のアノードにも接続されている。同様に、第２のノード２２は第２のレベルシフトダイオードＤ２のアノードに接続されている。第１のレベルシフトダイオードＤ１のカソードは、正相出力端子ＯＵＴに接続されると共に、第１のトランジスタＱ１のドレインに接続される。第２のレベルシフトダイオードＤ２のカソードは、逆相出力端子ＯＵＴＢに接続されると共に、第２のトランジスタＱ２のドレインに接続される。
第１のトランジスタＱ１のゲートは、第１の電流調整用端子ＶＢ１に接続される。同様に、第２のトランジスタＱ２のゲートは、第２の電流調整用端子ＶＢ２に接続される。第１および第２のトランジスタＱ１、Ｑ２のソースは共通に第３のトランジスタＱ３のドレインに接続される。第３のトランジスタＱ３のソースとゲートは、たとえば−５Ｖなどの負電位の電源ＶＳに接続される。
【００１１】
第２の実施例の入力回路においては、第３のトランジスタＱ３が電流源として動作する。第１および第２のトランジスタＱ１及びＱ２は差動回路として動作し、第１および第２の電流調整用端子ＶＢ１及びＶＢ２に与えられる電圧値により、第１および第２の入力終端抵抗Ｒ１及びＲ２に流れる電流値を変えることができる。すなわち、第１および第２のトランジスタＱ１及びＱ２は電流調整素子として機能する。したがって、正相および逆相出力端子ＯＵＴ及びＯＵＴＢの電位を任意に変えることができる。
正相信号入力端子ＩＮに入力された信号は、第１のレベルシフトダイオードＤ１により電位が下げられ、正相出力端子ＯＵＴに出力される。また、逆相入力端子ＩＮＢに入力された信号は、第２のレベルシフトダイオードＤ２により電位が下げられ、逆相出力端子ＯＵＴＢに出力される。
この回路の片側（正相入力端子ＩＮ、第１の入力終端抵抗Ｒ１、第１のトランジスタＱ１、正相出力端子ＯＵＴおよび第３のトランジスタＱ３）に対して損失を求めてみる。第１のトランジスタＱ１のゲートには接地電位が与えられているものとすると、第３のトランジスタＱ３は電流源として動作し、カスコード接続された電流源と同等の動作となる。第１および第３のトランジスタＱ１、Ｑ３のドレインコンダクタンスをｇｄとすると、第１および第３のトランジスタＱ１、Ｑ３からなるカスコード電流源のドレインコンダクタンスｇｄ２は次の［数７］のようになる。
ｇｄ２＝ｇｄ＊ｇｄ／（ｇｍ＋２＊ｇｄ）                      −−−−−［数７］
これを上述の［数６］にあてはめると、第２の実施例の入力回路の損失ＬＳ３は［数８］のようになる。
ＬＳ３＝１／｛１＋ｒ＊ｇｄ＊ｇｄ／（ｇｍ＋２＊ｇｄ）｝              −−−−−［数８］
例えば、第１および第３のトランジスタＱ１、Ｑ３の相互コンダクタンスｇｍをゲート幅１ｍｍあたり５００ｍＳ  、第１および第３のトランジスタＱ１、Ｑ３のドレインコンダクタンスｇｄをゲート幅１ｍｍあたり３０ｍＳ、第１の終端抵抗Ｒ１を５０Ωとすると、［数８］より損失は０．０００６ｄＢとなる。
なお、詳述はしないが、第２の実施例の入力回路のもう一方の側（逆相入力端子ＩＮＢ、第２の入力終端抵抗Ｒ２、第２のトランジスタＱ２、逆相出力端子ＯＵＴＢおよび第３のトランジスタＱ３）に対して損失を求めてみても同様になる。
また、第１および第２の終端抵抗Ｒ１、Ｒ２は接地されているため、第１の実施例と同様に正相および逆相の入力信号の周波数が１０ＧＨｚ以上になっても入力インピーダンスに不整合が生じることはない。
【００１２】
以上説明したように、この発明の第２の実施例の入力回路においては、第１の実施例の入力回路よりも損失をさらに低減できる。
上述したように第２の実施例の入力回路においては、正相および逆相入力端子ＯＵＴ及びＯＵＴＢの電位を任意に変えることができる。これにより例えば、リミッティング増幅器等の入力回路に使用した場合、論理閾値を変えることができる。また、光通信用等の変調器駆動増幅器の入力回路に使用した場合には、出力のデューティを変えることができるようになる。
【００１３】
この発明の第３の実施例に係る入力回路を図３に示す。以下、この発明の第３の実施例を図３を参照しつつ説明する。
この発明の第３の実施例の入力回路では、信号入力端子ＩＮがノード３０に接続されている。ノード３０は入力終端抵抗Ｒ１を介してグランドＧＮＤに接続されている。また、ノード３０はレベルシフトダイオードＤ１のカソードにも接続されている。レベルシフトダイオードＤ１のアノードは、出力端子ＯＵＴに接続されると共に、トランジスタＱ１のソースとゲートに接続される。トランジスタＱ１のドレインは、たとえば５Ｖなどの正電位の電源ＶＤに接続される。
【００１４】
第３の実施例の入力回路は、正電位の電源ＶＤを使用する入力回路である。第３の実施例の入力回路においては、トランジスタＱ１が電流源として動作する。入力端子ＩＮ入力された信号は、レベルシフトダイオードＤ１により電位が上げられ、出力端子ＯＵＴに出力される。
第１の実施例と同様に、終端抵抗Ｒ１は接地されているため、入力信号の周波数が１０ＧＨｚ以上になっても入力インピーダンスに不整合が生じることはない。
【００１５】
次に、この発明の第３の実施例と比較するため、この発明の第１の実施例の変形例に係る入力回路を図４に示す。第１の実施例の変形例の入力回路は、正電源を使用する場合の例である。以下、変形例を図４を参照しつつ説明する。
変形例の入力回路では、信号入力端子ＩＮがノード１０に接続されている。ノード１０は入力終端抵抗Ｒ１を介して正電位の電位源ＶＤ２に接続されている。また、ノード１０は入力終端抵抗Ｒ１を介して交流接地用コンデンサＣ１の一方の端子に接続されている。交流接地用コンデンサＣ１の他方の端子は接地（ＧＮＤ）されている。さらに、ノード１０はレベルシフトダイオードＤ１のアノードにも接続されている。レベルシフトダイオードＤ１のカソードは、出力端子ＯＵＴに接続されると共に、トランジスタＱ１のドレインに接続される。トランジスタＱ１のソースとゲートは接地（ＧＮＤ）されている。
【００１６】
第１の実施例では負電源を使用する回路について説明したが、変形例の回路では正電源を使用している。また、変形例の回路では、入力終端抵抗Ｒ１が接地ＧＮＤではなく、電源端子（正電位の電位源ＶＤ２）に接続されている。実用レベルで考えた場合、周波数が高くなると電源のインピーダンスは接地より高くなるため、入力のインピーダンスは終端抵抗Ｒ１と電源ＶＤ２のインピーダンスの和となり、特性インピーダンスに対しずれが大きくなり不整合を生じる。そのため交流接地用コンデンサＣ１を設け、交流を仮想接地する必要がある。図２では交流接地用のコンデンサＣ１は１個だけ示しているが、通常、チップ部品等の容量は自己共振周波数があり、容量値によって使用できる周波数帯が限られている。そのため、例えば光通信用等のＩＣのような広帯域、特に数十ｋＨｚから１０ＧＨｚ以上までの周波数領域でインピーダンス整合が必要なＩＣの場合には、容量を複数使用し、周波数帯別に容量値を設定しなければならないため、入力のインピーダンスを整合させるのは困難である。
しかしながら、この発明の第３の実施例の場合、正電源を使用しているが、終端抵抗Ｒ１は接地されているため、第１の実施例の負電源で使用する場合と同等の整合性が得られる。
また、第３の実施例の回路は第１の実施例の入力回路と同じように電流源の電流を小さくでき、消費電力も低減できる。
【００１７】
なお、この発明は第１ないし第３の実施例に限定されるものではなく、種々の変形が可能である。
たとえば、第１ないし第３の実施例ではレベルシフトダイオードを１段で示したが、これは複数段使用した場合にも同等の効果が得られる。また、第１ないし第３の実施例ではレベルシフトダイオードを使用しているが、これは例えば抵抗等、電位を変えられるもの（電位シフト素子）であれば同等の効果が得られる。さらに、第１ないし第３の実施例では電界効果トランジスタを使用しているが、これは例えばバイポーラトランジスタ等でも同等の効果が得られる。第１ないし第３の実施例では電流源としてトランジスタをそのゲートとソースを接続した構成で示したが、ゲートとソースを別々の電位に設定しても良い。また、第１ないし第３の実施例において高周波特性を向上するために、レベルシフトダイオードに並列に容量（スピードアップコンデンサ）を備えた構成の入力回路にも有効である。
第３の実施例ではシングルエンドの回路について示したが、第２の実施例のように差動回路でも同等の効果が得られる。
第２の実施例では電流源調整端子としてＶＢ１及びＶＢ２の２ヶ所の電圧を調整する構成を示したが、これは一方に固定電圧を与え他方で調整しても良い。
第１の実施例では電流源をトランジスタ１個で構成しているが、トランジスタをカスコード接続した電流源を使用してもよい。この場合、損失は第２の実施例と同等のものが得られる。
【００１８】
【発明の効果】
以上詳細に説明したように、この発明の入力回路によれば損失を大幅に低減することができ、ＡＣ結合時にも損失が増加することがない。
また、電流源を構成するトランジスタの電流値を小さく設定することにより、ＣＭＬ結合も可能となる。さらに、電流源の電流を小さくしても、駆動能力が低下しないため、入力回路の消費電力を低減できる。
【図面の簡単な説明】
【図１】この発明の第１の実施例に係る入力回路の回路図
【図２】この発明の第２の実施例に係る入力回路の回路図
【図３】この発明の第３の実施例に係る入力回路の回路図
【図４】この発明の第１の実施例の変形例に係る入力回路の回路図
【図５】従来の入力回路の回路図
【符号の説明】
Ｄ１、Ｄ２    ダイオード
Ｑ１、Ｑ２、Ｑ３    トランジスタ
ＩＮ、ＩＮＢ    入力端子
ＯＵＴ、ＯＵＴＢ    出力端子
Ｒ１、Ｒ２      終端抵抗
ＶＳ、ＶＤ      電位源
【図１】
2004200730.tif 000003
【図２】
2004200730.tif 000004
【図３】
2004200730.tif 000005
【図４】
2004200730.tif 000006
【図５】
2004200730.tif 000007
【手続補正書】
【提出日】平成15年9月11日(2003.9.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
正相入力信号を受け取る正相入力端子と、
逆相入力信号を受け取る逆相入力端子と、
正相出力信号を出力する正相出力端子と、
逆相出力信号を出力する逆相出力端子と、
前記正相入力端子に接続される第１のノードと、
前記逆相入力端子に接続される第２のノードと、
前記第１のノードとグランドとの間に接続される第１の終端抵抗と、
前記第２のノードとグランドとの間に接続される第２の終端抵抗と、
前記第１のノードと前記正相出力端子との間に接続される第１の電位シフト素子と、
前記第２のノードと前記逆相出力端子との間に接続される第２の電位シフト素子と、
所定の電位を供給する電位源と、
この電位源に接続される電流源と、
この電流源と前記正相出力端子との間に接続される第１の電流調整素子と、
この電流源と前記逆相出力端子との間に接続される第２の電流調整素子とを有する入力回路。
【請求項２】
前記電位源は、負の電位源である請求項１記載の入力回路。
【請求項３】
前記第１および第２の電位シフト素子は、ダイオードである請求項２記載の入力回路。
【請求項４】
前記ダイオードは、アノードが前記第１または第２のノードに接続され、カソードが前記出力端子に接続される請求項３記載の入力回路。
【請求項５】
前記電流源は、トランジスタである請求項４記載の入力回路。
【請求項６】
前記トランジスタは、ソースとゲートが前記負の電位源に接続される請求項５記載の入力回路。
【請求項７】
前記第１および第２の電流調整素子は、トランジスタである請求項１記載の入力回路。