(57)【要約】      （修正有）【課題】４つのトランジスタの発振出力を相関信号の加算平均として原理的にＳ／Ｎ特性を改善する。【解決手段】コレクタを接地し、ベース、エミッタ間にＣ１を接続し、エミッタと端子ＡＩにＣ２を接続すると共に端子Ｄ１にＣ３を接続し且つベースと端子Ｂ１にＬ１を接続するトランジスタＴＲ１からなる第１の発振器と、第１の発振器と同じ構成の第２、３、４を備え、Ａ１端子とＡ４端子の接続点を抵抗器Ｒ３で接地し、Ａ２端子とＡ３端子の接続点を抵抗器Ｒ４で接地し、Ｂ１端子とＢ２端子の接続点を抵抗器Ｒ１で接地し、Ｂ３端子とＢ４端子の接続点を抵抗器Ｒ２で接地し、Ｄ１端子とＤ３端子の接続点に出力端子Ｅ１を接続し、Ｄ２端子とＤ４端子の接続点に出力端子Ｅ２を接続し、Ｂ１端子とＢ２端子の接続点に出力端子Ｆ１を接続し、Ｂ３端子とＢ４端子の接続点に出力端子Ｆ２を接続する。【選択図】      図１
2004289620.tif 000002
【特許請求の範囲】
【請求項１】
コレクタを接地電位に接続し、ベース、エミッタ間を第１のコンデンサ（Ｃ１）を介して接続し、エミッタを第２のコンデンサ（Ｃ２）を介して端子Ａ１に接続すると共に第３のコンデンサ（Ｃ３）を介して端子Ｄ１に接続し且つベースを第１のコイル（Ｌ１）を介して端子Ｂ１に接続する第１のトランジスタ（ＴＲ１）からなる第１の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第４のコンデンサ（Ｃ４）を介して接続し、エミッタを第５のコンデンサ（Ｃ５）を介して端子Ａ２に接続すると共に第６のコンデンサ（Ｃ６）を介して端子Ｄ２に接続し且つベースを第２のコイル（Ｌ２）を介して端子Ｂ２に接続する第２のトランジスタ（ＴＲ２）からなる第２の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第７のコンデンサ（Ｃ７）を介して接続し、エミッタを第８のコンデンサ（Ｃ８）を介して端子Ａ３に接続すると共に第９のコンデンサ（Ｃ９）を介して端子Ｄ３に接続し且つベースを第３のコイル（Ｌ３）を介して端子Ｂ３に接続する第３のトランジスタ（ＴＲ３）からなる第３の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第１０のコンデンサ（Ｃ１０）を介して接続し、エミッタを第１１のコンデンサ（Ｃ１１）を介して端子Ａ４に接続すると共に第１２のコンデンサ（Ｃ１２）を介して端子Ｄ４に接続し且つベースを第４のコイル（Ｌ４）を介して端子Ｂ４に接続する第４のトランジスタ（ＴＲ４）からなる第４の発振器で構成され、第１の発信器のＡ１端子と第４の発振器のＡ４端子間を接続し第３の抵抗器（Ｒ３）を介して接地電位に接続し、第２の発振器のＡ２端子と第３の発振器のＡ３端子間を接続し第４の抵抗器（Ｒ４）を介して接地電位に接続し、第１の発信器のＢ１端子と第２の発振器のＢ２端子間を接続し第１の抵抗器（Ｒ１）を介して接地電位に接続し、第３の発振器のＢ３端子と第４の発振器のＢ４端子間を接続し第２の抵抗器（Ｒ２）を介して接地電位に接続し、第１の発信器のＤ１端子と第３の発振器のＤ３端子間を接続し、その接続点に接続された第１の出力端子Ｅ１と、第２の発振器のＤ２端子と第４の発振器のＤ４端子間を接続し、その接続点に接続された第２の出力端子Ｅ２と、第１の発振器のＢ１端子と第２の発振器のＢ２端子の接続点に接続された第３の出力端子Ｆ１と、第３の発振器のＢ３端子と第４の発振器のＢ４端子の接続点に接続された第４の出力端子Ｆ２とから構成することを特徴とする差動出力型電圧制御発振器。
【請求項２】
前記第１の出力端子Ｅ１と前記第２の出力端子Ｅ２は、互いに逆位相の信号を出力することを特徴とする請求項１記載の差動出力型電圧制御発振器。
【請求項３】
前記第３の出力端子Ｆ１と前記第４の出力端子Ｆ２は、２倍の信号を出力することを特徴とする請求項１記載の差動出力型電圧制御発振器。
【請求項４】
前記第１、２、３、４の発振器の各定数および第１、２、３、４の発振器の各端子間に接続される各定数はすべて同一定数であることを特徴とする請求項１記載の差動出力型電圧制御発振器。
【請求項５】
ベースを接地電位に接続し、コレクタ、エミッタ間を第１のコンデンサ（Ｃ１）で接続し、エミッタを第２のコンデンサ（Ｃ２）を介して端子Ａ１に接続すると共に第３のコンデンサ（Ｃ３）を介して端子Ｄ１に接続し且つコレクタを第１のコイル（Ｌ１）を介して端子Ｂ１に接続する第１のトランジスタ（ＴＲ１）からなる第１の発振器と、ベースを接地電位に接続し、コレクタ、エミッタ間を第４のコンデンサ（Ｃ４）で接続し、エミッタを第５のコンデンサ（Ｃ５）を介して端子Ａ２に接続すると共に第６のコンデンサ（Ｃ６）を介して端子Ｄ２に接続し且つコレクタを第２のコイル（Ｌ２）を介して端子Ｂ２に接続する第２のトランジスタ（ＴＲ２）からなる第２の発振器と、ベースを接地電位に接続し、コレクタ、エミッタ間を第７のコンデンサ（Ｃ７）で接続し、エミッタを第８のコンデンサ（Ｃ８）を介して端子Ａ３に接続すると共に第９のコンデンサ（Ｃ９）を介して端子Ｄ３に接続し且つコレクタを第３のコイル（Ｌ３）を介して端子Ｂ３に接続する第３のトランジスタ（ＴＲ３）からなる第３の発振器と、ベースを接地電位に接続し、コレクタ、エミッタ間を第１０のコンデンサ（Ｃ１０）で接続し、エミッタを第１１のコンデンサ（Ｃ１１）を介して端子Ａ４に接続すると共に第１２のコンデンサ（Ｃ１２）を介して端子Ｄ４に接続し且つコレクタを第４のコイル（Ｌ４）を介して端子Ｂ４に接続する第４のトランジスタ（ＴＲ４）からなる第４の発振器で構成され、第１の発振器のＡ１端子と第４の発振器のＡ４端子間を接続し第３の抵抗器（Ｒ３）を介して接地電位に接続し、第２の発振器のＡ２端子と第３の発振器のＡ３端子間を接続し第４の抵抗器（Ｒ４）を介して接地電位に接続し、第１の発振器のＢ１端子と第２の発振器のＢ２端子間を接続し第１の抵抗器（Ｒ１）を介して接地電位に接続し、第３の発振器のＢ３端子と第４の発振器のＢ４端子間を接続し第２の抵抗器（Ｒ２）を介して接地電位に接続し、第１の発信器のＤ１端子と第３の発振器のＤ３端子間を接続し、その接続点に接続された第１の出力端子Ｅ１と、第２の発振器のＤ２端子と第４の発振器のＤ４端子間を接続し、その接続点に接続された第２の出力端子Ｅ２と、第１の発振器のＢ１端子と第２の発振器のＢ２端子の接続点に接続された第３の出力端子Ｆ１と、第３の発振器のＢ３端子と第４の発振器のＢ４端子の接続点に接続された第４の出力端子Ｆ２とから構成することを特徴とする差動出力型電圧制御発振器。
【請求項６】
前記第１の出力端子Ｅ１と前記第２の出力端子Ｅ２は、互いに逆位相の信号を出力することを特徴とする請求項５記載の差動出力型電圧制御発振器。
【請求項７】
前記第３の出力端子Ｆ１と前記第４の出力端子Ｆ２は、２倍の信号を出力することを特徴とする請求項５記載の差動出力型電圧制御発振器。
【請求項８】
前記第１、２、３、４の発振器の各定数および第１、２、３、４の発振器の各端子間に接続される各定数はすべて同一定数であることを特徴とする請求項５記載の差動出力型電圧制御発振器。
【請求項９】
コレクタを接地電位に接続し、ベース、エミッタ間を第１のコイル（Ｌ１）を介して接続し、エミッタを第２のコイル（Ｌ２）を介して端子Ａ１に接続すると共に第２のコンデンサ（Ｃ２）を介して端子Ｄ１に接続し且つベースを第１のコンデンサ（Ｃ１）を介して端子Ｂ１に接続する第１のトランジスタ（ＴＲ１）からなる第１の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第３のコイル（Ｌ３）を介して接続し、エミッタを第４のコイル（Ｌ４）を介して端子Ａ２に接続すると共に第４のコンデンサ（Ｃ４）を介して端子Ｄ２に接続し且つベースを第３のコンデンサ（Ｃ３）を介して端子Ｂ２に接続する第２のトランジスタ（ＴＲ２）からなる第２の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第５のコイル（Ｌ５）を介して接続し、エミッタを第６のコイル（Ｌ６）を介して端子Ａ３に接続すると共に第６のコンデンサ（Ｃ６）を介して端子Ｄ３に接続し且つベースを第５のコンデンサ（Ｃ５）を介して端子Ｂ３に接続する第３のトランジスタ（ＴＲ３）からなる第３の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第７のコイル（Ｌ７）を介して接続し、エミッタを第８のコイル（Ｌ８）を介して端子Ａ４に接続すると共に第８のコンデンサ（Ｃ８）を介して端子Ｄ４に接続し且つベースを第７のコンデンサ（Ｃ７）を介して端子Ｂ４に接続する第４のトランジスタ（ＴＲ４）からなる第４の発振器で構成され、第１の発信器のＡ１端子と第４の発振器のＡ４端子間を接続し第３の抵抗器（Ｒ３）を介して接地電位に接続し、第２の発振器のＡ２端子と第３の発振器のＡ３端子間を接続し第４の抵抗器（Ｒ４）を介して接地電位に接続し、第１の発信器のＢ１端子と第２の発振器のＢ２端子間を接続し第１の抵抗器（Ｒ１）を介して接地電位に接続し、第３の発振器のＢ３端子と第４の発振器のＢ４端子間を接続し第２の抵抗器（Ｒ２）を介して接地電位に接続し、第１の発信器のＤ１端子と第３の発振器のＤ３端子間を接続し、その接続点に接続された第１の出力端子Ｅ１と、第２の発振器のＤ２端子と第４の発振器のＤ４端子間を接続し、その接続点に接続された第２の出力端子Ｅ２と、第１の発振器のＢ１端子と第２の発振器のＢ２端子の接続点に接続された第３の出力端子Ｆ１と、第３の発振器のＢ３端子と第４の発振器のＢ４端子の接続点に接続された第４の出力端子Ｆ２とから構成することを特徴とする差動出力型電圧制御発振器。
【請求項１０】
前記第１の出力端子Ｅ１と前記第２の出力端子Ｅ２は、互いに逆位相の信号を出力することを特徴とする請求項９記載の差動出力型電圧制御発振器。
【請求項１１】
前記第３の出力端子Ｆ１と前記第４の出力端子Ｆ２は、２倍の信号を出力することを特徴とする請求項９記載の差動出力型電圧制御発振器。
【請求項１２】
前記第１、２、３、４の発振器の各定数および第１、２、３、４の発振器の各端子間に接続される各定数はすべて同一定数であることを特徴とする請求項９記載の差動出力型電圧制御発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は差動出力型発振信器に関し、特に差動出力型発振信器と組み合わせる回路の簡略化および信号対雑音比の改善に関する。
【０００２】
【従来の技術】
従来、高周波発振回路のＳ／Ｎ改善技術が、例えば特開平１１−３０８０４８号公報に開示されている。
【０００３】
図１１は従来の高周波発振回路の回路図である。図１１において、１、１７は発振トランジスタ、２、３、１８、３３、３４はコンデンサ、５、１９は共振器結合コンデンサ、６、２０は出力結合コンデンサ、９、２３はバラクタダイオード、１１、１２、１３、２５、２６はバイアス用抵抗、１４、２７はバラクタダイオードバイアスチョーク、１５、１６は高周波出力端子、１０，２４，２８は高周波チョーク、２９、３１はバイパスコンデンサ、３０はチューニング電圧供給端子、３２はバイアス電圧供給端子である。
発振トランジスタ１は、コンデンサ２、３３を帰還回路とし、発振トランス１７は、コンデンサ１８、３４を帰還回路として、共振器７によりコルピッツ型発振器として動作する。発振周波数は、バラクタダイオードの容量変化により可変することができる。
この際、発振条件として、発振トランジスタ１と１７との中点は、等価的に接地されている必要があるため、２つのトランジスタは互いに１８０度の位相差を持ちながら発振する。
【０００４】
発振器のＳ／Ｎ等の特性劣化を防ぐため、トランジスタのコレクタ端において、雑音源となるインピーダンス素子をなくすことを行なっている。
しかし、この方法でＳ／Ｎ特性の劣化を防ぐことはできても、結局は発振素子であるトランジスタの雑音特性で決定されるＳ／Ｎ特性以上の改善はできない。
【特許文献１】
特開平１１−３０８０４８号公報（段落００１３〜段落１９、図１）
【０００５】
【発明が解決しようとする課題】
上述した第１の従来技術は、発振器のＳ／Ｎ等の特性劣化を防ぐため、トランジスタのコレクタ端において、雑音源となるインピーダンス素子をなくすことを行っている。
しかし、この方法でＳ／Ｎ特性の劣化を防ぐことはできても、結局は発振素子であるトランジスタの雑音特性で決定されるＳ／Ｎ特性以上の改善はできない。
本発明の目的は、４つのトランジスタの発振出力を相関信号の加算平均として原理的にＳ／Ｎ特性を改善する差動出力型電圧制御発振器を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の差動出力型電圧制御発振器は、コレクタを接地電位に接続し、ベース、エミッタ間を第１のコンデンサ（Ｃ１）を介して接続し、エミッタを第２のコンデンサ（Ｃ２）を介して端子Ａ１に接続すると共に第３のコンデンサ（Ｃ３）を介して端子Ｄ１に接続し且つベースを第１のコイル（Ｌ１）を介して端子Ｂ１に接続する第１のトランジスタ（ＴＲ１）からなる第１の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第４のコンデンサ（Ｃ４）を介して接続し、エミッタを第５のコンデンサ（Ｃ５）を介して端子Ａ２に接続すると共に第６のコンデンサ（Ｃ６）を介して端子Ｄ２に接続し且つベースを第２のコイル（Ｌ２）を介して端子Ｂ２に接続する第２のトランジスタ（ＴＲ２）からなる第２の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第７のコンデンサ（Ｃ７）を介して接続し、エミッタを第８のコンデンサ（Ｃ８）を介して端子Ａ３に接続すると共に第９のコンデンサ（Ｃ９）を介して端子Ｄ３に接続し且つベースを第３のコイル（Ｌ３）を介して端子Ｂ３に接続する第３のトランジスタ（ＴＲ３）からなる第３の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第１０のコンデンサ（Ｃ１０）を介して接続し、エミッタを第１１のコンデンサ（Ｃ１１）を介して端子Ａ４に接続すると共に第１２のコンデンサ（Ｃ１２）を介して端子Ｄ４に接続し且つベースを第４のコイル（Ｌ４）を介して端子Ｂ４に接続する第４のトランジスタ（ＴＲ４）からなる第４の発振器で構成され、第１の発信器のＡ１端子と第４の発振器のＡ４端子間を接続し第３の抵抗器（Ｒ３）を介して接地電位に接続し、第２の発振器のＡ２端子と第３の発振器のＡ３端子間を接続し第４の抵抗器（Ｒ４）を介して接地電位に接続し、第１の発信器のＢ１端子と第２の発振器のＢ２端子間を接続し第１の抵抗器（Ｒ１）を介して接地電位に接続し、第３の発振器のＢ３端子と第４の発振器のＢ４端子間を接続し第２の抵抗器（Ｒ２）を介して接地電位に接続し、第１の発信器のＤ１端子と第３の発振器のＤ３端子間を接続し、その接続点に接続された第１の出力端子Ｅ１と、第２の発振器のＤ２端子と第４の発振器のＤ４端子間を接続し、その接続点に接続された第２の出力端子Ｅ２と、第１の発振器のＢ１端子と第２の発振器のＢ２端子の接続点に接続された第３の出力端子Ｆ１と、第３の発振器のＢ３端子と第４の発振器のＢ４端子の接続点に接続された第４の出力端子Ｆ２とから構成することを特徴とする。
【０００７】
また、前記第１の出力端子Ｅ１と前記第２の出力端子Ｅ２は、互いに逆位相の信号を出力することを特徴とする。
【０００８】
また、前記第３の出力端子Ｆ１と前記第４の出力端子Ｆ２は、２倍の信号を出力することを特徴とする。
【０００９】
また、前記第１、第２、第３、第４の発信器の各定数はすべて同一定数であることを特徴とする。
【００１０】
また、ベースを接地電位に接続し、コレクタ、エミッタ間を第１のコンデンサ（Ｃ１）で接続し、エミッタを第２のコンデンサ（Ｃ２）を介して端子Ａ１に接続すると共に第３のコンデンサ（Ｃ３）を介して端子Ｄ１に接続し且つコレクタを第１のコイル（Ｌ１）を介して端子Ｂ１に接続する第１のトランジスタ（ＴＲ１）からなる第１の発振器と、ベースを接地電位に接続し、コレクタ、エミッタ間を第４のコンデンサ（Ｃ４）で接続し、エミッタを第５のコンデンサ（Ｃ５）を介して端子Ａ２に接続すると共に第６のコンデンサ（Ｃ６）を介して端子Ｄ２に接続し且つコレクタを第２のコイル（Ｌ２）を介して端子Ｂ２に接続する第２のトランジスタ（ＴＲ２）からなる第２の発振器と、ベースを接地電位に接続し、コレクタ、エミッタ間を第７のコンデンサ（Ｃ７）で接続し、エミッタを第８のコンデンサ（Ｃ８）を介して端子Ａ３に接続すると共に第９のコンデンサ（Ｃ９）を介して端子Ｄ３に接続し且つコレクタを第３のコイル（Ｌ３）を介して端子Ｂ３に接続する第３のトランジスタ（ＴＲ３）からなる第３の発振器と、ベースを接地電位に接続し、コレクタ、エミッタ間を第１０のコンデンサ（Ｃ１０）で接続し、エミッタを第１１のコンデンサ（Ｃ１１）を介して端子Ａ４に接続すると共に第１２のコンデンサ（Ｃ１２）を介して端子Ｄ４に接続し且つコレクタを第４のコイル（Ｌ４）を介して端子Ｂ４に接続する第４のトランジスタ（ＴＲ４）からなる第４の発振器で構成され、第１の発振器のＡ１端子と第４の発振器のＡ４端子間を接続し第３の抵抗器（Ｒ３）を介して接地電位に接続し、第２の発振器のＡ２端子と第３の発振器のＡ３端子間を接続し第４の抵抗器（Ｒ４）を介して接地電位に接続し、第１の発振器のＢ１端子と第２の発振器のＢ２端子間を接続し第１の抵抗器（Ｒ１）を介して接地電位に接続し、第３の発振器のＢ３端子と第４の発振器のＢ４端子間を接続し第２の抵抗器（Ｒ２）を介して接地電位に接続し、第１の発信器のＤ１端子と第３の発振器のＤ３端子間を接続し、その接続点に接続された第１の出力端子Ｅ１と、第２の発振器のＤ２端子と第４の発振器のＤ４端子間を接続し、その接続点に接続された第２の出力端子Ｅ２と、第１の発振器のＢ１端子と第２の発振器のＢ２端子の接続点に接続された第３の出力端子Ｆ１と、第３の発振器のＢ３端子と第４の発振器のＢ４端子の接続点に接続された第４の出力端子Ｆ２とから構成することを特徴とする。
【００１１】
また、前記第１の出力端子Ｅ１と前記第２の出力端子Ｅ２は、互いに逆位相の信号を出力することを特徴とする。
【００１２】
また、前記第３の出力端子Ｆ１と前記第４の出力端子Ｆ２は、２倍の信号を出力することを特徴とする。
【００１３】
また、前記第１、第２、第３、第４の発信器の各定数はすべて同一定数であることを特徴とする。
【００１４】
また、コレクタを接地電位に接続し、ベース、エミッタ間を第１のコイル（Ｌ１）を介して接続し、エミッタを第２のコイル（Ｌ２）を介して端子Ａ１に接続すると共に第２のコンデンサ（Ｃ２）を介して端子Ｄ１に接続し且つベースを第１のコンデンサ（Ｃ１）を介して端子Ｂ１に接続する第１のトランジスタ（ＴＲ１）からなる第１の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第３のコイル（Ｌ３）を介して接続し、エミッタを第４のコイル（Ｌ４）を介して端子Ａ２に接続すると共に第４のコンデンサ（Ｃ４）を介して端子Ｄ２に接続し且つベースを第３のコンデンサ（Ｃ３）を介して端子Ｂ２に接続する第２のトランジスタ（ＴＲ２）からなる第２の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第５のコイル（Ｌ５）を介して接続し、エミッタを第６のコイル（Ｌ６）を介して端子Ａ３に接続すると共に第６のコンデンサ（Ｃ６）を介して端子Ｄ３に接続し且つベースを第５のコンデンサ（Ｃ５）を介して端子Ｂ３に接続する第３のトランジスタ（ＴＲ３）からなる第３の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第７のコイル（Ｌ７）を介して接続し、エミッタを第８のコイル（Ｌ８）を介して端子Ａ４に接続すると共に第８のコンデンサ（Ｃ８）を介して端子Ｄ４に接続し且つベースを第７のコンデンサ（Ｃ７）を介して端子Ｂ４に接続する第４のトランジスタ（ＴＲ４）からなる第４の発振器で構成され、第１の発信器のＡ１端子と第４の発振器のＡ４端子間を接続し第３の抵抗器（Ｒ３）を介して接地電位に接続し、第２の発振器のＡ２端子と第３の発振器のＡ３端子間を接続し第４の抵抗器（Ｒ４）を介して接地電位に接続し、第１の発信器のＢ１端子と第２の発振器のＢ２端子間を接続し第１の抵抗器（Ｒ１）を介して接地電位に接続し、第３の発振器のＢ３端子と第４の発振器のＢ４端子間を接続し第２の抵抗器（Ｒ２）を介して接地電位に接続し、第１の発信器のＤ１端子と第３の発振器のＤ３端子間を接続し、その接続点に接続された第１の出力端子Ｅ１と、第２の発振器のＤ２端子と第４の発振器のＤ４端子間を接続し、その接続点に接続された第２の出力端子Ｅ２と、第１の発振器のＢ１端子と第２の発振器のＢ２端子の接続点に接続された第３の出力端子Ｆ１と、第３の発振器のＢ３端子と第４の発振器のＢ４端子の接続点に接続された第４の出力端子Ｆ２とから構成することを特徴とする。
【００１５】
また、前記第１の出力端子Ｅ１と前記第２の出力端子Ｅ２は、互いに逆位相の信号を出力することを特徴とす。
【００１６】
また、前記第３の出力端子Ｆ１と前記第４の出力端子Ｆ２は、２倍の信号を出力することを特徴とする。
【００１７】
また、前記第１、第２、第３、第４の発信器の各定数はすべて同一定数であることを特徴とする。
【００１８】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。
【００１９】
図１は第１の実施の形態の差動出力型発振器を示し、（Ａ）は主要構成を示すブロック図であり、（Ｂ）はその一部の基本回路を示す図である。
【００２０】
図２はコルピッツ発振器を示す図であり、（Ａ）は基本回路を示し図であり、（Ｂ）はコレクタ接地型コルピッツ発振器を示す図である。
【００２１】
図３はコルピッツ発振器の発振条件を考察ための図であり、（Ａ）は図２（Ａ）のコレクタ接地型コルピッツ発振器をモデル化した図であり、（Ｂ）はその等価回路である。
図４はコルピッツ発振器の発振条件を考察するための図であり、（Ａ）は図３（Ａ）に終端抵抗を付加し、（Ｂ）は図３（Ｂ）に終端抵抗を付加した図である。
【００２２】
図５はコルピッツ型発振器の発振条件解析例を示す図であり、（Ａ）は図４（Ａ）の発振条件解析例を示し、（Ｂ）は図４（Ｂ）の発振条件解析例を示す図である。
【００２３】
図６は図１の差動出力型電圧制御発振器にバイアス回路を付加した回路図である。
図７は第２の実施の形態の差動出力型電圧制御発振器を示し、（Ａ）は主要構成を示すブロック図であり、（Ｂ）はその一部の基本回路を示す図である。
【００２４】
図８は第３の実施の形態の差動出力型発振器を示し、（Ａ）は主要構成を示すブロック図であり、（Ｂ）はその一部の基本回路を示す図である。
【００２５】
図９は本発明の差動出力型発振器を使用したバランスミキサ回路を示す図である。図１０は従来のバランスミキサ回路を示す図である。
【００２６】
本発明の第１実施の形態について図１〜６を参照して説明する。
【００２７】
最初に図１を参照して回路構成について説明する。図１（Ａ）は４つのコレクタ接地コルピッツ型発振器が互いに同調して動作するように組み合わせた差動出力型電圧制御発振器である。説明を簡略化するためにトランジスタのバイアス回路については省略してある。
【００２８】
図１（Ａ）に示す差動出力型発信器は、コレクタを接地電位に接続し、ベース、エミッタ間を第１のコンデンサＣ１を介して接続し、エミッタを第２のコンデンサＣ２を介して端子Ａ１に接続すると共に第３のコンデンサＣ３を介して端子Ｄ１に接続し且つベースを第１のコイルＬ１を介して端子Ｂ１に接続する第１のＮＰＮ型トランジスタＴＲ１からなる第１の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第４のコンデンサＣ４を介して接続し、エミッタを第５のコンデンサＣ５を介して端子Ａ２に接続すると共に第６のコンデンサＣ６を介して端子Ｄ２に接続し且つベースを第２のコイルＬ２を介して端子Ｂ２に接続する第２のＮＰＮ型トランジスタＴＲ２からなる第２の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第７のコンデンサＣ７を介して接続し、エミッタを第８のコンデンサＣ８を介して端子Ａ３に接続すると共に第９のコンデンサＣ９を介して端子Ｄ３に接続し且つベースを第３のコイルＬ３を介して端子Ｂ３に接続する第３のＮＰＮ型トランジスタＴＲ３からなる第３の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第１０のコンデンサＣ１０を介して接続し、エミッタを第１１のコンデンサＣ１１を介して端子Ａ４に接続すると共に第１２のコンデンサＣ１２を介して端子Ｄ４に接続し且つベースを第４のコイルＬ４を介して端子Ｂ４に接続する第４のＮＰＮ型トランジスタＴＲ４からなる第４の発振器で構成され、第１の発振器のＡ１端子と第４の発振器のＡ４端子間を接続し第３の抵抗器Ｒ３を介して接地電位に接続し、第２の発振器のＡ２端子と第３の発振器のＡ３端子間を接続し第４の抵抗器Ｒ４を介して接地電位に接続している。
【００２９】
また、第１の発信器のＢ１端子と第２の発振器のＢ２端子間を接続し第１の抵抗器Ｒ１を介して接地電位に接続し、第３の発振器のＢ３端子と第４の発振器のＢ４端子間を接続し第２の抵抗器Ｒ２を介して接地電位に接続している。
【００３０】
更に、第１の発信器のＤ１端子と第３の発振器のＤ３端子間を接続し、その接続点に接続された第１の出力端子Ｅ１と、第２の発振器のＤ２端子と第４の発振器のＤ４端子間を接続し、その接続点に接続された第２の出力端子Ｅ２と、第１の発振器のＢ１端子と第２の発振器のＢ２端子の接続点に接続された第３の出力端子Ｆ１と、第３の発振器のＢ３端子と第４の発振器のＢ４端子の接続点に接続された第４の出力端子Ｆ２とから構成している。
【００３１】
なお、第１、２、３、４の発振器の各定数および第１、２、３、４の発振器の各端子間に接続される各定数はすべて同一定数である。
【００３２】
第１の出力端子Ｅ１は正極性の信号を出力し、第２の出力端子Ｅ２は第１の出力端子Ｅ１の出力に対し反転した負極性の信号を出力する。第３の出力端子Ｆ１および第４の出力端子Ｆ２の出力は２倍波信号を出力する。
【００３３】
次に動作について説明する。
【００３４】
コルピッツ発振器の基本回路は図２（Ａ）に示すようにベース、エミッタ間にコンデンサＣ１を接続し、コレクタ、ベース間にコイルＬ１を接続し、且つコレクタ、ベース間にコンデンサＣ２を接続して構成される。
【００３５】
従って、図２（Ｂ）に示すように、トランジスタのコレクタを接地し、ベース、信号出力のための小容量のコンデンサＣ３を付加して、コンデンサＣ２の一端を接地（Ａ１）し、コイルＬ１の一端を接地（Ｂ１）し、コンデンサＣ３を介しＤ１端子から信号を出力するコレクタ接地型コルピッツ発振器を構成することができる。
図１（Ｂ）は図１（Ａ）の差動出力型発振器の１／４基本回路（ここでは第１の発振器）であり、図２（Ｂ）に示したコレクタ接地型コルピッツ発振器において、コンデンサＣ２の接地Ａ１に終端抵抗器２×Ｒ３を、コイルＬ１の接地Ｂ１に終端抵抗器２×Ｒ１をそれぞれ接続したものである。
【００３６】
次にコルピッツ型発振器の発振条件について説明する。
【００３７】
図２に示したコルピッツ型発振器について、トランジスタを入力抵抗Ｒｉと電流源Ｉｃのみからなる単純化したモデルに置き換え、図３に示す回路として、発振条件を求める。
【００３８】
図３に示す回路は、発振状態でのトランジスタの電流増幅率ｈＦＥ（実数）が、回路の電流帰還係数Ｉｃ／Ｉｂと等しくなる条件で発振する。
【００３９】
Ｉｂは、Ｉｃの分流比を計算することによって求められ、
Ｉｂ＝−Ｉｃ／｛（１−ω２Ｌ１Ｃ２）
＋ｊ（ωＣ１＋ωＣ２−ω３Ｃ１Ｃ２Ｌ１）Ｒｉ｝・・・（式１）
となり、結局、発振条件は以下のようになる。
Ｉｃ／Ｉｂ＝（ω２Ｌ１Ｃ２−１）
−ｊω（Ｃ１＋Ｃ２−ω２Ｃ１Ｃ２Ｌ１）Ｒｉ・・・（式２）
ω２Ｌ１Ｃ２−１＝ｈＦＥは振幅条件とし、Ｃ１＋Ｃ２−ω２Ｃ１Ｃ２Ｌ１＝０は周波数条件とする。
【００４０】
上記をふまえて、本発明の発振器について、図１（Ｂ）の回路をもとに、その動作について説明する。
【００４１】
発振器１は、Ａ１端子、Ｂ１端子が接地された場合には、上記発振条件を満たし、発振するものである。Ａ１端子、Ｂ１端子は、各発振器の位相関係によって、仮想接地が実現する。
【００４２】
すなわち、発振器１と発振器２とが、互いに逆の位相関係で、同じ周波数で発振した場合には、Ｂ１端子およびＢ２端子は、発振周波数において仮想接地された状態となる。同様に、発振器１と発振器４とが、互いに逆の位相関係で発振した場合に、Ａ１端子およびＡ４端子は仮想接地されることになる。
【００４３】
逆に、発振器１と発振器２とが同位相で発振した場合、Ｂ１端子−Ｂ２端子間は開放状態となり、Ｂ１端子およびＢ２端子は接地されず、終端抵抗２×Ｒ１が接続されたように見えることになる。
【００４４】
同様に、発振器１と発振器４とが同位相で発振した場合、Ａ１端子−Ａ４端子間は開放状態となり、Ａ１端子およびＡ４端子は接地されず、終端抵抗２×Ｒ３が接続されたように見える。
【００４５】
各抵抗値を適当な値とすることによって、終端抵抗２×Ｒ３、もしくは２×Ｒ１が接続された状態では、発振器１は上記発振条件を満たさない。各抵抗が接続された状態での発振回路は、それぞれ、図４（Ａ）、（Ｂ）のように表せる。
【００４６】
図４（Ａ）の回路の場合も、電流帰還係数Ｉｃ／Ｉｂから、発振条件を求めることができるが、計算が複雑になるため、ここでは、計算機による解析結果を、図５（Ａ）に示す。
【００４７】
仮に回路の定数を、Ｃ１＝１００ｐＦ、Ｃ２＝１５００ｐＦ、Ｌ１＝２７０μＨとし、Ｒ３＝０Ωであれば１ＭＨｚにて発振するように設計した回路について、Ｒ３の大きさを０から５０Ωまで変化させて、発振条件を満たすかどうかを確認した。
【００４８】
Ｒ３＝０Ωの場合には、１ＭＨｚにて電流帰還係数の虚数部が０となり、発振周波数は１ＭＨｚであることがわかる。その際、発振周波数１ＭＨｚにおける電流帰還係数の実数部は１５となっており、１ＭＨｚでのｈＦＥが１５以上のトランジスタを用いることにより、この回路は発振可能であることがわかる。
【００４９】
一方、Ｒ３を大きくしていくに従って、電流帰還係数の虚数部が０となる周波数は、高い方向へ移動している。つまり、発振周波数が高い方へ移動する。それとともに、発振周波数における電流帰還係数の実数部は、急激に上昇していることが読み取れる。
【００５０】
電流帰還係数の実数部が大きくなり、トランジスタのｈＦＥを超えてしまうと、発振は立ち上がれなくなる。よって、Ｒ３に適当な値を選ぶことによって、この回路は発振しなくなることがわかる。
【００５１】
図４（Ｂ）の回路についても、計算機による解析結果を図５（Ｂ）に示す。ＬＣ等の回路の定数は前述のものと同じである。同様にＲ１の大きさを０から５０Ωまで変化させて、発振条件を満たすかどうかを確認した。
【００５２】
前述の通り、Ｒ１＝０Ωの場合には、１ＭＨｚにてこの回路は発振可能である。この場合は、Ｒ１を大きくしていくに従って、電流帰還係数の虚数部が０となる周波数（発振周波数）はほとんど動いていない。しかし、発振周波数における電流帰還係数の実数部は、上昇していることが読み取れる。この場合も、前述のとおり、Ｒ１に適当な値を選ぶことによって、この回路は発振しなくなることがわかる。
【００５３】
結局、発振器１に対して、発振器２、発振器４は逆位相、発振器３は同位相、という位相関係を保ち、４つの発振器が同じ周波数で発振することによってのみ、本発明の発振器は、発振条件を満たし動作する。
【００５４】
また、４つの発振器の位相関係から、このときの発振器出力は、Ｅ１端子とＥ２端子では、互いに逆位相で取り出されることがわかる。
【００５５】
さらに、Ｆ１端子またはＦ２端子においては、発振器１と発振器２の動作が逆位相であるため、出力信号が打ち消し合う。
【００５６】
しかし、一般に発振器の出力波形が、歪みを含み、パルス状の半波整流波形に近い形をしていることを考えると、Ｆ１端子、Ｆ２端子から出力される波形は、全波整流波形に近い形となり、効率よく２倍波成分を、もとの発振周波数成分は抑圧された状態で、取り出せることがわかる。これら２種類の出力は、使用形態によって、選択することができる。
【００５７】
次に、本発明の発振器における、低雑音化の効果について説明する。
【００５８】
これら４つの発振器は、上記に示したように、互いに相関をもって、同じ周波数の信号を出力している。このため、１つの発振器での出力に比較して、信号の加算平均は、振幅で４倍、出力電力で１２ｄＢ上昇する計算となる。
【００５９】
これに対して、雑音の加算平均は、４つの発振器で電力６ｄＢ分上昇する。このため、信号対雑音比で、１つの発振器での出力より、６ｄＢ改善されることになる。
【００６０】
図６は図１（Ａ）に示したコレクタ接地コルピッツ型の差動出力型制御発振器のバイアス回路を含めた回路図である。
【００６１】
回路の動作説明は省略するが、バラクタダイオードＶＤ１、ＶＤ２、ＶＤ３、ＶＤ４により発振周波数を変化させることができる。
図９は、発振器の差動出力信号を、シングルバランスミキサのＬＯ信号として利用した実施例である。
【００６２】
シングルバランスミキサは、互いに逆位相のＬＯ信号を２つのミキサに注入し、その平衡点からＲＦ信号をとりだすことによって、ＬＯ−ＲＦ間の高アイソレーションを実現した回路である。
【００６３】
従来例としては、図１０のような回路構成が考えられるが、ＬＯ入力側には１８０度の位相回転を行うハイブリッド回路が必要である。
【００６４】
このような回路の場合、ハイブリッドの特性によってシングルバランスミキサのＬＯ−ＲＦ間のアイソレーション特性が決まってしまう。
【００６５】
本発明では発振器が差動出力信号を備えているため、ハイブリッド回路が不要となるため、回路の簡略化が可能である。
【００６６】
また、本発明の発振器出力は、原理的に出力信号が互いに逆位相になるように設計されているため、ハイブリッドによって特性が決まることもなく、高性能化が期待できる。
【００６７】
本発明の第２実施の形態について図７を参照して説明する。
【００６８】
最初に図７の回路構成について説明する。
図７（Ａ）は４つのベース接地コルピッツ型発振器が互いに同調して動作するように組み合わせた差動出力型電圧制御発信器である。説明を簡略化するためにトランジスタのバイアス回路については省略してある。
【００６９】
図７（Ａ）に示すベース接地コルピッツ型の差動出力型電圧制御発信器は、ベースを接地電位に接続し、コレクタ、エミッタ間を第１のコンデンサＣ１で接続し、エミッタを第２のコンデンサＣ２を介して端子Ａ１に接続すると共に第３のコンデンサＣ３を介して端子Ｄ１に接続し且つコレクタを第１のコイルＬ１を介して端子Ｂ１に接続する第１のＮＰＮ型トランジスタＴＲ１からなる第１の発振器と、ベースを接地電位に接続し、コレクタ、エミッタ間を第４のコンデンサＣ４で接続し、エミッタを第５のコンデンサＣ５を介して端子Ａ２に接続すると共に第６のコンデンサＣ６を介して端子Ｄ２に接続し且つコレクタを第２のコイルＬ２を介して端子Ｂ２に接続する第２のＮＰＮ型トランジスタＴＲ２からなる第２の発振器と、ベースを接地電位に接続し、コレクタ、エミッタ間を第７のコンデンサＣ７で接続し、エミッタを第８のコンデンサＣ８を介して端子Ａ３に接続すると共に第９のコンデンサＣ９を介して端子Ｄ３に接続し且つコレクタを第３のコイルＬ３を介して端子Ｂ３に接続する第３のＮＰＮ型トランジスタＴＲ３からなる第３の発振器と、ベースを接地電位に接続し、コレクタ、エミッタ間を第１０のコンデンサＣ１０で接続し、エミッタを第１１のコンデンサＣ１１を介して端子Ａ４に接続すると共に第１２のコンデンサＣ１２を介して端子Ｄ４に接続し且つコレクタを第４のコイルＬ４を介して端子Ｂ４に接続する第４のＮＰＮ型トランジスタＴＲ４からなる第４の発振器で構成され、第１の発振器のＡ１端子と第４の発振器のＡ４端子間を接続し第３の抵抗器Ｒ３を介して接地電位に接続し、第２の発振器のＡ２端子と第３の発振器のＡ３端子間を接続し第４の抵抗器Ｒ４を介して接地電位に接続している。
また、第１の発振器のＢ１端子と第２の発振器のＢ２端子間を接続し第１の抵抗器Ｒ１を介して接地電位に接続し、第３の発振器のＢ３端子と第４の発振器のＢ４端子間を接続し第２の抵抗器Ｒ２を介して接地電位に接続している。
【００７０】
更に、第１の発信器のＤ１端子と第３の発振器のＤ３端子間を接続し、その接続点に接続された第１の出力端子Ｅ１と、第２の発振器のＤ２端子と第４の発振器のＤ４端子間を接続し、その接続点に接続された第２の出力端子Ｅ２と、第１の発振器のＢ１端子と第２の発振器のＢ２端子の接続点に接続された第３の出力端子Ｆ１と、第３の発振器のＢ３端子と第４の発振器のＢ４端子の接続点に接続された第４の出力端子Ｆ２とから構成している。
【００７１】
なお、第１、２、３、４の発振器の各定数および第１、２、３、４の発振器の各端子間に接続される各定数はすべて同一定数である。
【００７２】
第１の出力端子Ｅ１は正極性の信号を出力し、第２の出力端子Ｅ２は第１の出力端子Ｅ１の出力に対し反転した負極性の信号を出力する。第３の出力端子Ｆ１および第４の出力端子Ｆ２の出力は２倍波信号を出力する。
【００７３】
次に動作について説明する。
図７（Ａ）に示すベース接地コルピッツ型の差動出力型制御発振器は、４つのベース接地型発信器が互いに同調して動作するように組み合わせされたものである。
第１の実施の形態の差動出力型制御発振器がコレクタ接地コルピッツ型発振器の組み合わせであるのに対し、ベース接地コルピッツ型発振器の組み合わせである点が異なるのみであるため、詳細な説明は省略する。
１／４基本回路を図７（Ｂ）に示す。これはベース型発振器における、コイルＬ１、コンデンサＣ２において本来接地される点に終端抵抗２×Ｒ３、２×Ｒ１を接続したものである。
【００７４】
終端抵抗２×Ｒ３を接続した点を端子Ａ１、２×Ｒ１を接続した点を端子Ｂ、カップリングコンデンサＣ３による出力点を端子Ｄ１とし、この１／４基本回路と同じ発振回路を更に３つ用意し、上述したように各発振器間を接続することによりベース接地コルピッツ型の差動出力型制御発振器が構成される。
【００７５】
出力端子Ｅ１から正極性の信号が、出力端子Ｅ２から出力端子Ｅ１の出力に対し反転した負極性の信号がそれぞれ出力され、出力端子Ｆ１および出力端子Ｆ２からは２倍波信号が出力される。
【００７６】
本発明の第３実施の形態について図８を参照して説明する。
【００７７】
最初に図８の回路構成について説明する。
図８（Ａ）は４つのコレクタ接地コルピッツ型発振器が互いに同調して動作するように組み合わせた差動出力型電圧制御発振器である。説明を簡略化するためにトランジスタのバイアス回路については省略してある。
【００７８】
図８（Ａ）に示すコレクタ接地ハートレー型の差動出力型電圧制御発信器は、コレクタを接地電位に接続し、ベース、エミッタ間を第１のコイルＬ１を介して接続し、エミッタを第２のコイルＬ２を介して端子Ａ１に接続すると共に第２のコンデンサＣ２を介して端子Ｄ１に接続し且つベースを第１のコンデンサＣ１を介して端子Ｂ１に接続する第１のＮＰＮ型トランジスタＴＲ１からなる第１の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第３のコイルＬ３を介して接続し、エミッタを第４のコイルＬ４を介して端子Ａ２に接続すると共に第４のコンデンサＣ４を介して端子Ｄ２に接続し且つベースを第３のコンデンサＣ３を介して端子Ｂ２に接続する第２のＮＰＮ型トランジスタＴＲ２からなる第２の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第５のコイルＬ５を介して接続し、エミッタを第６のコイルＬ６を介して端子Ａ３に接続すると共に第６のコンデンサＣ６を介して端子Ｄ３に接続し且つベースを第５のコンデンサＣ５を介して端子Ｂ３に接続する第３のＮＰＮ型トランジスタＴＲ３からなる第３の発振器と、コレクタを接地電位に接続し、ベース、エミッタ間を第７のコイルＬ７を介して接続し、エミッタを第８のコイルＬ８を介して端子Ａ４に接続すると共に第８のコンデンサＣ８を介して端子Ｄ４に接続し且つベースを第７のコンデンサＣ７を介して端子Ｂ４に接続する第４のＮＰＮ型トランジスタＴＲ４からなる第４の発振器で構成され、第１の発信器のＡ１端子と第４の発振器のＡ４端子間を接続し第３の抵抗器Ｒ３を介して接地電位に接続し、第２の発振器のＡ２端子と第３の発振器のＡ３端子間を接続し第４の抵抗器Ｒ４を介して接地電位に接続している。
【００７９】
また、第１の発信器のＢ１端子と第２の発振器のＢ２端子間を接続し第１の抵抗器Ｒ１を介して接地電位に接続し、第３の発振器のＢ３端子と第４の発振器のＢ４端子間を接続し第２の抵抗器Ｒ２を介して接地電位に接続している。
【００８０】
更に、第１の発信器のＤ１端子と第３の発振器のＤ３端子間を接続し、その接続点に接続された第１の出力端子Ｅ１と、第２の発振器のＤ２端子と第４の発振器のＤ４端子間を接続し、その接続点に接続された第２の出力端子Ｅ２と、第１の発振器のＢ１端子と第２の発振器のＢ２端子の接続点に接続された第３の出力端子Ｆ１と、第３の発振器のＢ３端子と第４の発振器のＢ４端子の接続点に接続された第４の出力端子Ｆ２とから構成している。
【００８１】
なお、第１、２、３、４の発振器の各定数および第１、２、３、４の発振器の各端子間に接続される各定数はすべて同一定数である。
【００８２】
第１の出力端子Ｅ１は正極性の信号を出力し、第２の出力端子Ｅ２は第１の出力端子Ｅ１の出力に対し反転した負極性の信号を出力する。第３の出力端子Ｆ１および第４の出力端子Ｆ２の出力は２倍波信号を出力する。
【００８３】
次に動作について説明する。
図８（Ａ）に示すコレクタ接地ハートレー型の差動出力型制御発振器は、４つのコレクタ接地型ハートレー発信器が互いに同調して動作するように組み合わせされたものである。
第１の実施の形態の差動出力型制御発振器がコレクタ接地コルピッツ型発振器の組み合わせあるのに対し、コレクタ接地ハートレー型発振器の組み合わせである点が異なるのみであるため、詳細な説明は省略する。
１／４基本回路を図７（Ｂ）に示す。これはコレクタ型発振器における、コイルＬ１、コンデンサＣ２において本来接地される点に終端抵抗２×Ｒ３、２×Ｒ１を接続したものである。
【００８４】
終端抵抗２×Ｒ３を接続した点を端子Ａ１、２×Ｒ１を接続した点を端子Ｂ、カップリングコンデンサＣ３による出力点を端子Ｄ１とし、この１／４基本回路と同じ発振回路を更に３つ用意し、上述したように各発振器間を接続することによりコレクタ接地ハートレー型の差動出力型制御発振器が構成される。
【００８５】
出力端子Ｅ１から正極性の信号が、出力端子Ｅ２から出力端子Ｅ１の出力に対し反転した負極性の信号がそれぞれ出力され、出力端子Ｆ１および出力端子Ｆ２からは２倍波信号が出力される。
【００８６】
このように、ＬＣ発振器において、トランジスタのどの端子を接地するかにかかわらず、帰還素子、共振素子の本来接地される点に終端抵抗２×Ｒ１、２×Ｒ３を接続した回路を１／４基本回路として、４つの発振器を互いに同調させて動作させることによって、２つの反転出力端子と２つの２倍波出力端子を備えた発振器を実現することができる。
【００８７】
なお、第１、第２および第３の実施の形態とも各発振器（第１〜第４の発振器）間の接続に端子Ａ（Ａ１〜Ａ４）、端子Ｂ（Ｂ１〜Ｂ４）、および端子Ｄ（Ｄ１〜Ｄ４）を参照して説明したが、これらの端子Ａ、Ｂ、Ｄは説明を容易にするために付与したものであり、ハードウェア化に際しては必ずしも必要とするものではない。
【００８８】
また、第１、第２および第３の実施の形態とも各発振器（第１〜第４の発振器）を構成するトランジスタは、ＮＰＮ型トランジスタとして説明したが、ＰＮＰ型トランジスタで実現可能であることはいうまでもない。
【００８９】
【発明の効果】
以上のように本発明のによれば、次のような効果を得ることができる。
【００９０】
第１に、本発明の発振器は、原理的に差動出力信号が取り出せるため、差動入力信号を必要とする回路（例えばシングルバランスミキサ）と組み合わせる場合、回路の簡略化、高性能化の実現が容易である。
【００９１】
第２に、本発明の発振器で、２倍波出力端から出力を取り出した場合には、従来、発振器と逓倍器、フィルタ回路との組み合わせで実現していた回路を、本発振器のみで実現することができ、回路の簡略化を実現することができる。
【００９２】
第３に、いずれの使用法（差動出力、２倍波出力）においても、発振器の信号対雑音比に関して、従来の１つの発振器を使用した場合に比べて、改善された状態で使用することができる。
【図面の簡単な説明】
【図１】第１の実施の形態の差動出力型発振器を示し、（Ａ）は主要構成を示すブロック図であり、（Ｂ）はその一部の基本回路を示す図である。
【図２】コルピッツ発振器を示す図であり、（Ａ）は基本回路を示し図であり、（Ｂ）はコレクタ接地型コルピッツ発振器を示す図である。
【図３】コルピッツ発振器の発振条件を考察ための図であり、（Ａ）は図２（Ａ）のコレクタ接地型コルピッツ発振器をモデル化した図であり、（Ｂ）はその等価回路である。
【図４】コルピッツ発振器の発振条件を考察するための図であり、（Ａ）は図３（Ａ）に終端抵抗を付加し、（Ｂ）は図３（Ｂ）に終端抵抗を付加した図である。
【図５】コルピッツ型発振器の発振条件解析例を示す図であり、（Ａ）は図４（Ａ）の発振条件解析例を示し、（Ｂ）は図４（Ｂ）の発振条件解析例を示す図である。
【図６】図１の差動出力型電圧制御発振器にバイアス回路を付加した回路図である。
【図７】第２の実施の形態の差動出力型電圧制御発振器を示し、（Ａ）は主要構成を示すブロック図であり、（Ｂ）はその一部の基本回路を示す図である。
【図８】第３の実施の形態の差動出力型発振器を示し、（Ａ）は主要構成を示すブロック図であり、（Ｂ）はその一部の基本回路を示す図である。
【図９】本発明の差動出力型発振器を使用したバランスミキサ回路を示す図である。
【図１０】従来のバランスミキサ回路を示す図である。
【図１１】従来の高周波発振器の回路図である。
【符号の説明】
ＴＲ１〜ＴＲ４    トランジスタ
Ｃ１〜Ｃ１２    コンデンサ
Ｒ１〜４    抵抗器
Ａ１〜Ａ４    端子
Ｂ１〜Ｂ４    端子
Ｄ１〜Ｄ４    端子
Ｅ１、Ｅ２    出力端子
Ｆ１、Ｆ２    出力端子
Ｌ１〜Ｌ８    コイル
ＶＤ１〜ＶＤ４    バラクタダイオード
【図１】
2004289620.tif 000003
【図２】
2004289620.tif 000004
【図３】
2004289620.tif 000005
【図４】
2004289620.tif 000006
【図５】
2004289620.tif 000007
【図６】
2004289620.tif 000008
【図７】
2004289620.tif 000009
【図８】
2004289620.tif 000010
【図９】
2004289620.tif 000011
【図１０】
2004289620.tif 000012
【図１１】
2004289620.tif 000013