(57)【要約】【課題】確率生成処理中に連続的にトリガー信号が発生した場合も、各トリガー信号に対応して逐次確実な確率生成が行える確率発生装置を提供する。【解決手段】確率発生装置１０は、一様性乱数発生器１を備え、トリガー信号（確率生成開始信号）を基点に乱数データに基づいて当たり／外れの確率生成を行う。さらにこの確率発生装置１０は、トリガー信号の発生回数と確率生成の処理回数の差を積算・保持するカウント手段と、トリガー信号毎に発生する確率設定用のデータをトリガー信号に同期して順次保持するデータ保持手段と、これらカウント手段とデータ保持手段の動作を制御する制御回路を備えたデータ保持／制御回路５を有している。カウント手段の積算回数が０になるまではトリガー信号と非同期にデータ保持手段の保持データに基づいて逐次確率生成処理を行う。【選択図】　　図１
2004070808.tif 000002
【特許請求の範囲】
【請求項１】
一様性を有する乱数を連続的に生成する乱数発生器を備え、トリガー信号（確率生成開始信号）を基点に当該乱数データに基づいて当たり／外れの確率生成を行う確率発生装置において、
前記トリガー信号の発生回数と確率生成の処理回数の差を積算・保持するカウント手段と、
前記トリガー信号毎に発生する確率設定用のデータを当該トリガー信号に同期して順次保持するデータ保持手段と、
前記カウント手段と前記データ保持手段の動作を制御する制御回路を備えたデータ保持／制御回路を有し、
前記カウント手段の積算回数が０になるまでは、前記トリガー信号と非同期に前記データ保持手段の保持データに基づいて逐次確率生成処理を行うことを特徴とする確率発生装置。
【請求項２】
一様性を有する乱数を連続的に生成する乱数発生器を備え、トリガー信号（確率生成開始信号）を基点に当該乱数データに基づいて当たり／外れの確率生成を行う確率発生装置において、
前記トリガー信号を入力してカウントアップするアップダウンカウンターと、
当該アップダウンカウンターのカウント出力をデコードするデコーダーと、
各デコード出力によりデータ保持動作が制御され、前記トリガー信号毎に発生する確率設定用のデータを当該トリガー信号に同期して順次保持していく複数のレジスターと、
前記アップダウンカウンターと前記デコーダーと前記複数のレジスターの動作を制御する制御回路を備えたデータ保持／制御回路を有し、
確率生成処理後に前記アップダウンカウンターのカウント値が０以外の時は、当該アップダウンカウンターをカウントダウンすると共に、前記複数のレジスターの保持データを順次シフトし、シフトされた新たな保持データに基づいて前記トリガー信号と非同期に逐次確率生成処理を行い、
確率生成処理後に前記アップダウンカウンターのカウント値が０の時は、次のトリガー信号に同期して確率生成処理を行うことを特徴とする確率発生装置。
【請求項３】
更に、確率値に揺らぎを与えるための揺らぎデータを発生する揺らぎ生成器を有し、
前記データ保持手段（複数のレジスター）は、トリガー信号の発生毎に前記確率設定用のデータと共に前記揺らぎデータを保持することを特徴とする請求項１または請求項２の何れかに記載の確率発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ギャンブルマシーンやゲームマシーン等のアミューズメント装置に使用して好適な確率発生装置に関し、特に、短時間（確率生成処理時間以内）に連続的にトリガー信号（確率生成開始信号）が発生した場合でも、各トリガー信号に対応して確実な確率生成が行える確率発生装置に関するものである。
【０００２】
【従来の技術】
近年、パチンコ、パチスロ、ゲーム機等に代表されるアミューズメント装置においては、遊技のギャンブル性を高める目的で、「大当り」、「小当り」、「大役」、「小役」といった複数の当り状態や役を設定し、例えば、パチンコやパチスロ等では、「大当り」をヒットすると遊技者に当り玉やコインが連続して大量に還元されるようになっている。
【０００３】
通常、アミューズメント装置は、確率発生装置を装備し、これらが搭載するＣＰＵの制御により、メモリー（ＲＯＭ）に格納された確率生成プログラムや複数の確率生成用データ等に基づいて前記した各種の当り状態や役等が予め設定された確率の範囲で出力されるように構成されている。
【０００４】
ところで、アミューズメントにおける人気の格差は、一般的に遊技を行う際の興味の深さ（ゲーム性の高さ）に大きく影響されるものであるが、一方ではギャンブル性の高低にも少なからず影響を受けるという傾向にある。このような事情から、近年では、高いゲーム性を維持しながらギャンブル性をも高めることによって集客率の向上を図る必要に迫られており、例えば、当たり確率を周期的に変化せるといった確率制御も実施されている。加えて、大当たりを不当に多発させるための各種データの改竄やハードウエアの不正改造等、従来より頻発する不正行為に対抗する防衛策等も十分に講じられていなければならない。
【０００５】
このように、十分な不正防止機能を有し、且つ、公正な確率を確保しつつ、遊技者が満足する期待感やスリル感を提供できる確率発生装置の出現が多様化する近年のアミューズメント装置には必須となってきており、その分、確率発生装置の制御処理も益々複雑化してきている。
【０００６】
図７はアミューズメントホール等に設置されている一般的なアミューズメント装置３０の基本構成を示している。
ここで、アミューズメント制御装置２０は、ゲーム機の出力動作を制御し、遊技中、入賞センサがヒットされるとトリガー信号ＴＲＩＧ（確率生成開始信号）を確率発生装置１０に送信するようになっている。確率発生装置側では、このトリガー信号ＴＲＩＧを受信すると所定の確率範囲で「大当り（ＨＩＴ＿０）」、「小当り（ＨＩＴ＿１）」、「大役（ＨＩＴ＿２）」、「小役（ＨＩＴ＿３）」等の各種当り信号を生成し、アミューズメント制御装置側に送信する。アミューズメント制御装置２０は、これらの当り信号を受信すると、各々当り状態に応じた出玉の制御や役や絵柄の出力制御を行う。
【０００７】
図８はトリガー信号発生時の確率発生装置１０の確率生成タイミングを示しており、図示のように、トリガー信号ＴＲＩＧを基点として確率の生成、各種当たり状態（若しくは、外れ）の出力処理といった一連の確率生成処理が実行される。この確率生成処理は、次のトリガー信号ＴＲＩＧが発生するまで、即ち、少なくとも新たに入賞センサがヒットされるまでには終了することを前提としており、トリガー信号ＴＲＩＧ毎に各種当たり／外れの信号が逐次アミューズメント制御装置２０に出力できるようになっている。
【０００８】
【発明が解決しようとする課題】
ところで、上記したように、アミューズメントにおけるゲーム内容の多様化に伴って確率発生装置１での確率生成処理が複雑化すると、トリガー信号ＴＲＩＧの発生から確率が生成されるまでの時間（確率生成時間）も増加することになる。従って、確率生成処理中に、次の入賞センサがヒットされ、新たなトリガー信号ＴＲＩＧが発生する事は当然予測されることである。
【０００９】
しかしながら、従来の確率発生装置１０では、確率生成処理中は新たなトリガー信号ＴＲＩＧを連続的に入力することができず、このため、従来の予想に反し、短時間（確率生成処理時間以内）に連続的にトリガー信号が発生した場合は、確率生成処理が間に合わず、トリガー信号の発生回数より確率生成回数が少なくなるといった不具合（即ち、連続ヒット中は、当たりの発生が間引かれる可能性がある）が生じることになり、このような不具合は、賞品、賞金が関与するアミューズメントにおいて著しく適正性を欠いたものであると言わざるを得ない。
【００１０】
本発明は、このような従来の問題点に鑑みて成されたもので、確率生成処理中に連続的にトリガー信号が発生した場合も、各トリガー信号に対応して逐次確実な確率生成が行える確率発生装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】
すなわち、請求項１に記載の本発明は、一様性を有する乱数を連続的に生成する乱数発生器を備え、トリガー信号（確率生成開始信号）を基点に当該乱数データに基づいて当たり／外れの確率生成を行う確率発生装置において、前記トリガー信号の発生回数と確率生成の処理回数の差を積算・保持するカウント手段と、前記トリガー信号毎に発生する確率設定用のデータを当該トリガー信号に同期して順次保持するデータ保持手段と、前記カウント手段と前記データ保持手段の動作を制御する制御回路を備えたデータ保持／制御回路を有し、前記カウント手段の積算回数が０になるまでは、前記トリガー信号と非同期に前記データ保持手段の保持データに基づいて逐次確率生成処理を行うことを特徴としている。
【００１２】
また、請求項２に記載の本発明は、一様性を有する乱数を連続的に生成する乱数発生器を備え、トリガー信号（確率生成開始信号）を基点に当該乱数データに基づいて当たり／外れの確率生成を行う確率発生装置において、前記トリガー信号を入力してカウントアップするアップダウンカウンターと、当該アップダウンカウンターのカウント出力をデコードするデコーダーと、各デコード出力によりデータ保持動作が制御され、前記トリガー信号毎に発生する確率設定用のデータを当該トリガー信号に同期して順次保持していく複数のレジスターと、前記アップダウンカウンターと前記デコーダーと前記複数のレジスターの動作を制御する制御回路を備えたデータ保持／制御回路を有し、確率生成処理後に前記アップダウンカウンターのカウント値が０以外の時は、当該アップダウンカウンターをカウントダウンすると共に、前記複数のレジスターの保持データを順次シフトし、シフトされた新たな保持データに基づいて前記トリガー信号と非同期に逐次確率生成処理を行い、確率生成処理後に前記アップダウンカウンターのカウント値が０の時は、次のトリガー信号に同期して確率生成処理を行うことを特徴としている。
【００１３】
また、請求項３に記載の本発明は、請求項１または請求項２の何れかに記載の確率発生装置において、更に、確率値に揺らぎを与えるための揺らぎデータを発生する揺らぎ生成器を有し、前記データ保持手段（複数のレジスター）は、トリガー信号の発生毎に前記確率設定用のデータと共に前記揺らぎデータを保持することを特徴としている。
【００１４】
上記した請求項１から請求項３に記載の構成では、入賞センサがヒットし、確率生成の要求信号（トリガー信号）が発生した時、必要な各種確率生成用データ（設定確率データや確率値の揺らぎデータ）とトリガー信号の発生回数を保持し、現在実行中の確率生成処理が終了した後に逐次その保持条件で確率の生成を行うことができるので、連続ヒット中は当たりが間引かれるといった従来の不都合が解消でき、遊技中に発生する全てのトリガー信号に対応して確実な確率生成が行える。
【００１５】
【発明の実施の形態】
以下、図１〜図６に基づいて本発明に係る確率発生装置を説明する。
ここで、図１は確率発生装置の第１実施形態を示すブロック構成図、図２は図１の確率発生装置に搭載されたデータ保持回路、図３はその動作タイミングチャート、図４は確率発生装置の第２実施形態を示すブロック構成図、図５は図４に搭載されたデータ保持回路、図６はその動作タイミングチャートである。
【００１６】
図１に示すように、第１実施形態の確率発生装置１０は、一様性を有する乱数を乱数同期信号に同期して連続的に生成するシリアル乱数発生器１を始めとして、このシリアルな乱数を所定ビットのパラレル乱数に変換するシリアル／パラレル変換器２、当該パラレル乱数を擬似的トリガー信号ＴＲＩＧｈ（図７で既述したアミューズメント制御装置２０からのトリガー信号ＴＲＩＧに相当する確率生成開始信号）の発生タイミングでセットするレジスター３、このレジスター３のセットデータ（乱数）と所定の確率下限データと所定の確率上限データで指定される確率範囲データを比較し、セットデータがこの範囲内に有れば、例えば、図７に示すような「大当り（ＨＩＴ＿０）」「小当り（ＨＩＴ＿１）」「大役（ＨＩＴ＿３）」「小役（ＨＩＴ＿４）」等の『当り』、範囲外であれば『外れ』のＨｉｇｈｔ／Ｌｏｗの確率（当り）信号を生成し、アミューズメント制御装置に出力する比較器４、更には、上記した複数の確率下限データや確率上限データ等を格納しておく確率設定メモリー６を備え、これらを確率発生装置１０の基本構成としている。
【００１７】
尚、本構成では、一様性を有する乱数を用いることにより、意外性を有し、且つ、周期性、相関性、規則性の無い確率生成を実現している。
【００１８】
そして、本第１実施形態では、これら基本構成の他に、確率生成処理中に連続的にトリガー信号ＴＲＩＧが発生した場合も各トリガー信号ＴＲＩＧに対応して確実な確率生成を行うためのデータ保持／制御回路５を搭載している。
【００１９】
このデータ保持／制御回路５は、クロック信号ＣＬＫ、およびトリガー信号ＴＲＩＧ（入賞センサヒット時にアミューズメント制御装置２０から送信される）、および３ビット構成の確率設定信号Ａ０〜Ａ２を入力して、前記確率設定メモリー６へ読み出し信号Ａ０ｈ〜Ａ２ｈを出力し、また前記レジスター３へ擬似的なトリガー信号ＴＲＩＧｈを出力する。
尚、確率設定信号Ａ０〜Ａ２は、前記確率設定メモリー６に格納されている８セットの確率範囲データ（確率下限データと確率上限データ）より所定の１セットを選択する選択信号であって、トリガー信号ＴＲＩＧが発生する毎にそれぞれ異なる信号コードが入力されるようになっている。
【００２０】
以下、図２および図３に基づいてデータ保持／制御回路５について説明する。図２に示すように、このデータ保持／制御回路５は、トリガー信号ＴＲＩＧで動作する４ビットアップダウンカウンター９、このアップダウンカウンター９のカウント出力をデコードするデコーダー１１、このデコード出力の制御の下、確率設定信号Ａ０〜Ａ２をトリガー信号ＴＲＩＧに同期して保持する１６個のレジスター（００〜１５）１２〜１８、および、これらアップダウンカウンター９やデコーダー１１や複数のレジスター１２〜１８等の動作を制御する制御回路８で構成されている。
尚、確率設定信号Ａ０〜Ａ２は、各レジスターのロード端子（ＬＡ０、ＬＡ１、ＬＡ２）に接続されており、その３ビット出力端子（Ｑ０、Ｑ１、Ｑ２）はそれぞれ次段レジスタのデータ入力端子（ＳＡ０、ＳＡ１、ＳＡ２）に接続され、全体的には直列接続構成となっている。
【００２１】
上記構成のデータ保持／制御回路５において、制御回路８は、トリガー信号ＴＲＩＧの立ち上がりのタイミングでデコーダー１１を選択するＬＯＡＤ信号（ＣＳ）と、アップダウンカウンター９の動作を制御するＥＮ信号（カウント動作許可）、Ｕ／Ｄ信号（カウンタのＵＰ／ＤＯＷＮ動作を設定）等を出力する。
【００２２】
デコーダー１１の出力端子（Ｑ００〜Ｑ１５）は各レジスター１２〜１８のＬＯＡＤ端子にそれぞれ接続されており、トリガー信号ＴＲＩＧが発生すると、アップダウンカウンター９のカウント値、即ち、デコーダー１１のデコード出力によってアクティブとなったレジスターに確率設定信号Ａ０〜Ａ２のデータが格納される。
【００２３】
即ち、図３に示すように、アップダウンカウンター９のカウント値が０の時は確率設定信号Ａ０〜Ａ２のデータＤＡ＿０はアクティブとなったレジスター（００）１２にセットされ、また、カウント値が１の時はデータＤＡ＿１が別のレジスター（０１）１３にセットされ、同様に、カウント値が２の時はデータＤＡ＿２が別のレジスター（０２）１４にセットされるといったように、トリガー信号ＴＲＩＧが入力される毎に最大１６種類の選択データＤＡ＿０〜ＤＡ＿１５がそれぞれ対応するレジスターに順次セットされていくように構成されており、このレジスターへのデータセット動作は後述の確率生成処理動作に無関係にトリガー信号ＴＲＩＧの発生に伴って逐次行われる。
【００２４】
また、制御回路８は、トリガー信号ＴＲＩＧの発生時にアップダウンカウンター９のカウント値が０である時、このトリガー信号ＴＲＩＧに同期した擬似的なトリガー信号ＴＲＩＧｈを図１のレジスター３に出力すると共に、この時のレジスター（００）１２の保持データを選択信号Ａ０ｈ〜Ａ２ｈ（データＤＡ＿０）として確率設定メモリー６に出力する。尚、この選択信号Ａ０ｈ〜Ａ２ｈのデータＤＡ＿０にて確率設定メモリー６より読み出された確率下限データと確率上限データの範囲データ（ＰＲＯ＿０）に基づいて既述した動作にて確率生成、出力処理の確率生成処理が実行される。
【００２５】
また、確率生成処理後にアップダウンカウンター９のカウント値が０以外の時は、制御回路８はＳＨＩＦＴ信号を出力して全てのレジスター（００〜１５）１２〜１８の保持データをシフト（即ち、各レジスターの内容が図２の下方向にシフトされる）すると共に、Ｕ／Ｄ信号によりアップダウンカウンター９をダウンカウントモードにしてダウンカウントし、ＳＨＩＦＴ信号発生のタイミングでトリガー信号ＴＲＩＧｈをレジスター３に出力する。従って、この時の擬似的トリガー信号ＴＲＩＧｈは、アミューズメント制御装置２０から送出されるトリガー信号ＴＲＩＧとは非同期である。
【００２６】
そして、この時のレジスター（００）１２の選択信号Ａ０ｈ〜Ａ２ｈにて選択された範囲データに基づいて確率生成処理が行われる。この非同期に実行される確率生成処理は、レジスター（００）１２にシフトされる新たな選択信号Ａ０ｈ〜Ａ２ｈに基づきアップダウンカウンター９のカウント値が０になるまで繰り返し実行されることになる。
【００２７】
このように、確率生成処理期間中にトリガー信号ＴＲＩＧが発生した場合、レジスター（００〜１５）１２〜１８に必要な設定確率信号Ａ０〜Ａ２とトリガー信号の発生回数を保持し、現在実行中の確率生成処理が終了した後に、レジスターの保持条件で逐次確率の生成を行うことができるので、連続ヒット中に当たりが間引かれるといった従来の不都合が解消でき、全てのトリガー信号ＴＲＩＧに対応して確実な確率生成が行える。よって、本発明の確率発生装置１０は、賞品、賞金が関与するアミューズメント装置に使用して極めて好適である。
【００２８】
次に、図４〜図６に基づいて本発明の第２実施形態を説明する。
図４に示すように、第２実施形態の確率発生装置１０は、図１の確率発生装置１０を構成する、シリアル乱数発生器１、シリアル／パラレル変換器２、レジスター３、比較器４、データ保持／制御回路５、確率設定メモリー６の各回路部に加え、新たに揺らぎ生成器７を装備した構成となっている。
【００２９】
この揺らぎ生成器７は、確率設定信号Ａ０〜Ａ２に基づいて確率設定メモリー６より出力される確率下限データおよび／または確率上限データに揺らぎ（周期的なデータの増減）を与えるための揺らぎデータを発生するＷＡＶＥ端子を有する。
【００３０】
揺らぎデータとなる揺らぎ波形としては、サイン波形、方形波形、三角波形、ノコギリ波形、台形波形、正規分布波形、放物線波形、キュービクルート波形、等、様々な形態が用意されており、図示しないが、これらの波形データが揺らぎ生成器７に内蔵のＲＯＭに格納されていたり、または、ＣＰＵを用いて数式演算された結果が内蔵のＲＡＭに格納されていたりする。
そして、トリガー信号ＴＲＩＧの発生時に前記確率設定信号Ａ０〜Ａ２と共に、これら波形データの内の何れか一つが適宜読み出されてデータ保持／制御回路５に出力されるようになっている。尚、上記した何れの波形も１周期の平均値が「０」となるように設定され、確率増加域と確率減少域の面積を揺らぎの１周期内で同等にすることで全体の確率が平均化されるようにしてある。
【００３１】
図５に示すデータ保持／制御回路５の回路構成も、図２に示した第１実施形態と略同様であるが、本実施形態の場合は、前記した揺らぎデータＷＡＶＥが追加され、この揺らぎデータＷＡＶＥが各々レジスター（００〜１５）１２〜１８の入力端子（ＬＷＡＶＥ）に入力されている点のみが相違している。
【００３２】
図６のタイミングチャートに示すように、制御回路８によるレジスター（００〜１５）１２〜１８のデータ保持動作等は第１実施形態と全く同様であるから、詳細な説明は省略するが、ただ、本構成では、確率生成用のデータとしてレジスター（００）１２より選択信号Ａ０ｈ〜Ａ２ｈが確率設定メモリ６に出力されると共に、揺らぎデータＷＡＶＥｈが揺らぎ生成器７に出力されるようになっている。
【００３３】
そして、第２実施形態では、図４に示すように、前記選択信号Ａ０ｈ〜Ａ２ｈにより選択された確率設定メモリー６内の確率下限データと確率上限データが揺らぎ生成器７に入力されると共に、ここで確率下限データおよび／または確率上限データはデータ保持／制御回路５より入力された揺らぎデータＷＡＶＥｈによって揺らぎを付加されることになる。揺らぎ付加の処理として、前記確率下限データおよび／または確率上限データと前記揺らぎデータＷＡＶＥｈとの加算や減算や乗算処理、或いはその組み合わせ処理等が行われ、これら揺らぎの付加処理を含めた確率生成処理が適宜実行される。
【００３４】
このように、本実施形態では、確率生成処理の毎に当りの確率値が所定の揺らぎ周期で変動（例えば、遊技機では、当りが多くなる期間と当りが少なくなる期間が周期的に発生する）するため、意外性と共に、遊技者に対して一層の期待感とスリル感を与えることができる。さらにまた、既述した全てのトリガー信号ＴＲＩＧに対応して確実な確率生成が行えるという効果に加え、揺らぎの周期、揺らぎ波形等を逐次変えることで、全く予期できない当り／外れの揺らぎ動作で不正防止機能の一層の強化が図れることになり、特に、アミューズメント用途において理想的な確率発生装置を提供できるものである。
【００３５】
【発明の効果】
以上説明したように、請求項１に記載の本発明によれば、確率発生装置にデータ保持／制御回路を備えたので、トリガー信号が発生した時、必要な各種確率生成用データとトリガー信号の発生回数を保持し、現在実行中の確率生成処理が終了した後に、逐次その保持条件で次の確率生成を行うことができるので、連続ヒット中は、当たりが間引かれるといった従来の不都合が解消でき、遊技中に発生した全てのトリガー信号に対応して確実な確率生成が行えるようになる。
【００３６】
また、揺らぎデータを発生する揺らぎ生成器を装備し、確率生成用データと共にこの揺らぎデータを保持するようにしたので、確率生成処理の毎に当りの確率値を所定の揺らぎ周期で変動することができ、意外性と共に、遊技者に対してより一層の期待感とスリル感を与えることができる。さらにまた、既述した全てのトリガー信号ＴＲＩＧに対応して確実な確率生成が行えるという上記効果に加え、揺らぎの周期、揺らぎ波形等を逐次変えることで、全く予期できない当り／外れの揺らぎ動作で不正防止機能の一層の強化が図れることになる。
【図面の簡単な説明】
【図１】本発明に係る確率発生装置の第１実施形態を示すブロック構成図。
【図２】図１の確率発生装置に搭載されたデータ保持回路。
【図３】図２のデータ保持回路の動作タイミングチャート。
【図４】本発明に係る確率発生装置の第２実施形態を示すブロック構成図
【図５】図４の確率発生装置に搭載されたデータ保持回路。
【図６】図５のデータ保持回路の動作タイミングチャート。
【図７】一般的なアミューズメント装置の基本構成を示す図。
【図８】図７に使用された確率発生装置の確率生成タイミングチャート。
【符号の説明】
１　乱数発生器
７　揺らぎ生成器
８　制御回路
９　カウント手段（アップダウンカウンター）
１０　確率発生装置
１１　デコーダー
１２〜１８　データ保持手段（レジスター（００〜１５））
【図１】
2004070808.tif 000003
【図２】
2004070808.tif 000004
【図３】
2004070808.tif 000005
【図４】
2004070808.tif 000006
【図５】
2004070808.tif 000007
【図６】
2004070808.tif 000008
【図７】
2004070808.tif 000009
【図８】
2004070808.tif 000010