(57)【要約】【課題】寄生キャパシタンスを低減できる構造を備えるヘテロ接合バイポーラトランジスタを提供する。【解決手段】トランジスタ１ａは、サブコレクタ層３と、コレクタ領域５と、ベース層７と、エミッタ層９とを備える。サブコレクタ層３は、第１の領域３ｂ及び第２の領域３ｃを有する主面３ａを有する。コレクタ領域５は、第１のコレクタ部５ａ及び第２のコレクタ部５ｂを有する。コレクタ部５ａは、サブコレクタ層３の主面３ａに交差する所定の軸の方向に伸びており、サブコレクタ層３の第１の領域３ｂに設けられる。コレクタ部５ｂは、所定の軸に交差する基準面に沿って伸びる。ベース層７は、コレクタ領域５の第１のコレクタ部５ａ及びコレクタ部５ｂ上に設けられる。エミッタ層９は、ベース層７上に設けられる。第２のコレクタ部５ｂは、サブコレクタ層３の第２の領域３ｃから離れている。【選択図】  図１
2004179533.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の領域を有する主面を有するサブコレクタ層と、
前記主面に交差する所定の軸の方向に伸び前記第１の領域に設けられた第１のコレクタ部と前記所定の軸に交差する基準面に沿って伸びる第２のコレクタ部と有するコレクタ領域と、
前記コレクタ領域の第１及び第２のコレクタ部上に設けられたベース層と、
前記ベース層上に設けられたエミッタ層と
を備え、
前記第２のコレクタ部は、前記サブコレクタ層の前記第２の領域から離れている、ヘテロ接合バイポーラトランジスタ。
【請求項２】
前記コレクタ領域は、第１の半導体を含み、
前記ベース層は、第２の半導体を含み、
前記エミッタ層は、第３の半導体を含み、
前記第１の半導体の禁制帯幅は、前記第２の半導体の禁制帯幅より大きく、
前記第３の半導体の禁制帯幅は、前記第２の半導体の禁制帯幅より大きい、
請求項１に記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記ベース層と前記コレクタ領域との間に設けられ第４の半導体を含む中間半導体層を更に備え、
前記中間半導体層の組成は、前記ベース層から前記コレクタ領域へ向かう方向に関して前記第４の半導体の禁制帯幅が変化するように決定されている、請求項２に記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
前記コレクタ領域及び前記ベース層は、ＩｎＰ半導体を含み、
前記エミッタ層は、ＩｎＧａＡｓ半導体を含み、
前記中間半導体層は、ＩｎＸ（ＧａＹＡｌ１−Ｙ）１−ＸＡｓ（０．５≦Ｙ≦１）半導体を含む、請求項３に記載のヘテロ接合バイポーラトランジスタ。
【請求項５】
前記サブコレクタ層、前記コレクタ領域及び前記ベース層は、ＩｎＧａＡｓ半導体を含み、
前記エミッタ層はＩｎＰ半導体を含む、請求項１に記載のヘテロ接合バイポーラトランジスタ。
【請求項６】
前記第２のコレクタ部と前記サブコレクタ層の前記第２の領域との間に設けられた半絶縁性ＩｎＰ層を更に備え、
前記サブコレクタ層、前記コレクタ領域及び前記ベース層は、ＩｎＧａＡｓ半導体を含み、
前記エミッタ層はＩｎＰ半導体を含む、請求項１に記載のヘテロ接合バイポーラトランジスタ。
【請求項７】
前記第２のコレクタ部と前記サブコレクタ層の前記第２の領域との間にはギャップが設けられている、請求項１に記載のヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタに関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタは、化合物半導体材料の優れた電子輸送特性のおかげで、シリコン材料を利用するバイポーラトランジスタによって達成できない高周波特性を達成できる。ヘテロ接合バイポーラトランジスタは、ＩＩＩ−Ｖ族化合物半導体から構成されており、高い電流利得を達成できる。このトランジスタは、高周波特性と高速スイッチング特性に優れている。ヘテロ接合バイポーラトランジスタの一タイプは、エミッタにワイドバンドギャップを有する半導体を用いている。別のタイプは、ダブルヘテロ接合を備えるバイポーラトランジスタであり、このバイポーラトランジスタは、ベース層の禁制帯幅は、コレクタの禁制帯幅及びエミッタの禁制帯幅より狭い。
【０００３】
文献（特開平３−８０５４３号公報）は、半導体装置を開示する。半導体装置は、ベース電極の直下に対応する領域にコレクタ領域を設けない構造を有する（特許文献１）。
【０００４】
【特許文献１】
特開平３−８０５４３号公報
【０００５】
【発明が解決しようとする課題】
ヘテロ接合バイポーラトランジスタの性能を更に向上させるためには、トランジスタの構造に起因するＣ−Ｂ寄生キャパシタンス（コレクタ−ベース間接合に起因する寄生キャパシタンス）を低減することが重要であると考えている。Ｃ−Ｂ寄生キャパシタンスの低減のために、ベース層下のコレクタ領域を除去する構造が考えられる。
【０００６】
コレクタ領域の除去は、ウエットエッチングによりコレクタ膜をベース層に対して選択的にエッチングして、ベース層の庇を形成することにより達成される。庇のサイズは、エッチャントによるコレクタ膜のオーバーエッチングに依拠している。故に、この構造のトランジスタは、プロセス条件に大きく依存するオーバーエッチング時間を利用して形成するので、厳格なプロセス管理が必要とされる。
【０００７】
そこで、本発明の目的は、寄生キャパシタンスを低減できる構造を備えるヘテロ接合バイポーラトランジスタを提供することとした。
【０００８】
【課題を解決するための手段】
本発明の一側面は、ヘテロ接合バイポーラトランジスタに係わる。このヘテロ接合バイポーラトランジスタは、サブコレクタ層と、コレクタ領域と、ベース層と、エミッタ層とを備える。サブコレクタ層は、第１及び第２の領域を有する主面を有する。コレクタ領域は、第１及び第２のコレクタ部を有する。第１のコレクタ部は、主面に交差する所定の軸の方向に伸びており、サブコレクタ層の第１の領域に設けられている。第２のコレクタ部は、所定の軸に交差する基準面に沿って伸びる。ベース層は、コレクタ領域の第１及び第２のコレクタ部上に設けられている。エミッタ層は、ベース層上に設けられている。第２のコレクタ部は、サブコレクタ層の第２の領域から離れている。
【０００９】
この形態によれば、第２のコレクタ部は、サブコレクタ層の第２の領域から離れているので、Ｃ−Ｂ寄生キャパシタンスが低減される。
【００１０】
本発明のヘテロ接合バイポーラトランジスタでは、コレクタ領域は第１の半導体を含み、ベース層は第２の半導体を含み、エミッタ層は第３の半導体を含んでいる。第１の半導体の禁制帯幅は第２の半導体の禁制帯幅より大きく、第３の半導体の禁制帯幅は第２の半導体の禁制帯幅より大きい。
【００１１】
本発明のヘテロ接合バイポーラトランジスタでは、ベース層とコレクタ領域との間に設けられ第４の半導体を含む中間半導体層を更に備えることができる。中間半導体層の組成は、ベース層からコレクタ領域へ向かう方向に関して第４の半導体の禁制帯幅が変化するように決定されている。
【００１２】
この形態によれば、第１及び第２のコレクタ部とベース層との間にグレーディット層を備えるので、Ｖｃｅの飽和電圧の増大や電流増幅率の低下を緩和できる。
【００１３】
本発明のヘテロ接合バイポーラトランジスタでは、コレクタ領域及びベース層は、ＩｎＰ半導体を含む。エミッタ層は、ＩｎＧａＡｓ半導体を含む。中間半導体層は、ＩｎＸ（ＧａＡｌ）１−ＸＡｓ（０．５≦Ｘ≦１）半導体を含む。
【００１４】
本発明のヘテロ接合バイポーラトランジスタでは、サブコレクタ層コレクタ領域及びベース層はＩｎＧａＡｓ半導体を含む。エミッタ層はＩｎＰ半導体を含む。
【００１５】
また、ヘテロ接合バイポーラトランジスタは、サブコレクタ層と、半絶縁性半導体層と、コレクタ領域と、ベース層と、エミッタ層とを備える。サブコレクタ層は、第１及び第２の領域を有する主面を有する。コレクタ領域は、第１及び第２のコレクタ部を有する。第１のコレクタ部は、主面に交差する所定の軸の方向に伸びており、サブコレクタ層の第１の領域に設けられている。第２のコレクタ部は、所定の軸に交差する基準面に沿って伸びる。ベース層は、コレクタ領域の第１及び第２のコレクタ部上に設けられている。エミッタ層は、ベース層上に設けられている。半絶縁性半導体層は、第２のコレクタ部とサブコレクタ層の第２の領域との間に設けられている。この形態によれば、第２のコレクタ部とサブコレクタ層の第２の領域との間に半絶縁性半導体層が設けられているので、Ｃ−Ｂ寄生キャパシタンスが低減される。半絶縁性半導体層は、半絶縁性ＩｎＰ層を含むことができる。
【００１６】
さらに、ヘテロ接合バイポーラトランジスタは、サブコレクタ層と、コレクタ領域と、ベース層と、エミッタ層とを備える。サブコレクタ層は、第１及び第２の領域を有する主面を有する。コレクタ領域は、第１及び第２のコレクタ部を有する。第１のコレクタ部は、主面に交差する所定の軸の方向に伸びており、サブコレクタ層の第１の領域に設けられる。第２のコレクタ部は、所定の軸に交差する基準面に沿って伸びる。ベース層は、コレクタ領域の第１及び第２のコレクタ部上に設けられている。エミッタ層は、ベース層上に設けられる。第２のコレクタ部とサブコレクタ層の第２の領域との間にはギャップが設けられる。
【００１７】
この形態によれば、第２のコレクタ部とサブコレクタ層の第２の領域との間にはギャップが設けられているので、Ｃ−Ｂ寄生キャパシタンスが縮小される。
【００１８】
本発明の上記の目的及び他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述からより容易に明らかになる。
【００１９】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のヘテロ接合バイポーラトランジスタ、及びこの製造する方法に係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２０】
（第１の実施の形態）
図１は、本発明の実施の形態に係わるヘテロ接合バイポーラトランジスタ（以下、トランジスタと記す）の断面図を示す。この断面図は、ＩＩＩ−Ｖ族半導体結晶の＜０１−１＞方向に沿って取られている。
【００２１】
このトランジスタ１ａは、サブコレクタ層３と、コレクタ領域５と、ベース層７と、エミッタ層９とを備える。サブコレクタ層３は主面３ａを有しており、主面３ａは、第１の領域３ｂ、第２の領域３ｃ及び第３の領域３ｄを有する。コレクタ領域５は、第１のコレクタ部５ａ及び第２のコレクタ部５ｂを有する。第１のコレクタ部５ａは、サブコレクタ層３の主面３ａに交差する所定の軸の方向に伸びており、サブコレクタ層３の第１の領域３ｂに設けられている。第２のコレクタ部５ｂは、所定の軸に交差する基準面に沿って伸びる。ベース層７は、コレクタ領域５の第１のコレクタ部５ａ及び第２のコレクタ部５ｂ上に設けられている。エミッタ層９は、ベース層７上に設けられている。第２のコレクタ部５ｂは、サブコレクタ層３の第２の領域３ｃから離れているので、Ｃ−Ｂ寄生キャパシタンスが低減される。
【００２２】
図１に示された第２のコレクタ部５ｂとサブコレクタ層３の第２の領域３ｃとの間にはギャップが設けられ、ギャップには半導体材料が設けられていない。この形態によれば、ベース層７と接合する第２のコレクタ部５ｂには、空乏層が拡がる。第２のコレクタ部５ｂの厚さは、第１のコレクタ部５ａの厚さより薄い。
【００２３】
トランジスタ１ａでは、エミッタ層９の半導体の禁制帯幅はベース層７の半導体の禁制帯幅より大きい。また、トランジスタ１ａは、コレクタ領域は、コレクタ領域の半導体の禁制帯幅がベース領域の半導体の禁制帯幅より大きくような材料から構成されていてもよい。
【００２４】
図１を参照すると、トランジスタ１ａは、基板１１を更に備える。サブコレクタ層３は、基板１１上に設けられている。基板１１としては、半絶縁性ＩｎＰ基板などといったＩＩＩ−Ｖ族半導体基板が例示される。
【００２５】
また、トランジスタ１ａは、エミッタコンタクト層１３を更に備える。エミッタコンタクト層１３は、エミッタ層９上に設けられている。エミッタコンタクト層１３の禁制帯幅は、エミッタ層９の禁制帯幅より小さい。エミッタコンタクト層１３のキャリア濃度は、エミッタ層９のキャリア濃度より大きい。
【００２６】
さらに、例示的に示されたトランジスタ１ａでは、エミッタコンタクト層は、＜０１−１＞方向に関して逆メサ構造を有している。逆メサ構造を有するエミッタコンタクト層によれば、ベース電極及びエミッタ電極を自己整合的に形成することが可能になる。第１のコレクタ部５ａは、＜０１−１＞方向に関して順メサ構造を有している。＜０１−１＞方向に取られた第１のコレクタ部５ａの底部の幅Ｗ２は、同方向に取られたエミッタコンタクト層１５の底部の幅Ｗ１より広い。
【００２７】
図１を参照すると、トランジスタ１ａは、エミッタコンタクト層１３上に設けられたエミッタ電極１５と、ベース層７上に設けられたベース電極１７と、サブコレクタ層上に設けられたコレクタ層１９とを更に備える。また、トランジスタ１ａでは、ベース層５は、第１のコレクタ部５ａ（真性コレクタ領域）上に設けられた第１のベース部７ａ（真性ベース領域）と、第２のコレクタ部５ｂ（外因性コレクタ領域）上に設けられた第２のベース部７ｂ（外因性ベース領域）とを備える。ベース電極１７は、第２のベース部７ｂ上に位置している。コレクタ電極１９は、第３の領域３ｄに位置している。
【００２８】
ｎｐｎ型トランジスタでは、ベース電極１７からの電流は、第２のベース部９ｂを介して第１のベース部９ａに流れ込む。コレクタ電極１９からの電流は、サブコレクタ層３の第１及び第２の領域３ｂ、３ｃを介して第１のコレクタ部５ａに流れ込む。コレクタ電極１９からの電流の大部分は、第１のベース部７ａ及びエミッタ層９を介してエミッタコンタクト層１３に到達する。
【００２９】
トランジスタ１ａは、所定の軸方向に伸びる第１のコレクタ部５ａと、第１のコレクタ部５ａから該軸に交差する方向に伸びる第２のコレクタ部５ｂと備えており、延出部を備えるコレクタ領域５が設けられる。延出部は、庇状に形作られることができる。ベース層７及びエミッタ層９が延出部上に設けられているので、ベース層７及びエミッタ層９の機械的な強度が増強される。また、第２のコレクタ部５ｂの厚さは第１のコレクタ部５ａの厚さより薄いので、第２のコレクタ部５ｂと第２のベース部７ｂとの間の接合キャパシタンスは、第１のコレクタ部５ａと第１のベース部７ａとの間の接合キャパシタンスより小さい。故に、トランジスタ１ａの全体として、Ｃ−Ｂキャパシタンスは低減される。さらに、第２のコレクタ部５ｂがサブコレクタ層３から離れているので、第２のコレクタ部５ｂと第２のベース部７ｂとの間の接合キャパシタンスは、第２のコレクタ部５ｂの厚さに応じて小さくなる。また、第２のコレクタ部５ｂの厚さは、ベース−コレクタ間の電位差がゼロバイアスであるとき、第２のコレクタ部５ｂの全体は実質的に空乏化するように設けられることができる。
【００３０】
本実施の形態によれば、寄生キャパシタンスを低減できる構造を備えるトランジスタが、オーバーエッチング時間に依存すること無しに提供される。
【００３１】
引き続いて、トランジスタ１ａを製造する製造工程を説明する。図２（ａ）及び図２（ｂ）は、トランジスタの製造工程を示す工程断面図である。
【００３２】
（第１の結晶成長）
図２（ａ）に示されるように、Ｆｅ添加ＩｎＰ基板といった基板２０を準備する。好適な実施例では、基板２０は、（１００）面を有する主面２０ａを備える。図２（ｂ）を参照すると、基板２０の主面２０ａ上に、サブコレクタ膜２２及びダミー膜２４が順に形成される。サブコレクタ半導体膜２２はｎ型半導体か構成され、ドーパントとしてはシリコン（Ｓｉ）が例示される。ドーパントの濃度は、例えば、１×１０１９ｃｍ−３程度である。ダミー膜２４は、最終的に製造させるトランジスタには含まれないので、導電型及びドーピング濃度に対する制約はない。
【００３３】
引き続く説明では、サブコレクタ半導体膜２２は、ＩｎｘＧａ１−ｘＡｓ半導体より構成され、またダミー膜２４はＩｎＰ半導体より構成される。好ましくは、組成比ｘは、ＩｎＰ基板２０に対して格子整合するように選択され、約０．５７である。格子整合とは、格子定数の差が約＋０．１パーセント〜−０．１パーセントの場合を意味する。サブコレクタ膜２２の厚さは、３００ナノメートル程度であり、ダミー膜２４の厚さは２００ナノメートル程度である。これらの半導体層は、例えば、有機金属化学気相堆積（Ｏｒｇａｎｉｃ  Ｍｅｔａｌ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＯＭＣＶＤ）装置を用いて、エピタキシャル法で形成される。
【００３４】
（ダミー膜エッチング）
図３（ａ）及び図３（ｃ）は、トランジスタの製造工程を示す工程断面図であり、図３（ｂ）は、マスク層の平面図である。図３（ａ）を参照すると、マスク層２６がダミー膜２４上に形成されている。図３（ｂ）に示されているように、マスク層２６は、トランジスタの真性領域（トランジスタの電流増幅動作に専ら寄与する領域）を形成すべき位置に開口２６ａを備える。好適な実施例では、マスク層２６は、シリコン窒化膜などといった絶縁性シリコン化合物膜から構成される。マスク層２６として、引き続くエッチング工程で使用されるエッチャントに対して耐性を有するレジスト膜を用いることもできる。マスク層２６の開口２６ａの幅の例示値は、１マイクロメートル程度である。
【００３５】
図３（ｃ）を参照すると、ダミー膜２４はマスク層２６を用いてエッチングされてダミー膜２４ａが形成される。エッチングは、塩酸系エッチャント（例えば、ＨＣｌ：Ｈ２Ｏ＝１：１）を用いて行われる。このエッチャントは、ダミー膜２４（本実施例では、ＩｎＰ膜）に対するエッチングレートは大きいが、サブコレクタ膜２２に対するエッチングレートは大きくない。サブコレクタ膜２２に到達するまで、ダミー膜２４のエッチングが進行する。エッチングが終了すると、ダミー膜２４ａは、トランジスタの真性領域を形成すべき位置に開口２４ｂを備える。開口２４ｂには、サブコレクタ膜２２の第１の領域が現れている。エッチングが終了した後に、マスク層２６を除去する。開口２６ａの断面は、（０１１）面（＜０１−１＞方向に取られた断面）において逆メサ形状を有する。
【００３６】
（第２の結晶成長）
図４（ａ）は、トランジスタの製造工程を示す工程断面図である。図４（ａ）を参照すると、ダミー膜２４ａ及びサブコレクタ層２２上に、コレクタ膜２８、ベース膜３０、エミッタ膜３２、及びエミッタコンタクト膜３４が形成されている。コレクタ膜２８は、ｎ型半導体か構成され、ドーパントとしてはシリコン（Ｓｉ）が例示される。ベース膜３０は、ｐ型半導体から構成され、ドーパントとしては炭素（Ｃ）が例示される。エミッタ膜３２は、ｎ型半導体か構成され、ドーパントとしてはシリコン（Ｓｉ）が例示される。エミッタコンタクト膜３４は、ｎ型半導体か構成され、ドーパントとしてはシリコン（Ｓｉ）が例示される。
【００３７】
引き続く説明では、コレクタ半導体膜２８、ベース膜３０、及びエミッタコンタクト膜３４は、ＩｎｘＧａ１−ｘＡｓ半導体より構成され、またエミッタ膜３２がＩｎＰ半導体より構成される。好ましくは、組成比ｘは、ＩｎＰ基板２０に対して格子整合するように選択され、約０．５７である。これらの半導体膜は、ＯＭＣＶＤ装置を用いて、エピタキシャル法で形成される。
【００３８】
図４（ａ）を参照すると、コレクタ膜２８は、ダミー膜２６ａの開口内のサブコレクタ膜２２上にも堆積され開口が埋め込まれて、コレクタ膜２８の表面はほぼ平坦化されている。ベース膜３０、及びエミッタコンタクト膜３４は、平坦化されたコレクタ膜２８の表面上に順に形成されている。故に、ベース膜３０、及びエミッタコンタクト膜３４の形状は、ダミー膜２６ａの形状が反映されていない。発明者が行った実験によれば、１００ナノメートル以上の厚さのＩｎｘＧａ１−ｘＡｓ半導体膜を用いて、１〜４マイクロメートルの幅（＜０１−１＞方向）及び３〜１０マイクロメートルの長さ（＜０１１＞方向）を有するダミー膜２６の様々な開口を埋め込み、コレクタ膜２８の十分に平坦化された表面が得られた。
【００３９】
好適な実施例は、コレクタ膜２８の厚さは、２００ナノメートル程度であり、ベース膜３０の厚さは、５０ナノメートル程度であり、エミッタ膜３２の厚さは、１０ナノメートル程度であり、エミッタコンタクト膜３４の厚さは、２５０ナノメートル程度である。
【００４０】
（エミッタコンタクト形成）
図４（ｂ）は、トランジスタの製造工程を示す工程断面図である。図４（ｂ）を参照すると、マスク層３６が形成されており、エミッタコンタクト層を形成するために利用される。マスク層３６がエミッタコンタクト膜３４上に形成されている。マスク層３６は、トランジスタの真性領域を形成すべき位置にパターンを備える。好適な実施例では、マスク層３６は、シリコン窒化膜などといった絶縁性シリコン化合物膜から構成される。しかしながら、マスク層３６して、引き続くエッチング工程で使用されるエッチャントに対して耐性を有するレジスト膜を用いることもできる。本実施の形態では、マスク層３６の幅は１〜２マイクロメートル程度である。
【００４１】
図５（ａ）は、トランジスタの製造工程を示す工程断面図である。図５（ｂ）は、エミッタコンタクト層の形状を示す平面図である。図５（ａ）を参照すると、エミッタコンタクト膜３４はマスク層３６を用いてエッチングされてエミッタコンタクト層３４ａが形成される。エッチングは、燐酸系エッチャント（例えば、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝２：１：１０）を用いて行われる。このエッチャントは、エミッタコンタクト膜３４（本実施例では、ＧａＩｎＡｓ膜）に対するエッチングレートは大きいが、エミッタ膜（本実施例では、ＩｎＰ膜）２２に対するエッチングレートは十分に小さい。エミッタコンタクト膜３４のエッチングが、エミッタ膜３２に到達するまで進行すると、エッチングが終了すると、エミッタコンタクト層３４ａが、トランジスタの真性領域を形成すべき位置に形成される。エミッタコンタクト層３４ａの周囲には、エミッタ膜３２が現れている。エッチングが終了した後に、マスク層３６を除去する。図５（ｂ）を参照すると、エミッタコンタクト層３４ａは、＜０１−１＞方向に取られた断面において逆メサ形状を有しており、＜０１１＞方向に取られた断面において順メサ形状を有する。エミッタコンタクト層の上面の形状は、ほぼ矩形である。
【００４２】
（メサ形成）
図６（ａ）は、トランジスタの製造工程を示す工程断面図である。図６（ａ）を参照すると、マスク層３８が形成されており、半導体メサを形成するために利用される。半導体メサを形成するに先立って、マスク層３８がエミッタコンタクト層３４及びエミッタ膜３２上に形成される。マスク層３８は、トランジスタを形成すべき領域（真性領域及び外因性領域）にパターンを備える。マスク層３８はエミッタコンタクト層３４を完全に覆っており、例えば１〜２マイクロメートルのエミッタコンタクト層のために４マイクロメートル程度の幅を有する。好適な実施例では、マスク層３８は、シリコン窒化膜などといった絶縁性シリコン化合物膜から構成される。しかしながら、マスク層の材料として、レジスト膜を使用可能である。
【００４３】
図６（ａ）を参照すると、エミッタ膜３２はマスク層３８を用いてエッチングされてエミッタ層３２ａが形成される。エッチングは、塩酸系エッチャント（例えば、ＨＣｌ：Ｈ２Ｏ＝１：１）を用いて行われる。このエッチャントは、エミッタ膜３２（本実施例では、ＩｎＰ膜）に対するエッチングレートは大きいが、ベース膜３０（本実施例では、ＧａＩｎＡｓ膜）に対するエッチングレートは大きくない。エミッタ膜３２のエッチングが、ベース膜３０に到達するまで進行する。エッチングが終了すると、エミッタ層３２ａが、トランジスタの真性領域及び外因性領域を形成すべき位置に形成される。
【００４４】
次いで、ベース膜３０及びコレクタ膜２８はマスク層３８を用いてエッチングされてベース層３０ａ及びコレクタ層２８ａが形成される。燐酸系エッチャント（例えば、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝２：１：１０）を用いて行われる。このエッチャントは、ベース膜３０及びコレクタ膜２８（本実施例では、ＧａＩｎＡｓ膜）に対するエッチングレートは大きいが、ダミー膜２４ａ（本実施例では、ＩｎＰ膜）に対するエッチングレートは十分に小さい。ベース膜３０及びコレクタ膜２８のエッチングが、ダミー膜２４ａに到達するまで進行する。エッチングが終了すると、エミッタ層３２、ベース層３０ａ及びコレクタ層２８ａを有する半導体メサ４０が、トランジスタの真性領域及び外因性領域を形成すべき位置に形成される。半導体メサ４０の周囲には、ダミー膜２４ａが現れている。エッチングが終了した後に、マスク層３８を除去する。
【００４５】
（ダミー膜除去）
図６（ｂ）は、トランジスタの製造工程を示す工程断面図である。図７（ａ）は、トランジスタの製造工程を示す工程断面図である。図６（ｂ）を参照すると、マスク層４０が形成されており、ダミー膜を除去するために利用される。マスク層４０は、エミッタコンタクト層３４及び半導体メサ４０上に形成されている。マスク層４０は、トランジスタを形成すべき領域（真性領域及び外因性領域）を完全に覆うパターンを備える。マスク層４０は、半導体メサ４０の側面を完全に覆っている。好適な実施例では、マスク層３８は、レジスト膜から構成される。
【００４６】
図６（ｂ）を参照すると、ダミー膜２４ａはマスク層４０を用いてエッチングされて除去される。エッチングは、塩酸系エッチャント（例えば、ＨＣｌ：Ｈ２Ｏ＝１：１）を用いて行われる。このエッチャントは、ダミー膜２４ａ（本実施例では、ＩｎＰ膜）に対するエッチングレートは大きいが、コレクタ層２８ａ及びサブコレクタ膜２２（本実施例では、ＧａＩｎＡｓ膜）に対するエッチングレートは大きくない。ダミー膜２４ａが除去されるまでエッチングが継続される。エッチングが終了すると、図７（ａ）に示されるように、コレクタ層２８ａの下に存在していたダミー膜２４ａが除去されて、コレクタ層２８ａとサブコレクタ膜２２との間にギャップ（矢印Ｇ）が形成される。ギャップによれば、コレクタ層２８ａの下に高濃度のサブコレクタ層が存在しないので、Ｃ−Ｂキャパシタンスが低減される。
【００４７】
（電極形成）
図７（ｂ）は、トランジスタの製造工程を示す工程断面図である。図７（ｂ）を参照すると、サブコレクタ膜２２が部分的に除去されて、サブコレクタ層２２ａが形成される。この除去により、基板２０上に形成されるトランジスタの素子分離が行われる。
【００４８】
また、図７（ｂ）を参照すると、エミッタ電極４２がエミッタコンタクト層３４ａ上に形成され、ベース電極４４がエミッタ層３２ａを介してベース層３０ａ上に形成され、コレクタ電極４６がサブコレクタ層２２ａ上に形成される。
【００４９】
以上説明したように、本実施の形態のトランジスタによれば、サブコレクタ層及びコレクタ層が、ダミー膜のエッチングのためのエッチャントに対してエッチングされ難い材料から構成している。寄生キャパシタンスを低減できる構造が、オーバーエッチング時間に依存すること無く形成できる。また、本実施の形態におけるトランジスタを製造する方法によれば、寄生キャパシタンスを低減できる構造がオーバーエッチング時間に依存することが無い。
【００５０】
（第２の実施の形態）
図８は、別の実施の形態に係わるヘテロ接合バイポーラトランジスタ（以下、トランジスタと記す）の断面図を示す。この断面図は、ＩＩＩ−Ｖ族半導体結晶の＜０１−１＞方向に沿って取られている。
【００５１】
このトランジスタ１ｂは、サブコレクタ層３と、コレクタ領域５と、ベース層７と、エミッタ層９と、半絶縁性半導体層５１とを備える。サブコレクタ層３は主面３ａを有しており、主面３ａは第１の領域３ｂ、第２の領域３ｃ及び第３の領域３ｄを有する。コレクタ領域５は、第１のコレクタ部５ａ及び第２のコレクタ部５ｂを有する。第１のコレクタ部５ａは、サブコレクタ層３の主面３ａに交差する所定の軸の方向に伸びており、サブコレクタ層３の第１の領域３ｂに設けられている。第２のコレクタ部５ｂは、所定の軸に交差する基準面に沿って伸びる。半絶縁性半導体層５１は、第２のコレクタ部５ｂとサブコレクタ層３の第２の領域３ｃとの間に設けられている。ベース層７は、コレクタ領域５の第１のコレクタ部５ａ及び第２のコレクタ部５ｂ上に設けられている。エミッタ層９は、ベース層７上に設けられている。半絶縁性半導体層５１が、第２のコレクタ部５ｂとサブコレクタ層３の第２の領域３ｃとの間に設けられている。故に、Ｃ−Ｂ寄生キャパシタンスが低減される。
【００５２】
また、コレクタ領域を流れる電流は、半絶縁性半導体層５１に流れることはなく、第２のコレクタ部５ｂに流れる。第２のコレクタ部５ｂの側面は、半絶縁性半導体層５１に囲まれている。コレクタ領域を流れる電流の経路は、半絶縁性半導体層５１によりガイドされて第２のコレクタ部５ｂに流れる。故に、半絶縁性半導体層５１に替えてアンドープ半導体層を含む別のトランジスタとトランジスタ１ｂをトランジスタ１ｂと比較するとき、別のトランジスタにおけるコレクタ領域を流れる電流の経路は、コレクタ領域に加えられるバイアスに対してトランジスタ１ｂより大きな依存性を示す。
【００５３】
トランジスタ１ｂでは、第２のコレクタ部５ｂとサブコレクタ層３の第２の領域３ｃとの間には半絶縁性半導体層５１が設けられている。この構造によれば、ベース層７と接合する第２のコレクタ部５ｂには、空乏層が拡がる。第２のコレクタ部５ｂの厚さは、第１のコレクタ部５ａの厚さより薄い。したがって、Ｃ−Ｂ寄生キャパシタンスが縮小される。
【００５４】
図８を参照すると、トランジスタ１ｂは、基板１１を更に備える。サブコレクタ層３は、基板１１上に設けられている。また、トランジスタ１ｂは、エミッタコンタクト層１３を更に備える。エミッタコンタクト層１３は、エミッタ層９上に設けられている。さらに、例示的に示されたトランジスタ１ｂでは、エミッタコンタクト層１３は、＜０１−１＞方向に関して逆メサ構造を有している。第１のコレクタ部５ａは、＜０１−１＞方向に関して順メサ構造を有している。＜０１−１＞方向に取られた第１のコレクタ部５ａの底部の幅Ｗ１は、同方向に取られたエミッタコンタクト層１５の底部の幅Ｗ２より広い。
【００５５】
図８を参照すると、トランジスタ１ｂは、エミッタコンタクト層１３上に設けられたエミッタ電極１５と、ベース層７上に設けられたベース電極１７と、サブコレクタ層上に設けられたコレクタ層１９とを更に備える。また、トランジスタ１ｂでは、ベース層５は、第１のコレクタ部５ａ（真性コレクタ領域）上に設けられた第１のベース部７ａ（真性ベース領域）と、第２のコレクタ部５ｂ（外因性コレクタ領域）上に設けられた第２のベース部７ｂ（外因性ベース領域）とを備える。ベース電極１７は、第２のベース部７ｂ上に位置している。コレクタ電極１９は、第３の領域３ｄに位置している。
【００５６】
ｎｐｎ型トランジスタでは、ベース電極１７からの電流は、第２のベース部９ｂを介して第１のベース部９ａに流れ込む。コレクタ電極１９からの電流は、サブコレクタ層３の第１及び第２の領域３ｂ、３ｃを介して第１のコレクタ部５ａに流れ込む。コレクタ電極１９からの電流の大部分は、第１のベース部７ａ及びエミッタ層９を介してエミッタコンタクト層１３に到達する。
【００５７】
以上説明したように、トランジスタ１ｂは、所定の軸方向に伸びる第１のコレクタ部５ａと、第１のコレクタ部５ａから該軸に交差する方向に伸びる第２のコレクタ部５ｂと備えており、延出部を備えるコレクタ領域５が設けられる。延出部は庇状に形作られる。ベース層７及びエミッタ層９が延出部上に設けられているので、ベース層７及びエミッタ層９の機械的な強度が増強される。また、第２のコレクタ部５ｂの厚さを第１のコレクタ部５ａの厚さより薄くすると共に、半絶縁性半導体層５１を第２のコレクタ部５ｂとサブコレクタ層３との間に設けているので、第２のコレクタ部５ｂ、ベース層７及びエミッタ層９の機械的な強度が増強される。
【００５８】
トランジスタ１ｂは、エミッタ領域７、１３、ベース層５、及びコレクタ領域３を含む主要な構成要素を覆う保護膜５３を更に備える。トランジスタ１ｂは、第２のコレクタ部５ｂとサブコレクタ層３との間に半絶縁性半導体層５１が位置するので、複雑な形状ではない。本実施の形態にトランジスタ１ｂの構造によれば、保護膜５３を用いてトランジスタ１ｂの半導体領域をより効果的にパッシベートできる。保護膜５３としては、シリコン窒化膜などといった絶縁性シリコン化合物膜が例示される。
【００５９】
以上説明したように、本実施の形態によれば、寄生キャパシタンスを低減できる構造を備えるトランジスタが、オーバーエッチング時間に依存すること無しに提供される。
【００６０】
引き続いて、トランジスタ１ｂを製造する製造工程を説明する。
【００６１】
（第１の結晶成長）
第１の実施の形態と同様に、基板２０上に半導体層を形成する。本実施の形態では、基板２０の主面２０ａ上に、サブコレクタ膜２２及び半絶縁性半導体膜５５を順に形成する。半絶縁性半導体膜５５は、半絶縁性を示す半導体から構成されており、鉄（Ｆｅ）が添加された半導体が例示される。
【００６２】
引き続く説明では、サブコレクタ半導体膜２２は、ＩｎｘＧａ１−ｘＡｓ半導体より構成され、また半絶縁性半導体膜５５がＦｅ添加ＩｎＰ半導体より構成される。サブコレクタ膜２２の厚さは、３００ナノメートル程度であり、半絶縁性半導体膜５５の厚さは２００ナノメートル程度である。
【００６３】
（半絶縁性半導体膜エッチング）
図９（ａ）及び図９（ｂ）は、トランジスタの製造工程を示す工程断面図である。マスク層５７が、半絶縁性半導体膜５５上に形成される。本実施の形態のマスク層５７は、第１の実施の形態において示されたマスク層２６と同じ構造及び材料を有することができる。マスク層５７は、トランジスタの真性領域を形成すべき位置に開口５７ａを備える。
【００６４】
図９（ｂ）を参照すると、半絶縁性半導体膜５５はマスク層５７を用いてエッチングされて、半絶縁性半導体膜５５ａが形成される。エッチングは、塩酸系エッチャント（例えば、ＨＣｌ：Ｈ２Ｏ＝１：１）を用いて行われる。開口５５ｂには、サブコレクタ層２２が現れている。エッチングが終了した後に、マスク層５７を除去する。開口５５ｂの断面は、（０１１）面（＜０１−１＞方向に取られた断面）において逆メサ形状を有する。
【００６５】
（第２の結晶成長）
図９（ｃ）は、トランジスタの製造工程を示す工程断面図である。第１の実施の形態と同様に、半絶縁性半導体膜５５ａ及びサブコレクタ層２２上に、コレクタ膜２８、ベース膜３０、エミッタ膜３２、及びエミッタコンタクト膜３４が形成されている。引き続く説明では、コレクタ半導体膜２８、ベース膜３０、及びエミッタコンタクト膜３４は、ＩｎｘＧａ１−ｘＡｓ半導体より構成され、またエミッタ膜３２がＩｎＰ半導体より構成される。
【００６６】
図９（ｃ）を参照すると、コレクタ膜２８は、半絶縁性半導体膜５５ａの開口内のサブコレクタ膜２２上にも堆積され開口が埋め込まれて、コレクタ膜２８の表面はほぼ平坦化されている。ベース膜３０、及びエミッタコンタクト膜３４は、平坦化されたコレクタ膜２８の表面上に順に形成されている。コレクタ膜２８の厚さ、ベース膜３０の厚さ、エミッタ膜３２の厚さ、及びエミッタコンタクト膜３４の厚さは、第１の実施の形態に示された値であることができる。
【００６７】
（エミッタコンタクト形成）
図１０（ａ）は、トランジスタの製造工程を示す工程断面図である。エミッタコンタクト膜３４はマスク層を用いてエッチングされてエミッタコンタクト層３４ａが形成される。エッチングは、燐酸系エッチャント（例えば、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝２：１：１０）を用いて行われる。
【００６８】
（メサ形成）
図１０（ｂ）は、トランジスタの製造工程を示す工程断面図である。マスク層５７が形成されており、半導体メサを形成するために利用される。マスク層５７がエミッタコンタクト層３４及びエミッタ膜３２上に形成される。マスク層５７は、トランジスタを形成すべき領域（真性領域及び外因性領域）にパターンを備える。マスク層３８はエミッタコンタクト層３４を完全に覆っており、第１の実施の形態のマスク層３８と同様な形態を有し、同様な材料から成ることができる。
【００６９】
第１の実施の形態と同様に、エミッタ層３２ａ、ベース層３０ａ及びコレクタ層２８ａを形成する。エミッタ膜３２は、塩酸系エッチャント（例えば、ＨＣｌ：Ｈ２Ｏ＝１：１）によりマスク層５７を用いてエッチングされて、エミッタ層３２ａが形成される。ベース膜３０及びコレクタ膜２８は、燐酸系エッチャント（例えば、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝２：１：１０）によりマスク層５７を用いてエッチングされて、ベース層３０ａ及びコレクタ層２８ａが形成される。
【００７０】
次いで、マスク層５７を用いて半絶縁性半導体膜５５ａをエッチングして半絶縁性半導体層５５ｃを形成する。エッチングは、塩酸系エッチャント（例えば、ＨＣｌ：Ｈ２Ｏ＝１：１）を用いて行われる。このエッチャントは、ダミー膜２４ａ（本実施例では、ＩｎＰ膜）に対するエッチングレートは大きいが、半絶縁性半導体膜５５ａ及びサブコレクタ膜２２  （本実施例では、ＧａＩｎＡｓ膜）に対するエッチングレートは大きくない。
【００７１】
本実施の形態の製造方法は、第１の実施の形態の製造方法とは異なり、半絶縁性半導体膜５５ａを完全に除去しない。コレクタ層２８ａとサブコレクタ膜２２との間に半絶縁性半導体層５５ｃが形成される。この構造では、コレクタ層２８ａの下に直接に高濃度のサブコレクタ層が存在しないので、Ｃ−Ｂキャパシタンスが低減される。
【００７２】
エッチングが終了すると、エミッタ層３２ａ、ベース層３０ａ、及びコレクタ層２８ａを有する半導体メサ５９が、トランジスタの真性領域及び外因性領域を形成すべき位置に形成される。また、半絶縁性半導体層５５ｃが、トランジスタの外因性領域を形成すべき位置に形成される。コレクタ層２８ａが、半絶縁性半導体層５５ｃの開口内（トランジスタの真性領域を形成すべき位置）に形成される。エッチングが終了した後に、マスク層５７を除去する。
【００７３】
（電極形成）
図１０（ｃ）は、トランジスタの製造工程を示す工程断面図である。図１０（ｃ）を参照すると、第１の実施の形態と同様に、サブコレクタ膜２２が部分的に除去されて、サブコレクタ層２２ａが形成されている。この除去により、基板２０上に形成されるトランジスタの素子分離が行われる。
【００７４】
また、エミッタ電極４２がエミッタコンタクト層３４ａ上に形成されており、ベース電極４４がエミッタ層３２ａを介してベース層３０ａ上に形成されており、コレクタ電極４６がサブコレクタ層２２ａ上に形成されている。
【００７５】
以上説明したように、開口を有する半絶縁性半導体層５５ｃをコレクタ層２８ｃとサブコレクタ層２２ａとの間に設けるので、寄生キャパシタンスを低減できる構造がオーバーエッチング時間に依存すること無く形成できる。
【００７６】
本実施の形態によれば、オーバーエッチングを利用すること無しに寄生キャパシタンスを低減できる構造を備えるトランジスタを製造する方法が提供される。
【００７７】
（第３の実施の形態）
図１１は、本発明の実施の形態に係わるトランジスタの断面図を示す。この断面図は、ＩＩＩ−Ｖ族半導体結晶の＜０１−１＞方向に沿って取られている。
【００７８】
このトランジスタ１ｃは、サブコレクタ層３と、追加の半導体層６１と、コレクタ領域５と、中間半導体層６３と、ベース層７と、エミッタ層９とを備える。追加の半導体層６１は主面６１ａを有しており、主面６１ａは第１の領域６１ｂ及び第２の領域６１ｃを有する。コレクタ領域５は、第１のコレクタ部５ａ及び第２のコレクタ部５ｂを有する。第１のコレクタ部５ａは、追加の半導体層６１の主面６１ａに交差する所定の軸の方向に伸びており、追加の半導体層６１の第１の領域６１ｂに設けられている。第２のコレクタ部５ｂは、所定の軸に交差する基準面に沿って伸びる。ベース層７は、コレクタ領域５の第１のコレクタ部５ａ及び第２のコレクタ部５ｂ上に設けられている。中間半導体層６３は、ベース層７とコレクタ層５との間に設けられている。エミッタ層９は、ベース層７上に設けられている。第２のコレクタ部５ｂは、追加の半導体層６１の第２の領域６１ｃから離れているので、Ｃ−Ｂ寄生キャパシタンスが低減される。
【００７９】
追加の半導体層６１は、サブコレクタ層３とコレクタ領域５との間に設けられている。追加の半導体層６１は、サブコレクタ層３の材料と異なる材料からなり、ダミー膜をエッチングするときにエッチング停止層として機能する。
【００８０】
トランジスタ１ｃでは、エミッタ層９の半導体の禁制帯幅はベース層７の半導体の禁制帯幅より大きく、コレクタ領域は、コレクタ領域の半導体の禁制帯幅がベース領域の半導体の禁制帯幅より大きな材料から構成されている。コレクタ領域５の禁制帯幅がベース層７の禁制帯幅より大きいので、トランジスタ１ｃのベース−コレクタ間の耐圧を向上するために役立つ。
【００８１】
中間半導体層６３は、その組成が傾斜されたグレーティット半導体層であり、コレクタ領域とベース領域との禁制帯幅の差を緩和するために利用される。トランジスタ１ｃがＩｎＰ半導体のコレクタ領域５及びＩｎＧａＡｓ半導体を備えるとき、中間半導体層６３はＩｎ（ＧａＡｌ）Ａｓ半導体からなり、コレクタ層と中間半導体層６３との界面においてＩｎ０．５３（ＧａＡｌ）０．４７Ａｓであると共にベース層と中間半導体層６３との界面においてＩｎ０．５３Ｇａ０．４７Ａｓであるように、ＧａとＡｌとの組成が連続的に変更される。グレーティット半導体層がないときは、コレクタ−ベース間に禁制帯幅に顕著に現れる不連続性に起因して、トランジスタのＶｃｅの飽和電圧が大きくなったり、電流増幅率が低下したりする。グレーティット半導体層は、これらを緩和するために役立つ。
【００８２】
図１１に示されるように、第２のコレクタ部５ｂの厚さは、第１のコレクタ部５ａの厚さより薄い。第２のコレクタ部５ｂと追加の半導体層６１の第２の領域６１ｃとの間にはギャップが設けられており、ギャップには半導体材料が設けられていない。この形態によれば、ベース層７と接合する第２のコレクタ部５ｂに、高濃度の追加の半導体層６１が接触しない。
【００８３】
図１１を参照すると、トランジスタ１ｃは、基板１１を更に備える。サブコレクタ層３、追加の半導体層６１、コレクタ層５、中間半導体層６３、ベース層５、エミッタ層９、エミッタコンタクト層１３は、基板１１上に設けられる。基板１１としては、半絶縁性ＩｎＰ基板といったＩＩＩ−Ｖ族半導体基板が例示される。
【００８４】
また、トランジスタ１ｃは、エミッタコンタクト層１３を更に備える。エミッタコンタクト層１３は、エミッタ層９上に設けられている。エミッタコンタクト層１３の禁制帯幅は、エミッタ層９の禁制帯幅より小さい。エミッタコンタクト層１３のキャリア濃度は、エミッタ層９のキャリア濃度より大きい。
【００８５】
図１１を参照すると、トランジスタ１ａは、エミッタコンタクト層１３上に設けられたエミッタ電極１５と、ベース層７上に設けられたベース電極１７と、サブコレクタ層上に設けられたコレクタ層１９とを更に備える。また、トランジスタ１ａでは、ベース層５は、第１のコレクタ部５ａ（真性コレクタ領域）上に設けられた第１のベース部７ａ（真性ベース領域）と、第２のコレクタ部５ｂ（外因性コレクタ領域）上に設けられた第２のベース部７ｂ（外因性ベース領域）とを備える。ベース電極１７は、第２のベース部７ｂ上に位置している。コレクタ電極１９は、第３の領域６１ｄに位置している。
【００８６】
トランジスタ１ｃの材料、厚さ、ドーパント、ドーパント濃度を例示すれば、
2004179533.tif 000003
となる。
【００８７】
ｎｐｎ型トランジスタでは、ベース電極１７からの電流は、第２のベース部９ｂを介して第１のベース部９ａに流れ込む。コレクタ電極１９からの電流は、サブコレクタ層３の第１及び第２の領域３ｂ、３ｃ並びに追加の半導体層６１の第１の領域６１ａを介して第１のコレクタ部５ａに流れ込む。コレクタ電極１９からの電流の大部分は、第１のベース部７ａ及びエミッタ層９を介してエミッタコンタクト層１３に到達する。グレーティット半導体層は、コレクタ−ベース間に禁制帯幅に顕著に現れる不連続性があるときでも、エミッタから注入された電子がコレクタにスムーズに流入するために役立つ。
【００８８】
トランジスタ１ｃは、第１の実施の形態のトランジスタ１ａと同様に、所定の軸方向に伸びる第１のコレクタ部５ａと、第１のコレクタ部５ａから該軸に交差する方向に伸びる第２のコレクタ部５ｂと備えており、延出部を備えるコレクタ領域５が設けられる。ベース層７及びエミッタ層９が延出部上に設けられるので、ベース層７及びエミッタ層９の機械的な強度が増強される。また、第２のコレクタ部５ｂの厚さは、ベース−コレクタ間の電位差がゼロバイアスであるとき、第２のコレクタ部５ｂの全体が実質的に空乏化するように設けられていても良い。
【００８９】
本実施の形態によれば、オーバーエッチング時間に依存すること無しに寄生キャパシタンスを低減できる構造を備えるトランジスタが提供される。
【００９０】
引き続いて、トランジスタ１ｃを製造する製造工程を説明する。図２（ａ）に示されるように、Ｆｅ添加ＩｎＰ基板といった基板２０を準備する。好適な実施例では、基板２０は、（１００）面を有する主面２０ａを備える。
【００９１】
（第１の結晶成長）
図１２（ａ）は、トランジスタの製造工程を示す工程断面図である。図１２（ａ）を参照すると、基板２０の主面２０ａ上に、サブコレクタ膜２２、追加の半導体層７０及びダミー膜２５を順に形成する。サブコレクタ半導体膜２２及びダミー膜２５は、第１の実施の形態と同様の構成を備えることができる。追加の半導体層７０は、後の工程で成膜されるコレクタ膜の禁制帯幅より大きい半導体から成る。追加の半導体層７０は、サブコレクタ半導体膜２２及びダミー膜２５と同様に、有機金属気相成長法で形成される。
【００９２】
引き続く説明では、サブコレクタ半導体膜２２は、ＩｎｘＧａ１−ｘＡｓ半導体より構成される。組成比ｘは、ＩｎＰ基板２０に対して格子整合するように選択され、好ましくは０．５７である。サブコレクタ膜２２の厚さは３００ナノメートル程度である。追加の半導体膜７０がＩｎＰ半導体より構成され、またダミー膜２５がＩｎＧａＡｓ半導体より構成される。追加の半導体膜７０の厚さは１０ナノメートル程度であり、ダミー膜２６の厚さは２００ナノメートル程度である。
【００９３】
（ダミー膜エッチング）
図１２（ｂ）は、トランジスタの製造工程を示す工程断面図である。マスク層７２がダミー膜２５上に形成されている。図１２（ｂ）に示されるように、マスク層７２は、トランジスタの真性領域（トランジスタの電流増幅動作に専ら寄与する領域）を形成すべき位置に開口７２ａを備える。マスク層７２の材料として、シリコン窒化膜が例示される。本実施の形態では、マスク層７２の開口７２ａの幅は、１マイクロメートル程度である。
【００９４】
次いで、ダミー膜２５はマスク層７２を用いてエッチングすると、ダミー膜２５ａが形成される。エッチングは、燐酸系エッチャント（例えば、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝２：１：１０）を用いて行われる。エッチングが終了すると、ダミー膜２５ａは、トランジスタの真性領域を形成すべき位置に開口２４ｂを備える。開口２４ｂには、追加の半導体層７０が現れている。エッチングが終了した後に、マスク層７２を除去する。開口２５ａの断面は、（０１１）面（＜０１−１＞方向に取られた断面）において逆メサ形状を有する。
【００９５】
（第２の結晶成長）
図１２（ｃ）は、トランジスタの製造工程を示す工程断面図である。ダミー膜２５ａ及び追加の半導体層７０上に、コレクタ膜２８、中間半導体膜７４と、ベース膜３０、エミッタ膜３２、及びエミッタコンタクト膜３４が形成されている。引き続く説明では、中間半導体膜７４は、ＩｎＸ（ＧａＹＡｌ１−Ｙ）１−ＸＡｓ（０．５≦Ｘ≦１）半導体からなり、中間半導体膜７４の組成は、ベース膜７からコレクタ膜５へ向かう方向に関して、中間半導体膜７４の禁制帯幅が変化するように決定されている。コレクタ半導体膜２８、ベース膜３０、及びエミッタコンタクト膜３４は、ＩｎｘＧａ１−ｘＡｓ半導体より構成され、またエミッタ膜３２がＩｎＰ半導体より構成される。好ましくは、組成比ｘは、ＩｎＰ基板２０に対して格子整合するように選択され、約０．５７である。これらの半導体膜は、例えば、ＯＭＣＶＤ装置を用いて、エピタキシャル法で形成される。
【００９６】
図１２（ｃ）を参照すると、コレクタ膜２８は、ダミー膜２６ａの開口内のサブコレクタ膜２２上にも堆積され開口が埋め込まれて、コレクタ膜２８の表面はほぼ平坦化されている。ベース膜３０、及びエミッタコンタクト膜３４は、平坦化されたコレクタ膜２８の表面上に順に形成されている。
【００９７】
好適な実施例は、コレクタ膜２８の厚さは、２００ナノメートル程度であり、中間半導体膜７４の厚さは５０ナノメートル程度であり、ベース膜３０の厚さは、５０ナノメートル程度であり、エミッタ膜３２の厚さは、１０ナノメートル程度であり、エミッタコンタクト膜３４の厚さは、２５０ナノメートル程度である。
【００９８】
（エミッタコンタクト形成）
図１３（ａ）は、トランジスタの製造工程を示す工程断面図である。第１の実施の形態と同様に、エミッタコンタクト膜３４からエミッタコンタクト層３４ａを形成する。エミッタコンタクト膜３４のエッチングは、燐酸系エッチャント（例えば、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝２：１：１０）を用いて行われる。エミッタコンタクト層３４ａは、＜０１−１＞方向に取られた断面において逆メサ形状を有しており、＜０１１＞方向に取られた断面において順メサ形状を有する。
【００９９】
（メサ形成）
図１３（ｂ）は、トランジスタの製造工程を示す工程断面図である。図１３（ｂ）を参照すると、マスク層７６が形成されており、半導体メサを形成するために利用される。マスク層７６がエミッタコンタクト層３４及びエミッタ膜３２上に形成されている。マスク層７６は、例えば、レジストから形成されることができる。
【０１００】
マスク層７６を用いて、エミッタ膜３２、ベース膜３９、中間半導体膜７０を順にエッチングする。エミッタ膜３２はマスク層３８を用いてエッチングされてエミッタ層３２ａが形成される。エッチングは、塩酸系エッチャント（例えば、ＨＣｌ：Ｈ２Ｏ＝１：１）を用いて行われる。続けて、ベース膜３０はマスク層７６を用いてエッチングされて、ベース層３０ａが形成される。このエッチングは、燐酸系エッチャント（例えば、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝２：１：１０）を用いて行われる。次いで、中間半導体膜７０はマスク層７６を用いてエッチングされて、中間半導体層７０ａが形成される。このエッチングは、燐酸系エッチャント（例えば、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝２：１：１０）を用いて行われる。
【０１０１】
エッチングが終了すると、エミッタ層３２ａ、ベース層３０ａ及び中間半導体層７０ａを有する半導体メサ７８が、トランジスタの真性領域及び外因性領域を形成すべき位置に形成される。半導体メサ７８の周囲には、コレクタ膜２８が現れている。エッチングが終了した後に、マスク層７６を除去する。
【０１０２】
（コレクタエッチング）
図１４（ａ）は、トランジスタの製造工程を示す工程断面図である。マスク層８０が形成されており、コレクタ膜をエッチングするために利用される。マスク層８０は、半導体メサ７８を覆うように、コレクタ膜２８上に形成されている。マスク層８０は、例えば、レジストから形成されることができる。
【０１０３】
マスク層８０を用いて、コレクタ膜２８をエッチングする。コレクタ膜２８はマスク層８０を用いてエッチングされてコレクタ層２８ａが形成される。エッチングは、塩酸系エッチャント（例えば、ＨＣｌ：Ｈ２Ｏ＝１：１）を用いて行われる。好適な実施例では、コレクタ層２８ａは、エミッタ層３２ａ、ベース層３０ａ及び中間半導体層７０ａの大きさとほぼ同じくサイズである。マスク層８０は、中間半導体層７４ａを完全に覆っているので、中間半導体層７４ａが上記のエッチャントによりエッチングされることはない。コレクタ膜２８のエッチングが、ダミー膜２５ａに到達するまで進行する。エッチングが終了すると、エミッタ層３２、ベース層３０ａ、中間半導体層７４ａ、及びコレクタ層２８ａを有する半導体メサ８２が、トランジスタの真性領域及び外因性領域を形成すべき位置に形成される。半導体メサ８２の周囲には、ダミー膜２５ａが現れている。
【０１０４】
（ダミー膜除去）
図１４（ｂ）は、トランジスタの製造工程を示す工程断面図である。マスク層８０が除去されずに残されており、ダミー膜２５ａを除去するために利用される。
【０１０５】
ダミー膜２５ａはマスク層８０を用いてエッチングされて除去される。エッチングは、燐酸系エッチャント（例えば、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝２：１：１０）を用いて行われる。このエッチャントは、ダミー膜２５ａ（本実施例では、ＧａＩｎＡｓ膜）に対するエッチングレートは大きいが、追加の半導体膜７０及びコレクタ膜２８ａ（本実施例では、ＩｎＰ膜）に対するエッチングレートは大きくない。ダミー膜２５ａが除去されるまで、エッチングが継続される。エッチングが終了すると、図１４（ｂ）に示されるように、コレクタ層２８ａの下に存在していたダミー膜２５ａが除去されており、コレクタ層２８ａと追加の半導体層及びサブコレクタ膜２２との間にギャップが形成されている。ギャップによれば、コレクタ層２８ａの下に高濃度の半導体層が存在しないので、Ｃ−Ｂキャパシタンスが低減される。エッチングが終了した後に、マスク層８２を除去する。
【０１０６】
（電極形成）
図１４（ｃ）は、トランジスタの製造工程を示す工程断面図である。追加の半導体膜７０及びサブコレクタ膜２２が部分的に除去されて、追加の半導体層７０ａサブコレクタ層２２ａが形成されている。この除去により、基板２０上に形成さえるトランジスタの素子分離が行われる。
【０１０７】
また、エミッタ電極４２がエミッタコンタクト層３４ａ上に形成されており、ベース電極４４がエミッタ層３２ａを介してベース層３０ａ上に形成されており、コレクタ電極４６がサブコレクタ層２２ａ上に形成されている。
【０１０８】
【発明の効果】
以上説明したように、本発明によれば、寄生キャパシタンスを低減できる構造を備えるヘテロ接合バイポーラトランジスタが提供される。
【図面の簡単な説明】
【図１】図１は、第１の実施の形態に係わるヘテロ接合バイポーラトランジスタの構造を示す断面図である。
【図２】図２（ａ）は、ヘテロ接合バイポーラトランジスタを製造する方法における一工程を示す断面図である。図２（ｂ）は、第１の結晶成長工程を示す断面図である。
【図３】図３（ａ）は、ダミー膜をエッチングするためのマスク層を示す断面図である。図３（ｂ）は、エッチングされたダミー膜を示す平面図である。図３（ｃ）は、エッチングされたダミー膜を示す断面図である。
【図４】図４（ａ）は、第２の結晶成長工程を示す断面図である。図４（ｂ）は、エミッタコンタクト層を形成するためのマスク層を示す断面図である。
【図５】図５（ａ）は、エミッタコンタクト層を示す断面図である。図５（ｂ）は、エッチングされたエミッタコンタクト層を示す断面図である。
【図６】図６（ａ）は、半導体メサを形成する工程を示す断面図である。図６（ｂ）は、ダミー膜をエッチングするためのマスク層を示す平面図である。
【図７】図７（ａ）は、ダミー膜の除去が完了した工程を示す断面図である。図７（ｂ）は、電極の形成が完了した工程を示す断面図である。
【図８】図８は、本発明の第２の実施の形態に係わるヘテロ接合バイポーラトランジスタの構造を示す断面図である。
【図９】図９（ａ）は、ダミー膜をエッチングするためのマスク層を示す断面図である。図９（ｂ）は、エッチングされたダミー膜を示す断面図である。図９（ｃ）は、第２の結晶成長工程を示す断面図である。
【図１０】図１０（ａ）は、エミッタコンタクト層を示す断面図である。図１０（ｂ）は、半導体メサを形成する工程を示す断面図である。図１０（ｃ）は、電極の形成が完了した工程を示す断面図である。
【図１１】図１１は、本発明の第３の実施の形態に係わるヘテロ接合バイポーラトランジスタの構造を示す断面図である。
【図１２】図１２（ａ）は、第１の結晶成長工程を示す断面図である。図１２（ｂ）は、ダミー膜をエッチングする工程を示す断面図である。図１２（ｃ）は、第２の結晶成長工程を示す断面図である。
【図１３】図１３（ａ）は、エミッタコンタクト層を示す断面図である。図１３（ｂ）は、半導体メサを形成する工程を示す断面図である。
【図１４】図１４（ａ）は、コレクタ層の形成が完了した工程を示す断面図である。図１４（ｂ）は、ダミー膜の除去が完了した工程を示す断面図である。図１４（ｃ）は、電極の形成が完了した工程を示す断面図である。
【符号の説明】
１ａ、１ｂ、１ｃ…トランジスタ、３…サブコレクタ層、５…コレクタ領域、５ａ…第１のコレクタ部、５ｂ…第２のコレクタ部、７…ベース層、９…エミッタ層、１１…基板、１３…エミッタコンタクト層、６１…追加の半導体層、６３…中間半導体層、２４、２５…ダミー半導体層
【図１】
2004179533.tif 000004
【図２】
2004179533.tif 000005
【図３】
2004179533.tif 000006
【図４】
2004179533.tif 000007
【図５】
2004179533.tif 000008
【図６】
2004179533.tif 000009
【図７】
2004179533.tif 000010
【図８】
2004179533.tif 000011
【図９】
2004179533.tif 000012
【図１０】
2004179533.tif 000013
【図１１】
2004179533.tif 000014
【図１２】
2004179533.tif 000015
【図１３】
2004179533.tif 000016
【図１４】
2004179533.tif 000017