(57)【要約】【課題】検出効率を高めることができるとともに、高い時間分解能を得られるようにする。【解決手段】入力するアナログ検出信号は、コンパレータを通して所定幅のパルスからなるディジタル検出信号Ｓｔにする。ブロック信号に同期して一群のオン・オフからなる符号化時系列信号が出力される、符号化時系列信号は、モード信号Ｓｍ１と、これを反転させた相補モード信号Ｓｍ２とからなる。各符号化時系列信号は、オン・オフの配列パターンが相互に異なっており、それぞれが直交変調パターンを構成している。ディジタル検出信号Ｓｔとモード信号Ｓｍ１、Ｓｍ２とは、論理積が求められる。この論理積によって「Ｈ」となった数は、カウンタで計数される。カウンタは、符号化時系列信号ごとの係数値を出力する。これらの計数値を逆変換することにより、入力したアナログ検出信号の検出時刻がブロック信号を基準として求められる。【選択図】    図１
2004294107.tif 000002
【特許請求の範囲】
【請求項１】
時間軸を所定長さの複数のブロックに分けるブロック信号を出力するとともに、前記各ブロック内において一定周期のサンプリングクロックを出力するタイミングパルス出力部と、
前記サンプリングクロックに同期したオン・オフからなり、前記各ブロック内の前記サンプリングクロックの数と同数の種類であって相互に直交した符号化時系列信号を生成し、これら各符号化時系列信号を前記ブロック信号に同期して順次出力する時系列信号出力部と、
光検出部の出力する検出パルスを前記符号化時系列信号との論理積を求める論理演算部と、
この論理演算部が出力する「真」の数を前記ブロックごとに求める計数部と、
この計数部が求めた前記「真」の数を前記ブロックごとに記憶する記憶部と、
前記各符号化時系列信号のすべてについて前記論理演算部による論理演算が終了したのちに、前記記憶部に記憶されている前記「真」の数を読み出して数学的に処理し、前記サンプルクロックに基づいて、前記ブロック信号を基準にした時刻における前記検出パルスの平均出力数を求める検出時刻演算部と、
を有することを特徴とする微弱光検出用高速データ収集装置。
【請求項２】
請求項１に記載の微弱光検出用高速データ収集装置において、
前記各符号化時系列信号は、予め定めて配列されたオン・オフのパターンと、これと同時に出力されるその相補パターンとからなることを特徴とする微弱光検出用高速データ収集装置。
【請求項３】
請求項１または２に記載の微弱光検出用高速データ収集装置において、
前記各符号化時系列信号は、オン・オフの配列パターンが直交変調パターンを形成していることを特徴とする微弱光検出用高速データ収集装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速でデータを収集する装置に係り、特に蛍光の検出などのように、時間的に出力される信号が少ない信号を検出するのに好適な微弱光検出用高速データ収集装置に関する。
【０００２】
【従来の技術】
バイオテクノロジーや生化学、医療などのライフサイエンスの分野または環境分野などにおいて、特定のＤＮＡやタンパク質、細胞などを検出する場合、または溶液中に含有されている微量物質を検出する場合、蛍光を利用した検出がしばしば行なわれる。例えば、特定のＤＮＡを検出する場合、これとハイブリッドを形成するＤＮＡに蛍光プローブを添加し、レーザ光を照射して蛍光プローブから生じる蛍光の有無により行なっている。そして、蛍光の時間的変化から検出対象物質の動的な分析などを行ないたい場合がある。
【０００３】
蛍光の時間的変化を測定可能な従来の時間分解蛍光測定装置は、次のような方法に基づいている。その第１は、蛍光を受光して電気信号に変換して出力する光センサのアナログの出力信号を、Ａ／Ｄ変換器によって高速にディジタル信号に変換し、Ａ／Ｄ変換器の出力によって時間の経過に対する蛍光の時間分析を行なうものである。第２は、光センサの出力信号についての所定時間ごとの積分値、または所定時間ごとにカウンタ回路の計数値を出力させ、所定時間ごとの計数値から蛍光の時間分析を行なうものである。第３は、タイムゲートを遅延させながら蛍光を検出するもので、例えば試料に励起光を照射してから所定の時間後にタイムゲートを開き、その瞬間において光センサの出力を検出して蛍光の時間分析を行なうものである。
【０００４】
すなわち、特許文献１には、一定間隔でパルス状レーザを検査対象（ＤＮＡ）に照射するとともに、レーザの照射後、所定時間を経過したときに検査対象から放射される蛍光をＣＣＤカメラによって撮像するようにしている。
【０００５】
【特許文献１】
特開２００２−２８６６３９号公報
【０００６】
【発明が解決しようとする課題】
蛍光は、特定の波長、すなわち特定のエネルギーを有する光子を放出する。そして、蛍光が強いか弱いかは、その光子の放出量が多いか少ないかによる。したがって、蛍光の検出においては、光子が放出されたか否かを検出する。上記第１のＡ／Ｄ変換器によって高速にアナログデータをディジタルデータに変換する方法は、Ａ／Ｄ変換器が多ビット（例えば８ビット）によって構成してあって、アナログデータの大きさに対応したディジタルデータを出力するようになっている。このため、本来、到来光子数を数えるためには、１ビットでもよいデータを８ビットでメモリに蓄えるため、非常に大きなメモリ容量を必要とする。しかも、蛍光のような微弱光を検出する場合、時間的に信号がない状態がほとんどであるにもかかわらず、ＮＵＬＬデータをメモリに蓄える必要がある。したがって、検出効率が悪く、高速化が困難である。
【０００７】
また、第２の一定時間ごとの積分値または計数値を出力させる方法は、積分している時間または計数している時間中の情報が得られない。このため、この第２の方法は、データが時間軸方向に間引かれた状態となり、時間分解能を悪化させる。そして、第３のタイムゲートを遅延させてサンプリングする方法は、タイムゲートを開いたときにのみしかサンプリングできないため、極めて検出効率が悪く、測定に多大な時間を必要とする。そして、特許文献１に記載の時間分解蛍光検出装置は、蛍光をＣＣＤカメラによって撮像するようになっているため、画像を取得するための積算時間が長く、高い時間分解能を得ることが困難である。
本発明は、前記従来技術の欠点を解消するためになされたもので、時間的に到来する数が少ない短時間パルス信号の検出効率を高めることができるとともに、高い時間分解能を得られるようにすることを目的としている。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る微弱光検出用高速データ収集装置は、時間軸を所定長さの複数のブロックに分けるブロック信号を出力するとともに、前記各ブロック内において一定周期のサンプリングクロックを出力するタイミングパルス出力部と、前記サンプリングクロックに同期したオン・オフからなり、前記各ブロック内の前記サンプリングクロックの数と同数の種類であって相互に直交した符号化時系列信号を生成し、これら各符号化時系列信号を前記ブロック信号に同期して順次出力する時系列信号出力部と、光検出部の出力する検出パルスを前記符号化時系列信号との論理積を求める論理演算部と、この論理演算部が出力する「真」の数を前記ブロックごとに求める計数部と、この計数部が求めた前記「真」の数を前記ブロックごとに記憶する記憶部と、前記各符号化時系列信号のすべてについて前記論理演算部による論理演算が終了したのちに、前記記憶部に記憶されている前記「真」の数を読み出して数学的に処理し、前記サンプルクロックに基づいて、前記ブロック信号を基準にした時刻における前記検出パルスの平均出力数を求める検出時刻演算部と、を有することを特徴としている。
【０００９】
各符号化時系列信号は、予め定めて配列されたオン・オフのパターンと、これと同時に出力されるその相補パターンとから形成するとよい。また、各符号化時系列信号は、オン・オフの配列パターンが直交変調パターンを形成するように構成するとよい。
【００１０】
【作用】
上記のようになっている本発明は、サンプリングクロックに同期して出力される一群のオン・オフからなる符号化時系列信号を、時間軸上に種々のパターンで配列し、これらの符号化時系列信号を、時間軸を所定の長さに分けるブロック信号に同期して順次出力する。そして、各符号化時系列信号と、光検出部の出力する検出パルスとを論理演算（論理積）して検出データを得る。全部の符号化時系列信号について検出データを得たならば、それらを数学的に処理する。これにより、検出パルス（到来信号）がブロック信号を基準としてどの時刻に到来（検出）したかを知ることができる。
【００１１】
また、ある配列パターンの符号化時系列信号によって到来信号を検出できなかったとしても、相補配列パターンの符号化時系列信号によって検出することができる。したがって、種々の配列パターンの符号化時系列信号を出力することにより、到来信号が微弱光を検出する光センサの出力信号のように、時間的に到来信号の数が少ない場合であっても、それをどの時刻に到来したかを含めて確実に検出することができる。そして、符号化時系列信号を構成する各パルスの幅をナノ秒以下にすることにより、ナノ秒以下の時間分解能を容易に得ることができる。また、本発明は、符号化時系列信号と検出パルス（到来信号）との論理積の結果を記憶すればよいため、ＮＵＬＬデータなどを記憶する必要がなく、記憶容量を小さくすることができて演算を高速に行なうことができる。
【００１２】
符号化時系列信号は、予め定めたオン・オフの配列パターンと、これと同時に出力されるこの配列パターンを反転させた相補パターンとによって構成すると、符号化時系列信号を出力したときに到来信号があると、正側の配列パターンまたは相補（反転）パターンのいずれかによって検出することができ、到来信号を１００％検出することが可能となる。したがって、非常に検出効率がよく、分析を行なうことが可能となる。そして、各符号化時系列信号のオン・オフの配列パターンが直交変調パターンを構成するように形成すると、検出時刻を求める場合に直交変調パターンを逆変換すればよく、数学的処理が容易となる。
【００１３】
【発明の実施の形態】
本発明に係る微弱光検出用高速データ収集装置の好ましい実施の形態を、添付図面に従って詳細に説明する。
図２は、本発明の実施の形態に係る高速データ収集装置を用いた微弱光検出システムの一例を示す概略ブロック図である。図２において、微弱光検出システム１０は、ＤＮＡチップなどの試料１２に励起光１４を照射する光源１６を有している。光源１６は、システム制御装置１８に接続してあって、システム制御装置１８から励起光トリガを受け、紫外線などのパルス状励起光１４を放射する。光源１６から放射された励起光１４は、コリメートレンズ２０、ダイクロイックミラー２２、集光レンズ２４などを介して試料１２に照射される。
【００１４】
試料１２中に含まれているＤＮＡなどに添加された蛍光物質は、励起光１４によって励起され、所定波長の蛍光２６を放射する。この蛍光２６は、集光レンズ２４を介してダイクロイックミラー２２に入射する。ダイクロイックミラー２２は、励起光１４を透過して蛍光２６を反射し、蛍光２６のみを光センサ２８に入射する。光センサ２８は、例えばフォトマルチプライヤーである多数の光電子増倍管を配置したマイクロチャンネルプレートなどからなっていて、入射した蛍光（光子）をアナログ電気信号に変換し、出力側に接続された高速データ収集装置３０に出力する。
【００１５】
高速データ収集装置３０は、図３のようになっていて、光センサ２８の出力したアナログ検出信号が入力するコンパレータ・サンプルホールド回路３２、詳細を後述する符号化時系列信号出力部３３を有する。コンパレータ・サンプルホールド回路３２は、到来信号であるアナログ検出信号（検出パルス）をディジタル信号に変換し、所定パルス幅のディジタル検出信号Ｓｔを出力する。
【００１６】
符号化時系列信号出力部３３は、実施形態の場合、符号化時系列信号データメモリ３４と並直列変換器３６とから構成してある。符号化時系列信号データメモリ３４は、８ビット、１６ビット等の複数ビットからなる相互に異なる複数のビットパターンを記憶している。これらのビットパターンは、後述するように時間軸上に配置された一群のオン・オフによるパルスからなる符号化時系列信号を生成するためのものである。そして、各ビットパターンは、相互に直交しているとともに、実施形態の場合、直交変調パターンの１つであるアダマール行列を構成するパターンとなっている。
【００１７】
アダマール行列は、要素が「＋１」と「−１」とからなっていて、対角線に沿った対象位置にある要素が同じである対称行列となっている。例えば、一次のアダマール行列Ｈ（１）  を具体的に書くと、
【数１】
2004294107.tif 000003
のようになる。また、二次、三次のアダマール行列Ｈ（２）  、Ｈ（３）  は、数式２、数式３のように書くことができる。
【数２】
2004294107.tif 000004
【数３】
2004294107.tif 000005
すなわち、アダマール行列は、一般的に次の漸化式によって定義することができる。
【数４】
2004294107.tif 000006
ただし、数式４において、ｋは次数を示す。
【００１８】
符号化時系列信号データメモリ３４は、符号化時系列信号が例えば８個分のオンまたはオフによって構成される場合、図４に示した０次から７次までの８つの変調モードに対応したビットパターンを記憶している。ただし、図４に示した「１」は符号化時系列信号データメモリ３４のビットにおいて「１」として記憶され、図４の「−１」はビットにおいて「０」として記憶される。
【００１９】
符号化時系列信号データメモリ３４の出力側には、並直列変換器３６が接続してある。符号化時系列信号データメモリ３４は、タイミングパルス出力部を構成しているシステム制御装置１８から後述するブロック用タイミングパルス（ブロック信号）が入力するごとに、ブロック信号に同期して記憶している直交変調モードに対応したビットパターンを、順次パラレル信号で並直列変換器３６に出力する。そして、並直列変換器３６は、入力したパラレル信号をシリアル信号に変換し、オン・オフからなる符号化時系列信号として出力する。この符号化時系列信号は、一群のオンとオフとにより形成されるパルスが時間軸上に配列されており、その配列パターンが符号化時系列信号データメモリ３４の出力したビットパターンに対応している。
【００２０】
並直列変換器３６は、例えば図５（１）のように形成してあって、ビット記憶部３８と出力ビット記憶部４０とを有する。ビット記憶部３８は、パラレル信号線によって符号化時系列信号データメモリ３４に接続されていて、符号化時系列信号データメモリ３４の出力するビットパターンの各ビットに対応したメモリを有する。そして、並直列変換器３６は、システム制御装置１８の出力するブロック信号に同期して、ビット記憶部３８に書き込まれたビットパターンの内容を出力ビット記憶部４０に書き込まれる。また、並直列変換器３６は、システム制御部１８からのサンプリングクロックに同期して、出力ビット記憶部４０に書き込まれた各ビットを順次読み出し、「Ｈ」（オン）と「Ｌ」（オフ）とからなる符号化時系列信号をシリアル信号として出力する（図５（２）参照）。この符号化時系列信号は、ビットパターンに対応した正パターンと、これを反転させた相補パターンとからなっている。すなわち、並直列変換器３６は、入力したビットパターンのビットが「１」であるときは「Ｈ」、ビットが「０」であるときは「Ｌ」を対応させた正パターンの正モード信号Ｓｍ１（図１（ｆ）参照）を出力するとともに、これを反転させた相補パターンの相補モード信号Ｓｍ２を出力する。なお、サンプリングクロックの周期ΔＴは、任意に設定することが可能であるが、実施形態の場合、１ｎｓにしてある。
【００２１】
並直列変換器３６の出力した正モード信号Ｓｍ１、相補モード信号Ｓｍ２は、コンパレータ・サンプルホールド回路３２の出力するディジタル検出信号Ｓｔとともに、論理演算部４２に入力する（図３参照）。論理演算部４２は、ディジタル検出信号Ｓｔと各モード信号Ｓｍ１、Ｓｍ２との論理積を求めるようになっている。この論理積の演算結果Ｓ＋、Ｓ−は、論理演算部４２の出力側に設けたカウンタ４４に入力される。そして、カウンタ４４は、論理積の各演算結果Ｓ＋、Ｓ−に対応した計数部を有しており、それぞれの演算結果が「Ｈ」（真）である数を計数する。そして、カウンタ４４は、パラレル信号線を介して各計数値をディジタルＩ／Ｏ４６に出力する。ディジタルＩ／Ｏ４６は、カウンタ４４が出力した２つの計数値を、検出データとしてパラレル信号線によって検出時刻演算部４８に入力する。検出時刻演算部４８は、入力された検出データを数学的に処理し、基準時に対するディジタル検出信号Ｓｔが検出された時刻を求める。
【００２２】
このようになっている実施形態の作用は、次のとおりである。まず、図２に示したシステム制御装置１８は、図１の（ａ）に示したように、光源１６に対して励起光トリガを与えるとともに、この励起トリガに同期して高速データ収集装置３０に対し、図１（ｂ）、（ｃ）のブロック信号とサンプリングクロックとを与える。ブロック信号は、時間軸を所定の長さＴのブロックに分けるための信号である。サンプリングクロックは、一定の時間ΔＴを周期としてブロックＴ内における時刻を検出可能にするとともに、これに同期した一群のオン（「Ｈ」）、オフ（「Ｌ」）からなる符号化時系列信号の生成に利用される。
【００２３】
光源１６は、励起光トリガに同期してパルス状の励起光１４を放射して試料１２に照射する。試料１２に含まれている蛍光物質から放射された蛍光２６は、ダイクロイックミラー２２に反射されて光センサ２８に入射する。光センサ２８は、蛍光の光子が入射するとこれを電気信号に変換し、図１（ｄ）に示したようなアナログ検出信号を高速データ収集装置３０に送出する。
【００２４】
光センサ２８が出力したアナログ検出信号は、図３に示したように、高速データ収集装置３０のコンパレータ・サンプルホールド回路３２に入力する。コンパレータ・サンプルホールド回路３２は、入力したアナログ検出信号をディジタル信号に変換して出力する。すなわち、コンパレータ・サンプルホールド回路３２は、光センサ２８からの入力信号を設定されている閾値と比較し、入力信号が閾値を超えると、所定幅のパルスをディジタル検出信号Ｓｔとして出力する（図１（ｅ）参照）。このディジタル検出信号Ｓｔは、論理演算部４２に入力される。
【００２５】
一方、高速データ収集装置３０は、ブロック信号が入力すると、符号化時系列信号出力部３３の符号化時系列信号データメモリ３４が記憶しているビットパターンを、ブロック信号に同期して順次読み出し、並直列変換器３６のビット記憶部３８に書き込む（図５参照）。すなわち、符号化時系列信号が例えば８個のオンまたはオフからなるパルス列によって構成される場合、符号化時系列信号データメモリ３４には、図４に示された０次から７次までのビットパターンが記憶させてあり、これらのビットパターンがブロック信号に同期して順次出力される。
【００２６】
並直列変換器３６は、ビット記憶部３８に書き込まれた内容をブロック信号に同期して出力ビット記憶部４０に転送する。さらに、並直列変換器３６は、入力するサンプリングクロックに同期して出力ビット記憶部４０の各ビットを順次読み出し、一群のオンとオフとからなる符号化時系列信号を生成してシリアル信号として出力する。これらの符号化時系列信号は、相互に直交している。また、符号化時系列信号は、実施形態の場合、時間のブロックＴに含まれているサンプリングクロックの数と同数の種類が生成される。
【００２７】
図６は、並直列変換器３６の出力する符号化時系列信号の一例を示したものである。この図６に示した符号化時系列信号は、８個分のオン・オフによって構成してあって、モード０が図４の０次の直交変調モードに対応しており、モード１が同様に図４の１次の変調モードに対応している。以下同様である。また、実施形態においては、符号化時系列信号を構成しているパルスの幅が、サンプリングクロックの周期ΔＴに一致させてあり、１ナノ秒にしてある。しかし、パルス幅は、任意の長さに設定できる。
【００２８】
並直列変換器３６の出力する符号化時系列信号は、実施形態の場合、符号化時系列信号データメモリ３４の出力するビットパターンに対応した、図６に示した正パターンの正モード信号Ｓｍ１と、これを反転させた相補パターンからなる相補モード信号Ｓｍ２とからなっている（図１（ｆ）、（ｇ）参照）。そして、実施形態の場合、各モード信号Ｓｍ１、Ｓｍ２は、同時に出力される。なお、図１においては、１つの励起光トリガに対して複数のブロック信号を発生させるようにしているが、ブロック信号は１つの励起光トリガに対して１つであってよい。そして、この場合、励起光トリガが出力されるごとに、これに同期してブロック信号が出力され、これに同期して異なるパターン（モード）の符号化時系列信号が順次出力される。
【００２９】
並直列変換器３６の出力した符号化時系列信号を構成している各モード信号Ｓｍ１、Ｓｍ２は、論理演算部４２に入力される。論理演算部４２は、入力したモード信号Ｓ１、Ｓｍ２のそれぞれについて、入力したディジタル検出信号Ｓｔとの論理積を求め、その演算結果Ｓ＋、Ｓ−をカウンタ４４に出力する。すなわち、論理演算部４２は、複数のパルス列からなるＳｍ１が「Ｈ」のときにＳｔが入力すると、演算結果Ｓ＋を「真」である「Ｈ」にして出力する。また、Ｓｍ１が「Ｌ」でＳｍ２が「Ｈ」のときにＳｔが入力すると、演算結果Ｓ＋を「偽」である「Ｌ」にし、演算結果Ｓ−を「Ｈ」（真）にする（図１（ｈ）、（ｉ））。これにより、到来信号に対応したディジタル検出信号Ｓｔのすべてを検出することができる。したがって、非常に検出効率が高く、高精度、高速な測定が可能となる。もちろん、符号化時系列信号は、各モード信号Ｓｍ１、Ｓｍ２のいずれかであってもよい。
【００３０】
論理演算部４２の演算結果Ｓ＋、Ｓ−は、順次カウンタ４４に送出される。カウンタ４４は、演算結果Ｓ＋、Ｓ−のそれぞれについて、論理演算部４２が出力した「Ｈ」の数を別々に計数する。そして、カウンタ４４は、図１に示したように、ブロック信号の１周期Ｔが終了したときに、Ｓ＋、Ｓ−のそれぞれについての計数値をパラレル信号線に出力する。このように、実施形態の場合、カウンタ４４は、論理演算部４２が出力する「Ｈ」のみを計数するようにしているため、微弱光の検出のように、到来信号が時間的にまばらな状態であったとしても、容量の大きなカウンタを必要とせず、ディジタルＩ／Ｏ４６の負荷を軽くすることができる。
【００３１】
カウンタ４４が出力したこれらの計数値は、それぞれパラレル信号線によってディジタルＩ／Ｏ４６に入力される。ディジタルＩ／Ｏ４６は、カウンタ４４が出力した各符号化時系列信号ごとに演算結果Ｓ＋、Ｓ−に対する計数値を、検出データとしてパラレル信号線によって検出時刻演算部４８に入力する。検出時刻演算部４８は、符号化時系列信号ごとの検出データを図示しない内部メモリ（記憶部）に順次記憶する。そして、検出時刻演算部４８は、各直交変調パターン（例えば図４の０次から７次）に対応した符号化時系列信号による検出が終了すると、内部メモリに記憶している検出データを読み出し、数学的処理であるアダマール逆変換を行なう。
【００３２】
サンプリングされたディジタルなデータ数列｛Ｘ（ｍ）｝に対するアダマール変換は、次のように表される。
【数５】
2004294107.tif 000007
ただし、ここにＨ（ｋ）は、Ｎ行Ｎ列のアダマール行列であり、Ｘ（ｋ）、Ｙ（ｋ）は、Ｎ個の要素をもつ次のような行列ベクトルである。
【数６】
2004294107.tif 000008
【数７】
2004294107.tif 000009
ここに、数式６、数式７のＴは、転置を表す。
Ｈ（ｋ）は、直交行列であって、Ｎ行Ｎ列の単位行列をＥ（ｋ）とすると、
【数８】
2004294107.tif 000010
と書くことができる。そして、Ｈ（ｋ）の逆行列は、規格化因子を除けばそれ自身に等しいので、
【数９】
2004294107.tif 000011
と書くことができる。
上記の性質から、アダマール逆変換は、アダマール変換そのものと同じになり、次のように表すことができる。
【数１０】
2004294107.tif 000012
【００３３】
このようにして、検出データをアダマール逆変換することにより、高速データ収集装置３０に入力した到来信号であるアナログ検出信号の基準時、すなわち励起光トリガが出力された時刻であるブロック信号の立ち上がりを基準とした検出時刻を求めることができる。すなわち、ブロック信号の立ち上がりを基準にして、サンプリングクロックを時間分解とした到来信号（アナログ検出信号）の平均化した時間波形が得られ、各時刻ごとの平均到来パルス数を求めることができる。
【００３４】
したがって、本発明に係る高速データ収集装置３０を用いることにより、ＤＮＡチップリーダなどにおいて、蛍光をプローブしたＤＮＡに対してレーザを照射し、蛍光物質を励起して蛍光を放射させ、この蛍光を時間分解で分析することにより、分析精度を著しく向上させることができる。また、赤外線パルスレーザの受光に用いることにより、空間の３次元画像を得ることができ、暗視３次元カメラを実現することができる。
【００３５】
なお、図３の破線に示したように、ディジタルＩ／Ｏ４６の出力する各符号化時系列信号に対応した検出データを、記憶部となる検出データメモリ５０に一時格納し、すべての符号化時系列信号についての検出が終了したときに、検出データメモリ５０に記憶させた内容を検出時刻演算部４８に出力するようにしてもよい。また、前記実施形態においては、高速データ収集装置３０に設けた並直列変換器３６などが１である場合について説明したが、並直列変換器３６などを複数設けて、これらを複数組設けることにより、多チャンネルのセンサ信号を同時に検出することができる。
【００３６】
【発明の効果】
以上に説明したように、本発明によれば、サンプリングクロックに同期して出力される一群のオン・オフからなる符号化時系列信号を、時間軸上に種々のパターンで配列し、これらの符号化時系列信号を、時間軸を所定の長さに分けるブロック信号に同期して順次出力し、各符号化時系列信号と、光検出部の出力する検出パルスとを論理演算（論理積）して検出データを得、全部の符号化時系列信号について検出データを得たならば、それらを数学的に処理することにより、検出パルス（到来信号）がブロック信号を基準としてどの時刻に到来（検出）したかを知ることができる。
【図面の簡単な説明】
【図１】実施形態に係る到来信号検出方法を説明するタイムチャートである。
【図２】実施の形態に係る高速データ収集装置を用いた微弱光検出システムの概略ブロック図である。
【図３】実施の形態に係る高速データ収集装置のブロック図である。
【図４】直交変調パターンの説明図である。
【図５】実施の形態に係る並直列変換器の説明図である。
【図６】符号化時系列信号の説明図である。
【符号の説明】
１０………微弱光検出システム、１２………試料、１４………励起光、１８………タイミングパルス出力部（システム制御装置）、２６………蛍光、２８………光センサ、３０………高速データ収集装置、３２………コンパレータ・サンプルホールド回路、３３………符号化時系列信号出力部、３４………符号化時系列信号データメモリ、３６………並直列変換器、４２………論理演算部、４４………カウンタ、４６………ディジタルＩ／Ｏ、４８………検出時刻演算部、５０………記憶部（検出データメモリ）。
【図１】
2004294107.tif 000013
【図２】
2004294107.tif 000014
【図３】
2004294107.tif 000015
【図４】
2004294107.tif 000016
【図５】
2004294107.tif 000017
【図６】
2004294107.tif 000018