(57)【要約】【課題】低消費電力化が実現できる演算装置の消費電力低減システムを提供する。【解決手段】クロック制御ブロック１３は、機能ブロック１４の機能演算ブロックＢ１〜Ｂｎに対してゲーティドクロックＢＫ１〜ＢＫｎを供給し、ゲーティドクロックＢＫ１〜ＢＫｎを機能演算ブロックＢ１〜Ｂｎ毎に停止させる。【選択図】　　　　図１
2004070737.tif 000002
【特許請求の範囲】
【請求項１】
所定の処理を実行するハードウェアモジュール毎に、
機能ブロックと、
前記機能ブロックに対するクロックの供給及び停止を制御するクロック制御ブロックと、を具備し、
前記ハードウェアモジュール内のクロックを制御可能に構成されたことを特徴とする演算装置の消費電力低減システム。
【請求項２】
前記クロック制御ブロックは、前記機能ブロックから出力される所定の処理が終了したことを示すトリガ信号を入力することにより、クロック停止の制御を行うように構成されたことを特徴とする請求項１記載の演算装置の消費電力低減システム。
【請求項３】
前記クロック制御ブロックは、前記機能ブロックの所定の処理が終了したことを示すカウンタを具備し、
前記カウンタからのトリガ信号を入力することにより、クロック停止の制御を行うように構成されたことを特徴とする請求項に１記載の演算装置の消費電力低減システム。
【請求項４】
前記クロック制御ブロックは、前記機能ブロックへのクロック停止制御と、前記クロック制御ブロック自身のクロック停止制御と、を行うように構成されたことを特徴とする請求項２または３に記載の演算装置の消費電力低減システム。
【請求項５】
前記ハードウェアモジュールは、前記機能ブロックを処理単位によってさらに分割した複数の機能演算ブロックを具備し、
前記クロック制御ブロックが、前記機能演算ブロック毎に独立してクロックの供給及び停止の制御を行うように構成されたことを特徴とする請求項４記載の演算装置の消費電力低減システム。
【請求項６】
少なくとも１つ以上の前記ハードウェアモジュールと、該ハードウェアモジュールを制御するＣＰＵまたはＤＳＰと、を具備し、
前記ＣＰＵまたはＤＳＰからのスリープ命令を受けて、前記クロック制御ブロックが、前記ハードウェアモジュールのクロック停止制御を行うように構成されたことを特徴とする請求項５記載の演算装置の消費電力低減システム。
【請求項７】
所定の処理を行うハードウェアモジュールにおいて、
前記処理が終了したことを示すスリープ信号を用いてクロックの停止制御をする手段、または、処理にかかる時間を予め設定しておき所望の時間経過後にクロックの停止制御をする手段、のうちのいずれか一方または両方の手段を有し、
前記処理とは異なる他の処理による割込み発生時に、前記ＣＰＵまたはＤＳＰからの命令により、動作中の前記ハードウェアモジュールへのクロックの停止制御を行うように構成されたことを特徴とする演算装置の消費電力低減システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、演算装置の消費電力低減システムに関するものである。
【０００２】
【従来の技術】
従来の演算装置の消費電力低減システムとしては、例えば特開平５−１５０８７０号公報に開示された消費電力低減方式があり、その構成を図２に示す。
図２において、複数の機能ブロック１１１，１１２，１１３，・・・・を有する演算装置において、スイッチ１２１，１２２，１２３，・・・・を設けて、各機能ブロック１１１，１１２，１１３，・・・・に対するクロックの供給をオンオフするとともに、コントロールブロック１１０を設けて、各スイッチを制御信号１３１，１３２，１３３，・・・・により、各機能ブロック単位にクロックの供給を制御することによって、演算装置の消費電力を低減する。すなわち、複数の機能ブロックをコントロールブロックによって一括して、クロックの供給及び停止を制御する。
【０００３】
また、上記公報のコントロールブロック１１０による制御方式の他に、ＣＰＵまたはＤＳＰによって、各機能ブロック単位に直接クロックの供給及び停止を制御する方式が採られていた。
【０００４】
【発明が解決しようとする課題】
図２に示すような従来の演算装置の消費電力低減方式では、コントロールブロックは、各機能ブロック単位でクロックの制御を行っていた。
一方、各機能ブロック内は、各機能を実現するための種々の演算を行う複数の機能演算ブロックが存在するが、同時に全ての機能演算ブロックを動作させる必要はない。
【０００５】
しかしながら、従来の演算装置の消費電力低減方式では、スイッチ１２１，１２２，１２３，・・・・がオンとなった機能ブロック内の全ての機能演算ブロックにクロックが供給されてしまう。これにより、動作していない機能演算ブロックに対してもクロックが供給され、電力が消費されてしまうという問題点があった。
【０００６】
また、ＣＰＵまたはＤＳＰによって、クロックの供給及び停止を制御する方式によれば、クロックの供給及び停止の度にＣＰＵまたはＤＳＰの処理が発生するため、細かいクロック制御をするに従って、ＣＰＵまたはＤＳＰの処理負荷が増大するという問題点があった。
【０００７】
本発明は、前述した問題点に鑑みてなされたものであり、その目的は、低消費電力化が実現できる演算装置の消費電力低減システムを提供することである。
【０００８】
【課題を解決するための手段】
前述した目的を達成するために、請求項１に記載の演算装置の消費電力低減システムは、所定の処理を実行するハードウェアモジュール毎に、機能ブロックと、前記機能ブロックに対するクロックの供給及び停止を制御するクロック制御ブロックと、を具備し、前記ハードウェアモジュール内のクロックを制御可能に構成されたことを特徴とする。
上記構成により、ＣＰＵの処理負荷を増大することなく、前記ハードウェアモジュール自身のクロック停止の制御を可能にできる。
【０００９】
請求項２に記載の演算装置の消費電力低減システムは、前記クロック制御ブロックは、前記機能ブロックから出力される所定の処理が終了したことを示すトリガ信号を入力することにより、クロック停止の制御を行うように構成されたことを特徴とする。
上記構成により、ＣＰＵの処理負荷を増大することなく、前記機能ブロックの処理終了をトリガとして、前記ハードウェアモジュールのクロック停止の制御を可能にできる。
【００１０】
請求項３に記載の演算装置の消費電力低減システムは、前記クロック制御ブロックは、前記機能ブロックの所定の処理が終了したことを示すカウンタを具備し、前記カウンタからのトリガ信号を入力することにより、クロック停止の制御を行うように構成されたことを特徴とする。
上記構成により、ＣＰＵの処理負荷を増大することなく、任意の時間経過後に、前記ハードウェアモジュールのクロック停止の制御を可能にできる。
【００１１】
請求項４に記載の演算装置の消費電力低減システムは、前記クロック制御ブロックは、前記機能ブロックへのクロック停止制御と、前記クロック制御ブロック自身のクロック停止制御と、を行うように構成されたことを特徴とする。
上記構成により、ＣＰＵの処理負荷を増大することなく、前記クロック制御モジュールの消費電力を削減し、前記ハードウェアモジュール全体のクロック停止の制御を可能にできる。
【００１２】
請求項５に記載の演算装置の消費電力低減システムは、前記ハードウェアモジュールは、前記機能ブロックを処理単位によってさらに分割した複数の機能演算ブロックを具備し、前記クロック制御ブロックが、前記機能演算ブロック毎に独立してクロックの供給及び停止の制御を行うように構成されたことを特徴とする。
上記構成により、ＣＰＵの処理負荷を増大することなく、前記ハードウェアモジュールの処理中に処理が終了して不要となった前記機能演算ブロックのみのクロック停止の制御を可能にできる。
【００１３】
請求項６に記載の演算装置の消費電力低減システムは、少なくとも１つ以上の前記ハードウェアモジュールと、該ハードウェアモジュールを制御するＣＰＵまたはＤＳＰと、を具備し、前記ＣＰＵまたはＤＳＰからのスリープ命令を受けて、前記クロック制御ブロックが、前記ハードウェアモジュールのクロック停止制御を行うように構成されたことを特徴とする。
上記構成により、ＣＰＵもしくはＤＳＰの割り込み処理時に処理の継続が不要となった前記ハードウェアモジュールに対し、強制的にクロック停止の制御を可能にできる。
【００１４】
請求項７に記載の演算装置の消費電力低減システムは、所定の処理を行うハードウェアモジュールにおいて、前記処理が終了したことを示すスリープ信号を用いてクロックの停止制御をする手段、または、処理にかかる時間を予め設定しておき所望の時間経過後にクロックの停止制御をする手段、のうちのいずれか一方または両方の手段を有し、前記処理とは異なる他の処理による割込み発生時に、前記ＣＰＵまたはＤＳＰからの命令により、動作中の前記ハードウェアモジュールへのクロックの停止制御を行うように構成されたことを特徴とする。
上記構成により、ＣＰＵもしくはＤＳＰからの命令により、動作中のハードウェアモジュールへのクロックの停止制御を可能にできる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１に示すように、本発明の実施の形態に係る演算装置の消費電力低減システムは、複数の機能演算ブロックＢ１〜Ｂｎからなる機能ブロック１４に対して、低消費電力制御を行うクロック制御ブロック１３から構成される。
【００１６】
クロック制御ブロック１３は、機能ブロック１４の機能演算ブロックＢ１〜Ｂｎに対してゲーティドクロックＢＫ１〜ＢＫｎを供給している。ゲーティドクロックＢＫ１〜ＢＫｎを機能演算ブロックＢ１〜Ｂｎ毎に停止することにより、消費電力の低減が可能となる。
最低限必要な機能演算ブロックＢ１〜Ｂｎのみにクロックを供給することで低消費電力の効果が最大となる。ゲーティドクロックＢＫ１〜ＢＫｎを制御する制御方法には、例えば、以下の第１〜第３の制御方法がある。
【００１７】
第１の制御方法は、機能演算ブロックＢ１〜Ｂｎが既定の演算を終了したことを示す処理終了信号ＢＥ１〜ＢＥｎを使用する。処理終了信号ＢＥ１〜ＢＥｎをクロック制御ブロック１３に入力することで、クロック制御ブロック１３は機能演算ブロックＢ１〜Ｂｎの中で演算が終了したものを知ることができる。そこで、処理の終了した機能演算ブロックＢ１〜Ｂｎに対応するゲーティドクロックＢＫ１〜ＢＫｎを停止することが可能となる。
【００１８】
第２の制御方法は、クロック制御ブロック１３内にあるカウンタ１６を使用する。既定の処理フローであればどのタイミングで演算が終了するかは明らかである。
よって、カウンタ１６の値に応じて、既定の演算時間が終了した機能演算ブロックＢ１〜Ｂｎに対してゲーティドクロックＢＫ１〜ＢＫｎを停止することが可能となる。
【００１９】
第３の制御方法は、ＣＰＵ１１からの処理終了コマンド２３を使用する。ＣＰＵ１１とクロック制御ブロック１３はＣＰＵバス２１により接続されている。ＣＰＵ１１は、ハードウェアモジュール１２への起動・停止、演算データの出力や演算結果の入力、処理の状態観測などの各種制御に対して、クロック制御ブロック１３を通じて行うことができる。
同様にして、終了させたい機能演算ブロックＢ１〜Ｂｎに対する処理終了コマンド２３をクロック制御ブロック１３に出力することによって、該当するゲーティドクロックＢＫ１〜ＢＫｎを停止させることが可能となる。
【００２０】
さらに、低消費電力を実現するために機能ブロック１４で演算がすべて終了した時には、クロック制御ブロック１３自身のクロックを停止させることを可能とした。
ハードウェアモジュール１２に供給されるクロック２２をクロックＳＷ信号２４でスイッチ１５
を制御する制御方法には、例えば、以下の第４，第５の制御方法がある。
【００２１】
第４の制御方法は、クロック制御ブロック１３内にあるカウンタ１６を使用する。既定の処理フローであれば、全体の演算が終了するまでの時間は明らかである。　よって、カウンタ１６の値が既定の処理時間を超えた時点で、クロックスイッチ信号２４をスイッチ１５に出力し、クロック２２をハードウェアモジュール１２に供給させないことが可能となる。
【００２２】
第５の制御方法は、ＣＰＵ１１からの処理終了コマンド２３を使用する。ＣＰＵ１１は、割り込み処理時に処理の継続が不要となったハードウェアモジュール１２に対し、強制的にクロック２２を停止することで不要な消費電力を削減することができる。
ＣＰＵバス２１を介して、クロック制御ブロック１３に処理終了コマンド２３が入力されると、クロック制御ブロック１３は、スイッチ１５に対してクロックスイッチ信号２４を出力する。次に、クロック制御ブロック１３へのクロック供給が停止され、ハードウェアモジュール１２すべてのクロックを停止することが可能となる。
【００２３】
以上のように、本実施の形態に係る演算装置の消費電力低減システムは、機能ブロック１４にクロック制御ブロック１３を設けており、機能演算ブロックＢ１〜Ｂｎ毎にゲーティドクロックＢＫ１〜ＢＫｎを制御できる。さらに、ハードウェアモジュール１２へ供給されるクロック２２に、スイッチ１５とこれを制御できるクロックスイッチ信号２４を設けているので、クロック制御ブロック１３が自身のクロックも停止することができる。
【００２４】
また、クロック制御ブロック１３が行う機能演算ブロックＢ１〜Ｂｎのクロック制御やクロック制御ブロック１３自身へのクロック制御は、クロック制御ブロック１３内部に設けたカウンタ１６やＣＰＵ１１からの処理終了コマンド２３によって行うことができる。
【００２５】
これらの構成により、演算処理を実行していない機能演算ブロックＢ１〜Ｂｎに対するクロック停止や、すべての処理の終了時には、ハードウェアモジュール１２全体のクロック停止の制御を、ハードウェアモジュール１２自身で行えるため、ＣＰＵ１１の制御を不要としＣＰＵ１１の処理負荷を低減できる。
【００２６】
また、ＣＰＵ１１からの処理終了コマンド２３をクロック制御ブロック１３に入力できる構成のため、ＣＰＵ１１からの強制的にハードウェアモジュール１２に供給されるクロック２２を停止することで、割り込み処理などでハードウェアモジュール１２の処理の継続が不要となっても無駄な消費電力を削減することができる。
【００２７】
【発明の効果】
以上説明したように本発明は、機能演算ブロック毎にクロックの供給及び停止を制御し、ハードウェアモジュール全体のクロックの供給及び停止も自身で制御でき、ＣＰＵやＤＳＰからの制御でもクロックを制御できるようにすることにより、ＣＰＵ処理負荷の低減と機能演算ブロック毎の細かいクロック制御を両立するという優れた効果を有する演算回路の消費電力低減システムを提供することができるものである。
【図面の簡単な説明】
【図１】本発明に係る実施の形態の演算装置の消費電力低減システムの構成を示すブロック図である。
【図２】従来の消費電力低減方式の構成を示すブロック図である。
【符号の説明】
１１　ＣＰＵ
１２　ハードウェアモジュール
１３　クロック制御ブロック
１４　機能ブロック
１５　スイッチ
１６　カウンタ
２１　ＣＰＵバス
２２　クロック
２３　処理終了コマンド
２４　クロックスイッチ信号
Ｂ１〜Ｂｎ　機能演算ブロック
ＢＫ１〜ＢＫｎ　ゲーティドクロック
ＢＥ１〜ＢＥｎ　処理終了信号
【図１】
2004070737.tif 000003
【図２】
2004070737.tif 000004