(57)【要約】【課題】演算増幅回路の不良を事前に検出できるようにする。【解決手段】第１、第２の差動対トランジスタ１１ａ、１１ｂを有する製品用演算増幅回路１０の他に、第１、第２の差動対トランジスタ１１ａ、１１ｂのゲート面積よりもゲート面積が小さい第３、第４の差動対トランジスタ２１ａ、２１ｂを有するモニタ用演算増幅回路２０を同一チップ内に設ける。第３、第４の差動対トランジスタ２１ａ、２１ｂは、第１、第２の差動対トランジスタ１１ａ、１１ｂよりも経時劣化によるオフセット電圧の変動量が大きくなるため、モニタ用演算増幅回路２０の出力端子ＯＵＴ２のオフセット電圧を判定することで、製品用演算増幅回路１０の不良を事前に検出することができる。【選択図】        図１
2004266722.tif 000002
【特許請求の範囲】
【請求項１】
反転入力端子、非反転入力端子に接続され差動対を構成する第１、第２のトランジスタ（１１ａ、１１ｂ）を有する演算増幅回路（１０）と、
反転入力端子、非反転入力端子に接続され差動対を構成する第３、第４のトランジスタ（２１ａ、２１ｂ）を有し、前記第３、第４のトランジスタ（２１ａ、２１ｂ）のゲート面積が前記第１、第２のトランジスタ（１１ａ、１１ｂ）のゲート面積より小さくなっているモニタ用演算増幅回路（２０）と、を備えたことを特徴とする演算増幅回路を有する半導体装置。
【請求項２】
前記モニタ用演算増幅回路（２０）の前記反転入力端子、非反転入力端子に同電位の電圧がそれぞれ入力されているときの前記モニタ用演算増幅回路（２０）の出力に基づいてオフセット電圧の経時劣化を判定する判定回路（３０〜３５）を備えたことを特徴とする請求項１に記載の演算増幅回路を有する半導体装置。
【請求項３】
前記判定回路（３０〜３５）が前記オフセット電圧の経時劣化を判定するモニタ期間においては、前記モニタ用演算増幅回路（２０）の前記反転入力端子、非反転入力端子に同電位の電圧をそれぞれ入力し、前記モニタ期間以外のときには、前記モニタ用演算増幅回路（２０）の前記反転入力端子、非反転入力端子を、前記演算増幅回路（１０）の前記反転入力端子、非反転入力端子にそれぞれ接続する回路を備えたことを特徴とする請求項２に記載の演算増幅回路を有する半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、演算増幅回路を有する半導体装置に関する。
【０００２】
【従来の技術】
従来の演算増幅回路の構成を図４に示す。図に示すように、演算増幅回路は、負荷のＮチャネル型電界効果トランジスタ１２ａ、１２ｂと、差動対１１を構成しているＰチャネル型電界効果トランジスタ１１ａ、１１ｂと、定電流源を構成するＰチャネル型電界効果トランジスタ１３、１４と、出力段のＮチャネル型電界効果トランジスタ１５と、抵抗１６と、コンデンサ１７とにより構成されている。
【０００３】
負荷のトランジスタ１２ａ、１２ｂは、互いのゲートが接続されカレントミラー回路として構成されている。そして、トランジスタ１２ａ、１２ｂには等しい定電流が流れる。
【０００４】
差動対１１を構成しているトランジスタ１１ａ、１１ｂの各ゲートは、反転入力端子ＶＩＮ−、非反転入力端子ＶＩＮ＋にそれぞれ接続されている。そして、反転入力端子ＶＩＮ−、非反転入力端子ＶＩＮ＋に印加される各電圧の電位差に応じた電流が各トランジスタ１１ａ、１１ｂに流れる。
【０００５】
定電流源を構成するトランジスタ１３、１４の各ゲートには、バイアス端子ＢＩＡＳが共通に接続されている。そして、このバイアス端子ＢＩＡＳに入力されるバイアス電圧に応じた電流がトランジスタ１３、１４にそれぞれ流れる。
【０００６】
出力段のＮチャネル型トランジスタ１５は、ゲート電位に応じてトランジスタ１４から出力端子ＯＵＴ１に電流を供給する。
【０００７】
なお、抵抗１６およびコンデンサ１７は、回路の安定度を高くするための位相補償回路として設けられている。
【０００８】
上記した構成においてその作動を説明する。非反転入力端子ＩＮ＋に入力される入力信号の電圧が、反転入力端子ＩＮ−に入力される入力信号の電圧よりも高くなった場合には、トランジスタ１１ｂに流れる電流が、トランジスタ１１ａに流れる電流よりも大きくなる。また、トランジスタ１１ａ、１１ｂには、カレントミラー回路を構成しているトランジスタ１２ａ、１２ｂから、それぞれ等しい電流が供給される。したがって、トランジスタ１１ｂのドレイン（Ａ点）の電位は低下する。すなわち、トランジスタ１５のゲート電位は低下し、出力端子ＯＵＴ１の電圧は上昇する。
【０００９】
反対に、反転入力端子ＩＮ−に入力される入力信号の電圧が、非反転入力端子ＩＮ＋に入力される入力信号の電圧よりも高くなった場合には、トランジスタ１１ａに流れる電流が、トランジスタ１１ｂに流れる電流よりも大きくなる。したがって、トランジスタ１１ｂのドレイン（Ａ点）の電位は上昇する。このため、トランジスタ１５のゲート電位は上昇し、出力端子ＯＵＴ１の電圧は低下する。
【００１０】
【発明が解決しようとする課題】
上記した構成の演算増幅回路では、差動対１１を構成しているトランジスタ１１ａ、１１ｂの各ゲート閾値電圧（以下、閾値電圧という）Ｖｔの差分がオフセット電圧として出力端子ＯＵＴ１から出力される。つまり、トランジスタ１１ａ、１１ｂの各ゲート閾値電圧Ｖｔのばらつきが大きいと、各ゲート閾値電圧Ｖｔの差分が大きくなるため、オフセット電圧も大きくなる。
【００１１】
例えば、トランジスタ１１ａの閾値電圧Ｖｔがトランジスタ１１ｂの閾値電圧Ｖｔよりも大きい場合、反転入力端子ＩＮ−と非反転入力端子ＩＮ＋に入力される各入力信号の電圧が等しくても、トランジスタ１１ｂに流れる電流が、トランジスタ１１ａに流れる電流よりも大きくなりＡ点の電位は低下する。そして、トランジスタ１５に流れる電流は増加し、出力端子ＯＵＴ１の電位は上昇し、オフセット電圧は上昇する。
【００１２】
また、上記閾値電圧Ｖｔは経時劣化によっても変動する。反転入力端子ＩＮ−と非反転入力端子ＩＮ＋に継続的に電圧を印加すると、トランジスタ１１ａ、１１ｂは、スロートラップ現象により、閾値電圧Ｖｔが変動する。そして、反転入力端子ＩＮ−と非反転入力端子ＩＮ＋の電圧を印加する時間が長いほどトランジスタ１１ａ、１１ｂの各閾値電圧Ｖｔの差が大きくなり、オフセット電圧が大きくなる。なお、閾値電圧Ｖｔの変動速度はゲート酸化膜やＬＯＣＯＳ酸化などのプロセスのばらつきにより異なる。このように、演算増幅回路のオフセット電圧の経時劣化による変動は、差動対１１を構成しているトランジスタ１１ａ、１１ｂの閾値電圧Ｖｔの変動に依存する。
【００１３】
したがって、オフセット電圧の特性仕様が厳しい場合には、製造時におけるゲート閾値電圧（初期ゲート閾値電圧）Ｖｔのばらつきおよび経時劣化によるゲート閾値電圧Ｖｔの変動量をいかに抑えるかが問題となる。特に、高いゲインの演算増幅回路においては、ゲート閾値電圧Ｖｔの差分が大きく増幅されてしまうため、初期ゲート閾値電圧Ｖｔのばらつきが小さくても、経時劣化によりゲート閾値電圧Ｖｔが変動すると演算増幅回路の仕様を満たさなくなり、不良となってしまう場合がある。
【００１４】
本発明は上記問題に鑑みたもので、演算増幅回路の不良を事前に検出できるようにすることを目的とする。
【００１５】
【課題を解決するための手段】
本発明者は、上記目的を達成するため、鋭意検討を行い、演算増幅回路のオフセット電圧の変動量が、差動対を構成しているトランジスタのゲート面積に依存することを見出した。以下、この点について説明する。
【００１６】
図３に、ゲート面積の違いによるオフセット電圧の変動量の特性を示す。この特性は、差動対を構成しているトランジスタのゲート面積を異ならせ、スロートラップ電圧加速試験により、オフセット電圧の変動量を示したものである。なお、スロートラップ電圧加速試験は、差動対を構成しているトランジスタのみに対して、高温下で所定時間トランジスタのゲートに所定の電圧を印加してストレスを与える試験である。トランジスタのゲートに所定の電圧を印加することにより、シリコンとゲート酸化膜との界面に固定電荷が形成され、ゲート閾値電圧Ｖｔが変動する。そして、トランジスタのゲートに電圧を印加する時間が長いほど各トランジスタの閾値電圧Ｖｔの差が大きくなり、オフセット電圧も大きくなる。図３は、このときのオフセット電圧をモニタし、その変動量（オフセット変動量）を示したものである。この図から、差動対を構成している各トランジスタのゲート面積が大きいと、オフセット電圧の変動量が小さく、差動対を構成している各トランジスタのゲート面積が小さいとオフセット電圧の変動量が大きいということがわかる。
【００１７】
本発明者は、上記した実験結果を基に、製品として用いる演算増幅回路とは別に、同一チップ内に、その演算増幅回路よりもゲート面積の小さいモニタ用の演算増幅回路を形成すれば、モニタ用の演算増幅回路の方が製品として用いる演算増幅回路よりもオフセット電圧の変動量が大きいため、モニタ用の演算増幅回路のオフセット電圧をモニタすることにより、製品として用いる演算増幅回路の不良を事前に検出できるということを着想した。
【００１８】
このような着想を基になされた請求項１に記載の発明では、反転入力端子、非反転入力端子に接続され差動対を構成する第１、第２のトランジスタ（１１ａ、１１ｂ）を有する演算増幅回路（１０）と、反転入力端子、非反転入力端子に接続され差動対を構成する第３、第４のトランジスタ（２１ａ、２１ｂ）を有し、第３、第４のトランジスタ（２１ａ、２１ｂ）のゲート面積が第１、第２のトランジスタ（１１ａ、１１ｂ）のゲート面積より小さくなっているモニタ用演算増幅回路（２０）と、を備えたことを特徴としている。
【００１９】
この発明によれば、モニタ用演算増幅回路（２０）の差動対を構成する第３、第４のトランジスタ（２１ａ、２１ｂ）のゲート面積を、演算増幅回路（１０）の差動対を構成する第１、第２のトランジスタ（１１ａ、１１ｂ）のゲート面積より小さくしているため、モニタ用演算増幅回路（２０）の方が演算増幅回路（１０）よりもオフセット電圧の変動量が大きくなる。したがって、モニタ用演算増幅回路（２０）のオフセット電圧をモニタすることにより演算増幅回路（１０）の不良を事前に検出することができる。
【００２０】
この場合、請求項２に記載の発明のように、モニタ用演算増幅回路（２０）の反転入力端子、非反転入力端子に同電位の電圧がそれぞれ入力されているときのモニタ用演算増幅回路（２０）の出力に基づいてオフセット電圧の経時劣化を判定する判定回路（３０〜３５）を備えることによって、演算増幅回路（１０）の不良を事前に検出することができる。
【００２１】
また、請求項３に記載の発明のように、判定回路（３０〜３５）がオフセット電圧の経時劣化を判定するモニタ期間においては、モニタ用演算増幅回路（２０）の反転入力端子、非反転入力端子に同電位の電圧をそれぞれ入力し、モニタ期間以外のときには、モニタ用演算増幅回路（２０）の反転入力端子、非反転入力端子を、演算増幅回路（１０）の反転入力端子、非反転入力端子にそれぞれ接続する回路を備えれば、モニタ用演算増幅回路（２０）を演算増幅回路（１０）と同一の環境で動作させたものとすることができる。
【００２２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２３】
【発明の実施の形態】
本発明の一実施形態に係る演算増幅回路を有する半導体装置の構成を図１に示す。なお、上記した従来技術と同一部分には、同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。本実施形態では、製品として用いる演算増幅回路（図４に示した演算増幅回路と同一構成のもので、以下、製品用演算増幅回路という）１０の他に、同一チップ内にモニタ用演算増幅回路２０が設けられている。
【００２４】
モニタ用演算増幅回路２０は、基本的に製品用演算増幅回路１０と同様の構成のものであり、負荷のＮチャネル型電界効果トランジスタ２２ａ、２２ｂと、差動対２１を構成しているＰチャネル型電界効果トランジスタ２１ａ、２１ｂと、定電流源を構成するＰチャネル型電界効果トランジスタ２３、２４と、出力段のＮチャネル型電界効果トランジスタ２５と、抵抗２６と、コンデンサ２７とにより構成されている。
【００２５】
モニタ用演算増幅回路２０の差動対２１を構成しているトランジスタ２１ａ、２１ｂの各ゲート面積は、製品用演算増幅回路１０の差動対を構成しているトランジスタ１１ａ、１１ｂの各ゲート面積よりも小さいものとなっている。具体的には、差動対２１を構成しているトランジスタ２１ａ、２１ｂの各ゲート面積は、５０μｍ２となっており、差動対１１を構成しているトランジスタ１１ａ、１１ｂの各ゲート面積は、１００μｍ２となっている。つまり、差動対２１を構成しているトランジスタ２１ａ、２１ｂの各ゲート面積は、差動対１１を構成しているトランジスタ１１ａ、１１ｂの各ゲート面積の１／２となっている。なお、トランジスタ２１ａ、２１ｂとトランジスタ１１ａ、１１ｂの増幅動作が同じになるようにトランジスタ２１ａ、２１ｂの各ゲートとトランジスタ１１ａ、１１ｂの各ゲートのゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌは等しくなっている。
【００２６】
このように、製品用演算増幅回路１０とモニタ用演算増幅回路２０は、差動対を構成しているゲート面積が異なっているが、同じ増幅動作をするように構成されており、モニタ用演算増幅回路２０を製品用演算増幅回路１０と同一の環境で動作させ、モニタ用演算増幅回路２０のオフセット電圧をモニタすることで、製品用演算増幅回路１０の差動対を構成しているトランジスタ１１ａ、１１ｂの経時劣化により製品用演算増幅回路１０が不良となることを事前に検出することができる。
【００２７】
このようなオフセット電圧のモニタを行うため、モニタを行うタイミング、例えば電源投入時に、所定のモニタ期間だけ、モニタ用演算増幅回路２０の非反転入力端子ＶＩＮ＋と反転入力端子ＶＩＮ−にモニタ用の同電位の電圧を入力するようにし、モニタ期間の経過後、モニタ用演算増幅回路２０の反転入力端子ＶＩＮ−、非反転入力端子ＶＩＮ＋を製品用演算増幅回路１０の反転入力端子ＶＩＮ−、非反転入力端子ＶＩＮ＋にそれぞれ接続する切り換え回路（図示せず）が設けられている。なお、モニタ用演算増幅回路２０バイアス入力端子ＢＩＡＳは、製品用演算増幅回路１０のバイアス入力端子ＢＩＡＳと接続されている。
【００２８】
図２に、モニタ用演算増幅回路２０から出力されるオフセット電圧の判定を行う判定回路の構成を示す。図に示すように、オフセット電圧の判定回路は、コンパレータ３０、抵抗３１〜３４およびＬＥＤ３５により構成されている。
【００２９】
コンパレータ３０の反転入力端子には、抵抗３１を介してモニタ用演算増幅回路２０の出力信号が入力される。この場合、上記した切り換え回路により、モニタ期間だけモニタ用演算増幅回路２０の出力信号が入力される。また、コンパレータ３０の非反転入力端子には、抵抗３３、３４により電源電圧ＶＤＤを分圧した電圧が印加されている。なお、この電位はモニタ用演算増幅回路２０のオフセット電圧の仕様となる電圧、例えば１ｍＶに設定されている。
【００３０】
また、コンパレータ３０の出力端子には、抵抗３２とＬＥＤ３３が接続され、コンパレータ３０の出力端子の論理レベルがハイレベルになるとＬＥＤ３５が点灯するように構成されている。
【００３１】
そして、モニタ用演算増幅回路２０から入力されるオフセット電圧が１ｍＶよりも大きくなると、コンパレータ３０の出力端子からハイレベルの出力信号が出力され、ＬＥＤ３５が点灯して警報が通知される。
【００３２】
このように、モニタ用演算増幅回路２０から入力されるオフセット電圧が仕様の電圧をオーバーした場合に、警報を出力するようにしているので、製品用演算増幅回路１０の不良を事前に検出することができる。
【００３３】
なお、上記実施形態において、コンパレータ３０は、オフセット電圧が仕様の電圧である１ｍＶをオーバーした場合に、ＬＥＤ３５を点灯させる例について示したが、オフセット電圧の仕様は任意に設定することができる。
【００３４】
また、トランジスタ２１ａ、２１ｂとトランジスタ１１ａ、１１ｂの増幅動作が同じになるように、トランジスタ２１ａ、２１ｂの各ゲートとトランジスタ１１ａ、１１ｂの各ゲートのゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌが等しくなるように構成した例について示したが、トランジスタ２３のゲートサイズを調整してトランジスタ２１ａ、２１ｂとトランジスタ１１ａ、１１ｂの増幅動作が同じになるように構成してもよい。
【００３５】
また、上記した実施形態では、製品用演算増幅回路１０とモニタ用演算増幅回路２０とを同一の環境で動作させるため、電源投入時などにおける所定のモニタ期間においてのみモニタ動作させ、それ以外のときには、モニタ用演算増幅回路２０の反転入力端子ＶＩＮ−、非反転入力端子ＶＩＮ＋を製品用演算増幅回路１０の反転入力端子ＶＩＮ−、非反転入力端子ＶＩＮ＋にそれぞれ接続するものを示したが、製品用演算増幅回路１０とモニタ用演算増幅回路２０とを同一の環境で動作できるのであれば、モニタ用演算増幅回路２０の反転入力端子ＶＩＮ−、非反転入力端子ＶＩＮ＋に、製品用演算増幅回路１０の反転入力端子ＶＩＮ−、非反転入力端子ＶＩＮ＋と独立して、モニタ用の同電位の電圧をそれぞれ入力してオフセット判定を行うようにしてもよい。
【図面の簡単な説明】
【図１】本発明の実施形態に係る演算増幅回路の構成を示す図である。
【図２】モニタ用演算増幅回路のオフセット電圧の判定回路の構成を示す図である。
【図３】ゲート面積の違いによるオフセット電圧の変動量の特性を示す図である。
【図４】従来の演算増幅回路の構成の一例を示す図である。
【符号の説明】
１０…製品用演算増幅回路、２０…モニタ用演算増幅回路、
１１ａ、１１ｂ…製品用演算増幅回路の差動対を構成しているトランジスタ、
１２ａ、１２ｂ…モニタ用演算増幅回路の差動対を構成しているトランジスタ、
３０…判定回路を構成するコンパレータ。
【図１】
2004266722.tif 000003
【図２】
2004266722.tif 000004
【図３】
2004266722.tif 000005
【図４】
2004266722.tif 000006