(57)【要約】【課題】マルチプローブと２次元メモリとの位置が相対的にずれても、メモリユニットに対してマルチプローブを高精度に追随させることができ、メモリユニットの情報の読み出しや書き込みを支障なく行うことができるマルチプローブ２次元メモリシステムを実現する。【解決手段】マルチプローブ２次元メモリシステムにおいて、マルチプローブと２次元メモリとの相対位置をメモリユニット自身からの記録信号やメモリユニットの配列全体からの記録信号などに基づいて制御する。あるいは、記録情報ゼロが検出されるメモリユニットまたはメモリユニット群の配置からフィードバックをかけて位置ずれを補正したり、マルチプローブと２次元メモリとの間の位相情報あるいはマルチプローブと２次元メモリとの重なりにより発生する干渉パターンに基づいてマルチプローブと２次元メモリとの相対位置を制御する。【選択図】        図４
2004213752.tif 000002
【特許請求の範囲】
【請求項１】
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
上記マルチプローブと上記２次元メモリとの相対位置を上記メモリユニット自身からの記録信号に基づいて制御する
ことを特徴とするマルチプローブ２次元メモリシステム。
【請求項２】
上記マルチプローブと上記２次元メモリとの相対位置を上記メモリユニット自身からの記録信号強度情報によりフィードバックをかけて制御することを特徴とする請求項１記載のマルチプローブ２次元メモリシステム。
【請求項３】
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
上記マルチプローブと上記２次元メモリとの相対位置を上記メモリユニットの配列全体からの記録信号に基づいて制御する
ことを特徴とするマルチプローブ２次元メモリシステム。
【請求項４】
上記マルチプローブと上記２次元メモリとの相対位置を上記メモリユニットの配列全体からの記録信号強度情報によりフィードバックをかけて制御することを特徴とする請求項３記載のマルチプローブ２次元メモリシステム。
【請求項５】
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
上記マルチプローブと上記２次元メモリとの相対位置を上記メモリユニット自身からの記録信号強度の絶対値の包絡線形状によりフィードバックをかけて制御する
ことを特徴とするマルチプローブ２次元メモリシステム。
【請求項６】
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
上記マルチプローブと上記２次元メモリとの間の位置ずれに対し、記録情報ゼロが検出される上記メモリユニットの配置からフィードバックをかけて上記位置ずれを補正する
ことを特徴とするマルチプローブ２次元メモリシステム。
【請求項７】
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
上記マルチプローブと上記２次元メモリとの間の並進位置ずれに対し、記録情報ゼロが検出される上記メモリユニット群の配置からフィードバックをかけて上記並進位置ずれを補正する
ことを特徴とするマルチプローブ２次元メモリシステム。
【請求項８】
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
上記マルチプローブと上記２次元メモリとの間の回転位置ずれに対し、上記２次元メモリの全体形状が有する対称性を反映して記録情報ゼロが検出される上記メモリユニット群の配置からフィードバックをかけて上記回転位置ずれを補正する
ことを特徴とするマルチプローブ２次元メモリシステム。
【請求項９】
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
上記マルチプローブと上記２次元メモリとの相対位置を上記マルチプローブと上記２次元メモリとの間の位相情報に基づいて制御する
ことを特徴とするマルチプローブ２次元メモリシステム。
【請求項１０】
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
上記マルチプローブと上記２次元メモリとの相対位置を上記マルチプローブと上記２次元メモリとの重なりにより発生する干渉パターンに基づいて制御する
ことを特徴とするマルチプローブ２次元メモリシステム。
【請求項１１】
上記マルチプローブと上記２次元メモリとの間の並進位置ずれに対し、この並進位置ずれの方向と共役方向にずれる干渉パターンの位相から、目指す方向と量とを検知してフィードバックをかけて上記マルチプローブと上記２次元メモリとを相対的に位置合わせすることを特徴とする請求項１０記載のマルチプローブ２次元メモリシステム。
【請求項１２】
上記マルチプローブと上記２次元メモリとの間の回転位置ずれに対し、上記マルチプローブと対称性が等しい干渉パターンを利用して上記マルチプローブと上記２次元メモリとを相対的に位置合わせすることを特徴とする請求項１０記載のマルチプローブ２次元メモリシステム。
【請求項１３】
上記マルチプローブと上記２次元メモリとの相対スケーリングを故意にずらして干渉パターンを生成し、この干渉パターンの回転角によりフィードバックをかけて上記マルチプローブと上記２次元メモリとを相対的に位置合わせすることを特徴とする請求項１０記載のマルチプローブ２次元メモリシステム。
【請求項１４】
上記マルチプローブと上記２次元メモリとの間のスケーリングによる位置ずれに対し、上記干渉パターンの間隔の非発散性および上記干渉パターンの回転角からフィードバックをかけて上記マルチプローブと上記２次元メモリとを相対的に位置合わせすることを特徴とする請求項１０記載のマルチプローブ２次元メモリシステム。
【請求項１５】
上記メモリユニットが所定の特性において極性を有することを特徴とする請求項１、３、５、６、７、８、９または１０記載のマルチプローブ２次元メモリシステム。
【請求項１６】
上記メモリユニットの配列が６回対称性を有することを特徴とする請求項１、３、５、６、７、８、９または１０記載のマルチプローブ２次元メモリシステム。
【請求項１７】
上記メモリユニットの配列が対称性を共有する少なくとも２重の階層構造を有することを特徴とする請求項１、３、５、６、７、８、９または１０記載のマルチプローブ２次元メモリシステム。
【請求項１８】
上記プローブの先端部が非等方的な形状を有することを特徴とする請求項１、３、５、６、７、８、９または１０記載のマルチプローブ２次元メモリシステム。
【請求項１９】
上記プローブの先端部が非等方的な形状を有し、かつ、上記２次元メモリの上記メモリユニットが等方的突起構造を有することを特徴とする請求項１、３、５、６、７、８、９または１０記載のマルチプローブ２次元メモリシステム。
【請求項２０】
マルチプローブにより対象物体の表面の探査を行うマルチプローブ２次元探査システムであって、
上記マルチプローブと上記対象物体との相対位置を上記マルチプローブと上記対象物体との間の位相情報に基づいて制御する
ことを特徴とするマルチプローブ２次元探査システム。
【請求項２１】
マルチプローブにより対象物体の表面の探査を行うマルチプローブ２次元探査システムであって、
上記マルチプローブと上記対象物体との相対位置を上記マルチプローブと上記対象物体との重なりにより発生する干渉パターンに基づいて制御する
ことを特徴とするマルチプローブ２次元探査システム。
【請求項２２】
上記マルチプローブと上記対象物体との間の並進位置ずれに対し、この並進位置ずれの方向と共役方向にずれる干渉パターンの位相から、目指す方向と量とを検知してフィードバックをかけて上記マルチプローブと上記対象物体とを相対的に位置合わせすることを特徴とする請求項２１記載のマルチプローブ２次元探査システム。
【請求項２３】
上記マルチプローブと上記対象物体との間の回転位置ずれに対し、上記マルチプローブと対称性が等しい干渉パターンを利用して上記マルチプローブと上記対象物体とを相対的に位置合わせすることを特徴とする請求項２１記載のマルチプローブ２次元探査システム。
【請求項２４】
上記マルチプローブと上記対象物体との相対スケーリングを故意にずらして干渉パターンを生成し、この干渉パターンの回転角によりフィードバックをかけて上記マルチプローブと上記対象物体とを相対的に位置合わせすることを特徴とする請求項２１記載のマルチプローブ２次元探査システム。
【請求項２５】
上記マルチプローブと上記対象物体との間のスケーリングによる位置ずれに対し、上記干渉パターンの間隔の非発散性および上記干渉パターンの回転角からフィードバックをかけて上記マルチプローブと上記対象物体とを相対的に位置合わせすることを特徴とする請求項２１記載のマルチプローブ２次元探査システム。
【請求項２６】
上記プローブの先端部が非等方的な形状を有することを特徴とする請求項２０または２１記載のマルチプローブ２次元探査システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マルチプローブ２次元メモリシステムおよびマルチプローブ２次元探査システムに関する。
【０００２】
【従来の技術】
従来、半導体メモリでは達成することのできない大容量メモリの実現が可能な超高密度メモリシステムとして表１に示すようなものが提案され、一部は研究開発段階にある。これは、前世紀末に開発された、走査トンネル顕微鏡（ＳｃａｎｎｉｎｇＴｕｎｎｅｌｉｎｇ  Ｍｉｃｒｏｓｃｏｐｅ，ＳＴＭ）や原子間力顕微鏡（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ，ＡＦＭ）などのいわゆる走査プローブ顕微鏡（Ｓｃａｎｎｉｎｇ  Ｐｒｏｂｅ  Ｍｉｃｒｏｓｃｏｐｅ，ＳＰＭ）の流れを汲む技術で、通常の表面測定では単一のプローブ（探針）を用いるところを、Ｎ×Ｎ配列（Ｎは２以上の整数）のマルチプローブを用いてメモリユニット（メモリセル）に記録された情報の読み出しあるいは情報の書き込みを行おうとするものである。
【０００３】
2004213752.tif 000003
【０００４】
表１に示すように、これらの超高密度メモリシステムは、原子・分子操作、熱・機械的加工、化学結合、電界蒸発、電荷トラッピング、磁気記録、近視野光磁気記録、相変化記録、と記録方法は多様であり、対応する記録媒体も多様なものが提案されている。加工サイズは数ｎｍから数十ｎｍである。
さて、メモリの高密度化は記録媒体の情報を担持するメモリユニットのサイズの縮小を意味するが、これに見合うようにメモリユニットアレイもまた高精度に制御する必要がある。
【０００５】
一方、メモリの大容量化はメモリの全体のサイズの大型化を意味するが、上述のメモリユニットのサイズに対するメモリ全体のサイズの比の増大は、メモリの精度に対する要求を厳しいものとしている。特に、機械的振動変位、回転変位、熱膨張などに伴うプローブとメモリとの位置ずれの問題は重要であり、縮小化される一方のメモリユニットにどうプローブをアクセスさせるかという点で、精密な位置合わせ（サーボ）システムや厳密な温度制御などが必要であるなど、系の本来のコンパクトさを損なう要求として大きな問題となっている。
【０００６】
上記の各種の原因によるプローブとメモリとの位置ずれは、超高密度のマルチプローブメモリにおいては解決しなければならない重要な課題であるが、従来その有効な解決策は見出されていなかった。
【０００７】
最近、シリコン基板表面にマイクロマシニング技術によりＡＦＭカンチレバーアレイを形成し、カンチレバー先端のティップを記録媒体の熱感応性樹脂（ポリマー層）に接触させることによりデータの書き込みや読み出しを行うメモリシステムが提案されている（非特許文献１）。
【非特許文献１】
ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＮＡＮＯＴＥＣＨＮＯＬＯＧＹ，ＶＯＬ．１，ＮＯ．１，ＭＡＲＣＨ  ２００２
【０００８】
【発明が解決しようとする課題】
非特許文献１によれば、記録面密度として１Ｔｂ／ｉｎ２  が達成されたとのことであるが、このメモリシステムも、上記の各種の原因による位置ずれに対してマルチプローブをメモリユニットに高精度に追随させることは必ずしも十分に達成されているとは言い難い。また、メモリユニットが熱感応性樹脂からなるものに限定される点でも制約がある。
【０００９】
したがって、この発明が解決しようとする課題は、マルチプローブと２次元メモリとの位置が相対的にずれても、メモリユニットに対してマルチプローブを高精度に追随させることができ、メモリユニットの情報の読み出しや書き込みを支障なく行うことができるマルチプローブ２次元メモリシステムを提供することにある。
【００１０】
この発明が解決しようとする他の課題は、厳密な温度制御を行ったり、精密なサーボシステムを用いないでも、メモリユニットに対してマルチプローブを高精度に追随させることができ、メモリユニットの情報の読み出しや書き込みを支障なく行うことができるマルチプローブ２次元メモリシステムを提供することにある。
【００１１】
この発明が解決しようとする更に他の課題は、メモリユニットを種々の材料を用いて構成することができるマルチプローブ２次元メモリシステムを提供することにある。
【００１２】
この発明が解決しようとする更に他の課題は、２次元メモリの高密度化を図ることができるマルチプローブ２次元メモリシステムを提供することにある。
【００１３】
この発明が解決しようとする課題は、より一般的には、対象物体の表面上の被測定点に対してマルチプローブを高精度に追随させることができ、被測定点における測定を支障なく行うことができるマルチプローブ２次元探査システムを提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、この発明の第１の発明は、
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
マルチプローブと２次元メモリとの相対位置をメモリユニット自身からの記録信号に基づいて制御する
ことを特徴とするものである。
【００１５】
ここで、典型的には、マルチプローブと２次元メモリとの相対位置をメモリユニット自身からの記録信号強度情報によりフィードバックをかけて制御する。
２次元メモリは、典型的には、メモリ容量が１／（κΔＴ）２  （ただし、κは２次元メモリの熱膨張率、ΔＴは２次元メモリの温度制御の精度）のオーダー以上である。また、２次元メモリは、典型的には、有効領域のサイズが１ｃｍのオーダーであり、メモリユニットのサイズがＬκΔＴ（ただし、Ｌは２次元メモリの全体のサイズ、κは２次元メモリの熱膨張率、ΔＴは２次元メモリの温度制御の精度）の程度である。メモリユニットは、種々の材料を用いて構成することができ、具体的には例えば、磁性体、強誘電体、電荷蓄積体、熱感応性樹脂などのほか、生体膜を用いて構成することもできる。メモリユニットの記録は極性記録であっても非極性記録であってもよいが、メモリユニット自身からの記録信号に基づいてより正確な制御を行うことができる非極性記録の方が好ましい。また、メモリユニットの配列は、特に限定されないが、例えば、６回対称性または４回対称性を有する。
【００１６】
メモリユニットを生体膜により構成する場合、例えば６回対称性を有するメモリユニット配列の実現には、哺乳類の膀胱組織、より具体的には、膀胱上皮の非対称ユニット膜（生体膜）などを用いることができる。この膀胱組織には、綺麗な６回対称性の構造が存在するので、これを用いることで、ひとつずつメモリユニットを並べるのではなく、発生学的に生成するこの組織を面として抽出して、メモリユニットアレイの構成に利用することができる。この組織は有機物（炭化水素）ベースのものであるが、この組織の凸凹をテンプレートとして、例えば陽極酸化によるアルミニウム多孔質体を形成し、ここに磁性体、強誘電体、マイクロキャパシターなどを配置することによりメモリユニットとすることもできる。あるいは、このた有機物（炭化水素）ベースの組織を、いわゆる化石化プロセスを使って、ＳｉＯ２  ベースの組織や、あるいは直接酸化物強誘電体や磁性体へと転化することも有効である。
【００１７】
更に、メモリユニットの配列が対称性を共有する少なくとも２重の階層構造を有するようにしてもよい。
プローブの先端部は等方的な形状を有するものであってもよいが、好適には、非等方的な形状とする。この場合、最も好適には、プローブの先端部が非等方的な形状を有し、かつ、２次元メモリのメモリユニットが等方的突起構造を有するようにする。
以上のことは、その性質に反しない限り、以下の発明についても同様に成立する。
【００１８】
この発明の第２の発明は、
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
マルチプローブと２次元メモリとの相対位置をメモリユニットの配列全体からの記録信号に基づいて制御する
ことを特徴とするものである。
ここで、典型的には、マルチプローブと２次元メモリとの相対位置をメモリユニットの配列全体からの記録信号強度情報によりフィードバックをかけて制御する。
【００１９】
この発明の第３の発明は、
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
マルチプローブと２次元メモリとの相対位置をメモリユニット自身からの記録信号強度の絶対値の包絡線形状によりフィードバックをかけて制御する
ことを特徴とするものである。
【００２０】
この発明の第４の発明は、
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
マルチプローブと２次元メモリとの間の位置ずれに対し、記録情報ゼロが検出されるメモリユニットの配置からフィードバックをかけて位置ずれを補正する
ことを特徴とするものである。
【００２１】
この発明の第５の発明は、
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
マルチプローブと２次元メモリとの間の並進位置ずれに対し、記録情報ゼロが検出されるメモリユニット群の配置からフィードバックをかけて並進位置ずれを補正する
ことを特徴とするものである。
【００２２】
この発明の第６の発明は、
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
マルチプローブと２次元メモリとの間の回転位置ずれに対し、２次元メモリの全体形状が有する対称性を反映して記録情報ゼロが検出されるメモリユニット群の配置からフィードバックをかけて回転位置ずれを補正する
ことを特徴とするものである。
【００２３】
この発明の第７の発明は、
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
マルチプローブと２次元メモリとの相対位置をマルチプローブと２次元メモリとの間の位相情報に基づいて制御する
ことを特徴とするものである。
【００２４】
この発明の第８の発明は、
マルチプローブにより２次元メモリのメモリユニットの情報の読み出しおよび／または書き込みを行うマルチプローブ２次元メモリシステムであって、
マルチプローブと２次元メモリとの相対位置をマルチプローブと２次元メモリとの重なりにより発生する干渉パターンに基づいて制御する
ことを特徴とするものである。
【００２５】
具体的には、例えば、マルチプローブと２次元メモリとの間の並進位置ずれに対し、この並進位置ずれの方向と共役方向にずれる干渉パターンの位相から、目指す方向と量とを検知してフィードバックをかけてマルチプローブと２次元メモリとを相対的に位置合わせする。あるいは、マルチプローブと２次元メモリとの間の回転位置ずれに対し、マルチプローブと対称性が等しい干渉パターンを利用してマルチプローブと２次元メモリとを相対的に位置合わせする。あるいは、マルチプローブと２次元メモリとの相対スケーリングを故意にずらして干渉パターンを生成し、この干渉パターンの回転角によりフィードバックをかけてマルチプローブと２次元メモリとを相対的に位置合わせするようにしてもよい。更に、マルチプローブと２次元メモリとの間のスケーリングによる位置ずれに対し、干渉パターンの間隔の非発散性および干渉パターンの回転角からフィードバックをかけてマルチプローブと２次元メモリとを相対的に位置合わせしてもよい。
【００２６】
この発明の第９の発明は、
マルチプローブにより対象物体の表面の探査を行うマルチプローブ２次元探査システムであって、
マルチプローブと対象物体との相対位置をマルチプローブと対象物体との間の位相情報に基づいて制御する
ことを特徴とするものである。
【００２７】
ここで、マルチプローブ２次元探査システムには、各種のものが含まれる。具体的には、マルチプローブ２次元探査システムには、マルチプローブ２次元メモリシステムのほか、対象物体の表面化学情報などを検出するマルチプローブ２次元検出システムやマルチプローブ２次元情報処理システムなどが含まれる。マルチプローブ２次元検出システムは、より具体的には、例えば対象物体の表面の吸着種の超並列センシング（例えば、ガスセンシング、においセンシング、味センシングなど）や、対象物体の最表面の原子層オーダーの微細形状情報の収集や、対象物体の最表面の化学反応種情報の収集などに適用することができる。これらは、化学産業、医療、製薬、バイオ関連、食品産業などへの広範な応用が可能である。
【００２８】
この発明の第１０の発明は、
マルチプローブにより対象物体の表面の探査を行うマルチプローブ２次元探査システムであって、
マルチプローブと対象物体との相対位置をマルチプローブと対象物体との重なりにより発生する干渉パターンに基づいて制御する
ことを特徴とするものである。
この第１０の発明においては、その性質に反しない限り、第８および第９の発明に関連して述べたことが成立する。
【００２９】
上述のように構成されたこの発明によれば、マルチプローブと２次元メモリとの相対位置をメモリユニット自身の記録信号やメモリユニットの配列全体からの記録信号などに基づいて適切なサーボをかけることで制御したり、あるいは、マルチプローブと２次元メモリとの相対位置をメモリユニット自身からの記録信号強度の絶対値の包絡線形状によりフィードバックをかけて制御したり、あるいは、記録情報ゼロが検出されるメモリユニットまたはメモリユニット群の配置からフィードバックをかけて並進位置ずれを補正したり、あるいは、２次元メモリの全体形状が有する対称性を反映して記録情報ゼロが検出されるメモリユニット群の配置からフィードバックをかけて回転位置ずれを補正したりすることにより、２次元メモリに位置合わせ用の部位やサーボ用の部位を特に設けないでも、プローブとメモリユニットとの間の位置合わせを高精度で行うことができる。これにより、２次元メモリの面積の使用効率の向上を図ることができ、その分高密度化を図ることができる。
【００３０】
また、マルチプローブと２次元メモリとの相対位置をマルチプローブと２次元メモリとの間の位相情報あるいはマルチプローブと２次元メモリとの重なりにより発生する干渉パターンに基づいて適切なサーボをかけることで制御することにより、上記と同様に、２次元メモリに位置合わせ用の部位やサーボ用の部位を特に設けないでも、プローブとメモリユニットとの間の位置合わせを高精度で行うことができる。そして、これにより、２次元メモリの面積の使用効率の向上を図ることができ、その分高密度化を図ることができる。
【００３１】
特に、メモリユニットの配列を６回対称性とすることにより、プローブとメモリユニットとの間の位置合わせをより高精度で行うことができる。また、メモリユニットを所定の特性において極性を有するものとすることにより、非極性の場合に比べて、メモリユニットの情報の読み出しエラー率を大幅に低減させることができる。更に、メモリユニットの配列を対称性を共有する少なくとも２重の階層構造を有するものとすることにより、メモリユニットをブロック化することができ、それに伴ってプローブの数を大幅に減少させることができる。また、２次元メモリ、特にそのメモリユニットを生体膜を用いて構成することにより、例えば６回対称性を有するメモリユニット配列を簡単に実現することができる。
【００３２】
また、マルチプローブと対象物体との相対位置をマルチプローブと対象物体との間の位相情報や、マルチプローブと対象物体との重なりにより発生する干渉パターンに基づいて適切なサーボをかけることで制御することにより、上記と同様に、対象物体に位置合わせ用の部位やサーボ用の部位を特に設けないでも、プローブと対象物体との間の位置合わせを高精度で行うことができる。
【００３３】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照しながら説明する。
図１は、量子ドット状のメモリユニットが記録媒体上に４回対称性を持って正方格子状に２次元配列した２次元メモリの上に、円錐軸の周りに２π等方的な形状を有する円錐状のプローブ列、すなわちマルチプローブが配置されている様子を示す。
【００３４】
図２は、量子ドット状のメモリユニットが記録媒体上に６回対称性を持って六方格子状に２次元配列した２次元メモリの上に、円錐軸の周りに２π等方的な形状を有する円錐状のプローブ列、すなわちマルチプローブが配置されている様子を示す。
【００３５】
ここで、ある形状を有するプローブからなるマルチプローブと、メモリユニットが２次元アレイ状に配列した２次元メモリとの間の位置合わせを考える。図３に示すように、一般に、マルチプローブと２次元メモリとの位置合わせを行う方法には、２次元メモリの周辺を利用してサーボをかける方法（非特許文献１で採用する方法）と、２次元メモリにおけるメモリユニットの配置を面積的に利用してサーボをかける方法との２種類がある。統計精度から言えば、誤差は測定点の数の平方根に反比例するので、Ｎ×Ｎ配列のマルチプローブ２次元メモリシステムに対して、面積的サーボ（Ａｒｅａｌ  Ｓｅｒｖｏ）と周辺サーボ（Ｐｅｒｉｐｈｅｒａｌ  Ｓｅｒｖｏ）  とでは、前者の方が１／√Ｎだけ位置合わせ誤差を小さくすることができ、面積的にサーボをかける方が高い位置合わせ精度を得ることができる。つまり、周辺サーボ領域の幅方向に含まれる測定点の数をｄ（図３参照）とすると、面積的サーボの場合の測定点の数はＮ２  であるのに対し、周辺サーボの場合の測定ポイント数は４ｄＮであることから、面積的サーボの場合の位置合わせ誤差をσａｒｅａ、周辺サーボの場合の位置合わせ誤差をσｐｅｒｉｐｈとすると、σａｒｅａ／σｐｅｒｉｐｈ＝（４ｄＮ）１／２  ／（Ｎ２  ）１／２  ＝２√ｄ／√Ｎとなる。
【００３６】
ローカル（局所）かグローバル（大域）かの空間座標が入る余地はあるが、そもそも位置ずれには、回転、併進、スケーリング（拡大／縮小）の３つがあるのみである。このうち、３番目のスケーリングに関する位置ずれは、主にマルチプローブと２次元メモリとの熱膨張の差によるがそれほど大きくない。
【００３７】
一方、前者の２つ、すなわち回転に関する位置ずれおよび並進に関する位置ずれは、メモリユニットの大きさに比べて大きいときは、図４に示すように、プローブアレイの辺または角部で信号読み取り不可になるので、この情報を基にフィードバックをかけることにより、マルチプローブと２次元メモリとの間の位置合わせを行うことができる。すなわち、図４Ａはマルチプローブと２次元メモリとの間に並進の位置ずれが起きている場合、図４Ｂはマルチプローブと２次元メモリとの間に回転の位置ずれが起きている場合を示すが、図４Ａに示すように、メモリユニットの間隔以上の並進位置ずれがあればＬ字状のゼロ信号領域が発生し、図４Ｂに示すように、回転位置ずれがあれば卍状のゼロ信号領域が発生するので、これらのゼロ信号領域を基にフィードバックをかけることにより、マルチプローブと２次元メモリとの間の位置合わせを行うことができる。
【００３８】
マルチプローブと２次元メモリとが並進移動したり回転したりして相対的に位置がずれると、系に干渉パターンが現れる。例えば、図５〜図９は、２次元メモリのメモリユニットおよびマルチプローブがともに六方最密充填格子状（６回対称性）に配列し、各メモリユニットと各プローブとが一対一対応したマルチプローブ２次元メモリシステムにおいて、マルチプローブと２次元メモリとが並進位置ずれ（図５）を起こしたり、回転位置ずれ（図６〜図９）を起こしたりしたときの干渉パターンを示す。ただし、図５〜図９においては、各メモリユニットおよび各プローブは白色の正三角形ドットで表されており、メモリユニットアレイおよびプローブアレイの長方形の輪郭が黒い線（額縁）で縁取られている。図５〜図９において、白い部分はプローブとメモリユニットとが重なっている所、黒い部分はプローブとメモリユニットとの位置がずれている所である。
【００３９】
ここで、２次元メモリのメモリユニットおよびマルチプローブがともに六方最密充填格子状に配列したマルチプローブ２次元メモリシステムにおいて、マルチプローブと２次元メモリとの間に回転位置ずれのみが起きているときに現れる干渉パターンを考える。一般に、等しい格子間隔ａの２つの六方最密充填格子が原点を共有して互いに微小回転角ε（ラジアン単位）だけ傾いているとき、それらの間には間隔Ｄ＝ａ／εの干渉パターン（モアレ像干渉縞）が現れる（例えば、Ｐ．Ｂ．Ｈｉｒｓｃｈ，Ａ．Ｈｏｗｉｅ，Ｒ．Ｂ．Ｎｉｃｈｏｌｓｏｎ，Ｄ．Ｗ．Ｐａｓｈｌｅｙ：Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ  ｏｆ  ＴｈｉｎＣｒｙｓｔａｌｓ，ｐｐ．３５７−３５８（１９６５）Ｂｕｔｔｅｒｗｏｒｔｈ）。あるいは、言い方を変えれば、等しい格子間隔ａの２つの六方最密充填格子が原点を共有して互いに微小回転角εだけ傾いているとき、原点の次に格子点が重なる位置はＤ＝ａ／εだけ離れていると言うこともできる。回転位置ずれに対しては、２次元メモリの全体サイズで１メモリユニットの間隔を割った値に相当する角度（ラジアン単位）、すなわち、１角度単位ａｕ（ａｎｇｕｌａｒ  ｕｎｉｔ）＝１／１３．５×５＝１／６７．５ラジアン＝０．８５度を弁別することができることになる。これはかなり良い精度であると言える。
【００４０】
図１０に例示するような回転位置ずれ、および、図１１に例示するような並進位置ずれの両方があるときの干渉パターンの様子を図１２および図１３に示す。ここでも、マルチプローブと２次元メモリとがそれらの原点で厳密に重なっているとして、この位置からプローブを図中上下（または左右）  方向に１単位ずらすと、干渉パターンは左右（または上下）方向にその１単位ずれることが分かる。ここで注意すべきことは、マルチプローブと２次元メモリとの実空間のずれ方向と干渉パターンのずれ方向とは、互いに共役な方向（互いに直交する方向という意味）に現れることである。
【００４１】
このことを利用すると、メモリユニットの大きさに比べて小さい併進位置ずれの検知およびそれに基づくサーボが可能であることが分かる。つまり、マルチプローブと２次元メモリとを相対的に故意に回転させることによって、干渉パターンの位相ずれを検知することができる。しかもこの検知精度も、上述と同様に、２次元メモリの全体サイズで１メモリユニットの間隔を割った値程度である。これは、干渉パターンが上に述べた通り、２次元メモリの全体サイズのオーダーであるからである。
【００４２】
２次元メモリとマルチプローブとの間に熱膨張差がなく、２次元メモリとマルチプローブとの大きさの比が１：１（１００：１００）のときに、それらの相対回転に対して、正方格子系（４回対称性）  のマルチプローブ２次元メモリシステムにおける干渉パターンがどう振る舞うかを示したものが図１４および図１５である。このマルチプローブ２次元メモリシステムは２５０×１８０ドットの並列システムである（図１４Ｆ）。−２ａｕから２ａｕの相対回転によって、図１４および図１５に示すような干渉パターンが現れる。図１４および図１５において、白い部分はプローブとメモリユニットとが重なっている所、黒い部分はプローブとメモリユニットとの位置がずれている所である。
【００４３】
図１４および図１５から分かるように、２次元メモリとマルチプローブとの大きさの比が１：１のとき、相対回転角εが−２ａｕから２ａｕに変化しても、干渉縞はεによらず常にほぼ一定角を保つ。相対回転角が−２ａｕから増加して０になると一面白（全共鳴）（図１４Ｆ）となり、０．２５ａｕから２ａｕでは−０．２５ａｕから−２ａｕまでと反転した干渉パターンが得られる。なお、後述のように、２次元メモリとマルチプローブとの大きさの比が１：１からずれると斜めの線が現れる。図１４および図１５より、干渉パターンは０近傍のεに対して回転し、また、格子状の線（４回対称干渉縞）も現れるのが分かる。この干渉縞のメッシュの間隔Ｄは相対回転角εが０では発散し（この場合は２次元メモリとマルチプローブとが完全に重なるので干渉が生じない）、以降εの増大とともに狭くなっていく。
【００４４】
図１６および図１７に、２次元メモリとマルチプローブとの大きさの比が１００：９９のときに（２次元メモリがマルチプローブに対し相対的に熱膨張したことに対応）、それらの相対回転に対して、正方格子系（４回対称性）のマルチプローブ２次元メモリシステムにおける干渉パターンがどう振る舞うかを示す。また、図１８および図１９に、２次元メモリとマルチプローブとの大きさの比が１００：９８のときに、それらの相対回転に対して、正方格子系（４回対称性）  のマルチプローブ２次元メモリシステムにおける干渉パターンがどう振る舞うかを示す。ただし、図１４および図１５の場合と同様に、マルチプローブ２次元メモリシステムは２５０×１８０ドットの並列システムで、−２ａｕから２ａｕまでの相対回転をさせた。図１６〜図１９において、白い部分はプローブとメモリユニットとが重なっている所、黒い部分はプローブとメモリユニットとの位置がずれている所である。干渉縞の間隔が相対回転角の増大とともに狭くなっていくのは、図１４および図１５の場合と同様であるが、相対回転角が０でも干渉パターンは有限の大きさを保ち、発散しない。これは、２次元メモリとマルチプローブとの大きさが違うため、完全に重ならないからである。
【００４５】
図１４〜図１９より、角度干渉パターンとスケーリング差による距離干渉パターンとの２つが現れていることが分かる。このうち角度干渉については、ａを基準として測った干渉縞の間隔（無次元）をＬａ  とすると、Ｌａ  は回転角の関数としてＬａ  ＝１／ｔａｎε≒１／ε＝６７．５／ａｕで与えられる。また、距離干渉については、ａを基準として測った干渉縞の間隔をＬｂ  とすると、Ｌｂ  はスケーリング差の関数として、Ｌｂ  ＝１／スケーリング差＝１／［（１００−９９）／１００］＝１／０．０１＝１００（図１６および図１７）、あるいは、Ｌｂ  ＝１／縮尺差＝１／［（１００−９８）／１００］＝１／０．０２＝５０（図１８および図１９）で与えられる。
【００４６】
図２０、図２１および図２２は、２次元メモリとマルチプローブとの大きさの比が１：１（１００：１００）の６方格子系（６回対称性）の１２５×５４ドットのマルチプローブ２次元メモリシステムにおける干渉パターンを示す。−５ａｕから５ａｕまでの相対回転によって、図２０、図２１および図２２に示すような干渉パターンが現れる。上述と同様に、図２０、図２１および図２２において、白い部分はプローブとメモリユニットとが重なっている所、黒い部分はプローブとメモリユニットとの位置がずれている所であるが、この場合には、原点から６本の線（６回対称干渉縞）  が現れているのが分かる。この干渉縞のメッシュの間隔Ｄは相対回転角εが０では発散し（この場合は２次元メモリとマルチプローブとが完全に重なるので干渉が生じない）、以降εの増大とともに狭くなっていく。また、ここでも、相対回転角εが−５ａｕから５ａｕに変化するにつれ、干渉縞はεによらず常にほぼ一定角を保つ。相対回転角が０になると一面白（全共鳴）（図２１Ｂ）となる。正方格子の場合と同様に、各横線および各斜め線はそのまま（横線または斜め線のまま）、全体では相似形を保って変化する。角度干渉については、Ｌａ  ＝１／ｔａｎε≒１／ε＝６７．５／ａｕで与えられることは、上述と同様である。
【００４７】
図２３、図２４および図２５に、２次元メモリとマルチプローブとの大きさの比が１００：９５のときに、それらの相対回転に対して、六方格子系（６回対称性）  のマルチプローブ２次元メモリシステムにおける干渉パターンがどう振る舞うかを示す。ただし、マルチプローブ２次元メモリシステムは１２５×５４ドットの並列システムで、−５ａｕから５ａｕまでの相対回転をさせた。同様に、図２６および図２７に、２次元メモリとマルチプローブとの大きさの比が１００：９８のときに、それらの相対回転に対して、六方格子系（６回対称性）  のマルチプローブ２次元メモリシステムにおける干渉パターンがどう振る舞うかを示す。また、図２８〜図３１に、２次元メモリとマルチプローブとの大きさの比が１００：９９のときに、それらの相対回転に対して、六方格子系（６回対称性）  のマルチプローブ２次元メモリシステムにおける干渉パターンがどう振る舞うかを示す。ただし、図３０および図３１は０ａｕから２ａｕの範囲で相対回転角をより細かく変化させた場合を示す。更に、図３２、図３３および図３４に、２次元メモリとマルチプローブとの大きさの比が１００：９９．５のときに、それらの相対回転に対して、六方格子系（６回対称性）  の干渉パターンがどう振る舞うかを示す。図２３〜図３４において、白い部分はプローブとメモリユニットとが重なっている所、黒い部分はプローブとメモリユニットとの位置がずれている所である。相対回転角の増大とともに干渉縞の間隔が狭くなっていくのは、正方格子系の場合と同様である。この場合には、２次元メモリとマルチプローブとのスケーリングが違うので、相対回転角が０でも干渉パターンは有限の大きさを保ち、発散しない。これは、２次元メモリとマルチプローブとが完全に重ならないからである。図２３〜図２５の場合、相対回転角ε＝０近傍の微分値ｄφ／ｄε（φは干渉パターン回転角（図中の矢印は干渉パターンの方向を示す））〜６０／２ａｕ＝６０／１．７度〜４０である。また、図３０および図３１の場合、ｄφ／ｄε〜４０／（１／２）ａｕ＝４０／０．４２５度〜１００である。また、図３２〜図３４の場合、ｄφ／ｄε〜１１０／１ａｕ＝１１０／０．８５度〜１３０である。
【００４８】
スケーリングによる位置ずれの場合には、マルチプローブ２次元メモリシステムが正方格子系、６方格子系かを問わず、正負の角度ずれ（相対回転角）に対する干渉パターンは互いに鏡像の関係にあることが顕著に分かるが、スケーリングによる位置ずれがない場合にも、図３５、図３６および図３７に示すように、水平の線に見えたものが実はわずかに傾いており、やはり、正負の角度ずれに対する干渉パターンは、互いに鏡像の関係にあることが分かる。
【００４９】
図１６〜図１９から求めた正方格子系のマルチプローブ２次元メモリシステムの場合の２次元メモリ／プローブ回転角εと干渉パターン回転角φとの関係を図３８Ａにプロットする。図３８Ａより、εの変化に対してφは大きく変化しており、回転角の増幅が起こっていることが分かる。また、これは２次元メモリとマルチプローブとの大きさの比が１に近付くほど大きくなる。
【００５０】
次に、図１６〜図１９に現れた正方格子状の干渉パターンの正方形の辺の長さを、２次元メモリ／プローブ回転角εの関数として示すと図３８Ｂに示すようになる。図３８Ｂにおいて、▲は角度干渉パターンの場合の理論値（計算値）である。実験値（●、□）は、裾野の部分では計算と良い一致を示すが、ε＝０の所では、スケーリングによる位置ずれに起因する距離干渉パターンの長さで頭打ちになっているため、角度干渉パターンの理論値からずれてくる。
【００５１】
図３９は、図２３〜図３４から求めた六方格子系のマルチプローブ２次元メモリシステムの場合の２次元メモリ／プローブ回転角εに対する干渉パターン回転角φの増幅率、すなわち回転角増幅率を２次元メモリとマルチプローブとのスケーリングに対してプロットしたものである。ここでも、回転角増幅率は、２次元メモリとマルチプローブとの大きさの比が１に近付くほど大きくなり、この比が１００：９９．５（スケーリング９９．５％）のときには１００倍を超える回転角増幅率が得られている。
【００５２】
以上の結果から、干渉パターンの間隔Ｄを、スケーリング（２次元メモリとマルチプローブとの大きさの比）を変えて、２次元メモリ／プローブ回転角εおよび干渉パターン回転角φに対して３次元プロットすると図４０が得られる。図４０において、スケーリングが１００：１００のときは干渉パターンの間隔Ｄはε＝０で発散し、φは−π／２からπ／２へステップ関数的にジャンプする。これに対し、スケーリングが１００：１００からεだけずれたとき、すなわち（１００＋ε）：１００のときは、Ｄはε＝０でも発散せず有限の大きさで頭打ちになり、かつφは−π／２からπ／２へなだらかに変化する。また、原点近傍での微分値ｄφ／ｄε（角度増幅率）は１／εで大きくなる。
【００５３】
熱膨張の問題は実はスケーリング変化に等しいが、メモリ全体のサイズを１ｃｍのオーダーとすると、温度制御の精度（許容温度ゆらぎ）としては、ΔＴ≦（メモリユニットのサイズ）／［（メモリ全体のサイズ）・κ］が求められることになる。ここで、κは記録媒体の熱膨張率である。例えば、メモリユニットのサイズ＝１０ｎｍ、メモリ全体のサイズ＝３ｍｍ、κ＝３．５×１０−６／Ｋ（記録媒体としてシリコンを用いた場合を想定）とするとΔＴ≦１０ｎｍ／（３ｍｍ・３．５×１０−６／Ｋ）≒１Ｋが必要である。すなわち、温度の変動を１度以内に抑える必要がある。この熱膨張に対しては、上述の角度増幅率から、制御のフィードバックをかけることができる。
【００５４】
今、図４１に示すように、２次元メモリにおける正方格子状のメモリユニット配列を２重階層化（入れ子構造）して、全体をＮ×Ｎのブロックからなるものとするとともに、各ブロックはＭ×Ｍのメモリユニットからなる構成とし、各ブロックにブロック識別ドットをマーカとして用意しておくと、このマーカを介してＮ×ＮブロックとＮ×Ｎプローブアレイとを一対一対応させることができる。図４２にこの２次元メモリの上にマルチプローブが配置された様子を示す。
【００５５】
このＮ×Ｎのプローブ／メモリブロックの間の位置ずれに起因する記録信号強度の包絡線のなす図形は、上に述べた干渉パターンと同一視することができるものである。
【００５６】
また、干渉パターンの回転角は、プローブ／メモリブロックの間の回転位置ずれを〜１／ε倍の感度で検知することができる。１００×１００オーダーのアレイに対しては、１／ε〜１００はすでに実験済みで、一般にＮ０  ×Ｎ０  オーダーのアレイに対しては、１／ε〜Ｎ０  になる。
【００５７】
したがって、１０００×１０００のブロックからなる２次元メモリは、そのブロックを１０００×１０００のドットから構成しても各ドットを識別できると考えられる。ここで、統計量の誤差はブロック数の平方根の逆数で効いてくることがおおいにプラスに働く。すなわち、すでに述べたように、これは面積的サーボのメリットである。
【００５８】
逆に、干渉縞は２次元メモリとマルチプローブとの位置合わせに使うことができるが、干渉縞の本数が多い程、サーボに用いることができる情報量が多く、したがってそれだけ２次元メモリとマルチプローブとの位置合わせ精度を高くすることができるので、６回対称性を有するメモリユニット配列の方が有利である。図４３は２次元メモリにおける六方格子状のメモリユニット配列を２重階層化した例である。ここで、図４３Ｂは図４３Ａの一部拡大図である。
【００５９】
次に、メモリユニットの属性について考える。このメモリユニットが１ビットの情報（真（Ｔｒｕｅ）または偽（Ｆａｌｓｅ））を担うのであるが、図４４に示すように、情報の記録には２種類の場合が考えられる。すなわち、電荷（電圧）、Ｎ極／Ｓ極（磁性）、上向き／下向き（分極）  などのように極性を有する場合（図４４Ａ）と、孔の有無（温度感応性樹脂など）のように極性を有しない場合（図４４Ｂ）、すなわち非極性の場合との２種類である。図４４から分かるように、極性の記録を行った場合にはゼロ（０）を横切るが、非極性の記録を行った場合にはゼロ（０）を横切らないのが特徴である。図４４Ａにおいて、０の近傍は真でも偽でもない。また、図４４Ｂにおいて、０の近傍は真ではなく偽である。
【００６０】
非極性記録の２次元メモリでは、２次元メモリとマルチプローブとの位置ずれが生じたために信号が出ない（ゼロ）のか、もともとそこに「偽」が書き込まれていたのか、区別がつかない。これに対し、極性記録の２次元メモリでは、信号が出ない（ゼロ）  のは、非正、非負として明確に弁別することができるので、これは２次元メモリとマルチプローブとの位置ずれによるものと認識することができる。
【００６１】
以上に述べた通り、例えば並進位置ずれに対し、実空間における横ずれ＝位相空間における縦ずれであるが、極性記録の２次元メモリでは「真」、「偽」の状態が双方ともに位相干渉パターンに寄与する。すなわち、Ｎ２  個の点を総動員した位置合わせが可能になる。
【００６２】
以上から、並進位置ずれ、回転位置ずれ、熱膨張による位置ずれという、位置ずれの全成分に関し、フィードバックをかけることができることが分かった。まとめると次のようになる。
【００６３】
併進位置ずれの補正法
２次元メモリとプローブとのずれがメモリユニット間隔以上のときには、ゼロ信号領域の配置からフィードバックをかける。
２次元メモリとプローブとのずれがメモリユニット間隔以下のときには、共役方向にずれる干渉パターンの位相から、目指す方向と量とを検知し、フィードバックをかける。
【００６４】
回転位置ずれの補正法
ゼロ信号領域の配置からフィードバックをかける。
特に、高速温度応答性があれば、故意にスケーリングをずらして回転角を検出する。
【００６５】
縮尺ずれ（熱膨張）  の補正法
干渉パターンの非発散性およびその回転角からフィードバックをかける。
【００６６】
上記の高速温度応答性のためには、例えばマルチプローブ２次元メモリシステムを液浸することが考えられる。この液浸によれば、系の撓み低減、温度均一性の向上、高速温度制御容易性が得られる。
【００６７】
以上、この発明の一実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の一実施形態において挙げた数値、形状、配置などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、形状、配置などを用いてもよい。
【００６８】
【発明の効果】
以上説明したように、この発明によるマルチプローブ２次元メモリシステムによれば、マルチプローブと２次元メモリとが並進位置ずれや回転位置ずれやスケーリングによる位置ずれを起こしても、メモリユニットに対してマルチプローブを高精度に追随させることができ、メモリユニットの情報の読み出しや書き込みを支障なく行うことができる。この場合、厳密な温度制御を行ったり、精密なサーボシステムを用いないで済む。また、メモリユニットを種々の材料を用いて構成することができる。また、メモリユニットを所定の特性において極性を有するものとすることにより、メモリユニットの情報の読み出しを支障なく行うことができる。更に、メモリユニットの配列を対称性を共有する少なくとも２重の階層構造を有するものとすることにより、プローブの数を大幅に減少させることができる。また、２次元メモリ、特にそのメモリユニットを生体膜を用いて構成することにより、６回対称性を有するメモリユニット配列を簡単に実現することができる。
【００６９】
また、この発明によるマルチプローブ２次元探査システムによれば、対象物体の表面の被測定点に対してマルチプローブを高精度に追随させることができ、対象物体の表面の化学情報や形状情報などの収集を支障なく行うことができる。
そして、以上により、高性能の超高密度並列メモリや各種の超並列検出システムなどを簡便な手法で実現することができる。
【図面の簡単な説明】
【図１】メモリユニットの配列が４回対称性を有する２次元メモリの上に等方的なプローブからなるマルチプローブが配置されている状態を示す略線図である。
【図２】メモリユニットの配列が６回対称性を有する２次元メモリの上に等方的なプローブからなるマルチプローブが配置されている状態を示す略線図である。
【図３】マルチプローブと２次元メモリとの間の位置合わせの方法を説明するための略線図である。
【図４】マルチプローブと２次元メモリとの間に並進の位置ずれが発生した場合および回転の位置ずれが発生した場合を示す略線図である。
【図５】６回対称性を有するマルチプローブ２次元メモリシステムにおいてマルチプローブと２次元メモリとが並進位置ずれを起こしている場合に現れる干渉パターンを示す略線図である。
【図６】６回対称性を有するマルチプローブ２次元メモリシステムにおいてマルチプローブと２次元メモリとが微小な回転位置ずれを起こしている場合に現れる干渉パターンを示す略線図である。
【図７】６回対称性を有するマルチプローブ２次元メモリシステムにおいてマルチプローブと２次元メモリとが小さい回転位置ずれを起こしている場合に現れる干渉パターンを示す略線図である。
【図８】６回対称性を有するマルチプローブ２次元メモリシステムにおいてマルチプローブと２次元メモリとが中程度の回転位置ずれを起こしている場合に現れる干渉パターンを示す略線図である。
【図９】６回対称性を有するマルチプローブ２次元メモリシステムにおいてマルチプローブと２次元メモリとが大きな回転位置ずれを起こしている場合に現れる干渉パターンを示す略線図である。
【図１０】６回対称性を有するマルチプローブ２次元メモリシステムにおいてマルチプローブと２次元メモリとが回転位置ずれのみを起こしている場合に現れる干渉パターンを示す略線図である。
【図１１】６回対称性を有するマルチプローブ２次元メモリシステムにおいてマルチプローブと２次元メモリとが並進位置ずれのみを起こしている場合に現れる干渉パターンを示す略線図である。
【図１２】６回対称性を有するマルチプローブ２次元メモリシステムにおいてマルチプローブと２次元メモリとが回転位置ずれおよび縦並進位置ずれを起こしている場合に現れる干渉パターンを示す略線図である。
【図１３】６回対称性を有するマルチプローブ２次元メモリシステムにおいてマルチプローブと２次元メモリとが回転位置ずれおよび横並進位置ずれを起こしている場合に現れる干渉パターンを示す略線図である。
【図１４】４回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：１００であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図１５】４回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：１００であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図１６】４回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９９であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図１７】４回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９９であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図１８】４回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９８であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図１９】４回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９８であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図２０】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：１００であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図２１】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：１００であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図２２】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：１００であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図２３】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９５であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図２４】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９５であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図２５】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９５であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図２６】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９８であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図２７】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９８であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図２８】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９９であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図２９】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９９であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図３０】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９９であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図３１】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９９であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図３２】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９９．５であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図３３】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９９．５であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図３４】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：９９．５であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図３５】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：１００であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図３６】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：１００であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図３７】６回対称性を有するマルチプローブ２次元メモリシステムにおいて２次元メモリとマルチプローブとの大きさの比が１００：１００であるときの回転位置ずれに対する干渉パターンの変化を説明するための略線図である。
【図３８】４回対称性を有するマルチプローブ２次元メモリシステムにおける２次元メモリとマルチプローブとの相対回転角の変化による干渉パターンの振る舞いを示す略線図である。
【図３９】４回対称性を有するマルチプローブ２次元メモリシステムにおける２次元メモリとマルチプローブとのスケーリングの変化による角度増幅率の変化を示す略線図である。
【図４０】４回対称性を有するマルチプローブ２次元メモリシステムにおける２次元メモリとマルチプローブとの相対回転角および干渉パターン回転角に対する干渉パターンの間隔の３次元プロットを示す略線図である。
【図４１】メモリユニットの配列が階層構造を有する２次元メモリの一例を示す略線図である。
【図４２】図４１に示す２次元メモリの上にマルチプローブが配置されている様子を示す略線図である。
【図４３】メモリユニットの配列が階層構造を有する２次元メモリの他の例を示す略線図である。
【図４４】極性記録および非極性記録を説明するための略線図である。
【図１】
2004213752.tif 000004
【図２】
2004213752.tif 000005
【図３】
2004213752.tif 000006
【図４】
2004213752.tif 000007
【図５】
2004213752.tif 000008
【図６】
2004213752.tif 000009
【図７】
2004213752.tif 000010
【図８】
2004213752.tif 000011
【図９】
2004213752.tif 000012
【図１０】
2004213752.tif 000013
【図１１】
2004213752.tif 000014
【図１２】
2004213752.tif 000015
【図１３】
2004213752.tif 000016
【図１４】
2004213752.tif 000017
【図１５】
2004213752.tif 000018
【図１６】
2004213752.tif 000019
【図１７】
2004213752.tif 000020
【図１８】
2004213752.tif 000021
【図１９】
2004213752.tif 000022
【図２０】
2004213752.tif 000023
【図２１】
2004213752.tif 000024
【図２２】
2004213752.tif 000025
【図２３】
2004213752.tif 000026
【図２４】
2004213752.tif 000027
【図２５】
2004213752.tif 000028
【図２６】
2004213752.tif 000029
【図２７】
2004213752.tif 000030
【図２８】
2004213752.tif 000031
【図２９】
2004213752.tif 000032
【図３０】
2004213752.tif 000033
【図３１】
2004213752.tif 000034
【図３２】
2004213752.tif 000035
【図３３】
2004213752.tif 000036
【図３４】
2004213752.tif 000037
【図３５】
2004213752.tif 000038
【図３６】
2004213752.tif 000039
【図３７】
2004213752.tif 000040
【図３８】
2004213752.tif 000041
【図３９】
2004213752.tif 000042
【図４０】
2004213752.tif 000043
【図４１】
2004213752.tif 000044
【図４２】
2004213752.tif 000045
【図４３】
2004213752.tif 000046
【図４４】
2004213752.tif 000047