(57)【要約】【課題】共有メモリを介してデータ転送を行う通信システムに関し、中央処理装置に負担を懸けることなく、共有メモリに対する系間データの書き込み又は読み出し、他系装置からの情報通知等を迅速に検出し、系間又は機能ブロック間の通信の高速化を図る。【解決手段】Ａ系装置１０のローカルメモリ１２のデータを、Ｂ系装置２０のローカルメモリ２２へ送信する際に、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１３は、ローカルメモリ１２のデータを、共有メモリ３０へ直接アクセスして転送する。ＤＭＡＣ１３はデータ転送完了通知を、割込み分岐回路１４を介して、自系の中央処理装置（ＣＰＵ）１１とともに他系のＢ系装置２０のＣＰＵ２１に割り込み通知する。共有メモリ３０のデータ転送完了を他系のＣＰＵに割込みによって通知することにより、ＣＰＵ２１の処理能力を圧迫せずに迅速に通知し、系間通信を高速化することができる。【選択図】　　　図１
2004070642.tif 000002
【特許請求の範囲】
【請求項１】
二重化装置の系間のデータ転送を、各系の装置で共通に使用される共有メモリを介して行う通信システムにおいて、
各系の装置のローカルメモリと共有メモリとの間のデータ転送を制御する各系毎のダイレクトメモリアクセスコントローラと、
該ダイレクトメモリアクセスコントローラによるローカルメモリから共有メモリへのデータ転送の完了を、自系及び他系の中央処理装置に割り込み通知する割込み分岐回路とを備え、
ローカルメモリのデータの共有メモリへの書き込み完了を、送信先である他系の中央処理装置に割込み通知する手段を備えたことを特徴とする共有メモリを介してデータ転送を行う通信システム。
【請求項２】
前記ダイレクトメモリアクセスコントローラによる共有メモリからローカルメモリへのデータ転送の完了を、自系及び他系の中央処理装置に割り込み通知する割込み分岐回路を備え、
共有メモリのデータのローカルメモリへの読み出し完了を、送信元である他系の中央処理装置に割込み通知する手段を備えたことを特徴とする請求項１に記載の共有メモリを介してデータ転送を行う通信システム。
【請求項３】
前記ダイレクトメモリアクセスコントローラによる共有メモリからローカルメモリへのデータ転送の完了を、中央処理装置からの指令により任意のタイミングで、直接、他系の中央処理装置へ割込み通知する割込み通知回路を備え、
共有メモリのデータのローカルメモリへの読み出し完了を、送信元である他系の中央処理装置に、任意のタイミングで割込み通知する手段を備えたことを特徴とする請求項１に記載の共有メモリを介してデータ転送を行う通信システム。
【請求項４】
各系の装置内に、他系の中央処理装置によって設定情報が読み取られる情報レジスタを備え、
送信側の系の情報レジスタに、共有メモリ上の転送データ書き込みアドレスを設定する手段と、受信側の系で、送信側の系の情報レジスタに設定された共有メモリ上のアドレスを読み取って該アドレスから転送データを読み出す手段とを備え、
共有メモリ上の複数の記憶エリアを使用して系間通信を行う手段を備えたことを特徴とする請求項１、２又は３の何れかに記載の共有メモリを介してデータ転送を行う通信システム。
【請求項５】
前記情報レジスタに、受信側の系におけるデータ処理結果又は装置状態を示す情報を、共有メモリ上のデータの読み出し後に設定する手段を備え、
受信側の系におけるデータ処理結果又は装置状態を、送信側の系の中央処理装置に通知する手段を備えたことを特徴とする請求項４に記載の共有メモリを介してデータ転送を行う通信システム。
【請求項６】
複数の機能ブロックから成る装置における機能ブロック間のデータ転送を、各機能ブロック間で共通に使用される共有メモリを介して行う通信システムにおいて、
各機能ブロックのローカルメモリと共有メモリとの間のデータ転送を制御する各機能ブロック毎のダイレクトメモリアクセスコントローラと、
該ダイレクトメモリアクセスコントローラによるローカルメモリから共有メモリへのデータ転送の完了を、自及び他の機能ブロックの中央処理装置に割り込み通知する割込み分岐回路とを備え、
ローカルメモリのデータの共有メモリへの書き込み完了を、送信先である他の機能ブロックの中央処理装置に割込み通知する手段を備えたことを特徴とする共有メモリを介してデータ転送を行う通信システム。
【請求項７】
前記ダイレクトメモリアクセスコントローラによる共有メモリからローカルメモリへのデータ転送の完了を、自及び他の機能ブロックの中央処理装置に割り込み通知する割込み分岐回路を備え、
共有メモリのデータのローカルメモリへの読み出し完了を、送信元である他の機能ブロックの中央処理装置に割込み通知する手段を備えたことを特徴とする請求項６に記載の共有メモリを介してデータ転送を行う通信システム。
【請求項８】
前記ダイレクトメモリアクセスコントローラによる共有メモリからローカルメモリへのデータ転送の完了を、中央処理装置からの指令により任意のタイミングで、直接、他の機能ブロックの中央処理装置へ割込み通知する割込み通知回路を備え、
共有メモリのデータのローカルメモリへの読み出し完了を、送信元である他の機能ブロックに、任意のタイミングで割込み通知する手段を備えたことを特徴とする請求項６に記載の共有メモリを介してデータ転送を行う通信システム。
【請求項９】
各機能ブロック内に、他の機能ブロックの中央処理装置によって設定情報が読み取られる情報レジスタを備え、
送信側の機能ブロックの情報レジスタに、共有メモリ上の転送データ書き込みアドレスを設定する手段と、受信側の機能ブロックで、送信側の機能ブロックの情報レジスタに設定された共有メモリ上のアドレスを読み取って該アドレスから転送データを読み出す手段とを備え、
共有メモリ上の複数の記憶エリアを使用して機能ブロック間通信を行う手段を備えたことを特徴とする請求項６、７又は８の何れかに記載の共有メモリを介してデータ転送を行う通信システム。
【請求項１０】
前記情報レジスタに、受信側の機能ブロックにおけるデータ処理結果又は装置状態を示す情報を、共有メモリ上のデータの読み出し後に設定する手段を備え、
受信側の機能ブロックにおけるデータ処理結果又は装置状態を、送信側の機能ブロックの中央処理装置に通知する手段を備えたことを特徴とする請求項９に記載の共有メモリを介してデータ転送を行う通信システム。
【請求項１１】
前記割込み分岐回路により通知する割り込み通知先を任意に指定する割込み先指定レジスタを備え、該割込み分岐回路は、複数の機能ブロックの中から、該割込み先指定レジスタにより指定された機能ブロックに対して割込み通知を行い、複数の機能ブロックのうちの任意の機能ブロック間で通信を行う手段を備えたことを特徴とする請求項６乃至１０の何れかに記載の共有メモリを介してデータ転送を行う通信システム。
【請求項１２】
前記割込み先指定レジスタは、前記割込み分岐回路により通知する割り込み通知先を複数分設定する手段を有し、該割込み分岐回路は、割込み先指定レジスタに設定された複数の割込み通知先に対して割込み通知を行う手段を備え、送信側の機能ブロックから共有メモリに書き込んだ１つの転送データを複数の機能ブロックに同報送信する手段を備えたことを特徴とする請求項１１に記載の共有メモリを介してデータ転送を行う通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、共有メモリを介してデータ転送を行う通信システムに関し、特に、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）を使用し、二重化装置の系間通信又は複数の機能ブロックから成る装置の機能ブロック間通信を、共有メモリを介して行う通信システムに関する。
【０００２】
二重化構成は、高い信頼性が要求されるシステム装置に対して一般的に適用される構成で、システムを構成する二つの系の装置は、互いに入力情報を補完し、片系装置での処理結果を両系装置で扱えるように、系間通信によって相互に情報のやりとりを行う。
【０００３】
装置を複数の機能ブロックに分割して構成した装置も、故障時の部分縮退運転や二重化構成と組み合わせての部分代行運転により、やはり高い信頼性を要求されるシステムに対して一般的に採用されている構成で、各機能ブロックの処理結果等の情報を機能ブロック間通信によって相互にやりとりする構成が必要となる。
【０００４】
ところが、近年の情報処理装置への高速化の要望及び扱うデータ情報の複雑化・大量化に対応するために、装置の系間通信又は機能ブロック間通信において、非常に高速でなおかつ信頼性の高い情報転送を行うことが要求されるようになり、従来のＨＤＬＣ等の伝送手順による伝送回線を使用した通信ではなく、装置の系間又は機能ブロック間に共有メモリを配し、該共有メモリを経由して高速に大量の情報のやりとりを行う構成が多く採用されている。本発明は、このような系間又は機能ブロック間で通信を行う装置における共有メモリ及びダイレクトメモリアクセスコントローラ（ＤＭＡＣ）を使用する通信システムに関する。
【０００５】
【従来の技術】
従来の共有メモリを使用する系間通信は、１つの系の中央処理装置（ＣＰＵ）がその系のローカルメモリ内のデータを共有メモリに書き込み、相手系は共有メモリを一定の間隔でスキャニングして共有メモリの更新を監視し、共有メモリに新たに書き込まれたデータを相手系の中央処理装置（ＣＰＵ）がその系のローカルメモリに読み出すことによって系間データの転送を行っていた。
【０００６】
また、系間通信において、相手系の中央処理装置（ＣＰＵ）による共有メモリのデータの読み出し前に、共有メモリの上書きを行わないようにするために、共有メモリ上の系間データを相手系が読み出したことを確認する処理を行う必要がある。更に、片系のみがデータを処理する場合に、該データを自系で破棄する前に、該データの保証のために該データを他系側が共有メモリから読み出したことの確認が必要な場合がある。
【０００７】
従来は、この共有メモリ上のデータの読み出しの確認処理を省略し、該確認処理の代わりに、他系側による読み出しに対して、十分な時間が経過するまで待ち合わせることなどにより対処していた。或いは、他系が共有メモリ上のデータの読み出し時に読み出し完了フラグを共有メモリに書き込み、該フラグの書き込みを送信側の系でスキャニングしながら待ち続けて確認していた。
【０００８】
また、系間通信において、データ送受の同期化などのために、他系による系間データの読み出し自体だけでなく、その直後の、例えば当該データの回線送出のタイミング等を厳密に確認しなければならない場合がある。このような場合、従来は、他系が共有メモリに書き込むデータ送出完了フラグの書き込みタイミングを、スキャニングしながら待ち続けて確認していた。
【０００９】
また、系間通信のデータが多量に有る場合、通信データ量のピーク時には瞬間的に、他系側がデータの全てを共有メモリから読み出し終える前に、次の系間データを送信しなければならない場合がある。このような場合に対処するためは、共有メモリに複数の記憶エリアを設けておき、書き込み側は空き状態のどの記憶エリアにデータを書き込んだのかを、読み出し側に通知する必要がある。従来はこれを、ピーク時のオーバーフローとして廃棄又は送信待ち合わせを行うか、或いは、共有メモリの複数の記憶エリアを必ず所定の順番で使用することによって対処していた。
【００１０】
また、系間通信において、受信側の系が送信側の系に対して、受信バッファの一時的な枯渇によるビジー状態を通知したり、受信した系間データの異常や再送要求を通知したりすることが必要な場合がある。このような場合、従来は、受信側の系が共有メモリに書き込む通知情報を、送信側の系でスキャニングして確認することにより対処していた。
【００１１】
また、複数の機能ブロックにより構成される装置での各機能ブロック間の通信においても、前述の系間通信と同様のデータ転送確認等の要求が有り、それらの要求に対し、従来は、前述の系間通信と同様に、共有メモリへのフラグ書き込みをスキャニングして確認することにより対処していた。
【００１２】
また、機能ブロック間の通信においては、１つの機能ブロックのデータ送信先が、複数の機能ブロックになる場合がある。この場合、従来は、共有メモリ上にそれぞれの送信先毎の記憶エリアを設けておき、該送信先毎の記憶エリアを用いて、１対１の通信処理を送信先の機能ブロック数の分、行うことにより対処していた。
【００１３】
また、機能ブロック間の通信においては、１つの機能ブロックから複数の機能ブロックに対して、同一データの配信が必要な場合がある。従来は、これを１対１の通信で対処していたので、同一データを配信先機能ブロックの数の分、処理しなければならなかった。
【００１４】
【発明が解決しようとする課題】
従来の系間通信のように、共有メモリへの系間データの書き込み及び読み出しを、各系の中央処理装置（ＣＰＵ）がスキャニングにより常時監視する構成では、各系における中央処理装置（ＣＰＵ）の装置本来の処理を行う時間を圧迫することとなり、処理性能の劣化をもたらす要因となっていた。
【００１５】
また、共有メモリに対する系間データの書き込み又は読み出しの完了を、迅速に認識するためには、該共有メモリの書き込み又は読み出しのスキャニングを高速に行わなければならず、該スキャニングを高速に行おうとすると、中央処理装置（ＣＰＵ）の処理能力を圧迫するという問題があった。
【００１６】
本発明は、中央処理装置（ＣＰＵ）の処理能力を圧迫せず、共有メモリに対する系間データの書き込み又は読み出しを迅速に検出することができる、共有メモリを介してデータ転送を行う通信システムを提供することを目的とする。
【００１７】
また、本発明は、他系装置からの情報通知を、中央処理装置（ＣＰＵ）の処理能力を圧迫せずに迅速に確認することができ、また、系間データ量のピーク時にもデータ抜けがなく系間通信を行うことができ、しかも共有メモリへの書き込み順、読み出し順に制限を加えることなく、ダイナミックに系間データのやりとりを行うことができ、また、受信側の系の処理結果や処理状況などを送信側の系に迅速に通知することができる、共有メモリを介してデータ転送を行う通信システムを提供することを目的とする。
【００１８】
また、本発明は、複数の機能ブロックから成る装置の機能ブロック間通信でも、上記系間通信と同様に高速に確実に、しかも中央処理装置（ＣＰＵ）の処理能力を圧迫することなく、機能ブロック間データをやりとりすることができ、また、複数の機能ブロックにデータを送信する場合又は同報送信を行う場合に、中央処理装置（ＣＰＵ）の処理能力を圧迫せず、高速に送信することを可能にする、共有メモリを介してデータ転送を行う通信システムを提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の共有メモリを介してデータ転送を行う通信システムは、（１）二重化装置の系間のデータ転送を、各系の装置で共通に使用される共有メモリを介して行う通信システムにおいて、各系の装置のローカルメモリと共有メモリとの間のデータ転送を制御する各系毎のダイレクトメモリアクセスコントローラと、該ダイレクトメモリアクセスコントローラによるローカルメモリから共有メモリへのデータ転送の完了を、自系及び他系の中央処理装置に割り込み通知する割込み分岐回路とを備え、ローカルメモリのデータの共有メモリへの書き込み完了を、送信先である他系の中央処理装置に割込み通知する手段を備えたものである。
【００２０】
また、（２）前記ダイレクトメモリアクセスコントローラによる共有メモリからローカルメモリへのデータ転送の完了を、自系及び他系の中央処理装置に割り込み通知する割込み分岐回路を備え、共有メモリのデータのローカルメモリへの読み出し完了を、送信元である他系の中央処理装置に割込み通知する手段を備えたものである。
【００２１】
また、（３）前記ダイレクトメモリアクセスコントローラによる共有メモリからローカルメモリへのデータ転送の完了を、中央処理装置からの指令により任意のタイミングで、直接、他系の中央処理装置へ割込み通知する割込み通知回路を備え、共有メモリのデータのローカルメモリへの読み出し完了を、送信元である他系の中央処理装置に、任意のタイミングで割込み通知する手段を備えたものである。
【００２２】
また、（４）各系の装置内に、他系の中央処理装置によって設定情報が読み取られる情報レジスタを備え、送信側の系の情報レジスタに、共有メモリ上の転送データ書き込みアドレスを設定する手段と、受信側の系で、送信側の系の情報レジスタに設定された共有メモリ上のアドレスを読み取って該アドレスから転送データを読み出す手段とを備え、共有メモリ上の複数の記憶エリアを使用して系間通信を行う手段を備えたものである。
【００２３】
また、（５）前記情報レジスタに、受信側の系におけるデータ処理結果又は装置状態を示す情報を、共有メモリ上のデータの読み出し後に設定する手段を備え、受信側の系におけるデータ処理結果又は装置状態を、送信側の系の中央処理装置に通知する手段を備えたものである。
【００２４】
また、（６）複数の機能ブロックから成る装置における機能ブロック間のデータ転送を、各機能ブロック間で共通に使用される共有メモリを介して行う通信システムにおいて、各機能ブロックのローカルメモリと共有メモリとの間のデータ転送を制御する各機能ブロック毎のダイレクトメモリアクセスコントローラと、該ダイレクトメモリアクセスコントローラによるローカルメモリから共有メモリへのデータ転送の完了を、自及び他の機能ブロックの中央処理装置に割り込み通知する割込み分岐回路とを備え、ローカルメモリのデータの共有メモリへの書き込み完了を、送信先である他の機能ブロックの中央処理装置に割込み通知する手段を備えたものである。
【００２５】
また、（７）前記ダイレクトメモリアクセスコントローラによる共有メモリからローカルメモリへのデータ転送の完了を、自及び他の機能ブロックの中央処理装置に割り込み通知する割込み分岐回路を備え、共有メモリのデータのローカルメモリへの読み出し完了を、送信元である他の機能ブロックの中央処理装置に割込み通知する手段を備えたものである。
【００２６】
また、（８）前記ダイレクトメモリアクセスコントローラによる共有メモリからローカルメモリへのデータ転送の完了を、中央処理装置からの指令により任意のタイミングで、直接、他の機能ブロックの中央処理装置へ割込み通知する割込み通知回路を備え、共有メモリのデータのローカルメモリへの読み出し完了を、送信元である他の機能ブロックに、任意のタイミングで割込み通知する手段を備えたものである。
【００２７】
また、（９）各機能ブロック内に、他の機能ブロックの中央処理装置によって設定情報が読み取られる情報レジスタを備え、送信側の機能ブロックの情報レジスタに、共有メモリ上の転送データ書き込みアドレスを設定する手段と、受信側の機能ブロックで、送信側の機能ブロックの情報レジスタに設定された共有メモリ上のアドレスを読み取って該アドレスから転送データを読み出す手段とを備え、共有メモリ上の複数の記憶エリアを使用して機能ブロック間通信を行う手段を備えたものである。
【００２８】
また、（１０）前記情報レジスタに、受信側の機能ブロックにおけるデータ処理結果又は装置状態を示す情報を、共有メモリ上のデータの読み出し後に設定する手段を備え、受信側の機能ブロックにおけるデータ処理結果又は装置状態を、送信側の機能ブロックの中央処理装置に通知する手段を備えたものである。
【００２９】
また、（１１）前記割込み分岐回路により通知する割り込み通知先を任意に指定する割込み先指定レジスタを備え、該割込み分岐回路は、複数の機能ブロックの中から、該割込み先指定レジスタにより指定された機能ブロックに対して割込み通知を行い、複数の機能ブロックのうちの任意の機能ブロック間で通信を行う手段を備えたものである。
【００３０】
また、（１２）前記割込み先指定レジスタは、前記割込み分岐回路により通知する割り込み通知先を複数分設定する手段を有し、該割込み分岐回路は、割込み先指定レジスタに設定された複数の割込み通知先に対して割込み通知を行う手段を備え、送信側の機能ブロックから共有メモリに書き込んだ１つの転送データを複数の機能ブロックに同報送信する手段を備えたものである。
【００３１】
【発明の実施の形態】
図１に本発明の第１の実施形態を示す。同図は、Ａ系装置１０とＢ系装置２０とから成る二重化装置における系間通信の実施形態を示している。Ａ系装置１０とＢ系装置２０との間には、両系からアクセスされる共有メモリ３０を備える。
【００３２】
今、Ａ系装置１０のローカルメモリ１２のデータを、Ｂ系装置２０のローカルメモリ２２へ送信するために、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１３は、Ａ系装置１０のローカルメモリ１２のデータを、共有メモリ３０へ直接アクセスして書き込む制御を行う。
【００３３】
ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１３は、ダイレクトメモリアクセス（ＤＭＡ）によるデータ転送完了通知を、割込み分岐回路１４を介して、自系の中央処理装置（ＣＰＵ）１１に割り込み通知する。割込み分岐回路１４は、他系のＢ系装置２０の中央処理装置（ＣＰＵ）２１にも同様に、該ダイレクトメモリアクセス（ＤＭＡ）によるデータ転送完了を割り込み通知する。
【００３４】
このように、共有メモリ３０へのデータ書き込み完了を、送信先である他系の中央処理装置（ＣＰＵ）２１に割込みによって通知することにより、中央処理装置（ＣＰＵ）２１の処理能力を圧迫せずに、共有メモリ３０へのデータ書き込み完了が通知され、送信先である他系装置２０では迅速に共有メモリ３０からのデータの読み出しを行うことができ、系間通信に係る中央処理装置（ＣＰＵ）２１の負荷の低減と系間通信の高速化とを同時に実現することができる。
【００３５】
図２は本発明の第２の実施形態を示す。この第２の実施形態は、第１の実施形態の構成に加え、共有メモリ３０のデータを、送信先のＢ系装置２０のローカルメモリ２２へ転送する制御を行うダイレクトメモリアクセスコントローラ（ＤＭＡＣ）２３を備え、このダイレクトメモリアクセスコントローラ（ＤＭＡＣ）２３によるデータ読み出し完了を、割込み分岐回路２４を介して自系の中央処理装置（ＣＰＵ）２１に割り込み通知する。
【００３６】
また、割込み分岐回路２４は、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）２３からのデータ読み出し完了通知を分岐して、他系であるＡ系装置１０の中央処理装置（ＣＰＵ）１１にも送出する。従って、共有メモリ３０内のデータの読み出し完了を、即時に、送信元であるＡ系装置１０の中央処理装置（ＣＰＵ）１１に割り込み通知することができる。
【００３７】
そのため、送信側のＡ系装置１０は、受信側の系間データの読み出しを即時に検出することができ、共有メモリ３０上にデータの上書きが可能となるタイミングを、中央処理装置（ＣＰＵ）１１に負担を懸けずに迅速に認識することができ、系間通信に係る中央処理装置（ＣＰＵ）負荷の低減と、系間通信の高速化とを同時に実現することができる。
【００３８】
図３は本発明の第３の実施形態を示す。この第３の実施形態は、第２の実施形態と同様に第１の実施形態の構成に加え、共有メモリ３０のデータを、送信先のＢ系装置２０のローカルメモリ２２へ転送する制御を行うダイレクトメモリアクセスコントローラ（ＤＭＡＣ）２３を備え、このダイレクトメモリアクセスコントローラ（ＤＭＡＣ）２３は、該データ読み出し完了を自系の中央処理装置（ＣＰＵ）２１に割り込み通知する。
【００３９】
送信先のＢ系装置２０には、直接、他系（Ａ系）の中央処理装置（ＣＰＵ）１１に割込み通知信号を発生する割込み通知回路２５を備える。そして、Ｂ系装置２０の中央処理装置（ＣＰＵ）２１は、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）２３からデータ読み出し完了の割り込み通知を受けると、該割込み通知回路２５を介して、送信元のＡ系の中央処理装置（ＣＰＵ）１１に、共有メモリ３０からのデータ読み出し完了を任意のタイミングで割込み通知する。
【００４０】
受信側のＢ系装置２０の中央処理装置（ＣＰＵ）２１は、次のデータの受け取り準備が完了したタイミングで、該共有メモリ３０からのデータ読み出し完了の割り込み通知を、送信側のＡ系装置１０の中央処理装置（ＣＰＵ）１１に通知することができるので、厳密な両系でのデータ送受の同期化を中央処理装置（ＣＰＵ）に負荷を懸けないで実現することができる。
【００４１】
図４は本発明の第４の実施形態を示す。第４の実施形態は、前述の第１、第２又は第３の実施形態の構成に加え、系間データの通信における設定情報や付加情報を格納する情報レジスタ１６を備え、該情報レジスタ１６に格納された設定情報又は付加情報を、系間のデータ通信に際して相手系装置に伝達するようにしたものである。
【００４２】
図示の実施形態では、共有メモリ３０に複数の記憶エリア３１，３２を設け、送信元のＡ系装置１０のローカルメモリ１２から、共有メモリ３０の記憶エリア３２にデータを書き込む場合、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１３は、該共有メモリ３０の記憶エリア３２を指定する情報を情報レジスタ１６に設定する。
【００４３】
該情報レジスタ１６に設定された情報は、受信側の他系装置２０の中央処理装置（ＣＰＵ）２１によって読み取られ、受信側の他系装置２０では、情報レジスタ１６に設定された共有メモリ３０内の記憶エリア３２のアドレスに基づいて、共有メモリ３０の記憶エリア３２からデータを読み出す。
【００４４】
他系によって読み取られる情報レジスタ１６に、共有メモリ３０の記憶エリア情報を設定して系間データ通信を行うことにより、共有メモリ３０上の複数の記憶エリアを使用して系間データ通信を行うことができ、共有メモリ３０の複数のエリアをダイナミックに使用して大量の系間データの通信を柔軟に行うことができる。
【００４５】
図５は本発明の第５の実施形態を示す。第５の実施形態は、第３又は第４の実施形態の構成に加え、受信側のＢ系装置２０で設定した情報を他系の送信側Ａ系装置１０の中央処理装置（ＣＰＵ）１１によって読み取られる情報レジスタ２６を備えている。
【００４６】
受信側のＢ系装置２０の情報レジスタ２６には、受信側のＢ系装置２０における系間通信データの処理結果により検出したデータ化け等のデータ異常や、ローカルメモリ２２における一時的な受信バッファの枯渇によるビジー発生などの系間通信の状態に関する付加情報を、共有メモリ３０内のデータ読み出し後に設定し、受信側のＢ系装置２０における処理結果や装置状態を、送信元であるＡ系装置１０に通知する。
【００４７】
送信元のＡ系装置１０は、系間通信の受信側の処理結果や系間通信状態を、情報レジスタ２６の設定情報から、受信側の系のデータ読み出し完了通知と共に認識することができ、系間通信でのビジー制御やデータ化けの認識など、受信側との高度な連携を保った系間通信を、中央処理装置の負担を懸けずに行うことができる。
【００４８】
図６に本発明の第６の実施形態を示す。第６の実施形態は、Ａ系装置及びＢ系装置から成る二重化構成の装置に適用した第１、第２、第３、第４又は第５の実施形態の構成を、Ａ機能ブロック５０及びＢ機能ブロック６０の複数の機能ブロックから成る装置の各機能ブロック間のデータ通信に適用したものである。
【００４９】
図６に示すように、Ａ機能ブロック５０には、中央処理装置（ＣＰＵ）５１、ローカルメモリ５２、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）５３、割り込み分岐回路５４を備え、また、Ｂ機能ブロック６０には、中央処理装置（ＣＰＵ）６１、ローカルメモリ６２、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）６３、割り込み分岐回路６４を備え、Ａ機能ブロック５０とＢ機能ブロック６０との間のデータ送受を、共有メモリ９０を介して行う。
【００５０】
そして、図１に示した第１の実施形態と同様に、Ａ機能ブロック５０のローカルメモリ５２のデータを、Ｂ機能ブロック６０のローカルメモリ６２へ送信するために、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）５３は、Ａ機能ブロック５０のローカルメモリ５２のデータを、共有メモリ９０へ直接アクセスして書き込む制御を行う。
【００５１】
ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）５３は、ダイレクトメモリアクセス（ＤＭＡ）によるデータ転送完了通知を、割込み分岐回路５４を介して、自機能ブロックの中央処理装置（ＣＰＵ）５１に割り込み通知するとともに、送信先のＢ機能ブロック６０の中央処理装置（ＣＰＵ）６１にも、該ダイレクトメモリアクセス（ＤＭＡ）によるデータ転送完了を割り込み通知する。
【００５２】
このように、共有メモリ９０へのデータ書き込み完了を、送信先機能ブロックの中央処理装置（ＣＰＵ）６１に割込みによって通知することにより、中央処理装置（ＣＰＵ）６１の処理能力を圧迫せずに、共有メモリ９０へのデータ書き込み完了が通知され、送信先機能ブロック６０では迅速に共有メモリ９０からのデータ読み出しを行うことができ、機能ブロック間通信に係る中央処理装置（ＣＰＵ）６１の負荷の低減と高速化とを同時に実現することができる。
【００５３】
図７は本発明の第７の実施形態を示す。第７の実施形態は、第６の実施形態の構成に加え、複数の機能ブロックの中から１つの割込み通知先（図示の例では、Ｃ機能ブロック７０）を指定するための割込み先指定レジスタ５７を備え、割込み分岐回路５４は、複数の機能ブロックへの割込み先の中から、割込み先指定レジスタ５７によって指定された機能ブロックに割り込み通知を行う。
【００５４】
１つの機能ブロックが複数の機能ブロックと通信を行わなければならない装置であっても、１つの機能ブロックの割込み先指定レジスタ５７に送信先機能ブロックを設定し、該割込み先の機能ブロックに、共有メモリ９０へのデータ書き込み完了を割り込み通知し、該割込み通知を受けた機能ブロックが共有メモリ９０からデータを読み出すことにより、１対１の機能ブロック間通信の手順と同様の手順の延長として１対ｎの機能ブロック間通信を処理することができ、中央処理装置（ＣＰＵ）負荷の低減と、通信の高速化を同時に実現することができる。
【００５５】
図８は本発明の第８の実施形態を示す。第８の実施形態は、第６の実施形態の構成に加え、同時に割り込み通知する割り込み通知先を複数選択して設定するための割込み先指定レジスタ５７を備えたもので、複数の機能ブロックの中から、割込み先指定レジスタ５７によって指定された複数の送信先機能ブロック（図示の例では、Ｂ機能ブロック６０とＤ機能ブロック８０）に割込み通知を行うことで、共有メモリ９０に書き込んだ同一のデータを、複数の機能ブロックに同報送信することができる。
【００５６】
割込み先指定レジスタ５７に複数の機能ブロックの割り込み通知先を設定し、共有メモリ９０へのデータの書き込み完了を、複数の機能ブロックに割り込み通知することにより、１つの機能ブロックから同一のデータを複数の機能ブロックに同報送信する場合に、送信元の機能ブロックは、共有メモリ９０への書き込み処理を１回のみとすることができ、中央処理装置（ＣＰＵ）負荷を抑え、かつ高速な機能ブロック間通信を実現することができる。
【００５７】
【実施例】
図９は前述の本発明による第２の実施形態の実施例を示す。同図に示すように、Ａ系装置１０とＢ系装置２０とから成る二重化装置において、Ａ系装置１０はＨＤＬＣ回線（ＨＤＬＣ−Ａ）、Ｂ系装置２０はＨＤＬＣ回線（ＨＤＬＣ−Ｂ）を収容し、また、両系の装置１０，２０は、ＬＡＮ回線（ＬＡＮ）を介して上位装置４０と接続され、各ＨＤＬＣ回線（ＨＤＬＣ−Ａ，ＨＤＬＣ−Ｂ）から受信したデータを重複処理し、両系の何れか一方の片系の装置からＬＡＮ回線（ＬＡＮ）を介して上位装置４０にデータを送信する。
【００５８】
図に示すように、Ｂ系装置２０に収容されたＨＤＬＣ回線（ＨＤＬＣ−Ｂ）に断線等の故障が生じ、また，Ａ系装置１０とＬＡＮ回線（ＬＡＮ）との接続点にも断線等の伝送障害が生じている場合に、Ａ系装置１０に収容されたＨＤＬＣ回線（ＨＤＬＣ−Ａ）から受信したデータを、Ａ系装置１０から共有メモリ３０を経由してＢ系装置２０に転送し、Ｂ系装置２０からＬＡＮ回線（ＬＡＮ）を介して上位装置４０に送信する。
【００５９】
ここで、Ａ系装置１０は、ダイレクトメモリアクセス（ＤＭＡ）１３を使用して共有メモリ３０への送信データの書き込みを完了すると、ダイレクトメモリアクセス（ＤＭＡ）完了割込みを、割込み分岐回路１４を通してＢ系装置２０に通知し、該割込み通知を受けたＢ系装置２０は、直ちにダイレクトメモリアクセスコントローラ（ＤＭＡＣ）２３を使用して、共有メモリ３０からデータをローカルメモリ２２に読み出す。
【００６０】
Ｂ系装置２０において、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）２３により共有メモリ３０からのデータ読み出しを完了すると、該読み出し完了を、割込み分岐回路２４を通してＡ系装置１０に割込み通知する。このため、Ａ系装置１０は共有メモリ３０が再び使用可能になるタイミングを即座に検知することができる。
【００６１】
図１０は本発明による第８の実施形態の実施例を示す。この実施例は、Ａ機能ブロック５０、Ｂ機能ブロック６０、Ｃ機能ブロック７０、Ｄ機能ブロック８０の４つの機能ブロックから成る装置において、Ａ機能ブロック５０のＨＤＬＣ回線（ＨＤＬＣ−Ａ）から受信したデータが同報データであった場合に、該受信データを、Ｂ機能ブロック６０のＨＤＬＣ回線（ＨＤＬＣ−Ｂ）、Ｃ機能ブロック７０のＨＤＬＣ回線（ＨＤＬＣ−Ｃ）及びＤ機能ブロック８０のＨＤＬＣ回線（ＨＤＬＣ−Ｄ）から送信する動作例を示している。
【００６２】
ここで、Ａ機能ブロック５０は共有メモリ９０に、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）５３により送信データを書き込むが、そのダイレクトメモリアクセス（ＤＭＡ）完了割込み通知先として、割込み先指定レジスタ５７に、Ｂ機能ブロック６０、Ｃ機能ブロック７０及びＤ機能ブロック８０を設定しておくことにより、割込み分岐回路５４を通して、該指定された機能ブロックに割込み通知される。
【００６３】
Ｂ機能ブロック６０、Ｃ機能ブロック７０及びＤ機能ブロック８０では、各機能ブロックのダイレクトメモリアクセスコントローラ（ＤＭＡＣ）６３，７３，８３を使用して、共有メモリ９０から各ローカルメモリ６２，７２，８２にデータを読み出し、読み出したデータをそれぞれのＨＤＬＣ回線（ＨＤＬＣ−Ｂ），（ＨＤＬＣ−Ｃ），（ＨＤＬＣ−Ｄ）から送出する。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、送信側で行った共有メモリへのデータ書き込みの完了を、受信側に割込みによって通知するために、受信側では迅速に共有メモリからのデータ読み出しを行うことができ、中央処理装置に処理負担を懸けることなく、共有メモリを介したデータ転送を高速におこなうことができる。
【００６５】
また、受信側で行った共有メモリからのデータ読み出しの完了を、送信側に割込みによって通知するために、送信側では即時に共有メモリ上へのデータ上書きが可能となるタイミングを、中央処理装置に負荷を懸けずに認識することができる。このため、系間通信又は機能ブロック間通信に係る中央処理装置負荷の低減と通信の高速化とを同時に図ることができる。
【００６６】
また、本発明によれば、系間又は機能ブロック間通信のデータを受信側において処理完了したタイミングを、送信側に割り込み通知することにより、系間又は機能ブロック間における厳密なデータ送受同期を、中央処理装置に大きな負荷を懸けることなく実現することができる。
【００６７】
また、本発明によれば、共有メモリ上における複数の記憶エリアのアドレスを通信相手先に通知する手段を備えることにより、共有メモリをダイナミックに系間又は機能ブロック間通信で使用することができ、大量のデータの系間又は機能ブロック間通信を柔軟に実施することができる。
【００６８】
また、本発明によれば、系間又は機能ブロック間通信の受信側の処理結果や通信状態を、受信側のデータ読み出しの完了通知とともに送信側に通知することにより、系間又は機能ブロック間通信におけるビジー制御やデータ化け認識などの通信異常に対する、送信側及び受信側の間で高度な連携を保った通信制御を、中央処理装置に大きな負担を懸けることなく実現することができる。
【００６９】
また、本発明によれば、共有メモリへの転送データの書き込み完了の通知の通知先を指定し、該指定された機能ブロックに対して割り込み通知する手段を備えたことにより、１つの機能ブロックが、複数の機能ブロックのと通信を行わなければならない装置においても、１対１の機能ブロック間通信の手順と同様の手順の延長として１対ｎの機能ブロック間通信を処理することができ、中央処理装置の負荷の低減と通信の高速化とを同時に実現することができる。
【００７０】
また、本発明によれば、共有メモリへの転送データの書き込み完了の通知の通知先を複数設定して、複数の機能ブロックに割り込み通知する手段を備えることにより、１つの機能ブロックが同一データを複数の機能ブロックに同報する場合に、共有メモリへ１回のみ書き込んだ送信元データを用いて同報送信することができ、中央処理装置に大きな負荷を懸けることなく高速な同報通信を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す図である。
【図２】本発明の第２の実施形態を示す図である。
【図３】本発明の第３の実施形態を示す図である。
【図４】本発明の第４の実施形態を示す図である。
【図５】本発明の第５の実施形態を示す図である。
【図６】本発明の第６の実施形態を示す図である。
【図７】本発明の第７の実施形態を示す図である。
【図８】本発明の第８の実施形態を示す図である。
【図９】本発明による第２の実施形態の実施例を示す図である。
【図１０】本発明による第８の実施形態の実施例を示す図である。
【符号の説明】
１０　Ａ系装置
２０　Ｂ系装置
１１，２１　中央処理装置
１２，２２　ローカルメモリ
１３　ダイレクトメモリアクセスコントローラ
１４　割り込み分岐回路
３０　共有メモリ
【図１】
2004070642.tif 000003
【図２】
2004070642.tif 000004
【図３】
2004070642.tif 000005
【図４】
2004070642.tif 000006
【図５】
2004070642.tif 000007
【図６】
2004070642.tif 000008
【図７】
2004070642.tif 000009
【図８】
2004070642.tif 000010
【図９】
2004070642.tif 000011
【図１０】
2004070642.tif 000012