(57)【要約】【課題】ＭＯＳトランジスタ製造のために、半導体基板上にデュアル・ゲート誘電層を形成する。【解決手段】第１誘電層（３０）が半導体基板（１０）上に形成される。第１プラズマ窒化物形成処理が前記第１誘電層上で遂行される。第１誘電層（３０）は基板の領域内で除去され、第２誘電層（５０）がこれらの領域内で形成される。第２プラズマ窒化物形成処理が第１誘電層および第２誘電層上で遂行される。それから誘電層（３０、５０）を使用して、ＭＯＳトランジスタ（１６０、１７０）が製造される。【選択図】図３
2004179656.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を供給することと、
前記半導体基板上に第１誘電層を形成することと、
前記第１誘電層の第１プラズマ窒化物形成を遂行することと、
前記基板の一つの領域から前記第１誘電体を除去することと、
前記第１誘電層が除去された領域において、前記半導体基板上に第２誘電層を形成することと、
前記第２誘電層および前記第１誘電層の第２プラズマ窒化物形成を同時に遂行することとを含むＭＯＳトランジスタ・ゲート誘電体を形成する方法。
【請求項２】
半導体基板と、
前記半導体基板の第１領域上に形成される第１プラズマ窒化酸化物層と、
前記第２半導体基板の第２領域上に形成される第２プラズマ窒化酸化物層であって、２重の窒化物形成処理を使用して形成される前記第２プラズマ窒化酸化物層と、
前記第１プラズマ窒化酸化物層上に形成される第１トランジスタ・ゲートと、
前記第２プラズマ窒化酸化物層上に形成される第２トランジスタ・ゲートとを、含む集積回路ＭＯＳトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二重のプラズマ窒化物形成処理を使用して、集積回路ＭＯＳトランジタ用デュアル・ゲート（すなわちスプリット・ゲート）を形成する方法および形成された装置に関する。
【背景技術】
【０００２】
高性能集積回路は、しばしば異なった電圧で動作するための金属酸化物半導体（ＭＯＳ）トランジスタを必要とする。信頼性あるトランジスタ動作に必要な電界の制約を与えられると、種々の動作電圧は、同一集積回路上で、ＭＯＳトランジスタを一つよりも多いゲート誘電体の厚さにより、形成することを必要とする。たとえば、１．８ボルトで動作するように設計された０．１８μｍゲート長さのトランジスタは３８Åの厚さのゲート誘電体を必要とするが、一方３．３ボルトで動作するように設計された０．５μｍゲート長さのトランジスタは６５Åの厚さのゲート誘電体を必要とする。
【０００３】
図１に示すのは、異なったゲート誘電体厚さを有する二つのＭＯＳトランジスタ１２０と１３０である。半導体基板１０は、エピタキシャル層および／または、埋め込み絶縁体構造を含む。絶縁層２０は、シャロー・トレンチ絶縁（ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）（ＳＴＩ）構造であって、標準的な処理技術を使用して形成される。選択酸化（ｌｏｃａｌｉｚｅｄ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）（ＬＯＣＯＳ）のような他の絶縁構造も使用し得る。ゲート誘電層１４０と１５０を形成するために、スプリット・ゲート処理を使用できる。スプリット・ゲート処理において、半導体基板１０の表面上に第１誘電層が形成される。結局誘電層１５０を形成する第１誘電層の領域は、パターン化されたフォトマスクを使用してマスクされ、第１誘電層のマスクされていない領域が除去される。パターン化されたフォトマスクの除去に続いて、誘電層１４０が形成される。誘電層１４０の形成は、誘電層の熱的生成を含む。この成長処理の間に、追加の誘電層厚さが残りの第１誘電層に追加されて、誘電層１５０を形成する結果になる。上記のトランジスタについて、低電圧トランジスタ１２０のための誘電層１４０は約３８Åの厚さであり、高電圧トランジスタのための誘電層１５０は約６５Åの厚さである。誘電層１４０と１５０の形成に続いて、ＭＯＳトランジスタのゲート構造６０と７０が形成される。ソースおよびドレインの拡張領域が必要な場合は、これらは、このときにゲート構造６０と７０のエッジに整列した半導体基板へ必要なドーパント種（ｄｏｐａｎｔ  ｓｐｅｃｉｅｓ）をインプラントすることにより形成される。ゲート構造６０と７０に隣接して、側壁構造８０と９０が形成され、これに続いてソース領域１００とドレイン領域１１０が形成される。
【０００４】
ＭＯＳトランジスタの電流の大きさが減少するにつれて、正しい動作を確実にするためには、これらのトランジスタを形成するのに使用されるゲート誘電層の厚さもまた減少されなければならない。トランジスタ・ゲート漏洩電流は、誘電層の厚さの削減と共に大きくなる誘電層の厚さ問題に関係がある。トランジスタ・ゲート漏洩電流を減少させるために、誘電層へ窒素を添加することなどの技法が薄いゲート誘電層（すなわち図１の１４０）のために使用されてきた。以前には、高い電圧のトランジスタの誘電層の厚さは、これらのトランジスタについてゲート漏洩電流を受け入れ可能なレベルより下に保つために、何の特別な技法も必要でなかった。しかしながら、トランジスタの小型化が続くにつれて、厚い誘電層１５０を有する高電圧トランジスタ１３０からの漏洩電流は、集積回路の性能の重大な制限になってきた。従って、誘電層の厚さを減少させると共にゲート漏洩電流を減少させるために両方の誘電層を同時的に最適化する方法への需要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、異なった厚さを有する多重ゲート誘電体を形成する方法に関する。
【課題を解決するための手段】
【０００６】
本発明は半導体基板上に第１誘電層を形成することを含む。第１誘電層は、熱またはプラズマの技法を使用して形成される、シリコン酸化物またはシリコン酸窒化物を含む。それから第１誘電層は、この層の中に窒素を組み込むプラズマ窒化物形成処理を受ける。マスキング技法を使用して、基板の領域から第１誘電層が除去されて、第１誘電層が除去された領域内に、第２誘電層が形成される。第２誘電層と第１誘電層は、両方の層へ、窒素を組み込む第２のプラズム窒化物形成処理を受ける。これら異なった誘電層を使用して、ＭＯＳトランジスタが形成される。
【発明を実施するための最良の形態】
【０００７】
図２ａに示す半導体基板１０は、バルク基板、エピタキシャル層および／または埋め込み絶縁層を含む。基板１０内に形成される分離構造２０は、ＳＴＩ構造、ＳＬＣＯＳ分離またはいずれか他の適当な分離方式または構造を含む。分離構造２０の形成およびいずれかの追加処理に続いて、図２ａに示すように、基板表面上に第１誘電層３０が形成される。本発明の第１実施例において、熱酸化物形成処理が使用されて、シリコン酸化物を含む第１誘電層３０が形成される。この熱酸化物形成処理は、Ｏ２、Ｏ３、Ｎ２Ｏ、ＮＯ、Ｏ２／Ｎ２、Ｎ２Ｏ／Ｎ２またはＮＯ／Ｎ２と共に他の適当なガスを含むグループからのガスを使用して、６００℃ないし１０００℃の酸化物生成温度を含む。こうして形成されたシリコン酸化物の厚さは、１５ないし３５オングストロームの厚さの間にある。好ましい実施例において、このシリコン酸化物の厚さは、２５オングストロームの厚さである。本発明の第２実施例において、プラズマ酸化物形成処理を使用して第１誘電層３０が形成される。そうした処理は、ＲＦまたはマイクロ波のプラズマ励起を使用して、５０ワットないし２０００ワットの電力レベルで７００℃までの温度で遂行される。Hｅ、Ａｒ、ＸｅまたはＫｒのプラズマ内でこの酸化物形成を遂行するために、Ｏ２、Ｎ２Ｏ、ＮＯ、Ｏ２／Ｎ２、Ｎ２Ｏ／Ｎ２またはＮＯ／Ｎ２のようなガスを使用できる。こうして形成されたシリコン酸化物の厚さは、１５ないし３５オングストロームの厚さの間にある。第１誘電層３０の形成に続いて、この第１誘電層の上で第１プラズマ窒化物形成処理が遂行される。第１プラズマ窒化物形成処理において、第１誘電層３０が、窒素種を含むプラズマにさらされる。この処理中に窒素が、第１誘電層の中へ組み込まれる。好ましい実施例において、シリコン酸化物第１誘電層が窒素にさらされるが、この窒素は、窒素またはヘリウムのガスを含むプラズマにより、１５ないし２４ミリトルの圧力で６００ないし９５０ワットの電力レベルを使用して形成されるプラズマを含む。第１プラズマ窒化物形成処理の結果として、プラズマ窒化酸化物層が形成される。第１プラズマ窒化物形成処理に続いて、オプションの焼きなましが遂行される。一つの実施例において、オプションの焼きなましは、Ｎ２／Ｏ２雰囲気内で８００℃ないし１０００℃において、プラズマ窒化酸化物を焼きなますことを含む。
【０００８】
第１誘電層３０およびこれに続く第１プラズマ窒化物形成処理に続いて、パターン化されたフォトレジスト層４０が、図２ｂに示すように第１誘電層の上に形成される。第１誘電層のこれらの部分は、パターン化されたフォトレジスト層４０によって覆われずに、それから０．４９％緩和剤処理済フッ化水素における腐食のような標準的な技法を使用して、除去される。露出された第１誘電層の除去に続いて、パターン化されたフォトレジスト層４０が除去される。
【０００９】
図２ｃに示すように、基板表面の第１誘電層が除去された領域に、第２誘電層５０が形成される。本発明の一つの実施例において、第２誘電層５０はプラズマ窒化酸化物を含む。プラズマ窒化酸化物は、熱により生成されるシリコン酸化物層または、第２プラズマ窒化物形成処理に続いて沈積されるシリコン酸化物層を使用して形成される。この熱による酸化物処理においては、８ないし１９オングストロームのシリコン酸化物が形成されるが、それは６００℃ないし１１００℃の間の温度で、Ｏ２、Ｏ３、Ｎ２Ｏ、ＮＯ、Ｏ２／Ｎ２、Ｏ３／Ｎ２、Ｎ２Ｏ／Ｎ２、ＮＯ／Ｎ２、Ｈ２／Ｏ２、Ｈ２／Ｏ３、または、他の適当なガスを含むグループからのガスを使用して形成される。シリコン酸化物層の形成に続いて第２プラズマ窒化物形成処理が遂行される。第２プラズマ窒化物形成処理は、窒素の５ないし２０原子パーセントをシリコン酸化物層へ組み込んで、結果として窒素の５ないし２０原子パーセントを有するプラズマ窒化酸化物層５０を生ずる。第２プラズマ窒化物形成処理において、シリコン酸化物層は、ＲＦまたはマイクロ波のＨｅ、Ａｒ、ＸｅまたはＫｒプラズマへさらされるが、それは、５０ワットと５００ワットの間の電力レベルで、Ｎ２、Ｎ２Ｏ、ＮＯ、またはＮＨ３を含むグループからのガスを使用して、２０ミリトルと２００ミリトルの間の圧力で行なわれる。
【００１０】
プラズマ窒化物誘電層５０の形成の間に、誘電層３０が全ての処理にさらされる。第２誘電層５０の成長の間に、追加の酸化物の成長が第１誘電層３０の残りの領域に起こる。成長の量は、第１誘電層の厚さに比較して小さい。その上、第１誘電層は第２誘電層の第２プラズマ窒化物形成処理にさらされる。したがって、第１誘電層３０は２重の窒化物形成処理を受ける。その一回目は、第１誘電層の第１プラズマ窒化物形成処理の間に起こり、また二回目は、第２誘電層の第２プラズマ窒化物形成の間に起こる。第１誘電層３０のこの２重の窒化物形成は、５ないし１５原子パーセントの最終的窒素濃度を結果する。この結果の窒素濃度は、第１誘電層３０の全体にわたり均等に分布される。
【００１１】
図３に示されるのは、本発明の誘電層を使用して製造されたＭＯＳトランジスタである。プラズマ窒化誘電層５０を使用して形成されたＭＯＳトランジスタ１６０は、低い電圧を使用して動作し、２重プラズマ窒化誘電層３０を使用して形成されたＭＯＳトランジスタは、高い電圧を使用して動作する。したがって、ＭＯＳトランジスタ１６０の動作電圧は、ＭＯＳトランジスタ１７０の動作電圧よりも低い。トランジスタ６０およびトランジスタ７０のゲート領域は、多結晶シリコン、珪化物または金属を使用して形成される。いずれか適当な誘電性物質を使用して側壁構造８０および９０を形成し、また、標準的な処理技法を使用して、ソース領域１００およびドレイン領域１１０を形成する。
【００１２】
例示の実施例を参照して本発明を説明してきたが、この説明は限定的な意味に解釈されることを意図していない。この説明を参照すれば、本発明の他の実施例とともに例示の実施例の種々の修正と組み合わせが、当業者にあきらかである。したがって、添付の特許請求の範囲はそうした全ての修正または実施例を含むことを意図している。
【００１３】
以上の説明に関して、さらに以下の項を開示する。
【００１４】
（１）  半導体基板を供給することと、
前記半導体基板上に第１誘電層を形成することと、
前記第１誘電層の第１プラズマ窒化物形成を遂行することと、
前記基板の一つの領域から前記第１誘電体を除去することと、
前記第１誘電層が、除去された領域において、前記半導体基板上に第２誘電層を形成することと、
前記第２誘電層および前記第１誘電層の第２プラズマ窒化物形成を同時に遂行することとを含むＭＯＳトランジスタ・ゲート誘電体を形成する方法。
【００１５】
（２）  前記第１誘電層がシリコン酸化物を含む第１項記載の方法。
【００１６】
（３）  前記第２誘電層がシリコン酸化物を含む第２項記載の方法。
【００１７】
（４）  前記第２誘電層が、前記第１および第２のプラズマ窒化物形成に続いて５ないし１５原子パーセントの最終窒素密度を有する第１項記載の方法。
【００１８】
（５）  前記第１誘電層が、前記第２プラズマ窒化物形成に続いて５ないし２０原子パーセントの窒素密度を有する第４項記載の方法。
【００１９】
（６）  半導体基板を形成することと、
第１シリコン酸化物層を形成することと、
前記第１シリコン酸化物層上でプラズマ窒化物形成処理を遂行して、第１プラズマ窒化酸化物層を形成することを遂行することと、
前記基板の領域から前記第１プラズマ窒化酸化物層を除去することと、
前記第１プラズマ窒化酸化物層が除去された前記領域において、前記半導体基板上に第２プラズマ窒化酸化物層を形成することとを含む集積回路ＭＯＳトランジスタを形成する方法。
【００２０】
（７）  前記第２プラズマ窒化酸化物層を前記形成することが、
前記第１プラズマ窒化酸化物層が除去された前記領域において第２シリコン酸化物層を形成することと、
前記第２酸化物層および前記第１プラズマ窒化酸化物層上において第２プラズマ窒化酸化物形成処理を遂行することとを含む第６項記載の方法。
【００２１】
（８）  前記第１プラズマ窒化酸化物層が、５ないし１５原子パーセントの窒素を含む第７項記載の方法。
【００２２】
（９）  半導体基板と、
前記半導体基板の第１領域上に形成される第１プラズマ窒化酸化物層と、
前記第２半導体基板の第２領域上に形成される第２プラズマ窒化酸化物層であって、２重の窒化物形成処理を使用して形成される前記第２プラズマ窒化酸化物層と、
前記第１プラズマ窒化酸化物層上に形成される第１トランジスタ・ゲートと、
前記第２プラズマ窒化酸化物層上に形成される第２トランジスタ・ゲートとを、含む集積回路ＭＯＳトランジスタ。
【００２３】
（１０）  前記第１プラズマ窒化酸化物層が５ないし２０原子パーセントの窒素を含む第９項記載の集積回路ＭＯＳトランジスタ。
【００２４】
（１１）  ＭＯＳトランジスタ製造のために、半導体基板上に２重のゲート誘電層が形成される。第１誘電層（３０）が半導体基板（１０）上に形成される。第１プラズマ窒化物形成処理が前記第１誘電層上で遂行される。第１誘電層（３０）は基板の領域内で除去され、第２誘電層（５０）がこれらの領域内で形成される。第２プラズマ窒化物形成処理が第１誘電層および第２誘電層上で遂行される。それから誘電層（３０、５０）を使用して、ＭＯＳトランジスタ（１６０、１７０）が製造される。
【図面の簡単な説明】
【００２５】
本発明と、その長所の一層完全な理解のために、添付図面を参照しながら前記に説明してきたが、添付図面において、同一の参照番号は同一の機能を表現する。
【図１】異なったゲート誘電層厚さを有するＭＯＳトランジスタを示す断面図である。
【図２】本発明の実施例を示す断面図である。
【図３】本発明の実施例による異なった厚さのゲート誘電層を有するＭＯＳトランジスタを示す断面図である。
【符号の説明】
【００２６】
１０  半導体基板
２０  分離構造
３０  第１誘電層
４０  パターン化されたフォトレジスト層
５０  プラズマ窒化酸化物層
６０、７０  ゲート構造、ゲート領域
８０、９０  側壁構造
１００  ソース領域
１１０  ドレイン領域
１２０  低電圧トランジスタ
１３０  高電圧トランジスタ
１４０  ゲート誘電層
１５０  ゲート誘電層
１６０、１７０  ＭＯＳトランジスタ
【図１】
2004179656.tif 000003
【図２】
2004179656.tif 000004
【図３】
2004179656.tif 000005