(57)【要約】【課題】多層構造への内蔵に適した帯域阻止フィルタを得る。【解決手段】主線路を構成する伝送線路１と、伝送線路１の一端に設けられた入力端子３ａと、伝送線路１の他端に設けられた出力端子３ｂと、通過帯域の中心周波数において入力サセプタンスが０となる複数のオープンスタブ２Ａ、２Ｂとを備え、オープンスタブ２Ａ、２Ｂは、中心周波数の約１／４波長の間隔で伝送線路に接続され、オープンスタブ２Ａ、２Ｂのうち少なくとも１つは、入力サセプタンスが無限大となる所定周波数が、他のオープンスタブの所定周波数とは異なる。【選択図】　　　　図１
2004056441.tif 000002
【特許請求の範囲】
【請求項１】
主線路を形成する伝送線路と、
前記伝送線路の一端に設けられた入力端子と、
前記伝送線路の他端に設けられた出力端子と、
通過帯域の中心周波数において入力サセプタンスが０となる複数のオープンスタブと
を備えた帯域阻止フィルタであって、
前記複数のオープンスタブは、前記通過帯域の中心周波数の約１／４波長の間隔で前記伝送線路に接続され、
前記複数のオープンスタブは、それぞれ個別に、前記入力サセプタンスが無限大となる所定周波数を有し、
前記複数のオープンスタブのうちの少なくとも１つのオープンスタブの所定周波数は、他のオープンスタブの所定周波数とは異なるように選択されたことを特徴とする帯域阻止フィルタ。
【請求項２】
前記複数のオープンスタブのうちの少なくとも１つのオープンスタブは、互いに縦続接続された第１〜第３の伝送線路により構成され、
前記第１〜第３の伝送線路のうちの中間に接続された第２の伝送線路の特性インピーダンスは、前記第１および第３の伝送線路の特性インピーダンスとは異なるように選択されたことを特徴とする請求項１に記載の帯域阻止フィルタ。
【請求項３】
主線路を形成する伝送線路と、
前記伝送線路の一端に設けられた入力端子と、
前記伝送線路の他端に設けられた出力端子と、
通過帯域の中心周波数において入力サセプタンスが０となる複数のオープンスタブと
を備えた帯域阻止フィルタであって、
前記複数のオープンスタブは、前記通過帯域の中心周波数の約１／４波長の間隔で前記伝送線路に接続され、
前記複数のオープンスタブの全ては、それぞれ、互いに縦続接続された第１〜第３の伝送線路により構成され、
前記複数のオープンスタブのそれぞれについて、
前記第１〜第３の伝送線路のうちの中間に接続された第２の伝送線路の特性インピーダンスは、前記第１および第３の伝送線路の特性インピーダンスとは異なるように選択され、
前記第２の伝送線路の特性インピーダンスに対する前記第１および第３の伝送線路の特性インピーダンスの比は、１よりも大きい値に選択されたことを特徴とする帯域阻止フィルタ。
【請求項４】
主線路を形成する伝送線路と、
前記伝送線路の一端に設けられた入力端子と、
前記伝送線路の他端に設けられた出力端子と、
通過帯域の中心周波数において入力サセプタンスが０となる複数のオープンスタブと
を備えた帯域阻止フィルタであって、
前記複数のオープンスタブは、前記通過帯域の中心周波数の約１／４波長の間隔で前記伝送線路に接続され、
前記複数のオープンスタブの全ては、それぞれ、互いに縦続接続された第１〜第３の伝送線路により構成され、
前記複数のオープンスタブのそれぞれについて、
前記第１〜第３の伝送線路のうちの中間に接続された第２の伝送線路の特性インピーダンスは、前記第１および第３の伝送線路の特性インピーダンスとは異なるように選択され、
前記第２の伝送線路の特性インピーダンスに対する前記第１および第３の伝送線路の特性インピーダンスの比は、１よりも小さい値に選択されたことを特徴とする帯域阻止フィルタ。
【請求項５】
請求項１から請求項４までのいずれか１項に記載の帯域阻止フィルタを内蔵した高周波パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波帯およびミリ波帯で用いられる（帯域通過フィルタの代替となるような）帯域阻止フィルタおよびこれを内蔵した高周波パッケージに関し、特に、通過帯域として定めた周波数帯域の低周波側および高周波側のそれぞれに阻止帯域を有し、且つ、通過帯域の反射特性が良好で挿入損失の小さい帯域阻止フィルタおよびこれを内蔵した高周波パッケージに関するものである。
【０００２】
【従来の技術】
一般に、この種の帯域阻止フィルタは、ＬＴＣＣ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏ−ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ：低温同時焼成セラミクス）などの誘電体材料からなる多層基板を用いて構成されており、高周波パッケージ、または、このような高周波パッケージにＭＭＩＣや制御用ＩＣなどを搭載してなる高周波モジュール、ＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ　Ｍｏｄｕｌｅｓ）に関係が深い。
【０００３】
図１３はたとえば特開２０００−１０１３０３号公報に掲載された従来の帯域阻止フィルタを示す回路構成図である。
図１３において、１は主回路の伝送線路（以下、「主線路」ともいう）、２ａ、２ｂは主線路１の両側に接続された一対のオープンスタブ（第１、第２のオープンスタブ）、３ａは主線路１の一端に設けられた入力端子、３ｂは主線路１の他端に設けられた出力端子、４ａ、４ｂは主線路１に対する各オープンスタブ２ａ、２ｂの接続位置である。
【０００４】
θｔは主線路１の電気長（以下、単に「長さ」ともいう）であり、通過帯域の中心周波数ｆ０（波長λ０）において、電気的にほぼ１／４波長（９０度）となるように選択されている。
【０００５】
θ１、θ２は各オープンスタブ２ａ、２ｂの長さであり、阻止帯域の中心周波数ｆｓにおいて、電気的にほぼ１／４波長（９０度）となるように選択されている。
【０００６】
また、２つのオープンスタブの長さθ１、θ２は、通過帯域の中心周波数ｆ０（波長λ０）に対して、θ１＜λ０／２、θ２＞λ０／２の関係を満たすように選択されている。
【０００７】
次に、図１３に示した従来の帯域阻止フィルタの動作について説明する。
上述したように、２つのオープンスタブ２ａ、２ｂの長さθ１、θ２は、阻止帯域の中心周波数ｆｓに対して１／４波長に選択されているので、取り付け位置４ａ、４ｂから各オープンスタブ２ａ、２ｂ側を見たときの入力サセプタンスは、無限大（すなわち、短絡状態）となる。
【０００８】
したがって、入力端子３ａから入力された周波数ｆｓの波のほとんどは、取り付け位置４ａ、４ｂにおいて完全反射され、出力端子３ｂ側に通過することができない。
【０００９】
一方、主線路１の長さθｔは、通過帯域の中心周波数ｆ０に対して１／４波長に選択されているので、取り付け位置４ａ、４ｂにおいて、各オープンスタブ２ａ、２ｂの入力サセプタンスおよび構造的不連続により発生する各反射波が互いに相殺関係となる。
【００１０】
したがって、結果的に、入力端子３ａへの反射波が抑制され、入力端子３ａから入力された周波数ｆ０の波のほとんどは、出力端子３ｂへと伝達される。
このように、図１３に示した帯域阻止フィルタは、２カ所のオープンスタブ取り付け位置４ａ、４ｂでの反射波の打ち消し合いの効果により、通過帯域の反射特性を良好に保つ仕組みを有する。
【００１１】
ところで、２つのオープンスタブ２ａ、２ｂの長さθ１、θ２を同一値に選択した場合には、入力サセプタンスが無限大となって短絡状態となる周波数が１つの周波数のみとなるので、阻止帯域が狭くなる。
【００１２】
そこで、図１３に示した従来の帯域阻止フィルタにおいては、２つのオープンスタブ２ａ、２ｂの長さθ１、θ２を微妙に異なる長さとし、各オープンスタブ２ａ、２ｂが短絡状態となる周波数を２つの周波数に分離することにより、或る値以上の阻止減衰量が得られる周波数帯域（阻止帯域幅）を広く設定している。
【００１３】
このように選択することにより、製造誤差などによってフィルタの周波数特性にばらつきが生じても、要求値を満足することができ、フィルタの歩留まりを向上させるなどの効果が得られる。
【００１４】
ただし、各スタブ長θ１、θ２を異なるように設定すると、２つのオープンスタブ２ａ、２ｂの入力サセプタンスの周波数特性にズレが生じるために、原理的に、通過帯域の中心周波数ｆ０において２カ所のスタブ取り付け位置４ａ、４ｂでの反射波が相互に完全に相殺されない関係となる。
すなわち、阻止帯域幅を広くすることで、製造誤差などによってフィルタの周波数特性にばらつきが生じても要求値を満足でき、フィルタの歩留まり向上などの効果が得られるものの、このように２つのスタブの長さを異ならせると、２つのスタブの入力サセプタンスの周波数特性にズレが生じるために、原理的に通過帯域の中心周波数ｆ０において、２カ所のスタブ取り付け位置での反射波が相互に完全にうち消しあわない関係となる。
【００１５】
しかし、通過帯域の中心周波数ｆ０と阻止帯域の中心周波数ｆｓとが、ｆｓ＞ｆ０の関係を満たす場合、すなわち通過帯域が阻止帯域よりも低周波側となるように選択されている場合には、阻止帯域から通過帯域へと低周波に向かうにしたがい、２つのスタブ長θ１、θ２の差が波長に対して小さくなっていくので、わずかなスタブ長の違いであれば、フィルタ特性として大きな反射特性の劣化を引き起こすことはない。
【００１６】
次に、通過帯域の中心周波数ｆ０と阻止帯域の中心周波数ｆｓとが、ｆｓ＜ｆ０の関係を満たす（通過帯域が阻止帯域よりも高周波側となる）場合について考慮する。
【００１７】
上述した通り、各オープンスタブ２ａ、２ｂは、その長さθ１、θ２が１／４波長となる周波数ｆｓで短絡状態となって主線路１での波の通過を阻止するように構成されているが、これに加えて、３／４波長となる周波数３ｆｓにおいても、短絡状態となる。
【００１８】
したがって、通過帯域の中心周波数ｆ０を、ｆｓ＜ｆ０＜３ｆｓの関係を満たす周波数に選択すると、通過帯域の低周波側および高周波側のそれぞれに阻止帯域が生じるので、通過帯域として定めた周波数帯域の低周波側および高周波側の両側で減衰する通過特性（いわゆる、帯域通過フィルタに類似した特性）が得られる。
【００１９】
特に、ｆ０＝２ｆｓの関係を満たすように選択すると、周波数ｆ０でオープンスタブ２ａ、２ｂの入力サセプタンスが「０」に近づくので、良好な反射特性が得られ易くなるうえ、スタブ回路を流れる電流が減少して、フィルタの通過帯域における損失が主線路１における伝送損失程度まで抑制される。
【００２０】
ところで、複数の共振器を電磁界により結合させた一般的な帯域通過フィルタにおいて、通過帯域の損失は、基本的に共振器のＱ値に依存する。
したがって、必要十分なＱ値を有する共振器を構成することが難しい場合、たとえば、誘電体損失があまり小さくなく且つ極めて薄い誘電体層を積層して構成された多層構造（前述のＬＴＣＣなど）に対してフィルタを内蔵しなければならないような場合には、図１３に示した帯域阻止フィルタの構成が、低損失性から有効となる。
【００２１】
しかし、従来の帯域阻止フィルタにおいて、通過帯域の中心周波数ｆ０をｆｓと３ｆｓとの間に選択する場合には、各スタブ長θ１、θ２の差の影響が大きくなるので、通過帯域の中心周波数ｆ０での反射特性の劣化量が大きくなる。
【００２２】
次に、図１４および図１５を参照しながら、従来の帯域阻止フィルタの動作について、さらに具体的に説明する。
図１４は従来の帯域阻止フィルタのオープンスタブ２ａ、２ｂの入力サセプタンスの周波数特性を示す説明図であり、図１５は従来の帯域阻止フィルタの反射特性および通過特性を示す説明図である。
【００２３】
図１４では、３通りの異なるスタブ長の入力サセプタンスの周波数特性を示している。
すなわち、通過帯域の中心周波数ｆ０（＝２ｆｓ）を基準として、スタブ長が１／２波長（阻止帯域の中心周波数ｆｓでは１／４波長）の場合（実線参照）と対比させて、オープンスタブ２ａが１／２波長よりもわずかに短い場合（一点鎖線参照）と、オープンスタブ２ｂが１／２波長よりもわずかに長い場合（細線参照）とを示している。
【００２４】
図１４において、横軸は通過帯域の中心周波数ｆ０で規格化された周波数（Ｎｏｒｍａｌｉｚｅｄ　ｆｒｅｑｕｅｎｃｙ：ｆ／ｆ０）を示しており、縦軸は入力サセプタンス（Ｓｕｓｃｅｐｔａｎｃｅ）を示している。
【００２５】
図１４から明らかなように、規格化周波数ｆ／ｆ０が「０．５」（阻止帯域の中心周波数ｆｓ）よりも低周波側では、低い周波数になればなるほど、長いオープンスタブと短いオープンスタブとのサセプタンスの差が小さくなり、逆に、規格化周波数ｆ／ｆ０が「０．５」よりも高周波側では、各スタブのサセプタンスの差が徐々に大きくなる。
【００２６】
図１５は、主線路１の長さθｔを通過帯域の中心周波数ｆ０における１／４波長に選択し、入力端子３ａ側のオープンスタブ２ａの長さθ１を周波数ｆ０における１／２波長よりもわずかに短く選択し、出力端子３ｂ側のオープンスタブ２ｂの長さθ２を周波数ｆ０における１／２波長よりもわずかに長く選択した場合での、反射特性および通過特性の計算値を示している。
【００２７】
図１５において、横軸は規格化周波数ｆ／ｆ０を示し、縦軸は反射損失（Ｒｅｔｕｒｎ　ｌｏｓｓ）および負荷電力損失（Ｉｎｓｅｒｔｉｏｎ　ｌｏｓｓ）を示している。また、２つの阻止帯域５ａ、５ｂおよびこれらの間の通過帯域６は、それぞれ破線で示されている。
【００２８】
図１５から明らかなように、２つの阻止帯域５ａ、５ｂは規格化周波数ｆ／ｆ０が「０．５」および「１．５」の近辺に形成されるが、通過帯域６での反射特性は、理想的な回路計算の結果であるにもかかわらず、１７ｄＢ程度になってしまう。
【００２９】
実際のフィルタにおいては、図１５の反射特性に対して、製造誤差などに起因する反射特性劣化が重畳されるので、通過帯域６での反射特性はさらに劣化する。
【００３０】
なお、オープンスタブ２ａ、２ｂの長さθ１、θ２を同一値に選択すれば、上記反射特性の劣化は発生しないが、前述のように、スタブ長を同一にした場合には、阻止帯域幅が狭くなるので、適用対象が限られてしまうか、または、製造誤差による歩留まり劣化などを招き易くなる。
つまり、パターン精度を含めた加工精度の低い材料でフィルタを形成することが難しくなる。
【００３１】
【発明が解決しようとする課題】
従来の帯域阻止フィルタは以上のように、各スタブ長θ１、θ２をほぼ１／４波長または３／４波長に選択して、入力サセプタンスがほぼ無限大となる２つの帯域を阻止帯域５ａ、５ｂとし、さらに、各阻止帯域５ａ、５ｂの間にある周波数帯域を通過帯域６として、帯域通過フィルタと類似した通過特性を呈するようにして利用している。
【００３２】
しかしながら、阻止帯域幅を広くするために、各スタブ長θ１、θ２を異なるように選択すると、通過帯域における反射特性が著しく劣化してしまうという問題点があった。
【００３３】
また、上記のように、従来の帯域阻止フィルタを、阻止帯域５ａ、５ｂと通過帯域６とを定めて使用する場合、特にスタブ長θ１、θ２がほぼ１／２波長となる周波数帯では、オープンスタブ２ａ、２ｂに流れる電流が少なくなって低損失になるものの、通過帯域６は２つの阻止帯域５ａ、５ｂのほぼ中間に選択することしかできないという問題点があった。
【００３４】
さらに、ＬＴＣＣなど（高周波における誘電体損失が比較的大きい材料）で構成した多層構造に帯域通過フィルタを内蔵すると、共振回路のＱ値に限界があることから、通過帯域の挿入損失が大きくなってしまうという問題点があった。
【００３５】
この発明は上記のような問題点を解決するためになされたもので、通過帯域として設定された周波数帯の高周波側と低周波側との双方に阻止帯域を有し、低損失で且つ反射特性の良好な帯域阻止フィルタを得ることを目的とする。
【００３６】
また、この発明は、特に、多層構造を容易に構成できるものの誘電体損失が必ずしも良好でない材料、非常に薄い材料、または、加工精度があまり高く取れない材料（ＬＴＣＣなど）でフィルタを作製する場合に、帯域通過フィルタの代替としても使用可能な、低損失且つ反射特性の良好な帯域阻止フィルタを得ることを目的とする。
【００３７】
さらに、この発明は、上記のような帯域阻止フィルタを内蔵した高周波パッケージ・高周波モジュールを、良好な性能を維持しながら、低コストで且つ高い信頼性で得ることを目的とする。
【００３８】
【課題を解決するための手段】
この発明に係る帯域阻止フィルタは、主線路を形成する伝送線路と、伝送線路の一端に設けられた入力端子と、伝送線路の他端に設けられた出力端子と、通過帯域の中心周波数において入力サセプタンスが０となる複数のオープンスタブとを備えた帯域阻止フィルタであって、複数のオープンスタブは、通過帯域の中心周波数の約１／４波長の間隔で伝送線路に接続され、複数のオープンスタブは、それぞれ個別に、入力サセプタンスが無限大となる所定周波数を有し、複数のオープンスタブのうちの少なくとも１つのオープンスタブの所定周波数は、他のオープンスタブの所定周波数とは異なるように選択されたものである。
【００３９】
また、この発明に係る帯域阻止フィルタは、複数のオープンスタブのうちの少なくとも１つのオープンスタブは、互いに縦続接続された第１〜第３の伝送線路により構成され、第１〜第３の伝送線路のうちの中間に接続された第２の伝送線路の特性インピーダンスは、第１および第３の伝送線路の特性インピーダンスとは異なるように選択されたものである。
【００４０】
また、この発明に係る帯域阻止フィルタは、主線路を形成する伝送線路と、伝送線路の一端に設けられた入力端子と、伝送線路の他端に設けられた出力端子と、通過帯域の中心周波数において入力サセプタンスが０となる複数のオープンスタブとを備えた帯域阻止フィルタであって、複数のオープンスタブは、通過帯域の中心周波数の約１／４波長の間隔で伝送線路に接続され、複数のオープンスタブの全ては、それぞれ、互いに縦続接続された第１〜第３の伝送線路により構成され、複数のオープンスタブのそれぞれについて、第１〜第３の伝送線路のうちの中間に接続された第２の伝送線路の特性インピーダンスは、第１および第３の伝送線路の特性インピーダンスとは異なるように選択され、第２の伝送線路の特性インピーダンスに対する第１および第３の伝送線路の特性インピーダンスの比は、１よりも大きい値に選択されたものである。
【００４１】
また、この発明に係る帯域阻止フィルタは、主線路を形成する伝送線路と、伝送線路の一端に設けられた入力端子と、伝送線路の他端に設けられた出力端子と、通過帯域の中心周波数において入力サセプタンスが０となる複数のオープンスタブとを備えた帯域阻止フィルタであって、複数のオープンスタブは、通過帯域の中心周波数の約１／４波長の間隔で伝送線路に接続され、複数のオープンスタブの全ては、それぞれ、互いに縦続接続された第１〜第３の伝送線路により構成され、複数のオープンスタブのそれぞれについて、第１〜第３の伝送線路のうちの中間に接続された第２の伝送線路の特性インピーダンスは、第１および第３の伝送線路の特性インピーダンスとは異なるように選択され、第２の伝送線路の特性インピーダンスに対する第１および第３の伝送線路の特性インピーダンスの比は、１よりも小さい値に選択されたものである。
【００４２】
また、この発明に係る高周波パッケージは、上記帯域阻止フィルタを内蔵したものである。
【００４３】
【発明の実施の形態】
実施の形態１．
以下、図１〜図５を参照しながら、この発明の実施の形態１について詳細に説明する。
【００４４】
図１はこの発明の実施の形態１によるストリップ線路タイプの帯域阻止フィルタを示す分解斜視図、図２は図１に示すストリップ導体のパターン形状を導体面上から見た平面図、図３はこの発明の実施の形態１による帯域阻止フィルタを示す回路構成図である。
【００４５】
また、図４はこの発明の実施の形態１による帯域阻止フィルタのオープンスタブの入力サセプタンスの周波数特性を示す説明図であり、前述の図１４に対応している。
さらに、図５はこの発明の実施の形態１による帯域阻止フィルタの反射特性および通過特性を示す説明図であり、前述の図１５に対応している。
【００４６】
図１〜図３において、前述（図１３参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
また、オープンスタブ２Ａ、２Ｂは、それぞれ前述（図１３参照）のオープンスタブ２ａ、２ｂに対応している。
【００４７】
図２、図３において、７−１ａ〜７−１ｃは入力端子３ａ側のオープンスタブ２Ａを構成する伝送線路、７−２ａ〜７−２ｃは出力端子３ｂ側のオープンスタブ２Ｂを構成する伝送線路である。
【００４８】
また、図３において、θ１ａ〜θ１ｃは各伝送線路７−１ａ〜７−１ｃの長さ、θ２ａ〜θ２ｃは各伝送線路７−２ａ〜７−２ｃの長さである。
各オープンスタブ２Ａ、２Ｂは、それぞれ３つの伝送線路７−１ａ〜７−１ｃ、７−２ａ〜７−２ｃの組み合わせによって構成されており、各スタブ中央部の伝送線路７−１ｂ、７−２ｂと、その両端の２つの伝送線路７−１ａ、７−１ｃ、７−２ａ、７−２ｃとでは、特性インピーダンスが異なっている。
【００４９】
図１において、９ａ、９ｂは互いに重ね配置された誘電体基板であり、複数のスルーホール（ビア）８を有している。
１０ａ、１０ｂは各誘電体基板９ａ、９ｂの地導体、１１は主線路１および各オープンスタブ２Ａ、２Ｂに関連したストリップ導体である。
スルーホール８は、上下の地導体１０ａ、１０ｂを電気的に接続して、不要な共振を抑止するために設けられている。
【００５０】
オープンスタブ２Ａ、２Ｂを構成する伝送線路７−１ａ〜７−１ｃ、７−２ａ〜７−２ｃの特性インピーダンスは、部分的に異なるように選択されており、且つ、各オープンスタブ２Ａ、２Ｂ毎に、特性インピーダンスの選び方が異なっている。
【００５１】
このようなオープンスタブ２Ａ、２Ｂは、ステップインピーダンス形式のオープンスタブ（Ｓｔｅｐｐｅｄ−Ｉｍｐｅｄａｎｃｅ　Ｓｔｕｂｓ）などと呼ばれている。
【００５２】
次に、図１〜図３に示したこの発明の実施の形態１による帯域阻止フィルタの電気的な動作について説明する。
２つのオープンスタブ２Ａ、２Ｂは、図３のように、３つの伝送線路７−１ａ〜７−１ｃ、７−２ａ〜７−２ｃの組み合わせで構成されている。
【００５３】
入力端子３ａ側のオープンスタブ２Ａの伝送線路７−１ａ〜７−１ｃは、主線路１への取り付け位置（Ｔ分岐回路）４ａ側から、伝送線路７−１ａ、７−１ｂ、７−１ｃの順に接続されている。
【００５４】
同様に、出力端子３ｂ側のオープンスタブ２Ｂの伝送線路７−１ａ〜７−１ｃは、主線路１への取り付け位置４ｂ側から、伝送線路７−２ａ、７−２ｂ、７−２ｃの順に接続されている。
【００５５】
また、前述と同様に、主線路１の電気長θｔは、通過帯域の中心周波数ｆ０においてほぼ１／４波長の長さに選択されている。
ここで、この発明の実施の形態１による各スタブ２Ａ、２Ｂを構成する伝送線路の各電気長θ１ａ〜θ１ｃ、θ２ａ〜θ２ｃの間には、以下の式（１）の関係が成立するものとする。
【００５６】
θ１ａ＝θ１ｃ
θ１ｂ＝２θ１ａ
θ２ａ＝θ２ｃ
θ２ｂ＝２θ１ｃ　　・・・（１）
【００５７】
また、各スタブ２Ａ、２Ｂを構成する伝送線路の各特性インピーダンスＺ１ａ〜Ｚ１ｃ、Ｚ２ａ〜Ｚ２ｃの間には、以下の式（２）の関係が成立するものとする。
【００５８】
Ｚ１ａ＝Ｚ１ｃ
Ｋ１＝Ｚ１ａ／Ｚ１ｂ
Ｚ２ａ＝Ｚ１ｃ
Ｋ２＝Ｚ２ａ／Ｚ２ｂ　　・・・（２）
【００５９】
上記式（２）において、Ｋ１は入力端子３ａ側のオープンスタブ２Ａを構成する伝送線路７−１ａ、７−１ｂの各特性インピーダンスＺ１ａ、Ｚ１ｂの比であり、Ｋ２は出力端子３ｂ側のオープンスタブ２Ｂを構成する伝送線路７−２ａ、７−２ｂの各特性インピーダンスＺ２ａ、Ｚ２ｂの比である。
ここでは、Ｋ１＞１、Ｋ２＜１となるように選択されているものとする。
【００６０】
また、通過帯域の中心周波数ｆ０における各伝送線路７−１ａ、７−２ａの電気長θ１ａ０、θ２ａ０は、以下の式（３）を満たすように選択されている。
【００６１】
θ１ａ０＝ｔａｎ−１√Ｋ１
θ２ａ０＝ｔａｎ−１√Ｋ２　　・・・（３）
【００６２】
上記式（３）から、インピーダンス比Ｋ１（＞１）の入力端子３ａ側のオープンスタブ２Ａにおいては、通過帯域の中心周波数ｆ０において１／２波長の長さを有する導体（従来例のように特性インピーダンスに変化のない一様な幅の導体）で構成された場合よりも、その全長が長くなる。
【００６３】
一方、インピーダンス比Ｋ２（＜１）の出力端子３ｂ側のオープンスタブ２Ｂにおいては、一様な幅の導体（従来例）の場合よりも、その全長が短くなる。
なお、一様な幅の１／２波長のオープンスタブとは、インピーダンス比ＫがＫ＝１を示す場合に相当している。
【００６４】
図４は、上記のように長さが決められた各スタブ２Ａ、２Ｂの入力サセプタンスの周波数特性を示しており、インピーダンス比Ｋが１（インピーダンスが一様）の場合（実線）と対比させて、Ｋ＝Ｋ１＝１．１（一点鎖線）の場合と、Ｋ＝Ｋ２＝０．９（細線）の場合とを示している。
【００６５】
図４から明らかなように、この発明の実施の形態１によるオープンスタブ２Ａ、２Ｂにおいては、規格化周波数ｆ／ｆ０が「０．５」および「１．５」の近傍の周波数でサセプタンスが無限大（すなわち、短絡状態）となり、周波数ｆ０（規格化周波数ｆ／ｆ０＝１）では、サセプタンスが「０」となる。
【００６６】
ここで、規格化周波数ｆ／ｆ０が「０．５」および「１．５」の周波数帯域に着目すると、入力端子３ａ側のオープンスタブ２Ａは、サセプタンスが無限大となる周波数が若干高くなっている。
【００６７】
一方、出力端子３ｂ側のオープンスタブ２Ｂは、サセプタンスが無限大となる周波数が若干低くなっており、２つのオープンスタブ２Ａ、２Ｂにおいて、サセプタンスが無限大となる周波数が異なっていることが分かる。
【００６８】
また、これと同時に、通過帯域の中心周波数ｆ０（ｆ／ｆ０＝１）においては、各オープンスタブ２Ａ、２Ｂの両方とも、サセプタンスが「０」で一致していることに注目すべきである。
【００６９】
このように、インピーダンスステップ付き（ステップインピーダンス形式）のオープンスタブ２Ａ、２Ｂは、入力サセプタンスが「０」となる周波数（共振周波数）を一定に保ちながら、インピーダンス比Ｋ１、Ｋ２の選び方により入力サセプタンスが無限大となる周波数を変化させることができるという性質を有する。
【００７０】
たとえば、図５の反射特性および通過特性からも明らかなように、通過帯域における反射特性が極めて良好で、従来フィルタ（図１５参照）に見られたような反射特性の劣化が全くないことが分かる。
つまり、この発明の実施の形態１によれば、阻止帯域の帯域幅拡大と通過帯域の良好な反射特性とを両立して達成できることが分かる。
【００７１】
前述の従来フィルタでは、阻止帯域の拡大を目的として２つのスタブ長θ１、θ２を異なるように選択したので、各スタブ２ａ、２ｂの入力サセプタンスが規格化周波数「１」（通過帯域６）において異なってしまい（図１４参照）、通過帯域６での反射特性の劣化の要因となっていた。
【００７２】
このような反射特性の劣化量は、前述のように、通過帯域６を最も低い阻止帯域よりも低い周波数帯に選択する場合には小さいものの、通過帯域を最も低い阻止帯域と次の阻止帯域（最も低い阻止帯域のほぼ３倍の周波数帯）の間に設定する場合には増大するので、無視することはできない。
【００７３】
これに対して、この発明の実施の形態１では、図４のように、各スタブ２Ａ、２Ｂの入力サセプタンスが規格化周波数「１」（通過帯域６）において、両方ともほぼ「０」で一致しているので、反射特性の劣化は生じない。
【００７４】
つまり、インピーダンスステップ付きのオープンスタブ２Ａ、２Ｂの入力サセプタンスの性質を利用して、２つのスタブ長が通過帯域の中心周波数ｆ０のほぼ１／４波長となる周波数帯と３／４波長となる周波数帯との２つの帯域を阻止帯域５ａ、５ｂとし、さらに２つの阻止帯域５ａ、５ｂの中間を通過帯域６とすることにより、帯域通過フィルタと類似した通過特性を呈するようにして利用する場合に、阻止帯域幅を広くし、且つ通過帯域６において良好な反射特性が得られる。
【００７５】
また、通過帯域においては、オープンスタブ２Ａ、２Ｂの入力サセプタンスがほぼ「０」になることから、スタブ回路へ流れる電流量が極めて少なく、低損失な帯域阻止フィルタが得られる。
【００７６】
また、阻止帯域幅を広く取ることができるので、フィルタ製作時の加工精度に対する要求が緩和されて材料選択などの余地を拡大することができ、加工精度のあまり高く取れない材料などを用いても、フィルタを作製し易くなる。
【００７７】
また、ＬＴＣＣなど（多層構造を容易に構成できるものの、誘電体損失が必ずしも良好でない材料、非常に薄い材料）で作製しても比較的低損失な、帯域通過フィルタの代替となりうる帯域阻止フィルタが得られる。
【００７８】
また、通過帯域６において２つのオープンスタブ２Ａ、２Ｂのサセプタンスがほぼ「０」となるので、スタブ回路への電流量が少なく、通過損失が極めて小さくなる。
また、誘電体損失または導体損失の低減により選択の余地が広くなり、この点からもフィルタ作製時の材料選択の余地が拡大する。
【００７９】
特に、ＬＴＣＣなどは、多層構造を比較的容易に且つ安価に作製できることから、高周波パッケージや高周波モジュールに適した材料であるが、誘電体損失が比較的大きい材料または非常に薄い材料でフィルタを構成する場合には、上記フィルタの低損失性は有効である。
【００８０】
ここでは、２つのオープンスタブ２Ａ、２Ｂの両方をインピーダンスステップ形式（３つの短い伝送線路の縦続接続）としたが、少なくとも１つのオープンスタブをインピーダンスステップ形式として、中間に接続された伝送線路の特性インピーダンスを両端側の伝送線路の特性インピーダンスとは異なるように選択すれば、同等の作用効果を奏する。
【００８１】
また、この発明の実施の形態１による帯域阻止フィルタは、ＬＴＣＣなどの材料で構成された高周波パッケージや高周波モジュールに内蔵しても、低損失なフィルタとして構成され得る。
【００８２】
つまり、この発明の実施の形態１による帯域阻止フィルタは、フィルタを構成する材料の影響を受けやすい帯域通過フィルタを、ＬＴＣＣなどで構成される高周波パッケージに内蔵しなければならない場合に、この帯域通過フィルタと同等の機能を有する内蔵用フィルタとして好適である。
【００８３】
また、通過帯域の中心周波数ｆ０の約１／４波長の間隔で主線路１にオープンスタブ２Ａ、２Ｂが接続され、少なくとも１つのオープンスタブの所定周波数（入力サセプタンスが無限大となる周波数）が他のオープンスタブの所定周波数と異なるようにすることにより、通過帯域の反射特性が極めて良好で、且つ、通過帯域の低周波側と高周波側に現れる阻止帯域の帯域幅が広い帯域阻止フィルタが得られる。
【００８４】
なお、上記実施の形態１では、理解を容易にするために、従来のフィルタ形式に対応させて、２つのオープンスタブ２Ａ、２Ｂを用いたフィルタについて説明したが、オープンスタブの数は任意に設定され得ることは言うまでもない。
【００８５】
また、説明の簡素化を目的として、各オープンスタブ２Ａ、２Ｂを構成する伝送線路の長さθ１ａ〜θ１ｃ、θ２ａ〜θ２ｃの関係を、前述の式（１）のように選択したが、長さθ１ａ〜θ１ｃ、θ２ａ〜θ２ｃの関係は任意に選択可能であり、（１）式の例に限定されないことは言うまでもない。
【００８６】
実施の形態２．
なお、上記実施の形態１では、各オープンスタブ２Ａ、２Ｂを構成する伝送線路のパターン形状（インピーダンスステップ）による各インピーダンス比Ｋ１、Ｋ２（式（２）参照）を、たとえば、Ｋ１＝１．１（＞１）、Ｋ２＝０．９（＜１）に選択したが、他のパターン形状により任意のインピーダンス比を選択してもよい。
【００８７】
図６はこの発明の実施の形態２による各オープンスタブ２Ａ、２Ｂのパターン形状を示す平面図（図２に対応）であり、図７はこの発明の実施の形態２による帯域阻止フィルタの反射特性および通過特性を示す説明図（図５に対応）である。
【００８８】
図６、図７において、前述（図２、図５参照）と同様のものについては、前述と同一符号を付して、詳述を省略する。
なお、この発明の実施の形態２による基本的なフィルタ構造は、前述（図１、図３参照）と同様であり、２つのオープンスタブ２Ａ、２Ｂのパターン形状が異なるのみである。
【００８９】
また、この発明の実施の形態２による帯域阻止フィルタの基本的な動作は、前述と同様である。
この場合、図６内のパターン幅で示すように、オープンスタブ２Ａの伝送線路７−１ａ〜７−１ｃのインピーダンス比Ｋ１（＝Ｚ１ａ／Ｚ１ｂ）は「１・４」程度に選択され、オープンスタブ２Ｂの伝送線路７−２ａ〜７−２ｃのインピーダンス比Ｋ２（＝Ｚ２ａ／Ｚ２ｂ）は「１．７」程度に選択されている。
【００９０】
このように、各インピーダンス比Ｋ１、Ｋ２は、いずれも１よりも大きい値に選択されている。
したがって、図７の反射特性および通過特性のように、入力サセプタンスは、規格化周波数が「０．４」程度および「１．３」程度の各周波数帯において無限大となり、この結果、上記２つの周波数帯において、２つの阻止帯域５ａおよび５ｂが形成される。
【００９１】
すなわち、２つのインピーダンス比Ｋ１、Ｋ２の両方を、「１」よりも大きく選択し且つ各値をわずかに異ならせることにより、各阻止帯域５ａ、５ｂの広さを確保しつつ、各阻止帯域５ａ、５ｂとその間に存在する通過帯域６との位置関係を前述（実施の形態１）の場合と比べて変化させることができる。
【００９２】
つまり、２つのオープンスタブ２Ａ、２Ｂのインピーダンス比Ｋ１、Ｋ２の両方が「１」よりも大きな値となるように、各スタブの伝送線路の特性インピーダンスＺ１ａ〜Ｚ１ｃ、Ｚ２ａ〜Ｚ２ｃが選択されているので、通過帯域の中心周波数ｆ０を基準に考えたときに、通過帯域６の反射特性を良好に保持したままで、第１の阻止帯域５ａを規格化周波数「０．５」よりも低周波側に配置し、第２の阻止帯域５ｂを規格化周波数「１．５」よりも低周波側に配置することができる。
【００９３】
このように、インピーダンスステップ付きのオープンスタブ２Ａ、２Ｂを用いてインピーダンス比Ｋ１、Ｋ２を可変設定することにより、通過帯域の中心周波数ｆ０に対する２つの阻止帯域５ａ、５ｂを、規格化周波数「０．５×ｆ０」および「１．５×ｆ０」よりも低周波側に設けることができる。　なお、図７から明らかなように、第２の阻止帯域５ｂは、第１の阻止帯域５ａに対して、ほぼ３倍の周波数帯になる。
【００９４】
また、この発明の実施の形態２による帯域阻止フィルタを、逆に帯域通過フィルタと見立てた場合には、通過帯域６の高周波側で急峻な減衰特性を有するフィルタを実現することができる。
さらに、この場合も、基本的に前述と同様の作用効果を奏する。
【００９５】
実施の形態３．
なお、上記実施の形態２では、各スタブ２Ａ、２Ｂのインピーダンス比Ｋ１、Ｋ２の両方を「１」よりも大きく設定したが、インピーダンス比Ｋ１、Ｋ２の両方を「１」よりも小さく設定してもよい。
【００９６】
図８はこの発明の実施の形態３による各オープンスタブ２Ａ、２Ｂのパターン形状を示す平面図（図６に対応）であり、図９はこの発明の実施の形態３による帯域阻止フィルタの反射特性および通過特性を示す説明図（図７に対応）である。
【００９７】
図８、図９において、前述（図６、図７参照）と同様のものについては、前述と同一符号を付して、詳述を省略する。
この場合も、基本的なフィルタ構造および動作は前述と同様であり、２つのオープンスタブ２Ａ、２Ｂのパターン形状が異なるのみである。
【００９８】
図８において、各伝送線路のパターン幅で示すように、オープンスタブ２Ａの伝送線路７−１ａ〜７−１ｃのインピーダンス比Ｋ１（＝Ｚ１ａ／Ｚ１ｂ）は「０．６」程度に選択され、オープンスタブ２Ｂのインピーダンス比Ｋ２（＝Ｚ２ａ／Ｚ２ｂ）は「０．７」程度に選択されている。
【００９９】
このように、各インピーダンス比Ｋ１、Ｋ２は、いずれも１よりも小さい値に選択されている。
したがって、図９の反射特性および通過特性のように、入力サセプタンスは、規格化周波数が「０．５５」程度および「１．７」程度の各周波数帯において無限大となり、この結果、上記２つの周波数帯において、２つの阻止帯域５ａおよび５ｂが形成される。
【０１００】
すなわち、２つのインピーダンス比Ｋ１、Ｋ２の両方を、「１」よりも小さく選択し且つ各値をわずかに異ならせることにより、各阻止帯域５ａ、５ｂの広さを確保しつつ、各阻止帯域５ａ、５ｂとその間に存在する通過帯域６との位置関係を前述（実施の形態１、２）の場合と比べて変化させることができる。
【０１０１】
つまり、各スタブ２Ａ、２Ｂを構成する伝送線路の特性インピーダンスＺ１ａ〜Ｚ１ｃ、Ｚ２ａ〜Ｚ２ｃは、各インピーダンス比Ｋ１、Ｋ２の両方が「１」よりも小さい値となるように選択されており、通過帯域の中心周波数ｆ０を基準に考えたときに、通過帯域６の反射特性を良好に保持したままで、第１の阻止帯域５ａを規格化周波数「０．５」よりも高周波側に配置し、第２の阻止帯域５ｂを規格化周波数「１．５」よりも高周波側に配置することができる。
【０１０２】
なお、この場合も、第２の阻止帯域５ｂは、第１の阻止帯域５ａに対してほぼ３倍の周波数帯になる。
また、この場合、インピーダンス比Ｋ１、Ｋ２を「１」よりも小さい値に選択しているので、各スタブを構成する伝送線路７−１ａ〜７−１ｃ、７−２ａ〜７−２ｃの長さが小さくなる。したがって、前述（図２、図６）の場合と比べて、各オープンスタブ２Ａ、２Ｂの全長が短くなるので、帯域阻止フィルタの小型化を実現することができる。
【０１０３】
また、この発明の実施の形態３による帯域阻止フィルタを、逆に帯域通過フィルタと見立てた場合には、通過帯域６の低周波側で急峻な減衰特性を有するフィルタを実現することができる。
【０１０４】
さらに、上記実施の形態１〜３のように、低損失で且つ通過帯域の低周波側および高周波側で減衰する通過特性を有するフィルタを内蔵した高周波パッケージを考えた場合、低コストで容易に多層構造を形成できるものの誘電体損失が必ずしも小さくない材料で高周波パッケージを作製する際に、基本的に損失の問題からパッケージへの内蔵が容易でない帯域通過フィルタの代替として、多層構造への内蔵が行うことができる。
【０１０５】
このような帯域通過フィルタ（または、帯域阻止フィルタ）の高周波パッケージへの内蔵化が実現することにより、高周波パッケージ（または、高周波モジュール）の部品点数の削減が可能となり、低コスト化、信頼性向上を実現することができる。
【０１０６】
すなわち、ＬＴＣＣなどの材料で構成された高周波パッケージや高周波モジュールに内蔵しても、低損失なフィルタが得られる。
特に、ＬＴＣＣなどの材料（多層構造を比較的容易に且つ安価に作製できることから、高周波パッケージや高周波モジュールに適しているものの、誘電体損失があまり小さくない、または非常に薄い材料）でフィルタを構成する場合には、上記フィルタの低損失性は極めて有効である。
【０１０７】
つまり、フィルタを構成する材料の影響を受けやすい帯域通過フィルタを、ＬＴＣＣなどで構成される高周波パッケージに内蔵しなければならない場合に、この帯域通過フィルタと同等の機能を有する内蔵用フィルタとして、上記実施の形態１〜３の帯域阻止フィルタは適している。
【０１０８】
実施の形態４．
なお、上記実施の形態１〜３では、実際に帯域阻止フィルタを内蔵した高周波モジュールについて具体的に言及しなかったが、高周波モジュール（ＭＣＭ：Ｍｕｌｔｉ−Ｃｈｉｐ　Ｍｏｄｕｌｅ）を以下のように構成してもよい。
【０１０９】
図１０はこの発明の実施の形態４による高周波モジュールを示す平面図であり、図１１は図１０内のＡ−Ａ’線による断面図、図１２は図１０に示す高周波モジュールからリッド（蓋に相当する部分）を取り除いた状態を示す平面図である。
【０１１０】
図１０〜図１２において、１０ａ〜１０ｅは地導体、１１ａ〜１１ｄはストリップ導体であり、それぞれ、前述（図１参照）の地導体１０ａ、１０ｂおよびストリップ導体１１と同様のものである。
【０１１１】
１２はＬＴＣＣなどの多層構造のセラミクス材料で形成したパッケージ（ベースとなる部分）である。
１３は同じくＬＴＣＣなどで形成されたリッド（蓋の部分）である。
【０１１２】
１４ａは入力側の高周波信号端子、１４ｂは出力側の高周波信号端子である。
１５ａはパッケージ１２上において入力側に実装された半導体素子（ＭＭＩＣ）、１５ｂはパッケージ１２上において出力側に実装された半導体素子である。
【０１１３】
１６ａ、１６ｂは高周波信号端子１４ａ、１４ｂ以外の端子であり、各半導体素子１５ａ、１５ｂを個別に駆動または制御するためのＤＣ電圧を供給する。
【０１１４】
１７ａ、１７ｂはボンドワイヤであり、半導体素子１５ａとパッケージ１２上のストリップ導体１１ａ、１１ｂとの間を接続する。
同様に、ボンドワイヤ１７ｃ、１７ｄは、半導体素子１５ｂとパッケージ１２上のストリップ導体１１ｂ、１１ｃとの間を接続する。
【０１１５】
パッケージ１２上には、各半導体素子１５ａ、１５ｂを配置するための凹部が構成されており、さらに、パッケージ１２の上面は、リッド１３により封止されている。
１９ａ、１９ｂはパッケージ１２内のキャビティ（空洞構造）であり、各半導体素子１５ａ、１５ｂの上面とリッド１３との間に構成される。
【０１１６】
このように、各半導体素子１５ａ、１５ｂは、キャビティ１９ａ、１９ｂ内に気密封止されて実装されるので、パッケージ１２の周囲の雰囲気や水分からガードされ、素子の劣化が抑制される。
【０１１７】
１８はパッケージ１２の多層構造を利用して構成されたフィルタ回路であり、前述の各実施の形態１〜３における帯域阻止フィルタを構成している。
３ａ、３ｂはフィルタ回路１８の入出力線路であり、前述（図１参照）と同様のものである。
【０１１８】
なお、図１０〜図１２では図示を省略しているが、パッケージ１２またはリッド１３の各層に設けられた地導体１０ａ〜１０ｅの間には、電気的に相互接続するためのスルーホール（ビア）が多層構造内に配置されているものとする。
同様に、半導体素子１５ａ、１５ｂ上の詳細な導体パターンなども省略されている。
【０１１９】
次に、図１０〜図１２に示したこの発明の実施の形態４による高周波モジュールの動作について説明する。
まず、高周波信号端子１４ａから入力された高周波信号は、ストリップ導体１１ａから、地導体１０ｄおよび１０ｃ間に構成されたマイクロストリップ線路（または、ストリップ線路）を通り、さらに、ボンドワイヤ１７ａを通って半導体素子１５ａに入力される。
【０１２０】
半導体素子１５ａは、端子１６ａからＤＣ供給されることにより、入力された高周波信号に対して増幅処理または周波数変換処理などを施した後、ボンドワイヤ１７ｂを通してストリップ導体１１ｂに出力する。
【０１２１】
半導体素子１５ａから出力された高周波信号は、ストリップ導体１１ｂから、地導体１０ｄおよび１０ｃ間に構成された線路を通って、フィルタ回路１８に伝送される。
【０１２２】
次に、フィルタ回路１８は、入力された高周波信号から、所要信号の低周波側および高周波側に発生した不要な周波数成分を除去した後、半導体素子１５ｂに伝送する。
最後に、半導体素子１５ｂは、入力された高周波信号に対してさらに増幅処理または周波数変換処理などを施した後、高周波信号端子１４ｂから出力する。
【０１２３】
このように、この発明の実施の形態４による高周波モジュールは、ＬＴＣＣを用いて構成された多層構造のパッケージ１２を有しており、パッケージ１２の内側に設けられたキャビティ（空洞構造）１９ａ、１９ｂ内に半導体素子１５ａ、１５ｂを実装し、各半導体素子１５ａ、１５ｂをリッド１３により気密封止している。
【０１２４】
また、フィルタ回路１８（前述の各実施の形態１〜３の帯域阻止フィルタ）をパッケージ１２の多層構造内に内蔵しているので、実装部品の数が低減され、したがって、高周波モジュールの部品点数が少なく低コストで構成できるうえ、信頼性を向上させることができる。
【０１２５】
なお、上記実施の形態４では、パッケージ１２と同じ基板材料のＬＴＣＣを用いてリッド１３を構成したが、必ずしもＬＴＣＣ製のリッド１３を用いる必要はなく、要求される気密条件および信頼性などに合わせた封止手段が用いられ得ることは言うまでもない。
【０１２６】
【発明の効果】
以上のように、この発明によれば、主線路を形成する伝送線路と、伝送線路の一端に設けられた入力端子と、伝送線路の他端に設けられた出力端子と、通過帯域の中心周波数において入力サセプタンスが０となる複数のオープンスタブとを備えた帯域阻止フィルタであって、複数のオープンスタブは、通過帯域の中心周波数の約１／４波長の間隔で伝送線路に接続され、複数のオープンスタブは、それぞれ個別に、入力サセプタンスが無限大となる所定周波数を有し、複数のオープンスタブのうちの少なくとも１つのオープンスタブの所定周波数は、他のオープンスタブの所定周波数とは異なるように選択されたので、通過帯域として設定された周波数帯の高周波側と低周波側との双方に阻止帯域を有し、低損失で且つ反射特性の良好な帯域阻止フィルタが得られる効果がある。
【０１２７】
また、この発明によれば、複数のオープンスタブのうちの少なくとも１つのオープンスタブは、互いに縦続接続された第１〜第３の伝送線路により構成され、第１〜第３の伝送線路のうちの中間に接続された第２の伝送線路の特性インピーダンスは、第１および第３の伝送線路の特性インピーダンスとは異なるように選択されたので、特に、多層構造を容易に構成できるものの誘電体損失が必ずしも良好でない材料（非常に薄い材料、または、加工精度があまり高く取れないＬＴＣＣなどの材料）でフィルタを作製する場合に、帯域通過フィルタの代替としても使用可能なうえ、低損失且つ反射特性の良好な帯域阻止フィルタが得られる効果がある。
【０１２８】
また、この発明によれば、主線路を形成する伝送線路と、伝送線路の一端に設けられた入力端子と、伝送線路の他端に設けられた出力端子と、通過帯域の中心周波数において入力サセプタンスが０となる複数のオープンスタブとを備えた帯域阻止フィルタであって、複数のオープンスタブは、通過帯域の中心周波数の約１／４波長の間隔で伝送線路に接続され、複数のオープンスタブの全ては、それぞれ、互いに縦続接続された第１〜第３の伝送線路により構成され、複数のオープンスタブのそれぞれについて、第１〜第３の伝送線路のうちの中間に接続された第２の伝送線路の特性インピーダンスは、第１および第３の伝送線路の特性インピーダンスとは異なるように選択され、第２の伝送線路の特性インピーダンスに対する第１および第３の伝送線路の特性インピーダンスの比は、１よりも大きい値に選択されたので、特に、多層構造を容易に構成できるものの誘電体損失が必ずしも良好でない材料でフィルタを作製する場合に、帯域通過フィルタの代替としても使用可能なうえ、低損失且つ反射特性の良好な帯域阻止フィルタが得られる効果がある。
【０１２９】
また、この発明によれば、主線路を形成する伝送線路と、伝送線路の一端に設けられた入力端子と、伝送線路の他端に設けられた出力端子と、通過帯域の中心周波数において入力サセプタンスが０となる複数のオープンスタブとを備えた帯域阻止フィルタであって、複数のオープンスタブは、通過帯域の中心周波数の約１／４波長の間隔で伝送線路に接続され、複数のオープンスタブの全ては、それぞれ、互いに縦続接続された第１〜第３の伝送線路により構成され、複数のオープンスタブのそれぞれについて、第１〜第３の伝送線路のうちの中間に接続された第２の伝送線路の特性インピーダンスは、第１および第３の伝送線路の特性インピーダンスとは異なるように選択され、第２の伝送線路の特性インピーダンスに対する第１および第３の伝送線路の特性インピーダンスの比は、１よりも小さい値に選択されたので、特に、多層構造を容易に構成できるものの誘電体損失が必ずしも良好でない材料でフィルタを作製する場合に、帯域通過フィルタの代替としても使用可能なうえ、低損失且つ反射特性の良好な帯域阻止フィルタが得られる効果がある。
【０１３０】
また、この発明によれば、上記帯域阻止フィルタを内蔵することにより、良好な性能を維持しながらコストダウンおよび信頼性向上を実現した高周波パッケージが得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるストリップ線路タイプの帯域阻止フィルタを示す分解斜視図である。
【図２】この発明の実施の形態１による帯域阻止フィルタのストリップ導体パターン形状を示す平面図である。
【図３】この発明の実施の形態１による帯域阻止フィルタを示す回路構成図である。
【図４】この発明の実施の形態１における帯域阻止フィルタのオープンスタブの入力サセプタンスの周波数特性を示す説明図である。
【図５】この発明の実施の形態１による帯域阻止フィルタの反射特性および通過特性を示す説明図である。
【図６】この発明の実施の形態２による帯域阻止フィルタのストリップ導体パターン形状を示す平面図である。
【図７】この発明の実施の形態２による帯域阻止フィルタの反射特性および通過特性を示す説明図である。
【図８】この発明の実施の形態３による帯域阻止フィルタのストリップ導体パターン形状を示す平面図である。
【図９】この発明の実施の形態３による帯域阻止フィルタの反射特性および通過特性を示す説明図である。
【図１０】この発明の実施の形態４による高周波パッケージを示す平面図である。
【図１１】図１０内のＡ−Ａ’線による断面図である。
【図１２】図１０に示す高周波パッケージからリッド（蓋）に相当する部分を除去した状態を示す平面図である。
【図１３】従来の帯域阻止フィルタを示す回路構成図である。
【図１４】従来の帯域阻止フィルタのオープンスタブの入力サセプタンスの周波数特性を示す説明図である。
【図１５】従来の帯域阻止フィルタの反射特性および通過特性を示す説明図である。
【符号の説明】
１　伝送線路（主線路）、２Ａ、２Ｂ　オープンスタブ、３ａ　入力端子、３ｂ　出力端子、４ａ、４ｂ　オープンスタブの接続位置（スタブ回路の分岐部）、５ａ、５ｂ　阻止帯域、６　通過帯域、７−１ａ〜７−１ｃ　オープンスタブ２Ａを構成する３つの伝送線路、７−２ａ〜７−２ｃ　オープンスタブ２Ｂを構成する３つの伝送線路、９ａ、９ｂ　誘電体基板、１１　ストリップ導体、１２パッケージ、１３　リッド（パッケージ）、１５ａ、１５ｂ　半導体素子（ＭＭＩＣ）、１８　フィルタ回路（帯域阻止フィルタ）、１９ａ、１９ｂ　キャビティ。
【図１】
2004056441.tif 000003
【図２】
2004056441.tif 000004
【図３】
2004056441.tif 000005
【図４】
2004056441.tif 000006
【図５】
2004056441.tif 000007
【図６】
2004056441.tif 000008
【図７】
2004056441.tif 000009
【図８】
2004056441.tif 000010
【図９】
2004056441.tif 000011
【図１０】
2004056441.tif 000012
【図１１】
2004056441.tif 000013
【図１２】
2004056441.tif 000014
【図１３】
2004056441.tif 000015
【図１４】
2004056441.tif 000016
【図１５】
2004056441.tif 000017