(57)【要約】【課題】層または層シーケンスに、少なくとも１つのメサ構造またはリッジ構造、または電気的にポンピングされる少なくとも１つの領域の形成方法において、自己調整的であり、かつ、とりわけ２μｍ以下の構造幅を技術的に簡単に形成できる形成方法を提供すること。【解決手段】層または層シーケンス上に取り付けられた犠牲層上にマスク層を取り付けて構造化してメサ寸法またはリッジ寸法を決定し、犠牲層および層または層シーケンスを部分除去して層または層シーケンスにメサ構造またはリッジ構造を形成し、犠牲層の一部を露出された該犠牲層の側面から選択的に除去して犠牲層上に残った層と比較して狭幅の犠牲層を残し、形成された構造の縁部にコーティングを取り付け、その際には残留する犠牲層の側面を完全にコーティング材料によって被覆して犠牲層を除去し、犠牲層上に残留する層を剥離する方法。【選択図】図２
2004289149.tif 000002
【特許請求の範囲】
【請求項１】
層または層シーケンスに少なくとも１つのメサ構造またはリッジ構造を形成するための方法であって、
メサ構造またはリッジ構造の縁部にコーティングを設け、
前記コーティングを、該メサ構造またはリッジ構造を露出させた後に取り付ける形式の方法において、
ａ）犠牲層を層または層シーケンス上に取り付けるステップと、
ｂ）マスク層を前記犠牲層上に取り付け、メサ寸法またはリッジ寸法を定義するステップと、
ｃ）前記犠牲層および層または層シーケンスを部分的に除去、とりわけ異方性エッチングし、該層または層シーケンスにメサ構造またはリッジ構造を形成するステップと、
ｄ）ステップｃ）で露出された犠牲層の側面から該犠牲層の一部を選択的に除去し、層または層シーケンスから見て犠牲層の上方に残留する層と比較して狭幅の犠牲層を残すステップと、
ｅ）少なくともステップａ）〜ｄ）で形成された構造の縁部にコーティングを取り付け、その際には、残留する犠牲層の側縁部をコーティング材料によって完全には被覆しないようにするステップと、
ｆ）前記犠牲層を少なくとも部分的に除去し、層または層シーケンスから見て犠牲層の上方に残留する層を剥離することを特徴とする方法。
【請求項２】
ステップｆ）において前記犠牲層を完全に除去し、コーティングに層または層シーケンスに対する窓を形成する、請求項１記載の方法。
【請求項３】
前記窓内に、層または層シーケンス上に、電気的接続金属被覆部を取り付ける、請求項２記載の方法。
【請求項４】
ＩｎｘＡｌｙＧａ１−ｘ−ｙＮをベースとする少なくとも１つのリッジ導波路（Ridge-Waveguide）レーザダイオードチップを製造するための方法であって、
０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１である形式の方法において、
請求項１から３までのいずれか１項記載の方法によって、幾何的なリッジ導波路構造を形成することを特徴とする方法。
【請求項５】
リッジ導波路構造の幅は、２μｍ以下である、請求項４記載の方法。
【請求項６】
ステップｃ）においてドライエッチングによってレーザファセットを形成し、
コーティングは、反射加工または反射防止加工された層システムを有する、請求項４または５記載の方法。
【請求項７】
少なくとも１つの発光ダイオードチップを製造するための方法であって、
該少なくとも１つの発光ダイオードチップは、光線放射性の層シーケンスの側面のコーティングを有する形式の方法において、
前記光線放射性の層シーケンスの幾何的構造および前記コーティングを、請求項１から３までのいずれか１項記載の方法によって形成することを特徴とする方法。
【請求項８】
該発光ダイオードチップの縁部長さは、２μｍ以下である、請求項７記載の方法。
【請求項９】
少なくとも１つの利得導波型レーザダイオードを層シーケンスで製造するための方法であって、
前記層シーケンスは、たとえばＩｎｘＡｌｙＧａ１−ｘ−ｙＮをベースとしており、
０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１である形式の方法において、
ａ）犠牲層を層シーケンス上に取り付けるステップと、
ｂ）マスク層を前記犠牲層上に取り付け、構造化するステップと、
ｃ）前記マスク層によってコーティングされていない、前記犠牲層の領域を部分的に除去、たとえば異方性エッチングするステップと、
ｄ）ステップｃ）で露出された前記犠牲層の側面から、該犠牲層の一部を選択的に除去し、層シーケンスから見て該犠牲層上に残留する層と比較して狭幅の犠牲層を残し、前記犠牲層によって、レーザダイオードの電気的にポンピングされる領域を定義するステップと、
ｅ）少なくともステップａ）〜ｄ）で形成された構造の縁部にコーティングを取り付け、その際には、残留する犠牲層の側面をコーティング材料によって完全には被覆しないようにするステップと、
ｆ）前記犠牲層を少なくとも部分的に除去し、層または層シーケンスから見て該犠牲層上に残留する層を剥離することを特徴とする方法。
【請求項１０】
ポンピングされる前記領域の幅は、２μｍ以下である、請求項９記載の方法。
【請求項１１】
ステップｆ）において犠牲層を完全に除去し、コーティングに層シーケンスに対する窓を形成する、請求項９または１０記載の方法。
【請求項１２】
前記窓に、層シーケンス上に電気的接続金属被覆部を取り付ける、請求項１１記載の方法。
【請求項１３】
前記犠牲層は、金属、誘電体、ポリマー、エピタキシャル成長した材料、またはこれらの材料の組み合わせから成る、請求項１から１２までのいずれか１項記載の方法。
【請求項１４】
ステップｂ）において、第１のマスク層を犠牲層上に、第２のマスク層を第１のマスク層上に取り付けて構造化する、請求項１から１３までのいずれか１項記載の方法。
【請求項１５】
マスク層を取り付ける前に、犠牲層上にカバー層を取り付ける、請求項１から１４までのいずれか１項記載の方法。
【請求項１６】
リッジ導体路構造の幅、縁部長さ、ないしはポンピングされる領域の幅は、１．５μｍ以下である、請求項４または８または１０記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、層または層シーケンスにおいて電気的にポンピングされる少なくとも１つの領域または少なくとも１つのメサ構造またはリッジ構造を形成する方法関する。
【０００２】
本発明はとりわけ、光電的半導体チップのための窒化物III‐V族化合物材料をベースとする半導体層シーケンス上または該半導体層シーケンス内に少なくとも１つのメサ構造またはリッジ構造を形成する方法に関する。
【０００３】
さらに本発明は、窒化物III‐V族化合物半導体材料をベースとしたレーザダイオードを２μｍ以下の導波路幅で製造する方法に関する。
【背景技術】
【０００４】
屈折率導波型レーザダイオードチップおよび利得導波型レーザダイオードチップの公知の製造方法が、ＤＥ１０１４７７９１に記載されている。そこで提案および提供されているリソグラフィ技術（コンタクト露光）では、技術的に大きな手間をかけないと、２μｍより小さな導波路幅を有するレーザダイオードを得ることはできない。ＳｉＯ２パッシベーションに０．５μｍ幅の窓を開けると、導波路幅が小さい場合、より多くの分路が生じてしまう。このような分路は、調整公差（０．５μｍ）およびランアウト作用（２インチにわたって２μｍまでのずれ）によって生じる。
【０００５】
たとえばKuramoto et. al., Jpn. J. Appl. Phys. Vol.40 (2001), pp. L925-927, Part 2, No.9A/B; Kimura et. al. Mat. Res. Soc. Symp. Proc. Vol.693 (2002) およびKuramoto et. al., phys. stat. sol. (a) 192, No.2, 329-334 (2002) から公知のＲｉＳ手法（Ridge by Selective regrowth）では、上部の導波路の成長後にエピタクシーが中断される。続いてその上に沈着された誘電性の中間層（たとえばＳｉＯ２）に、ストライプ形の窓が開けられる（フォトリソグラフィおよびエッチングによる構造化）。第２のエピタクシーステップにおいて、窓ストライプ内に導波路の外被層およびコンタクト層が成長する。この手法では、複数のエピタクシーステップが必要である。リッジ導波路レーザにおいてエッチング深度を変更することによって実現される屈折率導波を変更することは困難である。
【０００６】
上記のＲｉＳ手法に類似する「ＩｎＧａＮ内部ストライプレーザダイオード」の製造手法が、Nunoue et. al., Jpn. J. Appl. Phys., Vol.37 (1998), pp 1470-1473, Part 1, No.3Bに記載されている。
【０００７】
現在、窒化物III‐V族化合物半導体材料をベースとする光電的チップのグループにはとりわけ、エピタキシャル形成された半導体層が、窒化物III‐V族半導体材料系ＩｎｘＡｌｙＧａ１−ｘ−ｙＮから成る材料を有する少なくとも１つの個別層を有するチップが含まれる。ここでは、０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１である。前記エピタキシャル形成された半導体層は通常、異なる個別層から成る層シーケンスである。半導体層はたとえば、従来のｐｎ接合部か、２重ヘテロ構造か、単一量子井戸構造（ＳＱＷ構造）か、または多重量子井戸構造（ＭＱＷ構造）を有する。このような層シーケンスは当業者に基本的に公知であるから、ここでは詳細に説明されない。これらの層シーケンスはたとえば、Nunoue et. al., Jpn. J. Appl. Phys., Vol.37 (1998), pp 1470-1473, Part 1, No.3B; Kuramoto et. al., Jpn. J. Appl. Phys., Vol.40 (2001), pp. L925-927, Part 2, No.9A/B; Kimura et. al., Mat. Res. Soc. Symp. Proc. Vol.693 (2002); Kuramoto et. al., phys. stat. sol. (a) 192, No.2, 329-334 (2002); Tojyo et. al. Jpn. J. Appl. Phys. 41, 1829 (2002) およびBulman et al., in Properties Processing and Applications of Gallium Nitride and Related Semiconductors, 616 (1998) に記載されている。これをもって、これらの開示内容を本願にて引用参照する。
【特許文献１】ＤＥ１０１４７７９１
【非特許文献１】Kuramoto et. al., Jpn. J. Appl. Phys. Vol.40 (2001), pp. L925-927, Part 2, No.9A/B
【非特許文献２】Kimura et. al. Mat. Res. Soc. Symp. Proc. Vol.693 (2002)
【非特許文献３】Kuramoto et. al., phys. stat. sol. (a) 192, No.2, 329-334 (2002)
【非特許文献４】Nunoue et. al., Jpn. J. Appl. Phys., Vol.37 (1998), pp 1470-1473, Part 1, No.3B
【非特許文献５】Nunoue et. al., Jpn. J. Appl. Phys., Vol.37 (1998) , pp 1470-1473, Part 1, No.3B
【非特許文献６】Kuramoto et. al., Jpn. J. Appl. Phys., Vol.40 (2001), pp. L925-927, Part 2, No.9A/B
【非特許文献７】Kimura et. al., Mat. Res. Soc. Symp. Proc. Vol.693 (2002)
【非特許文献８】Kuramoto et. al., phys. stat. sol. (a) 192, No.2, 329-334 (2002); Tojyo et. al. Jpn. J. Appl. Phys. 41, 1829 (2002)
【非特許文献９】Bulman et al., in Properties Processing and Applications of Gallium Nitride and Related Semiconductors, 616 (1998)
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、層または層シーケンスに、少なくとも１つのメサ構造またはリッジ構造、または電気的にポンピングされる少なくとも１つの領域の形成方法において、自己調整的であり、かつ、とりわけ２μｍ以下の構造幅を技術的に簡単に形成できる形成方法を提供することである。
【課題を解決するための手段】
【０００９】
前記課題は、ａ）犠牲層を層または層シーケンス上に取り付け、ｂ）マスク層を犠牲層上に取り付けて構造化し、メサ寸法またはリッジ寸法を決定し、ｃ）犠牲層および層または層シーケンスを部分的に除去、とりわけ異方性エッチングして、層または層シーケンスにメサ構造またはリッジ構造を形成し、ｄ）犠牲層の一部を、ステップｃ）で露出された該犠牲層の側面から選択的に除去して、層または層シーケンスから見て犠牲層上に残留する層と比較して狭幅の犠牲層を残し、ｅ）ステップａ）〜ｄ）で形成された構造の少なくとも縁部にコーティングを取り付け、その際には、残留する犠牲層の側面を完全にコーティング材料によって被覆せず、ｆ）少なくとも部分的に犠牲層を除去し、層または層シーケンスから見て犠牲層上に残留する層を剥離することを特徴とする方法によって解決される。
【発明を実施するための最良の形態】
【００１０】
本方法の有利な実施形態および発展形態は、従属項２〜８および１０〜１６に記載されている。
【００１１】
以下で犠牲層、カバー層およびマスク層を言及する場合、これらは、犠牲層、カバー層ないしはマスク層の機能を果たす個々の層も２つまたはそれ以上の層のシーケンスも同様に指す。
【００１２】
特に有利な方法では、層または層シーケンス上に犠牲層を配置し、該犠牲層上にカバー層およびマスク層を形成する。前記層または層シーケンスは専ら半導体材料層から成るか、または半導体材料層と該半導体材料層上に配置された１つまたは複数の金属層を有する。マスク層シーケンスは、第１のマスク層および第２のマスク層を有する。マスク層またはマスク層シーケンスを構造化することにより、このマスク層またはマスク層シーケンスによって、層または層シーケンスにおいて所望のメサ寸法またはリッジ寸法を定義する。続いて、カバー層、犠牲層および層または層シーケンスを、とりわけ異方性エッチングによって部分的に除去し、層または層シーケンスに所望のメサ構造またはリッジ構造を形成する。このステップの後、犠牲層を、露出された該犠牲層の側面から部分的に選択的に除去し、カバー層と比較して狭幅の、犠牲層材料から成るリッジを、層または層シーケンスとカバー層との間に残す。少なくとも、先行のステップで形成された構造の縁部に、コーティングを取り付ける。その際には特に、層または層シーケンスとカバー層との間に残留する犠牲層の側面を、完全にコーティング材料によってコーティングせず、後続のステップでは残留する犠牲層を部分的に除去し、マスク層も含めてカバー層を剥離する。
【００１３】
ここではカバー層は、マスク層と犠牲層との間の接着層の機能を有するか、または犠牲層を化学的ウェットエッチングするためのエッチングストップ層の機能を有するか、または前記双方の機能を同時に有する。マスク層が接着層もエッチングストップ層も必要としない場合、カバー層を省略することができる。
【００１４】
特に有利には犠牲層は、古典的なリフトオフ技術とは異なり、フォトレジストとは異なる材料から成る。可能な犠牲層の材料は、金属（たとえば金、銀、アルミニウム、パラジウム、チタン）、誘電体（酸化アルミニウム、酸化シリコン、窒化シリコン）、ポリマー層（たとえばポリイミド）、エピタキシャル成長した層（たとえばＩｎＮ、ＡｌＮ、ＧａＰ、ＧａＡｓ、ＩＮＰ）または前記材料から成る適した組み合わせである。
【００１５】
層または層シーケンスに対するコーティングに窓を形成し、たとえばその後、窓において電気的な接続メタライジングを層または層シーケンスに取り付けるため、犠牲層を有利には完全に、層または層シーケンスから除去する。
【００１６】
特に有利には、本方法は、リッジ導波路（Ridge-Waveguide）レーザダイオードチップの幾何的なリッジ導波路構造を形成するのに適している。前記リッジ導波路レーザダイオードチップは、とりわけＩｎｘＡｌｙＧａ１−ｘ−ｙＮを基礎としており、ここでは０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１である。この方法によって有利に、比較的技術的に簡単に自己調整的に、２μｍ以下の幅を有するリッジ導波路構造を実現することができ、ここではとりわけ、１．５μｍ以下の幅を有するリッジ導波路構造を実現することができる。
【００１７】
有利な実施形態では、ドライエッチングによってレーザファセットを形成することにより、コーティングに反射性または反射防止性の層システムが形成される。
【００１８】
さらに、本方法の基礎である基本的思想は有利には、利得導波型レーザダイオードチップを製造するのに適している。前記利得導波型レーザダイオードチップはたとえば、とりわけＩｎｘＡｌｙＧａ１−ｘ−ｙＮを基礎とする酸化物ストライプレーザであり、ここでは０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１である。ここでは、電気的にポンピングされるレーザダイオードチップの領域の幅が本方法によって定義される。特に有利には本方法は、２μｍ以下の幅を有する利得導波型酸化物ストライプレーザチップを製造するのに適している。前記幅はとりわけ、１．５μｍ以下である。しかし本方法は基本的に、電流が印加される領域の幅を正確に調整しなければならない別の構造においても使用することができる。
【００１９】
本方法は有利には、光線放射性の層シーケンスのコーティングされた側面を有する発光ダイオードチップを製造するのに適している。光線放射性の層シーケンスの幾何的な構造およびコーティングは、本発明による方法によって形成される。本方法はとりわけ、２μｍ以下の縁部長さを有する発光ダイオードチップを製造するのに適している。前記縁部長さはとりわけ、１．５μｍ以下である。
【００２０】
本方法によって、有利には自己調整的に、側方にコーティングされた半導体チップが製造される。前記半導体チップはとりわけ、オプト半導体チップ（たとえば屈折率導波型レーザダイオード、ＬＥＤ、ハイパワーレーザ、検出器）である。
【００２１】
本方法は、１つまたは複数の誘電層（ＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４等）、金属の層（Ａｕ，Ａｇ，Ｐｄ，Ａｌ）、有機ポリマー層、エピタキシャル層（ＩｎＮ，ＧａＡｓ、ＧａＰ等）から成るか、またはこれらの層の組み合わせから成るいわゆる犠牲層の使用を基礎としている。
【００２２】
本発明によって、オプト半導体チップ（たとえばリッジ導波路レーザチップ、ハイパワーレーザチップ、台形レーザチップ（Trapezlaser-Chip）；ＬＥＤチップ等）を改善するため、多数の種々の目的を実現することができる。
【００２３】
電気的および光学的にパッシベーションされたリッジ側縁部を有する屈折率導波型半導体レーザチップでは、本発明によってとりわけ消費電力を低減し、狭幅のリッジ幅を定義することによって歩留まりを向上させ、製造コストを低減することができる。
【００２４】
誘電性の層から成る電気的絶縁部を有する利得導波型半導体レーザチップおよび利得導波型半導体レーザアレイでは、本発明によってとりわけ構造幅を小さくし、かつたとえばハイパワーレーザおよび台形レーザにおいて該構造幅の再現性（歩留まり）を向上させ、構成素子の特性データを向上させることができる。
【００２５】
ドライエッチングおよび反射加工された種々の半導体レーザチップ（たとえばリッジレーザ、酸化物ストライプレーザ、台形レーザ、ハイパワーレーザ等）では、本発明によって、より向上された出力結合効率を有する構造を形成し、オンウェハ反射加工によって製造プロセスを簡略化することができる。
【００２６】
チップ側縁部がパッシベーションされているかまたは吸収性にコーティングされている種々の半導体レーザチップ（リッジレーザ、酸化物ストライプレーザ、台形レーザ、ハイパワーレーザ等）では、本発明によって不所望のリングモードが吸収層によって抑制される。こうすることによって有利に、構成素子の効率が向上し、漏れ電流が低減されるかまたは阻止される。
【００２７】
屈折率導波型レーザおよび利得導波型レーザでは、犠牲層を使用することにより、側方にパッシベーションされたリッジ導波路を有する半導体レーザダイオードが自己調整的に製造される。本方法によってとりわけ、より小さな導波路幅（＜２μｍ）を有する屈折率導波型レーザダイオードを、より高い歩留まりで製造することができる。ここでは、（たとえばコンタクト露光による）従来のフォトリソグラフィ技術を使用することができる。狭幅の導波路構造は、とりわけ短波長の領域において必要である。というのも、低いしきい電流でキンクフリーの動作が期待されるからである。
【００２８】
このようなレーザ構造を形成する場合には、構造化すべき半導体層上に犠牲層が取り付けられる。この犠牲層は、金属材料、誘電性の材料または有機材料から成り、これらの材料は選択的に半導体材料およびエッチングマスクにエッチングされるか、または除去される。この犠牲層は、（１つまたは複数の）電流拡大層および／または（１つまたは複数の）接着剤層等の別の層の間に挿入される。犠牲層上に取り付けられた材料（たとえばＳｉＯ２、Ｓｉ３Ｎ４、金属、フォトレジスト）はたとえばフォトリソグラフィによって、半導体層のためのエッチングマスクで構造化される。その後、犠牲層をウェットエッチングまたはドライエッチングすることにより、構造化されたリッジの両側にアンダーエッチングされる。半導体層がウェットエッチングまたはドライエッチングされてリッジ導波路が形成された後、パッシベーション層（誘電性または有機質）が導波路層として、電気的な絶縁のために全面積にわたって取り付けられる。
【００２９】
犠牲層厚さ、犠牲層のアンダーエッチング、パッシベーションの厚さ、パッシベーションの材料および／またはパッシベーションの沈着手法を最適化することにより、犠牲層の側方はパッシベーションによって完全に被覆されない。犠牲層を該犠牲層の側方の開口部によってエッチングまたは除去するか、または該犠牲層に機械的に作用（たとえば超音波、圧縮空気、機械的な払拭等）することにより、上部のエッチングマスクは剥離し、同時にリッジ上のパッシベーションの窓が開く。この窓によって、半導体が電気的に接続される。
【００３０】
本方法は有利には自己調整的にある。したがって、ウェハ領域全体にわたって、リッジ型レーザを製造するための従来の方法における分路問題が十分に解消される。というのも、リソグラフィの際の調整公差はほとんど重大ではないからだ。犠牲層のアンダーエッチングを最小にすることにより（たとえば両側で約２００〜３００ｎｍ）、パッシベーションの窓の幅がリッジ導波路の幅とほぼ等しくなる。ＤＥ１０１４７７９１Ａ１に記載されたパッシベーション下方のｐ型コンタクト金属被覆部と組み合わせることにより（これをもって、このＤＥ１０１４７７９１Ａ１をその点で引用参照する）、電気的接続面が最適化される。ｐサイドダウン取り付けの場合、熱出力損失がより幅広い金属被覆部を介して、有利により良好に排出されるので、構成素子の寿命が向上される。フォトリソグラフィを省略することにより、破壊の危険およびリッジレーザプロセスの実施時間が低減され、（とりわけ導波路幅が小さい構成素子の）歩留まりが格段に上昇する。
【００３１】
レーザファセットが（ドライ）エッチングされた後パッシベーションないしは反射加工された半導体レーザ（たとえばハイパワーレーザ、リッジ型レーザ、台形レーザ）では、本方法によって提供された自己調整的の技術によって、エッチングされた後パッシベーションされた構造が最適に調整される。この方法は、エッチングマスクおよび剥離マスクが自己調整的に配置されるにもかかわらず、該エッチングマスクおよび剥離マスクを異なる層システムから形成できるという利点を有する。さらに有利には、フォトレジストによる標準的な剥離技術が使用される。ドライエッチングプロセスで腐食された低溶媒のマスク（一般的にはフォトレジスト）によって有利には、該マスク上にコーティングされた構造を剥離するという（大抵は無駄な）試行を行わなくてもよい。
【００３２】
パッシベーションされたチップ側面を有するＬＥＤチップでは、漏れ電流が減少されるかまたは阻止され、構成部分の特性（たとえば耐破壊性）が向上される。（たとえば、酸化シリコン、窒化シリコン、酸化アルミニウム等の誘電性のパッシベーション層を取り付けることによって）チップ側面がパッシベーションされたＬＥＤチップは、電気的（阻止）特性において改善される。
【００３３】
本方法の別の利点および有利な実施形態および発展形態は、以下に図１ａ〜３と関連して記載された実施例に挙げられている。
【実施例】
【００３４】
異なる実施例でも、同一の構成要素または同機能の構成要素には、それぞれ同一の名称および参照番号が設けられている。図１ａ〜４ｃの図面は、スケール通りには示されていない。これらの図面において使用されている層厚さから、実際の層厚さの比率を推定することはできない。さらに、実施例には、本発明を説明するのに重要なステップのみが記載されている。もちろん、ここに記載された方法の順序は、各チップのための完全な製造プロセスを説明するものでは決してない。
【００３５】
図１ａ〜１ｇに概略的に示された実施例では、ＳｉＣ基板（ＳｉＣウェハ）７上に、リッジ導波路レーザダイオードチップのためのエピタクシー層シーケンス６が取り付けられており、このエピタクシー層シーケンス６上の全面積にわたって金属層シーケンスが（たとえば蒸着またはスパッタリングによって）沈着される。該リッジ導波路レーザダイオードチップはＩｎｘＡｌｙＧａ１−ｘ−ｙＮをベースとしており、ここでは０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１である。前記金属層シーケンスはＰｔ-ｐコンタクト金属層５（厚さ約４０ｎｍ）と、銀から成る犠牲層（またはリフトオフ層）（厚さ約３００ｎｍ）４と、Ｐｔから成るカバー層（厚さ約１０ｎｍ）３とから構成されている。この上に全面積にわたって、ＳｉＯ２から成る約５００ｎｍの厚さの第１のマスク層２が取り付けられ、この第１のマスク層２は第１のリソグラフィステップにおいて、ＲＩＥによってハードマスクとして構造化される。リッジ導波路幅は、予め構造化された第２のマスク層１によって定義される。ここでは第２のマスク層１は、現像されて構造化された約１．８μｍの厚さのフォトレジスト層である。ここでは、図１ａ〜１ｃを参照されたい。
【００３６】
フォトレジスト層１を剥離し、Ｐｔカバー層３をバックスパッタリングした後、Ａｕ犠牲層４を化学的ウェットエッチングする。犠牲層４の側方をアンダーエッチングすることにより、プロセス可能な最小のリッジ幅が決定される。Ｐｔ-ｐコンタクト金属層５がバックスパッタリングされた後、エピタクシー層シーケンス６が（たとえばＲＩＥによって）ディープエッチングされる。ここでは、図１ｄを参照されたい。
【００３７】
続いて全面積にわたって、約２５０μｍの厚さのＳｉＯ２から成るパッシベーション層ないしは絶縁層８が、ＣＶＤまたはスパッタリングによって沈着される。犠牲層４の厚さ、パッシベーション層ないしは絶縁層８の厚さ、およびＣＶＤプロセス／スパッタリングプロセスの厚さは、該パッシベーション層ないしは絶縁層８が犠牲層４を完全に被覆せずに側縁部が露出されて到達可能になるように、相互に調整される。ここでは図１ｅを参照されたい。
【００３８】
犠牲層４の高さにあるパッシベーション層ないしは絶縁層８の側方の開口部４０により、犠牲層４を化学的ウェットエッチングすることによって、該犠牲層と共に第１のマスク層２および第２のマスク層３を剥離し、Ｐｔ-ｐコンタクト金属層５をパッシベーション層ないしは絶縁層８の窓によって露出させる（図１ｆ）。前記窓８０は、ここではリッジ上に形成されている。
【００３９】
全面積にわたってＴｉ／Ａｕ接続金属層９を沈着させると、前記窓８０を介してリッジ導波路レーザダイオードチップのｐ型コンタクトが電気的に接続される（図１ｇ）。次にＴｉ／Ａｕ金属層９は、フォトリソグラフィおよびエッチングによって構造化される。
【００４０】
したがって、総じてリッジ導波路レーザダイオードプロセスには、リソグラフィステップが不可欠である。
【００４１】
図２ａ〜２ｇには、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮをベースとする酸化物ストライプレーザの製造方法が示されている。ここでは、０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１である。この製造方法が上記で図１ａ〜１ｇと関連して記載された方法と実質的に異なる点は、酸化物ストライプレーザのためのエピタクシー層シーケンス６をディープエッチングしないことだけである。ここでは図２ｄを参照されたい。
【００４２】
図３には、実質的に上記の第１の実施例による方法によって製造されたリッジ導波路レーザ構造が示されている。このリッジ導波路レーザ構造では、ミラーファセット６０がドライエッチングされている。ミラーファセット６０をドライエッチングによって形成することにより、製造および処理が簡単になる。というのも、ウェハの切削および分解、場合によっては厚さ処理も省略することができるか、ないしはオンウェハのファセットのコーティング後に初めて行うことができるからである。
【００４３】
異方性ドライエッチング成分がファセット６０に及ぼす作用は、構成素子のコーティングの厚さが等しい場合、エッチングマスクを薄くすることによって軽減される。ドライエッチングマスク２が、エッチングされる犠牲層４上に存在する場合、誘電性の層システム（４分のラムダ層（対））とのウェハ結合部において、たとえばＣＡＩＢＥドライエッチングされたファセット６０によって反射加工または反射防止加工される。犠牲層４が剥離された後、ボンドパッドないしはｐ型金属層が電気的接続のために到達可能になる。
【００４４】
図４ａ〜４ｃには、発光ダイオードチップＩｎｘＡｌｙＧａ１−ｘ−ｙＮを製造するための実施例が示されている。ここでは、０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１である。この実施例には、メサエッチングのためのマスク層２が含まれており、このマスク層２は犠牲層４上に設けられている。ＳｉＣ基板７の裏面には、反射加工されたコンタクト金属被覆部７０が取り付けられている。図４を参照されたい。
【００４５】
０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１であるＩｎｘＡｌｙＧａ１−ｘ−ｙＮをベースとする光線放射性のエピタクシー層シーケンス６をメサ構造化した後、誘電性のパッシベーション層８を４つの側面に、誘電性の層を全面積にわたって取り付けることによって取り付ける。前記誘電性の層は、たとえばＳｉＯ２から成る（図４）。犠牲層４とともにエッチングマスク層２を剥離することにより、ｐ型コンタクト５が露出され、電気的に接続が行われ、光出力結合（図４ｃにて矢印１１によって示されている）が行われる。
【００４６】
本発明を実施例に基づいて説明したのは、もちろん本発明をこの実施例に制限するものではないことを理解すべきである。したがって、たとえば層または層シーケンスと犠牲層との間、および犠牲層とマスク層との間に、付加的な機能を有する１つまたは複数の別の層を設けることができる。このことによってそれぞれの方法が、本発明によって提供された技術的思想を逸脱することはない。
【図面の簡単な説明】
【００４７】
【図１】第１の実施例の異なる方法ステップにおける、リッジ導波路レーザダイオードチップのための層シーケンスの断面を概略的に示している。
【００４８】
【図２】第２の実施例の異なる方法ステップにおける、酸化物ストライプレーザダイオードチップのための層シーケンスの断面を概略的に示している。
【００４９】
【図３】ドライエッチングされたミラーファセットを有するリッジ導波路レーザの断面を概略的に示している。
【００５０】
【図４】第２の実施例の異なる方法ステップにおける、発光ダイオードのための層シーケンスの断面を概略的に示している。
【図１】
2004289149.tif 000003
【図２】
2004289149.tif 000004
【図３】
2004289149.tif 000005
【図４】
2004289149.tif 000006