(57)【要約】      （修正有）【課題】低誘電率膜を層間絶縁膜として用い、シングルダマシン法により形成した、信頼性の高い多層配線を有する半導体装置を提供する。【解決手段】本半導体装置に設けた配線構造３０は、下層埋め込み配線３Ａ、層間絶縁膜積層構造３２、接続孔プラグ３４、配線間絶縁膜積層構造３６と、接続孔プラグを介して下層埋め込み配線と接続する上層埋め込み配線１８Ａ、及びＳｉＣ膜２０（酸化防止層）を有する。層間絶縁膜積層構造は、ＳｉＣ膜４、ＳｉＯＣ膜５、及びＳｉＯ２  膜６を有する。ＳｉＣ膜はＣｕの酸化防止層及び接続孔開口時のエッチング阻止膜として、ＳｉＯ２  膜はＳｉＯＣ膜の保護膜として機能する。接続孔プラグは、Ｔａ膜９（バリアメタル）、Ｃｕ膜１０、及びＣｕ膜１０上の膜厚約３０ｎｍのＴａＮ膜２１を有する。配線間絶縁膜積層構造は、ＰＡＥ膜２２及びＰＡＥ膜の保護層として機能するＳｉＯ２  膜１３を有する。【選択図】        図１
2004179453.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の下地絶縁膜に形成された下層埋め込み配線と、下層埋め込み配線上の第１の層間絶縁膜を貫通して下層埋め込み配線に接続する導体プラグと、導体プラグ上の第２の層間絶縁膜に形成され、導体プラグを介して下層埋め込み配線に接続する上層埋め込み配線を有する半導体装置において、
バリアメタル膜が導体プラグの上層に設けられ、
第１の層間絶縁膜に対してエッチング選択比の大きな有機膜が、第２の層間絶縁膜の下層として設けられていることを特徴とする半導体装置。
【請求項２】
バリアメタル膜が、タンタル膜、タンタル系合金膜、チタン系合金膜、及びタングステン合金膜のうちの少なくとも１種類の金属膜であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板上の下地絶縁膜に形成された下層埋め込み配線と、下層埋め込み配線上の第１の層間絶縁膜を貫通して下層埋め込み配線に接続する導体プラグと、導体プラグ上の第２の層間絶縁膜に形成され、導体プラグを介して下層埋め込み配線に接続する上層埋め込み配線を有する半導体装置において、
導体プラグは、導体プラグの構成材料に対する拡散防止膜で覆われた領域と、拡散防止膜で覆われていない領域とを導体プラグの上面に有し、
第１の層間絶縁膜に対してエッチング選択比の大きな有機膜が、第２の層間絶縁膜の下層として設けられ、
上層埋め込み配線は、拡散防止膜で覆われていない領域を通じて導体プラグに少なくとも上層埋め込み配線の底部の一部を貫入させて接続していることを特徴とする半導体装置。
【請求項４】
拡散防止膜が、シリコン窒化膜、炭化シリコン膜、炭素含有炭化シリコン膜、タンタル膜、タンタル系合金膜、チタン系合金膜、及びタングステン合金膜からなる群から選択される少なくとも１種類の膜であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
有機膜が、ポリアリールエーテル（ＰＡＥ）膜、ＢＣＢ膜、ポリイミド膜、アモルファスカーボン膜、及びポリテトラトラフロロエチレン膜のうちの少なくとも１種類の膜であることを特徴とする請求項１から４のうちのいずれか１項に記載の半導体装置。
【請求項６】
（イ）半導体基板上の下地絶縁膜に下層埋め込み配線を形成する工程と、
（ロ）下層埋め込み配線及び下地絶縁膜上に第１の層間絶縁膜を成膜する工程と、
（ハ）下層埋め込み配線に達する接続孔を第１の層間絶縁膜に開口する工程と、
（ニ）接続孔を第１の導電膜で埋め込んで下層埋め込み配線と接続する導体プラグを形成する工程と、
（ホ）バリアメタル膜を導体プラグ上に選択的に形成する工程と、
（ヘ）第１の層間絶縁膜及び導体プラグのバリアメタル膜上に、第１の層間絶縁膜に対してエッチング選択比の大きな有機膜を第１の層間絶縁膜及びバリアメタル膜に接して有する第２の層間絶縁膜を成膜する工程と、
（ト）導体プラグ上部のバリアメタル膜を露出させるまで第２の層間絶縁膜をエッチングして、配線溝を開口する工程と、
（チ）配線溝を第２の導電膜で埋め込んで、導体プラグを介して下層埋め込み配線と接続する上層埋め込み配線を形成する工程と
を有することを特徴とした半導体装置の製造方法。
【請求項７】
工程（ホ）では、導体プラグ上に選択的に形成するバリアメタル膜として、タンタル、タンタル系合金、チタン系合金、タングステン合金からなる群から選択される少なくとも１種類の金属膜を成膜することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項８】
工程（ホ）は、導体プラグ上に選択的にバリアメタル膜を成膜するに当たり、
導体プラグの上層をエッチングするステップと、
導体プラグ上を含めて基板全面にバリアメタル膜を成膜するステップと、
導体プラグ上以外の領域のバリアメタル膜を化学機械研磨（ＣＭＰ）法により除去するステップと
を有することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【請求項９】
工程（ホ）では、膜厚１０ｎｍ以上１００ｎｍ以下のバリアメタル膜を成膜することを特徴とする請求項６から８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
（イ）半導体基板上の下地絶縁膜に下層埋め込み配線を形成する工程と、
（ロ）下層埋め込み配線及び下地絶縁膜上に第１の層間絶縁膜を成膜する工程と、
（ハ）下層埋め込み配線に達する接続孔を第１の層間絶縁膜に開口する工程と、
（ニ）接続孔を第１の導電膜で埋め込んで下層埋め込み配線と接続する導体プラグを形成する工程と、
（ホ）導体プラグの構成材料に対する拡散防止膜を導体プラグ上に選択的に形成する工程と、
（ヘ）第１の層間絶縁膜及び導体プラグの拡散防止膜上に、第１の層間絶縁膜に対してエッチング選択比の大きな有機膜を第１の層間絶縁膜及び導体プラグの拡散防止膜に接して有する第２の層間絶縁膜を成膜する工程と、
（ト）導体プラグ上の拡散防止膜を露出させるまで第２の層間絶縁膜をエッチングして、配線溝を開口する工程と、
（チ）露出した拡散防止膜を除去する工程と、
（リ）配線溝を第２の導電膜で埋め込んで、導体プラグを介して下層埋め込み配線と接続する上層埋め込み配線を形成する工程と
を有することを特徴とした半導体装置の製造方法。
【請求項１１】
工程（ホ）では、拡散防止膜として、シリコン窒化膜、炭化シリコン膜、タンタル膜、タンタル系合金膜、チタン系合金膜、及びタングステン合金膜からなる群から選択された少なくとも１種類の膜を成膜することを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
工程（ホ）は、拡散防止膜を導体プラグ上に選択的に成膜するに当たり、
導体プラグの上層をエッチングするステップと、
導体プラグ上を含めて基板全面に拡散防止膜を成膜するステップと、
導体プラグ上以外の領域の拡散防止膜を化学機械研磨（ＣＭＰ）法により除去するステップと
を有することを特徴とする請求項１０又は１１記載の半導体装置の製造方法。
【請求項１３】
工程（ホ）では、膜厚１０ｎｍ以上１００ｎｍ以下の拡散防止膜を成膜することを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
【請求項１４】
工程（ロ）では、第１の層間絶縁膜として相互に膜種の異なる複数層の絶縁膜からなる積層構造であって、積層構造を構成する最上層の絶縁膜として無機系絶縁膜を有する積層構造を形成し、
工程（へ）では、第２の層間絶縁膜として相互に膜種の異なる複数層の絶縁膜からなる積層構造であって、積層構造を構成する最下層絶縁膜として有機膜を有する積層構造を形成することを特徴とする請求項６から１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
工程（ヘ）では、有機膜として、ポリアリールエーテル（ＰＡＥ）膜、ＢＣＢ膜、ポリイミド膜、アモルファスカーボン膜、及びポリテトラトラフロロエチレン膜のうちの少なくとも１種類の膜を成膜することを特徴とする請求項６から１４のいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
工程（ニ）では、接続孔を埋め込み、導体プラグを形成する第１の導電膜として、及び工程（リ）では、配線溝を埋め込み、上層埋め込み配線を形成する第２の導電膜として、それぞれ、銅又は銅を主成分とする合金からなることを特徴とする請求項６から１５のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、更に詳細には、シングルダマシン法により形成され、配線欠陥の無い、信頼性の高い多層配線構造を備える半導体装置、及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。このため、多層配線構造で使用される導電層は、アルミニウム（Ａｌ）系合金の配線に代わって、Ａｌ系合金より電気抵抗の低い銅（Ｃｕ）配線が導入されるようになっている。
Ｃｕは、Ａｌなどの従来の多層配線構造に使われていた金属材料と違って、ドライエッチングによるパターニングが困難であるために、層間絶縁膜に配線溝を形成し、配線溝にＣｕを埋め込むことにより、配線パターンを形成するダマシン法が一般に使われている。
【０００３】
ダマシン法による多層配線の形成は、デュアルダマシン法によるものと、シングルダマシン法によるものとに大別できる。
デュアルダマシン法は、例えば特願平１０−１４３９１４号公報などに開示されているように、下層配線に達する接続孔と、接続孔に連通する配線溝とを層間絶縁膜に形成し、次いで接続孔と配線溝の双方に同時にＣｕ埋め込みを行う方法である。
一方、シングルダマシン法では、先ず、下層配線に達する接続孔を第１の層間絶縁膜に形成し、次いで接続孔をＣｕで埋め込んでＣｕプラグを形成する。次いで、Ｃｕプラグ上に第２の層間絶縁膜を成膜し、続いてＣｕプラグを底部に露出させた配線溝を第２の層間絶縁膜に形成し、配線溝に２回目のＣｕ埋めこみを行って上層配線を形成する方法である（”Ａ  Ｒｏｂｕｓｔ  Ｅｍｂｅｄｄｅｄ  Ｌａｄｄｅｒ−ｏｘｉｄｅ／Ｃｕ  Ｍｕｌｔｉｌｅｖｅｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  ０．１３μｍ  ＣＭＯＳ  Ｇｅｎｅｒａｔｉｏｎ  ”  ：２００２  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ、参照）。
【０００４】
デュアルダマシン法は、配線形成工程の工程数の削減に有効であるものの、デュアルダマシン加工が複雑であり、しかも埋め込みアスペクト比が高くなるために、配線信頼性に対する懸念が生じる。そこで、シングルダマシン法を適用することも多い。
【０００５】
ここで、図８から図１０を参照して、低誘電率膜を層間絶縁膜として用い、シングルダマシン法により多層配線構造を形成する方法を説明する。図８（ａ）から（ｃ）、図９（ｄ）と（ｅ）、及び図１０は、それぞれ、シングルダマシン法により多層配線構造を形成する際の工程毎の断面図である。
先ず、図８（ａ）に示すように、図示しない基板に成膜した下地絶縁膜１に設けた配線溝に、密着層としてタンタル（Ｔａ）膜２を堆積し、続いて銅（Ｃｕ）膜３で配線溝を埋め込んで、下層埋め込み配線３Ａを形成する。
【０００６】
次いで、下地絶縁膜１及びＣｕ膜３上に、Ｃｕの酸化防止層、及び接続孔開口時のエッチング阻止膜として炭化シリコン（ＳｉＣ）膜４を成膜し、続いてＳｉＣ膜４上に層間絶縁膜として炭素含有酸化シリコン（ＳｉＯＣ）膜５、及びＳｉＯＣ膜５の保護膜として酸化シリコン（ＳｉＯ２  ）膜６を成膜し、積層構造を形成する。
次に、積層構造に接続孔を形成するために、ＳｉＯ２  膜６上にレジスト膜を成膜し、レジスト膜のパターニングを行って、接続孔パターンを備えたレジストマスク７を形成する。
【０００７】
次いで、レジストマスク７を用いてドライエッチング法により、図８（ｂ）に示すように、ＳｉＯ２  膜６、ＳｉＯＣ膜５、及びＳｉＣ膜４をエッチングして、下層埋め込み配線３Ａを露出させた接続孔８を開口し、続いて適性なレジストアッシング処理及び薬液処理によりレジストマスク７を除去する。
【０００８】
続いて、接続孔８の底部に表出しているＣｕ変質層にＲＦスパッタリング処理を施して清浄化し、次いでスパッタリング法により接続孔８の孔壁にバリアメタルとしてＴａ膜９を成膜し、更に電解めっき法あるいはスパッタリング法によりＣｕ膜１０を堆積して、接続孔８を導電膜で埋め込む。
次に、ＳｉＯ２  膜６上に堆積したＣｕ膜１０及びＴａ膜９等の接続孔パターンとして不要な導電膜を化学機械研磨（ＣＭＰ）法により除去して、図８（ｃ）に示すように、Ｃｕ膜１０を主導体とした接続孔プラグ１０Ａを形成する。
【０００９】
次いで、図９（ｄ）に示すように、ＳｉＯ２  膜６及び接続孔プラグ１０Ａ上に、順次、Ｃｕの酸化防止層及び配線溝開口時のエッチング阻止膜としてＳｉＣ膜１１、層間絶縁膜として炭素含有酸化シリコン（ＳｉＯＣ）膜１２、及びＳｉＯＣ膜１２の保護膜として酸化シリコン（ＳｉＯ２  ）膜１３を成膜して積層構造を形成する。
続いて、積層構造に配線溝を形成するために、ＳｉＯ２  膜１３上にレジスト膜を成膜し、パターニングして配線溝パターンを有するレジストマスク１４を形成する。
【００１０】
次に、レジストマスク１４を用いてドライエッチング法により、図９（ｅ）に示すように、ＳｉＯ２  膜１３、ＳｉＯＣ膜１２、及びＳｉＣ膜１１をエッチングして、接続孔プラグ１０Ａを露出させる配線溝１５を形成する。
続いて、洗浄等のしかるべき後処理を施した後、レジストマスク１４を除去する。
【００１１】
続いて、接続孔プラグ１０Ａの表層のＣｕ変質層にＲＦスパッタリング処理を施して清浄化した後、配線溝１５の溝壁にスパッタリング法によりバリアメタルとして例えばＴａ膜１７を堆積し、次いで電解めっき法あるいはスパッタリング法によりＣｕ膜１８を堆積して、配線溝１５を導電膜で埋め込む。
次に、ＳｉＯ２  膜１３上に堆積したＴａ膜１７及びＣｕ膜１８等の配線パターンとして不要な導電膜を化学機械研磨（ＣＭＰ）法により除去して、図１０に示すように、上層埋め込み配線１８Ａを形成する。これにより、シングルダマシン構造の多層配線構造を作製することができる。
更に、下層埋め込み配線３Ａと同様、酸化防止層として例えばＳｉＣ膜２０を上層埋め込み配線１８Ａ上に成膜する。
【００１２】
【非特許文献１】
”Ａ  Ｒｏｂｕｓｔ  Ｅｍｂｅｄｄｅｄ  Ｌａｄｄｅｒ−ｏｘｉｄｅ／Ｃｕ  Ｍｕｌｔｉｌｅｖｅｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  ０．１３μｍ  ＣＭＯＳ  Ｇｅｎｅｒａｔｉｏｎ  ”  ：２００２  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ
【００１３】
【発明が解決しようとする課題】
しかし、シングルダマシン法により多層配線構造を形成する上述した従来の方法には、以下の問題があった。
第１の問題は、接続孔プラグ１０Ａ横にスリット状の埋め込みボイドが形成され易いことである。
接続孔プラグ１０Ａ上に成膜されているＳｉＣ膜１１をエッチングして、配線溝１５を形成する際、接続孔プラグ１０Ａが形成されていない領域、つまりＳｉＣ膜１１の下地膜である接続孔８間のＳｉＯ２  膜６もドライエッチング処理に曝されることになる。
そして、ＳｉＣ膜のＳｉＯ２  膜に対するエッチング加工選択比（ＳｉＣ／ＳｉＯ２  ）として２〜３程度しか得ることが出来ないので、露出したＳｉＯ２  膜６がエッチングされ易いことである。
しかも、配線溝パターンの開口面積が接続孔プラグの断面積に比べて幅広いことより、エッチングレートのパターン依存が大きくなるので、配線溝パターンにっては、下地ＳｉＯ２  膜６に対するオーバーエッチング量が大きくなることもある。
【００１４】
その結果、図１１（ａ）に示すように、接続孔プラグ８横の下地ＳｉＯ２  膜６がスリット状にエッチングされ、凹部パターン１６が形成され、極端なときにはＳｉＯ２  膜６の下地のＳｉＯＣ膜５までエッチングされることになる。
ＳｉＣ膜のＳｉＯＣ膜に対するエッチング加工選択比（ＳｉＣ／ＳｉＯＣ）は１前後であるため、ＳｉＯＣ膜５に凹部ターン１６が到達すると、一層速やかにエッチングが進行することになる。
【００１５】
そして、配線溝１５を導電膜で埋め込む際、接続孔プラグ１０Ａ近傍に発生したスリット状の凹部パターン１６の領域では他の領域と同じようにＴａ膜やＣｕ膜を堆積させることが極めて難しく、結果として、図１１（ｂ）に示すように、凹部パターン１６がボイドのままになる埋め込みボイド１９が発生することが多い。
埋め込みボイド１９が発生すると、ヴィア抵抗が上昇したり、導通不良が発生したりして、製品歩留りが低下する。
また、製品検査に合格した場合でも、埋め込みボイド１９を起点としたストレスマイグレーションやエレクトロマイグレーション等の配線不良に起因して、半導体装置の信頼性不良を誘発してしまうということになる。
【００１６】
第２の問題は、層間容量が増大し易いことである。
接続孔プラグ１０Ａ上に成膜したＳｉＣ膜１１は、配線溝の形成に際し、深さ制御性良くエッチングを行うためのエッチング阻止膜であり、かつ配線溝１５と接続プラグ１０Ａとが合わせ余裕を持たないボーダレス構造では、上層埋め込み配線１８Ａに被覆されない接続孔プラグ領域／層間膜界面のＣｕ拡散抑止膜として機能させている。
しかし、エッチング阻止膜或いはＣｕ拡散抑止膜として比誘電率の比較的高いＳｉＣ膜１１を配線層底部に介在させることになり、層間容量の増加を招いている。
【００１７】
上述した配線構造に設けた絶縁膜積層構造の絶縁膜の比誘電率は、低誘電率膜として堆積されたＳｉＯＣ膜５、１２は２．  ５程度であるのに対し、エッチング阻止膜及び酸化防止膜であるＳｉＣ膜４、１１が５前後と高い。その他の酸化防止膜としてＳｉＮ膜やＳｉＯＮ膜が挙げられるが、これらもＳｉＣ膜よりも比誘電率が高い膜となる。
このような比誘電率の高い絶縁膜が上下埋め込み配線間に介在することにより、例えば配線幅／配線間隔が１００／１００ｎｍのサイズで配線厚さが２００ｎｍ程度の多層配線構造の配線間容量を測定すると、接続孔プラグ上のＳｉＣ膜の有無により、約２５％の容量差が発生することがわかっている。
この容量上昇分をＳｉＯＣ膜５、１２の低誘電率化で吸収しようとすると、比誘電率２．  ２程度の膜を導入する必要があり、多層配線形成における技術的なハードルがさらに高くなるという問題もある。
【００１８】
そこで、本発明の目的は、シングルダマシン法により形成した、信頼性の高い多層配線構造を有する半導体装置を提供し、また低誘電率膜を層間絶縁膜として用いた多層配線構造をシングルダマシン法により形成する際に、接続孔プラグ近傍での配線溝の形状悪化を抑制し、且つ層間容量の上昇を招くことのない半導体装置の製造方法を提供することである。
【００１９】
【課題を解決するための手段】
ところで、微細配線の多層配線構造では、配線容量の増大による半導体装置の信号遅延が問題になるので、層間絶縁膜の技術動向として、低誘電率膜を層間絶縁膜に用いて配線容量を低下させることが、不可欠となっている。
そこで、低誘電率層間絶縁膜の材料として、従来から比較的実績のある比誘電率３．  ５程度のフッ素含有酸化シリコン（ＦＳＧ）のみならず、ポリアリールエーテル（ＰＡＥ）に代表される有機シリコン系のポリマーや、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表される無機系材料などの比誘電率２．  ７前後の低誘電率膜が挙げられる。更に、近年ではそれらの有機膜を多孔質化させて比誘電率を２．  ２前後とした絶縁膜の導入も試みられている。
【００２０】
そこで、本発明者は、有機膜と有機膜が大きなエッチング選択比を示す絶縁膜とを組み合わせることにより、配線容量の増大及びサイドエッチングの問題を解決し、また接続孔プラグ上にバリヤメタル又は拡散防止膜を設けることにより、リーク電流の増大を解決することを着想した。
そして、実験により着想の有効性を確認して、本発明を発明するに到った。
【００２１】
上記目的を達成するために、本発明に係る半導体装置（以下、第１の発明と言う）は、半導体基板上の下地絶縁膜に形成された下層埋め込み配線と、下層埋め込み配線上の第１の層間絶縁膜を貫通して下層埋め込み配線に接続する導体プラグと、導体プラグ上の第２の層間絶縁膜に形成され、導体プラグを介して下層埋め込み配線に接続する上層埋め込み配線を有する半導体装置において、
バリアメタル膜が導体プラグの上層に設けられ、
第１の層間絶縁膜に対してエッチング選択比の大きな有機膜が、第２の層間絶縁膜の下層として設けられていることを特徴としている。
【００２２】
第１の発明では、バリアメタル膜が導体プラグの上層に設けてあるので、配線溝と導体プラグ（接続孔プラグ）との位置合わせがずれても、導体プラグを構成する金属材料の拡散が防止され、リーク電流の増大を防止することができる。
第１の発明の好適な実施態様では、バリアメタル膜が、タンタル膜、タンタル系合金膜、チタン系合金膜、及びタングステン合金膜のうちの少なくとも１種類の膜である。これらのうちの複種類の膜の積層膜でも良い。
【００２３】
上記目的を達成するために、本発明に係る別の半導体装置（以下、第２の発明と言う）は、半導体基板上の下地絶縁膜に形成された下層埋め込み配線と、下層埋め込み配線上の第１の層間絶縁膜を貫通して下層埋め込み配線に接続する導体プラグと、導体プラグ上の第２の層間絶縁膜に形成され、導体プラグを介して下層埋め込み配線に接続する上層埋め込み配線を有する半導体装置において、
導体プラグは、導体プラグの構成材料に対する拡散防止膜で覆われた領域と、拡散防止膜で覆われていない領域とを導体プラグの上面に有し、
第１の層間絶縁膜に対してエッチング選択比の大きな有機膜が、第２の層間絶縁膜の下層として設けられ、
上層埋め込み配線は、拡散防止膜で覆われていない領域を通じて導体プラグに少なくとも上層埋め込み配線の底部の一部を貫入させて接続していることを特徴としている。
【００２４】
第２の発明では、拡散防止膜が導体プラグの上層に設けてあるので、配線溝と導体プラグとの間で位置ずれが生じても、導体プラグを構成する金属材料の拡散が防止され、リーク電流の増大を防止することができる。
第２の発明の好適な実施態様では、拡散防止膜が、シリコン窒化膜、炭化シリコン膜、ＳｉＯＣ膜、タンタル膜、タンタル系合金膜、チタン系合金膜、及びタングステン合金膜からなる群から選択される少なくとも１種類の膜である。これらのうちの複種類の膜の積層膜でも良い。
【００２５】
第１及び第２の発明では、第１の層間絶縁膜に対してエッチング選択比の大きな有機膜が第２の層間絶縁膜の下層として設けられているので、第２の層間絶縁膜をエッチングして上層埋め込み配線の配線溝を形成する際、導体プラグ近傍のサイドエッチングを抑制することが出来る。よって、配線溝を導電膜で埋め込んで上層埋め込み配線を形成する際、埋め込みボイド等の欠陥が発生せず、パターンレイアウトに依存しない良好な配線形状の埋め込み配線を形成することができる。
第１及び第２の発明の好適な実施態様では、有機膜が、ポリアリールエーテル（ＰＡＥ）膜、ＢＣＢ膜、ポリイミド膜、アモルファスカーボン膜、及びポリテトラトラフロロエチレン膜のうちの少なくとも１種類の膜である。
【００２６】
本発明に係る半導体装置の製造方法（以下、第１の発明方法と言う）は、
（イ）半導体基板上の下地絶縁膜に下層埋め込み配線を形成する工程と、
（ロ）下層埋め込み配線及び下地絶縁膜上に第１の層間絶縁膜を成膜する工程と、
（ハ）下層埋め込み配線に達する接続孔を第１の層間絶縁膜に開口する工程と、
（ニ）接続孔を第１の導電膜で埋め込んで下層埋め込み配線と接続する導体プラグを形成する工程と、
（ホ）バリアメタル膜を導体プラグ上に選択的に形成する工程と、
（ヘ）第１の層間絶縁膜及び導体プラグのバリアメタル膜上に、第１の層間絶縁膜に対してエッチング選択比の大きな有機膜を第１の層間絶縁膜及びバリアメタル膜に接して有する第２の層間絶縁膜を成膜する工程と、
（ト）導体プラグ上部のバリアメタル膜を露出させるまで第２の層間絶縁膜をエッチングして、配線溝を開口する工程と、
（チ）配線溝を第２の導電膜で埋め込んで、導体プラグを介して下層埋め込み配線と接続する上層埋め込み配線を形成する工程と
を有することを特徴としている。
【００２７】
第１の発明方法の好適な実施態様の工程（ホ）では、導体プラグ上に選択的に形成するバリアメタル膜として、タンタル、タンタル系合金、チタン系合金、タングステン合金からなる群から選択される少なくとも１種類の膜を成膜する。
また、工程（ホ）は、導体プラグ上に選択的にバリアメタル膜を成膜するに当たり、導体プラグの上層をエッチングするステップと、導体プラグ上を含めて基板全面にバリアメタル膜を成膜するステップと、導体プラグ上以外の領域のバリアメタル膜を化学機械研磨（ＣＭＰ）法により除去するステップとを有する。
工程（ホ）では、膜厚１０ｎｍ以上１００ｎｍ以下のバリアメタル膜を成膜する。膜厚１０ｎｍ未満では、バリアメタル膜による金属拡散防止効果が乏しく、１００ｎｍを越える厚さになると、ヴィア抵抗の上昇を招くことになる。
【００２８】
本発明に係る半導体装置の別の製造方法（以下、第２の発明方法と言う）は、
（イ）半導体基板上の下地絶縁膜に下層埋め込み配線を形成する工程と、
（ロ）下層埋め込み配線及び下地絶縁膜上に第１の層間絶縁膜を成膜する工程と、
（ハ）下層埋め込み配線に達する接続孔を第１の層間絶縁膜に開口する工程と、
（ニ）接続孔を第１の導電膜で埋め込んで下層埋め込み配線と接続する導体プラグを形成する工程と、
（ホ）導体プラグの構成材料に対する拡散防止膜を導体プラグ上に選択的に形成する工程と、
（ヘ）第１の層間絶縁膜及び導体プラグの拡散防止膜上に、第１の層間絶縁膜に対してエッチング選択比の大きな有機膜を第１の層間絶縁膜及び導体プラグの拡散防止膜に接して有する第２の層間絶縁膜を成膜する工程と、
（ト）導体プラグ上の拡散防止膜を露出させるまで第２の層間絶縁膜をエッチングして、配線溝を開口する工程と、
（チ）露出した拡散防止膜を除去する工程と、
（リ）配線溝を第２の導電膜で埋め込んで、導体プラグを介して下層埋め込み配線と接続する上層埋め込み配線を形成する工程と
を有することを特徴としている。
【００２９】
第２の発明方法の好適な実施態様の工程（ホ）では、拡散防止膜として、シリコン窒化膜、炭化シリコン膜、タンタル膜、タンタル系合金膜、チタン系合金膜、及びタングステン合金膜からなる群から選択された少なくとも１種類の膜を成膜する。
また、工程（ホ）は、拡散防止膜を導体プラグ上に選択的に成膜するに当たり、導体プラグの上層をエッチングするステップと、導体プラグ上を含めて基板全面に拡散防止膜を成膜するステップと、導体プラグ上以外の領域の拡散防止膜を化学機械研磨（ＣＭＰ）法により除去するステップとを有する。
工程（ホ）では、膜厚１０ｎｍ以上１００ｎｍ以下の拡散防止膜を成膜する。膜厚１０ｎｍ未満では、バリアメタル膜による金属拡散防止効果が乏しく、１００ｎｍを越える厚さになると、ヴィア抵抗の上昇を招くことになる。
【００３０】
第１及び第２の発明方法の工程（ロ）では、第１の層間絶縁膜として相互に膜種の異なる複数層の絶縁膜からなる積層構造であって、積層構造を構成する最上層の絶縁膜として無機系絶縁膜を有する積層構造を形成し、
工程（へ）では、第２の層間絶縁膜として相互に膜種の異なる複数層の絶縁膜からなる積層構造であって、積層構造を構成する最下層絶縁膜として有機膜を有する積層構造を形成する。
【００３１】
第１及び第２の発明方法では、第１の層間絶縁膜に対してエッチング選択比の大きな有機膜を第１の層間絶縁膜及び導体プラグの拡散防止膜に接して有する第２の層間絶縁膜を成膜するので、第２の層間絶縁膜をエッチングして配線溝を形成する際、導体プラグ近傍のサイドエッチングを抑制することが出来る。よって、配線溝を導電膜で埋め込んで上層埋め込み配線を形成する際、埋め込みボイド等の欠陥が発生せず、パターンレイアウトに依存しない良好な埋め込み配線を形成することができる。
また、配線溝と導体プラグとの位置合わせずれにより導体プラグが上層埋め込み配線に被覆されない領域が発生しても、導体プラグ上に形成されたバリアメタル膜又は拡散防止膜が導体プラグの構成金属の拡散を防止するので、配線間リークの増大や金属拡散起因の信頼性上の問題も起こらない。
【００３２】
第１及び第２の発明方法の工程（ヘ）では、有機膜として、ポリアリールエーテル（ＰＡＥ）膜、ＢＣＢ膜、ポリイミド膜、アモルファスカーボン膜、及びポリテトラトラフロロエチレン膜のうちの少なくとも１種類の膜を成膜する。
【００３３】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。尚、以下の実施形態例で示す成膜方法、半導体層の組成及び膜厚、プロセス条件等は、本発明の理解を容易にするための一つの例示であって、本発明はこの例示に限定されるものではない。
半導体装置の実施形態例１
本実施形態例は第１の発明に係る半導体装置の実施形態の一例であって、図１は本実施形態例の半導体装置に設けたシングルダマシン法による配線構造の構成を示す断面図である。図１に示す部位のうち、図８から図１０と同じ部位には同じ符号を付している。
本実施形態例の半導体装置に設けた配線構造３０は、シングルダマシン法により形成した多層配線構造であって、図１に示すように、図示しない基板に成膜された下地絶縁膜１と、下地絶縁膜１に設けた下層埋め込み配線３Ａと、下層埋め込み配線３Ａ上に設けた層間絶縁膜積層構造（第１の層間絶縁膜）３２と、層間絶縁膜積層構造３２を貫通して下層埋め込み配線３Ａに接続する接続孔プラグ（導体プラグ）３４と、層間絶縁膜積層構造３２上に設けられた配線間絶縁膜積層構造（第２の層間絶縁膜）３６と、配線間絶縁膜積層構造３６に設けられ、接続孔プラグ３４を介して下層埋め込み配線３Ａと接続する上層埋め込み配線１８Ａとを備えている。
【００３４】
下層埋め込み配線３Ａは、下地絶縁膜１に設けられた配線溝の壁に密着層として成膜されたタンタル（Ｔａ）膜２と、配線溝を埋め込んだ銅（Ｃｕ）膜３とから構成された、厚さが約２００ｎｍの埋め込み配線である。
層間絶縁膜積層構造３２は、下地絶縁膜１及び下層埋め込み配線３Ａ上に、順次、成膜された、比誘電率が５．  ０程度で膜厚が約５０ｎｍの炭化シリコン膜（ＳｉＣ）４、比誘電率が２．  ５〜３．  ０程度で膜厚が約１５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）膜５、及び膜厚約１００ｎｍの酸化シリコン（ＳｉＯ２  ）膜６から構成されている。
ＳｉＣ膜４は下層埋め込み配線３ＡのＣｕの酸化防止層及び接続孔開口時のエッチング阻止膜としてを機能し、ＳｉＯ２  膜６はＳｉＯＣ膜５の保護膜として機能する。
【００３５】
接続孔プラグ３４は、層間絶縁膜積層構造３２を貫通して下層埋め込み配線３Ａに達する接続孔の孔壁にバリアメタルとして設けられた膜厚約１５ｎｍのＴａ膜９と、接続孔を埋め込んだＣｕ膜１０と、Ｃｕ膜１０上にバリアメタル膜として成膜された膜厚約３０ｎｍのタンタル窒化（ＴａＮ）膜２１とから構成され、約２３０ｎｍの長さを有する。
【００３６】
配線間絶縁膜積層構造３６は、接続孔プラグ３４及びＳｉＯ２  膜６上に、順次、成膜された、比誘電率が２．  ６程度で膜厚が１５０ｎｍのポリアリールエーテル（ＰＡＥ）膜２２と、ＰＡＥ膜２２の保護層として機能する膜厚１００ｎｍのＳｉＯ２  膜１３とから構成されている。
ＳｉＯ２  膜１３は、ＳｉＯ２  膜６と同じ条件で成膜されたＳｉＯ２  膜で良いものの、下地のＰＡＥ膜２２の酸化が問題となるときには、シリコンが化学量論より多い酸化シリコン膜を成膜することが好ましい。
【００３７】
上層埋め込み配線１８Ａは、配線間絶縁膜積層構造３６に設けられた配線溝の溝壁にバリアメタルとして設けられた約１０ｎｍ厚さのＴａ膜１７と、配線溝を埋め込んだＣｕ膜１８とから構成されている。
更に、上層埋め込み配線１８Ａ及びＳｉＯ２  膜１３上には、上層埋め込み配線１８ＡのＣｕ膜１８の酸化防止層としてＳｉＣ膜２０が設けられている。
【００３８】
本実施形態例では、ＰＡＥ膜２２をエッチングして上層埋め込み配線１８Ａの配線溝を形成する際、ＴａＮ膜２１、ＳｉＯ２  膜６、及びＳｉＯＣ膜５のそれぞれに対するＰＡＥ膜２２のエッチング選択比（ＰＡＥ／ＴａＮ、ＰＡＥ／ＳｉＯ２  、ＰＡＥ／ＳｉＯＣ）が１００以上になるので、従来の層間絶縁膜の積層構造に比べて接続孔プラグ３４近傍のサイドエッチングを格段に抑制することが出来る。
よって、Ｔａ膜１７及びＣｕ膜１８による配線溝１５の埋め込みに際し、埋め込みボイド等の欠陥が発生せず、パターンレイアウトに依存しない設計通りの良好な埋め込み配線が形成される。
【００３９】
また、配線溝１５と接続孔プラグ３４との位置合わせずれにより接続孔プラグ３４が上層埋め込み配線１８Ａによって被覆されない領域が発生しても、接続孔プラグ３４上に形成されたＴａＮ膜２１が接続孔プラグ３４のＣｕの拡散防止層となるので、配線間リークの増大やＣｕ拡散に起因する信頼性上の問題も生じない。
【００４０】
本実施形態例の多層配線構造を備える半導体装置を試験したところ、ヴィア抵抗のばらつきが小さく、導通歩留まりが高かった。また、ストレスマイグレーションやエレクトロマイグレーション耐性も向上していることが確認された。
さらに、従来のような比誘電率の高いエッチング阻止膜が配線間絶縁膜積層構造３６に存在していないので、配線間容量が低くなり、その結果、半導体装置の動作スピードが向上し、従ってスピード収率上の製品歩留まりが向上する。
【００４１】
尚、本実施形態例の多層配線構造３０の絶縁膜積層構造は、例示した膜種、膜厚、成膜方法に限定されることはない。
例えば、Ｃｕ膜の酸化防止層として堆積したＳｉＣ膜４、２０は、ＣＶＤ法により成膜されるＳｉＮ膜であってもよく、また、ＳｉＣ膜中に窒素（Ｎ２  ）や水素（Ｈ）等の軽元素を含有させた膜を用いることも可能である。
層間絶縁膜積層構造３２のＳｉＯＣ膜５及び配線間絶縁膜積層構造３６のＰＡＥ膜２２のそれぞれの保護膜であるＳｉＯ２  膜６、１３は、エッチング形状、導電膜との密着性、或いはＣＭＰ処理等で、ＳｉＯＣ膜５及びＰＡＥ膜２２に問題がなければ、必ずしも堆積する必要はない。
【００４２】
また、ＳｉＯＣ膜５は、ＣＶＤ法により成膜されるＳｉＯＦ膜又はＳｉＯ２  膜、スピンコート法により成膜されるＭＳＱ膜又はＨＳＱ膜、更には多孔質構造を有するＭＳＱ膜でもよい。
配線溝を形成するためにＰＡＥ膜２２をエッチングする際、ＰＡＥ膜がエッチング選択性を有する無機系絶縁膜が、層間絶縁膜積層構造３２の最上層として堆積されておれば、配線間絶縁膜積層構造３６は、本実施形態例の構造例に限らす、ＰＡＥ膜とＳｉＯ２  膜等の積層構造としても良い。
【００４３】
配線間絶縁膜積層構造３６の有機膜２２として、ＰＡＥ膜に代えて、例えばＢＣＢ膜、ポリイミド膜、ポリアリレンエーテル膜、アモルファスカーボン膜、或いはポリテトラトラフロロエチレン膜を使用しても良い。
更には、多孔質構造を有する有機ポリマー等を使っても良く、これらの組み合わせも可能である。
【００４４】
接続孔プラグ３４のＣｕ膜１０上に形成されるＴａＮ膜２１は、タンタル（Ｔａ）膜、タンタル系合金膜、窒化チタン（ＴｉＮ）膜、チタン系合金膜、窒化タングステン（ＷＮ）膜等のタングステン系合金膜、もしくはこれらの積層膜でもよく、その他の導電性金属で選択形成可能な金属であれば、上述の金属に限定されない。
ＴａＮ膜２１の膜厚は、１０ｎｍ以上１００ｎｍ以下であれば、半導体装置の配線特性上、問題は生じない。膜厚を１０ｎｍ未満に設定すると、Ｃｕ拡散防止膜の機能が不充分となってリーク電流が増大し、１００ｎｍを越えた厚さに設定すると、ヴィア抵抗の上昇を招くことになる。
【００４５】
半導体装置の製造方法の実施形態例１
本実施形態例は、第１の発明方法に係る半導体装置の製造方法を上述の半導体装置の製造に適用した実施形態の一例である。図２（ａ）から（ｃ）、図３（ｄ）と（ｅ）、及び図４（ｆ）と（ｇ）は、それぞれ、半導体装置を製造するに当たり本実施形態例の方法に従って配線構造をシングルダマシン法により形成する際の各工程の断面図である。図２から図４のうち、図１及び図８から図１０と同じ部位には同じ符号を付している。
先ず、基本的には、従来の方法と同様にして、下層埋め込み配線３Ａを形成し、次いで層間絶縁膜積層構造３２を形成し、続いて接続孔プラグ１０Ａを形成する。
【００４６】
即ち、図２（ａ）に示すように、図示しない基板に成膜した下地絶縁膜１に設けた配線溝に、密着層としてタンタル（Ｔａ）膜２をスパッタリング法により堆積し、続いて電解めっき法あるいはスパッタリング法により銅（Ｃｕ）膜３で配線溝を埋め込んで、厚さが約２００ｎｍの下層埋め込み配線３Ａを形成する。
次いで、下地絶縁膜１及び下層埋め込み配線３Ａ上に、Ｃｕの酸化防止層及び接続孔開口時のエッチング阻止膜として膜厚約５０ｎｍの炭化シリコン（ＳｉＣ）膜４を成膜し、続いてＳｉＣ膜４上に主層間絶縁膜として膜厚約１５０ｎｍの炭素含有酸化シリコン（ＳｉＯＣ）膜５、及びＳｉＯＣ膜５の保護膜として膜厚約１００ｎｍの酸化シリコン（ＳｉＯ２  ）膜６を成膜し、層間絶縁膜積層構造３２を形成する。
次に、層間絶縁膜積層構造３２に接続孔を形成するために、ＳｉＯ２  膜６上にレジスト膜を成膜し、レジスト膜のパターニングを行って、接続孔パターンを備えたレジストマスク７を形成する。
【００４７】
ＳｉＣ膜４及びＳｉＯＣ膜５の成膜では、成膜装置として平行平板型プラズマＣＶＤ装置を、シリコン源のガスとしてメチルシラン（ＣＨ３  ＳｉＨ３  ）を用い、基板温度を３００〜４００℃に、プラズマパワーを１５０〜３５０Ｗに、成膜雰囲気の圧力を１００〜１０００Ｐａ程度の成膜条件に設定する。
これにより、比誘電率が５．  ０程度のＳｉＣ膜４、及び２．  ５〜３．  ０    程度のＳｉＯＣ膜５を成膜することが出来る。
また、ＳｉＯ２  膜６は、例えばシリコン源としてモノシラン（ＳｉＨ４  ）を、酸化剤として一酸化二窒素（Ｎ２  Ｏ）ガスを用いて、プラズマＣＶＤ法により成膜することが出来る。
【００４８】
次いで、レジストマスク７を用いてドライエッチング法により、図２（ｂ）に示すように、ＳｉＯ２  膜６、及びＳｉＯＣ膜５をエッチングして、ＳｉＣ膜４に達する接続孔を開口する。続いて、洗浄等の適性なレジストアッシング処理及び薬液処理によりレジストマスク７を除去する。
ＳｉＯ２  膜６、及びＳｉＯＣ膜５をエッチングでは、一般的なマグネトロン方式のエッチング装置を使い、エッチングガスとしてのオクタフルオロシクロペンテン（Ｃ５  Ｆ８  ）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）、酸素（Ｏ２  ）を用い、ガス流量比（Ｃ５  Ｆ８  ：ＣＯ：Ａｒ：Ｏ２  ）を１：１０：５：１に、バイアスパワーを１６００Ｗに、基板温度を２０℃に設定する。
このエッチング条件で、ＳｉＯＣ膜５のＳｉＣ膜４に対するエッチング選択比（ＳｉＯＣ／ＳｉＣ）が１０以上になるので、下層埋め込み配線３Ａ上のＳｉＣ膜４でエッチングを停止させることが出来る。
【００４９】
続いて、接続孔８の底部に露出するＳｉＣ膜４をエッチングして下層埋め込み配線３Ａを露出させる接続孔８を開口し、次いで洗浄等のしかるべき後処理を施す。
ＳｉＣ膜４のエッチングでは、一般的なマグネトロン方式のエッチング装置を使用し、エッチングガスとしてジフルオルメタン（ＣＨ２  Ｆ２  ）、酸素（Ｏ２  ）、アルゴン（Ａｒ）を用い、ガス流量比（ＣＨ２  Ｆ２  ：Ｏ２  ：Ａｒ）を２：１：５に、バイアスパワーを１００Ｗに設定する。
【００５０】
続いて、接続孔８の底部に表出しているＣｕ変質層にＲＦスパッタリング処理を施して清浄化し、次いでスパッタリング法により接続孔８の孔壁にバリアメタルとして膜厚約１５ｎｍのＴａ膜９を成膜し、更に電解めっき法あるいはスパッタリング法によりＣｕ膜１０を堆積して、接続孔８を導電膜で埋め込む。
次に、ＳｉＯ２  膜６上に堆積したＣｕ膜１０及びＴａ膜９等の接続孔パターンとして不要な導電膜を化学機械研磨（ＣＭＰ）法により除去して、図２（ｃ）に示すように、Ｃｕ膜１０を主導体とした接続孔プラグ１０Ａを形成する。
【００５１】
次に、図３（ｄ）に示すように、接続孔８に埋め込まれた接続孔プラグ１０Ａの上面に選択的にタンタル窒化（ＴａＮ）膜２１を成膜して、接続孔プラグ３４を形成する。
ＴａＮ膜２１の成膜では、まず、アンモニア水と過酸化水素水の混合液（ＳＣ１）の薬液処理により接続孔プラグ１０Ａの上層のＣｕをエッチングして、上面を約５０ｎｍ後退させる。次いで、ＴａＮ膜の成膜前処理として、接続孔プラグ１０Ａ上に薬液処理によって生成したＣｕ酸化物を水素アニール処理により還元し、続いてスパッタリング法により基板全面にＴａＮ膜を堆積して、接続孔パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去することにより、ＴａＮ膜２１を接続孔プラグ１０Ａの上面に形成することが出来る。
【００５２】
接続孔プラグ３４上に選択的に成膜したＴａＮ膜２１の膜厚が約３０ｎｍになるようにＣＭＰ研磨条件を設定し、最終的な接続孔プラグ３４の深さを約２３０ｎｍになるようＣＭＰ研磨量を設定する。
接続孔プラグ３４は、配線パターンと異なり、プラグ径及びピッチが単一寸法で配置されているので、ＣＭＰ処理により選択的にＴａＮ膜２１を接続孔プラグ上に形成することは比較的容易である。
【００５３】
次いで、図３（ｅ）に示すように、接続孔プラグ３４及びＳｉＯ２  膜６上に、比誘電率２．  ６程度の有機ポリマー膜２２を成膜する。本実施形態例では一例として膜厚１５０ｎｍのポリアリールエーテル（ＰＡＥ）膜を成膜した。
ＰＡＥ膜２２の成膜は、先ず、ＰＡＥの前駆体をスピンコート法により堆積し、続いて温度３５０℃〜４５０℃でキュア処理を施すことにより成膜することが出来る。
次に、ＰＡＥ膜２２上にＰＡＥ膜の保護層として膜厚１００ｎｍのＳｉＯ２  膜１３を成膜して、配線間絶縁膜積層構造３６を形成する。
続いて、ＳｉＯ２  膜１３上にレジスト膜を成膜し、パターニングを行って配線溝パターン形成のためのレジストマスク１４を形成する。
【００５４】
ＳｉＯ２  膜１３の成膜では、ＳｉＯ２  膜６の成膜と同一の成膜条件を用いて良いものの、但し、下地のＰＡＥ膜２２の酸化が問題となるときには、シリコンが化学量論より多い酸化シリコン膜を成膜することが好ましい。
【００５５】
配線溝パターンを備えたレジストマスク１４を用いて、ドライエッチング法によりＳｉＯ２  膜１３及びＰＡＥ膜２２をエッチングして、接続孔プラグ３４を露出させる配線溝パターンを開口する。
続いて、洗浄等のしかるべき後処理により、エッチング付着物を除去して、図４（ｆ）に示すように、配線溝１５を形成する。
【００５６】
ＳｉＯ２  膜１３をエッチングする際には、一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてオクタフルオロブタン（Ｃ４  Ｆ８  ）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）を用い、ガス流量比（Ｃ４  Ｆ８  ：ＣＯ：Ａｒ）を１：５：２０に、バイアスパワーを１２００Ｗに、基板温度を２０℃に設定する。
また、ＰＡＥ膜２２をエッチングする際には、エッチング装置として通常の高密度プラズマエッチング装置を、エッチングガスとしてアンモニア（ＮＨ３  ）を用い、エッチング条件としてＲＦパワーを１５０Ｗに、基板温度を２０℃に設定する。
【００５７】
このエッチング条件下でレジストマスク１４のエッチングレートは、ＰＡＥ膜２２のエッチングレートとほぼ同等であるから、ＰＡＥ膜２２のエッチング開始と同時にレジストマスク１４は後退していくが、ＳｉＯ２  膜１３がマスクとして機能し、配線溝の良好な加工形状を得ることが出来る。
また、上述のＰＡＥ膜２２のエッチング条件下で、ＴａＮ膜２１、ＳｉＯ２  膜６、ＳｉＯＣ膜５に対するＰＡＥ膜２２のエッチング選択比（ＰＡＥ／ＴａＮ、ＰＡＥ／ＳｉＯ２  、ＰＡＥ／ＳｉＯＣ）は１００以上になるので、従来のように、接続孔プラグ３４近傍の下地ＳｉＯ２  膜６でサイドエッチングが進行するようなことはない。
【００５８】
続いて、ＲＦスパッタリング処理を施して接続孔プラグ３４上のＣｕ変質層を清浄化した後、例えばバリアメタルとして約１０ｎｍ厚さのＴａ膜１７をスパッタリング法により配線溝１５の壁に成膜し、続いてＣｕ膜１８を電解めっき法あるいはスパッタリング法により堆積して、配線溝１５を導電膜で埋め込む。
次いで、Ｔａ膜１７及びＣｕ膜１８のうち配線パターンとして不要なＳｉＯ２  膜１３上の導電膜等を化学機械研磨（ＣＭＰ）法により除去して、図４（ｇ）に示すように、上層埋め込み配線１８Ａを形成する。
更に、下層埋め込み配線３Ａと同様、上層埋め込み配線１８ＡのＣｕ膜１８の酸化防止層として例えばＳｉＣ膜２０を上層埋め込み配線１８Ａ及びＳｉＯ２  膜１３上に成膜する。
以上の工程を経て、シングルダマシン構造の多層配線構造３０を形成することができる。
【００５９】
本実施形態例では、ＰＡＥ膜２２をエッチングして配線溝１５を形成する際、ＴａＮ膜２１、ＳｉＯ２  膜６、ＳｉＯＣ膜５に対するＰＡＥ膜２２のエッチング選択比が１００以上になるので、従来に比べて、接続孔プラグ３４近傍のサイドエッチングを格段に抑制出来る。よって、Ｔａ膜１７及びＣｕ膜１８による配線溝１５の埋め込みに際し、埋め込みボイド等の欠陥が発生せず、パターンレイアウトに依存しない良好な埋め込み配線を形成することができる。
また、配線溝１５と接続孔プラグ３４との位置合わせずれにより接続孔プラグ３４が上層埋め込み配線１８Ａによって被覆されない領域が生じても、接続孔プラグ３４上に形成されたＴａＮ膜２１がＣｕの拡散防止層となるので、配線間リークの増大やＣｕ拡散に起因する信頼性上の問題も起こらない。
【００６０】
本実施形態例の方法により多層配線構造を形成した半導体装置を試験したところ、ヴィア抵抗のばらつきが小さく、導通歩留まりが高いので、高い製品歩留まりを得ることができた。また、ストレスマイグレーションやエレクトロマイグレーション耐性も向上することを確認することができた。
さらに、従来のように、配線間絶縁膜積層構造３６の下層に比誘電率の高いエッチング阻止膜を設ける必要がないので、配線間容量を低くでき、結果として、半導体装置の動作スピードを向上させ、従ってスピード収率上の製品歩留まりを向上させることができる。
【００６１】
尚、本実施形態例で形成した層間絶縁膜積層構造３２、及び配線間絶縁膜積層構造３６の絶縁膜は、例示した膜種、膜厚、及び成膜方法に限定されることはない。
例えば、Ｃｕ膜の酸化防止層としてプラズマＣＶＤ法により堆積したＳｉＣ膜４、２０に代えて、ＳｉＮ膜をＣＶＤ法により成膜してもよく、またＳｉＣ膜中に窒素（Ｎ２  ）や水素（Ｈ）等の軽元素を含有させた膜を用いることも可能である。
接続孔プラグ３４間のＳｉＯＣ膜５及び配線層間のＰＡＥ膜２２上の保護膜であるＳｉＯ２  膜６、１３は、エッチング形状、導電膜との密着性、ＣＭＰ処理の際の問題等がＳｉＯＣ膜５及びＰＡＥ膜２２に発生しない限り、堆積する必要はない。
【００６２】
ＳｉＯＣ膜５に代えて、ＳｉＯＦ膜又はＳｉＯ２  膜をＣＶＤ法により成膜しても良く、ＭＳＱ膜又はＨＳＱ膜をスピンコート法により成膜しても良く、更には多孔質構造を有するＭＳＱ膜を成膜しても良い。
ＰＡＥ膜２２がエッチング選択性を有する無機系絶縁膜が層間絶縁膜積層構造３２の最上層に堆積されておれば、本実施形態例の積層構造のみらなず、ＰＡＥ膜とＳｉＯ２  膜等の積層構造としても良い。
【００６３】
Ｔａ膜２１を成膜する際、接続孔プラグ１０ＡのＣｕ膜１０を後退させる方法は、アンモニア水と過酸化水素水の混合液（ＳＣ１）による薬液処理以外にも、塩酸と過酸化水素水の混合液（ＳＣ２）や、薬液や熱処理、酸素プラズマ処理によりＣｕを酸化した後、Ｃｕ酸化膜を希塩酸や希アンモニア水で除去することも可能である。また、Ｃｕ膜１０に反応性ドライエッチング処理やＲＦスパッタリング法を適用して後退させることもできる。
ＴａＮ膜２１の成膜も、スパッタリング法の他、ＣＶＤ法で行うことも可能である。
【００６４】
半導体装置の実施形態例２
本実施形態例は第２の発明に係る半導体装置の実施形態の一例であって、図５は本実施形態例の半導体装置に設けたシングルダマシン法による配線構造の構成を示す断面図である。図５に示す部位のうち、図１から図４及び図８から図１０と同じ部位には同じ符号を付している。
本実施形態例の半導体装置に設けた配線構造４０は、シングルダマシン法により形成した多層配線構造であって、図５に示すように、下層埋め込み配線３Ａに接続する接続孔プラグ４２及び上層埋め込み配線４４の構成が異なることを除いて、実施形態例１の配線構造３０と同じ構成を備えている。
つまり、配線構造４０は、実施形態例１の配線構造３０と同じ構成の下地絶縁膜１、下層埋め込み配線３Ａ、下層埋め込み配線３Ａ上に設けた層間絶縁膜積層構造３２、及び層間絶縁膜積層構造３２上に設けられた配線間絶縁膜積層構造３６を備えている。
【００６５】
接続孔プラグ４２は、プラグ本体として、層間絶縁膜積層構造３２を貫通して下層埋め込み配線３Ａに達する接続孔の孔壁にバリアメタルとして設けられた膜厚約１５ｎｍのＴａ膜９と、接続孔を埋め込むＣｕ膜１０とから構成され、約２３０ｎｍの長さを有する。
また、上層埋め込み配線４４と接触していない接続孔プラグ４２のＣｕ膜１０とＰＡＥ膜２２との間には、接続孔プラグ４２のＴａ膜９とＣｕ膜１０に対する拡散防止膜として機能するＳｉＮ膜２３が存在する。つまり、接続孔プラグ４２のＣｕ膜１０は、拡散防止膜として設けられたＳｉＮ膜２３に覆われた領域と、上層埋め込み配線４４と接触している領域とを有する。
【００６６】
ＳｉＮ膜２３の膜厚は１０ｎｍ以上１００ｎｍ以下であれば、特性上問題は無い。膜厚を１０ｎｍ未満に薄く設定すると、Ｃｕ拡散防止膜として機能が不充分となり、１００ｎｍを越える膜厚に設定すると、ヴィア抵抗の上昇を招くことになる。
【００６７】
上層埋め込み配線４４は、配線間絶縁膜積層構造３６に設けられた配線溝の溝壁にバリアメタルとして設けられた約１０ｎｍ厚さのＴａ膜１７と、配線溝を埋め込むＣｕ膜１８とから構成されている。
また、上層埋め込み配線４４は、接続孔プラグ４２を構成し、かつＳｉＮ膜２３で覆われていない、Ｃｕ膜１０及びＴａ膜９からなる接続孔プラグ４２のプラグ本体に僅か（ＳｉＮ膜２３の膜厚にほぼ等しい寸法）に貫入して接続している。つまり、上層埋め込み配線４４は、図５に示すように、接続孔プラグ４２に部分的に突出した形状の底部を有する。
更に、上層埋め込み配線４４及びＳｉＯ２  膜１３上には、実施形態例１と同様に、酸化防止層としてＳｉＣ膜２０が設けられている。
【００６８】
本実施形態例の多層配線構造４０では、上層埋め込み配線４４は、接続孔プラグ４２のＣｕ膜１０と直接接続している。一方、実施形態例１の多層配線構造３０では、上層埋め込み配線１８Ａは、バリヤメタルとして設けられたＴａ膜２１を介して接続孔プラグ３４と接続している。
従って、本実施形態例の多層配線構造４０は、実施形態例１の多層配線構造３０に比べてヴィア抵抗が低くなる。
また、上層埋め込み配線４４と接続孔プラグ４２との合わせずれが生じても、接続孔プラグ４２上に設けられたＳｉＮ膜２３が、Ｃｕの拡散防止層となるので、配線間リークの増大やＣｕ拡散起因の信頼性上の問題も起こらない。
【００６９】
更に、本実施形態例の多層配線構造４０は、基本的には、実施形態例１の多層配線構造３０と同じ効果を奏することができる。
即ち、本実施形態例では、ＰＡＥ膜２２は、ＳｉＮ膜２３、ＳｉＯ２  膜６、及びＳｉＯＣ膜５に対するエッチング選択比は１００以上になるので、接続孔プラグ４２近傍の下地ＳｉＯ２  膜６でサイドエッチングが進行しないので、配線溝１５の埋め込みに際し、埋め込みボイドが発生しない。
【００７０】
本実施形態例の半導体装置は、ヴィア抵抗のばらつきが小さく、導通歩留まりが高いので、高い製品歩留まりを得ることができる。また、ストレスマイグレーションやエレクトロマイグレーション耐性も向上する。
さらに、配線間層間絶縁膜積層構造３６の下層に比誘電率の高いエッチング阻止膜が存在しないので、配線間容量が低くなり、その結果、半導体装置の動作スピードが速くなり、従ってスピード収率上の製品歩留まりが向上する。
【００７１】
接続孔プラグ４２に拡散防止膜として形成されるＳｉＮ膜２３は、ＳｉＮ膜に代えて炭化シリコン（ＳｉＣ）膜、窒化酸化シリコン（ＳｉＯＮ）膜等の絶縁膜でも良い。
更には、タンタル、タンタル系合金、チタン系合金、タングステン系合金、もしくはこれらの積層膜でもよく、その他の導電性金属で選択形成可能であれば、上述のものに限る必要はない。
【００７２】
また、実施形態例１の多層配線構造３０と同様に、本実施形態例でも、層間絶縁膜積層構造３２及び配線間層間絶縁膜積層構造３６の絶縁膜は、例示された膜種、膜厚、成膜方法に限定されることはない。
例えば、Ｃｕ膜の酸化防止層として堆積したＳｉＣ膜４、２０は、ＣＶＤ法により形成されるＳｉＮ膜としてもよく、ＳｉＣ膜中に窒素（Ｎ２  ）や水素（Ｈ）等の軽元素が含有した膜を用いることも可能である。
ＳｉＯＣ膜５は、ＣＶＤ法により成膜されたＳｉＯＦ膜やＳｉＯ２  膜、スピンコート法により形成されるＭＳＱ膜やＨＳＱ膜、多孔質構造を有するＭＳＱ膜でもよい。
ＳｉＯ２  膜１３は、ＳｉＯ２  膜６と同じ組成、膜質で良いものの、但し、下層ＰＡＥ膜２２の酸化が問題となる場合には、シリコンが化学量論より多い酸化シリコン膜を成膜することが好ましい。
ＳｉＯＣ膜５及びＰＡＥ膜２２上の保護膜であるＳｉＯ２  膜６、１３は、エッチング形状、導電膜との密着性、ＣＭＰ処理の際の問題等がなければ、堆積する必要はない。
【００７３】
ＰＡＥ膜２２のエッチングの際、エッチング選択比がとれる無機系絶縁膜が層間絶縁膜積層構造３２の最上層に堆積されておれば、本実施形態例の配線間絶縁膜積層構造のみらなず、ＰＡＥ膜とＳｉＯ２  膜等の積層構造としてもよい。
また、ＰＡＥ膜に代えて、例えばＢＣＢ膜、ポリイミド膜、ポリアリレンエーテル膜、アモルファスカーボン膜、或いはポリテトラトラフロロエチレン膜を使用しても良い。更には、多孔質構造を有する有機ポリマー等を使っても良く、これらの組み合わせも可能である。
【００７４】
半導体装置の製造方法の実施形態例２
本実施形態例は第２の発明方法に係る半導体装置の製造方法を上述の半導体装置の製造に適用した実施形態の一例である。図６（ａ）と（ｂ）、及び図７（ｃ）と（ｄ）は、それぞれ、本実施形態例の方法に従って半導体装置の製造に当たり配線構造をシングルダマシン法により形成する際の各工程の断面図である。図６及び図７のうち、図１から図５及び図９から図１０と同じ部位には同じ符号を付している。
先ず、実施形態例１の方法と同様にして、図２（ｃ）に示すように、下層埋め込み配線３Ａを形成し、次いでＳｉＣ膜４、ＳｉＯＣ膜５及びＳｉＯ２  膜６の層間絶縁膜積層構造３２を形成し、続いて層間絶縁膜積層構造３２を貫通し、下層埋め込み半導体装置３Ａに接続する接続孔プラグ１０Ａを形成する。
【００７５】
次に、本実施形態例では、図６（ａ）に示すように、拡散防止膜としてシリコン窒化（ＳｉＮ）膜２３を接続孔プラグ１０Ａの上面に選択的に成膜して、接続孔プラグ４２を形成する。
ＳｉＮ膜２３を選択的に成膜する際には、まず、アンモニア水と過酸化水素水の混合液（ＳＣ１）の薬液処理により接続孔プラグ１０Ａの上層のＣｕ膜１０を約５０ｎｍ後退させる。次いで、ＳｉＮ膜の成膜前処理として、接続孔プラグ１０Ａ上に薬液処理で生成したＣｕ酸化物をアンモニアプラズマ処理により還元した後、ＣＶＤ法によりＳｉＮ膜を基板全面に堆積し、続いて接続孔パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去することによりＳｉＮ膜２３を形成することができる。
【００７６】
ＳｉＮ膜２３の成膜では、成膜装置としてプラズマＣＶＤ装置を、シリコン源として例えばモノシラン（ＳｉＨ４  ）を、窒化剤としてアンモニア（ＮＨ３  ）ガスを、酸化剤として一酸化二窒素（Ｎ２  Ｏ）ガスを、キャリアガスとして不活性ガスを用いて、成膜することが出来る。
接続孔プラグ１０Ａ上に選択的に成膜するＳｉＮ膜２３の膜厚が約３０ｎｍになるようＣＭＰ研磨条件を設定し、接続孔プラグ１０Ａの最終的な長さが約２３０ｎｍになるようＣＭＰ研磨量を設定する。
接続孔プラグ１０Ａは、配線パターンと異なり、孔径及びピッチが単一寸法で配置されているので、ＣＭＰ処理による選択的なＳｉＮ膜２３の形成は比較的容易である。
【００７７】
次に、図６（ｂ）に示すように、接続孔プラグ４２のＳｉＮ膜２３及びＳｉＯ２  膜６上に、実施形態例１と同じ層構造の配線間絶縁膜積層構造３６を形成する。
次いで、ＳｉＯ２  膜１３上にレジスト膜を成膜し、パターニングして、配線溝パターン形成のためのレジストマスク１４を形成する。
【００７８】
配線溝パターンを有するレジストマスク１４を用いて、ドライエッチング法によりＳｉＯ２  膜１３及びＰＡＥ膜２２をエッチングして、ＳｉＮ膜２３に達する配線溝パターンを開口する。
続いて、接続孔プラグ４２の上面に成膜されているＳｉＮ膜２３をエッチングにより除去し、洗浄処理等のしかるべき後処理を行って、エッチング付着物を除去して、図７（ｅ）に示すように、接続孔プラグ４２を露出させる配線溝１５を形成する。
【００７９】
ＳｉＯ２  膜１３のエッチングでは、エッチング装置として一般的なマグネトロン方式のエッチング装置を、エッチングガスとして例えばオクタフルオロブタン（Ｃ４  Ｆ８  ）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）を用い、ガス流量比（Ｃ４  Ｆ８  ：ＣＯ：Ａｒ）を１：５：２０に、バイアスパワーを１２００Ｗに、基板温度を２０℃に設定する。
ＰＡＥ膜２２のエッチングでは、エッチング装置として通常の高密度プラズマエッチング装置を、エッチングガスにはアンモニア（ＮＨ３  ）を用い、ＲＦパワーを１５０Ｗに、基板温度を２０℃に設定する。
【００８０】
このエッチング条件下で、レジストマスク１４のエッチングレートは、ＰＡＥ膜２２のそれとほぼ同等であるから、ＰＡＥ膜２２のエッチング開始と同時にレジストマスク１４が後退していくが、ＳｉＯ２  膜１３がマスクとして機能するので、良好な加工形状の配線溝１５を形成することが出来る。
また、ＰＡＥ膜２２の上述のエッチング条件では、ＰＡＥ膜２２のＳｉＮ膜２３、ＳｉＯ２  膜６、及びＳｉＯＣ膜５に対するエッチング選択比は１００以上になるので、接続孔プラグ１０Ａ近傍の下地ＳｉＯ２  膜６でサイドエッチングが進行するようなこともない。
【００８１】
ＳｉＮ膜２３のエッチングでは、エッチング装置として一般的なマグネトロン方式のエッチング装置を、エッチングガスとしてジフルオルメタン（ＣＨ２  Ｆ２  ）、酸素（Ｏ２  ）、アルゴン（Ａｒ）を用い、ガス流量比（ＣＨ２  Ｆ２  ：Ｏ２  ：Ａｒ）を２：１：５に、バイアスパワーを１００Ｗに設定する。
【００８２】
ところで、ＳｉＮ膜２３をエッチングするときのＳｉＯ２  膜６に対するエッチング選択比（ＳｉＮ／ＳｉＯ２  ）は２〜３程度しか得ることが出来ないが、ＳｉＮ膜２３のエッチングでは、図１１（ａ）に示すような従来の溝配線パターンの開口とは異なり、プラグ径及びピッチが単一寸法の接続孔プラグ４２にのみ形成されたＳｉＮ膜２３のみをエッチングして除去している。
従って、パターン依存性によるエッチング速度変動が少なく、接続孔８の底部のＳｉＣ４を除去する場合と同様、オーバーエッチング量を少なく設定することにより、下地ＳｉＯ２  膜６の後退量を小さくすることができる。
【００８３】
続いて、ＲＦスパッタリング処理を施して接続孔プラグ１０Ａ上のＣｕ変質層を清浄化した後、例えばバリアメタルとして約１０ｎｍ厚さのＴａ膜１７をスパッタリング法により配線溝１５の壁に成膜し、続いてＣｕ膜１８を電解めっき法あるいはスパッタリング法により堆積して、配線溝１５を導電膜で埋め込む。
次いで、Ｔａ膜１７及びＣｕ膜１８のうち配線パターンとして不要なＳｉＯ２  膜１３上の導電膜等を化学機械研磨（ＣＭＰ）法により除去して、図７（ｄ）に示すように、上層埋め込み配線１８Ａを形成する。
更に、下層埋め込み配線３Ａと同様、酸化防止層として例えばＳｉＣ膜２０を上層埋め込み配線１８Ａ及びＳｉＯ２  膜１３上に成膜する。
以上の工程を経て、シングルダマシン構造の多層配線構造４０を形成することができる。
【００８４】
本実施形態例の配線溝１５の導体膜埋め込みでは、上述したように、接続孔プラグ４２近傍のサイドエッチ発生を抑制出来るので、バリアメタルやＣｕ膜の埋め込みをパターンレイアウトに依存せず良好に行うことができる。
よって、本実施形態例により形成された多層配線構造４０を有する半導体装置は、ヴィア抵抗のばらつきが小さく、導通歩留まりが高いので、高い製品歩留まりを得ることができる。また、ストレスマイグレーションやエレクトロマイグレーション耐性も向上する。
【００８５】
接続孔部のＣｕプラグを後退させる方法は、アンモニア水と過酸化水素水の混合液（ＳＣ１）による薬液処理以外にも、塩酸と過酸化水素水の混合液（ＳＣ２）や、Ｃｕを薬液や熱処理、酸素プラズマ処理で酸化させた後、Ｃｕ酸化膜を希塩酸や希アンモニア水で除去することも可能である。
また、反応性ドライエッチング処理やＲＦスパッタリング法によりＣｕ膜をエッチングして後退させる方法も適用できる。
【００８６】
配線溝１５を導電膜で埋め込む際、前述したように、接続孔プラグ４２近傍のサイドエッチ発生を抑制出来るので、バリアメタルやＣｕ膜の埋め込みはパターンレイアウトに依存せず良好である。
また、合わせずれにより接続孔プラグ４２が上層埋め込み配線４４で被覆されない領域が発生しても、被覆されない領域では、接続孔プラグ４２に形成されたＳｉＮ膜２３がＣｕの拡散防止層となるので、配線間リークの増大やＣｕ拡散起因の信頼性上の問題も起こらない。
【００８７】
尚、本実施形態例の多層配線構造を構成する層間絶縁膜積層構造３２及び配線間層間絶縁膜積層構造３６の絶縁膜は、実施形態例１と同様に、例示された膜種、膜厚、成膜方法に限定されることはない。
【００８８】
【発明の効果】
第１及び第２の発明によれば、バリアメタル膜又は拡散防止膜を導体プラグの上層に選択的に設けることにより、導体プラグを構成する金属材料の拡散を防止し、リーク電流の増大を防止することができる。
また、配線溝と導体プラグとの位置合わせずれにより導体プラグが上層埋め込み配線に被覆されない領域が発生しても、導体プラグ上に形成されたバリアメタル膜又は拡散防止膜が導体プラグの構成金属の拡散を防止するので、配線間リークの増大や金属拡散起因の信頼性上の問題も起こらない。
【００８９】
第１及び第２の発明によれば、第１の層間絶縁膜に対してエッチング選択比の大きな有機膜を第２の層間絶縁膜の下層として設けることにより、第２の層間絶縁膜をエッチングして配線溝を形成する際、導体プラグ近傍のサイドエッチングを抑制することが出来る。よって、配線溝を導電膜で埋め込んで上層埋め込み配線を形成する際、埋め込みボイド等の欠陥が発生せず、パターンレイアウトに依存しない良好な配線形状の上層埋め込み配線を形成することができる。
【００９０】
第１及び第２の発明方法は、第１及び第２の発明に係る半導体装置を好適に製造する方法を実現している。
【図面の簡単な説明】
【図１】実施形態例１の半導体装置に設けたシングルダマシン法による配線構造の構成を示す断面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、半導体装置の製造に当たり実施形態例１の方法に従って配線構造をシングルダマシン法により形成する際の各工程の断面図である。
【図３】図３（ｄ）と（ｅ）は、それぞれ、図２（ｃ）に続いて、実施形態例１の方法に従って配線構造をシングルダマシン法により形成する際の各工程の断面図である。
【図４】図４（ｆ）と（ｇ）は、それぞれ、図３（ｅ）に続いて、実施形態例１の方法に従って配線構造をシングルダマシン法により形成する際の各工程の断面図である。
【図５】実施形態例２の半導体装置に設けたシングルダマシン法による配線構造の構成を示す断面図である。
【図６】図６（ａ）と（ｂ）は、それぞれ、半導体装置の製造に当たり実施形態例２の方法に従って配線構造をシングルダマシン法により形成する際の各工程の断面図である。
【図７】図７（ｃ）と（ｄ）は、それぞれ、図６（ｂ）に続いて、実施形態例２の方法に従って配線構造をシングルダマシン法により形成する際の各工程の断面図である。
【図８】図８（ａ）から（ｃ）は、それぞれ、シングルダマシン法により従来の多層配線構造を形成する際の工程毎の断面図である。
【図９】図９（ｄ）と（ｅ）は、それぞれ、図８（ｃ）に続いて、シングルダマシン法により従来の多層配線構造を形成する際の工程毎の断面図である。
【図１０】図９（ｅ）に続いて、シングルダマシン法により従来の多層配線構造を形成する際の工程毎の断面図である。
【図１１】図１１（ａ）及び（ｂ）は、それぞれ、シングルダマシン法により形成した従来の多層配線構造の問題を説明する断面図である。
【符号の説明】
１……下地絶縁膜、２……Ｔａ膜、３……Ｃｕ膜、３Ａ……下層埋め込み配線、４……ＳｉＣ膜、５……ＳｉＯＣ膜、６……ＳｉＯ２  膜、７……レジストマスク、８……接続孔、９……Ｔａ膜、１０……Ｃｕ膜、１０Ａ……接続孔プラグ、１１……ＳｉＣ膜、１２……ＳｉＯＣ膜、１３……ＳｉＯ２  膜、１４……レジストマスク、１５……配線溝、１６……スリット状凹部、１７……Ｔａ膜、１８……Ｃｕ膜、１８Ａ……上層埋め込み配線、１９……埋め込みボイド、２０……ＳｉＣ膜、２１……ＴａＮ膜、２２……ＰＡＥ膜、２３……ＳｉＮ膜、３０……実施形態例１の半導体装置に設けた配線構造、３２……層間絶縁膜積層構造、３４……接続孔プラグ、３６……配線間絶縁膜積層構造、４０……実施形態例２の半導体装置に設けた配線構造、４２……接続孔プラグ、４４……上層埋め込み配線。
【図１】
2004179453.tif 000003
【図２】
2004179453.tif 000004
【図３】
2004179453.tif 000005
【図４】
2004179453.tif 000006
【図５】
2004179453.tif 000007
【図６】
2004179453.tif 000008
【図７】
2004179453.tif 000009
【図８】
2004179453.tif 000010
【図９】
2004179453.tif 000011
【図１０】
2004179453.tif 000012
【図１１】
2004179453.tif 000013