(57)【要約】      （修正有）【課題】蛍光表示管のフィラメントに印加されるパルス電圧の異常を速やかに検出する。【解決手段】蛍光表示管のフィラメントをパルス電圧にてパルス駆動するための蛍光表示管駆動回路において、前記パルス電圧のレベルが固定されたことを検出し、前記検出の結果を表す検出信号を出力する検出手段と、前記検出信号に基づいて、前記パルス電圧の異常を通知するための信号を出力する手段と、を有する。【選択図】      図１
2004294729.tif 000002
【特許請求の範囲】
【請求項１】
蛍光表示管のフィラメントをパルス電圧にてパルス駆動するための蛍光表示管駆動回路において、
前記パルス電圧のレベルが固定されたことを検出し、前記検出の結果を表す検出信号を出力する検出手段と、
前記検出信号に基づいて、前記パルス電圧の異常を通知するための信号を出力する手段と、
を有することを特徴とする蛍光表示管駆動回路。
【請求項２】
前記検出手段は、
前記パルス電圧の所定期間ＴＰあたりのパルス数に基づき、前記パルス電圧のレベルが固定されたことを検出するパルス検出手段であることを特徴とする請求項１に記載の蛍光表示管駆動回路。
【請求項３】
前記パルス検出手段は、
前記パルス電圧の所定期間ＴＰあたりのパルス数をカウントし、
前記カウントした前記所定期間ＴＰあたりのパルス数が基準パルス数ＰＮ以下若しくは未満となる場合に、前記パルス電圧のレベルが固定されたことを表す前記検出信号を出力することを特徴とする請求項２に記載の蛍光表示管駆動回路。
【請求項４】
前記検出手段は、
前記パルス電圧を積分した直流化電圧のレベルに基づき、前記パルス電圧のレベルが固定されたことを検出するレベル検出手段であることを特徴とする請求項１に記載の蛍光表示管駆動回路。
【請求項５】
前記レベル検出手段は、
前記パルス電圧を積分した直流化電圧のレベルが、前記パルス電圧のレベルが固定されたことを示すレベルとなる期間を計測し、
前記計測した期間が、所定期間ＴＬ以上若しくは越える場合に、前記パルス電圧のレベルが固定されたことを表す前記検出信号を出力することを特徴とする請求項４に記載の蛍光表示管駆動回路。
【請求項６】
前記検出手段は、
前記パルス電圧の所定期間ＴＰあたりのパルス数に基づき、前記パルス電圧のレベルが固定されたことを検出するパルス検出手段と、
前記パルス電圧を積分した直流化電圧のレベルに基づき、前記パルス電圧のレベルが固定されたことを検出するレベル検出手段と、を有し、
前記パルス検出手段又は前記レベル検出手段のいずれか一方の動作に切り替え可能とすることを特徴とする請求項１に記載の蛍光表示管駆動回路。
【請求項７】
前記蛍光表示管駆動回路は、
前記パルス検出手段又は前記レベル検出手段のいずれか一方の動作に切り替えるためのデータを外部から受信し、
前記外部から受信したデータに基づき、前記パルス検出手段又は前記レベル検出手段のいずれか一方の動作に切り替える手段を有することを特徴とする請求項６に記載の蛍光表示管駆動回路。
【請求項８】
前記蛍光表示管駆動回路は、前記フィラメントをパルス駆動するためのパルス駆動信号を出力する半導体集積回路であり、前記パルス駆動信号に基づき前記パルス電圧を生成するスイッチング素子を外部に接続可能とすることを特徴とする請求項１乃至７のいずれかに記載の蛍光表示管駆動回路。
【請求項９】
前記フィラメントをパルス駆動するためのパルス駆動信号を出力する前記蛍光表示管駆動回路であって、前記パルス駆動信号に基づき前記パルス電圧を生成するスイッチング素子を有することを特徴とする請求項１乃至７のいずれかに記載の蛍光表示管駆動回路。
【請求項１０】
前記蛍光表示管駆動回路は、半導体集積回路であり、前記スイッチング素子を外部に接続したことを特徴とする請求項９に記載の蛍光表示管駆動回路。
【請求項１１】
前記蛍光表示管駆動回路は、前記スイッチング素子を集積化した半導体集積回路であることを特徴とする請求項９に記載の蛍光表示管駆動回路。
【請求項１２】
前記蛍光表示管駆動回路は、半導体集積回路であり、前記パルス電圧を積分して直流化電圧にするための積分手段を外部に接続可能とすることを特徴とする請求項４乃至７のいずれかに記載の蛍光表示管駆動回路。
【請求項１３】
前記パルス電圧を積分して直流化電圧にするための積分手段を有することを特徴とする請求項４乃至７のいずれかに記載の蛍光表示管駆動回路。
【請求項１４】
前記蛍光表示管駆動回路は、半導体集積回路であり、前記積分手段を外部に接続したことを特徴とする請求項１３に記載の蛍光表示管駆動回路。
【請求項１５】
前記蛍光表示管駆動回路は、前記積分手段を集積化した半導体集積回路であることを特徴とする請求項１３に記載の蛍光表示管駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、蛍光表示管の信頼性を向上させる蛍光表示管駆動回路に関する。
【０００２】
【従来の技術】
蛍光表示管（Ｖａｃｕｕｍ  ｆｌｕｏｒｅｓｃｅｎｔ  Ｄｉｓｐｌａｙ、以下、ＶＦＤと称す）は、真空容器の中で、フィラメントと呼ばれる直熱形カソードに電圧を印加してフィラメントを発熱させることにより熱電子を放出させ、その熱電子をグリッド電極にて加速させてアノード（セグメント）電極上の蛍光体に衝突発光させることにより所望のパターンを表示する自発光型の表示デバイスのことである。ＶＦＤは、視認性、多色化、低動作電圧、信頼性（耐環境性）などの面において優れた特徴を有しており、自動車用、家電用、民生用など様々な用途・分野において利用されている。
【０００３】
ここで、ＶＦＤでは、フィラメントやその配線に関して短絡や断線が生じる場合や、フィラメントの配線と他の電極（アノード電極やグリッド電極）の配線との間で短絡が生じる場合、又は、フィラメントを駆動する素子が故障する場合などにおいて、フィラメントに係る異常な状態を放置したままでいると、フィラメントが損傷したり、フィラメントの発火を招く危険性が生じることになる。そのため、ＶＦＤに対して、フィラメントに係る異常な状態を速やかに検出する仕組みが求められている。
【０００４】
図７は、前述した仕組みの一つとして、フィラメント１１に印加されるフィラメント電圧の異常を検出するための従来の仕組みを説明する図である。なお、同図では、フィラメント１１に電圧を印加する方式として、フィラメントの通常の定格電圧と比べてかなり高い直流電圧をチョッピングしたパルス電圧（以下、フィラメントパルス電圧と称す）を印加するパルス駆動方式を用いた例を示している。すなわち、パルス駆動方式は、フィラメントパルス電圧が高電位側に固定されるといった異常が発生した場合、他の方式（直流（ＤＣ）駆動方式、交流（ＡＣ）駆動方式）と比べて、フィラメント１１の損傷や発火等の進行が早いので、フィラメントパルス電圧の異常を速やかに検出することが重要な課題となる。
【０００５】
図７において、マイコンなどの外部コントローラ４０は、所望のデューティー比に設定されたパルス駆動信号をフィラメント駆動回路１１０に出力する。そして、フィラメント駆動回路１１０は、外部コントローラ１１０から受信したパルス駆動信号に基づくスイッチング動作によって、フィラメント１１駆動用の電源からフィラメントパルス電圧を生成し、フィラメント１１に印加する。ここで、外部コントローラ４０は、フィラメント１１に印加されるフィラメントパルス電圧に関して、例えば、フィラメントパルス電圧のパルス幅や電圧レベルを検出する検出手段を備えている。外部コントローラ４０は、前記検出手段によって検出されたフィラメントパルス電圧のパルス幅や電圧レベルに応じて、フィラメント駆動回路１１０に出力するパルス駆動信号のデューティー比の設定を調整するといったフィードバック制御を行っていた。
【０００６】
なお、前述したような従来の仕組みは、例えば、以下に示す特許文献１に開示されている。
【０００７】
【特許文献１】
特開２００２−１０８２６３号公報
【０００８】
【発明が解決しようとする課題】
従来のフィラメントパルス電圧の異常を検出する仕組みは、前述したように、外部コントローラ４０が、フィラメントパルス電圧のパルス幅や電圧レベル等を検出し、その検出した値に応じて、フィラメントパルス電圧に対して所望のフィードバック制御を行っている。しかしながら、このことは、外部コントローラ４０における処理負荷を増大させる要因となっていた。また、外部コントローラ４０は、自身の処理負荷の増大によって、フィラメントパルス電圧の異常を検出してから、異常時の所定の処理（例えば、フィラメント駆動回路１１０の電源をオフする等）を実行するまでにかなりの時間を要してしまい、フィラメント１１の損傷や発火などに至らしめるという問題点を有していた。
本発明は、以上のような経緯に基づいてなされたものであり、ＶＦＤの信頼性を向上させるＶＦＤ駆動回路を提供することである。
【０００９】
【課題を解決するための手段】
前記課題を解決するための主たる本発明は、蛍光表示管のフィラメントをパルス電圧にてパルス駆動するための蛍光表示管駆動回路において、前記パルス電圧のレベルが固定されたことを検出し、前記検出の結果を表す検出信号を出力する検出手段と、前記検出信号に基づいて、前記パルス電圧の異常を通知するための信号を出力する手段と、を有することとする。
本発明に係る蛍光表示管駆動回路は、前述したような特徴を有することによって、マイコンなどの外部コントローラの処理負荷を減少させることができる。また、このことは、蛍光表示管のフィラメントに印加されるパルス電圧の異常を速やかに検出することが可能となり、蛍光表示管の信頼性（特に、蛍光表示管のフィラメントに対する信頼性）を向上させることができる。
本発明の他の特徴については、添付図面及び本明細書の記載により明らかにする。
【００１０】
【発明の実施の形態】
＝＝＝  開示の概要  ＝＝＝
以下の開示により、少なくとも次のことが明らかにされる。
蛍光表示管のフィラメントをパルス電圧にてパルス駆動するための蛍光表示管駆動回路において、前記パルス電圧のレベルが固定されたことを検出し、前記検出の結果を表す検出信号を出力する検出手段と、前記検出信号に基づいて、前記パルス電圧の異常を通知するための信号を出力する手段と、を有する。
【００１１】
ここで、前述の「検出手段」とは、後述の「異常検出手段」であり、前述の「検出信号」として後述の「異常検出信号」を出力する。また、前述の「前記パルス電圧の異常を通知するための信号」とは、例えば、後述の外部コントローラに出力する「異常検出フラグＡＮＦ」のデータのことである。
【００１２】
本発明に係る蛍光表示管駆動回路は、前述したような特徴を有することによって、マイコンなどの外部コントローラの処理負荷を減少させることができる。また、このことは、蛍光表示管のフィラメントに印加されるパルス電圧の異常を速やかに検出することが可能となり、蛍光表示管の信頼性（特に、蛍光表示管のフィラメントに対する信頼性）を向上させることができる。
【００１３】
本発明の第２の態様について、前記検出手段は、前記パルス電圧の所定期間ＴＰあたりのパルス数に基づき、前記パルス電圧のレベルが固定されたことを検出するパルス検出手段とする。
【００１４】
本発明の第３の態様について、前記パルス検出手段は、前記パルス電圧の所定期間ＴＰあたりのパルス数をカウントし、前記カウントした前記所定期間ＴＰあたりのパルス数が基準パルス数ＰＮ以下若しくは未満となる場合に、前記パルス電圧のレベルが固定されたことを表す前記検出信号を出力する。
本発明に係る蛍光表示管駆動回路は、前述したようなパルス検出手段を有することによって、パルス電圧が、Ｈレベル又はＬレベルのいずれか一方のレベルに固定された場合であっても検出可能である。また、パルス検出手段は、後述の「レベル検出手段」と比較して、後述の「ローパスフィルタ（積分手段）」を必要としないので、部品点数が少なくて済むというメリットを奏する。
【００１５】
本発明の第４の態様について、前記検出手段は、前記パルス電圧を積分した直流化電圧のレベルに基づき、前記パルス電圧のレベルが固定されたことを検出するレベル検出手段とする。
【００１６】
本発明の第５の態様について、前記レベル検出手段は、前記パルス電圧を積分した直流化電圧のレベルが、前記パルス電圧のレベルが固定されたことを示すレベルとなる期間を計測し、前記計測した期間が、所定期間ＴＬ以上若しくは越える場合に、前記パルス電圧のレベルが固定されたことを表す前記検出信号を出力する。
本発明に係る蛍光表示管駆動回路は、前述したようなレベル検出手段を有することによって、パルス電圧のレベルが固定されたことを検出できる。また、フィラメントへの電力供給量には制限があるので、パルス電圧は、通常”５〜２０％”程度の低い範囲内（所定のデューティー比）に設定されている。このため、パルス電圧のレベルが固定されたことが検出されることによって、パルス電圧が、所定のデューティー比であるか否かを検出可能である。
【００１７】
本発明の第６の態様について、前記パルス電圧の所定期間ＴＰあたりのパルス数に基づき、前記パルス電圧のレベルが固定されたことを検出するパルス検出手段と、前記パルス電圧を積分した直流化電圧のレベルに基づき、前記パルス電圧のレベルが固定されたことを検出するレベル検出手段と、を有し、前記パルス検出手段又は前記レベル検出手段のいずれか一方の動作に切り替え可能とする。
【００１８】
本発明の第７の態様について、前記蛍光表示管駆動回路は、前記パルス検出手段又は前記レベル検出手段のいずれか一方の動作に切り替えるためのデータを外部から受信し、前記外部から受信したデータに基づき、前記パルス検出手段又は前記レベル検出手段のいずれか一方の動作に切り替える手段を有する。
ここで、前述した「外部から受信するデータ」とは、後述の「ＡＤＳ設定データ」のことである。また、前述した「切り替え手段」とは、後述の「異常検出手段の選択手段」などを含めた蛍光表示管駆動回路の制御手段のことである。
このようにして、本発明に係る蛍光表示管駆動回路は、前述したような切り替え手段を有することによって、パルス検出手段又はレベル検出手段のいずれか一方の検出手段を用いて、蛍光表示管のフィラメントに印加されるパルス電圧が固定されたことを検出可能である。また、時分割方式にて、パルス検出手段とレベル検出手段を交互に切り替えて動作させるようにしてもよい。
【００１９】
本発明の第８の態様について、前記蛍光表示管駆動回路は、前記フィラメントをパルス駆動するためのパルス駆動信号を出力する半導体集積回路であり、前記パルス駆動信号に基づき前記パルス電圧を生成するスイッチング素子を外部に接続可能とする。
なお、前述した「スイッチング素子」とは、例えば、Ｐｃｈ−ＭＯＳ型ＦＥＴやＮｃｈ−ＭＯＳ型ＦＥＴであり、本発明に係る蛍光表示管駆動回路は、このようなスイッチング素子を外部に接続可能とするインターフェース（後述のＦＰＣＯＮ端子）を備えるようにしてもよい。
【００２０】
本発明の第９の態様について、前記フィラメントをパルス駆動するためのパルス駆動信号を出力する前記蛍光表示管駆動回路であって、前記パルス駆動信号に基づき前記パルス電圧を生成するスイッチング素子を有する。
【００２１】
このように、本発明では、本発明に係る蛍光表示管駆動回路を用いた様々なアプリケーション回路（例えば、蛍光表示管モジュール）に対して、前述したようなスイッチング素子を備えるようにしてもよい。好ましくは、本発明の第１０の態様として、前記蛍光表示管駆動回路は、半導体集積回路であり、前記スイッチング素子を外部に接続してもよいし、本発明の第１１の態様として、前記蛍光表示管駆動回路は、前記スイッチング素子を集積化した半導体集積回路としてもよい。
【００２２】
本発明の第１２の態様について、前記蛍光表示管駆動回路は、半導体集積回路であり、前記パルス電圧を積分して直流化電圧にするための積分手段を外部に接続可能とする。
なお、前述した「積分手段」とは、後述の「ローパスフィルタ」のことであり、本発明に係る蛍光表示管駆動回路は、このような積分手段を外部に接続可能とするインターフェース（後述のＤＥＴＩＮ端子）を備えるようにしてもよい。
【００２３】
本発明の第１３の態様について、前記パルス電圧を積分して直流化電圧にするための積分手段を有する。
【００２４】
このように、本発明では、本発明に係る蛍光表示管駆動回路を用いた様々なアプリケーション回路（例えば、蛍光表示管モジュール）に対して、前述したような積分手段を備えるようにしてもよい。好ましくは、本発明の第１４の態様として、前記蛍光表示管駆動回路は、半導体集積回路であり、前記積分手段を外部に接続してもよいし、本発明の第１５の態様について、前記蛍光表示管駆動回路は、前記積分手段を集積化した半導体集積回路としてもよい。
【００２５】
＝＝＝  実施例  ＝＝＝
以下、本発明の実施の形態を図面に基づいて具体的に説明する。
【００２６】
＜システム構成＞
図１は、本発明に係る一実施形態であるＶＦＤ駆動回路２０を含めたシステムの概略構成図である。同図に示すＶＦＤ駆動回路２０では、フィラメント１１に電圧を印加する方式としてパルス駆動方式を採用する。パルス駆動方式とは、フィラメント１１の通常の定格電圧と比べてかなり高い直流電圧をチョッピングしたパルス電圧（以下、フィラメントパルス電圧と称す）をフィラメント１１に印加する方式のことである。
【００２７】
また、同図に示すＶＦＤ駆動回路２０は、グリッド電極１２及びセグメント電極１３の駆動としてダイナミック駆動方式を採用し、グリッド電極１２による表示桁数を”２”桁とし（このようなグリッド電極１２の形態は、”１／２デューティー”と呼ばれている。）、セグメント数を”９０”とする。なお、本発明に係るＶＦＤ駆動回路２０は、前述したグリッド数（２桁）及びセグメント数（９０セグメント）に限定されるものではなく、また、グリッド電極１２及びセグメント電極１３の駆動を、ダイナミック駆動方式又はスタティック駆動方式の少なくともいずれかを組み合わせた駆動方式としてもよい。例えば、スタティック駆動方式を採用した場合は、セグメント数分のセグメント電極１３と、一つのグリッド電極１２にて全ての桁表示を行う。この場合、一つのグリッド電極１２には、一定の電圧（グリッド電圧）が印加される。
【００２８】
なお、ダイナミック駆動方式及びスタティック駆動方式の概要としては、例えば、産業図書発行の「ディスプレイ技術シリーズ  蛍光表示管８．２  基本的駆動回路（１５４頁〜１５８頁）」に記載されている。
【００２９】
つぎに、ＶＦＤ駆動回路２０の周辺回路に関して、ＶＦＤ１０、外部発振器３０、外部コントローラ４０、スイッチング素子５０、ローパスフィルタ６０、スイッチ手段７０を順に説明する。
【００３０】
ＶＦＤ１０は、フィラメント１１、グリッド電極１２、セグメント（アノード）電極１３によって構成される。フィラメント１１は、ＶＦＤ駆動回路２０からスイッチング素子５０を介して、パルス駆動方式に基づいてフィラメントパルス電圧が印加されることによって加熱され、熱電子を放出する。グリッド電極１２は、桁選択用の電極として作用し、フィラメント１１から放出された熱電子を加速もしくは遮断する。セグメント電極１３は、セグメント選択用の電極として作用する。なお、セグメント電極１３の表面上には、表示すべきパターンの形状にて蛍光体が塗布されており、グリッド電極１２にて加速された熱電子を、その蛍光体に衝突発光させることによって、所望のパターンが表示されることになる。
【００３１】
また、ＶＦＤ１０では、グリッド電極１２からは各桁ごとに独立して別々にリード線が引き出される一方、セグメント電極１３からは各桁ごとに対応するセグメントどうしを共通に内部接続してリード線が引き出される。これらのグリッド電極１２及びセグメント電極１３から引き出されたリード線は、それぞれＶＦＤ駆動回路２０の対応する出力端子（グリッド出力端子はＧ１〜Ｇ２、セグメント出力端子はＳ１〜Ｓ４５）と接続される。
【００３２】
外部発振器３０は、抵抗Ｒや容量素子Ｃなどによって構成されるＲＣ発振手段であり、ＶＦＤ駆動回路２０の発振器用端子（ＯＳＣＩ端子、ＯＳＣＯ端子）と接続されることにより、ＲＣ発振回路を構成する。なお、外部発振器３０は、固有の発振周波数を有する水晶振動子やセラミック振動子などとし、自走発振手段としての水晶又はセラミック発振回路を構成するようにしてもよい。また、外部発振器３０は、他走発振用のクロック信号をＶＦＤ駆動回路２０に供給する他走発振手段としてもよい。
【００３３】
外部コントローラ４０は、ＶＦＤ駆動素子を含まないマイコンなどであり、シリアルデータ転送用のデータバスを介してＶＦＤ駆動回路２０と接続されており、所定のデータ転送フォーマットにて、ＶＦＤ１０を駆動するために必要な信号をＶＦＤ駆動回路２０に送信する。なお、外部コントローラ４０とＶＦＤ駆動回路２０との間のデータ転送としては、前述したシリアルデータ転送に限らず、パラレルデータ転送としてもよい。
【００３４】
スイッチング素子５０は、ＰｃｈのＭＯＳ型ＦＥＴであり、そのゲート端子が、後述するパルス駆動信号を出力するＶＦＤ駆動回路２０のＦＰＣＯＮ端子と接続されている。なお、スイッチング素子５０としては、ＰｃｈのＭＯＳ型ＦＥＴに限定されず、例えば、ＮｃｈのＭＯＳ型ＦＥＴによる構成としてもよいし、ＮｃｈのＭＯＳ型ＦＥＴとＰｃｈのＭＯＳ型ＦＥＴを組み合わせた構成としてもよい。また、スイッチング素子５０は、ＶＦＤ駆動回路２０のＦＰＣＯＮ端子から供給されるパルス駆動信号に応じてオン／オフ（スイッチング）動作することによって、フィラメント電源電圧ＶＦＬから、ＶＦＤ１０のフィラメント１１に印加するフィラメントパルス電圧を生成する。
【００３５】
なお、図１に示されているＶＦＤ駆動回路２０のＦＰＲ端子は、スイッチング素子５０の入出力特性に応じて、ＦＰＣＯＮ端子から出力されるパルス駆動信号の極性を設定するための入力端子であり、例えば、図１に示すように、スイッチング素子５０にＰｃｈ−ＭＯＳ型ＦＥＴを採用した場合には、ＦＰＲ端子に電源電圧ＶＤＤ（”Ｈ”固定）を接続する。また、スイッチング素子５０にＮｃｈ−ＭＯＳ型ＦＥＴを採用した場合には、ＦＰＲ端子を接地（”Ｌ”固定）する。
【００３６】
ローパスフィルタ６０は、抵抗Ｒと容量素子Ｃとによって構成されるＲＣ積分回路であり、入力側はスイッチング素子５０のフィラメントパルス電圧の出力端子と接続され、出力側はＶＦＤ駆動回路２０のＤＥＴＩＮ端子と接続される。なお、ローパスフィルタ６０を構成する抵抗Ｒと容量素子Ｃは、それぞれ、フィラメントパルス電圧を積分して直流化電圧とするために十分な大きさの定格値を有するものを使用する。すなわち、ローパスフィルタ６０は、スイッチング素子５０にて生成されたフィラメントパルス電圧が入力されると、このフィラメントパルス電圧を積分することで直流化電圧とし、ＶＦＤ駆動回路２０のＤＥＴＩＮ端子に入力する手段となる。
【００３７】
なお、ローパスフィルタ６０は、後述のレベル検出手段において必要とされるＶＦＤ駆動回路２０の外付け回路であり、後述のパルス検出手段では必要とされない。そこで、後述のパルス検出手段を使用する場合には、ローパスフィルタ６０を取り外し、スイッチング素子５０にて生成されたフィラメントパルス電圧をＶＦＤ駆動回路２０のＤＥＴＩＮ端子に入力するようにしてもよい。
【００３８】
あるいは、同図に示すように、ローパスフィルタ６０の抵抗（若しくはローパスフィルタ６０自体）と並列接続するスイッチ手段７０を備え、後述のパルス検出手段を使用する場合には、ローパスフィルタ６０の抵抗を短絡（若しくはローパスフィルタ６０自体を短絡）させるようにスイッチ手段７０を動作させるようにしてもよい。この場合、スイッチ手段７０を動作させるための制御信号は、外部コントローラ４０から直接スイッチ手段７０に供給するようにしてもよいし、外部コントローラ４０からＶＦＤ駆動回路２０を介してスイッチ手段７０に供給するようにしてもよい。
【００３９】
図２は、外部コントローラ４０とＶＦＤ駆動回路２０との間のデータ転送フォーマットについてのタイミングチャートである。なお、同図に示すように、データ転送フォーマットとしては、グリッド電極Ｇ１に関するシーケンス（以下、Ｇ１シーケンスと称す）と、グリッド電極Ｇ２に関するシーケンス（以下、Ｇ２シーケンスと称す）と、を有する。なお、データ転送フォーマットは、前述したフォーマットに限定されず、例えば、Ｇ１シーケンス及びＧ２シーケンスを一回のシーケンスにて実行してもよい。
【００４０】
以下、Ｇ１シーケンス及びＧ２シーケンスについて概略的に説明する。
まず、外部コントローラ４０は、同期クロック信号ＣＬと併せてＶＦＤ駆動回路２０に付与されたバスアドレス（８ビット）をＶＦＤ駆動回路２０に送信する。ＶＦＤ駆動回路２０は、受信したバスアドレスが自身に付与されたバスアドレスか否かを識別する。そして、自身のバスアドレスであると識別すると、外部コントローラ４０から受信したバスアドレスに付帯して送信される制御命令（後述のコントロールデータなど）を、自身への制御命令として受け付ける。このように、バスアドレスとは、個々のＩＣに付与された固有のアドレスのことであり、外部コントローラ４０と複数のＩＣが同一のバスライン上に接続された実施形態において、外部コントローラ４０が、同一のバスライン上の複数のＩＣを制御するために用いられる。
【００４１】
つぎに、外部コントローラ４０は、チップイネーブル信号ＣＥをアサート（Ｈレベルとする）してＶＦＤ駆動回路２０をイネーブル（選択）状態とし、引き続いて、グリッド電極Ｇ１に関する４５ビットの表示データ（Ｄ１〜Ｄ４５）、ＶＦＤ駆動回路２０の各制御に用いられる１６ビットのコントロールデータ等を送信する。なお、１６ビットのコントロールデータとしては、ＶＦＤ１０表示の輝度調整用データとしての１０ビットのディマー調整データ（ＤＭ０〜ＤＭ９）、グリッド識別子ＤＤ（例えば、グリッド電極Ｇ１の場合は”１”、グリッド電極Ｇ２の場合は”０”とする）等を有する。
この後、外部コントローラ４０は、チップイネーブル信号ＣＥをネゲート（Ｌレベルとする）し、ＶＦＤ駆動回路２０をディゼーブル（非選択）状態にするとともに、同期クロック信号ＣＬの送信を停止し、Ｇ１シーケンスを完結することになる。
【００４２】
一方、Ｇ２シーケンスでは、前述したＧ１シーケンスと同様な手順にて、グリッド電極Ｇ２に関する４５ビットの表示データ（Ｄ４６〜Ｄ９０）が送信される。なお、Ｇ２シーケンスにおいて、ＶＦＤ駆動回路２０に送信されるコントロールデータとしては、後述するＡＤＳ（Ａｂｎｏｒｍａｌ  Ｄｅｔｅｃｔ  ｔｙｐｅ  Ｓｅｌｅｃｔ）設定データを有する。
【００４３】
＜ＶＦＤ駆動回路＞
図３は、本発明に係るＶＦＤ駆動回路２０のブロック図である。
ＶＦＤ駆動回路２０は、インターフェース部２０１、発振回路２０２、分周回路２０３、タイミング発生器２０４、シフトレジスタ２０５、コントロールレジスタ２０６、ラッチ回路２０７、マルチプレクサ２０８、セグメントドライバ２０９、グリッドドライバ２１０、ディマー制御手段２１１、フィラメントパルス制御手段２１２と、異常検出手段２１３を有する。
【００４４】
インターフェース部２０１は、外部コントローラ４０との間において、図２に示したようなデータの送受信を行うインターフェース手段である。
発振回路２０２は、外部発振器３０が発振器用端子（ＯＳＣＩ、ＯＳＣＯ）と接続されることによって、ＶＦＤ駆動回路２０に関する基準クロック信号を生成する。この基準クロック信号は、分周回路２０３によって所定の分周数に分周され、タイミング発生器２０４に供給される。
タイミング発生器２０４は、分周回路２０３から供給された信号に基づいて、グリッド電極Ｇ１〜Ｇ２を駆動するための信号（以下、グリッド駆動信号と称す）のタイミング等を決定する信号（以下、内部クロック信号Ａと称す）や、フィラメントパルス制御手段２１２において、パルス駆動信号のタイミング等を決定する信号（以下、内部クロック信号Ｂと称す）などを出力する。
【００４５】
シフトレジスタ２０５は、前述したＧ１又はＧ２シーケンスごとにインターフェース部２０１にて受信した、４５ビットの表示データ（Ｄ１〜Ｄ４５又はＤ４６〜Ｄ９０）、１６ビットのコントロールデータ（ディマー調整データ（ＤＭ０〜ＤＭ９）等）をパラレルデータに変換し、コントロールレジスタ２０６、ラッチ回路２０７、フィラメントパルス制御手段２１２などに供給する。
コントロールレジスタ２０６は、シフトレジスタ２０５から供給される３２（１６ビット×２）ビットのコントロールデータを格納する。なお、コントロールデータに含まれるディマー調整データ（ＤＭ０〜ＤＭ９）は、ディマー制御手段２１１に供給されることになる。
【００４６】
ラッチ回路２０７は、シフトレジスタ２０５から供給された、グリッド電極Ｇ１に関しての４５ビットの表示データ（Ｄ１〜Ｄ４５）及びグリッド電極Ｇ２に関しての４５ビットの表示データ（Ｄ４６〜Ｄ９０）を保持する。すなわち、ラッチ回路２０７は、グリッド電極Ｇ１〜Ｇ２の駆動に係る繰り返し周期ごとに、９０ビットの表示データ（Ｄ１〜Ｄ９０）を保持することになる。
【００４７】
マルチプレクサ２０８は、グリッド電極Ｇ１〜Ｇ２それぞれを駆動するタイミングにて、ラッチ回路２０７にて保持されている９０ビットの表示データ（Ｄ１〜Ｄ９０）の中から、駆動する方のグリッド電極Ｇ１又はＧ２に関する４５ビットの表示データを選択し、セグメントドライバ２０９に供給する。
【００４８】
セグメントドライバ２０９は、マルチプレクサ２０８にて選択・供給された４５ビットの表示データに基づいて、セグメント電極Ｓ１〜Ｓ４５を駆動するための信号を形成し、セグメント電極Ｓ１〜Ｓ４５に出力する。なお、セグメント電極Ｓ１〜Ｓ４５を駆動するための信号としては、セグメント電極Ｓ１〜Ｓ４５に印加する電圧（以下、セグメント電圧）としてもよいし、セグメントドライバ２０９とセグメント電極Ｓ１〜Ｓ４５の間に駆動素子を介在させ、その駆動素子へ供給する制御信号としてもよい（以下、前記セグメント電圧や前記制御信号を総称して、セグメント駆動信号と称す）。
【００４９】
グリッドドライバ２１０は、タイミング発生器２０４から供給される内部クロック信号Ａに基づいて、グリッド駆動信号を形成し、グリッド電極Ｇ１〜Ｇ２に出力する。なお、グリッド電極Ｇ１〜Ｇ２を駆動するための信号としては、グリッド電極Ｇ１〜Ｇ２に印加する電圧（以下、グリッド電圧）としてもよいし、グリッドドライバ２１０とグリッド電極Ｇ１〜Ｇ２の間に駆動素子を介在させ、その駆動素子へ供給する制御信号としてもよい（以下、前記グリッド電圧や前記制御信号を総称して、グリッド駆動信号と称す）。
【００５０】
ディマー制御手段２１１は、コントロールレジスタ２０６から供給されるディマー調整データ（ＤＭ０〜ＤＭ９）に基づき、グリッド駆動信号やセグメント駆動信号のデューティー比を調整可能とする。
【００５１】
フィラメントパルス制御手段２１２は、タイミング発生器２０４から供給される内部クロック信号Ｂに基づいて、フィラメント１１をパルス駆動するためのパルス駆動信号を形成し、ＦＰＣＯＮ端子を介してスイッチング素子５０に出力する。また、フィラメントパルス制御手段２１２は、ＦＰＲ端子から供給される信号に基づいて、パルス駆動信号の極性を設定する。
異常検出手段２１３は、フィラメントパルス電圧のレベルが固定されたことを検出し、フィラメントパルス電圧の異常を通知するための信号を出力する手段である。
【００５２】
同図のＶＦＤ駆動回路２０では、ＶＦＤ表示を点灯可能な状態とする若しくは消灯するためのＢＬＫ端子を有している。ＢＬＫ端子は、外部コントローラ４０からデータを供給されるように接続される。例えば、ＢＬＫ端子に外部コントローラ４０から”１”が供給された場合、前述のグリッド駆動信号、セグメント駆動信号をＬレベル、また、パルス駆動信号をＨレベルに固定するように各制御手段が動作し、ＶＦＤ表示を消灯させることができる。
以下、本発明において特徴的な動作を行う異常検出手段２１３について説明する。
【００５３】
＜異常検出手段＞
本発明に係る異常検出手段２１３の一実施形態としての回路構成について図４を用いて説明する。
異常検出手段２１３は、同図に示すように、パルス検出手段８０と、レベル検出手段９０と、選択手段１００と、を有する。
パルス検出手段８０は、ＤＥＴＩＮ端子から入力されるフィラメントパルス電圧の所定期間ＴＰあたりのパルス数に基づき、フィラメントパルス電圧のレベルが固定されたことを検出する手段である。
レベル検出手段９０は、ＤＥＴＩＮ端子から入力されるフィラメントパルス電圧を積分した直流化電圧のレベルに基づき、フィラメントパルス電圧のレベルが固定されたことを検出する手段である。
【００５４】
ところで、直流化電圧のレベルは、通常、フィラメント１１への電力供給量に制限があるため、フィラメントパルス電圧のデューティー比が”５〜２０％”程度の低い範囲内で設定されている。このため、ＶＦＤ駆動回路２０内のＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）においてＬレベルとして認識される入力電圧の最大値ＶＩＬｍａｘよりも低くなっている。すなわち、フィラメントパルス電圧が正常な場合、直流化電圧のレベルは、ＶＦＤ駆動回路２０内のＩＣにおいてＬレベルとして認識されることになる。
また、直流化電圧のレベルは、フィラメントパルス電圧がＨレベルに固定されるような異常が発生した場合、ＶＦＤ駆動回路２０内のＩＣにおいてＨレベルとして認識される入力電圧の最小値ＶＩＨｍｉｎよりも高くなっており、Ｈレベルとして認識されることになる。
このようにして、レベル検出手段９０は、直流化電圧のレベルに基づき、フィラメントパルス電圧が固定されたことを検出することができる。
【００５５】
選択手段１００は、外部コントローラ４０から受信した、前述したＧ２シーケンスのコントロールデータに含まれるＡＤＳ（Ａｂｎｏｒｍａｌ  Ｄｅｔｅｃｔ  ｔｙｐｅ  Ｓｅｌｅｃｔ）設定データに基づき、例えば、ＡＤＳ設定データが”０”の場合には、レベル検出手段９０の出力を選択し、”１”の場合には、パルス検出手段８０の出力を選択する。また、選択手段１００は、選択した方のレベル検出手段９０又はパルス検出手段８０の出力を異常検出信号として出力する。なお、異常検出信号は、異常検出フラグＡＮＦ（例えば、正常時”１”、異常時”０”）として、ＤＯ端子から外部コントローラ４０へ出力されることになる。
【００５６】
このようにして、本発明に係るＶＦＤ駆動回路２０は、マイコンなどの外部コントローラ４０の処理負荷を減少させることができる。また、このことは、フィラメントパルス電圧のレベルが固定されたこと（異常）を速やかに検出することが可能となり、ＶＦＤ１０の信頼性（特に、ＶＦＤ１０のフィラメント１１に対する信頼性）を向上させることができる。
以下では、パルス検出手段８０とレベル検出手段９０それぞれの一実施形態としての回路構成を説明する。
【００５７】
＜パルス検出手段＞
まず、パルス検出手段８０の一実施形態としての回路構成に関して、図４を用いて説明する。
パルス検出手段８０は、第１のカウント手段８０１と、Ｄフリップフロップ８０２と、ＲＳフリップフロップ８０３とによって構成される。
【００５８】
第１のカウント手段８０１は、ＤＥＴＩＮ端子から入力されたフィラメントパルス電圧の所定期間ＴＰあたりのパルス数をカウントし、そのカウントしたカウント数が基準パルス数ＰＮ以下若しくは未満であれば、フィラメントパルス電圧のレベルが固定されたことを示す一方のレベル（例えば、”１”）を出力する。また、前記カウント数が、基準パルス数ＰＮを越える若しくは以上となる場合に、フィラメントパルス電圧が正常であることを示す他方のレベル（例えば、”０”）を出力する。
【００５９】
なお、第１のカウント手段８０１は、前記カウント数を、所定期間ＴＰの終端を特定するための信号（以下、内部リセット信号（図５（Ｂ））と称す）が立ち上がるタイミングにてリセットする。ここで、所定期間ＴＰは、例えば、各グリッド電極Ｇ１〜Ｇ２それぞれを駆動する期間とする。また、基準パルス数ＰＮは、ノイズがカウントされる場合を想定して、９パルス程度とする。
【００６０】
Ｄフリップフロップ８０２は、第１のカウント手段８０１の出力を、内部リセット信号によってラッチするとともに、次段のＲＳフリップフロップ８０３に出力する。
ＲＳフリップフロップ８０３は、Ｄフリップフロップ８０２の出力を保持する手段である。ＲＳフリップフロップ８０３は、Ｄフリップフロップ８０２の出力として”１”がＳ端子に入力されると、異常検出信号をセットする。なお、この異常検出信号がセットされた状態は、ＢＬＫＩＮ信号（ＢＬＫ端子から入力された信号）がＲ端子に入力されるまで保持されることになる。すなわち、外部コントローラ４０側において、フィラメントパルス電圧の異常が確認され、異常時の処理形態の一つとして、ＶＦＤ１０の表示を消灯するためにＢＬＫ端子へ”１”が入力されると、異常検出信号はリセットされることになる。
【００６１】
図５は、パルス検出手段８０の動作を説明するためのタイミングチャートである。なお、同図は、グリッド電極Ｇ１を駆動する期間（以下、グリッド電極Ｇ１期間と称す）内の時刻ｔ１において、ＤＥＴＩＮ端子から入力されるフィラメントパルス電圧（図５（Ｃ））のレベルが、Ｈレベルに固定される場合を想定したものである。また、時刻ｔ０から時刻ｔ１までの期間、第１のカウント手段８０１によってカウントされたフィラメントパルス電圧（図５（Ｃ））のパルス数は、基準パルス数ＰＮ（９パルス）を越える若しくは以上となっているものとする。
【００６２】
まず、グリッド電極Ｇ１期間では、前述したとおり、時刻ｔ１において、フィラメントパルス電圧（図５（Ｃ））のレベルがＨレベルに固定されるといった異常が発生する。しかしながら、時刻ｔ０から時刻ｔ１までの期間、第１のカウント手段８０１によってカウントされたフィラメントパルス電圧（図５（Ｃ））のパルス数は、基準パルス数ＰＮ（９パルス）を越える若しくは以上となる。そのため、グリッド電極Ｇ１期間の終端を特定するために内部リセット信号（図５（Ｂ））が立ち上がる時刻では、第１のカウント手段８０１の出力は、初期状態の”１”から”０”に切り替わっている。それ故に、Ｄフリップフロップ８０２及びＲＳフリップフロップ８０３では、内部リセット信号の立ち上がり（図５（Ｂ））によって”０”がラッチされ、その結果、異常検出信号（図５（Ｄ））はセットされないことになる。
【００６３】
つぎに、グリッド電極Ｇ２を駆動する期間（以下、グリッド電極Ｇ２期間と称す）の開始時刻ｔ２では、グリッド電極Ｇ１期間において、第１のカウント手段８０１によってカウントされたカウント数がリセットされるとともに、フィラメントパルス電圧（図５（Ｃ））のパルス数が再びカウントされることになる。ここで、グリッド電極Ｇ２期間の終端を特定するために内部リセット信号（図５（Ｂ））が立ち上がる時刻までに、第１のカウント手段８０１によってカウントされたカウント数は、図５によると”０”パルス（すなわち、基準パルス数ＰＮ以下若しくは未満）であるので、第１のカウント手段８０１の出力は”１”のままである。そのため、内部リセット信号（図５（Ｂ））の立ち上がりによって、Ｄフリップフロップ８０２及びＲＳフリップフロップ８０３では”１”がラッチされ、その結果、異常検出信号（図５（Ｄ））がセットされることになる。
【００６４】
なお、異常検出信号（図５（Ｄ））は、異常検出フラグＡＮＦとして、ＤＯ端子から外部コントローラ４０に対して出力される。そして、時刻ｔ５において、異常検出フラグＡＮＦを読み取った外部コントローラ４０が、ＶＦＤ１０の表示を消灯して初期化するという判断に基づいて、ＢＬＫ端子に対して”１”を出力する場合を想定する。この場合、異常検出信号（図５（Ｄ））はリセットされることになる。ところで、その異常検出フラグＡＮＦを読み取って異常が検出された後の処理としては、前述したようにＶＦＤ１０の表示を初期化してから再び点灯してもよいし、そのままＶＦＤ駆動回路２０及びスイッチング素子５０の電源をオフしてもよい。この処理判断については、あくまで、外部コントローラ４０に委ねられる。
【００６５】
このようにして、本発明に係るＶＦＤ駆動回路２０は、前述したようなパルス検出手段８０を有することによって、フィラメントパルス電圧が、Ｈレベル又はＬレベルのいずれか一方のレベルに固定された場合であっても検出可能である。また、パルス検出手段８０は、レベル検出手段９０と比較して、ローパスフィルタ６０を必要としないので、部品点数が少なくて済むというメリットを奏する。
【００６６】
＜レベル検出手段＞
つぎに、レベル検出手段９０の一実施形態としての回路構成に関して、図４を用いて説明する。
レベル検出手段９０は、第２のカウンタ手段９０１と、ＲＳフリップフロップ９０２とによって構成される。
【００６７】
第２のカウンタ手段９０１は、ＤＥＴＩＮ端子から入力されたフィラメントパルス電圧を積分した直流化電圧のレベルが、フィラメントパルス電圧が固定されたことを示すレベル（例えば、Ｈレベル）となる場合に、カウンタ動作を開始する。
【００６８】
また、第２のカウンタ手段９０１は、直流化電圧のレベルがフィラメントパルス電圧が固定されたことを示すレベル（例えば、Ｈレベル）となる期間を、所定周期ＴＸを有する内部クロック信号ＣＸに基づいてカウントする。そして、そのカウントしたカウント数に内部クロック信号ＣＸの周期ＴＸを乗算した期間が、所定期間ＴＬ（例えば、グリッド電極Ｇ１〜Ｇ２をそれぞれ駆動する期間の  ”４０８／３０７２≒０．１３３”倍程度）以上若しくは越える場合に、フィラメントパルス電圧が異常であることを示す一方のレベル（例えば、”１”）を出力する。
【００６９】
一方、前記カウントしたカウント数に周期ＴＸを乗算した期間が、所定期間ＴＬ未満若しくは以下となる場合、第２のカウンタ手段９０１は、フィラメントパルス電圧が正常であることを示す他方のレベル（例えば、”０”）を出力する。なお、前記カウントしたカウント数は、直流化電圧のレベルがフィラメントパルス電圧が正常であることを示すレベル（例えば、Ｌレベル）となる場合に、リセットされることになる。
【００７０】
ＲＳフリップフロップ９０２は、第２のカウンタ手段９０１の出力を保持する手段である。ＲＳフリップフロップ９０２は、前述したパルス検出手段８０のＲＳフリップフロップ８０３と同様に、第２のカウンタ手段９０１の出力として”１”がＳ端子に入力されると異常検出信号をセットする。この異常検出信号がセットされた状態は、ＢＬＫＩＮ信号がＲ端子に入力されるまで保持されることになる。
【００７１】
図６は、レベル検出手段９０の動作を説明するためのタイミングチャートである。なお、時刻ｔ１において、ＤＥＴＩＮ端子から入力されるフィラメントパルス電圧（図６（Ｂ））がＨレベルに固定される場合を想定する。
【００７２】
まず、時刻ｔ０から時刻ｔ１までの期間、直流化電圧（図６（Ｃ））のレベルは、フィラメントパルス電圧（図６（Ｂ））が正常であることを示すＬレベルの状態にあるので、第２のカウンタ手段９０１は、カウンタ動作を開始しない。そのため、ＲＳフリップフロップ９０２も動作せず、異常検出信号（図６（Ｄ））はセットされない。
【００７３】
つぎに、時刻ｔ１では、フィラメントパルス電圧（図６（Ｂ））のレベルが、Ｈレベルに固定されるとともに、直流化電圧（図６（Ｃ））のレベルが、フィラメントパルス電圧（図６（Ｂ））が異常であることを示すＨレベルに固定される。ここで、第２のカウンタ手段９０１は、直流化電圧（図６（Ｃ））のレベルがＨレベルとなる期間を、所定周期ＴＸを有する内部クロック信号ＣＸに基づいてカウントするためのカウント動作を開始する。
【００７４】
つぎに、時刻ｔ２では、第２のカウンタ手段９０１によって時刻ｔ１からカウントされたカウント数が、所定期間ＴＬに対応した基準カウント数（図４に示す回路例では、”１７”）以上若しくは越えることになるので、第２のカウンタ手段９０１は、フィラメントパルス電圧が異常であることを示す”１”を出力する。この第２のカウンタ手段９０１の出力は、ＲＳフリップフロップ９０２のＳ端子に入力され、異常検出信号（図６（Ｄ））がセットされることになる。
【００７５】
なお、異常検出信号（図６（Ｄ））は、異常検出フラグＡＮＦとして、ＤＯ端子から外部コントローラ４０へ出力される。そして、時刻ｔ３において、異常検出フラグＡＮＦを読み取った外部コントローラ４０が、ＶＦＤ１０の表示を消灯して初期化するという判断に基づいて、ＢＬＫ端子に対して”１”を出力する場合を想定する。この場合、異常検出信号（図６（Ｄ））はリセットされることになる。ところで、その異常検出フラグＡＮＦを読み取って異常が検出された後の処理としては、前述したようにＶＦＤ１０の表示を初期化してから再び点灯してもよいし、そのままＶＦＤ駆動回路２０及びスイッチング素子５０の電源をオフしてもよい。この処理判断については、あくまで、外部コントローラ４０に委ねられる。
【００７６】
このようにして、本発明に係るＶＦＤ駆動回路２０は、前述したようなレベル検出手段９０を有することによって、フィラメントパルス電圧のレベルが固定されたことを検出できるとともに、フィラメントパルス電圧が、通常のデューティー比”５〜２０％”であることも検出可能である。
【００７７】
＝＝＝  その他の実施形態  ＝＝＝
前述した実施形態として、本発明に係るＶＦＤ駆動回路２０は、パルス検出手段８０において、フィラメントパルス電圧の所定期間ＴＰあたりのパルス数が、規定パルス数（例えば、所定期間ＴＰ／基準クロック信号の周期）以上若しくは越える場合に、異常検出信号をセットするようにしてもよい。
【００７８】
例えば、フィラメントパルス電圧に対して位相のずれたパルス状のノイズが重畳される場合によって、フィラメントパルス電圧の所定期間ＴＰあたりのパルス数が、規定パルス数以上若しくは越える場合も想定される。そこで、本発明に係るＶＦＤ駆動回路２０は、フィラメントパルス電圧の所定期間ＴＰあたりのパルス数が、規定パルス数以上若しくは越える場合に、フィラメントパルス電圧が固定されたものとして検出することができる。
【００７９】
また、前述した実施形態として、本発明に係るＶＦＤ駆動回路２０は、異常検出手段２１３において、パルス検出手段８０と、レベル検出手段９０と、を両方備えるとともに、パルス検出手段８０又はレベル検出手段９０の出力を選択する選択手段１００を有しているが、パルス検出手段８０又はレベル検出手段９０のいずれか一方のみを備えるようにしてもよい。あるいは、時分割方式にて、パルス検出手段８０及びレベル検出手段９０を交互に切り替えて動作させるようにしてもよい。
【００８０】
また、前述した実施形態として、本発明に係るＶＦＤ駆動回路２０を用いた様々なアプリケーション回路（例えば、蛍光表示管モジュール）に対して、スイッチング素子５０を備えるようにしてもよい。好ましくは、ＶＦＤ駆動回路２０は、半導体集積回路とし、スイッチング素子５０を外部に接続可能としてもよいし、集積化したスイッチング素子５０を内蔵した半導体集積回路としてもよい。
【００８１】
また、前述した実施形態としてレベル検出手段９０を動作させる場合、本発明に係る蛍光表示管駆動回路を用いた様々なアプリケーション回路（例えば、蛍光表示管モジュール）に対して、ローパスフィルタ６０を備えるようにしてもよい。好ましくは、ＶＦＤ駆動回路２０は、半導体集積回路とし、ローパスフィルタ６０を外部に接続してもよいし、集積化したローパスフィルタ６０を内蔵した半導体集積回路としてもよい。
【００８２】
【発明の効果】
本発明によれば、蛍光表示管の信頼性を向上させる蛍光表示管駆動回路を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る一実施形態としての蛍光表示管駆動回路を含めたシステムの概略構成図である。
【図２】本発明に係る一実施形態としての外部コントローラと蛍光表示管駆動回路との間のデータ転送フォーマットについてのタイミングチャートである。
【図３】本発明に係る一実施形態としての蛍光表示管駆動回路のブロック図である。
【図４】本発明に係る一実施形態としての異常検出手段の回路構成図である。
【図５】本発明に係る一実施形態としてのパルス検出手段の動作を説明するためのタイミングチャートである。
【図６】本発明に係る一実施形態としてのレベル検出手段の動作を説明するためのタイミングチャートである。
【図７】従来のフィラメントパルス電圧の異常を検出する仕組みを説明するための図である。
【符号の説明】
１０    ＶＦＤ                      １１    フィラメント
１２    グリッド電極                １３    セグメント電極
２０    ＶＦＤ駆動回路              ２０１  インターフェース部
２０２  発振回路                    ２０３  分周回路
２０４  タイミング発生器            ２０５  シフトレジスタ
２０６  コントロールレジスタ        ２０７  ラッチ回路
２０８  マルチプレクサ              ２０９  セグメントドライバ
２１０  グリッドドライバ            ２１１  ディマー制御手段
２１２  フィラメントパルス制御手段  ２１３  異常検出手段
３０    外部発振器                  ４０    外部コントローラ
５０    スイッチング素子            ６０    ローパスフィルタ
７０    スイッチ手段
８０    パルス検出手段              ８０１  第１のカウンタ手段
８０２  Ｄフリップフロップ          ８０３  ＲＳフリップフロップ
９０    レベル検出手段
９０１  第２のカウンタ手段          ９０２  ＲＳフリップフロップ
１００  選択手段
【図１】
2004294729.tif 000003
【図２】
2004294729.tif 000004
【図３】
2004294729.tif 000005
【図４】
2004294729.tif 000006
【図５】
2004294729.tif 000007
【図６】
2004294729.tif 000008
【図７】
2004294729.tif 000009