(57)【要約】【課題】小型化に十分に対応可能であるにもかかわらず、製造の困難化を伴うことがない配線基板を提供すること。【解決手段】本発明の配線基板１１は、配線基板本体１２、パッド群、ソルダーレジスト２１，２２等を備えている。配線基板本体１２は、第１主面１３及び第２主面１４を有する。第１主面１３には、電子部品１６が搭載される電子部品搭載領域１５が設定されている。パッド群は、電子部品搭載領域１５内に配置され、電子部品１６が接続される複数のパッド２３からなる。第１主面１３を覆うソルダーレジスト２１は、パッド群を露出させるべく電子部品搭載領域１５に対応して形成された凹部２８を有する。そして、凹部２３内にはパッド群を被覆するように異方性導電材料層７１が形成されている。【選択図】  図６
2004179577.tif 000002
【特許請求の範囲】
【請求項１】
第１主面及び第２主面を有する配線基板本体と、前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、
前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドからなるパッド群と、
前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッド群を露出させるべく前記電子部品搭載領域に対応して形成された凹部を有するソルダーレジストと、
前記凹部内において前記パッド群を被覆するように形成された異方性導電材料層と
を備えたことを特徴とする配線基板。
【請求項２】
第１主面及び第２主面を有する配線基板本体と、前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、
前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドからなるパッド群と、
前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッド群を露出させるべく前記電子部品搭載領域に対応して形成された凹部を有するソルダーレジストと、
前記凹部内において前記パッド群を被覆するように形成された異方性導電材料層と
を備えた配線基板の製造方法において、
前記凹部を有する前記ソルダーレジストを形成する工程と、
前記凹部内に前記異方性導電材料からなるペーストを塗布する工程と、
前記ペーストを固化させる工程と
を含むことを特徴とする配線基板の製造方法。
【請求項３】
前記異方性導電材料は熱可塑性を有することを特徴とする請求項２に記載の配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線基板及びその製造方法に係り、特には配線基板と電子部品との接合部分の構造に特徴を有する配線基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの高密度実装化、低背化を実現するための実装方法として、半導体集積回路チップに形成した複数の電極を配線基板上の接続端子（パッド）にはんだバンプを介して接続する、フリップチップボンディングと呼ばれる方法が注目されている。かかるフリップチップボンディングを行った場合には、半導体集積回路チップと配線基板との接続信頼性の向上を目的として、一般的に、両者の隙間にはアンダーフィル材が充填される。
【０００３】
その具体例として、図７に示されるような従来技術の配線基板８１を挙げることができる。この配線基板８１では、基板表面全体がソルダーレジスト８２によって覆われている。ソルダーレジスト８２の所定箇所には複数の開口部８３が形成されており、それらの開口部８３からはダイパッド８４がそれぞれ露出している。各々のダイパッド８４上には、はんだ印刷によって、はんだバンプ８５が形成されている。そして、配線基板８１のダイエリア８６には半導体集積回路チップ８７が搭載されるとともに、この状態でチップ８７側の電極と配線基板８１側のダイパッド８４とがはんだバンプ８５を介して接続されている。なお、チップ８７と配線基板８１との隙間には、絶縁樹脂からなるアンダーフィル材８８が充填されるようになっている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開２０００−１６４６１０号公報（図１等）
【０００５】
【発明が解決しようとする課題】
ところで、この構造の配線基板８１の場合、前記ダイパッド８４のファインピッチ化が今後さらに進めば、ソルダーレジスト８２を設けた状態でのはんだ印刷が困難になり、それが原因となって配線基板８１の小型化に十分に対応できなくなるおそれがある。それゆえ、可能であれば配線基板８１側をバンプレスにした接合構造を実現することで、予想される製造の困難化を回避したいという要請がある。
【０００６】
また、チップ８７と配線基板８１との隙間を確実に埋めるためには、アンダーフィル材８８の流動性を高めに設定する必要が生じる。その一方で、アンダーフィル材８８の流動性を高めに設定すると、アンダーフィル材８８がダイエリア８６の周囲に拡がって、他の電子部品が実装されるべき領域にまで及んでしまう。それゆえ従来では、アンダーフィル材８８の流動性を十分に考慮した条件設定が必要となるため、製造条件のコントロールが難しく、配線基板８１の製造が困難になるという問題があった。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、小型化に十分に対応可能であるにもかかわらず、製造の困難化を伴うことがない配線基板及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決するための手段としては、第１主面及び第２主面を有する配線基板本体と、前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドからなるパッド群と、前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッド群を露出させるべく前記電子部品搭載領域に対応して形成された凹部を有するソルダーレジストと、前記凹部内において前記パッド群を被覆するように形成された異方性導電材料層とを備えたことを特徴とする配線基板がある。
【０００９】
従って、この配線基板によると、凹部内においてパッド群を被覆するように異方性導電材料層が形成されていることから、異方性導電材料層中に含有される導電物質を介して、配線基板側のパッド群と電子部品側とを導通させることができる。しかも、かかる導通構造であれば、例えば配線基板側のバンプレス化も可能になるため、ソルダーレジストを設けた状態でのはんだ印刷を省略することができ、ひいては配線基板のさらなる小型化に十分に対応可能となる。また、異方性導電材料層は配線基板と電子部品との隙間を埋めるものであるため、実質的にそれ自体がアンダーフィル材としての役割を果たす。なお、ソルダーレジストにおいて凹部が形成された部位は他の部位に比べて落ち込んでおり、凹部の外周部にはソルダーレジスト厚さ分に相当する段差が存在している。このため、アンダーフィル材を兼ねる前記異方性導電材料層は、かかる段差を乗り越えて進むことができず、異方性導電材料層の拡がりが有効に阻止される。従って、アンダーフィル材を兼ねる異方性導電材料層の流れ等の条件設定が比較的容易になり、配線基板の製造の困難化を回避することができる。勿論、はんだ印刷の省略が可能となることも、製造の困難化の回避に寄与している。
【００１０】
以下、上記の配線基板について詳細に説明する。
【００１１】
前記配線基板を構成する配線基板本体としては、コアまたはベースとなる基板に絶縁層や導体層等が形成されたものをいう。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられ、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。樹脂基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）からなる板材などがある。前記セラミック基板の具体例としては、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる板材などがある。前記金属基板の具体例としては、銅板や銅合金板、銅以外の金属単体や、銅以外の金属の合金（例えばＦｅ−Ｎｉ系合金など）からなる板材などが挙げられる。
【００１２】
前記導体層は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
【００１３】
前記導体層の一部であるパッドは、電子部品搭載領域内に複数配置されるとともに、その上には電子部品が電気的に接続されるようになっている。複数のパッドからなるパッド群は、配線基板本体の第１主面のみまたは第２主面のみに形成されていてもよく、あるいは第１主面及び第２主面の両方に形成されていてもよい。
【００１４】
ここで前記電子部品としては、例えば、裏面に複数の電極を有する半導体集積回路チップなどを挙げることができる。そのほか前記電子部品は、裏面または側面に複数の接続端子を有する半導体パッケージや、裏面または側面に複数の端子を有するチップ部品（例えばチップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなど）などであってもよい。この場合、搭載される電子部品は、能動部品であっても受動部品であってもよい。
【００１５】
前記電子部品が半導体集積回路チップでありかつ前記パッドがその接続のためのパッド（いわゆるダイパッド）である場合、前記パッドは、例えば、配線基板の略中央部にある電子部品搭載領域内（いわゆるダイエリア内）にて格子状または千鳥状に配置される。なお、配線基板がいわゆる多数個取り用の配線基板であるような場合には、かかる電子部品搭載領域は配線基板本体上の複数箇所に設定されていてもよい。
【００１６】
前記ソルダーレジストは、配線基板本体の第１主面及び第２主面のうちの少なくともいずれかを覆っている。かかるソルダーレジストとしては、例えば熱硬化性樹脂が好適である。前記ソルダーレジストは、絶縁性、耐熱性、耐湿性等を考慮して適宜選択されることができる。熱硬化性樹脂の好適例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、フェノール樹脂、キシレン樹脂、ポリエステル樹脂、けい素樹脂等がある。
【００１７】
前記ソルダーレジストは、パッド群を露出させるべく電子部品搭載領域に対応して形成された凹部を有している。そして、前記凹部内においてはパッド群を被覆するように異方性導電材料層が形成される。かかる異方性導電材料の好適例としては、樹脂を母材としてそれに導電物質を含有させてなるものを挙げることができる。異方性導電材料層の形態としては、例えば、フィルム状のものがあるほか、ペーストを固化させたものなどがある。前記導電物質の具体例としては、導電性金属粒子、導電性金属を被覆した樹脂粒子、導電性金属を被覆したセラミック粒子などの粒子があるほか、導電性金属からなる柱状体などがある。
【００１８】
別の解決手段としては、第１主面及び第２主面を有する配線基板本体と、前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドからなるパッド群と、前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッド群を露出させるべく前記電子部品搭載領域に対応して形成された凹部を有するソルダーレジストと、前記凹部内において前記パッド群を被覆するように形成された異方性導電材料層とを備えた配線基板の製造方法において、前記凹部を有する前記ソルダーレジストを形成する工程と、前記凹部内に前記異方性導電材料からなるペーストを塗布する工程と、前記ペーストを固化させる工程とを含むことを特徴とする配線基板の製造方法がある。
【００１９】
従って、この方法によれば、凹部内に異方性導電材料からなるペーストを塗布することにより、パッド群が当該ペーストにより被覆される。かかるペースト塗布工程の時点でペーストに流動性があったとしても、凹部外周部における段差の存在により、ペーストの周囲への拡がりは有効に阻止される。続いてペースト固化工程を行うと、ペーストの流動性が殆ど失われ、ペーストが凹部内にて保持される。ゆえに、所望の配線基板を比較的簡単にかつ確実に製造することができる。
【００２０】
前記ペーストを塗布する方法としては特に限定されず、例えばディスペンス法、印刷法、スタンプ法など各種の方法を適宜採用することができる。
【００２１】
前記ペーストを固化する方法としては、例えば、塗布されたペーストを乾燥して溶剤量を低減することにより、流動性を喪失させるという方法がある。そのほか、塗布されたペーストを半硬化状態（例えばＢステージ）に止めておいて流動性を喪失させるという方法であってもよい。即ち、ここで言う「固化」とは、必ずしも完全に硬化した状態のみを指すわけではない。
【００２２】
前記異方性導電材料の母材として使用される樹脂は、熱硬化性を有する樹脂であっても、熱可塑性を有する樹脂であってもよいが、強いて言えば熱可塑性を有する樹脂であることが好ましい。
【００２３】
かかる熱可塑性樹脂は、所定の温度まで熱を加えることで軟化し、温度が下がることで固化するという特性を有している。熱可塑性樹脂は、熱硬化性樹脂とは異なり硬化促進剤等の添加剤が不要なため、長期にわたる保存が可能である。このため、必ずしもペーストを塗布、固化してから短期間のうちに電子部品接合工程を実施しなくてもよくなる。ゆえに、熱可塑性樹脂からなる異方性導電材料層を有する配線基板を製造したメーカーが当該配線基板を出荷した後、別のメーカーが当該配線基板に電子部品を実装すること等が可能となる。また、熱可塑性樹脂を使用した場合には加熱によるリワークが可能になるため、修正作業を容易に行うことができる。
【００２４】
【発明の実施の形態】
以下、本発明を具体化した実施形態の配線基板１１及びその製造方法を図１〜図６に基づき詳細に説明する。
【００２５】
図１は、本実施形態の配線基板１１の概略平面図である。図２は、配線基板１１の概略側面図である。図３，図４，図５，図６は、配線基板１１の製造手順を説明するための配線基板１１の要部拡大断面図である。
【００２６】
図２に示されるように、この配線基板１１を構成する配線基板本体１２は、平面視で略矩形状の板状部材であり、上面１３（第１主面）及び下面１４（第２主面）を有している。図３に示されるように、配線基板本体１２の上面１３（第１主面）の表面は、ソルダーレジスト２１によって覆われている。配線基板本体１２の下面１４（第１主面）の表面も、ソルダーレジスト２２によって全体的に覆われている。
【００２７】
図１に示されるように、配線基板本体１２の上面１３（第１主面）側においてその略中央部には、略矩形状のダイエリア１５（電子部品搭載領域）が設定されている。このダイエリア１５には、電子部品の一種である矩形状の半導体集積回路チップ１６（図２の二点鎖線を参照）が搭載可能となっている。ダイエリア１５内には、半導体集積回路チップ１６側との電気的な接続を図るためのダイパッド２３が多数形成されている。前記チップ接続用であるダイパッド２３は格子状にレイアウトされている。これら多数のダイパッド２３は１つのダイパッド群を構成する。一方、配線基板本体１２の下面１４（第２主面）側には特に電子部品搭載領域は設定されておらず、その代わりに図示しないマザーボードが接続可能となっている。そのため、配線基板本体１２の下面１４のほぼ全域には、マザーボード側の端子と接続する接続端子として、パッド２４が多数形成されている。
【００２８】
図６に示されるように、上側のソルダーレジスト２１は、ダイエリア１５に対応して形成された平面視略矩形状の凹部２８を有している。多数のダイパッド２３からなるダイパッド群は前記凹部２８において露出しており、その露出した部分の表面にはニッケル−金めっき層２６が形成されている。また、マザーボード接続用のパッド２４はソルダーレジスト２２に形成された開口部２７から露出しており、その露出した部分の表面にもニッケル−金めっき層２６が形成されている。本実施形態の場合、ニッケル−金めっきが施されたダイパッド２３上に、特にはんだバンプは形成されていない。そして、前記凹部２８内には、ダイパッド群を全体的に被覆するように異方性導電材料層７１が充填形成されている。かかる異方性導電材料層７１は、母材である熱可塑性樹脂中にフィラーである銀粒子（導電物質）を含んだ組成を有している。
【００２９】
図６に示されるように、この配線基板本体１２は、エポキシ樹脂を含浸したガラスクロスからなるコア基板３１をその中心部に備えている。コア基板３１の上面３２及び下面３３には、厚さ数十μｍの銅からなる配線パターン３４，３５が形成されている。コア基板３１における複数箇所にはスルーホール導体３６が形成されている。かかるスルーホール導体３６は、コア基板３１の上面３２側の配線パターン３４と下面３３側の配線パターン３５とを接続導通している。なお、スルーホール導体３６の内部は、導電性を有する閉塞体３７で埋められている。
【００３０】
コア基板３１の上面３２及び下面３３には、感光性エポキシ樹脂を用いて内層の樹脂絶縁層４１，４２が形成されている。樹脂絶縁層４１の表面（即ち第１主面）上には、ダイパッド２３のほかに配線パターン５１も形成されている。樹脂絶縁層４２の表面（即ち第２主面）上には、前記パッド２４のほかに配線パターン５２が形成されている。樹脂絶縁層４１，４２にはブラインドビアホール導体５３，５４が形成されている。上側のブラインドビアホール導体５３は、配線パターン３４と配線パターン５１とを接続導通している。下側のブラインドビアホール導体５４は、配線パターン３５と配線パターン５２とを接続導通している。
【００３１】
図１に示されるように、上側のソルダーレジスト２１の表面上においてダイエリア１５の外側となる領域には、電子部品の一種であるチップキャパシタ６１を搭載するためのパッド６２が複数対配置されている。
【００３２】
次に、本実施形態の配線基板１１を製造する手順について説明する。
【００３３】
まず上記構成の配線基板本体１２を作製する。具体的には下記のようにする。即ち、コア基板３１の両面に銅箔を貼着した両面銅張積層板を出発材料とし、それにＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー加工を行い、両面銅張積層板を貫通する貫通孔を形成する。次に、前記貫通孔内面に対する無電銅めっきによりスルーホール導体３６を形成した後、銅箔のエッチングにより配線パターン３４，３５をパターニングする。ここでスルーホール導体３６を閉塞体３７で埋めた後、コア基板３１の上面３２及び下面３３に樹脂絶縁層４１，４２を形成する。次に、レーザー加工によって樹脂絶縁層４１，４２を孔開けし、ブラインドビアホール導体５３，５４を形成するための盲孔を形成する。さらに、マスクを形成しないで無電解銅めっきを施すことにより、前記盲孔の内部に銅めっきを析出させてブラインドビアホール導体５３，５４を形成する。このとき樹脂絶縁層４１，４２の外表面全体にも無電解銅めっきが析出する。この後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。これにより、上側の樹脂絶縁層４１の表面上に配線パターン５１、ダイパッド２３及びパッド６２を形成し、下側の樹脂絶縁層４２の表面上に配線パターン５２及びパッド２４を形成する。
【００３４】
そして、上記のように作製された配線基板本体１２の上面１３（第１主面）及び下面１４（第２主面）の表面上に、感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト２１，２２を形成する。次に、所定のマスクを配置した状態で露光及び現像を行うことにより、上側のソルダーレジスト２１に凹部２８を形成し、下側のソルダーレジスト２２に開口部２７を形成する。次に、過マンガン酸カリウムを含む粗化液を用いて表面粗化処理を行い、ソルダーレジスト２１，２２の表面を粗面に変える。このとき、ソルダーレジスト２１，２２の凹部２８の内壁面及び開口部２７の内壁面も粗面化される。
【００３５】
次に、凹部２８から露出しているダイパッド２３の表面、開口部２７から露出しているパッド２４の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケル−金めっき層２６を形成する（図３参照）。
【００３６】
次に、はんだ印刷によるはんだバンプ形成工程を行うことなく、下記の異方性導電材料層形成工程を行う。
【００３７】
まず、異方性導電材料からなるペースト７４をディスペンサ７３から吐出させることにより、凹部２８内に所定量の前記ペースト７４を塗布する（図４参照）。かかるペースト７４には、熱可塑性樹脂、銀粒子、溶剤等が含まれている。なお、ソルダーレジスト２１において凹部２８が形成された部位は他の部位に比べて落ち込んでおり、凹部２８の外周部にはソルダーレジスト厚さ分に相当する段差が存在している。このため、前記ペースト７４はその段差を乗り越えて進むことができず、外方への拡がりが有効に阻止されるようになっている。従って、ここで用いるペースト７４の流動性を高めに設定することが可能となる。従って、多数のダイパッド２３の存在によって起伏が生じている凹部２８内に、隈なくペースト７４を行き渡らせることができる。
【００３８】
そして、このようなペースト７４の塗布を行った後、所定温度で加熱乾燥を行うことによってペースト７４中の溶剤をある程度揮発させ、ペースト７４をＢステージとなるように固化させる。すると、流動性を喪失したペースト７４が凹部２８内にて保持され、結果として、半硬化状態の異方性導電材料層７１を有する配線基板１１が形成される。
【００３９】
次に、下記のような手順でダイ付け工程を行う。まず、配線基板１１側のダイパッド２３と、半導体集積回路チップ１６側のバンプ７６とを位置合わせしたうえで（図５参照）、ヒートツールを用いて半導体集積回路チップ１６を異方性導電材料層７１上に押し付ける。そして、ヒートツールを加熱して異方性導電材料層７１をいったん軟化させた後、異方性導電材料層７１を常温まで冷却して硬化させる（図６参照）。その結果、ダイパッド２３とバンプ７６とを銀粒子を介して接合し、これにより配線基板１１側と半導体集積回路チップ１６側とを電気的に接続導通する。また、配線基板１１と半導体集積回路チップ１６との隙間は、異方性導電材料層７１によって埋められた状態となる。よって、異方性導電材料層７１は、実質的にそれ自体がアンダーフィル材としての役割を果たすようになっている。その結果、半導体集積回路チップ１６を搭載した配線基板１１が完成する。なお、この段階で異方性導電材料層７１を軟化させると、異方性導電材料層７１の流動性がいくぶん回復する可能性があるが、異方性導電材料層７１の拡がりは凹部２８外周部の段差によって有効に阻止される。
【００４０】
そしてこの後、上面１３側のパッド６２上のニッケル−金めっき層２６上にはんだバンプ（図示略）を形成し、そのはんだバンプ上にチップキャパシタ６１を搭載してリフローを行う。これにより、チップキャパシタ６１の電極とはんだバンプとを接合し、配線基板１１側とチップキャパシタ６１側とを電気的に接続する。以上の結果、所望の半導体パッケージ（いわゆるオーガニックパッケージ）が完成する。
【００４１】
従って、本実施形態によれば以下の効果を得ることができる。
【００４２】
（１）本実施形態の配線基板１１では、凹部２８内においてパッド群を被覆するように異方性導電材料層７１が形成され、この異方性導電材料層７１により配線基板１１側と半導体集積回路チップ１６側とが接続導通される。かかる導通構造によると、配線基板１１側のダイパッド２３についてバンプレス化を図ることができる。ゆえに、ソルダーレジスト２１を設けた状態でのはんだ印刷を省略することができ、ひいては配線基板１１のさらなる小型化に十分に対応可能となる。
【００４３】
（２）また、異方性導電材料層７１は配線基板１１と半導体集積回路チップ１６との隙間を埋めるものであるため、実質的にそれ自体がアンダーフィル材としての役割を果たす。このため、配線基板１１と半導体集積回路チップ１６との接続信頼性の向上も図ることができる。また、凹部２８の外周部には段差が存在しているため、アンダーフィル材を兼ねる異方性導電材料層７１は、かかる段差を乗り越えて進むことができず、異方性導電材料層７１の拡がりが有効に阻止される。従って、異方性導電材料層７１形成用のペースト７４の流れ等の条件設定が比較的容易になり、配線基板１１の製造の困難化を回避することができる。勿論、はんだ印刷の省略が可能となることも、製造の困難化の回避に寄与している。
【００４４】
（３）本実施形態の製造方法は、凹部２８を有するソルダーレジスト２１を形成する工程と、凹部２８内に異方性導電材料からなるペースト７４を塗布する工程と、ペースト７４を固化させる工程とを含んでいる。従って、この方法によれば、ペースト７４の塗布によってパッド群を当該ペースト７４で被覆することができる。そして、かかるペースト塗布工程の時点でペースト７４に流動性があったとしても、凹部２８外周部における段差の存在により、ペースト７４の周囲への拡がりは有効に阻止される。続いてペースト７４の固化工程を行うと、ペースト７４の流動性が殆ど失われ、ペースト７４が凹部２８内にて保持される。ゆえに、上記製造方法によれば、所望の配線基板１１を比較的簡単にかつ確実に製造することができる。
【００４５】
（４）本実施形態において、異方性導電材料の母材として使用される樹脂は熱可塑性樹脂である。よって、熱硬化性樹脂とは異なり硬化促進剤等の添加剤が不要なため、長期にわたる保存が可能である。このため、必ずしもペースト７４を塗布、固化してから短期間のうちにダイ付け工程を実施しなくてもよくなる。ゆえに、熱可塑性樹脂からなる異方性導電材料層７１を有する配線基板１１を製造したメーカーが当該配線基板１１を出荷した後、別のメーカーが当該配線基板１１に対するダイ付けを行うことが可能となる。また、熱可塑性樹脂を使用した場合には加熱によるリワークが可能になるため、修正作業を容易に行うことができる。
【００４６】
なお、本発明の実施形態は以下のように変更してもよい。
【００４７】
・実施形態ではダイパッド２３に対するはんだ印刷を行わずバンプレスの構造を採用していたが、勿論これに限定されることはなく、ダイパッド２３上にはんだバンプを形成した構造を採用してもよい。
【００４８】
・ソルダーレジスト２１における凹部２８の形成方法は変更可能である。例えば、実施形態のように感光性樹脂を用いて露光及び現像を行う方法に代えて、例えばレーザー加工による方法などを採用することもできる。
【００４９】
・実施形態では不定形状であるペースト状の異方性導電材料を用いて異方性導電材料層７１を形成したが、これに代えて、定形状であるフィルム状の異方性導電材料を用いて異方性導電材料層７１を形成してもよい。なお、フィルム状の異方性導電材料であれば、凹部２８の外形寸法に合わせてプレカットして用いることができる。
【００５０】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００５１】
（１）請求項２において、前記異方性導電材料は、熱可塑性樹脂中に導電物質を含むものであることを特徴とする配線基板の製造方法。
【００５２】
（２）請求項２において、前記異方性導電材料は、熱可塑性樹脂中に溶剤及び導電粒子を含む反面、硬化促進剤を含まない組成を有することを特徴とする配線基板の製造方法。
【００５３】
（３）半導体集積回路チップと、第１主面及び第２主面を有する配線基板本体と、前記第１主面及び前記第２主面のうちの少なくともいずれかには、前記半導体集積回路チップが搭載されるダイエリアが設定されていることと、前記ダイエリア内に配置され、前記半導体集積回路チップが接続される複数のダイパッドからなるパッド群と、前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッド群を露出させるべく前記ダイエリアに対応して形成された凹部を有するソルダーレジストと、前記凹部内において前記パッド群を被覆するとともに、前記配線基板と前記半導体集積回路チップとの隙間を埋めるように形成された異方性導電材料層とを備えた半導体搭載配線基板の製造方法において、
前記凹部を有する前記ソルダーレジストを形成する工程と、前記凹部内に、熱可塑性樹脂中に溶剤及び導電粒子を含む反面、硬化促進剤を含まない組成の異方性導電材料からなるペーストを塗布する工程と、前記ペーストを乾燥して固化させることにより凹部内にて前記異方性導電材料層を形成する工程と、前記異方性導電材料層を加熱して軟化させた状態で前記異方性導電材料層を介して前記配線基板側の前記パッド群と前記半導体集積回路チップ側の電極とを接続導通する工程と、を含むことを特徴とする半導体搭載配線基板の製造方法。
【図面の簡単な説明】
【図１】本発明を具体化した実施形態の配線基板の概略平面図。
【図２】実施形態の配線基板の概略側面図。
【図３】製造手順を説明するための配線基板の要部拡大断面図。
【図４】製造手順を説明するための配線基板の要部拡大断面図。
【図５】製造手順を説明するための配線基板の要部拡大断面図。
【図６】製造手順を説明するための配線基板の要部拡大断面図。
【図７】従来技術の配線基板の概略断面図。
【符号の説明】
１１…配線基板
１２…配線基板本体
１３…第１主面
１４…第２主面
１５…電子部品搭載領域としてのダイエリア
１６…電子部品としての半導体集積回路チップ
２１，２２…ソルダーレジスト
２３…パッドとしてのダイパッド
２８…凹部
７１…異方性導電材料層
７４…ペースト
【図１】
2004179577.tif 000003
【図２】
2004179577.tif 000004
【図３】
2004179577.tif 000005
【図４】
2004179577.tif 000006
【図５】
2004179577.tif 000007
【図６】
2004179577.tif 000008
【図７】
2004179577.tif 000009