(57)【要約】【課題】【解決手段】  予め定義された回数だけ画像を取込むように構成された複数の画素４１６と、複数のデータ値を受取るように構成された処理ユニット４０６であって、該データ値の各々が複数の画素４１６のうちの１つに一意に対応し、前記複数のデータ値の各々を前記画像部分が取込まれる前記回数に対応する数によって予め除算することにより、複数の予め除算されたデータ値を生成するようにさらに構成されるものである、処理ユニット４０６と、複数の画素４１６の各々に対し、該画素の各々からの関連するデータ値を平均化することによりノイズが補償されるよう前記複数の画素の各々について平均データ値を確定するために、前記複数の予め除算されたデータ値の対応するものが累算される、前記複数の予め除算されたデータ値を受取るように構成されたメモリ４２２とを含んでなる、取込画像におけるノイズを補償するシステム４００を提供する。【選択図】        図４
2004289846.tif 000002
【特許請求の範囲】
【請求項１】
予め定義された回数だけ画像を取込むように構成された複数の画素と、
複数のデータ値を受取るように構成された処理ユニットであって、該データ値の各々が前記複数の画素のうちの１つに一意に対応し、前記複数のデータ値の各々を前記画像部分が取込まれる前記回数に対応する数によって予め除算することにより、複数の予め除算されたデータ値を生成するようにさらに構成されるものである、処理ユニットと、
前記複数の画素の各々に対し、該画素の各々からの関連するデータ値を平均化することによりノイズが補償されるよう前記複数の画素の各々について平均データ値を確定するために、前記複数の予め除算されたデータ値の対応するものが累算される、前記複数の予め除算されたデータ値を受取るように構成されたメモリと
を含んでなる、取込画像におけるノイズを補償するシステム。
【請求項２】
前記複数の画素と前記処理ユニットとの間に通信可能に連結され、前記複数の画素から光情報を受取るように構成され、さらに該受取った光情報を前記複数のデータ値に変換するように構成された信号処理ユニットをさらに含む請求項１に記載のシステム。
【請求項３】
前記メモリは、複数の累積レジスタをさらに含み、それによって、前記複数の予め除算されたデータ値の各々が受取られた場合に、予め除算された各データ値が対応する累積レジスタに累積されることにより、前記複数の予め除算されたデータ値の対応するものが合計されて前記複数の画素の各々に対する前記平均データ値が確定される請求項１に記載のシステム。
【請求項４】
前記メモリは、複数のレジスタを有するラインバッファをさらに含み、前記レジスタの各々は、前記予め除算されたデータ値の各々が受取られる際に前記複数の画素のうちの１つに関連する前記予め除算されたデータ値の合計を格納するように構成される請求項１に記載のシステム。
【請求項５】
複数の画素により予め定義された回数だけ画像をスキャンするステップと、
前記画像がスキャンされると、前記複数の画素の各々から光情報を受取るステップと、
該受取られた光情報を、各々が前記複数の画素のうちの１つからの光情報に対して一意に対応する複数のデータ値に変換するステップと、
前記データ値の各々を、前記画像がスキャンされる前記回数に対応する数によって除算することにより、複数の予め除算されたデータ値を生成するステップと、
前記予め除算されたデータ値の対応するものを合計することにより、前記複数の画素の各々に対して一意に平均データ値が確定されるようにし、前記データ値の前記平均化によりノイズが補償されるようにするステップと
を含んでなる、取込画像におけるノイズを補償する方法。
【請求項６】
前記スキャンするステップは、第２の画像部分がスキャンされる前に前記予め定義された回数画像部分をスキャンすることをさらに含む請求項５に記載の方法。
【請求項７】
前記加算するステップは、前記予め除算されたデータ値の各々をラインバッファレジスタに累積することをさらに含み、前記ラインバッファレジスタの各々は、前記複数の画素のうちの１つに一意に対応し、それによって累積されたデータ値に新たに受取られた予め除算されたデータ値が加算され、前記累積されたデータ値が、先に受取られた予め除算されたデータ値の合計に対応する請求項５に記載の方法。
【請求項８】
前記生成するステップは、複数のビットの各々をシフトさせることをさらに含み、前記複数のビットが前記複数のデータ値のうちの１つに対応する請求項５に記載の方法。
【請求項９】
前記生成するステップは、前記画像がスキャンされる回数に対応する位置の数によって、複数の２進数ビットの各々をシフトさせることをさらに含む請求項５に記載の方法。
【請求項１０】
前記生成するステップは、前記データ値のうちの１つに対応する複数のビットの少なくとも１つの最下位ビット（ＬＳＢ）を切り捨てることをさらに含み、該切り捨てられたＬＳＢの数は前記画像がスキャンされる前記回数に対応するものである請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包括的にはデジタルベースの画像形成装置に関し、特に、取込画像におけるノイズを補償するシステムおよび方法に関する。
【背景技術】
【０００２】
画像をスキャンし取込むことができるデジタルベース画像形成装置の出現により、取込画像の品質を向上させるために複雑なシステムおよび方法が開発されてきた。デジタルベースの画像形成装置の一例はスキャナである。白黒スキャナの一実施形態は、電荷結合素子（ＣＣＤ）等、画素の少なくとも１つのリニアアレイを使用する。カラースキャナは、複数のＣＣＤに存在する感色性画素を使用する。これらのＣＣＤにおける感色性画素は、たとえば、緑色光、赤色光および青色光に対して高感度である場合がある。エリアＣＣＤとも呼ばれるマトリクスＣＣＤは、同様に、画素行と画素列とのマトリクスに構成される。
【０００３】
一タイプのＣＣＤは、少なくとも、線形構成に整列される画素のアレイを有する。レジスタが各画素と通信することにより、各画素から光情報を収集する。ＣＣＤはまた、画素から収集された光情報をレジスタに通信するように構成され、レジスタから制御ＡＳＩＣ（特定用途向け集積回路）等のプロセッサに光情報を通信するように構成される、コンポーネントも備える。
【０００４】
各画素は、光が検出されると電荷を蓄積する。収集された電荷の大きさは、画素によって検知される光の量に比例する。この電荷を、以下に光情報と呼ぶ。さらに、スキャナは、特にカラースキャニングが提供される場合、感色性画素を有する複数のＣＣＤかまたはマトリクスＣＣＤを有する可能性が高い。
【０００５】
ＣＣＤにおけるランダムノイズが、画素からの測定された出力に変動をもたらすので、収集された光情報は検出された画像に正確には対応しない。連続読取中に画素が同一量の光に露出される場合、測定された出力は、正しい出力の辺りでランダムに変化する。さらに、光検出においてショットノイズが発生する。ショットノイズは、いずれかの単一光子が電子に変換される統計的確率によるノイズである。たとえば、画素は、画像から反射した入射光に比例する電荷を累積している場合がある。画素の各々からの累積された電荷の値に対応する光情報が受取られ、デジタルデータ値に変換される。
【０００６】
したがって、画素が、最初に画像から反射した入射光から電荷を蓄積する時、第１のデータ値は、受取った光情報から確定される。このため、複数の画素に対し、各画素に対して１つのデータ値で、複数の対応する第１のデータ値がある。画素が二度目に同じ画像から反射した入射光から電荷を蓄積する同一の条件下で、複数の画素が再び同じ画像に対して露出されると、画素からの光情報が受取られ、第２の複数のデータ値に変換される。
【０００７】
ランダムおよび／またはショットノイズがない場合、いずれの画素に対する第１および第２のデータ値も等しくなり、データ値は、検出された画像の真の色に対応する。しかしながら、ランダムおよび／またはショットノイズのために、いかなる画素に対する第１および第２のデータ値も互いに等しくおよび／または検出された画像の真の色に対応するデータ値と等しくなることはめったにない。
【０００８】
ランダムノイズおよび／またはショットノイズは、低減されない場合、処理画像の外観に望ましくない可視変動をもたらす。たとえば、一様の色を有するオリジナル画像の領域が、再現画像の対応する領域に色変動を有するように見える場合がある。
【０００９】
ランダムおよび／またはショットノイズによる非一様性を補償し、較正し、および／または低減するように、ＣＣＤデバイスを構成することができる。光情報の信号平均化を使用して、光情報の検出された画像により密接して対応するデータ値を確定することができ、それによって画質を向上させることができる。
【００１０】
信号平均化は、以下にサンプル数と呼ぶ、ＣＣＤが画像または画像の一部を取込む回数を規定することによって行う。各画素に対し、光情報に対応するデータ値を合計し、その後サンプルサイズによって除算する。信号平均化は、画像（または画像の一部）を取込むプロセスとその後のデータ値の生成とを非常に高速に行うことができるため、ランダムおよび／またはショットノイズを補償するための有効な方法である。
【００１１】
たとえば、サンプルサイズを４と規定したとする。画像の一部をスキャンするように構成された装置では、画像部分を４回スキャンする。すなわち、スキャンされる画像の部分が光に露出され、ＣＣＤからの光情報が４回受取られる。４回のスキャンからの光情報に関連するデータ値を、画素の各々に対して加算し、（サンプルサイズである）４で除算することにより、各画像に対するデータの平均値を確定する。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した信号平均化プロセスでは、データを処理するためにかなりの量のメモリおよび帯域幅が必要である。十分なメモリおよび／または帯域幅が利用可能でない場合には、選択されたサンプルに対するデータ値が加算されると、データオーバーフローおよび関連するエラーが発生する可能性がある。
【００１３】
たとえば、１６ビットシステムを使用してデータ値を通信して処理するようにＣＣＤデバイスを構成するものとする。ここでは、１６ビットであるデジタルデータシステムの容量を、以下、帯域幅と呼ぶ。したがって、１６ビットシステムは、１６ビット以下に存在するデータ値を通信し、格納し、処理するように設計されたものである。１６ビット制限によって表すには大きすぎるデータ値がもたらされるかまたは生成されると、オーバーフロー状態となる。すなわち、システムは、単一１６ビット数字によって表すためには大きすぎるデータ値を何らかの形で認識し、それに対応しなければならない。
【００１４】
オーバーフロー状態は、信号平均化プロセス中にデータ値が加算される場合に発生する可能性がある。多数のエラーを回避するために、オーバーフロー状態に対応しなければならない。１つの手法は、３２ビット等のより多くのビットを使用して操作するシステム帯域幅を増大させることである。したがって、３２ビットデジタルデータに対応するために十分な帯域幅を備えるように、プロセッサやメモリや通信バス等のシステムのコンポーネントを設計する。このため、信号平均化が実行される場合に光情報に対応する１６ビットデータ値が合計される場合には、（３２ビット数で表される）１６ビットより大きいデータ値に対応することができる。しかしながら、３２ビットシステムを、主として１６ビットで表すことができるデータを通信し処理するように設計して、製作することは、データ値の大部分を１６ビットで表すことができるため、オーバーフローに対応するための非常に効率的なおよび／または費用効率のよい手法ではない。
【００１５】
オーバーフローに対応する別の手法は、オーバーフロー状態を認識してそれに対応する専用ソフトウェアを使用することである。たとえば、１６ビットで表すには大きすぎるデータ値を認識するように、１６ビットシステムを構成することができる。そして、ソフトウェアは、より大きいデータ値を表すために２つの１６ビットデータ値を使用する。しかしながら、かかる専用システムでは、検出されたオーバーフロー状態に対応するためにさらなる処理時間または処理容量が必要である。
【課題を解決するための手段】
【００１６】
本発明の一実施形態は、一般に、取込画像におけるノイズを補償する。本発明の一実施形態は、複数の画素により予め定義された回数画像をスキャンすること、画像がスキャンされる度に、複数の画素の各々から光情報を受取ること、受取られた光情報を、各々が複数の画素のうちの１つからの光情報に対して一意に対応する複数のデータ値に変換すること、画像がスキャンされる回数に対応する数によってデータ値の各々を除算することにより、複数の予め除算されたデータ値を生成すること、予め除算されたデータ値の対応するものを合計することにより、複数の画素の各々に対して一意に平均データ値が確定されるようにし、データ値の平均化によりノイズが補償されるようにすることを含む。
【００１７】
以下の図面を参照して、本発明をより理解することができる。図面の要素は、必ずしも互いに対して一定の比率で縮小されておらず、本発明の原理を明確に例証することに重点がおかれている。
【発明を実施するための最良の形態】
【００１８】
本発明は、一般に、取込画像におけるノイズを補償する。しかしながら、画像取込装置という用語は、限定されないが、スキャナやデジタルカメラやファクシミリ装置（ＦＡＸ）やコピー機やプリンタ等の複数の画素を使用して画像を取込むいかなる装置にも言及するものである。
【００１９】
図１は、本発明による電荷結合素子（以下、「ＣＣＤ」とよぶ）を有する画像取込装置１００の実施形態を示すブロック図である。画像取込装置は、ＣＣＤ１０２と、信号処理ユニット１０４と、制御ＡＳＩＣ（特定用途向け集積回路）１０６と、ラインバッファ１０８とを含む。他の実施形態において、制御ＡＳＩＣ１０６の代りにいかなる適当に構成されたプロセッサ（図示せず）を使用してもよい。
【００２０】
制御ＡＳＩＣ１０６は、光情報が信号処理ユニット１０４を介して制御ＡＳＩＣ１０６に通信されるように、接続１１０を介して適当な制御信号をＣＣＤ１０２に提供する。信号処理ユニット１０４は、接続１１２を介してＣＣＤ１０２から光情報を受取るように構成された１以上のコンポーネントからなる。受取られた光情報は、ＣＣＤ１０２に存在する画素によって蓄積された電荷に対応する。受取られた光情報は、少なくとも、制御ＡＳＩＣ１０６によって読取可能なデジタルデータフォーマットになるように処理される。信号処理ユニット１０４によって、限定されないが、他の既知の形態のノイズの補償等の他の処理を実行してもよい。後により詳細に説明するデジタルデータは、接続１１４を介して制御ＡＳＩＣ１０６に通信される。
【００２１】
便宜上、コンポーネントブロックとしてＣＣＤ１０２を示す。ＣＣＤ１０２の一実施形態は、少なくとも、線形構成に整列された画素１１６ａ〜１１６ｉのアレイを有する。本発明による一実施形態では、ＣＣＤ１０２は約１０，０００画素を備える。他の実施形態は、異なる適当な数の画素および／または異なるタイプの感色性画素をＣＣＤ１０２に使用する。レジスタ（図示せず）が、各画素１１６ａ〜１１６ｉと通信して、各画素１１６ａ〜１１６ｉから光情報と呼ばれる電荷を収集する。ＣＣＤ１０２は、画素１１６ａ〜１１６ｉから収集された光情報をレジスタに通信し、光情報をレジスタから接続１１２に通信するように構成されたコンポーネントも備える。
【００２２】
本発明によるランダムおよび／またはショットノイズ補償は、画素１１６ａ〜１１６ｉが画像から反射した入射光に比例する電荷を蓄積するように、画像を光源に露出することによって開始する。すなわち、画像の一部をＣＣＤ１０２によってスキャンする。画像が光源に露出された後、制御ＡＳＩＣ１０６は、適当な命令をＣＣＤ１０２に通信することにより、光情報が画素１１６ａ〜１１６ｂから通信されるようにする。第１の画素１１６ａからの光情報が、信号処理ユニット１０４に通信されると、その光情報を、少なくとも、制御ＡＣＩＳ１０６によって読取可能なデジタルデータフォーマットを有するデータ値になるように処理する。（信号処理ユニット１０４において、本発明による光情報の処理とともにさらなる光情報の処理を行ってもよい。）そして、便宜上、本明細書において画素１１６ａに対する第１のデータ値と呼ばれる、画素１１６ａからの光情報に対応するデジタルデータを、制御ＡＳＩＣ１０６に通信する。
【００２３】
制御ＡＳＩＣ１０６は、画素１１６ａからの光情報に対応する第１のデータ値を受取り、本発明の一実施形態および後により詳細に説明するように、画素１１６ａに対する第１のデータ値を４で予め除算する。そして、制御ＡＳＩＣ１０６から接続１１８を介してラインバッファ１０８にこの予め除算された第１のデータ値を通信する。ラインバッファ１０８は、第１の画素１１６ａに対するこの予め除算された第１のデータ値を格納する。
【００２４】
上述した実施形態では、ＣＣＤ１０２によって画像部分を４回スキャンするため、第１のデータ値を４で予め除算する。他の実施形態では、画像部分を複数の所定回数スキャンする。したがって、その画像部分をスキャンする所定回数の数に対応する係数でデータ値を予め除算する。たとえば、データ値が８で予め除算されるように、画像部分を８回スキャンしてもよい。
【００２５】
そして、本発明のいくつかの特徴に従って、ＣＣＤ１０２の画像部分に対する２度目の露出を行う。画像を光源に２度目に露出した後、制御ＡＳＩＣ１０６は、適当な命令をＣＣＤ１０２に通信することにより、光情報が画素１１６ａ〜１１６ｉから通信されるようにする。第１の画素１１６ａからの光情報が信号処理ユニット１０４に通信されると、少なくとも、制御ＡＳＩＣ１０６によって読取可能なデジタルデータフォーマットを有するデータ値になるようにその光情報を処理する。画素１１６ａからの光情報に対応するデジタルデータを、本明細書では便宜上画素１１６ａに対する第２のデータと呼ぶ。そして、画素１１６ａに対する第２のデータ値を制御ＡＳＩＣ１０６に通信する。
【００２６】
制御ＡＳＩＣ１０６は、画素１１６ａに対する第２のデータ値を受取り、本発明のこの実施形態により、この第２のデータ値を４で予め除算する。そして、この予め除算された第２のデータ値を、制御ＡＳＩＣ１０６からラインバッファ１０８に通信する。そして、ラインバッファ１０８は、画素１１６ａに対する受取った第２の予め除算されたデータ値を、画素１１６ａに対する第１の予め除算されたデータ値に加算し、その第１の画素１１６ａに対する合計を格納する。すなわち、画素１１６ａからの光情報に対応する２つの予め除算されたデータ値が、ラインバッファ１０８に累積されたことになる。
【００２７】
本発明の一実施形態は、複数の累積レジスタを有するラインバッファ１０８を使用する。このため、制御ＡＳＩＣ１０６は、単に、累積レジスタが予め除算されたデータ値を累積するように、画素１１６ａに対する第１および第２の予め除算されたデータ値をラインバッファ１０８に通信する。
【００２８】
別の実施形態では、ラインバッファ１０８は、画像取込装置１００の適当な場所に存在するメモリである。制御ＡＳＩＣ１０６は、ラインバッファ１０８から画素１１６ａに対する第１の予め除算されたデータ値を読出し、画素１１６ａに対する第２の予め除算されたデータ値を加算した後、その累算された合計を再びラインバッファ１０８に格納する。
【００２９】
次に、ＣＣＤ１０２の画像部分に対する３度目の露出を行う。上述したプロセスと同様に、画素１１６ａに対する第３のデータ値を制御ＡＳＩＣ１０６に通信する。制御ＡＳＩＣ１０６は、画素１１６ａに対する第３のデータ値を受取り、本発明により、この第３のデータ値を４で予め除算する。画素１１６ａに対するこの予め除算された第３のデータ値を、制御ＡＳＩＣ１０６からラインバッファ１０８に通信する。そして、ラインバッファ１０８は、この第３の予め除算されたデータ値を、（画素１１６ａに対する予め除算された第１のデータ値と予め除算された第２のデータ値との合計である）累算データに加算し、その第１の画素１１６ａに対する合計を格納する。すなわち、画素１１６ａからの光情報に対応する３つの予め除算されたデータ値が、ラインバッファ１０８に累積されたことになる。
【００３０】
この実施形態では、ＣＣＤ１０２の画像部分に対する４度目の露出を行う。上述したプロセスと同様に、画素１１６ａに対する第４のデータ値を制御ＡＳＩＣ１０６に通信する。制御ＡＳＩＣ１０６は、この第４のデータ値を受取り、本発明に従ってこの第４のデータ値を４で予め除算する。そして、この予め除算された第４のデータ値を制御ＡＳＩＣ１０６からラインバッファ１０８に通信する。そして、ラインバッファ１０８は、画素１１６ａに対する第４の予め除算されたデータ値を、（第１、第２および第３の予め除算されたデータ値の合計である）累算データに加算し、その第１の画素１１６ａに対する合計を格納する。すなわち、画素１１６ａからの光情報に対応する４つの予め除算されたデータ値が、ラインバッファ１０８に累積されたことになる。
【００３１】
同様に、画素１１６ｂ〜１１６ｉからの光情報を、ＣＣＤ１０２を画像部分に４回露出させるのに伴い上述したように処理する。したがって、画素１１６ｂ〜１１６ｉの各々から光情報を受取り、データ値に変換する。確定されたデータ値を４で予め除算することにより、予め除算されたデータ値を生成する。予め除算された各データ値をラインバッファ１０８に通信して、そこに累積する。
【００３２】
代替実施形態では、目下処理された予め除算されたデータ値の各々を、メモリに存在する累算された予め除算されたデータ値に加算する。したがって、制御ＡＳＩＣ１０６は、メモリから目下累算された予め除算されたデータ値を読出し、目下処理された予め除算されたデータ値を加算した後、新たに累算された予め除算されたデータ値を再びメモリに格納する。
【００３３】
本発明によれば上述したように、ＣＣＤ１０２を、４回画像に露出して読出した。したがって、各画素１１６ａ〜１１６ｉを４回サンプリングした。このため、本発明の上述した実施形態を、本明細書では、４のサンプルサイズを有するものとして説明する。
【００３４】
他の実施形態は、他の適当なサンプルサイズを使用してもよい。たとえば、データ値が２進法に基づく場合、本発明によれば２のサンプルサイズを画定してもよい。すなわち、ＣＣＤ１０２を画像に２回露出する。このため、データ値を２で予め除算して、ラインバッファ１０８に格納（および累積）する。
【００３５】
別の実施形態は、ＣＣＤ１０２を８回画像に露出し読出すように、８のサンプルサイズを使用してもよい。したがって、データ値を８で予め除算して、ラインバッファ１０８に格納（および累積）する。本発明の他の実施形態は、他の適当なサンプルサイズを使用する。後述するように、好ましくは、ランダムおよび／またはショットノイズに対応するビット位置の数によって、適当なサンプルサイズを確定する。本発明によれば、ランダムおよび／またはショットノイズに関連する下位ビットを、（デジタル値がシフトするビット位置の数によって確定する）デジタル値から切り捨てる（truncate）。
【００３６】
図２は、図１の画像取込装置における画素からの光情報に対応する４つの例示的なデータ値を示すブロック図である。上述したように、画素からの光情報をデータ値へと変換する。一実施形態では、１６ビット２進数としてデータ値を表す。予め定義された４のサンプルサイズを使用する実施形態では、ＣＣＤ１０２が、画像を４回露光されて４回読出される。したがって、（各サンプルに対して画素毎に１つのデータ値をもつように）各画素に対して４つのデータ値を確定する。４つのサンプルを使用する本発明を説明する便宜上、４つの仮定的なデータ値を任意に選択して、１０進数と１６ビット２進数との両方により表している。
【００３７】
したがって、第１のサンプルに対して、（１０進値である）５３，１４６に等しい第１のデータ値２００を示す。このように、最初に画像に露出された時のＣＣＤ１０２の画素のうちの１つにより累積された電荷を、１６ビット２進数である１１００１１１１１００１１０１０へと変換する。本発明のこの実施形態によれば、ビット１６としてラベル付けされた最上位ビットは、「１」の２進値を含み、ビット１としてラベル付けされた最下位ビットは、「０」の値を含む。
【００３８】
同様に、１０進値である５３，１１６と、１１００１１１１０１１１１１００の２進値とを有するように、第２のデータ値２０２を示す。１０進値である５３，０９１と、１１００１１１１０１１０００１１の２進値とを有するように、第３のデータ値２０４を示す。１０進値である５３，１５６と、２進値である１１００１１１１１０１００１００とを有するように、第４のデータ値２０６を示す。これらのデータ値は、第２と第３と第４とのサンプリング中の同じ画素からの光情報にそれぞれ対応する。このため、４つのデータ値である２００と２０２と２０４と２０６との例示的な実施例の場合には、１０進値と２進値とは、４回同じ画像（または画像部分）をＣＣＤ１０２に露光した場合に画素によって累積された電荷に対応する。
【００３９】
ノイズを受けにくい画素を有する理想的なＣＣＤでは、４つのデータ値は数値的に等しく、データ値の値は検出された画像に正確に対応する。しかしながら、ノイズにより、画素は、各サンプル中にわずかに異なる電荷を蓄積する。たとえば、第１のデータ値２００と第２のデータ値２０２とは、（（５３，１４６）−（５３，１１６）＝３０であるから）１０進値では３０だけ異なる。さらに、いかなる所与のサンプル点に対するノイズの値も未知であるため、データ値に対する真の値は未知である。
【００４０】
しかしながら、真のデータ値は、おそらくは、４つのデータ値２００と２０２と２０４と２０６とのすべてに非常に近い。本発明によれば、４つのデータ値２００と２０２と２０４と２０６とを平均化することにより、理論には、平均データ値は、真のデータ値により近似する結果となる。このため、１０進数で計算すると、平均データ値は、（４つのデータ値の合計を４で除算した）５３，１２７．２５に等しい。すなわち、５３，１２７．２５の平均データ値は、真のデータ値に非常に近似すると期待される。
【００４１】
図２に示すように、（ビット１およびビット２の）２つの最下位ビットは、平均化プロセスの数値結果に実質的に影響を与えない。２進数では、２つの最下位ビットは、１０進数の０〜３の範囲に対応する。多くとも、２つの最下位ビットが１０進数の３に等しい場合には、（ビット１およびビット２の）２つの最下位ビットにおける間違った値によってもたらされる誤差率は、多くとも０．００６％の誤差に等しくなる。言換えれば、最悪の場合でも、（ビット１およびビット２の）２つの最下位ビットに対する真のデータ値が００であり、ノイズにより１１という２つの最下位ビット（ビット１およびビット２）が読取られる場合、読取データ値と真のデータ値との間の誤差は、０．００６％のみとなる。かかる誤差は、通常、取込画像を見ている人には知覚不可能である。したがって、一実施形態では、（ビット１およびビット２の）２つの最下位ビットをノイズビットとして定義し、本発明の信号平均化プロセス中にデータ値の処理に対して重要であるとはみなさない。
【００４２】
しかしながら、１６ビット２進法を使用してデータ値を処理して格納して通信する上述した実施形態では、望ましくないオーバーフロー状態が発生することなしに、４つのデータ値を直接に合計することはできない。したがって、４つのデータ値を予め除算することにより４つの予め除算されたデータ値を生成する。図３は、本発明によって予め除算された図２の４つのサンプルデータ値と、４つの予め除算されたデータ値をラインバッファ１０８に累積した後の結果としての平均データ値とを示すブロック図である。
【００４３】
データ値３００は、１０進値である１３，２８６と等化である、１４ビット２進数である１１００１１１１１００１１０に対応する。データ値３００は、（図２の）データ値２００を４で予め除算した後の結果としてのデータ値である。このため、１０進数１３，２８６は、１０進値５３，１４６の約１／４である。
【００４４】
同様に、データ値３０２は、１０進値である１３，２７９と、２進値である１１００１１１１０１１１１１とを有し、データ値２０２を４で予め除算した値に等しい。同じく、データ値３０４は、１３，２７２の１０進値と１１００１１１１０１１０００の２進値とを有し、データ値２０４を４で予め除算した値に等しい。データ値３０６は、１３，２８９の１０進値と１１００１１１１１０１００１の２進値とを有し、データ値２０６を４で予め除算した値に等しい。
【００４５】
一実施形態では、単にそれらのそれぞれのデータ値２００と２０２と２０４と２０６との少なくとも２つの最下位ビット（ビット１およびビット２）を落すことによって、２進値であるデータ値３００と３０２と３０４と３０６とを確定する。これらの切り捨てられたビットを、例示の目的のために領域３０８に示す。別の実施形態では、データ値２００と２０２と２０４と２０６とは、データ値３００と３０２と３０４と３０６とがもたらされるように２つの位置だけビットシフトしたシリアルレジスタに存在する。
【００４６】
データ値３００と３０２と３０４と３０６とを合計すると、平均データ値３１０が確定する。図３の例示的な実施例では、平均データ値３１０は、２進数である５３，１２６か、または１６ビット２進数である１１００１１１１１００００１１０に等しい。本発明によれば、オーバーフロー状態が発生することなく、４つのデータ値３００と３０２と３０４と３０６とを合計する。
【００４７】
複数の１６ビットシリアル累積レジスタを有するラインバッファ１０８を使用する実施形態では、オーバーフロー状態の可能性なしに、各画素に対する平均データ値を確定する。したがって、プロセッサとメモリと通信バスとにおいて（１７ビット２進数等の）追加の帯域幅は不要である。代わりとして、オーバーフロー状態を検出してそれに対応する特別なロジックが不要である。
【００４８】
複数の１６ビット累積レジスタを有するラインバッファ１０８を使用する場合には、累積レジスタのうちの１つに複数の第１のデータ値を各々格納する。１つの累積レジスタは１つの画素に対応する。本発明の実施形態により画像の第２のサンプリングから複数の第２のデータ値を確定すると、それぞれの画素の各々に対する第２のデータ値を予め除算し、それぞれの累積レジスタへと累積する。同様に、本発明により画像の第３のサンプリングから複数の第３のデータ値を確定すると、それぞれの画素の各々に対する第３のデータ値を予め除算してそれぞれの累積レジスタへと累積する。最後に、本発明により画像の第４のサンプリングから複数の第４のデータ値を確定し、それぞれの画素の各々に対する第４のデータ値を予め除算してそれぞれの累積レジスタへと累積する。このため、本発明によれば、４つのサンプルを収集した後に、複数の平均データ値を確定する。複数の平均データ値は、真のデータ値に非常に近似しているので、各データ値に対してランダムおよび／またはショットノイズが低減されている。
【００４９】
本発明の他の実施形態は、ラインバッファ１０８において他の適当な数の累積レジスタを使用する。たとえば、一実施形態は、ラインバッファ１０８に３２ビット累積レジスタを使用する。
【００５０】
一旦、サンプリングが完了すると、さらなる処理のために、バッファ１０８から接続１２０を介して画像取込装置１００の他のコンポーネントにデータを通信する。したがって、各画素の対応するデータ値に対し、ランダムおよび／またはショットノイズが低減するので、結果としての取込画像はオリジナル画像により近いものに対応する。
【００５１】
図４は、本発明による画像取込装置の別の実施形態を示すブロック図である。（図１の）画像取込装置１００に類似する画像取込装置４００は、ＣＣＤ４０２と、信号処理ユニット４０４と、制御ＡＳＩＣ４０６と、ラインバッファ４０８とを少なくとも含む。本発明による別の実施形態では、制御ＡＳＩＣ４０６の代りにいかなる適当に構成されたプロセッサ（図示せず）を使用してもよい。
【００５２】
メモリまたは適当なメモリの一部として、ラインバッファ４０８を実装する。各画素に対する現データ値をラインバッファ４０８から読出し、各画素に対して入力される対応する予め除算されたデータ値を現データ値に加算することにより、新たな現データ値を確定する。これらの新たな現データ値を再びラインバッファ４０８へと格納する。本発明によるサンプリングが完了するまで、このプロセスを繰返す。そして、さらなる処理のために、バッファ４０８から接続４２０を介して画像取込装置４００の他のコンポーネントにデータを通信する。
【００５３】
したがって、制御ＡＳＩＣ４０６は、少なくともメモリ４２２を含む。メモリ４２２は、少なくとも予め除算ロジック４２４を含む。制御ＡＳＩＣ４０６（または別の適当なプロセッサ）は、信号処理ユニット４０４から入力データ値を受取ると、予め除算ロジック４２４を実行して入力データ値を予め除算する。本発明によれば、上述したように、各画素に対する現データ値をラインバッファ４０８へと格納するために、４つのサンプルの各々に対して複数の予め除算されたデータ値を確定する。したがって、複数の１６ビットデータ値を利用して、ラインバッファ４０８すなわちメモリによりこの実施形態を実施する。（オーバーフロー状態が生じる場合には必要となる）ラインバッファ４０８の容量を、１６ビットより大きい２進数を格納するために割付ける必要がないため、メモリサイズが最小化される。
【００５４】
図５は、本発明による、ランダムおよび／またはショットノイズを補償するプロセスの実施形態を示すフローチャートである。フローチャート５００は、複数の受取られたデータ値をサンプルサイズによって予め除算してラインバッファ４０８に保存するように、（図４の）予め除算ロジック４２４を実施するソフトウェアの取り得る実施形態のアーキテクチャと機能と動作とを示す。これに関し、各ブロックは、指定された論理機能（複数可）を実施する１以上の実行可能命令を含む、モジュール、セグメントまたはコードの一部を表してもよい。ハードウェア状態機械を使用して、指定された論理機能を実行することもできる。代替実施形態では、画像取込装置４００の機能から逸脱することなく、ブロック内に示す機能が、図５に示す順序以外の順序により発生してもよく、または、追加の機能を含んでもよい。たとえば、後にさらに分類するように、図５に連続して示す２つのブロックを、実際には実質的に同時に実行してもよく、それらブロックを時に逆の順序で実行してもよく、または、関連する機能によってはすべての場合においてブロックのいくつかを実行しなくてもよい。かかる変更形態および変形形態は、本発明の範囲内に全て含まれることを意図している。
【００５５】
プロセスは、ブロック５０２から開始する。ブロック５０４では、本発明による画像取込装置４００は、データをクリアするかもしくはそのデータをゼロに設定し、または、別の方法でラインバッファ４０８の内容を空にする。一実施形態では、先のサンプリングプロセスからの平均データ値をラインバッファ４０８から画像取込装置４００に存在する他のコンポーネントに通信すると、ラインバッファ４０８をクリアする。一実施形態では、ラインバッファ４０８のレジスタをゼロに設定してもよい。別の実施形態では、第１のデータ値を予め除算してラインバッファへと格納することにより、ＡＳＩＣが第１のデータ値を処理する（つまり、第１のデータ値に対して、いかなる追加の動作も発生しない）。
【００５６】
ブロック５０６ではサンプル数を受取る。サンプル数またはサンプルサイズは、本発明に従い、画像を光に露出させてＣＣＤ４０２から光情報を読出す回数を規定する。また、上述したように、サンプル数は、予め除算プロセス中に切り捨て（truncate）られる最下位ビットの数か、またはデータ値に対応する２進数をシフトするビット位置の数を規定する。たとえば、上述した実施形態では、４回画像を露出して光情報を収集するものとして説明した。このため、サンプルサイズは４である。４のサンプルサイズは、４による予め除算に対応し、このことは（２進数の）「１００」、つまり（ビット１およびビット２の）２進数の２つの最下位ビットとを切り捨てることに対応する。代替的に、４のサンプルサイズは、２進数の情報を２つの位置だけシフトすることに等しい。
【００５７】
ブロック５０８では、ＣＣＤ４０２により画像部分をスキャンする。すなわち、画素４１６ａ〜４１６ｉによって現在検出された画像を光に露出する。ブロック５１０では、制御ＡＳＩＣ４０６によって、画素からの画像情報に対応するデータ値を画素基準で受取る。つまり、ＣＣＤ４０２に存在する画素４１６ａ〜４１６ｉの各々からの光情報を、信号処理ユニット４０４によってデータ値へと処理して、制御ＡＳＩＣ４０６に通信する。
【００５８】
ブロック５１２では、上述したように本発明に従って、各画素４１６ａ〜４１６ｉに対するデータ値と呼ばれる受取られた画像情報を、画素基準でサンプルサイズにより予め除算する。ブロック５１４において、各画素４１６ａ〜４１６ｉに対する結果としての予め除算データ値を、ラインバッファ４０８の内容に加算する。
【００５９】
ブロック５１６では、画素基準でデータ値を予め除算する上述したプロセスに従って、すべての画素４１６ａ〜４１６ｉに対するデータ値を予め除算したか否かを判断する。すべての画素に対するデータ値が予め除算された場合（ＹＥＳの場合）には、プロセスはブロック５１８に進む。そうでない場合（ＮＯの場合）には、プロセスはブロック５１０に戻り、それにより残りのデータ値を受取り、画素基準で予め除算してラインバッファ４０８に加算する。
【００６０】
ブロック５１８では、すべてのサンプルを処理したか否かを判断する。さらなるサンプルを処理すべき場合（ＮＯの場合）には、プロセスはブロック５０８に戻り、データ値の次のサンプルを取得するように画像をスキャンする。しかしながら、ブロック５１８においてさらなるサンプルを処理しない場合（ＹＥＳの場合）には、プロセスはブロック５２０に進む。このため、サンプルサイズに等しい回数画像をスキャンするまで、ブロック５０８〜５１８のスキャンプロセスを繰返す。
【００６１】
ブロック５２０では、ラインバッファ４０８に存在する平均データ値を、画像取込装置４００に存在する他のコンポーネントに通信する。そして、プロセスはブロック５２２に進み終了する。
【００６２】
部分単位で画像をスキャンする場合には、フローチャート５００に示すプロセスを、次の画像部分に対して繰返す。全画像を取込むまで、本発明により後続する画像部分を取込む。
【００６３】
図６は、相補型金属酸化膜半導体（以下、「ＣＭＯＳ」とよぶ）を使用する本発明による画像取込装置の代替実施形態を示すブロック図である。画像取込装置６００は、ＣＭＯＳ６０２と、信号処理ユニット６０４と、制御ＡＳＩＣ６０６と、ラインバッファ６０８とを少なくとも含む。
【００６４】
ＣＭＯＳ６０２は、複数の画素６１６ａ〜６１６ｉを含む。ＣＭＯＳ６０２は、ＣＭＯＳ６０２が画素６１６ａ〜６１６ｉによって検知される光に対応する光情報を接続６１２に通信するように構成された、便宜上図示しない他のコンポーネントを含む。（図１の）画像取込装置１００について上述したコンポーネントと類似するかまたは同じコンポーネントとして、本発明に従うＣＭＯＳ６０２を使用する画像取込装置６００を構成する。便宜上、（図１において１ｘｘおよび図６において６ｘｘのように）図１および図６の類似するかまたは同様のコンポーネントは類似する参照番号を有しているので、再度詳細には説明しない。
【００６５】
ＣＭＯＳ６０２を使用する画像取込装置６００は、ＣＣＤの画素を使用する本発明の上述した実施形態のいずれかに従ってランダムおよび／またはショットノイズに対し画素６１６ａ〜６１６ｉからの光情報を補償する。たとえば、サンプルサイズを４として規定する場合には、ＣＭＯＳ６０２を４回画像に露出する。
【００６６】
画像取込装置１００に対する上述したプロセスと同様に、画素６１６ａに対する４つのデータ値を、４スキャン中に確定し制御ＡＳＩＣ６０６に通信する。制御ＡＳＩＣ６０６は、画素６１６ａに対応するこれらの４つのデータ値を受取り、本発明により、４つのデータ値を４で予め除算する。そして、これらの予め除算された４つのデータ値を、制御ＡＳＩＣ６０６からラインバッファ６０８にそれぞれ通信する。ラインバッファ６０８は、予め除算された各データ値を受取ると、画素６１６ａに対応する４つの予め除算されたデータ値を累算して、平均データ値（第１、第２、第３および第４の予め除算されたデータ値の合計）を生成する。つまり、画素６１６ａからの光情報に対応する４つの予め除算されたデータ値が、ラインバッファ６０８へと累積される。
【００６７】
本発明に従って、画素６１６ａに対して上述したように予め除算することによって、残りの画素６１６ｂ〜６１６ｉのすべてに対する光情報を処理する。すなわち、ＣＭＯＳ６０２における画素から光情報を受取り、複数のデータ値へと変換し、各データ値を４で予め除算し、そして、ラインバッファ６０８に通信する。したがって、画素６１６ａ〜６１６ｉのすべてに対する予め除算された第１、第２、第３および第４のデータ値が、ラインバッファ６０８へと一意に累積される。
【００６８】
本明細書では、本発明の上述した実施形態を、４のサンプルサイズを有するものとして説明した。他の実施形態では、本発明に従う任意の適当なサンプルサイズを指定することができる。
【００６９】
スキャンするための単一のＣＭＯＳ６０２へと画素６１６ａ〜６１６ｉを構成する。代替的に、別の実施形態では、カラーおよび／または白黒スキャンを行うための複数のＣＭＯＳアレイ内へと画素６１６ａ〜６１６ｉを構成する。さらに別の実施形態では、画像を取込むデジタルカメラ等において使用するためのマトリクスＣＭＯＳへと画素６１６ａ〜６１６ｉを構成する。
【００７０】
図７は、本発明による画像取込装置の別の実施形態を示すブロック図である。画像取込装置７００は、ＣＭＯＳ７０２と、信号処理ユニット６０４と、制御ＡＳＩＣ７０６と、ラインバッファ７０８とを少なくとも含む。ＣＭＯＳ７０２は、複数の画素６１６ａ〜６１６ｉを少なくとも含む。本発明に従って、（図６の）画像取込装置６００に対して上述したコンポーネントと類似するかまたは同じであるコンポーネントをもつ、ＣＭＯＳ７０２を使用する画像取込装置７００を構成する。便宜上、図６および図７の類似するまたは同様のコンポーネントは同じ参照番号を有しており、再度詳細には説明しない。
【００７１】
本発明の一実施形態によれば、ＣＭＯＳ７０２を使用する画像取込装置７００は、ＣＣＤの画素を使用する上述した実施形態のいずれかに従って、ランダムおよび／またはショットノイズに対し、画素６０２ａ〜６０２ｉからの光情報を補償する。たとえば、サンプルサイズを４と規定する場合には、ＣＭＯＳ７０２を４回画像に露光する。
【００７２】
画像取込装置４００に対する上述したプロセスと同様に、メモリかまたは適当なメモリの一部としてラインバッファ７０８を実装する。制御ＡＳＩＣ７０６によりラインバッファ７０８から現データ値を読出し、現データ値に入力する予め除算されたデータ値を加算することにより新たな現データ値を確定する。この新たな現データ値を、ラインバッファ７０８へと再び格納する。すべてのサンプリングが完了するまでこのプロセスを繰返す。一旦、サンプリングが完了すると、さらなる処理のためにラインバッファ７０８から接続６２０を介して画像取込装置７００の他のコンポーネントにデータを通信する。
【００７３】
したがって、制御ＡＳＩＣ７０６は少なくともメモリ７２２を含む。メモリ７２２は、少なくとも予め除算ロジック７２４を含む。制御ＡＳＩＣ７０６（または別の適当なプロセッサ）は、信号処理ユニット６０４から入力データ値を受取ると、予め除算ロジック７２４を実行することにより、入力データ値を予め除算する。本発明によれば、上述したように、ラインバッファ７０８へと現データ値を格納するように、４つのサンプルの各々に対して複数の予め除算されたデータ値を確定する。したがって、複数の１６ビットデータ値を利用して、ラインバッファ７０８すなわちメモリにこの実施形態を実施する。（オーバーフロー状態がもたらされる場合に必要とされるような）１６ビットより多くの２進数を格納するために容量を割付ける必要がないため、メモリサイズが最小化される。さらに、（図５の）フローチャート５００は、受取られたデータ値をサンプルサイズで除算してラインバッファ７０８へと保存するように、予め除算ロジック７２４を実施するソフトウェアの実施形態のアーキテクチャと機能と動作とを示す。
【００７４】
図８は、感色性画素を有する画素の複数の行を使用する本発明による画像取込装置の別の実施形態を示すブロック図である。感色性画素８０８は、たとえば、緑色光と赤色光と青色光とに対して高感度でありうる。一実施形態では、行における複数の画素は、すべて同じ色に対して高感度である。別の実施形態では、画素８０２、８０４、および／または８０６の行を、異なる色の光に対して高感度である複数の感色性画素８０８から構成してもよい。
【００７５】
便宜上、図８には、画素８０２と８０４と８０６との３つの行を示す。別の実施形態は２つの画素行を使用する。他の実施形態は、３つより多くの画素行を使用することにより、画素のマトリクスを形成する。さらに、画素８０２、８０４および８０６の行を、ＣＣＤデバイスに製作してもＣＭＯＳデバイスに製作してもよい。
【００７６】
画素８０２と８０４と８０６との複数の行を使用する画像取込装置８００を本発明に従ってＣＣＤとして実施する場合には、画像取込装置８００は、（図１の）画像取込装置１００および／または（図４の）画像取込装置４００に対して上述したコンポーネントと類似するかまたは同じであるコンポーネントを使用する。このため、一実施形態では、画素８０２と８０４と８０６との行の各々はＣＣＤである。便宜上、図１および図８の類似するかまたは同様のコンポーネントは同じ参照番号を有しており、再度詳細には説明しない。さらに、ＣＭＯＳデバイスとして実装する場合には、これらのコンポーネントは、（図６の）画像取込装置６００および／または（図７の）画像取込装置７００に対して上述したように動作してもよい。別の実施形態では、画素８０２と８０４と８０６との行の各々はＣＭＯＳデバイスである。
【００７７】
上述したラインバッファ１０８、４０８、６０８、および／または７０８を、データ値に対応するデジタル情報を格納するように構成する。ラインバッファ１０８、４０８、６０８、および／または７０８は、任意の状態機械、制御ＡＳＩＣ、コンピュータおよび／またはプロセッサ関連システムまたは方法によるかまたはそれらに関連して使用されるいかなる適当なコンピュータ読取可能媒体でありうる。この文書の文脈では、ラインバッファ１０８、４０８、６０８、および／または７０８は、データを内蔵または格納する、電子、磁気、光または別の物理デバイスまたは手段であるコンピュータに読取可能な媒体である。さらに、ラインバッファ１０８、４０８、６０８、および／または７０８を、コンピュータベースシステム、プロセッサ内蔵システムもしくは命令実行システム、機器または装置からの命令をフェッチし確定されたデータ値に関連する命令を実行することができる他のシステム等、命令実行システム、機器または装置によるかまたはそれに関連して使用されるいかなる適当なコンピュータ読取可能媒体により具体化することができる。この明細書の文脈では、「コンピュータに読取可能な媒体」は、命令実行システム、機器、および／または装置、または、それに関連して使用される、関連するデータを格納して通信して伝播もしくは搬送することができる任意の手段でありうる。コンピュータに読取可能な媒体は、たとえば、現在よく知られているかまたは後に開発される、電子、磁気、光、電磁気、赤外線もしくは半導体のシステム、機器、装置、または伝播媒体でありうる。
【００７８】
さらに、例示の便宜上および本発明の説明する便宜上、ラインバッファ１０８、４０８、６０８、および／または７０８を、各々独立型の専用メモリ素子として説明した。ラインバッファ１０８、４０８、６０８、および／または７０８は、それぞれ画像取込装置１００、４００、６００、および／または７００内のいかなる別の都合のよい場所に、または画像取込装置１００、４００、６００、および／または７００によってアクセス可能な他のシステムのコンポーネントとして存在してもよい。たとえば、画像取込装置１００、４００、６００、および／または７００に、多目的メモリ素子が存在してもよい。多目的メモリ素子の適当にサイズが決められ構成された部分を、本発明によって確定されるように予め除算データ値と平均データ値とを格納するために割付けてもよい。代替的に、それぞれ制御ＡＳＩＣ１０６、４０６、６０６、および７０６内に、ラインバッファ１０８、４０８、６０８、および／または７０８が、別個のメモリユニットとしてまたは多目的メモリユニットの一部として存在してもよい。
【００７９】
上述した実施形態が、本発明によりサンプルサイズによってデータ値を予め除算するように構成された（図４および図７の）予め除算ロジック４２４および／または７２４を実行する場合には、かかる予め除算ロジック４２４および／または７２４は、それぞれメモリ４２２および／またはメモリ７２２に存在する。ラインバッファ１０８、４０８、６０８、および／または７０８に対して使用するコンピュータに読取可能な媒体に対して上述した実施形態のうちの任意の１つとして、メモリ４２２および／または７２２を実施してもよい。
【００８０】
便宜上、制御ＡＳＩＣ４０６において内部コンポーネントとして存在するようにメモリ４２２を説明した。同様に、制御ＡＳＩＣ７０６において内部コンポーネントとして存在するようにメモリ７２２を説明した。メモリ４２２および／または７２２は、それぞれ画像取込装置４００および／または７００内のいかなる別の都合のよい場所に、独立型の専用メモリ素子として、または画像取込装置４００および／または７００によってアクセス可能な他のシステムのコンポーネントとして存在してもよい。たとえば、限定されないが、画像取込装置４００および／または７００に多目的メモリ素子が存在してもよい。一実施形態では、予め除算ロジック４２４および／または７２４を格納するために、適切なサイズで構成された多目的メモリ素子の部分を割付ける。
【００８１】
別の実施形態では、（図１の）信号処理ユニット１０４は、２進数に変換されていない光情報を制御ＡＳＩＣ１０６に提供する。制御ＡＳＩＣ１０６は、提供された光情報に対して２進数を確定する。一旦、制御ＡＳＩＣ１０６によってすべての画素に対する２進情報（データ値）が確定されると、本明細書で説明したように本発明に従って光情報を処理する。さらに、かかる実施形態は、光情報がＣＭＯＳに存在する画素から提供される場合にも同様に適用することができる。
【００８２】
本発明を、いかなる任意の進法により実施してもよい。装置が３進法を使用した場合には、（３、９、２７…等の）３の累乗に等価の数でサンプルを予め除算することができ、サンプルの適当な数を合計して本発明を適当に実施することができる。さらに、（シフト演算と同様に）除算演算が低オーバーヘッドである場合には、サンプルの数と予め除算除数とは、数体系ベースの累乗に限定されずいかなる任意の値であってもよい。
【図面の簡単な説明】
【００８３】
【図１】本発明による電荷結合素子（ＣＣＤ）を有する画像取込装置の実施形態を示すブロック図である。
【図２】図１の画像取込装置における画素からの光情報に対応する４つの例示的なデータ値を示すブロック図である。
【図３】本発明によって予め除算された図２の４つのサンプルデータ値と、４つの予め除算されたサンプルがバッファに累積された後の結果としての平均データ値とを示すブロック図である。
【図４】本発明による画像取込装置の別の実施形態を示すブロック図である。
【図５】ランダムおよび／またはショットノイズを補償する本発明によるプロセスの実施形態を示すフローチャートである。
【図６】相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを使用する画像取込装置の別の実施形態を示すブロック図である。
【図７】本発明による画像取込装置の別の実施形態を示すブロック図である。
【図８】感色性画素を有する画素の複数の行を使用する本発明による画像取込装置の別の実施形態を示すブロック図である。
【図１】
2004289846.tif 000003
【図２】
2004289846.tif 000004
【図３】
2004289846.tif 000005
【図４】
2004289846.tif 000006
【図５】
2004289846.tif 000007
【図６】
2004289846.tif 000008
【図７】
2004289846.tif 000009
【図８】
2004289846.tif 000010