(57)【要約】【課題】必要最小限の回路を動作可能とし不要な回路への電源供給をカットする省エネモードで動作すること。【解決手段】入力電圧を駆動用出力と制御用出力とに変換するスイッチング方式による電源を備えかつ省エネ信号による出力制御手段を備えた電子機器であって、電源のスイッチング動作に駆動用出力の電圧帰還をかけることにより駆動用定電圧制御を行うようにし、省エネモードに入った場合には前記駆動用定電圧制御は省エネ信号に基き駆動用出力の電圧を低下させる制御を行うようにした。【選択図】　　　図１
2004112949.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を駆動用出力と制御用出力とに変換するスイッチング方式による電源を備えかつ省エネ信号による出力制御手段を備えた電子機器であって、
前記電源のスイッチング動作に前記駆動用出力の電圧帰還をかけることにより駆動用定電圧制御を行う手段を具え、省エネモードに入った場合には前記駆動用定電圧制御を行う手段は省エネ信号に基き駆動用出力の電圧を低下させる制御を行うことを特徴とする電子機器。
【請求項２】
前記駆動用定電圧制御を行う手段は駆動用出力の変換側における電圧帰還回路が第１抵抗とフォトカプラとの直列体および第２抵抗とスイッチとの直列体から構成されてこの直列体と前記第１抵抗とが並列に接続されており、省エネモード時には省エネ信号の制御に基き、前記スイッチのオンオフ制御により抵抗値の調節を行って駆動用出力の電圧を低下させる制御を行うことを特徴とする請求項１に記載の電子機器。
【請求項３】
前記オンオフ制御が可能なスイッチはトランジスタもしくはＦＥＴスイッチング素子であることを特徴とする請求項２に記載の電子機器。
【請求項４】
前記制御用出力の電圧帰還をかけることにより制御用定電圧制御を行う手段を具え、省エネモードに入った場合には前記制御用定電圧制御を行う手段は省エネ信号に基き、制御用出力の電圧を低下させる制御を行うことを特徴とする請求項１、２、３のいずれか一つに記載の電子機器。
【請求項５】
前記制御用定電圧制御を行う手段は制御用出力の変換側における電圧帰還回路が第３抵抗および第４抵抗とスイッチとから構成される直列体であって前記第３抵抗とは並列に接続されており、省エネモード時には省エネ信号の制御に基き、前記スイッチのオンオフ制御により抵抗値の調節を行って制御用出力の電圧を低下させる制御を行うことを特徴とする請求項４に記載の電子機器。
【請求項６】
電子機器は画像形成装置であることを特徴とする請求項１、２、３、４、５のいずれかに記載の電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源回路に係り、より詳細には省エネモードで動作する電子機器に適した電源回路として、効率の改善、消費電力の低減、回路の簡素化を図ったスイッチング方式を用いた電源回路を有する電子機器に関する。
【０００２】
【従来の技術】
プリンタや複写機などの画像形成装置では、待機時に電力供給が不要となる周辺機器やモータ制御部への電力供給を本体制御部からの指示に基づきＦＥＴスイッチング素子を用いて電力供給を切り離すことが行われている。
図３は、待機時の電力供給を切り離す手段としてＦＥＴスイッチング素子を用いた従来の電源回路の一例である。この図３に示すスイッチング電源においては駆動用出力の端にスイッチング素子であるＦＥＴ８が接続され、画像形成装置本体（以下、装置本体）からの省エネ信号を受けてＯＮ／ＯＦＦ制御回路５を介してスイッチングＦＥＴ８をＯＮ／ＯＦＦして装置本体への駆動用出力を制限するように構成されている。
このような構成にすることにより、省エネ（必要最小限の回路を動作可能とし不要な回路への電源供給をカットして待機すること）時にはこの駆動用出力の装置本体への電力供給が切り離されることで待機時の消費電力が削減される。
この図３に示す構成では、電源は装置本体に必要な制御用出力のみに必要最小限の電流を供給して装置本体の待機時に最低限必要な機能を動作させる。また、装置本体が稼動状態に入った場合には省エネ信号が解除され再びＦＥＴ８がＯＮされて駆動用出力に電源を復帰させる。なお、図３にて１は整流回路、２はトランス、６はトランス駆動用ＦＥＴ、７は制御回路、３０は帰還制御部、４０はＤＣ−ＤＣコンバータ部、３２と３６はフォトカプラとフォトトランジスタとの対である。
しかしながらこのような構成では定常動作時（省エネ時でない時）においてはスイッチング素子のＦＥＴ８が常にＯＮ状態にあり、この部分での電力損失が大きいという問題がある。
またＦＥＴ８がＯＦＦとなった状態では駆動系が無負荷となるためこの電圧が上昇してしまい、これを抑えるためにダミー抵抗Ｒが必要となり、ここでの電力損失が大きくなって効率を悪化させるという問題がある。
【特許文献１】特開２００１−２９２５７３公報
【特許文献２】特開２００１−２５８２５１公報
【０００３】
【発明が解決しようとする課題】
この不具合を解消するものとして特開２００１−２９２５７３公報において、省エネモードでは、スイッチング電源の駆動用出力側の同期整流回路のＦＥＴを省エネ信号によりＯＦＦし、出力の停止を行う技術が開示されている。この技術を図４に示す。本従来例は、制御用出力をＰＷＭ動作するトランス駆動ＦＥＴ６の制御回路７にフィードバックし、制御用出力の安定化、駆動用出力の準安定化を図るスイッチング方式の電源であって、駆動用出力側の同期整流回路５０をトランス駆動ＦＥＴ６と同期させて整流回路５０のＦＥＴをＯＮ／ＯＦＦさせ、電源回路の変換効率を改善する。そして駆動用出力側の同期整流回路５０のＦＥＴを省エネ信号によりＯＦＦし、出力の停止を行うものである。
この方式を用いることにより、図３に示す電源回路の出力段のスイッチングＦＥＴ８により出力停止を行う方式より電力損失が小さくなる。また同期整流回路５０により従来の整流回路で必要としていたダミー抵抗Ｒが不要となり省エネ時の消費電力を低減できる。
しかしながら本方式では省エネ時に整流回路のＦＥＴをＯＦＦすることにより、整流回路内にあるコンデンサの蓄電量が低減されてしまい、その結果、省エネからの復帰時に時間がかかるという問題がある。
また特開２００１−２５８２５１公報においては、待機状態または省エネ状態時に降圧コンバータ制御回路に制御信号を入力して整流回路のＦＥＴをＯＦＦすることにより、省エネ時の消費電力を低減する従来例が開示されている。
しかしながら本方式も上述の特開２００１−２９２５７３と類似のものであって同様の不具合が指摘される。さらに降圧コンバータは一般にＩＣ化されており、ＩＣの入出力を省エネ制御信号に用いることは実際上、不可能である。
本発明は上述の従来技術の問題点に鑑みてなされたものであって、必要最小限の回路を動作可能とし不要な回路への電源供給をカットする省エネモードで動作する電子機器に適した電源回路として、従来技術の問題点を改善し、無駄な電力消費のない電子機器を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上述の目的を達成する本発明の電子機器は、入力電圧を駆動用出力と制御用出力とに変換するスイッチング方式による電源を備えかつ省エネ信号による出力制御手段を備えた電子機器であって、前記電源のスイッチング動作に前記駆動用出力の電圧帰還をかけることにより駆動用定電圧制御を行う手段を具え、省エネモードに入った場合には前記駆動用定電圧制御を行う手段は省エネ信号に基き駆動用出力の電圧を低下させる制御を行うことを特徴とする。
この発明によれば、駆動用出力側にて僅かの電流を分岐させるだけで省エネ時の電力の低減化が図れる。さらに省エネ時において出力を停止しないため省エネ解除後の復帰時間も従来より大幅に短縮することができる。また制御用出力は低下した駆動用電圧から変換されるため、電源の効率が大きく改善される。
次の電子機器の発明は、上記発明において、前記駆動用定電圧制御を行う手段は駆動用出力の変換側における電圧帰還回路が第１抵抗とフォトカプラとの直列体および第２抵抗とスイッチとの直列体から構成されてこの直列体と前記第１抵抗とが並列に接続されており、省エネモード時には省エネ信号の制御に基き、前記スイッチのオンオフ制御により抵抗値の調節を行って駆動用出力の電圧を低下させる制御を行うことを特徴とする。
この発明によれば、省エネ時の電力の低減化及び省エネ解除後の復帰時間の短縮が容易かつ有効に実施し得る。
次の電子機器の発明は、上記発明において、前記オンオフ制御が可能なスイッチはトランジスタもしくはＦＥＴスイッチング素子であることを特徴とする。
この発明によれば、省エネ時の電力の低減化及び省エネ解除後の復帰時間の短縮が容易かつ有効に実施し得る。
次の電子機器の発明は、上記発明において、前記制御用出力の電圧帰還をかけることにより制御用定電圧制御を行う手段を具え、省エネモードに入った場合には前記制御用定電圧制御を行う手段は省エネ信号に基き、制御用出力の電圧を低下させる制御を行うことを特徴とする。
この発明によれば、省エネ時の電力の低減化が図ることができ、さらに省エネ効果の向上に寄与しうる。
次の電子機器の発明は、上記発明において、前記制御用定電圧制御を行う手段は制御用出力の変換側における電圧帰還回路が第３抵抗および第４抵抗とスイッチとから構成される直列体であって前記第３抵抗とは並列に接続されており、省エネモード時には省エネ信号の制御に基き、前記スイッチのオンオフ制御により抵抗値の調節を行って制御用出力の電圧を低下させる制御を行うことを特徴とする。
この発明によれば、省エネ時の電力の低減化が容易かつ有効に実施し得る。
次の電子機器の発明は、上記発明において、電子機器は画像形成装置であることを特徴とする。
この発明によれば、省エネ効果の高い画像形成装置を提供することができる。
【０００５】
【発明の実施の形態】
以下に本発明の実施の形態を図１、図２を参照して説明する。
図１に本発明による電子回路での電源回路の第一の実施の形態を示す。図１において、この電源回路は、ＡＣ入力を整流する整流回路１と、整流後ＰＷＭ変調された１次側電圧を駆動用として２次側電圧に変換するトランス２と、２次側出力を整流し、定電圧制御を行う電圧帰還制御部３０と、２次側の駆動用出力から制御用出力を生成するＤＣ−ＤＣコンバータ部４０と、スイッチングによりＰＷＭ動作するトランス駆動用ＦＥＴ６と、トランス駆動用ＦＥＴ６を制御してＰＷＭ動作させる制御回路７と、省エネ信号を受けて電圧帰還制御部３０に対して制御信号を送ることにより２次側の駆動用電圧の定電圧制御を低い電圧に制御する省エネ制御回路５を備えている。
このうち、電圧帰還制御部３０は２次側として抵抗３１とフォトカプラ（ＰＣ）３２とトランジスタ３３とツェナダイオードとからなる直列体と、抵抗３１に並列接続された抵抗３４とスイッチ素子３５との直列体があり、１次側の制御回路７にはフォトトランジスタ（ＰＴ）３６が接続される構成になっている。省エネ制御回路５によって制御されるスイッチ素子３５は本図ではＦＥＴで構成されているがトランジスタでもよい。さらに、本図にはトランジスタ３３のベースに接続されるコンデンサと抵抗、エミッタに接続されるツェナダイオード、及び平滑コンデンサが存在する。
ＤＣ−ＤＣコンバータ部４０は降圧コンバータＩＣ４１と帰還抵抗部４２で構成されており、降圧コンバータＩＣ４１は駆動用出力が入力されてこれを変換して制御用出力を出力する構成になっている。なお、本図では省略するが、帰還抵抗以外にコイルやコンデンサなども必要となる。
画像形成装置の電源において駆動用出力の電圧はモータ、ソレノイド等（図示省略）を駆動するために必要とされ、一般に２４Ｖが供給されることが多く、この定電圧の精度としては５〜１０％のケースが多い。一方、制御用出力の電圧は、ＣＰＵ、集積回路等の回路で使用されるため、５Ｖ程度の比較的低い電圧が用いられ、これらの素子に見合った定電圧精度が要求されるケースが多い。具体的には３〜５％の電圧精度が要求される。
【０００６】
この実施の形態では、画像形成装置の印字動作時において駆動用出力の２４Ｖの出力電圧を得るため、スイッチングによりＰＷＭ動作するトランス駆動用ＦＥＴ６を制御し動作させる制御回路７が存在する。この制御回路７にＰＣ３２とＰＴ３６との対を介してフィードバックしＰＷＭ制御を行って駆動用出力２４Ｖの安定化を図りつつ駆動用出力を画像形成装置の駆動系負荷に供給している。この際、省エネ信号はＯＦＦであり電圧帰還制御部３０におけるスイッチ素子３５はＯＦＦされている。したがって電圧帰還制御部３０の通電経路は抵抗３１とＰＣ３２とトランジスタ３３になっている。この経路で一定の電流が流れてＰＣ３２−ＰＴ３６を介して制御回路７にフィードバックされるようになっている。
また制御用出力５ＶはＤＣ−ＤＣコンバータ部４０の降圧コンバータＩＣ４１が駆動用電圧２４Ｖの入力を受けて帰還抵抗部４２の抵抗比によって５Ｖが安定して出力されるようになっている。
【０００７】
次に画像形成装置が省エネモードに入った場合、装置本体からの省エネ信号の制御に基き、ＯＮ／ＯＦＦ制御回路５がＯＮされて電圧帰還制御部３０のスイッチ素子３５がＯＮとなる。すると通電経路は抵抗３１と３４の両方になり、抵抗３１と３４とが同等の抵抗値の場合抵抗値が約半分になり、流れる電流量は動作時の約２倍になる。この電流がＰＣ３２−ＰＴ３６を介して制御回路７にフィードバックされてＰＷＭ制御が行われるが電流量が増大したことにより、ＯＮ／ＯＦＦデューティ比が変更され、その結果、出力される駆動用電圧の精度は動作時の約半分、すなわち約１２Ｖで制御されることになる。
省エネモード時においては駆動用出力の負荷となるモータやソレノイド等は動作していない状態であるため、電圧が１２Ｖとなっても支障はない。またこの時ＤＣ−ＤＣコンバータ部４０に入力される電圧も約１２Ｖとなるが降圧コンバータＩＣ４１は入力電圧が変動しても規格内であれば定電圧精度が保証されているため、制御用出力５Ｖへの影響はない。
省エネモードからの復帰は所定のキー操作や外部パソコン等からのプリント信号により、画像形成装置本体が省エネモードから定常状態になるとともにＯＮ／ＯＦＦ制御回路５に省エネ解除信号が入り、電圧帰還制御部３０のスイッチ素子３５がＯＦＦされて通電経路となる抵抗は抵抗３１のみとなる。これによりＰＣ３２−ＰＴ３６を介して制御回路７にフィードバックされＰＷＭ制御が行われて駆動用出力２４Ｖが供給されて画像形成動作が可能となる。
このように省エネ時において駆動系の出力電圧が画像形成動作時の約半分（約１２Ｖ）に制御することによって省エネ時の消費電力が低減され、効率が大幅に向上される。また制御用出力の５Ｖも省エネ時は１２Ｖから生成されることにより、効率が大幅に改善される。
さらに省エネ時に駆動用出力の停止を行うものではないため、省エネモードからの復帰時間が従来技術と比較して格段に早いものとなる。
なお、本実施の形態では省エネ時に駆動用電圧を１２Ｖに制御しているが、これは一例として説明したものであり、抵抗３４の抵抗値を変更することで降圧コンバータの入力電圧規格を満足する範囲で所望の電圧の設定が可能となる。
【０００８】
図２に本発明による電子回路での電源回路の第二の実施の形態を示す。
この実施の形態の電源回路は上記第一の実施の形態からさらに電源回路の効率を改善するために構成が変更、付加されている。第一の実施の形態において二次側に設けた駆動用出力の電圧帰還制御部３０における抵抗３１、３４を並列に配置したが、本実施の形態においては制御用出力の電圧の帰還抵抗部４２も並列に配置したものであり、駆動用出力だけでなく制御用出力も省エネ時の効率を上げようとするものである。
ただし制御用出力の電圧は前述した通り、ＣＰＵ、集積回路等の回路で使用されるためこれらの素子は省エネ時においても画像形成装置本体を制御するために電圧供給が必要となることが多い。したがって省エネ時にもこれらの素子に見合った定電圧精度が要求される。一般に５Ｖ系の素子において５Ｖ±１０％の精度となる。
そこで本実施の形態では省エネ時に制御用５Ｖ出力を５Ｖ−５％（４．７５Ｖ）に制御し、省エネ時における消費電力を低減させることを目的としている。
【０００９】
本実施の形態の構成としては制御用出力５Ｖの出力回路部をＤＣ−ＤＣコンバータ部４０とし、ＤＣ−ＤＣコンバータ部４０は降圧コンバータＩＣ４１と帰還抵抗部４２から構成されるが、この帰還抵抗部４２はさらに抵抗４３と抵抗４３に対し並列に接続された抵抗４４とスイッチ素子４５から構成されている。抵抗４４の抵抗値は抵抗４３と並列接続で通電された場合にＤＣ−ＤＣコンバータ部４０の出力電圧が４．７５Ｖに安定するようになっている。その他の構成は図１に示した第一の実施例と同一である。
画像形成装置が省エネモードに入ると装置本体からの省エネ信号の制御に基き、ＯＮ／ＯＦＦ制御回路５がＯＮされて電圧帰還制御部３０及びＤＣ−ＤＣコンバータ部４０にあるスイッチ素子、各３５と４５がＯＮされる。するとＤＣ−ＤＣコンバータ部４０の帰還抵抗部４２の通電経路はスイッチ素子４５のＯＮにより並列に配置された抵抗４３と４４の両方となるため、抵抗４３単独の時よりも若干抵抗値が小さくなる。その結果、ＤＣ−ＤＣコンバータ部４０の出力は４．７５Ｖに安定したものとなる。このとき、駆動用出力の電圧は実施例１と同様に約１２Ｖに制御されている。
省エネモードが解除されるとＯＮ／ＯＦＦ制御回路５に省エネ解除信号が入り、ＤＣ−ＤＣコンバータ部４０のスイッチ素子４５がＯＦＦされて通電経路となる抵抗は抵抗４３のみとなる。その結果、ＤＣ−ＤＣコンバータ部４０の出力電圧は５Ｖに制御され、駆動用出力も２４Ｖとなる。
このように制御用出力が省エネ時において負荷となる素子に見合った許容電圧まで低下させることにより省エネ時の消費電力を低減させることができる。また省エネ時に制御用出力の停止を行うものではないため省エネモードからの復帰時間が従来技術と比較して格段に早いものとなる。
本実施の形態では、制御用出力を提供する回路として降圧コンバータＩＣを用いて説明したが、ディスクリートで構成された回路を用いた場合でも同様の手法により本発明の実現が可能となる。また最近では降圧コンバータを含むＤＣ−ＤＣコンバータはＩＣ化された素子を用いることが一般化されているが、そのような場合でも外付けの抵抗とスイッチング素子を設けることにより、本発明を容易に実現することが可能となる。
【００１０】
【発明の効果】
以上説明したように本発明によれば、制御用出力と駆動用出力の複数の出力を持つスイッチング方式の電源回路を備えた電子機器において駆動用出力の電圧帰還をかけて定電圧制御を行い、省エネモード時には省エネ信号の制御に基き、出力電圧を低下させるようにしたことにより、駆動用出力側にて僅かの電流を分岐させるだけで省エネ時の電力の低減化が図れる。さらに省エネ時において出力を停止しないため省エネ解除後の復帰時間も従来より大幅に短縮することができる。また制御用出力は低下した駆動用電圧から変換されるため、電源の効率が大きく改善される。
次の発明によれば、定電圧制御手段となる電圧帰還回路における抵抗を並列に接続し、その一端にスイッチ素子を接続して省エネ信号の制御に基き、スイッチ素子をＯＮ／ＯＦＦ制御することで抵抗値の調整を行って所望の電圧まで低下させるようにしたことにより、省エネ時の電力の低減化及び省エネ解除後の復帰時間の短縮が容易かつ有効に実施し得る。
次の発明によれば、ＯＮ／ＯＦＦ制御可能なスイッチング素子をトランジスタもしくはＦＥＴスイッチング素子にしたことにより、省エネ時の電力の低減化及び省エネ解除後の復帰時間の短縮が容易かつ有効に実施し得る。
次の発明によれば、制御用出力の電圧帰還をかけて定電圧制御を行い、省エネモード時には省エネ信号の制御に基き、出力電圧を許容値まで低下させるようにしたことにより、省エネ時の電力の低減化が図ることができ、省エネ時の電力の低減化が図ることができ、さらに省エネ効果の向上に寄与しうる。また省エネ時において出力を停止しないため省エネ解除後の復帰時間も従来より大幅に短縮することができる。さらに制御用出力回路がＩＣ化されたコンバータで構成された場合においても容易に実施し得る。
次の発明によれば、定電圧制御手段となる電圧帰還回路における抵抗を並列に接続し、その一端にスイッチ素子を接続して省エネ信号の制御に基き、スイッチ素子をＯＮ／ＯＦＦ制御することで抵抗値の調整を行って所望の電圧まで低下させるようにしたことにより、省エネ時の電力の低減化が容易かつ有効に実施し得る。
次の発明によれば、電源回路を省エネモードで動作する画像形成装置に用いることにより、省エネ効果の高い画像形成装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の回路図である。
【図２】本発明の他の実施形態の回路図である。
【図３】一従来例の回路図である。
【図４】他の従来例の回路図である。
【符号の説明】
５　ＯＮ／ＯＦＦ制御回路、６　トランス駆動用ＦＥＴ、７　制御回路、３０電圧帰還制御部、３１、３４、４３、４４　抵抗、３５、４５　スイッチ素子、４０　ＤＣ−ＤＣコンバータ部。
【図１】
2004112949.tif 000003
【図２】
2004112949.tif 000004
【図３】
2004112949.tif 000005
【図４】
2004112949.tif 000006