(57)【要約】【課題】周辺の電磁波の影響を受けにくい構造を備えた半導体リレーを簡易な構成にて提供すること。【解決手段】本発明の半導体リレー１は、入力側に接続する発光素子４と、発光素子４からの光信号を受けて光起電力を発生する受光素子５と、受光素子５の光起電力に呼応してインピーダンスが変化する出力用半導体素子６，６と、をパッケージ２に内蔵し、入力側に入力する入力信号に応じて出力側を導通・開放させるものにおいて、パッケージ２は、発光素子４、受光素子５、及び出力用半導体素子６，６を内蔵する領域を覆う導電性薄膜２Ａをパッケージ２の外面に設けると共に、導電性薄膜２Ａと電気的に接続するアース用端子３１を設け、プリント基板７に設けたアース用ランド７１ａを介して導電性薄膜２Ａをアースに接続したことを特徴としている。【選択図】          図３
2004200551.tif 000002
【特許請求の範囲】
【請求項１】
入力側に接続する発光素子と、発光素子からの光信号を受けて光起電力を発生する受光素子と、受光素子の光起電力に呼応してインピーダンスが変化する出力用半導体素子と、をパッケージに内蔵し、入力側に入力する入力信号に応じて出力側を導通・開放させる半導体リレーにおいて、
前記パッケージは、前記発光素子、前記受光素子、及び前記出力用半導体素子を内蔵する領域を覆う導電性薄膜を設け、導電性薄膜をアースに接続したことを特徴とする半導体リレー。
【請求項２】
前記導電性薄膜は、前記パッケージの外面に設けたものである請求項１記載の半導体リレー。
【請求項３】
前記発光素子、前記受光素子、及び前記出力用半導体素子を内蔵する領域、及び前記発光素子と前記受光素子との間は、透光性材料にて充填し、導電性薄膜は、この透光性材料の外面に設けたものである請求項１記載の半導体リレー。
【請求項４】
プリント基板にアース用ランドを設け、前記導電性薄膜は、半導体リレーをプリント基板に実装したときにアース用ランドを介してアースに接続するものである請求項１乃至３のいずれかに記載の半導体リレー。
【請求項５】
前記パッケージから突出するアース用端子を設け、アース用端子と前記導電性薄膜との間を電気的に接続したものである請求項１乃至４のいずれかに記載の半導体リレー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体リレーに関するものである。
【０００２】
【従来の技術】
従来、この種の半導体リレーとして、例えば図５に示すようなものがある（例えば、特許文献１参照。）。この半導体リレーは、入力側に入力する入力信号に応じて、出力側が導通・開放するものであって、内部プリント板１０１と、端子１０２ａを介して内部プリント板１０１に電気的に接続される出力半導体スイッチング素子１０２及び複数の電子部品１０３と、一端が内部プリント板１０１に電気的及び機械的に接続されると共に他端がプリント板１０８の回路パターン１０６に表面実装され得るよう折曲されたリード端子１０４，１０５と、出力半導体スイッチング素子１０２に取り付けられる金属板１０７と、内部プリント板１０１等をモールドするハウジング１０９と、を備えている。
【０００３】
かくして、この半導体リレーは、金属板１０７の一面がハウジング１０９の表面より露出した状態で取り付けられているので、赤外線リフロー方式によりプリント板１０８の回路パターン１０６にはんだ付けする場合に、金属板１０７が図中矢印Ａ方向からの赤外線を反射してハウジング１０９の内部に放射熱が及ばないようにされているのである。
【０００４】
【特許文献１】
実開平２−８０６５号公報（第１頁、第１図）
【０００５】
【発明が解決しようとする課題】
ところで、図５に示す従来の半導体リレーによれば、周辺で電磁波が発生した場合、電磁波が金属板１０７を介して出力半導体スイッチング素子１０２に伝播するので、出力信号にノイズが重畳されることとなる。これにより、極めて微小な信号制御を行なう場合や高周波信号の制御を行なう場合等には、そのノイズによる影響が無視できないものとなり、正確な出力信号制御を行なうことができなくなってしまうという虞れがあった。
【０００６】
本発明は、上記事由に鑑みてなしたもので、その目的とするところは、周辺の電磁波の影響を受けにくい構造を備えた半導体リレーを簡易な構成にて提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に係る発明の半導体リレーは、入力側に接続する発光素子と、発光素子からの光信号を受けて光起電力を発生する受光素子と、受光素子の光起電力に呼応してインピーダンスが変化する出力用半導体素子と、をパッケージに内蔵し、入力側に入力する入力信号に応じて出力側を導通・開放させる半導体リレーにおいて、前記パッケージは、前記発光素子、前記受光素子、及び前記出力用半導体素子を内蔵する領域を覆う導電性薄膜を設け、導電性薄膜をアースに接続したことを特徴としている。
【０００８】
請求項２に係る発明の半導体リレーは、請求項１の構成において、前記導電性薄膜は、前記パッケージの外面に設けたものにしてある。
【０００９】
請求項３に係る発明の半導体リレーは、請求項１の構成において、前記発光素子、前記受光素子、及び前記出力用半導体素子を内蔵する領域、及び前記発光素子と前記受光素子との間は、透光性材料にて充填し、導電性薄膜は、この透光性材料の外面に設けたものにしてある。
【００１０】
請求項４に係る発明の半導体リレーは、請求項１乃至３の構成において、プリント基板にアース用ランドを設け、前記導電性薄膜は、半導体リレーをプリント基板に実装したときにアース用ランドを介してアースに接続するものにしてある。
【００１１】
請求項５に係る発明の半導体リレーは、請求項１乃至４の構成において、前記パッケージから突出するアース用端子を設け、アース用端子と前記導電性薄膜との間を電気的に接続したものにしてある。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に基づいて詳細に説明する。
【００１３】
（第１の実施の形態）
図１は、本発明に係る半導体リレーの第１の実施の形態を示す斜視図、図２は、半導体リレーの内部構造を示す斜視図である。この半導体リレー１は、入力側に入力する入力信号に応じて、出力側を導通・開放するものであって、パッケージ２と、リードフレーム３１乃至３６と、発光素子４と、受光素子５と、ＭＯＳＦＥＴ６，６と、を有し、プリント基板７に実装している。
【００１４】
パッケージ２は、リードフレーム３１乃至３６を保持すると共に、発光素子４、受光素子５、及びＭＯＳＦＥＴ６，６を内蔵するものであって、樹脂材料により、外形、略箱状体に形成し、その内部において発光素子４と受光素子５との間を透光性樹脂材料で充填して両素子間を、所謂、光結合してある。そして、パッケージ２は、後述する端子３１ｂ乃至３６ｂが突出していない側面２１，２２と、上面２３、及び底面２４に、金属を蒸着して導電性薄膜２Ａを形成してある。
【００１５】
リードフレーム３１乃至３６は、金属薄板等を所定形状に打ち抜き、曲げ加工等して形成するものであって、固着部３１ａ乃至３６ａをパッケージ２に固着し、端子３１ｂ乃至３６ｂをパッケージ２から突出させてある。そして、リードフレーム３２の固着部３２ａには発光素子４を、リードフレーム３５の固着部３５ａには受光素子５を、リードフレーム３４及び３６の固着部３４ａ及び３６ａにはＭＯＳＦＥＴ６，６を、ダイボンド等によりそれぞれ固着してある。なお、リードフレーム３１は、内蔵素子等と電気的に接続しない、所謂、浮きコムであって、端子３１ｂを後述するプリント基板７の端子ランド７１ａに半田付け等により固定することによって、半導体リレー１をプリント基板７にバランス良く実装できるようにしてある。
【００１６】
発光素子４は、入力信号に応じて発光・消光するＬＥＤであって、裏面をリードフレーム３２の固着部３２ａに固着して電気的及び機械的に接続すると共に、表面の電極（図示せず）とリードフレーム３３の固着部３３ａとの間を金ワイヤ８１により電気的に接続してある。受光素子５は、受光すると所定の光起電力を発生させる太陽電池であって、裏面をリードフレーム３５の固着部３５ａに固着し、表面の出力電極（図示せず）とＭＯＳＦＥＴ６，６のゲート電極（図示せず）との間を金ワイヤ８２，８３によりそれぞれ電気的に接続してある。そして、前述したとおり、発光素子４と受光素子５との間は、透光性樹脂材料にて充填して両素子間を、所謂、光結合してある。
【００１７】
ＭＯＳＦＥＴ６，６は、リレー出力側を構成するものであって、裏面（ドレイン電極）をリードフレーム３４，３６の固着部３４ａ，３６ａにそれぞれ固着して電気的及び機械的に接続すると共に、表面のソース電極（図示せず）とリードフレーム３５の固着部３５ａとの間を金ワイヤ８４，８５によりそれぞれ電気的に接続してある。
【００１８】
プリント基板７は、半導体リレー１を実装する基板であって、表面７Ａには、導電性材料により形成する端子ランド７１ａ，７１ｂ，７１ｃ，…を設けると共に、半導体リレー１を実装したときにパッケージ２の側面２１，２２が位置するところにアース用ランド７２，７２をそれぞれ設けてある。さらに、アース用ランド７２，７２は、図外、アースと電気的に接続してある。
【００１９】
かくして、上記構成による半導体リレー１は、端子３１ｂ乃至３６ｂと端子ランド７１ａ，７１ｂ，７１ｃ，…との間、及びパッケージ２の底面２４乃至側面２１，２２の導電性薄膜２Ａとアース用ランド７２，７２との間を、はんだ付け等により電気的に接続してプリント基板７に実装し、端子３２ｂ，３３ｂ間に入力する入力信号に応じて、出力側の端子３４ｂ，３６ｂ間が導通・開放するのである。
【００２０】
したがって、上記構成によれば、半導体リレー１は、プリント基板７に実装すると、パッケージ２の側面２１，２２、上面２３、及び底面２４の導電性薄膜２Ａが、アース用ランド７２，７２を介してアースされるので、シールド効果によって内部素子が周辺の電磁波の影響を受けにくいものとなる。その結果、半導体リレー１は、出力信号にノイズが重畳されにくいものとなって、正確な出力信号制御を行なうことができるものとなるのである。
【００２１】
なお、プリント基板７の表面７Ａにおいて、パッケージ２の底面２４と対向する部分にアース用ランド７２を延設しても良く、この場合、パッケージ２の底面２４に導電性薄膜２Ａを形成する必要がないものとなり、かかる構成によっても上述した効果が得られることは言うまでもない。
【００２２】
また、パッケージ２の端子３１ｂ乃至３３ｂ、及び端子３４ｂ乃至３６ｂが突出している側面２５及び側面２６の全面に亙って、端子３２ｂ乃至３６ｂの近傍の領域を避けて端子３２ｂ乃至３６ｂと導通しないように導電性薄膜を形成することもできる。この構成によれば、側面２５及び側面２６の導電性薄膜が、側面２１，２２、上面２３、及び底面２４の導電性薄膜と相俟って、シールド効果がより一層、高められるので、周辺の電磁波の影響をより一層、受けにくいものとなる。
【００２３】
（第２の実施の形態）
図３は、本発明に係る半導体リレーの第２の実施の形態を示す斜視図であり、パッケージ２及びプリント基板７を次のように構成してあることを特徴とするものである。
【００２４】
すなわち、この実施の形態において、パッケージ２は、端子３１ｂ乃至３６ｂが突出していない側面２１，２２と、上面２３、及び底面２４と、端子３１ｂ乃至３３ｂが突出している側面２５であって端子３１ｂが突出している位置近傍の壁面２５ａに、金属を蒸着して導電性薄膜２Ａを形成し、この導電性薄膜２Ａと端子３１ｂとの間を壁面２５ａにおいて電気的に接続してある。そして、プリント基板７には、アース用ランド７２（図１参照）を設けないで、端子ランド７１ａを、図外、アースと電気的に接続してある。
【００２５】
かくして、上記構成による半導体リレー１は、端子３１ｂ乃至３６ｂと端子ランド７１ａ，７１ｂ，７１ｃ，…との間を、はんだ付け等により電気的に接続してプリント基板７に実装すると、導電性薄膜２Ａが壁面２５ａの導電性薄膜、及び端子３１ｂ乃至端子ランド７１ａを介して、図外、アースと電気的に接続するのである。
【００２６】
したがって、上記構成によれば、半導体リレー１は、プリント基板７に実装すると、導電性薄膜２Ａが端子３１ｂ及び端子ランド７１ａを介してアースされるので、シールド効果によって内部素子が周辺の電磁波の影響を受けにくいものとなり、以って、出力信号にノイズが重畳されにくいものとなるのである。
【００２７】
なお、プリント基板７の表面７Ａにおいて、パッケージ２の底面２４と対向する部分に端子ランド７１ａを延設しても良く、この場合、パッケージ２の底面２４に導電性薄膜２Ａを形成する必要がないものとなり、かかる構成によっても上述した効果が得られることは言うまでもない。
【００２８】
また、端子３２ｂ及び３３ｂの近傍の領域を避けて側面２５の全面に亙って、端子３２ｂ及び３３ｂと導通しないように導電性薄膜を形成すると共に、端子３４ｂ乃至３６ｂの近傍の領域を避けて側面２６の全面に亙って、端子３４ｂ乃至３６ｂと導通しないように導電性薄膜を形成することもできる。この構成によれば、側面２５及び側面２６の導電性薄膜が、側面２１，２２、上面２３、及び底面２４に形成した導電性薄膜２Ａと相俟って、シールド効果がより一層、高められるので、周辺の電磁波の影響をより一層、受けにくいものとなる。
【００２９】
なお、上述した第１及び第２の実施の形態において、導電性薄膜は、金属を蒸着して形成しているが、それ以外にも例えば銀ペースト等の導電性ペーストを塗布して形成したり、金属薄板を接着して形成することもでき、かかる構成によっても上述した効果が得られることは言うまでもない。
【００３０】
（第３の実施の形態）
図４は、本発明に係る半導体リレーの第３の実施の形態を示す断面図であり、パッケージ２を次のように構成してあることを特徴とするものである。
【００３１】
すなわち、この実施の形態において、パッケージ２は、発光素子４、受光素子５、及びＭＯＳＦＥＴ６，６を内蔵する領域、及び発光素子４と受光素子５との間を透光性樹脂材料で充填して透光性樹脂領域２Ｂを形成し、金属蒸着又は銀ペースト塗布等により透光性樹脂領域２Ｂの外面に導電性薄膜２Ａを形成し、さらに、最外面には遮光性樹脂材料にて形成する遮光性樹脂領域２Ｃを設けてある。ここで、導電性薄膜２Ａは、パッケージ２内部において、アース端子であるリードフレーム３１（図２参照）に接触させてリードフレーム３１と電気的に接続してあるが、リードフレーム３２乃至３６（いずれも図２参照）の近傍の領域を避けてリードフレーム３２乃至３６とは電気的に絶縁するようにして設けてある。
【００３２】
かくして、上記構成による半導体リレー１は、プリント基板７（図３参照）に実装すると、導電性薄膜２Ａがリードフレーム３１（図２参照）及び端子ランド７１ａ（図３参照）を介してアースされるので、シールド効果によって内部素子が周辺の電磁波の影響を受けにくいものとなり、以って、出力信号にノイズが重畳されにくいものとなるのである。
【００３３】
また、上記構成によれば、半導体リレー１は、導電性薄膜２Ａが外面に露出していないので、錆び等による劣化を懸念する必要のないものとなり、また、パッケージ２の外面が従来どおり遮光性樹脂領域２Ｃにて形成されているので、品番等の捺印を従来のものと同じ方法にて行ない得るものとなる。
【００３４】
なお、導電性薄膜２Ａを形成する領域は、上述した実施の形態に限定されるものではなく、発光素子４、受光素子５、及びＭＯＳＦＥＴ６，６を内蔵する領域を覆うようにして形成すれば上述した効果が得られることは言うまでもない。
【００３５】
【発明の効果】
請求項１に係る発明の半導体リレーは、パッケージには、発光素子、受光素子、及び出力用半導体素子を内蔵する領域を覆う導電性薄膜を設け、導電性薄膜をアースに接続したことを特徴としているので、シールド効果によって内部素子が周辺の電磁波の影響を受けにくいものとなる。その結果、半導体リレーは、出力信号にノイズが重畳されにくいものとなって、正確な出力信号制御を行なうことができるものとなる。
【００３６】
請求項２に係る発明の半導体リレーは、請求項１の構成において、導電性薄膜を、パッケージの外面に設けたものしてあるので、周辺の電磁波の影響を受けにくい構造を備えた半導体リレーを簡易な構成にて提供させられるものとなる。
【００３７】
請求項３に係る発明の半導体リレーは、請求項１の構成において、発光素子、受光素子、及び出力用半導体素子を内蔵する領域、及び発光素子と受光素子との間は、透光性材料にて充填し、導電性薄膜は、この透光性材料の外面に設けたものにしてあるので、半導体リレーの品番等の捺印を従来のものと同じ方法にて行ない得るものとなる。
【００３８】
請求項４に係る発明の半導体リレーは、請求項１乃至３の構成において、プリント基板にアース用ランドを設け、導電性薄膜は、半導体リレーをプリント基板に実装したときにアース用ランドを介してアースに接続するものにしてあるので、導電性薄膜とアースとの間の電気的な接続が確実なものとなる。
【００３９】
請求項５に係る発明の半導体リレーは、請求項１乃至４の構成において、パッケージから突出するアース用端子を設け、アース用端子と導電性薄膜との間を電気的に接続したものにしてあるので、接続作業が簡便に行なわれるものとなる。
【図面の簡単な説明】
【図１】本発明に係る半導体リレーの第１の実施の形態を示す斜視図である。
【図２】同上の半導体リレーの内部構造を示す斜視図である。
【図３】本発明に係る半導体リレーの第２の実施の形態を示す斜視図である。
【図４】本発明に係る半導体リレーの第３の実施の形態を示す断面図である。
【図５】従来の半導体リレーを示す断面図である。
【符号の説明】
１        半導体リレー
２        パッケージ
２Ａ      導電性薄膜
２Ｂ      透光性材料（透光性樹脂領域）
３１ｂ    アース用端子
４        発光素子（ＬＥＤ）
５        受光素子（太陽電池）
６        出力用半導体素子（ＭＯＳＦＥＴ）
７        プリント基板
７１ａ    端子ランド（アース用ランド）
７２      アース用ランド
【図１】
2004200551.tif 000003
【図２】
2004200551.tif 000004
【図３】
2004200551.tif 000005
【図４】
2004200551.tif 000006
【図５】
2004200551.tif 000007