(57)【要約】【課題】セルライブラリデータベースにおいて、複数の電源電圧に対する論理遅延情報を持って、電源電圧が任意に変更される可変電源システムでのＬＳＩのタイミング検証を行う。【解決手段】電源の電圧情報Ｖを複数ビットＶ［１：０］で表現し、例えば複数の電源電圧情報ＬＨ（１．２Ｖ）、ＨＬ（１．５Ｖ）、ＨＨ（１．８Ｖ）別に、入力信号Ａ、Ｂの変化時から出力信号Ｙが変化するまでの遅延時間Ａｌｈ（Ｖｌｈ）〜Ｂｈｌ（Ｖｈｈ）が記述されたセルライブラリデータベース構造とする。これにより、可変電源システムにおいて、電源電圧を動的に変更しながら動作させる場合のタイミング検証を行うことができる。【選択図】　図１
2004078717.tif 000002
【特許請求の範囲】
【請求項１】
各種論理を実現する複数種類の基本回路からなるセルライブラリデータベースにおいて、
前記基本回路が有する入力端子及び出力端子からなる複数の情報端子のうち少なくとも１つの情報端子に与えられ、同一ノードの各種電圧状態を複数ビットで表現した電圧値情報と、
前記電圧値情報を有する情報端子を含めた前記入出力端子間の論理情報とを有する
ことを特徴とするセルライブラリデータベース。
【請求項２】
前記複数ビットで表現した電圧値情報を有する情報端子は、電源端子である
ことを特徴とする請求項１記載のセルライブラリデータベース。
【請求項３】
前記複数ビットで表現した電圧値情報を有する情報端子は、デジタル入力端子又はデジタル出力端子である
ことを特徴とする請求項１記載のセルライブラリデータベース。
【請求項４】
前記複数ビットで表現した電圧値情報を有する情報端子は、アナログ入力端子又はアナログ出力端子である
ことを特徴とする請求項１記載のセルライブラリデータベース。
【請求項５】
更に、前記入出力端子間の論理変化に対応する論理遅延情報を有する
ことを特徴とする請求項１、２、３又は４記載のセルライブラリデータベース。
【請求項６】
更に、前記基本回路毎に耐電圧情報を有する
ことを特徴とする請求項１、２、３、４又は５記載のセルライブラリデータベース。
【請求項７】
各種論理を実現する複数種類の基本回路からなる集積回路のタイミング検証システムであって、
前記基本回路毎に、
前記基本回路が有する入力端子及び出力端子からなる複数の情報端子のうち少なくとも１つの情報端子に与えられ、複数ビットで表現した電源の電圧値情報と、
前記電源の電圧値情報を有する情報端子を含めた前記入出力端子間の論理情報と、
前記論理情報の入出力端子間の論理変化に対応する論理遅延情報とを有するセルライブラリデータベースを備え、
前記セルライブラリデータベースが備える各基本回路の前記電源の電圧値情報を有する情報端子からの電圧値情報に対応した前記論理遅延情報に基づいて、論理遅延計算を行って、タイミング検証を行う
ことを特徴とする集積回路のタイミング検証システム。
【請求項８】
各種論理を実現する複数種類の基本回路からなる集積回路の耐電圧検証システムであって、
前記各基本回路毎に、
前記基本回路が有する入力端子及び出力端子からなる複数の情報端子のうち少なくとも１つの情報端子に与えられ、同一ノードの各種電圧状態を複数ビットで表現した電圧値情報と、
前記基本回路の耐電圧情報とを有するセルライブラリデータベースを備え、
前記電圧値情報を有する情報端子からの電圧値情報と前記耐電圧情報とを比較して、耐電圧検証を行う
ことを特徴とする集積回路の耐電圧検証システム。
【請求項９】
前記複数ビットで表現した電圧値情報を有する情報端子は、電源端子である
ことを特徴とする請求項８記載の集積回路の耐電圧検証システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路等の論理回路の設計支援（ＣＡＤ；　Ｃｏｍｐｕｔｅｒ　Ａｉｄｅｄ　Ｄｅｓｉｇｎ）において使用されるセルライブラリデータベース、及びこのセルライブラリデータベースを用いた設計支援装置に関し、特に、論理検証や、遅延等のタイミング検証、故障解析、並びにソフトウエア開発用ツールなどに用いられる論理検証に好適なセルライブラリデータベース並びに集積回路のタイミング検証システム及び耐電圧検証システムに関する。
【０００２】
【従来の技術】
一般に、半導体集積回路等の論理回路の設計支援（ＣＡＤ）において、その設計支援に用いるセルライブラリのデータベースとして、従来、図７（ａ）に示すようなシンボルと、同図（ｂ）に示すような論理情報と、同図（ｃ）に示すような論理遅延情報とを持つデータベース構造が採られていた。同図（ａ）のシンボルは、論理積を表すロジック（以下ＮＡＮＤゲートと呼ぶ）であり、このＮＡＮＤゲートの入出力の関係を表す論理情報が同図（ｂ）に、また入力信号変化から出力信号変化までの論理遅延情報が同図（ｃ）に示される。一般に、複数の多種多様なゲートから構成された半導体集積回路の論理設計では、図７（ｂ）の真理値表に従った論理検証や、同図（ｃ）で示されるような論理遅延情報を用いて論理遅延の合計値が所定の一定時間内に収まるかどうかを調べるタイミング検証が行われる。
【０００３】
しかし、近年、半導体集積回路の微細化に伴ってトランジスタの閾値電圧が低電圧になると、待機時でのリーク電流の増大が大きな問題となる。そこで、従来、待機時に電源供給をカットすることにより電源リーク電流をカットする，待機時の低消費電力化技術が提案されている。このような電源供給をオン／オフさせる技術を用いた半導体集積回路の論理検証を行う場合に、図７に示すライブラリのデータベース構造を用いると、以下のような問題が発生する。１つ目は、電源が入力されていないときまで図７（ｂ）の真理値表に従った論理が出力されてしまうため、電源管理を含めたトータルな論理検証ができない問題である。２つ目は、一般に、電源の立ち上がり時の入出力信号間の論理遅延時間は、通常の入出力信号間の遅延時間と異なるものの、電源が安定供給されている場合の遅延時間情報しか持たないため、電源立ち上がり時の入出力信号間の遅延時間を考慮した正確なタイミング検証ができない問題である。
【０００４】
前記問題に対し、本出願人は、特開２０００−３０５９６１号公報において、次のデータベース構造を提案している。このデータベース構造は、各セルライブラリのデータベース毎に電源を入力情報として持し、この電源の電圧情報と各種入力信号情報との論理からなる。このデータベース構造を図８を用いて簡単に説明する。同図（ａ）は、ＮＡＮＤゲートのシンボルを示す。図７（ａ）と比較して、図８（ａ）では、電源の入力情報Ｖが追加されている。また、図８（ｂ）に示すように、電源ＶがＬ（非供給）のときには、出力ＹはＸ（不定）となるように、電源電圧情報Ｖを含んだ論理情報がデータベース化されている。また、同図（ｃ）に示した論理遅延情報では、図７（ｃ）と比較して、電源電圧情報Ｖが変化したときの遅延時間ＶＹｎｓが追加されている。この本出願人提案のセルライブラリのデータベースを用いれば、電源のオン／オフ情報に応じた論理情報や、電源入力が変化した時の出力Ｙの論理遅延情報を持っているので、電源供給をオン／オフさせる技術を用いた半導体集積回路の論理検証や、タイミング検証を行うことが可能である。
【０００５】
【発明が解決しようとする課題】
ところで、近年では、半導体集積回路の更なる低消費電力化の要求から、回路の動作時にも電源電圧と動作周波数（クロック周波数）を動的に変更することにより、動作をより低消費電力で行わせることを目的とした可変電源技術が提案されている。
【０００６】
しかしながら、このような可変電源技術を適用された半導体集積回路に対する論理検証やタイミング検証を行う際には、前記本出願人提案の技術では以下のような問題が生じる。すなわち、一般的にセルライブラリの論理遅延情報は電源電圧値によって異なるものの、図８（ｃ）に示したように論理遅延情報は１つの電源電圧値に対する遅延情報しか持たず、しかも論理情報として電源電圧値の情報を伝えることができないために、電源電圧値の動的な変更に応じたタイミング検証ができない。更に、前記可変電源技術では、種々の電源電圧を与えてしまう場合があるため、各種セルライブラリの耐電圧検証を行う必要性が生じる。
【０００７】
本発明の目的は、前記課題に鑑み、電源オン／オフ技術だけでなく、可変電源技術等の今後の半導体集積回路の設計環境にも柔軟に対応できて、それが適用された半導体集積回路に対しても良好に論理検証やタイミング検証、更には素子耐電圧検証等ができるセルライブラリデータベース構造を提供することにある。
【０００８】
【課題を解決するための手段】
以上の目的を達成するため、本発明では、基本セルが備える複数の情報端子のうち、少なくとも１つの情報端子に対して、同一ノードに可変に与えられる電圧値の情報を付加することとする。
【０００９】
すなわち、請求項１記載の発明のセルライブラリデータベースは、各種論理を実現する複数種類の基本回路からなるセルライブラリデータベースにおいて、前記基本回路が有する入力端子及び出力端子からなる複数の情報端子のうち少なくとも１つの情報端子に与えられ、同一ノードの各種電圧状態を複数ビットで表現した電圧値情報と、前記電圧値情報を有する情報端子を含めた前記入出力端子間の論理情報とを有することを特徴とする。
【００１０】
請求項２記載の発明は、前記請求項１記載のセルライブラリデータベースにおいて、前記複数ビットで表現した電圧値情報を有する情報端子は、電源端子であることを特徴とする。
【００１１】
請求項３記載の発明は、前記請求項１記載のセルライブラリデータベースにおいて、前記複数ビットで表現した電圧値情報を有する情報端子は、デジタル入力端子又はデジタル出力端子であることを特徴とする。
【００１２】
請求項４記載の発明は、前記請求項１記載のセルライブラリデータベースにおいて、前記複数ビットで表現した電圧値情報を有する情報端子は、アナログ入力端子又はアナログ出力端子であることを特徴とする。
【００１３】
請求項５記載の発明は、前記請求項１、２、３又は４記載のセルライブラリデータベースにおいて、更に、前記入出力端子間の論理変化に対応する論理遅延情報を有することを特徴とする。
【００１４】
請求項６記載の発明は、前記請求項１、２、３、４又は５記載のセルライブラリデータベースにおいて、更に、前記基本回路毎に耐電圧情報を有することを特徴とする。
【００１５】
請求項７記載の発明の集積回路のタイミング検証システムは、各種論理を実現する複数種類の基本回路からなる集積回路のタイミング検証システムであって、前記基本回路毎に、前記基本回路が有する入力端子及び出力端子からなる複数の情報端子のうち少なくとも１つの情報端子に与えられ、複数ビットで表現した電源の電圧値情報と、前記電源の電圧値情報を有する情報端子を含めた前記入出力端子間の論理情報と、前記論理情報の入出力端子間の論理変化に対応する論理遅延情報とを有するセルライブラリデータベースを備え、前記セルライブラリデータベースが備える各基本回路の前記電源の電圧値情報を有する情報端子からの電圧値情報に対応した前記論理遅延情報に基づいて、論理遅延計算を行って、タイミング検証を行うことを特徴とする。
【００１６】
請求項８記載の発明の集積回路の耐電圧検証システムは、各種論理を実現する複数種類の基本回路からなる集積回路の耐電圧検証システムであって、前記各基本回路毎に、前記基本回路が有する入力端子及び出力端子からなる複数の情報端子のうち少なくとも１つの情報端子に与えられ、同一ノードの各種電圧状態を複数ビットで表現した電圧値情報と、前記基本回路の耐電圧情報とを有するセルライブラリデータベースを備え、前記電圧値情報を有する情報端子からの電圧値情報と前記耐電圧情報とを比較して、耐電圧検証を行うことを特徴とする。
【００１７】
請求項９記載の発明は、前記請求項８記載の集積回路の耐電圧検証システムにおいて、前記複数ビットで表現した電圧値情報を有する情報端子は、電源端子であることを特徴とする。
【００１８】
以上により、請求項１記載の発明のセルライブラリデータベースでは、少なくとも１つの情報端子に対して、同一ノードの電圧状態を複数ビットで表現した電圧値情報を与え、この情報端子を含めて入出力端子間の論理情報が記述されているので、デジタル設計環境において、電圧値情報を含めた論理検証が可能になる。
【００１９】
特に、請求項２記載の発明では、供給される電源電圧の情報に基づいた論理検証が可能である。
【００２０】
更に、請求項３記載の発明では、デジタル入力信号の電圧レベル、又はデジタル出力信号の電圧レベルを含めた論理検証が可能である。
【００２１】
加えて、請求項４記載の発明では、アナログの入力端子又は出力端子に対して、同一ノードの各種電圧状態を複数ビットで表現した電圧値情報を与えたので、アナログ回路とデジタル回路との混載回路でのアナログインターフェースを含めたトータルな論理検証が可能である。
【００２２】
また、請求項５記載の発明では、セルライブラリデータベースには、入出力信号間の論理変化に対応する論理遅延情報が備えられるので、タイミング検証が可能である。
【００２３】
更に、請求項６記載の発明では、セルライブラリデータベースには耐電圧情報が備えられるので、耐電圧検証も可能である。
【００２４】
加えて、請求項７記載の発明では、各基本回路には、電源の電圧情報毎に論理遅延情報を持つので、可変電源技術を用いた半導体回路設計においても、動作時に電源電圧を動的に繰り返し変更した際のタイミング検証を良好に行うことが可能である。
【００２５】
また、請求項８記載の発明では、情報端子に与えられる電圧値情報を耐電圧情報と比較できるので、前記情報端子への入力信号、情報端子からの出力信号、又は前記情報端子に与えられる電源電圧を含めた耐電圧検証が可能である。
【００２６】
更に、請求項９記載の発明では、電源端子に供給される電源電圧値の情報が得られるので、可変電源技術を用いた半導体回路設計において、動作時に電源電圧が動的に変更された際の基本回路の電源電圧に対する耐電圧検証が可能である。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２８】
（第１の実施の形態）
図１は本発明の第１の実施の形態のセルライブラリデータベースを示す。
【００２９】
図１において、同図（ａ）は基本回路の一例であるＮＡＮＤゲートのセルライブラリのシンボルを示し、４つの情報端子Ａ、Ｂ、Ｙ、Ｖを有し、情報端子Ａ及びＢはデジタル信号入力端子、情報端子Ｙはデジタル信号出力端子、情報端子Ｖは電源電圧が入力される電源端子である。以下、これ等入力端子Ａ、Ｂ、Ｖに入力される入力信号及び電源電圧信号、及び出力端子Ｙからの出力信号も同端子に付した符号と同一の符号を付して説明する。図１（ａ）に示した入力信号Ａ、Ｂ及び電源電圧信号Ｖに対する論理の真理値表が同図（ｂ）に示されている。また、ＮＡＮＤゲートの入力信号Ａ、Ｂ、Ｖの各種変化時から出力信号Ｙが変化するまでの各種論理遅延情報が同図（ｃ）に示されている。
【００３０】
本実施の形態の特徴的な点は、同図（ｂ）に示すように、電源端子Ｖ（同一ノード）に入力される各種電源電圧（例えば非入力、１．２Ｖ、１．５Ｖ、１．８Ｖ）を、電源電圧信号Ｖ［１：０］として複数ビット（本実施の形態では２ビット）で表現して電圧値を表わした電圧値情報を持つ点であり、この複数ビット表現は信号線が複数本存在することを意味するものではない。
【００３１】
同図（ｂ）では、電源電圧信号Ｖ［１：０］が入力される電源端子Ｖを含めて入力端子Ａ、Ｂ、Ｖと出力端子Ｙとの間の論理情報が記載される。ここでは、電源電圧信号Ｖ［１：０］がＬＬのときは、電源電圧が入力されていない状態、すなわちハイインピーダンス入力状態（Ｈｉ−　Ｚ入力状態）を表す。また、電源電圧信号Ｖ［１：０］がＬＨのときは１．２Ｖの電源電圧が、同様に、電源電圧信号Ｖ［１：０］がＨＬのときは１．５Ｖの電源電圧が、電源電圧信号Ｖ［１：０］がＨＨのときは１．８Ｖの電源電圧が各々入力されていることを表している。
【００３２】
同図（ｃ）には、電源電圧信号Ｖ［１：０］で表される各電源電圧値別に、入力信号変化に対する出力Ｙの遅延値が示されている。例えば、電源電圧信号Ｖ［１：０］がＬＨ（即ち、ち電源電圧が１．２Ｖ）の場合に、入力信号Ａ、ＢがＬＨからＨＨに変化したときに、その入力信号の変化時から出力信号Ｙが変化するまでの遅延値がＡｌｈ（Ｖｌｈ）と記述されている。同様に、電源電圧信号Ｖ［１：０］がＨＨ（即ち、電源電圧が１．８Ｖ）の場合に、入力信号Ａ、ＢがＬＨからＨＨに変化したときに、その入力信号の変化時から出力信号Ｙが変化するまで遅延値がＡｌｈ（Ｖｈｈ）と記述されている。
【００３３】
このように、本実施の形態のセルライブラリデータベースでは、同図（ｃ）に示すように、電源電圧信号Ｖを複数ビットＶ［１：０］で表現して電源電圧値を表したので、異なる電源電圧値別に、入出力信号間の論理変化に対する出力信号Ｙの論理遅延値を記述することが可能である。また、同図（ｃ）に示すように、各電源電圧値別に、電源電圧信号Ｖ［１：０］がＬＬから≠ＬＬに変化した（Ｈｉ−Ｚ状態から１．２Ｖ、１．５Ｖ又は１．８Ｖの電圧供給状態に変化した）場合の出力信号Ｙの論理安定までの遅延時間Ｖｓｔ（Ｖｌｈ）、Ｖｓｔ（Ｖｈｌ）、Ｖｓｔ（Ｖｈｈ）が記述される。更に、同図（ｃ）には、各電源電圧値別に、電源電圧信号Ｖ［１：０］が≠ＬＬからＬＬに変化した（１．２Ｖ、１．５Ｖ又は１．８Ｖの電圧供給状態からＨｉ−Ｚ状態に変化した）場合の出力信号Ｙの論理不定までの遅延時間Ｖｏｆｆ（Ｖｌｈ）、Ｖｏｆｆ（Ｖｈｌ）、Ｖｏｆｆ（Ｖｈｈ）が記述される。
【００３４】
尚、図１では、ＮＡＮＤゲートを例示したが、前記内容はＮＡＮＤゲート以外のゲート、例えばインバータやＯＲゲート等のロジックゲート、フリップフロップ回路、ＲＡＭ、ＲＯＭ等の各種メモリーに対しても同様に適用できるのは勿論である。
【００３５】
（第２の実施の形態）
次に、本発明の第２の実施の形態のセルライブラリデータベースを示す。本実施の形態は基本回路として電圧変換セルを例示する。
【００３６】
図２において、同図（ａ）は電圧変換セルのシンボルを示し、４つの情報端子Ｒｅｑ１、Ｒｅｑ０、Ｖｉ及びＶを持つ。前記情報端子Ｒｅｑ１、Ｒｅｑ０は信号入力端子、情報端子Ｖｉは電源電圧が入力される電源端子、情報端子Ｖは電圧出力端子である。同図（ａ）の入力信号Ｒｅｑ１、Ｒｅｑ０及び電源電圧信号Ｖｉに対する出力電圧値Ｖ［１：０］の真理値表が同図（ｂ）に示されている。また、同図（ｃ）には、電圧変換セルの入出力端子間の論理変化に対応する論理遅延情報、すなわち、入力信号Ｒｅｑ１、Ｒｅｑ０、Ｖｉの各種変化時から出力電圧Ｖ［１：０］が安定するまでの各種遅延情報が示されている。
【００３７】
図２（ｂ）に示した論理情報では、電圧出力端子Ｖ［１：０］には、各種電圧状態（Ｈｉ−　Ｚ状態、１．２Ｖ、１．５Ｖ、１．８Ｖ）を２ビットで表現した電圧値情報が与えられる。この倫理情報に従えば、電源電圧信号ＶｉがＬ（Ｈｉ−　Ｚ状態）のときは、入力信号Ｒｅｑ１及びＲｅｑ０の論理情報に拘わらず、出力電圧値Ｖ［１：０］はＬＬ、すなわちＨｉ−Ｚ状態を出力していることを意味する。また、電源電圧信号ＶｉがＨ（＝３Ｖ）のときは、入力信号Ｒｅｑ１、Ｒｅｑ０の論理情報に応じて４種類の出力電圧状態を持つ。すなわち、入力信号Ｒｅｑ１、Ｒｅｑ０がＬＬのときは、出力電圧値Ｖ［１：０］はＬＬ（Ｈｉ−Ｚ状態）を出力し、入力信号Ｒｅｑ１、Ｒｅｑ０がＬＨのときは出力電圧値Ｖ［１：０］はＬＨ（１．２Ｖ）を出力し、入力信号Ｒｅｑ１、Ｒｅｑ０がＨＬのときは出力電圧値Ｖ［１：０］はＨＬ（１．５Ｖ）を出力し、入力信号Ｒｅｑ１、Ｒｅｑ０がＨＨのときは出力電圧値Ｖ［１：０］はＨＨ（１．８Ｖ）を出力していることを意味している。
【００３８】
同図（ｃ）では、入力信号Ｒｅｑ１、Ｒｅｑ０、Ｖｉの各種変化に対する出力電圧値Ｖ［１：０］の各種遅延値が示されている。ここでは、電圧変換セルの出力電圧値Ｖ［１：０］の状態変化の遅延値として、具体的に次の５種類の遅延値Ｖｓｔ、Ｖｏｆｆ、Ｖｔｒ、Ｖｉｓｔ、Ｖｉｏｆｆが用意される。
【００３９】
Ｖｓｔ：　電源ＶｉがＨ（＝３Ｖ）の電源入力状態で出力Ｖ［１：０］がＨｉ−Ｚ状態から一定電圧値になるまでの時間
Ｖｏｆｆ：　電源ＶｉがＨ（＝３Ｖ）の電源入力状態で出力Ｖ［１：０］が一定電圧値からＨｉ−Ｚ状態になるまでの時間
Ｖｔｒ：　電源ＶｉがＨ（＝３Ｖ）の電源入力状態で出力Ｖ［１：０］が一定電圧値から他の一定電圧値に遷移するまでの時間
Ｖｉｓｔ：　電源Ｖｉが非入力状態から入力状態に変化した時に出力Ｖ［１：０］がＨｉ−　Ｚ状態から一定電圧値になるまでの時間
Ｖｉｏｆｆ：　電源Ｖｉが入力状態から非入力状態に変化した時に出力Ｖ［１：０］が一定電圧値からＨｉ−　Ｚ状態になるまでの時間
例えば、遅延値Ｖｓｔに関して図２（ｃ）を用いて詳細に説明すると、電源電圧信号ＶｉがＨで、入力信号Ｒｅｑ１、Ｒｅｑ０がＬＬからＬＨ、ＨＬ又はＨＨに変化した時には、出力Ｖ［１：０］はＨｉ−　Ｚ状態から１．２Ｖ、１．５Ｖ又は１．８Ｖに変化するが、それらの状態変化が安定するまでの遅延時間は全て遅延値Ｖｓｔであることを意味する。ここでは、入力信号Ｒｅｑ１、Ｒｅｑ０がＬＬからその他の情報に変化する際の出力Ｖ［１：０］の安定までの遅延時間は、全て等しい遅延値Ｖｓｔと仮定したが、電圧変換回路の状態変化の実際の値に応じて各々個別の遅延時間を記述しておいても良い。ここでは、説明の簡単化のため、他の遅延値Ｖｏｆｆ、Ｖｔｒ、Ｖｉｓｔ、及びｉｏｆｆに関しても、全て同様に代表値として示している。
【００４０】
このように、本実施の形態のセルライブラリデータベース構造を用いれば、図１で示したように基本回路に入力される電源の電圧値だけでなく、基本回路の出力信号に対しても、同一ノードの各種電圧状態を出力Ｖ［１：０］のように複数ビットで表現することにより、出力信号の電圧値も記述することができる。
【００４１】
（第３の実施の形態）
図３は本発明の第３の実施の形態の集積回路のタイミング検証システムを示す。
【００４２】
本実施の形態は、図１に示したＮＡＮＤセルのセルライブラリデータベースと、図２に示した電圧変換セルのセルライブラリデータベースとを用いて、電源電圧を任意に変化させる可変電源システムでのＬＳＩのタイミング検証を行うものである。
【００４３】
図３は、図１に示したＮＡＮＤゲート１を２個と図２に示した電圧変換セル２を１個用いた集積回路である。同図は、３つの入力信号Ａ、Ｂ、Ｃの論理情報に基づいて出力信号Ｙが得られるシステムであって、電圧変換セル２の出力電圧Ｖ［１：０］は電源電圧として２個のＮＡＮＤゲート１に入力される。
【００４４】
本実施の形態では、図１に示したＮＡＮＤセルのセルライブラリデータベースから判るように、各ＮＡＮＤセル１では、電圧変換セル２の出力Ｖ［１：０］からの電源電圧値の情報を得ることが可能である。従って、従来の図８に示したセルライブラリデータベースに基づくタイミング検証を行う場合のように、所定の電源電圧の下でのタイミング検証のみならず、電圧変換セル２から供給される各種の電源電圧値１．２Ｖ、１．５Ｖ、１．８Ｖに応じたタイミング検証を行うことが可能である。しかも、電圧変換セル２では、入力信号Ｒｅｑ１、Ｒｅｑ０の論理情報により、出力電圧Ｖ［１：０］の状態変化の遅延時間も同時にシミュレーションすることができる。従って、電源電圧を任意に変更しながら動作させる可変電源システムの下でのＬＳＩのタイミング検証が可能である。
【００４５】
（第４の実施の形態）
続いて、本発明の第４の実施の形態を説明する。
【００４６】
図４は、基本回路であるＤＡ変換セルのセルライブラリデータベースを示す。ＤＡ変換器とは、複数本のデジタル入力信号をアナログ電圧出力信号に変換する機能を持つ回路である。同図では、２ビットのデジタル入力信号Ｄ１、Ｄ０に対しアナログ電圧出力信号Ａ［１：０］を出力する場合の動作記述例を示している。
【００４７】
同図（ａ）はＤＡ変換セルのシンボルを示し、４つの情報端子Ｄ１、Ｄ０、Ｖｉ、Ａを有し、情報端子Ｄ１、Ｄ０はデジタル入力端子、情報端子Ｖｉは電源端子、情報端子Ａはアナログ出力端子である。同図（ｂ）は同図（ａ）のＤＡ変換セルの論理情報を示し、同図（ｃ）は電源電圧信号を含む入力信号Ｄ１、Ｄ０、Ｖｉの各種変化に対応するアナログ出力信号Ａ［１：０］の変化の各種論理遅延情報を示している。
【００４８】
同図（ｂ）に示したように、アナログ出力端子Ａは、この出力端子Ａ（同一ノード）の各種電圧出力状態（Ｈｉ−　Ｚ状態、０．５Ｖ、１Ｖ、１．５Ｖ、２Ｖ）を２ビットで表現した電圧値情報を持つ。例えば、電源電圧信号ＶｉがＨ（＝３Ｖ）で且つ入力信号Ｄ１、Ｄ０がＬＬのときにはアナログ出力電圧Ａ［１：０］はＬＬ、すなわち０．５Ｖを出力していることを意味する。同様に、入力信号Ｄ１、Ｄ０がＬＨのときにはアナログ出力電圧Ａ［１：０］はＬＨ、すなわち１Ｖを、また入力信号Ｄ１、Ｄ０がＨＬのときにはアナログ出力電圧Ａ［１：０］はＨＬ、すなわち１．５Ｖを、更に入力信号Ｄ１、Ｄ０がＨＨのときにはアナログ出力電圧Ａ［１：０］はＨＨ、すなわち２Ｖを出力していることを意味する。また、電源電圧信号ＶｉがＬ（Ｈｉ−　Ｚ状態）のときには、入力信号Ｄ１、Ｄ０に依存せずにアナログ出力電圧Ａ［１：０］はＸ、すなわち不定となるように論理記述がされている。
【００４９】
図４（ｃ）に示されるように、本実施の形態では、入力信号Ｖｉ、Ｄ１、Ｄ０の各種論理変化に対するアナログ出力電圧Ａ［１：０］の論理遅延情報として、下記に示すように３種類の遅延値Ａｔｒ、Ａｓｔ、Ａｏｆｆが用意されている。
【００５０】
Ａｔｒ：電源が入力された状態で入力信号Ｄ１、Ｄ０が変化した場合にアナログ出力電圧Ａ［１：０］が安定するまでの時間
Ａｓｔ：電源が入力されていない状態から入力された場合にアナログ出力電圧Ａ［１：０］が安定するまでの時間
Ａｏｆｆ：電源が入力された状態から電源供給がオフした場合にアナログ出力電圧Ａ［１：０］が不定になるまでの時間
従って、本実施の形態のＤＡ変換セルのセルライブラリデータベース構造では、アナログ出力信号に対しても、そのアナログ出力電圧を複数ビットで記述したので、従来論理記述やタイミング記述が困難であったＤＡ変換器に対しても、デジタルのシミュレーション環境上でタイミング検証を行うことが可能である。
【００５１】
尚、本実施の形態では、ＤＡ変換セルを例示したが、ＡＤ変換セル等は、入力信号がアナログ信号のため、この入力信号を複数ビット表現して、その入力信号の電圧値情報を付加すれば、デジタルのシミュレーション環境上でタイミング検証を行うことが可能である。
【００５２】
このように、本実施の形態によれば、デジタルのシミュレーション環境上で、種々のアナログ回路をデジタル回路と混載させたシステムでの論理検証やタイミング検証を行うことが可能である。
【００５３】
（第５の実施の形態）
続いて、本発明の第５の実施の形態を図５に基づいて説明する。本実施の形態では、基本回路であるＮＡＮＤセルのデジタル出力信号をも複数ビット表現した例を示している。
【００５４】
ＣＭＯＳ回路のデジタル出力電圧値は、一般に電源電圧値と等しくなるので、デジタル出力信号を複数ビット表現する場合は、入力電源も同時に複数ビット表現して、その入力電源の電圧値が表せるようにすることが望ましい。
【００５５】
図５（ａ）はＮＡＮＤセルのシンボルを示し、信号Ａ、Ｂと、電源電圧信号Ｖ［１：０］とが入力される。同図（ｂ）では、ＮＡＮＤセルのデジタル出力信号ＹをＹ［２：０］のように３ビットで表現した電圧値情報とする。この３ビット表現の電圧値情報のうち、上位２ビットは電源電圧信号Ｖ［１：０］と同じ情報が付加され、下位１ビットが通常の論理情報とされている。例えば、電源電圧信号Ｖ［１：０］がＨＨ（電圧値＝１．８Ｖ）の場合に、入力信号Ａ、ＢがＨＬのときはデジタル出力信号Ｙ［２：０］はＨＨＨと表す。この表現では、デジタル出力信号Ｙ［２：０］の上位２ビットをみれば電源電圧値が１．８Ｖであることが判り、その下位１ビットをみれば出力論理がＨであることが判る。
【００５６】
尚、本実施の形態では、１本の出力信号Ｙの電圧値を複数ビットで表現したが、複数の出力信号や、１又は複数のデジタル又はアナログ入力信号、複数の電源電圧に対して各々同時に複数ビットで表現したセルライブラリのデータベース記述を行うことも可能である。
【００５７】
また、以上説明した各実施の形態では、電源電圧信号Ｖ［１：０］の電圧値情報を簡単化のために４値とし、２ビットで表現したが、その他、表現したい電圧値の数に応じて３ビット以上の複数ビットで表現しても良いのは勿論である。
【００５８】
入力信号を複数ビット表現として、この入力信号に電圧値情報を付加する場合は、耐電圧検証の際に、この入力信号に付加された電圧値に基づいた耐電圧検証が可能である。このような実施の形態を次に述べる。
【００５９】
（第６の実施の形態）
図６は、本発明の第６の実施の形態の耐電圧検証システムの要部を示す。
【００６０】
同図は、複数の基本回路のうち図１に示したＮＡＮＤセルと全く同等の機能を持つセルライブラリを例示する。同図（ａ）〜（ｃ）のシンボル、論理情報及び論理遅延情報は、図１（ａ）〜（ｃ）と同じである。図６では、同図（ｄ）に示したように、ＮＡＮＤセルの耐電圧情報が新たに追加されている。この耐電圧情報は、本セルが許容する最大電源電圧を意味する。本実施の形態では、入力電源の電圧値Ｖ［１：０］が複数ビット表現化されているので、容易く耐電圧を検証することが可能である。
【００６１】
例えば、図６（ｂ）に示すように、電源電圧Ｖ［１：０］がＬＨの場合は１．２Ｖ、電源電圧Ｖ［１：０］がＨＬの場合は１．５Ｖ、電源電圧Ｖ［１：０］がＨＨの場合は１．８Ｖの電源電圧が供給されていることを意味するので、ＮＡＮＤセルの耐電圧が同図（ｄ）に示すように１．７Ｖの場合には、電源電圧Ｖ［１：０］がＨＨの場合にはエラーを返すか、又は論理が不定（Ｘ）を出力するようにしておけば、論理シミュレーション時又はタイミングシミュレーション時の耐電圧異常を直ちに判定することが可能である。
【００６２】
尚、本実施の形態では、電源電圧信号Ｖ［１：０］が電圧情報を持つ例を示したが、入力信号Ａ、Ｂをも複数ビット表現として電圧情報を付加することも可能である。この場合には、耐電圧検証の際、入力信号Ａ、Ｂの電圧値に対する耐電圧検証も同時に可能となる。
【００６３】
【発明の効果】
以上説明したように、請求項１〜６記載の発明のセルライブラリデータベースによれば、少なくとも１つの情報端子に複数ビット表現の電圧値情報を与え、この電圧値情報別に入出力端子間の論理情報を個別に記述したので、デジタル設計環境において電圧値情報を含めた論理検証が可能である。
【００６４】
特に、請求項４記載の発明によれば、複数ビットで表現した電圧値情報を有する情報端子をアナログの入力端子又は出力端子とすると、アナログ回路とデジタル回路とが混在した半導体集積回路の論理検証やタイミング検証が可能である。
【００６５】
また、請求項５〜９記載の発明によれば、情報端子に与えられる複数ビットの電圧値情報別に論理遅延情報や耐電圧情報を持つので、この情報端子が電源端子である場合には、動作時に電源電圧を動的に変更する可変電源システムでのＬＳＩの設計支援装置に対して、最適な論理検証、タイミング検証、及び耐電圧検証環境を提供でき、また情報端子が信号の入力端子又は出力端子である場合には、入力信号又は出力信号の持つ電圧に対する耐電圧検証が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のＮＡＮＤセルのセルライブラリデータベースを示す図である。
【図２】本発明の第２の実施の形態の電圧変換セルのセルライブラリデータベースを示す図である。
【図３】本発明の第３の実施の形態のセルライブラリの動作記述を用いた可変電源システムのシミュレーション回路を示す図である。
【図４】本発明の第４の実施の形態のＤＡ変換セルのセルライブラリデータベースを示す図である。
【図５】本発明の第５の実施の形態のＮＡＮＤセルのセルライブラリデータベースを示す図である。
【図６】本発明の第６の実施の形態の耐電圧検証可能なＮＡＮＤセルのセルライブラリデータベースを示す図である。
【図７】従来のＮＡＮＤセルのセルライブラリデータベースを示す図である。
【図８】本出願人が提案したＮＡＮＤセルのセルライブラリデータベースを示す図である。
【符号の説明】
１　　　　　　　　　　　　　　　　　　　　　　　　　ＮＡＮＤゲート
２　　　　　　　　　　　　　　　　　　　　　　　　　電圧変換セル
Ａ、Ｂ、Ｒｅｑ１、Ｒｅｑ０、Ｄ１、Ｄ０　　　　　　入力端子
Ｖ［１：０］　　　　　　　　　　　　　　　　　　電源端子
Ｙ　　　　　　　　　　　　　　　　　　　　　　　　　　デジタル出力端子
Ａ［１：０］　　　　　　　　　　　　　　　　　　アナログ出力端子
【図１】
2004078717.tif 000003
【図２】
2004078717.tif 000004
【図３】
2004078717.tif 000005
【図４】
2004078717.tif 000006
【図５】
2004078717.tif 000007
【図６】
2004078717.tif 000008
【図７】
2004078717.tif 000009
【図８】
2004078717.tif 000010