(57)【要約】【課題】少ないハードウェア量で、ＭＰＥＧ２とＭＰＥＧ４規格に対応する動き検索処理を実現する。【解決手段】ＭＰＥＧ２とＭＰＥＧ４両方の動き検索処理を、ひとつのハードウェア・リソースにて実現するため、少なくとも１つ以上の、横８画素、縦４画素のフィールド・ブロックに対する絶対差分和を演算可能な誤差総和演算器を持ち、時系列に出力される、その絶対差分和値を、組合せて加算する事により、ＭＰＥＧ２におけるフレーム予測に対する誤差および動きベクトルと、フィールド予測に対する誤差および動きベクトルと、１６Ｘ８フィールド予測に対する誤差および動きベクトルと、４ＭＶ予測に対する誤差及び動きベクトルを並列に演算し、それぞれの誤差の最小値と動きベクトルを記憶する手段を持つ。【選択図】  図３
2004179810.tif 000002
【特許請求の範囲】
【請求項１】
画像符号化処理のうち、動き検索処理をハードワイヤによる動き検索回路にて行う画像符号化装置において、
動き検索回路は、入力画像を格納するバッファと、参照画像を格納するバッファと、横８画素、縦２画素のフィールド入力画像と参照フィールド画像間にて、絶対差分和を演算する誤差総和演算器を複数持ち、
誤差総和演算器が生成する絶対差分和の組合せより、ＭＰＥＧ２におけるフレーム予測時の動きベクトルと、フィールド予測時の動きベクトルと、１６×８フィールド予測時の動きベクトルと、ＭＰＥＧ４における４ＭＶ予測時の動きベクトルを並列に生成し、それぞれ動きベクトルの最小値を検出し、その最小な動きベクトルを記憶する手段をもつことを特徴とする画像符号化装置。
【請求項２】
請求項１に記載の画像符号化装置において、
生成した各予測時におけるそれぞれ最適な動きベクトルと、閾値により、
ＭＰＥＧ２の場合には、フレーム予測とフィールド予測と１６×８フィールド予測のうち、より最適な動きベクトルを選択後、記憶する手段を持ち、
ＭＰＥＧ４の場合には、フレーム予測とフィールド予測と４ＭＶ予測のうち、より最適な動きベクトルを選択後、記憶する手段もつことを特徴とする画像符号化装置。
【請求項３】
請求項１および請求項２に記載の画像符号化装置において、
動き検索回路は、バスに接続され、入力画像、参照画像の読込みは、バスを介し、動き検索回路が持つアドレス生成器が生成するアドレスにより行うことを特徴とする画像符号化装置。
【請求項４】
請求項１および請求項２に記載の画像符号化装置において、
動き検索回路は、バスに接続され、入力画像、参照画像の読込みは、バスに接続されたＤＭＡＣ（ダイレクト・メモリ・アクセス・コントローラ）により行う事を特徴とする画像符号化装置。
【請求項５】
請求項３および請求項４に記載の画像符号化装置において、
生成した最適な動きベクトルを格納する記憶回路はレジスタマッピングされ、バスを介して、その値を読出し可能な画像符号化装置。
【請求項６】
請求項５に記載の画像符号化装置において、
最適な動きベクトルを選択する為の閾値を記憶する記憶回路がレジスタマッピングされ、バスを介して書込みが可能な画像符号化装置。
【請求項７】
請求項３に記載の画像符号化装置において、
画像符号化処理のうち、動き検索以外の処理を、バスに接続された汎用プロセッサによるソフトウェア処理にて実現することを特徴とするが画像符号化装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像符号化における動き検索処理を低コストで実現するための技術に関する。
【０００２】
【従来の技術】
近年、動画像情報のデジタル化の流れは顕著であり、特に、汎用画像符号化方式であるＭＰＥＧ２（ＩＳＯ／ＩＥＣ  １３８１８−２）やビットレートの低いＭＰＥＧ４（ＩＳＯ／ＩＥＣ  １４４９６−２）方式の要求は高い。
【０００３】
ここで、画像の圧縮方式のうち、動き補償を用いた動画像の予測符号化は、高精細な画像に対し高い圧縮効率を得ることが可能で、ＭＰＥＧ２やＭＰＥＧ４符号化方式においても、本動き補償を用いた画像符号化が使用される。動き補償を用いる動きベクトルを検出するには広いパターンマッチングを行う必要がある。これを動き検索という。本動き検索処理は、ＭＰＥＧ符号化処理全体において、処理性能及び回路コストの割合が非常に大きく、そのコストを削減するため、様々なアプローチがとられている。
【０００４】
ここで、動き検索の処理内容は、他の多重処理などに比べ、ＭＰＥＧ２とＭＰＥＧ４間で、比較的類似していることも特徴がある。言い換えれば、処理の大きく異なる多重化処理などが原因となり、ＭＰＥＧ２とＭＰＥＧ４を同一の画像符号化システムにて実現することは困難であった。
【０００５】
ＭＰＥＧ２は、主として、放送用に適合する高精細符号化を対象としており、衛星放送やケーブルテレビなどのコンシューマ用途のアプリケーションに向いている。一方、ＭＰＥＧ４は、より低いビットレートでの画像圧縮が可能な方式で、特に携帯端末などに向いている。
【０００６】
ここで、ＭＰＥＧ２で記録した映画などの高精細な画像を、携帯端末用の高圧縮画像であるＭＰＥＧ４に変換したいという要求が現れた。これをトランス・コーディングといい、特許文献１のように、様々なアプローチが採られている。。このようなトランス・コーディングでは、現画像を一度ＭＰＥＧ圧縮し、再度、フォーマット変換を行うと言うシーケンスとなり、２種の圧縮画像を生成する際、時間的間隔が生じる。
【０００７】
【特許文献１】
特開２００２−１２５２３４
【０００８】
【発明が解決しようとする課題】
このようなトランス・コーディング技術では、２種の圧縮画像を生成するのに時間的間隔が発生することにより、生放送画像を、ケーブルテレビ用のＭＰＥＧ２画像と、携帯端末用のＭＰＥＧ４画像に同時に変換すると言った、マルチフォーマットのコーディングが不可能であった。
【０００９】
この根本原因は、ＭＰＥＧ２とＭＰＥＧ４の処理内容自体が大きく異なるため、一つのハードウェアでの同時画像符号化が困難なためであったのと同時に、このような応用の要求がなかったためである。
【００１０】
よって、一つの画像符号化システムにて、ＭＰＥＧ２とＭＰＥＧ４の両規格に対応可能とすることにより、システムとしてのコスト削減が図れる。更に、一つの入力画像に対して、同時にＭＰＥＧ２とＭＰＥＧ４の画像符号化を行うことにより、画像発信者は、異なった規格の圧縮画像を生成可能となり、複数の画像符号化システムを持つことに比べ、トータルのコストを削減できる。
【００１１】
【課題を解決するための手段】
本発明の目的は、共通のハードウェアで、ＭＰＥＧ４及びＭＰＥＧ４フォーマットの画像符号化を実現することと、同時に２つの規格に対する画像符号化を実現することにある。
【００１２】
上記課題を解決するため、画像符号化処理において、処理量やハードウェアの面積コストの大きい動き検索処理に関して、ＭＰＥＧ２とＭＰＥＧ４という異なった規格に対応可能な動き検索装置を備え、他の処理量やハードウェアの面積コストに小さな処理に関しては、ソフトウェアを使用した汎用的なプロセッサによって処理することで、少ないハードウェア量で、ＭＰＥＧ２とＭＰＥＧ４の画像符号化を実現する。
【００１３】
ＭＰＥＧ２とＭＰＥＧ４両方の動き検索処理を、ひとつのハードウェア・リソースにて実現するため、少なくとも１つ以上の、横８画素、縦４画素のフィールド・ブロックに対する絶対差分和を演算可能な誤差総和演算器を持ち、時系列に出力される、その絶対差分和値を、組合せて加算する事により、ＭＰＥＧ２におけるフレーム予測に対する誤差および動きベクトルと、フィールド予測に対する誤差および動きベクトルと、１６Ｘ８フィールド予測に対する誤差および動きベクトルと、４ＭＶ予測に対する誤差とそ動きベクトルを並列に演算し、それぞれの誤差の最小値とその動きベクトルを記憶できる手段を持つ。
【００１４】
本構成により、低コストで、ＭＰＥＧ２とＭＰＥＧ４両規格に対応可能な画像符号化システムを低コストで提供する。
【００１５】
【発明の実施の形態】
本発明の実施の形態について、図面を参照して詳細に説明する。
【００１６】
図１は、画像符号化の簡単な動作フローを説明するための図である。画像符号化部１には、入力画像データ２が入力され、合成部４を介し、コサイン変換部５により離散コサイン変換を行い、量子化部６により、量子化を行い、可変長符号化部７により、可変長符号化を行い、画像圧縮信号３を生成する。また、より高精細な画像圧縮を行うため、動き補償を用いた動画像の予測符号化を用いる。これは、入力される入力画像データ２と過去や未来の画像である参照画メモリ９に格納された参照画１０を元に、動き検索部１１により、２つの画像のパターンマッチング、すなわち、２画像間の誤差である動きベクトル１２を検出し、本動きベクトル１２を元に、動き補償部８により、動き補償処理を実行し、合成部４にて、元画像と合成し、動き補償を用いた画像圧縮を行う。
【００１７】
ここで、動き補償を伴う画像圧縮の基本的な動作フローは、ＭＰＥＧ２方式とＭＰＥＧ４方式の間ではほぼ同等であるが、それぞれの処理単体で若干異なる。従って、１種のハードウェアにて、ＭＰＥＧ２とＭＰＥＧ４の画像符号化を実現することは困難である。
【００１８】
図２は、本実施形態の１実施例を示す、画像符号化部１のブロック図である。
【００１９】
画像符号化部１は、動き検索を行う動き検索部１０１と、圧縮データを可変長符号に変換する可変長符号化部１０２と、汎用プロセッサ１０３がバス１００によって接続され、さらにバス１００には、主メモリ１０４と、ハードディスクなどのディスク１０６を接続するためのディスク制御部１０５と、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）などの汎用ネットワーク１０８を接続するネットワーク制御部１０７からなる。
【００２０】
入力される入力画像は、主メモリ１０４、もしくはディスク１０６、もしくは汎用ネットワーク１０８を介して、本システムに供給される。
【００２１】
一般的に、動き補償を伴う画像圧縮では、動き検索に要する演算数と、これをハードウェアにて実装する場合の面積コストは、他の処理を実現することに比べ、非常に大きい。本実施形態では、特に動き検索に関して言及するもので、他の処理については、汎用的なプロセッサを使用する。従って、動き検索以外の画像符号化処理に関しては、全てソフトウェアにより実現可能であり、ＭＰＥＧ２とＭＰＥＧ４間の処理の違いを吸収可能である。
【００２２】
図３は、本発明の実施形態における動き検索部１０１のブロック図である。尚、本動き検索部１０１は、図２の動き検索部１０１に対応するが、データフローの説明を容易にするため、図１の動作フロー図の意味を踏まえて説明する。
【００２３】
入力は２種有り、入力画像データ２と過去や未来の画像である参照画１０である。入力画像データ２は、ＭＰＥＧ処理でいうマクロブロック毎のデータで、横１６画素、縦１６画素の矩形の形をとり、入力画像バッファＥ２１と入力画像バッファＯ２２に入力する。入力画像バッファＥ２１には、マクロブロックの偶数ライン成分を格納し、入力画像バッファＯ２２には、マクロブロックの奇数ライン成分を格納する。従って、これらのバッファには、横１６画素、縦８画素分の入力画像データ２が格納される。同様に、参照画像バッファＥ２３には、参照画１０の偶数ライン成分を格納し、参照画像バッファＯ２４には、参照画１０の奇数ライン成分を格納する。尚、参照画１０の容量は、動き検索する検索範囲分のデータを格納するため、最小でマクロブロックより縦横１画素づつ大きな横１８画素、縦１８画素、最大で、１画面のフレーム領域のサイズとなる。これら４つの画像バッファへのデータ転送は、アドレス生成器９０が発生したアドレスにより行う。なお、ここでは、動き検索部１０１がアドレス生成器９０を使用したデータ転送マスタとして動作すると記述しているが、一般的なＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）を使用したＤＭＡ転送でも構わない。
【００２４】
これら４つのバッファより出力されたデータは、パス３１、３２、３３、３４を介して、誤差総和演算器４１、４２、４３、４４、４５に入力される。ここで、誤差総和演算器４１、４２、４３、４４、４５は同一の演算器で、２入力データ間の絶対差をシグマ加算する。すなわち、２つの２次元画像間の誤差を演算する演算器である。
【００２５】
誤差総和演算器４１には、入力画像の偶数ライン成分３１と参照画像の偶数ライン成分３３が入力され、誤差総和５１を生成し、
誤差総和演算器４２には、入力画像の奇数ライン成分３２と参照画像の奇数ライン成分３４が入力され、誤差総和５２を生成し、
誤差総和演算器４３には、入力画像の偶数ライン成分３１と参照画像の奇数ライン成分３４が入力され、誤差総和５３を生成し、
誤差総和演算器４４には、入力画像の奇数ライン成分３１と参照画像の偶数ライン成分３３が入力され、誤差総和５４を生成し、
誤差総和演算器４５には、ＦＦ３５を介して、１サイクル前の入力画像の偶数ライン成分３１と参照画像の奇数ライン成分３３が入力され、誤差総和５５を生成し、全ての誤差総和４１、４２、４３、４４、４５はベクトル算出部６０に入力され、最適な動きベクトル１２を生成する。
【００２６】
ここで、図４を用いて、入力画像バッファＥ２１と入力画像バッファＯ２２のデータ格納方法について説明する。
【００２７】
本図４は、入力画像であるマクロブロックのイメージを示した図である。本図のように、マクロブロックは横１６画素、縦１６画素の大きさを持つ。これを更に縦横２分割し、横８画素、縦８画素のブロックＡ、Ｂ、Ｃ、Ｄと分割する。それぞれのブロックは、更に偶数ライン成分と奇数ライン成分に分かれ、ブロックＣを例にとると、偶数ライン成分ＣｅはＣ−０、Ｃ−２、Ｃ−４、Ｃ−６からなり、奇数ライン成分ＣｏはＣ−１、Ｃ−３、Ｃ−５、Ｃ−７からなり、それぞれの大きさは、横８画素、縦４画素となる。従って、入力画像バッファＥ２１には、偶数ライン成分ＩＡｅ２１１、ＩＢｅ２１２、ＩＣｅ２１３、ＩＤｅ２１４を格納し、入力画像バッファＯ２２には奇数ライン成分ＩＡｏ２２１、ＩＢｏ２２２、ＩＣｏ２２３、ＩＤｏ２２４を格納する。尚、本実施例の説明では、説明を容易にするため、入力画像バッファＥ２１と入力画像バッファＯ２２の出力は、上記ブロックの１ラインづつ、すなわち８画素分づつが出力されるものとし、入力画像バッファＥ２１の読み出し順序はＩＡｅ２１１、ＩＢｅ２１２、ＩＣｅ２１３，ＩＤｅ２１４とし、同様に入力画像バッファＯ２２の読み出し順序は、ＩＡｏ２２１、ＩＢｏ２２２、ＩＣｏ２２３、ＩＤｏ２２４とする。
【００２８】
図５は、本発明の実施形態における、誤差総和演算器４１、４２、４３、４４、４５を説明するためのブロック図である。（以下、本誤差総和演算器に関しては、図番号４１の誤差総和演算器について説明する）。誤差総和演算器４１には、それぞれ８画素幅の入力画像データ３１と参照画データ３３の２種の入力があり、それぞれ対応する１画素分のデータが、８セットの絶対差部４１０に入力される。絶対差部４１０は、２つの入力間の差を演算する減算器４１１と、その差の絶対値を演算する絶対値部４１２からなり、それぞれ８セットの絶対差部４１０により演算された８画素分の絶対差は、８入力加算器４１３により加算され、その加算値はシグマ加算器４１４にて、４回、シグマ加算を行い誤差総和４２０を生成する。すなわち、横方向８画素、縦方向４画素分の画像に対する誤差を生成する。特に、入力画像データ３１はすでに、偶数ライン成分のみとなっており、言い換えれば、横８画素、縦４画素のフィールド画像の誤差総和を演算する。尚、本実施例の説明では、横８画素、縦４画素分の画像の誤差演算をすることが特徴であり、その実現方法については、制限を持たない。
【００２９】
図６は、各誤差総和演算器４１、４２、４３、４４、４５が生成する誤差総和５１、５２、５３、５４、５５の生成順序について説明するための図である。尚、誤差総和４１から４５は、図５中の誤差総和４２０に対応する。誤差総和演算器４１が生成する誤差総和５１は、マクロブロックの左上の誤差Ａ５１、右上の誤差Ｂ５１、左下の誤差Ｃ５１、右下の誤差Ｄ５１の順序である。同様に他の誤差総和演算器が生成する誤差総和も、本順序と同様とする。
【００３０】
図７は、ベクトル算出部６０の詳細を説明するための図である。ベクトル算出部６０の入力は、各誤差総和演算器から出力される誤差総和５１、５２、５３、５４、５５であり、
ＭＰＥＧ２の１６Ｘ８偶数フィールド予測における上側マクロブロックと、参照画偶数フィールドとの差を示す、Ａ５１とＢ５１の和とその動きベクトルであるＺ０と、
ＭＰＥＧ２の１６Ｘ８偶数フィールド予測における上側マクロブロックと、参照画奇数フィールドとの差を示す、Ａ５３とＢ５３の和とその動きベクトルであるＺ１と、
ＭＰＥＧ２の１６Ｘ８偶数フィールド予測における下側マクロブロックと、参照画偶数フィールドとの差を示す、Ｃ５１とＤ５１の和とその動きベクトルであるＺ２と、
ＭＰＥＧ２の１６Ｘ８偶数フィールド予測における下側マクロブロックと、参照画奇数フィールドとの差を示す、Ｃ５３とＤ５３の和でとその動きベクトルあるＺ３と、
ＭＰＥＧ２の１６Ｘ８奇数フィールド予測における上側マクロブロックと、上方向の参照画偶数フィールドとの差を示す、Ａ５２とＢ５２の和とその動きベクトルであるＺ４と、
ＭＰＥＧ２の１６Ｘ８奇数フィールド予測における上側マクロブロックと、参照画奇数フィールドとの差を示す、Ａ５４とＢ５４の和とその動きベクトルであるＺ５と、
ＭＰＥＧ２の１６Ｘ８奇数フィールド予測における下側マクロブロックと、上方向の参照画偶数フィールドとの差を示す、Ｃ５２とＤ５２の和とその動きベクトルであるＺ６と、
ＭＰＥＧ２の１６Ｘ８奇数フィールド予測における下側マクロブロックと、参照画奇数フィールドとの差を示す、Ｃ５４とＤ５４の和とその動きベクトルであるＺ７と、
ＭＰＥＧ２の１６Ｘ８奇数フィールド予測における上側マクロブロックと、下方向の参照画偶数フィールドとの差を示す、Ａ５５とＢ５５の和とその動きベクトルであるＺ８と、
ＭＰＥＧ２の１６Ｘ８奇数フィールド予測における下側マクロブロックと、下方向の参照画偶数フィールドとの差を示す、Ｃ５５とＤ５５の和とその動きベクトルであるＺ９と、
ＭＰＥＧ４の４ＭＶ予測における左上マクロブロックと、偶数フィールド起点の参照フレームとの差を示す、Ａ５１とＡ５２の和とその動きベクトルＺ１０と、
ＭＰＥＧ４の４ＭＶ予測における左上マクロブロックと、奇数フィールド起点の参照フレームとの差を示す、Ａ５３とＡ５５の和とその動きベクトルＺ１１と、
ＭＰＥＧ４の４ＭＶ予測における右上マクロブロックと、偶数フィールド起点の参照フレームとの差を示す、Ｂ５１とＢ５２の和とその動きベクトルＺ１２と、
ＭＰＥＧ４の４ＭＶ予測における右上マクロブロックと、奇数フィールド起点の参照フレームとの差を示す、Ｂ５３とＢ５５の和とその動きベクトルＺ１３と、
ＭＰＥＧ４の４ＭＶ予測における左下マクロブロックと、偶数フィールド起点の参照フレームとの差を示す、Ｃ５１とＣ５２の和とその動きベクトルＺ１４と、
ＭＰＥＧ４の４ＭＶ予測における左下マクロブロックと、奇数フィールド起点の参照フレームとの差を示す、Ｃ５３とＣ５５の和とその動きベクトルＺ１５と、
ＭＰＥＧ４の４ＭＶ予測における右下マクロブロックと、偶数フィールド起点の参照フレームとの差を示す、Ｄ５１とＤ５２の和とその動きベクトルＺ１６と、
ＭＰＥＧ４の４ＭＶ予測における右下マクロブロックと、奇数フィールド起点の参照フレームとの差を示す、Ｄ５３とＤ５５の和とその動きベクトルＺ１７と、
これらの値から最適な動きベクトルの選択を行うベクトル選択部６１に入力し、動きベクトル７０を生成する。
【００３１】
図８は、本発明の実施例におけるベクトル選択部６１の詳細を示した図である。まず、最小値選択部７００から７１０は同一の構成をとり、連続的に入力される２つの入力のうち、その最小値、およびその動きベクトルをホールド可能なレジスタである。
【００３２】
最小値選択部７００はＺ０とＺ１が入力され、ＭＰＥＧ２の１６Ｘ８偶数フィールド予測における、上側マクロブロックの最適な動きベクトルとその誤差７０００を生成し、
最小値選択部７０１はＺ２とＺ３が入力され、ＭＰＥＧ２の１６Ｘ８偶数フィールド予測における、下側マクロブロックの最適な動きベクトルとその誤差７００１を生成し、
最小値選択部７０２はＺ４とＺ５が入力され、ＭＰＥＧ２の１６Ｘ８奇数フィールド予測における、上側マクロブロックの最適な動きベクトルとその誤差７００２を生成し、
最小値選択部７０３はＺ６とＺ７が入力され、ＭＰＥＧ２の１６Ｘ８奇数フィールド予測における、下側マクロブロックの最適な動きベクトルとその誤差７００３を生成し、
最小値選択部７０４はＺ０とＺ２の和およびとＺ１とＺ３の和が入力され、偶数フィールドのフィールド予測の最適な動きベクトルとその誤差７００４を生成し、
最小値選択部７０５はＺ４とＺ６の和およびとＺ５とＺ７の和が入力され、奇数フィールドのフィールド予測の最適な動きベクトルとその誤差７００５を生成し、
最小値選択部７０６はＺ０とＺ２とＺ４とＺ６の和およびとＺ１とＺ３とＺ８とＺ９の和が入力され、フレーム予測の最適な動きベクトルとその誤差７００６を生成し、
最小値選択部７０７はＺ１０とＺ１１が入力され、ＭＰＥＧ４の４ＭＶ予測における左上側マクロブロックの最適な動きベクトルとその誤差７００７を生成し、
最小値選択部７０８はＺ１２とＺ１３が入力され、ＭＰＥＧ４の４ＭＶ予測における右上側マクロブロックの最適な動きベクトルとその誤差７００８を生成し、
最小値選択部７０９はＺ１４とＺ１５が入力され、ＭＰＥＧ４の４ＭＶ予測における左下側マクロブロックの最適な動きベクトルとその誤差７００９を生成し、
最小値選択部７１０はＺ１６とＺ１７が入力され、ＭＰＥＧ４の４ＭＶ予測における右下側マクロブロックの最適な動きベクトルとその誤差７０１０を生成する。尚、生成した動きベクトルとその誤差７０００から７０１０をまとめて、動きベクトル１２とする。さらにこれらの動きベクトル１２は、レジスタマッピングを施し、図２中のバス１００を経由して、リードアクセスを可能とする。
【００３３】
また、閾値をもって、複数の動きベクトルのうち、ＭＰＥＧ２方式およびＭＰＥＧ４方式にて、それぞれ、より最適な動き検索方式を選択し、本値のみをリードアクセス可能とすることもできる。さらにこの時、閾値に関しては、レジスタマッピングを施し、バス１００を介して、ライトアクセスを可能とし、最適な動きベクトルの選択を、ソフトウェアにより制御可能とする。
【００３４】
【発明の効果】
上述の様に、本発明の実施形態によれば、画像符号処理において、処理量およびハードウェアコストを多大に必要とする動き検索処理を、共通のハードウェアで、ＭＰＥＧ２とＭＰＥＧ４という異なったアルゴリズムに対応可能となり、面積面において、コストダウンを図ることができる。また、ＭＰＥＧ２とＭＰＥＧ４向けの動きベクトルを同時に生成し、他の画像符号化処理を汎用プロセッサによるソフトウェアにて実行することにより、ＭＰＥＧ２のみの画像複合化、ＭＰＥＧ４のみの画像複合化、ＭＰＥＧ２とＭＰＥＧ４の画像複合同時処理が可能で、画像符号化システムの汎用性を向上できる。
【図面の簡単な説明】
【図１】画像符号化の動作フローを示す図である。
【図２】本発明の実施形態における画像符号化部のブロック図である。
【図３】本発明の実施形態における動き検索部を説明するための図である。
【図４】本発明の実施形態における入力画像バッファの入力形式を説明するための図である。
【図５】本発明の実施形態における誤差総和演算器を説明するための図である。
【図６】本発明の実施形態における誤差総和の生成順序を説明するための図である。
【図７】本発明の実施形態におけるベクトル算出部を説明するための図である。
【図８】本発明の実施形態におけるベクトル選択部を説明するための図である。
【符号の説明】
１…画像符号化部、２…入力画像データ、１０…参照画データ、１２…動きベクトル、２１…入力画像バッファＥ、２２…入力画像バッファＯ、２３…参照画像バッファＥ、２４…参照画像バッファＯ、４１、４２、４３、４４、４５…誤差総和演算器、６０…ベクトル算出部、６１…ベクトル選択部、１００…バス、１０１…動き検索部、１０３…汎用プロセッサ、１０４…主メモリ、７００、７０１、７０２、７０３、７０４、７０５、７０６、７０７、７０８、７０９、７１０…最小値選択部。
【図１】
2004179810.tif 000003
【図２】
2004179810.tif 000004
【図３】
2004179810.tif 000005
【図４】
2004179810.tif 000006
【図５】
2004179810.tif 000007
【図６】
2004179810.tif 000008
【図７】
2004179810.tif 000009
【図８】
2004179810.tif 000010