(57)【要約】【課題】半導体チップの基板への確実な実装、実装密度の向上、及び、半導体チップを実装した基板全体の薄型化を実現した積層型の半導体装置を提供することを目的とする。【解決手段】本発明の積層型の半導体装置は、複数の基板を絶縁層を介在させて積層して成る多層基板と、上記多層基板を構成する複数の基板間に介在する絶縁層内に配された１以上の半導体チップと、上記半導体チップの接続パッドと、当該接続パッドに対向する基板の接続パッドとの間を電気的に接続する接続ピンとを備えることを特徴とする。【選択図】        図１
2004200555.tif 000002
【特許請求の範囲】
【請求項１】
複数の基板を絶縁層を介在させて積層して成る多層基板と、
上記多層基板を構成する複数の基板間に介在する絶縁層内に配された１以上の半導体チップと、
上記半導体チップの接続パッドと、当該接続パッドに対向する基板の接続パッドとの間を電気的に接続する接続ピンとを備えることを特徴とする積層型の半導体装置。
【請求項２】
請求項１に記載の積層型の半導体装置において、
上記１以上の半導体チップの内の一部又は全部が両面に接続パッドを備える積層型の半導体装置。
【請求項３】
請求項１又は請求項２の何れかに記載の積層型の半導体装置において、
上記多層基板の表裏の面に、接地することで当該積層型の半導体装置のノイズシールドとして機能する接地用の接続パッドを設けた積層型の半導体装置。
【請求項４】
第１基板の複数の接続パッドが配設された面上に、未硬化状の第１電気絶縁層を積層する工程と、
複数の接続ピンが取り付けられた１以上の半導体チップを、各接続ピンが上記第１基板の対応する接続パッドの上に位置するように配する工程と、
上記１以上の半導体チップの上部を未硬化状の第２電気絶縁層で覆う工程と、
第２電気絶縁層の上に第２基板を積層し、第１基板と第２基板に互いに向き合う力を加えて、上記各接続ピンを第１電気絶縁層に貫通させて上記第１基板の対応する接続パッドに電気的に接続させる工程とを含む積層型の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の基板への実装密度の向上を図る技術に関する。
【０００２】
【従来の技術】
従来より、半導体装置の基板への実装密度を向上させるため、半導体装置を基板上に積み重ねて実装する技術が種々提案されている（例えば、特許文献１及び特許文献２を参照）。
【０００３】
【特許文献１】
特開平４−３６７２６１号公報
【特許文献２】
特開２００１−１６８２５５号公報
【０００４】
【発明が解決しようとする課題】
一般的に、半導体装置を実装した基板全体の厚みは薄いほうが好ましい。上記従来の技術によれば、半導体チップを封止しているプラスチック樹脂の厚みが基板の薄型化を妨げることになる。基板上に半導体チップを直接実装すれば基板の薄型化を図ることはできるが、半導体チップの上に別の半導体チップを積み重ねて実装密度を高めることは難しい。また、半導体チップを基板に直接実装する場合には、基板の撓みや温度変化による伸縮により半導体チップの位置ずれが発生しやすくなるといった問題が生じる。
【０００５】
本発明は、半導体チップの基板への確実な実装、実装密度の向上、及び、半導体チップを実装した基板全体の薄型化を実現した積層型の半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の第１の積層型の半導体装置は、複数の基板を絶縁層を介在させて積層して成る多層基板と、上記多層基板を構成する複数の基板間に介在する絶縁層内に配された１以上の半導体チップと、上記半導体チップの接続パッドと、当該接続パッドに対向する基板の接続パッドとの間を電気的に接続する接続ピンとを備えることを特徴とする。
【０００７】
本発明の第２の積層型の半導体装置は、上記１以上の半導体チップの内の一部又は全部が両面に接続パッドを備えることを特徴とする。
【０００８】
本発明の第３の積層型の半導体装置は、上記第１又は第２の積層型の半導体装置において、上記多層基板の表裏の面に、接地することで当該積層型の半導体装置のノイズシールドとして機能する接地用の接続パッドを設けたことを特徴とする。
【０００９】
本発明の積層型の半導体装置の製造方法は、第１基板の複数の接続パッドが配設された面上に、未硬化状の第１電気絶縁層を積層する工程と、複数の接続ピンが取り付けられた１以上の半導体チップを、各接続ピンが上記第１基板の対応する接続パッドの上に位置するように配する工程と、上記１以上の半導体チップの上部を未硬化状の第２電気絶縁層で覆う工程と、第２電気絶縁層の上に第２基板を積層し、第１基板と第２基板に互いに向き合う力を加えて、上記各接続ピンを第１電気絶縁層に貫通させて上記第１基板の対応する接続パッドに電気的に接続させる工程とを含むことを特徴とする。
【００１０】
【発明の実施の形態】
（１）発明の概要
本発明の積層型の半導体装置は、接続パッドに接続ピンを取り付けた半導体チップを、所定の位置において、多層基板の間に設ける電気絶縁性を示し、後で硬化可能な未硬化状樹脂の膜で包み込み、基板の間隔を狭める力を加えた後、上記未硬化状樹脂を硬化させたものである。
【００１１】
基板の間隔を狭める力を作用させることで、半導体チップの接続ピンは上記未硬化状樹脂の膜を貫き、対向する基板の対応する接続パッドに接合する。半導体チップと基板の間に絶縁層を介在させることで、半導体チップの回路と基板の回路とは短絡することを防止する。
【００１２】
例えば、上記未硬化状樹脂の膜として、電気絶縁性及び熱硬化性を示すプリプレグを用いた場合、加熱することにより基板同士が貼り合わされると共に、硬化して当該基板間に半導体チップを固定することができる。
【００１３】
なお、上記未硬化状樹脂の膜としては、時間の経過に伴い硬化するタイプの樹脂を用いることも考えられる。また、基板の熱膨張率等を考慮に入れた結果、半導体チップの位置のずれを許容範囲内に抑制できるのであれば、上記未硬化樹脂の膜を未硬化のままの状態で使用することも考えられる。このほうが基板のたわみに柔軟に対応できるということも考えられるからである。
【００１４】
このように、多層基板を構成する基板に半導体チップを直に取り付けることで当該半導体チップを実装した基板全体の薄型化、及び、多層基板の各層に半導体チップを挟み込むことによる実質的な半導体チップの多層化を図ると共に、半導体チップを電気絶縁性の膜で包み込むことで基板の撓みや温度変化による基板の伸縮により半導体チップの取付け位置がずれることを防止することができる。
【００１５】
また、半導体チップを多層基板間の電気絶縁膜に内包させることで、多層基板の厚みを殆ど増大させること無く半導体チップの実質的な積層を可能にする。更には、両面に回路及び接続パッドを設けた半導体チップを用意し、当該半導体チップを多層基板間に挟持すれば実装密度が更に向上する。
【００１６】
（２）実施の形態１
図１の（ａ）は、実施の形態１に係る積層型の半導体装置５５で使用する半導体チップ１の接続パッド２〜１０を備える面を上に向けて表した図である。各々同じサイズの接続パッド２〜１０の上には、略同じサイズ及び形状の金製の接続ピン１１〜１９が取り付けてある。半導体チップ１は、厚みＬ１が１２０μｍ、横Ｌ２×縦Ｌ３が１８ｍｍ×９．４ｍｍである。接続パッド２は、横Ｌ４×縦Ｌ５が０．１ｍｍ四方から０．１３ｍｍ四方の大きさのものを用意する。
【００１７】
図１の（ｂ）は、上記接続パッド２に取り付けた接続ピン１１を上から見た図である。接続パッド２に接する位置の接続ピン１１の直径Ｌ６は、約８０μｍである。
【００１８】
図１の（ｃ）は、図１の（ｂ）のＣ−Ｃ’断面図である。接続ピン１１の高さＬ７は、約９５μｍである。接続ピン１１の高さＬ７の値は、後に説明するように、当該半導体チップ１と実装基板間に設けられ、電気絶縁性及び熱硬化性を示す未硬化状樹脂の膜として使用するプリプレグの厚みよりも大きな値にする。
【００１９】
上記サイズ及び形状の接続ピン１１は、ワイヤボンディング方式の１つであるサーモソニックボンディングの技術を用いるワイヤボンディング装置を利用して形成することができる。具体的には、図２の（ａ）に示すように、サーモソニックボンディングの技術を用いるワイヤボンディング装置のワイヤの導出アーム３５に直径６０〜８０μｍの金の細線３６をセットし、更に、上記ワイヤの導出アーム３５の先端部分に絞り弁型のカッター３７を設けたものを用意する。まず、上記構成のアーム３５を用いて金の細線３６を基板１上の接続パッド２に接合させる。
【００２０】
次に、図２の（ｂ）に示すように、アーム３５から金の細線３６を導出しながらアーム３５を基板から引き離すと共に、絞り弁型のカッター３７を動作させる。これにより、金の細線３６は絞り込まれながら切断される。
【００２１】
上記アーム３５の移動及び絞り弁型のカッター３７を動作させることにより図２の（ｃ）に示すように、円錐状の接続ピン１１が形成される。
【００２２】
なお、当該接続ピン１１の製造は、サーモソニックボンディング技術を用いる一般的なワイヤボンディング装置が直径３０〜５０μｍの金の細線やアルミニウムの細線を半導体チップ上の６０μｍ×１００μｍ程度の接続パッド上に取り付けることができることを考慮すれば、上記構成のアーム３５が製造精度上何ら問題無く実現できることが解る。
【００２３】
上記接続ピン１１の形状は、電気絶縁性で、熱硬化性を示す未硬化状態の樹脂であるプリプレグの膜を突き破りやすいように、接続パッド２から離れる方向に尖った形状を持つことが好ましいが、図１の（ｃ）に示すように必ずしも円錐状でなくて良く、プリプレグを突き破って対向する基板の接続パッドに接合させることができるのであればその他の形状でも良い。
【００２４】
例えば、金の細線３６を接続パッド２に取り付けた後、アーム３５を当該金の細線３６を導出しながら接続パッド２から引き離す際に、絞り型のカッターの代わりに１枚のカッターを一方から徐々にせり出しながら切断する場合のように、円柱を斜めに切断した形状であっても良い。また、金の細線３６を金属パッド２に取り付け、必要な長さの金の細線３６を導出した後、アーム３５からの細線３６の導出を停止した状態で絞り弁型のカッター３７により切断した場合のように、ほぼ完全な円柱状であっても良いし、さらには、ボール状であっても良い。
【００２５】
また、周辺の配線と接触しないように、接続パッド内に取り付けることができ、かつ、プリプレグを確実に突き破ることができるのであれば、接続ピンとして金以外の導電性の金属又は合金、例えばアルミニウムを用いても良い。
【００２６】
図３は、実施の形態１にかかる多層型の半導体装置５５の製造方法を示す図である。当該多層型の半導体装置５５では、２枚の両面配線された基板２０及び基板５０の間に、プリプレグ４０，４１，４２で完全に包含した半導体チップ１を配置する。具体的には、まず、上面に接続パッド２２〜３０を備える厚さＬ１２＝１００μｍの基板２０を一番下に位置した後、当該基板２０の上に厚さＬ１１＝６０μｍのプリプレグ４０を敷く。次に、基板２０の接続パッド２２〜３０の直上に対応する接続ピン１１〜１９が位置するように半導体チップ１を配すると共に、当該半導体チップ１を型貫きした形状で、半導体チップ１と同じ厚さＬ１０＝１２０μｍのプリプレグ４１を上から嵌め込む。なお、プリプレグ４１として、半導体チップ１を型貫きした厚さ６０μｍのプリプレグを２枚重ねて用いても良い。次に、半導体チップ１の上面を覆うように厚さＬ９＝６０μｍのプリプレグ４２を敷く。最後に厚みＬ８＝１００μｍの両面基板５０を載せる。
【００２７】
両面基板５０を載せた後、プレス器で基板２０及び基板５０に互いに向き合う力をかける。これにより、半導体チップ１の接続ピン１１〜１９がプリプレグ４０を突き破り、基板２０上の接続パッド２２〜３０に接合する。この状態で加熱してプリプレグを硬化させれば、基板２０と基板５０が張り合わされると共に、半導体チップ１が基板間に固定され、基板２０及び５０で構成される多層型の半導体装置５５が完成する。
【００２８】
図４は、上記手順により製造された多層型の半導体装置５５の一部断面を示す図である。図示するように、半導体チップ１の接続パッド１０に取り付けていた接続ピン１９は、プリプレグ４０を突き破り、先端部が潰れて台形に変形した状態で基板２０の接続パッド３０に接合する。加熱により硬化したプリプレグ４１により半導体チップ１は位置決めされるため、製造後の温度変化による基板の伸びや使用中に生じる基板の撓みによって位置ずれが生じるのを効果的に抑制することができる。
【００２９】
例えば、２層構造（間に６０μｍのプリプレグが１枚）の配線基板上に半導体チップ１を樹脂モールドした通常の半導体装置を実装する場合、半導体装置の厚みを１ｍｍとすると全体の厚みは、１．２６ｍｍ以上になるのに対し、半導体装置５５の厚みは４４０μｍであり、半分以下の厚みに抑えることができる。
【００３０】
なお、プリプレグ４０及び４２の柔軟度が高く、厚みを調節することにより、、基板２０と基板５０に互いに向き合う力を作用した場合にプリプレグ４０及び４２が半導体チップ１の側部に回り込み、加熱処理により硬化した場合に半導体チップを固定することができる場合には、プリプレグ４１は無くても良い。
【００３１】
（３）変形例１
図５は、実施の形態１に係る多層型の半導体装置５５の変形例１である半導体装置５６の一部断面を示す図である。多層型の半導体装置５６は、上記多層型の半導体装置５５と同様の手法によって、両面配線基板６０及び基板６４で成る多層基板の間に、プリプレグ６１，６２，６３を介して、複数（本例では、２つ）の半導体チップ６５，６６を挟持したものである。半導体装置５６では、半導体チップ６５に取付けた接続ピンは、図中、両面配線基板６４の下側の面に設けた接続パッドに取り付けてあり、半導体チップ６６に取付けた接続ピンは、両面配線基板６０の上側の面に設けた接続パッドに取り付けてある。
【００３２】
半導体チップ６５及び半導体チップ６６の厚みは、基本的に同じにすべきであるが、薄い方の半導体チップの接続ピンを持たない面にプリプレグ６１又は６２の間にできる隙間を埋める充填用のプリプレグを用意するか、又は、プリプレグ６１〜６３の間に隙間が生じても、配線基板との安定した接続が妨げられないことを条件として、異なる厚みのものを用いることができる。
【００３３】
（４）変形例２
図６は、実施の形態１に係る積層型の半導体装置５５の変形例２である半導体装置５７の構成を示す図である。半導体装置５７は、５枚の基板７０〜７４を積層した積層型の半導体装置であり、基板７０と基板７１の間、及び、基板７３と基板７４との間に、５つの半導体チップをダイシングせず１群の半導体チップ７５及び７６として挟持したことを特徴とする。これにより、各チップ間の隙間を無くすことができ装置の小型化を図ることができると共に、かつ、基板間における各チップの位置ずれを防止することができる。
【００３４】
また、半導体装置５７のように、３枚以上の配線基板を積層することにより、実質的な半導体チップの積層構造を形成することができる。半導体装置５７の場合、半導体チップが４枚重なる部分が認められる。半導体チップを樹脂でモールドした通常の半導体装置の厚さは１ｍｍ程度であり、４個重ねるとリード部分及び実装基板も含めて４ｍｍ以上の厚みになるのに対して、半導体装置５７では、約１．５ｍｍ程度の厚みに抑えることができる。
【００３５】
（５）実施の形態２
実施の形態２に係る積層型の半導体装置４００は、両面に回路を備えた半導体チップ１００又は１５０を用意して、半導体チップを実装した多層基板の全体の厚さの一層の薄型化を図ることを特徴とする。
【００３６】
図７の（ａ）〜（ｃ）は、両面に回路を備える半導体チップの製造方法を示す図である。まず、図７の（ａ）に示すように、従来の製造工程を経てシリコンウェハ１００上の一方の面に集積回路を形成する。通常、シリコンウェハ１００は、厚みを考慮する必要の無い他のシリコンウェハと同じラインで製造するため少し厚い（約５００μｍ）。薄型化を図る必要のあるシリコンウェハは、回路の製造が終わった段階で、全体的に均一に薄く削るのが一般的である。
【００３７】
図７の（ｂ）に示すように、元々の厚みＬ１３＝５００μｍのシリコンウェハ１００の上には、厚みＬ１４＝２０μｍ程度の集積回路１０１が形成される。シリコンウェハ１００から、非回路製造側の面（図中、下側の面）より厚さＬ１５＝４００μｍの領域１０２を削除する。以下、当該削除処理後のウェハをシリコンウェハ１０３と表す。研削後の面に回路を形成するため、更に機械研磨を行い、０．１μｍ以下の平滑度にする。以下、シリコンウェハ１０３の集積回路１０１が製造されている面を第１面といい、上記研磨処理を施した面を第２面という。
【００３８】
図７の（ｃ）に示すように、第２面を化学洗浄したり、エッチング処理して回路形成する際、これらの処理が第１面に形成した集積回路１０１に影響を与えないように、第１面の全体を厚さＬ１６＝１５０μｍ程度の耐酸性のプラスティック樹脂１０４でマスキングする。当該プラスティック樹脂１０４は、第２面上に回路を作成した後、第１面の回路に影響を与えずに簡単に除去できる物を使用する。
【００３９】
図７の（ｄ）は、第２面上に接続パッドを含む回路１０５を製造した後のシリコンウェハ１１０の断面を表す図である。当該シリコンウェハ１１０をダイシングすることにより、両面に回路を備えた半導体チップが完成する。
【００４０】
上記製造方法の他、予めシリコンウェハ１００を１００μｍ程度にまで薄く削っておき、削除処理後のシリコンウェハ１０３の両面に回路１０１及び回路１０５を略同時に製造しても良い。この場合、エッチング処理等の非高温の環境下で行う化学的な処理の実行時には、必要に応じて非処理側の面を耐酸性のプラスティック樹脂で覆う。高温の雰囲気中で行う共通の処理の場合、上記プラスティック樹脂を外して両面とも同時に処理する。これにより、より複雑な回路を第２面に形成することが可能になる。
【００４１】
図８は、両面に回路を備える半導体チップの上記とは異なる製造方法を示す。まず、図８の（ａ）に示すように集積回路１２１及び１３１を形成した各々厚さ５００μｍのシリコンウェハ１２０，１３０から、非回路製造面より厚さ約４００μｍの領域１２２及び１３２を削除する。以下、削除処理後のウェハをシリコンウェハ１２３及び１３３と表す。
【００４２】
図８の（ｂ）に示すように、シリコンウェハ１２３及び１３３の非回路製造面で電気絶縁性で熱硬化性を有する未硬化状態にあるプリプレグ１４０を挟持した後、加熱してプリプレグを硬化させる。
【００４３】
図８の（ｃ）は、上記手順で製造されたシリコンウェハ１５０の一部断面を示す。当該シリコンウェハ１５０をダイシングすることで、両面に集積回路を備える半導体チップが完成する。
【００４４】
なお、シリコンウェハ１２０及び１３０上に形成した半導体チップのサイズが異なる場合には、薄く削った後のシリコンウェハ１２３及び１２３をダイシングして個々の半導体チップに分割し、分割後の半導体チップ同士をプリプレグ１４０により貼り合わせることも考えられる。
【００４５】
当該製造方法によれば、製造上の強度が許す限り、シリコンウェハ１２０及び１３０を薄く削ることができ、かつ、電気絶縁性のプリプレグ１４０を介してこれらを接合するため、電気的干渉を効果的に防止できるという利点を有する。
【００４６】
図９は、上記何れかの方法により製造された両面に回路を備える半導体チップを用いた積層型の半導体装置２００の構成を示す図である。半導体装置２００は、３枚の両面配線基板１５５，１５６，１５７を積層した積層型の半導体装置であり、基板１５５と基板１５６の間に、両面に回路を備える半導体チップ１５２，１５３を備え、基板１５６と基板１５７との間に両面に回路を備える半導体チップ１５０，１５１を備える。上述した両面に回路を備える半導体チップを用いることにより、図５に示したように、基板間に２個の半導体チップ６５，６６を互い違いの向きに向けて挟持する場合に比べて、半導体チップの占有面積を半分に減少することができる。また、２個の半導体チップ６５，６６を重ねて用いる場合に比べて半導体装置の薄型化を図ることができる。
【００４７】
また、半導体装置２００は、予め必要な半導体チップを全て多層基板内に内包しているため、例えば、点線で囲んで示す半導体装置１６０の基板１５７上への自由な配置が可能になる。
【００４８】
半導体チップを樹脂でモールドする通常の半導体装置の場合、２つの半導体チップを貼り合わせて成る両面に回路を有する１の半導体チップを用意しても、約倍に増えるリード同士の間隔の確保や、表裏に設けられる接続パッドと対応するリードへの正確なワイヤボンディングが難しいといった問題が生じる。しかし、本発明の半導体装置の場合、半導体チップを挟み込む基板に、対応する接続パッドを用意するだけで良く、上記のような問題は生じないといった利点を有する。
【００４９】
図１０は、実施の形態２に係る半導体装置２００の変形例の半導体装置２０１の一部断面を示す図である。半導体装置２０１は、上記半導体装置２００の基板１５５及び基板１５７の外接面に、当該積層型の半導体装置のノイズシールドとして機能する接地パッド１９１及び１９０を広範囲に設けたことを特徴とする。当該構成を採用することで、多層基板内に封止された半導体チップが外来ノイズにより誤動作することを効果的に防止することができる。なお、接地パッド１９０及び１９１は、基板１５５及び基板１５７の外接面全てに設けるのが好ましい。接続パッド１９０及び１９１は、半導体装置の動作時に使用する接地面も兼ねる。
【００５０】
以上に説明したように、実施の形態２に係る積層型の半導体装置２００及び２０１では、両面に回路を備える半導体チップを用意することで、実施の形態１に係る半導体装置５５、当該装置の変形例である半導体装置５６及び５７に比べて、一層の薄型化、即ち実装密度の向上を図ることができる。
【００５１】
【発明の効果】
本発明の積層型の半導体装置、及び、本発明の積層型の半導体装置の製造方法により製造させる半導体装置は、多層基板の間に半導体チップを直に取り付けることで当該半導体チップを実装した基板全体の薄型化、及び、多層基板の各層に半導体チップを挟み込むことによる実質的な半導体チップの多層化を図ると共に、半導体チップを電気絶縁性の膜で包み込んで固定することで基板の撓みや温度変化による基板の伸縮により半導体チップの取付け位置がずれることを防止することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、実施の形態１にかかる積層型の半導体装置に内包される半導体チップの構成を示す図である。
【図２】（ａ）〜（ｃ）は、半導体チップに接続ピンを形成する工程を説明するための図である。
【図３】実施の形態１に係る積層型の半導体装置の形成方法を説明するための図である。
【図４】実施の形態１に係る積層型の半導体装置の一部断面を示す図である。
【図５】実施の形態１に係る積層型の半導体装置の変形例１の一部断面を示す図である。
【図６】実施の形態１に係る積層型の半導体装置の変形例２の一部断面を示す図である。
【図７】実施の形態２に係る半導体装置が内包する両面に回路を備える半導体チップの製造方法について説明するための図である。
【図８】実施の形態２に係る半導体装置が内包する両面に回路を備える半導体チップの別の製造方法について説明するための図である。
【図９】実施の形態２に係る半導体装置の一部断面を示す図である。
【図１０】実施の形態２に係る半導体装置の変形例の一部断面を示す図である。
【符号の説明】１，６５，６６，７６，７５，１５０，１５１，１５２，１５３  半導体チップ、２〜１０  半導体チップ側の接続パッド、１１〜１９  接続ピン、２０，５０，６０，６４，７０，７１，７２，７３，７４，１５５，１５６，１５７  両面配線基板、２２〜３０  両面配線基板側の接続パッド、３５  アーム、３６  金の細線、３７  絞り弁型カッター、４０，４１，４２，６１，６２，６３  プリプレグ、５５，５６，５７，２００，３００  積層型の半導体装置、１００，１０３  シリコンウェハ、１０１，１０５，１２１，１３１積層回路、１９０，１９１  接地用パッド。
【図１】
2004200555.tif 000003
【図２】
2004200555.tif 000004
【図３】
2004200555.tif 000005
【図４】
2004200555.tif 000006
【図５】
2004200555.tif 000007
【図６】
2004200555.tif 000008
【図７】
2004200555.tif 000009
【図８】
2004200555.tif 000010
【図９】
2004200555.tif 000011
【図１０】
2004200555.tif 000012