(57)【要約】【課題】誘電体同軸共振器を用いた電圧制御発振器において設計通りの発振周波数を得る。【解決手段】他の外導体と電気的に分離された第１の分離外導体１９及び第２の分離外導体６を少なくとも誘電体同軸共振器１の実装面に形成する。誘電体同軸共振器１は、その実装面において、第１の分離外導体１９が第１の信号線路１２と接続され第２の分離外導体６が第２の信号線路１３と接続されるように、基板１５上に表面実装される。これによって、コンデンサＣ１，Ｃ２が等価的に形成され、内導体３からリード線を引き出すことなく表面実装が可能となる。【選択図】        図４
2004248110.tif 000002
【特許請求の範囲】
【請求項１】
発振信号を増幅する増幅回路と、
該増幅回路の出力を入力へ帰還させ、第１の容量性素子、該第１の容量性素子と増幅回路の入力の間に設けられた第２の容量性素子及び一端が接地され他端が第１の容量性素子と第２の容量性素子の間に接続された誘導性素子が基板上に実装された帰還回路と、
を含み、
帰還回路に入力される制御電圧によって増幅回路から出力される発振信号の周波数が制御される電圧制御発振器であって、
誘電体が内導体と接地外導体の間に挟まれ、内導体の一端が接地外導体に短絡された誘電体同軸共振器によって前記誘導性素子が形成されており、
前記誘電体同軸共振器には、さらに他の外導体と電気的に分離された第１の分離外導体及び第２の分離外導体が少なくとも実装面に形成されており、
前記誘電体同軸共振器は、その実装面において、第１の分離外導体が基板上に形成された第１の信号線路と接続され、第２の分離外導体が基板上に形成され増幅回路の入力と接続された第２の信号線路と接続されるように、基板上に表面実装されており、
第１の分離外導体及び内導体が誘電体を挟むことで前記第１の容量性素子が形成され、第２の分離外導体及び内導体が誘電体を挟むことで前記第２の容量性素子が形成されていることを特徴とする電圧制御発振器。
【請求項２】
請求項１に記載の電圧制御発振器であって、
前記帰還回路は、前記制御電圧が印加され、一端が接地され他端が前記第１の信号線路に接続された可変容量素子を有し、
前記制御電圧を変化させて可変容量素子の容量を変化させることにより、増幅回路から出力される発振信号の周波数が変化することを特徴とする電圧制御発振器。
【請求項３】
請求項１または２に記載の電圧制御発振器であって、
前記第１の分離外導体の面積が前記第２の分離外導体の面積より大きいことを特徴とする電圧制御発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電圧制御発振器、特に誘導性素子として誘電体同軸共振器を用いた電圧制御発振器に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
電圧制御発振器においては、入力される制御電圧によって発振周波数が制御される。そして、電圧制御発振器内の誘導性素子として、誘電体同軸共振器が用いられている。誘電体同軸共振器は、誘電体が内導体と外導体の間に挟まれ、内導体の一端が外導体に短絡された構造を有している。発振回路が形成される基板上に誘電体同軸共振器を実装する際は、一般的には内導体からリード線を引き出して基板上の信号線路と接続している。しかし、このリード線を引き出す誘電体同軸共振器の実装方法においては、リード線を基板上に接続する際の製造ばらつきにより、発振周波数の設計値との間に誤差が発生し、この誤差をなくすための調整作業が個別に必要となるという問題点がある。この問題点は発振周波数が高周波になるほど顕著となる。そこで、本発明の目的は、設計通りの発振周波数を得ることができる電圧制御発振器を提供することにある。なお、誘電体同軸共振器の一例として特許文献１に示すものが開示されている。
【０００３】
【特許文献１】
特開平７−１０６８０４号公報
【０００４】
【課題を解決するための手段】
このような目的を達成するために、第１の本発明に係る電圧制御発振器は、発振信号を増幅する増幅回路と、該増幅回路の出力を入力へ帰還させ、第１の容量性素子、該第１の容量性素子と増幅回路の入力の間に設けられた第２の容量性素子及び一端が接地され他端が第１の容量性素子と第２の容量性素子の間に接続された誘導性素子が基板上に実装された帰還回路と、を含み、帰還回路に入力される制御電圧によって増幅回路から出力される発振信号の周波数が制御される電圧制御発振器であって、誘電体が内導体と接地外導体の間に挟まれ、内導体の一端が接地外導体に短絡された誘電体同軸共振器によって前記誘導性素子が形成されており、前記誘電体同軸共振器には、さらに他の外導体と電気的に分離された第１の分離外導体及び第２の分離外導体が少なくとも実装面に形成されており、前記誘電体同軸共振器は、その実装面において、第１の分離外導体が基板上に形成された第１の信号線路と接続され、第２の分離外導体が基板上に形成され増幅回路の入力と接続された第２の信号線路と接続されるように、基板上に表面実装されており、第１の分離外導体及び内導体が誘電体を挟むことで前記第１の容量性素子が形成され、第２の分離外導体及び内導体が誘電体を挟むことで前記第２の容量性素子が形成されていることを特徴とする。
【０００５】
本発明によれば、誘電体同軸共振器に他の外導体と電気的に分離された第１の分離外導体及び第２の分離外導体が少なくとも実装面に形成されている。そして、誘電体同軸共振器は、その実装面において、第１の分離外導体が基板上に形成された第１の信号線路と接続され、第２の分離外導体が基板上に形成され増幅回路の入力と接続された第２の信号線路と接続されるように、基板上に表面実装される。これによって、誘電体が第１の分離外導体と内導体の間に挟まれた第１の容量性素子が形成され、誘電体が第２の分離外導体と内導体の間に挟まれた第２の容量性素子が形成される。このように、誘電体同軸共振器の基板上への実装については、第１の分離外導体及び第２の分離外導体を実装面において接続することによる表面実装なので、リード線のインダクタンスの影響をなくすことができる。また、コンデンサを基板上に実装することなく第１の容量性素子及び第２の容量性素子を形成できるので、実装による寄生リアクタンスの影響を抑えることができる。以上のように、本発明によれば、第１の容量性素子及び第２の容量性素子の寄生リアクタンス及びリード線のインダクタンスの製造ばらつきによる影響を抑えることができるので、設計通りの発振周波数を得ることができる。
【０００６】
第２の本発明に係る電圧制御発振器は、第１の本発明に記載の発振器であって、前記帰還回路は、前記制御電圧が印加され、一端が接地され他端が前記第１の信号線路に接続された可変容量素子を有し、前記制御電圧を変化させて可変容量素子の容量を変化させることにより、増幅回路から出力される発振信号の周波数が変化することを特徴とする。
【０００７】
第３の本発明に係る電圧制御発振器は、第１または第２の本発明に記載の発振器であって、前記第１の分離外導体の面積が前記第２の分離外導体の面積より大きいことを特徴とする。
【０００８】
この構成によれば、第１の分離外導体の面積を第２の分離外導体の面積より大きくして第１の容量性素子の容量を第２の容量性素子の容量より大きくすることにより、良好な位相雑音特性を得ることができ、さらに可変周波数帯域を広くすることができる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。
【００１０】
図１は、本発明の実施形態に係る電圧制御発振器の一例を示す等価回路図である。図１に示す等価回路においては、発振信号を増幅する増幅回路ＡＭＰと、増幅回路ＡＭＰの出力を入力へ帰還させる帰還回路ＦＢと、が備えられている。増幅回路ＡＭＰは、ｎｐｎトランジスタＴＲ１を含んでいる。帰還回路ＦＢは、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４、インダクタＬ１及びバラクタダイオードＣＤ１を含んでいる。そして、帰還回路ＦＢの制御端子ＩＮに入力される制御電圧によって増幅回路ＡＭＰの出力端子ＯＵＴから出力される発振信号の周波数が制御される。
【００１１】
ｎｐｎトランジスタＴＲ１については、ベースに帰還回路ＦＢからの発振信号が入力され、エミッタから出力端子ＯＵＴを介して発振信号が出力される。なお、コレクタには電源電圧Ｖｃｃが入力される。
【００１２】
可変容量素子としてのバラクタダイオードＣＤ１については、そのアノード側が接地され、そのカソード側が制御端子ＩＮに接続されている。制御端子ＩＮに入力される制御電圧はバラクタダイオードＣＤ１に印加され、制御電圧を変化させることでバラクタダイオードＣＤ１の容量を変化させることができる。
【００１３】
コンデンサＣ２は、制御端子ＩＮ及びバラクタダイオードＣＤ１のカソード側に接続されている。コンデンサＣ１は、コンデンサＣ２とｎｐｎトランジスタＴＲ１のベースの間に設けられている。インダクタＬ１の一端は接地され、他端はコンデンサＣ２とコンデンサＣ１の間に接続されている。コンデンサＣ３の一端は接地され、他端はｎｐｎトランジスタＴＲ１のエミッタ及び出力端子ＯＵＴに接続されている。コンデンサＣ４の一端はコンデンサＣ３に接続され、他端はコンデンサＣ１とｎｐｎトランジスタＴＲ１のベースの間に接続されている。
【００１４】
以上のように構成された電圧制御発振器においては、制御端子ＩＮに入力される制御電圧を変化させてバラクタダイオードＣＤ１の容量を変化させることにより、発振周波数を変化させることができる。ここでの発振周波数は、理論的には、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４の容量、インダクタＬ１のインダクタンス及びバラクタダイオードＣＤ１の容量によって定まる。ただし、実際の発振周波数については、これらの素子が基板上に実装されている場合の寄生リアクタンスも影響してくる。また、インダクタＬ１を誘電体同軸共振器によって構成し、内導体からリード線を引き出して基板上に実装した場合は、リード線のインダクタンスも実際の発振周波数に影響してくる。発振周波数が高周波になるほどそれらの影響は大きくなり、製造ばらつきにより所望の発振周波数との間に誤差が発生し、この誤差をなくすための調整作業が個別に必要となるという問題点を招きやすくなる。
【００１５】
そこで、本実施形態においては、誘導性素子としてのインダクタＬ１だけでなく、第１の容量性素子としてのコンデンサＣ２及び第２の容量性素子としてのコンデンサＣ１も誘電体同軸共振器１によって形成する。この場合、誘電体同軸共振器１は内導体からリード線を引き出すことなく基板上に表面実装される。これによって、コンデンサＣ１，Ｃ２の寄生リアクタンス及びリード線のインダクタンスの影響を抑え、安定した発振動作を実現する。
【００１６】
以下、誘電体同軸共振器１にコンデンサＣ１，Ｃ２を形成する構成について、図２〜４を用いて説明する。
【００１７】
図２，３は、本実施形態に係る電圧制御発振器に用いられる誘電体同軸共振器の構成を示す図であり、図２は展開図を示し、図３は図２でのＡ−Ａ断面図を示す。誘電体同軸共振器１においては、直方体形状の誘電体５の長手方向に貫通孔４が設けられており、貫通孔４の内壁に内導体３が形成されている。そして、誘電体５の外面には後述する構成の外導体が形成されている。内導体３の一端は外導体に短絡されている。以上の構成によって、誘電体５が内導体３と外導体の間に挟まれ、内導体３の一端は外導体に短絡された同軸構造が形成されている。ここで、発振信号の波長をλとすると、同軸構造の軸方向長さがλ／４より大きいときに誘導性を示すため、インダクタＬ１を誘電体同軸共振器によって形成するときは、同軸構造の軸方向長さはλ／４より大きい値に設定される。さらに、同軸構造の軸方向長さをλ／４に近い値とすることが好ましい。
【００１８】
本実施形態の誘電体同軸共振器１においては、誘電体５の外面に形成される外導体が分割されている。より具体的には、互いに電気的に分離された第１の分離外導体１９、第２の分離外導体６及び接地外導体２が誘電体５の外面に形成されている。そして、図２に示すように、第１の分離外導体１９の面積は第２の分離外導体６の面積より大きい。ここで、第１の分離外導体１９及び第２の分離外導体６については少なくとも実装面１ａに形成される。図２は、その一例として、第１の分離外導体１９を実装面１ａ、側面及び上面に形成し、第２の分離外導体６を実装面１ａ及び側面に形成した場合を示している。
【００１９】
次に、本実施形態の誘電体同軸共振器を電圧制御発振回路が形成される基板上に実装した構成について、図４を用いて説明する。
【００２０】
図４は、本実施形態に係る電圧制御発振器に用いられる誘電体同軸共振器の基板への実装状態を説明する斜視図である。ただし、図４においては、コンデンサＣ３，Ｃ４及び抵抗Ｒ１の素子の図示を省略している。図４に示すように、誘電体同軸共振器１は、その実装面１ａにおいて、第１の分離外導体１９が基板１５上に形成された第１の信号線路１２と接続され、第２の分離外導体６が基板１５上に形成された第２の信号線路１３と接続されるように、基板１５上に表面実装されている。ここで、第１の信号線路１２は制御端子ＩＮ（図４では図示を省略）及びバラクタダイオードＣＤ１のカソード側と接続されている。なお、バラクタダイオードＣＤ１のアノード側は接地導体９と接続されている。そして、第２の信号線路１３は、コンデンサＣ４（図４では図示を省略）及びｎｐｎトランジスタＴＲ１のベースと接続されている。また、誘電体同軸共振器１の基板１５上への表面実装の際は、接地外導体２は実装面１ａにおいて基板１５上に形成された接地導体９と接続される。
【００２１】
上記に示すように誘電体同軸共振器１を基板１５上に表面実装した場合、誘電体５が内導体３と接地外導体２の間に挟まれ、内導体３の一端が接地外導体２に短絡された同軸構造によってインダクタＬ１が等価的に形成される。また、第１の分離外導体１９及び内導体３が誘電体５を挟むことでコンデンサＣ２が等価的に形成され、第２の分離外導体６及び内導体３が誘電体５を挟むことでコンデンサＣ１が等価的に形成される。ここで、第１の分離外導体１９の面積は第２の分離外導体６の面積より大きいため、コンデンサＣ２の容量はコンデンサＣ１の容量より大きい。以上のようにして、誘電体同軸共振器１によってインダクタＬ１及びコンデンサＣ１，Ｃ２を等価的に形成することができる。
【００２２】
以上説明したように、本実施形態によれば、他の外導体と電気的に分離された第１の分離外導体１９及び第２の分離外導体６を少なくとも誘電体同軸共振器１の実装面１ａに形成している。そして、誘電体同軸共振器１を、その実装面１ａにおいて、第１の分離外導体１９が第１の信号線路１２と接続され第２の分離外導体６が第２の信号線路１３と接続されるように、基板１５上に表面実装している。これによって、誘電体同軸共振器１の基板１５上への実装については、内導体３からリード線を引き出した実装ではなく、第１の分離外導体１９及び第２の分離外導体６を実装面１ａにおいて接続することによる表面実装なので、リード線のインダクタンスの影響をなくすことができる。また、コンデンサＣ１，Ｃ２を誘電体同軸共振器１と別に基板１５上に実装することなく等価的に形成することができるので、コンデンサＣ１，Ｃ２の寄生リアクタンスの影響を抑えることができる。このように、本実施形態においては、コンデンサＣ１，Ｃ２の寄生リアクタンス及びリード線のインダクタンスの製造ばらつきによる影響を抑えることができるので、設計通りの発振周波数を得ることができる。さらに、基板１５上に実装するコンデンサの数を削減でき、発振回路の小型化を実現できる。
【００２３】
さらに、本実施形態によれば、第１の分離外導体１９の面積を第２の分離外導体６の面積より大きくすることにより、コンデンサＣ２の容量をコンデンサＣ１の容量より大きくしている。ここで、図１の等価回路においてｎｐｎトランジスタＴＲ１のベースより誘電体同軸共振器１を見ると、インダクタＬ１及びコンデンサＣ１でハイパスフィルタを構成しているため、コンデンサＣ１の容量を小さくすることでカットオフ周波数が高くなり低周波雑音の減衰効果を大きくできる。したがって、良好な位相雑音特性を得るためには、図１の等価回路におけるコンデンサＣ１の容量を小さくすることが好ましい。
【００２４】
また、図１の等価回路における発振周波数ｆは以下の（１）式で表される。
【００２５】
［数１］
ｆ＝１／（２×π×（Ｌ１×（Ｃｔ１＋Ｃｔ２））０．５）            （１）
ここで、Ｌ１はインダクタＬ１のインダクタンス（固定値）、Ｃｔ１はコンデンサＣ１，Ｃ３，Ｃ４の直列合成容量（固定値）である。Ｃｔ２はコンデンサＣ２とバラクタダイオードＣＤ１の直列合成容量（可変値）であり、コンデンサＣ２及びバラクタダイオードＣＤ１の容量をそれぞれＣ２及びＣＤ１とすると、以下の（２）式で表される。
【００２６】
［数２］
Ｃｔ２＝Ｃ２×ＣＤ１／（Ｃ２＋ＣＤ１）            （２）
（２）式においてＣ２の値が大きいほどＣｔ２に対するＣＤ１の影響が大きくなるため、Ｃ２の値が大きいほど発振周波数ｆに対するＣＤ１の影響が大きくなる。したがって、可変周波数帯域を広くするためには、図１の等価回路におけるコンデンサＣ２の容量を大きくすることが好ましい。
【００２７】
以上のことから、本実施形態によれば、第１の分離外導体１９の面積を第２の分離外導体６の面積より大きくすることにより、良好な位相雑音特性を得ることができ、さらに可変周波数帯域を広くすることができる。
【００２８】
本発明の適用が可能な電圧制御発振器の等価回路は、図１に示す回路に限られるものではない。少なくとも２つの容量性素子及び一端が接地され他端がこの容量性素子間に接続された誘導性素子を誘電体同軸共振器によって形成可能な電圧制御発振器であるならば本発明の適用が可能である。
【００２９】
以上、本発明の実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明の技術思想を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【図１】電圧制御発振器の一例を示す等価回路図である。
【図２】本発明の実施形態に係る電圧制御発振器に用いられる誘電体同軸共振器の構成を示す展開図である。
【図３】本発明の実施形態に係る電圧制御発振器に用いられる誘電体同軸共振器の構成を示す断面図である。
【図４】本発明の実施形態に係る電圧制御発振器に用いられる誘電体同軸共振器の基板への実装状態を説明する斜視図である。
【符号の説明】
１  誘電体同軸共振器、２  接地外導体、３  内導体、４  貫通孔、５  誘電体、６  第２の分離外導体、９  接地導体、１２  第１の信号線路、１３  第２の信号線路、１５  基板、１９  第１の分離外導体、ＡＭＰ  増幅回路、Ｃ１，Ｃ２，Ｃ３，Ｃ４  コンデンサ、ＣＤ１  バラクタダイオード、ＦＢ  帰還回路、Ｌ１  インダクタ、ＴＲ１  ｎｐｎトランジスタ。
【図１】
2004248110.tif 000003
【図２】
2004248110.tif 000004
【図３】
2004248110.tif 000005
【図４】
2004248110.tif 000006