(57)【要約】【課題】ＴＦＴのチャネル領域に入射する光の量を低減することにより、ＴＦＴ特性の劣化が抑制された半導体装置及びその製造方法を提供する。【解決手段】半導体装置は、半導体層３４上に形成された第１絶縁層３７と、第１絶縁層３７上に形成された導電層から形成され、半導体層３４のソース領域３４ｓ及びドレイン領域３４ｄにそれぞれ電気的に接続された第１導電部３８及び第２導電部３９と、第１導電部３８及び第２導電部３９の上に形成された第２絶縁層４０と、第２絶縁層４０上に設けられた上部遮光層４２とを有する。第１絶縁層３７は、屈折率ｎ１を有する第１層間絶縁層３７ａと、第１層間絶縁層上に形成され、屈折率ｎ１と異なる屈折率ｎ２を有する第２層間絶縁層３７ｂとを有する。【選択図】  図１
2004179450.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性表面を有する基板と、前記絶縁性表面上に形成された半導体層を有する薄膜トランジスタとを備えた半導体装置であって、
前記半導体層上に形成された第１絶縁層と、
前記第１絶縁層上に形成された導電層から形成され、前記半導体層のソース領域及びドレイン領域にそれぞれ電気的に接続された第１導電部及び第２導電部と、
前記第１導電部及び第２導電部の上に形成された第２絶縁層と、
前記第２絶縁層上に設けられた上部遮光層と
を有し、
前記第１絶縁層は、屈折率ｎ１を有する第１層間絶縁層と、前記第１層間絶縁層上に形成され、前記屈折率ｎ１と異なる屈折率ｎ２を有する第２層間絶縁層とを有する、請求項１に記載の半導体装置。
【請求項２】
前記第１導電部及び第２導電部はそれぞれ少なくとも一部に遮光性を有する材料を含み、前記第１導電部及び第２導電部の少なくとも一部が前記半導体層の少なくとも一部を覆っている、請求項１に記載の半導体装置。
【請求項３】
前記絶縁性表面と前記半導体層との間に設けられた下部遮光層と、前記下部遮光層と前記半導体層との間に形成された第３絶縁層とをさらに有する、請求項１または２のいずれかに記載の半導体装置。
【請求項４】
前記第１層間絶縁層の上面が略平坦である、請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記第１層間絶縁層の屈折率ｎ１は、前記第２層間絶縁層の屈折率ｎ２よりも小さい、請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記上部遮光層のチャネル幅方向のサイズは、前記第１導電部及び第２導電部のチャネル幅方向のサイズと略同じである、請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記半導体層と前記第１絶縁層との間にゲート絶縁膜を有し、前記ゲート絶縁膜上に、前記半導体層のチャネル領域を覆うゲート電極をさらに有している、請求項１から６のいずれかに記載の半導体装置。
【請求項８】
前記第１層間絶縁層の厚さ及び第２層間絶縁層の厚さは、第１絶縁層が反射防止膜として機能するように設定されている、請求項１から７のいずれかに記載の半導体装置。
【請求項９】
前記下部遮光層は高融点金属材料を含んでいる、請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
絶縁性表面を有する基板と、前記絶縁性表面上に形成された半導体層を有する薄膜トランジスタとを備えた半導体装置の製造方法であって、
前記絶縁性表面上に前記半導体層を形成する工程と、
前記半導体層上に第１絶縁層を形成する工程であって、前記半導体層上に、屈折率ｎ１を有する第１層間絶縁層を形成する工程と、前記第１層間絶縁層上に、前記屈折率ｎ１と異なる屈折率ｎ２を有する第２層間絶縁層を形成する工程とを含む工程と、
前記第１絶縁層上に、前記半導体層のうちソース領域及びドレイン領域となる部分と電気的に接続された導電層を形成する工程と、
前記導電層から、前記半導体層のうちソース領域及びドレイン領域となる部分とそれぞれ電気的に接続された第１導電部及び第２導電部を形成する工程と、
前記第１導電部及び第２導電部の上に第２絶縁層を形成する工程と、
前記第２絶縁層上に上部遮光層を設ける工程と
を包含する、半導体装置の製造方法。
【請求項１１】
前記半導体層を形成する工程の前に、
前記絶縁性表面上に下部遮光層を設ける工程と、
前記下部遮光層上に第３絶縁層を形成する工程と
をさらに含み、前記半導体形成工程において、前記半導体層は前記第３絶縁層上に形成される、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１層間絶縁層を形成する工程と前記第２層間絶縁層を形成する工程との間に、前記第１層間絶縁層の上面に平坦化処理を施す工程をさらに含む、請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記平坦化処理がＣＭＰ法によって実行される、請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記半導体層を形成する工程と前記第１絶縁層を形成する工程との間に、
前記半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記半導体層のうちチャネル領域となる部分を覆うゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体層に不純物をドープする工程と
をさらに含み、前記第１絶縁層を形成する工程において、前記第１絶縁層は前記ゲート電極の上に形成される、請求項１０から１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記各工程において、プロセス最高温度は９００℃以上１２００℃以下である、請求項１０から１４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁性基板上に形成された薄膜トランジスタを備える半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は、軽量、薄型および低消費電力などの利点から広く利用されている。特にアクティブマトリクス型液晶表示装置は、各画素毎にスイッチング素子を備えているため高精細で高品位の表示が可能である。
【０００３】
アクティブマトリクス型の液晶表示装置は、典型的には、マトリクス上に配置した複数の画素を有するアクティブマトリクス基板と、このアクティブマトリクス基板に対向して配置された対向基板とを有している。この両基板の間には、表示媒体である液晶材料が充填されて液晶層が形成される。アクティブマトリクス基板には、画像表示の一単位となる画素毎に画素電極が設けられ、各画素電極は、それぞれの画素電極に対応して配置されたスイッチング素子に接続されている。一方、対向基板には、画素電極と対向する電極（対向電極）が形成されている。
【０００４】
このような構成を有する液晶表示装置では、各画素電極に接続されたスイッチング素子のオン・オフを制御して、表示信号となる電圧を各画素電極に印加する。ある画素電極に電圧が印加されると、その画素電極と対向電極との間に存在する液晶層の液晶分子の配向状態が変化し、これによって、その画素電極と対応する画素を透過する光量が変化する。このように、液晶層を透過する光量を画素毎に制御することにより、全体として画像表示が行われる。
【０００５】
上記のスイッチング素子としては、薄膜トランジスタ（以下、「ＴＦＴ」と称する）、ダイオード等の非線形素子が用いられる。従来は、アモルファスシリコン薄膜を用いたＴＦＴが広く用いられているが、最近ではポリシリコン薄膜を用いたＴＦＴも注目されている。アモルファスシリコン薄膜を用いてスイッチング素子としてのＴＦＴ（画素用ＴＦＴ）を形成する場合は、ドライバーやコントローラ等の画素を駆動するための駆動回路のＴＦＴ（駆動回路用ＴＦＴ）は、画素用ＴＦＴが形成されたアクティブマトリクス基板の外部に設けられる。一方、ポリシリコン薄膜は、アモルファスシリコン薄膜の移動度（電界効果移動度）よりも高い移動度を有することができるため、ポリシリコン薄膜を用いて、高速動作が要求される駆動回路用ＴＦＴを形成できる。従って、ポリシリコン薄膜を用いると、画素用ＴＦＴのみでなく駆動回路用ＴＦＴもアクティブマトリクス基板上に一体に形成できる利点がある。
【０００６】
液晶表示装置は、自発光型ではないので、何らかの照明装置（光源）が必要である。例えば、透過型液晶表示装置の場合、液晶パネルの背後に照明装置（バックライト等）を配置して、液晶パネルに入射する光によって表示を行う。あるいは、プロジェクター（投影型表示装置）等では、メタルハライドランプ等の光源を用い、レンズ系と液晶表示パネルとを組み合わせて投影表示する。なお、反射型の場合、表示装置外部から液晶パネルへの入射光を反射電極（または反射層）により反射させることで表示を行っている。また、最近では、画素毎に透明電極と反射電極とを備えた透過・反射両用型（「半透過型」と呼ばれることもある。）液晶表示装置が携帯電話等の表示装置として利用されている。
【０００７】
アモルファスシリコンやポリシリコン等の半導体に光が入射すると、光が半導体に吸収される。この光吸収によって、導電帯には電子、荷電子帯には正孔がそれぞれ励起され、電子−正孔対が生成される。このような現象は、いわゆる光電効果（内部光電効果）と呼ばれている。ＴＦＴのチャネル領域、ソース領域およびドレイン領域を含む半導体層（特にチャネル領域）に光が入射すると、電子―正孔対に起因した光電流が発生し、ＴＦＴのオフ時のリーク電流を増大させることになる。これは、クロストークの発生、コントラストの低下等の原因となり、ＴＦＴの特性の劣化を引き起こす。
【０００８】
上記の問題を解決するため、遮光膜を有する液晶表示装置が特許文献１に提案されている。図６に、その液晶表示装置のアクティブマトリクス基板の概略断面図を示す。
【０００９】
図６に示すアクティブマトリクス基板では、ＴＦＴを構成する非晶質シリコンの半導体層６４の上方にブロッキング層６５、さらにその上方に屈折率の大きい遮光膜７０がそれぞれ設けられている。この遮光膜７０によって、上方から直接ＴＦＴに入射する光の量を低減することができる。
【００１０】
【特許文献１】
特開平９−３３９４４号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、図６のような遮光構造では、以下のような問題がある。
【００１２】
上方から進行してくる光が直接ＴＦＴに入射することは遮光膜７０によって防止できるが、様々な方向からの間接的な光がＴＦＴに入射する可能性がある。例えば、上方から進行してくる光が、遮光膜７０及びブロッキング層６５の端部で回折し、ＴＦＴの半導体層に入射する可能性がある。また、パッシベーション膜６９のうち遮光膜７０で覆われていない部分を通り抜けた光が、液晶表示装置の外部に設けられているレンズ、偏光板、ミラー等の光学部分、または液晶表示装置の内壁等に反射されて、遮光膜７０及びブロッキング層６５によって遮光されない角度でＴＦＴに入射してくる可能性がある。
【００１３】
特に、投影型の液晶表示装置においては、小型の液晶表示パネルを用いて画像を拡大投影するために、非常に強い光で液晶表示パネルが照射される。そのため、上述したような回折光や反射光の量も多くなる。従って、光電効果によるＴＦＴのオフリークをより効果的に低減するためには、ＴＦＴに直接入射する光量のみでなく、回折光や反射光がＴＦＴに入射する量も低減する必要がある。
【００１４】
上記の問題は、アクティブマトリクス型液晶表示装置に限られず、例えば電気泳動型表示装置等の非自発光型表示装置のアクティブマトリクス基板などの半導体装置においても問題となる。
【００１５】
本発明は、上記事情に鑑みてなされたものであり、その主な目的は、ＴＦＴのチャネル領域に入射する光の量を低減して、ＴＦＴの特性の劣化が抑制された半導体装置及びその製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明の半導体装置は、絶縁性表面を有する基板と、前記絶縁性表面上に形成された半導体層を有する薄膜トランジスタとを備えた半導体装置であって、前記半導体層上に形成された第１絶縁層と、前記第１絶縁層上に形成された導電層から形成され、前記半導体層のソース領域及びドレイン領域にそれぞれ電気的に接続された第１導電部及び第２導電部と、前記第１導電部及び第２導電部の上に形成された第２絶縁層と、前記第２絶縁層上に設けられた上部遮光層とを有し、前記第１絶縁層は、屈折率ｎ１を有する第１層間絶縁層と、前記第１層間絶縁層上に形成され、前記屈折率ｎ１と異なる屈折率ｎ２を有する第２層間絶縁層とを有することを特徴とし、そのことによって上記目的が達成される。
【００１７】
ある好ましい実施形態において、前記第１導電部及び第２導電部はそれぞれ少なくとも一部に遮光性を有する材料を含み、前記第１導電部及び第２導電部の少なくとも一部が前記半導体層の少なくとも一部を覆っている。
【００１８】
ある好ましい実施形態において、前記絶縁性表面と前記半導体層との間に設けられた下部遮光層と、前記下部遮光層と前記半導体層との間に形成された第３絶縁層とをさらに有する。
【００１９】
ある好ましい実施形態において、前記第１層間絶縁層の上面が略平坦である。
【００２０】
前記第１層間絶縁層の屈折率ｎ１は、前記第２層間絶縁層の屈折率ｎ２よりも小さいことが好ましい。
【００２１】
前記上部遮光層のチャネル幅方向のサイズは、前記第１導電部及び第２導電部のチャネル幅方向のサイズと略同じであることが好ましい。
【００２２】
前記半導体層と前記第１絶縁層との間にゲート絶縁膜を有し、前記ゲート絶縁膜上に、前記半導体層のチャネル領域を覆うゲート電極を有していてもよい。
【００２３】
好ましくは、前記第１層間絶縁層の厚さ及び第２層間絶縁層の厚さは、第１絶縁層が反射防止膜として機能するように設定されている。
【００２４】
前記下部遮光層は高融点金属材料を含んでいることが好ましい。
【００２５】
本発明の半導体装置の製造方法は、絶縁性表面を有する基板と、前記絶縁性表面上に形成された半導体層を有する薄膜トランジスタとを備えた半導体装置の製造方法であって、前記絶縁性表面上に前記半導体層を形成する工程と、前記半導体層上に第１絶縁層を形成する工程であって、前記半導体層上に、屈折率ｎ１を有する第１層間絶縁層を形成する工程と、前記第１層間絶縁層上に、前記屈折率ｎ１と異なる屈折率ｎ２を有する第２層間絶縁層を形成する工程とを含む工程と、前記第１絶縁層上に、前記半導体層のうちソース領域及びドレイン領域となる部分と電気的に接続された導電層を形成する工程と、前記導電層から、前記半導体層のうちソース領域及びドレイン領域となる部分とそれぞれ電気的に接続された第１導電部及び第２導電部を形成する工程と、前記第１導電部及び第２導電部の上に第２絶縁層を形成する工程と、前記第２絶縁層上に上部遮光層を設ける工程とを包含することを特徴とし、そのことによって上記目的が達成される。
【００２６】
ある好ましい実施形態において、前記半導体層を形成する工程の前に、前記絶縁性表面上に下部遮光層を設ける工程と、前記下部遮光層上に第３絶縁層を形成する工程とをさらに含み、前記半導体形成工程において、前記半導体層は前記第３絶縁層上に形成される。
【００２７】
ある好ましい実施形態において、前記第１層間絶縁層を形成する工程と前記第２層間絶縁層を形成する工程との間に、前記第１層間絶縁層の上面に平坦化処理を施す工程をさらに含む。前記平坦化処理がＣＭＰ法によって実行されることが好ましい。
【００２８】
前記半導体層を形成する工程と前記第１絶縁層を形成する工程との間に、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記半導体層のうちチャネル領域となる部分を覆うゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体層に不純物をドープする工程とをさらに含み、前記第１絶縁層を形成する工程において、前記第１絶縁層は前記ゲート電極の上に形成されてもよい。
【００２９】
前記各工程において、プロセス最高温度は９００℃以上１２００℃以下であることが好ましい。
【００３０】
【発明の実施の形態】
以下、図面を参照しながら、本発明による半導体装置の実施形態を説明する。ここでは、表示装置のアクティブマトリクス基板を例に説明するが、本発明はこれに限定されず、比較的強い光にさらされる半導体装置に適用される。
【００３１】
図１（ａ）及び（ｂ）は、本実施形態のアクティブマトリクス基板の構成を示す図である。図１（ａ）は、アクティブマトリクス基板のＴＦＴのチャネル方向に沿う概略断面図であり、図１（ｂ）は、チャネル領域に直交する方向（チャネル幅方向）に沿う概略断面図である。典型的には、このアクティブマトリクス基板上に表示媒体層（例えば液晶層）及び対向基板が設けられ、表示装置が構成される。なお、本明細書における「半導体装置」は、これらの表示装置をも広く含むものとする。
【００３２】
図示されているアクティブマトリクス基板は、ガラス基板等の絶縁性表面を有する基板３１を有している。基板３１上には、下部遮光層３２が設けられ、その上に、絶縁層３３が形成されている。絶縁層３３の上面は平坦化されている。絶縁層３３の上には、下部遮光層３２が設けられた位置に対応する位置に、ＴＦＴの活性層となる半導体層３４が形成されている。なお、下部遮光層３２及び絶縁層３３を設けず、半導体層３４を直接基板３１上に形成してもよい。好ましくは、半導体層３４の下方に、半導体層３４の面積以上の面積を有する下部遮光層３２を設ける。下部遮光層３２により、例えば透過型表示装置の光源からの光や表示装置の内外の部品等によって反射された光が、下方から半導体層３４に入射する量を低減することができる。
【００３３】
半導体層３４は、チャネル領域３４ｃと、チャネル領域３４ｃの両側に設けられたソース領域３４ｓ及びドレイン領域３４ｄとを有している。半導体層３４は、好ましくは、下部遮光層３２の面積よりも小さな面積で形成されている。半導体層３４及び絶縁層３３は、薄膜のゲート絶縁膜３５で覆われている。半導体層３４のチャネル領域３４ｃの上方には、ゲート絶縁膜３５を介して、ゲート電極３６が形成されている。
【００３４】
ゲート電極３６及びゲート絶縁膜３５上には、絶縁層３７が形成されている。本実施形態では、絶縁層３７は、第１層間絶縁層３７ａ上に第２層間絶縁層３７ｂが形成された積層構造を有している。第１層間絶縁層３７ａの上面は略平坦である。また、これらの層間絶縁層３７ａ及び３７ｂは互いに異なる屈折率ｎ１及びｎ２を有している。絶縁層３７は、半導体層３４のソース電極３４ｓ及びドレイン領域３４ｄにそれぞれ達するコンタクトホール３７ｃを有している。
【００３５】
絶縁層３７の上に形成された導電層から、ソース電極３８及びドレイン電極３９が形成されている。これらの電極３８及び３９はそれぞれ、コンタクトホール３７ｃ内のコンタクト部を介して半導体層３４のソース領域３４ｓ及びドレイン領域３４ｄに接続されている。典型的には、これらの電極３８、３９のうちのコンタクト部とそれ以外の部分とは、同じ導電性材料を用いて一体的に形成される。
【００３６】
ソース電極３８及びドレイン電極３９はそれぞれ、好ましくは遮光性を有する金属材料、例えばＡｌ等から形成されており、半導体層３４の少なくとも一部を覆っている。このような構成により、これらの電極３８及び３９は半導体層３４を遮光する機能を発揮することができる。
【００３７】
ソース電極３８及びドレイン電極３９の上には、窒化膜４０及び酸化膜４１がこの順に積層されている。窒化膜４０上には、上部遮光層４２が設けられている。典型的には、図１（ａ）及び（ｂ）に示すように、上部遮光層４２は半導体層３４全体を覆うように設けられる。ソース電極３８及びドレイン電極３９が遮光機能を有する場合は、この上部遮光層４２のチャネル幅方向の長さは、ソース電極３８およびドレイン電極３９の同方向の長さと同程度となるように形成されていることが好ましい。上部遮光層４２の面積が電極３８及び３９の面積よりも小さいと、上部遮光層４２が十分な遮光機能を発揮できない場合があるからである。一方、上部遮光層４２の面積が電極３８及び３９の面積よりも大きいと、上部遮光層４２の遮光性は向上するが、表示装置の開口率が低下する可能性があるからである。
【００３８】
本実施形態の半導体装置は、上記の構成を有しているので、ＴＦＴの半導体層３４に向かって上方から略垂直に進行してくる光を、上部遮光層４２、ソース電極３８及びドレイン電極３９によって遮断することができる。また、上部遮光層４２の周囲から半導体層３４に向かって進行してくる光や、上部遮光層４２やソース電極３８及びドレイン電極３９の端部で回折されて半導体層３４に向かって進行してくる光を、層間絶縁層３７ａ、３７ｂの界面で反射又は屈折させることができる。従って、半導体層３４に入射する光の量はより低減される。
【００３９】
層間絶縁層３７ａ、３７ｂの屈折率について、本願発明者らは、より効果的に半導体層３４（特に、チャネル領域３４ｃ）に入射する光の量を低減するための条件を求めた。以下に、そのシミュレーション結果について説明する。なお、シミュレーションには、波動光学シミュレータを利用した。
【００４０】
図２は、本願発明者らが実際に行った波動光学シミュレーションに用いた半導体装置のチャネル幅方向に沿った断面図である。この装置では、第１及び第２層間絶縁層の厚さをそれぞれ０．３９μｍに設定し、絶縁層３３及び窒化層４０の厚さをそれぞれ０．３８μｍ及び０．２２μｍに設定した。また、半導体層３４及び下部遮光層３２のチャネル幅方向の長さをいずれも２μｍとした。遮光機能を有する電極３８、３９及び上部遮光層４２のチャネル幅方向の長さをいずれも４μｍとした。シミュレーションは、図２の装置が、上方から基板３１に向かって垂直に進む平行光線にさらされる場合を想定し、第１層間絶縁層３７ａの屈折率ｎ１と第２層間絶縁層３７ｂの屈折率ｎ２の比（ｎ２／ｎ１）と、半導体層３４のチャネル領域３４ｃに入射する光量との関係を求めた。
【００４１】
シミュレーション結果を図３に示す。図３から、絶縁層３７を単独の材料により一層のみで形成した場合（ｎ１／ｎ２＝１）に比べて、絶縁層３７を屈折率の異なるニ層の積層構造とした場合は、チャネル領域３４ｃへの入射光量が小さいことがわかる。特に、第１層間絶縁層３７ａの屈折率ｎ１を第２層間絶縁層３７ｂの屈折率ｎ２より小さく設定（ｎ１＜ｎ２）した場合に、チャネル領域３４ｃに入射する光量が大幅に低減されている。この結果では、ｎ１／ｎ２の最適値は０．５から０．７の間であるが、最適値は各絶縁層の厚さや半導体層３４等の形状によって変化するものであるため、これに限定されない。
【００４２】
なお、このシミュレーションは、上方から基板３１に垂直に進行する光のみを対象にしており、それらの光の一部が電極３８及び３９等の端部で回折され、チャネル領域に向かって進行する際の、絶縁層３７によるチャネル領域３４ｃを遮光する効果を検討したものである。しかしながら、表示装置の内外の部品等で反射された光が、上部遮光層４２の周囲から任意の角度で進行してくる場合でも、絶縁層３７は同様の効果を有する。
【００４３】
この結果、絶縁層３７の有する遮光効果について以下のことがわかる。少なくとも絶縁層３７の第１層間絶縁層３７ａと第２層間絶縁層３７ｂとの界面での反射によって、チャネル領域３４ｃに向かって進行してくる反射光や回折光がチャネル領域に到達する量は低減される。特に、例示したようにｎ１＜ｎ２とすると、基板法線に対して傾斜した方向から入射した光の進行方向が第１層間絶縁層３７ａと第２層間絶縁層３７ｂとの界面における屈折によって基板法線方向に向けられるので、チャネル領域３４ｃに到達する光の量はさらに低減される（例えば、図２の回折光４３）。
【００４４】
第１層間絶縁層３７ａに用いる材料は特に限定しないが、好ましくはＳｉＯ２（屈折率：約１．４５）等の酸化物である。一方、第２層間絶縁層３７ｂに用いる材料も特に限定しないが、第１層間絶縁層３７ａの材料よりも高い屈折率（例えば屈折率２．４５以上２．９以下）を有する絶縁材料が好ましく、例えば二酸化チタン、チタニア、ルチル等を含む。
【００４５】
第１層間絶縁層３７ａの厚さ及び第２層間絶縁層３７ｂの厚さは、好ましくは、第１絶縁層３７が反射防止膜として機能するように設定されている。すなわち、絶縁層３７の上方から入射し、第１層間絶縁層３７ａと第２層間絶縁層３７ｂとの界面で反射して第２層間絶縁層３７ｂを通過する光と、第１層間絶縁層３７ａの下面で反射して第１及び第２層間絶縁層３７ａ、３７ｂを通過する光とが、干渉効果によって互いに打ち消し合うような厚さに設定される。これにより、任意に選択された特定の波長の光がチャネル領域に入射する量を効果的に低減できる。なお、第２層間絶縁層３７ｂの上面が平坦でなく、例えば台形状に設けた場合（図５）の第２層間絶縁層３７ｂの厚さとは、第２層間絶縁層３７ｂのうち半導体層３４の上方に位置する部分の厚さをいう。
【００４６】
第１層間絶縁層３７ａの上面は略平坦であることが好ましい。これにより、第１層間絶縁層３７ａ及び第２層間絶縁層３７ｂの厚さをより精確に制御できるようになる。同時に、平坦化された界面において光の乱反射が抑制され、かつ各層間絶縁層の屈折率を調整することによって、光の進行方向を所望の方向に制御することができるようになる。
【００４７】
上述した本実施形態の構成では、絶縁層３７は屈折率の異なる２層から構成されているが、３層以上の積層構造とすることもできる。その場合は、遮光効果を高めるために、下層になるほど屈折率を低く設定することが望ましい。
【００４８】
次に、図４（ａ）〜（ｅ）及び図５（ａ）〜（ｃ）を参照して、本発明の実施形態による半導体装置の製造方法を説明する。ここでは、アクティブマトリクス基板の製造方法を例に説明するが、本発明はこれに限定されない。
【００４９】
まず、図４（ａ）に示すように、ガラスまたは石英等から形成された透明絶縁性基板３１上に、例えば金属膜とシリコン膜との積層構造を有する下部遮光層３２を形成する。下部遮光層３２を形成は、ＣＶＤ法またはスパッタ法等を用いて、例えば高融点金属材料を含む金属とポリシリコン等とを基板３１表面に堆積した後、フォトリソグラフィ及びエッチング等を用いて所定形状にパターニングすることにより行う。
【００５０】
次に、図４（ｂ）に示すように、下部遮光層３２が形成された透明絶縁基板３１の全面に、ＳｉＯ２膜等の絶縁層３３を形成する。
【００５１】
この後、図４（ｃ）に示すように、絶縁層３３上に薄膜トランジスタの活性層となる半導体層３４を形成する。この半導体層３４は、非晶質、多結晶または単結晶等のＳｉ膜、Ｇｅ膜、ＧａＡｓ膜またはＧａＰ膜等を含む。半導体層３４の形成方法は特に限定されない。例えば多結晶シリコン膜によって半導体層３４を形成する場合は、絶縁層３３上に厚さ５０μｍ以上１５０μｍ以下の非晶質シリコン膜を堆積し、高温条件での熱処理またはレーザー光照射によって当該堆積膜を多結晶化させることにより形成することができる。形成された半導体層３４は、フォトリソグラフィ、エッチング等により、所定の形状にパターニングされる。なお、パターニング後、閾値電圧を抑制するために、半導体層３４に不純物イオンを注入する工程を実施してもよい。
【００５２】
続いて、半導体層３４が形成された絶縁膜３３の全面に亘って、図４（ｄ）に示すように、ゲート酸化膜３５を形成する。ゲート酸化膜３５は、ＣＶＤ法等を用いて新たに酸化膜を堆積する方法、半導体層３４の表面を酸化する方法、新たに堆積する方法及び半導体層３４の表面を酸化する方法の併用等によって形成される。ゲート酸化膜３５上には、半導体層３４のうちチャネル領域となる部分を覆うように、ゲート電極３６を形成する。
【００５３】
このゲート電極３６をマスクとして、図４（ｅ）に示すように、半導体層３４に、例えばＰ、Ｂ等の不純物イオンを注入する。ゲート電極３６の両側に位置する半導体層３４の領域には不純物イオンが注入されて、それぞれソース領域３４ｓ及びドレイン領域３４ｄとなる。マスクとなるゲート電極３６の直下の半導体層３４の領域は、不純物イオンが注入されず、チャネル領域３４ｃとなる。
【００５４】
次に、図５（ａ）に示すように、ゲート電極３６が形成されたゲート絶縁膜３５の全面に、例えば以下のような方法で絶縁層３７を形成する。
【００５５】
まず、第１層間絶縁層３７ａを、例えばＣＶＤ法により形成する。第１層間絶縁層３７ａに用いる材料は、例えば屈折率１．４５のＳｉＯ２である。第１層間絶縁層３７ａの形成後、好ましくは、第１層間絶縁層３７ａの表面に平坦化処理を施す。特に、第１層間絶縁層３７ａの表面の略全体が平坦化されると、光の屈折等を制御する上で有利である。平坦化処理は、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法、エッチバック法等によって行うことができる。なかでもＣＭＰ法が、以下の理由により、第１層間絶縁層３７ａの平坦化処理に適している。一般的に、高密度に集積された回路素子上に絶縁材料を堆積して得られた絶縁層は、下方の回路素子の形状に対応した凹凸を有している。エッチバック法では、絶縁層表面に亘って絶縁材料が除去されるので、エッチバック後の絶縁層の表面にそのような凹凸が残存しやすい。従って、絶縁層の表面は部分的に平坦化されるが、当該表面全体に亘って平坦化することは困難である。一方、ＣＭＰ法によると、絶縁層のうち凸部分が物理的に研磨されると同時に、微視的には絶縁層表面が化学的に研磨されるので、絶縁層表面全体を平坦にすることができる。
【００５６】
平坦化された第１層間絶縁層３７ａ上面に、例えばＣＶＤ法により第２層間絶縁層３７ｂを形成する。本実施形態では、第２層間絶縁層３７ｂは、半導体層３４上方で厚さが大きくなるように台形状に設けられているが、全面で略同一の厚さを有するように設けてもよいのは勿論である。第２層間絶縁層３７ｂに用いる材料は、例えば屈折率２．５の二酸化チタン等を用いて形成される。第１層間絶縁層３７ａ及び第２層間絶縁層３７ｂのそれぞれの厚さは、好ましくは、絶縁層３７が反射防止膜として機能するように設定される。
【００５７】
次に、絶縁層３７及びゲート絶縁膜３５に、半導体層３４のソース領域３４ｓ及びドレイン領域３４ｄに達するコンタクトホール３７ｃを形成する。続いて、絶縁層３７上面に亘って導電性材料を堆積して導電層を形成する。このとき、導電性材料はコンタクトホール３７ｃ内にも充填されるので、コンタクトホール３７ｃ内にも導電層（コンタクト部）が形成される。好ましい導電性材料は、例えばＡｌ、Ｔｉ、Ｗ等の遮光性を有する金属材料である。なお、上記導電層の形成は、コンタクトホール３７ｃに導電性材料を充填し、次いで、絶縁層３７上に導電性材料を堆積することによって行うこともできる。その場合は、コンタクトホール３７ａに充填される導電性材料と絶縁層３７上に堆積される導電性材料とが異なっていてもよい。このうち、少なくとも絶縁層３７上に堆積される導電性材料が遮光性を有すると、得られた電極３８及び３９が半導体層３４を遮光する機能を発揮できるので好ましい。
【００５８】
導電層を形成した後、導電層にエッチング等を施して、各コンタクト部をそれぞれ含むように所望の形状のソース電極３８及びドレイン電極３９を形成する。本実施形態では、ＣＦ４ガス、ＣＦ４とＣＨＦ３との混合ガス等を用いたドライエッチングを行い、チャネル幅方向に延びる形状のソース電極３８及びドレイン電極３９を形成する。
【００５９】
次に、図５（ｂ）に示すように、ソース電極３８及びドレイン電極３９がそれぞれ形成された第２層間絶縁層３７ｂの全面に窒化膜４０を形成し、続いて、酸化膜４１を形成する。この窒化膜４０及び酸化膜４１は、金属材料により形成されたソース電極３８及びドレイン電極３９を保護するためのパッシベーション膜として機能する。窒化膜４０を形成した後、水素化処理を行う。その後、窒化膜４０の表面を、例えばエッチバック、ＣＭＰ等により平坦化する。
【００６０】
平坦化された窒化膜４０上に、図５（ｃ）に示すように、ＣＶＤ法、スパッタ法等を用いて上部遮光層４２を設ける。上部遮光層４２は、下部遮光層３２と同様の遮光性材料を用いて、下部遮光層３２と同様の方法によって形成することができる。
【００６１】
次いで、窒化膜４０及び酸化膜４１に、ドレイン電極３９に達するコンタクトホールを形成する。次に、酸化膜４１上に、例えばＩＴＯ等を用いて透明金属膜を堆積させ、所定形状にエッチングして、画素電極を形成する。この画素電極は、前記コンタクトホールに充填された金属を介して、ドレイン電極３９に接続される。
【００６２】
上記の各工程において、プロセス最高温度は９００℃以上１２００℃以下とすることができる。特に、下部遮光層３２に高融点金属材料等の耐熱性の高い材料を用いると、上記のような比較的高温でも確実に製造できる。従って、比較的高いプロセス温度を必要とする特性の優れた半導体装置が得られる。
【００６３】
なお、基板３１は絶縁性表面を有していればよく、ガラス等の絶縁性基板でも、表面にＳｉＯ２等の絶縁膜を有する半導体基板でもよい。
【００６４】
下部遮光層３２の好ましい材料としては、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、ＣｒおよびＮｉなどの金属（各金属の融点は、Ｔａ：２９９０℃、Ｔｉ：１６６０℃、Ｗ：３４００℃、Ｍｏ：２６２０℃、Ｃｒ：１８６０℃、Ｎｉ：１４５０℃）、ポリシリコン等の半導体、ＭｏＳｉ２、ＴａＳｉ２、ＷＳｉ２、ＣｏＳｉ２、ＮｉＳｉ２およびＰｔＳｉなどの金属シリサイド、さらに、Ｐｄ２Ｓ、ＨｆＮ、ＺｒＮ、ＴｉＮ、ＴＡＮ、ＮｂＮ、ＴｉＣ、ＴａＣおよびＴｉＢ２などの金属化合物を例示することができる。下部遮光層３２は、単層構造を有していても良いし、上記材料を組み合わせた積層構造を有していてもよい。上記の材料は、成膜が容易であり、かつ遮光性に優れている。また、上記金属材料の融点は１４５０℃以上、シリコン膜の融点は約１４００℃、シリサイド膜の融点は１３００℃〜１５００℃であるため、これらの膜を用いて形成された下部遮光層３２は極めて高い耐熱性を有する。そのため、下部遮光層３２を形成する後の製造工程において、９００℃以上１２００℃以下の高温で熱処理を行うこともできる。さらに、このように耐熱性に優れた下部遮光層は、通常のバックライトはもちろん、プロジェクション用のハライドランプのような強力な光を発するランプを用いた表示装置にも適用され得る。
【００６５】
下部遮光層３２上に設けられる絶縁層３３の厚さは、好ましくは、絶縁層３３が反射防止膜として機能するように設定される。すなわち、上方から絶縁層３３に入射し、下部遮光層３２で反射して絶縁膜３３を通過する光と、絶縁層３３上面で反射した光とが、干渉効果によって互いに打ち消されるような厚さに設定される。これにより、特定の波長を有する光の半導体層３４への入射量をより効果的に低減することが可能となる。なお、絶縁層３３の最適な厚さは、対象とする波長によって異なる。
【００６６】
上部遮光層４２の好ましい材料は、上述した下部遮光層３２の好ましい材料と同じである。また、上部遮光層４２の好ましい形状は、遮断しようとする光の進路、上部遮光層４２と半導体層３４との距離、適用しようとする半導体装置の構成等により異なる。典型的には、図１（ｂ）に示すように、上部遮光層４２のチャネル幅方向の長さは、ソース電極３８及びドレイン電極３９の同方向の長さと略同じである。さらに、図１（ｂ）に示すように、上部遮光層４２と電極３８、３９とは、窒化層４０を介して略重なっている。このように構成すると、上部遮光層４２と電極３８、３９との組み合わせにより、実質的に遮光される面積を上部遮光層４２の面積よりも大きくすることができる。特に、本実施形態の半導体装置が表示装置である場合は、上部遮光層４２の面積を大きくしなくても遮光効果を高めることができるので、開口率の低下を抑えることができる。
【００６７】
また、上記実施形態では、トップゲート型ＴＦＴを採用しているが、代わりにボトムゲート型のＴＦＴを採用しても同様の遮光効果が得られる。その場合は、例えば、下部遮光層３２の代わりにゲート電極をチャネル領域の下方に設ける構成にしてもよい。
【００６８】
本発明の半導体装置のＴＦＴとしては、トップゲート型のＴＦＴを採用する方が好ましい。下部遮光層３２が設置しやすいこと、ゲート電極３６によりチャネル領域３４ａの直上で遮光できること、製造工程においてゲート電極３６をマスクとして利用できること等の理由からである。
【００６９】
【発明の効果】
本発明によれば、ＴＦＴのチャネル領域に入射する光の量を低減することができるので、ＴＦＴ特性の劣化が抑制される。
【００７０】
本発明の半導体装置は、透過型液晶表示装置、透過・反射両用型液晶表示装置および投影型液晶表示装置や電気泳動型表示装置など非自発光型表示装置に好適に適用される。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、本発明による半導体装置の実施形態の概略構成を示す断面図である。
【図２】波動光学シミュレーションに用いた半導体装置の概略構成を示す断面図である。
【図３】絶縁層の屈折率とチャネル領域に入射する光量との関係についてのシミュレーション結果を示すグラフである。
【図４】（ａ）〜（ｅ）は、本発明による半導体装置の製造方法の実施形態を示す工程断面図である。
【図５】（ａ）〜（ｃ）は、本発明による製造方法の実施形態を示す工程断面図である。
【図６】従来の半導体装置の概略構成を示す断面図である。
【符号の説明】
３１    絶縁性基板
３２    下部遮光層
３３    絶縁層
３４    半導体層
３５    ゲート絶縁膜
３６    ゲート電極
３７    絶縁層
３７ａ  第１層間絶縁層
３７ｂ  第２層間絶縁層
３８    ソース電極
３９    ドレイン電極
４０    窒化膜
４１    酸化膜
４２    上部遮光層
６１    ガラス基板
６２    ゲート電極
６３    ゲート絶縁膜
６４    α―Ｓｉ半導体層
６５    ブロッキング層
６６    金属半導体化合物層
６７    低抵抗半導体層
６８    ソース・ドレイン電極層
６９    パッシベーション膜
７０    遮光膜
７２    液晶層
【図１】
2004179450.tif 000003
【図２】
2004179450.tif 000004
【図３】
2004179450.tif 000005
【図４】
2004179450.tif 000006
【図５】
2004179450.tif 000007
【図６】
2004179450.tif 000008