(57)【要約】      （修正有）【課題】ゴースト不具合を解消した蛍光表示管の駆動回路を提供する。【解決手段】フィラメントと、グリッド電極と、セグメント電極と、を有する蛍光表示管に対して、前記グリッド電極をパルス駆動するグリッド駆動手段と、前記セグメント電極をパルス駆動するセグメント駆動手段と、前記グリッド駆動手段の出力のデューティー比を調整可能とする第１の制御手段と、前記セグメント駆動手段の出力のデューティー比を調整可能とする第２の制御手段と、を有する蛍光表示管駆動回路であって、前記第１の制御手段又は前記第２の制御手段の少なくともいずれか一方を選択するための選択手段を有することを特徴とする蛍光表示管駆動回路。【選択図】      図１
2004301904.tif 000002
【特許請求の範囲】
【請求項１】
フィラメントと、グリッド電極と、セグメント電極と、を有する蛍光表示管に対して、前記グリッド電極をパルス駆動するグリッド駆動手段と、前記セグメント電極をパルス駆動するセグメント駆動手段と、前記グリッド駆動手段の出力のデューティー比を調整可能とする第１の制御手段と、前記セグメント駆動手段の出力のデューティー比を調整可能とする第２の制御手段と、を有する蛍光表示管駆動回路であって、
前記第１の制御手段又は前記第２の制御手段の少なくともいずれか一方を選択するための選択手段を有することを特徴とする蛍光表示管駆動回路。
【請求項２】
前記蛍光表示管駆動回路は、
外部から前記第１の制御手段又は前記第２の制御手段の少なくともいずれか一方を選択するためのデータを受信し、
前記選択手段は、
前記外部から受信するデータに基づいて、前記第１の制御手段又は前記第２の制御手段の少なくともいずれか一方を選択することを特徴とする請求項１に記載の蛍光表示管駆動回路。
【請求項３】
前記選択手段は、
前記第１の制御手段を選択しない場合、前記グリッド駆動手段の出力を所定デューティー比とし、
前記第２の制御手段を選択しない場合、前記セグメント駆動手段の出力を所定デューティー比とすることを特徴とする請求項１又は２に記載の蛍光表示管駆動回路。
【請求項４】
前記蛍光表示管駆動回路は、前記フィラメントをパルス駆動するフィラメント駆動手段を有する半導体集積回路であり、前記フィラメントをパルス駆動するための電圧を生成するスイッチング素子を外部に接続可能とすることを特徴とする請求項１乃至３のいずれかに記載の蛍光表示管駆動回路。
【請求項５】
前記フィラメントをパルス駆動するための電圧を生成するスイッチング素子を有することを特徴とする請求項１乃至３のいずれかに記載の蛍光表示管駆動回路。
【請求項６】
前記蛍光表示管駆動回路は、半導体集積回路であり、前記スイッチング素子を外部に接続可能とすることを特徴とする請求項５に記載の蛍光表示管駆動回路。
【請求項７】
前記蛍光表示管駆動回路は、前記スイッチング素子を集積化した半導体集積回路であることを特徴とする請求項５に記載の蛍光表示管駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、蛍光表示管の表示品位を向上させる蛍光表示管駆動回路に関する。
【０００２】
【従来の技術】
蛍光表示管（Ｖａｃｕｕｍ  ｆｌｕｏｒｅｓｃｅｎｔ  Ｄｉｓｐｌａｙ、以下、ＶＦＤと称す）は、真空容器の中で、フィラメントと呼ばれる直熱形カソードに電圧を印加してフィラメントを発熱させることにより熱電子を放出させ、その熱電子をグリッド電極にて加速させてアノード（セグメント）電極上の蛍光体に衝突発光させることにより所望のパターンを表示する自発光型の表示デバイスのことである。ＶＦＤは、視認性、多色化、低動作電圧、信頼性（耐環境性）などの面において優れた特徴を有しており、自動車用、家電用、民生用など様々な用途・分野において利用されている。
【０００３】
ここで、ＶＦＤの駆動を用途とした従来のＶＦＤ駆動回路では、ＶＦＤ使用時における周囲の環境条件（周囲照度など）に応じて、ＶＦＤを適切な輝度にて表示させるために、ＶＦＤの輝度調整を行う仕組みが備わっている。例えば、この仕組みとして、グリッド電極に印加される電圧（以下、グリッド電圧と称す）のデューティー比を調整するグリッドディミングと呼ばれる手法や、セグメント（アノード）電極に印加される電圧（以下、セグメント電圧と称す）のデューティー比を調整するアノードディミングと呼ばれる手法がある。なお、グリッドディミングは、グリッド電圧のパルス幅が変動することによって、フィラメントとグリッド電極との間の熱電子量が一定とはならないので、ＶＦＤの表示品位を低下させるといわれている。そのため、昨今では、グリッドディミングと比べて、アノードディミングが注目されてきている。
【０００４】
グリッド・アノードディミングは、例えば、図７（ａ）に示すようなディマー調整データとディマー値との対照表に基づいて行われる。なお、ディマー調整データとは、グリッド電圧やセグメント電圧のデューティー比として設定可能な値と対応づけられたデータであり、外部からＶＦＤ駆動回路に対してグリッド・アノードディミングを行う場合に指定される。また、ディマー調整データは、例えば、図７（ａ）に示すＤＭ０をＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）とした１０ビットのバイナリデータ（ＤＭ０〜ＤＭ９）のように、グリッド・アノードディミングの分解能に応じたビット数のバイナリデータとすることができる。一方、ディマー値とは、グリッド電圧やセグメント電圧のデューティー比として設定可能な値のことであり、図７（ｂ）の波形図に示されたパルス幅ＴＷとパルス周期Ｔとを用いて、”パルス幅ＴＷ／パルス周期Ｔ”と定義することができる。
【０００５】
従来のＶＦＤ駆動回路は、このようなグリッドディミングやアノードディミングを実施する場合に、
実施形態Ａ：
グリッドディミングのみを実施する形態（例えば、非特許文献１参照）
実施形態Ｂ：
アノードディミングのみを実施する形態（例えば、非特許文献２参照）
実施形態Ｃ：
グリッドディミング及びアノードディミングを同時に実施する形態（例えば、非特許文献３参照）
のいずれかを採用していた。
【０００６】
【非特許文献１】
”ＯＫＩ電子デバイス  ＭＳＣ１２０５  データシート（Ｊ２Ｃ００１８−２７−Ｙ３）”、  ［ｏｎｌｉｎｅ］、１９９８年１月作成、沖電気工業（株）、［平成１５年３月２８日検索］、インターネット
＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｏｋｉｓｅｍｉ．ｃｏｍ／ｄａｔａｄｏｃｓ／ｄｏｃ−ｊｐｎ／ｍｓｃ１２０５．ｐｄｆ＞
【０００７】
【非特許文献２】
”ＯＫＩ電子デバイス  ＭＬ９２１３  データシート（ＦＪＤＬ９２１３−０１）”、  ［ｏｎｌｉｎｅ］、２０００年９月作成、沖電気工業（株）、［平成１５年３月２８日検索］、インターネット
＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｏｋｉｓｅｍｉ．ｃｏｍ／ｄａｔａｄｏｃｓ／ｄｏｃ−ｊｐｎ／ＦＪＤＬ９２１３−０１．ｐｄｆ＞
【０００８】
【非特許文献３】
”ＯＫＩ電子デバイス  ＭＳＣ１２０５−０１  データシート（ＦＪＤＬ１２１５−０３）”、  ［ｏｎｌｉｎｅ］、２０００年９月作成、沖電気工業（株）、［平成１５年３月２８日検索］、インターネット
＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｏｋｉｓｅｍｉ．ｃｏｍ／ｄａｔａｄｏｃｓ／ｄｏｃ−ｊｐｎ／ＦＪＤＬ１２１５−０３．ｐｄｆ＞
【０００９】
【発明が解決しようとする課題】
ここで、「ゴースト不具合」と呼ばれる現象について、図８（ａ）〜（ｃ）に示すような、２桁の７セグメントを表示パターンとするＶＦＤの表示動作を一例に挙げて説明する。
【００１０】
図８（ａ）に示すように、まず期間１Ｔでは、グリッド電極Ｇ１に対応する桁がスキャンされる（グリッド電極Ｇ１が駆動される）とともに、セグメント電極Ｓｍが駆動されるので、図８（ｂ）に示すセグメントＳｍ（１）が点灯する。
つぎに、期間２Ｔでは、グリッド電極Ｇ２に対応する桁がスキャンされる（グリッド電極Ｇ２が駆動される）とともに、セグメント電極Ｓｍが駆動されるので、図８（ｂ）に示すセグメントＳｍ（２）が点灯する。ここで、本来であれば、セグメントＳｍ（２）が点灯する前に、グリッド電極Ｇ１に印加されるグリッド電圧が、グリッド電極Ｇ１が駆動されないレベルにまで下降し、期間１Ｔにおいて点灯していたセグメントＳｍ（１）が消灯することになる。
しかしながら、図８（ａ）の破線部Ｐ内に示すように、ＶＦＤ駆動回路の当該出力端子とＶＦＤのグリッド電極Ｇ１との間の配線の抵抗成分や容量成分等に起因して、グリッド電極Ｇ１に印加されるグリッド電圧の波形は鈍りを生じる。そのため、図８（ｂ）に示すように、セグメントＳｍ（１）及びセグメントＳｍ（２）をともに点灯する期間が生じてしまうことになる。
【００１１】
なお、このような現象は、一般的に「ゴースト不具合」と呼ばれており、ＶＦＤの表示品位を低下させる一つの要因となっている。ＶＦＤ駆動回路は、このような「ゴースト不具合」を解消するために、グリッド電極に印加されるグリッド電圧の鈍りの影響を考慮して、グリッド電圧のデューティー比を適切な値に調整（グリッドディミング）しなければならない。
【００１２】
一方、図８（ａ）に示す破線部Ｑ内においても、図８（ｃ）に示すような「ゴースト不具合」が発生している。なお、この場合、本来であれば、期間４Ｔにおいて図８（ｃ）に示すセグメントＳｎ（２）が点灯する前に、セグメント電極Ｓｍに印加されるセグメント電圧が、セグメント電極Ｓｍが駆動されないレベルにまで下降するので、期間３Ｔにおいて点灯していた図８（ｃ）に示すセグメントＳｍ（２）が消灯することになる。
しかしながら、前述したグリッド電圧の波形の鈍りと同様な原因によって、セグメント電極Ｓｍに印加されるセグメント電圧が鈍り、図８（ｃ）に示すように、セグメントＳｍ（２）及びセグメントＳｎ（２）がともに点灯する期間を生じる。なお、この場合、ＶＦＤ駆動回路は、セグメント電極に印加されるセグメント電圧の鈍りの影響を考慮して、セグメント電圧のデューティー比を適切な値に調整（アノードディミング）しなければならない。
【００１３】
以上が「ゴースト不具合」と呼ばれる現象の説明である。ところで、従来のＶＦＤ駆動回路において、前記実施形態Ａ又は前記実施形態Ｂでは、グリッドディミング又はアノードディミングのいずれか一方しか実施できないので、前述したような「ゴースト不具合」を完全に解消することができなかった。
【００１４】
また、従来のＶＦＤ駆動回路の前記実施形態Ｃでは、前述したような「ゴースト不具合」を解消するために、グリッドディミング及びアノードディミングを同時に実施することになる。しかしながら、アノードディミングのみを実施すれば十分な場合に（例えば、図８に示す破線部Ｑの場合）、アノードディミングと同時にグリッドディミングをも実施することになる。そのため、前述したように、グリッドディミングによって、フィラメントとグリッド電極との間の熱電子量が一定とならず、ＶＦＤの表示品位が低下するという問題が生じることになる。
【００１５】
本発明は、前述したような経緯に基づいてなされたものであり、その目的は、ＶＦＤの表示品位を向上させるＶＦＤ駆動回路を提供することである。
【００１６】
【課題を解決するための手段】
前記課題を解決するための主たる本発明は、フィラメントと、グリッド電極と、セグメント電極と、を有する蛍光表示管に対して、前記グリッド電極をパルス駆動するグリッド駆動手段と、前記セグメント電極をパルス駆動するセグメント駆動手段と、前記グリッド駆動手段の出力のデューティー比を調整可能とする第１の制御手段と、前記セグメント駆動手段の出力のデューティー比を調整可能とする第２の制御手段と、を有する蛍光表示管駆動回路であって、前記第１の制御手段又は前記第２の制御手段の少なくともいずれか一方を選択するための選択手段を有することである。
【００１７】
本発明に係る蛍光表示管駆動回路は、適宜なタイミングにて、グリッド駆動手段の出力のデューティー比調整（グリッドディミング）又はセグメント駆動手段の出力のデューティー比調整（アノードディミング）の少なくともいずれか一方を選択して行うことができる。このことは、例えば、グリッド電極又はセグメント電極における電圧の鈍りに起因した「ゴースト不具合」を解消することができる。すなわち、本発明に係る蛍光表示管駆動回路を用いることによって、蛍光表示管の表示品位を向上させることが可能となる。
本発明の他の特徴については、添付図面及び本明細書の記載により明らかにする。
【００１８】
【発明の実施の形態】
＝＝＝  開示の概要  ＝＝＝
以下の開示により、少なくとも次のことが明らかにされる。
フィラメントと、グリッド電極と、セグメント電極と、を有する蛍光表示管に対して、前記グリッド電極をパルス駆動するグリッド駆動手段と、前記セグメント電極をパルス駆動するセグメント駆動手段と、前記グリッド駆動手段の出力のデューティー比を調整可能とする第１の制御手段と、前記セグメント駆動手段の出力のデューティー比を調整可能とする第２の制御手段と、を有する蛍光表示管駆動回路であって、前記第１の制御手段又は前記第２の制御手段の少なくともいずれか一方を選択するための選択手段を有する。
【００１９】
このように、本発明に係る蛍光表示管駆動回路は、適宜なタイミングにて、グリッド駆動手段の出力のデューティー比調整（グリッドディミング）又はセグメント駆動手段の出力のデューティー比調整（アノードディミング）の少なくともいずれか一方を選択して行うことができる。このことは、例えば、グリッド電極又はセグメント電極における電圧の鈍りに起因した「ゴースト不具合」を解消することができる。すなわち、本発明に係る蛍光表示管駆動回路を用いることによって、蛍光表示管の表示品位を向上させることが可能となる。
【００２０】
本発明の第２の態様について、前記蛍光表示管駆動回路は、外部から前記第１の制御手段又は前記第２の制御手段の少なくともいずれか一方を選択するためのデータを受信し、前記選択手段は、前記外部から受信するデータに基づいて、前記第１の制御手段又は前記第２の制御手段の少なくともいずれか一方を選択する。
ここで、前述した「外部から受信するデータ」とは、後述の「ディマータイプ・セレクトフラグ」のデータのことである。
このようにして、本発明に係る蛍光表示管駆動回路は、蛍光表示管の表示を確認しつつ、適宜なタイミングで第１の制御手段又は第２の制御手段の少なくともいずれか一方を選択することによって、「ゴースト不具合」を解消でき、蛍光表示管の表示品位を向上させることが可能となる。
【００２１】
本発明の第３の態様について、前記選択手段は、前記第１の制御手段を選択しない場合、前記グリッド駆動手段の出力を所定デューティー比とし、前記第２の制御手段を選択しない場合、前記セグメント駆動手段の出力を所定デューティー比とする。
ここで、前述した「所定デューティー比」とは、グリッド電極又はセグメント電極の電圧の鈍りを考慮して設定された値とする。
このようにして、本発明に係る蛍光表示管駆動回路は、第１の制御手段又は第２の制御手段を選択しない場合においても、「ゴースト不具合」を未然に防止することが可能となり、蛍光表示管の表示品位を向上させることが可能となる。
【００２２】
本発明の第４の態様について、前記蛍光表示管駆動回路は、前記フィラメントをパルス駆動するフィラメント駆動手段を有する半導体集積回路であり、前記フィラメントをパルス駆動するための電圧を生成するスイッチング素子を外部に接続可能とする。
なお、前述した「スイッチング素子」とは、例えば、Ｐｃｈ−ＭＯＳ型ＦＥＴやＮｃｈ−ＭＯＳ型ＦＥＴであり、本発明に係る蛍光表示管駆動回路は、このようなスイッチング素子を外部に接続可能とするインタフェース（後述のＦＰＣＯＮ端子）を備えるようにしてもよい。
【００２３】
本発明の第５の態様について、前記フィラメントをパルス駆動するための電圧を生成するスイッチング素子を有する。
このように、本発明では、本発明に係る蛍光表示管駆動回路を用いた様々なアプリケーション回路（例えば、蛍光表示管モジュール）に対して、前述したスイッチング素子を備えるようにしてもよい。好ましくは、前記蛍光表示管駆動回路は、半導体集積回路であり、前記スイッチング素子を外部に接続可能としてもよいし（本発明の第６の態様）、前記蛍光表示管駆動回路は、前記スイッチング素子を集積化した半導体集積回路としてもよい（本発明の第７の態様）。
【００２４】
＝＝＝  実施例  ＝＝＝
以下、本発明の実施の形態を図面に基づいて具体的に説明する。
【００２５】
＜システム構成＞
図１は、本発明に係る一実施形態であるＶＦＤ駆動回路２０を含めたシステムの概略構成図である。同図に示すＶＦＤ駆動回路２０では、フィラメント１１に電圧を印加する方式としてパルス駆動方式を採用する。パルス駆動方式とは、フィラメント１１の通常の定格電圧と比べてかなり高い直流電圧をチョッピングしたパルス電圧（以下、フィラメントパルス電圧と称す）をフィラメント１１に印加する方式のことである。なお、本発明に係るＶＦＤ駆動回路２０は、フィラメント１１に電圧を印加する方式として、前述のパルス駆動方式に限定はせず、交流（ＡＣ）駆動方式としてもよいし、直流（ＤＣ）駆動方式としてもよい。
【００２６】
また、同図に示すＶＦＤ駆動回路２０は、グリッド電極１２及びセグメント電極１３の駆動としてダイナミック駆動方式を採用し、グリッド電極１２による表示桁数を”２”桁とし（このようなグリッド電極１２の形態は、”１／２デューティー”と呼ばれている。）、セグメント出力を”９０”とする。なお、本発明に係るＶＦＤ駆動回路２０は、前述したグリッド数（２桁）及びセグメント数（９０セグメント）に限定されるものではなく、また、グリッド電極１２及びセグメント電極１３の駆動を、ダイナミック駆動方式又はスタティック駆動方式の少なくともいずれかを組み合わせた駆動方式としてもよい。例えば、スタティック駆動方式を採用した場合は、セグメント数分のセグメント電極１３と、一つのグリッド電極１２にて全ての桁表示を行う。この場合、一つのグリッド電極１２には、一定の電圧（グリッド電圧）が印加される。
なお、ダイナミック駆動方式及びスタティック駆動方式の概要としては、例えば、産業図書発行の「ディスプレイ技術シリーズ  蛍光表示管８．２  基本的駆動回路（１５４頁〜１５８頁）」に記載されている。
【００２７】
つぎに、ＶＦＤ駆動回路２０の周辺回路に関して、ＶＦＤ１０、外部発振器３０、外部コントローラ４０、スイッチング素子５０を順に説明する。
ＶＦＤ１０は、フィラメント１１、グリッド電極１２、セグメント（アノード）電極１３によって構成される。フィラメント１１は、ＶＦＤ駆動回路２０からスイッチング素子５０を介して、パルス駆動方式に基づいてフィラメントパルス電圧が印加されることによって加熱され、熱電子を放出する。グリッド電極１２は、桁選択用の電極として作用し、フィラメント１１から放出された熱電子を加速もしくは遮断する。セグメント電極１３は、セグメント選択用の電極として作用する。なお、セグメント電極１３の表面上には、表示すべきパターンの形状にて蛍光体が塗布されており、グリッド電極１２にて加速された熱電子を、その蛍光体に衝突発光させることによって、所望のパターンが表示されることになる。
【００２８】
また、ＶＦＤ１０では、グリッド電極１２からは各桁ごとに独立して別々にリード線が引き出される一方、セグメント電極１３からは各桁ごとに対応するセグメントどうしを共通に内部接続してリード線が引き出される。これらのグリッド電極１２及びセグメント電極１３から引き出されたリード線は、それぞれＶＦＤ駆動回路２０の対応する出力端子（グリッド出力端子はＧ１〜Ｇ２、セグメント出力端子はＳ１〜Ｓ４５）と接続される。
【００２９】
外部発振器３０は、抵抗Ｒや容量素子Ｃなどによって構成されるＲＣ発振手段であり、ＶＦＤ駆動回路２０の発振器用端子（ＯＳＣＩ端子、ＯＳＣＯ端子）と接続されることにより、ＲＣ発振回路を構成する。なお、外部発振器３０は、固有の発振周波数を有する水晶振動子やセラミック振動子などとし、自走発振手段としての水晶又はセラミック発振回路を構成するようにしてもよい。また、外部発振器３０は、他走発振用のクロック信号をＶＦＤ駆動回路２０に供給する他走発振手段としてもよい。
【００３０】
外部コントローラ４０は、ＶＦＤ駆動素子を含まないマイコンなどであり、シリアルデータ転送用のデータバスを介してＶＦＤ駆動回路２０と接続されており、所定のデータ転送フォーマットにて、ＶＦＤ１０を駆動するために必要な信号をＶＦＤ駆動回路２０に送信する。なお、外部コントローラ４０とＶＦＤ駆動回路２０との間のデータ転送としては、前述したシリアルデータ転送に限らず、パラレルデータ転送としてもよい。
【００３１】
スイッチング素子５０は、ＰｃｈのＭＯＳ型ＦＥＴであり、そのゲート端子が、後述するパルス駆動信号を出力するＶＦＤ駆動回路２０のＦＰＣＯＮ端子と接続されている。なお、スイッチング素子５０としては、ＰｃｈのＭＯＳ型ＦＥＴに限定されず、例えば、ＮｃｈのＭＯＳ型ＦＥＴによる構成としてもよいし、ＮｃｈのＭＯＳ型ＦＥＴとＰｃｈのＭＯＳ型ＦＥＴを組み合わせた構成としてもよい。また、スイッチング素子５０は、ＶＦＤ駆動回路２０のＦＰＣＯＮ端子から供給されるパルス駆動信号に応じてオン／オフ（スイッチング）動作することによって、フィラメント電源電圧ＶＦＬから、ＶＦＤ１０のフィラメント１１に印加するフィラメントパルス電圧を生成する。
【００３２】
なお、図１に示されているＶＦＤ駆動回路２０のＦＰＲ端子は、スイッチング素子５０の入出力特性に応じて、ＦＰＣＯＮ端子から出力されるパルス駆動信号の極性を設定するための入力端子であり、例えば、図１に示すように、スイッチング素子５０にＰｃｈ−ＭＯＳ型ＦＥＴを採用した場合には、ＦＰＲ端子に電源電圧ＶＤＤ（”Ｈ”固定）を接続する。また、スイッチング素子５０にＮｃｈ−ＭＯＳ型ＦＥＴを採用した場合には、ＦＰＲ端子を接地（”Ｌ”固定）する。
【００３３】
図２は、外部コントローラ４０とＶＦＤ駆動回路２０との間のデータ転送フォーマットについてのタイミングチャートである。同図に示すように、データ転送フォーマットは、グリッド電極Ｇ１に関するシーケンス（以下、Ｇ１シーケンスと称す）と、グリッド電極Ｇ２に関するシーケンス（以下、Ｇ２シーケンスと称す）と、を有する。なお、データ転送フォーマットは、前述したフォーマットに限定されるものではなく、例えば、Ｇ１シーケンス及びＧ２シーケンスを一回のシーケンスにて実行してもよい。
【００３４】
以下、Ｇ１シーケンスについて概略的に説明する。なお、Ｇ２シーケンスは、Ｇ１シーケンスと同様な手順であるため説明を省略する。
まず、外部コントローラ４０は、同期クロック信号ＣＬと併せてＶＦＤ駆動回路２０に付与されたバスアドレス（８ビット）をＶＦＤ駆動回路２０に送信する。ＶＦＤ駆動回路２０は、受信したバスアドレスが自身に付与されたバスアドレスか否かを識別する。そして、自身へのバスアドレスであると識別すると、外部コントローラ４０から受信したバスアドレスに付帯して送信される制御命令（後述のコントロールデータなど）を、自身への制御命令として受け付ける。このように、バスアドレスとは、個々のＩＣに付与された固有のアドレスのことであり、外部コントローラ４０と複数のＩＣが同一のバスライン上に接続された実施形態において、外部コントローラ４０が、同一のバスライン上の複数のＩＣを制御するために用いられる。
【００３５】
つぎに、外部コントローラ４０は、チップイネーブル信号ＣＥをアサート（Ｈレベルとする）してＶＦＤ駆動回路２０をイネーブル（選択）状態とし、引き続いて、グリッド電極Ｇ１に関する４５ビットの表示データ（Ｄ１〜Ｄ４５）、ＶＦＤ駆動回路２０の各制御に用いられる１６ビットのコントロールデータ等を送信する。なお、１６ビットのコントロールデータとしては、後述のディマータイプ・セレクトフラグ（ＧＤ、ＳＤ）と、グリッドディミング又はアノードディミングの少なくともいずれか一方のための１０ビットのディマー調整データ（ＤＭ０〜ＤＭ９）、グリッド識別子ＤＤ（例えば、グリッド電極Ｇ１の場合は”１”、グリッド電極Ｇ２の場合は”０”とする）等を有する。
【００３６】
この後、外部コントローラ４０は、チップイネーブル信号ＣＥをネゲート（Ｌレベルとする）し、ＶＦＤ駆動回路２０をディゼーブル（非選択）状態にするとともに、同期クロック信号ＣＬの送信を停止し、Ｇ１シーケンスを完結することになる。
【００３７】
＜ＶＦＤ駆動回路＞
図３は、本発明に係るＶＦＤ駆動回路２０のブロック図である。
ＶＦＤ駆動回路２０は、インタフェース部２０１、発振回路２０２、分周回路２０３、タイミング発生器２０４、シフトレジスタ２０５、コントロールレジスタ２０６、ラッチ回路２０７、マルチプレクサ２０８、セグメントドライバ２０９、グリッドドライバ２１０、ディマー制御手段２１１、フィラメントパルス制御手段２１２と、を有する。
【００３８】
インタフェース部２０１は、外部コントローラ４０との間において、図２に示したようなデータの送受信を行うインタフェース手段である。
発振回路２０２は、外部発振器３０が発振器用端子（ＯＳＣＩ、ＯＳＣＯ）と接続されることによって、ＶＦＤ駆動回路２０に関する基準クロック信号を生成する。この基準クロック信号は、分周回路２０３によって所定の分周数に分周され、タイミング発生器２０４に供給される。
【００３９】
タイミング発生器２０４は、分周回路２０３から供給された信号に基づいて、グリッド電極Ｇ１〜Ｇ２を駆動するための信号（以下、グリッド駆動信号と称す）のタイミング等を決定する信号（以下、内部クロック信号Ａと称す）や、フィラメントパルス制御手段２１２において、パルス駆動信号のタイミング等を決定する信号（以下、内部クロック信号Ｂと称す）などを出力する。
【００４０】
シフトレジスタ２０５は、前述したＧ１又はＧ２シーケンスごとにインタフェース部２０１にて受信した、４５ビットの表示データ（Ｄ１〜Ｄ４５又はＤ４６〜Ｄ９０）、１６ビットのコントロールデータ（後述のディマータイプ・セレクトフラグ（ＧＤ、ＳＤ）、ディマー調整データ（ＤＭ０〜ＤＭ９））をパラレルデータに変換し、コントロールレジスタ２０６、ラッチ回路２０７、フィラメントパルス制御手段２１２などに供給する。
【００４１】
コントロールレジスタ２０６は、シフトレジスタ２０５から供給される３２ビット（１６ビット×２）のコントロールデータを格納する。なお、コントロールデータに含まれる後述のディマータイプ・セレクトフラグ（ＧＤ、ＳＤ）及びディマー調整データ（ＤＭ０〜ＤＭ９）は、ディマー制御手段２１１に供給されることになる。
【００４２】
ラッチ回路２０７は、シフトレジスタ２０５から供給された、グリッド電極Ｇ１に関しての４５ビットの表示データ（Ｄ１〜Ｄ４５）及びグリッド電極Ｇ２に関しての４５ビットの表示データ（Ｄ４６〜Ｄ９０）を保持する。すなわち、ラッチ回路２０７は、グリッド電極Ｇ１〜Ｇ２の駆動に係る繰り返し周期ごとに、９０ビットの表示データ（Ｄ１〜Ｄ９０）を保持することになる。
【００４３】
マルチプレクサ２０８は、グリッド電極Ｇ１〜Ｇ２それぞれを駆動するタイミングにて、ラッチ回路２０７にて保持されている９０ビットの表示データ（Ｄ１〜Ｄ９０）の中から、駆動する方のグリッド電極Ｇ１又はＧ２に関する４５ビットの表示データを選択し、セグメントドライバ２０９に供給する。
【００４４】
セグメントドライバ２０９は、マルチプレクサ２０８にて選択・供給された４５ビットの表示データに基づいて、セグメント電極Ｓ１〜Ｓ４５を駆動するための信号を形成し、セグメント電極Ｓ１〜Ｓ４５に出力する。なお、セグメント電極Ｓ１〜Ｓ４５を駆動するための信号としては、セグメント電極Ｓ１〜Ｓ４５に印加する電圧（以下、セグメント電圧）としてもよいし、セグメントドライバ２０９とセグメント電極Ｓ１〜Ｓ４５の間に駆動素子を介在させ、その駆動素子へ供給する制御信号としてもよい（以下、前記セグメント電圧や前記制御信号を総称して、セグメント駆動信号と称す）。
【００４５】
グリッドドライバ２１０は、タイミング発生器２０４から供給される内部クロック信号Ａに基づいて、グリッド駆動信号を形成し、グリッド電極Ｇ１〜Ｇ２に出力する。なお、グリッド電極Ｇ１〜Ｇ２を駆動するための信号としては、グリッド電極Ｇ１〜Ｇ２に印加する電圧（以下、グリッド電圧）としてもよいし、グリッドドライバ２１０とグリッド電極Ｇ１〜Ｇ２の間に駆動素子を介在させ、その駆動素子へ供給する制御信号としてもよい（以下、前記グリッド電圧や前記制御信号を総称して、グリッド駆動信号と称す）。
【００４６】
ディマー制御手段２１１は、コントロールレジスタ２０６から供給されるディマー調整データ（ＤＭ０〜ＤＭ９）に基づき、グリッド駆動信号のデューティー比を調整可能とする制御手段（以下、第１の制御手段と称す）と、セグメント駆動信号のデューティー比を調整可能とする制御手段（以下、第２の制御手段と称す）と、を有する。また、ディマー制御手段２１１は、コントロールレジスタ２０７から供給される後述のディマータイプ・セレクトフラグ（ＧＤ、ＳＤ）に基づいて、第１の制御手段又は第２の制御手段の少なくともいずれか一方を選択することができる。
【００４７】
フィラメントパルス制御手段２１２は、タイミング発生器２０４から供給される内部クロック信号Ｂに基づいて、フィラメント１１をパルス駆動するためのパルス駆動信号を形成し、ＦＰＣＯＮ端子を介してスイッチング素子５０に出力する。また、フィラメントパルス制御手段２１２は、ＦＰＲ端子から供給される信号に基づいて、パルス駆動信号の極性を設定する。
以下、本発明において特徴的な動作を行うディマー制御手段２１１について説明する。
【００４８】
＜ディマー制御手段＞
＝＝＝  ディマータイプ・セレクトフラグ  ＝＝＝
まず、第１の制御手段又は第２の制御手段の少なくともいずれか一方を選択するためのディマータイプ・セレクトフラグの一実施形態について、図４を用いて説明する。同図に示すように、ディマータイプ・セレクトフラグとしては、第１の制御手段を選択するためのＧＤフラグと、第２の制御手段を選択するためのＳＤフラグと、を有する。
【００４９】
ＶＦＤ駆動回路２０は、例えば、ＧＤフラグ（又はＳＤフラグ）の状態として、外部コントローラ４０から”１”を受信した場合には、ＧＤフラグ（又はＳＤフラグ）のデータと合わせて受信するディマー調整データ（ＤＭ０〜ＤＭ９）に基づき、グリッド駆動信号（又はセグメント駆動信号）のデューティー比を調整する。すなわち、ＶＦＤ駆動回路２０は、ＧＤフラグ（又はＳＤフラグ）の状態が”１”の場合に、第１の制御手段（又は第２の制御手段）を選択することになる。
【００５０】
一方、ＶＦＤ駆動回路２０は、例えば、ＧＤフラグ（又はＳＤフラグ）の状態として、外部コントローラ４０から”０”を受信した場合には、グリッド駆動信号（又はセグメント駆動信号）のデューティー比を所定デューティー比とする。この所定デューティー比としては、例えば、以下のようにして設定された値としてもよい。まず、グリッド電圧（又はセグメント電圧）のパルス幅の期間を１サイクル前のグリッド電圧（又はセグメント電圧）が鈍る期間を除く期間とする。そして、そのようなグリッド電圧（又はセグメント電圧）のパルス幅をグリッド電圧（又はセグメント電圧）のパルス周期で除算した値を前記所定デューティー比として設定することができる。なお、グリッド電圧（又はセグメント電圧）が鈍る期間とは、例えば、図８に示すＴＰの期間（又はＴＱの期間）のことである。
【００５１】
＝＝＝  回路構成  ＝＝＝
本発明に係るディマー制御手段２１１の一実施形態としての回路構成について図５を用いて説明する。なお、以下では、図６に示すディマー制御手段２１１の主要信号のタイミングチャートを適宜併用して説明する。
【００５２】
ディマー制御手段２１１は、第１の制御手段８１０と、第２の制御手段８１１と、グリッド出力端子数分（同図では”２”）の第１のマルチプレクサ手段８１２（８１２ａ、８１２ｂ）と、セグメント出力端子数分（同図では”４５”）の第２のマルチプレクサ手段８１３（８１３ａ、８１３ｂ）と、ラッチ手段８１４と、第３のマルチプレクサ手段８１５と、を有する。
【００５３】
第１の制御手段８１０及び第２の制御手段８１１は、外部コントローラ４０から受信するディマー調整データ（ＤＭ０〜ＤＭ９）に基づき、そのディマー調整データ（ＤＭ０〜ＤＭ９）に対応するディマー値（ＴＷ／Ｔ）を特定する。そして、タイミング発生器２０４から供給された基準クロック信号（図６（Ａ））及び内部クロック信号Ａ（図６（Ｂ））から、そのディマー値に応じたパルス幅を有するディマー制御信号（図６（Ｄ））を生成して出力する。なお、図６（Ｄ）に示すディマー制御信号では、時刻ｔ２から時刻ｔ３間及び時刻ｔ５から時刻ｔ６間のパルス幅が、ディマー調整データ（ＤＭ０〜ＤＭ９）に対応するディマー値（ＴＷ／Ｔ）に応じたパルス幅を表している。
【００５４】
ところで、図５に示す第１の制御手段８１０及び第２の制御手段８１１では、ディマータイプ・セレクトフラグ（ＧＤ、ＳＤ）の状態如何に係わらず、外部コントローラ４０からディマー調整データ（ＤＭ０〜ＤＭ９）を受信した場合に、ディマー制御信号（図６（Ｄ））を生成して出力するよう動作する。なお、このような形態以外にも、例えば、第１の制御手段８１０及び第２の制御手段８１１は、外部コントローラ４０からディマー調整データ（ＤＭ０〜ＤＭ９）を受信し、且つディマータイプ・セレクトフラグ（ＧＤ、ＳＤ）の状態が”１”の場合に、ディマー制御信号（図６（Ｄ））を生成して出力するよう動作してもよい。
【００５５】
第１のマルチプレクサ手段８１２は、ＧＤフラグの状態が”１”の場合には、第１の制御手段８１０の出力としてのディマー制御信号（図６（Ｄ））をグリッド駆動信号として出力する。一方、ＧＤフラグの状態が”０”の場合には、所定デューティー比を有する非選択用駆動信号（図６（Ｃ））を出力する。
【００５６】
なお、この非選択用駆動信号（図６（Ｃ））とは、例えば、タイミング発生器２０４において、基準クロック信号から所定のカウンタ手段（不図示）などを介して生成された信号とする。また、非選択用駆動信号における所定デューティー比とは、前述したとおり、グリッド電圧（又はセグメント電圧）の鈍りを考慮して設定された値とする。
【００５７】
第２のマルチプレクサ手段８１３は、ＳＤフラグの状態が”１”の場合には、第２の制御手段８１１の出力としてのディマー制御信号（図６（Ｄ））を第３のマルチプレクサ手段８１５に出力する。一方、ＳＤフラグの状態が”０”の場合には、第１のマルチプレクサ手段８１２と同様に、所定デューティー比を有する非選択用駆動信号（図６（Ｃ））を出力する。
【００５８】
ラッチ手段８１４は、グリッド電極Ｇ１〜Ｇ２を駆動するたびに、その駆動する方のグリッド電極１２に対応するセグメント電極１３への表示データ（Ｄ１〜Ｄ４５及びＤ４６〜Ｄ９０）を所定のタイミングにてラッチする。なお、同図では、表示データ（Ｄ１〜Ｄ４５）のラッチタイミングを、内部クロック信号Ａ（図６（Ｂ））のグリッド電極Ｇ１期間に対応するパルス信号（内部クロック信号Ａ’）の立ち上がり時とし、表示データ（Ｄ４６〜Ｄ９０）のラッチタイミングを、内部クロック信号Ａ（図６（Ｂ））グリッド電極Ｇ２期間に対応するパルス信号（内部クロック信号Ａ”）の立ち上がり時としている。
【００５９】
第３のマルチプレクサ手段８１５は、第２のマルチプレクサ手段８１３の出力とラッチ手段８１４の出力とに基づいて、グリッド電極Ｇ１〜Ｇ２を駆動するたびに、その駆動する方のグリッド電極１２に応じたセグメント駆動信号を順次出力する。
【００６０】
ディマー制御手段２１１は、ＧＤフラグ（又はＳＤフラグ）の状態が”１”の場合には、図６（Ｅ）に示すグリッド駆動信号（又はセグメント駆動信号）を出力し、ＧＤフラグ（又はＳＤフラグ）の状態が”０”の場合には、図６（Ｆ）に示すグリッド駆動信号（又はセグメント駆動信号）を出力する。
【００６１】
以上、本発明に係るＶＦＤ駆動回路２０は、適宜なタイミングにて、グリッド駆動信号のデューティー比調整（グリッドディミング）又はセグメント駆動信号のデューティー比調整（アノードディミング）の少なくともいずれか一方を選択して行うことができる。このことは、例えば、グリッド電極１２又はセグメント電極１３における電圧の鈍りに起因した「ゴースト不具合」を解消することができる。すなわち、本発明に係るＶＦＤ駆動回路２０を用いることによって、蛍光表示管の表示品位を向上させることが可能となる。
【００６２】
＝＝＝  その他の実施形態  ＝＝＝
前述した実施形態として、本発明に係るＶＦＤ駆動回路２０は、グリッド電極１２又はセグメント電極１３における電圧の鈍りを検出する手段を備え、グリッド電極１２又はセグメント電極１３における電圧の鈍りが検出された場合に、第１の制御手段８１０又は第２の制御手段８１１の少なくともいずれか一方を選択するようにしてもよい。
【００６３】
なお、この実施形態の場合、第１の制御手段８１０（又は第２の制御手段８１１）に入力されるディマー調整データ（ＤＭ０〜ＤＭ９）としては、前記非選択用駆動信号のデューティー比と同様に、グリッド電圧（又はセグメント電圧）の鈍りを考慮して設定された値とし、ＶＦＤ駆動回路２０の所定の記憶手段に記憶する。そして、前記検出手段の検出結果に基づき、前記記憶手段から所定のデューティー比に対応したディマー調整データ（ＤＭ０〜ＤＭ９）を読み出し、第１の制御手段８１０又は第２の制御手段８１１に入力するようにしてもよい。
【００６４】
このようにしても、本発明に係るＶＦＤ駆動回路２０は、グリッド電極１２又はセグメント電極１３における電圧の鈍りに起因した「ゴースト不具合」を解消でき、蛍光表示管の表示品位を向上させることが可能となる。
【００６５】
また、前述した実施形態として、本発明に係るＶＦＤ駆動回路２０を半導体集積回路とし、フィラメント１１をパルス駆動するための電圧を生成するスイッチング素子５０を外部に接続可能とするインタフェース（ＦＰＣＯＮ端子）を備えるようにしてもよい。
【００６６】
また、前述した実施形態として、本発明に係るＶＦＤ駆動回路２０を用いた様々なアプリケーション回路（例えば、蛍光表示管モジュール）に対して、スイッチング素子５０を備えるようにしてもよい。好ましくは、ＶＦＤ駆動回路２０は、半導体集積回路とし、スイッチング素子５０を外部に接続可能としてもよいし、集積化したスイッチング素子５０を内蔵した半導体集積回路としてもよい。
【００６７】
【発明の効果】
本発明によれば、蛍光表示管の表示品位を向上させる蛍光表示管駆動回路を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る一実施形態としての蛍光表示管駆動回路を含めたシステムの概略構成図である。
【図２】本発明に係る一実施形態としての外部コントローラと蛍光表示管駆動回路との間のデータ転送フォーマットについてのタイミングチャートである。
【図３】本発明に係る一実施形態としての蛍光表示管駆動回路のブロック図である。
【図４】本発明に係る一実施形態としてのディマータイプ・セレクトフラグ設定を説明するための表である。
【図５】本発明に係る一実施形態としてのディマー制御手段の回路構成図である。
【図６】本発明に係る一実施形態としてのディマー制御手段の動作を説明するためのタイミングチャートである。
【図７】ディマー調整データとディマー値との対照表の一例を説明するための図である。
【図８】従来の課題としての「ゴースト不具合」を説明するための図である。
【符号の説明】
１０    ＶＦＤ                    １１    フィラメント
１２    グリッド電極              １３    セグメント電極
２０    ＶＦＤ駆動回路
２０１  インタフェース部          ２０２  発振回路
２０３  分周回路                  ２０４  タイミング発生器
２０５  シフトレジスタ            ２０６  コントロールレジスタ
２０７  ラッチ回路                ２０８  マルチプレクサ
２０９  セグメントドライバ        ２１０  グリッドドライバ
２１１  ディマー制御手段          ２１２  フィラメントパルス制御手段
３０    外部発振器
４０    外部コントローラ
５０    スイッチング素子
８１０  第１の制御手段            ８１１  第２の制御手段
８１２  第１のマルチプレクサ手段  ８１３  第２のマルチプレクサ手段
８１４  ラッチ手段                ８１５  第３のマルチプレクサ手段
【図１】
2004301904.tif 000003
【図２】
2004301904.tif 000004
【図３】
2004301904.tif 000005
【図４】
2004301904.tif 000006
【図５】
2004301904.tif 000007
【図６】
2004301904.tif 000008
【図７】
2004301904.tif 000009
【図８】
2004301904.tif 000010