(57)【要約】【課題】帰還抵抗を使用せずにトランジスタの寄生容量などの悪影響を低減させ、入力電流が高速信号の場合にその入力電流を変換した出力電圧の歪みを抑制できるトランスインピーダンス増幅器の提供。【解決手段】この発明は、ゲートをコンデンサＣＧ１で交流的に接地させたＭＯＳトランジスタＱ１と、このＭＯＳトランジスタＱ１とカスコード接続され、ゲートをコンデンサＣＧ２で交流的に接地させるとともにドレインに負荷抵抗ＲＬを接続させたＭＯＳトランジスタＱ２とを備えている。そして、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２との共通接続部に入力電流Ｉｉｎを供給し、負荷抵抗ＲＬから入力電流Ｉｉｎに応じた出力電圧を得るようにした。【選択図】  図１
2004248025.tif 000002
【特許請求の範囲】
【請求項１】
入力電流を受け取り、この受け取った入力電流の大きさに応じた電流を生成する第１ゲート接地回路と、
前記第１ゲート接地回路とカスコード接続され、負荷抵抗を含むとともに、前記第１ゲート接地回路の生成電流を前記負荷抵抗に伝えてその負荷抵抗の両端の電圧を取り出す第２ゲート接地回路と、
を備えたことを特徴とするトランスインピーダンス増幅器。
【請求項２】
ゲートを交流的に接地させた第１のトランジスタと、
前記第１のトランジスタとカスコード接続され、ゲートを交流的に接地させるとともにドレインに負荷抵抗を接続させた第２のトランジスタとを備え、
前記第１トランジスタと前記第２トランジスタとの共通接続部に入力電流を供給し、前記負荷抵抗から前記入力電流に応じた出力電圧を得るようにしたことを特徴とするトランスインピーダンス増幅器。
【請求項３】
前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、それぞれコンデンサを介して交流的に接地するようにしたことを特徴とする請求項２に記載のトランスインピーダンス増幅器。
【請求項４】
前記第１のトランジスタのゲート幅と前記第２のトランジスタのゲート幅とを、所望の入力インピーダンスが得られるように設定するようにしたことを特徴とする請求項２または請求項３に記載のトランスインピーダンス増幅器。
【請求項５】
前記入力電流は、光通信で使用される光信号を電流に変換する光−電流変換回路からの出力電流であることを特徴とする請求項２、請求項３または請求項４に記載のトランスインピーダンス増幅器。
【請求項６】
前記光−電流変換回路をさらに含み、前記第１のトランジスタおよび前記第２のトランジスタの電源と、前記光−電流変換回路の電源とを共通化するようにしたことを特徴とする請求項５に記載のトランスインピーダンス増幅器。
【請求項７】
前記第１のトランジスタおよび前記第２のトランジスタは、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ＪＦＥＴ、およびＨＥＭＴのうちのいずれかであるようにしたことを特徴とする請求項２乃至請求項６のうちのいずれかに記載のトランスインピーダンス増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電流を電圧に変換するトランスインピーダンス増幅器に関し、例えば、光信号を変換した電流信号を入力電流とし、この入力電流を電圧に変換するトランスインピーダンス増幅器に関するものである。
【０００２】
【従来の技術】
この種のトランスインピーダンス増幅器としては、例えば図３に示すように、ＭＯＳトランジスタＮ１とＭＯＳトランジスタＮ２とを備え、光信号を電流信号に変換するフォトダイオードＰＤのアノード側がＭＯＳトランジスタＮ１のゲートに接続されるとともに、ＭＯＳトランジスタＮ２のソースとＭＯＳトランジスタＮ１のゲートとの間に帰還抵抗Ｒｆが接続されたものが知られている（例えば、非特許文献１参照）。
【０００３】
なお、ＭＯＳトランジスタＮ１のドレインには負荷抵抗ＲＬ１が接続され、ＭＯＳトランジスタＮ２のソースには負荷抵抗ＲＬ２が接続されている。
このように、従来のトランスインピーダンス増幅器では、フォトダイオードＰＤの出力電流を所望の電圧に変換するために、帰還抵抗Ｒｆを使用していた。この場合には、電流−電圧利得は帰還抵抗Ｒｆの値にほぼ比例するため、帰還抵抗Ｒｆの値を調整することで大きな変換利得と出力電圧が得られるという長所がある。
【０００４】
【非特許文献１】
「  Ａ  Ｆｕｌｌｙ  Ｉｎｔｅｇｒａｔｅｄ  ＣＭＯＳ  Ｒｅｃｅｉｖｅｒ  Ｆｒｏｎｔ−Ｅｎｄ  ｆｏｒ  Ｏｐｔｉｃ  ＧｉｇａｂｉｔＥｔｈｅｒｎｅｔ（登録商標）」（ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴ，ＶＯＬ．３７，ＮＯ．７，ＪＵＬＹ  ２００２）、Ｐ８７５
【０００５】
【発明が解決しようとする課題】
しかし、現実の回路では、ＭＯＳトランジスタＮ１やフォトダイオードＰＤに寄生容量や接合容量が存在する。このため、帰還抵抗Ｒｆを使用すると、入力信号が高速の場合には、その入力信号を変換、増幅した出力信号（出力電圧）に図２（Ａ）に示すような歪みが生じてしまうという不都合があった。
【０００６】
ここで、図２（Ａ）は、図３の従来回路について、入力端子ＩＮに所定の高い周波数のパルス電流を供給し、このときの出力端子ＯＵＴの出力電圧をコンピュータでシミュレーションした結果である。このとき、フォトダイオードＰＤの両端には、１〔ｐＦ〕のコンデンサを並列に接続するようにした。
本発明の目的は、帰還抵抗を使用せずにトランジスタの寄生容量などの悪影響を低減させ、入力電流が高速信号の場合にその入力電流を変換した出力電圧の歪みを抑制できるトランスインピーダンス増幅器を提供することにある。
【０００７】
【課題を解決するための手段】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成した。
すなわち、第１の発明は、入力電流を受け取り、この受け取った入力電流の大きさに応じた電流を生成する第１ゲート接地回路と、前記第１ゲート接地回路とカスコード接続され、負荷抵抗を含むとともに、前記第１ゲート接地回路の生成電流を前記負荷抵抗に伝えてその負荷抵抗の両端の電圧を取り出す第２ゲート接地回路と、を備えている。
【０００８】
このような構成によれば、帰還抵抗を使用しないのでトランジスタの寄生容量などの悪影響を低減させることができる。この結果、入力電流（入力信号）が高速信号の場合にその入力電流を変換した出力電圧（出力信号）の歪みを抑えることができる。
第２の発明は、ゲートを交流的に接地させた第１のトランジスタと、前記第１のトランジスタとカスコード接続され、ゲートを交流的に接地させるとともにドレインに負荷抵抗を接続させた第２のトランジスタとを備え、前記第１トランジスタと前記第２トランジスタとの共通接続部に入力電流を供給し、前記負荷抵抗から前記入力電流に応じた出力電圧を得るようにした。
【０００９】
このような構成によれば、帰還抵抗を使用しないのでトランジスタの寄生容量などの悪影響を低減させることができる。この結果、入力電流が高速信号の場合にその入力電流を変換した出力電圧の歪みを抑えることができる。
第３の発明は、第２の発明のトランスインピーダンス増幅器において、前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、それぞれコンデンサを介して交流的に接地するようにした。
【００１０】
このような構成によれば、周波数特性をさらに改善することができる。
第４の発明は、第２または第３の発明のトランスインピーダンス増幅器において、前記第１のトランジスタのゲート幅と前記第２のトランジスタのゲート幅とを、所望の入力インピーダンスが得られるように設定するようにした。
このような構成によれば、入力インピーダンスを所望の値に設定して容易に低減させることができる。
【００１１】
第５の発明は、第２、第３または第４の発明のトランスインピーダンス増幅器において、前記入力電流は、光通信で使用される光信号を電流に変換する光−電流変換回路からの出力電流であるようにした。
このような構成によれば、高速伝送の光通信の増幅器として使用することができる。
【００１２】
第６の発明は、第５の発明のトランスインピーダンス増幅器において、前記光−電流変換回路をさらに含み、前記第１のトランジスタおよび前記第２のトランジスタの電源と、前記光−電流変換回路の電源とを共通化するようにした。
このような構成によれば、光−電流変換回路の電源を独立に設ける必要がなくなり、その電源を省略できる。
【００１３】
第７の発明は、第２乃至第６のうちのいずれかの発明のトランスインピーダンス増幅器において、前記第１のトランジスタおよび前記第２のトランジスタは、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ＪＦＥＴ、およびＨＥＭＴのうちのいずれかであるようにした。
このような構成によれば、例えば必要に応じて、各種のトランジスタを適宜選択して使用することができる。
【００１４】
【発明の実施の形態】
以下、本発明のトランスインピーダンス増幅器の実施形態の構成について、図１を参照して説明する。
この実施形態に係るトランンスインピーダンス増幅器は、光通信において使用される前置増幅器に適用したものであり、光信号を変換した電流信号を入力とし、この電流信号を電圧信号に変換して出力するものである。
【００１５】
このために、このトランスインピーダンス増幅器は、図１に示すように、ゲート接地型のＮ型ＭＯＳトランジスタＱ１と、このＭＯＳトランジスタＱ１とカスコード接続されゲート接地型のＮ型ＭＯＳトランジスタＱ２と、光−電流変換回路１０からの出力電流を入力電流Ｉｉｎとして入力するための入力端子３と、出力電圧ＶＯＵＴを出力するための出力端子４と、を備えている。
【００１６】
ここで、ＭＯＳトランジスタＱ１などは入力段のゲート接地回路を構成し、ＭＯＳトランジスタＱ２などは出力段のゲート接地回路を構成する。
さらに詳述すると、ＭＯＳトランジスタＱ１のソースは接地されている。ＭＯＳトランジスタＱ２のゲートは、コンデンサＣＧ１を介して交流的（高周波的）に接地されるとともに、バイアス電源ＶＧ１からの所定のバイアス電圧が抵抗ＲＧ１を介して供給されている。ＭＯＳトランジスタＱ１のドレインはＭＯＳトランジスタＱ２のソースに接続され、その共通接続部が入力端子３に接続されている。
【００１７】
ＭＯＳトランジスタＱ２のゲートは、コンデンサＣＧ２を介して交流的に接地されるとともに、バイアス電源ＶＧ２からの所定のバイアス電圧が抵抗ＲＧ２を介して供給されている。ＭＯＳトランジスタＱ２のドレインは、負荷抵抗ＲＬを介して電源ＶＤＤ１に接続されるとともに出力端子４に接続されている。
光−電流変換回路１０は、例えばフォトダイオーＰＤからなり、そのフォトダイオーＰＤのカソード側が端子１に接続され、そのアノード側が端子２に接続され、その端子２が入力端子３に接続されている。さらに、光−電流変換回路１０の端子１は、ＭＯＳトランジスタＱ１、Ｑ２と同一の電源ＶＤＤ１に接続されている。すなわち、光−電流変換回路１０と、ＭＯＳトランジスタＱ１、Ｑ２とは電源が共通化されている。
【００１８】
次に、このように構成される実施形態の動作例について、図１を参照して説明する。
フォトダイオードＰＤでは、光信号が電流信号に変換され、この変換された電流信号が入力電流Ｉｉｎとして入力端子３に入力される。この入力端子３に入力された入力電流Ｉｉｎは、ＭＯＳトランジスタＱ１に流れる。
【００１９】
ここで、ＭＯＳトランジスタＱ１にはその入力電流Ｉｉｎの大きさに応じた電流が流れるので、ＭＯＳトランジスタＱ１はその入力電流Ｉｉｎの大きさに応じた電流を生成する可変電流源と見なすことができる。
また、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２とはカスコード接続されているので、ＭＯＳトランジスタＱ１に流れる入力電流Ｉｉｎと同一の電流がＭＯＳトランジスタＱ２に流れる。この結果、その入力電流ＩｉｎがＭＯＳトランジスタＱ２の負荷抵抗ＲＬに流れてその負荷抵抗ＲＬの両端に電圧が生成され、この生成電圧が出力電圧ＶＯＵＴとして出力端子４から出力される。
【００２０】
次に、図１の実施形態に係る回路について、図３の従来回路の場合と同じ入力条件の下でコンピュータによるシミュレーションを行なった。すなわち、図３の従来回路の場合と同様に、図１に示す入力端子３に所定の高い周波数のパルス電流を供給すると、出力端子４の出力電圧として図２（Ｂ）に示すような結果が得られた。
【００２１】
なお、このときは、図３の従来回路の場合と同様に、図１に示すフォトダイオードＰＤの両端には、１〔ｐＦ〕のコンデンサを並列に接続するようにした。
図２（Ｂ）の波形を従来回路の図２（Ａ）の波形と比較すると、従来回路の出力電圧の波形（図２（Ａ）参照）に比べて波形歪が大幅に改善されることがわかる。
【００２２】
以上説明したように、この実施形態では、帰還抵抗を使用しないのでＭＯＳトランジスタの寄生容量などの悪影響を低減させることができる。この結果、入力電流が高速信号の場合に、その入力電流を変換した出力電圧の歪みを抑えることができる。
また、この実施形態では、入力段のＭＯＳトランジスタＱ１をゲート接地回路で構成するようにしたので、入力インピーダンスが低く、光−電流変換回路１０の寄生容量やトランジスタの寄生容量の中でも最も大きなゲート・ソース間の寄生容量の影響を低減できる。この結果、より高速な信号に対して歪みを抑えた良好な電流−電圧変換特性が得られる。
【００２３】
さらに、この実施形態では、ＭＯＳトランジスタＱ２のドレインに接続された負荷抵抗ＲＬの値を最適値に設計することが可能であり、この最適値を選択することにより最適な増幅率、および電圧振幅の信号を得ることができる。
また、この実施形態によれば、ＭＯＳトランジスタＱ１，Ｑ２電源と、光−電流変換回路１０の電源とを共通化できるので、光−電流変換回路１０の電源を独立に設ける必要がない。
【００２４】
また、この実施形態では、ＭＯＳトランジスタＱ１、Ｑ２の各ゲートをコンデンサＣＧ１、ＣＧ２を用いて交流的に接地するようにした。従って、この実施形態を高周波領域で使用する場合には、高周波的に接地させるようにコンデンサＣＧ１、ＣＧ２の各容量値を設定することで、周波数特性を改善できる。
さらに、この実施形態によれば、ＭＯＳトランジスタＱ１、Ｑ２のいずれのゲート幅を可変（調整）することにより、入力インピーダンスの値を可変できる。従って、設計時に、ＭＯＳトランジスタＱ１、Ｑ２の両ゲート幅を調整することにより、容易に任意の入力インピーダンスを設計することができる。
【００２５】
なお、上記の実施形態では、ＭＯＳトランジスタ（ＭＯＳＦＥＴ）を使用した場合について説明した。しかし、ＭＯＳトランジスタの他に、ＭＥＳＦＥＴ（ｍｅｔａｌ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（ｊｕｎｃｔｉｏｎ    ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ  ：接合型ＦＥＴ）、ＨＥＭＴ（ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ  ）などの電界効果トランジスタを使用するようにしても良い。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、帰還抵抗を使用せずにトランジスタの寄生容量などの悪影響を低減できるようにしたので、入力電流が高速信号の場合にその入力電流を変換した出力電圧の歪みを抑制できる。
【図面の簡単な説明】
【図１】本発明の実施形態の構成例を示す回路図である。
【図２】コンピュータによるシミュレーションの出力電圧の一例を示す図であり、（Ａ）は図３の従来回路の場合であり、（Ｂ）は図１の実施形態に係る回路の場合である。
【図３】従来回路の構成を示す回路図である。
【符号の説明】
３は入力端子、４は出力端子、１０は光−電流信号変換回路、ＰＤはフォトダイオード、Ｑ１、Ｑ２はＭＯＳトランジスタ、ＲＬは負荷抵抗、ＶＤＤ１は電源、ＣＧ１、ＣＧ２はコンデンサである。
【図１】
2004248025.tif 000003
【図２】
2004248025.tif 000004
【図３】
2004248025.tif 000005