(57)【要約】【課題】輝度むらを防止する。【解決手段】基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、該映像信号駆動回路は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも駆動能力を増大させる増幅器を介して信号を供給する。【選択図】　　　　図１
2004094014.tif 000002
【特許請求の範囲】
【請求項１】
基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも駆動能力を増大させる増幅器を介して信号を供給することを特徴とする表示装置。
【請求項２】
基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から映像信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記映像信号を供給し、該映像信号は階調生成用電圧を基に階調が付与されて生成される映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に供給する映像信号の生成に対し、それより該映像信号駆動回路側に位置する画素に供給する映像信号の生成の場合より、前記階調生成用電圧を大きくする手段を備えることを特徴とする表示装置。
【請求項３】
基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から映像信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記映像信号を供給する映像信号駆動回路と、前記各ゲート信号線の少なくとも一端側から前記走査信号を供給する走査信号駆動回路を有し、
該走査信号駆動回路は、あるゲート信号線に供給する走査信号のオン電圧に対し、それより該映像信号駆動回路側に位置するゲート信号線に供給する走査信号のオン電圧より大きくする手段を備えることを特徴とする表示装置。
【請求項４】
前記駆動能力を調整する手段を備えたことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記諧調生成用電圧を調整する手段を備えたことを特徴とする請求項２に記載の表示装置。
【請求項６】
あるゲート信号線に供給する走査信号のオン電圧に対し、それより該映像信号駆動回路側に位置するゲート信号線に供給する走査信号のオン電圧の大きさを調整する手段が備えられていることを特徴とする請求項３に記載の表示装置。
【請求項７】
基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路の前記各ドレイン信号線への前記信号の供給は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも遅延量を小さくして行なう手段を備えていることを特徴とする表示装置。
【請求項８】
映像信号駆動回路に、フレーム開始情報と１ラインの表示データ毎に送出されるラッチパルスとが入力され、フレーム開始情報の入力によって前記ラッチパルスをカウントした走査ライン位置情報を出力させる走査ライン位置計測手段が備えられ、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とする請求項１ないし７のうちいずれかに記載の表示装置。
【請求項９】
映像信号駆動回路には表示制御回路から表示データが伝送され、該表示データはライン毎のデータの間に帰線期間が含まれるとともに、この帰線期間内に走査ライン位置情報が前記表示制御回路から伝送され、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とする請求項１ないし７のうちいずれかに記載の表示装置。
【請求項１０】
映像信号駆動回路には表示制御回路からパルスが伝送され、前記表示制御回路には走査ライン位置情報に応じて前記パルスの幅を変換させる手段と、前記映像信号駆動回路には前記パルスの幅から前記走査ライン位置情報を読み取る手段が備えられ、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とする請求項１ないし７のうちいずれかに記載の表示装置。
【請求項１１】
基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
該走査信号回路は、各ゲート信号線を前記映像信号駆動回路から遠ざかる方向へ順次選択する信号の入力によって、前記映像信号駆動回路から遠ざかる方向から順次電圧降下された信号を出力させるデコーダを備えることを特徴とする表示装置。
【請求項１２】
基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
前記映像信号線回路に入力させる階調生成用電圧を前記走査信号駆動回路に対し遠い側から近い側にかけて順次電圧降下させる手段を備えることを特徴とする表示装置。
【請求項１３】
基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
前記映像信号駆動回路は、走査信号駆動回路から順次遠ざかる各ドレイン信号線に映像信号を順次遅延させて供給する遅延手段を備えることを特徴とする表示装置。
【請求項１４】
基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
表示データが入力される演算手段と、この演算手段からの出力に基づいて前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
前記演算手段は、面内輝度傾斜に関する情報が入力され、この情報によって、輝度傾斜が発生する領域、およびその領域のうち最低あるいはそれに近い輝度レベルを検出し、該輝度レベルを基準レベルとして輝度傾斜の生じていない領域の表示データの輝度をその輝度に応じて低下させるとともに、輝度傾斜が生じている領域の各部分の表示データの輝度をその低下分に応じて前記基準レベルに対して輝度を向上させた補正データを前記映像信号駆動回路に出力させることを特徴とする表示装置。
【請求項１５】
前記補正データを、０階調から前記最低あるいはそれに近い輝度レベルに対応する階調までの輝度範囲内において、０階調から前記最低あるいはそれに近い輝度レベルに対応する階調以上の階調に振り分け、この振り分けられたデータを前記映像信号駆動回路に出力させることを特徴とする請求項１４に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表示装置に係り、たとえば液晶表示装置あるいは有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等の画像表示装置に関する。
【０００２】
【従来の技術】
このような表示装置として、いわゆるアクティブマトリクス型と称されるものが知られている。
【０００３】
すなわち、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、これら画素領域に、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素が構成されている。
【０００４】
前記電極は、それと対になる他の電極との間に電界を発生させたり電流を流したり構成することによって、それらの間にある物質において光透過させたり自ら発光させたりしている。
【０００５】
前者の場合はたとえば液晶表示装置に該当し、後者の場合はたとえば有機ＥＬ表示装置に該当する。
【０００６】
【発明が解決しようとする課題】
このような表示装置は、近年、その表示面の大型化が要望されてきているが、それにともない、ゲート信号線あるいはドレイン信号線の長さを大きくしなければならず、それによる不都合によって表示装置の大型化にも制限が付されるのが実情である。
【０００７】
すなわち、ゲート信号線あるいはドレイン信号線を長くした場合、それによって生じる抵抗および寄生容量によって、それぞれ供給される走査信号あるいは映像信号の波形に歪みが発生し、この信号波形の歪みが原因して表示面に輝度の高い領域と低い領域が発生し、いわゆる輝度むらとなって目視できるからである。
【０００８】
本発明は、このような事情に基づいてなされたもので、その目的は輝度むらの発生を抑制できる表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１０】
手段１．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも駆動能力を増大させる増幅器を介して信号を供給することを特徴とするものである。手段１として記述される表示装置の一例は、前記駆動能力を調整する手段を備えるものである。
【００１１】
手段２．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から映像信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記映像信号を供給し、該映像信号は階調生成用電圧を基に階調が付与されて生成される映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に供給する映像信号の生成に対し、それより該映像信号駆動回路側に位置する画素に供給する映像信号の生成の場合より、前記階調生成用電圧を大きくする手段を備えることを特徴とするものである。手段２として記述される表示装置の一例は、前記階調生成用電圧を調整する手段を備えるものである。
【００１２】
手段３．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から映像信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記映像信号を供給する映像信号駆動回路と、前記各ゲート信号線の少なくとも一端側から前記走査信号を供給する走査信号駆動回路を有し、
該走査信号駆動回路は、あるゲート信号線に供給する走査信号のオン電圧に対し、それより該映像信号駆動回路側に位置するゲート信号線に供給する走査信号のオン電圧より大きくする手段を備えることを特徴とする表示装置。
【００１３】
手段４．
本発明による表示装置は、たとえば、手段３の構成を前提とし、あるゲート信号線に供給する走査信号のオン電圧に対し、それより該映像信号駆動回路側に位置するゲート信号線に供給する走査信号のオン電圧の大きさを調整する手段が備えられていることを特徴とするものである。
【００１４】
手段５．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路の前記各ドレイン信号線への前記信号の供給は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも遅延量を小さくして行なう手段を備えていることを特徴とするものである。
【００１５】
手段６．
本発明による表示装置は、たとえば、手段１ないし５のうちいずれかの構成を前提とし、映像信号駆動回路に、フレーム開始情報と１ラインの表示データ毎に送出されるラッチパルスとが入力され、フレーム開始情報の入力によって前記ラッチパルスをカウントした走査ライン位置情報を出力させる走査ライン位置計測手段が備えられ、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とするものである。
【００１６】
手段７．
本発明による表示装置は、たとえば、手段１ないし５のうちいずれかの構成を前提とし、映像信号駆動回路には表示制御回路から表示データが伝送され、該表示データはライン毎のデータの間に帰線期間が含まれるとともに、この帰線期間内に走査ライン位置情報が前記表示制御回路から伝送され、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とするものである。
【００１７】
手段８．
本発明による表示装置は、たとえば、手段１ないし５のうちいずれかの構成を前提とし、映像信号駆動回路には表示制御回路からパルスが伝送され、前記表示制御回路には走査ライン位置情報に応じて前記パルスの幅を変換させる手段と、前記映像信号駆動回路には前記パルスの幅から前記走査ライン位置情報を読み取る手段が備えられ、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とするものである。
【００１８】
手段９．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
該走査信号回路は、各ゲート信号線を前記映像信号駆動回路から遠ざかる方向へ順次選択する信号の入力によって、前記映像信号駆動回路から遠ざかる方向から順次電圧降下された信号を出力させるデコーダを備えることを特徴とするものである。
【００１９】
手段１０．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
前記映像信号線回路に入力させる階調生成用電圧を前記走査信号駆動回路に対し遠い側から近い側にかけて順次電圧降下させる手段を備えることを特徴とするものである。
【００２０】
手段１１．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
前記映像信号駆動回路は、走査信号駆動回路から順次遠ざかる各ドレイン信号線に映像信号を順次遅延させて供給する遅延手段を備えることを特徴とするものである。
【００２１】
手段１２．
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
表示データが入力される演算手段と、この演算手段からの出力に基づいて前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
前記演算手段は、面内輝度傾斜に関する情報が入力され、この情報によって、輝度傾斜が発生する領域、およびその領域のうち最低あるいはそれに近い輝度レベルを検出し、該輝度レベルを基準レベルとして輝度傾斜の生じていない領域の表示データの輝度をその輝度に応じて低下させるとともに、輝度傾斜が生じている領域の各部分の表示データの輝度をその低下分に応じて前記基準レベルに対して輝度を向上させた補正データを前記映像信号駆動回路に出力させることを特徴とするものである。
【００２２】
手段１３．
本発明による表示装置は、たとえば、手段１２の構成を前提とし、前記補正データを、０階調から前記最低あるいはそれに近い輝度レベルに対応する階調までの輝度範囲内において、０階調から前記最低あるいはそれに近い輝度レベルに対応する階調以上の階調に振り分け、この振り分けられたデータを前記映像信号駆動回路に出力させることを特徴とするものである。
【００２３】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００２４】
【発明の実施の形態】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
【００２５】
実施例１．
《全体の構成》
まず、図１は本発明による表示装置、たとえば液晶表示装置の全体構成の一実施例を示す平面図である。
【００２６】
図１において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００２７】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されたドレイン信号線ＤＬとが形成されている。
【００２８】
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
【００２９】
また、ｘ方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【００３０】
各画素領域には、その片側のゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが形成されている。
【００３１】
この画素電極ＰＸは、前記対向電圧信号線ＣＬと接続された対向電極ＣＴとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【００３２】
前記ゲート信号線ＧＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は走査信号駆動回路Ｖの出力端子が接続される端子ＧＬＴを構成するようになっている。そして、この走査信号駆動回路Ｖには表示制御回路ＴＣＯＮから走査制御信号が入力されるようになっている。
【００３３】
走査信号駆動回路Ｖは複数個の半導体装置（以下ゲートドライバＧＤと称す）からなり、互いに隣接する複数のゲート信号線ＧＬどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。このため、該半導体装置のそれぞれは各ゲート信号線ＧＬの並設方向（ｙ方向）に並設されて搭載されている。
【００３４】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅの出力端子が接続される端子ＤＬＴを構成するようになっている。そして、この映像信号駆動回路Ｈｅには表示制御回路ＴＣＯＮから映像制御信号、および階調表示用リファレンス電圧生成手段ＳＲＶから階調に応じた電圧が供給されるようになっている。
【００３５】
この映像信号駆動回路Ｈｅも複数個の半導体装置（以下ソースドライバＳＤと称す）からなり、互いに隣接する複数のドレイン信号線ＤＬどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。このため、該半導体装置のそれぞれは各ドレイン信号線ＤＬの並設方向（ｙ方向）に並設されて搭載されている。
【００３６】
また、前記対向電圧信号線ＣＬはたとえば図中右側の端部で共通に接続され、その接続線はシール材ＳＬを超えて延在され、その延在端において端子ＣＬＴを構成している。この端子からは映像信号に対して基準となる電圧が供給されるようになっている。
【００３７】
前記各ゲート信号線ＧＬは、走査信号駆動回路Ｖからの走査信号によって、その一つが順次選択されるようになっている。
【００３８】
また、前記各ドレイン信号線ＤＬのそれぞれには、映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて映像信号が供給されるようになっている。
【００３９】
なお、上述した実施例では、走査信号駆動回路Ｖおよび映像信号駆動回路Ｈｅは透明基板ＳＵＢ１に搭載された半導体装置を示したものであるが、たとえば透明基板ＳＵＢ１とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタＴＦＴの半導体層が多結晶シリコン（ｐ−Ｓｉ）から構成される場合、透明基板ＳＵＢ１面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。
【００４０】
また、上述した実施例では、透明基板ＳＵＢ１からなる同一の基板に画素電極ＰＸおよび対向電極ＣＴを有するものであるが、たとえば対向電極ＣＴが他方の透明基板ＳＵＢ２側に設けるようにしてもよい。この場合、画素電極ＰＸおよび対向電極ＣＴをともにＩＴＯ　（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＩＺＯ　（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）等の材料からなる透光性の導電層として形成し、画素電極ＰＸを画素領域の大部分を占めて形成させ、対向電極ＣＴを各画素領域に共通に形成したものが知られている。
【００４１】
《ソースドライバ》
図２は、前記ソースドライバＳＤの一実施例を示したブロック図である。まず、液晶表示装置の外部から入力される表示データがデータラッチＤＲ（１）に入力されるようになっている。このデータラッチＤＲ（１）に入力される該表示データは、たとえば液晶表示装置の一つのゲート信号線ＧＬに沿って配列される画素群に供給されるデータ、すなわち一ライン分のデータとなっている。
【００４２】
ラッチアドレスセレクタＲＡＳは、該表示データを集合体とする個々のデータが前記データラッチＤＲ（１）のどのアドレスにラッチされるかを決定するようになっている。
【００４３】
データラッチＤＲ（１）に格納された前記表示データは、データラッチＤＲ（２）にパラレルに移行され、これにより、データラッチＤＲ（１）には次の一ライン分の表示データが格納されるようになる。
【００４４】
データラッチＤＲ（２）に格納された表示データはデコーダＤＤに移行され、このデコーダＤＤによって、該表示データを集合体とする個々のデータの内容に基づいてそれぞれ階調電圧からなる映像信号に変換されるようになる。なお、データラッチＤＤ（２）に格納された表示データをデコーダに移行するのはラッチパルスによってなされるとともに、前記映像信号の階調電圧は該デコーダＤＤに供給されるリファレンス電圧（階調生成用電圧）を分圧することによって生成されるようになっている。
【００４５】
さらに、階調電圧に変換された各映像信号はアンプＡＭＰによって増幅された後に各ドレイン信号線ＤＬに供給されるようになっている。
【００４６】
そして、この実施例の場合、走査ライン位置情報がアンプに入力されるようになっている。ここで、走査ライン位置情報とは、走査信号（オン電圧）が供給されているゲート信号線ＧＬを特定する情報であって、各ゲート信号ＧＬをソースドライバＳＤ側から順に数えた番号に相当する情報となっている。
【００４７】
《アンプ》
図３は、前記ソースドライバＳＤのうちアンプＡＭＰに相当する部分の一実施を示した回路図である。すなわち、前段のデコーダＤＤから一つのドレイン信号線ＤＬに信号を供給する間に介在される回路を示している。
【００４８】
図３において、たとえば４個のアンプ回路Ａ１、Ａ２、Ａ３、Ａ４をそれぞれ備え、これら各アンプ回路Ａ１、Ａ２、Ａ３、Ａ４はそれらの駆動力が異なっており、各アンプ回路Ａ１からＡ４かけて駆動力が順次大きくなっている。
【００４９】
前記デコーダＤＤからの信号はこれら各アンプ回路Ａ１、Ａ２、Ａ３、Ａ４のそれぞれに入力され、それらの各入力はそれぞれの駆動力に応じて増幅されて出力されるようになっている。
【００５０】
一方、デコーダＤＤ１には前記走査ライン位置情報が入力され、この走査ライン位置情報に基づいて４個の信号Ｓ０、Ｓ１、Ｓ２、Ｓ３が並列に出力されるようになっている。
【００５１】
この場合、デコーダＤＤ１内では、ゲート信号線ＧＬの全部をソースドライバＳＤ側から隣接するもの同士を順次グループ化して合計１６（＝２４）通りに分割し、最初のグループのゲート信号線群に前記走査ライン位置情報が属している場合には、Ｓ０、Ｓ１、Ｓ２、Ｓ３の各信号はそれぞれ、“１”、“０”、“０”、“０”の信号を出力するようになっている。また、次のグループのゲート信号線群に前記走査ライン位置情報が属している場合には、Ｓ０、Ｓ１、Ｓ２、Ｓ３の各信号はそれぞれ、“０”、“１”、“０”、“０”の信号を出力するようになっている。さらに、次のグループのゲート信号線群に前記走査ライン位置情報が属している場合には、Ｓ０、Ｓ１、Ｓ２、Ｓ３の各信号はそれぞれ、“１”、“１”、“０”、“０”の信号を出力するようになっている。
【００５２】
ここで、前記信号Ｓ０の信号は前記アンプ回路Ａ１からの出力をドレイン信号線ＤＬに入力させるか否かを決定させる信号、前記信号Ｓ１の信号は前記アンプ回路Ａ２からの出力を前記ドレイン信号線ＤＬに入力させるか否かを決定させる信号、前記信号Ｓ２の信号は前記アンプ回路Ａ３からの出力を前記ドレイン信号線ＤＬに入力させるか否かを決定させる信号、前記信号Ｓ３の信号は前記アンプ回路Ａ４からの出力を前記ドレイン信号線ＤＬに入力させるか否かを決定させる信号となっている。
【００５３】
この実施例では、たとえば前記信号Ｓ０の信号が“１”の場合は、アンプ回路Ａ１からの出力はゲート信号線ＧＬに出力されるようになっており、“０”の場合は、アンプ回路Ａ１からの出力はゲート信号線ＧＬに出力されないようになっている。
【００５４】
すなわち、ゲート信号線ＧＬの全部をソースドライバ側から隣接するもの同士を順次グループ化して合計１６（＝２４）通りに分割した場合の最初のグループのゲート信号線群には、前記Ｓ０、Ｓ１、Ｓ２、Ｓ３の各信号がそれぞれ、“１”、“０”、“０”、“０”の信号であることに基づき、ドレイン信号線ＤＬにはアンプ回路Ａ１（駆動能力“１”）のみを介して増幅された信号が供給されることになる。
【００５５】
また、次のグループのゲート信号線群には、前記Ｓ０、Ｓ１、Ｓ２、Ｓ３の各信号がそれぞれ、“０”、“１”、“０”、“０”の信号であることに基づき、ドレイン信号線ＤＬにはアンプ回路Ａ２（駆動能力“２”）のみを介して増幅された信号が供給されることになる。
【００５６】
さらに、次のグループのゲート信号線群には、前記Ｓ０、Ｓ１、Ｓ２、Ｓ３の各信号がそれぞれ、“１”、“１”、“０”、“０”の信号であることに基づき、ドレイン信号線ＤＬには、アンプ回路Ａ１（駆動能力“１”）およびアンプ回路Ａ２（駆動能力“２”）のそれぞれを介して増幅された信号が供給されることになる。すなわち、結果として駆動能力“３”によって増幅された信号が供給されることを意味する。
【００５７】
このように、以降の各グループのゲート信号線群にも、最後のグループのゲート信号線群に至るまで駆動能力が順次増加された信号がドレイン信号線ＤＬに供給されることになる。
【００５８】
換言すれば、各ゲート信号線ＧＬの走査に応じて、ソースドライバＳＤはそれから近い画素から遠い画素に至るまでドレイン信号線ＤＬを通して映像信号を供給しなければならないが、その過程において１６（＝２４）分割された各段階毎に映像信号の電圧が上昇することになる。
【００５９】
図４は、走査ライン位置情報がたとえば３０の場合と７００の場合とを例にとり、それぞれの場合のＳ０〜Ｓ３の信号、アンプ回路Ａ１、Ａ２、Ａ３、Ａ４による駆動能力、画素に印加される映像信号の波形を示す説明図である。
【００６０】
この場合、走査ライン位置情報が３０の場合とは、ソースドライバＳＤ側から３０本目のゲート信号線ＧＬに走査信号を供給している場合に相当し、走査ライン位置情報が７００の場合とは、ソースドライバＳＤ側から７００本目のゲート信号線ＧＬに走査信号を供給している場合に相当する。
【００６１】
また、Ｓ０〜Ｓ３の信号が１ということは、Ｓ０、Ｓ１、Ｓ２、Ｓ３の各信号がそれぞれ“１”、“０”、“０”、“０”であることを意味し、Ｓ０〜Ｓ３の信号が１４ということは、Ｓ０、Ｓ１、Ｓ２、Ｓ３の各信号がそれぞれ“０”、“１”、“１”、“１”であることを意味する。
【００６２】
さらに、アンプ回路Ａ１、Ａ２、Ａ３、Ａ４による駆動能力が１ということは、アンプ回路Ａ１のみを介したデコーダ出力がドレイン信号線ＤＬに供給されることを意味し、駆動能力が１４ということは、アンプ回路Ａ２、Ａ３、Ａ４のそれぞれを介したデコーダ出力がドレイン信号線ＤＬに供給されることを意味する。
【００６３】
走査ライン位置情報がたとえば３０、７００の場合、ソースドライバＳＤからの映像信号の波形は走査ライン位置情報が大きな値を有するに従い立ち上がりが早くなる。
【００６４】
そして、前記各走査ライン位置情報に対応する画素にはドレイン信号線ＤＬの長さに応じて抵抗あるいは時定数の関係から、順次波高値も小さくなり、立ち上がりも滑らかになる。
【００６５】
このことは、液晶表示部ＡＲ全体として観た場合、各画素に供給される映像信号の波形の均一化が図れ、ドレイン信号線ＤＬ方向に輝度傾斜のない表示ができることを意味する。
【００６６】
実施例２．
図５は、本発明による表示装置の一実施例を示す回路図で、図２に示したソースドライバＳＤにて、そのデコーダＤＤに供給する階調生成用リファレンス電圧を走査ライン位置情報によって可変しようとするものである。
【００６７】
すなわち、図５において、走査ライン位置情報は、走査信号を供給するゲート信号線ＧＬの位置に対応し、ソースドライバＳＤ側から順に１、２、３、……に相当する情報となっている。
【００６８】
この走査ライン情報は、Ｄ／Ａ変換手段ＤＡ１に入力され、前記走査ライン情報の値に応じて、すなわち、該走査ライン情報の値が少ない場合には小さな階調生成用電圧Ｖｔｏｐが出力され、該走査ライン情報の値が大きい場合には大きな階調生成用電圧Ｖｔｏｐが出力されるようになっている。換言すれば、階調生成用電圧Ｖｔｏｐをある幅に設定し、その幅をゲート信号線ＧＬの本数に応じてソースドライバＳＤ側から順次電圧を上昇させる構成となっている。
【００６９】
このように階調生成用電圧Ｖｔｏｐが得られれば、分圧抵抗によって、階調生成用レファレンス電圧は、たとえばＶ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７のように８階調に区分けされた電圧を得ることができる。
【００７０】
なお、この各階調生成用レファレンス電圧Ｖ０からＶ７は、図２に示すソースドライバＳＤのデコーダＤＤによって、データラッチＤＲ（２）からの信号に含まれる階調情報に基づいて、その一つが選択されてアンプに出力されるようになっている。
【００７１】
図６は、ソースドライバＳＤの近端側から遠端側へのゲート信号線ＧＬの選択による走査ライン位置情報に応じた、階調生成用電圧Ｖｔｏｐの変化の様子、および該階調生成用電圧Ｖｔｏｐによって得られる階調生成用レファレンス電圧Ｖ０〜Ｖ７の変化の様子を示した説明図である。
【００７２】
ゲート信号線ＧＬがソースドライバＳＤから遠ざかるにつれ、ソースドライバＳＤから出力される映像信号（階調電圧）が大きくなることから、実施例１に示したと同様に、映像信号の波形はその立ち上がりが早くなる。
【００７３】
実施例３．
図７は、本発明による表示装置の一実施例を示す回路図で、図２に示したゲートドライバＧＤにて、各ゲート信号線ＧＬに供給する走査信号（オン電圧）を走査ライン位置情報によって可変しようとするものである。
【００７４】
すなわち、図７に示すように、前記走査ライン位置情報がＤ／Ａ変換手段ＤＡ２に入力され、該Ｄ／Ａ変換手段ＤＡ２からは該走査ライン位置情報に対応した電圧の走査信号（オン電圧）が出力されるようになっている。換言すれば、走査ライン位置情報が１（ソースドライバＳＤに近接する一番目のゲート信号線ＧＬに走査信号を供給する際に出力される）の場合、１の割合の波高値をも走査信号（オン電圧）が出力されて該ゲート信号線ＧＬに出力され、走査ライン位置情報が２（ソースドライバＳＤに近接する二番目のゲート信号線ＧＬに走査信号を供給する際に出力される）の場合、２の割合の波高値をも走査信号（オン電圧）が出力されて該ゲート信号線ＧＬに出力され、以下、同様に繰り返される。
【００７５】
図８は、ソースドライバＳＤの近端側から遠端側へのゲート信号線ＧＬの選択による走査ライン位置情報に応じた、走査信号（オン電圧）の変化の様子、および走査ライン位置情報がたとえば３０の場合と７００の場合とを例にとり、それぞれの場合の走査信号の波形を示す図である。
【００７６】
画素の薄膜トランジスタＴＦＴは、そのオン状態でもさらに走査信号の電圧を上昇させるとその抵抗値が減少する。このため、ゲート信号線ＧＬの遠端の画素に走査信号（オン電圧）を書き込む際には、その書き込み時定数を減少させることができる。一方、ドレイン信号線ＤＬを通して映像信号（電圧）を書き込む場合、ドレイン信号線ＤＬの遠端ほど遅いため、両者が相殺されることになる。結果として画素に加わる電圧は近端、遠端も同様になるようにすることができる。
【００７７】
実施例４．
図９は、本発明による表示装置の他の実施例を示す回路図で、図５と対応した図となっているとともに、実施例２に対してさらなる改良を施したものとなっている。
【００７８】
図５の場合と比較して異なる構成は、Ｄ／Ａ変換手段ＤＡ２の入力として、走査ライン位置情報の他に調整量変更情報が入力されるように構成されている。
【００７９】
調整量変更情報は、たとえば液晶表示パネルの大きさ、あるいは画素の構成の相違によって値が異なる情報となっている。ドレイン信号線ＤＬの負荷はそれらによって変化するからである。
【００８０】
また、この調整量変更情報は、たとえば１、２、３、……のような値のデータを任意に入力させることによって生成されるようになっている。
【００８１】
図１０は、ソースドライバＳＤの近端側から遠端側へのゲート信号線ＧＬの選択による走査ライン位置情報に応じた、階調生成用電圧Ｖｔｏｐの変化の様子を示す図で、調整量変更情報の値（たとえば１および２）に応じて該階調生成用電圧Ｖｔｏｐの傾斜が変化していることを示している。
【００８２】
これにより、液晶表示パネルの種々の大きさ、解像度のものに対して、最適な電圧調整量を得ることができる。
【００８３】
実施例５．
図１１は、本発明による表示装置の他の実施例を示す回路図で、図２と対応した図となっている。
【００８４】
同図において、図２に示すソースドライバＳＤにおいてそのデータラッチＤＲ（２）に入力されるラッチパルスを出力切り替え信号として用い、この出力切り替え信号を走査ライン位置情報に応じて遅延させ、この遅延された信号を新たに形成されたラッチパルスとして用いることにある。
【００８５】
すなわち、図１１に示すように、遅延手段ＤＭがあり、この遅延手段ＤＭには前記出力切り替え信号と走査ライン位置情報が入力されている。また、この遅延手段ＤＭの出力であるラッチパルスはデータラッチＤＲ（２）に入力されている。
【００８６】
ここで、走査ライン位置情報は、走査信号を供給するゲート信号線ＧＬのソースドライバＳＤ側から何番目に位置するかを示す値からなり、たとえば１、２、３、……に相当する情報となっている。
【００８７】
図１２は、ソースドライバＳＤの近端側から遠端側へのゲート信号線ＧＬの選択による走査ライン位置情報に応じた、ソースドライバＳＤからの映像信号の遅延量の変化を示す図である。
【００８８】
すなわち、たとえば走査ライン位置情報が３０の場合、ソースドライバＳＤからの映像信号の遅延量は比較的大きくなっており、また、走査ライン位置情報が７００の場合、ソースドライバＳＤからの映像信号の遅延量は比較的小さくなっている。この映像信号の遅延量は、走査ライン位置情報の値が大きくなるにつれ、それに応じて順次小さくなるようになっている。
【００８９】
このように構成した場合、ソースドライバＳＤの近端に位置する画素への電圧（映像信号）書き込み時間は短く、遠端に位置する画素への電圧（映像信号）書き込みは長くすることができ、結果として、各画素に加わる電圧（映像信号）の書き込みは、近端、遠端においてもほぼ同一とすることができる。
【００９０】
実施例６．
図１３は、本発明による表示装置の他の実施例を示す回路図で、図２と対応した図となっている。
【００９１】
この実施例では、上述した各実施例で用いられていた走査ライン位置情報をソースドライバＳＤに組み込ませた走査ライン位置計測手段ＧＬＭによって得るようにしていることにある。
【００９２】
図１３において、まず、ソースドライバＳＤのデータラッチＤＲ（２）に入力される、表示データの１ライン情報ごとに取り出される１パルス、すなわちラッチパルスを走査ライン位置計測手段ＧＬＭにも入力させるようにしている。
【００９３】
この走査ライン位置計測手段ＧＬＭには、フレーム開始情報が入力され、このフレーム開始情報によって、前記ラッチパルスのアップカウントが起動されるようになっている。これにより、ゲート信号線ＧＬのソースドライバＳＤ側から順次走査していく際に、それに応じて１、２、３、４、……に相当する走査ライン位置情報が得られるようになっている。
【００９４】
該走査ライン位置情報は、この実施例の場合はたとえばアンプに出力させているが、これに限定されることはなく、これまでに示した各実施例あるいはこれから説明する各実施例において必要な回路に入力させることができる。
【００９５】
図１４は、上述したフレーム開始情報、ラッチパルスとのタイミングチャートと、これにより得られる走査ライン位置情報との関係を示した図である。なお、次のフレーム開始情報を入力した際には、走査ライン位置計測手段はいままでカウントされたカウント値がリセットされることはいうまでもない。
【００９６】
これにより、ソースドライバＳＤにはフレーム開始情報の入力端子を設けるだけで済み構成を簡単にすることができる。
【００９７】
実施例７．
図１５は、本発明による表示装置の他の実施例を示す回路図で、表示制御回路ＴＣＯＮとソースドライバＳＤとの間の信号伝送を示した図である。
【００９８】
図１５において、表示制御回路ＴＣＯＮからソースドライバＳＤへ表示データが伝送されるが、この表示データはその一ラインにおけるデータの間に帰線期間を含むものとなっている。
【００９９】
そして、表示制御回路ＴＣＯＮは、この帰線期間において、走査ライン位置情報を伝送させるようにしている。この場合、表示データバスは、表示データの送出時から帰線期間の切り替わり時において、表示データ送出から走査ライン位置情報の送出に切り替えられるようになっている。
【０１００】
一方、ソースドライバＳＤは、表示データの入力時において、その表示データはデータラッチＤＲ（１）に入力され、それ以外の帰線期間において、走査ライン位置情報を得るようになっている。
【０１０１】
図１６は、表示データバスに伝送される表示データと走査ライン位置情報、およびソースドライバＳＤ内において、ラッチされる走査ライン位置情報の関係を示す図である。
【０１０２】
これにより、表示制御回路ＴＣＯＮ、およびソースドライバＳＤともに特別な信号端子を設ける必要がなくなる。
【０１０３】
実施例８．
図１７は、本発明による表示装置の他の実施例を示す回路図で、表示制御回路ＴＣＯＮとソースドライバＳＤとの間の信号のうちラッチパルスの伝送を示した図である。
【０１０４】
図１７において、表示制御回路ＴＣＯＮからソースドライバＳＤへ送出されるラッチパルスのそれぞれには走査ライン位置情報が重畳されていることにある。
【０１０５】
すなわち、表示制御回路ＴＣＯＮ内のラッチパルス生成手段には走査ライン位置情報が入力され、該ラッチパルス生成手段から出力されるラッチパルスの幅の長短に応じた走査ライン位置情報が重畳されるようになっている。
【０１０６】
走査ライン位置情報が１、２、３、４、……と順次入力されるにともない、それぞれラッチパルスの幅は１倍、２倍、３倍、４倍、……となってソースドライバＳＤに送出される。この場合の各ラッチパルスはその立ち上がりでデータラッチＤＲ（２）を駆動させるようにしている。換言すれば、表示制御回路ＴＣＯＮには走査ライン位置情報に応じて前記ラッチパルスの幅を変換させる手段が備えられている。
【０１０７】
また、ソースドライバＳＤに入力された前記各ラッチパルスはデータラッチＤＲ（２）に入力される前段で、パルス幅測定手段にも入力され、このパルス幅測定手段によって、１、２、３、４、……に相当する走査ライン位置情報を取り出すようになっている。換言すれば、前記ソースドライバＳＤには前記ラッチパルスの幅から前記走査ライン位置情報を読み取る手段が備えられている。
【０１０８】
図１８は、表示制御回路ＴＣＯＮからソースドライバＳＤへ送出されるラッチパルスとそれに重畳される走査ライン位置情報との関係を示した図である。
【０１０９】
これにより、表示制御回路ＴＣＯＮ、およびソースドライバＳＤともに特別な信号端子を設ける必要がなくなる。
【０１１０】
実施例９．
図１９は、本発明による表示装置の他の実施例を示す説明図で、複数のゲートドライバＧＤからなる走査信号駆動回路のうちの一つのゲートドライバＧＤの構成を示している。
【０１１１】
図１９に示すように、起動パルスがシフトレジスタＳＲに入力され、該シフトレジスタＳＲはその各出力から順次信号を出力する。この信号は、レベルシフタＲＳに入力され所定の電圧値になって電圧選択信号として出力されるようになる。
【０１１２】
さらに、この電圧選択信号はデコーダＤＤ３に入力され、該デコーダＤＤ３からは各ゲート信号線ＧＬに所定の電圧にした走査信号（オン信号）を出力させるようになっている。この場合、各ゲート信号線ＧＬに供給される走査信号（オン信号）はソースドライバＳＤ側から遠ざかるに従い、その電圧が順次大きくなるようになっている。
【０１１３】
図２０は、前記デコーダの構成の一実施例を示す回路図であり、隣接する任意の二つのゲート信号線ＧＬ（ｎ、ｎ＋１）に走査信号を出力される部分を示している。
【０１１４】
デコーダ内において、ｎのゲート信号線ＧＬは電圧信号選択手段ＶＳｎに接続され、ｎ＋１のゲート信号線ＧＬは電圧信号選択手段ＶＳｎ＋１に接続されている。
【０１１５】
レベルシフタからの対応する電圧選択信号ｎはオフ電圧とともに該電圧信号選択手段ＶＳｎに入力されるようになっている。また、レベルシフタからの対応する電圧選択信号ｎ＋１は前記オフ電圧とともに該電圧信号選択手段ＶＳｎ＋１に入力されるようになっている。
【０１１６】
また、各電圧選択手段ＶＳｎ、ＶＳｎ＋１にはオン電圧が入力されるようになっており、このオン電圧はソースドライバＳＤと反対側の方向から各ゲート信号線ＧＬ毎に電圧降下手段によってそれぞれ電圧降下された信号、たとえば電圧選択手段ＶＳｎ＋１にはオン電圧ｎ＋１が、電圧選択手段ＶＳｎにはオン電圧ｎが入力されるようになっている。
【０１１７】
そして、電圧選択手段ＶＳｎは、電圧選択信号ｎの入力（オン信号）によってオン電圧ｎ＋１が選択され、それ以外の場合（オフ信号）にはオフ電圧が選択されるようになっている。同様に、電圧選択手段ＶＳｎ＋１は、電圧選択信号ｎ＋１の入力（オン信号）によってオン電圧ｎ＋２が選択され、それ以外の場合（オフ信号）にはオフ電圧が選択されるようになっている。
【０１１８】
図２１は、前記電圧選択手段ＶＳｎ、ＶＳｎ＋１のそれぞれに入力される電圧選択信号ｎ、ｎ＋１と、該電圧選択手段ＶＳｎ、ＶＳｎ＋１から出力されるオン電圧ｎ＋１、ｎ＋２の関係を示したタイミングチャートである。ゲート信号線ＧＬ（ｎ＋１）に供給される走査信号（オン信号）はゲート信号線ＧＬ（ｎ）に供給される走査信号（オン信号）よりも大きな電圧値を有するようになっている。
【０１１９】
実施例１０．
図２２は、本発明による表示装置の他の実施例を示す図で、複数のソースドライバＳＤのうち、隣接する任意の二つのソースドライバＳＤ（ｎ、ｎ＋１）を示している。
【０１２０】
ここで、ｎで示されるソースドライバＳＤは走査信号駆動回路Ｖ側に位置づけられ、ｎ＋１で示されるソースドライバＳＤはそれより遠い側に位置づけられている。
【０１２１】
そして、各ソースドライバＳＤに入力される階調生成用電圧は、ｎで示されるソースドライバＳＤに入力される際に電圧降下手段ＶＤＳによって電圧降下されるように構成され、ｎ＋１で示されるソースドライバＳＤに入力される階調生成用電圧よりも電圧値が小さくなるように構成されている。
【０１２２】
すなわち、走査信号駆動回路Ｖから遠いソースドライバＳＤから該走査信号駆動回路Ｖに近いソースドライバＳＤにかけて、それぞれ順次電圧降下された階調生成用電圧が入力されて、該階調生成用電圧に対応する映像信号が各ドレイン信号線ＤＬに入力されるようになっている。
【０１２３】
図２３は、任意のゲート信号線ＧＬの走査信号駆動回路Ｖから入力される走査信号と、前記ｎで示されるソースドライバＳＤから出力される映像信号、ｎ＋１で示されるソースドライバＳＤから出力される映像信号と、これら対応する画素に供給される画素電圧との関係を示したタイミングチャートである。
【０１２４】
走査信号は走査信号駆動回路Ｖから遠ざかるにつれ波形の歪が生じるとともに、映像信号は該走査信号駆動回路Ｖから遠ざかるにつれその電圧値が上昇している。そして、このことから、画素に供給される画素電圧は、走査信号駆動回路Ｖからの遠近に拘わらずほぼ一様な波形を得ることができる。
【０１２５】
これにより、走査信号駆動回路Ｖからの遠近によって生じる輝度むらの発生を防止することができる。
【０１２６】
実施例１１．
図２４は、本発明による表示装置の他の実施例を示す図で、実施例１０をさらに改良した構成となっている。
【０１２７】
すなわち、対応する電圧降下手段ＶＤＳを介してそれぞれソースドライバＳＤに階調生成用電圧が入力されるが、それぞれの電圧降下手段ＶＤＳには調整量変更量情報が入力されるようになっている。
【０１２８】
調整量変更情報は、たとえば大きさ等の異なる種類の液晶表示パネルに応じて設定される情報からなり、この情報の入力によって各電圧降下手段はその電圧降下量を設定するようになっている。
【０１２９】
実施例１２．
図２５は、本発明による表示装置の他の実施例を示す図で、ソースドライバＳＤの構成を示している。
【０１３０】
このソースドライバＳＤからの各映像信号を、走査信号駆動回路Ｖから遠ざかるゲート信号線ＧＬにおける走査信号の遅延に応じて、該走査信号駆動回路Ｖから遠ざかる各ドレイン信号線ＤＬに順次遅延させて供給する構成としたものである。
【０１３１】
すなわち、ラッチアドレスセレクタＲＡＳ、データラッチＤＲ（１）、データラッチＤＲ（２）、デコーダＤＤ、およびアンプＡＭＰを有するソースドライバＳＤにおいて、前記データラッチＤＲ（２）に入力されるラッチパルスの入力にともない、アンプＡＭＰから出力される各映像信号は、それぞれ遅延手段ｄ１、ｄ２、ｄ３、……、ｄｎによって、走査信号駆動回路Ｖから遠ざかるにつれ順次遅延量が増加されて各ドレイン信号線ＤＬに供給されるようになっている。
【０１３２】
この場合、前記ラッチパルスは遅延手段ＤＭ１に入力され、その遅延されたラッチパルスは走査信号駆動回路Ｖから遠ざかる方向に隣接するソースドライバＳＤのデータラッチＤＲ（２）に入力されている。この遅延手段におけるラッチパルスの遅延量は、一つのソースドライバＳＤがその各ドレイン信号線ＤＬに順次遅延をもたらして映像信号を供給したのち、ほぼ同じ遅延量で隣接するソースドライバＳＤの最初の映像信号が供給されるように設定されている。
【０１３３】
これにより、複数の並設されたソースドライバＳＤからなる映像信号駆動回路Ｈｅは、走査信号駆動回路Ｖ側から順次並設された各ドレイン信号線ＤＬに該順番通りに同じ遅延量で順次供給されることになる。
【０１３４】
また、この実施例では、上述した各遅延手段ｄ１、ｄ２、……、ｄｎ、およびＤＭ１に調整量変更情報が入力されるように構成されている。実施例１０と同様に、液晶表示パネルの大きさ等の種類に応じた適当値を入力させ、これにより各遅延手段に最適の遅延量を設定するためである。
【０１３５】
図２６（ａ）、（ｂ）は、当該ソースドライバＳＤに入力されるラッチパルス、該ソースドライバＳＤから出力される映像信号、および該ソースドライバＳＤと走査信号駆動回路と遠ざかる方向に隣接するソースドライバＳＤに入力ラッチパルスの関係を示したタイミングチャートである。図２６（ａ）は調整量変更情報に相当する値が小さい場合、図２６（ａ）は大きい場合を示している。
【０１３６】
手段１３．
図２７は、本発明による表示装置の他の実施例を示す構成図で、たとえばコンピュータ等から得られる表示データをソースドライバＳＤに入力させる前段に演算手段ＣＬＣを介している。
【０１３７】
この演算手段ＣＬＣは、その入力として前記表示データの他に、面内輝度傾斜に関する情報が入力され、その出力として前記ソースドライバＳＤに入力させる輝度データが出力されるようになっている。
【０１３８】
図２８（ａ）は前記面内輝度傾斜に関する情報に相当するもので、次の手順で作成されるようになっている。まず、液晶表示装置の各画素に供給する表示データである白データ（輝度２５５）を生成し、それをそのまま輝度データとして該液晶表示装置に入力させる。そして、これによって表示される各画素の表示輝度レベルを計測する。
【０１３９】
図２８（ａ）において、たとえばゲート信号線ＧＬに沿った各画素群を示しており、これら画素群の各表示輝度レベルは、走査信号駆動回路側から、たとえば２５５、２５５、２５５、２５５、……、２５５、２５４、２５３、２５２として計測され、最後の３つ目から順次輝度が低下していることになる。
【０１４０】
この各表示輝度レベルは前記面内輝度傾斜に関する情報として用いられ、前記演算手段に入力される。該演算手段では、図２８（ｂ）に示すように、該各表示輝度レベルによって、まず、最低輝度レベルが２５２であることを認識し、前記表示輝度レベルのうち輝度低下が生じていない画素にはその輝度データを２５２に、すなわち２５５から２５２に置き換える。
【０１４１】
そして、走査信号駆動回路Ｖ側から遠ざかる各画素において、その最後の３つ目からの各画素に供給する輝度データは、順次輝度低下の生じた分だけ基準の輝度データ２５２に対して増加させるようにする。
【０１４２】
このことから、補正された輝度データは、走査信号駆動回路Ｖ側から、２５２、２５２、２５２、２５２、……、２５２、２５３、２５４、２５５となる。すなわち、補正された輝度データは、最も輝度低下の生じた部分を基準輝度とし、輝度低下が生じた部分はその低下に応じて基準輝度に対して輝度を向上させるようになっている。
【０１４３】
この補正された輝度データをソースドライバＳＤに輝度データとして入力させることにより、図２８（ｃ）に示すように、液晶表示パネルに表示される各画素の輝度レベルは２５２、２５２、……、２５２、２５２、２５２、２５２となり、輝度むらを解消できる。
【０１４４】
この場合、液晶表示パネルに表示される全体の輝度は２５５から２５２に低下するが、輝度２５５に相当する明るさを得ようとする場合、たとえば液晶表示パネルの背面に配置されるバックライトの光量を多少大きくすることによって解決できる。
【０１４５】
上述した説明では、それを判り易くするため、ソースドライバＳＤに入力させる駆動データを白表示のデータとしたものであるが、通常の映像用の駆動データであってもそのまま適用できるようになる。すなわち、面内輝度傾斜に関する情報によって、輝度傾斜が発生する領域を認識するようにする。そして、その領域のうち最低（それに近くても可）の輝度レベルを認識するようにする。さらに、該最低の（それに近くても可）輝度レベルを基準レベルとして輝度傾斜の生じていない領域の表示データの輝度をその輝度に応じて低下させるとともに、輝度傾斜が生じている領域の各部分の表示データの輝度をその低下分に応じて前記基準レベルに対して輝度を向上させるようにする。
【０１４６】
なお、前記輝度レベルは輝度傾斜が発生する領域のうち必ずしも最低の輝度レベルでなくてもよいとしたのは、目視による認識において輝度が均一であれば足りるからである。
【０１４７】
実施例１４．
図２９は、本発明による表示装置の他の実施例を示す図で、たとえばコンピュータ等から得られる表示データをソースドライバＳＤに入力させる前段に多色化演算手段ＭＣＬを介している。
【０１４８】
この多色化演算手段ＭＣＬは、その入力として前記表示データの他に、面内輝度傾斜に関する情報が入力され、その出力として前記ソースドライバＳＤに入力させる輝度データが出力されるようになっている。
【０１４９】
該多色化演算手段ＭＣＬは、実施例１３に示した演算手段ＣＬＣとほぼ同様の動作を行なうが、該演算手段ＣＬＣと異なり、得られた補正データの各階調をたとえば２５６個に振り分ける構成が付加されていることにある。
【０１５０】
すなわち、実施例１３に示した演算手段により得られる補正データは、２５６階調の表示が可能にも拘わらず、輝度の均一化を図るためにたとえば２５２階調からなる表示色数にすることをあまんじたものとなっている。
【０１５１】
このため、本実施例では、実施例１３で得られる０階調から２５２階調までの輝度範囲内において、２５６個の階調に振り分け、これにより０階調から２５５階調までの新たな階調を生成させ、合計２５６階調表示が達成できる表示色数を得るようにしたものである。
【０１５２】
図３０において、多色化演算手段に入力されるたとえば８ビットからなる表示データが、０、１、２、３、４、２５５、……、２５５、２５５、２５５、２５５だとし、実施例１３と同様に最後の３つ目から順次輝度が低下している場合、その３つの表示データに対して実施例１３に示したと同様の処理を行なう。
【０１５３】
そして、その他の表示データに対しては、０階調から２５２階調までの輝度範囲内において、２５６個の階調に振り分ける補正を行なう。
【０１５４】
これにより、得られる補正データは、０、０．７５、１．５、２．２５、３、２５２、……、２５２、２５３、２６４、２５５となり、駆動データとして出力されるようになる。この補正データは合計２５６階調表示が達成できる表示色数となっている。
【０１５５】
液晶表示パネルに表示される表示輝度レベルは、０、０．７５、１．５、２．２５、３、２５２、……、２５２、２５２、２６２、２５２となり、輝度傾斜が生じる部分において輝度が均一となるのはもちろんのこと、全体として０階調から２５５階調までの輝度範囲で表示ができるようになる。
【０１５６】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【０１５７】
また、上述した各実施例は液晶表示装置を一実施例として説明したものであるが、たとえば有機ＥＬ表示装置等の他の表示装置等にも適用できることはいうまでもない。
【０１５８】
【発明の効果】
以上説明したことから明らかになるように、本発明による表示装置によれば、たとえ大型化されても、輝度むらの発生を抑制できるようになる。
【図面の簡単な説明】
【図１】本発明による表示装置、たとえば液晶表示装置の全体構成の一実施例を示す平面図である。
【図２】本発明による表示装置に組み込まれるソースドライバＳＤの一実施例を示したブロック図である。
【図３】前記ソースドライバＳＤのうちアンプに相当する部分の一実施を示した回路図である。
【図４】前記ソースドライバＳＤにおいて、走査ライン位置情報がたとえば３０の場合と７００の場合とを例にとり、それぞれの場合のＳ０〜Ｓ３の信号、アンプ回路Ａ１、Ａ２、Ａ３、Ａ４による駆動能力、画素に印加される映像信号の波形を示す説明図である。
【図５】本発明による表示装置に組み込まれるソースドライバＳＤの他の実施例を示したブロック図である。
【図６】前記ソースドライバＳＤの近端側から遠端側へのゲート信号線ＧＬの選択による走査ライン位置情報に応じた、階調生成用電圧Ｖｔｏｐの変化の様子、および該階調生成用電圧Ｖｔｏｐによって得られる階調生成用レファレンス電圧Ｖ０〜Ｖ７の変化の様子を示した説明図である。
【図７】本発明による表示装置に組み込まれるゲートドライバＧＤの他の実施例を示したブロック図である。
【図８】ソースドライバＳＤの近端側から遠端側へのゲート信号線ＧＬの選択による走査ライン位置情報に応じた、走査信号（オン電圧）の変化の様子、および走査ライン位置情報がたとえば３０の場合と７００の場合とを例にとり、それぞれの場合の走査信号の波形を示す図である。
【図９】本発明による表示装置に組み込まれるソースドライバＳＤの他の実施例を示したブロック図である。
【図１０】ソースドライバＳＤの近端側から遠端側へのゲート信号線ＧＬの選択による走査ライン位置情報に応じた、階調生成用電圧Ｖｔｏｐの変化の様子を示す図である。
【図１１】本発明による表示装置に組み込まれるソースドライバＳＤの他の実施例を示したブロック図である。
【図１２】ソースドライバＳＤの近端側から遠端側へのゲート信号線ＧＬの選択による走査ライン位置情報に応じた、ソースドライバＳＤからの映像信号の遅延量の変化を示す図である。
【図１３】本発明による表示装置に組み込まれるソースドライバＳＤの他の実施例を示したブロック図である。
【図１４】フレーム開始情報、ラッチパルスとのタイミングチャートと、これにより得られる走査ライン位置情報との関係を示した図である。
【図１５】本発明による表示装置の他の実施例を示す回路図で、表示制御回路ＴＣＯＮとソースドライバＳＤとの間の信号伝送を示した図である。
【図１６】表示データバスに伝送される表示データと走査ライン位置情報、およびソースドライバＳＤ内において、ラッチされる走査ライン位置情報の関係を示す図である。
【図１７】本発明による表示装置の他の実施例を示す回路図で、表示制御回路ＴＣＯＮとソースドライバＳＤとの間の信号のうちラッチパルスの伝送を示した図である。
【図１８】表示制御回路ＴＣＯＮからソースドライバＳＤへ送出されるラッチパルスとそれに重畳される走査ライン位置情報との関係を示した図である。
【図１９】本発明による表示装置の他の実施例を示す説明図で、複数のゲートドライバＧＤからなる走査信号駆動回路のうちの一つのゲートドライバＧＤの構成を示している。
【図２０】前記デコーダの構成の一実施例を示す回路図であり、簡単のため隣接する任意の二つのゲート信号線ＧＬ（ｎ、ｎ＋１）に走査信号を出力される部分を示している。
【図２１】電圧選択手段ＶＳｎ、ＶＳｎ＋１のそれぞれに入力される電圧選択信号ｎ、ｎ＋１と、該電圧選択手段ＶＳｎ、ＶＳｎ＋１から出力されるオン電圧ｎ＋１、ｎ＋２の関係を示したタイミングチャートである。
【図２２】本発明による表示装置の他の実施例を示す図で、複数のソースドライバＳＤのうち、隣接する任意の二つのソースドライバＳＤ（ｎ、ｎ＋１）を示している。
【図２３】任意のゲート信号線ＧＬの走査信号駆動回路から入力される走査信号と、前記ｎで示されるソースドライバＳＤから出力される映像信号、ｎ＋１で示されるソースドライバＳＤから出力される映像信号と、これら対応する画素に供給される画素電圧との関係を示したタイミングチャートである。
【図２４】本発明による表示装置の他の実施例を示す図で、複数のソースドライバＳＤのうち、隣接する任意の二つのソースドライバＳＤ（ｎ、ｎ＋１）を示している。
【図２５】本発明による表示装置の他の実施例を示す図で、ソースドライバＳＤの構成を示している。
【図２６】前記ソースドライバＳＤに入力されるラッチパルス、該ソースドライバＳＤから出力される映像信号、および該ソースドライバＳＤと走査信号駆動回路と遠ざかる方向に隣接するソースドライバＳＤに入力ラッチパルスの関係を示したタイミングチャートである。
【図２７】本発明による表示装置の他の実施例を示す構成図で、たとえばコンピュータ等から得られる表示データをソースドライバＳＤに入力させる前段の構成を示した図である。
【図２８】図２７に示す演算手段の演算方式を示した説明図である。
【図２９】本発明による表示装置の他の実施例を示す構成図で、たとえばコンピュータ等から得られる表示データをソースドライバＳＤに入力させる前段の構成を示した図である。
【図３０】図２９に示す多色化演算手段の演算方式を示した説明図である。
【符号の説明】
ＳＵＢ…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＣＬ…対向電圧信号線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電極、ＣＴ…対向電極、ＳＤ…ソースドライバ、Ｈｅ…映像信号駆動回路、ＧＤ…ゲートドライバ、Ｖ…走査信号駆動回路、ＴＣＯＮ…表示制御回路。
【図１】
2004094014.tif 000003
【図２】
2004094014.tif 000004
【図３】
2004094014.tif 000005
【図４】
2004094014.tif 000006
【図５】
2004094014.tif 000007
【図６】
2004094014.tif 000008
【図７】
2004094014.tif 000009
【図８】
2004094014.tif 000010
【図９】
2004094014.tif 000011
【図１０】
2004094014.tif 000012
【図１１】
2004094014.tif 000013
【図１２】
2004094014.tif 000014
【図１３】
2004094014.tif 000015
【図１４】
2004094014.tif 000016
【図１５】
2004094014.tif 000017
【図１６】
2004094014.tif 000018
【図１７】
2004094014.tif 000019
【図１８】
2004094014.tif 000020
【図１９】
2004094014.tif 000021
【図２０】
2004094014.tif 000022
【図２１】
2004094014.tif 000023
【図２２】
2004094014.tif 000024
【図２３】
2004094014.tif 000025
【図２４】
2004094014.tif 000026
【図２５】
2004094014.tif 000027
【図２６】
2004094014.tif 000028
【図２７】
2004094014.tif 000029
【図２８】
2004094014.tif 000030
【図２９】
2004094014.tif 000031
【図３０】
2004094014.tif 000032