(57)【要約】      （修正有）【課題】局部発振回路が最も安定して発振することができる時計発振回路の発振周波数を設定することを可能とし、ヘテロダイン方式の受信機を備えた計時装置の受信感度を良好な状態で使用でき、時計回路の計時精度を劣化させない。【解決手段】計時装置１００は、分周回路４５で分周各段の信号をデジタル的に処理する事によって周波数調整する調整手段４４を備えたことにより、ＰＬＬ回路２０の動作に最適な基準周波数で時計発振回路が動作できる。【選択図】      図１
2004294357.tif 000002
【特許請求の範囲】
【請求項１】
時計発振回路と時計回路とＰＬＬ回路とヘテロダイン受信回路とを有する計時装置であって、前記時計発振回路が前記ＰＬＬ回路の基準周波数を発生する基準周波数発生手段を兼ねた計時装置において、
前記時計回路は、前記時計回路の駆動周波数を調整する調整手段を備えたことを特徴とする計時装置。
【請求項２】
前記調整手段は、前記時計回路の分周回路を調整する調整手段であって、前記分周回路の分周比を調整することを特徴とする請求項１に記載の計時装置。
【請求項３】
前記調整手段は、前記時計発振回路を調整する調整手段とをさらに備えることを特徴とする請求項２に記載の計時装置。
【請求項４】
前記時計発振回路を調整する調整手段は、可変容量手段であって、前記時計発振回路の発振周波数を調整することを特徴とする請求項３に記載の計時装置。
【請求項５】
前記ＰＬＬ回路の比較周波数が１．２５ｋＨｚおよび２．５ｋＨｚであることを特徴とする請求項１から請求項４のいずれか一つに記載の計時装置。
【請求項６】
前記計時装置は周波数変換回路と中間周波数選択回路とを備え、
該中間周波数選択回路のフィルタ周波数と、前記時計発振回路の発振周波数とが等しい周波数になることを特徴とする請求項１から請求項５のいずれか一つに記載の計時装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の周波数の電波を受信する受信機を有する計時装置に関する。
【０００２】
【従来の技術】
近年、移動体通信技術は大きく発展し、腕時計に代表されるような携帯型の小型機器にも受信機能が搭載されさまざまな商品が提案されている。特に長波標準電波に重畳されているタイムコードを受信する長波電波時計は、腕時計、置き時計とも多数商品化され市場に活況を与えている。この長波標準電波はドイツのＤＣＦ７７、アメリカのＷＷＶＢ、イギリスのＭＳＦ、日本のＪＪＹ等多数の国で発信されており前述の電波時計が商品化されている。
【０００３】
これらの長波標準電波の周波数はＤＣＦ７７が７７．５ｋＨｚ、ＷＷＶＢとＭＳＦが６０ｋＨｚ、ＪＪＹの九州局が６０ｋＨｚ、福島局が４０ｋＨｚと複数存在しており電波時計はそれぞれの周波数に選局されている。よって、例えば、日本国内に於いて全国で使用可能な長波電波時計を実現しようとすると、４０ｋＨｚと６０ｋＨｚとの周波数の電波を受信する必要がある。このような全国で使用可能な長波電波時計は多くの出願を見るところである。（例えば、特許文献１参照）
【０００４】
特許文献１に示す従来の技術は、２局受信の電波時計の技術が使用されている。ここでこの特許文献１に示す従来の技術を説明する。
特許文献１に示す電波時計は、アンテナブロック、フィルタ回路等からなり、フィルタ回路は４０ｋＨｚと６０ｋＨｚの水晶フィルタの並列回路で構成されている。そしてアンテナブロックで受信された受信信号は、フィルタ回路の４０ｋＨｚと６０ｋＨｚのいずれかの水晶フィルタを通過する事により抽出されるという特徴がある。
【０００５】
しかしながら、特許文献１に示す従来の技術は、発振周波数それぞれに対してフィルタを用意することになり、さらに前述のアメリカとドイツと日本の長波標準電波とを受信する電波時計を実現するにはフィルタがさらに１個必要となってしまい、回路の簡素化と小型化に障害となる。
【０００６】
一方、複数の周波数を受信する場合において、１個のフィルタで複数の周波数の受信が可能なヘテロダイン方式の受信機を電波時計に使用することもある。（例えば、特許文献２参照）
【０００７】
特許文献２に示す従来の技術は、標準電波を受信するアンテナと、基準信号を発生する発振回路と、基準信号に基づき複数の局発周波数を作成する局部発振回路と、局部発振回路の選局データを設定する選局手段と、局発周波数と標準電波をミキシングし、中間周波数を作成するＭＩＸ回路と、中間周波数を抽出しＩＦ信号を出力するＩＦ回路と、ＩＦ信号を検波する検波回路と、検波回路の出力より時刻情報を作成する制御部とを有するヘテロダイン方式の受信機である。
【０００８】
ここで特許文献２に示す従来の技術を説明しやすいように図６のごとく書き直し、この図面を用いて説明を行なう。
【０００９】
［特許文献２の説明：図６］
図６は従来のヘテロダイン方式の受信機を備えた計時装置２００の回路ブロック図で、１は長波標準電波を受信するアンテナ、２は増幅回路、３は二つの信号をミキシングし周波数変換する周波数変換回路、４は中間周波数フィルタ４ａの選択周波数のみを選択する中間周波数選択回路、５は振幅変調信号の復調回路である。３１は電圧レベルによって発振周波数が可変される電圧制御型の局部発振回路である。
【００１０】
アンテナ１と増幅回路２と周波数変換回路３と中間周波数選択回路４と復調回路５と局部発振回路３１とでヘテロダイン受信回路１０を構成する。１１は受信周波数を設定する選局手段、２０は基準カウンタ２１とメインカウンタ２２と位相比較回路２３とで構成されるＰＬＬ回路である。４１は発振子４１ａの周波数で発振する時計発振回路で、基準周波数発生手段４１ｘを兼ねている。また分周回路４２と計時手段４３とで時計回路４０を構成する。
【００１１】
増幅回路２は、アンテナ１と信号Ｓａｎで接続され、周波数変換回路３と信号Ｓｒとで接続される。周波数変換回路３は信号Ｓｒと信号Ｓｌと信号Ｓｉ１とが接続されている。
信号Ｓｉ１は、中間周波数選択回路４に接続され、中間周波数選択回路４は、信号Ｓｉ２で復調回路５と接続されている。一方、選局手段１１は、信号Ｄｒで基準カウンタ２１と、信号Ｄｍでメインカウンタ２２とそれぞれ接続されている。
【００１２】
さらに、基準カウンタ２１は、信号Ｓｒｅで位相比較回路２３と接続され、メインカウンタ２２は、信号Ｓｍｅで位相比較回路２３と接続されており、位相比較回路２３は、信号Ｓｌｐで局部発振回路３１と接続されている。
局部発振回路３１は、信号Ｓｌでメインカウンタ２２と周波数変換回路３とに接続されている。また、時計発振回路４１は、分周回路４２と信号Ｓｘで接続され、信号Ｓｘは基準カウンタ２１にも接続されている。
分周回路４２は、計時手段４３と信号Ｓｍで接続され、計時手段４３は信号Ｓｄｅで復調回路５と接続されている。
【００１３】
［特許文献２に示す従来技術の動作説明：図６］
続いて特許文献２に示す従来の技術の動作について図６を用いて説明する。
まず、４０．０００ｋＨｚの長波標準電波を受信する場合について説明する。
ここで基準周波数発生手段４１ｘを兼ねた時計発振回路４１は、一般の時計回路で用いられる３２．７６８ｋＨｚの発振子４１ａによって３２．７６８ｋＨｚで発振し、信号Ｓｘは周波数３２．７６８ｋＨｚの基準周波数信号となる。
選局手段１１は、４０ｋＨｚの長波標準電波を受信するために、信号Ｄｒの基準カウンタデータを４５、信号Ｄｍのメインカウンタデータを９７に設定して出力する。
ＰＬＬ回路２０の基準カウンタ２１は、基準カウンタデータが４５であるから、信号Ｓｘの３２．７６８ｋＨｚの基準周波数を４５カウントし１／４５の周波数約７２８．２Ｈｚの基準カウンタ信号を信号Ｓｒｅに出力する。
【００１４】
局部発振回路３１は、信号Ｓｌｐの電圧レベルによって発振周波数が可変される電圧制御型の発振回路で、信号Ｓｌｐの電圧レベルが高くなると発振周波数が高くなる。この局部発振回路３１が７０．６３４ｋＨｚで発振しているとすると、信号Ｓｌの局発周波数ｆＬＯは７０．６３４ｋＨｚであり、ＰＬＬ回路２０のメインカウンタ２２は、信号Ｄｍのメインカウンタデータが９７であるから、信号Ｓｌの局発周波数ｆＬＯである７０．６３４ｋＨｚを９７カウントし１／９７の周波数約７２８．２Ｈｚのメインカウンタ信号を信号Ｓｍｅに出力する。
【００１５】
ＰＬＬ回路２０の位相比較回路２３は、信号Ｓｒｅの基準カウンタ信号と信号Ｓｍｅのメインカウンタ信号の位相を比較し、もし基準カウンタ信号がメインカウンタ信号より周波数が早いことにより位相が進んだら信号Ｓｌｐの電圧レベルは高くなり、局部発振回路３１は発振周波数が高くなる。
【００１６】
また、基準カウンタ信号がメインカウンタ信号より周波数が低いことにより位相が遅れた場合、信号Ｓｌｐの電圧レベルは低くなり、局部発振回路３１は発振周波数が低くなる。よって、局部発振回路３１は基準カウンタ信号とメインカウンタ信号の周波数が一致し位相が揃ったところでバランスがとれ、周波数７０．６３４ｋＨｚで発振する。
【００１７】
ここで、信号Ｓｒｅの基準カウンタ信号の周波数約７２８．２Ｈｚを比較周波数ｆｐとする。局部発振回路３１の出力である信号Ｓｌの局発周波数ｆＬＯが７０．６３４ｋＨｚであるから、アンテナ１で受信し、増幅回路２で増幅された信号Ｓｒの受信信号は、周波数変換回路３で周波数が７０．６３４ｋＨｚとの和の周波数と差の周波数の信号Ｓｉ１とに周波数変換され、中間周波数選択回路４に送られる。
【００１８】
ここで、中間周波数選択回路４の中間周波数フィルタ４ａは、３０．６３４ｋＨｚであり、信号Ｓｉ１の周波数成分の内、中間周波数ｆＩＦである３０．６３４ｋＨｚの信号が中間周波数選択回路４を通過するので、周波数変換回路３に入力される信号Ｓｒの周波数成分のうち、信号Ｓｌの局発周波数ｆＬＯは７０．６３４ｋＨｚであるから局発周波数ｆＬＯと中間周波数ｆＩＦの差の周波数である４０．０００ｋＨｚの周波数成分の信号が通過する。よって、アンテナ１で受信した信号の内、４０．０００ｋＨｚの長波標準電波の信号が、中間周波数選択回路４を通過し復調回路５で復調される。
【００１９】
一方、時計回路４０は、時計発振回路４１からの周波数３２．７６８ｋＨｚの信号Ｓｘを分周回路４２で１／３２７６８分周し、信号Ｓｍは１Ｈｚの分周信号となり計時手段４３でアナログ指針の駆動波形に成形され指針表示を実現するとともに、復調回路５からの信号Ｓｄｅによって長波標準電波に重畳されたタイムコードによって時刻修正される。
【００２０】
以上のように従来のヘテロダイン方式の受信機を備えた計時装置２００では、選局手段１１が受信する長波標準電波の周波数によってＰＬＬ回路２０のデータを設定することにより、局部発振回路３１の発振周波数を制御し、信号Ｓｒの受信信号を信号Ｓｌの局発周波数信号によって周波数変換回路３で中間周波数ｆＩＦの信号に周波数変換する事によって復調することができる。
【００２１】
例えば、６０．０００ｋＨｚの長波標準電波を受信する場合は、選局手段１１は基準カウンタデータを４７、メインカウンタデータを１３０に設定し、このとき比較周波数ｆｐは約６９７．２Ｈｚ、局発周波数ｆＬＯは９０．６３４ｋＨｚとなるので、周波数変換回路３で受信信号は６０．０００ｋＨｚ成分の信号のみが中間周波数選択回路４を通過できる。
【００２２】
よって、特許文献２に示した従来の技術のヘテロダイン方式の受信機を備えた計時装置２００では、複数の長波標準電波を受信する場合でも受信周波数に対応したフィルタを用意せずに、１個の中間周波数フィルタ４ａを用いればよい。
また、周波数変換回路３で受信周波数が中間周波数ｆＩＦに変換されるので、復調回路５の入力信号はアンテナに入る受信信号の周波数とは異なり、回りこみ等の障害を排除することが可能である。そして計時装置２００はＰＬＬ回路２０の基準周波数発生手段４１ｘを時計回路４０の時計発振回路４１が兼ねているので、ＰＬＬ回路２０ならびに時計回路４０の源振である発振回路は１個で複数の周波数の受信と精度の良い計時が実現できる。
【００２３】
【特許文献１】
特開２００２−２６７７７５号公報（第３−４頁、第１図）
【特許文献２】
特開平６−２１４０５４号公報（第３−５頁、第１図）
【００２４】
【発明が解決しようとする課題】
特許文献２に示した従来のヘテロダイン方式の受信機を備えた計時装置２００では、時計発振回路４１と基準周波数発生手段４１ｘとを兼ねているため、時計発振回路４１の発振子４１ａは時計回路４０で一般的な３２．７６８ｋＨｚが使用されている。
【００２５】
時計発振回路４１の発振周波数が３２．７６８ｋＨｚの場合に４０ｋＨｚ、６０ｋＨｚ、７７．５ｋＨｚの異なる周波数の長波標準電波を受信する技術を開示しており、３０．６３４ｋＨｚという中間周波数ｆＩＦを使用している。
【００２６】
この場合、特許文献２に示した従来の技術に記載されているように、ＰＬＬ回路２０の位相比較回路２３に入力される信号Ｓｒｅの比較周波数ｆｐは４０ｋＨｚを受信するときは約７２８．２Ｈｚ、６０ｋＨｚを受信するときは約６９７．２Ｈｚと別の周波数となる。これは局発周波数ｆＬＯが３２．７６８ｋＨｚの基準周波数を整数である基準カウンタデータで除算された比較周波数ｆｐに整数であるメインカウンタデータを乗算して求められているため、中間周波数ｆＩＦと各受信周波数との整合をとることから複雑になってしまっている。
【００２７】
また、比較周波数ｆｐは周波数が高い方が位相比較回路２３の比較機会が増加し局部発振回路３１の局発周波数ｆＬＯはさらに安定する。ここで長波標準電波の受信に使用されるフィルタは周波数選択帯域の狭い水晶フィルタが用いられ、中間周波数選択回路４を使用する計時装置２００でも同様である。
【００２８】
中間周波数ｆＩＦは局発周波数ｆＬＯと受信信号との差であるから、受信信号に関わらず局発周波数ｆＬＯの周波数の変動は周波数変換回路３の出力である信号Ｓｉ１の周波数に変動を与え、中間周波数ｆＩＦからずれることにより、復調を困難とし受信感度が劣化してしまう。
【００２９】
よって局部発振回路３１の局発周波数ｆＬＯはより安定することが重要である。このため通常のヘテロダイン受信機の基準周波数発生手段４１ｘからの信号Ｓｘの周波数は、比較周波数ｆｐが極力大きくなるように設定される。また受信する周波数ごとに比較周波数ｆｐが異なるため、位相比較回路２３の出力である信号Ｓｌｐの電圧レベルを決定する回路の周波数特性も絞れず性能の良い回路は得られなかった。
【００３０】
以上のように特許文献２に示す従来のヘテロダイン方式の受信機を備えた計時装置２００のように、時計発振回路４１の発振子４１ａは時計回路４０で一般的な３２．７６８ｋＨｚを使用しているため、比較周波数ｆｐの決定が複雑になるうえに最適に設定されず、受信感度の劣化の原因となっていた。
【００３１】
本発明は上記問題点を解決し、局部発振回路３１が最も安定して発振することができる時計発振回路４１の発振周波数を設定することを可能とし、ヘテロダイン方式の受信機を備えた計時装置の受信感度を良好な状態で使用できることと、時計回路４０の計時精度を劣化させないことを目的としている。
【００３２】
【課題を解決するための手段】
上記課題を解決するため、本発明は、時計発振回路と時計回路とＰＬＬ回路とヘテロダイン受信回路とを有する計時装置であって、時計発振回路がＰＬＬ回路の基準周波数を発生する基準周波数発生手段を兼ねた計時装置において、時計回路は、時計回路の駆動周波数を調整する調整手段を備えたことを特徴とする
【００３３】
【発明の実施の形態】
［第１の実施の形態：図１］
まず本発明の第１実施形態の計時装置について説明する。計時装置１００は、分周回路で分周各段の信号をデジタル的に処理する事によって周波数調整する調整手段を備えたことにより、ＰＬＬ回路の動作に最適な基準周波数で時計発振回路が動作できるものである。
【００３４】
以下、図を用いて詳細に説明する。図１は本発明の第１の実施の形態の計時回路１００を示す回路ブロック図である。図６に示した特許文献２に示す従来の技術と同一の構成については同一の番号を付し説明を省略する。
【００３５】
４９は時計回路で、分周回路４５と計時手段４３と分周回路を調整する調整手段４４とで構成する。分周回路４５は、時計発振回路４１からの信号Ｓｘを入力し各分周段に信号Ｓｆを入力すると同時に最終分周信号を信号Ｓｍとして出力し、分周回路を調整する調整手段４４は、分周回路４５からの信号Ｓｍを入力し信号Ｓｆを出力し各分周段の波形を変化させる。
【００３６】
次に本発明の第１の実施の形態における動作を図１を用いて説明する。
まず、特許文献２に示した従来の技術と同様に、４０．０００ｋＨｚの長波標準電波を受信する場合について説明する。
ここで基準周波数発生手段４１ｘを兼ねた時計発振回路４１は、３０．０００ｋＨｚの発振子４１ａによって発振し、信号Ｓｘは周波数３０．０００ｋＨｚの信号となる。選局手段１１は、４０ｋＨｚの長波標準電波を受信するために、基準カウンタデータを１２、メインカウンタデータを３０に設定して出力する。
【００３７】
よって、ＰＬＬ回路２０の基準カウンタ２１は信号Ｓｘの基準周波数３０．０００ｋＨｚを１２カウントし１／１２の周波数２．５ｋＨｚの基準カウンタ信号を信号Ｓｒｅに出力する。一方局部発振回路３１が７５．０００ｋＨｚで発振しているとすると、メインカウンタ２２は信号Ｓｌの局発周波数７５．０００ｋＨｚを３０カウントし１／３０の周波数２．５ｋＨｚのメインカウンタ信号を信号Ｓｍｅに出力する。
【００３８】
よって、位相比較回路２３は、信号Ｓｒｅの基準カウンタ信号と信号Ｓｍｅのメインカウンタ信号の位相とを比較し、位相が一致していれば信号Ｓｌｐの電圧レベルによって局部発振回路３１は発振周波数ｆＬＯが７５．０００ｋＨｚでバランスが取れて発振する。
【００３９】
局部発振回路３１の出力である信号Ｓｌの局発周波数ｆＬＯが７５．０００ｋＨｚであるから、アンテナ１で受信し増幅回路２で増幅された受信信号は、周波数変換回路３で周波数が７５．０００ｋＨｚとの和の周波数と差の周波数とに周波数変換され、信号Ｓｉ１で中間周波数選択回路４に送られる。
【００４０】
ここで、中間周波数選択回路４の中間周波数フィルタ４ａを３５．０００ｋＨｚとすると、信号Ｓｉ１の周波数成分の内、中間周波数ｆＩＦである３５．０００ｋＨｚの信号が中間周波数選択回路４を通過するので、周波数変換回路３に入力される信号Ｓｒの受信信号の周波数成分のうち、信号Ｓｌの局発周波数ｆＬＯは７５．０００ｋＨｚであるから局発周波数ｆＬＯと中間周波数ｆＩＦの差の周波数である４０．０００ｋＨｚの周波数成分の信号が通過する。
よって、アンテナ１で受信した信号の内、４０．０００ｋＨｚの長波標準電波の信号が、中間周波数選択回路４を通過し復調回路５で復調される。
【００４１】
一方、時計回路４９は時計発振回路４１からの周波数３０．０００ｋＨｚの基準周波数信号Ｓｘを分周回路４５で分周するが、ここで分周回路を調整する調整手段４４は信号Ｓｆを出力し分周回路４５の各分周段の波形を変化させ、信号Ｓｍが１Ｈｚの分周信号になるように調整する。
【００４２】
よって、計時手段４３で１Ｈｚのアナログ指針の駆動波形となり指針表示を実現する。また６０．０００ｋＨｚの長波標準電波を受信する場合は、選局手段１１は基準カウンタデータを１２、メインカウンタデータを３８に設定し、比較周波数は同じく２．５ｋＨｚ、信号Ｓｌの局発周波数ｆＬＯは９５．０００ｋＨｚとなるので、周波数変換回路３で受信信号は６０．０００ｋＨｚ成分の信号のみが中間周波数選択回路４を通過できる。
【００４３】
［調整手段の説明：図２、図３］
ここで、図２の回路ブロック図と図３のタイミングチャートを用いて時計回路４９の分周回路４５と分周回路を調整する調整手段４４との詳しい動作について説明する。
図２において、分周回路４５は１５段の１／２分周される分周器で構成され、１５段の分周器は４段の分周器である４５ａと、１段の分周器である４５ｂ、４５ｃ、４５ｄ、４５ｅ、４５ｆ、４５ｇ、４５ｈ、４５ｉと、３段の分周器である４５ｊとで構成する。
【００４４】
分周回路を調整する調整手段４４は、セットパルス発生回路４４ａで構成する。分周器４５ａは、時計発振回路４１からの信号Ｓｘを入力し、出力が次段の分周器４５ｂの入力と信号Ｐ４で接続する。以下同様に、分周器４５ｂの出力は信号Ｐ５で分周器４５ｃの入力と、分周器４５ｃの出力は信号Ｐ６で分周器４５ｄの入力と、分周器４５ｄの出力は信号Ｐ７で分周器４５ｅの入力と、分周器４５ｅの出力は信号Ｐ８で分周器４５ｆの入力と、分周器４５ｆの出力は分周器４５ｇと、分周器４５ｇの出力は信号Ｐ１０で分周器４５ｈの入力と、分周器４５ｈの出力は分周器４５ｉの入力と、分周器４５ｉの出力は信号Ｐ１２で分周器４５ｊの入力と接続する。
【００４５】
また分周器４５ｂ、４５ｄ、４５ｅ、４５ｇ、４５ｉはセット端子がセットパルス発生回路４４ａと信号Ｐｓで接続されており、分周器４５ｂのセット端子に接続された信号Ｐｓは信号Ｐｓｂである。以下分周器４５ｄ、４５ｅ、４５ｇ、４５ｉのセット端子に接続された信号ＰｓがそれぞれＰｓｄ、Ｐｓｅ、Ｐｓｇ、Ｐｓｉである。そして分周器４５ｊの出力はセットパルス発生回路４４ａと信号Ｓｍで接続されている。
【００４６】
図３は分周回路４５と分周回路を調整する調整手段４４との動作を説明するタイムチャートである。説明を簡単にするために図２の分周器４５ｅ、４５ｇ、４５ｉへの信号Ｐｓｅ、Ｐｓｇ、Ｐｓｉは省略する。
【００４７】
図３の信号Ｐ４は、前述のように周波数３０．０００ｋＨｚの信号Ｓｘを分周器４５ａによって１／１６分周したもので半周期が２６６．６７μＳ、信号Ｐ５は分周器４５ｂによって１／２分周したもので半周期が５３３．３３μＳ、信号Ｐ６は分周器４５ｃによって１／２分周したもので半周期が１０６７．６７μＳ、信号Ｐ７は分周器４５ｄによって１／２分周したもので半周期が２１３３．３３μＳ、信号Ｐ８は分周器４５ｅによって１／２分周したもので半周期が４２６６．６７μＳである。
【００４８】
ここで、タイミングｔ１で信号ＳｍがＨレベルに変化する事によって、セットパルス発生回路４４ａは信号ＰｓにセットパルスＰｓ１を発生し、分周器４５ｂ、４５ｄは信号Ｐｓｂ、Ｐｓｄのセットパルスによってセットされる。
よって、分周器４５ｅの出力である信号Ｐ８はタイミングｔ２の信号Ｐ７の立ち下がりタイミングで立ち上がる。もし信号ＰｓのセットパルスＰｓ１がなければ信号Ｐ８の立ち上がりはタイミングｔ３になる。
【００４９】
よって、信号ＰｓのセットパルスＰｓ１によって分周器４５ｂ、４５ｄがセットされることにより、分周器４５ｅから後ろの分周器はタイミングｔ３からタイミングｔ２まで分周動作が速くなり、この早まった時間はセットされた分周器４５ｂ、４５ｄのそれぞれの出力の半周期である５３３．３３μＳと２１３３．３３μＳが加算された２６６６．６６μＳになる。
【００５０】
よって、図３の例では信号Ｓｍの立ち上がりタイミングで２１３３．３３μＳ早まる。分周器４５ｂ、４５ｄがセットパルスＰｓ１でセットされなかった場合の信号Ｓｍの周期は３０．０００ｋＨｚの１／３２７６８で１．０９２２６７秒となるが、図３のようにセットパルスＰｓ１でセットされると２６６６．６６μＳ早くなるので、信号Ｓｍの周期は１．０８９６秒となる。
【００５１】
以上の様に図３の例では、分周回路を調整する調整手段４４によって分周回路４５からの信号Ｓｍが調整できることを示した。さらに図２では分周回路を調整する調整手段４４のセットパルス発生回路４４ａが、図３の例と同様に信号Ｓｍの立ち上がりで信号Ｐｓにセットパルスが発生し、分周器４５ｂ、４５ｄ、４５ｅ、４５ｇ、４５ｉは信号Ｐｓｂ、Ｐｓｄ、Ｐｓｅ、Ｐｓｇ、Ｐｓｉによってセットされる。
【００５２】
ここで、分周器４５ｂの出力の信号Ｐ５の半周期は５３３．３３μＳ、分周器４５ｄの出力の信号Ｐ７の半周期は２１３３．３３μＳ、分周器４５ｅの出力の信号Ｐ８の半周期は４２６６．６７μＳ、分周器４５ｇの出力の信号Ｐ１０の半周期は１７０６６．６７μＳ、分周器４５ｉの出力の信号Ｐ１２の半周期は６８２６６．６７μＳなので、全てがセットされると、５３３．３３＋２１３３．３３＋４２６６．６７＋１７０６６．６７＋６８２６６．６７＝９２２６６．６７μＳ早くなる。
【００５３】
よって、分周回路４５が信号Ｐｓのセットパルスでセットされなかった場合の信号Ｓｍの分周信号の周期は３０．０００ｋＨｚの１／３２７６８で１．０９２２６７秒となるが、セットパルスでセットされると９２２６６．６７μＳ早くなるので、信号Ｓｍの周期はほぼ１秒となり、時計発振回路４１の発振周波数が３０．０００ｋＨｚであっても、分周回路を調整する調整手段４４によって分周回路４５の出力である信号Ｓｍは１Ｈｚの分周信号とすることができ、従来のヘテロダイン方式の受信機を備えた計時装置２００のように時計発振回路４１の発振周波数が３２．７６８ｋＨｚでなくとも精度の良い計時が可能となる。
【００５４】
以上の様に本発明の第１の実施の形態のヘテロダイン方式の受信機を備えた計時装置１００では、局部発振回路３１の発振の安定度を高め信号Ｓｉ１の周波数ばらつきを小さく抑え高い受信感度を維持するために、ＰＬＬ回路２０の比較周波数ｆｐを２．５ｋＨｚのような十分大きい値で設定できるように時計発振回路４１の発振周波数を３０．０００ｋＨｚのような値を使用することが可能となった。
この時時計回路４９の計時の精度は劣化させることはない。また特許文献２に示した従来の技術の計時装置２００のように、受信する周波数ごとに比較周波数ｆｐが異なることも無く、位相比較回路２３の電圧レベルを決定する回路の周波数特性も一定となりＰＬＬ回路の性能が向上する。
【００５５】
［第２の実施の形態：図４］
以下本発明の第２の実施の形態の計時装置３００について説明する。
本発明の第２の実施の形態の計時装置３００は、時計発振回路に発振周波数調整手段を独自に設けたことが、本発明の第１の実施の形態と異なる特徴である。時計発振回路を調整する調整手段としてトリマコンデンサを用いて周波数を調整するものである。
以下図を用いて詳細に説明する。図４は本発明の第２の実施の形態の回路ブロック図である。図１と同一の構成については同一の番号を付し説明を省略する。
【００５６】
４９は時計回路で、分周回路４５と計時手段４３と分周回路を調整する調整手段４４とで構成し、時計発振回路４１は時計発振回路を調整する調整手段であるトリマコンデンサ４１ｂを発振子４１ａに接続し、発振周波数を調整することが可能となる。
よって、発振子４１ａに製造上の周波数ばらつきが発生してもトリマコンデンサ４１ｂで調整が可能となる。時計回路４９は第一の実施の形態の分周回路を調整する調整手段４４と同様に、時計発振回路４１の発振周波数を計時手段４３のアナログ指針の駆動周波数を調整するが、発振子４１ａの製造上の周波数ばらつきはトリマコンデンサ４１ｂで調整する。
【００５７】
［異なる比較周波数の説明：図１、図５］
以上、本発明の第１の実施の形態と第２の実施の形態とを説明したが、本発明はそれに限定するものではない。
ＰＬＬ回路の比較周波数が１．２５ｋＨｚおよび２．５ｋＨｚとすることにより、局部発振回路の発振周波数を安定に発振させることができる。以下、図１と図５とを用いて説明する。
【００５８】
本発明の第１の実施の形態の計時装置１００では、時計発振回路４１の発振周波数の選択度が広がりＰＬＬ回路の比較周波数の決定も容易になった。ここでドイツのＤＣＦ７７、アメリカのＷＷＶＢ、イギリスのＭＳＦ、日本のＪＪＹを受信することを考慮すると７７．５ｋＨｚと６０ｋＨｚと４０ｋＨｚの３つの周波数を受信可能としなくてはならない。
【００５９】
すでに特許文献２に示す従来の技術ならびに本発明の第１の実施の形態で説明したように、局部発振回路３１の局発周波数ｆＬＯは受信周波数と中間周波数ｆＩＦの加算された値であるから、各周波数間隔は変化しない。よって比較周波数ｆｐは７７．５ｋＨｚ、６０ｋＨｚ、４０ｋＨｚの差の周波数の最大公倍数となり２．５ｋＨｚとなる。
【００６０】
ここで、図５は本発明の計時装置１００の比較周波数ｆｐと受信感度ＶＦの関係を実測した結果のグラフで、横軸が比較周波数ｆｐで縦軸が受信感度ＶＦで、受信感度ＶＦは小さい値ほど感度は良い。
図５に示すように、比較周波数ｆｐが大きくなると受信感度ＶＦは良好となる。しかしながら比較周波数ｆｐが１ｋＨｚより大きくなるに従って受信感度ＶＦの改善は減少する。これは局部発振回路３１がＰＬＬ回路２０からの位相比較信号Ｓｌｐによって制御される電圧制御型の発振回路であるため、位相比較回路２３の比較機会が増加しても周波数安定度に限界があるからである。
【００６１】
よって、比較周波数ｆｐは２．５ｋＨｚならびに２．５ｋＨｚの１／２の周波数である１．２５ｋＨｚが有効である。以上のように本発明の計時装置においては比較周波数ｆｐが１．２５ｋＨｚおよび２．５ｋＨｚであることにより良好な受信感度を得ることができる。
【００６２】
［周波数の一致の説明：図１］
さらに、中間周波数選択回路のフィルタ周波数と時計発振回路の発振周波数とを等しくすることで、計時装置１００において仕様の異なる２種類の水晶振動子が必要であったが、同一仕様の水晶振動子を用いることができる。
以下、図１を用いて説明する。本発明の第１の実施の形態で説明したように、本発明の計時装置１００は、時計発振回路４１に発振子４１ａと中間周波数選択回路４に中間周波数フィルタ４ａとが使用されているが、発振子４１ａと中間周波数フィルタ４ａは水晶振動子を使用することが一般的である。
本発明の計時装置１００は発振子４１ａの発振周波数を自由に選べるので、例えば、本発明の第１の実施の形態での説明では、３０．０００ｋＨｚとした。ここで中間周波数ｆＩＦは３０．０００ｋＨｚとすると４０．０００ｋＨｚの長波標準電波を受信する場合は、選局手段１１は信号Ｄｒの基準カウンタデータを１２、信号Ｄｍのメインカウンタデータを２８に設定し、比較周波数ｆｐは２．５ｋＨｚ、信号Ｓｌの局発周波数ｆＬＯは７０．０００ｋＨｚとなるので、周波数変換回路３で信号Ｓｒは３０．０００ｋＨｚ成分の信号のみが中間周波数選択回路４を通過できる。
【００６３】
以上のように本発明の計時装置１００では発振子４１ａと中間周波数フィルタ４ａを同一周波数の水晶振動子を使用することが可能で、計時装置１００で２個必要となる水晶振動子が同じものを使用できる事によって、本発明の計時装置を製造する場合は、コストが削減でき、また部品の調達が簡素化する。さらに同一周波数の水晶振動子を使用することにより周波数の温度変化や経時変化においても特性の傾向がそろい、温度経時の変動時においても感度劣化はどちらか一方の振動子の周波数が変動する場合に比較して少ないものとなる。
【００６４】
【発明の効果】
以上のように本発明では、従来のヘテロダイン方式の受信機を備えた計時装置のように、３２．７６８ｋＨｚに代表される時計回路で使用しやすい周波数をＰＬＬ回路の基準周波数として使用することなく、受信感度を劣化させることのないＰＬＬ回路に適した基準周波数を選択しても、従来の計時装置と同等の計時精度を得ることが出来る。また比較周波数を一つの値に固定することが可能であるから、位相比較回路の性能も向上させることが可能である。
【図面の簡単な説明】
【図１】本発明の第１実施の形態を示す計時装置の回路ブロック図である。
【図２】本発明の第１実施の形態を説明する回路ブロック図である。
【図３】本発明の第１実施の形態を説明するタイミングチャートである。
【図４】本発明の第２実施の形態を示す計時装置の回路ブロック図である。
【図５】本発明の第３実施の形態を説明するグラフである。
【図６】従来の計時装置を示す回路ブロック図である。
【符号の説明】
１  アンテナ
２  増幅回路
３  周波数変換回路
４  中間周波数選択回路
５  復調回路
１０  ヘテロダイン受信回路
１１  選択手段
２０  ＰＬＬ回路
２１  基準カウンタ
２２  メインカウンタ
２３  位相比較回路
３１  局部発振回路
４０  時計回路
４１  時計発振回路
４１ａ  発振子
４１ｂ  時計発振回路を調整する調整手段
４２  分周回路
４３  計時手段
４４  分周回路を調整する調整手段
４５  分周回路
【図１】
2004294357.tif 000003
【図２】
2004294357.tif 000004
【図３】
2004294357.tif 000005
【図４】
2004294357.tif 000006
【図５】
2004294357.tif 000007
【図６】
2004294357.tif 000008