(57)【要約】【課題】  電流特性等のような電気的特性を向上させるためにポリシリコンの“プライマリー”結晶粒境界がＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）/オフセット（Ｏｆｆｓｅｔ）領域に含まれないＬＤＤ/オフセット領域を具備している有機電界発光素子を提供。【解決手段】  ＬＤＤ/オフセト領域を具備している薄膜トランジスターに関するもので、前記ＬＤＤ/オフセット領域ではポリシリコン基板の“プライマリー”結晶粒境界が位置してないことを特徴とする薄膜トランジスターを提供することによって、漏洩電流特性等の電気的特性が優れる薄膜トランジスターを提供することができる。  【選択図】  図５
2004200648.tif 000002
【特許請求の範囲】
【請求項１】
ＬＤＤ領域、またはオフセット領域を具備している薄膜トランジスターにおいて、
前記ＬＤＤ、またはオフセット領域ではポリシリコン基板の“プライマリー”結晶粒境界が位置しないことを特徴とする薄膜トランジスター。
【請求項２】
請求項１に記載の薄膜トランジスターにおいて、
前記ＬＤＤ領域、またはオフセット領域を含む活性層の幅が“プライマリー”結晶粒境界の間の距離より小さいものである薄膜トランジスター。
【請求項３】
請求項１に記載の薄膜トランジスターにおいて、
前記ポリシリコン基板は、ＳＬＳ方法で形成されるものである薄膜トランジスター。
【請求項４】
請求項１に記載の薄膜トランジスターにおいて、
前記薄膜トランジスターは、液晶表示装置または有機電界発光素子（ＥＬ）に使用されるものである薄膜トランジスター。
【請求項５】
請求項１に記載の薄膜トランジスターにおいて、
前記プライマリー結晶粒境界と前記アクティブチャンネル領域が互いに平行するように配置された薄膜トランジスター。
【請求項６】
請求１項に記載の薄膜トランジスターにおいて、
前記プライマリー結晶粒境界と前記アクティブチャンネル領域が成す角度が−４５°≦θ≦４５°である薄膜トランジスター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＤＤ領域を具備している薄膜トランジスターに関するもので、さらに詳しくは電流の特性等のような電気的特性が優れるＬＤＤ領域を具備している薄膜トランジスター（ＴＨＩＮ  ＦＩＬＭ  ＴＲＡＮＳＩＳＴＯＲ  ＨＡＶＩＮＧ  ＬＤＤ/ＯＦＦＳＥＴ  ＳＴＲＵＣＴＵＲＥ）に関するものである。
【背景技術】
【０００２】
多結晶シリコンを利用したＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）製作時、アクティブチャンネル（ａｃｔｉｖｅ  ｃｈａｎｎｅｌ）領域内に含まれる多結晶シリコンの結晶粒境界に存在するダングリングボンド（ｄａｎｇｌｉｎｇ  ｂｏｎｄｓ）の結合欠陥は電荷キャリアー（ｅｌｅｃｔｒｉｃ  ｃｈａｒｇｅ  ｃａｒｒｉｅｒ）に対してトラップ（ｔｒａｐ）として作用するものと知られている。
【０００３】
従って、結晶粒の大きさ、大きさの均一性、数と位置、及び方向等はスレッショルド電圧（Ｖｔｈ）、サブスレッショルド傾斜（ｓｕｂｔｈｒｅｓｈｏｌｄ  ｓｌｏｐｅ）、電荷の輸送移動度（ｃｈａｒｇｅ  ｃａｒｒｉｅｒ  ｍｏｂｉｌｉｔｙ）、漏洩電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）、及びデバイス安定性（ｄｅｖｉｃｅ  ｓｔａｂｉｌｉｔｙ）等のようなＴＦＴ特性に直接または間接的に致命的な影響を与えることはもちろん、ＴＦＴを利用したアクティブマトリックスティスプレイ（ａｃｔｉｖｅ  ｍａｔｒｉｘ ｄｉｓｐｌａｙ）基板製作時、結晶粒の位置によってＴＦＴの均一性にも致命的な影響を与えられる。
【０００４】
このとき、ティスプレイデバイスの全体基板の上にＴＦＴのアクティブチャンネルの領域内に含まれる致命的な結晶粒境界（以下、“プライマリー（ｐｒｉｍａｒｙ）”結晶粒境界と称する）の数は、結晶粒の大きさ、傾き角度θ、アクティブチャンネルの寸法（ｄｉｍｅｎｓｉｏｎ）（長さ（Ｌ）、幅（Ｗ））と基板上の各ＴＦＴの位置により等しいか、そうでない場合もある（図１及び図２）。
【０００５】
図１及び図２のように、結晶粒の大きさＧｓ、アクティブチャンネル寸法Ｌ×Ｗ、傾き角度θに対してアクティブチャンネル領域に含まれる“プライマリー”結晶粒境界の数は、最大結晶粒境界の数をＮｍａｘとしたとき、つまり、ＴＦＴ基板またはディスプレーデバイス上の位置によりアクティブチャンネルの領域内に含まれる“プライマリー”結晶粒境界の数はＮｍａｘ（図１の場合３個）またはＮｍａｘ−１（図２の場合２個）個となるので、全部のＴＦＴに対してＮｍａｘの“プライマリー”結晶粒境界の数がアクティブチャンネル領域内に含まれる場合、最も優れたＴＦＴ特性の均一性が確保できる。つまり、それぞれのＴＦＴが同一な数の結晶粒境界を持つ事が多いほど均一性が優れるデバイスが得られる。
【０００６】
他方、Ｎｍａｘ個の“プライマリー”結晶粒境界の数を含むＴＦＴの数とＮｍａｘ−１個の“プライマリー”結晶粒境界の数を含むＴＦＴの数が同一であれば、ＴＦＴ基板またはディスプレーデバイス上にあるＴＦＴ特性中、均一性の面で最も良くないと予想できる。
【０００７】
これに対して、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）結晶化技術を利用して基板上に多結晶または単結晶である粒子が巨大シリコングレイン（ｌａｒｇｅ  ｓｉｌｉｃｏｎ  ｇｒａｉｎ）を形成することができ（図３及び図４）、これを利用してＴＦＴを製作した場合、単結晶シリコンで作製されたＴＦＴの特性と類似な特性を得られることで報告されている。
【０００８】
しかし、アクティブマトリックスディスプレーを製作するためにはドライバーと画素配置（ｐｉｘｅｌ  ａｒｒａｙ）のための数多いＴＦＴが作製されなければならない。
【０００９】
例えば、ＳＶＧＡ級の解像度をもつアクティブマトリックスディスプレーの作製には、約１００万個の画素が作られ、液晶表示素子（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ；ＬＣＤ）の場合、各画素には１個のＴＦＴが必要であり、有機発光物質を利用したディスプレー（例えば、有機電界発光素子）には少なくても２個以上のＴＦＴが必要とされる。
【００１０】
従って、１００万個または２００万個以上のＴＦＴそれぞれのアクティブチャンネル領域にのみ、一定な数字の結晶粒を一定な方向に成長させて製作するのは不可能である。
【００１１】
これを具現する方法として、ＰＣＴ国際特許であるＷＯ９７/４５８２７号パンフレットに開示されたように、非晶質シリコンをＰＥＣＶＤ，ＬＰＣＶＤまたはスパッタリング法により蒸着した後、ＳＬＳ技術で全体基板上の非晶質シリコンを多結晶シリコンに変換するのか、基板上の選択領域たけを結晶化する技術が開始されている（図３及び図４参照）。
【００１２】
選択の領域もやはり数μｍ×数μｍの寸法をもつアクティブチャンネル領域に比べればすごく広い領域である。また、ＳＬＳ技術で使用するレーザービームの大きさ（ｌａｓｅｒ  ｂｅａｍ  ｓｉｚｅ）は大略数ｍｍ×数十ｍｍとして基板上の全体領域、または選択領域の非晶質シリコンを結晶化するためには必然的にレーザービームまたはステージ（ｓｔａｇｅ）のステップピング（ｓｔｅｐｐｉｎｇ）及びシフティング（ｓｈｉｆｔｉｎｇ）が必要であり、このときレーザービームが照射される領域間のミスアラインメント（ｍｉｓａｌｉｇｎｍｅｎｔ）が存在するようになり、従って、数多いＴＦＴのアクティブチャンネル領域内に含まれる“プライマリー”結晶粒境界の数は変わるようになって、全体基坂上またはドライバーの領域、画素セル領域内のＴＦＴは予測できない不均一性をもつようになる。このような不均一性はアクティブマトリックスディスプレーデバイスを具現することにおいて致命的な悪影響を与えられる。
【００１３】
また、米国特許第６，１７７，３９１号明細書では、ＳＬＳ結晶化技術を利用して巨大粒子シリコングレーン（ｌａｒｇｅ  ｓｉｌｉｃｏｎ  ｇｒａｉｎ）を形成してドライバーと画素配置を含むＬＣＤデバイス用ＴＦＴ製作時、アクティブチャンネル方向がＳＬＳ結晶化方法により成長された結晶粒方向に対して平行な場合、電荷キャリアー（ｅｌｅｃｔｒｉｃ  ｃｈａｒｇｅ  ｃａｒｒｉｅｒ）方向に対する結晶粒境界のバリアー（ｂａｒｒｉｅｒ）効果が最小となり（図５）、従って、単結晶シリコンに次ぐＴＦＴ特性が得られるのに対して、アクティブチャンネル方向と結晶粒成長の方向が９０°である場合、ＴＦＴ特性が電荷キャリアー（ｅｌｅｃｔｒｉｃ  ｃｈａｒｇｅ  ｃａｒｒｉｅｒ）のトラップとして作用する多い結晶粒境界が存在するようになり、ＴＦＴ特性が大きく低下する。（図６）。
【００１４】
実際に、アクティブマトリックスディスプレー製作時、駆動回路（ｄｒｉｖｅｒ  ｃｉｒｃｕｉｔ）内のＴＦＴと画素セル領域内のＴＦＴは一般的に９０°の角度をもつ場合があり、このとき、各ＴＦＴの特性を大きく低下させないながら、ＴＦＴ間特性の均一性を向上させるためには、結晶成長方向に対するアクティブチャンネル領域の方向を３０°ないし６０°の角度に傾くように製作することによってデバイスの均一性を向上させることができる（図７）。
【００１５】
しかし、この方法も、やはりＳＬＳ結晶化技術により形成される有限大きさの結晶粒を利用することによって、致命的な結晶粒境界がアクティブチャンネル領域内に含まれる確率が存在し、従って、ＴＦＴ間の特性差を引き起す予測のつかない不均一性が存在するようになると言う問題点がある。
【特許文献１】国際公開第９７/４５８２７号パンフレット
【特許文献２】米国特許第６，１７７，３９１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、前記で説明したような問題点を解決するため案出されたもので，本発明の目的は、電流特性等のような電気的特性を向上させるためにポリシリコンの“プライマリー”結晶粒境界がＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）/オフセット（Ｏｆｆｓｅｔ）領域に含まれないＬＤＤ/オフセット領域を具備している有機電界発光素子を提供するものである。
【課題を解決するための手段】
【００１７】
本発明は前記した目的を達成するために、ＬＤＤ/オフセット領域を具備している薄膜トランジスター（ＴＦＴ）において、前記ＬＤＤ/オフセット領域では、ポリシリコン基板の“プライマリー”結晶粒境界が位置してないことを特徴とする薄膜トランジスターを提供する。
【発明の効果】
【００１８】
本発明による薄膜トランジスターは、ＴＦＴの電気的特性が優秀であり、またデバイスの信頼性が向上され、優れた特性のＴＦＴを提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を、添付した図面を参照して詳しく説明する。
【００２０】
アクティブマトリックスディスプレー用のＴＦＴ製作時、ＴＦＴ特性に直接，間接的に重大な影響を及ぼす多結晶シリコンの結晶粒がＴＦＴ特性向上のため大きく規則化される場合、結晶粒の有限な大きさにより、隣接した結晶粒の間には結晶粒境界か発生する。
【００２１】
本発明で“結晶粒の大きさ”と言うのは、確認することができる結晶粒境界の間の距離を言い、通常誤差の範囲に含まれる結晶粒境界の距離と定義する。
【００２２】
特に、結晶粒境界がアクティブチャンネル（ａｃｔｉｖｅ  ｃｈａｎｎｅｌ）領域内に存在するとき、ＴＦＴ特性に致命的な影響を与える結晶粒境界、つまり、アクティブチャンネル方向の垂直方向に対する結晶粒境界の傾き角度が−４５°≦θ≦４５°である“プライマリー”結晶粒境界の場合、多結晶シリコン薄膜の形成時、工程精密性の限界により避けられない欠陥となる。
【００２３】
また、駆動回路基板上またはディスプレー基板上に作製されるＴＦＴアクティブチャンネル領域内に含まれる“プライマリー”結晶粒境界の数は大きさ、方向、アクティブチャンネル寸法等により変わられ（図８）、従って、製作されるＴＦＴ及びディスプレーの特性が不均一になるか、甚だしくは駆動ができなくなる。  
【００２４】
本発明ではこのような“プライマリー”結晶粒境界がＬＤＤ構造のＴＦＴでＬＤＤ領域に存在するようになると、ＴＦＴ特性に影響を与える点に着眼して発明するようになった。
【００２５】
通常的にオフセット領域はソース電極とドレイン電極の間のドーピングされてない領域を言い、オフセット領域を介在させることによって漏洩電流を遮断でき、また、不純物の低密度イオンドーピングを通じてこのようなオフセット領域にＬＤＤ領域を追加することによって、薄膜トランジスターのオフの時、漏洩電流であるオフ電流を減少させることができる。
【００２６】
図９は、オフセット領域またはＬＤＤ構造をもつ薄膜トランジスターの断面図である。
【００２７】
図９を参照すると、通常のオフセット領域またはＬＤＤ構造をもつ薄膜トランジスターは基板１１上にバッファー層１２、活性層１３、及びゲート絶縁膜１４が形成されている。この上に導電性であるゲート電極１５が形成されていって、ゲート絶縁膜１４全面に渡りパッシベーション層１６が形成されている。そして、ゲート絶縁膜１４とパッシベイション層１６にコンタクトホールを形成し、パッシベーション層１６全面に導電層を形成しパターニングしてドレーン及びソース電極１７が形成されている。
【００２８】
一方、活性層１３には高濃度の不純物でドーピングされたドレーン及びソース領域１３ａが形成されていって、ゲート電極１５下部の活性層１３内には
チャンネル領域Ｉが形成され、ドレーン領域１３とチャンネル領域Ｉの間とソース領域１３ａとチャンネル領域Iの間には、低濃度の不純物でドーピングされたＬＤＤ領域IIが形成されている。
【００２９】
このとき、通常的に活性層１３は、非晶質シリコンを結晶化させて多結晶シリコンをパターニングして形成されるが、前記で図示したように、多結晶シリコンには結晶粒境界を持つ事ができ、特に、“プライマリー”結晶粒境界はＴＦＴの電気的特性と相関が大きいことがわかる。
【００３０】
つまり、“プライマリー”結晶粒境界は、ソースからドレインに流れる電流のバリアとして作用するので駆動電流等に影響を与えている。
【００３１】
本発明では、漏洩電流を防止しようと形成したＬＤＤ領域II内に活性層１３を形成するポリシリコンの“プライマリー”結晶粒境界が位置しないようにすることで、漏洩電流の特性が良好になることがわかる。  
【００３２】
図１０はオフセット領域、またはＬＤＤ構造をもつ薄膜トランジスターを概略的に示した平面図である。
【００３３】
図１０を参照すると，活性層１３に“プライマリー”結晶粒境界が形成されないようにポリシリコンに形成された“プライマリー”結晶粒境界の間の幅を調整して薄膜トランジスターを形成することができる。
【００３４】
また、活性層１３に“プライマリー”結晶粒境界が含まれないように活性層１３を形成することができる。このような場合には、活性層１３を形成するポリシリコンの“プライマリー”結晶粒境界の間に幅が活性層１３全体の幅よりもっと大きくなければならない。
【００３５】
これにより、本発明による薄膜トランジスターは、漏洩電流特性等の電気的特性が優れてデバイスの特性がよくなる。前記デバイスは、半導体デバイスまたはディスプレーデバイスでも無関であり、ディスプレーデバイスには液晶表示装置（ＬＣＤ）または有機電界発光素子（ＥＬ）を使用することが望ましい。
【００３６】
前記活性層を形成するポリシリコンは、ＳＬＳ方向で形成されることが望ましい。  
【図面の簡単な説明】
【００３７】
【図１】同一な結晶粒の大きさＧｓ及びアクティブチャンネル寸法Ｌ×Ｗに対して致命的な結晶粒境界の数が２であるＴＦＴの概略的な断面を図示した図面である。
【図２】致命的な結晶粒境界の数が３であるＴＦＴの概略的な断面を図示した図面である。
【図３】従来技術によりＳＬＳ結晶化法によって形成された粒子の大きさが大きいシリコングレーンを含むＴＦＴのアクティブチャンネルの概略的な断面を図示した図面である。
【図４】従来技術によりＳＬＳ結晶化法によって形成された粒子の大きさが大きいシリコングレーンを含むＴＦＴのアクティブチャンネルの概略的な断面を図示した図面である。
【図５】また他の従来技術により製造されたＴＦＴのアクティブチャンネルの概略的な断面を図示した図面である。
【図６】また他の従来技術により製造されたＴＦＴのアクティブチャンネルの概略的な断面を図示した図面である。
【図７】また他の従来技術により製造されたＴＦＴのアクティブチャンネルの概略的な断面を図示した図面である。
【図８】駆動回路基板、またはティスプレイ上に製作されるＴＦＴの特性に致命的な影響を与えられる恐れがある致命的な結晶粒境界の数がＴＦＴの位置によって変わってくることを示した概略図である。
【図９】オフセット領域、またはＬＤＤ構造をもつ薄膜トランジスターの断面図である。
【図１０】オフセット領域、またはＬＤＤ構造をもつ薄膜トランジスターを概略的に示した平面図である。
【符号の説明】
【００３８】
１１  基板
１２  バッファー層
１３  活性層
１４  ゲート絶縁層
１５  ゲート電極
１６  パッシベーション沿う
１７  ソース電極
【図１】
2004200648.tif 000003
【図２】
2004200648.tif 000004
【図３】
2004200648.tif 000005
【図４】
2004200648.tif 000006
【図５】
2004200648.tif 000007
【図６】
2004200648.tif 000008
【図７】
2004200648.tif 000009
【図８】
2004200648.tif 000010
【図９】
2004200648.tif 000011
【図１０】
2004200648.tif 000012