(57)【要約】【課題】一定のキャパシタンスを有するＭＩＭキャパシタ及びこれを含む半導体素子を提供する。【解決手段】相互並列連結された第１キャパシタ及び第２キャパシタを含み、第１キャパシタは、第１下部金属膜、第１誘電体膜及び第１上部金属膜が順次に積層されて形成され、第２キャパシタは第２下部金属膜、第２誘電体膜及び第２上部金属膜が順次に積層されて形成され、第２キャパシタの第２下部金属膜は第１キャパシタの第１上部金属膜と電気的に連結され、第２キャパシタの第２上部金属膜は第１キャパシタの第１下部金属膜と電気的に連結されるＭＩＭキャパシタ。【選択図】図３Ａ
2004056139.tif 000002
【特許請求の範囲】
【請求項１】
　第１下部金属膜、第１誘電体膜及び第１上部金属膜が順次に積層されて形成された第１キャパシタと、
　第２下部金属膜、第２誘電体膜及び第２上部金属膜が順次に積層されて形成された第２キャパシタであって、前記第２下部金属膜は前記第１上部金属膜と電気的に連結され、前記第２上部金属膜は前記第１下部金属膜と電気的に連結された第２キャパシタと、
を含むことを特徴とする金属−絶縁体−金属キャパシタ。
【請求項２】
　前記第１キャパシタの第１上部金属膜及び前記第２キャパシタの第２下部金属膜は一定の大きさの電圧源に連結され、前記第１キャパシタの第１下部金属膜及び前記第２キャパシタの第２上部金属膜は接地されていることを特徴とする請求項１に記載の金属−絶縁体−金属キャパシタ。
【請求項３】
　前記第１誘電体膜は、ＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ膜を含むことを特徴とする金属−絶縁体−金属キャパシタ。
【請求項４】
　前記第２誘電体膜は、ＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ膜を含むことを特徴とする請求項１に記載の金属−絶縁体−金属キャパシタ。
【請求項５】
　半導体基板と、
　前記半導体基板上に形成された第１層間絶縁膜と、
　前記第１層間絶縁膜の表面上である第１レベル上に第２層間絶縁膜により相互離隔されるように形成された第１下部金属膜及び第２下部金属膜と、
　前記第１下部金属膜上に形成された第１誘電体膜と、
　前記第２下部金属膜上に形成された第２誘電体膜と、
　前記第１誘電体膜及び第２誘電体膜を相互離隔させる第３層間絶縁膜と、
　前記第１誘電体膜及び前記第２誘電体膜の上部表面である第２レベル上に相互離隔されつつ、前記第１誘電体膜及び前記第２誘電体膜上にそれぞれ形成された第１上部金属膜及び第２上部金属膜と、
を含むことを特徴とする半導体素子。
【請求項６】
　前記第１誘電体膜は、ＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ膜を含むことを特徴とする請求項５に記載の半導体素子。
【請求項７】
　前記第２誘電体膜は、ＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ 膜を含むことを特徴とする請求項５に記載の半導体素子。
【請求項８】
　前記第１層間絶縁膜、第２層間絶縁膜及び第３層間絶縁膜を貫通して前記半導体素子のアクティブ領域と前記第２上部金属膜とを繋ぐ第１導電性コンタクトをさらに含むことを特徴とする請求項５に記載の半導体素子。
【請求項９】
　前記第１層間絶縁膜を貫通して前記半導体素子のアクティブ領域と前記第２下部金属膜とを繋ぐ第２導電性コンタクトをさらに含むことを特徴とする請求項５に記載の半導体素子。
【請求項１０】
　前記第３層間絶縁膜を貫通して前記第２上部金属膜と前記第１下部金属膜とを繋ぐ第３導電性コンタクトをさらに含むことを特徴とする請求項５に記載の半導体素子。
【請求項１１】
　前記第３層間絶縁膜を貫通して前記第１上部金属膜と前記第２下部金属膜とを繋ぐ第４導電性コンタクトをさらに含むことを特徴とする請求項５に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は金属−絶縁体−金属キャパシタ（ＭＩＭ）及びこれを含む半導体素子に係り、特に一定のキャパシタンスを有するＭＩＭキャパシタ及びこれを含む半導体素子に関する。
【背景技術】
【０００２】
　半導体素子の用途が多様化するにつれて、高速及び大容量のキャパシタが要求されている。一般的に、キャパシタの高速化のためにはキャパシタ電極の抵抗を弱めて周波数依存性を弱めなければならず、キャパシタの大容量化のためにはキャパシタ電極間に内在する誘電体膜を薄くしたり誘電率の高い物質を誘電体膜に使用したりまたは電極の面積を広めたりしなければならない。
【０００３】
　半導体素子で使われるキャパシタとしては、その接合構造によって、ＭＯＳ構造、ｐｎ接合構造、ポリシリコン−絶縁体−ポリシリコン（ＰＩＰ）構造及びＭＩＭ構造などのキャパシタがある。このうち、ＭＩＭ構造を除いた他の構造を有するキャパシタは少なくとも一方の電極物質として単結晶シリコン又は多結晶シリコンを使用する。しかし、単結晶シリコンまたは多結晶シリコンはその物質特性によってキャパシタ電極の抵抗を弱めるのに限界がある。従って、高速のキャパシタが要求される応用分野では、低抵抗のキャパシタ電極を容易に実現できるＭＩＭキャパシタが主に使われる。
【０００４】
　図１Ａは、一般的なＭＩＭキャパシタを示す図面である。そして、図１Ｂは、図１ＡのＭＩＭキャパシタの等価回路図である。
【０００５】
　まず、図１Ａを参照すれば、ＭＩＭキャパシタ１０は、下部金属膜１１、誘電体膜１２及び上部金属膜１３を含む。前記誘電体膜１２は下部金属膜１１と上部金属膜１３との間に配置される。通常、上部金属膜１３は一定高さの電圧Ｖを供給する電源に連結され、下部金属膜１１は接地される。前記ＭＩＭキャパシタ１０は、図１Ｂに図示されたように、一定の大きさのキャパシタンスＣを有するが、理想的な場合、前記キャパシタンスＣは電圧Ｖの変化に関係なく常に一定の数値を示さなければならない。
【０００６】
　図２は、図１Ａのキャパシタの電圧−キャパシタンス特性を示すグラフである。
【０００７】
　図２に図示されたように、一般的なＭＩＭキャパシタ１０のキャパシタンスＣは、理想的な場合とは違って実質的には、電圧Ｖが変化するにつれて共に変化する。この変化は２つに大別されるが、一方は電圧Ｖが高まるにつれてキャパシタンスＣも共に増加する場合２１と、他方は電圧Ｖが高まるにつれてキャパシタンスＣは減少する場合２２である。
【０００８】
　電圧Ｖが高まるにつれてキャパシタンスＣが増加するか否かは誘電体膜１２を構成する物質によって異なりうる。例えば、ＭＩＭキャパシタの誘電体膜１２がシリコンナイトライド（ＳｉＸＮＹ）よりなる場合、電圧Ｖが高まるにつれてキャパシタンスＣは減少する。このように、理論的には電圧Ｖが高まってもＭＩＭキャパシタ１０のキャパシタンスＣは一定でなければならないが、実質的に電圧Ｖが高まるにつれてキャパシタンスＣも変化するようになり、これは特に、ＭＩＭキャパシタが精密な半導体素子に採用される場合、素子の安定性を相当損ないうる問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
　本発明が解決しようとする技術的な課題は、両端部に印加される電圧が変化しても、一定のキャパシタンスを有するＭＩＭキャパシタを提供することである。
　本発明が解決しようとする他の技術的課題は、前記のようにＭＩＭキャパシタを含む半導体素子を提供することである。
【課題を解決するための手段】
【００１０】
　前記技術的な課題を解決するために、本発明によるＭＩＭキャパシタは、第１下部金属膜、第１誘電体膜及び第１上部金属膜が順次に積層されて形成された第１キャパシタと、第２下部金属膜、第２誘電体膜及び第２上部金属膜が順次に積層され、前記第２下部金属膜は前記第１上部金属膜と電気的に連結され、前記第２上部金属膜は前記第１下部金属膜と電気的に連結された第２キャパシタと、を含むことを特徴とする。
【００１１】
　前記第１キャパシタの第１上部金属膜及び前記第２キャパシタの第２下部金属膜は一定の大きさの電圧源に連結され、前記第１キャパシタの第１下部金属膜及び前記第２キャパシタの第２上部金属膜は接地されることが望ましい。
【００１２】
　前記第１誘電体膜は、ＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ膜を含むことが望ましい。
　前記第２誘電体膜は、ＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ膜を含むことが望ましい。
【００１３】
　前記他の技術的課題を達成するために、本発明による半導体素子は、半導体基板と、前記半導体基板上に形成された第１層間絶縁膜と、前記第１層間絶縁膜の表面上である第１レベル上で第２層間絶縁膜により相互離隔されるように形成された第１下部金属膜及び第２下部金属膜と、前記第１下部金属膜上に形成された第１誘電体膜と、前記第２下部金属膜上に形成された第２誘電体膜と、前記第１誘電体膜及び第２誘電体膜を相互離隔させる第３層間絶縁膜と、前記第１誘電体膜及び前記第２誘電体膜の上部の表面上である第２レベル上で相互離隔されつつ、前記第１誘電体膜及び前記第２誘電体膜上にそれぞれ形成された第１上部金属膜及び第２上部金属膜と、を含むことを特徴とする。
【００１４】
　前記第１誘電体膜は、ＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ膜を含むことが望ましい。
　前記第２誘電体膜は、ＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ膜を含むことが望ましい。
【００１５】
　前記第１層間絶縁膜、第２層間絶縁膜及び第３層間絶縁膜を貫通して前記半導体素子のアクティブ領域と前記第２上部金属膜とを繋ぐ第１導電性コンタクトをさらに含むことが望ましい。
【００１６】
　前記第１層間絶縁膜を貫通して前記半導体素子のアクティブ領域と前記第２下部金属膜とを繋ぐ第２導電性コンタクトをさらに含むことが望ましい。
【００１７】
　前記第３層間絶縁膜を貫通して前記第２上部金属膜と前記第１下部金属膜とを繋ぐ第３導電性コンタクトをさらに含むことが望ましい。
【００１８】
　前記第３層間絶縁膜を貫通して前記第１上部金属膜と前記第２下部金属膜とを繋ぐ第４導電性コンタクトをさらに含むことが望ましい。
【発明の効果】
【００１９】
　以上の説明のように、本発明によるＭＩＭキャパシタは、第１キャパシタの下部電極及び上部電極をそれぞれ第２キャパシタの上部電極及び下部電極に繋ぐことによって、キャパシタ両端部に印加される電圧の変化によるキャパシタンスの変化分を第１キャパシタ及び第２キャパシタによって相互補償させることによって一定のキャパシタンスを有するメリットがある。そして、前記ＭＩＭキャパシタを含む半導体素子は、精密な応用分野に使っても、電圧変化によるキャパシタンス変化がほとんどないので、素子の安定性を大幅に高めるメリットを提供する。
【発明を実施するための最良の形態】
【００２０】
　以下、図面に基づき、本発明を詳しく説明する。しかし、本発明の実施例は色々な他の形態に変形でき、本発明の範囲が次に詳述する実施例によって限定されると解釈されてはならない。
【００２１】
　図３Ａは、本発明によるＭＩＭキャパシタを示す図面である。そして、図３Ｂは、図３ＡのＭＩＭキャパシタの等価回路図である。
【００２２】
　図３Ａ及び図３Ｂを参照すれば、本発明によるＭＩＭキャパシタは、第１キャパシタ３１０及び第２キャパシタ３２０を含む。第１キャパシタ３１０は、第１下部金属膜３１１、第１誘電体膜３１２及び第１上部金属膜３１３を含む。第１誘電体膜３１２は第１下部金属膜３１１と第１上部金属膜３１３との間に配置される。第２キャパシタ３２０は、第２下部金属膜３２１、第２誘電体膜３２２及び第２上部金属膜３２３を含む。第２誘電体膜３２２は第２下部金属膜３２１と第２上部金属膜３２３と間に配置される。
【００２３】
　前記第１下部金属膜３１１、第１上部金属膜３１３、第２下部金属膜３２１及び第２上部金属膜３２３は抵抗の低い金属物質膜を使用して形成する。そして、前記第１誘電体膜３１２はＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ膜を含むことができる。同じく、前記第２誘電体膜３２２もＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ膜を含むことができる。
【００２４】
　前記第１キャパシタ３１０及び第２キャパシタ３２０は電気的に並列に連結される。このために、第１キャパシタ３１０の第１下部金属膜３１１は第２キャパシタ３２０の第２上部金属膜３２３と電気的に連結される。そして、第１キャパシタ３１０の第１上部金属膜３１３は第２キャパシタ３２０の第２下部金属膜３２１と電気的に連結される。従って、第１キャパシタ３１０の第１上部金属膜３１３及び第２キャパシタ３２０の第２下部金属膜３２１には一定高さの電圧Ｖが印加される。一方、第１キャパシタ３１０の第１下部金属膜３１１と第２キャパシタ３２０の第２上部金属膜３２３とは接地される。
【００２５】
　このように、第１キャパシタ３１０及び第２キャパシタ３２０が並列に連結されたＭＩＭキャパシタの全体キャパシタンスＣＴは、第１キャパシタ３１０の第１キャパシタンスＣ１と第２キャパシタ３２０の第２キャパシタンスＣ２との和になる。第１キャパシタ３１０の第１キャパシタンスＣ１は電圧Ｖが高まるにつれて共に変化する。同じく、第２キャパシタ３２０の第２キャパシタンスＣ２も電圧Ｖが高まるにつれてやはり変化する。
【００２６】
　図６には、本発明によるＭＩＭキャパシタの電圧−キャパシタンス特性が示されている。
【００２７】
　図６を参照して、より詳しく説明すれば、電圧Ｖが高まるにつれて第１キャパシタ３１０の第１キャパシタンスＣ１と第２キャパシタ３２０の第２キャパシタンスＣ２ とは反対に変化する。すなわち、電圧Ｖが高まるにつれて第１キャパシタ３１０の第１キャパシタンスＣ１は段段と減少する一方、第２キャパシタ３２０の第２キャパシタンスＣ２は段段と増加する。それは第１キャパシタ３１０及び第２キャパシタ３２０の電圧Ｖの印加方向が反対になるためである。すなわち、第１キャパシタ３１０の場合に第１上部金属膜３１３に電圧Ｖが印加されるが、第２キャパシタ３２０の場合には、第２下部電極膜３２１に電圧Ｖが印加され、同じく、第１キャパシタ３１０の場合に第１下部電極膜３１１が接地されるが、第２キャパシタ３２０の場合には第２上部電極膜３２３が接地されるためである。
【００２８】
　従って、電圧Ｖが変化するにつれて第１キャパシタ３１０の第１キャパシタンスＣ１と第２キャパシタ３２０の第２キャパシタンスＣ２とは反対に変化し、その変化幅もまた同じである。図３Ｂに示され、前述したように第１キャパシタ３１０及び第２キャパシタ３２０は並列に連結されているので、全体キャパシタンスＣＴは第１キャパシタンスＣ１と第２キャパシタンスＣ２との和になる。結局、第１キャパシタンスＣ１の減少分と第２キャパシタンスＣ２の増加分とが相互相殺され、たとえ電圧Ｖが高まっても、全体キャパシタンスＣＴは常に一定に維持される。
【００２９】
　図４は、本発明によるＭＩＭキャパシタを半導体素子に適用する場合での電極配線を説明するために示すレイアウト図である。そして、図５Ａ及び図５Ｂは、それぞれ図４のＡ−Ａ′及びＢ−Ｂ′に沿って示す断面図である。
【００３０】
　まず、図４を参照すれば、第１キャパシタ３１０の第１下部電極膜３１１が下に配置され、第１上部電極膜３１３は第１下部電極膜３１１上に配置される。図面に示されていないが、第１下部電極膜３１１と第１上部電極膜３１３との間には第１誘電体膜が配置される。第１キャパシタ３１０の構造と同じように、第２キャパシタ３２０の第２下部電極膜３２１が下に配置され、第２上部電極膜３２３は第２下部電極膜３２１上に配置される。やはり図面に示されていないが、第２下部電極膜３２１と第２上部電極膜３２３との間には第２誘電体膜が配置される。
【００３１】
　図４のレイアウト図の上部で、第１上部電極膜３１３は第１下部電極膜３１１の外に突出されて、同じく第２下部電極膜３２１は第２上部電極膜３２３の外に突出される。第１上部電極膜３１３の凸部と第２下部電極膜３２１の凸部とは相互重なって、コンタクト領域５２４′によって相互コンタクトされる。図４のレイアウト図の下部では、第１下部電極膜３１１が第１上部電極膜３１３の外に突出されて、同じく第２上部電極膜３２３は第２下部電極膜３２１の外に突出される。第１下部電極膜３１１の凸部及び第２上部電極膜３２３の凸部も相互重なって、コンタクト領域５２３′によって相互コンタクトされる。
【００３２】
　第２キャパシタ３２０の第２下部金属膜３２１と第２上部金属膜３２３とは相互に他の領域でそれぞれ突出された部分を含む。第２上部金属膜３２３の凸部にはコンタクト領域５２１′が存在して、このコンタクト領域５２１′で第２上部金属膜３２３は、例えば、半導体基板とコンタクトされる。同じく、第２下部金属膜３２１の凸部にもコンタクト領域５２２′が存在して、このコンタクト領域５２２′で第２下部金属膜３２１が例えば、半導体基板とコンタクトされる。
【００３３】
　前記コンタクト構造を図５Ａ及び図５Ｂを参照してより詳しく説明すれば、次の通りである。
【００３４】
　まず、半導体基板５００上には第１層間絶縁膜５１１が形成される。前記半導体基板５００内には不純物領域が含まれることがあり、半導体基板５００と第１層間絶縁膜５１１との間には他の層または領域が介在されもする。前記第１層間絶縁膜５１１の表面上である第１レベルＬ１上には金属膜パターンが形成されるが、この金属膜パターンはそれぞれ第１下部金属膜３１１及び第２下部金属膜３２１である。第１下部金属膜３１１と第２下部金属膜３２１との間には第２層間絶縁膜５１２が配置されて第１下部金属膜３１１及び第２下部金属膜３２１を相互電気的に絶縁させる。
【００３５】
　第１下部金属膜３１１、第２下部金属膜３２１及び第２層間絶縁膜５１２上には誘電体膜パターンが形成されるが、この誘電体膜パターンはそれぞれ第１誘電体膜３１２及び第２誘電体膜３２２である。第１誘電体膜３１２と第２誘電体膜３２２との間には第３層間絶縁膜５１３が配置されて、第１誘電体膜３１２及び第２誘電体膜３２２を相互電気的に絶縁させる。前記第１誘電体膜３１２はＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ膜を含むことができる。同じく、前記第２誘電体膜３２２もＳｉＯ２膜、ＳｉＸＮＹ膜、ＳｉＸＯＹＦＺ膜、ＳｉＸＯＹＮＺ膜またはＳｉＸＯＹＨＺ膜を含むことができる。
【００３６】
　第１誘電体膜３１２、第２誘電体膜３２２及び第３層間絶縁膜５１３の表面上である第２レベルＬ２上にはやはり金属膜パターンが形成されるが、この金属膜パターンはそれぞれ第１上部電極膜３１３及び第２上部電極膜３２３である。第１上部電極膜３１３及び第２上部電極膜３２３は相互電気的に絶縁される。
【００３７】
　前記第２上部金属膜３２３は、第１層間絶縁膜５１１、第２層間絶縁膜５１２及び第３層間絶縁膜５１３を貫通する第１導電性コンタクト５２１によって、前記半導体素子５００、例えばアクティブ領域とコンタクトされる。前記第２下部金属膜３２１は、第１層間絶縁膜５１１を貫通する第２導電性コンタクト５２２によって、前記半導体素子５００、例えばアクティブ領域とコンタクトされる。そして、第３層間絶縁膜５１３を貫通する第３導電性コンタクト５２３によって、前記第２上部金属膜３２３と第１下部金属膜３１１とが連結される。また、第３層間絶縁膜５１３を貫通する第４導電性コンタクト５２４によって、前記第１上部金属膜３１３と第２下部金属膜３２１とが連結される。
【００３８】
　以上、本発明を望ましい実施例を挙げて詳しく説明したが、本発明は前記実施例に限定されず、本発明の技術的思想内で当分野の当業者によって色々な変形が可能である。
【図面の簡単な説明】
【００３９】
【図１Ａ】一般的なＭＩＭキャパシタを示す図面である。
【図１Ｂ】図１ＡのＭＩＭキャパシタの等価回路図である。
【図２】図１Ａのキャパシタの電圧−キャパシタンス特性を示すグラフである。
【図３Ａ】本発明によるＭＩＭキャパシタを示す図面である。
【図３Ｂ】図３ＡのＭＩＭキャパシタの等価回路図である。
【図４】図３ＡのＭＩＭキャパシタの配線を説明するために示すレイアウト図である。
【図５Ａ】図４のＡ−Ａ′に沿って示す本発明による半導体素子の断面図である。
【図５Ｂ】図４のＢ−Ｂ′に沿って示す本発明による半導体素子の断面図である。
【図６】図３ＡのＭＩＭキャパシタの電圧−キャパシタンス特性を示すグラフである。
【符号の説明】
【００４０】
　３１０　　　第１キャパシタ
　３１１　　　第１下部金属膜
　３１２　　　第１誘電体膜
　３１３　　　第１上部金属膜
　３２０　　　第２キャパシタ
　３２１　　　第２下部金属膜
　３２２　　　第２誘電体膜
　３２３　　　第２上部金属膜
　Ｖ　　　電圧
【図１Ａ】
2004056139.tif 000003
【図１Ｂ】
2004056139.tif 000004
【図２】
2004056139.tif 000005
【図３Ａ】
2004056139.tif 000006
【図３Ｂ】
2004056139.tif 000007
【図４】
2004056139.tif 000008
【図５Ａ】
2004056139.tif 000009
【図５Ｂ】
2004056139.tif 000010
【図６】
2004056139.tif 000011