(57)【要約】【課題】送信側回路部と受信側回路部とが各々の基準電位を異にするもとでの、ＮＲＺ信号についての送信側回路部から伝送路を通じた受信側回路部への伝送を、比較的簡単な構成をもって、適正に行うことができるものとする。【解決手段】ＮＲＺ信号を伝送路５４に送出する送信側回路部５１と、送信側回路部５１とは基準電位を異にし、ＮＲＺ信号を受ける受信側回路部５５と、送信側回路部５１と受信側回路部５５とを相互接続するキャパシタンス素子５３とを備え、受信側回路部５５が、緩衝増幅部６１と、その入力側に接続されたダイオード６３；６４と、緩衝増幅部６１の出力側と入力側とを連結して出力信号を入力側に正帰還する、送信側回路部５１と伝送路５４との総合インピーダンスの２倍以上のインピーダンスを呈する抵抗素子６２とを含んで構成される。【選択図】        図１
2004179771.tif 000002
【特許請求の範囲】
【請求項１】
ＮＲＺ信号を伝送路に送出する送信側回路部と、上記伝送路に送出されたＮＲＺ信号を受信すべく配された、上記送信側回路部とは基準電位を異にする受信側回路部と、上記送信側回路部と受信側回路部とを直流遮断状態をもって相互接続する直流遮断接続部とを備えて成り、
上記受信側回路部が、緩衝増幅部と、該緩衝増幅部の入力側に接続された電圧クランプ部と、上記緩衝増幅部の出力側と入力側とを連結して上記出力側に得られる出力信号を上記入力側に正帰還する、上記送信側回路部と上記伝送路との総合インピーダンスの２倍以上のインピーダンスを呈する帰還路形成部と、を含んで構成されることを特徴とする二値ディジタル信号伝送回路。
【請求項２】
直流遮断接続部が、キャパシタンス素子を含んで形成されることを特徴とする請求項１記載の二値ディジタル信号伝送回路。
【請求項３】
直流遮断接続部が、トランスフォーマと該トランスフォーマの受信側回路側に直列接続されたキャパシタンス素子とを含んで形成されることを特徴とする請求項１記載の二値ディジタル信号伝送回路。
【請求項４】
電圧クランプ部が、緩衝増幅部の入力側と受信側回路部の電源との間に接続されたダイオード素子を含んで形成されることを特徴とする請求項１記載の二値ディジタル信号伝送回路。
【請求項５】
帰還路形成部が、抵抗素子により形成されることを特徴とする請求項１記載の二値ディジタル信号伝送回路。
【請求項６】
帰還路形成部が、付加緩衝増幅部と抵抗素子との直列接続を含んで構成されることを特徴とする請求項１記載の二値ディジタル信号伝送回路。
【請求項７】
帰還路形成部が、ＡＮＤ回路部と抵抗素子との接続を含んで構成され、上記ＡＮＤ回路部が、出力端が上記抵抗素子に接続され、第１の入力端が緩衝増幅部の出力側に接続され、さらに、第２の入力端が上記緩衝増幅部の入力側の初期値を設定する初期値設定回路部に接続されるものとされることを特徴とする請求項１記載の二値ディジタル信号伝送回路。
【請求項８】
帰還路形成部が、付加緩衝増幅部と抵抗素子との直列接続に接続されたＡＮＤ回路部を含み、該ＡＮＤ回路部の第１の入力端が緩衝増幅部の出力側に接続されるとともに、上記ＡＮＤ回路部の第２の入力端が上記緩衝増幅部の入力側の初期値を設定する初期値設定回路部に接続されることを特徴とする請求項６記載の二値ディジタル信号伝送回路。
【請求項９】
帰還路形成部が、第１及び第２の選択入力端と出力端とを有したスイチング部と抵抗素子との接続を含んで構成され、上記スイッチング部が、上記出力端が上記抵抗素子に接続され、上記第１の選択入力端が緩衝増幅部の出力側に接続され、さらに、上記第２の選択入力端が上記緩衝増幅部の入力側の初期値を設定する電源に接続されるものとされることを特徴とする請求項１記載の二値ディジタル信号伝送回路。
【請求項１０】
緩衝増幅部が、入力端が帰還路形成部の抵抗値より大なる抵抗値を有する抵抗素子を介して受信側回路部の電源に接続された、動作制御端子付き緩衝増幅部によって形成され、該動作制御端子付き緩衝増幅部の動作制御端子に上記緩衝増幅部の出力信号の初期値を設定する初期値設定回路部が接続されることを特徴とする請求項１記載の二値ディジタル信号伝送回路。
【請求項１１】
ＮＲＺ信号を伝送路に送出する送信側回路部と、上記伝送路に送出されたＮＲＺ信号を受信すべく配された、上記送信側回路部とは基準電位を異にする受信側回路部と、上記送信側回路部と上記受信側回路部とを直流遮断状態をもって相互接続する直流遮断接続部とを備えて成り、
上記受信側回路部が、第１及び第２の入力端と出力端とを有し、上記第１の入力端が上記直流遮断接続部に接続されたＡＮＤ回路部と、該ＡＮＤ回路部の上記第１の入力端に接続された電圧クランプ部と、上記ＡＮＤ回路部の上記出力端と上記第１の入力側とを連結して上記出力端に得られる出力信号を上記第１の入力端に正帰還する、上記送信側回路部と上記伝送路との総合インピーダンスの２倍以上のインピーダンスを呈する帰還路形成部と、上記ＡＮＤ回路部の上記第２の入力端に接続された、上記出力信号の初期値を設定する初期値設定回路部と、を含んで構成されることを特徴とする二値ディジタル信号伝送回路。
【請求項１２】
直流遮断接続部が、キャパシタンス素子を含んで形成されることを特徴とする請求項１１記載の二値ディジタル信号伝送回路。
【請求項１３】
直流遮断接続部が、トランスフォーマと該トランスフォーマの受信側回路部側に直列接続されたキャパシタンス素子とを含んで形成されることを特徴とする請求項１１記載の二値ディジタル信号伝送回路。
【請求項１４】
電圧クランプ部が、緩衝増幅部の入力側と受信側回路部の電源との間に接続されたダイオード素子を含んで形成されることを特徴とする請求項１１記載の二値ディジタル信号伝送回路。
【請求項１５】
帰還路形成部が、抵抗素子により形成されることを特徴とする請求項１記載の二値ディジタル信号伝送回路。
【請求項１６】
初期値設定回路部が、受信側回路部の電源に接続され、ＡＮＤ回路部の出力端に得られる出力信号の初期値を設定すべきとき予め定められた電圧が得られ、その後、上記電源の電圧に向かって変化する電圧が得られる時定数回路部によって形成されることを特徴とする請求項１１記載の二値ディジタル信号伝送回路。
【請求項１７】
ＡＮＤ回路部の第１の入力端が緩衝増幅部を介して直流遮断接続部に接続されたことを特徴とする請求項１１記載の二値ディジタル信号伝送回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願の特許請求の範囲に記載された発明は、各々の基準電位を異にする複数の回路部間において二値ディジタル信号の伝送を行う二値ディジタル信号伝送回路に関する。
【０００２】
【従来の技術】
ＮＲＺ（Ｎｏｎｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）方式に従って変調された二値ディジタル信号（以下、ＮＲＺ信号という）等の二値ディジタル信号を、それを送出する送信側回路部からそれを受信する受信側回路部に伝送路を通じて伝送するにあたり、送信側回路部と受信側回路部とが各々の基準電位を異にする場合には、両者の基準電位間の差についての対策が必要とされる。斯かる対策としては、例えば、送信側回路部もしくは受信側回路部に、送信端の電位を受信端の電位に合わせる、もしくは、受信端の電位を送信端の電位に合わせるための電位変換部を設けること、あるいは、送信側回路部において、送出すべき二値ディジタル信号を変調処理により交流伝送を行える信号に変換し、それを送出して交流伝送し、受信側回路部において、交流伝送された信号に復調処理を施して元の二値ディジタル信号を得るようにすること等が考えられている。
【０００３】
図１５は、送信側回路部と受信側回路部とが各々の基準電位を異にするもとでＮＲＺ信号を送信側回路部から伝送路を通じて受信側回路部に伝送するための、送信側回路部と受信側回路部との両者の基準電位間の差についての対策がとられた従来の二値ディジタル信号伝送回路の例を示す。
【０００４】
図１５に示される回路にあっては、送信側回路部１１において、信号入力端子１２を通じて供給される、図１６のＡに示される如くの、ＮＲＺ信号Ｓｘと、クロック入力端子１３を通じて供給される、図１６のＢに示される如くの、クロック信号Ｓｃｋとが、ＥＸＯＲ（エクスクルーシブ・オア）回路部１４に導かれる。ＥＸＯＲ回路部１４にあっては、ＮＲＺ信号Ｓｘが、クロック信号Ｓｃｋに応じて変調され、図１６のＣに示される如くの、パルス状とされるＲＺ（Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）  信号Ｓｘｍに変換される。そして、ＥＸＯＲ回路部１４から得られるＲＺ信号Ｓｘｍが、緩衝増幅部１５を通じて送信側回路部１１から送出され、リンギング防止用ダンピング抵抗素子１６とパルストランスフォーマ１７とを含んだ伝送路１８を通じて交流伝送される。
【０００５】
また、クロック入力端子１３を通じて供給されるクロック信号Ｓｃｋが、緩衝増幅部１９を通じて、送信側回路部１１から送出され、リンギング防止用ダンピング抵抗素子２０とパルストランスフォーマ２１とを含んだ伝送路２２を通じて交流伝送される。
【０００６】
パルストランスフォーマ１７が含まれた伝送路１８を通じて交流伝送されたＲＺ信号Ｓｘｍ、及び、パルストランスフォーマ２１が含まれた伝送路２２を通じて交流伝送されたクロック信号Ｓｃｋは、受信側回路部２３によって受信される。受信側回路部２３にあっては、図１６のＤに示される如くの、受信されたＲＺ信号Ｓｘｍが、緩衝増幅部２４を通じて、所定の時間遅れを生じさせる緩衝増幅部２５に供給される。それにより、緩衝増幅部２５から所定の時間遅れを生じたＲＺ信号Ｓｘｍが得られて、それがＤ−ＦＦ（ディレイーフリップ・フロップ）部２６の入力端子（Ｄ）に供給される。
【０００７】
また、受信側回路部２３にあっては、クロック信号Ｓｃｋが、緩衝増幅部２６を通じ、緩衝増幅部２４を通じたＲＺ信号Ｓｘｍに対して所定の時間遅れを生じたものとして、Ｄ−ＦＦ部２６のクロック端子に供給される。緩衝増幅部２４を通じたＲＺ信号Ｓｘｍは、上述のように、さらに、緩衝増幅部２５を通じることにより所定の時間遅れを生じ、緩衝増幅部２７を通じたクロック信号Ｓｃｋとの時間合せがなされたものとしてＤ−ＦＦ部２６の入力端子（Ｄ）に供給される。即ち、緩衝増幅部２５は、Ｄ−ＦＦ部２６の入力端子（Ｄ）に供給されるＲＺ信号Ｓｘｍを、Ｄ−ＦＦ部２６のクロック端子に供給されるクロック信号Ｓｃｋとの時間合せをすべく遅延させているのである。
【０００８】
Ｄ−ＦＦ部２６においては、入力端子（Ｄ）に供給されるＲＺ信号Ｓｘｍが、クロック端子に供給されるクロック信号Ｓｃｋに応じて復調され、図１６のＥに示される如くの、ＮＲＺ信号Ｓｘが得られる。そして、得られたＮＲＺ信号Ｓｘが、Ｄ−ＦＦ部２６の出力端子Ｑを通じて送出される。
【０００９】
このようにして、図１５に示される回路においては、各々の基準電位を異にする送信側回路部１１と受信側回路部２３との間におけるＮＲＺ信号の伝送路１８及び２２を通じた伝送が行われる。
【００１０】
図１７も、従来の二値ディジタル信号伝送回路の例を示し、この例は、図１５に示される例において、パルストランスフォーマ１７及び２１を夫々含んだ伝送路１８及び２２に代えて、キャパシタンス素子２８及び２９を夫々含んだ伝送路３０及び３１が用いられたものに相当する。そして、受信側回路部２３に、緩衝増幅部２４の入力端と電源＋Ｂとの間にバイアス抵抗素子３１が設けられ、また、緩衝増幅部２７の入力端と電源＋Ｂとの間にバイアス抵抗素子３３が設けられている。
【００１１】
図１７に示される例におけるその他の構成は、図１５に示される例と同様であり、また、動作も図１５に示される例と同様であるので、それらについての説明は省略される。
【００１２】
また、送信側回路部と受信側回路部とが各々の基準電位を異にするもとにおいても、送信側回路部からの微小パルスを安定に受信再生することができるパルス回路として、微分回路と入出力特性にヒステリシスをもたせた比較回路とを利用したものが提案されている（特許文献１。）。
【００１３】
斯かる、従来提案されたパルス回路にあっては、送信側回路部が、パルス信号が入力される増幅部によって構成され、その送信側回路部からパルス信号が送出される伝送路が、微分回路を含むものとされ、伝送路からの微分処理が施されたパルス信号を受信する受信側回路部が、入出力特性にヒステリシスをもたせた比較回路により構成されて、比較回路の出力端から、再生された元のパルス信号が得られるようにされている。その結果、送信側回路部と受信側回路部とが交流結合されたもとで、等価的に送信側回路部と受信側回路部とが直流結合された場合と同等の動作機能を有することになる旨が説明されている。
【００１４】
【特許文献１】
実開昭５９−４８１６０号公報  （第５−９頁、第５−８図）
【００１５】
【発明が解決しようとする課題】
上述の如くの、送信側回路部と受信側回路部とが各々の基準電位を異にするもとで、二値ディジタル信号あるいはパルス信号を送信側回路部から伝送路を通じて受信側回路部に伝送するための回路にあっては、夫々が構成上の問題を伴っている。即ち、送信側回路部もしくは受信側回路部が、送信端の電位を受信端の電位に合わせる、もしくは、受信端の電位を送信端の電位に合わせるための電位変換部を備えなければならず、斯かる電位変換部が、増幅回路とスイッチング回路とが組み合わされた複雑な構成をとるものとされること，送信側回路部及び受信側回路部が、二値ディジタル信号を交流伝送を行える信号に変換するための変調処理部及び交流伝送された信号を元の二値ディジタル信号に戻すための復調処理部を夫々備えなければならず、斯かる変調処理部及び復調処理部のため全体の構成が複雑にされること、あるいは、微分回路と入出力特性にヒステリシスをもたせた比較回路とが設けられることにより構成の複雑化がまねかれること等の問題がみられるのである。これらの問題は、送信側回路部及び受信側回路部の大型化，コストの増加，二値ディジタル信号の伝送速度の低下等々の問題にも繋がることになってしまう。
【００１６】
斯かる点に鑑み、本願の特許請求の範囲に記載された発明は、送信側回路部と受信側回路部とが各々の基準電位を異にするもとでの、ＮＲＺ信号についての送信側回路部から伝送路を通じた受信側回路部への伝送を、比較的簡単な構成をもって、適正に行うことができる二値ディジタル信号伝送回路を提供する。
【００１７】
【課題を解決するための手段】
本願の特許請求の範囲における請求項１から請求項１０までのいずれかに記載された発明に係る二値ディジタル信号伝送回路は、ＮＲＺ信号を伝送路に送出する送信側回路部と、伝送路に送出されたＮＲＺ信号を受信すべく配された、送信側回路部とは基準電位を異にする受信側回路部と、送信側回路部と受信側回路部とを直流遮断状態をもって相互接続する直流遮断接続部とを備えて成り、受信側回路部が、緩衝増幅部と、その緩衝増幅部の入力側に接続された電圧クランプ部と、緩衝増幅部の出力側と入力側とを連結して出力側に得られる出力信号を入力側に正帰還するものとされた、送信側回路部と伝送路との総合インピーダンスの２倍以上のインピーダンスを呈する帰還路形成部と、を含んで構成される。
【００１８】
また、本願の特許請求の範囲における請求項１１から請求項１７までのいずれかに記載された発明に係る二値ディジタル信号伝送回路は、ＮＲＺ信号を伝送路に送出する送信側回路部と、伝送路に送出されたＮＲＺ信号を受信するべく配された、送信側回路部とは基準電位を異にする受信側回路部と、送信側回路部と受信側回路部とを直流遮断状態をもって相互接続する直流遮断接続部とを備えて成り、受信側回路部が、第１及び第２の入力端と出力端とを有し、第１の入力端が直流遮断接続部に接続されたＡＮＤ回路部と、そのＡＮＤ回路部の第１の入力端に接続された電圧クランプ部と、ＡＮＤ回路部の出力端と第１の入力側とを連結して出力端に得られる出力信号を第１の入力端に正帰還するものとされ、送信側回路部と伝送路との総合インピーダンスの２倍以上のインピーダンスを呈する帰還路形成部と、ＡＮＤ回路部の第２の入力端に接続された、ＡＮＤ回路部の出力端に得られる出力信号の初期値を設定する初期値設定回路部と、を含んで構成される。
【００１９】
上述の如くの本願の特許請求の範囲における請求項１から請求項１０までのいずれかに記載された発明に係る二値ディジタル信号伝送回路にあっては、直流遮断接続部により送信側回路部と受信側回路部とが直流遮断状態をもって接続されたもとで、送信側回路部から送出されるＮＲＺ信号が伝送路を通じて受信側回路部に伝送される。そして、受信側回路部において、伝送路を通じたＮＲＺ信号が供給される緩衝増幅部が、送信側回路部と伝送路との総合インピーダンスの２倍以上のインピーダンスを呈する帰還路形成部が設けられたものとされることにより、緩衝増幅部の出力端に、送信側回路部から送出されるＮＲＺ信号が、不所望なレベル変化を生じたものに変形されることなく、適正に得られることになる。また、緩衝増幅部の入力側に電圧クランプ部が接続されることにより、緩衝増幅部の入力側が、その初期状態の如何にかかわらず、ＮＲＺ信号の到来によって異常な高電圧レベルもしくは低電圧レベルにされてしまう事態が防止される。
【００２０】
そして、直流遮断接続部は、例えば、請求項２に記載された発明に係る二値ディジタル信号伝送回路のように、キャパシタンス素子を含んで形成されるもの、あるいは、請求項３に記載された発明に係る二値ディジタル信号伝送回路のように、トランスフォーマとキャパシタンス素子とを含んで形成されるものとされる。
【００２１】
また、本願の特許請求の範囲における請求項１１から請求項１７までのいずれかに記載された発明に係る二値ディジタル信号伝送回路にあっては、直流遮断接続部により送信側回路部と受信側回路部とが直流遮断状態をもって接続されたもとで、送信側回路部から送出されるＮＲＺ信号が伝送路を通じて受信側回路部に伝送される。そして、受信側回路部において、伝送路を通じたＮＲＺ信号が第１の入力端に供給されるＡＮＤ回路部が、送信側回路部と伝送路との総合インピーダンスの２倍以上のインピーダンスを呈する、出力端から第１の入力端への帰還路形成部が設けられたものとされることにより、ＡＮＤ回路部の出力端に、送信側回路部から送出されるＮＲＺ信号が、不所望なレベル変化を生じたものに変形されることなく、適正に得られることになる。また、ＡＮＤ回路部の第２の入力端に接続された初期値設定回路部により、ＡＮＤ回路部の出力端に得られる出力信号の初期値が予め定められたレベルに設定される。さらに、ＡＮＤ回路部の第１の入力端に電圧クランプ部が接続されることにより、ＡＮＤ回路部の第１の入力端が、その初期状態の如何にかかわらず、ＮＲＺ信号の到来によって異常な高電圧レベルもしくは低電圧レベルにされてしまう事態が防止される。
【００２２】
この場合においても、直流遮断接続部は、例えば、請求項１３に記載された発明に係る二値ディジタル信号伝送回路のように、キャパシタンス素子を含んで形成されるもの、あるいは、請求項１４に記載された発明に係る二値ディジタル信号伝送回路のように、トランスフォーマとキャパシタンス素子とを含んで形成されるものとされる。
【００２３】
このように、本願の特許請求の範囲における請求項１から請求項１７までのいずれかに記載された発明に係る二値ディジタル信号伝送回路によれば、送信側回路部と受信側回路部とが各々の基準電位を異にするもとにあっても、たとえば、キャパシタンス素子あるいはトランスフォーマとキャパシタンス素子とを含んで成る直流遮断接続部を備えた比較的簡単な構成をもって、ＮＲＺ信号についての送信側回路部から伝送路を通じた受信側回路部への伝送を、変形を生じさせることなく適正に行うことができる。
【００２４】
【発明の実施の形態】
図１は、本願の特許請求の範囲における請求項１，請求項２，請求項４及び請求項５のいずれかに記載された発明に係る二値ディジタル信号伝送回路の一例を示す。
【００２５】
図１に示される例は、送信側回路部５１と、リンギング防止用ダンピング抵抗素子５２及びキャパシタンス素子５３を含んだ伝送路５４と、受信側回路部５５とにより構成されている。送信側回路部５１は、入力端子５６と出力端子５７との間に配された緩衝増幅部５８を含んで構成されている。また、受信側回路部５５は、入力端子５９と出力端子６０との間に配された緩衝増幅部６１と、緩衝増幅部６１の出力側と入力側とを連結する抵抗素子６２と、緩衝増幅部６１の入力側と高電圧Ｖｄｄの電源との間に配されたダイオード６３と、緩衝増幅部６１の入力側と低電圧Ｖｓｓの電源との間に配されたダイオード６４とを含んで構成されている。そして、送信側回路部５１と受信側回路部５５とは、各々の基準電位を互いに異にするものとされる。
【００２６】
伝送路５４は、送信側回路部５１の出力端子５７と受信側回路部５１の入力端子５９とを連結しており、伝送路５４に含まれたキャパシタンス素子５３は、各々の基準電位を互いに異にする送信側回路部５１と受信側回路部５５とを直流遮断状態をもって相互連結する直流遮断接続部を形成している。
【００２７】
受信側回路部５５において、緩衝増幅部６１の出力側と入力側とを連結する抵抗素子６２は、緩衝増幅部６１を通じる信号に対して、送信側回路部５１と伝送路５４との総合インピーダンスの２倍以上のインピーダンスを呈する帰還路形成部を成すものとされている。また、ダイオード６３及び６４の夫々は、緩衝増幅部６１の入力側に接続された電圧クランプ部を形成している。
【００２８】
斯かるもとで、送信側回路部５１の入力端子５６には、ＮＲＺ信号Ｓ０が供給される。入力端子５６に供給されるＮＲＺ信号Ｓ０が、例えば、図２のＡに示される如くの、立上り部をもって始まるものであるとき、送信側回路部５１は、その出力端子に、緩衝増幅部５８を通じたＮＲＺ信号Ｓ０を、ＮＲＺ信号Ｓ１として導出して、それを伝送路５４に送出する。ＮＲＺ信号Ｓ１は、伝送路５４を通じて、受信側回路部５５へと伝送される。
【００２９】
受信側回路部５５にあっては、緩衝増幅部６１の入力側の初期値が高電圧Ｖｄｄとされるとき、その入力側における緩衝増幅部６１に対する入力信号Ｓ２が、図２のＢに実線で示される如く、ＮＲＺ信号Ｓ１の最初の立上り部に応じた立上り部が、ダイオード６３による電圧クランプ作用によって、高電圧Ｖｄｄより若干高い電圧値Ｖｃｄに抑えられたものとされ、その後、ＮＲＺ信号Ｓ１のレベル変化に応じてレベルが変化する電圧値をとるものとされる。このように、ダイオード６３による電圧クランプ作用によって、緩衝増幅部６１に対する入力信号Ｓ２が、高電圧Ｖｄｄを大幅に越える高電圧値をとる状態が防止されることにより、誤動作や回路素子の破損等が回避される。
【００３０】
この緩衝増幅部６１の入力信号Ｓ２は、それが緩衝増幅部６１を通じて緩衝増幅部６１の出力側に出力信号Ｓ３として得られ、その出力信号Ｓ３が、帰還路形成部を成す抵抗素子６２を通じて、緩衝増幅部６１の入力側に正帰還されるもとで得られる。斯かる際、帰還路形成部を成す抵抗素子６２が、緩衝増幅部６１を通じる信号に対して、送信側回路部５１と伝送路５４との総合インピーダンスの２倍以上のインピーダンスを呈するものとされていることにより、入力信号Ｓ２は、キャパシタンス素子５３の存在にもかかわらず、図２のＢに実線で示される如くに、ＮＲＺ信号Ｓ１のレベル変化に応じて矩形波形状に変化する電圧値を維持するものとされる。緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、受信側回路部５５の出力端子６０に、出力ＮＲＺ信号として導出される。
【００３１】
受信側回路部５５において、仮に、緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が無いものとすると、入力信号Ｓ２は、図２のＢに一点鎖線で示される如く、ＮＲＺ信号Ｓ１のレベル変化に応じて矩形波形状に変化する電圧値を維持するものとはされず、立上り部から時間の経過に伴って徐々にレベル低下を生じていく電圧値及び立下り部から時間の経過に伴って徐々にレベル上昇を生じていく電圧値をとるものとされる。入力信号Ｓ２が、このようなレベル変化を生じる電圧値をとるとき、例えば、緩衝増幅部６１における高電圧側レベル反転電圧閾値Ｖｒｄが、図２のＢに示される如くであると、緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、図２のＣに一点鎖線で示される如く、入力信号Ｓ２における立上り部から時間の経過に伴って徐々にレベル低下を生じていく電圧値が、高電圧側レベル反転電圧閾値Ｖｒｄと交差する時点（図２のＢ）において、不所望なレベル反転（段階的レベル低下）を生じてしまう。
【００３２】
即ち、緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が無い場合には、受信側回路部５５の出力端子６０に導出される出力ＮＲＺ信号Ｓ３が、不所望なレベル反転を生じたものに変形されてしまい、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応しないものとなってしまう虞があることになる。それに対して、図１に示される例は、受信側回路部５５において緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が備えられていることにより、緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、図２のＤに示される如く、不所望なレベル反転を生じることなく、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応する適正なものとされる。
【００３３】
一方、受信側回路部５５において、緩衝増幅部６１の入力側の初期値が低電圧Ｖｓｓとされるときには、その入力側における緩衝増幅部６１に対する入力信号Ｓ２が、図２のＥに実線で示される如く、ＮＲＺ信号Ｓ１のレベル変化に応じてレベルが変化する電圧値をとるものとされる。
【００３４】
この緩衝増幅部６１の入力信号Ｓ２は、それが緩衝増幅部６１を通じて緩衝増幅部６１の出力側に出力信号Ｓ３として得られ、その出力信号Ｓ３が、帰還路形成部を成す抵抗素子６２を通じて、緩衝増幅部６１の入力側に正帰還されるもとで得られる。斯かる際、帰還路形成部を成す抵抗素子６２が、緩衝増幅部６１を通じる信号に対して、送信側回路部５１と伝送路５４との総合インピーダンスの２倍以上のインピーダンスを呈するものとされていることにより、入力信号Ｓ２は、キャパシタンス素子５３の存在にもかかわらず、図２のＥに実線で示される如くに、ＮＲＺ信号Ｓ１のレベル変化に応じて矩形波形状に変化する電圧値を維持するものとされる。緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、受信側回路部５５の出力端子６０に、出力ＮＲＺ信号として導出される。
【００３５】
斯かる際においても、受信側回路部５５において、仮に、緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が無いものとすると、入力信号Ｓ２は、図２のＥに一点鎖線で示される如く、ＮＲＺ信号Ｓ１のレベル変化に応じて矩形波形状に変化する電圧値を維持するものとはされず、立上り部から時間の経過に伴って徐々にレベル低下を生じていく電圧値及び立下り部から時間の経過に伴って徐々にレベル上昇を生じていく電圧値をとるものとされる。入力信号Ｓ２が、このようなレベル変化を生じる電圧値をとるとき、例えば、緩衝増幅部６１における高電圧側レベル反転電圧閾値Ｖｒｄが、図２のＥに示される如くであると、緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、図２のＦに一点鎖線で示される如く、入力信号Ｓ２における立上り部から時間の経過に伴って徐々にレベル低下を生じていく電圧値が、高電圧側レベル反転電圧閾値Ｖｒｄと交差する時点（図２のＥ）において、不所望なレベル反転（段階的レベル低下）を生じてしまう。
【００３６】
即ち、緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が無い場合には、受信側回路部５５の出力端子６０に導出される出力ＮＲＺ信号Ｓ３が、不所望なレベル反転を生じたものに変形されてしまい、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応しないものとなってしまう虞があることになる。それに対して、図１に示される例は、受信側回路部５５において緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が備えられていることにより、緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、図２のＧに示される如く、不所望なレベル反転を生じることなく、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応する適正なものとされる。
【００３７】
また、送信側回路部５１の入力端子５６に供給されるＮＲＺ信号Ｓ０が、例えば、図３のＡに示される如くの、立下り部をもって始まるものであるときにも、送信側回路部５１は、その出力端子に、緩衝増幅部５８を通じたＮＲＺ信号Ｓ０を、ＮＲＺ信号Ｓ１として導出して、それを伝送路５４に送出する。ＮＲＺ信号Ｓ１は、伝送路５４を通じて、受信側回路部５５へと伝送される。
【００３８】
受信側回路部５５にあっては、緩衝増幅部６１の入力側の初期値が高電圧Ｖｄｄとされるとき、その入力側における緩衝増幅部６１に対する入力信号Ｓ２が、図３のＢに示される如く、ＮＲＺ信号Ｓ１のレベル変化に応じてレベルが変化する電圧値をとるものとされる。
【００３９】
この緩衝増幅部６１の入力信号Ｓ２は、それが緩衝増幅部６１を通じて緩衝増幅部６１の出力側に出力信号Ｓ３として得られ、その出力信号Ｓ３が、帰還路形成部を成す抵抗素子６２を通じて、緩衝増幅部６１の入力側に正帰還されるもとで得られる。斯かる際、帰還路形成部を成す抵抗素子６２が、緩衝増幅部６１を通じる信号に対して、送信側回路部５１と伝送路５４との総合インピーダンスの２倍以上のインピーダンスを呈するものとされていることにより、入力信号Ｓ２は、キャパシタンス素子５３の存在にもかかわらず、図３のＢに実線で示される如くに、ＮＲＺ信号Ｓ１のレベル変化に応じて矩形波形状に変化する電圧値を維持するものとされる。緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、受信側回路部５５の出力端子６０に、出力ＮＲＺ信号として導出される。
【００４０】
受信側回路部５５において、仮に、緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が無いものとすると、入力信号Ｓ２は、図３のＢに一点鎖線で示される如く、ＮＲＺ信号Ｓ１のレベル変化に応じて矩形波形状に変化する電圧値を維持するものとはされず、立下り部から時間の経過に伴って徐々にレベル上昇を生じていく電圧値及び立上り部から時間の経過に伴って徐々にレベル低下を生じていく電圧値をとるものとされる。入力信号Ｓ２が、このようなレベル変化を生じる電圧値をとるとき、例えば、緩衝増幅部６１における低電圧側レベル反転電圧閾値Ｖｒｓが、図３のＢに示される如くであると、緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、図３のＣに一点鎖線で示される如く、入力信号Ｓ２における立下り部から時間の経過に伴って徐々にレベル上昇を生じていく電圧値が、低電圧側レベル反転電圧閾値Ｖｒｓと交差する時点（図３のＢ）において、不所望なレベル反転（段階的レベル上昇）を生じてしまう。
【００４１】
即ち、緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が無い場合には、受信側回路部５５の出力端子６０に導出される出力ＮＲＺ信号Ｓ３が、不所望なレベル反転を生じたものに変形されてしまい、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応しないものとなってしまう虞があることになる。それに対して、図１に示される例は、受信側回路部５５において緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が備えられていることにより、緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、図３のＤに示される如く、不所望なレベル反転を生じることなく、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応する適正なものとされる。
【００４２】
一方、受信側回路部５５において、緩衝増幅部６１の入力側の初期値が低電圧Ｖｓｓとされるときには、その入力側における緩衝増幅部６１に対する入力信号Ｓ２が、図３のＥに実線で示される如く、ＮＲＺ信号Ｓ１の最初の立下り部に応じた立上り部が、ダイオード６４による電圧クランプ作用によって、低電圧Ｖｓｓより若干低い電圧値Ｖｃｓに抑えられたものとされ、その後、ＮＲＺ信号Ｓ１のレベル変化に応じてレベルが変化する電圧値をとるものとされる。このように、ダイオード６４による電圧クランプ作用によって、緩衝増幅部６１に対する入力信号Ｓ２が、低電圧Ｖｓｓを大幅に越える低電圧値をとる状態が防止されることにより、誤動作や回路素子の破損等が回避される。
【００４３】
この緩衝増幅部６１の入力信号Ｓ２は、それが緩衝増幅部６１を通じて緩衝増幅部６１の出力側に出力信号Ｓ３として得られ、その出力信号Ｓ３が、帰還路形成部を成す抵抗素子６２を通じて、緩衝増幅部６１の入力側に正帰還されるもとで得られる。斯かる際、帰還路形成部を成す抵抗素子６２が、緩衝増幅部６１を通じる信号に対して、送信側回路部５１と伝送路５４との総合インピーダンスの２倍以上のインピーダンスを呈するものとされていることにより、入力信号Ｓ２は、キャパシタンス素子５３の存在にもかかわらず、図３のＥに実線で示される如くに、ＮＲＺ信号Ｓ１のレベル変化に応じて矩形波形状に変化する電圧値を維持するものとされる。緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、受信側回路部５５の出力端子６０に、出力ＮＲＺ信号として導出される。
【００４４】
受信側回路部５５において、仮に、緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が無いものとすると、入力信号Ｓ２は、図３のＥに一点鎖線で示される如く、ＮＲＺ信号Ｓ１のレベル変化に応じて矩形波形状に変化する電圧値を維持するものとはされず、立下り部から時間の経過に伴って徐々にレベル上昇を生じていく電圧値及び立上り部から時間の経過に伴って徐々にレベル低下を生じていく電圧値をとるものとされる。入力信号Ｓ２が、このようなレベル変化を生じる電圧値をとるとき、例えば、緩衝増幅部６１における低電圧側レベル反転電圧閾値Ｖｒｓが、図３のＥに示される如くであると、緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、図３のＦに一点鎖線で示される如く、入力信号Ｓ２における立下り部から時間の経過に伴って徐々にレベル上昇を生じていく電圧値が、低電圧側レベル反転電圧閾値Ｖｒｓと交差する時点（図３のＥ）において、不所望なレベル反転（段階的レベル上昇）を生じてしまう。
【００４５】
即ち、緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が無い場合には、受信側回路部５５の出力端子６０に導出される出力ＮＲＺ信号Ｓ３が、不所望なレベル反転を生じたものに変形されてしまい、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応しないものとなってしまう虞があることになる。それに対して、図１に示される例は、受信側回路部５５において緩衝増幅部６１の出力側と入力側とを連結する帰還路形成部を成す抵抗素子６２が備えられていることにより、緩衝増幅部６１の出力側に得られる出力信号Ｓ３は、図３のＧに示される如く、不所望なレベル反転を生じることなく、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応する適正なものとされる。
【００４６】
上述の如くにして、図１に示される例によれば、送信側回路部５１と受信側回路部５５とが各々の基準電位を異にするもとでの、ＮＲＺ信号についての送信側回路部５１から伝送路５４を通じた受信側回路部５５への伝送を、比較的簡単な構成をもって、適正に行うことができることになる。
【００４７】
なお、図１に示される例にあっては、送信側回路部５１から送出されるＮＲＺ信号Ｓ０の最初の立上り部もしくは立下り部が受信側回路部５５に伝送されるまで、受信側回路部５５における緩衝増幅部６１の入力側の初期値は不確実な状態におかれることになる。そこで、受信側回路部５５における緩衝増幅部６１の入力側の初期値を確実なものとすべく、例えば、送信側回路部５１から、ＮＲＺ信号Ｓ０の送出に先立ち、立下り部を有した初期値設定用信号を送出して、それにより受信側回路部５５における緩衝増幅部６１の入力側の初期値を低電圧Ｖｓｓに設定する、あるはいは、立上り部を有した初期値設定用信号を送出して、それにより受信側回路部５５における緩衝増幅部６１の入力側の初期値を高電圧Ｖｄｄに設定するようにしてもよい。
【００４８】
図４は、本願の特許請求の範囲における請求項３に記載された発明に係る二値ディジタル信号伝送回路の一例を示す。
【００４９】
図４に示される例は、図１に示される例において、リンギング防止用ダンピング抵抗素子５２及びキャパシタンス素子５３を含んだ伝送路５４に代えて、リンギング防止用ダンピング抵抗素子５２，トランスフォーマ６５及びキャパシタンス素子６６を含んだ伝送路６７を用いたものに相当する。そして、主として、トランスフォーマ６５が、各々の基準電位を互いに異にする送信側回路部５１と受信側回路部５５とを直流遮断状態をもって相互連結する直流遮断接続部を形成しており、キャパシタンス素子６６は、受信側回路部５５における緩衝増幅部６１に対する入力信号Ｓ２に対しての伝送路６７のインピーダンスを高める役割を果たしている。
【００５０】
図４に示される例にあっても、受信側回路部５５において、緩衝増幅部６１の出力側と入力側とを連結する抵抗素子６２は、緩衝増幅部６１を通じる信号に対して、送信側回路部５１と伝送路６７との総合インピーダンスの２倍以上のインピーダンスを呈する帰還路形成部を成すものとされる。
【００５１】
図４に示される例の伝送路６７以外の部分は、図１に示される例と同様であり、図４においては、図１と共通の符号が付されて示されていて、それらについての重複説明は省略される。
【００５２】
図５は、本願の特許請求の範囲における請求項３に記載された発明に係る二値ディジタル信号伝送回路の他の例を示す。
【００５３】
図５に示される例は、図１に示される例において、リンギング防止用ダンピング抵抗素子５２及びキャパシタンス素子５３を含んだ伝送路５４に代えて、リンギング防止用ダンピング抵抗素子５２，トランスフォーマ６５，キャパシタンス素子６８及びダンピング抵抗素子６９を含んだ伝送路７０を用いたものに相当する。この場合においても、主として、トランスフォーマ６５が、各々の基準電位を互いに異にする送信側回路部５１と受信側回路部５５とを直流遮断状態をもって相互連結する直流遮断接続部を形成しており、キャパシタンス素子６８は、受信側回路部５５における緩衝増幅部６１に対する入力信号Ｓ２に対しての伝送路７０のインピーダンスを高める役割を果たしている。
【００５４】
また、図５に示される例にあっては、受信側回路部５５において、緩衝増幅部６１の出力側と入力側とを連結する抵抗素子６２は、その一端が、端子７１を通じてキャパシタンス素子６８とトランスフォーマ６５との接続点に接続されており、緩衝増幅部６１を通じる信号に対して、送信側回路部５１と伝送路７０との総合インピーダンスの２倍以上のインピーダンスを呈する帰還路形成部を成すものとされる。
【００５５】
図５に示される例の伝送路７０及び抵抗素子６２の一端の接続点以外の部分は、図１に示される例と同様であり、図５においては、図１と共通の符号が付されて示されていて、それらについての重複説明は省略される。
【００５６】
上述の如くの図４及び図５の夫々に示される例における送信側回路部５１及び受信側回路部５５も、図１に示される例における送信側回路部５１及び受信側回路部５５と同様に動作し、それゆえ、受信側回路部５５の出力端子６０に、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応する出力ＮＲＺ信号（出力信号Ｓ３）が適正に得られる。従って、図４及び図５の夫々に示される例も、送信側回路部５１と受信側回路部５５とが各々の基準電位を異にするもとでの、ＮＲＺ信号についての送信側回路部５１から伝送路６７もしくは伝送路７０を通じた受信側回路部５５への伝送を、比較的簡単な構成をもって、適正に行うことができることになる。
【００５７】
なお、図４及び図５の夫々に示される例にあっても、受信側回路部５５における緩衝増幅部６１の入力側の初期値を確実なものとすべく、例えば、送信側回路部５１から、ＮＲＺ信号Ｓ０の送出に先立ち、立下り部を有した初期値設定用信号を送出して、それにより受信側回路部５５における緩衝増幅部６１の入力側の初期値を低電圧Ｖｓｓに設定する、あるはいは、立上り部を有した初期値設定用信号を送出して、それにより受信側回路部５５における緩衝増幅部６１の入力側の初期値を高電圧Ｖｄｄに設定するようにすることができる。
【００５８】
図６は、本願の特許請求の範囲における請求項６に記載された発明に係る二値ディジタル信号伝送回路の一例を示す。
【００５９】
図６に示される例は、図１に示される例において、受信側回路部５５における緩衝増幅部６１に設けられた、抵抗素子６２により構成された帰還路形成部が、緩衝増幅部７５と抵抗素子６２との直列接続により構成された帰還路形成部が用いられたものに相当する。この図６に示される例にあっては、帰還路形成部によって連結された緩衝増幅部６１の出力側と入力側とが、緩衝増幅部７５により静電分離されて、静電気保護が図られることになる。
【００６０】
図６に示される例において、その受信側回路部５５における緩衝増幅部６１に設けられた帰還路形成部以外の部分は、図１に示される例と同様であり、図６においては、図１と共通の符号が付されて示されていて、それらについての重複説明は省略される。
【００６１】
図７は、本願の特許請求の範囲における請求項７に記載された発明に係る二値ディジタル信号伝送回路の一例を示す。
【００６２】
図７に示される例は、図１に示される例において、受信側回路部５５における緩衝増幅部６１に設けられた、抵抗素子６２により構成された帰還路形成部が、ＡＮＤ回路部７６と抵抗素子６２との接続を含んで構成された帰還路形成部が用いられたものに相当する。ＡＮＤ回路部７６は、一対の入力端のうちの一方が緩衝増幅部６１の出力側に接続され、出力端が緩衝増幅部６１の入力側に接続され、そして、一対の入力端のうちの他方が、緩衝増幅部６１の入力側の初期値を設定する初期値設定回路部７７に接続されている。
【００６３】
初期値設定回路部７７は、高電圧Ｖｄｄの電源と低電圧Ｖｓｓの電源との間に接続された抵抗素子７８とキャパシタンス素子７９との直列接続と、抵抗素子７８とキャパシタンス素子７９との間の接続点とＡＮＤ回路部７６の一対の入力端のうちの他方とを連結する抵抗素子８０とを含んた時定数回路によって構成されている。
【００６４】
図７に示される例において、その受信側回路部５５における緩衝増幅部６１に設けられた帰還路形成部及び初期値設定回路部７７以外の部分は、図１に示される例と同様であり、図７においては、図１と共通の符号が付されて示されていて、それらについての重複説明は省略される。
【００６５】
斯かるもとで、図７に示される例にあっては、動作開始時において、初期値設定回路部７７を形成する抵抗素子８０の、ＡＮＤ回路部７６の一対の入力端のうちの他方に接続された一端に、低電圧Ｖｓｓが短時間供給される。それにより、動作開始時において、短時間の間、ＡＮＤ回路部７６の一対の入力端のうちの他方に低電圧Ｖｓｓが供給され、ＡＮＤ回路部７６の出力端が低電圧レベルをとり、その結果、緩衝増幅部６１の入力側の初期値が低電圧レベルに設定される。
【００６６】
その後、低電圧Ｖｓｓの短時間の供給が終了すると、抵抗素子７８，キャパシタンス素子７９及び抵抗素子８０とを含んた時定数回路の作用によって、抵抗素子７８とキャパシタンス素子７９との間の接続点に、高電圧Ｖｄｄが得られ、それが抵抗素子８０を通じてＡＮＤ回路部７６の一対の入力端のうちの他方に供給される。それにより、ＡＮＤ回路部７６は、その出力端に緩衝増幅部６１の出力側に得られる出力信号Ｓ３を導出する状態をとり、その結果、緩衝増幅部６１の出力側に得られる出力信号Ｓ３が、ＡＮＤ回路部７６及び抵抗素子６２を通じて、緩衝増幅部６１の入力側に正帰還されることになる。
【００６７】
図８は、本願の特許請求の範囲における請求項８に記載された発明に係る二値ディジタル信号伝送回路の一例を示す。
【００６８】
図８に示される例は、図７に示される例において、受信側回路部５５における緩衝増幅部６１に設けられた、ＡＮＤ回路部７６と抵抗素子６２との直列接続により構成された帰還路形成部に代えて、緩衝増幅部７５と抵抗素子６２との直列接続とそれに接続されたＡＮＤ回路部７６とを含んで構成された帰還路形成部が用いられたものに相当する。ＡＮＤ回路部７６は、図７に示される例におけるＡＮＤ回路部７６と同様とされ、一対の入力端のうちの一方が緩衝増幅部６１の出力側に接続され、出力端が緩衝増幅部６１の入力側に接続され、そして、一対の入力端のうちの他方が、緩衝増幅部６１の入力側の初期値を設定する初期値設定回路部７７に接続されている。初期値設定回路部７７は、図７に示される例における初期値設定回路部７７と同様とされる。
【００６９】
図８に示される例において、その受信側回路部５５における緩衝増幅部６１に設けられた帰還路形成部以外の部分は、図７に示される例と同様であり、図８においては、図７と共通の符号が付されて示されていて、それらについての重複説明は省略される。
【００７０】
斯かる図８に示される例においては、受信側回路部５５における緩衝増幅部６１に設けられた帰還路形成部を構成するＡＮＤ回路部７６が、動作開始時において、短時間の間、その一対の入力端の他方に低電圧Ｖｓｓが供給されて、その出力端が低電圧レベルをとり、その後、その出力端に緩衝増幅部６１の出力側に得られる出力信号Ｓ３を導出する状態をとる。その結果、動作開始時において、緩衝増幅部６１の入力側の初期値が低電圧レベルに設定されるとともに、その後、緩衝増幅部６１の出力側に得られる出力信号Ｓ３が、ＡＮＤ回路部７６，緩衝増幅部７５及び抵抗素子６２を通じて、緩衝増幅部６１の入力側に正帰還される。そして、この図８に示される例にあっては、帰還路形成部によって連結される緩衝増幅部６１の出力側と入力側とが、緩衝増幅部７５により静電分離されて、静電気保護が図られることになる。
【００７１】
上述の如くの図６，図７及び図８の夫々に示される例における送信側回路部５１及び受信側回路部５５も、図１に示される例における送信側回路部５１及び受信側回路部５５と同様に動作し、それゆえ、受信側回路部５５の出力端子６０に、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応する出力ＮＲＺ信号（出力信号Ｓ３）が適正に得られる。従って、図６，図７及び図８の夫々に示される例も、送信側回路部５１と受信側回路部５５とが各々の基準電位を異にするもとでの、ＮＲＺ信号についての送信側回路部５１から伝送路５４を通じた受信側回路部５５への伝送を、比較的簡単な構成をもって、適正に行うことができることになる。
【００７２】
なお、図６に示される例にあっては、受信側回路部５５における緩衝増幅部６１の入力側の初期値を確実なものとすべく、例えば、送信側回路部５１から、ＮＲＺ信号Ｓ０の送出に先立ち、立下り部を有した初期値設定用信号を送出して、それにより受信側回路部５５における緩衝増幅部６１の入力側の初期値を低電圧Ｖｓｓに設定する、あるはいは、立上り部を有した初期値設定用信号を送出して、それにより受信側回路部５５における緩衝増幅部６１の入力側の初期値を高電圧Ｖｄｄに設定するようにすることができる。
【００７３】
図９は、本願の特許請求の範囲における請求項９に記載された発明に係る二値ディジタル信号伝送回路の一例を示す。
【００７４】
図９に示される例は、図１に示される例において、受信側回路部５５における緩衝増幅部６１に設けられた、抵抗素子６２により構成された帰還路形成部に代えて、スイッチング部８１と抵抗素子６２とを含んで構成された帰還路形成部が用いられたものに相当する。スイッチング部８１は、一対の選択入力端と出力端とを有し、一対の選択入力端のうちの一方が緩衝増幅部６１の出力側に接続され、出力端が抵抗素子６２に接続され、さらに、一対の選択入力端のうちの他方が、低電圧Ｖｓｓの電源に接続されている。そして、スイッチング部８１は、緩衝増幅部６１の入力側の初期値を設定する初期値設定回路部７７に接続されていて、そのスイッチング状態が初期値設定回路部７７によって制御されるものとされている。初期値設定回路部７７は、図７に示される例における初期値設定回路部７７と同様とされる。
【００７５】
図９に示される例において、その受信側回路部５５における緩衝増幅部６１に設けられた帰還路形成部以外の部分は、図７に示される例と同様であり、図９においては、図７と共通の符号が付されて示されていて、それらについての重複説明は省略される。
【００７６】
斯かる図９に示される例にあっては、動作開始時において、短時間の間、初期値設定回路部７７からの低電圧Ｖｓｓがスイッチング部８１に供給され、それにより、スイッチング部８１において、そのスイッチング状態が出力端を一対の選択入力端のうちの他方に連結するものとされ、一対の入力端のうちの他方に接続された電源からの低電圧Ｖｓｓが出力端に導出される。このスイッチング部８１の出力端に導出される低電圧Ｖｓｓが、抵抗素子６２を通じて緩衝増幅部６１の入力側に伝達され、緩衝増幅部６１の入力側の初期値が低電圧Ｖｓｓに設定される。
【００７７】
その後、初期値設定回路部７７からの高電圧Ｖｄｄが、スイッチング部８１に供給され、それにより、スイッチング部８１において、そのスイッチング状態が出力端を一対の選択入力端のうちの一方に連結するものとされ、緩衝増幅部６１の出力側に得られる出力信号Ｓ３が出力端に導出される。このスイッチング部８１の出力端に導出される出力信号Ｓ３が、抵抗素子６２を通じて緩衝増幅部６１の入力側に伝達され、緩衝増幅部６１の出力側に得られる出力信号Ｓ３が、スイッチング部８１及び抵抗素子６２を通じて、緩衝増幅部６１の入力側に正帰還されることになる。
【００７８】
このような図９に示される例における送信側回路部５１及び受信側回路部５５も、図１に示される例における送信側回路部５１及び受信側回路部５５と同様に動作し、それゆえ、受信側回路部５５の出力端子６０に、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応する出力ＮＲＺ信号（出力信号Ｓ３）が適正に得られる。従って、図９に示される例も、送信側回路部５１と受信側回路部５５とが各々の基準電位を異にするもとでの、ＮＲＺ信号についての送信側回路部５１から伝送路５４を通じた受信側回路部５５への伝送を、比較的簡単な構成をもって、適正に行うことができることになる。
【００７９】
図１０は、本願の特許請求の範囲における請求項１０に記載された発明に係る二値ディジタル信号伝送回路の一例を示す。
【００８０】
図１０に示される例は、図１に示される例において、受信側回路部５５における緩衝増幅部６１に代えて、動作制御端子付き緩衝増幅部８５が用いられ、動作制御端子付き緩衝増幅部８５の出力側と入力側とが帰還路形成部を構成する抵抗素子６２によって連結されるとともに、動作制御端子付き緩衝増幅部８５の入力側が、抵抗素子６２により構成される帰還路形成部の抵抗値より大なる抵抗値を有する初期値設定用抵抗素子８６を介して、低電圧Ｖｓｓの電源に接続されたものに相当する。動作制御端子付き緩衝増幅部８５の動作制御端子には、動作制御端子付き緩衝増幅部８５の入力側の初期値を設定する初期値設定回路部８７が接続されている。
【００８１】
初期値設定回路部８７は、高電圧Ｖｄｄの電源と低電圧Ｖｓｓの電源との間に接続された抵抗素子７８とキャパシタンス素子７９との直列接続と、抵抗素子７８とキャパシタンス素子７９との間の接続点に一端が接続された抵抗素子８０と、を含んで形成される時定数回路、及び、その時定数回路を形成する抵抗素子８０の他端に入力端が接続されたインバータ部８８を含んで構成されている。そして、インバータ部８８の出力端が、動作制御端子付き緩衝増幅部８５の動作制御端子に接続されている。
【００８２】
図１０に示される例において、その受信側回路部５５における動作制御端子付き緩衝増幅部８５に関わる部分以外の部分は、図１に示される例と同様であり、図１０においては、図１と共通の符号が付されて示されていて、それらについての重複説明は省略される。
【００８３】
斯かる図１０に示される例にあっては、動作開始時において、短時間の間、初期値設定回路部８７における抵抗素子８０の他端とインバータ部８８の入力端との間の接続点に、低電圧Ｖｓｓが供給され、それによって、インバータ部８８の出力端が高電圧レベルをとり、それが動作制御端子付き緩衝増幅部８５の動作制御端子に供給される。その結果、動作開始時において、動作制御端子付き緩衝増幅部８５が非動作状態におかれ、動作制御端子付き緩衝増幅部８５の入力側の初期値が、初期値設定用抵抗素子８６が接続された電源からの低電圧Ｖｓｓに設定される。
【００８４】
その後、初期値設定回路部８７において、時定数回路の作動により、抵抗素子８０の他端とインバータ部８８の入力端との間の接続点に、高電圧Ｖｄｄが供給され、それによって、インバータ部の出力端が低電圧レベルをとり、それが動作制御端子付き緩衝増幅部８５の動作制御端子に供給される。その結果、動作制御端子付き緩衝増幅部８５が動作状態をとるものとされ、図１に示される緩衝増幅部６１と同様な動作を行う。それにより、動作制御端子付き緩衝増幅部８５の出力側に出力信号Ｓ３が得られて、それが帰還路形成部を構成する抵抗素子６２を通じて、動作制御端子付き緩衝増幅部８５の入力側に正帰還される。
【００８５】
このような図１０に示される例における送信側回路部５１及び受信側回路部５５も、図１に示される例における送信側回路部５１及び受信側回路部５５と同様に動作することになり、それゆえ、受信側回路部５５の出力端子６０に、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応する出力ＮＲＺ信号Ｓ３が適正に得られる。従って、図１０に示される例も、送信側回路部５１と受信側回路部５５とが各々の基準電位を異にするもとでの、ＮＲＺ信号についての送信側回路部５１から伝送路５４を通じた受信側回路部５５への伝送を、比較的簡単な構成をもって、適正に行うことができることになる。
【００８６】
図１１は、本願の特許請求の範囲における請求項１１，請求項１２及び請求項１４から請求項１６までのいずれかに記載された発明に係る二値ディジタル信号伝送回路の一例を示す。
【００８７】
図１１に示される例は、送信側回路部５１と、リンギング防止用ダンピング抵抗素子５２及びキャパシタンス素子５３を含んだ伝送路５４と、受信側回路部９０とにより構成されている。送信側回路部５１は、入力端子５６と出力端子５７との間に配された緩衝増幅部５８を含んで構成されている。また、受信側回路部９０は、入力端子９１と出力端子９２との間に配された、一対の入力端と出力端とを有したＡＮＤ回路部９３と、ＡＮＤ回路部９３の出力側と一対の入力端のうちの一方とを連結する抵抗素子９４と、ＡＮＤ回路部９３の一対の入力端のうちの一方と高電圧Ｖｄｄの電源との間に配されたダイオード９５と、ＡＮＤ回路部９３の一対の入力端のうちの一方と低電圧Ｖｓｓの電源との間に配されたダイオード９６とを含んで構成されている。ＡＮＤ回路部９３の一対の入力端のうちの一方は、受信側回路部９０の入力端子９１に接続され、また、ＡＮＤ回路部９３の出力端は、受信側回路部９０の出力端９２に接続される。そして、送信側回路部５１と受信側回路部９０とは、各々の基準電位を互いに異にするものとされる。
【００８８】
受信側回路部９０におけるＡＮＤ回路部９３の一対の入力端のうちの他方は、ＡＮＤ回路部９３の出力端の初期値を設定する初期値設定回路部９７に接続されている。初期値設定回路部９７は、高電圧Ｖｄｄの電源と低電圧Ｖｓｓの電源との間に接続された抵抗素子９８とキャパシタンス素子９９との直列接続と、抵抗素子９８とキャパシタンス素子９９との間の接続点とＡＮＤ回路部９３の一対の入力端のうちの他方とを連結する抵抗素子１００とを含んだ時定数回路によって構成されている。
【００８９】
伝送路５４は、送信側回路部５１の出力端子５７と受信側回路部９０の入力端子９１とを連結しており、伝送路５４に含まれたキャパシタンス素子５３は、各々の基準電位を互いに異にする送信側回路部５１と受信側回路部９０とを直流遮断状態をもって相互連結する直流遮断接続部を形成している。
【００９０】
受信側回路部９０において、ＡＮＤ回路部９３の出力側と一対の入力端のうちの一方とを連結する抵抗素子９４は、ＡＮＤ回路部９３を通じる信号に対して、送信側回路部５１と伝送路５４との総合インピーダンスの２倍以上のインピーダンスを呈する帰還路形成部を成すものとされている。また、ダイオード９５及び９６の夫々は、ＡＮＤ回路部９３の一対の入力端のうちの一方に接続された電圧クランプ部を形成している。
【００９１】
このようなもとにあって、動作開始時において、短時間の間、初期値設定回路部９７における抵抗素子１００とＡＮＤ回路部９３の一対の入力端のうちの他方との間の接続点に、低電圧Ｖｓｓが供給され、それによって、ＡＮＤ回路部９３の出力端が低電圧レベルをとる。即ち、ＡＮＤ回路部９３の出力端の初期値が低電圧レベルに設定される。
【００９２】
その後、初期値設定回路部９７における抵抗素子１００とＡＮＤ回路部９３の一対の入力端のうちの他方との間の接続点への低電圧Ｖｓｓの短時間の供給が終了すると、初期値設定回路部９７において、抵抗素子９８とキャパシタンス素子９９と抵抗素子１００とを含んだ時定数回路の作用によって、抵抗素子１００とＡＮＤ回路部９３の一対の入力端のうちの他方との間の接続点に高電圧Ｖｄｄが供給される。その結果、ＡＮＤ回路部９３が、一対の入力端のうちの一方に供給される信号を出力端に導出する状態をとる。
【００９３】
斯かる際、送信側回路部５１は、図１に示される例の場合と同様に、入力端子５６を通じて供給されるＮＲＺ信号Ｓ０を、緩衝増幅部５８を通じて出力端子５７にＮＲＺ信号Ｓ１として導出し、伝送路５４に送出する。そして、送信側回路部５１から送出されたＮＲＺ信号Ｓ１が、リンギング防止用ダンピング抵抗素子５２及びキャパシタンス素子５３を含んだ伝送路５４を通じて、受信側回路部９０の入力端子９１へと伝送される。
【００９４】
受信側回路部９０においては、ダイオード９５及び９６の夫々が、図１に示される例の場合と同様に、電圧クランプ部としての役割を果たし、ＡＮＤ回路部９３の一対の入力端のうちの一方に入力信号Ｓ２が得られる。ＡＮＤ回路部９３は、入力信号Ｓ２をその出力端に出力信号Ｓ３として導出し、この出力信号Ｓ３は、帰還路形成部を構成する抵抗素子９４を通じて、ＡＮＤ回路部９３の一対の入力端のうちの一方に正帰還される。
【００９５】
帰還路形成部を構成する抵抗素子９４は、ＡＮＤ回路部９３の一対の入力端のうちの一方への入力信号Ｓ２に対して、送信側回路部５１と伝送路５４との総合インピーダンスの２倍以上のインピーダンスを呈するものとされており、それにより、入力信号Ｓ２は、図１に示される例の場合と同様に、キャパシタンス素子５３の存在にもかかわらず、ＮＲＺ信号Ｓ１のレベル変化に応じて矩形波形状に変化する電圧値を維持するものとされる。そして、ＡＮＤ回路部９３の出力端に得られる出力信号Ｓ３が、不所望なレベル反転を生じることなく、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応する適正なものとされて、受信側回路部９０の出力端子９２に、出力ＮＲＺ信号として導出される。
【００９６】
上述の如くにして、図１１に示される例によれば、送信側回路部５１と受信側回路部９０とが各々の基準電位を異にするもとでの、ＮＲＺ信号についての送信側回路部５１から伝送路５４を通じた受信側回路部９０への伝送を、比較的簡単な構成をもって、適正に行うことができることになる。
【００９７】
図１２は、本願の特許請求の範囲における請求項１７に記載された発明に係る二値ディジタル信号伝送回路の一例を示す。
【００９８】
図１２に示される例は、図１１に示される例において、受信側回路部９０の入力端子９１とＡＮＤ回路部９３の一対の入力端のうちの一方との間に、緩衝増幅部１０１が配されたものに相当する。即ち、ＡＮＤ回路部９３の一対の入力端のうちの一方が、緩衝増幅部１０１を介して、受信側回路部９０の入力端子９１、さらには、キャパシタンス素子５３によって形成される直流遮断接続部に接続されることになる。そして、ＡＮＤ回路部９３に設けられた帰還路形成部を構成する抵抗素子９４は、その一端がＡＮＤ回路部９３の出力端に接続され、また、その他端が緩衝増幅部１０１の入力側に接続されたものとされる。緩衝増幅部１０１は、静電遮断の役割を果たす。
【００９９】
図１２に示される例の緩衝増幅部１０１以外の部分は、図１１に示される例と同様であり、図１２においては、図１１と共通の符号が付されて示されていて、それらについての重複説明は省略される。
【０１００】
このような図１２に示される例における送信側回路部５１及び受信側回路部９０も、図１１に示される例における送信側回路部５１及び受信側回路部９０と同様に動作し、それゆえ、受信側回路部９０の出力端子９２に、送信側回路部５１から送出されたＮＲＺ信号Ｓ０に忠実に対応する出力ＮＲＺ信号（出力信号Ｓ３）が適正に得られる。従って、図１２に示される例も、送信側回路部５１と受信側回路部９０とが各々の基準電位を異にするもとでの、ＮＲＺ信号についての送信側回路部５１から伝送路５４を通じた受信側回路部９０への伝送を、比較的簡単な構成をもって、適正に行うことができることになる。
【０１０１】
なお、上述の各例において、キャパシタンス素子５３により形成される直流遮断接続部に代えて、トランスフォーマを含んで形成される直流遮断接続部を用いることができることは勿論である。
【０１０２】
図１３は、本願の特許請求の範囲における請求項１０に記載された発明に係る二値ディジタル信号伝送回路の例が適用されて構成された、ＮＲＺ信号を双方向に伝送する双方向伝送回路の一例を示す。
【０１０３】
図１３に示される双方向伝送回路の例にあっては、端子１１１と端子１１２との間におけるＮＲＺ信号の双方向伝送が行われる。即ち、端子１１１に供給されるＮＲＺ信号Ｖ０の端子１１２への伝送と端子１１２に供給されるＮＲＺ信号Ｖ０の端子１１１への伝送とが行われるのである。
【０１０４】
端子１１１に供給されるＮＲＺ信号Ｖ０の端子１１２への伝送は、送信側回路部を形成する動作制御端子付き緩衝増幅部１１３，リンギング防止用ダンピング抵抗素子１１４と直流遮断接続部を形成するキャパシタンス素子１１５とを含んで成る伝送路１１６、及び、受信側回路部を形成する電圧クランプ部を形成するダイオード１１７及び１１８，動作制御端子付き緩衝増幅部１１９及び動作制御端子付き緩衝増幅部１１９についての帰還路形成部を構成する抵抗素子１２０を含んで構成される第１の二値ディジタル信号伝送回路によって行われる。
【０１０５】
第１の二値ディジタル信号伝送回路にあっては、伝送路１１６が、高電圧Ｖｄｄもしくは低電圧Ｖｓｓの電源に接続された初期値設定用抵抗素子１２１を備えており、それによって動作制御端子付き緩衝増幅部１１３の出力側の初期値が高電圧Ｖｄｄもしくは低電圧Ｖｓｓに設定される。また、動作制御端子付き緩衝増幅部１１９の入力側に、低電圧Ｖｓｓの電源に接続された初期値設定用抵抗素子１２２が設けられており、それによって動作制御端子付き緩衝増幅部１１９の入力側の初期値が低電圧Ｖｓｓに設定される。
【０１０６】
また、端子１１２に供給されるＮＲＺ信号Ｖ０の端子１１１への伝送は、送信側回路部を形成する動作制御端子付き緩衝増幅部１２３，リンギング防止用ダンピング抵抗素子１２４と直流遮断接続部を形成するキャパシタンス素子１２５とを含んで成る伝送路１２６、及び、受信側回路部を形成する電圧クランプ部を形成するダイオード１２７及び１２８，動作制御端子付き緩衝増幅部１２９及び動作制御端子付き緩衝増幅部１２９についての帰還路形成部を構成する抵抗素子１３０を含んで構成される第２の二値ディジタル信号伝送回路によって行われる。
【０１０７】
第２の二値ディジタル信号伝送回路にあっては、伝送路１２６が、高電圧Ｖｄｄもしくは低電圧Ｖｓｓの電源に接続された初期値設定用抵抗素子１３１を備えており、それによって動作制御端子付き緩衝増幅部１２３の出力側の初期値が高電圧Ｖｄｄもしくは低電圧Ｖｓｓに設定される。また、動作制御端子付き緩衝増幅部１２９の入力側に、低電圧Ｖｓｓの電源に接続された初期値設定用抵抗素子１３２が設けられており、それによって動作制御端子付き緩衝増幅部１２９の入力側の初期値が低電圧Ｖｓｓに設定される。
【０１０８】
このようなもとで、端子１１１に供給されるＮＲＺ信号Ｖ０の端子１１２への伝送が行われる際には、第１の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１１３の制御端及び第２の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１２９の制御端に、低電圧Ｖｓｓが継続的に供給される状態がとられる。それにより、動作制御端子付き緩衝増幅部１１３が継続的に動作状態に維持され、一方、動作制御端子付き緩衝増幅部１２９が継続的に非動作状態に維持されて、第１の二値ディジタル信号伝送回路はＮＲＺ信号Ｖ０の伝送を行い得るものとされるが、第２の二値ディジタル信号伝送回路はＮＲＺ信号Ｖ０の伝送を行うことができないものとされる。
【０１０９】
そして、動作開始時において、短時間の間、第１の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１１９の制御端に低電圧Ｖｓｓが供給される。それにより、短時間の間、動作制御端子付き緩衝増幅部１１９が非動作状態におかれ、動作制御端子付き緩衝増幅部１１９の出力側が低電圧レベルに設定される。
【０１１０】
その後、動作制御端子付き緩衝増幅部１１９の制御端への低電圧Ｖｓｓの供給が終了すると、動作制御端子付き緩衝増幅部１１９の制御端に接続された、抵抗素子１３５，キャパシタンス素子１３６及び抵抗素子１３７を含んで構成される時定数回路１３８の作動により、動作制御端子付き緩衝増幅部１１９の制御端に高電圧Ｖｄｄが継続的に供給される。それにより、動作制御端子付き緩衝増幅部１１３が、継続的に動作状態をとるものとされる。
【０１１１】
その結果、図１０に示される例の場合と実質的に同様にして、端子１１１に供給されたＮＲＺ信号Ｖ０が、動作制御端子付き緩衝増幅部１１３を通じて、ＮＲＺ信号Ｖ１として伝送路１１６に送出される。そして、伝送路１１６を通じてＮＲＺ信号Ｖ１に応じて、動作制御端子付き緩衝増幅部１１９に対する入力信号Ｖ２が得られ、その入力信号Ｖ２が動作制御端子付き緩衝増幅部１１９の出力側に出力信号Ｖ３として導出される。出力信号Ｖ３は、抵抗素子１２０により構成される帰還路形成部を通じて、動作制御端子付き緩衝増幅部１１９の入力側に正帰還されるとともに、端子１１２に出力ＮＲＺ信号として導出される。
【０１１２】
このようにして、第１の二値ディジタル信号伝送回路により、動作制御端子付き緩衝増幅部１１３により形成される送信側回路部と、ダイオード１１７及び１１８，動作制御端子付き緩衝増幅部１１９及び抵抗素子１２０を含んで構成される受信側回路部とが、各々の基準電位を異にするもとにあっても、端子１１１に供給されるＮＲＺ信号についての端子１１２への伝送が、比較的簡単な構成をもって、適正に行われることになる。
【０１１３】
一方、端子１１２に供給されるＮＲＺ信号Ｖ０の端子１１１への伝送が行われる際には、第２の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１２３の制御端及び第１の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１１９の制御端に、低電圧Ｖｓｓが継続的に供給される状態がとられる。それにより、動作制御端子付き緩衝増幅部１２３が継続的に動作状態に維持され、一方、動作制御端子付き緩衝増幅部１１９が継続的に非動作状態に維持されて、第２の二値ディジタル信号伝送回路はＮＲＺ信号Ｖ０の伝送を行い得るものとされるが、第１の二値ディジタル信号伝送回路はＮＲＺ信号Ｖ０の伝送を行うことができないものとされる。
【０１１４】
そして、動作開始時において、短時間の間、第２の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１２９の制御端に低電圧Ｖｓｓが供給される。それにより、短時間の間、動作制御端子付き緩衝増幅部１２９が非動作状態におかれ、動作制御端子付き緩衝増幅部１２９の出力側が低電圧レベルに設定される。
【０１１５】
その後、動作制御端子付き緩衝増幅部１２９の制御端への低電圧Ｖｓｓの供給が終了すると、動作制御端子付き緩衝増幅部１２９の制御端に接続された、抵抗素子１３９，キャパシタンス素子１４０及び抵抗素子１４１を含んで構成される時定数回路１４２の作動により、動作制御端子付き緩衝増幅部１２９の制御端に高電圧Ｖｄｄが継続的に供給される。それにより、動作制御端子付き緩衝増幅部１２９が、継続的に動作状態をとるものとされる。
【０１１６】
その結果、図１０に示される例の場合と実質的に同様にして、端子１１２に供給されたＮＲＺ信号Ｖ０が、動作制御端子付き緩衝増幅部１２３を通じて、ＮＲＺ信号Ｖ１として伝送路１２６に送出される。そして、伝送路１２６を通じてＮＲＺ信号Ｖ１に応じて、動作制御端子付き緩衝増幅部１２９に対する入力信号Ｖ２が得られ、その入力信号Ｖ２が動作制御端子付き緩衝増幅部１２９の出力側に出力信号Ｖ３として導出される。出力信号Ｖ３は、抵抗素子１３０により構成される帰還路形成部を通じて、動作制御端子付き緩衝増幅部１２９の入力側に正帰還されるとともに、端子１１１に出力ＮＲＺ信号として導出される。
【０１１７】
このようにして、第２の二値ディジタル信号伝送回路により、動作制御端子付き緩衝増幅部１２３により形成される送信側回路部と、ダイオード１２７及び１２８，動作制御端子付き緩衝増幅部１２９及び抵抗素子１３０を含んで構成される受信側回路部とが、各々の基準電位を異にするもとにあっても、端子１１２に供給されるＮＲＺ信号についての端子１１１への伝送が、比較的簡単な構成をもって、適正に行われることになる。
【０１１８】
図１４は、本願の特許請求の範囲における請求項１０に記載された発明に係る二値ディジタル信号伝送回路の例が適用されて構成された、ＮＲＺ信号を双方向に伝送する双方向伝送回路の他の例を示す。
【０１１９】
図１４に示される双方向伝送回路の他の例においても、端子１１１と端子１１２との間におけるＮＲＺ信号の双方向伝送が行われる。即ち、端子１１１に供給されるＮＲＺ信号Ｖ０の端子１１２への伝送と端子１１２に供給されるＮＲＺ信号Ｖ０の端子１１１への伝送とが行われるのである。
【０１２０】
この図１４に示される双方向伝送回路は、図１３に示される双方向伝送回路において、２個のキャパシタンス素子１１５及び１２５に代えて、１個のキャパシタンス素子１５０が用いられ、そのキャパシタンス素子１５０が、スイッチング部１５１及び１５２によって、第１の二値ディジタル信号伝送回路の伝送路を形成すべく接続される状態と、第２の二値ディジタル信号伝送回路の伝送路を形成すべく接続される状態とを選択的にとるようにされたものに相当する。それにより、第１の二値ディジタル信号伝送回路の伝送路と第２の二値ディジタル信号伝送回路の伝送路とが、独立して２個備えられるのでなく、共通化が図られたものとされる。
【０１２１】
図１４に示される双方向伝送回路の他の例におけるキャパシタンス素子１５０及びスイッチング部１５１及び１５２以外の部分は、図１３に示される双方向伝送回路と同様であり、図１４においては、図１３と共通の符号が付されて示されていて、それらについての重複説明は省略される。スイッチング部１５１は、キャパシタンス素子１５０の一端を、動作制御端子付き緩衝増幅部１１３の出力側に接続する状態と動作制御端子付き緩衝増幅部１２９の入力側に接続する状態とを選択的にとり、また、スイッチング部１５２は、キャパシタンス素子１５０の他端を、動作制御端子付き緩衝増幅部１１９の入力側に接続する状態と動作制御端子付き緩衝増幅部１２３の出力側に接続する状態とを選択的にとる。
【０１２２】
このようなもとで、端子１１１に供給されるＮＲＺ信号Ｖ０の端子１１２への伝送が行われる際には、第１の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１１３の制御端，第２の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１２９の制御端、及び、スイッチング部１５１に、低電圧Ｖｓｓが継続的に供給される状態がとられる。それにより、動作制御端子付き緩衝増幅部１１３が継続的に動作状態に維持されて、第１の二値ディジタル信号伝送回路がＮＲＺ信号Ｖ０の伝送を行い得るものとされ、それに対して、動作制御端子付き緩衝増幅部１２９が継続的に非動作状態に維持されて、第２の二値ディジタル信号伝送回路がＮＲＺ信号Ｖ０の伝送を行うことができないものとされ、さらに、スイッチング部１５１がキャパシタンス素子１５０の一端を動作制御端子付き緩衝増幅部１１３の出力側に継続的に接続するものとされる。
【０１２３】
そして、斯かるもとで、動作開始時において、短時間の間、第１の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１１９の制御端，第２の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１２３の制御端、及び、スイッチング部１５２、に低電圧Ｖｓｓが供給される。それにより、短時間の間、動作制御端子付き緩衝増幅部１１９が非動作状態におかれ、動作制御端子付き緩衝増幅部１１９の出力側が低電圧レベルに設定される。
【０１２４】
その後、動作制御端子付き緩衝増幅部１１９の制御端，動作制御端子付き緩衝増幅部１２３の制御端、及び、スイッチング部１５２への低電圧Ｖｓｓの供給が終了すると、動作制御端子付き緩衝増幅部１１９の制御端に接続された、抵抗素子１３５，キャパシタンス素子１３６及び抵抗素子１３７を含んで構成される時定数回路１３８の作動により、動作制御端子付き緩衝増幅部１１９の制御端，動作制御端子付き緩衝増幅部１２３の制御端、及び、スイッチング部１５２に、高電圧Ｖｄｄが継続的に供給される。それにより、動作制御端子付き緩衝増幅部１１９が、継続的に動作状態をとるものとされ、また、スイッチング部１５２がキャパシタンス素子１５０の他端を動作制御端子付き緩衝増幅部１１９の入力側に継続的に接続するものとされる。
【０１２５】
その結果、図１３に示される例の場合と実質的に同様にして、端子１１１に供給されたＮＲＺ信号Ｖ０が、動作制御端子付き緩衝増幅部１１３を通じて、ＮＲＺ信号Ｖ１としてキャパシタンス素子１５０を含む伝送路に送出される。そして、キャパシタンス素子１５０を含む伝送路を通じたＮＲＺ信号Ｖ１に応じて、動作制御端子付き緩衝増幅部１１９に対する入力信号Ｖ２が得られ、その入力信号Ｖ２が動作制御端子付き緩衝増幅部１１９の出力側に出力信号Ｖ３として導出される。出力信号Ｖ３は、抵抗素子１２０により構成される帰還路形成部を通じて、動作制御端子付き緩衝増幅部１１９の入力側に正帰還されるとともに、端子１１２に出力ＮＲＺ信号として導出される。
【０１２６】
このようにして、キャパシタンス素子１５０を含む伝送路を備えるものとされた第１の二値ディジタル信号伝送回路により、動作制御端子付き緩衝増幅部１１３により形成される送信側回路部と、ダイオード１１７及び１１８，動作制御端子付き緩衝増幅部１１９及び抵抗素子１２０を含んで構成される受信側回路部とが、各々の基準電位を異にするもとにあっても、端子１１１に供給されるＮＲＺ信号についての端子１１２への伝送が、比較的簡単な構成をもって、適正に行われることになる。
【０１２７】
一方、端子１１２に供給されるＮＲＺ信号Ｖ０の端子１１１への伝送が行われる際には、第２の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１２３の制御端，第１の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１１９の制御端、及び、スイッチング部１５２に、低電圧Ｖｓｓが継続的に供給される状態がとられる。それにより、動作制御端子付き緩衝増幅部１２３が継続的に動作状態に維持されて、第２の二値ディジタル信号伝送回路がＮＲＺ信号Ｖ０の伝送を行い得るものとされ、それに対して、動作制御端子付き緩衝増幅部１１９が継続的に非動作状態に維持されて、第１の二値ディジタル信号伝送回路はＮＲＺ信号Ｖ０の伝送を行うことができないものとされ、さらに、スイッチング部１５２がキャパシタンス素子１５０の他端を動作制御端子付き緩衝増幅部１２３の出力側に継続的に接続するものとされる。
【０１２８】
そして、斯かるもとで、動作開始時において、短時間の間、第２の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１２９の制御端，第１の二値ディジタル信号伝送回路における動作制御端子付き緩衝増幅部１１３の制御端、及び、スイッチング部１５１、に低電圧Ｖｓｓが供給される。それにより、短時間の間、動作制御端子付き緩衝増幅部１２９が非動作状態におかれ、動作制御端子付き緩衝増幅部１２９の出力側が低電圧レベルに設定される。
【０１２９】
その後、動作制御端子付き緩衝増幅部１２９の制御端，動作制御端子付き緩衝増幅部１１３の制御端、及び、スイッチング部１５１への低電圧Ｖｓｓの供給が終了すると、動作制御端子付き緩衝増幅部１２９の制御端に接続された、抵抗素子１３９，キャパシタンス素子１４０及び抵抗素子１４１を含んで構成される時定数回路１４２の作動により、動作制御端子付き緩衝増幅部１２９の制御端，動作制御端子付き緩衝増幅部１１３の制御端、及び、スイッチング部１５１に、高電圧Ｖｄｄが継続的に供給される。それにより、動作制御端子付き緩衝増幅部１２９が、継続的に動作状態をとるものとされ、また、スイッチング部１５１がキャパシタンス素子１５０の一端を動作制御端子付き緩衝増幅部１２９の入力側に継続的に接続するものとされる。
【０１３０】
その結果、図１３に示される例の場合と実質的に同様にして、端子１１２に供給されたＮＲＺ信号Ｖ０が、動作制御端子付き緩衝増幅部１２３を通じて、ＮＲＺ信号Ｖ１としてキャパシタンス素子１５０を含む伝送路に送出される。そして、キャパシタンス素子１５０を含む伝送路を通じたＮＲＺ信号Ｖ１に応じて、動作制御端子付き緩衝増幅部１２９に対する入力信号Ｖ２が得られ、その入力信号Ｖ２が動作制御端子付き緩衝増幅部１２９の出力側に出力信号Ｖ３として導出される。出力信号Ｖ３は、抵抗素子１３０により構成される帰還路形成部を通じて、動作制御端子付き緩衝増幅部１２９の入力側に正帰還されるとともに、端子１１１に出力ＮＲＺ信号として導出される。
【０１３１】
このようにして、キャパシタンス素子１５０を含む伝送路を備えるものとされた第２の二値ディジタル信号伝送回路により、動作制御端子付き緩衝増幅部１２３により形成される送信側回路部と、ダイオード１２７及び１２８，動作制御端子付き緩衝増幅部１２９及び抵抗素子１３０を含んで構成される受信側回路部とが、各々の基準電位を異にするもとにあっても、端子１１２に供給されるＮＲＺ信号についての端子１１１への伝送が、比較的簡単な構成をもって、適正に行われることになる。
【０１３２】
【発明の効果】
以上の説明から明らかな如く、本願の特許請求の範囲における請求項１から請求項１０までのいずれかに記載された発明に係る二値ディジタル信号伝送回路にあっては、直流遮断接続部により送信側回路部と受信側回路部とが直流遮断状態をもって接続されたもとで、送信側回路部から送出されるＮＲＺ信号が伝送路を通じて受信側回路部に伝送され、受信側回路部において、伝送路を通じたＮＲＺ信号が供給される緩衝増幅部が、送信側回路部と伝送路との総合インピーダンスの２倍以上のインピーダンスを呈する帰還路形成部が設けられたものとされることにより、緩衝増幅部の出力端に、送信側回路部から送出されるＮＲＺ信号が、不所望なレベル変化を生じたものに変形されることなく、適正に導出される。また、緩衝増幅部の入力側に電圧クランプ部が接続されることにより、緩衝増幅部の入力側が、その初期状態の如何にかかわらず、ＮＲＺ信号の到来によって異常な高電圧レベルもしくは低電圧レベルにされてしまう事態が防止される。
【０１３３】
また、本願の特許請求の範囲における請求項１１から請求項１７までのいずれかに記載された発明に係る二値ディジタル信号伝送回路にあっては、直流遮断接続部により送信側回路部と受信側回路部とが直流遮断状態をもって接続されたもとで、送信側回路部から送出されるＮＲＺ信号が伝送路を通じて受信側回路部に伝送され、受信側回路部において、伝送路を通じたＮＲＺ信号が第１の入力端に供給されるＡＮＤ回路部が、送信側回路部と伝送路との総合インピーダンスの２倍以上のインピーダンスを呈する、出力端から第１の入力端への帰還路形成部が設けられたものとされることにより、ＡＮＤ回路部の出力端に、送信側回路部から送出されるＮＲＺ信号が、不所望なレベル変化を生じたものに変形されることなく、適正に導出される。また、ＡＮＤ回路部の第２の入力端に接続された初期値設定回路部により、ＡＮＤ回路部の出力端の初期値が予め定められたレベルに設定される。さらに、ＡＮＤ回路部の第１の入力端に電圧クランプ部が接続されることにより、ＡＮＤ回路部の第１の入力端が、その初期状態の如何にかかわらず、ＮＲＺ信号の到来によって異常な高電圧レベルもしくは低電圧レベルにされてしまう事態が防止される。
【０１３４】
このように、本願の特許請求の範囲における請求項１から請求項１７までのいずれかに記載された発明に係る二値ディジタル信号伝送回路によれば、送信側回路部と受信側回路部とが各々の基準電位を異にするもとにあっても、たとえば、キャパシタンス素子あるいはトランスフォーマとキャパシタンス素子とを含んで成る直流遮断接続部を備えた比較的簡単な構成をもって、ＮＲＺ信号についての送信側回路部から伝送路を通じた受信側回路部への伝送を、変形を生じさせることなく適正に行うことができることになる。
【図面の簡単な説明】
【図１】本願の特許請求の範囲における請求項１，請求項２，請求項４及び請求項５のいずれかに記載された発明に係る二値ディジタル信号伝送回路の一例を示す回路接続図である。
【図２】図１に示される例の動作説明に供される波形図である。
【図３】図１に示される例の動作説明に供される波形図である。
【図４】本願の特許請求の範囲における請求項３に記載された発明に係る二値ディジタル信号伝送回路の一例を示す回路接続図である。
【図５】本願の特許請求の範囲における請求項３に記載された発明に係る二値ディジタル信号伝送回路の他の例を示す回路接続図である。
【図６】本願の特許請求の範囲における請求項６に記載された発明に係る二値ディジタル信号伝送回路の一例を示す回路接続図である。
【図７】本願の特許請求の範囲における請求項７に記載された発明に係る二値ディジタル信号伝送回路の一例を示す回路接続図である。
【図８】本願の特許請求の範囲における請求項８に記載された発明に係る二値ディジタル信号伝送回路の一例を示す回路接続図である。
【図９】本願の特許請求の範囲における請求項９に記載された発明に係る二値ディジタル信号伝送回路の一例を示す回路接続図である。
【図１０】本願の特許請求の範囲における請求項１０に記載された発明に係る二値ディジタル信号伝送回路の一例を示す回路接続図である。
【図１１】本願の特許請求の範囲における請求項１１，請求項１２及び請求項１４から請求高１６までのいずれかに記載された発明に係る二値ディジタル信号伝送回路の一例を示す回路接続図である。
【図１２】本願の特許請求の範囲における請求項１７に記載された発明に係る二値ディジタル信号伝送回路の一例を示す回路接続図である。
【図１３】本願の特許請求の範囲における請求項１０に記載された発明に係る二値ディジタル信号伝送回路の例が適用されて構成された、ＮＲＺ信号を双方向に伝送する双方向伝送回路の一例を示す回路接続図である。
【図１４】本願の特許請求の範囲における請求項１０に記載された発明に係る二値ディジタル信号伝送回路の例が適用されて構成された、ＮＲＺ信号を双方向に伝送する双方向伝送回路の他の例を示す回路接続図である。
【図１５】従来の二値ディジタル信号伝送回路の一例を示す回路接続図である。
【図１６】図１５に示される従来の二値ディジタル信号伝送回路の動作説明に供される波形図である。
【図１７】従来の二値ディジタル信号伝送回路の他の例を示す回路接続図である。
【符号の説明】
５１・・・送信側回路部，  ５２，１１４，１２４・・・リンギング防止用ダンピング抵抗素子，  ５３，６６，６８，７９，９９，１１５，１２５，１３６，１４０，１５０・・・キャパシタンス素子，  ５４，６７，７０，１１６，１２６・・・伝送路，  ５５，９０・・・受信側回路部，  ５８，６１，７５，１０１・・・緩衝増幅部，  ６２，７８，８０，９４，９８，１００，１２０，１３０，１３５，１３７，１３９，１４１・・・抵抗素子，  ６３，６４，９５，９６，１１７，１１８，１２７，１２８・・・ダイオード，  ６５・・・トランスフォーマ，  ７６，９３・・・ＡＮＤ回路部，  ７７，８７，９７・・・初期値設定回路部，  ８１，１５１、１５２・・・スイッチング部，  ８５，１１３，１１９，１２３，１２９・・・動作制御端子付き緩衝増幅部，  ８８・・・インバータ部，  ８６，１２１，１２２，１３１，１３２・・・初期値設定用抵抗素子，  １３８，１４２・・・時定数回路
【図１】
2004179771.tif 000003
【図２】
2004179771.tif 000004
【図３】
2004179771.tif 000005
【図４】
2004179771.tif 000006
【図５】
2004179771.tif 000007
【図６】
2004179771.tif 000008
【図７】
2004179771.tif 000009
【図８】
2004179771.tif 000010
【図９】
2004179771.tif 000011
【図１０】
2004179771.tif 000012
【図１１】
2004179771.tif 000013
【図１２】
2004179771.tif 000014
【図１３】
2004179771.tif 000015
【図１４】
2004179771.tif 000016
【図１５】
2004179771.tif 000017
【図１６】
2004179771.tif 000018
【図１７】
2004179771.tif 000019