(57)【要約】　【課題】　本発明の目的は低温で安定した動作ができるようにしたプラズマディスプレイパネルの駆動装置及び駆動方法を提供することにある。【解決手段】　　プラズマディスプレイパネルの駆動方法は、低温以上の温度でサブフィールドに第１駆動波形を供給する段階と、低温の温度でサブフィールドに第１駆動波形と異なる第２波形を供給する段階を含む。【選択図】図７
2004070359.tif 000002
【特許請求の範囲】
【請求項１】
　１フレームが多数のサブフィールドに分けられて駆動されるプラズマディスプレイパネルの駆動方法において、低温以上の温度で前記サブフィールドに第１駆動波形を供給する段階と、低温の温度で前記サブフィールドに前記第１駆動波形と異なる第２波形を供給する段階を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
　前記それぞれのサブフィールドは初期化期間を含み、前記初期化期間は放電セルに壁電荷を形成するためのセットアップ期間と、前記セットアップ期間に形成された壁電荷の中から一部壁電荷を消去するためのセットダウン期間に分けられて駆動されることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
　前記第１及び第２駆動波形は前記セットアップ期間に印加される波形が異なるように設定され、その以外の期間に印加される波形は同一に設定されることを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
　前記第１駆動波形を供給する際、前記セットアップ期間の間、前記放電セルのそれぞれに形成されるスキャン電極に上昇ランプ波形が供給される段階と、前記セットアップ期間の前半部に前記放電セルのそれぞれに前記スキャン電極と並んで形成される共通サステイン電極に基底電圧が供給される段階と、前記セットアップ期間の後半部に前記サステイン電極をフローティングさせる段階を含むことを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
　前記第２波形を供給する際、前記セットアップ期間の間、前記放電セルのそれぞれに形成されるスキャン電極に上昇ランプ波形が供給される段階と、前記放電セルのそれぞれに前記スキャン電極と並んで形成される共通サステイン電極に基底電圧が供給される段階を含むことを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
　前記低温の温度は２０℃〜-５０℃であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
　サブフィールドのそれぞれに含まれる初期化期間がセットアップ期間及びセットダウン期間に分けられて駆動されるプラズマディスプレイパネルの駆動方法において、パネルに画像が表示される段階と、前記パネルの駆動温度を監視する段階と、前記パネルの駆動温度に対応して前記セットアップ期間に供給される駆動波形が設定される段階を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項８】
　前記パネルの駆動温度が低温であるときに供給される駆動波形と、前記パネルの駆動温度が低温以上であるときに供給される駆動波形が異なるように設定されることを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
　前記パネルの駆動温度が低温の場合、前記セットアップ期間の間、前記放電セルのそれぞれに形成されるスキャン電極に上昇ランプ波形が供給される段階と、前記放電セルのそれぞれに前記スキャン電極と並んで形成される共通サステイン電極に基底電圧が供給される段階を含むことを特徴とする請求項８記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
　前記パネルの駆動温度が低温以上の場合、前記セットアップ期間の間、前記放電セルのそれぞれに形成されるスキャン電極に上昇ランプ波形が供給される段階と、前記セットアップ期間の前半部に前記放電セルのそれぞれに前記スキャン電極と並んで形成される共通サステイン電極に基底電圧が供給される段階と、前記セットアップ期間の後半部に前記サステイン電極をフローティングさせる段階を含むことを特徴とする請求項８記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
　サブフィールドのそれぞれに含まれる初期化期間がセットアップ期間及びセットダウン期間に分けられて駆動されるプラズマディスプレイパネルの駆動装置において、パネルの駆動温度を監視するための温度センサーと、前記パネルに多数設置された共通サステイン電極と基底電圧源の間に設置されるスイッチング素子と、前記温度センサーから入力される温度に対応して前記スイッチング素子のターンオン及びターンオフを制御するためのタイミングコントローラーを具備することを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項１２】
　前記タイミングコントローラーは前記温度センサーから入力される駆動温度が低温の場合と前記低温以上の場合とで、前記スイッチング素子のターンオン及びターンオフを異なるように制御することを特徴とする請求項１１記載のプラズマディスプレイパネルの駆動装置。
【請求項１３】
　前記タイミングコントローラーは前記温度センサーから入力される駆動温度が前記低温以上の場合、前記セットアップ期間の前半部に前記スイッチング素子をターンオンさせて、前記セットアップ期間の後半部に前記共通サステイン電極をフローティングさせることができるように前記スイッチング素子をターンオフさせることを特徴とする請求項１２記載のプラズマディスプレイパネルの駆動装置。
【請求項１４】
　前記タイミングコントローラーは前記温度センサーから入力される駆動温度が前記低温の場合、前記セットアップ期間の間、前記スイッチング素子をターンオンさせることを特徴とする請求項１２記載のプラズマディスプレイパネルの駆動装置。
【請求項１５】
　前記共通サステイン電極を駆動するためのサステイン駆動部と、前記共通サステイン電極と並んで形成された多数のスキャン電極を駆動するためのスキャン駆動部と、前記共通サステイン電極と交差される方向に形成された多数のアドレス電極を駆動するためのデータ駆動部を含み、前記タイミングコントローラーは前記サステイン駆動部、スキャン駆動部及びデータ駆動部を制御することを特徴とする請求項１１記載のプラズマディスプレイパネルの駆動装置。
【請求項１６】
　サブフィールドのそれぞれに含まれる初期化期間がセットアップ期間及びセットダウン期間に分けられて駆動されるプラズマディスプレイパネルの駆動装置において、パネルの駆動温度を監視するための温度センサーと、前記パネルに多数設置された共通サステイン電極と基底電圧源の間に設置されるスイッチング素子と、前記温度センサーから入力される温度に対応して前記スイッチング素子のターンオン及びターンオフを制御するためのスイッチ制御部を具備することを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項１７】
　前記スイッチ制御部は、前記温度センサーから入力される駆動温度が低温の場合と前記低温以上の場合とで、前記スイッチング素子のターンオン及びターンオフを異なるように制御することを特徴とする請求項１６記載のプラズマディスプレイパネルの駆動装置。
【請求項１８】
　前記スイッチ制御部は前記温度センサーから入力される駆動温度が前記低温以上の場合、前記セットアップ期間の前半部に前記スイッチング素子をターンオンさせ、前記セットアップ期間の後半部に前記共通サステイン電極をフローティングさせることができるように前記スイッチング素子をターンオフさせることを特徴とする請求項１７記載のプラズマディスプレイパネルの駆動装置。
【請求項１９】
　前記スイッチ制御部は前記温度センサーから入力される駆動温度が前記低温の場合、前記セットアップ期間の間、前記スイッチング素子をターンオンさせることを特徴とする請求項１７記載のプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明はプラズマディスプレイパネルの駆動装置及び駆動方法に関わり、特に、低温で安定した動作ができるようにしたプラズマディスプレイパネルの駆動装置及び駆動方法に関する。
【背景技術】
【０００２】
　プラズマディスプレイパネル（ＰＤＰと言う）はHe＋Xe、Ne＋Xe、またはHe＋Xe＋Neなどの不活性混合ガスが放電する時に発生する紫外線が蛍光体を発光させることにより画像を表示させるようになっている。このようなＰＤＰは薄膜化と大型化が容易であるとともに最近の技術開発に負って画質が向上している。
【０００３】
　図１を参照して従来の３電極交流面放電型ＰＤＰの放電セルを説明する。この放電セルは上部基板(１０)上に形成されたスキャン電極（３０Ｙ）及び共通サステイン電極（３０Ｚ）と、下部基板（１８）上に形成されたアドレス電極（２０Ｘ）を具備する。スキャン電極（３０Ｙ）と共通サステイン電極（３０Ｚ）のそれぞれは透明電極（１２Ｙ、１２Ｚ）と、透明電極（１２Ｙ、１２Ｚ）の線幅より狭い線幅を持ち透明電極の一方の縁部に沿って形成される金属バス電極（１３Ｙ、１３Ｚ）を含む。
【０００４】
　透明電極（１２Ｙ、１２Ｙ）は通常インジウム錫酸化物（ＩＴＯ）で上部基板（１０）上に形成される。金属バス電極（１３Ｙ、１３Ｚ）は通常クロム（Ｃｒ）などの金属で透明電極（１２Ｙ、１２Ｚ）上に形成され、抵抗が高い透明電極（１２Ｙ、１２Ｚ）による電圧低下を減少させる役を果たしている。スキャン電極（３０Ｙ）と共通サステイン電極（３０Ｚ）を並べて形成させた上部基板（１０）にはそれらを覆うように上部誘電体層（１４）と保護膜（１６）が積層される。上部誘電体層（１４）にはプラズマ放電の際に発生された壁電荷が蓄積される。保護膜（１６）はプラズマ放電の際に発生したスパッタリングによる上部誘電体層（１４）の損傷を防止すると共に２次電子の放出效率を高めためのものである。保護膜（１６）には通常酸化マグネシウム（ＭｇＯ）が利用される。
【０００５】
　アドレス電極（２０Ｘ）が形成された下部基板（１８）上には電極を覆って下部誘電体層（２２）が形成され、その上に所定の間隔で隔壁（２４）が形成され、下部誘電体層（２２）と隔壁（２４）表面に蛍光体層（２６）が塗布される。アドレス電極（２０Ｘ）はスキャン電極（３０Ｙ）及び共通サステイン電極（３０Ｚ）と交差される方向に形成される。隔壁（２４）はアドレス電極（２０Ｘ）と並列に形成されて放電によって生成された紫外線や可視光が隣接した放電セルに漏洩することを防止する。蛍光体層（２６）はプラズマ放電の際に発生する紫外線によって励起されて赤色、緑色または青色のいずれかの可視光線を発生するものを所定の箇所に設ける。上／下部基板（１０，１８）の間と隔壁（２４）の間の放電空間には不活性混合ガスが注入される。
【０００６】
　ＰＤＰは画像の階調を表現するために、１フレームを発光回数が異なる多くのサブフィールドに分けて駆動するようになっている。各サブフィールドは全画面を初期化させるための初期化期間と、走査ラインを選択して、選択された走査ラインでセルを選択するアドレス期間と、放電回数によって階調を実現するサステイン期間に分けられる。
【０００７】
　ここで、初期化期間は上昇ランプ（傾斜）波形の電圧（本明細書においては電圧を省略して単に波形とだけいうことがある）が供給されるセットアップ期間と下降ランプ波形が供給されるセットダウン期間に分けられる。例えば、２５６階調で画像を表示しようとする場合に、図２のように１／６０秒にあたるフレーム期間（１６．６７ｍｓ）は８個のサブフィールド（ＳＦ１〜ＳＦ８）に分けられる。８個のサブフィールド（ＳＦ１〜ＳＦ８）のそれぞれは前述したように、初期化期間、アドレス期間及びサステイン期間に分けられる。各サブフィールドの初期化期間とアドレス期間は、各サブフィールドで同一であるのに対して、サステイン期間は各サブフィールドで２n（ｎ＝０，１，２，３，４，５，６，７）の比率で増加するように設計されている。
【０００８】
　図３は、二つのサブフィールドに供給されるＰＤＰの駆動波形を示す。
　図３において、Ｙはスキャン電極の波形を示して、Ｚは共通サステイン電極の波形を示す。そしてＸはアドレス電極の波形を示す。
【０００９】
　図３を参照すると、ＰＤＰは全画面を初期化させるための初期化期間、セルを選択するためのアドレス期間、さらに選択されたセルの放電を維持させるためのサステイン期間に分けて駆動される。
【００１０】
　初期化期間において、セットアップ期間には、すべてのスキャン電極（Ｙ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）が同時に印加される。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）により全画面のセル内に微弱な放電が起き、セル内に壁電荷が生成する。上昇ランプ波形（Ｒａｍｐ−ｕｐ）が供給された後、セットダウン期間には、上昇ランプ波形（Ｒａｍｐ−ｕｐ）のピーク電圧より低い正極性電圧から低下する下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）が全てのスキャン電極（Ｙ）に同時に印加される。下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）によってセル内に微弱な消去放電を起こさせ、セットアップ放電によって生成された壁電荷及び空間電荷の中から不要な電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００１１】
　アドレス期間には負極性スキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ）に順次印加されると同時に、アドレス電極（Ｘ）に正極性のデータパルス（ｄａｔａ）が印加される。このスキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差と初期化期間に生成された壁電圧とによって、データパルス（ｄａｔａ）が印加されたセル内にアドレス放電が発生する。アドレス放電により選択されたセル内には壁電荷が形成される。
【００１２】
　一方、セットダウン期間とアドレス期間の間に共通サステイン電極（Ｚ）にはサステイン電圧レベル（Ｖｓ）の正極性直流電圧が供給される。
【００１３】
　サステイン期間にはスキャン電極（Ｙ）と共通サステイン電極（Ｚ）に交番的にサステインパルス（ｓｕｓ）が印加される。それにより、アドレス放電により選択されたセルには、セル内の壁電圧とサステインパルス（ｓｕｓ）が加えられ、サステインパルス（ｓｕｓ）が印加されるごとに、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間に面放電形態でサステイン放電が発生する。最後に、サステイン放電が完了した後には、パルス幅が小さい消去ランプ波形（ｅｒａｓｅ）を共通サステイン電極（Ｚ）に供給してセル内の壁電荷を消去させる。
【００１４】
　このような従来のＰＤＰは初期化期間の壁電荷生成時の微弱な放電で発生する光によりコントラストが低下するという問題がある。これを詳しくすると、初期化期間に供給される上昇ランプ波形（Ｒａｍｐ−ｕｐ）によってスキャン電極（Ｙ）と共通サステイン電極（Ｚ）及びスキャン電極（Ｙ）とアドレス電極（Ｘ）の間には放電が起きて、その結果、図４のようにスキャン電極（Ｙ）に負極性の壁電荷が形成されて共通サステイン電極（Ｚ）に正極性の壁電荷が形成される。
【００１５】
　ここで、スキャン電極（Ｙ）と共通サステイン電極（Ｚ）の間の放電は、実験した結果、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間の放電より低い電圧で起きていた。このように、スキャン電極（Ｙ）と共通サステイン電極（Ｚ）の間で起きる放電は観察者の方へ進行する光の放出量がスキャン電極（Ｙ）とアドレス電極（Ｘ）の間の放電によって発生する光の放出量より多くなる。このために非表示期間である初期化期間に光の放出量が高くなりコントラスト特性がそのだけ低下する。
【００１６】
　そのため、従来、ＰＤＰのコントラスト特性を向上するために図５のような駆動方法が提案された。
【００１７】
　図５は従来の他の例のプラズマディスプレイパネルの駆動方法を示す図である。
　図５を参照すると、従来の他の例のＰＤＰは、同様に全画面を初期化させるための初期化期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けて駆動される。
【００１８】
　初期化期間のセットアップ期間にはすべてのスキャン電極（Ｙ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）が同時に印加される。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）によって全画面のセル内には微弱な放電が起き、セル内に壁電荷が形成される。また、セットアップ期間に上昇ランプ波形（Ｒａｍｐ−ｕｐ）がピーク電圧（Ｖｒ）まで上昇し後、そのピーク電圧（Ｖｒ）の電圧が所定時間の間維持される。上昇ランプ波形（Ｒａｍｐ−ｕｐ）のピーク電圧（Ｖｒ）が所定時間の間維持されると放電セルに形成された壁電荷が強化される。
【００１９】
　一方、共通サステイン電極（Ｚ）には、セットアップ期間の前半部に基底電圧が供給され、セットアップ期間の後半部にはフローティングされる。共通サステイン電極（Ｚ）に基底電圧が供給されるセットアップ期間の前半部にはスキャン電極（Ｙ）及び共通サステイン電極（Ｚ）の間に放電が起きて放電セル内に壁電荷が形成されるが、共通サステイン電極（Ｚ）がフローティングされるセットアップ期間の後半部にはスキャン電極（Ｙ）及び共通サステイン電極（Ｚ）の間に放電が起きない。すなわち、セットアップ期間の後半部にはスキャン電極（Ｙ）とアドレス電極（Ｘ）の間にだけ放電が起きる。
【００２０】
　言いかえれば、セットアップ期間の後半部には共通サステイン電極（Ｚ）をフローティングさせることでスキャン電極（Ｙ）と共通サステイン電極（Ｚ）の間に面放電が起きるのを防止している。したがって、従来の他の例によると初期化期間の放電による輝度が低くなり、これによってコントラストが向上する。共通サステイン電極（Ｚ）をフローティングさせると、セットアップ期間に放電セルに形成される壁電荷の量は図３に示されたＰＤＰの駆動方法に比べて少なくなる。
【００２１】
　この共通サステイン電極（Ｚ）がフローティング状態を維持するセットアップ期間の後半部には、共通サステイン電極（Ｚ）に所定の電圧が誘導される。すなわち、セットアップ期間の後半部に、スキャン電極（Ｙ）に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）が加えられる期間とピーク電圧（Ｖｒ）を維持する期間に共通サステイン電極（Ｚ）に所定の電圧が誘導される。
【００２２】
　セットダウン期間にスキャン電極（Ｙ）には下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）が供給される。下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）はセル内に微弱な消去放電を起こさせることでセットアップ放電によって生成された壁電荷及び空間電荷の中から不要な電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００２３】
　アドレス期間には負極性スキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ）に順次印加されると同時にアドレス電極（Ｘ）に正極性のデータパルス（ｄａｔａ）が印加される。このスキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差と初期化期間に生成された壁電圧によってデータパルス（ｄａｔａ）が印加されたセル内にアドレス放電が発生する。アドレス放電によって選択されたセル内には壁電荷が生成される。
【００２４】
　セットダウン期間とアドレス期間の間、共通サステイン電極（Ｚ）にはサステイン電圧レベル（Ｖｓ）の正極性直流電圧が供給される。
【００２５】
　サステイン期間にはスキャン電極（Ｙ）と共通サステイン電極（Ｚ）に交番的にサステインパルス（ｓｕｓ）が印加される。それによりアドレス放電によって選択されたセルで、セル内の壁電圧とサステインパルス（ｓｕｓ）によってサステインパルス（ｓｕｓ）が印加される度にスキャン電極（Ｙ）と共通サステイン電極（Ｚ）の間に面放電形態でサステイン放電が起きる。サステイン放電が完了した後には、パルス幅が小さい消去ランプ波形（ｅｒａｓｅ）を共通サステイン電極（Ｚ）に供給してセル内の壁電荷を消去させる。
【００２６】
　しかし、図５のように駆動される従来のＰＤＰが低温（ほぼ２０℃〜−５０℃）で動作の際に輝点誤放電が発生する。すなわち、低温動作特性の実験の際に、図５のような方法で駆動されるＰＤＰは多数の放電セルで輝点誤放電が発生した。このような輝点誤放電は低温で粒子の動きが鈍化するので発生すると推測されている。
【００２７】
　これを詳しく説明すると、低温で粒子の動きが鈍化すると消去ランプ波形（ｅｒａｓｅ）による消去放電が正常に発生しないこともある。消去放電が正常に発生しないセルでは図６のようにスキャン電極（Ｙ）と共通サステイン電極（Ｚ）に形成された壁電荷が消去されない。
【００２８】
　そのため、その後、セットアップ期間にスキャン電極（Ｙ）に正極性の上昇ランプ波形（Ｒａｍｐ−ｕｐ）が供給されても、スキャン電極（Ｙ）に負極性の壁電荷が形成されているので（すなわち、スキャン電極（Ｙ）に印加される電圧とスキャン電極（Ｙ）に形成されている壁電荷が反対極性を持つために）セットアップ期間に正常な放電が発生しない。したがって、セットアップ期間につながるセットダウン期間にも安定的に放電を発生させることができない。このように初期化期間に正常な放電が起きないと、残留した壁電荷がアドレス期間及びサステイン期間に影響を与える。すなわち、放電セルに過度に形成された壁電荷によってサステイン期間に所望しない輝点形態の強放電が発生する。
【００２９】
　このような輝点誤放電は青色と緑色の蛍光体が形成された放電セルで主に発生する。すなわち、青色と緑色の蛍光体は赤色の蛍光体より放電開始電圧がほぼ２０〜３０Ｖ高いので初期化期間に正常な放電が発生せず、これにより輝点誤放電が発生することになる。
【発明の開示】
【発明が解決しようとする課題】
【００３０】
　従って、本発明の目的は、低温で安定して動作するプラズマディスプレイパネルの駆動装置及び駆動方法を提供することにある。
【課題を解決するための手段】
【００３１】
　前記目的を達成するために、本発明のＰＤＰの駆動方法は、低温以上の温度で前記サブフィールドに第１駆動波形を供給する段階と、低温の温度で前記サブフィールドに第１駆動波形と異なる第２波形を供給する段階を含む。
【００３２】
　前記それぞれのサブフィールドは初期化期間を含み、初期化期間は放電セルに壁電荷を形成するためのセットアップ期間と、セットアップ期間に形成された壁電荷の中から一部壁電荷を消去するためのセットダウン期間に分けて駆動される。
【００３３】
　前記第１及び第２駆動波形はセットアップ期間には印加される波形が異なるように設定され、それ以外の期間に印加される波形は同一に設定される。
【００３４】
　前記第１駆動波形を供給する際、セットアップ期間の間、放電セルのそれぞれに形成されるスキャン電極に上昇ランプ波形が供給される段階と、セットアップ期間の前半部に放電セルのそれぞれにスキャン電極と並んで形成される共通サステイン電極に基底電圧が供給される段階と、セットアップ期間の後半部にサステイン電極をフローティングさせる段階を含む。
【００３５】
　前記第２波形を供給する際、セットアップ期間の間、放電セルのそれぞれに形成されるスキャン電極にランプ波形が供給される段階と、放電セルのそれぞれにスキャン電極と並んで形成される共通サステイン電極に基底電圧が供給される段階を含む。
【００３６】
　前記低温の温度は２０℃〜−５０℃である。
　本発明のＰＤＰの駆動方法はパネルに画像が表示される段階と、パネルの駆動温度を監視する段階と、パネルの駆動温度に対応してセットアップ期間に供給される駆動波形が設定される段階を含む。
【００３７】
　前記パネルの駆動温度が低温である際に供給される駆動波形と、パネルの駆動温度が低温以上の際に供給される駆動波形が異なるように設定される。
【００３８】
　前記パネルの駆動温度が低温の際に、セットアップ期間の間、放電セルのそれぞれに形成されるスキャン電極に上昇ランプ波形が供給される段階と、放電セルのそれぞれにスキャン電極と並んで形成される共通サステイン電極に基底電圧が供給される段階を含む。
【００３９】
　前記パネルの駆動温度が低温以上の際に、セットアップ期間の間、放電セルのそれぞれに形成されるスキャン電極に上昇ランプ波形が供給される段階と、セットアップ期間の前半部に放電セルのそれぞれにスキャン電極と並んで形成される共通サステイン電極に基底電圧が供給される段階と、セットアップ期間の後半部にサステイン電極をフローティングさせる段階を含む。
【００４０】
　本発明のＰＤＰの駆動装置はパネルの駆動温度を監視するための温度センサと、パネルに多数設置された共通サステイン電極と基底電圧源の間に設置されるスイッチング素子と、温度センサから入力される温度に対応してスイッチング素子のターンオン及びターンオフを制御するためのタイミングコントローラを具備する。
【００４１】
　前記タイミングコントローラは、温度センサから入力される駆動温度が低温の際と低温以上の際にスイッチング素子のターンオンとターンオフを異なるように制御する。
【００４２】
　前記タイミングコントローラは、温度センサから入力される駆動温度が低温以上の際にセットアップ期間の前半部にスイッチング素子をターンオンさせて、セットアップ期間の後半部に共通サステイン電極をフローティングさせることができるようにスイッチング素子をターンオフさせる。
【００４３】
　前記タイミングコントローラは、温度センサから入力される駆動温度が低温の際に、セットアップ期間の間、スイッチング素子をターンオンさせる。
【００４４】
　前記共通サステイン電極を駆動するためのサステイン駆動部と、共通サステイン電極と並んで形成された多数のスキャン電極を駆動するためのスキャン駆動部と、共通サステイン電極と交差される方向に形成された多数のアドレス電極を駆動するためのデータ駆動部とを含み、タイミングコントローラはサステイン駆動部、スキャン駆動部及びデータ駆動部を制御する。
【００４５】
　本発明のＰＤＰの駆動装置は、パネルの駆動温度を監視するための温度センサと、パネルに多数設置された共通サステイン電極と基底電圧源との間に設置されるスイッチング素子と、温度センサから入力される温度に対応してスイッチング素子のターンオン及びターンオフを制御するためのスイッチ制御部を具備する。
【００４６】
　前記スイッチ制御部は、温度センサから入力される駆動温度が低温の際と低温以上の際にスイッチング素子のターンオンとターンオフを異なるように制御する。
【００４７】
　前記スイッチ制御部は、温度センサから入力される駆動温度が低温以上の際に、セットアップ期間の前半部にスイッチング素子をターンオンさせて、セットアップ期間の後半部に共通サステイン電極をフローティングさせることができるようにスイッチング素子をターンオフさせる。
【００４８】
　前記スイッチ制御部は、温度センサから入力される駆動温度が低温の際に、セットアップ期間の間、スイッチング素子をターンオンさせる。
【発明の効果】
【００４９】
　本発明に係るＰＤＰの駆動装置及び駆動方法によるとＰＤＰが低温で駆動する際、セットアップ期間の後半部に共通サステイン電極をフローティングさせないことで低温で安定的なセットアップ放電を起こすことができる。また、ＰＤＰが低温以上の温度で駆動するセットアップ期間の後半部に共通サステイン電極をフローティングさせることでコントラストを向上させることができる。
【発明を実施するための最良の形態】
【００５０】
　前記目的以外の本発明の他の目的及び利点は、添付した図面を参照した本発明の好ましい実施形態についての詳細な説明を通して明らかになる。
【００５１】
　以下、発明の実施形態を、添付した図７〜図１１を参照して詳しく説明する。
図７は本発明の実施形態に係るプラズマディスプレイパネルの駆動方法を示す図である。
【００５２】
　図７を参照すると、本発明の実施形態に係るＰＤＰは、低温（ほぼ２０℃〜−５０℃）動作時に供給される駆動パルスとこの低温以上の温度で供給される駆動パルスが異なるように設定される。
【００５３】
　低温以上の温度でＰＤＰが駆動される際にも同様に、ＰＤＰは全画面を初期化させるための初期化期間、セルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間に分けて駆動される。
【００５４】
　初期化期間において、セットアップ期間にはすべてのスキャン電極（Ｙ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）が同時に印加される。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）によって全画面のセル内に微弱な放電が起き、セル内に壁電荷が形成される。また、セットアップ期間に上昇ランプ波形（Ｒａｍｐ−ｕｐ）がピーク電圧（Ｖｒ）まで上昇された後、スキャン電極（Ｙ）にはピーク電圧（Ｖｒ）の電圧が所定時間の間維持される。上昇ランプ波形（Ｒａｍｐ−ｕｐ）のピーク電圧（Ｖｒ）が所定時間の間維持されると放電セルに形成された壁電荷が強化される。
【００５５】
　共通サステイン電極（Ｚ）は、セットアップ期間の前半部に基底電圧が供給され、セットアップ期間の後半部ではフローティングされる。共通サステイン電極（Ｚ）に基底電圧が供給されるセットアップ期間の前半部にはスキャン電極（Ｙ）と共通サステイン電極（Ｚ）の間に放電が起きて放電セル内に壁電荷が形成される。共通サステイン電極（Ｚ）がフローティングされるセットアップ期間の後半部にはスキャン電極（Ｙ）及び共通サステイン電極（Ｚ）の間に放電が起きない。すなわち、セットアップ期間の後半部にはスキャン電極（Ｙ）とアドレス電極（Ｘ）の間にだけ放電が起きる。
【００５６】
　言いかえれば、低温以上の温度でセットアップ期間の後半部には共通サステイン電極（Ｚ）をフローティングさせることで、スキャン電極（Ｙ）と共通サステイン電極（Ｚ）の間に面放電が起きるのを防止させている。したがって、本発明では低温以上の温度でＰＤＰが動作するときには初期化期間の輝度を低くすることができ、コントラストを向上させることができる。
【００５７】
　一方、共通サステイン電極（Ｚ）がフローティング状態を維持するセットアップ期間の後半部に共通サステイン電極（Ｚ）に所定の電圧が誘導される。言いかえれば、セットアップ期間の後半部にスキャン電極（Ｙ）に印加される上昇ランプ波形（Ｒａｍｐ−ｕｐ）及びピーク電圧（Ｖｒ）を維持する期間によって共通サステイン電極（Ｚ）に所定の電圧が誘導される。
【００５８】
　セットダウン期間にスキャン電極（Ｙ）には下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）が供給される。下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）はセル内に微弱な消去放電を起こさせることでセットアップ放電によって生成された壁電荷及び空間電荷の中から不要な電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００５９】
　アドレス期間には負極性スキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ）に順次印加されると同時にアドレス電極（Ｘ）に正極性のデータパルス（ｄａｔａ）が印加される。このスキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差と初期化期間に生成された壁電圧によってデータパルス（ｄａｔａ）が印加されたセル内にはアドレス放電が発生する。アドレス放電によって選択されたセル内には壁電荷が生成される。
【００６０】
　一方、セットダウン期間とアドレス期間の間に、共通サステイン電極（Ｚ）にはサステイン電圧レベル（Ｖｓ）の正極性直流電圧が供給されている。
【００６１】
　サステイン期間にはスキャン電極（Ｙ）と共通サステイン電極（Ｚ）に交番的にサステインパルス（ｓｕｓ）が印加される。それによって、アドレス放電によって選択されたセルでは、セル内の壁電圧とサステインパルス（ｓｕｓ）とによってサステインパルス（ｓｕｓ）が印加される度にスキャン電極（Ｙ）と共通サステイン電極（Ｚ）の間に面放電形態でサステイン放電が起きる。最後に、サステイン放電が完了した後にはパルス幅が小さい消去ランプ波形（ｅｒａｓｅ）を共通サステイン電極（Ｚ）に供給してセル内の壁電荷を消去させる。
【００６２】
　次に、ＰＤＰが低温（ほぼ２０℃〜−５０℃）で駆動される場合について説明する。この場合も、ＰＤＰは全画面を初期化させるための初期化期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けて駆動される。
【００６３】
　初期化期間において、セットアップ期間にはすべてのスキャン電極（Ｙ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）が同時に印加される。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）によって全画面のセル内に微弱な放電が起き、セル内に壁電荷が生成される。セットアップ期間に共通サステイン電極（Ｚ）には基底電圧が供給される。言いかえれば、ＰＤＰが低温で駆動される際には共通サステイン電極（Ｚ）はフローティングされない。このように共通サステイン電極（Ｚ）がフローティングされないとスキャン電極（Ｙ）と共通サステイン電極（Ｚ）の間に高い電圧差が発生してセル内で放電を安定的に起こさせることができる。
【００６４】
　これを詳しく説明する。低温以上の温度では、セットアップ期間の後半部には共通サステイン電極（Ｚ）がフローティングされる。このように共通サステイン電極（Ｚ）がフローティングされるとスキャン電極（Ｙ）と共通サステイン電極（Ｚ）の間には図８ａのようにＶ１の電圧差が発生する。（図８ａにおいて、実線はスキャン電極（Ｙ）に印加される電圧を示し、点線は共通サステイン電極（Ｚ）に誘導される電圧を示す。）
【００６５】
　一方、低温の温度では、セットアップ期間の後半部には共通サステイン電極（Ｚ）がフローティングされない。このように共通サステイン電極（Ｚ）がフローティングされないとスキャン電極（Ｙ）と共通サステイン電極（Ｚ）の間には図８ｂのようにＶ１より高い電圧であるＶ２の電圧差が発生する。したがって、その電圧差によって低温の温度でも安定的なセットアップ放電を起こさせることができる。すなわち、本実施形態では低温以上の温度で共通サステイン電極（Ｚ）をフローティングしてコントラストを向上させると同時に低温で共通サステイン電極（Ｚ）をフローティングしないことで安定的なセットアップ放電を起こさせる。
【００６６】
　セットダウン期間には上昇ランプ波形（Ｒａｍｐ−ｕｐ）が供給された後、上昇ランプ波形（Ｒａｍｐ−ｕｐ）のピーク電圧より低い正極性電圧から低下する下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）がスキャン電極（Ｙ）に同時に印加される。下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）はセル内に微弱な消去放電を起こさせることでセットアップ放電によって生成された壁電荷及び空間電荷の中から不要電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００６７】
　アドレス期間には負極性スキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ）に順次印加されると同時にアドスレス電極（Ｘ）に正極性のデータパルス（ｄａｔａ）が印加される。このスキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差と初期化期間に生成された壁電圧によってデータパルス（ｄａｔａ）が印加されたセル内にはアドレス放電が発生する。アドレス放電によって選択されたセル内には壁電荷が生成される。
【００６８】
　セットダウン期間とアドレス期間の間に共通サステイン電極（Ｚ）にはサステイン電圧レベル（Ｖｓ）の正極性直流電圧が供給される。
【００６９】
　サステイン期間にはスキャン電極（Ｙ）と共通サステイン電極（Ｚ）に交番的にサステインパルス（ｓｕｓ）が印加される。したがって、アドレス放電によって選択されたセルでは、セル内の壁電圧とサステインパルス（ｓｕｓ）によってサステインパルス（ｓｕｓ）が印加される度にスキャン電極（Ｙ）と共通サステイン電極（Ｚ）との間に面放電形態でサステイン放電が起きる。最後に、サステイン放電が完了した後にはパルス幅が小さい消去ランプ波形（ｅｒａｓｅ）を共通サステイン電極（Ｚ）に供給してセル内の壁電荷を消去させる。
【００７０】
　図９は図７の波形を供給するためのＰＤＰの駆動装置を示す図である。
　図９を参照すると、本発明のＰＤＰの駆動装置は共通サステイン電極（Ｚ）に正極性の直流電圧及びサステインパルスを供給するためのサステイン駆動部（４４）と、パネルの駆動温度を監視するための温度センサ（４０）と、サステイン駆動部（４４）を制御するためのタイミングコントローラ（４２）と、共通サステイン電極（Ｚ）と基底電圧源（ＧＮＤ）との間に設置されるスイッチング素子（ＳＷ）を具備する。
【００７１】
　タイミングコントローラ（４２）は垂直／水平同期信号が入力されてサステイン駆動部（４４）に必要なタイミング制御信号を発生し、そのタイミング制御信号をサステイン駆動部（４４）に供給する。このようなタイミングコントローラ（４２）はサステイン駆動部（４４）だけでなく図示しないデータ駆動部（アドレス電極駆動）及びスキャン駆動部（スキャン電極駆動）にもタイミング制御信号を供給する。
【００７２】
　このような、タイミングコントローラ（４２）は温度センサ（４０）から入力されるパネルの駆動温度に対応してスイッチング素子（ＳＷ）のターンオン及びターンオフを制御する。
【００７３】
　温度センサ（４０）はパネルの駆動温度を監視しながら制御信号をタイミングコントローラ（４２）に供給する。このような、温度センサ（４０）はパネルが低温で駆動するときと低温以上の温度で駆動するときに異なる制御信号を生成してタイミングコントローラ（４２）に供給する。
【００７４】
　以下動作過程を詳しく説明する。先ず温度センサ（４０）はパネルが低温以上の温度で駆動するときに第１制御信号をタイミングコントローラ（４２）に供給する。温度センサ（４０）から第１制御信号を供給されたタイミングコントローラ（４２）は図１１のようにセットアップ期間の前半部にはハイの制御信号をスイッチング素子（ＳＷ）に供給して、セットアップ期間の後半部（Ｔｄ）にはローの制御信号をスイッチング素子（ＳＷ）に供給する。
【００７５】
　タイミングコントローラ（４２）からハイの制御信号を供給されたスイッチング素子（ＳＷ）はセットアップ期間の前半部にターンオンして基底電圧源（ＧＮＤ）の電圧を共通サステイン電極（Ｚ）に供給する。また、タイミングコントローラ（４２）からローの制御信号を供給されたスイッチング素子（ＳＷ）はセットアップ期間の後半部にターンオフして共通サステイン電極（Ｚ）をフローティングさせる。これにより、共通サステイン電極（Ｚ）は低温以上の温度で駆動されるときには図７のようにセットアップ期間の後半部（Ｔｄ）にフローティングさせられる。したがって、セットアップ期間に発生される光の量を最小化する。
【００７６】
　一方、パネルが低温で駆動するときには、温度センサ（４０）は第２制御信号をタイミングコントローラ（４２）に供給する。温度センサ（４０）から第２制御信号を供給されたタイミングコントローラ（４２）は図１１のようにセットアップ期間の間、ハイの制御信号をスイッチング素子（ＳＷ）に供給する。
【００７７】
　タイミングコントローラ（４２）からハイの制御信号を供給されたスイッチング素子（ＳＷ）はセットアップ期間の間、ターンオンして基底電圧源（ＧＮＤ）の電圧を共通サステイン電極（Ｚ）に供給する。これにより、共通サステイン電極（Ｚ）は低温で駆動されるときには図７のようにセットアップ期間の間、基底電位を供給される。これによって低温でも安定的なセットアップ放電が発生する。
【００７８】
　図１０は本発明の他の実施形態に係るＰＤＰの駆動装置を示す図である。
　図１０を参照すると、本発明の他のＰＤＰの駆動装置は共通サステイン電極（Ｚ）に正極性の直流電圧及びサステインパルスを供給するためのサステイン駆動部（５４）と、パネルの駆動温度を監視するための温度センサ（５０）と、サステイン駆動部（５４）を制御するためのタイミングコントローラ（５２）と、共通サステイン電極（Ｚ）と基底電圧源（ＧＮＤ）の間に設置されるスイッチング素子（ＳＷ）と、スイッチング素子（ＳＷ）を制御するためのスイッチ制御部（４８）を具備する。
【００７９】
　タイミングコントローラ（５２）は垂直／水平同期信号が入力されてサステイン駆動部（５４）に必要なタイミング制御信号を発生し、そのタイミング制御信号をサステイン駆動部（５４）に供給する。このようなタイミングコントローラ（５２）はサステイン駆動部（５４）だけでなく図示しないデータ駆動部（アドレス電極駆動）及びスキャン駆動部（スキャン電極駆動）にタイミング制御信号を供給する。
【００８０】
　温度センサ（５０）はパネルの駆動温度を監視しながら制御信号をスイッチ制御部（４８）に供給する。このような、温度センサ（５０）はパネルが低温で駆動するときと低温以上の温度で駆動するときに異なる制御信号を生成してスイッチ制御部（４８）に供給する。スイッチ制御部（４８）は温度センサ（５０）から供給される制御信号に対応してハイ、またはローの制御信号をスイッチング素子（ＳＷ）に供給する。
【００８１】
　以下動作過程を詳しく説明する。先ず、温度センサ（５０）はパネルが低温以上の温度で駆動するときに第１制御信号をスイッチ制御部（４８）に供給する。温度センサ（５０）から第１制御信号を供給されたスイッチ制御部（４８）は図１１のようにセットアップ期間の前半部にはハイの制御信号をスイッチング素子（ＳＷ）に供給する一方、セットアップ期間の後半部（Ｔｄ）にはローの制御信号をスイッチング素子（ＳＷ）に供給する。
【００８２】
　スイッチ制御部（４８）からハイの制御信号を供給されたスイッチング素子（ＳＷ）は、セットアップ期間の前半部にターンオンして基底電圧源（ＧＮＤ）の電圧を共通サステイン電極（Ｚ）に供給する。また、スイッチ制御部（４８）からローの制御信号を供給されたスイッチング素子（ＳＷ）は、セットアップ期間の後半部にターンオフして共通サステイン電極（Ｚ）をフローティングさせる。これにより、共通サステイン電極（Ｚ）は低温以上の温度で駆動されるときに図７のようにセットアップ期間の後半部（Ｔｄ）にフローティングとなり、セットアップ期間に発生する光の量を最小にする。
【００８３】
　一方、温度センサ（５０）はパネルが低温で駆動するときに、第２制御信号をスイッチ制御部（４８）に供給する。温度センサ（５０）から第２制御信号を供給されたスイッチ制御部（４８）は図１１のようにセットアップ期間の間、ハイの制御信号をスイッチング素子（ＳＷ）に供給する。
【００８４】
　スイッチ制御部（４８）からハイの制御信号を供給されたスイッチング素子（ＳＷ）は、セットアップ期間の間、ターンオンして基底電圧源（ＧＮＤ）の電圧を共通サステイン電極（Ｚ）に供給する。これにより、共通サステイン電極（Ｚ）は低温で駆動するとき、図７のようにセットアップ期間の間、基底電位を供給され、これによって低温でも安定的なセットアップ放電を発生させることができる。
【００８５】
　以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能である。
【図面の簡単な説明】
【００８６】
【図１】従来の３電極交流面放電型ＰＤＰを示す斜視図。
【図２】従来の交流面放電型ＰＤＰの１フレームを示す図。
【図３】図２に図示したサブフィールドの間、電極に供給される駆動波形を示す波形図。
【図４】初期化期間に電極に形成された壁電荷を示す図。
【図５】従来の他の実施形態に係るＰＤＰの駆動方法を示す波形図。
【図６】低温で消去放電が正常に発生されないセルに形成されている壁電荷を示す図。
【図７】本発明の実施形態に係るＰＤＰの駆動方法を示す波形図。
【図８】セットアップ期間に低温以上の温度で供給される駆動波形の電圧差を示す図（ａ）とセットアップ期間に低温の温度で供給される駆動波形の電圧差を示す図（ｂ）。
【図９】本発明の実施形態に係るＰＤＰの駆動装置を示す図。
【図１０】本発明の他の実施形態に係るＰＤＰの駆動装置を示す図。
【図１１】図９及び図１０に図示したスイッチング素子に印加される制御信号を示す図。
【符号の説明】
【００８７】
１０：上部基板、１２Ｙ、１２Ｚ　：透明電極、１３Ｙ、１３Ｚ：金属バス電極、１４、２２：誘電体層、１６：保護膜、１８：下部基板、２０Ｘ：アドレス電極、２４：隔壁、２６：蛍光体層、３０Ｙ：スキャン電極、３０Ｚ：共通サステイン電極、４０，５０：温度センサ、４２，５２：タイミングコントローラ、４４，５４：サステイン駆動部、４８：スイッチ制御部。
【図１】
2004070359.tif 000003
【図２】
2004070359.tif 000004
【図３】
2004070359.tif 000005
【図４】
2004070359.tif 000006
【図５】
2004070359.tif 000007
【図６】
2004070359.tif 000008
【図７】
2004070359.tif 000009
【図８】
2004070359.tif 000010
【図９】
2004070359.tif 000011
【図１０】
2004070359.tif 000012
【図１１】
2004070359.tif 000013