(57)【要約】【課題】電圧駆動型半導体素子を含む半導体装置において、どのような特性の半導体素子に対しても特に調整することなく最適な駆動を実現することができる半導体装置を提供すること。【解決手段】スイッチング動作における素子状態に応じて変化する電気量の時間変化率を検出し、この検出結果に基づいて、電圧駆動型半導体素子を含む半導体装置を駆動するために、半導体素子のゲートに印加する駆動電圧を半導体素子のスイッチング動作中における複数の素子状態に応じて変化させ、素子の状態の変化のタイミングを複数の素子状態の変化に応じて変化する電流又は電圧に関する電気量の変化率を検出したものに基づいて設定することを特徴とする。【選択図】  図１
2004266368.tif 000002
【特許請求の範囲】
【請求項１】
電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法において、前記半導体素子のゲートに印加する駆動電圧を前記半導体素子のスイッチング動作中における複数の素子状態に応じて変化させ、前記素子の状態の変化のタイミングは前記複数の素子状態の変化に応じて変化する電流又は電圧に関する電気量の変化率を検出して設定することを特徴とする半導体装置の駆動方法。
【請求項２】
電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法において、前記半導体素子のゲートに印加する駆動電圧は、予め定められた電圧を複数の駆動回路に印加し該複数の駆動回路と前記ゲートとを接続する複数のゲート抵抗を通して前記ゲートに印加され、前記半導体素子のスイッチング動作中における複数の素子状態に応じて実効ゲート抵抗値を変化させて制御し、前記実効ゲート抵抗値を変化させるタイミングは、前記複数の素子状態の変化に応じて変化する電流又は電圧の電気量の変化率を検出することによって決定することを特徴とする半導体装置の駆動方法。
【請求項３】
請求項１乃至請求項２のいずれか１項において、前記半導体素子のゲート電圧の変化率を検出した信号で前記変化のタイミングを決定することを特徴とする半導体装置の駆動方法。
【請求項４】
電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置において、前記半導体素子のゲートに印加する駆動電圧を生成する複数の駆動回路と、前記半導体素子のスイッチング動作中における複数の素子状態に応じて変化する前記電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を適宜変化させる制御回路とを有することを特徴とする半導体装置の駆動装置。
【請求項５】
電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置において、予め定められた電圧を供給するための電源と、前記半導体素子のゲートに接続される複数のゲート抵抗と、該複数のゲート抵抗を各々有効にする複数の駆動回路と、前記半導体素子のスイッチング動作中における複数の素子状態に応じて変化する前記電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を切り換える制御回路とを有することを特徴とする半導体装置の駆動装置。
【請求項６】
請求項４乃至請求項５のいずれか１項において、前記電気量の変化率を検出する装置が前記半導体素子のゲート電圧を入力して検出することを特徴とする半導体装置の駆動装置。
【請求項７】
請求項４乃至請求項６のいずれか１項において、前記電気量の変化率を検出する装置が論理レベルの信号を出力することを特徴とする半導体装置の駆動装置。
【請求項８】
請求項４乃至請求項７のいずれか１項において、前記電気量の変化率を検出した時点から予め定められた時間だけ計測するタイマー装置を有し、検出時点から予め定められた時間だけ経過した時点を前記駆動装置切り換えのタイミングとすることを特徴とする半導体装置の駆動装置。
【請求項９】
請求項４乃至請求項７のいずれか１項において、前記電気量の変化率を検出した時点から予め定めた時間だけ継続して検出し続けることを検知するフィルタ装置を有し、各種検出時点から予め定めた時間だけ経過して前記フィルタ装置から出力が出された時点を前記タイミングとすることを特徴とする半導体装置の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
電圧駆動型の半導体装置の駆動方法に関する。
【０００２】
【従来の技術】
絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：以下ＩＧＢＴと称す）や、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）、あるいは、ＭＯＳＧＴＯ（ＭＯＳ  Ｇａｔｅ  Ｔｕｒｎ−ｏｆｆ  Ｔｈｙｒｉｓｔｏｒ）等の電圧駆動型半導体素子は、電流駆動型半導体素子に比べて駆動電力が小さく、駆動回路を簡単にできるため、電源やインバータ等の分野に急速に広まっている。
【０００３】
その駆動方法は、ゲート抵抗に着目すると、従来固定で制御されていたが、例えば特開平９−４６２０１号公報にて開示されているように、ターンオン損失低減とターンオン時の主電流の時間変化率ｄｉ／ｄｔを低減する目的で、ターンオン動作中の複数の素子状態においてゲート抵抗を好適な値に変化させて制御する方法が開示されている。
【０００４】
図８に従来の駆動回路の一例を示した。
【０００５】
本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。
【０００６】
本従来例の駆動装置は、入力オン信号Ｖｉｎに従ってＩＧＢＴ１を駆動するもので、２個の駆動回路２，３と、駆動回路２，３とＩＧＢＴ１のゲートにそれぞれ接続するゲート抵抗４とゲート抵抗５と、各駆動回路の動作を切り換え制御する制御回路６とを有する。
【０００７】
ここでゲート抵抗４の抵抗値Ｒａは、ゲート抵抗５の抵抗値Ｒｂよりも大きいものとする。
【０００８】
また制御回路６は、ＩＧＢＴ１のゲート電圧と予め定められた基準電圧Ｖｒｅｆとを比較するコンパレータ１０１と、コンパレータ１０１の出力と入力信号Ｖｉｎとを入力とするＮＡＮＤゲート１０２と、コンパレータ１０１の出力をインバータ１０３により反転した信号と入力信号Ｖｉｎとを入力とするＮＡＮＤゲート１０４とから構成される。
【０００９】
次に本従来例の動作を詳細に説明する。
【００１０】
本従来例では制御回路６でＩＧＢＴ１のゲート電圧レベルを検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。
【００１１】
オン信号Ｖｉｎが入力され、かつＩＧＢＴ１のゲート電圧が基準電圧Ｖｒｅｆより低い期間ではコンパレータ１０１の出力はＬｏｗレベルである。
【００１２】
このためＮＡＮＤゲート１０４から駆動回路２のｎｐｎトランジスタＱ３にオフ信号が伝わり駆動回路２が動作し、ゲート抵抗４を通してＩＧＢＴ１にゲート電流が供給される。
【００１３】
その後ＩＧＢＴ１のゲート電圧が上昇し予め定められたコンパレータ１０１の基準電圧Ｖｒｅｆを超えると、コンパレータ１０１の出力はＨｉｇｈレベルになりＮＡＮＤゲート１０４の出力がＨｉｇｈレベルになって駆動回路２が停止するとともに、ＮＡＮＤゲート１０２の出力がＬｏｗレベルになって駆動回路３が動作し、ゲート抵抗５を通してＩＧＢＴ１にゲート電流が供給される。
【００１４】
このようにしてＩＧＢＴ１の実効ゲート抵抗は大きな抵抗値Ｒａから小さな抵抗値Ｒｂに切り換えられる。
【００１５】
【特許文献１】
特開平９−４６２０１号公報
【００１６】
【発明が解決しようとする課題】
ゲート駆動波形のミラー電圧およびミラー期間の長さは、各素子によって異なる値であり同じ型式の素子であってもばらつきがある上、周辺回路の回路定数や実装方法，使用温度等の周辺環境によっても影響を受ける。
【００１７】
またコンパレータ１０１の基準電圧Ｖｒｅｆも使用温度等の周辺環境条件等によって変化する。
【００１８】
したがって駆動回路を切り換えるタイミングを予め定める際には余裕度を大きく確保しなければならず、十分な損失低減を実現するのが困難であるという問題があった。
【００１９】
また駆動回路切り換えのタイミングを予め定めるためにはシミュレーションなどによる予備検討だけでは不十分であり、実際に使用する主素子を用いた最終段階での実装状態で実験する必要があり、条件設定に多大な時間と費用が必要であった。
【００２０】
【課題を解決するための手段】
上記課題を解決するために、本発明は、電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法は、半導体素子のゲートに印加する駆動電圧を前期半導体素子のスイッチング動作中における複数の素子状態に応じて適宜変化させるものであり、前記状態の変化のタイミングを、前記複数の素子状態の変化に応じて変化する電流，電圧などの電気量の変化率を検出することによって決定することを特徴とする。
【００２１】
【発明の実施の形態】
本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法は、半導体素子のゲートに印加する駆動電圧を前期半導体素子のスイッチング動作中における複数の素子状態に応じて適宜変化させるものであり、状態の変化のタイミングを、複数の素子状態の変化に応じて変化する電流，電圧などの電気量の変化率を検出することによって決定することを特徴とする。
【００２２】
本発明の実施例における電圧駆動型半導体素子を備えた半導体装置の駆動方法は半導体素子のゲートに印加する駆動電圧は、予め定められた電圧を複数の駆動回路に印加し該複数の駆動回路とゲートとを接続する複数のゲート抵抗を通してゲートに印加され、半導体素子のスイッチング動作中における複数の素子状態に応じて適宜実効ゲート抵抗値を変化させて制御するものであり、実効ゲート抵抗値を変化させるタイミングを、複数の素子状態の変化に応じて変化する電流，電圧等の電気量の変化率を検出することによって決定することを特徴とする。
【００２３】
本発明の実施例における電圧駆動型半導体素子を備えた半導体装置の駆動方法はまた上記課題を解決するために、半導体素子のゲート電圧の変化率を検出した信号で変化のタイミングを決定することを特徴とする。
【００２４】
上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、半導体素子のゲートに印加する駆動電圧を生成する複数の駆動回路と、半導体素子のスイッチング動作中における複数の素子状態に応じて変化する電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を適宜変化させる制御回路とを有することを特徴とする。
【００２５】
上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、予め定められた電圧を供給するための電源と、半導体素子のゲートに接続される複数のゲート抵抗と、該複数のゲート抵抗を各々有効にする複数の駆動回路と、半導体素子のスイッチング動作中における複数の素子状態に応じて変化する電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を適宜切り換える制御回路とを有することを特徴とする半導体装置の駆動装置。
【００２６】
さらに、上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出する装置が半導体素子のゲート電圧を入力して検出することを特徴とする。
【００２７】
課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出する装置が論理レベルの信号を出力することを特徴とする。
【００２８】
課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出した時点から予め定められた時間だけ計測するタイマー装置を有し、検出時点から予め定められた時間だけ経過した時点を駆動装置切り換えのタイミングとすることを特徴とする。
【００２９】
課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出した時点から予め定めた時間だけ継続して検出し続けることを検知するフィルタ装置を有し、各種検出時点から予め定めた時間だけ経過してフィルタ装置から出力が出された時点をタイミングとすることを特徴とする。
【００３０】
上記の特徴である駆動装置および方法によれば、駆動対象となる電圧駆動型半導体素子の特性やその実装状態に応じて最適に駆動することが可能となる。
【００３１】
すなわちスイッチング動作における状態に応じて変化する電気量、たとえばゲート電圧の時間変化率を検出し論理的な処理を行うことによって、素子の特性や実装状態によらず最適に動作させることが可能となる。
【００３２】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００３３】
図１に本発明の第１の実施の形態を示した。
【００３４】
本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。
【００３５】
本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４および抵抗５と、ゲート用電源Ｖと、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と予め定められたある時間を経過後にスロープ検出回路７の出力を後段に伝えるタイマー回路１０とを有する。
【００３６】
スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の時間変化率を検出するための変化率検出回路８と、その出力波形を整形する波形整形回路９とを有している。
【００３７】
ただし変化率検出回路８の出力信号がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は必要ない。
【００３８】
制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。
【００３９】
ゲート抵抗５の抵抗値Ｒｂは、ゲート抵抗４の抵抗値Ｒａよりも小さく設定される。
【００４０】
また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。
【００４１】
その他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構成と全く同一でなくても全く構わない。
【００４２】
次に本実施の形態の動作について図２を用いて詳細に説明する。
【００４３】
本実施の形態ではＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。
【００４４】
まずオン信号Ｖｉｎが入力されると、オフ状態でのＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＪＫフリップフロップ１１の出力もＬｏｗレベルでとなり、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。
【００４５】
その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、抵抗値Ｒａのゲート抵抗４が有効となる。
【００４６】
これによってＩＧＢＴ１がターンオン動作に入り、図２（２）に示したようにゲート電圧が上昇し始める。
【００４７】
ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の変化率が検出され、出力波形は図２（３）に示したようになる。
【００４８】
ここで駆動回路の切り換えはターンオン動作中にゲート電圧が一定となるミラー期間中に行われるようにするため、１番目のパルス信号立下り時にＪＫフリップフロップ１１の出力をＨｉｇｈレベルにする。
【００４９】
この時駆動回路の切り換えを確実にミラー期間中に行う目的で、タイマー回路１０によってスロープ検出回路７の出力が予め定められた時間だけ経過した後に後段の論理回路に伝達される。
【００５０】
するとインバータ１５の出力がＬｏｗレベルとなるのでＮＡＮＤゲート１６の出力がＨｉｇｈレベルとなり、駆動回路２が停止するとともに、ＮＡＮＤゲート１４にはＪＫフリップフロップ１１の出力が入力されるためｐＭＯＳトランジスタＳｂのゲート電位はＬｏｗレベルとなり駆動回路３が起動して抵抗５が有効となる。
【００５１】
こうしてＩＧＢＴ１の実効ゲート抵抗は、ミラー期間中に大きな抵抗値Ｒａから小さな抵抗値Ｒｂに切り換えられる。
【００５２】
すなわちＩＧＢＴ１はターンオン初期には大きな抵抗値Ｒａを通して駆動されるため電流立ち上がりが緩やかになり、配線等の浮遊インダクタンスが存在していてもノイズは小さく抑えられ、誤動作や破壊の危険が低く抑えられた信頼性の高い駆動装置を実現することができる。
【００５３】
このような駆動方法を一般的にソフトスイッチングというが、ソフトスイッチングを実施するとノイズによる誤動作や破壊の危険を低減できる反面、スイッチング時間が長くなりスイッチング損失が増大していた。
【００５４】
しかし本実施の形態では大きなノイズが発生しない状態に至った段階で駆動回路を切り換え、ＩＧＢＴ１の有効なゲート抵抗を小さく変更するためスイッチング損失の増大のないソフトスイッチングを実現することができる。
【００５５】
ミラー電圧値やミラー期間の長さは主素子によって異なる上、同型式であってもばらつきが大きく、さらに周辺回路構成や実装状況，使用温度等の動作条件により変化するため、従来例における駆動回路の切り換えのタイミングは、試作実験等を実施した上で余裕度を大きくとり予め定められていた。
【００５６】
つまり従来では用いられる主素子ごとに予め定められるタイミングを調整することが必要であったが、それに対し本実施の形態においては、ゲート電圧の時間変化率を検出することによりミラー期間を精度高く検出することができるため、主素子のミラー現象がどのような特性であっても何らの調整も不必要である。
【００５７】
さらに本発明により従来必要以上に大きく設けなければならなかった余裕度を必要最低限に設定することが可能となり、従来ソフトスイッチングで問題となっていたスイッチング損失の増大を抑制することができるため特性的にも大きな改善効果が得られる。
【００５８】
さらにまた電圧駆動型半導体素子のミラー特性によらず最適な駆動回路の切り換えタイミングが得られるため、従来切り換えタイミングを設定するために行われていた試作実験等を省略することができ、従来よりも低損失，高信頼の装置を迅速に低価格で供給することが可能となる。
【００５９】
また切り換えタイミングを高精度にするために微調整機能を有している従来例もあったが、本発明によれば微調整のための構成は全く不要であり小型化，低コスト化のメリットも得られることになる。
【００６０】
タイマー回路１０は本実施の形態ではスロープ検出回路７の後段に設けたが、ここに限らず同じ機能を維持できればどこに配置しても構わない。
【００６１】
さらにタイマー回路１０はＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。
【００６２】
また検出時点から実際の切り換え動作までに要する時間が、十分なものであれば本タイマー回路は特別設ける必要はない。
【００６３】
また特にソフトスイッチングを行うときは変化率検出回路８の出力は小さくなるが、このような場合には変化率検出回路８内の抵抗成分，容量成分，インダクタンス成分の構成要素を調整することによって出力を調整することが可能であるが、更に精度高く制御するためにスロープ検出回路７には波形整形装置９を設けてもよい。
【００６４】
波形整形装置９は例えば、コンパレータやインバータ等既存の増幅回路等から構成すればよい。
【００６５】
また本実施の形態においては実効ゲート抵抗値を変化させる際、駆動回路３を起動するとともに駆動回路２を停止したが、駆動回路２を停止することなく駆動回路３を起動しても実効ゲート抵抗値は、抵抗４と抵抗５の並列接続抵抗となるため、Ｒａから小さな抵抗値に変化することとなり、同様の効果を得ることができる。
【００６６】
なお本実施の形態および以降の実施の形態においてＪＫフリップフロップのＪ入力はＨｉｇｈレベル、Ｋ入力はＬｏｗレベルに固定されているが図面上では省略されている。
【００６７】
図３に本発明の第２の実施の形態を示した。
【００６８】
本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。
【００６９】
本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４および抵抗５と、ゲート用電源Ｖと、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と、予め定められたある時間経過後に変化率検出回路８の出力を後段に伝えるタイマー回路１０とを有する。
【００７０】
スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の変化率を検出するための変化率検出回路８と、変化率検出回路８の出力波形を整形する波形整形回路９とを有している。
【００７１】
ただし変化率検出回路８の出力波形がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は不必要である。
【００７２】
制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。
【００７３】
ゲート抵抗５の抵抗値Ｒｂは、ゲート抵抗４の抵抗値Ｒａよりも小さく設定される。
【００７４】
また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。
【００７５】
他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構造と全く同一でなくても全く構わない。
【００７６】
次に本実施の形態の動作について図４を用いて詳細に説明する。
【００７７】
本実施の形態では、本発明第１の実施の形態においてゲート抵抗を切り換えるタイミングはミラー期間であることが特徴であったのに対し、その時点でＩＧＢＴが安定したオン状態に至っていないことがありうるため駆動回路の切り換えをミラー期間終了後に行うように設定されている。
【００７８】
すなわち、安定したオン状態に至る前にゲート抵抗が切り換わって小さな抵抗値になると、その瞬間にＩＧＢＴの主電流の立ち上がりが急峻になる。
【００７９】
ＩＧＢＴの回路に浮遊インダクタンスＬが存在すると、その浮遊インダクタンスに流れる電流の時間変化によって生じる跳ね上がり電圧（Ｌ×ｄｉ／ｄｔ）も大きくなる。
【００８０】
従来の駆動回路においては、この跳ね上がり電圧による素子や装置の破壊、あるいは当該跳ね上がり電圧により生ずるノイズに起因して誤動作が発生する場合があるという危険が懸念される。
【００８１】
この懸念に対しては駆動回路の切り換えタイミングを、第１の実施の形態にて設定されていたミラー期間中ではなく、ミラー期間終了後に設定することにより対策することができる。
【００８２】
すなわち図４（３）に示した２番目のパルスの立下りタイミングに駆動回路の切り換えを設定すればよい。
【００８３】
本実施の形態ではＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。
【００８４】
まずオン信号Ｖｉｎが入力されると、オフ状態でＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでフリップフロップ１３の出力もＬｏｗレベルであるため、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。
【００８５】
その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、抵抗値Ｒａのゲート抵抗４が有効となる。
【００８６】
これによってＩＧＢＴ１がターンオン動作に入り、図４（２）に示したようにゲート電圧が上昇し始める。
【００８７】
ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出され、波形整形回路９を通過後スロープ検出回路７の出力波形は図４（３）に示したようになる。
【００８８】
波形整形回路９については第１の実施の形態と同様、変化率検出回路８の出力が後段の回路構成の動作に十分であれば削除して構わない。
【００８９】
スロープ検出回路７の出力信号はタイマー回路１０に入力され予め定められた時間だけスロープ検出回路７の出力信号を遅らせられる。
【００９０】
変化率検出回路８によって検出されるのはミラー期間終了時点であるため、タイマー回路１０によって駆動回路切り換えのタイミングは確実にミラー期間終了の後に設定することができる。
【００９１】
タイマー回路１０はこの機能を果たせばこの場所でなくとも構わないし、種々の回路を伝播中に生ずる遅延時間で十分であれば特に設けなくても構わない。
【００９２】
またＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。
【００９３】
タイマー回路１０の出力は制御回路６に入力されると、ＪＫフリップフロップ１１とＡＮＤゲート１２に入力される。
【００９４】
ＪＫフリップフロップ１１の出力は図４（５）に示したようになり、これもＡＮＤゲート１２に入力されるため、ＲＳフリップフロップ１３の出力は図４（７）に示したようになり、ターンオン動作における２番目のスロープの始まりを検出することができる。
【００９５】
すると入力信号Ｖｉｎとともに入力されるＮＡＮＤゲート１４および１６によって、駆動回路２が停止するとともに駆動回路３が起動してＩＧＢＴ１のゲート抵抗は抵抗４から抵抗５に切り換わり、有効な抵抗値は大きなＲａから小さなＲｂに変化して、スイッチング損失の増大がないソフトスイッチング動作を高い信頼性で実現することができる。
【００９６】
ここで駆動回路３を起動する際に駆動回路２を停止しなくとも、実効ゲート抵抗値は大きなＲａから、抵抗４と抵抗５の並列接続抵抗による小さな抵抗値に変化することになり、同様の効果を得ることができる。
【００９７】
本実施の形態でもＩＧＢＴ１のゲート電圧の時間変化率を検出する方式にてＩＧＢＴ１を駆動するため、当然のことながら第１の実施の形態と同様に小型化，低価格化等の改善効果が得られる。
【００９８】
次に本発明の第３の実施の形態を詳細に説明する。
【００９９】
本実施の形態は、第１および第２の実施の形態にて記述した、ＩＧＢＴ１のゲート電圧の変化率を検出することによるターンオンの高信頼性ソフトスイッチング機能に加えて、ＩＧＢＴ１のゲート電圧の時間変化率を検出することによって、ターンオフの高信頼性ソフトスイッチング機能を実現したものである。
【０１００】
すなわちＩＧＢＴ１のゲート抵抗値を大きくしてターンオフ動作をソフトスイッチングにするとノイズ発生が抑制される反面、ゲート抵抗値が大きいためターンオフ動作終盤からオフ状態において誤点弧の危険が増大する。
【０１０１】
この防止策として、ターンオフ動作におけるミラー期間終了後に、ＩＧＢＴ１のゲート抵抗を小さくするよう駆動回路を切り換える。
【０１０２】
本発明によればその切り換えのタイミングを例えばＩＧＢＴ１のゲート電圧の変化率を検出することによって最適に設定することが可能となる。
【０１０３】
図５に本発明の第３の実施の形態の構成を示した。
【０１０４】
図３に示した第２の実施の形態の構成に、駆動回路３２および駆動回路３３と、駆動回路３２，駆動回路３３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗３４および抵抗３５と、ターンオフゲート用電源Ｖ′と、各駆動回路の動作を制御する制御回路３６とが付加された構成となっている。
【０１０５】
制御回路３６はスロープ検出回路７の出力と入力信号Ｖｉｎとがそれぞれインバータ３０，３１によって反転して入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路３２と駆動回路３３とを切り換える論理回路を有する。
【０１０６】
ゲート抵抗３５の抵抗値Ｒｄは、ゲート抵抗３４の抵抗値Ｒｃよりも小さく設定される。
【０１０７】
また本実施の形態では駆動回路はｎＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。
【０１０８】
他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構造と全く同一でなくても全く構わない。
【０１０９】
次に本実施の形態の動作を図６を用いて詳細に説明する。
【０１１０】
ターンオン動作に関しては本発明第２の実施の形態と全く同一であるため、ターンオフ動作についてのみ説明する。
【０１１１】
まず入力信号Ｖｉｎがオフ信号に切り換わると、オン状態でＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＲＳフリップフロップ４３の出力もＬｏｗレベルであるため、ＡＮＤゲート４６の出力がＨｉｇｈレベルとなる。
【０１１２】
その結果ｎＭＯＳトランジスタＳｃがオンして駆動回路３２が動作し、抵抗値Ｒｃのゲート抵抗３４が有効となる。
【０１１３】
これによってＩＧＢＴ１がターンオフ動作に入り、図６（２）に示したようにゲート電圧が下降し始める。
【０１１４】
ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出され、波形整形回路９を通過後スロープ検出回路７の出力波形は図６（３）に示したようになる。
【０１１５】
波形整形回路９については第１および第２の実施の形態と同様、変化率検出回路８の出力が後段の回路構成の動作に十分であれば削除して構わない。
【０１１６】
スロープ検出回路７の出力はタイマー回路１０に入力され予め定められた時間だけスロープ検出回路７の出力信号を遅らせられる。
【０１１７】
変化率検出回路８によって検出されるのはミラー期間終了時点であるため、タイマー回路１０によって駆動回路切り換えのタイミングは確実にミラー期間終了の後に設定することができる。
【０１１８】
タイマー回路１０はこの機能を果たせばこの場所でなくとも構わないし、種々の回路を伝播中に生ずる遅延時間で十分であれば特に設けなくても構わない。
【０１１９】
またＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。
【０１２０】
タイマー回路１０の出力は制御回路６に入力されると、ＪＫフリップフロップ４１とＡＮＤゲート４２に入力される。
【０１２１】
ＪＫフリップフロップの出力は図６（５）に示したようになり、これもＡＮＤゲート４２に入力されるため、ＲＳフリップフロップ４３の出力は図６（７）に示したようになり、ターンオフ動作における２番目のスロープの始まりを検出することができる。
【０１２２】
すると入力信号Ｖｉｎとともに入力されるＡＮＤゲート４４および４６によって、駆動回路３２が停止するとともに駆動回路３３が起動してＩＧＢＴ１のゲート抵抗は抵抗３４から抵抗３５に切り換わり、有効な抵抗値は大きなＲｃから小さなＲｄに変化して、スイッチング損失の増大がないソフトスイッチング動作を高い信頼性で実現することができる。
【０１２３】
本実施の形態でもＩＧＢＴ１のゲート電圧の時間変化率を検出する方式にてＩＧＢＴ１を駆動するため、当然のことながら第１および第２の実施の形態と同様に小型化，低価格化等の改善効果が得られる。
【０１２４】
つぎに本発明の第４の実施の形態を図７を用いて詳細に説明する。
【０１２５】
本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４と、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と予め定められたある時間を経過後にスロープ検出回路７の出力を後段に伝えるタイマー回路１０とを有する。
【０１２６】
スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の時間変化率を検出するための変化率検出回路８と、その出力波形を整形する波形整形回路９とを有している。
【０１２７】
ただし変化率検出回路８の出力信号がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は必要ない。
【０１２８】
制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。
【０１２９】
駆動回路２の駆動電圧Ｖａは、駆動回路３の駆動電圧Ｖｂよりも低く設定される。
【０１３０】
また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。
【０１３１】
その他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構成と全く同一でなくても全く構わない。
【０１３２】
本実施の形態の動作については本発明第１の実施の形態とまったく同様の機構で駆動回路の切り換えが行われる。
【０１３３】
すなわちＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。
【０１３４】
まずオン信号Ｖｉｎが入力されると、オフ状態でのＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＪＫフリップフロップ１１の出力もＬｏｗレベルでとなり、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。
【０１３５】
その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、ゲート駆動電圧Ｖａが有効となる。
【０１３６】
これによってＩＧＢＴ１がターンオン動作に入りゲート電圧が上昇し始める。
【０１３７】
ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出される。
【０１３８】
ここで駆動回路の切り換えはターンオン動作中にゲート電圧が一定となるミラー期間中に行われるようにするため、１番目のパルス信号立下り時にＪＫフリップフロップ１１の出力がＨｉｇｈレベルになる。
【０１３９】
この時駆動回路の切り換えを確実にミラー期間中に行う目的で、タイマー回路１０によってスロープ検出回路７の出力が予め定められた時間だけ経過した後に後段の論理回路に伝達される。
【０１４０】
するとインバータ１５の出力がＬｏｗレベルとなるのでＮＡＮＤゲート１６の出力がＨｉｇｈレベルとなり、駆動回路２が停止するとともに、ＮＡＮＤゲート１４にはＪＫフリップフロップ１１の出力が入力されるためｐＭＯＳトランジスタＳｂのゲート電位はＬｏｗレベルとなり駆動回路３が起動してゲート駆動電圧Ｖｂが有効となる。
【０１４１】
こうしてＩＧＢＴ１の実効ゲート駆動電圧は、ミラー期間中に低い駆動電圧Ｖａから高い駆動電圧Ｖｂに切り換えられる。
【０１４２】
すなわちＩＧＢＴ１はターンオン初期には低い駆動電圧Ｖａによって駆動されるため電流立ち上がりが緩やかになり、配線等の浮遊インダクタンスが存在していてもノイズは小さく抑えられ、誤動作や破壊の危険が低く抑えられた信頼性の高い駆動装置を実現することができる。
【０１４３】
【発明の効果】
以上述べたとおり本発明によれば、従来予め回路定数を定めなければならなかったために余裕度を大きくとって最適に駆動することができなかったものを、駆動対象となる電圧駆動型半導体素子がどのような特性であろうとも、またどのような実装状況，使用温度等の環境条件であろうとも、最適に駆動することが可能となる。
【０１４４】
すなわちスイッチング動作における状態に応じて変化する電気量、たとえばゲート電圧の時間変化率を微分回路等により検出することによって、素子によらず最適に動作させることが可能となった。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施の形態の構成図。
【図２】本発明を適用した第１の実施の形態の各部における動作波形図。
【図３】本発明を適用した第２の実施の形態の構成図。
【図４】本発明を適用した第２の実施の形態の各部における動作波形図。
【図５】本発明を適用した第３の実施の形態の構成図。
【図６】本発明を適用した第３の実施の形態の各部における動作波形図。
【図７】本発明を適用した第４の実施の形態の構成図。
【図８】従来例の構成図。
【符号の説明】
１…ＩＧＢＴ、２，３，３２，３３…駆動回路、４，５，３４，３５…ゲート抵抗、６，３６…制御回路、７…スロープ検出回路、８…微分回路又は変化率検出回路、９…波形整形回路、１０…タイマー回路、１１，４１…ＪＫフリップフロップ、１２，４２，４４，４６…ＡＮＤゲート、１３，４３…ＲＳフリップフロップ、１４，１６…ＮＡＮＤゲート、１５，３０，３１，４５…インバータ。
【図１】
2004266368.tif 000003
【図２】
2004266368.tif 000004
【図３】
2004266368.tif 000005
【図４】
2004266368.tif 000006
【図５】
2004266368.tif 000007
【図６】
2004266368.tif 000008
【図７】
2004266368.tif 000009
【図８】
2004266368.tif 000010