(57)【要約】【課題】通信装置の雷防護回路の過渡特性を正確に把握することができ、また、機器を破壊させることなく雷防護回路の動作を予め把握することができる通信用アレスタを提供することを目的とするものである。【解決手段】電圧制御型電圧源Ｅｈ１と、ｄＶ／ｄｔを算出するコンデンサＣｈと、コンデンサＣｈが出力する電圧の正の成分のみを出力するダイオードＤｈ１の出力電圧を検出する電圧源Ｖ４と、電圧源Ｖ４が検出した電圧に基づいて、ノードＮ１とノードＮ２との端子間に出力する電圧制御型電圧源Ｅｈ２と、逆降状特性を持つダイオードＤｈ２を用いてリミット関数とし、インダクタＬｈ２がｄＶ／ｄｔ特性を表現し、抵抗Ｒｈ３が電流に変換し、コンデンサＣｈ側に流れる電流とインダクタＬｈ２側に流れる電流とを作り、ダンピング抵抗Ｒｈ２とインダクタＬｈ１とを具備する。【選択図】  図１
2004266963.tif 000002
【特許請求の範囲】
【請求項１】
通信機器の雷防護回路に用いる通信用アレスタのモデリング方法において、
互いに並列または互いに直列に構成されているインダクタンスＬ１と抵抗Ｒ１とを具備する寄生回路を作成する段階と；
逆方向ブレークオーバ特性とアーク放電維持電圧特性とを具備するダイオードＤａｒｃからなるアーク放電部を作成する段階と；
順方向の飽和電流特性を持つダイオードＤ１と電流検出用電圧源ＶＡとの直列回路と、ダイオードＤ１と同等の特性を持ち、上記直列回路と並列接続されているダイオードＤＡと、抵抗Ｒ２とを具備する第１の並列回路３１と、逆方向降状特性を有するダイオードＤＣと抵抗Ｒ３とが互いに並列接続されている第２の並列回路３２と、逆方向降状電圧を持つダイオードＤＫと電圧源Ｖｋとの直列回路とコンデンサＣｔと抵抗Ｒｔとが互いに並列接続され、時間遅れ特性を具備する時間遅れ特性表現部３３と、電圧制御型電流源Ｇ１とによって構成され、上記ダイオードＤＫに流れる電流を電圧源Ｖｋが監視することによって、ダイオードＤＣを動作させ、低周波や直流における放電開始特性を具備する最低放電電圧・放電維持電流調整部を作成する段階と；
ノードＮ１とノードＮ２との間に印加される電圧を監視する電圧制御型電圧源Ｅｈ１と、ｄＶ／ｄｔを算出するコンデンサＣｈと、コンデンサＣｈが出力する電圧のうちで、その正の成分のみを出力するダイオードＤｈ１と、ダイオードＤｈ１の出力電圧を検出する電圧源Ｖ４と、電圧源Ｖ４が検出した電圧に基づいて、上記ノードＮ１と上記ノードＮ２との端子間に出力する電圧制御型電圧源Ｅｈ２と、逆降状特性を持つダイオードＤｈ２を用いてリミット関数とし、インダクタＬｈ２を用いてｄＶ／ｄｔ特性を表現し、抵抗Ｒｈ３を用いて電流に変換し、コンデンサＣｈ側に流れる電流とインダクタＬｈ２側に流れる電流とを作り、また、ダンピング抵抗Ｒｈ２とインダクタＬｈ１とを具備する放電開始電圧調整部４０を作成する段階と；
を有することを特徴とする通信用アレスタのモデリング方法。
【請求項２】
請求項１において、
上記請求項１記載のアレスタモデルと同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを、互いに逆方向に並列に接続し、両方向特性を持たせたことを特徴とする通信用アレスタのモデリング方法。
【請求項３】
請求項２において、
上記請求項２記載のアレスタモデルと同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを、互いに並列に接続し、漏れ電流特性を表現する抵抗Ｒｌｅａｋと、容量性負荷を表現するコンデンサＣｌｏａｄとが接続されていることを特徴とする通信用アレスタのモデリング方法。
【請求項４】
請求項１において、
請求項１記載のアレスタモデルと同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを互いに直列に接続し、３極構造の通信用アレスタを表現することを特徴とする通信用アレスタのモデリング方法。
【請求項５】
請求項２において、
上記請求項２記載のアレスタモデルと同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを互いに直列に接続し、３極構造の通信用アレスタを表現することを特徴とする通信用アレスタのモデリング方法。
【請求項６】
請求項４または請求項５において、
上記最低放電開始電圧調整部の電圧制御型電流源Ｇ１−ｎに、電流検出用電圧源ＶＡ−ｍが検出した電流、または電圧源ＶＫ−ｍが検出した電流を相互に作用させ、３極構造の通信用アレスタにおける極間の相互作用を表現することを特徴とする通信用アレスタのモデリング方法。
【請求項７】
ノードＮ１とノードＮ２との間に印加される電圧を監視する電圧制御型電圧源Ｅｈ１と、ｄＶ／ｄｔを算出するコンデンサＣｈと、コンデンサＣｈが出力する電圧のうちで、その正の成分のみを出力するダイオードＤｈ１と、ダイオードＤｈ１の出力電圧を検出する電圧源Ｖ４と、電圧源Ｖ４が検出した電圧に基づいて、上記ノードＮ１と上記ノードＮ２との端子間に出力する電圧制御型電圧源Ｅｈ２と、逆降状特性を持つダイオードＤｈ２を用いてリミット関数とし、インダクタＬｈ２を用いてｄＶ／ｄｔ特性を表現し、抵抗Ｒｈ３を用いて電流に変換し、コンデンサＣｈ側に流れる電流とインダクタＬｈ２側に流れる電流とを作り、また、ダンピング抵抗Ｒｈ２とインダクタＬｈ１とを具備する放電開始電圧調整部を作成する段階を有することを特徴とする通信用アレスタのモデリング方法。
【請求項８】
通信機器の雷防護回路に用いる通信用アレスタにおいて、
互いに並列または互いに直列に構成されているインダクタンスＬ１と抵抗Ｒ１とを具備する寄生回路と；
逆方向ブレークオーバ特性とアーク放電維持電圧特性とを具備するダイオードＤａｒｃからなるアーク放電部と；
順方向の飽和電流特性を持つダイオードＤ１と電流検出用電圧源ＶＡとの直列回路と、ダイオードＤ１と同等の特性を持ち、上記直列回路と並列接続されているダイオードＤＡと、抵抗Ｒ２とを具備する第１の並列回路３１と、逆方向降状特性を有するダイオードＤＣと抵抗Ｒ３とが互いに並列接続されている第２の並列回路３２と、逆方向降状電圧を持つダイオードＤＫと電圧源Ｖｋとの直列回路とコンデンサＣｔと抵抗Ｒｔとが互いに並列接続され、時間遅れ特性を具備する時間遅れ特性表現部３３と、電圧制御型電流源Ｇ１とによって構成され、上記ダイオードＤＫに流れる電流を電圧源Ｖｋが監視することによって、ダイオードＤＣを動作させ、低周波や直流における放電開始特性を具備する最低放電電圧・放電維持電流調整部と；
ノードＮ１と；
ノードＮ２と；
上記ノードＮ１と上記ノードＮ２との間に印加される電圧を監視する電圧制御型電圧源Ｅｈ１と、ｄＶ／ｄｔを算出するコンデンサＣｈと、コンデンサＣｈが出力する電圧のうちで、その正の成分のみを出力するダイオードＤｈ１と、ダイオードＤｈ１の出力電圧を検出する電圧源Ｖ４と、電圧源Ｖ４が検出した電圧に基づいて、上記ノードＮ１と上記ノードＮ２との端子間に出力する電圧制御型電圧源Ｅｈ２と、逆降状特性を持つダイオードＤｈ２を用いてリミット関数とし、インダクタＬｈ２を用いてｄＶ／ｄｔ特性を表現し、抵抗Ｒｈ３を用いて電流に変換し、コンデンサＣｈ側に流れる電流とインダクタＬｈ２側に流れる電流とを作り、また、ダンピング抵抗Ｒｈ２とインダクタＬｈ１とを具備する放電開始電圧調整部４０と；
を有することを特徴とする通信用アレスタ。
【請求項９】
請求項８において、
上記請求項１記載のアレスタと同じアレスタをさらに１つ設け、これら２つのアレスタを、互いに逆方向に並列に接続し、両方向特性を持たせたことを特徴とする通信用アレスタ。
【請求項１０】
請求項９において、
上記請求項２記載のアレスタと同じアレスタをさらに１つ設け、これら２つのアレスタを、互いに並列に接続し、漏れ電流特性を表現する抵抗Ｒｌｅａｋと、容量性負荷を表現するコンデンサＣｌｏａｄとが接続されていることを特徴とする通信用アレスタ。
【請求項１１】
請求項８において、
請求項１記載のアレスタと同じアレスタをさらに１つ設け、これら２つのアレスタを互いに直列に接続し、３極構造の通信用アレスタを構成することを特徴とする通信用アレスタ。
【請求項１２】
請求項９において、
上記請求項２記載のアレスタと同じアレスタをさらに１つ設け、これら２つのアレスタを互いに直列に接続し、３極構造の通信用アレスタを構成することを特徴とする通信用アレスタ。
【請求項１３】
請求項１１または請求項１２において、
上記最低放電開始電圧調整部の電圧制御型電流源Ｇ１−ｎに、電流検出用電圧源ＶＡ−ｍが検出した電流、または電圧源ＶＫ−ｍが検出した電流を相互に作用させ、３極構造の通信用アレスタにおける極間の相互作用を実現することを特徴とする通信用アレスタ。
【請求項１４】
通信機器の雷防護回路に用いる通信用アレスタにおいて、ノードＮ１とノードＮ２との間に印加される電圧を監視する電圧制御型電圧源Ｅｈ１と、ｄＶ／ｄｔを算出するコンデンサＣｈと、コンデンサＣｈが出力する電圧のうちで、その正の成分のみを出力するダイオードＤｈ１と、ダイオードＤｈ１の出力電圧を検出する電圧源Ｖ４と、電圧源Ｖ４が検出した電圧に基づいて、上記ノードＮ１と上記ノードＮ２との端子間に出力する電圧制御型電圧源Ｅｈ２と、逆降状特性を持つダイオードＤｈ２を用いてリミット関数とし、インダクタＬｈ２を用いてｄＶ／ｄｔ特性を表現し、抵抗Ｒｈ３を用いて電流に変換し、コンデンサＣｈ側に流れる電流とインダクタＬｈ２側に流れる電流とを作り、また、ダンピング抵抗Ｒｈ２とインダクタＬｈ１とを具備する放電開始電圧調整部を有することを特徴とする通信用アレスタ。
【請求項１５】
通信機器の雷防護回路に用いる通信用アレスタをモデリングするプログラムにおいて、
互いに並列または互いに直列に構成されているインダクタンスＬ１と抵抗Ｒ１とを具備する寄生回路を作成し、所定のメモリに記憶する手順と；
逆方向ブレークオーバ特性とアーク放電維持電圧特性とを具備するダイオードＤａｒｃからなるアーク放電部を作成し、所定のメモリに記憶する手順と；
順方向の飽和電流特性を持つダイオードＤ１と電流検出用電圧源ＶＡとの直列回路と、ダイオードＤ１と同等の特性を持ち、上記直列回路と並列接続されているダイオードＤＡと、抵抗Ｒ２とを具備する第１の並列回路３１と、逆方向降状特性を有するダイオードＤＣと抵抗Ｒ３とが互いに並列接続されている第２の並列回路３２と、逆方向降状電圧を持つダイオードＤＫと電圧源Ｖｋとの直列回路とコンデンサＣｔと抵抗Ｒｔとが互いに並列接続され、時間遅れ特性を具備する時間遅れ特性表現部３３と、電圧制御型電流源Ｇ１とによって構成され、上記ダイオードＤＫに流れる電流を電圧源Ｖｋが監視することによって、ダイオードＤＣを動作させ、低周波や直流における放電開始特性を具備する最低放電電圧・放電維持電流調整部を作成し、所定のメモリに記憶する手順と；
ノードＮ１とノードＮ２との間に印加される電圧を監視する電圧制御型電圧源Ｅｈ１と、ｄＶ／ｄｔを算出するコンデンサＣｈと、コンデンサＣｈが出力する電圧のうちで、その正の成分のみを出力するダイオードＤｈ１と、ダイオードＤｈ１の出力電圧を検出する電圧源Ｖ４と、電圧源Ｖ４が検出した電圧に基づいて、上記ノードＮ１と上記ノードＮ２との端子間に出力する電圧制御型電圧源Ｅｈ２と、逆降状特性を持つダイオードＤｈ２を用いてリミット関数とし、インダクタＬｈ２を用いてｄＶ／ｄｔ特性を表現し、抵抗Ｒｈ３を用いて電流に変換し、コンデンサＣｈ側に流れる電流とインダクタＬｈ２側に流れる電流とを作り、また、ダンピング抵抗Ｒｈ２とインダクタＬｈ１とを具備する放電開始電圧調整部４０を作成し、所定のメモリに記憶する手順と；
をコンピュータに実行させるプログラム。
【請求項１６】
請求項１５において、
上記請求項１５記載のアレスタモデルと同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを、互いに逆方向に並列に接続し、両方向特性を持たせ、所定のメモリに記憶する手順をコンピュータに実行させるプログラム。
【請求項１７】
請求項１６において、
上記請求項１６記載のアレスタモデルと同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを、互いに並列に接続し、漏れ電流特性を表現する抵抗Ｒｌｅａｋと、容量性負荷を表現するコンデンサＣｌｏａｄとを接続し、所定のメモリに記憶する手順をコンピュータに実行させるプログラム。
【請求項１８】
請求項１５において、
上記請求項１５記載のアレスタモデルと同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを互いに直列に接続し、３極構造の通信用アレスタを表現し、所定のメモリに記憶する手順をコンピュータに実行させるプログラム。
【請求項１９】
請求項１６において、
上記請求項１６記載のアレスタモデルと同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを互いに直列に接続し、３極構造の通信用アレスタを表現し、所定のメモリに記憶する手順をコンピュータに実行させるプログラム。
【請求項２０】
通信機器の雷防護回路に用いる通信用アレスタをモデリングするプログラムにおいて、
ノードＮ１とノードＮ２との間に印加される電圧を監視する電圧制御型電圧源Ｅｈ１と、ｄＶ／ｄｔを算出するコンデンサＣｈと、コンデンサＣｈが出力する電圧のうちで、その正の成分のみを出力するダイオードＤｈ１と、ダイオードＤｈ１の出力電圧を検出する電圧源Ｖ４と、電圧源Ｖ４が検出した電圧に基づいて、上記ノードＮ１と上記ノードＮ２との端子間に出力する電圧制御型電圧源Ｅｈ２と、逆降状特性を持つダイオードＤｈ２を用いてリミット関数とし、インダクタＬｈ２を用いてｄＶ／ｄｔ特性を表現し、抵抗Ｒｈ３を用いて電流に変換し、コンデンサＣｈ側に流れる電流とインダクタＬｈ２側に流れる電流とを作り、また、ダンピング抵抗Ｒｈ２とインダクタＬｈ１とを具備する放電開始電圧調整部を作成し、所定のメモリに記憶する手順をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、通信機器の雷サージ特性をシミュレーションする通信用アレスタのモデリング方法、アレスタおよびプログラムに関する。
【０００２】
【従来の技術】
アレスタは、ガス入り避雷管と呼ばれ、２極管と３極管とが存在している。電極は、Ｎｉ系の合金であり、三元炭素塩（ＣａＣＯ３，Ｋ２ＣＯ３，ＳｒＣＯ３）等の電子放出材料を塗布したものが使用されている。電極の間隙長は、数十μｍ〜数ｍｍ程度であり、数百ｍｍＨｇの不活性ガスまたはペンニング気体（Ｎｅ，Ａｒの混合気体）が、封入され、放電電圧は、９０Ｖ〜ｋＶ程度である。
【０００３】
３極管は、第３電極を放電管内に挿入したものと、放電管の外壁に取り付けたものとが存在し、放電管内に取り付けられている第３電極は、普通、接地電極であり、外壁に取り付けられている第３電極は、放電をトリガするトリガ電極である。
【０００４】
図２３は、６号保安器で使用されている従来の３ＰＤアレスタ（３極管のガス入り避雷管）におけるＶ−Ｉ特性の実測例を示す図である。
【０００５】
従来の３ＰＤアレスタにおけるＶ−Ｉ特性の実測例では、図２３に示すように、電圧がＶ１に達すると、放電を開始し、グロー放電、アーク放電を経て、０点に戻る。
【０００６】
図２４は、従来の３ＰＤアレスタにおける時間領域での特性を示す図である。
【０００７】
図２４に示す特性において、放電の最後で、放電維持電流よりも電流が少なくなると、放電が終わり、アーク電圧以上の電圧が発生する。
【０００８】
図２５は、従来の３ＰＤアレスタに、１０／７００波形を印加した場合、充電電圧毎の放電開始付近における特性を示す図である。
【０００９】
なお、１０／７００波形は、雷サージ発生装置をオープンにした状態で、立ち上がりが１０μｓｅｃであり、半値幅が７００μである波形である。
【００１０】
従来の３ＰＤアレスタに、１０／７００波形を印加した場合、アーク放電するまでの時間が短くなる程、放電開始電圧が高くなる傾向があり、応答時間（アーク放電するまでの時間）が短くなる傾向がある。
【００１１】
上記傾向は、主として、火花の統計的遅れによると考えられ、放電をトリガする電子の出現によると考えられている。
【００１２】
図２６は、従来の３ＰＤアレスタにおいて、立ち上がり電圧時間比（ｄＶ／ｄｔ）と放電開始電圧との関係を示す図である。
【００１３】
従来の３ＰＤアレスタにおける実測では、ほぼｄＶ／ｄｔに比例して、放電開始電圧が高くなり、ばらつきも大きくなる傾向にある。
【００１４】
上記のような特性の他にも、グロー領域での振る舞い等、放電現象は、様々な特性を持っている。
【００１５】
放電現象は、不連続な非線形特性を有するので、放電等をモデル化することが、従来、困難である。
【００１６】
図２７は、雷サージ解析に用いる従来のＥＭＴＰのアークホーンモデルＡＭ１１、ＡＭ１２を示す図である。
【００１７】
従来のＥＭＴＰのアークホーンモデルＡＭ１１、ＡＭ１２は、非線形抵抗、非線形インダクタンスとスイッチとを用いたモデルである（たとえば、特許文献１参照）。
【００１８】
図２８は、従来のモデルＡＭ１３を示す図である。
【００１９】
従来のモデルＡＭ１３は、所定のスレッショルド電圧以上で動作するスイッチを用い、アーク領域と、不動作時とを模擬したモデルを示す図である（たとえば、非特許文献１参照）。
【００２０】
図２９は、従来のモデルＡＭ１４を示す図である。
【００２１】
従来のモデルＡＭ１４は、維持電流以下でスイッチがオフし、モデルＡＭ１４を不動作にするモデルである（たとえば、非特許文献２参照）。
【００２２】
【特許文献１】
特許第３０８６０６４号
【非特許文献１】
Ｓｐｉｃｅ  ｍｏｄｅｌ  ｓｉｍｕｌａｔｅｓ  ｓｐａｒｋ−ｇａｐ  ａｒｒｅｓｔｏｒ  ：  コンデンサＣｈｒｉｓｔｏｐｈｅＢａｓｓｏ，ＥＤＮ，Ｊｕｌｙ，３，１９９７    ，ｈｔｔｐ：／／ｗｗｗ．ｅ−ｉｎｓｉｔｅ．ｎｅｔ／ｅｄｎｍａｇ／ａｒコンデンサＣｈｉｖｅｓ／１９９７／０７０３９７／１４ｄｉ＿０６．ｈｔｍ
【非特許文献２】
Ｓｐａｒｋ−Ｇａｐ  Ｍａｃｒｏ    ｈｔｔｐ：／／ｗｗｗ．ｓｐｅｃｔｒｕｍ−ｓｏｆｔ．ｃｏｍ／ｎｅｗｓ／ｗｉｎｔｅｒ９９／ｓｐａｒｋｇａｐ．ｓｈｔｍ
【００２３】
【発明が解決しようとする課題】
従来のＳＰＩＣＥモデルとしては、図２８に示す所定のスレッショルド電圧以上で動作するスイッチを用い、アーク領域と、不動作時とを模擬した従来のモデルＡＭ１３、図２９に示す維持電流以下で、スイッチがオフし、モデルＡＭ１４を不動作にする機能を設けたモデルＡＭ１４等が存在し、いずれのモデルでも、スイッチによって動作状態を変位させ、様々な負荷をつけて計算し、この場合、ＳＰＩＣＥでは、計算不能になることがあるという問題がある。
【００２４】
従来のモデルＡＭ１１、ＡＭ１２では、ＤＶ／ｄｔ特性等を表現するのに、スイッチの開閉が、非常に重要なパラメータであるにも係わらず、スイッチＳＷ１に関して、放電前駆電流が急速に増加し始める時間に閉じ、その時間が予め分かっている場合にのみ、適用できるモデルである。
【００２５】
したがって、従来のモデルＡＭ１１、ＡＭ１２は、適用できる時間に制限があるという問題がある。
【００２６】
図２８に示す従来のモデルＡＭ１３では、雷サージのような急激な立ち上がりのサージに対するＤＶ／ｄｔ特性を表現することができないという問題があり、また、ＤＶ／ｄｔが大きくなる程、低い電圧で動作開始する特性を持っている。
【００２７】
従来のモデルＡＭ１４も、従来のモデルＡＭ１３と同様の問題がある。
【００２８】
つまり、上記従来例では、通信装置の雷防護回路構成における過渡特性を、実験によらずに、正確に把握することができないという問題がある。
【００２９】
また、上記従来例では、雷サージ試験で、機器を破壊することが多いという問題がある。
【００３０】
さらに、上記従来例では、現用の機器を用いて雷サージ試験すると、雷サージ試験対象が破壊される可能性があるので、現用の機器を使用して雷サージ対策することが困難であるという問題がある。
【００３１】
そして、雷サージが不連続な非線形特性を有しているので、上記従来の雷サージ解析用モデルでは、雷サージの特性を再現することが困難であるという問題がある。
【００３２】
本発明は、実験によらずに、通信装置の雷防護回路の過渡特性を正確に把握することができ、また、機器を破壊させることなく雷防護回路の動作を予め把握することができ、さらに、通信装置の雷サージ対策時に、雷サージ試験を容易に実行することができる通信用アレスタのモデリング方法、アレスタおよびプログラムを提供することを目的とするものである。
【００３３】
【課題を解決するための手段】
本発明は、ノードＮ１とノードＮ２との間に印加される電圧を監視する電圧制御型電圧源Ｅｈ１と、ｄＶ／ｄｔを算出するコンデンサＣｈと、コンデンサＣｈが出力する電圧のうちで、その正の成分のみを出力するダイオードＤｈ１と、ダイオードＤｈ１の出力電圧を検出する電圧源Ｖ４と、電圧源Ｖ４が検出した電圧に基づいて、上記ノードＮ１と上記ノードＮ２との端子間に出力する電圧制御型電圧源Ｅｈ２と、逆降状特性を持つダイオードＤｈ２を用いてリミット関数とし、インダクタＬｈ２を用いてｄＶ／ｄｔ特性を表現し、抵抗Ｒｈ３を用いて電流に変換し、コンデンサＣｈ側に流れる電流とインダクタＬｈ２側に流れる電流とを作り、また、ダンピング抵抗Ｒｈ２とインダクタＬｈ１とを具備する放電開始電圧調整部を設ける。
【００３４】
【発明の実施の形態および実施例】
図１は、本発明の一実施例であるアレスタモデルＡＭ１を示す回路図である。
【００３５】
アレスタモデルＡＭ１は、寄生回路１０と、アーク放電部２０と、最低放電電圧・放電維持電流調整部３０と、放電開始電圧調整部４０と、ノードＮ１と、ノードＮ２とを有する。
【００３６】
寄生回路１０は、リード線等の抵抗やインダクタンスを表現する回路であり、互いに並列または互いに直列に構成されているインダクタンスＬ１と抵抗Ｒ１とを具備する。
【００３７】
アーク放電部２０は、アーク放電を表現する回路であり、逆方向ブレークオーバ特性とアーク放電維持電圧特性とを具備するダイオードＤａｒｃによって構成されている。また、アーク放電部２０は、ダイオードの逆方向降状電圧によって、放電維持電圧を作り、ＳＰＩＣＥの逆方向ブレークオーバ電圧特性（逆方向降状電圧ＢＶ）付きダイオードを用いて表現する。
【００３８】
アレスタモデルＡＭ１のノードＮ１、ノードＮ２に、アレスタモデルＡＭ１と全く同じ回路を、上下逆にして、並列に接続することによって、全体として両極性を持たせることができる。
【００３９】
最低放電電圧・放電維持電流調整部３０は、片側特性を表現するモデルであり、通信機器の雷防護回路に用いる通信用アレスタの計算モデルにおけるＳＰＩＣＥ表現であり、放電電圧と時間遅れ特性とを表現する。また、最低放電電圧・放電維持電流調整部３０は、放電の遅延を作り、アーク放電に移行させるとともに、放電維持電流以下になると、放電を止める動作をする調整部であり、また、第１の並列回路３１と、第２の並列回路３２と、時間遅れ特性表現部３３と、電圧制御型電流源Ｇ１とを有する。
【００４０】
第１の並列回路３１は、順方向の飽和電流特性を持つダイオードＤ１と電流検出用電圧源ＶＡとの直列回路と、ダイオードＤ１と同等の特性を持ち、上記直列回路と並列接続されているダイオードＤＡと、抵抗Ｒ２とを有する回路である。
【００４１】
第２の並列回路３２は、逆方向降状特性を有するダイオードＤＣと、抵抗Ｒ３とが互いに並列接続されている回路である。
【００４２】
時間遅れ特性表現部３３は、逆方向降状電圧を持つダイオードＤＫと電圧源Ｖｋとの直列回路と、この直列回路と並列接続されているコンデンサＣｔと抵抗Ｒｔとを有し、時間遅れ特性を表現する回路であり、ダイオードＤＫに流れる電流を電圧源Ｖｋが監視することによって、逆方向降状特性を表現するダイオードＤＣを動作させ、低周波や直流における放電開始特性を具備する。
【００４３】
放電開始電圧調整部４０は、電圧制御型電圧源Ｅｈ１と、コンデンサＣｈと、ダイオードＤｈ１と、電圧源Ｖ４と、電圧制御型電圧源Ｅｈ２と、ダイオードＤｈ２と、抵抗Ｒｈ３と、インダクタＬｈ２と、抵抗Ｒｈ２と、インダクタＬｈ１とを有する。
【００４４】
電圧制御型電圧源Ｅｈ１は、ノードＮ１とノードＮ２との間に印加された電圧を監視する。コンデンサＣｈは、ｄＶ／ｄｔを算出する。ダイオードＤｈ１は、コンデンサＣｈが出力する電圧のうちで、その正の成分のみを出力する。電圧源Ｖ４は、ダイオードＤｈ１の出力電圧を検出する。
【００４５】
電圧制御型電圧源Ｅｈ２は、電圧源Ｖ４が検出した電圧に基づいて、ノードＮ１とノードＮ２との端子間に出力する。
【００４６】
インダクタＬｈ２は、ｄＶ／ｄｔ特性を表現するインダクタである。ダイオードＤｈ２は、逆降状特性を持つダイオードである。コンデンサＣｈのみの関数ではｄＶ／ｄｔに対して比例の関係が与えられないので、ダイオードＤｈ２がリミット関数とする。
【００４７】
電圧制御型電圧源Ｅｈ１で電圧が供給されるので、抵抗Ｒｈ３を用いて電流とし、コンデンサＣｈ側に流れる電流とインダクタＬｈ２側に流れる電流とを作り、また、計算が不能になることを避けるために、ダンピング抵抗として挿入されている抵抗Ｒｈ２とインダクタＬｈ１とが設けられている。
【００４８】
放電開始電圧調整部４０は、電圧立ち上がり特性を表現する放電開始電圧調整部であり、最低放電電圧・放電維持電流調整部３０が動作する以前に、ノードＮ１とノードＮ２との間の電圧を微分し、この微分値を電圧として発生させ、放電開始電圧を上昇させる。
【００４９】
図２は、上記実施例において、Ｄａｒｋ  ＳＰＩＣＥモデルのパラメータ決定例を示す図である。
【００５０】
逆方向降状電圧ＢＶ＝１５Ｖは、アーク電圧を与えるパラメータである。また、ダイオードの寄生抵抗ＲＳ＝０．０１Ωは、外部に寄生回路１０を入れない場合、寄生抵抗ＲＳによって、ダイオードの寄生抵抗を与えることができる。
【００５１】
図３は、Ｄａｒｋ  ＳＰＩＣＥモデルにおけるＶＩ特性を示す図である。
【００５２】
図４は、１０／７００波形充電電圧３ｋＶ時の応答波形を示す図である。
【００５３】
アーク放電領域での電圧を読み取ることによって、逆方向降状電圧ＢＶの値を決定することができる。また、寄生回路１０に設けられている抵抗Ｒ１の値を、０．４Ωに設定した場合、ダイオードの寄生抵抗ＲＳの値を、十分小さな値に設定する。寄生回路１０は、通常、抵抗分とインダクタンス分とを有する。図４に示すアーク放電領域において、抵抗を用いることによって、抵抗分を決定することができる。
【００５４】
アレスタでは、放電を維持するためには、放電維持電流が必要である。図２４に示すように、雷サージを印加した場合、放電後期に、放電に必要な電流（放電維持電流）が供給されないので、放電が終了し、電圧が発生する。本モデルでは、順方向に設けられているダイオードの飽和電流を用いて、放電維持電流を再現している。
【００５５】
図５は、上記実施例において、最低放電電圧・放電維持電流調整部１０のダイオードＳＰＩＣＥモデルを示す図である。
【００５６】
図５に示す最低放電電圧・放電維持電流調整部１０に設けられているダイオードＤＡの飽和電流（Ｉｓ）は、放電維持電流を変化させるパラメータである。
【００５７】
図６は、アレスタモデルＡＭ１において、放電維持電流とダイオードＤＡの飽和電流との関係を示す図である。
【００５８】
放電維持電流とダイオードＤＡの飽和電流との関係は、ほぼ、指数関数ｙ＝２Ｅ−１３ｘ１．５８の関係になっている。なお、３ＰＤアレスタの場合、抵抗Ｒ１の値が、約０．２Ωであるので、Ｉｓ＝１．５７ｅ−１４としている。ダイオードＤ１と直列に接続されている電流検出用電圧源ＶＡは、ダイオードＤＡに流れる電流を検出する部分であり、ダイオードＤＡに流れる電流を検出するために、ダイオードの寄生抵抗ＲＳ、接合容量Ｃｊｏは、ダイオードＤＡと同じ値を採っている。
【００５９】
電圧制御型電流源Ｇ１は、順方向に流れる電流Ｉ（電流検出用電圧源ＶＡ）とＤＶ／ＤＴ特性を模擬している時間遅れ特性表現部３３の電圧源Ｖｋに流れる電流Ｉ（電圧源Ｖｋが検出した電流）によって、ダイオードＤＣに逆電流を流し、ダイオードＤＣをブレークさせ、放電を開始するスイッチの役割として、逆方向降状電圧を持つダイオードＤＣを用いている。
【００６０】
図７は、放電開始電圧特性を示す図である。
【００６１】
図７に示す放電開始電圧特性は、放電開始電圧調整部４０で表現するが、直流や商用周波数付近での放電開始電圧を、ダイオードＤＣの逆方向降状電圧ＢＶが表現している。
【００６２】
図２６に示す放電開始電圧のｄＶ／ｄｔ特性において、ｄＶ／ｄｔ＝０の値を、逆方向降状電圧ＢＶとして取り込む。
【００６３】
時間遅れ特性表現部３３のＣｔを、パラメータとして、時間遅れ特性を表現する。
【００６４】
ダイオードＤＡやダイオードＤＣの遷移時間（Ｔｔ）によって、変更可能であるが、立ち上がりが速い波形である場合、応答が遅くなる傾向があるという欠点があり、また、ダイオードＤＡの遷移時間を０とすると、放電開始電圧調整部４０のｄＶ／ｄｔ特性によって、放電維持電流特性時に過渡電圧が出るという欠点がある。
【００６５】
これらの欠点を解消するために、抵抗Ｒｔと、コンデンサＣｔと、ダイオードＤＫとを用いて、時間遅れ特性を表現する。ダイオードＤＫに流れる電流を、電圧源Ｖｋで監視し、この監視した電流を電圧制御型電流源Ｇ１に与えることによって、ダイオードＤＣを動作させている。
【００６６】
図８は、上記実施例において、印加電圧波形が１０／７００、充電電圧Ｕｃ＝１ｋＶであるときに、ダイオードＤＣの逆方向降状電圧ＢＶを２８０Ｖに設定し、抵抗Ｒｔの値を９Ωに設定し、ダイオードＤＫの逆方向降状電圧を３．５Ｖに固定したときにおけるコンデンサＣｔの値と時間遅れとの関係を示す図である。
【００６７】
３ＰＤアレスタの場合、実験結果からすると、時間遅れが、１．９μｓｅｃであるので、図８に示す関係から、Ｃｔ＝０．１μＦを決定することができる。
【００６８】
アレスタに印加される電圧の立ち上がり時間によって、放電開始電圧が変化する。つまり、立ち上がりが速い程、放電開始電圧が高くなる傾向がある。ノードＮ１とＮ２との間に印加された電圧を監視し、この監視された電圧の微分値を、ノードＮ１とＮ２との間に出力することによって、放電開始電圧のｄＶ／ｄｔ特性を表現している。
【００６９】
電圧制御型電圧源Ｅｈ１は、端子ノードＮ１とノードＮ２との間に印加された電圧を監視し、放電開始電圧調整部４０へ電圧を供給する。
【００７０】
コンデンサＣｈが、ｄＶ／ｄｔを算出し、ダイオードＤｈ１がその正の成分の電流のみを出力し、この電流を電圧源Ｖｈが検出し、電圧制御型電圧源Ｅｈ２が、上記ノードＮ１と上記ノードＮ２との端子間に出力する。
【００７１】
このときに、コンデンサＣｈのみの関数では、ｄＶ／ｄｔに比例の関係のみが与えられるので、逆降状特性を持つダイオードＤｈ２を用いて、リミット関数とし、インダクタＬｈ２を用いて、ｄＶ／ｄｔ特性を表現している。電圧制御型電圧源Ｅｈ１が電圧を供給するので、抵抗Ｒｈ３を用いて電流に変換し、コンデンサＣｈ側に流れる電流と、インダクタＬｈ２側に流れる電流とを作る。また、計算が不能になることを避けるために、抵抗Ｒｈ２とインダクタＬｈ１とを、ダンピング抵抗として挿入している。
【００７２】
つまり、従来のＳＰＩＣＥ表現では、コンデンサ、インダクタのみが使用されているので、立ち上がりが急峻であり、したがって、計算が不能なることがある。しかし、上記実施例においては、抵抗Ｒｈ２とインダクタＬｈ１とがダンピング抵抗として挿入されているので、計算が不能になることがない。
【００７３】
図９は、上記実施例において、ＳＰＩＣＥ表現するモデルのパラメータ決定例を示す図である。
【００７４】
図１０は、上記実施例において、放電開始電圧調整部４０のみのｄＶ／ｄｔ特性を示す図である。
【００７５】
なお、組み合わせたときに、ｄＶ／ｄｔが小さければ、動作開始用ダイオードＤＣの働きによって、放電開始電圧は、ダイオードＤＣの逆降状電圧逆方向降状電圧ＢＶで決まる値になる。
【００７６】
図１１は、同一の定数を用いた場合、実験結果と、ＳＰＩＣＥ表現によるシミュレーション結果との比較結果を示す図である。
【００７７】
図１２は、同一の定数を用いた場合、実験結果と、ＳＰＩＣＥ表現によるシミュレーション結果との比較結果を示す図である。
【００７８】
立ち上がりの遅い１０／７００の波形の場合も、立ち上がりの速い０．５／１００の波形の場合でも、実験結果における放電開始電圧と、ＳＰＩＣＥ表現によるシミュレーション結果における放電開始電圧との差は、１０％以内に収まっている。
【００７９】
なお、１０／７００波形は、雷サージ発生装置をオープンにした状態で、立ち上がりが１０μｓｅｃであり、半値幅が７００μである波形であり、０．５／１００波形は、雷サージ発生装置をオープンにした状態で、立ち上がりが０．５μｓｅｃであり、半値幅が１００μである波形である。
【００８０】
次に、上記作成した３ＰＤアレスタモデルＡＭ１の動作を確認するために、実験結果と比較した例を示す。
【００８１】
図１３、図１４、図１５、図１６、図１７、図１８は、０．５／１００充電電圧１ｋＶ、１０／７００充電電圧１ｋＶ、３ｋＶの場合の比較結果を示す図である。
【００８２】
図１３〜図１８に示すいずれの場合も、実験値とシミュレーション結果との差は、１０％以内に収まっている。なお、実験では、波尾まで波形を記憶するには、オシロスコープのサンプリングタイムを遅くする必要があり、充電開始電圧等を、正確に測定してはいないが、ＳＰＩＣＥでのシミュレーションでは、放電開始時の特性が出ていることが、図１３〜図１８を見ればわかる。
【００８３】
図１９は、本発明の第２の実施例であるアレスタモデルＡＭ２を説明する図である。
【００８４】
アレスタモデルＡＭ２は、２つのアレスタモデルＡＭ１を、互いに逆方向に並列に接続し、両方向特性を持たせたアレスタモデルである。
【００８５】
図２０は、本発明の第３の実施例であるアレスタモデルＡＭ３を説明する図である。
【００８６】
アレスタモデルＡＭ３は、２つのアレスタモデルＡＭ１を互いに逆方向に並列に接続し、漏れ電流特性を表現する抵抗Ｒｌｅａｋと、容量性負荷を表現するコンデンサＣｌｏａｄを接続したアレスタモデルである。これによって、動作開始電圧以下での静特性が改善されている。
【００８７】
図２１は、本発明の第４の実施例であるアレスタモデルＡＭ４を説明する図である。
【００８８】
アレスタモデルＡＭ４は、アレスタモデルＡＭ１を互いに直列に接続し、３極構造の通信用アレスタを構成する通信用アレスタのモデリング方法である。
【００８９】
なお、アレスタモデルＡＭ４において、アレスタモデルＡＭ１の代わりに、アレスタモデルＡＭ２を使用し、３極構造の通信用アレスタを表現する通信用アレスタのモデリング方法であってもよい。
【００９０】
図２２は、本発明の第５の実施例であるアレスタモデルＡＭ５を説明する図である。
【００９１】
アレスタモデルＡＭ５は、アレスタモデルＡＭ４において、最低放電開始電圧調整部３０の電圧制御型電流源Ｇ１−ｎに、電流検出用電圧源ＶＡ−ｍが検出した電流、または電圧源ＶＫ−ｍが検出した電流を相互に作用させ、３極構造の通信用アレスタにおける極間の相互作用を表現するアレスタモデルである。
【００９２】
なお、アレスタモデルＡＭ２を使用して構成したアレスタモデルＡＭ４に、アレスタモデルＡＭ５を適用するようにしてもよい。
【００９３】
上記実施例によれば、通信装置の雷防護回路構成を、実験によらずに、正確な過渡特性を把握することができる。
【００９４】
また、上記実施例によれば、機器を破壊させることなく雷防護回路の動作を予め把握することができる。
【００９５】
さらに、上記実施例によれば、対策時に、現用の機器を用いて、容易に雷サージ試験を行うことができる。
【００９６】
上記各実施例における放電開始電圧調整部４０を、従来のアレスタモデルに適用するようにしてもよい。つまり、この場合、寄生回路１０、アーク放電部２０、最低放電電圧・放電維持電流調整部３０として、他のものを使用するようにしてもよい。
【００９７】
また、上記各実施例は、ＳＰＩＣＥ表現を使用しているが、ＳＰＩＣＥ表現以外の表現を使用するようにしてもよい。
【００９８】
上記各実施例は、アレスタモデルであるが、図１に示す回路を、抵抗、インダクタ、コンデンサ等の個別部品で組み上げたハードウェアとしてのアレスタを構成するようにしてもよい。
【００９９】
また、上記実施例を、プログラムの発明として把握するようにしてもよい。つまり、上記実施例は、通信機器の雷防護回路に用いる通信用アレスタをモデリングするプログラムにおいて、互いに並列または互いに直列に構成されているインダクタンスＬ１と抵抗Ｒ１とを具備する寄生回路を作成し、所定のメモリに記憶する手順と、逆方向ブレークオーバ特性とアーク放電維持電圧特性とを具備するダイオードＤａｒｃからなるアーク放電部を作成し、所定のメモリに記憶する手順と、順方向の飽和電流特性を持つダイオードＤ１と電流検出用電圧源ＶＡとの直列回路と、ダイオードＤ１と同等の特性を持ち、上記直列回路と並列接続されているダイオードＤＡと、抵抗Ｒ２とを具備する第１の並列回路３１と、逆方向降状特性を有するダイオードＤＣと抵抗Ｒ３とが互いに並列接続されている第２の並列回路３２と、逆方向降状電圧を持つダイオードＤＫと電圧源Ｖｋとの直列回路とコンデンサＣｔと抵抗Ｒｔとが互いに並列接続され、時間遅れ特性を具備する時間遅れ特性表現部３３と、電圧制御型電流源Ｇ１とによって構成され、上記ダイオードＤＫに流れる電流を電圧源Ｖｋが監視することによって、ダイオードＤＣを動作させ、低周波や直流における放電開始特性を具備する最低放電電圧・放電維持電流調整部を作成し、所定のメモリに記憶する手順と、ノードＮ１とノードＮ２との間に印加される電圧を監視する電圧制御型電圧源Ｅｈ１と、ｄＶ／ｄｔを算出するコンデンサＣｈと、コンデンサＣｈが出力する電圧のうちで、その正の成分のみを出力するダイオードＤｈ１と、ダイオードＤｈ１の出力電圧を検出する電圧源Ｖ４と、電圧源Ｖ４が検出した電圧に基づいて、上記ノードＮ１と上記ノードＮ２との端子間に出力する電圧制御型電圧源Ｅｈ２と、逆降状特性を持つダイオードＤｈ２を用いてリミット関数とし、インダクタＬｈ２を用いてｄＶ／ｄｔ特性を表現し、抵抗Ｒｈ３を用いて電流に変換し、コンデンサＣｈ側に流れる電流とインダクタＬｈ２側に流れる電流とを作り、また、ダンピング抵抗Ｒｈ２とインダクタＬｈ１とを具備する放電開始電圧調整部４０を作成し、所定のメモリに記憶する手順とをコンピュータに実行させるプログラムの例である。このプログラムによって、アレスタモデルＡＭ２を作る。
【０１００】
この場合、アレスタモデルＡＭ１と同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを、互いに逆方向に並列に接続し、両方向特性を持たせる手順をコンピュータに実行させるプログラムを採用するようにしてもよい。これによって、アレスタモデルＡＭ２を作る。
【０１０１】
また、アレスタモデルＡＭ２と同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを、互いに並列に接続し、漏れ電流特性を表現する抵抗Ｒｌｅａｋと、容量性負荷を表現するコンデンサＣｌｏａｄとを接続し、所定のメモリに記憶手順をコンピュータに実行させるプログラムを採用するようにしてもよい。これによって、アレスタモデルＡＭ３を作る。
【０１０２】
さらに、アレスタモデルＡＭ１と同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを互いに直列に接続し、３極構造の通信用アレスタを表現し、所定のメモリに記憶する手順をコンピュータに実行させるプログラムを採用するようにしてもよい。これによって、アレスタモデルＡＭ４を作る。
【０１０３】
そして、アレスタモデルＡＭ２と同じアレスタモデルをさらに１つ設け、これら２つのアレスタモデルを互いに直列に接続し、３極構造の通信用アレスタを表現し、所定のメモリに記憶する手順をコンピュータに実行させるプログラムを採用するようにしてもよい。これによって、図示しないアレスタモデルＡＭ４ａを作る。
【０１０４】
また、上記最低放電開始電圧調整部の電圧制御型電流源Ｇ１−ｎに、電流検出用電圧源ＶＡ−ｍが検出した電流、または電圧源ＶＫ−ｍが検出した電流を相互に作用させ、３極構造の通信用アレスタにおける極間の相互作用を表現し、所定のメモリに記憶する手順をコンピュータに実行させるプログラムを採用するようにしてもよい。これによって、アレスタモデルＡＭ５を作る。
【０１０５】
また、上記実施例は、通信機器の雷防護回路に用いる通信用アレスタをモデリングするプログラムにおいて、ノードＮ１とノードＮ２との間に印加される電圧を監視する電圧制御型電圧源Ｅｈ１と、ｄＶ／ｄｔを算出するコンデンサＣｈと、コンデンサＣｈが出力する電圧のうちで、その正の成分のみを出力するダイオードＤｈ１と、ダイオードＤｈ１の出力電圧を検出する電圧源Ｖ４と、電圧源Ｖ４が検出した電圧に基づいて、上記ノードＮ１と上記ノードＮ２との端子間に出力する電圧制御型電圧源Ｅｈ２と、逆降状特性を持つダイオードＤｈ２を用いてリミット関数とし、インダクタＬｈ２を用いてｄＶ／ｄｔ特性を表現し、抵抗Ｒｈ３を用いて電流に変換し、コンデンサＣｈ側に流れる電流とインダクタＬｈ２側に流れる電流とを作り、また、ダンピング抵抗Ｒｈ２とインダクタＬｈ１とを具備する放電開始電圧調整部を作成し、所定のメモリに記憶する手順をコンピュータに実行させるプログラムの例である。
【０１０６】
上記各実施例は通信用アレスタであるが、上記各実施例を、通信用以外のアレスタに適用するようにしてもよい。
【０１０７】
【発明の効果】
本発明によれば、通信装置の雷防護回路構成を、実験によらずに、正確な過渡特性を把握することができ、また、機器を破壊させることなく雷防護回路の動作を予め把握することができ、さらに、対策時に、現用の機器を用いて、容易に雷サージ試験を行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例であるアレスタモデルＡＭ１を示す回路図である。
【図２】上記実施例において、Ｄａｒｋ  ＳＰＩＣＥモデルのパラメータ決定例を示す図である。
【図３】Ｄａｒｋ  ＳＰＩＣＥモデルにおけるＶＩ特性を示す図である。
【図４】１０／７００波形充電電圧３ｋＶ時の応答波形を示す図である。
【図５】上記実施例において、最低放電電圧・放電維持電流調整部１０のダイオードＳＰＩＣＥモデルを示す図である。
【図６】アレスタモデルＡＭ１において、放電維持電流とダイオードＤＡの飽和電流との関係を示す図である。
【図７】放電開始電圧特性を示す図である。
【図８】上記実施例において、印加電圧波形が１０／７００、充電電圧Ｕｃ＝１ｋＶであるときに、ダイオードＤＣの逆方向降状電圧ＢＶを２８０Ｖに設定し、抵抗Ｒｔの値を９Ωに設定し、ダイオードＤＫの逆方向降状電圧を３．５Ｖに固定したときにおけるコンデンサＣｔの値と時間遅れとの関係を示す図である。
【図９】上記実施例において、ＳＰＩＣＥ表現するモデルのパラメータ決定例を示す図である。
【図１０】上記実施例において、放電開始電圧調整部４０のみのｄＶ／ｄｔ特性を示す図である。
【図１１】同一の定数を用いた場合、実験結果と、ＳＰＩＣＥ表現によるシミュレーション結果との比較結果を示す図である。
【図１２】同一の定数を用いた場合、実験結果と、ＳＰＩＣＥ表現によるシミュレーション結果との比較結果を示す図である。
【図１３】０．５／１００充電電圧１ｋＶ、１０／７００充電電圧１ｋＶ、３ｋＶの場合の比較結果を示す図である。
【図１４】０．５／１００充電電圧１ｋＶ、１０／７００充電電圧１ｋＶ、３ｋＶの場合の比較結果を示す図である。
【図１５】０．５／１００充電電圧１ｋＶ、１０／７００充電電圧１ｋＶ、３ｋＶの場合の比較結果を示す図である。
【図１６】０．５／１００充電電圧１ｋＶ、１０／７００充電電圧１ｋＶ、３ｋＶの場合の比較結果を示す図である。
【図１７】０．５／１００充電電圧１ｋＶ、１０／７００充電電圧１ｋＶ、３ｋＶの場合の比較結果を示す図である。
【図１８】０．５／１００充電電圧１ｋＶ、１０／７００充電電圧１ｋＶ、３ｋＶの場合の比較結果を示す図である。
【図１９】本発明の第２の実施例であるアレスタモデルＡＭ２を説明する図である。
【図２０】本発明の第３の実施例であるアレスタモデルＡＭ３を説明する図である。
【図２１】本発明の第４の実施例であるアレスタモデルＡＭ４を説明する図である。
【図２２】本発明の第５の実施例であるアレスタモデルＡＭ５を説明する図である。
【図２３】６号保安器で使用されている従来の３ＰＤアレスタ（３極管のガス入り避雷管）におけるＶ−Ｉ特性の実測例を示す図である。
【図２４】従来の３ＰＤアレスタにおける時間領域での特性を示す図である。
【図２５】従来の３ＰＤアレスタに、１０／７００波形を印加した場合、充電電圧毎の放電開始付近における特性を示す図である。
【図２６】従来の３ＰＤアレスタにおいて、立ち上がり電圧時間比（ｄＶ／ｄｔ）と放電開始電圧との関係を示す図である。
【図２７】雷サージ解析に用いる従来のＥＭＴＰのアークホーンモデルＡＭ１１、ＡＭ１２を示す図である。
【図２８】従来のモデルＡＭ１３を示す図である。
【図２９】従来のモデルＡＭ１４を示す図である。
【符号の説明】
ＡＭ１〜ＡＭ５…アレスタモデル、
１０…寄生回路、
２０…アーク放電部、
３０…最低放電電圧・放電維持電流調整部、
４０…放電開始電圧調整部、
Ｎ１、Ｎ２…ノード。
【図１】
2004266963.tif 000003
【図２】
2004266963.tif 000004
【図３】
2004266963.tif 000005
【図４】
2004266963.tif 000006
【図５】
2004266963.tif 000007
【図６】
2004266963.tif 000008
【図７】
2004266963.tif 000009
【図８】
2004266963.tif 000010
【図９】
2004266963.tif 000011
【図１０】
2004266963.tif 000012
【図１１】
2004266963.tif 000013
【図１２】
2004266963.tif 000014
【図１３】
2004266963.tif 000015
【図１４】
2004266963.tif 000016
【図１５】
2004266963.tif 000017
【図１６】
2004266963.tif 000018
【図１７】
2004266963.tif 000019
【図１８】
2004266963.tif 000020
【図１９】
2004266963.tif 000021
【図２０】
2004266963.tif 000022
【図２１】
2004266963.tif 000023
【図２２】
2004266963.tif 000024
【図２３】
2004266963.tif 000025
【図２４】
2004266963.tif 000026
【図２５】
2004266963.tif 000027
【図２６】
2004266963.tif 000028
【図２７】
2004266963.tif 000029
【図２８】
2004266963.tif 000030
【図２９】
2004266963.tif 000031