(57)【要約】【課題】非接触動作時における電源端子間の短絡による誤動作などを防止し、かつセキュリティを大幅に向上する。【解決手段】非接触／接触動作を兼用するデュアルウェイタイプのＩＣカードにおいて、電源電圧端子ＶＣＣと接触電源回路１５との間には分離用のトランジスタが設けられている。非接触／接触判定・切り換え部６は、ＩＣカードが非接触動作であることを検出すると、該トランジスタをＯＦＦし、電源電圧端子ＶＣＣと接触電源回路１５と分離する。これにより、非接触動作時に電源電圧端子ＶＣＣとグランド端子ＧＮＤとが短絡した際のＩＣカードの誤動作などを確実に防止する。このとき、電源電圧端子ＶＣＣが基準電位ＶＳＳレベルとなるので、該電源電圧端子ＶＣＣの電圧モニタを防止でき、該ＩＣカードのセキュリティを大幅に向上する。【選択図】　　　図３
2004078898.tif 000002
【特許請求の範囲】
【請求項１】
接触タイプと非接触タイプとを兼用したデュアルウェイタイプのＩＣカードであって、
非接触動作を検出し、制御信号を出力する動作モード検出部と、
前記動作モード検出部の制御信号に基づいて、接触電源端子と内部電源とを切り離す分離スイッチ手段とを備えたことを特徴とするＩＣカード。
【請求項２】
請求項１記載のＩＣカードにおいて、前記接触電源端子が、電源電圧が供給される電源電圧端子、または基準電位が接続される基準電位端子の少なくともいずれかであることを特徴とするＩＣカード。
【請求項３】
請求項１または２記載のＩＣカードにおいて、前記分離スイッチ手段が、２つのＰチャネルＭＯＳトランジスタを直列接続した構成からなることを特徴とするＩＣカード。
【請求項４】
請求項１〜３のいずれか１項に記載のＩＣカードにおいて、前記分離スイッチ手段を、前記接触電源端子の近傍に設けたことを特徴とするＩＣカード。
【請求項５】
請求項１〜４のいずれか１項に記載のＩＣカードにおいて、前記ＰチャネルＭＯＳトランジスタのトランジスタサイズは、論理用のＭＯＳトランジスタよりも大きいことを特徴とするＩＣカード。
【請求項６】
請求項１〜５のいずれか１項に記載のＩＣカードにおいて、前記動作モード検出部は、受信した電波を整流して直流電圧を生成し、その直流電圧を検出して非接触動作を判定することを特徴とするＩＣカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣカードに関し、特に、デュアルウェイタイプのＩＣカードにおける信頼性の向上に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年、クレジットカードや電話カードなどの機能を有するＩＣカードが普及しつつある。このＩＣカードは、磁気カードと同じような形状のカードにＣＰＵとメモリとが搭載されており、該ＣＰＵによってメモリのリード／ライトが管理され、暗号処理などをカードそれ自体に持たせ、高セキュリティ機能、および大記憶容量を有している。
【０００３】
また、ＩＣカードには、外部装置との情報伝達方式の１つとして、たとえば、該外部装置との間に機械的結合手段を有する接触タイプ、電波などの情報伝送媒体によって情報を伝達する非接触タイプ、ならびに接触／非接触兼用タイプ、いわゆるデュアルウェイタイプがある。
【０００４】
デュアルウェイタイプのＩＣカードでは、接触タイプの電源入力端子から供給された電力と、非接触タイプの電波から供給される電力とが共通の電源ラインとなり、内部の電源レギュレータに供給される。
【０００５】
この場合、電源ラインが共通のために、ＩＣカードの非接触動作時において、接触動作時に用いられる電源端子にも電源電圧が印加され、金属の接触などの何らかの理由によって電源電圧（ＶＤＤ）端子と接地（ＧＮＤ）端子とが短絡した際に誤動作などを招いてしまう恐れがある。
【０００６】
このような電源電圧端子と接地端子との短絡によるＩＣカードの誤動作を防止する技術としては、たとえば、特開２０００−１４８９６１号公報に示されるように、電源ラインの電源電圧ＶＤＤ側などにダイオードを挿入し、電源電圧端子から接地端子に電流が逆流することを防止することが知られている。
【０００７】
【発明が解決しようとする課題】
ところが、上記のようなＩＣカードにおける逆電流防止技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
すなわち、ＩＣカードの電源ラインに逆電流防止用のダイオードを挿入した場合、接触動作時に電源端子に供給される電源電圧が該ダイオードの順方向電圧（ＶＦ）によりドロップしてしまい、電源動作範囲が狭くなってしまい、ＩＣカードの信頼性などを損ねてしまう恐れがある。
【０００９】
また、デュアルウェイタイプのＩＣカードでは、非接触動作時にアンテナから供給されている電力の変化を電源端子からモニタされるという問題がある。電力の変化のモニタは、電源ラインにダイオードが挿入されていても完全に防止できず、この電力の変化を読み取ることにより、ＩＣカードの半導体集積回路装置の内部動作などが解析され、セキュリティホールなってしまう恐れがある。
【００１０】
本発明の目的は、非接触動作時における電源端子間の短絡による誤動作などを防止するとともに、電力変化のモニタを防止してセキュリティを大幅に向上することのできるＩＣカードを提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
１．接触タイプと非接触タイプとを兼用したデュアルウェイタイプのＩＣカードであって、非接触動作を検出して制御信号を出力する動作モード検出部と、該動作モード検出部の制御信号に基づいて、接触電源端子と内部電源とを切り離す分離スイッチ手段とを備えたものである。
【００１３】
また、本願のその他の発明の概要を簡単に示す。
２．前記第１項において、接触電源端子が、電源電圧端子、または基準電位端子の少なくともいずれかよりなるものである。
３．前記第１項または前記第２項において、分離スイッチ手段が、２つのＰチャネルＭＯＳトランジスタを直列接続した構成からなるものである。
４．前記第１項〜第３項のいずれかにおいて、分離スイッチ手段を、接触電源端子の近傍に設けたものである。
５．前記第１項〜前記第４項のいずれかにおいて、ＰチャネルＭＯＳトランジスタのトランジスタサイズは、論理用のＭＯＳトランジスタよりも大きいものである。
６．前記第１項〜第５項のいずれかにおいて、動作モード検出部は、受信した電波を整流して直流電圧を生成し、その直流電圧を検出して非接触動作を判定するものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１５】
図１は、本発明の一実施の形態によるＩＣカードの説明図、図２は、図１のＩＣカードに内蔵された半導体集積回路装置のブロック図、図３は、図２の半導体集積回路装置に設けられた非接触ＲＦ部のブロック図、図４は、図３の非接触ＲＦ部に設けられた非接触／接触判定・切り換え部の構成説明図、図５は、図４の非接触ＲＦ部における各部の信号タイミングチャート、図６は、図１のＩＣカードに内蔵された半導体集積回路装置におけるチップレイアウトの説明図、図７は、図４の非接触ＲＦ部に設けられたトランジスタの断面図、図８は、図７のトランジスタの等価回路図、図９は、図７のトランジスタ論理用のＰチャネルＭＯＳトランジスタとのデバイスサイズを比較した説明図である。
【００１６】
本実施の形態において、ＩＣカード１は、接触型と非接触型とを兼用した、いわゆるデュアルインタフェースＩＣカードからなる。ＩＣカード１は、図１に示すように、磁気カードと同じような形状のプラスティックカード２に半導体集積回路装置３が埋め込まれている。
【００１７】
また、プラスティックカード２の外周部近傍には、アンテナとなるコイル４が埋め込まれている。このコイル４の両端は、半導体集積回路装置２の接続端子ＬＡ，ＬＢ（図２）に接続されている。
【００１８】
コイル４は、ＩＣカード１の非接触動作時に、カード端末機からの電波を受け、電力供給や情報通信などを行う。
【００１９】
プラスティックカード２の表面には、半導体集積回路装置３の複数の外部端子３ａが露出して設けられている。これら外部端子３ａは、ＩＣカード１が接触動作時にカード端末機の外部端子と機械的に接触することにより、電力供給や情報通信などが行われる。
【００２０】
さらに、半導体集積回路装置３は、図２に示すように、クロック生成回路５、非接触／接触判定・切り換え部（動作モード検出部）６、非接触ＲＦ部７、非接触ＲＡＭ８、ＣＰＵ９、ＲＯＭ１０、ＲＡＭ１１、ＥＥＰＲＯＭ１２、ならびにＩ／Ｏポート１３などから構成されている。
【００２１】
半導体集積回路装置３は、外部端子３ａとして、クロック端子ＣＬＫ、電源電圧端子（接触電源端子）ＶＣＣ、リセット端子ＲＥＳ、グランド端子（接触電源端子、基準電位端子）ＧＮＤ、および入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２が設けられている。
【００２２】
クロック端子ＣＬＫは、外部クロック信号が供給される。電源電圧端子ＶＣＣは、電源電圧が供給され、リセット端子ＲＥＳは、リセット信号が入力される。グランド端子ＧＮＤには基準電位ＶＳＳが接続され、入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２には、データが入出力される。
【００２３】
クロック生成回路５は、クロック端子ＣＬＫから供給されたクロック信号から内部クロック信号を生成する。非接触／接触判定・切り換え部６は、ＩＣカード１の動作時において、コイル４に電圧があるか否かを検出することによって接触動作か非接触動作かを判定し、内部クロック信号の切り換えなどを制御するとともに、ＩＣカード１が非接触動作時には電源電圧端子ＶＣＣを電気的に切断する。
【００２４】
非接触ＲＦ部７は、ＩＣカード１が非接触動作する際に用いられる高周波インタフェース機能であり、接続端子ＬＡ，ＬＢを介してコイル４の両端部が接続されている。
【００２５】
また、非接触ＲＡＭ８、ＣＰＵ９、ＲＯＭ１０、ＲＡＭ１１、およびＥＥＰＲＯＭ１２は、内部バスＢにより相互に接続されている。非接触ＲＡＭ８は揮発性メモリであり、ＩＣカード１の非接触動作時において、該ＩＣカード１から入出力されるデータを一時的に格納する。
【００２６】
ＣＰＵ９は、ＲＯＭ１０に格納されたプログラムに基づいてＩＣカードにおけるすべての制御を司る。ＲＯＭ１０は読み出し専用メモリであり、ＩＣカード１の制御プログラムなどが格納されている。
【００２７】
ＲＡＭ１１は揮発性メモリからなり、ＩＣカード１の接触動作時に該ＩＣカード１から入出力されるデータを一時的に格納する。ＥＥＰＲＯＭ１２は電気的に消去／書き換えが可能なメモリであり、非接触ＲＡＭ８、あるいはＲＡＭ１１に一時的に格納されたデータなどを格納する。Ｉ／Ｏポート１３は、カード端末機からのデータが入出力されるポートである。
【００２８】
また、非接触ＲＦ部７の構成について、図３のブロック図を用いて説明する。
【００２９】
非接触ＲＦ部７は、非接触電源回路１４、接触電源回路１５、出力電圧判定回路１６、基準電圧電源１７、ＡＳＫ復調回路１８、ＡＳＫ変調回路１９、およびクロック再生回路２０からなる。
【００３０】
非接触電源回路１４は、整流回路、レギュレータなどから構成された電源回路であり、ＩＣカード１の動作電圧となる内部電源電圧を生成する。コイル４は、カード端末機から出力された電波から電力を取り出し、その電力を非接触電源回路１４に供給する。
【００３１】
接触電源回路１５はレギュレータなどからなり、ＩＣカード１が接触動作時に電源電圧端子ＶＣＣから供給される電源電圧から内部電源電圧を生成する。出力電圧判定回路１６は、内部電源電圧の電圧レベルを検出し、ある電圧レベルになるとリセット信号を出力し、半導体集積回路装置３をリセットする。
【００３２】
基準電圧電源１７は、たとえば、バンドギャップ回路からなり、内部電源電圧から基準電圧を生成し、非接触電源回路１４、接触電源回路１５、出力電圧判定回路１６、およびＡＳＫ復調回路１８などに供給する。
【００３３】
ＡＳＫ復調回路１８は、コイル４が受信した搬送波の振幅を入力ディジタル信号に対応させて変化させたＡＳＫ（Ａｍｐｌｉｔｕｄｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ：振幅シフトキーイング）信号のデータを復調して非接触ＲＡＭ８に出力する。
【００３４】
ＡＳＫ変調回路１９は、非接触ＲＡＭ８から出力されたデータをＡＳＫ変調し、コイル４から送信する。クロック再生回路２０は、コイル４が受信したクロック信号から、１３．５６ＭＨｚ程度の内部クロック信号を生成し、半導体集積回路装置３の動作クロック信号として出力する。
【００３５】
また、非接触／接触判定・切り換え部６の接続構成について、図４を用いて説明する。
【００３６】
非接触／接触判定・切り換え部６は、ダイオードＤ１，Ｄ２、抵抗Ｒ１〜Ｒ４、コンデンサＣ１、ＰチャネルＭＯＳのトランジスタ（分離スイッチ手段）Ｔ１，Ｔ２、インバータＩｖ１，Ｉｖ２、否定論理積回路ＮＤ、否定論理和回路ＮＲ１，ＮＲ２、電圧検出回路ＤＫ、遅延回路ＤＬ１〜ＤＬ３、および判定ラッチＨＲから構成されている。
【００３７】
ダイオードＤ１のアノード、および非接触電源回路１４の一方の入力部には、コイル４の一方の端部が接続された接続端子ＬＡがそれぞれ接続されている。ダイオードＤ２のアノード、および非接触電源回路１４の他方の入力部には、コイル４の他方の端部が接続された接続端子ＬＢがそれぞれ接続されている。
【００３８】
ダイオードＤ１，Ｄ２のカソードは、抵抗Ｒ２の一方の接続部、ならびにインバータＩｖ１の入力部に接続されており、これらダイオードＤ１，Ｄ２は、コイル４から取り込まれた電力を整流して出力する。
【００３９】
非接触電源回路１４の出力部には、抵抗Ｒ１の一方の接続部、トランジスタＴ２の他方の接続部、電圧検出回路ＤＫの入力部、および接触電源回路１５の入力部にそれぞれ接続されている。非接触電源回路１４は、コイル４から取り込まれた電力を整流し、安定化して出力する。
【００４０】
抵抗Ｒ１の他方の接続部には、コンデンサＣ１の一方の接続部、および遅延回路ＤＬ１の入力部に接続されており、該コンデンサＣ１の他方の接続部には、基準電位ＶＳＳが接続されている。これら抵抗Ｒ１、ならびにコンデンサＣ１により時定数回路が形成される。
【００４１】
遅延回路ＤＬ１の出力部には、否定論理積回路ＮＤの他方の入力部が接続されており、該否定論理積回路ＮＤの一方の接続部には、電圧検出回路ＤＫの電圧検出信号が入力されるように接続されている。
【００４２】
否定論理積回路ＮＤの出力部には、遅延回路ＤＬ２の入力部、およびフリップフロップからなる判定ラッチＨＲのリセット端子が接続されている。この遅延回路ＤＬ２の出力部には、遅延回路ＤＬ３の入力部、および否定論理和回路ＮＲ１の他方の入力部が接続されており、該否定論理和回路ＮＲ１の一方の入力部には、遅延回路ＤＬ３の出力部が接続されている。
【００４３】
否定論理和回路ＮＲ１の出力部には、判定ラッチＨＲのクロック端子が接続されている。そして、判定ラッチＨＲの出力部から出力される信号が、非接触／接触判定・切り換え部６の判定信号となる。判定ラッチＨＲの出力部には、否定論理和回路ＮＲ２の他方の入力部が接続されている。
【００４４】
抵抗Ｒ３の一方の接続部、およびトランジスタＴ１の一方の接続部には、電源電圧端子ＶＣＣが接続されている。トランジスタＴ１の他方の接続部には、トランジスタＴ２の一方の接続部が接続されており、これらトランジスタＴ１，Ｔ２のゲートには、抵抗Ｒ４の一方の接続部、およびインバータＩｖ２の出力部がそれぞれ接続されている。
【００４５】
これらトランジスタＴ１，Ｔ２は、電源電圧端子ＶＣＣと接触電源回路１５などの内部電源ラインとを分離するスイッチである。トランジスタＴ１，Ｔ２は、ＩＣカード１が接触動作する場合にＯＮとなり、該ＩＣカード１が非接触動作時には、トランジスタＴ１，Ｔ２がＯＦＦとなって前述したように電源電圧端子ＶＣＣと内部電源ラインとを電気的に切り離す。
【００４６】
これにより、電源電圧端子ＶＣＣは抵抗Ｒ３によって基準電位ＶＳＳレベルに固定される。
【００４７】
また、抵抗Ｒ３，Ｒ４の他方の接続部には、基準電位ＶＳＳが接続されており、インバータＩｖ２の入力部には、否定論理和回路ＮＲ２の出力部が接続されている。
【００４８】
抵抗Ｒ２の他方の接続部には、基準電位ＶＳＳが接続されており、インバータＩｖ１の出力部には、判定ラッチＨＲのデータ端子、および否定論理和回路ＮＲ２の一方の入力部がそれぞれ接続されている。
【００４９】
次に、本実施の形態における非接触／接触判定・切り換え部６の動作について、図５のタイミングチャートを用いて説明する。
【００５０】
図５においては、上方から下方にかけて、非接触電源回路１４から出力される一次電源（図４のノードａ）、ダイオードＤ１，Ｄ２に整流された判定検出用電圧（図４のノードｂ）、遅延回路ＤＬ１に入力される起動検出電圧（図４のノードｃ）、否定論理積回路ＮＤから出力されるリセット信号（図４のノードｄ）、否定論理和回路ＮＲ１から出力されるラッチパルス（図４のノードｅ）、判定ラッチＨＲから出力される判定信号（図４のノードｆ）、インバータＩｖ１から出力される出力信号（図４のノードｇ）、トランジスタＴ１，Ｔ２を駆動させる制御信号（図４のノードｈ）における信号のタイミングをそれぞれ示している。
【００５１】
また、図５においては、非接触動作時の信号タイミングを実線で示し、接触動作時の信号タイミングを点線により示している。ここでは、ＩＣカード１の非接触動作について説明する。
【００５２】
まず、コイル４がカード端末機の電波を受信すると、非接触電源回路１４から一次電源が出力され、ダイオードＤ１，Ｄ２から出力される判定検出用電圧も同様に上昇し、Ｈｉレベルとなる。
【００５３】
このとき、否定論理積回路ＮＤからリセット信号（Ｈｉレベル）が出力され、判定ラッチＨＲをリセットする。遅延回路ＤＬ１は、ある時定数で起動検出電圧（ノードｃ）がＨｉレベルとなると、そのＨｉレベルの信号をある時間だけ遅延させて出力する。否定論理積回路ＮＤは、遅延回路ＤＬ１から出力されたＨｉレベル信号を受けてＬｏレベル信号となる。
【００５４】
また、前述のように判定検出用電圧がＨｉレベルであるので、インバータＩｖ１から出力される信号（ノードｇ）がＬｏレベルとなり、インバータＩｖ２から出力される制御信号がＨｉレベルとなる。
【００５５】
そして、否定論理積回路ＮＤから出力されたリセット信号は、遅延回路ＤＬ２によってある時間遅延されて、否定論理和回路ＮＲ１に他方の入力部に入力され、該遅延回路ＤＬ２から出力された信号は遅延回路ＤＬ３によりさらに遅延されて、否定論理和回路ＮＲ１の一方の入力部に入力される。
【００５６】
否定論理和回路ＮＲ１は、遅延回路ＤＬ２と遅延回路ＤＬ３との遅延時間の間、ラッチパルスを出力し、このラッチパルスに基づいて判定ラッチＨＲはインバータＩｖ１の出力信号（ノードｇ）をラッチし、判定信号（ノードｆ）として出力する。ここで、非接触／接触判定・切り換え部６においては、ダイオードＤ１，Ｄ２によって整流した直流電圧を検出信号として用いているので、検出時間を短くすることができる。
【００５７】
このとき、インバータＩｖ１の出力はＬｏレベル、判定信号もＬｏレベルであるので、インバータＩｖ２の出力部（ノードｈ）からは、Ｈｉレベルの信号が出力されており、トランジスタＴ１，Ｔ２がＯＦＦとなって電源電圧端子ＶＣＣは基準電位ＶＳＳレベルとなる。
【００５８】
よって、電源電圧端子ＶＣＣとグランド端子ＧＮＤとが短絡しても、逆電流が流れることが防止されることになる。
【００５９】
さらに、半導体集積回路装置３のチップレイアウトについて、図６を用いて説明する。
【００６０】
図６において、半導体チップＣＨの上方には、非接触ＲＦ部７が位置しており、この非接触ＲＦ部７の上方には接続端子ＬＡ，ＬＢがそれぞれ設けられている。さらに、非接触ＲＦ部７に近接する下部には、非接触ＲＡＭ８とＲＯＭ１０の一部である非接触ＲＯＭ１０ａが設けられている。
【００６１】
図中の網掛けで示した領域には、これら非接触ＲＡＭ８と非接触ＲＯＭ１０ａを含むように、ＲＯＭ１０、ＲＡＭ１１、ＥＥＰＲＯＭ１２、ＣＰＵ９やクロック生成回路５、非接触／接触判定・切り替え部６を含む論理回路が構成されている。
【００６２】
半導体チップＣＨの周辺には、クロック端子ＣＬＫ、電源電圧端子（接触電源端子）ＶＣＣ、リセット端子ＲＥＳ、グランド端子（接触電源端子、基準電位端子）ＧＮＤ、および入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２が設けられている。
【００６３】
そして、電源電圧端子ＶＣＣの近傍には、トランジスタＴ１，Ｔ２が設けられることによってインピーダンスを下げることができ、電圧低下を抑えることができる。
【００６４】
ここで、トランジスタＴ１，Ｔ２の断面図を図７に示す。
【００６５】
図７において、たとえば、Ｐ形のシリコン単結晶基板からなる半導体基板ＨＫ上にＨＫ上Ｎ−ウェルＷｎが形成されており、このＮ−ウェルＷｎ上にトランジスタＴ１，Ｔ２が形成されている。
【００６６】
トランジスタＴ１，Ｔ２には、図８に示すように、半導体基板ＨＫに形成される寄生ダイオードＤｋ１〜Ｄｋ４が形成されるが、これらトランジスタＴ１，Ｔ２を直列接続することによって、トランジスタＴ１の寄生ダイオードＤｋ１，Ｄｋ２がそれぞれ順方向、および逆方向に接続されることになる。
【００６７】
さらに、トランジスタＴ２の寄生ダイオードＤｋ３，Ｄｋ４においても同様に、順方向、および逆方向に接続されることになる。それにより、これら寄生ダイオードＤｋ１〜Ｄｋ４を介して電源電圧端子ＶＣＣに電圧が発生してしまうことを防止することができる。
【００６８】
また、図９は、トランジスタＴ１（，Ｔ２）と一般的な論理用のＰチャネルＭＯＳトランジスタＴｐとのデバイスサイズを比較した説明図である。
【００６９】
図示するように、トランジスタＴ１（，Ｔ２）はＯＮ抵抗を下げるために、トランジスタＴｐに比べ、たとえば、面積比で約７００倍程度以上となっている。この場合、ｎ個のＰチャネルＭＯＳトランジスタｔが並列接続されて１つのトランジスタＴ１（，Ｔ２）が構成されている。
【００７０】
それにより、本実施の形態によれば、ＩＣカード１の非接触動作時には、トランジスタＴ１，Ｔ２がＯＦＦとなり、電源電圧端子ＶＣＣが基準電位ＶＳＳレベルとなるので、電源電圧端子ＶＣＣとグランド端子ＧＮＤとが短絡しても、該ＩＣカード１の誤動作などを確実に防止することができる。
【００７１】
また、ＩＣカード１の非接触動作時には、電源電圧端子ＶＣＣは基準電位ＶＳＳレベルとなるので、該電源電圧端子ＶＣＣをモニタすることによる内部動作の解析を防止することができ、該ＩＣカード１のセキュリティを大幅に向上することができる。
【００７２】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７３】
たとえば、前記実施の形態では、電源電圧端子を基準電位ＶＳＳレベルに固定するトランジスタがＰチャネルＭＯＳのトランジスタから構成された場合について記載したが、これらトランジスタは、ＮチャネルＭＯＳトランジスタであってもよい。
【００７４】
この場合、図１０に示すように、非接触／接触判定・切り換え部６には、トランジスタＴ１，Ｔ２（図４）の代わりとしてＮチャネルＭＯＳのトランジスタ（分離スイッチ手段）Ｔ３が設けられ、該トランジスタＴ３を駆動させる昇圧回路２１が新たに設けられる構成となる。
【００７５】
ＮチャネルＭＯＳのトランジスタＴ３を用いることにより、寄生ダイオードの影響をなくすことができる。
【００７６】
トランジスタＴ３の一方の接続部には、電源電圧端子ＶＣＣが接続されており、該トランジスタＴ３の他方の接続部には、非接触電源回路１４の出力部に接続されている。トランジスタＴ３のゲートには、抵抗Ｒ４を介して基準電位に接続されている。
【００７７】
また、トランジスタＴ３のゲートには、昇圧回路２１が生成した昇圧電圧が入力するように接続されており、該昇圧回路２１の制御端子には、否定論理和回路ＮＲ２の出力部が接続されている。
【００７８】
昇圧回路２１は、否定論理和回路ＮＲ２の出力部から出力された信号に基づいて昇圧動作を開始し、生成した昇圧電圧をトランジスタＴ３のゲートに出力する。
【００７９】
さらに、その他の非接触／接触判定・切り換え部６における構成、および接続は、図４と同様であるので説明は省略する。
【００８０】
よって、ＮチャネルＭＯＳのトランジスタＴ３を用いることにより、トランジスタＴ１，Ｔ２（図４）に比べてＯＮ抵抗を小さくすることが可能となる。
【００８１】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８２】
（１）分離スイッチ手段を設けたことにより、非接触動作時に接触電源端子が短絡しても、ＩＣカードの誤動作などを防止することができる。
【００８３】
（２）また、非接触動作時に接触電源端子と内部電源とを切り離すことにより、非接触動作時におけるＩＣカードのセキュリティを大幅に向上することができる。
【００８４】
（３）さらに、上記（１）、（２）により、ＩＣカードの信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるＩＣカードの説明図である。
【図２】図１のＩＣカードに内蔵された半導体集積回路装置のブロック図である。
【図３】図２の半導体集積回路装置に設けられた非接触ＲＦ部のブロック図である。
【図４】図３の非接触ＲＦ部に設けられた非接触／接触判定・切り換え部の構成説明図である。
【図５】図４の非接触ＲＦ部における各部の信号タイミングチャートである。
【図６】図１のＩＣカードに内蔵された半導体集積回路装置におけるチップレイアウトの説明図である。
【図７】図４の非接触ＲＦ部に設けられたトランジスタの断面図である。
【図８】図７のトランジスタの等価回路図である。
【図９】図７のトランジスタ論理用のＰチャネルＭＯＳトランジスタとのデバイスサイズを比較した説明図である。
【図１０】本発明の他の実施の形態によるＩＣカードに内蔵された半導体集積回路装置に設けられた非接触ＲＦ部のブロック図である。
【符号の説明】
１　ＩＣカード
２　プラスティックカード
３　半導体集積回路装置
３ａ　外部端子
４　コイル
５　クロック生成回路
６　非接触／接触判定・切り換え部（動作モード検出部）
７　非接触ＲＦ部
８　非接触ＲＡＭ
９　ＣＰＵ
１０　ＲＯＭ
１０ａ　非接触ＲＯＭ
１１　ＲＡＭ
１２　ＥＥＰＲＯＭ
１３　Ｉ／Ｏポート
１４　非接触電源回路
１５　接触電源回路
１６　出力電圧判定回路
１７　基準電圧電源
１８　ＡＳＫ復調回路
１９　ＡＳＫ変調回路
２０　クロック再生回路
ＬＡ，ＬＢ　接続端子
ＣＬＫ　クロック端子
ＶＣＣ　電源電圧端子（接触電源端子）
ＲＥＳ　リセット端子
ＧＮＤ　グランド端子（接触電源端子、基準電位端子）
Ｉ／Ｏ１，Ｉ／Ｏ２　入出力端子
Ｄ１，Ｄ２　ダイオード
Ｒ１〜Ｒ４　抵抗
Ｃ１　コンデンサ
Ｔ１，Ｔ２　トランジスタ（分離スイッチ手段）
Ｉｖ１，Ｉｖ２　インバータ
ＮＤ　否定論理積回路
ＮＲ１，ＮＲ２　否定論理和回路
ＤＫ　電圧検出回路
ＤＬ１〜ＤＬ３　遅延回路
ＨＲ　判定ラッチ
Ｄｋ１〜Ｄｋ４　寄生ダイオード
Ｂ　内部バス
【図１】
2004078898.tif 000003
【図２】
2004078898.tif 000004
【図３】
2004078898.tif 000005
【図４】
2004078898.tif 000006
【図５】
2004078898.tif 000007
【図６】
2004078898.tif 000008
【図７】
2004078898.tif 000009
【図８】
2004078898.tif 000010
【図９】
2004078898.tif 000011
【図１０】
2004078898.tif 000012