(57)【要約】【課題】本発明は、優れた接触特性を有する接触部を含む薄膜トランジスタ表示板を提供することを目的とする。【解決手段】絶縁基板上にゲート線が形成されている。ゲート線を覆うゲート絶縁膜上部には半導体層が形成されており、その上部には、ゲート線と交差するデータ線と、データ線から分離されているドレーンドレイン電極が形成されている。この時、データ線とドレーンドレインドレイン電極は、バリアー金属層を備えた下部膜と、少なくとも前記ドレーンドレインドレイン電極の一部を覆うように前記下部膜上に位置し、アルミニウム又はアルミニウム合金からなる上部膜とを含む。また、半導体層上には保護膜が形成されており、露出されたドレーンドレイン電極の下部膜の上で上部膜と接触し、ドレーンドレイン電極と連結されている画素電極が形成されている。【選択図】　　　図２
2004056153.tif 000002
【特許請求の範囲】
【請求項１】
　絶縁基板上に形成されているゲート線、
　前記ゲート線を覆うゲート絶縁膜、
　前記ゲート絶縁膜上に形成されている半導体層、
　少なくとも一部は前記半導体層上に形成されており、前記ゲート線と交差するデータ線、
　少なくとも一部は前記半導体層上に形成されており、前記データ線から分離されているドレイン電極、
　前記半導体層パターンを覆っている保護膜、
　前記ドレイン電極と連結されている画素電極を含み、
　前記データ線と前記ドレイン電極は、バリアー金属層を備えた下部膜と、少なくとも前記ドレイン電極の一部を覆うように前記下部膜上に位置し、アルミニウム又はアルミニウム合金からなる上部膜とを含み、前記画素電極は、露出された前記ドレイン電極の前記下部膜と接触する薄膜トランジスタ表示板。
【請求項２】
　前記下部膜はクロム、モリブデン又はモリブデン合金を含む、請求項１に記載の薄膜トランジスタ表示板。
【請求項３】
　前記半導体層と前記データ線及び前記ドレイン電極の間に形成されており、不純物がドーピングされている抵抗性接触部材をさらに含む、請求項１に記載の薄膜トランジスタ表示板。
【請求項４】
　前記抵抗性接触部材は、前記データ線及び前記ドレイン電極と同一な平面模様を有する、請求項３に記載の薄膜トランジスタ表示板。
【請求項５】
　前記半導体層は、少なくとも前記データ線及び前記ドレイン電極より広い面積を有する、請求項１に記載の薄膜トランジスタ表示板。
【請求項６】
　前記画素電極はＩＴＯ又はＩＺＯからなる、請求項１に記載の薄膜トランジスタ表示板。
【請求項７】
　前記保護膜は、露出された前記ドレイン電極の前記下部膜と前記画素電極とを連結する第１接触孔と、前記ゲート線の端部及び前記データ線の端部を露出する第２及び第３接触孔を有し、
　前記画素電極と同一層には、前記ゲート線の端部及び前記データ線の端部と各々連結されるゲート接触補助部材及びデータ接触補助部材が形成されている、請求項１に記載の薄膜トランジスタ表示板。
【請求項８】
　前記第１及び第３接触孔の縁で、前記保護膜は前記下部膜と接している、請求項７に記載の薄膜トランジスタ表示板。
【請求項９】
　前記画素電極と接触する前記ドレイン電極の前記下部膜は凹凸構造を有する、請求項１に記載の薄膜トランジスタ表示板。
【請求項１０】
　絶縁基板の上部にゲート線を形成する段階、
　前記ゲート線を覆うゲート絶縁膜を形成する段階、
　前記ゲート絶縁膜上部に半導体層を形成する段階、
　下部膜と上部膜とを含むデータ配線層を形成する段階、
　前記データ配線層をパターニングすることにより、前記ゲート線と交差するデータ線と、前記データ線から分離されているドレイン電極とを形成する段階、
　少なくとも前記ドレイン電極から前記上部膜の一部を除去する段階、露出された前記ドレイン電極の前記下部膜と連結される画素電極を形成する段階を含み、
　前記上部膜除去段階は、前記半導体層をパターニングするための半導体層マスクを上部膜エッチングマスクとして用いる薄膜トランジスタ表示板の製造方法。
【請求項１１】
　前記下部膜はバリアー金属層を備え、前記上部膜はアルミニウム又はアルミニウム合金で形成する、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
【請求項１２】
　前記半導体層と前記データ線及び前記ドレイン電極との間に、抵抗性接触部材として不純物をドーピングした非晶質シリコン層を形成する段階をさらに含む、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
【請求項１３】
　前記半導体層と前記データ線及び前記ドレイン電極の形成段階は、
　前記ゲート絶縁膜の上部に非晶質シリコン層、前記下部膜、前記上部膜を順次に積層する段階、
　前記上部膜と前記下部膜をパターニングして、前記データ線及び前記ドレイン電極を完成する段階、
　前記上部膜及び前記非晶質シリコン層の上部に前記半導体層マスクを形成する段階、
　前記半導体層マスクで覆われない前記上部膜をエッチングする段階、
　前記半導体層マスク、前記データ線及び前記ドレイン電極で覆われない前記非晶質シリコン層を除去して前記半導体層を完成する段階を含む、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
【請求項１４】
　前記半導体層マスクは少なくとも前記ドレイン電極の一部を露出し、前記ソース電極と前記ドレイン電極の間のチャンネル部を覆う、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
【請求項１５】
　前記非晶質シリコン層除去段階以後に、
　前記半導体層マスクを除去する段階、
　前記データ線又は前記ドレイン電極で覆われない前記ドーピングされた非晶質シリコン層を除去する段階をさらに含む、請求項１４に記載の薄膜トランジスタ表示板の製造方法。
【請求項１６】
　前記ドレイン電極及び前記データ線端部の前記下部膜上部に、島形の前記上部膜を残す段階、
　全面エッチングによって前記島形の上部膜を除去する段階をさらに含む、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
【請求項１７】
　絶縁基板上に形成されているゲート線、
　前記ゲート線を覆うゲート絶縁膜、
　前記ゲート絶縁膜上部に形成されている半導体層、
　少なくとも一部が前記半導体層上部に形成されており、前記ゲート線と交差するデータ線、
　少なくとも一部は前記前記半導体層上部に形成されており、前記データ線から分離されているドレイン電極、
　前記半導体層を覆っている保護膜、
　前記ドレイン電極と連結されている画素電極を含み、
　少なくとも前記ドレイン電極又は前記データ線端部の下部を除いた前記半導体層の一部は、前記データ線外部に露出されている薄膜トランジスタ表示板。
【請求項１８】
　前記データ線及び前記ドレイン電極は単一膜又は下部膜と前記下部膜の上部に形成されており、前記下部膜と他の模様を有する上部膜を含む多層膜からなる、請求項１７に記載の薄膜トランジスタ表示板。
【請求項１９】
　前記下部膜はバリアー金属層を備え、前記上部膜はアルミニウム又はアルミニウム合金からなる、請求項１８に記載の薄膜トランジスタ表示板。
【請求項２０】
　前記半導体層は前記データ線外部に露出されている、請求項１７に記載の薄膜トランジスタ表示板。
【請求項２１】
　前記画素電極の縁部分は、前記ゲート線又は前記データ線と重なったり、前記データ線外部に露出された半導体層と重なっている、請求項２０に記載の薄膜トランジスタ表示板。
【請求項２２】
　前記半導体層と前記データ線及び前記ドレイン電極の間に形成されており、不純物がドーピングされている抵抗性接触部材をさらに含み、前記抵抗性接触部材は前記データ線と同一な模様を有する、請求項１７に記載の薄膜トランジスタ表示板。
【請求項２３】
　前記ゲート線はテーパ構造を有する、請求項１７に記載の薄膜トランジスタ表示板。
【請求項２４】
　前記保護膜は、露出された前記ドレイン電極の前記下部膜と前記画素電極とを連結する第１接触孔と、前記ゲート線の端部及び前記データ線の端部を露出する第２及び第３接触孔を有し、
　前記画素電極と同一層には、前記ゲート線の端部及び前記データ線の端部と各々連結されるゲート接触補助部材及びデータ接触補助部材が形成されている、請求項１７に記載の薄膜トランジスタ表示板。
【請求項２５】
　前記第１及び第３接触孔の縁で、前記保護膜は前記下部膜と接している、請求項２４に記載の薄膜トランジスタ表示板。
【請求項２６】
　前記画素電極と接触する前記ドレイン電極の下部膜の表面は凹凸構造を有する、 請求項１７に記載の薄膜トランジスタ表示板。
【請求項２７】
　絶縁基板の上部にゲート線を形成する段階、
　前記ゲート線を覆うゲート絶縁膜を形成する段階、
　前記ゲート絶縁膜上部に半導体層を形成する段階、
　前記ゲート線と交差するデータ線と、前記データ線から分離されているドレイン電極を形成する段階、
　前記ドレイン電極と連結される画素電極を形成する段階を含み、
　少なくとも前記データ線及び前記ドレイン電極の一部を露出する半導体層マスクを上部膜エッチングマスクとして用いる薄膜トランジスタ表示板の製造方法。
【請求項２８】
　前記データ線及び前記ドレイン電極は下部膜と上部膜とで形成する、請求項２７に記載の薄膜トランジスタ表示板の製造方法。
【請求項２９】
　前記半導体層マスクで覆われない前記上部膜を除去する段階をさらに含む、請求項２８に記載の薄膜トランジスタ表示板の製造方法。
【請求項３０】
　前記半導体層、前記データ線及び前記ドレイン電極の形成段階は、
　前記ゲート絶縁膜の上部に非晶質シリコン層、前記下部膜、前記上部膜を順次に積層する段階、
　前記上部膜と前記下部膜をパターニングして、前記データ線及び前記ドレイン電極を完成する段階、
　前記上部膜及び前記半導体層上部に前記半導体層マスクを形成する段階、
　前記半導体層マスクで覆われない前記上部膜を除去する段階、
　前記半導体層マスク、前記データ線及び前記ドレイン電極で覆われない前記非晶質シリコン層を除去して前記半導体層を完成する段階を含む、請求項２９に記載の薄膜トランジスタ表示板の製造方法。
【請求項３１】
　前記ドレイン電極及び前記データ線端部の前記下部膜上部に、島形の前記上部膜を残す段階、
　全面エッチングによって前記島形の上部膜を除去する段階をさらに含む、請求項３０に記載の薄膜トランジスタ表示板の製造方法。
【請求項３２】
　前記半導体層マスクは少なくとも前記ドレイン電極又は前記データ線の端部を露出し、前記ソース電極と前記ドレイン電極の間のチャンネル部を覆う、請求項２７に記載の薄膜トランジスタ表示板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は薄膜トランジスタ表示板及びその製造方法に係り、より詳しくは、液晶表示装置の一つの基板として用いる薄膜トランジスタ表示板及びその製造方法に関するものである。
【背景技術】
【０００２】
　液晶表示装置は現在最も広く用いられている平板表示装置の一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
【０００３】
　液晶表示装置の中でも現在主に用いられているのは、二つの基板に電極が各々形成されており、電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であり、薄膜トランジスタは二つの基板のうちの一つに形成されるのが一般的である。
【０００４】
　このような液晶表示装置で信号遅延を防止するために、映像信号を伝達するデータ配線は高導電率を有するアルミニウム（Al）又はアルミニウム合金（Al alloy）などのような高導電率物質を用いるのが一般的である。しかし、透明な導電物質であるＩＴＯ又はＩＺＯを用いて画素電極を形成する場合、アルミニウム又はアルミニウム合金のドレイン電極とＩＴＯ又はＩＺＯの画素電極とが接触する接触部でアルミニウム又はアルミニウム合金の配線が腐食したり、接触部の接触抵抗に問題を発生する。また、ケイ素からなる半導体層と連結されるデータ配線をアルミニウム又はアルミニウム合金で形成する場合には、アルミニウムが半導体層へ拡散して半導体層を損傷する問題が発生する。したがって、データ配線にはＩＴＯ又はＩＺＯ、又は半導体層と接触特性の優れた他の金属を介在させ、接触部からアルミニウム又はアルミニウム合金を除去するのが好ましい。
【０００５】
　しかしながら、アルミニウム又はアルミニウム合金を除去するためにアルミニウム全面エッチングを実施する場合には、接触部でアンダーカット構造や段差が形成され、この後に形成される他の膜が接触部で破断したり、他の膜の厚さが部分的に薄くなって、実質的に接触抵抗を増加させる。これを防止するために、接触部でアンダーカット構造を除去するための写真エッチング工程を追加する方法があるが、製造工程が複雑であり製造費用が増加するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　本発明が目的とする技術的課題は、優れた接触特性を有する接触部を含む薄膜トランジスタ表示板を提供することにある。
【０００７】
　本発明の他の技術的課題は、優れた接触特性を有する接触部を含む薄膜トランジスタ表示板の製造工程を単純化することである。
【課題を解決するための手段】
【０００８】
　このような問題点を解決するための本発明におけるデータ線は、他の物質との接触特性が良好であり、アルミニウム又はアルミニウム合金が他の層へ拡散することを防止できる導電物質の膜を含んで形成する。そして、データ線が高導電率を有するアルミニウム又はアルミニウム合金の導電膜を含む場合、製造工程時の他の膜をパターニング（形状エッチング）する写真エッチング工程中に、接触部にあるアルミニウム又はアルミニウム合金の導電膜を除去する。
【０００９】
　この時、下部膜は、クロム、モリブデン、モリブデン合金、チタニウム又はタンタルなど、上層のアルミニウム又はアルミニウム合金が下層（半導体層など）へ拡散することを防止できるバリアー金属で単一層として形成する。または、複合層の一部としてバリアー金属層を含むのが好ましくい。以下では、単一層も複合層も含めて、バリアー金属層と記す。
【００１０】
　より詳細に記すと、本発明による薄膜トランジスタ表示板には、絶縁基板上にゲート線が形成されている。ゲート線を覆うゲート絶縁膜上部には半導体層が形成されており、その上部には、ゲート線と交差するデータ線と、データ線から分離されているドレイン電極が形成されている。この時、データ線とドレインドレイン電極は、バリアー金属層を備えた下部膜と、少なくとも前記ドレインドレイン電極の一部を覆うように前記下部膜上に位置し、アルミニウム又はアルミニウム合金からなる上部膜とを含む。また、半導体層上には保護膜が形成されており、露出されたドレイン電極の下部膜の上で上部膜と接触し、ドレイン電極と連結されている画素電極が形成されている。
【００１１】
　半導体層とデータ線及びドレイン電極の間には不純物がドーピングされており、データ線及びドレイン電極と同一な平面模様を有する抵抗性接触部材がさらに形成されている。
【００１２】
　この時、半導体層はデータ配線より広い面積を有し、画素電極はＩＴＯ又はＩＺＯからなるのが好ましい。
【００１３】
　保護膜は、露出されたドレイン電極の下部膜と画素電極とを連結する第１接触孔と、ゲート線及びデータ線の各端部を露出する第２及び第３接触孔を有し、画素電極と同一層には、ゲート線及びデータ線の各端部と各々連結されるゲート接触補助部材及びデータ接触補助部材が形成され得る。
【００１４】
　この時、第１及び第３接触孔の縁で、保護膜は下部膜と接しているのが好ましく、画素電極と接触するドレイン電極の下部膜表面は凹凸構造を有するのが好ましい。
【００１５】
　このような本発明による薄膜トランジスタ表示板の製造方法では、まず、絶縁基板の上部にゲート線を形成し、その上部にゲート絶縁膜を形成する。次に、ゲート絶縁膜上部に半導体層を形成し、半導体層上部に下部膜と下部膜上部の上部膜とを含み、データ線及びデータ線から分離されているドレイン電極を形成する。次に、ドレイン電極から上部膜を除去し、露出されたドレイン電極の下部膜と連結される画素電極を形成する。この時、半導体層をパターニングするための半導体層マスクをエッチングマスクとして用いて上部膜の一部を除去する。
【００１６】
　この時、下部膜はバリアー金属で形成し、または、バリアー金属層を含み、上部膜はアルミニウム又はアルミニウム合金で形成するのが好ましく、半導体層とデータ線及びドレイン電極の間に不純物がドーピングされた非晶質シリコン層からなる抵抗性接触部材を形成するのが好ましい。
【００１７】
　半導体層、データ線及びドレイン電極を形成するためには、ゲート絶縁膜の上部に非晶質シリコン層、下部膜、上部膜を順次に積層し、上部膜と下部膜をパターニングしてデータ線とドレイン電極を完成し、上部膜及び半導体層上部に半導体層マスクを形成し、半導体層マスクで覆われない上部膜を除去する。次に、半導体層マスク及びデータ線とドレイン電極で覆われない非晶質シリコン層を除去して半導体層を完成する。
【００１８】
　この時、半導体層マスクは少なくともドレイン電極の一部を露出し、ソース電極とドレイン電極の間のチャンネル部を覆うのが好ましい。
【００１９】
　半導体層マスクを除去した後、データ配線で覆われないドーピングされた非晶質シリコン層を除去するのが好ましい。
【００２０】
　また、ドレイン電極又はデータ線の端部の一部下部膜上部に島形の上部膜を残した後、画素電極を形成する前に、全面エッチングによって島形の上部膜を除去するのが好ましい。
【発明の効果】
【００２１】
　本発明によれば、半導体層パターン用半導体層マスクを用いて接触部からアルミニウムを除去することにより製造工程を単純化できると同時に、接触部で発生する腐蝕を防止できて接触部の信頼度を確保できるので、製造費用を最小化することができる。また、高導電率のアルミニウム又はアルミニウム合金を含む導電膜を含む配線を形成することにより、大画面高精細の製品の特性を向上させることができる。また、接触孔を通して露出された接触部の中央に、上部膜を最終工程まで残して下部膜の損傷を防止することにより、接触部の接触抵抗を最小化することができる。
【発明を実施するための最良の形態】
【００２２】
　以下、添付した図面を参考として、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な違う形態で実現されることができ、ここで説明する実施例に限定されない。
【００２３】
　図面では、層及び領域を明確に表現するために厚さを拡大して示した。明細書全体を通じて類似した部分については同じ図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上にある”とする場合、これは他の部分の直ぐ上にある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の“真上にある”とする場合には、中間に何もないことを意味する。
【００２４】
　次に、本発明の実施例による配線の薄膜トランジスタ表示板及びその製造方法について図面を参考として詳細に説明する。
【００２５】
　本発明の実施例による薄膜トランジスタ表示板及び製造方法について図面を参照して詳細に説明する。
【００２６】
　まず、図１及び図２を参考として、本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の構造について説明する。
【００２７】
　図１は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板であり、図２は、図１に示した薄膜トランジスタ表示板のII−II’線による断面図である。
【００２８】
　絶縁基板１１０の上に、主に横方向に伸びている複数のゲート線１２１が形成されている。ゲート線１２１は、高導電率を有する銀、銀合金、アルミニウム又はアルミニウム合金の金属物質からなる導電膜を含み、このような単一膜に加えて、物理的、電気的接触特性の良いクロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などの物質からなる他の膜を含む多層膜にすることもできる。各ゲート線１２１は、複数の薄膜トランジスタのゲート電極１２３を有し、これらのゲート電極を互いに繋ぎ合わせた直線状の構造を有する。また、基板１１０の上側でゲート線１２１から分離され、主に横方向に伸びている維持電極線１３１があり、これに接続された維持電極１３７が形成されている。維持電極１３７は、後述する画素電極１９０と連結された維持蓄電器用導電体１７７と対向して画素の電荷保存能力を向上させる維持蓄電器の電極である。維持電極１３７は、基準電圧又は共通電極電圧（以下、“共通電圧”とする）などの予め決められた電圧を外部から印加される。基準電圧はまた、他の表示板（図示せず）の基準電極（図示せず）にも印加される。この時、ゲート線１２１及び維持電極線１３１の側面は、絶縁基板１１０の平面に対して傾いており、傾斜角は水平面から３０〜８０゜の範囲である。
【００２９】
　本発明の他の実施例では別途に維持電極線が形成されておらず、維持電極としてゲート線１２１に突出部を設けて用いることもできる。
【００３０】
　基板１１０の上には、ゲート線１２１及び維持電極線１３１があって、窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜１４０で覆われている。
【００３１】
　ゲート線１２１のゲート絶縁膜１４０上部には、水素化非晶質シリコンなどからなる複数の半導体層１５１、１５４、１５７が形成されており、半導体層１５１、１５７の上側には、シリサイド又はｎ形不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた抵抗性接触部材１６１、１３６、１６５、１６７が各々形成されている。抵抗性接触部材１６１の一部１６３と抵抗性接触部材１６５はゲート電極１２３を中心に互いに反対側に位置し、互いに分離されている。半導体層１５１の中での薄膜トランジスタのチャンネルが形成される一部１５４は、広い側に拡張してゲート電極１２３を覆っている。
【００３２】
　抵抗性接触部材１６１、１６５の上には、データ線１７１と薄膜トランジスタのドレイン電極１７５が形成されている。データ線１７１とドレイン電極１７５は、モリブデン（Mo）又はモリブデン−タングステン（MoW）合金、クロム（Cr）、タンタル（Ta）、チタニウム（Ti）などのバリアー金属からなる下部膜と、高導電率のアルミニウム（Al）又はアルミニウム合金（Al alloy）からなる上部膜を含む。データ線１７１は主に縦方向に伸びてゲート線１２１と交差し、各データ線１７１から伸びた枝がソース電極１７３になっている。一対のソース電極１７３とドレイン電極１７５は、各々一対の抵抗性接触部材１６３、１６５の上部に少なくとも一部分が位置する。両電極は互いに分離されており、ゲート電極１２３に対して互いに反対側に位置する。データ線１７１と同じ層には、抵抗性接触部材１６７の上側に位置し、維持電極１３１と重なっている維持蓄電器用導電体１７７が形成されている。この時、維持蓄電器用導電体１７７はドレイン電極１７５から伸びてドレイン電極１７５に連結してもよい。
【００３３】
　この時、データ線１７１の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７で接触部として用いられる一部の上部膜を構成するアルミニウム又はアルミニウム合金は、接触部から除去されている。つまり、維持蓄電器用導電体１７７、ドレイン電極１７５及びデータ線１７１の端部１７９の一部ではアルミ部分が除去されている。上部膜１７１ｑ、１７３ｑ、１７５ｑが除去された接触部では他の物質との接触特性が優れており、アルミニウム又はアルミニウム合金がケイ素層１５１、１５７、１６１、１６５、１６７へ拡散することを防止するためのバリアー金属からなる下部膜１７１ｐ、１７３ｐ、１７５ｐが露出されている。そして、上部膜１７１ｑ、１７３ｑ、１７５ｑの境界線（パターンの外周線）が下部膜１７１ｐ、１７３ｐ、１７５ｐの上に位置していて、データ線１７１とドレイン電極１７５は互いに異なる模様を有する下部膜１７１ｐ、１７３ｐ、１７５ｐと上部膜１７１ｑ、１７３ｑ、１７５ｑを有する。
【００３４】
　抵抗性接触部材１６１、１６５は、その下側の半導体層１５１とその上側のデータ線１７１及びドレイン電極１７５との接触抵抗を少なくする役割を果たし、データ線１７１及びドレイン電極１７５の下部膜と同じ平面形態を有する。
【００３５】
　一方、半導体層１５１、１５４、１５７は、ゲート電極１２３、ドレイン電極１７５及びソース電極１７３が位置する薄膜トランジスタ部を除けば、データ線１７１、維持蓄電器用導電体１７７及びドレイン電極１７５並びにその下部の抵抗性接触部材１６１、１６３、１６５、１６７と大部分同じ模様（パターン）を有している。ただし、エッチングのバラツキや側面の傾斜は無視する。具体的には、維持蓄電器用半導体層１５７と維持蓄電器用導電体１７７及び維持蓄電器用抵抗性接触部材１６７は同一な平面模様であるが、薄膜トランジスタ用半導体層１５４はデータ線及び抵抗性接触部材の残りの部分と多少異なる。つまり、薄膜トランジスタ部でソース電極１７３とドレイン電極１７５とが分離されており、これら下部の抵抗性接触部材１６３、１６５も分離されているが、薄膜トランジスタ用半導体層１５４はここで切れずにチャンネルとして連結されている。
【００３６】
　データ線１７１及びドレイン電極１７５とこれらが覆わない半導体層１５１、１５４、１５７の上側は、平坦化特性の優れた感光性有機物質、又はＰＥＣＶＤで形成され、ａ−Ｓｉ：Ｃ：Ｏ膜又はａ−Ｓｉ：Ｏ：Ｆ膜などを含む低誘電率絶縁物質又は無機物質である窒化ケイ素からなる保護膜１８０が形成されている。
【００３７】
　保護膜１８０には、接触部であるドレイン電極１７５の下部膜１７５ｐ、維持蓄電器用導電体１７７及びデータ線の端部１７９を各々露出する接触孔１８５、１８７、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線の端部１２５を露出する接触孔１８２が形成されている。この時、接触部ではアンダーカット構造ではなく、保護膜１８０は接触孔１８５、１８７、１８９の縁で下部膜１７１ｐ、１７５ｐと接触して下部膜１７１ｐ、１７５ｐを覆っている。
【００３８】
　保護膜１８０の上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極１９０が形成されている。画素電極１９０はＩＺＯ又はＩＴＯなどの透明な導電物質で構成されており、接触孔１８５を通してドレイン電極１７５と物理的・電気的に連結されて画像信号の伝達を受ける。画素電極１９０はまた、隣接するゲート線１２１及びデータ線１７１と重なるまで広がって開口率を高めているが、重ならないこともある。また、画素電極１９０は接触孔１８７を通して維持蓄電器用導電体１７７とも連結され、維持蓄電器用導電体１７７へ画像信号を伝達する。一方、ゲート線の端部１２５及びデータ線の端部１７９の上には、接触孔１８２、１８９を通して各々これらと連結されるゲート接触補助部材９２及びデータ接触補助部材９７が形成されており、これらはゲート線及びデータ線の各端部１２５、１７９と外部回路装置との接続性を補完し、パッドを保護する役割を果たすものであって必須ではなく、これらを適用するか否かは選択的である。ゲート接触補助部材９２及びデータ接触補助部材９７は、例えば図２に示すように画素電極１９０と同一層に形成されていると、製造工程が容易であり好ましい。
【００３９】
　このような本発明の実施例による薄膜トランジスタ表示板において、ＩＴＯ膜又はＩＺＯ膜１９０、９２、９７は、接触部で維持蓄電器用導電体１７７、ドレイン電極１７５及びデータ線の端部１７９の下部膜１７１ｐの上部で下部膜１７１ｐにだけ接触していて接触部の接触抵抗を低く確保することができ、これによって表示装置の特性を向上させることができる。
【００４０】
　ここでは画素電極１９０の材料の例として透明なＩＺＯ又はＩＴＯを挙げたが、透明な導電性ポリマーなどで形成することもでき、反射型液晶表示装置の場合は不透明な導電物質を用いても差し支えない。
【００４１】
　以下では、このような本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について、図１及び図２と図３Ａ乃至図７Ｂを参考として詳細に説明する。
【００４２】
　まず、図３Ａ及び図３Ｂに示したように、ガラス基板１１０上部に高導電率の導電物質であるアルミニウム又はアルミニウム合金の単一膜、又はこれを含む多層膜を積層し、マスクを用いた写真エッチング工程によってパターニングして、ゲート線１２１と維持電極線１３１をテーパ構造に形成する。
【００４３】
　次に、図４Ａ及び図４Ｂに示したように、窒化ケイ素からなるゲート絶縁膜１４０、非晶質シリコン層１５０、ドーピングされた非晶質シリコン層１６０の３層膜を連続して積層する。ここで、ゲート絶縁膜１４０は、窒化ケイ素を２５０〜４００℃の基板温度範囲、２，０００〜５，０００Å程度の厚さで積層して形成するのが好ましい。次に、ドーピングされた非晶質シリコン層１６０の上部に、（非晶質シリコン層１５０又はドーピングされた非晶質シリコン層１６０へ他の物質が拡散するのを防止すると同時に、ＩＴＯ又はＩＺＯなどのように他の物質との接触特性に優れた）バリアー金属、例えば、モリブデン又はモリブデン合金又はクロムなどからなる下部膜を５００Å程度の厚さで積層する。更に、高導電率を有するアルミニウム又はアルミニウム合金、例えば、２ａｔ％のＮｄを含むＡｌ−Ｎｄ合金の標的を用いて、上部膜を基板温度１５０℃程度で２，５００Å程度の厚さに、スパッタリング積層する。次は、マスクを用いた写真エッチング工程で、上部膜と下部膜をパターニングして、ゲート線１２１と交差するデータ線１７１、データ線１７１から分離されてソース電極１７３に対向するドレイン電極１７５、と維持電極１３７上側に位置する維持蓄電器用導電体１７７を形成する。ここで、上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑ及び下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐを全て湿式でエッチングすることができるが、上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑは湿式エッチングで、下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐは乾式エッチングでエッチングすることもできる。この他、下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐがモリブデン又はモリブデン合金膜の場合には、下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐと上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑを一つのエッチング条件でパターニングすることもできる。
【００４４】
　次に、図５Ａ及び図５Ｂに図示のように、半導体パターン用マスクを用いた写真工程によって露光及び現像して半導体層マスク４２を形成する。この時、半導体層マスク４２は、少なくとも接触部となるデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の一部を覆わないように形成し、このような半導体層マスク４２を上部膜エッチングマスクとして用いてアルミニウムを含む上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑをエッチングする。そして、接触部でデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐを露出する。次に、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７と半導体層マスク４２をエッチングマスクとして用い、露出しているドーピングされた非晶質シリコン層１６０と非晶質シリコン層１５０をエッチングして半導体パターン１５１、１５４、１５７を完成し、その上部にドーピングされた非晶質シリコン層１６１、１６４、１６７を残す。ここで、半導体層１５１、１５４、１５７は、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７の下側と半導体層マスク４２で覆われた部分に残るので、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７より、半導体層マスクのみで覆われた部分だけ広い面積を有する。この時、接触部からアルミニウムを含む上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑをエッチングマスクによって除去しなければならないので、半導体層マスク４２は、少なくともデータ配線の一部分のデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の一部は覆わない。また、ソース電極１７３とドレイン電極１７５の間のチャンネル部では、半導体層がエッチングされるのを防止するために、少なくとも薄膜トランジスタのチャンネル部は覆わなければならない。
【００４５】
　ここで、データ配線１７１、１７３、１７５、１７７、１７９は二重膜で形成したが、単一膜で形成することもでき、半導体層マスク４２はデータ線１７１を完全に覆うように形成することもできる。
【００４６】
　次に、半導体層マスクを除去し、図６に図示のように、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７で覆われない部分のドーピングされた非晶質シリコン層１６４をエッチングし、ゲート電極１２３を中心に両側に分離させて抵抗性接触部材１６３、１６５を完成する一方、両側のドーピングされた非晶質シリコン層１６３、１６５の間の半導体層１５４を露出させる。次に、露出された半導体層１５４の表面を安定化させるために酸素プラズマを実施するのが好ましい。
【００４７】
　次に、図７Ａ及び図７Ｂに図示のように、平坦化特性が優れており感光性を有する有機物質を基板１１０の上部にコーティングしたり、ＰＥＣＶＤ方法で Ｓｉ：Ｃ：Ｏアモルファス膜又は Ｓｉ：Ｏ：Ｆアモルファス膜などの低誘電率ＣＶＤ膜を蒸着して保護膜１８０を形成し、マスクを用いた写真エッチング工程によってゲート絶縁膜１４０と共に乾式エッチングでパターニングする。そして、ゲート線の端部１２５とドレイン電極１７５の下部膜１７５ｐ、有機蓄電器用導電体１７７及びデータ線の端部１７９を各々露出する接触孔１８２、１８５、１８７、１８９を形成する。
【００４８】
　次に、最後に図１及び２に示したように、ＩＺＯ又はＩＴＯ膜をスパッタリングで積層し、マスクを用いたパターニングを実施して、接触孔１８５、１８７を通してドレイン電極１７５の下部膜１７５ｐ及び維持蓄電器用導電体１７７と連結される画素電極１９０と、接触孔１８２、１８９を通してゲート線の端部１２５及びデータ線の端部１７９と各々連結されるゲート接触補助部材９２、及びデータ接触補助部材９７を各々形成する。この時、画素電極１９０は、接触部であるドレイン電極１７５の下部膜１７１ｐ及び維持蓄電器用導電体１７７を露出する接触孔１８５、１８７でアンダーカットが発生しないので断線しない。さらに、ＩＺＯ膜又はＩＴＯ膜１９０、９７は、これらに対して低い接触抵抗を有する下部膜と十分に接していて、接触部の接触抵抗を最小化することができる。本発明の実施例でＩＺＯ膜１９０、９２、９７を形成するための原料ターゲットは、出光興産のＩＤＩＸＯ（indium x-metal oxide）を用い、標的はＩｎ2Ｏ3及びＺｎＯを含み、Ｉｎ＋ＺｎでＺｎの含有量は１５〜２０ａｔ％の範囲であるのが好ましい。また、接触抵抗を最小化するために、ＩＺＯ膜は基板温度２５０℃以下の範囲で積層するのが好ましい。
【００４９】
　このような本発明の実施例による薄膜トランジスタ表示板の構造は、ゲート線１２１及びデータ線１７１が高導電率を有するアルミニウム又はアルミニウム合金の導電膜を含んでいると同時に、接触部、特にデータ配線とＩＺＯ又はＩＴＯの画素電極１９０との接触抵抗を最小化でき、大画面高精細の液晶表示装置に適用することができる。また、製造工程時に接触部でのアンダーカットを除去するための別途の写真エッチング工程なしで、半導体パターン用半導体層マスクで接触部に残留するアルミニウム又はアルミニウム合金の導電膜を除去することにより、製造工程を単純化しながらも接触部で発生する腐蝕を防止することができるので、接触部の信頼度を確保することができる。
【００５０】
　次に、図８及び図９を参考として、本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。
【００５１】
　図８は、本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板であり、図９は、図８に示した薄膜トランジスタ表示板のＩＸ−ＩＸ’線による断面図である。
【００５２】
　図８及び図９に図示のように、大部分の構造は第１実施例の構造と同一である。この時、ゲート線１２１をなす導電膜の側面の絶縁基板１１０平面に対する傾斜は２０〜７０゜のテーパ角を有するのが好ましく、ゲート線１２１が多層膜からなる場合には、少なくとも一つの導電膜は以降に形成される他の膜の断面形状を良好に形成するためにテーパ構造を有するのが好ましい。
【００５３】
　しかしながら、第１実施例と異なるのは、独立的に保持容量を形成するための維持電極線は別途に形成されておらず、接触孔１８７を通して画素電極１９０と連結されている維持蓄電器用導電体１７７は、隣接する画素行にゲート信号を印加するゲート線１２１の突出部１２７と重なって維持蓄電器を構成する。
【００５４】
　また、ゲート絶縁膜１４０上部に形成されている半導体層１５１は、接触部を有するデータ線の端部１７９、ドレイン電極１７５又は維持蓄電器用導電体１７７の一部の下部においては、これら１７９、１７７、１７５と同一な模様（パターン）を有し、残りの部分はデータ線１７１及びドレイン電極１７５の外部に露出され、幅が広くなっている。
【００５５】
　また、高導電率のアルミニウム又はアルミニウム合金の上部膜１７３ｑ、１７５ｑは、データ線１７１及びドレイン電極１７５のほとんど全体に形成されて下部膜１７３ｐ、１７５ｐと同じ模様を有し、接触部を有するデータ線の端部１７９、ドレイン電極１７５又は維持蓄電器用導電体１７７の一部でだけアルミニウムを含む導電膜が除去されている。
【００５６】
　また、有機絶縁物質又は無機絶縁物質又は低誘電率ＣＶＤ膜からなる保護膜１８０の上側に形成された画素電極１９０の縁部分は、データ線１７１の外側に伸びている半導体層１５１と重なるまで広がって開口率を高めている。もちろん、第１実施例のようにゲート線１２１と重なることもあれば、重ならないこともあるが、第２実施例のように開口率を確保するためには、少なくとも半導体層１５１と重なる程度まで広がるのが好ましい。
【００５７】
　このような本発明の第２実施例による薄膜トランジスタ表示板でも、ＩＴＯ膜又はＩＺＯ膜１９０、９２、９７は、接触部で維持蓄電器用導電体１７７、ドレイン電極１７５の下部膜１７１ｐ及びデータ線端部１７９にだけ接触していて接触部の接触抵抗を低く確保することができ、これによって表示装置の特性を向上させることができる。
【００５８】
　それでは、このような本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について、図８及び図９と図１０Ａ乃至図１４Ｂを参考として詳細に説明する。
【００５９】
　まず、図１０Ａ及び図１０Ｂに示したように、第１実施例と同様にガラス基板１１０上部に高導電率の導電物質であるアルミニウム又はアルミニウム合金の導電膜を含むゲート線１２１を形成する。この時、ゲート配線１２１は２０〜７０゜のテーパ角を有するのが好ましい。
【００６０】
　次に、図１１Ａ及び図１１Ｂに示したように、第１実施例と同様に窒化ケイ素のゲート絶縁膜１４０、非晶質シリコン層１５０、ドーピングされた非晶質シリコン層１６０の３層膜を連続して積層する。その後、（物質が拡散するのを防止すると同時にＩＴＯ又はＩＺＯなどのように他の物質と接触特性の優れた）バリアー金属、例えば、モリブデン又はモリブデン合金又はクロムなどからなる下部膜を積層し、更に、２ａｔ％のＮｄを含むＡｌ−Ｎｄ合金の上部膜７０２を積層した後、データ配線用マスクを用いた写真エッチング工程によって上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑと下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐを含むデータ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７を形成する。
【００６１】
　次に、図１２Ａ及び図１２Ｂに図示のように、半導体パターン用マスクを用いた写真工程によって露光及び現像して半導体パターン用半導体層マスク４４を形成するが、第１実施例と異なって、接触部となるデータ線の端部１７９、ドレイン電極１７５又は維持蓄電器用導電体１７７の一部を除いたデータ線１７１の大部分を完全に覆うように現像する。次に、半導体層マスクで覆われないデータ配線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７の上部膜１７９ｑ、１７５ｑ、１７７ｑを除去して、接触部であるデータ線の端部１７９、ドレイン電極１７５又は維持蓄電器用導電体パターン１７７の一部で下部膜１７９ｐ、１７５ｐ、１７７ｐを露出する。そして、半導体層マスク４４とデータ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７をエッチングマスクを用いて、露出された非晶質シリコン層１５０とドーピングされた非晶質シリコン層１６０をエッチングして半導体層１５１、１５４、１５７を完成し、ドーピングされた非晶質シリコン層１６４を形成する。
【００６２】
　次に、図１３に図示のように半導体層マスク４４を除去し、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７で覆われないドーピングされた非晶質シリコン層パターン１６０をエッチングして、ゲート電極１２３を中心に両側に分離させて抵抗性接触部材１６３、１６５を完成する一方、両側の抵抗性接触部材１６３、１６５の間の半導体層１５４を露出させる。
【００６３】
　次に、図１４Ａ及び図１４Ｂに図示のように、有機絶縁物質又は無機絶縁物質又は低誘電率ＣＶＤ膜を用いて保護膜１８０を積層しパターニングして、ゲート線の端部１２５とドレイン電極１７５の下部膜１７５ｐ、有機蓄電器用導電体１７７及びデータ線の端部１７９を各々露出する接触孔１８２、１８５、１８７、１８９を形成する。
【００６４】
　最後に図８及び９に示したように、第１実施例と同様に透明導電物質を積層しパターニングして透明導電膜パターン１９０、９２、９７を形成する。この時、少なくとも画素電極１９０は縁部分がデータ線１７１の外部に露出された半導体層１５１と重なるようにするのが好ましい。
【００６５】
　ここで、データ線１７１及びドレイン電極１７５は、単一膜又は下部膜と下部膜の上部に形成されており、下部膜と異なる模様（パターン）を有する上部膜を含む多層膜から形成されていても良い。
【００６６】
　一方、本発明の第１及び第２実施例の接触部では、下部膜が製造工程時に乾式エッチング工程に連続的に露出される場合、下部膜が損傷されて接触部の接触抵抗を増加させる問題点が発生する。これを防止するために、製造工程時に接触部に島形の上部膜を残し、乾式エッチングを終えた後に全面エッチングを行うことによって島形の上部膜を除去する。これについて図面を参照して具体的に説明する。
【００６７】
　まず、図１５及び図１６を参考として、独立配線を通じて保持容量を形成する本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。
【００６８】
　図１５は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板であり、図１６は、図１５に示した薄膜トランジスタ表示板のＸＶＩ−ＸＶＩ’線による断面図である。
【００６９】
　図１５及び図１６に図示のように、本発明の第３実施例による薄膜トランジスタ表示板の構造はほとんど図１及び図２と同一である。
【００７０】
　基板１１０の上には、窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜１４０が、ゲート配線１２１、１２５、１２３及び維持配線を覆っている。この時、半導体層１５１、１５４、１５７もまた３０〜８０゜の範囲のテーパ角を有するテーパ構造を有している。
【００７１】
　しかしながら、図１及び図２とは異なって、接触孔１８５、１８７、１８９を通して露出されたデータ線の端部１７９、維持蓄電器用導電体１７７及びドレイン電極の下部膜１７５ｐの表面は段差のある凹凸構造を有し、画素電極１９０とデータ接触補助部材９７は、接触孔を通して露出されたドレイン電極１７５及び維持蓄電器用導電体１７７とデータ線の端部１７９の凹凸構造に接触して接触部を構成する。
【００７２】
　以下では、このような本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について、図１５及び図１６と図１７Ａ乃至図２４Ｂを参考として詳細に説明する。
【００７３】
　まず、図１７Ａ及び図１７Ｂに示したように、ガラス基板１１０上部にゲート線１２１と維持電極線１３１をテーパ構造で形成する。
【００７４】
　次に、図１８Ａ及び図１８Ｂに示したように、窒化ケイ素からなるゲート絶縁膜１４０、非晶質シリコン層１５０、ドーピングされた非晶質シリコン層１６０の３層膜を連続して積層した後、下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐと上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑからなるデータ線１７１、ドレイン電極１７５及び維持維持蓄電器用導電体１７７を形成する。
【００７５】
　次に、図１９Ａ及び図１９Ｂに示したように、半導体パターン用マスクを用いた写真工程によって露光及び現像して半導体パターン用半導体層マスク４６を形成する。この時、図５Ａ及び図５Ｂと異なって、半導体層マスク４６は少なくともデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の上部にも一部残して、以降に形成される接触孔１８５、１８７、１８９を通して露出される接触部に上部膜１７９ｑ、１７５ｒ、１７７ｑを残すようにする。これは以降の製造工程で乾式エッチング工程を行う時に接触部で下部膜１７９ｐ、１７５ｐ、１７７ｐが全面露出される場合には下部膜１７９ｐ、１７５ｐ、１７７ｐの表面が損傷される恐れがあるので、それを防止するためである。この時、データ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体パターン１７７の接触部に残した上部膜１７９ｑ、１７５ｒ、１７７ｑは、以降に形成される保護膜１８０の接触孔１８５、１８７、１８９より小さく、島形を有するのが好ましい。
【００７６】
　次に、半導体層マスク４６を除去し、図２０に示したように、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７で覆われないドーピングされた非晶質シリコン層１６４をエッチングして抵抗性接触部材１６４、１６５を完成し、これらの間の半導体１５４を露出させる。ドーピングされた非晶質シリコン層１６４をエッチングする方法としては乾式エッチングを用いるが、乾式エッチング時にデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の接触部で下部膜１７９ｐ、１７５ｐ、１７７ｐが完全に露出される場合には全面的に損傷される恐れがあるので、前述したようにデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の接触部に上部膜１７９ｑ、１７５ｒ、１７７ｑを残して乾式エッチングを行う。
【００７７】
　次に、図２１Ａ及び図２１Ｂに図示のように保護膜１８０を形成し、マスクを用いた写真エッチング工程によって、ゲート絶縁膜１４０と共に乾式エッチングでパターニングして接触孔１８２、１８５、１８７、１８９を形成する。この時、接触孔１８５、１８７、１８９は保護膜１８０を乾式エッチングでパターニングして形成するが、乾式エッチング時に、接触孔１８５、１８７、１８９を通して露出されたデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の接触部で上部膜１７９ｑ、１７５ｒ、１７７ｑで覆われずに露出された下部膜１７９ｐ、１７５ｐ、１７７ｐが一部エッチングされ、上部膜１７９ｑ、１７５ｒ、１７７ｑで遮った部分はエッチングされないため、接触部での下部膜１７９ｐ、１７５ｐ、１７７ｐの表面は段差のある凹凸構造を有するようになる。
【００７８】
　次に、アルミニウム全面エッチングによって接触孔１８５、１８７、１８９を通して露出されたアルミニウム又はアルミニウム合金からなる上部膜１７９ｑ、１７５ｒ、１７７ｑを除去した後、最後に図１５及び１６に図示したように、画素電極１９０とゲート接触補助部材９２及びデータ接触補助部材９７を各々形成する。ＩＺＯ膜又はＩＴＯ膜１９０、９７は、接触孔１８５、１８７、１８９を通して露出された接触部で損傷されなかった凹凸構造の下部膜１７９ｐ、１７５ｐ、１７７ｐと接触して接触部の接触抵抗を最小化することができる。
【００７９】
　　次に、図２２及び図２３を参考として、隣接する画素行にゲート信号を伝達するゲート線を通じて保持容量を形成する、本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。
【００８０】
　図２２は、本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板であり、図２３は、図２２に示した薄膜トランジスタ表示板のＸＸＩＩＩ−ＸＸＩＩＩ’線による断面図である。
【００８１】
　図２２及び図２３から分かるように、大部分の構造は図８及び図９とほとんど同一である。
【００８２】
　しかしながら、図８及び図９とは異なって、接触孔１８５、１８７、１８９を通して露出されたデータ線の端部１７９、維持蓄電器用導電体１７７及びドレイン電極の下部膜１７５ｐの表面は段差のある凹凸構造を有し、画素電極１９０とデータ接触補助部材９７は、接触孔を通して露出されたドレイン電極１７５及び維持蓄電器用導電体１７７とデータ線の端部１７９の凹凸構造に接触している。
【００８３】
　このような本発明の第４実施例による薄膜トランジスタ表示板でも、ＩＴＯ膜又はＩＺＯ膜１９０、９２、９７は、接触部で維持蓄電器用導電体１７７、ドレイン電極１７５の下部膜１７５ｐ及びデータ線の端部１７９の上部で下部膜にだけ、特に損傷されない凹凸構造の上部面に接触しているので接触部の接触抵抗を低く確保することができ、これによって表示装置の特性を向上させることができる。
【００８４】
　以下では、このような本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について、図２２及び図２３と図２４Ａ乃至図２８Ｂを参考として詳細に説明する。
【００８５】
　まず、図２４Ａ及び図２４Ｂに示したように、第２実施例と同様に、ガラス基板１１０上部に高導電率の導電物質であるアルミニウム又はアルミニウム合金の導電膜を含むゲート線１２１を形成する。
【００８６】
　次に、図２５Ａ及び図２５Ｂに示したように、第２実施例と同様に、窒化ケイ素のゲート絶縁膜１４０、非晶質シリコン層１５０、ドーピングされた非晶質シリコン層１６０の３層膜を連続して積層した後、下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐと上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑを含むデータ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７を形成する。
【００８７】
　次に、図２６Ａ及び図２６Ｂに図示のように、半導体パターン用マスクを用いた写真工程によって露光及び現像して半導体パターン用半導体層マスクを形成するが、図１２Ａ及び図１２Ｂに図示のように、データ線１７１のほとんどを完全に覆うように現像する。この時、第３実施例と同様に、接触部の中央部にも半導体層マスク４８を残す。次に、半導体層マスク４８で覆われない上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑを除去し、接触部であるデータ線の端部１７９、ドレイン電極１７５又は維持蓄電器用導電体１７７の一部で下部膜１７９ｐ、１７５ｐ、１７７ｐを露出し、接触部の中央部で島形に、下部膜１７９ｐ、１７５ｐ、１７７ｐの上部に上部膜１７９ｑ、１７５ｒ、１７７ｑを残す。露出された非晶質シリコン層１５０とドーピングされた非晶質シリコン層１６０をエッチングして半導体層１５１、１５４、１５７を完成する。
【００８８】
　次に、図２７に示したように半導体層マスク４８を除去し、データ線１７１及びドレイン電極１７５で覆われないドーピングされた非晶質シリコン層１６４をエッチングして抵抗性接触部材１６１、１６３、１６５、１６７を完成する。
【００８９】
　次に、図２８Ａ及び図２８Ｂに示したように、保護膜１８０を積層しパターニングして接触孔１８２、１８５、１８７、１８９を形成する。
【００９０】
　次に、第３実施例と同様にアルミニウム全面エッチングを行い、接触孔１８５、１８７、１８９を通して露出された上部膜を除去し、最後に図２２及び２３に示したように、第３実施例と同様に、透明導電物質を積層しパターニングして透明導電膜パターン１９０、９２、９７を形成する。
【００９１】
　以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、請求の範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた本発明の権利範囲に属する。
【図面の簡単な説明】
【００９２】
【図１】本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板である。
【図２】図１に示した薄膜トランジスタ表示板のII−II線による断面図である。
【図３Ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序にしたがって示した薄膜トランジスタ表示板の配置図（１）。
【図３Ｂ】図３ＡのIII−III’線による断面図である。
【図４Ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序にしたがって示した薄膜トランジスタ表示板の配置図（２）。
【図４Ｂ】図４ＡのIV−IV’線による図であって、図３Ｂの次の段階を示した断面図である。
【図５Ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序にしたがって示した薄膜トランジスタ表示板の配置図（３）。
【図５Ｂ】図５ＡのVＢ−VＢ’線による図であって、図４Ｂの次の段階を示した断面図である。
【図６】図５ＡのVＢ−VＢ’線による図であって、図５Ｂの次の段階を示した断面図である。
【図７Ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序にしたがって示した薄膜トランジスタ表示板の配置図（４）。
【図７Ｂ】図７ＡのVIIＢ−VIIＢ’線による図であって、図６の次の段階を示した断面図である。
【図８】本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板である。
【図９】図８に示した薄膜トランジスタ表示板のIX−IX線による断面図である。
【図１０Ａ】本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（１）。
【図１０Ｂ】図１０ＡのXＢ−XＢ’線による断面図である。
【図１１Ａ】本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（２）。
【図１１Ｂ】図１１ＡのXIＢ−XIＢ’線による図であって、図１０Ｂの次の段階を示した断面図である。
【図１２Ａ】本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（３）。
【図１２Ｂ】図１２ＡのXIIＢ−XIIＢ’線による図であって、図１１Ｂの次の段階を示した断面図である。
【図１３】図１２ＡのXIIＢ−XIIＢ’線による図であって、図１２Ｂの次の段階を示した断面図である。
【図１４Ａ】本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（４）。
【図１４Ｂ】図１４ＡのでXIＶＢ−XIＶＢ’線による図であって、図１３の次の段階を示した断面図である。
【図１５】本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板である。
【図１６】図１５に示した薄膜トランジスタ表示板のＸVI−ＸXI’線による断面図である。
【図１７Ａ】本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（１）。
【図１７Ｂ】図１７ＡのＸVIIＢ−ＸVIIＢ’線による断面図である。
【図１８Ａ】本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（２）。
【図１８Ｂ】図４ＡのＸVIII−ＸVIIIＢ’線による図であって、図１７Ｂの次の段階を示した断面図である。
【図１９Ａ】本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（３）。
【図１９Ｂ】図１９ＡのXIXＢ−XIXＢ’線による図であって、図１８Ｂの次の段階を示した断面図である。
【図２０】図１９ＡのXIXＢ−XIXＢ’線による図であって、図１９Ｂの次の段階を示した断面図である。
【図２１Ａ】本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（４）。
【図２１Ｂ】図２１ＡのXXIＢ−XXIＢ’線による図であって、図２０の次の段階を示した断面図である。
【図２２】本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板である。
【図２３】図２２に示した薄膜トランジスタ表示板のXXIII−XXIII’線による断面図である。
【図２４Ａ】本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（１）。
【図２４Ｂ】図２４ＡのXXIＶＢ−XXIＶＢ’線による断面図である。
【図２５Ａ】本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（２）。
【図２５Ｂ】図２５ＡのXXＶＢ−XXＶＢ’線による図であって、図２４Ｂの次の段階を示した断面図である。
【図２６Ａ】本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（３）。
【図２６Ｂ】図２６ＡのXXＶIＢ−XXＶIＢ’線による図であって、図２５Ｂの次の段階を示した断面図である。
【図２７】図２６ＡのXXＶIＢ−XXＶIＢ’線による図であって、図２６Ｂの次の段階を示した断面図である。
【図２８Ａ】本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（４）。
【図２８Ｂ】図２８ＡのXXVIIIＢ−XXVIIIＢ’線による図であって、図２７の次の段階を示した断面図である。
【符号の説明】
【００９３】
１２３　ゲート電極
９２　ゲート接触補助部材
９７　データ接触補助部材
１１０　絶縁基板
１２１　ゲート線
１２３　ゲート電極
１２５　ゲート線の端部
１３１　維持電極線
１３７　維持電極
１４０　ゲート絶縁膜
１５０　非晶質シリコン層
１５１、１５４、１５７　半導体層
１６０、１６１、１６３、１６７　ドーピングされた非晶質シリコン層
１７１　データ線
１７３　ソース電極
１７５　ドレイン電極
１７７　維持蓄電器用導電体
１７９　データ線の端部
１８０　保護膜
１８２、１８５、１８７、１８９　接触孔
１９０　画素電極
４２、４４、４６、４８  半導体層マスク
１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐ　下部膜
１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑ　上部膜 
【図１】
2004056153.tif 000003
【図２】
2004056153.tif 000004
【図３Ａ】
2004056153.tif 000005
【図３Ｂ】
2004056153.tif 000006
【図４Ａ】
2004056153.tif 000007
【図４Ｂ】
2004056153.tif 000008
【図５Ａ】
2004056153.tif 000009
【図５Ｂ】
2004056153.tif 000010
【図６】
2004056153.tif 000011
【図７Ａ】
2004056153.tif 000012
【図７Ｂ】
2004056153.tif 000013
【図８】
2004056153.tif 000014
【図９】
2004056153.tif 000015
【図１０Ａ】
2004056153.tif 000016
【図１０Ｂ】
2004056153.tif 000017
【図１１Ａ】
2004056153.tif 000018
【図１１Ｂ】
2004056153.tif 000019
【図１２Ａ】
2004056153.tif 000020
【図１２Ｂ】
2004056153.tif 000021
【図１３】
2004056153.tif 000022
【図１４Ａ】
2004056153.tif 000023
【図１４Ｂ】
2004056153.tif 000024
【図１５】
2004056153.tif 000025
【図１６】
2004056153.tif 000026
【図１７Ａ】
2004056153.tif 000027
【図１７Ｂ】
2004056153.tif 000028
【図１８Ａ】
2004056153.tif 000029
【図１８Ｂ】
2004056153.tif 000030
【図１９Ａ】
2004056153.tif 000031
【図１９Ｂ】
2004056153.tif 000032
【図２０】
2004056153.tif 000033
【図２１Ａ】
2004056153.tif 000034
【図２１Ｂ】
2004056153.tif 000035
【図２２】
2004056153.tif 000036
【図２３】
2004056153.tif 000037
【図２４Ａ】
2004056153.tif 000038
【図２４Ｂ】
2004056153.tif 000039
【図２５Ａ】
2004056153.tif 000040
【図２５Ｂ】
2004056153.tif 000041
【図２６Ａ】
2004056153.tif 000042
【図２６Ｂ】
2004056153.tif 000043
【図２７】
2004056153.tif 000044
【図２８Ａ】
2004056153.tif 000045
【図２８Ｂ】
2004056153.tif 000046