(57)【要約】【課題】反転状態で開閉される一対の電子スイッチは開閉制御のタイミングがずれて電源と接地間が直結されると大きな貫通電流が流れ損傷することがであった。【解決手段】奇数個のインバータ４３を直列接続し末尾のインバータ４３ｕ出力を先頭のインバータ４３ａの入力に接続してなるリング発振器４２により得られた制御信号Φ１、Φ２により、少なくとも一組の対をなす電子スイッチ３４、３９、３６、３８を互いに反転状態で開閉制御する電子スイッチ制御回路において、リング発振器の先頭インバータ４３ａとその後方にあるインバータ４３ｂ及び先頭インバータ４３ａからみてリング状に配置された中間位置の前方に位置するインバータ４３ｃとその後方にあるインバータ４３ｄの各出力のそれぞれの論理積出力Φ１、Φ２を対をなす電子スイッチの制御信号とすることを特徴とする。【選択図】  図１
2004179815.tif 000002
【特許請求の範囲】
【請求項１】
奇数個のインバータを直列接続し末尾のインバータ出力を先頭のインバータ入力に接続してなるリング発振器により得られた制御信号により、少なくとも一組の対をなす電子スイッチを互いに反転状態で開閉制御する電子スイッチ制御回路において、
リング発振器の先頭インバータとその後方にあるインバータ及び先頭インバータからみてリング状に配置された中間位置の前方に位置するインバータとその後方にあるインバータの各出力のそれぞれの論理積出力を対をなす電子スイッチの制御信号とすることを特徴とする電子スイッチ制御回路。
【請求項２】
コンデンサの少なくとも一端に接続された対をなす電子スイッチを互いに反転状態で開閉制御することを特徴とする請求項１に記載の電子スイッチ制御回路。
【請求項３】
互いに反転状態で開閉制御される対をなす電子スイッチを、コンデンサの少なくとも一端に接続し、コンデンサの両端を電源に接続しコンデンサに充電する充電ステップと、充電されたコンデンサの一端を電源に接続し、他端側より昇圧された電圧を出力する昇圧ステップとを交互に繰り返す昇圧回路を構成することを特徴とする請求項２に記載の電子スイッチ制御回路。
【請求項４】
信号入力端子と演算増幅器の入力端子間及び演算増幅器の入出力端子間にそれぞれ、両端に互いに反転状態で開閉制御される対をなす電子スイッチを介してコンデンサを接続したフィルタ回路を構成することを特徴とする請求項２に記載の電子スイッチ制御回路。
【請求項５】
直列接続された多数のインバータの先頭インバータとリング中間に位置するインバータとの間に位置するインバータとその後方にあるインバータの各出力のそれぞれの論理積出力を取出し可能としたことを特徴とする請求項１に記載の電子スイッチ制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は対をなす電子スイッチを互いに反転状態で開閉制御するための制御信号を発生する電子スイッチ制御回路に関し、コンデンサの少なくとも一端に対をなす電子スイッチを接続した昇圧回路やスイッチト・キャパシタ・フィルタ回路に好適な電子スイッチ制御回路に関する。
【０００２】
【従来の技術】
対をなす電子スイッチを互いに反転状態で開閉制御する回路は一般的に用いられており、例えばコンデンサの一端に一対の電子スイッチを接続し、コンデンサの両端を電源に接続してコンデンサに充電する充電ステップと、充電されたコンデンサの一端を電源に接続し、他端側より昇圧された電圧を出力する昇圧ステップとを交互に繰り返して電源電圧を昇圧する昇圧回路に適用される。このような昇圧回路は例えば特許文献１に開示されている。
【０００３】
これを図４から説明する。図において、１は電源入力端子、２はダイオードで、図示例では５個のダイオード２ａ〜２ｅを順方向に直列接続し、一端側のアノードを電源入力端子１に接続し、他端側のカソードを電源出力端子３に接続している。４は昇圧用コンデンサで、図示例では４個のコンデンサ４ａ〜４ｄの各一端が各ダイオード２ａ〜２ｅの接続点に接続され、配列方向奇数番目のコンデンサ４ａ、４ｃの他端は共通接続され、偶数番目のコンデンサ４ｂ、４ｄの他端も共通接続されている。５は前記奇数番目のコンデンサ４ａ、４ｃの他端を電源入力端子１と接地に切り換え接続する第１の電子スイッチで、図示例ではＣＭＯＳインバータが用いられている。６は前記偶数番目のコンデンサ４ｂ、４ｄの他端を電源入力端子１と接地に切り換え接続する第２の電子スイッチで、第１の電子スイッチ５と同様にＣＭＯＳインバータが用いられ、その入力端子が第１の電子スイッチ５の出力端子に接続されているため、第１の電子スイッチ５の開閉状態とは反転状態で、コンデンサ４ｂ、４ｄの他端を電源または接地に接続する。７は奇数個のインバータ８ａ、８ｂ、・・・８ｕを直列接続し末尾のインバータ８ｕの出力を先頭のインバータ８ａ入力に接続してなるリング発振器で、末尾のインバータ８ｕの出力を第１電子スイッチ５の入力端子に接続し、これにより第１、第２の電子スイッチ５、６は互いに反転状態で開閉制御される。特許文献１には上記構成の他にも回路が付属しているが図示省略する。
【０００４】
この昇圧回路の動作を以下に説明する。リング発振回路７の発振出力信号によって各電子スイッチ５、６の出力はそれぞれ反転状態で開閉し、各コンデンサ４の他端を電源入力端子１又は接地ライン９に交互に接続する。奇数番目のコンデンサ４ａ、４ｃの他端が接地されたときは偶数番目のコンデンサ４ｂ、４ｄは電源入力端子に接続され（状態Ａ）、奇数番目のコンデンサ４ａ、４ｃが電源入力端子１に接続されると偶数番目のコンデンサ４ｂ、４ｄは接地される（状態Ｂ）。
【０００５】
状態Ａでは、コンデンサ４ａの一端はダイオード２ａを通して電源入力端子１に接続され、他端は第１の電子スイッチ５によって接地されるため、コンデンサ４ａは電源電圧まで充電される。またコンデンサ４ｂは他端が第２の電子スイッチ６によって電源入力端子１に接続されるため、コンデンサ４ｂの一端側には、端子間電圧である充電電圧に電源電圧を加算した電圧があらわれるため、ダイオード２ｂは逆バイアス状態となりコンデンサ４ａからは切り離される。またコンデンサ４ｃは他端が第１の電子スイッチ５によって接地されているため、ダイオード２ｃは順バイアスとなり、コンデンサ４ｂ一端の昇圧電圧がコンデンサ４ｃに供給され、充電する。コンデンサ４ｄは他端が電源に接続されるがダイオード２ｄが逆バイアスとなるためコンデンサ４ｃから切り離され、コンデンサ４ｄの端子間電圧と電源電圧とを加算した電圧がダイオード２ｅを通して電源出力端子３に出力される。
【０００６】
次に状態Ｂでは、コンデンサ４ａ、４ｃの他端が電源入力端子１に、コンデンサ４ｂ、４ｄの他端が接地される。これによりコンデンサ４ａの充電電圧と電源電圧とを加算した電圧がダイオード２ｂを通してコンデンサ４ｂに充電され、コンデンサ４ｃの充電電圧と電源電圧とを加算した電圧がダイオード２ｄを通してコンデンサ４ｄに充電される。このように電子スイッチ５、６を互いに反転状態で開閉制御することにより、コンデンサ４ａ、４ｂ、４ｃ、４ｄの各一端には電源電圧のほぼ整数倍の電圧が現れる。
【０００７】
この回路例では第１の電子スイッチ５をリング発振器７の出力信号によって開閉制御し、第１の電子スイッチ５の出力信号により第２の電子スイッチ６を開閉制御しているため、第１の電子スイッチ５は第２の電子スイッチ６を開閉制御する制御信号発生器を兼用している。
【０００８】
続いて昇圧用コンデンサを用い充電、昇圧を繰返すようにした昇圧回路の他の例、例えば特許文献２に開示された回路を図５に示す。図において、１０は昇圧用コンデンサ、１１は昇圧用コンデンサ１０の一端を選択的に電源入力端子１２に接続する第１の電子スイッチ、１３は第１の電子スイッチ１１と同じ接続状態で開閉制御される第２の電子スイッチで、昇圧コンデンサ１０の他端を選択的に接地ライン１４に接続し接地する。１５は第１、第２の電子スイッチ１１、１３とは反転状態て開閉制御される第３の電子スイッチで、一端が昇圧用コンデンサ１０と第２の電子スイッチ１３の接続部に接続されている。
【０００９】
上記昇圧用コンデンサ１０、第１、第２、第３の電子スイッチ１１、１３、１５によって図示点線で囲まれる基本回路Ｕを構成している。図示例では３つの基本回路Ｕ１、Ｕ２、Ｕ３が直列的に配置され、初段の基本回路Ｕ１の第３の電子スイッチ１５の他端は電源入力端子１２に接続され、図示省略するが後段の第３の電子スイッチ１５の他端は、前段の昇圧コンデンサ１０と第１の電子スイッチ１１の接続部にぞれぞれ接続されている。図示例では電子スイッチを開閉制御する制御回路は省略している。１６は最後段の基本回路Ｕ３の昇圧用コンデンサ１０の一端と電源出力端子１７の間に接続され、第３の電子スイッチ１５と同じ接続状態で開閉制御される第４の電子スイッチ、１８は電源出力端子１７と接地ライン１４間に接続された平滑用コンデンサを示す。
【００１０】
この昇圧回路の動作を以下に説明する。先ず、第１、第２の電子スイッチ１１、１３を閉状態、第３、第４の電子スイッチ１５、１６を開状態とすると、各基本回路Ｕ１、Ｕ２、Ｕ３内の昇圧用コンデンサ１０は電源電圧まで充電される。次に第１、第２の電子スイッチ１１、１３を開状態、第３、第４の電子スイッチ１５、１６を閉状態とすると、各基本回路Ｕ１、Ｕ２、Ｕ３の昇圧用コンデンサ１０は電源入力端子１２と電源出力端子１７の間で直列接続され、一端側第３の電子スイッチ１５によって電源入力端子１２に接続されるため、電源出力端子１７には電源電圧と各昇圧用コンデンサ１０の端子間電圧を加算した昇圧電圧が出力される。
【００１１】
一方、コンデンサの両端を電子スイッチで切り換えるようにしたスイッチト・キャパシタ・フィルタ回路が特許文献３に開示されている。
【００１２】
これを図６に示す。図において、１９、２０は互いに反転状態で開閉制御される第１、第２の電子スイッチで、信号入力端子２１と接地ライン２２の間に直列的に接続されている。２３は第１のコンデンサで、一端が第１、第２の電子スイッチ１９、２０の接続部に接続されている。２４、２５は互いに反転状態で開閉制御される第３、第４の電子スイッチで、第３の電子スイッチ２４の一端は接地ライン２２に接続され、第３、第４の電子スイッチ２４、２５の接続部に第１のコンデンサ２３の他端が接続されている。２６は演算増幅器で、一方の入力端子は接地され、他の入力端子に第４の電子スイッチ２５の他端が接続されている。２７は演算増幅器２６の入出力端子間に接続された第２のコンデンサ、２８、２９は第５、第６の電子スイッチで、演算増幅器２６の入力端子と接地ライン２２の間に直列的に接続されている。３０は第３のコンデンサで、一端が第５、第６の電子スイッチ２８、２９の接続部に接続されている。３１、３２は第７、第８の電子スイッチで、接地ライン２２と演算増幅器２６の出力端子の間に直列的に接続されている。第３のコンデンサ３０の他端は第７、第８の電子スイッチ３１、３２の接続部に接続されている。各電子スイッチ１９、２０、２４、２５、２８、２９、３１、３２の制御端子には図示Φ１、Φ２で示す制御信号が供給される。
【００１３】
このフィルタ回路は、第１、第３のコンデンサ２３、３０の接続状態を第１〜第４の電子スイッチ１９、２０、２４、２５と第５〜第８の電子スイッチ２８、２９、３１、３２を切り換えることによりフィルタ動作するもので、反転状態にある電子スイッチが同時に閉状態になると回路として動作しない。そのため、制御信号Φ１、Φ２として図７に示すように、一方の制御信号が立下ってから遅延時間Ｔ後に他の制御信号が立上がるようにして、各電子スイッチが同時に閉状態にならないようにしている。
【００１４】
【特許文献１】
特開平７−３２２６０５号公報（第３〜４頁、図１）
【特許文献２】
特開平７−１９４０９８号公報（第５、図１）
【特許文献３】
特開昭６０−７４８１５号公報（第２〜３頁、図１）
【００１５】
【発明が解決しようとする課題】
ところで半導体回路では電子スイッチとして一般的にＭＯＳトランジスタが用いられる。この場合、電源と接地間を電子スイッチで直結し閉状態とすると電子スイッチを構成するＭＯＳトランジスタに過大な貫通電流が流れて電子スイッチを破壊し昇圧回路を不良にするという問題がある。
【００１６】
図４に示す昇圧回路はリング発振器７によって開閉制御される第１の電子スイッチ５によって第２の電子スイッチ６を開閉制御しているが、２つの電子スイッチ５、６が同時に同じ開閉状態となっても各電子スイッチ内部は同時に閉状態にはならず、開閉切り換え途中でも電子スイッチは直流電流が流れないコンデンサに接続されているため電子スイッチ５、６には貫通電流は流れない。
【００１７】
これに対して図５に示す昇圧回路では第１、第４の電子スイッチ１１、１６が同時に閉状態になると電源と負荷とが直結されるため、電源出力端子の電圧が下がり、リプルが増大するという問題があり、第２、第３の電子スイッチ１３、１５が同時に閉状態になると電源入力端子１と接地ライン９が短絡され、第２、第３の電子スイッチ１３、１５に過大な貫通電流が流れ、電子スイッチを損傷するだけでなく、昇圧回路を不良にするという問題があった。
【００１８】
このような問題を回避するには、電子スイッチを開閉制御する制御信号として、一方の制御信号が立下ってから一定時間後に他の制御信号が立上がるようにして、各電子スイッチが同時に閉状態にならないようにすればよい。即ち、図５に示す昇圧回路は図７に示す動作波形の制御信号により電子スイッチを駆動すれば貫通電流の発生を防止できる。
【００１９】
特許文献３には具体的な回路は図示省略するが図７に示す動作波形の制御信号発生回路（クロック発生回路）が開示されている。しかしながら、一方の制御信号が立下ってから一定時間後に他の制御信号が立上がるようにするには、クロック発生回路の他に多数のインバータや遅延用コンデンサが必要である上、ＥＸＯＲ回路も必要で回路が複雑になり、また遅延用コンデンサを半導体チップ内に実現しようとすると広い面積が必要で、半導体チップが大型化し縮小が困難であるという問題もあった。また２つの制御信号の間の遅延時間は昇圧回路の場合、充電も昇圧もしない休止状態となるため、遅延時間がばらつくと回路の動作効率もばらつくという問題があった。さらには、図４回路ではリング発振器７によって電子スイッチの制御信号を生成しているが、発振周波数は各インバータ８の遅延時間とリング接続したインバータ８の数で決定されるため、半導体チップ内に組み込んだリング発振器の発振周波数や遅延時間の変更が困難であるという問題があった。
【００２０】
【課題を解決するための手段】
本発明は上記課題の解決を目的として提案されたもので、奇数個のインバータを直列接続し末尾のインバータ出力を先頭のインバータ入力に接続してなるリング発振器により得られた制御信号により、少なくとも一組の対をなす電子スイッチを互いに反転状態で開閉制御する電子スイッチ制御回路において、リング発振器の先頭インバータとその後方にあるインバータ及び先頭インバータからみてリング状に配置された中間位置の前方に位置するインバータとその後方にあるインバータの各出力のそれぞれの論理積出力を対をなす電子スイッチの制御信号とすることを特徴とする電子スイッチ制御回路を提供する。
【００２１】
【発明の実施の形態】
本発明による電子スイッチ制御回路は、リング発振器を用いたもので、リング発振器を構成するインバータのうち、先頭インバータとその後方にあるインバータ及び先頭インバータからみてリング状に配置された中間位置の前方に位置するインバータとその後方にあるインバータの各出力のそれぞれの論理積出力を対をなす電子スイッチの制御信号とすることを特徴とするが、この電子スイッチ制御回路によって、コンデンサの少なくとも一端に接続された対をなす電子スイッチを互いに反転状態で開閉制御することができる。
【００２２】
これにより、互いに反転状態で開閉制御される対をなす電子スイッチを、コンデンサの少なくとも一端に接続し、コンデンサの両端を電源に接続しコンデンサに充電する充電ステップと、充電されたコンデンサの一端を電源に接続し、他端側より昇圧された電圧を出力する昇圧ステップとを交互に繰り返す昇圧回路を構成することができる。
【００２３】
また、信号入力端子と演算増幅器の入力端子間及び演算増幅器の入出力端子間にそれぞれ、両端に互いに反転状態で開閉制御される対をなす電子スイッチを介してコンデンサを接続したフィルタ回路を構成することもできる。
【００２４】
論理積出力を得るためのインバータ出力はリング配置された先頭位置と中間位置だけでなく、直列接続された多数のインバータの先頭インバータとリング中間に位置するインバータとの間に位置するインバータとその後方にあるインバータの各出力のそれぞれの論理積出力を取出し可能とすることもできる。
【００２５】
【実施例】
以下に、本発明を図５に示す昇圧回路に適用した実施例を図１から説明する。図において、３３は昇圧用コンデンサ、３４は昇圧用コンデンサ３３の一端を選択的に電源入力端子３５に接続する第１の電子スイッチ、３６は第１の電子スイッチ３４と同じ接続状態で開閉制御される第２の電子スイッチで、昇圧コンデンサ３３の他端を選択的に接地ライン３７に接続し接地する。３８は第１、第２の電子スイッチ３４、３６とは反転状態で開閉制御される第３の電子スイッチで、一端が昇圧用コンデンサ３３と第２の電子スイッチ３６の接続部に接続されている。上記昇圧用コンデンサ３４、第１、第２、第３の電子スイッチ３４、３６、３８によって図示点線で囲まれる基本回路Ｕを構成する。３９は第４の電子スイッチで、一端が基本回路Ｕの第１電子スイッチ３４と昇圧用コンデンサ３３の接続部に接続され、他端が電源出力端子４０に接続されている。４１は電源出力端子４０と接地ライン３７の間に接続された平滑用コンデンサを示す。４２は奇数個、図示例では２１個のインバータ４３ａ〜４３ｕを直列接続し末尾のインバータ４３ｕの出力を先頭のインバータ４３ａの入力に接続してなるリング発振器、４４、４５は第１、第２のＡＮＤ回路で、第１のＡＮＤ回路４４は先頭のインバータ４３ａとこれに接続された後続のインバータ４３ｂの各出力をそれぞれ入力してその論理積を出力し、第２のＡＮＤ回路４５は、先頭のインバータ４３ａからみてリング配置された中間位置の両側に位置するインバータ、２１個のインバータの場合、先頭のインバータ４３ａからみて１１番目と１２番目（２１／２を挟む両側の整数値）のインバータ４３ｋ、４３ｌの各出力をそれぞれ入力してその論理積を出力する。
【００２６】
このリング発振器４２の各インバータ４３の出力波形を図２に示す。リング発振回路４２Ａはインバータ４３の入出力間の動作遅延時間を利用したものであるため、各インバータ４３の出力信号は遅延時間Ｔｄだけ遅れて伝達される。そのため隣り合うインバータの各出力を入力とする論理積の出力は、前段のインバータの出力が立上がった後、さらに遅延時間経過後、後段のインバータの出力が立上がることにより、立上り、前段のインバータの出力の立下りにより立ち下がる。
【００２７】
先頭インバータ４２ａが立上がった（図示ａ）後、後段のインバータ４２ｂの立上がり（図示ｂ）によりＡＮＤ回路４４の論理積出力Φ１は立上がり（図示ｃ）、先頭インバータ４２ａの立下り（図示ｄ）により、論理積出力Φ１は立ち下がる（図示ｅ）。先頭インバータ４３ａからみてリング状に配置された中間位置の前方に位置するインバータ４３ｋの出力波形は先頭インバータ４３ａの出力に対して半周期遅れるから、先頭のインバータ４２ａが立ち下がると中間インバータ４３ｋの出力は立ち上がる（図示ｆ）。この中間インバータ４３ｋが立上がった後、遅延時間Ｔｄ経過後、後続のインバータ４３ｌが立ち上がると（図示ｇ）、第２のＡＮＤ回路４５の論理積出力Φ２が立ち上がり（図示ｈ）、中間インバータ４３ｋの出力が立下がり（図示ｉ）によって立ち下がる（図示ｊ）。中間インバータ４３ｋが立ち下がると先頭インバータ４３ａは立上がり、波形の状態は最初の状態に戻り、先頭インバータ４３ａの立上がりから遅延時間Ｔｄだけ遅れて論理積出力Φ１は立ち上がる（図示ｋ）。このようにして論理積出力Φ１、Φ２のそれぞれの立下がり立上がり（図示ｅ−ｈ、ｊ−ｋ）の間には遅延時間Ｔｄが確保される。
【００２８】
そのため第１の電子スイッチ３４と第４の電子スイッチ３９及び第２の電子スイッチ３６と第３の電子スイッチ３８が同時に閉状態になることはなく、貫通電流による電子スイッチの損傷を防止でき、遅延時間Ｔｄはインバータ４３の伝達遅延時間で決定されるため短時間で比較的ばらつきが小さく、充電動作と昇圧動作の間の休止時間を最小にできるため、リプルが小さく昇圧変換効率が良好な昇圧回路を実現できる。またこの制御信号発生回路はリング発振器４２と２つのＡＮＤ回路で実現できるため、構造が簡単である上、各インバータ４３の占有面積は微小であるため遅延コンデンサを用いた制御回路に比してチップサイズを縮小することができる。
【００２９】
図３は本発明の他の実施例を示す。図において、４６は奇数個、例えば１０２５個のインバータで、先頭のインバータ４６ａから末尾のインバータ４６ｚまで直列接続されている。この直列接続されたインバータの中から、先頭インバータ４６ａとこれに続くインバータ４６ｂのそれぞれの出力端子を引き出し、さらに５１２番目と５１３番目のインバータ４６ｃ、４６ｄ、２５６番目と２５７番目のインバータ４６ｅ、４６ｆ、１２８番目と１２９番目のインバータ４６ｇ、４６ｈ、６４番目と６５番目のインバータ４６ｉ、４６ｊ、３２番目と３３番目のインバータ４６ｋ、４６ｌ、１６番目と１７番目のインバータ４６ｍ、４６ｎの各出力端子を引き出し、奇数番目のインバータ（図示例では５１３番目のインバータ４６ｄ）の出力端子を先頭インバータ４６ａの入力端子に接続してリング発振器４７を構成している。４８、４９は第１、第２のＡＮＤ回路で、第１のＡＮＤ回路４８の入力には先頭インバータ４６ａの出力と続くインバータ４６ｂの出力が接続され、端子を第２のＡＮＤ回路４９の入力には５１３番目からみて中間に位置する２５６番目のインバータ４６ｅの出力と続くインバータ４６ｆの出力が接続されている。各ＡＮＤ回路４８、４９の出力Φ１、Φ２は図示省略するが互いに反転状態で開閉制御される電子スイッチの制御端子に供給される。
【００３０】
このリング発振器４７は図２で説明したように、２つの出力Φ１、Φ２は一方が立下がってインバータ４６の遅延時間だけ遅れて他方が立上がるため、同時に立上がることはなく、電子スイッチに貫通電流が流れるのを防止できる。
【００３１】
また予め、直列接続されるインバータ４６の要部から端子を引き出したので、先頭のインバータ４６ａの入力端子を、末尾のインバータ４６ｚの出力端子に接続した場合には、５１２番目と５１３番目のインバータ４６ｃ、４６ｄの各出力を図３実施例のように５１３番目のインバータ４６ｄの出力端子に接続した場合には、２５６番目と２５７番目のインバータ４６ｅ、４６ｆの各出力を、２５７番目のインバータ４６ｆの出力端子に接続した場合には、１２８番目と１２９番目のインバータ４６ｇ、４６ｈの各出力を、１２９番目のインバータ４６ｈの出力端子に接続した場合には、６４番目と６５番目のインバータ４６ｉ、４６ｊの各出力を、６５番目のインバータ４６ｊの出力端子に接続した場合には、３２番目と３３番目のインバータ４６ｋ、４６ｌの各出力を、３３番目のインバータ４６ｌの出力端子に接続した場合には、１６番目と１７番目のインバータ４６ｍ、４６ｎの各出力を、選択的に第２のＡＮＤ回路に入力することによって、２つの出力Φ１、Φ２の発振周期を変更できる。
【００３２】
尚、本発明による電子スイッチの制御回路が適用される電子回路は上記実施例にのみ限定されるものではなく、例えば図４に示す昇圧回路や図６に示すフィルタ回路にも適用できることはいうまでもなく、少なくとも一組の対をなす電子スイッチを互いに反転状態で開閉制御する電子スイッチの制御回路一般に適用できる。
【００３３】
また先頭インバータに対して中間インバータは、実施例ではインバータの全個数に対する中央のインバータとしたが、開閉周期を異ならせてもよい場合には、中間の任意のインバータを後段インバータに設定することができる。
【００３４】
さらには、実施例では前後で隣接した２つのインバータの出力をＡＮＤ回路に接続したが、前段のインバータは隣接したものである必要はなく、前後のインバータの間に位置するインバータの数をＮとするとＡＮＤ回路の出力Φ１、Φ２の間の遅延時間は（Ｎ＋１）Ｔｄとなるから、後段インバータの取出し位置を調整することにより、遅延時間を調整できる。特に図３に示す実施例のように多数配列されたインバータの配列中間位置から多数の出力を取出す場合、発振周期に応じて遅延時間を調整することができる。
【００３５】
【発明の効果】
以上のように本発明によれば、互いに反転状態で開閉制御される電子スイッチを同時に閉状態にすることがなく、過大な貫通電流による電子スイッチの損傷を防止できる。
【００３６】
また電子スイッチの開閉タイミングを遅延させる遅延時間はインバータの伝達遅延時間で決定されるため短時間で比較的ばらつきが小さく、昇圧コンデンサを用いた昇圧回路では充電動作と昇圧動作の間の休止時間を最小にできるため、リプルが小さく昇圧変換効率が良好な昇圧回路を実現でき、スイッチト・キャパシタ・フィルタ回路ではフィルタ特性を安定させることができる。
【００３７】
またこの制御信号発生回路はリング発振器と２つのＡＮＤ回路で実現できるため、構造が簡単である上、各インバータの占有面積は微小であるため遅延コンデンサを用いた制御回路に比してチップサイズを縮小することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路図
【図２】本発明による電子スイッチ制御回路に用いられるリング発振器の各部出力波形と制御信号Φ１、Φ２の波形を示す波形図
【図３】本発明による電子スイッチ制御回路の他の例を示す回路図
【図４】電子スイッチを用いた昇圧回路の一例を示す回路図
【図５】電子スイッチを用いた昇圧回路の他の例を示す回路図
【図６】電子スイッチを用いたスイッチト・キャパシタ・フィルタ回路の一例を示す回路図
【図７】図６回路の電子スイッチを開閉制御する制御信号を示す波形図
【符号の説明】
４２  リング発振器
４３ａ  先頭インバータ
４３ｂ  後方にあるインバータ
４３ｃ  中間インバータ
４３ｄ  後方にあるインバータ
４３ｕ  末尾のインバータ
４４、４５  ＡＮＤ回路
Φ１、Φ１  制御信号
【図１】
2004179815.tif 000003
【図２】
2004179815.tif 000004
【図３】
2004179815.tif 000005
【図４】
2004179815.tif 000006
【図５】
2004179815.tif 000007
【図６】
2004179815.tif 000008
【図７】
2004179815.tif 000009