(57)【要約】【課題】複数の回路ブロックを有する多機能大規模集積回路のテスト方法に関し、個々の回路ブロックのテスト時の作業を簡素化する多機能大規模集積回路を提供する。【解決手段】いずれの回路ブロックをテストするかに関する情報をＲＯＭ６０に記憶し、電源投入時にこの読出し専用メモリの情報に基づき、論理回路５０でテストモード設定用制御信号を生成し、テストモード設定用制御信号に基づいて、テスト制御回路４０のセレクタ制御部４１が個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を選択するセレクタ３１、３２、３３、３４を制御し、テスト制御回路４０の遅延回路制御部４２が個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を遅延する遅延回路２１、２２、２３、３４を制御する。【選択図】      図１
2004301633.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路ブロックを有する多機能大規模集積回路であって、
いずれの回路ブロックをテストするかに関する情報が記憶された読出し専用メモリと、
個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を選択するセレクタと、
電源投入時に、前記読出し専用メモリの情報に基づいて、前記セレクタを制御する制御回路と
を具備したことを特徴とする多機能大規模集積回路。
【請求項２】
複数の回路ブロックを有する多機能大規模集積回路であって、
いずれの回路ブロックをテストするかに関する情報が記憶された読出し専用メモリと、
電源投入時に、この読出し専用メモリの情報に基づき、テストモード設定用制御信号を生成する論理回路と、
個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を選択するセレクタと、
前記論理回路が生成したテストモード設定用制御信号に基づいて前記セレクタを制御する制御回路と
を具備したことを特徴とする多機能大規模集積回路。
【請求項３】
複数の回路ブロックを有する多機能大規模集積回路であって、
いずれの回路ブロックをテストするかに関する情報が記憶された読出し専用メモリと、
電源投入時に、この読出し専用メモリの情報に基づき、テストモード設定用制御信号を生成する論理回路と、
個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を選択するセレクタと、
個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を遅延する遅延回路と、
前記論理回路が生成したテストモード設定用制御信号に基づいて、前記セレクタおよび前記遅延回路を制御する制御回路と
を具備したことを特徴とする多機能大規模集積回路。
【請求項４】
複数の回路ブロックを有する多機能大規模集積回路のテスト方法であって、
いずれの回路ブロックをテストするかに関する情報を読出し専用メモリに記憶し、
電源投入時に、この読出し専用メモリの情報に基づき、テストモード設定用制御信号を生成し、
テストモード設定用制御信号に基づいて、個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を選択するセレクタを制御する
ことを特徴とする多機能大規模集積回路のテスト方法。
【請求項５】
複数の回路ブロックを有する多機能大規模集積回路のテスト方法であって、
いずれの回路ブロックをテストするかに関する情報を読出し専用メモリに記憶し、
電源投入時に、この読出し専用メモリの情報に基づき、テストモード設定用制御信号を生成し、
テストモード設定用制御信号に基づいて、個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を選択するセレクタと個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を遅延する遅延回路とを制御する
ことを特徴とする多機能大規模集積回路のテスト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複数の回路ブロックを有する多機能大規模集積回路（以下、ＬＳＩと称する）に係わり、特に多機能ＬＳＩのテスト方法に関する。
【０００２】
【従来の技術】
複数の回路ブロックからなり、個々の回路ブロックが別機能を実行する大規模集積回路において、個々の回路ブロックをテストする方法として、テストモードにて個々の回路ブロックを切り出す方法がある。
【０００３】
この回路ブロックの切り出し方法は、大規模集積回路内の個々の回路ブロックをテストする際に、どの回路ブロックをテストモードとするかを指定するテストモード設定信号を外部から供給し、複数の回路ブロックを選択的に活性化する（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開平１１−３２６４６８号公報（第２頁−第４頁、図１）
【０００５】
【発明が解決しようとする課題】
上記特許文献１によれは、検査者がテストモード時にどの回路モジュールを検査するかを外部から信号入力しなければならず、テスト時の作業が煩雑になるという問題点があった。
【０００６】
本発明は上記問題点に鑑み、個々の回路ブロックのテスト時の作業を簡素化する多機能大規模集積回路および多機能大規模集積回路のテスト方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の多機能大規模集積回路は、いずれの回路ブロックをテストするかに関する情報が記憶された読出し専用メモリと、個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を選択するセレクタと、電源投入時に読出し専用メモリの情報に基づいてセレクタを制御する制御回路とを備えている。
【０００８】
また、本発明の多機能大規模集積回路は、いずれの回路ブロックをテストするかに関する情報が記憶された読出し専用メモリと、電源投入時にこの読出し専用メモリの情報に基づきテストモード設定用制御信号を生成する論理回路と、個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を選択するセレクタと、論理回路が生成したテストモード設定用制御信号に基づいてセレクタを制御する制御回路とを備えている。
【０００９】
また、本発明の多機能大規模集積回路は、いずれの回路ブロックをテストするかに関する情報が記憶された読出し専用メモリと、電源投入時にこの読出し専用メモリの情報に基づきテストモード設定用制御信号を生成する論理回路と、個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を選択するセレクタと、個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を遅延する遅延回路と、論理回路が生成したテストモード設定用制御信号に基づいてセレクタおよび遅延回路を制御する制御回路とを備えている。
【００１０】
また、本発明の多機能大規模集積回路のテスト方法は、いずれの回路ブロックをテストするかに関する情報を読出し専用メモリに記憶し、電源投入時にこの読出し専用メモリの情報に基づきテストモード設定用制御信号を生成し、テストモード設定用制御信号に基づいて個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を選択するセレクタを制御する。
【００１１】
また、本発明の多機能大規模集積回路のテスト方法は、いずれの回路ブロックをテストするかに関する情報を読出し専用メモリに記憶し、電源投入時にこの読出し専用メモリの情報に基づきテストモード設定用制御信号を生成し、テストモード設定用制御信号に基づいて個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を選択するセレクタと個々の回路ブロックへの入力信号および個々の回路ブロックからの出力信号を遅延する遅延回路とを制御する。
【００１２】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態を説明する。
図１は本発明の実施形態に係わる大規模集積回路（以下、ＬＳＩと称する）の構成を説明するためのブロック図である。
本実施形態のＬＳＩ１は第１の機能を実行する第１の回路ブロック１１と第２の機能を実行する第２の回路ブロック１２とを有する。また、ＬＳＩ１は外部から第１の回路ブロック１１に入力される信号を遅延する第１の遅延回路２１、外部から第２の回路ブロックに入力される信号を遅延する第２の遅延回路２２、第１の回路ブロックから出力される信号を遅延する第３の遅延回路２３、第２の回路ブロックから出力される信号を遅延する第４の遅延回路２４を有する。
【００１３】
また、ＬＳＩ１はセレクタ回路３１、３２、３３、３４を有する。第１のセレクタ回路３１は第１の回路ブロック１１の出力信号と第１の遅延回路２１の出力信号を受け、いずれか一方の出力信号を第２の回路ブロック１２に供給する。第２のセレクタ回路３２は第２の回路ブロック１２の出力信号と第２の遅延回路２２の出力信号を受け、いずれか一方の出力信号を第１の回路ブロック１１に供給する。第３のセレクタ回路３３は第１の回路ブロック１１の出力信号と第４の遅延回路２４の出力信号を受け、いずれか一方の出力信号を外部に出力する。第４のセレクタ回路３４は第２の回路ブロック１２の出力信号と第３の遅延回路２３の出力信号を受け、いずれか一方の出力信号を外部に出力する。
【００１４】
第１の遅延回路２１は通常動作モードにおいて外部から第１の回路ブロック１１を介して第２の回路ブロック１２に供給される信号が第１の回路ブロック１１で遅延する時間と同じ時間だけ外部から供給される入力信号を遅延する。第２の遅延回路２２は通常動作モードにおいて外部から第２の回路ブロック１２を介して第１の回路ブロック１１に供給される信号が第２の回路ブロック１２で遅延する時間と同じ時間だけ外部から供給される入力信号を遅延する。第３の遅延回路２３は通常動作モードにおいて第１の回路ブロック１１の出力が第２の回路ブロック１２を介して外部に出力され際に、第２の回路ブロック１２で遅延する時間と同じ時間だけ第１の回路ブロック１１の出力信号を遅延する。第４の遅延回路２４は通常動作モードにおいて第２の回路ブロック１２の出力が第１の回路ブロック１１を介して外部に出力され際に、第１の回路ブロック１１で遅延する時間と同じ時間だけ第２の回路ブロック１２の出力信号を遅延する。
【００１５】
また、ＬＳＩ１はテスト制御回路４０、論理回路５０、１回だけデータの書き込みが可能な読出し専用メモリ（以下、ＲＯＭと称する）を有する。テスト制御回路４０はセレクタ回路３１、３２、３３、３４の出力をそれぞれ制御するセレクタ制御部４１と、遅延回路２１、２２、２３、２４を制御する遅延回路制御部４２を有する。
【００１６】
ＲＯＭ６０には、ＲＯＭ６０を内蔵するＬＳＩ１を通常動作モード（非テストモード）で動作させるかテストモードで動作させるかに関する情報、テストモードの際には第１の回路ブロック１１と第２の回路ブロックのうちいずれの回路ブロックのテストを行うかに関する情報が外部から書き込まれる。論理回路５０はＬＳＩ１に電源が供給された際に、ＲＯＭ６０からテスト情報か供給される。論理回路５０はＲＯＭ６０から供給されるテスト情報に基づき、本ＬＳＩがテストモードで動作するＬＳＩか通常動作モードで動作するＬＳＩかを示す信号（Ｔ１）、テストする回路ブロックの選択信号（ＳＥＬ）、回路ブロックを選択する間だけ各回路ブロック１１、１２の動作を禁止する信号（Ｔ２）をテスト制御回路４０に供給する。
【００１７】
本実施形態のＬＳＩ１は、ＲＯＭ６０に書き込まれる情報に応じて通常動作モード、第１の回路ブロック１１のテストモード、第２の回路ブロック１２のテストモードのうち、いずれかのモードに設定可能である。
【００１８】
次に、本実施形態のＬＳＩ１の各モードにおける動作を説明する。
図２は第１の回路ブロック１１がテストモードに設定される際の動作を説明するタイミングチャートである。
ＬＳＩ１に電源が供給されてから第１の所定時間経過まで、ＲＯＭ６０はＬＳＩ１を通常動作モードに設定するよう論理回路５０にデータを供給する。論理回路５０はＲＯＭ６０からのデータに基づき、所定時間経過までＬＯＷレベルの信号Ｔ１をテスト制御回路４０に供給する。テスト制御回路４０はＬＯＷレベルの信号Ｔ１が論理回路５０から供給される間非動作状態となり、ＬＳＩ１は通常動作モードで動作可能になる。
【００１９】
第１の所定時間経過後、論理回路５０からＨＩＧＨレベルの信号Ｔ１がテスト制御回路４０に供給される。テスト制御回路４０は論理回路５０からＨＩＧＨレベルの信号Ｔ１を受けると動作可能となり、ＬＳＩ１はテストモードに切り替わる。同時に、ＲＯＭ６０は論理回路５０に第２の所定時間だけ信号Ｔ２をＬＯＷレベルからＨＩＧＨレベルに設定するよう論理回路５０にデータを供給する。論理回路５０はＲＯＭ６０からのデータに基づき、ＨＩＧＨレベルの信号Ｔ２をテスト制御回路４０に供給する。
【００２０】
テスト制御回路４０のセレクタ制御部４１はＨＩＧＨレベルの信号Ｔ２を受けると各セレクタ３１、３２、３３、３４に出力を禁止する制御信号を供給する。この制御信号により、各セレクタ３１、３２、３３、３４は出力を禁止し、ＬＳＩ１は第２の所定期間中非動作モードとなる。
【００２１】
ＲＯＭ６０は、この第２の所定期間中に第１の回路ブロック１１をテストモードに設定する旨のデータを論理回路に供給する。論理回路５０はＲＯＭ６０からのデータに基づき、テスト制御回路４０に第１の回路ブロック１１をテストモードにする旨の選択信号ＳＥＬを供給する。すなわち、選択信号ＳＥＬを１回だけＬＯＷレベルからＨＩＧＨレベルにする。
【００２２】
テスト制御回路４０は第２の所定期間中に選択信号ＳＥＬが１回ＬＯＷレベルからＨＩＧＨレベルになったことを判断し、第２の所定期間経過後に第１の回路ブロック１１をテストモードに設定する。
【００２３】
すなわち、テスト制御回路４０の遅延回路制御部４２は第２の遅延回路２２および第３の遅延回路２３を動作可能状態、第１の遅延回路２１および第４の遅延回路２４を非動作状態に設定する。また、テスト制御回路４０のセレクタ選択部４１は第１のセレクタ３１の出力を禁止状態にし、第２のセレクタ３２からは第２の遅延回路２２の出力信号を第１の回路ブロック１１に供給し、第３のセレクタ３３からは第３の遅延回路２３の出力信号を外部に出力し、第４のセレクタ３４からは第１の回路ブロック１１の出力信号を外部に出力するよう制御する。
【００２４】
このテスト制御回路４０の制御により、第１の回路ブロック１１への入力信号および第１の回路ブロック１１からの出力信号のみが有効となり、ＬＳＩ１は第１の回路ブロック１１のテストモードに設定される。
【００２５】
第１の回路ブロック１１のテスト時、第１の回路ブロック１１の出力信号は第３の遅延回路２３で第２の回路ブロック１２通過時と同一時間遅延され、第３のセレクタ３３を介してＬＳＩ１の外部に出力される。また、第２の遅延回路２２で第２の回路ブロック１２通過時と同一時間遅延された信号が第２のセレクタ３２を介して第１の回路ブロック１１に供給され、第４のセレクタ３４を介してＬＳＩ１の外部に出力される。
【００２６】
図３は第２の回路ブロック１２がテストモードに設定される際の動作を説明するタイミングチャートである。
第２の回路ブロック１２をテストモードに設定する際、ＲＯＭ６０が第２の所定期間中に第２の回路ブロック１２をテストモードに設定する旨のデータを論理回路に供給し、論理回路５０はＲＯＭ６０からのデータに基づき第２の所定期間においてテスト制御回路４０に供給する選択信号ＳＥＬを２回ＬＯＷレベルからＨＩＧＨレベルにする。テスト制御回路４０は第２の所定期間中に選択信号ＳＥＬが２回ＬＯＷレベルからＨＩＧＨレベルになったことを判断し、第２の所定期間経過後に第２の回路ブロック１２をテストモードに設定する。
【００２７】
すなわち、テスト制御回路４０の遅延回路制御部４２は第１の遅延回路２１および第４の遅延回路２４を動作可能状態、第２の遅延回路２２および第３の遅延回路２３を非動作状態に設定する。また、テスト制御回路４０のセレクタ選択部４１は第２のセレクタ３２の出力を禁止状態にし、第１のセレクタ３１からは第１の遅延回路２１の出力信号を第２の回路ブロック１２に供給し、第３のセレクタ３３からは第２の回路ブロック１２の出力信号を外部に出力し、第４のセレクタ３４からは第４の遅延回路の出力信号を外部に出力するよう制御する。
【００２８】
このテスト制御回路４０の制御により、第２の回路ブロック１２への入力信号および第２の回路ブロック１２からの出力信号のみが有効となり、ＬＳＩ１は第２の回路ブロック１２のテストモードに設定される。
【００２９】
第２の回路ブロック１２のテスト時、第２の回路ブロック１２の出力信号は第４の遅延回路２４で第１の回路ブロック１１通過時と同一時間遅延され、第４のセレクタ３４を介してＬＳＩ１の外部に出力される。また、第１の遅延回路２１で第１の回路ブロック１１通過時と同一時間遅延された信号が第１のセレクタ３１を介して第２の回路ブロック１２に供給され、第３のセレクタ３３を介してＬＳＩ１の外部に出力される。
【００３０】
以上説明したように、本実施形態においてはＬＳＩ１の製造時にＬＳＩ１の内部のＲＯＭ６０に個々の回路ブロックのいずれをテストモードに設定するかを示す情報を記憶させ、電源投入時にＲＯＭ６０に記憶された情報を基にテスト制御回路４０を動作させることにより、ＬＳＩ１の評価者がＬＳＩ１の評価時に外部からＬＳＩ１をテストモードに設定する制御信号を供給する必要が無くなり、個々の回路ブロックのテスト時の作業を簡素化することができる。
【００３１】
なお、テストを行う回路ブロックの選択信号ＳＥＬは１本の信号線ではなく、各回路ブロック専用の選択信号線を回路ブロック数設けても良い。
また、各遅延回路２１、２２、２３、２４は信号の遅延処理を行うのみならず、クロックの反転制御を行うようにしても良い。
また、本実施形態の応用として、通常動作モードにおいて動作させる回路ブロックをＲＯＭ６０に記憶することにより、目的別に多機能ＬＳＩを専用ＬＳＩに変更することが可能になる。
【００３２】
【発明の効果】
本発明によれば、ＬＳＩ内部のＲＯＭにテストモード設定用データを記憶させ、ＬＳＩの起動時にＲＯＭ内のデータに基づきＬＳＩをテストモードに設定することにより、個々の回路ブロックのテスト時の作業を簡素化することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係わるＬＳＩの構成を説明するためのブロック図。
【図２】第１の回路ブロックがテストモードに設定される際の動作を説明するタイミングチャート。
【図３】第２の回路ブロックがテストモードに設定される際の動作を説明するタイミングチャート。
【符号の説明】
１    ＬＳＩ
１１    第１の回路ブロック
１２    第２の回路ブロック
２１、２２、２３、２４    遅延回路
３１、３２、３３、３４    セレクタ
４０    テスト制御回路
４１    セレクタ制御部
４２    遅延回路制御部
５０    論理回路
６０    ＲＯＭ
【図１】
2004301633.tif 000003
【図２】
2004301633.tif 000004
【図３】
2004301633.tif 000005