(57)【要約】【課題】オーバヘッドを高速に処理すること、バックボード上の配線を簡単にすることのできる伝送装置を提供する。【解決手段】オーバヘッドとペイロードから構成される同期フレームをインタフェースする複数の送受信ユニット、オーバヘッドを処理する複数のオーバヘッドデータ終端処理ユニット、ペイロードを処理するペイロード処理ユニット及びユニット間を接続するバックボードを有する伝送装置において、送受信ユニットは、受信した同期フレームのオーバヘッドデータを種類毎に分離する分離部と、オーバヘッドデータの種類毎にオーバヘッドシリアルデータフレームに分離部から出力されるオーバヘッドデータ、データフレーム同期検出用コード及び誤り検出コードを収容して、当該種類毎に該当する信号線に出力する多重化部とを具備し、バックボードに設けられた信号線により各送受信ユニットと少なくとも一つのオーバヘッドデータ終端処理ユニット間を直接接続する。【選択図】　　　　図２
2004112264.tif 000002
【特許請求の範囲】
【請求項１】
オーバヘッドとペイロードから構成される同期フレームをインタフェースする複数の送受信ユニット、オーバヘッドを処理する複数のオーバヘッドデータ終端処理ユニット、ペイロードを処理するペイロード処理ユニット及び前記ユニット間を接続するバックボードを有する伝送装置において、
受信した同期フレームの前記オーバヘッドデータを種類毎に分離する前記送受信ユニット内に設けられた分離部と、
前記各送受信ユニットと少なくとも一つの前記オーバヘッドデータ終端処理ユニット間を直接接続する前記バックボードに設けられた信号線と、
オーバヘッドデータの種類毎に前記同期フレームと同じ周期のオーバヘッドシリアルデータフレームに前記分離部から出力されるオーバヘッドデータ、データフレーム同期検出用コード及び誤り検出コードを収容して、当該種類毎に該当する前記信号線に出力する前記送受信ユニットに設けられた多重化部と、
オーバヘッドデータを格納する前記オーバヘッドデータ終端処理ユニット内に設けられたレジスタと、
前記レジスタに格納されたオーバヘッドデータを処理して、オーバヘッドデータを前記レジスタに格納する前記オーバヘッドデータ終端処理ユニットに設けられた信号処理部と、
とを具備したことを特徴とする伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の回線を収容する伝送装置及びデータ終端装置に関する。
【０００２】
【従来の技術】
基幹伝送路ではＳＯＮＥＴ規格／ＳＤＨ規格に準じた基幹伝送装置が導入されている。ＳＯＮＥＴ規格／ＳＤＨ規格では、ＳＯＮＥＴ／ＳＤＨフレームに主信号とオーバヘッドを多重し、オーバヘッドには装置の運用／保守に関わる情報が埋め込まれている。
【０００３】
ＡＰＳバイト（Ｋ１，Ｋ２）、ＯＷバイト（Ｅ１，Ｅ２）、ＤＣＣバイト（Ｄ１〜Ｄ３）、同期状態メッセージ（Ｓ１バイト）及びＣＰＩＤ等の各種バイトをオーバヘッドに収容している。
【０００４】
ＡＰＳバイトは、伝送路の現用系と予備系を切り替え制御を行うプロテクトスイッチ機能に利用されるものである。ＯＷバイト，ＤＣＣバイトは、装置間の管理制御等の情報として利用される。Ｓ１バイトは同期状態を伝達するコード（ＳＳＭ（Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ　Ｓｔａｔｕｓ　Ｍｅｓｓａｇｅ））であり、その方位から抽出されるクロックの品質を示している。ＣＰＩＤはＤ４，Ｄ５，Ｄ６バイトであり、ネットワーク内の装置で生成されているクロックの優先順位を示している。
【０００５】
ＩＦユニットから抽出されたラインクロックとクロック制御信号（ＣＰＩＤ）の調停結果を元にクロックを選択し、それに同期した装置内クロックを生成し、各ユニットに供給するものである。また、クロック制御情報（ＣＰＩＤ）の調停結果も供給する。一般には、モード切替により、Ｓ１バイト（ＳＳＭコード）とＤ４，Ｄ５，Ｄ６バイト（ＣＰＩＤ）は排他的に利用される。
【０００６】
図２１は従来の基幹伝送装置の構成図である。図２１に示すように、伝送装置は、複数の送受信ユニット２Ｗ＃ｉ，２Ｐ＃ｉ（ｉ＝１，２，…）、オーバヘッドデータ終端ユニット４、主信号処理ユニット６、ＣＰＵユニット８、クロック選択／生成ユニット１０及び共通バス１２を有する。２Ｗ＃ｉはワークユニット、２Ｐ＃ｉはプロテクションユニットであるが、両者は実質的に同一であるので、両者をまとめて符号２＃ｉで記す。
【０００７】
送受信ユニット２＃ｉは、光ファイバ等の伝送路から同期フレームを受信し、クロック再生をしてからオーバヘッドとペイロードに分離する。オーバヘッド及びペイロードを８ビットのパラレルデータに変換する。各送受信ユニット２＃ｉとオーバヘッドデータ終端ユニット４及び主信号処理ユニット６との間が、オーバヘッドデータ及びペイロードのビット長に合わせたパラレル信号線（データ幅８ビット）、転送用タイミング信号線及びクロック線によりバックボードを通して接続されている。
【０００８】
送受信ユニット２＃ｉは、オーバヘッド及びペイロードのパラレルデータをパラレル信号線に、フレームの先頭を示す転送用タイミングを転送用タイミング線に、パラレルデータに同期してクロック信号をクロック線に出力する。オーバヘッドデータ終端処理ユニット４は、転送用タイミング信号及びクロック信号に同期して、オーバヘッドパラレルデータを受信する。受信したオーバヘッドデータはその種類によって、装置の下層のインタフェースに転送されるものもあれば（例えば、ＯＷバイト、音声処理）、ＣＰＵユニット８やクロック選択／生成ユニットからバックボード上の共通バス１２を介してアクセス・情報収集され（例えば、ＡＰＳバイト、ＤＣＣバイトやＳ１バイト等）処理された後、伝送装置の制御に利用されるものもある。
【０００９】
ＣＰＵユニット８で生成されたオーバヘッドはバックボード上の共通バス１２を介してオーバヘッドデータ終端ユニット４へ転送される。また、装置の下層のインタフェースからもオーバヘッドデータ終端ユニット４へ転送されるオーバヘッドもあり、送受信ユニット２＃ｉへ転送され、主信号と共に他装置へ送信される。
【００１０】
従来の基幹伝送装置では、伝送される主信号の帯域や光伝送路方路数も比較的少なく、監視制御処理を行うにも容易であった。そのため、監視制御処理を行うためのオーバヘッドを終端処理する専用のユニットを１ユニット開発し、そこにオーバヘッドデータを集中させる方式で十分であった。
【００１１】
【発明が解決しようとする課題】
しかし、近年の要求では、光伝送路の方路数の増大（＝オーバヘッド処理方路数の増大）やオーバヘッドを単に運用／保守のみで使用するだけでなく、高速・リアルタイムに伝送路を切り替える情報を転送する目的で使用する必要が出てきた。また、運用／保守情報も大量のデータを転送する必要が出たきた（装置運用情報の迅速なダウンロード等）。しかし、これらの要求は従来の１ユニット集中タイプでは処理方路数、能力的に限界がある。
【００１２】
また、従来の伝送装置は、上述したようにオーバヘッドデータの終端機能がオーバヘッドデータ終端ユニット４に集中しているため次のような問題点があった。例えば、ＡＰＳバイトでは、ＡＰＳ実行の必要がある場合、オーバヘッドデータとして終端された後、ＣＰＵユニット８がＡＰＳバイトを収集・解析し、制御を行うまでの処理過程には、かなりの回数に渡ってバックボード上の共通バス１２を介してのオーバヘッドデータ終端ユニット４へのアクセスが必要になる。
【００１３】
即ち、▲１▼オーバヘッドデータ終端ユニット４からＣＰＵユニット８へのＡＰＳの必要性の可能性があることを示す割り込み発生、▲２▼ＣＰＵユニット８が割り込み元や要因を解析するために、共通バス１２を介してオーバヘッドデータ終端ユニット１０へ複数回のアクセス、▲３▼ＣＰＵユニット８がＡＰＳバイトを解析するために、共通バス１２を介してオーバヘッドデータ終端ユニット４へ複数回のアクセス、▲４▼ＡＰＳバイトを解析したフト、ＡＰＳ通信を行うために共通バス１２を介してオーバヘッドデータ終端ユニット４へ複数回のアクセス、▲５▼ＡＰＳ制御といった具合である。
【００１４】
一般的にバックボート上の共通バス１２を介してアクセスは共通バス１２のアクセス競合が生ずることからユニット内でのアクセスと比較して時間を要する。
具体的には以下のような理由による。共通バス１２は他のユニットと共用で使用されるため、バス使用要求が同時に複数発生した場合、バス使用権が競合してしまうことになり、使用権を獲得するまで待機している時間が浪費されてしまう。
バックボード上でのバスは高速化が難しく、バックボード上のバスは低速で使用せざるを得ない。そのため、ＡＰＳ実行を行う際に、ＣＰＵユニット８から共通バス１２を介してオーバヘッドデータ終端ユニット１０へのアクセスでかなりの時間を諸費してしまうこととなり、ＡＰＳの必要性が発生してからＡＰＳの実行までかなりの時間を要してしまう。また、ＡＰＳの必要性が発生して規定時間内にＡＰＳを実行しようとするとＣＰＵ処理ユニット１０の処理能力やバックボード上のバス１２の信号伝達特性を向上させる必要がある。
【００１５】
また、同期状態メッセージでも同様に、クロックの切り替えが必要となる場合、オーバヘッドデータ終端ユニット４でＳ１バイトが終端された後、クロック選択／生成ユニット１０にてクロックの切り替えが実行されるまでに余計な時間を要してしまい、装置内の安定したクロックの供給に支障をきたすことも考えられる。また、オーバヘッドデータ終端ユニット４が故障した場合、全オーバヘッドデータの終端が不可能になるため、装置の運用上致命的な事態に陥ってしまう。
【００１６】
また、従来の伝送装置では、複数の送受信ユニット２＃ｉ（ｉ＝１，２，…）とオーバヘッドデータ終端ユニット４や主信号ユニット６との間でオーバヘッドデータや主信号の転送を行うために、オーバヘッドデータや主信号のビット長に合わせた８ビット幅のパラレル信号線が転送用クロック線と共に各送受信ユニット２＃ｉとバックバックボードを介して接続されているためバッボード上の信号本数が大幅に増加してしまい、オーバヘッドデータ終端ユニット４内の信号配線やバックボード上の配線接続が非常に困難となる。
【００１７】
一方、オーバヘッドには装置の運用／保守に関わる情報が埋め込まれているが、従来装置では使用している帯域も少なく、処理としては比較的楽であり、専用のユニットを１ユニット開発し、そこにデータを集中させるだけで十分であった。しかし、近年の要求により、光伝送路の方路数の増大（オーバヘッド処理方路数の増大）やオーバヘッドを単に運用／保守のみで使用するだけでなく、高速・リアルタイムに伝送路を切り替える情報を転送する目的で使用する必要が出てきた。これらの要求は従来の１ユニット集中タイプでは処理方路数、能力的に限界があった。
【００１８】
本発明は、上記を鑑みてなされたものであり、オーバヘッドを高速に処理すること、バックボード上の配線を簡単にすることのできる伝送装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
図１は本発明の原理図である。伝送装置は、複数の送受信ユニット２０＃ｉ（ｉ＝１〜ｎ）、オーバヘッドデータ終端処理ユニット２２＃ｊ（ｊ＝１，２，…）及びペイロード処理ユニット２４を有する。送受信ユニット２０＃ｉは、分離部２６＃ｉ及び多重化部２８＃ｉを有する。オーバヘッドデータ終端処理ユニット２２＃ｊは、レジスタ３０＃ｊ及び信号処理部３２＃ｊを有する。信号線３４＃ｉｊは、バックボード上に設けられ、各送受信ユニット２０＃ｉとオーバヘッドデータ終端処理ユニット２２＃ｊ間を直接接続する。
【００２０】
分離部２６＃ｉは、受信した同期フレームの前記オーバヘッドデータの種類毎に分離する。多重化部２８＃ｉは、オーバヘッドデータの種類毎に同期フレームと同じ周期のオーバヘッドシリアルデータフレームに分離部２６＃ｉから出力されるオーバヘッドデータ、データフレーム同期検出用コード及び誤り検出コードを収容して、当該種類毎に該当する信号線３４＃ｉｊに出力する。オーバヘッドデータは、レジスタ３０＃ｊに格納される。
【００２１】
信号処理部３２＃ｊ、レジスタ３０＃ｊよりオーバヘッドデータを読み出して、処理する。このように、送受信ユニット２０＃ｉとオーバヘッドデータ終端処理ユニット２２＃ｊ間を直接信号線３４＃ｉｊにより接続して、オーバヘッドデータをオーバヘッドデータ終端処理ユニット２２＃ｊに直接入力してレジスタ３０＃ｊに格納して処理するので、処理のオーバヘッドを低減することができる。
しかも、オーバヘッドデータはオーバヘッドシリアルデータフレームに収容されることから、オーバヘッド転送には、信号線３４＃ｉｊが１本で済むので、装置がコンパクトになる。
【００２２】
【発明の実施の形態】
第１実施形態
図２は本発明の第１実施形態による伝送装置の構成図である。図２に示すように、伝送装置は、複数の送受信ユニット５０＃ｉ（ｉ＝１〜ｎ）、複数のオーバヘッドデータ終端処理ユニット５２＃ｊ（ｊ＝１〜３）、主信号処理ユニット５４及び共通バス５６を有する。送受信ユニット５０＃ｉは、光伝送路を終端する挿抜される１個のユニットである。オーバヘッドデータ終端処理ユニット５２＃ｊ（ｊ＝１〜３）はオーバヘッドの該当する１つ若しくは複数の種類のバイトデータを処理するユニットである。５２＃１はＣＰＵユニットであり、ＡＰＳバイトを受信し、伝送路プロテクトスイッチ機能に利用する。５２＃２はＯＷバイト、ＤＣＣバイト、Ｕｓｅｒ　ＣＨバイトを送受信インタフェース５０＃ｉ経由で送受し、装置間の管理制御などの情報として利用する。５２＃３はＳＹＮＣユニットであり、各他装置からのＣＰＩＤバイトを送受信ユニット５０＃ｉ経由で受信し、各送受信ユニット５０＃ｉの伝送路内での位置付け情報を収集し、また、送受信ユニット５０＃ｉ経由で収容して各他装置のクロック信号の選択にこのＣＰＩＤバイトを利用する。また、その結果、選択したクロックの情報をＣＰＩＤバイトとして、データ線５８＃ｉ３、各送受信ユニット５０＃ｉを介して、各他装置へ送信伝達する。
【００２３】
送受信ユニット５０＃ｉとオーバヘッドデータ終端処理ユニット５２＃ｊ間は、図示しないバックボードを介して、送受信ユニット５０＃ｉ→オーバヘッドデータ終端処理ユニット５２＃ｊ及びオーバヘッドデータ終端処理ユニット５２＃ｊ→送受信ユニット５０＃ｉについて、それぞれ２本のデータ・クロック線５８＃ｉｊにより接続される。送受信ユニット５０＃ｉと主信号処理ユニット５４間は、送受信ユニット５０＃ｉ→主信号処理ユニット５４及び主信号処理ユニット５４→送受信ユニット５０＃ｉについて、バックボードを介してそれぞれ２本のデータ・クロック線６０＃ｉにより接続される。共通バス５６はバックボードを介してオーバヘッドデータ終端処理ユニット５２＃ｊ及び主信号処理ユニット５４に接続されている。
【００２４】
図３は図２中の送受信ユニット５０＃ｉ及びオーバヘッドデータ終端処理ユニット５２＃ｉの構成図である。送受信ユニット５０＃ｉは、ＯＥ部７０＃ｉ、分離部７２＃ｉ、ＯＨＭＵＸ７４＃ｉ、同期部８０＃ｉｊ、フレームバッファ８２＃ｉｊ、ＯＨＭＵＸ８２＃ｉ及び合成部８４＃ｉを有する。ＯＥ部７０＃ｉは光ファイバより光信号を受信して、電気信号に変換する。分離部７２＃ｉは同期フレームをオーバヘッドとペイロードに分離する。オーバヘッドをＯＨＭＵＸ７４＃ｉに、ペイロード及びペイロードに同期したクロックを信号線６０＃ｉに出力する。
【００２５】
ＯＨＭＵＸ７４＃ｉは次の機能を有する。▲１▼オーバヘッドに収容された各種バイトに分離する。▲２▼オーバヘッドの各種バイト毎に当該バイトを同期フレームと同一周期のオーバヘッドシリアルデータフレームに収容する。▲３▼オーバヘッドシリアルデータフレーム及び当該フレームに同期してクロックを該当データ・クロック線５８＃ｉｊに出力する。同期部８０＃ｉｊはデータ・クロック線５８＃ｉｊよりオーバヘッドシリアルフレームをクロックに同期して受信して、フレームバッファ８２＃ｉｊに書き込む。
【００２６】
フレームバッファ８２＃ｉｊはオーバヘッドを格納するバッファである。ＯＨＭＵＸ８２＃ｉはフレームバッファ８１＃ｉｊ（ｊ＝１〜３）よりオーバヘッドのバイトを読み出し、オーバヘッドに多重化する。合成部８４＃ｉは、データ・クロック線６０＃ｉよりクロックに同期してペイロードを受信して、オーバヘッドとペイロードを合成する。ＥＯ部８６＃ｉは、電気信号を光信号に変換する。
【００２７】
オーバヘッドデータ終端処理ユニット５２＃ｊは、同期＆ＯＨＤＭＵＸ部１００＃ｊｉ、レジスタ１０２＃ｊ、処理部１０４＃ｊ、レジスタ１０６＃ｊ及びＯＨＭＵＸ１０８＃ｊｉを有する。同期＆ＯＨＤＭＵＸ部１００＃ｊは、次の機能を有する。▲１▼データ・クロック線５８＃ｉｊ（ｉ＝１〜ｎ）よりクロックに同期して、オーバヘッドシリアルデータフレームを受信する。▲２▼オーバヘッドシリアルデータフレームより該当バイトを取り出す。▲３▼該当バイトをレジスタ１０２＃ｊに書き込む。
【００２８】
レジスタ１０２＃ｊはオーバヘッドデータ終端処理ユニット５２＃ｉ毎に該当バイトを記憶するレジスタである。処理部１０４＃ｊはレジスタ１０２＃ｊよりバイトを読み出して、該当するバイト処理を行い、レジスタ１０６＃ｊに書き込む。バイト処理とは、ＡＰＳ制御、ＤＣＣバイト処理等をいう。ＯＨＭＵＸ１０８＃ｊｉは、次の機能を有する。▲１▼レジスタ１０６＃ｊより各送受信ユニット５０＃ｉに該当するバイトを読み出す。▲２▼バイトをオーバヘッドシリアルデータフレームに収容する。▲３▼オーバヘッドシリアルデータフレーム及びクロックをデータ・クロック線５８＃ｉｊに出力する。
【００２９】
以下、図２の伝送装置の動作説明をする。
【００３０】
（ａ）　送受信ユニット５０＃ｉの受信処理
送受信ユニット５０＃ｉは、光伝送路より同期フレームを受信すると、光／電気変換を行う。同期フレームをオーバヘッドとペイロードに分離する。オーバヘッドの各種バイトを取り出す。各バイトの種類毎に同期フレームと同一周期（１２５ｍｓ）のオーバヘッドシリアルデータフレームにバイトを収容する。オーバヘッドシリアルデータフレームに同期検出用コード及び誤り検出コードを設定する。オーバヘッドシリアルデータフレーム及びクロックを該当するデータ・クロック線５８＃ｉｊに出力する。
【００３１】
図４（ａ）はオーバヘッドシリアルデータフレームのフォーマット、図４（ｂ）はクロックとシリアルデータを示す図である。図４（ａ）に示すように、オーバヘッドシリアルデータフレームは、先頭２バイトに同期検出用コード、例えば、’Ｆ６２８’ｈ、先頭から１５バイト目の６ビットにＣＲＣ、１６バイト目以降にバイトが格納される。フレームサイズは、同期フレームに収容されるバイトに応じて決定されるものであるが、ここでは、一例として、１２５μｓのフレームを（（８×１５＋６）＋（８×１６×１８））＝２４３０ビット＝１９．４４Ｍｂｐｓとしている。ＣＲＣの演算対象範囲は図４中のＣＲＣを除く網かけの部分である。図４（ｂ）に示すように、オーバヘッドシリアルデータは、クロックに同期して出力される。
【００３２】
（ｂ）　オーバヘッド処理
オーバヘッドデータ終端ユニット５２＃ｊは、データ・クロック線５８＃ｉｊ（ｉ＝１〜ｍ）よりオーバヘッドシリアルデータフレームをクロックに同期して受信する。シリアルデータの同期検出用コードによりフレーム同期を取り、ＣＲＣチェックを行う。バイトデータをレジスタ１０２＃ｊに格納する。信号処理部１０４＃ｊはレジスタ１０４＃ｊよりバイトを読み出し、バイトの処理をして、レジスタ１０４＃ｊにバイトを書き込む。ＯＨＭＵＸ１０８＃ｊｉ（ｉ＝１〜ｍ）は、レジスタ２８６＃ｊより送受信ユニット５０＃ｉに該当するバイトを読み出し、図４に示したオーバヘッドシリアルデータフレームフォーマットに従って、バイトを収容する。オーバヘッドシリアルデータフレーム及びクロックをデータ・クロック線５８＃ｉｊに出力する。
【００３３】
（ｃ）　ペイロード処理
主信号処理部ユニット５４は、データ・クロック線６０＃ｉ（ｉ＝１〜ｍ）よりクロックに同期して、ペイロードを受信する。ペイロードに収容された各チャネルのデータを該当するラインに該当するペイロードにマッピングして、ペイロードをクロックと共にデータ・クロック信号線２１２＃ｉｊに出力する。
【００３４】
（ｄ）　送受信ユニット５０＃ｉでの送信処理
同期部８０＃ｉは、データ・クロック線５８＃ｉｊよりクロックに同期してオーバヘッドシリアルデータフレームを受信して、フレームバッファ８１＃ｉｊに格納する。ＯＨＭＵＸ８２＃ｉは、フレームバッファ８１＃ｉｊに格納されたバイトを読み出し、オーバヘッドに多重化する。合成部８４＃ｉはデータ・クロック線６０＃ｉよりクロックに同期してペイロードを受信して、ペイロード及びオーバヘッドを同期フレームに収容する。ＥＯ部８６＃ｉは同期フレームを電気／光信号に変換して、光ファイバに送信する。
【００３５】
第２実施形態
図５は本発明の第２実施形態による伝送装置の構成図であり、図２中の構成要素と実質的に同一の構成要素には同一の符号を附している。図５に示すように、伝送装置は、複数のＩＦユニット２００＃ｉ（ｉ＝１，…，ｍ）、複数のオーバヘッドデータ終端処理ユニット２０２＃ｊ（ｊ＝１〜３）、主信号処理ユニット５４及び共通バス５６を有する。ＩＦユニット２００＃ｉはラインを終端する送受信ユニットが複数個搭載された、伝送装置に挿抜されるユニットである。
【００３６】
図６は図５中のＩＦユニット２００＃ｉ及びオーバヘッドデータ終端処理ユニット２０２＃ｊ（ｊ＝１〜３）の詳細図である。図６に示すように、ＩＦユニット２００＃ｉは、複数のＯＥ部２５０＃ｉｋ（ｋ＝１〜４）、分離部２５２＃ｉｋ（ｋ＝１〜４）、ＯＨＭＵＸ２５４＃ｉ、同期部２６０＃ｉｊ（ｊ＝１〜３）、フレームバッファ２６１＃ｉｊ（ｊ＝１〜３）、ＯＨＭＵＸ２６２＃ｉｋ（ｋ＝１〜４）、合成部２６４＃ｉｋ（ｋ＝１〜４）及びＥＯ部２６６＃ｉｋ（ｋ＝１〜４）を有する。ｋはＩＦユニット２００＃ｉが収容する送受信ユニットが終端するラインに対応する符号である。ＯＥ部２５０＃ｉｋは光ファイバより光信号を受信して、電気信号に変換する。分離部２５２＃ｉｋは次の機能を有する。
▲１▼同期フレームをオーバヘッドとペイロードに分離する。▲２▼オーバヘッドをＯＨＭＵＸ２５４＃ｉに出力する。▲２▼ペイロード及びクロックを信号線２１２＃ｉｋに出力する。
【００３７】
ＯＨＭＵＸ２５４＃ｉは次の機能を有する。▲１▼オーバヘッドに収容された各種バイトを分離する。▲２▼各種類のバイトについて、複数ラインのバイトをオーバヘッドシリアルデータフレームに多重化する。▲３▼オーバヘッドシリアルデータフレーム及びクロックをバイトの種類に該当するデータ・クロック線２１０＃ｉｊに出力する。同期部２６０＃ｉｊは、次の機能を有する。▲１▼データ・クロック線２１０＃ｉｊよりクロックに同期して、オーバヘッドシリアルデータフレームを受信する。▲２▼オーバヘッドシリアルデータフレームをフレームバッファ２６１＃ｉｊに書き込む。フレームバッファ２６０＃ｉｊは、オーバヘッドのバイトデータを格納するバッファである。
【００３８】
ＯＨＭＵＸ２６２＃ｉｋは、次の機能を有する。▲１▼フレームバッファ２６０＃ｉｊ（ｊ＝１〜３）に格納されたオーバヘッドシリアルデータフレームに収容された該当ラインのバイトデータを読み出す。▲２▼バイトデータをオーバヘッドに多重化して、合成部２６４＃ｉｋに出力する。合成部２６４＃ｉｋは、次の機能を有する。▲１▼データ・クロック線２１２＃ｉよりクロックに同期してペイロードを受信する。▲２▼オーへッドとペイロードを合成する。ＥＯ部２００＃ｉｋは、電気信号を光信号に変換する。
【００３９】
ＯＨ終端処理ユニット２０２＃ｊは、同期＆ＯＨＤＭＵＸ２８０＃ｊｉ（ｉ＝１〜ｍ）、レジスタ２８２＃ｊ、信号処理部２８４＃ｊ、レジスタ２８６＃ｊ及びＯＨＭＵＸ２８８＃ｊｉ（ｉ＝１〜ｍ）を有する。ＯＨＤＭＵＸ部２８０＃ｊは、次の機能を有する。▲１▼データ・クロック信号線２１０＃ｉｊ（ｉ＝１〜ｍ）のクロック信号線上のクロック信号に同期して、データ信号線中のフレームを受信する。▲２▼フレームに収容された各局についてのバイトを取り出し、レジスタ２８２＃ｊ中の局に該当する領域に書き込む。レジスタ２８２＃ｊは局についての該当バイトを記憶するレジスタである。
【００４０】
信号処理部２８４＃ｊはレジスタ２８２＃ｊよりバイトを読み出して、該当するバイト処理を行い、レジスタ２８６＃ｊに書き込む。ＯＨＭＵＸ２８８＃ｊｉは次の機能を有する。▲１▼レジスタ２８６＃ｊよりＩＦ２５０＃ｉの各ラインに該当するバイトを読み出す。▲２▼バイトをオーバヘッドシリアルデータフレームに多重化する。▲３▼オーバヘッドシリアルデータフレーム及びクロックをデータ・クロック線２１０＃ｉｊに出力する。
【００４１】
以下、図５の伝送装置の動作説明をする。
【００４２】
（ａ）　ＩＦユニット２００＃ｉでの受信処理
ＯＥ部２５０＃ｉｋは、光伝送路より局から送信された同期フレームを受信して、光／電気変換を行う。分離部２５２＃ｉｋは同期フレームをオーバヘッドとペイロードに分離する。ＯＨＭＵＸ２５４＃ｉは、オーバヘッドのバイト種毎に、分離部２５２＃ｉｋより出力されるオーバヘッドよりバイトを取り出し、同期フレームと同一周期（１２５ｍｓ）のフレームのシリアルデータ転送フォーマットに従って、ラインの個数（ｋ＝４）分のバイトをオーバヘッドシリアルデータフレームに多重化すると共に同期検出用コード及び誤り検出コードを設定して、フレーム及びクロックを該当するデータ・クロック線２１０＃ｉｊに出力する。
【００４３】
図７は、シリアルデータ転送フォーマットを示す図である。図７に示すように、シリアルデータ転送データフォーマットは、図４に示したフレームのバイトが収容される太線で囲まれた部分がＩＦニニット２００＃ｉに収容されるラインの個数である４個に分割されている。分割された各ライン領域にはラインのバイトデータが収容される。各ライン領域では同期を取るためにバイトの先頭を示す同期コードが格納される。フレームサイズは、図４と同様である。
【００４４】
（ｂ）　オーバヘッド処理
オーバヘッド終端ユニット２０２＃ｊ中のＯＨＤＭＵＸ２８０＃ｊは、データ・クロック信号線２１０＃ｉｊ（ｉ＝１〜ｍ）中のクロック信号線上のクロックに同期して、データ信号線上のシリアルデータを受信する。シリアルデータの同期検出用コードによりフレーム同期を取り、ＣＲＣチェックを行ってからライン毎にバイトデータを抽出する。更に、各ライン毎にバイトデータについて、フレーム同期を取って、バイトデータの先頭から順にレジスタ２８２＃ｊ中のラインに該当する領域に格納する。信号処理部２８４＃ｊはレジスタ２８２＃ｊより各ライン毎にバイトデータを読み出し処理をしてからレジスタ２０６＃ｊ中の該当ラインの領域にバイトを書き込む。
【００４５】
ＯＨＭＵＸ２８８＃ｊｉはレジスタ２８６＃ｊよりＩＦユニット２００＃ｉが収容する各ラインのバイトデータを読み出し、図７に示したシリアルデータ転送フォーマットに従ってオーバヘッドシリアルデータフレームに多重化して、シリアルデータ及びクロックとをデータ・クロック線２１０＃ｉｊ（ｉ＝１，…，ｍ）に出力する。
【００４６】
（ｃ）　ペイロード処理
主信号処理部ユニット５４は、データ・クロック線２１２＃ｉｊ（ｉ＝１〜ｍ）からクロックに同期してペイロードを受信する。ペイロードに収容された各チャネルのデータを該当するラインに該当するペイロードに収容して、ペイロード及びクロックをデータ・クロック線２１２＃ｉｊに出力する。
【００４７】
（ｄ）　ＩＦユニット２００＃ｉでの送信処理
ＩＦユニット２００＃ｉ中の同期部２６０＃ｉｊ（ｊ＝１〜４）は、データ・クロック信号線２１０よりクロックに同期してオーバヘッドシリアルデータフレームを受信し、フレームバッファ２６１＃ｉｊに書き込む。ＯＨＭＵＸ２６２＃ｉｋは、該当するラインについて、バイト種に該当するフレームバッファ２６１よりオーバヘッドのバイトを読み出し、オーバヘッドに多重化する。合成部２６４＃ｉｋは、データ・クロック線２１２＃ｉｊよりクロックに同期して、ペイロードを受信し、ペイロード及びオーバヘッドを同期フレームに収容する。ＥＯ部２６６＃ｉｋは同期フレームを電気／光信号に変換して、光伝送路に送信する。
【００４８】
第３実施形態
図８は本発明の第３実施形態による伝送装置の構成図であり、図２中の構成要素と実質的に同一の構成要素には同一の符号を附している。図８に示すように、伝送装置は、複数の送受信ユニット５０Ｗ＃ｉ，５０Ｐ＃ｉ（ｉ＝１〜ｎ）、複数のオーバヘッドデータ終端処理ユニット５２Ｗ＃ｊ，５２Ｐ＃ｊ（ｊ＝１〜４）、主信号処理ユニット５４Ｗ，５４Ｐ、信号線５８Ｗ＃ｉｊＷ，５８Ｗ＃ｉｊＰ、５８Ｐ＃ｉｊＷ，５８Ｐ＃ｉｊＰ、信号線６０Ｗ＃ｉＷ，６０Ｐ＃ｉＰ及び共通バス５６を有する。
【００４９】
本実施形態では、送受信ユニット５０Ｗ＃ｉ，５０Ｐ＃ｉ、オーバヘッドデータ終端処理ユニット５２Ｗ＃ｊ，５２Ｐ＃ｊ及び主信号処理ユニット５４Ｗ，５４Ｐがワーク（Ｗ）とプロテクション（Ｐ）とにより冗長構成されている。このように冗長構成が可能となったのは、▲１▼送受信ユニット５０Ｗ＃ｉ，５０Ｐ＃ｉとオーバヘッドデータ終端処理ユニット５２Ｗ＃ｊ，５８Ｐ＃ｊが２本のシリアルデータ線と２本のクロック線からなる信号線５８Ｗ＃ｉｊＷ，５８Ｗ＃ｉｊＰ，５８Ｐ＃ｉｊＷ，５８Ｐ＃ｉｊＰによりバックボード上で接続されていることからバックボード上の信号線が少なくなりより多くのユニットを収納可能となったこと、▲２▼ＡＰＳ切り替えは切り替え要求があってから一定時間内に切り替えることが要求されるが、ＣＰＵユニット５２Ｗ＃ｊ，５２Ｐ＃ｊがバックボード上の共通バス５６を通してＡＰＳ制御を行わずに、送受信ユニット５０Ｗ＃ｉ，５０Ｐ＃ｉからＡＰＳバイトがＣＰＵユニット５２Ｗ＃１，５２Ｐ＃１に入力されるようになり処理が高速になり、より多くの送受信ユニット５０Ｗ＃ｉ，５０Ｐ＃ｉを収容可能となったことからである。図８の伝送装置の動作は図２の伝送装置の動作と同様なので省略する。尚、図５の構成において、ＩＦユニット２００＃ｉ、オーバヘッドデータ終端処理ユニット２０２＃ｉｊ及び主信号処理ユニット５４を二重化することも可能である。
【００５０】
ＣＰＵユニット５２Ｗ＃１，５２Ｐ＃１はいずれもが各信号の受信、ステータスの監視を行っており、実際の制御動作はワークユニット５２Ｗ＃１が行っている。制御動作を行っていないプロテクションユニット５２Ｐ＃１はワークユニット５２Ｗ＃１を監視している。制御動作をしているＣＰＵユニット５２Ｗ＃１で障害が発生した場合は、プロテクションユニット５２Ｐ＃１が制御動作を開始し、障害ＣＰＵユニットは縮退動作に移行する。
【００５１】
ＳＹＮＣユニット５２Ｗ＃３がクロックの選択制御、発生動作を行っており，ＳＹＮＣユニット５２Ｐ＃３は制御動作しているＳＹＮＣユニット５２Ｗ＃３からのクロックを自ユニットに接続されている各ユニットへ供給する。ＳＹＮＣユニット５２Ｗ＃３，５２Ｐ＃３では相互にユニットの状態を通知し合っており、もし、制御動作中のＳＹＮＣユニット５２Ｗ＃３が障害状態に陥った場合は、相互の調停の結果、ＳＹＮＣユニット５２Ｐ＃３に制御動作が切り替わるようになっている。
【００５２】
第４実施形態
図９は本発明の第４実施形態による伝送装置の構成図である。図９に示すように、伝送装置は、複数のＩＦユニット４００＃ｉ（ｉ＝１〜ｎ）、複数のオーバヘッドデータ終端処理ユニット４０２Ｗ＃ｊ，４０２Ｐ＃ｊ（ｊ＝１〜３）、主信号処理ユニット４０４Ｗ，４０４Ｐ、信号線４０８＃ｉｊＷ，４０８＃ｉｊＰ，４１０＃ｉＷ，４１０＃ｉＰ及び共通バス５６を有する。ＩＦユニット４００＃ｉは、第２実施形態と同様に複数のラインを終端するユニットを含んでいる。
オーバヘッドデータ終端処理ユニット４０２Ｗ＃ｊ，４０２Ｐ＃ｊ（ｊ＝１〜３）はオーバヘッドの該当するバイトデータを処理する二重化されたユニットである。４０２Ｗ＃ｊ，４０２Ｐ＃ｊは実質的には同一なので、これらを４０２＃ｊで記す。４０２＃１はＡＰＳバイト終端するＣＰＵユニット、４０２＃２はＯＷ，ＤＣＣ，ユーザチャネルバイトを終端するＣＴＬユニット、４０２＃３は、ＣＰＩＤバイトを終端するＳＹＮＣユニットである。主信号処理ユニット４０４Ｗ，４０４Ｐは二重化されている。ＩＦユニット４００＃ｉとオーバヘッドデータ終端処理ユニット４０２Ｗ＃ｊ，４０２Ｐ＃ｊ間は各２本のデータ線４１０＃ｉｊＷ，４１０＃ｉｊＰによりバックボードを通して接続されている。ＩＦユニット４００＃ｉと主信号処理ユニット部４０４＃Ｗ，４０４＃Ｐ間は各（２×ｋ）本の信号線４１０＃ｉＷ，４１０＃ｉＰによりバックボードを通して接続されている。ｋはＩＦユニット４００＃ｉが収容するライン数である。
【００５３】
４０２Ｗ＃ｊ，４０２Ｐ＃ｊは実質的には同一なので、これらを４０２＃ｊで記す。４０４Ｗ，４０４Ｐは実質的には同一なので、これらを４０４で記す。信号線４０８＃ｉｊＷ，４０８＃ｉｊＰを４０８＃ｉｊで記す。また、信号線４１０＃ｉＷ，４１０＃ｉＰを４１０＃ｉで記す。
【００５４】
図１０は図９中のＩＦユニット４００＃ｉ及びオーバヘッドデータ終端処理ユニット４０２の構成図である。図１０に示すように、ＩＦユニット４００＃ｉは、複数のＯＥ部４５０＃ｉｋ（ｋ＝１〜４）、分離部４５２＃ｉｋ（ｋ＝１〜４）、ＯＨＭＵＸ４５４＃ｉ、クロック乗換部４６０＃ｉｊ、同期部４６２＃ｉｊ、フレームバッファ４６４＃ｉｊ、ＯＨＭＵＸ４６６＃ｉｋ、合成部４６８＃ｉｋ及びＥＯ部２７０＃ｉｋを有する。ＯＥ部４５０＃ｉｋ及び分離部４５２＃ｉｋは図３中の構成要素と実質的に同一である。
【００５５】
ＯＨＭＵＸ４５４＃ｉは次の機能を有する。▲１▼オーバヘッドに収容された各種バイトを分離する。▲２▼分離部４５２＃ｉｋ（ｋ＝１〜４）から出力される各種バイト毎に、複数ラインのバイトを図７に示したオーバヘッドシリアルデータフレームに多重化する。ＣＴＬユニット４０２＃２のように１ユニットが複数種類のバイト（ＯＷバイト，ＤＣＣバイト，ユーザチャネルバイト）を終端する場合は、各バイト毎に１本の信号線を設けても良いし、収容可能であれば１フレームに複数種類のバイトをフレームに収容し、複数のバイトについて１本の信号線としても良い。
【００５６】
クロック乗換部４６０＃ｉｊは、オーバヘッドシリアルデータをＩＦユニット４００＃ｉ内のクロックについて、ＳＥＴＵＰ及びＨＯＬＤ条件を満足するシリアルデータに打ち直し、クロック及びシリアルデータを出力する。同期部４６２＃ｉｊは、クロックに同期してシリアルデータを受信して、ライン毎に同期を取って、バイトデータをフレームバッファ４６４＃ｉｊ中の該当領域に書き込む。
ＯＨＭＵＸ４６６＃ｉｋは、該当ラインについて、各種バイトデータをフレームバッファ４６４＃ｉｊ（ｊ＝１〜３）から読み出して、オーバヘッドに多重化する。合成部４６８＃ｉｋは、ペイロードとオーバヘッドを同期フレームに多重化する。ＥＯ部４７０＃ｉｋは電気／光変換を行う。
【００５７】
オーバヘッドデータ終端処理ユニット４０２＃ｊは、クロック乗換部４８０＃ｊｉ（ｉ＝１〜ｍ）、同期・ＯＨＤＭＵＸ４８２＃ｊｉ（ｉ＝１〜ｍ）、レジスタ４８４＃ｊ、信号処理部４８６＃ｊ、レジスタ４８８＃ｊ及びＯＨＭＵＸ４９０＃ｊｉを有する。クロック乗換部４８０＃ｊｉは、オーバヘッドシリアルデータを伝送装置内のクロックに同期したシリアルデータに打ち直し、クロック及びシリアルデータを出力する。同期＆ＯＨＤＭＵＸ４８２＃ｊｉは、次の機能を有する。▲１▼オーバヘッドシリアルデータフレームに収容された各ライン毎にバイトを取り出す。▲２▼ライン毎のバイトをレジスタ４８４＃ｊ中のラインに該当する領域に書き込む。尚、複数種類のバイトデータがフレームに収容されている場合は、そられのバイトデータをレジスタ４８４＃ｊに書き込む。レジスタ４８４＃ｊはラインについての該当バイトを記憶するレジスタである。
【００５８】
信号処理部４８６＃ｊは、レジスタ４８４＃ｊより各ラインについてのバイトデータを読み出して、該当するバイト処理を行い、レジスタ４８８＃ｊに書き込む。ＯＨＭＵＸ４９０＃ｊｉは、レジスタ４８８＃ｊより各ラインについて装置内クロックに従ってバイトデータを読み出して、オーバヘッドシリアルデータフレームに多重化して、データ線４０８＃ｉｊに出力する。
【００５９】
図１１は図１０中のクロック乗換部４８０＃ｊｉの構成図である。図１１に示すように、クロック乗換部４８０＃ｊｉは、変化点検出部５００＃ｊｉ、２ｂｉｔカウンタ５０２＃ｊｉ、ＦＦ５０４＃ｊｉ，５０６＃ｊｉ，ＯＲゲート５０８＃ｊｉ、ＡＮＤゲート５１０＃ｊｉ、ＦＦ５１２＃ｊｉ，５１４＃ｊｉ、２ビットカウンタ＆ｉｎｈｉｂｉｔ生成部５１６＃ｊｉ及びＦＦ５１８＃ｊｉを有する。尚、クロック乗換部４６０＃ｉｊも図１１と実質的に同一の構成である。
【００６０】
図１２〜図１９は、図１１のタイムチャートである。図１２〜図１９中、ＣＫ７８はＳＹＮＣユニット４０２＃３により生成される７７．７６ＭＨｚの装置内クロック、ＩＮＤＴはシリアルデータ、ＩＮＤＴ　ＣＫ７８は装置内クロックＣＫ７８の立ち上がりに同期してＩＮＤＴをサンプリングした変化点検出部５００＃ｊの内部信号、ＩＮＤＴ　ＣＫ７８　ｄ１はＩＮＤＴを変化点検出部５００＃ｊｉより検出された最初の変化点の立下りに同期して、装置内クロックＣＫ７８の４クロック毎にサンプリングした信号、最初の変化点はＩＮＳＴ　ＤＥＴが有効になってからＩＮＤＴ　ＣＫ７８の最初の立下りからＣＫ７８の１クロック分のパルス信号、Ｅｎ　ｃｏｕｎｔｅｒ７８は最初の変化点の立下りでリセットした２ビットカウンタのカウンタ値、ＥＮ　ｗｋ０はＥｎ　ｃｏｕｎｔｅｒ７８のカウンタ値が「１」の期間を示す信号、ＥＮ　ｗｋ１はＥＮ　ｗｋ０をＣＫ７８に従って１クロックディレイした信号、ＥＮｗｋ０　ｏｒ　ＥＮ　ｗｋ１のＯＲ信号、ｉｎｈｉｂｉｔは、その「１」の期間とＣＫ１９が立ち上がりが重ならないよう、例えば、ＣＫ１９がＣＫ７８　ｃｏｕｎｔｅｒが「２」の立下りで立ち上がり、「０」の立ち下がりで立ち下がる場合、ＣＫ７８　ｃｏｕｎｔｅｒが「２」の立下りで立ち上がる信号、ｄａｔａ　ｅｎａｂｌｅはＥＮ　ｗｋ０　ｏｒ　ＥＮ　ｗｋ１とｉｎｈｉｂｉｔの反転信号のＡＮＤ信号、ＩＮＤＴ　ａｄｊｕｓｔはｄａｔａ　ｅｎａｂｌｅが有効であるときＣＫ７８の立ち上がりのタイミングでＩＮＤＴ　ＣＫ７８　ｄ１をサンプリングした信号、ＣＫ１９は２ビットカウンタ５１６＃ｊｉによりＣＫ７８を２分周した信号、ＩＮＤＴ　ＣＫ１９はＩＮＤＴ　ａｄｊｕｓｔをＣＫ１９の立ち上がりでサンプリングした信号である。
【００６１】
ＩＦユニット４００＃ｉが伝送装置に挿入されると、ＩＮＳＴ　ＤＥＴが有効になる。
変化点検出部５００＃ｊｉは、ＩＮＳＴ　ＤＥＴが有効になると、ＣＫ１９の４倍のクロック周波数のＣＫ７８に同期してＦＦによりＩＮＤＴをオーバサンプリングして、ＩＮＤＴ　ＣＫ７８を出力する。また、変化点検出部５００＃ｊｉはＩＮＤＴ　ＣＫ７８の最初の変化点（「０」から「１」又は「１」から「０」への変化点）からＣＫ７８の１クロック分のパルス信号の最初の変化点を出力する。更に、変化点検出部５００＃ｊｉはＩＮＤＴ　ＣＫ７８をＣＫ７８の立ち上がりに同期してサンプリングして、ＩＮＤＴ　ＣＫ７８を１クロック分ディレイしたＩＮＤＴ　ＣＫ７８　ｄ１を出力する。
【００６２】
２ビットカウンタ５０２＃ｊｉは最初の変化点のパルスによりリセットされて、ＣＫ７８に従ってカウント動作を開始して、Ｅｎ　ｃｏｕｎｔｅｒ７８を出力する。ＦＦ５０４＃ｊｉはＣＫ７８に同期して、Ｅｎ　ｃｏｕｎｔｅｒ７８のカウンタ値「１」を示すＥＮ　ｗｋ０を出力する。ＦＦ５０６＃ｊｉはＣＫ７８に同期して、ＥＮ　ｗｋ０を１クロックディレイして、ＥＮ　ｗｋ１を出力する。ＯＲゲート５０８＃ｊｉは、ＥＮ　ｗｋ０とＥＮ　ｗｋ１のＯＲを取り、ＥＮ　ｗｋ０　ｏｒ　ＥＮ　ｗｋ１を出力する。このとき、ＥＮ　ｗｋ０　ｏｒ　ＥＮ　ｗｋ１が「１」となる期間において、ＩＮＤＴ　ＣＫ７８　ｄ１の信号レベルが安定している。
【００６３】
２ビットカウンタ＆ｉｎｈｉｂｉｔ生成部５１６＃ｊｉは、ＣＫ７８に同期してカウント動作を行い、ＣＫ７８　ｃｏｕｎｔｅｒが「２」であるとき、ｉｎｈｉｂｉｔを「１」に出力する。
ＦＦ５１８＃ｊｉはＣＫ７８　ｃｏｕｎｔｅｒの下位ビットをＣＫ７８の立ち上がりでラッチして、ＣＫ７８　ｃｏｕｎｔｅｒのカウント値が「３」又は「０」で「１」、「１」又は「２」で「０」となるＣＫ７８を２分周したＣＫ１９を出力する。このとき、ｉｎｈｉｂｉｔが「１」の期間とＣＫ１９が「１」の期間が重なっていない。ＡＮＤゲート５１０＃ｊｉは、ＥＮｗｋ０　ｏｒ　ＥＮ　ｗｋ１とｉｎｈｉｂｉｔの反転信号とのＡＮＤを取り、ｄａｔａ　ｅｎａｂｌｅを出力する。ＦＦ５１２＃ｊｉは、ｄａｔａ　ｅｎａｂｌｅが有効であるとき、ＣＫ７８の立ち上がりに同期してＩＮＤＴ　ＣＫ７８　ｄ１をラッチして、ＩＮＤＴ　ａｄｊｕｓｔを出力する。
【００６４】
ｄａｔａ　ｅｎａｂｌｅは、（ｉ）　　打ち損じが無い時、▲１▼ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０及びＥＮ　ｗｋ１の「１」と重ならず且つｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０の「１」の期間よりも２クロック前である場合、▲２▼ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０及びＥＮ　ｗｋ１の「１」と重ならず且つｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０の「１」の期間よりも１クロック前の場合、▲３▼ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０の「１」と重なる場合、▲４▼ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ１の「１」と重なる場合、（ｉｉ）　打ち損じがある時、▲１▼ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０及びＥＮ　ｗｋ１の「１」と重ならず且つｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０の「１」の期間よりも２クロック前である場合、▲２▼ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０及びＥＮ　ｗｋ１の「１」と重ならず且つｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０の「１」の期間よりも１クロック前の場合、▲３▼ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０の「１」と重なる場合、▲４▼ｉｎｈｉｂｉｔの「１」がＥＮｗｋ１の「１」と重なる場合がある。
【００６５】
打ち損じとは、ＣＫ７８の立ち上がりでＩＮＤＴを叩いたとき、ＩＮＤＴのレベルが変化している間又はそのわずか前後にてＣＫ７８で叩く場合（ＳＥＴＵＰ又はＨＯＬＤ条件を満足しない場合）、ＩＮＤＴの微妙なジッターと相まっている場合に、変化中のＩＮＤＴのレベルをサンプリングしてしまうことをいう。ＦＦ５１４＃ｊｉはＣＫ１９の立ち上がりに同期してＩＮＤＴ　ａｄｊｕｓｔをラッチして、ＩＮＤＴ　ＣＫ１９を出力する。
【００６６】
図１２〜図１５に示すように、ＩＮＤＴの打ち損じがない場合、ＩＮＤＴ　ＣＫ７８　ｄ１はＥＮｗｋ０の立ち上がりのタイミングでレベルが変化する。従って、ＩＮＤＴ　ａｄｊｕｓｔがＥＮ　ｗｋ０の立下り又はＥＮ　ｗｋ１の立下りのタイミングでＩＮＤＴ　ＣＫ７８　ｄ１をサンプリングした信号であるとき、ＳＥＴＵＰ及びＨＯＬＤ条件が満足したものとなる。図１２及び図１３に示にように、ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０及びＥＮ　ｗｋ１の「１」と重ならない場合、ｄａｔａ　ｅｎａｂｌｅは、ＥＮ　ｗｋ０又はＥＮ　ｗｋ１が「１」の時、「１」となり、ＩＮＤＴ　ａｄｊｕｓｔはＥＮ　ｗｋ０の立下りでＩＮＤＴ　ＣＫ７８　ｄ１がサンプリングされた信号であり、ＳＥＴＵＰ及びＨＯＬＤ条件を満足した信号となる。
【００６７】
図１４に示すように、ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０と重なる場合、ｄａｔａ　ｅｎａｂｌｅは、ＥＮ　ｗｋ１が「１」の時、「１」となり、ＩＮＤＴ　ａｄｊｕｓｔはＥＮ　ｗｋ１の立下りでＩＮＤＴ　ＣＫ７８　ｄ１がサンプリングされた信号であり、ＳＥＴＵＰ及びＨＯＬＤ条件を満足した信号となる。
【００６８】
図１５に示すように、ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ１と重なる場合、ｄａｔａ　ｅｎａｂｌｅは、ＥＮ　ｗｋ０が「１」の時、「１」となり、ＩＮＤＴ　ａｄｊｕｓｔはＥＮ　ｗｋ０の立下りでＩＮＤＴ　ＣＫ７８　ｄ１がサンプリングされた信号であり、ＳＥＴＵＰ及びＨＯＬＤ条件を満足した信号となる。
【００６９】
図１６〜図１９に示すように、打ち損じが発生したものとする。例えば、ＩＮＤＴＣＫ７８が打ち損じにより、「１」の期間がビットレートに該当する期間よりも短くなって、代わりに、直後の「０」の期間が長くなったとする。しかし、この場合でも、ＥＮ　ｗｋ０の立下り又はＥＮ　ｗｋ１の立下りのタイミングでＩＮＤＴ　ＣＫ７８　ｄ１をサンプリングすると、ＳＥＴＵＰ及びＨＯＬＤ条件が満足したものとなる。図１６及び図１７に示にように、ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０及びＥＮ　ｗｋ１の「１」と重ならない場合、ｄａｔａ　ｅｎａｂｌｅは、ＥＮ　ｗｋ０又はＥＮ　ｗｋ１が「１」の時、「１」となり、ＩＮＤＴ　ａｄｊｕｓｔはＥＮ　ｗｋ０の立下りでＩＮＤＴ　ＣＫ７８　ｄ１がサンプリングされた信号であり、ＳＥＴＵＰ及びＨＯＬＤ条件を満足した信号となる。
【００７０】
図１８に示すように、ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ０と重なる場合、ｄａｔａ　ｅｎａｂｌｅは、ＥＮ　ｗｋ１が「１」の時、「１」となり、ＩＮＤＴ　ａｄｊｕｓｔはＥＮ　ｗｋ１の立下りでＩＮＤＴ　ＣＫ７８　ｄ１がサンプリングされた信号であり、ＳＥＴＵＰ及びＨＯＬＤ条件を満足した信号となる。
【００７１】
図１９に示すように、ｉｎｈｉｂｉｔの「１」がＥＮ　ｗｋ１と重なる場合、ｄａｔａ　ｅｎａｂｌｅは、ＥＮ　ｗｋ０が「１」の時、「１」となり、ＩＮＤＴ　ａｄｊｕｓｔはＥＮ　ｗｋ０の立下りでＩＮＤＴ　ＣＫ７８　ｄ１がサンプリングされた信号であり、ＳＥＴＵＰ及びＨＯＬＤ条件を満足した信号となる。
【００７２】
ＦＦ５１４＃ｊｉは、ＩＮＤＴ　ａｄｊｕｓｔをＣＫ１９の立ち上がりでサンプリングして、ＩＮＤＴ　ＣＫ１９を出力する。この時、ＣＫ１９の立ち上がりでは、ｉｎｈｉｂｉｔが立下っていること、ｉｎｈｉｂｉｔが「１」ではＩＮＤＴ　ａｄｊｕｓｔがサンプリングされていないことから、ＩＮＤＴ　ＣＫ１９はＣＫ１９についてＳＥＴＵＰ及びＨＯＬＤ条件を満足した信号となる。
【００７３】
以下、図９の伝送装置の動作説明をする。
【００７４】
（ａ）　ＩＦユニット４００＃ｉでの受信処理
ＩＦユニット４００＃ｉは、クロックをオーバヘッドデータ終端処理ユニット４０２＃ｊ及び主信号処理ユニット４０４に出力せずにオーバヘッドシリアルデータフレーム及びペイロードのみを出力する点を除いては、図５のＩＦユニット２００＃ｉと同様である。
【００７５】
（ｂ）　オーバヘッド処理
オーバヘッドデータ終端処理ユニット４０２＃ｊのクロック乗換部４８０＃ｊｉは、上述したようにデータ線４０８＃ｉｊのオーバヘッドシリアルデータフレームをＣＫ１９についてＳＥＴＵＰ及びＨＯＬＤ条件を満足したシリアルデータ信号ＩＮＤＴ　ＣＫ１９を出力する。同期＆ＯＨ　ＤＭＵＸ４８２＃ｊｉは、シリアルデータフレームの同期検出用コードによりフレーム同期を取り、ＣＲＣチェックを行ってから、ライン毎に同期を取ってバイトデータを抽出する。各ライン毎にバイトデータの先頭から順にレジスタ４８４＃ｊ中のラインに該当する領域に格納する。信号処理部４８６＃ｊはレジスタ４８４＃ｊより各ライン毎にバイトデータを読み出し処理をしてからレジスタ４８８＃ｊ中の該当ラインの領域にバイトを書き込む。ＯＨＭＵＸ４９０＃ｊｉはレジスタ４８８＃ｊより各ラインについて、バイトデータを読み出し、図７に示したシリアルデータ転送フォーマットに従ってフレームに多重化して、シリアルデータをデータ線４０８＃ｉｊ（ｉ＝１，…，ｍ）に出力する。
【００７６】
（ｃ）　ペイロード処理
主信号処理部ユニット４０４は、ライン毎のデータ線４１０＃ｉｊ（ｉ＝１〜ｍ）よりシリアルペイロードを上述したクロック乗換部４８０＃ｊｉと同様にして自装置クロックについてＳＥＴＵＰ及びＨＯＬＤ条件を満足するシリアルペイロードデータに変換する。ペイロードの各チャネルのバイトをクロスコネクトして、該当するＩＦユニット４００＃ｉに出力する。
【００７７】
（ｄ）　ＩＦユニット４００＃ｉでの送信処理
ＩＦユニット４００＃ｉ中のクロック乗換部４６０＃ｉｊは、データ線４０８＃ｉｊよりクロック乗換部４８０＃ｊｉと同様にして自ユニットのクロックについてＳＥＴＵＰ及びＨＯＬＤ条件を満足してシリアルデータを出力する。同期部４６０＃ｊは自ユニットのクロックに同期してシリアルデータを入力して、フレームバッファ４６２＃ｉｊ（ｊ＝１〜３）に書き込む。ＯＨＭＵＸ４６４＃ｉｋ（ｋ＝１〜４）は、該当ラインについて、各バイトの種類毎にフレームバッファ４６４＃ｉｊ（ｊ＝１〜３）よりバイトを読み出し、オーバヘッドにマッピングする。合成部４６６＃ｉｋは、データ信号線４１０＃ｉのペイロードを受信し、ペイロード及びオーバヘッドを同期フレームに収容する。ＥＯ部４７０＃ｉｋは同期フレームを電気／光信号に変換して、光伝送路に送信する。
【００７８】
第５実施形態
図２０は本発明の第５実施形態による伝送装置の構成図であり、図９中の構成要素と実質的に同一の構成要素には同一の符号を附している。図２０に示すように、伝送装置は、ＧＢＥＩＦユニット６００Ｗ，６００Ｐが追加されている。ＧＢＥＩＦユニット６００Ｗ，６００Ｐは現用／予備のユニットであり、実質的に同一であることからこれらを符号６００で表す。ＧＢＥＩＦユニット６００は、ギガビットイーサをインタフェースユニットであり、同期網ではなく非同期網を終端するユニットである。このように、ＧＢＥＩＦユニット６００を伝送装置に追加可能となったのは、上述したように、共通バス５６を通した信号線の数が少なくなったことから多くのユニットを伝送装置に搭載可能となったからである。
【００７９】
本発明は以下の付記を含むものである。
【００８０】
（付記１）　オーバヘッドとペイロードから構成される同期フレームをインタフェースする複数の送受信ユニット、オーバヘッドを処理する複数のオーバヘッドデータ終端処理ユニット、ペイロードを処理するペイロード処理ユニット及び前記ユニット間を接続するバックボードを有する伝送装置において、
受信した同期フレームの前記オーバヘッドデータの種類毎に分離する前記送受信ユニット内に設けられた分離部と、
前記各送受信ユニットと少なくとも一つの前記オーバヘッドデータ終端処理ユニット間を直接接続する前記バックボードに設けられた信号線と、
オーバヘッドデータの種類毎に前記同期フレームと同じ周期のオーバヘッドシリアルデータフレームに前記第１分離部から出力されるオーバヘッドデータ、データフレーム同期検出用コード及び誤り検出コードを収容して、当該種類毎に該当する前記信号線に出力する前記送受信ユニットに設けられた多重化部と、
オーバヘッドデータを格納する前記オーバヘッドデータ終端処理ユニット内に設けられたレジスタと、
前記レジスタに格納されたオーバヘッドデータを処理して、オーバヘッドデータを前記レジスタに格納する前記オーバヘッドデータ終端処理ユニットに設けられた信号処理部と、
とを具備したことを特徴とする伝送装置。
【００８１】
（付記２）　それぞれがオーバヘッドとペイロードから構成される同期フレームをインタフェースする複数の送受信ユニットを搭載する複数のインタフェースユニット、オーバヘッドを処理する複数のオーバヘッドデータ終端処理ユニット、ペイロードを処理するペイロード処理ユニット及び前記ユニット間を接続するバックボードを有する伝送装置において、
受信した同期フレームの前記オーバヘッドデータの種類毎に分離する前記送受信ユニット内に設けられた第１分離部と、
前記インタフェースユニットと少なくとも一つの前記オーバヘッドデータ終端処理ユニットとの間を接続する前記バックボードに設けられた信号線と、
オーバヘッドデータの種類毎に前記同期フレームと同じ周期のオーバヘッドシリアルデータフレームに前記複数の送受信ユニットの前記複数の第１分離部から出力されるオーバヘッドデータを多重化して、当該種類毎に該当する前記信号線に出力する前記インタフェースユニットに設けられた第１多重化部と、
オーバヘッドデータを格納する前記オーバヘッドデータ終端処理ユニット内に設けられたレジスタと、
前記オーバヘッドシリアルデータフレームに多重化されたオーバヘッドを分離して、前記レジスタに格納する前記オーバヘッドデータ終端処理ユニット内に設けられた第２分離部と、
前記レジスタに格納されたオーバヘッドデータを処理して、オーバヘッドデータを前記レジスタに格納する前記オーバヘッドデータ終端処理ユニットに設けられた信号処理部と、
前記オーバヘッドデータシリアルフレームにオーバヘッドを多重化して、前記信号線に出力する前記オーバヘッドデータ終端処理ユニット内に設けられた第２多重化部と、
前記オーバヘッドシリアルデータフレームに多重化されたオーバヘッドを分離する前記インタフェースユニット内に設けられた第３分離部と、
とを具備したことを特徴とする伝送装置。
【００８２】
（付記３）　前記信号線は、オーバヘッドシリアルデータフレームを乗せるシリアルデータ線と当該フレームに同期したクロック信号を乗せるクロック線から構成したことを特徴とする付記１又は２記載の伝送装置。
【００８３】
（付記４）　前記信号線は、オーバヘッドシリアルデータフレームを乗せるシリアルデータ線のみから構成したことを特徴とする付記１又は３記載の伝送装置。
【００８４】
（付記５）　前記オーバヘッドデータ終端処理ユニットは、オーバヘッドシリアルデータフレームのビットレートの整数倍高速な第１クロックに基づいてオーバヘッドシリアルデータフレームを受信し、前記第１クロックを分周した前記ビットレートと同一速度の第２クロックに基づいて、受信したオーバヘッドシリアルデータフレームをＳＥＴＵＰ及びＨＯＬＤ条件を満足するタイミングでサンプリングする第１クロック乗換部を更に具備したことを特徴とする付記４記載の伝送装置。
【００８５】
（付記６）　前記第１クロック乗換部は、前記第１装置内クロックに基づいてオーバヘッドデータを受信して、当該オーバヘッドシリアルデータフレームに収容された信号の最初の変化点を検出する検出部と、前記第１クロックに基づいて、サンプリング禁止期間を示すインヒビット信号及び当該サンプリング禁止期間とクロック遷移が重ならないような前記第２クロックを生成するインヒビット・クロック生成部と、当該最初の変化点に基づいて前記サンプリング禁止期間と重ならない有効期間を示すイネーブル信号を生成するイネーブル信号生成部と、前記第２クロックに基づいて前記有効期間中に前記オーバヘッドシリアルデータをラッチするラッチ回路とを具備したことを特徴とする付記５記載の伝送装置。
【００８６】
（付記７）　前記オーバヘッドデータ終端処理部は、前記第２クロックに基づいて、前記ラッチ回路より出力されるオーバヘッドシリアルデータと同期を取って、当該オーバヘッドデータに多重化されたオーバヘッドを分離して前記レジスタに書き込む同期・分離部を具備したことを特徴とする付記６記載の伝送装置。
【００８７】
（付記８）　前記インタフェースユニットは、オーバヘッドシリアルデータフレームのビットレートより整数倍高速な第３クロックに基づいてオーバヘッドシリアルデータフレームを受信し、前記第１クロックを分周した前記ビットレートと同一速度の第４クロックに基づいて、受信したオーバヘッドシリアルフレームをＳＥＴＵＰ及びＨＯＬＤ条件を満足するようサンプリングする第１クロック乗換部と、前記オーバヘッドデータ終端処理ユニット毎に設けられたフレームバッファと、前記第４クロックに基づいて同期を取って、当該オーバヘッドデータに多重化されたオーバヘッドを分離してオーバヘッドシリアルデータをフレームバッファに書き込む同期・分離部とを具備したことを特徴とする付記４記載の伝送装置。
【００８８】
（付記９）　前記オーバヘッドデータ終端処理ユニットにＡＰＳバイトを終端するユニットが含まれ、当該オーバヘッドデータ終端処理ユニットの信号処理部は前記レジスタに格納されたＡＰＳバイトを処理するＣＰＵであることを特徴とする付記１又は２記載の伝送装置。
【００８９】
【発明の効果】
以上説明した本発明によれば、複数のオーバヘッド終端処理部をそれぞれ主信号ユニット、クロックＩＦユニット、装置内監視ユニット等の内部に共存させ、送受信ユニットと接続することにより、オーバヘッドデータの処理を高速化することが可能となる。また、同種オーバヘッドデータ終端処理ユニットを複数接続することにより、あるオーバヘッドデータを処理するオーバヘッドデータ終端処理ユニットが障害状態に陥っても同種のオーバヘッドデータ終端処理ユニットが処理を代行することにより、そのオーバヘッドデータの終端処理が滞ることが無くなり、終端処理の二重化機能を備えることになり、装置運用への影響を最小限に抑えることが可能となる。
【００９０】
また、パラレルデータ線、クロック及びフレームバルス使用時と比較して使用する信号線を削減することができるので、各ユニット間の配線が容易になり、オーバヘッドデータ終端処理ユニットを複数接続することにより配線増加の影響を少なくすることが可能となる。更に、特殊な回路、特殊なインタフェース等を用いることなく小規模の平易な回路でシリアルデータの受け渡しをより少ない信号線で行うことが可能となる。
【００９１】
また、本発明によれば、従来のオーバヘッド終端処理ユニットが不必要になる。よって、装置の小型化が可能となる。または、その分、別のユニットを実装することもできるので、さらに処理能力の向上が可能となる。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明の第１実施形態による伝送装置の構成図である。
【図３】図２中の送受信ユニット及びオーバヘッドデータ終端処理ユニットの構成図である。
【図４】オーバヘッドシリアルデータフレームのフォマット及びクロックとシリアルデータを図である。
【図５】本発明の第２実施形態による伝送装置の構成図である。
【図６】図５中のＩＦユニット及びオーバヘッドデータ終端処理ユニットの構成図である。
【図７】オーバヘッドシリアルデータフレームフォーマットを示す図である。
【図８】本発明の第３実施形態による伝送装置の構成図である。
【図９】本発明の第４実施形態による伝送装置の構成図である。
【図１０】図９中のＩＦユニット及びオーバヘッドデータ終端処理ユニットの構成図である。
【図１１】図１０中のクロック乗換部の構成図である。
【図１２】図１１のタイムチャートである。
【図１３】図１１のタイムチャートである。
【図１４】図１１のタイムチャートである。
【図１５】図１１のタイムチャートである。
【図１６】図１１のタイムチャートである。
【図１７】図１１のタイムチャートである。
【図１８】図１１のタイムチャートである。
【図１９】図１１のタイムチャートである。
【図２０】本発明の第５実施形態による伝送装置の構成図である。
【図２１】従来の伝送装置の構成図である。
【符号の説明】
２０＃ｉ（ｉ＝１〜ｎ）　送受信ユニット
２２＃ｊ（ｊ＝１〜ｍ）　オーバヘッドデータ終端処理ユニット
２４　主信号処理ユニット
３０＃ｊ　レジスタ
３２＃ｊ　信号処理部
３４＃ｉｊ（ｉ＝１〜ｎ，ｊ＝１〜ｍ）　信号線
【図１】
2004112264.tif 000003
【図２】
2004112264.tif 000004
【図３】
2004112264.tif 000005
【図４】
2004112264.tif 000006
【図５】
2004112264.tif 000007
【図６】
2004112264.tif 000008
【図７】
2004112264.tif 000009
【図８】
2004112264.tif 000010
【図９】
2004112264.tif 000011
【図１０】
2004112264.tif 000012
【図１１】
2004112264.tif 000013
【図１２】
2004112264.tif 000014
【図１３】
2004112264.tif 000015
【図１４】
2004112264.tif 000016
【図１５】
2004112264.tif 000017
【図１６】
2004112264.tif 000018
【図１７】
2004112264.tif 000019
【図１８】
2004112264.tif 000020
【図１９】
2004112264.tif 000021
【図２０】
2004112264.tif 000022
【図２１】
2004112264.tif 000023