(57)【要約】【課題】実装面積の小さいスイッチングレギュレータの提供。【解決手段】スイッチングレギュレータの出力が入力される第１の端子と、基準電圧を発生させる基準電圧源と、前記基準電圧を分圧する分圧回路と、前記第１の端子の信号と前記分圧回路の出力信号が入力されるエラーアンプと、抵抗回路を有し前記抵抗回路の抵抗値により出力信号が異なる第１の回路ブロックと、方形波発信器を有し前記方形波発信器の出力信号と前記第１の回路ブロックの出力信号により信号を出力する第２の回路ブロックと、前記第２の回路ブロックの出力を受けて信号を出力する第１の回路と、前記方形波発信器の出力信号と前記第２の回路ブロックの出力信号を受けて信号を出力する第２の回路と、前記第２の回路の出力により出力信号が制御される第３の回路と、前記エラーアンプの出力と前記第３の回路の出力信号を受けて信号を出力するコンパレータと、を有する。【選択図】    図１
2004153922.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングレギュレータの出力が入力される第１の端子と、
基準電圧を発生させる基準電圧源と、
前記基準電圧を分圧する分圧回路と、
前記第１の端子の信号と前記分圧回路の出力信号が入力されるエラーアンプと、
抵抗回路を有し、前記抵抗回路の抵抗値により出力信号が異なる第１の回路ブロックと、
方形波発信器を有し、前記方形波発信器の出力信号と前記第１の回路ブロックの出力信号により信号を出力する第２の回路ブロックと、
前記方形波発信器の出力信号と前記第２の回路ブロックの出力信号を受けて信号を出力する論理回路と、
前記論理回路の出力により出力信号が制御される回路と、
前記エラーアンプの出力と前記第３の回路の出力信号を受けて信号を出力するコンパレータと、を有することを特徴とするスイッチングレギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスイッチングレギュレータの最大デューティ比調節方法に関する。
【０００２】
【従来の技術】
従来、図３の回路図に示されるような最大デューティ比の調節方法が知られていた。図３において、スイッチングレギュレータの出力電圧Ｖｏｕｔを抵抗２，３により分圧した電圧と基準電圧源４の電圧を比較するエラーアンプ１０と、エラーアンプ１０の出力電圧Ｖｒと三角波を発生する発振器１の出力電圧と抵抗５，６によって分圧された電圧Ｖｐとを比較するコンパレータ７によって構成される。
【０００３】
コンパレータ７の出力電圧ＥＸＴは、スイッチングレギュレータのスイッチングトランジスタを駆動する。コンパレータ７は図４に示すように、ＶｒとＶｐの小さい方の値と、発振器１の出力を比較する。
【０００４】
すなわち、Ｖｏｕｔ電圧が低下してＶｒの電圧レベルが大きくなっても、図４（ｂ）に示すように、ＥＸＴのデューティ比はＶｐによって決定される最大デューティ比を越えることはない。
【０００５】
また、従来の方法としては、同周波数で発振させた２つ目の発振回路によって最大デューティを調節しているものもある。（例えば、特許文献１参照。）
また、電源電圧に依存した電圧を出力する回路を用いて最大デューティ比を調節しているものもある。（例えば、特許文献２参照。）
【０００６】
【特許文献１】
特開２０００−２１７３４０号公報
【０００７】
【特許文献２】
特開平１１−２３５０２５号公報
【０００８】
【発明が解決しようとする課題】
しかし従来の最大デューティ比の調節方法では、Ｖｐを２つの抵抗５，６によって調節する必要がある。抵抗を２つ用いることによって、より広い実装面積を消費してしまうという問題点があった。
【０００９】
そこで本発明の目的は、従来のこのような問題点を解決するために、１つの抵抗を用いてスイッチングレギュレータの最大デューティ比を調節することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明のスイッチングレギュレータの最大デューティ比調節方法では、１つの抵抗の抵抗値のみを調節することによって、最大デューティ比を調節可能な回路を持つことを特徴としている。
【００１１】
本願発明にかかるスイッチングレギュレータは、スイッチングレギュレータの出力が入力される第１の端子と、基準電圧を発生させる基準電圧源と、前記基準電圧を分圧する分圧回路と、前記第１の端子の信号と前記分圧回路の出力信号が入力されるエラーアンプとを有する。さらに、抵抗回路を有し、前記抵抗回路の抵抗値により出力信号が異なる第１の回路ブロックと、方形波発信器を有し、前記方形波発信器の出力信号と前記第１の回路ブロックの出力信号により信号を出力する第２の回路ブロックとを有する。さらに、前記方形波発信器の出力信号と前記第２の回路ブロックの出力信号を受けて信号を出力する論理回路と、前記論理回路の出力により出力信号が制御される回路と、前記エラーアンプの出力と前記第回路の出力信号を受けて信号を出力するコンパレータと、を有することを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して説明する。図１は本発明の実施例を示すスイッチングレギュレータの回路図である。
【００１３】
定電流源２８と、トランジスタ２５、２７、２９と抵抗２６からなる回路ブロックＡが、トランジスタ２３のゲート電圧Ｖｒｅｆｄを作る。抵抗２６の抵抗値が大きくなると、Ｖｒｅｆｄが大きくなりトランジスタ２３は、より多くの電流を流す。逆に抵抗２６の抵抗値が小さくなると、Ｖｒｅｆｄが小さくなりトランジスタ２３を流れる電流は少なくなる。
【００１４】
方形波を出力する発振器２４と抵抗２６の大きさによって電流値が変化するトランジスタ２３と、コンデンサ２１からなる回路ブロックＢが、トランジスタ２０のゲート電圧Ｖｓを作る。
【００１５】
図２（ｂ）に示すように、発振器２４の出力電圧ＶｒがＬの時間にトランジスタ２３を流れる電流がコンデンサ２１を充電する。続いて図２（ｃ）に示すように、Ｖｓの電位がトランジスタ２０のスレッショルド電圧を上回るとインバータ３０の出力電圧Ｖｔが反転する。コンデンサ２１の充電が始まってから、Ｖｔが反転するまでの時間はトランジスタ２３の流す電流とコンデンサ２１の容量とトランジスタ２０のスレッショルド電圧の大きさによって決定される。
【００１６】
発振器２４の出力Ｖｒとインバータ３０の出力電圧ＶｔはＮＯＲ回路３１に入力される。図２（ｄ）に示すように、ＮＯＲ回路３１の出力電圧Ｖｕは、コンデンサ２１の充電が開始されてからＶｔが反転するまでの間でＨとなる。
【００１７】
ＶｕがＬの時、コンデンサ１７は定電流源１５によって充電される。図２（ｅ）に示すように、Ｖｘが完全にＬである時間はＶｕがＨの時間となる。
【００１８】
スイッチングレギュレータの出力電圧Ｖｏｕｔを抵抗１１，１２によって分圧した電圧と、基準電圧源１４の出力電圧とを比較するエラーアンプ１３の出力電圧は、コンパレータ１６によってＶｘと比較される。Ｖｏｕｔが低下するとエラーアンプ１３の出力電圧Ｖｚは低下し、コンパレータ１６の出力電圧ＥＸＴのデューティ比は増加するが、少なくともＶｘが完全にＬである時間はＥＸＴはＬとなる。
【００１９】
以上のことから、抵抗２６の抵抗値のみを調節することでＥＸＴの最大デューティ比を調節することができる。
【００２０】
【発明の効果】
以上、説明したように本発明のスイッチングレギュレータの最大デューティ調節方法によれば、１つの抵抗の抵抗値のみを調節することによって、最大デューティ比を調節することができる。これにより、回路に必要な抵抗を少なくすることができ、結果として、回路の実装面積を減らすことができる。
【図面の簡単な説明】
【図１】本発明の実施例を示すスイッチングレギュレータの回路構成図
【図２】図１の回路図に関わる波形図
【図３】従来のスイッチングレギュレータの回路構成図
【図４】図３の回路図に関わる波形図
【符号の説明】
１  三角波発振器
４，１４  基準電圧源
２，３，５，６，１１，１２，２６  抵抗
７，８，１６  コンパレータ
１０，１３  エラーアンプ
１５，１９，２８  定電流源
１７，２１  コンデンサ
９，１８，２０，２２，２３，２５，２７，２９  トランジスタ
２４  方形波発振器
３０  インバータ
３１  ＮＯＲ回路
【図１】
2004153922.tif 000003
【図２】
2004153922.tif 000004
【図３】
2004153922.tif 000005
【図４】
2004153922.tif 000006