(57)【要約】【課題】ＡＴＡ／ＡＴＡＰＩインタフェースを採用するホスト装置とデバイス装置との間の接続可能距離を延ばし、ホスト装置とデバイス装置の配置の自由度を上げることができるホスト側インタフェース装置やデバイス側インタフェース装置等を提供する。【解決手段】ＬＡＮバスコントローラ３３が受信した高速ＬＡＮのプロトコルのデータを、ＣＰＵ２１がＡＴＡＰＩプロトコルに変換すると共にＰＩＯ送信レジスタ１３がそのデータを一旦格納し、ＡＴＡＰＩバスコントローラ１１がＰＩＯ送信レジスタ１３からそのデータ読み出してホスト装置に送信する。このように受信は高速ＬＡＮのプロトコルであるため、ＡＴＡＰＩ規格の通信可能距離の制限に縛られない。また、ＰＩＯ送信レジスタ１３が受信データを一旦格納するため、その格納したデータを利用してＡＴＡＰＩ規格の通信タイミングを維持させることもできる。【選択図】　図２
2004094352.tif 000002
【特許請求の範囲】
【請求項１】
ＡＴＡ／ＡＴＡＰＩ信号を送受信してホスト装置と通信する第１のインタフェースと、
ＡＴＡ／ＡＴＡＰＩ以外のプロトコル信号を送受信して前記ホスト装置以外の他の装置と通信する第２のインタフェースと、
信号を記憶する記憶手段を有する制御部と、
を備えるホスト側インタフェース装置であって、
前記制御部は、前記第１のインタフェースが信号を受信するとその信号を前記第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングで前記第２のインタフェースに送信させ、逆に、前記第２のインタフェースが信号を受信するとその信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると所定のタイミングで前記第１のインタフェースに変換した信号を送信させると共に前記記憶手段に変換した信号を記憶し、その後は前記第２のインタフェースが信号を受信しなくても前記記憶手段に記憶した信号を前記ホスト装置からの指令に応じて前記第１のインタフェースに送信させることを特徴とするホスト側インタフェース装置。
【請求項２】
ＡＴＡ／ＡＴＡＰＩ信号を送受信してデバイス装置と通信する第１のインタフェースと、
ＡＴＡ／ＡＴＡＰＩ以外のプロトコル信号を送受信して請求項１に記載のホスト側インタフェース装置と通信する第２のインタフェースと、
制御部と、
を備えるデバイス側インタフェース装置であって、
前記制御部は、前記第１のインタフェースが信号を受信するとその信号を前記第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングで前記第２のインタフェースに送信させ、逆に、前記第２のインタフェースが信号を受信するとその信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると所定のタイミングで前記第１のインタフェースに変換した信号を送信させることを特徴とするデバイス側インタフェース装置。
【請求項３】
請求項１に記載のホスト側インタフェース装置と、
請求項２に記載のデバイス側インタフェース装置と、
を備えるインタフェースシステムであって、
前記ホスト側インタフェース装置の第２のインタフェースと前記デバイス側インタフェース装置の第２のインタフェースとは接続され、
前記ホスト側インタフェース装置の第１のインタフェースが信号を受信すると、前記ホスト側インタフェース装置の前記制御部は、受信した信号を前記ホスト側インタフェース装置の前記第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングで前記ホスト側インタフェース装置の前記第２のインタフェースに送信させ、前記デバイス側インタフェース装置の前記第２のインタフェースがその信号を受信すると、前記デバイス側インタフェース装置の前記制御部は、受信した信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると所定のタイミングで前記デバイス側インタフェース装置の前記第１のインタフェースに変換した信号を送信させ、
逆に、前記デバイス側インタフェース装置の前記第１のインタフェースが信号を受信すると、前記デバイス側インタフェース装置の前記制御部は、受信した信号を前記デバイス側インタフェース装置の前記第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングで前記デバイス側インタフェース装置の前記第２のインタフェースに送信させ、前記ホスト側インタフェース装置の前記第２のインタフェースがその信号を受信すると、前記ホスト側インタフェース装置の前記制御部は、受信した信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると所定のタイミングで前記ホスト側インタフェース装置の前記第１のインタフェースに変換した信号を送信させると共に変換した信号を前記記憶手段に記憶し、その後は前記ホスト側インタフェース装置の前記第２のインタフェースが信号を受信しなくても前記記憶手段に記憶した信号を前記ホスト装置からの指令に応じて前記ホスト側インタフェース装置の前記第１のインタフェースに送信させることを特徴とするインタフェースシステム。
【請求項４】
コンピュータに、
ＡＴＡ／ＡＴＡＰＩ信号を送受信してホスト装置と通信する第１のインタフェースが信号を受信するとその信号を、ＡＴＡ／ＡＴＡＰＩ以外のプロトコル信号を送受信して前記ホスト装置以外の他の装置と通信する第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングで前記第２のインタフェースに送信させる機能、
前記第２のインタフェースが信号を受信するとその信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると所定のタイミングで前記第１のインタフェースに変換した信号を送信させると共に記憶手段に変換した信号を記憶させ、その後は前記第２のインタフェースが信号を受信しなくても前記記憶手段に記憶させた信号を前記ホスト装置からの指令に応じて前記第１のインタフェースに送信させる機能を実現させるためのプログラム。
【請求項５】
コンピュータに、
ＡＴＡ／ＡＴＡＰＩ信号を送受信してデバイス装置と通信する第１のインタフェースが信号を受信するとその信号を、ＡＴＡ／ＡＴＡＰＩ以外のプロトコル信号を送受信して請求項１に記載のホスト側インタフェース装置と通信する第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングで前記第２のインタフェースに送信させる機能、
前記第２のインタフェースが信号を受信するとその信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると所定のタイミングで前記第１のインタフェースに変換した信号を送信させる機能を実現させるためのプログラム。
【請求項６】
ホスト側インタフェース装置と、デバイス側インタフェース装置とを備えた車両用のインタフェースシステムであって、
前記ホスト側インタフェース装置がホスト装置からＡＴＡ／ＡＴＡＰＩ信号を受信すると、前記ホスト側インタフェース装置はその信号を他のプロトコル信号に変換して前記デバイス側インタフェース装置に送信し、前記デバイス側インタフェース装置が前記ホスト側インタフェース装置から前記他のプロトコル信号を受信すると、前記デバイス側インタフェース装置はその信号をＡＴＡ／ＡＴＡＰＩ信号に変換してデバイス装置に送信し、
逆に、前記デバイス側インタフェース装置がデバイス装置からＡＴＡ／ＡＴＡＰＩ信号を受信すると、前記デバイス側インタフェース装置はその信号を他のプロトコル信号に変換して前記ホスト側インタフェース装置に送信し、前記ホスト側インタフェース装置が前記デバイス側インタフェース装置から前記他のプロトコル信号を受信すると、前記ホスト側インタフェース装置はその信号をＡＴＡ／ＡＴＡＰＩ信号に変換してホスト装置に送信することを特徴とする車両用のインタフェースシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
ＡＴＡ／ＡＴＡＰＩインタフェースを備えた装置間を接続するインタフェース装置等に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
近年、例えばカーナビゲーションシステムにおける地図データ等の情報記憶媒体としてＣＤ−ＲＯＭやＤＶＤ−ＲＯＭが一般的に用いられている。そして、ＣＤ−ＲＯＭドライブやＤＶＤ−ＲＯＭドライブとカーナビゲーションシステムの本体装置とは、ＡＴＡＰＩインタフェースと呼ばれるＡＮＳＩで標準化されたインタフェース規格によって接続されることが一般的である。
【０００３】
ところが、このＡＴＡＰＩインタフェースの規格では、ＣＤ−ＲＯＭドライブやＤＶＤ−ＲＯＭドライブのようなデバイス装置と、ナビゲーション装置の本体装置のようなホスト装置とは、０．４６ｍ以内の長さのケーブルで結ばれる必要がある。そのため、ホスト装置とデバイス装置との設置については、十分に位置関係を考慮する必要がある。また、ＣＤ−ＲＯＭドライブやＤＶＤ−ＲＯＭドライブに加えてハードディスクを使用する場合もあるが、ハードディスクの場合に使用するＡＴＡインタフェースについても同様の制限があり、設置については十分に位置関係を考慮する必要がある。
【０００４】
このような理由から、カーナビゲーションシステムの場合は、本体装置とＣＤ−ＲＯＭドライブやＤＶＤ−ＲＯＭドライブとを近接させ、ディスプレイ装置を切り離してケーブルで接続する方法が採られる場合が多い。しかし、この方法では映像信号（例えばＲ、Ｇ、Ｂ、Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤｏｔＣｌｏｃｋ等）を伝送させるために多くのケーブルが必要となり、車両全体のケーブルの増大やケーブルの取り回しによる画質の劣化をもたらしていた。また、ＣＤ−ＲＯＭドライブやＤＶＤ−ＲＯＭドライブは、他の装置に比べて比較的大きな装置であるためトランク等のようなディスプレイ装置や本体装置とは離れた場所に設置したいという要望もあった。
【０００５】
本発明は、このような問題に鑑みなされたものであり、ＡＴＡ／ＡＴＡＰＩインタフェースを採用するホスト装置とデバイス装置との間の接続可能距離を延ばし、ホスト装置とデバイス装置の配置の自由度を上げることができるホスト側インタフェース装置やデバイス側インタフェース装置等を提供することを目的とする。
【０００６】
【課題を解決するための手段及び発明の効果】
上記課題を解決するためになされた請求項１に記載のホスト側インタフェース装置の制御部は以下のように動作する。第１のインタフェースがホスト装置からＡＴＡ／ＡＴＡＰＩ信号を受信すると、その信号を第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングで第２のインタフェースに送信させる。逆に、第２のインタフェースがホスト装置ではない他の装置からＡＴＡ／ＡＴＡＰＩ信号以外のプロトコル信号を受信すると、その信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると変換した信号を所定のタイミングで第１のインタフェースに送信させると共に変換した信号を記憶手段に記憶し、その後は第２のインタフェースが信号を受信しなくても記憶手段に記憶した信号をホスト装置からの指令に応じて第１のインタフェースに送信させる。尚、所定のタイミングというのは、通信に使用されるプロトコルの規定にしたがったタイミングを意味する。また、記憶手段が記憶する信号としては、例えばステータス情報が考えられる。
【０００７】
また、このようなホスト側インタフェース装置に対応したデバイス側インタフェース装置としては請求項２に記載のような制御部を備えたデバイス側インタフェース装置であるとよい。すなわち、第１のインタフェースがデバイス装置からＡＴＡ／ＡＴＡＰＩ信号を受信するとその信号を第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングで第２のインタフェースに送信させる。逆に、第２のインタフェースが信号を受信するとその信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると所定のタイミングで第１のインタフェースに変換した信号を送信させる。尚、所定のタイミングというのは、通信に使用されるプロトコルの規定にしたがったタイミングを意味する。
【０００８】
そして、このようなホスト側インタフェース装置とデバイス側インタフェース装置とを組み合わせて用いる場合は、請求項３に記載のようなインタフェースシステムとして用いるとよい。すなわち、ホスト側インタフェース装置の第１のインタフェースがホスト装置からＡＴＡ／ＡＴＡＰＩ信号を受信すると、ホスト側インタフェース装置の制御部が、受信した信号をホスト側インタフェース装置の第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングでホスト側インタフェース装置の第２のインタフェースに送信させる。そして、デバイス側インタフェース装置の第２のインタフェースがその信号を受信すると、デバイス側インタフェース装置の制御部は、受信した信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると所定のタイミングでデバイス側インタフェース装置の第１のインタフェースに変換した信号を送信させる。
【０００９】
また、デバイス側インタフェース装置の第１のインタフェースがデバイス装置からＡＴＡ／ＡＴＡＰＩ信号を受信すると、デバイス側インタフェース装置の制御部が、受信した信号をデバイス側インタフェース装置の第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングでデバイス側インタフェース装置の第２のインタフェースに送信させる。そして、ホスト側インタフェース装置の第２のインタフェースがその信号を受信すると、ホスト側インタフェース装置の制御部は、受信した信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると所定のタイミングで変換した信号をホスト側インタフェース装置の第１のインタフェースに送信させる。そして更に、変換した信号を記憶手段に記憶し、その後はホスト側インタフェース装置の第２のインタフェースから信号を受信しなくても記憶手段に記憶した信号をホスト装置からの指令に応じてホスト側インタフェース装置の第１のインタフェースに送信させる。
【００１０】
このように本インタフェースシステムは、ＡＴＡ／ＡＴＡＰＩ信号を他のプロトコル信号に変換して通信を行うため、その通信にＡＴＡ／ＡＴＡＰＩ信号より装置間の接続距離が長いプロトコルを用いれば、装置間の接続距離を延ばすことができる。そして、ホスト側インタフェース装置の第２のインタフェースがデバイス側インタフェース装置の第２のインタフェースから信号を受信できなくても、ホスト側インタフェース装置の制御部は、記憶手段に記憶した信号をホスト側インタフェース装置の第１のインタフェースを介してホスト装置に送信する。このためホスト装置に対して信号が正常に受信できているように見せることができる。つまり、ホスト側インタフェース装置の第２のインタフェースとデバイス側インタフェース装置の第２のインタフェースとを介してやりとりされる信号の許容可能な遅延時間が大きくなり、ホスト側インタフェース装置の第２のインタフェースとデバイス側インタフェース装置の第２のインタフェースとの間の接続距離を延ばしてもＡＴＡ／ＡＴＡＰＩ信号の通信を正常に行うことができる。したがって、ホスト装置及びデバイス装置の配置の自由度を上げることができる。
【００１１】
ところで、請求項４に記載のように、プログラムを用いてコンピュータに以下のような機能を実現させるようにしてもよい。つまり、第１のインタフェースが信号を受信するとその信号を、第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングで第２のインタフェースに送信させる機能。そして、第２のインタフェースが信号を受信するとその信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると所定のタイミングで第１のインタフェースに変換した信号を送信させると共に記憶手段に変換した信号を記憶させ、その後は第２のインタフェースが信号を受信しなくても記憶手段に記憶させた信号をホスト装置からの指令に応じて第１のインタフェースに送信させる機能である。
【００１２】
また、請求項５に記載のように、プログラムを用いてコンピュータに以下のような機能を実現させるようにしてもよい。つまり、第１のインタフェースが信号を受信するとその信号を、第２のインタフェースのプロトコル信号に変換し、信号を変換すると所定のタイミングで第２のインタフェースに送信させる機能。そして、第２のインタフェースが信号を受信するとその信号をＡＴＡ／ＡＴＡＰＩ信号に変換し、信号を変換すると所定のタイミングで第１のインタフェースに変換した信号を送信させる機能である。
【００１３】
このようなプログラムは、磁気ディスク、光磁気ディスク、メモリカード等のコンピュータが読み取り可能な記録媒体に記録し、必要に応じてコンピュータにロードして起動することにより用いることができる。また、ネットワークを介してロードして起動することにより用いることもできる。したがって、機能アップ等を容易に行うことができる。
【００１４】
また、請求項６に記載のような、ホスト側インタフェース装置と、デバイス側インタフェース装置とを備えた車両用のインタフェースシステムも考えられる。このようにＡＴＡ／ＡＴＡＰＩ信号を他のプロトコル信号に変換させて伝送するため、ＡＴＡ／ＡＴＡＰＩ信号より装置間の接続距離を長くすることができるプロトコルを用いるようにすれば、ホスト装置とデバイス装置との間の接続距離を延ばすことができる。したがって、ホスト装置及びデバイス装置の配置の自由度を上げることができる。
【００１５】
尚、例えばカーナビゲーションシステムの場合について言えば、デバイス装置に相当するＣＤ−ＲＯＭドライブやＤＶＤ−ＲＯＭドライブ等と、ホスト装置に相当する本体装置とを離し、本体装置をよりディスプレイ装置に近づけることができる。その結果、映像信号を伝送させるためのケーブルを短くさせて、車両全体のケーブルの増大やケーブルの取り回しによる画質の劣化を減少させることができる。
【００１６】
【発明の実施の形態】
以下、本発明が適用された実施例について図面を用いて説明する。尚、本発明の実施の形態は、下記の実施例に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうることは言うまでもない。
【００１７】
図１は実施例の車両用ＤＶＤ再生システムの概略構成図である。本ＤＶＤ再生システムは、ＤＶＤドライブ１と、デバイス側インタフェース装置３と、ホスト側インタフェース装置５と、ＭＰＥＧ２デコーダ７と、ディスプレイ９とを備える。
【００１８】
ＤＶＤドライブ１は、ＡＴＡＰＩインタフェースを備えた一般的なＤＶＤドライブであり、本発明のデバイス装置に相当する。
デバイス側インタフェース装置３は、プロトコル変換等を行うインタフェース装置であり、ＡＴＡＰＩインターフェース（第１のインタフェースに相当）と高速ＬＡＮインタフェース（第２のインタフェースに相当）とを備える。ＡＴＡＰＩインタフェースはＤＶＤドライブ１のＡＴＡＰＩインタフェースに接続され、高速ＬＡＮインタフェースは後述するホスト側インタフェース装置５に接続される。
【００１９】
ホスト側インタフェース装置５は、プロトコル変換等を行うインタフェース装置であり、ＡＴＡＰＩインターフェース（第１のインタフェースに相当）と高速ＬＡＮインタフェース（第２のインタフェースに相当）とを備える。ＡＴＡＰＩインタフェースは後述するＭＰＥＧ２デコーダ７のＡＴＡＰＩインタフェースに接続され、高速ＬＡＮインタフェースはデバイス側インタフェース装置３に接続される。
【００２０】
ＭＰＥＧ２デコーダ７は、ＭＰＥＧ２データをデコードして後述するディスプレイ９に映像を表示させるための映像信号に変換する。また、ホストインタフェース装置と通信をするＡＴＡＰＩインタフェースと、ディスプレイ９に映像信号を供給する映像信号出力インタフェースとを備える。
【００２１】
ディスプレイ９は、映像信号入力インタフェースと映像を表示する表示部とを備え、映像信号入力インタフェースを介してＭＰＥＧ２デコーダ７から受け取った映像信号を表示部に表示する。表示部は例えば、ＬＣＤやＣＲＴ等から構成される。
【００２２】
次に、ホスト側インタフェース装置５の内部構造について、図２のブロック図を用いて説明する。
ホスト側インタフェース装置５は主に、ＡＴＡＰＩバスコントローラ１１、ＰＩＯ送信レジスタ１３、ＰＩＯ受信レジスタ１５、ＡＴＡＰＩ制御レジスタ１７、ＣＰＵバスコントローラ１９、ＣＰＵ２１、ＬＡＮ送信レジスタ２５、ＬＡＮ受信レジスタ２７、ＬＡＮ制御レジスタ２９、ＤＭＡ受信レジスタ３１及びＬＡＮバスコントローラ３３を備える。
【００２３】
ＡＴＡＰＩバスコントローラ１１は、ＰＩＯ送信レジスタ１３、ＰＩＯ受信レジスタ１５、ＡＴＡＰＩ制御レジスタ１７及びＤＭＡ受信レジスタ３１と通信をすると共に、ＡＴＡＰＩケーブル３５を介してＭＰＥＧ２デコーダ７に接続され、そのＡＴＡＰＩケーブル３５上の通信をコントロールする。
【００２４】
ＰＩＯ送信レジスタ１３は、ＡＴＡＰＩバスコントローラ１１とＣＰＵバスコントローラ１９との間に設置され、ステータスを保持するステータスレジスタとデータを保持するデータレジスタとを備える。尚、ＰＩＯ送信レジスタ１３はＦＩＦＯ構造となっている。また、ＰＩＯ送信レジスタ１３は、特許請求の範囲の請求項１における記憶手段に相当する。
【００２５】
ＰＩＯ受信レジスタ１５は、ＡＴＡＰＩバスコントローラ１１とＣＰＵバスコントローラ１９との間に設置され、コマンドを保持するコマンドレジスタとデータを保持するデータレジスタとを備える。尚、ＰＩＯ受信レジスタ１５はＦＩＦＯ構造となっている。
【００２６】
ＡＴＡＰＩ制御レジスタ１７は、ＡＴＡＰＩバスコントローラ１１とＣＰＵバスコントローラ１９との間に設置され、ＡＴＡＰＩ通信を制御するためのレジスタである。
ＣＰＵバスコントローラ１９は、ＰＩＯ送信レジスタ１３、ＰＩＯ受信レジスタ１５，ＡＴＡＰＩ制御レジスタ１７、ＣＰＵ２１、ＬＡＮ送信レジスタ２５、ＬＡＮ受信レジスタ２７及びＬＡＮ制御レジスタ２９の間の通信を制御する。
【００２７】
ＣＰＵ２１は、リアルタイムにＡＴＡＰＩプロトコルと高速ＬＡＮプロトコルとを相互に変換できる程度の処理能力を持ったＣＰＵであり、ホスト側インタフェース装置５の各部をプログラムに基づいて統括的に制御する。
ＬＡＮ送信レジスタ２５は、ＣＰＵバスコントローラ１９とＬＡＮバスコントローラ３３との間に設置され、ＣＰＵバスコントローラ１９からデータを受け取ると一旦そのデータを記憶し、ＬＡＮバスコントローラ３３からの指令によって記憶したデータをＬＡＮバスコントローラ３３に送る。
【００２８】
ＬＡＮ受信レジスタ２７は、ＣＰＵバスコントローラ１９とＬＡＮバスコントローラ３３との間に設置され、ＬＡＮバスコントローラ３３からデータを受け取ると一旦そのデータを記憶し、ＣＰＵバスコントローラ１９からの指令によって記憶したデータをＣＰＵバスコントローラ１９に送る。
【００２９】
ＬＡＮ制御レジスタ２９は、ＣＰＵバスコントローラ１９とＬＡＮバスコントローラ３３との間に設置され、高速ＬＡＮ通信を制御するためのレジスタである。
ＬＡＮバスコントローラ３３は、ＬＡＮ送信レジスタ２５、ＬＡＮ受信レジスタ２７、ＬＡＮ制御レジスタ２９及びＤＭＡ受信レジスタ３１と通信をすると共に、ＬＡＮケーブル３７を介してデバイス側インタフェース装置３に接続され、そのＬＡＮケーブル３７上の通信をコントロールする。
【００３０】
ＤＭＡ受信レジスタ３１は、ＣＰＵ２１を介さずにＬＡＮバスコントローラ３３からＡＴＡＰＩバスコントローラ１１へデータを転送（いわゆるＤＭＡ転送）するときに使用するレジスタである。ＤＭＡ受信レジスタ３１はＦＩＦＯ構造となっている。
【００３１】
尚、ＰＩＯ送信レジスタ１３、ＰＩＯ受信レジスタ１５、ＡＴＡＰＩ制御レジスタ１７、ＣＰＵバスコントローラ１９、ＣＰＵ２１、ＬＡＮ送信レジスタ２５、ＬＡＮ受信レジスタ２７及びＬＡＮ制御レジスタ２９が特許請求の範囲の請求項１における制御部に相当する。
【００３２】
次に、デバイス側インタフェース装置３の内部構造について、図３のブロック図を用いて説明する。デバイス側インタフェース装置３はホスト側インタフェース装置７に類似しているため相違点を中心に説明する。
デバイス側インタフェース装置３は、主に、ＡＴＡＰＩバスコントローラ４１、ＡＴＡＰＩ制御レジスタ４３、ＣＰＵバスコントローラ４５、ＣＰＵ４７、ＬＡＮ送信レジスタ５１、ＬＡＮ受信レジスタ５３、ＬＡＮ制御レジスタ５５、ＬＡＮバスコントローラ５９及びＤＭＡ送信レジスタ５７を備える。
【００３３】
ＡＴＡＰＩバスコントローラ４１は、ＡＴＡＰＩ制御レジスタ４３及びＤＭＡ送信レジスタ５７と通信をすると共に、ＡＴＡＰＩケーブル６１を介してＤＶＤドライブ１に接続され、そのＡＴＡＰＩケーブル６１上の通信をコントロールする。
【００３４】
ＡＴＡＰＩ制御レジスタ４３は、ＡＴＡＰＩバスコントローラ４１とＣＰＵバスコントローラ４５との間に設置され、ＡＴＡＰＩ通信を制御するためのレジスタである。
ＣＰＵバスコントローラ４５は、ＡＴＡＰＩ制御レジスタ４３、ＣＰＵ４７、ＬＡＮ送信レジスタ５１、ＬＡＮ受信レジスタ５３及びＬＡＮ制御レジスタ５５の間の通信を制御する。
【００３５】
ＣＰＵ４７、ＬＡＮ送信レジスタ５１、ＬＡＮ受信レジスタ５３、ＬＡＮ制御レジスタ５５、ＬＡＮバスコントローラは、それぞれ図２を参照して説明したホスト側インタフェース装置５のＣＰＵ２１、ＬＡＮ送信レジスタ２５、ＬＡＮ受信レジスタ２７、ＬＡＮ制御レジスタ２９、ＬＡＮバスコントローラ３３と同様である。
【００３６】
ＤＭＡ送信レジスタ５７は、ＣＰＵ４７を介さずにＡＴＡＰＩバスコントローラ４１からＬＡＮバスコントローラ５９へデータを転送（いわゆるＤＭＡ転送）するときに使用するレジスタである。ＤＭＡ送信レジスタ５７はＦＩＦＯ構造となっている。
【００３７】
尚、ＡＴＡＰＩ制御レジスタ４３、ＣＰＵバスコントローラ４５、ＣＰＵ４７、ＬＡＮ送信レジスタ５１、ＬＡＮ受信レジスタ５３及びＬＡＮ制御レジスタ５５が特許請求の範囲の請求項２における制御部に相当する。
次に、ホスト側インタフェース装置５の主な動作について説明する。本ＤＶＤ再生システムでは、ホスト装置であるＭＰＥＧ２デコーダ７からの指令に従って動作する。
【００３８】
（１）ＡＴＡＰＩコマンド受信処理
ＡＴＡＰＩバスコントローラ１１は、ＭＰＥＧ２デコーダ７からレジスタ情報（Ｄｅｖｉｃｅ　Ｃｏｎｔｒｏｌ、Ｆｅａｔｕｒｅ、Ｓｅｃｔｏｒ　Ｃｏｕｎｔ、Ｓｅｃｔｏｒ　Ｎｕｍｂｅｒ、Ｂｙｔｅ　Ｃｏｕｎｔ　ＬＳＢ、Ｂｙｔｅ　Ｃｏｕｎｔ　ＭＳＢ、Ｄｅｖｉｃｅ／Ｈｅａｄ、Ｃｏｍｍａｎｄ）を受け取ると、一旦ＰＩＯ受信レジスタ１５に保存させる。ＡＴＡＰＩバスコントローラ１１は、ＰＩＯ受信レジスタ１５がレジスタ情報の保存を完了すると、ＡＴＡＰＩ制御レジスタ１７にある割り込みフラグを立ててＣＰＵ２１に完了を通知すると共に、ＢＳＹフラグ（アクセス禁止フラグ）を立ててＣＰＵ２１が動作中であることをＭＰＥＧ２デコーダ７に知らせる。
【００３９】
通知を受けたＣＰＵ２１は、ＣＰＵバスコントローラ１９を介してＰＩＯ受信レジスタ１５からコマンドやステータス情報を読み込み、そのコマンドに応じた処理、例えば高速ＬＡＮのコマンドに変換して後述するＬＡＮコマンド・ＬＡＮパケットデータ送信処理等を行う。
【００４０】
（２）ＡＴＡＰＩパケットデータ受信処理
ＡＴＡＰＩバスコントローラ１１は、ＭＰＥＧ２デコーダ７からＡＴＡＰＩパケットデータを受け取ると、一旦ＰＩＯ受信レジスタ１５に保存させる。ＡＴＡＰＩバスコントローラ１１は、６ワード受信した段階でＡＴＡＰＩ制御レジスタ１７にある割り込みフラグを立ててＣＰＵ２１に受信完了を通知すると共に、ＢＳＹフラグを立ててＣＰＵ２１が動作中であることをＭＰＥＧ２デコーダ７に知らせる。
【００４１】
通知を受けたＣＰＵ２１は、ＣＰＵバスコントローラ１９を介してＰＩＯ受信レジスタ１５からパケットデータを読み込み、ＰＩＯ受信レジスタ１５から全てのパケットデータを読み込むと前述の割り込みフラグとＢＳＹフラグを解除させる。尚、ＡＴＡＰＩバスコントローラ１１からＰＩＯ受信レジスタ１５へのパケットデータの書き込み動作と、ＰＩＯ受信レジスタ１５からＣＰＵバスコントローラ１９を介してＣＰＵ２１への読み込み動作は、ＰＩＯ受信レジスタ１５がＦＩＦＯ構造であるため同時に行うことができる。
【００４２】
パケットデータを受信したＣＰＵ２１はパケットデータを解析し、高速ＬＡＮのパケットに変換する等して、後述するＬＡＮコマンド・パケットデータ送信処理を行う。
（３）ＡＴＡＰＩステータス送信処理
ホスト側インタフェース装置５は、デバイス側インタフェース装置３を介してＤＶＤドライブ１のレジスタ情報（Ａｌｔ．Ｓｔａｔｕｓ、Ｅｒｒｏｒ、Ｉｎｔｅｒｒｕｐｔ　Ｒｅａｓｏｎ、Ｓｅｃｔｏｒ　Ｎｕｍｂｅｒ、Ｂｙｔｅ　Ｃｏｕｎｔ　ＬＳＢ、Ｂｙｔｅ　Ｃｏｕｎｔ　ＭＳＢ、Ｄｅｖｉｃｅ／Ｈｅａｄ、Ｓｔａｔｕｓ）を受け取るとＰＩＯ送信レジスタ１３にその情報を書き込む。そのため、ＭＰＥＧ２デコーダ７がホスト側インタフェース装置５に対してＤＶＤドライブ１のレジスタ情報を問い合わせると、ホスト側インタフェース装置５は、ＰＩＯ送信レジスタ１３に書き込んだレジスタ情報をＭＰＥＧ２デコーダ７にＡＴＡＰＩバスコントローラ１１を介して送信する。
【００４３】
（４）ＡＴＡＰＩパケットデータ送信処理
まずＣＰＵ２１は、ＣＰＵバスコントローラ１９を介してＰＩＯ送信レジスタ１３にパケットデータを格納させる。そして、ＣＰＵ２１はＣＰＵバスコントローラ１９を通じてＡＴＡＰＩ制御レジスタ１７のＢＳＹフラグをクリアすると共にＤＲＱ（データリクエスト）フラグをセットする。
【００４４】
続いて、ＡＴＡＰＩバスコントローラ１１がＰＩＯ送信レジスタ１３からパケットデータを読み出してＭＰＥＧ２デコーダ７に対して送信を行う。全てのデータを送信し終えるとＡＴＡＰＩバスコントローラ１１は、ＢＳＹフラグをセット、ＤＲＱフラグをクリアする。
【００４５】
（５）ＡＴＡＰＩストリームデータ送信処理
ＬＡＮバスコントローラ３３がストリームデータを受信するとＤＭＡ受信レジスタ３１に送信し、ＤＭＡ受信レジスタ３１は一旦受け取ったストリームデータを保持する。ＣＰＵ２１によりＡＴＡＰＩ制御レジスタ１７のＤＭＡ許可フラグがセットされると共に、ＡＴＡＰＩバスコントローラ１１を通じてＭＰＥＧ２デコーダ７にＤＭＡＲＱ信号（ＤＭＡ転送開始要求信号）が送信される。その後、ＡＴＡＰＩバスコントローラ１１は、ＤＭＡ受信レジスタ３１からストリームデータを読み出して、ＭＰＥＧ２デコーダ７に送信する。全てのデータを読み出すと、ＡＴＡＰＩバスコントローラ１１は、ＭＰＥＧ２デコーダ７へのＤＭＡＲＱ信号を解除してストリームデータの送信処理を停止する。
【００４６】
（６）ＬＡＮコマンド・ＬＡＮパケットデータ送信処理
まず、ＣＰＵ２１がＣＰＵバスコントローラ１９を介してＬＡＮ送信レジスタ２５に送信コマンド又は送信パケットデータを書き込む。続いてＬＡＮバスコントローラ３３が、高速ＬＡＮのプロトコルに準じたタイミングでコマンド又はパケットデータを送信する。ＬＡＮバスコントローラ３３は、コマンド又はパケットデータの送信を完了すると、ＬＡＮ制御レジスタ２９に完了した旨のフラグを立てて、ＣＰＵバスコントローラ１９を通じてＣＰＵ２１に通知する。
【００４７】
（７）ＬＡＮコマンド・ＬＡＮパケットデータ受信処理
ＬＡＮバスコントローラ３３がコマンド又はパケットデータを受信すると、ＬＡＮ制御レジスタ２９にある割り込みフラグをセットし、ＬＡＮ受信レジスタ２７がコマンド又はパケットデータを格納する。ＣＰＵ２１はＣＰＵバスコントローラ１９を通じてＬＡＮ制御レジスタ２９の割り込みフラグを確認すると、ＣＰＵバスコントローラ１９を介してＬＡＮ受信レジスタ２７からコマンド又はパケットデータを読み出す。
【００４８】
（８）ＬＡＮストリームデータ受信処理
ＬＡＮストリームデータの受信は、プロトコルに準じた単位バイトのストリームデータをＬＡＮバスコントローラ３３が受信すると、ＤＭＡ受信レジスタ３１に転送し、ＬＡＮ制御レジスタ２９とＣＰＵバスコントローラ１９とを経由してＣＰＵ２１に転送した旨を通知する。その後は、ＣＰＵ２１が前述したＡＴＡＰＩストリームデータ送信処理にしたがってＡＴＡＰＩバスコントローラ１１に、ＤＭＡ受信レジスタ３１からストリームデータを読み出させ、ＭＰＥＧ２デコーダ７にストリームデータを送信する。
【００４９】
次に、デバイス側インタフェース装置３の主な動作について説明する。
（１）ＡＴＡＰＩコマンド・ＡＴＡＰＩパケットデータ送信処理
ＡＴＡＰＩコマンド及びＡＴＡＰＩパケットデータのＤＶＤドライブ１への送信は、ＣＰＵ４７からＣＰＵバスコントローラ４５及びＡＴＡＰＩバスコントローラ４１を経由してＤＶＤドライブ１に遅延なく（レジスタを経由することなく）送信される。ＡＴＡＰＩ制御レジスタ４３は、ＡＴＡＰＩ通信の状態を確認するため等に用いられる。
【００５０】
（２）ＡＴＡＰＩステータス・ＡＴＡＰＩパケットデータ受信処理
ＡＴＡＰＩバスコントローラ４１がＤＶＤドライブ１からＡＴＡＰＩステータス（レジスタ情報）又はＡＴＡＰＩパケットデータを受信すると、ＡＴＡＰＩバスコントローラ４１は、ＤＶＤドライブ１からＡＴＡＰＩバスコントローラ４１及びＣＰＵバスコントローラ４５を経由してＡＴＡＰＩステータス又はＡＴＡＰＩパケットデータをＣＰＵ４７に送信する。ＣＰＵ４７は、ＡＴＡＰＩバスコントローラ４１から遅延なく（レジスタを経由することなく）ＡＴＡＰＩステータス又はＡＴＡＰＩパケットデータを受信する。
【００５１】
（３）ＡＴＡＰＩストリームデータ受信処理
ＣＰＵ４７がＣＰＵバスコントローラ４５を通じてＡＴＡＰＩ制御レジスタ４３のＤＭＡ許可フラグをセットした状態で、ＡＴＡＰＩバスコントローラ４１がＤＶＤドライブ１からのＤＭＡＲＱを検知すると、ＡＴＡＰＩバスコントローラ４１はＡＴＡＰＩストリームデータの受信を開始する。ＡＴＡＰＩバスコントローラ４１は、ＡＴＡＰＩストリームデータを受信するとＤＭＡ送信レジスタ５７に送信し、ＤＭＡ送信レジスタ５７がＡＴＡＰＩストリームデータを一旦格納する。ＡＴＡＰＩバスコントローラ４１は、ＡＴＡＰＩストリームデータの受信を完了するとＡＴＡＰＩ制御レジスタ４３のＡＴＡＰＩストリームデータ完了フラグをセットしてＣＰＵ４７に完了を通知する。
【００５２】
（４）ＬＡＮコマンド・ＬＡＮパケット送受信処理
本処理は、上述したホスト側インタフェース装置５のＬＡＮコマンド・ＬＡＮパケットデータ送信処理及びＬＡＮコマンド・ＬＡＮパケット受信処理と同様の手順であり、対応するバスコントローラやレジスタが同様に機能する。
【００５３】
（５）ＬＡＮストリームデータ送信処理
ＣＰＵ４７がＣＰＵバスコントローラ４５を介してＬＡＮ制御レジスタ５５のＬＡＮストリームデータ送信開始フラグをセットすると、ＬＡＮバスコントローラ５９が、ＤＭＡ送信レジスタ５７に格納されたストリームデータを読み出して高速ＬＡＮのプロトコルに準じたタイミングでホスト側インタフェース装置５に送信する。ＬＡＮバスコントローラ５９は、送信が完了するとＬＡＮ制御レジスタ５５のＬＡＮストリームデータ送信完了フラグをセットしてＣＰＵ４７に完了を通知する。
【００５４】
次に、ＭＰＥＧ２デコーダ７がＲＥＡＤコマンドを発行する際の動作を例に挙げて全体の動作を説明する。尚、説明には図４のタイムチャートを用いて説明する。
まず、ホスト側インタフェース装置５が以前取得して保持しているＤＶＤドライブ１の状態（Ｓ１００）を、ＭＰＥＧ２デコーダ７が読み出す（Ｓ１０５）。ここで言う「以前取得して保持しているＤＶＤドライブ１の状態」というのは、前述したホスト側インタフェース装置１３のＰＩＯ送信レジスタ１３のステータスレジスタに保持されているレジスタ情報を意味する。
【００５５】
ＭＰＥＧ２デコーダ７は、読み出したＤＶＤドライブ１の状態がＡＴＡＰＩコマンドを発行可能な状態であることを確認してＡＴＡＰＩコマンドをＤＶＤドライブ１に対して発行する（Ｓ１１０）。このＡＴＡＰＩコマンドは、次に送るパケットデータがコマンドである旨のＡＴＡＰＩコマンドである。
【００５６】
ホスト側インタフェース装置５は、一旦ＰＩＯ受信レジスタ１５のコマンドレジスタにＡＴＡＰＩコマンドを記憶し、所定のタイミングでＤＶＤドライブ１に向けて送信する（Ｓ１１２）。
前述のコマンドを受信したＤＶＤドライブ１は、当該コマンドを解釈した後、状態フラグを変更し、変更を完了した旨の情報をＭＰＥＧ２デコーダ７に送信する（Ｓ１１５）。しかし、ＭＰＥＧ２デコーダ７が前述のコマンドを発行してから状態の変更を完了した旨の情報がＭＰＥＧ２デコーダ７に届くまでには、ＡＴＡＰＩ規格で定められた４００ナノ秒以上時間がかかってしまうためそのままではエラーになってしまう。そのため、ホスト側インタフェース装置５は、以前取得して保持しているＤＶＤドライブ１の状態を基にした仮の状態（Ｓ１２０）をＭＰＥＧ２デコーダ７に送信し、ＭＰＥＧ２デコーダ７はその状態データを受信する（Ｓ１２５）。この受信動作は一定間隔で繰り返され（図４では一回のみしか記していない）、ＤＶＤドライブ１から状態の変更を完了した旨の情報がホスト側インタフェース装置５に届いてＤＶＤドライブ１の状態情報が変更され（Ｓ１３０）、その変更された状態情報をＭＰＥＧ２デコーダ７が読み出すまで（Ｓ１３５）続けられる。
【００５７】
ＭＰＥＧ２デコーダ７は、状態変更が完了した旨の情報を確認するとＲＥＡＤコマンドを発行する（Ｓ１４０）。ホスト側インタフェース装置５は、ＲＥＡＤコマンドを含むパケットデータを一旦データレジスタに保持し、所定のタイミングでデバイス側インタフェース装置３に送信する（Ｓ１４２）。ＲＥＡＤコマンドを含むパケットデータを受信したデバイス側インタフェース装置３はＤＶＤドライブ１に送信する。
【００５８】
ＲＥＡＤコマンドを含むパケットデータを受信したＤＶＤドライブ１は、コマンドを解釈した後、データ転送の準備を行い、準備が完了した時点で準備が完了した旨の情報を表すフラグを更新し、その情報をＭＰＥＧ２デコーダ７に送信する（Ｓ１４５）。
【００５９】
しかし、ＭＰＥＧ２デコーダ７がＲＥＡＤコマンドを発行してから準備が完了した旨の情報がＭＰＥＧ２デコーダ７に届くまでには、ＡＴＡＰＩ規格で定められた４００ナノ秒以上かかってしまうため、Ｓ１２０〜Ｓ１３５で説明したときと同様にＭＰＥＧ２デコーダ７は仮の状態情報をホスト側インタフェース装置５から受け取ることによって待ち続け、準備が完了した旨の情報を受信した時点で次の処理に移る（Ｓ１５０〜Ｓ１６５）。
【００６０】
ＤＶＤドライブ１は、データの転送準備が完了した旨の情報をＭＰＥＧ２デコーダ７に送信すると、続けてデータの読み出し及び送信を開始する（Ｓ１７０）。データを受信したホスト側インタフェース装置５は、データレジスタに一旦データを保持して所定のタイミングでＭＰＥＧ２デコーダ７に送信し（Ｓ１７２）、ＭＰＥＧ２デコーダ７はデータを取り込む（Ｓ１７５）。
【００６１】
その後、ＤＶＤドライブ１はデータを全て転送し終えると、転送が終了した旨の情報をＭＰＥＧ２デコーダ７に送信し、状態フラグを初期化し、待機状態に移行する。
これまで説明したようなホスト側インタフェース装置５とデバイス側インタフェース装置３とを用いることにより次のような効果が得られる。ホスト側インタフェース装置５とデバイス側インタフェース装置３とは、ＡＴＡＰＩ信号を高速ＬＡＮのプロトコル信号に変換して通信を行うため、ＡＴＡＰＩ規格では０．４６ｍであった装置間の接続可能距離を当該高速ＬＡＮの規格で定められた距離まで延ばすことができる。また、ホスト側インタフェース装置５にＰＩＯ送信レジスタ１３のようなＡＴＡＰＩ規格のタイミングを維持するための仕組みを設けたため、ＤＶＤドライブ１及びＭＰＥＧ２デコーダ７は特別な仕組み及び動作を行うことなくＡＴＡＰＩ通信を行うことができる。
【００６２】
したがって、　ホスト側インタフェース装置５とデバイス側インタフェース装置３とを用いることにより、ＤＶＤドライブ１及びＭＰＥＧ２デコーダ７の配置の自由度を上げることができる。
以下、他の実施例について説明する。
【００６３】
（１）上記実施例はデバイス装置としてＤＶＤドライブ１を用いたが、ハードディスクを用い、デバイス側インタフェース装置３及びホスト側インタフェース装置５もＡＴＡ規格の通信にも対応できるように構成させてもよい。このようにすればハードディスクを用いた場合についても同様の効果が得られる。
【００６４】
（２）上記実施例ではＤＶＤ再生システムに本発明を適用させて説明したが、カーナビゲーションシステムのＤＶＤ−ＲＯＭドライブ（ＣＤ−ＲＯＭドライブ）と本体装置との間の通信に適用させてもよい。このようにすれば、ＤＶＤ−ＲＯＭドライブ（ＣＤ−ＲＯＭドライブ）及び本体装置の設置の自由度を上げることができる。
【図面の簡単な説明】
【図１】ＤＶＤ再生システムの概略構成を示すブロック図である。
【図２】ホスト側インタフェース装置の内部構成を示すブロック図である。
【図３】デバイス側インタフェース装置の内部構成を示すブロック図である。
【図４】ＭＰＥＧ２デコーダがＲＡＥＤコマンドを発行した際の動作推移を表すタイムチャートである。
【符号の説明】
１…ＤＶＤドライブ、３…デバイス側インタフェース装置、５…ホスト側インタフェース装置、７…ＭＰＥＧ２デコーダ、９…ディスプレイ装置、１１…ＡＴＡＰＩバスコントローラ、１３…ＰＩＯ送信レジスタ、１５…ＰＩＯ受信レジスタ、１７…ＡＴＡＰＩ制御レジスタ、１９…ＣＰＵバスコントローラ、２１…ＣＰＵ、２５…ＬＡＮ送信レジスタ、２７…ＬＡＮ受信レジスタ、２９…ＬＡＮ制御レジスタ、３１…ＤＭＡ受信レジスタ、３３…ＬＡＮバスコントローラ、４１…ＡＴＡＰＩバスコントローラ、４３…ＡＴＡＰＩ制御レジスタ、４５…ＣＰＵバスコントローラ、４７…ＣＰＵ、５１…ＬＡＮ送信レジスタ、５３…ＬＡＮ受信レジスタ、５５…ＬＡＮ制御レジスタ、５７…ＤＭＡ送信レジスタ、５９…ＬＡＮバスコントローラ。
【図１】
2004094352.tif 000003
【図２】
2004094352.tif 000004
【図３】
2004094352.tif 000005
【図４】
2004094352.tif 000006