(57)【要約】【課題】ホールドコンデンサの容量を半導体に集積できるレベルまで小さくしても、レーザダイオードの電流増加を防止することができるＡＰＣ回路を備えた半導体レーザ駆動装置を得る。【解決手段】アナログスイッチ３を構成するＮＭＯＳトランジスタ２１のサブストレートゲートにバッファアンプ２４を用いてホールドコンデンサ４の電圧を印加するようにし、及び／又はアナログスイッチ３を構成するＰＭＯＳトランジスタ２２のサブストレートゲートにバッファアンプ２５を用いてホールドコンデンサ４の電圧を印加するようにした。【選択図】  図２
2004153116.tif 000002
【特許請求の範囲】
【請求項１】
レーザダイオードの光量をモニタして該光量に応じた電流を出力するフォトダイオードの出力電流を検出し、該検出した出力電流に基づいて前記レーザダイオードの光量が所定値になるように制御するＡＰＣ回路を備えた半導体レーザ駆動装置において、
前記フォトダイオードの出力電流を電圧に変換して出力する電流−電圧変換回路部と、
入力された電圧を電流に変換して前記レーザダイオードに供給する電圧−電流変換回路部と、
前記電流−電圧変換回路部からの出力電圧があらかじめ設定された所定値になるように該電圧−電流変換回路部の入力電圧を制御して前記レーザダイオードの光量を制御する光量制御回路部と、
入力された制御信号に応じて、該光量制御回路部から出力された電圧の前記電圧−電流変回路部への出力制御を行うスイッチ回路部と、
前記光量制御回路部から該スイッチ回路部を介して前記電圧−電流変換回路部に出力された電圧を保持するホールドコンデンサからなる電圧保持回路部と、
前記スイッチ回路部の動作制御を行う制御回路部と、
を備え、
前記スイッチ回路部は、サブストレートゲートに前記ホールドコンデンサの高電圧側の電圧が印加されたＭＯＳトランジスタがスイッチングされることによって前記出力制御を行うことを特徴とする半導体レーザ駆動装置。
【請求項２】
前記スイッチ回路部は、
ＮＭＯＳトランジスタとＰＭＯＳトランジスタが並列に接続されてなるアナログスイッチ回路と、
該アナログスイッチ回路における各ＭＯＳトランジスタの内、少なくとも一方のＭＯＳトランジスタのサブストレートゲートに前記ホールドコンデンサの高電圧側の電圧を印加するバッファアンプ回路と、
を備えることを特徴とする請求項１記載の半導体レーザ駆動装置。
【請求項３】
前記スイッチ回路部は、
前記制御回路部によって動作制御され、サブストレートゲートにホールドコンデンサの高電圧側の電圧が印加された第１のＮＭＯＳトランジスタと、
前記制御回路部によって動作制御され、サブストレートゲートに光量制御回路部の出力電圧が印加された第２のＮＭＯＳトランジスタと、
前記制御回路部によってそれぞれ動作制御される第１及び第２の各ＰＭＯＳトランジスタと、
を備え、
前記第１及び第２の各ＮＭＯＳトランジスタが直列に接続された直列回路と、前記第１及び第２の各ＰＭＯＳトランジスタが直列に接続された直列回路が並列に接続され、第１及び第２の各ＰＭＯＳトランジスタのサブストレートゲートは、第１及び第２の各ＰＭＯＳトランジスタの接続部にそれぞれ接続されることを特徴とする請求項１記載の半導体レーザ駆動装置。
【請求項４】
前記スイッチ回路部は、
前記制御回路部によって動作制御され、サブストレートゲートに所定の電圧が印加された第１のＮＭＯＳトランジスタと、
前記制御回路部によってそれぞれ動作制御される第１及び第２の各ＰＭＯＳトランジスタと、
を備え、
前記第１のＮＭＯＳトランジスタと、第１及び第２の各ＰＭＯＳトランジスタが直列に接続された直列回路が並列に接続され、第１及び第２の各ＰＭＯＳトランジスタのサブストレートゲートは、第１及び第２の各ＰＭＯＳトランジスタの接続部にそれぞれ接続されることを特徴とする請求項１記載の半導体レーザ駆動装置。
【請求項５】
前記スイッチ回路部は、
前記制御回路部によって動作制御され、サブストレートゲートにホールドコンデンサの高電圧側の電圧が印加された第１のＮＭＯＳトランジスタと、
前記制御回路部によって動作制御され、サブストレートゲートに光量制御回路部の出力電圧が印加された第２のＮＭＯＳトランジスタと、
前記制御回路部によって動作制御され、サブストレートゲートに所定の電圧が印加された第１のＰＭＯＳトランジスタと、
を備え、
前記第１及び第２の各ＮＭＯＳトランジスタが直列に接続された直列回路と、前記第１のＰＭＯＳトランジスタが並列に接続されることを特徴とする請求項１記載の半導体レーザ駆動装置。
【請求項６】
前記スイッチ回路部は、
前記制御回路部によって動作制御され、サブストレートゲートにホールドコンデンサの高電圧側の電圧が印加されたＮＭＯＳトランジスタと、
前記制御回路部によって動作制御され、サブストレートゲートにホールドコンデンサの高電圧側の電圧が印加されたＰＭＯＳトランジスタと、
を備え、
前記ＮＭＯＳトランジスタと前記ＰＭＯＳトランジスタが並列に接続されることを特徴とする請求項１記載の半導体レーザ駆動装置。
【請求項７】
前記スイッチ回路部は、
前記制御回路部によって動作制御されるＮＭＯＳトランジスタと、
前記制御回路部によって動作制御されるＰＭＯＳトランジスタと、
を備え、
前記ＮＭＯＳトランジスタと前記ＰＭＯＳトランジスタが並列に接続され、該ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタにおける一方のＭＯＳトランジスタのサブストレートゲートにホールドコンデンサの高電圧側の電圧が印加され、他方のＭＯＳトランジスタのサブストレートゲートに所定の電圧が印加されることを特徴とする請求項１記載の半導体レーザ駆動装置。
【請求項８】
前記光量制御回路部は、所定の基準電圧を生成して出力する基準電圧発生回路と、前記電流−電圧変換回路部の出力電圧と該基準電圧との電圧を比較し、該比較結果を示す電圧を出力する電圧比較回路とを備え、該電圧比較回路、前記電圧電流変換回路部、スイッチ回路部、電圧保持回路部及び制御回路部は１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５、６又は７記載の半導体レーザ駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レーザプリンタの光書き込み、光データ通信、光ディスク等に用いられる半導体レーザ駆動装置に関し、特にサンプルホールド回路を備えた半導体レーザ駆動装置に関するものである。
【０００２】
【従来の技術】
半導体レーザは、小型で安価で電流を流すだけで容易にレーザ光を得ることができるため、プリンタ、光ディスク及び光通信等の分野で広く使用されている。しかし、半導体レーザの電流−光出力特性は温度依存性を有するため、一定の光出力を得るためには半導体レーザの光量制御を行う必要があり、該光量制御は、ＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）と呼ばれている。
【０００３】
ＡＰＣは、半導体レーザに内蔵されているフォトダイオード（ＰｉｎＰＤ：ＰＩＮＰｈｏｔｏ  Ｄｉｏｄｅ）の出力電流を用いて行われる。フォトダイオードは、半導体レーザの発光量に応じた電流を出力し、しかもその出力電流は温度依存性を持たないため、該出力電流の電流値をモニタすることによって半導体レーザの光出力を一定に制御することができる。
【０００４】
図１１は、ＡＰＣ回路を使用した半導体レーザ駆動装置の従来例を示した図である。
図１１の半導体レーザ駆動装置１００において、アナログスイッチ１０３が制御回路１０１からのＡＳＷ制御信号Ｓａによってオンしている状態がＡＰＣ作動中であり、制御回路１０１からのデータ信号Ｓｄがスイッチ回路１０６に入力され、スイッチ回路１０６がオンすると、レーザダイオードＬＤが発光する。フォトダイオードＰＤは、レーザダイオードＬＤの発光量に比例した電流を可変抵抗１０８に供給し、可変抵抗１０８の両端電圧が上昇する。フォトダイオードＰＤと可変抵抗１０８との接続部の電圧は、演算増幅器１０２の反転入力端に入力される。
【０００５】
演算増幅器１０２の非反転入力端には基準電圧発生回路１０７からの所定の基準電圧Ｖｒが入力されていることから、演算増幅器１０２の出力電圧は、電圧−電流変換回路１０５で電流に変換され、可変抵抗１０８の両端の電圧が基準電圧Ｖｒに等しくなるまで、レーザダイオードＬＤの電流を増減させる。一方、ホールドコンデンサ１０４が演算増幅器１０２の出力電圧で充電されていることから、ホールドコンデンサ１０４の高圧側電圧（以下、ホールドコンデンサ１０４の電圧と呼ぶ）は、演算増幅器１０２の出力電圧と同じになる。アナログスイッチ１０３がオフすると、このときの演算増幅器１０２の出力電圧が、ホールドコンデンサ１０４に充電されて記憶される。
【０００６】
図１２は、図１１のアナログスイッチ１０３の回路例を示した図であり、図１２において、アナログスイッチ１０３は、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）１１１、Ｐチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）１１２及びインバータ１１３で構成されている。
ＮＭＯＳトランジスタ１１１のゲートには制御回路１０１からのＡＳＷ制御信号Ｓａが入力されると共に、該ＡＳＷ制御信号Ｓａはインバータ１１３で信号レベルが反転されてＰＭＯＳトランジスタ１１２のゲートに入力される。
【０００７】
更に、ＮＭＯＳトランジスタ１１１のサブストレートゲートは接地電圧に接続され、ＰＭＯＳトランジスタ１１２のサブストレートゲートは電源電圧Ｖｄｄに接続されている。このような構成において、ＡＳＷ制御信号Ｓａがハイレベルになると、ＮＭＯＳトランジスタ１１１及びＰＭＯＳトランジスタ１１２がそれぞれオンし、ＡＳＷ制御信号Ｓａがローレベルになると、ＮＭＯＳトランジスタ１１１及びＰＭＯＳトランジスタ１１２がそれぞれオフする。
【０００８】
通常動作時は、アナログスイッチ１０３のオン及びオフは短時間（数μｓｅｃ〜数ｍｓｅｃ）周期で繰り返されているが、レーザダイオードＬＤが点灯中に、製造時の検査工程や何らかの事故が発生して、アナログスイッチ１０３がオフしている期間が数秒から数十秒に達する場合がある。このような状態のときに、演算増幅器１０２の出力電圧が、電源電圧Ｖｄｄ側か、接地電圧側に大きく振れていると、演算増幅器１０２の出力電圧がアナログスイッチ１０３のリーク電流となってホールドコンデンサ１０４を充放電し、ホールドコンデンサ１０４の電圧を変化させていた。
【０００９】
しかし、従来はホールドコンデンサ１０４が集積回路に外付けされ、ホールドコンデンサ１０４にかなり大きな容量のものが使用されていたため、前記リーク電流によるホールドコンデンサ１０４の電圧変化はわずかであり、特に問題にはならなかった。例えば、リーク電流が１ｐＡで、ホールドコンデンサ１０４の容量が１００００ｐＦの場合、ＡＰＣ動作が１０秒間停止した場合でも、ホールドコンデンサ１０４の電圧変化は１ｍＶと小さく、無視できるレベルであった。
【００１０】
【発明が解決しようとする課題】
しかし、近年、部品点数の削減によるコスト低減や小型化等のため、ホールドコンデンサ１０４も集積回路に内蔵させる必要が高まってきた。従来使用されていたホールドコンデンサ１０４の容量を半導体で構成するには、非常に大きなチップ面積が必要となることから実用的ではなく、ホールドコンデンサ１０４の容量をできるだけ小さくする必要があった。
【００１１】
半導体で集積できる静電容量はせいぜい１００ｐＦ程度であり、ホールドコンデンサ１０４の容量を１００ｐＦ程度まで小さくすると、前記のように、アナログスイッチ１０３がオフしている期間が数秒から数十秒に達した場合、アナログスイッチ１０３のリーク電流による、ホールドコンデンサ１０４の電圧変化を無視することができなかった。例えば、リーク電流が１ｐＡで、ホールドコンデンサ１０４の容量が１００ｐＦの場合、ＡＰＣ動作が１０秒間停止すると、ホールドコンデンサ１０４の電圧変化は１００ｍＶになる。このような大きな電圧変化がレーザダイオードＬＤの光量を増加させると、レーザダイオードＬＤの光出力の絶対最大定格値を超える場合があり、レーザダイオードＬＤに不具合が発生するという問題があった。
【００１２】
本発明は、上記のような問題を解決するためになされたものであり、ホールドコンデンサの容量を半導体に集積できるレベルまで小さくしても、レーザダイオードの電流増加を防止することができるＡＰＣ回路を備えた半導体レーザ駆動装置を得ることを目的とする。
【００１３】
【課題を解決するための手段】
この発明に係る半導体レーザ駆動装置は、レーザダイオードの光量をモニタして該光量に応じた電流を出力するフォトダイオードの出力電流を検出し、該検出した出力電流に基づいて前記レーザダイオードの光量が所定値になるように制御するＡＰＣ回路を備えた半導体レーザ駆動装置において、
前記フォトダイオードの出力電流を電圧に変換して出力する電流−電圧変換回路部と、
入力された電圧を電流に変換して前記レーザダイオードに供給する電圧−電流変換回路部と、
前記電流−電圧変換回路部からの出力電圧があらかじめ設定された所定値になるように該電圧−電流変換回路部の入力電圧を制御して前記レーザダイオードの光量を制御する光量制御回路部と、
入力された制御信号に応じて、該光量制御回路部から出力された電圧の前記電圧−電流変回路部への出力制御を行うスイッチ回路部と、
前記光量制御回路部から該スイッチ回路部を介して前記電圧−電流変換回路部に出力された電圧を保持するホールドコンデンサからなる電圧保持回路部と、
前記スイッチ回路部の動作制御を行う制御回路部と、
を備え、
前記スイッチ回路部は、サブストレートゲートに前記ホールドコンデンサの高電圧側の電圧が印加されたＭＯＳトランジスタがスイッチングされることによって前記出力制御を行うものである。
【００１４】
具体的には、前記スイッチ回路部は、
ＮＭＯＳトランジスタとＰＭＯＳトランジスタが並列に接続されてなるアナログスイッチと、
該アナログスイッチにおける各ＭＯＳトランジスタの内、少なくとも一方のＭＯＳトランジスタのサブストレートゲートに前記ホールドコンデンサの高電圧側の電圧を印加するバッファアンプ回路と、
を備えるようにした。
【００１５】
一方、前記スイッチ回路部は、
前記制御回路部によって動作制御され、サブストレートゲートにホールドコンデンサの高電圧側の電圧が印加された第１のＮＭＯＳトランジスタと、
前記制御回路部によって動作制御され、サブストレートゲートに光量制御回路部の出力電圧が印加された第２のＮＭＯＳトランジスタと、
前記制御回路部によってそれぞれ動作制御される第１及び第２の各ＰＭＯＳトランジスタと、
を備え、
前記第１及び第２の各ＮＭＯＳトランジスタが直列に接続された直列回路と、前記第１及び第２の各ＰＭＯＳトランジスタが直列に接続された直列回路が並列に接続され、第１及び第２の各ＰＭＯＳトランジスタのサブストレートゲートは、第１及び第２の各ＰＭＯＳトランジスタの接続部にそれぞれ接続されるようにしてもよい。
【００１６】
また、前記スイッチ回路部は、
前記制御回路部によって動作制御され、サブストレートゲートに所定の電圧が印加された第１のＮＭＯＳトランジスタと、
前記制御回路部によってそれぞれ動作制御される第１及び第２の各ＰＭＯＳトランジスタと、
を備え、
前記第１のＮＭＯＳトランジスタと、第１及び第２の各ＰＭＯＳトランジスタが直列に接続された直列回路が並列に接続され、第１及び第２の各ＰＭＯＳトランジスタのサブストレートゲートは、第１及び第２の各ＰＭＯＳトランジスタの接続部にそれぞれ接続されるようにしてもよい。
【００１７】
また、前記スイッチ回路部は、
前記制御回路部によって動作制御され、サブストレートゲートにホールドコンデンサの高電圧側の電圧が印加された第１のＮＭＯＳトランジスタと、
前記制御回路部によって動作制御され、サブストレートゲートに光量制御回路部の出力電圧が印加された第２のＮＭＯＳトランジスタと、
前記制御回路部によって動作制御され、サブストレートゲートに所定の電圧が印加された第１のＰＭＯＳトランジスタと、
を備え、
前記第１及び第２の各ＮＭＯＳトランジスタが直列に接続された直列回路と、前記第１のＰＭＯＳトランジスタが並列に接続されるようにしてもよい。
【００１８】
また、前記スイッチ回路部は、
前記制御回路部によって動作制御され、サブストレートゲートにホールドコンデンサの高電圧側の電圧が印加されたＮＭＯＳトランジスタと、
前記制御回路部によって動作制御され、サブストレートゲートにホールドコンデンサの高電圧側の電圧が印加されたＰＭＯＳトランジスタと、
を備え、
前記ＮＭＯＳトランジスタと前記ＰＭＯＳトランジスタが並列に接続されるようにしてもよい。
【００１９】
また、前記スイッチ回路部は、
前記制御回路部によって動作制御されるＮＭＯＳトランジスタと、
前記制御回路部によって動作制御されるＰＭＯＳトランジスタと、
を備え、
前記ＮＭＯＳトランジスタと前記ＰＭＯＳトランジスタが並列に接続され、該ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタにおける一方のＭＯＳトランジスタのサブストレートゲートにホールドコンデンサの高電圧側の電圧が印加され、他方のＭＯＳトランジスタのサブストレートゲートに所定の電圧が印加されるようにしてもよい。
【００２０】
一方、前記光量制御回路部は、所定の基準電圧を生成して出力する基準電圧発生回路と、前記電流−電圧変換回路部の出力電圧と該基準電圧との電圧を比較し、該比較結果を示す電圧を出力する電圧比較回路とを備え、該電圧比較回路、前記電圧電流変換回路部、スイッチ回路部、電圧保持回路部及び制御回路部は１つのＩＣに集積されるようにしてもよい。
【００２１】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ駆動装置の例を示した図である。
図１において、半導体レーザ駆動装置１は、演算増幅器２、アナログスイッチ３、演算増幅器２の出力電圧を記憶するホールドコンデンサ４、電圧−電流変換回路５、入力された制御信号に応じてスイッチングを行うスイッチ回路６、可変抵抗７及び所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路８を備えている。
【００２２】
更に、半導体レーザ駆動装置１は、アナログスイッチ３とスイッチ回路６の動作制御をそれぞれ行う制御回路９及びフォトダイオードＰＤを備えている。なお、図１では、演算増幅器２の出力電圧が大きくなるほどレーザダイオードＬＤに流れる電流が増加する場合を例にして示している。また、演算増幅器２及び基準電圧発生回路８は光量制御回路部をなすと共に演算増幅器２は電圧比較回路をなし、アナログスイッチ３はスイッチ回路部を、ホールドコンデンサ４は電圧保持回路部を、可変抵抗７は電流−電圧変換回路部を、制御回路９は制御回路部をそれぞれなす。
【００２３】
演算増幅器２の非反転入力端と接地電圧との間に基準電圧発生回路８が接続され、演算増幅器２の非反転入力端には基準電圧発生回路８からの基準電圧Ｖｒが入力されている。演算増幅器２の出力端はアナログスイッチ３の一端に接続され、該接続部を接続部Ｂとする。アナログスイッチ３の他端は電圧−電流変換回路５に接続され、該接続部をＡとし、接続部Ａと接地電圧との間にはホールドコンデンサ４が接続されている。アナログスイッチ３は、制御回路９からＡＳＷ制御信号Ｓａが入力され、該入力されたＡＳＷ制御信号Ｓａに応じてスイッチングを行う。このことにより、アナログスイッチ３は、ホールドコンデンサ４の高圧側電圧（以下、ホールドコンデンサ４の電圧と呼ぶ）をホールドするために、ホールドコンデンサ４と演算増幅器２の出力端との接続の切断を行う。
【００２４】
電圧−電流変換回路５は、入力された電圧をレーザダイオードＬＤの駆動電流に変換するものであり、スイッチ回路６を介してレーザダイオードＬＤのカソードに接続され、レーザダイオードＬＤのアノードは電源電圧Ｖｄｄに接続されている。スイッチ回路６は、制御回路９からＤＡＴＡ信号Ｓｄが入力され、該入力されたＤＡＴＡ信号Ｓｄに応じてスイッチングを行う。このことにより、スイッチ回路６は、レーザダイオードＬＤに駆動電流を供給するために、電圧−電流変換回路５とレーザダイオードＬＤとの接続制御を行う。一方、フォトダイオードＰＤのカソードは電源電圧に接続され、フォトダイオードＰＤのアノードと接地電圧との間に可変抵抗７が接続されている。また、フォトダイオードＰＤのアノードと可変抵抗７との接続部は演算増幅器２の反転入力端に接続されている。
【００２５】
図２は、アナログスイッチ３の回路例を示した図であり、図２において、アナログスイッチ３は、ＮＭＯＳトランジスタ２１、ＰＭＯＳトランジスタ２２、インバータ２３及びバッファアンプ２４，２５で構成されている。なお、ＮＭＯＳトランジスタ２１及びＰＭＯＳトランジスタ２２がアナログスイッチ回路（厳密に言うとインバータ２３も含む）をなし、バッファアンプ２４及び２５がバッファアンプ回路をなす。
前記接続部Ａと接続部Ｂとの間にはＮＭＯＳトランジスタ２１及びＰＭＯＳトランジスタ２２が並列に接続されている。また、ＮＭＯＳトランジスタ２１のゲートには制御回路９からのＡＳＷ制御信号Ｓａが入力されると共に、該ＡＳＷ制御信号Ｓａはインバータ２３で信号レベルが反転されてＰＭＯＳトランジスタ２２のゲートに入力されている。
【００２６】
バッファアンプ２４，２５は、演算増幅器でボルテージホロワを形成した構成をそれぞれなし、バッファアンプ２４，２５において、該演算増幅器の反転入力端と出力端は接続され、演算増幅器の非反転入力端がバッファアンプの入力端をなし、演算増幅器の出力端がバッファアンプの出力端をなしている。バッファアンプ２４において、入力端は前記接続部Ａに接続され、出力端はＰＭＯＳトランジスタ２１のサブストレートゲート（バックゲートともいう）に接続されている。また、バッファアンプ２５において、入力端は前記接続部Ａに接続され、出力端はＮＭＯＳトランジスタ２２のサブストレートゲートに接続されている。
【００２７】
ＡＳＷ制御信号Ｓａがハイレベルになると、ＮＭＯＳトランジスタ２１及びＰＭＯＳトランジスタ２２がそれぞれオンし、ＡＳＷ制御信号Ｓａがローレベルになると、ＮＭＯＳトランジスタ２１及びＰＭＯＳトランジスタ２２がそれぞれオフする。アナログスイッチ３がＡＳＷ制御信号Ｓａによりオンして導通した状態がＡＰＣ作動状態であり、ＤＡＴＡ信号Ｓｄがスイッチ回路６に入力され、スイッチ回路６がオンして導通状態になると、レーザダイオードＬＤが発光する。また、アナログスイッチ３がオフして遮断した状態がＡＰＣ作動停止状態である。フォトダイオードＰＤは、レーザダイオードＬＤの発光量をモニタしレーザダイオードＬＤの発光量に比例した電流を可変抵抗７に供給し、可変抵抗７は、フォトダイオードＰＤから供給された電流を電圧Ｖｐｄに変換し、該電圧Ｖｐｄは演算増幅器２の反転入力端に入力される。
【００２８】
演算増幅器２は、入力された電圧Ｖｐｄが基準電圧Ｖｒに等しくなるように、電圧−電流変換回路５に入力される電圧を制御してレーザダイオードＬＤに流れる電流を制御し、レーザダイオードＬＤの発光量を制御する。また、ホールドコンデンサ４の電圧は、演算増幅器２の出力電圧で充電されているため、演算増幅器２の出力電圧と同じである。アナログスイッチ３がオフすると、このときの演算増幅器２の出力電圧が、ホールドコンデンサ４に記憶される。
【００２９】
このような構成において、アナログスイッチ３のＮＭＯＳトランジスタ２１とＰＭＯＳトランジスタ２２の各サブストレートゲートは常にホールドコンデンサ４の電圧と同じになる。このことから、ＮＭＯＳトランジスタ２１及びＰＭＯＳトランジスタ２２において、サブストレートゲートを介してホールドコンデンサ４に流入又は流出するリーク電流がなくなり、ホールドコンデンサ４の電圧を安定させることができる。このため、ホールドコンデンサ４の容量を小さくすることができ、ホールドコンデンサ４をＩＣ内に設けることができる。図１の場合、演算増幅器２、アナログスイッチ３、ホールドコンデンサ４、電圧−電流変換回路５、スイッチ回路６及び制御回路９が１つのＩＣに集積される。
【００３０】
一方、図２では、２つのバッファアンプ２４，２５を使用した。しかし、演算増幅器２の出力電圧が上昇すると、レーザダイオードＬＤの電流が増加する場合は、図３で示すように、アナログスイッチ３がオフした後、ホールドコンデンサ４の電圧が低下するときは特に問題がないことから、アナログスイッチ３のＰＭＯＳトランジスタ２２のバックゲートをホールドコンデンサ４の電圧と同じになるようにバッファアンプ２５の出力端に接続し、ＮＭＯＳトランジスタ２１のサブストレートゲートを接地電圧に接続するようにしてもよい。
【００３１】
同様に、演算増幅器２の出力電圧が上昇すると、レーザダイオードＬＤの電流が減少する場合は、図４で示すように、アナログスイッチ３がオフした後、ホールドコンデンサ４の電圧が上昇するときは特に問題がないことから、アナログスイッチ３のＮＭＯＳトランジスタ２１のバックゲートをホールドコンデンサ４の電圧と同じになるようにバッファアンプ２４の出力端に接続し、ＰＭＯＳトランジスタ２２のサブストレートゲートを電源電圧Ｖｄｄに接続するようにしてもよい。図３及び図４で示したようにアナログスイッチ３のバッファアンプを１つにすることによって、回路の簡素化を図ることができる。
【００３２】
このように、本第１の実施の形態における半導体レーザ駆動装置は、アナログスイッチ３を構成するＮＭＯＳトランジスタ２１のサブストレートゲートにバッファアンプ２４を用いてホールドコンデンサ４の電圧を印加するようにし、及び／又はアナログスイッチ３を構成するＰＭＯＳトランジスタ２２のサブストレートゲートにバッファアンプ２５を用いてホールドコンデンサ４の電圧を印加するようにした。
【００３３】
このことから、アナログスイッチ３を構成するＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの各サブストレートゲートを介してホールドコンデンサに流入又は流出するリーク電流をなくすことができ、万一事故等で、レーザダイオードＬＤが点灯した状態でアナログスイッチ３がオフしている期間が長くなったり、アナログスイッチ３がオフした後でレーザダイオードＬＤが点灯しても、レーザダイオードＬＤの電流を増大させて、レーザダイオードＬＤの最大定格電流値を超えることによる不具合の発生を防止することができる。このため、レーザダイオードＬＤの電流が最大定格値を超えることなくホールドコンデンサ４の容量を小さくすることができ、従来ＩＣに外付けされていたホールドコンデンサを他の回路要素と共に１つのＩＣに集積させることができ、装置の小型化及びコストの低減を図ることができる。
【００３４】
第２の実施の形態．
図５は、本発明の第２の実施の形態における半導体レーザ駆動装置を示した図である。なお、図５では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
図５における図１との相違点は、図１のアナログスイッチ３の回路構成を変えたことにあり、これに伴って図１のアナログスイッチ３をアナログスイッチ３ａに、図１の半導体レーザ駆動装置１を半導体レーザ駆動装置１ａにした。
【００３５】
半導体レーザ駆動装置１ａは、演算増幅器２、アナログスイッチ３ａ、ホールドコンデンサ４、電圧−電流変換回路５、スイッチ回路６、可変抵抗７、基準電圧発生回路８、アナログスイッチ３ａとスイッチ回路６の動作制御をそれぞれ行う制御回路９及びフォトダイオードＰＤを備えている。なお、図５においても、演算増幅器２の出力電圧が大きくなるほどレーザダイオードＬＤに流れる電流が増加する場合を例にして示している。また、アナログスイッチ３ａはスイッチ回路部をなす。
【００３６】
演算増幅器２の出力端はアナログスイッチ３ａの一端に接続され、該接続部を接続部Ｂとする。アナログスイッチ３ａの他端は電圧−電流変換回路５に接続され、該接続部をＡとし、接続部Ａと接地電圧との間にはホールドコンデンサ４が接続されている。アナログスイッチ３ａは、制御回路９からＡＳＷ制御信号Ｓａが入力され、該入力されたＡＳＷ制御信号Ｓａに応じてスイッチングを行う。このことにより、アナログスイッチ３ａは、ホールドコンデンサ４の電圧をホールドするために、ホールドコンデンサ４と演算増幅器２の出力端との接続の切断を行う。
【００３７】
図６は、アナログスイッチ３ａの回路例を示した図である。なお、図６では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図６における図２との相違点は、バッファアンプ２４，２５を削除してＮＭＯＳトランジスタ３１及びＰＭＯＳトランジスタ３２を追加したことにある。
アナログスイッチ３ａは、ＮＭＯＳトランジスタ２１，３１、ＰＭＯＳトランジスタ２２，３２及びインバータ２３で構成されている。なお、ＮＭＯＳトランジスタ２１が第１のＮＭＯＳトランジスタを、ＮＭＯＳトランジスタ３１が第２のＮＭＯＳトランジスタをそれぞれなし、ＰＭＯＳトランジスタ２２が第１のＰＭＯＳトランジスタを、ＰＭＯＳトランジスタ３２が第２のＰＭＯＳトランジスタをそれぞれなす。
【００３８】
前記接続部Ａと接続部Ｂとの間には、ＮＭＯＳトランジスタ２１及び３１が直列に接続された直列回路と、ＰＭＯＳトランジスタ３２及び２２が直列に接続された直列回路が並列に接続されている。ＮＭＯＳトランジスタ２１及び３１の直列回路は、ＮＭＯＳトランジスタ２１が接続部Ａ側にＮＭＯＳトランジスタ３１が接続部Ｂ側にそれぞれなるように接続されている。また、ＰＭＯＳトランジスタ２２及び３２の直列回路は、ＰＭＯＳトランジスタ２２が接続部Ｂ側にＰＭＯＳトランジスタ３２が接続部Ａ側にそれぞれなるように接続されている。ＮＭＯＳトランジスタ２１及び３１の各ゲートには制御回路９からのＡＳＷ制御信号Ｓａがそれぞれ入力されると共に、該ＡＳＷ制御信号Ｓａはインバータ２３で信号レベルが反転されてＰＭＯＳトランジスタ２２及び３２の各ゲートにそれぞれ入力される。
【００３９】
また、ＮＭＯＳトランジスタ２１のサブストレートゲートは接続部Ａに接続されると共に、ＮＭＯＳトランジスタ３１のサブストレートゲートは接続部Ｂに接続され、ＰＭＯＳトランジスタ２２及び３２の各サブストレートゲートは、ＰＭＯＳトランジスタ２２及び３２の接続部にそれぞれ接続されている。また、ＮＭＯＳトランジスタ２１及び３１には寄生ダイオードＤ１及びＤ２が対応して形成され、ＰＭＯＳトランジスタ２２及び３２には寄生ダイオードＤ３及びＤ４が対応して形成されている。
【００４０】
このような構成において、ＮＭＯＳトランジスタ２１及びＰＭＯＳトランジスタ２２，３２の各サブストレートゲートは常にホールドコンデンサ４の電圧と同じになる。
ここで、ＡＳＷ制御信号ＳａがローレベルになってＮＭＯＳトランジスタ２１，３１及びＰＭＯＳトランジスタ２２，３２がそれぞれオフした場合について説明する。
【００４１】
この場合、接続部Ａの電圧が接続部Ｂの電圧よりも大きいときは、寄生ダイオードＤ２及び寄生ダイオードＤ３によって接続部Ａから接続部Ｂに電流が流れるのを防止する。また、接続部Ｂの電圧が接続部Ａの電圧よりも大きいときは、寄生ダイオードＤ１及び寄生ダイオードＤ４によって接続部Ｂから接続部Ａに電流が流れるのを防止する。これらのことから、アナログスイッチ３ａがオフした場合に、ホールドコンデンサ４に流入又は流出するリーク電流をなくすことができ、ホールドコンデンサ４の電圧を安定させることができる。このため、ホールドコンデンサ４の容量を小さくすることができ、ホールドコンデンサ４をＩＣ内に設けることができる。図５の場合、演算増幅器２、アナログスイッチ３ａ、ホールドコンデンサ４、電圧−電流変換回路５、スイッチ回路６及び制御回路９が１つのＩＣに集積される。
【００４２】
ここで、ホールドコンデンサ４の電圧が上昇したときにレーザダイオードＬＤの電流が増加する場合は、図６のアナログスイッチ３ａを図７のようにしてもよい。図７における図６との相違点は、ＮＭＯＳトランジスタ３１をなくして接続部Ａと接続部Ｂとの間にＮＭＯＳトランジスタ２１を接続し、ＮＭＯＳトランジスタ２１のサブストレートゲートを接地電圧に接続したことにある。また、アナログスイッチ３ａがオフしているときに接続部Ｂから接続部Ａに電流が流れない場合は、図７のアナログスイッチ３ａを図８のようにしてもよい。図７及び図８のようにすることで回路の簡素化を図ることができる。
【００４３】
一方、ホールドコンデンサ４の電圧が低下したときにレーザダイオードＬＤの電流が増加する場合は、図６のアナログスイッチ３ａを図９のようにしてもよい。図９における図６との相違点は、ＰＭＯＳトランジスタ３２をなくして接続部Ａと接続部Ｂとの間にＰＭＯＳトランジスタ２２を接続し、ＰＭＯＳトランジスタ２２のサブストレートゲートを電源電圧Ｖｄｄに接続したことにある。また、アナログスイッチ３ａがオフしているときに接続部Ａから接続部Ｂに電流が流れない場合は、図９のアナログスイッチ３ａを図１０のようにしてもよい。図９及び図１０のようにすることで回路の簡素化を図ることができる。
【００４４】
このように、本第２の実施の形態における半導体レーザ駆動装置は、接続部Ａと接続部Ｂとの間には、ＮＭＯＳトランジスタ２１及び３１が直列に接続された直列回路と、ＰＭＯＳトランジスタ３２及び２２が直列に接続された直列回路を並列に接続し、ＮＭＯＳトランジスタ２１のサブストレートゲートを接続部Ａに、ＮＭＯＳトランジスタ３１のサブストレートゲートを接続部Ｂにそれぞれ接続すると共に、ＰＭＯＳトランジスタ２２及び３２の各サブストレートゲートを、ＰＭＯＳトランジスタ２２及び３２の接続部にそれぞれ接続してなるアナログスイッチ３ａを備えるようにした。このことから、前記第１の実施の形態と同様の効果を得ることができる。
【００４５】
【発明の効果】
上記の説明から明らかなように、本発明の半導体レーザ駆動装置によれば、電圧保持回路部のホールドコンデンサに対してサンプルホールド動作を行わせるスイッチ回路部のリーク電流をなくしたことから、該リーク電流によるレーザダイオードの光量増加を防止することができ、ホールドコンデンサの容量を小さくすることができるため、ホールドコンデンサを他の回路要素と共に１つのＩＣに集積させることができ、装置の小型化及びコストの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体レーザ駆動装置の例を示した図である。
【図２】図１のアナログスイッチ３の回路例を示した図である。
【図３】図１のアナログスイッチ３の他の回路例を示した図である。
【図４】図１のアナログスイッチ３の他の回路例を示した図である。
【図５】本発明の第２の実施の形態における半導体レーザ駆動装置の例を示した図である。
【図６】図５のアナログスイッチ３ａの回路例を示した図である。
【図７】図５のアナログスイッチ３ａの他の回路例を示した図である。
【図８】図５のアナログスイッチ３ａの他の回路例を示した図である。
【図９】図５のアナログスイッチ３ａの他の回路例を示した図である。
【図１０】図５のアナログスイッチ３ａの他の回路例を示した図である。
【図１１】ＡＰＣ回路を使用した半導体レーザ駆動装置の従来例を示した図である。
【図１２】図１１のアナログスイッチ１０３の回路例を示した図である。
【符号の説明】
１，１ａ  半導体レーザ駆動装置
２  演算増幅器
３，３ａ  アナログスイッチ
４  ホールドコンデンサ
５  電圧−電流変換回路
６  スイッチ回路
７  可変抵抗
８  基準電圧発生回路
９  制御回路
ＬＤ  レーザダイオード
ＰＤ  フォトダイオード
【図１】
2004153116.tif 000003
【図２】
2004153116.tif 000004
【図３】
2004153116.tif 000005
【図４】
2004153116.tif 000006
【図５】
2004153116.tif 000007
【図６】
2004153116.tif 000008
【図７】
2004153116.tif 000009
【図８】
2004153116.tif 000010
【図９】
2004153116.tif 000011
【図１０】
2004153116.tif 000012
【図１１】
2004153116.tif 000013
【図１２】
2004153116.tif 000014