(57)【要約】【課題】本発明は、試験装置及び試験方法に関し、例えばコンピュータのメモリボードの試験に適用して、簡易な構成により電源電圧に対するマージン、動作基準信号に対するタイミングマージンをも試験することができるようにする。【解決手段】本発明は、電源電圧Ｖ１及び動作基準信号ＣＬＫ、ＤＱＳのタイミングを可変して、メモリボード２Ａを実装する情報処理装置３を介して試験プログラムを実行する。【選択図】　　　　図１
2004070847.tif 000002
【特許請求の範囲】
【請求項１】
情報処理装置に実装されるメモリボードを試験する試験装置において、
前記メモリボードに供給する動作用電源を可変する電源制御手段と、
前記メモリボードの動作のタイミングを可変するタイミング制御手段と、
前記電源供給手段、前記タイミング制御手段を制御して前記動作用電源の電圧、前記メモリボードの動作のタイミングを設定し、前記メモリボードへのデータの書き込み、読み出しを試験する試験プログラムを前記情報処理装置に実行させ、前記情報処理装置より前記試験プログラムの実行結果を取得するコントローラと
を備えることを特徴とする試験装置。
【請求項２】
前記コントローラは、
前記試験プログラムの実行結果により前記メモリボードに配置されたメモリの良否を判断する
ことを特徴とする請求項１に記載の試験装置。
【請求項３】
前記メモリボードは、並列に副のメモリボードを接続し、
前記試験装置は、
前記試験プログラムにより前記メモリボードから読み出されたデータと、前記副のメモリボードから読み出されたデータとを比較して比較結果を前記コントローラに出力する比較手段を有する
ことを特徴とする請求項１又は請求項２に記載の試験装置。
【請求項４】
情報処理装置に実装されるメモリボードを試験する試験方法において、
前記メモリボードに供給する動作用電源を設定する電源設定ステップと、
前記メモリボードの動作のタイミングを設定するタイミング設定ステップと、
前記電源設定ステップ、前記タイミング設定ステップによる設定により、前記メモリボードへのデータの書き込み、読み出しを試験する試験プログラムを前記情報処理装置に実行させる試験プログラム実行ステップと、
前記試験プログラムの実行結果を取得する実行結果取得ステップとを有する
ことを特徴とする試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、試験装置及び試験方法に関し、例えばコンピュータのメモリボードの試験に適用することができる。本発明は、電源電圧及び動作基準信号のタイミングを可変して、メモリボードを実装する情報処理装置を介して試験プログラムを実行することにより、簡易な構成により電源電圧に対するマージン、動作基準信号に対するタイミングマージンを試験することができるようにする。
【０００２】
【従来の技術】
従来、コンピュータ等の各種情報機器に実装されるメモリにおいては、集積回路の検査工程において、製品規格により各種条件を満足するか否か試験するようになされており、このような試験の項目に、電源電圧に対するマージン、動作基準信号であるクロック等に対するタイミングマージンが含められるようになされている。
【０００３】
これに対してコンピュータのメモリボードにおいては、このようにして製品規格が保証された集積回路を実装して形成され、実装が予定されるコンピュータに接続して所定の試験プログラムで実行することにより、動作確認して出荷されるようになされている。
【０００４】
このようなメモリボードの試験装置においては、このような動作確認用の実装試験装置の他に、動作確認、電源電圧に対するマージン、クロックに対するタイミングマージンを試験する専用の試験装置も提供されるようになされている。
【０００５】
【発明が解決しようとする課題】
ところで動作確認用の実装試験装置においては、実装対象のコンピュータを利用していることにより簡易に構成できる反面、電源電圧に対するマージン、クロックに対するタイミングマージンを確認できない問題があり、これにより安全を期する場合には、結局、実装が予定されるコンピュータ毎に、メモリボードを試験することが必要になる。
【０００６】
これに対してこのような電源電圧に対するマージン、クロックに対するタイミングマージンをも試験する専用の試験装置においては、構成が煩雑な問題がある。
【０００７】
本発明は以上の点を考慮してなされたもので、簡易な構成により電源電圧に対するマージン、クロック等に対するタイミングマージンをも試験することができる試験装置及び試験方法を提案しようとするものである。
【０００８】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、情報処理装置に実装されるメモリボードを試験する試験装置において、メモリボードに供給する動作用電源を可変する電源制御手段と、メモリボードの動作のタイミングを可変するタイミング制御手段と、電源供給手段、タイミング制御手段を制御して動作用電源の電圧、メモリボードの動作のタイミングを設定し、メモリボードへのデータの書き込み、読み出しを試験する試験プログラムを情報処理装置に実行させ、情報処理装置より試験プログラムの実行結果を取得するコントローラとを備えるようにする。
【０００９】
また請求項２の発明においては、請求項１の構成において、コントローラは、試験プログラムの実行結果によりメモリボードに配置されたメモリの良否を判断する。
【００１０】
また請求項３の発明においては、請求項１又は請求項２の構成において、メモリボードは、並列に、副のメモリボードを接続し、試験装置は、試験プログラムによりメモリボードから読み出されたデータと、副のメモリボードから読み出されたデータとを比較して比較結果をコントローラに出力する比較手段を有する。
【００１１】
また請求項４の発明においては、情報処理装置に実装されるメモリボードを試験する試験方法において、メモリボードに供給する動作用電源を設定する電源設定ステップと、メモリボードの動作のタイミングを設定するタイミング設定ステップと、電源設定ステップ、タイミング設定ステップによる設定により、メモリボードへのデータの書き込み、読み出しを試験する試験プログラムを情報処理装置に実行させる試験プログラム実行ステップと、試験プログラムの実行結果を取得する実行結果取得ステップとを有するようにする。
【００１２】
請求項１の構成によれば、情報処理装置に実装されるメモリボードを試験する試験装置において、メモリボードに供給する動作用電源を可変する電源制御手段と、メモリボードの動作のタイミングを可変するタイミング制御手段と、電源供給手段、タイミング制御手段を制御して動作用電源の電圧、メモリボードの動作のタイミングを設定し、メモリボードへのデータの書き込み、読み出しを試験する試験プログラムを情報処理装置に実行させ、情報処理装置より試験プログラムの実行結果を取得するコントローラとを備えることにより、電源供給手段、タイミング制御手段を制御して動作用電源の電圧、メモリボードの動作のタイミングを種々に設定して試験用プログラムによりメモリボードの動作を確認することができる。これにより簡易な構成により電源電圧に対するマージン、クロック等に対するタイミングマージンをも試験することができる。
【００１３】
また請求項２の構成によれば、請求項１の構成において、コントローラは、試験プログラムの実行結果によりメモリボードに配置されたメモリの良否を判断することにより、メモリボードに実装するメモリの試験装置に適用することができる。
【００１４】
また請求項３の構成によれば、請求項１又は請求項２の構成において、メモリボードは、並列に、副のメモリボードを接続し、試験装置は、試験プログラムによりメモリボードから読み出されたデータと、副のメモリボードから読み出されたデータとを比較して比較結果をコントローラに出力する比較手段を有することにより、副のメモリボードの動作を併せて試験することができる。
【００１５】
また請求項４の構成によれば、情報処理装置に実装されるメモリボードを試験する試験方法において、メモリボードに供給する動作用電源を設定する電源設定ステップと、メモリボードの動作のタイミングを設定するタイミング設定ステップと、電源設定ステップ、タイミング設定ステップによる設定により、メモリボードへのデータの書き込み、読み出しを試験する試験プログラムを情報処理装置に実行させる試験プログラム実行ステップと、試験プログラムの実行結果を取得する実行結果取得ステップとを有することにより、動作用電源の電圧、メモリボードの動作のタイミングを種々に設定して試験用プログラムによりメモリボードの動作を確認することができる。これにより簡易な構成により電源電圧に対するマージン、クロック等に対するタイミングマージンをも試験することができる。
【００１６】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００１７】
（１）実施の形態の構成
図１は、本発明の実施の形態に係る試験装置を示すブロック図である。この試験装置１は、それぞれがコンピュータに実装される３個のメモリモジュール２Ａ〜２Ｃを同時並列的に試験する。このため試験装置１では、図示しないハンドリング装置を介して、これら３個のメモリモジュール２Ａ〜２Ｃが接続され、これら３個のメモリモジュール２Ａ〜２Ｃの試験を完了すると、これらメモリモジュール２Ａ〜２Ｃが続く工程に搬送され、また続く試験対象のモジュールが供給されるようになされている。なおここでメモリモジュール２Ａ〜２Ｃは、ＤＤＲ
ＤＲＡＭ（Ｄｏｕｂｌｅ　Ｄａｔａ　Ｒａｔｅ　Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ　）によるメモリをプリント基板に実装して形成されたメモリボードである。
【００１８】
ここで試験装置１において、パーソナルコンピュータ（ＰＣ）３は、メモリモジュール２Ａ、２Ｂ又は２Ｃを実装するＤＯＳ／Ｖのコンピュータであり、このメモリボードを差し込むメインボードのメモリソケットにコネクタが接続され、このコネクタの各端子に接続されたプローブが第１のメモリモジュール２Ａに接続されるようになされている。またこれら端子のうち、クロックＣＬＫ、データストローブ信号ＤＱＳの端子については、タイミング制御回路５を介して、メモリモジュール２Ａに接続されるようになされている。
【００１９】
これにより図２に示すように、パーソナルコンピュータ３は、メモリモジュール２Ａにより中央処理ユニット（ＣＰＵ）６のワークエリアを構成してハードディスク装置（ＨＤＤ）４に記録した各種プログラムを実行し、フロッピーディスクドライブ（ＦＤＤ）７等を駆動するようになされている。なおこの図２に示すように、パーソナルコンピュータ３は、チップセット８を介して、サウンドボード９、ＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ　Ｇｒａｐｈｉｃｓ　Ｐｏｒｔ　）１０、ＰＣＩバスＰＣＩＢＵＳ、メモリバスＭＢＵＳ等が中央処理ユニット６に接続され、またバッファ１１、１２、１３を介して、それぞれアドレスデータＤＡ、書き込み読み出しに係るデータＤ１及びＤ２、コントロールデータ（コマンド）ＤＣをメモリモジュール２Ａとの間で入出力するようになされている。
【００２０】
タイミング制御回路５は、コントローラ１５の制御によりメモリモジュール２Ａの動作のタイミングを可変する。すなわちタイミング制御部５Ａは、コントローラ１５の制御により遅延量を可変することにより、クロックＣＬＫのタイミングを可変してメモリモジュール２Ａに出力する。タイミング制御部５Ｂは、同様にコントローラ１５の制御により遅延量を可変することにより、メモリバスＭＢＵＳから出力されるデータストローブ信号ＤＱＳのタイミングを可変してメモリモジュール２Ａに出力する。タイミング制御部５Ｃは、コントローラ１５の制御により同様にしてこのメモリモジュール２Ａから出力されるデータストローブ信号ＤＱＳのタイミングを可変してメモリバスＭＢＵＳに出力する。
【００２１】
これらによりこの試験装置１においては、メモリソケットを介してメモリモジュール２Ａとの間で入出力する信号のうち、メモリモジュール２Ａの動作基準であるクロックＣＬＫ、データストローブ信号ＤＱＳについては、タイミング制御回路５を介してタイミングを種々に可変して動作基準信号に対するマージンを種々に変更できるようになされている。
【００２２】
かくするにつきＤＤＲのメモリにおいては、クロックＣＬＫとアドレスデータ及びコントロールデータ（コマンド）との間のタイミングマージンと、データストローブ信号ＤＱＳとデータＤ１、Ｄ２との間のタイミングマージンとが重要であり、試験装置１においては、タイミング制御部５Ａ〜５Ｃの設定によりこれらのタイミングを種々に変更できるようになされている。
【００２３】
さらにパーソナルコンピュータ３は、このメモリソケットとメモリモジュール２Ａとの間の接続において、メモリモジュール２Ａの電源については、メモリバスＭＢＵＳからメモリモジュール２Ａに供給しないように接続が形成され、試験装置１においては、このメモリバスＭＢＵＳからの電源の供給に代えて、電源回路１６よりメモリモジュール２Ａに電源を供給するようになされている。
【００２４】
ここで電源回路１６は、コントローラ１５の制御により電源電圧Ｖ１を種々に可変するプログラマブル電源であり、これによりこの試験装置１においては、メモリモジュール２Ａの動作電源の電圧Ｖ１を種々に変更できるようになされている。
【００２５】
このように試験対象であるメモリモジュール２Ａによりメインメモリが構成されるようになされてなるパーソナルコンピュータ３は、コントローラ１５からの制御により電源を立ち上げ、これによりハードディスク装置４に記録されたオペレーションシステムを起動する。またこのようにしてオペレーションシステムを起動すると、チップセット８を介してＡＧＰ１０を駆動することにより、外部の表示装置に向けて画像データＤＶを出力する。
【００２６】
またパーソナルコンピュータ３は、オペレーションシステムを起動すると、チップセット８を介してコントローラ１５との間でシリアルデータを転送できるように設定され、このシリアルデータの転送によりコントローラ１５から入力される制御コマンドＤＣ１によりハードディスク装置４に記録された試験プログラムを実行し、試験結果をコントローラ１５に通知するようになされている。
【００２７】
ここでこの試験プログラムは、パーソナルコンピュータ３のオペレーションシステムから実行可能なプログラムであり、例えばマーチチェックのような任意の１つ又は複数のアルゴリズムに従ってメモリモジュール２Ａのメモリ空間に適当なデータを書き込み及び読み出しし、メモリモジュール２Ａが正しく動作するか否かを試験するプログラムである。
【００２８】
パーソナルコンピュータ３は、このメモリモジュール２Ａに対する接続が、メモリモジュール２Ｂ及び２Ｃの対応する端子にも並列に接続され、これによりメモリモジュール２Ａを駆動する条件により、他のメモリモジュール２Ｂ及び２Ｃを同時並列的に駆動できるようになされている。
【００２９】
これらの接続において、パーソナルコンピュータ３は、メモリモジュール２Ａについては、読み出したデータＤ２をメモリソケットの対応する端子と、パラレルテストコントローラ２０とに出力するように構成されるのに対し、他のメモリモジュール２Ｂ、２Ｃについては、読み出したデータＤ２をパラレルテストコントローラ２０だけに出力するように構成される。これにより試験装置１では、このようにメモリモジュール２Ａ〜２Ｃを同時並列的に駆動して、読み出したデータＤ２については、メモリモジュール２ＡのデータＤ２のみを選択的に入力するようになされている。
【００３０】
かくするにつきパラレルテストコントローラ２０は、このようにして入力されるメモリモジュール２Ａ〜２Ｃから読み出されたデータＤ２について、第１のメモリモジュール２Ａから読み出されたデータＤ２と第２のメモリモジュール２Ｂから読み出されたデータＤ２とを比較し、これらのデータＤ２間の比較結果を記録する。また同様に、第１のメモリモジュール２Ａ又は第２のメモリモジュール２Ｂから読み出されたデータＤ２と第３のメモリモジュール２Ｃから読み出されたデータＤ２とを比較し、これらのデータＤ２間の比較結果を記録する。パラレルテストコントローラ２０は、このようにして記録した比較結果をコントローラ１５からの指示によりコントローラ１５に通知し、またコントローラ１５からの指示によりこの比較結果の記録をリセットする。これによりこの試験装置１では、パーソナルコンピュータ３のメインメモリを構成するメモリモジュール２Ａの出力データＤ２を基準にして、他のメモリモジュール２Ｂ、２Ｃの出力データＤ２を判定するようになされている。
【００３１】
ビデオ検出回路２１は、パーソナルコンピュータ３からの画像データＤＶの出力を検出してコントローラ１５に通知する。これによりこの試験装置１では、パーソナルコンピュータ３におけるオペレーティングシステムの正常な起動をコントローラ１５で確認できるようになされている。
【００３２】
コントローラ１５は、この試験装置１全体の動作を制御する制御手段であり、ハンドラーによりメモリモジュール２Ａ〜２Ｃが搬送されてパーソナルコンピュータ３、タイミング制御回路５、電源回路１６に接続されると、図示しない記憶手段に記憶した制御プログラムの実行により図３に示す処理手順を実行する。
【００３３】
すなわちコントローラ１５は、メモリモジュール２Ａ〜２Ｃが搬送されてパーソナルコンピュータ３、タイミング制御回路５、電源回路１６に接続されると、ステップＳＰ１からステップＳＰ２に移り、標準の電源電圧、タイミングにより電源電圧Ｖ１、クロックＣＬＫ、データストローブ信号ＤＱＳを出力するように、電源回路１６、タイミング制御回路５の動作を制御する。またパーソナルコンピュータ３に起動を指示し、ステップＳＰ３に移り、ビデオ検出回路２１から出力される画像データＤＶの検出結果Ｄ３より、パーソナルコンピュータ３においてオペレーティングシステムが正常に起動したか否か判断する。
【００３４】
ここで否定結果が得られると、コントローラ１５は、ステップＳＰ３からステップＳＰ４に移る。ここでコントローラ１５は、パーソナルコンピュータ３に起動を指示した後、一定時間を経過したか否か判断し、ここで否定結果が得られると、ステップＳＰ３に戻る。これによりコントローラ１５は、パーソナルコンピュータ３を起動した後、一定時間の経過を待機してパーソナルコンピュータ３が正常に起動するか否か判断し、ここで正常に起動できなかった場合には、ステップＳＰ４で否定結果が得られることにより、ステップＳＰ４からステップＳＰ５に移り、上位の管理装置にメモリモジュール２Ａの異常を通知した後、ステップＳＰ６に移ってこの処理手順を終了する。
【００３５】
これに対してオペレーティングシステムが正常に起動した場合、コントローラ１５は、ステップＳＰ３で肯定結果が得られることにより、ステップＳＰ３からステップＳＰ７に移る。ここでコントローラ１５は、パラレルテストコントローラ２０から比較結果を取得した後、パラレルテストコントローラ２０における比較結果の記録をリセットする。またこのようにして取得した比較結果より、第１のメモリモジュール２Ａからの出力データＤ２に対して、第２及び第３のメモリモジュール２Ｂ及び２Ｃからの出力データＤ２が完全に一致していたか否か判断する。
【００３６】
ここで否定結果が得られると、コントローラ１５は、ステップＳＰ７からステップＳＰ５に移り、不一致の比較結果が得られたメモリモジュール２Ｂ及び又は２Ｃについて、上位の管理装置に異常を通知した後、ステップＳＰ６に移ってこの処理手順を終了する。
【００３７】
これに対してステップＳＰ７で肯定結果が得られると、コントローラ１５は、ステップＳＰ７からステップＳＰ８に移る。ここでコントローラ１５は、オペレータにより設定された試験条件に従って、タイミング制御回路５及び又は電源回路１６に制御コマンドＤＣ２、ＤＣ１を出力し、クロックＣＬＫ、データストローブ信号ＤＱＳのタイミング及び又は電源電圧Ｖ１を可変する。また続くステップＳＰ９において、シリアルデータ転送によりパーソナルコンピュータ３に制御コマンドＤＣ１を出力して試験プログラムの開始を指示する。また続くステップＳＰ１０において、同様のシリアルデータ転送によりパーソナルコンピュータ３からこの試験プログラムの実行による試験結果を取得し、正しく試験できたか否か判断する。なおコントローラ１５においては、パーソナルコンピュータ３の起動直後においては、このような制御コマンドＤＣ１による実行の指示に代えて、パーソナルコンピュータに記録したバッチファイルの実行により、自動的に試験プログラムを実行するようになされている。
【００３８】
ここで否定結果が得られると、コントローラ１５は、ステップＳＰ１０からステップＳＰ５に移り、上位の管理装置にメモリモジュール２Ａの異常を通知した後、ステップＳＰ６に移ってこの処理手順を終了する。
【００３９】
これに対してステップＳＰ１０で肯定結果が得られると、コントローラ１５は、ステップＳＰ１０からステップＳＰ１１に移る。ここでコントローラ１５は、パラレルテストコントローラ２０から比較結果を取得した後、パラレルテストコントローラ２０における比較結果の記録をリセットする。またこのようにして取得した比較結果より、第１のメモリモジュール２Ａからの出力データＤ２に対して、第２及び第３のメモリモジュール２Ｂ及び２Ｃからの出力データＤ２が完全に一致していたか否か判断する。
【００４０】
ここで否定結果が得られると、コントローラ１５は、ステップＳＰ１１からステップＳＰ５に移り、不一致の比較結果が得られたメモリモジュール２Ｂ及び又は２Ｃについて、上位の管理装置に異常を通知した後、ステップＳＰ６に移ってこの処理手順を終了する。
【００４１】
これに対してステップＳＰ１１で肯定結果が得られると、コントローラ１５は、ステップＳＰ１１からステップＳＰ１２に移り、オペレータにより設定された全ての条件設定について、試験を終了したか否か判断し、ここで否定結果が得られると、ステップＳＰ１２からステップＳＰ８に移り、続く設定条件に従って、クロックＣＬＫ、データストローブ信号ＤＱＳのタイミング及び又は電源電圧Ｖ１を可変する。
【００４２】
これによりコントローラ１５は、クロックＣＬＫ、データストローブ信号ＤＱＳのタイミング及び又は電源電圧Ｖ１を可変して、各設定毎に、試験プログラムによりメモリモジュール２Ａ〜２Ｃの動作を確認し、全ての条件について試験を完了すると、ステップＳＰ１２で肯定結果が得られることにより、ステップＳＰ１２からステップＳＰ１３に移り、上位の管理装置に試験の終了を通知した後、ステップＳＰ６に移ってこの処理手順を終了する。
【００４３】
かくするにつきこのようにして設定されるクロックＣＬＫ、データストローブ信号ＤＱＳのタイミング、電源電圧Ｖ１においては、メモリモジュール２Ａ〜２Ｃにおいて動作保証する中心値、上限値、下限値の何れかに設定する場合、一方を上限値に設定して他方を下限値に設定する場合等が考えられる。
【００４４】
これらによりこの実施の形態において、電源回路１６は、メモリボードに供給する動作用電源を可変する電源制御手段を構成するのに対し、タイミング制御回路５は、メモリボードの動作のタイミングを可変するタイミング制御手段を構成するようになされている。またコントローラ１５は、電源供給手段、タイミング制御手段を制御して駆動用電源の電圧、メモリボードの動作のタイミングを設定し、情報処理装置であるパーソナルコンピュータ３に試験プログラムの実行を指示するコントローラを構成するようになされている。またパラレルテストコントローラ２０は、メモリボードから読み出されたデータと、副のメモリボードから読み出されたデータとを比較して比較結果をコントローラに出力する比較手段を構成するようになされている。
【００４５】
（２）実施の形態の動作
以上の構成において、この試験装置１では、試験対象であるメモリモジュール２Ａ〜２Ｃが、３個単位でパーソナルコンピュータ３、タイミング制御回路５、電源回路１６に接続される。試験装置１では、このようにして試験対象が接続されると、メモリモジュール２Ａ〜２Ｃに供給する電源電圧Ｖ１が標準の電圧に設定され、またクロックＣＬＫ、データストローブ信号ＤＱＳが標準のタイミングに設定された後、コントローラ１５よりパーソナルコンピュータ３に起動が指示され、メモリモジュール２Ａをメインメモリに設定してパーソナルコンピュータ３の動作が立ち上げられる。
【００４６】
これにより試験装置１においては、メモリモジュール２Ａに何らかの異常があると、このパーソナルコンピュータ３における動作の立ち上げにより、正しくオペレーティングシステムを起動し得ないのに対し、メモリモジュール２Ａが正常に動作する場合には、オペレーティングシステムを正しく起動することができる。試験装置１では、これらの起動結果がビデオ検出回路２１で画像データＤＶの出力により検出され、この検出結果Ｄ３がコントローラ１５に通知され、さらに上位の管理装置に通知される。これにより試験装置１においては、パーソナルコンピュータ３にメモリモジュール２Ａを実装して動作確認することができる。
【００４７】
試験装置１では、このようなメモリモジュール２Ａをメインメモリに設定した動作の立ち上げにおいて、このメモリモジュール２Ａに印加するアドレスデータＤＡ、コントロールデータＤＣ等が、メモリモジュール２Ｂ、２Ｃにも供給される。またこのようにして各種の信号を供給してメモリモジュール２Ａからデータを読み出す場合には、他のメモリモジュール２Ｂ、２Ｃからも読み出され、これらのデータＤ２がパラレルテストコントローラ２０に出力されて比較され、またこの比較結果がコントローラ１５に通知される。
【００４８】
これによりこの試験装置１では、パーソナルコンピュータ３にメモリモジュール２Ａを実装してパーソナルコンピュータ３の起動により動作確認する際に、他のメモリモジュール２Ｂ、２Ｃがメモリモジュール２Ａと異なる動作をしているか否かが確認され、これによりメモリモジュール２Ａに加えて、メモリモジュール２Ｂ、２Ｃについても、パーソナルコンピュータ３の起動により動作確認することができるようになされている。
【００４９】
このようにして正常に起動すると、試験装置１においては、オペレータの設定に従って、コントローラ１５によりタイミング制御回路５、電源回路１６の設定が切り換えられ、これによりクロックＣＬＫ、データストローブ信号ＤＱＳのタイミング、電源電圧Ｖ１が、標準の設定から例えば保証範囲の中心値、上限値、下限値等に設定される。またこの設定において、パーソナルコンピュータ３により試験プログラムが実行され、これによりメモリモジュール２Ａに対してマーチチェック等が実行され、その結果がコントローラ１５に通知される。
【００５０】
またこのようにして試験プログラムを実行して、正しく試験を終了した場合、さらにコントローラ１５によりクロックＣＬＫ、データストローブ信号ＤＱＳのタイミング、電源電圧Ｖ１の設定が切り換えられ、試験プログラムが実行され、これによりこれらクロックＣＬＫ、データストローブ信号ＤＱＳのタイミング、電源電圧Ｖ１の設定が異なった環境によりメモリモジュール２Ａの動作が確認される。
【００５１】
これによりこの試験装置１では、メモリモジュール２Ａの実装対象であるパーソナルコンピュータ３を用いた簡易な構成により、電源電圧に対するマージン、動作基準信号に対するタイミングマージンを試験することができる。すなわちこのようなマージンが少ない場合には、このように電源電圧Ｖ１、クロックＣＬＫ等のタイミングを切り換えて試験プログラムを実行した場合、アドレスデータＤＡにより指定された正しい領域に、コントロールデータＤＣにより指定される正しいタイミングで、書き込みに供するデータＤ１を正しく書き込めなくなる。またこれとは逆に、読み出し時においても、アドレスデータＤＡにより指定された正しい領域から、コントロールデータＤＣにより指定される正しいタイミングで、書き込まれたデータＤ１を正しく読みだすことが困難になる。これによりこのようにクロックＣＬＫ、データストローブ信号ＤＱＳのタイミング、電源電圧Ｖ１を種々に設定してパーソナルコンピュータ３により試験プログラムを実行することにより、簡易な構成で電源電圧に対するマージン、動作基準信号に対するタイミングマージンを試験することができる。
【００５２】
試験装置１では、このようにしてメモリモジュール２Ａにより試験プログラムを実行する際に、他のメモリモジュール２Ｂ、２Ｃにも、メモリモジュール２Ａに印加する信号、電源等が供給され、これによりメモリモジュール２Ａと同一のアドレス空間に、順次、メモリモジュール２Ａと同一のデータＤ１が書き込まれ、またこれとは逆に、メモリモジュール２Ａと同一のアドレス空間より、記録されたデータＤ２が読み出される。
【００５３】
さらにこのようにしてメモリモジュール２Ｂ、２Ｃから読み出されたデータＤ２が、パラレルテストコントローラ２０において、メモリモジュール２Ａから読み出されたデータＤ２と比較され、これによりこれら他のメモリモジュール２Ｂ、２Ｃについても、種々に条件を設定して、試験プログラムが実行され、電源電圧に対するマージン、動作基準信号に対するタイミングマージンが試験される。
【００５４】
これによりこの試験装置１では、複数のメモリモジュール２Ａ〜２Ｃについて、同時並列的に動作確認し、電源電圧に対するマージン、動作基準信号に対するタイミングマージンを同時並列的に試験することができるようになされている。
【００５５】
（３）実施の形態の効果
以上の構成によれば、電源電圧及び動作基準信号のタイミングを可変して、メモリボードを実装する情報処理装置を介して試験プログラムを実行することにより、簡易な構成により電源電圧に対するマージン、動作基準信号に対するタイミングマージンをも試験することができる。
【００５６】
これにより試験装置においては、メモリボードに十分なマージンが確保されているか否かを確認して、メモリボードの良否を判断することができる。
【００５７】
またパーソナルコンピュータのメインメモリを構成する主のメモリボードであるメモリモジュール２Ａに対して、副のメモリボードであるメモリモジュール２Ｂ、２Ｃを並列に接続し、主のメモリボードから読み出されたデータと、副のメモリボードから読み出されたとを比較して比較結果をコントローラに出力することにより、これら主及び副のメモリモジュールを同時並列的に試験して、試験の効率を向上することができる。
【００５８】
（４）他の実施の形態
なお上述の実施の形態においては、メモリモジュールを試験する場合について述べたが、本発明はこれに限らず、メモリボードに設けられるメモリを試験する場合にも広く適用することができる。
【００５９】
また上述の実施の形態においては、パーソナルコンピュータ３に試験プログラムを保持する場合について述べたが、本発明はこれに限らず、例えばコントローラ側に試験プログラムを保持するようにし、パーソナルコンピュータ３でこの試験プログラムによりマーチチェック等を実行するようにしてもよい。
【００６０】
また上述の実施の形態においては、パーソナルコンピュータに実装するメモリボードを試験する場合について述べたが、本発明はこれに限らず、プリンタ、ファクシミリ装置等、各種の情報処理装置に実装されるメモリボードの試験に広く適用することができる。
【００６１】
【発明の効果】
上述のように本発明によれば、電源電圧及び動作基準信号のタイミングを可変して、メモリボードを実装する情報処理装置を介して試験プログラムを実行することにより、簡易な構成により電源電圧に対するマージン、動作基準信号に対するタイミングマージンをも試験することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る試験装置を示すブロック図である。
【図２】図１の試験装置のパーソナルコンピュータを示すブロック図である。
【図３】図１の試験装置におけるコントローラの処理手順を示すフローチャートである。
【符号の説明】
１……試験装置、２Ａ〜２Ｃ……メモリモジュール、３……パーソナルコンピュータ、５……タイミング制御回路、１５……コントローラ、１６……電源回路、２０……パラレルテストコントローラ、２１……ビデオ検出回路
【図１】
2004070847.tif 000003
【図２】
2004070847.tif 000004
【図３】
2004070847.tif 000005