(57)【要約】  【課題】半絶縁性基板上の高抵抗の抵抗体を形成する。  【解決手段】半絶縁性基板（１２）と、半絶縁性基板（１２）上に配置され、エンハンスメント型で動作を行うよう設計されたエピタキシャル層を含む活性層（１４）と、活性層（１４）中に設けられた第１のチャネルエッチ領域（１６、１６Ａ）と、第１のチャネルエッチ領域（１６、１６Ａ）の一部分を覆う第１のゲート金属（１８Ａ）と、活性層（１４）の向かい合う端部に配置されたオーム接触材料（２０Ａ、２０Ｂ）と、入出力パッドを形成するように接続領域上に配置された金属（２２Ａ、２２Ｂ）とを具備したことを特徴とする抵抗体（１０）を低要する。【選択図】図４
2004153275.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板と、該半絶縁性基板上に配置され、エンハンスメント型で動作を行うよう設計されたエピタキシャル層を含む活性層と、該活性層中に設けられた第１のチャネルエッチ領域と、該第１のチャネルエッチ領域の一部分を覆う第１のゲート金属と、前記活性層の向かい合う端部に配置されたオーム接触材料と、入出力パッドを形成するように接続領域上に配置された金属とを具備したことを特徴とする抵抗体。
【請求項２】
前記半絶縁性基板が、ガリウム砒素を含む群から選択されたものであることを特徴とする請求項１に記載の抵抗体。
【請求項３】
前記第１のチャネルエッチ領域の一部分を覆う第２のゲート金属を更に具備したことを特徴とする、請求項１に記載の抵抗体。
【請求項４】
前記活性層の一部分を覆う第２のチャネルエッチ領域と、前記第２のチャネルエッチ領域の一部分を覆う第２のゲート金属とを更に具備したことを特徴とする、請求項３に記載の抵抗体。
【請求項５】
前記第１のチャネルエッチ領域が蛇行形状を持ち、前記第２のゲート金属が前記第１のチャネルエッチ領域の一部を覆っていることを特徴とする、請求項３に記載の抵抗体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半絶縁性基板上にエンハンスメント型活性層を設けたガリウム砒素半導体に形成される高抵抗値を示す抵抗体に関する。
【背景技術】
【０００２】
ガリウム砒素中に作られる抵抗体について、従来から２つの製造方法が知られている。最も一般的な第１の方法は、トランジスタに使用される活性層を用いることによるものである。図１は、従来技術によるＧａＡｓ電界効果トランジスタ（ＦＥＴ）の断面図である。活性層が半絶縁性基板上に設けられている。
【０００３】
図２は従来のＧａＡｓ抵抗体を示す図である。Ｉ／Ｏパッドは、図１に示したソース及びドレインと同様の様式で配置されている。活性層は、単純にストライプ状にパターニングされており、Ｉ／Ｏパッドが各端部に形成されている。この技術の利点は、抵抗体が自生的なものであり、追加処理を必要としないという点である。逆に、欠点は、その導電性がトランジスタの条件によって設定されるという点である。実用において、これは非常に高い抵抗値或いは非常に低い抵抗値の抵抗体の物理寸法が大きくなるということを意味する。更なる欠点は、活性層の境界をパターニングする為に用いられる方法に関わるものである。活性層の端部は通常、明確に画定されず、従ってかなりの可変性がある。よって高精度の抵抗体を作るには、面積対外周の比を高くしなければならない。このこともまた、物理寸法を増大させる原因となる。
【０００４】
第２の従来技術（図示せず）は、要求される導電性を持つもう１つの層を形成し、その層に所望される抵抗体を設けるものである。よって低抵抗体にはより導電性の高い層を、そして高抵抗体にはより導電性の低い層が用いられる。この結果得られる抵抗体は物理的に小型となる。しかしながら、この追加層の為に更なるコストがかかり、また、歩留まりに悪影響が出る可能性がある。尚、化合物半導体基板上の抵抗素子としては、例えば、以下の特許文献１、２にその記載がある。
【特許文献１】特開２００１−３３２６９７号
【特許文献２】特開平１０−１４４８６９号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１乃至図３に示したＧａＡｓ集積回路においては、少なくとも３つのメタライゼーションレベル（例えばゲート金属、オーム接触金属、及び第２の金属）がある。オーム接触金属はソース及びドレイン接触を確立する為に半導体中に設けられる。ゲート金属はＦＥＴのゲートをパターニングする為に用いられる。この位置では、金属線の幅がＦＥＴの周波数応答に大きい影響を与える。結果として、ゲート金属はＧａＡｓＩＣ中のいずれの層よりも高い精度でパターニングされる。少なくとも１つのパッシベーション層と共に、これらの金属はＦＥＴ、抵抗体又は抵抗器、キャパシタ、インダクタ及び相互接続手段を形成するに充分なものである。第２の金属とは、単に相互接続用のものであり、ゲート金属よりも大幅に厚い。第２の金属の抵抗を下げようとすると、厚みが増大することになり、この結果、最低線幅およびライン間間隔の２倍を要することになり、線及び間隔の分解能が大幅に劣悪となってしまうのである。
【０００６】
従って、本発明は、ＧａＡｓ集積回路の半絶縁性基板上に高い抵抗値を有する抵抗体又は抵抗器を形成することをその目的とする。
【課題を解決するための手段】
【０００７】
新規の高抵抗体は、半絶縁性基板上にエンハンスメント型活性層を設けたものである。活性層中には少なくとも１つのチャネルエッチ領域が画定されている。ゲート金属は、各チャネルエッチ領域の上に形成される。オーム接触材料は活性層の向かい合う端部に形成されており、接続領域を画定している。第２の金属は、接続領域上に形成されており、入出力パッドを形成している。
【発明を実施するための最良の形態】
【０００８】
金属が半導体上にパターニングされると、空間電荷領域が形成される。ＧａＡｓＦＥＴの場合、この空間電荷領域はチャネルの導電性を低下させる。デプレッション型トランジスタにおいては、この空間電荷領域はチャネル導電性をわずかに低下させるだけである。チャネルを完全に空乏化するには、ゲート電圧はソース電圧に対して負でなければならない。エンハンスメント型ＧａＡｓＦＥＴにおいては、この空間電荷領域が実際にチャネルを完全に切り離す。ＦＥＴがこのような方式でパターニングされている場合、エンハンスメント型ＦＥＴが作られる。電流を生じさせることにより装置をオンにする（図３に示すように）為には、ソース電圧に対して正のゲート電圧が必要とされる。エンハンスメント型ＦＥＴは負の電圧条件を排除し、高抵抗体の製造を可能とするものである。
【０００９】
抵抗値（Ｒ）は、幅（Ｗ）に対する長さ（Ｌ）の比をシート抵抗（ρ）で乗算したものである。よってＲ＝（Ｌ／Ｗ）＊ρとなる。抵抗値（Ｒ）は、Ｌ又はρを増大させるか、或いはＷを小さくすることにより大きくすることが出来る。ρは材料により設定され、トランジスタ条件により決定される。抵抗体を形成する材料は、例えば既存のエッチング工程を通じて薄くすることが出来、この結果、抵抗を例えば２倍に増すことが出来る。Ｗは通常、既に最小化されている為、事実上、高抵抗体の形成にはＬの大幅な増大が必要とされている。
【００１０】
図４及び図５は、本発明の抵抗体１０を描いたものである。図４は平面図、図５は線Ａ−Ａ’に沿った断面図である。活性層１４は半絶縁性基板１２上に形成されている。チャネルエッチ領域１６Ａ、１６Ｂは活性層１４内に画定されている。チャネルエッチ領域において、窒素パッシベーション層及び高導電性封止層が除去される。ゲート金属１８Ａ、１８Ｂが各チャネルエッチ領域１６Ａ、１６Ｂ上に形成される。オーム接触材料２０Ａ、２０Ｂは活性層１４の反対側に形成され、接続領域を画定している。ゲート金属、そして恐らくは第２の金属２２Ａ、２２Ｂが、接続領域上に設けられ、入出力パッドが形成される。
【００１１】
活性層は多くの機能を有する。これは非常に高い移動度のチャネル（電子の流れが生じ得る経路）を支持しなければならない。このチャネルは、下にある基板とは大幅に異なる格子定数の結晶を必要とすることが多い。よって活性層は、基板からチャネルへの格子定数が変化する超格子構造を含むことが多い。このチャネルは表面から所定の深度になければならない。そしてこの所定の厚さがチャネル上に成膜される。この所定の厚さを得る為に、エッチストップ材料がこの層の上に形成される。エッチストップ材料は、その上にある材料よりも大幅に低い速度でエッチングされるものである。よってゲート自体はエッチストップ層の残された部分の上に形成されることになる。この材料への金属接続のアニールは困難である場合が多い為、電気接続が可能な上部封止層が成膜される。上部封止層は、ゲートをその上に形成する領域からは除去される。
【００１２】
新規のトランジスタは以下のように形成することが出来る。上述した特性を持つ活性層は、ＧａＡｓ等の半絶縁性基板上に、イオン注入、気相エピタキシ、又は分子ビームエピタキシ（ＭＢＥ）等の、複数存在するいずれの方式によって形成しても良い。チャネルエッチングが施され、ゲートが配置される。ゲート金属がチャネルエッチのゲート領域上に形成される。活性化アニール後、オーム接触金属が形成され、チャネルエッチの両側に焼結され、ソース及びドレイン領域が形成される。オーム接触は非常に低い抵抗と高い安定性を持っていなければならない。接触部は金、アルミニウム、銀、或いはそれらの合金とすることが出来る。
【００１３】
全てのトランジスタ及びバルク抵抗体はこの緩衝層及び必要とされる接続からなる。次に、誘電体封止層が形成される。
【００１４】
チャネルエッチ領域内部が図示したようにパターニングされた場合、ゲート金属は空間電荷領域を形成し、すぐ下に高抵抗領域が形成される。この高抵抗部分は抵抗パターンの残りの低抵抗部分と並列であり、抵抗値に大きく寄与することはない。ゲートには金属も使用される為、パターニングはかなり小さくすることが出来、この結果、間隙、よって抵抗体幅を、従来技術に用いられている最小の抵抗体幅の３分の１にまですることが出来る。余剰の加工を必要とすることなく、抵抗体を従来の３倍の値にすることが出来る。
【００１５】
エッチチャネルをより広い抵抗体領域上にパターニングすることにより、抵抗値を更に増大させることも可能である。この工程により、材料中の誘電体封止層が排除されることになり、この結果抵抗値が倍増することになる。これは図６に示した。
【００１６】
特定の領域における抵抗を更に増大させる為により複雑な抵抗体パターンを構築することが可能である。１つの可能性としては、ゲート金属を用いて曲折型抵抗体を形成することである。これは図７に示した。電流がゲート金属により画定される高抵抗部分の周りを蛇行することにより、非常に長い抵抗体となる。使用し得るパターンは無数にあり、それらは全てこの技術の利点を利用したものである。
【００１７】
上述の実施形態に即して本発明を説明すると、本発明は、半絶縁性基板（１２）と、該半絶縁性基板上に配置され、エンハンスメント型で動作を行うよう設計されたエピタキシャル層を含む活性層（１４）と、該活性層中に設けられた第１のチャネルエッチ領域（１６、１６Ａ）と、該第１のチャネルエッチ領域の一部分を覆う第１のゲート金属（１８Ａ）と、前記活性層の向かい合う端部に配置されたオーム接触材料（２０Ａ、２０Ｂ）と、入出力パッドを形成するように接続領域上に配置された金属（２２Ａ、２２Ｂ）とを具備したことを特徴とする抵抗体（１０）を提供する。
【００１８】
好ましくは、前記半絶縁性基板（１２）は、ガリウム砒素を含む群から選択されたものとされる。
【００１９】
好ましくは、前記第１のチャネルエッチ領域の一部分を覆う第２のゲート金属（１８Ｂ）を更に具備する。
【００２０】
好ましくは、前記活性層の一部分を覆う第２のチャネルエッチ領域（１６Ｂ）と、前記第２のチャネルエッチ領域の一部分を覆う第２のゲート金属（１８Ｂ）とを更に具備する。
【００２１】
好ましくは、前記第１のチャネルエッチ領域（１６）が蛇行形状を持ち、前記第２のゲート金属（１８Ｂ）が前記第１のチャネルエッチ領域の一部を覆っている。
【図面の簡単な説明】
【００２２】
【図１】従来技術によるＧａＡｓ電界効果トランジスタを示す図である。
【図２】従来技術によるＧａＡｓ抵抗体の平面図である。
【図３】ＧａＡｓＦＥＴの空間電荷領域を示す図である。
【図４】本発明による抵抗体の平面図である。
【図５】図４に示した抵抗体を線Ａ−Ａ’に沿って切断した場合の断面図である。
【図６】本発明の他の実施例に基づく抵抗体を示す図である。
【図７】本発明の更に他の実施例に基づく抵抗体を示す図である。
【符号の説明】
【００２３】
１０  抵抗体
１２  半絶縁性基板
１４  活性層
１６Ａ、１６Ｂ  チャネルエッチ領域
１８Ａ、１８Ｂ  ゲート金属
２０Ａ、２０Ｂ  オーム接触材料
２２Ａ、２２Ｂ  金属
【図１】
2004153275.tif 000003
【図２】
2004153275.tif 000004
【図３】
2004153275.tif 000005
【図４】
2004153275.tif 000006
【図５】
2004153275.tif 000007
【図６】
2004153275.tif 000008
【図７】
2004153275.tif 000009