(57)【要約】【課題】簡単な回路で正確な発光を制御する。【解決手段】各画素に選択ＴＦＴ２０、駆動ＴＦＴ２２、補助容量２４、有機ＥＬ素子２６からなる画素回路を設ける。選択ＴＦＴ２０をオンした状態で、電流／電圧変換部１２にビデオ信号に対応する電流を流しながら、対応する電圧を出力して、補助容量２４にその電圧を設定する。【選択図】        図１
2004294865.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素毎に発光素子を有し、各画素にビデオ信号に相当する電圧信号をそれぞれ供給して、表示を行う表示回路であって、
ビデオ信号に相当する列方向における画素毎の電流信号を順次電圧信号に変換する複数の電流／電圧変換部と、
この電流電圧変換部から出力される列方向の画素の電圧信号が順次供給される複数のデータラインと、
このデータラインからの電圧信号を制御端に受け、前記発光素子への電流供給を制御する駆動素子と、
を有し、
前記電流／電圧変換部は、選択された画素のビデオ信号に対応する電流を流しながら対応する電圧信号をデータラインに供給して、前記駆動素子の制御端の電圧を設定することを特徴とする表示回路。
【請求項２】
マトリクス状に配置された画素毎に発光素子を有し、各画素にビデオ信号に相当する電圧信号をそれぞれ供給して、表示を行う表示回路であって、
ビデオ信号に相当する列方向における画素毎の電流信号を順次電圧信号に変換する複数の電流／電圧変換部と、
この電流電圧変換部から出力される列方向の画素の電圧信号が順次供給される複数のデータラインと、
各画素に対応して設けられ、データラインから供給される当該画素についての電圧信号を補助容量に蓄積すると共にこの補助容量に蓄積された電圧に応じた電流を駆動素子に流して発光素子を発光させる複数の画素回路と、
を有し、
前記電流／電圧変換部は、選択された画素の補助容量が接続された状態で、その画素のビデオ信号に対応する電流を流しながら対応する電圧信号をデータラインに供給して補助容量の電圧を設定することを特徴とする表示回路。
【請求項３】
請求項１または２に記載の回路において、
前記電流／電圧変換部は、１つのデータラインに対応して１つ設けられることを特徴とする表示回路。
【請求項４】
請求項１または２に記載の回路において、
前記電流／電圧変換部は、１つのデータラインに対応して複数設けられることを特徴とする表示回路。
【請求項５】
請求項４に記載の回路において、
前記複数の電流／電圧変換部は、１つのデータラインの両端に相対して設けられることを特徴とする表示回路。
【請求項６】
請求項１〜５のいずれか１つに記載の回路において、
前記電流／電圧変換部は、１つのダイオード接続されたトランジスタにより構成されることを特徴とする表示回路。
【請求項７】
請求項１〜５のいずれか１つに記載の回路において、
前記電流／電圧変換部は、複数のダイオード接続されたトランジスタにより構成されることを特徴とする表示回路。
【請求項８】
請求項１〜７のいずれか１つに記載の表示回路を搭載したことを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクス状に配置された発光素子にビデオ信号に相当する電圧信号をそれぞれ供給して、表示を行う表示回路に関する。
【０００２】
【従来の技術】
自発光素子であるエレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ：以下ＥＬ）素子を各画素に発光素子として用いたＥＬ表示装置は、自発光型であると共に、薄く消費電力が小さい等の有利な点があり、液晶表示回路（ＬＣＤ）やＣＲＴなどの表示回路に代わる表示回路として注目されている。
【０００３】
特に、ＥＬ素子を個別に制御する薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各画素に設け、画素毎にＥＬ素子を制御するアクティブマトリクス型ＥＬ表示回路では、高精細な表示が可能である。
【０００４】
このアクティブマトリクス型ＥＬ表示回路では、基板上に複数本のゲートラインが行方向に延び、複数本のデータライン及び電源ラインが列方向に延びており、各画素は有機ＥＬ素子と、選択ＴＦＴ、駆動用ＴＦＴ及び補助容量を備えている。ゲートラインを選択することで選択ＴＦＴをオンし、データライン上のデータ電圧を補助容量に充電し、この電圧で駆動ＴＦＴをオンして電源ラインからの電力を有機ＥＬ素子に流している。
【０００５】
また、特許文献１には、各画素において、制御用のトランジスタとしてｐチャンネルの２つのＴＦＴの２つを追加し、データラインに表示データに応じたデータ電流を流す回路が示されている。
この特許文献１には、ビデオ信号に相当するデータ電流をデータラインに流し、このデータ電流を電流電圧変換用ＴＦＴに流して駆動ＴＦＴのゲート電圧を設定する回路が示されている。また、この特許文献１に記載の回路では、電流電圧変換用ＴＦＴを２つの画素に共通化して利用している。
【特許文献１】
特開２００１−１４７６５９号公報
【０００６】
【発明が解決しようとする課題】
上述のように、特許文献１に記載の回路によれば、データラインに流れる電流に応じて、駆動ＴＦＴのゲート電圧を設定することができる。このため、データラインに電圧信号を供給するものと比較して、正確なＥＬ素子の駆動電流制御が行える。また、電流電圧変換用のＴＦＴを共用することで、素子数を比較的少なくできる。
しかし、この特許文献１の回路では、画素部分に配置する素子数が多く、開口率が低下し、また素子数の増加に伴い歩留まりが低下するという問題があった。さらに、電流電圧変換素子を共通化することにより、画素間で、開口率の偏りが生じ、表示品質が低下するという問題もあった。
【０００７】
【課題を解決するための手段】
本発明は、マトリクス状に配置された画素毎に発光素子を有し、各画素にビデオ信号に相当する電圧信号をそれぞれ供給して、表示を行う表示回路であって、ビデオ信号に相当する列方向における画素毎の電流信号を順次電圧信号に変換する複数の電流／電圧変換部と、この電流電圧変換部から出力される列方向の画素の電圧信号が順次供給される複数のデータラインと、このデータラインからの電圧信号を制御端に受け、前記発光素子への電流供給を制御する駆動素子と、を有し、前記電流／電圧変換部は、選択された画素のビデオ信号に対応する電流を流しながら対応する電圧信号をデータラインに供給して、前記駆動素子の制御端の電圧を設定することを特徴とする。
【０００８】
本発明は、マトリクス状に配置された画素毎に発光素子を有し、各画素にビデオ信号に相当する電圧信号をそれぞれ供給して、表示を行う表示回路であって、ビデオ信号に相当する列方向における画素毎の電流信号を順次電圧信号に変換する複数の電流／電圧変換部と、この電流電圧変換部から出力される列方向の画素の電圧信号が順次供給される複数のデータラインと、各画素に対応して設けられ、データラインから供給される当該画素についての電圧信号を補助容量に蓄積すると共にこの補助容量に蓄積された電圧に応じた電流を駆動素子に流して発光素子を発光させる複数の画素回路と、を有し、前記電流／電圧変換部は、選択された画素の補助容量が接続された状態で、その画素のビデオ信号に対応する電流を流しながら対応する電圧信号をデータラインに供給して補助容量の電圧を設定することを特徴とする。
【０００９】
このように、電流／電圧変換部によって、電流信号を電圧信号に変換して電圧信号をデータラインに供給する。従って、画素回路は、電圧信号により駆動される簡単な回路でよい。また、この画素回路が接続された状態で、電流信号に応じた電圧がデータラインにセットされるため、電圧信号を直接画素回路に供給する場合に比べて正確な画素回路の駆動が行える。
【００１０】
なお、ＴＦＴなどの駆動素子は、必然的に寄生容量を持つため、補助容量を積極的に設ける必要は必ずしもない。
【００１１】
また、前記電流／電圧変換部は、１つのデータラインに対応して１つ設けられることが好適である。
【００１２】
また、前記電流／電圧変換部は、１つのデータラインに対応して複数設けられることが好適である。
【００１３】
また、前記複数の電流／電圧変換部は、１つのデータラインの両端に相対して設けられることが好適である。
【００１４】
また、前記電流／電圧変換部は、１つのダイオード接続されたトランジスタにより構成されることが好適である。
【００１５】
また、前記電流／電圧変換部は、複数のダイオード接続されたトランジスタにより構成されることが好適である。
【００１６】
また、本発明は、上述のような表示回路を搭載した表示装置であることも好適である。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１８】
図１は、実施形態の構成を示す図であり、データライン毎に設けられる電流源１０は、そのデータラインに接続される画素毎の表示データについての電流Ｉｗを順次流す。この電流源１０には、電流／電圧変換部１２が接続されている。
【００１９】
この電流／電圧変換部１２には、列方向に伸びるデータラインＤＬが接続されており、このデータラインＤＬにここに接続される画素毎の表示データが電圧信号として順次供給される。なお、このデータラインＤＬに供給される電圧信号は、高電位の電源ＰＶＤＤに対し表示データの輝度に応じた電圧だけ小さい信号である。
【００２０】
次に、データラインＤＬに接続される各画素回路の構成について説明する。まず、データラインＤＬには、ｐチャンネルの選択ＴＦＴ２０のソースが接続され、この選択ＴＦＴ２０のゲートは、その行のゲートラインＧＬ（ＧＬ１〜ＧＬｎ）に接続されている。また、この選択ＴＦＴ２０のドレインは、ｐチャンネルの駆動ＴＦＴ２２のゲートに接続されている。この駆動ＴＦＴ２２のゲートには、補助容量２４の一端が接続され、この補助容量２４の他端は、電源ＰＶＤＤに接続された列方向に伸びる電源ラインＰＬに接続されている。
【００２１】
また、駆動ＴＦＴ２２のソースは電源ラインＰＬに接続され、ドレインは有機ＥＬ素子２６のアノードに接続されている。そして、有機ＥＬ素子２６のカソードは、低電位のカソード電源ＣＶに接続されている。
【００２２】
このような画素回路は、データラインＤＬに１列分の個数だけ接続されている。また、データラインＤＬは、画素の行数分設けられており、例えばｍ行×ｎ列のマトリクスであれば、１列にｍ個の画素回路が設けられ、これがｎ列配置され、従ってｎ本のゲートラインＧＬと、ｍ本のデータラインＤＬが設けられることになる。
【００２３】
このような回路において、ビデオ信号は、電流信号として与えられる。例えば、１水平ライン分のビデオ信号に応じて、１列ごとに設けられた各電流源１０のすべてが、対応する画素における表示のための電流Ｉｗを流す。これによって、電流／電圧変換部１２から電流源１０に流れる電流Ｉｗに応じた電圧が出力される。
【００２４】
一方、供給するビデオ信号に対応する行のゲートラインＧＬはＬとされ、ここに接続される該当行の選択ＴＦＴ２０がオンされている。そこで、電流／電圧変換部１２の出力は、駆動ＴＦＴ２２のゲートにセットされ、これが補助容量２４に保持される。
【００２５】
ここで、電流／電圧変換部１２は、電流に応じた電圧を出力するが、この際の電圧は、実際に表示を行うべき駆動ＴＦＴ２２のゲートが接続されている状態で設定される。すなわち、駆動ＴＦＴ２２のゲート電圧は、電流／電圧変換部１２に入力される電流を対応した電圧にセットされる。従って、電圧信号を直接駆動ＴＦＴ２２のゲートにセットする場合に比べ、正確なＴＦＴ２２のゲート電圧設定を行うことができる。
【００２６】
そして、各画素回路自体は、通常の電圧信号に応じて、動作する画素回路と同様に、２つのＴＦＴ、１つの補助容量、１つのＥＬ素子によって構成されるため、素子数は少なく、開口率を上げることができる。
【００２７】
なお、上述の構成では、補助容量２４を設けているが、ＴＦＴなどの駆動素子は、必然的に寄生容量を持つ。このため、補助容量２４を積極的に設ける必要は必ずしもなく、これを省略することもできる。
【００２８】
また、図７に示すように、電源ＰＶＤＤを電流／電圧変換部からみて各画素が配置される表示領域の手前側（最近端）と、表示領域の向こう側（最遠端）の両方に直接入力することも好適である。この構成によって、画素内電圧低下を低減することができる。
【００２９】
次に、図２には、他の実施形態の構成が示されている。この例では、データライン１４の両端に電流／電圧変換部１２が設けられている。このように、電流／電圧変換部１２をデータライン１４の両端に接続して設けることによって、画素回路の位置によらず、より適切な駆動ＴＦＴ２２のゲート電圧の設定が行える。
【００３０】
図３には、この図２の構成における電流／電圧変換１２の内部の構成を示している。
【００３１】
このように、電流／電圧変換部１２は、ダイオード接続（ドレイン・ゲート間ショート）された１つのｐチャンネルＴＦＴ３０によって構成される。すなわち、ＴＦＴ３０のソースは、電源ラインＰＬに接続され、ソースが電流源１０に接続される。そして、ドレイン／ゲート間はショートされ、そのドレイン・ゲートがデータラインＤＬに接続されている。
【００３２】
従って、ＴＦＴ３０と、オンになっている選択ＴＦＴ２０に接続されている駆動ＴＦＴ２２は、カレントミラーの関係になる。そこで、駆動ＴＦＴ２２に実際に電流源１０に流れる電流Ｉｗに対応した電流が流れ、そのときの駆動ＴＦＴ２２のゲート電圧が補助容量２４に保持される。このため、駆動ＴＦＴ２２のゲート電圧が電流Ｉｗを駆動ＴＦＴ２２に流すための電圧に設定される。
【００３３】
また、データライン１４の他端には、ドレイン・ゲート間がショートされたＴＦＴ３２が接続されており、このＴＦＴ３２は、上述したように回路的にＴＦＴ３０と並列接続される関係にあり、データライン１４の電圧を安定化することができる。
【００３４】
なお、図３において、データライン１４の両側に電流／電圧変換回路（ＴＦＴ３０、３２）１２を配置した例について、説明したが、図１に対応するように、電流／電圧変換部（ＴＦＴ３０）１２を１つだけとしてもよい。
【００３５】
図４には、さらに他の実施形態の構成が示してある。この例では、電流／電圧変換回路１２に構成するＴＦＴ３０、３２に並列してＴＦＴ３４、３６を設けている。すなわち、ＴＦＴ３０のソース、ドレイン、ゲートにそれぞれソース、ドレイン、ゲートが接続されたＴＦＴ３４と、ＴＦＴ３２のソース、ドレイン、ゲートにそれぞれソース、ドレイン、ゲートが接続されたＴＦＴ３６とが接続されている。このように、ダイオード接続されたＴＦＴをそのまま並列接続することによって、これらより正確な電流／電圧変換を達成することができる。
【００３６】
さらに、図５には、通常のビデオ信号を受け入れて動作するパネルの構成例が示してある。
【００３７】
この例では、水平ラインの画素毎に電圧値が変化する信号であって、水平欄を順次変更する通常のビデオ信号が入力されてくる。そして、この信号は、ＲＧＢ別々に入力されてくる。図示の例では、Ｒ信号により動作する画素列を示してある。水平シフトレジスタ４０は、ビデオ信号の自己の列（画素）のビデオ信号のタイミングでＨを出力する。
【００３８】
シフトレジスタ４０の出力には、一対のｎチャンネルＴＦＴ４２Ａ、４２Ｂのゲートが接続されている。このＴＦＴ４２Ａ、４２Ｂは、そのドレインがビデオ信号ラインに接続されている（この例ではＲ信号ライン）。また、ＴＦＴ４２Ａ、４２ＢのソースはｎチャンネルＴＦＴ４４Ａ、４４Ｂのドレインに接続され、このＴＦＴ４４Ａ、４４Ｂのソースは、ビデオデータ処理回路４６Ａ、４６Ｂに接続されている。さらに、ＴＦＴ４４Ａ、４４Ｂのゲートには、それぞれデータ選択信号ＤＳＡ、ＤＳＢが入力されている。
【００３９】
ビデオデータ処理回路４６Ａ、４６Ｂは、各列に対応して設けられ、それぞれ入力されてくる対応する画素のビデオ信号を記憶し、この記憶したビデオ信号を電流信号に変換して出力する。ここでは、１ラインの中の１列に対応する１つのビデオデータ処理回路４６Ａ、４６Ｂのみを示しているため、このビデオデータ処理回路４６Ａ、４６Ｂは、１画素分のデータを記憶しこれを１ラインの期間にわたって、電流に変換して出力する。なお、ここでビデオデータ処理回路４６Ａ、４６Ｂの２つが設けられているのは、ビデオデータ処理回路４６Ａ、４６Ｂの一方に１ライン分のビデオデータが順次入力されて記憶された場合に、そのビデオデータ処理回路４６Ａ、４６Ｂがその後の１ラインの期間記憶したデータに対応する電流を出力し、その出力している期間に他方のビデオデータ処理回路４６Ｂ、４６Ａが次のラインのデータを記憶しておくためである。
【００４０】
ビデオデータ処理回路４６Ａ、４６Ｂの出力は、ｎチャンネルＴＦＴ４８Ａ、４８Ｂのドレインに接続されており、このＴＦＴ４８Ｂ、４８Ａのゲートには、選択信号ＤＳＡ、ＤＳＢが供給されている。そして、これらＴＦＴ４８Ｂ、４８Ａのソースは短絡され、電流／電圧変換部１２のＴＦＴ３０のゲートおよびソースに接続されている。
【００４１】
従って、ＴＦＴ４６Ａがオンになっているときには、ＴＦＴ４８Ｂがオンとなり、ビデオデータ処理回路４６Ｂの出力がデータ電流／電圧変換回路１２に供給され、ＴＦＴ４６Ｂがオンになっているときには、ＴＦＴ４８Ａがオンとなり、ビデオデータ処理回路４６Ａの出力がデータ電流／電圧変換回路１２に供給される。これによって、前のラインのビデオ信号によって１ライン分のデータが書き込まれた後その１ライン分のデータが１ラインの期間それぞれ出力される動作が順次繰り返されることになる。
【００４２】
この回路において、画素回路は上述の例と同様である。従って、電流／電圧変換回路１２のＴＦＴ３０に流れる電流に基づいて、駆動ＴＦＴ２２のゲート電圧が決定され、これが補助容量２４により保持され、１フレームの期間にわたって、発光が維持される。
【００４３】
図６には、図５の実施形態の回路における動作のタイミングチャートが示してある。ＤＳＡ、ＤＳＢは、１水平期間（１Ｈ）毎にＨ、Ｌを繰り返す相補的な信号であり、極性が反対になっている。シフトレジスタ４０から出力されるＨＳＷ１、ＨＳＷ２、・・・は、各列のビデオデータ処理回路４６がビデオ信号データを取り込むタイミングを制御するものであり、ビデオ信号の各列の画素の信号が供給される段階で、各列に対応したＨＳＷ１、２、・・・が順次Ｈになり、ＴＦＴ４４Ａまたは４４ＢのいずれかＯＮになっている方のビデオデータ処理回路４６Ａ、４６Ｂに順次取り込まれる。
【００４４】
ＤＳＢがＨの場合には、ビデオデータ処理回路４６Ａにビデオ信号が取り込まれ、ＤＳＡがＬになりＤＳＢがＨとなるビデオデータ処理回路４６Ｂにビデオ信号が取り込まれる時に、ＧＬ１がＨとなっており、すべてのビデオデータ処理回路４６Ａからの出力が１Ｈ期間各データラインＤＬに供給される。そこで、このＤａｔａ１（列）−１（行）、１−２、・・・に基づき、各画素回路が発光する。このとき、１ライン分のビデオデータはビデオデータ処理回路４６Ｂに順次記憶される。
【００４５】
次の水平期間では、ＧＬ２がＨとなっており、かつすべてのビデオデータ処理回路４６Ａからの出力が１Ｈ期間各データラインＤＬに供給される。そこで、このＤａｔａ１−１、２−１、・・・に基づき、各画素回路が発光する。
【００４６】
このように、この図５の回路によれば、入力されてくるビデオ信号は、一般的なビデオ信号でよく、これを電流信号に変換することよって、各画素回路における電流量制御を正確なものにできる。さらに、画素回路自体は、電圧供給による２ＴＦＴの回路でよく、開口率を減少することがないというメリットも得られる。
【００４７】
なお、上述の説明では、電流／電圧変換回路１２を１列に１つ設けたが、この電流／電圧変換回路１２は、１フレームにおいて、対応する列のデータがを処理するときにのみ、動作するものであり、１つの電流／電圧変換回路１２を複数列に切り換えて用いてもよい。
【００４８】
なお、上述のような回路は、通常ガラス基板などの上に形成される。すなわち、ＴＦＴ基板上には、周辺の駆動回路や、画素毎の画素回路などが形成されるととともに各画素の有機ＥＬ素子が形成される。そして、このＴＦＴ基板の周辺部には、ＴＦＴ基板の少なくとも表示領域を覆って、封止基板が接合され、表示領域の存在する空間を乾燥した気密な空間に保持する。また、ビデオ信号や所定のクロック、電源などは、このパネルの外部から供給されるため、ＴＦＴ基板の周辺に端子部が形成されている。このような表示装置は、携帯電話や、デジタルカメラその他の電気機器に搭載されてもよいし、テレビジョン装置やＤＶＣ再生表示装置などであってもよい。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、電流／電圧変換部によって、電流信号を電圧信号に変換して電圧信号をデータラインに供給する。従って、画素回路は、電圧信号により駆動される簡単な回路でよい。また、この画素回路が接続された状態で、電流信号に応じた電圧がデータラインにセットされるため、電圧信号を直接画素回路に供給する場合に比べて正確な画素回路の駆動が行える。
【図面の簡単な説明】
【図１】実施形態の構成を示す図である。
【図２】他の実施形態の構成を示す図である。
【図３】さらに他の実施形態の構成を示す図である。
【図４】さらに他の実施形態の構成を示す図である。
【図５】さらに他の実施形態の構成を示す図である。
【図６】実施形態の動作を説明するタイミングチャートである。
【図７】さらに他の実施形態の構成を示す図である。
【符号の説明】
１０  電流源、１２  電流／電圧変換部、２０  選択ＴＦＴ、２２  駆動ＴＦＴ、２４  補助容量、２６  有機ＥＬ素子、４０  シフトレジスタ、４０  水平シフトレジスタ、４６  ビデオデータ処理回路。
【図１】
2004294865.tif 000003
【図２】
2004294865.tif 000004
【図３】
2004294865.tif 000005
【図４】
2004294865.tif 000006
【図５】
2004294865.tif 000007
【図６】
2004294865.tif 000008
【図７】
2004294865.tif 000009
【手続補正書】
【提出日】平成16年5月12日(2004.5.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクス状に配置された発光素子にビデオ信号に相当する電圧信号をそれぞれ供給して、表示を行う表示回路に関する。
【０００２】
【従来の技術】
自発光素子であるエレクトロルミネッセンス（Electroluminescence：以下ＥＬ）素子を各画素に発光素子として用いたＥＬ表示装置は、自発光型であると共に、薄く消費電力が小さい等の有利な点があり、液晶表示回路（ＬＣＤ）やＣＲＴなどの表示回路に代わる表示回路として注目されている。
【０００３】
特に、ＥＬ素子を個別に制御する薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各画素に設け、画素毎にＥＬ素子を制御するアクティブマトリクス型ＥＬ表示回路では、高精細な表示が可能である。
【０００４】
このアクティブマトリクス型ＥＬ表示回路では、基板上に複数本のゲートラインが行方向に延び、複数本のデータライン及び電源ラインが列方向に延びており、各画素は有機ＥＬ素子と、選択ＴＦＴ、駆動用ＴＦＴ及び補助容量を備えている。ゲートラインを選択することで選択ＴＦＴをオンし、データライン上のデータ電圧を補助容量に充電し、この電圧で駆動ＴＦＴをオンして電源ラインからの電力を有機ＥＬ素子に流している。
【０００５】
また、特許文献１には、各画素において、制御用のトランジスタとしてｐチャンネルの２つのＴＦＴの２つを追加し、データラインに表示データに応じたデータ電流を流す回路が示されている。
【０００６】
この特許文献１には、ビデオ信号に相当するデータ電流をデータラインに流し、このデータ電流を電流電圧変換用ＴＦＴに流して駆動ＴＦＴのゲート電圧を設定する回路が示されている。また、この特許文献１に記載の回路では、電流電圧変換用ＴＦＴを２つの画素に共通化して利用している。
【０００７】
【特許文献１】
特開２００１−１４７６５９号公報
【０００８】
【発明が解決しようとする課題】
上述のように、特許文献１に記載の回路によれば、データラインに流れる電流に応じて、駆動ＴＦＴのゲート電圧を設定することができる。このため、データラインに電圧信号を供給するものと比較して、正確なＥＬ素子の駆動電流制御が行える。また、電流電圧変換用のＴＦＴを共用することで、素子数を比較的少なくできる。
【０００９】
しかし、この特許文献１の回路では、画素部分に配置する素子数が多く、開口率が低下し、また素子数の増加に伴い歩留まりが低下するという問題があった。さらに、電流電圧変換素子を共通化することにより、画素間で、開口率の偏りが生じ、表示品質が低下するという問題もあった。
【００１０】
【課題を解決するための手段】
本発明は、マトリクス状に配置された画素毎に発光素子を有し、各画素にビデオ信号に相当する電圧信号をそれぞれ供給して、表示を行う表示回路であって、ビデオ信号に相当する列方向における画素毎の電流信号を順次電圧信号に変換する複数の電流／電圧変換部と、この電流電圧変換部から出力される列方向の画素の電圧信号が順次供給される複数のデータラインと、このデータラインからの電圧信号を制御端に受け、前記発光素子への電流供給を制御する駆動素子と、を有し、前記電流／電圧変換部は、選択された画素のビデオ信号に対応する電流を流しながら対応する電圧信号をデータラインに供給して、前記駆動素子の制御端の電圧を設定することを特徴とする。
【００１１】
本発明は、マトリクス状に配置された画素毎に発光素子を有し、各画素にビデオ信号に相当する電圧信号をそれぞれ供給して、表示を行う表示回路であって、ビデオ信号に相当する列方向における画素毎の電流信号を順次電圧信号に変換する複数の電流／電圧変換部と、この電流電圧変換部から出力される列方向の画素の電圧信号が順次供給される複数のデータラインと、各画素に対応して設けられ、データラインから供給される当該画素についての電圧信号を補助容量に蓄積すると共にこの補助容量に蓄積された電圧に応じた電流を駆動素子に流して発光素子を発光させる複数の画素回路と、を有し、前記電流／電圧変換部は、選択された画素の補助容量が接続された状態で、その画素のビデオ信号に対応する電流を流しながら対応する電圧信号をデータラインに供給して補助容量の電圧を設定することを特徴とする。
【００１２】
このように、電流／電圧変換部によって、電流信号を電圧信号に変換して電圧信号をデータラインに供給する。従って、画素回路は、電圧信号により駆動される簡単な回路でよい。また、この画素回路が接続された状態で、電流信号に応じた電圧がデータラインにセットされるため、電圧信号を直接画素回路に供給する場合に比べて正確な画素回路の駆動が行える。
【００１３】
なお、ＴＦＴなどの駆動素子は、必然的に寄生容量を持つため、補助容量を積極的に設ける必要は必ずしもない。
【００１４】
また、前記電流／電圧変換部は、１つのデータラインに対応して１つ設けられることが好適である。
【００１５】
また、前記電流／電圧変換部は、１つのデータラインに対応して複数設けられることが好適である。
【００１６】
また、前記複数の電流／電圧変換部は、１つのデータラインの両端に相対して設けられることが好適である。
【００１７】
また、前記電流／電圧変換部は、１つのダイオード接続されたトランジスタにより構成されることが好適である。
【００１８】
また、前記電流／電圧変換部は、複数のダイオード接続されたトランジスタにより構成されることが好適である。
【００１９】
また、本発明は、上述のような表示回路を搭載した表示装置であることも好適である。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２１】
図１は、実施形態の構成を示す図であり、データラインＤＬ毎に設けられる電流源１０は、そのデータラインＤＬに接続される画素毎の表示データについての電流Ｉｗを順次流す。この電流源１０には、電流／電圧変換部１２が接続されている。
【００２２】
この電流／電圧変換部１２には、列方向に伸びるデータラインＤＬが接続されており、このデータラインＤＬにここに接続される画素毎の表示データが電圧信号として順次供給される。なお、このデータラインＤＬに供給される電圧信号は、高電位の電源ＰＶＤＤに対し表示データの輝度に応じた電圧だけ小さい信号である。
【００２３】
次に、データラインＤＬに接続される各画素回路の構成について説明する。まず、データラインＤＬには、ｐチャンネルの選択ＴＦＴ２０のソースが接続され、この選択ＴＦＴ２０のゲートは、その行のゲートラインＧＬ（ＧＬ１〜ＧＬｎ）に接続されている。また、この選択ＴＦＴ２０のドレインは、ｐチャンネルの駆動ＴＦＴ２２のゲートに接続されている。この駆動ＴＦＴ２２のゲートには、補助容量２４の一端が接続され、この補助容量２４の他端は、電源ＰＶＤＤに接続された列方向に伸びる電源ラインＰＬに接続されている。
【００２４】
また、駆動ＴＦＴ２２のソースは電源ラインＰＬに接続され、ドレインは有機ＥＬ素子２６のアノードに接続されている。そして、有機ＥＬ素子２６のカソードは、低電位のカソード電源ＣＶに接続されている。
【００２５】
このような画素回路は、データラインＤＬに１列分の画素の個数だけ接続されている。また、データラインＤＬは、画素の行数分設けられており、例えばｍ行×ｎ列のマトリクスであれば、１列にｍ個の画素回路が設けられ、これがｎ列配置され、従ってｎ本のゲートラインＧＬと、ｍ本のデータラインＤＬが設けられることになる。
【００２６】
このような回路において、ビデオ信号は、電流信号として与えられる。例えば、１水平ライン分のビデオ信号に応じて、１列ごとに設けられた各電流源１０のすべてが、対応する画素における表示のための電流Ｉｗを流す。これによって、電流／電圧変換部１２から電流源１０に流れる電流Ｉｗに応じた電圧が出力される。
【００２７】
一方、供給するビデオ信号に対応する行のゲートラインＧＬはＬとされ、ここに接続される該当行の選択ＴＦＴ２０がオンされている。そこで、電流／電圧変換部１２の出力は、駆動ＴＦＴ２２のゲートにセットされ、これが補助容量２４に保持される。
【００２８】
ここで、電流／電圧変換部１２は、電流に応じた電圧を出力するが、この際の電圧は、実際に表示を行うべき駆動ＴＦＴ２２のゲートが接続されている状態で設定される。すなわち、駆動ＴＦＴ２２のゲート電圧は、電流／電圧変換部１２に入力される電流に対応した電圧にセットされる。従って、電圧信号を直接駆動ＴＦＴ２２のゲートにセットする場合に比べ、正確なＴＦＴ２２のゲート電圧設定を行うことができる。
【００２９】
そして、各画素回路自体は、通常の電圧信号に応じて、動作する画素回路と同様に、２つのＴＦＴ、１つの補助容量、１つのＥＬ素子によって構成されるため、素子数は少なく、開口率を上げることができる。
【００３０】
なお、上述の構成では、補助容量２４を設けているが、ＴＦＴなどの駆動素子は、必然的に寄生容量を持つ。このため、補助容量２４を積極的に設ける必要は必ずしもなく、これを省略することもできる。
【００３１】
また、図７に示すように、電源ＰＶＤＤを電流／電圧変換部からみて各画素が配置される表示領域の手前側（最近端）と、表示領域の向こう側（最遠端）の両方に直接入力することも好適である。この構成によって、画素内電圧低下を低減することができる。
【００３２】
次に、図２には、他の実施形態の構成が示されている。この例では、データラインＤＬの両端に電流／電圧変換部１２が設けられている。このように、電流／電圧変換部１２をデータライン１４の両端に接続して設けることによって、画素回路の位置によらず、より適切な駆動ＴＦＴ２２のゲート電圧の設定が行える。
【００３３】
図３には、この図２の構成における電流／電圧変換１２の内部の構成を示している。
【００３４】
このように、電流／電圧変換部１２は、ダイオード接続（ドレイン・ゲート間ショート）された１つのｐチャンネルＴＦＴ３０によって構成される。すなわち、ＴＦＴ３０のソースは、電源ラインＰＬに接続され、ドレインが電流源１０に接続される。そして、ドレイン／ゲート間はショートされ、そのドレイン・ゲートがデータラインＤＬに接続されている。
【００３５】
従って、選択ＴＦＴ２０がオンになっている時にＴＦＴ３０と、駆動ＴＦＴ２２は、カレントミラーの関係になる。そこで、駆動ＴＦＴ２２に実際に電流源１０に流れる電流Ｉｗに対応した電流が流れ、そのときの駆動ＴＦＴ２２のゲート電圧が補助容量２４に保持される。このため、駆動ＴＦＴ２２のゲート電圧が電流Ｉｗを駆動ＴＦＴ２２に流すための電圧に設定される。
【００３６】
また、データラインＤＬの他端には、ドレイン・ゲート間がショートされたＴＦＴ３２が接続されており、このＴＦＴ３２は、上述したように回路的にＴＦＴ３０と並列接続される関係にあり、データラインＤＬの電圧を安定化することができる。
【００３７】
なお、図３において、データラインＤＬの両側に電流／電圧変換回路（ＴＦＴ３０、３２）１２を配置した例について、説明したが、図１に対応するように、電流／電圧変換部（ＴＦＴ３０）１２を１つだけとしてもよい。
【００３８】
図４には、さらに他の実施形態の構成が示してある。この例では、電流／電圧変換回路１２に構成するＴＦＴ３０、３２に並列してＴＦＴ３４、３６を設けている。すなわち、ＴＦＴ３０のソース、ドレイン、ゲートにそれぞれソース、ドレイン、ゲートが接続されたＴＦＴ３４と、ＴＦＴ３２のソース、ドレイン、ゲートにそれぞれソース、ドレイン、ゲートが接続されたＴＦＴ３６とが接続されている。このように、ダイオード接続されたＴＦＴをそのまま並列接続することによって、これらより正確な電流／電圧変換を達成することができる。
【００３９】
さらに、図５には、通常のビデオ信号を受け入れて動作するパネルの構成例が示してある。
【００４０】
この例では、水平ラインの画素毎に電圧値が変化する信号であって、水平欄を順次変更する通常のビデオ信号が入力されてくる。そして、この信号は、ＲＧＢ別々に入力されてくる。図示の例では、Ｒ信号により動作する画素列を示してある。水平シフトレジスタ４０は、ビデオ信号の自己の列（画素）のビデオ信号のタイミングでＨを出力する。
【００４１】
シフトレジスタ４０の出力には、一対のｎチャンネルＴＦＴ４２Ａ、４２Ｂのゲートが接続されている。このＴＦＴ４２Ａ、４２Ｂは、そのドレインがビデオ信号ラインに接続されている（この例ではＲ信号ライン）。また、ＴＦＴ４２Ａ、４２ＢのソースはｎチャンネルＴＦＴ４４Ａ、４４Ｂのドレインに接続され、このＴＦＴ４４Ａ、４４Ｂのソースは、ビデオデータ処理回路４６Ａ、４６Ｂに接続されている。さらに、ＴＦＴ４４Ａ、４４Ｂのゲートには、それぞれデータ選択信号ＤＳＡ、ＤＳＢが入力されている。
【００４２】
ビデオデータ処理回路４６Ａ、４６Ｂは、各列に対応して設けられ、それぞれ入力されてくる対応する画素のビデオ信号を記憶し、この記憶したビデオ信号を電流信号に変換して出力する。ここでは、１ラインの中の１列に対応する１つのビデオデータ処理回路４６Ａ、４６Ｂのみを示しているため、このビデオデータ処理回路４６Ａ、４６Ｂは、１画素分のデータを記憶しこれを１ラインの期間にわたって、電流に変換して出力する。なお、ここでビデオデータ処理回路４６Ａ、４６Ｂの２つが設けられているのは、ビデオデータ処理回路４６Ａ、４６Ｂの一方に１ライン分のビデオデータが順次入力されて記憶された場合に、そのビデオデータ処理回路４６Ａ、４６Ｂがその後の１ラインの期間記憶したデータに対応する電流を出力し、その出力している期間に他方のビデオデータ処理回路４６Ｂ、４６Ａが次のラインのデータを記憶しておくためである。
【００４３】
ビデオデータ処理回路４６Ａ、４６Ｂの出力は、ｎチャンネルＴＦＴ４８Ａ、４８Ｂのドレインに接続されており、このＴＦＴ４８Ｂ、４８Ａのゲートには、選択信号ＤＳＡ、ＤＳＢが供給されている。そして、これらＴＦＴ４８Ｂ、４８Ａのソースは短絡され、電流／電圧変換部１２のＴＦＴ３０のゲートおよびソースに接続されている。
【００４４】
従って、ＴＦＴ４６Ａがオンになっているときには、ＴＦＴ４８Ｂがオンとなり、ビデオデータ処理回路４６Ｂの出力がデータ電流／電圧変換回路１２に供給され、ＴＦＴ４４Ｂがオンになっているときには、ＴＦＴ４８Ａがオンとなり、ビデオデータ処理回路４６Ａの出力がデータ電流／電圧変換回路１２に供給される。これによって、前のラインのビデオ信号によって１ライン分のデータが書き込まれた後その１ライン分のデータが１ラインの期間それぞれ出力される動作が順次繰り返されることになる。
【００４５】
この回路において、画素回路は上述の例と同様である。従って、電流／電圧変換回路１２のＴＦＴ３０に流れる電流に基づいて、駆動ＴＦＴ２２のゲート電圧が決定され、これが補助容量２４により保持され、１フレームの期間にわたって、発光が維持される。
【００４６】
図６には、図５の実施形態の回路における動作のタイミングチャートが示してある。ＤＳＡ、ＤＳＢは、１水平期間（１Ｈ）毎にＨ、Ｌを繰り返す相補的な信号であり、極性が反対になっている。シフトレジスタ４０から出力されるＨＳＷ１、ＨＳＷ２、・・・は、各列のビデオデータ処理回路４６がビデオ信号データを取り込むタイミングを制御するものであり、ビデオ信号の各列の画素の信号が供給される段階で、各列に対応したＨＳＷ１、２、・・・が順次Ｈになり、ＴＦＴ４４Ａまたは４４ＢのいずれかＯＮになっている方のビデオデータ処理回路４６Ａ、４６Ｂに順次取り込まれる。
【００４７】
ＤＳＢがＨの場合には、ビデオデータ処理回路４６Ａにビデオ信号が取り込まれ、ＤＳＡがＬになりＤＳＢがＨとなるビデオデータ処理回路４６Ｂにビデオ信号が取り込まれる時に、ＧＬ１がＨとなっており、すべてのビデオデータ処理回路４６Ａからの出力が１Ｈ期間各データラインＤＬに供給される。そこで、このＤａｔａ１（列）−１（行）、１−２、・・・に基づき、各画素回路が発光する。このとき、１ライン分のビデオデータはビデオデータ処理回路４６Ｂに順次記憶される。
【００４８】
次の水平期間では、ＧＬ２がＨとなっており、かつすべてのビデオデータ処理回路４６Ａからの出力が１Ｈ期間各データラインＤＬに供給される。そこで、このＤａｔａ１−１、２−１、・・・に基づき、各画素回路が発光する。
【００４９】
このように、この図５の回路によれば、入力されてくるビデオ信号は、一般的なビデオ信号でよく、これを電流信号に変換することよって、各画素回路における電流量制御を正確なものにできる。さらに、画素回路自体は、電圧供給による２ＴＦＴの回路でよく、開口率を減少することがないというメリットも得られる。
【００５０】
なお、上述の説明では、電流／電圧変換回路１２を１列に１つ設けたが、この電流／電圧変換回路１２は、１フレームにおいて、対応する列のデータがを処理するときにのみ、動作するものであり、１つの電流／電圧変換回路１２を複数列に切り換えて用いてもよい。
【００５１】
なお、上述のような回路は、通常ガラス基板などの上に形成される。すなわち、ＴＦＴ基板上には、周辺の駆動回路や、画素毎の画素回路などが形成されるととともに各画素の有機ＥＬ素子が形成される。そして、このＴＦＴ基板の周辺部には、ＴＦＴ基板の少なくとも表示領域を覆って、封止基板が接合され、表示領域の存在する空間を乾燥した気密な空間に保持する。また、ビデオ信号や所定のクロック、電源などは、このパネルの外部から供給されるため、ＴＦＴ基板の周辺に端子部が形成されている。このような表示装置は、携帯電話や、デジタルカメラその他の電気機器に搭載されてもよいし、テレビジョン装置やＤＶＣ再生表示装置などであってもよい。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、電流／電圧変換部によって、電流信号を電圧信号に変換して電圧信号をデータラインに供給する。従って、画素回路は、電圧信号により駆動される簡単な回路でよい。また、この画素回路が接続された状態で、電流信号に応じた電圧がデータラインにセットされるため、電圧信号を直接画素回路に供給する場合に比べて正確な画素回路の駆動が行える。


【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2004294865.tif 000010