(57)【要約】【課題】オフセットや歪を抑えることができるＰＷＭ信号を発生させる。【解決手段】スイッチング素子Ｑ１〜Ｑ４によりブリッジ回路が構成され、対向する一方の頂点間に直流電源ＶＣＣ１が接続され、他方の頂点間に、ローパスフィルタ２，３を通してスピーカ１が接続されている。遅延時間測定部８は、制御信号に対して、動作感知部７で感知した信号により、スイッチング素子のＯＮ動作の遅延時間Ｔｏｎと、ＯＦＦ動作の遅延時間Ｔｏｆｆを測定する。制御信号発生部４は、入力されたオーディオ信号に基づいて発生された制御信号に対して、Ｔｏｆｆ−Ｔｏｎだけ短くなったＰＷＭ信号を発生させ、ドライバ５に送る。これによりスイッチング素子の動作時間は制御信号のパルス幅に等しくなる。【選択図】  図１
2004266650.tif 000002
【特許請求の範囲】
【請求項１】
制御信号により最終段のスイッチング素子を動作させるパルス幅変調増幅装置において、前記スイッチング素子が動作したことを感知する動作感知手段と、時間を測定する時間測定手段と、信号に遅延を与える遅延手段と、ＰＷＭ信号発生手段を有し、前記時間測定手段は、前記制御信号が第１のレベルから第２のレベルに変化した時点から該変化に基づく前記スイッチング素子の動作を前記動作感知手段が感知した時点までの第１の遅延時間と、前記制御信号が第２のレベルから第１のレベルに変化した時点から該変化に基づく前記スイッチング素子の動作を前記動作感知手段が感知した時点までの第２の遅延時間を測定するものであり、前記ＰＷＭ信号発生手段は、前記第１の遅延時間と前記第２の遅延時間の大小関係に基づいて、前記制御信号に前記第１の遅延時間を与えた第１の遅延制御信号と、前記制御信号に前記第２の遅延時間を与えた第２の遅延制御信号との論理積または論理和によりＰＷＭ信号を発生させるものであることを特徴とするパルス幅変調増幅装置。
【請求項２】
制御信号により最終段の複数のスイッチング素子を動作させるパルス幅変調増幅装置において、前記各スイッチング素子が動作したことを感知する動作感知手段と、時間を測定する時間測定手段と、信号に遅延を与える遅延手段と、ＰＷＭ信号発生手段を有し、前記時間測定手段は、前記各スイッチング素子について、前記制御信号が第１のレベルから第２のレベルに変化した時点から該変化に基づく前記各スイッチング素子の動作を前記動作感知手段が感知した時点までのそれぞれの第１の遅延時間と、前記制御信号が第２のレベルから第１のレベルに変化した時点から該変化に基づく前記各スイッチング素子の動作を前記動作感知手段が感知した時点までのそれぞれの第２の遅延時間を測定するものであり、前記ＰＷＭ信号発生手段は、一定時間値からそれぞれの前記第１の遅延時間を減算した第３の遅延時間と、前記一定時間からそれぞれの前記第２の遅延時間を減算した第４の遅延時間を演算し、前記第１の遅延時間と前記第２の遅延時間の大小関係に基づいて、前記制御信号に前記第３の遅延時間を与えた第１の遅延制御信号と、前記制御信号に前記第４の遅延時間を与えた第２の遅延制御信号との論理積または論理和によりＰＷＭ信号を発生させるものであることを特徴とするパルス幅変調増幅装置。
【請求項３】
前記一定時間が、前記それぞれの第１の遅延時間と、前記それぞれの第２の遅延時間のうちの最大値であることを特徴とする請求項２に記載のパルス幅変調増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルス幅変調増幅装置（以下、「ＰＷＭ増幅装置」と略称する）に関するものである。
【０００２】
【従来の技術】
ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）増幅装置には、Ｄ級アンプである。Ｄ級アンプは、Ａ級、Ｂ級アンプに比べて、出力段での半導体素子で消費する電力が少ないので、近年の省電力化において大いに注目されている。ＰＷＭ増幅装置は、出力段のＯＮとＯＦＦの２値で信号を表現するので、正確なパルス幅や電圧変動のない電源が必要となる。また、素子のばらつき等でパルス幅が目的の値に比べて変化した場合、オフセットや歪が生じる。
【０００３】
図９は、従来のＰＷＭ増幅装置の一例のブロック構成図である。図中、１はスピーカ、２，３はローパスフィルタ、４は制御信号発生部、５はドライバ、Ｑ１〜Ｑ４はスイッチング素子、ＶＣＣ１は直流電源である。
【０００４】
スイッチング素子Ｑ１〜Ｑ４はブリッジ回路を構成するように接続され、対向する一方の頂点間に直流電源ＶＣＣ１が接続され、他方の頂点間に、ローパスフィルタ２，３を通してスピーカ１が接続されている。ブリッジ回路の一方の対辺に接続されているスイッチング素子Ｑ１，Ｑ３がＯＮのときは、他方の対辺に接続されているスイッチング素子Ｑ２，Ｑ４は必ずＯＦＦとなり、他方の対辺に接続されているスイッチング素子Ｑ２，Ｑ４がＯＮのときは、一方の対辺に接続されているスイッチング素子Ｑ１，Ｑ３が必ずＯＦＦとなるようにドライバ５からの出力が与えられる。そして、スピーカ１の一方の端子を＋端子、他方の端子を−端子と呼べば、直流電源ＶＣＣ１が正であれば、一方の対辺に接続されているスイッチング素子Ｑ１，Ｑ３がＯＮとなるときは、スピーカ１の＋端子に正の電圧が与えられ、他方の対辺に接続されているスイッチング素子Ｑ２，Ｑ４がＯＮとなるときは、スピーカ１の−端子に正の電圧が与えられる。
【０００５】
ローパスフィルタ２，３は、高周波成分やノイズを除去するためのもので、例えば、Ｌ（インダクタンス）とＣ（コンデンサ）で構成される。制御信号発生部４は、入力されたオーディオ信号に基づいてＰＷＭ信号を発生させるものであり、例えば、図示しないＣＤから再生されたオーディオ信号を三角波信号と比較し、その比較結果に基づいてオーディオ信号の信号レベルをパルス幅で表すＰＷＭ信号を発生させる。ドライバ５は、ＰＷＭ信号に基づいてスイッチング素子Ｑ１〜Ｑ４を制御する。
【０００６】
図９のＰＷＭ増幅装置の動作を説明する。オーディオ信号が、制御信号発生部４に入力され、ＰＷＭ信号が発生されて、スイッチング素子Ｑ１〜Ｑ４を駆動するドライバ５に送られる。ＰＷＭ信号は、２進信号としての「１」と「０」で表現されていて、「１」のときは、スピーカ１の＋端子側に正の電圧を与えるように、スイッチング素子Ｑ１とＱ３をＯＮさせる。同様に、「０」のときは、スピーカの−端子側に正の電圧を与えるように、スイッチング素子Ｑ２とＱ４をＯＮさせる。
【０００７】
ドライバ５においては、スイッチング素子Ｑ１とＱ４をＯＮさせるドライバと、スイッチング素子Ｑ２とＱ３をＯＮさせるドライバとは、回路が完全に同じ回路にできないため、制御信号発生部４からのＰＷＭ信号でスイッチング素子をＯＮ／ＯＦＦさせたときの遅延時間に違いが生じる。また、ＯＮするまでの時間とＯＦＦするまでの時間の違いや、素子のばらつきによる違いのため、理想的なＰＷＭ信号を制御信号発生部４で発生させたとしても、スピーカ１の両端では、理想とは違ったパルス幅の信号になってしまうので、オフセットや歪が生じる。
【０００８】
オフセットをキャンセル技術としては、特許文献１「音声再生装置および方法」にあるように、オフセット電圧をフィードバックさせて正駆動側または負駆動側のパルス幅を広くあるいは狭くなるように補正することによってオフセットをキャンセルするものもある。
【０００９】
しかしながら、オフセット電圧をフィードバックさせて正駆動側または負駆動側のパルス幅を広くあるいは狭くなるようにする方法は、パワーアンプの駆動制御信号をパルス幅の広い方あるいは狭い方に合わせるので、最大パワーが小さくなったりデッドタイムが大きくなり、オーディオ信号の歪みが増大する。また、直流オフセット電圧のフィードバックがかかっているので、直流電圧を出力することができなくなるという問題もある。
【００１０】
【特許文献１】
特開２００２−２３０９０５公報
【００１１】
【発明が解決しようとする課題】
本発明は、上述した事情に鑑みてなされたもので、オフセット電圧をフィードバックさせて正駆動側または負駆動側のパルス幅を広くあるいは狭くなるようにすることなく、正確なパルス幅の信号を出力させることができるＰＷＭ増幅装置を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明は、制御信号により最終段のスイッチング素子を動作させるパルス幅変調増幅装置において、前記スイッチング素子が動作したことを感知する動作感知手段と、時間を測定する時間測定手段と、信号に遅延を与える遅延手段と、ＰＷＭ信号発生手段を有し、前記時間測定手段は、前記制御信号が第１のレベルから第２のレベルに変化した時点から該変化に基づく前記スイッチング素子の動作を前記動作感知手段が感知した時点までの第１の遅延時間と、前記制御信号が第２のレベルから第１のレベルに変化した時点から該変化に基づく前記スイッチング素子の動作を前記動作感知手段が感知した時点までの第２の遅延時間を測定するものであり、前記ＰＷＭ信号発生手段は、前記第１の遅延時間と前記第２の遅延時間の大小関係に基づいて、前記制御信号に前記第１の遅延時間を与えた第１の遅延制御信号と、前記制御信号に前記第２の遅延時間を与えた第２の遅延制御信号との論理積または論理和によりＰＷＭ信号を発生させるものであることを特徴とするものである。
【００１３】
請求項２に記載の発明は、制御信号により最終段の複数のスイッチング素子を動作させるパルス幅変調増幅装置において、前記各スイッチング素子が動作したことを感知する動作感知手段と、時間を測定する時間測定手段と、信号に遅延を与える遅延手段と、ＰＷＭ信号発生手段を有し、前記時間測定手段は、前記各スイッチング素子について、前記制御信号が第１のレベルから第２のレベルに変化した時点から該変化に基づく前記各スイッチング素子の動作を前記動作感知手段が感知した時点までのそれぞれの第１の遅延時間と、前記制御信号が第２のレベルから第１のレベルに変化した時点から該変化に基づく前記各スイッチング素子の動作を前記動作感知手段が感知した時点までのそれぞれの第２の遅延時間を測定するものであり、前記ＰＷＭ信号発生手段は、一定時間値からそれぞれの前記第１の遅延時間を減算した第３の遅延時間と、前記一定時間からそれぞれの前記第２の遅延時間を減算した第４の遅延時間を演算し、前記第１の遅延時間と前記第２の遅延時間の大小関係に基づいて、前記制御信号に前記第３の遅延時間を与えた第１の遅延制御信号と、前記制御信号に前記第４の遅延時間を与えた第２の遅延制御信号との論理積または論理和によりＰＷＭ信号を発生させるものであることを特徴とするものである。
【００１４】
請求項３に記載の発明は、請求項２に記載のパルス幅変調増幅装置において、前記一定時間が、前記それぞれの第１の遅延時間と、前記それぞれの第２の遅延時間のうちの最大値であることを特徴とするものである。
【００１５】
【発明の実施の形態】
図１〜５は、本発明のＰＷＭ増幅装置の実施の形態の一例を説明するためのもので、図１は、ＰＷＭ増幅装置のブロック構成図、図２，図３は、図１のＰＷＭ増幅装置の各部の動作波形図、図４，図５は、図１のＰＷＭ増幅装置の制御信号発生部の一例のブロック構成図である。図中、図９と同様の部分には同じ符号を付して説明を省略する。６は遅延時間設定部、７は動作感知部、８は遅延時間測定部である。
【００１６】
スイッチング素子Ｑ１〜Ｑ４によりブリッジ回路が構成され、対向する一方の頂点間に直流電源ＶＣＣ１が接続され、他方の頂点間に、ローパスフィルタ２，３を通してスピーカ１が接続されている構成および動作は、図９で説明したＰＷＭ増幅装置と同じである。この実施の形態では、スイッチング素子Ｑ１〜Ｑ４として、ＭＯＳＦＥＴを用いたが、他のスイッチング素子が用いられてもよい。
【００１７】
制御信号発生部４は、図９のＰＷＭ増幅装置のものとは相違するもので、遅延時間設定部６を備えており、入力されたオーディオ信号に基づいてＰＷＭ信号を発生させ、さらに、遅延時間設定部６に設定された遅延時間に基づいて、ドライバ５へ送る信号のタイミングを調整して補正されたＰＷＭ信号を発生する。ドライバ５は、補正されたＰＷＭ信号に基づいてスイッチング素子Ｑ１〜Ｑ４を制御する。すなわち、最初に発生されたＰＷＭ信号に対して、パルス幅の補正を行なって、補正されたＰＷＭ信号を発生させる。補正前のＰＷＭ信号と補正されたＰＷＭ信号とを区別するために、この明細書では、補正前のＰＷＭ信号を「制御信号」と記載し、補正されたＰＷＭ信号を、単に、「ＰＷＭ信号」と記載することにする。
【００１８】
制御信号発生部４における制御信号の補正は、スイッチング素子Ｑ１〜Ｑ４のそれぞれについて、制御信号がＯＮしてからスイッチング素子がＯＮするまでの遅延時間と、制御信号がＯＦＦしてからスイッチング素子がＯＦＦするまでの遅延時間との差だけ制御信号のパルス幅を補正して、制御信号のパルス幅とスイッチング素子の動作時間とが等しくなるようなＰＷＭ信号を発生させる。
【００１９】
スイッチング素子Ｑ１〜Ｑ４の動作状態、すなわち、ＯＮとＯＦＦは、動作感知部７で感知され、動作感知部７の出力信号と制御信号発生部４で発生された制御信号とが遅延時間測定部８に入力され、制御信号に対するスイッチング素子Ｑ１〜Ｑ４のそれぞれの動作の遅延時間が遅延時間測定部８で測定される。このような遅延時間は、スイッチング素子の作動遅延時間およびその入出力回路の時定数によって生じる。
【００２０】
遅延時間測定部８の動作を図２，図３で説明する。遅延時間測定部８では、制御信号発生部４で発生された制御信号がＯＮからＯＦＦに変化してからスイッチング素子Ｑｎ（ＱｎはＱ１〜Ｑ４）がＯＮからＯＦＦに変化するまで、および、制御信号がＯＦＦからＯＮに変化してからスイッチング素子ＱｎがＯＦＦからＯＮに変化するまでの遅延時間の遅延時間Ｔｄを測定する。測定方法は、制御信号発生部４から発生される制御信号と同じ信号でクロックのカウントを開始し、動作感知部７からの信号でカウントを終了し、そのときのカウンタ値を遅延時間Ｔｄとするものであり、Ｔｄがスイッチング素子の遅延時間になる。
【００２１】
図２は、スイッチング素子ＱｎがＯＮするまでの遅延時間Ｔｏｎを測定する動作の説明図であり、制御信号がＯＦＦからＯＮになる時点でクロックのカウントを開始し、動作感知器からのスイッチング素子ＱｎがＯＮを感知した信号が到来したところでカウントを終了し、その間のカウント値、図２では４クロックをもって、Ｔｏｎを測定する。
【００２２】
図３は、スイッチング素子ＱｎがＯＦＦするまでの遅延時間Ｔｏｆｆを測定する動作の説明図であり、制御信号がＯＮからＯＦＦになる時点でクロックのカウントを開始し、動作感知器からのスイッチング素子ＱｎがＯＦＦを感知した信号が到来したところでカウントを終了し、その間のカウント値、図３では３クロックをもって、Ｔｏｆｆを測定する。
【００２３】
このようにして、スイッチング素子Ｑｎ、すなわち、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のそれぞれについて、遅延時間Ｔｏｎと遅延時間Ｔｏｆｆが測定され、それぞれ、Ｔｏｎ１，Ｔｏｆｆ１，Ｔｏｎ２，Ｔｏｆｆ２，Ｔｏｎ３，Ｔｏｆｆ３，Ｔｏｎ４，Ｔｏｆｆ４が得られる。遅延時間の測定は、１回でも動作するが、数回行なって平均をとるなど、統計処理を行なうことで精度が増し、より高精度な信号をスピーカの両端子に与えることができる。
【００２４】
得られたＴｏｎ１，Ｔｏｆｆ１，Ｔｏｎ２，Ｔｏｆｆ２，Ｔｏｎ３，Ｔｏｆｆ３，Ｔｏｎ４，Ｔｏｆｆ４のうち最大の遅延時間Ｔｄｍａｘを求めて、Ｔｄｍａｘから各スイッチング素子Ｑｎの遅延時間Ｔｏｎ１，Ｔｏｆｆ１，Ｔｏｎ２，Ｔｏｆｆ２，Ｔｏｎ３，Ｔｏｆｆ３，Ｔｏｎ４，Ｔｏｆｆ４を引いた値を演算して、遅延時間設定部６に格納する。すなわち、（Ｔｄｍａｘ−Ｔｏｎ１），（Ｔｄｍａｘ−Ｔｏｆｆ１），（Ｔｄｍａｘ−Ｔｏｎ２），（Ｔｄｍａｘ−Ｔｏｆｆ２），（Ｔｄｍａｘ−Ｔｏｎ３），（Ｔｄｍａｘ−Ｔｏｆｆ３），（Ｔｄｍａｘ−Ｔｏｎ４），（Ｔｄｍａｘ−Ｔｏｆｆ４）が、遅延時間設定部６に格納される。
【００２５】
遅延時間設定部６では、目的の信号を作る際、ＴｏｎとＴｏｆｆが比較され、Ｔｏｎ＜Ｔｏｆｆのときは、図４に示すように、制御信号を遅延回路１，２で遅延した信号が入力された論理積（ＡＮＤ）回路が用いられ、Ｔｏｎ＞Ｔｏｆｆのときは、図５に示すように、制御信号を遅延回路１，２で遅延した信号が入力された論理和（ＯＲ）回路が用いられる。Ｔｏｎ＝Ｔｏｆｆのときは、ＡＮＤ回路とＯＲ回路のどちらを用いても同じ結果となるので、図４，図５のいずれを用いてもよく、制御信号をただ遅延させた信号でもよい。なお、遅延回路１，２には、スイッチング素子Ｑ１では、（Ｔｄｍａｘ−Ｔｏｎ１）と（Ｔｄｍａｘ−Ｔｏｆｆ１）が入力される。他のスイッチング素子に関しても同様であり、ＴｄｍａｘからＴｏｎを引いた値とＴｄｍａｘからＴｏｆｆを引いた値が設定される。遅延時間設定部６に設定する値を演算するために用いる遅延時間をＴｄｍａｘとした場合、本発明により元のオーディオ信号に対し遅延が少ないＰＷＭ信号により最終段のスイッチング素子の動作の開始時点を同じにすることができるが、Ｔｄｍａｘは、上述した最大値でなければならないものではなく、最大値以上の値でもよい。なお、図４，図５の補正信号発生回路は、スイッチング素子ごとに設けられるが、複数のスイッチング素子に共用させるようにしてもよい。
【００２６】
遅延時間設定部６の動作を図６〜図８で説明する。まず、図６によりスイッチング素子の遅延時間について説明する。図６（Ａ）のクロックは、時間を示すために図示したものであるが、クロック発振器から発生したクロックであり、図３で説明したカウンタに用いられるクロックである。クロック発振器は、制御信号発生部４に内蔵させてもよいが、図示しないＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）のためのクロック発振器を用いてもよい。図６（Ｂ）は、制御信号発生部４でオーディオ信号に基づいて発生される制御信号である。この制御信号をドライバ５に送出してスイッチング素子Ｑｎを駆動すると、上述したように、この制御信号がスイッチング素子Ｑｎに入力されると、図６（Ｃ）または図６（Ｄ）に示すように、制御信号の立ち上がりおよび立ち下がりで、それぞれＴｏｎおよびＴｏｆｆの遅延が生じることがある。
【００２７】
図６（Ｃ）に示すように、遅延時間Ｔｏｎに対して遅延時間Ｔｏｆｆが大きい場合（Ｔｏｎ＜Ｔｏｆｆ）は、スイッチング素子ＱｎのＯＮからＯＦＦまでの時間（動作時間）が制御信号のパルス幅より長くなる。長くなる分は、（Ｔｏｆｆ−Ｔｏｎ）に相当する。
【００２８】
また、図６（Ｄ）に示すように、遅延時間Ｔｏｎに対して遅延時間Ｔｏｆｆが小さい場合（Ｔｏｎ＞Ｔｏｆｆ）は、スイッチング素子ＱｎのＯＮからＯＦＦまでの時間が制御信号のパルス幅より短くなる。短くなる分は、（Ｔｏｎ−Ｔｏｆｆ）であり、（Ｔｏｆｆ−Ｔｏｎ）が負の値となることから、（Ｔｏｆｆ−Ｔｏｎ）だけ長くなるということもできる。
【００２９】
図７は、Ｔｏｎ＜Ｔｏｆｆの場合において、制御信号からＰＷＭ信号（補正されたＰＷＭ信号）を作成する動作の説明図である。上述したＴｄｍａｘ以上の一定値をＴｋとすると、図４において、（Ｔｋ−Ｔｏｎ）が遅延回路１にセットされ、（Ｔｋ−Ｔｏｆｆ）が遅延回路２にセットされていることになる。Ｔｏｎ＜Ｔｏｆｆであるから、（Ｔｋ−Ｔｏｎ）＞（Ｔｋ−Ｔｏｆｆ）である。
【００３０】
図７（Ａ）は、クロック発振器から発生したクロックである。制御信号発生部４は、入力したオーディオ信号に基づいて図７（Ｂ）に示すようなパルス幅Ｈの制御信号を発生する。この制御信号をドライバ５に与えてスイッチング素子Ｑｎを駆動すると、スイッチング素子Ｑｎが、パルス幅Ｈより長いパルス幅の作動時間となることは、図６（Ｃ）で説明したとおりである。当然に、Ｔｏｎにより、スイッチング素子Ｑｎの作動開始の時点も遅延する。
【００３１】
図４の遅延回路１，２には、図７（Ｂ）の制御信号が入力されるから、遅延回路１の出力信号は、図７（Ｃ）に示すように、制御信号が（Ｔｋ−Ｔｏｎ）だけ遅延された信号となる。また、遅延回路２の出力信号は、図７（Ｄ）に示すように、制御信号が（Ｔｋ−Ｔｏｆｆ）だけ遅延された信号となる。遅延回路１および遅延回路２の出力信号は、ＡＮＤ回路によって、図７（Ｅ）に示すように、制御信号のパルス幅よりも（Ｔｋ−Ｔｏｎ）−（Ｔｋ−Ｔｏｆｆ）＝（Ｔｏｆｆ−Ｔｏｎ）だけ短くなったパルス幅Ｈ１の信号となり、これがＰＷＭ信号として、ドライバ５に送出される。このＰＷＭ信号によってスイッチング素子Ｑｎが駆動されると、図７（Ｆ）に示すように、スイッチング素子Ｑｎの動作時間（ＯＮからＯＦＦまでの時間）は、オーディオ信号から生成された図７（Ｂ）に示す制御信号（パルス幅Ｈ）と同じパルス幅の信号になる。また、動作の開始時点は、図７（Ｂ）に示す制御信号の立ち上がり時点から、（Ｔｋ−Ｔｏｎ）＋Ｔｏｎ＝Ｔｋとなり、Ｔｏｎ，Ｔｏｆｆの値にかかわらず、一定値Ｔｋとなる。
【００３２】
図８は、Ｔｏｎ＞Ｔｏｆｆの場合において、制御信号からＰＷＭ信号（補正されたＰＷＭ信号）を作成する動作の説明図である。図５において、（Ｔｋ−Ｔｏｎ）が遅延回路１にセットされ、（Ｔｋ−Ｔｏｆｆ）が遅延回路２にセットされていることになる。Ｔｏｎ＞Ｔｏｆｆであるから、（Ｔｋ−Ｔｏｎ）＜（Ｔｋ−Ｔｏｆｆ）である。
【００３３】
図８（Ａ）は、クロック発振器から発生したクロックであり、図８（Ｂ）は制御信号である。いずれも図７と同じである。この制御信号をドライバ５に与えてスイッチング素子Ｑｎを駆動すると、スイッチング素子Ｑｎが、パルス幅Ｈより短いパルス幅の作動時間となることは、図６（Ｄ）で説明したとおりである。当然に、Ｔｏｎにより、スイッチング素子Ｑｎの作動開始の時点も遅延する。
【００３４】
図５の遅延回路１，２には、図８（Ｂ）の制御信号が入力されるから、遅延回路１の出力信号は、図８（Ｃ）に示すように、制御信号が（Ｔｋ−Ｔｏｎ）だけ遅延された信号となる。また、遅延回路２の出力信号は、図８（Ｄ）に示すように、制御信号が（Ｔｋ−Ｔｏｆｆ）だけ遅延された信号となる。遅延回路１および遅延回路２の出力信号は、ＯＲ回路によって、図８（Ｅ）に示すように、制御信号のパルス幅よりも（Ｔｋ−Ｔｏｆｆ）−（Ｔｋ−Ｔｏｎ）＝（Ｔｏｎ−Ｔｏｆｆ）だけ長くなったパルス幅Ｈ１の信号となる。換言すれば、（Ｔｋ−Ｔｏｎ）−（Ｔｋ−Ｔｏｆｆ）＝（Ｔｏｆｆ−Ｔｏｎ）だけ短くなったパルス幅Ｈ１の信号となったということができる。これがＰＷＭ信号として、ドライバ５に送出される。このＰＷＭ信号によってスイッチング素子Ｑｎが駆動されると、図８（Ｆ）に示すように、スイッチング素子Ｑｎの動作時間（ＯＮからＯＦＦまでの時間）は、オーディオ信号から生成された図８（Ｂ）に示す制御信号（パルス幅Ｈ）と同じパルス幅の信号になる。また、動作の開始時点は、図８（Ｂ）に示す制御信号の立ち上がり時点から、（Ｔｋ−Ｔｏｎ）＋Ｔｏｎ＝Ｔｋとなり、Ｔｏｎ，Ｔｏｆｆの値にかかわらず、一定値Ｔｋとなる。したがって、Ｔｏｎ＝Ｔｏｆｆの場合は、制御信号にＴｋの遅延を与えてもよいのである。
【００３５】
このように、最終段に複数のスイッチング素子が用いられている場合に各スイッチング素子の動作時間を制御信号のパルス幅と等しくできるとともに、各スイッチング素子の動作の開始時点を同じにできるので、オフセットや歪を抑えることができる。
【００３６】
なお、制御信号の立ち上がり時点と最終段のスイッチング素子の動作の開始時点の遅延時間を考慮する必要のない回路構成においては、遅延回路１，２にセットするデータは、Ｔｏｎ，Ｔｏｆｆをそのまま用いてもよい。
【００３７】
このように、この実施の形態においては、オーディオ信号に基づいて発生されたＰＷＭ信号のパルス幅を補正したＰＷＭ信号で最終段のスイッチング素子を制御することによって、オーディオ信号に基づいて発生されたＰＷＭ信号のパルス幅と、最終段のスイッチング素子がＯＮしてからＯＦＦするまでの時間（動作時間）を等しくすることができる。さらに、最終段のスイッチング素子として複数のスイッチング素子が用いられている場合には、各スイッチング素子の動作の開始時点を同じにすることができる。
【００３８】
【発明の効果】
以上の説明から明らかなように、本発明によれば、最終段のスイッチング素子の出力端、例えば、スピーカの両端子に目的のパルス幅になるようなＰＷＭ信号を与えることができるので、オフセットや歪を抑えることができるという効果がある。
【図面の簡単な説明】
【図１】本発明のＰＷＭ増幅装置の実施の形態の一例を説明するためのブロック構成図である。
【図２】図１のＰＷＭ増幅装置の各部の動作波形図である。
【図３】図１のＰＷＭ増幅装置の各部の動作波形図である。
【図４】図１のＰＷＭ増幅装置の制御信号発生部の一例のブロック構成図である。
【図５】図１のＰＷＭ増幅装置の制御信号発生部の一例のブロック構成図である。
【図６】スイッチング素子の遅延時間の説明図である。
【図７】制御信号からＰＷＭ信号を作成する動作の説明図である。
【図８】制御信号からＰＷＭ信号を作成する動作の説明図である。
【図９】従来のＰＷＭ増幅装置の一例のブロック構成図である。
【符号の説明】
１…スピーカ、２，３…ローパスフィルタ、４…制御信号発生部、５…ドライバ、６…遅延時間設定部、７…動作感知部、８…遅延時間測定部、Ｑ１〜Ｑ４…スイッチング素子、ＶＣＣ１…直流電源。
【図１】
2004266650.tif 000003
【図２】
2004266650.tif 000004
【図３】
2004266650.tif 000005
【図４】
2004266650.tif 000006
【図５】
2004266650.tif 000007
【図６】
2004266650.tif 000008
【図７】
2004266650.tif 000009
【図８】
2004266650.tif 000010
【図９】
2004266650.tif 000011