(57)【要約】【課題】有機ＥＬ装置等の電気光学装置において、開口率を高めつつ、順次点灯同時消去法を行う。【解決手段】電気光学装置は、基板上の周辺領域に、各画素のドライビングトランジスタ（２６２）の導通又は非導通を選択するデータ信号と該ドライビングトランジスタを非導通とするリセット信号とを、データ線に対して選択的に供給するリセット回路と、各画素のスイッチングトランジスタ（２６０）をオン状態又はオフ状態とする走査信号を走査線に対して供給する走査線駆動回路とを備える。走査線駆動回路が第１のオン信号を与える期間に対応して、リセット回路は、データ信号をドライビングトランジスタに与える。走査線駆動回路が第２のオン信号を与える期間に対応して、リセット回路は、リセット信号をドライビングトランジスタに与える。【選択図】      図１
2004294671.tif 000002
【特許請求の範囲】
【請求項１】
走査線及びデータ線と、該走査線及びデータ線に対応するマトリクス状の各画素領域に配置された電気光学素子と、該電気光学素子を駆動するドライビングトランジスタ及び該ドライビングトランジスタを制御するスイッチングトランジスタと、前記ドライビングトランジスタの導通又は非導通を選択するデータ信号と前記ドライビングトランジスタを非導通とするリセット信号とを前記データ線に対して選択的に供給するリセット回路と、前記スイッチングトランジスタをオン状態又はオフ状態とする走査信号を前記走査線に対して供給する走査線駆動回路と、を備え、
前記走査線駆動回路は、前記走査信号として、前記スイッチングトランジスタを前記オン状態とする第１のオン信号を、前記走査線を介して前記スイッチングトランジスタに与え、
該第１のオン信号を与える期間に対応して、前記リセット回路は、前記データ信号を前記データ線及び前記スイッチングトランジスタを介して前記ドライビングトランジスタに与え、
前記走査線駆動回路は、前記走査信号として、前記スイッチングトランジスタを前記オン状態とする第２のオン信号を前記走査線を介して前記スイッチングトランジスタに与え、
該第２のオン信号を与える期間に対応して、前記リセット回路は、前記リセット信号を前記データ線及び前記スイッチングトランジスタを介して前記ドライビングトランジスタに与え、
前記データ信号を与える第１の走査期間と前記リセット信号を与える第２の走査期間とは、時間軸上で互いに干渉しないように設定されていることを特徴とする電気光学装置。
【請求項２】
前記リセット回路は、前記データ信号を夫々出力する前記データ線と同数のデータ信号出力制御部と、前記リセット信号を夫々出力する前記データ線と同数のリセット信号出力制御部とを含み、
前記データ信号出力制御部の出力と前記リセット信号出力制御部の出力とは夫々、同一のデータ線に接続され、
前記データ信号出力制御部には、前記データ信号とデータ信号出力制御信号とが入力され、
前記データ信号出力制御部は、前記データ信号出力制御信号に応じて、前記データ信号の前記データ線への出力を実行又は停止し、
前記リセット信号出力制御部には、前記リセット信号とリセット信号出力制御信号とが入力され、
前記リセット信号出力制御部は、前記リセット信号出力制御信号に応じて、前記リセット信号の前記データ線への出力を実行又は停止することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
転送信号を出力するシフトレジスタと該転送信号に応じて前記データ信号をサンプリングするサンプリング手段とを含むデータ線駆動回路を更に備えており、
前記データ線駆動回路は、前記リセット回路へ前記サンプリングされたデータ信号を供給することを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
クロック信号の供給を制御するパスゲートを含むクロック信号制御回路を更に備えており、
該クロック信号制御回路は、前記シフトレジスタ内の前記転送信号を伝播している部位に対してクロック信号を供給すると共に、その他の部位に対してハイレベル又はローレベルの信号を適宜供給することを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記データ線駆動回路は、前記各画素領域がマトリクス状に配列された画像表示領域の周囲に位置する周辺領域において、前記リセット回路と前記クロック信号制御回路との間に配置されており、
前記リセット回路は、前記データ線駆動回路及び前記クロック信号制御回路と比較して、前記周辺領域内で前記画像表示領域に近い側に配置されていることを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記電気光学素子は、有機ＥＬ素子を含むことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。
【請求項７】
走査線及びデータ線と、該走査線及びデータ線に対応するマトリクス状の各画素領域に配置された電気光学素子と、該電気光学素子を駆動するドライビングトランジスタ及び該ドライビングトランジスタを制御するスイッチングトランジスタと、前記ドライビングトランジスタの導通又は非導通を選択するデータ信号と前記ドライビングトランジスタを非導通とするリセット信号とを前記データ線に対して選択的に供給するリセット回路と、前記スイッチングトランジスタをオン状態又はオフ状態とする走査信号を前記走査線に対して供給する走査線駆動回路と、を備えた電気光学装置の駆動方法であって、
前記走査線駆動回路が、前記走査信号として、前記スイッチングトランジスタを前記オン状態とする第１のオン信号を、前記走査線を介して前記スイッチングトランジスタに与えるステップと、
該第１のオン信号を与える期間に対応して、前記リセット回路が、前記データ信号を前記データ線及び前記スイッチングトランジスタを介して前記ドライビングトランジスタに与えるステップと、
前記走査線駆動回路が、前記走査信号として、前記スイッチングトランジスタを前記オン状態とする第２のオン信号を前記走査線を介して前記スイッチングトランジスタに与えるステップと、
該第２のオン信号を与える期間に対応して、前記リセット回路は、前記リセット信号を前記データ線及び前記スイッチングトランジスタを介して前記ドライビングトランジスタに与えるステップと、を有し、
前記データ信号を与える第１の走査期間と前記リセット信号を与える第２の走査期間とは、時間軸上で互いに干渉しないことを特徴とする電気光学装置の駆動方法。
【請求項８】
請求項１から６のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば有機ＥＬ装置等の電気光学装置及びこれを備えた例えば携帯電話等の電子機器の技術分野に属する。
【０００２】
【背景技術】
近年電気光学装置としての表示装置は有機ＥＬ素子を用いた電気光学装置が注目されている。この種の電気光学装置において有機ＥＬ素子の中間調を制御する駆動方式の一つとしてデジタル方式がある。このデジタル方式の一つとして時分割階調方式があり、その時分割階調方式としては同時点灯法と順次点灯同時消去法とが知られている。従来前記順次点灯同時消去法を実現する電気光学装置として、例えば図２０に示す構成をとっている装置がある。
【０００３】
図２０において、電気光学装置１００は、データ書き込みのときに走査を行う書き込み用走査線駆動回路１４０、データリセットのときに走査を行うリセット用走査線駆動回路１４１、データ線駆動回路１４２、書き込み用走査線１１０〜１１４、リセット用走査線１１５〜１１９、データ線１２０〜１２５、及び画素１３０〜１３２を備えて構成されている。書き込み用走査線駆動回路１４０と、リセット用走査線駆動回路１４１と、データ線駆動回路１４２と、画素１３０〜１３２を構成する画素回路とは夫々、シリコン薄膜トランジスタを含んでなる。ただしデータ線駆動回路１４２がシリコン薄膜トランジスタからなるために要求される動作速度が得られない場合、データ線駆動回路１４２を内蔵せずに外部の駆動ＩＣからデータ線を駆動する場合もある（特許文献１参照）。
【０００４】
【特許文献１】
特開２００１−３４３９３３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、このような従来の順次点灯同時消去法を実現する電気光学装置では、書き込み用走査線に加えてリセット用走査線が必要となり、更にリセット用走査線に対してもスイッチングトランジスタが必要となる。このため、各画素の開口率（即ち、各画素において、その全領域に対する実際に表示に寄与する光が出射する領域の比率）が下がるという問題点がある。
【０００６】
他方、要求される動作速度が得られないためデータ線駆動回路を内蔵しない場合には、即ち、駆動ＩＣとして構築されたデータ線駆動回路を外付けする場合には、データ入力端子がデータ線と同数必要となり、当該データ線を駆動する駆動ＩＣの高密度実装を必要とするという問題点がある。
【０００７】
これに対して、駆動ＩＣの高密度実装を避けるためにデータ線駆動回路を内蔵した場合には、画素数や階調数を下げることでデータ線駆動回路に要求する動作速度を下げなければならないという問題点がある。
【０００８】
そこで本発明は上述の諸事情に鑑みなされたものであり、その課題とする所は高い開口率を有しつつ順次点灯同時消去法を実現する電気光学装置及びそのような電気光学装置を具備する各種電子機器を提供することにある。
【０００９】
又本発明の別な課題は、データ線駆動回路を内蔵することでデータ線を駆動する駆動ＩＣの高密度実装を必要としない電気光学装置及びそのような電気光学装置を具備する各種電子機器を提供することにある。
【００１０】
更に本発明は、画素数や階調数を下げる必要が無く、高速動作するデータ線駆動回路を備えた電気光学装置及びそのような電気光学装置を具備する各種電子機器を提供することも課題とする。
【００１１】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、走査線及びデータ線と、該走査線及びデータ線に対応するマトリクス状の各画素領域に配置された電気光学素子と、該電気光学素子を駆動するドライビングトランジスタ及び該ドライビングトランジスタを制御するスイッチングトランジスタと、前記ドライビングトランジスタの導通又は非導通を選択するデータ信号と前記ドライビングトランジスタを非導通とするリセット信号とを前記データ線に対して選択的に供給するリセット回路と、前記スイッチングトランジスタをオン状態又はオフ状態とする走査信号を前記走査線に対して供給する走査線駆動回路と、を備え、前記走査線駆動回路は、前記走査信号として、前記スイッチングトランジスタを前記オン状態とする第１のオン信号を前記走査線を介して前記スイッチングトランジスタに与え、該第１のオン信号を与える期間に対応して、前記リセット回路は、前記データ信号を前記データ線及び前記スイッチングトランジスタを介して前記ドライビングトランジスタに与え、前記走査線駆動回路は、前記走査信号として、前記スイッチングトランジスタを前記オン状態とする第２のオン信号を前記走査線を介して前記スイッチングトランジスタに与え、該第２のオン信号を与える期間に対応して、前記リセット回路は、前記リセット信号を前記データ線及び前記スイッチングトランジスタを介して前記ドライビングトランジスタに与え、前記データ信号を与える第１の走査期間と前記リセット信号を与える第２の走査期間とは、時間軸上で互いに干渉しないように設定されている。
【００１２】
本発明の電気光学装置によれば、その動作時には、リセット回路によって、データ線に対して、データ信号とリセット信号とが選択的に供給される。そして、データ信号の供給により、ドライビングトランジスタは導通又は非導通とされ、リセット信号の供給により、ドライビングトランジスタは非導通とされる。これと並行して、走査線駆動回路によって、走査線に対して、走査信号が供給される。そして、走査信号の供給により、スイッチングトランジスタは、オン状態又はオフ状態とされる。
【００１３】
特に、このような動作中、走査線駆動回路が第１のオン信号を与える第１の走査期間に対応して、リセット回路は、データ信号を供給する。他方で、走査線駆動回路が第２のオン信号を与える第２の走査期間に対応して、リセット回路は、リセット信号を供給する。そして、係る第１の走査期間と第２の走査期間とは、時間軸上で互いに干渉しないように設定されている。
【００１４】
以上の結果、データ信号及びリセット信号の両者を、同一のデータ線を介して供給可能となり、リセット用走査線が不要となる。よって、リセット用走査線に対する専用のスイッチングトランジスタも不要となる。従って、画像表示領域内における或いは各画素領域における、このような専用配線や専用トランジスタの負存在によって、各画素の開口率を高められる。これらの結果、高い開口率を有しつつ順次点灯同時消去法を実現できる。
【００１５】
また、このようなリセット回路及び走査線駆動回路は、周辺領域に作り込むことが可能である、即ち基板上に内蔵可能であるので、駆動ＩＣとして構築されたデータ線駆動回路を外付けする必要性を回避可能となり、当該データ線を駆動する駆動ＩＣの高密度実装も不要となる。
【００１６】
更に、データ線駆動回路を内蔵した場合に、画素数や階調数を下げることを回避可能となり、高速動作するデータ線駆動回路を基板上に作り込むことが可能となる。
【００１７】
本発明の電気光学装置の一態様では、前記リセット回路は、前記データ信号を夫々出力する前記データ線と同数のデータ信号出力制御部と、前記リセット信号を夫々出力する前記データ線と同数のリセット信号出力制御部とを含み、前記データ信号出力制御部の出力と前記リセット信号出力制御部の出力とは夫々、同一のデータ線に接続され、前記データ信号出力制御部には、前記データ信号とデータ信号出力制御信号とが入力され、前記データ信号出力制御部は、前記データ信号出力制御信号に応じて、前記データ信号の前記データ線への出力を実行又は停止し、前記リセット信号出力制御部には、前記リセット信号とリセット信号出力制御信号とが入力され、前記リセット信号出力制御部は、前記リセット信号出力制御信号に応じて、前記リセット信号の前記データ線への出力を実行又は停止する。
【００１８】
この態様によれば、その動作時には、各データ線に対して、リセット回路のデータ信号出力制御部によって、データ信号出力制御信号に応じてデータ信号が適宜出力される。リセット回路のリセット信号出力制御部によって、リセット信号出力制御信号に応じてリセット信号が適宜出力される。これらの結果、前述した第１の走査期間と第２の走査期間とを、比較的容易に互いに干渉しないようにしつつ、順次点灯同時消去法を実現できる。
【００１９】
本発明の電気光学装置の他の態様では、転送信号を出力するシフトレジスタと該転送信号に応じて前記データ信号をサンプリングするサンプリング手段とを含むデータ線駆動回路を更に備えており、前記データ線駆動回路は、前記リセット回路へ前記サンプリングされたデータ信号を供給する。
【００２０】
この態様によれば、その動作時には、データ線駆動回路において、シフトレジスタによって転送出力が出力され、サンプリング手段によって該転送信号に応じてデータ信号がサンプリングされる。そして、このようにサンプリングされたデータ信号が、リセット回路へ供給されることで、順次点灯同時消去法を実現できる。このようなデータ線駆動回路は、基板上に内蔵可能であるので、駆動ＩＣとして構築されたデータ線駆動回路を外付けする必要性を回避可能となる。或いは、画素数や階調数を下げることを回避可能となる。或いは、基板上の端子数を減らすことが可能となる。
【００２１】
この態様では、クロック信号の供給を制御するパスゲートを含むクロック信号制御回路を更に備えており、該クロック信号制御回路は、前記シフトレジスタ内の前記転送信号を伝播している部位に対してクロック信号を供給すると共に、その他の部位に対してハイレベル又はローレベルの信号を適宜供給するように構成してもよい。
【００２２】
このように構成すれば、クロック信号制御回路に係るパスゲート（或いは、トランスミッションゲート）の制御下で、シフトレジスタ内の転送信号を伝播している部位に対してクロック信号が供給される。更に、シフトレジスタ内のその他の部位に対してハイレベル又はローレベルの信号が適宜供給される。
【００２３】
この場合更に、前記データ線駆動回路は、前記各画素領域がマトリクス状に配列された画像表示領域の周囲に位置する周辺領域において、前記リセット回路と前記クロック信号制御回路との間に配置されており、前記リセット回路は、前記データ線駆動回路及び前記クロック信号制御回路と比較して、前記周辺領域内で前記画像表示領域に近い側に配置されているように構成してもよい。
【００２４】
このように構成すれば、周辺領域における、リセット回路、クロック信号制御回路及びデータ線駆動回路を相互接続する配線や、これらの回路に対する入出力配線についての配線引き回し量を相対的に小さく抑えることが可能となる（図１６等参照）。
【００２５】
本発明の電気光学装置の他の態様では、前記電気光学素子は、有機ＥＬ素子を含む。
【００２６】
この態様によれば、順次点灯同時消去法を採用しつつ、各画素の開口率が高められており、明るい有機ＥＬ表示装置を実現できる。なお、本発明でいう「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
【００２７】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなる。
【００２８】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、明るく高品位の画像表示が可能な、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置を実現することも可能である。
【００２９】
本発明の電気光学装置の駆動方法は上記課題を解決するために、走査線及びデータ線と、該走査線及びデータ線に対応するマトリクス状の各画素領域に配置された電気光学素子と、該電気光学素子を駆動するドライビングトランジスタ及び該ドライビングトランジスタを制御するスイッチングトランジスタと、前記ドライビングトランジスタの導通又は非導通を選択するデータ信号と前記ドライビングトランジスタを非導通とするリセット信号とを前記データ線に対して選択的に供給するリセット回路と、前記スイッチングトランジスタをオン状態又はオフ状態とする走査信号を前記走査線に対して供給する走査線駆動回路とを備えた電気光学装置の駆動方法であって、前記走査線駆動回路が、前記走査信号として、前記スイッチングトランジスタを前記オン状態とする第１のオン信号を、前記走査線を介して前記スイッチングトランジスタに与えるステップと、該第１のオン信号を与える期間に対応して、前記リセット回路が、前記データ信号を前記データ線及び前記スイッチングトランジスタを介して前記ドライビングトランジスタに与えるステップと、前記走査線駆動回路が、前記走査信号として、前記スイッチングトランジスタを前記オン状態とする第２のオン信号を前記走査線を介して前記スイッチングトランジスタに与えるステップと、該第２のオン信号を与える期間に対応して、前記リセット回路は、前記リセット信号を前記データ線及び前記スイッチングトランジスタを介して前記ドライビングトランジスタに与えるステップと、を有し、前記データ信号を与える第１の走査期間と前記リセット信号を与える第２の走査期間とは、時間軸上で互いに干渉しないことを特徴とする。
【００３０】
本発明の電気光学装置の駆動方法によれば、上述した本発明の電気光学装置の場合と同様に、データ信号及びリセット信号の両者を、同一のデータ線を介して供給可能となり、リセット用走査線が不要となる。よって、リセット用走査線に対する専用のスイッチングトランジスタも不要となる。従って、画像表示領域内における或いは各画素領域における、このような専用配線や専用トランジスタの負存在によって、各画素の開口率を高められる。これらの結果、高い開口率を有しつつ順次点灯同時消去法を実現できる。
【００３１】
尚、本発明の電気光学装置の駆動方法においても、上述した本発明の電気光学装置に係る各種態様と同様の態様を採ることができる。
【００３２】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００３３】
【発明の実施の形態】
以下本発明の実施形態を図面に基づき説明する。
【００３４】
図１は本実施形態の電気光学装置を示した図式的なブロック図である。
【００３５】
図１に示したように、電気光学装置２００は、走査線２１０〜２１５及びデータ線２２０〜２２５と、これらに対応してマトリクス状に配置された画素２３０〜２３３と、画素部の隣（図１中、画像表示領域の左側）に配置された走査線駆動回路２４０とを備える。電気光学装置２００は更に、リセット回路２４１と、データ線駆動回路２４２と、クロック信号制御回路２４３とを備える。リセット回路２４１は、画素部の隣（図１中、画像表示領域の下側）に配置されている。データ線駆動回路２４２は、リセット回路２４１及びクロック信号制御回路２４３の間に配置されている。
【００３６】
走査線駆動回路２４０は、走査線２１０〜２１５各々に接続された画素２３０〜２３３のスイッチングトランジスタをオン状態またはオフ状態とするオン信号またはオフ信号を走査線２１０〜２１５に供給する。データ線駆動回路２４２は、データ信号をリセット回路２４１に供給する。リセット回路２４１は、データ信号とリセット信号とを選択的にデータ線２２０〜２２５に供給する。クロック信号制御回路２４３は、データ線駆動回路２４２を構成するシフトレジスタ内の信号を伝播している部位にのみクロック信号を供給する。
【００３７】
走査線駆動回路２４０、データ線駆動回路２４２、リセット回路２４１及びクロック信号制御回路２４３は夫々、薄膜トランジスタを含んで構成されている。
【００３８】
図２は図１に示した電気光学装置の画素の電気的な内部構造を示した回路図である。
【００３９】
図２において、Ｎチャンネルトランジスタから成るスイッチングトランジスタ２６０のゲートに走査線２５０が接続されており、ドレインにデータ線２５１が接続されており、ソースに保持容量２６１の負極とＰチャンネルトランジスタから成るドライビングトランジスタ２６２のゲートが接続される。保持容量２６１の正極には有機ＥＬ素子駆動用電源線２５２が接続される。又ドライビングトランジスタ２６２のソースに有機ＥＬ素子駆動用電源線２５２が接続されており、ドレインに有機ＥＬ素子２６３のアノードが接続される。
【００４０】
スイッチングトランジスタ２６０は、走査線２５０に供給されたオン信号に応じて、ドライビングトランジスタ２６２のゲート及び保持容量２６１の負極と、データ線２５１とを導通させる。又ドライビングトランジスタ２６２は、データ線２５１から供給されたデータ信号に応じて有機ＥＬ素子駆動用電源線２５２と有機ＥＬ素子２６３のアノードとを導通または非導通とする。
【００４１】
スイッチングトランジスタ２６０とドライビングトランジスタ２６２とは夫々、薄膜トランジスタから成る。
【００４２】
本実施形態の電気光学装置においては、１フレームをＮ分割し、その分割されたサブフレームをＳＦ１〜ＳＦＮ（但し、Ｎは２以上の自然数）とする。ここでは図３に示すようにＮ＝６として説明を行う。各サブフレームＳＦ１〜ＳＦ６はそれぞれ発光時間（発光期間）ＴＬ１〜ＴＬ６から成り、本実施形態の順次点灯同時消去法では、これらを以下のように設定している。
【００４３】
３２ＴＬ１＝１６ＴＬ２＝８ＴＬ３＝４ＴＬ４＝２ＴＬ５＝ＴＬ６
つまり各発光時間ＴＬ１〜ＴＬ６は、
ＴＬ１：ＴＬ２：ＴＬ３：ＴＬ４：ＴＬ５：ＴＬ６
＝１：２：４：８：１６：３２
となる時間比を設定している。
【００４４】
そして「７」の輝度階調を得る場合には第１〜第３サブフレームＳＦ１〜ＳＦ３の時にドライビングトランジスタを導通させて有機ＥＬ素子を発光させ、第４〜第６サブフレームＳＦ４〜ＳＦ６の時にドライビングトランジスタを非導通させて有機ＥＬ素子の発光を停止する。又「３２」の輝度階調を得る場合には第６サブフレームＳＦ６の時にドライビングトランジスタを導通させて有機ＥＬ素子を発光させ、第１〜第５サブフレームＳＦ１〜ＳＦ５の時にドライビングトランジスタを非導通させて有機ＥＬ素子の発光を停止する。更に「４４」の輝度階調を得る場合には第３、第４及び第６サブフレームＳＦ３、ＳＦ４、ＳＦ６の時にドライビングトランジスタを導通させて有機ＥＬ素子を発光させ、第１、第２及び第５サブフレームＳＦ１、ＳＦ２、ＳＦ５の時にドライビングトランジスタを非導通させて有機ＥＬ素子の発光を停止する。このようにして１フレーム毎に各サブフレームＳＦ１〜ＳＦ６を適宜選択することで中間調を得ることができる。
【００４５】
サブフレームＳＦ１の発光期間の制御は、書き込みステップを行うための第１の走査期間に走査線に順番にオン信号が供給されると同時にリセット回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間ＴＬ１後、リセットステップのための第２の走査期間に走査線に順番にオン信号が供給されると同時にリセット回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。
【００４６】
サブフレームＳＦ２の発光期間の制御は、第１の走査期間に走査線に順番にオン信号が供給されると同時にリセット回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間ＴＬ２後、第２の走査期間に走査線に順番にオン信号が供給されると同時にリセット回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。
【００４７】
またサブフレームＳＦ３の発光期間の制御は、第１の走査期間に走査線に順番にオン信号が供給されると同時にリセット回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間ＴＬ３後、第２の走査期間に走査線に順番にオン信号が供給されると同時にリセット回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。
【００４８】
更にサブフレームＳＦ４の発光期間の制御は、第１の走査期間に走査線に順番にオン信号が供給されると同時にリセット回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間ＴＬ４後、第２の走査期間に走査線に順番にオン信号が供給されると同時にリセット回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。ただし、図３に示した実施形態ではサブフレームＳＦ１〜ＳＦ４においてリセットステップを用いて発光期間の制御を行っているがリセットステップを用いて発光期間の制御を行うサブフレームの組み合わせはこの限りではない。
【００４９】
図４は、図２に示した電気光学装置の各部の印加波形を示した図である。
【００５０】
図４において、信号波形２０３０はリセット回路のデータ信号入力２２６に入力されるデータ信号の波形であり、この信号は、リセット回路を経てデータ線２２０へ出力される。信号波形２０３１は、リセット回路のデータ信号入力２２７に入力されるデータ信号の波形であり、この信号は、リセット回路を経てデータ線２２１へ出力される。信号波形２０３２は、リセット回路のデータ信号入力２２８に入力されるデータ信号の波形であり、この信号は、リセット回路を経てデータ線２２２へ出力される。
【００５１】
信号波形２０２０は、リセット回路に入力される第１リセット信号出力制御信号の波形であり、信号波形２０２１は、リセット回路に入力される第２リセット信号出力制御信号の波形であり、これらの信号は、第１リセット信号出力制御信号と第２リセット信号出力制御信号とに応じてデータ線へリセット信号を出力するかまたは出力を停止する。信号波形２０２２は、リセット回路に入力される第１データ信号出力制御信号の波形であり、信号波形２０２３は、リセット回路に入力される第２データ信号出力制御信号の波形であり、これらの信号は、第１データ信号出力制御信号と第２データ信号出力制御信号とに応じてデータ線へデータ信号を出力するかまたは出力を停止する。
【００５２】
信号波形２０１０は、データ線２２０へ出力されるデータ信号とリセット信号との波形であり、信号波形２０１１は、データ線２２１へ出力されるデータ信号とリセット信号との波形であり、信号波形２０１２は、データ線２２２へ出力されるデータ信号とリセット信号との波形である。
【００５３】
信号波形２０００は、走査線駆動回路から走査線２１０に出力されるオン信号とオフ信号との波形であり、これらの信号は、走査線２１０に接続された全画素のスイッチングトランジスタをオン状態またはオフ状態とする。信号波形２００１は、走査線駆動回路から走査線２１１に出力されるオン信号とオフ信号との波形であり、これらの信号は、走査線２１１に接続された全画素のスイッチングトランジスタをオン状態またはオフ状態とする。信号波形２００２は、走査線駆動回路から走査線２１２に出力されるオン信号とオフ信号との波形であり、これらの信号は、走査線２１２に接続された全画素のスイッチングトランジスタをオン状態またはオフ状態とする。
【００５４】
図４において、時間（期間）ｔ０〜ｔ１、ｔ２〜ｔ３、ｔ４〜ｔ５、ｔ６〜ｔ７、ｔ８〜ｔ９、ｔ１０〜ｔ１１、・・・は、データの書き込みステップを行う期間であり、この期間が第１の走査期間である。これらの期間では、第１リセット信号出力制御信号はハイレベル、第２リセット信号出力制御信号はローレベルであり、リセット信号のデータ線２２０〜２２２への出力は停止される。この時第１データ信号出力制御信号はハイレベル、第２データ信号出力制御信号はローレベルであり、データ線２２０〜２２２へデータ信号が出力される。データ線２２３〜２２５についてもデータ線２２０〜２２２と同様に制御される。
【００５５】
従って、時間ｔ０〜ｔ１の期間では、走査線２１０にオン信号が供給されているので走査線２１０に接続された全画素のスイッチングトランジスタが全てオン状態となり、データ信号がデータ線２２０〜２２５を介して走査線２１０に接続された全画素のドライビングトランジスタへと供給される。よって、有機ＥＬ素子のアノードと有機ＥＬ素子駆動用電源の導通または非導通が選択され、有機ＥＬ素子が発光または発光を停止する。
【００５６】
時間ｔ２〜ｔ３の期間では、走査線２１１にオン信号が供給されているので走査線２１１に接続された全画素のスイッチングトランジスタが全てオン状態となり、データ信号がデータ線を介して走査線２１１に接続された全画素のドライビングトランジスタへと供給される。よって、有機ＥＬ素子のアノードと有機ＥＬ素子駆動用電源の導通または非導通が選択され、有機ＥＬ素子が発光または発光を停止する。
【００５７】
時間ｔ４〜ｔ５の期間では、走査線２１２にオン信号が供給されているので走査線２１２に接続された全画素のスイッチングトランジスタが全てオン状態となり、データ信号がデータ線を介して走査線２１２に接続された全画素のドライビングトランジスタへと供給される。よって、有機ＥＬ素子のアノードと有機ＥＬ素子駆動用電源の導通または非導通が選択され、有機ＥＬ素子が発光または発光を停止する。以下同様にして走査線２１３〜２１５に接続された画素も制御される。
【００５８】
他方、時間ｔ１〜ｔ２、ｔ３〜ｔ４、ｔ５〜ｔ６、ｔ７〜ｔ８、ｔ９〜ｔ１０、ｔ１１〜ｔ１２、・・・は、データのリセットステップを行う期間であり、この期間が第２の走査期間である。これらの期間では、第１リセット信号出力制御信号はローレベル、第２リセット信号出力制御信号はハイレベルであり、リセット信号のデータ線２２０〜２２５への出力がなされる。この時第１データ信号出力制御信号はローレベル、第２データ信号出力制御信号はハイレベルであり、データ信号のデータ線２２０〜２２５への出力が停止される。
【００５９】
従って、時間ｔ５〜ｔ６の期間では、走査線２１０にオン信号が供給されているので走査線２１０に接続された全画素のスイッチングトランジスタが全てオン状態となり、リセット信号がデータ線を介して走査線２１０に接続された全画素のドライビングトランジスタへと供給される。よって、有機ＥＬ素子のアノードと有機ＥＬ素子駆動用電源の非導通が選択され、有機ＥＬ素子が発光を停止する。
【００６０】
時間ｔ７〜ｔ８の期間では、走査線２１１にオン信号が供給されているので走査線２１１に接続されたスイッチングトランジスタが全てオン状態となり、リセット信号がデータ線を介して走査線２１１に接続された全画素のドライビングトランジスタへと供給される。よって、有機ＥＬ素子のアノードと有機ＥＬ素子駆動用電源の非導通が選択され、有機ＥＬ素子が発光を停止する。
【００６１】
時間ｔ９〜ｔ１０の期間では、走査線２１２にオン信号が供給されているので走査線２１２に接続されたスイッチングトランジスタが全てオン状態となり、リセット信号がデータ線を介して走査線２１２に接続された全画素のドライビングトランジスタへと供給される。よって、有機ＥＬ素子のアノードと有機ＥＬ素子駆動用電源の非導通が選択され、有機ＥＬ素子が発光を停止する。以下同様にして走査線２１３〜２１５に接続された画素も制御される。
【００６２】
上述の様に第１の走査期間たる時間ｔ２ｎ〜ｔ２ｎ＋１（ｎ＝０，１，２，・・・）には、オン信号を走査線に供給し、第２の走査期間たる時間ｔ２ｎ＋１〜ｔ２ｎ＋２（ｎ＝０，１，２，・・・）には、オン信号を走査線に供給する。このため２つの走査期間は互いに干渉することはない。
【００６３】
走査線２１０に第１の走査期間にオン信号が供給される時間と第２の走査期間にオン信号が供給される時間の時間ｔ０〜ｔ５をＴＬ１（図３参照）に設定すると、走査線２１０に接続された画素の発光期間はＴＬ１に制御される。又走査線２１１が第１の走査期間にオン信号が供給される時間と第２の走査期間にオン信号が供給される時間の時間ｔ２〜ｔ７をＴＬ１に設定すると、走査線２１１に接続された画素の発光期間はＴＬ１に制御される。更に走査線２１２が第１の走査期間にオン信号が供給される時間と第２の走査期間にオン信号が供給される時間ｔ４〜ｔ９をＴＬ１に設定すると、走査線２１２に接続された画素の発光期間はＴＬ１に制御される。以下走査線２１３〜２１５に接続された画素についても同様である。従ってサブフレームＳＦ１では第１の走査期間と第２の走査期間の間隔をＴＬ１とし、サブフレームＳＦ２では第１の走査期間と第２の走査期間の間隔をＴＬ２（図３参照）とし、サブフレームＳＦ３では第１の走査期間と第２の走査期間の間隔をＴＬ３（図３参照）とし、サブフレームＳＦ４では第１の走査期間と第２の走査期間の間隔をＴＬ４（図３参照）とすることで画素の発光期間を制御する。
【００６４】
上述のように本実施形態ではサブフレームＳＦ１〜ＳＦ４の発光期間の制御をリセット回路からデータ線にリセット信号を供給して行うため、前述した従来例の如くリセット用走査線駆動回路とそれに対応したリセット用ゲート線、リセット用スイッチングトランジスタ（図２０参照）を設ける必要がない。従って従来例で生じていた各画素の開口率の低下を防ぐことができる。
【００６５】
図５はリセット回路の一実施形態を示した回路図である。
【００６６】
図５において、リセット回路は、データ信号出力制御部４３０及びリセット信号出力制御部４３１を備えて構成されている。リセット回路には、入力配線として、第１データ信号出力制御信号入力４００、第２データ信号出力制御信号入力４０１、リセット信号入力４０２、第１リセット信号出力制御信号入力４０３、第２リセット信号出力制御信号入力４０４、及びデータ信号入力４１０〜４１４が接続されており、これらの入力配線から各信号が入力される。更に、リセット回路には、データ線４２０〜４２４が接続されており、これらに対して各画像信号が出力される。
【００６７】
第１データ信号出力制御信号入力４００と第２データ信号出力制御信号入力４０１とには、外部から互いに相補的なデータ信号出力制御信号を入力する。リセット信号入力４０２には、ドライビングトランジスタを非導通とするリセット信号を外部から入力する。第１リセット信号出力制御信号入力４０３と第２リセット信号出力制御信号入力４０４とには、外部から互いに相補的なリセット信号出力制御信号を入力する。データ信号入力４１０〜４１４には、後に詳述するデータ線駆動回路のデータ信号出力５４０〜５４２、５５０及び５５１を接続する。
【００６８】
図６は、図５に示したリセット回路の各部の印加波形である。
【００６９】
図６において、信号波形４５０は、第１データ信号出力制御信号入力４００に入力される第１データ信号出力制御信号の波形であり、信号波形４５１は、第２データ信号出力制御信号入力４０１に入力される第２データ信号出力制御信号の波形であり、信号波形４６０は、第１リセット信号出力制御信号入力４０３に入力される第１リセット信号出力制御信号の波形であり、信号波形４６１は、第２リセット信号出力制御信号入力４０４に入力される第２リセット信号出力制御信号の波形である。信号波形４７０は、データ信号入力４１０に入力されるデータ信号の波形であり、信号波形４７１は、データ信号入力４１１に入力されるデータ信号の波形であり、信号波形４７２は、データ信号入力４１２に入力されるデータ信号の波形であり、信号波形４７３は、データ信号入力４１３に入力されるデータ信号の波形であり、信号波形４７４は、データ信号入力４１４に入力されるデータ信号の波形であり、信号波形４８０は、データ線４２０に出力されるデータ信号とリセット信号との波形である。信号波形４８１は、データ線４２１に出力されるデータ信号とリセット信号との波形であり、信号波形４８２は、データ線４２２に出力されるデータ信号とリセット信号との波形であり、信号波形４８３は、データ線４２３に出力されるデータ信号とリセット信号との波形であり、信号波形４８４は、データ線４２４に出力されるデータ信号とリセット信号との波形である。
【００７０】
この例ではリセット信号入力にリセット信号としてハイレベルを入力している。ただしリセット信号はドライビングトランジスタを非導通とする信号であり、ドライビングトランジスタに応じてローレベルを入力しても良い。第１データ信号出力制御信号はアクティブハイであり、第２データ信号出力制御信号はアクティブローである。又第１リセット信号出力制御信号はアクティブローであり、第２リセット信号出力制御信号はアクティブハイである。
【００７１】
データ線にデータ信号入力に入力されたデータ信号を出力するときは、第１データ信号出力制御信号をハイレベルとし、第２データ信号出力制御信号をローレベルに設定することでデータ信号をデータ線へ出力し、第１リセット信号出力制御信号をハイレベルとし、第２リセット信号出力制御信号をローレベルに設定することでリセット信号の出力を停止する。
【００７２】
又データ線にリセット信号を出力するときは、第１データ信号出力制御信号をローレベルとし、第２データ信号出力制御信号をハイレベルに設定することでデータ信号の出力を停止し、第１リセット信号出力制御信号をローレベルとし、第２リセット信号出力制御信号をハイレベルに設定することでリセット信号をデータ線へ出力する。
【００７３】
上述のようにリセット回路を設けることでデータ線にデータ信号とリセット信号を選択的に出力することが実現される。
【００７４】
図７は本実施形態の電気光学装置の外部から供給するデータ信号入力を３相展開した場合のデータ線駆動回路の一実施形態を示した回路図である。ただし相展開数はこの限りではない。
【００７５】
図７において、データ線駆動回路には、入力配線として、スタートパルス信号入力５００、クロック信号入力５１０〜５１４、クロック制御信号出力５２０〜５２４、データ信号入力５３０〜５３２、及びデータ信号出力制御信号入力５３３及び５３４が接続されており、これらの入力配線から各信号が入力される。データ線駆動回路には、出力配線として、データ信号出力５４０〜５５１、データ線駆動回路動作確認用エンドパルス出力５６０、並びにデータ信号入力５３０〜５３２からデータをサンプリングするデータ線を選択するデータ線選択パルス出力５６１及び５６２が接続されており、これらの出力配線から各信号が出力される。
【００７６】
スタートパルス信号入力５００には外部からパルス信号を入力し、クロック信号入力５１０〜５１４にはそれぞれ後に詳述するクロック信号制御回路のクロック信号出力６２０〜６２４を接続する。クロック制御信号出力５２０〜５２４にはそれぞれクロック信号制御回路のクロック制御信号入力６１０〜６１４を接続し、データ信号入力５３０〜５３２には外部からデータ信号を入力し、データ信号出力制御信号入力５３３、５３４には外部からデータ信号出力制御信号を入力する。データ信号出力５４０〜５４２、５５０、５５１にはそれぞれリセット回路のデータ信号入力４１０〜４１４を接続し、データ線駆動回路動作確認用エンドパルス出力５６０は出力されるエンドパルスによりデータ線駆動回路の動作を確認する。
【００７７】
図８は図７に示したデータ線駆動回路の各部の印加波形である。
【００７８】
図８において、信号波形５７００はスタートパルス入力５００に入力されるスタートパルスの波形であり、信号波形５７１０〜５７１２はそれぞれクロック制御信号出力５２０〜５２２から出力されるクロック制御信号の波形であり、信号波形５７２０〜５７２２はそれぞれクロック信号入力５１０〜５１２に入力されるクロック信号の波形である。信号波形５７１０〜５７１２を有するクロック制御信号がハイレベルの期間後に詳述するクロック信号制御回路から、信号波形５７２０〜５７２２を有するクロック信号が供給される。クロック制御信号がクロックの立ち上がりエッジ又は立ち下がりエッジに対して遅延するのはクロックの立ち上がりエッジ又は立ち下がりエッジにシフトレジスタを構成するクロックドインバーターの出力が変化し、ＮＡＮＤ回路にクロックドインバーターの出力が入力され、クロック制御信号が変化するためである。
【００７９】
後に詳述するクロック信号制御回路からクロック信号をデータ線駆動回路に供給することにより、データ線駆動回路を構成するシフトレジスタのうち選択信号を伝播している部位にのみクロック信号が供給されることになる。従って、クロック信号の負荷が低減され高速動作が可能となる。
【００８０】
図８において、信号波形５７３０は、データ線選択パルス出力５６１に出力されるデータ線選択パルスの波形であり、信号波形５７３１は、データ線選択パルス出力５６２に出力されるデータ線選択パルスの波形であり、信号波形５７４０〜５７４２は、データ線５３０〜５３２に入力されるデータ信号の波形である。
【００８１】
この例ではｔ４〜ｔ６の期間にデータ信号入力５３０〜５３２に入力されたデータ信号はそれぞれデータ信号出力５４０〜５４２の前段のラッチに保存され、ｔ６〜ｔ８の期間にデータ信号入力５３０〜５３２に入力されたデータ信号はデータ信号出力５４３〜５４５の前段のラッチに保存される。この様にしてデータ信号が全データ信号出力５４０〜５５１の前段のラッチに保存された後に走査線駆動回路によりある走査線が選択された時にデータ信号出力制御信号入力５３３がハイレベルになり且つデータ信号出力制御信号入力５３４がローレベルになることで、ラッチに保存されていたデータ信号がデータ信号出力５４０〜５４５に出力され、画素にデータ信号が流し込まれる。図８において、信号波形５８００〜５８１５が、この様子を示している。信号波形５８００は、データ信号制御信号入力５３３に入力されるデータ信号出力制御信号の波形を示し、信号波形５８０１は、データ信号制御信号入力５３４に入力されるデータ信号出力制御信号の波形を示し、信号波形５８１０〜５８１５は、それぞれデータ信号出力５４０〜５４５に出力されるデータ信号の波形を示している。
【００８２】
上述のようにデータ線駆動回路を設け、それからデータ信号をリセット回路に供給することで、本実施形態の電気光学装置のデータ入力端子を減らすことが実現される。
【００８３】
図９はクロック信号制御回路の一実施例を示した図である。
【００８４】
図９において、クロック信号制御回路には、入力配線として、クロック信号入力６００及びクロック制御信号入力６１０〜６１４が接続されており、これらの入力配線から各信号が入力される。クロック信号制御回路には、出力配線として、クロック信号出力６２０〜６２４が接続されており、これらの出力配線からクロック信号が出力される。クロック信号入力６００に、外部からクロック信号を供給し、クロック制御信号入力６１０〜６１４に、それぞれデータ線駆動回路のクロック制御信号出力５２０〜５２４を接続する。他方、クロック信号出力６２０〜６２４をそれぞれデータ線駆動回路のクロック信号入力５１０〜５１４に接続する。
【００８５】
図１０は、図９に示したクロック信号制御回路の各部の印加波形である。
【００８６】
図１０において、信号波形６５０は、クロック信号入力６００に入力されるクロック信号の波形であり、信号波形６６０、６６１は、クロック制御信号入力６１０、６１１に入力されるクロック制御信号の波形であり、信号波形６７０、６７１は、クロック信号出力６２０、６２１の波形である。クロック制御信号６６０、６６１がハイレベルの期間、クロック信号出力６７０、６７１に信号波形６５０を有するクロック信号が出力される。クロック制御信号６６０がローレベルの期間、信号波形６７０を持つローレベルのクロック信号出力が出力される。クロック制御信号６６１がローレベルの期間、信号波形６７１を持つハイレベルのクロック信号出力が出力される。このクロック制御信号がローレベルの期間クロック信号出力にローレベルを出力する部分とハイレベルを出力する部分が図９のように交互に配置される。
【００８７】
上述のようにクロック信号制御回路を設けることでデータ線駆動回路を構成するシフトレジスタに供給するクロック信号の負荷が低減され、シフトレジスタの高速動作が実現される。
【００８８】
図１１は本実施形態におけるブロック配置の一例を示す、電気光学装置を構成する素子基板の図式的な平面図である。
【００８９】
図１１に示すように、素子基板７０００上に、走査線７０１０〜７０１４、データ線７０２０〜７０２５、画素７０３０〜７０３２、走査線駆動回路７０４０、リセット回路７０４１、データ線駆動回路７０４２、及びクロック信号制御回路７０４３が配置されている。同図においては、クロック信号制御回路７０４３をデータ線駆動回路７０４２とリセット回路７０４１との間に配置し、データ線駆動回路７０４２を画素部の隣に配置した場合が示されている。
【００９０】
図１２は本実施形態におけるブロック配置の他の一例を示す、電気光学装置を構成する素子基板の図式的な平面図である。
【００９１】
図１２に示すように、素子基板７１００上に、走査線７１１０〜７１１４、データ線７１２０〜７１２５、画素７１３０〜７１３２、走査線駆動回路７１４０、リセット回路７１４１、データ線駆動回路７１４２、及びクロック信号制御回路７１４３が配置されている。同図においては、データ線駆動回路７１４２をクロック信号制御回路７１４３とリセット回路７１４１との間に配置し、クロック信号制御回路７１４３を画素部の隣に配置した場合が示されている。
【００９２】
図１３は本実施形態におけるブロック配置の他の一例を示す、電気光学装置を構成する素子基板の図式的な平面図である。
【００９３】
図１３に示すように、素子基板７２００上に、走査線７２１０〜７２１４、データ線７２２０〜７２２５、画素７２３０〜７２３２、走査線駆動回路７２４０、リセット回路７２４１、データ線駆動回路７２４２、及びクロック信号制御回路７２４３が配置されている。同図においては、リセット回路７２４１をクロック信号制御回路７２４３とデータ線駆動回路７２４２との間に配置し、クロック信号制御回路７２４３を画素部の隣に配置した場合が示されている。
【００９４】
図１４は本実施形態におけるブロック配置の他の一例を示す、電気光学装置を構成する素子基板の図式的な平面図である。
【００９５】
図１４に示すように、素子基板７３００上に、走査線７３１０〜７３１４、データ線７３２０〜７３２５、画素７３３０〜７３３２、走査線駆動回路７３４０、リセット回路７３４１、データ線駆動回路７３４２、及びクロック信号制御回路７３４３が配置されている。同図においては、リセット回路７３４１をデータ線駆動回路７３４２とクロック信号制御回路７３４３との間に配置し、データ線駆動回路７３４２を画素部の隣に配置した場合が示されている。
【００９６】
図１５は本実施形態におけるブロック配置の他の一例を示す、電気光学装置を構成する素子基板の図式的な平面図である。
【００９７】
図１５に示すように、素子基板７４００上に、走査線７４１０〜７４１４、データ線７４２０〜７４２５、画素７４３０〜７４３２、走査線駆動回路７４４０、リセット回路７４４１、データ線駆動回路７４４２、及びクロック信号制御回路７４４３が配置されている。同図においては、クロック信号制御回路７４４３をリセット回路７４４１とデータ線駆動回路７４４２との間に配置し、リセット回路７４４１を画素部の隣に配置した場合が示されている。
【００９８】
図１６は本実施形態におけるブロック配置の他の一例を示す、電気光学装置を構成する素子基板の図式的な平面図である。
【００９９】
図１６に示すように、素子基板７４００上に、走査線７５１０〜７５１４、データ線７５２０〜７５２５、画素７５３０〜７５３２、走査線駆動回路７５４０、リセット回路７５４１、データ線駆動回路７５４２、及びクロック信号制御回路７５４３が配置されている。同図においては、データ線駆動回路７５４２をリセット回路７５４１とクロック信号制御回路７５４３との間に配置し、リセット回路７５４１を画素部の隣に配置した場合が示されている。一般的に配線には配線容量が発生することが知られており、配線容量は配線長が長くなるにつれて増大する。また、配線容量が大きくなると信号波形に遅延が生じ高速動作に支障をきたすが、図１６に示す構成とすれば、図１１〜図１５のブロック配置に比して、配線長の課題と配線の交差によるレイアウトの困難を解消することができる。したがって本発明を実施する際には、図１６のブロック配置を採用することが、最も望ましい。
【０１００】
加えて、本具体例によれば、素子基板７５００の縁に沿って配置された外部回路接続用端子７５０２から、クロック信号制御回路７５４３へ至る配線についても、それらの引き回し量を低減できるので有利である。
【０１０１】
尚、図１１〜図１５に示した本実施形態に係る各種ブロック配置例を採用した場合であっても、図２０に示した従来技術と比較すれば、リセット用走査線等が不要であるなどの非常に有利な効果が得られる。
【０１０２】
（電子機器）
次に、上述した実施形態に係る電気光学装置を電子機器に用いた例について図１７から図１９を参照して説明する。
【０１０３】
先ず、上述した電気光学装置を、モバイル型コンピュータの表示部に適用した例について説明する。図１７は、この構成を示す斜視図である。図１７において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示部として用いられる表示装置１００５とを備えている。
【０１０４】
次に、上述した電気光学装置を、携帯電話の表示部に適用した例について説明する。図１８は、この構成を示す斜視図である。図１８において、携帯電話１２５０は、複数の操作ボタン１２５２のほか、受話口、送話口とともに、上述した電気光学装置を表示装置１００５として備えるものである。
【０１０５】
次に、上述した電気光学装置を、ファインダに用いたデジタルスチルカメラについて説明する。図１９は、この構成を背面から示す斜視図である。デジタルスチルカメラ１３００におけるケース１３０２の背面には、上述した電気光学装置が表示装置１００５として設けられ、ケース１３０２の前面に設けられたＣＣＤ１３０４による撮像信号に基づいて、表示を行うようになっている。即ち、表示装置１００５は、被写体を表示するファインダとして機能することになる。
【０１０６】
なお、電子機器としては、これらの他、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーションシステム、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。
【０１０７】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すブロック図である。
【図２】実施形態に係る画素を示す回路図である。
【図３】実施形態に係る順次点灯同時消去法を説明する概念図である。
【図４】実施形態に係る順次点灯同時消去法を示すタイミングチャート図である。
【図５】実施形態に係るリセット回路の回路の例を示す回路図である。
【図６】実施形態に係るリセット回路の動作を示すタイミングチャート図である。
【図７】実施形態に係るデータ信号駆動回路の回路の例を示す回路図である。
【図８】実施形態に係るデータ信号駆動回路の動作を示すタイミングチャート図である。
【図９】実施形態に係るクロック信号制御回路の回路の例を示す回路図である。
【図１０】実施形態に係るクロック信号制御回路の動作を示すタイミングチャート図である。
【図１１】実施形態に係るブロック配置の一例を示した素子基板の図式的平面図である。
【図１２】実施形態に係るブロック配置の他の一例を示した素子基板の図式的平面図である。
【図１３】実施形態に係るブロック配置の他の一例を示した素子基板の図式的平面図である。
【図１４】実施形態に係るブロック配置の他の一例を示した素子基板の図式的平面図である。
【図１５】実施形態に係るブロック配置の他の一例を示した素子基板の図式的平面図である。
【図１６】実施形態に係るブロック配置の他の一例を示した素子基板の図式的平面図である。
【図１７】実施形態に係る電気光学装置を適用した電子機器の一例たるモバイル型コンピュータを示す斜視図である。
【図１８】実施形態に係る電気光学装置を適用した電子機器の他の例たる携帯電話を示す斜視図である。
【図１９】実施形態に係る電気光学装置を適用した電子機器の他の例たるデジタルスチルカメラの構成を示す斜視図である。
【図２０】従来例に係る電気光学装置を示すブロック図である。
【符号の説明】
２００  電気光学装置、２４０  走査線駆動回路、２４１  リセット回路、２４２  データ線駆動回路、２４３  クロック信号制御回路、２５０  走査線、２５１  データ線、２５２  有機ＥＬ素子駆動用電源線、２６０  スイッチングトランジスタ、２６２  ドライビングトランジスタ、２６３  有機ＥＬ素子
【図１】
2004294671.tif 000003
【図２】
2004294671.tif 000004
【図３】
2004294671.tif 000005
【図４】
2004294671.tif 000006
【図５】
2004294671.tif 000007
【図６】
2004294671.tif 000008
【図７】
2004294671.tif 000009
【図８】
2004294671.tif 000010
【図９】
2004294671.tif 000011
【図１０】
2004294671.tif 000012
【図１１】
2004294671.tif 000013
【図１２】
2004294671.tif 000014
【図１３】
2004294671.tif 000015
【図１４】
2004294671.tif 000016
【図１５】
2004294671.tif 000017
【図１６】
2004294671.tif 000018
【図１７】
2004294671.tif 000019
【図１８】
2004294671.tif 000020
【図１９】
2004294671.tif 000021
【図２０】
2004294671.tif 000022