(57)【要約】  【課題】キャリア移動度とオンオフ比のいずれも高性能であり汎用性の高い有機高分子半導体を半導体層とする電界効果型トランジスタおよびその電界効果型トランジスタを用いた液晶表示装置を開発する。  【解決手段】ソース電極とドレイン電極間に設けた半導体層の導電性を絶縁層を介して設けられたゲート電極によって制御する電界効果型トランジスタであって、該半導体層がカーボンナノチューブを分散した有機高分子半導体で形成され、ディプレッションモードで電流を制御することを特徴とするトランジスタ。【選択図】  なし【特許請求の範囲】
【請求項１】
ソース電極とドレイン電極間に設けた半導体層の導電性を絶縁層を介して設けられたゲート電極によって制御する電界効果型トランジスタであって、半導体層がカーボンナノチューブを分散した有機高分子半導体で形成され、ディプレッションモードで電流を制御することを特徴とする電界効果型トランジスタ。
【請求項２】
ソース電極とドレイン電極間に設けたカーボンナノチューブが分散した有機高分子半導体層の導電性を、絶縁層を介して設けられたゲート電極によって制御する電界効果型トランジスタであって、カーボンナノチューブの重量分率が有機高分子半導体に対し０．１重量％以上１重量％以下であり、有機高分子半導体層の膜厚が１０ｎｍ以上１００ｎｍ以下である請求項１記載の電界効果型トランジスタ。
【請求項３】
カーボンナノチューブの長さがソース電極とドレイン電極間の距離よりも小さい請求項１または２記載の電界効果型トランジスタ。
【請求項４】
有機高分子半導体がポリチオフェン系重合体を有する有機高分子半導体である請求項１〜３のいずれか記載の電界効果型トランジスタ。
【請求項５】
一対の対向する基板上に複数のアドレス線と複数のデータ線とが対向してマトリックス状に設けられており、このマトリックス配線の交点に配置された電界効果型トランジスタと、この電界効果型トランジスタを介して前記データ線と接続された画素電極と、この画素電極に対向した対向電極とによって液晶層を挟持したアクティブマトリックス型の液晶表示装置であって、電界効果型トランジスタが請求項１〜４のいずれか記載の電界効果型トランジスタである液晶表示装置。
【請求項６】
カーボンナノチューブを直鎖状共役系重合体と共に溶媒中に分散させ、得られたカーボンナノチューブ分散液を濾過することによって、ソース電極とドレイン電極間の距離よりも小さいカーボンナノチューブを得る請求項３記載の電界効果型トランジスタ。
【請求項７】
カーボンナノチューブ分散液の調製を超音波照射により行う請求項６記載の電界効果型トランジスタ。
【請求項８】
カーボンナノチューブ分散液の濾過に用いるフィルターが、孔径０．５〜１０μｍのメンブレンフィルターである請求項６記載の電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機高分子半導体を半導体層とする電界効果型トランジスタ、特にカーボンナノチューブを半導体層に分散した電界効果型トランジスタに関する。
【背景技術】
【０００２】
従来、電界効果型トランジスタ（以下、ＦＥＴ素子と言う）は、シリコンやゲルマニウム等の無機半導体を用いており、回路パターンを形成するのに、フォトリソグラフィーや真空蒸着等の製造コストのかかるプロセスが何段階もわたって必要だった。このような製造方法を採用してきた半導体産業では製造コスト削減や、主要な用途のうちの一つである液晶表示装置における大面積化の要請が高まりつつある。しかし、製造装置の制約から無機半導体でのさらなる低コスト化や大面積化は困難と考えられる。
【０００３】
このため、成形性に優れた有機高分子半導体を半導体層として用いたＦＥＴ素子が提案されている。有機高分子半導体や導電性高分子をインクとして利用することで、インクジェット技術やスクリーニング技術等により、基板上に直接回路パターンを形成することが可能になりつつある。
【０００４】
有機高分子半導体を半導体層としたＦＥＴ素子の技術としては、ポリアセチレン、ポリチエニレンビニレン、ポリフラニレンビニレンおよびそれらの置換誘導体から選択されるＦＥＴ素子（例えば特許文献１参照）や半導体層が第一のπ共役系高分子からなり、ソース電極が第二のπ共役系高分子から、ドレイン電極が第三のπ共役系高分子から、ゲート電極が第四のπ共役系高分子からなるＦＥＴ素子（例えば特許文献２参照）が開示されている。
【０００５】
ＦＥＴ素子の性能を示す指標としてキャリア移動度とオンオフ比が挙げられる。キャリア移動度の向上は、すなわち、オン電流を増加させることを意味する。一方、オンオフ比の向上は、オン電流を増加させるとともにオフ電流を減少させることを意味する。これらはどちらもＦＥＴ素子のスイッチング特性が向上することであり、具体的には、例えば液晶表示装置における高コントラスト、高解像度を実現させることにつながる。液晶表示装置の場合においてこれらの値はソース−ドレイン間の電圧数Ｖ、ゲート電圧範囲２０Ｖ程度の条件で少なくともキャリア移動度１０-3 ｃｍ2／Ｖ・ｓｅｃ以上、オンオフ比１０4以上が求められる。
【０００６】
従来の技術では有機高分子半導体を半導体層に用いるＦＥＴ素子はこのキャリア移動度とオンオフ比の点で工業的要求に答えられる性能を達成することができなかった。例えば、キャリア移動度に関して上記の有機高分子半導体を用いたＦＥＴ素子よりも性能の高いものとして、ポリチオフェンおよびその置換誘導体から選択されるＦＥＴ素子が開示されており（特許文献３参照）、示されているキャリア移動度は２．２×１０-5ｃｍ2／Ｖ・ｓｅｃと非常に低い値であった。
【０００７】
また、異なる溶媒によるポリ−３−ヘキシルチオフェン溶液で半導体層を形成して作製したＦＥＴ素子の溶媒とオンオフ比の関係の検討がなされている（非特許文献１参照）が、その値はエンハンスモードで１０4未満と不十分なものであった。さらに、ポリ−３−ヘキシルチオフェンの半導体層上面を酸化シリコン膜とポリフェニレンビニレン誘導体膜を覆った構成のＦＥＴ素子においてキャリア移動度約０.０５ｃｍ2／Ｖ・ｓｅｃ、オンオフ比１０6以上の報告がなされている（非特許文献２参照）が、このときのゲート電圧の範囲は６０Ｖ以上であり一般的なＦＥＴ素子を制御するときのゲート電圧範囲２０〜３０Ｖを大幅に越えており、ゲート電圧が０Ｖから−２０Ｖに変化させたときのオンオフ比は１０3以下と低い。加えて上記のような特殊な構成でのみ可能であり、しかも素子作製過程を窒素雰囲気下で行わなくてはいけない等の制約により作製について様々な点で問題があった。
【０００８】
また、上記はポリ−３−ヘキシルチオフェンを半導体層として用いたＦＥＴ素子をエンハンスモードで使用する例であるが、ディプレッションモードで使用する例についても開示されており（非特許文献１参照）、キャリア移動度は０．０１ｃｍ2／Ｖ・ｓｅｃであるが、オンオフ比は１０1と非常に低い。
【０００９】
他方、素子間の半導体層のアイソレーションは通常、フォトリソグラフィーによるパターニング技術を用いて行われるが、有機半導体は一般に有機溶媒に溶解しやすく、パターニングによる選択的除去が難しいという課題がある。現在、素子間の半導体層部にゲート電極を設けることによって空乏層を形成して絶縁化（アイソレーション）を図る技術が開示されている（特許文献４参照）。
【特許文献１】特開昭６４−３６０７６号公報（特許請求の範囲）
【特許文献２】特開平１−２５９５６３号公報（特許請求の範囲）
【特許文献３】特開平６−１７７３８０号公報（特許請求の範囲）
【特許文献４】特表２００３−５０８７９７号公報（特許請求の範囲）
【非特許文献１】「Applied Physics Letters」誌，ｖｏｌ．６９，１９９８（１９９８年１０月２日発行），ｐ４１０８
【非特許文献２】「Science」誌，ｖｏｌ．２８０，１９９８（１９９８年６月１２日発行），ｐ１７４１
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述のように従来の有機高分子半導体を半導体層として用いた電界効果トランジスタはいずれも性能、作製方法、構成等の点で問題点があった。本発明の目的は、キャリア移動度とオンオフ比が高性能であり汎用性の高い有機高分子半導体を半導体層とするＦＥＴ素子、および、そのＦＥＴ素子を用いた液晶表示装置を開発することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は上記本発明の目的を達成するために、以下の構成からなる。
（１）ソース電極とドレイン電極間に設けた半導体層の導電性を絶縁層を介して設けられたゲート電極によって制御する電界効果型トランジスタであって、半導体層がカーボンナノチューブを分散した有機高分子半導体で形成され、ディプレッションモードで電流を制御することを特徴とする電界効果型トランジスタ。
（２）ソース電極とドレイン電極間に設けたカーボンナノチューブが分散した有機高分子半導体層の導電性を、絶縁層を介して設けられたゲート電極によって制御する電界効果型トランジスタであって、カーボンナノチューブの重量分率が有機高分子半導体に対し０．１重量％以上１重量％以下であり、有機高分子半導体層の膜厚が１０ｎｍ以上１００ｎｍ以下である（１）記載の電界効果型トランジスタ。
（３）カーボンナノチューブの長さがソース電極とドレイン電極間の距離よりも小さいことを特徴とする（１）または（２）記載の電界効果型トランジスタ。
（４）有機高分子半導体がポリチオフェン系重合体を有する有機高分子半導体である（１）〜（３）のいずれか記載の電界効果型トランジスタ。
（５）一対の対向する基板上に複数のアドレス線と複数のデータ線とが対向してマトリックス状に設けられており、このマトリックス配線の交点に配置された電界効果型トランジスタと、この電界効果型トランジスタを介して前記データ線と接続された画素電極と、この画素電極に対向した対向電極とによって液晶層を挟持したアクティブマトリックス型の液晶表示装置であって、電界効果型トランジスタが（１）〜（４）のいずれか記載の電界効果型トランジスタである液晶表示装置。
【発明の効果】
【００１２】
本発明によれば、キャリア移動度とオンオフ比について高性能な有機高分子半導体を半導体層として用いた電界効果型トランジスタおよびその電界効果型トランジスタを駆動素子として利用した液晶表示装置を提供できる。
【発明を実施するための最良の形態】
【００１３】
本発明は、ＦＥＴ素子の有機高分子半導体層をポリチオフェン系重合体で形成し、その半導体層に単層または多層カーボンナノチューブを分散させることによって得られた高性能のＦＥＴ素子であり、さらにポリチオフェン系重合体とカーボンナノチューブ（以下、ＣＮＴと言う）のコンポジットを用いることによって、ディプレッションモードで用いる高性能ＦＥＴ素子を容易に製造する方法である。具体的なＦＥＴ素子の構成と製造方法を以下に述べる。
【００１４】
図１は、本発明のＦＥＴ素子の一例を示す模式断面図である。絶縁層３で覆われたゲート電極２を有する基板１上に、（Ａ）では通常のフォトリソグラフィ技術および真空蒸着法やスパッタリング法を用いて金等のソース電極５およびドレイン電極６が形成された後、スピンコート法によってＣＮＴが分散している有機高分子半導体の半導体層４が形成されている。また（Ｂ）では前記基板上にスピンコート法によってＣＮＴが分散している有機高分子半導体の半導体層４が形成された後、マスク蒸着法等によって金等のソース電極５およびドレイン電極６が形成されている。
【００１５】
基板１としては、例えば、シリコンウエハー、ガラス、アルミナ焼結体等の無機材料、ポリイミド、ポリエステル、ポリエチレン、ポリフェニレンスルフィド、ポリパラキシレン等の有機材料が使用可能である。ここで基板洗浄以外の基板表面を改善する処理は特に行なわなくとも本発明のＦＥＴ素子は従来のＦＥＴ素子よりも高性能となるが、例えばシリコンウエハー、ガラス基板等の酸化シリコン系基板の場合、シランカップリング剤に代表されるような表面改質剤で処理することによってＦＥＴ素子の性能を上げる効果があることが知られており、本発明においてももちろんそのような表面処理を行うことも可能である。
【００１６】
ゲート電極２、ソース電極５およびドレイン電極６としては、金、白金、銀、銅、クロム、パラジウム、アルミニウム、インジウム、モリブデン、低抵抗ポリシリコン、低抵抗アモルファスシリコン等の金属や錫酸化物、酸化インジウム、インジウム錫酸化物（ＩＴＯ）、白金シリサイド、インジウムシリサイド等の金属性無機化合物、ポリ−３，４−エチレンジオキシチオフェン／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）等の金属性有機化合物が使用できる。これらの材料を２種以上併用しても差し支えないが、好ましくは導電率が高く化学的に安定な金属がよく、中でも特に金、白金がよい。
【００１７】
上記ゲート電極２、ソース電極５およびドレイン電極６は蒸着、スパッタリング、めっき、各種ＣＶＤ成長、スピンコート法とフォトリソグラフィ技術やエッチング等のいわゆる半導体プロセス技術、クラスタイオンビーム蒸着等により形成することができる。
【００１８】
前記の絶縁層３（ゲート絶縁膜）に用いる材料として、具体的には酸化シリコン、アルミナ等の無機材料、ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン等の有機高分子材料、あるいは無機材料粉末と有機高分子材料の混合物を用いることができる。上記絶縁層は、スパッタリング、蒸着、スピンコート法等により形成することができる。
【００１９】
本発明のＦＥＴ素子の半導体性を担う有機高分子半導体の種類は特に限定されないが、膜形成の容易さから溶媒に可溶なものが好ましく、中でもポリチオフェン系重合体が好ましい。ポリチオフェン系重合体とはポリチオフェン構造の骨格を持つ重合体に側鎖が付いた構造を有するものである。具体例としては、ポリ−３−メチルチオフェン、ポリ−３−ブチルチオフェン、ポリ−３−ヘキシルチオフェン、ポリ−３−オクチルチオフェン、ポリ−３−ドデシルチオフェン等のポリ−３−アルキルチオフェン（アルキル基の炭素数は特に制限はないが好ましくは１〜１２）、ポリ−３−メトキシチオフェン、ポリ−３−エトキシチオフェン、ポリ−３−ドデシルオキシチオフェン等のポリ−３−アルコキシチオフェン（アルコキシ基の炭素数はとくに制限はないが好ましくは１〜１２）、ポリ−３−メトキシ−４−メチルチオフェン、ポリ−３−ドデシルオキシ−４−メチルチオフェン等のポリ−３−アルコキシ−４−アルキルチオフェン（アルコキシ基およびアルキル基の炭素数は特に制限はないが好ましくは１〜１２）、ポリ−３−チオヘキシルチオフェンやポリ−３−チオドデシルチオフェン等のポリ−３−チオアルキルチオフェン（アルキル基の炭素数は特に制限はないが好ましくは１〜１２）が挙げられ、１種もしくは２種以上を用いることができる。中でも、ポリ−３−アルキルチオフェン、ポリ−３−アルコキシチオフェンが好ましく、前者としては特にポリ−３−ヘキシルチオフェンが好ましい。好ましい分子量は重量平均分子量で８００〜１０００００である。また、上記重合体は必ずしも高分子量である必要はなく、オリゴマーであってもよい。
【００２０】
本発明において用いられる上記のポリチオフェン系重合体の側鎖の結合様式は上記のようなレジオレギュラーな構造を有するものが好ましく、少なくとも８０％以上のレジオレギュラリティーを有するポリチオフェン系重合体について好ましく適応される。
【００２１】
本発明のポイントである半導体層４にＣＮＴを分散する方法は特に限定されないが、例えば（ｉ）ＣＮＴを溶媒に分散した分散液をスピンコート法等で所定の基板上に塗布した後、上記方法で有機高分子半導体の薄膜を形成し、有機高分子半導体のガラス転移温度程度で熱処理して薄膜中にＣＮＴを分散させる方法、(ii)有機高分子半導体薄膜を形成した後、薄膜が溶解しない溶媒にＣＮＴを分散した分散液を塗布し、熱処理により形成する方法、あるいは、(iii)有機高分子半導体とＣＮＴを成分とするコンポジット（以下、半導体性コンポジットと言う）を作製した後、上記方法にて薄膜を形成する方法が挙げられる。中でも(iii)の半導体性コンポジットを半導体層として用いる方法が好ましい。
【００２２】
上記半導体性コンポジットの作製方法としては、例えば、（Ｉ）溶融した有機高分子半導体の中にＣＮＴを添加して混合させる方法、（II）有機高分子半導体を溶媒中に溶解させこの中にＣＮＴを添加して混合させる方法、（III）ＣＮＴを溶媒中で予め超音波等で予備分散しておいた所に有機高分子半導体を添加し混合させる方法、（IV）溶媒中に有機高分子半導体とＣＮＴを入れ、この混合系に超音波を照射して混合させる方法等が挙げられる。本発明では、何れの方法を単独で用いるか、あるいは何れの方法を組み合わせても良く、特に限定されない。
【００２３】
上記半導体性コンポジットに含まれるＣＮＴの重量分率は特に限定されないが、超音波照射によるＣＮＴの分散方法を用いた場合、半導体性を損なわない様にするために０．１〜１重量％が好ましい。具体的な例を挙げると、ポリ−３−ヘキシルチオフェンと単層ＣＮＴを用いて作製した半導体性コンポジットの場合にはカーボンナノチューブの重量分率は０．１〜０．６重量％が好ましい。これより高い重量分率ではコンポジットの導電率が過剰に増加するため半導体層として用いるには不適当となる。このような詳しい重量分率の範囲を求めるためには、コンポジットの導電率を重量分率に対してプロットすることで複合材料の導電現象を説明するパーコレーション理論における臨界含有率を求め、この臨界含有率よりも小さくなるように重量分率を決定することが好ましい。例として図２に上記の方法で超音波を照射することによって作製したポリ−３−ヘキシルチオフェンと単層ＣＮＴの半導体性コンポジットの導電率をＣＮＴの重量分率に対してプロットしたものを示した。この場合臨界含有率は約０．６重量％であったため、ＣＮＴの重量分率は有機高分子半導体に対して０．６重量％以下であることが好ましい。このようにして最適なＣＮＴの重量分率を決定することによってＦＥＴ素子特性の向上を図ることができる。
【００２４】
本発明において用いられるＣＮＴは、長さが少なくともソース電極とドレイン電極間の距離（チャネル長）よりも短いことが必要である。これよりも長い場合、電極間を短絡させる原因となり、ＦＥＴ素子作製には不適当である。他方、一般に市販されているＣＮＴは長さに分布があり、チャネル長よりも長いＣＮＴが含まれることがある。そこでＣＮＴをチャネル長よりも短くする工程を加えたほうがよく、電極間の短絡を確実に防ぐことができる。
【００２５】
本発明では、ＣＮＴを溶媒中に均一分散させ、ＣＮＴ分散液をフィルターを用いて濾過する工程を設けることが好ましい。フィルター孔径よりも小さいＣＮＴを濾液から得ることで、ソース電極とドレイン電極間の距離よりも小さくしたカーボンナノチューブを効率よく得られることができる。
【００２６】
ＣＮＴを溶液中に均一分散させるには、溶媒中にＣＮＴと共にドデシルスルホン酸ナトリウムなどの界面活性剤、またはコイル状構造を有する高分子、または共役系重合体を加え、超音波照射または加熱環流する方法が好ましく用いられる。ＦＥＴ素子の特性を向上させることを考慮すれば、より半導体特性の優れた物質を用いることが好ましく、共役系重合体を用いることが特に好ましい。中でも直鎖状の共役系重合体が好ましく用いられ、ポリ−３−アルキルチオフェンなどを用いることができる。
【００２７】
濾過に用いるフィルターは、チャネル長よりも小さい孔径を有するフィルターであれば、メンブレンフィルター、セルロース濾紙、ガラス繊維濾紙など何れの種類のフィルターも用いることができる。中でもメンブレンフィルターは、濾紙内部で吸着されるＣＮＴの量を減らすことができるので、濾液から収率よくＣＮＴを回収できるので好ましく用いることができる。
【００２８】
濾過に用いるフィルターの孔径は、チャネル長よりも小さければ良く、例えばチャネル長が２０μｍの場合は、孔径１０μｍのフィルターを用いることで電極間の短絡を確実に防ぐことができる。実際には孔径０．５〜１０μｍのフィルターを好ましく用いることができ、チャネル長に応じて使い分けることができる。
【００２９】
他にＣＮＴを短小化する方法として、酸処理によってＣＮＴそのものを短くする方法が知られており、本発明に用いることができる。この場合、ＣＮＴを硫酸と硝酸との混酸の中に加え、超音波照射するか、１００℃以上の熱処理をすることで短小化されたＣＮＴを得ることができる。また、過酸化水素水中で加熱する方法も用いることができる。これらの方法を行った場合は、後処理として孔径０．１〜１μｍのフィルターを用いて処理されたＣＮＴを濾別し、水洗することで、ソース電極とドレイン電極間の距離よりも小さくしたカーボンナノチューブを得ることができる。
【００３０】
ＣＮＴには１枚の炭素膜（グラフェン・シート）が円筒状に巻かれた単層ＣＮＴと、２枚のグラフェン・シートが同心円状に巻かれた２層ＣＮＴと、複数のグラフェン・シートが同心円状に巻かれた多層ＣＮＴとがあり、本発明においてそれぞれ単体で、もしくは単層、２層、多層のうちの２種類または３種類を同時に使用できる。またその作製方法はアーク放電法、化学気相成長法（以下ＣＶＤ法とする）、レーザー・アブレーション法等によって作製されるが、本発明に使用されるＣＮＴはいずれの方法によって得られたものであってもよい。
【００３１】
上記有機高分子半導体および半導体性コンポジットの薄膜は、溶媒に溶解して溶液とし、浸漬法、印刷転写法、スピンコート法、ブレードによるキャスト法等で所定の基板上に形成し、溶媒を除去することで得られる。
【００３２】
その際の溶液濃度としては０．１〜１０重量％、好ましくは０．１〜１重量％である。例えば、ポリ−３−ヘキシルチオフェンを用いて上記の方法で作製した半導体性コンポジットのクロロホルム溶液（濃度０．３４重量％）をシリコンウエハーに１０００ｒｐｍでスピンコートすることによって膜厚４０ｎｍの薄膜を形成することができる。
【００３３】
半導体層の膜厚は特に限定されないが、中でも好ましくは１０ｎｍ以上１００ｎｍ以下がよい。この範囲以内であれば１０3以上のオンオフ比を実現することが可能である（実施例１、３、４）が、この範囲以上に膜厚が大きいとゲート電圧によって制御できないソース・ドレイン間電流が増加してしまい、ＦＥＴ素子のオンオフ比を低下させる。またこの範囲以下ではキャリア移動度が減少してしまう問題がある。
【００３４】
本発明のＦＥＴ素子は種々のデバイスに使用されうるが、特に液晶表示装置、エレクトロルミネッセンス表示装置等の表示装置の駆動素子としての利用が可能である。
【００３５】
図３は、本発明のＦＥＴ素子を用いた液晶表示装置の一例を示す模式断面図である。複数のアドレス配線７と複数のデータ配線８とからなるマトリックス表示型の液晶表示装置で、マトリックス配線の交点に本発明のＦＥＴ素子が形成されている。このＦＥＴ素子を介して前記データ配線８と接続された画素電極９とこの電極に対向する対向電極１３とによって挟持された液晶分子１１からなる液晶層を駆動することによりマトリックス表示される。この際、ＦＥＴ素子のソース電極とドレイン電極間に設けた半導体層４の導電性を、絶縁層３を介して設けたゲート電極２によって制御し、液晶を駆動するものである。
【００３６】
本発明によれば、液晶表示装置のように大面積の基板上に容易にＦＥＴ素子を形成することができる。ゲートに印加する電圧によってソース・ドレイン間電流を大きく変調することができ、高階調性が得られその動作も安定しているので、優れたマトリックス型の液晶表示装置を提供することができる。
【００３７】
本発明によるディプレッションモードで使用されるＦＥＴ素子が優れた特性について、以下のように推定する。
【００３８】
高分子間または結晶子等のドメインの間をキャリアが移動するに際し、高分子間やドメイン間の構造の乱れによってキャリアがトラップされたり、散乱されるため、外部に観測されるキャリア移動度は本来高分子結晶が有する移動度より大きく低下している。一方、ＣＮＴを適度に含む場合、高分子間やドメイン間をキャリア移動度の高いＣＮＴが橋渡しするため、高移動度が得られると考えられる。
【００３９】
また、ＣＮＴは単層ＣＮＴでは３分の１の確率で、また多層ＣＮＴではすべてが金属的であると考えられるため、半導体層に高分散したＣＮＴ中はそれぞれのＣＮＴにおいて電界が均一であり、そのため半導体層に電界が有効に印加されると推測される。このためゲート電圧が半導体層に有効に印加され、ＣＮＴが無い場合に比べてオフ時により大きく空乏層領域が広がり、従ってオフ電流が極めて小さく抑えられたと推定される。
【００４０】
また、本発明はディプレションモードでオフ電流を低く抑えることができるので、ＦＥＴ素子間にアイソレーションを施すのに本発明を適用してもよい。すなわち、ＦＥＴ素子間の半導体層のアイソレーションは通常、フォトリソグラフィーによるパターニング技術を用いて行われるが、有機半導体は一般に有機溶媒に溶解しやすく、パターニングによる選択的除去が難しい。そこで、本発明を利用して、除去すべき半導体層の部分にゲート電極を設けてオフ電圧を印加しておけば、空乏層が形成されてオフ電流が非常に低く抑えられるので、除去せずにも実質的に素子間が電気的に絶縁化（アイソレーション）されたと同じ効果を出すことができる。具体的な作製手段は例えば特表２００３−５０８７９７号公報に記載の方法を用いて良い。
【００４１】
こうして上記のようにキャリア移動度が向上することから、ゲート電圧が０Ｖ〜−１０Ｖの時のソース・ドレイン間電流が増加し、且つオンオフ比が向上することから、ゲート電圧が比較的小さい正の値の時（ディプレッションモード）に流れる電流がより抑制されることとなり、それらの結果として、本発明を用いることによってデプレッションモードでのゲート電圧操作によるＦＥＴ動作において優れた特性を得ることができる。
【実施例】
【００４２】
以下、本発明を実施例に基づき具体的に説明する。ただし、本発明は下記実施例に限定されるものではない。
【００４３】
実施例１
図１の模式断面図（Ａ）に示すような本発明のＦＥＴ素子を作製した。基板１に熱酸化膜（膜厚３００ｎｍ）付きのアンチモンドープシリコンウエハー（抵抗率０．０２Ωｃｍ以下）を用いた。ここで、シリコンウエハーは基板１であると同時に、ゲート電極２であり、熱酸化膜は絶縁層３となる。
【００４４】
次にフォトリソグラフィー技術および真空蒸着法を用いて金のソース電極５およびドレイン電極６を形成した。これら両電極の幅（チャネル幅）は５０ｃｍ、両電極の間隔（チャネル長）は２０μｍ、電極高さは４０ｎｍとした。
【００４５】
次に、半導体層４として用いる有機高分子半導体と単層ＣＮＴ（以下、ＳＷＣＮＴと言う）からなる半導体性コンポジットの作製方法を示す。
【００４６】
ＳＷＣＮＴ（ＣＮＩ社製、純度９５％）５０ｍｇを硫酸（和光純薬工業（株）製、純度９５％以上）と硝酸（和光純薬工業（株）製、密度１．３８）の体積比率が３：１の混酸２００ｍＬに入れ、超音波洗浄機（井内盛栄堂（株）製ＵＳ−２、出力１２０Ｗ、２．６Ｌ）を用いて１９時間超音波攪拌処理を行いＳＷＣＮＴの長さを５００ｎｍ以下にした。この混酸とＳＷＣＮＴの混合物をポリ４フッ化エチレン（ＰＴＦＥ）メンブレンフィルター（ミリポアコーポレーション製、フィルタータイプ：ＪＨ）で濾過することにより短いＳＷＣＮＴ（以下ｓ−ＳＷＣＮＴと言う）を濾別した。
【００４７】
クロロホルム１０ｍＬに上記ｓ−ＳＷＣＮＴ０．２ｍｇを加え、有機高分子半導体としてポリ−３−ヘキシルチオフェン（アルドリッチ社製、レジオレギュラー）０．２ｍｇを加えて氷冷しながら超音波ホモジナイザー（ＳＯＮＩＣＳ社製ＶＣＸ−５００）を用いて出力２５０Ｗで３０分間超音波攪拌してｓ−ＳＷＣＮＴ分散液を得た。得られたＳＷＣＮＴ分散液にさらにポリ−３−ヘキシルチオフェン５０ｍｇを加え、超音波洗浄機を用いて３０分間超音波攪拌することによりポリ−３−ヘキシルチオフェンとｓ−ＳＷＣＮＴを成分とする半導体性コンポジットのクロロホルム溶液を得た。上記クロロホルム溶液を上記基板上に滴下しスピンコート法（回転速度１０００ｒｐｍ）により膜厚４０ｎｍの薄膜を形成した。これを７０℃の真空恒温槽中に２時間放置して溶媒を除去し、半導体層を形成した。
【００４８】
次に、上記ＦＥＴ素子のゲート電圧（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）−ソース・ドレイン間電圧（Ｖｓｄ）特性を測定した。測定にはヒューレット・パッカード社製ピコアンメータ／ボルテージソース４１４０Ｂを用い、減圧下（１ｔｏｒｒ以下）で測定した。その結果を表１に示す。
【００４９】
表１から、Ｖｇ＝０Ｖの時にはＶｓｄ＝−４ＶのＩｄは−２．４９×１０-5Ａであるのに対し、Ｖｇ＝２０Ｖ時のＩｄは−２．４１×１０-9Ａと大きく減少していることが分かる。ここでこのようなＶｇを０Ｖから２０Ｖまで制御する操作はデプリッションモードの操作といい、その範囲がわずか２０Ｖでオンオフ比が１０4以上にも達していた。
【００５０】
上記測定から得られた電流−電圧特性からキャリア移動度を求めたところ、２．５４×１０-3ｃｍ2／Ｖ・ｓｅｃであった。
【００５１】
実施例２
図３は実施例１と同様の構成を有するＦＥＴ素子を用いた液晶表示素子を示す断面図である。ガラス基板１上に形成されたゲート電極２はアドレス配線７と接続されている。ゲート電極２上に絶縁層３を介して形成されたソース電極５およびドレイン電極６のうち、ソース電極５はデータ配線８に、ドレイン電極はＩＴＯからなる画素電極９にそれぞれ接続されている。ソース電極５およびドレイン電極６には半導体コンポジット薄膜からなる半導体層４が形成され、更にこの半導体層４にはＦＥＴ素子全体と画素電極上にポリイミドからなる配向膜１０が形成されている。対向するガラス基板１４上にはＩＴＯからなる対向電極１３および配向膜１２が形成されている。通常の方法により対向電極１２を含むガラス基板１４と画素電極９、ＦＥＴ素子を含むガラス基板１とを対向させて液晶セルが形成され、両者の基板の間には液晶が封入されている。なお、ポリイミドからなる配向膜１０、１２は膜形成後ラビング処理が施されている。
【００５２】
液晶表示装置の上下に偏光フィルムをクロスニコル状態で配置して、その応答性を調べたところ、データ配線（ソース電極）に−５Ｖ、対向電極に０Ｖの電圧を、アドレス配線を通してゲート電極に２０Ｖの電圧を印加し、次に０Ｖの電圧を印加した。液晶はゲート電極に２０Ｖの電圧を印加したときには白表示状態であったのに対し、０Ｖの電位に対して遅れを生じることなく速やかに黒表示状態となった。
【００５３】
実施例３
実施例１の半導体性コンポジットを使用して膜厚１０ｎｍの半導体層を形成した以外は実施例１の方法と同様の操作を行い、ＦＥＴ素子を作製した。
【００５４】
ゲート電圧（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）−ソース・ドレイン間電圧（Ｖｓｄ）特性を測定した結果のうち、Ｖｓｄが−４Ｖで、Ｖｇが０Ｖと２０Ｖの時のＩｄを表１に示す。この結果からオンオフ比を求めたところ、Ｖｓｄ＝−４Ｖ、Ｖｇの範囲０〜２０Ｖの条件下で３．９７×１０4であり、キャリア移動度は１．０８×１０-5ｃｍ2／Ｖ・ｓｅｃであった。
【００５５】
実施例４
実施例１の半導体性コンポジットを構成する有機高分子半導体としてポリ−３−ブチルチオフェン（アルドリッチ社製、レジオレギュラー）を使用して膜厚１００ｎｍの半導体層を形成した以外は実施例１の方法と同様の操作を行い、ＦＥＴ素子を作製した。
【００５６】
ゲート電圧（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）−ソース・ドレイン間電圧（Ｖｓｄ）特性を測定した結果のうち、Ｖｓｄが−４Ｖで、Ｖｇが０Ｖと２０Ｖの時のＩｄを表１に示す。この結果からオンオフ比を求めたところ、Ｖｓｄ＝−４Ｖ、Ｖｇの範囲０〜２０Ｖの条件下で９．８３×１０3であり、キャリア移動度は３．５６×１０-3ｃｍ2／Ｖ・ｓｅｃであった。
【００５７】
実施例５
実施例１の半導体性コンポジットを使用して１μｍの半導体層を形成した以外は実施例１の方法と同様の操作を行い、ＦＥＴ素子を作製した。
【００５８】
ゲート電圧（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）−ソース・ドレイン間電圧（Ｖｓｄ）特性を測定した結果のうち、Ｖｓｄが−４Ｖで、Ｖｇが０Ｖと２０Ｖの時のＩｄを表１に示す。得られた電流−電圧特性からキャリア移動度を算出したところ１．０４×１０-2ｃｍ2／Ｖ・ｓｅｃであった。
【００５９】
比較例１
実施例１の半導体性コンポジットに代えて該コンポジットを作製する際に用いた同じポリ−３−ヘキシルチオフェンのみを使用する以外は実施例１の方法と同様の操作を行い、ＦＥＴ素子を作製した。半導体層のポリ−３−ヘキシルチオフェンの膜厚は実施例１と同じく４０ｎｍであった。
【００６０】
ゲート電圧（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）−ソース・ドレイン間電圧（Ｖｓｄ）特性を測定した結果のうち、Ｖｓｄが−４Ｖで、Ｖｇが０Ｖと２０Ｖの時のＩｄを表１に示す。この結果からキャリア移動度を求めたところ、７．２３×１０-5ｃｍ2／Ｖ・ｓｅｃであった。また、Ｖｓｄ＝−４Ｖにおける、Ｖｇの範囲０〜２０Ｖでのオンオフ比は３．４７×１０2であった。
【００６１】
実施例６
実施例１の半導体性コンポジットに含まれるＣＮＴの処理方法を、酸中での超音波処理から、ＣＮＴ分散液の濾過処理に変更した以外は実施例１と同様の操作を行い、ＦＥＴ素子を作製した。ＣＮＴ分散液の濾過処理は次のようにして行った。ＳＷＣＮＴ（ＣＮＩ社製、純度９５％）２ｍｇと、直鎖状共役系重合体であるポリ−３−ヘキシルチオフェン（アルドリッチ社製、レジオレギュラー）２ｍｇと、クロロホルム２０ｍＬを５０ｍＬのガラス製サンプル管の中に入れて超音波破砕機（東京理化器械製ＶＣＸ−５００：出力２５０Ｗ、直接照射）を用いて３０分間超音波照射し、ＣＮＴを均一分散した。この分散液５ｍＬを分取して、公称１０μｍ孔径のＰＴＦＥ製オムニポアメンブレンフィルター（アドバンテック社製、直径２５ｍｍ）を用いて吸引濾過した。フィルター上に微量の濾別物が存在したが、大半のＣＮＴは濾液中に含まれており、この濾液を２０倍に希釈し、ＣＮＴ濃度が約０．５ｍｇ／１００ｍＬのＣＮＴ分散液を得た。ここにポリ−３−ヘキシルチオフェンさらに５００ｍｇを加え、超音波洗浄機（井内盛栄堂（株）製ＵＳ−２、出力１２０Ｗ、２．６Ｌ）で超音波を３０分間照射することによって、ＣＮＴの分散した半導体性コンポジットの塗液を得た。
【００６２】
次に、この塗液を用いて、半導体層の膜厚が４０ｎｍのＦＥＴ素子を形成し、該ＦＥＴ素子を真空にした測定ボックスに移し、ゲート電圧を印加しながらドレイン・ソース間の電圧電流特性を測定した。ゲート電圧を（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）−ソース・ドレイン間電圧（Ｖｓｄ）特性を測定した結果のうち、Ｖｓｄが−４Ｖで、Ｖｇが０Ｖと２０Ｖの時のＩｄを表１に示す。この結果からオンオフ比を求めたところ、Ｖｓｄ＝−４Ｖ、Ｖｇの範囲０〜２０Ｖの条件下で４．６２×１０3であり、キャリア移動度は７．３０×１０-3ｃｍ2／Ｖ／ｓｅｃであった。
【００６３】
実施例７
ＣＮＴ分散液を１０μｍ孔径のフィルターによる濾過を行わなかった以外は実施例６と全く同様の操作をしてＦＥＴ素子を作製した。ソース・ドレイン間の電流電圧特性を測定し、Ｖｓｄが−４Ｖで、Ｖｇが０Ｖと２０Ｖの時のＩｄを表１に示した。この結果からオンオフ比を求めたところ、Ｖｓｄ＝−４Ｖ、Ｖｇの範囲０〜２０Ｖの条件下で１．６１×１０0であり、キャリア移動度は２．９７×１０-3ｃｍ2／Ｖ／ｓｅｃであった。
【００６４】
【表１】
2004266272.tif 000002
【図面の簡単な説明】
【００６５】
【図１】本発明におけるＦＥＴ素子を示した模式断面図
【図２】超音波を照射することによって作製したポリ−３−ヘキシルチオフェンと単層カーボンナノチューブの半導体性コンポジットの導電率のカーボンナノチューブ重量分率に対するプロット
【図３】本発明の実施例２の形態を示した液晶表示装置の模式断面図
【符号の説明】
【００６６】
１、１４  基板
２  ゲート電極
３  絶縁層
４  半導体層
５  ソース電極
６  ドレイン電極
７  アドレス配線
８  データ配線
９  画素電極
１０、１２  配向膜
１１  液晶分子
１３  対向電極
【図１】
2004266272.tif 000003
【図２】
2004266272.tif 000004
【図３】
2004266272.tif 000005