(57)【要約】【課題】静電気パルスをバイパスさせて機器の電気回路に印加される電圧を抑制することができる高周波回路に適した静電気対策部品とその製造方法を提供することを目的とする。【解決手段】少なくとも一対の外部電極を有するセラミック焼結体であって、セラミック焼結体にバリスタ部１６とインダクタ部１５とを形成し、バリスタ部１６の内部電極１４およびインダクタ部１５のインダクタ導体１１を外部電極に電気的に接続するとともに、バリスタ部１６とインダクタ部１５とを電気的に並列に接続し一体化した部品である。これを機器回路の信号ラインとグランド間に設けた場合、静電気パルスをインダクタによってグランドにバイパスさせると同時に、インダクタで除去しきれない高周波成分をバリスタによって吸収することができ、機器の電気回路に印加される電圧を抑制する効果が大きく優れた静電気対策部品となる。【選択図】  図１
2004179285.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一対の外部電極を有するセラミック焼結体であって前記セラミック焼結体にバリスタとインダクタとを形成し、前記バリスタの電極および前記インダクタの導体を前記外部電極に電気的に接続するとともに、前記バリスタと前記インダクタとを電気的に並列に接続した静電気対策部品。
【請求項２】
バリスタの電極とインダクタの導体とを外部電極を介して電気的に接続した請求項１に記載の静電気対策部品。
【請求項３】
バリスタの電極およびインダクタの導体はセラミック焼結体の内部に形成した請求項１に記載の静電気対策部品。
【請求項４】
バリスタの電極はセラミック焼結体の内部に形成し、インダクタの導体はセラミック焼結体の外表面に形成した請求項１に記載の静電気対策部品。
【請求項５】
セラミック焼結体はＺｎＯを主成分とする電圧依存性抵抗体セラミックからなる請求項１に記載の静電気対策部品。
【請求項６】
バリスタは電流１ｍＡを流したときのバリスタ電圧が５０Ｖ以下である請求項１に記載の静電気対策部品。
【請求項７】
インダクタンスが１００ｎＨ以下である請求項１に記載の静電気対策部品。
【請求項８】
バリスタの電極間の静電容量が１０ｐＦ以下である請求項１に記載の静電気対策部品。
【請求項９】
インダクタンスが１００ｎＨ以下であり、かつ、バリスタの電極間の静電容量が１０ｐＦ以下である請求項１に記載の静電気対策部品。
【請求項１０】
バリスタの電極となる導体パターンを形成したセラミック生シートとインダクタの導体となる導体パターンを形成したセラミック生シートとを積層して積層体を作製する第１の工程と、前記積層体を焼成してセラミック焼結体の内部にバリスタとインダクタとを形成する第２の工程と、前記セラミック焼結体の前記バリスタおよび前記インダクタの特性を検査する第３の工程と、次に、前記セラミック焼結体に外部電極を形成し前記インダクタの導体と前記バリスタの電極とを電気的に並列接続する第４の工程とを有する静電気対策部品の製造方法。
【請求項１１】
バリスタの電極となる導体パターンを形成したセラミック生シートを積層して積層体を作製する第１の工程と、前記積層体を焼成してセラミック焼結体の内部にバリスタを形成する第２の工程と、前記セラミック焼結体の外表面にインダクタの導体を形成する第３の工程と、前記セラミック焼結体に外部電極を形成し前記インダクタの導体と前記バリスタの電極とを電気的に並列接続する第４の工程とを有する静電気対策部品の製造方法。
【請求項１２】
第３の工程におけるインダクタの導体は、セラミック焼結体の外表面に金属膜を形成した後、この金属膜を部分的に除去して形成する請求項１１に記載の静電気対策部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子機器を静電気から保護する静電気対策部品とその製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯電話等の電子機器の小型化、高性能化は急速に進み、それに伴い電子機器に用いられる電子部品の小型化も急速に進んでいる。しかし、その反面、電子機器や電子部品の耐電圧は低下する。そのため、人体と電子機器の端子が接触した時に発生する静電気パルスによる機器内部の電気回路の破壊が増えてきている。静電気パルスにより１ナノ秒以下の速度でかつ数百〜数キロボルトという高電圧が印加されるからである。
【０００３】
従来、このような静電気パルスへの対策としては、静電気が入るラインとグランド間にインダクタや（静電容量の小さい）バリスタを設け、静電気をバイパスさせ、機器の電気回路に印加される電圧を抑制する方法が提案されている。
【０００４】
なお、静電気パルスの対策に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【０００５】
【特許文献１】
特開昭６３−５６０２３号公報
【０００６】
【発明が解決しようとする課題】
携帯電話やパソコン等の電子機器の回路周波数は、年々高周波化が進み、特にアンテナ回路などでは数百ＭＨｚ〜数ＧＨｚといった高周波になっている。このような高周波回路に用いられる静電気対策部品は、静電容量が信号の挿入損失に大きく影響を与えるので低静電容量であることが望ましく、信号ラインとグランド間に設ける場合、静電容量は数ｐＦ以下が望ましい。
【０００７】
静電気対策部品として用いられる代表的なものとしては、積層タイプの酸化亜鉛バリスタが挙げられるが、酸化亜鉛バリスタの誘電率は大きく（ε：２００以上）、数ｐＦ以下の低静電容量を実現するためには、電極間厚みを厚くするか、電極面積を低減させなければならない。
【０００８】
しかし、電極間厚みを厚くするとバリスタのバリスタ電圧が高くバイパスする電圧が高くなり、その結果、静電気が印加された際、電気回路に印加される抑制後の電圧も高くなり保護効果が小さくなる。また、電極面積を低減させると静電気が印加された際の単位面積あたりの電流量が大きくなり、バリスタ自体が破壊しやすくなる。他の材料のバリスタにおいても同様の問題を有している。
【０００９】
一方、静電気対策部品としてインダクタを用いた場合には、静電容量値に留意する必要は無い。しかしながら、インダクタは、その周波数特性より低周波のサージ・パルスはバイパスさせることができるが、高周波のパルスはバイパスさせることができない。このため、電圧波形が１ナノ秒以下の速度でかつ数百〜数キロボルトという高電圧である静電気に対しては、インダクタでは特に電圧立ち上がり部の高電圧部分をバイパスさせて抑制することができないという問題を有している。
【００１０】
そこで本発明は、高電圧で高周波である静電気に対して、この静電気パルスをバイパスさせて機器の電気回路に印加される電圧を抑制することができる高周波回路に適した静電気対策部品とその製造方法を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は以下の構成を有するものである。
【００１２】
本発明の請求項１に記載の発明は、少なくとも一対の外部電極を有するセラミック焼結体であって、前記セラミック焼結体にバリスタとインダクタとを形成し、前記バリスタの電極および前記インダクタの導体を前記外部電極に電気的に接続するとともに、前記バリスタと前記インダクタとを電気的に並列に接続したという構成を有しており、これにより、バリスタとインダクタとを電気的に並列に接続し一体化した部品であるので、これを機器回路の信号ラインとグランド間に設けた場合、静電気パルスをインダクタによってグランドにバイパスさせると同時に、インダクタで除去しきれない高周波成分をバリスタによって吸収することができ、機器の電気回路に印加される電圧を抑制する効果が大である静電気対策部品となる。同時に、１個の部品としているので機器の小型化が実現できるとともに組み立てコストの低減も図れる。
【００１３】
本発明の請求項２に記載の発明は、特に、バリスタの電極とインダクタの導体とを外部電極を介して電気的に接続したという構成を有しており、これにより、バリスタとインダクタとの電気的な並列接続が容易であるとともに、外部電極の形成前にはバリスタおよびインダクタはそれぞれ電気的に独立しているので、その特性の測定、検査を容易に行うことができる。
【００１４】
本発明の請求項３に記載の発明は、特に、バリスタの電極およびインダクタの導体はセラミック焼結体の内部に形成したという構成を有しており、これにより、耐候的性能等の十分な信頼性が確保できるとともに、バリスタとインダクタとを一つの製造プロセスで同時に形成することができる。
【００１５】
本発明の請求項４に記載の発明は、特に、バリスタの電極はセラミック焼結体の内部に形成し、インダクタの導体はセラミック焼結体の外表面に形成したという構成を有しており、これにより、セラミック焼結体の外表面にインダクタを形成しているので、インダクタンス特性の調整が容易であり、高精度な特性が得られる。
【００１６】
本発明の請求項５に記載の発明は、特に、セラミック焼結体はＺｎＯを主成分とする電圧依存性抵抗体セラミックからなるという構成を有しており、これにより、優れたバリスタ特性を有するバリスタが形成でき、したがって、静電気に対して優れた吸収抑制効果を有するものとなる。また、セラミック焼結体が非磁性材料であるのでインダクタの高周波での特性が良好なものとなる。
【００１７】
本発明の請求項６に記載の発明は、特に、バリスタは電流１ｍＡを流したときのバリスタ電圧が５０Ｖ以下であるという構成を有しており、これにより、バイパスする電圧が低くなり、その結果、静電気が印加された際、電気回路に印加される抑制後の電圧も低くでき、静電気に対して優れた吸収抑制効果を有するものとなる。
【００１８】
本発明の請求項７に記載の発明は、特に、インダクタンスが１００ｎＨ以下であるという構成を有しており、これにより、静電気に対して優れた吸収抑制効果を有するものとなる。
【００１９】
本発明の請求項８に記載の発明は、特に、静電容量が１０ｐＦ以下であるという構成を有しており、これにより、数百ＭＨｚ以上の高周波回路に用いるのに適した静電気対策部品となる。
【００２０】
本発明の請求項９に記載の発明は、特に、インダクタンスが１００ｎＨ以下であり、かつ静電容量が１０ｐＦ以下であるという構成を有しており、これにより、静電気に対して優れた吸収抑制効果を有し、かつ数百ＭＨｚ以上の高周波回路に用いるのに適した静電気対策部品となる。
【００２１】
本発明の請求項１０に記載の発明は、バリスタの電極となる導体パターンを形成したセラミック生シートとインダクタの導体となる導体パターンを形成したセラミック生シートとを積層して積層体を作製する第１の工程と、前記積層体を焼成してセラミック焼結体の内部にバリスタとインダクタとを形成する第２の工程と、前記セラミック焼結体の前記バリスタおよび前記インダクタの特性を検査する第３の工程と、次に、前記セラミック焼結体に外部電極を形成し前記インダクタの導体と前記バリスタの電極とを電気的に並列接続する第４の工程とを有する静電気対策部品の製造方法であり、これにより、バリスタとインダクタとを一つの製造プロセスで同時に形成することができる。そして、外部電極を形成してインダクタとバリスタとを電気的に並列接続する前のセラミック焼結体について特性の検査を行うので、インダクタおよびバリスタの特性は、それぞれ単独で測定し特性選別することができる。したがって、電圧を抑制する効果が大である静電気対策部品が、安価で高精度に製造できる。
【００２２】
本発明の請求項１１に記載の発明は、バリスタの電極となる導体パターンを形成したセラミック生シートを積層して積層体を作製する第１の工程と、前記積層体を焼成してセラミック焼結体の内部にバリスタを形成する第２の工程と、前記セラミック焼結体の外表面にインダクタの導体を形成する第３の工程と、前記セラミック焼結体に外部電極を形成し前記インダクタの導体と前記バリスタの電極とを電気的に並列接続する第４の工程とを有する静電気対策部品の製造方法であり、これにより、セラミック焼結体のバリスタの特性を測定して選別し、良品のみにインダクタ部を形成できる。したがって、良品率が向上し、電圧を抑制する効果が大である静電気対策部品が、安価で歩留まり良く製造できる。
【００２３】
本発明の請求項１２に記載の発明は、特に、第３の工程におけるインダクタの導体は、セラミック焼結体の外表面に金属膜を形成した後、この金属膜を部分的に除去して形成する請求項１１に記載の静電気対策部品の製造方法であり、これにより、インダクタはセラミック焼結体の外表面に形成した金属膜をトリミングし形成するので、インダクタンス値を測定しつつ形成でき、インダクタンスのバラツキが小さく、極めて高精度の特性が得られる。さらに、バリスタの特性に応じてインダクタンス値を微調整して形成できる。したがって、高精度な静電気対策部品が、歩留まり良く安価に製造できる。
【００２４】
【発明の実施の形態】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１〜３および請求項５〜１０に記載の発明について説明する。
【００２５】
以下、本発明の実施の形態１について図面を参照して説明する。図１は本発明の実施の形態１におけるセラミック焼結体の模式的分解斜視図、図２は本発明の実施の形態１における静電気対策部品の外観斜視図、図３は本発明の実施の形態１における静電気対策部品の等価回路図である。
【００２６】
図１および図２において、１０はセラミックス層、１１はインダクタ導体、１２は配線導体、１３はビア導体、１４は内部電極、１５はインダクタ部、１６はバリスタ部、１７は無効層部、２０はセラミック焼結体、３０は外部電極である。
【００２７】
図１および図２に示すように、本実施の形態１における静電気対策部品は、無効層部１７、インダクタ部１５およびバリスタ部１６を積層一体化した構造のセラミック焼結体２０に一対の外部電極３０を設けたものである。
【００２８】
そして、インダクタ部１５は、セラミックス層１０に形成した配線導体１２をビア部に形成したビア導体１３で接続して、スパイラル状のインダクタ導体１１をセラミック焼結体２０の内部に形成し、このインダクタ導体１１の両端をセラミック焼結体２０の両端部に引き出して形成している。また、バリスタ部１６は、セラミック層１０と内部電極１４とを交互に積層し、内部電極１４をセラミック焼結体２０の両端部に交互に引き出して形成している。さらに、このセラミック焼結体２０の両端部に、インダクタ導体１１および内部電極１４に電気的に接続するように形成した外部電極３０を有する構成としている。
【００２９】
上記したように、本実施の形態１における静電気対策部品は、インダクタとバリスタとをセラミック焼結体として積層一体化した構造であり、インダクタ導体１１とバリスタの内部電極１４とを外部電極３０を介して電気的に並列接続した構成としている。そして、本発明の実施の形態１における静電気対策部品の回路は、図３に示す等価回路となる。図３において、２０１はバリスタであり２０２はインダクタである。
【００３０】
このような構造に構成することにより、バリスタとインダクタとを電気的に並列に接続し一体化した部品であるので、これを機器回路の信号ラインとグランド間に設けた場合、静電気パルスをインダクタによってグランドにバイパスさせると同時に、インダクタで除去しきれない高周波成分をバリスタによって吸収することができ、機器の電気回路に印加される電圧を抑制する効果が大きく優れた静電気対策部品となる。同時に、１個の部品としているので機器の小型化が実現できるとともに組み立てコストの低減も図れる。さらに、インダクタとバリスタとをセラミック焼結体として積層一体化した構造であるので、耐候的性能等の十分な信頼性が確保できるとともに、バリスタとインダクタとを一つの製造プロセスで同時に形成することができる。
【００３１】
続いて、本発明の実施の形態１における静電気対策部品の製造方法および静電気に対する抑制効果について説明する。
【００３２】
まず、ＺｎＯを主成分とし添加物として少なくともＢｉ２Ｏ３を０．０１〜５ｍｏｌ％、Ｃｏ３Ｏ４を０．０１〜５ｍｏｌ％を含むセラミック粉末にブチラール樹脂等のバインダ、フタル酸ジブチル等の可塑剤、酢酸ブチル等の溶剤を適量加えたものをボールミルで混合、分散させてスラリーを作製した。このスラリーをドクターブレード法等によりシート状に成形し、１５〜５０μｍの厚みのセラミック生シートを作製した。
【００３３】
次に、図１における無効層部１７、インダクタ部１５およびバリスタ部１６となるシートをそれぞれ次のようにして準備した。無効層部１７となるシートは上記のセラミック生シートをそのまま用いた。バリスタ部１６となるシートは、Ａｇ、Ａｇ−Ｐｄ、Ｐｔ等の金属粉末と有機ビヒクル、有機溶剤とからなる導体ペーストを用いて、内部電極１４となる矩形パターンを上記のセラミック生シート上に印刷形成して準備した。インダクタ部１５となるシートは、まず、上記のセラミック生シートに５０〜３００μｍの穴径でビア部を形成し、上記と同様の導体ペーストを用いて、このビア部にビア導体１３となる導体ペーストを充填し、さらにこのセラミック生シート上に配線導体１２となる幅２５〜２００μｍの導体パターンを印刷形成して準備した。
【００３４】
なお、印刷形成した内部電極１４となる矩形パターン、および、ビア部のビア導体１３および配線導体１２となる導体パターンは、切断した後に図１に示した形状となるよう多数個を縦横に配列したパターン形状とした。
【００３５】
次に、上記で準備したそれぞれのシートを、図１に示したように、まず、下の無効層部１７となるシートを複数枚積層し、この上に、バリスタ部１６となるシートを複数枚積層し、さらに、インダクタ部１５となるシートを複数枚積層し、さらにこの上に、上の無効層部１７となるシートを複数枚積層した後、５００ｋｇ／ｃｍ２で加圧して積層体ブロックを得た。
【００３６】
次に、上記積層体ブロックを所望の寸法に切断分離して、個片の積層体とした。この積層体を、２００〜７００℃で熱処理しバインダを除去した後、９００〜１２００℃で０．５〜５時間焼成し、セラミック焼結体２０を得た。
【００３７】
次に、このセラミック焼結体２０の端面にＡｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等の金属粉末と有機ビヒクル、適量のガラスフリットからなるペーストを塗布、乾燥し、５００〜９００℃で焼き付けを行って下地電極２５ａ，２５ｂ，２５ｃ（図示せず）を形成し、特性検査した。
【００３８】
次に、この下地電極を形成したセラミック焼結体２０の端面の下地電極２５ａ，２５ｂ，２５ｃの上にＡｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等の金属粉末と有機ビヒクル、適量のガラスフリットからなるペーストを塗布、乾燥し、５００〜９００℃で焼き付けを行って外部電極３０を形成し、インダクタ導体１１とバリスタの内部電極１４とを外部電極３０を介して電気的に並列接続し、図２に示した本実施の形態１の静電気対策部品の完成品を作製した。
【００３９】
なお上記のように、本実施の形態１の静電気対策部品の特性検査は、外部電極３０を形成する前のセラミック焼結体２０について検査し特性選別を行い、その後、外部電極３０を形成し完成品とした。それは以下の理由によるものである。
【００４０】
つまり、通常、バリスタの特性は、電圧−電流特性からのバリスタ電圧、静電容量等を測定し、特性選別を行う。しかしながら、本実施の形態１の静電気対策部品の完成品のように、インダクタとバリスタとを電気的に並列接続した場合には、インダクタは低周波ではインピーダンスが小さく、見かけ上ショート状態になり、バリスタの特性の測定が困難なためである。
【００４１】
したがって、上記のように外部電極３０を形成する前のセラミック焼結体２０について検査し特性選別を行うことが好ましい。このため、セラミック焼結体２０には特性検査を行うための下地電極を形成した。下地電極は、図１に示すセラミック焼結体２０の一方の端面にバリスタ部１６の内部電極１４ａとインダクタ部１５の配線導体１２ａとに接続するように一つの下地電極２５ａを形成し、セラミック焼結体２０の他方の端面にバリスタ部１６の内部電極１４ｂに接続する下地電極２５ｂとインダクタ部１５の配線導体１２ｂに接続する下地電極２５ｃの二つの下地電極を形成した。
【００４２】
下地電極２５ａ，２５ｂ，２５ｃを形成したセラミック焼結体２０は、インダクタ部１５とバリスタ部１６とは電気的に直列接続でありそれぞれ電気的に独立しているので、インダクタの特性とバリスタの特性は、それぞれ独立で測定し特性選別することができる。具体的に、特性検査は以下のようにした。
【００４３】
まず、図１のバリスタ部１６の内部電極１４ａに接続する下地電極２５ａとバリスタ部１６の内部電極１４ｂに接続する下地電極２５ｂに測定端子を当接し、バリスタの特性として、直流での電圧−電流特性を測定しバリスタ電圧Ｖ１ｍＡ（１ｍＡの電流を流したときにかかる電圧値）を検査した。そして、１Ｖ、１ｋＨｚの交流下での静電容量を測定し検査した。
【００４４】
次に、図１のインダクタ部１５の配線導体１２ａに接続する下地電極２５ａとインダクタ部１５の配線導体１２ｂに接続する下地電極２５ｃに測定端子を当接し、インダクタの特性として、１Ｖ、１００ＭＨｚの交流下でのインダクタンスを測定し検査した。
【００４５】
なお、上記本実施の形態１のように特性検査を行うために下地電極を形成することが好ましいが、バリスタ部１６の内部電極１４ａ，１４ｂおよびインダクタ部１５の配線導体１２ａ，１２ｂがセラミック焼結体２０の端面に十分に露出し、特性検査のための測定端子と電気的接続がとれる場合は、下地電極は必ずしも必要ではない。
【００４６】
続いて、上記で作製した本実施の形態１の静電気対策部品について、静電気試験を行い評価した。また、比較のために、従来のバリスタ、従来のインダクタについても同様の静電気試験を行い評価した。
【００４７】
静電気試験は、図４に示す回路により行った。抵抗１０２を介してスイッチ１０３を接続して直流電源１０１より所定の電圧（２〜８ｋＶ）を印加して、静電容量１５０ｐＦの容量ボックス１０４に電荷をチャージした後、スイッチを切り替えてスイッチ１０３を開放しスイッチ１０５を接続して、容量ボックス１０４にチャージした電荷を静電気パルスとして、抵抗１０６を介して信号ライン１０８を通して被保護機器１１０に印加するというものである。また、静電気対策部品は評価試料１０９として、被保護機器１１０に接続する信号ライン１０８とグランドライン１０７間に接続した。
【００４８】
そして静電気パルスを印加した時の、被保護機器１１０の直前の信号ライン１０８とグランドライン１０７間の電圧波形を測定することにより、静電気パルスをバイパスさせて被保護機器１１０に印加される電圧を抑制する効果、つまり、評価試料１０９である静電気対策部品の静電気パルスに対する吸収抑制効果を評価した。
【００４９】
評価結果の電圧波形の一例を図５、図６、図７および図８に示す。図５は、静電気対策部品を信号ライン１０８とグランドライン１０７間に設けない場合であり、すなわち図４に示す静電気試験回路により印加される静電気パルスの電圧波形である。そして、図６は従来のインダクタを接続した場合の被保護機器１１０に印加される電圧波形であり、図７は従来のバリスタを接続した場合の被保護機器１１０に印加される電圧波形であり、図８は本実施の形態１の静電気対策部品を接続した場合の被保護機器１１０に印加される電圧波形である。
【００５０】
図５、図６、図７および図８に示したように、図６の従来のインダクタを設けた場合には、波形の立ち上がり部の電圧の抑制効果が小さく被保護回路へかかる電圧は高いが、数十ナノ秒後にはグランド側にバイパスさせ被保護回路にかかる電圧を弱めていることがわかる。これはインダクタは高周波領域でインピーダンスが高く、数百ＭＨｚ程度の高周波の静電気波形に対しては特に立ち上がり部ではバイパスさせて吸収抑制することができないためと考えられる。
【００５１】
また、図７の従来のバリスタを設けた場合には、波形の立ち上がり部の電圧の抑制には大きな効果があり、被保護回路にかかる電圧の最大値を大幅に小さくできることがわかる。しかし、静電気が完全に放電されるまでに時間を要し、長時間被保護回路に電圧がかかっている状態であることがわかる。
【００５２】
一方、図８の本実施の形態１の静電気対策部品を設けた場合には、インダクタとバリスタの並列回路であるため、立ち上がり部ではバリスタの特性が支配的となり被保護回路にかかる電圧の最大値を大幅に小さくでき、その後はインダクタの特性が支配的になり、短時間にグランド側にバイパスさせ被保護回路にかかる電圧を弱めていることがわかる。このように時間の経過に伴いバリスタのエネルギー分担が小さくなるので静電気に対する電圧の吸収抑制効果に加えて、バリスタの破壊限界値も向上させることができ、バリスタの低静電容量化等の設計自由度も向上する。
【００５３】
次に、上記で説明した静電気試験により、本実施の形態１の静電気対策部品の静電気パルスに対する吸収抑制効果を評価した結果について、従来のバリスタ、従来のインダクタの評価結果と併せて具体的に説明する。
【００５４】
評価に供した試料はそれぞれ次の特性のものである。本実施の形態１の静電気対策部品は、バリスタ部のバリスタ電圧Ｖ１ｍＡが２７Ｖ、静電容量が２．５ｐＦとし、インダクタ部のインダクタンスが１０ｎＨのものを試料とした。そしてこの特性に合わせて、従来のバリスタは、バリスタ電圧Ｖ１ｍＡが２７Ｖ、静電容量が２．５ｐＦのものを試料とし、従来のインダクタは、インダクタンスが１０ｎＨのものを試料とした。なお、バリスタ電圧Ｖ１ｍＡはバリスタに１ｍＡの電流を流したときにかかる電圧を示す。
【００５５】
評価は、図４に示す回路により印加される静電気パルスの電圧（図５に示すＶｐｐ）を、２ｋＶ、４ｋＶ、８ｋＶと電圧を変えて印加し、それぞれの部品を評価試料１０９に接続した場合の被保護機器１１０に印加される電圧波形を測定して行い、この電圧波形の電圧の最大値をＶｐ、印加後５０ナノ秒後の電圧をＶ５０として、その抑制効果を評価した。（表１）はその評価結果である。
【００５６】
【表１】
2004179285.tif 000003
【００５７】
（表１）に示すように、本実施の形態１の静電気対策部品は、従来のバリスタおよび従来のインダクタを単独で用いた場合に比べ、ＶｐおよびＶ５０がともに極めて小さく、静電気パルスに対する抑制効果が大きく、被保護機器１１０に対する保護効果が大きいことがわかる。
【００５８】
次に、本実施の形態１の静電気対策部品の特性とその静電気パルスに対する吸収抑制効果の関係を評価した結果について具体的に説明する。
【００５９】
まず、バリスタ部の特性を、バリスタ電圧Ｖ１ｍＡを２７Ｖ、静電容量を２．５ｐＦとして固定し、インダクタ部のインダクタンスを変えて被保護機器１１０に印加される電圧波形を測定した結果を（表２）に示す。なお上記と同様に、評価は電圧波形の電圧の最大値Ｖｐ、印加後５０ナノ秒後の電圧Ｖ５０を測定しその抑制効果を評価した。また、後述する評価も同様にＶｐ、電圧Ｖ５０を測定しその抑制効果を評価した。
【００６０】
【表２】
2004179285.tif 000004
【００６１】
（表２）に示すように、インダクタンスが大きくなると被保護機器１１０に印加される電圧も大きくなる。これはインダクタのインピーダンスがインダクタンスに依存し、バイパスされにくくなるためと考えられる。この結果から、インダクタのインダクタンスが小さいほど静電気パルスに対する吸収抑制効果が大きいことがわかり、被保護機器の耐圧レベルを考慮すると１００ｎＨ以下であることが望ましい。
【００６２】
次に、インダクタ部のインダクタンスを１０ｎＨとして固定し、さらにバリスタ部の特性のうちバリスタ電圧Ｖ１ｍＡを２７Ｖと固定して、バリスタ部の静電容量を変えて被保護機器１１０に印加される電圧波形を測定した結果を（表３）に示す。
【００６３】
【表３】
2004179285.tif 000005
【００６４】
（表３）に示すように、バリスタの静電容量が大きくなると被保護機器１１０に印加される電圧が小さくなっていることがわかる。この結果から、バリスタの静電容量が大きいほど抑制効果が大きいことがわかる。
【００６５】
一方、バリスタの静電容量を大きくするとバリスタのインピーダンスが小さくなり、高周波回路になればなるほど、正常信号の信号電圧が減衰し伝送特性に影響を与えるので、数ＭＨｚ以上の周波数の高周波回路に用いる場合には、バリスタの静電容量は１０ｐＦ以下にすることが望ましい。
【００６６】
次に、インダクタ部のインダクタンスを１０ｎＨとして固定し、さらにバリスタ部の特性のうち静電容量を２．５ｐＦと固定して、バリスタ部のバリスタ電圧Ｖ１ｍＡを変えて被保護機器１１０に印加される電圧波形を測定した結果を（表４）に示す。
【００６７】
【表４】
2004179285.tif 000006
【００６８】
（表４）に示すように、バリスタ電圧Ｖ１ｍＡを上げていくと被保護機器１１０に印加される電圧も上昇していることがわかる。これはバリスタの電流−電圧カーブがそのまま高電圧側に移行しているためである。この結果から、バリスタのバリスタ電圧Ｖ１ｍＡは低いほど抑制効果が大きく、被保護機器の耐圧レベルを考慮するとバリスタ電圧Ｖ１ｍＡは５０Ｖ以下であることが望ましい。
【００６９】
このように本実施の形態の静電気対策部品は、インダクタ部のインダクタンスが小さく、バリスタ部の静電容量は大きくバリスタ電圧Ｖ１ｍＡは低いほど静電気に対する抑制効果は大きいが、回路特性に合わせて最適な値を取るように作製する必要がある。
【００７０】
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項４および請求項１１，１２に記載の発明について説明する。
【００７１】
以下、本発明の実施の形態２について図面を参照して説明する。図９は実施の形態２における静電気対策部品の一部切り欠き斜視図であり、図１０は実施の形態２におけるセラミック焼結体の模式的分解斜視図である。
【００７２】
図９および図１０において、６０はセラミックス層、６４は内部電極、６６はバリスタ部、６７は無効層部、７０はセラミック焼結体、７１はインダクタ導体、７５はインダクタ部、８０は外部電極である。
【００７３】
図９および図１０に示すように、本実施の形態２における静電気対策部品は、無効層部６７のセラミック層６０と、セラミック層６０と内部電極６４とを交互に積層したバリスタ部６６を積層一体化した構造のセラミック焼結体７０と、このセラミック焼結体７０の外表面に設けたらせん状のインダクタ導体７１で形成したインダクタ部７５と、内部電極６４とインダクタ導体７１とを電気的に接続するようにセラミック焼結体７０の両端部に形成した一対の外部電極８０とを有する構成としている。
【００７４】
上記したように、本実施の形態２における静電気対策部品は、セラミック焼結体７０の内部に形成したバリスタとこのセラミック焼結体７０の外表面に設けたインダクタとを一体化した構造であり、バリスタの内部電極６４とインダクタ導体７１とを外部電極８０を介して電気的に並列接続した構成としている。
【００７５】
このような構造に構成することにより、実施の形態１の静電気対策部品と同様に、バリスタとインダクタとを電気的に並列に接続し一体化した部品であるので、静電気に対して機器の電気回路に印加される電圧を抑制する効果が大である静電気対策部品となるとともに、１個の部品としているので機器の小型化が実現できるとともに組み立てコストの低減も図れる。さらに、セラミック焼結体の外表面にインダクタを形成しているので、インダクタンス特性の調整が容易であり、高精度な特性を有するものとなる。
【００７６】
続いて、本発明の実施の形態２における静電気対策部品の製造方法および静電気に対する抑制効果について説明する。
【００７７】
まず、上述した実施の形態１においてバリスタ部１６を形成した方法と同様に、セラミック生シートの作製、内部電極となる矩形パターン印刷、積層体ブロックの作製、切断分離、個片の積層体のバインダを除去、焼成を行って、電圧依存性抵抗体のセラミック層６０と内部電極６４とからなるセラミック焼結体７０を作製した。
【００７８】
次に、このセラミック焼結体７０の端面に内部電極６４と接続が取れるようにＡｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等の金属粉末と有機ビヒクル、適量のガラスフリットからなるペーストを塗布、乾燥し、５００〜９００℃で焼き付けを行って外部電極８０を形成した。この外部電極８０を形成したセラミック焼結体７０は、バリスタとしては完成状態である。
【００７９】
次に、この外部電極８０を形成したセラミック焼結体７０について、バリスタとしての特性を検査し選別した。特性は、直流での電圧−電流特性を測定しバリスタ電圧Ｖ１ｍＡを検査し、そして、１Ｖ、１ｋＨｚの交流下での静電容量を測定し検査した。
【００８０】
続いて、この外部電極８０を形成したセラミック焼結体７０の外表面全体に乾式メッキ法、あるいは無電解メッキ法を用いてＡｇあるいはＮｉの下地膜を０．５〜５μｍ形成した後、電解メッキ法を用いてＡｇの金属膜を３０〜５０μｍ形成した。
【００８１】
そして、レーザートリミング装置を用いて、この金属膜を形成したセラミック焼結体７０の金属膜にレーザーを照射し金属膜を部分的に除去して、除去幅を５〜５０μｍ、残存させる導体部の幅を５〜５０μｍとしてらせん状にインダクタ導体７１からなるインダクタ部７５を形成した。
【００８２】
次に、レーザー照射することで不安定相になったセラミック焼結体７０のインダクタ導体間のセラミックを安定化させるために５００〜９００℃で熱処理して、本実施の形態２の静電気対策部品を得た。
【００８３】
この本実施の形態２の静電気対策部品は、上記したように外部電極８０を形成したセラミック焼結体７０であるバリスタを形成した後、インダクタ部７５を形成する。
【００８４】
従って、バリスタとインダクタとを同時に積層形成した実施の形態１と異なり、作製したバリスタの特性を測定して選別し、良品のみにインダクタ部を形成できる。
【００８５】
また、インダクタ部は、セラミック焼結体７０の外表面に形成した金属膜をトリミングし形成するので、インダクタンス値を測定しつつ形成でき、インダクタンスのバラツキが小さく、極めて高精度の特性が得られる。さらに、バリスタの特性に応じてインダクタンス値を微調整して形成できる。したがって、良品率が向上する。
【００８６】
次に、上記で作製した本実施の形態２の静電気対策部品について、静電気パルスに対する抑制効果を評価した結果について説明する。評価に供した本実施の形態２の静電気対策部品は、その特性としてバリスタ部のバリスタ電圧Ｖ１ｍＡが２７Ｖ、静電容量が２．５ｐＦとし、インダクタ部のインダクタンスが１０ｎＨのものを試料とした。
【００８７】
評価は、実施の形態１で説明した静電気試験と同様に、図４に示す回路により印加される静電気パルスの電圧（図５に示すＶｐｐ）を、２ｋＶ、４ｋＶ、８ｋＶと電圧を変えて印加し、評価試料１０９に本実施の形態２の静電気対策部品を接続した場合の被保護機器１１０に印加される電圧波形を測定し、この電圧波形の電圧の最大値をＶｐ、印加後５０ナノ秒後の電圧をＶ５０として、その抑制効果を評価した。その評価結果を実施の形態１の評価結果と併せて（表１）に示した。
【００８８】
（表１）に示すように、本実施の形態２の静電気対策部品も実施の形態１の静電気対策部品と同様に、従来のバリスタおよび従来のインダクタを単独で用いた場合に比べ、ＶｐおよびＶ５０がともに極めて小さく、静電気パルスに対する抑制効果が大きく、被保護機器１１０に対する保護効果が大きいことがわかる。
【００８９】
なお、上記本実施の形態２においては、インダクタの形成は、セラミック焼結体７０の外表面に金属膜を形成した後、レーザーを用いてらせん状にインダクタ導体７１からなるインダクタ部７５を形成したが、金属線をセラミック焼結体の外表面に巻いて形成しても構わない。
【００９０】
また、上記本実施の形態２においては、外部電極を形成した後、セラミック焼結体の外表面全体に金属膜を形成しインダクタ部を形成したが、セラミック焼結体の外表面全体に金属膜を形成しインダクタ部を形成した後に、外部電極を形成しても良い。また、外部電極を塗布焼付けして形成せずにセラミック焼結体の外表面全体に金属膜を形成し、この金属膜の端面部分を外部電極としても良い。
【００９１】
また、上記本実施の形態２においては、インダクタ導体の金属膜の表面には特に処理は施さなかったが、エポキシ樹脂等のオーバーコートを施すことにより、さらに高い耐候性、信頼性を得ることができる。
【００９２】
【発明の効果】
以上のように本発明は、少なくとも一対の外部電極を有するセラミック焼結体であって、前記セラミック焼結体にバリスタとインダクタとを形成し、前記バリスタの電極および前記インダクタの導体を前記外部電極に電気的に接続するとともに、前記バリスタと前記インダクタとを電気的に並列に接続した静電気対策部品であり、バリスタとインダクタとを電気的に並列に接続し一体化した部品であるので、これを機器回路の信号ラインとグランド間に設けた場合、静電気パルスをインダクタによってグランドにバイパスさせると同時に、インダクタで除去しきれない高周波成分をバリスタによって吸収することができ、機器の電気回路に印加される電圧を抑制する効果が大きく優れた静電気対策部品となる。同時に、１個の部品としているので機器の小型化が実現できるとともに組み立てコストの低減も図れるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるセラミック焼結体の模式的分解斜視図
【図２】本発明の実施の形態１における静電気対策部品の外観斜視図
【図３】本発明の実施の形態１における静電気対策部品の等価回路図
【図４】本発明の実施の形態１および２における静電気試験の回路図
【図５】静電気試験回路により印加される静電気パルスの電圧波形の一例を示す図
【図６】従来のインダクタを接続した場合の被保護機器に印加される電圧波形の一例を示す図
【図７】従来のバリスタを接続した場合の被保護機器に印加される電圧波形の一例を示す図
【図８】本実施の形態１の静電気対策部品を接続した場合の被保護機器に印加される電圧波形の一例を示す図
【図９】実施の形態２における静電気対策部品の一部切り欠き斜視図
【図１０】実施の形態２におけるセラミック焼結体の模式的分解斜視図
【符号の説明】
１０，６０  セラミックス層
１１，７１  インダクタ導体
１２  配線導体
１３  ビア導体
１４，６４  内部電極
１５，７５  インダクタ部
１６，６６  バリスタ部
１７，６７  無効層部
２０，７０  セラミック焼結体
３０，８０  外部電極
１０１  直流電源
１０２，１０６  抵抗
１０３，１０５  スイッチ
１０４  容量ボックス
１０７  グランドライン
１０８  信号ライン
１０９  評価試料
１１０  被保護機器
２０１  バリスタ
２０２  インダクタ
【図１】
2004179285.tif 000007
【図２】
2004179285.tif 000008
【図３】
2004179285.tif 000009
【図４】
2004179285.tif 000010
【図５】
2004179285.tif 000011
【図６】
2004179285.tif 000012
【図７】
2004179285.tif 000013
【図８】
2004179285.tif 000014
【図９】
2004179285.tif 000015
【図１０】
2004179285.tif 000016