(57)【要約】【課題】電力効率が高く、かつ、製品の小型化を妨げない非可逆回路素子、複合電子部品および通信装置を提供する。【解決手段】アイソレータ１は、中心電極２１のホットエンドがアイソレータ１の入力端４６に電気的に接続し、中心電極２２のホットエンドが出力端子４７に電気的に接続している。中心電極２３のホットエンドとアースとの間には、整合用コンデンサＣ３と終端抵抗Ｒ１の並列回路が電気的に接続している。中心電極２１，２２のホットエンドとアースとの間には、それぞれ整合用コンデンサＣ１，Ｃ２が電気的に接続している。また、中心電極２１のコールドエンドはバイパス用コンデンサＣ１０を介してアースに電気的に接続するとともに、コールドエンドとコンデンサＣ１０の接続点には終段トランジスタＴｒ２の直流ドレイン電源端子４８が電気的に接続している。【選択図】  図１
2004289301.tif 000002
【特許請求の範囲】
【請求項１】
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの表面もしくは内部に電気的絶縁状態で交差して配置されている複数の中心電極と、
前記複数の中心電極のそれぞれのホットエンドに電気的に接続されている入力端子および出力端子と、
前記入力端子に電気的に接続された中心電極のコールドエンドに電気的に接続された直流電源供給端子と、
前記入力端子に電気的に接続された中心電極のコールドエンドとアースとの間に電気的に接続されたバイパス用コンデンサとを備え、
前記入力端子に電気的に接続された中心電極が、前記直流電源供給端子から供給された直流電流の流路となっていること、を特徴とする非可逆回路素子。
【請求項２】
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの表面もしくは内部に電気的絶縁状態で交差して配置されている複数の中心電極と、
前記複数の中心電極のそれぞれのホットエンドに電気的に接続されている入力端子および出力端子と、
前記複数の中心電極の互いに電気的に接続されているコールドエンドに電気的に接続された直流電源供給端子と、
前記複数の中心電極の互いに電気的に接続されているコールドエンドとアースとの間に電気的に接続されたバイパス用コンデンサとを備え、
前記入力端子に電気的に接続された中心電極が、前記直流電源供給端子から供給された直流電流の流路となっていること、を特徴とする非可逆回路素子。
【請求項３】
前記複数の中心電極の互いに電気的に接続されているコールドエンドと、前記複数の中心電極のそれぞれのホットエンドとの間を整合用コンデンサで電気的に接続したことを特徴とする請求項２に記載の非可逆回路素子。
【請求項４】
前記バイパス用コンデンサの静電容量が１５ｐＦ以上であることを特徴とする請求項１〜請求項３のいずれかに記載の非可逆回路素子。
【請求項５】
前記入力端子に電気的に接続された中心電極が、互いに略平行に配置された第１線路導体および第２線路導体にて構成され、前記第１線路導体のホットエンドと前記第２線路導体のコールドエンドが対向しかつ前記第１線路導体のコールドエンドと前記第２線路導体のホットエンドが対向するように電磁結合し、前記第１線路導体のホットエンドと前記第２線路導体のホットエンドの間に形成されるポートが平衡型入力ポートであることを特徴とする請求項１〜請求項４のいずれかに記載の非可逆回路素子。
【請求項６】
請求項１〜請求項５のいずれか一つに記載の非可逆回路素子と、
前記非可逆回路素子に電気的に接続された電力増幅器とを備え、
前記直流電源供給端子から供給された直流電流が、前記入力端子に電気的に接続された中心電極を流れて前記電力増幅器の能動素子に供給されていること、を特徴とする複合電子部品。
【請求項７】
前記非可逆回路素子と前記電力増幅器を配設した誘電体基板を備え、前記バイパス用コンデンサおよび前記整合用コンデンサの少なくともいずれか一つが前記誘電体基板に内蔵されていることを特徴とする請求項６に記載の複合電子部品。
【請求項８】
前記誘電体基板はアルミナとガラスを主成分とする低温焼結多層基板であることを特徴とする請求項６または請求項７に記載の複合電子部品。
【請求項９】
請求項１〜請求項５のいずれかに記載の非可逆回路素子、および、請求項６〜請求項８のいずれかに記載の複合電子部品の少なくともいずれか一つを備えたことを特徴とする通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子、複合電子部品および通信装置に関する。
【０００２】
【従来の技術】
アイソレータと電力増幅器を組み合わせた複合電子部品として、特許文献１に記載された複合電子部品が知られている。図１５に示すように、この複合電子部品２００は、概略、インピーダンス整合回路２１１，２１３，２１５，２１９、電力増幅素子２１２，２１４、直流バイアス回路２１６，２１７、アイソレータ２１８とで構成されている。インピーダンス整合回路２１１，２１５，２１９と直流バイアス回路２１６，２１７は、インダクタＬ２０１〜Ｌ２０７およびコンデンサＣ２０１〜Ｃ２１２にて構成されている。
【０００３】
直流バイアス回路２１６，２１７は、電力増幅素子２１２，２１４を動作させるための直流バイアスを印加し、かつ、増幅電力を外部に漏洩させるのを防ぐ。
従って、直流バイアス回路２１６，２１７のインダクタＬ２０３，Ｌ２０４には、電気長がλ／４に相当するインピーダンスをもつＲＦチョーク素子（λ／４共振素子、λ／４コイル素子）やＲＦショートスタブなどが用いられる。
【０００４】
終段電力増幅素子２１４の出力側に接続されたインピーダンス整合回路２１５は、インダクタＬ２０５およびコンデンサＣ２０６のＬ型回路と、インダクタＬ２０６およびコンデンサＣ２０７，Ｃ２０８のπ型回路と、直流阻止用コンデンサＣ２０９とを備えている。直流阻止用コンデンサＣ２０９は、アイソレータ２１８の入力側中心電極が終段電力増幅素子２１４の電源電圧と短絡するのを防止している。
【０００５】
一般に、マイクロ波帯でなおかつ直線増幅を必要とする変復調方式で用いられる移動通信器用の電力増幅器は、出力の歪みが少ないこと（高直線性すなわち低隣接チャンネル漏洩電力であり、かつ低スプリアス出力であること）、および高電力効率であることが求められている。そのうち、高電力効率化をするための大きな課題の１つは、終段電力増幅素子２１４へ電源電流を供給するインダクタＬ２０４を、低損失なものにすることである。従来、この対策の一つとして、インダクタＬ２０４の導体幅を太くしたり、導体厚を厚くしたりして、直列抵抗を減少させる第１の方法があった。これにより、電源端子Ｖｄｄから供給される電源電圧の低下を抑えることができる。
【０００６】
また、別の対策として、インダクタＬ２０４の導体幅を細くしたり、導体と隣接アース面との間隔を広くしたりして、高特性インピーダンスにする第２の方法があった。これにより、インダクタＬ２０４を線路としてみたときの特性インピーダンスが低いことによるインピーダンス整合回路２１５への悪影響を抑えることができる。終段電力増幅素子２１４の出力端子には、インピーダンス整合回路２１５と直流バイアス回路２１７が接続されている。従って、インピーダンス整合回路２１５と直流バイアス回路２１７は互いに影響し合わないように設計する必要がある。具体的には、終段電力増幅素子２１４の出力インピーダンスや電力増幅器の負荷である次段回路（通常、アンテナスイッチやアンテナ共用器など）の入力インピーダンスと比較して高インピーダンスをもつインダクタＬ２０４を、インピーダンス整合回路２１５の信号ラインと電源端子Ｖｄｄ間に接続する。
これにより、インピーダンス整合回路２１５への悪影響を防止する。
【０００７】
ところで、通信機、特に、振幅変調成分を含むＱＰＳＫ等の送信回路部や、高信頼性や高効率が要求される送信回路部では、送信信号は電力増幅器で増幅された後、アイソレータとアンテナ切換装置（又はアンテナ共用装置）などを経てアンテナに送られる。アイソレータを経由しないと、アンテナやアンテナ切換装置などからの反射が電力増幅器に戻り、電力増幅器から見た負荷インピーダンスを変化させてしまう。そして、負荷インピーダンスが変化すると、送信信号の波形歪みが大きくなったり、電力増幅器の消費電流が増加したり、電力増幅器の動作が不安定になって発振したりするという不具合が発生する。
【０００８】
なお、図１６は特許文献１の記載に基づいて構成した複合電子部品の電気回路図であり、本発明に係る第１実施形態の複合電子部品５０（後述）と比較するために記載したものである。図１６において、複合電子部品５０と同一の部品および同一の部分には同じ符号を付し、その詳細な説明は省略する。符号Ｌ５０はＲＦチョーク素子、Ｃ５０は直流阻止用コンデンサである。
【０００９】
【特許文献１】
特開２００１−３３９２６０号公報
【００１０】
【発明が解決しようとする課題】
しかし、複合電子部品２００を高電力効率化するため、前記第１の方法を採用すれば、インピーダンス整合回路２１５へ悪影響を及ぼし、前記第２の方法を採用すれば、電源端子Ｖｄｄから供給される電源電圧が低下することになる。つまり、第１の方法と第２の方法は二律背反性を有しており、両方法を妥協して採用するしかない。当然のことながら、インダクタＬ２０４を使用する限り、複合電子部品２００の高電力効率化を期待することは困難である。
【００１１】
また、第２の方法において、インダクタＬ２０４の導体と隣接アース面との間隔を広くすると、インダクタＬ２０４が形成されている誘電体基板の板厚が厚くなり、複合電子部品２００の厚みが増す原因となる。特に、電力増幅器とアイソレータの複合電子部品２００において、誘電体基板が厚くなることは、この誘電体基板を挟んでアイソレータを構成する場合、誘電体基板が磁気回路内のギャップを大きくする。このギャップの磁気抵抗を補うために強力な永久磁石が必要となって永久磁石の厚さが厚くなり、複合電子部品２００の厚みが増すことになる。
【００１２】
さらに、インダクタＬ２０４を配設しているスペース分だけ誘電体基板のサイズが大きくなり、複合電子部品２００の小型化を妨げる要因の一つであった。
【００１３】
そこで、本発明の目的は、電力効率が高く、かつ、製品の小型化を妨げない非可逆回路素子、複合電子部品および通信装置を提供することにある。
【００１４】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る非可逆回路素子は、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）フェライトの表面もしくは内部に電気的絶縁状態で交差して配置されている複数の中心電極と、
（ｄ）複数の中心電極のそれぞれのホットエンドに電気的に接続されている入力端子および出力端子と、
（ｅ）入力端子に電気的に接続された中心電極のコールドエンドに電気的に接続された直流電源供給端子と、
（ｆ）入力端子に電気的に接続された中心電極のコールドエンドとアースとの間に電気的に接続されたバイパス用コンデンサとを備え、
（ｇ）入力端子に電気的に接続された中心電極が、直流電源供給端子から供給された直流電流の流路となっていること、を特徴とする。
【００１５】
以上の構成により、直流電源供給端子から供給された直流電流は、入力側中心電極を流れ、入力側中心電極に接続された電力増幅器の能動素子などに供給される。バイパス用コンデンサの静電容量が１５ｐＦ以上であれば、約７００ＭＨｚ以上のマイクロ波帯において、非可逆回路素子は所望の動作をする。
【００１６】
また、本発明に係る非可逆回路素子は、
（ｈ）複数の中心電極の互いに電気的に接続されているコールドエンドに電気的に接続された直流電源供給端子と、
（ｉ）複数の中心電極の互いに電気的に接続されているコールドエンドとアースとの間に電気的に接続されたバイパス用コンデンサとを備え、
（ｊ）入力端子に電気的に接続された中心電極が、直流電源供給端子から供給された直流電流の流路となっていること、を特徴とする。
【００１７】
以上の構成により、中心電極のそれぞれのコールドエンドが互いに電気的に接続されているため、直流的には中心電極相互間に電位差が発生しない。従って、中心電極相互間でエレクトロマイグレーションが発生しにくくなる。
【００１８】
さらに、複数の中心電極の互いに電気的に接続されているコールドエンドと、複数の中心電極のそれぞれのホットエンドとの間を整合用コンデンサで電気的に接続している。これにより、各整合用コンデンサのコールド側コンデンサ電極とホット側コンデンサ電極の間には、直流的に電位差が発生しない。従って、コールド側コンデンサ電極とホット側コンデンサ電極との間でエレクトロマイグレーションが発生しにくくなる。
【００１９】
また、本発明に係る非可逆回路素子は、入力端子に電気的に接続された中心電極が、互いに略平行に配置された第１線路導体および第２線路導体にて構成され、第１線路導体のホットエンドと第２線路導体のコールドエンドが対向しかつ第１線路導体のコールドエンドと第２線路導体のホットエンドが対向するように電磁結合し、第１線路導体のホットエンドと第２線路導体のホットエンドの間に形成されるポートが平衡型入力ポートであることを特徴とする。
【００２０】
以上の構成からなる非可逆回路素子は、平衡−不平衡変換器を介さないで、平衡回路に接続可能である。
【００２１】
また、本発明に係る複合電子部品は、前述の特徴を有する非可逆回路素子と電力増幅器を配設した誘電体基板を備え、バイパス用コンデンサおよび整合用コンデンサの少なくともいずれか一つが誘電体基板に内蔵されていることを特徴とする。誘電体基板はアルミナとガラスを主成分とする低温焼結多層基板であることが好ましい。
【００２２】
整合用コンデンサやバイパス用コンデンサが誘電体基板に内蔵されているので、複合電子部品が小型かつ低価格になる。また、部品点数が少なくなって接続箇所が減るため、信頼性が向上する。
【００２３】
また、本発明に係る通信装置は、前述の特徴を有する非可逆回路素子や複合電子部品を備えることにより、高効率化および低背化が可能となる。
【００２４】
【発明の実施の形態】
以下に、本発明に係る非可逆回路素子、複合電子部品および通信装置の実施の形態について添付の図面を参照して説明する。
【００２５】
［第１実施形態、図１および図２］
図１は、アイソレータ１と電力増幅器３０にて構成された複合電子部品５０の電気回路図である。図２は複合電子部品５０の分解斜視図である。
【００２６】
アイソレータ１は３ポート集中定数型アイソレータであり、概略、金属製下側ケース４と、誘電体多層基板６と、中心電極組立体１３と、金属製上側ケース８と、永久磁石９と、終端抵抗Ｒ１と、整合用コンデンサＣ１〜Ｃ３と、バイパス用コンデンサＣ１０を備えている。
【００２７】
金属製下側ケース４および金属製上側ケース８は磁気回路を形成するため、例えば軟鉄などの強磁性体からなる材料で形成されている。その表面にはＡｇやＣｕをめっきして、挿入損失特性の改善を図っている。
【００２８】
中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に３組の中心電極２１〜２３を、絶縁層（図示せず）を介在させて略１２０度ごとに交差するように配置している。本第１実施形態では、中心電極２１〜２３をそれぞれ二つのラインで構成した。中心電極２１〜２３は銅、金または銀などの金属板を用いてフェライト２０に巻き付けたものである。
【００２９】
誘電体多層基板６は、アルミナとガラスを主成分とする低温焼結多層基板であり、その詳細な製造方法は第３実施形態の誘電体多層基板６の製造方法と同様であるので、そちらで説明する。誘電体多層基板６には整合用コンデンサＣ１〜Ｃ３が内蔵されている。バイパス用コンデンサＣ１０も誘電体多層基板６に内蔵してよい。
【００３０】
整合用コンデンサＣ１〜Ｃ３やバイパス用コンデンサＣ１０を誘電体多層基板６に内蔵することにより、複合電子部品５０が小型化、低価格化する。また、部品点数が少なくなって接続箇所が減るので信頼性が向上する。また、整合用コンデンサＣ１〜Ｃ３やバイパス用コンデンサＣ１０等に対して、切削機やレーザ加工機を用いて内部（２層目）のコンデンサ電極（図７の８１，８２，８３を参照）を表層の誘電体とともにトリミング（削除）し、その静電容量を例えば±０．５％の高精度で得ることができる。この結果、アイソレータ１の挿入損失やアイソレーション特性などを容易に改善できる。さらに、電力増幅器３０の出力端４７から見た負荷インピーダンス（言い換えると、アイソレータ１の入力インピーダンス）が、複合電子部品５０毎にばらつきにくくなる。
【００３１】
この負荷インピーダンスは、電力増幅器３０の歪特性（隣接チャンネル漏洩電力特性、高調波スプリアス特性）と電力付加効率特性の重要な決定要素（パラメータ）である。従って、これらの歪特性および効率特性を各複合電子部品５０で良好、かつ、ばらつかない状態に安定させることができる。
【００３２】
なお、バイパス用コンデンサＣ１０として３０ｐＦを越える大容量のものが必要とされる場合には、本第１実施形態のようにバイパス用コンデンサＣ１０にチップ部品を採用することが好ましい。なぜなら、大容量のチップ部品は、誘電体多層基板６内に形成されたコンデンサと比較して、占有面積が小さくてすむからである。この場合、副次的に誘電体多層基板６の内部に発生する静電容量が、チップ部品（チップコンデンサ）の静電容量に付加されていてもよい。通常、誘電体多層基板６の内部に副次的に発生する静電容量は、チップコンデンサの静電容量の約１／１０以下である。
【００３３】
これらの構成部品は以下のようにして組み立てられる。すなわち、図２に示すように、永久磁石９は金属製上側ケース８の天井に配置される。誘電体多層基板６上には、チップ型終端抵抗Ｒ１とチップ型バイパス用コンデンサＣ１０と中心電極組立体１３が実装される。
【００３４】
そして、金属製下側ケース４の側部４ｂと金属製上側ケース８の側部８ｂをはんだ等で接合することにより金属ケースとなり、電磁シールド、アース端子およびヨークとしても機能する。つまり、この金属ケースは、永久磁石９と中心電極組立体１３を囲む磁路を形成する。また、永久磁石９はフェライト２０に直流磁界を印加する。
【００３５】
図１に示すように、こうして得られたアイソレータ１は、中心電極２１のホットエンドがアイソレータ１の入力端４６に電気的に接続し、中心電極２２のホットエンドが出力端子４７に電気的に接続している。中心電極２３のホットエンドとアースとの間には、整合用コンデンサＣ３と終端抵抗Ｒ１の並列回路が電気的に接続している。中心電極２１，２２のホットエンドとアースとの間には、それぞれ整合用コンデンサＣ１，Ｃ２が電気的に接続している。また、中心電極２１のコールドエンドはバイパス用コンデンサＣ１０を介してアースに電気的に接続するとともに、コールドエンドとコンデンサＣ１０の接続点には終段トランジスタＴｒ２（後述）の直流ドレイン電源端子４８が電気的に接続している。バイパス用コンデンサＣ１０は約７００ＭＨｚ以上のマイクロ波帯においては、１５ｐＦ以上の静電容量を有するものが用いられる。中心電極２２，２３のコールドエンドはアースに電気的に接続している。
【００３６】
一方、電力増幅器３０は、図１に示すように、増幅素子である電界効果型トランジスタＴｒ１，Ｔｒ２を２段接続したものである。増幅素子としては、バイポーラトランジスタなどを用いてもよい。初段トランジスタＴｒ１は段間整合回路３２を介して終段トランジスタＴｒ２に電気的に接続している。初段トランジスタＴｒ１のソースには、抵抗Ｒ１３とコンデンサＣ１３からなるバイアス回路が電気的に接続している。終段トランジスタＴｒ２のソースはアースに電気的に接続している。
【００３７】
段間整合回路３２は、初段トランジスタＴｒ１のドレインと終段トランジスタＴｒ２のゲートの間に電気的に直列に接続されたインダクタＬ１４およびコンデンサＣ１５と、初段トランジスタＴｒ１のドレインとアースの間に電気的に接続されたインダクタＬ１３およびコンデンサＣ１４と、終段トランジスタＴｒ２のゲートとアースの間に電気的に接続されたインダクタＬ１５およびコンデンサＣ１６と、分圧抵抗Ｒ１４，Ｒ１５とで構成されている。符号４３は初段トランジスタＴｒ１のドレイン電源端子であり、符号４４は終段トランジスタＴｒ２のゲートバイアス電源端子である。
【００３８】
初段トランジスタＴｒ１は入力整合回路３１を介して入力端子４１に電気的に接続している。入力整合回路３１は、初段トランジスタＴｒ１のゲートと入力端子４１の間に電気的に直列に接続されたインダクタＬ１２およびコンデンサＣ１１と、インダクタＬ１２とコンデンサＣ１１の接続点に電気的に接続されたインダクタＬ１１およびコンデンサＣ１２と、分圧抵抗Ｒ１１，Ｒ１２とで構成されている。符号４２は初段トランジスタＴｒ１のゲートバイアス電源端子である。
【００３９】
終段トランジスタＴｒ２は出力整合回路３３およびカップラ回路３４を介して、電力増幅器３０の出力端（言い換えると、アイソレータ１の入力端）４６に電気的に接続している。出力整合回路３３は、終段トランジスタＴｒ２のドレインと電力増幅器３０の出力端４６との間に電気的に直列に接続されたインダクタＬ１６と、終段トランジスタＴｒ２のドレインとアースとの間に電気的に接続されたコンデンサＣ１７とで構成されている。カップラ回路３４は、インダクタＬ１６に対してシャント接続されたカップリングコンデンサＣ１８にて構成されている。符号４５はカップラ出力端子である。
【００４０】
本第１実施形態の場合、コンデンサＣ１１〜Ｃ１７、インダクタＬ１１〜Ｌ１６、抵抗Ｒ１１〜Ｒ１５およびトランジスタＴｒ１，Ｔｒ２はチップ型電子部品とされ、誘電体多層基板６上に実装されている。ただし、カップリングコンデンサＣ１８は誘電体多層基板６に内蔵されている。
【００４１】
以上の構成からなる複合電子部品５０は、入力側中心電極２１のコールドエンドがバイパス用コンデンサＣ１０を介してアースに接続されている。一端がアースに電気的に接続されたコンデンサＣ１０は、高周波域（交流域）においてはアースとして機能し、直流域においては直流電流阻止コンデンサとして機能する。
従って、終段トランジスタＴｒ２のドレイン電源端子４８から供給された直流電流は、中心電極２１を流れてインダクタＬ１６を通り、終段トランジスタＴｒ２のドレインに到る。これにより、電力増幅器３０は、アイソレータ１経由で電源電流が供給され、正常に動作する。一方、高周波信号はアースとして機能するバイパス用コンデンサＣ１０に流れるので、このような構成にしてもアイソレータ１の本来の機能に悪影響を与えることはなく、アイソレータ１は正常に動作する。
【００４２】
この複合電子部品５０は、電力増幅器３０の終段トランジスタＴｒ２への電源電流を、アイソレータ１の入力側中心電極２１を経由して供給するようにしたので、従来のＲＦチョーク素子（λ／４共振素子やインダクタンス素子など）やＲＦショートスタブを省略することができる。具体的には、電力増幅器３０の出力端４６と終段トランジスタＴｒ２のドレインとの間に、直列コンデンサのような直流電流を阻止する素子（図１６におけるＣ５０）や、アースとの間にシャント接続されたＲＦチョーク素子（図１６におけるＬ５０）やＲＦショートスタブ（ただし、直流を阻止するコンデンサは含まない）のような、アースとの間を直流的に短絡する素子を接続しない構成を採用している。この結果、低損失で広帯域化が可能である小型の複合電子部品５０を得ることができる。
【００４３】
特に、ＲＦチョーク素子を誘電体多層基板に内蔵した従来の複合電子部品と比較すると、本第１実施形態の複合電子部品５０は、ＲＦチョーク素子を内蔵しない分だけ誘電体多層基板６を薄くできる。誘電体多層基板６が薄くなることは、上側ケース８から永久磁石９、中心電極組立体１３、誘電体多層基板６を通って金属製下側ケース４に到る磁気回路のギャップが小さくなり、磁気抵抗が減少する。従って、永久磁石９の磁力を小さくしても、言い換えると厚みを薄くしても、フェライト２０には十分な強さの直流磁界が印加される。この結果、複合電子部品５０の高さ寸法をより一層小さくできる。
【００４４】
また、中心電極２１に要求される高周波インダクタとしてのＱの高さは、ライン幅と厚みを十分大きくすることによって確保される。しかも、ドレイン電源端子４８からの直流電流が流れる素子としての低直流抵抗性も、ライン幅と厚みを十分大きくすることによって得られるため、好都合である。
【００４５】
［第２実施形態、図３および図４］
図３は、アイソレータ１Ａと電力増幅器３０にて構成された複合電子部品５０Ａの電気回路図である。図４は複合電子部品５０Ａの分解斜視図である。
【００４６】
アイソレータ１Ａは３ポート集中定数型アイソレータであり、概略、金属製下側ケース４と、誘電体多層基板６と、中心電極組立体１３と、金属製上側ケース８と、永久磁石９と、終端抵抗Ｒ１と、整合用コンデンサＣ１〜Ｃ３と、バイパス用コンデンサＣ１０と、直流阻止用コンデンサＣ２１，Ｃ２２を備えている。
【００４７】
図３に示すように、アイソレータ１Ａは、中心電極２１のホットエンドがアイソレータ１Ａの入力端４６に電気的に接続し、中心電極２２のホットエンドが直流阻止用コンデンサＣ２２を介して出力端子４７に電気的に接続している。中心電極２３のホットエンドとアースとの間には、整合用コンデンサＣ３と終端抵抗Ｒ１の並列回路が電気的に接続している。終端抵抗Ｒ１に直列に直流阻止用コンデンサＣ２１が電気的に接続している。
【００４８】
中心電極２１，２２のホットエンドとアースとの間には、それぞれ整合用コンデンサＣ１，Ｃ２が電気的に接続している。また、中心電極２１，２２，２３のコールドエンドは互いに電気的に接続されている。以下、この互いに電気的に接続されたコールドエンドを共通エンド５１と称する。共通エンド５１はバイパス用コンデンサＣ１０を介してアースに電気的に接続するとともに、共通エンド５１とコンデンサＣ１０の接続点には終段トランジスタＴｒ２のドレイン電源端子４８が電気的に接続している。
【００４９】
バイパス用コンデンサＣ１０は、約７００ＭＨｚ以上のマイクロ波帯においては、１５ｐＦ以上の静電容量を有するものが用いられる。本第２実施形態の場合、バイパス用コンデンサＣ１０としては、アイソレータ１Ａの動作周波数においてアースとして機能、または、十分低いインピーダンス（例えば５Ω以下）として機能するように、十分大きな静電容量（例えば１０００ｐＦ）のものが用いられる。あるいは、バイパス用コンデンサＣ１０として、アイソレータ１Ａは広帯域動作をすることができるような静電容量値のものを用いてもよい。この場合、ドレイン電源端子４８と、該ドレイン電源端子４８に電気的に接続される直流電源回路との間に、直流電源回路がアイソレータ１Ａの広帯域動作に影響を与えないようにするための緩衝回路を挿入するとよい。
【００５０】
また、出力側中心電極２２にも、ドレイン電源端子４８を介して直流電源回路からの電源電圧が印加されるので、必要に応じて例えば５０〜１００００ｐＦの静電容量の直流阻止コンデンサＣ２２を中心電極２２に対して電気的に直列に接続する。
【００５１】
一方、電力増幅器３０は前記第１実施形態と同様のものであり、その詳細な説明は省略する。
【００５２】
以上の構成からなる複合電子部品５０Ａにおいて、終段トランジスタＴｒ２のドレイン電源端子４８から供給された直流電流は、中心電極２１を流れてインダクタＬ１６を通り、終段トランジスタＴｒ２のドレインに到る。これにより、電力増幅器３０には、アイソレータ１Ａ経由で電源電流が供給され、正常に動作する。この複合電子部品５０Ａは、前記第１実施形態の複合電子部品５０と同様の作用効果を奏する。
【００５３】
さらに、中心電極２１〜２３のそれぞれのコールドエンドが共通エンド５１に電気的に接続されているので、直流的には中心電極２１〜２３相互間に電位差が発生しない。このため、複合電子部品５０Ａを高湿度環境下で動作させても、中心電極２１〜２３間でエレクトロマイグレーションが発生するおそれがなく、信頼性の高い部品を提供することができる。
【００５４】
また、エレクトロマイグレーションを防止するために中心電極２１〜２３の間隔を広くする必要がなく、高周波動作条件が最良となる設計ができ、アイソレータ１Ａの挿入損失やアイソレーション特性を改善することができる。
【００５５】
また、中心電極２１〜２３そのものや中心電極２１〜２３の表面にめっきなどする材料として、エレクトロマイグレーションを起こしやすい材料、例えば銀のような材料を選ぶことが可能となる。銀は抵抗率が低く、アイソレータ１Ａの挿入損失を小さくすることができ、しかも、電力増幅器３０に供給する電源電圧の低下も最小限に抑えることができるため、電力増幅器３０が高効率になる。
【００５６】
［第３実施形態、図５〜図７］
図５は、アイソレータ１Ｂと電力増幅器３０にて構成された複合電子部品５０Ｂの電気回路図である。図６は複合電子部品５０Ｂの分解斜視図である。
【００５７】
アイソレータ１Ｂは３ポート集中定数型アイソレータであり、概略、金属製下側ケース４と、誘電体多層基板６と、中心電極組立体１３Ａと、金属製上側ケース８と、永久磁石９と、終端抵抗Ｒ１と、整合用コンデンサＣ１〜Ｃ３と、バイパス用コンデンサＣ１０と、直流阻止用コンデンサＣ２２を備えている。
【００５８】
誘電体多層基板６は例えば以下のようにして作製される。すなわち、誘電体多層基板６は、図７に示すように、電極が設けられていない収縮抑制シート６７と、電極Ｐ１〜Ｐ３，７１〜７３，８１〜８５とビアホール７５等が設けられている誘電体シート６１〜６３と、金属ケース接続用アース電極８５とビアホール８６が設けられている収縮抑制シート６７とを積層してなるものである。ただし、図７に示されている誘電体多層基板６には、アイソレータ１Ｂの構成要素である整合用コンデンサＣ１〜Ｃ３や終端抵抗Ｒ１などしか表示されていない。電力増幅器３０の構成要素であるチップ部品間を接続している導体パターンやビアホールは省略されている。
【００５９】
誘電体シート６１〜６３はアルミナ、アルミナ粉とガラス粉の混合材（低温焼結誘電体基板）などからなる。本第３実施形態の場合、誘電体シート６１〜６３は、Ａｌ２Ｏ３を主成分とし、ＳｉＯ２，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ２Ｏ，Ｋ２Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ２，Ｂ２Ｏ３のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
【００６０】
さらに、誘電体多層基板６の焼成条件（特に焼成温度１０００℃以下）では焼成せず、誘電体多層基板６の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シート６７を作製する。この収縮抑制シート６７の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。
【００６１】
電極Ｐ１〜Ｐ３，７１〜７３，８１〜８５は、パターン印刷等の方法によりシート６１〜６３，６７に形成されている。電極Ｐ１〜Ｐ３等の材料としては、抵抗率が低く、誘電体シート６１〜６３と同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。
【００６２】
終端抵抗Ｒ１は、パターン印刷等の方法により誘電体シート６２の表面に形成されている。終端抵抗Ｒ１の材料としては、サーメット、カーボン、ルテニウムなどが使用される。
【００６３】
ビアホール７５，８６は、シート６１〜６３，６７にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。一般に、導電ペーストの材料としては、電極Ｐ１〜Ｐ３と同一の電極材料（Ａｇ，Ｃｕ，Ａｇ−Ｐｄなど）が用いられる。
【００６４】
コンデンサ電極８１，８２，８３はそれぞれ、誘電体シート６２を間に挟んで共通電極８４に対向して整合用コンデンサＣ１，Ｃ２，Ｃ３を構成する。これら整合用コンデンサＣ１〜Ｃ３や終端抵抗Ｒ１は、電極Ｐ１〜Ｐ３，７１〜７３や信号用ビアホール７５とともに、誘電体多層基板６の内部に電気回路を構成する。共通電極８４は、中心電極２１〜２３の共通エンド５１（図５参照）としても機能する。
【００６５】
以上の誘電体シート６１〜６３は積層され、さらに、その上下に収縮抑制シート６７が積層された後、焼成される。シート６７の縁部に形成されたビアホール８６は、積層、焼成されることにより、シート６７の積み重ね方向に連接されてそれぞれ一体的になり、誘電体多層基板６の底面に配設される外部接続用端子電極８６となる。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、図６に示すような誘電体多層基板６とする。誘電体多層基板６の底面には、端子電極８６が突出して配設されている。
【００６６】
こうして得られた誘電体多層基板６は、焼成の前後での基板平面方向（Ｘ−Ｙ方向）の寸法変化が５％未満にできる。従って、誘電体多層基板６に内蔵された電極が所望の形状および寸法に仕上がるので、電力増幅器３０のカップリングコンデンサＣ１８やアイソレータ１Ｂの整合用コンデンサＣ１〜Ｃ３の静電容量を所望の値にできる。
【００６７】
中心電極組立体１３Ａは、矩形板状のマイクロ波フェライト２０の上面に３組の中心電極２１〜２３を、絶縁層（図示せず）を介在させて略１２０度ごとに交差するように配置している。中心電極２１〜２３や絶縁層は、スクリーン印刷やスタンピングやインクジェットなどの手法を用いる厚膜印刷方法、薄膜のエッチング方法、あるいは、フォトリソグラフィによる感光および現像の手法で電極厚膜の不要部分を除去した後焼成する方法で形成される。これにより、中心電極２１〜２３が寸法精度良く形成されるので、安定した電気特性が得られる。
【００６８】
以上の構成からなる中心電極組立体１３Ａは、前記第１実施形態の金属板からなる中心電極２１〜２３をフェライト２０に巻き付けた中心電極組立体１３と比較して薄型にできるため、複合電子部品５０Ｂを低背化できる。さらに、フェライト２０の上面と中心電極２１〜２３間の距離が、前記第１実施形態の場合より短くなるので、中心電極２１〜２３とフェライト２０の電磁的結合が強くなり、アイソレータ１Ｂの動作帯域幅や挿入損失などが改善する。
【００６９】
また、中心電極２１〜２３や絶縁層はフェライト２０の上面に堅固に密着しており、複合電子部品５０Ｂを組み立てる際に中心電極２１〜２３の交差角が変化したり、中心電極２１〜２３がフェライト２０の上面から浮いてフェライト２０からの距離が変化したりする心配がない。従って、複合電子部品５０Ｂの電気特性がばらつきにくい。中心電極２１〜２３の間に配置されている絶縁層もずれないので、中心電極２１〜２３相互が短絡する心配もない。
【００７０】
図５に示すように、アイソレータ１Ｂは、中心電極２１のホットエンドがアイソレータ１Ｂの入力端４６に電気的に接続し、中心電極２２のホットエンドが直流阻止用コンデンサＣ２２を介して出力端子に電気的に接続している。中心電極２１，２２，２３のコールドエンドは共通エンド５１に電気的に接続されている。共通エンド５１はバイパス用コンデンサＣ１０を介してアースに電気的に接続するとともに、共通エンド５１とコンデンサＣ１０の接続点には終段トランジスタＴｒ２のドレイン電源端子４８が電気的に接続している。
【００７１】
中心電極２３のホットエンドと共通エンド５１との間には、整合用コンデンサＣ３と終端抵抗Ｒ１の並列回路が電気的に接続している。中心電極２１，２２のホットエンドと共通エンド５１との間には、それぞれ整合用コンデンサＣ１，Ｃ２が電気的に接続している。
【００７２】
また、出力側中心電極２２にも、ドレイン電源端子４８を介して直流電源回路からの電源電圧が印加されるので、必要に応じて中心電極２２のコールドエンドとアースとの間にバイパス（直流阻止）コンデンサを電気的に接続する。なお、アイソレータ１Ｂの後段に接続される回路、例えば、アンテナスイッチ、デュプレクサ、ダイプレクサまたはスイッチプレクサなどの回路が電源電圧を必要としている場合には、直流阻止コンデンサＣ２２を接続しない。これにより、直流電源回路からの電源電圧を出力側中心電極２２を通して、アイソレータ１Ｂの後段に接続される回路に供給することができる。また、アイソレータ１Ｂの後段に接続される回路が直流阻止コンデンサをもっている場合には、その直流阻止コンデンサを利用してもよい。
【００７３】
以上の構成からなる複合電子部品５０Ｂは、アイソレータ１Ｂ経由で電力増幅器３０に電源電流が供給され、正常に動作する。従って、この複合電子部品５０Ｂは、前記第２実施形態の複合電子部品５０Ａと同様の作用効果を奏する。
【００７４】
さらに、各整合用コンデンサＣ１〜Ｃ３の共通電極（コールド側コンデンサ電極）８４とホット側コンデンサ電極８１，８２，８３の間には、直流的に電位差が発生しない。このため、複合電子部品５０Ｂを高湿度環境下で動作させても、各整合用コンデンサＣ１〜Ｃ３のコンデンサ電極間でエレクトロマイグレーションが発生するおそれがなく、信頼性の高い部品を提供することができる。
【００７５】
また、エレクトロマイグレーションを防止するために、共通電極８４とホット側コンデンサ電極８１，８２，８３との間隔を広くする必要がなく、耐電圧上必要な寸法に設計でき、薄型の整合用コンデンサＣ１〜Ｃ３を実現できる。
【００７６】
また、整合用コンデンサＣ１〜Ｃ３のコンデンサ電極そのものやコンデンサ電極の表面にめっきなどする材料として、エレクトロマイグレーションを起こしやすい材料、例えば銀のような材料を選ぶことが可能となる。銀は抵抗率が低く、アイソレータ１Ｂの挿入損失を小さくすることができるうえ、エレクトロマイグレーションを起こしにくいパラジウムなどの材料と比較して安価である。また、銅と比較すると、空気（有酸素）雰囲気中で厚膜電極の焼成ができるため、誘電体多層基板６内での同時焼成が可能で、誘電体多層基板６を安価に製造する際の内部電極として最適である。コンデンサ電極部分を誘電体で覆ってエレクトロマイグレーションを起こしにくいようにさせている場合でも、誘電体層を破ってコンデンサ電極サイズをトリミングする場合、エレクトロマイグレーションが懸念されるが、本第３実施形態の回路構成であれば問題ない。
【００７７】
［第４〜第６実施形態、図８〜図１０］
図８は、第４実施形態の複合電子部品を示す電気回路図であり、この複合電子部品５０Ｃは平衡入力端子をもつアイソレータ１Ｃと平衡型電力増幅器３０Ａとで構成されている。図８において、符号Ｒ１１，Ｒ１３は抵抗、Ｌ１２〜Ｌ１６はインダクタ、Ｃ１３〜Ｃ１６はコンデンサ、Ｔｒ１は初段トランジスタ、Ｔｒ２は終段トランジスタである。さらに、符号４１ａ，４１ｂは平衡型入力端子、４３は初段トランジスタＴｒ１のドレイン電源端子、４４は終段トランジスタＴｒ２のゲートバイアス電源端子、４５はカップラ出力端子、４７は不平衡型出力端子、４８は終段トランジスタＴｒ２のドレイン電源端子である。
【００７８】
アイソレータ１Ｃは３ポート集中定数型アイソレータである。入力側中心電極２１は、互いに略平行に配置された第１線路導体２１ａおよび第２線路導体２１ｂにて構成されている。第１線路導体２１ａのホットエンド２１ａｈと第２線路導体２１ｂのコールドエンド２１ｂｃは対向し、かつ、第１線路導体２１ａのコールドエンド２１ａｃと第２線路導体２１ｂのホットエンド２１ｂｈは対向しており、第１線路導体２１ａと第２線路導体２１ｂは電磁結合している。第１線路導体２１ａのホットエンド２１ａｈと第２線路導体２１ｂのホットエンド２１ｂｈはそれぞれ、アイソレータ１Ｃの平衡入力端４６ａ，４６ｂに電気的に接続されている。この複合電子部品５０Ｃは、平衡入力端子をもつアイソレータ１Ｃを、平衡−不平衡変換器を介さないで平衡型電力増幅器３０Ａに接続している。
【００７９】
第１線路導体２１ａおよび第２線路導体２１ｂのホットエンド２１ａｈ，２１ｂｈとアースとの間には、それぞれ整合用コンデンサＣ１ａ，Ｃ１ｂが電気的に接続している。線路導体２１ａ，２１ｂのコールドエンド２１ａｃ，２１ｂｃとアースとの間には、それぞれバイパス用コンデンサＣ１０ａ，Ｃ１０ｂが電気的に接続されている。コールドエンド２１ａｃとコンデンサＣ１０ａの接続点、並びに、コールドエンド２１ｂｃとコンデンサＣ１０ｂの接続点には、終段トランジスタＴｒ２のドレイン電源端子４８が電気的に接続している。
【００８０】
以上の構成からなる複合電子部品５０Ｃは、アイソレータ１Ｃ経由で出力増幅器３０Ａに電源電流が供給され、正常に動作する。従って、この複合電子部品５０Ｃは、前記第１実施形態の複合電子部品５０と同様の作用効果を奏する。
【００８１】
また、入力側中心電極２１に電力増幅器３０Ａの直流電源電流が流れると、その電流による直流磁界が、中心電極２１を中心にして同心円状に発生する。この直流磁界の方向は、フェライト２０内において、フェライト２０の主面に対して略平行な方向である。従って、中心電極２１に電力増幅器３０Ａの直流電源電流が流れると、永久磁石９によってフェライト２０の主面に対して垂直な方向に印加される直流磁界と前述の直流磁界とのベクトル和である、フェライト２０の主面に対して斜めの方向の直流磁界が生じてしまう。
【００８２】
この結果、フェライト２０は本来の働きをすることができず、挿入損失やアイソレーション特性が悪くなる。電力増幅器３０Ａの直流電源電流が小さい場合、この影響は無視できる。しかし、電力増幅器３０Ａが大電力のものや、低電圧動作型で直流電源電流が大きいものであった場合、この影響は無視できない。また、アイソレータ１Ｃを小型化するために中心電極２１〜２３をフェライト２０の周囲に２回以上巻回している場合、直流磁界が強くなり、この影響は相対的に大きくなる。
【００８３】
ところが、本第４実施形態では、入力側中心電極２１の二つの線路導体２１ａ，２１ｂを１８０度逆方向に直流電源電流が流れる。このため、これらの線路導体２１ａ，２１ｂをそれぞれ流れる直流電源電流によって発生した直流磁界成分は互いに打ち消しあう。この結果、中心電極２１を経由して電力増幅器３０Ａに大きな電源電流を供給しても、アイソレータ１Ｃの動作には全く影響を与えない。
【００８４】
図９は第５実施形態の複合電子部品を示す電気回路図であり、この複合電子部品５０Ｄは、平衡入力端子と平衡出力端子をもつアイソレータ１Ｄと平衡型電力増幅器３０Ａとで構成されている。出力側中心電極２２は、互いに略平行に配置された第１線路導体２２ａおよび第２線路導体２２ｂにて構成されている。第１線路導体２２ａのホットエンドと第２線路導体２２ｂのホットエンドはそれぞれ、整合用コンデンサＣ２ａ，Ｃ２ｂを経由してアイソレータ１Ｄの平衡出力端子４７ａ，４７ｂに電気的に接続している。以上の構成からなる複合電子部品５０Ｄは、前記第４実施形態の複合電子部品５０Ｃと同様の作用効果を奏する。
【００８５】
図１０は第６実施形態の複合電子部品を示す電気回路図であり、この複合電子部品５０Ｅは、２ポート型アイソレータ１Ｅと平衡型電力増幅器３０Ａとで構成されている。中心電極２１，２２は、それぞれ互いに略平行に配置された第１線路導体２１ａ，２２ａおよび第２線路導体２１ｂ，２２ｂにて構成されている。
【００８６】
中心電極２１の第１線路導体２１ａのホットエンドおよび第２線路導体２１ｂのホットエンドは、それぞれ平衡入力端４６ａ，４６ｂに電気的に接続されている。中心電極２２の第１線路導体２２ａのホットエンドおよび第２線路導体２２ｂのホットエンドは、それぞれ平衡出力端子４７ａ，４７ｂに電気的に接続されている。
【００８７】
平衡入力端４６ａと平衡出力端子４７ａの間、並びに、平衡入力端４６ｂと平衡出力端子４７ｂの間には、それぞれ抵抗Ｒ１，Ｒ２が電気的に接続されている。線路導体２１ａ，２１ｂ，２２ａ，２２ｂのホットエンドとアースとの間には整合用コンデンサＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂが電気的に接続されている。線路導体２１ａ，２１ｂ，２２ａ，２２ｂのコールドエンドとアースとの間には、それぞれバイパス用コンデンサＣ１０ａ，Ｃ１０ｂ，Ｃ１０ｃ，Ｃ１０ｄが電気的に接続されている。線路導体２１ａのコールドエンドとコンデンサＣ１０ａの接続点、並びに、線路導体２２ｂのコールドエンドとコンデンサＣ１０ｄの接続点には、終段トランジスタＴｒ２のドレイン電源端子４８が電気的に接続している。
【００８８】
平衡入力端４６ａ，４６ｂ間に平衡信号（差動信号）が入力されると、中心電極２１に電流が流れ、フェライト２０に高周波磁界が発生する。この高周波磁界によって、中心電極２１に磁気的に結合している中心電極２２に電流が流れる。
このとき、中心電極２１に流れる電流と中心電極２２に流れる電流とが同相になるように、中心電極２１と２２の交差角や形状、永久磁石９の直流バイアス磁界および整合用コンデンサＣ１ａ〜Ｃ２ｂの静電容量値が調整されている。抵抗Ｒ１，Ｒ２の両端は同電位となり、抵抗Ｒ１，Ｒ２に電流が流れない。これにより、平衡信号は、平衡入力端４６ａ，４６ｂから平衡出力端子４７ａ，４７ｂに伝送される。抵抗Ｒ１，Ｒ２に電流が流れないので、電力損失は非常に小さい。
【００８９】
逆に、平衡出力端子４７ａ，４７ｂ間に平衡信号（差動信号）が入力されると、中心電極２２に電流が流れ、フェライト２０に高周波磁界が発生する。この高周波磁界によって、中心電極２２に磁気的に結合している中心電極２１に電流が流れる。このとき、中心電極２１のホットエンドとコールドエンドにそれぞれ発生する電圧がゼロであるときに、入力した平衡信号の大部分の電力が抵抗Ｒ１，Ｒ２で消費されるように、中心電極２１と２２の交差角や形状、永久磁石９の直流バイアス磁界および整合用コンデンサＣ１ａ〜Ｃ２ｂの静電容量値が調整されている。これにより、平衡信号は、抵抗Ｒ１，Ｒ２に大部分の電力が消費され、平衡出力端子４７ａ，４７ｂから平衡入力端４６ａ，４６ｂに殆ど伝送されない。
【００９０】
このとき、二つの抵抗Ｒ１とＲ２の抵抗値を略等しく設定することにより、アイソレータ１Ｅの平衡度が良好となる。すなわち、アイソレータ１Ｅの同相信号除去比が大きくなる。同相信号除去比が大きくなると、平衡出力端子４７ａ，４７ｂに同位相で入力された平衡信号が平衡入力端４６ａ，４６ｂに伝達される度合いが小さくなる。その結果、本来伝達されるべき平衡信号波以外の不要波がアイソレータ１Ｅを通り抜けにくくなり、より一層伝達されにくくなる。
【００９１】
同様に、中心電極２１の両端に接続されている二つの整合用コンデンサＣ１ａとＣ１ｂの静電容量を略等しく設定するとともに、中心電極２２の両端に接続されている二つの整合用コンデンサＣ２ａとＣ２ｂの静電容量を略等しく設定することによっても、アイソレータ１Ｅの平衡度が良好となり、同相信号除去比が大きくなる。このアイソレータ１Ｅは、平衡−不平衡変換器を介さないで、平衡回路に接続することができる。従って、回路を小型かつ低コストにすることができる。また、平衡−不平衡変換器を省略できるため、挿入損失や不要輻射が少なく、かつ、使用可能な周波数帯域が広がる。
【００９２】
以上の構成からなる複合電子部品５０Ｅは、前記第５実施形態の複合電子部品５０Ｄと同様の作用効果を奏する。
【００９３】
［第７および第８実施形態、図１１および図１２］
図１１は第７実施形態の複合電子部品を示す電気回路図であり、この複合電子部品５０Ｆは平衡入力端子をもつアイソレータ１Ｆと平衡型電力増幅器３０Ａとで構成されている。アイソレータ１Ｆの入力側中心電極２１は、互いに略平行に配置された第１線路導体２１ａおよび第２線路導体２１ｂにて構成されている。線路導体２１ａ，２１ｂのホットエンドはそれぞれ、アイソレータ１Ｆの平衡入力端４６ａ，４６ｂに電気的に接続している。
【００９４】
また、線路導体２１ａ，２１ｂのコールドエンドと中心電極２２，２３のコールドエンドは互いに電気的に接続され、共通エンド５１とされる。共通エンド５１はバイパス用コンデンサＣ１０を介してアースに電気的に接続するとともに、共通エンド５１とコンデンサＣ１０の接続点には終段トランジスタＴｒ２のドレイン電源端子４８が電気的に接続している。
【００９５】
中心電極２３のホットエンドと共通エンド５１との間には、整合用コンデンサＣ３と終端抵抗Ｒ１の並列回路が電気的に接続している。中心電極２１の線路導体２１ａ，２１ｂのホットエンドと共通エンド５１との間には、それぞれ整合用コンデンサＣ１ａ，Ｃ１ｂが電気的に接続している。中心電極２２のホットエンドと共通エンド５１との間には、整合用コンデンサＣ２が電気的に接続している。
【００９６】
以上の構成からなる複合電子部品５０Ｆは、前記第３実施形態の複合電子部品５０Ｂと同様の作用効果を奏する。
【００９７】
図１２は第８実施形態の複合電子部品を示す電気回路図であり、この複合電子部品５０Ｇは不平衡入出力端子をもつ２ポート型アイソレータ１Ｇと不平衡型電力増幅器３０とで構成されている。アイソレータ１Ｇの中心電極２１，２２のホットエンドはそれぞれ、アイソレータ１Ｇの入力端４６および出力端子４７に電気的に接続している。中心電極２１のホットエンドと中心電極２２のホットエンドとの間には抵抗Ｒ１が電気的に接続されている。
【００９８】
また、中心電極２１のコールドエンドと中心電極２２のコールドエンドとは互いに電気的に接続され、共通エンド５１とされる。共通エンド５１はバイパス用コンデンサＣ１０を介してアースに電気的に接続するとともに、共通エンド５１とコンデンサＣ１０の接続点には終段トランジスタＴｒ２のドレイン電源端子４８が電気的に接続している。
【００９９】
以上の構成からなる複合電子部品５０Ｇは、前記第７実施形態の複合電子部品５０Ｆと同様の作用効果を奏する。
【０１００】
［第９実施形態、図１３］
図１３は第９実施形態の複合電子部品を示す電気回路図である。この複合電子部品１００は、図１５で説明した従来の複合電子部品２００に本発明を適用したものと同様のものである。図１３において、複合電子部品２００と同一の部品および同一の部分には同じ符号を付し、その詳細な説明は省略する。
【０１０１】
複合電子部品１００は、電源端子Ｖｄｄからの電源電流が、入力側中心電極２１を経由して電力増幅器２１４に供給されている。入力側中心電極２１のコールドエンドとアースとの間にはバイパス用コンデンサＣ２１４が電気的に接続されている。従って、従来の複合電子部品２００では必要であった直流バイアス回路２１７や直流阻止用コンデンサＣ２０９が不要となる。この結果、低損失で広帯域化が可能である小型の複合電子部品１００を得ることができる。
【０１０２】
［第１０実施形態、図１４］
第１０実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【０１０３】
図１４は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図１４において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側電力増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側電力増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。
【０１０４】
ここに、複合電子部品２４０としては、前記第１実施形態〜第９実施形態の複合電子部品５０，５０Ａ〜５０Ｇ，１００が用いられる。この複合電子部品２４０を実装することにより、電気的特性の向上した、かつ、高信頼性で小型の携帯電話２２０を実現することができる。
【０１０５】
［他の実施形態］
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、本発明に係る非可逆回路素子は、アイソレータ以外に、サーキュレータやカップラ内蔵の非可逆回路素子などであってもよい。
【０１０６】
【発明の効果】
以上の説明で明らかなように、本発明によれば、入力端子に電気的に接続された中心電極が、直流電源供給端子から供給された直流電流の流路となっているので、従来のＲＦチョーク素子やＲＦショートスタブを省略することができる。この結果、低損失で広帯域化が可能である小型の複合電子部品や通信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る複合電子部品の一実施形態を示す電気回路図。
【図２】図１に示した複合電子部品の分解斜視図。
【図３】本発明に係る複合電子部品の別の実施形態を示す電気回路図。
【図４】図３に示した複合電子部品の分解斜視図。
【図５】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図６】図５に示した複合電子部品の分解斜視図。
【図７】図６に示した誘電体多層基板の分解斜視図。
【図８】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図９】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図１０】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図１１】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図１２】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図１３】本発明に係る複合電子部品のさらに別の実施形態を示す電気回路図。
【図１４】本発明に係る通信装置の一実施形態を示す電気回路ブロック図。
【図１５】従来の複合電子部品を示す電気回路図。
【図１６】従来の複合電子部品を示す電気回路図。
【符号の説明】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ…アイソレータ
４…金属製下側ケース
６…誘電体多層基板
８…金属製上側ケース
９…永久磁石
２０…フェライト
２１，２２，２３…中心電極
２１ａ，２１ｂ，２２ａ，２２ｂ…線路導体
３０，３０Ａ…電力増幅器
５０，５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ，５０Ｅ，５０Ｆ，５０Ｇ，１００…複合電子部品
２２０…携帯電話
２３１…アイソレータ
２３２…電力増幅器
２４０…複合電子部品
Ｒ１，Ｒ２…終端抵抗
Ｃ１〜Ｃ３，Ｃ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ…整合用コンデンサ
Ｃ１０，Ｃ１０ａ〜Ｃ１０ｄ，Ｃ２１４…バイパス用コンデンサ
Ｔｒ１，Ｔｒ２…トランジスタ
【図１】
2004289301.tif 000003
【図２】
2004289301.tif 000004
【図３】
2004289301.tif 000005
【図４】
2004289301.tif 000006
【図５】
2004289301.tif 000007
【図６】
2004289301.tif 000008
【図７】
2004289301.tif 000009
【図８】
2004289301.tif 000010
【図９】
2004289301.tif 000011
【図１０】
2004289301.tif 000012
【図１１】
2004289301.tif 000013
【図１２】
2004289301.tif 000014
【図１３】
2004289301.tif 000015
【図１４】
2004289301.tif 000016
【図１５】
2004289301.tif 000017
【図１６】
2004289301.tif 000018