(57)【要約】【課題】サージ電圧を抑制し、かつエネルギ損失を抑制して電力変換効率を改善すること。【解決手段】コンバータトランスＴの一次コイルＦＮのコイル部分ＦＮ１に並列に接続される第１充放電素子Ｃ３と、一次コイルＦＮのコイル部分ＦＮ２に並列に接続される第２充放電素子Ｃ４とを含む。第１充放電素子に対して、第１スイッチ素子がオフに転移するときに一次コイル側に蓄積されているエネルギを充電させ、第２スイッチ素子がオフに転移するときに充電エネルギを平滑コンデンサＣ１に充電させ、第２充放電素子に対して、第２スイッチ素子がオフに転移するときに一次コイル側に蓄積されているエネルギを充電させ、第１スイッチ素子がオフに転移するときに充電エネルギを平滑コンデンサに充電させる。【選択図】図１
2004056840.tif 000002
【特許請求の範囲】
【請求項１】
一次コイルに中間タップを有するコンバータトランスと、前記コンバータトランスの一次コイルの一端側とグランド側との間に接続される第１スイッチ素子と、前記一次コイルの他端側とグランド側との間に接続される第２スイッチ素子と、前記コンバータトランスの一次コイルの中間タップとグランド側との間に接続される直流電圧源に対して並列に接続される平滑コンデンサとを含み、前記両スイッチ素子を共にオフにさせる期間を挟んで交互にオンオフさせる電力変換装置に対してその電力回生のために用いられるものであって、
前記一次コイルの一方の端部側と前記中間タップとの間のコイル部分に対して並列に接続される充放電素子と、
前記両スイッチ素子のうち前記一次コイルの一方の端部側に接続される一方のスイッチ素子のオフへの転移動作に応答して前記コイル部分と前記充放電素子との間に第１閉回路を構成し、他方のスイッチ素子のオフへの転移動作に応答して前記コイル部分と前記充放電素子と前記平滑コンデンサとの間に第２閉回路を構成する充放電経路と、
を少なくとも含むことを特徴とする電力回生回路。
【請求項２】
請求項１に記載の電力回生回路において、
前記第１閉回路は、前記充放電素子と前記一次コイルの中間タップとの間に接続されて前記一次コイルの一方の端部側の電圧上昇に応答して導通する少なくとも１つの導通素子を含み、
前記第２閉回路は、前記充放電素子と前記導通素子との接続部と前記平滑コンデンサのグランド側との間に接続されて前記接続部の電圧降下に応答して導通する少なくとももう１つの導通素子を、含むことを特徴とする電力回生回路。
【請求項３】
一次コイルに中間タップを有するコンバータトランスと、前記コンバータトランスの一次コイルの一端側とグランド側との間に接続される第１スイッチ素子と、前記一次コイルの他端側とグランド側との間に接続される第２スイッチ素子と、前記コンバータトランスの一次コイルの中間タップとグランド側との間に接続される直流電圧源に対して並列に接続される平滑コンデンサとを含み、前記両スイッチ素子を共にオフにさせる期間を挟んで交互にオンオフさせる電力変換装置に対してその電力回生のために用いられるものであって、
前記一次コイルの一端側と中間タップとの間の第１コイル部分に対して並列に接続される第１充放電素子と、
前記一次コイルの他端側と中間タップとの間の第２コイル部分に対して並列に接続される第２充放電素子と、
前記第１スイッチ素子のオフへの転移動作に応答して前記第１コイル部分と前記第１充放電素子との間に第１閉回路を構成し、前記第２スイッチ素子のオフへの転移動作に応答して前記第１コイル部分と前記第１充放電素子と前記平滑コンデンサとの間に第２閉回路を構成する第１充放電経路と、
前記第２スイッチ素子のオフへの転移動作に応答して前記第２コイル部分と前記第２充放電素子との間に第３閉回路を構成し、前記第１スイッチ素子のオフへの転移動作に応答して前記第２コイル部分と前記第２充放電素子と前記平滑コンデンサとの間に第４閉回路を構成する第２充放電経路と、
を含むことを特徴とする電力回生回路。
【請求項４】
請求項３に記載の電力回生回路において、
前記第１閉回路は、前記第１充放電素子と前記一次コイルの中間タップとの間に接続されて前記一次コイル一端側の電圧上昇に応答して導通する第１導通素子を含み、
前記第２閉回路は、前記第１充放電素子と前記第１導通素子との第１接続部と前記平滑コンデンサのグランド側との間に接続されて前記第１接続部の電圧降下に応答して導通する第２導通素子を含み、
前記第３閉回路は、前記第２充放電素子と前記一次コイルの中間タップとの間に接続されて前記一次コイル他端側の電圧上昇に応答して導通する第３導通素子を含み、
前記第４閉回路は、前記第２充放電素子と前記第３導通素子との第２接続部と前記平滑コンデンサのグランド側との間に接続されて前記第２接続部の電圧降下に応答して導通する第４導通素子を含む、ことを特徴とする電力回生回路。
【請求項５】
一次コイルに中間タップを有するコンバータトランスと、前記コンバータトランスの一次コイルの一端側に接続される第１スイッチ素子と、前記一次コイルの他端側に接続される第２スイッチ素子と、前記コンバータトランスの一次コイルの中間タップに接続される直流電圧源に対して並列に接続される平滑コンデンサとを含み、前記両スイッチ素子を共にオフとなる期間を挟んで交互にオンオフさせる電力変換装置であって、
前記一次コイルの一端側と中間タップとの間の第１コイル部分に対して並列に接続される第１充放電素子と、
前記一次コイルの他端側と中間タップとの間の第２コイル部分に対して並列に接続される第２充放電素子と、
前記第１スイッチ素子のオフへの転移動作に応答して前記第１コイル部分と前記第１充放電素子との間に第１閉回路を構成し、前記第２スイッチ素子のオフへの転移動作に応答して前記第１コイル部分と前記第１充放電素子と前記平滑コンデンサとの間に第２閉回路を構成する第１充放電経路と、
前記第２スイッチ素子のオフへの転移動作に応答して前記第２コイル部分と前記第２充放電素子との間に第３閉回路を構成し、前記第１スイッチ素子のオフへの転移動作に応答して前記第２コイル部分と前記第２充放電素子と前記平滑コンデンサとの間に第４閉回路を構成する第２充放電経路と、
を含むことを特徴とする電力変換装置。
【請求項６】
請求項５に記載の電力変換装置において、
前記第１閉回路は、前記第１充放電素子と前記一次コイルの中間タップとの間に接続されて前記一次コイル一端側の電圧上昇に応答して導通する第１導通素子を含み、
前記第２閉回路は、前記第１充放電素子と前記第１導通素子との第１接続部と前記平滑コンデンサのグランド側との間に接続されて前記第１接続部の電圧降下に応答して導通する第２導通素子を含み、
前記第３閉回路は、前記第２充放電素子と前記一次コイルの中間タップとの間に接続されて前記一次コイル他端側の電圧上昇に応答して導通する第３導通素子を含み、
前記第４閉回路は、前記第２充放電素子と前記第３導通素子との第２接続部と前記平滑コンデンサのグランド側との間に接続されて前記第２接続部の電圧降下に応答して導通する第４導通素子を含む、ことを特徴とする電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力回生回路および電力変換装置に関する。
【０００２】
【従来の技術】
図７を参照して電力変換装置の１つであるプッシュプルコンバータについて説明する。図例のプッシュプルコンバータにおいて、ＦＥＴ１は、第１スイッチ素子、ＦＥＴ２は、第２スイッチ素子、Ｔは、コンバータトランス、Ｖｉｎは、直流電圧源（直流電圧Ｖｉｎを出力する）、Ｄ１，Ｄ２は、整流ダイオード、Ｌは、チョークコイル、Ｃ１，Ｃ２は、第１および第２平滑コンデンサである。
【０００３】
ＳＣ１は、第１スイッチ素子ＦＥＴ１のソース・ドレイン間に接続された第１スナバ回路、ＳＣ２は、第２スイッチ素子ＦＥＴ２のソース・ドレイン間に接続された第２スナバ回路である。
【０００４】
このようなプッシュプルコンバータにおいて、第１および第２スナバ回路ＳＣ１，ＳＣ２が設けられていないとき、第１および第２スイッチ素子ＦＥＴ１、ＦＥＴ２がオンからオフに転移したとき、コンバータトランスＴの一次コイルＦＮを流れていた電流は、瞬時にゼロとなるから、コンバータトランスＴの一次コイルＦＮの漏れインダクタンスによる逆起電力で第１および第２スイッチ素子ＦＥＴ１、ＦＥＴ２のソース・ドレイン間にサージ電圧（急激な電圧変化）が発生する。このようなサージ電圧は、第１および第２スイッチ素子ＦＥＴ１、ＦＥＴ２が降伏したり、あるいは、動作損失が増加したりする。そのため、第１および第２スナバ回路ＳＣ１，ＳＣ２は、第１および第２スイッチ素子ＦＥＴ１、ＦＥＴ２に前記サージ電圧がかかるのを抑制するために設けられる。すなわち、第１および第２スナバ回路ＳＣ１，ＳＣ２では前記逆起電力で第１および第２スイッチ素子ＦＥＴ１、ＦＥＴ２のソース・ドレイン間に発生するサージ電圧を吸収することで、サージ電圧を下げるよう動作する。
【０００５】
ここで、図８に上記プッシュプルコンバータの要部の動作波形を示す。図８において、ＶＧ１は、第１スイッチ素子ＦＥＴ１のゲート電圧、ＶＧ２は、第２スイッチ素子ＦＥＴ２のゲート電圧、Ｖｄ２は、第２スイッチ素子ＦＥＴ２のドレイン電圧、Ｖｄ１は、第１スイッチ素子ＦＥＴ１のドレイン電圧、ＩＳ１は、第１スナバ回路ＳＣ１のスナバ電流、ＩＳ２は、第２スナバ回路ＳＣ２のスナバ電流である。
【０００６】
【発明が解決しようとする課題】
上記プッシュプルコンバータにおける第１および第２スナバ回路ＳＣ１，ＳＣ２は、第１および第２スナバコンデンサＣ０１，Ｃ０２とスナバ抵抗Ｒ０１，Ｒ０２との直列回路で構成されているから、前記サージ電圧を下げる際に、電力が無駄に大きく消費され、プッシュプルコンバータ全体の電力変換効率を下げてしまう。
【０００７】
さらには、例えば、第１または第２スイッチ素子ＦＥＴ１、ＦＥＴ２がオフし、第２または第１スイッチ素子ＦＥＴ２、ＦＥＴ１がオンして、第１または第２スイッチ素子ＦＥＴ１、ＦＥＴ２のソース・ドレイン間電圧がＶｉｎから２Ｖｉｎに変化するときに、第１または第２スナバ回路ＳＣ１、ＳＣ２に大きなスナバ電流が流れて、電力が無駄に大きく消費されてしまうから、この点からもプッシュプルコンバータ全体の電力変換効率を下げてしまう。
【０００８】
したがって、本発明は、第１または第２スイッチ素子がオンからオフに転移するときに発生するサージ電圧を抑制する一方で、その抑制に伴なうエネルギ損失を抑制して電力変換効率を改善することを解決すべき課題としている。
【０００９】
【課題を解決するための手段】
（１）本発明第１は、一次コイルに中間タップを有するコンバータトランスと、前記コンバータトランスの一次コイルの一端側とグランド側との間に接続される第１スイッチ素子と、前記一次コイルの他端側とグランド側との間に接続される第２スイッチ素子と、前記コンバータトランスの一次コイルの中間タップとグランド側との間に接続される直流電圧源に対して並列に接続される平滑コンデンサとを含み、前記両スイッチ素子を共にオフにさせる期間を挟んで交互にオンオフさせる電力変換装置に対してその電力回生のために用いられるものであって、前記一次コイルの一方の端部側と前記中間タップとの間のコイル部分に対して並列に接続される充放電素子と、前記両スイッチ素子のうち前記一次コイルの一方の端部側に接続される一方のスイッチ素子のオフへの転移動作に応答して前記コイル部分と前記充放電素子との間に第１閉回路を構成し、他方のスイッチ素子のオフへの転移動作に応答して前記コイル部分と前記充放電素子と前記平滑コンデンサとの間に第２閉回路を構成する充放電経路とを少なくとも含むことを特徴とする。
【００１０】
前記や後記の接続の語義は、実施の形態のようにそれぞれの素子同士が直接的に接続される態様のみならず、上記電力回生を行うことが可能である限りにおいてそれぞれの素子間に他の素子が介在するような間接的な接続態様も含む。したがって、第１スイッチ素子がコンバータトランスの一次コイルの一端側とグランド側との間に接続される態様や、第２スイッチ素子が一次コイルの他端側とグランド側との間に接続される態様や、直流電圧源はコンバータトランスの一次コイルの中間タップとグランド側との間に接続される態様や、平滑コンデンサが前記直流電圧源に並列接続される態様等は、直接、間接を問わない。
【００１１】
第１スイッチ素子や第２スイッチ素子のオンオフとは、電気的に回路を閉じる状態をオンといい、電気的に回路を開ける状態をオフという。この場合、第１スイッチ素子や第２スイッチ素子はトランジスタやサイリスタや双方向ダイオードなどの電気的な素子だけでなく、機械接点を有する素子、例えば、リレー接点や機械接点など、要するに、スイッチ機能を有するものであればよい。
【００１２】
前記コンバータトランスは、少なくとも一次コイル側に１つの中間タップを有していればその形態は何でもよい。
【００１３】
前記直流電圧源は、一次電池や二次電池などの電池に限定解釈されるべきではなく、直流を発生するものであれば何でもよい。この場合、直流電圧源は、この電力変換装置とは一体化されるもののみならず、別体とされて外付けされるものでもよい。
【００１４】
前記充放電素子には、コンデンサがあるが、電荷を蓄積できる機能を有するものであれば何でもよい。
【００１５】
前記平滑コンデンサは、直流電圧源の電圧の変動を抑制して直流化できる平滑作用を有する素子であれば何でもよい。
【００１６】
本発明第１によると、第１および第２スイッチ素子がオフへ転移するときにコンバータトランスの端部側に発生するエネルギについては、充放電素子に充電させることで抑制することができる一方、充放電素子に充電されたエネルギを平滑コンデンサに充電させることができるから、この平滑コンデンサに充電されているエネルギをコンバータトランスに流れる電流として再利用することができ、電力の変換効率を大幅に改善することができるようになる。
【００１７】
なお、好ましくは、前記第１閉回路は、前記充放電素子と前記一次コイルの中間タップとの間に接続されて前記一次コイルの一方の端部側の電圧上昇に応答して導通する少なくとも１つの導通素子を含み、前記第２閉回路は、前記充放電素子と前記導通素子との接続部と前記平滑コンデンサのグランド側との間に接続されて前記接続部の電圧降下に応答して導通する少なくとももう１つの導通素子を含む。
（２）本発明第２は、一次コイルに中間タップを有するコンバータトランスと、前記コンバータトランスの一次コイルの一端側とグランド側との間に接続される第１スイッチ素子と、前記一次コイルの他端側とグランド側との間に接続される第２スイッチ素子と、前記コンバータトランスの一次コイルの中間タップとグランド側との間に接続される直流電圧源に対して並列に接続される平滑コンデンサとを含み、前記両スイッチ素子を共にオフにさせる期間を挟んで交互にオンオフさせる電力変換装置に対してその電力回生のために用いられるものであって、前記一次コイルの一端側と中間タップとの間の第１コイル部分に対して並列に接続される第１充放電素子と、前記一次コイルとの他端側と中間タップとの間の第２コイル部分に対して並列に接続される第２充放電素子と、前記第１スイッチ素子のオフへの転移動作に応答して前記第１コイル部分と前記第１充放電素子との間に第１閉回路を構成し、前記第２スイッチ素子のオフへの転移動作に応答して前記第１コイル部分と前記第１充放電素子と前記平滑コンデンサとの間に第２閉回路を構成する第１充放電経路と、前記第２スイッチ素子のオフへの転移動作に応答して前記第２コイル部分と前記第２充放電素子との間に第３閉回路を構成し、前記第１スイッチ素子のオフへの転移動作に応答して前記第２コイル部分と前記第２充放電素子と前記平滑コンデンサとの間に第４閉回路を構成する第２充放電経路とを含むことを特徴とする。
【００１８】
本発明第２によると、第１および第２スイッチ素子がオンからオフに転移するときにコンバータトランスの一次コイルの一端側または他端側に発生するエネルギについては、第１および第２充放電素子に充電させることで抑制することができる一方、第１および第２充放電素子に充電されたエネルギを平滑コンデンサに充電させることができるから、この平滑コンデンサに充電されているエネルギをコンバータトランスに流れる電流として再利用することができ、電力の変換効率を大幅に改善することができるようになる。
【００１９】
好ましくは、前記第１閉回路は、前記第１充放電素子と前記一次コイルの中間タップとの間に接続されて前記一次コイル一端側の電圧上昇に応答して導通する第１導通素子を含み、前記第２閉回路は、前記第１充放電素子と前記第１導通素子との第１接続部と前記平滑コンデンサのグランド側との間に接続されて前記第１接続部の電圧降下に応答して導通する第２導通素子を含み、前記第３閉回路は、前記第２充放電素子と前記一次コイルの中間タップとの間に接続されて前記一次コイル他端側の電圧上昇に応答して導通する第３導通素子を含み、前記第４閉回路は、前記第２充放電素子と前記第３導通素子との第２接続部と前記平滑コンデンサのグランド側との間に接続されて前記第２接続部の電圧降下に応答して導通する第４導通素子を含む。
【００２０】
なお、前記充放電経路を構成する導通素子としてその導通に方向性を有するダイオードがあるが、これに限定解釈されるべきではなく、前記充放電経路を構成するよう導通する機能を有するものであれば、その導通の方向性を問うものではなく、また、その素子の構成も、電気的、機械的を問わず何でもよい。
【００２１】
【発明の実施の形態】
以下、本発明の詳細を図面に示す実施の形態に基づいて説明する。
【００２２】
図１は、本発明の実施の形態に係る電力変換装置としてのプッシュプルコンバータの全体回路図、図２は、図１のプッシュプルコンバータ全体の動作波形を示す図、図３は、図１のプッシュプルコンバータの要部の回路図、図４は、図３の要部の回路の動作波形を示す図である。これらの図において、図７および図８と対応する部分には同一の符号を付している。
【００２３】
これらの図を参照して、ＦＥＴ１は、第１スイッチ素子、ＦＥＴ２は、第２スイッチ素子、Ｔは、コンバータトランス、Ｖｉｎは、直流電圧源、Ｄ１，Ｄ２は、整流ダイオード、Ｌは、チョークコイル、Ｃ１は、第１平滑コンデンサ、Ｃ２は、第２平滑コンデンサである。
【００２４】
第１スイッチ素子ＦＥＴ１は、ハイレベルのゲート電圧ＶＧ１の印加によりオンするもので、コンバータトランスＴの一次コイルＦＮの一端側ａ１とグランド側との間に直列に接続されている。
【００２５】
第２スイッチ素子ＦＥＴ２は、ハイレベルのゲート電圧ＶＧ２の印加によりオンするもので、コンバータトランスＴの一次コイルＦＮの他端側ａ２とグランド側との間に直列に接続されている。
【００２６】
コンバータトランスＴは、一次コイルＦＮと二次コイルＳＮとを有する。コンバータトランスの一次コイルＦＮは、中間タップＩＴ１を有することにより、中間タップＩＴ１から一端側ａ１までのコイル部分ＦＮ１と、中間タップＩＴ１から他端側ａ２までのコイル部分ＦＮ２とを有する。なお、これらコイルは、不図示の対向する一対のＥ型フェライトコアの中央脚に巻回されている。そのため、コンバータトランスＴのインダクタンスに蓄えられるエネルギーは、ほとんどがそのフェライトコアに蓄えられるために、後述するように、一次コイルＦＮの一方のコイル部分ＦＮ１を用いてエネルギ回生しても、他方のコイル部分ＦＮ２を用いて回生してもフェライトコア内に蓄えられた同じエネルギーを回生することになる。
【００２７】
直流電圧源Ｖｉｎは、コンバータトランスＴの中間タップＩＴ１とグランド側との間に接続されている。直流電圧源Ｖｉｎの正極は、前記中間タップＩＴ１に、また、その負極は、グランド側に接続されている。第１平滑コンデンサＣ１は、直流電圧源Ｖｉｎに並列に接続されている。コンバータトランスＴの一次コイルＦＮにおいて、前記第１コイル部分ＦＮ１のコイル巻数と、前記第２コイル部分ＦＮ２のコイル巻数とは同じである。
【００２８】
コンバータトランスＴの二次コイルＳＮも、中間タップＩＴ２を有する。コンバータトランスＴの二次コイルＳＮの一端側と他端側は、それぞれ、第１整流ダイオードＤ１、第２整流ダイオードＤ２を介して共通に接続されるとともに、チョークコイルＬを介して一方の出力端子ＯＵＴ１に接続されている。コンバータトランスＴの中間タップＩＴ２は、他方の出力端子ＯＵＴ２に接続されている。第２平滑コンデンサＣ２は、両出力端子ＯＵＴ１、ＯＵＴ２間に並列に接続されている。
【００２９】
ＳＣ１は、第１スナバ回路、ＳＣ２は、第２スナバ回路である。両スナバ回路ＳＣ１，ＳＣ２によって、本実施形態のプッシュプルコンバータに対する電力回生回路が構成される。なお、この電力回生回路は、サージ電圧の抑制という観点からはサージ電圧抑制回路と言ってもよく、本発明はその名称に限定されるものではない。
【００３０】
第１スナバ回路ＳＣ１は、コンバータトランスＴの一次コイルＦＮのコイル部分ＦＮ１に並列に接続される第１充放電素子としての第１スナバコンデンサＣ３と、第１スナバコンデンサＣ３と中間タップＩＴ１との間に接続されて一次コイルＦＮの一端側ａ１の電圧上昇に応答して導通する導通素子としての第１スナバダイオードＤ３と、第１スナバコンデンサＣ３と第１スナバダイオードＤ３との第１接続部ｂ１とグランド側（第１平滑コンデンサＣ１のグランド側と共通するグランド側で、以下のグランド側はすべて共通グランド側である）との間に接続されて第１接続部ｂ１の電圧降下に応答して導通する導通素子としての第２スナバダイオードＤ４とを含む。この第１スナバダイオードＤ３と第２スナバダイオードＤ４とで、第１スナバコンデンサＣ３に対して、第１スイッチ素子ＦＥＴ１がオンからオフに転移するときに一次コイルＦＮ側に蓄積されているエネルギを充電させ、第２スイッチ素子ＦＥＴ２がオンからオフに転移するときにその充電エネルギを第１平滑コンデンサＣ１に充電させる第１充放電経路を構成する。
【００３１】
第２スナバ回路ＳＣ２は、コンバータトランスＴの一次コイルＦＮのコイル部分ＦＮ２に並列に接続される第２充放電素子としての第２スナバコンデンサＣ４と、第２スナバコンデンサＣ４と中間タップＩＴ１との間に接続されて一次コイルＦＮの他端側ａ２の電圧上昇に応答して導通する導通素子としての第３スナバダイオードＤ５と、第２スナバコンデンサＣ４と第３スナバダイオードＤ５との第２接続部ｂ２と第１平滑コンデンサＣ１のグランド側との間に接続されて第２接続部ｂ２の電圧降下に応答して導通する導通素子としての第４スナバダイオードＤ６とを含む。この第３スナバダイオードＤ５と第４スナバダイオードＤ６とで、第２スナバコンデンサＣ４に対して、第２スイッチ素子ＦＥＴ２がオンからオフに転移するときに一次コイルＦＮ側に蓄積されているエネルギを充電させ、第１スイッチ素子ＦＥＴ１がオンからオフに転移するときにその充電エネルギを第１平滑コンデンサＣ１に充電させる第２充放電経路を構成する。
【００３２】
図２を参照して、上記構成を有するプッシュプルコンバータの動作を説明する。図２において、ＶＧ１は、第１スイッチ素子ＦＥＴ１のゲート電圧、ＶＧ２は、第２スイッチ素子ＦＥＴ２のゲート電圧、Ｖｄ２は、第２スイッチ素子ＦＥＴ２のドレイン電圧、Ｖｄ１は、第１スイッチ素子ＦＥＴ１のドレイン電圧、Ｉｄ１は、第１スイッチ素子ＦＥＴ１のドレイン電流、Ｉｄ２は、第２スイッチ素子ＦＥＴ２のドレイン電流、ＶＳ１は、コンバータトランスＴの二次コイルＳＮの一端側の電圧、ＶＳ２は、コンバータトランスＴの二次コイルＳＮの他端側の電圧、Ｖｏｕｔは、出力端子ＯＵＴ１、ＯＵＴ２間の出力電圧、ＩＬは、チョークコイルＬを流れる出力電流を示す。波形のハイレベルはアクティブであることを示す。
【００３３】
第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２は、それぞれのゲートに印加される第１ゲート電圧ＶＧ１、第２ゲート電圧ＶＧ２のハイレベル化に応答してオンする。第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２は、それぞれのゲートに印加される第１ゲート電圧ＶＧ１、第２ゲート電圧ＶＧ２のローレベル化に応答してオフする。このように第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２は、図２に示される第１ゲート電圧ＶＧ１と第２ゲート電圧ＶＧ２の変化に応答動作する。つまり、図２に従うと、第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２は共にオフしている期間を挟んで交互にオンオフする。
【００３４】
第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２とが共にオフしているときについて説明する。コンバータトランスＴの一次コイルＦＮにおいて、その中間タップＩＴ１から一端側ａ１までのコイル部分ＦＮ１の電圧をＶｐ１、コンバータトランスＴの一次コイルＦＮの中間タップＩＴ１から他端側ａ２までのコイル部分ＦＮ２の電圧をＶｐ２とする。
【００３５】
このとき、第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２には共にドレイン電流Ｉｄ１，Ｉｄ２が流れないから、それぞれのドレイン電圧Ｖｄ１，Ｖｄ２は直流電圧源Ｖｉｎの値つまりＶｄ１＝Ｖｄ２＝Ｖｉｎとなる。
【００３６】
次に、第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２が共にオフする期間の後に、第１スイッチ素子ＦＥＴ１がオンするときについて説明する。このとき、第１スイッチ素子ＦＥＴ１のドレイン電圧Ｖｄ１はゼロとなるから、一方のコイル電圧Ｖｐ１は−Ｖｉｎとなるとともに、他方のコイル電圧Ｖｐ２は、コイル電圧Ｖｐ１の極性とは逆の極性となる結果、−Ｖｐ１＝Ｖｉｎとなる。つまり、第２スイッチ素子ＦＥＴ２のドレイン電圧Ｖｄ２は、Ｖｉｎ＋Ｖｐ２＝Ｖｉｎ＋Ｖｉｎ＝２Ｖｉｎとなる。
【００３７】
次に、第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２が共にオフする期間の後に、第２スイッチ素子ＦＥＴ２がオンするときは、前記とは逆で、第１スイッチ素子ＦＥＴ１のドレイン電圧Ｖｄ１は２Ｖｉｎとなる。このとき、第２スイッチ素子ＦＥＴ２のドレイン電圧Ｖｄ１はゼロである。
【００３８】
このようにして第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２それぞれのドレイン電圧Ｖｄ１，Ｖｄ２はゼロ、Ｖｉｎ、２Ｖｉｎに変化するとともに、それぞれのドレイン電流Ｉｄ１，Ｉｄ２もそれに応じて流れる。
【００３９】
コンバータトランスＴの二次コイルＳＮのコイル電圧ＶＳ１、ＶＳ２は、整流ダイオードＤ１，Ｄ２で整流された後、チョークコイルＬと第２平滑コンデンサＣ２とにより平滑され、両出力端子ＯＵＴ１，ＯＵＴ２間に出力電圧Ｖｏｕｔとして出力される。このときのチョークコイルＬを通る出力電流ＩＬは、図２に示されるように変化する。
【００４０】
ここで、図２では、第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２それぞれがオンからオフに転移するときに、それぞれのドレイン電圧Ｖｄ１，Ｖｄ２はオーバーシュートする。これは、例えば、第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２が共にオフの状態から第１スイッチ素子ＦＥＴ１のみがオンするとき、直流電圧源Ｖｉｎの電流が、コンバータトランスＴの一次コイルＦＮを通過し、さらに第１スイッチ素子ＦＥＴ１のソース・ドレインを通過してグランド側へと流れる。このとき、コイル部分ＦＮ１のインダクタンス成分に前記通過電流に応じたエネルギが蓄積されている。そのため、第１スイッチ素子ＦＥＴ１が前記オンからオフに転移して第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２とが共にオフに転移しようとする瞬間に、コイル部分ＦＮ１のインダクタンス成分に蓄積されていたエネルギが、高い電圧を発生して放電しようとする。しかし、第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２は共にオフとなるから、ドレイン電流Ｉｄ１，Ｉｄ２が流れず、それぞれのドレイン電圧Ｖｄ１，Ｖｄ２は直流電圧源Ｖｉｎの値つまりＶｄ１＝Ｖｄ２＝Ｖｉｎとなるはずが、第１スイッチ素子ＦＥＴ１のドレイン電圧Ｖｄ１は、前記エネルギの発生によりＶｉｎの値以上にオーバーシュートする。一方、コイル部分ＦＮ２には、コイル部分ＦＮ１とは極性が逆で同じ電圧が発生する結果、第２スイッチ素子ＦＥＴ２のドレイン電圧Ｖｄ２はアンダーシュートする。このようなオーバーシュートは、実際、完全に抑制することは困難であり、図２で示されるオーバーシュート量は、本実施形態のスナバ回路ＳＣ１，ＳＣ２により、抑制された状態、つまり、２Ｖｉｎ以下に抑制されて、第１スイッチ素子ＦＥＴ１や第２スイッチ素子ＦＥＴ２が降伏したりしない状態で示されている。
【００４１】
次に、図１、図２、特に図３（ａ）（ｂ）および図４を参照して、本実施の形態の第１、第２スナバ回路ＳＣ１，ＳＣ２の動作を説明する。図３（ａ）は、第１スイッチ素子ＦＥＴ１がオンからオフに転移するときの、また、図３（ｂ）は、第２スイッチ素子ＦＥＴ２がオンからオフに転移するときの要部の充放電経路を示す。
【００４２】
図４において、ＶＧ１，ＶＧ２，Ｖｄ１，Ｖｄ２は、前述されているのと同じ電圧波形であり、それぞれの電圧波形の変化は前述したので省略する。Ｉｃ１は、第１スナバ回路ＳＣ１の第１スナバコンデンサＣ３を流れる電流、Ｉｃ２は、第２スナバ回路ＳＣ２の第２スナバコンデンサＣ４を流れる電流、Ｉｒ１は、第１スナバ回路ＳＣ１の第２スナバダイオードＤ４を流れる電流、Ｉｒ２は、第２スナバ回路ＳＣ２の第４スナバダイオードＤ６を流れる電流である。
【００４３】
（１）第１スイッチ素子ＦＥＴ１がオンで、第２スイッチ素子ＦＥＴ２がオフのとき（図４の期間▲１▼）：
第１ゲート電圧ＶＧ１がハイレベルとなって第１スイッチ素子ＦＥＴ１がオンし、第２ゲート電圧ＶＧ２がローレベルとなって第２スイッチ素子ＦＥＴ２がオフしている期間▲１▼においては、第１スイッチ素子ＦＥＴ１のドレイン電圧Ｖｄ１はゼロとなり、第２スイッチ素子ＦＥＴ２のドレイン電圧Ｖｄ２は、２Ｖｉｎとなっている。
【００４４】
このような状態においては、第２スナバ回路ＳＣ２の第２スナバコンデンサＣ４は、Ｖｃ２＝Ｖｉｎに充電されている。
【００４５】
この充電について説明すると、この期間▲１▼以前の第１スイッチ素子ＦＥＴ１および第２スイッチ素子ＦＥＴ２が共にオフの状態においては、それぞれのドレイン電圧Ｖｄ１，Ｖｄ２は共にＶｉｎとなっている。この状態で、第１スイッチ素子ＦＥＴ１がオフからオンに立ち上がって期間▲１▼に転移する瞬間に、第１スイッチ素子ＦＥＴ１のドレイン電圧Ｖｄ１がゼロに、第２スイッチ素子ＦＥＴ２のドレイン電圧Ｖｄ２が２Ｖｉｎとなる。そのため、第２スナバ回路ＳＣ２の第２スナバコンデンサＣ４は、図１の矢印向きの電流Ｉｃ２により、Ｖｃ２＝Ｖｉｎに充電される。この場合、第２スナバコンデンサＣ４はその一方側電極つまりコンバータトランスＴの一次コイルＦＮの他端側ａ２が高い電位となる向きに充電される。
【００４６】
（２）第２スイッチ素子ＦＥＴ２がオフの状態を維持し、第１スイッチ素子ＦＥＴ１が前記（１）のオン状態からオフに転移するとき（期間▲１▼から期間▲２▼に転移するとき）：
この転移の瞬間においては、前記した理由でもって、第１スイッチ素子ＦＥＴ１のドレイン電圧Ｖｄ１はオーバーシュートして２Ｖｉｎ以上の高い電圧に変化しようとする一方、第２スイッチ素子ＦＥＴ２のドレイン電圧Ｖｄ２はゼロ付近までアンダーシュートする。
【００４７】
その結果、コンバータトランスＴにおける一次コイルＦＮの一端側ａ１の電圧が高くなるために、第１スナバ回路ＳＣ１の第１スナバダイオードＤ３が導通する。これによって、コンバータトランスＴの第１コイル部分ＦＮ１と第１スナバコンデンサＣ３と第１スナバダイオードＤ３との間に図３（ａ）で示すような矢印方向の充電経路（閉回路）ＬＰ１が構成される。第１スナバコンデンサＣ３は、この充電経路ＬＰ１内の充電電流Ｉｃ１で充電される。
【００４８】
一方、第２スナバ回路ＳＣ２の第２スナバコンデンサＣ４は、Ｖｃ２＝Ｖｉｎに充電されているから、一次コイルＦＮの他端側ａ２の電圧がアンダーシュートによりゼロ近くまで低下すると、第２スナバコンデンサＣ４の他方側電極つまり接続部ｂ２の電圧は−Ｖｉｎにまで低下する。その結果、第４スナバダイオードＤ６が導通し、第２スナバコンデンサＣ４と第２コイル部分ＦＮ２と第１平滑コンデンサＣ１と第４スナバダイオードＤ６と第２スナバコンデンサＣ４との間に同じく図３（ａ）で示すような矢印向きの放電経路（閉回路）ＬＰ２が構成される。これにより、第４スナバダイオードＤ６を通して第２スナバコンデンサＣ４に電流Ｉｒ２が流れ込み、第２スナバコンデンサＣ４は放電させられる。この結果、第１スイッチ素子ＦＥＴ１のドレイン電圧Ｖｄ１のオーバーシュートは第１スイッチ素子ＦＥＴ１が降伏しない電圧に抑制されると同時に、その抑制されたサージ電圧分は、第１平滑コンデンサＣ１にエネルギ回生されることになる。
【００４９】
このエネルギ回生をさらに詳しく説明する。
【００５０】
第１スナバ回路ＳＣ１と第２スナバ回路ＳＣ２それぞれは、それ自体、サージ電圧を完全に無くすことを目的とするものではなく、そのサージ電圧を第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２それぞれの耐圧電圧以下に抑制することにその目的がある。従来のようなスナバ抵抗とスナバコンデンサとの直列回路から構成されているスナバ回路の場合、スナバコンデンサに対する充電と放電の電流は、そのスナバ抵抗でそのほとんどが熱エネルギに変えられて消費されてしまい、その消費されたエネルギ分が無駄な電力消費として電力変換効率を低下させる要因となっている。
（３）前記（２）の転移が経過した後の期間▲２▼：
この期間▲２▼は、第１ゲート電圧ＶＧ１、第２ゲート電圧ＶＧ２共にローレベルとなって第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２が共にオフとなっいる。この期間▲２▼では、第１スイッチ素子ＦＥＴ１と第２スイッチ素子ＦＥＴ２それぞれのドレイン電圧Ｖｄ１は共にＶｉｎとなっている。
（４）前記（３）の後の期間▲３▼：
この期間は、前記（１）の期間▲１▼の逆であり、第２ゲート電圧ＶＧ２がハイレベルとなって第２スイッチ素子ＦＥＴ２がオンし第２スイッチ素子ＦＥＴ２のドレイン電圧Ｖｄ２はゼロとなり、第１スイッチ素子ＦＥＴ１のドレイン電圧Ｖｄ１は、２Ｖｉｎとなっている。この状態においては、第１スナバ回路ＳＣ１の第１スナバコンデンサＣ３は、Ｖｃ２＝Ｖｉｎに充電されている。
（５）第１スイッチ素子ＦＥＴ１がオフの状態を維持し、第２スイッチ素子ＦＥＴ２が前記（４）のオン状態からオフに転移するとき（期間▲３▼から期間▲４▼に転移するとき）：
この転移のときは前記（２）とは逆となる。つまり、第２スイッチ素子ＦＥＴ２のドレイン電圧Ｖｄ１はオーバーシュートして２Ｖｉｎ以上の高い電圧に変化しようとする一方、第１スイッチ素子ＦＥＴ１のドレイン電圧Ｖｄ２はゼロ付近までアンダーシュートする。
【００５１】
その結果、コンバータトランスＴにおける一次コイルＦＮの他端側ａ２の電圧が高くなるために、第２スナバ回路ＳＣ１の第２スナバダイオードＤ５が導通する結果、コンバータトランスＴのコイル部分ＦＮ２と第２スナバコンデンサＣ４と第３スナバダイオードＤ５との間に図３（ｂ）で示すような矢印向きの充電経路（閉回路）ＬＰ３が構成される。これによって、第２スナバコンデンサＣ４は、充電電流Ｉｃ２で充電される。
【００５２】
一方、第１スナバ回路ＳＣ１の第１スナバコンデンサＣ３は、Ｖｃ１＝Ｖｉｎに充電されているから、一次コイルＦＮの一端側ａ１の電圧がアンダーシュートによりゼロ近くまで低下すると、第１スナバコンデンサＣ３の他方側電極つまり接続部ｂ１の電圧は−Ｖｉｎにまで低下する。その結果、第２スナバダイオードＤ４が導通する結果、第１スナバコンデンサＣ３と第１コイル部分ＦＮ１と第１平滑コンデンサＣ１と第２スナバダイオードＤ４との間に図３（ｂ）で示すような矢印向きの放電経路（閉回路）ＬＰ４が構成される。これにより、第２スナバダイオードＤ４を通して第１スナバコンデンサＣ３に電流Ｉｒ１が流れ込み、第１スナバコンデンサＣ３は放電させられるとともに、この放電エネルギは、第１平滑コンデンサＣ１に充電される。この結果、第２スイッチ素子ＦＥＴ２のドレイン電圧Ｖｄ２のオーバーシュートは第２スイッチ素子ＦＥＴ２が降伏しない電圧に抑制されると同時に、その抑制されたサージ電圧分は、第１平滑コンデンサＣ１にエネルギ回生されることになる。
【００５３】
本実施形態の場合、第１スナバ回路ＳＣ１と第２スナバ回路ＳＣ２それぞれの第１スナバコンデンサＣ３、第２スナバコンデンサＣ４からの放電電流は、第１平滑コンデンサＣ１に充電される。そして、第１平滑コンデンサＣ１に充電された電荷は、次に、第１スイッチ素子ＦＥＴ１あるいは第２スイッチ素子ＦＥＴ２がオンするときに、コンバータトランスＴに流れる電流として再利用されることになる。
【００５４】
以上のように本実施形態の場合、第１スイッチ素子ＦＥＴ１や第２スイッチ素子ＦＥＴ２がオンからオフに転移する瞬間にそれぞれのドレイン電圧Ｖｄ１，Ｖｄ２がオーバーシュートするのを所定の電圧以下に抑制すると同時に、その抑制した電圧をエネルギとして回生できるから、電力変換効率が向上する。
【００５５】
図５は、本発明の他の実施の形態に係るプッシュプルコンバータの全体回路図、図６は、図５の回路の要部の動作波形を拡大して示す波形図である。図５において、図１と対応する部分には同一の符号を付し、その同一の符号に係る部分の説明は省略する。この実施の形態で特徴する構成は、第１スナバ回路ＳＣ１と第２スナバ回路ＳＣ２それぞれの第２スナバダイオード、第４スナバダイオードに並列にコンデンサを接続したことである。
【００５６】
図６において、Ｉｃ１、Ｉｃ１’は、それぞれ、図１、図４それぞれの第１スナバ回路ＳＣ１の第１スナバコンデンサＣ３に流れる電流、Ｉｒ１、Ｉｒ１’は、それぞれ、図１、図４それぞれの第１スナバ回路ＳＣ１の第２スナバダイオードＤ３に流れる電流を示す。なお、図６には示されないが、図５の第２スナバ回路ＳＣ２の第２スナバコンデンサＣ４に流れる電流Ｉｃ２’は、電流Ｉｃ１’と位相が１８０度異なる電流となり、図５の第２スナバ回路ＳＣ２の第４スナバダイオードＤ６に流れる電流Ｉｒ２’は、電流Ｉｒ１’と位相が１８０度異なる電流となるので、その図示を省略している。
【００５７】
図５の回路によれば、第１スイッチ素子ＦＥＴ１や第２スイッチ素子ＦＥＴ２がそれぞれオンからオフの転移の瞬間からエネルギ回生のための電流Ｉｒ１’、Ｉｒ２’が流れており、それだけ、サージ電圧の抑制が早まる。そのため、第１スイッチ素子ＦＥＴ１や第２スイッチ素子ＦＥＴ２に性能に優れたＭＯＳＦＥＴを用いることができて好ましい。
【００５８】
【発明の効果】
本発明によれば、サージ電圧を抑制する場合におけるエネルギ損失を減らして電力の変換効率を改善できるようになる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るプッシュプルコンバータの回路図
【図２】図１の回路の動作波形を示す図
【図３】図１の要部に係り、（ａ）は第１スナバ回路の第１スナバコンデンサが充電し、第２スナバ回路の第２スナバコンデンサが放電するとき、（ｂ）は第１スナバ回路の第１スナバコンデンサが放電し、第２スナバ回路の第２スナバコンデンサが充電するときの動作説明に供する図
【図４】図３の動作の説明に供する波形図
【図５】本発明の他の実施形態に係るプッシュプルコンバータの回路図
【図６】図５の動作の説明に供する波形図
【図７】従来のプッシュプルコンバータの回路図
【図８】図７の回路の動作波形を示す図
【符号の説明】
ＦＥＴ１　第１スイッチ素子
ＦＥＴ２　第２スイッチ素子
Ｔ　　コンバータトランス
ＳＣ１　第１スナバ回路
ＳＣ２　第２スナバ回路
【図１】
2004056840.tif 000003
【図２】
2004056840.tif 000004
【図３】
2004056840.tif 000005
【図４】
2004056840.tif 000006
【図５】
2004056840.tif 000007
【図６】
2004056840.tif 000008
【図７】
2004056840.tif 000009
【図８】
2004056840.tif 000010