(57)【要約】【課題】送信機の低消費電力化による小型化及び軽量化を図る、高効率増幅かつ線形増幅を可能にする電力増幅器を提供する。【解決手段】送信信号を入力し、べき級数モデルにより前置歪処理を行うディジタルプリディストータと、ディジタルプリディストータ出力を入力するディジタル／アナログ変換器と、ディジタル／アナログ変換器から出力されるアナログ信号をアップコンバートする周波数変換器と、周波数変換器から出力されたアナログ信号を入力し、該アナログ信号の閾値以下の成分を電力増幅する平均電力増幅器と該閾値以上の成分を電力増幅するピーク電力増幅器によりなるドハティ型増幅器と、から構成される。【選択図】図２
2004289504.tif 000002
【特許請求の範囲】
【請求項１】
送信信号を入力し、べき級数モデルにより前置歪処理を行うディジタルプリディストータと、
ディジタルプリディストータ出力を入力するディジタル／アナログ変換器と、
ディジタル／アナログ変換器出力の周波数変換されたアナログ信号を入力し、該アナログ信号の閾値以下の成分を電力増幅する平均電力増幅器と該閾値以上の成分を電力増幅するピーク電力増幅器により構成されるドハティ型増幅器により構成されることを特徴とする高効率線形電力増幅器。
【請求項２】
請求項１に記載の高効率線形電力増幅器において、
ディジタルプリディストータの入力信号としてパイロット信号を生成するパイロット信号発生器と、
ドハティ型増幅器出力にてパイロット信号を抽出するパイロット信号抽出器と、
抽出されたパイロット信号を検出するパイロット信号検出器と、
検出されたパイロット信号からべき級数モデル化されたプリディストータのパラメータを制御する制御器から構成される高効率線形電力増幅器。
【請求項３】
請求項１又は２の高効率線形送信電力増幅器において、
ディジタルプリディストータは、
ディジタルプリディストータ入力信号を遅延回路と歪発生回路に分配する分配器と、
歪発生経路の遅延時間を設定するメモリにより構成される遅延経路と、
べき級数の奇数次成分を発生する各奇数次歪発生器と、該歪発生器にて発生した歪信号に周波数特性を与える第一周波数特性補償器と、該第一周波数特性補償器出力にて振幅及び位相を調整するベクトル調整器にて構成される各奇数次歪発生経路と、
遅延経路と各奇数次歪発生経路の信号を合成する合成器にて構成されることを特徴とする高効率線形電力増幅器。
【請求項４】
請求項３に記載の高効率線形電力増幅器において、
ディジタルプリディストータは、
ディジタルプリディストータ入力信号を遅延経路と歪発生経路に分配する分配器と歪発生経路の各奇数次歪発生器の間に、歪発生器にて発生した歪信号に周波数特性を与える第二周波数特性補償器をさらに具備することを特徴とする高効率線形電力増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信用送信機に用いられるディジタルプリディストータとドハティ型増幅器を備えた高効率線形電力増幅器に関する。
【０００２】
【従来の技術】
動作点の異なる増幅器を組み合わせるドハティ型増幅器が知られている（非特許文献１）。
ドハティ型増幅器の基本構成を図１に示す。入力される変調波信号の振幅側に閾値を設定し、閾値以上において動作するピーク増幅器と呼ばれる増幅器と、閾値以下で常に動作するキャリア増幅器により構成される。閾値以下ではキャリア増幅器出力信号がドハティ型増幅器の出力信号となる。閾値以上ではキャリア増幅器とピーク増幅器の出力信号の和がドハティ型増幅器の出力信号となる。
このピーク増幅器による閾値以上の信号成分の注入効果により、ドハティ型増幅器の飽和出力から注入した信号成分だけ拡大する。この拡大効果は、同じ飽和出力の増幅器に比較して出力バックオフ圧縮効果となる。例えば、出力バックオフ３ｄＢ圧縮可能なドハティ型増幅器の１ｄＢ利得圧縮点での効率ｘ％は従来の増幅器の出力バックオフ０ｄＢに相当する効率である。このように、ドハティ型増幅器は高効率増幅を可能にしている。
今日、移動通信に代表される無線通信方式には線形変調方式が適用されており、移動通信用送信増幅器には高効率増幅かつ線形増幅が求められている。高効率増幅動作の可能なドハティ型増幅器は、無線通信用送信機の低消費電力化に有効である。
【０００３】
しかしながら、ドハティ型増幅器は二つの異なる動作点の増幅器を並列接続して構成していることから、従来のＡ級またはＡＢ級増幅器と比較して出力バックオフ圧縮量に相当する線形性の劣化がある。また、ドハティ型増幅器のピーク電力増幅器は平均電力増幅器の１ｄＢ利得圧縮点以上の利得低下した領域のみで動作する。このため、出力バックオフ法による増幅器設計では、高効率増幅する送信出力電力の領域で所定の線形増幅を行うことが困難であった。従って、１ｄＢ利得圧縮点付近で高い非線形歪抑圧量を達成する非線形歪補償技術をドハティ型増幅器に適用した線形増幅器を構成することが必須となる。
これまでに、発明者らはドハティ型増幅器を主増幅器に適用したフィードフォワード増幅器構成を提案している（特許文献１）。ＬｅｉｚｅｒｏｖｉｃｈらはＣａｒｔｅｓｉａｎフィードバックと組み合わせた構成を提案している（特許文献２）。これらは、ドハティ型増幅器の高効率増幅を有効に活用するために線形化回路を新たに付加している。
【０００４】
【特許文献１】
特開２０００−２８６６４５
【特許文献２】
Ｕｎｉｔｅｄ  Ｓｔａｔｅｓ  Ｐａｔｅｎｔ  Ｎｏ．５，８８０，６３３
【非特許文献１】
Ｗ．Ｈ．Ｄｏｈｅｒｔｙ，“Ａ  ｎｅｗ  ｈｉｇｈ  ｅｆｆｉｃｉｅｎｃｙ  ｐｏｗｅｒ  ａｍｐｌｉｆｉｅｒ  ｆｏｒ  ｍｏｄｕｌａｔｅｄ  ｗａｖｅｓ”，Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ｔｈｅ  ＩＲＥ，ｖｏｌ．２４，  ｎｏ．９，  ｐｐ．１１６３−１１８２，１９３６．
【０００５】
【発明が解決しようとする課題】
ドハティ型増幅器を主増幅器とするフィードフォワード増幅器の効率は、補助増幅器のため十分にドハティ型増幅器の出力バックオフ圧縮効果を十分に活用できない課題がある。また、Ｃａｒｔｅｓｉａｎフィードバックを用いた構成では安定した自動制御を行うには少なくとも変調波の４倍以上の帯域幅を必要とするため、広帯域にて高い歪補償を達成する課題があった。このように、所定の線形性を達成しつつ高効率増幅を可能にする構成が必要とされていた。また、装置構成上の観点からなるべく簡易な増幅器構成が望ましい。
所定の線形性を達成するために電力増幅器の出力バックオフは変調方式のクレストファクタを考慮して決定される。電力増幅器の効率をより高めるためには、出力バックオフをなるべ少なくできる増幅器構成が必要となる。これまで、ドハティ型増幅器の出力バックオフ圧縮効果を有効に活用できる線形化回路構成を明らかにする課題があった。
【０００６】
【課題を解決するための手段】
本発明では上記課題を上記請求項にて解決する。
ドハティ型増幅器の線形化にディジタル信号処理によるプリディストータ（ディジタルプリディストータ）を用いる。
基本構成は、べき級数型ディジタルプリディストータと、ディジタル／アナログ変換器と、周波数変換器と、ドハティ型増幅器を含む電力増幅器と、電力増幅器出力信号を抽出する抽出器と、抽出した信号をダウンコンバートする周波数変換器と、アナログ／ディジタル変換器と、抽出した信号から歪成分を検出する検出器と、検出した歪成分を所定値以下にするようにディジタルプリディストータを制御する制御器から構成される。
ディジタルプリディストータの制御を容易にするために、ディジタルプリディストータの入力側にパイロット信号発生器を基本構成に備える。パイロット信号には、等振幅の二波のＣＷ（ｃｏｎｔｉｎｕｏｕｓ  ｗａｖｅ）と、狭帯域変調波信号のいずれかが適用される。
【０００７】
電力増幅器にて発生する歪成分の周波数特性を補償するために、ディジタルプリディストータの歪成分発生器に周波数特性補償器をさらに具備する。
ディジタルプリディストータには、べき級数型を適用する。べき級数モデルによる歪成分は、奇数次歪成分の線形和にて表記される。このため、パイロット信号にてそれぞれの奇数次歪成分を直接抽出することで、Ｃａｒｔｅｓｉｎフィードバック制御法やルックアップテーブル型ディジタルプリディストータと比較してより効率よく歪成分を抑圧できる。パイロット信号はトーン信号などの送信信号よりも十分に狭帯域である。このため、負帰還制御の応答時間は十分にとれる。
ドハティ型増幅器の出力バックオフ圧縮効果は、クレストファクタの大きい変調方式でも電力増幅器の高効率化を可能にする。この動作領域における非線形性は、ディジタルプリディストータにて補償される。さまざまな線形化回路において、プリディストータ構成はフィードフォワード構成と比較して電力増幅器をより高い効率にて動作できる。ドハティ型増幅器とディジタルプリディストータの組み合わせは、それぞれの持つ効果を相乗できる。
【０００８】
【発明の実施の形態】
（高効率線形電力増幅器）
図２に本発明の第一実施例を示す。
第一実施例は、パイロット信号発生器と、送信信号とパイロット信号を加算する加算器と、ディジタルプリディストータと、前置歪処理された信号をアナログ信号に変換するディジタル／アナログ変換器と、ミキサと局部発振器と帯域通過フィルタ（ＢＰＦ）で構成される周波数変換器と、ドハティ型増幅器と、パイロット信号を抽出するパイロット信号抽出器と、抽出されたパイロット信号をベースバンドに周波数変換するミキサと局部発振器と帯域通過フィルタ（ＢＰＦ）で構成される周波数変換器と、その信号をディジタル信号に変換するアナログ／ディジタル変換器と、ディジタルプリディストータを制御する制御器から構成される。
【０００９】
パイロット信号には等振幅、異なる周波数の２波の搬送波を用いる。ディジタルプリディストータでは、送信信号とパイロット信号に対して前置歪処理を行う。ディジタルプリディストータ出力信号はディジタル／アナログ変換器にてディジタル信号からアナログ信号に変換される。その後、ディジタル／アナログ変換器出力信号は周波数変換器にて所定の周波数帯域に周波数変換される。ディジタル／アナログ変換器からドハティ型増幅器までにプリアンプなどを含んでもよい。送信信号とパイロット信号はドハティ型増幅器にて電力増幅される。
パイロット信号抽出器はドハティ型増幅器出力のうちのパイロット信号を抽出する。送信信号とパイロット信号がそれぞれ異なる周波数に設定される場合、パイロット信号抽出器は方向性結合器または電力分配器とパイロット信号の設定される周波数用の帯域通過フィルタにて構成される。抽出されたパイロット信号は周波数変換器にてベースバンド帯域に周波数変換される。ベースバンド変換されたパイロット信号はアナログ／ディジタル変換器にてディジタル信号に変換される。制御器では、ディジタル化された奇数次歪成分のパイロット信号を用いて、そのパイロット信号のレベルが最小となるようにディジタルプリディストータのパラメータ制御を行う。
パイロット信号の帯域幅は送信信号の帯域幅よりも十分に狭帯域であり、その帯域幅はトーン信号のため高々数１００Ｈｚ以下である。トーン信号をパイロット信号に用いることで、従来のディジタルプリディストーション法及びＣａｒｔｅｓｉｎフィードバック制御法の課題であった負帰還制御の応答速度を低速にできるため、歪制御をより精度良く行うことが可能となる。１ｄＢ利得圧縮点付近の出力電力において、より精度良く歪補償を行えることから、この領域において高い歪抑圧量が得られる。また、従来のルックアップディジタルプリディストータと比較して、ルックアップテーブル用メモリを削減できることから、ディジタルプリディストータの構成を簡易にできる。このようにして、ドハティ型増幅器のピーク電力増幅器の動作する出力電力領域において、簡易かつ精度良く非線形歪を抑圧できる。
このようにして、ドハティ型増幅器のピーク電力増幅器の動作する送信出力電力領域で線形増幅を可能にできる。第一実施例の増幅器構成は、高効率線形増幅を可能にする。
【００１０】
図３に第二実施例を示す。
第二実施例はパイロット信号と送信信号をそれぞれ異なるディジタルプリディストータとディジタル／アナログ変換器にて構成する。パイロット信号抽出後のディジタルプリディストータの制御は同期して行う。第二実施例により、変換速度の遅いディジタル／アナログ変換器の適用を可能にする。第一実施例では送信信号とパイロット信号を一括してディジタル／アナログ変換を行う。このため、ディジタル／アナログ変換器には送信信号帯域幅とその外側に注入されるパイロット信号の帯域幅の和を所定のオーバーサンプリングを行うことができる動作速度が必要である。第二実施例では第一実施例の構成にて十分なオーバーサンプリングを得られない場合に有効である。
【００１１】
（ディジタルプリディストータ）
図４に第三実施例を示す。
第三実施例はディジタルプリディストータの構成に関する。第三実施例のディジタルプリディストータはべき級数モデルにて構成される。その構成は、入力信号を線形に伝達する経路と奇数次歪成分を与える経路がある。線形に伝達する経路は遅延用メモリにて構成される。奇数次歪成分を与える経路は各奇数次歪発生器と位相を制御する可変移相器と振幅を制御する可変利得器から構成される。可変移相器と可変利得器は一体としてベクトル制御器であってもよい。可変移相器と可変利得器の制御は制御器からの制御信号にて行う。遅延用メモリと各可変利得器の出力は加算器により加算されディジタル／アナログ変換器に入力される。
【００１２】
図５に第四実施例を示す。
第四実施例は第三実施例のディジタルプリディストータに電力増幅器の周波数特性を補償できる構成である。送信信号が広帯域になればなるほど、電力増幅器で発生する歪成分を広帯域に一様に抑圧することは難しくなる。電力増幅器で発生する歪成分の周波数特性は、入力側または出力側の非線形特性、例えばＦＥＴであればゲートソース間容量、相互コンダクタンス、ドレインコンダクタンスなどの周波数特性による。これまでのルックアップテーブル型ディジタルプリディストータの変換テーブルは特定の周波数のみをデータに設定していた。そこで各奇数次歪発生器の入力側に周波数特性補償器を設ける。周波数特性補償器にはＦＩＲフィルタまたはＦＦＴとベクトル調整器とＩＦＦＴを用いた構成がある。ＦＩＲフィルタ係数またはベクトル調整器の係数によって、いずれも各奇数次歪成分に任意の周波数特性を与えられる。第四実施例において、歪成分の周波数特性は電力増幅器の入力側の非線形特性によることを前提としている。
【００１３】
図６に第五実施例を示す。
第五実施例は第四実施例の周波数特性補償器を各奇数次歪発生器の出力側に設けている。第五実施例では主として電力増幅器出力側の周波数特性によることを前提としている。周波数特性補償器の構成は第四実施例と同一である。
【００１４】
図７に第六実施例を示す。
第六実施例は、第四実施例と第五実施例の周波数特性補償器をそれぞれ具備する場合である。第六実施例において、電力増幅器の非線形特性の周波数特性は入力側及び出力側にて生じる場合に適用できる。それぞれの周波数特性補償器の構成は第４実施例と同一である。
【００１５】
（制御器）
図８に第七実施例を示す。第七実施例はパイロット信号抽出後の各歪成分の検出器に関する実施例である。
第七実施例では７次歪成分までの構成を示しているが、次数は任意でよい。電力増幅器出力後に抽出されたパイロット信号はＲＦ帯からベースバンド帯に周波数変換器にて周波数変換される。アナログ／ディジタル変換器にてアナログ信号からディジタル信号に変換される。変換されたディジタル信号から、各奇数次歪成分を抽出するため各歪成分の周波数にあわせたフィルタ（各歪成分抽出用ＢＰＦ）を用いる。抽出された各奇数次歪成分は歪成分検出器と振幅・位相制御器にてディジタルプリディストータの対応する各奇数次ベクトル調整器または可変移相器と可変利得器を制御する。歪制御器はレベル検出器と位相検出器から構成される。レベル検出器は包絡線検波器またはダイオードによる電力検出器にて構成される。これらの構成により歪成分の振幅成分を検出する。位相検出器は、リミッタ増幅器と位相比較器により構成される。位相検出器入力信号はリミッタ増幅器により方形波にされる。位相比較器にて方形波の立ち上がりまたは立ち下がりの位置を位相比較器に設定されている位相と比較することで位相を検出する。また、レベル検出器及び位相検出器は直交復調器にて構成してもよい。歪成分を直交検波した信号の振幅成分及び位相成分を数値演算で算出することで制御用信号を得ることもできる。
【００１６】
図９に第八実施例を示す。第八実施例は第七実施例の周波数特性補償器を制御する構成を新たに含む。周波数特性補償器を制御するには、パイロット信号を所定の周波数帯域内にて掃引する必要がある。掃引されたパイロット信号は、図９にて掃引した周波数における各奇数次歪成分の振幅と位相を検出する。検出された振幅及び位相は、制御器に付帯するメモリに蓄積される。メモリには掃引した周波数点数分の振幅値及び位相値を保持する。この数値を用いてディジタルプリディストータの周波数特性補償器のパラメータを制御する。
【００１７】
（パイロット信号検出器）
図１０に第九実施例を示す。第九実施例はパイロット信号の検出器の実施例である。電力増幅器の出力にて複数の奇数次歪成分が重なっている。第九実施例は段階的に所定の歪成分以外を除去していく。例えば、３次歪成分を抽出するには、それ以外（５次、７次）の歪成分を除去する。第九実施例にそれを示す。このようにして、パイロット信号のある奇数次成分に他の奇数次成分が重なった場合に、所望の奇数次歪成分を抽出することを可能にする。
【００１８】
【発明の効果】
以上説明したように、本発明は以下の効果を持つ。
（１）簡易な構成であり、高効率増幅かつ線形増幅を可能にする増幅器構成を提供することができる。
（２）送信機の低消費電力化による小型化及び軽量化を図ることができる。
【図面の簡単な説明】
【図１】ドハティ型増幅器の基本構成を示す図。
【図２】本発明の高効率線形電力増幅器（第一実施例）の構成を示す図。
【図３】本発明の高効率線形電力増幅器（第二実施例）の構成を示す図。
【図４】本発明のディジタルプリディストータ（第三実施例）の構成を示す図。
【図５】本発明のディジタルプリディストータ（第四実施例）の構成を示す図。
【図６】本発明のディジタルプリディストータ（第五実施例）の構成を示す図。
【図７】本発明のディジタルプリディストータ（第六実施例）の構成を示す図。
【図８】本発明の制御器（第七実施例）の構成を示す図。
【図９】本発明の制御器（第八実施例）の構成を示す図。
【図１０】パイロット信号検出器（３次歪成分）の構成を示す図。
【図１】
2004289504.tif 000003
【図２】
2004289504.tif 000004
【図３】
2004289504.tif 000005
【図４】
2004289504.tif 000006
【図５】
2004289504.tif 000007
【図６】
2004289504.tif 000008
【図７】
2004289504.tif 000009
【図８】
2004289504.tif 000010
【図９】
2004289504.tif 000011
【図１０】
2004289504.tif 000012