(57)【要約】【課題】ゲート絶縁膜等に使用される熱酸化膜の絶縁耐圧を向上させ、デバイスの動作信頼性の向上を図る。【解決手段】半導体装置は、単結晶シリコン基板１上の所定の領域に形成されたシリコン酸化膜２、それと隣接する領域に単結晶シリコン基板１の表面を熱酸化して形成した熱酸化膜であるゲート絶縁膜３を備える。シリコン酸化膜２とゲート絶縁膜３との境界上には、表面が酸化された多結晶シリコン５（あるいは非晶質シリコン）が形成される。【選択図】        図１
2004266185.tif 000002
【特許請求の範囲】
【請求項１】
単結晶基板上の第１領域に形成された第１絶縁膜並びに前記第１領域に隣接する第２領域に形成された第２絶縁膜と、
前記第１絶縁膜と前記第２絶縁膜との境界に形成され、少なくとも表面部が酸化した多結晶または非晶質である所定の膜を備える
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１絶縁膜は、前記第２絶縁膜よりも厚く、
前記所定の膜は、前記第１絶縁膜の側面に形成されている
ことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置であって、
前記所定の膜は、前記境界において、前記第１絶縁膜と前記第２絶縁膜との間に挟まれた部分を有する
ことを特徴とする半導体装置。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置であって、
前記所定の膜の全体が酸化している
ことを特徴とする半導体装置。
【請求項５】
（ａ）単結晶基板上の第１領域に第１絶縁膜を形成する工程と、
（ｂ）前記単結晶基板の前記第１領域に隣接する第２領域表面を熱酸化して第２の絶縁膜を形成する工程と、
（ｃ）前記第１領域と前記第２領域との境界に、多結晶または非晶質である所定の膜を形成する工程と、
（ｄ）前記所定の膜の少なくとも表面部を熱酸化する工程とを備える
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法であって、
前記工程（ｃ）において、前記所定の膜は前記第１絶縁膜の側面に形成されることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法であって、
前記工程（ｃ）は、
前記工程（ａ）よりも後に行われ、且つ、
（ｅ）前記第１領域および前記第２領域上に、前記所定の膜を形成する工程と、
（ｆ）前記第１絶縁膜の側面にのみ前記所定の膜が残留するように、前記所定の膜の全面をエッチバックする工程とを含む
ことを特徴とする半導体装置の製造方法。
【請求項８】
請求項５から請求項７のいずれかに記載の半導体装置の製造方法であって、
前記工程（ｃ）は、前記工程（ｂ）よりも前に行われ、
前記工程（ｂ）と前記工程（ｄ）とは同一の工程で実行される
ことを特徴とする半導体装置の製造方法。
【請求項９】
請求項５から請求項８のいずれかに記載の半導体装置の製造方法であって、
前記工程（ｄ）において、前記所定の膜の全体が酸化される
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の絶縁膜構造に関するものであり、特に、単結晶基板の表面を熱酸化して形成した絶縁膜を有する半導体装置に関する。
【０００２】
【従来の技術】
ＭＯＳＦＥＴやＩＧＢＴ等、電界効果を利用して駆動する絶縁ゲート型素子を有する半導体装置は、シリコン等の単結晶基板上に形成されたゲート絶縁膜と、その上に形成されたゲート電極を有する構造となる。ゲート絶縁膜は、そのような半導体素子の性能に大きく影響を及ぼすものであり、デバイスの動作安定のためには、電界に対する耐性が強く（即ち、絶縁耐圧に優れ）、且つ膜厚が薄いことが望ましい。そのため、ゲート絶縁膜としては、膜質および膜厚の均一性に優れた熱酸化膜が使用されるのが一般的である。
【０００３】
例えば、ゲート絶縁膜の厚さが不均一であり、極度に薄い部分が一箇所でも存在すると、当該ゲート絶縁膜全体の絶縁耐圧が低下してしまう。特に近年、ゲート絶縁膜の薄膜化が進み、その問題は大きくなっている。
【０００４】
例えば、ゲート絶縁膜形状の凹凸を無くして絶縁耐圧を向上させる技術もある（例えば、特許文献１）。
【０００５】
【特許文献１】
特開平１−１３８７６０号公報（第２−３頁、第１図）
【０００６】
【発明が解決しようとする課題】
ゲート絶縁膜に使用される熱酸化膜は、酸素雰囲気での熱処理によって単結晶基板の表面と酸素を化学結合させることにより、当該単結晶基板の表面に薄く形成される。つまり熱酸化膜は、酸素と基板材料（例えばシリコン）の化学結合により生成されるので、単結晶基板の外部に露出していない部分には形成されない。また、何らかの遮蔽物により酸素あるいはそれと結合する基板材料が充分に供給されない部分には形成されにくい。
【０００７】
そのため、当該熱酸化膜を形成しようとする領域に、例えば先の工程で形成された他の絶縁膜が存在する場合、その絶縁膜近傍では熱酸化に必要な基板材料が供給されにくいため、熱酸化膜における当該絶縁膜との境界部分の膜厚が局部的に薄くなる。そのような熱酸化膜をゲート絶縁膜として使用した場合、高いゲート絶縁耐圧が得られず、半導体装置の動作安定の妨げとなり、動作信頼性の劣化を招く。
【０００８】
例えば、絶縁ゲート形素子の一つであるパワーＭＯＳＦＥＴの製造工程においては、半導体チップのエッジ部の耐電圧を保つための絶縁膜を単結晶シリコン基板上に形成した後で、それに接するゲート絶縁膜を熱酸化により形成する。そのため、ゲート絶縁膜の膜厚は、先に形成された絶縁膜との境界部分において局部的に薄くなり、上記の問題を招いていた。
【０００９】
本発明は以上のような課題を解決するためになされたものであり、ゲート絶縁膜等に使用される熱酸化膜の絶縁耐圧を向上させることにより、半導体装置の動作信頼性を向上させることを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る半導体装置は、単結晶基板上の第１領域に形成された第１絶縁膜並びに前記第１領域に隣接する第２領域に形成された第２絶縁膜と、前記第１絶縁膜と前記第２絶縁膜との境界に形成され、少なくとも表面部が酸化した多結晶または非晶質である所定の膜を備える。
【００１１】
また、本発明に係る半導体装置の製造方法は、（ａ）単結晶基板上の第１領域に第１絶縁膜を形成する工程と、（ｂ）前記単結晶基板の前記第１領域に隣接する第２領域表面を熱酸化して第２の絶縁膜を形成する工程と、（ｃ）前記第１領域と前記第２領域との境界に、多結晶または非晶質である所定の膜を形成する工程と、（ｄ）前記所定の膜の少なくとも表面部を熱酸化する工程とを備える。
【００１２】
【発明の実施の形態】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置の構造を示す図であり、絶縁ゲート型素子を有する半導体装置の一例を示している。この半導体装置は、単結晶シリコン基板１上の所定の領域にシリコン酸化膜２を有している。シリコン酸化膜２の例としては、半導体チップのエッジ部の耐電圧を保つための絶縁膜が挙げられる。単結晶シリコン基板１上のシリコン酸化膜２と隣接する領域には単結晶シリコン基板１の表面を熱酸化して形成した熱酸化膜であるゲート絶縁膜３が形成されている。
【００１３】
シリコン酸化膜２とゲート絶縁膜３との境界上には、表面が酸化された多結晶シリコン５が形成されている。図１における参照数字６は、多結晶シリコン５の酸化された部分（即ち、シリコン酸化膜）を示している。即ち、シリコン酸化膜６は、多結晶シリコン５の表面を熱酸化することにより得られたものである。ゲート絶縁膜３、ゲート電極４およびシリコン酸化膜６の上にはゲート電極４が形成される。シリコン酸化膜６は、多結晶シリコン５の表面を覆っており、図１に示すようにゲート絶縁膜３とゲート電極４とを繋いでいる。よって、単結晶シリコン基板１とゲート電極４との間は、シリコン酸化膜２とゲート絶縁膜３とシリコン酸化膜６とによって絶縁される。
【００１４】
以下、図１に示した半導体装置の製造方法を説明する。まず、図２（ａ）のように、単結晶シリコン基板１上の所定の領域にシリコン酸化膜２を形成する。通常、この工程に前後して、例えばトランジスタ形成のためのｐｎ接合の形成等を行うが、ここではその説明は省略し、本発明に関する工程のみを説明する。
【００１５】
次いで、単結晶シリコン基板１の表面を、酸素雰囲気で熱処理することで熱酸化し、ゲート絶縁膜３を形成する。このとき、シリコン酸化膜２の近傍では単結晶シリコン基板１からのシリコンが供給量が少なく、酸素とシリコンとの化学結合が充分に起こらない。そのため、図２（ｂ）の如くゲート絶縁膜３の膜厚は、シリコン酸化膜２との境界部分で局部的に薄くなる。従来は、このようなゲート絶縁膜３上に直接ゲート電極を形成していたため、ゲート絶縁膜３のシリコン酸化膜２との境界部分における絶縁耐圧が低くなり、デバイスの動作が不安定になる原因となっていた。
【００１６】
本実施の形態では、ゲート絶縁膜３を形成した後、図２（ｃ）のようにシリコン酸化膜２およびゲート絶縁膜３の上に多結晶シリコン５を形成する。そして図３（ａ）の如く、シリコン酸化膜２とゲート絶縁膜３との境界上にレジストマスク１０を形成し、当該レジストマスク１０をマスクとして多結晶シリコン５を選択的にエッチングすることでパターンニングする。その結果、図３（ｂ）のようにシリコン酸化膜２とゲート絶縁膜３との境界上に多結晶シリコン５が残る。そして図３（ｃ）のように当該多結晶シリコン５の表面を熱酸化することで、シリコン酸化膜６を形成する。多結晶シリコン５は単結晶のシリコンに比べて酸化スピードが速いため、比較的少ない時間の熱処理で、充分な厚さを有する絶縁耐圧の高いシリコン酸化膜６が得られる。
【００１７】
最後にゲート絶縁膜３、シリコン酸化膜６、シリコン酸化膜２の上に所定の材料（例えば、多結晶シリコンや金属等）によりゲート電極４を形成することでで、図１に示した半導体装置構造が得られる。
【００１８】
以上のように本実施の形態によれば、ゲート絶縁膜３の膜厚が局部的に薄くなるシリコン酸化膜２との境界部分を、充分な絶縁耐圧を有するシリコン酸化膜６が覆うように形成される。結果として、当該ゲート絶縁膜３の絶縁耐圧の劣化は抑えられ、半導体装置の動作安定に寄与でき、動作信頼性を向上させることができる。
【００１９】
また、本実施の形態においてシリコン酸化膜２とゲート絶縁膜３との境界に形成され、熱酸化処理により表面にシリコン酸化膜６が形成される多結晶シリコン５に替えて、非晶質シリコンを用いてもよい。多結晶シリコンは結晶間に隙間があり、結晶粒（グレイン）のサイズが不均一であるので、その表面に形成される熱酸化膜は、膜厚の不均一や亀裂が生じることによる絶縁耐圧の劣化が生じやすい。それに対し、非晶質シリコンは結晶粒が存在しないため、それにより形成された熱酸化膜は、膜厚の不均一や亀裂は生じにくい。つまり、上記多結晶シリコン５に替えて非晶質シリコンを用いることで、膜質の優れたシリコン酸化膜６を得ることができ、半導体装置の動作信頼性をさらに向上することができる。
【００２０】
＜実施の形態２＞
実施の形態１の製造方法では、ゲート絶縁膜３の絶縁耐圧の劣化は抑えられるものの、製造工程数が増加することが懸念される。そこで、本実施の形態では、より少ない工程で形成可能であり、且つ、実施の形態１と同様の効果を得ることができる半導体装置およびその製造方法を示す。
【００２１】
図４は、実施の形態２に係る半導体装置の構造を示す図である。同図において、図１と同様の要素には同一符号を付してあるので、ここでの詳細な説明は省略する。図１の構成とは、多結晶シリコン５およびシリコン酸化膜６の下方にゲート絶縁膜３が形成されていない点で異なる。即ち、多結晶シリコン５は、シリコン酸化膜２とゲート絶縁膜３との境界において、シリコン酸化膜２とゲート絶縁膜３との間に挟まれた部分を有する。
【００２２】
以下、図１に示した半導体装置の製造方法を説明する。ここでも、例えばトランジスタ形成のためのｐｎ接合の形成等の説明は省略し、本発明に関する工程のみを説明する。まず、図５（ａ）のように、単結晶シリコン基板１上の所定の領域にシリコン酸化膜２を形成する。
【００２３】
次いで、図５（ｂ）のように単結晶シリコン基板１およびシリコン酸化膜２の上に多結晶シリコン５を形成する。そして図６（ａ）の如く、シリコン酸化膜２とゲート絶縁膜３を形成する領域との境界上にレジストマスク１０を形成し、当該レジストマスク１０をマスクとして多結晶シリコン５を選択的にエッチングすることでパターンニングする。その結果、図６（ｂ）のように上記の境界上に多結晶シリコン５が残る。
【００２４】
そして、酸素雰囲気で熱処理することによって、図６（ｃ）のように単結晶シリコン基板１の表面にゲート絶縁膜３を形成すると同時に、多結晶シリコン５の表面にシリコン酸化膜６を形成する。このとき、ゲート絶縁膜３が形成される領域と多結晶シリコン５との境界部分では、単結晶シリコン基板１と多結晶シリコン５の両方からシリコンが供給されるため、ゲート絶縁膜３の膜厚が局部的に薄くなることは防止される。また、多結晶シリコン５は酸化スピードが速いため、充分な厚さを有する絶縁耐圧の高いシリコン酸化膜６が得られる。
【００２５】
最後に、シリコン酸化膜２、ゲート絶縁膜３、シリコン酸化膜６の上に所定の材料によりゲート電極４を形成することで、図４に示した半導体装置構造が得られる。
【００２６】
以上のように本実施の形態によれば、ゲート絶縁膜３とシリコン酸化膜６の形成を同一の熱酸化工程により行うので、製造工程の増加を抑えることができる。さらに、多結晶シリコン５の形成およびパターンニングを、他の素子（例えば、多結晶シリコンを用いたツェナーダイオード等）の形成工程と同時に行うことが可能であれば、半導体装置全体としての製造工程数の増加は全く伴わない。また、ゲート絶縁膜３のエッジ部が局部的に薄く形成されるのが抑えられると共に、シリコン酸化膜２との境界部分に充分な絶縁耐圧を有するシリコン酸化膜６が形成される。よって、実施の形態１と同様に、当該ゲート絶縁膜３の絶縁耐圧の劣化は抑えられ、半導体装置の動作信頼性の向上に寄与できる。
【００２７】
本実施の形態においても、多結晶シリコン５に替えて非晶質シリコンを用いてもよい。それにより、膜質の優れたシリコン酸化膜６を得ることができ、半導体装置の動作信頼性をさらに向上することができる。
【００２８】
＜実施の形態３＞
実施の形態１，２では、多結晶シリコン５の表面を熱酸化してシリコン酸化膜６を形成した。例えば図４においてシリコン酸化膜６の内側の多結晶シリコン５は、単結晶シリコン基板１と同電位になる。その場合、ゲート電極４に所定の電圧を印加すると、多結晶シリコン５の形状に起因する電界集中が発生し、ゲート絶縁耐圧が劣化することが懸念される。
【００２９】
また、実施の形態１，２の製造工程では、例えば図６（ａ）、図６（ｂ）に示したように、シリコン酸化膜２の上に多結晶シリコン５を形成した後、それを選択的にエッチングすることでパターンニングを行う。このとき、オーバーエッチによりシリコン酸化膜２上面も選択的にエッチングされてしまうことが考えられる。その場合、本発明に係る半導体装置は図７のように多結晶シリコン５のエッジ部でシリコン酸化膜２の段差が形成され、その段差部分でゲート電極４と多結晶シリコン５と絶縁耐圧が劣化してしまう。また最悪の場合、シリコン酸化膜２とシリコン酸化膜６との間に隙間が生じ、単結晶シリコン基板１とゲート電極４とが多結晶シリコン５を通して短絡してゲート絶縁膜３の機能が失われてしまう。
【００３０】
そこで、実施の形態３では、実施の形態１または２における多結晶シリコン５を熱酸化処理する工程で、その全体を酸化する。即ち、シリコン酸化膜６を多結晶シリコン５の表面だけでなく、全体に形成する。その結果、図８に示すように、シリコン酸化膜２とゲート絶縁膜３との境界に、多結晶シリコン５の全体が熱酸化したシリコン酸化膜６が形成される。
【００３１】
多結晶シリコン５の全体がシリコン酸化膜６になることによって、上記の問題は解決される。即ち、電界集中の発生は抑制され、また、シリコン酸化膜２にオーバーエッチによる段差が生じたとしてもゲート絶縁耐圧の劣化は生じない。
【００３２】
なお、図８は、本発明を実施の形態２に適用した場合の構成を示しているが、上記のとおり実施の形態１にも適用可能であることは明らかである。その場合は、図１における多結晶シリコン５の部分全体にもシリコン酸化膜６が形成される構成となる。
【００３３】
＜実施の形態４＞
実施の形態３で説明したように、実施の形態１，２では、シリコン酸化膜２の上に多結晶シリコン５を形成し、選択的にエッチングすることでパターンニングを行うので、オーバーエッチによりシリコン酸化膜２上面に段差が生じる問題があった。
【００３４】
また、シリコン酸化膜２は、フィールドプレートとして使用されている場合もある。図４のようにその上面に単結晶シリコン基板１と同電位になる多結晶シリコン５を配置すると、そのフィールドプレートとしての機能に悪影響を及ぼすことが考えられる。
【００３５】
図９は、実施の形態４に係る半導体装置の構造を示す図である。同図において、図１と同様の要素には同一符号を付してあるので、ここでの詳細な説明は省略する。同図に示すように、表面にシリコン酸化膜６が形成された多結晶シリコン５は、シリコン酸化膜２の側面に形成される。
【００３６】
以下、図９に示した半導体装置の製造方法を説明する。ここでも、例えばトランジスタ形成のためのｐｎ接合の形成等の説明は省略し、本発明に関する工程のみを説明する。まず、図１０（ａ）のように、単結晶シリコン基板１上の所定の領域にシリコン酸化膜２を形成する。
【００３７】
次いで、図１０（ｂ）のように単結晶シリコン基板１およびシリコン酸化膜２の上に多結晶シリコン５を形成する。そして図１０（ｃ）のように多結晶シリコン５がシリコン酸化膜２の側面のみに残るように、多結晶シリコン５全面をエッチバックする。
【００３８】
そして、酸素雰囲気で熱処理することによって、図１０（ｄ）のように単結晶シリコン基板１の表面にゲート絶縁膜３を形成すると同時に、多結晶シリコン５の表面にシリコン酸化膜６を形成する。このとき、ゲート絶縁膜３が形成される領域と多結晶シリコン５との境界部分では、単結晶シリコン基板１と多結晶シリコン５の両方からシリコンが供給されるため、ゲート絶縁膜３の膜厚が局部的に薄くなることは防止される。また、多結晶シリコン５は酸化スピードが速いため、充分な厚さを有する絶縁耐圧の高いシリコン酸化膜６が得られる。
【００３９】
最後にゲート絶縁膜３、シリコン酸化膜６、シリコン酸化膜２の上に所定の材料によりゲート電極４を形成することで、図９に示した半導体装置構造が得られる。
【００４０】
以上のように本実施の形態によれば、多結晶シリコン５は、選択的なエッチングではなく全面に対するエッチバックによって、シリコン酸化膜２の側面に形成される。よって、シリコン酸化膜２上面に段差が生じることはない。また、シリコン酸化膜２の上面の多結晶シリコン５は除去されるので、シリコン酸化膜２のフィールドプレートとしての機能に影響は抑えられる。
【００４１】
また、実施の形態２と同様に、ゲート絶縁膜３とシリコン酸化膜６の形成を同一の熱酸化工程により行うので、製造工程の増加を抑えることができる。もちろん実施の形態１のように、多結晶シリコン５およびシリコン酸化膜６の形成をゲート絶縁膜３の形成の後に行ってもよい。その場合、図１１に示すような装置構造となる。また、実施の形態１，２と同様に、ゲート絶縁膜３の絶縁耐圧の劣化は抑えられ、半導体装置の動作信頼性の向上に寄与できることは言うまでも無い。
【００４２】
さらに、実施の形態３のように、多結晶シリコン５を熱酸化処理する工程で、その全体を酸化してもよい。即ち、シリコン酸化膜６を多結晶シリコン５の表面だけでなく、全体に形成してもよい。その結果構造を、図１２に示す。それにより、電界集中の発生は抑制され、ゲート絶縁耐圧の劣化がさらに抑えられる。
【００４３】
なお、以上の説明においては、単結晶基板として単結晶シリコン基板、多結晶または非晶質の所定の膜として多結晶シリコン、非晶質シリコンをそれぞれ例に挙げて示したが、本発明はこれらの材料に限定されるものではない。その他の単結晶基板材料および多結晶または非晶質材料に広く適用可能である。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、第１絶縁膜と第２絶縁膜との境界における絶縁耐圧の劣化は抑えられ、例えば、第２絶縁膜をゲート絶縁膜とする絶縁ゲート型素子を有する半導体装置の動作安定に寄与でき、動作信頼性を向上させることができる。所定の膜として非晶質材料を用いれば、その効果はより大きくなる。
【００４５】
また、従来の半導体装置の製造方法に比較して、製造工程数の増加も最小限に抑えられている。例えば、第１絶縁膜の形成と所定の膜の熱酸化工程を同時に行うことも可能である。さらに、所定の膜の形成を基板上の他の素子の形成と同時に行えば、従来の製造工程数からの増加は生じない。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置の構造を示す図である。
【図２】実施の形態１に係る半導体装置の製造工程を示す図である。
【図３】実施の形態１に係る半導体装置の製造工程を示す図である。
【図４】実施の形態２に係る半導体装置の構造を示す図である。
【図５】実施の形態２に係る半導体装置の製造工程を示す図である。
【図６】実施の形態２に係る半導体装置の製造工程を示す図である。
【図７】実施の形態１，２の問題点を説明するための図である。
【図８】実施の形態３に係る半導体装置の構造を示す図である。
【図９】実施の形態４に係る半導体装置の構造を示す図である。
【図１０】実施の形態４に係る半導体装置の製造工程を示す図である。
【図１１】実施の形態４の変形例を示す図である。
【図１２】実施の形態４の変形例を示す図である。
【符号の説明】
１  単結晶シリコン基板、２  シリコン酸化膜、３  ゲート絶縁膜、４  ゲート電極、５  多結晶シリコン、６  シリコン酸化膜、１０  レジストマスク。
【図１】
2004266185.tif 000003
【図２】
2004266185.tif 000004
【図３】
2004266185.tif 000005
【図４】
2004266185.tif 000006
【図５】
2004266185.tif 000007
【図６】
2004266185.tif 000008
【図７】
2004266185.tif 000009
【図８】
2004266185.tif 000010
【図９】
2004266185.tif 000011
【図１０】
2004266185.tif 000012
【図１１】
2004266185.tif 000013
【図１２】
2004266185.tif 000014