(57)【要約】【課題】初期不良となる不揮発性記憶素子の数を低減し、安定した記録再生動作を実現することが可能であり、かつ、簡単なプロセスで形成可能な不揮発性記憶素子、不揮発性記憶回路、および利便性に優れた不揮発性記憶カード、および、それらを用いた記録装置を提供することにある。【解決手段】本発明の不揮発性記憶素子は、絶縁膜４を介して配置された第１導電体３と第２導電体５と、該第１導電体３と該第２導電体５とを電気的に接続する、相変化材料からなる接続体６とを備えている。該接続体６に電流を流し、非晶質状態から多結晶状態へと相変化させることにより、信頼性の高い情報の記録再生を行うことができる。また、上記の構成は、不揮発性記憶素子の形成プロセスを簡易にする。【選択図】  図２
2004266167.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜を間に挟んで絶縁された第１導電体と第２導電体とを有し、
第１導電体と第２導電体との間に与えた電位差によって、初期状態が変化する記録材料を用いて、第１導電体と第２導電体とを接続したことを特徴とする不揮発性記憶素子。
【請求項２】
絶縁膜を間に挟んで絶縁された複数の第１導電体と複数の第２導電体と、第１導電体と第２導電体との間に与えた電位差によって、初期状態が変化する記録材料からなる接続体とを有し、
該第１導電体と該第２導電体とがマトリクス状に互いに交差するように配置され、
第１導電体、絶縁膜および第２導電体の交差位置における３層構造において、該第１導電体と該第２導電体の各外表面の少なくとも一部同士が、上記接続体により接続されていることを特徴とする不揮発性記憶素子。
【請求項３】
上記接続体が相変化材料からなることを特徴とする請求項１または請求項２に記載の不揮発性記録素子。
【請求項４】
上記各交差位置の少なくとも１箇所における上記接続体の初期状態の変化により、情報が記録されていることを特徴とする請求項２に記載の不揮発性記憶素子。
【請求項５】
上記第１導電体と第２導電体の各外表面を上記接続体により接続する箇所は、各交差位置毎に少なくとも２箇所有ることを特徴とする請求項２に記載の不揮発性記憶素子。
【請求項６】
第１導電体、絶縁膜および第２導電体の積層構造において、第１導電体の側端面と第２導電体の側端面とが略面一状に形成され、双方の側端面同士を上記記録材料で接続したことを特徴とする請求項１に記載の不揮発性記憶素子。
【請求項７】
第１導電体、絶縁膜および第２導電体の交差位置における３層構造における、第１導電体の側端面と第２導電体の側端面とが略面一状に形成された箇所において、該第１導電体の側端面と該第２導電体の側端面の少なくとも一部同士が、上記接続体により接続されていることを特徴とする請求項２に記載の不揮発性記憶素子。
【請求項８】
請求項２に記載の不揮発性記憶素子が記録再生制御回路を有する半導体層上に設けられており、
複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴とする不揮発性記憶回路。
【請求項９】
複数の上記不揮発性記憶素子が上記半導体層上に設けられており、該不揮発性記憶素子毎に記録再生制御回路を設けたことを特徴とする請求項８に記載の不揮発性記憶回路。
【請求項１０】
上記記録再生制御回路を形成するための半導体層が、基板上に設けられた非晶質Ｓｉ層、基板上に設けられた多結晶Ｓｉ層、もしくは、基板上に設けられた非晶質Ｓｉ層を局所的に温度上昇させることにより作製された多結晶Ｓｉ層のいずれかであることを特徴とする請求項８に記載の不揮発性記憶回路。
【請求項１１】
請求項２に記載の不揮発性記憶素子が、半導体層上に設けられた記録再生制御回路の上に、絶縁膜を介して設けられており、
複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴とする不揮発性記憶回路。
【請求項１２】
請求項８に記載の不揮発性記憶回路が、複数積層されて設けられていることを特徴とする不揮発性記憶回路。
【請求項１３】
複数の上記不揮発性記憶回路が有する回路入出力端子が、積層方向に重ならないように設けられていることを特徴とする請求項１２に記載の不揮発性記憶回路。
【請求項１４】
外部入出力端子に接続された記憶回路選択回路を有し、複数の上記不揮発性記憶回路の回路入出力端子が、該記憶回路選択回路に接続され、該記憶回路選択回路には、記録再生を行う不揮発性記憶回路を選択する第１の選択信号と、選択された不揮発性記憶回路の活性化すべき第１導電体および第２導電体を選択する第２の選択信号と、記録再生すべき情報信号とが、外部入出力端子を介して入力されることを特徴とする請求項１２に記載の不揮発性記憶回路。
【請求項１５】
請求項８に記載の上記不揮発性記憶回路が、カード状基板上に設けられたことを特徴とする不揮発性記憶カード。
【請求項１６】
請求項１から請求項７のいずれか１項に記載の不揮発性記憶素子、もしくは、請求項８から請求項１４のいずれか１項に記載の不揮発性記憶回路、もしくは、請求項１５に記載の不揮発性記憶カードに対して、情報の記録再生を行うことを特徴とする記録再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性記憶素子に関するものである。
【０００２】
【従来の技術】
従来の不揮発性記憶素子（アンチヒューズ素子）は、図３１（平面図）、及び、図３２（ＡＡ’断面）に示すように、第１導電体１０３と第２導電体１０７との間に、相変化材料１０６が設けられた構成の不揮発性記憶素子である。（例えば、特許文献１参照）。
【０００３】
すなわち、基板１０１上に絶縁膜１０２が設けられ、絶縁膜１０２上に第１導電体１０３、及び、絶縁膜１０４を設けた後、第１導電体１０３上の絶縁膜１０４を部分的にエッチング除去することにより、接続孔１０５が設けられる。次に、接続孔１０５に、相変化材料１０６を形成した後、相変化材料１０６を覆うように、第２導電体１０７が形成されている。
【０００４】
このように、第１導電体１０３と第２導電体１０７とは、接続孔１０５に形成された相変化材料１０６を介して積層されており、第１導電体１０３と第２導電体１０７との間に電位差を設けると、相変化材料１０６に電流が流れるようになっている。これにより、相変化材料１０６を温度上昇させることができるので、相変化材料１０６の状態を非晶質状態から多結晶状態へと変化させることができる。
【０００５】
例えば、相変化材料１０６として、非晶質シリコンを用いた場合、非晶質シリコンが多結晶シリコンとなることにより、その抵抗値が小さくなるように変化する。すなわち、相変化材料１０６は、温度上昇によって、初期の非晶質状態から多結晶状態へと相転移し、低抵抗状態となる。このように、相変化材料１０６を情報記録のための記録材料として機能させる仕組みにより、情報を記録することができる。
【０００６】
なお、上記相転移は、相変化材料１０６の電流の流れやすい一部分において発生する。
【０００７】
次に、第１導電体１０３と第２導電体１０７との間の抵抗値を検出することにより、相変化材料１０６の結晶状態、すなわち、記録状態を検出することが可能である。すなわち、第１導電体１０３と第２導電体１０７との間に記録電位差よりも小さな電位差を与え、相変化材料１０６が、高抵抗状態であるか、低抵抗状態であるかを判別することにより、記録情報を再生することができる。
【０００８】
【特許文献１】
特開平８−３１６４２８号公報  （１９９６年１１月２９日公開）
【０００９】
【発明が解決しようとする課題】
ところが、上記従来の構成では、以下に記す要因により、不揮発性記憶素子の短絡欠陥が増大するという問題をも有している。
【００１０】
例えば、薄膜状の相変化材料１０６にピンホール欠陥が存在すると、該ピンホールにおいて、第１導電体１０３と第２導電体１０７とが接続されてしまう。この結果、高抵抗状態であるべき初期状態において、第１導電体１０３と第２導電体１０７との短絡不良が発生することになる。
【００１１】
また、完全なピンホール欠陥でなくとも、薄膜状の相変化材料１０６の一部において、局所的に膜厚が薄くなるといった膜厚異常が存在すると、膜厚の薄くなった部分において、記録電位差よりも小さな電位差で相転移が発生するおそれがある。この場合、再生動作時の予期せぬ記録が行われることになる。
【００１２】
また、図３１、及び、図３２に示す従来の不揮発性記憶素子の構成では、第１導電体１０３と第２導電体１０７とを相変化材料１０６で接続するために、接続孔１０５を設けることが必要である。従って、接続孔１０５を設けるためのマスキングプロセスとエッチングプロセスが必要となり、不揮発性記憶素子形成プロセスが複雑になるという問題点が存在している。
【００１３】
本発明は、上記問題点を解決するためになされたもので、その目的は、記録材料のピンホールや膜厚異常に起因して不良となる不揮発性記憶素子の数を低減し、安定した記録再生動作を実現することが可能であり、かつ、簡単なプロセスで形成可能な不揮発性記憶素子を提供することにある。また、さらに、該不揮発性記憶素子を用いた利便性に優れた不揮発性記憶回路、不揮発性記憶カード、および、それらを用いた記録装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記の課題を解決する本発明の不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カード、及び、記録装置は以下のようなものである。
【００１５】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、絶縁膜を間に挟んで絶縁された第１導電体と第２導電体とを有し、第１導電体と第２導電体との間に与えた電位差によって、初期状態が変化する記録材料を用いて、第１導電体と第２導電体とを接続したことを特徴としている。
【００１６】
上記の構成により、第１導電体と第２導電体とが、絶縁膜を間に挟んで積層されていることにより、従来技術の課題であった記録材料のピンホール欠陥による第１導電体と第２導電体の短絡不良や、記録材料の局所的膜厚異常による記録再生動作不良を、完全に抑制することが可能となる。これにより、第１導電体と第２導電体との間に電位差が、与えられることにより、第１導電体と第２導電体とを接続する記録材料に、確実に電流を流すことができる。従って、不揮発性記憶素子の初期不良を低減し、かつ、安定した記録再生動作を実現できる。
【００１７】
ここで、初期状態が変化する上記記録材料としては、電流を流すことにより、記録材料の温度が上昇し、高抵抗状態から低抵抗状態へと遷移する記録材料（アンチヒューズ型）、もしくは、導通状態から溶断状態へと遷移する記録材料（ヒューズ型）を用いることが可能である。
【００１８】
なお、本発明に係る不揮発性記憶素子の別構成として、絶縁膜を間に挟んで絶縁された第１導電体と第２導電体との積層構造における、第１導電体と第２導電体の各外表面の少なくとも一部同士が、第１導電体と第２導電体との間に与えた電位差によって、初期状態が変化する記録材料を用いて接続されていることを特徴としてもよい。
【００１９】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、絶縁膜を間に挟んで絶縁された複数の第１導電体と複数の第２導電体と、第１導電体と第２導電体との間に与えた電位差によって、初期状態が変化する記録材料からなる接続体とを有し、該第１導電体と該第２導電体とがマトリクス状に互いに交差するように配置され、第１導電体、絶縁膜および第２導電体の交差位置における３層構造において、該第１導電体と該第２導電体の各外表面の少なくとも一部同士が、上記接続体により接続されていることを特徴としている。
【００２０】
上記の構成により、複数の第１導電体と複数の第２導電体とから、それぞれ１つずつ第１導電体と第２導電体とを選択して電位差を与えることにより、その交差位置に存在する接続体に対し、既に説明した記録再生を実施することが可能となる。これにより、大容量の不揮発性記憶素子を実現することができる。
【００２１】
また、例えば、帯状の第１導電体の配列上に絶縁膜を積層し、その上に帯状の第２導電体の配列を積層したとすると、第２導電体をマスクとした絶縁膜のエッチングを行うことにより、第１導電体と第２導電体との接続部分を、その交差位置において露出させることが、絶縁膜のパターニングと同時に可能となる。この結果、不揮発性記憶素子形成プロセスの簡略化による低コスト化が実現する。
【００２２】
なお、本発明に係る不揮発性記憶素子において、１つずつ選択した第１導電体と第２導電体との間に電位差を設けると、それらの交差位置において該第１導電体と該第２導電体とを接続する上記接続体に電流を流すことができる。すなわち、選択された１つの第１導電体と、選択された１つの第２導電体とにより、上記接続体を特定し選択することが可能となる。従って、第１導電体と第２導電体とを特定することにより、記録再生を行うべき位置情報を特定することのできる不揮発性記憶素子を形成することが可能となる。
【００２３】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、上記の構成に加えて、上記接続体が相変化材料からなることを特徴としている。
【００２４】
上記の構成により、上記の効果に加えて、安定した記録再生特性を実現することが可能な不揮発性記憶素子を実現することが可能となる。
【００２５】
相変化材料からなる上記接続体は、初期状態が非晶質状態（高抵抗状態）であり、所定電流以上の電流を流すことにより、記録状態、すなわち、多結晶状態（低抵抗状態）となる。従って、該接続体に電流を流すことにより、情報の記録が実現される。また、第１導電体に対して電圧を印加することにより、接続体が高抵抗状態であるか、低抵抗状態であるかに応じて、第２導電体に誘起される電位が異なる。このため、第１導電体に電圧を印加して、個々の第２導電体の電位を調べることにより、相変化材料からなる接続体の抵抗値変化の有無、すなわち、記録情報を判別することが可能となる。
【００２６】
例えば、シリコン薄膜やカルコゲナイド薄膜等の相変化材料は、低電流を流すことにより、容易に非晶質から多結晶への相変化、すなわち、記録を実現することが可能であり、また、非晶質状態と多結晶状態での抵抗値が大きく異なるため、大きな再生信号を得ることが可能である。
【００２７】
なお、上記接続体が非晶質シリコンからなり、複数の第１導電体および第２導電体の外表面全体を被覆していてもよい。
【００２８】
すなわち、この構成では、接続体の層に対し、上記交差位置に合わせたパターニングを施していない。これは、非晶質シリコンの非晶質状態における抵抗値が十分に高いために、未記録部位におけるリーク電流を十分に小さくすることが可能だからであり、接続体の層をパターニングして交差位置毎に分離しなくても、実用可能な不揮発性記憶素子を形成することが可能だからである。
【００２９】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、上記の構成に加えて、上記各交差位置の少なくとも１箇所における上記接続体の初期状態の変化により、情報が記録されていることを特徴としている。
【００３０】
これにより、既に説明したとおり、大容量の情報を記録した不揮発性記憶素子を提供することができる。
【００３１】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００３２】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、上記の構成に加えて、上記第１導電体と第２導電体の各外表面を上記接続体により接続する箇所は、各交差位置毎に少なくとも２箇所有ることを特徴としている。
【００３３】
上記の構成により、上記の効果に加えて、不揮発性記憶素子の断線不良を低減することが可能となる。
【００３４】
すなわち、上記第１導電体と第２導電体とが、一箇所のみで、上記接続体により接続されている場合、形成プロセスにおいて存在する塵埃等に起因する該接続体の断線等が発生すると、その接続体に対して記録を行うことができないので、不揮発性記憶素子自体が不良品になってしまう。これにより、該不揮発性記憶素子は初期不良の素子数が増加することになる。
【００３５】
これに対して、上記第１導電体と第２導電体とが各交差位置毎に２箇所以上の部分で、該接続体により接続されている場合、一方の接続体が断線を発生した場合においても、他方の接続体が、第１導電体と第２導電体とを接続しているので、断線による初期不良素子を大幅に低減することができる。
【００３６】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００３７】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、上記の構成に加えて、第１導電体、絶縁膜および第２導電体の積層構造において、第１導電体の側端面と第２導電体の側端面とが略面一状に形成され、双方の側端面同士を上記記録材料で接続したことを特徴としている。
【００３８】
上記の構成により、絶縁膜を間に挟んで絶縁された第１導電体と第２導電体とを記録材料で接続した構成の不揮発性記憶素子について、その断線不良を低減することが可能となる。
【００３９】
この点を、第１導電体と第２導電体とを記録材料で接続した構成のヴァリエーションを挙げて比較説明する。
【００４０】
例えば、「第１導電体、絶縁膜および第２導電体の積層構造」として、平板状の第１導電体の上に絶縁膜および第２導電体を帯状に積層した第１の形態（図２参照）を考えることができる。この場合、絶縁膜および第２導電体には側端面が露出するので、記録材料は、第２導電体の側端面と絶縁膜の側端面を覆い、第１導電体の平面部の一部を覆うように形成される。すると、第１導電体への接続部分において、該記録材料が屈曲することになる。記録材料に屈曲部分が存在すると、屈曲部への記録材料の形成が正常に行われず、該屈曲部分において断線不良の発生する割合が相対的に高くなりやすいという問題が存在する。
【００４１】
これに対して、「第１導電体、絶縁膜および第２導電体の積層構造」として、絶縁膜および第２導電体には側端面を露出させるだけでなく、第１導電体の側端面も露出させ、第２導電体の側端面と略面一状になるようにした第２の形態（図１３参照）を考えることができる。この場合、第１導電体の側端面と第２導電体の側端面とが略面一状となっているので、双方の側端面同士を上記記録材料で接続しても、上記屈曲部が存在しなくなる。従って、記録材料の屈曲に起因する断線不良を抑制し、断線による初期不良素子の発生割合を相対的に低減することができる。
【００４２】
本発明に係る不揮発性記憶素子は、上記の課題を解決するために、上記の構成に加えて、第１導電体、絶縁膜および第２導電体の交差位置における３層構造における、第１導電体の側端面と第２導電体の側端面とが略面一状に形成された箇所において、該第１導電体の側端面と該第２導電体の側端面の少なくとも一部同士が、上記接続体により接続されていることを特徴としている。
【００４３】
上記の構成により、「絶縁膜を間に挟んで絶縁された第１導電体と第２導電体とを記録材料で接続した構成の不揮発性記憶素子」について、その断線不良を低減することができる理由と同様の理由によって、不揮発性記憶素子の断線不良を低減することが可能となる。
【００４４】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、上記不揮発性記憶素子が記録再生制御回路を有する半導体層上に設けられており、複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴としている。
【００４５】
上記の構成により、上記の効果に加えて、回路入出力端子から入力されるアドレス情報、及び、記録情報に基づいて、記録再生制御回路が、第１導電体、及び、第２導電体を選択し、選択された第１導電体と第２導電体とを接続する接続体を選択し、情報の記録再生を実施することが可能となる。
【００４６】
すなわち、本発明の不揮発性記憶回路においては、それぞれの第１導電体、及び、第２導電体を直接選択することなく、回路入出力端子に対して、アドレス情報と記録情報だけを入力することにより、第１導電体、及び、第２導電体が選択され、接続体に対する記録再生が行われる。従って、不揮発性記憶回路としての利便性に優れている。
【００４７】
なお、本発明中に記載した不揮発性記憶素子の構成を、前記発明として記載した不揮発性記憶素子の各構成と、必要に応じて任意に組み合わせてもよい。
【００４８】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、複数の上記不揮発性記憶素子が上記半導体層上に設けられており、該不揮発性記憶素子毎に記録再生制御回路を設けたことを特徴としている。
【００４９】
上記の構成により、上記の効果に加えて、欠陥による記憶容量の低下を抑制することが可能となる。
【００５０】
広い面積に渡って本発明の不揮発性記憶素子を構成する場合、長い配線長を有する第１導電体、及び、第２導電体を設けることが必要となる。ここで、長い配線長の一箇所が欠陥により断線すると、断線した導電体に接続された複数の接続体は、もはや、記憶素子として作動しなくなる。この場合、一箇所の欠陥により、多数の記憶素子が失われることになる。
【００５１】
これに対して、本発明の不揮発性記憶回路は、不揮発性記憶回路上に、複数の不揮発性記憶素子を有しており、該不揮発性記憶素子毎に記録再生制御回路を設けたので、個々の不揮発性記憶素子における配線長が、相対的に短くなる。これにより、一箇所の断線により失われる記憶素子の数を低減することが可能となる。
【００５２】
また、複数の不揮発性記憶素子に対して、唯一の記録再生制御回路を設けることも可能であるが、この場合、記憶再生制御回路から離れた位置に設けられる不揮発性記憶素子への配線長が長くなり、一箇所の欠陥により、多数の記憶素子が失われるおそれが高くなるという問題が発生する。さらに、唯一の記録再生制御回路から複数の不揮発性記憶素子に対し配線するので、１本当たりの配線の幅を細くせざるを得ない。
【００５３】
従って、複数の不揮発性記憶素子が、それぞれに対応した記録再生制御回路を有する構成とすることで、それぞれの記録再生制御回路に対して、配線の幅を相対的に広げることができる。すなわち広い幅の配線により、アドレス情報や記録情報を入力し、記録再生制御回路の近くに配置された不揮発性記憶素子に対する記録再生を実施することができるので、配線欠陥による記憶素子の損失を低減することが可能となる。
【００５４】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、上記記録再生制御回路を形成するための半導体層が、基板上に設けられた非晶質Ｓｉ層、基板上に設けられた多結晶Ｓｉ層、もしくは、基板上に設けられた非晶質Ｓｉ層を局所的に温度上昇させることにより作製された多結晶Ｓｉ層のいずれかであることを特徴としている。
【００５５】
上記の構成により、上記の効果に加えて、基板材料が限定されることがなくなり、低価格で、かつ、記憶容量の大きい不揮発性記憶回路を形成することが可能となる。
【００５６】
記録再生制御回路は、アドレス情報に応じて、第１導電体、及び、第２導電体を選択し、情報の記録再生のための電圧を、第１導電体、及び、第２導電体へと印加する回路であり、一般的に、Ｓｉ単結晶基板上に形成された半導体回路で構成される。しかしながら、Ｓｉ単結晶基板が高価であるため、Ｓｉ単結晶基板上に形成された不揮発性記憶回路も高価なものとなってしまう。
【００５７】
本発明の不揮発性記憶回路は、その記録再生制御回路として、プラスチック等の基板上に設けられた非晶質Ｓｉ層、もしくは、多結晶Ｓｉ層に形成された半導体回路を用いることが可能である。この場合、不揮発性記憶回路の低価格化が実現する。
【００５８】
また、本発明の不揮発性記憶回路の記録再生制御回路として、上記非晶質Ｓｉ層を局所的に温度上昇させることにより形成された多結晶Ｓｉ層に設けられた半導体回路を用いることが可能である。もし、非晶質Ｓｉ層に形成された半導体回路を用いるとすると、該非晶質Ｓｉにおける電子移動度が小さいため、記録再生制御回路の動作速度、すなわち記録再生速度を高速化することは難しい。しかしながら、上記多結晶Ｓｉは、大きな電子移動度を有しており、非晶質Ｓｉよりも高速な記録再生を実現することができる。従って、本発明の不揮発性記憶回路を、低価格で、かつ、記憶容量の大きく、かつ、高速記録再生可能な不揮発性記憶回路とすることができる。
【００５９】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００６０】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、上記不揮発性記憶素子が、半導体層上に設けられた記録再生制御回路の上に、絶縁膜を介して設けられており、複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴としている。
【００６１】
上記の構成により、上記の効果に加えて、不揮発性記憶回路の記憶容量を増大させることが可能となる。
【００６２】
本発明の不揮発性記憶回路においては、上記記録再生制御回路上に、絶縁膜を介して、不揮発性記憶素子を立体的に設けたので、基板上の面を有効に活用することが可能となる。この結果、不揮発性記憶回路を小型化すること、または不揮発性記憶回路の記憶容量を増大させることができる。
【００６３】
なお、記録再生制御回路と不揮発性記憶素子との電気的配線の干渉を避けるため、該記録再生制御回路と不揮発性記憶素子の第１導電体、及び、第２導電体とをビアホール等により垂直配線接続することが好ましい。
【００６４】
また、複数の不揮発性記憶素子のそれぞれに対して、記録再生制御回路を有する場合においても、各記録再生制御回路の上に絶縁膜を形成し、該絶縁膜上に、対応する不揮発性記憶素子を設けることによって、同様な効果が得られる。
【００６５】
なお、本発明中に記載した不揮発性記憶素子の構成を、前記発明として記載した不揮発性記憶素子の各構成と、必要に応じて任意に組み合わせてもよい。
【００６６】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、上記不揮発性記憶回路が、複数積層されて設けられていることを特徴としている。
【００６７】
上記の構成により、上記の効果に加えて、複数の不揮発性記憶回路が積層されることにより、積層数に応じて、その記憶容量を増大させることができる。
【００６８】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００６９】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、複数の上記不揮発性記憶回路が有する回路入出力端子が、積層方向に重ならないように設けられていることを特徴としている。
【００７０】
上記の構成により、上記の効果に加えて、積層された複数の不揮発性記憶回路が有するそれぞれの回路入出力端子に対して、アドレス情報や記録情報を直接入出力することが可能となる。すなわち、それぞれの不揮発性記憶回路の回路入出力端子が、積層方向に重ならないことにより、それぞれの回路入出力端子を全て露出させることができる。従って、露出した全ての回路入出力端子に対して、例えば記録再生装置内に設けられた接続ピンを接触させることにより、それぞれの不揮発性記憶回路に対する記録再生を行うことが可能となり、高速な記録再生動作を実現することができる。
【００７１】
本発明に係る不揮発性記憶回路は、上記の課題を解決するために、上記の構成に加えて、外部入出力端子に接続された記憶回路選択回路を有し、複数の上記不揮発性記憶回路の回路入出力端子が、該記憶回路選択回路に接続され、該記憶回路選択回路には、記録再生を行う不揮発性記憶回路を選択する第１の選択信号と、選択された不揮発性記憶回路の活性化すべき第１導電体および第２導電体を選択する第２の選択信号と、記録再生すべき情報信号とが、外部入出力端子を介して入力されることを特徴としている。
【００７２】
上記の構成により、複数の不揮発性記憶回路で構成された大容量の不揮発性記憶回路に対して、情報の記録再生を行うのに必要な情報の入出力を、簡便な構成で行うことが可能となる。
【００７３】
すなわち、同じ外部入出力端子を介して、第１の選択信号、第２の選択信号および情報信号が記憶回路選択回路に入力され、これによって記録再生すべき不揮発性記憶回路中の記録再生すべき記録材料を選択して、情報を記録再生することができる。従って、例えば、記録再生装置は、各不揮発性記憶回路が備えている回路入出力端子に個別にアクセスして、記録再生すべき記録材料を選択する信号や、記録再生信号の授受を行う構成を必要としない。
【００７４】
従って、本発明の不揮発性記憶回路によれば、上記の効果に加えて、複数の不揮発性記憶回路が積層された不揮発性記憶回路において、外部入出力端子の数を低減することができる。すなわち、情報の記録再生を行うための入出力回路を簡素化することが可能となり、利便性に優れた不揮発性記憶回路を提供することができる。
【００７５】
なお、第１の選択信号によって選択された不揮発性記憶回路の記録再生制御回路が、第２の選択信号によって選択された第１導電体および第２導電体に対し、記録材料が変化するのに必要な電圧を情報信号に基づいて生成して印加し、記録を行う。
【００７６】
また、情報再生を行う際にも、同様に、第１の選択信号によって選択された不揮発性記憶回路から、第２の選択信号によって選択された記録材料の状態を検出した情報信号が回路入出力端子から取り出され、記憶回路選択回路により、外部入出力端子へと出力することが可能である。
【００７７】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００７８】
本発明に係る不揮発性記憶カードは、上記の課題を解決するために、上記不揮発性記憶回路が、カード状基板上に設けられたことを特徴としている。
【００７９】
上記の構成により、上記の効果に加えて、大きな記憶容量の不揮発性記憶回路を有する可搬性及び利便性に優れた不揮発性記憶カードを実現することが可能である。
【００８０】
なお、本発明中に記載した不揮発性記憶回路の構成を、前記発明として記載した不揮発性記憶回路の各構成と、必要に応じて任意に組み合わせてもよい。
【００８１】
本発明に係る記録再生装置は、上記の課題を解決するために、上記不揮発性記憶素子、もしくは、上記不揮発性記憶回路、もしくは、上記不揮発性記憶カードに対して、情報の記録再生を行うことを特徴としている。
【００８２】
上記の構成により、可動部を持たない信頼性に優れた大容量記録再生装置を実現することが可能である。従来の大容量記録再生装置は、ハードディスクや光ディスクのように、ディスク回転機構やヘッドアクセス機構等の可動部が必要なので、ヘッドクラッシュ等の駆動機構の故障により、装置の信頼性に問題が存在した。
【００８３】
これに対して、本発明の記録再生装置は、不揮発性記憶素子の第１導電体および第２導電体に記録用の電圧または再生用の電圧を印加することで、記録再生を行うことができるので、記録再生に固定的なコネクタ等を適用することができる。したがって、可動部を有さず、極めて信頼性の高い記録再生装置を実現することができる。
【００８４】
また、従来の記録再生装置として、半導体回路で構成された記憶素子（フラッシュメモリー等）を用いた記録再生装置があるが、複雑な半導体回路をＳｉ基板上に形成することが必要であり、記憶素子が高価なものとなり、動画等の情報を長時間にわたり記憶する素子としては不適格であった。
【００８５】
これに対して、本発明の不揮発性記憶素子、及び、不揮発性記憶回路は、配線パターンである第１導電体と第２導電体の交差点において、第１導電体と第２導電体とを接続する相変化材料からなる接続体を有するという、極めて簡単な構成により、情報の記録再生が可能であり、低価格かつ大容量な不揮発性記憶素子、及び、不揮発性記憶回路を提供することが可能である。また、該不揮発性記憶素子、及び、該不揮発性記憶回路を積層して配置することにより、さらに大容量の不揮発性記憶素子を提供することが可能である。
【００８６】
従って、本発明に係る上記不揮発性記憶素子、もしくは、上記不揮発性記憶回路、もしくは、上記不揮発性記憶カードを用いた記録再生装置においては、動画等の大容量の情報を安価な不揮発性記憶素子に記憶することが可能となる。
【００８７】
また、本発明の記録再生装置は、携帯可能な記録再生装置に適用することが可能である。この場合にも、上述と同様の作用効果を得ることができる。
【００８８】
【発明の実施の形態】
以下、本発明の不揮発性記憶素子、不揮発性記憶回路、及び、不揮発性記憶カードについて、図面を参照しながら詳細に説明する。
【００８９】
（本発明の技術的思想）
本発明の不揮発性記憶素子は、例えば図２に示すように、絶縁膜（４）を間に挟んで絶縁された第１導電体（３）と第２導電体（５）とを有し、第１導電体（３）と第２導電体（５）との間に与えた電位差によって、初期状態が変化する記録材料（６）を用いて、第１導電体（３）と第２導電体（５）とを接続したことを特徴とするものである。
【００９０】
すなわち、本発明の不揮発性記憶素子においては、第１導電体と第２導電体との間に絶縁膜を設け、第１導電体と第２導電体との電気的絶縁状態を完璧なものとすることにより、第１導電体と第２導電体との間の絶縁不良を完全に抑制することを狙いとしている。
【００９１】
そして、完璧に絶縁された第１導電体と第２導電体とを記録材料により接続し、第１導電体と第２導電体との間に電位差を形成することにより、該電位差に基づく電流は、該記録材料のみを通じて流れることになる。従って、該記録材料を流れる電流は、第１導電体と第２導電体との間に形成した電位差に対応して正確に制御されることが可能となる。
【００９２】
従って、本発明の不揮発性記憶素子は、正確に制御された電流を、上記記録材料に流すことにより、安定した記録再生を実現するものである。
【００９３】
また、本発明の不揮発性記憶素子では、第１導電体、絶縁膜および第２導電体の積層構造の外表面において、第１導電体と第２導電体とを記録材料で接続する構成も、重要な特徴点である。
【００９４】
すなわち、本発明は、第１導電体と第２導電体とを接続するための接続孔の形成プロセスを省略し、不揮発性記憶素子の簡易な製造を可能にすることも狙いとしている。
【００９５】
（不揮発性記憶素子の構成例１）
図１は、本発明の不揮発性記憶素子の平面図を示しており、図２は、図１におけるＡ−Ａ’断面の一部を説明する図である。
【００９６】
本発明の不揮発性記憶素子は、図２に示すように、後述する記録再生制御回路が設けられた基板１上に、該記録再生制御回路との電気的干渉を避けるための絶縁膜２、第１導電体３、絶縁膜４、第２導電体５が順次積層され、第１導電体３と第２導電体５とを、電気的に接続する相変化材料からなる接続体６（記録材料）が設けられている。さらに、これらの導電体や接続体を保護するため、保護膜７を設けることが望ましい。
【００９７】
ここで、第１導電体３と第２導電体５との間に電位差を形成することにより、第１導電体３と第２導電体５とを電気的に接続する接続体６に電流が流れ、電流路部分の接続体６の温度が上昇する。上記電位差が十分に大きければ、大きな電流が接続体６に流れることにより、相変化材料からなる接続体６の温度が、相変化を発生する温度以上となる。
【００９８】
従って、接続体６は、初期状態である非晶質状態から、記録された状態、すなわち、多結晶状態へと相変化することになる。相変化材料からなる接続体６は、非晶質状態において高抵抗状態であり、多結晶状態において低抵抗状態となるため、接続体６の抵抗値の違いにより情報の記録がされる。
【００９９】
図１は、上記不揮発性記憶素子の一実施例を示すものであり、複数の直線帯状の第１導電体３（Ｘ１，Ｘ２，・・・，Ｘ８；以下、適宜第１導電体Ｘｉと呼ぶ）が、互いに平行に配置され、第１導電体３と直交する方向に、複数の直線帯状の第２導電体５（Ｙ１，Ｙ２，・・・，Ｙ１０；以下、適宜第２導電体Ｙｊと呼ぶ）が配置されている。すなわち、第１導電体３と第２導電体５とは、間に設けられた絶縁膜４により非接触状態を維持して、マトリクス状に互いに交差するように配置されている。
【０１００】
そして、第１導電体３と第２導電体５とが絶縁膜４を介して交差する交差位置毎に、第１導電体３と第２導電体５とを電気的に接続する相変化材料からなる接続体６が設けられている。具体的には、接続体６は、上記交差位置における３層構造において、第１導電体３と第２導電体５との外表面の少なくとも一部同士を接続している。
【０１０１】
より具体的に説明すると、接続体６は、第２導電体５の延伸方向に延びる側面（側端面）と第１導電体３の延伸方向に延びる上面とを少なくとも接続するように設けられている。
【０１０２】
ここで、特定の第１導電体Ｘ４と特定の第２導電体Ｙ３との間に、電位差を設け、第１導電体Ｘ４から第２導電体Ｙ３へ電流を流すことにより、第１導電体Ｘ４と第２導電体Ｙ３との交差位置に形成された相変化材料からなる接続体６に電流が流れ、該接続体６が温度上昇する。該温度上昇にともない、該接続体６は、相変化が発生し、非晶質状態から多結晶状態へと遷移し、その抵抗値が、高抵抗状態から低抵抗状態へと遷移する。このようにして、情報が接続体６の抵抗値変化という形で２値記録される。
【０１０３】
また、上記第１導電体Ｘ４および上記第２導電体Ｙ３のいずれかに、上記相変化が発生する電位差よりも小さな電位差となるような電圧を印加し、第１導電体Ｘ４および上記第２導電体Ｙ３の他方に誘起される電位を測定することにより、接続体６の抵抗値を、記録情報として再生することができる。
【０１０４】
すなわち、本発明の不揮発性記憶素子においては、選択された１つの第１導電体３と、選択された１つの第２導電体５との間に電位差を設けて、第１導電体３と第２導電体５とを接続する相変化材料からなる接続体６に電流を流すことにより、接続体６の抵抗値を変えて、情報を記録することが可能である。
【０１０５】
また、該第１導電体３、もしくは、該第２導電体５のいずれか一方の導電体に電圧を印加して、他方の導電体の電位を検出することにより、接続体６の相変化の有無、すなわち、情報の再生が実現する。
【０１０６】
なお、第１導電体３と第２導電体５とは、絶縁膜４によって完全に絶縁されているので、第１導電体３と第２導電体５とが短絡するような欠陥は、発生することが無い。このため、情報の記録または再生によらず、第１導電体３と第２導電体５との間に形成した電位差に応じて、大きさが正確に制御された電流を、交差位置の接続体６に流すことができる。この結果、安定した記録再生を実現できる。
【０１０７】
また、絶縁膜４を介して設けられた第１導電体３と第２導電体５とを接続体６で接続し、該接続体６を記録部分とすることで、各導電体３・５および接続体６を平面的ではなく、立体的に配置することができる。これによって、第１導電体３と第２導電体５とを平面的に配置する構成と比較して、個々の不揮発性記憶素子の占有面積を小さくすることができる。従って、不揮発性記憶素子の単位面積あたりの記憶容量を増大させることができるので、本発明は、記憶容量の大きな不揮発性記憶素子を提供することができる。
【０１０８】
また、第１導電体３、第２導電体５および接続体６が立体的に配置される構造を採用したことによって、第１導電体３、第２導電体５および接続体６の膜厚設定の自由度が増すと共に、各導電体３，５の材質を適宜変更することも容易になる。そのため、不揮発性記憶素子の設計において自由度を高めることができる。
【０１０９】
（不揮発性記憶素子の製造方法）
次に、図３、及び、図４を用いて、本発明の不揮発性記憶素子の形成方法について説明する。
【０１１０】
図３の（ａ），（ｂ），（ｃ）は、第１導電体３、第２導電体５の形成方法を説明する図である。図３の（ａ），（ｂ）は、図１のＡ−Ａ’に垂直な方向（第２導電体５の延伸方向）の断面で見たある時点の製造工程を示しており、図３の（ｃ）は、図１のＡ−Ａ’断面で見た別の時点の製造工程を示している。従って、第１導電体３の様子が、図３の（ａ），（ｂ）と、図３の（ｃ）とで異なっている。
【０１１１】
まず、図３（ａ）に示すように、後述する記録再生制御回路が設けられた基板１上に、該記録再生制御回路との電気的干渉を避けるための絶縁膜２を設けた後、第１導電体３がダマシン法により形成される。それぞれの第１導電体３の間には、ダマシン法で用いた絶縁体８が存在する。
【０１１２】
次に、図３（ｂ）に示すように、第１導電体３と第２導電体５とを電気的に絶縁する絶縁膜４が形成される。
【０１１３】
最後に、図３（ｃ）に示すように、第２導電体５がダマシン法により形成される。第１導電体３と同様に、それぞれの第２導電体５の間には、ダマシン法で用いた絶縁体８が存在する。
【０１１４】
ここで、第１導電体３、及び、第２導電体５としては、電気抵抗の小さいＡｌやＡｌ合金（ＡｌＴｉ，ＡｌＣｕ等）、もしくは、ＣｕやＣｕ合金（ＣｕＴｉ，ＣｕＡｌ等）を用いることが可能である。
【０１１５】
また絶縁膜２，４としては、Ｓｉ酸化膜（例えばＳｉＯ２），Ｓｉ窒化膜（例えばＳｉ３Ｎ４），Ｔａ酸化膜（例えばＴａ２Ｏ３）等の無機系絶縁膜を用いても良いし、光硬化性樹脂や熱硬化性樹脂等の有機系絶縁膜を用いることも可能である。
【０１１６】
また、第１導電体３及び第２導電体５をダマシン法により形成する際、絶縁体８として、上記絶縁膜２，４と同様な材料を用いることが可能である。
【０１１７】
また、ここでは、第１導電体３、及び、第２導電体５をダマシン法により形成する方法について説明したが、マスキングプロセスとエッチングプロセスを用いて導電性材料をパターニングすることにより第１導電体３、及び、第２導電体５を形成することも可能である。
【０１１８】
ただし、この方法によると、パターニングにより凹凸状に形成された第１導電体上に、絶縁膜および第２導電体が形成され、さらに、第２導電体がパターニングされるため、不揮発性記憶素子の表面には、第１導電体と第２導電体のパターン形状に対応した凹凸が形成されることになる。このような凹凸の増加に伴い、第１導電体と第２導電体との短絡不良や、第２導電体の断線不良等が発生し易くなる。
【０１１９】
これに対して、ダマシン法により第１導電体３及び第２導電体５を設けることにより、第１導電体３と第２導電体５が平面的に形成されるため、このような短絡不良や断線不良の発生を抑えることが可能となる。従って、第１導電体３、及び、第２導電体５は、ダマシン法により形成されることが望ましい。
【０１２０】
次に、図４の（ａ），（ｂ），（ｃ）は、図３（ｃ）に示す製造工程の後に、接続体６を形成する方法を説明する図である。図４の（ａ），（ｂ），（ｃ）は、いずれも、図１のＡ−Ａ’断面で見た製造工程を示している。
【０１２１】
まず、図４（ａ）においては、第２導電体５をマスクとして、絶縁体８、及び、不要な絶縁膜４の選択的エッチング除去を行う。ここで、絶縁膜４の選択的エッチング除去は、少なくとも、第１導電体３が露出するまで行われる必要がある。また、第１導電体３同士の間に存在する絶縁体８（図３（ｂ）参照）も併せてエッチング除去することにより、接続体６による第１導電体３と第２導電体５との電気的な接続を、より確実なものとすることができる。この利点については後述する。
【０１２２】
例えば、第１導電体３、及び、第２導電体５としてＣｕを用い、絶縁体８、及び、絶縁膜４としてＳｉＯ２を用いた場合、ＣＦ４ガスプラズマを用いたドライエッチングを行うことにより、Ｃｕのエッチングは進行せず、ＳｉＯ２のエッチングのみが進行するため、第２導電体５をマスクとした絶縁体８、及び、絶縁膜４の選択的エッチング除去が実現する。
【０１２３】
また、絶縁体８、及び、絶縁膜４として有機系絶縁膜を用いた場合、Ｏ２ガスプラズマを用いたアッシングを行うことにより、Ｃｕのエッチングは進行せず、有機系絶縁膜のアッシング除去のみが進行するため、第２導電体５をマスクとした絶縁体８及び絶縁膜４の選択的エッチング除去が実現する。
【０１２４】
ここで、絶縁体８として有機系絶縁膜を用い、絶縁膜４としてＳｉＯ２を用いた場合、絶縁体８の除去と絶縁膜４の除去において、異なる反応ガスを用いることが必要となり、プロセスが複雑化することになる。従って、絶縁体８と絶縁膜４とは、同じ材料を用いるか、もしくは、同じ反応ガスによりエッチング除去可能な材料を用いることが望ましい。
【０１２５】
以上のように、本発明の不揮発性記憶素子においては、フォトレジスト等を用いた追加的なパターニングプロセスを用いることなく、第１導電体３と第２導電体５を露出させることが可能であり、簡略な形成プロセスとすることができる。
【０１２６】
次に、図４（ｂ）に示すように、パターニングされた第１導電体３、絶縁膜２、および、第２導電体５の全露出面を覆うように、相変化材料からなる接続体６を形成した後、図１に示す接続体６の形成パターンに対応したフォトレジストパターン９を形成する。
【０１２７】
ここで、図４（ａ）までのプロセスにより、第１導電体３と第２導電体５との表面は、エッチングガス等により汚染されているため、接続体６を形成する前に、Ａｒガス等の不活性ガスを用いて導電体表面のスパッタエッチングを行い、該導電体の表面汚染層を除去することにより、第１導電体３及び第２導電体５と接続体６との電気的接続をより確実なものとすることができる。
【０１２８】
最後に、図４（ｃ）に示すように、上記フォトレジストパターン９をマスクとして、不要な接続体６をエッチング除去した後、フォトレジストパターン９を除去し、さらに、保護膜７を設けることにより、絶縁膜４を介して設けられた第１導電体３と第２導電体５とが、相変化材料からなる接続体６により接続された不揮発性記憶素子が完成する。
【０１２９】
ここで、相変化材料からなる接続体６としては、非晶質シリコン等の非晶質半導体膜、ＧｅＳｂＴｅやＡｇＩｎＳｂＴｅ等のアンチモンとテルルを含む非晶質カルコゲナイド膜を用いることが望ましい。これらの材料においては、非晶質状態と多結晶状態における抵抗値の変化が大きく、大きな再生信号を得ることが可能となる。
【０１３０】
また、接続体６のパターン寸法は、特に限定されるものではない。第１導電体３と第２導電体５との間隔は、間に設けられた絶縁膜４により特定されており、接続体６に沿って流れる電流は、第１導電体３と第２導電体５とが近接した部分を流れる。従って、接続体６の絶縁膜４の側端面に接した部分に沿って電流が流れることになる。すなわち、接続体６における相変化は、必然的に、接続体６の絶縁膜４の側端面に接した部分で発生することになり、該相変化が発生した領域が低抵抗状態となり、第１導電体３と第２導電体５との間の抵抗値が小さくなるため、接続体６のパターン寸法に係り無く、情報の記録再生が実現する。
【０１３１】
本発明においては、相変化材料からなる接続体６の未記録部位で発生する無駄なリーク電流を抑制するため、接続体６のパターニングを行ったが、相変化材料からなる接続体６の非晶質状態における抵抗値が十分に高い非晶質シリコンにおいては、リーク電流を十分に小さくすることが可能である。この場合、リーク電流が極めて小さいため、接続体６のパターニングを行わなくとも、実用可能な不揮発性記憶素子を形成することが可能である。
【０１３２】
すなわち、図４（ａ）に示すように第１導電体３と第２導電体５とを露出させた後、第１導電体３と第２導電体５の表面汚染層をスパッタエッチングにより除去し、表面全体に相変化材料からなる接続体６と保護膜７を設け、第１導電体３と第２導電体５とを電気的に接続した場合においても、相変化材料からなる接続体６において、電流が流れ記録が行われる部位は、第１導電体３と第２導電体５とが最も近接した部位、すなわち、その交差位置に限られるため、不揮発性記憶素子として動作可能である。
【０１３３】
この場合、全ての第１導電体３と第２導電体５とが非晶質シリコンからなる接続体６により接続されているが、非晶質シリコンの電気抵抗が大きいため、僅かなリーク電流しか発生しない。また、接続体６のパターニング加工を省略することが可能であり、プロセスの簡略化、すなわち、不揮発性記憶素子の低コスト化を実現することができる。しかしながら、該リーク電流を完全に抑制し、さらにリーク電流を抑制する分、低消費電力な不揮発性記憶素子を実現するためには、接続体６のパターニングを行うことが望ましい。
【０１３４】
（不揮発性記憶素子の記録再生方法）
次に、図５、図６、図７、及び、図８を用いて、本発明の不揮発性記憶素子に対する記録再生方法について説明する。
【０１３５】
図５は、図１に示す不揮発性記憶素子を、回路図として示したものであり、非接触状態にあるＮ本の第１導電体３（以降、第１導電体Ｘ１〜ＸＮと言い換えて説明する）とＭ本の第２導電体５（以降、第２導電体Ｙ１〜ＹＭと言い換えて説明する）とが、交差位置において、相変化材料からなる接続体６により接続されている。ここで、接続体６の印は、相変化材料が非晶質状態、すなわち、高抵抗状態であることを示している（以降、接続体６を接続体Ｒｉｊと言い換えて説明する）。
【０１３６】
図６は、不揮発性記憶素子に対する記録動作を実現する記録回路を示している。ここでは、第１導電体Ｘｉと第２導電体Ｙｊにより選択された接続体Ｒｉｊに対する記録動作について説明する。
【０１３７】
後述する記録再生制御回路に含まれる素子選択用トランジスタ（Ｔｒｉ，Ｔｒｊ）のソース（Ｓ）は、それぞれ、電源電圧（＋Ｖ，＋Ｖ／２）に接続される。次に、素子選択用トランジスタ（以降、単にＴｒｉまたはＴｒｊと略称する）のゲート（Ｇ）に印加されるゲート電圧（Ｖｇｉ，Ｖｇｊ）により、Ｔｒｉ，Ｔｒｊのオンオフが選択され、Ｔｒｉに接続された第１導電体ＸｉとＴｒｊに接続された第２導電体Ｙｊの電位が決定される。そして、第１導電体Ｘｉと第２導電体Ｙｊの電位差に基づき、接続体Ｒｉｊに流れる電流が制御される。
【０１３８】
こうして、接続体Ｒｉｊに電流を流し、接続体Ｒｉｊを、非晶質状態から多結晶状態へと遷移させることにより情報が記録される。図７において、接続体Ｒｉｊ’は、情報が記録された状態、すなわち、相変化材料としての接続体Ｒｉｊが多結晶状態（低抵抗状態）に成された状態を示している。
【０１３９】
下記の表１は、図６に示す回路におけるトランジスタ（Ｔｒｉ，Ｔｒｊ）の状態と、第１導電体Ｘｉと第２導電体Ｙｊにおける電位との関係を示している。
【０１４０】
【表１】
2004266167.tif 000003
【０１４１】
状態１においては、Ｔｒｉ，ＴｒｊがともにＯＮ状態であり、Ｘｉ電位が＋Ｖとなり、Ｙｊ電位が＋Ｖ／２となるため、第１導電体Ｘｉと第２導電体Ｙｊとの電位差は、＋Ｖ／２となる。相変化材料からなる接続体Ｒｉｊには、電位差Ｖ／２に対応した電流が流れるが、この電位差では、相変化を発生させることが可能な電流が流れず、接続体６は非晶質状態、すなわち、高抵抗状態のままである。
【０１４２】
状態２においては、ＴｒｉがＯＮ、ＴｒｊがＯＦＦであり、接続体Ｒｉｊが高抵抗状態であるため、Ｘｉ電位が＋Ｖとなり、Ｙｊ電位が接地電位となる。従って、第１導電体Ｘｉと第２導電体Ｙｊとの間には、電位差Ｖが存在するため、相変化材料からなる接続体Ｒｉｊには、相変化を発生させることが可能な、電位差Ｖに対応した電流が流れる。この結果、接続体Ｒｉｊを構成する相変化材料が非晶質状態から多結晶状態へと遷移し、高抵抗状態の接続体Ｒｉｊから低抵抗状態の接続体Ｒｉｊ’へと遷移し記録が行われる。
【０１４３】
状態３においては、ＴｒｉがＯＦＦ、ＴｒｊがＯＮとなり、Ｘｉ電位が＋Ｖ１、Ｙｊ電位が＋Ｖ／２となる。ここで、＋Ｖ１は、高抵抗状態の接続体Ｒｉｊと、第１導電体Ｘｉに接続された接地抵抗Ｒｉとにより、＋Ｖ／２が分圧された電位であり、＋Ｖ／２よりも小さな値となる。高抵抗状態にある接続体Ｒｉｊの抵抗値が、接地抵抗Ｒｉに比べて十分に大きい場合、＋Ｖ１は、概ね接地電位と等しくなる。この場合、第１導電体Ｘｉと第２導電体Ｙｊとの電位差は、最大でもＶ／２なので、接続体Ｒｉｊの初期状態が維持される。
【０１４４】
すなわち、接続体Ｒｉｊの初期状態が、非晶質状態の場合、接続体Ｒｉｊは非晶質状態、すなわち、高抵抗状態のままである。また、接続体Ｒｉｊの初期状態が、多結晶状態の場合、接続体Ｒｉｊは多結晶状態、すなわち、低抵抗状態のままである。
【０１４５】
状態４においては、Ｔｒｉ，ＴｒｊがともにＯＦＦ状態であり、Ｘｉ電位とＹｊ電位がともに接地電位（０Ｖ）となるため、接続体Ｒｉｊは初期状態が維持される。
【０１４６】
このように、特定の第１導電体Ｘｉを駆動するトランジスタＴｒｉをＯＮ状態とし、それ以外の第１導電体３を駆動するトランジスタをＯＦＦ状態とし、第２導電体（Ｙ１，Ｙ２，・・・，ＹＭ）を駆動するトランジスタを、記録情報に従って、ＯＮ状態、もしくは、ＯＦＦ状態とすることにより、特定の第１導電体Ｘｉに接続されたＭ個の接続体６の抵抗変化の有無を制御すること、すなわち、情報を記録することが可能となる。
【０１４７】
次に、図６と図７に示す状態を判別することにより、記録された情報を再生することが可能である。例えば、特定の第２導電体Ｙｊを駆動するトランジスタＴｒｊをＯＮ状態として、第１導電体Ｘ１〜ＸＮを駆動するトランジスタＴｒｉを順次ＯＦＦ状態としながら、第１導電体Ｘｉの電位を順次測定することにより、特定の第２導電体Ｙｊと第１導電体Ｘ１〜ＸＮとの交差位置に設けられたＮ個の接続体６の状態、すなわち、記録情報を再生することが可能である。
【０１４８】
図６の場合、接続体Ｒｉｊが高抵抗状態であり、表１の状態３に示すように、第１導電体Ｘｉの電位は＋Ｖ１となる。ここで、高抵抗状態にある接続体Ｒｉｊの抵抗値が、接地抵抗Ｒｉの抵抗値に比べて十分に大きい場合、＋Ｖ１は、概ね接地電位と等しくなる。
【０１４９】
一方、図７の場合、接続体Ｒｉｊ’が低抵抗状態であり、第１導電体Ｘｉの電位＋Ｖ２は、第２導電体Ｙｊの電位＋Ｖ／２を、接続体Ｒｉｊ’と接地抵抗Ｒｉにより分圧した電位となる。ここで、低抵抗状態にある接続体Ｒｉｊ’の抵抗値が、接地抵抗Ｒｉの抵抗値に比べて十分に小さい場合、＋Ｖ２は、概ね第２導電体Ｙｊの電位＋Ｖ／２と等しくなる。
【０１５０】
従って、接続体６の抵抗値が変化することにより、第１導電体Ｘｉに誘起される電位が異なるため、第２導電体５に接続体６の相変化が発生しない大きさの電圧を印加し、第１導電体３の電位を検出することにより、接続体６の抵抗値変化有無、すなわち、記録された情報を再生することが可能となる。
【０１５１】
なお、上記の説明では、記録時に第２導電体Ｙ１〜ＹＭを順次選択すると共に、再生時に第１導電体Ｘ１〜ＸＮを順次選択する例を説明したが、第１導電体Ｘ１〜ＸＮおよび第２導電体Ｙ１〜ＹＭのいずれを順次選択するかについては、適宜変更可能である。
【０１５２】
また、図６及び図７に示すトランジスタや接地抵抗は、後述する不揮発性記憶回路の記録再生制御回路（例えば図８）の一部であるＸデコーダ１９内およびＹデコーダ２０により駆動されるデータ入力回路２２内に設けることが可能である。
【０１５３】
（不揮発性記憶回路の構成）
次に、本発明の不揮発性記憶素子１０を用いた不揮発性記憶回路１１について、図８に示す概略ブロック図を用いて説明する。
【０１５４】
不揮発性記憶回路１１は、アドレス信号Ａ０〜Ａｉ（ｉ：自然数）を受けるアドレス入力端子１２と、外部から入力される、外部クロックＣＬＫ、Ｘアドレスストローブ信号ＸＡＳ、Ｙアドレスストローブ信号ＹＡＳ、ライトイネーブル信号ＷＥ、および素子セレクト信号ＣＳ等を受ける制御信号入力端子１３と、外部から電源電位ＶＣＣおよび接地電位ＶＳＳをそれぞれ受ける電源端子１４と、データＤ０〜Ｄｊ（ｊ：自然数）の入出力を行なうデータ入出力端子１５とが設けられている。
【０１５５】
不揮発性記憶回路１１は、さらに、アドレス入力端子１２からアドレス信号Ａ０〜Ａｉを受けて、ＸアドレスＸＡおよびＹアドレスＹＡを示す内部アドレス信号に変換するアドレスバッファ１６と、制御信号入力端子１３から制御信号群を受けてそれぞれに対応する内部制御信号を生成する制御信号バッファ１７と、制御信号バッファ１７から内部制御信号群を受けて不揮発性記憶回路１１全体の内部動作を制御する制御回路１８とが設けられている。
【０１５６】
不揮発性記憶回路１１は、さらに、行列状に配置された複数の第１導電体３及び第２導電体５と、第１導電体３と第２導電体５とを接続する接続体６を有する不揮発性記憶素子１０が設けられている。
【０１５７】
不揮発性記憶回路１１は、さらに、アドレスバッファ１６が生成するＸアドレスＸＡに従って不揮発性記憶素子１０の第１導電体３の選択を実行するＸデコーダ１９と、アドレスバッファ１６が出力するＹアドレスＹＡに応じて第２導電体５の選択を実行するＹデコーダ２０と、後述するセンス回路２１およびデータ入力回路２２とが設けられている。
【０１５８】
Ｘデコーダ１９は、第１導電体３の選択時において、アドレスバッファ１６が出力するＸアドレスＸＡに応じて、不揮発性記憶素子１０中の第１導電体３のうちの少なくとも１本を選択的に活性化し、記録再生を行う。具体的には、少なくとも、記録再生方法について説明した図６において示した第１導電体Ｘｉに接続されたトランジスタＴｒｉと接地抵抗Ｒｉとが、Ｘデコーダ１９内に設けられている。
【０１５９】
また、Ｙデコーダ２０は、第２導電体５の選択時において、アドレスバッファ１６が出力するＹアドレスＹＡに応じて、不揮発性記憶素子１０中の第２導電体５のうちの少なくとも１本を選択的に活性化し、記録再生を行う。具体的には、少なくとも、記録再生方法について説明した図６において示した第２導電体Ｙｊに接続されたトランジスタＴｒｊと接地抵抗Ｒｊとが、Ｙデコーダ２０内に設けられている。
【０１６０】
不揮発性記憶回路１１は、さらに、データ入出力端子１５との間でデータ授受を実行するためのデータ出力バッファ２３およびデータ入力バッファ２４が設けられている。データ出力バッファ２３およびデータ入力バッファ２４は、制御回路１８が生成するクロック信号に同期したタイミングでデータ入出力を実行する。
【０１６１】
データ入力バッファ２４から送出されたデータは、データ入力回路２２へと入力される。データ入力回路２２は、Ｘデコーダ１９とＹデコーダ２０の選択結果に対応して、接続体６に印加する電圧を入力されたデータに基づいて制御して、相変化材料からなる接続体６の相変化の実施、すなわち、不揮発性記憶素子の各交差位置に対するデータの記録を行う。
【０１６２】
また、センス回路２１は、Ｘデコーダ１９とＹデコーダ２０の選択結果に対応して、個々の不揮発性記憶素子の記録状態、すなわち、接続体６の抵抗値変化の有無を検出し、記録データの再生を行う。例えば、Ｙデコーダ２０により選択された第２導電体Ｙｊに電圧を印加して、第１導電体Ｘ１〜ＸＮに誘起される電圧をセンス回路２１により順次測定することにより、記録情報を再生することが可能である。そして、センス回路２１で検出された再生信号は、データ出力バッファ２３へと送出される。
【０１６３】
不揮発性記憶回路１１は、さらに、電源端子１４に入力された外部電源電位ＶＣＣおよび外部接地電位ＶＳＳに応じて、不揮発性記憶回路１１内部で使用される電源電位＋Ｖと＋Ｖ／２、および、接地電位を生成する電源回路２５が設けられている。電源電位＋Ｖと＋Ｖ／２、および、接地電位は、不揮発性記憶回路１１内部の各回路に供給される。
【０１６４】
本発明の上記不揮発性記憶回路を用いることにより、アドレスに対応して、本発明の不揮発性記憶素子に対する、情報の記録再生を実現することが可能となる。
【０１６５】
（不揮発性記憶素子の構成例２）
次に、図９、及び、図１０は、本発明の不揮発性記憶素子の他の構成を示す平面図と断面図である。
【０１６６】
図１、及び、図２に示す不揮発性記憶素子においては、第１導電体３と第２導電体５との交差位置において、第１導電体３と第２導電体５とが、一箇所のみで、相変化材料からなる接続体６により接続されていたが、図９、及び、図１０に示す不揮発性記憶素子においては、第１導電体３と第２導電体５との交差位置において、第１導電体３と第２導電体５とが、２箇所で、相変化材料からなる接続体６により接続されている。
【０１６７】
このような構成の、不揮発性記憶素子は、図３、及び、図４に示す製造方法において、接続体６をエッチングする際のマスクであるフォトレジストパターン９を、図９に示す接続体６に対応するパターンとすることにより形成することができる。
【０１６８】
この構成においては、第１導電体３と第２導電体５とが、２箇所で、接続体６により電気的に接続されていることにより、個々の不揮発性記憶素子の初期不良の数を低減することが可能となる。すなわち、不揮発性記憶素子の形成時に、塵埃等の欠陥が存在し、ある交差位置の一方の接続箇所における接続体６に電気的な接続が維持されないような事態が発生した場合においても、他方の接続箇所における接続体６において電気的な接続が維持されることにより、１箇所の接続不良のために不揮発性記憶素子全体が不良となることを回避することができる。
【０１６９】
図１１は、図２に示す本発明の不揮発性記憶素子の断面をさらに詳細に示したものである。接続体６は、絶縁膜４を間に挟んで絶縁された第１導電体３と第２導電体５からなるパターンの上に形成される。ここで、接続体６の形成時に、絶縁膜４と第２導電体５からなるパターンによるシャドウイング効果により、該パターンと第１導電体３との接続部２６（第１導電体３と絶縁膜４との境界）において、接続体６の膜厚減少が発生する。この膜厚減少は、初期状態の接続体６の抵抗変化や断線を発生させる原因となり、さらに、記録再生時における断線の発生をも誘発させるものである。
【０１７０】
そこで、図１０に示すように、第１導電体３と第２導電体５との交差位置において、第１導電体３と第２導電体５とを、２箇所で接続することにより、上記断線の発生確率を低減することが可能である。
【０１７１】
なお、図９に示す構成の不揮発性記憶素子において、各交差位置において第２導電体５の両側に対して１箇所ずつ合計２箇所の接続箇所を設けるのみならず、片側に対して２箇所以上の接続箇所を設けてもよい。
【０１７２】
（不揮発性記憶素子の構成例３）
次に、図１２から図１８を用いて、本発明の不揮発性記憶素子のさらに他の構成について、詳しく説明する。
【０１７３】
上記構成例２においては、上記断線の発生確率低減という効果を得ることができるが、根本的な解決を行うためには、接続部２６における膜厚減少を取り除くことが望ましい。
【０１７４】
図１２から図１８は、上記接続部２６における膜厚減少による影響を取り除くために、第１導電体３／絶縁膜４／第２導電体５の積層体の側面を略面一状に構成する第１導電体３の側端面２８と第２導電体５の側端面２９とが、相変化材料からなる接続体６により電気的に接続された本発明のさらに他の構成について説明する平面図と断面図である。
【０１７５】
なお、図１２は、上記平面図を示しており、図１３は、図１２のＡＡ’断面を示している。
【０１７６】
図１２に示す不揮発性記憶素子においては、第１導電体３と直交する方向に延伸した蛇行状の第２導電体５とが、間に絶縁膜４を挟んで、非接触状態で積層されている。より具体的には、第１導電体３と第２導電体５との交差位置において、第１導電体３の延伸方向に沿いながら第１導電体３と第２導電体５とが積層方向に重なる部分２７が存在し、該重なる部分２７に相変化材料からなる接続体６が形成されている。
【０１７７】
具体的には、接続体６は、上記交差位置における重なる部分２７の３層構造において、第１導電体３と第２導電体５との外表面の少なくとも一部同士を接続している。
【０１７８】
より具体的に説明すると、接続体６は、第１導電体３および第２導電体５の延伸方向に延びる双方の側面（側端面）同士を少なくとも接続するように設けられている。
【０１７９】
図１４（ａ），（ｂ），（ｃ）は、図１２及び図１３に示す不揮発性記憶素子の形成方法を工程順に示す図である。図１４（ａ），（ｂ），（ｃ）は、それぞれ、図１２のＡＡ’断面を示している。
【０１８０】
図１４（ａ）は、第１導電体３と第２導電体５の形成完了後の断面図を示している。重なる部分２７においては、図１４（ａ）に示すように、第１導電体３と第２導電体５とが、絶縁膜４を介して、ほぼ重なるように設けられている。
【０１８１】
次に、図１４（ｂ）に示すように、第２導電体５をマスクとして、絶縁体８及び絶縁膜４の選択的エッチングが行われ、第１導電体３の側端面と第２導電体５の側端面とが露出される。その後、第１導電体３の側端面、絶縁膜４の側端面、及び、第２導電体５の側端面とを電気的に接続するように相変化材料からなる接続体６が、全面を被覆するように形成される。
【０１８２】
最後に、図４（ｂ）で説明したように、フォトレジストパターン等のマスクパターンを用いて、不要な部分の接続体６をエッチング除去することにより、図１４（ｃ）に示す本発明の不揮発性記憶素子が完成する。
【０１８３】
このように、第１導電体３の側端面２８と第２導電体５の側端面２９とを、接続体６を用いて電気的に接続することにより、略面一状の該側端面同士が確実に接続され、図１１に示すような接続部２６において発生する接続体６の膜厚減少に起因した抵抗変化や断線を確実に取り除くことが可能となる。
【０１８４】
（不揮発性記憶素子の構成例４）
次に、図１５と図１６は、それぞれ、本発明の不揮発性記憶素子のさらに別の構成の平面図と断面図を示している。この構成の不揮発性記憶素子は、図１２及び図１３に示す構成の不揮発性記憶素子において、第１導電体３の延伸方向に延びる第１導電体３の側端面と第２導電体５の側端面とが、２箇所で、相変化材料からなる接続体６により、電気的に接続された構成となっている。
【０１８５】
このような構成の、不揮発性記憶回路は、図１４に示す製造方法において、接続体６をエッチングする際のマスクであるフォトレジストパターンを、図１５に示す接続体６に対応するパターンとすることにより形成することができる。
【０１８６】
この構成においては、第１導電体３の側端面と第２導電体５の側端面とが、それぞれ、２箇所で、しかも図１１に示すような接続部２６を生じないように、相変化材料からなる接続体６を用いて、電気的に接続されている。これにより、個々の不揮発性記憶素子の初期不良の数を最も低減することが可能となる。すなわち、不揮発性記憶素子の形成時に、塵埃等の欠陥が存在し、一方の接続体６における電気的な接続が維持されないような事態が発生した場合においても、他方の接続体６における電気的な接続が維持されることにより、個々の不揮発性記憶素子が不良となることを回避することができる。
【０１８７】
なお、図１５に示す構成の不揮発性記憶素子において、各交差位置において第２導電体５の両側に対して１箇所ずつ合計２箇所の接続箇所を設けるのみならず、片側に対して２箇所以上の接続箇所を設けてもよい。
【０１８８】
（不揮発性記憶回路の構成例１）
次に、本発明の不揮発性記憶回路のさらに具体的な実施形態について、図１７から図２２を用いて説明する。
【０１８９】
図１７は、本発明の不揮発性記憶回路の一部を示す斜視図であり、図８に示すアドレス入力端子１２、制御信号入力端子１３、電源端子１４、及び、データ入出力端子１５等で構成された回路入出力端子３１と、図８に示すアドレスバッファ１６、制御信号バッファ１７、制御回路１８、Ｘデコーダ１９、Ｙデコーダ２０、センス回路２１、データ入力回路２２、データ出力バッファ２３、データ入力バッファ２４、及び、電源回路２５等の半導体回路により構成された記録再生制御回路３２とが、単結晶シリコンウエハーからなるＳｉ基板３０（半導体層）上に形成された構成となっている。
【０１９０】
次に、図１８は、図１７に示すＳｉ基板３０に形成された上記記録再生回路３２の上に、本発明の不揮発性記憶素子３３（図８に示す不揮発性記憶素子１０に相当）を設けた構成の不揮発性記憶回路の斜視図である。ここで、記録再生制御回路３２のＸデコーダ１９、及び、データ入力回路２２等の入出力配線と、不揮発性記憶素子３３の第１導電体３、及び、第２導電体５とは、それぞれ、図示しない絶縁膜を介して、立体配線技術を用いて配線されている。
【０１９１】
ここで、上記記録再生制御回路３２と上記不揮発性記憶素子３３とを重ならないように設け、水平配線により配線することも可能である。しかし、この場合、Ｓｉ基板３０上に、記録再生制御回路３２を形成する領域と不揮発性記憶素子３３を形成する領域とを別々に設けることが必要となり、記憶容量が減少することになる。大きな記憶容量を実現するためには、図１７、及び、図１８に示すように、記録再生制御回路３２と不揮発性記憶素子３３とを重ねて配置し、図示しない絶縁膜を介して、立体配線技術を用いて配線することが望ましい。
【０１９２】
なお、図示しない上記絶縁膜は、記録再生制御回路３２と不揮発性記憶素子３３との電気的な干渉を避けるために設けるものであり、記録再生制御回路３２と不揮発性記憶素子３３との間で、絶縁不良が発生しないように設けられることが望ましい。
【０１９３】
また、上記説明においては、記録再生制御回路３２として、Ｓｉ基板上に設けた半導体回路により構成された記録再生制御回路３２を用いたが、これに限られるものではない。
【０１９４】
例えば、図１９、及び、図２０に示すように、Ｓｉ基板以外の基板３４、例えば、ガラス基板やプラスチック基板上に、半導体回路からなる記録再生制御回路３７と回路入出力端子３５とを設け、図１７、及び、図１８と同様にして、上記記録再生制御回路３７上に、不揮発性記憶素子３３を重ねて配置し、立体配線技術を用いて配線することが可能である。
【０１９５】
ここで、基板３４としてガラス基板やプラスチック基板を用いる場合、半導体回路からなる上記記録再生制御回路３７は、基板３４上にスパッタリング法やＣＶＤ法により形成された非晶質Ｓｉ薄膜３６（半導体層）を用いて構成することが可能である。非晶質Ｓｉ薄膜には、半導体回路を形成することが可能である必要があり、その膜厚を５０ｎｍ〜２００ｎｍとすることが望ましい。なお、左記の上限値、下限値はおよその目安である。
【０１９６】
しかし、半導体回路として非晶質Ｓｉ薄膜を用いた場合、非晶質Ｓｉ薄膜の電子移動度が小さいため、高速での記録再生制御が困難となる。本発明の不揮発性記憶回路に対して、映像情報等の情報を記録再生するためには、その記憶容量のみならず、高速での記録再生を実現することが重要な課題となる。
【０１９７】
従って、本発明の不揮発性記憶素子に用いる記録再生制御回路３７としては、上記非晶質Ｓｉ薄膜３６に対して、レーザビーム等のエネルギービームを照射して、上記非晶質Ｓｉ薄膜３６を多結晶化した領域に、上記記録再生制御回路３７を設けることが望ましい。上記非晶質Ｓｉ薄膜３６が多結晶化されることにより、半導体回路における電子移動度が大きくなる。従って、記録再生制御回路の高速動作が実現され、本発明の不揮発性記憶回路を、映像情報等の情報の高速記録再生に適用することができる。
【０１９８】
また、本実施例によれば、高価なＳｉ基板を用いず、安価なガラス基板やプラスチック基板を使用することができ、低価格な不揮発性記憶回路を提供することが可能である。さらに、プラスチック基板を用いることにより、割れによる破損を防止することが可能であり、ガラス基板に比べて、携帯性に優れた不揮発性記憶回路を提供することが可能である。
【０１９９】
（不揮発性記憶回路の構成例２）
次に、図２１、及び、図２２は、一つの基板３４上に、複数の記録再生制御回路３８と、それぞれの記録再生制御回路３８に対応する複数の不揮発性記憶素子３９とが設けられた構成を示している。ここで、基板３４としては、図１７、及び、図１８に示すＳｉ基板であっても良いが、不揮発性記憶回路の低価格化を実現するためには、図１９、及び、図２０と同様に、Ｓｉ基板以外の基板を用いることが望ましい。
【０２００】
また、図１９、及び、図２０の場合と同様に、レーザアニール処理により多結晶化された多結晶Ｓｉを用いて、記録再生制御回路３８を形成することにより、記録再生制御回路３８の高速動作が実現され、本発明の不揮発性記憶回路を、映像情報等の情報の高速記録再生に適用することができる。
【０２０１】
図２１、及び、図２２に示す不揮発性記憶回路においては、回路入出力端子３５と、それぞれの記録再生制御回路３８とが接続され、アドレス情報やデータ情報の授受が行われる。また、複数の上記記録再生制御回路３８のそれぞれに対して、不揮発性記憶素子３９が重ねて配置され、立体配線技術を用いて配線されている。
【０２０２】
図１９、及び、図２０に示す不揮発性記憶回路においては、基板上に一つの不揮発性記憶素子３３が設けられた構成となっている。従って、不揮発性記憶素子３３を構成する複数の第１導電体３及び複数の第２導電体５は、不揮発性記憶素子３３の長さとほぼ同程度の長さを有することになる。ここで、複数の上記第１導電体３、もしくは、複数の上記第２導電体５の一箇所に、欠陥による断線、もしくは、短絡が発生した場合、それらの導電体に接続された個々の不揮発性記憶素子（個々の交差位置に対応；単位記憶素子と呼ぶ）は、すべて欠陥素子となってしまう。すなわち、一箇所の欠陥が、極めて多くの欠陥素子を発生させることになる。
【０２０３】
これに対して、図２１、及び、図２２に示す不揮発性記憶回路においては、複数の不揮発性記憶素子３９を複数の記録再生制御回路３８に接続して設けることにより、欠陥素子の数を低減することが可能である。例えば、基板３４のサイズが変わらないとすれば、図２２の場合、図２０の場合と比較して、不揮発性記憶素子３９の１つ分の記憶容量は小さくなるもののそれぞれの不揮発性記憶素子３９が有する第１導電体３及び第２導電体５の長さを短くすることができる。このように、第１導電体３及び第２導電体５の長さが短くなると、一箇所の欠陥に起因する断線、もしくは、短絡により発生する欠陥素子の数を低減することが可能となる。
【０２０４】
（不揮発性記憶カードの構成例１）
図１７から図２２に示す本発明の不揮発性記憶回路を、回路基板上に配置し、回路入出力端子３１，３５を用いて、記録再生情報の入出力が可能な不揮発性記憶回路として用いることも可能であるが、大容量であり、かつ、低価格であるという特徴を生かして、可換型の不揮発性記憶回路とすることが可能である。
【０２０５】
すなわち、図２３に示すように、本発明の不揮発性記憶回路を、カード状基板４０の上に設け、不揮発性記憶カードとすることにより、大容量であり、かつ、低価格な記憶媒体を提供することができる。
【０２０６】
例えば、図２３に示す不揮発性記憶カードは、回路入出力端子３５に対して電気的に接触可能な接続ピンを有する記録再生装置に着脱可能に装着され、該記録再生装置が有する接続ピンを通じて、該不揮発性記憶カードと記録再生装置との間で、情報の記録再生が行われる。
【０２０７】
図２３は、カード状基板４０の上に、図１８、図２０、もしくは、図２２に示す不揮発性記憶回路を接着剤により貼り付けた構成であるが、カード状基板４０の上に、直接、記録再生制御回路３７，３８、及び、不揮発性記憶素子３３，３９を設けることも可能である。
【０２０８】
（不揮発性記憶カードの構成例２）
次に、図２４は、複数の不揮発性記憶回路がカード状基板４０の上に積層された構成の不揮発性記憶カードを示している。ここでは、複数の不揮発性記憶回路の回路入出力端子３５が積層方向に重ならないように、それぞれの不揮発性記憶回路が階段状に積層され、接着剤により張り合わせられている。
【０２０９】
該不揮発性記憶カードに対する記録再生は、記録再生装置に設けられた接続ピンを、露出した各層の回路入出力端子３５に対して同時にまたは選択的に電気的に接触させ、記録再生情報の入出力を行うことにより実現される。
【０２１０】
このように、複数の不揮発性記憶回路を積層して設けることにより、さらに大容量の記憶容量を有する不揮発性記憶カードを提供することが可能となる。
【０２１１】
しかしながら、上記不揮発性記憶カードにおいては、複数の回路入出力端子３５のそれぞれに対して、アドレス情報や記録再生情報を入出力することが必要であり、記録再生装置の接続ピンの数が、不揮発性記憶回路の積層数に応じて増加し、かつ、記録再生装置の記録再生制御システムが複雑になるという問題が発生する。
【０２１２】
（不揮発性記憶カードの構成例３）
図２５及び図２６は、入出力端子の数を増やすことなく、複数の不揮発記憶回路を積層することが可能な不揮発性記憶カードについて説明する図である。
【０２１３】
本発明の不揮発性記憶カードは、図２５に示すように、不揮発性記憶素子３３と、不揮発性記憶素子３３に対する記録再生を行う記録再生制御回路と、外部入出力端子４９と、記憶回路選択回路４２とを有する第１の不揮発性記憶回路４１が、接着剤によりカード状基板４０の上に貼り付けられている。さらに、図２６に示すように、上記第１の不揮発性記憶回路４１及び記憶回路選択回路４２の上に、複数の第２の不揮発性記憶回路４３が、順次積層された構造となっている。
【０２１４】
上記複数の第２の不揮発性記憶回路４３は、それぞれ、回路入出力端子４４を有しており、該回路入出力端子４４は、それぞれ、該不揮発性記憶回路４３の各基板を貫通する孔を通じて、第１の不揮発性記憶回路４１が有する記憶回路選択回路４２に接続されている。
【０２１５】
記憶回路選択回路４２は、外部入出力端子４９から入力されたアドレス情報（第１の選択信号）に基づき、不揮発性記憶回路４１，４３から特定の不揮発性記憶回路を選択し、特定の不揮発性記憶回路に対する記録再生を実施することが可能である。
【０２１６】
ここでは、第１の不揮発性記憶回路４１として、外部入出力端子４９と記憶回路選択回路４２と回路入出力端子４４と不揮発性記憶素子３３とを有する構成について記載しているが、第１の不揮発性記憶回路４１として、外部入出力端子４９と記憶回路選択回路４２とのみを有する構成とすることも可能である。
【０２１７】
図２７と図２８は、図２６に示す不揮発性記憶カードの記録再生を実施する不揮発性記憶回路の概略ブロック図を示している。
【０２１８】
図２７は、第１の不揮発性記憶回路４１であり、アドレス信号Ａ０〜Ａｉ（ｉ：自然数）（第１の選択信号および第２の選択信号）を受けるアドレス入力端子４５と、外部から入力される、外部クロックＣＬＫ、Ｘアドレスストローブ信号ＸＡＳ、Ｙアドレスストローブ信号ＹＡＳ、ライトイネーブル信号ＷＥ、および素子セレクト信号ＣＳ等を受ける制御信号入力端子４６と、外部から電源電位ＶＣＣおよび接地電位ＶＳＳをそれぞれ受ける電源端子４７と、データＤ０〜Ｄｊ（ｊ：自然数）（記録再生の情報信号）の入出力を行なうデータ入出力端子４８とからなる外部入出力端子４９とが設けられている。
【０２１９】
次に、外部入出力端子４９は、記憶回路選択回路４２へと接続されており、記憶回路選択回路４２は、入力されたアドレス信号情報に応じて、選択すべき不揮発性記憶回路４１，４３を決定する。
【０２２０】
一方、それぞれの不揮発性記憶回路４１，４３は、個々に、記憶回路選択回路４２から送出されるアドレス信号Ａ０〜Ａｉ（ｉ：自然数）を受けるアドレス入力端子５０と、外部クロックＣＬＫ、Ｘアドレスストローブ信号ＸＡＳ、Ｙアドレスストローブ信号ＹＡＳ、ライトイネーブル信号ＷＥ、および素子セレクト信号ＣＳ等を受ける制御信号入力端子５１と、電源電位ＶＣＣおよび接地電位ＶＳＳをそれぞれ受ける電源端子５２と、データＤ０〜Ｄｊ（ｊ：自然数）の入出力を行なうデータ入出力端子５３とからなる回路入出力端子４４を備えており、記憶回路選択回路４２により決定された不揮発性記憶回路４１，４３の回路入出力端子４４と外部入出力端子４９との接続が、記憶回路選択回路４２により行われる。
【０２２１】
上記回路入出力端子４４から、それぞれの不揮発性記憶回路１０への記録再生動作については、図８の場合と同様にして行われる。
【０２２２】
上記構成の不揮発性記憶カードにおいては、複数の不揮発性記憶回路が積層され、大容量の記憶容量を実現可能であるとともに、不揮発性記憶カードが有する外部入出力端子の数を必要最小限（記憶回路選択回路４２の外部入出力端子４９の数）とすることが可能である。従って、記録再生装置の入出力システムを簡略化でき、低価格な記録再生装置を提供することができる。
【０２２３】
また、上記実施形態においては、アドレスバッファ１６、電源回路２５、制御信号バッファ１７、制御回路１８、データ入力バッファ２４、データ出力バッファ２３が、それぞれの不揮発性記憶回路４１，４３に設けられた構成について説明したが、これらの回路（不揮発性記憶素子１０のドライバ回路）を記憶回路選択回路４２にまとめて設けることにより、個々の不揮発性記憶回路に含まれる記録再生制御回路の規模が小さくなり、不揮発性記憶回路の形成プロセスの簡略化と低コスト化を実現することができる。
【０２２４】
（不揮発性記憶素子の構成例５）
以上の不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードは、絶縁膜４を間に挟んで絶縁された第１導電体３と第２導電体５とを有し、第１導電体３と第２導電体５との間に与えた電位差によって、第１導電体３と第２導電体５とを接続した記録材料としての接続体６が、非晶質状態（高抵抗状態）から多結晶状態（低抵抗状態）へと遷移することを利用した不揮発性記憶素子を用いた例について記載しているが、上記記録材料に限られるものではない。
【０２２５】
図２９は、絶縁膜４を間に挟んで絶縁された第１導電体３と第２導電体５と、第１導電体３と第２導電体５とを接続する記録材料５４とを有し、該記録材料５４の初期状態が導通状態であり、第１導電体３と第２導電体５との間に与えた電位差により記録材料５４に電流が流れることにより、該記録材料５４が溶断状態へと遷移することを利用した不揮発性記憶素子である。
【０２２６】
初期状態においては、図２９に示すように、第１導電体３と第２導電体５とが記録材料５４により短絡されており、第１導電体３もしくは第２導電体５の一方に、記録材料５４の溶断が発生しない程度の電圧を印加することにより、他方の導電体に電圧が誘起される。一方、記録材料５４の溶断が発生する程度の電圧印加により記録が行われると、図３０に示すように、第１導電体３と第２導電体５とを接続する特定の記録材料５４に溶断箇所５５が形成される。
【０２２７】
この状態で、第１導電体３と第２導電体５とは、該絶縁箇所５５により絶縁されるので、一方の導電体に電圧を印加しても、他方の導電体には、電圧が誘起されない。これにより、記録状態であるか未記録状態であるかを再生することができる。
【０２２８】
また、図１と同様に、第１導電体２と第２導電体５とをマトリックス状に配置し、その交差位置に該記録材料５４を設けることにより、複数の情報を記録することが可能な不揮発性記憶素子とすることができる。
【０２２９】
ここで、第１導電体２、第２導電体４、絶縁膜４、保護膜７としては、図２において示した不揮発性記憶素子と同様な材料を用いることが可能である。また、記録材料５４としては、電流が流れることにより温度上昇し、該温度上昇により溶断を発生する材料を用いることが可能であり、例えば、Ａｌ，Ｃｕ，Ｚｎ，Ｓｂ等の材料、もしくは、それらの合金を用いることが可能である。
【０２３０】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０２３１】
【実施例】
〔実施例１〕
本発明の実施例１として、図１及び図２に示す構成の不揮発性記憶素子を作製した。
【０２３２】
実施例１の不揮発性記憶素子は、半導体回路が設けられた単結晶Ｓｉからなる基板１上に、膜厚１００ｎｍのＳｉＯ２からなる絶縁膜２が形成され、その上に、幅が０．３μｍであり、膜厚が１００ｎｍのＡｌ配線からなる第１導電体３と第２導電体５とが、膜厚が１００ｎｍのＳｉＯ２からなる絶縁膜４を間に挟んで積層されている。そして、第１導電体３と第２導電体５とを、１箇所で電気的に接続する相変化材料からなる接続体６が設けられ、それらの表面を覆うように、膜厚１００ｎｍのＳｉＯ２保護膜７が設けられている。
【０２３３】
接続体６としては、非晶質Ｓｉ薄膜を用い、その膜厚を５０ｎｍとし、その接続幅（第２導電体５の延伸方向と平行方向の幅）を０．２μｍとした。
【０２３４】
次に、一本の第１導電体Ｘ４に、３．０Ｖの電圧を印加し、一本の第２導電体Ｙ３を抵抗を介して接地することにより、第１導電体Ｘ４から第２導電体Ｙ３へと電流を流した。その後、第１導電体Ｘ４と第２導電体Ｙ３とを接続する接続体６を調べた結果、非晶質Ｓｉから多結晶Ｓｉへの相変化が発生していることが確認された。
【０２３５】
また、第１導電体Ｘ４と第２導電体Ｙ３との間の抵抗値を調べた結果、電圧印加前の未記録状態においては、接続体６が非晶質Ｓｉであるため、相対的に高抵抗値であることを確認し、電圧印加後の記録状態においては、接続体６が多結晶Ｓｉへと相変化したことにより、相対的に低抵抗値となっていることを確認した。
【０２３６】
以上の結果から、本実施例の不揮発性記憶素子においては、３．０Ｖの電位差を与えることにより、接続体６の相変化を発生させ、記録が行われることがわかった。
【０２３７】
次に、第２導電体Ｙ３に、１．５Ｖの電圧を印加し、第１導電体３をそれぞれ抵抗を介して接地することにより、交差する位置の接続体６が非晶質Ｓｉである第１導電体Ｘ１，Ｘ２，Ｘ３，Ｘ５，Ｘ６，Ｘ７，Ｘ８は、ほぼ接地電位となり、交差する位置の接続体６が多結晶Ｓｉである第１導電体Ｘ４には、およそ１．４Ｖの電圧が誘起され、記録情報の再生を行うことができた。
【０２３８】
ここでは、第２導電体５に電圧を印加して、第１導電体３に誘起される電圧を測定することにより、記録情報の再生を行ったが、第１導電体３に、相変化が発生しない大きさの電圧を印加して、第２導電体５に誘起される電圧を測定することによっても、同様に、記録情報の再生が可能である。
【０２３９】
以上のことから、実施例１の不揮発性記憶素子においては、選択された１つの第１導電体３と、選択された１つの第２導電体５との間に電位差を設け、該第１導電体３と該第２導電体５とを接続する接続体６の相変化を発生させることにより、情報を記録することが可能であり、さらに、上記第１導電体３、もしくは、上記第２導電体５のいずれか一方の導電体に、接続体の相変化を発生させない大きさの電圧を印加して、他方の導電体の電位を検出することにより、上記接続体６における相変化の有無を判断し、情報を再生することが可能であることがわかる。
【０２４０】
〔実施例２〕
本発明の実施例２では、接続体６として、膜厚５０ｎｍ、接続幅０．２μｍの非晶質ＧｅＳｂＴｅ、または、非晶質ＡｇＩｎＳｂＴｅを用いた２種類の不揮発性記憶素子を形成した。接続体６以外の構成は、実施例１と同一である。
【０２４１】
ここで、非晶質ＧｅＳｂＴｅとしては、Ｇｅ１９Ｓｂ２２Ｔｅ５９からなる組成比の薄膜を用い、非晶質ＡｇＩｎＳｂＴｅとしては、Ａｇ２Ｉｎ８Ｓｂ７０Ｔｅ２０からなる組成比の薄膜を用いた。
【０２４２】
実施例１においては、接続体６である非晶質Ｓｉを相変化させるのに、第１導電体３と第２導電体５との間に、３．０Ｖの電位差を設けることが必要であった。これに対して、接続体６として、非晶質ＧｅＳｂＴｅ、または、非晶質ＡｇＩｎＳｂＴｅを用いた実施例２の不揮発性記憶素子においては、いずれの場合も、第１導電体３と第２導電体５との間に、２．０Ｖの電位差を設けることにより、接続体６の相変化を発生させ、多結晶ＧｅＳｂＴｅ、または、多結晶ＡｇＩｎＳｂＴｅとすることができた。これらの結果は、非晶質Ｓｉに比べて、非晶質ＧｅＳｂＴｅ、または、非晶質ＡｇＩｎＳｂＴｅの結晶化温度が低いために、より低温での相変化が可能であることによる。
【０２４３】
ここで、実施例２の不揮発性記憶素子においては、より低電圧での相変化が可能であるため、記録情報の再生を行う際の印加電圧も低くすることが必要である。実施例２においては、再生時の印加電圧を１．０Ｖとして、接続体６の抵抗変化の有無、すなわち、相変化の有無を確認した。
【０２４４】
以上のことより、接続体６として非晶質ＧｅＳｂＴｅ、または、非晶質ＡｇＩｎＳｂＴｅを用いた実施例２の不揮発性記憶素子においては、記録再生時の印加電圧を低くすることが可能であり、不揮発性記憶素子の低電力化を実現することができる。
【０２４５】
本発明の不揮発性記憶素子として用いる相変化記録材料において、非晶質状態から多結晶状態へと遷移する結晶化温度は、低電力化を実現するためには、５００℃以下であることが望ましい。また、該結晶化温度が低すぎると、僅かな電圧変動や、環境温度の変化により、予期せぬ記録動作が発生するため、該結晶化温度を少なくとも１５０℃以上とすることが望ましい。
【０２４６】
〔実施例３〕
本発明の実施例３として、図９及び図１０に示す構成の不揮発性記憶素子を作製した。
【０２４７】
実施例３の不揮発性記憶素子は、幅が０．３μｍであり、膜厚が１００ｎｍのＡｌ配線からなる第１導電体３と第２導電体５とが、膜厚が１００ｎｍのＳｉＯ２からなる絶縁膜３を介して積層され、第１導電体３と第２導電体５とが、その交差位置において、相変化材料からなる接続体６により、２箇所で電気的に接続されている。
【０２４８】
接続体６は、実施例１と同様に、非晶質Ｓｉ薄膜を用い、その膜厚を３０ｎｍとし、その接続幅を０．２μｍとした。
【０２４９】
上記不揮発性記憶素子に対して、実施例１と同様な記録再生を行った結果、同様に、相変化材料からなる接続体６に対する記録再生を行うことができた。
【０２５０】
実施例１から実施例３に記載の不揮発性記憶素子においては、その形成プロセスが単純であり、低コスト化が容易であるという利点を有している反面、図１１に示したように、接続部２６における接続不良により、初期断線を発生し易いという欠点を有している。
【０２５１】
ここで、第１導電体３と第２導電体５とを、その交差位置において、１箇所のみで接続した実施例１において、接続体６の膜厚を実施例３と同じく３０ｎｍとした不揮発性記憶素子と、実施例３の不揮発性記憶素子の初期断線の発生確率を比較した。
【０２５２】
接続体６の膜厚を５０ｎｍにした場合、実施例１の不揮発性記憶素子においては、約５％程度の初期断線しか存在しなかったのに対して、実施例１の接続体６の膜厚を３０ｎｍと薄くすることにより、初期断線の発生確率が１５％と極めて大きくなった。
【０２５３】
これに対して、第１導電体３と第２導電体５とを両側で接続した実施例３の不揮発性記憶素子においては、接続体６の膜厚が３０ｎｍの場合においても、初期断線の発生確率が２％と極めて小さな値を示した。これらの結果は、第１導電体３と第２導電体５とを、その交差位置において、２箇所で接続することにより、一方の接続体６で初期断線が発生しても、他方で接続が維持されたことにより、初期断線を抑制することができたことによるものである。
【０２５４】
以上のことから、第１導電体３と第２導電体５とを、その交差位置において、２箇所で接続することにより、初期断線の発生を抑制することができることと、より薄い膜厚の接続体６を用いることが可能であることがわかる。
【０２５５】
このように、実施例３においては、第１導電体３と第２導電体５とが、その交差位置において、２箇所で、電気的に接続されていることにより、初期断線による不揮発性記憶素子の初期不良を低減することができる。また、接続体６の膜厚を薄くすることが可能となり、接続体６の形成プロセス（成膜、エッチング）を簡略化ないし時間短縮できる。
【０２５６】
〔実施例４〕
本発明の実施例４として、図１２及び図１３に示す構成の不揮発性記憶素子を作製した。
【０２５７】
実施例４の不揮発性記憶素子は、その表面に半導体回路を設けたプラスチック基板１を用いた。該半導体回路は、プラスチック基板１上にスパッタリング法により形成された膜厚１２０ｎｍの非晶質Ｓｉを、レーザアニールにより多結晶化した領域に形成したものである。
【０２５８】
次に、該半導体回路を有するプラスチック基板１上に、膜厚１００ｎｍのＳｉＯ２からなる絶縁膜２が形成され、その上に、幅が０．３μｍであり、膜厚が１００ｎｍのＡｌ配線からなる第１導電体３と第２導電体５とが、膜厚が１００ｎｍのＳｉＯ２からなる絶縁膜４を介して積層されている。そして、第１導電体３の側端面と第２導電体５の側端面とを電気的に接続する相変化材料からなる接続体６が設けられ、それらの表面を覆うように、膜厚１００ｎｍのＳｉＯ２保護膜７が設けられている。
【０２５９】
接続体６としては、非晶質Ｓｉ薄膜を用い、その膜厚を５０ｎｍとし、その接続幅を０．２μｍとした。
【０２６０】
実施例４の不揮発性記憶素子に対して、実施例１と同様にして、その記録再生特性について調べた。
【０２６１】
実施例１の不揮発性記憶素子においては、接続部２６（図１１）に起因する断線不良により、ほぼ５％の初期断線の存在が確認された。これに対して、実施例４の不揮発性記憶素子においては、実施例１のような接続部２６が存在しないため、断線不良の数が大幅に低減された結果、１％の初期断線しか観測されなかった。
【０２６２】
〔実施例５〕
本発明の実施例５として、図１５及び図１６に示す構成の不揮発性記憶素子を作製した。
【０２６３】
実施例５の不揮発性記憶素子は、相変化材料からなる接続体６が、第１導電体３と第２導電体５の交差位置において、第１導電体３の側端面と第２導電体５の側端面とを、２箇所で接続した構成以外については、実施例４と同じ構成としている。
【０２６４】
実施例４においては、実施例１に比較して、接続体６の初期断線が大幅に低減されているが、１％の初期断線が依然として残されている。これらの初期断線の原因は、不揮発性記憶素子の形成プロセスにおいて、不揮発性記憶素子表面に付着した塵埃等に起因する初期断線である。例えば、接続体６を設ける領域近傍に、接続体６の形成を妨げるような塵埃が、表面に付着することにより、設定通りの接続体６が形成されず、初期断線となったものである。
【０２６５】
これに対して、実施例５の不揮発性記憶素子においては、初期断線が完全に抑制されていることを確認した。これらの結果は、第１導電体３と第２導電体５の交差位置において、第１導電体３の側端面と第２導電体５の側端面とを、２箇所で接続することにより、一方の側端面で初期断線が発生しても、他方の側端面で接続が維持されたことにより、初期断線を抑制することができたことによるものである。
【０２６６】
このように、実施例５においては、第１導電体３と第２導電体５の交差位置において、第１導電体３の側端面と第２導電体５の側端面とが、２箇所で電気的に接続されていることにより、初期断線による不揮発性記憶素子の初期不良を最も低減することができる。また、実施例３と同様に、接続体６の膜厚を薄くすることが可能となり、接続体６の形成プロセス（成膜、エッチング）を簡略化できる。
【０２６７】
【発明の効果】
本発明に係る不揮発性記憶素子は、以上のように、絶縁膜を間に挟んで絶縁された第１導電体と第２導電体とを有し、第１導電体と第２導電体との間に与えた電位差によって、初期状態が変化する記録材料を用いて、第１導電体と第２導電体とを接続したことを特徴としている。
【０２６８】
それゆえ、第１導電体と第２導電体とが、絶縁膜を間に挟んで積層されていることにより、従来技術の課題であった記録材料のピンホール欠陥による第１導電体と第２導電体の短絡不良や、記録材料の局所的膜厚異常による記録再生動作不良を、完全に抑制することが可能となり、不揮発性記憶素子の初期不良を低減し、かつ、安定した記録再生動作を実現できるという効果を奏する。
【０２６９】
また、本発明に係る不揮発性記憶素子は、以上のように、絶縁膜を間に挟んで絶縁された複数の第１導電体と複数の第２導電体と、第１導電体と第２導電体との間に与えた電位差によって、初期状態が変化する記録材料からなる接続体とを有し、該第１導電体と該第２導電体とがマトリクス状に互いに交差するように配置され、第１導電体、絶縁膜および第２導電体の交差位置における３層構造において、該第１導電体と該第２導電体の各外表面の少なくとも一部同士が、上記接続体により接続されていることを特徴としている。
【０２７０】
それゆえ、複数の第１導電体と複数の第２導電体とにより、その交差位置に存在する接続体に対する記録再生を実施することが可能となり、大容量の不揮発性記憶素子を実現することができるという効果を奏する。
【０２７１】
さらに、第２導電体をマスクとした絶縁膜のエッチングを行うことにより、第１導電体と第２導電体との接続部分を、その交差位置において露出させることが、絶縁膜のパターニングと同時に可能となる。この結果、不揮発性記憶素子形成プロセスの簡略化による低コスト化が実現するというさらなる効果を併せて奏する。
【０２７２】
また、本発明に係る不揮発性記憶素子は、以上のように、上記の構成に加えて、上記接続体が相変化材料からなることを特徴としている。
【０２７３】
それゆえ、相変化材料が、初期状態である非晶質状態から、記録された状態である多結晶状態へと遷移し、安定した記録再生特性を実現することが可能な不揮発性記憶素子を実現することが可能となるというさらなる効果を奏する。
【０２７４】
また、本発明に係る不揮発性記憶素子は、以上のように、上記の構成に加えて、上記各交差位置の少なくとも１箇所における上記接続体の初期状態の変化により、情報が記録されていることを特徴としている。
【０２７５】
これにより、既に説明したとおり、大容量の情報を記録した不揮発性記憶素子を提供することができるというさらなる効果を奏する。
【０２７６】
また、本発明に係る不揮発性記憶素子は、以上のように、上記の構成に加えて、上記第１導電体と第２導電体の各外表面を上記接続体により接続する箇所が、各交差位置毎に少なくとも２箇所有ることを特徴としている。
【０２７７】
それゆえ、第１導電体と第２導電体とが、複数の箇所において、該接続体により接続されることにより、不揮発性記憶素子の断線不良を低減することができるというさらなる効果を奏する。
【０２７８】
また、本発明に係る不揮発性記憶素子は、以上のように、上記の構成に加えて、第１導電体、絶縁膜および第２導電体の積層構造において、第１導電体の側端面と第２導電体の側端面とが略面一状に形成され、双方の側端面同士を上記記録材料で接続したことを特徴としている。
【０２７９】
それゆえ、第１導電体の側端面と第２導電体の側端面とを接続する接続体に屈曲部分が発生せず、不揮発性記憶素子の断線不良を低減することができるというさらなる効果を奏する。
【０２８０】
また、本発明に係る不揮発性記憶素子は、以上のように、上記の構成に加えて、第１導電体、絶縁膜および第２導電体の交差位置における３層構造における、第１導電体の側端面と第２導電体の側端面とが略面一状に形成された箇所において、
該第１導電体の側端面と該第２導電体の側端面の少なくとも一部同士が、上記接続体により接続されていることを特徴としている。
【０２８１】
それゆえ、第１導電体の側端面と第２導電体の側端面とが、該接続体により接続されることにより、屈曲部における断線発生が抑制され、不揮発性記憶素子の断線不良をさらに低減することができるというさらなる効果を奏する。
【０２８２】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、上記不揮発性記憶素子が記録再生制御回路を有する半導体層上に設けられており、複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴としている。
【０２８３】
それゆえ、回路入出力端子から入力されたアドレス情報、及び、記録情報に基づいて、記録再生制御回路が、第１導電体、及び、第２導電体を選択することが可能となり、選択された第１導電体と第２導電体とを接続する接続体を選択し、情報の記録再生を実施することができるというさらなる効果を奏する。
【０２８４】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、複数の上記不揮発性記憶素子が上記半導体層上に設けられており、該不揮発性記憶素子毎に記録再生制御回路を設けたことを特徴としている。
【０２８５】
それゆえ、第１導電体および第２導電体の配線長が短くなり、断線した導電体に起因する不揮発性記憶素子の欠陥発生数が少なくなり、断線欠陥による記憶容量の低下を抑制することができるというさらなる効果を奏する。
【０２８６】
また、複数の不揮発性記憶素子が、それぞれに対応した記録再生制御回路を有する構成とすることで、１つの記録再生制御回路を設けた場合と比較して、記録再生制御回路に対する配線の幅を相対的に広げることができる。この結果、配線欠陥による記憶素子の損失を低減することも可能となるというさらなる効果を併せて奏する。
【０２８７】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、上記記録再生制御回路を形成するための半導体層が、基板上に設けられた非晶質Ｓｉ層、基板上に設けられた多結晶Ｓｉ層、もしくは、基板上に設けられた非晶質Ｓｉ層を局所的に温度上昇させることにより作製された多結晶Ｓｉ層のいずれかであることを特徴としている。
【０２８８】
それゆえ、基板材料が限定されることがなくなり、低価格で、かつ、記憶容量の大きい不揮発性記憶回路を形成することができるという効果を奏する。
【０２８９】
さらに、非晶質Ｓｉ層を局所的に温度上昇させることにより形成された多結晶Ｓｉ層に上記半導体回路を設けることにより、非晶質Ｓｉよりも高速な記録再生を実現することができるというさらなる効果を併せて奏する。
【０２９０】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、上記不揮発性記憶素子が、半導体層上に設けられた記録再生制御回路の上に、絶縁膜を介して設けられており、複数の上記第１導電体、及び、複数の上記第２導電体が、それぞれ、該記録再生制御回路に接続され、かつ、該記録再生制御回路が回路入出力端子に接続されていることを特徴としている。
【０２９１】
それゆえ、上記記録再生制御回路上に、不揮発性記憶素子を立体的に設けることにより、基板上の面を有効に活用することが可能となり、不揮発性記憶回路の記憶容量を増大させることができるというさらなる効果を奏する。
【０２９２】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、上記不揮発性記憶回路が、複数積層されて設けられていることを特徴としている。
【０２９３】
それゆえ、複数の不揮発性記憶回路が積層されることにより、積層数に応じて、その記憶容量を増大させることができるというさらなる効果を奏する。
【０２９４】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、複数の上記不揮発性記憶回路が有する回路入出力端子が、積層方向に重ならないように設けられていることを特徴としている。
【０２９５】
それゆえ、積層された複数の不揮発性記憶回路が有するそれぞれの回路入出力端子に対して、アドレス情報や記録情報を直接入出力することが可能となり、高速な記録再生動作を実現することができるという効果を奏する。
【０２９６】
また、本発明に係る不揮発性記憶回路は、以上のように、上記の構成に加えて、外部入出力端子に接続された記憶回路選択回路を有し、複数の上記不揮発性記憶回路の回路入出力端子が、該記憶回路選択回路に接続され、該記憶回路選択回路には、記録再生を行う不揮発性記憶回路を選択する第１の選択信号と、選択された不揮発性記憶回路の活性化すべき第１導電体および第２導電体を選択する第２の選択信号とが、外部入出力端子を介して入力されることを特徴としている。
【０２９７】
上記の構成により、複数の不揮発性記憶回路で構成された大容量の不揮発性記憶回路に対して、情報の記録再生を行うのに必要な情報の入出力を、簡便な構成で行うことができるという効果を奏する。
【０２９８】
また、本発明に係る不揮発性記憶カードは、以上のように、上記不揮発性記憶回路が、カード状基板上に設けられたことを特徴としている。
【０２９９】
それゆえ、大きな記憶容量の不揮発性記憶回路を有する可搬性及び利便性に優れた不揮発性記憶カードを実現することができるという効果を奏する。
【０３００】
また、本発明に係る記録再生装置は、以上のように、上記不揮発性記憶素子、もしくは、上記不揮発性記憶回路、もしくは、上記不揮発性記憶カードに対して、情報の記録再生を行うことを特徴としている。
【０３０１】
それゆえ、記録再生装置としての可動部を持たない信頼性に優れた大容量記録再生装置を実現することができるという効果を奏する。
【０３０２】
さらに、本発明の不揮発性記憶素子、及び、不揮発性記憶回路は、配線パターンである第１導電体と第２導電体の交差点において、第１導電体と第２導電体とを接続する第３導電体を有するという、極めて簡単な構成であるため、低価格かつ大容量な不揮発性記憶素子、及び、不揮発性記憶回路を提供することが可能である。従って、本発明に係る上記不揮発性記憶素子、もしくは、上記不揮発性記憶回路、もしくは、上記不揮発性記憶カードを用いた記録再生装置においては、動画等の大容量の情報を安価な不揮発性記憶素子に記憶することができるというさらなる効果を併せて奏する。
【０３０３】
さらに、本発明に係る上記不揮発性記憶素子、もしくは、上記不揮発性記憶回路、もしくは、上記不揮発性記憶カードを用いた記録再生装置を携帯可能な記録再生装置とすることにより、動画等の大容量の情報を安価な不揮発性記憶素子に、低消費電力で記憶することが可能な、携帯性に優れた記録再生装置を実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の不揮発性記憶素子の平面構成例を示す説明図である。
【図２】図１に示す不揮発性記憶素子の断面の構成を、図１のＡ−Ａ’線に沿って示す説明図である。
【図３】（ａ）〜（ｃ）は、本発明の不揮発性記憶素子の形成方法を示す工程説明図である。
【図４】（ａ）〜（ｃ）は、図３（ａ）〜（ｃ）の工程に後続する工程を示す工程説明図である。
【図５】本発明の不揮発性記憶素子の等価回路図である。
【図６】本発明の不揮発性記憶素子の記録再生に使用する半導体回路の回路図である。
【図７】上記半導体回路の記録状態を示す回路図である。
【図８】本発明の不揮発性記憶回路の構成を示す概略ブロック図である。
【図９】本発明の不揮発性記憶素子の他の平面構成例を示す説明図である。
【図１０】図９に示す不揮発性記憶素子の断面の構成を、図９のＡ−Ａ’線に沿って示す説明図である。
【図１１】図２に示す不揮発性記憶素子の断面の構成を拡大して説明する図である。
【図１２】本発明の不揮発性記憶素子の他の平面構成例を示す説明図である。
【図１３】図１２に示す不揮発性記憶素子の断面の構成を、図１２のＡ−Ａ’線に沿って示す説明図である。
【図１４】（ａ）〜（ｃ）は、図１２の示す不揮発性記憶素子の形成方法を示す工程説明図である。
【図１５】本発明の不揮発性記憶素子のさらに他の平面構成例を示す説明図である。
【図１６】図１５に示す不揮発性記憶素子の断面の構成を、図１５のＡ−Ａ’線に沿って示す説明する図である。
【図１７】本発明の不揮発性記憶回路における基板面の構成を説明する模式的な斜視図である。
【図１８】本発明の不揮発性記憶回路の全体構成を示す模式的な斜視図である。
【図１９】本発明の不揮発性記憶回路における基板面の他の構成を説明する模式的な斜視図である。
【図２０】本発明の不揮発性記憶回路の他の全体構成を示す模式的な斜視図である。
【図２１】本発明の不揮発性記憶回路におけるさらに他の基板面の構成を説明する模式的な斜視図である。
【図２２】本発明の不揮発性記憶回路のさらに他の全体構成を示す模式的な斜視図である。
【図２３】本発明の不揮発性記憶カードの一構成例を示す模式的な斜視図である。
【図２４】本発明の不揮発性記憶カードの他の構成例を示す模式的な斜視図である。
【図２５】本発明の不揮発性記憶カードのさらに他の構成例の一部を示す模式的な斜視図である。
【図２６】本発明の不揮発性記憶カードのさらに他の全体構成を示す模式的な斜視図である。
【図２７】図２６に示す不揮発性記憶カードの最下層に搭載する不揮発性記憶回路の構成を示す概略ブロック図である。
【図２８】図２６に示す不揮発性記憶カードの下から２層目以上の層に搭載する不揮発性記憶回路の構成を示す概略ブロック図である。
【図２９】本発明のさらに他の不揮発性記憶素子の断面の構成を説明する図である。
【図３０】図２９に示す不揮発性記憶素子の記録状態を断面の構成によって説明する図である。
【図３１】従来の不揮発性記憶素子の平面構成を示す説明図である。
【図３２】従来の不揮発性記憶素子の断面の構成を、図３１のＡ−Ａ’線に沿って示す説明図である。
【符号の説明】
１  基板
３  第１導電体
４  絶縁膜
５  第２導電体
６  接続体（記録材料）
７  保護膜
９  フォトレジストパターン
１０  不揮発性記憶素子
１１、４１、４３  不揮発性記憶回路
２８  側端面
２９  側端面
３０  Ｓｉ基板（半導体層）
３１、３５  回路入出力端子
３２、３７、３８  記録再生制御回路
３３、３９  不揮発性記憶素子
３６  非晶質Ｓｉ薄膜（半導体層）
４０  カード状基板
４２  記憶回路選択回路
【図１】
2004266167.tif 000004
【図２】
2004266167.tif 000005
【図３】
2004266167.tif 000006
【図４】
2004266167.tif 000007
【図５】
2004266167.tif 000008
【図６】
2004266167.tif 000009
【図７】
2004266167.tif 000010
【図８】
2004266167.tif 000011
【図９】
2004266167.tif 000012
【図１０】
2004266167.tif 000013
【図１１】
2004266167.tif 000014
【図１２】
2004266167.tif 000015
【図１３】
2004266167.tif 000016
【図１４】
2004266167.tif 000017
【図１５】
2004266167.tif 000018
【図１６】
2004266167.tif 000019
【図１７】
2004266167.tif 000020
【図１８】
2004266167.tif 000021
【図１９】
2004266167.tif 000022
【図２０】
2004266167.tif 000023
【図２１】
2004266167.tif 000024
【図２２】
2004266167.tif 000025
【図２３】
2004266167.tif 000026
【図２４】
2004266167.tif 000027
【図２５】
2004266167.tif 000028
【図２６】
2004266167.tif 000029
【図２７】
2004266167.tif 000030
【図２８】
2004266167.tif 000031
【図２９】
2004266167.tif 000032
【図３０】
2004266167.tif 000033
【図３１】
2004266167.tif 000034
【図３２】
2004266167.tif 000035