(57)【要約】【課題】結晶性が高品質で、厚膜の半導体層を有する、とくに、半導体がＧａＮ系材料である場合の半導体材料の積層構造とその製造方法を提供する。【解決手段】基板１と、基板１の表面１ａに成膜され、かつ基板１の表面１ａにまで至る空孔３が分布している絶縁薄膜２と、空孔３の内部に部分的に充填されている第１の半導体材料から成るバッファ層４と、空孔３の残余の内部３ａを含む絶縁薄膜２の全面を埋没して成膜された、第１の半導体材料とは異種類の第２の半導体材料から成る厚膜５とを備えている半導体材料の積層構造。【選択図】      図１
2004153102.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の表面に成膜され、かつ前記基板の表面にまで至る空孔が分布している絶縁薄膜と、前記基板と前記絶縁薄膜を覆う半導体材料から成る層とを備えていることを特徴とする半導体材料の積層構造。
【請求項２】
前記絶縁薄膜は酸化物から成る請求項１の半導体材料の積層構造。
【請求項３】
前記絶縁薄膜は、ＳｉＯ２，Ａｌ２Ｏ３、またはＴａＯｘから成る請求項２の半導体材料の積層構造。
【請求項４】
前記空孔は、前記絶縁薄膜の一部分が還元され、前記一部分が脱離して形成された痕跡である請求項２または３の半導体材料の積層構造。
【請求項５】
前記絶縁薄膜の一部分を還元する物質が金属原子である請求項４の半導体材料の積層構造。
【請求項６】
前記金属原子は、ＩｎまたはＧａである請求項５の半導体材料の積層構造。
【請求項７】
基板の上に、前記基板の表面にまで至る空孔が分布する絶縁薄膜を形成する工程、および、
前記絶縁薄膜をマスクとして使用する選択横方向成長法で、半導体材料を前記絶縁薄膜の空孔内と表面にエピタキシャル成長させる工程を備えていることを特徴とする半導体材料の積層構造の製造方法。
【請求項８】
前記基板の上に絶縁薄膜を成膜したのち、前記絶縁薄膜の表面に前記絶縁薄膜を還元する物質を部分的に堆積し、ついで全体を昇温して前記物質が堆積している箇所の絶縁薄膜を還元し、その反応生成物を脱離させて空孔を形成する工程を含む請求項７の半導体材料の積層構造の製造方法。
【請求項９】
絶縁薄膜を還元する物質が金属原子である請求項８の半導体材料の積層構造の製造方法。
【請求項１０】
前記金属原子がＩｎまたはＧａである請求項９の半導体材料の積層構造の製造方法。
【請求項１１】
前記金属原子の堆積の厚みは、１０原子層以下の厚みである請求項９または１０の半導体材料の積層構造の製造方法。
【請求項１２】
前記絶縁薄膜の成膜、前記空孔の形成、前記半導体材料のエピタキシャル成長は、いずれも同一の装置を用いて行われる請求項７の半導体材料の積層構造の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体材料の積層構造とその製造方法に関し、更に詳しくは、高品質で、表面が平坦な半導体厚膜を有する半導体材料の積層構造、とりわけその半導体がＧａＮ系材料を代表例とする窒化物系ＩＩＩ−Ｖ族化合物半導体である半導体材料の積層構造とそれを製造する方法に関する。
【０００２】
【従来の技術】
例えば、ＧａＮ系半導体材料を用いた電界効果トランジスタ（ＦＥＴ）は、耐熱性が優れ、高耐圧で動作するＦＥＴとして注目されている。このようなＧａＮ系ＦＥＴを作製する場合には、所定のＧａＮ系半導体を基板上に結晶成長させることが必要になる。
【０００３】
一般に、半導体材料を用いた光素子や電子デバイスの製造に際しては、デバイス加工に先立ち、半導体基板の上にエピタキシャル結晶成長法で所定の半導体材料を順次積層して所定の積層構造を有する出発素材が作製される。
しかしながら、ＧａＮ系材料はその融点が２０００℃を超え、かつその融点における蒸気圧も１０ＧＰａを超えるので、結晶成長用基板となる単結晶を直接作製することは極めて困難である。そのため、ＧａＮ系材料を結晶成長させる場合には、異種材料の基板を用いざるを得ない。
【０００４】
しかしながら、ＧａＮ系材料と格子定数が一致する基板材料は全く存在しない。そのため、例えばＧａＮを結晶成長させる場合には、通常、基板の表面に予めバッファ層を結晶成長させ、その上に目的とするＧａＮを結晶成長させて、ＧａＮと基板との間の格子不整合を緩和するという方法が採用されている。
その場合、基板としては、例えば、サファイア（Ａｌ２Ｏ３）基板、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板などが用いられているが、これらのうち、サファイア基板が最もよく用いられている。しかしながら、このサファイア基板とＧａＮとの格子不整合率は２０％以上である。
【０００５】
ＧａＮ系半導体材料に限らず、基板とその上に成長する半導体材料との格子定数が互いに異なる場合も上記したような問題が発生する。
実用的な半導体デバイスを作製しようとする場合、基板上に成長させる半導体材料の層の厚みは少なくとも１００ｎｍ以上必要である。しかしながら、臨界膜厚の関係から、基板の材料の格子定数と基板上に成長する半導体材料の格子定数との差が０．５％より大きい場合には、成長する半導体材料の層の厚みが１００ｎｍを超えると結晶に多数の欠陥が入るという問題がある。
【０００６】
そのため、このサファイア基板の上に厚膜のＧａＮ層を成膜する場合には、従来から次のような２通りの方法で結晶成長が行われている。
第１の方法は、サファイア基板の上にＡｌＮから成るバッファ層を予め成膜したのち、その上に、ＧａＮを厚く結晶成長させる方法である。
具体的には、有機金属気相成長（ＭＯＣＶＤ）法で、サファイア基板の上に、トリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ３）を用い、キャリアガスとして水素を用い、成長温度８００℃で厚み５０ｎｍ程度のＡｌＮを成長させ、ついで、成長温度を１１００℃程度にまで昇温し、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ３）を用いてＧａＮを結晶成長させて表面が平坦なＧａＮの厚膜を成膜している。
【０００７】
第２の方法は、サファイア基板の上に、予めＧａＮを成長させてバッファ層とし、その上にＧａＮを厚く結晶成長させる方法である。
具体的には、ＴＭＧとＮＨ３を用い、キャリアガスとして水素を用い、成長温度５００〜６００℃程度の低温でＧａＮを成長させて厚み１０〜２０ｎｍ程度のバッファ層を成膜し、ついで成長温度を１０００℃程度にまで昇温してＧａＮを結晶成長させ、表面が平坦な厚膜を成膜している。
【０００８】
また、ガスソース分子線エピタキシャル法（ＧＳＭＢＥ法）で、ＧａＮのバッファ層を成膜し、その上にＧａＮの厚膜を成膜する場合には、基板の上に、金属Ｇａとプラズマ化した窒素源を用い、成長温度５００〜５５０℃の低温でＧａＮのバッファ層を形成し、ついで成長温度を８００℃程度にまで昇温してＧａＮを結晶成長させてＧａＮの厚膜を成膜している。
【０００９】
第３の方法は、サファイアなどの基板の上に開口部を有するＳｉＯ２マスクを形成したのち、その上にＭＯＣＶＤ法などでＧａＮを結晶成長させる方法である（例えば特許文献１を参照）。
【００１０】
【特許文献１】
特開２０００−２１７８９号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、例えばＳｉ基板を用いてＧａＮの厚膜を成膜する場合、バッファ層がＡｌＮ、ＧａＮのいずれかの場合であっても、成長温度が５００〜６００℃程度の低温であると、膜厚が１０〜２０ｎｍ程度のとき、当該バッファ層は層状ではなく島状に結晶成長してしまい、各島状結晶の間にはＳｉ基板が表出した状態になる。そしてこのような状態にある基板の上には、高品質なＧａＮを結晶成長させることは事実上不可能である。
【００１２】
このバッファ層の厚みを厚くすると、この島状結晶は消失して全体として層状のバッファ層にすることができる。しかしながら、そのときのバッファ層の表面は平坦ではないため、この上に結晶成長されるＧａＮの厚膜もその表面は平坦ではなくなる。
そしてまた、ＧａＮを厚み１μｍ以上結晶成長させると、その厚膜にはクラックが発生するという問題が生じてくる。
【００１３】
更に、形成された厚膜におけるＧａＮ結晶は高品質とはいえないという問題がある。これは、バッファ層の成膜時に、当該バッファ層には基板との格子不整合に基づき膜厚方向に略垂直に延びる貫通転位（欠陥）が発生し、この貫通転位が、そのまま、この上に成膜されたＧａＮ結晶に伝播するからである。
成膜されたＧａＮの厚膜にこのような欠陥が高い転位密度で発生すると、この積層構造を加工して例えばＧａＮ系ＦＥＴを製作した場合、そのＦＥＴの耐圧特性は劣化して、著しく低い電界強度で絶縁破壊を起こしたりすることがある。
【００１４】
ところが、前記した特許文献１に記載されているように、基板に所定の開口部を有するマスクを形成し、そしてその上にＧａＮ系半導体材料を成長させる場合は、成長層は高品質を保つため、上記したような問題は発生しにくくなる。
しかしながら、この方法の場合、マスクに開口部を形成するためのリソグラフィー作業が必要であり、またマスク上に成長した半導体材料の層には転位は少ないが、マスク開口部の直上に成長した半導体材料の層には多数の転位が発生し、更には、開口部の大きさは所定面積以下にすることができないため、デバイスとして有効利用できる面積が制約されるという問題がある。
【００１５】
本発明は、ＧａＮ系材料を例にして説明したような上記した問題を解決し、基板との格子不整合が大きい半導体結晶であっても、その結晶性は単結晶で高品質であり、また厚膜化してもクラック発生は起こりずらく、更には当該厚膜表面も平坦で鏡面化している半導体材料の積層構造とその製造方法の提供を目的とする。
【００１６】
とくに、本発明は、半導体材料が窒化物ＩＩＩ−Ｖ族化合物半導体、なかでもＧａＮ系材料であることを好適とする半導体材料の積層構造とそれを製造する方法の提供を目的とする。
【００１７】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、
基板と、前記基板の表面に成膜され、かつ前記基板の表面にまで至る空孔が分布している絶縁薄膜と、前記基板と前記絶縁薄膜を覆う半導体材料から成る層とを備えていることを特徴とする半導体材料の積層構造が提供される。
【００１８】
また、本発明においては、
基板の上に、前記基板の表面にまで至る空孔が分布する絶縁薄膜を形成する工程、および、
前記絶縁薄膜をマスクとして使用する選択横方向成長法で、半導体材料を前記絶縁薄膜の空孔内と表面にエピタキシャル成長させる工程を備えていることを特徴とする半導体材料の積層構造の製造方法が提供される。
【００１９】
なお、上記した空孔は、その口径が５〜１０ｎｍ程度の原子オーダの大きさになっている。
好ましくは、基板の上に、前記基板の表面にまで至る空孔が分布する絶縁薄膜を形成する工程（以下、第１工程という）、
前記空孔内に第１の半導体材料をエピタキシャル成長させて、前記空孔内に、前記第１の半導体材料を部分的に充填する工程（以下、第２工程という）、および、
前記絶縁薄膜をマスクとして使用する選択横方向成長法で、前記第１の半導体材料とは異種類の第２の半導体材料をエピタキシャル成長させる工程（以下、第３工程という）を備えていることを特徴とする半導体材料の積層構造の製造方法が提供される。
【００２０】
【発明の実施の形態】
図１に、本発明の積層構造の１例を示す。
この積層構造では、まず、基板１の上に絶縁薄膜２が成膜されている。そして、この絶縁薄膜２には、絶縁薄膜２の表面２ａから基板１の表面１ａにまで至る微細な空孔３が形成されている。この空孔３の口径は５〜１０ｎｍ程度の原子オーダの大きさである。
【００２１】
そして、この空孔３の中には、空孔３に表出している基板の表面１ａにエピタキシャル成長された半導体材料が充填されている。その場合、前記した第２工程により、この空孔３の中に後述する第１の半導体材料をエピタキシャル成長法で結晶成長させることにより、当該第１の半導体材料が部分充填されていることが好適であり、以後の説明はこの方法に関して行う。
【００２２】
この第１の半導体材料４は、基板の表面１ａから空孔３内を埋めているが、空孔３の全体に充填されているのではなく、部分的に充填されていて、空孔３内の上部は未充填の状態になっている。このような状態で部分充填されている第１の半導体材料４は、目的とする厚膜５を成膜するときのバッファ層として機能する。
【００２３】
そして、このバッファ層４の上部に存在する空孔３の残余の未充填部分３ａと絶縁薄膜２の表面２ａは、第２工程の過程で、後述する選択横方向成長法で結晶成長された第２の半導体材料から成る厚膜５で埋設されている。
この積層構造において、上記した厚膜５は、後述するように、絶縁薄膜２をマスクとし、バッファ層４の上に、エピタキシャル結晶成長法の１つである選択横方向成長（ＥＬＯ：Ｅｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌ  Ｏｖｅｒｇｒｏｗｔｈ）法で結晶成長されたものであり、しかも空孔３は原子オーダの微細な孔である。したがってバッファ層４から垂直方向に伝播する欠陥も極めて微細であるため、全体として結晶性が高品質な単結晶で構成される。
【００２４】
この積層構造は次のような工程を経て製造される。それを、半導体材料がＧａＮ系材料である場合について説明する。
まず、図２で示したように、基板１の上に絶縁薄膜２を形成する。
ここで、基板１としては、例えばＳｉ基板を用いることができる。また、サファイア基板、ＧａＡｓ基板、ＧａＰ基板、ＳｉＣ基板、更には、ＺｎＯ、ＡｌＮ、ＺｒＢ２、ＮｄＧａＯ３、ＬｉＧａＯ３、ＳｃＡｌＭｇＯ４のような材料から成る基板を用いてもよい。いずれの基板を用いても、結晶性が高品質なＧａＮ材料の厚膜５の成膜は可能である。
【００２５】
絶縁薄膜２としては、絶縁性を備えていれば何であってもよいが、例えば、ＳｉＯ２薄膜、ＳｉＮ薄膜、ＴｉＮ薄膜、ＴａＯｘ薄膜、Ａｌ２Ｏ３薄膜、ＡｌＮ薄膜、ＭｏＯｘ、ＷＯｘ、ＴｉＯｘのような金属酸化物の薄膜などをあげることができ、Ｓｉ基板を用いた場合にはＳｉＯ２薄膜であることが好ましい。
絶縁薄膜２は、例えばＭＯＣＶＤ法で成膜される。その膜厚は２〜１００ｎｍ程度に制御することが好ましい。その場合、例えば成膜時間、成膜ガス流量、成膜温度などの成膜条件を適宜に選択することにより、成膜された絶縁薄膜には、その面内で無秩序に分布し、口径が原子オーダの前記空孔３が自然に形成される。
【００２６】
なお、成膜条件によっては、絶縁薄膜２に空孔３が形成されないこともある。そのようなことを考えると、成膜した絶縁薄膜２に対して次のような処理を行って空孔３を意図的に形成することが好ましい。
例えば、絶縁薄膜２がＳｉＯ２薄膜である場合には、まず、図３で示したように、基板１の表面にＳｉＯ２薄膜２を成膜する。
【００２７】
ついで、図４で示したように、ＳｉＯ２薄膜２の表面に金属Ｇａまたは金属Ｉｎを直接付着させる。そして基板の全体を温度６００〜１０００℃程度にまで昇温する。その結果、ＳｉＯ２と金属Ｇａ（または金属Ｉｎ）の間で酸化還元反応が生起して、ＳｉＯ２は、より高揮発性のＳｉＯ２に転換するので、その高揮発性のＳｉＯ２は脱離して、その痕跡が、図５で示したように、金属Ｇａ（または金属Ｉｎ）の原子オーダの大きさを有する空孔３として残置する。
【００２８】
なお、このときの金属Ｇａや金属Ｉｎの付着量は、それぞれ１０原子層以下の厚みに設定することが好ましい。１０原子層よりも厚くすると、金属Ｇａや金属Ｉｎがドロップ（液状）となって不都合であるからである。
第２工程では、上記した第１工程で得られた中間体に例えばＭＯＣＶＤ法を適用し、絶縁薄膜（ＳｉＯ２薄膜）２をマスクとして第１の半導体材料の選択成長を行い、図６で示した中間体を製造する。
【００２９】
第１の半導体材料は、空孔３の中で、基板の表面１ａから選択的に核形成して順次堆積していき、空孔内には第１の半導体材料から成るバッファ層４が形成される。
その場合、成長条件、とりわけ成長時間を適正に制御することにより、空孔３の中を全て第１の半導体材料で充填するのではなく、空孔３の上部には空間部分３ａが残るような厚みでバッファ層４を形成する。空孔全体の深さに対し５〜５０％程度の空間部分３ａが残置するように、バッファ層４を形成することが好ましい。
【００３０】
その理由は、次の第３工程で第２の半導体材料の選択横方向成長を実施可能とするためである。
ここで、用いる第１の半導体材料としては、第３工程で用いる第２の半導体材料と関係で適宜に選択されるが、例えば第３工程で用いる第２の半導体材料がＧａＮである場合には、ＡｌＧａＮ、ＡｌｘＩｎｙＧａＮ、ＡｌｘＩｎｙＧａＮＡｓｍ、ＡｌｘＧａＮＰｎＡｓｍ、ＡｌｘＩｎｙＧａＮＰｎＡｓｍ（０≦ｙ，ｙ，ｍ，ｎ≦１）などを単独で用いることができる。この場合、バッファ層４は１層になる。
【００３１】
また、複数のＧａＮ系材料を積層してバッファ層４を多層構造にしてもよい。例えば、ＡｌＧａＮ／ＧａＮ、ＡｌＩＮＧａＮ／ＩｎＧａＮ、ＡｌｘＩｎｙＧａＮ／ＡｌｘＩｎｙＧａＮＡｓｍ、ＡｌｘＩｎｙＧａＮＡｓｍ／ＡｌｘＩｎｙＧａＰＡｓｍ（０≦ｙ，ｙ，ｍ≦１）などを順次積層してバッファ層にしてもよい。
この第１の半導体材料の空孔３内への結晶成長（充填）に際しては、成長温度を高温にして実施することが好ましい。具体的には、成長温度は６００℃以上に設定することが好ましい。
【００３２】
その理由は、成長した結晶が高品質になるので、第３工程で成膜される厚膜も高品質にすることができ、また、空孔内の基板表面１ａにおける第１の半導体材料のマイグレーションが促進され、そのため、基板表面１ａの全面に、ムラを生ずることなく均一に半導体材料の結晶成長を実現することができるからである。
なお、ＡｌＧａＮで上記したバッファ層を形成する場合、Ｎ源（ＮＨ３）の導入に先立ち、空孔内の基板表面１ａに金属Ａｌを数原子層付着させ、ついで、ＴＭＧ，ＴＡＭ，ＮＨ３を導入してＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）にしてもよい。
【００３３】
また、ＮＨ３の導入に先立ち、空孔内の表面表面１ａに金属Ｇａを付着させてからＴＭＧ，ＴＭＡ、ＮＨ３を導入してＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）にしてもよい。
これらのバッファ層を用いて後述する第３工程を行っても、成膜された第２の半導体材料から成る厚膜は、その表面が平坦になり、鏡面化する。
【００３４】
また、上記したＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の結晶成長時における成長温度は６５０〜９００℃に設定することが好ましい。基板表面１ａには、均一にバッファ層を形成することができるからである。
その場合、ＡｌｘＧａ１−ｘＮにおけるＡｌ組成が０≦ｘ≦０．２と低いときは、成長温度を６５０〜７５０℃に設定することが最適である。そして、Ａｌ組成が高くなるにつれて成長温度を高めていくことにより（ただし、最高９００℃まで）、バッファ層を均一に形成することができる。
【００３５】
第３工程では、第２工程で得られた図６の中間体に対し、例えばＭＯＣＶＤ法を適用して第２の半導体材料を結晶成長させて、図１で示したような本発明の積層構造を製造する。
この第３工程においては、最初に、バッファ層４の上で第２の半導体材料の結晶成長が進み、空孔内における上部の空間部分３ａは当該第２の半導体材料で埋設されていく。そして空孔内の埋設が完了した時点以降は、絶縁薄膜２の表面２ａの上で選択横方向成長が進行し、第２の半導体材料から成る厚膜５が形成されていく。
【００３６】
この厚膜５において、空孔３内のバッファ層４の略直上部に位置する箇所では貫通転位が伝播している。一方、絶縁薄膜２の表面２ａの上部に位置する箇所では貫通転位の伝播が抑制されているため、そこに成長した結晶は高品質になっている。
そして、空孔３はその口径が原子オーダと超微細な孔であるため、空孔３の全体の口径面積が結晶成長面に占める割合は極めて少ないといえる。
【００３７】
したがって、成膜された厚膜５において貫通転位の転位密度は極めて低くなっていて、そのため厚膜５の結晶性は全体として高品質になっている。
用いる第２の半導体材料としては、本発明の積層構造を経由して製造される目的の光素子や電子デバイスとの関係で選定され、例えばＧａＮ系デバイスの製造が目的であればＧａＮをあげることができる。
【００３８】
そして、この第２の半導体材料との関係で例えば前記したような第１の半導体材料が選定される。
以上の説明は、ＧａＮ系材料について行ったが、本発明で用いる半導体材料はこれに限定されるものではなく、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＧａＮＡｓＰのような他の窒化物系ＩＩＩ−Ｖ族化合物半導体であってもよい。
【００３９】
【実施例】
まず、フッ酸で表面を化学エッチングしたＳｉ基板を用意した。このＳｉ基板をＭＯＣＶＤ装置にセットし、基板温度４００℃で、ＳｉＨ４，Ｏ２をそれぞれ１５ｓｃｃｍ，３０ｓｃｃｍ流してプラズマ化した条件で運転して厚み１００ｎｍのＳｉＯ２薄膜を成膜した。
【００４０】
別実験で同様の条件でＳｉＯ２薄膜を成膜し、その表面と断面をＳＥＭ観察したところ、この薄膜には、口径５〜１０ｎｍの微細空孔がＳｉ基板の表面にまで形成されていた。そして、これらの微細空孔の口径面積の積算値はＳｉＯ２薄膜の全体面積に対し１０％程度であった。
装置内をターボポンプで５×１０−６Ｐａ以下の真空度まで真空引きしたのち１Ｐａまで真空度を高め、基板温度を８００℃に昇温した。
【００４１】
ついで、基板を９００ｒｐｍで回転させながら、Ｇａ源としてＴＭＧ（５８ｎ  ｍｏｌ／ｍｉｎ）、Ａｌ源としてＴＭＡ（５８ｎ  ｍｏｌ／ｍｉｎ）、Ｎ源としてＮＨ３（１２ｌ／ｍｉｎ）の流量で４分間基板表面に供給した。この供給量は、厚み５０ｎｍのＡｌＧａＮを結晶成長させる量に相当する。
ついで、基板温度を１３００℃にまで昇温し、ＴＭＡの供給を絶ち、１５分間のＧａＮ成長を行って厚み５００ｎｍの厚膜を成膜した。
【００４２】
装置から基板を取出し、ＧａＮ厚膜を目視観察した。表面は極めて平坦であり、金属光沢の鏡面を呈していた。
また、ＧａＮ厚膜の光学特性をフォトルミネッセンス（ＰＬ）法で調査したところ、バンド端（３６５ｎｍ）における発光強度は著しく強く、深い準位（ｄｅｅｐ  ｌｅｖｅｌ）の発光はほとんど認められなかった。このようなことから、このＧａＮ厚膜におけるＧａＮ結晶は高品質であることを確認することができた。
【００４３】
【発明の効果】
以上の説明で明らかなように、本発明によれば、高品質で、厚膜な半導体層を有する積層構造を製造することができる。とくに本発明をＧａＮ系材料に適用することにより、厚膜で高品質のＧａＮ層を成膜することができ、そのことから、例えば高耐圧で低オン抵抗で動作する電子デバイスを製造することができる。
【００４４】
更に、絶縁薄膜の空孔の径を数１０ｎｍ以下にすることができるため、形成された厚膜においては、デバイスとして有効利用できる面積が制約されにくくなり、また、特許文献１で行っているようなマスクのリソグラフィー作業が不要になるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の積層構造の１例を示す断面図である。
【図２】基板に絶縁薄膜を形成した状態を示す断面図である。
【図３】基板にＳｉＯ２薄膜を成膜した状態を示す断面図である。
【図４】絶縁薄膜に金属を直接付着させた状態を示す断面図である。
【図５】図４の中間体を加熱してＳｉＯ２薄膜に空孔を形成した状態を示す断面図である。
【図６】ＳｉＯ２薄膜の空孔内に第１の半導体材料を部分充填した状態を示す断面図である。
【符号の説明】
１    基板
１ａ  基板１の表面
２    絶縁薄膜
２ａ  絶縁薄膜２の表面
３    空孔
３ａ  残余の空孔の部分
４    バッファ層（第１の半導体材料）
５    厚膜（第２の半導体材料）
【図１】
2004153102.tif 000003
【図２】
2004153102.tif 000004
【図３】
2004153102.tif 000005
【図４】
2004153102.tif 000006
【図５】
2004153102.tif 000007
【図６】
2004153102.tif 000008