(57)【要約】【課題】少ない端子数でより大きなストレスを印加することができる半導体装置を提供する。【解決手段】スキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を発生させるＢＩＳＴ回路を備え、半導体装置のテストの際に、ＢＩＳＴ回路の出力信号が、スキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子に入力されるようにする。【選択図】　　　図１
2004108881.tif 000002
【特許請求の範囲】
【請求項１】
スキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、
前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を発生させるＢＩＳＴ回路を備え、
該半導体装置のテストの際に、前記ＢＩＳＴ回路の出力信号は、前記スキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子に入力される、
ことを特徴とする半導体装置。
【請求項２】
スキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、
前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を、複数発生させるＢＩＳＴ回路と、
前記ＢＩＳＴ回路の複数の出力信号のうちから一つを選択する選択手段とを備え、
該半導体装置のテストの際に、前記選択手段により選択された前記ＢＩＳＴ回路の出力信号は、前記スキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子に入力される、
ことを特徴とする半導体装置。
【請求項３】
スキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、
前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を、複数発生させるＢＩＳＴ回路と、
乱数を発生させる乱数発生器と、
前記乱数発生器の出力信号に基づいて、前記ＢＩＳＴ回路の複数の出力信号のうちから一つをランダムに選択する選択手段とを備え、
該半導体装置のテストの際に、前記選択手段により選択された前記ＢＩＳＴ回路の出力信号は、前記スキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子に入力される、
ことを特徴とする半導体装置。
【請求項４】
複数のスキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、
前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を、複数発生させるＢＩＳＴ回路を備え、
該半導体装置のテストの際に、前記ＢＩＳＴ回路の各出力信号は、各スキャンチェーン毎に、そのスキャンチェーンを構成するスキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子にそれぞれ入力される、
ことを特徴とする半導体装置。
【請求項５】
請求項１ないし請求項４のいずれかに記載の半導体装置において、
該半導体装置のテストは、バーンインテストである、
ことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、スキャンチェーンによりストレスをかけてバーンインするものに関するものである。
【０００２】
【従来の技術】
図５は、従来の半導体装置を示す図である。
図５に示されるように、従来の半導体装置５００は、スキャンインの信号Ｓ５０１を入力する第１の入力端子５０１と、信号Ｓ５０２を出力するスキャン機能付き第１のフリップフロップ５０２と、信号Ｓ５０３を出力するスキャン機能付き第２のフリップフロップ５０３と、信号Ｓ５０４を出力するスキャン機能付き第（ｎ−１）番目のフリップフロップ５０４と、信号Ｓ５０５を出力するスキャン機能付き第ｎ番目のフリップフロップ５０５と、第１の出力端子５０６と、スキャンモード時にシフト／キャプチャーのモードを切り換えるための信号Ｓ５０７を入力するスキャンシフト／キャプチャー切換端子５０７と、フリップフロップを駆動するためのクロック信号Ｓ５０８を入力するクロック端子５０８と、第２のフリップフロップ５０３に信号Ｓ５０９１を、第（ｎ−１）番目のフリップフロップ５０４に信号Ｓ５０９２を、第ｎ番目のフリップフロップ５０５に信号Ｓ５０９３を、それぞれ出力する組み合わせ回路５０９とから構成されている。
【０００３】
以下に、半導体装置５００にスキャンチェーンを用いてストレスをかけてバーンインする方法について説明する。
ここでは、スキャンシフト／キャプチャー切換端子５０７に入力される値が“１”の場合はスキャンシフトモードに、“０”の場合はスキャンキャプチャーモードになるものとする。
【０００４】
まず、スキャンシフト／キャプチャー切換端子５０７に“１”の値を入力し、第１の入力端子５０１には適当な値を入力する。スキャンチェーンのフリップフロップの段数と同数または、それ以上のデータが第１の入力端子５０１から入力されたら、スキャンシフト／キャプチャー切換端子５０７に“０”の値を入力する。すると、スキャンキャプチャーモードに遷移され、各フリップフロップ５０３〜５０５は、組み合わせ回路５０９からの信号Ｓ５０９１〜Ｓ５０９３をそれぞれ格納する。
この動作を繰り返すことで、スキャンシフトモード状態のみでのバーンインよりも、組み合わせ回路５０９のトグル率が大きくなるため、より大きなストレスを印加することができる。
【０００５】
【特許文献１】
特開平５−６０８３４号公報（第１図）
【０００６】
【発明が解決しようとする課題】
しかし、上述した従来の半導体装置では、バーンイン時に外部端子からの制御が必要であるため、端子数が増加してしまう。またチップ面積が小さくなると、１ウエハの取れ数が増加するため、ウエハレベルでバーンインを実施する場合、端子数の増加は、バーンイン装置の制約にひっかかってしまう可能性があるという問題があった。
本発明は、上記のような従来の問題点を解決するためになされたものであり、少ない端子数でより大きなストレスを印加することのできる半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１に係る半導体装置は、スキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を発生させるＢＩＳＴ回路を備え、該半導体装置のテストの際に、前記ＢＩＳＴ回路の出力信号が、前記スキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子に入力されるものとしたものである。
【０００８】
本発明の請求項２に係る半導体装置は、スキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を、複数発生させるＢＩＳＴ回路と、前記ＢＩＳＴ回路の複数の出力信号のうちから一つを選択する選択手段とを備え、該半導体装置のテストの際に、前記選択手段により選択された前記ＢＩＳＴ回路の出力信号が、前記スキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子に入力されるものとしたものである。
【０００９】
本発明の請求項３に係る半導体装置は、スキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を、複数発生させるＢＩＳＴ回路と、乱数を発生させる乱数発生器と、前記乱数発生器の出力信号に基づいて、前記ＢＩＳＴ回路の複数の出力信号のうちから一つをランダムに選択する選択手段とを備え、該半導体装置のテストの際に、前記選択手段により選択された前記ＢＩＳＴ回路の出力信号が、前記スキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子に入力されるものとしたものである。
【００１０】
本発明の請求項４に係る半導体装置は、複数のスキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を、複数発生させるＢＩＳＴ回路を備え、該半導体装置のテストの際に、前記ＢＩＳＴ回路の各出力信号が、各スキャンチェーン毎に、そのスキャンチェーンを構成するスキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子にそれぞれ入力されるものとしたものである。
【００１１】
本発明の請求項５に係る半導体装置は、請求項１ないし請求項４のいずれかに記載の半導体装置において、該半導体装置のテストが、バーンインテストであるものとしたものである。
【００１２】
【発明の実施の形態】
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置を示す図である。
図１に示されるように、半導体装置１００は、スキャンインの信号Ｓ１０１を入力する第１の入力端子１０１と、信号Ｓ１０２を出力するスキャン機能付き第１のフリップフロップ１０２と、信号Ｓ１０３を出力するスキャン機能付き第２のフリップフロップ１０３と、信号Ｓ１０４を出力するスキャン機能付き第（ｎ−１）番目のフリップフロップ１０４と、信号Ｓ１０５を出力するスキャン機能付き第ｎ番目のフリップフロップ１０５と、第１の出力端子１０６と、信号Ｓ１０７を出力するＢＩＳＴ（Ｂｕｌｔ　ｉｎ　Ｓｅｌｆ　Ｔｅｓｔ）回路１０７と、バーンインテストモード信号Ｓ１０９に基づいて、ＢＩＳＴ回路の出力信号Ｓ１０７とスキャンシフト／キャプチャー切換信号Ｓ１０８とのうちのいずれか一方を選択し、信号Ｓ１１０を出力するセレクター１１０と、フリップフロップを駆動するクロック信号Ｓ１１１を入力するクロック端子１１１と、第２のフリップフロップ１０３に信号Ｓ１１２１を、第（ｎ−１）番目のフリップフロップ１０４に信号Ｓ１１２２を、第ｎ番目のフリップフロップ１０５に信号Ｓ１１２３を、それぞれ出力する組み合わせ回路１１２とから構成されている。
ここで、ＢＩＳＴ回路１０７はｎビットのカウンターであり、最上位ビット（ＭＳＢ）がセレクター１１０に接続されている。
【００１３】
以下に、半導体装置１００にスキャンチェーンを用いてストレスをかけてバーンインする方法について説明する。
ここでは、バーンインテストモード信号Ｓ１０９が“１”のときにバーンインテストモードになり、セレクター１１０は、ＢＩＳＴ回路の出力信号Ｓ１０７を選択するものとする。このとき各スキャン機能付きフリップフロップ１０２〜１０５のシフト／キャプチャー切替端子（ＮＴ端子）は、ＢＩＳＴ回路の出力信号Ｓ１０７に基づいて制御される。
【００１４】
バーンインテスト時には、ＢＩＳＴ回路の出力信号Ｓ１０７は、２（ｎ−１）で“１”、“０”をトグルする。つまり、２（ｎ−１）毎にスキャンシフト／スキャンキャプチャー動作が繰り返され、回路にストレスが印加される。
【００１５】
このように、本発明の実施の形態１における半導体装置は、スキャン機能付きフリップフロップのシフト／キャプチャー切替端子（ＮＴ端子）が、ＢＩＳＴ回路の出力信号に基づいて制御されるので、外部端子からの制御が不要になり、少ない端子数で、回路のトグル率も低下することなくストレスを印加することができる。
【００１６】
なお、上記実施の形態１では、ＢＩＳＴ回路をカウンターとして、ＢＩＳＴ回路出力信号（最上位ビット）をセレクターで切り換えるものとしたが、カウンター以外のＢＩＳＴ回路の出力をセレクターで切り換えるようにしても同様の効果が得られる。
【００１７】
（実施の形態２）
図２は、本発明の実施の形態２における半導体装置を示す図である。
図２に示されるように、半導体装置２００は、スキャンインの信号Ｓ２０１を入力する第１の入力端子２０１と、信号Ｓ２０２を出力するスキャン機能付き第１のフリップフロップ２０２と、信号Ｓ２０３を出力するスキャン機能付き第２のフリップフロップ２０３と、信号Ｓ２０４を出力するスキャン機能付き第（ｎ−１）番目のフリップフロップ２０４と、信号Ｓ２０５を出力するスキャン機能付き第ｎ番目のフリップフロップ２０５と、第１の出力端子２０６と、信号Ｓ２０７１、信号Ｓ２０７２、信号Ｓ２０７３、及び信号Ｓ２０７４を出力するＢＩＳＴ回路２０７と、信号Ｓ２０９を出力するレジスター２０９と、信号Ｓ２０８を出力してレジスター２０９を制御するレジスター制御回路２０８と、レジスター２０９の出力信号Ｓ２０９に基づいて、ＢＩＳＴ回路２０７の出力信号のうちからいずれか一つを選択し、出力信号Ｓ２１０として出力するセレクター２１０と、バーンインテストモード信号Ｓ２１２に基づいて、セレクター信号Ｓ２１０とスキャンシフト／キャプチャー切換信号Ｓ２１１とのうちからいずれか一方を選択し、出力信号Ｓ２１３を出力するセレクター２１３と、フリップフロップを駆動するクロック信号Ｓ２１４を入力するクロック端子２１４と、第２のフリップフロップ２０３に信号Ｓ２１５１を、第（ｎ−１）番目のフリップフロップ２０４に信号Ｓ２１５２を、第ｎ番目のフリップフロップ２０５に信号Ｓ２１５３を、それぞれ出力する組み合わせ回路２１５とから構成されている。
【００１８】
以下に、半導体装置２００にスキャンチェーンを用いてストレスをかけてバーンインする方法について説明する。
バーンインテスト時には、各スキャン機能付きフリップフロップ２０２〜２０５のシフト／キャプチャー切換端子（ＮＴ端子）は、ＢＩＳＴ回路２０７の出力信号Ｓ２０７１〜Ｓ２０７４のうち、セレクター２１０が選択した出力信号に基づいて制御され、回路にストレスが印加される。
【００１９】
即ち、回路のトグル率が低い場合には、レジスター２０９の設定をレジスター制御回路２０８で制御することで、セレクター２１０が選択するＢＩＳＴ回路２０７の出力信号を変更して回路のトグル率を高くすることができ、より大きなストレスを印加することが可能となる。
【００２０】
このように、本発明の実施の形態２による半導体装置は、スキャン機能付きフリップフロップのシフト／キャプチャー切換端子（ＮＴ端子）が、ＢＩＳＴ回路の出力信号のうち、セレクターにより選択された出力信号に基づいて制御されるので、外部制御端子数を削減できるとともに、回路のトグル率を低下することなくストレスを印加することができる。
【００２１】
なお、上記実施の形態２では、１つのＢＩＳＴ回路から出力される複数の信号をセレクターで切り換えるものとしたが、複数のＢＩＳＴ回路の出力をセレクターで切り換えるようにしても同様の効果が得られる。
【００２２】
（実施の形態３）
図３は、本発明の実施の形態３における半導体装置を示す図である。
図３に示されるように、半導体装置３００は、スキャンインの信号Ｓ３０１を入力する第１の入力端子３０１と、信号Ｓ３０２を出力するスキャン機能付き第１のフリップフロップ３０２と、信号Ｓ３０３を出力するスキャン機能付き第２のフリップフロップ３０３と、信号Ｓ３０４を出力するスキャン機能付き第（ｎ−１）番目のフリップフロップ３０４と、信号Ｓ３０５を出力するスキャン機能付き第ｎ番目のフリップフロップ３０５と、第１の出力端子３０６と、信号Ｓ３０７１、信号Ｓ３０７２、信号Ｓ３０７３、及び信号Ｓ３０７４を出力するＢＩＳＴ回路３０７と、乱数を発生させ、信号Ｓ３０８を出力する乱数発生器３０８と、乱数発生器３０８の出力信号Ｓ３０８に基づいて、ＢＩＳＴ回路３０７の出力信号のうちからいずれか一つを選択し、信号Ｓ３０９として出力するセレクター３０９と、バーンインテストモード信号Ｓ３１１に基づいて、セレクター信号Ｓ３０９とスキャンシフト／キャプチャー切換信号Ｓ３１０とのうちからいずれか一方を選択し、信号Ｓ３１２として出力するセレクター３１２と、フリップフロップを駆動するクロック信号Ｓ３１３を入力するクロック端子３１３と、第２のフリップフロップ３０３に信号Ｓ３１４１を、第（ｎ−１）番目のフリップフロップ３０４に信号Ｓ３１４２を、第ｎ番目のフリップフロップ３０５に信号Ｓ３１４３を、それぞれ出力する組み合わせ回路３１４とから構成されている。
【００２３】
以下に、半導体装置３００にスキャンチェーンを用いてストレスをかけてバーンインする方法について説明する。
バーンインテスト時には、各スキャン機能付きフリップフロップ３０２〜３０５のシフト／キャプチャー切換端子（ＮＴ端子）は、ＢＩＳＴ回路３０７の出力信号Ｓ３０７１〜Ｓ３０７４のうち、セレクター３０９が選択した出力信号に基づいて制御され、回路にストレスが印加される。
【００２４】
そして、セレクター３０９は、乱数発生器３０８の出力信号Ｓ３０８に基づいて制御されるため、その選択するＢＩＳＴ回路３０７の出力信号はランダムになり、各スキャン機能付きフリップフロップ３０２〜３０５のシフト／キャプチャーの切換端子（ＮＴ端子）に入力される信号Ｓ３１２をより複雑なものとすることができる。
【００２５】
このように、本発明の実施の形態３による半導体装置は、乱数発生器が発生させる乱数に基づいて、セレクターが選択するＢＩＳＴ回路の出力信号をランダムに選択し、スキャン機能付きフリップフロップのシフト／キャプチャーの切換端子（ＮＴ端子）に入力される信号をより複雑なものとすることにより、回路のトグル率を大きくし、より大きなストレスを印加することを可能にする。
【００２６】
また、スキャン機能付きフリップフロップのシフト／キャプチャー切替端子（ＮＴ端子）が、ＢＩＳＴ回路の出力信号に基づいて制御されるので、外部制御端子数を削減することも可能になる。
【００２７】
なお、上記実施の形態３では、１つのＢＩＳＴ回路から出力される複数の信号をセレクターで切り換えるものとしたが、複数のＢＩＳＴ回路の出力をセレクターで切り換えるようにしても同様の効果が得られる。
【００２８】
（実施の形態４）
図４は、本発明の実施の形態４における半導体装置を示す図である。
図４に示されるように、半導体装置４００は、第１のスキャンインの信号Ｓ４０１を入力する第１の入力端子４０１と、第１スキャンチェーンに接続される，信号Ｓ４０２を出力するスキャン機能付き第１のフリップフロップ４０２と、第１スキャンチェーンに接続される，信号Ｓ４０３を出力するスキャン機能付き第２のフリップフロップ４０３と、第１スキャンチェーンに接続される，信号Ｓ４０４を出力するスキャン機能付き第（ｎ−１）番目のフリップフロップ４０４と、第１スキャンチェーンに接続される，信号Ｓ４０５を出力するスキャン機能付き第ｎ番目のフリップフロップ４０５と、第１の出力端子４０６と、第２のスキャンインの信号Ｓ４０７を入力する第２の入力端子４０７と、第２スキャンチェーンに接続される，信号Ｓ４０８を出力するスキャン機能付き第１のフリップフロップ４０８と、第２スキャンチェーンに接続される，信号Ｓ４０９を出力するスキャン機能付き第２のフリップフロップ４０９と、第２スキャンチェーンに接続される，信号Ｓ４１０を出力するスキャン機能付き第（ｍ−１）番目のフリップフロップ４１０と、第２スキャンチェーンに接続される，信号Ｓ４１１を出力するスキャン機能付き第ｍ番目のフリップフロップ４１１と、第２の出力端子４１２と、信号Ｓ４１３１、及び信号Ｓ４１３２を出力するＢＩＳＴ回路４１３と、バーンインテストモード信号Ｓ４１５に基づいて、ＢＩＳＴ回路の出力信号Ｓ４１３１とスキャンシフト／キャプチャー切換信号Ｓ４１４とのうちのいずれか一方を選択し、出力信号Ｓ４１６を出力するセレクター４１６と、バーンインテストモード信号Ｓ４１５の制御に基づいて、ＢＩＳＴ回路の出力信号Ｓ４１３２とスキャンシフト／キャプチャー切換信号Ｓ４１４とのうちのいずれか一方を選択し、出力信号Ｓ４１７を出力するセレクター４１７と、フリップフロップを駆動するクロック信号Ｓ４１８を入力するクロック端子４１８と、第１スキャンチェーンの第２のフリップフロップ４０３に信号Ｓ４１９１を、第１スキャンチェーンの第（ｎ−１）番目のフリップフロップ４０４に信号Ｓ４１９２を、第１スキャンチェーンの第ｎ番目のフリップフロップ４０５に信号Ｓ４１９３を、第２スキャンチェーンの第２のフリップフロップ４０９に信号Ｓ４１９４を、第２スキャンチェーンの第（ｍ−１）番目のフリップフロップ４１０に信号Ｓ４１９５を、第２スキャンチェーンの第ｍ番目のフリップフロップ４１１に信号Ｓ４１９６を、それぞれ出力する組み合わせ回路４１９とから構成されている。
【００２９】
以下に、半導体装置４００にスキャンチェーンを用いてストレスをかけてバーンインする方法について説明する。
バーンインテスト時には、各スキャン機能付きフリップフロップ４０２〜４１１のシフト／キャプチャー切換端子（ＮＴ端子）は、ＢＩＳＴ回路４１３の出力信号Ｓ４１３１及びＳ４１３２に基づいて制御され、回路にストレスが印加される。
【００３０】
このように、本発明の実施の形態４による半導体装置は、第１のスキャンチェーンに接続されるスキャン機能付きフリップフロップのシフト／キャプチャー切換端子（ＮＴ端子）と、第２のスキャンチェーンに接続されるスキャン機能付きフリップフロップのシフト／キャプチャー切換端子（ＮＴ端子）とは、ＢＩＳＴ回路の別の出力信号により制御されるので、外部制御端子数を削減することができるとともに、組み合わせ回路のトグル率が、別系統のスキャンチェーンでのデータのやり取りを行なうことで高くなり、より大きなストレスを印加することができる。
【００３１】
なお、上記実施の形態４では、１つのＢＩＳＴ回路から出力される複数の信号をセレクターで切り換えるものとしたが、複数のＢＩＳＴ回路の出力をセレクターで切り換えるようにしても同様の効果が得られる。
【００３２】
また、上記実施の形態４では、スキャンチェーンの数を２つとしたが、３つ以上であっても同様の効果が得られる。
【００３３】
【発明の効果】
以上のように、本発明の請求項１に係る半導体装置によれば、スキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を発生させるＢＩＳＴ回路を備え、該半導体装置のテストの際に、前記ＢＩＳＴ回路の出力信号が、前記スキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子に入力されるものとしたので、外部端子からの制御が不要になり、少ない端子数で、回路のトグル率も低下することなくストレスを印加することができるという効果がある。
【００３４】
本発明の請求項２に係る半導体装置によれば、スキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を、複数発生させるＢＩＳＴ回路と、前記ＢＩＳＴ回路の複数の出力信号のうちから一つを選択する選択手段とを備え、該半導体装置のテストの際に、前記選択手段により選択された前記ＢＩＳＴ回路の出力信号が、前記スキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子に入力されるものとしたので、状態に応じて、選択手段が選択するＢＩＳＴ回路の出力信号が変更されるようになり、外部制御端子数を削減できるとともに、回路のトグル率を低下することなくストレスを印加することができるという効果がある。
【００３５】
本発明の請求項３に係る半導体装置によれば、スキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を、複数発生させるＢＩＳＴ回路と、乱数を発生させる乱数発生器と、前記乱数発生器の出力信号に基づいて、前記ＢＩＳＴ回路の複数の出力信号のうちから一つをランダムに選択する選択手段とを備え、該半導体装置のテストの際に、前記選択手段により選択された前記ＢＩＳＴ回路の出力信号が、前記スキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子に入力されるものとしたので、外部制御端子数を削減することができるとともに、回路のトグル率を大きくし、より大きなストレスを印加することができるという効果がある。
【００３６】
本発明の請求項４に係る半導体装置によれば、複数のスキャンチェーンを構成する複数のスキャン機能付きフリップフロップを有する半導体装置において、前記スキャンチェーンのスキャンシフト動作とスキャンキャプチャー動作とを切り替えるための信号を、複数発生させるＢＩＳＴ回路を備え、該半導体装置のテストの際に、前記ＢＩＳＴ回路の各出力信号が、各スキャンチェーン毎に、そのスキャンチェーンを構成するスキャン機能付きフリップフロップのスキャンシフト／キャプチャー切替端子にそれぞれ入力されるものとしたので、外部制御端子数を削減することができるとともに、組み合わせ回路のトグル率が、別系統のスキャンチェーンでのデータのやり取りを行なうことで高くなり、より大きなストレスを印加することができるという効果がある。
【００３７】
本発明の請求項５に係る半導体装置によれば、請求項１ないし請求項４のいずれかに記載の半導体装置において、該半導体装置のテストが、バーンインテストであるものとしたので、バーンイン装置の制約にひっかかることなく、より大きなストレスを印加することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置を示す図である
【図２】本発明の実施の形態２における半導体装置を示す図である。
【図３】本発明の実施の形態３における半導体装置を示す図である。
【図４】本発明の実施の形態４における半導体装置を示す図である。
【図５】従来の半導体装置を示す図である。
【符号の説明】
１００，２００，３００，４００，５００　半導体装置
１０１，２０１，３０１，４０１，５０１　第１の入力端子
１０２，２０２，３０２，４０２，５０２　スキャン機能付き第１のフリップフロップ
１０３，２０３，３０３，４０３，５０３　スキャン機能付き第２のフリップフロップ
１０４，２０４，３０４，４０４，５０４　スキャン機能付き第ｎ−１番目のフリップフロップ
１０５，２０５，３０５，４０５，５０５　スキャン機能付き第ｎ番目のフリップフロップ
１０６，２０６，３０６，４０６，５０６　第１の出力端子
１０７，２０７，３０７，４１３　ＢＩＳＴ回路
１１０，２１０，２１３，３０９，３１２，４１６，４１７　セレクター
１１１，２１４，３１３，４１８，５０８　クロック端子
１１２，２１５，３１４，４１９，５０９　組み合わせ回路
Ｓ１０８，Ｓ２１１，Ｓ３１０，Ｓ４１４　スキャンシフト／キャプチャー切換信号
Ｓ１０９，Ｓ２１２，Ｓ３１１，Ｓ４１５　バーンインテストモード信号
２０８　レジスター制御回路
２０９　レジスター
３０８　乱数発生器
４０７　第２の入力端子
４０８　第２スキャンチェーンに接続されるスキャン機能付き第１のフリップフロップ
４０９　第２スキャンチェーンに接続されるスキャン機能付き第２のフリップフロップ
４１０　第２スキャンチェーンに接続されるスキャン機能付き第（ｍ−１）のフリップフロップ
４１１　第２スキャンチェーンに接続されるスキャン機能付き第ｍのフリップフロップ
４１２　第２の出力端子
５０７　スキャンシフト／キャプチャー切換端子
【図１】
2004108881.tif 000003
【図２】
2004108881.tif 000004
【図３】
2004108881.tif 000005
【図４】
2004108881.tif 000006
【図５】
2004108881.tif 000007