(57)【要約】【課題】コア回路から出力されるコア信号に応じてバイアス電圧を供給し、消費電力を低減する。【解決手段】前段出力回路１１は、半導体装置のコア回路から出力されるコア信号Ｓ１に応じて電圧を信号出力回路１３に出力する。前段出力回路１１のトランジスタＭ３は、電圧を出力するときに信号出力回路１３に流れる電流をバイアス電圧に応じて低減する。バイアス回路１２のトランジスタＭ７，Ｍ８は、電圧源Ｖｄｄに直列接続され、電源電圧をオン抵抗によって分圧し、コア信号Ｓ１に応じてオン・オフしてバイアス電圧を前段出力回路１１に出力する。信号出力回路１３は、前段出力回路１１から出力される電圧に応じて、出力端子Ｐを電圧源Ｖｄｄのグランドに接続する。【選択図】        図１
2004266494.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置のコア回路から出力されるコア信号を出力端子に出力する出力バッファ回路において、
コア回路から出力されるコア信号に応じて電圧を出力するときに流れる電流をバイアス電圧に応じて低減する電圧出力回路と、
第１の電源に複数直列接続されオン抵抗によって電源電圧を分圧し、前記コア信号に応じてオン・オフして前記バイアス電圧を出力するスイッチ素子と、
前記電圧に応じて出力端子を前記第１の電源又は第２の電源に接続する信号出力回路と、
を有することを特徴とする出力バッファ回路。
【請求項２】
前記電圧出力回路は、
前記コア信号に応じて前記電圧を出力する電圧出力スイッチ素子と、
前記電圧出力スイッチ素子と直列接続され、前記電圧出力スイッチ素子に流れる前記電流を前記バイアス電圧によって生じるオン抵抗によって低減する電流低減スイッチ素子と、
を有することを特徴とする請求項１記載の出力バッファ回路。
【請求項３】
前記電流低減スイッチ素子は、複数直列接続されることを特徴とする請求項２記載の出力バッファ回路。
【請求項４】
前記電流低減スイッチ素子は、前記コア回路から特定信号が出力された場合、前記バイアス電圧によらずオフすることを特徴とする請求項２記載の出力バッファ回路。
【請求項５】
前記信号出力回路は、前記コア回路から特定信号が出力された場合、前記出力端子を前記電圧によらず前記第１の電源又は前記第２の電源に接続することを特徴とする請求項１記載の出力バッファ回路。
【請求項６】
前記スイッチ素子は、前記コア回路から特定信号が出力された場合、前記コア信号によらずオン又はオフすることを特徴とする請求項１記載の出力バッファ回路。
【請求項７】
前記スイッチ素子は、バッファ回路を介して前記コア信号が入力され、前記バッファ回路は、前記コア回路から特定信号が出力された場合オフされることを特徴とする請求項１記載の出力バッファ回路。
【請求項８】
前記信号出力回路は、ｎチャネルオープンドレイン回路であることを特徴とする請求項１記載の出力バッファ回路。
【請求項９】
前記信号出力回路は、ｐチャネルオープンドレイン回路であることを特徴とする請求項１記載の出力バッファ回路。
【請求項１０】
前記信号出力回路は、プッシュプル回路であることを特徴とする請求項１記載の出力バッファ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は出力バッファ回路に関し、特に半導体装置のコア回路から出力されるコア信号を出力端子に出力する出力バッファ回路に関する。
【０００２】
【従来の技術】
半導体装置では、出力端子から出力される出力信号のノイズを低減するために、コア回路と出力端子との間に出力バッファ回路が挿入される。出力バッファ回路は、出力端子から出力される出力信号のオーバシュートやアンダーシュート、リンギングノイズを低減する。
【０００３】
図１０は、半導体装置の概略図である。図に示すように、半導体装置は、コア回路７１、出力バッファ回路７２、及び出力端子Ｐを有している。コア回路７１は、例えば、信号処理を行って信号を出力する。出力バッファ回路７２は、コア回路７１から出力される信号に応じて信号を出力するときに発生するノイズを低減して出力端子Ｐに出力する。なお、図１０には、出力端子Ｐは一つしか示してないが、半導体装置の周囲に多数設けられる。出力バッファ回路７２は、出力端子Ｐに対応して設けられる。
【０００４】
出力端子Ｐでのオーバシュート、アンダーシュートやリンギングノイズは、出力信号の急激な変化によって生じる。図１１は、ノイズ波形を示した図である。出力信号が、例えば、Ｈ状態から急激にＬ状態に変化すると、図に示すように、アンダーシュート、リンギングノイズが生じる。そのため、出力バッファ回路７２は、出力信号の電圧変化を緩やかにして出力端子Ｐに出力する。
【０００５】
図１２は、従来の出力バッファ回路の回路図である。図に示すように、出力バッファ回路は、正論理回路Ｚ９、前段出力回路８１、バイアス回路８２、最終段出力回路８３及び出力端子Ｐを有している。
【０００６】
正論理回路Ｚ９には、図１０で示したコア回路７１からのコア信号が入力される。正論理回路Ｚ９は、コア回路７１から出力されたコア信号を増幅し前段出力回路８１に出力する。
【０００７】
前段出力回路８１は、トランジスタＭ２９〜Ｍ３１から構成されている。トランジスタＭ２９は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ３０，Ｍ３１はｐチャネルのＭＯＳトランジスタである。
【０００８】
トランジスタＭ２９，Ｍ３０は、コア回路７１から出力される信号によってオン・オフし、電圧源Ｖｄｄ及びそのグランドの電圧を最終段出力回路８３に出力する。トランジスタＭ３１は、ソース−ドレイン間の抵抗によって、トランジスタＭ３０がオンして電圧源Ｖｄｄの電圧を出力するときに流れる電流を低減する。トランジスタＭ３１のゲートには、バイアス回路８２からのバイアス電圧が入力されており、ソース−ドレイン間の抵抗は、このバイアス電圧によって決定されている。
【０００９】
バイアス回路８２は、トランジスタＭ３２〜Ｍ３５から構成されている。トランジスタＭ３２，Ｍ３３は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ３４，Ｍ３５は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ３２〜Ｍ３５は、電圧源Ｖｄｄの電圧を分圧し、バイアス電圧を常時前段出力回路８１のトランジスタＭ３１のゲートに出力している。
【００１０】
最終段出力回路８３は、トランジスタＭ３６から構成されている。トランジスタＭ３６は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ３６は、前段出力回路から出力される電圧に応じて、出力端子Ｐとグランドを接続する。
【００１１】
前段出力回路８１から出力される電圧が急激に変化すると、最終段出力回路８３のトランジスタＭ３６のオン・オフ動作が速くなり、図１１に示したように、出力端子Ｐにアンダーシュートやリンギングノイズが生じる。ここで、単位時間あたりの電圧変化は電流である。従って、前段出力回路８１から出力される電流を低減することは、単位時間あたりの電圧変化を抑え、出力端子Ｐでのアンダーシュートやリンギングノイズを低減することができる。
【００１２】
すなわち、バイアス回路８２のバイアス電圧によって、前段出力回路８１のトランジスタＭ３１のソース−ドレイン間に所定の抵抗値を持たせる。そして、電圧源Ｖｄｄから、トランジスタＭ３０，Ｍ３１を介して、最終段出力回路８３のトランジスタＭ３６に流れる過渡電流の変化量を低減し、急激な電圧変化を抑え、出力端子Ｐでのアンダーシュートやリンギングノイズを低減している。
【００１３】
また、出力端子と接続された容量に、出力信号の電荷を充電し、この電荷を、高抵抗となるようバイアス電圧が供給されたトランジスタで放電することにより、出力信号の安定性を確保した出力バッファ回路がある（例えば、特許文献１参照）。
【００１４】
【特許文献１】
特開２０００−４９５８５号公報（第７頁−第９頁、第１図）
【００１５】
【発明が解決しようとする課題】
しかし、従来の出力バッファ回路では、電源電圧を常時分圧してバイアス電圧を供給しているため、消費電力が大きいという問題点があった。
【００１６】
本発明はこのような点に鑑みてなされたものであり、コア回路から出力される信号に応じてバイアス電圧を供給し、消費電力を低減した出力バッファ回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示すような、半導体装置のコア回路から出力されるコア信号Ｓ１を出力端子Ｐに出力する出力バッファ回路において、コア回路から出力されるコア信号Ｓ１に応じて電圧を出力するときに流れる電流をバイアス電圧に応じて低減する電圧出力回路１１と、第１の電源Ｖｄｄに複数直列接続されオン抵抗によって電源電圧を分圧し、コア信号Ｓ１に応じてオン・オフしてバイアス電圧を出力するスイッチ素子Ｍ７，Ｍ８と、電圧に応じて出力端子を第１の電源Ｖｄｄ又は第２の電源に接続する信号出力回路１３と、を有することを特徴とする出力バッファ回路が提供される。
【００１８】
このような出力バッファ回路によれば、スイッチ素子Ｍ７，Ｍ８は、コア信号Ｓ１に応じてオン・オフし、第１の電源Ｖｄｄの電源電圧を分圧してバイアス電圧を電圧出力回路１１に出力する。よって、第１の電源Ｖｄｄの電源電圧は、常時分圧されて電圧出力回路１１に出力されなくなり、消費電力を低減する。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、第１の実施の形態に係る出力バッファ回路の回路図である。図に示すように、出力バッファ回路は、前段出力回路１１、バイアス回路１２、最終段出力回路１３、出力端子Ｐ、トランジスタＭ４〜Ｍ６，Ｍ９〜Ｍ１１、正論理回路Ｚ１，Ｚ３、及びインバータ回路Ｚ２を有している。出力バッファ回路は、図に示してないが半導体装置に実装され、半導体装置のコア回路から出力されるコア信号Ｓ１を、アンダーシュート、リンギングノイズが発生しないよう出力端子Ｐに出力する。コア回路は、例えば、半導体装置に入力される信号を演算処理する回路である。
【００２０】
正論理回路Ｚ１は、コア回路から出力されるコア信号Ｓ１を増幅し前段出力回路１１、トランジスタＭ４，Ｍ５に出力する。正論理回路Ｚ３は、コア回路から出力されるコア信号Ｓ２を増幅しトランジスタＭ６，Ｍ１０に出力する。
【００２１】
前段出力回路１１は、トランジスタＭ１〜Ｍ３から構成されている。トランジスタＭ１は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ２，Ｍ３は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ１，Ｍ２のゲートは、正論理回路Ｚ１の出力と接続されている。トランジスタＭ１のソースは、電圧源Ｖｄｄのグランド（接地電位）に接続されている。トランジスタＭ２のソースは、電圧源Ｖｄｄに接続されている。トランジスタＭ３のゲートは、バイアス回路１２の出力と接続されている。トランジスタＭ３のソースは、トランジスタＭ２のドレインに接続されている。トランジスタＭ３のドレインは、トランジスタＭ１のドレインに接続されている。トランジスタＭ１，Ｍ３のドレインは、最終段出力回路１３のトランジスタＭ１２のゲートに接続されている。
【００２２】
前段出力回路１１は、コア信号Ｓ１に応じてトランジスタＭ１，Ｍ２がオン・オフすることにより、電圧源Ｖｄｄの電圧及びそのグランドの電圧を最終段出力回路１３に出力する。トランジスタＭ１がオンしたとき、グランドの電圧（Ｌ（Ｌｏｗ）状態）が最終段出力回路１３に出力される。トランジスタＭ２，Ｍ３がオンしたとき、電圧源Ｖｄｄの電圧が最終段出力回路１３に出力される。なお、電圧源ＶｄｄからトランジスタＭ２，Ｍ３を介し最終段出力回路１３を流れる電流は、トランジスタＭ３のオン抵抗（ソース−ドレイン間の抵抗）によって低減される。
【００２３】
トランジスタＭ４は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ５，Ｍ６は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ４，Ｍ５のゲートは、正論理回路Ｚ１の出力と接続されている。トランジスタＭ４，Ｍ５のドレインは、バイアス回路１２のトランジスタＭ７のゲート、トランジスタＭ９のゲート、インバータ回路Ｚ２の入力、及びトランジスタＭ１０のドレインと接続されている。トランジスタＭ４のソースはグランドに接続されている。トランジスタＭ５のソースはトランジスタＭ６のドレインに接続されている。トランジスタＭ６のゲートは、正論理回路Ｚ３の出力と接続されている。トランジスタＭ６のソースは電圧源Ｖｄｄに接続されている。
【００２４】
トランジスタＭ４，Ｍ５は、インバータ回路を構成している。そして、トランジスタＭ５と電圧源Ｖｄｄの間には、トランジスタＭ６が接続されている。よって、正論理回路Ｚ３から出力されるコア信号Ｓ２に応じてトランジスタＭ６がオン・オフすることにより、トランジスタＭ４，Ｍ５のインバータ回路は、動作、非動作する。トランジスタＭ４，Ｍ５は、正論理回路Ｚ１から出力されるコア信号Ｓ１を反転し、バイアス回路１２、トランジスタＭ９、インバータ回路Ｚ２に出力する。
【００２５】
バイアス回路１２は、トランジスタＭ７，Ｍ８から構成されている。トランジスタＭ７はｎチャネルのＭＯＳトランジスタである。トランジスタＭ８は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ７のゲートは、トランジスタＭ４，Ｍ５のドレインと接続されている。トランジスタＭ７のソースはグランドと接続されている。トランジスタＭ８のゲートとドレインは、トランジスタＭ７のドレインと接続されている。トランジスタＭ８のソースは電圧源Ｖｄｄと接続されている。トランジスタＭ７，Ｍ８のドレインは、前段出力回路１１のトランジスタＭ３のゲートと接続されている。
【００２６】
バイアス回路１２は、トランジスタＭ７，Ｍ８のオン抵抗によって電圧源Ｖｄｄを分圧している。バイアス回路１２は、電圧源Ｖｄｄを分圧したバイアス電圧を前段出力回路１１のトランジスタＭ３のゲートに出力する。バイアス回路１２は、トランジスタＭ７のゲートが、トランジスタＭ４，Ｍ５のドレインと接続されているので、コア信号Ｓ１，Ｓ２に応じて、バイアス電圧を前段出力回路１１のトランジスタＭ３のゲートに出力する。
【００２７】
トランジスタＭ７がオンしてバイアス電圧を出力しているとき、電圧源Ｖｄｄ−グランド間に電流が流れる。トランジスタＭ７がオフしてバイアス電圧を出力しないとき、電圧源Ｖｄｄ−グランド間に電流は流れない。よって、バイアス回路１２は、バイアス電圧を出力していないときは、電力を消費していない。
【００２８】
ところで、従来技術で述べたように、出力端子Ｐから出力される信号のオーバシュートやアンダーシュート、リンギングノイズの発生は、前段出力回路１１の電圧源ＶｄｄからトランジスタＭ２を介し、トランジスタＭ１２のゲートに流れる電流量に比例する。よって、バイアス電圧は、トランジスタＭ３を半オン状態にし、高抵抗トランジスタとして動作させる電圧値となるようにする。トランジスタＭ３は、半オン状態となるバイアス電圧が入力されることによって、電圧源ＶｄｄからトランジスタＭ２を介しトランジスタＭ１２のゲートに流れる電流を低減する。
【００２９】
トランジスタＭ９は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ９のゲートは、トランジスタＭ４，Ｍ５のドレイン、トランジスタＭ１０のドレインと接続されている。ソースは、電圧源Ｖｄｄに接続されている。トランジスタＭ９のドレインは、前段出力回路１１のトランジスタＭ３のゲートと接続されている。
【００３０】
インバータ回路を構成しているトランジスタＭ４，Ｍ５の出力は、コア信号Ｓ１がＬ状態の際トランジスタＭ６がオフすると不定となる。そのため、バイアス回路１２から出力されるバイアス電圧も不定となる。トランジスタＭ９は、バイアス電圧の不定状態を防止するため、トランジスタＭ６がコア信号Ｓ２に応じてオフするときに、コア信号Ｓ２に応じてオンし、電圧源Ｖｄｄの電圧（Ｈ（Ｈｉｇｈ）状態）を前段出力回路１１のトランジスタＭ３に出力する。このとき、前段出力回路１１のトランジスタＭ３はオフし、電圧源Ｖｄｄによる電流は、最終段出力回路１３に出力されない。
【００３１】
トランジスタＭ１０は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ１０のゲートは、正論理回路Ｚ３の出力と接続されている。トランジスタＭ１０のソースは、グランドに接続されている。トランジスタＭ１０のドレインは、インバータ回路Ｚ２の入力と接続されている。
【００３２】
トランジスタＭ１０は、コア信号Ｓ１がＬ状態のときにコア信号Ｓ２によってトランジスタＭ６がオフされ、トランジスタＭ４，Ｍ５の出力が不定となるときにＬ状態を出力する。
【００３３】
インバータ回路Ｚ２は、トランジスタＭ４，Ｍ５のドレインから出力される反転されたコア信号Ｓ１を反転し、トランジスタＭ１１のゲートに出力する。また、インバータ回路Ｚ２は、トランジスタＭ１０のドレインの電圧を反転し、トランジスタＭ１１のゲートに出力する。
【００３４】
トランジスタＭ１１は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ１１のソースは、グランドに接続されている。ドレインは、トランジスタＭ１２のゲートと接続されている。トランジスタＭ１１は、トランジスタＭ４，Ｍ５、インバータ回路Ｚ２を介して出力されるコア信号Ｓ１に応じてオン・オフする。また、トランジスタＭ１１は、トランジスタＭ１０、インバータ回路Ｚ２を介して出力されるコア信号Ｓ２に応じてオン・オフする。
【００３５】
最終段出力回路１３は、トランジスタＭ１２から構成されている。トランジスタＭ１２は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ１２のゲートは、前段出力回路１１のトランジスタＭ１，Ｍ３のドレインと接続されている。また、トランジスタＭ１２のゲートは、トランジスタＭ１１のドレインと接続されている。トランジスタＭ１２のソースは、グランドと接続されている。トランジスタＭ１２のドレインは、出力端子Ｐと接続されている。
【００３６】
トランジスタＭ１２は、前段出力回路１１のトランジスタＭ１，Ｍ３のドレインから出力される電圧に応じて、すなわち、コア信号Ｓ１に応じて、ソース−ドレイン間をオン・オフする。また、トランジスタＭ１２は、トランジスタＭ１１のドレインの電圧に応じて、すなわち、コア信号Ｓ２に応じて、ソース−ドレイン間をオン・オフする。
【００３７】
トランジスタＭ１２は、ｎチャネルオープンドレイン回路となっている。トランジスタＭ１２は、オンすることにより、出力端子Ｐをグランドに接続し、オフすることにより、出力端子Ｐをハイインピーダンス状態にする。従って、出力端子Ｐは、外部からプルアップ抵抗が接続されることによって、コア信号Ｓ１，Ｓ２に応じた信号を出力する。
【００３８】
以下、図１の動作について説明する。
まず、動作の概略について説明する。前段出力回路１１は、コア信号Ｓ１に応じて、Ｈ状態及びＬ状態の電圧（電圧源Ｖｄｄ及びグランドの電圧）を最終段出力回路１３に出力する。最終段出力回路１３は、前段出力回路１１から出力されるＨ状態及びＬ状態の電圧に応じて、すなわち、コア信号Ｓ１に応じて出力端子ＰをＬ状態又はハイインピーダンス状態にする。
【００３９】
バイアス回路１２は、前段出力回路１１からＨ状態の電圧が出力されるとき、最終段出力回路１３からの出力信号のアンダーシュート、リンギングノイズを抑制するよう、コア信号Ｓ１に応じて前段出力回路１１のトランジスタＭ３にバイアス電圧を出力する。
【００４０】
トランジスタＭ６，Ｍ９〜Ｍ１１は、コア信号Ｓ１の状態によらずにコア信号Ｓ２に応じて、トランジスタＭ１２をオフする。コア信号Ｓ２は、コア信号Ｓ１の状態によらずにトランジスタＭ１２をオフし、出力端子Ｐをハイインピーダンス状態にすることができる。
【００４１】
コア信号Ｓ２によって最終段出力回路１３のトランジスタＭ１２がオフされる場合、トランジスタＭ６もオフされる。このとき、バイアス回路１２のバイアス電圧の出力が不定となる。これを防止するため、トランジスタＭ９は、トランジスタＭ１０を介したコア信号Ｓ２によってＨ状態を前段出力回路１１のトランジスタＭ３に出力し、トランジスタＭ３をオフする。また、コア信号Ｓ１がＨ状態の場合でも、トランジスタＭ４，Ｍ５の出力がＬ状態となるため、バイアス回路１２の動作は停止して出力が不定になるため、同様にトランジスタＭ９が作用する。
【００４２】
以下詳細に説明する。コア信号Ｓ２がＬ状態とする。トランジスタＭ６はオンし、トランジスタＭ４，Ｍ５に電圧源Ｖｄｄの電圧が供給される。すなわち、インバータ回路を構成するトランジスタＭ４，Ｍ５は動作状態となる。トランジスタＭ１０はオフし、ドレインは不定状態となる。
【００４３】
この状態において、Ｌ状態のコア信号Ｓ１が正論理回路Ｚ１に出力されたとする。Ｌ状態のコア信号Ｓ１は、前段出力回路１１のトランジスタＭ１，Ｍ２のゲートに入力される。コア信号Ｓ１がＬ状態より、トランジスタＭ１はオフし、トランジスタＭ２はオンする。従って、電圧源Ｖｄｄから、トランジスタＭ２，Ｍ３を介して、最終段出力回路１３のトランジスタＭ１２に駆動電流が流れる。
【００４４】
Ｌ状態のコア信号Ｓ１は、インバータ回路を構成しているトランジスタＭ４，Ｍ５に入力される。トランジスタＭ４，Ｍ５は、Ｌ状態のコア信号Ｓ１を反転し、Ｈ状態のコア信号Ｓ１を出力する。Ｈ状態のコア信号Ｓ１は、バイアス回路１２のトランジスタＭ７、トランジスタＭ９、インバータ回路Ｚ２に出力される。
【００４５】
トランジスタＭ９は、Ｈ状態のコア信号Ｓ１によりオフする。インバータ回路Ｚ２は、Ｈ状態のコア信号Ｓ１を反転し、Ｌ状態のコア信号Ｓ１をトランジスタＭ１１に出力する。トランジスタＭ１１は、Ｌ状態のコア信号Ｓ１によりオフする。
【００４６】
バイアス回路１２は、トランジスタＭ７にＨ状態のコア信号Ｓ１が入力されたことにより、バイアス電圧を前段出力回路１１のトランジスタＭ３に出力する。前段出力回路１１のトランジスタＭ３は、バイアス電圧によって半オン状態となり、ソース−ドレイン間は高抵抗となる。従って、電圧源ＶｄｄからトランジスタＭ２，Ｍ３を介してトランジスタＭ１２に流れる駆動電流は低減される。すなわち、トランジスタＭ１２のゲートは、緩やかにＨ状態となり、出力回路１３の出力信号におけるアンダーシュート、リンギングノイズを低減することができる。
【００４７】
次に、Ｈ状態のコア信号Ｓ１が正論理回路Ｚ１に出力されたとする。
Ｈ状態のコア信号Ｓ１は、前段出力回路１１のトランジスタＭ１，Ｍ２のゲートに入力される。コア信号Ｓ１がＨ状態より、トランジスタＭ１はオンし、トランジスタＭ２はオフする。従って、トランジスタＭ１２は、グランドのＬ状態の電圧が入力されオフする。出力端子Ｐは、ハイインピーダンス状態となる。
【００４８】
Ｈ状態のコア信号Ｓ１は、インバータ回路を構成しているトランジスタＭ４，Ｍ５に入力される。トランジスタＭ４，Ｍ５は、Ｈ状態のコア信号Ｓ１を反転し、Ｌ状態のコア信号Ｓ１を出力する。Ｌ状態のコア信号Ｓ１は、バイアス回路１２のトランジスタＭ７、トランジスタＭ９、インバータ回路Ｚ２に出力される。
【００４９】
バイアス回路１２は、トランジスタＭ７にＬ状態のコア信号Ｓ１が入力されたことにより、前段出力回路１１へのバイアス電圧の出力が不定となる。
トランジスタＭ９は、Ｌ状態のコア信号Ｓ１によりオンする。従って、電圧源ＶｄｄのＨ状態の電圧が、前段出力回路１１のトランジスタＭ３に出力される。トランジスタＭ３は、Ｈ状態の電圧が入力されたことによりオフする。
【００５０】
インバータ回路Ｚ２は、Ｌ状態のコア信号Ｓ１を反転し、Ｈ状態のコア信号Ｓ１をトランジスタＭ１１に出力する。トランジスタＭ１１は、Ｈ状態のコア信号Ｓ１によりオンする。従って、トランジスタＭ１２には、前段出力回路１１の出力と同じ、グランドのＬ状態の電圧が入力される。
【００５１】
このように、コア信号Ｓ２がＬ状態のときは、コア信号Ｓ１がＬ状態のとき、出力端子ＰはＬ状態となり、コア信号Ｓ１がＨ状態のときは、出力端子Ｐはハイインピーダンス状態となる。出力端子Ｐには、コア信号Ｓ１に応じた信号が出力されることとなる。
【００５２】
次に、Ｈ状態のコア信号Ｓ２が正論理回路Ｚ３に出力されたときの動作について説明する。
Ｈ状態のコア信号Ｓ２は、トランジスタＭ６，Ｍ１０のゲートに入力される。コア信号Ｓ２がＨ状態より、トランジスタＭ６はオフする。従って、インバータ回路を構成しているトランジスタＭ４，Ｍ５の出力は、不定となる。
【００５３】
コア信号Ｓ２がＨ状態より、トランジスタＭ１０はオンし、バイアス回路１２のトランジスタＭ７、トランジスタＭ９及びインバータ回路Ｚ２には、Ｌ状態が出力される。従って、バイアス回路１２はオフし、バイアス電圧は不定となる。トランジスタＭ９はオンし、Ｈ状態を前段出力回路１１のトランジスタＭ３に出力する。すなわち、トランジスタＭ９によって、トランジスタＭ３への不定状態のバイアス電圧の出力を防止し、前段出力回路１１の動作を安定するようにしている。
【００５４】
インバータ回路Ｚ２は、Ｌ状態の電圧を反転しトランジスタＭ１１に出力する。トランジスタＭ１１は、Ｈ状態の電圧が入力されたことによりオンし、トランジスタＭ１２にグランドのＬ状態の電圧を出力する。
【００５５】
トランジスタＭ１２は、グランドのＬ状態の電圧が入力されてオフし、出力端子Ｐは、ハイインピーダンス状態となる。
すなわち、Ｈ状態のコア信号Ｓ２が入力された場合、コア信号Ｓ１の状態によらず、トランジスタＭ１１からＬ状態の電圧がトランジスタＭ１２に出力され、トランジスタＭ１２はオフし、出力端子Ｐはハイインピーダンス状態となる。
【００５６】
次に、出力端子Ｐにプルアップ抵抗が接続されたときの各部の信号波形を用いて動作を説明する。図２は、図１の出力端子にプルアップ抵抗が接続されたときの回路図である。なお、図１と同じものには同じ符号を付し、その説明を省略する。図に示すように、出力端子Ｐと電圧源ＶＴの間にプルアップ抵抗Ｒ１が接続されている。ノードＢｏｕｔは、トランジスタＭ７，Ｍ８のドレインとトランジスタＭ９のドレインとトランジスタＭ３のゲートの接続線を示している。ノードＰｏｕｔは、トランジスタＭ１，Ｍ３のドレインとトランジスタＭ１１のドレインとトランジスタＭ１２のゲートの接続線を示している。なお、電圧源ＶＴは、電圧源Ｖｄｄであってもよい。
【００５７】
図３は、図２の回路図の信号波形を示した図である。図３には、図２の正論理回路Ｚ１に入力されるコア信号Ｓ１の信号波形、ノードＢｏｕｔにおける信号波形、ノードＰｏｕｔにおける信号波形、出力端子Ｐにおける信号波形を示している。図に示すＶは電圧源Ｖｄｄの電圧、Ｖｔは電圧源ＶＴの電圧を示している。ΔＶは出力端子Ｐに接続されるプルアップ抵抗Ｒ１と、最終段出力回路１３のトランジスタＭ１２のオン抵抗との分圧によって決まる電圧値である。なお、図３に示す信号波形は、コア信号Ｓ２がＬ状態のときの信号波形である。
【００５８】
図３の時間ｔ１において、コア信号Ｓ１がＨ状態からＬ状態に遷移したとする。インバータ回路を構成しているトランジスタＭ４，Ｍ５は、Ｌ状態のコア信号Ｓ１を反転して、Ｈ状態のコア信号Ｓ１をバイアス回路１２のトランジスタＭ７に出力する。
【００５９】
バイアス回路１２のトランジスタＭ７は、Ｈ状態のコア信号Ｓ１によってオンする。従って、バイアス回路１２は、電圧源Ｖｄｄの電圧Ｖを分圧し、バイアス電圧を前段出力回路１１のトランジスタＭ３に出力する。ノードＢｏｕｔには、図に示すように、電圧源Ｖｄｄの中間電圧が出力される。
【００６０】
コア信号Ｓ１はＬ状態なので、前段出力回路１１のトランジスタＭ１はオフし、トランジスタＭ２がオンする。前段出力回路１１のトランジスタＭ３は、電圧源Ｖｄｄの電圧Ｖが分圧されたバイアス電圧が入力されているので、オン抵抗が大きい。従って、コア信号Ｓ１がＨ状態からＬ状態に遷移して流れるときの電流は、低減され、図３に示すように、ノードＰｏｕｔの電圧の立ち上がりは、緩やかとなる。
【００６１】
最終段出力回路１３のトランジスタＭ１２に入力されるノードＰｏｕｔの電圧は、緩やかに立ち上がるので、出力端子Ｐに生じる電圧は、図に示すように緩やかに立ち下がる。
【００６２】
図３の時間ｔ２において、コア信号Ｓ１がＬ状態からＨ状態に遷移したとする。インバータ回路を構成しているトランジスタＭ４，Ｍ５は、Ｈ状態のコア信号Ｓ１を反転して、Ｌ状態のコア信号Ｓ１をバイアス回路１２のトランジスタＭ７とトランジスタＭ９に出力する。
【００６３】
バイアス回路１２のトランジスタＭ７は、Ｌ状態のコア信号Ｓ１によってオフする。従って、バイアス回路１２の出力は、不定状態となる。
トランジスタＭ９は、Ｌ状態のコア信号Ｓ１が入力されることによりオンし、ノードＢｏｕｔには、図に示すように、電圧源Ｖｄｄの電圧Ｖが出力される。
【００６４】
コア信号Ｓ１はＨ状態なので、前段出力回路１１のトランジスタＭ１はオンし、トランジスタＭ２はオフする。前段出力回路１１のトランジスタＭ３は、ノードＢｏｕｔが電圧源Ｖｄｄの電圧Ｖとなっているので、オフ状態となっている。
【００６５】
従って、ノードＰｏｕｔでは、前段出力回路１１のトランジスタＭ１がオンするとともに電圧が立ち下がる。
トランジスタＭ１２は、トランジスタＭ１がオンするとともにハイインピーダンス状態となる。出力端子Ｐにはプルアップ抵抗Ｒ１が接続されているので、そのプルアップ抵抗Ｒ１の時定数により図に示すように、緩やかに立ち上がる。
【００６６】
このように、バイアス回路１２のトランジスタＭ７，Ｍ８によって電圧源Ｖｄｄの電圧を分圧し、バイアス電圧を前段出力回路１１のトランジスタＭ３に出力する。そして、トランジスタＭ７をコア信号Ｓ１によってオン・オフするようにした。トランジスタＭ７がオフしたとき、電圧源Ｖｄｄの電流は、トランジスタＭ７，Ｍ８を流れないので、消費電流を低減することができる。
【００６７】
また、出力端子Ｐを、例えば設計上無効な端子にしたい場合や半導体装置がプログラムを実行して無効な端子にする場合、Ｈ状態のコア信号Ｓ２を出力することによって容易にすることができる。
【００６８】
なお、電圧源ＶｄｄからトランジスタＭ２を流れる電流、または前段出力回路１１の出力する電圧値を変更するには、バイアス回路１２のトランジスタＭ７，Ｍ８のオン抵抗を変更し、バイアス電圧を変更する。または、前段出力回路１１のトランジスタＭ３のオン抵抗を変更する。トランジスタのオン抵抗は、トランジスタ素子定数（ゲート長Ｌ、ゲート幅Ｗ）によって決まるので、設計時にトランジスタ素子定数を変更することによって、トランジスタＭ２を流れる電流を変更する。
【００６９】
次に、第２の実施の形態について説明する。図４は、第２の実施の形態に係る出力バッファ回路の回路図である。図に示すように、出力バッファ回路は、前段出力回路２１、バイアス回路２２、最終段出力回路２３、出力端子Ｐ、トランジスタＭ１６〜Ｍ１８，Ｍ２１〜Ｍ２３、正論理回路Ｚ４、インバータ回路Ｚ５，Ｚ６を有している。図１に示した最終段出力回路１３は、ｎチャネルオープンドレイン回路となっているが、図４では、最終段出力回路２３はｐチャネルオープンドレイン回路となっている。
【００７０】
正論理回路Ｚ４は、コア回路から出力されるコア信号Ｓ１を増幅し前段出力回路２１、トランジスタＭ１６，Ｍ１７に出力する。インバータ回路Ｚ６は、コア回路から出力されるコア信号Ｓ２を反転増幅しトランジスタＭ１６に出力する。
【００７１】
前段出力回路２１は、トランジスタＭ１３〜Ｍ１５から構成されている。トランジスタＭ１４は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ１３，Ｍ１５は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ１４，Ｍ１５のゲートは、正論理回路Ｚ１の出力と接続されている。トランジスタＭ１４のソースは、電圧源Ｖｄｄに接続されている。トランジスタＭ１４，Ｍ１５のドレインは、最終段出力回路２３のトランジスタＭ２４のゲートに接続されている。トランジスタＭ１３のゲートは、バイアス回路２２の出力と接続されている。トランジスタＭ１３のソースは、グランドに接続されている。トランジスタＭ１３のドレインは、トランジスタＭ１５のソースに接続されている。
【００７２】
前段出力回路２１は、コア信号Ｓ１に応じてトランジスタＭ１４，Ｍ１５がオン・オフすることにより、電圧源Ｖｄｄの電圧及びトランジスタＭ１３を介してグランドの電圧を最終段出力回路２３に出力する。トランジスタＭ１４がオンしたとき、電圧源Ｖｄｄの電圧（Ｈ状態）が最終段出力回路２３に出力される。トランジスタＭ１３，Ｍ１５がオンしたとき、グランドの電圧が最終段出力回路２３に出力される。なお、最終段出力回路２３のトランジスタＭ２４のゲートからトランジスタＭ１５，Ｍ１３を介して流れる電流は、トランジスタＭ１３のオン抵抗（ソース−ドレイン間の抵抗）によって低減される。
【００７３】
トランジスタＭ１６，Ｍ１７は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ１８は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ１７，Ｍ１８のゲートは、正論理回路Ｚ４の出力と接続されている。トランジスタＭ１７，Ｍ１８のドレインは、バイアス回路２２のトランジスタＭ２０のゲート、トランジスタＭ２１のゲート、インバータ回路Ｚ５の入力、及びトランジスタＭ２２のドレインと接続されている。トランジスタＭ１６のソースはグランドに接続されている。トランジスタＭ１７のソースはトランジスタＭ１６のドレインに接続されている。トランジスタＭ１６のゲートは、インバータ回路Ｚ６の出力と接続されている。トランジスタＭ１８のソースは電圧源Ｖｄｄに接続されている。
【００７４】
トランジスタＭ１７，Ｍ１８は、インバータ回路を構成している。そして、トランジスタＭ１７とグランドの間には、トランジスタＭ１６が接続されている。よって、インバータ回路Ｚ６から出力されるコア信号Ｓ２に応じてトランジスタＭ１６がオン・オフすることにより、トランジスタＭ１７，Ｍ１８のインバータ回路は、動作、非動作する。トランジスタＭ１７，Ｍ１８は、正論理回路Ｚ４から出力されるコア信号Ｓ１を反転し、バイアス回路２２、トランジスタＭ２１、インバータ回路Ｚ５に出力する。
【００７５】
バイアス回路２２は、トランジスタＭ１９，Ｍ２０から構成されている。トランジスタＭ１９はｎチャネルのＭＯＳトランジスタである。トランジスタＭ２０は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ２０のゲートは、トランジスタＭ１７，Ｍ１８のドレインと接続されている。トランジスタＭ２０のソースは電圧源Ｖｄｄと接続されている。トランジスタＭ１９のゲートとドレインは、トランジスタＭ２０のドレインと接続されている。トランジスタＭ１９のソースはグランドと接続されている。トランジスタＭ１９，Ｍ２０のドレインは、前段出力回路２１のトランジスタＭ１３のゲートと接続されている。
【００７６】
バイアス回路２２は、トランジスタＭ１９，Ｍ２０のオン抵抗によって電圧源Ｖｄｄを分圧している。バイアス回路２２は、電圧源Ｖｄｄを分圧したバイアス電圧を前段出力回路２１のトランジスタＭ１３のゲートに出力する。バイアス回路２２は、トランジスタＭ２０のゲートが、トランジスタＭ１７，Ｍ１８のドレインと接続されているので、コア信号Ｓ１，Ｓ２に応じて、バイアス電圧を前段出力回路２１のトランジスタＭ１３のゲートに出力する。
【００７７】
トランジスタＭ２０がオンしてバイアス電圧を出力しているとき、電圧源Ｖｄｄ−グランド間に電流が流れる。トランジスタＭ２０がオフしてバイアス電圧を出力しないとき、電圧源Ｖｄｄ−グランド間に電流は流れない。よって、バイアス回路２２は、バイアス電圧を出力していないときは、電力を消費していない。
【００７８】
ところで、出力端子Ｐから出力される信号のオーバシュート、リンギングノイズの発生は、最終段出力回路２３のトランジスタＭ２４のゲートから、前段出力回路２１のトランジスタＭ１５，Ｍ１３を介して流れる電流量に比例する。よって、バイアス電圧は、トランジスタＭ１３を半オン状態にし、高抵抗トランジスタとして動作させる電圧値となるようにする。トランジスタＭ１３は、半オン状態となるバイアス電圧が入力されることによって、トランジスタＭ２４のゲートからトランジスタＭ１５を介しグランドに流れる駆動電流を低減する。
【００７９】
トランジスタＭ２１は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ２１のゲートは、トランジスタＭ１７，Ｍ１８のドレイン、トランジスタＭ２２のドレインと接続されている。ソースは、グランドに接続されている。ドレインは、前段出力回路２１のトランジスタＭ１３のゲートと接続されている。
【００８０】
インバータ回路を構成しているトランジスタＭ１７，Ｍ１８の出力は、コア信号Ｓ２に応じてトランジスタＭ１６がオフすると不定となる。そのため、バイアス回路２２から出力されるバイアス電圧も不定となる。トランジスタＭ２１は、バイアス電圧の不定状態を防止するため、トランジスタＭ１６がオフするときにオンし、グランドの電圧（Ｌ状態）を前段出力回路２１のトランジスタＭ１３に出力する。このとき、前段出力回路２１のトランジスタＭ１３はオフし、最終段出力回路１３のトランジスタＭ２４のゲートからの電流はグランドに流れない。
【００８１】
トランジスタＭ２２は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ２２のゲートは、インバータ回路Ｚ６の出力と接続されている。トランジスタＭ２２のソースは、電圧源Ｖｄｄに接続されている。トランジスタＭ２２のドレインは、インバータ回路Ｚ５の入力と接続されている。
【００８２】
トランジスタＭ２２は、コア信号Ｓ２によってトランジスタＭ１６がオフされ、トランジスタＭ１７，Ｍ１８から出力されるコア信号Ｓ１が不定状態のときに、Ｈ状態を出力する。
【００８３】
インバータ回路Ｚ５は、トランジスタＭ１７，Ｍ１８のドレインから出力されるコア信号Ｓ１を反転し、トランジスタＭ２３のゲートに出力する。また、インバータ回路Ｚ５は、トランジスタＭ２２のドレインの電圧を反転し、トランジスタＭ２３のゲートに出力する。
【００８４】
トランジスタＭ２３は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ２３のソースは、電圧源Ｖｄｄに接続されている。ドレインは、トランジスタＭ２４のゲートと接続されている。トランジスタＭ２３は、トランジスタＭ１７，Ｍ１８、インバータ回路Ｚ５を介して出力されるコア信号Ｓ１に応じてソース−ドレイン間をオン・オフする。また、トランジスタＭ２３は、トランジスタＭ２２、インバータ回路Ｚ５を介して出力されるコア信号Ｓ２に応じてソース−ドレイン間をオン・オフする。
【００８５】
最終段出力回路２３は、トランジスタＭ２４から構成されている。トランジスタＭ２４は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ２４のゲートは、前段出力回路２１のトランジスタＭ１４，Ｍ１５のドレインと接続されている。また、トランジスタＭ２４のゲートは、トランジスタＭ２３のドレインと接続されている。トランジスタＭ２４のソースは、電圧源Ｖｄｄと接続されている。トランジスタＭ２４のドレインは、出力端子Ｐと接続されている。
【００８６】
トランジスタＭ２４は、前段出力回路２１のトランジスタＭ１４，Ｍ１５のドレインから出力される電圧に応じて、すなわち、コア信号Ｓ１に応じて、ソース−ドレイン間をオン・オフする。また、トランジスタＭ２４は、トランジスタＭ２３のドレインの電圧に応じて、すなわち、コア信号Ｓ２に応じて、ソース−ドレイン間をオン・オフする。
【００８７】
トランジスタＭ２４は、ｐチャネルオープンドレイン回路となっている。トランジスタＭ２４は、オンすることにより、出力端子Ｐを電圧源Ｖｄｄに接続し、オフすることにより、出力端子Ｐをハイインピーダンス状態にする。従って、出力端子Ｐは、外部からプルダウン抵抗が接続されることによって、コア信号Ｓ１に応じた信号を出力する。
【００８８】
以下、図４の動作について説明する。
まず、動作の概略について説明する。前段出力回路２１は、コア信号Ｓ１に応じて、Ｈ状態及びＬ状態の電圧（電圧源Ｖｄｄ及びグランドの電圧）を最終段出力回路２３に出力する。最終段出力回路２３は、前段出力回路２１から出力されるＨ状態及びＬ状態の電圧に応じて、すなわち、コア信号Ｓ１に応じて出力端子ＰをＨ状態又はハイインピーダンス状態にする。
【００８９】
バイアス回路２２は、前段出力回路２１からＬ状態の電圧が出力されるとき、最終段出力回路２３から流れる駆動電流を低減するよう、コア信号Ｓ１に応じて、前段出力回路２１のトランジスタＭ１３にバイアス電圧を出力する。
【００９０】
トランジスタＭ１６，Ｍ２１〜Ｍ２３は、コア信号Ｓ１の状態によらずにコア信号Ｓ２に応じてトランジスタＭ２４をオフする。コア信号Ｓ２は、コア信号Ｓ１の状態によらずにトランジスタＭ２４をオフし、出力端子Ｐをハイインピーダンス状態にすることができる。
【００９１】
コア信号Ｓ２によって最終段出力回路２３のトランジスタＭ２４がオフされる場合、トランジスタＭ１６もオフする。このとき、バイアス回路２２のバイアス電圧の出力が不定となる。これを防止するため、トランジスタＭ２１は、トランジスタＭ２２を介したコア信号Ｓ２によって、前段出力回路２１のトランジスタＭ１３にＬ状態を出力し、トランジスタＭ１３をオフする。
【００９２】
以下詳細に説明する。コア信号Ｓ２がＬ状態とする。インバータ回路Ｚ６を介してトランジスタＭ１６はオンし、トランジスタＭ１７，Ｍ１８にグランド電圧が供給される。すなわち、インバータ回路を構成するトランジスタＭ１７，Ｍ１８は動作状態となる。トランジスタＭ２２はオフし、ドレインは不定状態となる。
【００９３】
この状態において、Ｈ状態のコア信号Ｓ１が正論理回路Ｚ４に出力されたとする。Ｈ状態のコア信号Ｓ１は、前段出力回路２１のトランジスタＭ１４，Ｍ１５のゲートに入力される。コア信号Ｓ１がＨ状態より、トランジスタＭ１４はオフし、トランジスタＭ１５はオンする。従って、最終段出力回路２３のトランジスタＭ２４のゲートから、前段出力回路２１のトランジスタＭ１５，Ｍ１３を介してグランドに電流が流れる。
【００９４】
Ｈ状態のコア信号Ｓ１は、インバータ回路を構成しているトランジスタＭ１７，Ｍ１８に入力される。トランジスタＭ１７，Ｍ１８は、Ｈ状態のコア信号Ｓ１を反転し、Ｌ状態のコア信号Ｓ１を出力する。Ｌ状態のコア信号Ｓ１は、バイアス回路２２のトランジスタＭ２０、トランジスタＭ２１、インバータ回路Ｚ５に出力される。
【００９５】
トランジスタＭ２１は、Ｌ状態のコア信号Ｓ１によりオフする。インバータ回路Ｚ５は、Ｌ状態のコア信号Ｓ１を反転し、Ｈ状態のコア信号Ｓ１をトランジスタＭ２３に出力する。トランジスタＭ２３は、Ｈ状態のコア信号Ｓ１によりオフする。
【００９６】
バイアス回路２２は、トランジスタＭ２０にＬ状態のコア信号Ｓ１が入力されたことにより、バイアス電圧を前段出力回路２１のトランジスタＭ１３に出力する。前段出力回路２１のトランジスタＭ１３は、バイアス電圧によって半オン状態となり、ソース−ドレイン間は高抵抗となる。従って、最終段出力回路２３のトランジスタＭ２４のゲートから、前段出力回路２１のトランジスタＭ１５，Ｍ１３を介してグランドに流れる電流は低減される。すなわち、トランジスタＭ２４ゲートは、緩やかにＬ状態となり、最終段出力回路２３の出力信号におけるオーバシュート、リンギングノイズを低減することができる。
【００９７】
次に、Ｌ状態のコア信号Ｓ１が正論理回路Ｚ４に出力されたとする。
Ｌ状態のコア信号Ｓ１は、前段出力回路２１のトランジスタＭ１４，Ｍ１５のゲートに入力される。コア信号Ｓ１がＬ状態より、トランジスタＭ１４はオンし、トランジスタＭ１５はオフする。従って、トランジスタＭ２４は、電圧源ＶｄｄのＨ状態の電圧が入力されオフする。出力端子Ｐは、ハイインピーダンス状態となる。
【００９８】
Ｌ状態のコア信号Ｓ１は、インバータ回路を構成しているトランジスタＭ１７，Ｍ１８に入力される。トランジスタＭ１７，Ｍ１８は、Ｌ状態のコア信号Ｓ１を反転し、Ｈ状態のコア信号Ｓ１を出力する。Ｈ状態のコア信号Ｓ１は、バイアス回路２２のトランジスタＭ２０、トランジスタＭ２１、インバータ回路Ｚ５に出力される。
【００９９】
バイアス回路２２は、トランジスタＭ２０にＨ状態のコア信号Ｓ１が入力されたことにより、前段出力回路２１へのバイアス電圧の出力が不定となる。
トランジスタＭ２１は、Ｈ状態のコア信号Ｓ１によりオンする。従って、グランドのＬ状態の電圧が、前段出力回路２１のトランジスタＭ１３に出力される。トランジスタＭ１３は、Ｌ状態の電圧が入力されたことによりオフする。
【０１００】
インバータ回路Ｚ５は、Ｈ状態のコア信号Ｓ１を反転し、Ｌ状態のコア信号Ｓ１をトランジスタＭ２３に出力する。トランジスタＭ２３は、Ｌ状態のコア信号Ｓ１によりオンする。従って、トランジスタＭ２４には、前段出力回路２１の出力と同じ、電圧源ＶｄｄのＨ状態の電圧が入力される。
【０１０１】
このように、コア信号Ｓ２がＬ状態のときは、コア信号Ｓ１がＨ状態のとき、出力端子ＰはＨ状態となり、コア信号Ｓ１がＬ状態のときは、出力端子Ｐはハイインピーダンス状態となる。出力端子Ｐには、コア信号Ｓ１に応じた信号が出力されることとなる。
【０１０２】
次に、Ｈ状態のコア信号Ｓ２がインバータ回路Ｚ６に出力されたときの動作について説明する。
Ｈ状態のコア信号Ｓ２は、トランジスタＭ１６，Ｍ２２のゲートに入力される。コア信号Ｓ２がＨ状態より、トランジスタＭ１６はオフする。従って、インバータ回路を構成しているトランジスタＭ１７，Ｍ１８の出力は不定となる。
【０１０３】
コア信号Ｓ２がＨ状態より、トランジスタＭ２２はオンし、バイアス回路２２のトランジスタＭ２０、トランジスタＭ２１及びインバータ回路Ｚ５には、Ｈ状態が出力される。従って、バイアス回路２２はオフし、バイアス電圧は不定となる。トランジスタＭ２１はオンし、Ｌ状態を前段出力回路２１のトランジスタＭ１３に出力する。すなわち、トランジスタＭ２１によって、トランジスタＭ１３への不定状態のバイアス電圧の出力を防止し、前段出力回路２１の動作を安定するようにしている。
【０１０４】
インバータ回路Ｚ５は、Ｈ状態の電圧を反転し、トランジスタＭ２３に出力する。トランジスタＭ２３は、Ｌ状態の電圧が入力されたことによりオンし、トランジスタＭ２４に電圧源ＶｄｄのＨ状態の電圧を出力する。
【０１０５】
トランジスタＭ２４は、電圧源ＶｄｄのＨ状態の電圧が入力されてオフし、出力端子Ｐは、ハイインピーダンス状態となる。
すなわち、Ｈ状態のコア信号Ｓ２が入力された場合、コア信号Ｓ１の状態によらず、トランジスタＭ２３からＨ状態の電圧がトランジスタＭ２４に出力され、トランジスタＭ２４はオフし、出力端子Ｐはハイインピーダンス状態となる。
【０１０６】
次に、出力端子Ｐとグランド間にプルダウン抵抗が接続されたときの各部の信号波形を用いて動作を説明する。図５は、図４の回路図の信号波形を示した図である。図５には、図４の正論理回路Ｚ４に入力されるコア信号Ｓ１の信号波形、ノードＢｏｕｔにおける信号波形、ノードＰｏｕｔにおける信号波形、出力端子Ｐにおける信号波形を示している。図に示すＶは電圧源Ｖｄｄの電圧、ＶｏはトランジスタＭ２４とプルダウン抵抗によって分圧される電圧である。なお、図５に示すノードＢｏｕｔは、図４のトランジスタＭ１９，Ｍ２０のドレインとトランジスタＭ２１のドレインとトランジスタＭ１３のゲートの接続線を示している。ノードＰｏｕｔは、トランジスタＭ１４，Ｍ１５のドレインとトランジスタＭ２３のドレインとトランジスタＭ２４のゲートの接続線を示している。図５に示す信号波形は、コア信号Ｓ２がＬ状態のときの信号波形である。
【０１０７】
図５の時間ｔ１において、コア信号Ｓ１がＬ状態からＨ状態に遷移したとする。インバータ回路を構成しているトランジスタＭ１７，Ｍ１８は、Ｈ状態のコア信号Ｓ１を反転して、Ｌ状態のコア信号Ｓ１をバイアス回路２２のトランジスタＭ２０に出力する。
【０１０８】
バイアス回路２２のトランジスタＭ２０は、Ｌ状態のコア信号Ｓ１によってオンする。従って、バイアス回路２２は、電圧源Ｖｄｄの電圧をトランジスタＭ１９，Ｍ２０によって分圧し、バイアス電圧を前段出力回路２１のトランジスタＭ１３に出力する。ノードＢｏｕｔには、図に示すように、電圧源Ｖｄｄの中間電圧が出力される。
【０１０９】
コア信号Ｓ１はＨ状態なので、前段出力回路２１のトランジスタＭ１４はオフし、トランジスタＭ１５がオンする。前段出力回路２１のトランジスタＭ１３は、電圧源Ｖｄｄの電圧が分圧されたバイアス電圧が入力されているので、オン抵抗が大きい。従って、コア信号Ｓ１がＬ状態からＨ状態に遷移して流れるときの電流は、低減され、図５に示すように、ノードＰｏｕｔの電圧の立ち下がりは、緩やかとなる。
【０１１０】
最終段出力回路２３のトランジスタＭ２４に入力されるノードＰｏｕｔの電圧は、緩やかに立ち下がるので、出力端子Ｐに生じる電圧は、図に示すように緩やかに立ち上がる。最終段出力回路２３のＨ状態の電圧は、出力端子Ｐに接続されるプルダウン抵抗とトランジスタＭ２４のオン抵抗の分圧によって決まる。
【０１１１】
図５の時間ｔ２において、コア信号Ｓ１がＨ状態からＬ状態に遷移したとする。インバータ回路を構成しているトランジスタＭ１７，Ｍ１８は、Ｌ状態のコア信号Ｓ１を反転して、Ｈ状態のコア信号Ｓ１をバイアス回路２２のトランジスタＭ２０とトランジスタＭ２１に出力する。
【０１１２】
バイアス回路２２のトランジスタＭ２０は、Ｈ状態のコア信号Ｓ１によってオフする。従って、バイアス回路２２の出力は、不定状態となる。
トランジスタＭ２１は、Ｈ状態のコア信号Ｓ１が入力されることによりオンし、ノードＢｏｕｔには、図に示すように、グランドの電圧が出力される。
【０１１３】
コア信号Ｓ１はＬ状態なので、前段出力回路２１のトランジスタＭ１４はオンし、トランジスタＭ１５はオフする。前段出力回路２１のトランジスタＭ１３は、ノードＢｏｕｔがグランドの電圧となっているので、オフ状態となっている。
【０１１４】
従って、ノードＰｏｕｔは、前段出力回路２１のトランジスタＭ１４がオンするとともに電圧が立ち上がる。
トランジスタＭ２４は、トランジスタＭ１４がオンするとともにハイインピーダンス状態となる。出力端子Ｐにはプルダウン抵抗が接続されているので、そのプルダウン抵抗の時定数により図に示すように、緩やかに立ち下がる。
【０１１５】
このように、最終段出力回路２３がｐチャネルオープンドレイン回路においても、消費電流を低減することができる。
次に第３の実施の形態について説明する。図６は、第３の実施の形態に係る出力バッファ回路の回路図である。第３の実施の形態では、図１で示した前段出力回路１１の電圧源ＶｄｄからトランジスタＭ２を流れる電流を低減するトランジスタが多段接続される。すなわち、第３の実施の形態では、トランジスタの接続数によって、トランジスタＭ２を流れる電流量を調整し、出力信号の波形を緩やかにする。なお、図６において、図１と同じものには同じ符号を付し、その説明を省略する。
【０１１６】
図６に示すように、前段出力回路３１は、トランジスタＭ１〜Ｍ３，Ｍ２５から構成されている。トランジスタＭ２５は、ｐチャネルのＭＯＳトランジスタである。
【０１１７】
トランジスタＭ２５のソースは、トランジスタＭ３のドレインと接続されている。トランジスタＭ２５のドレインは、トランジスタＭ１のドレインと接続されている。トランジスタＭ２５のゲートは、トランジスタＭ３のゲートと接続され、バイアス回路１２のトランジスタＭ７，Ｍ８のドレインと接続されている。トランジスタＭ１，Ｍ２５のドレインは、最終段出力回路１３のトランジスタＭ１２のゲートに接続されている。
【０１１８】
前段出力回路３１は、トランジスタＭ１，Ｍ２が、コア信号Ｓ１に応じてオン・オフすることにより、電圧源Ｖｄｄの電圧及びそのグランドの電圧を最終段出力回路１３に出力する。トランジスタＭ２がオンしたときは、トランジスタＭ３，Ｍ２５を介して電圧源Ｖｄｄの電圧が出力される。従って、電圧源ＶｄｄからトランジスタＭ２，Ｍ３，Ｍ２５を介して最終段出力回路１３のトランジスタＭ１２のゲートに電流が流れる。
【０１１９】
前段出力回路３１のトランジスタＭ３，Ｍ２５は、バイアス回路１２のバイアス電圧によって半オン状態となっている。トランジスタＭ３，Ｍ２５のソース−ドレイン間は高抵抗となり、電圧源Ｖｄｄから、トランジスタＭ２，Ｍ３，Ｍ２５を介して、最終段出力回路１３のトランジスタＭ１２に流れる電流は低減される。
【０１２０】
電圧源ＶｄｄからトランジスタＭ２を介して最終段出力回路１３のトランジスタＭ１２に流れる電流は、トランジスタＭ２のドレインとトランジスタＭ１２のゲート間に接続されるトランジスタＭ３，Ｍ２５によって調整することができる。例えば、電流の低減が足りず、トランジスタＭ１２が急激にＬ状態になりアンダーシュート、リンギングノイズが生じるようであれば、トランジスタＭ２のドレインとトランジスタＭ１２のゲート間に接続するトランジスタの数を増加するようにすればよい。
【０１２１】
このように、トランジスタＭ２のドレインとトランジスタＭ１２のゲート間に接続されるトランジスタ数を変更することによって、容易に出力波形の変化を緩やかにすることができる。
【０１２２】
次に第４の実施の形態について説明する。図７は、第４の実施の形態に係る出力バッファ回路の回路図である。第４の実施の形態では、図４で示した前段出力回路２１のトランジスタＭ１５からグランドに流れる電流を低減するトランジスタが多段接続される。すなわち、第４の実施の形態では、ｐチャネルオープンドレインの出力バッファ回路における、前段出力回路２１が電圧を出力するときに流れる電流量を調整し、出力信号の波形を緩やかにする。なお、図７において、図４と同じものには同じ符号を付し、その説明を省略する。
【０１２３】
図７に示すように、前段出力回路４１は、トランジスタＭ１３〜Ｍ１５，Ｍ２６から構成されている。トランジスタＭ２６は、ｎチャネルのＭＯＳトランジスタである。
【０１２４】
トランジスタＭ２６のソースは、トランジスタＭ１３のドレインと接続されている。トランジスタＭ２６のドレインは、トランジスタＭ１５のソースと接続されている。トランジスタＭ２６のゲートは、トランジスタＭ１３のゲートと接続され、バイアス回路２２のトランジスタＭ１９，Ｍ２０のドレインと接続されている。
【０１２５】
前段出力回路４１は、トランジスタＭ１４，Ｍ１５が、コア信号Ｓ１に応じてオン・オフすることにより、電圧源Ｖｄｄの電圧及びそのグランドの電圧を最終段出力回路２３に出力する。トランジスタＭ１５がオンしたときは、トランジスタＭ１３，Ｍ２６を介してグランドの電圧が出力される。従って、最終段出力回路２３のトランジスタＭ２４のゲートから、トランジスタＭ１５，Ｍ２６，Ｍ１３を介してグランドに電流が流れる。
【０１２６】
前段出力回路４１のトランジスタＭ１３，Ｍ２６は、バイアス回路２２のバイアス電圧によって半オン状態となっている。トランジスタＭ１３，Ｍ２６のソース−ドレイン間は高抵抗となり、最終段出力回路２３のトランジスタＭ２４のゲートから、トランジスタＭ１５，Ｍ２６，Ｍ１３を介して、グランドに流れる電流は低減される。
【０１２７】
最終段出力回路２３のトランジスタＭ２４のゲートから、トランジスタＭ１５，Ｍ２６，Ｍ１３を介してグランドに流れる電流は、トランジスタＭ１５のソースとグランド間に接続されるトランジスタＭ１３，Ｍ２６によって調整することができる。例えば、電流の低減が足りず、トランジスタＭ２４が急激にＬ状態になりオーバシュート、リンギングノイズが生じるようであれば、トランジスタＭ１５のソースとグランド間に接続するトランジスタの数を増加するようにすればよい。
【０１２８】
このように、トランジスタＭ１５のソースとグランド間に接続されるトランジスタ数を変更することによって、容易に出力波形の変化を緩やかにすることができる。
【０１２９】
次に第５の実施の形態について説明する。図８は、第５の実施の形態に係る出力バッファ回路の回路図である。第５の実施の形態では、図６で示したｎチャネルオープンドレインの最終段出力回路１３がプッシュプル出力回路となっている。なお、図８において、図６と同じものには同じ符号を付し、その説明を省略する。
【０１３０】
図８に示すように、最終段出力回路５１は、トランジスタＭ１２，Ｍ２７から構成されている。トランジスタＭ２７は、ｐチャネルのＭＯＳトランジスタである。トランジスタＭ１２は、ｎチャネルのＭＯＳトランジスタである。
【０１３１】
トランジスタＭ２７のソースは、電圧源Ｖｄｄに接続されている。トランジスタＭ２７のゲートは、インバータ回路Ｚ７を介して正論理回路Ｚ１の出力と接続されている。トランジスタＭ１２のゲートは、前段出力回路３１のトランジスタＭ１，Ｍ２５のドレイン、トランジスタＭ１１のドレインと接続されている。トランジスタＭ２７，Ｍ１２のドレインは互いに接続され、出力端子Ｐと接続されている。最終段出力回路５１は、トランジスタＭ１２，Ｍ２７が、互いにオン・オフすることによって、出力端子Ｐに電圧源Ｖｄｄの電圧及びグランドの電圧を出力する。
【０１３２】
Ｈ状態のコア信号Ｓ１が正論理回路Ｚ１に出力されると、コア信号Ｓ１は、インバータ回路Ｚ７によって反転されて、最終段出力回路５１のトランジスタＭ２７に出力される。最終段出力回路５１のトランジスタＭ２７はオンする。
【０１３３】
前段出力回路３１は、Ｈ状態のコア信号Ｓ１が入力されると、トランジスタＭ１がオンしＬ状態の電圧を出力する。最終段出力回路５１のトランジスタＭ１２はオフする。
【０１３４】
従って、出力端子Ｐには、コア信号Ｓ１と同じＨ状態の信号が出力される。
Ｌ状態のコア信号Ｓ１が正論理回路Ｚ１に出力されると、コア信号Ｓ１は、インバータ回路Ｚ７によって反転されて、最終段出力回路５１のトランジスタＭ２７に出力される。最終段出力回路５１のトランジスタＭ２７はオフする。
【０１３５】
前段出力回路３１は、Ｌ状態のコア信号Ｓ１が入力されると、トランジスタＭ２がオンし、かつバイアス回路１２のバイアス電圧によってトランジスタＭ３，Ｍ２５が半オン状態になることによりＨ状態の電圧を出力する。最終段出力回路５１のトランジスタＭ１２はオンする。
【０１３６】
従って、出力端子Ｐには、コア信号Ｓ１と同じＬ状態の信号が出力される。
すなわち、最終段出力回路５１からは、コア信号Ｓ１の状態に応じたプッシュプルの信号が出力される。
【０１３７】
なお、図８においても、図６と同様に、バイアス回路１２は、コア信号Ｓ１に応じてオン・オフし、消費電力を低減している。
このように最終段出力回路５１がプッシュプル回路においても、消費電力を低減することができる。
【０１３８】
次に第６の実施の形態について説明する。図９は、第６の実施の形態に係る出力バッファ回路の回路図である。第６の実施の形態では、図７で示したｐチャネルオープンドレインの最終段出力回路２３がプッシュプル出力回路となっている。なお、図９において、図７と同じものには同じ符号を付し、その説明を省略する。
【０１３９】
図９に示すように、最終段出力回路６１は、トランジスタＭ２４，Ｍ２８から構成されている。トランジスタＭ２８は、ｎチャネルのＭＯＳトランジスタである。トランジスタＭ２４は、ｐチャネルのＭＯＳトランジスタである。
【０１４０】
トランジスタＭ２８のソースは、グランドに接続されている。トランジスタＭ２８のゲートは、インバータ回路Ｚ８を介して正論理回路Ｚ４の出力と接続されている。トランジスタＭ２４のゲートは、前段出力回路４１のトランジスタＭ１４，Ｍ１５のドレイン、トランジスタＭ２３のドレインと接続されている。トランジスタＭ２４，Ｍ２８のドレインは互いに接続され、出力端子Ｐと接続されている。最終段出力回路６１は、トランジスタＭ２４，Ｍ２８が、互いにオン・オフすることによって、出力端子Ｐに電圧源Ｖｄｄの電圧及びグランドの電圧を出力する。
【０１４１】
Ｌ状態のコア信号Ｓ１が正論理回路Ｚ４に出力されると、コア信号Ｓ１は、インバータ回路Ｚ８によって反転されて、最終段出力回路６１のトランジスタＭ２８に出力される。最終段出力回路６１のトランジスタＭ２８はオンする。
【０１４２】
前段出力回路４１は、Ｌ状態のコア信号Ｓ１が入力されると、トランジスタＭ１４がオンしＨ状態の電圧を出力する。最終段出力回路６１のトランジスタＭ１２はオフする。
【０１４３】
従って、出力端子Ｐには、コア信号Ｓ１と同じＬ状態の信号が出力される。
Ｈ状態のコア信号Ｓ１が正論理回路Ｚ４に出力されると、コア信号Ｓ１は、インバータ回路Ｚ８によって反転されて、最終段出力回路６１のトランジスタＭ２８に出力される。最終段出力回路６１のトランジスタＭ２８はオフする。
【０１４４】
前段出力回路４１は、Ｈ状態のコア信号Ｓ１が入力されると、トランジスタＭ１５がオンし、かつバイアス回路２２のバイアス電圧によってトランジスタＭ１３，Ｍ２６が半オン状態になることによりＬ状態の電圧を出力する。最終段出力回路６１のトランジスタＭ２４はオンする。
【０１４５】
従って、出力端子Ｐには、コア信号Ｓ１と同じＨ状態の信号が出力される。
すなわち、最終段出力回路６１からは、コア信号Ｓ１の状態に応じたプッシュプルの信号が出力される。
【０１４６】
なお、図９においても、図７と同様に、バイアス回路２２は、コア信号Ｓ１に応じてオン・オフし、消費電力を低減している。
このように最終段出力回路６１がプッシュプル回路においても、消費電力を低減することができる。
【０１４７】
（付記１）  半導体装置のコア回路から出力されるコア信号を出力端子に出力する出力バッファ回路において、
コア回路から出力されるコア信号に応じて電圧を出力するときに流れる電流をバイアス電圧に応じて低減する電圧出力回路と、
第１の電源に複数直列接続されオン抵抗によって電源電圧を分圧し、前記コア信号に応じてオン・オフして前記バイアス電圧を出力するスイッチ素子と、
前記電圧に応じて出力端子を前記第１の電源又は第２の電源に接続する信号出力回路と、
を有することを特徴とする出力バッファ回路。
【０１４８】
（付記２）  前記電圧出力回路は、
前記コア信号に応じて前記電圧を出力する電圧出力スイッチ素子と、
前記電圧出力スイッチ素子と直列接続され、前記電圧出力スイッチ素子に流れる前記電流を前記バイアス電圧によって生じるオン抵抗によって低減する電流低減スイッチ素子と、
を有することを特徴とする付記１記載の出力バッファ回路。
【０１４９】
（付記３）  前記電流低減スイッチ素子は、複数直列接続されることを特徴とする付記２記載の出力バッファ回路。
（付記４）  前記電流低減スイッチ素子は、前記コア回路から特定信号が出力された場合、前記バイアス電圧によらずオフすることを特徴とする付記２記載の出力バッファ回路。
【０１５０】
（付記５）  前記信号出力回路は、前記コア回路から特定信号が出力された場合、前記出力端子を前記電圧によらず前記第１の電源又は前記第２の電源に接続することを特徴とする付記１記載の出力バッファ回路。
【０１５１】
（付記６）  前記スイッチ素子は、前記コア回路から特定信号が出力された場合、前記コア信号によらずオン又はオフすることを特徴とする付記１記載の出力バッファ回路。
【０１５２】
（付記７）  前記スイッチ素子は、バッファ回路を介して前記コア信号が入力され、前記バッファ回路は、前記コア回路から特定信号が出力された場合オフされることを特徴とする付記１記載の出力バッファ回路。
【０１５３】
（付記８）  前記信号出力回路は、ｎチャネルオープンドレイン回路であることを特徴とする付記１記載の出力バッファ回路。
（付記９）  前記信号出力回路は、ｐチャネルオープンドレイン回路であることを特徴とする付記１記載の出力バッファ回路。
【０１５４】
（付記１０）  前記信号出力回路は、プッシュプル回路であることを特徴とする付記１記載の出力バッファ回路。
（付記１１）  前記第１の電源と前記第２の電源は同一であることを特徴とする付記１記載の出力バッファ回路。
【０１５５】
（付記１２）  前記コア信号は、増幅回路によって増幅されて前記電圧出力回路に入力されることを特徴とする付記１記載の出力バッファ回路。
【０１５６】
【発明の効果】
以上説明したように本発明では、スイッチ素子は、第１の電源に複数直列接続され、オン抵抗によって電源電圧を分圧し、コア信号に応じてオン・オフしてバイアス電圧を電圧出力回路に出力する。よって、第１の電源の電源電圧は、常時分圧されて電圧出力回路に出力されなくなり、消費電力を低減することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る出力バッファ回路の回路図である。
【図２】図１の出力端子にプルアップ抵抗が接続されたときの回路図である。
【図３】図２の回路図の信号波形を示した図である。
【図４】第２の実施の形態に係る出力バッファ回路の回路図である。
【図５】図４の回路図の信号波形を示した図である。
【図６】第３の実施の形態に係る出力バッファ回路の回路図である。
【図７】第４の実施の形態に係る出力バッファ回路の回路図である。
【図８】第５の実施の形態に係る出力バッファ回路の回路図である。
【図９】第６の実施の形態に係る出力バッファ回路の回路図である。
【図１０】半導体装置の概略図である。
【図１１】ノイズ波形を示した図である。
【図１２】従来の出力バッファ回路の回路図である。
【符号の説明】
１１，２１，３１，４１  前段出力回路
１２，２２  バイアス回路
１３，２３，５１，６１  最終段出力回路
Ｐ  出力端子
Ｍ１〜Ｍ２８  トランジスタ
Ｚ１，Ｚ３，Ｚ４，Ｚ６  正論理回路
Ｚ２，Ｚ５，Ｚ７，Ｚ８  インバータ回路
【図１】
2004266494.tif 000003
【図２】
2004266494.tif 000004
【図３】
2004266494.tif 000005
【図４】
2004266494.tif 000006
【図５】
2004266494.tif 000007
【図６】
2004266494.tif 000008
【図７】
2004266494.tif 000009
【図８】
2004266494.tif 000010
【図９】
2004266494.tif 000011
【図１０】
2004266494.tif 000012
【図１１】
2004266494.tif 000013
【図１２】
2004266494.tif 000014