(57)【要約】【課題】フラッシュメモリのフローティングゲートに関し，コントロールゲートに対向する先端箇所を尖った形状に安定して加工する製造方法を提供する。【解決手段】窒化珪素膜１３が開口され，エッチング端がテーパ形状となるように所望の深さにエッチングされたポリシリコン膜１２上に，第１の熱酸化膜１４を形成する工程と，窒化珪素膜１３の開口部側壁にテーパ形状部を覆う第１のＮＳＧ膜の側壁スペーサ１１５を形成して熱処理を加える工程と，第１のＮＳＧ膜の側壁スペーサ１１５内側に第２のＮＳＧ膜の側壁スペーサ１５形成する工程と，ポリシリコンプラグ１８を形成した後ポリシリコンプラグ１８上に第２の熱酸化膜１９を形成する工程と，窒化珪素膜１３を除去してからポリシリコン膜１２をエッチングする工程と，第１のＮＳＧ膜の側壁スペーサ１１５を除去する工程と，を含むことを特徴とする。【選択図】  図１
2004200181.tif 000002
【特許請求の範囲】
【請求項１】
フローティングゲートを有する半導体記憶装置の製造方法において；
開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後に前記フローティングゲートとなるテーパ形状部を形成する第１工程と，
前記窒化珪素膜の開口部の前記ポリシリコン膜上に，第１の熱酸化膜を形成する第２工程と，
前記窒化珪素膜の開口部の側壁に，前記ポリシリコン膜のテーパ形状部を覆う第１のＮＳＧ膜のスペーサを形成する第３工程と，
前記第１のＮＳＧ膜のスペーサに熱処理を加えて，緻密な膜にする第４工程と，
前記第１のＮＳＧ膜のスペーサの内側に，第２のＮＳＧ膜のスペーサを形成する第５工程と，
前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成した後，前記ポリシリコンプラグ上に第２の熱酸化膜を形成する第６工程と，
前記窒化珪素膜のみを除去する第７工程と，
前記第１のＮＳＧ膜のスペーサと前記第２のＮＳＧ膜のスペーサと前記第２の熱酸化膜とをマスクに，前記ポリシリコン膜をエッチングする第８工程と，
前記第１のＮＳＧ膜のスペーサを除去する第９工程と，
を含むことを特徴とする，半導体記憶装置の製造方法。
【請求項２】
フローティングゲートを有する半導体記憶装置の製造方法において；
開口された窒化珪素膜をマスクに，前記窒化珪素膜下のポリシリコン膜をエッチングして，後に前記フローティングゲートとなるテーパ形状部を形成する第１工程と，
前記窒化珪素膜の開口部の前記ポリシリコン膜上に，第１の熱酸化膜を形成する第２工程と，
前記窒化珪素膜の開口部側壁にＮＳＧ膜のスペーサを形成した後，前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成し，前記ポリシリコンプラグ上に第２の熱酸化膜を形成する第３工程と，
前記窒化珪素膜を除去した後，全面に絶縁膜を被着する第４工程と，
前記ＮＳＧ膜のスペーサの外側の側壁に，前記ポリシリコン膜のテーパ形状部を覆う前記絶縁膜のスペーサを形成する第５工程と，
前記絶縁膜のスペーサと前記ＮＳＧ膜のスペーサと前記第２の熱酸化膜とをマスクに，前記ポリシリコン膜をエッチングする第６工程と，
前記絶縁膜のスペーサを除去する第７工程と，
を含むことを特徴とする，半導体記憶装置の製造方法。
【請求項３】
前記第１工程において，絶縁膜は窒化珪素膜であることを特徴とする，請求項２に記載の半導体記憶装置の製造方法。
【請求項４】
前記第１工程において，絶縁膜はＮＳＧ膜であることを特徴とする，請求項２に記載の半導体記憶装置の製造方法。
【請求項５】
フローティングゲートを有する半導体記憶装置の製造方法において；
開口された窒化珪素膜をマスクに，前記窒化珪素膜下のポリシリコン膜をエッチングして，後に前記フローティングゲートとなるテーパ形状部を形成する第１工程と，
前記窒化珪素膜の開口部の前記ポリシリコン膜上に，第１の熱酸化膜を形成する第２工程と，
前記窒化珪素膜の開口部側壁に，前記ポリシリコン膜のテーパ形状部を覆う，熱処理を施して緻密な膜にしたＮＳＧ膜のスペーサを形成する第３工程と，
前記ＮＳＧ膜のスペーサと前記窒化珪素膜との表面の変質層をエッチングする第４工程と，
前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成し，前記ポリシリコンプラグ上に第２の熱酸化膜を形成する第５工程と，
前記窒化珪素膜を除去する第６工程と，
前記ＮＳＧ膜のスペーサと前記第２の熱酸化膜とをマスクに，前記ポリシリコン膜をエッチングする第７工程と，
を含むことを特徴とする，半導体記憶装置の製造方法。
【請求項６】
前記工程にて，エッチング時の前記ＮＳＧ膜の発光強度をモニタして，前記ＮＳＧ膜の側壁スペーサの熱処理による変質層の終了判定を行うことを特徴とする，請求項５に記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体記憶装置，特にフラッシュメモリのフローティングゲート形成に関するものである。
【０００２】
【従来の技術】
フラッシュメモリは電源を切っても記憶データを保持できる不揮発性のメモリであり，そのセル構造は多様であるが，基本的には制御ゲート（コントロールゲート）とシリコン基板との間に浮遊ゲート（フローティングゲート）を設けた二重ゲート構造から成るＭＯＳトランジスタである。
【０００３】
そのメカニズムは，フローティングゲート内に電子の存在する状態と存在しない状態とによりメモリセルに電流を流し始めるコントロールゲートの電圧が異なるため，それによって論理データの１及び０を記憶するものである。また，フローティングゲートは絶縁膜により完全に周りを囲まれて浮遊した状態であるので，フローティングゲートに電子を電気的に注入，又は放出した後に電源を切っても，フローティングゲート内の電子は漏れ出さないし，新たに入ることもなく，これが不揮発性となる所以である。
【０００４】
ここで，多様なセル構造のうち図６に示すようなものがある。シリコン基板にソースライン拡散層５７，ドレインライン拡散層７７が形成されており，ゲート酸化膜５１を介してフローティングゲート６５，コントロールゲートとなるワード線７０が形成されている。ワード線７０は，トンネル酸化膜６９，熱酸化膜５４を介してフローティングゲート６５と絶縁されている。ソースライン拡散層５７の上は，ソースライン６８が形成されている。フローティングゲート６５のワード線７０に対向する箇所は，先端が尖った形状になっている。以降，この尖った形状部を尖端部６０と呼ぶ。
【０００５】
このような構造を有するタイプのフラッシュメモリは，書き込みのときは，ソースを０Ｖにして，ドレインとワード線を高電圧にすると，電子がソースからドレインに高電界で流れ，ドレイン近傍でシリコン表面から酸化膜へのエネルギー障壁を越えることができる電子，ホットエレクトロンが発生し，これがワード線の高電圧に引かれてフローティングゲートに注入される。また，消去のときは，図５中のワード線に電圧を印加してフローティングゲートの先端の尖った部分（尖端部）に電荷を集中させ，フローティングゲートから電子を抜き取る仕組みとなっている。
【０００６】
したがって，このような構造を有するフラッシュメモリにおいては，フローティングゲートの尖端部分を高精度かつ安定に形成することが重要である。一般に良好とされる尖端部形状は，尖端部角度が４５°前後，尖端部高さが２０ｎｍ〜３０ｎｍである。
【０００７】
次に，尖端部を形成するための従来技術による製法を図７に示す。シリコン基板５０上にゲート酸化膜５１を８ｎｍ，ポリシリコン膜５２を８０ｎｍ，窒化珪素膜５３，３００ｎｍを順次生成し，フォトレジストにより窒化珪素膜５３上に，フローティングゲート，並びにソース形成予定部をパターニング形成する。これをマスクにドライエッチング装置にて窒化珪素膜５３をドライエッチングして開口し，アッシング装置にてレジストを灰化する（図７（ａ））。
【０００８】
次に開口された窒化珪素膜５３をマスクに，例えば，ダウンフロー，μ波タイプのエッチング装置にて，圧力０．５ｍＴｏｒｒ，エッチングガスＣＦ４／Ｏ２＝１００／３０ｓｃｃｍ，μ波パワー８００Ｗ，下部電極６０℃，エッチング時間１５秒で，ポリシリコン膜５２を約３０ｎｍの深さにエッチングし，テーパ角度４５°の形状にする（図７（ｂ））。
【０００９】
次にポリシリコン膜５２の表面上に，８５０℃で約６ｎｍの熱酸化膜５４を生成する（図７（ｃ））。次に全面にＬＰＣＶＤ法により約１８０ｎｍのＴＥＯＳ（テトラエトキシシラン）−ＮＳＧ（Ｎｏｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜を生成し，ドライエッチング装置にてＮＳＧスペーサ５５を形成する（図８（ｄ））。さらに，窒化珪素膜５３，およびＮＳＧスペーサ５５をマスクにしてポリシリコン膜５２をドライエッチング装置にてエッチングする（図８（ｅ））。
【００１０】
その後，ＬＰＣＶＤ法により全面にＴＥＯＳ−ＮＳＧ膜を約６０ｎｍ形成して，ドライエッチング装置にてＮＳＧスペーサ５６を形成し，ゲート酸化膜５１をエッチング後，イオン注入によりソース拡散領域５７を形成する（図８（ｆ））。次に，全面にポリシリコン膜を生成し，ドライエッチング装置にてエッチバックしてポリシリコンプラグ５８を形成した後，８５０℃でポリシリコンプラグ５８表面に約１０ｎｍ厚みの熱酸化膜５９を生成する（図８（ｇ））。次に，例えば，５％フッ酸液，４５秒にて，窒化珪素膜５３表面の酸化膜を除去した後，窒化珪素膜５３を例えば，１５０℃のＨ３ＰＯ４（リン酸）にて約４０００秒（オーバエッチ３０％）で除去する（図９（ｈ））。
【００１１】
次にＮＳＧスペーサ５６および熱酸化膜５９をマスクにしてポリシリコン膜５２を例えば，ＩＣＰタイプ（誘導結合プラズマタイプ）のドライエッチング装置にて，１ｓｔステップ圧力５ｍＴｏｒｒ，エッチングガスＣｌ２＝５０ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー１５０Ｗ，下部電極温度７５℃，エッチング時間５秒，２ｎｄステップ圧力５ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２＝１００／１ｓｃｃｍ，ソースパワー２００Ｗ，ボトムパワー５０Ｗ，下部電極温度７５℃，ＥＰＤ，３ｒｄステップ圧力６０ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２／Ｈｅ＝１００／１／１００ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー７０Ｗ，下部電極温度７５℃，エッチング時間１５秒でドライエッチングし，尖端部６０を形成する（図９（ｉ））。
【００１２】
【発明が解決しようとする課題】
しかしながら，上記の方法では窒化珪素膜５３をＨ３ＰＯ４により除去する時のオーバエッチングによりＮＳＧスペーサ５６が横方向に後退してしまう。その後，ポリシリコン膜５２のエッチングの際に，尖端６０部分がＮＳＧスペーサ５６に覆われず，むき出しになったままドライエッチングされるため，尖端部６０がエッチングされ，形状が悪化したり，尖端部６０の高さが低くなってしまう問題点があった。
【００１３】
また，ＮＳＧスペーサ５６の後退を防ぐためにＮＳＧスペーサ５６をアニールして，緻密な膜にしてエッチレートを低下させる方法があるが，ＮＳＧスペーサの表面ほど温度が高温となるため，スペーサの内部と表面で膜質が変わってしまい，図１０のように，Ｈ３ＰＯ４により除去する時のオーバエッチングによりＮＳＧスペーサの形が歪んでしまう問題点があった。
【００１４】
本発明は，従来の半導体記憶装置の製造方法が有する上記問題点に鑑みてなされたものであり，本発明の目的は，フラッシュメモリのフローティングゲート形成において，尖端部分が削られて形状変形したり，高さが低くなったりすることなく，尖端形状を設計通り安定して形成する新規かつ改良された半導体記憶装置の製造方法を提供することである。
【００１５】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，まず開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後に前記フローティングゲートの尖端部となるテーパ形状部と，その上に熱酸化膜を形成する。次に，窒化珪素膜の開口部の側壁に，前記ポリシリコン膜のテーパ形状部を覆う第１のＮＳＧ膜のスペーサ（側壁スペーサ）を形成して，この第１のＮＳＧ膜のスペーサに熱処理（アニール）を加えて，緻密な膜にする。その後，第１のＮＳＧ膜のスペーサの内側に，第２のＮＳＧ膜のスペーサを形成し，従来技術と同様にポリシリコンプラグ，熱酸化膜を形成した後，窒化珪素膜のみを除去する。そして，第１のＮＳＧ膜のスペーサと第２のＮＳＧ膜のスペーサと熱酸化膜とをマスクに，ポリシリコン膜をエッチングして，前記フローティングゲートの尖端部を形成する。さらに尖端部を覆っていた第１のＮＳＧ膜のスペーサは除去する。目的形状を得るため，この一連の製造方法が提供される。
【００１６】
こうして，従来のＮＳＧスペーサの外側に，尖端部分を覆う更なるＮＳＧスペーサを形成し，かつ，アニールしたことにより，窒化珪素膜を除去する時の，Ｈ３ＰＯ４エッチングでの窒化珪素／ＮＳＧ選択比が向上し，ＮＳＧスペーサが横方向に後退することもないので，その後の尖端部を形成するポリシリコン膜のエッチングにおいて，尖端部分が確実に覆われているので，尖端が削られることなく，形状を安定して形成することができる。
【００１７】
また，本発明の第２の観点によれば，まず開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後に前記フローティングゲートの尖端部となるテーパ形状部を形成し，窒化珪素膜の開口部にＮＳＧ膜の側壁スペーサ，ポリシリコンプラグ，熱酸化膜を形成し，窒化珪素膜を除去するまでは従来技術と同様である。次に，全面に絶縁膜を被着して，ＮＳＧ膜のスペーサの外側の側壁に，ポリシリコン膜のテーパ形状部を覆う絶縁膜のスペーサを形成する。こうして，絶縁膜のスペーサとＮＳＧ膜のスペーサと熱酸化膜とをマスクに，ポリシリコン膜をエッチングして，フローティングゲートの尖端部を形成した後，絶縁膜のスペーサは除去する一連の方法が提供される。この絶縁膜としては，窒化珪素膜，またはＮＳＧ膜を用いることが好ましい。
【００１８】
こうして，ＮＳＧスペーサが横方向に後退して尖端部分をむき出しにしてしまう窒化珪素膜除去工程後に，ＮＳＧスペーサの外側側壁に尖端部分を覆う絶縁膜スペーサを形成することにより，ポリシリコンエッチング時に尖端部が削られることなく，尖端形状を安定して形成することができる。
【００１９】
また，絶縁膜として用いられる窒化珪素膜，またはＮＳＧ膜のうち，ＮＳＧスペーサの場合，ポリシリコン／ＮＳＧ選択比が，ポリシリコン／窒化珪素膜選択比より高いため，ポリシリコンエッチングによる尖端形成時に，マスクとしてのＮＳＧスペーサ形状がより安定し，良好な尖端形状を得ることができる。
【００２０】
さらに，本発明の第３の観点によれば，従来同様，開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後にフローティングゲートの尖端部となるテーパ形状部を形成し，窒化珪素膜の開口部側壁に熱処理を施して緻密な膜にしたＮＳＧ膜のスペーサを形成する。次に，ＮＳＧ膜のスペーサと前記窒化珪素膜との表面の熱処理によって変質した層をエッチングする。その後は従来技術通りポリシリコンプラグ，熱酸化膜を形成し，窒化珪素膜を除去してから，ＮＳＧ膜のスペーサと熱酸化膜とをマスクに，ポリシリコン膜をエッチングして，フローティングゲートの尖端部を形成する方法を用いることができる。
【００２１】
こうして，ＮＳＧスペーサと窒化珪素膜との表層の，熱処理によりＨ３ＰＯ４によるエッチレートが遅くなっている部分を除去することにより，Ｈ３ＰＯ４エッチング時に不要なオーバエッチがいらなくなり，ＮＳＧスペーサが歪んだ形状にならないので，その後の尖端部を形成するポリシリコン膜のエッチングで，尖端形状が安定する。
【００２２】
また，上記でこのＮＳＧスペーサの表層のエッチレートが遅くなっている部分を除去する時，ＮＳＧの主反応副生成物であるＣＯの発光波長の発光強度をモニタして，ＮＳＧ膜の側壁スペーサの熱処理による変質層の終了判定を行うことにより，膜質のバラツキ，エッチングレートの変動を吸収できて，ＮＳＧスペーサ形状がさらに安定し，尖端形状も良好となる。
【００２３】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる半導体記憶装置の製造方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２４】
（第１の実施の形態）
第１の実施の形態によるフラッシュメモリセルの形成方法について，図１に示す。従来技術と同様に，シリコン基板１０上にゲート酸化膜１１を８ｎｍ，ポリシリコン膜１２を８０ｎｍ，窒化珪素膜１３を３００ｎｍを順次生成し，窒化珪素膜１３上に，フローティングゲート，並びにソース形成予定部をフォトレジストにテーパターニング形成する。これをマスクにドライエッチング装置にて窒化珪素膜１３をドライエッチングし，アッシング装置にてレジストを灰化して除去する。
【００２５】
次に窒化珪素膜１３をマスクに，例えば，ドライエッチング装置の一種であるダウンフロー，μ波タイプのエッチング装置にて，圧力０．５ｍＴｏｒｒ，エッチングガスＣＦ４／Ｏ２＝１００／３０ｓｃｃｍ，μ波パワー８００Ｗ，下部電極６０℃，エッチング時間１５秒の条件で，ポリシリコン膜１２を約３０ｎｍの深さにエッチングし，テーパ角度４５°の形状にする。さらに，ポリシリコン膜１２の表面上に，８５０℃で約６ｎｍの熱酸化膜１４を生成する（図１（ａ））。
【００２６】
その後，ＬＰＣＶＤ法により全面に約２０ｎｍのＴＥＯＳ−ＮＳＧ膜を生成する。次に，例えばＲＩＥ型のドライエッチング装置で圧力１０００ｍＴｏｒｒ，ＲＦパワー＝４００Ｗ，エッチングガスＣＨＦ３／ＣＦ４／Ａｒ＝４０／９０／９００ｓｃｃｍ，下部電極温度０℃，エッチング時間１０秒によりＴＥＯＳ−ＮＳＧ膜をエッチングすると，ポリシリコン膜１２のテーパ部分がちょうど隠れる程度のＮＳＧスペーサ１１５が形成される（図１（ｂ））。
【００２７】
この後，約８５０℃のアニール処理を行い，膜をアニールする。次に，約１６０ｎｍのＮＳＧ膜をＬＰＣＶＤ法により形成し，ドライエッチング装置によりエッチングしＮＳＧスペーサ１５を形成する（図１（ｃ））。以後は，従来技術の図８（ｅ）〜（ｇ）と同様であり，ＮＳＧスペーサ１６，ソース拡散領域１７，ポリシリコンプラグ１８，熱酸化膜１９を形成する。次に，窒化珪素膜１３を例えば，１５０℃のＨ３ＰＯ４にて約４０００秒（オーバエッチ３０％）で除去する（図２（ｄ））。
【００２８】
さらに，ＮＳＧスペーサ１５，１１５，および熱酸化膜１９をマスクにしてポリシリコン膜１２を例えば，ＩＣＰタイプ（誘導結合プラズマタイプ）のドライエッチング装置にて，１ｓｔステップ圧力５ｍＴｏｒｒ，エッチングガスＣｌ２＝５０ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー１５０Ｗ，下部電極温度７５℃，エッチング時間５秒，２ｎｄステップ圧力５ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２＝１００／１ｓｃｃｍ，ソースパワー２００Ｗ，ボトムパワー５０Ｗ，下部電極温度７５℃，ＥＰＤ，３ｒｄステップ圧力６０ｍＴｏｒｒ，エッチングガスＨＢｒ／Ｏ２／Ｈｅ＝１００／１／１００ｓｃｃｍ，ソースパワー２５０Ｗ，ボトムパワー７０Ｗ，下部電極温度７５℃，エッチング時間１５秒でドライエッチングし，尖端部を形成する（図２（ｅ））。
【００２９】
エッチングを３回に分けるのは，第１のステップではポリシリコン膜表面の自然酸化膜を除去するものであり，第２のステップではポリシリコン膜を垂直にエッチングしており，さらに第３のステップで下地の段差に残ったポリシリコンを除去している。その後例えば，５％フッ酸４０秒でＮＳＧスペーサを除去すると尖端形状が得られる（図２（ｆ））。
【００３０】
こうして，ＮＳＧスペーサ１１５を形成し，かつ，アニールして焼きしめたことにより，窒化珪素膜除去時のＨ３ＰＯ４エッチングでの窒化珪素／ＮＳＧ選択比が向上してＮＳＧスペーサが横方向に後退せず尖端部を覆っているので，その後の尖端部を形成するポリシリコン膜エッチングでの尖端形状が安定する。
【００３１】
（第２の実施の形態）
図３に第２の実施の形態による，フラッシュメモリセルの形成方法について，示す。窒化珪素膜を除去するまでは，従来技術と同様であり，シリコン基板２０上にゲート酸化膜２１，ポリシリコン膜２２，窒化珪素膜を順次生成し，ポリシリコン膜２２をエッチングし，テーパ角度４５°の形状にする。ポリシリコン膜２２の表面上に，熱酸化膜２４を生成後，ＮＳＧスペーサ２５を形成し，ポリシリコン膜２２をエッチング後，ＮＳＧスペーサ２６を形成する。ゲート酸化膜２１をエッチング後，ソース拡散領域２７を形成し，ポリシリコンプラグ２８を形成した後，熱酸化膜２９を生成してから，窒化珪素膜を除去する。
【００３２】
従来技術の図６（ｈ）状態の次に，全面にＬＰＣＶＤ法により窒化珪素膜２０５を約２０ｎｍ堆積したのが図３（ａ）である。さらに，例えばＲＩＥ型のドライエッチング装置を用いて圧力１０００ｍＴｏｒｒ，ＲＦパワー＝４００Ｗ，エッチングガスＣＨＦ３／ＣＦ４／Ａｒ＝４０／９０／９００ｓｃｃｍ，下部電極温度０℃，エッチング時間１５秒で窒化珪素膜スペーサ２１５を形成する（図３（ｂ））。
【００３３】
次に窒化珪素膜スペーサ２１５，ＮＳＧスペーサ２５および熱酸化膜２９をマスクに，従来条件と同様にドライエッチングを行い，ポリシリコン膜２２をエッチングして尖端部を形成する（図３（ｃ））。その後，窒化珪素膜スペーサ２１５を例えば，１５０℃のＨ３ＰＯ４，約２４０秒にて除去する。
【００３４】
こうして，本実施の形態では，窒化珪素膜を除去後にＮＳＧスペーサ両外側側壁に窒化珪素膜スペーサを形成したことにより，尖端部分を覆うことができるので，第１の実施の形態と同様，尖端部を形成するポリシリコンエッチング時の形状を安定して形成できる。
【００３５】
（第３の実施の形態）
図４に第３の実施の形態による，フラッシュメモリセルの形成方法について，示す。従来技術の図８（ｆ）までは，従来技術と同様であり，シリコン基板３０上にゲート酸化膜３１，ポリシリコン膜３２，窒化珪素膜３３を順次生成し，ポリシリコン膜３２をエッチングし，テーパ角度４５°の形状にする。ポリシリコン膜３２の表面上に，熱酸化膜３４を生成後，ＮＳＧスペーサ３５を形成し，ポリシリコン膜３２をエッチング後，ＮＳＧスペーサ３６を形成する。ゲート酸化膜３１をエッチング後，ソース拡散領域３７を形成し，ポリシリコンプラグ３８を形成する。
【００３６】
次にポリシリコンプラグ３８上に熱酸化膜３９を３０ｎｍ被着する（図４（ａ））。次に，第２の実施の形態では，窒化珪素膜を被着していたが，第３の実施の形態では，ＴＥＯＳ−ＮＳＧ膜３０５をＬＰＣＶＤ法により２０ｎｍ生成する（図４（ｂ））。
【００３７】
その後，例えばＲＩＥ型のドライエッチング装置を用いて圧力１０００ｍＴｏｒｒ，ＲＦパワー＝４００Ｗ，エッチングガスＣＨＦ３／ＣＦ４／Ａｒ＝４０／９０／９００ｓｃｃｍ，下部電極温度０℃，エッチング時間１０秒でＴＥＯＳ−ＮＳＧ膜３０５をエッチングし，ＮＳＧスペーサ３１５を形成する（図４（ｃ））。次にＮＳＧスペーサ３１５，ＮＳＧスペーサ３５および熱酸化膜３９をマスクに従来条件と同様のドライエッチング装置，条件にてポリシリコン膜３２をエッチングする（図４（ｄ））。その後，例えば，５％フッ酸３０秒にてＮＳＧスペーサ３１５を除去して尖端部を形成する。
【００３８】
第３の実施の形態では，第２の実施の形態での窒化珪素膜スペーサの代わりに，ＮＳＧスペーサを用いたことにより，尖端部を形成するポリシリコンエッチングの際に，ＮＳＧ／ポリシリコン選択比が高くなるので，ＮＳＧスペーサがエッチングされて後退することなく，より尖端形状が安定する。
【００３９】
（第４の実施の形態）
図４に第４の実施の形態による，フラッシュメモリセルの形成方法について，示す。シリコン基板４０上にゲート酸化膜４１，ポリシリコン膜４２，窒化珪素膜４３を順次生成し，ポリシリコン膜４２をエッチングし，テーパ角度４５°の形状にする。ポリシリコン膜４２の表面上に，熱酸化膜４４を生成後，ＮＳＧ膜をＣＶＤ法により全面に被着しアニールする。その後ドライエッチングによりＮＳＧスペーサ４５を形成する。
【００４０】
上記の従来技術の図８（ｄ）において窒化珪素膜４３を３２０ｎｍ，ＮＳＧスペーサ４５の膜厚を０．２０μｍとした状態（図５（ａ））で，例えば等方的ケミカルエッチャ−にて選択比ＮＳＧ／窒化珪素＝１，ＮＳＧ／ポリシリコン＝２となる条件，例えば圧力２０Ｔｏｒｒ，ＲＦパワー＝７００Ｗ，エッチングガスＣ２Ｆ６／Ｏ２＝１００／９０００ｓｃｃｍ，電極温度＝２５０℃，エッチング時間３０秒にてＮＳＧスペーサ４５の表層を２０ｎｍエッチングする（図５（ｂ））。その後は，第２，第３の実施の形態と同様である。
【００４１】
こうして，ＮＳＧスペーサ４５の表層の，熱によりアニールされ，Ｈ３ＰＯ４によるエッチレートが遅くなっている変質層部分をドライエッチにより除去したことにより，Ｈ３ＰＯ４エッチング後のオーバエッチでＮＳＧスペーサが歪んだ形状にならず，尖端部を覆っているので，その後のポリシリコン膜のエッチング時に尖端形状が安定して形成される。
【００４２】
（第５の実施の形態）
第４の実施の形態での等方的ケミカルエッチャーでのエッチングにおいて，ＮＳＧの主反応副生成物であるＣＯの発光波長，例えば４４０ｎｍの波長の発光強度をモニターし，ＮＳＧスペーサ表面のエッチングレートが遅い部分のエッチングが終了した時点で終点を判定する。
【００４３】
こうして，発光波形により終点判定をしたことにより，膜質のバラツキ，エッチングレートの変動を吸収できるので，窒化珪素膜をＨ３ＰＯ４にてエッチングする際のオーバエッチを最低限にとどめることができ，尖端部を覆うＮＳＧスペーサ形状が良好になるので，尖端形状をより安定して形成することができる。
【００４４】
以上，添付図面を参照しながら本発明にかかる半導体素子の製造方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４５】
【発明の効果】
以上説明したように本発明によれば，フラッシュメモリにおいて，消去時にコントロールゲートに電圧を印加してフローティングゲートの先端の尖った部分に電荷を集中させ，フローティングゲートから電子を抜き取るタイプのフローティングゲート形成に関し，フローティングゲート周囲のポリシリコン膜をドライエッチングにより除去する際に，尖端部分をＮＳＧスペーサや，窒化珪素膜スペーサで覆い，エッチングされないようにしたことにより，尖端形状を設計通り高精度に，安定して形成することができる。また，これにより，フラッシュメモリの消去動作が安定して，デバイスの信頼性を向上することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は，本発明の第１の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図２】（ｄ）〜（ｆ）は，本発明の第１の実施の形態にかかるフラッシュメモリセルゲート部の，図１の（ｃ）の続きの工程断面図である。
【図３】（ａ）〜（ｃ）は，本発明の第２の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図４】（ａ）〜（ｄ）は，本発明の第３の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図５】（ａ），（ｂ）は，本発明の第４の実施の形態にかかるフラッシュメモリセルのゲート部の工程断面図である。
【図６】従来技術によるフラッシュメモリセル部の断面図である。
【図７】（ａ）〜（ｃ）は，従来技術によるフラッシュメモリセルのゲート部の工程断面図である。
【図８】（ｄ）〜（ｇ）は，従来技術によるフラッシュメモリセルのゲート部の，図７（ｃ）の続きの工程断面図である。
【図９】（ｈ），（ｉ）は，従来技術によるフラッシュメモリセルのゲート部の，図８（ｇ）の続きの工程断面図である。
【図１０】従来技術によるフラッシュメモリセルのゲート部の工程断面図であり，図９（ｈ）で，ＮＳＧスペーサが歪んだ場合の図である。
【符号の説明】
１０    シリコン基板
１１    ゲート酸化膜
１２    ポリシリコン膜
１３    窒化珪素膜
１４    熱酸化膜
１５    ＮＳＧスペーサ
１６    ＮＳＧスペーサ
１７    ソース拡散領域
１８    ポリシリコンプラグ
１９    熱酸化膜
１１５    ＮＳＧスペーサ
【図１】
2004200181.tif 000003
【図２】
2004200181.tif 000004
【図３】
2004200181.tif 000005
【図４】
2004200181.tif 000006
【図５】
2004200181.tif 000007
【図６】
2004200181.tif 000008
【図７】
2004200181.tif 000009
【図８】
2004200181.tif 000010
【図９】
2004200181.tif 000011
【図１０】
2004200181.tif 000012
【手続補正書】
【提出日】平成15年9月8日(2003.9.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
フローティングゲートを有する半導体記憶装置の製造方法において；
開口された窒化珪素膜をマスクに，ポリシリコン膜をエッチングして，後に前記フローティングゲートとなるテーパ形状部を形成する第１工程と，
前記窒化珪素膜の開口部の前記ポリシリコン膜上に，第１の熱酸化膜を形成する第２工程と，
前記窒化珪素膜の開口部の側壁に，前記ポリシリコン膜のテーパ形状部を覆う第１のＮＳＧ膜のスペーサを形成する第３工程と，
前記第１のＮＳＧ膜のスペーサに熱処理を加えて，緻密な膜にする第４工程と，
前記第１のＮＳＧ膜のスペーサの内側に，第２のＮＳＧ膜のスペーサを形成する第５工程と，
前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成した後，前記ポリシリコンプラグ上に第２の熱酸化膜を形成する第６工程と，
前記窒化珪素膜のみを除去する第７工程と，
前記第１のＮＳＧ膜のスペーサと前記第２のＮＳＧ膜のスペーサと前記第２の熱酸化膜とをマスクに，前記ポリシリコン膜をエッチングする第８工程と，
前記第１のＮＳＧ膜のスペーサを除去する第９工程と，
を含むことを特徴とする，半導体記憶装置の製造方法。
【請求項２】
フローティングゲートを有する半導体記憶装置の製造方法において；
開口された窒化珪素膜をマスクに，前記窒化珪素膜下のポリシリコン膜をエッチングして，後に前記フローティングゲートとなるテーパ形状部を形成する第１工程と，
前記窒化珪素膜の開口部の前記ポリシリコン膜上に，第１の熱酸化膜を形成する第２工程と，
前記窒化珪素膜の開口部側壁にＮＳＧ膜のスペーサを形成した後，前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成し，前記ポリシリコンプラグ上に第２の熱酸化膜を形成する第３工程と，
前記窒化珪素膜を除去した後，全面に絶縁膜を被着する第４工程と，
前記ＮＳＧ膜のスペーサの外側の側壁に，前記ポリシリコン膜のテーパ形状部を覆う前記絶縁膜のスペーサを形成する第５工程と，
前記絶縁膜のスペーサと前記ＮＳＧ膜のスペーサと前記第２の熱酸化膜とをマスクに，前記ポリシリコン膜をエッチングする第６工程と，
前記絶縁膜のスペーサを除去する第７工程と，
を含むことを特徴とする，半導体記憶装置の製造方法。
【請求項３】
前記第４工程において，前記絶縁膜は窒化珪素膜であることを特徴とする，請求項２に記載の半導体記憶装置の製造方法。
【請求項４】
前記第４工程において，前記絶縁膜はＮＳＧ膜であることを特徴とする，請求項２に記載の半導体記憶装置の製造方法。
【請求項５】
フローティングゲートを有する半導体記憶装置の製造方法において；
開口された窒化珪素膜をマスクに，前記窒化珪素膜下のポリシリコン膜をエッチングして，後に前記フローティングゲートとなるテーパ形状部を形成する第１工程と，
前記窒化珪素膜の開口部の前記ポリシリコン膜上に，第１の熱酸化膜を形成する第２工程と，
前記窒化珪素膜の開口部側壁に，前記ポリシリコン膜のテーパ形状部を覆う，熱処理を施して緻密な膜にしたＮＳＧ膜のスペーサを形成する第３工程と，
前記ＮＳＧ膜のスペーサと前記窒化珪素膜との表面の変質層をエッチングする第４工程と，
前記窒化珪素膜の開口部を埋めるようにポリシリコンプラグを形成し，前記ポリシリコンプラグ上に第２の熱酸化膜を形成する第５工程と，
前記窒化珪素膜を除去する第６工程と，
前記ＮＳＧ膜のスペーサと前記第２の熱酸化膜とをマスクに，前記ポリシリコン膜をエッチングする第７工程と，
を含むことを特徴とする，半導体記憶装置の製造方法。
【請求項６】
前記第４工程にて，エッチング時の前記ＮＳＧ膜の発光強度をモニタして，前記ＮＳＧ膜の側壁スペーサの熱処理による変質層の終了判定を行うことを特徴とする，請求項５に記載の半導体記憶装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
このような構造を有するタイプのフラッシュメモリは，書き込みのときは，ソースを０Ｖにして，ドレインとワード線を高電圧にすると，電子がソースからドレインに高電界で流れ，ドレイン近傍でシリコン表面から酸化膜へのエネルギー障壁を越えることができる電子，ホットエレクトロンが発生し，これがワード線の高電圧に引かれてフローティングゲートに注入される。また，消去のときは，図６中のワード線に電圧を印加してフローティングゲートの先端の尖った部分（尖端部）に電荷を集中させ，フローティングゲートから電子を抜き取る仕組みとなっている。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
（第４の実施の形態）
図５に第４の実施の形態による，フラッシュメモリセルの形成方法について，示す。シリコン基板４０上にゲート酸化膜４１，ポリシリコン膜４２，窒化珪素膜４３を順次生成し，ポリシリコン膜４２をエッチングし，テーパ角度４５°の形状にする。ポリシリコン膜４２の表面上に，熱酸化膜４４を生成後，ＮＳＧ膜をＣＶＤ法により全面に被着しアニールする。その後ドライエッチングによりＮＳＧスペーサ４５を形成する。