(57)【要約】【課題】超高精細映像システムのインターフェースを既存の映像システム・インターフェースを複数組み合わせて構成する場合における、インターレース映像信号とプログレッシブ映像信号との間の映像信号処理方法を提供する。【解決手段】奇数フレームにおいて、各ブロック画像の奇数ラインで構成され１ラインから始まる第１のインターレース映像信号、並びに、各ブロック画像の偶数ラインで構成され２ラインから始まる第２のインターレース映像信号に基づき、画素数がｊＭ、ライン数がｋＮからなる画像の順次走査映像信号を生成し、偶数フレームにおいて、各ブロック画像の偶数ラインで構成され２ラインから始まる第３のインターレース映像信号、並びに、各ブロック画像の奇数ラインで構成され３ラインから始まる第４のインターレース映像信号に基づき、画素数がｊＭ、ライン数がｋＮからなる画像の順次走査映像信号を生成する。【選択図】        図１
2004153636.tif 000002
【特許請求の範囲】
【請求項１】
ｊ、ｋ、Ｍ、Ｎを正の整数、ｎを１からｋまでの正の整数、ｍを１からｊまでの正の整数とするとき、ライン数がｋＮ、１ライン内の画素数がｊＭからなる画像を、（１＋（ｎ−１）×Ｎ）から（Ｎ＋（ｎ−１）×Ｎ）のラインで構成され、かつ、１ラインが（１＋（ｍ−１）×Ｍ）から（Ｍ＋（ｍ−１）×Ｍ）の画素で構成される（ｋ×ｊ）ブロック画像に分割し、各ブロック画像毎の順次走査映像信号を、各ブロック画像毎のインターレース映像信号に変換する映像信号処理方法であって、
第１のフレームにおいて、各ブロック画像毎に、各ブロック画像の１からＮラインの順次走査映像信号を、奇数ラインで構成され１ラインから始まる第１のフレームの第１のインターレース映像信号、および、偶数ラインで構成され２ラインから始まる第１のフレームの第２のインターレース映像信号に変換し、
前記第１のフレームに連続する第２のフレームにおいて、各ブロック画像毎に、各ブロック画像の１からＮラインの順次走査映像信号の中の２からＮラインの順次走査映像信号、およびｋの値を１つ増加したブロック画像の１ラインの順次走査映像信号を、偶数ラインで構成され２ラインから始まる第２のフレームの第１のインターレース映像信号、および、奇数ラインで構成され３ラインから始まる第２のフレームの第２のインターレース映像信号に変換することを特徴とする映像信号処理方法。
【請求項２】
前記ｊは１、前記ｋは２であることを特徴とする請求項１に記載の映像信号処理方法。
【請求項３】
前記ｊ、ｋは２であることを特徴とする請求項１に記載の映像信号処理方法。
【請求項４】
ｊ、ｋ、Ｍ、Ｎを正の整数、ｎを１からｋまでの正の整数、ｍを１からｊまでの正の整数、ｉを２以上の正の整数とするとき、ライン数がｋＮ、１ライン内の画素数がｊＭからなる画像を、（１＋（ｎ−１）×Ｎ）から（Ｎ＋（ｎ−１）×Ｎ）のラインで構成され、かつ、１ラインが（１＋（ｍ−１）×Ｍ）から（Ｍ＋（ｍ−１）×Ｍ）の画素で構成される（ｋ×ｊ）ブロック画像に分割した各ブロック画像のインターレース映像信号から、各ブロック画像の順次走査映像信号を生成する映像信号処理方法であって、
第１のフレームにおいて、各ブロック画像の奇数ラインで構成され１ラインから始まる第１のフレームの第１のインターレース映像信号、および、各ブロック画像の偶数ラインで構成され２ラインから始まる第１のフレームの第２のインターレース映像信号に基づき、第１のフレームにおける各ブロック画像の１からＮラインの連続した順次走査映像信号を生成し、
前記第１のフレームに連続する第２のフレームにおいて、ｋが１の（１×ｊ）ブロック画像では、（１×ｊ）ブロック画像の前記第１のフレームの第１のインターレース映像信号の１ラインの映像信号、（１×ｊ）ブロック画像の偶数ラインで構成され２ラインから始まる第２のフレームの第１のインターレース映像信号、および、（１×ｊ）ブロック画像の奇数ラインで構成され３ラインから始まる第２のフレームの第２のインターレース映像信号に基づき、第２フレームおける（１×ｊ）ブロック画像の、１からＮラインの連続した順次走査映像信号を生成し、並びに、ｋが２以上の（ｉ×ｊ）ブロック画像では、（（ｉ−１）×ｊ）ブロック画像の第２のフレームの第２のインターレース映像信号の（Ｎ＋１）ラインの映像信号、（ｉ×ｊ）ブロック画像の偶数ラインで構成され２ラインから始まる第２のフレームの第１のインターレース映像信号、および、（ｉ×ｊ）ブロック画像の奇数ラインで構成され３ラインから始まる第２のフレームの第２のインターレース映像信号に基づき、第２フレームおける（ｉ×ｊ）ブロック画像の、（Ｎ＋１）から２Ｎラインの連続した順次走査映像信号を生成することを特徴とする映像信号処理方法。
【請求項５】
前記ｊは１、前記ｋは２であり、１からＮのラインで構成され、かつ、１ラインが１からＭの画素で構成される画像を第１ブロック画像、（Ｎ＋１）から２Ｎのラインで構成され、かつ、１ラインが１からＭの画素で構成される画像を第２ブロック画像とするとき、前記第１のフレームにおいて、第１ブロック画像の前記第１のフレームの第１のインターレース映像信号、および、第１ブロック画像の前記第１のフレームの第２のインターレース映像信号に基づき、第１フレームおける第１ブロック画像の、１からＮラインの連続した第１の順次走査映像信号を生成し、並びに、第２ブロック画像の前記第１のフレームの第１のインターレース映像信号、および、第２ブロック画像の前記第１のフレームの第２のインターレース映像信号に基づき、第１フレームおける第２ブロック画像の、（Ｎ＋１）から２Ｎラインの連続した第２の順次走査映像信号を生成し、
前記第２のフレームにおいて、第１ブロック画像の前記第１のフレームの第１のインターレース映像信号の１ラインの映像信号、第１ブロック画像の前記第２のフレームの第１のインターレース映像信号、および、第１ブロック画像の前記第２のフレームの第２のインターレース映像信号に基づき、第２のフレームおける第１ブロック画像の、１からＮラインの連続した第１の順次走査映像信号を生成し、並びに、第１ブロック画像の前記第２のフレームの第２のインターレース映像信号の（Ｎ＋１）ラインの映像信号、第２ブロック画像の前記第２のフレームの第１のインターレース映像信号、および、第２ブロック画像の前記第２のフレームの第２のインターレース映像信号に基づき、第２のフレームおける第２ブロック画像の、（Ｎ＋１）から２Ｎラインの連続した第２の順次走査映像信号を生成することを特徴とする請求項４に記載の映像信号処理方法。
【請求項６】
前記ｊ、ｋは２であり、１からＮのラインで構成され、かつ、１ラインが１からＭの画素で構成される画像を第１ブロック画像、１からＮのラインで構成され、かつ、１ラインが（Ｍ＋１）から２Ｍの画素で構成される画像を第２ブロック画像、（Ｎ＋１）から２Ｎのラインで構成され、かつ、１ラインが１からＭの画素で構成される画像を第３ブロック画像、（Ｎ＋１）から２Ｎのラインで構成され、かつ、１ラインが（Ｍ＋１）から２Ｍの画素で構成される画像を第４ブロック画像とするとき、前記第１のフレームにおいて、第１ブロック画像および第２ブロック画像の前記第１のフレームの第１のインターレース映像信号、および、第１ブロック画像および第２ブロック画像の前記第１のフレームの第２のインターレース映像信号に基づき、第１フレームおける第１ブロック画像および第２ブロック画像の、１からＮラインの連続した第１および第２の順次走査映像信号を生成し、並びに、第３ブロック画像および第４ブロック画像の前記第１のフレームの第１のインターレース映像信号、および、第３ブロック画像および第４ブロック画像の前記第１のフレームの第２のインターレース映像信号に基づき、第１のフレームおける第３ブロック画像および第４ブロック画像の、（Ｎ＋１）から２Ｎラインの連続した第３および第４の順次走査映像信号を生成し、
前記第２のフレームにおいて、第１ブロック画像および第２ブロック画像の前記第１のフレームの第１のインターレース映像信号の１ラインの映像信号、第１ブロック画像および第２ブロック画像の前記第２のフレームの第１のインターレース映像信号、および、第１ブロック画像および第２ブロック画像の前記第２のフレームの第２のインターレース映像信号に基づき、第２のフレームおける第１ブロック画像および第２ブロック画像の、１からＮラインの連続した第１および第２の順次走査映像信号を生成し、並びに、第１ブロック画像および第２ブロック画像の前記第２のフレームの第２のインターレース映像信号の（Ｎ＋１）ラインの映像信号、第３ブロック画像および第４ブロック画像の前記第２のフレームの第１のインターレース映像信号、および、第３ブロック画像および第４ブロック画像の前記第２のフレームの第２のインターレース映像信号に基づき、第２のフレームおける第３ブロック画像および第４ブロック画像の、（Ｎ＋１）から２Ｎラインの連続した第３および第４の順次走査映像信号を生成することを特徴とする請求項４に記載の映像信号処理方法。
【請求項７】
ｊ、ｋ、Ｍ、Ｎを正の整数、ｎを１からｋまでの正の整数、ｍを１からｊまでの正の整数とするとき、ライン数がｋＮ、１ライン内の画素数がｊＭからなる画像を、（１＋（ｎ−１）×Ｎ）から（Ｎ＋（ｎ−１）×Ｎ）のラインで構成され、かつ、１ラインが（１＋（ｍ−１）×Ｍ）から（Ｍ＋（ｍ−１）×Ｍ）の画素で構成される（ｋ×ｊ）ブロック画像に分割し、各ブロック画像毎の順次走査映像信号を、各ブロック画像毎のインターレース映像信号に変換する映像信号処理装置であって、
フレームメモリと、
第１のフレームおよび前記第１のフレームに連続する第２のフレームにおける、各ブロック画像の１からＮラインの順次走査映像信号を順次前記フレームメモリに書き込む第１の手段と、
前記フレームメモリから前記順次走査映像信号を交互に読み出し、前記第１のフレームにおいて、各ブロック画像毎に、各ブロック画像の１からＮラインの順次走査映像信号を、奇数ラインで構成され１ラインから始まる第１のフレームの第１のインターレース映像信号、および、偶数ラインで構成され２ラインから始まる第１のフレームの第２のインターレース映像信号に変換し、また、前記第２のフレームにおいて、各ブロック画像毎に、各ブロック画像の１からＮラインの順次走査映像信号の中の２からＮラインの順次走査映像信号、およびｋの値を１つ増加したブロック画像の１ラインの順次走査映像信号を、偶数ラインで構成され２ラインから始まる第２のフレームの第１のインターレース映像信号、および、奇数ラインで構成され３ラインから始まる第２のフレームの第２のインターレース映像信号に変換する第２の手段とを備えることを特徴とする映像信号処理装置。
【請求項８】
前記ｊは１、前記ｋは２であることを特徴とする請求項７に記載の映像信号処理装置。
【請求項９】
前記ｊ、ｋは２であることを特徴とする請求項７に記載の映像信号処理装置。
【請求項１０】
ｊ、ｋ、Ｍ、Ｎを正の整数、ｎを１からｋまでの正の整数、ｍを１からｊまでの正の整数、ｉを２以上の正の整数とするとき、ライン数がｋＮ、１ライン内の画素数がｊＭからなる画像を、（１＋（ｎ−１）×Ｎ）から（Ｎ＋（ｎ−１）×Ｎ）のラインで構成され、かつ、１ラインが（１＋（ｍ−１）×Ｍ）から（Ｍ＋（ｍ−１）×Ｍ）の画素で構成される（ｋ×ｊ）ブロック画像に分割した各ブロック画像のインターレース映像信号から、各ブロック画像の順次走査映像信号を生成する映像信号処理装置であって、
フレームメモリと、
第１のフレームにおいて、各ブロック画像の奇数ラインで構成され１ラインから始まる第１のフレームの第１のインターレース映像信号、および、各ブロック画像の偶数ラインで構成され２ラインから始まる第１のフレームの第２のインターレース映像信号を交互に前記フレームメモリに書き込み、また、前記第１のフレームに連続する第２のフレームにおいて、各ブロック画像の偶数ラインで構成され２ラインから始まる第２のフレームの第１のインターレース映像信号、および、各ブロック画像の奇数ラインで構成され３ラインから始まる第２のフレームの第２のインターレース映像信号を交互に前記フレームメモリに書き込む第１の手段と、
前記フレームメモリから前記インターレース映像信号を順次読み出し、前記第１のフレームにおいて、各ブロック画像の奇数ラインで構成され１ラインから始まる第１のフレームの第１のインターレース映像信号、および、各ブロック画像の偶数ラインで構成され２ラインから始まる第１のフレームの第２のインターレース映像信号に基づき、第１フレームにおける各ブロック画像の、１からＮラインの連続した順次走査映像信号を生成し、また、前記第２のフレームにおいて、ｋが１の（１×ｊ）ブロック画像では、（１×ｊ）ブロック画像の第１のフレームの前記第１のインターレース映像信号の１ラインの映像信号、（１×ｊ）ブロック画像の偶数ラインで構成され２ラインから始まる第２のフレームの第１のインターレース映像信号、および、（１×ｊ）ブロック画像の奇数ラインで構成され３ラインから始まる第２のフレームの第２のインターレース映像信号に基づき、第２フレームにおける（１×ｊ）ブロック画像の、１からＮラインの連続した順次走査映像信号を生成し、並びに、ｋが２以上の（ｉ×ｊ）ブロック画像では、（（ｉ−１）×ｊ）ブロック画像の第２のフレームの第２のインターレース映像信号の（Ｎ＋１）ラインの映像信号、（ｉ×ｊ）ブロック画像の偶数ラインで構成され２ラインから始まる第２のフレームの第１のインターレース映像信号、および、（ｉ×ｊ）ブロック画像の奇数ラインで構成され３ラインから始まる第２のフレームの第２のインターレース映像信号に基づき、第２フレームにおける（ｉ×ｊ）ブロック画像の、（Ｎ＋１）から２Ｎラインの連続した順次走査映像信号を生成する第２の手段とを備えることを特徴とする映像信号処理装置。
【請求項１１】
前記ｊは１、前記ｋは２であり、１からＮのラインで構成され、かつ、１ラインが１からＭの画素で構成される画像を第１ブロック画像、（Ｎ＋１）から２Ｎのラインで構成され、かつ、１ラインが１からＭの画素で構成される画像を第２ブロック画像とするとき、前記第２の手段は、前記第１のフレームにおいて、第１ブロック画像の前記第１のフレームの第１のインターレース映像信号、および、第１ブロック画像の前記第１のフレームの第２のインターレース映像信号を前記フレームメモリから順次読み出し、第１のフレームおける第１ブロック画像の、１からＮラインの連続した第１の順次走査映像信号を生成し、並びに、第２ブロック画像の前記第１のフレームの第１のインターレース映像信号、および、第２ブロック画像の前記第１のフレームの第２のインターレース映像信号を前記フレームメモリから順次読み出し、第１のフレームおける第２ブロック画像の、（Ｎ＋１）から２Ｎラインの連続した第２の順次走査映像信号を生成し、また、前記第２のフレームにおいて、第１ブロック画像の前記第１のフレームの第１のインターレース映像信号の１ラインの映像信号、第１ブロック画像の前記第２のフレームの第１のインターレース映像信号、および、第１ブロック画像の前記第２のフレームの第２のインターレース映像信号を前記フレームメモリから順次読み出し、第２フレームにおける第１ブロック画像の、１からＮラインの連続した第１の順次走査映像信号を生成し、並びに、第１ブロック画像の前記第２のフレームの第２のインターレース映像信号の（Ｎ＋１）ラインの映像信号、第２ブロック画像の前記第２のフレームの第１のインターレース映像信号、および、第２ブロック画像の前記第２のフレームの第２のインターレース映像信号を前記フレームメモリから順次読み出し、第２フレームにおける第２ブロック画像の、（Ｎ＋１）から２Ｎラインの連続した第２の順次走査映像信号を生成することを特徴とする請求項１０に記載の映像信号処理装置。
【請求項１２】
前記ｊ、ｋは２であり、１からＮのラインで構成され、かつ、１ラインが１からＭの画素で構成される画像を第１ブロック画像、１からＮのラインで構成され、かつ、１ラインが（Ｍ＋１）から２Ｍの画素で構成される画像を第２ブロック画像、（Ｎ＋１）から２Ｎのラインで構成され、かつ、１ラインが１からＭの画素で構成される画像を第３ブロック画像、（Ｎ＋１）から２Ｎのラインで構成され、かつ、１ラインが（Ｍ＋１）から２Ｍの画素で構成される画像を第４ブロック画像とするとき、前記第２の手段は、前記第１のフレームにおいて、第１ブロック画像および第２ブロック画像の前記第１のフレームの第１のインターレース映像信号、および、第１ブロック画像および第２ブロック画像の前記第１のフレームの第２のインターレース映像信号を前記フレームメモリから順次読み出し、第１フレームにおける第１ブロック画像および第２ブロック画像の、１からＮラインの連続した第１および第２の順次走査映像信号を生成し、並びに、第３ブロック画像および第４ブロック画像の前記第１のフレームの第１のインターレース映像信号、および、第３ブロック画像および第４ブロック画像の前記第１のフレームの第２のインターレース映像信号を前記フレームメモリから順次読み出し、第１フレームにおける第３ブロック画像および第４ブロック画像の、第１フレームにおける（Ｎ＋１）から２Ｎラインの連続した第３および第４の順次走査映像信号を生成し、また、前記第２のフレームにおいて、第１ブロック画像および第２ブロック画像の前記第１のフレームの第１のインターレース映像信号の１ラインの映像信号、第１ブロック画像および第２ブロック画像の前記第２のフレームの第１のインターレース映像信号、および、第１ブロック画像および第２ブロック画像の前記第２のフレームの第２のインターレース映像信号を前記フレームメモリから順次読み出し、第２フレームにおける第１ブロック画像および第２ブロック画像の、１からＮラインの連続した第１および第２の順次走査映像信号を生成し、並びに、第１ブロック画像および第２ブロック画像の前記第２のフレームの第２のインターレース映像信号の（Ｎ＋１）ラインの映像信号、第３ブロック画像および第４ブロック画像の前記第２のフレームの第１のインターレース映像信号、および、第３ブロック画像および第４ブロック画像の前記第２のフレームの第２のインターレース映像信号を前記フレームメモリから順次読み出し、第２フレームにおける第３ブロック画像および第４ブロック画像の、（Ｎ＋１）から２Ｎラインの連続した第３および第４の順次走査映像信号を生成することを特徴とする請求項１０に記載の映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像信号処理方法および映像信号処理装置に係わり、特に、超高精細映像を撮像、処理、伝送、装置間接続、表示する際に有効な技術に関する。
【０００２】
【従来の技術】
従来のＮＴＳＣテレビより高い臨場感を得るための放送メディア用システムとしてハイビジョンシステムが開発されている。
さらに、ハイビジョンを超える臨場感を得るために、ハイビジョンの規格を超える超高精細映像システム及びそのディジタル信号処理方式について検討されている（例えば、非特許文献１。）
この非特許文献１に記載の映像システムでは、ハイビジョンの１６倍の精細度を実現している。
また、このシステムは、ハイビジョンの４×４倍：画素数４３２０×７６８０、フレーム周波数６０Ｈｚ、順次走査の映像フォーマットを採用しているが、その超高精細映像フォーマットを既存のハイビジョン映像信号を並列処理することで超高精細映像システムを構成するとともに、既存のメディアとの相互接続性をも容易にしている。
その具体的な超高精細映像信号フォーマットは、ＨＤ  ＳＤＩ信号（ハイビジョンシリアルディジタル信号：輝度信号１０８０×１９２０画素、色差信号１０８０×９６０画素×２ｃｈ、２：１インターレース）１６本で構成されている。
【０００３】
また、別の非特許文献２に記載の映像システムでは、横３８４０×縦１０２８画素の精細度を実現している。
その映像インターフェースは、ＨＤ−ＳＤＩ信号４チャンネルのフレーム周波数６０Ｈｚのインターレース（２：１飛び越し走査）映像信号、及び、プログレッシブ（順次走査）映像信号、及び、フレーム周波数２４Ｈｚのプログレッシブ映像信号、さらにＨＤ−ＳＤＩ  ８チャンネルのＤｕａｌ  Ｌｉｎｋインターフェース（フレーム周波数６０Ｈｚ・プログレッシブ方式）を採用している。
一方、通常の単画面のＨＤＴＶフォーマットとしては、２：１インターレース方式のもので、ＳＭＰＴＥ  ２７４Ｍ規格や、プログレッシブ映像信号方式のものとして、Ｄｕａｌ  Ｌｉｎｋ方式のＨＤＴＶ（１０８０×１９２０画素）規格  ＳＭＰＴＥ  ３７２Ｍが提案されている（非特許文献３参照。）。
この方式は、２：１インターレース方式のＨＤＳＤＩ信号（ＳＭＰＴＥ  ２７４Ｍ）を２つ多重化し、プログレッシブ方式での映像情報を伝送可能とするものである。
【０００４】
【非特許文献１】
金澤  勝、菅原  正幸、立体映像音響、「超高精細映像システム」、
平成１４年度ＮＨＫ技研公開講演・研究会  予稿集、ｐｐ．３４−３９．
【非特許文献２】
田中  健二、鈴木  健治、鈴木  保成、磯貝  光雄、荒川  佳樹、田中  英史、佐  藤正人、”８００万画素超高精細映像システム”、信学技報ＥＩＤ２００１−３６（２００１−０９）、ｐ．７−１２．
【非特許文献３】
ＳＭＰＴＥ  ３７２Ｍ  ＰＲＯＰＯＳＥＤ  ＳＭＰＴＥ  ＳＴＡＮＤＡＲＤ  ｆｏｒ  Ｔｅｌｅｖｉｓｉｏｎ−Ｄｕａｌ  Ｌｉｎｋ  ２９２Ｍ  Ｉｎｔｅｒｆａｃｅ  ｆｏｒ  １９２０×ｌ０８０  Ｐｉｃｔｕｒｅ  Ｒａｓｔｅｒ，Ｃｏｐｙｒｉｇｈｔ  ２００２  ｂｙＴＨＥ  ＳＯＣＩＥＴＹ  ＯＦ  ＭＯＴＩＯＮ  ＰＩＣＴＵＲＥ  ＡＮＤ  ＴＥＬＥＶＩＳＩＯＮ  ＥＮＧＩＮＥＥＲＳ．
【０００５】
【発明が解決しようとする課題】
前述の非特許文献１および非特許文献２に記載の「超高精細映像システム」については、既存のＨＤ−ＳＤＩ映像インターフェースを並列に利用し、順次走査方式の超高精細映像システムを構成しているが、既存映像信号インターフェースを利用し、かつインターレース方式に起因する画面のつなぎ目の映像信号処理方法については、具体的に明らかにされていない。
前述の非特許文献３に記載のＤｕａｌ  Ｌｉｎｋ規格では、プログレッシブ方式のＨＤＴＶ信号を表示できるが、仮に、Ｄｕａｌ  ＬｉｎｋのＬｉｎｋ  Ａ、Ｌｉｎｋ  Ｂそれぞれの２つの信号を２：１インターレース信号に分解した場合は、そのそれぞれが完全なＳＭＰＴＥ  ２７４Ｍ規格のＨＤ  ＳＤＩ信号とならず、図７に示すように、ディジタルフィールド＃２のタイミングでは、Ｌｉｎｋ  ＡとＬｉｎｋ  Ｂのライン情報からでは、２ｎｄ  ｌｉｎｅから１０８１ｔｈ  ｌｉｎｅの映像情報（有効表示領域を１ライン下にシフトした領域）が再生され、１ｓｔ  ｌｉｎｅの情報が再生できないという問題がある。
なお、図７は、Ｄｕａｌ  Ｌｉｎｋ方式（ＳＭＰＴＥ  ３７２Ｍ）の映像信号ライン構成を示す図である。
【０００６】
図８に、Ｄｕａｌ  Ｌｉｎｋ方式の映像信号を２つ並列に並べ、上下２面構成のプログレッシブ方式の映像システムを構成した場合の映像信号ライン構成を示す。
図８では、Ｌｉｎｋ  Ａ１、Ｂ１が上の画面を構成し、Ｌｉｎｋ  Ａ２、Ｂ２が下の画面を構成する。
ここでも、ディジタルフィールド＃２のタイミングでは、上の画面では２ｎｄ  ｌｉｎｅから１０８１ｔｈ  ｌｉｎｅまでの有効表示領域の１ライン下にシフトした領域の映像情報が再生され、１ｓｔ  ｌｉｎｅの情報が欠落するという問題点があった。
また、下の画面でも同様に、１０８２ｔｈ  ｌｉｎｅから２１６１ｔｈ  ｌｉｎｅまでの有効表示領域の１ライン下にシフトした領域の映像情報が再生され、上下映像の継ぎ目である１０８１ｔｈ  ｌｉｎｅの情報が欠落するという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、超高精細映像システムのインターフェースを既存の映像システム・インターフェースを複数組み合わせて構成する場合における、インターレース映像信号とプログレッシブ映像信号との間の映像信号処理方法および映像信号処理装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
前記課題を解決するために、本発明では、サンプリング画面が上下方向に１ラインシフトした２つの画像の２：１インターレース方式の映像信号を２つ用いることで、ＳＭＰＴＥ  ２７４Ｍ規格の２：１インターレース方式との互換性を保ち、さらに、その２つの２：１インターレース映像信号を組み合わせることでプログレッシブ方式の映像信号を生成することを両立した。
さらに、マルチ画面で構成される映像システムの画面の継ぎ目部分の映像情報を捨て去ることなく、画面上下の信号間でやりとりすることで、継ぎ目の目立たないプログレッシブ映像システムを構成することができる。
これにより、超高精細映像システムにおいて、動きの速い映像に対しても精細度高く表現できるようになった。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施の形態１］
図１は、本発明の映像信号処理方法が適用されるシステム構成の一例を示すブロック画像図である。
図１に示すシステムでは、カメラなどの撮像手段、あるいはＣＧなどの映像生成手段２が、対象となる入力画面１を撮像あるいは生成し、プログレッシブ方式のディジタル映像信号を上下２画面分出力する。
プログレッシブ方式のディジタル映像信号は、入力画面１の上半分と下半分についてそれぞれ１つずつ映像信号が出力され、また、それぞれの信号について、プログレッシブ（Ｐ）→２：１インターレース（Ｉ）変換手段３を経由して、４つのインターレース映像信号に変換される。プログレッシブ（Ｐ）→２：１インターレース（Ｉ）変換手段３に入力される、入力画面１の上半分と下半分との２つのプログレッシブ方式のディジタル映像信号は、奇数フレームおよび偶数フレームでも、１からＮラインの映像信号である。ここで、プログレッシブ（Ｐ）→２：１インターレース（Ｉ）変換手段３は、フレームメモリを有する。
【０００９】
ここでのプログレッシブ・インターレース映像信号処理方式が本発明の根本である。この詳細については後述することとし、ここではそのシステム構成について説明を続ける。
プログレッシブ（Ｐ）→インターレース（Ｉ）変換手段３にて処理された４つのインターレース映像信号は、それぞれ符号化手段４にて符号化・圧縮され、伝送路５へ送出される。
そして、伝送路５を介して伝送された信号は、復号化手段６を経由して、伸長・復号化され、４つのディジタル映像信号に変換される。
さらに、その映像信号は、フレームメモリを含む、インターレース（Ｉ）→プログレッシブ（Ｐ）変換手段７にてプログレッシブ映像信号に変換され、表示装置８にて、図１に示す出力画面９のように上下の画面を合わせて１枚の画像を表示する。ここで、インターレース（Ｉ）→プログレッシブ（Ｐ）変換手段７は、フレームメモリを有する。
【００１０】
次に、本発明の映像信号処理方式について説明する。
ここでは、具体的にＨＤＴＶのディジタル映像信号処理（画素数：１９２０×２１６０）を例に説明する。
図３に、ＨＤＴＶ画面を上下２面分重ねた精細度を有する映像システム（画素数：１９２０×２１６０）の例を示す。
基本となる映像の画面は、チャンネル１ａで示される画面と、チャンネル２ａで示される画面である。
それぞれチャンネル１ａ、チャンネル２ａの映像信号は、２：１インターレース方式を採用しており、既存のＳＭＰＴＥ  ２７４Ｍ規格の映像信号フォーマットと同一である。
前記画面に加えて、１ライン分下にシフトした映像（チャンネル１ｂ、チャンネル２ｂ）を同時に生成する。
この映像信号についても、２：１インターレース方式に準拠し、図２に示す既存のＳＭＰＴＥ  ２７４Ｍ規格の映像信号フォーマットと同一である。
【００１１】
図４は、撮像時の映像信号ライン構成を示す図であり、図１のプログレッシブ（Ｐ）→２：１インターレース（Ｉ）変換手段３から出力される映像信号のライン構成を示す図である。
図中のライン番号はＨＤＴＶディジタル映像フォーマット（図２のＳＭＰＴＥ  ２７４Ｍ規格のスキャン方式４−６フォーマット）のライン番号と同一である。またここで、表中の値は走査した映像のライン位置を示している。
図４に示すとおり、奇数フレーム（第１のフレーム）のタイミングでは、チャンネル１ａとチャンネル１ｂの値は、上側の画面のそれぞれ奇数ライン、偶数ラインをサンプリングしているため、これらの情報から上側画面の映像情報すべて（１ラインから１０８０ラインの画面情報）が得られる。
したがって、この映像情報を用いてチャンネル１ａの領域の全画情報をフレームメモリヘ記録することができる。さらに、その情報を順次読み出すことにより、上側画面のプログレッシブ方式の映像信号を生成することができる。
同様に、チャンネル２ａとチャンネル２ｂの値から下側画面の映像情報すべて（１０８１ラインから２１６０ラインの画面情報）を得ることができ、同様に、チャンネル２ａの領域の全画情報をフレームメモリヘ記録することができる。さらにその情報を順次読み出すことにより、下側画面のプログレッシブ方式の映像信号を生成することができる。
【００１２】
図５に奇数フレームでの映像信号フォーマットを示す。図４と同様、図中のライン番号はＨＤＴＶディジタル映像フォーマット（図２のＳＭＰＴＦ  ２７４Ｍ規格のスキャン方式４−６フォーマット）のライン番号と同一である。またここで、表中の値は走査した映像のライン位置を示している。
奇数フレームにおいては、チャンネル１ａ（インターレース映像信号）では、チャンネル１の奇数ライン（１ｓｔ  ｌｉｎｅから１０７９ｔｈ  １ｉｎｅの奇数ライン）を走査して映像信号とし、チャンネル１ｂ（インターレース映像信号）では、チャンネル１の偶数ライン（２ｎｄ  ｌｉｎｅから１０８０ｔｈ  ｌｉｎｅの奇数ライン）を走査して映像信号とすることを特徴とし、さらに、チャンネル２ａ（インターレース映像信号）では、チャンネル２の奇数ライン（１０８１ｔｈ  ｌｉｎｅから２１５９ｔｈ  ｌｉｎｅの奇数ライン）を走査し映像信号とし、チャンネル２ｂ（インターレース映像信号）では、チャンネル２の偶数ライン（１０８２ｔｈ  ｌｉｎｅから２１６０ｔｈ  ｌｉｎｅの偶数ライン）を走査し映像信号とすることを特徴としている。
また、チャンネル１ａ（インターレース映像信号）の元画像の奇数ラインの映像情報とチャンネル１ｂ（インターレース映像信号）の元画像の偶数ラインの映像情報からそのそれぞれの映像情報を交互に読み出すことにより、連続した順次走査（プログレッシブ方式）映像信号（チャンネル１）を構成し、また、チャンネル２ａ（インターレース映像信号）の元画像の奇数ラインの映像情報とチャンネル２ｂ（インターレース映像信号）の元画像の偶数ラインの映像情報から、そのそれぞれの映像情報を交互に読み出すことにより、連続した順次走査（プログレッシブ方式）映像信号（チャンネル２）を構成することを特徴としている。
【００１３】
同様に、図６に偶数フレーム（第２のフレーム）での映像信号フォーマットを示す。図４と同様、図中のライン番号はＨＤＴＶディジタル映像フォーマット（図２のＳＭＰＴＥ  ２７４Ｍ規格のスキャン方式４−６フォーマット）のライン番号と同一である。またここで、表中の値は走査した映像のライン位置を示している。
偶数フレームにおいては、チャンネル１ａ（インターレース映像信号）では、チャンネル１の偶数ライン（２ｎｄ  ｌｉｎｅから１０８０ｔｈ  ｌｉｎｅの偶数ライン）を走査して映像信号とし、チャンネル１ｂ（インターレース映像信号）では、チャンネル１の奇数ライン（３ｒｄ  ｌｉｎｅから１０８１ｔｈ  ｌｉｎｅの奇数ライン）を走査して映像信号とすることを特徴とし、さらに、チャンネル２ａ（インターレース映像信号）では、チャンネル２の偶数ライン（１０８２ｔｈ  ｌｉｎｅから２１６０ｔｈ  ｌｉｎｅの偶数ライン）を走査して映像信号とし、チャンネル２ｂ（インターレース映像信号）では、チャンネル２の奇数ライン（１０８３ｔｈ  ｌｉｎｅから２１６１ｔｈ  ｌｉｎｅの奇数ライン）を走査し映像信号とすることを特徴としている。
【００１４】
また、奇数フレームのチャンネル１ａの１ｓｔ  ｌｉｎｅと、チャンネル１ａ（インターレース映像信号）の元画像の偶数ラインの映像情報（２ｎｄ  ｌｉｎｅから１０８０ｔｈ  ｌｉｎｅの映像情報）とチャンネル１ｂ（インターレース映像信号）の元画像の奇数ラインの映像情報（３ｒｄ  ｌｉｎｅから１０７９ｔｈ  ｌｉｎｅの映像情報）からそのそれぞれの映像情報を交互に読み出すことにより、連続した順次走査（プログレッシブ方式）映像信号（チャンネル１）（１ｓｔ  ｌｉｎｅから１０８０ｔｈ  ｌｉｎｅの映像情報）を構成し、また、チャンネル１ｂの１０８１ｔｈ  ｌｉｎｅと、チャンネル２ａ（インターレース映像信号）の元画像の偶数ラインの映像情報（１０８２ｔｈ  ｌｉｎｅから２１６０ｔｈ  ｌｉｎｅの映像情報）とチャンネル２ｂ（インターレース映像信号）の元画像の奇数ラインの映像情報（１０８３ｔｈ  ｌｉｎｅから２１６０ｔｈ  ｌｉｎｅの映像情報）から、そのそれぞれの映像情報を交互に読み出すことにより、連続した順次走査（プログレッシブ方式）映像信号（チャンネル２）（１０８１ｔｈ  ｌｉｎｅから２１６０ｔｈ  ｌｉｎｅの映像情報）を構成することを特徴としている。
【００１５】
ここで、チャンネル１の１ｓｔ  ｌｉｎｅの情報は、図５に示した奇数フレームの際にしかサンプリングされないため、偶数フレームの際はチャンネル１の１ｓｔ  ｌｉｎｅの信号はそのまま保持する。このチャンネル１の１ｓｔ  ｌｉｎｅの信号は、奇数フレーム時に更新されることになる。
また、チャンネル１とチャンネル２の画面の継ぎ目となる１０８１ｔｈ  ｌｉｎｅの情報はチャンネル１ｂからチャンネル２へ転送され、上下画面の連続性を保つ表示が可能となることが、本発明の主要な特徴である。
チャンネル２ｂの２１６１ｔｈ  ｌｉｎｅの情報は、この例では表示に現れないため捨てられることになる。ただし、表示画面をさらに下に配置して高精細な映像システムを構築する場合には、前記と同様の処理手順によって、その下の画面の情報として利用することは可能である。
【００１６】
［実施の形態２］
図９は、本発明の映像信号処理方法が適用されるシステム構成の他の例を示すブロック画像図である。
同図において、１１はＣＰＵ、１２は映像信号変換回路、１３１，１３２はフレームメモリ、１４は表示装置駆動回路、１５は投写型表示装置、１６はハードディスク（ＨＤＤ）、１７はＬＡＮインタフェース（ＬＡＮ  Ｉ／Ｆ）、１８はバスライン（Ｂｕｓ）である。
図９に示すＣｈ１ａ、Ｃｈ１ｂ、Ｃｈ２ａ、Ｃｈ２ｂは、それぞれ図３及び図４で示したＨＤ  ＳＤＩ規格の２：１インターレース映像信号である。
本システムでは、映像信号変換回路１２にて、フレームメモリ（１３１，１３２）の書き込みアドレス（図５のプログレッシブ方式を説明するライン番号に相当する）を発生させ、Ｃｈ１ａ、Ｃｈ１ｂ、Ｃｈ２ａ、Ｃｈ２ｂの映像信号を順次フレームメモリ（１３１，１３２）に書き込む。
【００１７】
書き込みが終了後、映像信号変換回路１２にて、フレームメモリ（１３１，１３２）の読み出しアドレスを発生させ、１ｓｔ  ｌｉｎｅから順にフレームメモリ（１３１，１３２）から映像信号を読み出し、プログレッシブ方式のディジタル映像信号（Ｃｈ１，Ｃｈ２）を生成する。
このプログレッシブ映像信号（Ｃｈ１，Ｃｈ２）に基づき、表示装置駆動回路１４により投写型表示装置１５を駆動し、図９に示す出力画面構成の画像を表示する。
ここで、フレームメモリ１（１３１）とフレームメモリ２（１３２）は、論理的には２つのメモリであるが、物理的には一つのメモリで構成することができる。
このため、１０８１ｔｈ  ｌｉｎｅの映像情報の交換もメモリアドレスの発生の方法を変えるだけで容易に実現できる。
また、図９に記載のシステムでは、情報処理装置と同様、ＣＰＵ１１と、バスライン１８、ハードディスク１６、及びＬＡＮインタフェース１７を備える。
【００１８】
［実施の形態３］
図１０は、本発明の映像信号処理方法が適用されるシステム構成の他の例を示すブロック画像図である。
図１０に示すシステムは、図９にシステムを横２台並列にして構成した４画面のマルチ画面映像システムの構成図である。
図１０に示すＣｈ１ａ、Ｃｈ１ｂ、Ｃｈ２ａ、Ｃｈ２ｂ、Ｃｈ３ａ、Ｃｈ３ｂ、Ｃｈ４ａ、Ｃｈ４ｂは、それぞれ図３及び図４で示したＨＤ  ＳＤＩ規格の２：１インターレース映像信号である。
また、Ｃｈ１、Ｃｈ２、Ｃｈ３、Ｃｈ４は、プログレッシブ方式のディジタル映像信号である。
なお、図１０に示すシステムの動作は、図９と同じであるのでその詳細な説明は省略する。
なお、図１に示すプログレッシブ（Ｐ）→２：１インターレース（Ｉ）変換手段３も、図９に示す映像信号変換回路１２において、書き込みアドレスを生成して、プログレッシブ映像信号をフレームメモリに順次書き込み、かつ、読み出しアドレスを生成して、フレームメモリから交互に映像信号を読み出すことで構成することができる。
【００１９】
［実施の形態４］
図１１ないし図１４は、本発明の映像信号処理方法を標準テレビジョン（ＮＴＳＣ）に適用した場合のインターレース／プログレッシブ変換方式を説明する図である。
図１１は、標準テレビジョン画面を上下２面分重ねた精細度を有する映像システム（有効画素数：７０４×４８０）の入力信号フォーマット（インターレース：ＳＭＰＴＥ  １２５Ｍ規格準拠）例を示す。
図１２は、図１１に示したチャンネル（１，２）の信号（それぞれチャンネル１ａ，２ａの信号に相当）に、チャンネル１及びチャンネル２の画面を１ライン分下にシフトした画面の情報（それぞれチャンネル１ｂ、２ｂの情報に相当）を加えた信号構成を示す。図１２の内容は、ＨＤＴＶの事例で示した図４の内容と同一である。
図１３は、標準テレビジョン（ＮＴＳＣ）での奇数フレームでのインターレース／プログレッシブ変換方式を説明する図である。その信号処理手順は、ＨＤＴＶの事例で示した図５の内容と同一である。
図１４は、標準テレビジョン（ＮＴＳＣ）での偶数フレームでのインターレース／プログレッシブ変換方式を説明する図である。その信号処理手順は、ＨＤＴＶの事例で示した図６の内容と同一である。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００２０】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
（１）本発明によれば、チャンネル（１ａ，１ｂ）、チャンネル（２ａ，２ｂ）ともにそれぞれＨＤ  ＳＤＩ規格（ＳＭＰＴＥ  ２７４Ｍ）の２：１インターレース方式の条件を完全に満たしているため、それぞれ既存の２：１インターレース方式用符号化器／復号器を４チャンネル並列に用いた伝送路に分割して、符号化効率の低下などの問題伝を発生することなく信号を伝送することができる。
（２）本発明によれば、上下２画面で構成された通常の倍の精細度を有する表示装置を画面の継ぎ目の連続性を保ちつつプログレッシブ表示することができ、動きの速い超高精細映像システムを既存の映像信号処理方式を用いて容易にかつ互換性を保ちつつ構築することができる。
（３）本発明によれば、上下２画面で構成された映像システムを複数並列（ｎ倍）に動作させることにより、通常の２ｎ倍の精細度の超高精細映像システムを既存のディジタル１／Ｆをそのまま用いて構成することができる。
【図面の簡単な説明】
【図１】本発明の映像信号処理方法が適用されるシステム構成の一例を示すブロック画像図である。
【図２】従来の技術を説明する図であり、ＳＭＰＴＥ  ２７４Ｍ規格の映像信号ライン構成を示す図である。
【図３】本発明の映像信号の撮像領域あるいは生成領域を説明する図である。
【図４】本発明の映像信号処理方法を説明する図であり、映像信号ライン構成を示す図である。
【図５】本発明の映像信号処理方法を説明する図であり、奇数フレームの場合の映像信号ライン構成を示す図である。
【図６】本発明の映像信号処理方法を説明する図であり、偶数フレームの場合の映像信号ライン構成を示す図である。
【図７】従来の技術を説明する図であり、ＳＭＰＴＥ  ３７２Ｍ規格のＤｕａｌ  Ｌｉｎｋ方式の映像信号ライン構成を示す図である。
【図８】従来の技術を説明する図であり、ＳＭＰＴＥ  ３７２Ｍ規格のＤｕａｌ  Ｌｉｎｋ方式の映像信号を２つ並列に並べ、上下２面構成のプログレッシブ方式の映像システムを構成した場合の映像信号ライン構成を示す図である。
【図９】本発明の映像信号処理方法が適用されるシステム構成の他の例を示すブロック画像図である。
【図１０】本発明の映像信号処理方法が適用されるシステム構成の他の例を示すブロック画像図である。
【図１１】標準テレビジョン画面を上下２面分重ねた精細度を有する映像システム（有効画素数：７０４×４８０）の入力信号（インターレース：ＳＭＰＴＥ  １２５Ｍ規格準拠）の映像信号ライン構成を示す図である。
【図１２】図１１に示すチャンネル１，２の信号に、チャンネル１及び２の画面を１ライン分下にシフトした画面の情報を加えた映像信号ライン構成を示す図である。
【図１３】標準テレビジョン（ＮＴＳＣ）での奇数フレームでのインターレース／プログレッシブ変換方式を説明する図である。
【図１４】標準テレビジョン（ＮＴＳＣ）での偶数フレームでのインターレース／プログレッシブ変換方式を説明する図である。
【符号の説明】
１…入力画面、２…撮像手段あるいは映像生成手段、３…Ｐ→Ｉ変換手段、４…符号化手段、５…伝送路、６…復号化手段、７…Ｉ→Ｐ変換手段、８…表示装置、９…出力画面、１１…ＣＰＵ、１２…映像信号変換回路、１３１，１３２…フレームメモリ、１４…表示装置駆動回路、１５…投写型表示装置、１６…ハードディスク（ＨＤＤ）、１７…ＬＡＮインタフェース（ＬＡＮ  Ｉ／Ｆ）、１８…バスライン（Ｂｕｓ）。
【図１】
2004153636.tif 000003
【図２】
2004153636.tif 000004
【図３】
2004153636.tif 000005
【図４】
2004153636.tif 000006
【図５】
2004153636.tif 000007
【図６】
2004153636.tif 000008
【図７】
2004153636.tif 000009
【図８】
2004153636.tif 000010
【図９】
2004153636.tif 000011
【図１０】
2004153636.tif 000012
【図１１】
2004153636.tif 000013
【図１２】
2004153636.tif 000014
【図１３】
2004153636.tif 000015
【図１４】
2004153636.tif 000016