(57)【要約】【課題】電源ラインの引きまわしやＤＣ／ＤＣコンやレギュレータの性能上のバラツキに依存することなく電源投入する際、デバイスの持つ各種電源端子に同時に電源が入れらるようになり、デバイスの異常動作を回避する。【解決手段】デバイスの有する各種電源端子の入力段に、電源投入時のたち上がりタイミングを監視するゲート回路を追加し、各電源端子に入力する電圧が共に安定してからゲートを同時に開くようにする。【選択図】　　図１
2004112405.tif 000002
【特許請求の範囲】
【請求項１】
電子装置を構成するデバイスが有する電源端子の入力段の電源投入時の電圧たち上がりタイミングを監視し、かつ、前記各電圧端子に入力する電圧が共に安定するタイミングで、前記各電圧端子にそれぞれ所定の電源電圧を印加することを特徴とする電源電圧ゲート回路。
【請求項２】
請求項１に記載の電源電圧ゲート回路において、
入力した複数電源電圧どうしを加算する加算部と、前記加算した信号と所定のリファレンス信号とを比較する比較判定部と、前記比較の結果に応じて前記入力した複数電源電圧を出力するかあるいは出力しないかを制御するゲート部とを有することを特徴とする電源電圧ゲート回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子装置において、複数の電源電圧端子をもつデバイスの起動時に、それら電源電圧端子にそれぞれ印加する電圧のたち上がりタイミングが、所定のタイミングになるようにするための回路に関する。
【０００２】
【従来の技術】
従来から、内部動作用電圧端子とＩ／Ｏ出力ドライバ用電圧端子とを有するデバイスや、アナログ電源端子・デジタル電源端子の両方を有するデバイスでは、電源投入時に複数の電源電圧端子を同時に、あるいは、それぞれ所定のタイミングで電圧を投入する必要がある。
【０００３】
例えば、デジタル・シグナル・プロセッサ（ＤＳＰ）やプログラマブル・ロジック・デバイス（ＰＬＤ）といったデバイスでは、内部動作用電源ＶｃｃｉｎｔとＩ／Ｏ出力ドライバ用電源Ｖｃｃｉｏという異なった複数の電源電圧端子をもっている。そのようなデバイスを正常に起動させるためには、例えば、Ｖｃｃｉｎｔ端子とＶｃｃｉｏ端子とに、外部から供給される電源電圧ＶｉｎをＤＣ／ＤＣコンバータやレギュレータ等の昇圧／降圧デバイスで必要な電源レベルに変換し、それぞれ所定のタイミングで入力してやらなければならない。
【０００４】
従来の技術を用いた電子装置のブロック構成例を図３に示す。ここでは外部から、直流電圧Ｖｉｎが供給され、２種類の電源電圧端子（Ｖａｃｔ１端子、Ｖａｃｔ２端子）を有するデバイス２５に、筐体電源投入に連動してＶａｃｔ１端子、Ｖａｃｔ２端子に必要な入力電源であるＶｉｎ、Ｖｏｕｔ２がそれぞれ印加される。
【０００５】
この例では、デバイス２５のＶａｃｔ１端子には直接外部から供給される電圧Ｖｉｎを入力し、一方、Ｖａｃｔ２端子には基板上のＤＣ／ＤＣコンバータ２１、２２、レギュレータ２３によってＶｉｎが昇圧／降圧されて得られた電圧Ｖｏｕｔ２を入力とする構成になっている。
【０００６】
一般的にはＤＣ／ＤＣコンバータ２１、２２、２４、レギュレータ２３を用いる電源部分は発熱や許容スペース、電磁波ノイズ等の問題から電源基板として筐体内部で別基板に設計され、各種の電圧は電源基板から、各基板にコネクタやケーブルで分配されることが多い。このため、基板間の電源ラインの引きまわしや、ＤＣ／ＤＣコンバータ、レギュレータ等の性能上のバラツキによって直接外部電圧Ｖｉｎを入力したＶａｃｔ１端子と、外部電圧Ｖｉｎからつくった電圧Ｖｏｕｔ２を入力したＶａｃｔ２端子とでは、電源投入時において印加電圧の立ち上がるタイミングに時間的なバラツキが生じることがあった。
【０００７】
【発明が解決しようとする課題】
多種電源をもつデバイスを正常に動作させるためには電源投入時に各電源を所定のタイミングでたち上げることが必要となる場合がある。しかし実際には、ＤＣ／ＤＣコンバータやレギュレータ等の昇圧／降圧デバイスを通してレベル変換した電圧をＶａｃｔ１端子、Ｖａｃｔ２端子の入力電圧としているため、電源ラインの引きまわしや、ＤＣ／ＤＣコンバータやレギュレータの性能上のバラツキ、各種電源の負荷容量といった要因によって、電源投入時に各電圧の立ちあがるタイミングがなまってしまい時間的なバラツキが生じる。その結果、電源投入後、デバイスにいくらリセットをかけても正常動作しないといった現象が生じる場合があり、最悪の場合デバイスが壊れてしまう。
【０００８】
このため本発明は、電源投入時にデバイスに投入する複数の電源電圧のたち上がりタイミングを監視し、所定のタイミングになるように調整することで、デバイスの異常動作を回避することを目的とする。
【０００９】
【課題を解決するための手段】
本発明では、前記問題を解決する手段として、デバイスのもつ各種電源端子の入力段に電源投入時のたち上がりタイミングを監視するゲート回路を追加し、それにより、各電圧端子に入力する電圧が共に安定してからゲートを所定のタイミングで開くようにする。
【００１０】
これにより、電源ラインの引きまわしやＤＣ／ＤＣコンバータやレギュレータの性能上のバラツキに依存することなく電源投入する際、デバイスの持つ各種電源端子に同時に電源が入れられるようになり、デバイスの異常動作を回避することができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図を用いて説明する。図１は、本発明の電源電圧ゲート回路を有する電子装置のブロック構成例を示す図である。この図において、電源電圧ゲート回路１０は、多種の電源電圧端子（ここではＶａｃｔ１端子、Ｖａｃｔ２端子）を有するデバイス１１と電源基板との間に配置してあり、Ｖａｃｔ１端子、Ｖａｃｔ２端子に印加する電圧を出力するか否かのゲートを行うことを目的とする。の電源電圧ゲート回路１０は、図２に示すように、フィルター部１２，１３、加算部１４、アナログ／デジタル変換部（Ａ／Ｄ変換部）１５、リファレンス値発生部１６、比較判定部１７、ゲート部１８から構成される。ここでは一例として、電源基板でつくられた２つ電源である信号Ａと信号Ｂとが、本発明の電源電圧ゲート回路１０を通してデバイス１１のＶａｃｔ１端子とＶａｃｔ２端子とにそれぞれ入力するものとして、以下、電源電圧ゲート回路の動作を説明する。
【００１２】
まず、信号Ａ、信号Ｂは電源基板にてＤＣ／ＤＣコンバータやレギュレータによりの昇圧／降圧して作られた電圧レベルの信号が用いられる。フィルター部１２，１３には、この両信号にそれぞれ重畳された恐れのある交流ノイズ成分を取り除く機能を有し、それにより、ＤＣ成分のみとなった信号Ａ’、信号Ｂ’がそれらから出力される。
【００１３】
フィルター部１２，１３を通過した信号Ａ’、信号Ｂ’は、それぞれ加算部１４とゲート部１８とに入力される。加算部１４では、信号Ａ’、信号Ｂ’を直流重畳することで、信号Ａ’の値と信号Ｂ’の値の和に相当する信号レベルの値の信号Ａ’＋Ｂ’が出力される。また、アナログ／デジタル変換部１５では、信号Ａ’＋Ｂ’がデジタル信号に変換されることで、例えば、ＧＮＤレベルを０とする信号Ａ’＋Ｂ’の値のデジタル信号を得る。
【００１４】
また、リファレンス部１６は、Ｖａｃｔ１端子、Ｖａｃｔ２端子の仕様に合わせてリファレンス値が設定されるようになっており、例えば、信号Ａ’＋Ｂ’の信号レベルの値に相当するレファレンス値をあらかじめ設定しておく。比較判定部１７では、アナログ／デジタル変換部１５の出力であるデジタル信号の値と、リファレンス部１６の出力であるリファレンス信号の値とを所定の処理により比較判定し、その結果、一定の条件を満たした時に出力信号の状態を“Ｈｉｇｈ”もしくは“Ｌｏｗ”に変化させ、ゲート部１８に出力する。
【００１５】
ゲート部１８では、比較判定部１７からの出力信号の状態によりゲート開閉切り替えを行い、この結果、電源投入の際、フィルター部１２，１３から送られてくる信号Ａ’、信号Ｂ’を所定のタイミングで後段にあるデバイスのＶａｃｔ１端子、Ｖａｃｔ２端子に出力できるようになり、電源投入時にデバイスが異常動作することを回避することができる。
【００１６】
【発明の効果】
以上説明したように、本発明によれば、複数の電源を必要とするデバイスにおいて、各電源端子の入力前段に電源電圧ゲート回路を設けることにより、電源投入時に電源ラインの引きまわしにより、あるいは、ＤＣ／ＤＣコンバータ、レギュレータの性能上のバラツキに起因して生じた各種電圧の立ち上がりタイミングの時間的バラツキを抑えるようにすることができる。そして、このことにより電源投入時のデバイス異常動作を容易に回避することができる。
【図面の簡単な説明】
【図１】本発明の電源電圧ゲート回路を有する電子装置のブロック構成例を示す図。
【図２】本発明の電源電圧ゲート回路の一実施例のブロック構成図。
【図３】従来の技術を用いた電子装置のブロック構成例を示す図。
【符号の説明】
１０：電源電圧ゲート回路、　１１，２５：デバイス、　１２，１３：フィルター部、　１４：加算部、　１５：アナログ／デジタル変換部（Ａ／Ｄ変換部）、　１６：リファレンス値発生部、　１７：比較判定部、　１８：ゲート部、　２１，２２，２４：ＤＣ／ＤＣコンバータ、　２３：レギュレータ。
【図１】
2004112405.tif 000003
【図２】
2004112405.tif 000004
【図３】
2004112405.tif 000005