(57)【要約】【課題】簡便な方法により、同一半導体チップの複数回の電気的特性試験を可能にするとともに、ワイヤボンディングの信頼性を向上させる。【解決手段】半導体チップ９のテスト工程で、プローバー１のステージ２表面にウェーハ３が載置され、ウェーハ３の上部にプローブカード４が対向して取り付けられ、プローブ５がウェーハ３上の電極パッド１１に接触させられ、所定の半導体チップ９の電気特性がテスタ８で計測される。そして、プローブカード４上に設けたレーザーマーカー６により、上記接触の回数に応じて打点マーク１２が形成される。プローバー１から半導体チップ９に関する座標位置、ロットＮｏおよびウェーハＮｏの情報が識別装置７に送られる。そして、半導体チップの実装工程では、上記接触回数に応じてワイヤボンディング条件が変えられる。【選択図】　　　図１
2004056038.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの電極パッドにプローブを接触させ前記半導体チップの回路部の電気的特性試験を行うと共に前記電極パッドにプローブを接触させた回数を記憶させる工程と、前記半導体チップを実装するための前記電極パッドと外部端子との接続において前記プローブを接触させた回数に応じてボンディング条件を変えて前記電極パッドにワイヤーボンディングする工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記プローブを接触させた回数は、前記半導体チップ表面にレーザー光を照射して記憶させることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記プローブを接触させた回数は、前記電気的特性試験を行う装置に取り付けた記憶媒体に、前記半導体チップ単位で保存させることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記プローブを接触させた回数の増加と共に前記ワイヤボンディングでのボンディング加重を増加させることを特徴とする請求項１、請求項２または請求項３記載の半導体装置の製造方法。
【請求項５】
前記プローブを接触させた回数の増加と共に前記ワイヤボンディングでの超音波パワーを増加させることを特徴とする請求項１、請求項２または請求項３記載の半導体装置の製造方法。
【請求項６】
前記電極パッド表面はアルミ金属膜で形成することを特徴とする請求項４または請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に電気的特性試験およびワイヤボンディングに係る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＩＣを製造するためには、ウェーハ上に形成した半導体チップの電気的特性を電気的特性試験（テスト）し良品／不良品を識別・選別した後に半導体チップに分割・分離する。そして、良品の各半導体チップを実装して所望のＩＣができあがる。
【０００３】
通常、半導体チップの上記実装工程では、半導体チップを基板上にマウントした後に、半導体チップ上に設けた電極パッドとリード等の外部端子とをワイヤボンディング接続する。しかし、この実装工程の前の上記テスト工程において、上記電極パッドにプローブを接触させるために、アルミ金属等で形成した電極パッドの表面が荒れてくる。そして、この表面の荒れは、上記ワイヤボンディング不良を発生させる。このような問題は、半導体装置のカスタム製品においてより顕在化する。これは、カスタム製品においては、電気的特性試験でのテスト項目が多岐にわたり、電極パッドにプローブを接触させる回数が上記製品により異なってくるからである。
【０００４】
このような問題を解決するために、従来の技術では、上記電極パッドとは別にプロービング用パッドを半導体チップ上に設けることが数多く提案されている。この一例について図５に基づいて説明する。この従来の技術は特開平５−１６０２１６号公報に開示されている。ここでは、一の配線に対して複数のプロービング用パッドまたはボンディング用パッドを設けている。
【０００５】
図５は半導体チップを示す平面図である。図５に示すように、半導体チップ１０１上には回路部１０２を形成し、回路部１０２からの信号を取り出す配線１０３を途中から分岐させて夫々２個づつプロービング用パッド１０４，１０４ａを設けている。
【０００６】
このように構成すると、並列に設置されたプロービング用パッド１０４，１０４ａに複数回の電気的特性試験およびワイヤボンディングを別々のプロービング用パッドを利用して行なうことができる。従って、プロービング用パッドの同一個所に別の試験のためにプローブが接触させられることがなくなり、上記試験の結果が安定する。またプローブ跡にワイヤボンディングするようなことがなくなり、ワイヤボンディングの信頼性が向上する。
【０００７】
【発明が解決しようとする課題】
従来の技術においては、半導体チップの電気的特性試験を複数回行なう場合は、先のテストでプローブ跡の生じた電極パッドにプローブを再度接触させて、別のテストを行なわなければならず、得られるテスト結果が不安定になる。また、上述したように、プローブ跡にワイヤをボンディングするとボンディングの信頼性が低下するなどの問題点があった。
【０００８】
そして、上述したように、上記問題点を解決すべく半導体チップ上に複数のプロービング用パッドを設けると、上記パッドの半導体チップ上の専有面積が大きくなり、半導体チップの回路集積度が低減するようになる。これは、半導体装置の高集積化にとって大きな障害になってくる。
【０００９】
本発明の目的は、上記のような問題点を解消するためになされたもので、簡便な方法により、複数回の電気的特性試験を可能にするとともに、ワイヤボンディングの信頼性を向上させることにある。
【００１０】
【課題を解決するための手段】
このために、本発明の半導体装置の製造方法は、半導体チップの電極パッドにプローブを接触させ前記半導体チップの回路部の電気的特性試験を行うと共に前記電極パッドにプローブを接触させた回数を記憶させる工程と、前記半導体チップを実装するための前記電極パッドと外部端子との接続において前記プローブを接触させた回数に応じてボンディング条件を変えて前記電極パッドにワイヤーボンディングする工程とを含む。ここで、前記プローブを接触させた回数は、前記半導体チップ表面にレーザー光を照射して記憶させる。あるいは、前記プローブを接触させた回数は、前記電気的特性試験を行う装置に取り付けた記憶媒体に前記半導体チップ単位で保存させる。
【００１１】
そして、本発明では、前記プローブを接触させた回数の増加と共に前記ワイヤボンディングでのボンディング加重を増加させる。あるいは、前記プローブを接触させた回数の増加と共に前記ワイヤボンディングでの超音波パワーを増加させる。ここで、前記電極パッド表面はアルミ金属膜で形成される。
【００１２】
本発明では、半導体チップのテスト工程で生じる電極パッドのプローブ跡にワイヤをボンディングしても高い信頼性の下にワイヤーボンディングができるようになる。また、半導体チップ上に複数のプロービング用パッドを設ける必要はなく、従来の技術で生じていた電極パッドの半導体チップ上の専有面積が大きくなり半導体チップの回路集積度が低減するという問題は解消される。
【００１３】
このようにして、実装された半導体装置の信頼性が向上し、半導体装置の高密度化あるいは高機能化が容易になる。
【００１４】
【発明の実施の形態】
次に、本発明の第１の実施の形態を図１乃至図３に基づいて説明する。図１（ａ）は半導体チップのテスト工程に用いる計測装置の概略模式図である。また、図１（ｂ）は半導体チップの平面図である。そして、図２はボンディング等の実装工程を説明するための概略模式図である。そして、図３は本発明の効果を説明するための製造工程順の断面図である。
【００１５】
図１（ａ）に示すように、計測装置を構成するプローバー１では、ステージ２表面にウェーハ３が真空チャックで固定される。そして、ウェーハ３の上部にプローブカード４が対向して取り付けられ、プローブ５がウェーハ３上の電極パッドに接触させられて、所定の半導体チップの電気特性が計測される。ここで、本発明では、プローブカード４上に設けたレーザーマーカー６で、後述する打点マーク１２が形成される。
【００１６】
上記プローバー１は、ウェーハ３内の後述する半導体チップ９に関する座標位置とそのロットＮｏおよびウェーハＮｏの情報を識別装置７に送る。これにより、上記半導体チップ９の電極パッド１１に対するプローブの接触（コンタクト）回数が得られ、上記コンタクト毎にそれぞれの打点マークが形成される。次に、プローバー１は、テスター８にテスト開始信号を送信し電気特性の計測を行う。そして、テスト終了後テスター８よりプローバー１に終了信号を送信しステージ２は別の半導体チップに移動する。これを繰り返すことでウェーハ３のテストを行う。
【００１７】
上記打点マークについて図１（ｂ）で説明する。図１（ｂ）に示すような半導体チップ９がウェーハ３に多数形成されている。この半導体チップ９では、回路部１０が形成され、半導体チップ９の周辺部に電極パッド１１が多数形成されている。そして、上述した打点マーク１２は半導体チップ９の所定の領域に形成されることになる。図１（ｂ）では３個の打点マークがレーザー光の照射によりドット状に形成されている。この場合は、半導体チップ９の電極パッド１１にプローブ５が３回接触したことを示している。
【００１８】
次に、上記半導体チップ９はウェーハ３のダイシングを通してそれぞれ分離される。そして、実装パッケージにマウントされいわゆるワイヤーボンディングがなされる。この実装工程においては、初めに上記半導体チップ９の打点マーク１２の数により分類・分別する。すなわち、上記コンタクト回数により半導体チップ９を分別する。
【００１９】
次に、上記コンタクト回数の同一の半導体チップ９を図２に示すボンディング装置１３に搭載し同一条件に制御してワイヤーボンディングする。ここで、制御すべきボンディング条件として、ボンディング装置１３の基板温度、ボンディング加重量、超音波パワー量、ボンディング時間がある。これらの条件は、上記コンタクト回数に対応して図２に示す制御装置１４を通して最適設定される。例えば、プローブを接触させた回数の増加と共にワイヤボンディングでのボンディング加重を増加させる。あるいは、上記プローブを接触させた回数の増加と共にワイヤボンディングでの超音波パワーを増加させる。
【００２０】
次に、図３を参照して上記一連の製造工程とその効果を説明する。図３（ａ）に示すように、半導体チップ９上の電極パッド１１表面には、上記テスト工程でプローブ５が当てられる。通常、電極パッド１１はアルミニウムのような比較的延性の高い金属で構成されている。このために、電極パッド１１表面には上記プローブのコンタクトの度にプローブ跡１５，１６が形成されてしまう。そして、図３の場合には、図３（ｂ）に示すように電極パッド１１表面にプローブ跡１５，１６，１７と３つのプローブ跡が残され、これに対応して、３個の打点マーク１２が形成される。次に、上述した実装工程では、３個の打点マークに対応して最適化したワイヤーボンディング条件でもって、図３（ｃ）に示すように半導体チップ９上の電極パッド１１にボンディングワイヤー１８が接続される。ここで、上記ボンディング条件の最適化により、テスト工程で生じたプローブ跡１５，１６，１７の影響は全く皆無になり、信頼性の高いワイヤーボンディングが可能になる。
【００２１】
このようにして、本発明では、テスト工程で生じるプローブ跡にワイヤをボンディングしてもボンディングの信頼性が低下するという問題点は完全に解決される。また、本発明では、半導体チップ上に複数のプロービング用パッドを設ける必要は全くなく、従来の技術で生じていた電極パッドの半導体チップ上の専有面積が大きくなり半導体チップの回路集積度が低減するという問題も本発明の簡便な手法でもって解消される。
【００２２】
次に、本発明の第２の実施の形態を図４に基づいて説明する。図４は半導体チップのテスト工程に用いる別の計測装置の概略模式図である。
【００２３】
図４に示すように、計測装置を構成するプローバー１では、図１と同様にステージ２表面にウェーハ３が真空チャックで固定される。そして、ウェーハ３の上部にプローブカード４が対向して取り付けられ、プローブ５がウェーハ３上の電極パッドに当てられて、所定の半導体チップの電気特性が計測される。
【００２４】
上記プローバー１は、ウェーハ３内の半導体チップ９に関する座標位置とそのロットＮｏおよびウェーハＮｏの情報と、上述したコンタクト回数情報とを記憶装置１９に送り半導体チップ単位でデータ保持する。そして、プローバー１は、テスター８にテスト開始信号を送信し電気特性の計測を行い、テスト終了後にはテスター８よりプローバー１に終了信号を送信しステージ２は別の半導体チップに移動する。これを繰り返すことでウェーハ３のテストを行う。
【００２５】
次に、上述したように半導体チップ９はウェーハ３のダイシングを通してそれぞれ分離され、実装パッケージにマウントされ更にワイヤーボンディングがなされる。この実装工程においては、上記記憶装置１９の記憶データに基づきボンディング条件が最適化される。ここで、制御すべきボンディング条件としては、第１の実施の形態で説明したボンディング装置１３の基板温度、ボンディング加重量、超音波パワー量、ボンディング時間である。この最適化は、上記コンタクト回数に対応して図２で説明した制御装置１４を通して行われる。このようにして第１の実施の形態で説明した効果が生じることになる。
【００２６】
本発明は、上記の実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態が適宜変更され得る。
【００２７】
【発明の効果】
以上に説明したように本発明では、半導体チップのテスト工程において、電極パッドにプローブを接触させた回数に対応させて、半導体チップの実装工程でのワイヤボンディング条件を変化させる。例えば、プローブを接触させた回数の増加と共にワイヤボンディングでのボンディング加重を増加させる。あるいは、上記ワイヤボンディングでの超音波パワーを増加させる。
【００２８】
このようにして、実装された半導体装置の信頼性が向上し、半導体装置の高密度化あるいは高機能化が容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための電気的特性試験に用いる計測装置の概略模式図と半導体チップの平面図である。
【図２】本発明を説明するためのボンディング概略模式図である。
【図３】本発明の効果を説明するための製造工程順の断面図である。
【図４】本発明の第２の実施の形態を説明するための電気的特性試験に用いる計測装置の概略模式図である。
【図５】従来の技術を説明するための半導体チップの平面図である
【符号の説明】
１　　プローバー
２　　ステージ
３　　ウェーハ
４　　プローブカード
５　　プローブ
６　　レーザーマーカー
７　　識別装置
８　　テスター
９，１０１　　半導体チップ
１０，１０２　　回路部
１１　　電極パッド
１２　　打点マーク
１３　　ボンディング装置
１４　　制御装置
１５，１６，１７　　プローブ跡
１８　　ボンディングワイヤー
１９　　記憶装置
１０１　　半導体チップ
１０２　　回路部
１０３　　配線
１０４，１０４ａ　　プロービング用パッド
【図１】
2004056038.tif 000003
【図２】
2004056038.tif 000004
【図３】
2004056038.tif 000005
【図４】
2004056038.tif 000006
【図５】
2004056038.tif 000007