(57)【要約】【課題】ＲＥＳＵＲＦ効果を損なうことなく耐圧を向上させた誘電体分離型半導体装置を得る。【解決手段】半導体基板１の第１主面に配置された主誘電体層３−１、半導体基板１に対向して主誘電体層３−１を挟む第１導電型の第１半導体層２、第１半導体層２の表面に形成された第１導電型の第２半導体層６、第１半導体層２の外周縁を取り囲む第２導電型の第３半導体層７、第３半導体層７の外周縁を取り囲むリング状絶縁膜９、第２半導体層６の表面に配置された第１主電極、第３半導体層７の表面に配置された第２主電極、半導体基板１の第２主面に配置された裏面電極８、第２半導体層６の直下に配設され且つ第２主面に少なくとも一部が接合された補助誘電体層３−２を設けた。【選択図】        図１
2004200472.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の第１主面の全域に隣接配置された主誘電体層と、
前記半導体基板に対向して前記主誘電体層を挟むように前記主誘電体層の表面に配設された低不純物濃度の第１導電型の第１半導体層と、
前記第１半導体層の表面に選択的に形成された高不純物濃度の第１導電型の第２半導体層と、
前記第１半導体層の外周縁を間隔を介して取り囲むように配設された高不純物濃度の第２導電型の第３半導体層と、
前記第３半導体層の外周縁を取り囲むように配設されたリング状絶縁膜と、
前記第２半導体層の表面に接合配置された第１主電極と、
前記第３半導体層の表面に接合配置された第２主電極と、
前記半導体基板の第１主面に対向する第２主面に隣接配置された板状の裏面電極と、
前記第２半導体層の直下に配設され且つ前記主誘電体層の前記第２主面に少なくとも一部が接合された第１の補助誘電体層と
を備えた誘電体分離型半導体装置。
【請求項２】
前記第１の補助誘電体層は、一端が前記第１主電極に対応する位置に配設されるとともに、前記第１主電極から前記第２主電極までの距離の４０％以上の領域にわたって配設されたことを特徴とする請求項１に記載の誘電体分離型半導体装置。
【請求項３】
前記第１の補助誘電体層は、底部を有する筒状に形成され、前記半導体基板および前記主誘電体層の両方に接合されたことを特徴とする請求項１または請求項２に記載の誘電体分離型半導体装置。
【請求項４】
前記第１の補助誘電体層は、すり鉢状に形成されたことを特徴とする請求項３に記載の誘電体分離型半導体装置。
【請求項５】
前記第１の補助誘電体層と前記主誘電体層との間に第２の補助誘電体層を配設したことを特徴とする請求項１から請求項４までのいずれか１項に記載の誘電体分離型半導体装置。
【請求項６】
前記第２の補助誘電体層は、熱窒化膜またはＣＶＤ窒化膜により形成されたことを特徴とする請求項５に記載の誘電体分離型半導体装置。
【請求項７】
前記半導体基板は、一体的に形成されたＰ型半導体領域を有することを特徴とする請求項１から請求項６までのいずれか１項に記載の誘電体分離型半導体装置。
【請求項８】
誘電体分離基板上に形成された高耐圧横型デバイスであって、第１主電極と前記第１主電極を取り囲むように形成された第２主電極とを有するとともに、前記誘電体分離基板の裏面側に台座となる半導体基板を有する誘電体分離型半導体装置の製造方法において、
前記第１主電極を含み且つ前記第１主電極から前記第２主電極までの距離の４０％以上の領域にわたって、前記半導体基板をＫＯＨエッチングによって除去するステップと、
前記領域において第１の埋め込み絶縁膜を形成するステップと、
前記領域において前記第１の埋め込み絶縁膜の直下に接する形で、第２の埋め込み絶縁膜を形成するステップと
を備えたことを特徴とする誘電体分離型半導体装置の製造方法。
【請求項９】
前記第２の埋め込み絶縁膜は、シリコーン系ポリマー、ポリイミド系ポリマー、ポリイミドシリコーン系ポリマー、ポリアリーレンエーテル系ポリマー、ビスベンゾシクロブテン系ポリマー、ポリキノリン系ポリマー、パーフルオロ炭化水素系ポリマー、フルオロカーボン系ポリマー、芳香族炭化水素系ポリマー、ボラジン系ポリマー、および、前記各ポリマーのハロゲン化物または重水素化物、のうちの少なくとも１つから選択された硬化性ポリマーの硬化膜により形成されたことを特徴とする請求項８に記載の誘電体分離型半導体装置の製造方法。
【請求項１０】
前記第２の埋め込み絶縁膜は、以下の一般式（１）、
［Ｓｉ（Ｏ1/2）4］k・［Ｒ1Ｓｉ（Ｏ1/2）3］l・［Ｒ2Ｒ3Ｓｉ（Ｏ1/2）2］m・［Ｒ4Ｒ5Ｒ6ＳｉＯ1/2］n・・・（１）
（ただし、一般式（１）において、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は、同一または異なるアリール基、水素基、脂肪族アルキル基、トリアルキルシリル基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。また、ｋ、ｌ、ｍ、ｎは、いずれも０以上の整数であり、２ｋ＋（３／２）ｌ＋ｍ＋（１／２）ｎは自然数であって、前記各ポリマーの重量平均分子量は５０以上である。さらに、分子末端基は、同一または異なるアリール基、水素基、脂肪族アルキル基、水酸基、トリアルキルシリル基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。）で表されるシリコーン系ポリマーの硬化膜により形成されたことを特徴とする請求項８または請求項９に記載の誘電体分離型半導体装置の製造方法。
【請求項１１】
前記第２の埋め込み絶縁膜は、以下の一般式（２）、
【数１】
2004200472.tif 000004
（ただし、一般式（２）において、Ｒ１、Ｒ２は、同一または異なるアリール基、水素基、脂肪族アルキル基、水酸基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。また、Ｒ３、Ｒ４、Ｒ５、Ｒ６は、同一または異なる水素基、アリール基、脂肪族アルキル基、トリアルキルシリル基、水酸基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。さらに、ｎは整数であり、前記各ポリマーの重量平均分子量は５０以上である。）で表される梯子状構造を有するシリコーン系ポリマーの硬化膜により形成されたことを特徴とする請求項８または請求項９に記載の誘電体分離型半導体装置の製造方法。
【請求項１２】
前記第２の埋め込み絶縁膜は、ワニスまたはレジンを含み、回転塗布法、マイクロスプレー噴射によるスプレー塗布法、または、マイクロノズルによるスキャン塗布法により、前記誘電体分離基板上の全領域あるいは選択的に塗布されて形成されることを特徴とする請求項８から請求項１１までのいずれか１項に記載の誘電体分離型半導体装置の製造方法。
【請求項１３】
前記第２の埋め込み絶縁膜は、
分子量１５０ｋのＰＶＳＱを１０ｗｔ％のアニソール溶液で形成した第１のワニスと、分子量１５０ｋのＰＶＳＱを１５ｗｔ％のアニソール溶液で形成した第２のワニスとを、順次、１００ｒｐｍ×５秒・３００ｒｐｍ×１０秒・５００ｒｐｍ×６０秒の塗布処理を施して形成されるとともに、
前記塗布処理の後に、３５０℃×１時間以後徐冷のキュア処理が施されることを特徴とする請求項１２に記載の誘電体分離型半導体装置の製造方法。
【請求項１４】
前記第２の埋め込み絶縁膜の形成後に結晶破壊層を形成するステップと、
前記結晶破壊層を剥離面として前記誘電体分離基板の一部を除去するステップと
を備えたことを特徴とする請求項８から請求項１３までのいずれか１項に記載の誘電体分離型半導体装置の製造方法。
【請求項１５】
前記結晶破壊層は、多孔質シリコン層により形成されたことを特徴とする請求項１４に記載の誘電体分離型半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体基板の上面および下面にそれぞれ誘電体層および裏面電極が設けられた誘電体分離型半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、誘電体分離型半導体装置は、種々提案されている（たとえば、後述する特許文献１参照）。
特許文献１中の図５２および図５３に参照されるように、誘電体分離型半導体装置の半導体基板には、上面および下面にそれぞれ誘電体層および裏面電極が設けられ、誘電体層の上面にはｎ−型半導体層が設けられている。
また、誘電体層は、半導体基板とｎ−型半導体層とを誘電体分離しており、絶縁膜はｎ−型半導体層を所定範囲で区画している。
この所定範囲において、ｎ−型半導体層の上面には比較的低い抵抗値のｎ＋型半導体領域が形成され、さらに、ｎ＋型半導体領域を取り囲むようにｐ＋型半導体領域が形成されている。また、ｎ＋型半導体領域およびｐ＋型半導体領域には、それぞれカソード電極およびアノード電極が接続されており、カソード電極およびアノード電極は、絶縁膜によって互いに絶縁されている。
【０００３】
また、特許文献１中の図５４に参照されるように、アノード電極および裏面電極をいずれも０Ｖに設定し、カソード電極に正の電圧を漸次増加させると、ｎ−型半導体層とｐ＋型半導体領域との間のｐｎ接合から空乏層が伸長する。このとき、半導体基板はグランド電位に固定されており、誘電体層を介してフィールドプレートとして働くので、上記空乏層に加えて、ｎ−型半導体層と誘電体層との境界面からｎ−型半導体層の上面に向かう方向に別の空乏層が伸長する。
このように、別の空乏層が伸びることにより、上記空乏層がカソード電極に向かって伸び易くなり、ｎ−型半導体層とｐ＋型半導体領域との間のｐｎ接合での電界は緩和される。この効果は、一般にＲＥＳＵＲＦ（Ｒｅｄｕｃｅｄ  ＳＵＲｆａｃｅ  Ｆｉｅｌｄ）効果として知られている。
【０００４】
また、特許文献１中の図５５に参照されるように、ｐ＋型半導体領域から十分離れた位置の断面での電界強度分布において、別の空乏層の鉛直方向幅をｘ、誘電体層の厚さをｔ０とし、ｎ−型半導体層の上面を横軸の原点に対応させると、上記断面における全電圧降下Ｖは、以下の式（３）で表される。
Ｖ＝ｑ・Ｎ／（ε２・ε０）×（ｘ２／２＋ε２・ｔ０・ｘ／ε３）・・・（３）
ただし、式（３）において、Ｎはｎ型半導体層の不純物濃度［ｃｍ−３］、ε０は真空の誘電率［Ｃ・Ｖ−１・ｃｍ−１］、ε２はｎ−型半導体層の比誘電率、ε３は誘電体層の比誘電率である。
式（３）より、全電圧降下量Ｖを等しく保ちながら誘電体層の厚さｔ０を厚くすると、別の空乏層の鉛直方向幅ｘが短くなることが分かる。これはＲＥＳＵＲＦ効果が弱くなることを意味する。
【０００５】
一方、ｎ−型半導体層とｐ＋型半導体領域との間のｐｎ接合での電界集中、およびｎ−型半導体層とｎ＋型半導体領域との界面での電界集中によるアバランシェ破壊が発生しない条件下では、半導体装置の耐圧は、最終的にはｎ＋型半導体領域の直下における、ｎ−型半導体層と誘電体層との界面での電界集中によるアバランシェ破壊で決定される。
このような条件が満足されるように半導体装置を構成するには、ｐ＋型半導体領域とｎ＋型半導体領域との距離を十分長く設定し、ｎ−型半導体層の厚さｄとその不純物濃度を最適化すればよい。
【０００６】
上記条件は、特許文献１中の図５６に参照されるように、ｎ−型半導体層と誘電体層との界面からｎ−型半導体層の表面にまで空乏化したときに、ｎ−型半導体層と誘電体層との界面での電界集中が丁度アバランシェ破壊条件を満たすことが一般的に知られている。この場合、空乏層は、ｎ＋型半導体領域に達し、ｎ−型半導体層の全体を空乏化している。
このような条件下での耐圧Ｖは、以下の式（４）で表される。
Ｖ＝Ｅｃｒ・（ｄ／２＋ε２・ｔ０／ε３）・・・（４）
ただし、式（４）において、Ｅｃｒはアバランシェ破壊を起こす臨界電界強度であり、ｎ＋型半導体領域の厚さは無視されているものとする。
【０００７】
上記特許文献１中の図５７に参照されるように、ｎ＋型半導体領域の直下の断面における垂直方向の電界強度分布において、ｎ−型半導体層と誘電体層との境界（原点から電極側へ距離ｄの位置）における電界強度は、臨界電界強度Ｅｃｒに達している。
ｎ−型半導体層をシリコンで形成し、誘電体層をシリコン酸化膜で形成して、半導体装置の耐圧Ｖを計算する場合、一般的な値として、
ｄ＝４×１０−４、
ｔ０＝２×１０−４
を採用する。
【０００８】
また、臨界電界強度Ｅｃｒは、ｎ−型半導体層の厚さｄに影響されるが、この場合は、およそ、
Ｅｃｒ＝４×１０５
で表される。この臨界電界強度Ｅｃｒと、ε２（＝１１．７）、ε３（＝３．９）を上記式（４）に代入すると、耐圧Ｖは、以下の式（５）で表される。
Ｖ＝３２０Ｖ・・・（５）
よって、ｎ−型半導体層の厚さｄが１μｍ増加すると、以下の式（６）で表される電圧上昇ΔＶが得られる。
ΔＶ＝Ｅｃｒ×０．５×１０−４＝２０［Ｖ］・・・（６）
また、誘電体層の厚さｔ０が１μｍ増加すると、以下の式（７）で表される電圧上昇ΔＶが得られる。
ΔＶ＝Ｅｃｒ×１１．７×１０−４／３．９＝１２０［Ｖ］・・・（７）
【０００９】
式（６）、（７）の結果から明らかなように、ｎ−型半導体層よりも誘電体層を厚く設定することによる耐圧上昇のほうが大きく、耐圧を上昇させるためには、誘電体層を厚く設定することが効果的であることが分かる。
しかも、ｎ−型半導体層を厚く設定すると、絶縁膜を形成するためには、より深いトレンチエッチング技術が必要となり、新たな技術開発を必要とするので好ましくない。
しかし、誘電体層の厚さｔ０を増大させると、上述のように、別の空乏層の伸びｘが小さくなり、ＲＥＳＵＲＦ効果が低減する。すなわち、ｐ＋型半導体領域とｎ−型半導体層との間のｐｎ接合での電界集中が増大し、このｐｎ接合でのアバランシェ破壊によって耐圧が制限されることになる。
【００１０】
【特許文献１】
特許第２７３９０１８号公報（同公報中の図５２〜図５７）
【００１１】
【発明が解決しようとする課題】
従来の誘電体分離型半導体装置は以上のように、誘電体層の厚さｔ０とｎ−型半導体層の厚さｄとに依存して半導体装置の耐圧が制限されるという問題点があった。
【００１２】
この発明は上記のような問題点を解決するためになされたもので、誘電体層の厚さと第１半導体層の厚さとに依存して半導体装置の耐圧が制限されることを防ぎつつ、高耐圧を実現した誘電体分離型半導体装置およびその製造方法を得ることを目的とする。
【００１３】
【課題を解決するための手段】
この発明に係る誘電体分離型半導体装置は、半導体基板と、半導体基板の第１主面の全域に隣接配置された主誘電体層と、半導体基板に対向して主誘電体層を挟むように主誘電体層の表面に配設された低不純物濃度の第１導電型の第１半導体層と、第１半導体層の表面に選択的に形成された高不純物濃度の第１導電型の第２半導体層と、第１半導体層の外周縁を間隔を介して取り囲むように配設された高不純物濃度の第２導電型の第３半導体層と、第３半導体層の外周縁を取り囲むように配設されたリング状絶縁膜と、第２半導体層の表面に接合配置された第１主電極と、第３半導体層の表面に接合配置された第２主電極と、半導体基板の第１主面に対向する第２主面に隣接配置された板状の裏面電極と、第２半導体層の直下に配設され且つ主誘電体層の第２主面に少なくとも一部が接合された第１の補助誘電体層とを備えたものである。
【００１４】
また、この発明に係る誘電体分離型半導体装置の製造方法は、誘電体分離基板上に形成された高耐圧横型デバイスであって、第１主電極と第１主電極を取り囲むように形成された第２主電極とを有するとともに、誘電体分離基板の裏面側に台座となる半導体基板を有する誘電体分離型半導体装置の製造方法において、第１主電極を含み且つ第１主電極から第２主電極までの距離の４０％以上の領域にわたって、半導体基板をＫＯＨエッチングによって除去するステップと、領域において第１の埋め込み絶縁膜を形成するステップと、領域において第１の埋め込み絶縁膜の直下に接する形で、第２の埋め込み絶縁膜を形成するステップとを備えたものである。
【００１５】
【発明の実施の形態】
実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１について詳細に説明する。
図１はこの発明の実施の形態１による誘電体分離型半導体装置１００を一部断面図で示す斜視図であり、図２は図１に示した誘電体分離型半導体装置１００の部分断面図である。
図１および図２において、誘電体分離型半導体１００は、半導体基板１と、ｎ−型半導体層２と、誘電体層３と、ｎ＋型半導体領域４と、ｐ＋型半導体領域５と、電極６、７と、裏面蒸着電極（以下、単に「裏面電極」という）８と、絶縁膜９、１１とを備えている。
【００１６】
半導体基板１の上面および下面には、それぞれ誘電体層３および裏面電極８が設けられている。
誘電体層３の上面には、ｎ−型半導体層２が設けられており、誘電体層３は、半導体基板１とｎ−型半導体層２とを誘電体分離している。
絶縁膜９は、ｎ−型半導体層２を所定範囲でリング状に区画している。
絶縁膜９により区画された所定範囲において、ｎ−型半導体層２の上面には、ｎ−型半導体層２よりも低い抵抗値のｎ＋型半導体領域４が形成され、また、ｎ＋型半導体領域４を取り囲むように、ｐ＋型半導体領域５が形成されている。
ｐ＋型半導体領域５は、ｎ−型半導体層２の上面内に選択的に形成されている。
【００１７】
ｎ＋型半導体領域４およびｐ＋型半導体領域５には、それぞれ、電極６、７が接続されており、電極６、７は、絶縁膜１１によって互いに絶縁されている。
この場合、電極６、７は、それぞれカソード電極およびアノード電極として機能するので、以下「カソード電極６」、「アノード電極７」と称する。
誘電体層３は、厚さが比較的薄い誘電体層からなる第１の領域３−１と、比較的厚い誘電体層からなる第２の領域３−２とに区分されている。
ｎ＋型半導体領域４は、第２の領域３−２の上方において、第２の領域３−２よりも狭い範囲で形成されている。
【００１８】
図３は図１および図２に示した誘電体分離型半導体装置１００の順方向耐圧の保持動作を説明するための断面図であり、図４は図３内のＡ−Ａ’線による断面での電界強度分布を示す説明図である。
図３においては、第１の領域（誘電体層）３−１の厚さｔ０と、第２の領域（誘電体層）３−２のエッジ３１と、ｎ−型半導体層２に関連した空乏層４１ａ、４１ｂと、空乏層４１ｂの厚さｘと、カソード電極６とアノード電極７との距離Ｌとが示されている。
【００１９】
図３において、アノード電極７および裏面電極８をいずれも接地電位（０Ｖ）に設定し、カソード電極６に正の電圧（＋Ｖ）を与えてこれを漸次増加させると、ｎ−型半導体層２とｐ＋型半導体領域５との間のｐｎ接合から空乏層４１ａが伸びる。
このとき、半導体基板１は、誘電体層３を介して、接地電位に固定されたフィールドプレートとして働くので、空乏層４１ａに加えて、ｎ−型半導体層２と誘電体層３との境界面から、ｎ−型半導体層２の上面に向かう方向に空乏層４１ｂが伸びる。
【００２０】
したがって、ＲＥＳＵＲＦ効果により、ｎ−型半導体層２とｐ＋型半導体領域５との間のｐｎ接合での電界は緩和される。
なお、電界集中を避けるために、誘電体層３−２のエッジ３１は、アノード・カソード電極の距離Ｌに対して、カソード側から４０％以上を目安とした位置に設定される。
図４は、ｐ＋型半導体領域５から十分に離れた位置（図３内のＡ−Ａ’線による断面）における電界強度の分布を示している。
図４において、横軸は裏面電極８側の位置、縦軸は電界強度を示しており、空乏層４１ｂの厚さ（伸び）ｘ、誘電体層３−１の厚さｔ０として、ｎ−型半導体層２の上面を横軸の原点に対応させている。
【００２１】
Ａ−Ａ’線による断面における全電圧降下Ｖは、従来の誘電体分離型半導体装置の場合と同様に、前述の式（３）で表される。
つまり、全電圧降下が等しくても、誘電体層３の厚さｔ０を厚く設定すると、空乏層４１ｂの伸びｘが短くなり、ＲＥＳＵＲＦ効果が低減する。
一方、ｎ−型半導体層２とｐ＋型半導体領域５との間のｐｎ接合での電界集中、および、ｎ−型半導体層２とｎ＋型半導体領域４との界面での電界集中によるアバランシェ破壊が発生しない条件下においては、半導体装置１００の耐圧は、最終的には、ｎ＋型半導体領域４の直下におけるｎ−型半導体層２と誘電体層３−１との界面での電界集中によるアバランシェ破壊で決定される。
【００２２】
このような条件が満足されるように半導体装置１００を構成するためには、ｐ＋型半導体領域５とｎ＋型半導体領域４との距離Ｌを十分長く設定し、ｎ−型半導体層２の厚さｄとその不純物濃度Ｎとを最適化すればよい。
たとえば、耐圧６００Ｖを想定すると、距離Ｌは、７０μｍ〜１００μｍ程度に設計することができる。
図５は上記条件下における誘電体層分離半導体装置１００の順方向耐圧の保持動作を説明するための断面図である。
上記条件は、「ｎ−型半導体層２と誘電体層３−１との界面からｎ−型半導体層２の表面にまで空乏化したときに、ｎ−型半導体層２と誘電体層３−１との界面での電界集中が丁度アバランシェ条件を満たす状態」を意味することが一般的に知られている。
【００２３】
図５において、空乏層４１ｂは、ｎ＋型半導体領域４に達し、ｎ−型半導体層２の全体が空乏化していることが示されている。
このような条件での耐圧Ｖは、ｎ＋型半導体領域４の直下（すなわち、図５内のＢ−Ｂ’線による断面）における全電圧降下で示され、以下の式（８）のように表される。
Ｖ＝Ｅｃｒ・（ｄ／２＋ε２・ｔ１／ε３）・・・（８）
ただし、式（８）において、ｔ１は第１の誘電体層３−１に第２の誘電体層３−２を加えた厚さ〔ｃｍ〕であり、ｎ＋型半導体領域４の厚さは無視されているものとする。
なお、式（８）は、前述の式（４）中の厚さｔ０を、厚さｔ１で置き換えたものに等しい。
【００２４】
図６はＢ−Ｂ’線による断面での電界強度分布を示す説明図である。
図６において、ｎ−型半導体層２と誘電体層３との境界（原点から電極８側へ距離ｄの位置）における電界強度は、臨界電界強度Ｅｃｒに達している。
すなわち、前述の式（３）と上記式（８）とから分かるように、第１の誘電体領域３−１において厚さｔ０を比較的薄く設定して、ＲＥＳＵＲＦ効果を損なうことがないようにする一方で、第２の誘電体領域３−２の形成された範囲において誘電体層３の厚さｔ１を比較的厚く設定することにより、電圧降下を稼いで耐圧を従来の場合よりも向上させることができる。
【００２５】
次に、図７〜図１０に示す工程毎の断面図を参照しながら、この発明の実施の形態１による誘電体分離型半導体装置の製造方法について説明する。
図７〜図１０において、前述（図１〜図３、図５参照）と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
まず、図７において、半導体装置１００は、比較的薄い第１の誘電体領域が形成されたＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いて処理されたウエハプロセスが終了して、高圧デバイスが形成された状態にあるものとする。
【００２６】
この状態の半導体装置１００に対し、図７に示すように、半導体基板１の裏面側に絶縁膜マスク１０１（ＣＶＤ−酸化膜、ＣＶＤ−窒化膜、プラズマ−窒化膜など）を形成する。
絶縁膜マスク１０１は、半導体装置１００の表面側（ｎ−型半導体層２側）のパターンと整合するように形成されており、カソード電極６を取り囲むようにアライメントされている。図７においては、カソード電極６を取り囲む絶縁膜マスク１０１のうち、一方側の断面のみが示されている。
【００２７】
次に、図８に示すように、ＫＯＨエッチングによって、裏面側の絶縁膜マスク１０１に関連した開口部において、半導体基板１を除去して誘電体層３−１を露出させる。
この際、裏面側に露出した誘電体層３−１の占める領域は、カソード電極６を取り囲むように形成され、且つ、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側より少なくとも４０％以上が露出した状態である。
【００２８】
次に、図９に示すように、半導体基板１の裏面側全体にわたって、誘電体層３−２を形成する処理を実行する。この際、図９の処理工程は、具体的には以下のように実行される。
すなわち、比較的精度の低い第１のＰＶＳＱワニスと、比較的精度の高い第２のＰＶＳＱワニスとについて、順次、塗布工程とキュア工程とを施すことにより成膜する。
【００２９】
ここで、誘電体層３−２（第２の埋め込み絶縁膜）は、シリコーン系ポリマー、ポリイミド系ポリマー、ポリイミドシリコーン系ポリマー、ポリアリーレンエーテル系ポリマー、ビスベンゾシクロブテン系ポリマー、ポリキノリン系ポリマー、パーフルオロ炭化水素系ポリマー、フルオロカーボン系ポリマー、芳香族炭化水素系ポリマー、ボラジン系ポリマーおよび各ポリマーのハロゲン化物または重水素化物のうちの少なくとも１つから選択された硬化性ポリマーの硬化膜により形成される。
または、誘電体層３−２は、以下の一般式（１）で表されるシリコーン系ポリマーの硬化膜により形成される。
［Ｓｉ（Ｏ1/2）4］k・［Ｒ1Ｓｉ（Ｏ1/2）3］l・［Ｒ2Ｒ3Ｓｉ（Ｏ1/2）2］m・［Ｒ4Ｒ5Ｒ6ＳｉＯ1/2］n・・・（１）
【００３０】
ただし、一般式（１）において、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は、同一または異なるアリール基、水素基、脂肪族アルキル基、トリアルキルシリル基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。また、ｋ、ｌ、ｍ、ｎは、いずれも０以上の整数であり、２ｋ＋（３／２）ｌ＋ｍ＋（１／２）ｎは自然数であって、各ポリマーの重量平均分子量は５０以上である。さらに、分子末端基は、同一または異なるアリール基、水素基、脂肪族アルキル基、水酸基、トリアルキルシリル基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。
【００３１】
また、たとえば、第１および第２のＰＶＳＱワニスを構成するために、以下の一般式（２）で表されるポリマーを考慮する。
【数２】
2004200472.tif 000003
ただし、一般式（２）において、Ｒ１、Ｒ２は、同一または異なるアリール基、水素基、脂肪族アルキル基、水酸基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。また、Ｒ３、Ｒ４、Ｒ５、Ｒ６は、同一または異なる水素基、アリール基、脂肪族アルキル基、トリアルキルシリル基、水酸基、重水素基、重水素化アルキル基、フッ素基、フルオロアルキル基、または、不飽和結合を有する官能基である。さらに、ｎは整数であり、各ポリマーの重量平均分子量は５０以上である。
官能基Ｒ１、Ｒ２のうち、９５％はフェニル基であって、５％はビニル基である。また、官能基Ｒ３〜Ｒ６は、全て水素原子である。
【００３２】
一般式（２）のように表される重量平均分子量１５０ｋのシリコーンポリマー（Ａ樹脂）をアニソール溶媒中に溶解させ、固形分濃度が１０ｗｔ％になるように溶解させた第１のワニスと、固形分濃度が１５ｗｔ％になるように溶解させた第２のワニスとについて、順次、塗布工程とキュア工程とを施す。
具体的には、分子量１５０ｋのＰＶＳＱを１０ｗ％のアニソール溶液で形成した第１のワニスと、分子量１５０ｋのＰＶＳＱを１５ｗ％のアニソール溶液で形成した第２のワニスとを、順次、１００ｒｐｍ×５秒・３００ｒｐｍ×１０秒・５００ｒｐｍ×６０秒の塗布処理を施して形成される。また、この塗布処理の後に、３５０℃×１時間以後徐冷のキュア処理が施される。
これにより、半導体装置１００の裏面側開口領域において、成膜ムラが有効に抑制された誘電体層３−２を得ることができる。
また、滴下量を最適化することにより、膜厚を制御することもできる。
【００３３】
最後に、図１０に示すように、半導体装置１００の裏面全面をポリッシュ処理し、半導体基板１上に形成された誘電体層３−２を除去して、金属蒸着層（たとえば、Ｔｉ／Ｎｉ／Ａｕの３層蒸着など）からなる裏面電極８を形成する。
この結果、誘電体分離型半導体装置１００の誘電体層３−１、３−２は、耐圧が決定されるべき第１の領域（誘電体層３−１の厚さｔ０）においては、大きな電圧降下を負担し、ＲＥＳＵＲＦ効果に影響を与える第２の領域（誘電体層３−２の厚さｔ１）においては、第１の半導体層と第３の半導体層との間の電界集中を緩和することができ、上記電気特性効果を実現することができる。
【００３４】
したがって、ＲＥＳＵＲＦ効果を損なうことなく、誘電体分離型半導体装置１００の耐圧を向上させることができ、また、誘電体分離型半導体装置１００の構造を容易に実現するための製造方法を提供することができる。
また、基本的にＳＯＩ層の構造を変更することなく、主誘電体層３−１と補助誘電体層３−２との膜厚および誘電率を最適化することにより、主耐圧の大幅な向上を実現することができる。
また、他の特性（たとえば、オン電流値、閾値電圧など）には、悪影響をおよぼすことがないので、耐圧と他の特性とのトレードオフ関係が解消されることにより、容易に設計することができる。
また、補助誘電体層３−２を４０％以上の領域に配設することにより、耐圧を安定させるうえで、必要十分な補助誘電体層３−２の形成範囲を指定することができる。すなわち、不必要に補助誘電体層３−２の形成部分を拡大して、デバイスの機械的強度を低下させるおそれが全くない。
また、補助誘電体層３−２は、底部を有する筒状（すり鉢状）をなしており、主誘電体層３−１と半導体基板１との両方に接合するので、接着強度を向上させることができ、ひいては、耐圧特性の安定化および庁寿命化を実現することができる。特に、補助誘電体層３−２をＰＶＳＱで成膜形成した場合には、主誘電体層３−１と半導体基板１との境界領域でのクラック発生を防止して、機械的且つ電気的に安定した誘電体層を形成することができる。
さらに、ＰＶＳＱで成膜した場合には、製造上の利点として、膜厚制御の容易性を発揮させることができる。
【００３５】
実施の形態２．
なお、上記実施の形態１では、図７に示す半導体装置１００の形成工程について言及しなかったが、活性層基板の両面に誘電体層３−１を形成しておき、活性層基板の主面に窒素を注入した後、台座シリコンからなる半導体基板１を貼り合わせ、さらに電極パターンを形成して半導体装置１００を構成してもよい。
以下、図１１〜図１３に示す工程毎の断面図を参照しながら、活性層基板に窒素注入後に台座シリコン基板を貼り合わせたこの発明の実施の形態２による誘電体分離型半導体装置１００の製造方法について説明する。
図１１〜図１３において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００３６】
まず、図１１に示すように、貼り合わせＳＯＩ基板を作製する前の活性層基板２１の両面に、酸化膜による誘電体層３−１を形成しておき、後述の半導体基板１が貼り合わせられる側の主面に対して、窒素（Ｎ）１０２を注入する（矢印参照）。
続いて、図１２に示すように、活性層基板２１の窒素注入側の主面に対して、台座シリコンからなる半導体基板１を貼り合わせる。
【００３７】
この際、たとえば１２００℃以上の十分高温のアニール処理を行うことによって、活性層基板２１の主面（窒素注入領域）を窒化酸化膜層３−３として安定化させた後、活性層基板２１の他方の主面を研磨することにより、活性層基板２１を所望の厚さに制御する工程を加味する。
これにより、図１２に示すように、活性層基板２１と半導体基板１とが貼り合わせられたＳＯＩ基板が製造される。
【００３８】
以下、図１２のＳＯＩ基板に対して、前述の実施の形態１と同様のウエハプロセスを適用し、図１３に示すように、活性層基板２１内に高耐圧デバイスをはじめとする各種デバイスを形成したうえで、裏面側をＫＯＨエッチングによって開口する。
この際、窒化酸化膜層３−３からなる埋め込み誘電体層が存在しているので、酸化膜による誘電体層３−１がＫＯＨエッチングによって目減りすることを防止することができる。たとえば、３０％のＫＯＨ溶液を用いて雰囲気温度６０℃の条件下で半導体基板１のエッチングを行う際、シリコン、酸化膜、窒化酸化膜に対するエッチングレートは、それぞれ、４０μｍ／時間、０．１３μｍ／時間、０．０１μｍ／時間であることから、その効果を推し量ることができる。
【００３９】
なお、前述の実施の形態１でも述べたように、半導体基板１のストレスを緩和する目的に鑑みて、誘電体層３−１を比較的薄く設定する方が望ましく、また、ＫＯＨエッチングムラなどによる膜減りを極力防止する必要があることは言うまでもない。
このようにして、誘電体層３−１および窒化酸化膜層３−３が目減りすることなく露出された後は、続いて、前述（図１０参照）と同様の処理工程を実行することにより、図１３に示すような高耐圧デバイスが製造される。
したがって、前述と同様の電気特性効果を実現することができる。
また、別の補助誘電体層３−３を形成することにより、製造途中で発生する主誘電体層３−１の膜厚変化を抑制することができ、設計通りの膜厚を実現して目標値の耐圧特性を保持することができる。
【００４０】
実施の形態３．
なお、上記実施の形態２では、活性層基板２１に対して窒素注入した後、半導体基板１を貼り合わせたが、半導体基板１に対して熱窒化膜またはＣＶＤ窒化膜による誘電体層を形成した後、活性層基板２１を貼り合わせてもよい。
以下、図１４〜図１６に示す工程毎の断面図を参照しながら、半導体基板１に熱窒化膜またはＣＶＤ窒化膜（誘電体層）を形成した後、活性層基板２１を貼り合わせたこの発明の実施の形態３による誘電体分離型半導体装置１００の製造方法について説明する。
図１４〜図１６において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００４１】
まず、図１４に示すように、貼り合わせＳＯＩ基板を作製する前の台座シリコンからなる半導体基板１の両面に熱窒化膜またはＣＶＤ窒化膜による誘電体層３−４を形成する。
続いて、図１５に示すように、図１４の半導体基板１と、あらかじめ酸化膜による誘電体層３−１が形成された活性層基板２１の主面とを貼り合わせて、一体化する。
この際、活性層基板２１の他の主面を研磨して、活性層基板２１を所望の厚さに制御する工程を加味することにより、図１５に示すＳＯＩ基板が製造される。
【００４２】
最後に、図１５のＳＯＩ基板に対して、前述の実施の形態１と同様のウエハプロセスを適用することにより、図１６に示すように、耐圧デバイスをはじめとする各種デバイスを形成したうえで、裏面側をＫＯＨエッチングによって開口し、半導体装置１００を構成する。
この際、窒化膜によって形成される誘電体層３−４により、埋め込み誘電体層が存在するので、前述の実施の形態２と同様に、酸化膜による誘電体層３−１がＫＯＨエッチングによって目減りすることを防止することができる。
このようにして、誘電体層３−１および３−４が目減りすることなく露出された後は、続いて、前述（図１０参照）と同様の処理工程を実行することにより、図１６に示すような高耐圧デバイスが製造される。
したがって、前述と同様の電気特性効果を実現することができる。
また、熱窒化膜またはＣＶＤ窒化膜からなる別の補助誘電体層３−４を形成することにより、前述と同様に、製造途中で発生する主誘電体層３−１の膜厚変化を抑制し、設計通りの膜厚を実現して目標値の耐圧特性を保持することができる。
【００４３】
実施の形態４．
なお、上記実施の形態１〜３では、半導体装置１００の裏面側の半導体基板１を除去して、すり鉢状の開口部を形成したが、高速シリコンドライエッチング処理を施して、側面が垂直な円筒状の開口部を形成してもよい。
以下、前述の図７とともに、図１７〜図１９に示す工程毎の断面図を参照しながら、半導体基板１に底部を有する筒状の開口部を形成したこの発明の実施の形態４による誘電体分離型半導体装置１００の製造方法について説明する。
図１７〜図１９において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００４４】
まず、半導体装置１００は、図７のように、絶縁膜マスク１０１が半導体装置１の裏面に形成され、且つ絶縁膜マスク１０１の開口領域が電極６を取り囲むように形成されているものとする。また、後述する開口領域の占める範囲は、前述のように、カソード電極６とアノード電極７との距離Ｌ（図８参照）に対して、カソード電極６側から少なくとも４０％以上が露出した状態にあるものとする。次に、図１７内の矢印１０５で示すように、半導体基板１の裏面側から、高速シリコンドライエッチング処理を施し、台座基板となる半導体基板１の開口領域を除去する。
【００４５】
続いて、図１８に示すように、スプレー塗布機１０３（または、マイクロノズルによるスキャン塗布法）を用いて、開口部および開口部の近傍領域に対して、選択的にＡ樹脂膜からなる誘電体層３−２を成膜する。
この際、スプレー塗布機１０３による塗布領域１０４（矢印参照）の広さは、マスク開口領域幅（１００μｍ〜３００μｍ）の５倍以下を目安として設定される。また、誘電体層３−２が塗布された後は、前述の実施の形態１と同様に、キュア工程が施される。
その後、図１９に示すように、半導体基板１の裏面を研磨して、半導体基板１の主面上に形成された絶縁膜マスク１０１および誘電体層（Ａ樹脂膜）３−２を除去し、改めて裏面全体に蒸着された裏面電極８を形成する。
このように、半導体装置１００の裏面側に、底部を有する筒状の開口部を形成した場合も、前述と同様の電気特性効果を実現することができる。
また、前述と同様に、補助誘電体層３−２を形成することにより、製造途中で発生する主誘電体層の膜厚変化を抑制し、設計通りの膜厚を実現して目標値の耐圧特性を保持することができる。
【００４６】
実施の形態５．
なお、上記実施の形態４では、開口部の形成後に半導体基板１の裏面を研磨したが、開口部の形成前に高エネルギーイオンを照射して、半導体基板１内にシリコン結晶の破壊領域を剥離層として形成し、開口部の形成後に裏面側を剥離可能に構成してもよい。
以下、前述の図７および図１７とともに、図２０〜図２２に示す工程毎の断面図を参照しながら、半導体基板１内に剥離層を形成した後に開口部を形成して裏面側を剥離可能に構成したこの発明の実施の形態５による誘電体分離型半導体装置１００の製造方法について説明する。
図２０〜図２２において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００４７】
まず、絶縁膜マスク１０１が形成される前に、図２０に示すように、半導体装置１００の裏面側から、高エネルギーイオン（たとえば、水素Ｈなど）１０６を照射して、半導体基板１の一定深さの領域にシリコンの結晶性が破壊された結晶破壊層１０７を形成する。
続いて、図７のように、半導体装置１００の裏面に絶縁膜マスク１０１を形成する。この際、前述と同様に、絶縁膜マスク１０１の開口領域は、電極６を取り囲むように形成され、且つ開口領域の占める範囲は、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態にある。
【００４８】
次に、図１７のように、半導体基板１の裏面側から高速シリコンドライエッチング処理を施して半導体基板１の開口領域を除去する。
続いて、図２１に示すように、スプレー塗布機１０３を用いて、開口部および開口部の近傍領域に対して、選択的にＡ樹脂膜からなる誘電体層３−２を成膜する。この際、スプレー塗布機１０３による塗布領域１０４の広さは、マスク開口領域幅（１００μｍ〜３００μｍ）の５倍以下を目安とする。また、誘電体層３−２の塗布後は、前述のキュア工程が施される。
【００４９】
その後、図２２に示すように、結晶破壊層１０７を剥離面として、裏面側領域１０８を一括剥離することにより、半導体基板（台座基板）１の主面上に形成された絶縁膜マスク１０１と誘電体層（Ａ樹脂膜）３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
【００５０】
実施の形態６．
なお、上記実施の形態５では、半導体装置１００の裏面側から高エネルギーイオン１０６を照射して結晶破壊層１０７を形成したが、半導体基板内の埋め込み絶縁膜（誘電体層）３−１に間引き領域を設け、半導体装置１００の表面側から陽極化成電流を通電することにより、結晶破壊層１０７に代わる多孔質シリコン層を半導体基板内に形成してもよい。
【００５１】
以下、前述の図７および図１７とともに、図２３〜図２５に示す工程毎の断面図を参照しながら、半導体基板１０９内に多孔質シリコン層１１２を剥離層として形成したこの発明の実施の形態６による誘電体分離型半導体装置１００の製造方法について説明する。
図２０〜図２２において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
なお、半導体基板１０９は、前述の半導体基板１に対応しており、Ｐ型基板により構成されている。
【００５２】
まず、図２３に示すように、半導体基板１０９を台座としたＳＯＩ基板において、あらかじめ半導体装置１００内の埋め込み絶縁膜（誘電体層）３−１の一部には、間引きされた領域が設けられている。また、誘電体層３−１の間引き領域を介して半導体基板１０９と接触するＰ型活性領域１１０は、トレンチ分離領域（絶縁膜）９によって取り囲まれており、ｎ−型半導体層（ＳＯＩ活性層）２から分離されている。
また、図２３において、ＳＯＩ基板は、ウエハプロセスが施され、主にＳＯＩ活性層２上に半導体デバイスが形成された後、Ｐ型活性領域１１０から半導体基板１０９に向けて陽極化成電流１１１（矢印参照）が通電される。これにより、半導体基板１０９の裏面側の主面上には、剥離層（後述する）となる多孔質シリコン層１１２が形成される。
【００５３】
次に、多孔質シリコン層１１２上に、図７のように、カソード電極６を取り囲むように絶縁膜マスク１０１を形成する。この際、前述と同様に、絶縁膜マスク１０１の開口領域の占める範囲は、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態となるように設定される。
続いて、図１７のように、半導体基板１０９の裏面側から高速シリコンドライエッチング処理を施して半導体基板１０９を除去する。
【００５４】
次に、図２４に示すように、スプレー塗布機１０３を用いて、開口部および開口部の近傍領域に対して、選択的にＡ樹脂膜３−２を成膜する。
この際、スプレー塗布機１０３によるＡ樹脂膜３−２の塗布領域１０４の広さは、マスク開口領域幅（１００μｍ〜３００μｍ）の５倍以下を目安とする。まら、Ａ樹脂膜３−２の塗布後は、前述と同様のキュア工程が施される。
【００５５】
その後、図２４に示すように、多孔質シリコン層１１２を剥離面として、半導体基板１０９の裏面側領域を一括剥離することにより、半導体基板１０９の主面上に形成された絶縁膜マスク１０１およびＡ樹脂膜３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
【００５６】
実施の形態７．
なお、上記実施の形態５（図２０〜図２２）では、開口部の形成後にスプレー塗布機１０３を用いて誘電体層（Ａ樹脂膜）３−２を成膜したが、高速ＣＶＤデポジット処理を施すことにより、厚膜ＣＶＤ酸化膜からなる誘電体層３−２を成膜してもよい。
以下、前述の図７および図１７とともに、図２６〜図２８に示す工程毎の断面図を参照しながら、半導体基板１の開口部および開口部近傍に高速ＣＶＤデポジット処理によるＣＶＤ酸化膜（誘電体層）３−２を成膜したこの発明の実施の形態７による誘電体分離型半導体装置１００の製造方法について説明する。
図２６〜図２８は前述の図２０〜図２２に対応しており、図２６〜図２８において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００５７】
まず、図２６に示すように、半導体装置１００の裏面側から高エネルギーイオン（たとえば、水素Ｈなど）１０６を照射して、半導体基板１の一定深さの領域に結晶破壊層１０７を形成する。
続いて、図７のように、半導体装置１００の裏面にカソード電極６を取り囲むように絶縁膜マスク１０１を形成し、絶縁膜マスク１０１の開口領域が占める領域を、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態とする。
【００５８】
次に、前述の図１７のように、半導体装置１００の裏面側から高速シリコンドライエッチング処理を施して半導体基板１を除去し、開口部を形成する。
続いて、図２７に示すように、高速ＣＶＤデポジット処理により、厚膜ＣＶＤ酸化膜からなる誘電体層３−２を形成する。
その後、図２８に示すように、結晶破壊層１０７を剥離面として、裏面側領域１０８を一括剥離することにより、半導体基板１の主面上に形成された絶縁膜マスク１０１およびＣＶＤ酸化膜（誘電体層）３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
【００５９】
実施の形態８．
なお、上記実施の形態６（図２３〜図２５）では、開口部の形成後にスプレー塗布機１０３を用いて誘電体層（Ａ樹脂膜）３−２を成膜したが、高速ＣＶＤデポジット処理を施すことにより、厚膜ＣＶＤ酸化膜からなる誘電体層３−２を成膜してもよい。
以下、前述の図７および図１７とともに、図２９〜図３１に示す工程毎の断面図を参照しながら、半導体基板１０９の開口部および開口部近傍に高速ＣＶＤデポジット処理によるＣＶＤ酸化膜（誘電体層）３−２を成膜したこの発明の実施の形態８による誘電体分離型半導体装置１００の製造方法について説明する。
図２９〜図３１は前述の図２３〜図２５に対応しており、図２９〜図３１において、前述と同様のものについては、それぞれ前述と同一符号を付して詳述を省略する。
【００６０】
まず、図２９において、Ｐ型の半導体基板１０９を台座としたＳＯＩ基板は、あらかじめ埋め込み絶縁膜（誘電体層）３−１の一部が間引きされた領域を有し、この間引き領域を介して半導体基板１０９と接触するＰ型活性領域１１０は、トレンチ分離領域９によって取り囲まれている。
図２９のＳＯＩ基板は、ウエハプロセスが施され、主にｎ−型半導体層（ＳＯＩ活性層）２上に半導体デバイスが形成された後、Ｐ型活性領域１１０から半導体基板１０９に向けて陽極化成電流１１１が通電されることにより、半導体基板１０９の主面上に多孔質シリコン層１１２が形成されている。
【００６１】
次に、多孔質シリコン層１１２上に、図７のようにカソード電極６を取り囲むように絶縁膜マスク１０１を形成し、絶縁膜マスク１０１の開口領域の占める領域を、カソード電極６とアノード電極７との距離Ｌに対してカソード電極６側から少なくとも４０％以上が露出した状態とする。
次に、前述の図１７のように、半導体装置１００の裏面側から高速シリコンドライエッチング処理を施して半導体基板１０９を除去する。
続いて、図３０に示すように、高速ＣＶＤデポジットにより厚膜ＣＶＤ酸化膜からなる誘電体層３−２を成膜する。
【００６２】
最後に、図３１に示すように、多孔質シリコン層１１２を剥離面として裏面側領域を一括剥離することにより、半導体基板１０９の主面上に形成された絶縁膜マスク１０１およびＣＶＤ酸化膜（誘電体層）３−２を除去し、さらにポリッシュ処理後、改めて裏面全体に蒸着された裏面電極８を形成する。
これにより、前述と同様の電気特性効果を実現することができる。
なお、以上の各実施の形態１〜８では、半導体装置１００として、ＳＯＩ−ダイオードへの適用を想定して説明したが、同様に、ＳＯＩ−ＭＯＳＦＥＴ、ＳＯＩ−ＩＧＢＴ、その他のＳＯＩ上に形成される高圧横型素子全般に対しても、同様に適用することができ、前述と同等の作用効果を奏し得ることは言うまでもない。
【００６３】
【発明の効果】
以上のように、この発明によれば、半導体基板と、半導体基板の第１主面の全域に隣接配置された主誘電体層と、半導体基板に対向して主誘電体層を挟むように主誘電体層の表面に配設された低不純物濃度の第１導電型の第１半導体層と、第１半導体層の表面に選択的に形成された高不純物濃度の第１導電型の第２半導体層と、第１半導体層の外周縁を間隔を介して取り囲むように配設された高不純物濃度の第２導電型の第３半導体層と、第３半導体層の外周縁を取り囲むように配設されたリング状絶縁膜と、第２半導体層の表面に接合配置された第１主電極と、第３半導体層の表面に接合配置された第２主電極と、半導体基板の第１主面に対向する第２主面に隣接配置された板状の裏面電極と、第２半導体層の直下に配設され且つ主誘電体層の第２主面に少なくとも一部が接合された補助誘電体層とを設けたので、ＲＥＳＵＲＦ効果を損なうことなく耐圧を向上させることのできる誘電体分離型半導体装置が得られる効果がある。
【００６４】
また、この発明によれば、誘電体分離基板上に形成された高耐圧横型デバイスであって、第１主電極と第１主電極を取り囲むように形成された第２主電極とを有するとともに、誘電体分離基板の裏面側に台座となる半導体基板を有する誘電体分離型半導体装置の製造方法において、第１主電極を含み且つ第１主電極から第２主電極までの距離の４０％以上の領域にわたって、半導体基板をＫＯＨエッチングによって除去するステップと、領域において第１の埋め込み絶縁膜を形成するステップと、領域において第１の埋め込み絶縁膜の直下に接する形で、第２の埋め込み絶縁膜を形成するステップとを設けたので、ＲＥＳＵＲＦ効果を損なうことなく耐圧を向上させることのできる誘電体分離型半導体装置の製造方法が得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による誘電体分離型半導体装置を一部断面図で示す斜視図である。
【図２】この発明の実施の形態１による誘電体分離型半導体装置を示す部分断面図である。
【図３】この発明の実施の形態１による誘電体分離型半導体装置の動作を説明するための断面図である。
【図４】図３内のＡ−Ａ’線による断面での電界強度分布を示す説明図である。
【図５】この発明の実施の形態１による耐圧条件下における誘電体分離型半導体装置の動作を説明するための断面図である。
【図６】図５内のＢ−Ｂ’線による断面での電界強度分布を示す説明図である。
【図７】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図８】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図９】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１０】この発明の実施の形態１による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１１】この発明の実施の形態２による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１２】この発明の実施の形態２による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１３】この発明の実施の形態２による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１４】この発明の実施の形態３による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１５】この発明の実施の形態３による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１６】この発明の実施の形態３による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１７】この発明の実施の形態４による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１８】この発明の実施の形態４による誘電体分離型半導体装置の製造方法を示す断面図である。
【図１９】この発明の実施の形態４による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２０】この発明の実施の形態５による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２１】この発明の実施の形態５による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２２】この発明の実施の形態５による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２３】この発明の実施の形態６による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２４】この発明の実施の形態６による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２５】この発明の実施の形態６による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２６】この発明の実施の形態７による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２７】この発明の実施の形態７による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２８】この発明の実施の形態７による誘電体分離型半導体装置の製造方法を示す断面図である。
【図２９】この発明の実施の形態８による誘電体分離型半導体装置の製造方法を示す断面図である。
【図３０】この発明の実施の形態８による誘電体分離型半導体装置の製造方法を示す断面図である。
【図３１】この発明の実施の形態８による誘電体分離型半導体装置の製造方法を示す断面図である。
【符号の説明】
１、１０９  半導体基板、２  ｎ−型半導体層、３  誘電体層、３−１  比較的薄い第１の領域（誘電体層）、３−２  比較的厚い第２の領域（誘電体層）、３−３  窒化酸化膜による比較的薄い第３の領域（窒化酸化膜層）、３−４  熱窒化膜またはＣＶＤ窒化膜による比較的薄い第４の領域（誘電体層）、４  ｎ＋型半導体領域、５  ｐ＋型半導体領域、６  カソード電極、７  アノード電極、８  裏面電極、９  リング状絶縁膜、１１  絶縁膜、２１  活性層基板、１００半導体装置、１０１  絶縁膜マスク、１０２  窒素（Ｎ注入処理）、１０３  スプレー塗布機、１０４  塗布領域、１０５  高速シリコンドライエッチング処理、１０６  高エネルギーイオン、１０７  結晶破壊層、１１０  Ｐ型活性領域、１１１  陽極化成電流、１１２  多孔質シリコン領域。
【図１】
2004200472.tif 000005
【図２】
2004200472.tif 000006
【図３】
2004200472.tif 000007
【図４】
2004200472.tif 000008
【図５】
2004200472.tif 000009
【図６】
2004200472.tif 000010
【図７】
2004200472.tif 000011
【図８】
2004200472.tif 000012
【図９】
2004200472.tif 000013
【図１０】
2004200472.tif 000014
【図１１】
2004200472.tif 000015
【図１２】
2004200472.tif 000016
【図１３】
2004200472.tif 000017
【図１４】
2004200472.tif 000018
【図１５】
2004200472.tif 000019
【図１６】
2004200472.tif 000020
【図１７】
2004200472.tif 000021
【図１８】
2004200472.tif 000022
【図１９】
2004200472.tif 000023
【図２０】
2004200472.tif 000024
【図２１】
2004200472.tif 000025
【図２２】
2004200472.tif 000026
【図２３】
2004200472.tif 000027
【図２４】
2004200472.tif 000028
【図２５】
2004200472.tif 000029
【図２６】
2004200472.tif 000030
【図２７】
2004200472.tif 000031
【図２８】
2004200472.tif 000032
【図２９】
2004200472.tif 000033
【図３０】
2004200472.tif 000034
【図３１】
2004200472.tif 000035