(57)【要約】【課題】１０Ｇｂ／ｓのビットレートで光信号を出力する光素子モジュールについて、高温動作時の光素子の緩和振動周波数による光出力波形への影響を低減させる光素子モジュールが望まれていた。【解決手段】光素子と、変調信号を伝送する信号伝送線路と、信号伝送線路に一端が接続された第１の抵抗と、一端が上記第１の抵抗の他端に接続され、他端が上記光素子に接続されたインダクタと、第１の抵抗の他端と上記光素子に対して、インダクタと並列に接続されたキャパシタと、インダクタに並列接続されると共に、キャパシタに直列接続された第２の抵抗とで、光素子モジュールを構成した。【選択図】        図７
2004179204.tif 000002
【特許請求の範囲】
【請求項１】
光素子と、
変調信号を伝送する信号伝送線路と、
上記信号伝送線路に一端が接続された第１の抵抗と、
一端が上記第１の抵抗の他端に接続され、他端が上記光素子に接続されたインダクタと、
上記第１の抵抗の他端と上記光素子に対して、上記インダクタと並列に接続されたキャパシタと、
上記インダクタに並列接続されると共に、上記キャパシタに直列接続された第２の抵抗と、
を備えた光素子モジュール。
【請求項２】
上記第１の抵抗の他端側で上記インダクタと上記キャパシタの接続部に並列に接続され、バイアス信号を伝送するバイアス回路を備えたことを特徴とする請求項１記載の光素子モジュール。
【請求項３】
上記第１の抵抗の抵抗値は、上記信号伝送線路の特性インピーダンス以下であって、上記光素子のインピーダンスよりも大きいことを特徴とする請求項１又は請求項２に記載の光素子モジュール。
【請求項４】
上記キャパシタ、インダクタ、および第２の抵抗で構成されるフィルタ回路の共振周波数が、上記光素子の緩和振動周波数のピークよりも高い周波数領域に有ることを特徴とする請求項１〜３に記載の光素子モジュール。
【請求項５】
上記変調信号のビットレートは１０Ｇｂ／ｓであって、上記光素子の緩和振動周波数が８ＧＨｚ〜１３ＧＨｚ帯に存在することを特徴とする請求項１〜３に記載の光素子モジュール。
【請求項６】
上記第１の抵抗の他端に接続される第１のストリップ導体、上記第２の抵抗の一端に接続されるとともに上記光素子の一方の電極に接続される第２のストリップ導体、および、上記光素子の他方の電極に接続され接地された第３のストリップ導体とを、上面に有した基板を備え、
上記キャパシタは一対の電極を有し、上記第１のストリップ導体に一方の電極が接続され、上記第２の抵抗の他端に他方の電極が接続されるとともに、
上記インダクタは、上記第１のストリップ導体に一端が接続され、上記第２のストリップ導体に他端が接続される
ことを特徴とする請求項１〜３に記載の光素子モジュール。
【請求項７】
上記第１の抵抗の他端に接続されるとともに上記第１の抵抗の一端に接続される第１のストリップ導体、上記光素子の一方の電極に接続される第２のストリップ導体、および、上記光素子の他方の電極に接続され接地された第３のストリップ導体、を上面に有した基板を備え、
上記キャパシタは、上記第２の抵抗の他端に一方の電極が接続され、上記第２のストリップ導体に他方の電極が接続され、
上記インダクタは、上記第１のストリップ導体に一端が接続され、上記第２のストリップ導体に他端が接続される
ことを特徴とする請求項１〜３に記載の光素子モジュール。
【請求項８】
光素子と、
変調電流を出力するドライバと、
上記ドライバの出力信号を伝送する信号伝送線路と、
上記信号伝送線路に一端が接続された第１の抵抗と、
一端が上記第１の抵抗の他端に接続され、他端が上記光素子に接続されたインダクタと、
上記第１の抵抗の他端と上記光素子に対して、上記インダクタと並列に接続されたキャパシタと、
上記インダクタに並列接続されると共に、上記キャパシタに直列接続された第２の抵抗と、
上記第１、第２の抵抗、キャパシタ、インダクタ、および光素子を載置した基板と、
上記光素子の出力光が通過する光学部品と、
上記基板、および上記光学部品を収納したパッケージと、
を備えた光素子モジュール。
【請求項９】
光素子と、
変調信号を伝送する信号伝送線路と、
上記信号伝送線路に一端が接続された第１の抵抗と、
一端が上記第１の抵抗の他端に接続され、他端が上記光素子に接続されたインダクタ、上記第１の抵抗の他端と上記光素子に対して上記インダクタと並列に接続されたキャパシタ、および上記キャパシタと直列に接続された第２の抵抗とを有したフィルタ回路とを備え、
上記フィルタ回路は、上記光素子の小信号通過特性のピークを打ち消すように動作することを特徴とする光素子モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光素子が搭載され、光信号を出力する光素子モジュールに関するものである。
【０００２】
【従来の技術】
光ファイバ通信の分野では、近年１０Ｇｂ／ｓの光信号を送信する光素子モジュールが開発されており、光信号の伝送速度の高速化が進められている。この種の光素子モジュールでは、光出力波形の品質向上が求められ、例えばＩＴＵ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｕｎｉｏｎ）国際規格に制定されたＯＣ−１９２／ＳＴＭ−６４のアイマスク規定等で、光出力波形の品質規定が設定されている。
【０００３】
この種の光素子モジュールの光出力波形を劣化させる要因として、光出力波形の立ち上がり時に過度特性としてオーバーシュートや振動特性が生じ、伝送品質に大きく影響することが知られている（例えば、特許文献１参照）。特許文献１には、抵抗とコンデンサによるフィルタ回路を、半導体レーザのカソードと接地間に直列に接続して、光出力波形に現れるオーバーシュートを防止できることが記載されている。
【０００４】
【特許文献１】
特開平７−３８１８５号公報（第４〜第５頁、および第２図）
【０００５】
一方、近年、光素子としてレーザダイオードを搭載し、光素子モジュール内部にペルチェのような冷却素子を収納せずに、光素子を非冷却で動作させる光素子モジュールが販売されている。このような光素子モジュールはペルチェがないことにより、比較的安価に製造することができる。このため、現在、１０Ｇｂ／ｓ以上の高速なビットレートで信号伝送を行う光素子モジュールに関しても、非冷却で動作可能なモジュールの開発が進められている（例えば、特許文献２参照）。
【０００６】
【特許文献２】
特開２００１−１９６６８２号公報（第１〜第２頁、および第２図）
【０００７】
【発明が解決しようとする課題】
ところが、７０℃以上（例えば８０℃）の高温度で動作し、１０Ｇｂ／ｓのビットレートで光信号を出力できるレーザダイオードを用いて、光素子モジュールを構成したところ、レーザダイオードの緩和振動周波数が低域側に下がるような現象を起こすことが、発明者らの実験によって明らかになった。この現象によって、１０ＧＨｚ近辺に緩和振動周波数のピークを生じ、ベッセルフィルタ通過後の光波形のオーバシュート量が大きくなるということが問題となった。また、このオーバーシュートの増大に伴って、光出力波形のアイマスクの品質を示すアイマスク規定が満足されず、光出力波形の品質が劣化するという問題も生じた。このため、光素子を高温で動作させても光出力波形が劣化しない光素子モジュールの実現が望まれていた。
【０００８】
この発明は、上述のような課題を解決するためになされたもので、光素子の緩和振動周波数による光出力波形への影響を低減させる光素子モジュールを得るものである。
【０００９】
【課題を解決するための手段】
この発明に係る光素子モジュールにおいては、光素子、変調信号を伝送する信号伝送線路、および信号伝送線路に一端が接続された第１の抵抗を備えている。この第１の抵抗の他端は、他端が光素子に接続されたインダクタの一端に接続される。第１の抵抗の他端と光素子に対して、インダクタと並列にキャパシタが接続される。さらに、第２の抵抗がインダクタに並列接続されると共に、キャパシタに対して直列接続される。
（これによって、上記光素子の小信号通過特性のピークを打ち消すように動作し、光素子の緩和振動周波数による光出力波形への影響が低減できる。）
【００１０】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１による光素子モジュールの構成を示す斜視図である。図には上蓋の一部分のみを図示し、上蓋の他の部分は説明の都合上省略している。また、図２は光素子モジュールの上蓋を外した状態を示す上面図である。図３は光素子モジュールのＩ−Ｉ断面図であり、図４（ａ）は光素子モジュールのＩＩ−ＩＩ断面図である。図４（ｂ）は光素子モジュールのＩＩＩ−ＩＩＩ断面図である。
【００１１】
図において、光素子モジュール１はパッケージ３を構造体として構成される。パッケージ３の前面を成す側壁３ａは光ファイバ５に接続されて、光ファイバ５から１０Ｇｂ／ｓのビットレートの光信号が送出される。キャリア７はパッケージ３の内部に収納され、パッケージ３の底面３ｃの内側底面に半田付けで接合される。金属製の上蓋９はパッケージ３の上面３ｂにシーム溶接で接合されて、パッケージ３の開口を塞ぎ、パッケージ３内部が気密封止される。
この実施の形態では、キャリア７とパッケージ３の底面との間には、ペルチェのような冷却素子を設けていない。
【００１２】
パッケージ３はアルミナ等のセラミックで構成され、底面３ｃと、底面３ｃの周囲に立設された４つの側壁（３ａ、３ｄ、３ｅ、３ｆ）を有する。パッケージ３の上面には、図示しないロの字形状の金属製のシールリングが接合されている。
なお、パッケージ３を低価格にするために、パッケージの基本構造を鉄−ニッケル−コバルト合金（コバール）で構成しても良い。この場合、パッケージの内外で気密を保持したまま信号伝送するフィードスルーや、パッケージ内で信号伝送を行うセラミック基板を、パッケージの側面や底面に嵌合させる構造とするのが良い。キャリア７は、銅タングステン（ＣｕＷ）のような熱伝導率の高い金属を素材とするのが好ましい。キャリア７の表面はニッケルを素地とした金メッキが施されている。
【００１３】
半導体レーザ（光素子）１１は素子基板１３の上面に搭載され、素子基板１３はキャリア７の上面に載置される。素子基板１３は窒化アルミ（ＡｌＮ）を素材とし、素子基板１３の下面は接地導体層が設けられてキャリア７の上面に半田付けで接続される。素子基板１３の詳細な構成については後述する。キャリア７の上面には、後述するコンデンサーが搭載された基板１４が載置される。素子基板１３の下面は接地導体が設けられてキャリア７の上面に半田付けで接続される。
【００１４】
ドライバ１５は、アルミナセラミック（Ａｌ２Ｏ３）を素材とする基板１７の上面に設置されて、基板１７がキャリア７の上面に載置される。基板１７の下面は接地導体が設けられてキャリア７の上面に半田付けで接続される。
伝送基板１９は、素子基板１３と基板１７間を接続できるように、伝送基板１９を中央として、素子基板１３、伝送基板１９、基板１７の順にＵ字形状を成すように配置される。伝送基板１９はアルミナセラミック（Ａｌ２Ｏ３）を素材とする。伝送基板１９の下面は接地導体が設けられてキャリア７の上面に半田付けで接続される。
【００１５】
伝送基板１９上には、後述する導体線路を外れた位置に、温度モニタ用のサーミスタ２０が設けられる。サーミスタ２０は温度モニタ信号を出力する。パッケージ３の後面の側壁３ｄには、側壁内側に突出して棚台２１が設けられる。棚台２１の設けられた側壁３ｄは、光ファイバ５の接続されたパッケージ３の壁面３ａと正対して配置される。
【００１６】
図３に示すように、側壁３ｄと棚台２１と底面３ｃは、階段形状を成すように一体に形成される。基板１７と棚台２１の間には基板２３が配置され、キャリア７上に載置される。基板２３上面には、導体線路６２ａ、６２ｂが設けられる（図２に示す）。導体線路６２ａ、６２ｂは、金を素材とする線径０．０２５ｍｍ程度のボンディングワイヤ（以下ワイヤ）で、夫々導体線路６１ａ、６１ｂに接続される。また、パッケージ３の側壁３ｅには、側壁内側に突出して段を成す棚台２５ａが設けられ、パッケージ３の側壁３ｆには、側壁内側に突出して段を成す棚台２５ｂが設けられる。側壁３ｆは側壁３ａに向かって右側に配置され、側壁３ｅは側壁３ａに向かって左側に配置される。
【００１７】
図４（ａ）に示すように、側壁３ｅと底面３ｃと棚台２５ａは階段形状を成すように一体に形成され、側壁３ｆと底面３ｃと棚台２５ｂは階段形状を成すように一体に形成されている。棚台２１、２５ａ、２５ｂは複数の誘電体が多層積層されて構成され、棚台２１、２５ａ、２５ｂの上面や内層には、後述する導体線路６１（６１ａ、６１ｂ）、導体線路７３、導体線路８１（８１ａ〜８１ｊ）や導体線路９５（９５ａ〜９５ｄ）が設けられて信号配線を構成する。また、棚台２１、２５ａ、２５ｂの内部には、上下方向（垂直方向）に信号伝送を行う、後述するビアホール７１（７１ａ〜７１ｐ）が適宜設けられている。棚台２５ａ上には、バイアス回路基板２７が載置される。バイアス回路基板２７の下面は接地導体層が設けられて、棚台２５ａの上面に設けられた導体層８１に半田付けで接続される。
【００１８】
ＰＤキャリア２９は、素子基板１３と基板１７の間に配置されて、その底面がキャリア７の上面に半田付けで接合される。ＰＤキャリア２９の側面にはモニタ用のフォトダイオード（ＰＤ）３１が接合され、ＰＤ３１の受光面が光素子１１の背面光を受光するように、ＰＤ３１と光素子１１の背面が正対して配置される。ＰＤキャリア２９はアルミナセラミックを積層して構成され、上面と側面に一対の電極が設けられて、ＰＤ３１の一対の電極（カソード、アノード）と夫々接続される。キャリア７の前面に、支柱７ａと支柱７ｂが立設している。レンズホルダ３３は、支柱７ａ、７ｂにＹＡＧ溶接で接合されている。レンズ３５はレンズホルダ３３内に保持固定され、レンズ３５は光素子１１の前面に正対して配置される。また、光学窓３７は、レンズ３５と対向してパッケージ３の側壁３ａの内壁に接合され、パッケージ３の側壁３ａに設けられた光通過孔３ｆを塞ぐように配置される。
【００１９】
パッケージ３の側壁３ａは、外壁面に円筒形状の突起部を有する。パッケージ３の側壁３ａ外側の突起部には、円筒形状を成すレンズホルダ３９の一端面が突合せＹＡＧ溶接によって接合され、レンズホルダ３９内にレンズ４１が保持される。レンズホルダ３９の他端面には、ファイバホルダ４３の一端面が突合せＹＡＧ溶接で固定される。ファイバホルダ４３は貫通穴が形成され、光ファイバ５の端末に接続されたフェルール５ｂがその貫通穴に挿入されている。また、フェルール５ｂの外筒は、ファイバホルダ４３における貫通穴の内筒と貫通ＹＡＧ溶接で固定されている。
なお、この実施の形態では、光学部品として、光学窓３７、レンズ３５、レンズ４１、光ファイバ５を備えているが、これ以外の光学部品を用いても良い。例えば、レンズ３５とレンズ４１の間に光アイソレータを設けても良い。
【００２０】
図２、３に示すように、棚台２１内を貫通してビアホール７１（７１ａ、７１ｂ）が形成される。ビアホール７１（７１ａ、７１ｂ）は、棚台２１を構成する各誘電体層を垂直に貫通する貫通孔に、円柱状の導電性部材を貫入させる、あるいは導電性のメッキが施されて形成される。ビアホール７１（７１ａ、７１ｂ）の上端は、棚台２１上面に配置された導体線路６１（６１ａ、６１ｂ）に夫々接続され、ビアホール７１（７１ａ、７１ｂ）の下端は、底面３ｃの外側下面（最下面）の外縁部に設けられた導体線路９１（９１ａ、９１ｂ）に夫々接続されて、リード５１（５１ａ、５１ｂ）との接続が夫々成される。
【００２１】
図４（ａ）に示すように、棚台２５ｂ内を貫通してビアホール７１ｄが設けられる。ビアホール７１ｄの上端は導体層８１ｅに接続される。ビアホール７１ｄの下端は導体層９３ｂに接続され、導体層９３ｂがリード５７ｂと接続される。また、棚台２５ａ下部の内層に、垂直方向に信号伝送を行うビアホール７１ｃが設けられる。ビアホール７１ｃの下端は導体層９３ｆに接続され、導体層９３ｆがリード５７ｆと接続される。ビアホール７１ｃの上端は、棚台２５ａの内層で導体層９５ａの一端部に接続される。導体層９５ａは、棚台２５ａから底面３ｃの内層を経て、棚台２５ｂの内層に至るように屈曲して配線されている。図４（ｂ）に示すように、導体層９５ａの他端部は、棚台２５ｂの内層でビアホール７１ｅの下端に接続される。ビアホール７１ｅの上端は導体層８１ｇに接続される。
【００２２】
図５はパッケージ３の底面３ｃの外側壁面を見た下面図である。
図において、リード５１ａ、５１ｂは、パッケージ３の側壁３ｄ側で、底面３ｃの外側下面（最下面）の外縁部に設けられた、導体層９１ａ、９１ｂと夫々半田接合される。リード５１ａ、５１ｂは、外部装置から入力される２値のデータ信号をパッケージ３内に伝送する。リード５３は、リード５１ａとリード５１ｂに挟まれるように、パッケージの底面３ｃの最下面に設けられた導体層１００に半田接合される。導体層１００は、導体層９１ａ、９１ｂと非接触に、Ｕ字型に周囲を囲むように配置される。また、リード５５ａ、５５ｂは、リード５１ａおよびリード５１ｂを間に挟むように、パッケージの底面３ｃの最下面に半田接合される。リード５３、５５ａ、５５ｂは、パッケージのグランドラインとして利用される。
【００２３】
リード５７（５７ａ〜５７ｈ）は、パッケージ３の側壁３ｅ、３ｆ側の外縁部で底面３ｃの最下面に半田接合される。リード５７（５７ａ〜５７ｈ）は底面３ｃの最下面に設けられた導体層９３（９３ａ〜９３ｈ）に夫々接続されて、パッケージ３の内層に接続される。リード５７（５７ａ〜５７ｈ）は外部装置とパッケージ内部との間で、ドライバの制御信号、ＰＤ３１から出力されるモニタ信号、サーミスタ２０から出力された温度モニタ信号、およびバイアス電流等の電気信号を伝送する。
【００２４】
図６は、キャリア７、およびバイアス回路基板２７を除いた状態でパッケージ３の内側の底面を見た上面図である。
【００２５】
図において、棚台２１、２５ａ、２５ｂの上面は同一の高さとなって一体に成型されている。棚台２１の上面に設けられた導体線路６１ａ、６１ｂの周辺は、接地導体層７３に絶縁されてＵ字形状に囲まれる。接地導体層７３は棚台２１の上面から棚台２５ａに渡ってＬ字形状に配置され、グランドに接続される。棚台２５ａの上面には、接地導体層７３と絶縁されて導体層８１ａが設けられる。棚台２５ｂの上面には、導体層８１ｂ乃至８１ｊが夫々互いに絶縁して設けられている。また、導体層８１ｃは接地導体層７３と絶縁されている。
【００２６】
接地導体層７３は、ビアホール７５ａ、７５ｂ、および７５ｃの上端に夫々接続される。ビアホール７５ａ、７５ｂ、および７５ｃの下端は、導体層１００を介してリード５５ａ、リード５３、およびリード５５ｂに接続される。
【００２７】
リード５７ｅは、ビアホール７１ｆを介してパッケージ３内層の導体線路９５ｂの一端に接続され、導体線路９５ｂの他端はビアホール７１ｇを介して導体層８１ｄに接続される。リード５７ｇは、ビアホール７１ｈを介してパッケージ３内層の導体線路９５ｃの一端に接続され、導体線路９５ｃの他端はビアホール７１ｊを介して導体層８１ｈに接続される。
【００２８】
リード５７ｈは、ビアホール７１ｋを介して導体層８１ａに接続される。リード５７ｄは、ビアホール７１ｌを介して導体層８１ｂに接続される。リード５７ｃは、ビアホール７１ｍを介して導体層８１ｊに接続される。リード５７ａは、ビアホール７１ｎを介してパッケージ３内層の導体線路９５ｄの一端に接続され、導体線路９５ｄの他端はビアホール７１ｐを介して導体層８１ｃに接続される。
【００２９】
また、パッケージ３の底面３ｃには、底面３ｃの内側から外側へ貫通し、互いに近接して配置される複数のビアホールで構成されるサーマルビアホール９７が設けられる。サーマルビアホール９７は、光素子１１の直下近辺でキャリア７と熱的に接続されている。素子基板１３に搭載された光素子１１で発生した熱は、キャリア７を通じてパッケージ３の底面３ｃに放熱される。このとき、サーマルビアホール９７は、底面３ｃの放熱効果を向上させるように作用する。
【００３０】
次に、図７は素子基板１３、伝送基板１９の構成を示す斜視図である。図８（ａ）は素子基板１３、伝送基板１９を示す上面図、図８（ｂ）は素子基板１３のＩＩＩＩ−ＩＩＩＩ断面図である。
図において、伝送基板１９の上面には、Ｌ字形状のストリップ導体である導体線路１３１が設けられる。伝送基板１９の下面には接地導体層１３５が設けられる。導体線路１３１と接地導体層１３５は第１のマイクロストリップ線路４０１を構成する。
【００３１】
素子基板１３の上面には、長方形状の導体線路１０１、第１のストリップ導体である導体線路１０３、第２のストリップ導体である導体線路１０７、第３のストリップ導体である導体層１０９、および導体線路１０５が設けられる。導体線路１０１の一端部は素子基板１３における伝送基板１９側の縁部に配置され、他端部は、第１の抵抗である薄膜抵抗体１１１の一端に接続される。薄膜抵抗体１１１の他端は導体線路１０３の一端部に接続される。導体線路１０３の他端部は素子基板１３の基板１４側の縁部に配置される。導体線路１０５は導体線路１０３と並列に配置されて、導体線路１０５の一端部は素子基板１３の縁部に配置され、他端部は、第２の抵抗である薄膜抵抗体１１３の一端に接続される。薄膜抵抗体１１３の他端は導体線路１０７の一端部に接続され、導体線路１０７の他端部は光素子１１の周辺に配置される。導体層１０９は導体線路１０７と離間して配置され、導体線路１０７と絶縁されている。
【００３２】
光素子１１のアノード（下面電極）は、導体層１０９の一端部側の上面に半田付けで接合される。導体層１０９の他端部側は素子基板１３の縁部に配置され、導体層１０９は導体線路１０１と並列に設置される。素子基板１３の下面には接地導体層１１５が接合される。素子基板１３の上下を貫通してビアホール１１７が設けられ、ビアホール１１７の上端は導体層１０９に接続され、ビアホール１１７の下端は接地導体層１１５に接続される。
【００３３】
ここで、導体線路１０１と接地導体層１１５は第２のマイクロストリップ線路４０２を構成し、導体線路１０３と接地導体層１１５は第３のマイクロストリップ線路４０３を構成する。また、導体線路１０５、導体線路１０７は、夫々接地導体層１１５と共にマイクロストリップ線路を構成する。
【００３４】
基板１４の上面には、Ｌ字形状の導体層１１９が設けられ、導体層１１９の上面には平板状のコンデンサ（キャパシタ）１２１の下面電極が接合される。コンデンサ１２１は上下面に夫々電極が構成されている。基板１４の下面には接地導体層１２３が設けられる。基板１４の上下を貫通してビアホール１２５が設けられ、導体層１１９と接地導体層１２３が接続される。
【００３５】
第１〜３のマイクロストリップ線路４０１〜４０３は、信号伝送線路４０６を構成する。なお、信号伝送線路４０６には、高周波信号を伝送する線路であれば、マイクロストリップ線路以外の、コプレーナ線路やトリプレート線路などの他の線路を用いても良い。勿論、他の線路を用いる場合は、線路形態に応じて適切な配線を施せば良い。
【００３６】
導体線路６２ａ、６２ｂは、ワイヤを介してドライバ１５の入力端子３００ａ、３００ｂに接続される。ドライバ１５の出力端子３０１ａ、３０１ｂからは、相補対のデータ信号が出力される。出力端子３０１ａはワイヤ２０１の一端と接続され、ワイヤ２０１の他端は導体線路１３１の一端部に接続される。また、出力端子３０１ｂはワイヤ２１５の一端と接続される。ワイヤ２１５の他端は５０Ωの終端抵抗２１７に接続され（図２にその接続を示す）、グランドに接続される。
【００３７】
導体線路１３１の他端部は、２本組で成るワイヤ２０３の一端に接続される。ワイヤ２０３の他端は導体線路１０１の一端に接続される。ロングワイヤ２０５の一端は導体線路１０３に接続される。ロングワイヤ２０５の他端は、後述するバイアス回路基板２７に接続される。ワイヤ２０７の一端が導体線路１０３に接続され、他端がコンデンサ１２１の上面電極に接続される。
【００３８】
ワイヤ２０９の一端が導体層１１９に接続され、他端が導体線路１０５に接続される。また、コイル（インダクタ）２１１の一端は導体線路１０３に接続され、他端は導体線路１０７に接続される。コイル２１１は金ワイヤで構成される。ワイヤ２１３の一端は導体線路１０７に接続され、他端は光素子１１のカソード（上面電極）に接続される。
素子基板１３および基板１４に搭載された、薄膜抵抗体１１１、コンデンサ１２１、およびコイル２１１は、フィルタ回路４０５を構成する。
【００３９】
図９は、バイアス回路基板２７の構成を示す図である。
図において、バイアス回路基板２７の上面には、導体線路２７１、導体線路２７５、導体線路２８１、および導体線路２８５が設けられる。導体線路２７１は、２本の導体線路がＶ字形状に接続されて構成される。Ｖ字の一方の導体線路２７１ａは、薄膜抵抗体２７３の両側に２つの導体線路が夫々接続されて構成される。Ｖ字の他方の導体線路２７１ｂには、ロングワイヤ２０５の他端が接続される。導体線路２７１のＶ字接続部分２７１ｃは、空芯コイル２７９の一端に接続される。空芯コイル２７９の他端は導体線路２８１の一端に接続される。導体線路２７１のＶ字接続部分２７１ｃは、薄膜抵抗体２７９の一端に接続される。導体線路２８１は、Ｔ字形状を成す導体部分に薄膜抵抗体２８０の他端が接続されている。
【００４０】
コンデンサ２７７の下面電極は、導体線路２７５の上面に半田付けで接続される。導体線路２７５は、ビアホール２９３を介して接地導体２９１に接続される。ロングワイヤ２９５の一端は導体線路２７１における導体線路２７１ａに接続され、他端はコンデンサ２７７の上面電極に接続される。
【００４１】
チップソリッドインダクタ２８３の一方の電極は、導体線路２８１の他端に半田付けで接続され、チップソリッドインダクタ２８３の他方の電極は導体線路２８５の一端に半田付けで接続される。導体線路２８９はバイアス回路基板２７の底面に設けられ、接地導体２９１と絶縁されている。導体線路２８５は、ビアホール２８７を介して導体線路２８９に接続される。バイアス回路基板２７の導体線路２８９は、棚台２５ａ上面の導体層８１ａに半田付けで接合され、電気的に接続される。これによって、ロングワイヤ２９５はバイアス回路基板２７およびパッケージ３を介してリード５７ｄに接続される。バイアス回路基板２７の接地導体２９１は、棚台２１の接地導体層７３の上面に半田付けで接合される。
【００４２】
次に、光素子モジュールの動作について説明する。
信号源からリード５１ａ、５１ｂに入力されたデータ信号は、パッケージ３内層の信号配線（導体線路９１ａ、９１ｂ、ビア７１ａ、７１ｂ）を通じて導体線路６１ａ、６１ｂに出力される。この入力データ信号は、１０Ｇｂ／ｓの高速なビットレートを有し、入力データ信号における幅が最小となるパルスの最大繰り返し周波数は１０ＧＨｚとなる。導体線路６１ａ、６１ｂに入力されたデータ信号は、導体線路６２ａ、６２ｂを伝送されて、ドライバ１５の入力端子３００ａ、３００ｂからドライバ内に入力される。また、リード５７ａ、５７ｂ、５７ｅに入力されたドライバ制御信号は、夫々導体層８１ｃ、８１ｅ、８１ｄからワイヤを介してドライバの他の入力端子に入力される。
【００４３】
ドライバ１５では、信号の波形整形を行うとともに、出力信号の変調振幅を調整する。ドライバ１５の出力端子３０１ａは変調電流Ｉｍを出力し、出力信号はワイヤ２０１を介して伝送基板１９の導体線路１３１に入力される。ドライバ制御信号は、ドライバのクロスポイント調整や、ドライバへの電源供給、ドライバの出力調整などを行う。導体線路１３１の構成する第１のマイクロストリップ線路４０１を伝送された変調電流Ｉｍは、ワイヤ２０３から導体線路１０１に入力される。導体線路１０１の構成する第２のマイクロストリップ線路４０２を伝送された変調電流Ｉｍは、薄膜抵抗体１１１に伝送される。薄膜抵抗体１１１を伝送された変調電流Ｉｍは、導体線路１０３に入力され、導体線路１０３の構成する第３のマイクロストリップ線路４０３上を伝送される。
【００４４】
バイアス回路基板２７は、空芯コイル２７９、チップソリッドインダクタ２８３、薄膜抵抗体２７３、および平板状のコンデンサ２７７とで高周波信号（ＲＦ信号）の遮断回路を構成する。これによって、素子基板１３上を伝送されるＲＦ信号がバイアス回路基板２７からパッケージ３側に流出しないようにＲＦ信号を遮断するとともに、リード５７ｈから混入する高周波雑音を低減させる。外部装置によってリード５７ｈに給電される（から引出される）バイアス電流Ｉｂは、パッケージ３の信号配線（導体線路９３ｈ、ビアホール７１ｋ、導体線路８１ａ）を経てバイアス回路基板２７に入力される。バイアス回路基板２７に入力されたバイアス電流Ｉｂは、バイアス回路基板２７に接続されたロングワイヤ２０５に出力された後、素子基板１３の導体線路１０３の中央付近に供給される。したがって、導体線路１０３の一端には変調電流Ｉｍが給電され、同じ導体線路１０３の中央付近にはバイアス電流Ｉｂが給電されて、合流された素子駆動電流Ｉｄが、導体線路１０３の他端からワイヤ２０７を介して後段に出力される。
バイアス回路基板２７およびロングワイヤ２０５は、バイアス回路４０７を構成する。
【００４５】
ロングワイヤ２０５は、通常のワイヤよりも長くすることでコイルとして機能させる。これによって、高域（例えば５ＧＨｚ付近以上）の周波数の信号を減衰させ、高域の周波数の信号が信号伝送線路からバイアス回路に流入するのを遮断する役割を果たす。これにより、ロングワイヤ２０５は小信号通過特性の共振点を、低域側にずらすことができる。空芯コイル２７９はロングワイヤ２０５で減衰できない高域から低域までの間の周波数の信号を減衰させる。薄膜抵抗体２８０は空芯コイル２７９の寄生容量による共振のＱ値を緩和する役割を持つ。チップソリッドインダクタ２８３は外部からのノイズ除去の他、低域（ＤＣ付近〜１ＧＨｚ）での信号の減衰に寄与する。コンデンサ２７７は直流電流の短絡防止用である。これによって、特定の周波数の信号を、抵抗２７３とキャパシタ（コンデンサ２７７）の直列回路を介してグランドに通すことができる。その結果、小信号通過特性の共振の出方を変え、かかる小信号通過特性を平坦化させる。
【００４６】
導体線路１０３で合流された素子駆動電流Ｉｄは、ワイヤ２０７を介してコンデンサ１２１の上面電極に入力され、コンデンサ１２１の下面電極に伝わる。コンデンサ１２１の下面電極に伝送された素子駆動電流Ｉｄは、導体線路１１９およびワイヤ２０９を介して、導体線路１０５に入力される。導体線路１０５から薄膜抵抗体１１３に入力された素子駆動電流Ｉｄは、薄膜抵抗体１１３から導体線路１０７に入力される。導体線路１０７に伝送された素子駆動電流Ｉｄは、ワイヤ２１３を介して、光素子１１の上面電極に入力される。光素子１１は、入力された素子駆動電流Ｉｄを光電変換し、前面（前方）および背面（後方）から光信号を出力する。
【００４７】
光素子１１の前面からの出力光は、レンズ３５（第１のレンズ）でコリメートされ（平行光となり）、レンズ４１（第２のレンズ）で集光されて、光ファイバ５に入力される。光ファイバ５への入力光は、光ファイバ５を伝送されて外部装置に出力される。光素子１１の背面からの出力光は、ＰＤ３１に受光される。ＰＤ３１で受光され、光電変換された電気信号は、配線を通じて導体線路８１ｇ、８１ｈに夫々入力され、リード５７ｆ、５７ｇから出力される。サーミスタ２０の出力は、導体線路８１ｊ、導体線路８１ｂを介してリード５７ｃ、５７ｄから出力される。
【００４８】
ここで、この実施の形態の光素子モジュールは、上述したように光素子１１の温度を所定の範囲内に安定化させるペルチェのような冷却素子を備えておらず、光素子を非冷却で動作させている。従って、光素子１１を、例えば８０℃〜８５℃の高温度で動作させることが可能であって、１０Ｇｂ／ｓのビットレートで光信号を出力できるような構成とした上で、さらに光素子１１の光出力波形の品質が劣化しないように、光素子モジュールを構成する必要がある。
【００４９】
そこでまず、光素子を高温度でも動作可能とするために、レーザダイオードの共振器長を、これまで出願人等が開発してきた２００μｍから２５０μｍへと変更した。すなわち、活性層の体積を大きくし、光に変換される部分を増加させた。これによって、光出力が増加し、高温時での光出力不足が補えるようになった。
【００５０】
しかし、活性層の体積の増加に伴って緩和振動周波数ｆｒが低下し、緩和振動周波数が１０ＧＨｚ近辺に生じるという問題が発生した。このｆｒの低下はアイパターンの開口面積を低下させ、アイマスクマージンの減少をもたらし、光出力波形の劣化を生じさせてしまう。なお、アイパターンは、異なる時間に出力された光送信波形を幾つも重ね書きすることによって得られた、六角形状の光出力波形を示す。この波形は対称形状を成すほど、中央の領域（開口）が広いほど、品質の良好な送信波形であると評価される。アイマスクマージンは、アイパターンを形成する波形の線が、波形の存在してはいけない部分との間で有する余裕の大きさを示す。アイマスクマージンは、波形の線が太くなったり、波形が非対称形状となるとマージンが小さくなる。このため、この実施の形態では、ドライバ１５と光素子１１との間にフィルタ回路４０５を挿入することによって、緩和振動によるアイマスクマージンの減少を抑え、光出力波形の劣化を低減させている。
【００５１】
図１０は、フィルタ回路４０５を挿入した、この実施の形態による光素子モジュールの電気特性（小信号通過特性）を説明するために示した等価回路である。この等価回路は図２、図７、図９の構成において、特に、ドライバ１５の出力端子３０１ａと光素子１１との間に挿入される信号伝送線路４０６と、光素子１１とバイアス電流の給電されるリード５７ｄとの間に構成されるバイアス回路４０７と、信号伝送線路４０６と光素子１１の間に挿入されるフィルタ回路４０５を、等価的に表している。
【００５２】
図において、変調電流を伝送する信号伝送線路４０６の等価回路の構成について説明する。ドライバ１５の出力端子３０１ａから出力された変調電流Ｉｍは、ワイヤ２０１に入力され、第１のマイクロストリップ線路４０１（ＭＳＬ１）、ワイヤ２０３、および第２のマイクロストリップ線路４０２（ＭＳＬ２）の順に信号伝送されるように、各線路が接続されている。ここでは、ワイヤ２０１、２０３は、インダクタンス素子として扱う。
【００５３】
第２のマイクロストリップ線路４０２に伝送された変調電流Ｉｍは、インピーダンス整合用の薄膜抵抗体１１１に入力されるように接続される。薄膜抵抗体１１１の抵抗値Ｒ１は４２Ωであって、５０Ω系のインピーダンスの信号伝送線路において、インピーダンス整合用の抵抗として用いる。薄膜抵抗体１１１を通過した変調電流Ｉｍが、第３のマイクロストリップ線路４０３（ＭＳＬ３）に伝送され、フィルタ回路４０５に入力されるように、各線路が接続される。
【００５４】
次に、フィルタ回路４０５の等価回路の構成について説明する。フィルタ回路４０５は、直列接続されたコンデンサ１２１および薄膜抵抗体１１３と、コンデンサ１２１および薄膜抵抗体１１３に並列に接続され、インダクタンス素子として作用するコイル２１１とで構成される。図７で説明したように、コンデンサ１２１と第３のマイクロストリップ線路４０３との間はワイヤ２０７で接続される。コンデンサ１２１と薄膜抵抗体１１３との間はワイヤ２０９で接続される。薄膜抵抗体１１３と光素子１１の間はワイヤ２１３で接続される。光素子１１はキャパシタンスＣ３と抵抗Ｒ３の並列接続された等価回路で示される。光素子１１は、寄生インダクタンスを有するビアホール１１７でグランドに接続されている。
【００５５】
ここで、コンデンサ１２１のキャパシタをＣ１、コイル２１１のインダクタンスをＬ１、薄膜抵抗体１１３の抵抗をＲ２とする。コイル２１１は所望のインダクタンスを得るためのワイヤ長とワイヤ径を選択する。この場合、実装スペースを考えて、コイルの全長を調整するようにワイヤを巻き線にしても良い。なお、ワイヤ２０７の有するインダクタンスをＬｗ１、ワイヤ２０９の有するインダクタンスをＬｗ２とし、いずれも直径２５μｍで長さ０．３ｍｍの金属製（例えば金）の導体線を用いる。
【００５６】
さらに、バイアス回路の等価回路の構成について説明する。図９においても説明したように、バイアス回路の出力端を構成するロングワイヤ２０５の一端は、フィルタ回路４０５の前段で第３のマイクロストリップ線路４０３に接続されて、光素子１１へバイアス電流を給電する。ロングワイヤ２０５の他端は空芯コイル２７９の一端に直列に接続されるとともに、薄膜抵抗体２７３の一端に並列に接続される。薄膜抵抗体２７３の他端はコンデンサ２７５に接続されて、グランドに接続される。空芯コイル２７９と並列に薄膜抵抗体２８０が接続される。空芯コイル２７９の他端は、チップソリッドインダクタ２８３に接続されている。チップソリッドインダクタ２８３は、寄生インダクタンスを有するビアホール２８７に接続される。ビアホール２８７はバイアス電流の給電されるリード５７ｈに接続されている。
【００５７】
ここで、ロングワイヤ２０５は、直径０．０２５ｍｍで長さ約５ｍｍ（４ｎＨ）のものを用いている。また、薄膜抵抗体２７３の抵抗値Ｒ４は７５Ω、コンデンサ２７５のキャパシタンスＣ１は１０ｎＦ、薄膜抵抗体２８０の抵抗値Ｒ５は３００Ω、空芯コイル２７９のインダクタンスＬ２は４０ｎＨ、チップソリッドインダクタ２８７のインダクタンスＬ３は０．９μＨ＠１００ＭＨｚとする。
【００５８】
次に、図１０に示す等価回路を用いて、この実施の形態による光素子モジュールの電気特性について説明する。
まず、図１１に、この実施の形態で用いる光素子１１の小信号通過特性を示す。この小信号通過特性は、ドライバの出力端子３０１ａから光素子１１までの小信号通過特性を示すものであって、かつ図１０の等価回路からフィルタ回路４０５を除いた回路の特性を表している。
【００５９】
図１１において、周波数ｆ＝４ＧＨｚ付近から１４ＧＨｚの間の帯域で、小信号通過特性曲線が緩やかに盛り上がる特性を有する。この図では、周波数ｆ＝８〜１３ＧＨｚで小信号通過特性が大きく盛り上がるようになり、特に周波数ｆ＝１１ＧＨｚでピーク（極大値）となる。この盛り上がりの部分は、光素子１１の緩和振動周波数帯を表している。また、周波数ｆ＝１２ＧＨｚより高域では、図上で直線的に小信号通過特性が落ち込んで、周波数ｆ＝１８ＧＨｚでは−２０ｄＢとなる。
【００６０】
このときの光素子１１の出力する光出力波形を、図１２、図１３に示す。図１３は、光波形を観測するオシロスコープにおいて、図１２の出力波形を、ｆｃ＝７．５ＧＨｚの４次のベッセルフィルタ（ベッセルフィルタ）に通過させて、オーバーシュートを低減させたときの波形である。図１２に示すように、光出力波形において緩和振動によるオーバーシュートの影響が顕著に確認できる（開口高さの２倍程度の振幅になっている）。また、図１３に示すように、ベッセルフィルタ通過後の光出力波形においても、依然としてオーバーシュートの影響が出ているのが確認できる。例えば、図１３では、アイパターンの開口部分の高さの半分程度の大きさを持つオーバーシュートが、アイパターンの上方に生じている。
【００６１】
そこで、この実施の形態では、上述したように、光素子１１の緩和振動による光出力波形への影響を低減させるために、フィルタ回路４０５を設けている。
このフィルタ回路４０５は、インダクタ成分であるコイルＬ１と、キャパシタＣ１のＬＣ並列回路により、緩和振動周波数帯よりも高い周波数領域で並列共振を起こすように、回路を構成する。また、このとき、抵抗Ｒ２を設けて、高周波成分を減衰させる。
【００６２】
フィルタ回路４０５の共振特性を説明するために、まず例として、コンデンサ１２１のキャパシタＣ１を０．１ｐＦ、コイル２１１のインダクタンスＬ１を０．９ｎＨ、薄膜抵抗体１１３の抵抗Ｒ２を０Ωとした場合について説明する。
この場合、フィルタ回路４０５の小信号通過特性は図１４のようになり、緩和振動周波数帯（８ＧＨｚ〜１３ＧＨｚ）よりも高域の約１４ＧＨｚで共振が起きている。このように、Ｒ２がなければ、共振の影響によって小信号通過特性の波形に急激な盛り上がり部分を生じてしまう。この回路の合成インピーダンスは次式１のようになり、リアクタンス成分が０となる周波数ｆが共振周波数となる。
【００６３】
【数１】
2004179204.tif 000003
【００６４】
また、接続ワイヤＬｗ１、Ｌｗ２のインダクタンスを０としてやると、共振周波数の近似式は次式２のようになる。
【００６５】
【数２】
2004179204.tif 000004
【００６６】
この場合、図１０の等価回路の小信号通過特性は図１５に示すようになる。また、このときのベッセルフィルタ通過後の光出力波形は、図１６に示すようになる。
図１５に示すように、周波数ｆ＝１６ＧＨｚ付近において、小信号通過特性の不要成分が生じている。この不要成分を減衰させるために、抵抗Ｒ２の抵抗値は、信号伝送線路の特性インピーダンス以下であって、光素子１１のインピーダンスよりも大きく設定すると良い。具体的には、Ｒ２＝５０Ωでこの不要成分を十分に減衰させることができるが、さらにＲ２＝１００Ωとすることによって、−１０ｄＢ程度の減衰効果を得ることができる。
【００６７】
そこで、抵抗Ｒ２に減衰特性を与えてやるために、Ｒ２＝１００Ωとした場合のフィルタ回路４０５の小信号通過特性を、図１７に示す。
図において、約１４ＧＨｚ帯で−４ｄＢ減衰させ、それ以降の周波数も同レベルで減衰させている。このときの合成インピーダンスＺは次式３で示される。
【００６８】
【数３】
2004179204.tif 000005
【００６９】
図１７のようなフィルタ回路４０５の特性をもった回路を挿入することによって、図１０の等価回路に示す光素子モジュールの小信号通過特性は、図１８に示すようになり、緩和振動周波数による１１ＧＨｚ帯の盛り上がりを打ち消している。
このとき、小信号通過特性の落ち込みは１２ＧＨｚより高域で生じており、１１ＧＨｚ近辺までは落ち込みが見られない。すなわち、１０ＧＨｚまでの間では小信号通過特性が平坦となる特性を有する。このような特性を得るためには、フィルタ回路４０５の共振周波数ｆ０が、少なくとも光素子の緩和振動周波数ｆｒのピーク（この例では周波数１１ＧＨｚ）よりも大きくなるように設定する（ｆ０＞ｆｒ）のが好ましい。より好ましくは、緩和振動周波数帯からそれ程離れない帯域まで（例えば、１５ＧＨｚ以下）の間で、緩和振動周波数帯（８ＧＨｚ〜１３ＧＨｚ）よりも大きく設定する（例えばｆ０＝１４ＧＨｚに設定する）ことが望ましい。
【００７０】
動作温度が低下（例えば動作最低温度に低下）すると、光素子の緩和振動周波数ｆｒにおけるピーク位置の高さが低くなって通過損失が大きくなる。これによって、例えば光素子モジュールの小信号通過特性は、徐々にだれ下がる波形となり、高温時の特性と比べて１０ＧＨｚでの通過損失が大きくなる。この損失が大きいと、光出力波形のアイパターン開口が狭くなるなどの特性劣化につながる。しかしこの実施の形態では、共振周波数ｆ０が全温度範囲での緩和振動周波数ｆｒより大きくなるように設定し、１０ＧＨｚまでの間で小信号通過特性が平坦となる特性を有しているので、低温度時の通過損失の増大による波形の劣化はそれ程際立たない。
【００７１】
図１７に示す特性は、単純なローパスフィルタとは異なる。単純なローパスフィルタでは、高域成分を完全に抑圧し、ある周波数以上では信号が通過しないように消してしまう。これによって、光出力波形における消光時の立ち上がり時間と立下り時間に遅れが生じて、光出力波形のアイパターンが崩れ、非対象な形状になってしまう。
しかし、フィルタ回路４０５は、通過信号に対して低域を通過させるとともに、高域を抑圧する特性を有している。この際、通過信号の高域成分は完全に消さずに、通過信号をある程度抑圧させながらも、例えば高域で−６ｄＢ以上となるようにある程度の振幅で信号を通過させている。
これによって、図１８に示すように、１６ＧＨｚまでは通過信号の高域成分が−２０ｄＢ以上となってある程度の大きさで残るので、光出力波形における消光時の立ち上がり時間と立下り時間の遅延を抑えることができる。
【００７２】
図１９に、図１７の特性を有するフィルタ回路４０５を挿入した際の、光素子１１の出力する光出力波形を示す。また、図２０に、光波形を観測するオシロスコープにおいて、図１９の出力波形をベッセルフィルタに通過させたときの波形を示す。
【００７３】
図１９において、図１２と比較してオーバーシュートが半分程度の大きさに軽減されているのがわかる。また、図２０においても、図１２と比べてオーバーシュートが約３０％程度低減されており、アイパターンの開口部分の高さに対して１／４程度の大きさに抑えられているのがわかる。
【００７４】
なお、この実施の形態では、フィルタ回路４０５を整合抵抗１１１の後段に配置している。一方、フィルタ回路４０５を整合抵抗の前段に挿入した場合は、伝送線路の５０Ω系のインピーダンスが崩れて、反射損失が大きくなってしまう。例えば、フィルタ回路４０５を整合抵抗の前段に挿入した場合、図２１に示すように小信号特性が６ＧＨｚ近辺を境として低域から高域に至ってなだらかに減少する特性となる。この特性によって、光出力信号の振幅が低域と高域で異なることによるパターン効果によって、光出力波形のアイパターンの線が重なって太くなり、波形品質が劣化する。
【００７５】
また、フィルタ回路４０５は、バイアス回路より後段に挿入することが望ましい。これは、バイアス回路の有する寄生容量などの高周波特性によって、バイアス回路が完全なオープン回路として作用し、反射を生じることによる。このため、バイアス回路での反射によるフィルタ回路への影響を抑えるため、光素子１１の直前にフィルタ回路を挿入することが望ましい。
【００７６】
この実施の形態の光素子モジュールによれば、ドライバ１５から光素子１１への信号伝送線路に緩和振動周波数のピークを抑圧するフィルタ回路４０５を挿入し、信号伝送線路に一端が接続された薄膜抵抗体（第１の抵抗）１１１と、一端が薄膜抵抗体１１１の他端に接続され、他端が光素子１１に接続されたコイル（インダクタ）２１１と、薄膜抵抗体１１１の他端と光素子１１に対して、コイル２１１と並列に接続されたコンデンサ（キャパシタ）１２１と、コイル２１１に並列接続されると共に、コンデンサ１２１に直列接続された薄膜抵抗体（第２の抵抗）１１３とを備えることによって、光素子１１の緩和振動周波数によるオーバーシュートを抑圧し、光出力波形への影響を低減させることができる。
特に、１０Ｇｂ／ｓのビットレートで動作させる光素子を高温度動作させる際、光素子が緩和振動周波数によって１１ＧＨｚ近辺に小信号特性の盛り上がりを生じても、この盛り上がりの影響を十分に抑圧することができる。
【００７７】
また、フィルタ回路の共振周波数が、上記光素子の緩和振動周波数のピークよりも高い周波数領域に有るようにフィルタ回路を構成することによって、光出力波形の立ち上がり時間と立下り時間の遅れを防ぎ、より対称形状に近く品質の良い光出力波形を得ることができる。
【００７８】
実施の形態２．
図２２（ａ）は、この発明の実施の形態２による光素子モジュールのフィルタ回路４０５ｂの構成を示す上面図、図２２（ｂ）は図２２（ａ）のＶ−Ｖ断面図である。
この図に示すフィルタ回路４０５ｂを搭載する素子基板１３ｂは、図７、８に示した素子基板１３と同様のものである。しかし、この実施の形態では、コンデンサ１２１搭載用の基板１４を設けることなく、チップコンデンサを素子基板１３ｂ上に載置している。また、図７、８に示した伝送基板１９の第１のマイクロストリップ線路４０１は、このフィルタ回路４０５ｂに接続されている。
なお、素子基板１３、１４以外の光素子モジュール内における素子基板１３ｂの配置は、実施の形態１に示した素子基板１３と同様の位置に配置されて、キャリア７上に接合される。
【００７９】
以下に詳細を説明すると、図において、素子基板１３ｂ上面に、長方形状の導体線路１０１、第１のストリップ導体である導体線路１０３、第２のストリップ導体である導体層５０５、第３のストリップ導体である導体層１０９が設けられる。
導体線路１０１の一端部は、素子基板１３ｂにおける図２に示した伝送基板１９側の縁部に配置され、他端部は薄膜抵抗体１１１の一端に接続される。薄膜抵抗体１１１の他端は導体線路１０３の一端部に接続される。導体線路１０３の他端部は、図２に示したバイアス回路基板２７側の素子基板１３ｂの縁部に配置される。
【００８０】
導体層５０１は、一端が導体線路１０３の側端面（導体層５０１と対向する端面）に対向するように配置される。薄膜抵抗体５０２の一端は導体線路５０１の他端に接続される。導体層５０３の一端は薄膜抵抗体５０２の他端に接続され、導体層５０１、薄膜抵抗体５０２、導体層５０３の配列される方向は、導体線路１０１の信号伝送方向（走向方向）と直交するように配置される。チップコンデンサ５０４の一方の電極は導体層５０３の他端に近接して配置される。チップコンデンサ５０４の他方の電極は、素子基板１３ｂにおけるキャリア７の前面側であってかつバイアス回路基板２７側の側縁部に配置される。
【００８１】
導体層５０５は、チップコンデンサ５０４の他方の電極側であってチップコンデンサ５０４の図の下側（伝送基板１９側）に配置される。導体層５０５に、導体層１０９の一端が近接するように設けられる。導体層１０９は、導体線路１０１と平行になるように配置され、導体層１０９の他端は伝送基板１９側に配置される。
素子基板１３ｂの下面には、接地導体層１１５が接合されている。接地導体層１１５はキャリア７上面に半田付けで接続される。素子基板１３ｂの上下を貫通してビアホール１１７が設けられ、ビアホール１１７の上端は導体層１０９に接続され、ビアホール１１７の下端は接地導体層１１５に接続される。導体層１０９は導体層５０５、導体線路１０１と離間して配置され、絶縁されている。光素子１１のアノード（下面電極）は、光が出力される前面が、キャリア７の前面を向くように導体層１０９の上面に半田付けで接合される。
【００８２】
ここで、導体線路１０１と接地導体層１１５は第２のマイクロストリップ線路４０２を構成し、導体線路１０３と接地導体層１１５は第３のマイクロストリップ線路４０３を構成する。また、導体層５０１、導体層５０３は、夫々接地導体層１１５と共にマイクロストリップ線路を構成する。
【００８３】
実施の形態１の図７と同様に、ドライバ１５と伝送基板１９が接続される。伝送基板１９上のマイクロストリップ線路４０１を構成する導体線路１３１は、２本対のワイヤ５２０によって導体線路１０１に接続される。また、図２、図７と同様にして、ロングワイヤ２０５の一端は導体線路４０３に接続さる。ロングワイヤ２０５の他端は、バイアス回路基板２７に接続される。ワイヤ５２１の一端が導体線路４０３に接続され、他端が導体層５０１に接続される。ワイヤ５２３の一端が導体層５０３に接続され、他端がチップコンデンサ５０４の一方の電極に接続される。ワイヤ５２５の一端はチップコンデンサ５０４の他方の電極に接続され、ワイヤ５２５の他端は導体層５０５に接続される。また、コイル２１１の一端は導体線路１０３に接続され、他端は導体層５０５に接続される。また、ワイヤ５２７の一端は導体層５０５に接続され、ワイヤ５２７の他端は光素子１１のカソード（上面電極）に接続される。
素子基板１３ｂに搭載された、薄膜抵抗体５０２、チップコンデンサ５０４、およびコイル２１１は、フィルタ回路４０５ｂを構成する。
【００８４】
以上のように構成されたフィルタ回路４０５ｂは、次のように動作する。
ドライバ１５の出力端子３０１ａから出力された変調電流Ｉｍは、伝送基板１９のマイクロストリップ線路４０１上を伝送される。マイクロストリップ線路４０１からマイクロストリップ線路４０２に伝送された変調電流Ｉｍは、薄膜抵抗体１１１に伝送される。薄膜抵抗体１１１で減衰された変調電流Ｉｍは、マイクロストリップ線路４０３に伝送される。マイクロストリップ線路４０３を構成する導体線路４０３には、ロングワイヤ２０５を介してバイアス電流Ｉｂが印加される。これによって、バイアス電流Ｉｂと変調電流Ｉｍは、光素子駆動電流Ｉｄとして合流される。導体線路１０３からワイヤ５２１を介して導体層５０１に伝送された光素子駆動電流Ｉｄは、薄膜抵抗体５０２で減衰されて導体層５０３に伝送される。
【００８５】
導体層５０３に伝送された光素子駆動電流Ｉｄは、ワイヤ５２３を介してチップコンデンサ５０４の一方の電極に伝送される。ワイヤ５２５を介在させて、チップコンデンサ５０４の他方の電極から導体層５０５に光素子駆動電流Ｉｄが伝送される。ワイヤ５２７を介在させて、導体層５０５から光素子１１に光素子駆動電流Ｉｄが伝送される。光素子１１は、光素子駆動電流Ｉｄに基づいて前面および背面から光信号を出力する。
【００８６】
フィルタ回路４０５ｂの等価回路を、図２３に示す。この等価回路は、図１０に示した等価回路と比べて、抵抗Ｒ２（図２３の薄膜抵抗体５０２が相当）とコンデンサＣ１（図２３のチップコンデンサ５０４が相当）の配置が異なる。しかし、回路としては等価のものであって、フィルタ回路４０５とフィルタ回路４０５ｂは同様の電気特性を示す。
【００８７】
したがって、この実施の形態のフィルタ回路４０５ｂを、実施の形態１の光素子モジュールに設けることによって、実施の形態１と同様にして、光素子の緩和振動周波数によるオーバーシュートを抑圧し、光出力波形への影響を低減させることが可能となる。
【００８８】
なお、フィルタ回路４０５ｂの他の態様として、チップコンデンサ５０４と薄膜抵抗体５０２とを、逆に接続する構成を用いても良い。
【００８９】
実施の形態３．
図２４は、この実施の形態１による光素子モジュールの構成図である。図２５は図２４に示す光素子モジュールのＶＩ−ＶＩ断面図である。
図において、光素子モジュール６００は、内部に電子冷却素子であるペルチェ６０３、およびキャリア６０５が収納される。キャリア６０５はＣｕＷを素材とし、ペルチェ６０３の上面の一部に搭載されるとともに、グランドに接続されている。
【００９０】
この実施の形態では、光素子モジュール内部にペルチェ６０３を搭載している。一般に、ペルチェ６０３を搭載することによって、光素子モジュール内に搭載されたレーザダイオードの温度を７０℃以下に維持することができる。しかし、近年、ペルチェ６０３の消費電力を下げるため、一定の温度範囲内に光素子モジュールの温度を維持させるものの、その温度範囲を高温まで広げて、光素子を７０℃〜８０℃程度の高温度で動作させるセミクールド型の光素子モジュールが提案されている。このような光素子モジュールにおいても、光素子を高温度で動作させることによって、緩和振動が作用し、光出力波形にオーバーシュートが生じるという問題が生じる。
【００９１】
キャリア６０５は、前端に一対の支柱６０７が立設される。レンズ６０９はこの支柱６０７に固着される。パッケージ６１１は、上面に上蓋６１１ｂが接合されて、ペルチェ６０３、キャリア６０５、レンズ６０９等を気密状態で内包する。パッケージ６１１は、例えばＣｕＷまたは鉄−ニッケル−コバルト合金（コバール）で構成され、ペルチェ６０３の下面と接続される。光ファイバ６１３はパッケージ６１１の前面に設けられる。また、コネクタ６１５はパッケージ６１１の一側面に設けられる。コネクタ６１５は図示しない外部の信号源との接続に使用される。コネクタ６１５は光素子モジュール６００の外部から信号伝送線路６０１ａに対して電気信号を入力するために用いられる。フィードスルー６１７は、上記コネクタ６１５が設けられた面と対向するパッケージ６１１の他面に設けられている。
【００９２】
また、リードピン６１９ａ〜６１９ｇは、それぞれこのフィードスルー６１７の他面に設けられている。このリードピン６１９ａ〜６１９ｇは、光素子モジュール６００内部の部品と電気的に接続され、図示しないコネクタを介して外部の光素子モジュール制御用の測定機器との接続に用いられる。フランジ６２１は、パッケージ６１１の前面及び背面に設けられる。このフランジ６２１は光素子モジュール６００を、光送信器へ締結するために用いられる。また、信号伝送線路６０１ａは、光素子１１を駆動するための電気信号を、光素子１１に伝送する。また、後述するバイアス回路６０１ｂは、光素子１１に印加するバイアス電流を伝送する。
【００９３】
次に、コネクタピン６２３は、パッケージ６１１の側壁を貫通して構成される。コネクタピン６２３はマイクロストリップ線路６２５に半田付けにより接続される。マイクロストリップ線路６２５はワイヤによりマイクロストリップ線路６２７に接続される。マイクロストリップ線路６２７はワイヤによりマイクロストリップ線路６２９に接続される。マイクロストリップ線路６２９はワイヤにより素子基板１３上の導体線路１０１に接続される。素子基板１３は、実施の形態１の図２、図７、図８で説明したものと同じものである。このため、ここでは詳細な説明を省略するが、素子基板１３上の各導体線路（導体線路１０１、１０３、１０５、１０７）、導体層１０９、および光素子１１は、夫々ワイヤや薄膜抵抗体１１１、薄膜抵抗体１１３を介して接続されている。素子基板１３は、ビア１１７を通じてキャリア６０５と半田付けで接続され、グランドに接続される。
【００９４】
キャリア６０５上には、コンデンサ１２１を搭載した基板１４が半田付けで接合される。この基板１４は、実施の形態１の図２、図７、図８で説明したものと同じものである。基板１４は、実施の形態１の図７と同様にして素子基板１３と接続され、コンデンサ１２１の一対の電極が導体線路１０３および導体線路１０５に接続されている。コンデンサ１２１、薄膜抵抗体１１３、およびコイル２１１は、フィルタ回路４０５を構成している。
【００９５】
バイアス回路基板６３２は、空芯コイル６３４の一端とチップソリッドインダクタ６３９の一端が、導体層６３７を介して直列に接続されて、バイアス回路６０１ｂを構成している。空芯コイル６３４の下方には、図示しない薄膜抵抗体が設けられて空芯コイル６３４と並列に接続されている。空芯コイル６３４の他端は導体層６４１に接続される。また、空芯コイル６３４の他端は薄膜抵抗体６４３に接続される。薄膜抵抗体６４３はコンデンサ６４５の上面電極にも接続される。コンデンサ６４５の下面電極は、キャリア６０５の上面に半田付けで接続される。チップソリッドインダクタ６３９の他端は、ワイヤを介してフィードスルー６１７に接続され、リードピン６１９ｄに接続される。ロングワイヤ２０５の一端は導体層６４１に接続され、ロングワイヤ２０５の他端は素子基板１３上の導体線路１０３に接続される。
【００９６】
光素子１１の後部には、ＰＤ６４７が設けられる。ＰＤ６４７はＰＤキャリア６４９の側面に固着されるとともに、ＰＤキャリア６４９の側面および上面のパターン及びワイヤを介して、リードピン６１９ｄ、６１９ｅに接続される。また、サーミスタ６５１はキャリア６０５、リードピン６１９ａ、６１９ｂと接続される。キャリア６０５はマイクロストリップ線路６２７の裏面で、パッケージ６１１の内側に突出した壁面と接続されている。
【００９７】
次に、この発明の実施の形態にかかる光モジュールの動作について説明する。まず、図示しない信号源から出力された高周波の変調電流は、コネクタ６１５、コネクタピン６２３を介してパッケージ６１１の内部に入力される。続いて、この変調電流は、マイクロストリップ線路６２７からワイヤを介してマイクロストリップ線路６２９へと伝送される。マイクロストリップ線路６２９を伝送された変調電流は、素子基板１３上のマイクロストリップ線路４０２、マイクロストリップ線路４０３へと伝送され、フィルタ回路４０５を通過して光素子１１に入力される。光素子１１は、入力された変調電流を光信号に変換して出力する。光素子１１からの前面出力光はレンズ６０９で集光され、光ファイバ６１３を伝播していく。一方、光素子１１の背面光はＰＤ６４７に放射され、ＰＤ６４７にこれに応じた電流が流れて、光素子１１の電流制御に用いられる。
【００９８】
一方、バイアス電流は、パッケージ６１１のグランドに接続されたキャリア６０５から、光素子１１、基板１２、ロングワイヤ２０５、バイアス回路基板６３２、ワイヤ、およびリード６１９ｃを介して、図示しないバイアス電源に流入する。なお、サーミスタ６５１はペルチェ６０３の制御に使用される。
【００９９】
図２６は、図２４の光素子モジュールの等価回路を示す図である。同図においては、ＰＤ６４７、サーミスタ６５１、ペルチェ６０３は省略されている。
信号伝送線路６０１ａ側から説明する。図において、変調信号の信号源は、図２６に図示しないコネクタ６１５のコネクタピン６２３を介してマイクロストリップ線路６２５に接続される。マイクロストリップ線路６２５はワイヤの寄生インダクタンスＬｗ１を介してマイクロストリップ線路６２７に接続される。同様に、マイクロストリップ線路６２７は、ワイヤの寄生インダクタンスＬｗ２を介してマイクロストリップ線路６２９に接続される。続いて、マイクロストリップ線路６２９は、ワイヤの寄生インダクタンスＬｗ３を介してマイクロストリップ線路４０２に接続される。マイクロストリップ線路４０２は抵抗Ｒ１を介してマイクロストリップ線路４０３に接続される。マイクロストリップ線路４０３はロングワイヤ２０５を介してバイアス回路基板６３２に接続される。
【０１００】
マイクロストリップ線路４０３は、フィルタ回路４０５に直列に接続される。フィルタ回路４０５は、図１０と同じ等価回路で構成され、ワイヤ２１７を介して光素子１１に接続される。光素子１１は、図１０と同じ等価回路の構成を有し、ビアホール１１７を介してグランドに接続される。
【０１０１】
次に、バイアス回路６０１ｂ側について説明する。図において、マイクロストリップ線路４０３は、インダクタンス素子Ｌｗ３（ロングワイヤ２０５）を介してバイアス回路基板６３２のインダクタンス素子Ｌ２（空芯コイル６３４）に接続される。また、インダクタンス素子Ｌｗ３は、インダクタンス素子Ｌ２と並列に抵抗Ｒ４（薄膜抵抗体６４３）にも接続され、抵抗Ｒ４はコンデンサＣ１（コンデンサ２７５）を介してグランドに接続される。インダクタンス素子Ｌ２と並列に抵抗Ｒ５が接続されている。また、インダクタンス素子Ｌ２と直列にインダクタンス素子Ｌ３（チップインダクタ６３９）が接続され、インダクタンス素子Ｌｗ４（ワイヤ）を介して端子６１９ｃに接続される。端子６１９ｃからはバイアス電流が印加される。
【０１０２】
この実施の形態では、パッケージ６１１の構造が、図２に示したパッケージ３の構造と異なっている。しかし、図２６に示す、この実施の形態による光素子モジュールの等価回路は、図１０に示した等価回路と同様の電気特性を有して動作する。
すなわち、光素子１１が図１１の小信号特性に示すような緩和振動周波数を有する場合、フィルタ回路４０５が図１４に示すような小信号特性を与えるように、フィルタ回路４０５の回路定数を設定する。これによって、光素子モジュール６００の小信号特性は、光素子１１の緩和振動周波数による影響が除去されて、図１８に示すようになる。また、光素子モジュールのベッセルフィルタ通過後の光出力波形は、図２０に示すようにオーバーシュートが低減され、フィルタ回路４０５の挿入前と比べて波形品質が著しく向上する。
【０１０３】
この実施の形態による光素子モジュールは以上のように構成され、実施の形態１と同様、光素子１１への信号伝送線路上に緩和振動周波数のピークを抑圧するフィルタ回路４０５を挿入することによって、光素子１１の緩和振動周波数によるオーバーシュートを抑圧し、光出力波形への影響を低減させることができる。特に、１０Ｇｂ／ｓのビットレートで動作させる光素子１１を高温度動作させる際、光素子１１が緩和振動周波数によって１１ＧＨｚ近辺に小信号特性の盛り上がりを生じても、実施の形態１と同じ作用によって、この盛り上がりの影響を十分に抑圧することができる。
【０１０４】
このため、この実施の形態の光素子モジュールによれば、ドライバ１５から光素子１１への信号伝送線路に緩和振動周波数のピークを抑圧するフィルタ回路４０５を挿入し、信号伝送線路に一端が接続された薄膜抵抗体（第１の抵抗）１１１と、一端が薄膜抵抗体１１１の他端に接続され、他端が光素子１１に接続されたコイル（インダクタ）２１１と、薄膜抵抗体１１１の他端と光素子１１に対して、コイル２１１と並列に接続されたコンデンサ（キャパシタ）１２１と、コイル２１１に並列接続されると共に、コンデンサ１２１に直列接続された薄膜抵抗体（第２の抵抗）１１３とを備えることによって、光素子１１の緩和振動周波数によるオーバーシュートを抑圧し、光出力波形への影響を低減させることができる。
【０１０５】
特に、１０Ｇｂ／ｓのビットレートで動作させる光素子を高温度動作させる際、光素子が緩和振動周波数によって１１ＧＨｚ近辺に小信号特性の盛り上がりを生じても、この盛り上がりの影響を十分に抑圧することができる。
なお、素子基板１３、基板１４を用いる代わりに、実施の形態２に示した素子基板１３ｂを用いても良い。
【０１０６】
【発明の効果】
この発明によれば、信号伝送線路に一端が接続された第１の抵抗と、一端が第１の抵抗の他端に接続され、他端が光素子に接続されたインダクタと、第１の抵抗の他端と光素子に対して、上記インダクタと並列に接続されたキャパシタと、インダクタに並列接続されると共に、上記キャパシタに直列接続された第２の抵抗とを備えることにより、光素子の緩和振動周波数による光出力波形への影響を低減させる光素子モジュールを得ることができる。
特に、光素子を高温度動作させる際の緩和振動周波数のピークを抑圧するのに有用である。
【図面の簡単な説明】
【図１】この発明の実施の形態１による光素子モジュールの構成を示す斜視図である。
【図２】この発明の実施の形態１による光素子モジュールの構成を示す上面図である。
【図３】この発明の実施の形態１による光素子モジュールの構成を示すＩ−Ｉ断面図である。
【図４】この発明の実施の形態１による光素子モジュールの構成図であり、（ａ）がＩＩ−ＩＩ断面図、（ｂ）がＩＩＩ−ＩＩＩ断面図を示す。
【図５】この発明の実施の形態１による光素子モジュールの構成を示す下面図である。
【図６】この発明の実施の形態１によるパッケージの構成を示す上面図である。
【図７】この発明の実施の形態１による光素子を搭載する素子基板の構成を示す斜視図である。
【図８】この発明の実施の形態１による光素子を搭載する素子基板の構成図であり、（ａ）が上面図、（ｂ）がＩＩＩＩ−ＩＩＩＩ断面図を示す。
【図９】この発明の実施の形態１によるバイアス回路基板の構成を示す斜視図である。
【図１０】この発明の実施の形態１による光素子モジュールの等価回路を示す図である。
【図１１】この発明の実施の形態１による光素子の小信号通過特性を示す図である。
【図１２】フィルタ回路を設けない場合の、光素子モジュールの光出力波形（ベッセルフィルタ通過前）のアイパターンを示す図である。
【図１３】フィルタ回路を設けない場合の、光素子モジュールの光出力波形（ベッセルフィルタ通過後）のアイパターンを示す図である。
【図１４】この発明の実施の形態１によるフィルタ回路の抵抗Ｒ２がない場合の、小信号通過特性を示す図である。
【図１５】フィルタ回路の抵抗Ｒ２がない場合の、光素子モジュールの小信号通過特性を示す図である。
【図１６】フィルタ回路の抵抗Ｒ２がない場合の、光素子モジュールの光出力波形（ベッセルフィルタ通過後）のアイパターンを示す図である。
【図１７】この発明の実施の形態１によるフィルタ回路の小信号通過特性を示す図である。
【図１８】この発明の実施の形態１による光素子モジュールの小信号通過特性を示す図である。
【図１９】この発明の実施の形態１による光素子モジュールの光出力波形（ベッセルフィルタ通過前）のアイパターンを示す図である。
【図２０】この発明の実施の形態１による光素子モジュールの光出力波形（ベッセルフィルタ通過後）のアイパターンを示す図である。
【図２１】整合抵抗の前段にフィルタ回路を挿入した場合の、光素子モジュールの小信号通過特性を示す図である。
【図２２】この発明の実施の形態２による、フィルタ回路の構成を示す図である。
【図２３】この発明の実施の形態２による、フィルタ回路の等価回路を示す図である。
【図２４】この発明の実施の形態３による光素子モジュールの構成を示す上面図である。
【図２５】この発明の実施の形態３による光素子モジュールの構成を示すＶＩ−ＶＩ断面図である。
【図２６】この発明の実施の形態３による光素子モジュールの等価回路を示す図である。
【符号の説明】
１  光素子モジュール、３  パッケージ、５  光ファイバ、７  キャリア、９上蓋、１１  光素子、１３  素子基板、１４  基板、１５  ドライバ、１７  基板、１９  伝送基板、１０３  導体線路（第１のストリップ導体）、１０７  導体線路（第２のストリップ導体）、１０９  導体層（第３のストリップ導体）、１１１  薄膜抵抗体（第１の抵抗）、１１３  薄膜抵抗体（第２の抵抗）、１２１  コンデンサ（キャパシタ）、２１１  コイル（インダクタ）、２０５  ロングワイヤ、５０５  導体層（第２のストリップ導体）、５０２  薄膜抵抗体（第２の抵抗）、５０４  チップコンデンサ（キャパシタ）、６００  光素子モジュール。
【図１】
2004179204.tif 000006
【図２】
2004179204.tif 000007
【図３】
2004179204.tif 000008
【図４】
2004179204.tif 000009
【図５】
2004179204.tif 000010
【図６】
2004179204.tif 000011
【図７】
2004179204.tif 000012
【図８】
2004179204.tif 000013
【図９】
2004179204.tif 000014
【図１０】
2004179204.tif 000015
【図１１】
2004179204.tif 000016
【図１２】
2004179204.tif 000017
【図１３】
2004179204.tif 000018
【図１４】
2004179204.tif 000019
【図１５】
2004179204.tif 000020
【図１６】
2004179204.tif 000021
【図１７】
2004179204.tif 000022
【図１８】
2004179204.tif 000023
【図１９】
2004179204.tif 000024
【図２０】
2004179204.tif 000025
【図２１】
2004179204.tif 000026
【図２２】
2004179204.tif 000027
【図２３】
2004179204.tif 000028
【図２４】
2004179204.tif 000029
【図２５】
2004179204.tif 000030
【図２６】
2004179204.tif 000031