(57)【要約】【課題】ビデオメモリ２０上に予め設定した描画パターンデータを、同一のビデオメモリ２０上に設定した描画領域に繰り返し書き込むことにより、その描画領域３４を描画パターンで塗り込むことを可能とする描画回路にあって、簡単な構成を維持しながら効率よくデータの読み書きが行え、データ処理時間の短縮が図れる様にする。【解決手段】ビデオメモリ２０の入出力端に直結させてデータバッファ４２を備え、描画パターンデータの読み出しと描画領域への書き込みとを一連の動作として実行させる。【選択図】　図３
2004094308.tif 000002
【特許請求の範囲】
【請求項１】
メモリ上に予め設定した描画パターンデータ（３０）を、ビデオメモリ（２０）上に設定した描画領域（３４）に繰り返し書き込むことにより、該描画領域（３４）を描画パターンで塗り込むことを可能とする描画回路であって、
前記描画パターンデータ（３０）の格納位置を規定する第１の格納位置情報と、前記描画領域（３４）の設定位置を規定する第２の格納位置情報とを個別に格納可能とするレジスタ群からなる位置情報格納回路（３６）と、
該位置情報格納回路（３６）から必要な位置情報を適宜時期に取り出し、取り出した位置情報を個別に変更するとともに、変更した位置情報と位置情報格納回路（３６）から取り出した位置情報とを比較しながら、描画パターンデータ（３０）の読み出し位置および描画領域（３４）中の書き込み位置を決定可能とする位置情報決定回路（３８）と、
該位置情報決定回路（３８）で決定された位置情報に基づいて、メモリ上から描画パターンデータ（３０）を取り出す一方、取り出された描画パターンデータ（３０）をビデオメモリ（２０）上に書き込むメモリコントローラ（４０）と、
該メモリコントローラ（４０）によりメモリから取り出された描画パターンデータ（３０）を格納するデータバッファ（４２）とを備え、
前記描画パターンデータ（３０）が格納されるメモリは、前記描画領域（３４）が設定されるビデオメモリ（２０）であって、前記データバッファ（４２）はビデオメモリ（２０）におけるデータ入出力端に接続され、データの読み出しと書き込みとが連続した一連の動作として行われることを特徴とする描画回路。
【請求項２】
前記描画パターンデータ（３０）における第１の格納位置情報には、描画パターン中に設けた描画開始位置に関する情報が含まれ、
前記描画領域（３４）は、該描画開始位置を始点として描画パターンの塗り込み処理が行われる請求項１記載の描画回路。
【請求項３】
前記位置情報決定回路（３８）は、前記第１の格納位置情報に基づいて決定された描画パターンデータ（３０）上の走査位置を特定する第１のアドレスデータ（Ｓｘ、Ｓｙ）を第１のカウンタ（４８）に格納する一方、前記第２の格納位置情報に基づいて決定された描画領域（３４）上の走査位置を特定する第２のアドレスデータ（Ｄｘ、Ｄｙ）を第２のカウンタ（５２）に格納するとともに、第１および第２のカウンタ（４８）・（５２）の格納アドレスをマルチプレクサ（５６）で択一的にメモリコントローラ（４０）に出力可能とし、更に、前記マルチプレクサ（５６）の切り換え動作と、データバッファ（４２）におけるデータの読み書き許可動作と、メモリコントローラ（４０）における読み書き指示動作とが、１つの信号により同時に行われる請求項２記載の描画回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は描画回路であって、特に描画パターンデータを繰り返し書き込むことにより描画領域を所定パターンで塗り込むものに関する。
【０００２】
【従来の技術】
従来この種の描画機能は、ＣＰＵを制御回路として使用したソフトウェア制御式のものが一般的である。また、ＢｉｔＢｌｉｔ機能を備えたグラフィックアクセレータを付加的に備えることも行われている。
【０００３】
【発明が解決しようとする課題】
しかしながら、パターンの塗り込み処理にはＣＰＵのパワーを必要とするとともに処理すべきデータ量も多いため、主たるＣＰＵでデータ処理を行わせることは負担が大きい。また、ＢｉｔＢｌｉｔ機能は、同一サイズの領域間のコピーに限定されるため、使用方法が限定されるなど使い勝手が悪い。
【０００４】
本発明はかかる不都合に鑑みてなされたものであって、描画パターンの塗り込み機能をハードウェア的に構成するとともに、描画パターンと描画領域をビデオメモリ上に設定する一方、ビデオメモリの入出力端に直結させてデータバッファを備え、描画パターンデータの読み出しと描画領域への書き込みとを一連の動作として実行させることにより、簡単な構成でデータ処理速度の速い描画回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明にかかる描画回路２６は、図１および図２にその全体的な構成を概略的に示す如く、メモリ上に予め設定した描画パターンデータ３０を、ビデオメモリ２０上に設定した描画領域３４に繰り返し書き込むことにより、描画領域３４を描画パターンで塗り込むことを可能とする。
【０００６】
更に、描画回路２６は図３に例示する如く、描画パターンデータ３０の格納位置を規定する（Ｓｘｕ、Ｓｙｕ）と（Ｓｘｌ、Ｓｙｌ）の様な第１の格納位置情報と、前記描画領域３４の設定位置を規定する（Ｄｘｕ、Ｄｙｕ）と（Ｄｘｌ、Ｄｙｌ）の様な第２の格納位置情報とを個別に格納可能とするレジスタ群からなる位置情報格納回路３６と、その位置情報格納回路３６から必要な位置情報を適宜時期に取り出し、取り出した位置情報を個別に変更するとともに、変更した位置情報と位置情報格納回路３６から取り出した位置情報とを比較しながら、描画パターンデータ３０の読み出し位置および描画領域３４中の書き込み位置を決定可能とする位置情報決定回路３８と、その位置情報決定回路３８で決定された位置情報に基づいて、メモリ上から描画パターンデータ３０を取り出す一方、取り出された描画パターンデータ３０をビデオメモリ２０上に書き込むメモリコントローラ４０と、そのメモリコントローラ４０によりメモリから取り出された描画パターンデータ３０を格納するデータバッファ４２とを備えている。
【０００７】
ここで、描画パターンデータ３０が格納されるメモリは、前記描画領域３４が設定されるビデオメモリ２０であって、データバッファ４２はビデオメモリ２０におけるデータ入出力端に接続され、データの読み出しと書き込みとが連続した一連の動作として行われることを特徴とする。
【０００８】
また前記した描画パターンの格納位置情報には、描画パターン中に設けた描画開始位置に関する（Ｓｘｓ、Ｓｙｓ）の様な情報が含まれ、描画領域３４は、その描画開始位置を始点として描画パターンの塗り込み処理が行われる。
【０００９】
更に位置情報決定回路３８では、前記した第１の格納位置情報に基づいて決定された描画パターンデータ３０上の走査位置を特定する第１のアドレスデータ（Ｓｘ、Ｓｙ）を第１のカウンタ４８に格納する一方、前記第２の格納位置情報に基づいて決定された描画領域３４上の走査位置を特定する第２のアドレスデータ（Ｄｘ、Ｄｙ）を第２のカウンタ５２に格納するとともに、第１および第２のカウンタ４８・５２の格納アドレスをマルチプレクサ５６で択一的にメモリコントローラ４０に出力可能とする。
【００１０】
そして、マルチプレクサ５６の切り換え動作と、データバッファ４２におけるデータの読み書き許可動作と、メモリコントローラ４０における読み書き指示動作とが、１つの信号により同時に行われることが好ましい。
【００１１】
【発明の効果】
本発明は上記の如く、描画パターンの塗り込み機能をハードウェア的に構成するとともに、描画パターンと描画領域をビデオメモリ上に設定する一方、ビデオメモリの入出力端に直結させてデータバッファを備え、描画パターンデータの読み出しと描画領域への書き込みとを一連の動作として実行させることにより、データ処理時間の短い塗り込み動作が行える。
【００１２】
更に、描画パターン上における任意の座標を塗り込み開始位置として設定可能とすることにより、変化に富んだ塗り込み処理が行える。また、読み出しアドレスと書き込みアドレスとを個別に設定したあと、アドレスの選択動作とデータの読み書き動作とを１つの信号で指示可能とすることにより、簡単な構成を維持しながら、効率よくデータの読み書きが行える。
【００１３】
【発明の実施の形態】
以下本発明を、図１に例示する汎用的なパソコン装置におけるグラフィック表示部１０に実施した一例を示すがこれに限らず、ＰＬＣの制御動作に対応した表示を行うプログラム式表示装置をはじめ、描画を必要とする各種のコンピュータ応用装置に実施できることは勿論である。
【００１４】
本発明が適用されるグラフィック表示部１０は、それ全体が１または少数枚の回路基板上に一体に構成されてメインの処理ルーチンから独立して動作可能とするものであって、従来のグラフィックボードと差し替えての使用を可能とする。ここで、グラフィック表示部１０には描画専用のプロセッサ１２を備え、バスライン１４を介してメインのＣＰＵ１６や、汎用的なＲＡＭとＲＯＭを含むメモリ１８と接続され、互いにデータの受け渡しを行う。
【００１５】
描画プロセッサ１２は、ＣＰＵ１６から描画に必要なデータを受け取ると、所定のデータ処理をしてビデオメモリ２０に書き込む一方、適宜時期にビデオメモリ２０から表示データを読み出し、表示回路２２で同期信号などを付加することにより、ディスプレイ２４で表示可能な映像信号を出力する。かかるディスプレイ２４に対する表示のための基本構成は従来の画像処理回路と同一または類似であるので、これ以上の詳細な説明は省略する。
【００１６】
本発明は、図３にその詳細な構成を示す描画回路２６の構成にその特徴を有するものであって、図２に例示するビデオメモリ２０上に描画パターンの設定領域２８を設定し、その描画パターン設定領域２８内に格納した矩形状の描画パターンデータ３０を使用して、ディスプレイ２４に対する表示領域３２中に設定した矩形状の描画領域３４の内部を描画パターンで塗り込むデータ処理動作を、ソフトウェアによるデータ処理動作を最小限に抑制し、ハードウェア的に実行可能とする。
【００１７】
描画回路２６は、ビデオメモリ２０上における描画パターンデータ３０の格納位置と描画領域３４の設定位置とを個別に設定可能とする位置情報格納回路３６と、各位置情報に基づいてデータ処理アドレスを決定する位置情報決定回路３８と、決定されたアドレスに基づいてビデオメモリ２０に対してデータの読み書きを指示するメモリコントローラ４０と、ビデオメモリ２０から読み出した描画パターンデータ３０を一時記憶するデータバッファ４２とから構成される。
【００１８】
ここで、位置情報格納回路３６は複数のレジスタ４４・４４・・・から構成され、各レジスタ４４には個別に、描画パターンデータ３０のビデオメモリ２０上における左上座標と右下座標に対応する各アドレスである（Ｓｘｕ，Ｓｙｕ）と（Ｓｘｌ、Ｓｙｌ）に加えて、描画パターン中におけるスタートアドレス（Ｓｘｓ，Ｓｙｓ）の６種類の位置データを、描画プロセッサ１２の命令によって格納可能とする。
【００１９】
一方、描画領域３４に関する位置情報としては、書き込みの開始座標である左上隅のアドレス（Ｄｘｕ、Ｄｙｕ）と、書き込みの終了座標である右下隅のアドレス（Ｄｘｌ、Ｄｙｌ）の４種類の位置データを個別にレジスタ４４に格納可能としている。
【００２０】
そして、位置情報格納回路３６に保存された格納位置情報に基づき、位置情報決定回路３８で指定されたアドレス（Ｓｘ、Ｓｙ）の描画パターンデータ３０をデータバッファ４２に順次に読み出したあと、位置情報決定回路３８で指定された描画領域３４中の所定アドレス（Ｄｘ、Ｄｙ）に対してデータバッファ４２に格納したデータを書き込むことにより、データの読み出しと書き込みが連続した一連のデータ処理として行われ、描画領域３４中を描画パターンで塗り込み処理することを基本的な構成とする。
【００２１】
なお以下の説明にあっては、図３に示す位置情報決定回路３８におけるデータ処理動作を、図２の様にビデオメモリ２０における横右方向をＸ軸に縦下方向をＹ軸にとり、Ｘ軸方向に主走査しながらＹ軸方向に副走査することによってビデオメモリ２０上にデータを順次に読み書きする図４の処理手順例に基づいて説明するがこれに限らず、データを読み書きするアルゴリズムは適宜変更して実施できることは勿論である。
【００２２】
ここで、図４のステップＳＴ１において描画動作をスタートすると、描画パターンデータ３０の読み出し開始アドレスとしてスタートアドレス（Ｓｘｓ、Ｓｙｓ）が指定され（ステップＳＴ２）、描画領域３４の書き込みアドレスとしては左上座標のアドレス（Ｄｘｕ、Ｄｙｕ）が指定（ステップＳＴ３）されたあと、ステップＳＴ４でビデオメモリ２０に対するデータの読み書き動作が行われる。しかる後、ステップＳＴ５１に移り、書き込みアドレスの決定工程に入る。
【００２３】
先ずステップＳＴ５１では、描画領域３４中におけるＸ軸方向の現在の書き込みアドレスＤｘが、描画領域３４の右端であるＤｘｌに達しているか否かが判定される。このステップでの判定が「Ｎｏ」であれば、描画領域３４内での主走査は途中であると判断できるので、ステップＳＴ５２においてＸ座標を１だけ進めたあと、ステップＳＴ６１における読み出しアドレスの決定工程に移る。
【００２４】
一方、ステップＳＴ５１における判定が「Ｙｅｓ」であれば、描画領域３４中における走査している行の右端に達していることが判定されるので、更にステップＳＴ５３において、Ｙ座標Ｄｙが最下行であるか否かが判定され、「Ｙｅｓ」であれば描画領域３４における全体に書き込み処理がなされたものと判断されるので、ステップＳＴ５４に移って処理動作を終了する。
【００２５】
逆にステップＳＴ５３の判定が「Ｎｏ」であれば、ステップＳＴ５５でＸ座標Ｄｘを左端であるＤｘｕに、ステップＳＴ５６でＹ座標Ｄｙを１増加させることによって走査位置を一行分下方に移行させたのち、ステップＳＴ６４に移って読み出しアドレスの決定工程に入る。
【００２６】
次に、ステップＳＴ６１およびステップＳＴ６４から始まる読み出しアドレス決定工程は、描画パターン中の各データを読み出すべきアドレス（Ｓｘ、Ｓｙ）を決定可能とするものであって、描画領域３４中の書き込み位置が一行の途中である場合にあっては、ステップＳＴ６１から始まる処理が、描画領域３４中における書き込み行が変更された場合にあっては、ステップＳＴ６４からの処理が行われる。
【００２７】
先ず、ステップＳＴ６１にあっては、描画パターン中におけるＸ軸方向の走査座標Ｓｘが描画パターン中の右端の座標Ｓｘｌに達しているか否かが判定される。判定が「Ｎｏ」であれば、ステップＳＴ６２に移ってＸ軸方向の読み出しアドレスを１つ進めたあと、ステップＳＴ４に戻って所定の読み書きをする。
【００２８】
ステップＳＴ６１の判定が「Ｙｅｓ」であれば描画パターンの右端に達しているものと判断できるので、ステップＳＴ６３において読み出し時のＸ座標Ｓｘを左端の座標Ｓｘｕに変更したあと、ステップＳＴ４に戻る。
【００２９】
次に、ステップＳＴ６４から始まるルーチンは、描画領域３４中における書き込みアドレスが１つの行における左端の場合であるから、描画パターン中の読み出しＸ座標Ｓｘをスタート座標であるＳｘｓに変更するとともに、ステップＳＴ６５に移り、Ｙ座標Ｓｙが最下行に達しているか否かが判定される。
【００３０】
かかる判定で「Ｎｏ」であれば最下行ではないので、ステップＳＴ６６で読み出し用のＹ座標を１行進めたあと、ステップＳＴ４に戻る。ステップＳＴ６５の判定が逆に「Ｙｅｓ」であれば、ステップＳＴ６７に移り、走査座標Ｓｙを最上行Ｓｙｕに変更したあと、ステップＳＴ４に戻るのである。
【００３１】
位置情報決定回路３８は、上記した処理手順を実行するため、描画パターンにおけるスタート座標（Ｓｘｓ、Ｓｙｓ）と左上座標（Ｓｘｕ、Ｓｙｕ）につき、Ｘ座標とＹ座標を個別にマルチプレクサ４６で選択可能とするとともに、その選択された座標をカウンタ４８にロードし、そのロードした値を描画領域３４の書き込みに対応させてカウントアップする。そしてそのカウントアップさせて行った値と右下座標（Ｓｘｌ、Ｓｙｌ）とを比較器５０で個別に比較し、両者が一致または不一致であると、図４の「読み出しアドレス決定工程」中に示した条件に従ってマルチプレクサ４６で選択された座標値がカウンタ４８にセットされる。
【００３２】
一方、描画領域３４における左上座標（Ｄｘｕ、Ｄｙｕ）については、図４における「書き込みアドレス決定工程」で示す条件に従い、必要時期にカウンタ５２にセットされ、セットされた値をカウントアップすることにより走査位置を変更する。更に、カウントアップして行った座標値（Ｄｘ、Ｄｙ）を右下座標（Ｄｘｌ、Ｄｙｌ）と比較器５４で個別に比較し、両者が一致したことが判定されると、Ｘ座標をリセットするか描画工程を終了するかの判断がなされる。
【００３３】
以上の様にして、位置情報決定回路３８により決定されたアドレスは、ビデオメモリ２０に対するデータの書き込み時と読み出し時とをマルチプレクサ５６で選択してメモリコントローラ４０に入力するとともに、描画パターンのアドレスがマルチプレクサ５６で選択された際にはビデオメモリ２０に対する読み出し動作が、描画領域３４のアドレスが選択された場合には書き込み動作がメモリコントローラ４０に対して指示される。
【００３４】
ここで、ビデオメモリ２０に対するデータの読み出しと書き込みは、一連の動作中に連続して実行されるとともに、ビデオメモリ２０のデータ入出力端に直結されたデータバッファ４２を介して直接的にデータの受け渡しを行うため、データの読み書きに待ち時間を要することなく、描画領域３４の描画パターンによる塗り込み処理が完了する。
【００３５】
また、制御信号発生回路５８は論理回路を組み合わせて構成されるものであって、描画プロセッサ１２から送られるスタート信号の入力と連動して動作を開始し、比較器５０・５４からの入力に対応して、マルチプレクサ４６・５６、カウンタ４８・５２あるいはその他の回路に対して必要な制御信号６０を自動的に送る。
【００３６】
そして、マルチプレクサ５６におけるアドレスの切り換え動作の指示と、データバッファ４２におけるデータの読み出し許可指示と、メモリコントローラ４０によるビデオメモリ２０に対するデータの読み書き時期の指示とが、制御信号発生回路５８から出力される信号ＷＲ＊によって制御されることにより、ビデオメモリ２０に対する必要なデータの読み書きが、一連の動作として完了するのである。
【図面の簡単な説明】
【図１】本発明をパソコン装置に実施した一例を示すブロック図である。
【図２】描画パターンの塗り込み状態を示す説明図である。
【図３】描画回路の一例を示すブロック図である。
【図４】描画回路の動作手順を示す流れ図である。
【符号の説明】
１０　グラフィック表示部
１２　描画プロセッサ
１４　バスライン
１６　ＣＰＵ
１８　メモリ
２０　ビデオメモリ
２２　表示回路
２４　ディスプレイ
２６　描画回路
２８　描画パターン設定領域
３０　描画パターンデータ
３２　表示領域
３４　描画領域
３６　位置情報格納回路
３８　位置情報決定回路
４０　メモリコントローラ
４２　データバッファ
４４　レジスタ
４６　マルチプレクサ
４８　第１のカウンタ
５０　第１の比較器
５２　第２のカウンタ
５４　第２の比較器
５６　マルチプレクサ
５８　制御信号発生回路
６０　制御信号
【図１】
2004094308.tif 000003
【図２】
2004094308.tif 000004
【図３】
2004094308.tif 000005
【図４】
2004094308.tif 000006