(57)【要約】【課題】窒化膜と近接する多結晶シリコン膜またはアモルファスシリコン膜にＩＩＩ族の不純物がドープされた半導体素子において、スレッショルド電圧Ｖｔが製造される半導体素子の個体毎に異なるという問題があった。【解決手段】半導体素子のゲートマスクである窒化膜を、７５０℃よりも高い、窒化膜から水素を離脱させる温度で成膜する。または、半導体素子のゲートマスクである窒化膜を、アンモニアガスとシラン系ガスを用いて、アンモニアガスの流量がシラン系ガスの流量よりも２０倍以上多い状態で成膜する。【選択図】    図１
2004200645.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子のゲートマスクである窒化膜を、７５０℃よりも高い、窒化膜から水素を離脱させる温度で成膜することを特徴とする半導体素子のゲートマスク製造方法。
【請求項２】
前記温度は８３０℃以上であることを特徴とする請求項１に記載の半導体素子のゲートマスク製造方法。
【請求項３】
半導体素子のゲートマスクである窒化膜を、アンモニアガスとシラン系ガスとを用いて、アンモニアガスの流量がシラン系ガスの流量よりも２０倍以上多い状態のガス雰囲気中で成膜したことを特徴とする半導体素子のゲートマスク製造方法。
【請求項４】
シリコン基板上に形成された多結晶シリコン膜またはアモルファスシリコン膜上にタングステンシリサイド膜を形成し、該タングステンシリサイド膜上にアンモニアガスとシラン系ガスとを用いて前記半導体素子のゲートマスクである窒化膜を成膜することを特徴とする請求項１〜３のいずれか１項に記載の半導体素子のゲートマスク製造方法。
【請求項５】
半導体素子のゲートマスクである窒化膜を、アンモニアガスとシラン系ガスとを用いて、アンモニアガスの流量がシラン系ガスの流量に対して２０倍以上１００倍以下の状態のガス雰囲気中で成膜したことを特徴とする半導体素子のゲートマスク製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体素子におけるゲートマスクの製造方法に関し、特にシリコン基板上に形成された多結晶シリコン膜またはアモルファスシリコン膜に不純物がドープされている半導体素子におけるゲートマスクの製造方法に関する。
【０００２】
【従来の技術】
従来より、シリコン基板上に形成された多結晶シリコン膜またはアモルファスシリコン膜に不純物がドープされている半導体素子がある。以下に、このような半導体素子の形成過程の一例を説明する。
【０００３】
まず、シリコン基板上にゲート絶縁膜を成膜し、その上に多結晶シリコン膜またはアモルファスシリコン膜を成膜する。なお、以下の説明では多結晶シリコン膜として説明する。
【０００４】
次に、例えば以下のようにして、多結晶シリコン膜にＰＭＯＳ部とＮＭＯＳ部を形成する。
【０００５】
すなわち、まず、ＰＭＯＳ部となる領域が露出するように、多結晶シリコン膜上の、ＰＭＯＳ部となる領域以外の領域にフォトレジスト材でマスクを形成する。次に、露出している領域（すなわちＰＭＯＳ部となる領域）にボロンなどのＩＩＩ族の不純物をイオン注入によりドープする。そして、マスクを除去する。これにより、多結晶シリコン膜にＰＭＯＳ部を形成する。
【０００６】
次に、ＮＭＯＳ部となる領域が露出するように、多結晶シリコン膜上の、ＮＭＯＳ部となる領域以外の領域にフォトレジスト材でマスクを形成する。次に、露出している領域（すなわちＮＭＯＳ部となる領域）にリンなどのＶ族の不純物をイオン注入によりドープする。そして、マスクを除去する。これにより、多結晶シリコン膜にＮＭＯＳ部を形成する。なお、ＰＭＯＳ部の形成工程とＮＭＯＳ部の形成工程の順序は半導体素子の構造によって任意に定める。
【０００７】
次に、ドープされた不純物イオンを活性化するために熱処理を行う。このとき、多結晶シリコン膜上に酸化膜が形成されるので、これを除去する。
【０００８】
次に、必要に応じて多結晶シリコン膜上に、タングステンシリサイド（ＷＳｉｘ）膜を成膜し、その上に窒化膜を成膜する。
【０００９】
次に、窒化膜を任意のパターンに加工し、窒化膜により被覆されていない領域のタングステンシリサイド膜及び多結晶シリコン膜をエッチング除去する。
【００１０】
これによって、任意のパターンに加工された半導体素子のゲート構造が形成される。
【００１１】
ところで、上述の製造工程において、窒化膜を成膜する工程は、通常、７５０℃の温度下で行われる。しかしながら、この後に行われるソース、ドレインを活性化のための熱処理によって、窒化膜中に残存する水素原子がタングステンシリサイド膜を透過して多結晶シリコン膜に拡散する。多結晶シリコン膜に拡散した水素原子は、多結晶シリコン膜にドープされたボロンなどのＩＩＩ族の不純物に影響を及ぼす。すなわち、ボロンなどのＩＩＩ族の不純物の拡散を増速する。その結果、ボロンなどのＩＩＩ族の不純物は、ゲート絶縁膜まで拡散して突き抜けるようになる。従って、窒化膜と近接する多結晶シリコン膜またはアモルファスシリコン膜にＩＩＩ族の不純物がドープされた半導体素子は、スレッショルド電圧Ｖｔの変動量が個体毎に大きく異なる。従って、窒化膜と近接する多結晶シリコン膜またはアモルファスシリコン膜にＩＩＩ族の不純物がドープされた半導体素子は、信頼性が低いという問題があった。このような問題は、ＣＭＯＳデバイスなどの半導体素子、その中でも特にデュアルゲートＣＭＯＳに多く発生していた。
【００１２】
ところで、半導体素子の製造工程において、水素の量を制御する技術がいくつか開示されている。
【００１３】
例えば、水素結合を有しないガスを用いて成膜する技術が開示されている（例えば、特許文献１参照。）。
【００１４】
また、ＳｉＨ４に対するＮＨ３の流量比を２以上１０以下、ＳｉＨ４に対するＮ２の流量比を１３以上１７以下に制御して窒化膜を成膜する技術が開示されている（例えば、特許文献２参照。）。
【００１５】
【特許文献１】
特開平５−２９３０１号公報（段落０００９〜段落００１３）
【特許文献２】
特開平５−１７１４４３号公報（段落００２１〜段落００２８、図１）
【００１６】
【発明が解決しようとする課題】
特許文献１に開示された技術によれば、絶縁膜（窒化膜）を成膜するためにＮ２ガスを用いた例が開示されている。しかしながら、Ｎ２は分解しにくいので、特許文献１に開示された技術では、窒化膜の成膜レートが低いという問題がある。また、Ｎ２は、例えばプラズマを使うだけでなく８００℃以上という超高温下で処理する必要がある。そのため、半導体素子の製造装置は、プラズマを発生する機構を備えつつ、超高温を維持し、その状況下で処理を行うという条件を満たす必要がある。したがって、特許文献１に開示された技術では、半導体素子の製造装置を複雑な構造にしなければならないという問題がある。
【００１７】
また、特許文献２に開示された技術によれば、ガス中の水素の量を多くすることによって、シリコン原子及び窒素原子の未結合手に水素原子を結合させ、未結合手が少なくなった窒化シリコン膜を得ている。しかしながら、特許文献２に開示された技術では、窒化膜から多結晶シリコン膜またはアモルファスシリコン膜に拡散する水素原子については考慮していない。そのため、特許文献２に開示された技術では、多結晶シリコン膜またはアモルファスシリコン膜に拡散した水素によって、ボロンなどのＩＩＩ族の不純物の拡散が増速されて、不純物がゲート絶縁膜まで拡散して突き抜けるようになる。その結果、窒化膜と近接する多結晶シリコン膜またはアモルファスシリコン膜にＩＩＩ族の不純物がドープされた半導体素子は、スレッショルド電圧Ｖｔの変動量が個体毎に大きく異なる。したがって、窒化膜と近接する多結晶シリコン膜またはアモルファスシリコン膜にＩＩＩ族の不純物がドープされた半導体素子は、信頼性が低いという問題があった。
【００１８】
そこで、この発明では、窒化膜と近接する多結晶シリコン膜またはアモルファスシリコン膜にＩＩＩ族の不純物がドープされた半導体素子において、スレッショルド電圧Ｖｔが製造される半導体素子の個体毎に異なるようなことがないように、窒化膜中に残存する水素原子の量を低減させ、これによって半導体素子の信頼性を向上させた半導体素子の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、この発明に係る半導体素子のゲートマスク製造方法は、半導体素子のゲートマスクである窒化膜を、７５０℃よりも高い、窒化膜から水素を離脱させる温度で成膜することを特徴とする。これにより、窒化膜から水素を離脱させることができ、従って、窒化膜中に残存する水素原子の量を低減させることができる。
【００２０】
また、他の発明に係る半導体素子のゲートマスク製造方法は、半導体素子のゲートマスクである窒化膜を、アンモニアガスとシラン系ガスを用いて、アンモニアガスの流量がシラン系ガスの流量よりも２０倍以上多い状態で成膜することを特徴とする。すなわち、水素の量が少ない原料ガスを用いて窒化膜を成膜する。これにより、窒化膜中に残存する水素原子の量を低減させることができる。
【００２１】
【発明の実施の形態】
以下、図を参照してこの発明の実施の形態を説明する。なお、図１（Ａ）〜（Ｄ）及び図３（Ａ）〜（Ｄ）は、それぞれ、半導体素子のゲート電極を形成するために用いるゲートマスクを製造する工程における各段階で得られる構造体を示す図である。図１（Ａ）〜（Ｄ）及び図３（Ａ）〜（Ｄ）は、この発明を理解できる程度に、構成要素の形状、大きさ及び配置関係を概略的に示してあるにすぎない。また、各図において、共通する構成要素については、同一の符号を付し、説明を省略する。
【００２２】
なお、以下の実施の形態では、アンモニアガスとシラン系ガスとを用いて窒化膜を形成する。これは、アンモニアガスが、分解し易いという特性、扱い易いという特性、及び、反応し易くかつ窒化膜の成膜レートが高いという特性を備えているので、窒化膜の成膜に際して、プラズマを発生させて成膜する必要がなく、従って、簡単な設備で半導体素子を製造することができるからである。
【００２３】
＜第１の実施の形態＞
図１は、第１の実施の形態に係る製造方法を説明するための工程図である。第１の実施の形態によれば、半導体素子のゲート電極形成用のゲートマスクを窒化膜とする場合に、この窒化膜を成膜するプロセス温度を、窒化膜から水素を離脱させる温度とする。すなわち、窒化膜から水素を離脱させる温度下で窒化膜を成膜する。これにより、水素原子を窒化膜からガス雰囲気中に放出させることができ、その結果、窒化膜中に残存する水素原子の量を低減させることができる。以下、詳細に説明する。なお、以下の説明において、ゲート電極を単にゲートと称する場合もある。
【００２４】
窒化膜から水素を離脱させる温度としては、最低でも７５０℃より高い温度であり、好ましくは８００℃以上の温度、より好ましくは約８３０℃以上の温度とするのがよい。その理由は、後述するような測定結果を有する窒化膜１９が得られるからである。なお、上述の特許文献１における半導体素子の製造装置はプラズマを発生する機構を必要としているが、第１の実施の形態における半導体素子の製造装置はプラズマを発生する機構を必要としない。そのため、第１の実施の形態における半導体素子の製造装置は、特許文献１における半導体素子の製造装置よりも簡易な構造にすることができる。
【００２５】
まず、図１（Ａ）に示されるように、シリコン基板１１上にゲート絶縁膜１３を成膜し、その上に多結晶シリコン膜またはアモルファスシリコン膜を成膜する。なお、以下の説明では多結晶シリコン膜１５として説明する。
【００２６】
次に、例えば以下のようにして、多結晶シリコン膜１５にＰＭＯＳ部とＮＭＯＳ部を形成する。なお、上記に説明したように、この発明は、ＰＭＯＳ部となるボロンなどのＩＩＩ族の不純物をドープする場合に生じる問題を解決することを目的としている。そこで、ＮＭＯＳ部となる領域については図示せず、ＰＭＯＳ部となる領域の一部分のみを図１に示し、また以下の説明ではＰＭＯＳ部となる領域を中心にして述べ、ＮＭＯＳ部となる領域については概略的にしか述べない。
【００２７】
まず、ＰＭＯＳ部となる領域が露出するように、多結晶シリコン膜上の、ＰＭＯＳ部となる領域以外の領域にフォトレジスト材でマスクを形成する。なお、図１にはＰＭＯＳ部となる領域の一部のみが示されており、ＰＭＯＳ部となる領域以外の領域は図１の枠外に存在するため示されていない。次に、図１（Ａ）中に矢印９として示すように、露出している領域（すなわちＰＭＯＳ部となる領域）にボロンなどのＩＩＩ族の不純物をイオン注入によりドープする。そして、マスクを除去する。これにより、多結晶シリコン膜にＰＭＯＳ部を形成する。
【００２８】
次に、ＮＭＯＳ部となる領域が露出するように、多結晶シリコン膜上の、ＮＭＯＳ部となる領域以外の領域にフォトレジスト材でマスクを形成する。次に、露出している領域（すなわちＮＭＯＳ部となる領域）にリンなどのＶ族の不純物をイオン注入によりドープする。そして、マスクを除去する。これにより、多結晶シリコン膜にＮＭＯＳ部を形成する。なお、ＰＭＯＳ部の形成工程とＮＭＯＳ部の形成工程の順序は半導体素子の構造によって任意に定める。
【００２９】
次に、ドープされた不純物イオンを活性化するために熱処理を行う。このとき、多結晶シリコン膜１５上に酸化膜が形成されるので、これを除去する。
【００３０】
次に、図１（Ｂ）を参照して、ゲートマスクとなる窒化膜を成膜する工程を説明する。なお、図１（Ｂ）中、領域１５Ａは、不純物がドープされた領域を示している。領域１５Ａは、ボロンなどのＩＩＩ族の不純物がドープされているので、ＰＭＯＳ部となる。
【００３１】
図１（Ｂ）に示されるように、必要に応じて不純物がドープされた領域である多結晶シリコン膜１５Ａ上に、タングステンシリサイド（ＷＳｉｘ）膜１７などを成膜し、その上にアンモニア（ＮＨ３）ガスとシラン系ガス（例えばＤＣＳ（ジクロロシラン（ＳｉＨ２Ｃｌ２））ガス）とを用いてゲートマスクとなる窒化膜１９を減圧ＣＶＤ（化学蒸着）法により成膜する。
【００３２】
なお、このときの成膜室内における成膜用ガス雰囲気の圧力は、０．２〜０．４トール（Ｔｏｒｒ）の範囲内の圧力とするのが好適である。また、このガス圧力下において窒化膜１９を成膜するプロセス温度は、上述の通りの窒化膜１９から水素を離脱させる温度とする。具体的には、最低でも７５０℃より高い温度であり、好ましくは８００℃以上の温度、より好ましくは約８３０℃以上の温度とするのがよい。このようなプロセス温度に設定することにより、水素原子を窒化膜１９から離脱させてガス雰囲気中に放出することができ、その結果、窒化膜１９中のＳｉ−Ｈ結合の量を低減させることができる。
【００３３】
図２に、窒化膜１９を成膜するプロセス温度と水素の関係を示す。図２は、窒化膜１９における水素とＳｉの結合状態を示すグラフである。図２の横軸は波数（単位はｃｍ−１）を示し、縦軸は吸光度を示している。なお、吸光度は相対的に定まる係数であり、単位は存在しない。図２は、縦軸（吸光度）の値が低いほど、窒化膜１９における水素とＳｉの結合量が低くなることを示しており、水素の濃度が低減されていることを示している。
【００３４】
図２に示す測定結果において、点線、実線、一点鎖線は、それぞれ、７３０℃、７８０℃、８３０℃のプロセス温度で成膜された窒化膜１９における水素とＳｉの結合状態を測定した結果を示している。なお、ここではシラン系ガスとしてジクロロシランガスを用いており、このときのアンモニアガスとジクロロシランガスの流量比は１０：１であり、また成膜室内における成膜用ガス雰囲気の圧力は０．１５トールである。図２に示す測定結果は、プロセス温度が７３０℃、７８０℃、８３０℃のいずれの場合も、波数が２１２０ｃｍ−１を越えたあたりから吸光度が急激に上昇し、波数が２２１０ｃｍ−１前後で吸光度がピークとなり、そこから波数が２２９０ｃｍ−１前後にかけて吸光度が急激に下降することを示している。また図２に示す測定結果は、例えば、窒化膜１９を成膜するプロセス温度が７３０℃の場合に吸光度のピークが０．００１７０程度、７８０℃の場合に吸光度のピークが０．００１０５程度であるのが、８３０℃の場合には吸光度のピークが０．０００４０程度まで低くなることを示している。
【００３５】
図２に示す測定結果によれば、登りの勾配（波数が２１２０ｃｍ−１から２２１０ｃｍ−１かけての勾配）は、プロセス温度が７３０℃の場合に（０．００１７０−０．０００２０）／（２２１０−２１２０）＝１．６７×１０−５となり、７８０℃の場合に（０．００１０５−０．０００１５）／（２２１０−２１２０）＝１．００×１０−５、８３０℃の場合に（０．０００４０−０．００００５）／（２２１０−２１２０）＝０．３９×１０−５となる。また、下りの勾配（波数が２２１０ｃｍ−１から２２９０ｃｍ−１かけての勾配）は、プロセス温度が７３０℃の場合に（０．０００７５−０．００１７０）／（２２９０−２２１０）＝−１．１９×１０−５となり、７８０℃の場合に（０．０００４０−０．００１０５）／（２２９０−２２１０）＝−０．８１×１０−５、８３０℃の場合に（０．０００１５−０．０００４０）／（２２９０−２２１０）＝−０．３１×１０−５となる。登りの勾配と下りの勾配が小さいほど、窒化膜中に残存する水素原子の量が低いことを示している。したがって、登りの勾配と下りの勾配が小さいほど、半導体素子の信頼性を向上させることができ、好適である。
【００３６】
このように、図２に示す測定結果は、プロセス温度が高温になるほど、好ましくは約８３０℃以上の温度になるほど、水素原子を窒化膜１９から離脱させて、窒化膜１９のＳｉ−Ｈ結合の量を低減させることができることを示している。このようにして、プロセス温度が高温下で製造された窒化膜１９は、水素化合物の含有量が少なく、かつＳｉ３Ｎ４の純度が高い膜質となっている。
【００３７】
次に、図１（Ｃ）を参照してゲートマスクのパターニング工程を説明する。図１（Ｃ）に示されるように、フォトエッチング技術により窒化膜１９上に任意のパターンに加工されたレジスト膜２１を形成し、下地の窒化膜１９に対してパターニングを行ってゲートマスクとしての窒化膜１９ａを形成する。然る後、レジスト膜２１を除去してゲートマスクとしての窒化膜１９ａを残存させる。
【００３８】
次に、図１（Ｄ）を参照してゲート電極のパターニング工程を説明する。図１（Ｄ）に示されるように、ゲートマスクとしての窒化膜１９ａにより被覆されていない領域のタングステンシリサイド膜１７及び多結晶シリコン膜１５Ａをエッチング除去する。
【００３９】
これによって、任意のパターンに加工されたタングステンシリサイド膜１７ａと任意のパターンに加工された多結晶シリコン膜１５ａの積層体からなるゲート電極２３が形成される。
【００４０】
以上の通り、第１の実施の形態によれば、当該窒化膜から水素を離脱させるような高温下で窒化膜を成膜することにより、窒化膜の成膜時に窒化膜中に結合した或いは結合しようとしている水素原子を窒化膜からガス雰囲気中に逃散させることができ、従って、成膜される窒化膜中の水素の量を低減することができる。その結果、スレッショルド電圧Ｖｔが、製造される半導体素子の個体毎に、異なるようなことがない半導体素子を提供することができる。
【００４１】
また、第１の実施の形態では、窒化膜を成膜する原料ガスの一種類としてアンモニアを用いている。アンモニアは、上述したように、分解し易いという特性、扱い易いという特性、及び、反応し易くかつ窒化膜の成膜レートが高いという特性を備えている。そのため、第１の実施の形態では、窒化膜の成膜に際して、プラズマを発生させて成膜する必要がなく、従って、簡単な設備で半導体素子を製造することができる。
【００４２】
さらに、第１の実施の形態では、窒化膜の成膜レートが高いアンモニアを用いるとともに、窒化膜を成膜するプロセス温度を高温にしている。そのため、第１の実施の形態では、高いレートで窒化膜を成膜することができ、従って、半導体素子を短時間で製造することができる。
【００４３】
＜第２の実施の形態＞
図３は、第２の実施の形態に係る製造方法を説明するための工程図である。第２の実施の形態によれば、半導体素子のゲート電極形成用のゲートマスクを窒化膜とする場合に、この窒化膜を成膜する原料ガスをアンモニアガスとシラン系ガスとし、さらにアンモニアガスの流量をシラン系ガスの流量よりも２０倍以上多くする。以下、詳細に説明する。なお、アンモニアガスの流量をシラン系ガスの流量よりも２０倍以上多くする理由は、後述するような測定結果を有する窒化膜１９が得られるからである。
【００４４】
第２の実施の形態に係る製造方法の各工程は、第１の実施の形態に係る製造方法の各工程とほぼ同様である。
【００４５】
まず、図３（Ａ）に示されるように、シリコン基板１１上にゲート絶縁膜１３を成膜し、その上に多結晶シリコン膜またはアモルファスシリコン膜を成膜する。なお、以下の説明では多結晶シリコン膜１５として説明する。
【００４６】
次に、例えば以下のようにして、多結晶シリコン膜１５にＰＭＯＳ部とＮＭＯＳ部を形成する。なお、この発明は、ＰＭＯＳ部となるボロンなどのＩＩＩ族の不純物をドープする場合に生じる問題を解決することを目的とする。そこで、ＮＭＯＳ部となる領域については図示せず、ＰＭＯＳ部となる領域の一部分のみを図３に示し、また以下の説明ではＰＭＯＳ部となる領域を中心にして述べ、ＮＭＯＳ部となる領域については概略的にしか述べない。
【００４７】
まず、ＰＭＯＳ部となる領域が露出するように、多結晶シリコン膜上の、ＰＭＯＳ部となる領域以外の領域にフォトレジスト材でマスクを形成する。なお、図３にはＰＭＯＳ部となる領域の一部のみが示されており、ＰＭＯＳ部となる領域以外の領域は図３の枠外に存在するため示されていない。次に、図３（Ａ）中に矢印９として示すように、露出している領域（すなわちＰＭＯＳ部となる領域）にボロンなどのＩＩＩ族の不純物をイオン注入によりドープする。そして、マスクを除去する。これにより、多結晶シリコン膜にＰＭＯＳ部を形成する。
【００４８】
次に、ＮＭＯＳ部となる領域が露出するように、多結晶シリコン膜上の、ＮＭＯＳ部となる領域以外の領域にフォトレジスト材でマスクを形成する。次に、露出している領域（すなわちＮＭＯＳ部となる領域）にリンなどのＶ族の不純物をイオン注入によりドープする。そして、マスクを除去する。これにより、多結晶シリコン膜にＮＭＯＳ部を形成する。なお、ＰＭＯＳ部の形成工程とＮＭＯＳ部の形成工程の順序は半導体素子の構造によって任意に定める。
【００４９】
次に、ドープされた不純物イオンを活性化するために熱処理を行う。このとき、多結晶シリコン膜１５上に酸化膜が形成されるので、これを除去する。
【００５０】
次に、図３（Ｂ）を参照して、ゲートマスクとなる窒化膜を成膜する工程を説明する。なお、図３（Ｂ）中、領域１５Ａは、不純物がドープされた領域を示している。領域１５Ａは、ボロンなどのＩＩＩ族の不純物がドープされているので、ＰＭＯＳ部となる。
【００５１】
図３（Ｂ）に示されるように、必要に応じて不純物がドープされた領域である多結晶シリコン膜１５Ａ上に、タングステンシリサイド（ＷＳｉｘ）膜１７などを成膜し、その上にアンモニア（ＮＨ３）ガスとシラン系ガス（例えばＤＣＳ（ジクロロシラン（ＳｉＨ２Ｃｌ２））ガス）とを用いてゲートマスクとなる窒化膜１９を減圧ＣＶＤ（化学蒸着）法により成膜する。
【００５２】
なお、このときの成膜室内における成膜用ガス雰囲気の流量比は、アンモニアガスの流量がシラン系ガスの流量よりも２０倍以上多い状態、好ましくはアンモニアガスとシラン系ガスの流量比が２０：１〜４０：１の範囲内の流量比とするのがよい。すなわち、反応し易く窒化膜の成膜レートが高い原料ガスを多めに用いて窒化膜を成膜する。これにより、窒化膜中に残存する水素の量を低減させることができる。
【００５３】
図４に、窒化膜１９を成膜するプロセス温度と水素の関係を示す。図４は、窒化膜１９における水素とＳｉの結合状態を示すグラフである。図４の横軸は波数（単位はｃｍ−１）を示し、縦軸は吸光度を示している。なお、吸光度は相対的に定まる係数であり、単位は存在しない。図４は、縦軸（吸光度）の値が低いほど、窒化膜１９における水素とＳｉの結合量が低くなることを示しており、水素の濃度が低減されていることを示している。
【００５４】
図４に示す測定結果において、点線、実線、一点鎖線は、それぞれアンモニアガスとジクロロシラン（ＤＣＳ）ガスの流量比が１：１、１０：１、２０：１で成膜された窒化膜１９における水素とＳｉの結合状態を測定した結果を示している。なお、このときの窒化膜を成膜するプロセス温度は７８０℃であり、また成膜室内における成膜用ガス雰囲気の圧力は０．１５トールである。図４に示す測定結果は、アンモニアガスとジクロロシランガスの流量比が１：１の場合に、波数が２１２０ｃｍ−１を越えたあたりから吸光度が急激に上昇し、波数が２２０５ｃｍ−１前後で吸光度がピークとなり、そこから波数が２２９０ｃｍ−１前後にかけて吸光度が急激に下降し、アンモニアガスとジクロロシランガスの流量比が１０：１の場合と２０：１の場合に、波数が２１２０ｃｍ−１を越えたあたりから吸光度が急激に上昇し、波数が２２２０ｃｍ−１前後で吸光度がピークとなり、そこから波数が２２９０ｃｍ−１前後にかけて吸光度が急激に下降することを示している。また図４に示す測定結果は、例えば、アンモニアガスとジクロロシランガスの流量比が１：１の場合に吸光度のピークが０．００２３０程度、１０：１の場合に０．００１０５であるのが、２０：１の場合には吸光度のピークが０．０００７５程度まで低くなることを示している。
【００５５】
図４に示す測定結果によれば、登りの勾配は、アンモニアガスとジクロロシランガスの流量比が１：１の場合に、波数が２１２０ｃｍ−１から２２０５ｃｍ−１かけての勾配となり、アンモニアガスとジクロロシランガスの流量比が１０：１の場合と２０：１の場合に、波数が２１２０ｃｍ−１から２２２０ｃｍ−１かけての勾配となる。登りの勾配は、アンモニアガスとジクロロシランガスの流量比が１：１の場合に（０．００２３０−０．０００２５）／（２２０５−２１２０）＝２．４１×１０−５となり、１０：１の場合に（０．００１０５−０．０００１５）／（２２２０−２１２０）＝０．９０×１０−５、２０：１の場合に（０．０００７５−０．００００５）／（２２２０−２１２０）＝０．７０×１０−５となる。また、下りの勾配はアンモニアガスとジクロロシランガスの流量比が１：１の場合に（０．０００７０−０．００２３０）／（２２９０−２２０５）＝−１．８８×１０−５となり、１０：１の場合に（０．０００４５−０．００１０５）／（２２９０−２２２０）＝−０．８６×１０−５、２０：１の場合に（０．０００３０−０．０００７５）／（２２９０−２２２０）＝−０．６４×１０−５となる。登りの勾配と下りの勾配が小さいほど、窒化膜中に残存する水素原子の量が低いことを示している。したがって、登りの勾配と下りの勾配が小さいほど、半導体素子の信頼性を向上させることができ、好適である。
【００５６】
このように、図４に示す測定結果は、アンモニアガスの流量がシラン系ガスの流量よりも多い状態になるほど、好ましくはシラン系ガスに対するアンモニアガスの流量比が２０以上の状態になるほど、窒化膜１９のＳｉ−Ｈ結合の量を低減させることができることを示している。このようにして、アンモニアガスの流量がシラン系ガスの流量よりも多い状態で製造された窒化膜１９は、水素化合物の含有量が少なく、かつＳｉ３Ｎ４の純度が高い膜質となっている。なお、上述した流量比の上限である４０：１という数値は、すでに普及している製造装置の大半が流せるガスの流量比の上限を意味している。この値は、製造装置の性能次第で変わりうる。
【００５７】
窒化膜の形成時に、アンモニア系ガスの流量をシラン系ガスの流量の２０倍から１００倍にする。アンモニアガスの流量をシラン系ガスのそれぞれ１倍、１０倍、２０倍、４０倍、１００倍にしたときの光の吸収量（吸光度）を図５に示す。吸光度とは、窒化膜を形成したウェハにある波数の光を当てたとき、その光がどれほど吸収されるかを差す指標である。なお、吸光度は相対的に定まる定数であり、単位は存在しない。また、吸光度の値が低いほど、窒化膜における水素とＳｉとの結合量が低くなることを意味する。
図５に示したように、アンモニアガスの流量のシラン系ガスの流量に対する比が大きくなるほど、吸光度が減少していることがわかる。図５を解析すると、窒化膜の形成時におけるアンモニアガスの流量がシラン系ガスの流量の特に４０、１００倍である場合は、吸光度は最大でもそれぞれ約０．０００５、０．０００３である。また、図５における各流量比のグラフの勾配は、流量比が特に４０、１００倍である場合、それぞれ約７．１４Ｅ−０６、４．３０Ｅ−０６である。したがって、グラフの勾配からも、流量比が大きくなるほど、吸光度が減少していることがわかる。これらことから、アンモニアガスの流量のシラン系ガスの流量に対する比が大きくなるほど、窒化膜における水素とＳｉとの結合量が低くなっていることになる。ゆえに、窒化膜中に存在する水素の量を低減させることができる。
【００５８】
次に、図３（Ｃ）を参照してゲートマスクのパターニング工程を説明する。図３（Ｃ）に示されるように、フォトエッチング技術により窒化膜１９上に任意のパターンに加工されたレジスト膜２１を形成し、下地の窒化膜１９に対してパターニングを行ってゲートマスクとしての窒化膜１９ａを形成する。然る後、レジスト膜２１を除去してゲートマスクとしての窒化膜１９ａを残存させる。
【００５９】
次に、図３（Ｄ）を参照してゲート電極のパターニング工程を説明する。図３（Ｄ）に示されるように、ゲートマスクとしての窒化膜１９ａにより被覆されていない領域のタングステンシリサイド膜１７及び多結晶シリコン膜１５をエッチング除去する。
【００６０】
これによって、任意のパターンに加工されたタングステンシリサイド膜１７ａと任意のパターンに加工された多結晶シリコン膜１５ａの積層体からなるゲート電極２３が形成される。
【００６１】
以上の通り、第２の実施の形態によれば、アンモニアガスの流量がシラン系ガスの流量よりも２０倍以上多い状態で窒化膜を成膜することにより、シリコン原子及び窒素原子の未結合手と結合しようとする水素原子の量を抑制することができる。その結果、スレッショルド電圧Ｖｔが、製造される半導体素子の個体毎に、異なるようなことがない半導体素子を提供することができる。
【００６２】
また、第２の実施の形態では、第１の実施の形態と同様に、窒化膜を成膜する原料ガスの一種類としてアンモニアを用いている。アンモニアは、上述したように、分解し易いという特性、扱い易いという特性、及び、反応し易くかつ窒化膜の成膜レートが高いという特性を備えている。そのため、第２の実施の形態では、窒化膜の成膜に際して、プラズマを発生させて成膜する必要がなく、従って、簡単な施設で半導体素子を製造することができる。
【００６３】
さらに、第２の実施の形態では、第１の実施の形態と同様に、窒化膜の成膜レートが高いアンモニアを用いるとともに、窒化膜を成膜するプロセス温度を高温にしている。そのため、第２の実施の形態では、高いレートで窒化膜を成膜することができ、従って、半導体素子を短時間で製造することができる。
【００６４】
その上、第２の実施の形態では、窒化膜を成膜するためのプロセス温度を高温にする必要がないので、第１の実施の形態よりも、ボロンやリンなどの不純物による拡散層の広がりを抑制することができる。
【００６５】
なお、第１の実施の形態及び第２の実施の形態では、多結晶シリコン膜に不純物をドープする場合を例にして説明したが、アモルファスシリコン膜に不純物をドープする場合も同様である。
【００６６】
【発明の効果】
以上説明したこの発明は、スレッショルド電圧Ｖｔが、製造される半導体素子個体毎に、異なるようなことがない半導体素子を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】第１の実施の形態に係る製造方法を説明するための工程図である。
【図２】水素の結合状態を示すグラフである。
【図３】第２の実施の形態に係る製造方法を説明するための工程図である。
【図４】水素の結合状態を示すグラフである。
【図５】水素の結合状態を示すグラフである。
【符号の説明】
１１  シリコン基板
１３  ゲート絶縁膜
１５  多結晶シリコン膜
１７  タングステンシリサイド膜
１９  窒化膜
２１  レジスト膜
【図１】
2004200645.tif 000003
【図２】
2004200645.tif 000004
【図３】
2004200645.tif 000005
【図４】
2004200645.tif 000006
【図５】
2004200645.tif 000007