(57)【要約】【課題】トランスの漏れインダクタンスを利用して、過電流保護の設計を簡単に行なう。【解決手段】ＦＥＴ３，１１をスイッチングすることにより、トランス５の一次巻線５ａに入力電圧Ｖｉｎを断続的に印加し、このトランス５の二次巻線５ｂに伝送されたエネルギーを負荷抵抗１０に出力電圧Ｖｏとして供給する。また、出力電圧Ｖｏを安定化させるために、ＦＥＴ３，１１へのパルス駆動信号の導通時比率Ｄを可変制御する制御回路１３を備える。ＦＥＴ３，１１へのパルス駆動信号の導通時比率Ｄが増加するのに伴い、漏れインダクタンス４ａ，４ｂに蓄えられていたエネルギーを放出する期間の時比率Ｆ，Ｊが増加するように、トランス５を構成する。【選択図】　図１
2004112922.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子をスイッチングすることにより、トランスの一次巻線に入力電圧を断続的に印加し、このトランスの二次巻線に伝送されたエネルギーを負荷に出力電圧として供給するとともに、前記出力電圧を安定化させるために、前記スイッチング素子へのパルス駆動信号の導通時比率を可変制御する制御手段を備えたＤＣ／ＤＣコンバータにおいて、前記パルス駆動信号の導通時比率が増加するのに伴い、漏れインダクタンスに蓄えられていたエネルギーを放出する期間の時比率が増加するように、前記トランスを構成したことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
第１のダイオードおよび第１のスイッチング素子からなる直列回路と、第２のダイオードおよび第２のスイッチング素子からなる直列回路をそれぞれ直流電源に接続し、
前記第１のダイオードおよび第１のスイッチング素子の接続点と、前記第２のダイオードおよび第２のスイッチング素子の接続点との間に、漏れインダクタンスが存在するトランスの一次巻線を接続し、
負荷に出力電圧を供給する整流平滑回路を前記トランスの二次巻線に接続し、前記第１のスイッチング素子および第２のスイッチング素子が共にオンする第１の期間に、前記トランスにエネルギーを蓄え、その後前記第１のスイッチング素子だけがオンする第２の期間に、前記トランスに蓄えられたエネルギーを保持し、その後第１のスイッチング素子および第２のスイッチング素子が共にオフする第３の期間に、前記トランスに蓄えられたエネルギーを前記二次巻線から前記整流平滑回路に伝送するように構成し、
固定したスイッチング周期で前記第１のスイッチング素子および第２のスイッチング素子をスイッチング動作させると共に、前記出力電圧に応じて前記第１の期間の時比率を可変制御する一方で、前記第３の期間の時比率を固定する制御手段を備えたことを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば急激な負荷変動や短絡時において、負荷電流が増加して過電流状態に陥ったときに、負荷電流を強制的に制限してコンバータ内部の回路素子を保護する過電流保護機能を付加したＤＣ／ＤＣコンバータに関する。
【０００２】
【従来の技術】
一般にこの種のＤＣ／ＤＣコンバータにおいて、とりわけフライバックコンバータは、例えば特許文献１や特許文献２などに開示されるように、主スイッチング素子のオン期間中に一次巻線のインダクタンスにエネルギーを蓄積し、主スイッチング素子がオフになると、二次巻線から整流ダイオードを介して平滑コンデンサおよび負荷にエネルギーを供給するもので、トランスの二次側にある出力回路が、整流ダイオードと平滑コンデンサだけで構成され、回路構成が簡単であることから、数百Ｗ以下の電源装置に幅広く利用されている。
【０００３】
特に最近の動向として、出力の低電圧大電流化が脚光を浴びてきているが、その場合はトランスの一次巻線と二次巻線との間の巻数比が大きくなり、それに伴ってトランスコアの漏れ磁束が増加する。この漏れ磁束を有効に利用したものとして、例えば上記特許文献１では、スイッチング素子のオフ時にトランスの一次巻線に生じるリーケージエネルギーをキャパシタに充電し、キャパシタの充電電圧をパルストランスに断続的に印加することで、別の小電力源を得るようにしている。
【０００４】
【特許文献１】
特開平５−２３６７３８号公報
【特許文献２】
特開平１１−９８８３２号公報
【０００５】
【発明が解決しようとする課題】
ところで、上述のフライバックコンバータにおいては、負荷電流が増加して過電流状態に陥ったときに、負荷電流を強制的に制限してコンバータ内部の回路素子を保護する過電流保護機能を備えている。しかし、こうした過電流保護機能を実現するには、負荷電流を検出するカレントトランスなどの電流検出器と、電流検出器からの検出信号が所定のレベルに達したら、主スイッチング素子へのパルス駆動信号の導通幅を狭める過電流保護回路とを必要とするため、その設計が非常に複雑になるという問題を抱えていた。
【０００６】
そこで本発明は、トランスの漏れインダクタンスを利用して、過電流保護の設計を簡単に行なうことができるＤＣ／ＤＣコンバータを提供することを、その第１の目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１におけるＤＣ／ＤＣコンバータは、上記目的を達成するために、スイッチング素子をスイッチングすることにより、トランスの一次巻線に入力電圧を断続的に印加し、このトランスの二次巻線に伝送されたエネルギーを負荷に出力電圧として供給するとともに、前記出力電圧を安定化させるために、前記スイッチング素子へのパルス駆動信号の導通時比率を可変制御する制御手段を備えたＤＣ／ＤＣコンバータにおいて、前記パルス駆動信号の導通時比率が増加するのに伴い、漏れインダクタンスに蓄えられていたエネルギーを放出する期間の時比率が増加するように、前記トランスを構成したものである。
【０００８】
この場合、負荷電流が増加して出力電圧が低下すると、スイッチング素子がオンする期間の時比率を増加させるように制御を行なうが、トランスに意図的な漏れインダクタンスを持たせることによって、この漏れインダクタンスに蓄えられていたエネルギーを放出する期間の時比率が増加し、出力電圧が頭打ちとなる。そのため、専用の電流検出器や過電流保護回路を設けなくても、コンバータ内部において負荷電流を制限する自己限流作用を生じさせることができる。
【０００９】
また本発明の請求項２のＤＣ／ＤＣコンバータは、前記目的を達成するために、第１のダイオードおよび第１のスイッチング素子からなる直列回路と、第２のダイオードおよび第２のスイッチング素子からなる直列回路をそれぞれ直流電源に接続し、前記第１のダイオードおよび第１のスイッチング素子の接続点と、前記第２のダイオードおよび第２のスイッチング素子の接続点との間に、漏れインダクタンスが存在するトランスの一次巻線を接続し、負荷に出力電圧を供給する整流平滑回路を前記トランスの二次巻線に接続し、前記第１のスイッチング素子および第２のスイッチング素子が共にオンする第１の期間に、前記トランスにエネルギーを蓄え、その後前記第１のスイッチング素子だけがオンする第２の期間に、前記トランスに蓄えられたエネルギーを保持し、その後第１のスイッチング素子および第２のスイッチング素子が共にオフする第３の期間に、前記トランスに蓄えられたエネルギーを前記二次巻線から前記整流平滑回路に伝送するように構成し、固定したスイッチング周期で前記第１のスイッチング素子および第２のスイッチング素子をスイッチング動作させると共に、前記出力電圧に応じて前記第１の期間の時比率を可変制御する一方で、前記第３の期間の時比率を固定する制御手段を備えている。
【００１０】
この場合、負荷電流が増加して出力電圧が低下すると、第１のスイッチング素子および第２のスイッチング素子が共にオンする期間の時比率を増加させるように制御を行なうが、トランスに意図的な漏れインダクタンスがあるため、この漏れインダクタンスに蓄えられていたエネルギーを放出する第３の期間の時比率が増加し、出力電圧が頭打ちとなる。そのため、とりわけ出力電圧の低電圧大電流化に伴いトランスの漏れ磁束が多くなるフライバック式のＤＣ／ＤＣコンバータにおいて、専用の電流検出器や過電流保護回路を設けなくても、トランスの漏れインダクタンスを上手く利用して、コンバータ内部において負荷電流を制限する自己限流作用を生じさせることができる。
【００１１】
【発明の実施形態】
以下、本発明における好ましいＤＣ／ＤＣコンバータの一実施態様について、添付図面を参照して詳細に説明する。
【００１２】
回路全体の構成を示す図１において、１は直流入力電圧Ｖｉｎをフライバックコンバータに供給する直流電源で、この直流電源１の両端間には、ダイオード２と第１のスイッチング素子であるＭＯＳ型ＦＥＴ（以下、単にＦＥＴという）３との直列回路が接続されると共に、第２のスイッチング素子であるＦＥＴ１１と別のダイオード１２との直列回路が接続される。より具体的には、直流電源１のプラス側端子にダイオード２のカソードを接続し、このダイオード２のアノードとＦＥＴ３のドレインを接続し、ＦＥＴ３のソースを接地された直流電源１のマイナス側端子に接続している。また、直流電源１のプラス側端子にＦＥＴ１１のドレインを接続し、このＦＥＴ１１のソースとダイオード１２のカソードを接続し、ダイオード１２のアノードを直流電源１のマイナス側端子に接続している。
【００１３】
５は電力伝送用のトランスで、これは一次巻線５ａと二次巻線５ｂが電磁気的に結合され、漏れ磁束に起因する一次側の漏洩インダクタンス４を一次巻線５ａと直列に接続し、二次側の漏洩インダクタンス４ｂを二次巻線５ｂと直列に接続すると共に、励磁電流Ｉｍが流れる励磁インダクタンス７を一次巻線５ａと並列に接続している。そして、漏洩インダクタンス４と、トランス５の一次巻線５ａと、抵抗６の直列回路が、ダイオード２とＦＥＴ３の接続点とＦＥＴ１１とダイオード１２の接続点との間に接続される。
【００１４】
一方、トランス５の二次巻線５ｂには、整流ダイオード８と平滑コンデンサ９からなる整流平滑回路が接続される。整流ダイオード８は、トランス５の一次巻線５ａの非ドット側から電流が流れ込んでいるときに導通して、平滑コンデンサ９や、この平滑コンデンサ９の両端間に接続する負荷抵抗１０にエネルギーを供給するものである。
【００１５】
前記負荷抵抗１０の両端間に発生する直流出力電圧Ｖｏを一定に保つための帰還ループとして、固定した周期でスイッチング動作する各ＦＥＴ３，１１のパルス導通幅を、出力電圧Ｖｏに応じて可変制御する制御回路１３が設けられる。ここでの制御回路１３は、ＦＥＴ３，１１を同時にターンオンさせた後、出力電圧Ｖｏに応じて変動するタイミングでＦＥＴ１１をＦＥＴ３よりも先にターンオフさせ、ＦＥＴ３がターンオフしてから次にＦＥＴ３，１１が同時にターンオンする期間が一定となるように、各ＦＥＴ３，１１にパルス駆動信号を供給するものである。これにより、双方のＦＥＴ３，１１のスイッチング周期と、共にオフする期間は、出力電圧Ｖｏの変動に拘らず一定となるが、出力電圧Ｖｏが低下するに従って、双方のＦＥＴ３，１１が共にオンする期間は増大し、ＦＥＴ３だけがオンする期間は減少する。逆に出力電圧Ｖｏが上昇した場合は、双方のＦＥＴ３，１１が共にオンする期間は減少し、ＦＥＴ３だけがオンする期間は増大する。こうして、トランス５に蓄えられるエネルギー量を調整することで、出力電圧Ｖｏの安定化を図っている。
【００１６】
上記構成について、その動作を図２〜図４の各回路図と図５に示す波形図に基づき説明する。なお図２〜図４は、後述するエネルギー蓄積期間ＤＴ，エネルギー保持期間（１−ＤＴ−ＫＴ），エネルギー放電期間ＫＴにおける電流の流れをそれぞれ示したものである。また図５は、上段よりＦＥＴ３，１１が共にオンする期間のゲート・ソース間電圧，ＦＥＴ３だけがオンする期間のゲート・ソース間電圧，抵抗６若しくは漏れインダクタンス４ａを流れる一次電流Ｉｐ，トランス５の二次巻線５ｂを流れる二次電流Ｉｓ，励磁インダクタンス７を流れる励磁電流Ｉｍ，一次巻線５ａのドット側に発生するトランス電圧Ｖｐである。さらに、図５におけるＴは、ＦＥＴ３，１１のスイッチング周期を示し、状態１および状態２におけるエネルギー蓄積期間の時比率をＤ，状態４および状態５におけるエネルギー放電期間の時比率をＫとする。したがって、エネルギー蓄積期間は時比率Ｄと周期Ｔとの積ＤＴで表わされ、エネルギー放電期間は時比率Ｋと周期Ｔとの積ＫＴで表わされ、状態３のエネルギー保持期間は、一周期の残りの時間（１−ＤＴ−ＫＴ）で表わされる。
【００１７】
図５に示す状態１において、ＦＥＴ３およびＦＥＴ１１の各ゲートにＨ（高）レベルのパルス駆動信号が供給され、これらのＦＥＴ３およびＦＥＴ１１が同時にターンオンすると、図２の実線で示すように、直流電源１→ＦＥＴ１１→抵抗６→トランス５の一次巻線５ａと励磁インダクタンス７→ＦＥＴ３の向きで一次電流Ｉｐが流れるが、始めは図２の点線で示すように、トランス５の二次巻線５ｂ側にある漏れインダクタンス４ｂによって、二次電流Ｉｓは直ちに零にはならず、反対方向に流れる一次電流Ｉｐとコミュテーションすなわち打ち消されながら減少する。そして、漏れインダクタンス４ｂのエネルギーがダイオード８および一次巻線５ａを介して全て放出され、二次電流Ｉｓが零になると、図５に示す状態２に移行し、引き続き直流電源１→ＦＥＴ１１→抵抗６→トランス５の一次巻線５ａと励磁インダクタンス７→ＦＥＴ３の向きで一次電流Ｉｐが流れる。このとき、ダイオード８は非導通となるため、二次電流Ｉｓは零のままとなる。この状態１および状態２は、トランス５の励磁インダクタンス７にエネルギーが蓄積されるエネルギー蓄積期間ＤＴとなる。
【００１８】
その後、図５に示す状態３において、ＦＥＴ１１のゲートにＬレベルのパルス駆動信号を供給し、ＦＥＴ１１のみターンオフさせると、今度はトランス５の励磁インダクタンス７を流れる励磁電流Ｉｍによって、ダイオード１２およびＦＥＴ３を通して、ＦＥＴ１１がターンオフする直前の一次電流Ｉｐを一定に流し続けようとする慣性が作用し、励磁インダクタンス７に蓄えられたエネルギーが保持される。ここでの一次電流Ｉｐの流れは、図３の実線で示されている。したがって状態３は、励磁インダクタンス７のエネルギーを保持するエネルギー保持期間（１−ＤＴ−ＫＴ）となる。
【００１９】
続く図５に示す状態４において、ＦＥＴ３のゲートにもＬレベルのパルス駆動信号を供給し、双方のＦＥＴ３，１１をオフ状態にすると、図４の実線に示すように、トランス５の漏れインダクタンス４ａにより、ダイオード１２→抵抗６→トランス５の一次巻線５ａ→ダイオード２→直流電源１の向きで一次電流Ｉｐが流れ、一次電流Ｉｐと二次電流Ｉｓがコミュテーションされながら、直流電源１に漏れインダクタンス４ａのエネルギーが回生する。
【００２０】
そして、漏れインダクタンス４ａのエネルギーが全て放出して、その回生電流（すなわち一次電流Ｉｐ）が零になると、図５に示す状態５に移行し、励磁インダクタンス７を流れる励磁電流Ｉｍが一次巻線５ａから二次巻線５ｂに伝送され、励磁インダクタンス７に蓄えられていたエネルギーが、ダイオード８を介して平滑コンデンサ９や負荷抵抗１０に供給される。従って、この状態４および状態５は、トランス５の漏れインダクタンス４ａや励磁インダクタンス７に蓄えられていたエネルギーが放出するエネルギー放出期間ＫＴに相当する。本実施例では、このエネルギー放出期間ＫＴを固定値Ｋに設定している。
【００２１】
ここで、所定の漏れインダクタンス４ａ，４ｂが存在する本実施例のフライバックコンバータにおける入出力電圧変換比Ｍｎと、従来方式の漏れインダクタンスが実質上存在しない一般的なフライバックコンバータにおける入出力電圧変換比Ｍｃの各関係式を、数１および数２に示す。なお、本実施例に適用する数１の関係式は、拡張状態平均化法を用いて求めたものである。
【００２２】
【数１】
2004112922.tif 000003
【００２３】
【数２】
2004112922.tif 000004
【００２４】
なお、上記数１において、Ｄはエネルギー蓄積期間の時比率，Ｋはエネルギー放電期間の時比率，ｋはトランス５の結合係数，Ｊは状態１の電流コミュテーション期間における時比率，Ｆは状態４の電流コミュテーション期間における時比率である。また数２において、Ｄはエネルギー蓄積期間の時比率，Ｄ’はエネルギー放電期間の時比率（Ｄ’＝１−Ｄ）である。
【００２５】
また上記数１において、漏れインダクタンス４ａ，４ｂの一周期にわたる電圧時間積が零である条件から、２つの電流コミュテーション期間における時比率Ｊ，Ｆの関係式は、次の数３にて表わせる。
【００２６】
【数３】
2004112922.tif 000005
【００２７】
さらに、内部損失がないものと仮定した場合の負荷抵抗１０の一次換算値Ｒを、数４に示す。なお、ここでのＴはＦＥＴ３，１１のスイッチング周期であり、またＬはトランス５の自己インダクタンスである。
【００２８】
【数４】
2004112922.tif 000006
【００２９】
上記数１，数３および数４の各関係式に基づき、Ｋ＝０．５，ｋ＝０．９８，Ｒ＝３０Ωを代入した場合の入出力電圧変換比Ｍｎと、２つの電流コミュテーション期間における時比率Ｊ，Ｆの各計算値を、図６のグラフにそれぞれ示す。なお比較のために、図６には数２で求めた従来の入出力電圧変換比Ｍｃも示してある。
【００３０】
上記数式や図６からも明らかなように、本実施例のような漏れインダクタンス４ａ，４ｂが存在する場合は、漏れインダクタンスが存在しない従来方式の回路例に比べて入出力電圧変換比Ｍｎが低下し、かつ負荷抵抗１０によって入出力電圧変換比Ｍｎが変化することがわかる。特に、ＦＥＴ３，１１を共にオンする期間のデユーティすなわち時比率Ｄが増加するに従って、状態１の電流コミュテーション期間における時比率Ｊの増加割合が大きくと共に、状態４の電流コミュテーション期間における時比率Ｆの増加割合が著しく大きくなる。とりわけ時比率Ｆの増加割合が大きくなる領域では、数１より入出力電圧変換比Ｍｎの増加割合が小さくなり、時比率Ｄによって出力電圧Ｖｏを制御できなくなる自己限流作用を生じる。ここで、最大時比率Ｄｍａｘで制限した場合の自己垂下特性を図７に示す。
【００３１】
図６および図７には、実験に用いたフライバックコンバータの測定値も示してある（四角のプロットを参照）。このフライバックコンバータのスイッチング周波数ｆｓは３００ｋＨｚ，出力側にある平滑コンデンサ９の静電容量Ｃｏは７２μＦ，自己インダクタンスＬは５７μＨ，一次巻線５ａと二次巻線５ｂとの巻数比Ｎは９，入力電圧Ｖｉｎは６０Ｖ，出力電圧Ｖｏは３．３Ｖ，負荷抵抗１０の抵抗値ＲＬは０．３７Ω（一次換算値Ｒは３０Ω）である。なお、図７の測定値は、最大時比率Ｄｍａｘ＝０．２５とした場合の垂下特性をプロットしたものである。図６および図７のいずれの測定結果においても、計算値とほぼ一致していて解析の妥当性が確認されている。
【００３２】
因みに、従来方式のフライバックコンバータにおいて、入出力電圧変換比Ｍｃは出力電圧Ｖｏと入力電圧Ｖｉｎとの比だけで決定され、負荷抵抗１０には無関係である。したがって、負荷抵抗１０の抵抗値が急激に変動したり短絡して過電流状態に陥っても、フライバックコンバータ内部での自己限流作用は生じない。一方、本実施例におけるフライバックコンバータは、負荷電流が増加して出力電圧Ｖｏが低下すると、制御手段に相当する制御回路１３により、ＦＥＴ３，１１が共にオンする期間の時比率Ｄを増加させるように制御を行なうが、トランス５の漏れインダクタンス４ａ，４ｂの存在により、これらの漏れインダクタンス４ａ，４ｂに蓄えられていたエネルギーを放出する期間、すなわちトランス５の一次側と二次側で電流がコミュテーションする期間の時比率Ｆ，Ｊが増加し、入出力電圧変換比Ｍｎひいては出力電圧Ｖｏが頭打ちとなる。そのため、専用の電流検出器や過電流保護回路を設けなくても、フライバックコンバータ内部において負荷電流を制限する自己限流作用が生じ、こうした効果を利用することで、過電流保護機能の設計を非常に簡単に実現することができる。
【００３３】
以上のように本実施例では、スイッチング素子であるＦＥＴ３，１１をスイッチングすることにより、トランス５の一次巻線５ａに入力電圧Ｖｉｎを断続的に印加し、このトランス５の二次巻線５ｂに伝送されたエネルギーを負荷である負荷抵抗１０に出力電圧Ｖｏとして供給するとともに、この出力電圧Ｖｏを安定化させるために、ＦＥＴ３，１１へのパルス駆動信号の導通時比率Ｄを可変制御する制御手段としての制御回路１３を備えたＤＣ／ＤＣコンバータにおいて、ＦＥＴ３，１１へのパルス駆動信号の導通時比率Ｄが増加するのに伴い、漏れインダクタンス４ａ，４ｂに蓄えられていたエネルギーを放出する期間の時比率Ｆ，Ｊが増加するように、トランス５を構成している。
【００３４】
この場合、負荷電流が増加して出力電圧Ｖｏが低下すると、ＦＥＴ３，１１がオンする期間の時比率Ｄを増加させるように制御を行なうが、トランス５に意図的な漏れインダクタンス４ａ，４ｂを持たせることによって、この漏れインダクタンス４ａ，４ｂに蓄えられていたエネルギーを放出する期間の時比率Ｆ，Ｊが増加し、出力電圧Ｖｏが頭打ちとなる。そのため、専用の電流検出器や過電流保護回路を設けなくても、コンバータ内部において負荷電流を制限する自己限流作用が生じる。したがって、トランス５の漏れインダクタンス４ａ，４ｂを利用して、過電流保護の設計を簡単に行なうことができる。
【００３５】
また本実施例では、第１のダイオード２および第１のスイッチング素子であるＦＥＴ３からなる直列回路と、第２のダイオード１２および第２のスイッチング素子であるＦＥＴ１１からなる直列回路をそれぞれ直流電源１に接続し、第１のダイオード２およびＦＥＴ３の接続点と、第２のダイオード１２およびＦＥＴ１１の接続点との間に、漏れインダクタンス４ａ，４ｂが存在するトランス５の一次巻線５ａを接続し、負荷である負荷抵抗１０に出力電圧を供給する整流平滑回路（整流ダイオード８および平滑コンデンサ９）をトランス５の二次巻線５ｂに接続し、ＦＥＴ３，１１が共にオンする第１の期間（状態１，２）に、トランス５にエネルギーを蓄え、その後ＦＥＴ３だけがオンする第２の期間（状態３）に、トランス５に蓄えられたエネルギーを保持し、その後ＦＥＴ３，１１が共にオフする第３の期間（状態４，５）に、トランス５に蓄えられたエネルギーを二次巻線５ｂから整流平滑回路に伝送するように構成し、固定したスイッチング周期でＦＥＴ３，１１をスイッチング動作させると共に、出力電圧Ｖｏに応じて第１の期間の時比率Ｄを可変制御する一方で、第３の期間の時比率Ｋを固定する制御手段としての制御回路１３を備えている。
【００３６】
この場合、負荷電流が増加して出力電圧Ｖｏが低下すると、ＦＥＴ３，１１が共にオンする期間の時比率Ｄを増加させるように制御を行なうが、トランス５に意図的な漏れインダクタンス４ａ，４ｂがあるため、この漏れインダクタンス４ａ，４ｂに蓄えられていたエネルギーを放出する第３の期間の時比率Ｊ，Ｆが増加し、出力電圧Ｖｏが頭打ちとなる。そのため、とりわけ出力電圧Ｖｏの低電圧大電流化に伴いトランス５の漏れ磁束が多くなるフライバック式のＤＣ／ＤＣコンバータにおいて、専用の電流検出器や過電流保護回路を設けなくても、トランス５の漏れインダクタンス４ａ，４ｂを上手く利用して、コンバータ内部において負荷電流を制限する自己限流作用を生じさせることができる。したがって、フライバック式のＤＣ／ＤＣコンバータにおけるトランス５の漏れインダクタンス４ａ，４ｂを利用して、過電流保護の設計を簡単に行なうことができる。
【００３７】
なお、本発明は上記実施例に限定されるものではなく、種々の変形が可能である。例えば、実施例ではフライバックコンバータについて説明したが、他の例えばフォワードコンバータや、ハーフブリッジコンバータ，フルブリッジコンバータ等にも適用することができる。またスイッチング素子は、実施例におけるＭＯＳ型ＦＥＴに限らず、例えばトランジスタなどを利用してもよい。
【００３８】
【発明の効果】
以上説明したように、本発明の請求項１のＤＣ／ＤＣコンバータにより、トランスの漏れインダクタンスを利用して、過電流保護の設計を簡単に行なうことができる。
【００３９】
また、本発明の請求項２のＤＣ／ＤＣコンバータにおいても、トランスの漏れインダクタンスを利用して、過電流保護の設計を簡単に行なうことができる。
【図面の簡単な説明】
【図１】本発明の実施形態の一例を示すＤＣ／ＤＣコンバータの回路図である。
【図２】同上、エネルギー蓄積期間の電流の流れを表わした図１の回路図である。
【図３】同上、エネルギー保持期間の電流の流れを表わした図１の回路図である。
【図４】同上、エネルギー放電期間の電流の流れを表わした図１の回路図である。
【図５】同上、各部の波形図である。
【図６】同上、入出力電圧変換比と、２つの電流コミュテーション期間における時比率の各計算値と測定値を示すグラフである。
【図７】同上、最大時比率で制限した場合の自己垂下特性を示すグラフである。
【符号の説明】
２　第１のダイオード
３　ＦＥＴ（スイッチング素子，第１のスイッチング素子）
４ａ，４ｂ　漏れインダクタンス
５　トランス
８　整流ダイオード（整流平滑回路）
９　平滑コンデンサ（整流平滑回路）
１１　ＦＥＴ（スイッチング素子，第２のスイッチング素子）
１２　第２のダイオード
１３　制御回路（制御手段）
【図１】
2004112922.tif 000007
【図２】
2004112922.tif 000008
【図３】
2004112922.tif 000009
【図４】
2004112922.tif 000010
【図５】
2004112922.tif 000011
【図６】
2004112922.tif 000012
【図７】
2004112922.tif 000013