(57)【要約】　　　（修正有）【課題】低電源電圧で定電圧発生回路を動作させる。【解決手段】差動増幅器４と、差動増幅器４の正入力に接続されたダイオード接続の第１のトランジスタ２及び第１の抵抗１の直列回路と、前記正入力と電源間に接続された第１の定電流源３と、第３の抵抗７と、エミッタが共通接続された第２，第３のＮＰＮトランジスタ９，１０と、第２の定電流源８と、容量１１と、第４のＮＰＮトランジスタ１３及び第４の抵抗１２の直列回路と、第３の定電流源１４と、第５の抵抗１５と、第６の抵抗１６とよりなり、第２のＮＰＮトランジスタ９のコレクタは差動増幅器４の正入力に接続され、さらに第３のＮＰＮトランジスタ１０のコレクタは前記電源に接続されて比較器が構成され、前記比較器により差動増幅器４の入力電圧が制御されるようにしたものである。【選択図】　　図１
2004070679.tif 000002
【特許請求の範囲】
【請求項１】
エミッタが電源に接続され、コレクタが出力端子に接続されたＰＮＰ出力トランジスタと、前記ＰＮＰ出力トランジスタのベースにその出力が接続された差動増幅器と、前記差動増幅器の正入力に接続されたダイオード接続の第１のトランジスタ及び第１の抵抗の直列回路と、前記正入力と電源間に接続された第１の定電流源と、前記差動増幅器の負入力から前記ＰＮＰ出力トランジスタのコレクタに接続された第２の抵抗及び前記負入力からＧＮＤに接続された第３の抵抗と、エミッタが共通接続された第２，第３のＮＰＮトランジスタと、前記エミッタとＧＮＤ間に接続された第２の定電流源と、前記第２のＮＰＮトランジスタのコレクタとＧＮＤ間に接続された容量と、前記第２のＮＰＮトランジスタのベースに接続されたダイオード接続の第４のＮＰＮトランジスタ及び第４の抵抗の直列回路と、前記ベースと電源間に接続された第３の定電流源と、前記第３のＮＰＮトランジスタのベースと電源間に接続された第５の抵抗と、前記ベースとＧＮＤ間に接続された第６の抵抗とからなり、前記第２のＮＰＮトランジスタのコレクタは前記差動増幅器の正入力に接続され、さらに前記第３のＮＰＮトランジスタのコレクタは前記電源に接続されて比較器が構成され、前記比較器により前記差動増幅器の入力電圧が制御されることを特徴とする定電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はポータブル機器等における低電圧動作範囲の拡大を図った定電圧発生回路に関するものである。
【０００２】
【従来の技術】
近年、主にポータブルオーディオ機器、例えばヘッドホンステレオやポータブルＣＤプレーヤーやポータブルＭＤでは、長い電池寿命を実現させるために、電源の低電圧化が行われている。特に、ニッケル水素の充電式電池においては電圧値の公称値が１．２Ｖと低く、放電に伴ってさらに電圧が降下するため、低電源電圧動作の回路技術が必須となっている。また、前記ポータブルオーディオ機器等では、内部用の電源が電源電圧に依存するとＩＣの許容損失が増え、アーリー効果によりＩＣの回路電流の変動が大きくなったりするので、電源電圧に依存しない定電圧発生回路を持ち、消費電力を削減する技術も必要である。
【０００３】
以下、従来の定電圧発生回路について説明する。図３は従来の定電圧発生回路の回路図、図４は従来の定電圧発生回路の特性図である。
【０００４】
図３において、１は第１の抵抗、２はＮＰＮトランジスタ、３は定電流源、４は差動増幅器、５はＰＮＰ出力トランジスタ、６は第２の抵抗、７は第３の抵抗、１１は容量、１７は出力端子であり、以下その動作について説明する。
【０００５】
まず、定電流源３の電流と第１の抵抗１とダイオード接続したＮＰＮトランジスタ２によって定電圧Ｖ１が発生し、差動増幅器４の入力電圧となる。容量１１はリップル除去用である。出力端子１７の電圧は定電圧Ｖ１と、第２の抵抗６と第３の抵抗７の抵抗比により増幅された電圧が出力される。
【０００６】
ここで、ＶＯＵＴ：出力端子１７の電圧、ＶＰＮＰ（ｓａｔ）：ＰＮＰ出力トランジスタ５の飽和電圧とする。
【０００７】
ＶＯＵＴの具体的な電圧値は、第１の定電流源３の電流をＩ３、第１のＮＰＮトランジスタ２のＶＢＥの電圧値をＶＢＥ２、第１の抵抗１をＲ１、第２の抵抗６をＲ６、第３の抵抗７をＲ７とすると次式（数１）で表される。
【０００８】
【数１】
ＶＯＵＴ＝Ｖ１・（Ｒ６＋Ｒ７）／Ｒ７
＝Ｉ３・（Ｒ１＋ＶＢＥ２）・（Ｒ６＋Ｒ７）／Ｒ７
電源が十分に立ち上がった定常状態に設定した後、電源電圧ＶＣＣを下げていくと、定電圧Ｖ１は電源電圧にはほとんど影響されないので、出力端子１７の電圧もほぼ一定である。出力端子１７の電流能力はＰＮＰ出力トランジスタ５が飽和するまで電流を供給することができ、この時の条件は次式（数２）で表される。
【０００９】
【数２】
ＶＣＣ−ＶＯＵＴ＞ＶＰＮＰ（ｓａｔ）
である。減電圧時に、
ＶＣＣ−ＶＯＵＴ＝ＶＰＮＰ（ｓａｔ）
となると、ＰＮＰ出力トランジスタ５は飽和し電流能力が低下するので、出力端子１７は内部用電源として使用できなくなる。図４にその特性を示してあるが、電源が十分に立ち上がった定常状態に設定した後、電源電圧ＶＣＣを下げた時の出力電圧ＶＯＵＴの特性はこのグラフに示すようになり、電源電圧は約１．１Ｖまで動作することを示している。
【００１０】
【発明が解決しようとする課題】
しかしながら、このような構成では、低電源電圧下において比較的早い時期に出力トランジスタが飽和してしまい、ポータブル機器に要望されている長い電池寿命を実現させることができないという問題点があり、これに対処するためには、出力トランジスタの飽和をできる限り回避させて低電源電圧時の動作範囲を拡大する手段が必要であった。
【００１１】
本発明は、上記従来の問題点を解決するものであり、低電源電圧でも動作する定電圧発生回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の定電圧発生回路は、エミッタが電源に接続され、コレクタが出力端子に接続されたＰＮＰ出力トランジスタと、前記ＰＮＰ出力トランジスタのベースにその出力が接続された差動増幅器と、前記差動増幅器の正入力に接続されたダイオード接続の第１のトランジスタ及び第１の抵抗の直列回路と、前記正入力と電源間に接続された第１の定電流源と、前記差動増幅器の負入力から前記ＰＮＰ出力トランジスタのコレクタに接続された第２の抵抗及び前記負入力からＧＮＤに接続された第３の抵抗と、エミッタが共通接続された第２，第３のＮＰＮトランジスタと、前記エミッタとＧＮＤ間に接続された第２の定電流源と、前記第２のＮＰＮトランジスタのコレクタとＧＮＤ間に接続された容量と、前記第２のＮＰＮトランジスタのベースに接続されたダイオード接続の第４のＮＰＮトランジスタ及び第４の抵抗の直列回路と、前記ベースと電源間に接続された第３の定電流源と、前記第３のＮＰＮトランジスタのベースと電源間に接続された第５の抵抗と、前記ベースとＧＮＤ間に接続された第６の抵抗とからなり、前記第２のＮＰＮトランジスタのコレクタは前記差動増幅器の正入力に接続され、さらに前記第３のＮＰＮトランジスタのコレクタは前記電源に接続されて比較器が構成され、前記比較器により前記差動増幅器の入力電圧が制御されるようにしたものである。
【００１３】
本発明によれば、出力トランジスタの入力回路に設けられている差動増幅器の入力を電源電圧の変動に応じて制御することにより、出力トランジスタの飽和を防ぐことが可能となり、低電源電圧で動作可能な定電圧発生回路を実現することができる。
【００１４】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を参照しながら説明する。なお、前記従来のものと同一の部分については同一符号を用いるものとする。
【００１５】
図１は本発明の定電圧発生回路の一実施の形態における構成を示す回路図、図２は図１に示す回路の特性図である。
【００１６】
図１において、１は第１の抵抗、２は第１のＮＰＮトランジスタ、３は第１の定電流源、４は差動増幅器、５はＰＮＰ出力トランジスタ、６は第２の抵抗、７は第３の抵抗、８は第２の定電流源、９は第２のＮＰＮトランジスタ、１０は第３のＮＰＮトランジスタ、１１は容量、１２は第４の抵抗、１３は第４のＮＰＮトランジスタ、１４は第３の定電流源、１５は第５の抵抗、１６は第６の抵抗、１７は出力端子、Ｖ１，Ｖ２は定電圧、Ｖ３は比較用電圧である。
【００１７】
回路構成としては、低飽和電圧の特性を備えた外付けＰＮＰ出力トランジスタ５を出力に備え、入力に印加された電圧を抵抗比で増幅する差動増幅器と、電源電圧と定電圧を比較する比較器を基本構成とする定電圧発生回路であって、具体的には次のように回路接続されている。
【００１８】
まず、第１の定電流源３がダイオード接続した第１のＮＰＮトランジスタ２と一方がＧＮＤに接地された第１の抵抗１の直列回路に接続されることにより、第１の定電流源３の電流とダイオード接続した第１のＮＰＮトランジスタ２と第１の抵抗１により発生する第１の定電圧Ｖ１を差動増幅器４の正入力に印加し、また、エミッタを電源に接続すると共に、ベースを差動増幅器４の出力に接続した外付けＰＮＰ出力トランジスタ５のコレクタと差動増幅器４の負入力との間に第２の抵抗６を負帰還抵抗として接続し、この負入力とＧＮＤ間に接続する第３の抵抗７の抵抗比により増幅動作する差動増幅器４の回路を構成する。
【００１９】
次に、第１，第２のＮＰＮトランジスタ９，１０のエミッタを共通接続し、これとＧＮＤ間に第２の定電流源８を接続すると共に、第２のＮＰＮトランジスタ９のコレクタを差動増幅器４の正入力と、ＧＮＤ接地の容量１１とに共通接続し、第３のＮＰＮトランジスタ１０のコレクタを電源に接続して差動回路を構成し、また、定電流源１４をダイオード接続した第４のＮＰＮトランジスタ１３と第４の抵抗１２の直列回路及び第２のＮＰＮトランジスタ９のベースに接続して、これら第４のＮＰＮトランジスタ１３と第４の抵抗１２により発生する第２の定電圧Ｖ２を第２のＮＰＮトランジスタ９のベースに印加すると共に、電源とＧＮＤ間に接続された第５の抵抗１５と第６の抵抗１６により分圧された比較用電圧Ｖ３を第３のＮＰＮトランジスタ１０のベースに印加することにより、第２の定電圧Ｖ２とこの比較用電圧Ｖ３を比較する比較器が構成され、その比較出力が差動増幅器４の入力電圧を制御するように構成されている。
【００２０】
以上のように構成された定電圧発生回路について、その動作を説明する。
【００２１】
はじめに、ＶＯＵＴ：出力端子１７の電圧、ＶＰＮＰ（ｓａｔ）：ＰＮＰトランジスタ５の飽和電圧とする。
【００２２】
ＶＯＵＴの具体的な電圧値は、第１の定電流源３の電流をＩ３、第１のＮＰＮトランジスタ２のＶＢＥの電圧値をＶＢＥ２、第１の抵抗１をＲ１、第２の抵抗６をＲ６、第３の抵抗７をＲ７とすると、次式（数３）で表される。
【００２３】
【数３】
ＶＯＵＴ＝Ｖ１・（Ｒ６＋Ｒ７）／Ｒ７
＝Ｉ３・（Ｒ１＋ＶＢＥ２）・（Ｒ６＋Ｒ７）／Ｒ７
ここで、第１の定電圧Ｖ１は第１の定電流源３の電流によって、第１の抵抗１とダイオード接続した第１のＮＰＮトランジスタ２とによって発生した電圧の和であり、差動増幅器４の入力電圧となる。
【００２４】
第２の定電圧Ｖ２は第３の定電流源１４の電流によって、第４の抵抗１２とダイオード接続した第４のＮＰＮトランジスタ１３によって発生した電圧の和となる。
【００２５】
比較用電圧Ｖ３は第５の抵抗１５と第６の抵抗１６によって電源電圧を分圧した電圧である。ここで、電源が十分に立ち上がった定常状態に設定し、低電圧Ｖ２及び比較用電圧Ｖ３を、Ｖ２＜Ｖ３、Ｖ１≒Ｖ２となるように第４の抵抗１２と第５の抵抗１５と第６の抵抗１６をそれぞれ設定する。この時、第２のＮＰＮトランジスタ９はＯＦＦしており、第３のＮＰＮトランジスタ１０はＯＮしている。この時の出力端子１７の出力電圧であるＶＯＵＴは前記第１の定電圧Ｖ１が第２の抵抗６と第３の抵抗７の抵抗比により増幅された電圧となる。
【００２６】
ここで、電源電圧を下げると第１の定電圧Ｖ１は、第１の定電流源３があることにより、電源電圧による変動をほとんど受けることなく、一定であるのでＶＯＵＴの電圧も一定である。第３の定電圧Ｖ３は第５の抵抗１５と第６の抵抗１６によって電源電圧を分圧した電圧であるので、電源電圧を下げると分圧比によってＶ３の電圧は下がる。
【００２７】
しかしながら、ＶＣＣ−ＶＯＵＴ≦ＶＰＮＰ（ｓａｔ）となると、ＰＮＰトランジスタ５は飽和し、出力端子１７から供給できる電流能力が低下するので、内部用電源として使用できないが、ＶＣＣ−ＶＯＵＴ＝ＶＰＮＰ（ｓａｔ）となる時に、Ｖ２とＶ３を等しくし、また第１の定電流源３の電流であるＩ３を第２の定電流源８の電流であるＩ８より大きくなるように設計すると、この時、第２のＮＰＮトランジスタ９がＯＮするため、第１の定電流源３から供給されている電流は第２のＮＰＮトランジスタ９のコレクタに流れ、第１の抵抗１とダイオード接続した第１のＮＰＮトランジスタ２に供給される電流が減少して、第１の定電圧Ｖ１が低下する。
【００２８】
よって、第１の定電圧Ｖ１が低下するためＶＯＵＴの電圧も低下しＰＮＰ出力トランジスタ５の飽和を防ぐことができる。
【００２９】
図２は電源電圧ＶＣＣを下げたときの第１の定電圧Ｖ１、第５の抵抗１５と第６の抵抗１６により電源電圧を分圧した比較用電圧Ｖ３、出力電圧ＶＯＵＴの特性を示しており、従来のものよりも期間Ａの分だけ飽和を防いでいることを示している。
【００３０】
以上のように、本実施の形態によれば、従来、減電源電圧時に外付けＰＮＰ出力トランジスタが飽和するまでが出力端子の内部用電源としての使用限界であったのに対し、減電源電圧時にも外付けＰＮＰ出力トランジスタの飽和を回避することが可能となって、減電圧時でも動作可能であり、かつ定電圧を発生することができるため、電源電圧変動によるＩＣの許容損失の増加を防ぎ、またアーリー効果による回路電流の変動が抑えられ、低消費電力での動作が可能となる。
【００３１】
【発明の効果】
以上のように、本発明によれば、出力トランジスタの飽和を回避することが可能となり、低電源電圧で動作可能な定電圧発生回路を実現することができるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の定電圧発生回路の一実施の形態における構成を示す回路図
【図２】図１に示す回路の特性図
【図３】従来の定電圧発生回路の回路図
【図４】従来の定電圧発生回路の特性図
【符号の説明】
１　第１の抵抗
２　ＮＰＮトランジスタ
３　定電流源
４　差動増幅器
５　ＰＮＰ出力トランジスタ
６　第２の抵抗
７　第３の抵抗
８　第２の定電流源
９　第２のＮＰＮトランジスタ
１０　第３のＮＰＮトランジスタ
１１　容量
１２　第４の抵抗
１３　第４のＮＰＮトランジスタ
１４　第３の定電流源
１５　第５の抵抗
１６　第６の抵抗
１７　出力端子
【図１】
2004070679.tif 000003
【図２】
2004070679.tif 000004
【図３】
2004070679.tif 000005
【図４】
2004070679.tif 000006