(57)【要約】【課題】  ＣＣＤラインセンサの感度バラツキと光源の光量バラツキを根本的に抑制する。【解決手段】  ラインセンサ６１に蓄積した全ての電荷が、第１のシフトゲート６２を介して第１のアナログシフトレジスタ６３に転送される。第２のシフトゲート６５に供給するシフトパルス信号の幅を制御することで、第１のアナログシフトレジスタ６３上の電荷が第２のシフトレジスタ６６に転送されるときの電荷転送量が制御される。この結果、第１のアナログシフトレジスタ６３上の電荷量が所望の値に制御される。従って、第１のアナログシフトレジスタ６３から出力される画像信号の振幅を容易に調整でき、前記ＣＣＤラインセンサ６の感度や光源光量のバラツキを補正することができる。【選択図】    図３Ａ  
2004289821.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子が直線上に配置され、受光した原稿画像に対応する電荷を蓄積するラインセンサと、
前記ラインセンサに蓄積された電荷を同時に転送するための第１のシフトゲートと、
前記第１のシフトゲートを介して電荷が転送され、転送された電荷をシフトクロックに応じて主走査方向にシフトし、シフトされた画像信号を提供する第１のアナログシフトレジスタと、
前記第１のアナログシフトレジスタの電荷を同時に転送するための第２のシフトゲートと、
前記第２のシフトゲートを介して電荷が転送され、転送された電荷を前記シフトクロックに応じて主走査方向にシフトし、シフトされた画像信号を提供する第２のアナログシフトレジスタと、
前記第２のシフトゲートの電荷転送時間を調整することで、前記第１のアナログシフトレジスタ上の電荷量を調整する調整部と、
を具備することを特徴とする画像入力装置。
【請求項２】
前記第１のアナログシフトレジスタから提供される前記画像信号を処理する第1の画像処理部と、
前記第２のアナログシフトレジスタから提供される前記画像信号を処理する第２の画像処理部と、
前記第１の画像処理部により処理された画像信号を１ライン分遅延するラインメモリと、
前記第２の画像処理部により処理された画像信号と、前記ラインメモリにより遅延された画像信号を加算する加算部と、
を更に具備する請求項１記載の画像入力装置。
【請求項３】
前記第２のアナログシフトレジスタの電荷を同時に転送するための第３のシフトゲートと、
前記第３のシフトゲートを介して電荷が転送され、転送された電荷を前記シフトクロックに応じて主走査方向にシフトし、シフトされた画像信号を提供する第３のアナログシフトレジスタと、
赤、緑、青の分光特性をそれぞれ有し原稿を照明する３つの光源と、
前記第１のシフトゲートの電荷転送周期で、前記３つの光源を順次切り替えて点灯させる光源制御部と、
を更に具備することを特徴とする請求項１記載の画像入力装置。
【請求項４】
前記光源制御部は前記第１のシフトゲートにより、前記ラインセンサに蓄積された電荷が転送されている期間に前記光源の点灯／消灯制御を行うことを特徴とする請求項１記載の画像入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＣＤラインセンサを用いて原稿を走査することで、原稿画像情報を読み取るスキャナ又はデジタル複写機等の画像入力装置に関する。
【背景技術】
【０００２】
従来、縮小光学系に用いられるＣＣＤラインセンサは、光電変換素子であるフォトダイオードを直線上に配置したフォトダイオードアレイと、アナログシフトレジスタと、フォトダイオードアレイにより生成された電荷をアナログシフトレジスタに転送するためのシフトゲートと、アナログシフトレジスタにより主走査方向にシフトされた電荷を電圧信号に変換するフローティングキャパシタと、電圧信号を増幅する出力アンプから構成されている。
【０００３】
ＣＣＤラインセンサの単位時間における入射光量に対する出力電圧で定義される感度は、フォトダイオードアレイの感度バラツキや前記出力アンプの増幅率のバラツキによるバラツキを有し、一般的に標準値±２０％程度が仕様として設定されている。
【０００４】
また、カラー原稿読み取り用の３ラインカラーＣＣＤセンサの場合は、３ライン平行して配置された各フォトダイオードアレイの受光面に、それぞれ光の３原色であるＲＥＤ，ＧＲＥＥＮ，ＢＬＵＥの色フィルタが配置される。この場合、色フィルタの透過率のバラツキが前記感度バラツキに重畳するため、３ラインカラーＣＣＤセンサの感度バラツキは±３０％が一般的である。
【０００５】
画像入力装置としてのスキャナやデジタル複写機では、光源として蛍光体を用いた冷陰極管やキセノンランプを用いることが多くなってきた。前記光源の発光量は、蛍光体の塗布量バラツキによる発光効率のバラツキと、経時による蛍光体の発光効率の劣化により、ばらつくことが一般的に知られている。
【０００６】
このように、画像入力装置の主となる部品の性能はバラツキが大きく、そのバラツキを抑制するためには、多くの制御や精度の高い調整や組み立てが必要となる。
【０００７】
ＣＣＤラインセンサの出力電圧を制御する一例としては、該ラインセンサの出力電圧が一定となるように光源の光量を制御する調光が上げられる。しかし一般的に、蛍光体を用いた光源は照射光量が大きい程製品寿命が短くなり、また、環境温度にも大きく左右される特性を有してる。従って蛍光体の寿命と、システムとしての画像入力装置の製品寿命との兼ね合いが重要となる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記したような制御方法の場合、ＣＣＤラインセンサの出力信号に含まれる信号とノイズ成分の比（Ｓ／Ｎ比）は改善されず、保たれると考えられる。このように従来は、ＣＣＤラインセンサの感度バラツキと光源の光量バラツキを根本的に抑制する方法は存在しない。
【０００９】
本発明は、ＣＣＤラインセンサの感度バラツキと光源の光量バラツキを根本的に抑制することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の１実施形態では、フォトダイオードアレイからアナログシフトレジスタへの電荷転送経路に、２つのシフトゲートと２つのアナログシフトレジスタが設けられる。
【００１１】
フォトダイオードに蓄積した全ての電荷が、フォトダイオードアレイに隣接する第１のシフトゲートを介して第１のアナログシフトレジスタに転送される。この状態では、第１のアナログシフトレジスタ上の電荷にはＣＣＤラインセンサ（フォトダイオードアレイ）の感度及び光源光量のバラツキが含まれている。
【００１２】
そこで、第１のアナログシフトレジスタに第２のシフトゲート及び第２のアナログシフトレジスタが隣接して配置される。第２のシフトゲートの有効信号時間（駆動パルス幅）を制御することで、第１のアナログシフトレジスタ上の電荷が第２のシフトレジスタに転送されるときの電荷転送量が制御される。この結果、第１のアナログシフトレジスタ上の信号電圧振幅が所望の値に制御される。このとき、第２のアナログシフトレジスタ上の電荷は不要であるため前記転送クロックにより順次外部に吐き出される。
【発明の効果】
【００１３】
第１のアナログシフトレジスタから出力される信号振幅を容易に調整でき、ＣＣＤラインセンサの感度や光源光量のバラツキを補正することができる。すなわちＣＣＤラインセンサの感度バラツキと光源の光量バラツキを根本的に抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面を参照して説明する。
【００１５】
図１は本発明に係るＣＣＤラインセンサ６を用いた画像入力装置１の構成を示す。画像入力装置１は解像度に応じた走査ライン間隔で原稿の画像情報を読み取る装置である。
【００１６】
原稿Ｄは原稿台ガラス２上に画像面を下向きにして置かれる。スタート釦（図示せず）が押されると、キセノン光源や冷陰極管等を用いた光源１１が点灯し、そのときの照射光が原稿ガラス２を透過し、原稿Ｄの読み取り位置Ｘに照射される。原稿Ｄの読み取り位置Ｘからの反射光が第１ミラー１２で反射し、第１ミラー１２からの反射光が第２ミラー４１、第３ミラー４２に照射される。第２ミラー４１と第３ミラー４２で反射した原稿からの反射光は集光レンズ５に入射し、ＣＣＤラインセンサ６の受光面で結像する。ＣＣＤラインセンサ６は原稿Ｄを主走査方向に走査する。ＣＣＤ基板７は前記ＣＣＤラインセンサ６の他に、ＣＣＤラインセンサ６を駆動するＣＣＤドライバが実装されている。処理基板８にはＣＣＤラインセンサ６から出力される画像信号を処理する電気回路及び画像入力装置１を総合的に制御するＣＰＵ等の処理回路（後述されるスキャナ制御部４０）が実装されている。ＣＣＤ基板７と処理基板（スキャナ制御部）４０はハーネス９により接続されている。
【００１７】
原稿Ｄを読み取る場合は、光源１１と第１ミラー１２で構成する第１キャリジ１３と、第２ミラー４１と第３ミラー４２で構成する第２キャリジ４を、図中の矢印の方向に図示しない駆動モータ及びベルトまたはワイヤ等から構成される駆動系により移動する。これにより、読み取り位置Ｘが図中の左から右に移動して、原稿Ｄは副走査方向に走査される。このとき、第１キャリジ１３の移動速度を２Ｖ、第２キャリジ４の移動速度をＶというように、第１キャリジ１３の移動速度を第２キャリジ４の２倍の移動速度とする。
【００１８】
図２は画像入力装置１の制御系の構成を示すブロック図である。この画像入力装置１はスキャナ制御部４０及びコントロールパネル部８０を含む。  
スキャナ制御部４０は、ＣＰＵ１００、ＲＯＭ１０１、ＲＡＭ１０２、ＣＣＤドライバ１０３、スキャナモータドライバ１０４、画像処理部１０５、光源１２を制御する光源制御部１０６、原稿自動検知部１０７を含んでいる。
【００１９】
ＣＰＵ１００はＲＯＭ１０１に記憶された制御プログラムに従って、スキャナ制御部４０を全体的に制御し、ＲＡＭ１０２をデータの一時記憶用に用いる。ＣＣＤドライバ（ＣＣＤ制御部）１０３はＣＣＤラインセンサ６に各種ＣＣＤ制御信号を送信し、ＣＣＤラインセンサ６を駆動する。スキャナモータドライバ１０４は第１及び第２のキャリッジ３及び４等を移動する駆動モータの回転を制御する。原稿自動検出部１０７によって原稿台ガラス２上に置かれた原稿が、カラー原稿であるかモノクロ原稿であるか及び原稿サイズを自動検知される。
【００２０】
画像処理部１０５はＣＣＤラインセンサ６からのアナログ信号をディジタル信号に変換するＡ／Ｄ変換回路と周囲の温度変化などに起因するＣＣＤラインセンサ６からの出力信号に対するスレッショルドレベルの変動を補正するためのシェーディング補正回路やガンマ補正回路を含む。また画像処理部１０５はこれら補正回路からの補正されたディジタル信号を一旦記憶するラインメモリを含む。更に画像処理部１０５は補正された画像データに対して、トリミング、マスキング、拡大／縮小処理、解像度変換、画像の圧縮／非圧縮処理等の画像処理を行う。
【００２１】
コントロールパネル部８０はキーパッド８２、パネルＣＰＵ８３、液晶表示部８４、コントロールパネル用Ｉ／Ｆ８５を含む。パネルＣＰＵ８３はコントロールパネルＩ／Ｆ８５を介してＣＰＵ１００と通信を行う。液晶表示部８４には原稿読取り条件の設定画面等が表示され、パネルＣＰＵ８３はキーパッド８２を介してユーザからキー入力される原稿読取り条件に関するデータを受信し、該キー入力データをスキャナ制御部４０に転送すると共に液晶表示部８４に表示する。この原稿読取り条件には原稿をカラー原稿として読取るか、あるいはモノクロ原稿として読取るかの情報、及び解像度の情報等が含まれる。
【００２２】
以下、本発明による幾つかの実施形態を説明するが、何れの実施形態も、画像入力装置の基本構成は図１及び図２に示す構成と同様の構成を有している。
【００２３】
次に、ＣＣＤラインセンサ６の出力信号について説明する。
【００２４】
ＣＣＤラインセンサ６の出力信号波形は、所定オフセット電圧から基準電圧である０Ｖ方向に入射光量に比例した電圧値として現れる。
【００２５】
また、ＣＣＤラインセンサ６の光電変換部はフォトダイオードアレイで構成され、各フォトダイオードは光電変換効率が均一でない。この不均一性は、ＣＣＤラインセンサ６では出力電圧不均一性として定義してあり、ＣＣＤラインセンサ６からの出力信号の高周波歪みと考えられる。また、図１のような縮小光学系では集光レンズ５を用いているためレンズの収差が発生する。この収差のためにＣＣＤラインセンサ６の受光面の両端の受光量が受光面の中央部に対し減少する。これを前記の高周波歪みに対して低周波歪みと記す。
【００２６】
よって、ＣＣＤラインセンサ６の後段に設ける処理回路では、上記オフセット電圧や高周波歪みと低周波歪みを補正する必要がある。ＣＣＤラインセンサ６の後段にコンデンサを直列に接続することでＣＣＤレベルであるオフセット電圧が除去され、さらに上記コンデンサの電位を設定することでオフセット電圧が所望の電圧に固定される。ＣＣＤラインセンサ６に光が照射しない状態での信号電位を黒レベルの基準として考え、その信号電位を上記オフセット電圧が除去された後の所望の電圧として設定する場合もある。
【００２７】
その後、各画素の出力アナログ信号は、サンプルホールド処理が行なわれ、振幅が安定化される。サンプルされたアナログ信号の振幅はゲインアンプ、一般的にはプログラマブル・ゲイン・アンプ（ＰＧＡと記す）と呼ばれる増幅器により、後段のアナログデジタル変換器（以下、ＡＤＣと記す）の入力レンジにあった振幅に増幅される。振幅調整を行った信号はＡＤＣにより、システムにあった分解能のデジタル信号に変換される。このときＡＤＣに入力するアナログ信号はＡＤＣの入力レンジを越えてはいけないため、図１に示す白基準板１９を読み取った時の画像信号を入力最大値として、前記ＰＧＡの増幅率が調整される。白基準板１９の白は、白い原稿よりも反射率の高い白に設定されるので、前記調整の結果、どんな原稿が読まれてもＡＤＣの出力は飽和しない。
【００２８】
この状態で信号には前記高周波歪みと低周波歪みが必ず含まれてしまうため、その歪みを補正する目的で歪み補正（一般的にシェーディング補正と呼び、以下、ＳＨＤ補正と記す）が必要となる。
【００２９】
補正の具体的な方法としては、光源１１を消灯し、ＣＣＤラインセンサ６に光を照射しない状態で、ＡＤＣによりデジタル変換した画素信号を黒基準信号として保管する。次に光源１１を点灯し、その状態で白基準板１９を読み取った画素信号をＡＤＣでデジタル変換して白基準信号として保管する。一般的にはノイズ除去の目的で黒基準信号及び白基準信号は８ラインや１６ライン分のように複数ラインを読み取り、その画素信号の平均値を利用する。
【００３０】
読み取った原稿Ｄの画像信号は、画素単位で上記黒基準信号が減算され、係数が乗算される。この係数は、白基準信号が所望の値（例えば、８ｂｉｔ分解能では２５５）となる値である。この処理により上記高周波歪み及び低周波歪みを補正（ＳＨＤ補正）した画像信号を得ることができる。以上が画像入力装置の基本的な動作である。
【００３１】
次に、図３〜５を用いて本発明の説明を行う。
【００３２】
図３Ａは本発明の１実施形態に係るＣＣＤラインセンサ６の概略構成図、図３Ｂはタイミング説明図、図４はＣＣＤラインセンサ６の内部構造、図５ＡはＣＣＤラインセンサ６の内部動作説明図、図５Ｂはそのタイミング例を示す。尚、図４は光を受光する１つのフォトダイオードについての構造を示し、ＣＣＤラインセンサ６は複数のフォトダイオードが直線上に配置されている。
【００３３】
ＣＣＤラインセンサ６はフォトダイオードアレイからなるラインセンサ６１と；ラインセンサ６１の各フォトダイオードの光電変換機能で得られた電荷を同時に転送するための第１のシフトゲート６２と；第１のシフトゲートを介して転送された電荷をシフトクロックＣＬＫ１、ＣＬＫ２に応じて主走査方向にシフトし、シフトされた画像信号を提供する第１のアナログシフトレジスタ６３と；第１のアナログシフトレジスタ６３のシフトされた画像信号を増幅し順次外部に提供する第１の出力アンプ６４と；前記第１のアナログシフトレジスタ６３に転送された電荷を更に同時に転送するための第２のシフトゲート６５と；第２のシフトゲートを介して転送された電荷をシフトクロックＣＬＫ１、ＣＬＫ２に応じて主走査方向にシフトし、シフトされた画像信号を提供する第２のアナログシフトレジスタ６６と；第２のアナログシフトレジスタ６６のシフトされた出力信号を増幅し順次外部に提供する第２の出力アンプ６７から構成される。
【００３４】
ラインセンサ６１に光エネルギー（ｈｖ）が照射され、光電変換機能により光エネルギーが電荷となりラインセンサ６１に蓄えられる。このとき第１のシフトゲート６２に印加される駆動信号ＳＨ１は“Ｌ”レベルで、ゲートは上に上がった状態となっている（図４、図５ＢのＴ１の状態）。
【００３５】
次に、信号ＳＨ１が“Ｈ”となることで第１のシフトゲート６２が下がり、ラインセンサ６１の電荷は第１のシフトゲート６２を通過し第１のアナログシフトレジスタ６３に転送される（図５Ａ及び５Ｂ、Ｔ２の状態）。信号ＳＨ１を十分な時間（ｔ１）“Ｈ”レベルとすることでラインセンサ６１の電荷は全て第１のアナログシフトレジスタ６３に転送される。その後、信号ＳＨ１を“Ｌ”に切り替える（Ｔ３の状態）。
【００３６】
次に、信号ＳＨ２を“Ｌ”レベルから“Ｈ”レベルとすることで第２のシフトゲート６５が下がり第１のアナログシフトレジスタ６３に転送された電荷が第２のシフトゲート６５を通過し、第２のアナログシフトレジスタ６６に転送される（Ｔ４の状態）。第１のアナログシフトレジスタ６３に所望の電荷が残留する時間（ｔ２）だけ経過した後に信号ＳＨ２を“Ｌ”レベルに戻す（Ｔ５の状態）。
【００３７】
以上のように第２のシフトゲート６２の電荷転送時間（シフトパルス信号ＳＨ２のパルス幅）を調整することで、第１のアナログシフトレジスタ６３の電荷量を容易に調整することが可能となる。尚、信号ＳＨ１、ＳＨ２はＣＣＤ制御部１０３により生成される。ＣＣＤ制御部１０３により信号ＳＨ２のパルス幅が制御されることにより、光源１１の光量バラツキ、ラインセンサ６１（フォトダイオードアレイ）の感度バラツキが補正される。つまりＣＣＤ制御部１０３は、第１のアナログシフトレジスタ６３上の電荷量を調整する。また、この電荷量調整は上記のように信号ＳＨ２の“Ｈ”レベル時間幅ｔ２を変更しても、ＳＨ２′のように微小パルスの数を制御しても良い。
【００３８】
図６はシフトパルス信号の”Ｈ”レベル期間と残像量の関係の一例を示す。
【００３９】
横軸はシフトゲート駆動信号の有効時間幅（上記説明では信号ＳＨ２の“Ｈ”レベル期間すなわちパルス幅）、縦軸はアナログシフトレジスタに残留する残像量（上記説明では、第１のアナログシフトレジスタ６３の残留電荷量）を示す。図６からも明らかなように、シフトゲートに印加するシフトパルス信号のパルス幅を制御することにより、電荷の転送量を容易に制御できることがわかる。尚、この図において”Ｈ”レベルのシフトパルスがシフトゲートに印加される前（信号ＳＨが”Ｈ”レベル期間：０ｎＳ）のフォトダイオード出力レベルは８００ｍＶである。
【００４０】
図３に戻り、ＣＣＤラインセンサ６のタイミングについて説明する。
【００４１】
ＣＣＤラインセンサ６の駆動信号は、ラインセンサ６１の電荷を第１のアナログシフトレジスタ６３に転送するために、第１のシフトゲート６２に印加するシフトパルス信号ＳＨ１と；第１のアナログシフトレジスタ６３の電荷を第２のアナログシフトレジスタ６６に転送するために、第２のシフトゲート６５に印加するシフトパルス信号ＳＨ２と、第１のアナログシフトレジスタ６３または第２のアナログシフトレジスタ６６に転送された電荷を順次第１の出力アンプ６４または第２の出力アンプ６７に転送するための転送クロックＣＬＫ１（φ１）及びＣＬＫ２（φ２）である。転送クロックＣＬＫ１（φ１）及びＣＬＫ２（φ２）は、第１のアナログシフトレジスタ６３と第２のアナログシフトレジスタ６６の両方に印加される。
【００４２】
また、第１のシフトゲート６２または第２のシフトゲート６５を電荷が通過して第１のアナログシフトレジスタ６３または第２のアナログシフトレジスタ６６に電荷を転送している際に、アナログシフトレジスタが動作しているとラインセンサ６１上の電荷がアナログシフトレジスタの複数の画素部分に振りまかれてしまう。従って、信号ＳＨ１またはＳＨ２が“Ｈ”レベルの時は前記転送クロックＣＬＫ１及びＣＬＫ２は停止する必要がある。
【００４３】
図７に他の実施形態を示す。この実施形態は、ＣＣＤラインセンサ６を用いて写真画像等の階調を有する画像の階調性を向上する階調処理回路１０８である。図７Ａは階調処理回路１０８の概略構成を示す。階調処理回路１０８はラインメモリ８１及び画素合成回路８２からなる。
【００４４】
図３Ａの第１の出力アンプ６４から出力されたアナログ信号ＯＳ１は画像処理部１０５により、前記オフセット除去やサンプルホールド等のアナログ関連の各種処理が行われ、ＡＤＣによりデジタル信号に変換され、前記ＳＨＤ補正により正規化され、その後、画素合成回路８２に入力される。
【００４５】
図３Ａの第２の出力アンプ６７から出力されたアナログ信号ＯＳ２も同様に、前記オフセット除去やサンプルホールド等のアナログ関連の各種処理が行われ、ＡＤＣによりデジタル信号に変換され、前記ＳＨＤ補正により正規化され、その後、ラインメモリ８１によって前記第１の出力アンプ６４から出力される画像信号系ＯＳ１の流れに対し１ライン遅延される。
【００４６】
図７Ｂのように、画素合成回路８２は入力画像信号を画素毎に加算する。この図において、例えば”（Ｎ−１）・１”は（Ｎ−１）番目ラインの第１画素である。ラインメモリ８１から出力される画像信号は上記の通り１ライン遅延されている。画素合成回路８２は第１の出力アンプ６４のＮライン目の画像信号と、ラインメモリ８１から出力されるＮ−１ライン目の画像信号を加算する。以上の処理により、容易に読み取り方向（副走査方向）の画素を加算平均した画像信号を生成することができる。即ち、階調のある写真画像等の画像の階調性を向上できる。
【００４７】
図７Ｃは読み取った画像信号を第２のシフトゲート６５の駆動信号ＳＨ２のパルス幅制御により、８０％の電荷を第１のアナログシフトレジスタ６３へ、２０％の電荷を第２のアナログシフトレジスタ６６へ転送した場合を示す。
【００４８】
従来のＣＣＤラインセンサで読み取った場合のＮライン目３画素目の画像信号を“６０Ｈ”、Ｎ＋１ライン目３画素目の画像信号を“Ｃ０Ｈ”とする。本発明を用いるとＮ＋１ライン目３画素目の画像信号は“ＡＤＨ”（６０Ｈ×２０％＋Ｃ０Ｈ×８０％＝ＡＤＨ）となり、容易に画素の平均化処理が行える。
【００４９】
上記の説明ではＮライン目とＮ＋１ライン目の割合を２０：８０としたが、第２のシフトゲート６５に印加する信号ＳＨ２の“Ｈ”レベルを制御することで容易に上記の割合を変更することができる。
【００５０】
次に、図８を用いて別の実施形態を説明する。
【００５１】
本実施形態は、光源１１の発光色を切り替えることで、モノクロ用のＣＣＤラインセンサ６を用いてカラー原稿を読み取る光源切り替え型カラー画像入力装置である。
【００５２】
画像入力装置の概要は図１に示した通りで、異なる点は光源１１がＲＥＤの分光特性を有する光源１１Ｒと、ＧＲＥＥＮの分光特性を有する光源１１Ｇと、ＢＬＵＥの分光特性を有する光源１１Ｂの３つの光源で構成している点である。
【００５３】
図８Ａに概略構成図、図８Ｂにタイミング説明図を示す。
【００５４】
ＣＣＤラインセンサ６Ａはフォトダイオードアレイからなるラインセンサ６Ａ１と；第１のアナログシフトレジスタ６Ａ３と；ラインセンサ６Ａ１の光電変換機能で得られた電荷を、第１のアナログシフトレジスタ６Ａ３に転送するためのゲートの役割をする第１のシフトゲート６Ａ２と；第１のアナログシフトレジスタ６Ａ３の電荷を順次増幅して外部に出力するための第１の出力アンプ６Ａ４と；第２のアナログシフトレジスタ６Ａ６と；第１のアナログシフトレジスタ６Ａ３に転送された電荷を更に第２のアナログシフトレジスタ６Ａ６に転送するための第２のシフトゲート６Ａ５と；第２のアナログシフトレジスタ６Ａ６の電荷を順次増幅して外部に出力するための第２の出力アンプ６Ａ７と；第３のアナログシフトレジスタ６Ａ６と；第２のアナログシフトレジスタ６Ａ６に転送された電荷を更に第３のアナログシフトレジスタ６Ａ９に転送するための第３のシフトゲート６Ａ８と；第３のアナログシフトレジスタ６Ａ９の電荷を順次増幅して外部に出力するための第３の出力アンプ６Ａ１０とから構成される。
【００５５】
図９Ａ及び９Ｂは本実施形態の内部動作説明図である。
【００５６】
ラインセンサ６Ａ１（フォトダイオード）に光エネルギー（ｈｖ）が照射され、光電変換機能により光エネルギーが電荷となりラインセンサ６Ａ１に蓄えられる。このとき第１のシフトゲート６Ａ２に印加される駆動信号ＳＨ１Ａは“Ｌ”レベルで、ゲートは上に上がった状態となっている（図９ＢのＴ１１の状態）。
【００５７】
次に、信号ＳＨ１Ａが“Ｈ”となることで第１のシフトゲート６Ａ２が下がり、ラインセンサ６Ａ１の電荷は第１のシフトゲート６Ａ２を通過し第１のアナログシフトレジスタ６Ａ３に転送される（図９Ａ及び９ＢのＴ１２の状態）。信号ＳＨ１を十分な時間（ｔ１）“Ｈ”レベルとすることでラインセンサ６Ａ１の電荷は全て第１のアナログシフトレジスタ６Ａ３に転送される。その後、信号ＳＨ１Ａを“Ｌ”に切り替える（Ｔ１３の状態）。
【００５８】
次に、信号ＳＨ２Ａを“Ｌ”レベルから“Ｈ”レベルとすることで第２のシフトゲート６Ａ５が下がり、第１のアナログシフトレジスタ６Ａ３に転送された電荷が第２のシフトゲート６Ａ５を通過し、第２のアナログシフトレジスタ６Ａ６に転送される（Ｔ１４の状態）。第１のアナログシフトレジスタ６Ａ３の電荷が全て第２のアナログシフトレジスタ６Ａ６に転送される時間（ｔ２）だけ経過した後に信号ＳＨ２Ａを“Ｌ”レベルに戻す（Ｔ１５の状態）。
【００５９】
次に、信号ＳＨ３Ａを“Ｌ”レベルから“Ｈ”レベルとすることで第３のシフトゲート６Ａ８が下がり、第２のアナログシフトレジスタ６Ａ６に転送された電荷が第３のシフトゲート６Ａ８を通過し第３のアナログシフトレジスタ６Ａ９に転送される（Ｔ１６の状態）。第２のアナログシフトレジスタ６Ａ６の電荷が全て第３のアナログシフトレジスタ６Ａ９に転送される時間（ｔ３）だけ経過した後に信号ＳＨ３Ａを“Ｌ”レベルに戻す（Ｔ１７の状態）。
【００６０】
本発明の構成を用いたＣＣＤラインセンサ６Ａを光源切り替え型カラー画像入力装置に適応した場合の光源１１（光源１１Ｒ，１１Ｇ，１１Ｂ）の切り替えタイミングを図８Ｂに示す。光源１１Ｒ、１１Ｇ、１１ＢのＯＮ／ＯＦＦ制御は光源制御部１０６が行い、信号ＳＨ１Ａ，ＳＨ２Ａ，ＳＨ３ＡはＣＣＤ制御部１０３が生成する。
【００６１】
光源１１Ｂを図のタイミングで点灯し、第１のシフトゲート６Ａ２に制御信号（シフトパルス）ＳＨ１Ａを印加することで、光源１１Ｂによる画像信号（Ｂ）が第１のアナログシフトレジスタ６Ａ３（Ｒ）に転送される。上記制御信号ＳＨ１Ａをｔ２１で“Ｈ”レベルとし、”Ｈ”レベルの期間中に光源１１Ｂを消灯し、光源１１Ｇを点灯する。続いて、第２のシフトゲート６Ａ５に制御信号ＳＨ２Ａを印加することで、第１のアナログシフトレジスタ６Ａ３（Ｒ）に転送された電荷が第２のアナログシフトレジスタ６Ａ６（Ｇ）に転送される。続いて、第３のシフトゲート６Ａ８に制御信号ＳＨ３Ａを印加することで、第２のアナログシフトレジスタ６Ａ６（Ｇ）に転送された電荷が第３のアナログシフトレジスタ６Ａ９（Ｂ）に転送される。この制御によって、光源１１Ｂで読み取った画像信号（Ｂ）は、全て第３のアナログシフトレジスタ６Ａ９（Ｂ）に転送される。
【００６２】
次に、第１のシフトゲート６Ａ２に制御信号ＳＨ１Ａを時刻ｔ２２から印加することで、光源１１Ｇによる画像信号（Ｇ）が第１のアナログシフトレジスタ６Ａ３（Ｒ）に転送される。上記制御信号ＳＨ１Ａが“Ｈ”レベルの期間に光源１１Ｇを消灯し、光源１１Ｒを点灯する。続いて、第２のシフトゲート６Ａ５に制御信号ＳＨ２Ａの”Ｈ”レベルを印加することで、第１のアナログシフトレジスタ６Ａ３（Ｒ）に転送された電荷が、全て第２のアナログシフトレジスタ６Ａ６（Ｇ）に転送される。この制御によって、光源１１Ｇにより読み取った画像信号（Ｇ）は第２のアナログシフトレジスタ６Ａ６（Ｇ）に全て転送される。
【００６３】
次に、第１のシフトゲート６Ａ２に制御信号ＳＨ１Ａの”Ｈ”レベルを時刻ｔ２３から印加することで、光源１１Ｒによる画像信号（Ｒ）が第１のアナログシフトレジスタ６Ａ３（Ｒ）に転送される。上記制御信号ＳＨ１Ａが“Ｈ”レベルの期間に光源１１Ｇを消灯し、光源１１Ｂを点灯する。
【００６４】
以上が１サイクルの動作で、この動作により、第１のアナログシフトレジスタ６Ａ３にはＲＥＤ画像信号、第２のアナログシフトレジスタ６Ａ６にはＧＲＥＥＮ画像信号、第３のアナログシフトレジスタ６Ａ９にはＢＬＵＥの画像信号が転送される。この１サイクルは例えば１ｍＳ程度で、この間に原稿の１ライン分のカラー情報がサンプルされる。
【００６５】
各アナログシフトレジスタに転送された電荷は、転送クロックＣＬＫ１Ａ，ＣＬＫ２Ａにより順次出力アンプ６Ａ４，６Ａ７，６Ａ１０からＣＣＤラインセンサ６Ａの画像処理部１０５に出力される。
【００６６】
上記説明では光源１１を光源１１Ｂ、光源１１Ｇ、光源１１Ｒの順番に点灯／消灯制御を行ったが、順番を変更しても問題ないが、その際は出力アンプから出力される信号の色情報が変わる。
【００６７】
図８Ｂのタイミングで転送クロックＣＬＫ１Ａ，ＣＬＫ２Ａを印加した場合は、図のように各色の画像情報は時間軸がずれて出力される。しかし、図１０に示すように、１サイクルの動作のうち、制御信号ＳＨ１Ａの３つ目の印加後のみに転送クロックＣＬＫ１Ａ，ＣＬＫ１Ｂを入力することで、各色の画像情報は同時に出力することができる。
【００６８】
次に本発明の他の実施形態を説明する。本実施形態はＣＣＤラインセンサ６Ａをモノクロ読取り動作に適用した例である。ＣＣＤラインセンサ６Ａの構成は図８Ａと同一であるので図示を省略する。
【００６９】
本実施形態において、ＣＣＤ制御部１０３は図１１に示すように、上記制御信号ＳＨ１ＡのみをＣＣＤラインセンサ６Ａに供給し、制御信号ＳＨ２Ａ，ＳＨ３Ａは“Ｌ”レベルに固定される。従って、第１のアナログシフトレジスタ６Ａ３の後段の第１の出力アンプ６Ａ４からの出力信号のみが画像処理部１０５に出力される。
【００７０】
この場合、光源１１Ｒまたは光源１１Ｇまたは光源１１Ｂのみを点灯した読み取りでは、読み取り原稿はモノクロまたは単色原稿となる。白と黒画像で構成したモノクロ原稿の読み取りに関しては問題は生じない。
【００７１】
光源１１Ｒ、光源１１Ｇ、光源１１Ｂの全てを同時に点灯することで、上記原稿を構成する色によって読みにくいという問題は無くなり、かつＣＣＤラインセンサ６Ａに入射する光量が増加するため読み取り速度の向上を図ることも可能である。
【００７２】
図１２に３ラインＣＣＤセンサに本発明を適用した実施形態の構成例を示す。図１２は図３Ａに対して次の点が異なる。即ち、Ｒ．Ｇ．Ｂ．用ラインセンサを設けてそれぞれのラインセンサに対して、第１及び第２のシフトゲートと出力段アンプと第１及び第２のアナログシフトレジスタを設けている。
【００７３】
３ラインＣＣＤセンサ６Ｂは、各ラインセンサの受光面にＲ、Ｇ、Ｂの色フィルタが配置されている。
【００７４】
ラインセンサの出力電圧は、光源の分光分布特性とラインセンサの分光感度特性の積となる。従って、光源と該光源の特性に適したラインセンサを選別することによって、基準となる原稿、例えば、図１に示した白基準板１９を読取った際の各色のラインセンサの出力電圧を一致させることは可能である。例えば、光源のＲ、Ｇ、Ｂ各蛍光剤の量を調節することにより、Ｒ、Ｇ、Ｂ用のラインセンサの出力電圧を一致させることが可能である。しかし、前記従来技術にも記載したが、ＣＣＤラインセンサの分光感度特性や光源の分光分布特性、また、光源の光量は一般に各デバイスについてバラツキを有している。従って、光源と該光源の特性に最適なＣＣＤラインセンサを選別するのは容易ではない。
【００７５】
本実施形態において、ＣＣＤ制御部１０３はＲＥＤ用の第２のアナログシフトレジスタＲへの電荷転送信号（シフトパルス）ＳＨＲと、ＧＲＥＥＮ用の第２のアナログシフトレジスタＧへの電荷転送信号ＳＨＧと、ＢＬＵＥ用の第２アナログシフトレジスタＢへの電荷転送信号ＳＨＢのパルス幅が、各ラインセンサの感度に応じて変更される。これにより、ＲＥＤ用の第１のアナログシフトレジスタＲとＧＲＥＥＮ用の第１のアナログシフトレジスタＧとＢＬＵＥ用の第１のアナログシフトレジスタＢ上の電荷量が調整される。従って、ＲＥＤ出力（ＯＳＲ）とＧＲＥＥＮ出力（ＯＳＧ）とＢＬＵＥ出力（ＯＳＢ）の信号振幅を容易に合わせることができる。
【００７６】
図１２では、ラインセンサをＲＥＤ，ＧＲＥＥＮ，ＢＬＵＥの順番に配置したが、必ずしも上記順番である必要は無い。
【００７７】
図１３は４ラインＣＣＤセンサに本発明を適用した実施形態の構成図を示す。図１３の４ラインＣＣＤセンサ６Ｃは、図１２の３ラインＣＣＤセンサ６Ｂに対してＢＬＡＣＫ用ラインセンサＢＬＡＣＫと、該ＢＬＡＣＫ用ラインセンサに関する第１及び第２のシフトゲートＫと出力段アンプＫと第１及び第２のアナログシフトレジスタＫを設けた例である。
【００７８】
前述したように、光源とＣＣＤラインセンサを合わせ込みことによって、基準となる原稿、例えば、図１に示した白基準板１９を読取った際のＣＣＤラインセンサの各色の出力電圧を一致させることは可能である。しかし、各デバイスはバラツキを有しているので、光源と該光源の特性に最適なＣＣＤラインセンサを選別するのは容易ではない。
【００７９】
本実施形態においても、ＣＰＵ制御部１０３はＲＥＤ用の第２のアナログシフトレジスタＲへの電荷転送信号ＳＨＲと、ＧＲＥＥＮ用の第２のアナログシフトレジスタＧへの電荷転送信号ＳＨＧと、ＢＬＵＥ用の第２アナログシフトレジスタＢへの電荷転送信号ＳＨＢのパルス幅を各ラインセンサの感度に応じて変更する。
【００８０】
上記ラインセンサは受光面に色フィルタが配置されるが、４ラインＣＣＤセンサ６ＣのラインセンサＢＬＡＣＫの受光面は、上記色フィルタではなく無色透明の保護プレートが配置される。従って、ラインセンサＢＬＡＣＫの感度は他のＣＣＤラインセンサに比べ大きい。４ラインＣＣＤセンサでは、各ラインＣＣＤセンサの受光面サイズが同一の場合、ＢＬＡＣＫ出力（ＯＳＫ）が他の信号よりも振幅が大きくなる傾向がある。
【００８１】
従って本実施形態では、ＣＣＤ制御部１０３はＢＬＡＣＫ用の第２のシフトゲートＫの制御信号のパルス幅を他の制御信号より短く設定する。このようにして、ＢＬＡＣＫの出力信号ＯＳＫの振幅を、容易に他の出力信号ＯＳＲ，ＯＳＧ，ＯＳＢの振幅と同一にすることができる。尚、図１３では、ラインセンサをＲＥＤ，ＧＲＥＥＮ，ＢＬＵＥ，ＢＬＡＣＫの順番に配置したが、必ずしも上記順番である必要は無い。
【００８２】
以上、本発明を一次元ＣＣＤセンサに応用した例を説明したが、本発明の主旨は二次元ＣＣＤセンサにも適用できることは明らかである。
【００８３】
また、以上の説明はこの発明の実施の形態であって、この発明の装置及び方法を限定するものではない。更に、各実施形態における構成要素、機能、特徴あるいは方法ステップを適宜組み合わせて構成される装置又は方法も本発明に含まれるものである。
【図面の簡単な説明】
【００８４】
【図１】本発明が適用される画像入力装置の概略構成図。
【図２】図１の画像入力装置の制御系の構成を示すブロック図。
【図３Ａ】本発明の１実施形態に係るＣＣＤラインセンサ６の概略構成図。
【図３Ｂ】図３Ａに記載したＣＣＤラインセンサ６の動作タイミング図。
【図４】図３Ａに記載したＣＣＤラインセンサ６の内部構造を示す図。
【図５Ａ】図４に記載したＣＣＤラインセンサ６の内部動作を示す図
【図５Ｂ】図４に記載したＣＣＤラインセンサ６の動作タイミング図。
【図６】本発明の原理に係るシフトゲートパルス期間と電荷転送量の関係の一例を示す図。
【図７Ａ】ＣＣＤラインセンサ６を用いた信号処理回路の概略構成図。
【図７Ｂ】ＣＣＤラインセンサ６を用いた信号処理回路の信号タイミング図。
【図７Ｃ】ＣＣＤラインセンサ６を用いた信号処理回路にて処理される画像例を示す図。
【図８Ａ】本発明の他の実施形態に係るＣＣＤラインセンサ６Ａの概略構成図。
【図８Ｂ】本発明の他の実施形態に係るＣＣＤラインセンサ６Ａの動作タイミング図。
【図９Ａ】図８Ａに示したのＣＣＤラインセンサ６Ａの内部動作を説明するための図。
【図９Ｂ】図８Ａに示したのＣＣＤラインセンサ６Ａの動作タイミング図。
【図１０】ＣＣＤラインセンサ６Ａの他の動作タイミング図。
【図１１】ＣＣＤラインセンサ６Ａの他の動作タイミング図。
【図１２】本発明を３ラインＣＣＤセンサに適用した実施形態の概略構成図。
【図１３】本発明を４ラインＣＣＤセンサに適用した実施形態の概略構成図。
【符号の説明】
【００８５】
２…原稿ガラス、３…第１キャリッジ、４…第２キャリッジ、５…集光レンズ、６…ＣＣＤラインセンサ、７…ＣＣＤ基板、９…ハーネス、１１…光源、１２…第１ミラー１９…白基準板、４０…処理基板、４１…第２ミラー、４２…第３ミラー。
【図１】
2004289821.tif 000003
【図２】
2004289821.tif 000004
【図３Ａ】
2004289821.tif 000005
【図３Ｂ】
2004289821.tif 000006
【図４】
2004289821.tif 000007
【図５Ａ】
2004289821.tif 000008
【図５Ｂ】
2004289821.tif 000009
【図６】
2004289821.tif 000010
【図７Ａ】
2004289821.tif 000011
【図７Ｂ】
2004289821.tif 000012
【図７Ｃ】
2004289821.tif 000013
【図８Ａ】
2004289821.tif 000014
【図８Ｂ】
2004289821.tif 000015
【図９Ａ】
2004289821.tif 000016
【図９Ｂ】
2004289821.tif 000017
【図１０】
2004289821.tif 000018
【図１１】
2004289821.tif 000019
【図１２】
2004289821.tif 000020
【図１３】
2004289821.tif 000021