(57)【要約】【課題】デバッグ回路の構築に必要な工数を低減できるデバッグ回路を提供することである。また、ＬＳＩの単価の増加やＬＳＩの面積の増加を防ぐことができるデバッグ回路を提供する。【解決手段】本発明のデータフィルタ機能を用いたデバッグ回路は、所定のデータストリームＳ１とデバッグ信号Ｓ２とのいずれかを比較データＳ５として選択し出力する比較データ選択回路５と、データフィルタ動作に必要なデータフィルタ値とデバッグ動作に必要な期待値とを格納するフィルタリング条件テーブル１Ａと、比較データＳ５と比較対象となるデータフィルタ値または期待値を選択し出力するパターン選択回路６と、比較データＳ５とデータフィルタ値または期待値との一致検出を行うデータ比較回路８Ａとを備える。【選択図】　図２
2004056661.tif 000002
【特許請求の範囲】
【請求項１】
多重分離装置におけるデータストリームを選別するデータフィルタ動作を行うデータフィルタ機能を用いて、ＬＳＩの内部回路に対してデバッグ動作を行うデータフィルタ機能を用いたデバッグ回路であって、
入力された所定のデータストリームと前記内部回路から導出されたデバッグ信号とのいずれかを比較データとして選択し出力する比較データ選択手段と、
前記データフィルタ動作に必要なデータフィルタ値と、前記デバッグ動作に必要な前記デバッグ信号の期待値とを格納するパターン格納手段と、
前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記データフィルタ値または前記期待値を、前記パターン格納手段から選択し出力するパターン選択手段と、
前記比較データ選択手段によって出力された前記比較データと、前記パターン選択手段によって出力された前記データフィルタ値または前記期待値とを比較し、一致するか不一致であるかを判断する一致検出を行うデータ比較手段とを備える
ことを特徴とするデータフィルタ機能を用いたデバッグ回路。
【請求項２】
請求項１に記載のデータフィルタ機能を用いたデバッグ回路において、
前記デバッグ動作を継続する期間であるデバッグ動作期間を設定するデバッグ動作期間レジスタをさらに備え、
前記比較データ選択手段は、
前記デバッグ動作期間レジスタに設定されたデバッグ動作期間は、前記デバッグ信号を前記比較データとして選択し出力し、前記デバッグ動作期間レジスタに設定されたデバッグ動作期間外の間は、前記所定のデータストリームを前記比較データとして選択し出力し、
前記パターン選択手段は、
前記デバッグ動作期間レジスタに設定されたデバッグ動作期間は、前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記期待値を、前記パターン格納手段から選択し出力し、前記デバッグ動作期間レジスタに設定されたデバッグ動作期間外の間は、前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記データフィルタ値を、前記パターン格納手段から選択し出力する
ことを特徴とするデータフィルタ機能を用いたデバッグ回路。
【請求項３】
請求項１に記載のデータフィルタ機能を用いたデバッグ回路において、
前記データ比較回路によって行われる前記一致検出の際の比較可能な情報量のうち、前記データフィルタ動作時に使用する情報量と前記デバッグ動作時に使用する情報量の占める比率を設定する比較データ比率レジスタをさらに備え、
前記比較データ選択手段は、
前記比較データ比率レジスタに設定された比率に従って、前記所定のデータストリームと前記デバッグ信号とをともに前記比較データとして出力し、
前記パターン選択手段は、
前記比較データ比率レジスタに設定された比率に従って、前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記データフィルタ値と前記期待値とを、前記パターン格納手段から選択し出力し、
前記データ比較手段は、
前記比較データ選択手段によって出力された前記所定のデータストリームと前記パターン選択手段によって出力された前記データフィルタ値との前記一致検出を行うとともに、前記比較データ選択手段によって出力された前記デバッグ信号と前記パターン選択手段によって出力された前記期待値との前記一致検出を行うことを特徴とするデータフィルタ機能を用いたデバッグ回路。
【請求項４】
請求項１に記載のデータフィルタ機能を用いたデバッグ回路において、
前記パターン格納手段に格納された前記データフィルタ値において前記一致検出を行う必要がない箇所を示すフィルタマスクと、前記期待値において前記一致検出を行う必要がない箇所を示す期待値マスクとを格納するパターンマスク格納手段と、
前記比較データ選択手段によって出力される前記比較データに対応する前記フィルタマスクまたは前記期待値マスクを、前記パターンマスク格納手段から選択し出力するパターンマスク選択手段とをさらに備え、
前記データ比較手段は、
前記パターンマスク選択手段によって出力された前記フィルタマスクまたは前記期待値マスクを参照し、前記一致検出を行った結果、前記フィルタマスクまたは前記期待値マスクによって示された一致検出を行う必要がない箇所について不一致であると判断した場合は、その箇所についての前記一致検出の結果として一致していると見なす
ことを特徴とするデータフィルタ機能を用いたデバッグ回路。
【請求項５】
請求項１から請求項４のいずれかに記載のデータフィルタ機能を用いたデバッグ回路において、
前記内部回路から導出された信号群の中からデバッグの対象とする信号を選択し、前記デバッグ信号として前記比較データ選択手段に出力するデバッグ信号選択手段をさらに備える
ことを特徴とするデータフィルタ機能を用いたデバッグ回路。
【請求項６】
請求項１から請求項４のいずれかに記載のデータフィルタ機能を用いたデバッグ回路において、
比較不一致時データ出力手段をさらに備え、
前記データ比較手段は、
前記一致検出によって前記デバッグ信号と前記期待値が不一致である場合、不一致であった前記デバッグ信号を前記比較不一致時データ出力手段に出力し、
前記比較不一致時データ出力手段は、
前記データ比較手段からの前記不一致であった前記デバッグ信号を外部に出力する
ことを特徴とするデータフィルタ機能を用いたデバッグ回路。
【請求項７】
請求項１から請求項３のいずれかに記載のデータフィルタ機能を用いたデバッグ回路において、
入力された所定の信号から前記デバッグ動作を開始するための信号を選択し、デバッグ開始信号として出力するデバッグ開始信号選択回路をさらに備え、
前記比較データ選択手段は、
前記デバッグ開始信号を受けると、前記デバッグ信号を前記比較データとして選択し出力し、
前記パターン選択手段は、
前記デバッグ開始信号を受けると、前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記期待値を、前記パターン格納手段から選択し出力し、
前記データ比較手段は、
前記デバッグ開始信号を受けると、前記比較データ選択手段によって出力された前記比較データとしての前記デバッグ信号と、前記パターン選択手段によって出力された前記期待値とを比較し、一致するか不一致であるかを判断する一致検出を行う
ことを特徴とするデータフィルタ機能を用いたデバッグ回路。
【請求項８】
請求項４に記載のデータフィルタ機能を用いたデバッグ回路において、
入力された所定の信号から前記デバッグ動作を開始するための信号を選択し、デバッグ開始信号として出力するデバッグ開始信号選択回路をさらに備え、
前記比較データ選択手段は、
前記デバッグ開始信号を受けると、前記デバッグ信号を前記比較データとして選択し出力し、
前記パターン選択手段は、
前記デバッグ開始信号を受けると、前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記期待値を、前記パターン格納手段から選択し出力し、
前記パターンマスク選択手段は、
前記デバッグ開始信号を受けると、前記比較データ選択手段によって出力される前記比較データに対応する前記期待値マスクを、前記パターンマスク格納手段から選択し出力し、
前記データ比較手段は、
前記デバッグ開始信号を受けると、前記パターンマスク選択手段によって出力された前記期待値マスクを参照し、前記一致検出を行った結果、前記期待値マスクによって示された一致検出を行う必要がない箇所について不一致であると判断した場合は、その箇所についての前記一致検出の結果として一致していると見なす
ことを特徴とするデータフィルタ機能を用いたデバッグ回路。
【請求項９】
請求項１〜請求項８のいずれかに記載のデータフィルタ機能を用いたデバッグ回路において、
前記データ比較手段によって行われた一致検出の結果を記憶する比較結果記憶手段とを備える
ことを特徴とするデータフィルタ機能を用いたデバッグ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル放送受信装置、特に多重分離処理装置における内部回路のデバッグ機能を利用するデバッグ回路に関する。
【０００２】
【従来の技術】
ＬＳＩに動作不具合が発生した場合、その原因解析を速やかに行う必要がある。しかしながら、近年のＬＳＩの大規模化に伴って、ＬＳＩ内部の動作解析は益々困難になってきている。したがって、ＬＳＩ内部の動作解析を容易に行うためのデバッグ機能は、その重要性を増しており、デバッグ機能を用いた種々のデバッグ回路が考案されてきている。
【０００３】
以下に、従来のデバッグ回路について、例を挙げて説明する。
【０００４】
まず、内部信号を直接外部へ出力し、外部観測装置によって内部信号の観測を行うタイプの一例について説明する。このタイプの典型的なデバッグ回路は、外部出力すべき信号を設定するレジスタと、レジスタに設定した値によって内部タイミング信号を選択して外部へ出力する選択回路とを備える。そして、所望の内部タイミング信号を直接外部で観測可能にすることによって、内部回路の動作解析を実現するものである（特願平１１−６１８０５号公報）。
【０００５】
次に、内部信号を比較回路によって期待値と比較し、その比較結果を外部へ出力するタイプの一例について説明する。このタイプの典型的なデバッグ回路は、内部回路における予め定められた箇所の信号を導出する信号群導出ラインと、信号群として期待されるデータを格納するメモリと、信号群とメモリから取り出した期待値とを比較する比較器と、両者の比較結果を出力する出力バッファとを備える。そして、内部信号とメモリに格納した内部信号の期待値を比較することによって、内部回路の動作解析を実現するものである（特願平０４−４８８４２号公報）。
【０００６】
【発明が解決しようとする課題】
上記従来の構成において、内部信号を直接外部へ出力し、外部観測装置によって内部信号の観測を行うタイプの構成では、容易にデバッグ回路を構築できる。しかしながら、高価な外部観測装置が必要であり、加えて、同時に観測可能な内部信号の数と同数のＬＳＩ外部ピンが必要であるため、ＬＳＩの単価が増加してしまう。
【０００７】
また、内部信号を比較回路によって期待値と比較し、その比較結果を外部へ出力するタイプの構成では、比較回路が新たに必要であるため、デバッグ回路を構築する工数が多くかかり、加えて、ＬＳＩの面積が増大してしまう。
【０００８】
そこで、本発明の目的は、デバッグ回路を構築するための工数を低減できるデバッグ回路を提供することである。また、本発明の目的は、ＬＳＩの単価の増加やＬＳＩの面積の増加を防ぐことができるデバッグ回路を提供することである。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に係るデータフィルタ機能を用いたデバッグ回路は、多重分離装置におけるデータストリームを選別するデータフィルタ動作を行うデータフィルタ機能を用いて、ＬＳＩの内部回路に対してデバッグ動作を行うデータフィルタ機能を用いたデバッグ回路であって、入力された所定のデータストリームと前記内部回路から導出されたデバッグ信号とのいずれかを比較データとして選択し出力する比較データ選択手段と、前記データフィルタ動作に必要なデータフィルタ値と、前記デバッグ動作に必要な前記デバッグ信号の期待値とを格納するパターン格納手段と、前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記データフィルタ値または前記期待値を、前記パターン格納手段から選択し出力するパターン選択手段と、前記比較データ選択手段によって出力された前記比較データと、前記パターン選択手段によって出力された前記データフィルタ値または前記期待値とを比較し、一致するか不一致であるかを判断する一致検出を行うデータ比較手段とを備えるものである。
【００１０】
請求項１の発明によると、比較データ選択手段によって選択された内部回路のデバッグ信号とパターン選択手段によって選択されたデバッグ信号の期待値との一致検出を、データ比較手段において行うことができる。そのため、所定のタイミングにおける内部回路の動作が期待通りであるかどうかを検査することができる。これにより、回路の構築に必要な工数が低減され、また、ＬＳＩの単価や面積の増加を防いで、ＬＳＩ内部回路のデバッグを実現するデバッグ回路を提供することができる。
【００１１】
また、請求項２の発明は、請求項１に記載のデータフィルタ機能を用いたデバッグ回路において、前記デバッグ動作を継続する期間であるデバッグ動作期間を設定するデバッグ動作期間レジスタをさらに備え、前記比較データ選択手段は、前記デバッグ動作期間レジスタに設定されたデバッグ動作期間は、前記デバッグ信号を前記比較データとして選択し出力し、前記デバッグ動作期間レジスタに設定されたデバッグ動作期間外の間は、前記所定のデータストリームを前記比較データとして選択し出力し、前記パターン選択手段は、前記デバッグ動作期間レジスタに設定されたデバッグ動作期間は、前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記期待値を、前記パターン格納手段から選択し出力し、前記デバッグ動作期間レジスタに設定されたデバッグ動作期間外の間は、前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記データフィルタ値を、前記パターン格納手段から選択し出力するものとする。
【００１２】
請求項２の発明によると、デバッグ動作を開始後、設定された期間の間デバッグ動作を行うため、設定された期間の終了後はデータフィルタ動作へ移行することができる。このように、デバッグ動作とデータフィルタ動作を時分割して処理することが可能になる。
【００１３】
また、請求項３の発明は、請求項１に記載のデータフィルタ機能を用いたデバッグ回路において、前記データ比較回路によって行われる前記一致検出の際の比較可能な情報量のうち、前記データフィルタ動作時に使用する情報量と前記デバッグ動作時に使用する情報量の占める比率を設定する比較データ比率レジスタをさらに備え、前記比較データ選択手段は、前記比較データ比率レジスタに設定された比率に従って、前記所定のデータストリームと前記デバッグ信号とをともに前記比較データとして出力し、前記パターン選択手段は、前記比較データ比率レジスタに設定された比率に従って、前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記データフィルタ値と前記期待値とを、前記パターン格納手段から選択し出力し、前記データ比較手段は、前記比較データ選択手段によって出力された前記所定のデータストリームと前記パターン選択手段によって出力された前記データフィルタ値との前記一致検出を行うとともに、前記比較データ選択手段によって出力された前記デバッグ信号と前記パターン選択手段によって出力された前記期待値との前記一致検出を行うものとする。
【００１４】
請求項３の発明によると、データフィルタ動作時に使用する情報量とデバッグ動作時に使用する情報量の占める比率を設定し、設置された比率で、データストリームとデバッグ信号を出力するとともに、データフィルタ値と期待値と出力するため、データフィルタ動作とデバッグ動作を並行して行うことができる。
【００１５】
また、請求項４の発明は、請求項１に記載のデータフィルタ機能を用いたデバッグ回路において、前記パターン格納手段に格納された前記データフィルタ値において前記一致検出を行う必要がない箇所を示すフィルタマスクと、前記期待値において前記一致検出を行う必要がない箇所を示す期待値マスクとを格納するパターンマスク格納手段と、前記比較データ選択手段によって出力される前記比較データに対応する前記フィルタマスクまたは前記期待値マスクを、前記パターンマスク格納手段から選択し出力するパターンマスク選択手段とをさらに備え、前記データ比較手段は、前記パターンマスク選択手段によって出力された前記フィルタマスクまたは前記期待値マスクを参照し、前記一致検出を行った結果、前記フィルタマスクまたは前記期待値マスクによって示された一致検出を行う必要がない箇所について不一致であると判断した場合は、その箇所についての前記一致検出の結果として一致していると見なすものとする。
【００１６】
請求項４の発明によると、一致検出を行う必要がない箇所を自由に設定することができ、一致検出を行う必要がない箇所について不一致を検出した場合でも一致していると見なす。そのため、一致検出の必要がないビットについては、外部における内部状態の観測が不要となる。
【００１７】
また、請求項５の発明は、請求項１から請求項４のいずれかに記載のデータフィルタ機能を用いたデバッグ回路において、前記内部回路から導出された信号群の中からデバッグの対象とする信号を選択し、前記デバッグ信号として前記比較データ選択手段に出力するデバッグ信号選択手段をさらに備えるものとする。
【００１８】
請求項５の発明によると、ＬＳＩの内部回路から導出される信号群のうちデバッグの対象とする信号を自由に選択することができる。
【００１９】
また、請求項６の発明は、請求項１から請求項４のいずれかに記載のデータフィルタ機能を用いたデバッグ回路において、比較不一致時データ出力手段をさらに備え、前記データ比較手段は、前記一致検出によって前記デバッグ信号と前記期待値とが不一致である場合、不一致であった前記デバッグ信号を前記比較不一致時データ出力手段に出力し、前記比較不一致時データ出力手段は、前記データ比較手段からの前記不一致であった前記デバッグ信号を外部に出力するものとする。
【００２０】
請求項６の発明によると、一致検出において不一致を検出すると、その不一致であったデバッグ信号を外部に出力するため、内部回路に異常動作が発生した場合の状態観測が可能である。
【００２１】
また、請求項７の発明は、請求項１から請求項３のいずれかに記載のデータフィルタ機能を用いたデバッグ回路において、入力された所定の信号から前記デバッグ動作を開始するための信号を選択し、デバッグ開始信号として出力するデバッグ開始信号選択回路をさらに備え、前記比較データ選択手段は、前記デバッグ開始信号を受けると、前記デバッグ信号を前記比較データとして選択し出力し、前記パターン選択手段は、前記デバッグ開始信号を受けると、前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記期待値を、前記パターン格納手段から選択し出力し、前記データ比較手段は、前記デバッグ開始信号を受けると、前記比較データ選択手段によって出力された前記比較データとしての前記デバッグ信号と、前記パターン選択手段によって出力された前記期待値とを比較し、一致するか不一致であるかを判断する一致検出を行うものとする。
【００２２】
請求項７の発明によると、デバッグ動作の開始を自由に設定することができる。
【００２３】
また、請求項８の発明は、請求項４に記載のデータフィルタ機能を用いたデバッグ回路において、入力された所定の信号から前記デバッグ動作を開始するための信号を選択し、デバッグ開始信号として出力するデバッグ開始信号選択回路をさらに備え、前記比較データ選択手段は、前記デバッグ開始信号を受けると、前記デバッグ信号を前記比較データとして選択し出力し、前記パターン選択手段は、前記デバッグ開始信号を受けると、前記比較データ選択手段によって出力される前記比較データとの比較の対象となる前記期待値を、前記パターン格納手段から選択し出力し、前記パターンマスク選択手段は、前記デバッグ開始信号を受けると、前記比較データ選択手段によって出力される前記比較データに対応する前記期待値マスクを、前記パターンマスク格納手段から選択し出力し、前記データ比較手段は、前記デバッグ開始信号を受けると、前記パターンマスク選択手段によって出力された前記期待値マスクを参照し、前記一致検出を行った結果、前記期待値マスクによって示された一致検出を行う必要がない箇所について不一致であると判断した場合は、その箇所についての前記一致検出の結果として一致していると見なすものとする。
【００２４】
請求項８の発明によると、デバッグ動作の開始を自由に設定することができる。
【００２５】
また、請求項９の発明は、　請求項１〜請求項８のいずれかに記載のデータフィルタ機能を用いたデバッグ回路において、前記データ比較手段によって行われた一致検出の結果を記憶する比較結果記憶手段とを備えるものとする。
【００２６】
【発明の実施の形態】
以下、本発明の各実施形態について図面を参照しながら説明する。　なお、各実施形態で参照する図面相互間において、同一または相当する部分には同一の符号を付しており、その説明は繰り返さない。
【００２７】
また、本発明では、多重分離処理装置におけるデータフィルタ機能をデバッグ回路に利用することを特徴としているので、各実施形態について説明する前提として、多重分離処理装置におけるデータフィルタ機能を実現するデータフィルタ回路の基本的な構成について概説する。
【００２８】
図１は、データフィルタ回路の基本的な構成例を示すブロック図である。
【００２９】
図１に示すデータフィルタ回路は、フィルタリング条件テーブル１Ｂ、マスク条件テーブル２Ｂ、データ比較回路８Ｂ、および比較結果記憶メモリ９Ｂを備えている。フィルタリング条件テーブル１Ｂは、入力されるＰＩＤ（Ｐａｃｋｅｔ　ＩＤ）やセクションデータを選別するための所定のパラメータを格納する。マスク条件テーブル２Ｂは、フィルタリング条件テーブル１Ｂに格納される所定のパラメータのデータのうち、入力されるＰＩＤやセクションデータとの一致検出を行う必要がない箇所を示すマスクデータを格納する。データ比較回路８Ｂは、動作制御信号に応じて、フィルタリング条件テーブル１Ｂおよびマスク条件テーブル２Ｂによって予め設定したパラメータを取り出して、このパラメータと入力されたＰＩＤやセクションデータとを比較することによって一致検出を行う。そして、比較結果記憶メモリ９Ｂは、その比較結果を記憶する。このようにして、多重分離装置におけるデータフィルタ機能は実現されている。なお、以下では、上記のように、入力されたＰＩＤやセクションデータをフィルタイリングする動作をデータフィルタ動作と言う。
【００３０】
以上を踏まえて、以下に各実施形態について説明する。
【００３１】
（第１の実施形態）
図２は、本発明の第１の実施形態に係るデータフィルタ機能を用いたデバッグ回路を含むＬＳＩ１００を示すブロック図である。
【００３２】
図２に示すＬＳＩ１００は、フィルタリング条件テーブル１Ａ（パターン格納手段に対応する）、マスク条件テーブル２Ａ（パターンマスク格納手段に対応する）、デバッグ信号選択回路３（デバッグ信号選択手段に対応する）、デバッグ開始信号選択回路４（デバッグ開始信号選択手段に対応する）、比較データ選択回路５（比較データ選択手段に対応する）、パターン選択回路６（パターン選択手段に対応する）、パターンマスク選択回路７（パターンマスク選択手段に対応する）、データ比較回路８Ａ（データ比較手段に対応する）、比較結果記憶メモリ９Ａ（比較結果記憶手段に対応する）、出力回路１０（比較不一致時データ出力手段に対応する）、および内部回路１１を有している。
【００３３】
フィルタリング条件テーブル１Ａは、ソフトウェアなどから随時書き換え可能（プログラマブル）な記憶素子であり、ＰＩＤやセクションデータＳ１（データストリームに対応する）を選別するためのフィルタパターン（データフィルタ値に対応する）、および後述するデバッグ信号選択回路３によって選択されたデバッグ信号Ｓ２に対して期待される期待値のパターン（以下「期待値パターン」という）を複数個記憶する。
【００３４】
マスク条件テーブル２Ａは、ソフトウェアなどから随時書き換え可能（プログラマブル）な記憶素子であり、フィルタリング条件テーブル１Ａのフィルタパターンおよび期待値パターンのそれぞれに対応しており、各パターンにおいて一致検出を行う必要がないビット箇所を示すフィルタパターンマスク（フィルタマスクに対応する）および期待値パターンマスク（期待値マスクに対応する）を複数個記憶する。
【００３５】
デバッグ信号選択回路３は、ソフトウェアなどから随時書き換え可能（プログラマブル）なレジスタ（図示せず）を有しており、このレジスタの設定値にもとづいて、内部回路１１から導出した信号群のうちデバッグすべき信号を任意に選択し、デバッグ開始信号Ｓ２として出力する。
【００３６】
デバッグ開始信号選択回路４は、ソフトウェアなどから随時設定可能（プログラマブル）なレジスタ（図示せず）を有しており、このレジスタの設定値にもとづいて、ソフトウェアなどからの動作制御信号Ｓ３（所定の信号に対応する）や内部回路１１から導出した信号群（所定の信号に対応する）のうち、デバッグ動作の開始を命ずる信号を任意に選択し、デバッグ開始信号Ｓ４として出力する。
【００３７】
比較データ選択回路５は、データフィルタ動作が行われている場合には、ＰＩＤやセクションデータＳ１などのデータ選別に必要なデータを比較データＳ５として出力する。一方、ソフトウェアからデバッグ動作をイネーブルにした場合には、デバッグ開始信号選択回路４から出力されるデバッグ開始信号Ｓ４を受けて、デバッグ信号選択回路３から出力されるデバッグ信号Ｓ２を選択し比較データＳ５として出力する。
【００３８】
パターン選択回路６は、データフィルタ動作が行われている場合には、比較データ選択回路５から出力される比較データＳ５に対応したフィルタパターンを出力する。一方、ソフトウェアからデバッグ動作をイネーブルにした場合には、デバッグ開始信号選択回路４から出力されるデバッグ開始信号Ｓ４を受けて、比較データ選択回路５から出力される比較データＳ５に対応した、フィルタリング条件テーブル１Ａに記憶された期待値パターンを選択して出力する。
【００３９】
パターンマスク選択回路７は、データフィルタ動作が行われている場合には、マスク条件テーブル２Ａに記憶された期待値パターンマスクのうち、パターン選択回路６から出力されるフィルタパターンに対応したフィルタパターンマスクを出力する。一方、デバッグ開始信号選択回路４から出力されるデバッグ開始信号Ｓ４を受けて、マスク条件テーブル２Ａに記憶された期待値パターンマスクのうち、パターン選択回路６から出力される期待値パターンに対応した期待値パターンマスクを選択して出力する。
【００４０】
データ比較回路８Ａは、データフィルタ動作が行われている場合には、上記したように、比較データ選択回路５からのＰＩＤやセクションデータＳ１などのデータとパターン選択回路６からのフィルタパターンとを比較し、一致検出を行う。一方、デバッグ開始信号選択回路４から出力されるデバッグ開始信号Ｓ４を受けて、パターン選択回路６から出力される期待値パターンと比較データ選択回路５から出力されるデバッグ信号とを比較し、一致検出を行う。また、この場合、データ比較回路８Ａは、パターンマスク選択回路７から選択し出力されるパターンマスクを参照し、パターンマスクによって示される一致検出を行う必要がないビット箇所について不一致であると検出した場合でも、そのビットにおける一致検出の結果は一致していると検出する。なお、データフィルタ動作における一致検出の場合も同様に、マスクパターンを用いた処理は、同様に行われる。
【００４１】
比較結果記憶メモリ９Ａは、ソフトウェアなどから随時読み出し可能（プログラマブル）な記憶素子であり、データ比較回路８Ａにおける比較結果Ｓ６を一時的に記憶する。
【００４２】
出力回路１０は、データ比較回路８Ａにおける一致検出において、不一致を検出した場合には、不一致となった場合のデバッグ信号Ｓ２ａに対してパラレル−シリアル変換を行い、外部へ出力する。
【００４３】
以上のように構成されたデータフィルタ機能を用いたデバッグ回路について、以下にその動作を説明する。
【００４４】
まず、フィルタリング条件テーブル１Ａに対して、デバッグ動作開始後のデバッグ信号選択回路３で選択されるデバッグ信号に対応した期待値パターンを設定し、マスク条件テーブル２Ａに対して、その設定された期待値パターンに対応した期待値パターンマスクを設定する。また、デバッグ信号選択回路３のレジスタにデバッグしたい信号を設定する。さらに、デバッグ開始信号選択回路４のレジスタにデバッグの開始を命ずる信号を設定する。
【００４５】
この状態で、比較データ選択回路５とパターン選択回路６とのデバッグ動作をイネーブルにした後、デバッグ開始信号選択回路４はデバッグ開始信号Ｓ４を出力する。比較データ選択回路５は、デバッグ開始信号Ｓ４を受けて、比較データＳ５としてのデバッグ信号Ｓ２をデータ比較回路８Ａに出力する。また、パターン選択回路６は、デバッグ開始信号Ｓ４を受けて、期待値パターンをデータ比較回路８Ａに出力する。パターンマスク選択回路７は、デバッグ開始信号Ｓ４を受けて、期待値パターンに対応した期待値パターンマスクをデータ比較回路８Ａに出力する。
【００４６】
データ比較回路８Ａは、期待値パターンマスクを考慮して、入力した比較データＳ５としてのデバッグ信号Ｓ２と期待値パターンとを比較し、一致検出を開始する。その後、比較データ選択回路５は一定のクロック間隔で比較データＳ５としてのデバッグ信号Ｓ２を出力し、また、パターン選択回路６はそのデバッグ信号Ｓ２に対応した期待値パターンを順次出力し、さらに、パターンマスク選択回路７は、期待値パターンに対応した期待値パターンマスクを順次出力する。そして、データ比較回路８Ａは、上記と同様にして、一致検出を順次行う。したがって、パターン選択回路６における期待値パターンは、対応するデバッグ信号Ｓ２が比較データ選択回路５から出力される以前にフィルタリング条件テーブル１Ａに設定しておく必要がある。
【００４７】
図３は、デバッグ動作に関するタイミングチャートである。図３に示すように、デバッグ動作を時間ｔ１でイネーブルにした後に、時間ｔ２でデバッグ開始信号Ｓ４が入力される場合を考える。この場合、時間ｔ２以降で動作クロックの立ち上がり毎に比較データＳ５としてのデバッグ信号Ｓ２と期待値パターンとの比較が実行される。上記の通り、デバッグ信号Ｓ２が比較データ選択回路５から出力される時間ｔ２以前にフィルタリング条件テーブル１Ａに期待値パターンを設定しておく必要がある。
【００４８】
そして、データ比較回路８Ａから出力される一致検出の結果Ｓ６は比較結果記憶メモリ９Ａに記憶される。また、データ比較回路８Ａにおいて不一致が検出された場合のデバッグ信号Ｓ２ａは、出力回路１０に出力される。出力回路１０は、そのデバッグ信号Ｓ２ａをシリアルデータに変換した後に、外部へ出力する。
【００４９】
以上のように、第１の実施形態によると、内部回路１１から導出した信号群のうちデバッグしたい信号を入力し比較データＳ５としてのデバッグ信号Ｓ２をデータ比較回路８Ａへ出力する比較データ選択回路５と、そのデバッグ信号Ｓ２に対応した期待値パターンをデータ比較回路８Ａへ出力するパターン選択回路６と、デバッグ動作の開始を命じるデバッグ開始信号Ｓ４を選択し出力するデバッグ開始信号選択回路４とを設ける。これにより、比較データＳ５としてのデバッグ信号Ｓ２をその期待値パターンと比較することができ、所定のタイミングにおいて内部回路１１の動作が期待通りであるかどうかを検査することができる。さらに、データ比較回路８Ａで不一致が発生した場合に、その場合のデバッグ信号Ｓ２ａを外部へ出力する出力回路１０を設けることによって、内部回路１１が期待通りに動作していない場合に、外部で内部状態を観測することができる。このようにして、多重分離処理装置のデータフィルタ機能を利用するため、デバッグ回路を構築するための工数を低減でき、また、ＬＳＩの単価の増加やＬＳＩの面積の増加を防ぐことができる。
【００５０】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００５１】
図４は本発明の第２の実施形態に係るデータフィルタ機能を用いたデバッグ回路を含むＬＳＩ２００を示す図である。
【００５２】
図４に示すＬＳＩ２００は、上記図２に示したＬＳＩ１００が備える構成要素に加え、デバッグ動作期間レジスタ３１をさらに備えている。
【００５３】
デバッグ動作期間レジスタ３１は、レジスタであり、デバッグ動作を行う期間がこのレジスタに設定されている。これにより、比較データ選択回路５およびパターン選択回路６がデバッグ動作を開始した後、デバッグ動作を継続する期間を任意に設定でき、また、変更可能としている。さらに、パターンマスク選択回路７がデバッグ動作を継続する期間も同様に設定、変更可能である。
【００５４】
上記のように構成されたデータフィルタ機能を用いたデバッグ回路について、以下にその動作を説明する。
【００５５】
まず、第１の実施形態と同様に、フィルタリング条件テーブル１Ａにフィルタパターンおよび期待値パターンを設定する。マスク条件テーブル２Ａにフィルタパターンマスクおよび期待値パターンマスクを設定する。デバッグ信号選択回路３のレジスタにデバッグしたい信号を設定する。デバッグ開始信号選択回路４のレジスタにデバッグ動作の開始を命じる信号を設定する。
【００５６】
この状態で、比較データ選択回路５とパターン選択回路６とのデバッグ動作をイネーブルにした後、デバッグ開始信号選択回路４はデバッグ開始信号Ｓ４を出力する。そして、第１の実施形態と同様にして、データ比較回路８Ａは、比較データＳ５としての入力したデバッグ信号Ｓ２と期待値パターンとを比較し、一致検出を開始する。その後、デバッグ動作は、デバッグ動作期間レジスタ３１に設定された期間だけ継続され、設定された期間が経過するとこのデバッグ動作を終了し、自動的にデータフィルタ動作に戻る。なお、デバッグ動作時に、パターンマスク選択回路７からの期待値パターンマスクをデバッグ動作期間の間参照して、第１の実施形態と同様に、上記一致検出を行うことができることは言うまでもない。
【００５７】
次に、デバッグ開始信号選択回路４からデバッグ開始信号Ｓ４が再度出力されると、デバッグ動作期間レジスタ３１に設定した期間だけ、再びデバッグ動作は実行され、比較データＳ５としてのデバッグ信号Ｓ２と期待値パターンとの一致検出が行われる。
【００５８】
図５に示すように、デバッグ開始信号Ｓ４が動作クロック２回につき１回出力される場合を考える。また、デバッグ動作期間レジスタ３１には、デバッグ動作期間が１動作クロックの期間であることが設定されているとする。
【００５９】
図５に示すように、時刻ｔ１でデバッグ動作をイネーブルにし、時刻ｔ２でデバッグ開始信号Ｓ４が出力されると、時刻ｔ２〜ｔ３の１動作クロックの間にデバッグ信号Ｓ２と期待値パターンとの比較、すなわちデバッグ動作が行われる。そして、次の動作クロックの期間である時刻ｔ３〜ｔ４ではＰＩＤやセクションデータＳ１などのデータとフィルタパターンとの比較、すなわちデータフィルタ動作が行われる。さらに、次の動作クロックの期間である時刻ｔ４〜ｔ５では、再びデバッグ動作が行われる。なお、以降の時刻も同様に、デバッグ動作期間レジスタ３１の設定値に応じて、デバッグ動作とデータフィルタ動作とが行われる。
【００６０】
そして、データ比較回路８Ａから出力される一致検出の結果Ｓ６は比較結果記憶メモリ９Ａに記憶される。また、データ比較回路８Ａにおいて不一致が検出された場合のデバッグ信号Ｓ２ａは、出力回路１０へ出力される。出力回路１０は、そのデバッグ信号Ｓ２ａをシリアルデータに変換した後に、外部へ出力する。
【００６１】
以上のように、第２の実施形態によると、デバッグ動作期間レジスタ３１を設けることにより、デバッグ開始信号Ｓ４によってデバッグ動作の開始を命じた後にデバッグ動作を継続する期間を任意に設定でき、また変更可能とし、その期間の終了後は自動的にデータフィルタ動作に復帰する。これにより、データ比較回路８Ａにおける一致検出の処理を、データフィルタ動作とデバッグ動作とに時分割して処理することができる。
【００６２】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００６３】
図６は、本発明の第３の実施形態に係るデータフィルタ機能を用いたデバッグ回路を含むＬＳＩ３００を示す図である。
【００６４】
図６に示すＬＳＩ３００は、上記図１に示したＬＳＩ１００が備える構成要素に加え、比較データ比率レジスタ５１をさらに備えている。
【００６５】
比較データ比率レジスタ５１は、レジスタであり、比較データ選択回路５およびパターン選択回路６が同時に出力可能な最大データ量のうち、データフィルタ動作時に使用するデータとデバッグ動作時に使用するデータの占める比率がこのレジスタに設定されている。このレジスタに設定した比率を変更することによって、比較データ選択回路５およびパターン選択回路６は、比較データ選択回路５およびパターン選択回路６が同時に出力可能な最大データ量のうち、データフィルタ動作時に使用するデータとデバッグ動作時に使用するデータの占める比率を変更して出力することができる。また、比較データ比率レジスタ５１は、パターンマスク選択回路７から選択し同時に出力するフィルタパターンマスクと期待値パターンマスクとの比率についても、同様に設定、変更可能である。
【００６６】
上記のように構成されたデータフィルタ機能を用いたデバッグ回路について、以下にその動作を説明する。
【００６７】
まず、第１の実施形態と同様に、フィルタリング条件テーブル１Ａにフィルタパターンおよび期待値パターンを設定する。マスク条件テーブル２Ａにフィルタパターンマスクおよび期待値パターンマスクを設定する。デバッグ信号選択回路３のレジスタにデバッグしたい信号を設定する。デバッグ開始信号選択回路４のレジスタにデバッグ動作の開始を命じる信号を設定する。
【００６８】
この状態で、比較データ選択回路５とパターン選択回路６とのデバッグ動作をイネーブルにした後、デバッグ開始信号選択回路４はデバッグ開始信号Ｓ４を出力する。そして、第１の実施形態と同様にして、データ比較回路８Ａは、比較データＳ５としての入力したデバッグ信号Ｓ２と期待値パターンとを比較し、一致検出を開始する。そして、このデバッグ動作中にデータフィルタ動作が起動された場合、比較データ選択回路５は比較データ比率レジスタ５１に設定された比率でＰＩＤやセクションデータＳ１とデバッグ信号Ｓ２とを同時に出力する。また、パターン選択回路６は、比較データ選択回路５から出力されるＰＩＤやセクションデータＳ１に対応するフィルタパターンとデバッグ信号Ｓ２に対応する期待値パターンとを、比較データ比率レジスタ５１に設定した比率で同時に出力する。
【００６９】
そして、データ比較回路８Ａは、比較データ選択回路５から出力されるＰＩＤやセクションデータＳ１とデバッグ信号Ｓ２のそれぞれについて、パターン選択回路６から出力される対応するフィルタパターンや期待値パターンとの一致検出を同時に行う。なお、デバッグ動作時に、パターンマスク選択回路７から設定された比率で出力されるフィルタパターンマスクと期待値パターンマスクとを参照して、第１の実施形態と同様に、上記一致検出を行うことができることは言うまでもない。
【００７０】
図７は、比較データ選択回路５とパターン選択回路６とからの出力データについて説明するための図である。ここで、例えば、比較データ選択回路５およびパターン選択回路６が同時に出力可能なデータ量がそれぞれ１０ｂｉｔｓであるとし、データ比較回路８Ａで比較可能な最大データ量が１０ｂｉｔｓであるとする。そして、比較データ比率レジスタ５１に設定した比率として、例えば、データフィルタ動作時に使用するデータとデバッグ動作時に使用するデータとの占める比率が１：１である場合を考える。この場合、図７に示すように、比較データ選択回路５から出力されるデータはＰＩＤ、セクションデータＳ１の領域が５ｂｉｔｓ分となり、デバッグ信号Ｓ２の領域が５ｂｉｔｓ分となる。同様に、パターン選択回路６から出力されるパターンはフィルタパターンの領域が５ｂｉｔｓ分となり、期待値パターンの領域が５ｂｉｔｓ分となる。
【００７１】
したがって、データ比較回路８Ａは、ＰＩＤ、セクションデータＳ１とフィルタパターンとの比較とともに、デバッグ信号Ｓ２と期待値パターンとの比較を行って、それぞれの一致検出を行うことができる。そして、データ比較回路８Ａから出力される一致検出の結果Ｓ６は比較結果記憶メモリ９Ａに記憶される。また、データ比較回路８Ａにおいて不一致が検出された場合には、そのデバッグ信号Ｓ２は出力回路１０へ出力され、シリアルデータに変換された後に、外部へ出力される。
【００７２】
以上のように、第３の実施形態によると、比較データ比率レジスタ５１を設けることによって、データ比較回路８Ａにおいて同時に比較可能なデータの最大量のうちデータフィルタ動作時に使用するデータとデバッグ動作時に使用するデータとの比率を設定し、また変更することができるため、データフィルタ動作とデバッグ動作とを並行して実行することができる。
【００７３】
【発明の効果】
以上のように、本発明によると、比較データ選択手段によって選択されたＬＳＩ内部のデバッグ信号とパターン選択手段が選択するパターン格納手段に格納されたデバッグ信号の期待値パターンとを、データ比較手段によって一致検出を行うことができ、所定のタイミングにおける内部回路の動作が期待通りであるかどうかを検査することができる。このようにして、データフィルタ機能を利用するため、回路の構築に必要な工数が低減され、また、ＬＳＩの単価や面積の増加を防いで、ＬＳＩ内部回路のデバッグを実現するデバッグ回路を提供することができる。
【図面の簡単な説明】
【図１】データフィルタ回路の基本的な構成を示すブロック図である。
【図２】本発明の第１の実施形態に係るデータフィルタ機能を用いたデバッグ回路を含むＬＳＩ１００を示すブロック図である。
【図３】デバッグ動作を説明するためのタイミングチャートである。
【図４】本発明の第２の実施形態に係るデータフィルタ機能を用いたデバッグ回路を含むＬＳＩ２００を示すブロック図である。
【図５】デバッグ動作を説明するためのタイミングチャートである。
【図６】本発明の第３の実施形態に係るデータフィルタ機能を用いたデバッグ回路を含むＬＳＩ３００を示すブロック図である。
【図７】データ比較回路による一致検出の対象となるデータの構成例を示す図である。
【符号の説明】
１Ａ　　フィルタリング条件テーブル（パターン格納手段）
２Ａ　　マスク条件テーブル（パターンマスク格納手段）
３　　デバッグ信号選択回路（デバッグ信号選択手段）
４　　デバッグ開始信号選択回路（デバッグ開始信号選択手段）
５　　比較データ選択回路（比較データ選択手段）
６　　パターン選択回路（パターン選択手段）
７　　パターンマスク選択回路（パターンマスク選択手段）
８Ａ　　データ比較回路（データ比較手段）
９Ａ　　比較結果記憶メモリ（比較結果記憶手段）
１０　出力回路（不一致時データ出力手段）
３１　デバッグ動作期間レジスタ
５１　比較データ比率レジスタ
１００、２００、３００　ＬＳＩ
Ｓ１　　ＰＩＤ、セクションデータ（データストリーム）
Ｓ２　　デバッグ信号
Ｓ２ａ　不一致時のデバッグ信号
Ｓ３　　動作制御信号
Ｓ４　　デバッグ開始信号
Ｓ５　　比較データ
Ｓ６　　検出（比較）結果
【図１】
2004056661.tif 000003
【図２】
2004056661.tif 000004
【図３】
2004056661.tif 000005
【図４】
2004056661.tif 000006
【図５】
2004056661.tif 000007
【図６】
2004056661.tif 000008
【図７】
2004056661.tif 000009