(57)【要約】【課題】  欠陥部分のレーザーリペアによる加工を安定して行う。【解決手段】  基板上に、入射する電磁波を電気信号に変換する半導体変換素子と半導体変換素子に接続されたスイッチ素子とが対となる複数の画素が２次元に配列され、一方向に配列された複数の前記スイッチ素子に共通接続された駆動配線２０１と、一方向とは異なる方向に配列された複数のスイッチ素子に共通接続された信号配線２０３とを有し、スイッチ素子は第一の半導体層を含み、半導体変換素子は前記スイッチ素子の形成後に形成され、且つ前記第一の半導体層の形成後に形成された第二の半導体層を含む、撮像装置であって、半導体変換素子の電極９は、駆動配線２０１、スイッチ素子の電極及び信号配線２０３のうちの二つが互いに重ならない領域において、駆動配線２０１上の少なくとも一部及びスイッチ素子の電極上の少なくとも一部を除くように形成されている。【選択図】      図４
2004179645.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、入射する電磁波を電気信号に変換する半導体変換素子と前記半導体変換素子に接続されたスイッチ素子とが対となる複数の画素が２次元に配列され、一方向に配列された複数の前記スイッチ素子に共通接続された駆動配線と、前記一方向とは異なる方向に配列された複数の前記スイッチ素子に共通接続された信号配線とを有し、
前記スイッチ素子は第一の半導体層を含み、前記半導体変換素子は前記スイッチ素子の形成後に形成され、且つ前記第一の半導体層の形成後に形成された第二の半導体層を含む、
撮像装置であって、
前記半導体変換素子の電極は、前記駆動配線、前記スイッチ素子の電極及び前記信号配線のうちの二つが互いに重ならない領域において、少なくとも、前記駆動配線上の一部及び前記スイッチ素子の電極上の一部を除くように形成されていることを特徴とする撮像装置。
【請求項２】
請求項１記載の撮像装置において、前記半導体変換素子の電極は、さらに、前記信号配線上の少なくとも一部を除くように形成されていることを特徴とする撮像装置。
【請求項３】
請求項１記載の撮像装置において、前記半導体変換素子の電極が形成されない領域は、前記駆動配線、前記スイッチ素子の電極及び前記信号配線のうちの二つが互いに重なる領域の周辺にあることを特徴とする撮像装置。
【請求項４】
請求項１に記載の撮像装置において、前記半導体変換素子はその上下に電極を有し、その一方の電極は前記スイッチ素子に接続していることを特徴とする撮像装置。
【請求項５】
請求項１に記載の撮像装置において、前記スイッチ素子に対応する領域上に形成された前記第二の半導体層は、前記半導体変換素子の電極上に形成された第二の半導体層よりも薄いことを特徴とする撮像装置。
【請求項６】
請求項１に記載の撮像装置において、前記スイッチ素子に対応する領域上には、前記第二の半導体層がないことを特徴とする撮像装置。
【請求項７】
請求項１に記載の撮像装置において、前記スイッチ素子は薄膜トランジスタからなることを特徴とする撮像装置。
【請求項８】
請求項１に記載の撮像装置において、前記半導体変換素子は、絶縁層、半導体層、オーミックコンタクト層と、上下に配置した電極層からなるＭＩＳ型半導体変換素子であることを特徴とする撮像装置。
【請求項９】
請求項１に記載の撮像装置において、前記半導体変換素子は、ｎ型半導体層、ｉ型半導体層、ｐ型半導体層と、上下に配置した電極層からなるＰＩＮ型半導体変換素子であることを特徴とする撮像装置。
【請求項１０】
基板上に、入射する電磁波を電気信号に変換する半導体変換素子と前記半導体変換素子に接続されたスイッチ素子とが対となる複数の画素が２次元に配列され、一方向に配列された複数の前記スイッチ素子に共通接続された駆動配線と、前記一方向とは異なる方向に配列された複数の前記スイッチ素子に共通接続された信号配線とを有し、
前記スイッチ素子は第一の半導体層を含み、前記半導体変換素子は前記スイッチ素子の上層に配置され、且つ前記第一の半導体層とは異なる第二の半導体層を含む、
撮像装置であって、
前記半導体変換素子は、前記駆動配線、前記スイッチ素子の電極及び前記信号配線のうちの二つが互いに重なる領域以外の、少なくとも、前記駆動配線上の一部及び前記スイッチ素子の電極上の一部で、開口を有していることを特徴とする撮像装置。
【請求項１１】
請求項１０に記載の撮像装置において、前記開口は、前記駆動配線、前記スイッチ素子の電極及び前記信号配線のうちの二つが互いに重なる領域の周辺にあることを特徴とする撮像装置。
【請求項１２】
請求項１０に記載の撮像装置において、前記開口は、さらに、前記信号配線上の少なくとも一部に有していることを特徴とする撮像装置。
【請求項１３】
基板上に、入射する電磁波を電気信号に変換する半導体変換素子と前記半導体変換素子に接続されたスイッチ素子とが対となる複数の画素が２次元に配列され、一方向に配列された複数の前記スイッチ素子に共通接続された駆動配線と、前記一方向とは異なる方向に配列された複数の前記スイッチ素子に共通接続された信号配線とを有し、
前記スイッチ素子は第一の半導体層を含み、前記半導体変換素子は前記スイッチ素子の上層に配置され、且つ前記第一の半導体層とは異なる第二の半導体層を含む、
撮像装置であって、
前記半導体変換素子の電極は、少なくとも、前記スイッチ素子の形成領域の周辺領域、及び前記駆動配線の一部で除去されていることを特徴とする撮像装置。
【請求項１４】
請求項１〜１３のいずれか１項に記載の撮像装置を有し、
前記撮像装置の前記半導体変換素子は光電変換素子であり、
前記電磁波は光であり、
前記光電変換素子上に、放射線を前記光電変換素子で光電変換可能な波長領域の該光に変換する波長変換層を有する放射線撮像装置。
【請求項１５】
請求項１〜１３のいずれか１項に記載の撮像装置を有し、
前記撮像装置の前記半導体変換素子は、放射線を直接電気信号に変換する素子であり、
前記電磁波は放射線である放射線撮像装置。
【請求項１６】
請求項１４又は１５に記載の放射線撮像装置と、
前記放射線撮像装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
前記放射線を発生させるための放射線源とを具備することを特徴とする放射線撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、医療用Ｘ線カメラや分析装置、非破壊検査装置などに用いられる撮像装置、放射線撮像装置及び放射線撮像システムに関するものである。
【背景技術】
【０００２】
近年、医療用Ｘ線カメラにおいて、フィルムを用いた撮像方式からデジタル画像撮像方式へと急速に移行しつつある。デジタル方式では画像処理が可能となるため診断精度を向上させることができる。また現像の必要がないため撮影間隔を短くでき、集団検診等で効率よく撮影することができる。
【０００３】
デジタル方式の撮像装置は、Ｘ線等の放射線を可視光等の光へ波長変換し、その光を電荷等の電気信号に変換する間接方式と、放射線を直接電荷等の電気信号に変換する直接方式とがある。間接方式では、放射線を光に変換する波長変換層（例えば蛍光体層）と光電変換素子、及びＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が対となり撮像装置を構成している。また、直接方式では放射線撮像素子とＴＦＴとが対となり撮像装置を構成している。
【０００４】
例えば、特許文献１や特許文献２では、基板上に第一の半導体層を含むＴＦＴを形成し、その上に第二の半導体層を含む半導体変換素子を形成する構造が記載されている。
【０００５】
従来、このような医療用デジタル方式のＸ線カメラでは、フィルムと同等のサイズ、及び解像度を得るために、基板上に数百ミクロン角の画素を数百万個配置した数十cm角の高精細且つ大面積の放射線撮像装置を使用している。
【０００６】
撮像装置の製造工程では、パーティクルやプロセス不具合による配線ショート、断線等の欠陥がある確率で発生する。したがって、欠陥の発生を少なくする為の工程管理、プロセス開発とともに、欠陥の箇所をリペアするリペア技術を用いて製造が行われている。
【０００７】
例えば、特許文献３には、欠陥画素にレーザーを照射し金属及び半導体層を溶解し、欠陥画素を電気的に切断することでリペアを行う技術が開示されている。また、各欠陥の種類によって、切断する箇所は、ＴＦＴ領域、ＴＦＴ駆動配線、ソース・ドレイン電極、信号配線、バイアス配線などさまざまな箇所が考えられる。なお、電気的に切断された画素の座標は、デジタルＸ線カメラのシステムに記憶され、周囲の画素データを用いて、データ補間する画像処理が一般に行われている。
【特許文献１】米国特許第5,498,880号明細書
【特許文献２】米国特許第5,619,033号明細書
【特許文献３】米国特許第6,332,016号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
一般にレーザーによるリペアでは、レーザー照射部分に複数の金属膜が存在すると、条件によっては、溶解時にそれらの金属が互いにショートするため、リペアを行うことが困難な場合がある。特に上述したような特許文献１、特許文献２の構造においては、リペアを行うＴＦＴ領域上面に光検出素子の下電極が存在するため、リペアを行うとＴＦＴを構成する電極や配線と前記光検出素子の下電極がショートするため欠陥部の電気的分離が困難である。
【０００９】
また、更に切断すべき配線上に金属膜や厚膜の高抵抗半導体層が存在している場合には、切断の加工精度が低下したり、場合によっては切断ができないといった不具合も発生する恐れがある。
【００１０】
以上述べたように、スイッチ素子と半導体変換素子の半導体層を互いに異なる層で作成した場合に、好適なリペアを行う構成に関しては更なる検討が必要である。
【００１１】
本発明は、このような従来の事情を考慮してなされたものであり、欠陥が発生しても、欠陥部分のレーザーリペアによる加工を安定して行うことが可能となり、生産歩留まりの高い撮像装置及び放射線撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するための手段として、少なくとも、第一の半導体層を含むスイッチ素子と、その上層に第一の半導体層とは異なる第二の半導体層を含む半導体変換素子とを配置してなる撮像装置若しくは放射線撮像装置において、前記半導体変換素子の電極は、前記駆動配線、前記スイッチ素子の電極及び前記信号配線のうちの二つが互いに重なる領域以外の、前記駆動配線上の少なくとも一部、前記スイッチ素子の電極上の少なくとも一部及び前記信号配線上の少なくとも一部を除くように配置することにより、開口を持たせることが有効である。
【００１３】
そこで、本発明に係る撮像装置若しくは放射線撮像装置は、基板上に、入射する電磁波を電気信号に変換する半導体変換素子と前記半導体変換素子に接続されたスイッチ素子とが対となる複数の画素が２次元に配列され、一方向に配列された複数の前記スイッチ素子に共通接続された駆動配線と、前記一方向とは異なる方向に配列された複数の前記スイッチ素子に共通接続された信号配線とを有し、
前記スイッチ素子は第一の半導体層を含み、前記半導体変換素子は前記スイッチ素子の形成後に形成され、且つ前記第一の半導体層の形成後に形成された第二の半導体層を含む、
撮像装置であって、
前記半導体変換素子の電極は、前記駆動配線、前記スイッチ素子の電極及び前記信号配線のうちの二つが互いに重ならない領域において、少なくとも、前記駆動配線上の一部及び前記スイッチ素子の電極上の一部を除くように形成されていることを特徴とする。
【００１４】
また本発明は、基板上に、入射する電磁波を電気信号に変換する半導体変換素子と前記半導体変換素子に接続されたスイッチ素子とが対となる複数の画素が２次元に配列され、一方向に配列された複数の前記スイッチ素子に共通接続された駆動配線と、前記一方向とは異なる方向に配列された複数の前記スイッチ素子に共通接続された信号配線とを有し、
前記スイッチ素子は第一の半導体層を含み、前記半導体変換素子は前記スイッチ素子の上層に配置され、且つ前記第一の半導体層とは異なる第二の半導体層を含む、
撮像装置であって、
前記半導体変換素子は、前記駆動配線、前記スイッチ素子の電極及び前記信号配線のうちの二つが互いに重なる領域以外の、少なくとも、前記駆動配線上の一部及び前記スイッチ素子の電極上の一部で、開口を有していることを特徴とする。
【００１５】
なお、開口とは、少なくとも半導体変換素子の電極を、駆動配線、スイッチ素子の電極及び信号配線のうちの二つが互いに重ならない領域において、少なくとも、駆動配線上の一部及びスイッチ素子の電極上の一部を除くように形成することで形成されるもので（電極の他に他の層を除去してもよい。）、半導体変換素子が上電極、下電極を有する場合には、上電極、下電極、又は上電極と下電極の一部を除くように形成することで形成されるものである。
【００１６】
本願においては、電磁波は可視光、赤外光等の光から、Ｘ線、α線、β線、γ線等の放射線までの波長領域のものを含むものとする。
【発明の効果】
【００１７】
本発明によれば、欠陥部分のレーザーリペアによる加工を安定して行うことが可能となり、生産歩留まりが向上するものである。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
［第一の実施形態］
本実施形態では、ＴＦＴからなるスイッチ素子と、その上層に形成したＰＩＮ型フォトダイオードからなる半導体変換素子（光電変換素子）とから構成される画素を用いた撮像装置の例を図１〜図４を用いて説明する。
【００１９】
本実施形態の模式的等価回路図を図１に示す。
図１において、ＴＦＴ（薄膜トランジスタ）１の共通の駆動配線（ＴＦＴ駆動配線）２０１は、ＴＦＴ１のオン、オフを制御するゲートドライバ２に接続されている。さらにＴＦＴ１のソース若しくはドレイン電極は、共通の信号配線２０３に接続されており、信号配線２０３は、アンプＩＣ３に接続されている。また、ＰＩＮ型半導体変換素子４を駆動するバイアス配線２０４は、共通電極ドライバ５に接続されている。
【００２０】
図２、図３に本実施形態の模式的断面図を示す。
図２では、ＴＦＴ１に対応する領域の金属膜１０８及びｎ型半導体層１０９を除去して、開口１２０を形成している。図３では、さらにＴＦＴ１に対応する領域の第二の半導体層１１０及びｐ型半導体層１１１を除去して、開口１２０を形成している。
【００２１】
図２、図３を用いて本実施形態による撮像装置の層構成の一例を説明する。
まずガラス基板１００上に第一の導電層１０１(例えばＡｌＮｄ／Ｍｏ、２５００Å)をスパッタリング法により成膜し、次いでパターニングを行い、突き出し部がゲート電極となるＴＦＴ駆動配線２０１を形成する。次に、その上に第一の絶縁層１０２(例えばＳｉＮ、３０００Å)、第一の半導体層１０３(例えばａ−Ｓｉ、５００Å)、第二の絶縁層(チャネル保護層)１０４(例えばＳｉＮ、２０００Å)をＣＶＤ法により連続的に順次成膜し、次いで裏面露光とマスク露光により形成したレジスト像（不図示）を用いて第二の絶縁層１０４を、ＴＦＴのチャネル上及びＴＦＴ駆動配線上にのみ残るようにエッチングする。
【００２２】
ここでは、ＴＦＴの転送能力を向上させるため、ＴＦＴ部の信号配線側電極とＴＦＴ駆動配線の重なりにより発生する寄生容量を低減するために、裏面露光を用いエッチストッパー型のＴＦＴを形成するのが好ましい。
【００２３】
続いてＣＶＤ法によりオーミックコンタクト層１０５(例えばｎ+型ａ−Ｓｉ、２００Å)を成膜し、その上にスパッタリング法により第二の導電層１０６(例えばＡｌＮｄ／Ｍｏ、４０００Å)を成膜し、次いでウエットエッチング法でパターニングしてＴＦＴの各ソース、ドレイン電極及び信号配線を形成する。そして、引き続きドライエッチング法により、オーミックコンタクト層１０５のソース・ドレイン間の分離、及び第一の半導体層１０３の素子間分離を行う。
【００２４】
次に平坦化膜として第三の絶縁層１０７(例えば有機膜ＢＣＢ（ベンゾシクロブテン）やＰＩ（ポリイミド）)を堆積し、コンタクトホールをＴＦＴの電極上に形成する。そして引き続き第三の導電層１０８(例えばＡｌＮｄ／Ｍｏ、２０００Å)をスパッタリング法により成膜し、コンタクトホールを介してＴＦＴと接続し、且つフォトダイオードの下電極（画素電極）を形成する。ＴＦＴのドレイン電極はフォトダイオードの下電極まで形成され、コンタクトホールを介して接続される。
【００２５】
フォトダイオードの下電極は、少なくとも、ＴＦＴ駆動配線（突き出し部がゲート電極となる）、ＴＦＴのソース・ドレイン電極、信号配線のうちの二つが互いに重なる領域以外の、ＴＦＴ駆動配線（ゲート電極を含む）上の少なくとも一部及びＴＦＴのソース・ドレイン電極上の少なくとも一部を除くように配置される。ここでは、信号配線、ＴＦＴ構成部、ＴＦＴ駆動配線と信号配線との重なり部（交差部）、及びその周辺領域の、フォトダイオードの下電極が除去される。その周辺領域には、少なくとも駆動配線、ＴＦＴのソース・ドレイン電極が通っており、駆動配線、ＴＦＴのソース・ドレイン電極をレーザーで切断可能となっている。ただし、ＴＦＴ駆動配線と信号配線との重なり領域、及びＴＦＴのゲート電極とソース・ドレイン領域との重なり領域にフォトダイオードの下電極が残っていてもよい。つまり、後述するリペアが可能なようにフォトダイオードの下電極が除かれていればよい。
【００２６】
その後、図２に示すように第一のｎ型半導体層１０９のみを画素間で分離する場合は、第一のｎ型半導体層１０９(例えばｎ+型ａ−Ｓｉ、１０００Å)を成膜した後、画素間で分離を行い、続いて第二の半導体層１１０(例えばｉ型ａ−Ｓｉ、５０００Å)、第一のｐ型半導体層１１１(例えばｐ型ａ−Ｓｉ、１０００Å)の２層をＣＶＤ法により連続的に順次成膜する。さらにスパッタリング法により第四の導電層１１２(例えばＭｏ／Ａｌ／Ｍｏ、４０００Å)を成膜し、フォトダイオードのバイアス配線を形成する。
【００２７】
更に、ＴＦＴ領域上面の第二の半導体層１１０は、ｐ型半導体層１１１の画素分離後、引き続きハーフエッチングにより薄膜化すれば、レーザーリペアによる加工性が安定して更に好ましい。続いて保護層１１３(例えばＳｉＮと有機膜)を形成し、電気検査を行い、必要に応じて欠陥部分のレーザーリペアを施す。その後本実施形態では波長変換層としての蛍光体層１１９を放射線の入射面に形成する。蛍光体層１１９としては、Ｘ線等の放射線を可視光に変換するＧｄ2Ｏ2Ｓ、ＣｓＩ等の蛍光体層を配置する。蛍光体層１１９はここでは保護層１１３上に直接形成しているが、シート上に蛍光体層を形成し、このシートを接着層を介して保護層１１３上に貼り合わせることもできる。
【００２８】
また、図３に示すように画素分離をn型半導体層１０９だけではなく、第２の半導体層１１０、ｐ型半導体層１１１を含めて行うことも可能である。この場合にも、フォトダイオードの下電極は、ＴＦＴ駆動配線（突き出し部がゲート電極となる）、ＴＦＴのソース・ドレイン電極、信号配線のうちの二つが互いに重なる領域以外の、ＴＦＴ駆動配線（ゲート電極を含む）上の少なくとも一部及びＴＦＴのソース・ドレイン電極上の少なくとも一部を除くように配置される。そしてｎ型半導体層１０９(例えばｎ型ａ−Ｓｉ、１０００Å)、第二の半導体層１１０(例えばｉ型ａ−Ｓｉ、５０００Å)、ｐ型半導体層１１１(例えばｐ型ａ−Ｓｉ、１０００Å)をＣＶＤ法により連続成膜する。さらにスパッタリング法により第四の導電層１１２ (例えばＭｏ／Ａｌ／Ｍｏ、４０００Å)を成膜し、フォトダイオードのバイアス配線を形成する。そしてｐ型半導体層１１１、ｉ型半導体層１１０、ｎ型半導体層１０９からなるフォトダイオードには、ＴＦＴ駆動配線（突き出し部がゲート電極となる）、ＴＦＴのソース・ドレイン電極、信号配線のうちの二つが互いに重なる領域以外の、ＴＦＴ駆動配線（ゲート電極を含む）上の少なくとも一部及びＴＦＴのソース・ドレイン電極上の少なくとも一部の上面の膜をドライエッチング法により除去して開口を形成される。図３の構成の場合、蛍光体層を保護層１１３に直接形成するには開口部を有機材料等の充填層１２１で埋めてから形成することが望ましい。なお、図２、図３では半導体変換素子の電極として下電極（１０８）の一部が除かれる例を示している。
【００２９】
次に、リペア方法について説明する。
【００３０】
このリペア方法は、図３の模式的断面図に示すようなＴＦＴ領域の上にある金属膜と、第二の半導体層を除いて形成した構成を用いて説明する。
【００３１】
図４において、１はＴＦＴ、９は光電変換素子の下電極、１０はコンタクトホール、２０３は信号配線、２０１はＴＦＴ１の駆動配線、２０４はバイアス配線であり、１１はリペアのイメージ、１２は欠陥(異物によるリーク発生箇所)のイメージである。
【００３２】
フォトダイオード４のリークや、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１間のリークなどの欠陥をリペアする場合、各信号配線２０３、ＴＦＴ駆動配線２０１、バイアス配線２０４を電気的に分断するために、主にＴＦＴ領域で配線の切断を行うのが好ましい。図４では、フォトダイオード４のリーク、信号配線２０３とＴＦＴ駆動配線２０１間のリークの欠陥（欠陥イメージ１２）が生じた場合を示し、ＴＦＴのドレイン電極とソース電極、及びＴＦＴ駆動配線が信号配線と交差する交差部の両側の合計４カ所をレーザーにより切断してリペアする例を示している。
【００３３】
ＴＦＴ駆動配線２０１は、１ライン中一箇所断線が起こっても、両側にゲートドライバを配置することで、ＴＦＴの制御は可能である。同様にバイアス配線２０４も冗長配線等を設けることにより両側から接続(全ライン接続)することで、フォトダイオードの制御は可能である。
【００３４】
これに対して信号配線２０３を切断すると信号処理に支障をきたす、もしくは処理が複雑になるので本実施形態では信号配線２０３以外を切断し、リペアする例を挙げる。ただし、信号配線の両側にアンプＩＣを配置することができれば、１ライン中一箇所断線が起こっても、信号出力が可能であり、かかる場合には信号配線上のフォトダイオードの下電極を除去し、信号配線を切断することも可能である。
【００３５】
上述したようにレーザーによるリペアでは、レーザー照射部分に複数の金属膜が存在すると、条件によっては、溶解時にそれらの金属がショートするため、２つ以上の配線が重ならない部分でリペアをするのが好ましく、リペアを行う配線部分に金属膜（第三の導電層）や厚膜のＳｉ膜(第二の半導体層)が存在していると、切断の加工精度が低下したり、切断できなかったりといった不具合が発生する。
【００３６】
本実施形態では安定したリペアを行うために、図４中の太線(フォトダイオードの下電極９)と破線(第二の半導体層の配置領域)で示すようにＴＦＴ領域及びＴＦＴ駆動配線と信号配線との重なり部（交差部）とその周辺の上面に開口１２０を持たせている。
【００３７】
また、図４では第二の半導体層をＴＦＴ領域以外でも開口させ、素子毎に分離する形状となっているが、フォトダイオードの下電極とｎ型半導体層が画素分離されていれば、第二の半導体層とｐ型半導体層はＴＦＴ領域のみの開口であって、画素間は接続されていても構わない。
【００３８】
また図４に示すように、画素電極よりも半導体層の形成エリアを広くしておけば、よりショートする確率が小さくなり好ましい。
【００３９】
本実施形態によれば、少なくとも、第一の半導体層を含むＴＦＴと第二の半導体層と電極を含む半導体変換素子とを含む画素を複数有する撮像装置であって、半導体変換素子の素子内ショートや、ＴＦＴショート等に代表される欠陥部分のレーザーリペアによる加工が安定する。
［第二の実施形態］
本実施形態では、ＴＦＴからなるスイッチ素子とＭＩＳ型の半導体変換素子（光電変換素子）とから構成される画素を有する撮像装置の例を図５〜図１４を用いて説明する。
【００４０】
図５は本実施形態の模式的等価回路図である。
【００４１】
図５において、ＴＦＴ１の共通の駆動配線２０１はＴＦＴ１のオン、オフを制御するゲートドライバ２に接続されている。さらにＴＦＴ１のソース若しくはドレイン電極は、共通の信号配線２０３に接続されており、信号配線２０３はアンプＩＣ３に接続されている。また、ＭＩＳ型半導体変換素子４を駆動するバイアス配線２０４は、共通電極ドライバ５に接続されている。
【００４２】
図６〜図８に本実施形態の模式的断面図を示す。
【００４３】
図６では、ＴＦＴ１に対応する領域上面の金属膜１０８を除去して、開口１２０を形成している。図７では、さらにＴＦＴ１に対応する領域上面の透明導電膜１１７、第二のオーミックコンタクト層１１６、第二の半導体層１１０、第四の絶縁層１１５を除去して、開口１２０を形成している。
【００４４】
図８では、ＴＦＴ１に対応する領域上面の金属膜１０８を除去し、さらにソース・ドレイン間のアクティブ領域（チャネル）を除きＴＦＴ駆動配線とソース・ドレイン電極が重ならない部分で、透明導電膜１１７、第二のオーミックコンタクト層１１６、第二の半導体層１１０、第四の絶縁層１１５を除去して、開口１２０を形成している。なお、図６では半導体変換素子の電極として下電極（１０８）の一部が除かれる例を示し、図７、図８では半導体変換素子の電極として上電極（１１７）と下電極（１０８）との一部が除かれる例を示している。
【００４５】
図６〜図８を用いて本実施形態による撮像装置の層構成の一例を説明する。
基板１００上に第一の導電層１０１(例えばＡｌＮｄ／Ｍｏ、２５００Å)をスパッタリング法により成膜、ＴＦＴ駆動配線を形成し、その上に第一の絶縁層１０２(例えばＳｉＮ、３０００Å)、第一の半導体層１０３(例えばａ−Ｓｉ、５００Å)、第二の絶縁層(チャネル保護)１０４(例えばＳｉＮ、２０００Å)をＣＶＤ法により連続成膜し、裏面露光により形成したレジスト像（不図示）を用いて第二の絶縁層(チャネル保護)１０４をＴＦＴ駆動配線上にのみ残るようにエッチングする。
【００４６】
ここでは、ＴＦＴの転送能力を向上させるため、ＴＦＴ部の信号配線側電極とＴＦＴ駆動配線の重なりにより発生する寄生容量を低減するために、裏面露光を用いエッチストッパー型のＴＦＴを形成している。
【００４７】
続いてＣＶＤ法により第一のオーミックコンタクト層１０５(例えばｎ型ａ−Ｓｉ、２００Å)を成膜し、その上にスパッタリング法により第二の導電層１０６(例えばＡｌＮｄ／Ｍｏ、４０００Å)を成膜し、次いでウエットエッチング法でパターニングしてＴＦＴの各ソース、ドレイン電極及び信号配線を形成する。そして、引き続きドライエッチング法により、第一のオーミックコンタクト層１０５のソース・ドレイン間の分離、及び第一の半導体層１０３の素子間分離を行う。
【００４８】
次に平坦化膜として第三の絶縁層１０７(例えば有機膜ＢＣＢ（ベンゾシクロブテン）やＰＩ（ポリイミド）)を堆積し、コンタクトホールをＴＦＴの電極上に形成する。引き続き第三の導電層１０８(例えばＡｌＮｄ／Ｍｏ、２０００Å)をスパッタリング法により成膜し、コンタクトホールを介してＴＦＴと接続し、且つ光電変換素子の下電極を形成する。ＴＦＴのドレイン電極はフォトダイオードの下電極まで形成され、コンタクトホールを介して接続される。
【００４９】
光電変換素子の下電極（画素電極）は、図６〜図８のように、少なくとも、ＴＦＴ駆動配線（突き出し部がゲート電極となる）、ＴＦＴのソース・ドレイン電極、信号配線のうちの二つが互いに重なる領域以外の、ＴＦＴ駆動配線（ゲート電極を含む）上の少なくとも一部及びＴＦＴのソース・ドレイン電極上の少なくとも一部を除くように配置される。ここでは、信号配線、ＴＦＴ構成部、ＴＦＴ駆動配線と信号配線との重なり部（交差部）、及びその周辺の、フォトダイオードの下電極が除去される。その周辺領域には、少なくとも駆動配線、ＴＦＴのソース・ドレイン電極が通っており、駆動配線、ＴＦＴのソース・ドレイン電極をレーザーで切断可能となっている。ただし、ＴＦＴ駆動配線と信号配線との重なり領域、及びＴＦＴのゲート電極とソース・ドレイン領域との重なり領域にフォトダイオードの下電極が残っていてもよい。つまり、後述するリペアが可能なようにフォトダイオードの下電極が除かれていればよい。
【００５０】
そして第四の絶縁層１１５(例えばＳｉＮ ２０００Å)、第二の半導体層１１０(例えばａ−Ｓｉ、５０００Å)、第二のオーミックコンタクト層１１６ (例えばｎ+型ａ−Ｓｉ、５００Å)をＣＶＤ法により連続的に順次成膜する。さらにスパッタリング法により第四の導電層１１２(例えばＭｏ／Ａｌ／Ｍｏ ４０００Å)を成膜し、光電変換素子のバイアス配線を形成する。
【００５１】
さらに光電変換素子の上電極として、透明導電膜１１７(例えばＩＴＯ、３００Å)をスパッタリング法により成膜する。これによって図６に示した構成の撮像装置が完成する。
【００５２】
また本実施形態の別態様としては、図７で示すように、第二のオーミックコンタクト層１１６、第二の半導体層１１０、第四の絶縁層１１５も光電変換素子の下電極に対応して形成しても良い。透明導電膜１１７と第四の絶縁層１１５、第二の半導体層１１０、第二のオーミックコンタクト層１１６の全てが、少なくともＴＦＴ領域のＴＦＴ駆動配線とＴＦＴのソース・ドレイン電極、信号配線が重ならない部分の上面にかからないようにウェット、及びドライエッチング法を用いて膜を除去している。
【００５３】
また、ＴＦＴ領域上面の第四の絶縁層１１５は残しても構わないし、第二の高抵抗半導体層１１０はハーフエッチングで止め薄膜化することによっても、レーザーリペア時の加工が安定する。
【００５４】
さらに、図８に示すように、ＴＦＴ領域で、ソース・ドレイン間のアクティブ領域のみ、透明電極層１１７・第二のオーミックコンタクト層１１６・第二の半導体層１１０・第四の絶縁層１１５を残した場合は、図６、図７と同様にレーザーリペアの加工が安定して行えると共に、ＴＦＴソース・ドレイン間のアクティブ領域に光吸収率の高い第二の半導体層１１０を厚いまま残すことで、ＴＦＴの光によるリーク量(ノイズ)が低減し性能が向上し更に好ましい。
【００５５】
続いて保護層１１３(例えばＳｉＮと有機膜)を形成し、電気検査を行い、必要に応じて欠陥部分のレーザーリペアを施す。その後本実施形態では波長変換層としての蛍光体層を放射線の入射面に形成する。蛍光体層としては、Ｘ線等の放射線を可視光に変換するＧｄ2Ｏ2Ｓ、ＣｓＩ等の蛍光体層を配置する。蛍光体層はここでは保護層１１３上に直接形成しているが、シート上に蛍光体層を形成し、このシートを接着層を介して保護層１１３上に貼り合わせることもできる。図７の構成の場合、蛍光体層を保護層１１３に直接形成するには開口部を有機材料等の充填層で埋めてから形成することが望ましい。
【００５６】
次にリペア方法について説明する。図７に示すようなＴＦＴ領域の上にある金属膜も、第二の半導体層も除いて形成した構成を用いて説明する。
【００５７】
図９〜図１４において、１はＴＦＴ、９は光電変換素子の下電極、１０はコンタクトホール、２０３は信号配線、２０１はＴＦＴ１の駆動配線、２０４はバイアス配線であり、１１はリペアのイメージ、１２は欠陥(異物によるリーク発生箇所)のイメージである。
【００５８】
光電変換素子のリークや、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１間のリークなどの欠陥をリペアする場合、各信号配線２０３、ＴＦＴ駆動配線２０１、バイアス配線２０４を電気的に分断するために、主にＴＦＴ領域で配線の切断を行うのが好ましい。図９、図１２では、光電変換素子のリーク、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１間のリークの欠陥が生じた場合を示し、ＴＦＴのドレイン電極とソース電極、ＴＦＴ駆動配線が信号配線と交差する交差部の両側の合計４カ所をレーザーにより切断してリペアする例を示している。図１０、図１４では、光電変換素子のリーク、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１間のリークの欠陥、バイアス配線とＴＦＴ駆動配線間のリークが生じた場合を示し、ＴＦＴのドレイン電極とソース電極、ＴＦＴ駆動配線が信号配線と交差する交差部の両側、バイアス配線がＴＦＴ駆動配線と交差する交差部の両側の合計６カ所をレーザーにより切断してリペアする例を示している。図１１では、光電変換素子のリーク、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１間のリークの欠陥が生じた場合を示し、ＴＦＴのドレイン電極とソース電極、ＴＦＴ駆動線（ゲート電極）、ＴＦＴ駆動配線が信号配線と交差する交差部の両側の合計５カ所をレーザーにより切断してリペアする例を示している。図１３では、光電変換素子のリーク、ＴＦＴ１のリークの欠陥が生じた場合を示し、ＴＦＴのドレイン電極、ＴＦＴ駆動配線が信号配線と交差する交差部の両側の合計３カ所をレーザーにより切断してリペアする例を示している。なお、図１０、図１１及び図１４の構成では光電変換素子の下電極がＴＦＴ駆動配線と重ならない例を示している。
【００５９】
ＴＦＴ駆動配線２０１は１ライン中１箇所断線が起こっても、両側にゲートドライバを配置することで、ＴＦＴの制御は可能である。同様にバイアス配線２０４も冗長配線等を設けることにより両側から接続(全ライン接続)することで、光電変換素子の制御は可能である。
【００６０】
これに対して信号配線２０３を切断すると信号処理に支障をきたす、もしくは処理が複雑になるので本実施形態では信号配線２０３以外を切断し、リペアする例を挙げる。ただし、信号配線の両側にアンプＩＣを配置することができれば、１ライン中一箇所断線が起こっても、信号出力が可能であり、かかる場合には信号配線上のフォトダイオードの下電極を除去し、信号配線を切断することも可能である。
【００６１】
上述したようにレーザーによるリペアでは、レーザー照射部分に複数の金属膜が存在すると、条件によっては、溶解・蒸発時にそれらの金属がショートするため、２つ以上の配線が重ならない部分でリペアをするのが好ましく、リペアを行う配線部分に金属膜（第三の導電層）や厚膜のＳｉ膜(第二の半導体層)が存在していると、切断の加工精度が低下したり、切断できなかったりといった不具合が発生する。
【００６２】
本実施形態では安定したリペアを行うために、図９〜図１４中の太線(光電変換素子の下電極９)と破線(第二の半導体層の配置領域)で示すようにＴＦＴ領域のリペア箇所(複数の配線が重ならない領域)上面に開口を持たせている。
【００６３】
図９では、光電変換素子の下電極９は、ＴＦＴ領域が開口し、またそれによって同時に画素分離を行い、その後の第二の半導体層は画素ごとの分離は行わず、ＴＦＴ領域でＴＦＴ駆動配線２０１とソース・ドレイン電極、信号配線２０３とが重ならない領域のみ、開口するように形成している。
【００６４】
これにより、光電変換素子のリーク、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１のクロス部リーク等の欠陥が発生した際に、ＴＦＴ駆動配線２０１、及びソース・ドレイン電極の切断を行うことが可能となる。
【００６５】
図１０では、光電変換素子の下電極９、第二の半導体層ともに、ＴＦＴ領域が開口するように形成し、さらにバイアス配線２０４とＴＦＴ駆動配線２０１との交差部分も開口部となるようにしている。
【００６６】
これにより光電変換素子のリーク、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１のクロス部でのリーク、さらにバイアス配線２０４とＴＦＴ駆動配線２０１のクロス部でのリーク等の欠陥が発生した際に、ＴＦＴ駆動配線２０１、及びソース・ドレイン電極、バイアス配線２０４の切断を行うことが可能となる。
【００６７】
図１１では、光電変換素子の下電極９と、少なくとも第二の半導体層を配置した配置領域とともに、ＴＦＴ領域が開口するように形成し、さらにＴＦＴソース・ドレイン電極や信号配線２０３、ＴＦＴ駆動配線２０１の一部の線幅を細く形成することで、レーザーの照射領域を狭め、リペアをより精度よく行えるようにしている。
【００６８】
図１２に示すようにＴＦＴ駆動配線２０１上にＴＦＴ１を形成してもよい。
【００６９】
図１３は、ＴＦＴ１をチャネルエッチ型とした場合の形状である。ここでは光電変換素子の下電極９と、少なくとも第二の半導体層を配置した配置領域ともに、ＴＦＴ領域が大きく開口するが、図９〜図１１と同様に、最低限の領域のみを開口させても構わない。
【００７０】
これにより、光電変換素子のリーク、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１のクロス部でのリーク等の欠陥が発生した際に、ＴＦＴ駆動配線２０１、及びソース・ドレイン電極の切断を行うことが可能となる。
【００７１】
図１４は、図８に示したようなＴＦＴのソース・ドレイン間のアクティブ領域に少なくとも第二の半導体層を残す場合の形状である。ここで残す第二の高抵抗半導体層は、光電変換素子とそのまま接続されていても構わないし、光電変換素子の下電極９を同様にアクティブ領域に引き伸ばし配置していても構わない。またそれぞれの配線クロス部において、一方の配線をその他の箇所に比べて細く形成している。
【００７２】
本実施形態によれば、少なくとも、第一の半導体層を含むＴＦＴとその上面の第二の半導体層と電極を含む光電変換素子とからなる放射線検出装置において、光電変換素子の素子内ショートや、ＴＦＴショート等に代表される欠陥部分のレーザーリペアの加工を、安定して行うことが可能となり、生産歩留まりを向上することができる。
［第三の実施形態］
本実施形態では、ＴＦＴからなるスイッチ素子とＭＩＳ型の半導体変換素子（光電変換素子）とから構成される画素を有する撮像装置の例を図１５〜図１８を用いて説明する。
【００７３】
本実施形態の模式的等価回路図は、第二の実施形態の図５と同様である。図１５、図１６に本実施形態による撮像装置の模式的断面図を示す。
図１５では、ＴＦＴ１に対応する領域上面の金属膜１０８、透明導電膜１１７、第二のオーミックコンタクト層１１６、第二の半導体層１１０を除去して、開口１２０を形成している。
図１６では、ＴＦＴ１に対応する領域上面の金属膜１０８、透明導電膜１１７、第二のオーミックコンタクト層１１６を除去して、開口１２０を形成し、さらに第二の半導体層１１０のＴＦＴ１に対応する領域での膜厚をその他の箇所に比べて薄膜化している。
【００７４】
図１５、図１６を用いて本実施形態による撮像装置の層構成の一例を説明する。まずガラス基板１００上に第一の導電層１０１(例えばＡｌＮｄ／Ｍｏ、２５００Å)をスパッタリング法により成膜、ＴＦＴ駆動配線２０１を形成し、その上に第一の絶縁層１０２(例えばＳｉＮ、３０００Å)、第一の半導体層１０３(例えばａ−Ｓｉ、５００Å)、第二の絶縁層(チャネル保護)１０４(例えばＳｉＮ、２０００Å)をＣＶＤ法により連続成膜し、裏面露光により形成したレジスト像で第二の絶縁層(チャネル保護)１０４をＴＦＴ駆動配線上にのみ残るようにエッチングする。
【００７５】
ここでＴＦＴは転送能力向上と、ＴＦＴ部の信号配線側電極とＴＦＴ駆動配線の重なりにより発生する寄生容量を低減するために、裏面露光を用いエッチストッパー型のＴＦＴを形成するのが好ましい。
【００７６】
続いてＣＶＤ法により第一のオーミックコンタクト層１０５(例えばｎ+型ａ−Ｓｉ、２００Å)を、スパッタリング法により第二の導電層１０６(例えばＡｌＮｄ／Ｍｏ、４０００Å)を成膜し、ウエットエッチング法で、光電変換素子の下電極とＴＦＴの各ソース、ドレイン電極及び信号配線を形成し、引き続き同レジスト像を用いドライエッチングにより、第一のオーミックコンタクト層１０５のソース・ドレイン分離、及び第一の高抵抗半導体層１０３をエッチングし、素子分離を行う。
【００７７】
次に第三の絶縁層１０７(例えばＳｉＮ、２０００Å)、第二の半導体層１１０(例えばａ−Ｓｉ、５０００Å)、第二のオーミックコンタクト層１１６(例えばｎ+型ａ−Ｓｉ、５００Å)をＣＶＤ法により連続成膜する。さらにスパッタリング法により第三の導電層１０８(例えばＭｏ／Ａｌ／Ｍｏ、４０００Å)を成膜し、光電変換素子のバイアス配線を形成する。
【００７８】
さらに光電変換素子の上電極として、透明導電膜１１７(例えばＩＴＯ、３００Å)をスパッタリング法により成膜する。
【００７９】
そして、透明導電膜１１７、第二のオーミックコンタクト層１１６及び第二の半導体層１１０を、ＴＦＴ駆動配線（突き出し部がゲート電極となる）、ＴＦＴのソース・ドレイン電極、信号配線のうちの二つが互いに重なる領域以外の、ＴＦＴ駆動配線（ゲート電極を含む）上の少なくとも一部（ここでＴＦＴ駆動配線上の全部が除去されている。）及びＴＦＴのソース・ドレイン電極上の少なくとも一部を除くようにウェット或いはドライエッチング法により除去している。また、第三の絶縁層までエッチングしても構わない。
【００８０】
また、図１６ではＴＦＴ領域上面の第二の半導体層を、その他の箇所に比べて薄膜化しており、例えば全てエッチングせずハーフエッチングにより薄膜化したものであり、これによってもレーザーリペアによる加工が安定する。
【００８１】
続いて保護層１１３(例えばＳｉＮと有機膜)を形成し、電気検査を行い、欠陥部分のレーザーリペアを施す。その後本実施形態では波長変換層としての蛍光体層を放射線の入射面に形成する。蛍光体層としては、Ｘ線等の放射線を可視光に変換するＧｄ2Ｏ2Ｓ、ＣｓＩ等の蛍光体層を配置する。蛍光体層はここでは保護層１１３上に直接形成しているが、シート上に蛍光体層を形成し、このシートを接着層を介して保護層１１３上に貼り合わせることもできる。なお、図１５、図１６は半導体変換素子の電極として上電極（１１７）の一部が除かれる例を示している。
【００８２】
次にリペア方法について説明する。リペア方法は、図１５の模式的断面図に示すようなＴＦＴ領域の上にある金属膜も、第二の半導体層も除いて形成した構成を用いて説明する。
【００８３】
図１７、図１８において、１はＴＦＴ、９は光電変換素子の下電極、２０３は信号配線、２０１はＴＦＴ１の駆動配線、２０４はバイアス配線であり、１１はリペアのイメージ、１２は欠陥(異物によるリーク発生箇所)のイメージである。図１７では、光電変換素子のリーク、信号配線２０３とＴＦＴ駆動配線２０１間のリークの欠陥、バイアス配線とＴＦＴ駆動配線間のリークが生じた場合を示し、ＴＦＴのドレイン電極とソース電極、ＴＦＴ駆動配線が信号配線と交差する交差部の両側、バイアス配線がＴＦＴ駆動配線と交差する交差部の両側の合計６カ所をレーザーにより切断してリペアする例を示している。図１８では、光電変換素子のリーク、ＴＦＴ１のリークの欠陥が生じた場合を示し、ＴＦＴのドレイン電極、ＴＦＴ駆動配線が信号配線と交差する交差部の両側の合計３カ所をレーザーにより切断してリペアする例を示している。
【００８４】
光電変換素子のリークや、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１間のリークなどの欠陥をリペアする場合、各信号配線２０３、ＴＦＴ駆動配線２０１、バイアス配線２０４を電気的に分断するために、主にＴＦＴ領域で配線の切断を行うのが好ましい。
【００８５】
ＴＦＴ駆動配線２０１は１ライン中一箇所断線が起こっても、両側にゲートドライバを配置することで、ＴＦＴの制御は可能である。同様にバイアス配線２０４も冗長配線等を設けることにより両側から接続(全ライン接続)することで、光電変換素子の制御は可能である。
【００８６】
これに対して信号配線２０３を切断すると信号処理に支障をきたす、もしくは処理が複雑になるので本実施形態では信号配線２０３以外を切断し、リペアする例を挙げる。ただし、信号配線の両側にアンプＩＣを配置することができれば、１ライン中一箇所断線が起こっても、信号出力が可能であり、かかる場合には信号配線上のフォトダイオードの下電極を除去し、信号配線を切断することも可能である。
【００８７】
上述したようにレーザーによるリペアでは、レーザー照射部分に複数の金属膜が存在すると、条件によっては、溶解時にそれらの金属がショートするため、２つ以上の配線が重ならない部分でリペアをするのが好ましく、リペアを行う配線部分に金属膜（第三の導電層）や厚膜のＳｉ膜(第二の半導体層)が存在していると、切断の加工精度が低下したり、切断できなかったりといった不具合が発生する。
【００８８】
本実施形態では安定したリペアを行うために、図１７、図１８中の太線(光電変換素子の下電極９)と破線(第二の半導体層を配置した配置領域)で示すようにＴＦＴ領域のリペア箇所(複数の配線が重ならない領域)上面に開口を持たせている。
【００８９】
図１７では光電変換素子の下電極９、第二の半導体層ともに、ＴＦＴ領域が大きく開口するように開口を形成し、さらにバイアス配線２０４とＴＦＴ駆動配線２０１との交差部分にも開口を形成している。
【００９０】
これにより光電変換素子のリーク、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１のクロス部でのリーク、さらにバイアス配線２０４とＴＦＴ駆動配線２０１のクロス部でのリーク等の欠陥が発生した際に、ＴＦＴ駆動配線２０１、及びソース・ドレイン電極、バイアス配線２０４の切断を行うことが可能となる。
【００９１】
図１８は、ＴＦＴ１をチャネルエッチ型とした場合の形状である。ここではＴＦＴ領域が大きく開口するが、信号配線２０３とＴＦＴ駆動配線２０１の重ならない部分のみを開口させても構わない。
【００９２】
これにより、光電変換素子のリーク、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１のクロス部でのリーク等の欠陥が発生した際に、ＴＦＴ駆動配線２０１、及びソース・ドレイン電極の切断を行うことが可能となる。
【００９３】
本実施形態によれば、少なくとも、第一の半導体層を含むＴＦＴとその上面の第二の半導体層と電極を含む光電変換素子と、からなる撮像装置において、光電変換素子の素子内ショートや、ＴＦＴショート等に代表される欠陥部分のレーザーリペアによる加工が安定する。
［第四の実施形態］
本実施形態では、ＴＦＴからなるスイッチ素子と、ａ−Ｓｅに代表される半導体変換素子とを組み合わせた、直接型の放射線撮像装置の例を図１９〜図２１を用いて説明する。
【００９４】
本実施形態による放射線撮像装置の模式的等価回路図を図１９に示す。
図１９を用いて、本実施例の動作を説明する。被検体に向けて入射された放射線は、被検体により減衰を受けて透過し、半導体変換素子７(例えばａ−Ｓｅ層からなる)へ入射する。入射した放射線はａ−Ｓｅ層内で、入射した放射線エネルギーに応じた電子・正孔対の電荷に直接変換される。共通電極ドライバ５からつながるバイアス配線２０４によりａ−Ｓｅ層の両端に数キロボルトの電圧を印加しておくと、発生した電荷は電場に沿って収集され、絶縁基板上に配置した蓄積用コンデンサ８に蓄積される。この蓄積された電荷は、ＴＦＴ１を介して信号配線２０３に転送され、アンプＩＣ３により外部に読み出される。
【００９５】
またＴＦＴ１の共通の駆動配線２０１は、ＴＦＴ１のオン、オフを制御するゲートドライバ２に接続されている。
【００９６】
図２０に本実施形態による放射線撮像装置の模式的断面図を示す。
図２０を用いて本実施形態による放射線撮像装置の層構成を説明する。
【００９７】
まずガラス基板１００上に第一の導電層１０１(例えばＡｌＮｄ／Ｍｏ、２５００Å)をスパッタリング法により成膜し、ＴＦＴ駆動配線２０１、及び蓄積コンデンサ８の下電極を形成し、次いでその上に第一の絶縁層１０２(例えばＳｉＮ、３０００Å)、第一の半導体層１０３(例えばａ−Ｓｉ、５００Å)、第二の絶縁層(チャネル保護)１０４(例えばＳｉＮ、２０００Å)をＣＶＤ法により連続成膜し、裏面露光とマスク露光により形成したレジスト像（不図示）で第二の絶縁層(チャネル保護)１０４をＴＦＴ駆動配線上にのみ残るようにエッチングする。
【００９８】
ここでは、ＴＦＴの転送能力を向上させるため、ＴＦＴ部の信号配線側電極とＴＦＴ駆動配線の重なりにより発生する寄生容量を低減するために、裏面露光を用いエッチストッパー型のＴＦＴを形成している。
【００９９】
続いてＣＶＤ法により第一のオーミックコンタクト層１０５(例えばｎ+型ａ−Ｓｉ、２００Å)を成膜し、その上にスパッタリング法により第二の導電層１０６(例えばＡｌＮｄ／Ｍｏ、４０００Å)を成膜し、次いでウエットエッチング法でパターニングして蓄積コンデンサの上電極とＴＦＴの各ソース、ドレイン電極及び信号配線を形成し、引き続きドライエッチング法により、第一のオーミックコンタクト層１０５のソース・ドレイン間の分離、及び第一の半導体層１０３の素子間分離を行う。
【０１００】
次に平坦化膜として第三の絶縁層１０７(例えば有機膜ＢＣＢ（ベンゾシクロブテン）やＰＩ（ポリイミド）)を堆積し、コンタクトホールを蓄積コンデンサの上電極上に形成する。引き続き第三の導電層１０８(例えばＡｌＮｄ／Ｍｏ、２０００Å)をスパッタリング法により成膜し、コンタクトホールを介して蓄積コンデンサの上電極と接続し、半導体変換素子の下電極を形成する。
【０１０１】
本実施形態では、半導体変換素子の下電極が、少なくとも、ＴＦＴ駆動配線（突き出し部がゲート電極となる）、ＴＦＴのソース・ドレイン電極、信号配線のうちの二つが互いに重なる領域以外の、ＴＦＴ駆動配線（ゲート電極を含む）上の少なくとも一部及びＴＦＴのソース・ドレイン電極上の少なくとも一部を除くように配置される。ここでは、信号配線、ＴＦＴ構成部、ＴＦＴ駆動配線と信号配線との重なり部（交差部）、及びその周辺領域の、半導体変換素子の下電極が除去される。その周辺領域には、少なくとも駆動配線、ＴＦＴのソース・ドレイン電極が通っており、駆動配線、ＴＦＴのソース・ドレイン電極をレーザーで切断可能となっている。
【０１０２】
さらに、その上に直接変換材料１１８としてａ−Ｓｅを形成する。さらにスパッタリング法により第四の導電層１１２(例えばＭｏ／Ａｌ／Ｍｏ、４０００Å)を成膜し、ＴＦＴ領域のみ開口形状のバイアス配線２０４とする。その後、上面に保護層１１３(例えばＳｉＮと有機膜)を形成し、電気検査を行い、必要に応じて欠陥部分のレーザーリペアを施す。
【０１０３】
次にリペア方法について説明する。リペア方法は、図２０の模式的断面図に示すようなＴＦＴ領域の上にある金属膜を除いて形成した構成を用いて説明する。
【０１０４】
図２１において、１はＴＦＴ、１３は直接型半導体変換素子の下電極、１０はコンタクトホール、２０３は信号配線、２０１はＴＦＴの駆動配線、１１はリペアのイメージ、１２は欠陥(異物によるリーク発生箇所)のイメージである。
【０１０５】
直接型半導体変換素子７のリークや、ＴＦＴ１のリーク、信号配線２０３とＴＦＴ駆動配線２０１間のリークや蓄積用コンデンサ８のリークなどの欠陥をリペアする場合、各信号配線２０３、ＴＦＴ駆動配線２０１とを電気的に分断するために、主にＴＦＴ領域で配線の切断を行うのが好ましい。
【０１０６】
ＴＦＴ駆動配線２０１は１ライン中一箇所断線が起こっても、両側にゲートドライバを配置することで、ＴＦＴの制御は可能である。
【０１０７】
これに対して信号配線２０３を切断すると信号処理に支障をきたす、もしくは処理が複雑になるので本実施形態では信号配線２０３以外を切断し、リペアする例を挙げる。
【０１０８】
上述したようにレーザーによるリペアでは、レーザー照射部分に複数の金属膜が存在すると、条件によっては、溶解時にそれらの金属がショートするため、２つ以上の配線が重ならない部分でリペアをするのが好ましく、リペアを行う配線部分に金属膜（第三の導電層）が存在していると、切断の加工精度が低下したり、切断できなかったりといった不具合が発生する。
【０１０９】
本実施形態では、安定したリペアを行うために、図２１中の太線(直接型半導体変換素子の下電極１３)で示すようにＴＦＴ領域のリペア箇所(複数の配線が重ならない領域)上面に開口を持たせている。
【０１１０】
図２１では、半導体変換素子の下電極１３が、ＴＦＴ領域で開口するように形成している。
【０１１１】
これにより半導体変換素子７のリーク、ＴＦＴ１のリーク、蓄積用コンデンサのリーク、信号配線２０３とＴＦＴ駆動配線２０１のクロス部リークが発生した際に、ＴＦＴ駆動配線２０１、及びソース・ドレイン電極の切断を行う。
【０１１２】
本実施形態によれば、少なくとも、第一の半導体層を含むＴＦＴとその上面の電極を含む半導体変換素子と、からなる放射線撮像装置において、半導体変換素子の素子内ショートや、ＴＦＴショート等に代表される欠陥部分のレーザーリペアによる加工が安定する。
［第五の実施形態］
本実施形態では、ＴＦＴからなるスイッチ素子、ＭＩＳ型の光電変換素子、ＭＩＳ型光電変換素子に発生した電荷量に応じた信号を読み出すための読み出し用のＴＦＴを形成した撮像装置の例を、図２２を用いて説明する。
【０１１３】
図２２は、本実施形態による撮像装置の模式的等価回路図である。図２２において、スイッチ素子としてのＴＦＴ（本実施形態ではスイッチ用）の共通の駆動配線２０１はＴＦＴ１のオン、オフを制御するゲートドライバ２に接続されている。さらにＴＦＴ１のソース・若しくはドレイン電極は、読み出し用ＴＦＴ１４を介して共通の信号配線２０３に接続されており、信号配線２０３はアンプＩＣ３に接続されている。また、光電変換素子４の一方の電極は図不指示の共通電極ドライバに接続されており、他方の電極は読み出し用ＴＦＴ１４の制御電極と接続されている。また、リセット用のＴＦＴ１５のソースもしくはドレインの一方は読み出し用ＴＦＴ１４の制御電極に、他方はリセット配線と接続されている。
【０１１４】
被検体に向けて入射された放射線は、被検体により減衰を受けて透過し、蛍光体層で可視光に変換され、この可視光が光変換素子４に入射し、電荷に変換される。この電荷は、読み出し用ＴＦＴ１４の制御電極に対し光照射量に見合った電位変動を発生させる。この電位変動により読み出し用ＴＦＴ１４を流れる電流量が変化し、信号配線２０３を通じて読み出すことができる。スイッチ素子としてのＴＦＴ１は、読み出し用ＴＦＴ１４のソース・ドレイン間に電圧を印加するスイッチ用として使用している。また、ゲート駆動パルスによりＴＦＴ１を介して信号配線２０３に転送され、アンプＩＣ３により外部に読み出される。信号読み出し後にリセット用のＴＦＴ１５を駆動させ、リセット配線２０５を通じてリセットＴＦＴ１５と接続された光電変換素子４の電極に電圧を印加することで、光電変換素子４に蓄積された電荷を除去することができる。
【０１１５】
このような、ソースフォロワータイプの撮像装置では、第一の半導体層を含むＴＦＴと第二の半導体層を含む光電変換素子の他に、複数のトランジスタ（例えば、本実施形態では読み出し用のＴＦＴやリセット用ＴＦＴ）を配置する必要がある。また、回路内にコンデンサを配置することも可能である。このような場合は、前述のように平坦化膜と金属膜４層で形成することで設計のバリエーションを増やすことができる。例えば、スイッチ用ＴＦＴ、リセット用ＴＦＴ、コンデンサは下層で形成し、光電変換素子と読み出し用トランジスタは上層で形成するなど配置は自由に可能である。
【０１１６】
しかし、同時に、特に下層で形成したＴＦＴで発生した欠陥により配線がショートした場合、上層に配置した例えば光電変換素子や読み出し用ＴＦＴによりレーザーによるリペアができなくなる。そこで、下層の特にＴＦＴ領域上面は、例えば光電変換素子や読み出し用ＴＦＴを構成する金属膜や第二の半導体層を除去することで、レーザーリペアによる加工が安定する。
【０１１７】
本実施形態によれば、少なくとも、第一の半導体層を含むＴＦＴ（例えばスイッチＴＦＴやリセットＴＦＴ）とその上面の第二の半導体層と電極を含む光電変換素子と、からなる放射線検出装置において、光電変換素子の素子内ショートや、ＴＦＴショート等に代表される欠陥部分のレーザーリペアによる加工が安定する。
【０１１８】
以上説明したように、本発明によれば、第一の半導体層を含むスイッチ素子とその上面の第二の半導体層を含む半導体変換素子と、該スイッチ素子に接続された駆動配線及び該変換素子に接続された信号配線とを有する撮像装置及び放射線撮像装置において、リーク等の欠陥が発生しても、欠陥部分のレーザーリペアによる加工を安定して行うことが可能となり、生産歩留まりの高い撮像装置及び放射線撮像装置を提供できる。
【０１１９】
図２３（ａ）、図２３（ｂ）は本発明による放射線（Ｘ線）撮像装置の実装例の模式的構成図及び模式的断面図である。
【０１２０】
光電変換素子とＴＦＴはセンサ基板６０１１内に複数個形成され、シフトレジスタＳＲ１と検出用集積回路ＩＣが実装されたフレキシブル回路基板６０１０が接続されている。フレキシブル回路基板６０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続されている。前記センサ基板６０１１の複数枚が基台６０１２の上に接着され大型の光電変換装置を構成する基台６０１２の下には処理回路６０１８内のメモリ６０１４をＸ線から保護するため鉛板６０１３が実装されている。センサ基板６０１１上にはＸ線を可視光に変換するためのシンチレーター（蛍光体層）６０３０たとえばＣｓＩが、蒸着されている。図２３（ｂ）に示されるように全体をカーボンファイバー製のケース６０２０に収納している。
【０１２１】
図２４は本発明による放射線撮像装置のＸ線診断システムへの応用例を示したものである。
【０１２２】
Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、シンチレーターを上部に実装した光電変換装置６０４０（シンチレーターを上部に実装した光電変換装置は放射線撮像装置を構成する）に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応してシンチレーターは発光し、これを光電変換して、電気的情報を得る。この情報はデジタルに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
【０１２３】
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【産業上の利用可能性】
【０１２４】
本発明は、医療用Ｘ線カメラや分析装置、非破壊検査装置などに用いられる撮像装置及び放射線撮像装置に適用できる。
【図面の簡単な説明】
【０１２５】
【図１】本発明の第一の実施形態による撮像装置の模式的等価回路図である。
【図２】本発明の第一の実施形態による撮像装置の模式的断面図である。
【図３】本発明の第一の実施形態による撮像装置の模式的断面図である。
【図４】本発明の第一の実施形態による撮像装置の１画素領域の模式的平面図である。
【図５】本発明の第二の実施形態による撮像装置の模式的等価回路図である。
【図６】本発明の第二の実施形態による撮像装置の模式的断面図である。
【図７】本発明の第二の実施形態による撮像装置の模式的断面図である。
【図８】本発明の第二の実施形態による撮像装置の模式的断面図である。
【図９】本発明の第二の実施形態による撮像装置の１画素領域の模式的平面図である。
【図１０】本発明の第二の実施形態による撮像装置の１画素領域の模式的平面図である。
【図１１】本発明の第二の実施形態による撮像装置の１画素領域の模式的平面図である。
【図１２】本発明の第二の実施形態による撮像装置の１画素領域の模式的平面図である。
【図１３】本発明の第二の実施形態による撮像装置の１画素領域の模式的平面図である。
【図１４】本発明の第二の実施形態による撮像装置の１画素領域の模式的平面図である。
【図１５】本発明の第三の実施形態による撮像装置の模式的断面図である。
【図１６】本発明の第三の実施形態による撮像装置の模式的断面図である。
【図１７】本発明の第三の実施形態による撮像装置の１画素領域の模式的平面図である。
【図１８】本発明の第三の実施形態による撮像装置の１画素領域の模式的平面図である。
【図１９】本発明の第四の実施形態による放射線撮像装置の模式的等価回路図である。
【図２０】本発明の第四の実施形態による放射線撮像装置の模式的断面図である。
【図２１】本発明の第四の実施形態による放射線撮像装置の１画素領域の模式的平面図である。
【図２２】本発明の第五の実施形態による撮像装置の模式的等価回路図である。
【図２３】（ａ）、（ｂ）は本発明による放射線（Ｘ線）撮像装置の実装例の模式的構成図及び模式的断面図である。
【図２４】本発明による放射線撮像装置のＸ線診断システムへの応用例を示したものである。
【符号の説明】
【０１２６】
１  ＴＦＴ
２  ゲートドライバ
３  アンプIC
４  光検出素子
５  共通電極ドライバ
６  放射線
７  放射線検出素子
８  蓄積用コンデンサ
９  光検出素子の下電極
１０  コンタクトホール
１１  リペアのイメージ
１２  欠陥(異物によるリーク)のイメージ
１３  放射線変換素子の下電極
１４  読み出し用ＴＦＴ
１５  リセット用ＴＦＴ
１００  ガラス基板
１０１  第一の導電層
１０２  第一の絶縁層
１０３  第一の高抵抗半導体層
１０４  第二の絶縁層
１０５  第一のオーミックコンタクト層
１０６  第二の導電層
１０７  第三の絶縁層
１０８  第三の導電層
１０９  第一のｎ型半導体層
１１０  第二の高抵抗半導体層
１１１  第一のｐ型半導体層
１１２  第四の導電層
１１３  保護層
１１４  蛍光体層
１１５  第四の絶縁層
１１６  第二のオーミックコンタクト層
１１７  透明導電膜
１１８  直接変換材料
２０１  ＴＦＴ駆動配線
２０３  信号配線
２０４  バイアス配線
２０５  リセット配線
【図１】
2004179645.tif 000003
【図２】
2004179645.tif 000004
【図３】
2004179645.tif 000005
【図４】
2004179645.tif 000006
【図５】
2004179645.tif 000007
【図６】
2004179645.tif 000008
【図７】
2004179645.tif 000009
【図８】
2004179645.tif 000010
【図９】
2004179645.tif 000011
【図１０】
2004179645.tif 000012
【図１１】
2004179645.tif 000013
【図１２】
2004179645.tif 000014
【図１３】
2004179645.tif 000015
【図１４】
2004179645.tif 000016
【図１５】
2004179645.tif 000017
【図１６】
2004179645.tif 000018
【図１７】
2004179645.tif 000019
【図１８】
2004179645.tif 000020
【図１９】
2004179645.tif 000021
【図２０】
2004179645.tif 000022
【図２１】
2004179645.tif 000023
【図２２】
2004179645.tif 000024
【図２３】
2004179645.tif 000025
【図２４】
2004179645.tif 000026