(57)【要約】【課題】非順次走査による表示処理前に画像データにおける画素データの並び替えを予め行うことが可能な画像表示装置及び画像表示装置制御プログラムを提供する。【解決手段】画像表示装置１１を、パネル１１ａと、走査線駆動部１１ｂと、データ線駆動部１１ｃと、制御部１１ｄと、ラインメモリ１１ｅと、画像データ取得部１１ｆと、フレームメモリ１１ｇと、非順次走査用画像データ生成部１１ｈと、を含んだ構成とし、非順次走査用画像データ生成部１１ｈにおいて、非順次走査における走査線の選択順番に合わせて予め画像データにおける画素データを並び替えて非順次走査用画像データを生成する。更に、非順次走査用画像データの伝送は、走査線毎に必要なデータ数から構成されるデータブロック単位とする。【選択図】      図１
2004294722.tif 000002
【特許請求の範囲】
【請求項１】
光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
画像データを取得する画像データ取得手段と、
前記画像データ取得手段によって取得した画像データを構成する画素データを、前記走査線の並び順に対して非連続な順番に走査する非順次走査に対応した走査線の選択順番に合わせて並び替えることにより非順次走査用画像データを生成する非順次走査用画像データ生成手段と、を備え、
前記制御部は、前記非順次走査用画像データと前記光学素子の発光階調数に応じた所定ビット長の階調データとに基づき、前記非順次走査によって前記光学素子の発光時間を制御することで、所定数の前記走査線及び前記データ線より成る表示領域に前記取得した画像を階調表示することを特徴とする画像表示装置。
【請求項２】
前記制御部は、ビット長Ｎの前記階調データに基づき生成される前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された前記走査線の選択順番によって、前記非順次走査を行うことを特徴とする請求項１記載の画像表示装置。
【請求項３】
前記非順次走査用画像データ生成手段は、前記画像データ取得手段によって取得した画像データにおける画素データを所定サイズのデータから成るデータブロック毎に並び替えることで前記非順次走査用画像データを生成することを特徴とする請求項１又は請求項２記載の画像表示装置。
【請求項４】
前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記非順次走査用画像データ生成手段は、前記データブロックを、前記走査線毎の前記画素数分のデータにより構成し、且つ、前記データブロック毎に、それぞれに対応する前記走査線を示す通し番号を対応付けることを特徴とする請求項３記載の画像表示装置。
【請求項５】
前記非順次走査用画像データ生成手段は、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記非順次走査用画像データを生成することを特徴とする請求項１乃至請求項４のいずれか１項に記載の画像表示装置。
【請求項６】
請求項１記載の画像表示装置を制御するためのプログラムであって、
前記画像データを構成する画素データを、前記走査線の並び順に対して非連続な順番に走査する非順次走査に対応した走査線の選択順番に合わせて並び替えることにより非順次走査用画像データを生成する非順次走査用画像データ生成ステップ、を備えることを特徴とする画像表示装置制御プログラム。
【請求項７】
ビット長Ｎの前記階調データに基づき生成される前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された前記走査線の選択順番によって、前記非順次走査を行う制御ステップを備えることを特徴とする請求項７記載の画像表示装置制御プログラム。
【請求項８】
前記非順次走査用画像データ生成ステップにおいては、前記画像データ取得手段によって取得した画像データにおける画素データを所定サイズのデータから成るデータブロック毎に並び替えることで前記非順次走査用画像データを生成することを特徴とする請求項６又は請求項７記載の画像表示装置制御プログラム。
【請求項９】
前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記非順次走査用画像データ生成ステップにおいては、前記データブロックを、前記走査線毎の前記画素数分のデータにより構成し、且つ、前記データブロック毎に、それぞれに対応する前記走査線を示す通し番号を対応付けることを特徴とする請求項８記載の画像表示装置制御プログラム。
【請求項１０】
前記非順次走査用画像データ生成ステップにおいては、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記非順次走査用画像データを生成することを特徴とする請求項６乃至請求項９のいずれか１項に記載の画像表示装置制御プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、階調表示による画像の表示ムラを抑えるのに好適な非順次走査処理によって画像を表示する画像表示装置に関する。
【０００２】
【従来の技術】
従来、電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器や液晶テレビなどの表示部に広く用いられている。ここで、従来の電気光学装置は、例えば、マトリクス状に配列した画素電極や、この画素電極に接続されたスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、ある１本の走査線を選択すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介し画素電極に対して、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化する。このため、画素毎に濃度が変化するので、階調表示することが可能となる。
【０００３】
このとき、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、各走査線を順次選択するとともに、第２に、選択された走査線と交差する画素に、当該画素の階調に応じた電圧を有する画像信号を、対応するデータ線に印加する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
ところが、データ線に印加される画像信号は、画素の階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。更に、これらのＤ／Ａ変換回路・オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難となり、特に高精細な表示を行う場合に顕著となるという問題がある。また、Ｄ／Ａ変換回路やオペアンプ等による消費電力の増加等の問題もある。
【０００５】
そこで、電気光学素子の発光時間を制御して、階調を得る方式が開発されている。この方式においては、データ線に、電気光学素子を発光させるか否かの２値の信号（ディジタル信号）を供給すれば良く、画質に悪影響を与える上記したアナログ回路が不要になるといった利点があるが、この制御を行う上で走査線の選択時間がかかり過ぎるといった問題が浮上している。
【０００６】
そこで、上記した問題を解決するためのディジタル信号を利用した液晶ディスプレイの駆動方式として、非順次走査方式が開発されている。この方式では、ビット長Ｎの階調データによって光学素子の発光階調が示される。そして、この階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・（Ｎ−１））の比率に応じた数値群を生成し、この数値群を利用して走査線を非順次に選択する。このように非順次に走査線の選択を行うことで、この光学素子の発光時間が制御される。つまり、発行階調にあわせて発行時間を制御することで、階調表示を行うのである（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
特開２００１−１６６７３０号公報。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記非順次走査方式は、通常の順次走査に比べて画素データの並び替え処理が必要となる。この並び替えを非順次走査による表示処理時にリアルタイムに行おうとすると、この処理による遅延が生じる恐れがある。
また、この並び替え処理を他の処理装置において予め行わせるといったことが考えられるが、そうすると、並び替えたデータを表示装置まで伝送する時間が必要となりこれによる処理遅延が危惧される。
【０００９】
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、非順次走査による表示処理前に画像データにおける画素データの並び替えを予め行うことが可能な画像表示装置及び画像表示装置制御プログラムを提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る画像表示装置は、光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
画像データを取得する画像データ取得手段と、
前記画像データ取得手段によって取得した画像データを構成する画素データを、前記走査線の並び順に対して非連続な順番に走査する非順次走査に対応した走査線の選択順番に合わせて並び替えることにより非順次走査用画像データを生成する非順次走査用画像データ生成手段と、を備え、
前記制御部は、前記非順次走査用画像データと前記光学素子の発光階調数に応じた所定ビット長の階調データとに基づき、前記非順次走査によって前記光学素子の発光時間を制御することで、所定数の前記走査線及び前記データ線より成る表示領域に前記取得した画像を階調表示することを特徴としている。
【００１１】
このような構成であれば、第１の発明は、走査線駆動回路によって、複数の走査線を、順次１つずつ選択することが可能であり、データ線駆動回路によって、光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力することが可能であり、制御部によって、前記走査線駆動回路及び前記データ線駆動回路の動作を制御することが可能であり、画像データ取得手段によって、画像データを取得することが可能であり、非順次走査用画像データ生成手段によって、画像データ取得手段によって取得した画像データを構成する画素データを、前記走査線の並び順に対して非連続な順番に走査する非順次走査に対応した走査線の選択順番に合わせて並び替えることにより非順次走査用画像データを生成することが可能であり、前記制御部によって、前記非順次走査用画像データと前記光学素子の発光階調数に応じた所定ビット長の階調データとに基づき、前記非順次走査によって前記光学素子の発光時間を制御することで、所定数の前記走査線及び前記データ線より成る表示領域に前記取得した画像を階調表示することが可能である。
【００１２】
従って、画像表示装置において、非順次走査による表示処理の前に画像データの画素データを非順次走査に対応した順番に並び替えることが可能であるので、画像の表示処理時にリアルタイムに画素データの並び替えをする処理が必要なくなり、この処理による遅延を無くすことが可能である。
ここで、上記した光学素子は、例えば、液晶、エレクトロルミネッセンス素子、プラズマディスプレイ、発光ダイオード等である。
【００１３】
また、第２の発明は、第１の発明において、前記制御部は、ビット長Ｎの前記階調データに基づき生成される前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された前記走査線の選択順番によって、前記非順次走査を行うことを特徴としている。
【００１４】
つまり、前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、発光素子の発光時間を制御するようにしたので、これにより、大きな表示領域に対して表示ムラの少ない画像を表示することが可能となる。
【００１５】
また、第３の発明は、第１又は第２の発明において、前記非順次走査用画像データ生成手段は、前記画像データ取得手段によって取得した画像データにおける画素データを所定サイズのデータから成るデータブロック毎に並び替えることで前記非順次走査用画像データを生成することを特徴としている。
つまり、前記非順次走査用画像データ生成手段によって、前記画像データ取得手段によって取得した画像データにおける画素データを所定サイズのデータから成るデータブロック毎に並び替えて前記非順次走査用画像データを生成することが可能である。
【００１６】
従って、例えば、データ線駆動回路の個数に応じて１データブロックのサイズを決定し、そのブロック単位でデータの伝送等を行うことで、各処理効率を高めることが可能である。
また、第４の発明は、第３の発明において、前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記非順次走査用画像データ生成手段は、前記データブロックを、前記走査線毎の前記画素数分のデータにより構成し、且つ、前記データブロック毎に、それぞれに対応する前記走査線を示す通し番号を対応付けることを特徴としている。
【００１７】
従って、１走査線毎に対応する全画素データを１ブロックとしてブロック分けし、当該データブロック毎に対応する前記走査線を示す通し番号を対応付けることが可能なので、走査線の番号を用意する処理をする必要がなくなり、処理の低減及び制御部の構成の簡易化が可能となる。
また、第５の発明は、第１乃至第４のいずれか１の発明において、前記非順次走査用画像データ生成手段は、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を行う処理部を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記非順次走査用画像データを生成することを特徴としている。
【００１８】
つまり、上記手順によって、走査線の選択順番を決定することにより、任意の走査線数の電気光学装置における走査線の選択順番を簡易に決定することが可能となる。
また、第６の発明は、第１の発明を制御するためのプログラムであって、
前記画像データを構成する画素データを、前記走査線の並び順に対して非連続な順番に走査する非順次走査に対応した走査線の選択順番に合わせて並び替えることにより非順次走査用画像データを生成する非順次走査用画像データ生成ステップ、を備えることを特徴としている。
【００１９】
ここで、本発明は、第１の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
また、第７の発明は、第６の発明において、ビット長Ｎの前記階調データに基づき生成される前記表示領域の走査線の総数に１を加算した加算数を前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群に基づき、前記走査線駆動回路によって選択された前記表示領域における各走査線に対応した各光学素子が、当該走査線が選択される毎に前記数値群の中から所定の順番で選択される一の数値に応じた時間だけ発光可能なように決定された前記走査線の選択順番によって、前記非順次走査を行う制御ステップを備えることを特徴としている。
【００２０】
ここで、本発明は、第２の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
また、第８の発明は、第６又は第７の発明において、前記非順次走査用画像データ生成ステップにおいては、前記画像データ取得手段によって取得した画像データにおける画素データを所定サイズのデータから成るデータブロック毎に並び替えることで前記非順次走査用画像データを生成することを特徴としている。
【００２１】
ここで、本発明は、第３の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
また、第９の発明は、第８の発明において、前記走査線は、当該走査線の並び順に合わせて通し番号が対応付けられており、
前記非順次走査用画像データ生成ステップにおいては、前記データブロックを、前記走査線毎の前記画素数分のデータにより構成し、且つ、前記データブロック毎に、それぞれに対応する前記走査線を示す通し番号を対応付けることを特徴としている。
【００２２】
ここで、本発明は、第４の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
また、第１０の発明は、第６乃至第９のいずれか１の発明において、前記非順次走査用画像データ生成ステップにおいては、
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記非順次走査用画像データを生成することを特徴としている。
【００２３】
ここで、本発明は、第３の発明を制御するためのプログラムであり、その効果は重複するので記載を省略する。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１乃至図７は、本発明に係る画像表示装置の実施の形態を示す図である。
まず、本発明に係る画像表示装置の構成を図１に基づいて説明する。図１は、本発明に係る画像表示装置の構成を示すブロック図である。
【００２５】
画像表示装置１１は、パネル１１ａと、走査線駆動部１１ｂと、データ線駆動部１１ｃと、制御部１１ｄと、ラインメモリ１１ｅと、画像データ取得部１１ｆと、フレームメモリ１１ｇと、非順次走査用画像データ生成部１１ｈと、を含んだ構成となっている。
パネル１１ａは、スイッチングトランジスタとドライビングトランジスタと光学素子と保持容量コンデンサとを含んで成る画素回路が複数の走査線と複数のデータ線との交点にマトリクス状に設けられて構成されるものである。そして、後述する階調データのビット長に応じて前記光学素子の発光時間を制御することにより、パネル上に画像が階調表示される。
【００２６】
走査線駆動部１１ｂは、後述する制御部１１ｄの制御により、非順次走査における走査線の選択順番に基づき、走査線を駆動するものである。
データ線駆動部１１ｃは、後述する制御部１１ｄの制御により、データ線を駆動するものである。
制御部１１ｄは、走査線駆動部１１ｂに、非順次走査によりパネル１１ａにおける画像表示領域の走査線を特定の順番で選択させ、且つ、表示する画像データに基づきデータ線駆動部１１ｃへのデータ信号の供給により、選択された走査線に対応する画素回路を駆動させるものである。更に、画像データ取得部１１ｆ、非順次走査用画像データ生成部１１ｈ、ラインメモリ１１ｅ等の動作制御も行う。
【００２７】
ラインメモリ１１ｅは、非順次走査用画像データのうちデータ線駆動部１１ｃに供給する１走査線分の画像データブロックを記憶するためのメモリであり、並列して、データの書き込み及びデータの読み出しを行うために記憶領域１及び記憶領域２の２つの記憶領域を備えたものである。
画像データ取得部１１ｆは、外部装置等から入力される画像データを取得するものである。ここで、取得した画像データは、フレームメモリ１１ｇに記憶される。
【００２８】
フレームメモリ１１ｇは、入力される画像データ及び非順次走査用画像データを記憶するためのメモリである。このメモリは、入力される画像データ２枚及び非順次走査用画像データ２枚の計４枚分の画像データを記憶できるだけの容量を備えたものである。本実施の形態においては、記憶領域Ａ〜記憶領域Ｄの４つの記憶領域を有する。
【００２９】
非順次走査用画像データ生成部１１ｈは、外部装置から取得し、フレームメモリ１１ｇに記憶された画像データを読み出して、非順次走査による画像表示における走査線の選択順番に合わせて当該画像データの画素データを並び替えた非順次走査用画像データを生成する処理を行うものである。生成された非順次走査用画像データはフレームメモリ１１ｇに記憶される。
【００３０】
ここで、図示しないが、制御部１１ｄは、上記各部を制御するための制御プログラムを実行するためのＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等のプロセッサと、当該プログラムの記憶されたＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）と、を備えており、前記ＲＯＭから制御プログラムを読み出して実行することにより各種制御処理を行うようになっている。
【００３１】
また、本実施の形態におけるパネル１１ａを構成する画素回路は、走査線駆動部１１ｂ及びデータ線駆動部１１ｃによる走査線及びデータ線の駆動に加え、制御部１１ｄからデータ線駆動部１１ｃを介して供給されるｂｒｉｇｈｔ信号がｈｉｇｈ、又は、ｌｏｗと書き込まれることに応じてその動作が制御され、走査線が駆動されているいないに関わらず、ｂｒｉｇｈｔ信号がｈｉｇｈと書き込まれたときは光学素子を発光させ、ｌｏｗと書き込まれたときは光学素子を発光させないようになっている。また、本実施の形態において、光学素子は、エレクトロルミネッセンス素子とする。
【００３２】
また、本実施の形態における画像表示装置１１は、データ線に印加する信号（ｂｒｉｇｈｔ信号）を２値的なビットデータとするとともに、このビットデータを用いて、１フレームの期間において光学素子の発光時間を制御する構成となっている。すなわち、光学素子の発光時間を階調データを構成するビット列の各ビットに対応した時間にしたがって制御することで画像の階調表示を行う。
【００３３】
更に、図２及び図３に基づき、画像表示装置１のより具体的な動作を説明する。図２（ａ）は、表示領域の走査線数が１４本で、階調データが４ビットの場合の走査線の選択される様子を示す図であり、図２（ｂ）は、各走査線における表示データの数え方を示す図であり、図３は、非順次走査用画像データブロックのラインメモリへの伝送形式を示す図である。
【００３４】
まず、外部装置から動画等の画像データが画像表示装置１１に入力されると、その画像データは画像取得部１１ｆを介してフレームメモリ１１ｇに記憶される。そして、制御部１１ｄは、フレームメモリ１１ｇにある記憶領域Ａ又はＢのいずれか一方に画像データが記憶されると、非順次走査用画像データ生成部１１ｈによって、フレームメモリ１１ｇに記憶された画像データの情報を読み出す。この情報により画像データのサイズや色数等が解ると、次に、表示領域の走査線数に応じて、非順次走査の走査線選択順に合わせて、画像データにおける１走査線分の画素データを呼び出し、これに対応する走査線番号を付加して非順次走査用画像データブロックを生成する。ここで、非順次走査用画像データの生成中に、外部装置からの画像データの入力があったときは、その画像データは、現在処理中の画像データの記憶されていないもう一方の記憶領域に書込まれることになる。
【００３５】
そして、生成された非順次走査用画像データブロックは、フレームメモリ１１ｇにある記憶領域Ｃ又はＤに順番に記憶される。ここで、非順次走査用画像データの生成においては、上記したように各走査線における画素数分のデータを１ブロックとしてまとめて取り扱う。つまり、この１ブロックが非順次走査用画像データブロックである。このようにして、記憶領域Ａ又はＢに記憶された１画像分の画像データに対して、非順次走査の順番に１ブロック分の画素データを読み出し、走査線番号を付加して、記憶領域Ｃ又はＤに記憶していくことで非順次走査用画像データを生成する。
【００３６】
一方、非順次走査用画像データが生成されると、制御部１１ｄによって、フレームメモリ１１ｇの記憶領域Ｃ又はＤから、１走査線分の非順次走査用画像データブロックを読み出して、このデータを、ラインメモリ１１ｅの２つある記憶領域の一方に記憶する。そして、ラインメモリ１１ｅの２つある記憶領域のいずれか一方に非順次走査用画像データブロックが記憶されると、制御部１１ｄ、走査線駆動部１１ｂ及びデータ線駆動部１１ｃによって、その非順次走査用画像データブロックの画像をパネル１１ａに表示する処理を開始する。制御部１１ｄは、ラインメモリ１１ｅの記憶領域から、非順次走査用画像データブロックを読み出し、まず選択する走査線の番号を抽出する。ここで、ラインメモリ１１ｅの２つある記憶領域のうち一方の情報が読み出され且つ表示処理が行われている間に、他方には、新たなデータが書き込まれることになる。従って、このタイミングでフレームメモリ１１ｇの記憶領域Ｃ又はＤから非順次走査用画像データブロックを読み出すことになる。
【００３７】
更に、図２及び図３に基づき、画像表示装置１１における、非順次走査による画像の階調表示処理を説明する。ここで、パネル１１ａの表示領域の走査線数１４本、階調データのビット長４ビット及び表示領域の画素数２２４（１４×１６）個の場合を例として説明する。但し、本実施の形態では、色データ（ＲＧＢ）を考慮しないこととする。
【００３８】
まず、走査線の総数を１４本、階調データのビット長を４ビットとしたときの走査線の選択順番の決定方法を具体的に説明する。本実施の形態においては、以下の方法による走査線の選択順番の決定は、プログラムとして実行されるもので、画像表示装置１１における制御部１１ｄにおいて行われる。
まず、走査線の総数１４に１を加算した１５を、ビット長Ｎの階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じて分割された数値群を生成する。つまり、階調データのビット長Ｎは４ビットであるので、２０：２１：２２：２３＝１：２：４：８の比率で走査線の総数に１を加算した１５を分割する。この場合は、丁度、１：２：４：８に分割できる。従って、それぞれの比に応じて、１、２、４、８の４つの数値に分割されることになる。
【００３９】
次に、総数１４本の走査線のそれぞれに０〜１３の通し番号を対応付ける。そして、階調データのＬＳＢ（０ビット目）に、最初に選択する走査線（以降、初期走査線と称す）の通し番号０を初期値として設定する。次に、階調データの３ビット目（ＭＳＢ）に対して、１つ前に選択された走査線の通し番号０に前記分割した数値のうち最も大きい８を加算し、この通し番号８を初期走査線の通し番号として設定する。更に、階調データの２ビット目に対して、１つ前に選択された走査線の通し番号８に前記分割した数値のうち２番目に大きい４を加算し、この１２を初期走査線の通し番号として設定する。なお更に、階調データの１ビット目に対して、１つ前に選択された通し番号１２に前記分割した数値のうち３番目に大きい２を加算するが、この場合は、加算後の数値が通し番号１３を超えるので、加算結果の１４を走査線の総数１４で割ったときの余り（０）を初期走査線の通し番号として設定する。
【００４０】
従って、階調データのビット長４ビットにおける、ＬＳＢに対しては通し番号０が初期値として設定され、ＭＳＢに対しては通し番号８が初期値として設定され、２ビット目に対しては通し番号１２が初期値として設定され、１ビット目に対しては通し番号０が初期値として設定されることになる。
このように、階調データのビット長に応じて、上記したように１つ前に選択された走査線の通し番号に前記分割した数値を大きいものから小さいものに向けて順番に加算した数値によって、階調データの各ビットに対応した初期走査線の通し番号を決定する。
【００４１】
更に、この決定された初期走査線を、階調データの、ＬＳＢ（０ビット目）に対応した初期走査線、ＭＳＢ（３ビット目）に対応した初期走査線、２ビット目に対応した初期走査線、１ビット目に対応した初期走査線の順でそれぞれ対応する通し番号の走査線を選択していき、且つ、選択された走査線の各画素を駆動していく。そして、各走査線の選択後は各ビットに対応した初期走査線の通し番号にそれぞれ１を加算する。この際、各ビットに対応した初期値に１を加算していった結果が走査線の総数から１を減算した値（ここでは１３）を超えたときは、その加算結果を０にする。つまり、１３番目の走査線が選択され、その通し番号１３に１を加算したときはその加算結果を走査線の通し番号１３を超える数値（１４）とせずに０とする。故に、次の処理では、０番目の走査線が選択されることになる。階調データの各ビットの選択順番は、ＬＳＢ→ＭＳＢ→「ＬＳＢ及びＭＳＢの間の上位ビット→下位ビット」→ＬＳＢ→ＭＳＢ→・・・の順番で行われる。すなわち、０ビット目→３ビット目→２ビット目→１ビット目→０ビット目→３ビット目→２ビット目→・・・の繰り返しとなる。つまり、階調データの各ビットに対応して、０番目の走査線、８番目の走査線、１２番目の走査線、０番目の走査線を選択すると、以降は、１番目の走査線、９番目の走査線、１３番目の走査線、１番目の走査線を選択するように、各ビットに対応した１つ前に選択した走査線の通し番号にそれぞれ１を加算した通し番号の走査線を順次選択し、各画素を駆動していく。
【００４２】
つまり、図２（ａ）に示すように、非順次走査において走査線は、階調データの各ビットに応じて、０番目の走査線→８番目の走査線→１２番目の走査線→０番目の走査線→・・・の順に選択される。
更に、上記通し番号と同様に、走査線を示す番号をＳ０〜Ｓ１３とし、且つ、各走査線に対する画素をＤ０〜Ｄ１５として表示領域を表すと、図２（ｂ）に示すように、走査線１本あたりの画素数は１６個となる。
【００４３】
従って、上記した非順次走査を行うために、取得された画像データは、画像表示装置１１における非順次走査用画像データ生成部１１ｈにおいて、図３に示す順番でデータブロック毎に並び替えられ、且つ、制御部１１ｄによって、この順番でフレームメモリ１１ｇから読み出されラインメモリ１１ｅに記憶されることになる。ここでは、ｎ番目（ｎ＝０，１，２，・・・，１３）の走査線Ｓｎにおける１ブロック分の画素Ｄ０〜Ｄ１５を、（Ｓｎ，Ｄ０）〜（Ｓｎ，Ｄ１５）として表すこととする。また、各走査線は、階調データのビット毎に選択されることになるので、１つの画像が階調表示される間に４回選択されることになる。ここで、走査線Ｓ０に着目してみると、走査線Ｓ０は、Ｔ０で１回目が選択され、Ｔ３で２回目、Ｔ１０で３回目、Ｔ２５で４回目といったように選択される。その時間間隔を調べると、Ｔ０からＴ３では２、Ｔ３からＴ９では７、Ｔ１０からＴ２４では１５、Ｔ２５からＴ５５では３１となっている。つまり、発光素子は、最初の発光から２回目の発光までの間隔が３で、３回目が７、４回目が１５、５回目が３１といったように、３：７：１５：３１の比で発光が行われているのが解る。
【００４４】
なお、本実施の形態においては、図３に示すように、非順次走査用画像データブロック（１６ビット）は、走査線の番号情報（４ビット）と共に２０ビットのデータブロックとして扱われる、このデータブロック毎にラインメモリ１１ｅの記憶領域に記憶されることになる。
更に、図４に基づき、画像表示装置１１における画像データ取得部１１ｆによる画像データの取得処理の流れを説明する。図４は、画像表示装置１１における画像データ取得部１１ｆによる画像データの取得処理を示すフローチャートである。
【００４５】
図４に示すように、まずステップＳ５００に移行し、画像データが入力されたか否かを判定し、入力されたと判定された場合（Ｙｅｓ）はステップＳ５０２に移行し、そうでない場合（Ｎｏ）は入力されるまで待機する。
ステップＳ５０２に移行した場合は、フレームメモリ１１ｇの記憶領域Ａに対応するフラグであるＦ１がセット状態（専用のレジスタに１がセットされた状態）か否かを判定し、セット状態であると判定された場合（Ｙｅｓ）はステップＳ５０４に移行し、そうでない場合（Ｎｏ）はステップＳ５１２に移行する。
【００４６】
ここで、本実施の形態においては、Ｆ１がセット状態のときに、フレームメモリ１１ｇの記憶領域Ａに未処理の画像データが記憶された状態であり、Ｆ１がクリア状態（専用のレジスタに０がセットされた状態）のときに、フレームメモリ１１ｇの記憶領域Ａに処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは画像データの書き込み中となる。
【００４７】
ステップＳ５０４に移行した場合は、フレームメモリ１１ｇの記憶領域Ｂに対応するフラグであるＦ２がセット状態（専用のレジスタに１がセットされた状態）か否かを判定し、セット状態であると判定された場合（Ｙｅｓ）はステップＳ５０６に移行し、そうでない場合（Ｎｏ）はステップＳ５０８に移行する。
ここで、本実施の形態においては、Ｆ１と同様に、Ｆ２がセット状態のときに、フレームメモリ１１ｇの記憶領域Ｂに未処理の画像データが記憶された状態であり、Ｆ２がクリア状態（専用のレジスタに０がセットされた状態）のときに、フレームメモリ１１ｇの記憶領域Ｂに処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは画像データの書き込み中となる。
【００４８】
ステップＳ５０６に移行した場合は、フレームメモリ１１ｇへのデータの書込みを禁止しステップＳ５０２に移行する。
つまり、フレームメモリ１１ｇの記憶領域Ａ及び記憶領域Ｂの両方に未処理の画像データが記憶されている状態であり、この場合は、一方が処理されるまで、ステップＳ５００〜ステップＳ５０６の処理を繰り返し行うことになる。
【００４９】
一方、ステップＳ５０８に移行した場合は、Ｆ２に対応した記憶領域Ｂに、入力された画像データを記憶してステップＳ５１０に移行する。
ステップＳ５１０では、フレームメモリ１１ｇの記憶領域Ｂに対応したフラグＦ２をセットしてステップＳ５００に移行する。
また、ステップＳ５０２において、Ｆ１がクリア状態で、ステップＳ５１２に移行した場合は、Ｆ１に対応した記憶領域Ａに、入力された画像データを記憶してステップＳ５１４に移行する。
【００５０】
ステップＳ５１４では、フレームメモリ１１ｇの記憶領域Ａに対応したフラグＦ１をセットしてステップＳ５００に移行する。
つまり、画像データが入力されると、フレームメモリ１１ｇの記憶領域に対してフラグがセットされているか否かを判定し、フラグのセットされていない方の記憶領域に画像データを記憶する。これにより、一方の記憶領域のフラグがセット状態であっても、もう一方の記憶領域のフラグがセット状態でなければ、画像データを記憶することが可能である。
【００５１】
更に、図５に基づき、画像表示装置１１における非順次走査用画像データ生成部１１ｈによる非順次走査用画像データの生成処理の流れを説明する。図５は、画像表示装置１１における非順次走査用画像データ生成部１１ｈによる非順次走査用画像データの生成処理を示すフローチャートである。
図５に示すように、まずステップＳ６００に移行し、非順次走査用画像データ生成部１１ｈにおいて、フレームメモリ１１ｇの記憶領域Ａに対応したフラグＦ１がセットされたか否かを判定し、セットされたと判定された場合（Ｙｅｓ）はステップＳ６０４に移行し、そうでない場合（Ｎｏ）はステップＳ６０２に移行する。
【００５２】
ステップＳ６０４に移行した場合は、セットされたフラグに対応するフレームメモリ１１ｇの記憶領域から非順次走査の走査線選択順番に従って該当する画像データブロックを読み出しステップＳ６０６に移行する。
ステップＳ６０６では、非順次走査用画像データ生成部１１ｈにおいて、記憶領域から読み出した画像データブロックに走査線番号を付加して非順次走査用画像データブロックを生成しステップＳ６０８に移行する。
【００５３】
ステップＳ６０８では、非順次走査用画像データ生成部１１ｈにおいて、フレームメモリ１１ｇの記憶領域Ｃに対応したフラグＦ３がセットされたか否かを判定し、セットされたと判定された場合（Ｙｅｓ）はステップＳ６１０に移行し、そうでない場合（Ｎｏ）はステップＳ６２０に移行する。
ステップＳ６１０に移行した場合は、非順次走査用画像データ生成部１１ｈにおいて、フレームメモリ１１ｇの記憶領域Ｄに対応したフラグＦ４がセットされたか否かを判定し、セットされたと判定された場合（Ｙｅｓ）はステップＳ６０８に移行し、そうでない場合（Ｎｏ）はステップＳ６１２に移行する。
【００５４】
ステップＳ６１２に移行した場合は、非順次走査用画像データ生成部１１ｈにによって、セットされたフラグＦ４に対応するフレームメモリ１１ｇの記憶領域Ｄに、上記生成された非順次走査用画像データブロックを記憶してステップＳ６１４に移行する。
ステップＳ６１４では、非順次走査用画像データ生成部１１ｈにおいて、セットされたフラグＦ４に対応するフレームメモリ１１ｇの記憶領域Ｄに１画像分の非順次走査用画像データブロックが記憶されたか否かを判定し、記憶されたと判定された場合（Ｙｅｓ）はステップＳ６１６に移行し、そうでない場合（Ｎｏ）はステップＳ６０４に移行する。
【００５５】
ステップＳ６１６に移行した場合は、非順次走査用画像データ生成部１１ｈにおいて、フレームメモリ１１ｇの記憶領域Ｄに対応するフラグＦ４をセットしてステップＳ６１８に移行する。
ステップＳ６１８では、画像データの読み出し元の記憶領域Ａ又はＢのフラグＦ１又はＦ２をクリアしてステップＳ６００に移行する。
【００５６】
一方、ステップＳ６０８においてＦ３がセットされておらずステップＳ６２０に移行した場合は、非順次走査用画像データ生成部１１ｈにによって、セットされたフラグＦ３に対応するフレームメモリ１１ｇの記憶領域Ｃに、上記生成された非順次走査用画像データブロックを記憶してステップＳ６２２に移行する。
ステップＳ６２２では、非順次走査用画像データ生成部１１ｈにおいて、セットされたフラグＦ３に対応するフレームメモリ１１ｇの記憶領域Ｃに１画像分の非順次走査用画像データブロックが記憶されたか否かを判定し、記憶されたと判定された場合（Ｙｅｓ）はステップＳ６２４に移行し、そうでない場合（Ｎｏ）はステップＳ６０４に移行する。
【００５７】
ステップＳ６２４に移行した場合は、非順次走査用画像データ生成部１１ｈにおいて、フレームメモリ１１ｇの記憶領域Ｃに対応するフラグＦ３をセットしてステップＳ６１８に移行する。
つまり、ステップＳ６００〜ステップＳ６２４の処理を行うことで、フレームメモリ１１ｇの記憶領域に対応したフラグがセット状態にある記憶領域から、非順次走査における走査線選択順番に従って該当する画像データブロックを読み出し、更に、当該読み出した画像データブロックに対して、対応する走査線番号を付加して非順次走査用画像データブロックを生成し、この非順次走査用画像データブロックをフラグがクリア状態にある記憶領域Ｃ又はＤに記憶していくことで非順次走査用画像データを生成する。
【００５８】
そして、選択された記憶領域Ａ又はＤから１画像分の画像データブロックの読み出しが終了すると、この記憶領域のフラグがリセットされるので、上記したステップＳ５００〜ステップＳ５１４の処理において、この記憶領域に画像データの書込みが可能となる。つまり、非順次走査用画像データの生成中又は伝送中においては、フラグがセット状態となるので、上記したステップＳ５００〜ステップＳ５１４の処理においては、その記憶領域に対して画像データの書込みを行うことができない。しかし、一方の記憶領域において、非順次走査用画像データの生成又は伝送が行われている間に、フラグがクリアされている他方の記憶領域に対しては、画像データの書込み処理を行うことが可能である。
【００５９】
従って、フレームメモリ１１ｇの記憶領域Ａ及び記憶領域Ｂに対する画像データの書込み処理及び画像データの読み出し処理（伝送処理）は、連続して画像データが送られてきた場合に、それぞれの領域に対して、交互に行われることになる。
更に、図６に基づき、画像表示装置１１における制御部１１ｄによるラインメモリ１１ｅへの非順次走査用画像データブロックの書込み処理の流れを説明する。図６は、画像表示装置１１における制御部１１ｄによるラインメモリ１１ｅへの非順次走査用画像データブロックの書込み処理を示すフローチャートである。
【００６０】
図６に示すように、まずステップＳ７００に移行し、制御部１１ｄにおいて、フレームメモリ１１ｇの記憶領域Ｃに対応したフラグＦ３がセットされた状態か否かを判定し、セットされたと判定された場合（Ｙｅｓ）はステップＳ７０２に移行し、そうでない場合（Ｎｏ）はステップＳ７２２に移行する。
ステップＳ７０２に移行した場合は、セットされたフラグＦ３又はＦ４に対応する記憶領域Ｃ又はＤから非順次走査用画像データブロックを読み出してステップＳ７０４に移行する。
【００６１】
ステップＳ７０４では、制御部１１ｄにおいて、ラインメモリ１１ｅの記憶領域１に対応するフラグＦＡがセットされた状態か否かを判定し、セットされた状態であると判定された場合（Ｙｅｓ）はステップＳ７０６に移行し、そうでない場合（Ｎｏ）はステップＳ７１８に移行する。
ステップＳ７０６に移行した場合は、制御部１１ｄにおいて、ラインメモリ１１ｅの記憶領域２に対応するフラグＦＢがセットされた状態か否かを判定し、セットされた状態であると判定された場合（Ｙｅｓ）はステップＳ７０８に移行し、そうでない場合（Ｎｏ）はステップＳ７１０に移行する。
【００６２】
ステップＳ７０８に移行した場合は、制御部１１ｄにおいて、ラインメモリ１１ｅへのデータの書込みを禁止しステップＳ７０４に移行する。
一方、ステップＳ７１０に移行した場合は、制御部１１ｄは、フラグＦＢの対応したラインメモリ１１ｅの記憶領域２に非順次走査用画像データブロックを書込みステップＳ７１２に移行する。
【００６３】
ステップＳ７１２では、制御部１１ｄは、ラインメモリ１１ｅの記憶領域２に対応するフラグＦＢをセットしてステップＳ７１４に移行する。
ステップＳ７１４では、制御部１１ｄにおいて、１画像分の画像データブロックを読み出したか否かを判定し、読み出したと判定された場合（Ｙｅｓ）はステップＳ７１６に移行し、そうでない場合（Ｎｏ）はステップＳ７０２に移行する。
【００６４】
ステップＳ７１６に移行した場合は、対応する記憶領域Ｃ又はＤのフラグＦ３又はＦ４をクリアしてステップＳ７００に移行する。
また、ステップＳ７０４においてフラグＦＡがセット状態ではなくステップＳ７１８に移行した場合は、制御部１１ｄは、フラグＦＡの対応したラインメモリ１１ｅの記憶領域１に非順次走査用画像データブロックを書込みステップＳ７２０に移行する。
【００６５】
ステップＳ７２０では、制御部１１ｄは、ラインメモリ１１ｅの記憶領域１に対応するフラグＦＡをセットしてステップＳ７１４に移行する。
また、ステップＳ７００において、記憶領域Ｃに対応したフラグＦ３がクリア状態でステップＳ７２２に移行した場合は、制御部１１ｄにおいて、フレームメモリ１１ｇの記憶領域Ｄに対応したフラグＦ４がセットされた状態か否かを判定し、セットされた状態と判定された場合（Ｙｅｓ）はステップＳ７０２に移行し、そうでない場合（Ｎｏ）はステップＳ７００に移行する。
【００６６】
つまり、上記ステップＳ７００〜ステップＳ７２２の処理によって、フレームメモリ１１ｇの記憶領域３又は４のフラグＦ３又はＦ４がセットされているか否かを判定し、フラグがセットされている記憶領域から非順次走査用画像データブロックを読み出し、また、ラインメモリ１１ｅの記憶領域１又は２のフラグＦＡ又はフラグＦＢがセットされているか否かを判定し、フラグがセットされていない記憶領域に前記読み出した非順次走査用画像データブロックの書込みを行い、セットされているラインメモリに対しては書込みを行わない。
【００６７】
更に、図７に基づき、画像表示装置１１における非順次走査による画像の表示処理の流れを説明する。図７は、画像表示装置１１における非順次走査による画像の表示処理を示すフローチャートである。
図７に示すように、まずステップＳ８００に移行し、制御部１１ｄは、ラインメモリ１１ｅの記憶領域１に対応したフラグＦＡがセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ８０２に移行し、そうでない場合（Ｎｏ）はステップＳ８０８に移行する。
【００６８】
ステップＳ８０２に移行した場合は、制御部１１ｄは、ラインメモリ１１ｅの記憶領域１に書込まれた非順次走査用画像データブロックを読み出してステップＳ８０４に移行する。
ステップＳ８０４では、制御部１１ｄは、ラインメモリ１１ｅの記憶領域１に対応するフラグＦＡをクリアしてステップＳ８０６に移行する。
【００６９】
ステップＳ８０６では、制御部１１ｄは、読み出した非順次走査用画像データブロックに基づき、走査線駆動部１１ｂ及びデータ線駆動部１１ｃを制御して、非順次走査による画像の階調表示処理を行いステップＳ８００に移行する。
一方、ステップＳ８０８に移行した場合は、ラインメモリ１１ｅの記憶領域２に対応したフラグＦＢがセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ８１０に移行し、そうでない場合（Ｎｏ）はステップＳ８００に移行する。
【００７０】
ステップＳ８１０に移行した場合は、制御部１１ｄは、ラインメモリ１１ｅの記憶領域２に書込まれた非順次走査用画像データブロックを読み出してステップＳ８１２に移行する。
ステップＳ８１２では、制御部１１ｄは、ラインメモリ１１ｅの記憶領域２に対応するフラグＦＢをクリアしてステップＳ８０６に移行する。
【００７１】
つまり、ステップＳ８００〜ステップＳ８１２の処理を繰り返し行うことで、ラインメモリ１１ｅの記憶領域１又は記憶領域２に対応したフラグＦＡ又はＦＢのいずれかがセット状態にある記憶領域から非順次走査用画像データブロックを読み出し、当該非順次走査用画像データブロックに含まれる走査線番号に基づき走査線駆動部１１ｂを駆動し、データ線駆動部１１ｃを駆動して選択された走査線に対応する画素回路を駆動し、画像の階調表示を行う。
【００７２】
そして、選択された記憶領域からの非順次走査用画像データブロックの読み出し処理が終了すると、この記憶領域のフラグがリセットされるので、上記したステップＳ７００〜ステップＳ７２２の処理において、この記憶領域に非順次走査用画像データブロックの書込みが可能となる。
つまり、非順次走査用画像データブロックが読み出されている間は、フラグがセット状態となるので、上記したステップＳ７００〜ステップＳ７１４の処理においては、その記憶領域に対して非順次走査用画像データブロックの書込み処理を行うことができない。しかし、一方の記憶領域において、非順次走査用画像データブロックの読み出し処理が行われている間に、読み出し処理が終了してフラグがクリアされている他方の記憶領域に対しては、非順次走査用画像データブロックの書込み処理を行うことが可能である。
【００７３】
従って、ラインメモリ１１ｅの記憶領域１及び記憶領域２に対する非順次走査用画像データブロックの書込み処理及び非順次走査用画像データの読み出し処理は、連続して読み出される非順次走査用画像データブロックに対し、それぞれの記憶領域について、交互に行われることになる。
以上、画像データを、画像表示装置１１の非順次走査用画像データ生成部１１ｈによって、予め非順次走査における走査線の選択順番に合わせて並び替えた非順次走査用画像データを生成することが可能である。
【００７４】
また、非順次走査用画像データは、１走査線毎の全画素データから成るデータブロック毎に並び替え、且つ、該当する走査線番号を対応付けるようにしたので、１走査線毎のデータの取り扱いが容易にでき、且つ、選択する走査線番号の決定処理が不要となる。
ここで、図１に示す、画像データ取得部１１ｆは、第１、第３及び第８の発明に記載の画像データ取得手段に対応し、非順次走査用画像データ生成部１１ｈは、第１、第４及び第５の発明に記載の非順次走査用画像データ生成手段に対応し、走査線駆動部１１ｂは、第１、第２、第５、第６及び第１０の発明に記載の走査線駆動回路に対応し、データ線駆動部１１ｃは、第１の発明に記載のデータ線駆動回路に対応する。
【００７５】
なお、上記実施の形態において説明した非順次走査における走査線の選択順番の決定方法は、上記した方法に限らず、別の方法を用いても良い。
また、上記実施の形態において説明した非順次走査の方法は、上記した階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））の比率に応じた数値群を利用するものに限らず、別の方法を用いても良い。
【００７６】
また、上記実施の形態においては、フレームメモリが画像データ４枚分の記憶領域を備えた例を説明したが、これに限らず、記憶領域を３枚分用意して、画像データの記憶に２枚分を利用し、残り１枚分を非順次走査用画像データの生成に利用して、生成された非順次走査用画像データを画像の読み出し元の記憶領域に上書きする構成など、他の構成としても良い。
【００７７】
また、上記実施の形態においては、フレームメモリとラインメモリとを併用しているが、これに限らず、フレームメモリから読み出した非順次走査用画像データブロックを直接データ線駆動回路に伝送するようにして、ラインメモリの無い構成としても良い。
【図面の簡単な説明】
【図１】本発明に係る画像表示装置の構成を示すブロック図である。
【図２】（ａ）は、走査線の選択される様子を示す図であり、（ｂ）は、各走査線における表示データの数え方を示す図である。
【図３】非順次走査用画像データブロックのラインメモリへの伝送形式を示す図である。
【図４】画像表示装置１１における画像データ取得部１１ｆによる画像データの取得処理を示すフローチャートである。
【図５】画像表示装置１１における非順次走査用画像データ生成部１１ｈによる非順次走査用画像データの生成処理を示すフローチャートである。
【図６】画像表示装置１１における制御部１１ｄによるラインメモリ１１ｅへの非順次走査用画像データブロックの書込み処理を示すフローチャートである。
【図７】画像表示装置１１における非順次走査による画像の表示処理を示すフローチャートである。
【符号の説明】
１１…画像表示装置、１１ａ…パネル、１１ｂ…走査線駆動部、１１ｃ…データ線駆動部、１１ｄ…制御部、１１ｅ…ラインメモリ、１１ｆ…画像データ取得部、１１ｇ…フレームメモリ、１１ｈ…非順次走査用画像データ生成部
【図１】
2004294722.tif 000003
【図２】
2004294722.tif 000004
【図３】
2004294722.tif 000005
【図４】
2004294722.tif 000006
【図５】
2004294722.tif 000007
【図６】
2004294722.tif 000008
【図７】
2004294722.tif 000009