(57)【要約】【課題】  通常のＲＣＡ洗浄では、中心線平均粗さで１.０ｎｍ以上の表面粗さが半導体表面に発生してしまい、このことが、（１１０）シリコンを用いたｎ型トランジスタの特性を改善できない原因となっていた。【解決手段】  （１１０）シリコンのような半導体表面をＲａで０.１５ｎｍ以下にすることにより、移動度の高いトランジスタの作製を可能にする。具体的には、ＲＣＡ洗浄後の半導体表面に、ラジカル酸化によって酸化膜を形成した後、この酸化膜を剥離することにより、平坦化された半導体表面が得られた。同様な結果は、湿式酸化によって酸化膜を形成し、エッチバックを繰り返すことによっても得られた。【選択図】  図３
2004200672.tif 000002
【特許請求の範囲】
【請求項１】
所定面方位のシリコン表面を用いて形成された半導体装置において、
その表面ラフネスが、中心線平均粗さＲａで表現すると０．０９ｎｍ以下であることを特徴とする半導体装置。
【請求項２】
請求項１において、前記所定面方位が実質的に（１００）面を含んでいることを特徴とする半導体装置。
【請求項３】
実質的に（１１０）面方位のシリコン表面を用いて形成された半導体装置において、
その表面ラフネスが、中心線平均粗さＲａで表現すると０．１５ｎｍ以下であることを特徴とする半導体装置。
【請求項４】
請求項３において、前記シリコン表面は、中心線平均粗さＲａで０.１１ｎｍ以下であることを特徴とする半導体装置。
【請求項５】
請求項４において、前記シリコン表面は、中心線平均粗さＲａで０.０９ｎｍ以下であることを特徴とする半導体装置。
【請求項６】
請求項５において、前記シリコン表面は、中心線平均粗さＲａで０.０７ｎｍ以下であることを特徴とする半導体装置。
【請求項７】
請求項６において、前記シリコン表面は中心線平均粗さＲａで０.０２ｎｍ以上であることを特徴とする半導体装置。
【請求項８】
請求項３乃至７のいずれかにおいて、前記実質的に（１１０）面方位を有する表面は、（１１０）面、（５５１）面、（３１１）面、（２２１）面、（５５３）面、（３３５）面、（１１２）面、（１１３）面、（１１５）面、（１１７）面、（３３１）面、（２２１）面、（３３２）面、（１１１）面、及び、（３２０）面のいずれかであることを特徴とする半導体装置。
【請求項９】
請求項３乃至７のいずれかにおいて、前記実質的に（１１０）面方位を有する表面は、（１１０）面または（５５１）面であることを特徴とする半導体装置。
【請求項１０】
ソース領域、ドレイン領域、チャネル領域、前記チャネル領域上に形成されたゲート絶縁膜、及び、前記ゲート絶縁膜上にゲート電極を有する電界効果トランジスタにおいて、前記チャネル領域は所定面方位を有するシリコン表面に形成され、前記シリコン表面は０.０９ｎｍ以下の中心線平均粗さＲａを有していることを特徴とする半導体装置。
【請求項１１】
請求項１０において、前記所定面方位は実質的に（１００）面を含んでいることを特徴とする半導体装置。
【請求項１２】
ソース領域、ドレイン領域、チャネル領域、前記チャネル領域上に形成されたゲート絶縁膜、及び、前記ゲート絶縁膜上にゲート電極を有する電界効果トランジスタにおいて、前記チャネル領域は実質的に（１１０）面方位を有するシリコン表面に形成され、前記シリコン表面は０.１５ｎｍ以下の中心線平均粗さＲａを有していることを特徴とする半導体装置。
【請求項１３】
請求項１２において、前記中心線平均粗さＲａは０.１１ｎｍ以下であることを特徴とする半導体装置。
【請求項１４】
請求項１２において、前記中心線平均粗さＲａは０.０７ｎｍ以下であることを特徴とする半導体装置。
【請求項１５】
請求項１２において、前記実質的に（１１０）面方位を有するシリコン表面は、（１１０）面、（５５１）面、（３１１）面、（２２１）面、（５５３）面、（３３５）面、（１１２）面、（１１３）面、（１１５）面、（１１７）面、（３３１）面、（２２１）面、（３３２）面、（１１１）面、及び、（３２０）面のいずれかであることを特徴とする半導体装置。
【請求項１６】
請求項１２において、前記実質的に（１１０）面方位を有する表面は、（１１０）面または（５５１）面であることを特徴とする半導体装置。
【請求項１７】
請求項１０または１２において、前記電界効果トランジスタのゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜の何れか一つ以上を含むことを特徴とする半導体装置。
【請求項１８】
請求項１０または１２において、前記ゲート絶縁膜中には、希ガス元素が含まれていることを特徴とする半導体装置。
【請求項１９】
請求項１０または１２において、前記電界効果トランジスタのゲート絶縁膜は、高比誘電率を有する誘電体膜を含んでいることを特徴とする半導体装置。
【請求項２０】
請求項１９において、前記誘電体膜は、金属珪化物、金属酸化物、及び、金属窒化物からなる群から選択された少なくとも一つを含んでいることを特徴とする半導体装置。
【請求項２１】
請求項２０において、前記金属珪化物は、シリコンと共に、Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｌａ，Ｃｏ，Ｙ，及び、Ａｌからなる群から選ばれた少なくとも一つを含んでいることを特徴とする半導体装置。
【請求項２２】
請求項２０において、前記金属酸化物は、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｙ、Ｎｂ、Ｎａ、Ｃｏ、Ａｌ、Ｚｎ、Ｐｂ、Ｍｇ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｅｒ、Ｓｒ及びＢａから選ばれた少なくとも一つを含んでいることを特徴とする半導体装置。
【請求項２３】
請求項２０において、前記金属窒化物は、Ｎと共に、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｙ、Ｎｂ、Ｎａ、Ｃｏ、Ａｌ、Ｚｎ、Ｐｂ、Ｍｇ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｅｒ、Ｓｒ及びＢａから選ばれる少なくとも一つを含んでいることを特徴とする半導体装置。
【請求項２４】
請求項１０または１２において、前記ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、及び、高比誘電率を有する誘電体膜から選択された膜を組み合わせた構造であることを特徴とする半導体装置。
【請求項２５】
半導体装置を製造する方法において、０.０９ｎｍ以下の中心線平均粗さＲａとなるように、所定面方位を備えたシリコン半導体表面を平坦化する工程を含むことを特徴する半導体装置の製造方法。
【請求項２６】
請求項２５において、前記所定面方位は実質上、（１００）面方位を含んでいることを特徴とする半導体装置の製造方法。
【請求項２７】
半導体装置の製造方法において、実質的に（１１０）面方位を有するシリコン表面を用意し、０．１５ｎｍ以下の所定中心線平均粗さＲａとなるように、前記シリコン表面を平坦化する平坦化工程を含むことを特徴とする半導体装置の製造方法。
【請求項２８】
請求項２５または２７において、前記平坦化工程は、ＯＨ濃度を低下させたＲＣＡ  ＳＣ−１洗浄液を少なくとも用いて前記シリコン表面を洗浄する工程と、酸素ラジカルを含む雰囲気で、前記洗浄されたシリコン表面を酸化することによって、前記洗浄されたシリコン表面に酸化膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２９】
請求項２８において、前記酸化膜はゲート絶縁膜或いはゲート絶縁膜の一部として使用され、前記ゲート絶縁膜上にゲート電極を形成する工程を含んでいることを特徴とする半導体装置の製造方法。
【請求項３０】
半導体装置の製造方法において、所定面方位を有するシリコン表面を用意し、当該シリコン表面を等方性酸化工程により酸化することにより第１の酸化膜を形成し、前記シリコン表面を予め定められた中心線平均粗さＲａまで平坦化し、前記第１の酸化膜を除去する工程ことを特徴とする半導体装置の製造方法。
【請求項３１】
請求項３０において、前記等方性酸化工程及び除去工程は前記予め定められた中心線平均粗さＲａが得られるまで、複数回繰りかえされることを特徴とする半導体装置の製造方法。
【請求項３２】
請求項３０において、更に、前記平坦化されたシリコン表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを含む半導体装置の製造方法。
【請求項３３】
請求項３０において、前記等方性酸化工程は５５０℃以下の温度で、前記シリコン表面をラジカル酸化する工程を含んでいることを特徴とする半導体装置の製造方法。
【請求項３４】
酸素ラジカルを含む雰囲気で、半導体領域の表面に犠牲酸化膜を形成する工程と、前記犠牲酸化膜を除去する工程とを含み、これにより、半導体領域の表面平坦性を向上させることを特徴とする半導体装置の製造方法。
【請求項３５】
チャネル領域及びゲート絶縁膜を含む半導体装置を製造する方法において、酸素ラジカルを含む雰囲気で、半導体表面を犠牲酸化膜を形成する工程と、前記犠牲酸化膜を除去する工程とにより、前記チャネル領域の半導体表面の平坦性を向上させ、当該平坦性を向上させたチャネル領域の半導体表面に、ゲート絶縁膜が形成されることを特徴とする半導体装置の製造方法。
【請求項３６】
請求項２７において、前記実質的な（１１０）面方位は、（１１０）面、（５５１）面、（３１１）面、（２２１）面、（５５３）面、（３３５）面、（１１２）面、（１１３）面、（１１５）面、（１１７）面、（３３１）面、（２２１）面、（３３２）面、（１１１）面、及び、（３２０）面のいずれかであることを特徴とする半導体装置の製造方法。
【請求項３７】
請求項２５または２７において、前記平坦化工程はシリコン表面を大気に曝すことなく行われることを特徴とする半導体装置の製造方法。
【請求項３８】
請求項２８、３０〜３５のいずれかにおいて、前記酸化膜を形成する工程は、Ａｒ，Ｋｒ，Ｘｅの少なくとも一つを含む希ガスと酸素ガスとの混合ガス中に、マイクロ波励起により発生したガスプラズマを使用して行われることを特徴とする半導体装置の製造方法。
【請求項３９】
請求項２５または２７において、前記平坦化工程は、Ａｒ，Ｋｒ，Ｘｅの少なくとも一つを含む希ガスと酸素ガスとの混合ガス中に、マイクロ波励起により発生したガスプラズマを使用してシリコン表面を酸化する工程を含んでいることを特徴とする半導体装置の製造方法。
【請求項４０】
請求項２７において、前記所定中心線平均粗さＲａは０.０９ｎｍ以下であることを特徴とする半導体装置の製造方法。
【請求項４１】
請求項２５または２７において、更に、前記シリコン表面にゲート絶縁膜を形成する工程を含み、当該ゲート絶縁膜を形成する工程は、酸素ラジカルを含む雰囲気でシリコン表面を酸化処理する工程と、窒素ラジカル又はＮＨラジカルを含む雰囲気でシリコン表面を窒化処理する工程との少なくとも一方或いは同時並列処理工程を含むことを特徴とする半導体装置の製造方法。
【請求項４２】
請求項４１において、前記ゲート絶縁膜を形成する工程は、Ａｒ，Ｋｒ．Ｘｅの少なくとも一つから選択された希ガスと、アンモニア、窒素、酸素、ＮＯ，及びＮ２Ｏの少なくとも一つから選択された絶縁膜形成ガスの混合ガスを用意する工程と、
前記混合ガスにマイクロ波励起によりプラズマを発生する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項４３】
請求項２７において、前記平坦化工程は、水蒸気を使用した酸化処理を行うことにより、前記シリコン表面に酸化膜を形成する第１の工程と、
前記酸化膜を厚さ方向に部分的に除去し、前記シリコン表面上に、１０〜１０００オングストロームの厚さの酸化膜を残す第２の工程とを含み、前記第１及び第２の工程を少なくとも一回行った後、ＨＦを含む水溶液で前記酸化膜を完全に除去する第３の工程とを含むことを特徴とする半導体装置の製造方法。
【請求項４４】
請求項２５または２７において、前記シリコン表面を洗浄する洗浄工程を含んでいることを特徴とする半導体装置の製造方法。
【請求項４５】
請求項４４において、前記洗浄工程はＯＨ濃度を低下させたＲＣＡ洗浄処理によって前記シリコン表面を洗浄する工程を含むことを特徴とする半導体装置の製造方法。
【請求項４６】
請求項４４において、前記洗浄工程は７以下のｐＨを有する洗浄液で前記シリコン表面を洗浄する工程を含んでいることを特徴とする半導体装置の製造方法。
【請求項４７】
請求項４４において、前記洗浄工程は、オゾンを含む超純水を用いて前記シリコン表面をリンスする第１の工程と、ＨＦ，溶存酸素を低下させたＨ２Ｏ、及び、界面活性剤を含む洗浄液を用いて、５００ｋＨｚ以上の周波数を有する振動を与えながら、前記シリコン表面を洗浄する第２の工程と、オゾンを含むＨ２Ｏを使用して、前記シリコン表面をリンスする第３の工程と、ＨＦと溶存酸素を低下させたＨ２Ｏとを含む洗浄液を使用して、前記シリコン表面を洗浄して酸化膜を除去する第４の工程と、水素を添加したＨ２Ｏを用いて、前記シリコン表面をリンスする第５の工程とを含むことを特徴とする半導体装置の製造方法。
【請求項４８】
請求項４７において、前記第２及び第４の工程の少なくとも一方における洗浄液に水素が添加されていることを特徴とする半導体装置の製造方法。
【請求項４９】
請求項４４において、ＨＦ及び１００ｐｐｂ以下の溶存酸素を含むＨ２Ｏを含む洗浄液を使用して前記シリコン表面を処理する工程を有することを特徴とする半導体装置の製造方法。
【請求項５０】
請求項４４において、前記洗浄工程はＨＦと、１００ｐｐｂ以下の溶存酸素、０.１ｐｐｍ〜１.６ｐｐｍの水素を含有するＨ２Ｏとを含む洗浄液を用意し、当該洗浄液に５００ｋＨｚ以上の周波数を有する振動を与えることによって洗浄を行うことを特徴とする半導体装置の製造方法。
【請求項５１】
請求項４４において、前記洗浄工程は前記シリコン表面を空気に曝すことなく行われることを特徴とする半導体装置の製造方法。
【請求項５２】
請求項４４において、前記洗浄工程は前記シリコン表面を洗浄液に接触させ、前記洗浄液中のＯＨの発生を抑制しながら、前記洗浄液に超音波を与えることによって行われることを特徴とする半導体装置の製造方法。
【請求項５３】
請求項４４において、前記洗浄工程は、オゾンを含むＨ２Ｏを使用してシリコン表面を洗浄する第１の工程と、ＨＦ、Ｈ２Ｏ、及び、界面活性剤を含む洗浄液に５００ｋＨｚ以上の高周波振動を与えながら洗浄を行う第２の工程と、オゾンを含むＨ２Ｏによって洗浄を行う第３の工程と、ＨＦ及びＨ２Ｏを含む洗浄液を使用して、酸化膜を除去するために洗浄を行う第４の工程と、水素又は重水素を添加されたＨ２Ｏを使用して、５００ｋＨｚ以上の周波数の振動を与えながら、洗浄を行い、シリコン表面を水素又は重水素によって終端する第５の工程とを含むことを特徴とする半導体装置の製造方法。
【請求項５４】
請求項５３において、第２及び第４の工程におけるＨ２Ｏからは酸素が除去され、水素が添加されていることを特徴とする半導体装置の製造方法。
【請求項５５】
請求項５３において、前記第１乃至第５の工程は前記シリコン表面を空気に曝さない状態で行われることを特徴とする半導体装置の製造方法。
【請求項５６】
シリコン表面に、湿式ガスを用いた酸化処理を行い、酸化膜を形成する第１工程と、
前記酸化膜を剥離すること無く、１０Ａ以上１０００Ａ以下の厚さまでエッチバックする第２工程と、
その後、第１工程と第２工程を所望数繰り返し、
最後にＨＦを含む水溶液により酸化膜を剥離することにより、シリコン表面を平坦化することを特徴とする半導体装置の製造方法。
【請求項５７】
オゾンを含有する純水による洗浄を行う第１工程、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと、脱気したＨ２Ｏと、界面活性剤とを含有する洗浄液による洗浄を行う第２工程、オゾンを含有するＨ２Ｏによる洗浄を行う第３工程、酸化膜を除去するためにＨＦと脱気したＨ２Ｏを含有する洗浄液による洗浄を行う第４工程、水素が添加されたＨ２Ｏによる洗浄を行う第５工程とからなる洗浄方法を含むことを特徴とする半導体装置の製造方法。
【請求項５８】
請求項５７に記載された半導体装置の製造方法において、前記第２及び第４工程の脱気したＨ２Ｏは、Ｈ２Ｏを脱気した後に水素を添加することによって形成されたＨ２Ｏであることを特徴とする半導体装置の製造方法。
【請求項５９】
ＨＦと、溶存酸素濃度が１００ｐｐｂ以下のＨ２Ｏとを含有する洗浄液により、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜の少なくとも一つを剥離処理することを特徴とする半導体装置の製造方法。
【請求項６０】
５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと、溶存酸素濃度が１００ｐｐｂ以下のＨ２ＯへＨを添加した洗浄液により、半導体表面を洗浄することを特徴とする半導体装置の製造方法。
【請求項６１】
請求項５７乃至６０のいずれかに記載された半導体装置の製造方法において、半導体装置の洗浄開始から終了まで、処理薬液と半導体装置が空気に触れることが無いような装置中で処理を行うことを特徴とする、半導体装置の製造方法。
【請求項６２】
請求項５７乃至６１のいずれかにおいて、前記シリコン表面は実質的に（１１０）面方位を有していることを特徴とする半導体装置の製造方法。
【請求項６３】
半導体表面の処理方法において、
前記半導体表面を洗浄する工程と、
前記洗浄された半導体表面を平坦化する工程とを有することを特徴とする半導体表面の処理方法。
【請求項６４】
請求項６３において、前記半導体表面は、実質的に（１１０）の面方位を有するシリコン表面であることを特徴とする半導体表面の処理方法。
【請求項６５】
請求項６４において、前記表面を平坦化する工程は、中心線平均粗さ（Ｒａ）で前記半導体表面を０.１５ｎｍより小さくする工程であることを特徴とする半導体表面の処理方法。
【請求項６６】
半導体表面のラフネスを平坦化する半導体表面の処理方法において、
前記半導体表面を湿式酸化によって酸化し、酸化膜を形成する第１の工程と、
前記酸化膜を所定の厚さまでエッチバックする第２の工程とを有し、
更に、前記第１及び第２の工程を少なくとも２回繰り返した後、第２の工程で残された残膜を剥離する工程を含み、これによって、前記半導体表面を平坦化することを特徴とする半導体表面の処理方法。
【請求項６７】
半導体表面の平坦性を維持する半導体表面の処理方法において、
前記半導体表面をオゾンを含有する純水によって洗浄する第１工程、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと、脱気したＨ２Ｏと、界面活性剤とを含有する洗浄液による洗浄を行う第２工程、オゾンを含有するＨ２Ｏによる洗浄を行う第３工程、酸化膜を除去するためにＨＦと脱気したＨ２Ｏを含有する洗浄液による洗浄を行う第４工程、水素が添加されたＨ２Ｏによる洗浄を行う第５工程とを含み、これによって、前記半導体表面の表面の平坦性を維持することを特徴とする半導体表面の処理方法。
【請求項６８】
請求項６７に記載された半導体表面の処理方法において、前記第２及び第４工程の脱気したＨ２Ｏは、Ｈ２Ｏを脱気した後に水素を添加することによって形成されたＨ２Ｏであることを特徴とする半導体表面の処理方法。
【請求項６９】
ＨＦと、溶存酸素濃度が１００ｐｐｂ以下のＨ２Ｏとを含有する洗浄液により、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のいずれか一つを剥離処理することを特徴とする半導体表面の処理方法。
【請求項７０】
５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと、溶存酸素濃度が１００ｐｐｂ以下のＨ２ＯへＨを添加した洗浄液により、半導体表面を洗浄することを特徴とする半導体表面の処理方法。
【請求項７１】
請求項６７乃至７０のいずれかに記載された半導体表面の処理方法において、半導体表面の洗浄開始から終了まで、処理薬液と半導体表面が空気に触れることが無いような装置中で処理を行うことを特徴とする半導体表面の処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、改善された移動度等の特性を有する半導体装置及びその製造方法、並びに、半導体表面の処理方法に関する。
【背景技術】
【０００２】
一般に、この種の半導体装置には、シリコン等の半導体表面にそってソース領域、ドレイン領域、及び、チャネル領域を形成した電界効果トランジスタがある。更に、この電界効果トランジスタは、チャネル領域上に形成されたゲート絶縁膜、及び、ゲート絶縁膜上にゲート電極を有している。良く知られているように、電界効果トランジスタには、ｎ型電界効果トランジスタ（ｎ型トランジスタ）とｐ型電界効果トランジスタ（ｐ型トランジスタ）とがあり、これらｎ型とｐ型トランジスタを含むＬＳＩを作成する場合、表面に（１００）面を有するシリコン（以下、（１００）シリコンと呼ぶ）が使用されるのが普通である。尚、本明細書における面方位の記述として、例えば、（１００）は、（１００）面と等価な面（１００）、（０１０）、（００１）等、全てを総称して表しているものとする。
【０００３】
このように、（１００）シリコンを用いて、ｎ型トランジスタ及びｐ型トランジスタを形成した場合、ｐ型トランジスタの駆動能力、例えば、移動度が、ｎ型トランジスタの約０.３倍程度という低さであることが知られている。このため、通常、ｐ型トランジスタのサイズをｎ型トランジスタのサイズに比較して大きく設計する手法が採用されている。しかしながら、ｐ型トランジスタのサイズをｎ型トランジスタのサイズよりも大きく設計することは、微細化を妨げる要因の一つともなっている。
【０００４】
ここで、図１を参照して、半導体領域にｎ型トランジスタを形成し、集積回路を構成する場合を例にとって、従来の半導体装置の製造方法を説明する。尚、この例は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造のｎ型トランジスタを製造する工程を示している。
【０００５】
まず、図１（ａ）に示すように、ｐ型（１００）シリコン１０１の表面に、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法により素子分離を行い、素子領域１０２が形成される。ここで、シリコンの面方位（１００）には、（１００）面に等価な面（１００）、（０１０）、（００１）が含まれることは前述した通りであり、この場合、（１００）の表面を有するシリコンは、半導体基板、或いは、半導体基板上に形成された半導体層であっても良い。
【０００６】
次に、素子領域１０２に対して、ＮＨ４ＯＨ−Ｈ２Ｏ２−Ｈ２Ｏ（ＳＣ１）及びＨＣｌ−Ｈ２Ｏ２−Ｈ２Ｏ（ＳＣ２）を用いたＲＣＡ洗浄が行われる（図１（ｂ））。ＲＣＡ洗浄の結果、有機物、パーティクル、メタル不純物が全表面から除去され、その後、ゲート絶縁膜（ＳｉＯ２）１０３が形成される（図１（ｃ））。
【０００７】
更に、図１（ｄ）に示すように、シリコン１０１の全面に、閾値電圧を制御するため、ボロンがイオン注入される。イオン注入後、シリコン１０１の全面に、多結晶シリコン膜が堆積され、これをパターニングすることにより、素子領域１０２のゲート絶縁膜１０３上に、多結晶シリコン電極１０５が図１（ｅ）に示すように形成される。
【０００８】
続いて、図１（ｆ）に示すように、リンを低濃度でイオン注入することにより、高電界を緩和するｎ-ソース及びｎ−ドレイン領域１０６が形成される。次に、ＣＶＤ法などにより、ゲート電極１０５を被覆するように、シリコン酸化膜（ＳｉＯ２）を、シリコン１０１の全面に堆積させ、異方性エッチングを行って、ゲート電極１０５の側壁に側壁絶縁膜１０７を形成する（図１（ｇ））。その後、砒素などのｎ型不純物を高濃度にイオン注入してｎ＋ソース及びドレイン領域１０８を形成する（図１（ｈ））。
【０００９】
（１００）シリコンを使用して、図示された方法によりｎ型トランジスタは作成されるが、同様に（１００）シリコン上に作成されるｐ型トランジスタは、前述したように、ｎ型トランジスタに比較して移動度において低いと言う欠点がある。
【００１０】
一方、ｐ型トランジスタの駆動能力を高めるために、表面に（１１０）面を有する（１１０）シリコンを使用することが提唱されている。実際、（１１０）シリコンを使用した場合、ｐ型トランジスタの駆動能力は、（１００）シリコンを使用した場合に比較して、約２.５倍にも上昇することが報告されている。しかしながら、（１１０）シリコンを使用した場合、逆に、ｎ型トランジスタの駆動能力が（１００）シリコンを使用した場合の約０.６倍程度になってしまう。したがって、ｎ型トランジスタの駆動能力の低下を抑えることができれば、（１１０）シリコンは、非常に有用な材料となる。しかしながら、（１１０）シリコンを使用して、ｎ型トランジスタの駆動能力の低下を防止する方法については、未だ提案されていないのが実情である。
【００１１】
また、（１１０）シリコンにも適用できると考えられる装置及び方法が、特願平９−１５７９０号（特表平１０−３３３６２号公報）（特許文献１）及び特開平１１−５７６３６号公報（特許文献２）においてそれぞれ開示されている。しかしながら、特許文献１は、（１００）シリコンのみを用いて行ったものであり、（１１０）シリコンについては、実験はなされていなかったものである。同様に、特許文献２は、（１００）シリコンを用いた場合の実験結果であり、（１１０）シリコンについては、実験は行われていない。
【００１２】
一方、特開平９−５１０９７号公報（特許文献３）は、シリコンと酸化膜との間の界面における電子散乱による界面移動度の劣化を回避できる電界効果トランジスタの製造方法を開示している。しかしながら、特許文献３は（００１）シリコンにおける電子の走行方向とステップの方向とを平行にすることを開示しているだけで、（１１０）シリコンについては検討していない。
【特許文献１】特表平１０−３３３６２号公報
【特許文献２】特開平１１−５７６３６号公報
【特許文献３】特開平９−５１０９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明者等の観察によれば、図１に示されたような方法により、電界効果トランジスタを製造した場合、ＲＣＡ洗浄におけるアルカリ処理時、並びに、純水リンス時等に、素子領域表面が不可避的に粗面化してしまうことが判明した。
【００１４】
一方、電界効果トランジスタにおけるキャリアの移動度は、当該トランジスタの駆動能力を示す指標の―つであり、ｐ型電界効果トランジスタにおいてはホール、ｎ型電界効果トランジスタにおいては電子がそれぞれキャリアとなる。一般的に、電界効果トランジスタの駆動能力を向上させるためには、素子領域の表面の粗さを少なくしてキャリアの移動度を上げる必要がある。
【００１５】
具体的に説明すると、通常のＲＣＡ洗浄を用いた場合、素子領域におけるシリコンの表面ラフネスは、中心線平均粗さＲａで表現すると、Ｒａ＝０．５〜１．５ｎｍ程度の荒れを生じ、その上に、ゲート絶縁膜が形成されることを本発明者等は確認した。ゲート絶縁膜形成にはドライＯ２を用いて形成されるＳｉＯ２膜が―般的であるが、ドライＯ２を用いる酸化の場合、（１１１）ファセット面から酸化種が進入し、優先的に酸化が進むと考えられ、その結果、シリコン表面とゲートＳｉＯ２膜界面の粗さは、更に大きくなることが観測された。
【００１６】
ＲＣＡ洗浄による微小な荒れを有するシリコンを用いて、電界効果トランジスタを作製した場合、当該電界効果トランジスタの駆動能力が低下するのみならず、実際にゲート電極に電圧を加えた場合、突起部に電界集中が生じ、絶縁破壊に至りやすくなる。特に、実質的に（１１０）面方位をその表面に有するシリコンを用いた場合、アルカリ処理時における荒れは激しくなり、このことが、当該実質的（１１０）面方位をその表面に有するシリコンを用いた場合における移動度の低下等を招くことも判明した。
【００１７】
以上、ｎ型電界効果トランジスタを例にとって説明したが、ＴＦＴ、ＣＣＤやＩＧＢＴ等の半導体素子についても、同様なことが言える。
【００１８】
本発明は、このような事情によりなされたものであり、その目的はシリコン表面の粗さを低減させることにより、改善された性能を有する半導体装置を提供することである。
【００１９】
本発明の他の目的は、実質的に（１１０）面方位をその表面に有するシリコンを用いて高い表面平坦性を有し、特性の向上した半導体装置を提供することである。
【００２０】
本発明の別の目的は、実質的に（１１０）面方位をその表面に有するシリコンを使用して、駆動能力の高いｎ型トランジスタを製造する製造方法を提供することである。
【００２１】
本発明の更に他の目的は、半導体領域表面の粗さを小さくすることができる半導体装置の製造方法を提供することである。
【００２２】
本発明の他の目的は、洗浄によって生じる半導体領域表面の粗さを維持又は平坦化することができる半導体表面の処理方法を提供することである。
【課題を解決するための手段】
【００２３】
本発明は、実質的に（１１０）面方位をその表面に有するシリコンの表面ラフネスを、中心線平均粗さＲａで、Ｒａ＝０．１５ｎｍ以下とすることで、半導体装置におけるキャリア電子の散乱を低く抑え、半導体装置のキャリア電子駆動能力を向上させることに特徴がある。半導体装置のキャリア電子移動度は、半導体領域表面のラフネスと密接な関係を持ち、特に、実質的に（１１０）面方位をその表面に有するシリコンでは、Ｒａを小さくするに従い、キャリア電子の移動度を向上させることが可能となる。
【００２４】
ここで、実質的な（１１０）面方位とは、結晶学的に見て、（１１０）面方位とほぼ等価な方向を向いている面であり、（５５１）面、（３１１）面、（２２１）面、（５５３）面、（３３５）面、（１１２）面、（１１３）面、（１１５）面、（１１７）面などを含んでいる。
【００２５】
Ｋａｚｕｏ  Ｓａｔｏ等によれば、”Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  ７３（１９９９）” （Ｐ１２２―１３０）に掲載された論文のＦｉｇ．２に、（１１０）面をアルカリエツチング処理した場合、＜−１１０＞方向に筋が走る表面形状となることが示されている。このように、（１１０）面と同様な表面形状が得られる領域として、＜１００＞方向に０〜１２°までオフさせた面、例えば、８°オフの（５５１）面などが当てはまる。＜−１１０＞方向へは１°オフさせた面までは、同様な表面形状が得られる。したがって、当該論文のＦｉｇ．２に示された（１１０）面と同じ表面ラフネス挙動を示す面方位は、実質的に（１１０）面方位に含まれる。
【００２６】
更に、Ｔ．Ｓａｔｏ等は、Ｐｈｙｓ．Ｒｅｖ．，Ｂ４，１９５０（１９７１）において、（１１０）面と同様なキャリア電子移動度が得られる面を報告している。この報告によれば、＜−１１０＞方向に電子を流した場合、＜−１１０＞方向へ０〜３５°オフさせた面、例えば（３３１）面、（２２１）面、（３３２）面、（１１１）面などを用いても（１１０）面と同様の電子移動挙動を得ることが出来る。また、＜１１０＞方向へ０〜１２°オフさせた面、例えば（３２０）面を用いても（１１０）面と同様の挙動を得ることが出来る。したがって、上記した面やその近傍面も、本明細書で言う実質的（１１０）面に含まれる。
【００２７】
上記した点を前提として、以下本発明の特徴を列挙する。まず、本発明の半導体装置は、実質的に（１１０）面方位をその表面に有するシリコンに半導体素子が形成された半導体装置において、その表面ラフネスが、中心線平均粗さＲａで表現すると０．１５ｎｍ以下、好ましくは０.１１ｎｍ以下であることを特徴としている。更に、前記Ｒａは０．０９ｎｍ以下が望ましく、０．０７ｎｍ以下が更に好ましい。この場合、半導体装置は、ＭＯＳトランジスタによって特徴付けられる電界効果トランジスタであっても良い。前記電界効果トランジスタのゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜の何れか一つ以上を含む膜であっても良いし、前記電界効果トランジスタのゲート絶縁膜中には、希ガス元素を含んでも良い。
【００２８】
前記電界効果トランジスタのゲート絶縁膜には、
Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｌａ、Ｃｏ、Ｙ及びＡｌの一つ又は何れかの元素を組み合わせた金属珪化物、
Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｙ、Ｎｂ、Ｎａ、Ｃｏ、Ａｌ、Ｚｎ、Ｐｂ、Ｍｇ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｅｒ、Ｓｒ及びＢａから選ばれる一つ又は何れかの元素を組み合わせた金属酸化物、
Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｙ、Ｎｂ、Ｎａ、Ｃｏ、Ａｌ、Ｚｎ、Ｐｂ、Ｍｇ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｅｒ、Ｓｒ及びＢａから選ばれる一つ又は何れかの元素を組み合わせた金属窒化物、
あるいは、
Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｙ、Ｎｂ、Ｎａ、Ｃｏ、Ａｌ、Ｚｎ、Ｐｂ、Ｍｇ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｅｒ、Ｓｒ及びＢａから一つ又は何れかの元素を組み合わせた金属酸窒化物
を含んだ高誘電膜で形成しても良い。
【００２９】
前記電界効果トランジスタのゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、または高誘電膜、これら何れかの膜を組み合わせた構造であっても良い。
【００３０】
本発明の一態様によれば、ＯＨ濃度を低下させたＲＣＡ  ＳＣ−１洗浄液を用いてシリコン表面を洗浄する工程と、酸素ラジカルを含む雰囲気で、前記洗浄されたシリコン表面を酸化することによって、前記洗浄されたシリコン表面に酸化膜を形成する工程とを含み、これらによって、シリコン表面を平坦化することを特徴とする半導体装置の製造方法が得られる。この場合、酸化膜はゲート絶縁膜として利用されても良い。
【００３１】
更に、本発明の別の態様によれば、ＯＨ濃度を低下させたＲＣＡ  ＳＣ−１洗浄液を用いてシリコン表面を洗浄する工程と、酸素ラジカルを含む雰囲気で、半導体領域の表面に犠牲酸化膜を形成する工程と、前記犠牲酸化膜を剥離する工程とを含み、これによって、半導体領域の表面平坦性を向上させることができる半導体装置に製造方法が得られる。前記ラジカル酸素を含む雰囲気は、マイクロ波励起により発生させられた希ガスと酸素ガスの混合ガスプラズマを用いて実現しても良い。
【００３２】
本発明の別の態様に係る電界効果トランジスタの製造方法は、チャネル領域を形成するにあたり、チャネル領域の半導体表面の平坦性を向上させるため、酸素ラジカルを含む雰囲気で半導体表面に犠牲酸化膜を形成する工程と、前記犠牲酸化膜を剥離する工程と、チャネル領域の半導体表面にゲート絶縁膜を形成する工程とを有することを特徴としている。前記ラジカル酸素を含む雰囲気は、マイクロ波励起により発生させられた希ガスと酸素ガスの混合ガスプラズマを用いて実現しても良い。前記希ガスは、クリプトン、アルゴン、又はキセノンの一つ又は複数であっても良い。前記ゲート絶縁膜は、ラジカル酸素、ラジカル窒素の少なくとも一つを含む雰囲気中において、半導体表面を酸化処理、窒化処理の何れか乃至は同時並行処理を含むことで形成しても良い。前記ゲート絶縁膜は、マイクロ波励起により発生させられた希ガスと絶縁膜形成ガスの混合ガスプラズマを用いて形成しても良い。
【００３３】
前記希ガスはクリプトンまたはアルゴンであり、絶縁膜形成ガスはアンモニア、窒素、酸素の何れか乃至はそれらの混合ガスであっても良い。
【００３４】
本発明の他の態様に係る半導体装置の製造方法又は半導体表面の処理方法は、シリコン表面に湿式ガスを用いた酸化処理を行う第１工程と、酸化膜を剥離すること無く１０Ａ以上１０００Ａ以下までエッチバックする第２の工程と、その後、第１工程と第２の工程を所望数繰り返し、最後にＨＦを含む水溶液により酸化膜を剥離することにより、シリコン表面を平坦化することを特徴としている。
【００３５】
本発明の別の態様による半導体装置の製造方法又は半導体表面処理方法は、ｐＨが７以下の非アルカリ性の液体のみで半導体を処理または半導体表面の洗浄を行うことを含んでいる。
【００３６】
前記洗浄方法は、超音波洗浄をＯＨの発生を抑制しつつ行っても良い。
【００３７】
前記ＯＨの発生の抑制は、Ｈ２を添加することによって行っても良い。
【００３８】
本発明の別の態様に係る半導体装置の製造方法又は半導体表面の処理方法は、オゾンを含有する純水による洗浄を行う第１工程、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと、脱気したＨ２Ｏと、界面活性剤とを含有する洗浄液による洗浄を行う第２工程、オゾンを含有するＨ２Ｏによる戦場をおこなう第３工程、酸化膜を除去するためにＨＦと脱気したＨ２Ｏを含有する洗浄液による洗浄を行う第４工程、水素が添加されたＨ２Ｏによる洗浄を行う第５工程、からなる洗浄方法を含んでいる。
【００３９】
前記第２、第４工程の脱気したＨ２Ｏは、Ｈ２Ｏを脱気した後に水素を添加したＨ２Ｏを用いても良い。
【００４０】
前記洗浄方法は、洗浄開始から終了まで、処理薬液と半導体装置が空気に触れることが無くても良い。
【００４１】
本発明の更に他の態様に係る半導体装置の製造方法、又は、半導体表面の処理方法は、ＨＦと、溶存酸素濃度が１００ｐｐｂ以下のＨ２Ｏとを含有する洗浄液により、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜の剥離処理を行うことを特徴としている。
【００４２】
前記剥離処理は、剥離開始から終了まで、処理薬液と半導体装置が空気に触れることが無くても良い。
【００４３】
本発明の別の態様に係る半導体装置の製造方法、又は、半導体表面の処理方法は、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと、溶存酸素濃度が１００ｐｐｂ以下のＨ２ＯへＨを添加した洗浄液により、半導体表面を洗浄することを特徴としている。
【００４４】
前記洗浄処理は、洗浄開始から終了まで、処理薬液と半導体装置が空気に触れることが無くても良い。
【００４５】
前述した説明は実質的に（１１０）面方位を有するシリコン表面について説明したが、本発明に係るシリコン表面の平坦化方法は実質的に（１１０）面方位を有するシリコン表面に限定されることなく、実質的に（１００）面方位を有するシリコン表面に適用しても、当該シリコン表面を中心線平均粗さＲａで０.０９ｎｍ以下まで平坦化することができる。
【発明の効果】
【００４６】
本発明によれば、ラジカル酸素を含む雰囲気で平坦化処理を行なうことで、シリコン表面の平坦性を、従来のＲＣＡ洗浄によって得られる１．０ｎｍ程度の表面ラフネス（Ｒａ）を０．０５ｎｍまで低下させることが出来たし、０.０２ｎｍまでも充分可能である。この結果、実質的に（１１０）面方位をその表面に有するシリコンにおいて、そのキヤリア電子移動度を、従来技術より１．６倍向上させることが出来、（１００）面方位における移動度と同等以上にすることが出来る。さらに、シリコン表面とゲート絶縁膜界面が原子的に平坦であることから、ゲート綺縁膜の信頼性も向上する。尚、本発明に係る平坦化方法を使用すれば、（１００）面方位を有するシリコン表面の中心線平均粗さＲａを０.０９ｎｍ以下にすることもでき、これによって、（１００）シリコン表面に形成された半導体装置の特性をも改善できる。
【発明を実施するための最良の形態】
【００４７】
本発明の原理：
以下では、（１１０）シリコンを使用して電界効果トランジスタを構成した場合について説明する。まず、（１１０）シリコン表面におけるキャリア電子の移動度を、律速する要因（律速要因）について説明すると、移動度の律速要因として、通常、（１）不純物散乱μｃｏ、（２）ホノン散乱μｐｈ、（３）表面ラフネス散乱μｓｒの３つの要因が挙げられる。更に、観測される移動度μは、３つの要因の足し合わせとなっており、Ｍａｔｔｅｒｓｏｎの法則で与えられ、次式によってあらわされることが知られている。
【００４８】
2004200672.tif 000003
【００４９】
上記した３つの律速要因の中で、（１１０）面における電子キャリアが、シリコン表面のラフネス（即ち、表面ラフネス散乱μｓｒ）に大きく影響を受けることが判明した。実際に、極低温にて移動度と実効電界との関係を調べると、不純物散乱μｃｏ及びホノン散乱μｐｈを実質的に無視することができ、表面ラフネス散乱μｓｒによる影響だけを抽出することが出来る。そこで、７７ｋにて移動度と実効電界との関係を調べた結果、（１１０）面は、（１００）面よりも、界面ラフネスが移動度に与える影響が大きいことが分かった。
【００５０】
更に、図２を参照すると、中心線平均組さＲａと界面ラフネススペクトルとの関係を、シミュレーションにより調べた結果が示されている。従来手法を用いて実際に実現可能なＲａが約０.４ｎｍであることを考慮すると、図２に示された中心線平均組さＲａと界面ラフネススペクトルとの関係は、従来手法による限界より小さいＲａ領域における関係であることが分かる。ここで、界面ラフネススペクトルとは、物理的に測定などで求められるラフネスではなく、実際にキャリアが感じているラフネスであり、以下の式のように定義する。
【００５１】
2004200672.tif 000004
【００５２】
ここで、△は、界面ラフネスの中心線平均粗さＲａ、Λは、界面ラフネスの平均周期であり、更に、ｑは、キャリアの界面への入射波数ベクトルｋと反射波数ベクトルｋ’との差（即ち、ｑ＝ｋ−ｋ’）である。
【００５３】
図２に示すように、（１００）面では、Ｒａの変化に対して、界面スペクトルの変化は無視できるほど小さい。それに対して、（１１０）面の場合、Ｒａ低下に従い、ラフネススペクトルは低下し、キャリアの移動度が上昇することが分かる。更に、図２からも明らかな通り、Ｒａを０.０７ｎｍ以下にすることで、（１００）シリコンにおける電子移動度と同等レベルまで、（１１０）シリコンにおける移動度が向上することがシミュレーションにより推測できる。
【００５４】
そこで、本発明の趣旨は（１１０）シリコン表面のＲａを従来の限界である０.４ｎｍ以下、特に、０.１５ｎｍ以下、好ましくは、０．０７ｎｍ以下まで平坦化できる手法及び平坦化されたシリコンを用いて形成された半導体装置を得ることにある。
【００５５】
第１の実施形態：
図３を参照して、本発明の第１の実施形態に係る半導体装置の製造方法を説明する。
【００５６】
まず、図３（ａ）に示すように、ｐ型（１１０）シリコン３０１を用意し、その表面に、例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法により素子分離を行い、ソースドレイン及びチャネル領域を含む素子領域３０２を形成する。
【００５７】
次に、素子領域３０２に対し、有機物、パーティクル、メタル汚染除去の為、ＲＣＡ洗浄を施す（図３（ｂ））。また、本発明にように、微細な粗さ（ラフネス）が問題となるようなラフネス領域では、ＲＣＡ洗浄の一工程であるＳＣ１洗浄時におけるラフネスの増加をも考慮しておく必要があることが分かった。実際、ＲＣＡ洗浄の一工程であるＳＣ１洗浄時に、ＯＨ濃度によってシリコン表面がエッチングされ、当該エッチングによりラフネスが増加することが確認された。
【００５８】
このことを考慮して、この実施形態では、ＯＨ濃度が低いＳＣ１洗浄処理を施す。典型的な従来のＳＣ１処理では、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５の薬液が使用される。しかしながら、本発明の第１の実施形態では、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝０．０５：１：５と、従来のＳＣ１処理に比較してＯＨ濃度を下げている。
【００５９】
尚、シリコン結晶中において、ＣＯＰ（Ｃｒｙｓｔａｌ  Ｏｒｉｇｉｎａｔｅｄ  Ｐａｒｔｉｃｌｅ）等の欠陥密度が高い場合、ＳＣ１処理時に表面ラフネスの増加が加速することも観測された。更に、欠陥が原因で、ＳＣ１処理後にマイクロピットが表面に形成され、酸化膜耐圧の劣化も誘発することが判明した。特に、ＣＺウェハを用いた場合、ＣＯＰ密度が高いことが知られている。
【００６０】
従って、ＳＣ１洗浄時における表面ラフネスの増加を抑制するには、好ましくは、シリコン表面に水素アニール処理、または、アルゴンアニール処理等を施し、残留酸素のレベルを、５Ｅ１６／ｃｍ３程度まで低下させたシリコンを用いるか、さらにはＳｉエピタキシャル成長を表面に施したシリコンウェハを用いるのが良い。本実施形態では、Ｓｉエピタキシャル成長を表面に施したシリコンウェハを用いた。
【００６１】
このように、前記低ＯＨ濃度のＳＣ１工程を用いた場合、シリコン表面は、０．１５ｎｍ程度の中心線平均粗さＲａを有していた。この程度の表面粗さを有するシリコンを用いてｎ型トランジスタを作製した場合、従来のｎ型トランジスタに比較して改善された移動度を有するｎ型トランジスタを得ることができる。しかしながら、図２からも明らかな通り、（１１０）シリコンを使用した場合、この程度のＲａでは、（１００）シリコンを使用した場合と同等の移動度は達成できない。
【００６２】
そこで、この実施形態では、表面粗さを更に平坦化するために、図３（ｃ）に示すように、素子領域のシリコン表面の平坦化処理として、ラジカル酸素を含む雰囲気中において、素子領域表面を酸化し、酸化膜３０３を形成する。このラジカル酸素雰囲気で酸化膜３０３を形成することによって、当該酸化膜３０３の表面は酸化膜３０３の形成前に比較して平坦化されることが確認された。また、ラジカル酸素雰囲気における酸化では、等方性酸化が行われていることも判明した。
【００６３】
ここで、図３（ｃ）で使用したラジカル酸化ついて、図４を参照して具体的に説明する。
【００６４】
図４には、本発明のラジカル酸化処理を行うために使用したラジアルラインスロットアンテナを用いた装置の一例が示されている。図示された装置は、特許願９―１３３４２２（特表平１０−３３３６２号公報参照）に開示されたプラズマ装置と実質的に同等の構成を備え、本発明では、当該装置を用いて、シリコン酸化膜は次のようにして形成される。
【００６５】
図４において、真空チャンバー４０１は、まず、真空状態にされ、続いて、シャワープレート４０２からＫｒガス、Ｏ２ガスを導入し、処理室内の圧力を１Ｔｏｒｒ程度に設定する。一方、（１１０）面方位のシリコン４０３が加熱機構を持つ試料台４０４に置かれ、試料の温度が４００℃程度になるように設定されている。この温度設定を２００〜５５０℃の範囲内で変化させても、以下に述べる結果と殆ど同様の結果が得られる。
【００６６】
同軸導波管４０５から、ラジアルラインスロットアンテナ４０６、誘電体板４０７を通して、処理窒内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成する。また、供給するマイクロ波の周波数は、９００ＭＨｚ以上１０ＧＨｚ以下の範囲であれば以下に述べる結果はほとんど同様のものと成る。シャワープレート４０２とシリコン４０３の間隔は、本実施例では６ｃｍにしている。この間隔は狭い方がより高速な酸化が可能となる。本実施形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて酸化した例を示したが、他の方法を用いてマイクロ波を処理室内に導入しても良い。
【００６７】
ラジカル酸素を含む雰囲気中でシリコン表面を酸化する場合、シリコン表面の突起部分への酸化種の付着確率が高い効果と、さらには、ラジカルが突起部に当ると、突起部が負に帯電し、Ｏ＋やＯ２＋等の酸素イオンを引き寄せ易くなる効果が相乗し、突起部分が優先的に酸化され、結果として、シリコン表面には、平坦化されたシリコン酸化膜が形成されるものと推測される。
【００６８】
図５には、ドライ酸化をシリコン表面に施した場合と、ラジカル酸素を含む雰囲気中で酸化を施した場合で、酸化前後における表面平坦変化の様子が示されている。ここで、イニシャルは、前記低ＯＨ濃度のＳＣ１工程を行った後の中心線平均粗さＲａが示されており、図からも明らかな通り、Ｒａは０.１４〜０.１６の範囲にある。
【００６９】
このようなシリコン表面に、ドライ酸化により、シリコン酸化膜を形成した場合、Ｒａは０.１７〜０.１９ｎｍとの間に変化している。一方、本発明のように、ラジカル酸化によりシリコン酸化膜を形成した場合、その表面のＲａは０.０７ｎｍよりも小さくなっている。このように、ドライ酸化の場合は、酸化によりラフネスが増加しているのに対し、ラジカル酸化を施すことにより、平坦性が向上していることが分かる。即ち、ラジカル酸化によって形成されたシリコン酸化膜の表面及び当該シリコン酸化膜を剥離した後のシリコン表面はラジカル酸化前のシリコン表面よりも平坦化されていることが判明した。このように、低ＯＨ濃度でＲＣＡ  ＳＣ１洗浄工程により洗浄されたシリコン表面に、ラジカル酸化によって酸化膜（シリコン酸化膜）を形成すると、図５からも明らかな通り、シリコン酸化膜は中心線平均粗さＲａを０.０６ｎｍまで平坦化することができる。換言すれば、ラジカル酸化のように等方性酸化を行うことによって、シリコン酸化膜の表面を平坦化できる。したがって、平坦化された酸化膜は除去、剥離することなく、そのまま、ゲート絶縁膜或いはゲート絶縁膜の一部として使用することもできる。
【００７０】
図５に示された酸化後のラフネスは、酸化膜をＨＦとＨＣｌ混合液（体積比率、ＨＦ：ＨＣｌ＝１．１９）に１分間浸して剥離した後のものである。尚、エッチングにＨＦとＨＣＩの混合液を用いたのは、なるべく低ＯＨイオン濃度の薬液を用いることにより、絶縁膜剥離時におけるシリコン表面のエッチングを抑制し、シリコンとゲート絶縁膜界面の状況を正確に把握する為である。酸化後のラフネスを測定する前に、（１１０）シリコンを、ＨＦとＨＣｌの混合液に１０分以上浸潰した後、浸漬前後でのＲａの変化を調べた。この結果、浸漬前後において、（１１０）シリコンにＲａの変化が認められず、シリコンのエッチングは生じないことが確認できた。このことにより、本評価手法の妥当性が確認出来た。以降、絶縁膜下のシリコン表面のラフネス値は、前記ＨＦとＨＣｌの混合液に１分間浸して絶縁膜を剥離した後に評価した値とする。
【００７１】
前述したように、ラジカル酸化を施した場合、表面の平坦性を向上させることができる。本ラジカル酸化処理を用いたシリコン表面の平坦化は、シリコン面方位や適応される半導体素子に限定されること無く、他の半導体素子にも応用が可能な技術である。
【００７２】
図３（ｄ）に示すように、前述した酸化膜３０３の形成（図３（ｃ））後、当該酸化膜３０３の剥離が行われる。本実施形態では、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を使用して、酸化膜３０３を剥離した。
【００７３】
次に、図３（ｅ）に示すように、ラジカル酸素を含む雰囲気中で素子領域のシリコン表面を酸化し、５ｎｍのゲート絶縁膜（ＳｉＯ２）３０４を形成する。この状態で、シリコンを、ＨＦ：ＨＣＩ＝１：１９の体積比で混合したｐＨが１以下の薬液に１分間浸漬を用いて、ゲート絶縁膜を剥離し、シリコン表面とゲート絶緑眼の界面ラフネスを評価したところ、中心線平均粗さＲａで、０．０６ｎｍが達成できた。前述したように、酸化膜３０３をそのまま残して、酸化膜３０３をゲート酸化膜３０４として利用しても同様に、０.０６ｎｍ以下の中心線平均粗さＲａを有するゲート絶縁膜３０４を形成することができる。
【００７４】
尚、本発明において形成されるシリコン酸化膜は、少なくともシリコンと接する部分に存在すればよく、その上層に異種の材料、アルカリ土類金属、希土類金属、遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどが１層以上積層形成された絶縁膜を用いても良い。また、本発明において形成されるシリコン酸化膜の代わりに、アルカリ土類金属、希土類金属、遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどの単層または積層構造を用いても良い。更には、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜の何れか一つ以上を含む膜を用いても良い。ここで、本発明においてゲート絶縁膜として使用できる高誘電膜を構成する材料を例示すると、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｌａ、Ｃｏ、Ｙ及びＡｌの一つ又は何れかの元素を組み合わせた金属シリケート、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｙ、Ｎｂ、Ｎａ、Ｃｏ、Ａｌ、Ｚｎ、Ｐｂ、Ｍｇ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｅｒ、Ｓｒ及びＢａから選ばれる一つ又は何れかの元素を組み合わせた金属酸化物、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｙ、Ｎｂ、Ｎａ、Ｃｏ、Ａｌ、Ｚｎ、Ｐｂ、Ｍｇ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｅｒ、Ｓｒ及びＢａから選ばれる一つ又は何れかの元素を組み合わせた金属窒化物、あるいは、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｙ、Ｎｂ、Ｎａ、Ｃｏ、Ａｌ、Ｚｎ、Ｐｂ、Ｍｇ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｅｒ、Ｓｒ及びＢａから一つ又は何れかの元素を組み合わせた金属酸窒化物が含まれる。
【００７５】
図３（ｆ）に戻ると、シリコン３０１の全面に、閾値電圧を制御するため、ボロンがイオン注入される。ボロンのイオン注入後、シリコン３０１の全面に、多結晶シリコン膜を堆積させ、これをパターニングして素子領域３０２のゲート絶縁膜３０４上に、多結晶シリコン電極（ゲート電極）３０５を形成する（図３（ｇ））。
【００７６】
次に、リンを低濃度でイオン注入して高電界を緩和するｎ−ソース及びｎ−ドレイン領域３０６を形成する（図３（ｈ））。
【００７７】
次に、ＣＶＤ法などにより、ゲート電極３０５を被覆するように、シリコン酸化膜（ＳｉＯ２）を、シリコン３０１の全面に堆積させた後、異方性エッチングを行って、ゲート電極３０５の側壁に側壁絶縁膜３０７を形成する（図３（ｉ））。
【００７８】
その後、などのｎ型不純物を高濃度にイオン注入してｎ＋ソース及びｎ＋ドレイン領域３０８を形成し、ｎ型トランジスタが得られた（図３（ｊ））。
【００７９】
次に、図３（ｂ）に示されたＲＣＡ洗浄後におけるＲａと移動度との関係を検討した。ここでは、ＲＣＡ洗浄工程のＳＣ１洗浄時のアンモニア濃度を変化させることにより、シリコン表面の中心線平均粗さＲａを、０．０５〜０．１８ｎｍと変化させ、その際における移動度のラフネス散乱成分の変化を調べた。
【００８０】
図６には、その結果が図６に示されている。図６より、Ｒａが低下するに従い、移動度は向上することが分かる。前記した低ＯＨ濃度のＳＣ１工程を用いた場合、Ｒａは０．１５ｎｍ程度であり、それが洗浄によって達成できる平坦限界と言える。これ対して、本発明の第１の実施形態のように、ラジカル酸化により酸化膜を形成し、それを剥離する工程を入れることで、Ｒａを０．０５ｎｍまで平坦化が達成出来た。
【００８１】
図６に示された（１１０）シリコンのＲａと移動度との関係からも明らかなように、Ｒａを０．１５ｎｍ以下とすることで、電子移動度の向上現象を確認出来た。また、Ｒａを０．０９ｎｍ以下にすると、急激に移動度が増加することが分かった。０．０９ｎｍは急激な移動度上昇が起こり始める変曲点と言える。更に、Ｒａを０．０７ｎｍまで平坦化することで、（１００）表面で得られるキャリア電子移動度と同等の移動度が得られ、移動度は０.０５ｎｍ以下まで改善されることが予測できる。
【００８２】
以上は、洗浄後、前記ラジカル酸化を行うことにより、非常に平坦な面を得ることが出来たことで、初めて得ることが出来た知見である。
【００８３】
図６からも明らかな通り、第１の実施形態では、Ｒａ＝０．０５ｎｍを達成できており、従来技術と比較し、ｎ型トランジスタの移動度を、１．６倍向上させることが実現できた。
【００８４】
さらに従来技術より、シリコン表面とゲート絶縁膜との界面が平坦であることから、ゲート絶縁膜の信頼性も向上させることが出来る。
【００８５】
以上の（１１０）シリコン表面におけるキャリア電子移動度の向上については、電界効果トランジスタのみならず、広く、ＴＦＴ、ＣＣＤやＩＧＢＴ等の半導体素子についても、容易に応用が可能である。
【００８６】
第２の実施形態：
次に、図７を参照して、第２の実施形態に係る半導体装置の製造方法を説明する。
【００８７】
第１の実施形態では、表面にＳｉエピタキシャル成長処理を施した（１１０）シリコン面を用いたが、第２の実施形態では、表面にＳｉエピタキシヤル成長処理を施した（１１０）シリコン面を、＜１００＞方向へ８°オフさせたシリコン面を用い、更に、シリコン酸窒化膜を用いた場合について述べる。尚、前述の８°オフさせた面は、（５５１）シリコン面と言い換えることができ、且つ、当該（５５１）シリコン面も実質的に（１１０）シリコン面に含まれている。
【００８８】
図７（ａ）に示すように、ｐ型（５５１）シリコン７０１の表面に、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法により素子分離が施され、ソースドレイン及びチャネル領域を含む素子領域７０２が形成される。
【００８９】
次に、図７（ｂ）に示すように、素子領域７０２に対し、有機物、パーティクル、メタル汚染除去の為、ＲＣＡ洗浄が施される。尚、第１の実施形態と同様に、ＳＣ１時におけるラフネス増加を抑制するために、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝０．０５：１：５と、ＯＨ濃度を下げた薬液を使用した。
【００９０】
その後、図７（ｃ）及び（ｄ）のように、素子領域のシリコン表面の平坦化処理として、３００℃〜５００℃のラジカル酸素を含む雰囲気中で、素子領域表面に犠牲酸化膜７０３を形成し、更に、前記犠牲酸化膜を剥離する。本実施形態では、犠牲酸化膜剥離に、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を使用した。その時点での表面状況を観察すると、図８に示すように、（１１０）面が表面に現れたテラスと、＜−１１０＞方向に沿ったステップにより、自己整合的に、階段状の形状が現れる。ステップの高さは０．１７〜０．３５ｎｍ程度、中心線平均粗さＲａで０．０４ｎｍ程度が好ましい。尚、犠牲酸化膜は必ずしも剥離される必要はないことは前述した通りである。
【００９１】
次に、図７（ｅ）に示すように、ラジカル酸素を含む雰囲気で素子領域のシリコン表面を酸化し、ゲート絶縁膜（酸窒化膜）７０４を形成する。この状態で、ゲート絶縁膜を、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液に浸漬して剥離し、シリコン表面とゲート絶縁膜の界面ラフネスを評価したところ、中心線平均粗さＲａで、０．０５ｎｍが達成できた。尚、比較の為に、ラジカル犠牲酸化処理を行わなかったシリコン表面の中心線平均粗さＲａを調べたところ、０．１５ｎｍであった。
【００９２】
本発明の電界効果トランジスタのゲートシリコン酸窒化膜は、第１の実施形態と同様に、ラジアルラインスロットアンテナを用いたマイクロ波励起プラズマ処置（図４）を使用することによって形成できる。具体的には、シリコン酸窒化膜は次のようにして形成される。まず、図４に示された真空チャンバー４０１内を真空にし、シャワープレート４０２からＫｒガス、Ｏ２ガス、ＮＨ３ガスを導入し、処理室内の圧力を１  Ｔｏｒｒ程度に設定する。一方、加熱機構を持つ試料台４０４には、（１１０）面方位のシリコン４０３を置き、試料の温度が４００℃程度になるように設定する。この温度設定は２００〜５５０℃の範囲内で以下に述べる結果はほとんど同様のものとなる。
【００９３】
この状態で、同軸導波管４０５から、ラジアルラインスロットアンテナ４０６、誘電体板４０７を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成する。シャワープレート４０２とシリコン４０３の間隔は、本実施形態では６ｃｍにしている。本実施形態の説明は、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて酸化した例を示したが、他の方法を用いてマイクロ波を処理室内に導入しても良い。
【００９４】
本発明のシリコン酸窒化膜形成においては、水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン酸窒化膜中及び界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果、シリコン酸窒化膜及び界面の電子トラップが無くなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本発明の酸窒化膜に存在することは、それぞれＦ１１Ｒ、ＸＰＳを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコンとシリコン酸窒化膜界面密度も３×１０１０ｃｍ−２と低く抑えられる。希ガス（ＡｒまたはＫｒ）とＯ２、Ｎ２、Ｈ２の混合ガスを使用してシリコン酸窒化膜を形成する場合には、水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップが急激に減少することが判明した。
【００９５】
本発明において、マイクロ波励起プラズマ処理室内に導入するガスを、例えば、Ｋｒガス、ＮＨ３ガスとすることで、シリコン窒化膜を形成することも可能となる。
【００９６】
更に、本発明において形成されるシリコン酸窒化膜またはシリコン窒化膜は、少なくともシリコンと接する部分に存在すればよく、その上層に異種の材料、アルカリ土類金属、希土類金属、遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどが１層以上積層形成された絶縁膜を用いても良い。また本発明において形成されるシリコン酸窒化膜の代わりに、アルカリ土類金属、希土類金属、遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどの単層または積層構造を用いても良い。
【００９７】
図７に戻ると、前述したゲート絶縁膜形成後、シリコン７０１の全面に、しきい値電圧を制御するため、ボロンをイオン注入する（図７（ｆ））。
【００９８】
続いて、シリコン７０１の全面に、多結晶シリコン膜を堆積させ、これをパターニングして、図７（ｇ）に示すように、素子領域フ７０２のゲート絶縁膜７０３上に、多結晶シリコン電極７０５をゲート電極として形成する。次に、図７（ｈ）に示すように、リンを低濃度でイオン注入して高電界を緩和するｎ−ソース及びドレイン領域７０６を形成する。
【００９９】
更に、ＣＶＤ法などにより、ゲート電極４を被覆するように、シリコン酸化膜（ＳｉＯ２）を、シリコン７０１の全面に堆積させた後、異方性エッチングを行って、図７（ｉ）に示すように、ゲート電極７０５の側壁に側壁絶縁膜７０７を形成する。
【０１００】
その後、砒素などのｎ型不純物を高濃度にイオン注入してｎ＋ソース及びドレイン領域７０８を形成し、ｎ型トランジスタが得られた（図７（ｊ））。
【０１０１】
上記した本発明の第２の実施形態に係る製造方法で作製された電界効果トランジスタのキャリア電子移動度を評価した結果、従来技術と比較し、移動度を１．６倍向上させることが実現できた。
【０１０２】
更に、従来技術より、シリコン表面とゲート絶縁膜との界面が平坦であることから、ゲート絶縁膜の信頼性も向上させることが出来る。
【０１０３】
以上、シリコン表面をラジカル犠牲酸化処理によって平坦化した場合の実施形態を示したが、ラジカル犠牲酸化処理以外の手法を用いても、平坦性を維持または向上させることができる。
【０１０４】
第３の実施形態：
まず、湿式酸化を用いた平坦性向上の実施形態を第３の実施形態として説明する。
【０１０５】
比較的大きいラフネスを有する表面を備えた（１１０）シリコンを用意し、１０００℃、Ｈ２＝１ｓｌｍ、Ｏ２＝１ｓｌｍの条件で、当該シリコン表面を湿式酸化し、シリコン酸化膜３０００Ａを形成する（第１工程）。次に、ＨＦを含むＨ２Ｏ薬液により、シリコン酸化膜を残膜厚０〜２５００Ａとなるまでエッチバックを行い（第２工程）、その後、第１工程と第２工程を、２回繰り返し、最後にＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を用いシリコン酸化膜を完全に剥離した。
【０１０６】
その結果を図９に示す。図９の横軸は、第２工程におけるシリコン酸化膜の残膜量（厚さ）を示し、縦軸は中心線平均粗さＲａを示している。リファレンスとして、一度に９０００Ａのシリコン酸化膜を形成し、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を用いてシリコン酸化膜を剥離したものを示す。
【０１０７】
この結果、第２工程におけるエッチバック時の残膜厚を小さくするに従い、Ｒａは低減することが分かり、残膜厚１０００Ａでほぼ飽和している。しかしながら、残膜０、つまり、シリコン酸化膜を全て剥離し切ってしまうと、平坦化の効果が失われる。
【０１０８】
これは、薬液処理によりシリコン面が露出すると、薬液自身によるシリコン表面のアタックやメタル汚染付着などの平坦化を阻害する要因が増加することに起因するものと推測される。また、第２工程における残膜量を適切な値、例えば、残膜１００Ａなどにすれば、一度に９０００Ａのシリコン酸化膜を形成し剥離するよりも、第１工程と第２工程を繰り返した処理を行った方が、平坦化効果が高いことが確認出来た。
【０１０９】
酸化とエッチバックによる平坦化効果のメカニズムは不明であるが、エッチバックにより残膜を薄くすると、シリコンとシリコン酸化膜界面付近に、湿式酸化時の酸化種が均一に届きやすくなることも一因と推測される。
【０１１０】
更に、第１工程と第２工程の繰り返し回数と平坦性との関係を調べ、その結果を図１０に示す。図１０の横軸は、繰り返し回数、縦軸は中心線平均粗さＲａである。図１０からも明らかな通り、繰り返し３回を超えると、ほぼ飽和の傾向が見られ、繰り返し回数には適正値があることが確認出来た。
【０１１１】
以上より、湿式ガスを用いた酸化を行い（第１工程）、酸化膜を剥離すること無く１０Ａ以上１０００Ａ以下までエッチバックを行い（第２工程）、その後、第１工程と第２工程を所望数繰り返し、最後にＨＦを含む水溶液により酸化膜を剥離することによっても、シリコン表面をイニシャルウェハーに比較して平坦化することが出来る。
【０１１２】
第４の実施形態：
次に、薬液処理を用いて平坦性維持及び改善する手法を本発明の第４の実施形態として説明する。シリコン表面の洗浄にはＲＣＡ洗浄が多用されていることは前述した通りであるが、ＲＣＡ洗浄工程のＳＣ１洗浄（８０℃程度に昇温させたアンモニアと過酸化水素水と純水液中にシリコンを浸漬しての洗浄）中に、Ｓｉ−Ｓｉ結合の弱い部分がＯＨイオンによりアタックされ、Ｓｉ表面が荒れることが知られている。ＳＣ１処理では、過酸化水素水によるシリコン表面の酸化と、ＯＨイオンによるＳｉ−Ｏエッチング、さらにはＳｉ一Ｓｉエツチングによるエッチバックを同時に進行させる。そのことにより、パーティクル除去や有機物汚染除去の効果が高いという特徴を有するものの、Ｓｉ表面を荒らすという副作用が存在する。シリコン表面をなるべく荒らさない為には、アルカリ洗浄を無くした洗浄処理方法が求められる。アルカリ洗浄処理を無くし、ＲＣＡと同等レベル以上のパーティクル除去、有機汚染除去、メタル汚染除去能力を有する洗浄方法として、特開平１１−０５７６３６号公報に、５つの工程を用いた洗浄処理方法が示されている。
【０１１３】
当該公報に示された洗浄方法は、オゾンを含有する純水による洗浄を行う第１工程、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦとＨ２Ｏと界面活性剤とを含有する洗浄液による洗浄を行う第２工程、オゾンを含有する純水による洗浄を行う第３工程、シリコン酸化膜を除去する為のＨＦとＨ２Ｏを含有する洗浄液による洗浄を行う第４工程、純水による洗浄を行う第５工程からなることを特徴としている。
【０１１４】
特開平１１−０５７６３６号公報に示された洗浄方法は、前述のようにアルカリ処理が入っていないことから、Ｓｉ表面の平坦性を損なうことなく洗浄を行うことができるものと推測され、当該公報には、洗浄前又は後の表面がＲａで０.１１ｎｍに保たれている例が示されている。しかしながら、当該公報には、ＲＣＡ洗浄を施した場合、表面ラフネス（Ｒａ）が荒れると言う事実について指摘していない。更に、当該公報は、本発明者等の一部による実験結果を示しており、（１００）面方位をその表面に有するシリコンに限って行った実験結果である。（１１０）面方位をその表面に有するシリコンの場合、イニシャルウェハーが０.１５ｎｍ以下のものは得られないし、同方法を用いても０.１５ｎｍ以下のＲａは得られない。また、特開平１１−０５７６３６号公報では、（１００）面方位の中心線平均粗さＲａを（０．０９）ｎｍ以下にする手法については、開示していない。
【０１１５】
本発明者等は、前述した第１〜第５の工程のうち、第２工程及び第４の工程に用いるＨ２Ｏを脱気させ、溶存酸素量を下げる処理を施すことによって、表面の平坦性を維持できることを見出した。ここでは、この方法を本発明の第４の実施形態として説明すると、当該第４の実施形態における第２工程では、第１工程において形成されたシリコン酸化膜を除去し、パーティクルの除去を行い、同じく、第４工程においては、第３工程において形成されたシリコン酸化膜を除去し、メタル汚染の除去を行っている。
【０１１６】
第２及び第４の工程において、薬液中に溶存酸素が存在すると、ＨＦにより除去されたＳｉ表面において、Ｓｉ−Ｓｉ結合の弱い部分が選択的に再酸化され、更に、ＨＦにより除去されることが同時に進行し、結果、表面ラフネスが増大してしまう。そこで、第４の実施形態では、第２および第４の工程における溶存酸素量を従来のｐｐｍオーダーから１００ｐｐｂ以下（好ましくは、１０ｐｐｂ以下）まで下げ、薬液処理を行った結果、表面ラフネス（Ｒａ）を維持できることを見出した。
【０１１７】
より具体的に説明すると、（１１０）シリコンに対しオゾン５ｐｐｍ含む純水による洗浄を５分行い（第１工程）、９５０ｋＨｚの周波数の振動を与えながら、脱気した０．５％ＨＦ水と、脱気したＨ２Ｏと、５０ｐｐｍの界面活性剤とを含有する洗浄液による洗浄を５分行った（第２工程）。次に、オゾンを５ｐｐｍ含有する純水による洗浄を５分行い（第３工程）、酸化膜を除去する為の脱気した０．５％ＨＦと脱気したＨ２Ｏを含有する洗浄液による洗浄を１分行い（第４工程）、脱気したＨ２ＯにＨを０．１〜５０ｐｐｍ添加した超純水による洗浄を１０分行った（第５工程）。
【０１１８】
また、洗浄は、シリコンを洗浄液に浸漬する事で行った。洗浄が終了したシリコン表面のラフネスを、従来のＲＣＡと比較した結果を図１１に示す。図１１からも明らかな通り、洗浄前にＲａが０．０８ｎｍのシリコン表面に、従来技術のＲＣＡ洗浄を施すと、０．１３ｎｍまで粗くなるが、本発明の実施形態では、０．１０ｎｍと荒れが緩和していることが分かる。
【０１１９】
尚、本発明のように、シリコン酸化膜を剥離する際に、ＨＦと、１００ｐｐｂ以下の溶存酸素濃度を有するＨ２Ｏとを含有する洗浄液を用いることで、シリコン表面の荒れを緩和することが出来る技術は、実質的に（１１０）の面方位を有するシリコンのみならず、他の面方位（例えば、（１００）の面方位）にも応用が可能である。更に、本発明はシリコン窒化膜、シリコン酸窒化膜のいずれか一つを剥離処理を行う際にも利用できる。
【０１２０】
また、第２工程及び第４工程に用いるＨ２Ｏを脱気させ、その後、水素を０．１〜５０ｐｐｍ添加することで、溶存酸素量を下げる効果に加え、ＯＨイオン濃度を下げることを試み、ＲＣＡと比較した結果も図１１に示す。この結果、Ｒａは、イニシャルウェハーの０．０８ｎｍと比較し、０．０１ｎｍ程度、荒れるものの、その程度は低減出来ていることが分かる。特に、第２工程においては、従来技術だと、５００ｋＨｚ以上の周波数の振動を与えながら処理すると、Ｈ２ＯがＨとＯＨに解離し、ＯＨ濃度が上昇すると言う間題があった。本発明では、ＨＦに、脱気することで溶存酸素が１００ｐｐｂ以下とした後にＨを５０ｐｐｍ添加したＨ２Ｏと、５０ｐｐｍの界面活性剤とを含有する洗浄液による洗浄を行うことにより、Ｒａを実質的に維持できる。このことは、ＯＨの発生を抑制した超音波洗浄が第２工程で行われていることを意味している。尚、溶存酸素は１０ｐｐｂ以下が好ましい。
【０１２１】
更に、第２工程及び第４工程に用いるＨ２Ｏを脱気させ、その後、水素を０．１〜５０ｐｐｍ添加した薬液を使用することに加え、５つの工程を処理するにあたり、洗浄開始から終了まで、洗浄薬液とシリコン表面共に空気に晒すことの無い装置内で処理することで、空気中から薬液へ酸素が溶け込むことを防止した。従来のＲＣＡと比較した結果をも図１１に示す。図からも明らかな通り、イニシャルウェハーの０．０８ｎｍと比較して荒れは生じず、表面ラフネス（Ｒａ）を維持できることが分かる。
【０１２２】
前述した半導体の処理或いは洗浄は、ｐＨが７以下の非アルカリ性の液体のみで行われても良い。この場合、超音波洗浄をＯＨの発生を抑制しつつ行っても良いし、ＯＨ発生の抑制はＨ２を添加することによって行っても良い。
【０１２３】
いずれにしても、図１１に示した実施形態では、（１１０）面方位のシリコンを５つの工程で洗浄することにより、０．１１ｎｍ以下の中心線平均粗さＲａを有するシリコン表面を得ることができた。また、（１００）面方位を有するシリコンに適用した場合、０.０９ｎｍ以下の中心線平均粗さを得ることができた。
【０１２４】
図１２（ａ）及び１２（ｂ）を参照すると、上述した本発明の手法により平坦化された（１１０）面方位を有するシリコン表面に、実際に、ｐＭＯＳ及びｎＭＯＳトランジスタが形成された場合における各ｐＭＯＳ及びｎＭＯＳトランジスタの移動度が示されている。ｐＭＯＳ及びｎＭＯＳトランジスタの移動度は良く知られているように、それぞれ正孔移動度（ｈｏｌｅ  ｍｏｂｉｌｉｔｙ）及び電子移動度（ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ）によって評価される。図１２（ａ）からも明らかな通り、本発明に係るｐＭＯＳは、従来の（１００）シリコン面に形成されたｐＭＯＳの移動度（１００）に比較して、大きな移動度（１１０）を有していることが分る。また、図１２（ｂ）を参照すると、（１００）面方位のシリコン表面に形成されたｎＭＯＳに比較して、（１１０）で示された本発明に係るｎＭＯＳは若干低い電子移動度を示すものの、従来の（１１０）面に形成されたｎＭＯＳに比較して改善された電子移動度を示している。
【０１２５】
いずれにしても、本発明に係るｐＭＯＳ及びｎＭＯＳは従来方法で（１１０）シリコン上に形成されるｐＭＯＳ及びｎＭＯＳに比較して、約２０％改善された正孔移動度及び電子移動度を示すことが判明した。
【０１２６】
次に、図１３を参照すると、（１００）面に形成された従来のｎＭＯＳ及び平坦化された（１１０）面に形成された本発明のｐＭＯＳ及びｎＭＯＳにおける（１／ｆ）ノイズの測定結果が示されている。図１３からも明らかな通り、本発明に係るｐＭＯＳ及びｎＭＯＳは従来の（１００）シリコンに形成されたｎＭＯＳに比較して、（１／ｆ）ノイズ特性を約１桁改善できる。
【図面の簡単な説明】
【０１２７】
【図１】従来技術における電界効果トランジスタの製造工程を説明する工程図である。
【図２】シリコン表面の中心線平均粗さＲａと界面ラフネススペクトルとの関係を調べたシミュレーション結果を示すグラフである。
【図３】本発明の第１の実施形態に係る電界効果トランジスタの製造工程を示す工程図である。
【図４】図３の製造工程で使用される装置の概略構成を示す断面図である。
【図５】本発明の第１の実施形態に係る製造方法による効果を説明するグラフであり、ここでは、シリコン表面の平坦化に対する酸化方法の依存性を示している。
【図６】シリコン表面の中心線平均組さＲａと電子移動度との関係を説明するグラフである。
【図７】本発明の第２の実施形態に係る電界効果トランジスタの製造方法を説明する工程図である。
【図８】図７に示された製造方法で使用される（５５１）面における原子ステップの模式図である。
【図９】本発明の第３の実施形態に係る製造方法の第２工程におけるシリコン酸化膜のエッチバック残膜量とＲａとの関係を示すグラフである。
【図１０】本発明の第３の実施形態で行われる第１工程と第２工程の繰り返し回数とＲａとの関係を示す図である。
【図１１】本発明の第４の実施形態に係る表面平坦性維持手法の効果を示すグラフである。
【図１２】（ａ）及び（ｂ）はそれぞれ本発明に係るｐＭＯＳ及びｎＭＯＳの移動度を説明するグラフである。
【図１３】本発明に係るｐＭＯＳ及びｎＭＯＳの（１／ｆ）ノイズ特性を従来のｎＭＯＳと比較して説明するグラフである。
【符号の説明】
【０１２８】
３０１、７０１                    ｐ型（１１０）シリコン
３０２、７０２                    素子領域
３０３、７０３                    酸化膜
３０４、７０４                    ゲート絶縁膜
３０５、７０５                    ゲート電極
３０６、７０６                    ｎ−ソース、ドレイン領域
３０７、７０７                    側壁絶縁膜
３０８、７０８                    ｎ＋ソース、ドレイン領域
【図１】
2004200672.tif 000005
【図２】
2004200672.tif 000006
【図３】
2004200672.tif 000007
【図４】
2004200672.tif 000008
【図５】
2004200672.tif 000009
【図６】
2004200672.tif 000010
【図７】
2004200672.tif 000011
【図８】
2004200672.tif 000012
【図９】
2004200672.tif 000013
【図１０】
2004200672.tif 000014
【図１１】
2004200672.tif 000015
【図１２】
2004200672.tif 000016
【図１３】
2004200672.tif 000017