(57)【要約】【課題】検索対象データとエントリーパターンとの比較結果に応じてパターン検出を行う場合、検出パターンと検出位置を記憶するリソースを節約でき、パターン検出後の処理のオーバーヘッドを削減できるパターン検出回路を実現する。【解決手段】比較部において、エントリーパターン保持部１２４及びフラグ保持部１２６によって検出したいエントリーパターンとそれに対応するフラグ信号が記憶され、比較器１２２によって入力データＩＮＤとエントリーパターンとが比較され、一致したときヒット信号が出力され、フラグ保持部１２６により保持されフラグ信号に応じて制御信号が出力され、パターン検出／非検出制御部１３０においてヒット信号及び制御信号に従って、必要なエントリーパターンが検出したときのみ保持イネーブル信号ＨＥＢが出力され、これに応じてそのエントリーパターン及び検出位置が検出位置登録部１４０に登録される。【選択図】    図１
2004266370.tif 000002
【特許請求の範囲】
【請求項１】
検出対象となるエントリーパターンを記憶する検出パターン記憶手段と、
上記各エントリーパターンに対応するフラグ信号を記憶するフラグ記憶手段と、
入力されるデータと上記検出パターン記憶手段に記憶されているエントリーパターンとを比較する比較手段と、
上記比較手段による比較の結果、上記入力データと上記エントリーパターンとが一致したとき、上記フラグ記憶手段に記憶されている当該エントリーパターンに対応するフラグ信号に応じて、上記検出位置を記憶する検出位置記憶手段と
を有するパターン検出回路。
【請求項２】
上記比較手段によって上記入力データと上記エントリーパターンとが一致すると判断した場合、上記エントリーパターンに対応する上記フラグ信号が検出位置を記憶することを示すとき、パターン検出窓信号をアクティブ状態に設定し、上記エントリーパターンに対応する上記フラグ信号が検出位置を記憶しないことを示すとき、上記パターン検出窓信号を非アクティブ状態に設定する検出位置記憶制御手段
をさらに有する請求項１記載のパターン検出回路。
【請求項３】
上記検出位置記憶手段は、上記パターン検出窓信号がアクティブ状態にあるとき、上記エントリーパターンの検出位置を記憶し、上記パターン検出窓信号が非アクティブ状態にあるとき、上記エントリーパターンの検出位置を記憶しない
請求項２記載のパターン検出回路。
【請求項４】
上記入力データは、ＭＰＥＧ規格に従って圧縮符号化された画像データ及び音声データである
請求項１記載のパターン検出回路。
【請求項５】
上記エントリーパターンは、上記圧縮符号化されたデータに含まれているパケットの先頭を示す識別データに応じて設定される
請求項２記載のパターン検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリに記憶されているデータまたは外部から入力されるデータに所定のパターンをもつデータが存在するか否かを検出するパターン検出回路に関するものである。
【０００２】
【従来の技術】
検索対象のデータに所定のパターンをもつデータが存在するか否かを検出パターン検出回路において、通常、検出したいパターン（以下、エントリーパターンと表記する）を用いて、メモリ空間にパターンマッチングを行うマッチング法が一般的に利用されている。
【０００３】
パターンマッチング法では、検出対象となるメモリ空間に、読み出しアドレスを移動しながらエントリーパターンと一致するか否かを比較する。一致したときの読み出しアドレスが検出位置、またはマッチポジションとして記憶される。このマッチポジションは、エントリーパターンと同じ配列をもつデータがメモリ空間のどの位置に存在するかを示すもので、当該マッチポジションを目印に所望のデータ処理が行われる。
【０００４】
一般的なパターン検出回路には、比較回路と検出位置登録回路が含まれている。比較回路において、検索対象のメモリ空間から記憶データが順次読み出され、読み出したデータとエントリーパターンとが一致するか否かが比較される。そして、比較対象が一致したとき検出信号（ヒット信号）が出力される。
検出位置記憶回路は、上記比較回路からヒット信号を受けたとき、検索位置、即ち、そのときの読み出しアドレスまたは所定の基準位置からのカウント値をレジスタ、メモリなどに保持する。
【０００５】
広大なメモリ空間にエントリーパターンと一致するデータが存在する場合において、ヒット信号が出力するごとにその検出位置を記憶しなければならないため、それだけのビット幅をもつレジスタまたはメモリを用意する必要がある。
例えば、２ｎ  のメモリ空間からパターン検出を行う場合、２ｎ  のビット幅をもつレジスタまたはメモリが、ヒット信号の数分必要となる。具体的には、マッチポジションの登録数がｍ個とした場合、合計２ｎ  ×ｍのレジスタまたはメモリが必要になり、ｎとｍが増加するにつれて、マッチポジションを記憶するのに必要なリソースの量もそれだけ増加する。
【０００６】
例えば、動画像及び音声信号を圧縮符号化する標準規格の一つであるＭＰＥＧにおいて、圧縮符号化されたデータ系列（以下、ビットストリームまたはデータストリームと称する）におけるパターン検出は、システムレーヤ及びビデオレーヤにおいてそれぞれ行われる。ＭＰＥＧのビットストリームは、先頭に３バイトの識別コード０ｘ０００００１に続き、１バイトのコードとしてシステムレーヤ、またはビデオレーヤごとに設けられている。システムレーヤとして、複数種類のシステム識別コード（ストリームＩＤ）が規定され、またビデオレーヤとして複数の開始コード（スタートコード）が規定されている。
【０００７】
システムレーヤの検出において、検出したストリームＩＤをエントリーパターンとして用いて、パターン検出が行われる。また、ビデオレーヤの検出においては、検出したいスタートコードをエントリーパターンとして用いて、パターン検出が行われる。
【０００８】
【特許文献１】
特開平５−７６０５６号公報
【特許文献２】
特許平７−３７３２６号公報
【特許文献３】
特許平９−３２１７２６号公報
【０００９】
【発明が解決しようとする課題】
ところで、上述した従来のパターン検出回路を用いてＭＰＥＧに準じて生成したビットストリームに対して、システムレーヤのストリームＩＤ及びビデオレーヤのスタートコードを検出するとき、まずデータ０ｘ０００００１をエントリーパターンとして、ビットストリームを順次メモリから読み出して、パターン検出が行われる。そして、０ｘ０００００１の検出に引き続き、１バイトのコード、例えば、システムレーヤのストリームＩＤまたはビデオレーヤのスタートコードをエントリーパターンとして、パターン検出が行われる。このため、マッチポジションを記憶するために多くのレジスタまたはメモリが必要となり、また、エントリーパターンを記憶すること自体に、非常に多くのリソースを必要とする。
【００１０】
さらに、従来のパターン検出回路において、ヒットするたびに逐次処理を行うことにより、マッチポジションを保持するためのリソースを削減できるが、パターン検出とヒット後の条件分岐に対するオーバーヘッドが大きくなる。このオーバーヘッドを削減するために、ある程度まとまった単位でのパターン検出が必要となる。しかし、これを達成するために、パターン検出回路において検出対象となるメモリ空間をある程度まとまってパターン検出を行う仕組みが必要となるが、通常これを備えていないため、パターン検出のオーバーヘッドの削減が実現できないという不利益がある。
【００１１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、パターンマッチングにより検索対象となるメモリ空間から所望のパターンをもつデータを検出する場合、検出パターン及び検出位置を記憶するためのリソースを節約でき、パターン検出後の処理のオーバーヘッドを削減できるパターン検出回路を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明のパターン検出回路は、検出対象となるエントリーパターンを記憶する検出パターン記憶手段と、上記各エントリーパターンに対応するフラグ信号を記憶するフラグ記憶手段と、入力されるデータと上記検出パターン記憶手段に記憶されているエントリーパターンとを比較する比較手段と、上記比較手段による比較の結果、上記入力データと上記エントリーパターンとが一致したとき、上記フラグ記憶手段に記憶されている当該エントリーパターンに対応するフラグ信号に応じて、上記検出位置を記憶する検出位置記憶手段とを有する。
【００１３】
また、本発明では、好適には、上記比較手段によって上記入力データと上記エントリーパターンとが一致すると判断した場合、上記エントリーパターンに対応する上記フラグ信号が検出位置を記憶することを示すとき、パターン検出窓信号をアクティブ状態に設定し、上記エントリーパターンに対応する上記フラグ信号が検出位置を記憶しないことを示すとき、上記パターン検出窓信号を非アクティブ状態に設定する検出位置記憶制御手段をさらに有する。
【００１４】
また、本発明では、好適には、上記検出位置記憶手段は、上記パターン検出窓信号がアクティブ状態にあるとき、上記エントリーパターンの検出位置を記憶し、上記パターン検出窓信号が非アクティブ状態にあるとき、上記エントリーパターンの検出位置を記憶しない。
【００１５】
さらに、本発明では、好適には、上記入力データは、ＭＰＥＧ規格に従って圧縮符号化された画像データ及び音声データであり、上記エントリーパターンは、上記圧縮符号化されたデータに含まれているパケットの先頭を示す識別データに応じて設定される。
【００１６】
本発明によれば、検索対象のエントリーパターンごとにフラグ信号が設定される。比較手段によって入力データとエントリーパターンとが比較され、当該比較の結果、入力データがエントリーパターンと一致する場合、当該エントリーパターンに対応するフラグ信号が有効であるか否か、即ち、当該フラグ信号が検出位置の記憶を示しているか否かに従って、検出位置の記憶を示すとき、エントリーパターンと検出位置が記憶され、逆に、フラグ信号が検出位置を記憶しないことを示すとき、検出位置の記憶が行われない。このため、登録する必要な検出位置を予め指定することが可能となり、検出位置を記憶する記憶手段のリソースを効率よく利用することが可能である。
【００１７】
【発明の実施の形態】
図１は本発明に係るパターン検出回路の一実施形態を示す構成図である。
図示のように、本実施形態のパターン検出回路１００は、比較部１２０−１，…，１２０−Ｎ（Ｎ＞０、Ｎは整数）、パターン検出／非検出制御部１３０、及び検出位置登録部１４０を有している。なお、図１において、メモリ／ビットストリームインターフェース（Ｂｉｔｓｔｒｅａｍ  ＩＦ）１１０は、パターン検出回路１００に入力データＩＮＤと読み出しポインタＲＤＰを提供する。
【００１８】
以下、本実施形態のパターン検出回路１００の構成について説明する。
比較部１２０−１〜１２０−Ｎは、同じ構成を有する。このため、図１では、比較部１２０−１の内部構成のみを示している。図示のように、比較部１２０−１は、比較器１２２、エントリーパターン保持部１２４、及びフラグ保持部１２６を有している。
【００１９】
比較器１２２は、外部から入力される入力データＩＮＤとエントリーパターン保持部１２４から入力されるエントリーパターンＥＴＰ１とを比較し、当該比較の結果に応じて、ヒット信号ＨＩＴ１を出力する。
【００２０】
エントリーパターン保持部１２４は、外部から入力されるエントリーパターンＥＴＰ１を記憶する。そして、エントリーパターン保持部１２４は、記憶しているエントリーパターンＥＴＰ１を読み出して、比較器１２２に出力する。
【００２１】
フラグ保持部１２６は、比較器１２２の比較結果及び外部から入力されるフラグ信号ＦＬＧ１に応じて、制御信号ＣＴＬ１を出力する。制御信号ＣＴＬ１は、セット信号及びクリア信号からなりる。パターン検出／非検出制御部１３０において、比較部１２０−１〜１２０−Ｎから出力される制御信号に応じて、検出したマッチポジションの登録を制御するパターン検出窓信号を生成するの。
【００２２】
本実施形態のパターン検出回路１００において、比較部１２０−１〜１２０−Ｎは、上述したようにそれぞれ比較器１２２、エントリーパターン保持部１２４及びフラグ保持部１２６によって構成されている。それぞれの比較部において、入力される入力データＩＮＤと保持されているエントリーパターンＥＴＰ１〜ＥＴＰＮとの比較が行われ、その結果に基づき、ヒット信号ＨＩＴ１〜ＨＩＴＮ及び制御信号ＣＴＬ１〜ＣＴＬＮが出力される。即ち、本実施形態のパターン検出回路１００において、比較部１２０−１〜１２０−Ｎによって、複数（Ｎ個）のエントリーパターンを検出することが可能である。
【００２３】
パターン検出／非検出制御部１３０は、比較部１２０−１〜１２０−Ｎからのヒット信号ＨＩＴ１〜ＨＩＴＮ及び制御信号ＣＴＬ１〜ＣＴＬＮに応じて、保持イネーブル信号ＨＥＢを生成して、検出位置登録部１４０に出力する。
【００２４】
図２は、パターン検出／非検出制御部１３０の一構成例を示している。以下、図２を参照しつつ、パターン検出／非検出制御部１３０の構成について説明する。
図２に示すように、パターン検出／非検出制御部１３０は、ＯＲゲート１３１、１３２−１，１３２−２、ＲＳフリップフロップ１３３、及びＡＮＤゲート１３４を有している。
【００２５】
ＯＲゲート１３１は、比較部１２０−１〜１２０−Ｎから出力される複数のヒット信号ＨＩＴ１〜ＨＩＴＮの論理和を演算し、その結果、ヒット信号ＨＩＴをＡＮＤゲート１３４に出力する。
【００２６】
ＯＲゲート１３２−１は、比較部１２０−１〜１２０−Ｎから出力される複数の制御信号ＣＴＬ１〜ＣＴＬＮに含まれているセット信号ＳＥＴ１〜ＳＥＴＮの論理和を演算し、演算結果をセット信号ＳＥＴとして、ＲＳフリップフロップ１３３のセット信号入力端子Ｓに入力する。
ＯＲゲート１３２−２は、比較部１２０−１〜１２０−Ｎから出力される複数の制御信号ＣＴＬ１〜ＣＴＬＮに含まれているクリア信号ＣＬＲ１〜ＣＬＲＮの論理和を演算し、演算結果をリセット信号ＲＳＴとして、ＲＳフリップフロップ１３３のリセット信号入力端子Ｒに入力する。
【００２７】
ＲＳフリップフロップ１３３は、ＯＲゲート１３２−１から入力されるセット信号及びＯＲゲート１３２−２から入力されるクリア信号に応じて、パターン検出窓信号ＰＤＷを出力する。
【００２８】
ＡＮＤゲート１３４は、ＯＲゲート１３１からのヒット信号ＨＩＴとＲＳフリップフロップ１３３からのパターン検出窓信号ＰＤＷの論理積を演算し、当該演算結果を保持イネーブル信号ＨＥＢとして、図１に示す検出位置登録部１４０に出力する。
【００２９】
上述したパターン検出／非検出制御部１３０において、比較部１２０−１〜１２０−Ｎの何れかからヒット信号が出力されるとき、ＯＲゲート１３１によって、ヒット信号ＨＩＴが出力される。また、比較部１２０−１〜１２０−Ｎの何れかからセット信号が出力されるとき、ＯＲゲート１３２−１によってセット信号ＳＥＴが出力される。これに応じて、ＲＳフリップフロップ１３３より、アクティブ状態、例えば、ハイレベルのパターン検出窓信号ＰＤＷが出力される。パターン検出窓信号ＰＤＷがハイレベルに保持されている間、ＯＲゲート１３１から出力されるヒット信号ＨＩＴが、ＡＮＤゲート１３４を介して保持イネーブル信号ＨＥＢとして出力される。
【００３０】
一方、比較部１２０−１〜１２０−Ｎの何れかからクリア信号が出力されるとき、ＯＲゲート１３２−２によってリセット信号ＲＳＴが出力される。これに応じて、ＲＳフリップフロップ１３３より、非アクティブ状態、例えば、ローレベルのパターン検出窓信号ＰＤＷが出力される。パターン検出窓信号ＰＤＷがローレベルに保持されている間、ＡＮＤゲート１３４の出力もローレベルに保持されるので、このときＯＲゲート１３１から出力されるヒット信号ＨＩＴが無視される。
【００３１】
次に、検出位置登録部１４０の構成について説明する。図１に示すように、検出位置登録部１４０は、レジスタ１〜レジスタＭを有している。検出位置登録部１４０は、パターン検出／非検出制御部１３０からの保持イネーブル信号ＨＥＢに従って、検出位置の登録を行う。具体的に、検出位置登録部１４０において、パターン検出／非検出制御部１３０からの保持イネーブル信号ＨＥＢをモニタし、当該保持イネーブル信号ＨＥＢがアクティブ状態のハイレベルにあるとき、メモリ／ビットストリームインターフェース１１０から出力される読み出しポインタＲＤＰを順次にレジスタ１〜レジスタＭに記憶する。
【００３２】
上述したように、パターン検出／非検出制御部１３０において、比較器１２０−１〜１２０−Ｎからのヒット信号ＨＩＴ１〜ＨＩＴＮ及び制御信号ＣＴＬ１〜ＣＴＬＮに応じて、保持イネーブル信号ＨＥＢが生成されて、検出位置登録部１４０に供給される。このため、制御信号、即ちセット信号ＳＥＴ１〜ＳＥＴＮ及びクリア信号ＣＬＲ１〜ＣＬＲＮに応じて、比較器１２０−１〜１２０−Ｎからのヒット信号ＨＩＴ１〜ＨＩＴＮを選択的に検出位置登録部１４０に出力することが可能となる。これによって、検出したエントリーパターンのうち、必要なものについてのみ、検出位置（マッチポジション）の登録を行うことができ、パターン検出回路１００のリソースを有効に使用することができる。
【００３３】
次に、具体例に基づき、本実施形態のパターン検出回路１００の動作について説明する。
本実施形態のパターン検出回路１００に入力される入力データＩＮＤは、所定の符号化規格、例えば、ＭＰＥＧ規格に従って圧縮符号化された動画像または音声データである。圧縮符号化されたデータがメモリまたは他の記録媒体から読み出されて、図１に示すメモリ／ビットストリームインターフェース１１０を介して、ビットストリーム、即ち、連続したデータの系列となった本実施形態のパターン検出回路１００に供給される。また、当該ビットストリームと同時に、読み出しポインタＲＤＰも出力される。当該読み出しポインタＲＤＰは、メモリからデータＩＮＤを読み出すときのポインタ（例えば、読み出しアドレス）、または、所定の時点を開始点として、読み出しごとに所定の単位で増加するカウント値である。
【００３４】
ＭＰＥＧ規格に従って圧縮符号化されたビットストリームは、図３に示すように、パケット単位で区分されている。図３では、ＭＰＥＧ規格に従った動画像及び音声データの一例を示している。
【００３５】
図３に示すように、符号化データのビットストリームにおいて、パケットヘッダ（ｐａｃｋ＿ｈａｄｅｒ）、またはシステムヘッダ（ｓｙｓｔｅｍ＿ｈａｄｅｒ）に続いて、ＰＥＳパケット（ＰＥＳ＿ｐａｃｋｅｔ）が配置されている。
パケットヘッダには、パケットヘッダのスタートを示すパケットスタートコードに続いて、パケットデータの属性を示す属性情報などが含まれている。
システムヘッダには、システムヘッダのスタートを示すシステムヘッダスタートコードに続いて、属性情報などが含まれている。
【００３６】
ＰＥＳパケットは、ビデオデータ即ち圧縮符号化された動画像データからなるものと、オーディオデータ即ち圧縮符号化された音声データからなるものがある。それぞれのＰＥＳパケットの先頭に、当該パケットのスタートを示すビデオストリームスタートコード（ｖｉｄｅｏ  ｓｔｒｅａｍ  ｓｔａｒｔ  ｃｏｄｅ）またはオーディオストリームスタートコード（ａｕｄｉｏ  ｓｔｒｅａｍ  ｓｔａｒｔ  ｃｏｄｅ）が配置されている。
【００３７】
図４は、システムレーヤのストリーム識別番号（ストリームＩＤ）の例を示している。また、図５は、ビデオレーヤのスタートコードの例を示している。なお、図４及び図５に示すストリームＩＤまたはスタートコードは、３バイトのコード０ｘ０００００１に続いて配置されている。
【００３８】
図６は、各レーヤのスタートコードを検出するためのエントリーパターンを示す図である。図６に示すように、パケットスタートコードを検出するためのエントリーパターンは、３２ビット（４バイト）のデータ０ｘ０００００１ｂａであり、システムヘッダスタートコードを検出するためのエントリーパターンは、４バイトのデータ０ｘ０００００１ｂｂである。
また、オーディオストリームスタートコードを検出するためのエントリーパターンは、４バイトのデータ０ｘ０００００１ｃ−または０ｘ０００００１ｄ−となり、ビデオストリームスタートコードを検出するためのエントリーパターンは、４バイトのデータ０ｘ０００００１ｅ−となる。ここで、ハイフン「−」は、１６進数の０〜ｆの何れかの４ビットのデータを意味する。
【００３９】
本実施形態のパターン検出回路１００において、比較部１２０−１〜１２０−Ｎに対して、予め検出したいエントリーパターンＥＰＴ１〜ＥＰＴＮ及びそれに対応するフラグ信号ＦＬＧ１〜ＦＬＧＮが設定される。上述したように、エントリーパターンがエントリーパターン保持部１２４に保持され、フラグ信号がフラグ保持部１２６に保持されている。このため、それぞれの比較部において、比較器１２２によって入力データＩＮＤとエントリーパターンとの比較が行われ、その結果、入力データＩＮＤとエントリーパターンが一致したとき、ヒット信号が出力され、さらにフラグ保持部１２６によって制御信号が出力される。
【００４０】
図７は、本実施形態のパターン検出回路１００において、検出したいエントリーパターンＥＴＰ１〜ＥＴＰＮ及びそれぞれのエントリーパターンに対応するフラグ信号ＦＬＧ１〜ＦＬＧＮの一例を示している。
なお、ここで、フラグ信号ＦＬＧ１〜ＦＬＧＮは、例えば、２ビットのデータからなり、図７に示すようにこれらの２ビットがそれぞれセット信号ＳＥＴとクリア信号ＣＬＲを制御する。
【００４１】
フラグ信号が図１に示すフラグ保持部１２６に保持される。前述したように、フラグ保持部１２６がフラグ信号ＦＬＧ１〜ＦＬＧＮに応じて、制御信号ＣＴＬ１〜ＣＴＬＮ、即ち、セット信号ＳＥＴ１〜ＳＥＴＮとクリア信号ＣＬＲ１〜ＣＬＲＮを生成する。
【００４２】
図７に示すように、フラグ信号は（１，０）、（０，１）及び（０，０）の三つの状態をとる。なお、（１，１）は禁止状態である。フラグ信号が（１，０）のとき、セット信号がアクティブ状態、例えば、ハイレベルに保持され、クリア信号が非アクティブ状態、即ち、ローレベルに保持される。逆に、フラグ信号が（０，１）のとき、セット信号が非アクティブ状態、即ち、ローレベルに保持され、クリア信号がアクティブ状態、即ち、ハイレベルに保持される。一方、フラグ信号が（０，０）のとき、セット信号及びクリア信号がともに非アクティブ状態に保持される。このため、パターン検出窓信号ＰＤＷの状態が変化しない。
【００４３】
次いで、図７を参照しつつ、エントリーパターン及びそれに対応するフラグ信号の具体例について説明する。
図７に示すように、まず、パケットスタートコード、即ち、３２ビットのエントリーパターン０ｘ０００００１ｂａに対応するフラグ信号が（１，０）に設定されている。
【００４４】
次に、ビデオストリームスタートコード、即ちエントリーパターン０ｘ０００００１ｅ−に対応するフラグ信号が（０，１）に設定されている。同様に、オーディオストリームスタートコード、即ちエントリーパターン０ｘ０００００１ｃ−または０ｘ０００００１ｄ−に対応するフラグ信号がともに（０，１）に設定されている。そして、エントリーパターン０ｘ０００００１ｂ−に対応するフラグ信号が（０，０）に設定されている。
【００４５】
次に、図７に示すエントリーパターン及びそれに対応するフラグ信号に応じて、本実施形態のパターン検出回路１００の検出動作について説明する。
図７に示すように設定されたエントリーパターン及びそれに対応するフラグ信号に応じて、本実施形態のパターン検出回路１００は、入力されるデータストリームからエントリーパターンと一致するデータ系列を検出し、さらにそれぞれのエントリーパターンに対応するフラグ信号に応じて、それぞれの検出位置、即ち、マッチポジションを検出位置登録部１４０によって登録する。
【００４６】
具体的に、例えば、パケットスタートコード、即ち、エントリーパターン０ｘ０００００１ｂａと一致するデータ系列が検出したとき、当該エントリーパターンに対応するフラグ信号が（１，０）であるので、パターン検出／非検出制御部１３０において、パターン検出窓信号ＰＤＷがアクティブ状態、例えば、ハイレベルに保持され、これに応じて、パターン検出／非検出制御部１３０によってアクティブ状態の保持イネーブル信号ＨＥＢが出力される。このため、検出位置登録部１４０において、パケットスタートコードに対応するマッチポジションがレジスタに登録される。
【００４７】
そして、図３に示すように、パケットスタートコードを先頭とするパケットヘッダに続いてＰＥＳパケット入力される。ＰＥＳパケットの先頭にビデオストリームスタートコードが配置されている。即ち、エントリーパターン０ｘ０００００１ｅ−によって、ＥＰＳパケットの先頭にあるビデオストリームスタートコードが検出される。このとき、パターン検出／非検出制御部１３０において、パターン検出窓信号ＰＤＷがアクティブ状態にあるので、図３に示すように、ヒット信号ＨＩＴに応じて、保持イネーブル信号ＨＥＢが出力される。これに応じて、検出位置登録部１４０において、マッチポジションが登録される。また、図７に示すように、エントリーパターン０ｘ０００００１ｅ−に対応するフラグ信号が（０，１）に設定されているので、パターン検出／非検出制御部１３０において、パターン検出窓信号ＰＤＷが非アクティブ状態、例えば、図３に示すように、ローレベルに切り替えられる。このため、ＰＥＳパケットの期間中にエントリーパターン、例えば、ユーザデータスタートコード（０ｘ０００００１ｂ２）、グループスタートコード（０ｘ０００００１ｂ８）などに応じて検出されたヒット信号ＨＩＴが無効になるので、これらのエントリーパターンに対応するマッチポジションの登録が行われない。
【００４８】
上述したように、本実施形態のパターン検出回路１００において、パケットスタートコードに対応するエントリーパターン０ｘ０００００１ｂａが検出されたとき、当該エントリーパターンに対応するフラグ信号（１，０）に応じてパターン検出窓信号ＰＤＷがアクティブ状態に設定されるので、パターン検出／非検出制御部１３０により、ヒット信号ＨＩＴに応じて保持イネーブル信号ＨＥＢが出力される。このため、検出位置登録部１４０において、エントリーパターンに応じたマッチポジションがレジスタに登録される。そして、ＰＥＳパケットの先頭にあるビデオストリームスタートコードが検出されたとき、エントリーパターン０ｘ０００００１ｅ−に対応するフラグ信号が（０，１）に設定されているため、パターン検出窓信号ＰＤＷが非アクティブ状態に設定され、これに応じてそれ以降にヒット信号ＨＩＴが出力されても、マッチポジションの登録が行われないので、必要なマッチポジションのみが登録され、検出位置登録部１４０のリソースの効率化が図れる。
【００４９】
また、本実施形態のパターン検出回路１００を用いれば、上述したように、パケットスタートコードに続いてビデオストリームのＰＥＳパケットが入力される場合は勿論、パケットスタートコードに続いてシステムヘッダ及びオーディオストリームのＰＥＳパケットが入力される場合でも、パターン検出／非検出制御部１３０において、パターン検出窓信号ＰＤＷが正しく制御され、必要なヒット信号のみに対してマッチポジションの登録を行うことができる。
【００５０】
図３に示すように、パケットヘッダに続いて、システムヘッダ及びオーディオストリームのＰＥＳパケットが入力される場合、まずパケットヘッダの先頭にあるパケットストリームコードがエントリーパターン０ｘ０００００１ｂａによって検出される。そして、当該検出したマッチポジションが検出位置登録部１４０において登録される。また、このときのエントリーパターンに対応するフラグ信号が（１，０）であるため、パターン検出／非検出制御部１３０においてパターン検出窓信号ＰＤＷがアクティブ状態に設定される。
【００５１】
次いで、図３に示すように、システムヘッダの先頭にあるシステムヘッダスタートコードがエントリーパターン０ｘ０００００１ｂ−によって検出される。また、図７に示すように、エントリーパターン０ｘ０００００１ｂ−に対応するフラグ信号が（０，０）であるため、この検出によってパターン検出／非検出制御部１３０のパターン検出窓信号ＰＤＷの状態が変わらず、アクティブ状態のままに保持される。
【００５２】
システムヘッダに続いてオーディオストリームのＰＥＳパケットが入力されたとき、その先頭にあるオーディオストリームスタートコードがエントリーパターン０ｘ０００００１ｃ−または０ｘ０００００１ｄ−によって検出される。図７に示すように、エントリーパターン０ｘ０００００１ｃ−または０ｘ０００００１ｄ−に対応するフラグ信号が（０，１）である。このため、オーディオストリームスタートコードの検出により、パターン検出／非検出制御部１３０のパターン検出窓信号ＰＤＷが非アクティブ状態に切り替えられる。これによって、オーディオストリームのＰＥＳパケットの期間中に、他のエントリーパターンによってヒット信号ＨＩＴが得られても、保持イネーブル信号ＨＥＢが出力されることなく、マッチポジションの登録が行われない。
【００５３】
以上説明したように、本実施形態のパターン検出回路によれば、それぞれの比較部において、エントリーパターン保持部１２４及びフラグ保持部１２６によって、検出したいエントリーパターンとそれに対応するフラグ信号が記憶され、比較器１２２によって入力データＩＮＤとエントリーパターン保持部１２４により保持されているエントリーパターンとが比較され、一致したときヒット信号が出力され、フラグ保持部１２６により保持されフラグ信号に応じて制御信号が出力され、パターン検出／非検出制御部１３０においてヒット信号及び制御信号に従って、必要なエントリーパターンが検出したときのみ保持イネーブル信号ＨＥＢが出力され、これに応じてそのエントリーパターン及び検出位置が検出位置登録部１４０に登録される。このため、必要なヒット検出に対してのみその検出位置を登録することができ、検出位置を登録するためのリソースを効率よく利用すること可能となる。
【００５４】
【発明の効果】
以上説明したように、本発明のパターン検出回路によれば、それぞれのエントリーパターンに対応して設定されたフラグ信号に従って、必要なマッチポジションのみを登録し、それ以外のマッチポジションを破棄することができるので、マッチポジションを登録する回路のリソース、即ち、エントリーパターン及びそれに対応するマッチポジションを記憶するレジスタまたはメモリを効率よく使用することができる。
また、本発明によれば、必要な空間のみにおいてパターン検出を行うことができ、検出不要な区間において一致検出信号を無視することができ、処理のオーバーヘッドを削減できる利点がある。
【図面の簡単な説明】
【図１】本発明に係るパターン検出回路の一実施形態を示す構成図である。
【図２】本実施形態のパターン検出回路にあるパターン検出／非検出制御部の構成を示す構成図である。
【図３】ＭＰＥＧ規格に準じて圧縮符号化されたデータストリームの一例を示す図である。
【図４】ＭＰＥＧ規格におけるシステムレーヤのストリーム識別番号を示す図である。
【図５】ＭＰＥＧ規格におけるビデオレーヤのスタートコードの例を示す図である。
【図６】各レーヤのスタートコードを検出するためのエントリーパターンの例を示す図である。
【図７】それぞれのエントリーパターン及びそれに対応するフラグ信号の例を示す図である。
【符号の説明】
１００…パターン検出回路、１１０…メモリ／ビットストリームインターフェース、１２０−１，…，１２０−Ｎ…比較部、１２２…比較器、１２４…エントリーパターン保持部、１２６…フラグ保持部、１３０…パターン検出／非検出制御部、１４０…検出位置登録部。
【図１】
2004266370.tif 000003
【図２】
2004266370.tif 000004
【図３】
2004266370.tif 000005
【図４】
2004266370.tif 000006
【図５】
2004266370.tif 000007
【図６】
2004266370.tif 000008
【図７】
2004266370.tif 000009