(57)【要約】【課題】通過域反射特性の劣化を招くことなく大きな帯域可変範囲を実現した帯域可変フィルタを得る。【解決手段】第１の可変キャパシタ１ａを含む複数の共振回路と、各共振回路の間に挿入された複数の伝送線路３と、各伝送線路３の両端に接続され且つ一方が接地された第２の可変キャパシタ１ｂとを備えた。共振回路およびＪインバータ回路３の両方に可変キャパシタ１ａ、１ｂを用いて、共振回路の共振周波数と、Ｊインバータ回路３が理想Ｊインバータとして動作する周波数とを常に一致させる。【選択図】        図１
2004289632.tif 000002
【特許請求の範囲】
【請求項１】
第１の可変キャパシタを含む複数の共振回路と、
前記各共振回路の間に挿入された複数の伝送線路と、
前記各伝送線路の両端に接続され且つ一方が接地された第２の可変キャパシタと
を備えたことを特徴とする帯域可変フィルタ。
【請求項２】
前記第２の可変キャパシタに並列接続されたインダクタを備えたことを特徴とする請求項１に記載の帯域可変フィルタ。
【請求項３】
前記複数の伝送線路のうちの、帯域可変フィルタの入力端または出力端に位置する伝送線路に対して、さらに第３の可変キャパシタを接続したことを特徴とする請求項１または請求項２に記載の帯域可変フィルタ。
【請求項４】
前記第３の可変キャパシタに並列接続されたインダクタを備えたことを特徴とする請求項３に記載の帯域可変フィルタ。
【請求項５】
前記第１および第２の可変キャパシタのうち、互いに隣接するもの同士を共通化したことを特徴とする請求項１または請求項２に記載の帯域可変フィルタ。
【請求項６】
前記第１から第３までの可変キャパシタのうち、互いに隣接するもの同士を共通化したことを特徴とする請求項３または請求項４に記載の帯域可変フィルタ。
【請求項７】
前記第１および第２の可変キャパシタとしてバラクタダイオードを用い、
前記伝送線路としてマイクロストリップ線路、サスペンデッド線路またはコプレーナ線路を用いたことを特徴とする請求項１または請求項２または請求項５に記載の帯域可変フィルタ。
【請求項８】
前記第１から第３までの可変キャパシタとしてバラクタダイオードを用い、
前記伝送線路としてマイクロストリップ線路、サスペンデッド線路またはコプレーナ線路を用いたことを特徴とする請求項３または請求項４または請求項６に記載の帯域可変フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、可変キャパシタを含む複数の共振回路と、各共振回路の間に挿入された複数の伝送線路とからなる帯域可変フィルタに関し、特に可変キャパシタを有効に用いることにより、フィルタ特性の劣化を招くことなく大きな帯域可変範囲を実現した帯域可変フィルタに関するものである。
【０００２】
【従来の技術】
従来の帯域可変フィルタにおいて、帯域可変フィルタの共振回路を構成する可変キャパシタは、共振回路のみに用いられており、各共振回路間を接続する回路には用いられていない（たとえば、非特許文献１参照）。
上記従来の帯域可変フィルタにおいて、共振回路は、各一端が短絡（接地）された並列の先端短絡スタブと、各先端短絡スタブの他端に接続された可変キャパシタと、各可変キャパシタに一端が接続されて他端が開放された並列の先端開放スタブとにより構成されている。
また、両端部に位置する先端短絡スタブの側面には、入出力線路が配設されており、各入出力線路と両端の先端短絡スタブとの間、および隣接する各先端短絡スタブの間は、いずれも結合線路として電磁的に結合し、近似的にＪインバータ回路（後述する）と見なすことができる。
【０００３】
上記帯域可変フィルタは、等価的に、可変キャパシタおよび固定インダクタからなる並列の共振回路と見なされ、各共振回路の間、または入出力端子と共振回路との間に、Ｊインバータが挿入された構成と見なされる。
このとき、並列共振回路の共振周波数の近傍は、帯域可変フィルタの通過域となり、Ｊインバータの値により、通過帯域幅および通過域での反射特性が定められる。
【０００４】
このように、共振回路およびＪインバータ回路で構成される帯域可変フィルタにおいて、可変キャパシタは、共振回路のみに用いられており、Ｊインバータ回路には用いていない。
また、実際の帯域可変フィルタ回路に用いられる結合線路などのＪインバータ回路は、或る周波数のみにおいて理想Ｊインバータと厳密に等価と見なることができるが、それ以外の周波数においては理想Ｊインバータと見なすことができなくなる。
【０００５】
通常の帯域通過フィルタにおいては、共振回路の共振周波数と、Ｊインバータ回路が理想Ｊインバータと等価となる周波数とを一致させているが、上記のように、共振回路に可変キャパシタを導入してその共振周波数（フィルタ通過周波数）を大きく変化させた場合には、Ｊインバータ回路の特性が理想的なＪインバータ特性からずれることになる。
【０００６】
【非特許文献１】
「Ｄｅｓｉｇｎ  ｏｆ  Ｔｕｎａｂｌｅ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｆｉｌｔｅｒｓ  ｗｉｔｈ  ａ  Ｃｏｎｓｔａｎｔ  ＦｒａｃｔｉｏｎａｌＢａｎｄ  Ｗｉｄｔｈ」（２００１年、ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｍｉｃｒｏｗａｖｅ  Ｃｏｎｆｅｒｅｎｃｅ：Ｉ．Ｖｅｎｄｉｋほか）。
【０００７】
【発明が解決しようとする課題】
従来の帯域可変フィルタは以上のように、Ｊインバータ回路に可変キャパシタが用いられておらず、また、或る周波数以外ではＪインバータ回路が理想Ｊインバータと見なせなくなることから、共振回路に可変キャパシタを導入してフィルタの通過周波数を変化させた場合に、Ｊインバータ回路の特性が理想的なＪインバータ特性からずれるので、通過域反射特性などのフィルタ特性の劣化を招き、実質的な帯域可変範囲が小さくなってしまうという問題点があった。
【０００８】
この発明は上記のような問題点を解決するためになされたもので、共振回路およびＪインバータ回路の両方に可変キャパシタを用いて、共振回路の共振周波数と、Ｊインバータ回路が理想Ｊインバータとして動作する周波数とを常に一致させることにより、通過域反射特性の劣化を招くことなく大きな帯域可変範囲を実現した帯域可変フィルタを得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る帯域可変フィルタは、第１の可変キャパシタを含む複数の共振回路と、各共振回路の間に挿入された複数の伝送線路と、各伝送線路の両端に接続され且つ一方が接地された第２の可変キャパシタとを備えたものである。
【００１０】
【発明の実施の形態】
実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１について詳細に説明する。
図１はこの発明の実施の形態１による帯域可変フィルタの等価回路を示す回路構成図であり、各共振回路の間に伝送線路が挿入された構成を示している。
図１において、帯域可変フィルタは、複数の可変キャパシタ１ａ、１ｂと、各共振回路（破線ブロック参照）の可変キャパシタ１ａに並列接続された固定インダクタ２（インダクタンスＬ１、Ｌ２）と、各共振回路の間を結合する伝送線路３（アドミッタンスＹ１、Ｙ２、Ｙ３）とを備えている。
【００１１】
可変キャパシタは、各共振回路を構成する可変キャパシタ１ａ（キャパシタンスＣ１、Ｃ２）と、各伝送線路３の両端に接続され且つ一方が接地された可変キャパシタ１ｂ（キャパシタンスＣｉｎｖ１、Ｃｉｎｖ２、Ｃｉｎｖ３）とを含む。
図１においては、伝送線路３の両端に、固定キャパシタではなく可変キャパシタ１ｂを接続した点のみが従来回路と異なる。
【００１２】
次に、図１に示したこの発明の実施の形態１による帯域可変フィルタの動作について説明する。
前述のように、帯域通過フィルタは、並列の共振回路と伝送線路（理想Ｊインバータ）２とにより構成され、さらに、可変キャパシタ１ａ、１ｂが用いられている。
ここで、理想ＪインバータのＦ行列は、以下の式（１）のように表される。
【００１３】
【数１】
2004289632.tif 000003
【００１４】
一方、特性アドミタンスＹｏ、電気長θの伝送線路のＦ’行列は、以下の式（１）のように表される。
【００１５】
【数２】
2004289632.tif 000004
【００１６】
式（２）において、Ｊ＝Ｙｏ、θ＝９０［ｄｅｇ］としたときに、式（１）および（２）は一致する。
したがって、帯域通過フィルタにおいては、通過周波数でθ＝９０［ｄｅｇ］となるように、共振回路間の伝送線路３の長さが定められる。
【００１７】
しかし、帯域可変フィルタの通過周波数を変化させた場合に、仮に、θ≠９０［ｄｅｇ］となって、伝送線路３が理想Ｊインバータとして機能しなくなると、所望のフィルタ特性が得られなくなり、実質的可変範囲は、θ≒９０［ｄｅｇ］と見なせる範囲（ごく限られた範囲）のみとなってしまう。
【００１８】
上記問題を解決するために、図２に示すように、伝送線路Ｙｏの両端にキャパシタＣｉｎｖを装荷した回路を用いる。
図２に示す回路のＦ’’行列は、角周波数をωとして、キャパシタＣｉｎｖを、以下の式（３）のように、
Ｃｉｎｖ＝Ｙｏ／（ωｔａｎθ）      （３）
とした場合、以下の式（４）のように表される。
【００１９】
【数３】
2004289632.tif 000005
【００２０】
上記式（４）より、伝送線路Ｙｏは、Ｊ＝Ｙｏ／ｓｉｎθの理想Ｊインバータと等価になることが分かる。
したがって、キャパシタＣｉｎｖを可変キャパシタとして、そのキャパシタンスを上記式（３）で与えることにより、図２に示す回路は、所望の周波数ωにて理想Ｊインバータとして動作する。
図１に示す帯域可変フィルタは、可変キャパシタ１ａおよび固定インダクタ２からなる可変の共振回路と、図２に示すＪインバータ回路とにより構成されており、共振回路の可変キャパシタ１ａとＪインバータ回路内の可変キャパシタ１ｂとを連動的に変化させることにより、共振回路の共振周波数と、Ｊインバータ回路が理想Ｊインバータとして動作する周波数とを常に一致させることができる。
【００２１】
このように、帯域可変フィルタを構成する共振回路の共振周波数と、伝送線路３に可変キャパシタ１ｂを装荷したＪインバータ回路が理想Ｊインバータとして動作する周波数とを一致させながら且つ連動的に変化させることができるので、フィルタ特性の劣化を招くことなく広範な帯域可変範囲を有する帯域可変フィルタを実現することができる。
【００２２】
実施の形態２．
なお、上記実施の形態１（図１）では、各伝送線路３の両端に可変キャパシタ１ｂのみを接続したが、第２の可変キャパシタに対して並列接続され且つ一方が接地されたインダクタを設けてもよい。
図３は各伝送線路１３の両端に可変キャパシタ１１ｂを追加接続したこの発明の実施の形態２による帯域可変フィルタの等価回路を示す回路構成図である。
図３において、可変キャパシタ１１ａ、１１ｂ、固定インダクタ１２ａおよび伝送線路１３は、それぞれ、前述（図１参照）の可変キャパシタ１ａ、１ｂ、固定インダクタ２および伝送線路３と同様のものである。
【００２３】
この場合、各伝送線路１３の両端に接続された可変キャパシタ１１ｂには、さらに、固定インダクタ１２ｂ（インダクタンスＬｉｎｖ１、Ｌｉｎｖ２、Ｌｉｎｖ３）が並列接続されている。
すなわち、伝送線路１３の両端には、可変キャパシタ１１ｂのみではなく、可変キャパシタ１１ｂおよび固定インダクタからなる並列回路が接続されている。
図２に示したＪインバータ回路は、キャパシタＣｉｎｖをキャパシタＣｉｎｖおよび固定インダクタＬｉｎｖからなる並列回路に置換したとしても、各回路定数値を適切に選ぶことにより理想Ｊインバータとして動作するので、図３の帯域可変フィルタは、前述と同様の動作を呈する。
【００２４】
また、図１のように伝送線路１３と地板との間に装荷された可変キャパシタ１ｂは低域通過特性を呈するが、図３のように、可変キャパシタ１１ｂおよび固定インダクタ１２ｂからなる並列回路に置換した場合には、帯域通過特性を呈するので、図３の帯域可変フィルタ回路は、前述（図１参照）の場合に比べてさらに優れた帯域外減衰特性を呈することになる。
したがって、フィルタ特性の劣化を招くことなく広範な帯域可変範囲が得られるとともに、フィルタを構成するＪインバータ回路が帯域通過特性を呈するためより優れた帯域外減衰特性を有する可変フィルタを得ることができる。
【００２５】
実施の形態３．
なお、上記実施の形態１（図１）では、各伝送線路３の両端に可変キャパシタ１ｂのみを接続したが、帯域可変フィルタの入力端または出力端に位置する伝送線路に対して、さらに第３の可変キャパシタを接続してもよい。
図４はこの発明の実施の形態３による帯域可変フィルタを示す回路構成図であり、帯域可変フィルタの入力端（または、出力端）に位置する伝送線路２３に対して、さらに第３の可変キャパシタ２１ｃを接続した場合を示している。
【００２６】
図４において、可変キャパシタ２１ａ、２１ｂ、固定インダクタ２２および伝送線路２３は、それぞれ、前述（図１参照）の可変キャパシタ１ａ、１ｂ、固定インダクタ２および伝送線路３と同様のものである。
この場合、入力端の伝送線路２３は、直列接続された２つの線路（アドミッタンスＹ１）からなり、これらの接続点には、可変キャパシタ２１ｃが接続されている。
【００２７】
図４において、フィルタの入力端（または、出力端）に位置する伝送線路２３（Ｊインバータ回路）に対して、伝送線路２３内にさらに可変キャパシタ２１ｃが装荷されており、可変キャパシタ２１ｃのキャパシタンスＣｉｎｖ１１は、必要に応じて適宜調整される。
【００２８】
図４内の可変キャパシタ２１ｃを調整することにより、入力端（または、出力端）からみた帯域可変フィルタの入力インピーダンスの微調整が可能となるので、フィルタ通過周波数を変化させた場合に生じ得る通過域反射特性などの劣化を適宜補償することができる。
したがって、フィルタ特性の劣化を招くことなく広範な帯域可変範囲を有する可変フィルタを実現することができる。
【００２９】
ここでは、可変キャパシタ２１ｃのみを追加したが、可変キャパシタ２１ｃに対して、さらに固定インダクタ（図示せず）を並列接続してもよい。
また、図１の回路構成に可変キャパシタ２１ｃを追加したが、図３の回路構成に適用することもできる。
【００３０】
実施の形態４．
なお、上記実施の形態１〜３では、複数の可変キャパシタを個別に設けたが、複数の可変キャパシタのうち、互いに隣接するもの同士を共通化してもよい。
図５は互いに隣接する可変キャパシタを共通化したこの発明の実施の形態４による帯域可変フィルタの等価回路を示す回路構成図である。
【００３１】
図５において、可変キャパシタ３１ａ、３１ｂ、固定インダクタ３２および伝送線路３３は、それぞれ、前述（図１参照）の可変キャパシタ１ａ、１ｂ、固定インダクタ２および伝送線路３と同様のものである。
この場合、各伝送線路３３の可変キャパシタは、共振回路内の可変キャパシタ３１ａと共通化されており、入力端および出力端に隣接するもの以外は、省略されている。
【００３２】
図５のように、共振回路および伝送線路３３（Ｊインバータ）に接続される各可変キャパシタのうち、互いに隣接して並列接続された可変キャパシタを共通化することにより、共通化した可変キャパシタ３１ａのキャパシタンスＣ１は、各々の和からなる１個のキャパシタ３１ａに集約される。
これにより、帯域可変フィルタ内の可変キャパシタの個数を削減することができ、したがって、フィルタ特性の劣化を招くことなく広範な帯域可変範囲を有する可変フィルタを、さらに少ない回路素子数で得ることができる。
【００３３】
実施の形態５．
なお、上記実施の形態１〜４では、各可変キャパシタおよび伝送線路の具体例について言及しなかったが、たとえば、可変キャパシタとしてバラクタダイオードを用い、伝送線路としてマイクロストリップ線路、サスペンデッド線路またはコプレーナ線路を用いてもよい。
図６は可変キャパシタおよび伝送線路の具体的に構成したこの発明の実施の形態５による帯域可変フィルタを示す平面図である。また、図７は図６内のＡ−Ａ線による側断面図である。
【００３４】
図６および図７において、帯域可変フィルタは、誘電体基板４０と、可変キャパシタを構成するバラクタダイオード４１と、誘電体基板４０およびバラクタダイオード４１を実装する金属製キャリア５０とを備えている。
誘電体基板４０上には、高インピーダンスのマイクロストリップ線路４２と、低インピーダンスのマイクロストリップ線路４３とが形成されている。
マイクロストリップ線路４２の一端は、マイクロストリップ線路４３に接続されており、マイクロストリップ線路４２の他端には、接地用のスルーホール４５が形成されている。
【００３５】
他のマイクロストリップ線路４３には、薄膜抵抗パターン４６を介してバイアス印加用端子４７が形成されている。
また、各マイクロストリップ線路４３の間には、直流阻止用のキャパシタ４８が形成されている。
さらに、バラクタダイオード４１は、ボンディングワイヤ４９を介して、誘電体基板４０上のマイクロストリップ線路４３に接続されている。
【００３６】
マイクロストリップ線路４２の一端は、スルーホール４５を介して接地されることにより、先端短絡スタブを形成している。
また、バラクタダイオード４１は、上下面に電極を有しており、上面電極は、ボンディングワイヤ４９を介してマイクロストリップ線路４３に接続され、裏面電極は、金属製キャリア５０の地板に接続されている。
【００３７】
図６および図７において、バラクタダイオード４１は可変キャパシタとして機能し、マイクロストリップ線路４２およびスルーホール４５からなる先端短絡スタブは、固定インダクタとして機能する。
一方、バラクタダイオード４１のキャパシタンスは、バラクタダイオード４１に対する印加電圧に応じて変化するので、バラクタダイオード４１は、薄膜抵抗パターン４６を介して電圧が印加されることにより、可変キャパシタとして機能する。
なお、薄膜抵抗パターン４６は、ＲＦチョークとして機能し、固定インダクタで代用することもできる。
また、マイクロストリップ線路４２、４３に代えて、サスペンデッド線路またはコプレーナ線路（図示せず）を用いてもよい。
【００３８】
上記構成において、直流阻止用のキャパシタ４８は、ボンディングワイヤ４９を介して各バラクタダイオード４１に接続されており、各バラクタダイオード４１への印加電圧を独立に制御するので、本質的に前述と同一の構成となる。
このように、バラクタダイオード４１を可変キャパシタとして用い、マイクロストリップ線路４２、４３を伝送線路として用いることにより、共振回路の共振周波数と、伝送線路に可変キャパシタを装荷したＪインバータ回路が理想Ｊインバータとして動作する周波数とを一致させながら且つ連動的に変化できるので、フィルタ特性の劣化を招くことなく広範な帯域可変範囲を有する帯域可変フィルタを実現することができる。
【００３９】
【発明の効果】
以上のように、この発明によれば、第１の可変キャパシタを含む複数の共振回路と、各共振回路の間に挿入された複数の伝送線路と、各伝送線路の両端に接続され且つ一方が接地された第２の可変キャパシタとを備えたので、共振回路およびＪインバータ回路の両方に可変キャパシタを用いて、共振回路の共振周波数と、Ｊインバータ回路が理想Ｊインバータとして動作する周波数とを常に一致させることにより、通過域反射特性の劣化を招くことなく大きな帯域可変範囲を実現した帯域可変フィルタが得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による帯域可変フィルタの等価回路を示す回路構成図である。
【図２】この発明の実施の形態１による伝送線路および可変キャパシタからなるＪインバータを示す回路構成図である。
【図３】この発明の実施の形態２による帯域可変フィルタの等価回路を示す回路構成図である。
【図４】この発明の実施の形態３による帯域可変フィルタの等価回路を示す回路構成図である。
【図５】この発明の実施の形態４による帯域可変フィルタの等価回路を示す回路構成図である。
【図６】この発明の実施の形態５による帯域可変フィルタの具体的構成例を示す平明図である。
【図７】図６内のＡ−Ａ線による側断面図である。
【符号の説明】
１ａ、１ｂ、１１ａ、１１ｂ、２１ａ、２１ｂ、２１ｃ、３１ａ、３１ｂ  可変キャパシタ、２、１２ａ、１２ｂ、２２、３２  固定インダクタ、３、１３、２３、３３  伝送線路、４１  バラクタダイオード、４２、４３  マイクロストリップ線路、４６  薄膜抵抗パターン、４８  キャパシタ。
【図１】
2004289632.tif 000006
【図２】
2004289632.tif 000007
【図３】
2004289632.tif 000008
【図４】
2004289632.tif 000009
【図５】
2004289632.tif 000010
【図６】
2004289632.tif 000011
【図７】
2004289632.tif 000012