(57)【要約】【課題】ＴＳ信号を伝送フレーム構成に変換せずに直接デジタル変調を行って送信しても、安定した受信同期によりＴＳ信号を出力可能とする。【解決手段】ＴＳ信号から同期バイトのＢ８を検出するＢ８検出回路２１１と、ＴＳ信号２３２のパケットの位置を確認する同期監視回路２１９と、Ｂ８周期をカウントするＢ８周期カウンター回路２１２と、Ｂ８検出パルス２０４の位相タイミングを確認する論理和回路２１４と、Ｂ８周期パルス２０５とカウンターロードパルス２０７の不整合をカウントし、所定のカウント値になるとＢ８同期はずれ検出パルス２０８を出力するＢ８同期監視カウンター２１６と、パケットスタートパルス２３１を出力するパケットスタートパルス生成回路２１８と、同期はずれを検出してＢ８周期カウンター回路２１２にリセットパルス２３６を出力する論理和回路２１７とを備える。【選択図】　　　図１
2004112125.tif 000002
【特許請求の範囲】
【請求項１】
デジタルマイクロ波送信機にて誤り符号化されたＴＳ信号をデジタル変調した変調波を受信するデジタルマイクロ波受信機において、
復調されたＴＳ信号から同期バイトの「Ｂ８」を検出してＢ８検出パルスを出力するＢ８検出回路と、ＴＳ信号のパケット位置を確認して同期監視を行い、ＴＳ信号、パケットの先頭位置を示すスタートパルス及び同期がはずれたことを示す同期はずれ検出パルスを出力する同期監視回路と、前記Ｂ８検出パルスの入力を基準にＢ８周期をカウントしてＢ８周期パルスを出力するＢ８周期カウンター回路と、前記Ｂ８検出パルスを遅延させる遅延器と、前記Ｂ８周期パルスと前記遅延器で遅延されたＢ８検出パルスとの位相タイミングを確認し、位相タイミングが一致するとカウンターロードパルスを出力する位相タイミング調整回路と、前記Ｂ８周期パルスの入力をカウントして、カウンターロードパルスが入力されるとカウンターをリセットすることによりＢ８同期を監視し、所定のカウント値になるとＢ８同期はずれ検出パルスを出力するＢ８同期監視カウンターと、前記カウンターロードパルスの入力を基準にパケット周期をカウントしてパケットの先頭位置を示すパケットスタートパルスを前記同期監視回路に出力するパケットスタートパルス生成回路と、前記Ｂ８同期はずれ検出パルス又は前記同期はずれ検出パルスのうち少なくとも一方の同期はずれ検出パルスが入力されると前記Ｂ８周期カウンター回路にリセットパルスを出力する同期はずれ検出回路とを有することを特徴とするデジタルマイクロ波受信機。
【請求項２】
前記デジタルマイクロ波受信機は、復調したＴＳ信号をパラレル／シリアル変換するパラシリ変換器を有し、前記Ｂ８検出回路は、前記パラシリ変換回路でパラレル／シリアル変換されたシリアルデータのＴＳ信号を入力してシリアル／パラレル変換するシリパラ変換回路と、「Ｂ８」を定数としたＢ８定数パラレルデータを出力するＢ８定数出力回路と、前記Ｂ８定数パラレルデータと前記シリパラ変換回路で変換されたパラレルデータのＴＳ信号を比較して同期バイトのＢ８を検出して前記Ｂ８検出パルスを出力するＢ８比較検出回路とを有することを特徴とする請求項１に記載のデジタルマイクロ波受信機。
【請求項３】
前記Ｂ８周期パルスを基準にして前記シリパラ変換回路で変換されたパラレルデータのＴＳ信号の位相を調整するためのシリパラパルスを出力するシリパラ制御回路と、前記パラレルデータのＴＳ信号を前記シリパラパルスの位相に合わせて出力する位相調整回路とを有することを特徴とする請求項２記載のデジタルマイクロ波受信機。
【請求項４】
前記パケットスタートパルス生成回路は、前記カウンターロードパルスの入力を基準にパケット周期をカウントしてパケットの先頭位置を示すパケットパルスを出力するパケットカウンターと、前記パケットパルスを遅延させての位相を調整し、前記パケットスタートパルスを出力する遅延器とを有することを特徴とする請求項１〜３の何れかに記載のデジタルマイクロ波受信機。
【請求項５】
前記デジタルマイクロ波受信機は受信した受信信号の等価及び符号判定を行う符号判定機及び等価器を備えており、
前記同期はずれ検出回路から前記リセットパルスが出力されると、前記符号判定器及び等価器へリセットをかけて、再度受信信号の等価及び符号判別を行うことを特徴とする請求項１〜４の何れかに記載のデジタルマイクロ波受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルマイクロ波受信機の受信信号同期回路に関し、特に放送用として映像／音声等を無線伝送するデジタルマイクロ波受信機に関する。
【０００２】
【従来の技術】
従来、放送用として映像／音声等をデジタルマイクロ波で送信する送信側では、ＭＰＥＧ２　ＴＳ（Ｔｒａｎｓｐｏｒｔ　Ｓｔｒｅａｍ）多重化装置から送られてくるＴＳ信号の互いに周波数の異なる複数の搬送波のそれぞれを、各搬送波に割り当てられた伝送すべき情報信号で別々に変調して、伝送フレームを構成にするためシンボル化に変換する。このようにシンボル化された伝送フレームの構成を図５に示す。
【０００３】
伝送フレームは、図に示すように、周波数分割多重信号を生成した有効データとガードインターバルとからなるデータシンボルと、既知の参照信号からなる同期シンボルとから構成されて、送信側から送信される。
【０００４】
一方、デジタルマイクロ波受信機では、受信した前記伝送フレームから同期シンボルを検出するため、同期シンボル内に挿入されている既知の参照信号を用意しておき、受信した前記伝送フレームの同期シンボルとの比較を行い、同期シンボル同期を生成する。同期シンボル同期の生成は、まず、受信した前記伝送フレームの同期シンボルと同期シンボル内に挿入されている既知の参照信号とを積算する。積算されたデータはシンボル単位で累算し、累算値が最大となるポイントをシンボル同期として生成する。そして、このように生成されたシンボル同期のタイミングを調整することで、復調データの制御を行っている。
【０００５】
つまり、デジタル送信を行う際、デジタル伝送フレームの構成に情報データと同期用データをシンボル単位にして送信を行い、その伝送フレーム構成内に同期シンボルを挿入しているため、デジタルマイクロ波受信機ではフレーム同期の検出を容易に行うことができていた。
【０００６】
【発明が解決しようとする課題】
しかし、従来の技術では、同期シンボルを挿入すると毎秒間の伝送データ内情報（有効データ）量が少なくなるため、伝送ビットレートが低下するという問題があった。
【０００７】
そこで本発明はかかる問題に鑑み、同期シンボルを挿入せずに情報データのみを伝送させるため、ＴＳ信号を伝送フレーム構成に変換せずに直接デジタル変調を行って送信しても、安定した受信同期によりＴＳ信号を出力可能とするデジタルマイクロ波受信機を提供することを目的とする。
【０００８】
更に本発明は、受信信号同期回路を簡略化することによりコスト低減とハードウェア規模の縮小を可能とするデジタルマイクロ波受信機を提供することを目的とする。
【０００９】
なお、デジタルマイクロ波送受信の同期検出に関して本発明に関連のある先行技術として、特開平１１−３２０２５号公報、特開平１０−１１７１８９号公報、特開平１０−２８１０５公報に記載の技術が知られている。
【００１０】
【課題を解決するための手段】
かかる目的を達成するために、本発明に係るデジタルマイクロ波受信機は、デジタルマイクロ波送信機にて誤り符号化されたＴＳ信号をデジタル変調した変調波を受信するデジタルマイクロ波受信機において、復調されたＴＳ信号から同期バイトの「Ｂ８」を検出してＢ８検出パルスを出力するＢ８検出回路と、ＴＳ信号のパケット位置を確認して同期監視を行い、ＴＳ信号、パケットの先頭位置を示すスタートパルス及び同期がはずれたことを示す同期はずれ検出パルスを出力する同期監視回路と、前記Ｂ８検出パルスの入力を基準にＢ８周期をカウントしてＢ８周期パルスを出力するＢ８周期カウンター回路と、前記Ｂ８検出パルスを遅延させる遅延器と、前記Ｂ８周期パルスと前記遅延器で遅延されたＢ８検出パルスとの位相タイミングを確認し、位相タイミングが一致するとカウンターロードパルスを出力する位相タイミング調整回路と、前記Ｂ８周期パルスの入力をカウントして、カウンターロードパルスが入力されるとカウンターをリセットすることによりＢ８同期を監視し、所定のカウント値になるとＢ８同期はずれ検出パルスを出力するＢ８同期監視カウンターと、前記カウンターロードパルスの入力を基準にパケット周期をカウントしてパケットの先頭位置を示すパケットスタートパルスを前記同期監視回路に出力するパケットスタートパルス生成回路と、前記Ｂ８同期はずれ検出パルス又は前記同期はずれ検出パルスのうち少なくとも一方の同期はずれ検出パルスが入力されると前記Ｂ８周期カウンター回路にリセットパルスを出力する同期はずれ検出回路とを有することとする。
【００１１】
この場合、前記デジタルマイクロ波受信機は、復調したＴＳ信号をパラレル／シリアル変換するパラシリ変換器を有し、前記Ｂ８検出回路は、前記パラシリ変換回路でパラレル／シリアル変換されたシリアルデータのＴＳ信号を入力してシリアル／パラレル変換するシリパラ変換回路と、「Ｂ８」を定数としたＢ８定数パラレルデータを出力するＢ８定数出力回路と、前記Ｂ８定数パラレルデータと前記シリパラ変換回路で変換されたパラレルデータのＴＳ信号を比較して同期バイトのＢ８を検出して前記Ｂ８検出パルスを出力するＢ８比較検出回路とを有することとし、更に、前記Ｂ８周期パルスを基準にして前記シリパラ変換回路で変換されたパラレルデータのＴＳ信号の位相を調整するためのシリパラパルスを出力するシリパラ制御回路と、前記パラレルデータのＴＳ信号を前記シリパラパルスの位相に合わせて出力する位相調整回路とを有することが望ましい。
【００１２】
また、前記パケットスタートパルス生成回路は、前記カウンターロードパルスの入力を基準にパケット周期をカウントしてパケットの先頭位置を示すパケットパルスを出力するパケットカウンターと、前記パケットパルスを遅延させての位相を調整し、前記パケットスタートパルスを出力する遅延器とを有することが望ましい。
【００１３】
一方、前記デジタルマイクロ波受信機は受信した受信信号の等価及び符号判定を行う符号判定機及び等価器を備えており、
前記同期はずれ検出回路から前記リセットパルスが出力されると、前記符号判定器及び等価器へリセットをかけて、再度受信信号の等価及び符号判別を行うこととする。
【００１４】
【発明の実施の形態】
次に、本発明に係る実施の形態について、図面を参照して説明する。
【００１５】
図１は本実施形態に係るデジタルマイクロ波受信機を示したブロック図であり、図２はデジタルマイクロ波受信機で受信するＴＳ信号の構成を示した図である。
【００１６】
まず、ＴＳ信号は先頭に１バイトの同期バイト「４７（１６進数）」を備えた１８８バイトのパケットから構成され、８パケットを１組として１フレーム構成で送受信される。この時、ＴＳ信号の信頼性向上のため、誤り訂正符号（リード・ソロモン）化される。
【００１７】
この訂正符号化は、１６個のパリティバイトが付加され、１パケットが２０４バイトに伸長される。また、パケット先頭にある同期バイトは、エネルギー拡散、インターリーブ及びＲＳ符号化で同期をとりやすくするため、１フレーム中、８パケット毎に同期バイト「４７（１６進数）」を反転させて「Ｂ８（１６進数）」としている。訂正符号化されたＴＳ信号の構成を図２に示す。
【００１８】
次に、本発明に係るデジタルマイクロ波受信機の構成について説明する。
【００１９】
デジタルマイクロ波受信機は、作動増幅された実数部データ２０１及び虚数部データ２０２をパラレル／シリアル変換してシリアルデータ２０３を出力するパラシリ変換器２１０と、シリアルデータ２０３から同期バイトのＢ８を検出してＢＳ検出パルス２０４及びＴＳ信号２３２を出力するＢ８検出回路２１１と、ＴＳ信号２３２のパケットの位置を確認して同期監視を行い、ＴＳ信号２３３、スタートパルス２３５及び同期はずれ検出パルス２３４を出力する同期監視回路２１９と、Ｂ８検出パルス２０４の入力を基準にＢ８周期をカウントしてＢ８周期パルス２０５を出力するＢ８周期カウンター回路２１２と、Ｂ８周期パルス２０５と遅延器２１３により遅延されたＢ８検出パルス２０６の論理和をとってＢ８検出パルス２０４の位相タイミングを確認してカウンターロードパルス２０７を出力する論理和回路２１４と、Ｂ８周期パルス２０５の入力をカウントして、カウンターロードパルス２０７が入力されるとカウンターをリセットすることによりＢ８同期を監視し、所定のカウント値になるとＢ８同期はずれ検出パルス２０８を出力するＢ８同期監視カウンター２１６と、カウンターロードパルス２０７の入力を基準にパケット周期をカウントしてパケットスタートパルス２３１を出力するパケットスタートパルス生成回路２１８と、Ｂ８同期はずれ検出パルス２０８又は同期はずれ検出パルス２３４のうち少なくとも一方の同期はずれ検出パルスが入力されるとＢ８周期カウンター回路２１２にリセットパルス２３６を出力する論理和回路２１７とを備えている。
【００２０】
また、Ｂ８検出回路２１１は更に、図３に示すように、シリアルデータ２０３を入力して８ビットのパラレルデータに変換するシフトレジスタ３１０と、ＴＳ信号の第１パケットの同期バイトである「Ｂ８」を定数としてＢ８定数８ビットパラレルデータを出力するＢ８定数３１４と、Ｂ８定数３１４からのＢ８定数８ビットパラレルデータと比較することにより８ビットパラレルデータ３０１から同期バイトのＢ８を検出してＢ８検出パルス２０４を出力する比較器３１１と、８ビットパラレルデータ３０１をパラレルクロックの位相に合わせるため、Ｂ８周期パルス２０５を基準にしてシリアルクロックを分周してシリパラパルス３０２を出力するシリパラ制御回路３１２と、８ビットパラレルデータ３０１をシリパラパルス３０２の位相に合わせてＴＳ信号２３２を出力するフリップフロップ３１３とを備えている。
【００２１】
また、パケットスタートパルス生成回路２１８は更に、図４に示すように、カウンターロードパルス２０７の入力によりカウントを開始してパケットパルス４０１を出力するパケットカウンター４１０と、パケットパルス４０１をＴＳ信号２３２の同期バイトとの位相関係を合わせるためにタイミング調整してパケットスタートパルス２３１を出力する遅延器４１１とを備えている。
【００２２】
次に、本発明に係るデジタルマイクロ波受信機の動作について説明する。
【００２３】
まず、デジタル変調されたＳＨＦ帯のアナログ波信号は、デジタルマイクロ波受信機に信号が入力されると、ＳＨＦダウンコンバータによってＳＨＦダウンコンバートされ、ＩＦダウンコンバータ及びＡ／Ｄ変換器によって直交振幅復調されてＩＦ帯からベースバンド帯に周波数変換されて実数部データと虚数部データに分離されたデジタル変調信号であるＴＳ信号が出力される。
【００２４】
この実数部データ２０１及び虚数部データは、それぞれパラシリ変換器２１０でパラレル／シリアル変換されて、ＴＳ信号の１ビットのシリアルデータ２０３として出力される。
【００２５】
Ｂ８検出回路２１１はこのシリアルデータ２０３から同期バイトの「Ｂ８」を検出してＢ８検出パルス２０４とパラレルクロックに同期したＴＳ信号２３２を出力する。
【００２６】
このＢ８検出回路２１１の動作を詳細に説明すると、まずシリアルデータ２０３はシフトレジスタ３１０により８ビットパラレルデータ３０１として出力される。そして出力された８ビットパラレルデータ３０１とＢ８定数３１４から出力されるＢ８定数８ビットパラレルデータとを比較器３１１で比較し、８ビットパラレルデータ３０１から「Ｂ８」を検出するとＢ８検出パルス２０４を出力する。これは、図２に示すように、ＴＳ信号の構成が８パケットに１回だけ同期バイト「Ｂ８」となるため、受信同期を行うには同期バイトの「Ｂ８」検出が必要となるためである。
【００２７】
ＴＳ信号内の「Ｂ８」を検出したＢ８検出パルス２０４は、Ｂ８周期カウンター回路２１２に入力される。
【００２８】
Ｂ８周期カウンター回路２１２は、電源投入時、又は回線状況が悪くなって受信同期が外れた後に最初にＢ８検出パルス２０４が入力された時からカウントを開始させる。そして、「Ｂ８」周期分、つまりＴＳ（シリアル）信号の８パケット分である８×２０４×８＝１３０５６分をカウントし、１３０５６カウントが終了する度にＢ８周期パルス２０５を出力する。
【００２９】
一方、Ｂ８検出パルス２０４は、Ｂ８周期パルス２０５との位相タイミング調整を行うために遅延器２１３により遅延され、Ｂ８検出パルス２０６として出力される。
【００３０】
論理和回路２１４は、遅延器２１３により遅延されたＢ８検出パルス２０６と、Ｂ８周期カウンター回路２１２から出力されたＢ８周期パルス２０５との位相の位置確認を行い、Ｂ８検出パルス２０６とＢ８周期パルス２０５との位置関係が合えば、その位置は「ＬＯＷ」となるカウンターロードパルス２０７を出力する。もし、Ｂ８検出パルス２０６とＢ８周期パルス２０５との位置関係が異なれば、「ＨＩＧＨ」のままでカウンターロードパルス２０７を出力する。
【００３１】
このカウンターロードパルス２０７は、Ｂ８同期監視カウンター２１６及びパケットスタートパルス生成回路２１８に入力される。
【００３２】
Ｂ８同期監視カウンター２１６は、カウンターロードパルス２０７が入力されると、これをロードパルスとしてカウンターのカウント値を初期化し、Ｂ８周期パルス２０５の入力により「Ｂ８」周期ごとにカウントアップする。論理和回路２１４においてＢ８検出パルス２０６とＢ８同期パルス２０５の位置関係が合っていれば、つまりＴＳ信号の同期バイト「Ｂ８」の検出位置が適正であればカウンターロードパルス２０７は「ＬＯＷ」イネーブルとなり、Ｂ８同期監視カウンター２１６のカウント値は初期値に戻され、再度カウントアップを始める。もし、論理和回路２１４においてＢ８検出パルス２０６とＢ８同期パルス２０５の位置関係が異なっていれば、つまりＴＳ信号の同期バイト「Ｂ８」の検出位置が不適正であればカウンターロードパルス２０７は「ＨＩＧＨ」のままであるため、Ｂ８同期監視カウンター２１６はカウントアップして行く。
【００３３】
Ｂ８同期監視カウンター２１６にはカウンター初期値２０９が設定されており、このカウンター初期値２０９は、所定期間内（Ｂ８周期パルス毎等）における同期バイト「Ｂ８」の許容はずれ回数を示しており、カウンターが所定期間内にカウンター初期値２０９以上にカウントアップすると、Ｂ８同期はずれ検出パルス２０８を「ＨＩＧＨ」として出力する。なお、カウンター初期値２０９は、受信システムによって特性等が異なり、本発明では０〜１５まで可変設定可能としている。
【００３４】
また、Ｂ８周期パルス２０５はＢ８検出回路２１１のシリパラ制御回路３１２に入力される。
【００３５】
シリパラ制御回路３１２では、８ビットパラレルデータ３０１をパラレルクロックの位相に合わせるため、Ｂ８周期パルス２０５を基準としてシリアルクロックを分周してシリパラパルス３０２を出力する。フリップフロップ３１３は、シフトレジスタ３１０から出力された８ビットパラレルデータ３０１を、シリパラ制御回路３１２から出力されたシリパラパルス３０２でタイミング調整し、これをＴＳ信号２３２として出力する。
【００３６】
なお、上記回路によって同期バイト「Ｂ８」の位置が正常に検出された場合は、シフトレジスタ３１０から出力された８ビットパラレルデータ３０１はパケットの先頭からシリアル／パラレル変換されるので、より安定したＴＳ信号２３２を出力することが可能となる。
【００３７】
一方、論理和回路２１４から出力されたカウンターロードパルス２０７はパケットスタート生成回路２１８に入力される。
【００３８】
パケットスタート生成回路では、パケットカウンター４１０はカウンターロードパルス２０７の入力によりカウントを開始する。ＴＳ信号の１パケット分である２０４カウントすると「ＨＩＧＨ」イネーブルをパケットパルス４０１として出力し、２０４カウント後は初期値に戻って再度２０４カウントを開始する。
【００３９】
パケットパルス４０１は、Ｂ８検出回路２１１から出力されるＴＳ信号２３２の同期バイトとの位相関係を合わせるため、遅延器４１１によりタイミング調整され、パケットスタートパルス２３１として同期監視回路２１９に出力される。
【００４０】
同期監視回路２１９は、Ｂ８検出回路２１１から出力されるＴＳ信号２３２とパケットスタートパルス２３１を入力とし、ＴＳ信号２３２の同期バイト（「Ｂ８」及び「４７」）とパケットスタートパルス２３１との位置関係をチェックする。
【００４１】
判定結果が「良」ならば、そのままの（位置関係）状態を保持し、ＴＳ信号２３３及びスタートパルス２３５を次段の誤り訂正回路に出力する。この場合、スタートパルス２３５とＴＳ信号２３３は互いに同期しているので、誤り復号されたＴＳ信号は安定であることが望める。しかし、判定結果が「不」ならば、Ｂ８同期監視カウンター２１６と同様な動作を行い、同期はずれ検出パルス２３４を「ＨＩＧＨ」として出力する。この場合、誤り復号されたＴＳ信号２３３は安定であることは望めない。
【００４２】
このように出力された同期はずれ検出パルス２３４及びＢ８同期はずれ検出パルス２０８は論理和回路２１７に入力され、論理和回路２１７は、何れかのパルスが「ＨＩＧＨ」となれば「ＨＩＧＨ」となった方のパルスをリセットパルス２３６として出力する。つまり、パケット周期又はＢ８周期の同期はずれが起こるとリセットパルス２３６を「ＨＩＧＨ」にしてＢ８周期カウンター回路２１２に入力する。
【００４３】
Ｂ８周期カウンター回路２１２は、リセットパルス２３６の入力によりカウンターがリセットされ、再度Ｂ８検出パルス２０４の入力に基づきカウントを開始し、Ｂ８同期監視カウンター２１６からのＢ８同期はずれ検出パルス２０８及び同期監視カウンター２１９からの同期はずれ検出パルス２３４が共に「ＬＯＷ」になるまで繰り返し行う。つまり、ＴＳ信号の同期バイトの検出位置が合うまで常時監視しているので、より安定したＴＳ信号２３３を誤り訂正回路に供給することができる。
【００４４】
なお、論理和回路２１７から「ＨＩＧＨ」となったリセットパルス２３６が出力されると、システム自体の同期が検出できていない可能性が考えられる。つまり、自局波自身が伝送されていないか、また、マルチパス等の影響による受信信号の劣化の可能性が考えられるため、論理和回路２１７から出力されるリセットパルス２３６が「ＨＩＧＨ」となった場合は、受信機内の符号判定器と等価器へリセットをかけて、再度受信信号の等価及び符号判別を行う。
【００４５】
【発明の効果】
以上説明したように、Ｂ８同期監視カウンター及び同期監視回路において受信同期を常時監視しているため、回線状態が良好の場合は、常時安定なＴＳ信号の出力が可能となり、回線状態が断→良好になった場合でも、受信同期を再検知するように制御し、再度安定したＴＳ信号を出力することが可能となるため、次段の誤り訂正回路では、パケット毎に誤り訂正処理が安定に行うことができる。
【００４６】
また、伝送フレーム構成を用いない本発明によれば、デジタルマイクロ波受信機における受信信号同期回路を簡略化することができるので、ハードウェア規模を大幅に縮小することができ、コスト低減にも効果がある。
【図面の簡単な説明】
【図１】本発明に係るデジタルマイクロ波受信機を示したブロック図。
【図２】ＴＳ信号の構成図。
【図３】Ｂ８検出回路の構成を示すブロック図。
【図４】パケットスタートパルス生成回路の構成を示すブロック図。
【図５】同期シンボル挿入フレームの構成図。
【符号の説明】
２０１　実数部データ
２０２　虚数部データ
２０３　シリアルデータ
２０４　Ｂ８検出パルス
２０５　Ｂ８周期パルス
２０６　Ｂ８検出パルス
２０７　カウンターロードパルス
２０８　Ｂ８同期はずれ検出パルス
２０９　カウンター初期値
２１０　パラシリ変換器
２１１　Ｂ８検出回路
２１２　Ｂ８周期カウンター回路
２１３　遅延器
２１４　論理和回路
２１６　Ｂ８同期監視カウンター
２１７　論理和回路
２１８　パケットスタートパルス生成回路
２３２　ＴＳ信号
２３３　ＴＳ信号
２３４　同期はずれ検出パルス
２３５　スタートパルス
２３６　リセットパルス
３１０　シフトレジスタ
３１１　比較器
３１２　シリパラ制御回路
３１３　フリップフロップ
３１４　Ｂ８定数
４０１　パケットパルス
４１０　パケットカウンター
４１１　遅延器
【図１】
2004112125.tif 000003
【図２】
2004112125.tif 000004
【図３】
2004112125.tif 000005
【図４】
2004112125.tif 000006
【図５】
2004112125.tif 000007