(57)【要約】【課題】デジタルフィルタ内の乗算器の消費電力の低減を図ることができるようにする。【解決手段】レジスタ部４３より、フィルタ処理を禁止し、切換部３４より入力される入力信号（デジタルデータ）をそのまま同期信号付加部３６に出力するスルーモードを指定する制御信号ＳＥＬとして「１」が供給された場合、入力信号は、フィルタ部５４を介さずに図中太線で示されたパス（切換部５１、レジスタ５３−１、レジスタ５３−２、および切換部５５）を通過し、フィルタ部５４の入力から出力までのデイレイと同一の長さのデイレイであるクロック信号ＣＬＫの２クロックで出力される。このとき、フィルタ部５４には、切換部５２を介して「０」の固定データが入力され続ける。本発明は、デジタルビデオエンコーダに搭載されるデジタルフィルタ装置に適応可能である。【選択図】      図６
2004153303.tif 000002
【特許請求の範囲】
【請求項１】
入力されたデジタルデータに対してフィルタ処理を施して出力するフィルタ処理実行モードと、前記フィルタ処理を禁止し、入力された前記デジタルデータをそのまま出力するスルーモードを有するデジタルフィルタ装置において、
入力されたデジタルデータに所定の係数を乗算する複数の乗算器を有し、入力された前記デジタルデータに対して前記フィルタ処理を行うフィルタ処理手段と、
前記フィルタ処理手段の入力から出力までのデイレイと同一の長さのデイレイで、入力されたデジタルデータを、前記フィルタ処理手段を介さずにそのまま出力するスルーモード手段と、
前記フィルタ処理実行モードが指定された場合、前記フィルタ処理手段の入力を、第１のデジタルデータに切り換えるとともに、前記スルーモード手段の入力を、固定された値の第２のデジタルデータに切り換え、前記スルーモードが指定された場合、前記フィルタ処理手段の入力を、前記第２のデジタルデータに切り換えるとともに、前記スルーモード手段の入力を、前記第１のデジタルデータに切り換える切換手段と
を備えることを特徴とするデジタルフィルタ装置。
【請求項２】
入力されたデジタルデータに対してフィルタ処理を施して出力するフィルタ処理実行モードと、前記フィルタ処理を禁止し、入力された前記デジタルデータをそのまま出力するスルーモードを有するデジタルフィルタ装置であって、
入力されたデジタルデータに所定の係数を乗算する複数の乗算器を有し、入力された前記デジタルデータに対して前記フィルタ処理を行うフィルタ処理手段と、
前記フィルタ処理手段の入力から出力までのデイレイと同一の長さのデイレイで、入力されたデジタルデータを、前記フィルタ処理手段を介さずにそのまま出力するスルーモード手段とを備える前記デジタルフィルタ装置のデジタルフィルタ方法において、
前記フィルタ処理実行モードが指定された場合、前記フィルタ処理手段は、前第１のデジタルデータを入力するとともに、前記スルーモード手段は、固定された値の第２のデジタルデータを入力し、
前記スルーモードが指定された場合、前記フィルタ処理手段は、前記第２のデジタルデータを入力するとともに、前記スルーモード手段は、前記第１のデジタルデータを入力する
ことを特徴とするデジタルフィルタ方法。
【請求項３】
入力されたデジタルデータに対してフィルタ処理を施して出力するフィルタ処理実行モードと、前記フィルタ処理を禁止し、入力された前記デジタルデータをそのまま出力するスルーモードを有するデジタルフィルタ装置において、
入力されたデジタルデータに所定の係数を乗算する複数の乗算器を有する乗算手段と、
前記フィルタ処理実行モードが指定された場合、複数の前記乗算器のうちの対応する１つの出力を入力するか、または、複数の前記乗算器のうちの対応する１つの出力と直前に配置されたレジスタの出力の加算値を入力する複数のレジスタを有するレジスタ手段と、
前記フィルタ処理実行モードが指定された場合、複数の前記乗算器のそれぞれの入力を、第１のデジタルデータに切り換え、前記スルーモードが指定された場合、複数の前記乗算器のそれぞれの入力を、固定された値の第２のデジタルデータに切り換える切換手段と
を備え、
前記レジスタ手段は、前記スルーモードが指定された場合、複数の前記レジスタのうちの少なくとも一部分を含むパスを形成させ、前記第１のデジタルデータを、前記乗算手段を介さずに、形成された前記パスを通過させ、前記フィルタ処理実行モードにおけるデイレイと同一の長さのデイレイで外部に出力する
ことを特徴とするデジタルフィルタ装置。
【請求項４】
入力されたデジタルデータに対してフィルタ処理を施して出力するフィルタ処理実行モードと、前記フィルタ処理を禁止し、入力された前記デジタルデータをそのまま出力するスルーモードを有するデジタルフィルタ装置であって、
入力されたデジタルデータに所定の係数を乗算する複数の乗算器を有する乗算手段と、
複数のレジスタを有するレジスタ手段とを備える前記デジタルフィルタ装置のデジタルフィルタ方法であって、
前記フィルタ処理実行モードが指定された場合、複数の前記乗算器のそれぞれは、第１のデジタルデータを入力し、複数の前記レジスタのそれぞれは、複数の前記乗算器のうちの対応する１つの出力を入力するか、または、複数の前記乗算器のうちの対応する１つの出力と直前に配置された前記レジスタの出力の加算値を入力し、
前記スルーモードが指定された場合、前記乗算器のそれぞれは、固定された値の第２のデジタルデータを入力し、前記レジスタ手段は、複数の前記レジスタのうちの少なくとも一部分を含むパスを形成させ、前記第１のデジタルデータを、前記乗算手段を介さずに、形成された前記パスを通過させ、前記フィルタ処理実行モードにおけるデイレイと同一の長さのデイレイで外部に出力する
ことを特徴とするデジタルフィルタ方法。
【請求項５】
入力された第１のデジタル映像信号のフォーマットを変換して、第２のデジタル映像信号として出力する変換手段と、
前記変換手段より出力された前記第２のデジタル映像信号に対してフィルタ処理を施して出力するフィルタ処理実行モードと、前記フィルタ処理を禁止し、前記第２のデジタル映像信号をそのまま出力するスルーモードを有するデジタルフィルタ処理手段と
を備え、
前記デジタルフィルタ処理手段は、
入力された前記第２のデジタル映像信号に所定の係数を乗算する複数の乗算器を有し、入力された前記第２のデジタル映像信号に対して前記フィルタ処理を行う第１の手段と、
前記第１の手段の入力から出力までのデイレイと同一の長さのデイレイで、入力された前記第２のデジタル映像信号を、前記第１の手段を介さずにそのまま出力する第２の手段と、
前記フィルタ処理実行モードが指定された場合、前記第１の手段の入力を、前記第２のデジタル映像信号に切り換えるとともに、前記２の手段の入力を、固定された値のデジタルデータに切り換え、前記スルーモードが指定された場合、前記第１の手段の入力を、前記固定された値のデジタルデータに切り換えるとともに、前記スルーモード手段の入力を、前記第２のデジタル映像信号に切り換える第３の手段と
を有することを特徴とする映像信号処理装置。
【請求項６】
入力された第１のデジタル映像信号のフォーマットを変換して、第２のデジタル映像信号として出力する変換手段と、
前記変換手段より出力された前記第２のデジタル映像信号に対してフィルタ処理を施して出力するフィルタ処理実行モードと、前記フィルタ処理を禁止し、前記第２のデジタル映像信号をそのまま出力するスルーモードを有するデジタルフィルタ処理手段とを備える映像信号処理装置であって、
前記デジタルフィルタ処理手段が、
入力された前記第２のデジタル映像信号に所定の係数を乗算する複数の乗算器を有し、入力された前記第２のデジタル映像信号に対して前記フィルタ処理を行う第１の手段と、
前記第１の手段の入力から出力までのデイレイと同一の長さのデイレイで、入力された前記第２のデジタル映像信号を、前記第１の手段を介さずにそのまま出力する第２の手段と
を有する前記映像信号処理装置の映像信号処理方法において、
前記フィルタ処理実行モードが指定された場合、前記第１の手段は、前記第２のデジタル映像信号を入力するとともに、前記第２の手段は、固定された値のデジタルデータを入力し、
前記スルーモードが指定された場合、前記第１の手段は、前記固定された値のデジタルデータを入力するとともに、前記第２の手段は、前記第２のデジタル映像信号を入力する
ことを特徴とする映像信号処理方法。
【請求項７】
入力された第１のデジタル映像信号のフォーマットを変換して、第２のデジタル映像信号として出力する変換手段と、
前記変換手段より出力された前記第２のデジタル映像信号に対してフィルタ処理を施して出力するフィルタ処理実行モードと、前記フィルタ処理を禁止し、前記第２のデジタル映像信号をそのまま出力するスルーモードを有するデジタルフィルタ処理手段と
を備え、
前記デジタルフィルタ処理手段は、
入力された前記第２のデジタル映像信号に所定の係数を乗算する複数の乗算器を有する第１の手段と、
前記フィルタ処理実行モードが指定された場合、複数の前記乗算器のうちの対応する１つの出力を入力するか、または、複数の前記乗算器のうちの対応する１つの出力と直前に配置されたレジスタの出力の加算値を入力する複数のレジスタを有する第２の手段と、
前記フィルタ処理実行モードが指定された場合、複数の前記乗算器のそれぞれの入力を、前記第２のデジタル映像信号に切り換え、前記スルーモードが指定された場合、複数の前記乗算器のそれぞれの入力を、固定された値のデジタルデータに切り換える切換手段と
を有し、
前記第２の手段は、前記スルーモードが指定された場合、複数の前記レジスタのうちの少なくとも一部分を含むパスを形成させ、前記第２のデジタル映像信号を、前記第１の手段を介さずに、形成された前記パスを通過させ、前記フィルタ処理実行モードにおけるデイレイと同一の長さのデイレイで外部に出力する
ことを特徴とする映像信号処理装置。
【請求項８】
入力された第１のデジタル映像信号のフォーマットを変換して、第２のデジタル映像信号として出力する変換手段と、
前記変換手段より出力された前記第２のデジタル映像信号に対してフィルタ処理を施して出力するフィルタ処理実行モードと、前記フィルタ処理を禁止し、前記第２のデジタル映像信号をそのまま出力するスルーモードを有するデジタルフィルタ処理手段とを備える映像信号処理装置であって、
前記デジタルフィルタ処理手段が、
入力された前記第２のデジタル映像信号に所定の係数を乗算する複数の乗算器を有する第１の手段と、
複数のレジスタを有する第２の手段と
を有する前記映像信号処理装置の映像信号処理方法であって、
前記フィルタ処理実行モードが指定された場合、複数の前記乗算器のそれぞれは、前記第２のデジタル映像信号を入力し、複数の前記レジスタのそれぞれは、複数の前記乗算器のうちの対応する１つの出力を入力するか、または、複数の前記乗算器のうちの対応する１つの出力と直前に配置された前記レジスタの出力の加算値を入力し、
前記スルーモードが指定された場合、前記乗算器のそれぞれは、固定された値のデジタルデータを入力し、前記第２の手段は、複数の前記レジスタのうちの少なくとも一部分を含むパスを形成させ、前記第２のデジタル映像信号を、前記第１の手段を介さずに、形成された前記パスを通過させ、前記フィルタ処理実行モードにおけるデイレイと同一の長さのデイレイで外部に出力する
ことを特徴とする映像信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルフィルタ装置および方法、並びに映像信号処理装置および方法に関し、特に、デジタルフィルタ内の乗算器の消費電力の低減を図ることができるようにしたデジタルフィルタ装置および方法、並びに映像信号処理装置および方法に関する。
【０００２】
【従来の技術】
近年、テレビジョン受像機やパーソナルコンピュータ等の映像信号処理装置は、複数のフォーマットの映像信号の処理が可能となっているとともに、デジタル処理も可能となっている。このような映像信号処理装置は、デジタルビデオエンコーダ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｅｎｃｏｄｅｒ）を搭載していることが多い。
【０００３】
従来、デジタルビデオエンコーダは、ＮＴＳＣ（Ｎａｔｉｏｎａｌ  Ｔｅｌｅｖｉｓｉｏｎ  Ｓｙｓｔｅｍ  Ｃｏｍｍｉｔｔｅｅ）方式やＰＡＬ（Ｐｈａｓｅ  Ａｌｔｅｒｎａｔｉｎｇ  ｂｙ  ｌｉｎｅ）方式に対応可能なものしか存在しなかったが、近年、高画質の要求により、４８０Ｐ、７２０Ｐ、および１０８０Ｉのそれぞれの映像信号を扱うことが可能なデジタルテレビジョン受像機（以下、ＤＴＶと称する）やコンピュータ用のディスプレイ（以下、ＶＥＳＡと称する）などに対応可能なものも登場してきている。
【０００４】
即ち、近年登場したこのようなデジタルビデオエンコーダは、コンポーネント信号（Ｒ信号、Ｇ信号、およびＢ信号（以下、この３信号をまとめて、ＲＧＢ信号と称する）、Ｙ信号、Ｃｂ信号、およびＣｒ信号（以下、この３信号をまとめて、ＹＣｂＣｒ信号と称する）、または、Ｙ信号、Ｐｂ信号、およびＰｒ信号（以下、この３信号をまとめて、ＹＰｂＰｒ信号と称する）等）の処理が可能となっており、また、画質調整や帯域制限のために画像データに対しフィルタ処理を行うデジタルフィルタを有している。
【０００５】
これらのデジタルフィルタのうちの、コンポーネント信号用のデジタルフィルタは、４８０Ｐ、７２０Ｐ、および１０８０Ｉの信号等の複数の信号のそれぞれに対応した個別のカットオフ周波数の切り替えが可能とされるとともに（複数のフィルタ処理実行モードを有するとともに）、フィルタ処理を施さないモード（以下、スルーモードと称する）も有する必要がある。
【０００６】
そこで、従来のデジタルフィルタは、内蔵する乗算器の係数を変えることで、カットオフ周波数の切り換え（フィルタ処理実行モードの切り換え）を行っている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のデジタルフィルタは、スルーモードを実行する場合、複数の乗算器のうちの所定の１つの係数のみを「１」にし、残りの乗算器の全ての係数を「０」にする方式を採用しており、係数が「０」にされた乗算器の消費電力が無駄になるという課題があった。特に、高性能なフィルタにおいては、乗算器の数が増えるため、この課題はより顕著なものになる。
【０００８】
図１と図２を参照して、このような課題を有する従来のデジタルフィルタの具体的な例について説明する。
【０００９】
即ち、図１は、従来のローパスフィルタ（デジタルフィルタ装置）の構成例を表している。
【００１０】
図１に示されるように、タップ数が５である従来のデジタルフィルタ装置１は、乗算器１１−１乃至１１−５、レジスタ１２−１乃至１２−４、および、加算器１３−１乃至１３−４から構成されている。なお、図１の例では、説明の簡略上、タップ数が５とされたため、そのタップ数（＝５）より１少ない４個のレジスタ１２−１乃至１２−４が設けられているが、レジスタの個数は、タップ数に応じて様々な個数（タップ数の数より１少ない個数）とすることが可能である。
【００１１】
乗算器１１−１乃至１１−５のそれぞれは、デジタル映像信号（入力データ）に、係数ｈ０乃至ｈ４のそれぞれを乗算して、レジスタ１２−１、および加算器１３−１乃至１３−４のそれぞれに供給する。
【００１２】
レジスタ１２−１乃至１２−４のそれぞれは、例えば、フリップフロップ回路等により構成され、所定のクロック信号ＣＬＫに同期して、入力したデータを加算器１３−１乃至１３−４のそれぞれへ出力する（シフトする）。即ち、レジスタ１２−１乃至１２−４のそれぞれは、乗算器１１−１、加算器１３−１乃至１３−３のそれぞれから出力されたデータを入力して保持し、クロック信号ＣＬＫの次のクロックが入力されると、保持したデータを、加算器１３−１乃至１３−４のそれぞれに出力する。
【００１３】
加算器１３−１乃至１３−４のそれぞれは、２つのデータを入力し、それらの加算値（データ）を出力する。即ち、加算器１３−１乃至１３−３のそれぞれは、前段のレジスタ１２−１乃至１２−３のそれぞれの出力と乗算器１１−２乃至乗算器１１−４のそれぞれの出力の加算値のデータのそれぞれを、後段のレジスタ１２−２乃至１２−４のそれぞれに供給する。加算器１３−４は、レジスタ１２−４の出力と乗算器１１−５の出力の加算値のデータを、出力データとして外部に出力する。
【００１４】
次に、図２を参照して、従来のデジタルフィルタ装置１のスルーモード時における動作について説明する。
【００１５】
なお、従来のデジタルフィルタ装置１のフィルタ処理実行モード時における動作は、当業者にとって理解が容易なものであるため、ここではその説明は省略する。
【００１６】
図２に示されるように、スルーモードが指定されると、係数ｈ２を除く他の係数ｈ０、ｈ１、ｈ３、およびｈ４のそれぞれは「０」に変更され、残りの係数ｈ２のみが「１」に変更される。
【００１７】
これにより、入力データは、乗算器１１−３、加算器１３−２、レジスタ１２−３、加算器１３−３、レジスタ１２−４、および加算器１３−４から形成されるパス（図２中矢印で示されるパス）を通り、そのまま出力される（フィルタ処理が施されていない入力データが出力データとして出力される）。
【００１８】
このパスには、レジスタ１２−３とレジスタ１２−４の２つのレジスタが含まれているので、パスの入力から出力までのデイレイは、クロック信号ＣＬＫの２クロックになる。このデイレイは、フィルタ処理実行モード時のデイレイ（レジスタ数の１／２に対応するデイレイ）と同一の長さのデイレイとされている。
【００１９】
このように、スルーモード時においては、係数が「０」である乗算器（図２の例では、４つの乗算器１１−１、乗算器１１−２、乗算器１１−４、および乗算器１１−５）は、スルーモードの動作には寄与しないにも関わらず（データのパスに含まれておらず、動作が不要とされているにも関わらず）、乗算処理自体は行っているので、電力を消費してしまうという課題がある。
【００２０】
ところで、このような従来のデジタルフィルタの電力消費については、例えば、特許文献１および特許文献２のそれぞれにも開示されている。
【００２１】
しかしながら、特許文献１においては、単に、デジタルフィルタの消費電力についてのみが開示されているだけであり、スルーモードについては開示されていない。
【００２２】
また、特許文献２には、乗算器の消費電力が大きいことと、その乗算器の消費電力を減らす工夫として、次のような１例が開示されている。即ち、特許文献２には、ＡレジスタＡ−ＲｅｇとＢレジスタＢ−Ｒｅｇへ入力されるクロックに同期して、乗算演算を行う乗算器を有するフィルタにおいて、乗算器による演算が不要な場合、乗算器の係数を全て「０」にして、それを検出する検出回路（全ての乗算器の係数がオール０であることを検出する検出回路）を設けて検出を行い、ＡレジスタＡ−ＲｅｇとＢレジスタＢ−Ｒｅｇへ入力されるクロックを禁止する手法が開示されている。
【００２３】
しかしながら、たとえ、この特許文献２に開示されている手法を、上述した図１のデジタルフィルタ装置１にそのまま適用したとしても、上述した課題を解決することは困難である。即ち、上述したように、図１のデジタルフィルタ装置１においては、スルーモード時に、係数ｈ０乃至ｈ４の全てが「０」（オール０）になるわけではないので（係数ｈ３が「１」となるので）、特許文献２に開示された検出回路では、スルーモードであることの検出を行うことは不可能である。
【００２４】
本発明は、このような状況に鑑みてなされたものであり、上述した図１に示されるような構成のデジタルフィルタ装置内の乗算器の消費電力の低減を図ることができるようにするものである。
【００２５】
【特許文献１】
特開平５−２１８８０３号公報
【特許文献１】
特開２００２−１９７４５４号公報
【００２６】
【課題を解決するための手段】
本発明の第１のデジタルフィルタ装置は、入力されたデジタルデータに対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、入力されたデジタルデータをそのまま出力するスルーモードを有するデジタルフィルタ装置であって、入力されたデジタルデータに所定の係数を乗算する複数の乗算器を有し、入力されたデジタルデータに対してフィルタ処理を行うフィルタ処理手段と、フィルタ処理手段の入力から出力までのデイレイと同一の長さのデイレイで、入力されたデジタルデータを、フィルタ処理手段を介さずにそのまま出力するスルーモード手段と、フィルタ処理実行モードが指定された場合、フィルタ処理手段の入力を、第１のデジタルデータに切り換えるとともに、スルーモード手段の入力を、固定された値の第２のデジタルデータに切り換え、スルーモードが指定された場合、フィルタ処理手段の入力を、第２のデジタルデータに切り換えるとともに、スルーモード手段の入力を、第１のデジタルデータに切り換える切換手段とを備えることを特徴とする。
【００２７】
本発明の第１のデジタルフィルタ方法は、入力されたデジタルデータに対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、入力されたデジタルデータをそのまま出力するスルーモードを有するデジタルフィルタ装置であって、入力されたデジタルデータに所定の係数を乗算する複数の乗算器を有し、入力されたデジタルデータに対してフィルタ処理を行うフィルタ処理手段と、フィルタ処理手段の入力から出力までのデイレイと同一の長さのデイレイで、入力されたデジタルデータを、フィルタ処理手段を介さずにそのまま出力するスルーモード手段を備えるデジタルフィルタ装置のデジタルフィルタ方法であって、フィルタ処理実行モードが指定された場合、フィルタ処理手段は、第１のデジタルデータを入力するとともに、スルーモード手段は、固定された値の第２のデジタルデータを入力し、スルーモードが指定された場合、フィルタ処理手段は、第２のデジタルデータを入力するとともに、スルーモード手段は、第１のデジタルデータを入力することを特徴とする。
【００２８】
本発明の第１のデジタルフィルタ装置および方法においては、入力されたデジタルデータに対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、入力されたデジタルデータをそのまま出力するスルーモードが用意されており、フィルタ処理実行モードが指定された場合、入力されたデジタルデータに所定の係数を乗算する複数の乗算器を有し、入力されたデジタルデータに対してフィルタ処理を行うフィルタ処理部には、外部より入力された第１のデジタルデータが入力されるとともに、フィルタ処理部の入力から出力までのデイレイと同一の長さのデイレイで、入力されたデジタルデータを、フィルタ処理部を介さずにそのまま出力するスルーモード部には、固定された値の第２のデジタルデータが入力される。これに対して、スルーモードが指定された場合、フィルタ処理部には、第２のデジタルデータが入力されるとともに、スルーモード部には、外部より入力された第１のデジタルデータが入力される。
【００２９】
本発明の第１のデジタルフィルタ装置は、単にデジタル信号に対してフィルタ処理を施す装置であってもよいし、アナログとデジタルの両方の信号に対してフィルタ処理を施すことが可能な装置でもよい。
【００３０】
本発明の第２のデジタルフィルタ装置は、入力されたデジタルデータに対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、入力されデジタルデータをそのまま出力するスルーモードを有するデジタルフィルタ装置であって、入力されたデジタルデータに所定の係数を乗算する複数の乗算器を有する乗算手段と、フィルタ処理実行モードが指定された場合、複数の乗算器のうちの対応する１つの出力を入力するか、または、複数の乗算器のうちの対応する１つの出力と直前に配置されたレジスタの出力の加算値を入力する複数のレジスタを有するレジスタ手段と、フィルタ処理実行モードが指定された場合、複数の乗算器のそれぞれの入力を、第１のデジタルデータに切り換え、スルーモードが指定された場合、複数の乗算器のそれぞれの入力を、固定された値の第２のデジタルデータに切り換える切換手段とを備え、レジスタ手段は、スルーモードが指定された場合、複数のレジスタのうちの少なくとも一部分を含むパスを形成させ、第１のデータを、乗算手段を介さずに、形成されたパスを通過させ、フィルタ処理実行モードにおけるデイレイと同一の長さのデイレイで外部に出力することを特徴とする。
【００３１】
本発明の第２のデジタルフィルタ方法は、入力されたデジタルデータに対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、入力されたデジタルデータをそのまま出力するスルーモードを有するデジタルフィルタ装置であって、入力されたデジタルデータに所定の係数を乗算する複数の乗算器を有する乗算手段と、複数のレジスタを有するレジスタ手段とを備えるデジタルフィルタ装置のデジタルフィルタ方法であって、フィルタ処理実行モードが指定された場合、複数の乗算器のそれぞれは、第１のデジタルデータを入力し、複数のレジスタのそれぞれは、複数の乗算器のうちの対応する１つの出力を入力するか、または、複数の乗算器のうちの対応する１つの出力と直前に配置されたレジスタの出力の加算値を入力し、スルーモードが指定された場合、乗算器のそれぞれは、固定された値の第２のデジタルデータを入力し、レジスタ手段は、スルーモードが指定された場合、複数のレジスタのうちの少なくとも一部分を含むパスを形成させ、第１のデジタルデータを、乗算手段を介さずに、形成されたパスを通過させ、フィルタ処理実行モードにおけるデイレイと同一の長さのデイレイで外部に出力することを特徴とする。
【００３２】
本発明の第２のデジタルフィルタ装置および方法においては、入力されたデジタルデータに対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、入力されたデジタルデータをそのまま出力するスルーモードを有するとともに、入力されたデジタルデータに所定の係数を乗算する複数の乗算器と、複数のレジスタを有するデジタルフィルタ装置において、フィルタ処理実行モードが指定された場合、複数の乗算器のそれぞれに、外部から入力された第１のデジタルデータが入力され、複数のレジスタのそれぞれに、複数の乗算器のうちの対応する１つの出力が入力されるか、または、複数の乗算器のうちの対応する１つの出力と直前に配置されたレジスタの出力の加算値が入力される。これに対して、スルーモードが指定された場合、乗算器のそれぞれに、固定さらた値の第２のデジタルデータが入力されるとともに、複数のレジスタのうちの少なくとも一部分を含むパスが形成され、第１のデジタルデータは、複数の乗算器のいずれも介さずに、形成されたパスを通過し、フィルタ処理実行モードにおけるデイレイと同一の長さのデイレイで外部に出力される。
【００３３】
本発明の第２のデジタルフィルタ装置は、単にデジタル信号に対してフィルタ処理を施す装置であってもよいし、アナログとデジタルの両方の信号に対してフィルタ処理を施すことが可能な装置でもよい。
【００３４】
本発明の第１のデジタル映像信号処理装置は、入力された第１のデジタル映像信号のフォーマットを変換して、第２のデジタル映像信号として出力する変換手段と、変換手段より出力された第２のデジタル映像信号に対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、第２のデジタル映像信号をそのまま出力するスルーモードを有するデジタルフィルタ処理手段とを備え、デジタルフィルタ処理手段は、入力された第２のデジタル映像信号に所定の係数を乗算する複数の乗算器を有し、入力された第２のデジタル映像信号に対してフィルタ処理を行う第１の手段と、第１の手段の入力から出力までのデイレイと同一の長さのデイレイで、入力された第２のデジタル映像信号を、第１の手段を介さずにそのまま出力する第２の手段と、フィルタ処理実行モードが指定された場合、第１の手段の入力を、第２のデジタル映像信号に切り換えるとともに、第２の手段の入力を、固定された値のデジタルデータに切り換え、スルーモードが指定された場合、第１の手段の入力を、固定された値のデジタルデータに切り換えるとともに、第２の手段の入力を、第２のデジタル映像信号に切り換える第３の手段とを有することを特徴とする。
【００３５】
本発明の第１のデジタル映像信号処理方法は、入力された第１のデジタル映像信号のフォーマットを変換して、第２のデジタル映像信号として出力する変換手段と、変換手段より出力された第２のデジタル映像信号に対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、第２のデジタル映像信号をそのまま出力するスルーモードを有するデジタルフィルタ処理手段とを備える映像信号処理装置であって、デジタルフィルタ処理手段が、入力された第２のデジタル映像信号に所定の係数を乗算する複数の乗算器を有し、第２のデジタル映像信号に対してフィルタ処理を行う第１の手段と、第１の手段の入力から出力までのデイレイと同一の長さのデイレイで、入力された第２のデジタル映像信号を、第１の手段を介さずにそのまま出力する第２の手段を有する映像信号処理装置の映像信号処理方法であって、フィルタ処理実行モードが指定された場合、第１の手段は、第２のデジタル映像信号を入力するとともに、第２の手段は、固定された値のデジタルデータを入力し、スルーモードが指定された場合、第１の手段は、固定された値のデジタルデータを入力するとともに、第２の手段は、第２のデジタル映像信号を入力するようにすることを特徴とする。
【００３６】
本発明の第１のデジタル映像信号処理装置および方法においては、入力された第１のデジタル映像信号のフォーマットを変換して、第２のデジタル映像信号として出力する変換部と、変換部より出力された第２のデジタル映像信号に対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、第２のデジタル映像信号をそのまま出力するスルーモードを有するデジタルフィルタ部とを備える映像信号処理装置が設けられている。この映像信号処理装置のデジタルフィルタ部には、入力された第２のデジタル映像信号に所定の係数を乗算する複数の乗算器を有し、第２のデジタル映像信号に対してフィルタ処理を行うフィルタ処理部と、フィルタ処理部の入力から出力までのデイレイと同一の長さのデイレイで、入力された第２のデジタル映像信号を、フィルタ処理部を介さずにそのまま出力するスルーモード部が設けられている。そして、フィルタ処理実行モードが指定された場合、フィルタ処理部には、第２のデジタル映像信号が入力されるとともに、スルーモード部には、固定された値のデジタルデータが入力される。これに対して、スルーモードが指定された場合、フィルタ処理部には、固定された値のデジタルデータが入力されるとともに、スルーモード部には、第２のデジタル映像信号が入力される。
【００３７】
本発明の第１のデジタル映像信号処理装置は、単にデジタルの映像信号を処理する装置であってもよいし、アナログとデジタルの両方の映像信号の処理が可能な装置でもよい。
【００３８】
本発明の第２のデジタル映像信号処理装置は、入力された第１のデジタル映像信号のフォーマットを変換して、第２のデジタル映像信号として出力する変換手段と、変換手段より出力された第２のデジタル映像信号に対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、第２のデジタル映像信号をそのまま出力するスルーモードを有するデジタルフィルタ処理手段とを備え、デジタルフィルタ処理手段は、入力された第２のデジタル映像信号に所定の係数を乗算する複数の乗算器を有する乗算手段と、フィルタ処理実行モードが指定された場合、複数の乗算器のうちの対応する１つの出力を入力するか、または、複数の乗算器のうちの対応する１つの出力と直前に配置されたレジスタの出力の加算値を入力する複数のレジスタを有する第１の手段と、フィルタ処理実行モードが指定された場合、複数の乗算器のそれぞれの入力を、第２のデジタル映像信号に切り換え、スルーモードが指定された場合、複数の乗算器のそれぞれの入力を、固定された値のデジタルデータに切り換える切換手段とを有し、第２の手段は、スルーモードが指定された場合、複数のレジスタのうちの少なくとも一部分を含むパスを形成させ、第２のデジタル映像信号を、第１の手段を介さずに、形成されたパスを通過させ、前記フィルタ処理実行モードにおけるデイレイと同一の長さのデイレイで、前記フィルタ処理実行モードにおけるデイレイと同一の長さのデイレイで外部に出力することを特徴とする。
【００３９】
本発明の第２のデジタル映像信号処理方法は、入力された第１のデジタル映像信号のフォーマットを変換して、第２のデジタル映像信号として出力する変換手段と、変換手段より出力された第２のデジタル映像信号に対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、第２のデジタル映像信号をそのまま出力するスルーモードを有するデジタルフィルタ処理手段とを備える映像信号処理装置であって、デジタルフィルタ処理手段が、入力された第２のデジタル映像信号に所定の係数を乗算する複数の乗算器を有する第１の手段と、複数のレジスタを有する第２の手段とを有する映像信号処理装置の映像信号処理方法であって、フィルタ処理実行モードが指定された場合、複数の乗算器のそれぞれは、第２のデジタル映像信号を入力し、複数のレジスタのそれぞれは、複数の乗算器のうちの対応する１つの出力を入力するか、または、複数の乗算器のうちの対応する１つの出力と直前に配置されたレジスタの出力の加算値を入力し、スルーモードが指定された場合、複数の乗算器のそれぞれは、固定された値のデジタルデータを入力し、第２の手段は、複数のレジスタのうちの少なくとも一部分を含むパスを形成させ、第２のデジタル映像信号を、第１の手段を介さずに、形成されたパスを通過させ、前記フィルタ処理実行モードにおけるデイレイと同一の長さのデイレイで外部に出力することを特徴とする。
【００４０】
本発明の第２のデジタル映像信号処理装置および方法においては、入力された第１のデジタル映像信号のフォーマットを変換して、第２のデジタル映像信号として出力する変換部と、変換部より出力された第２のデジタル映像信号に対してフィルタ処理を施して出力するフィルタ処理実行モードと、フィルタ処理を禁止し、第２のデジタル映像信号をそのまま出力するスルーモードを有するデジタルフィルタ部とを備える映像信号処理装置が設けられている。この映像信号処理装置のデジタルフィルタ部には、入力された第２のデジタル映像信号に所定の係数を乗算する複数の乗算器と、複数のレジスタとが設けられている。そして、フィルタ処理実行モードが指定された場合、複数の乗算器のそれぞれには、第２のデジタル映像信号が入力され、複数のレジスタのそれぞれには、複数の乗算器のうちの対応する１つの出力が入力されるか、または、複数の乗算器のうちの対応する１つの出力と直前に配置されたレジスタの出力の加算値が入力される。これに対して、スルーモードが指定された場合、乗算器のそれぞれには、固定された値のデジタルデータが入力されるとともに、複数のレジスタのうちの少なくとも一部分を含むパスが形成され、第２のデジタル映像信号が、複数の乗算器のいずれも介さずに、形成されたパスを通過し、フィルタ処理実行モードにおけるデイレイと同一の長さのデイレイで外部に出力される。
【００４１】
本発明の第２のデジタル映像信号処理装置は、単にデジタルの映像信号を処理する装置であってもよいし、アナログとデジタルの両方の映像信号の処理が可能な装置でもよい。
【００４２】
【発明の実施の形態】
図３は、本発明が適用される映像信号処理装置としてのデジタルビデオエンコーダの構成例を表している。
【００４３】
図３に示されるように、デジタルビデオエンコーダ２１には、入力信号（ＲＧＢ信号）のレベルを変化させて出力するＲＧＢ  ｔｏ  ＲＧＢレベル変換部３１、入力信号（ＲＧＢ信号）をＹＣｂＣｒ信号に変換させて出力するＲＧＢ  ｔｏ  ＹＣｂＣｒ変換部３２、入力信号（ＲＧＢ信号）をＹＰｂＰｒ信号に変換させて出力するＲＧＢ  ｔｏ  ＹＰｂＰｒ変換部３３、並びに、ＲＧＢ  ｔｏ  ＲＧＢレベル変換部３１の出力信号（ＲＧＢ信号）、ＲＧＢ  ｔｏ  ＹＣｂＣｒ変換部３２の出力信号（ＹＣｂＣｒ信号）、および、ＲＧＢ  ｔｏ  ＹＰｂＰｒ変換部３３の出力信号（ＹＰｂＰｒ信号）のうちの、ＲＧＢ／ＹＣｂＣｒ／ＹＰｂＰｒ切換信号に対応するもの（指定された信号）を入力し、コンポーネントフィルタ部３５に供給する切換部３４が設けられている。
【００４４】
デジタルビデオエンコーダ２１にはまた、切換部３４より供給された信号（ＲＧＢ信号、ＹＣｂＣｒ信号、またはＹＰｂＰｒ信号）に対してフィルタ処理を施すコンポーネントフィルタ部３５、および、コンポーネントフィルタ部３５によりフィルタ処理が施された信号に同期信号を付加して出力する（コンポーネント信号（ＲＧＢ／ＹＣｂＣｒ／ＹＰｂＰｒ信号）を出力する）同期信号付加部３６が設けられている。
【００４５】
デジタルビデオエンコーダ２１にはまた、入力信号（ＲＧＢ信号）をＹ信号とＵ，Ｖ信号に変換させてそれぞれ出力するＲＧＢ  ｔｏ  ＹＵＶ変換部３７、ＲＧＢ  ｔｏ  ＹＵＶ変換部３７より出力されたＹ信号とＵ，Ｖ信号のそれぞれにフィルタ処理を施すコンポジットフィルタ部３８、コンポジットフィルタ部３８より出力されたＹ信号に同期信号を付加する同期信号付加部３９、サブキャリアを出力するサブキャリア供給部４０、コンポジットフィルタ部３８より出力されたＵ，Ｖ信号と、サブキャリア供給部４０より供給されたサブキャリアを乗算してＣ信号とし、それを出力する乗算部４１、および、同期信号付加部３９より出力されたＹ信号と、乗算部４１より出力されたＣ信号をあわせてコンポジット信号とし、それを出力する加算部４２が設けられている。
【００４６】
デジタルビデオエンコーダ２１にはさらに、外部のＣＰＵ２２の制御に基づいて、各種制御信号を上述した各ブロックのうちの対応するブロックに出力するレジスタ部４３が設けられている。
【００４７】
次に、デジタルビデオエンコーダ２１の動作について説明する。
【００４８】
最初に、ＣＰＵ２２が、出力させるコンポーネント信号として、ＲＧＢ信号、ＹＣｂＣｒ信号、およびＹＰｂＰｒ信号のうちのいずれかを指定し、指定した信号に対応するＲＧＢ／ＹＣｂＣｒ／ＹＰｂＰｒ切換信号（制御信号）を、レジスタ部４３を介して切換部３４に供給する。
【００４９】
例えば、いま、ＲＧＢ／ＹＣｂＣｒ／ＹＰｂＰｒ切換信号としてＹＣｂＣｒ信号を指定する切換信号が切換部３４に入力されたとすると、切換部３４は、ＲＧＢ  ｔｏ  ＹＣｂＣｒ変換部３２の出力信号（ＹＣｂＣｒ信号）を入力するように、自分自身の入力を切り換える。
【００５０】
この状態で、入力信号（ＲＧＢ信号）が、デジタルビデオエンコーダ２１に入力されると、入力信号（ＲＧＢ信号）は、ＲＧＢ  ｔｏ  ＹＣｂＣｒ変換部３２によりＹＣｂＣｒ信号に変換され、切換部３４を介してコンポーネントフィルタ部３５に供給される。コンポーネントフィルタ部３５に供給されたＹＣｂＣｒ信号は、コンポーネントフィルタ部３５によりフィルタ処理が施され、同期信号付加部３６により同期信号が付加された後、コンポーネント信号として外部に出力される。
【００５１】
それと同時に、入力信号（ＲＧＢ信号）は、ＲＧＢ  ｔｏ  ＹＵＶ変換部３７によりＹ信号とＵ，Ｖ信号のそれぞれに変換され、コンポジットフィルタ部３８に供給される。コンポジットフィルタ部３８に供給されたＹ信号とＵ，Ｖ信号のそれぞれは、コンポジットフィルタ部３８によりフィルタ処理が施された後、Ｙ信号は同期信号付加部３９に供給されるとともに、Ｕ，Ｖ信号は乗算部４１に供給される。
【００５２】
乗算部４１は、供給されたＵ，Ｖ信号に対して、サブキャリア供給部４０より供給されたサブキャリアを乗算してＣ信号とし、それを、Ｙ／Ｃ（Ｓ映像）信号のうちのＣ信号として外部に出力するとともに、加算部４２に供給する。
【００５３】
同期信号付加部３９は、供給されたＹ信号に対して同期信号を付加した信号を、Ｙ／Ｃ（Ｓ映像）信号のうちのＹ信号として外部に出力するとともに、加算部４２に供給する。
【００５４】
加算部４２は、供給されたＹ信号と供給されたＣ信号をあわせてコンポジット信号とし、それを外部に出力する。
【００５５】
このように、デジタルビデオエンコーダ２１は、入力信号（ＲＧＢ信号）を、コンポーネント信号（ＲＧＢ信号、ＹＣｂＣｒ信号、若しくはＹＰｂＰｒ信号のうちのいずれか）、コンポジット信号、およびＹ／Ｃ（Ｓ映像）信号のそれぞれにエンコードし、外部に出力する。
【００５６】
ところで、このように動作するデジタルビデオエンコーダ２１においては、コンポーネントフィルタ部３５に、ＲＧＢ信号、ＹＣｂＣｒ信号、またはＹＰｂＰｒ信号といった形式の異なる信号がそれぞれ入力されるため、それぞれの信号に対応したフィルタ処理実行モードが必要となり、そのタップ数や乗算器も多くなる。
【００５７】
また、コンポーネントフィルタ部３５に入力された信号は、コンポーネントフィルタ部３５によりフィルタ処理が行われた後、同期信号付加部３６により同期信号が付加されるため、コンポーネントフィルタ部３５は、スルーモードで動作する場合（フィルタ処理を行わない場合）、フィルタ処理実行モード時のデイレイと同一の長さのデイレイで、データを同期信号付加部３６に対して出力しなければならない。
【００５８】
従って、コンポーネントフィルタ部３５として、上述した図１に示されるような従来のデジタルフィルタ装置１が採用されると、上述した従来の課題、即ち、スルーモード時において、デジタルフィルタ装置１内の不要な乗算器１１−１、乗算器１１−２、乗算器１１−４、および乗算器１１−５の消費電力が無駄になるという課題が発生してしまう。
【００５９】
そこで、この課題を解決するために、本実施形態のデジタルビデオエンコーダ２１においては、コンポーネントフィルタ部３５として、例えば、図４に示される構成のデジタルフィルタ装置が採用されている。
【００６０】
即ち、図４は、本実施形態が適用されるデジタルフィルタ装置３５（コンポーネントフィルタ部３５）の構成例を表している。
【００６１】
なお、図４のデジタルフィルタ装置３５において、従来のデジタルフィルタ装置１（図１）に対応する部分には、対応する符号を付してあり、その説明は適宜省略する。
【００６２】
図４に示されるように、デジタルフィルタ装置３５には、従来のデジタルフィルタ装置１と基本的に同様の構成のフィルタ部５４に対して、さらに、切換部５１、切換部５２、レジスタ５３−１、レジスタ５３−２、および切換部５５が設けられている。
【００６３】
切換部５１、切換部５２、切換部５５のそれぞれは、レジスタ部４３より供給される切換信号（制御信号）ＳＥＬに基づいて、それぞれの入力を切り換える。
【００６４】
即ち、切換部５１は、「０」の固定データ、または、切換部３４より供給されるデジタル信号（以下、入力信号と称する）のうちの入力を切り替えた方を取得し、レジスタ５３−１に供給する。
【００６５】
レジスタ５３−１とレジスタ５３−２のそれぞれは、カスケード接続され、フィルタ部５４の他のレジスタ１２−１乃至１２−４と同様に、レジスタ部４３より供給されるクロック信号（制御信号）ＣＬＫに同期して動作する。
【００６６】
切換部５２は、「０」の固定データ、または、入力信号のうちの入力を切り替えた方を取得し、フィルタ部５４（乗算器１１−１乃至１１−５のそれぞれ）に供給する。
【００６７】
切換部５５は、レジスタ５３−２の出力信号、または、フィルタ部５４の出力信号（加算器１３−４の出力信号）のうちの入力を切り替えた方を取得し、同期信号付加部３６に供給する。
【００６８】
次に、図４のデジタルフィルタ装置３５の動作について説明する。
【００６９】
例えば、図５に示されるように、レジスタ部４３が、フィルタ処理実行モードを指定する切換信号ＳＥＬとして「０」を出力した場合、切換部５１は、「０」の固定データを入力するように、切換部５２は、入力信号を入力するように、切換部５５は、フィルタ部５４の加算器１３−４の出力信号を入力するように、それぞれ入力を切り換える。
【００７０】
この状態で、切換部３４より入力信号がデジタルフィルタ装置３５に供給されると、図５中太線で示されているように、入力信号は、切換部５２を介してフィルタ部５４に供給されてフィルタ処理が施された後、切換部５５より出力信号として同期信号付加部３６に供給される。なお、フィルタ部５４の構成は、上述したように、図１の従来のフィルタ装置１と同様の構成である。従って、フィルタ部５４の動作は、当業者にとって理解が容易であり、かつ、本発明と直接関係がないため、その説明は省略する。
【００７１】
即ち、フィルタ処理実行モードが指定された場合、データ（入力信号）は、図５中太線で形成されるパスを通過して、外部に出力される。
【００７２】
このパス（図５中太線で形成されるパス）には、図１の従来のデジタルフィルタ装置１と同様の構成のフィルタ部５４が含まれ、そのフィルタ部５４には、４個のレジスタ１２−１乃至１２−４が含まれているため、このパスのデイレイは、図１の従来のデジタルフィルタ装置１と同様に、２クロックとなる。
【００７３】
これに対して、図６に示されるように、例えば、レジスタ部４３が、スルーモードを指定する切換信号ＳＥＬとして「１」を出力した場合、切換部５１は、入力信号を入力するように、切換部５２は、「０」の固定データを入力するように、切換部５５は、レジスタ５３−２の出力信号を入力するように、それぞれ入力を切り換える。
【００７４】
この状態で、切換部３４より入力信号がデジタルフィルタ装置３５に供給されると、図６中太線で示されているように、入力信号は、切換部５１を介してレジスタ５３−１に供給され、レジスタ５３−１とレジスタ５３−２を通過した後、切換部５５より出力信号として同期信号付加部３６に供給される。
【００７５】
即ち、スルーモードが指定された場合、データ（入力信号）は、フィルタ部５４を通過せずに（フィルタ処理が施されずに）、図６中太線で形成されるパスを通過して、そのまま外部に出力される。
【００７６】
このパス（図６中太線で形成されるパス）には、デイレイ用のレジスタとして、２個のレジスタ５３−１とレジスタ５３−２が含まれているため、このパスのデイレイは、フィルタ処理実行モードにおけるパス（図５中太線で形成されるパス）のデイレイと同一の長さのデイレイ、即ち、２クロックとなる。
【００７７】
このとき（スルーモードが指定されているとき）、フィルタ部５４の乗算器１１−１乃至１１−５のそれぞれには、「０」の固定データが入力され続けるので、従来動作していた分の消費電力（この例では、図２における乗算器１１−１乃至１１−５の消費電力）の削減が可能になる。
【００７８】
以上、本発明が適用されるデジタルフィルタ装置の１実施形態として、図４の構成のデジタルフィルタ装置３５について説明したが、本発明のデジタルフィルタ装置の構成は、スルーモード時において、乗算器の消費電力の削減が図れるとともに、フィルタ処理実行モードと同一の長さのデイレイで、データ（入力信号）の出力が可能な構成であれば、図４の例に限定されず、様々な実施の形態が可能である。即ち、図３のデジタルビデオエンコーダ２１のコンポーネントフィルタ部３５として、様々な実施の形態が可能である。
【００７９】
例えば、図４の構成のデジタルフィルタ装置３５は、スルーモード時に、フィルタ部５４の乗算器１１−１乃至１１−５のそれぞれに入力されるデータを、「０」の固定データとすることで消費電力を削減しているが、その構成上、デイレイ専用のレジスタ５３−１とレジスタ５３−２が必要とされる。
【００８０】
そこで、図４に示されるように、図１の構成の従来のデジタルフィルタ装置１に対して、新たなデイレイ専用のレジスタを追加するのではなく、図７に示されるように、フィルタ処理に利用されるレジスタ１２−１乃至１２−４のうちの少なくとも一部分（後述するように、図７の例では、レジスタ１２−１とレジスタ１２−２）を、デイレイ用のレジスタとして併用してもよい。
【００８１】
即ち、図７は、本実施形態が適用されるデジタルフィルタ装置３５（図３のコンポーネントフィルタ部３５）の他の構成例を表している。
【００８２】
なお、図７のデジタルフィルタ装置３５において、従来のデジタルフィルタ装置１（図１）に対応する部分には、対応する符号を付してあり、その説明は適宜省略する。
【００８３】
図７に示されるように、デジタルフィルタ装置３５には、従来のデジタルフィルタ装置１に対して、さらに、切換部６１乃至６４が設けられている。
【００８４】
切換部６１乃至６４のそれぞれは、レジスタ部４３より供給される切換信号（制御信号）ＳＥＬに基づいて、それぞれの入力を切り換える。
【００８５】
即ち、切換部６１は、「０」の固定データ、または、入力信号のうちの入力を切り替えた方を取得し、乗算器１１−１乃至１１−５のそれぞれに供給する。
【００８６】
切換部６２は、入力信号、または、乗算器１１−１の出力信号のうちの入力を切り換えた方を取得し、レジスタ１２−１に供給する。
【００８７】
レジスタ１２−１は、切換部６２より供給された信号を保持し、その後、レジスタ部４３よりクロック信号ＣＬＫの次のクロックが供給されると、保持した信号を、加算器１３−１と切換部６３のそれぞれに供給する。
【００８８】
切換部６３は、レジスタ１２−１の出力信号、または、加算器１３−１の出力信号のうちの入力を切り替えた方を取得し、レジスタ１２−２に供給する。
【００８９】
レジスタ１２−２は、切換部６３より供給された信号を保持し、その後、レジスタ部４３よりクロック信号ＣＬＫの次のクロックが供給されると、保持した信号を、加算器１３−２と切換部６４のそれぞれに供給する。
【００９０】
切換部６４は、レジスタ１２−２の出力信号、または、加算器１３−４の出力信号のうちの入力を切り替えた方を取得し、同期信号付加部３６に供給する。
【００９１】
その他の構成は、図１の従来のデジタルフィルタ装置１と基本的に同様である。
【００９２】
次に、図７のデジタルフィルタ装置３５の動作について説明する。
【００９３】
例えば、図８に示されるように、レジスタ部４３が、フィルタ処理実行モードを指定する切換信号ＳＥＬとして「０」を出力した場合、切換部６１は、入力信号を入力するように、切換部６２は、乗算器１１−１の出力信号を入力するように、切換部６３は、加算器１３−１の出力信号を入力するように、切換部６４は、加算器１３−４の出力信号を入力するように、それぞれ入力を切り換える。
【００９４】
この状態で、切換部３４より入力信号がデジタルフィルタ装置３５に供給されると、図８中太線で示されているように、入力信号は、切換部６１を通過した後、図１の従来のデジタルフィルタ装置１と同様の構成のパス（図８中太線で形成されるパスのうちの切換部６１と切換部６４を除くパス）を通過することでフィルタ処理が施されて、切換部６４より出力信号として同期信号付加部３６に供給される。
【００９５】
なお、このパス（図８中太線で形成されるパス）は、図１の従来のデジタルフィルタ装置１に対して、単に切換部６１と切換部６４が付加された構成とされている。従って、このパス（図８中太線で形成されるパス）の動作は、当業者にとって理解が容易であり、かつ、本発明と直接関係がないため、その説明は省略する。
【００９６】
また、このパス（図８中太線で形成されるパス）には、図１の従来のデジタルフィルタ装置１と同様の４個のレジスタ１２−１乃至１２−４が含まれているため、このパスのデイレイは、図１の従来のデジタルフィルタ装置１と同様に、２クロックとなる。
【００９７】
これに対して、図９に示されるように、例えば、レジスタ部４３が、スルーモードを指定する切換信号ＳＥＬとして「１」を出力した場合、切換部６１は、「０」の固定データを入力するように、切換部６２は、入力信号を入力するように、切換部６３は、レジスタ１２−１の出力信号を入力するように、切換部６４は、レジスタ１２−２の出力信号を入力するように、それぞれ入力を切り換える。
【００９８】
この状態で、切換部３４より入力信号がデジタルフィルタ装置３５に供給されると、図９中太線で示されているように、入力信号は、切換部６２を介してレジスタ１２−１に供給され、レジスタ１２−１、切換部６３、およびレジスタ１２−２を通過した後、切換部６４より出力信号として同期信号付加部３６に供給される。
【００９９】
即ち、スルーモードが指定された場合、データ（入力信号）は、フィルタ処理が施されずに、図９中太線で形成されるパスを通過して、そのまま外部に出力される。
【０１００】
このパス（図９中太線で形成されるパス）においては、本来フィルタ処理用のレジスタとして設けられているレジスタ１２−１乃至１２−４のうちの、２個のレジスタ１２−１とレジスタ１２−２が、デイレイ用のレジスタとして機能している。従って、このパスのデイレイは、フィルタ処理実行モードにおけるパス（図８中太線で形成されるパス）のデイレイと同一の長さのデイレイ、即ち、２クロックとなる。
【０１０１】
このとき（スルーモードが指定されているとき）、乗算器１１−１乃至１１−５のそれぞれには、「０」の固定データが入力され続けるので、従来動作していた分の消費電力（この例では、図２における乗算器１１−１乃至１１−５の消費電力）の削減が可能になる。
【０１０２】
このように、本発明のデジタルフィルタ装置３５は、例えば、上述した図４や図７の構成とされることで、スルーモード時の、乗算器１１−１乃至１１−５の消費電力を削減することが可能になる。
【０１０３】
なお、図４と図７の構成のデジタルフィルタ装置３５は、図１の構成の従来のデジタルフィルタ装置１と比較するために、そのタップ数も図１のそれと同数の５とされているが、上述したように、タップ数は特に限定されない。即ち、製造者等は、タップ数が５以外のデジタルフィルタ装置を製造したい場合、所望のタップ数に対応する個数のレジスタ、切換部、加算器、および乗算器のそれぞれを用意し、タップ数や、プロセスの世代および特性等の条件に基づいて、デジタルフィルタ装置の構成を、図４、図７、またはその他の構成に決定し、決定した構成に従って用意したレジスタ、切換部、加算器、および乗算器のそれぞれを単に接続すればよい。
【０１０４】
また、図３のデジタルビデオエンコーダ２１のように、デジタルフィルタ装置３５（コンポーネントフィルタ部３５）を搭載する映像信号処理装置自体の消費電力削減モード時に、デジタルフィルタ装置３５のスルーモードも連動して設定すれば、消費電力削減モード時における映像信号処理装置全体の消費電力のさらなる削減が可能になる。
【０１０５】
さらに、映像信号処理装置におけるデジタルフィルタ装置３５の適用箇所は、コンポーネント用のフィルタ（図３の例では、コンポーネントフィルタ部３５）に限定されず、任意のデジタル信号のフィルタとして適用可能である。例えば、図３においては、コンポジットフィルタ部３８にデジタルフィルタ装置３５を適用してもよい。
【０１０６】
【発明の効果】
以上のごとく、本発明によれば、乗算器を利用してデジタルデータに対してフィルタ処理を施すことができる。特に、デジタルフィルタ内の乗算器の消費電力の低減を図ることができる。
【０１０７】
また、本発明によれば、乗算器を有するデジタルフィルタ装置を利用して、デジタルデータに対してフィルタ処理を施すことができる。特に、デジタルフィルタ内の乗算器の消費電力の低減を図ることができる。
【図面の簡単な説明】
【図１】従来のデジタルフィルタ装置の構成例を示すブロック図である。
【図２】図１のデジタルフィルタ装置のスルーモード時の動作を説明する図である。
【図３】本発明が適用されるデジタルビデオエンコーダの構成例を示すブロック図である。
【図４】本発明が適用されるデジタルフィルタ装置の構成例を示すブロック図である。
【図５】図４のデジタルフィルタ装置のフィルタ処理実行モード時の動作を説明する図である。
【図６】図４のデジタルフィルタ装置のスルーモード時の動作を説明する図である。
【図７】本発明が適用されるデジタルフィルタ装置の構成例を示すブロック図である。
【図８】図７のデジタルフィルタ装置のフィルタ処理実行モード時の動作を説明する図である。
【図９】図７のデジタルフィルタ装置のスルーモード時の動作を説明する図である。
【符号の説明】
１１−１乃至１１−５  乗算器，  １２−１乃至１２−４  レジスタ，  １３−１乃至１３−４  加算器，  ２１  デジタルビデオエンコーダ２１  ＲＧＢ  ｔｏ  ＲＧＢレベル変換部，  ３２ＲＧＢ  ｔｏ  ＹＣｂＣｒ変換部，  ３３    ＲＧＢ  ｔｏ  ＹＰｂＰｒ変換部，３５  コンポーネントフィルタ部（デジタルフィルタ装置），  ５１，５２  切換部，  ５３−１，５３−２  レジスタ，  ５４  フィルタ部，  ５５，６１乃至６４  切換部
【図１】
2004153303.tif 000003
【図２】
2004153303.tif 000004
【図３】
2004153303.tif 000005
【図４】
2004153303.tif 000006
【図５】
2004153303.tif 000007
【図６】
2004153303.tif 000008
【図７】
2004153303.tif 000009
【図８】
2004153303.tif 000010
【図９】
2004153303.tif 000011