(57)【要約】【課題】定電圧生成回路及び送信装置に関し、簡易な構成で安定に出力電圧を制御可能な定電圧生成回路、及び、該定電圧生成回路を適用した、低価格で高性能な電力増幅回路を備える送信装置を提供する。【解決手段】直列枝に配置される抵抗と、該直列枝の抵抗の出力側の端子に一端を接続される並列枝の抵抗とを備え、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の端子電圧と該並列枝の抵抗の端子電圧の比を可変に制御して、該直列枝の抵抗の出力側の端子電圧の変化を抑圧する。【選択図】　　　図１
2004078650.tif 000002
【特許請求の範囲】
【請求項１】
入力側から出力側に至る直列枝に配置される抵抗と、
該直列枝の抵抗の出力側の端子に一端を接続されて交流的に接地される並列枝の抵抗と、
該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の端子電圧と該並列枝の抵抗の端子電圧の比を可変に制御する制御回路と
を備え、
該直列枝の抵抗の出力側の端子電圧の変化を抑圧する
ことを特徴とする定電圧生成回路。
【請求項２】
入力側から出力側に至る直列枝に配置される抵抗と、
該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の出力側の電圧を可変に制御する制御回路と
を備え、
該直列枝の抵抗の出力側の端子電圧の変化を抑圧する
ことを特徴とする定電圧生成回路。
【請求項３】
請求項１又は請求項２のいずれかに記載の定電圧生成回路において、
上記制御回路が、上記直列枝の抵抗の出力側の端子電圧の変化を検出するための定電圧源としてバンド・ギャップ・リファレンス回路を適用する
ことを特徴とする定電圧生成回路。
【請求項４】
入力信号をデジタル変調した信号によってキャリアを変調し、変調を受けた該キャリアを増幅して送出する送信装置において、
変調を受けた該キャリアを増幅する増幅回路のゲート・バイアス回路に、請求項１乃至請求項３のいずれかに記載の定電圧生成回路を適用する
ことを特徴とする送信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、定電圧生成回路及び送信装置に係り、特に、簡易な構成で安定に出力電圧を制御可能な定電圧生成回路、及び、該定電圧生成回路を適用した、低価格で高性能な電力増幅回路を備える送信装置に関する。
図３は、典型的な送信装置のブロック・ダイアグラムである。尚、図３においては無線送信装置を想定して送信装置のブロック・ダイアグラムを示しているが、無線送信装置に限定する必要はない。
【０００２】
図３において、１０１は入力されるベース・バンド信号をデジタル変調すると共に無線周波数帯の信号にアップ・コンバートするデジタル変調回路、１０２はデジタル変調回路１０１に無線周波数帯のキャリア信号を供給する局部発振回路、１０３はデジタル変調回路１０１が出力する無線周波数帯の信号を増幅する高周波増幅回路である。尚、有線送信装置の場合、１０２は送信周波数帯のキャリア信号を供給する発振回路で、１０１は入力されるベース・バンド信号をデジタル変調すると共に送信周波数帯の信号にアップ・コンバートするデジタル変調回路であるといえる。
【０００３】
１０４は高周波増幅回路１０３の出力を電力増幅するＦＥＴ増幅回路（「ＦＥＴ」は、Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ　の頭文字による略語で、日本語は電界効果トランジスタである。尚、現在は高周波特性、大振幅特性に優れた電界効果トランジスタを得やすくなっているので、広く電界効果トランジスタが使用される傾向にある。）、１０５はＦＥＴ増幅回路を構成する電界効果トランジスタのゲートにバイアス電圧を供給するゲート・バイアス回路、１０６はＦＥＴ増幅回路を構成する電界効果トランジスタのドレインにバイアス電圧を供給するドレイン・バイアス回路、１０７は高周波増幅回路１０３の出力ラインとＦＥＴ増幅回路１０４の入力端子間のインピーダンス整合をとる入力整合回路、１０８はＦＥＴ増幅回路１０４の出力ラインとアンテナ間のインピーダンス整合をとる出力整合回路で、ＦＥＴ増幅回路１０４、ゲート・バイアス回路１０５、ドレイン・バイアス回路１０６、入力整合回路１０７及び出力整合回路１０８とによって電力増幅回路が構成される。尚、無線周波数帯の送信装置においては、高周波増幅回路１０３の出力ライン、ＦＥＴ増幅回路１０４の出力ライン及びアンテナのインピーダンスは５０Ωであるので、入力整合回路１０７及び出力整合回路１０８の特性インピーダンスも５０Ωであるが、有線通信システムにおいては７５Ωが標準である。そして、比較的周波数が低い帯域を使用する有線通信システムにおいては集中定数回路近似が可能であるので、整合回路を省略しても構わないケースが比較的多い。
【０００４】
１０９は電力増幅された無線周波数帯信号を空間に送出するアンテナである。勿論、有線送信装置の場合にはアンテナは不要で、上記電力増幅回路の出力を直接ケーブルに結合すればよい。
一般に、電界効果トランジスタを適用した増幅回路においては、該電界効果トランジスタのドレインには当該増幅回路の出力電力に応じた電流を供給しなければならないのに対して、ゲートには電界効果トランジスタの増幅度を規定する、ゲート電圧の変化とドレイン電流の変化との比である相互コンダクタンス（ｇｍ）を所要の値に設定するために安定な電圧を供給することが肝要である。そして、電界効果トランジスタのゲートのインビーダンスは非常に高く、ゲート電流は殆ど０であるのでゲートにバイアスを供給するゲート・バイアス回路の出力電流は小さくてもよい。
【０００５】
本発明は、ゲート・バイアス回路の上記特徴に着目して、ゲート・バイアス回路に適した定電圧生成回路を実現すると共に、該定電圧生成回路を適用した送信装置を実現せんとするものである。
【０００６】
【従来の技術】
図７は、従来のゲート・バイアス回路の構成である。
図７において、１０５−１は定電圧源で、実現手段は多数ある。
１０５−２はＤＣ−ＤＣ変換回路（「ＤＣ」はＤｉｒｅｃｔ　Ｃｕｒｒｅｎｔの頭文字による略語で、直流を意味する。尚、図では字数を減らすために「Ｄ／Ｄ変換回路」と略記している。）、１０５−２１はＤＣ−ＤＣ変換回路に内蔵されているコンデンサである。
【０００７】
ＤＣ−ＤＣ変換回路１０５−２にはスイッチング回路が配置されており、第一の周期において該スイッチング回路が定電圧源１０５−１の電圧をコンデンサ１０５−２１に充電し、第二の周期においてコンデンサ１０５−２１に充電された電荷をＤＣ−ＤＣ変換回路１０５−２の出力端子に出力するという動作を繰り返している。この結果、ＤＣ−ＤＣ変換回路１０５−２からはスイッチング周波数に等しい周波数の脈流が出力され、更に、該脈龍にはスイッチングの際に生ずるスイッチング・ノイズが重畳されている。
【０００８】
１０５−３は抵抗、１０５−４はコンデンサで、抵抗１０５−３及びコンデンサ１０５−４によって平滑回路が構成される。
ＤＣ−ＤＣ変換回路１０５−２の出力は脈流で振幅が変化（この振幅の変化分をリップルと呼ぶ。）する上にスイッチング・ノイズも含んでいるので、該平滑回路をＤＣ−ＤＣ変換回路１０５−２の出力端子に接続してリップルと該スイッチング・ノイズを除去するのである。
【０００９】
１０５−５は定電圧生成回路で、該リップル及び該スイッチング・ノイズを除去した直流電圧を安定化するものである。
１０５−６は抵抗、１０５−７はコンデンサで、抵抗１０５−６及びコンデンサ１０５−７によって平滑回路が構成される。
抵抗１０５−６及びコンデンサ１０５−７によって構成される平滑回路は、定電圧生成回路１０５−５の出力になおリップルが重畳している場合に該リップルを除去するものであるが、定電圧生成回路１０５−５の出力にリップルがない場合には削除可能である。
【００１０】
図５は、従来の定電圧生成回路（その１）で、図７のゲート・バイアス回路の定電圧生成回路として使用されているものである。
図５において、２は可変抵抗、５は定電圧源、６は可変抵抗２の出力側の電圧と定電圧源５の電圧の差に応じた出力電圧によって可変抵抗２の抵抗値を制御する演算増幅器である。
【００１１】
図５の構成に従うとその動作は下記の通りである。
即ち、可変抵抗２の出力側の電圧が上昇すると演算増幅器６の出力が下降する。この下降した電圧によって可変抵抗２の抵抗値を上げるように制御すれば、可変抵抗２の出力側の電圧は下降に転ずる。
一方、可変抵抗２の出力側の電圧が下降すると演算増幅器６の出力は上昇する。上記の如く、演算増幅器６の出力が上昇すれば可変抵抗２の抵抗値は上がるように制御されるので、演算増幅器６の出力が下降すれば可変抵抗２の抵抗値は下がるように制御されて、可変抵抗２の出力側の電圧は上昇に転ずる。
【００１２】
従って、図５の構成によって可変抵抗２の入力側の電圧の変化を抑圧することができる。
図７は、従来の定電圧生成回路（その２）である。
図７において、１は抵抗、１４はツェナー・ダイオードである。
図７の構成は下記の如く動作する。
【００１３】
即ち、ツェナー・ダイオード１４の端子電圧は、ツェナー・ダイオード１４のカソードからアノードに向けて流れる電流の値に無関係にほぼ一定である。従って、ツェナー・ダイオード１４の端子電圧を使えば定電圧を得ることが可能である。
【００１４】
【発明が解決しようとする課題】
ところで、図４の構成におけるＦＥＴ増幅回路に供給するゲート・バイアス電圧には、利得の安定性を確保するために少なくとも１％程度の安定度が必要である。
しかし、図５の構成の定電圧生成回路の場合、一般的に大きな出力電流を得られる反面、出力電圧の安定性には難点があり、ゲート・バイアス回路に適用するためには多数の図５の構成の定電圧生成回路の中から出力電圧の安定度が高いものを選択して使用するか、出力電圧の安定性が元々高くなるように設計された定電圧生成回路を使用する必要性があり、定電圧生成回路としても送信装置としてもコスト上昇の原因になる。その上、出力電圧の安定性があまりよくないために、図５の構成において大容量コンデンサを使用する必要がある２つの平滑回路を削除するのが困難で、ゲート・バイアス回路の実装面積及び実装容積が大きくなるという欠点もある。
【００１５】
又、図６の構成の定電圧生成回路の場合、ツェナー・ダイオードのツェナー電圧は４ボルト程度が最低の電圧である。これに対して、最近の電力増幅器においてはこれより低い電源電圧が主流になっているためにゲート・バイアス回路の出力電圧も低下の一途をたどっており、２．５ボルト以下の電圧が必要である。従って、本来図６の構成の定電圧生成回路をゲート・バイアス回路に使用することが不可能である。その上、たとえ低いツェナー電圧のツェナー・ダイオードを入手できたとしても、ツェナー電圧の温度係数は５００ｐｐｍ／度程度と大きいので、通信機器の使用温度範囲として５０度程度を考慮しなければならないことを考えると、定電圧生成回路の出力電圧は２．５％程度変化することになり、ゲート・バイアス回路への使用は不可能である。
【００１６】
本発明は、上記問題点に鑑み、簡易な構成で安定に出力電圧を制御可能な定電圧生成回路、及び、該定電圧生成回路を適用した、低価格で高性能な電力増幅回路を備える送信装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
第一の発明は、入力側から出力側に至る直列枝に配置される抵抗と、該直列枝の抵抗の出力側の端子に一端を接続されて交流的に接地される並列枝の抵抗と、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の端子電圧と該並列枝の抵抗の端子電圧の比を可変に制御する制御回路とを備え、該直列枝の抵抗の出力側の端子電圧の変化を抑圧することを特徴とする定電圧生成回路である。
【００１８】
第一の発明の定電圧生成回路は、直列枝に配置される抵抗と、該直列枝の抵抗の出力側の端子に一端を接続される並列枝の抵抗と、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の端子電圧と該並列枝の抵抗の端子電圧の比を可変に制御する制御回路とを備え、該直列枝の抵抗の出力側の端子電圧の変化を抑圧するので、定電圧生成回路の出力電圧の安定性を向上させることができ、しかも、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の端子電圧と該並列枝の抵抗の端子電圧の比を可変に制御する回路は負帰還回路となっているので、該直列枝の抵抗の出力側の端子から該定電圧生成回路を覗き込んだインピーダンスが低くなり、該定電圧生成回路の前後で平滑回路を使用する必要性がなくなり、該定電圧生成回路を使用したバイアス回路の小型化が可能になる。
【００１９】
第二の発明は、入力側から出力側に至る直列枝に配置される抵抗と、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の出力側の電圧を可変に制御する制御回路とを備え、該直列枝の抵抗の出力側の端子電圧の変化を抑圧することを特徴とする定電圧生成回路である。
第二の発明の定電圧生成回路は、直列枝に配置される抵抗と、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の出力側の電圧を可変に制御する制御回路とを備え、該直列枝の抵抗の出力側の端子電圧の変化を抑圧するので、定電圧生成回路の出力電圧の安定性を向上させることができ、しかも、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の出力側の電圧を可変に制御する制御回路回路は負帰還回路となっているので、該直列枝の抵抗の出力側の端子から該定電圧生成回路を覗き込んだインピーダンスが低くなり、該定電圧生成回路の前後で平滑回路を使用する必要性がなくなり、該定電圧生成回路を使用したバイアス回路の小型化が可能になる。
【００２０】
第三の発明は、第一の発明又は第二の発明の定電圧生成回路のいずれかにおいて、上記制御回路が、上記直列枝の抵抗の出力側の端子電圧の変化を検出するための定電圧源としてバンド・ギャップ・リファレンス回路を適用することを特徴とする定電圧生成回路である。
第三の発明の定電圧生成回路は、該直列枝の抵抗の出力側の端子電圧の変化を検出するための定電圧源としてバンド・ギャップ・リファレンス回路を適用するので、上記制御回路の出力電圧の安定性を向上させることができて定電圧生成回路の出力電圧の安定性を向上させることができると共に、該定電圧源の電圧を低くすることができるので、該定電圧生成回路の出力電圧を低くすることが可能である。
【００２１】
第四の発明は、入力信号をデジタル変調した信号でキャリアを変調し、変調を受けた該キャリアを増幅して送出する送信装置において、変調を受けた該キャリアを増幅する増幅回路のゲート・バイアス回路に、第一の発明乃至第三の発明のいずれかの定電圧生成回路を適用することを特徴とする送信装置である。
第四の発明の送信装置は、変調を受けた該キャリアを増幅する増幅回路のゲート・バイアス回路に、第一の発明乃至第三の発明のいずれかの定電圧生成回路を適用するので、該増幅回路の利得を正確に制御することができる上に該増幅回路を小型化することが可能で、ひいては、送信装置の小型化も可能になる。
【００２２】
【発明の実施の形態】
以降、図面を併用して本発明の技術を詳細に説明する。
図１は、本発明の定電圧生成回路の第一の実施の形態である。
図１において、１は定電圧生成回路の入力側から出力側に至る直列枝に挿入された抵抗、２は抵抗１の出力側の端子に一端を接続される並列枝の可変抵抗である。
【００２３】
３及び４は共に抵抗で、定電圧生成回路の出力電圧、即ち、抵抗１の出力側の電圧を分圧する分圧回路を形成している。
５は定電圧源である。
６は抵抗３及び抵抗４より成る分圧回路の出力電圧と定電圧源５の出力電圧の差に応じた電圧を出力して、可変抵抗２の抵抗値を制御する演算増幅器である。
【００２４】
そして、抵抗３、抵抗４、定電圧源５及び演算増幅器６とによって、抵抗１の出力側の端子電圧の変化に応じて可変抵抗２の抵抗値を可変に制御する制御回路を構成する。
図１の構成は、下記の如く動作して出力電圧を一定に制御する。
即ち、出力電圧が上昇すると抵抗３及び抵抗４より成る分圧回路の出力電圧が上昇するので、演算増幅器６の非反転入力端子（図では「＋」で表示している。）に供給される電圧が上昇する。一方、演算増幅器６の反転入力端子（図では「−」で表示している。）には定電圧源５の出力電圧が供給されているので、出力電圧の上昇に伴って演算増幅器６の出力電圧は上昇する。これによって可変抵抗２の抵抗値を減少させるように制御すれば、可変抵抗２の電流が増加して抵抗１における電圧降下を増加させるので、上記出力電圧の上昇が減殺されて出力電圧を一定に制御することができる。
【００２５】
逆に、出力電圧が下降すれば演算増幅器６の出力電圧も下降し、演算増幅器６の出力電圧が上昇する時には可変抵抗２の抵抗値を減少させるので、この場合には可変抵抗２の抵抗値が増加し、可変抵抗２の電流が増加して抵抗１における電圧降下を減少させることになり、上記出力電圧の下降が減殺されて出力電圧を一定に制御することができる。
【００２６】
図２は、図１の構成における可変抵抗の実現手段である。
図２において、１は定電圧生成回路の入力側から出力側に至る直列枝に挿入された抵抗で、図１の構成における抵抗１と同じものである。
２−１は抵抗、２−２はコレクタとベースを短絡してダイオード接続にしたトランジスタ、２−３はトランジスタ２−２の電流を決定する抵抗で、抵抗２−１、トランジスタ２−２及び抵抗２−３によって図１の構成における可変抵抗２を形成する。
【００２７】
６は、演算増幅器で、図１の構成の演算増幅器６と同じものである。
演算増幅器６の入力側の接続は図１の構成と同じとすれば、出力電圧の上昇に伴って演算増幅器６の出力電圧は上昇し、トランジスタ２−２の電流を増加させてコレクタとベースを短絡されたトランジスタ２−２の抵抗を減少させる。従って、抵抗１における電圧降下が増加するので、上記出力電圧の上昇が減殺されて出力電圧を一定に制御することができる。
【００２８】
一方、出力電圧が下降すれば、演算増幅器６の出力電圧は下降し、トランジスタ２−２の電流を減少させてコレクタとベースを短絡されたトランジスタ２−２の抵抗を増加させる。従って、抵抗１における電圧降下が減少するので、上記出力電圧の下降が減殺されて出力電圧を一定に制御することができる。
ここで、図１及び図２の構成は、演算増幅器６の出力によって並列枝の可変抵抗の抵抗値を制御して、定電圧生成回路の出力電圧を一定に制御するものであるが、可変抵抗を直列枝に挿入して演算増幅器６の出力によって直列枝の可変抵抗の抵抗値を制御してもよい。但し、この場合には、演算増幅器６の入力側の接続を図１とは逆、即ち、出力電圧を分圧した電圧を反転入力端子に供給し、定電圧源の出力電圧を非反転入力端子に供給する必要がある。
【００２９】
又、図１では、出力電圧を抵抗３及び抵抗４によって分圧して演算増幅器６に供給する構成を示しているが、定電圧源５の出力電圧との兼ね合いによっては、出力電圧を分圧回路を介さずに直接演算増幅器６に供給してもよいし、極端には出力電圧を伸長（増幅）して演算増幅器６に供給してもよい。
上記のように構成を変化させることができるので、図１に示した構成の本質は、「入力側から出力側に至る直列枝に配置される抵抗と、該直列枝の抵抗の出力側の端子に一端を接続される並列枝の抵抗と、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の端子電圧と該並列枝の抵抗の端子電圧の比を可変に制御する制御回路とを備え、該直列枝の抵抗の出力側の端子電圧の変化を抑圧することを特徴とする定電圧生成回路」であるということができる。
【００３０】
図３は、本発明の定電圧生成回路の第二の実施の形態である。
図３において、１は定電圧生成回路の入力側から出力側に至る直列枝に挿入された抵抗である。
３及び４は共に抵抗で、定電圧生成回路の出力電圧、即ち、抵抗１の出力側の電圧を分圧する分圧回路を形成している。
【００３１】
７はＰＮＰトランジスタ、８はコレクタとベースを短絡されてダイオード接続されたＰＮＰトランジスタ、９はコレクタとベースを短絡されてダイオード接続されたＮＰＮトランジスタ、１０はＮＰＮトランジスタ、１１乃至１３は抵抗で、ＰＮＰトランジスタ７及び８、ＮＰＮトランジスタ９及び１０、抵抗１１乃至１３によってバンド・キャップ・リファレンス回路を構成する。尚、少なくとも、ＮＰＮトランジスタ９及びＮＰＮトランジスタ１０はシリコン・ウェハー上に形成されたトランジスタであるものとする。
【００３２】
６は抵抗３及び抵抗４より成る分圧回路の出力電圧と該バンド・キャップ・リファレンス回路の出力電圧の差に応じた電圧を出力して、抵抗１の出力側の電圧を制御する演算増幅器である。
そして、抵抗３、抵抗４、該バンド・キャップ・リファレンス回路及び演算増幅器６とによって、抵抗１の出力側の端子電圧の変化を減殺する制御回路を構成する。
【００３３】
ここで、バンド・キャップ・リファレンス回路について簡単に説明しておく。バンド・キャップ・リファレンス回路は、低い電圧を得たい時に用いる回路で、大別すると、ＰＮＰトランジスタ７及び８によるカレント・ミラーと、ＮＰＮトランジスタ９及び１０、抵抗１１乃至１３による電圧設定回路とから成る。
ＰＮＰトランジスタ７及び８のエミッタ面積が等しい場合、カレント・ミラーを構成するＰＮＰトランジスタ８とＰＮＰトランジスタ９のコレクタ電流は等しくなる。従って、ＮＰＮトランジスタ９及びＮＰＮトランジスタ１０には等しい電流が流れる。
【００３４】
この時、シリコン・トランジスタの熱電圧をＶＴ　（約２６ミリ・ボルト）とし、抵抗１３の抵抗値をＲ１３（キロ・オーム）とすると、ＮＰＮトランジスタ１０の電流はＶＴ　／Ｒ１３（ミリ・アンペア）であるので、ＰＮＰトランジスタ７の電流もＶＴ　／Ｒ１３（ミリ・アンペア）となって、ＰＮＰトランジスタ７のコレクタと抵抗１１の接続点の電圧はＶＢＥ＋（ＶＴ　／Ｒ１３）Ｒ１１となる。ここで、ＶＢＥはＮＰＮトランジスタ９のベース・エミッタ間電圧、Ｒ１１は抵抗１１の抵抗値（キロ・オーム）であり、又、ＶＢＥとＶＴ　とにはシリコン・トランジスタ特有の関係が成立している。
【００３５】
従って、抵抗１１及び抵抗１３の抵抗値を適切に設定すれば、ＰＮＰトランジスタ７のコレクタと抵抗１１の接続点の電圧はシリコンのバンド・キャップ電圧約１．２ボルトに等しくなり、しかも、温度係数が殆どない安定な電圧となる。
即ち、図３の構成において、演算増幅器６の非反転入力端子には約１．２ボルトという低電圧が供給され、演算増幅器６は出力電圧を抵抗３及び抵抗４で分圧した電圧と上記１．２ボルトとの差に応じた電圧を生成して、抵抗１の出力側の電圧を制御する。このために、出力電圧が所定の値である時に抵抗３と抵抗４とで分圧された電圧が１．２ボルトになるように抵抗３と抵抗４の分圧比を設定しておく必要がある。
【００３６】
そして、出力電圧が所定値より上昇すると演算増幅器６の出力電圧が下降し、抵抗１を介して電流を引き込むので、抵抗１の出力側の電圧が下降する。一方、出力電圧が所定値より下降すると演算増幅器６の出力電圧が上昇し、抵抗１に対して電流を流し込むので、抵抗１の出力側の電圧が上昇する。上記の制御によって出力電圧が一定に保たれる。
【００３７】
尚、図３の構成においてバンド・キャップ・リファレンス回路を用いて定電圧源を構成しているのは、低い出力電圧に対応して定電圧源の出力電圧を低くするためである。即ち、出力電圧が高い場合には定電圧源の電圧はあまり低くなくてよいので、バンド・キャップ・リファレンス回路を用いる必要はない。
又、出力電圧を分圧して演算増幅器６に供給する構成を示しているが、出力電圧の値によっては出力電圧を直接演算増幅器６に供給してもよい。
【００３８】
従って、図３の構成の本質は、「入力側から出力側に至る直列枝に配置される抵抗と、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の出力側の電圧を可変に制御する制御回路とを備え、該直列枝の抵抗の出力側の端子電圧の変化を抑圧することを特徴とする定電圧生成回路である」ということができる。
【００３９】
一方、図１の構成ではバンド・キャップ・リファレンス回路に限定しないで説明したが、図１の構成でも出力電圧が低い場合には定電圧源としてバンド・キャップ・リファレンス回路を使用すれば、低電圧を正確に出力できる定電圧生成回路を構成することができる。
上記の如く、図１及び図３の構成によって安定な電圧を出力することができる定電圧生成回路を構成でき、しかも、図１及び図３の構成は出力電流が小さな場合にも安定な電圧を出力することができるので、図１及び図３の構成の定電圧生成回路は図４の構成の送信装置における、安定な出力電圧を供給しなければならないゲート・バイアス回路に適している。しかも、定電圧生成回路の出力の安定性が高いことと、抵抗１の出力側の端子から該定電圧生成回路を覗き込んだインピーダンスが低くなることのために、定電圧生成回路の後段には平滑回路が必要なく、ゲート・バイアス回路の小型化が可能であり、又、定電圧生成回路の構成が簡易なために定電圧生成回路及びゲート・バイアス回路の低価格化が可能である。
【００４０】
即ち、本発明の定電圧生成回路を用いた送信装置は、正確で安定なゲート・バイアスの供給を受けることができて安定な利得特性を実現できる上に、小型化が可能になる。その上、ゲート・バイアス回路の構成が簡易であるために、送信装置自体のコストも低下させることが可能である。
【００４１】
【発明の効果】
以上詳述した如く、本発明により、簡易な構成で安定に出力電圧を制御可能な定電圧生成回路、及び、該定電圧生成回路を適用した、低価格で高性能な電力増幅回路を備える送信装置を実現することができる。
即ち、第一の発明の定電圧生成回路は、直列枝に配置される抵抗と、該直列枝の抵抗の出力側の端子に一端を接続される並列枝の抵抗とを備え、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の端子電圧と該並列枝の抵抗の端子電圧の比を可変に制御して、該直列枝の抵抗の出力側の端子電圧の変化を抑圧するので、定電圧生成回路の出力電圧の安定性を向上させることができ、しかも、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の端子電圧と該並列枝の抵抗の端子電圧の比を可変に制御する回路は負帰還回路となっているので、該直列枝の抵抗の出力側の端子から該定電圧生成回路を覗き込んだインピーダンスが低くなり、該定電圧生成回路の前後で平滑回路を使用する必要性がなくなり、該定電圧生成回路を使用したバイアス回路の小型化が可能になる。
【００４２】
又、第二の発明の定電圧生成回路は、直列枝に配置される抵抗と、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の抵抗の出力側の電圧を可変に制御する制御回路とを備え、該直列枝の抵抗の出力側の端子電圧の変化を抑圧するので、定電圧生成回路の出力電圧の安定性を向上させることができ、しかも、該直列枝の抵抗の出力側の端子電圧の変化に応じて該直列枝の出力側の電圧を可変に制御する制御回路回路は負帰還回路となっているので、該直列枝の抵抗の出力側の端子から該定電圧生成回路を覗き込んだインピーダンスが低くなり、該定電圧生成回路の前後で平滑回路を使用する必要性がなくなり、該定電圧生成回路を使用したバイアス回路の小型化が可能になる。
【００４３】
又、第三の発明の定電圧生成回路は、該直列枝の抵抗の出力側の端子電圧の変化を検出するための定電圧源としてバンド・ギャップ・リファレンス回路を適用するので、上記制御回路の出力電圧の安定性を向上させることができて定電圧生成回路の出力電圧の安定性を向上させることができると共に、該定電圧源の電圧を低くすることができるので、該定電圧生成回路の出力電圧を低くすることが可能である。
【００４４】
更に、第四の発明の送信装置は、変調を受けた該キャリアを増幅する増幅回路のゲート・バイアス回路に、第一の発明乃至第三の発明のいずれかの定電圧生成回路を適用するので、該増幅回路の利得を正確に制御することができる上に該増幅回路を小型化することが可能で、ひいては、送信装置の小型化も可能になる。
【図面の簡単な説明】
【図１】本発明の定電圧生成回路の第一の実施の形態。
【図２】図１の構成における可変抵抗の実現手段。
【図３】本発明の定電圧生成回路の第二の実施の形態。
【図４】送信装置のブロック・ダイアグラム。
【図５】従来の定電圧生成回路（その１）。
【図６】従来の定電圧生成回路（その２）。
【図７】従来のゲート・バイアス回路の構成。
【符号の説明】
１　抵抗
２　可変抵抗
２−１　抵抗
２−２　トランジスタ
２−３　抵抗
３　抵抗
４　抵抗
５　定電圧源
６　演算増幅器
７　ＰＮＰトランジスタ
８　ＰＮＰトランジスタ
９　ＮＰＮトランジスタ
１０　ＮＰＮトランジスタ
１１　抵抗
１２　抵抗
１３　抵抗
１４　ツェナー・ダイオード
１０１　デジタル変調回路
１０２　局部発振回路
１０３　高周波増幅回路
１０４　ＦＥＴ増幅回路
１０５　ゲート・バイアス回路
１０５−１　定電圧源
１０５−２　ＤＣ−ＤＣ変換回路
１０５−３　抵抗
１０５−４　コンデンサ
１０５−５　定電圧生成回路
１０５−６　抵抗
１０５−７　コンデンサ
１０６　ドレイン・バイアス回路
１０７　入力整合回路
１０８　出力整合回路
１０９　アンテナ
【図１】
2004078650.tif 000003
【図２】
2004078650.tif 000004
【図３】
2004078650.tif 000005
【図４】
2004078650.tif 000006
【図５】
2004078650.tif 000007
【図６】
2004078650.tif 000008
【図７】
2004078650.tif 000009