(57)【要約】      （修正有）【課題】  向上された電子放出及び注入効率を有しながら簡単に製造することができるフローティングゲートの形成方法とこれを利用した不揮発性メモリ装置の製造方法を提供する。【解決手段】  基板上に導電性パターンを形成し、導電性パターンの側壁に第１絶縁膜を形成して導電性パターンのエッジに第１傾斜を形成した後、導電性パターンの上面に第２絶縁膜を形成して導電性パターンのエッジに第２傾斜を形成することで、導電性パターンのエッジが向上されたシャープネスを有するようにすることができる。【選択図】  図１
2004266279.tif 000002
【特許請求の範囲】
【請求項１】
基板上に側壁、上部及び前記側壁及び上部が接するエッジ部を有する導電性パターンを形成する段階と、
前記導電性パターンの側壁に前記エッジ部のシャープネスが増加されるように第１絶縁膜を形成する段階と、
前記導電性パターンの上面に前記エッジ部のシャープネスが増加されるように第２絶縁膜を形成する段階と、を含むフローティングゲートの形成方法。
【請求項２】
前記導電性パターンの形成が前記基板上にポリシリコン層を形成することを含むことを特徴とする請求項１記載のフローティングゲートの形成方法。
【請求項３】
前記導電性パターンの形成が前記基板上にシリコン層を形成する段階と、前記シリコンを不純物でドーピングする段階と、を含むことを特徴とする請求項１記載のフローティングゲートの形成方法。
【請求項４】
前記導電性パターンの形成が前記基板上にポリシリコン層を形成する段階と、前記ポリシリコン上に金属シリサイドを形成する段階と、を含むことを特徴とする請求項１記載のフローティングゲートの形成方法。
【請求項５】
前記第１絶縁膜の形成は前記導電性パターンの側壁に酸化膜を形成する段階を含むことを特徴とする請求項１記載のフローティングゲートの形成方法。
【請求項６】
前記第１絶縁膜は前記導電性パターンを酸化させて形成されることを特徴とする請求項５記載のフローティングゲートの形成方法。
【請求項７】
前記第２絶縁膜の形成は前記導電性パターンの上部に酸化膜を形成する段階を含むことを特徴とする請求項１記載のフローティングゲートの形成方法。
【請求項８】
前記第１絶縁膜は前記導電性パターンを酸化させて形成されることを特徴とする請求項７記載のフローティングゲートの形成方法。
【請求項９】
基板上に側壁、上部及び前記側壁及び上部が接するエッジ部を有する第１導電性パターンを含むフローティングゲートを形成する段階と、
前記第１導電性パターンの側壁に第１絶縁膜を形成する段階と、
前記第１絶縁膜及び前記第１導電性パターン上に第２導電性パターンを含むコントロールゲートを形成する段階と、
前記第１導電性パターンの上部に前記第１導電性パターンと前記第２導電性パターンとの間に位置するように第２絶縁膜を形成する段階と、を含む不揮発性メモリ装置の製造方法。
【請求項１０】
前記第１導電性パターンの形成が
前記基板上に導電層を形成する段階と、
前記導電層を第１方向にパターニングされるようにエッチングする段階と、
前記導電層を前記第１方向に垂直する第２方向にパターニングされるようにエッチングする段階と、を含むことを特徴とする請求項９記載の不揮発性メモリ装置の製造方法。
【請求項１１】
前記導電層のエッチングがフォトリソグラフィ工程により実施されることを特徴とする請求項１０記載の不揮発性メモリ装置の製造方法。      
【請求項１２】
前記フローティングゲートの形成が前記基板上に下部絶縁膜を形成する段階と、
前記下部絶縁膜上に第１導電性パターンを形成する段階と、を含むことを特徴とする請求項９記載の不揮発性メモリ装置の製造方法。
【請求項１３】
前記第１絶縁膜の形成が前記第１導電性パターンの側壁に酸化膜を形成する段階を含むことを特徴とする請求項９記載の不揮発性メモリ装置の製造方法。      
【請求項１４】
前記第１絶縁膜が前記第１導電性パターンを酸化させて形成されることを特徴とする請求項１３記載の不揮発性メモリ装置の製造方法。
【請求項１５】
前記第２導電性パターンの形成が
前記第１絶縁膜及び第１導電性パターン上に導電層を形成する段階と、
前記導電層をエッチングする段階と、を含むことを特徴とする請求項９記載の不揮発性メモリ装置の製造方法。
【請求項１６】
前記第２絶縁層の形成が前記第１導電性パターンの上部に酸化膜を形成する段階を含むことを特徴とする請求項９記載の不揮発性メモリ装置の製造方法。
【請求項１７】
前記第２絶縁層が前記第１導電性パターンを酸化させて形成されることを特徴とする請求項１６記載の不揮発性メモリ装置の製造方法。
【請求項１８】
基板上に第１絶縁膜及び第１導電層を形成する段階と、  
前記第１導電層が第１方向にパターニングされるように前記第１導電層をエッチングする段階と、
前記エッチングされた第１導電層上に第２絶縁層を形成する段階と、
前記第１絶縁層及び前記エッチングされた第１導電層が第２方向にパターニングされるように前記第１絶縁層及び前記エッチングされた第１導電層をエッチングして第１導電性パターンを形成する段階と、
前記第１導電性パターンの側壁を酸化させて第１酸化膜を形成する段階と、
前記基板上及び前記第１導電性パターンと前記第２絶縁層上に前記第２導電層を形成する段階と、
前記第２導電層をエッチングして第２導電性パターンを形成する段階と、
前記第１導電性パターン周囲の基板にソース領域を形成する段階と、
前記第１導電性パターンの上部から前記第２絶縁層をエッチングする段階と、
前記第１導電性パターンの上部を酸化させて第２酸化膜を形成する段階と、
前記第２導電性パターン周囲の基板にドレーン領域を形成する段階と、を含むことを特徴とする不揮発性メモリ装置の製造方法。
【請求項１９】
前記第２導電性パターンの形成が乾式エッチング工程を含むことを特徴とする請求項１８記載の不揮発性メモリ装置の製造方法。  
【請求項２０】
前記ソース領域及びドレーン領域の形成がイオン注入工程を含むことを特徴とする請求項１９記載の不揮発性メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフローティングゲート形成方法及びこれを利用した不揮発性メモリ装置の製造方法に関し、より詳細には、簡単に製造することができ、顕著に向上された電子放出及び注入効率を有するフローティングゲートの形成方法及びこれを利用した不揮発性メモリ装置の製造方法に関するものである。
【背景技術】
【０００２】
一般に半導体メモリ装置は揮発性メモリ装置と不揮発性メモリ装置とで区分される。揮発性メモリ装置はＤＲＡＭ及びＳＲＡＭのようにデータの入出力は速いが、電源が切れると記憶内容を忘れるメモリ装置であり、不揮発性メモリ装置は電源が切れても記憶内容を記憶しているが、データの入出力は遅いメモリ装置である。最近には不揮発性メモリ装置のうちＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ  ｅｒａｓａｂｌｅ  ａｎｄ  ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）のように電気的にデータの入出力が可能なフラッシュメモリ（ｆｌａｓｈ  ｍｅｍｏｒｙ）に対する需要が増えている。
【０００３】
一般に、フラッシュメモリはスタック型（ｓｔａｃｋｅｄ  ｔｙｐｅ）とスプリットゲート型（ｓｐｌｉｔ  ｇａｔｅ  ｔｙｐｅ）で区別できるが、スプリットゲート型フラッシュメモリはフローティングゲートとコントロールゲートとが分離された構造を有する。フローティングゲートは外部と電気的に完全に絶縁されて孤立された構造を有し、このフローティングゲートへの電子注入（書くこと）と放出（消すこと）によりメモリセルの電流が変わる性質を利用して情報を保存する。フローティングゲートの電子注入はチャンネルでの高温電子を利用したＣＨＥＩ方式で行われ、電子放出はフローティングゲートとコントロールゲートとの間の絶縁膜を通じたＦ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネルリング（ｔｕｎｎｅｌｌｉｎｇ）が利用される。また、電子注入と放出に関連された電圧配分は等価キャパシターモデルで説明されることができる。最近、スプリットゲート型フラッシュメモリ素子はデータ保存用素子として使用量が増加しつつある。
【０００４】
前述したスプリットゲート型フラッシュメモリ装置で、フローティングゲートからコントロールゲートへの電子移動が容易であるほどフラッシュメモリの効率は向上され、従って、電子移動を容易にすることができるフローティングゲートの構造研究及びこのようなフローティングゲートを採用しながらも、セルの大きさや消耗電力、ロジック素子と統合性が優秀で、製造工程が簡単な不揮発性メモリ素子に対する研究が進行されている。
【０００５】
例えば、「特許文献１」にはフローティングゲート上面を酸化させて、フローティングゲートのエッジを一定傾斜になるように形成することで、電子がフローティングゲートからコントロールゲートに容易に移動することができるフローティングゲートの形成方法が開示されている。
【０００６】
しかし、フローティングゲートの上面のみに傾斜を形成することで、フローティングゲートのエッジが充分に尖った形状有することができなくなり、結局、フローティングゲートからコントロールゲートへの電子の移動速度が向上されない問題点を有する。
【０００７】
一方、「特許文献２」に開示されたスプリットゲート型フラッシュメモリの製造方法によると、シリコン基板上に酸化物を形成しポリシリコンと窒化物を順次に蒸着した後、フォトリソグラフィ工程で窒化物を選択的にエッチングして窒化物マスクパターンを形成した後、露出されたポリシリコン上に酸化物を形成して酸化物下部のポリシリコンのみを残してポリシリコンと窒化物マスクパターンをエッチングして除去する。続いて、インターポリトンネル（ｉｎｔｅｒｐｏｌｙ  ｔｕｎｎｅｌ）絶縁膜を形成して酸化物とインターポリトンネル（ｉｎｔｅｒｐｏｌｙ  ｔｕｎｎｅｌ）絶縁膜及びゲート絶縁膜上に制御ゲートを形成する技術が開示されている。このような方法により、スプリットゲート型フラッシュメモリの書き（ｐｒｏｇｒａｍ）及び消去（ｅｒａｓｅ）効率及びその反復特性が改善されるアクティブ形状を具現できる。
【０００８】
また、「特許文献３」には半導体基板の素子領域上に浮遊ゲート用絶縁膜とポリシリコン膜で形成された浮遊ゲート電極と浮遊ゲート電極上に設置された層間絶縁膜と浮遊ゲート電極の側面を被覆する側壁シリコン酸化膜と前記層間絶縁膜と側壁シリコン酸化膜によって浮遊ゲート電極から絶縁された制御ゲート電極が設けられたスプリットゲート型フラッシュメモリセルにおいて、浮遊ゲート電極上面のポリシリコンの少なくとも側面の周り部分は側面に向かって漸次厚くなる酸化膜に置換された構造を開示しており、このような構造によりデータ入出力速度が向上され、データの保存能力が向上されることができる。
【０００９】
しかし、前記技術においてもフローティングゲートとコントロールゲートとの間の絶縁膜形成のための別途の工程が要求され、ゲートのアラインの正確性が容易に保障できないので結果的にセルの大きさが大きくなり、ロジック工程と統合の困難さが問題点として残る。
【特許文献１】米国特許第５、０２９、１３０号明細書
【特許文献２】韓国公開特許第２００１−０９１５３２号公報
【特許文献３】特開平第１１−０２６６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従って、本発明の第１目的は電子放出及び注入効率を顕著に向上させ、簡単に製造することができるフローティングゲートの形成方法を提供することにある。
【００１１】
本発明の第２目的は前記フローティングゲート形成方法を利用してフローティングゲート及びコントロールゲートとの間に別個の絶縁膜を形成しないで、ゲートのアライン問題を解決することができる不揮発性メモリ装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
前述した本発明の第１目的を達成するために、本発明の一実施例によるフローティングゲート形成方法によると、基板上に導電性パターンを形成し、前記導電性パターンの側壁に第１絶縁膜を形成して前記導電性パターンのエッジに第１傾斜を形成した後、前記導電性パターンの上部に第２絶縁膜を形成して前記導電性パターンのエッジに第２傾斜を形成する。
【００１３】
前述した本発明の第２目的を達成するために本発明の他の実施例による不揮発性メモリ装置の製造方法によると、基板上に第１導電性パターンを含む下部構造物を形成し、前記第１導電性パターンの側壁に第１絶縁膜を形成する。続けて、前記第１絶縁膜上にコントロールゲートである第２導電性パターンを形成し、最後に、前記第１導電性パターン上に第２絶縁膜を形成する。
【００１４】
また、前述した本発明の第２目的を達成するために本発明の他の実施例によると、半導体基板上に第１絶縁膜及び第１導電層を形成し、半導体基板上の第１導電層を第１方向に１次エッチングした後、前記１次エッチングされた第１導電層に第２絶縁膜を形成する、続いて、前記第１絶縁膜及び前記一次エッチングされた第１導電層を第２方向に２次エッチングして第１導電性パターンを形成し、前記第１導電性パターンの側壁を酸化させて第１酸化膜を形成した後、前記第１導電性パターン及び第２絶縁膜を含む半導体基板上に第２導電層を形成する、続けて、前記第２導電層をエッチングして第２導電性パターンを形成し、前記第１導電性パターンに隣接する前記半導体基板にソース領域を形成し、前記第２絶縁膜をエッチングした後、前記第１導電性パターンの上面を酸化させて第２酸化膜を形成する。続いて、前記第２導電性パターンに隣接する前記半導体基板上にドレーン領域を形成する。
【００１５】
本発明によると、電子放出及び注入効率が著しく向上されたフローティングゲートを簡単な工程を通じて製造することができる。また、フローティングゲートとコントロールゲートとのアライン問題を解決することができ、スタック型フラッシュメモリ装置の過消去問題、電力過多消耗問題及び２−Ｔｒ型フラッシュメモリ装置のセル大きさ増加問題を同時に解決することができるスプリットゲート型フラッシュメモリを製造することができる。また、電力消耗を最小化する同時に高速のデータ読み書きが可能であり、ロジック工程と統合が容易であるスプリットゲート型メモリ装置を容易に製造することができる。その結果、半導体装置の信頼性を向上させ、全体的な半導体製造工程において所要される時間を短縮させ、半導体装置の製造原価を節減することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の望ましい一実施形態をより詳細に説明する。
【００１７】
図１は本発明の一実施例によるフローティングゲート形成方法を示すためのフローチャートである。
【００１８】
図１を参照すると、本発明によるフローティングゲートの形成方法において、まず、半導体基板上にアモルファスシリコン、ポリシリコンまたはドーピングされポリシリコンのようにシリコンを含む導電層を形成した後、前記導電層をフォトリソグラフィ工程でエッチングして前記半導体基板上に導電性パターンを形成する（Ｓ１１）。この場合、前記導電性パターンは銅、ダングステン、アルミニウムまたはチタンなどの金属を含むすることもできる。
【００１９】
続いて、前記導電性パターンの側壁に第１絶縁膜を形成して前記導電性パターンのエッジが第１傾斜の形成による第１シャープネス（ｓｈａｒｐｎｅｓｓ）を有するようにする（Ｓ１２）。このとき、第１絶縁膜は、シリコンまたは金属を含む前記導電性パターンの側壁を酸化することによって形成される。
【００２０】
続けて、前記導電性パターンの上部に第２絶縁膜を形成して、前記第１傾斜により第１シャープネスを有する前記導電性パターンのエッジに第２傾斜を形成する（Ｓ１３）。従って、前記導電性パターンのエッジが第１シャープネスより向上された第２シャープネスを有するようになる。前述したように、前記第２絶縁膜も前記シリコンまたは金属を含む導電性パターンを酸化させることで形成される。
【００２１】
以下、本実施例によるフローティングゲートの形成方法をより詳細に説明する。
【００２２】
図２乃至図４は図１のフローティングゲート形成方法を示すための断面図である。
【００２３】
図２を参照すると、本実施例において、まず半導体基板１０上にポリシリコン、ドーピングされたポリシリコンまたはポリサイドや銅、ダングステン、アルミニウムまたはチタンなどの金属からなる導電層（図示せず）を形成した後、前記導電層をフォトリソグラフィ工程でパターニングして半導体基板１０上に導電性パターニング２０を形成する。
【００２４】
本発明において、導電性パターン２０は半導体装置の電極、プラグ、ビットライン乃至ワードラインのような配線ラインでパターニングされる下部構造物を総称するが、特に、フラッシュメモリ素子の製造に使用されるフローティングゲートである場合に望ましく、導電性パターン２０がフラッシュメモリ素子を製造するためのフローティングゲートである場合、アモルファスシリコン乃至ポリシリコンやドーピングされたポリシリコン、ポリサイドを使用して、低圧化学気相蒸着工程で形成する。前記導電性パターン２０がポリシリコンまたはアモルファスシリコンを使用して形成された場合には、ＰＣ１３拡散工程、イオン注入工程、またはインサイチュードーピング工程を利用して導電性パターン２０を不純物にドーピングさせることができる。
【００２５】
また、半導体基板１０上に酸化膜や窒化膜のような絶縁膜（図示せず）をまず、形成した後、前記絶縁膜上に導電性パターン２０を形成することができる。このとき、蒸着される導電体の種類により化学気相蒸着工程、物理気相蒸着工程またはスパッタリング工程を利用して導電層を形成した後これをパターニングして導電性パターン２０を形成する。
【００２６】
図３を参照すると、導電性パターン２０の側壁に第１絶縁膜２２を形成する。これによって、導電性パターン２０のエッジ２３には第１傾斜θ１が形成される。即ち、導電性パターン２０の側壁に第１絶縁膜２２が形成されることによって導電性パターン２０のエッジ２３が第１傾斜θ１によるシャープネスを有するようになる。この場合、第１絶縁膜２２は導電性パターン２０の側壁を酸化させることによって形成される酸化膜からなる。第１絶縁膜２２が導電性パターン２０に対して第１傾斜の相応する角度を有して導電性パターン２０の内側に若干丸みを帯びた形態で形成される。
【００２７】
本実施例によると、導電性パターン２０の側壁上に化学気相蒸着工程や物理気相蒸着工程のような複雑な追加的な工程で別個の酸化膜で形成するのではなく熱酸化法またはシリコン部分酸化法などを利用し簡単に導電性パターン２０の側壁のみを酸化させて導電性パターン２０の側壁上にその端部が丸みを帯びた形態の第１絶縁膜２２を形成する。このとき、導電性パターン２０の側壁のみを酸化させるために、前記導電性パターン２０を形成した後、導電性パターン２０の側壁を製造した上面に酸化阻止膜として機能する窒化膜を形成した後導電性パターン２０の側壁を酸化させることが望ましい。
【００２８】
本実施例によると、導電性パターン２０の側壁を酸化させて第１絶縁膜２２を形成することで、フローティングゲートとコントロールゲートとの間に第２絶縁膜２２を形成することができ、同時にフローティングゲートである導電性パターン２０に第１シャープネスを有する尖ったエッジ２３を形成できる。
【００２９】
図４を参照すると、側壁に第１傾斜θ１が形成された導電性パターン２０上に第２絶縁膜２６を形成して、前記第１傾斜θ１により第１シャープネスを有する導電性パターン２０のエッジ２３に第２傾斜をθ２形成する。従って、導電性パターン２０のエッジ２７が第２傾斜θ２による第２シャープネスを有するようになる。即ち、導電性パターン２０のエッジ２７は一次に第１傾斜θ１によって第１シャープネスを有する状態で第２傾斜θ２による第２シャープネスを有するのでより尖ったシャープネス有する。
【００３０】
前述したように、第２絶縁膜２６は導電性パターン２０の上面を酸化させて形成される酸化膜であり、第２絶縁膜２６は導電性パターン２０に対して第２傾斜θ２に相応する角度を有して導電性パターン２０の内側に丸みを帯びた形態で形成される。
【００３１】
本実施例において、化学気相蒸着工程のような追加的な複雑な工程により酸化膜を形成するのではなく熱酸化法やシリコン部分酸化法を利用して簡単に導電性パターン２０の上面のみを酸化させて第２絶縁膜２６を形成する。
【００３２】
前述したように、本発明では導電性パターン２０の側壁及び上面を全部酸化させることで従来の導電性パターンの上面のみを酸化させた場合よりずっと尖ったエッジ２７を有するフローティングゲートを形成することができる。このような構造のエッジ２７を有するフローティングゲートを適用する場合、フローティングゲートからコントロールゲートへの電子移動が円滑になるのでフラッシュメモリ性能を顕著に向上させることができる。
【００３３】
本実施例においては導電性パターンの側壁を先に酸化させる工程を例に挙げたが、これとは違って導電性パターンの上面を先に酸化しても、円滑な電子移動に寄与することができる尖ったエッジを形成することができる。
【００３４】
図５は本発明の他の実施例による不揮発性メモリ装置の平面図である。
【００３５】
図５を参照すると、本実施例による不揮発性メモリ装置は、中央の絶縁部を中心に両側にフローティングゲート２０１及びコントロールゲート３２０が位置する活性領域を含む。以下では、説明の便宜上コントロールゲートを貫くＡ−Ａ’方向を第１方向とし、活性領域及び絶縁部を通過するＢ−Ｂ’方向を第２方向という。
【００３６】
図６は本発明の他の実施例による不揮発性メモリ装置の製造方法を示すためのフローチャートである。
【００３７】
図６を参照すると、まず、半導体基板上に第１導電性パターンを含む下部構造物を形成し（Ｓ２１）、前記第１導電性パターンの側壁に第１絶縁膜を形成する（Ｓ２２）。続いて、前記第１絶縁膜上にコントロールゲートである第２導電性パターンを形成し（Ｓ２３）、前記第１導電性パターン上に第２絶縁膜を形成して（Ｓ２４）不揮発性メモリ装置を製造する。
【００３８】
以下、本実施例による不揮発性メモリ装置の製造方法をより詳細に説明する。
【００３９】
図７乃至図１０は図６の不揮発性メモリ装置の製造方法を示すための断面図として、具体的に図５の第２方向（Ｂ−Ｂ’方向）の断面図のうち活性領域のみを図示する。
【００４０】
図３及び図７を参照すると、まず、半導体基板３０上にフローティングゲートを含む下部構造物４０を形成する。
【００４１】
前記下部構造物４０はフローティングゲートであるシリコンを含む第１導電性パターン５０を含む。このとき、半導体基板３０及び第１導電性パターン５０との間には酸化物または窒化膜からなる下部絶縁膜パターン４５が形成されることができる。下部絶縁膜パターン４５は化学気相蒸着工程、物理気相蒸着工程またはスパッタリング工程を利用して形成する。
【００４２】
前記第１導電性パターン５０はアモルファスシリコン、ポリシリコン、ドーピングされたポリシリコン、またはポリサイドなどからなり、低圧化学気相蒸着で形成される。一方、下部絶縁膜４５は酸化物、窒化物、または酸窒化物からなる。前記第１導電性パターン５０は半導体基板３０上に形成された第１導電層を第１方向に一次エッチングし、前記一次エッチングされた第１導電層を第２方向に２次エッチングして形成される。このような導電性パターン５０の形成方法をより具体的に説明すると、次のようである。
【００４３】
まず、半導体基板３０上に第１導電層を形成し、能動素子領域を限定するために第１導電層上に酸化膜（図示せず）または窒化膜（図示せず）を形成する。続いて、前記酸化膜や窒化膜上にフォトレジストパターンを形成し、能動素子領域を第１導電層を第１方向にフォトリソグラフィ工程を通じてパターニングする。このような第１方向への１次エッチングを通じて、活性領域とフローティングゲートである第１導電性パターンの第１方向へのアライン問題が解決される。
【００４４】
続けて、前記１次エッチングされた第１導電層上に絶縁膜（図示せず）を形成した後、前記絶縁膜上にフォトレジストパターンを形成する。次に、前記フォトレジストパターンをマスクとして利用して第２方向に前記１次エッチングされた第１導電層をエッチングして第１導電性パターン５０を形成する。ここで、前記絶縁膜としては窒化膜を使用することが望ましい。
【００４５】
図８を参照すると、第１導電性パターン５０の側壁に第１絶縁膜５２を形成する。この場合、第１絶縁膜５２は前記第１導電性パターン５０の側壁を酸化させることによって第１導電性パターン５０の側壁上に形成される酸化膜である。第１絶縁膜５２は第１導電性パターン５０に対して内側に丸みを帯びた形態で形成され第１導電性パターン５０が尖った第１シャープネスを有するエッジを有するようになる。このとき、第１絶縁膜５２は熱酸化法またはシリコン部分酸化法などで形成される。
【００４６】
第１絶縁膜５２は第１導電性パターン５０と後続して形成されるコントロールゲートである第２導電性パターン６０の間に介在される絶縁膜の役割をする。このような第１絶縁膜５２の形成により第１導電性パターン５０のエッジが尖った形で形成されるのでフローティングゲートである第１導電性パターン５０にチップが形成される効果が惹起される。
【００４７】
図９を参照すると、第１絶縁膜５２上にコントロールゲートである第２導電性パターン６０を形成する。第２導電性パターン６０はアモルファスシリコン、ポリシリコン、ドーピングされたシリコン、またはポリサイドを第１絶縁膜上５２に積層し、これを乾式エッチングして形成する。
【００４８】
本実施例において、第２導電性パターン６０は追加的なフォトリソグラフィ工程を利用しないで、異方性エッチング方法である乾式エッチング工程でスペーサ形態に形成する。ここで、第２導電性パターン６０を形成するための乾式エッチング方法としてはプラズマエッチング工程や反応性イオンＲＩＥエッチング工程を例に挙げることができる。本発明によると、分解能（ｒｅｓｏｌｕｔｉｏｎ）の問題があるフォトリソグラフィ方法を利用しないで、異方性エッチングである乾式エッチング工程を利用することで、第１導電性パターン５０と第２導電性パターン６０とのアライン問題を自然に解決することができてフラッシュメモリ装置の性能を改善することができる。
【００４９】
図１０を参照すると、第１導電性パターン５０上に第２絶縁膜５４を形成する。前述したように、第２絶縁膜５４は第１導電性パターン５０の上面を酸化させて形成される酸化膜であり、第２絶縁膜５４はその側壁が１次酸化された第１導電性パターン５０に対して内側に丸みを帯びた形態で形成される。従って、第１導電性パターン５０が第１絶縁膜５０のみ形成された場合よりさらに尖った第２シャープネスを有するエッジを有するようになる。このとき、第２絶縁膜５４は熱酸化法やシリコン部分酸化法などで形成される。
【００５０】
本実施例によると、第１導電性パターン５０の側壁及び上面を全部酸化させて第１及び第２絶縁膜５２，５４を形成することで、従来のフローティングゲートより顕著に尖ったエッジを有するフローティングゲートを形成することができる。従って、フローティングゲートからコントロールゲートへの電子移動速度が向上され、全体的なフラッシュメモリの速度が速くなる。
【００５１】
図１１は本発明の他の実施例による不揮発性メモリ装置の製造方法を示すためのフローチャートである。
【００５２】
図１１を参照すると、まず、半導体基板上に第１絶縁膜及び第１導電層を順次に形成し（Ｓ３０）、前記第１導電層を第１方向に１次エッチングする（Ｓ３１）。続いて、前記１次エッチングされた第１導電層上に第２絶縁膜を形成する（Ｓ３２）。
【００５３】
続けて、前記第１絶縁膜及び前記１次エッチングされた第１導電層を第２方向に２次エッチングして第１絶縁膜上に第１導電性パターンを形成した後（Ｓ３３）、前記第１導電性パターンの側壁を酸化させて前記導電性パターンの側壁に第１酸化膜を形成する（Ｓ３４）。
【００５４】
続いて、前記第１導電性パターン及び第２絶縁膜を含む半導体基板上に第２導電層を形成し（Ｓ３５）、前記第２導電層をエッチングして第２導電性パターンを形成する（Ｓ３６）。
【００５５】
続いて、前記第１導電性パターンに隣接する半導体基板のソース領域を形成し（Ｓ３７）、前記第２絶縁膜をエッチングした（Ｓ３８）後、前記第１導電性パターンの上面を酸化させて第２酸化膜を形成する（Ｓ３９）。そして、前記第２導電性パターンの周辺の半導体基板上にドレーン領域を形成する（Ｓ４０）。
【００５６】
以下、本実施例による不揮発性メモリ装置の製造方法をより詳細に説明する。
【００５７】
図１２乃至図２２は図１１の不揮発性メモリ装置の製造方法を示すための断面図として、図１２乃至図１４は図５の不揮発性メモリ装置で第１方向（Ａ−Ａ’方向）の断面図であり、図１５乃至図２２は第２方向（Ｂ−Ｂ’方向）の断面図である。
【００５８】
図５及び図１２を参照すると、本実施例において、まず半導体基板１００上に第１絶縁膜１１０及び第１導電層２００を順次に形成する。ここで、第１絶縁膜１１０は酸化膜、窒化膜または酸窒化膜などから選択され、第１導電層２００はポリシリコン、アモルファスシリコン、ドーピングされたシリコン、またはポリサイドなどから選択される。第１導電層２００は化学気相蒸着工程、物理気相蒸着工程またはスパッタリング工程などの方法を利用して形成する。第１導電層２００は後にパターニングされてフラッシュメモリのフローティングゲートの役割をする。
【００５９】
図１３を参照すると、半導体基板１００上に第１導電層２００を第１方向に１次エッチングする。具体的に、第１導電層２００上に酸化膜（図示せず）または窒化膜（図示せず）を形成した後、酸化膜乃至窒化膜上にフォトレジストパターンを形成する。続いて、第１導電層２００を第１方向にフォトリソグラフィ工程を通じてエッチングする。このような第１導電層２００の第１方向への１次エッチングを通じて活性領域とフローティングゲートである第１導電性パターンの第１方向アライン問題が解決される。
【００６０】
図１４を参照すると、前記１次エッチングされた第１導電層２００上に第２絶縁膜２２０を形成する。第２絶縁膜２２０は窒化膜であることが望ましく、具体的にはＳｉ３Ｎ４、ＳｉＮｘ．．．．ＳｉＯＮなどをプラズマ増大化学気相蒸着工程工程のような化学的気相蒸着工程またはスパッタリング工程のような物理的気相蒸着法を利用して形成する。第２絶縁膜２２０は後続工程である第１酸化膜２４０形成過程で第１導電性パターン２０１の側壁のみ酸化され、上面は酸化されないようにする酸化防止膜の役割をする。
【００６１】
図１５に示すように、第１絶縁膜１１０及び前記１次エッチングされた第１導電層２００を第２方向に２次エッチングする。図１５は不揮発性メモリ装置の平面図でＢ−Ｂ’方向（第２方向）の断面図として、第２絶縁膜２２０上にフォトレジストを塗布し、第２方向に前記１次エッチングされた第１導電層２００をエッチングすることでフラッシュメモリ装置においてフローティングゲートとして機能する第１導電性パターン２０１を形成する。
【００６２】
図１６に示すように、第１導電性パターン２０１の側壁を酸化させて第１導電性パターン２０１の側壁の第１酸化膜２４０を形成する。第１酸化膜２４０は第１導電性パターン２０１側壁を酸化させて形成される酸化膜であり、第１酸化膜２４０は第１導電性パターン２０１に対して内側に丸みを帯びた形態で形成されて第１導電性パターン２０１に尖ったエッジを有するようになる。第１酸化膜２４０は熱酸化法やシリコン部分酸化法などで形成される。
【００６３】
第１酸化膜２４０は第１導電性パターン２０１と後続して形成されるコントロールゲートである第２導電性パターン３２０との間に介在される絶縁膜の役割をする。このとき、第１導電性パターン２０１は尖ったエッジを有することで、フローティングゲートのチップが形成される結果を招く。
【００６４】
図１７に示すように、第１導電性パターン２０１及び第２絶縁膜２２０を含む半導体基板１００上に第２導電層３００を形成する。第２導電層３００はポリシリコン、アモルファスシリコン、ドーピングされたシリコン、またはポリサイドのうち選択される物質を使用して、低圧化学気相蒸着工程で形成する。第２導電層３００はエッチングされてフラッシュメモリ装置のコントロールゲートになる。
【００６５】
図１８に示すように、第２導電層３００をエッチングして第２導電性パターン３２０を形成する。第２導電性パターン３２０は別当のフォトリソグラフィ工程を使用しないで、異方性エッチング方法である乾式エッチング工程でスペーサ形態で形成する。ここで、乾式エッチング工程としてはプラズマエッチング工程や反応性イオンエッチング工程を例に挙げることができる。本発明によると、分解能の問題があるフォトリソグラフィ工程を利用しないで、異方性エッチングである乾式エッチング工程を利用することで、第１導電性パターン２０１と第２導電層性パターン３２０のアライン問題を自然に解決することができるようになり、同時にソース領域上に位置する第２導電性パターン３２０を除去することでソース領域を円滑に形成することができる。
【００６６】
図１９を参照すると、第１導電性パターン２０１上に隣接する半導体基板１００にソース領域４００を形成する。ソース領域４００の形成はイオン注入工程を利用して不純物を基板１００に注入する。
【００６７】
図２０に示すように、第１導電性パターン２０１上に形成された第２絶縁膜２２０をエッチングする。第２絶縁膜２２０を構成する窒化物を除去するためには燐酸Ｈ３ＰＯ４を主な成分にするエッチング液を使用して約１８０℃ほどの温度でエッチングする燐酸ストリップ方法を使用する。
【００６８】
図２１に示すように、第１導電性パターン２０１の上面を酸化させて第２酸化膜２６０を形成する。ここで、第２酸化膜２６０は第１導電性パターン２０１の上面を酸化させて形成される酸化膜であり、第２酸化膜２６０は１次酸化された第１導電性パターン２０１に対して内側に丸みを帯びた形態で形成された第１導電性パターン２０１に第１酸化膜２４０のみ形成された場合より尖ったエッジが形成される。第２酸化膜２６０は熱酸化法乃至シリコン部分酸化法などで形成される。
【００６９】
本実施例において、第１導電性パターン２０１の側壁及び上面を酸化させることで、従来のフローティングゲートより顕著に尖ったエッジを有するフローティングゲートを形成することができ、このようなエッジの鋭さによりフローティングゲートからコントロールゲートへの電子移動速度が向上され、全体的フラッシュメモリの速度が速くなる。
【００７０】
図２２に示すように、第２導電性パターン３２０の周辺の半導体基板１００上にドレーン領域４２０を形成する。ドレーン領域４２０はイオン注入工程を利用して不純物を基板１００に注入して形成される。
【００７１】
続いて、シリサイド工程及びメタル工程を通じて、第２導電性パターン３２０の上部及び周辺に金属配線（図示せず）とドレーンコンタクト（図示せず）を形成してフラッシュメモリ装置を完成する。
【００７２】
前述した方法により製造されたスプリットゲート型フラッシュメモリ装置は従来の不揮発性半導体素子であるスタック型ＮＯＲフラッシュメモリ素子の問題点である過消去とデータ書きモードでの高電力消耗も問題点と２−Ｔｒ型フラッシュメモリ装置の大きいセルの大きさにより集積度が低下される問題点を解決することができ、電力消耗を最少化し高速のデータ読み書きが可能な高性能ロジック工程に内蔵が可能なフラッシュメモリ装置である。
【産業上の利用可能性】
【００７３】
本発明によると、電子放出及び注入効率が顕著に向上されたフローティングゲートを簡単な工程を通じて製造できるようになる。また、フローティングゲートとコントロールゲートとのアライン問題が解決でき、スタックフラッシュメモリ装置の過消去問題、高電力消耗問題、及び２−Ｔｒ型フラッシュメモリ装置のセルの大きさの増加問題を同時に解決することができるスプリットゲート型フラッシュメモリを製造することができる。また、電力消耗を最小化すると同時に高速データの読み書きが可能であり、ロジック工程と統合が容易であるスプリットゲート型メモリ装置を容易に製造することができ、結局半導体装置の信頼性を向上させ、全体的半導体製造工程に所要される時間を短縮するだけではなく、半導体装置の製造原価を節減することができる。
【００７４】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００７５】
【図１】本発明の一実施例によるフローティングゲートの形成方法を示すためのフローチャートである。
【図２】図１にフローティングゲートを形成する段階を示すための断面図である。
【図３】図１にフローティングゲートを形成する段階を示すための断面図である。
【図４】図１にフローティングゲートを形成する段階を示すための断面図である。
【図５】本発明の他の実施例による不揮発性メモリ装置の平面図である。
【図６】本発明による他の実施例による不揮発性メモリ装置の製造方法を示すためのフローチャートである。
【図７】図６の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図８】図６の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図９】図６の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図１０】図６の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図１１】本発明の他の実施例による不揮発性メモリ装置の製造方法を示すためのフローチャートである。
【図１２】図１１の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図１３】図１１の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図１４】図１１の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図１５】図１１の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図１６】図１１の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図１７】図１１の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図１８】図１１の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図１９】図１１の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図２０】図１１の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図２１】図１１の不揮発性メモリ装置を製造する段階を示すための断面図である。
【図２２】図１１の不揮発性メモリ装置を製造する段階を示すための断面図である。
【符号の説明】
【００７６】
１１０  第１絶縁膜
２００  第１導電層
２２０  第２絶縁膜
２０１  第１導電性パターン
２４０  第１酸化膜
３００  第２導電層
３２０  第２導電性パターン
４００  ソース領域
４２０  ドレーン領域
【図１】
2004266279.tif 000003
【図２】
2004266279.tif 000004
【図３】
2004266279.tif 000005
【図４】
2004266279.tif 000006
【図５】
2004266279.tif 000007
【図６】
2004266279.tif 000008
【図７】
2004266279.tif 000009
【図８】
2004266279.tif 000010
【図９】
2004266279.tif 000011
【図１０】
2004266279.tif 000012
【図１１】
2004266279.tif 000013
【図１２】
2004266279.tif 000014
【図１３】
2004266279.tif 000015
【図１４】
2004266279.tif 000016
【図１５】
2004266279.tif 000017
【図１６】
2004266279.tif 000018
【図１７】
2004266279.tif 000019
【図１８】
2004266279.tif 000020
【図１９】
2004266279.tif 000021
【図２０】
2004266279.tif 000022
【図２１】
2004266279.tif 000023
【図２２】
2004266279.tif 000024