(57)【要約】【課題】グランドプレーン構造体を伴う平面外マイクロコイルを提供する。【解決手段】平面外マイクロコイル構造体とその下の集積回路（ＩＣ）との間にパターン化されたグランドプレーンが形成される。マイクロコイル構造体は、誘電体層上に形成されたベースパッドから延びる一連のループを含む。マイクロコイルのベースパッドの下に配置された中央グランドプレーン構造体を使用して、容量性のコイル対基板結合による損失が最小にされる。マイクロコイルの両端外側に端部が配置された低抵抗のグランドプレーン構造体を形成して、磁気損失を減少する。低抵抗グランドプレーンは、渦電流路のループサイズを減少するためにスロットを設けることができ、１つ以上の上部ＩＣメタル層、ＩＣ不活性化層と誘電体層との間に形成された銅パッド、マイクロコイルの形成に使用されるメタルの部分又はその組合せから形成される。【選択図】　　　　　図１
2004056133.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された集積回路と、
上記集積回路上に形成された誘電体層と、
マイクロコイル構造体であって、
上記誘電体層に接触する複数の離間されたベースパッド、及び
上記誘電体層上に延びる１つ以上のループ構造体を含み、各ループ構造体は、関連する第１ベースパッドに接触する第１端、及び関連する第２ベースパッドに接触する第２端を有しているマイクロコイル構造体と、
上記マイクロコイル構造体のベースパッドと上記集積回路との間に配置された中央部分を含むグランドプレーン構造体と、
を備えたＩＣデバイス。
【発明の詳細な説明】
【０００１】
図１及び２は、本発明の実施形態による簡単化された集積回路（ＩＣ）デバイス１００を示す各々斜視図及び断面図である。このＩＣデバイス１００は、半導体基板１０１と、その上に既知の技術により形成された集積回路（ＩＣ）１１０と、このＩＣ１１０の上に形成された誘電体層１２０と、この誘電体層１２０の上に形成されたマイクロコイル構造体１３０−１とを備えている。
【０００２】
図２を参照すれば、ＩＣ１１０は、既知の技術に基づいて基板１０１の表面にリソグラフ式に形成されたドープ領域及びそれに関連した接続構造体により作られたトランジスタ及び他のデバイスより成る下部デバイス領域１１０Ａと、これも既知の技術に基づきドープ領域の選択された部分を接続するメタルワイヤ１１７のネットワークを含む上部金属化層１１０Ｂとを備えている。メタルワイヤ１１７は、通常、絶縁体上にメタルフィルムを付着（例えばスパッタリング）し、次いで、そのメタルフィルムをエッチングして所望のワイヤパターンを形成することにより作られることに注意されたい。従って、特定のメタルフィルムからエッチングされたメタルワイヤは、通常、平面を画成する。例えば、図２に示すように、最上位（頂部メタル）層から形成されたワイヤを表わすワイヤ１１７は、平面Ｐを画成する。メタルワイヤ１１７は、通常は、アルミニウムから形成されるが、銅でもよい。
【０００３】
誘電体層１２０は、最上部ワイヤ１１７上に通常形成されてその下の金属化層１１０Ｂを保護する上部不活性化（絶縁）層１２１と、ベンゾシクロブテン（ＢＣＢ）のような適当な誘電体材料で作られた任意の比較的厚い（例えば１０ないし１５ミクロン）誘電体フィルム１２２とを含む。誘電体層１２０の１つの機能は、マイクロコイル構造体１３０−１をＩＣ１１０から適当な距離に維持することである。従来の上部不活性化層は、通常、ワイヤ１１７とマイクロコイル構造体１３０−１との間に適当な間隔を与えるには薄過ぎ、従って、このような従来の不活性化層上に個別の誘電体フィルム１２２が必要とされる。しかしながら、この個別に形成される誘電体フィルム１２２は、上部不活性化層１２１が充分な厚みにされる場合には、省略されてもよい。それ故、以下の実施形態において特に指示のない限り、「誘電体層」という語は、マイクロコイルの直接的な形成を容易にする比較的厚い上部不活性化層、又は個別に作られる誘電体フィルムが形成された比較的薄い不活性化層のいずれかを意味するものとする。
【０００４】
図１に示すように、マイクロコイル構造体１３０−１は、誘電体層１２０の上に形成されており、そして誘電体層１２０の上面付近に配置された離間されたベースパッド１３２と、誘電体層１２０から離れるように曲がって全体的にほぼ螺旋状のコイルを形成し中心長手軸Ｘを画成するカーブしたループ構造体１３５とを備えている。ここに開示するソレノイド型マイクロコイル構造体の長手軸は、実質的にまっすぐであるが、カーブした又は曲がりくねった軸を画成するソレノイド型マイクロコイル構造体も同様に形成できる。各ベースパッド１３２は、誘電体層１２０の上面に接触するか、又は誘電体層１２０上に形成される材料（例えば、以下に述べる「剥離」材料）の薄い層に接触する。例えば、図２に示すように、剥離材料パッド１６０上にベースパッド１３２−１及び１３２−２が形成される。ここに示す実施形態では、各ループ構造体１３５（例えば、ループ構造体１３５−１）は、そのループ構造体の頂部で互いに合流する（接触する）第１アーム（例えば、アーム１３５−１Ａ）及び第２アーム（例えば、アーム１３５−１Ｂ）を含む。以下で更に詳細に述べるように、各アームは、それに関連するベースパッドと一体的に形成され、それにより生じるループ構造体１３５は、隣接ベースパッド１３２間に閉じた回路を形成する。例えば、図１及び２の両方に示されたように、アーム１３５−１Ａは、第１ベースパッド１３２−１と一体的に形成された第１（固定）端を有し、そしてアーム１３５−１Ｂは、第２ベースパッド１３２−２と一体的に形成された第１（固定）端を有する。アーム１３５−１Ａ及び１３５−１Ｂの自由端は、以下に述べるように、ループの頂部（例えば、ベースパッド１３２−１及び１３２−２の上）で合流（接触）する。各ループ構造体は、一連のベースパッド１３２及びループ構造体１３５を経て電流を流れ易くする導電性材料（例えば、メタル又はメタルプレート）を使用して形成される。ある実施形態では、メッキメタル１３７がアーム１３５−１Ａ及び１３５−１Ｂの外面に形成されると共に、ベースパッド１３２−１及び１３２−２上にも形成されて、マイクロコイル１３０−１を経て低抵抗で容易に電流を通流させる。更に、マイクロコイル構造体１３０−１の端に配置されたベースパッド（例えば、ベースパッド１３２−１）は、誘電体層１２０を貫通するメタルビア構造体（例えば、ビア構造体１４０及び導体／ワイヤ１１５）によってＩＣ１１０に接続される。従って、マイクロコイル構造体１３０−１は、ＩＣ１１０によって使用されるインダクタを形成する。
【０００５】
図３は、マイクロコイル構造体１３０−１及びＩＣ１１０によって形成される有効回路を示す回路図である。図３は、マイクロコイル構造体１３０−１の各ループが、そのインダクタンスＬｉ、全ての他の巻線（図示せず）へのその磁気結合、その周波数依存性の巻線抵抗Ｒｉ、隣接物に対する寄生的巻線間キャパシタンスＣｉ（ｉ±１）、その下の基板に対するそのキャパシタンスＣｉ、及びアンダースプリング（ｕｎｄｅｒｓｐｒｉｎｇ）誘電体における誘電体損失ＲＣｉによっていかに表わされるかを示す。例えば、ループ構造体１３５−１は、インダクタンスＬ１、周波数依存性の巻線抵抗Ｒ１、隣接ループ構造体１３５−２に対する寄生的巻線間キャパシタンスＣ１２、ＩＣ１１０及び基板１０１（集合的にＩＣ基板１１０／１０１と称される）に対するキャパシタンスＣ１、及び誘電体１２０における誘電体損失ＲＣ１により表わすことができる。同様に、ループ構造体１３５−２は、インダクタンスＬ２、周波数依存性の巻線抵抗Ｒ２、隣接ループ構造体１３５−３に対する寄生的巻線間キャパシタンスＣ２３、キャパシタンスＣ２、及び誘電体損失ＲＣ２によって表わすことができる。コイルのカプセル化における誘電体損失は、巻線間キャパシタンスＣｉ（ｉ±１）と直列に抵抗を付加し、これは、図３では明瞭化のために省略されている。基板抵抗Ｒｉ（ｉ±１）（例えば、Ｒ１２）は、基板１０１における導通によって生じる（図３を参照）。最上位層１１０Ａは、基板バルクよりも通常強くドープされるので、抵抗Ｒｉ（ｉ±１）におそらく最も影響する。基板キャパシタンス（Ｃｉ）は、コンタクトパッド１３２のキャパシタンスにより近似できることに注意されたい。というのは、ループ構造体１３５がＩＣ基板１１０／１０１から更に離れるからである。又、基板キャパシタンスＣｉは、巻線間キャパシタンスＣｉ（ｉ±１）より優勢であることにも注意されたい。というのは、対向面積が非常に大きくそしてアンダースプリング誘電体が通常巻線間ギャップより非常に薄いからである。コイルカプセル化における誘電体損失は、同じ理由で無視することができる。以下で更に詳細に述べるように、基板抵抗Ｒｉ（ｉ±１）を短絡して、容量性損失を矯正するために、グランドプレーン１５０が設けられる。
【０００６】
マイクロコイル構造体１３０−１により近くの導体（例えばＩＣ基板１１０／１０１に関連したワイヤ１１７又は他の導体）に誘起される渦電流は、図３には示されていない。図４は、マイクロコイル構造体１３０−１に磁気的に結合された短絡された損失性インダクタンス（即ちＲｓｕｂ及びＬｓｕｂ）としてＩＣ基板１１０／１０１を示す簡単な回路図である。式１及び２（以下の）は、該回路の有効抵抗Ｒｅｆｆ及び有効インダクタンスＩｅｆｆを示す。式１及び２（以下の）は、ＩＣ基板結合が有効インダクタンスを減少し、コイル抵抗を増加することを示す。
2004056133.tif 000003
2004056133.tif 000004
【０００７】
上記分析及びそれに関連した実験に基づき、本発明者は、マイクロコイル構造体１３０−１のような平面外（ｏｕｔ−ｏｆ−ｐｌａｎｅ）ソレノイド型マイクロコイルにＡＣ電流を通すと、多数のメカニズムがその下のＩＣ基板に磁気損失及び電力消散を生じさせ、ひいては、このようなマイクロコイルのクオリティファクタを低下させると決定した。例えば、消散は、基板渦電流による抵抗性損失、キャパシタＣｉを経て結合するＩＣ基板電流による抵抗性損失（図３を参照されたい。これらの電流は、電気的な基板結合によるものであり、従って、磁気的に誘起される渦電流とは異なることに注意されたい）、アンダースプリング誘電体における誘電体損失、及びコイルカプセル化における誘電体損失によって生じる。
【０００８】
本発明者は、マイクロコイル構造体１３０−１を取り巻く材料における磁気損失は、フェライト又は同様の磁気材料が近くにない限り無視しても安全であると決定した。上述したように、コイルカプセル化における誘電体損失も、巻線間キャパシタンスＣｉ（ｉ±１）が小さいので無視することができる。最終的に、誘電体層１２０における誘電体損失ＲＣｉは、低損失の誘電体（ｔａｎδ＜＜１％）、及び基板抵抗Ｒｉ（ｉ±１）が誘電体損失ＲＣｉより優勢である非金属性基板では無視できる。
【０００９】
従って、本発明は、ＩＣ基板１１０／１０１へのマイクロコイル構造体１３０−１の容量性結合による損失を減少すると共に、マイクロコイル構造体１３０−１によって発生される磁界によりＩＣ基板１１０／１０１に発生される渦電流による磁気損失を減少するグランドプレーン構造体を設けることにより、平面外ソレノイド型マイクロコイル構造体（例えば、マイクロコイル構造体１３０−１）がＩＣ基板１１０／１０１上に形成されたＩＣデバイス１００（図１）のような改良されたＩＣデバイスを提供する。それ故、本発明によるグランドプレーン構造体と共に形成されるＩＣデバイスは、その下のＩＣ基板における損失を最小にしながら平面外マイクロコイル構造体の有効性を最大にする。
【００１０】
図１及び２を再び参照すれば、本発明の第１の特徴により、ＩＣデバイス１００は、ベースパッド１３２の真下に配置されたグランドプレーン構造体１５０（破線で示す）を備えている。１つの実施形態では、このグランドプレーン構造体１５０は、マイクロコイル構造体１３０−１及びＩＣ１１０に対して電気的に分離される（フローティング状態）。別の実施形態では、グランドプレーン構造体は、ＩＣ１１０により使用されるグランド（低電圧）ソース１１６に接続される。厚いアンダースプリング誘電体層１２０は、マイクロコイル／ＩＣ基板結合作用を減少するが、本発明者は、誘電体層のみを使用してそれを完全に回避することはできないと決定した。しかしながら、本発明者は、グランドプレーン構造体１５０をマイクロコイル構造体１３０−１の下に配置したときには容量性基板結合による消散を最小にできると決定した。より詳細には、ほとんどの基板キャパシタンスＣｉは、マイクロコイル構造体１３０−１のベースパッド１３２によって発生するので、グランドプレーン構造体１５０は、その巾Ｗが、（図２に示すように）ループ構造体１３５によって画成される外径Ｄより狭いときに効率的に形成されるが、その巾は、外径Ｄより広くてもよい（即ち、ベースパッド１３２及びそれらベースパッドを分離しているギャップにより画成された領域以上の巾を有する）。図３を再び参照すれば、グランドプレーン１５０は、グランドプレーン１５０は、基板抵抗Ｒｉ（ｉ±１）を効果的に短絡し、そして容量性基板結合による関連損失を排除する。
【００１１】
グランドプレーン構造体１５０の形成を示す特定実施形態について以下に説明する。
【００１２】
図２を再び参照すれば、第１の特定実施形態において、グランドプレーン構造体１５０−１は、ＩＣ１１０の形成に使用された頂部メタル層を使用して形成される。即ち、ＩＣ１１０を形成するのに使用される頂部メタル層からメタルワイヤ１１７がエッチングされると仮定すれば、グランドプレーン構造体１５０−１も、この頂部メタル層から同時に（即ち同じエッチングプロセス中に）エッチングされ、それ故、通常、メタルワイヤ１１７により画成された同じ平面Ｐに配置される。図３を再び参照すれば、低い周波数において、インダクタＬｉは、低いインピーダンスを有し、そして電流は、インダクタＬｉ及び抵抗Ｒｉを経て一方の端子から他方の端子へまっすぐに流れる。周波数が高くなるにつれて、その経路のインピーダンスが増加し、そしてアンダースプリングキャパシタＣｉのインピーダンスが減少する。その結果、より多くの電流が基板を通して他方の端子へ至る経路を見出し、そこで、オーミック消散を生じさせる。グランドプレーン構造体１５０−１は、この高周波数電流に対する抵抗を減少又は排除することによってこのオーミック消散を最小にする。ＩＣの頂部メタル層からグランドプレーン構造体１５０−１を形成する効果は、付加的なメタル層を必要とせず、従って、ＩＣデバイス１００の処理時間を最小にし、ひいては、その全コストを最小にすることである。
【００１３】
第２の特定の実施形態では、グランドプレーン構造体１５０−２（図２に破線で示す）が不活性化層１２１（即ちマイクロコイル構造体１３０−１とＩＣ１１０との間）に形成される。グランドプレーン構造体１５０−２は、アルミニウム、銅、又は同様の低抵抗材料を使用して形成することができる。
【００１４】
容量性マイクロコイル／ＩＣ基板の結合は、コイルの設計がソレノイド型（例えば、マイクロコイル構造体１３０−１のようにほぼ直線的な軸を有する）であるか、トロイド型（即ち円形軸を有する）であるかに関わらず生じることに注意されたい。それ故、グランドプレーン構造体１５０は、ここに開示する以外の平面外マイクロコイル構造体にも有利に利用することができる。
【００１５】
更に、本発明は、図１及び２を参照して上述したスプリングメタルのマイクロコイル構造体１３０−１以外の平面外マイクロコイル構造体にも適用することができる。
【００１６】
図５は、本発明の別の実施形態に基づく平面外マイクロコイル構造体１３０−２を含むＩＣデバイス５００を示す上方斜視図である。このマイクロコイル構造体１３０−２は、上述したのと同様のやり方でグランドプレーン構造体１５０上に形成される（即ち、誘電体層（図示せず）が第２のマイクロコイル構造体１３０−２とグランドプレーン構造体１５０との間に形成され；その下のＩＣ基板は明瞭化のために省略される）。第２のマイクロコイル構造体１３０−２は、４つの離間されたベース部分５３２−１ないし５３２−４と、３つの単一の螺旋ループ構造体５３５−１ないし５３５−３とを備えている。各ループ構造体５３５−１ないし５３５−３は、ストレス処理された（ｓｔｒｅｓｓ−ｅｎｇｉｎｅｅｒｅｄ）スプリングメタルから形成され、そしてその固定端は、関連ベースパッドに一体的に接続される。例えば、ループ構造体５３５−１は、その固定端５３６がベースパッド５３２−１に一体的に形成される。剥離プロセス中に、ストレス処理されたスプリングメタルの本来の内部ストレス蓄積勾配により、ループ構造体の自由端を隣接ベースパッドへと揺り動かすに充分な螺旋ピッチで、ループ構造体をその下のＩＣ基板からカール（屈曲）させる。例えば、ループ構造体５３５−１が剥離されると、螺旋形態でカールして、その自由端５３７が隣接ベースパッド５３２−２に接触し、これにより、ベースパッド５３２−１と５３２−２との間に電気的経路を形成する。このようなマイクロスプリング構造体が、参考としてここに援用する共通所有の米国特許第６，３９２，５４２号に開示されている。
【００１７】
図６は、本発明の更に別の実施形態に基づくＩＣデバイス６００の斜視図である。このＩＣデバイス６００は、上述したものと同様にグランドプレーン構造体１５０上に形成された第３の形式のマイクロコイル構造体１３０−３を備えている。上述したマイクロコイル構造体とは異なり、このマイクロコイル構造体１３０−３は、ストレス処理されたスプリングメタルを使用せず、それに代わって、従来のやり方で形成されてオフセットパターンで配置されたメタルトレース（ベースパッド）６３２と、その隣接するメタルトレース６３２を接続してコイル状構造体を形成する一連のアーチ状ワイヤボンド６３５とを使用する。導電性トレース６３２は、第１及び第２の離間されたコンタクトパッド６３３と、これら第１及び第２のコンタクトパッド間に配置された細長い相互接続ライン６３４とを備えている。次いで、ワイヤボンディングを行って、ボンディングワイヤ６３５を配置し、ワイヤが第１トレースの選択されたコンタクトパッドから基板表面を経て第２トレースの選択されたコンタクトパッドへ延びるようにする。例えば、ボンディングワイヤ６３５（１）は、第１トレース６３２（１）のコンタクトパッドから第２トレース６３２（２）の第２コンタクトパッドへと延びる。その後の動作中に、トレース及びワイヤに直列に電流を通すことによりインダクタンスが発生する。
【００１８】
上述した特定のマイクロコイル構造体に加えて、本発明は、基板平面から機械的に持ち上げられた平坦な螺旋インダクタにも適用できる（ゾウＪ、Ｊ．チェン、Ｃ．リュー及びＪ．Ｅ．シュット・アイン著の「Ｐｌａｓｔｉｃ　ｄｅｆｏｒｍａｔｉｏｎ　ｍａｇｎｅｔｉｃ　ａｓｓｅｍｂｌｙ　（ＰＤＭＡ）　ｏｆ　ｏｕｔ−ｏｆ−ｐｌａｎｅ　ｍｉｃｒｏｓｔｒｕｃｔｕｒｅｓ：　ｔｅｃｈｎｏｌｏｇｙ　ａｎｄ　ａｐｐｌｉｃａｔｉｏｎ」、Ｊ．Ｍｉｃｒｏ−ｅｌｅｃｔｒｏｍｅｃｈ．Ｓｙｓｔ．第１０巻、第２号、第３０２−３０９ページ、２００１年を参照されたい）。
【００１９】
容量性基板結合（上述した）に加えて、平面外ソレノイド型マイクロコイル構造体に関連した別の問題は、その下の導電性ＩＣ基板に渦電流が導入されることと、平面外マイクロコイルにより発生された磁力線が金属化部分に交差することである。平面外マイクロコイル構造体は、従来の平面内マイクロコイルに比してこのような渦電流を相当に減少するが、本発明者は、磁気マイクロコイル／ＩＣ基板結合による損失がソレノイドコイル設計に依然として発生する（即ち、その下のＩＣ基板における磁界を完全に回避するのはトロイダルコイルだけである）と決定した。
【００２０】
従って、本発明者は、これらの渦電流損失を取り扱うには、渦電流の誘導を完全に回避するか、又は渦電流の誘導を許すがそれに関連した消散を最小にする、の２つの解決策が考えられることを決定した。
【００２１】
渦電流消散を回避する（即ち基板抵抗Ｒｓｕｂを減少する）ために、磁界がその下のＩＣ基板に渦電流を自由に誘起することは許されるが、それに関連したオーミック損失は、低抵抗のグランドプレーンをできるだけ小さいＲｓｕｂと共に設けることにより最小にされる。これは、非常に小さい（即ちゼロに近い）Ｒｓｕｂの値を使用して式１及び２（上述した）を修正して、式１’及び２’を形成することにより容易に理解されよう。
2004056133.tif 000005
2004056133.tif 000006
【００２２】
図７（Ａ）及び７（Ｂ）は、マイクロコイル構造体１３０−１（図１）と同様の４ターンのマイクロコイル構造体であって、水晶基板上に形成され、そして基板結合を模擬するために厚い及び薄いメタル平面が非常に接近して且つマイクロコイル軸と平行に保持されたマイクロコイル構造体を使用した実験装置において行われたマイクロコイル抵抗Ｒｅｆｆ及びマイクロコイルインダクタンスＬｅｆｆの測定を示すグラフである。厚い銅のグランドプレーン（ＣＵプレーン）に対する測定は、銅−クラッドＦＲ４ボードを使用して行った。薄いアルミニウムグランドプレーン（ＡＬグランド）に対する測定は、シリコン基板にスパッタリングされた厚さ４５０ｎｍのアルミニウム（約７０ｍΩ／平方）を使用して行った。図７（Ａ）及び７（Ｂ）の種々の測定に示されたように、厚い銅のグランドにおける渦電流は、式（２’）で予想されるように全周波数レンジにわたり低い有効コイルインダクタンスＬｅｆｆを発生し、そして有効抵抗は、式（１’）に基づきグランドプレーンがない構成と同様である。換言すれば、Ｒｓｕｂは、周波数に関わりなく、式（１）及び（２）におけるω．Ｌに比して無視できるものである。７０ｍΩ／平方で４５０ｎｍのアルミニウムグランドプレーンは、式（２）で示されるように高い周波数においてインダクタンスをカットするだけであり、式（１）に基づいて有効抵抗を増加させる。従って、本発明者は、マイクロコイルがアクティブなＩＣ基板上に一体化される場合に、回路の頂部メタル（標準的なＣＭＯＳプロセスでは典型的に５０ｍΩ／平方）は、基板抵抗値Ｒｓｕｂを最小にすることにより渦電流を回避するよう試みるグランドプレーン構造体に対してほとんどの場合に著しく抵抗性になると決定した。この制約は、容量性結合を減少する目的でベースパッドの下に配置されたグランドプレーン構造体１５０（上述した）のようなグランドプレーン構造体には適用されないことに注意されたい。７０ｍΩ／平方のプレーンは、基板抵抗Ｒｉ（ｉ±１）を効果的に短絡する。
【００２３】
図８は、本発明の特定の実施形態に基づくマイクロコイル構造体１３０及び固体グランドプレーン構造体１５０Ａを含む簡単なＩＣデバイス１００Ａを示す斜視図である。マイクロコイル構造体１３０は、例えば、ここに述べる平面外コイル形成技術のいずれかを使用して形成される。固体グランドプレーン構造体１５０Ａは、ＩＣ基板１１０／１０１の上部不活性化層上に付着された（例えば、スパッタリングされた）適当な厚みに形成された銅又は他の低抵抗メタル（例えば、厚みが約５ミクロン又はそれより厚いＣｕ）の固体シートにより形成される。次いで、固体のグランドプレーン１５０Ａに誘電体フィルム（例えばＢＣＢ）を形成することにより誘電体層１２０が形成され、そしてこの誘電体層１２０上にマイクロコイル構造体１３０が形成される。固体のグランドプレーン構造体１５０Ａは、おおよそ３つの部分に分割される。即ち、マイクロコイル構造体１３０の下で且つその各側に沿って配置された中央区分８５１と、マイクロコイル構造体１３０の第１端においてループ構造体の外側に配置された第１端区分８５３と、マイクロコイル構造体１３０の第２端（反対端）において端ループ構造体の外側に配置された第２端区分８５５とである。グランドプレーン構造体１５０（上述した）と同様に、固体グランドプレーン構造体１５０Ａの中央区分８５１は、容量性基板結合を制御するためにマイクロコイル構造体１３０の下に配置される。更に、端区分８５３及び８５５は、マイクロコイル構造体１３０により形成される渦電流路８５７を遮り、これにより、端区分８５３及び８５５の下に配置されたＩＣ基板１１０／１０１の導体における渦電流を減少する。図示されていないが、マイクロコイル構造体１３０の１つ以上のループ構造体（例えば、端ループ構造体）は、固体グランドプレーン構造体１５０Ａに形成された開口を経て延びる導体によりＩＣ基板１１０／１０１に接続される。他の実施形態では、内部に配置されたループ構造体がＩＣ基板１１０／１０１に接続され、及び／又は１つ以上のループ構造体がグランドプレーン構造体１５０Ａに接続される。
【００２４】
図９は、本発明の別の特定の実施形態によるマイクロコイル構造体１３０及びスロット付きグランドプレーン構造体１５０Ｂを含む簡単なＩＣデバイス１００Ｂを示す斜視図である。固体グランドプレーン構造体１５０Ａ（上述した）と同様に、スロット付きグランドプレーン１５０Ｂは、ＩＣ基板１１０／１０１と誘電体層１２０の誘電体フィルムとの間に配置された低抵抗メタル（例えば銅）の単一層から形成される。しかしながら、スロット付きグランドプレーン構造体１５０Ｂは、マイクロコイル軸Ｘに平行に延びる多数のセグメント（例えば、セグメント９５１、９５３及び９５５）を形成するようにエッチングされる。図８を簡単に参照すれば、マイクロコイル構造体１３０により形成される渦電流路８５７は、固体の端区分８５３及び８５７により比較的大きなループサイズを有し、これは、比較的大きなインダクタンスＬｓｕｂ、及びマイクロコイル構造体１３０との相互インダクタンスＭを生じさせる。図９を再び参照すれば、スロット付きグランドプレーン構造体１５０Ｂは、各スロット付きセグメントの長手方向間隔を最小にすることにより渦電流路のループサイズを減少し、これにより、インダクタンスＬｓｕｂ、及びマイクロコイル構造体１３０との相互インダクタンスＭを減少させる。本発明者は、実験分析を通して、スロットのピッチを増加することによりマイクロコイルの性能が改善される（例えば、６０ミクロン当たり１つのセグメントは、５００ミクロン当たり１つのセグメントより低い渦電流消散を生じる）ことが分かった。１つの実施形態では、スロット付きグランドプレーン構造体１５０Ｂの各セグメントは、単一のグランドソースに接続される。別の実施形態では、各セグメントは、電気的に分離される（フローティング）。
【００２５】
図１０は、本発明の更に別の実施形態による一体的な「Ｉ」字型グランドプレーン構造体１５０Ｃを含む簡単なＩＣデバイス１００Ｃを示す斜視図である。グランドプレーン構造体１５０Ｂ（上述した）と同様に、「Ｉ」字型グランドプレーン１５０Ｃは、ＩＣ基板１１０／１０１と誘電体層１２０の誘電体フィルムとの間に配置された低抵抗メタル（例えば銅）の単一層をエッチングすることにより形成される。しかしながら、「Ｉ」字型グランドプレーン１５０Ｃは、比較的狭い中央区分１０５１と、比較的広い端区分１０５３及び１０５５とを有する「Ｉ」形状にエッチングされ、これにより、必要な場所のみにグランド構造体が実施される。
【００２６】
図１１は、本発明の更に別の実施形態によるスロット付き「Ｉ」字型グランドプレーン構造体１５０Ｄを含む簡単なＩＣデバイス１００Ｄを示す斜視図である。このスロット付き「Ｉ」字型グランドプレーン１５０Ｄも、ＩＣ基板１１０／１０１と誘電体層１２０の誘電体フィルムとの間に配置された低抵抗メタル（例えば銅）の単一層から形成される。更に、このスロット付き「Ｉ」字型グランドプレーン構造体１５０Ｄは、比較的狭い中央区分１１５１と、比較的広い端区分１１５３及び１１５５とを形成し、これらは、渦電流ループサイズを減少するために上述したようにスロットが付けられる。
【００２７】
図１２は、本発明の更に別の実施形態による多部分「Ｉ」字型グランドプレーン構造体１５０Ｅを含む簡単なＩＣデバイス１００Ｅを示す斜視図である。このグランドプレーン構造体１５０Ｅは、中央部分１２５１と、別々の端区分１２５３及び１２５５とを備えている。グランドプレーン構造体１５０（上述した）と同様に、中央部分１２５１は、ＩＣ基板１１０／１０１の頂部メタル層を使用して形成され、これは、容量性マイクロコイル／基板結合に関連した損失を最小にするために、上述したようにマイクロコイル構造体１３０のベースパッドに下に配置される。これに対して、端区分１２５３及び１２５５は、誘電体層１２０の上部に形成されそしてマイクロコイル構造体１３０の端ループの外側に配置されて渦電流消散を最小にするものであるが、マイクロコイル構造体１３０を形成するのに使用されるメタル部分によって形成される。例えば、マイクロコイル構造体１３０が、ストレス処理されたスプリングメタルフィルムを使用して形成されるときには（例えば、上述したマイクロコイル構造体１３０−１及び１３０−２を参照）、端区分１２５３及び１２５５が、ストレス処理されたスプリングメタルフィルムの非剥離メッキ部分から形成される。或いは又、マイクロコイル構造体１３０がボンディングワイヤを使用して形成されるときには（例えば、上述したマイクロコイル構造体１３０−３を参照）、端区分１２５３及び１２５５が、ベースパッドトレース６３２を形成するのに使用されるメタル層により形成される。これら端区分１２５３及び１２５５は、上述したようにスロットが付けられてもよい。従って、ＩＣデバイス１００Ｅは、上述したグランドプレーン構造体の全ての利益を与え、しかも、ＩＣ基板１１０／１０１と誘電体層１２０の誘電体フィルムとの間に配置された低抵抗メタル層からグランドプレーン構造体を形成するときに必要となる個別のメタル形成段階を必要としない。
【００２８】
図１３ないし図２１（Ｅ）は、本発明の更に別の実施形態によるＩＣデバイス１００Ｅ（図１２）を形成するのに使用される一般的な製造プロセスを示す。図１３は、マイクロコイル製造プロセスの始めにＩＣ基板１１０／１０１を示す上面図であり、そして図１４（Ａ）ないし１４（Ｄ）及び図１５（Ａ）ないし１５（Ｄ）は、製造プロセスの初期段階中に各々断面線１４−１４及び１５−１５に沿った側面断面図である。図１６ないし図１８（Ｂ）は、スプリング材料のアイランドを形成するためのスプリングマスクの形成及びそれに続くスプリング材料層のエッチングを示す。最後に、図１９（Ａ）ないし図２１（Ｅ）は、剥離／メッキマスクの形成と、それに続いて行われるマイクロコイル構造体の剥離及びメッキを示す。
【００２９】
図１３、図１４（Ａ）及び図１５（Ａ）は、マイクロコイル製造プロセスの始めにおけるＩＣ基板１１０／１０１を示す平面図及び側面断面図である。図１４（Ａ）に示されたように、既知の技術に基づいて下部のＩＣ層１１０Ａの上にメタル層１１０Ｂが形成され、これは、説明上非常に誇張した寸法で示された多数の導体（ワイヤ）１１７を含む。不活性化層１２１に開口１１９が形成されて、導体／ワイヤ１１５を露出させ、これは、その後に形成されるマイクロコイル構造体のためのコンタクトポイントとして働く。中央のグランドプレーン部分１２５１は、導体１１７を形成するのに使用される同じメタル層から形成され、それ故、ＩＣ基板１１０／１０１を形成するのに使用される製造プロセス中に形成されることに注意されたい。図１５（Ａ）に示されたように、不活性化層１２１は、中央のグランドプレーン部分１２５１を完全にカバーする部分１２１Ａを備えている。
【００３０】
図１４（Ｂ）及び１５（Ｂ）を参照すれば、マイクロコイル形成プロセスは、不活性化層１２１の上に誘電体層１３１０を形成することにより開始され、これは、次いで、コンタクト１１５を露出する開口１３１２を形成するようにパターン化される。ある実施形態では、誘電体層１３２０は、１０ミクロン厚みに形成されたＢＣＢを含む。次いで、図１４（Ｃ）及び１５（Ｃ）に示されたように、導電性の剥離材料層１３２０（例えば、厚みが０．２ミクロンのチタン（Ｔｉ））が誘電体層１３１０の上に形成され（例えば、スパッタリングされ）、剥離材料の一部分１３２２は、コンタクト１１５上に形成された開口に入り、これにより、剥離材料１３２０とコンタクト１１５との間に電気的接触が与えられる。次いで、図１４（Ｄ）及び１５（Ｄ）に示すように、ストレス処理された（スプリング）フィルム１３３０が、既知の処理技術を使用して剥離層１３２０上に形成され、このフィルム１３３０は、成長方向に内部ストレス変化を含む。例えば、ある実施形態では、スプリング材料フィルム１３３０は、その最も下の部分（即ち剥離材料層１３２０に隣接した）がその上部より高い内部圧縮ストレスをもつように付着チャンバー圧力を変化させ、これにより、ウェハ１０１から離れる曲げバイアスを生じさせる内部ストレス変化を形成することによって形成される。スプリング材料フィルム１３３０にこのような内部ストレス変化を発生する方法は、例えば、参考としてここに援用する米国特許第３，８４２，１８９号（異なる内部ストレスを有する２つのメタルを付着する）、及び米国特許第５，６１３，８６１号（例えば、プロセスパラメータを変化しながらスパッタリングされた単一メタル）に教示されている。ある実施形態では、ストレス処理されたスプリング材料フィルム１３３０は、後でメッキ種層として使用される下部Ａｕ層と、モリブデン−クロム合金（ＭｏＣｒ）の中央層と、これも後でメッキ種層として使用される上部Ａｕ層とを含み、そして全厚みが約１ミクロンである積層構造体を備えている。
【００３１】
図１６、図１７（Ａ）及び図１８（Ａ）を参照すれば、スプリング材料フィルム１３３０の選択された部分上で、一連の第１（スプリング）マスク１６０１、１６０３、１６０５、１６０７及び１６０９がパターン化される。各スプリングマスクは、完成したマイクロコイル構造体の区分の形状で作られ、図１６に示すように、一端にとがった尖端をそして他端に受け入れノッチを含むことに注意されたい。更に、スプリングマスク１６０１及び１６０９に隣接して各々グランドプレーンマスク１６１１及び１６１３が形成され、これらは、グランドプレーンの端区分１２５３及び１２５５（図１２を参照して上述した）を形成するのに使用される。次いで、図１７（Ｂ）及び図１８（Ｂ）に示されたように、スプリングマスクを取り巻くスプリング材料フィルム１３３０の露出部分が、１つ以上のエッチング剤１６２０を使用してエッチングされ、各マスクの下にスプリング材料アイランド１６３０を形成する。スプリング材料アイランド１６３０の各端には、スプリング材料フィルムの長方形区分も保持される。このエッチングプロセスは、各スプリング材料アイランド１６３０を取り巻く剥離層１３２０に限定エッチングが生じるように実行されることに注意されたい。１つの実施形態では、エッチング段階は、例えば、スプリング材料フィルムの露出部分を除去するために湿式エッチングプロセスを使用して実行される。この実施形態は、ＭｏＣｒスプリング材料層を除去するように、セリウムアンモニウムニトレート溶液を使用して首尾良く実行される。その後、スプリングメタルマスク及びグランドプレーンマスクが除去される。
【００３２】
図１９（Ａ）及び１９（Ｂ）は、スプリング材料アイランド１６２０の選択された部分上で剥離／メッキマスク１９００がパターン化されるところを示す平面図及び部分斜視図である。図２０（Ａ）及び図２１（Ａ）は、剥離／メッキマスク部分を示す側面断面図である。図１９（Ａ）を参照すれば、剥離／メッキマスク１９００は、スプリング材料アイランド１６２０の中央部分をカバーする中央区分１９０１と、各細長いアームの縁が露出するように各細長いアームの中央部分に沿って形成された細長い区分１９０３とを備えている。中央区分１９０１の目的は、各ループ構造体のベースパッド部分が剥離するのを防止することである。細長い区分１９０３は、以下に述べるように、スプリング組み立てプロセスを制御するのに使用される。以下に述べるように、メッキのために中央区分上で各スプリング材料アイランド１６２０の上面に一連の開口１９０５が形成される。最終的に、細長い区分１９０３及びその下のスプリングメタル材料を通して一連の任意の開口１９０９が形成され、剥離プロセスを容易にする。
【００３３】
再び図１９（Ａ）を参照すれば、各グランドプレーン区分１２５３及び１２５５の上に個別のグランドプレーンマスク１９１１が形成される。剥離／メッキマスクと同様に、グランドプレーンマスク１９１１は、各グランドプレーン区分１２５３及び１２５５の縁をマスクしながらその上面を露出させる開口１９１３を画成して、グランドプレーン区分１２５３及び１２５５が剥離プロセス中にその下の基板から剥離するのを防止し、これについては、以下で説明する。
【００３４】
図２０（Ｂ）及び図２１（Ｂ）を参照すれば、剥離エッチング剤１９２０（例えば、米国マサチューセッツ州デンバーのトランスシーン・カンパニーにより製造されたＴＦＴチタンエッチング剤）を使用して、スプリング材料アイランドの露出部分の下から剥離材料層の一部分を選択的に除去し、スプリング構造体１３０を形成する。図２１（Ｂ）に示されたように、各スプリング構造体は、剥離／メッキマスク１９０１により剥離プロセス中に保護された剥離材料部分１６０によりその下の基板に固定されるベースパッド１３２と、細長いマスク区分１９０３により発生される反作用ストレスにより部分的に曲がった状態に維持される１つ又は２つのアーム１３４とを備えている。
【００３５】
図２１（Ｃ）ないし２１（Ｅ）は、剥離プロセスの最終段階を示し、その間に、細長いマスク部分１９０１は、加熱されるか又はアセトンで処理され、アーム１３４の内部ストレスが反作用ストレスに打ち勝って、ループ構造体１３５へと徐々に曲げられる。最終的に、メッキプロセス（図示せず）が実行されて、図１に示すように、ループ構造体１３５の露出部分にメッキ１３７（例えば、銅）が形成される。又、このメッキプロセスは、グランドプレーン区分１２５３及び１２５５の露出部分にもメッキを形成することにも注意されたい。
【００３６】
本発明は、幾つかの特定の実施形態を参照して説明したが、本発明の特徴は、本発明の範囲内に入る他の実施形態にも適用できることが当業者に明らかであろう。例えば、本発明は、ここに開示したようなマルチループマイクロコイル構造体、及び単一ループマイクロループ構造体の両方に適用することができる。
【図面の簡単な説明】
【図１】本発明の実施形態による簡単化された集積回路（ＩＣ）デバイスを示す斜視図である。
【図２】図１に示すＩＣデバイスの断面図である。
【図３】マイクロコイル構造体及びＩＣによって形成される有効回路を示す回路図である。
【図４】マイクロコイル構造体に磁気的に結合された短絡された損失性インダクタンスとしてＩＣ基板を示す簡単な回路図である。
【図５】本発明の別の実施形態に基づく平面外マイクロコイル構造体を含むＩＣデバイスを示す上方斜視図である。
【図６】本発明の更に別の実施形態に基づくＩＣデバイスの斜視図である。
【図７Ａ】マイクロコイル構造体を使用した実験装置において行われたマイクロコイル抵抗の測定を示すグラフである。
【図７Ｂ】マイクロコイル構造体を使用した実験装置において行われたマイクロコイルインダクタンスの測定を示すグラフである。
【図８】本発明の更に別の実施形態による固体グランドプレーン構造体を含む簡単なＩＣデバイスを示す斜視図である。
【図９】本発明の別の特定の実施形態によるマイクロコイル構造体及びスロット付きグランドプレーン構造体を含む簡単なＩＣデバイスを示す斜視図である。
【図１０】本発明の更に別の実施形態による一体的な「Ｉ」字型グランドプレーン構造体を含む簡単なＩＣデバイスを示す斜視図である。
【図１１】本発明の更に別の実施形態によるスロット付き「Ｉ」字型グランドプレーン構造体を含む簡単なＩＣデバイスを示す斜視図である。
【図１２】本発明の更に別の実施形態による多部分「Ｉ」字型グランドプレーン構造体を含む簡単なＩＣデバイスを示す斜視図である。
【図１３】マイクロコイル製造プロセスの始めにＩＣ基板を示す上面図である。
【図１４Ａ】製造プロセスの初期段階中における図１３の線１４−１４に沿った側面断面図である。
【図１４Ｂ】製造プロセスの初期段階中における図１３の線１４−１４に沿った側面断面図である。
【図１４Ｃ】製造プロセスの初期段階中における図１３の線１４−１４に沿った側面断面図である。
【図１４Ｄ】製造プロセスの初期段階中における図１３の線１４−１４に沿った側面断面図である。
【図１５Ａ】製造プロセスの初期段階中における図１３の線１５−１５に沿った側面断面図である。
【図１５Ｂ】製造プロセスの初期段階中における図１３の線１５−１５に沿った側面断面図である。
【図１５Ｃ】製造プロセスの初期段階中における図１３の線１５−１５に沿った側面断面図である。
【図１５Ｄ】製造プロセスの初期段階中における図１３の線１５−１５に沿った側面断面図である。
【図１６】製造プロセスに使用されるスプリングマスクを示す平面図である。
【図１７Ａ】図１６の線１７−１７に沿った側面断面図で、スプリングメタルのエッチング段階を示す図である。
【図１７Ｂ】図１６の線１７−１７に沿った側面断面図で、スプリングメタルのエッチング段階を示す図である。
【図１８Ａ】図１６の線１８−１８に沿った側面断面図で、スプリングメタルのエッチング段階を示す図である。
【図１８Ｂ】図１６の線１８−１８に沿った側面断面図で、スプリングメタルのエッチング段階を示す図である。
【図１９Ａ】製造プロセスに使用される剥離／メッキマスクを示す平面図である。
【図１９Ｂ】製造プロセスに使用される剥離／メッキマスクを示す部分斜視図である。
【図２０Ａ】スプリングメタル剥離段階中における図１９（Ａ）の線２０−２０に沿った側面断面図である。
【図２０Ｂ】スプリングメタル剥離段階中における図１９（Ａ）の線２０−２０に沿った側面断面図である。
【図２１Ａ】スプリングメタル剥離段階中における図１９（Ａ）の線２１−２１に沿った側面断面図である。
【図２１Ｂ】スプリングメタル剥離段階中における図１９（Ａ）の線２１−２１に沿った側面断面図である。
【図２１Ｃ】スプリングメタル剥離段階中における図１９（Ａ）の線２１−２１に沿った側面断面図である。
【図２１Ｄ】スプリングメタル剥離段階中における図１９（Ａ）の線２１−２１に沿った側面断面図である。
【図２１Ｅ】スプリングメタル剥離段階中における図１９（Ａ）の線２１−２１に沿った側面断面図である。
【図２２】従来の平面内コイル構造体を含むＩＣデバイスを示す斜視図である。
【図２３】従来の平面内コイル構造体により発生される磁界を示す斜視図である。
【符号の説明】
１００：　集積回路（ＩＣ）デバイス
１０１：　半導体基板
１１０：　集積回路（ＩＣ）
１１０Ａ：　下部デバイス領域
１１０Ｂ：　上部金属化層
１１７：　メタルワイヤ
１２０：　誘電体層
１２１：　上部不活性化（絶縁）層
１２２：　誘電体フィルム
１３０−１：　マイクロコイル構造体
１３２：　ベースパッド
１３５：　ループ構造体
１５０　グランドプレーン構造体
１６０：　剥離材料パッド
【図１】
2004056133.tif 000007
【図２】
2004056133.tif 000008
【図３】
2004056133.tif 000009
【図４】
2004056133.tif 000010
【図５】
2004056133.tif 000011
【図６】
2004056133.tif 000012
【図７Ａ】
2004056133.tif 000013
【図７Ｂ】
2004056133.tif 000014
【図８】
2004056133.tif 000015
【図９】
2004056133.tif 000016
【図１０】
2004056133.tif 000017
【図１１】
2004056133.tif 000018
【図１２】
2004056133.tif 000019
【図１３】
2004056133.tif 000020
【図１４Ａ】
2004056133.tif 000021
【図１４Ｂ】
2004056133.tif 000022
【図１４Ｃ】
2004056133.tif 000023
【図１４Ｄ】
2004056133.tif 000024
【図１５Ａ】
2004056133.tif 000025
【図１５Ｂ】
2004056133.tif 000026
【図１５Ｃ】
2004056133.tif 000027
【図１５Ｄ】
2004056133.tif 000028
【図１６】
2004056133.tif 000029
【図１７Ａ】
2004056133.tif 000030
【図１７Ｂ】
2004056133.tif 000031
【図１８Ａ】
2004056133.tif 000032
【図１８Ｂ】
2004056133.tif 000033
【図１９Ａ】
2004056133.tif 000034
【図１９Ｂ】
2004056133.tif 000035
【図２０Ａ】
2004056133.tif 000036
【図２０Ｂ】
2004056133.tif 000037
【図２１Ａ】
2004056133.tif 000038
【図２１Ｂ】
2004056133.tif 000039
【図２１Ｃ】
2004056133.tif 000040
【図２１Ｄ】
2004056133.tif 000041
【図２１Ｅ】
2004056133.tif 000042
【図２２】
2004056133.tif 000043
【図２３】
2004056133.tif 000044