(57)【要約】【課題】ＣＰＵを介さずとも、電源が投入されると汎用ＬＳＩに初期値を自動的に書きこむことができる制御用ＬＳＩを得る。【解決手段】外部の汎用ＬＳＩに初期値として設定する必要のあるレジスタが３つであるとする。ステートマシン制御手順により、制御用ＬＳＩ内の自動初期値設定用レジスタ３から汎用ＬＳＩへの初期設定値の出力を制御する。制御用ＬＳＩが電源ＯＮすると、内部カウンタ２が０となり、上記レジスタ３のアドレス（０００）に保存されているアドレスとデータがステート１として出力される。このデータが汎用ＬＳＩ（図示せず）に書き込まれると、その送信完了フラグにより内部カウンタ２がカウントアップされ、ステート２に進む。ステート３まではステート１で出力したアドレスから１ずつインクリメントした初期値設定レジスタアドレスのデータを出力し、３回出力してステート４まで行くとＥＮＤとなり、汎用ＬＳＩへの初期値の設定が終了する。【選択図】　　　　図１
2004112241.tif 000002
【特許請求の範囲】
【請求項１】
汎用ＬＳＩの１つ以上の初期設定値を保存する第１のレジスタと、
前記第１のレジスタに保存された前記初期設定値の数をカウントするカウンタを用いてステートマシン制御を行うことにより、前記第１のレジスタから前記初期設定値を前記汎用ＬＳＩに出力させる制御を行う制御手段とを設けたことを特徴とするＬＳＩ。
【請求項２】
システムクロックから分周クロックを生成する分周手段と、外部から前記初期設定値を読み込む第２のレジスタとを設け、前記第１のレジスタは前記生成された分周クロックに基づいて出力を行うことを特徴とする請求項１記載のＬＳＩ。
【請求項３】
前記第１のレジスタは、複数の前記汎用ＬＳＩに対してそれぞれ１つ以上の前記初期設定値を保存すると共に、前記汎用ＬＳＩの１つを選択する選択手段を設けたことを特徴とする請求項１又は２記載のＬＳＩ。
【請求項４】
前記汎用ＬＳＩに前記初期設定値を出力するかしないかを切り換える切り換え手段を設けたことを特徴とする請求項１、２又は３記載のＬＳＩ。
【請求項５】
前記レジスタに保存された１つ以上の前記初期設定値の１つを選択するため、及びこの選択を行うか否かを切り換えるための複数の端子を設け、この複数の端子に選択的に入力された信号の論理により前記選択と切り換え行うことを特徴とする請求項１から４のいずれか１項に記載のＬＳＩ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ制御スキャナ、デジタルＰＰＣ、デジタルＦＡＸ等で用いられ制御用ＬＳＩ等のＬＳＩに関する。
【０００２】
【従来の技術】
ＬＳＩ内部に外部からデータを書き込む記録器（以後これをレジスタと呼ぶ）を持つ汎用ＬＳＩでは、初期設定時に前記レジスタにデータを書き込み、ＬＳＩを動作させることがある。これにより、通常は汎用ＬＳＩ内部で固定される設定値を、レジスタを設けることで外部から設定することが可能となる。
このような構造にしておけば、システムの変更により設定値が変更となっても、レジスタの設定値を外部から変更することで対応することができる。
【０００３】
レジスタへのデータの外部からの設定方法としては、前述の汎用ＬＳＩは、シリアル又はパラレルのインタフェイスを有し、外部からデータの書き込みを行うのが一般的である。この方式は、周辺デバイスの制御機能を持つＬＳＩ（以後これを制御用ＬＳＩと呼ぶ）を用い、ＣＰＵがこの制御用ＬＳＩ内のレジスタに汎用ＬＳＩの初期設定値を書き込んだ後、この初期設定値を汎用ＬＳＩのレジスタに書き込むようにした汎用ＬＳＩ制御システムで使用される場合がある。
【０００４】
図１４に汎用ＬＳＩ制御システムの構成を示す。
図において、ＣＰＵはシリアル又はパラレルのインタフェイスにより制御用ＬＳＩのレジスタに、汎用ＬＳＩのレジスタ１に書き込むための初期設定値を書き込む。制御用ＬＳＩはレジスタ１に書き込まれた初期設定値をパラレル／シリアル変換し、シリアルインタフェイスを介して、又はパラレルデータとしてパラレルインタフェイスを介して汎用ＬＳＩのレジスタに書き込む。
【０００５】
これらの動作は、ＣＰＵ、制御用ＬＳＩ及び汎用ＬＳＩの各電源を入れた後、ＣＰＵからのソフト制御により初期設定値が設定されることになるので、ＣＰＵが初期設定値を送信していない段階では、制御用ＬＳＩ、汎用ＬＳＩの各レジスタにはＬＳＩそのものが持つ固有の初期値が設定されており、各ＬＳＩは、その設定値に従った動作を行っている。
【０００６】
図１５に上記のようなシステムの一例を示す（例えば、特許文献１参照）。
図１５において、システムクロックを取り込むシフトレジスタ１６の偶数段の出力と奇数段の出力とが、オア回路２３、２４を介してフリップフロップ２１をセット又はリセットする。カウンタ２２はフリップフロップ２１の出力に対して逆位相の信号を入力する。外部から入力されたＷＲ信号とフリップフロップ２１の出力とが自動読み込み設定信号の状態に応じて選択的にＬＳＩ内のレジスタ２５に読み込まれる。
【０００７】
【特許文献１】
特開平５−１４３７５２号公報
【０００８】
【発明が解決しようとする課題】
しかし、前述のように汎用ＬＳＩの初期設定値の書き込みにＣＰＵを介したシリアル又はパラレルのインタフェイスを用いる場合、ＣＰＵの制御ソフトを介在する必要が生まれ、ＣＰＵの無いシステムでは汎用ＬＳＩに初期値を設定することができない。また、汎用ＬＳＩがアナログ機能を有するＬＳＩの場合には、アナログ出力が安定するまでの時間を確保する必要がある場合があるという問題があった。
また、ＣＰＵが初期値を設定する前に汎用ＬＳＩの電源が入るシステムの場合には、汎用ＬＳＩから狙いの値と異なるアナログ信号が出力されることでシステムに不具合を与える可能性があるという問題があった。
【０００９】
本発明は上記の問題を解決するためのもので、ＣＰＵを介さずとも、任意の汎用デバイスに対応した初期値を設定することができる制御用ＬＳＩを提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明による制御用ＬＳＩは、汎用ＬＳＩの１つ以上の初期設定値を保存する第１のレジスタと、第１のレジスタに保存された初期設定値の数をカウントするカウンタを用いてステートマシン制御を行うことにより、第１のレジスタから初期設定値を前記汎用ＬＳＩに出力させる制御を行う制御手段とを設けたものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面と共に説明する。
図１は第１の実施の形態を示すもので、ＣＰＵを介さずとも、電源が投入されると汎用ＬＳＩに初期値を自動的に書きこむ制御用ＬＳＩにおける自動初期設定値出力部を示すブロック図である。尚、本実施の形態は請求項１、２に対応する。
図１において、本制御用ＬＳＩは、内部カウンタ２を有するパワーＯＮイニシャル検出回路１と自動初期値設定用レジスタ３を備えている。
【００１２】
自動初期値設定用レジスタ３は、制御用ＬＳＩのターゲットとなる汎用ＬＳＩ（図示せず）の初期設定値を保存している。パワーＯＮイニシャル検出回路１には、システムクロックＳＹＳＣＬＫ、リセット信号ＲＳＴが入力されると共に、図示の所定の各信号が出力される。
【００１３】
図２は自動初期値設定用レジスタ３の構成を示す図である。
汎用ＬＳＩに初期値として設定する必要のあるレジスタが３つあるとすると、図示のように（０００）から（０１０）にターゲットとなる汎用ＬＳＩの初期設定値（アドレス＋データ）が保存されている。
【００１４】
図３は制御用ＬＳＩ内で自動初期値設定用レジスタ３から、初期設定値の出力制御をするステートマシン制御手順を示すフローチャートである。
制御用ＬＳＩの電源がＯＮになると、内部カウンタの初期値が０となり、自動初期値設定用レジスタのアドレス（０００）に保存されているアドレスとデータがステート１として出力される。このデータが汎用ＬＳＩに書き込まれると、送信完了フラグ信号ＩＮＩ＿ＷＲ＿Ｆｌｇにより内部カウンタ２がカウントアップされ、ステート２に進む。ステート３まではステート１で出力したアドレスから１ずつインクリメントした初期値設定レジスタアドレスのデータを出力し、３回出力してステート４まで行くとＥＮＤとなり、汎用ＬＳＩへの初期値の設定が終了する。
【００１５】
図４は第２の実施の形態を示すもので、ＣＰＵを介さずとも、電源が投入されると汎用ＬＳＩに初期値を自動的に書きこむ制御用ＬＳＩにおける自動初期設定値出力部のブロック図であり、図１と対応する部分には同一符号を付して重複する説明は省略する。尚、本実施の形態は請求項３、４、５と対応する。
【００１６】
本実施の形態は図示のように、初期値選択用端子Ａ、Ｂと汎用ＬＳＩに初期値を設定するかしないかを選択するＯＮ／ＯＦＦ端子５を有するコンフィグレーションレジスタ４を設け、このコンフィグレーションレジスタ４をパワーＯＮイニシャル検出回路１に接続したものである。
【００１７】
上記構成によれば、複数の汎用ＬＳＩの初期値選択や、初期値の設定をしないことをも選択することができる。
自動初期値設定用レジスタ３は、制御用ＬＳＩのターゲットとなる複数の汎用ＬＳＩの初期設定値を保存している。どの汎用ＬＳＩの初期値を出力するのかの選択は、コンフィグレーションレジスタ４の初期値選択用端子Ａ、Ｂで行う。
【００１８】
ターゲットとなる汎用ＬＳＩがＬＳＩ１とＬＳＩ２の２種類、汎用ＬＳＩに初期値として設定する必要のあるレジスタが３つであるとする。図５はその場合の自動初期値設定用レジスタ３の構成を示す図である。
図示のように（０００）から（０１０）にＬＳＩ１の初期設定値（アドレス＋データ）、（０１１）から（１１０）にＬＳＩ２の初期設定値（アドレス＋データ）が保存されている。
【００１９】
図６は制御用ＬＳＩ内で自動初期値設定用レジスタ３から、ＬＳＩ２の初期設定値を出力するステートマシン制御手順を示すフローチャートである。
端子論理に対応する初期アドレスとして、コンフィグレーションレジスタ４の初期値設定用端子Ａ、Ｂが［端子Ａ：０、端子Ｂ：０］に選択されていると、ＬＳＩ１の初期値が選択されて出力され、自動初期値設定用レジスタ３のアドレス（０００）に保存されているアドレスとデータがステート１として出力される。また、上記Ａ、Ｂが［端子Ａ：０、端子Ｂ：１］に選択されていると、ＬＳＩ２の初期値が選択されて出力され、自動初期値設定用レジスタ３のアドレス（０１１）に保存されているアドレスとデータがステート１として出力される。
例えば、コンフィグレーションレジスタ４の初期値設定用端子Ａ、Ｂが［端子Ａ：０、端子Ｂ：１］に選択されていると、ＬＳＩ２の初期値が選択されて出力され、自動初期値設定用レジスタ３のアドレス（０１１）に保存されているアドレスとデータがステート１として出力される。このデータが汎用ＬＳＩ２に書き込まれると、送信完了フラグ信号ＩＮＩ＿ＷＲ＿Ｆｌｇにより内部カウンタ２がカウントアップされ、ステート２に進む。ステート３まではステート１で出力したアドレスから１つずつインクリメントしたアドレスのデータを出力し、３回出力してステート４まで行くとＥＮＤとなり、汎用ＬＳＩ２への初期値の設定が終了する。
【００２０】
上記の説明において、例として汎用ＬＳＩに書きこむＩ／Ｆ形式がシリアルＩ／Ｆの場合の各信号のタイミングを図７に示す。図において、ＳＤＣＬＫは汎用ＬＳＩへのデータ書きこみクロックであり、ＤＩＮは汎用ＬＳＩへの書きこみデータであり、ＸＳＥＮは汎用ＬＳＩのチップ選択信号である。
【００２１】
次に、汎用ＬＳＩの初期値を自動初期値設定用レジスタ３から出力する場合と、ＣＰＵから出力する場合の、汎用ＬＳＩへの初期設定値書き込み動作について説明する。
（１）汎用ＬＳＩの初期値を自動初期値設定用レジスタ３から出力する場合。
（１−１）初期値選択用端子Ａ、Ｂにより、ターゲットとなる汎用ＬＳＩの初期値が決まる。
【００２２】
図４の初期設定値出力部のブロック図において、ＲＳＴは制御ＬＳＩ外部のリセットＩＣからのリセット信号であり、ＳＹＳＣＬＫはシステムクロックであり、ＬＭ＿ＩＮＩ＿ＤＡＴ［１４：０］は自動初期値設定用レジスタ出力であり、ＩＮＩ＿ＷＲは自動初期値設定時のＷｒｉｔｅ信号であり、ＩＮＩ＿ＣＳは自動初期値設定時のチップセレクト信号であり、ＬＭ＿ＩＮＩは自動初期値設定期間信号（設定期間中Ｈｉｇｈ）であり、ＩＮＩ＿ＷＲ＿Ｆｌｇは初期値送信完了フラグ信号である。
【００２３】
（１−２）電源ＯＮで、パワーＯＮイニシャル検出回路１に信号ＲＳＴ、ＳＹＳＣＬＫが入力されると、パワーＯＮイニシャル検出回路１はステート１となり、（１−１）で決まる端子論理に対応して内部カウンタ２の初期値が決まる。内部カウンタ２の出力値は自動初期値設定用レジスタ３に接続されており、カウンタ出力によりデコードされたレジスタデータをＬＭ＿ＩＮＩ＿ＤＡＴ［１４：０］として出力する。
（１−３）パワーＯＮイニシャル検出回路１は、ＳＹＳＣＬＫからＩＮＩ＿ＷＲ、ＩＮＩ＿ＣＳ、ＬＭ＿ＩＮＩを生成する。
【００２４】
（１−４）　ＩＮＩ＿ＷＲ、ＩＮＩ＿ＣＳはＳＹＳＣＬＫと共に図８のタイミング生成部６に入力される。タイミング生成部６では入力信号から、ＳＤＣＬＫ、ＸＳＥＮ、ＩＮＩ＿ＷＲ＿Ｆｌｇ、ＷＲ＿ＳＥＬを生成する。ここで、ＳＤＣＬＫは汎用ＬＳＩへのデータ書き込み及びシフトレジスタのシフトクロックであり、ＣＳは汎用ＬＳＩの初期値をＣＰＵから出力する場合のチップセレクト信号であり、ＷＲは汎用ＬＳＩの初期値をＣＰＵから出力する場合のＷｒｉｔｅ信号であり、ＩＮＩ＿ＷＲ＿Ｆｌｇは初期値送信完了フラグ信号であり、ＸＳＥＮは汎用ＬＳＩのチップセレクトである。
【００２５】
ＷＲ＿ＳＥＬは図９のＲｅａｄ／Ｗｒｉｔｅ判定部７において、セレクタＢはＬｏｗ期間でＲｅａｄ／Ｗｒｉｔｅをセレクトし、次のＬｏｗレベル入力までセレクトしたＲｅａｄ／Ｗｒｉｔｅ信号をＬＭ＿ＤＡＴ［１４］としてフリップフロップＦＦから出力するものである。
【００２６】
タイミング生成部６のタイミングチャートを図１０に示す。
図１０は汎用ＬＳＩの初期値設定にＣＰＵを使用していないため、ＣＳ、ＷＲは常にＬｏｗレベルである。ＬＤはＩＮＩ＿ＣＳが立下ってから、次のＳＹＳＣＬＫの↑で立ち上がり、図１１のパラレル／シリアル変換部８のシフトレジスタ９へ出力される。ＳＤＣＬＫはＸＳＥＮと、ＳＹＳＣＬＫをタイミング生成部６内で２分周したクロックから生成され、制御用ＬＳＩのパラレル／シリアル変換部８と、汎用ＬＳＩのシリアルデータ入力レジスタに出力される。本実施の形態ではＳＹＳＣＬＫの２分周としたが、それ以外の分周クロックとすることも可能である。
【００２７】
また、ＩＮＩ＿ＷＲ＿ＦｌｇはＸＳＥＮが立ち上がってから、次のＳＹＳＣＬＫの↑で立ち上がり、ＬＭ＿ＩＮＩとＡＮＤがとられて初期設定値出力部の内部カウンタ２に出力される。初期設定動作以外では、ＬＭ＿ＩＮＩが“Ｌ”となることから、内部カウンタ２はカウントアップしない。
【００２８】
（１−５）次に、出力された初期値を汎用ＬＳＩに書きこむシリアル／パラレル変換部８について図１０、図１１を参照して説明する。
図１０、図１１において、ＬＤはセレクタ出力をシフトレジスタ９の内部レジスタにロードする信号であり、ＳＤＯＵＴは汎用ＬＳＩ設定シリアルデータである。
【００２９】
（１−６）自動初期値設定用レジスタ３から出力されたデータＬＭ＿ＩＮＩ＿ＤＡＴ［１４：０］は、セレクタＡに入力される。
（１−７）セレクタＡの出力はシフトレジスタ９のデータ入力端子に接続されている。タイミング生成部６でＩＮＩ＿ＷＲとＩＮＩ＿ＣＳから生成されたＬＤ信号がシフトレジスタ９に入力されると、ＬＭ＿ＩＮＩが“Ｈ”となっていることから、ＬＭ＿ＩＮＩ＿ＤＡＴ［１４：０］が選択され、汎用ＬＳＩの初期値のデータがシフトレジスタ９にロードされる。
【００３０】
（１−８）シフトレジスタ９にタイミング生成部６でＸＳＥＮとＳＹＳＣＬＫから生成されたＳＤＣＬＫによって、シフトされた汎用ＬＳＩの初期値がシリアル信号ＳＤＯＵＴとして汎用ＬＳＩのレジスタに書き込まれる。
（１−９）図１０のタイミングで、送信完了フラグ信号ＩＮＩ＿ＷＲ＿Ｆｌｇがタイミング生成部６から出力される。
【００３１】
（１−１０）ＩＮＩ＿ＷＲ＿Ｆｌｇは図４のように、ＬＭ＿ＩＮＩとＡＮＤがとられている。ＬＭ＿ＩＮＩは自動初期設定期間にＨとなる信号で、Ｈ以外はＬとなるので自動初期設定以外は内部カウンタ２がカウントアップしない。よって、ここではＬＭ＿ＩＮＩが“Ｈ”であるのでＩＮＩ＿ＷＲ＿Ｆｌｇの立ち上がりで、パワーＯＮイニシャル検出回路１の内部カウンタ２が１進んで、パワーＯＮイニシャル検出回路１のステートが１進むため、自動初期値設定用レジスタ３からカウンタデコードで選択されたデータが出力される。
【００３２】
（１−１１）以下、（１−２）から（１−１０）の動作が汎用レジスタの初期値設定の必要な数分だけ繰り返され、全ての初期設定が終わると、次のステートでＥＮＤとなり初期値設定が完了する。
【００３３】
（２）汎用ＬＳＩの初期値をＣＰＵから出力する場合。
（２−１）初期値設定ＯＮ／ＯＦＦ用端子５をＬに固定しておくことにより、自動初期値設定を行わずに、汎用ＬＳＩの初期値をＣＰＵから出力することが可能となる。
【００３４】
（２−２）図１２は制御用ＬＳＩのＣＰＵインタフェイス３０を示す。ＣＰＵから、ＣＰＵインタフェイス３０を介して、ＬＭ＿ＤＡＴ［１３：０］、ＷＲ、ＣＳが制御用ＬＳＩに入力される。
図１２において、ＬＭ＿ＤＡＴ［１３：０］は初期設定値データであり、ＣＳは汎用ＬＳＩの初期値をＣＰＵから出力する場合のチップセレクト信号であり、ＷＲは汎用ＬＳＩの初期値をＣＰＵから出力する場合のＷｒｉｔｅ信号である。
【００３５】
（２−３）ＷＲ、ＣＳはＳＹＳＣＬＫと共に図８のタイミング生成部６に入力される。タイミング生成部６では入力されたクロックから、ＳＤＣＬＫ、ＸＳＥＮ、ＩＮＩ＿ＷＲ＿Ｆｌｇ、ＷＲ＿ＳＥＬを生成する。
【００３６】
タイミング生成部６のタイミングチャートを図１３に示す。
図１３は汎用ＬＳＩの自動初期値設定用レジスタを使用していない場合のタイミングであり、ＩＮＩ＿ＣＳ、ＩＮＩ＿ＷＲは常にＬｏｗレベルである。ＬＤはＣＳが立下ってから、次のＳＹＳＣＬＫの↑で立ち上がり、図１１のパラレル／シリアル変換部８へ出力される。ＳＤＣＬＫはＸＳＥＮと、ＳＹＳＣＬＫをタイミング生成部６内で２分周したクロックから生成され、制御用ＬＳＩのパラレル／シリアル変換部８と、汎用ＬＳＩのシリアルデータ入力レジスタに出力される。
【００３７】
本実施の形態ではＳＹＳＣＬＫの２分周としたが、それ以外の分周クロックとすることも可能である。また、ＩＮＩ＿ＷＲ＿ＦｌｇはＸＳＥＮが立ち上がってから、次のＳＹＳＣＬＫの↑で立ち上がり、ＬＭ＿ＩＮＩとＡＮＤがとられて初期設定値出力部の内部カウンタ２に出力される。初期設定動作以外では、ＬＭ＿ＩＮＩが“Ｌ”となることから、内部カウンタ２はカウントアップしない。
【００３８】
（２−４）図９はＲｅａｄ／Ｗｒｉｔｅ判定部７のブロック図とタイミングを示す。ＬＭ＿ＤＡＴ［１４］は図７のように１ならばＲｅａｄ、０ならばＷｒｉｔｅと汎用ＬＳＩの動作を制御するデータである。
まず、セレクタＢにおいてＷＲ＿ＳＥＬがＬ期間にはセレクタＢのＬの端子に入力されている信号ＷＲが選択され、ＷＲ信号が“Ｈ”であればＳＹＳＣＬＫによりＦＦからは“Ｈ”が出力される。するとＬＭ＿ＤＡＴ［１４］は１となる。ＷＲ＿ＳＥＬが“Ｈ”となると、セレクタＢはＦＦの出力を入力として選択し、ＦＦの出力をＦＦの入力にフィードバックする。上記によりＬＭ＿ＤＡＴ［１４］は１に固定されＬＭ＿ＤＡＴ［１４］がシリアル／パラレル変換部８に出力される。
【００３９】
（２−５）次に、出力された初期値を汎用ＬＳＩに書きこむシリアル／パラレル変換部８について図１１、図１３を参照して説明する。
（２−６）ＣＰＵから送信されたデータＬＭ＿ＤＡＴ［１３：０］およびＲｅａｄ／Ｗｒｉｔｅ判定部７の出力ＬＭ＿ＤＡＴ［１４］が、データＬＭ＿ＤＡＴ［１４：０］として、セレクタＡに入力される。
【００４０】
（２−７）セレクタＡの出力はシフトレジスタ９のデータ入力端子に接続されている。タイミング生成部でＷＲとＣＳから生成されたＬＤ信号がシフトレジスタに入力されると、ＬＭ＿ＩＮＩが“Ｈ”となっていることから、ＬＭ＿ＤＡＴ［１４：０］が選択され汎用ＬＳＩの初期値データがシフトレジスタ９にロードされる。
【００４１】
（２−８）シフトレジスタ９にタイミング生成部６でＸＳＥＮとＳＹＳＣＬＫから生成されたＳＤＣＬＫによって、シフトされた汎用ＬＳＩの初期値がシリアル信号ＳＤＯＵＴとして汎用ＬＳＩのレジスタに書きこまれ、汎用ＬＳＩの初期値設定が終了する。
【００４２】
以上、説明したように、本実施の形態による制御用ＬＳＩは、汎用ＬＳＩの初期値を選択するための端子と、汎用ＬＳＩに初期値を設定するかしないかのＯＮ／ＯＦＦ用端子と、複数の汎用ＬＳＩの初期値を記録している自動初期値設定用のレジスタと、前記自動初期値設定用のレジスタから初期値を汎用ＬＳＩに対応したシリアル又はパラレルのＩ／Ｆ形式で出力して汎用ＬＳＩに書きこむ機能を備え、電源が投入されると汎用ＬＳＩのレジスタに初期設定値を自動的に書きこむようにしたものである。これによって、内部のレジスタの書き込みにバス方式をとったＬＳＩを、ＣＰＵを有しないシステムでも使用可能とするための初期設定データ自動読み込み回路を実現することができる。
【００４３】
【発明の効果】
請求項１、２の発明によれば、ソフトを介在せずに、電源ＯＮ直後に自動的に任意の汎用ＬＳＩの初期値を設定できるので、汎用ＬＳＩから狙いの値と異なるアナログ信号が出力されることでシステムに不具合を与えることを防ぐことができる。また、ＣＰＵを持たないシステムでもＬＳＩを使用できるため、小型化を図ることができる。
【００４４】
請求項３、５の発明によれば、１つの制御ＬＳＩで複数のＬＳＩ用の初期設定値を選択できるので、本発明の制御用ＬＳＩ自体に汎用性を持たせることができる。
【００４５】
請求項４の発明によれば、本発明の制御用ＬＳＩがもつ汎用ＬＳＩの初期値を設定しないこともできるので、ＣＰＵを持ったシステムで、ソフトを介在させて初期値を設定したり、汎用ＬＳＩ固有の初期設定値を使用するなど様々な使用状況に対応することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による制御用ＬＳＩの初期設定値出力部を示すブロック図である。
【図２】自動初期値設定用レジスタを示す構成図である。
【図３】ステートマシン制御手順を示すフローチャートである。
【図４】本発明の第２の実施の形態による制御用ＬＳＩの初期設定値出力部を示すブロック図である。
【図５】自動初期値設定用レジスタを示す構成図である。
【図６】ステートマシン制御手順を示すフローチャートである。
【図７】汎用ＬＳＩの書き込み形式がシリアルＩ／Ｆの場合の各信号を示すタイミングチャートである。
【図８】タイミング生成部のブロック図である。
【図９】Ｒｅａｄ／Ｗｒｉｔｅ判定部のブロック図とタイミングを示す図である。
【図１０】タイミング生成部の動作を示すタイミングチャートである。
【図１１】パラレル／シリアル変換部のブロック図である。
【図１２】ＣＰＵインタフェースのブロック図である。
【図１３】タイミング生成部の動作を示すタイミングチャートである。
【図１４】従来の初期設定値出力部のブロック図である。
【図１５】従来の汎用ＬＳＩ制御システムの例を示すブロック図である。
【符号の説明】
１　パワーＯＮイニシャル検出回路
２　内部カウンタ
３　自動初期値設定用レジスタ
４　コンフィグレーションレジスタ
５　初期値設定ＯＮ／ＯＦＦ用端子
６　タイミング生成部
７　Ｒｅａｄ／Ｗｒｉｔｅ判定部
８　パラレル／シリアル変換部
９　シフトレジスタ
３０　ＣＰＵインターフェース
ＳＹＳＣＬＫ　システムクロック
ＬＭ＿ＩＮＩ＿ＤＡＴ［１４：０］　　自動初期値設定用レジスタ出力
ＬＭ＿ＤＡＴ［１３：０］　　初期設定値データ
Ａ、Ｂ　初期値設定用端子
【図１】
2004112241.tif 000003
【図２】
2004112241.tif 000004
【図３】
2004112241.tif 000005
【図４】
2004112241.tif 000006
【図５】
2004112241.tif 000007
【図６】
2004112241.tif 000008
【図７】
2004112241.tif 000009
【図８】
2004112241.tif 000010
【図９】
2004112241.tif 000011
【図１０】
2004112241.tif 000012
【図１１】
2004112241.tif 000013
【図１２】
2004112241.tif 000014
【図１３】
2004112241.tif 000015
【図１４】
2004112241.tif 000016
【図１５】
2004112241.tif 000017