(57)【要約】【課題】実装基板上における占有面積を小さくすることが可能な半導体装置及びその製造方法と、この半導体装置の実装方法及び実装構造とを提供する。【解決手段】半導体装置１００は、上下２枚の切り出された半導体ウェハ５と、これら２枚の半導体ウェハ５に挟まれて形成されている樹脂封止層２８と、この樹脂封止層２８の外縁部に形成され、外部に露出している導電性ポスト３０とを有する。【選択図】        図１１
2004200238.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体ウェハの一方の面に第１の再配線を形成する工程と、
前記第１の再配線上であり、且つ、前記第１の半導体ウェハの切断領域上に導電性ポストを形成する工程と、
前記第１の半導体ウェハの前記第１の再配線が形成された面と、前記第２の半導体ウェハの一方の面とを対向させ、前記第１及び第２の半導体ウェハを積層する工程と、
前記第１の半導体ウェハと前記第２の半導体ウェハとの間に封止層を形成する工程と、
前記第１の半導体ウェハから前記第２の半導体ウェハにかけて前記導電性ポストの形成部分に沿って該導電性ポストが等分割されるように切断する工程と、
を備えることを特徴とする半導体装置製造方法。
【請求項２】
請求項１に記載の半導体装置製造方法において、
前記第２の半導体ウェハの一方の面に第２の再配線を形成する工程を備え、
前記第１及び第２の半導体ウェハを積層する工程は、前記第１の半導体ウェハの前記第１の再配線が形成された面と、前記第２の半導体ウェハの前記第２の再配線が形成された面とを対向させ、前記導電性ポストと前記第２の再配線とが電気的に接続されるように、前記第１及び第２の半導体ウェハを積層することを特徴とする半導体装置製造方法。
【請求項３】
請求項１又は２に記載の半導体装置製造方法において、
前記第１及び第２の半導体ウェハを積層する工程の後に、前記第１及び第２の半導体ウェハの他方の面を研磨する工程を備えることを特徴とする半導体装置製造方法。
【請求項４】
請求項１乃至３の何れかに記載の半導体装置製造方法により製造された複数の半導体装置を積層する工程と、
前記積層された各半導体装置の側面に形成された導電性ポストと、第３の基板とを電気的に接続する工程と、
を備えることを特徴とする半導体装置の実装方法。
【請求項５】
対向配置される第１及び第２の基板と、
前記第１の基板の前記第２の基板に対向する面に形成される第１の再配線と、
前記第１の基板と前記第２の基板の間に形成される封止層と、
前記封止層の外縁部に形成され、前記第１の再配線と電気的に接続される導電性ポストと、
を備えることを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記第２の基板の前記第１の基板に対向する面に形成される第２の再配線を備え、
前記導電性ポストは、前記第２の再配線と電気的に接続されることを特徴とする半導体装置。
【請求項７】
積層構造を有する複数の請求項５又は６に記載の半導体装置と、
前記積層された各半導体装置の側面に形成される導電性ポストに電気的に接続する第３の基板と、
を備えることを特徴とする半導体装置の実装構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、外部との電気的な接続を行うための導電性ポストが形成された半導体装置と、当該半導体装置の製造方法、当該半導体装置の実装方法、及び、当該半導体装置の実装構造に関する。
【０００２】
【従来の技術】
近年、高密度実装の要求に応えるべく、半導体チップと同等、あるいは、半導体チップよりもわずかに大きい寸法を有するチップサイズパッケージ（Chip Size Package：ＣＳＰ）等の半導体パッケージ（半導体装置）が実用化されている。このＣＳＰ等に用いられる半導体チップの製造工程では、半導体ウェハにおける半導体チップの形成領域の上面に再配線が形成され、この再配線の一部に、外部電極としての導電性ポストが形成される。更に、再配線を封止して保護する樹脂封止層が形成される。その後、半導体ウェハが半導体チップの形成領域に沿って切断されることにより、半導体チップが切り出される。
【０００３】
また、更に高密度実装を可能とする技術として、基板上に再配線、樹脂封止層及び導電性ポストが形成された２枚の半導体ウェハについて、再配線が形成された面とは反対側の面を接着させることにより、上下２枚の切り出された半導体ウェハによる積層構造を有する半導体装置が提供されている（例えば、特許文献１参照）。この半導体装置では、上下の切り出された半導体ウェハの表面に、外部電極としての導電性ポストが形成される。
【０００４】
【特許文献１】
特開２００２−２７７６８２号公報（第８頁、図１）
【０００５】
【発明が解決しようとする課題】
ところで、半導体装置の高密度実装を図るためには、実装基板上にできるだけ多くの半導体装置を実装させることが望ましい。このためには、従来以上に、実装基板上における占有面積の小さくすることが可能な構造を有する半導体装置が必要とされているところである。
【０００６】
本発明は、上記問題点を解決するものであり、その課題は、実装基板上における占有面積を小さくすることが可能な半導体装置及びその製造方法と、この半導体装置の実装方法及び実装構造とを提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため、本発明は請求項１に記載されるように、第１の半導体ウェハの一方の面に第１の再配線を形成する工程と、前記第１の再配線上であり、且つ、前記第１の半導体ウェハの切断領域上に導電性ポストを形成する工程と、前記第１の半導体ウェハの前記第１の再配線が形成された面と、前記第２の半導体ウェハの一方の面とを対向させ、前記第１及び第２の半導体ウェハを積層する工程と、前記第１の半導体ウェハと前記第２の半導体ウェハとの間に封止層を形成する工程と、前記第１の半導体ウェハから前記第２の半導体ウェハにかけて前記導電性ポストの形成部分に沿って該導電性ポストが等分割されるように切断する工程とを備えることを特徴とする半導体装置製造方法である。
【０００８】
また、本発明は請求項２に記載されるように、請求項１に記載の半導体装置製造方法において、前記第２の半導体ウェハの一方の面に第２の再配線を形成する工程を備え、前記第１及び第２の半導体ウェハを積層する工程は、前記第１の半導体ウェハの前記第１の再配線が形成された面と、前記第２の半導体ウェハの前記第２の再配線が形成された面とを対向させ、前記導電性ポストと前記第２の再配線とが電気的に接続されるように、前記第１及び第２の半導体ウェハを積層することを特徴とする。
【０００９】
また、本発明は請求項３に記載されるように、請求項１又は２に記載の半導体装置製造方法において、前記第１及び第２の半導体ウェハを積層する工程の後に、前記第１及び第２の半導体ウェハの他方の面を、研磨する工程を備えることを特徴とする。
【００１０】
また、本発明は請求項４に記載されるように、請求項１乃至３の何れかに記載の半導体装置製造方法により製造された複数の半導体装置を積層する工程と、前記積層された各半導体装置の側面に形成された導電性ポストと、第３の基板とを電気的に接続する工程とを備えることを特徴とする半導体装置の実装方法である。
【００１１】
また、本発明は請求項５に記載されるように、対向配置される第１及び第２の基板と、前記第１の基板の前記第２の基板に対向する面に形成される第１の再配線と、前記第１の基板と前記第２の基板の間に形成される封止層と、前記封止層の外縁部に形成され、前記第１の再配線と電気的に接続される導電性ポストとを備えることを特徴とする半導体装置である。
【００１２】
また、本発明は請求項６に記載されるように、請求項５に記載の半導体装置において、前記第２の基板の前記第１の基板に対向する面に形成される第２の再配線を備え、前記導電性ポストは、前記第２の再配線と電気的に接続されることを特徴とする。
【００１３】
また、本発明は請求項７に記載されるように、積層構造を有する複数の請求項５又は６に記載の半導体装置と、前記積層された各半導体装置の側面に形成される導電性ポストに電気的に接続する第３の基板とを備えることを特徴とする半導体装置の実装構造である。
【００１４】
本発明によれば、半導体装置は、一方の面が対向するように配置された２枚の基板と、これら２枚の基板の間に形成される封止層と、この封止層の外縁部に形成される導電性ポストとを備える構造を有する。このため、この半導体装置をパッケージ基板に実装する場合には、パッケージ基板に対し、垂直に屹立した状態で実装することができ、実装基板上における半導体装置の占有面積を小さくすることが可能となる。
【００１５】
また、本発明によれば、半導体装置の２枚の基板の再配線が形成されていない面を研磨することにより、半導体装置の薄型化を図ることができる。
【００１６】
【発明の実施の形態】
本発明は、２枚の半導体ウェハのそれぞれについて、一方の面に再配線を形成し、何れか一方の半導体ウェハの再配線上であり、且つ、その半導体ウェハの切断領域上に導電性ポストを形成し、２枚の半導体ウェハの再配線が形成された面同士を対向させ、導電性ポストと、当該導電性ポストが形成されていない半導体ウェハ上の再配線とを電気的に接続して積層し、これら２枚の半導体ウェハの間に封止層を形成し、導電性ポストの形成部分に沿って切断する。これにより、再配線の形成された面が対向するように配置された２枚の基板と、これら２枚の基板の間に形成される封止層と、この封止層の外縁部に形成される導電性ポストとを備える構造の半導体装置が製造される。
【００１７】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１８】
図１乃至図５、図６乃至図１０は、本実施形態に係る半導体装置の製造工程を示す図である。
【００１９】
図１に示す第１の製造工程では、シリコン等を材料とする半導体ウェハ５が、回路形成領域１０と切断領域（スクライブエリア）１２に区分される。回路形成領域１０には、図示しない電子回路が形成される。更に、回路形成領域１０の上面には、この電子回路と電気的に接続される接続電極１４が形成される。接続電極１４は、例えばアルミニウムを材料とする。一方、切断領域１２は、回路形成領域１０を取り囲むように形成されている。この切断領域１２は、例えば８μｍの幅を有する。
【００２０】
図２に示す第２の製造工程では、半導体ウェハ５の接続電極１４が形成された側の面上に、例えば化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）により、絶縁層としてのリンガラス（ＰＳＧ：PhosphoSilcate Glass）及び窒化シリコン（ＳｉＮ）層１６が形成される。このＰＳＧ及びＳｉＮ層１６の上面には、更に、絶縁層としてのポリイミド層１８が形成される。このポリイミド層１８は、十分な耐熱性を有しているため、当該ポリイミド層１８の上部の層形成において加熱処理が行われる場合に、半導体ウェハ５にダメージが生じることを防止することができる。これらＰＳＧ及びＳｉＮ層１６及びポリイミド層１８は、合わせて５〜１０μｍの膜厚を有する。
【００２１】
第２の製造工程では、更に、ポリイミド層１８の上面に、例えばスパッタリングにより、クロム等の金属層２０及び銅層２２が形成される。金属層２０は、例えば０．０３５μｍの膜厚を有する。一方、銅層２２は、例えば０．５μｍの膜厚を有する。
【００２２】
図３に示す第３の製造工程では、銅層２２の上面に、再配線形成用のパターンレジスト２４が形成される。このパターンレジスト２４には、後述する再配線２６の形状に沿ったパターン孔が形成されている。
【００２３】
図４に示す第４の製造工程では、このパターンレジスト２４のパターン孔から露出している接続電極１４及び銅層２２の上面に、再配線２６が形成される。この再配線２６は、接続電極１４と、後述する外部電極としての導電性ポスト３０とを電気的に接続し、回路形成領域１０に形成された電子回路と外部との電気的な接続を確保するものである。再配線２６は、例えば銅を材料とし、５〜１０μｍの厚さを有する。パターンレジスト２４は、再配線２６の形成後、除去される。
【００２４】
本実施形態においては、上述した第１乃至第４の製造工程は、２枚の半導体ウェハ５のそれぞれにおいて行われる。以下の第５の製造工程は、これら２枚の半導体ウェハ５の何れか一方において行われる。
【００２５】
図５に示す第５の製造工程では、切断領域１２の上部であって、且つ、再配線２６の上面に、外部電極としての導電性ポスト３０が電解めっきにより形成される。この導電性ポスト３０は、例えば、銅と、この銅の表面に被膜されるニッケルと、更に、このニッケルの表面に被膜されるパラジウムにより形成される。導電性ポスト３０は、例えば１００μｍの高さを有する。
【００２６】
図６は、第５の製造工程後の半導体ウェハ５の上面図である。同図に示すように、第５の製造工程後においては、半導体ウェハ５の上面には、回路形成領域１０の周囲に形成される切断領域１２に沿って、複数の導電性ポスト３０が形成されている。
【００２７】
図７に示す第６の製造工程では、第１乃至第５の製造工程を経て、導電性ポスト３０が形成された半導体ウェハ５（以下、「第１の半導体ウェハ５」と称する）と、第１乃至第４の製造工程のみを経て、導電性ポスト３０が形成されていない半導体ウェハ５（以下、「第２の半導体ウェハ５」と称する）とが、互いに再配線２６の形成された面が対向するように配置される。この際、第１の半導体ウェハ５の切断領域１２と、第２の半導体ウェハ５の切断領域１２とが対向するように配置される。なお、ここでは、下方に導電性ポスト３９が形成された第１の半導体ウェハ５が配置され、上方に導電性ポスト３０が形成されていない第２の半導体ウェハ５が配置されるものとする。
【００２８】
更に、第７の製造工程においては、第１の半導体ウェハ５に形成された導電性ポスト３０と、第２の半導体ウェハ５に形成された再配線２６とがはんだ等を材料とする導電性バンプ（図示せず）により電気的に接続される。
【００２９】
図８に示す第８の製造工程では、第１の半導体ウェハ５と第２の半導体ウェハ５との間に生じた空間に、再配線２６を保護するための樹脂封止層２８が形成される。この樹脂封止層２８は、例えば、フィラー（充填材）、エポキシ樹脂、硬化剤等を主成分とし、その他に少量の難燃剤、離型剤等を含む封止材を材料とする。
【００３０】
樹脂封止層２８の形成の際、積層された第１及び第２の半導体ウェハ５は、上下２つの金型によって形成される空間内に配置される。更に、この空間内にタブレット状の封止材が配置される。このタブレット状の封止材は、加熱により溶解する。この加熱処理により、上下２つの金型によって形成される空間内に封止材が充填される。あるいは、上下２つの金型によって形成される空間内に液体状の封止材を流し込むトランスファーモールド法により、当該空間内に封止材が充填される。
【００３１】
なお、上述したように、半導体ウェハ５には、耐熱性を有するポリイミド層１８が形成されている。このため、封止材を溶解させるための加熱処理において、半導体ウェハ５にダメージが生じることが防止される。そして、充填された封止材が固化することにより樹脂封止層２８が形成され、第１及び第２の半導体ウェハ５が固定される。
【００３２】
図９に示す第８の製造工程では、第１の半導体ウェハ５の再配線２６が形成されていない面と、第２の半導体ウェハ５の再配線２６が形成されていない面とが研磨され、これら第１及び第２の半導体ウェハ５の板厚が薄くなる。この際、研磨後における第１及び第２の半導体ウェハ５の板厚が同一になるように研磨される。更に、研磨中においても、常に第１及び第２の半導体ウェハ５の板厚が同一になるように、これら第１及び第２の半導体ウェハ５のそれぞれの研磨の進行速度が調整される。
【００３３】
図１０に示す第９の製造工程では、第１の半導体ウェハ５の切断領域１２から第２の半導体ウェハ５の切断領域１２にかけて、ダイサーやスライサー等により切断される。切断の際には、導電性ポスト３０の形成部分に沿って切断され、当該導電性ポスト３０は、ほぼ中央部分から２つに分割される。これにより、切断面には、２つに分割された導電性ポスト３０が露出する。
【００３４】
以上、第１乃至第９の製造工程を経て、半導体装置が製造される。図１１は、半導体装置の斜視図である。同図に示すように、半導体装置１００は、上下２枚の切り出された半導体ウェハ５と、これら２枚の半導体ウェハ５に挟まれて形成されている樹脂封止層２８と、この樹脂封止層２８の外縁部に形成され、外部に露出している導電性ポスト３０とを有する。
【００３５】
次に、上述した半導体装置１００の実装方法について説明する。図１２及び図１３は、本実施形態に係る半導体装置の実装工程を示す図である。
【００３６】
図１２に示す第１の実装工程では、複数の半導体装置１００が、切り出された半導体ウェハ５の主面を接着面として接着される。これにより、複数の半導体装置１００が積層された構造を有する半導体装置（以下、「積層構造半導体装置」と称する）が形成される。
【００３７】
図１３に示す第２の実装工程では、この積層構造半導体装置における、導電性ポスト３０が露出した何れかの面が、実装基板２００と対向する。更に、実装基板２００と対向する面に露出している導電性ポスト３０と、実装基板２００とが、はんだ等を材料とする導電性バンプ２１０により電気的に接続される。
【００３８】
上述したように、本実施形態では、第１及び第２の半導体ウェハ５のそれぞれについて、一方の面に再配線２６が形成され、第１の半導体ウェハ５の再配線２６上であり、且つ、その第１の半導体ウェハ５の切断領域１２上に導電性ポスト３０が形成される。更に、第１及び第２の半導体ウェハ５の再配線２６の形成された面同士が対向し、第１の半導体ウェハ５に形成された導電性ポスト３０と、第２の半導体ウェハ５に形成された再配線２６とが電気的に接続した上で、これら第１及び第２の半導体ウェハ５が積層される。その後、積層された第１及び第２の半導体ウェハ５の間に生じた空間に、再配線２６を保護するとともに、第１及び第２の半導体ウェハ５を固定する樹脂封止層２８が形成され、導電性ポスト３０の形成部分に沿って切断される。
【００３９】
このような製造工程により製造される半導体装置１００は、上下２枚の切り出された半導体ウェハ５の間における、樹脂封止層２８の外縁部に導電性ポスト３０が形成された構造を有する。
【００４０】
そして、この半導体装置１００の実装の際には、各半導体装置１００が実装基板２００に対し、垂直に屹立した状態で実装される。このため、実装基板２００上における半導体装置１００の占有面積を小さくすることが可能となる。
【００４１】
また、本実施形態では、第１及び第２の半導体ウェハ５が研磨されることにより、これら第１及び第２の半導体ウェハ５の板厚を薄くすることができ、半導体装置１００の薄型化を図ることができる。更に、本実施形態では、第１及び第２の半導体ウェハ５の板厚を同一にし、且つ、研磨中においても、常に第１及び第２の半導体ウェハ５の板厚が同一になるように、これら第１及び第２の半導体ウェハ５のそれぞれの研磨の進行速度が調整される。このため、上下の半導体ウェハ５の板厚が異なる場合に、これら半導体ウェハ５と樹脂封止層２８の熱膨張率の違いにより生じる反りを回避することができる。
【００４２】
なお、上述した実施形態では、図６に示すように、切断領域１２の全域に渡って導電性ポスト３０が形成されたが、半導体装置１００と外部との電気的接続が当該半導体装置１００の何れか一辺のみで行われる場合には、その一辺に沿った切断領域１２上のみに、導電性ポスト３０が形成されるようにしても良い。
【００４３】
【発明の効果】
上述の如く、本発明によれば、半導体装置を実装基板上に実装する際に、半導体装置の占有面積を小さくすることが可能となる。
【図面の簡単な説明】
【図１】半導体装置の第１の製造工程を示す図である。
【図２】半導体装置の第２の製造工程を示す図である。
【図３】半導体装置の第３の製造工程を示す図である。
【図４】半導体装置の第４の製造工程を示す図である。
【図５】半導体装置の第５の製造工程を示す図である。
【図６】第５の製造工程後の半導体ウェハの上面図である。
【図７】半導体装置の第６の製造工程を示す図である。
【図８】半導体装置の第７の製造工程を示す図である。
【図９】半導体装置の第８の製造工程を示す図である。
【図１０】半導体装置の第９の製造工程を示す図である。
【図１１】半導体装置の斜視図である。
【図１２】半導体装置の第１の実装工程を示す図である。
【図１３】半導体装置の第２の実装工程を示す図である。
【符号の説明】
５  半導体ウェハ
１０  回路形成領域
１２  切断領域
１４  接続電極
１６  ＰＳＧ及びＳｉＮ層
１８  ポリイミド層
２０  金属層
２２  銅層
２４  パターンレジスト
２６  再配線
２８  樹脂封止層
３０  導電性ポスト
１００  半導体装置
２００  実装基板
２１０  導電性バンプ
【図１】
2004200238.tif 000003
【図２】
2004200238.tif 000004
【図３】
2004200238.tif 000005
【図４】
2004200238.tif 000006
【図５】
2004200238.tif 000007
【図６】
2004200238.tif 000008
【図７】
2004200238.tif 000009
【図８】
2004200238.tif 000010
【図９】
2004200238.tif 000011
【図１０】
2004200238.tif 000012
【図１１】
2004200238.tif 000013
【図１２】
2004200238.tif 000014
【図１３】
2004200238.tif 000015