(57)【要約】【課題】初期化のための特別な工夫をする必要がなく、しかも短時間で初期化を行うことができるＬＳＩ（大規模集積回路）の初期化回路を提供する。【解決手段】初期化用クロック発生回路４は、電源投入と同時に起動され、初期化用のクロックＣＫ２を発生する。選択回路３は、電源投入時において初期化用クロック発生回路４から出力されるクロックＣＫ２を回路各部へ出力する。このクロックＣＫ２およびリセット信号ＲによってＬＳＩの各部が初期化される。また、選択回路３は、外部からの切替信号によってレジスタ１２がセットされた後は、外部クロックＣＫ１を回路各部へ出力する。【選択図】    図１
2004153642.tif 000002
【特許請求の範囲】
【請求項１】
電源投入と同時に起動され、初期化用のクロックを発生するクロック発生回路と、
電源投入時において前記クロック発生回路から出力されるクロックを回路各部へ出力し、外部から切替信号を受けた後は外部クロックを回路各部へ出力する切替手段と、
を具備することを特徴とする大規模集積回路の初期化回路。
【請求項２】
電源投入と同時に起動され、初期化用のクロックを発生すると共に、外部から切替信号を受けて外部クロックに同期した通常動作用クロックを発生するクロック発生回路と、
前記初期化用のクロックを分周する第１の分周回路と、
前記通常動作用クロックを分周する第２の分周回路と、
電源投入時において前記第１の分周回路から出力される初期化用クロックを回路各部へ出力し、外部から前記切替信号を受けた後は前記第２の分周回路から出力される通常動作用クロックを回路各部へ出力する切替手段と、
を具備することを特徴とする大規模集積回路の初期化回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電源投入時における回路初期化の能率化を図った大規模集積回路の初期化回路に関する。
【０００２】
【従来の技術】
周知のように、大規模集積回路（以下、ＬＳＩという）においては、電源投入時にレジスタ、フリップフロップ、ＳＲＡＭ（スタティック・ＲＡＭ）等の初期化が必要である。このため、ＬＳＩにおいては、電源投入時にリセット信号が入力され、このリセット信号によって、フリップフロップ等の初期化が行われる。ところで、シフトレジスタ、ＳＲＡＭ等の回路素子は、リセット信号だけでは初期化ができず、クロックが必要である。例えば、ＳＲＡＭは、クロックによってアドレスを順次変えてデータ「０」を書き込むことにより初期化が行われる。しかしながら、外部からＬＳＩへクロックを供給する場合、外部クロックの供給がリセット信号より遅れてしまう場合がしばしばある。
【０００３】
図４はこのような状態を示すタイミングチャートである。この図に示す例においては、電源が立ち上がり、リセット信号（アクティブＬ（ロー））が入力され、そのリセット信号が立ち上がった後、クロックが入力されている。このように、クロックが遅れることを考慮すると、初期化期間Ｔ１として、図に示すように、クロックが立ち上がった後の所定の時点までとる必要がある。このため、従来のＬＳＩは初期化に時間がかかり、また、初期化を考慮した周辺回路作りが必要となる欠点があった。
【０００４】
従来の初期化回路として、特許文献１のものが知られている。この文献に記載された初期化回路は、初期化時の異常電流を防止することが目的であり、ワンショットパルス発生回路を利用して内部状態を初期化している。しかし、この初期化回路は、初期化に連続したクロックを必要とする回路（例えば、シフトレジスタ）には適用することができず、また、内部アドレスカウンタを動作させてＳＲＡＭ等を初期化するということもできない。
【０００５】
【特許文献１】
特開平３−１１６７７２号公報
【０００６】
【発明が解決しようとする課題】
この発明は、このような事情を考慮してなされたもので、その目的は、初期化のための特別な工夫をする必要がなく、しかも短時間で初期化を行うことができるＬＳＩ（大規模集積回路）の初期化回路を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、電源投入と同時に起動され、初期化用のクロックを発生するクロック発生回路と、電源投入時において前記クロック発生回路から出力されるクロックを回路各部へ出力し、外部から切替信号を受けた後は外部クロックを回路各部へ出力する切替手段とを具備することを特徴とする大規模集積回路の初期化回路である。
【０００８】
また、請求項２に記載の発明は、電源投入と同時に起動され、初期化用のクロックを発生すると共に、外部から切替信号を受けて外部クロックに同期した通常動作用クロックを発生するクロック発生回路と、前記初期化用のクロックを分周する第１の分周回路と、前記通常動作用クロックを分周する第２の分周回路と、電源投入時において前記第１の分周回路から出力される初期化用クロックを回路各部へ出力し、外部から前記切替信号を受けた後は前記第２の分周回路から出力される通常動作用クロックを回路各部へ出力する切替手段とを具備することを特徴とする大規模集積回路の初期化回路である。
【０００９】
【発明の実施の形態】
以下、図面を参照し、この発明の一実施の形態について説明する。図１はＬＳＩ内部に構成されたの初期化回路の構成を示す回路図である。この図において、符号１は外部からクロックが入力される端子であり、入力されたクロックはアンプ２を介して、クロックＣＫ１として選択回路３の入力端Ｂへ供給される。４は初期化用クロック発生回路であり、シリーズ接続されたインバータ５，６と、インバータ６の出力が第１入力端へ入力されたノア回路７と、ノア回路７の出力を一定時間遅延してインバータ５の入力端へ帰還する遅延回路８とから構成されている。そして、このクロック発生回路４によって発生したクロックＣＫ２は選択回路３の入力端Ａへ入力される。選択回路３は、そのセレクト端子Ｓへ入力される信号ＳＥＬＢが”０”の時には入力端Ａ、また、信号ＳＥＬＢが”１”の時には入力端ＢのクロックをＬＳＩ内部へ出力する。
【００１０】
１０は外部から切替信号が入力される端子であり、この端子１０へ入力された切替信号はバッファ１１を介して、切替信号Ｋとしてレジスタ１２の読込端子へ供給される。１４は外部からリセット信号が入力される端子であり、この端子１４へ入力されたリセット信号はバッファ１５を介して、リセット信号Ｒとしてレジスタ１２のリセット端子へ供給されると共に、ＬＳＩの各部へ供給される。レジスタ１２はリセット信号Ｒによってリセットされ、切替信号Ｋによってセットされる１ビットのレジスタであり、その出力はノア回路７の第２入力端および選択回路３のセレクト端子Ｓへ入力される。
【００１１】
次に、上述した回路の動作を図２に示すタイミングチャートを参照して説明する。
ＬＳＩに電源が投入されると（図２（ａ）参照）、同時に、リセット信号（Ｌｏｗ）が端子１４へ入力される。リセット信号が端子１４へ入力されると、バッファ１５からリセット信号Ｒ（図２（ｂ））がレジスタ１２へ入力され、レジスタ１２がリセットされる。これにより、ノア回路７の第２入力端へ”０”（Ｌｏｗ）信号が入力され、クロック発生回路４が発振を開始し、クロックＣＫ２が選択回路３の入力端Ａへ入力される。この時、選択回路３のセレクト端子Ｓへはレジスタ１２から”０”信号（Ｌｏｗ）が入力されており、この結果、選択回路３が入力端ＡのクロックＣＫ２を出力端から出力し、ＬＳＩ各部へ供給する（図２の（ｄ）参照）。上記リセット信号ＲおよびクロックＣＫ２によってＬＳＩ各部の初期化が行われる。
【００１２】
次に、リセット信号Ｒが立ち上がり、その後の時点ｔａ（図２（ｄ））において、外部から切替信号が端子１０へ入力される。切替信号が端子１０へ入力されると、信号Ｋ（図２（ｅ））が立ち上がり、レジスタ１２がセットされ、出力が”１”となり、この”１”信号がノア回路７へ供給されると共に、信号ＳＥＬＢ（図２（ｆ））として選択回路３へ供給される。ノア回路７へ”１”信号が入力されると、クロック発生回路４の発振が停止する（図２（ｄ））。また、選択回路３へ”１”信号が入力されると、その入力端Ｂの信号が選択回路３から出力される。この状態において、端子１へ外部クロックが印加されると、アンプ２からクロックＣＫ１が出力され（図２の（ｃ））、選択回路３を介してＬＳＩ各部へ供給される。
【００１３】
このように、図１の初期化回路においては、ＬＳＩの電源が立ち上がると、リセット信号Ｒが”０”（Ｌｏｗ）の状態において内部のクロックＣＫ２が立ち上がり、ＬＳＩ各部へ供給される。そして、クロックＣＫ２は信号Ｋが立ち上がるまで回路各部へ供給される。これにより、リセット信号Ｒが”０”（Ｌｏｗ）にある間において、シフトレジスタ等の、初期化にクロックを必要とする回路の初期化も行われる。すなわち、ＬＳＩ各部の初期化が、図２に示す初期化期間・Ｔ２で行われる。
【００１４】
次に、この発明の第２の実施形態によるＬＳＩの初期化回路を図３を参照して説明する。第１の実施形態では、外部から入力されたクロックをＬＳＩ内部でも使ったが、この場合はＬＳＩ内部で外部から入力されたクロックに同期したクロックを作る場合である。なお、図３において、図１の各部と対応する部分には同一の符号を付してある。
図３において、符号２１はＰＬＬ（フェイズロックドループ）によるクロック発生回路である。このクロック発生回路２１において、２２は外部接続される抵抗２３およびコンデンサ２４の直列接続回路が接続される端子である。２５は外部から基準信号（クロック）が入力される端子であり、この端子２５に入力された外部基準信号はバッファ２６を介して位相比較器２７の第１入力端へ入力される。位相比較器２７は上述したバッファ２６の出力と、第２入力端へ入力される分周回路２８の出力とを位相比較し、それらの位相差に対応する信号を出力する。この位相比較器２７の出力はチャージポンプ回路２９へ入力される。
【００１５】
チャージポンプ回路２９は位相比較器２７の出力のレベルを制御して電圧選択回路３０の入力端Ｂへ出力する。このチャージポンプ回路２９の出力端に接続された抵抗２３およびコンデンサ２４の直列接続回路は、チャージポンプ回路２９の出力の高周波成分を除去し、このＰＬＬ回路のループフィルタとして働く。電圧選択回路３０はセレクト端子Ｓへ入力される信号ＳＥＬＢが”０”（Ｌｏｗ）の時には入力端Ａ、信号ＳＥＬＢが”１”（Ｈｉｇｈ）の時には入力端Ｂの信号を選択し、ＶＣＯ（電圧制御発振器）３１へ出力する。可変抵抗３２は一定電圧を電圧選択回路３０の入力端Ａへ出力する。ＶＣＯ３１は、電圧選択回路３０の出力に応じた周波数のクロックＣＫを発生し、ＰＬＬ用分周回路２８へ出力すると共に、通常動作クロック用分周回路３５、初期化クロック用分周回路３６へ出力する。ＰＬＬ用分周回路２８は、ＶＣＯ３１の出力を分周し、位相比較器２７の第２入力端へ出力する。
【００１６】
通常動作クロック用分周回路３５は、クロックＣＫを分周してクロックＣＫ１とし、選択回路３の入力端Ｂへ出力する。初期化クロック用分周回路３６は、クロックＣＫを分周してクロックＣＫ２とし、選択回路３の入力端Ａへ出力する。ここで、クロックＣＫ２の周波数は、クロックＣＫ１の周波数より低く設定される。選択回路３はそのセレクト端子Ｓへ入力される信号が”１”の時は入力端ＢのクロックＣＫ１を出力し、”０”の時は入力端ＡのクロックＣＫ２を出力する。
端子１０、１４、バッファ１１、１５、レジスタ１２は図１のものと同一である。
【００１７】
次に、上述した回路の動作を説明する。なお、この動作のタイミング図は図２と同じである。
ＬＳＩに電源が投入されると（図２（ａ））、ＶＣＯ３１が発振を開始する。また、電源投入と同時にリセット信号が端子１４へ入力されると（図２（ｂ））、レジスタ１２がリセットされ、電圧選択回路３０のセレクト端子Ｓおよび選択回路３のセレクト端子Ｓへ”０”（Ｌｏｗ）信号が入力される。電圧選択回路３０のセレクト端子Ｓへ”０”（Ｌｏｗ）信号が入力されると、可変抵抗３２から出力される一定電圧がＶＣＯ３１へ入力され、これにより、ＶＣＯ３１が同一定電圧に応じた周波数のクロックＣＫを出力する。このクロックＣＫは分周回路３６によって分周され、クロックＣＫ２として選択回路３へ入力される。この時点で、選択回路３のセレクト端子Ｓへは”０”（Ｌｏｗ）信号が入力されており、この結果、クロックＣＫ２（図２（ｄ））が選択回路３から出力され、ＬＳＩの各部へ供給される。このクロックＣＫ２およびバッファ１５から出力されるリセット信号Ｒによって、ＬＳＩ各部の初期化が行われる。
【００１８】
次に、リセット信号が立ち上がり、その後の時点ｔａ（図２（ｄ））において、外部基準信号が端子２５へ供給され、また、その時同時に、切替信号が端子１０へ供給される。切替信号が端子１０へ供給されると、レジスタ１２がセットされ、その出力端から”１”（Ｈｉｇｈ）信号が出力される。これにより、電圧選択回路３０がチャージポンプ回路２９の出力信号をＶＣＯ３１へ出力する。この結果、以後、ＶＣＯ３１が外部基準信号に対応する周波数のクロックＣＫを出力し、このクロックＣＫが分周回路３５によって分周されてクロックＣＫ１（図２（ｃ））として選択回路３へ入力される。この時点で、選択回路３のセレクト端子Ｓへは”１”（Ｈｉｇｈ）信号が供給されているので、上述したクロックＣＫ１が選択回路３を介してＬＳＩの各部へクロックとして供給される。
【００１９】
このように、上記第２の実施形態においても、電源投入時において、内部クロックＣＫ２が生成され、ＬＳＩ各部へ供給される。これにより、リセット信号のタイミングにおいてＬＳＩの各部をリセットすることが可能となる。
【００２０】
【発明の効果】
以上説明したように、この発明によれば、電源投入と同時に起動され、初期化用のクロックを発生するクロック発生回路と、電源投入時においてクロック発生回路から出力されるクロックを回路各部へ出力し、外部から切替信号を受けた後は外部クロックを回路各部へ出力する切替手段とを具備しているので、初期化のための特別な工夫をする必要がなく、しかも短時間で初期化を行うことができる効果が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＬＳＩの初期化回路の構成を示す回路図である。
【図２】同実施形態の動作を説明するためのタイミングチャートである。
【図３】この発明の第２の実施形態によるＬＳＩの初期化回路の構成を示す回路図である。
【図４】従来のＬＳＩの初期化動作を説明するためのタイミングチャートである。
【符号の説明】
１，１０，１４…端子、３…選択回路、４…初期化用クロック発生回路、５、６…インバータ、７…ノア回路、８…遅延回路、１２…レジスタ、２１…クロック発生回路（ＰＬＬ）、２２，２５…端子、２７…位相比較器、２８…ＰＬＬ用分周回路、２９…チャージポンプ回路、３０…電圧選択回路、３１…ＶＣＯ、３２…可変抵抗、３５…通常動作クロック用分周回路、３６…初期化クロック用分周回路。
【図１】
2004153642.tif 000003
【図２】
2004153642.tif 000004
【図３】
2004153642.tif 000005
【図４】
2004153642.tif 000006