(57)【要約】【課題】配線形成法において、配線を構成するＡｌ又はＡｌ合金層の段差被覆性を改善する。【解決手段】半導体基板１０の表面に被接続部を覆って絶縁膜１２を形成した後、絶縁膜１２に被接続部に対応した接続孔１２ａを形成する。接続孔１２ａは、外方へいくにつれて開口径が増大する形状に形成する。基板上面にＴｉ膜１４及びＴｉＯＮ膜１６を順次にスパッタ法で形成した後、Ａｌ−Ｓｉ−Ｃｕ等のＡｌ合金層１８をスパッタ法で形成する。引き続き減圧雰囲気中で基板温度３５０〜４５０℃にてアニール処理を行なうことによりＡｌ合金層１８を流動化させて接続孔１２ａを埋める。Ａｌ合金層１８の下地膜としてＴｉＯＮ膜１６を用いることでＡｌ合金層１８のリフロー性能が向上する。この後、配線パターニングを行なう。【選択図】図３
2004200717.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に被接続部を覆って絶縁膜を形成した後、該絶縁膜に該被接続部に対応した接続孔を外方にいくにつれて開口径が増大する形状に形成する工程と、
前記接続孔及び前記絶縁膜を覆ってＴｉ膜、ＴｉＯＮ膜及びＡｌ又はＡｌ合金層を順次に堆積する工程と、
前記Ａｌ又はＡｌ合金層を堆積した後、熱処理により前記Ａｌ又はＡｌ合金層を流動化させて前記接続孔を埋める工程と、
前記接続孔を埋めた後、前記Ｔｉ膜、前記ＴｉＯＮ膜及び前記Ａｌ又はＡｌ合金層の積層をパターニングして配線層を形成する工程と
を含む配線形成法。
【請求項２】
基板の表面に被接続部を覆って絶縁膜を形成した後、該絶縁膜に該被接続部に対応した接続孔を外方にいくにつれて開口径が増大する形状に形成する工程と、
前記接続孔及び前記絶縁膜を覆ってＴｉ膜、ＴｉＯＮ膜及びＡｌ合金層を順次に堆積する工程と、
前記Ａｌ合金層を堆積した後、前記基板の温度を３５０〜４５０℃の範囲内の温度とする熱処理により前記Ａｌ合金層を流動化させて前記接続孔を埋める工程と、
前記接続孔を埋めた後、前記Ｔｉ膜、前記ＴｉＯＮ膜及び前記Ａｌ合金層の積層をパターニングして配線層を形成する工程と
を含む配線形成法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＬＳＩ等の半導体装置の製造に用いるに好適な配線形成法に関し、特に配線用のＡｌ又はＡｌ合金層をリフロー処理して接続孔を埋めることにより段差被覆性を改善する場合において、Ａｌ又はＡｌ合金層の下地としてＴｉＯＮ膜を用いることによりリフロー性能の向上を図ったものである。
【背景技術】
【０００２】
従来、配線材を流動化して微小な接続孔を埋めて段差被覆性を改善する方法としては、リフロー処理が知られている（例えば、特許文献１参照）。
【０００３】
リフロー処理では、図１７に示すように、例えばＳｉからなる基板１の表面を覆う絶縁膜２に所望の接続孔２ａを形成した後、基板温度を２００℃以下にした状態で基板上面にＡｌ合金層３をスパッタ法で形成する。そして、５５０℃程度の熱処理によりＡｌ合金層３を流動化させて接続孔２ａを埋める。
【０００４】
段差被覆性を改善するための他の方法としては、高温バイアススパッタ法又は高温スパッタ法等の加熱スパッタ処理を用いるものが知られている（例えば、特許文献２又は３参照）。
【０００５】
高温バイアススパッタ法を用いる方法では、図１８に示すように、例えばＳｉからなる基板１の表面に不純物ドープ領域４を覆って絶縁膜２を形成した後、領域４の一部に対応した接続孔２ａを絶縁膜２に形成する。基板上面にＴｉ膜５、ＴｉＯＮ膜６及びＴｉ膜７を順次に形成した後、基板１をヒートブロックで５００℃程度に加熱し且つ該ヒートブロックにＲＦバイアスを印加した状態でＡｌ合金のスパッタリングを行なうことによりＡｌ合金層３を形成する。このとき、Ａｌ合金層３は、流動化して接続孔２ａを埋める形で形成される。Ｔｉ膜５は、接触抵抗を低減するための膜、ＴｉＯＮ膜６は、Ｓｉ基板１へＡｌが拡散するのを防止するためのバリア膜、Ｔｉ膜７は、Ａｌ合金層３に対する濡れ性を改善するための膜である。
【０００６】
高温スパッタ法を用いる方法では、図１８に関して上記した方法において、ＲＦバイアスなしで５００℃程度に基板１を加熱した状態でＡｌ合金のスパッタリングを行なうことによりＡｌ合金層３を形成する。この場合、Ｔｉ膜７の代りに、酸化しにくいＴｉＮ膜を用いると濡れ性が一層向上する。
【特許文献１】特開平４−６５８３１号公報
【特許文献２】特開平４−２６４７１９号公報
【特許文献３】特開平５−３６６２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記した図１７の方法によると、バリア膜を設けていないため、熱処理時にＳｉ基板１中にＡｌが拡散してＡｌスバイクを発生させ、接合リーク不良を招くことがある。
【０００８】
一方、図１８の方法によると、スパッタ中の温度条件、バイアス条件等を管理する必要がある上、スパッタ前に５，６，７の３層膜を形成する必要があるなど工程的な複雑さを免れない。
【０００９】
この発明の目的は、リフロー処理を用いて簡単に段差被覆性を改善することができる新規な配線形成法を提供することにある。
【課題を解決するための手段】
【００１０】
この発明に係る配線形成法は、
基板の表面に被接続部を覆って絶縁膜を形成した後、該絶縁膜に該被接続部に対応した接続孔を外方にいくにつれて開口径が増大する形状に形成する工程と、
前記接続孔及び前記絶縁膜を覆ってＴｉ膜、ＴｉＯＮ膜及びＡｌ又はＡｌ合金層を順次に堆積する工程と、
前記Ａｌ又はＡｌ合金層を堆積した後、熱処理により前記Ａｌ又はＡｌ合金層を流動化させて前記接続孔を埋める工程と、
前記接続孔を埋めた後、前記Ｔｉ膜、前記ＴｉＯＮ膜及び前記Ａｌ又はＡｌ合金層の積層をパターニングして配線層を形成する工程と
を含むものである。
【００１１】
この発明の方法によると、Ａｌ又はＡｌ合金層の下地膜としてＴｉＯＮ膜を用いたので、Ａｌ又はＡｌ合金層のリフロー性能が向上し、良好な埋込み性を得ることができる。先に引用した特許文献２及び３には、高温バイアススパッタ法又は高温スパッタ法を用いる場合、ＴｉＯＮ膜の表面にＴｉ膜又はＴｉＮ膜等の濡れ性のよい膜を設けると、Ａｌ合金層の埋込み性を改善できる旨述べられている。しかし、本願発明者の研究によれば、リフロー処理を用いる場合には、ＴｉＯＮ膜の表面に濡れ性の良い膜を設けない方が良好な埋込み性が得られることが判明した。
【００１２】
この発明の方法にあっては、Ａｌ合金層を用いる場合、熱処理時の基板温度を３５０〜４５０℃の範囲内に設定するのが好ましい。３５０℃は、一般的に使用される熱処理装置内で実現可能な１×１０−８［Ｔｏｒｒ］程度の圧力でリフローを行なえる下限の温度であり、これより低い温度ではリフロー困難となる。また、４５０℃より高い温度でリフローすると、パターニングした後の配線同士がＡｌ合金層からのＳｉ，Ｃｕ等の析出物により電気的に短絡する不良が生じ、歩留りが低下する。
【発明の効果】
【００１３】
この発明によれば、Ａｌ又はＡｌ合金層をリフロー処理して接続孔を埋める場合にＡｌ又はＡｌ合金層の下地膜としてＴｉＯＮ膜を用いるようにしたので、良好なリフロー性能が得られる。また、接続孔を外方にいくにつれて開口径が増大する形状に形成したので、接続孔の開口部で段差が緩和される。従って、リフロー処理を用いて簡単に段差被覆性を改善できる効果が得られる。その上、Ｔｉ膜又はＴｉＮ膜等を設けなくてよいので、工程が簡単になる利点もある。
【００１４】
その上、Ａｌ合金層をリフロー処理するときの基板温度を３５０〜４５０℃の範囲内に設定すると、Ｓｉ，Ｃｕ等の析出物による配線間短絡を防止することができ、配線形成歩留りが向上する効果もある。
【発明を実施するための最良の形態】
【００１５】
図１〜４は、この発明に係る配線形成法を示すもので、各々の図に対応する工程（１）〜（４）を順次に説明する。
【００１６】
（１）例えばＳｉからなる半導体基板１０の表面にシリコンオキサイド等の絶縁膜１２を形成する。基板１０の表面には、不純物ドープ領域等の被接続部が予め形成されている。絶縁膜１２には、周知のホトリソグラフィ及びドライエッチング技術により被接続部に対応した接続孔１２ａを形成する。接続孔１２ａは、外方にいくにつれて開口径が増大する形状に形成するのが段差緩和のために好ましい。
【００１７】
（２）次に、基板上面に接続孔１２ａ及び絶縁膜１２を覆ってＴｉ膜１４をスパッタ法で堆積する。Ｔｉ膜１４は、接触抵抗を低減させるためのもので、例えば１０［ｎｍ］の厚さに形成する。Ｔｉ膜１４を形成するためのスパッタ条件は、一例として、平行平板型スパッタ装置を用い、供給電力１［ｋＷ］、スパッタガスＡｒ、ガス圧力５［ｍＴｏｒｒ］、成膜速度１００［ｎｍ／ｍｉｎ］、基板温度２００℃とすることができる。
【００１８】
次に、Ｔｉ膜１４を覆ってＴｉＯＮ膜１６を反応性スパッタ法により堆積する。ＴｉＯＮ膜１６は、ＴｉＮ膜に比べてバリア性が良好なバリア膜であり、例えば１００［ｎｍ］の厚さに堆積する。ＴｉＯＮ膜１６を形成するためのスパッタ条件は、一例として、平行平板型スパッタ装置を用い、供給電力５［ｋＷ］、ガス組成Ａｒ（４０％）−Ｎ２（５０％）−Ｏ２（１０％）、ガス圧力５［ｍＴｏｒｒ］、成膜速度１００［ｎｍ／ｍｉｎ］、基板温度２００℃とすることができる。
【００１９】
ＴｉＯＮ膜１６を形成するための他の方法としては、反応性スパッタ法でＴｉＮ膜を形成した後、Ｏ２を含む雰囲気中でアニール処理を行なうことによりＴｉＮ膜をＴｉＯＮ膜１６に変換するようにしてもよい。
【００２０】
（３）次に、ＴｉＯＮ膜１６を覆ってＡｌ−Ｃｕ又はＡｌ−Ｓｉ−Ｃｕ等のＡｌ合金を２００℃以下の温度でスパッタ法により堆積してＡｌ合金層１８を形成する。Ａｌ合金層１８の厚さは、例えば５００［ｎｍ］にすることができる。この後引き続いて減圧雰囲気中でアニール処理を行なうことによりＡｌ合金層１８を流動化して接続孔１２ａを埋める（リフロー処理）。このときのアニール処理は、一例として、５００℃の温度で１２０秒間行なうことができる。この結果、Ａｌ合金層１８の断面形状は、図３に示すように接続孔１２ａの開口段差に順応したものとなる。なお、アニール処理温度５００℃は、アニール装置内の温度であり、アニール処理時の基板温度は、４４０℃であった。
【００２１】
（４）この後は、Ｔｉ膜１４、ＴｉＯＮ膜１６及びＡｌ合金層１８の積層を周知のホトリソグラフィ及びドライエッチング技術によりパターニングして配線層２０を形成する。配線層２０は、Ｔｉ膜１４の残存部１４Ａ、ＴｉＯＮ膜１６の残存部１６Ａ及びＡｌ合金層１８の残存部１８Ａの積層からなり、接続孔１２ａを介して基板１０の被接続部に接続される。
【００２２】
Ａｌ合金層１８の下地膜としてＴｉＯＮ膜又はＴｉ膜のいずれが段差被覆性向上効果が大きいか調べるための実験が行なわれた。段差被覆性を評価する場合、試料を接続孔の中心部で割ることが困難であるため、定量的なカバレッジ率を出すのが困難である。そこで、通常は、ＳＥＭ（走査型電子顕微鏡）による断面写真を見て段差被覆性の良否を判断することが多い。
【００２３】
図５〜８は、実験に用いられた試料のＳＥＭ断面写真を模写したものである。試料としては、Ｓｉ基板１０の表面にシリコンオキサイドからなる絶縁膜１２を形成した後、図１〜４で述べたと同様にして接続孔１２ａの形成、バリア性の積層１７又は１９の形成、Ａｌ−Ｓｉ−ＣｕからなるＡｌ合金層１８の形成、４８０℃１２０秒のリフロー処理を順次に行ない、リフロー処理後にＡｌ合金層１８上に反射防止用の積層２１をスパッタ法により形成したものを用いた。また、このような試料と比較するために、該試料とはリフロー処理しない点のみ異なる試料を用いた。なお、リフロー処理温度４８０℃は、熱処理装置内の温度であり、リフロー処理時の基板温度は、４３０℃であった。
【００２４】
各試料において、バリア性の積層１７は、Ｔｉ膜上にＴｉＯＮ膜を堆積して成るＴｉＯＮ／Ｔｉ積層であり、Ｔｉ膜及びＴｉＯＮ膜の厚さは、それぞれ２０［ｎｍ］及び１００［ｎｍ］であった。バリア性の積層１９は、積層１７と同様の積層においてＴｉＯＮ膜の表面にＴｉ膜を堆積して成るＴｉ／ＴｉＯＮ／Ｔｉ積層であり、ＴｉＯＮ膜上のＴｉ膜の厚さは、２０［ｎｍ］であった。Ａｌ合金層１８の厚さは、４００［ｎｍ］であった。反射防止用の積層２１は、Ｔｉ膜の上にＴｉＮ膜を堆積して成るＴｉＮ／Ｔｉ積層であり、Ｔｉ膜及びＴｉＮ膜の厚さは、それぞれ７［ｎｍ］及び４０［ｎｍ］であった。
【００２５】
図５，６は、Ａｌ合金層１８とＴｉＯＮ膜（積層１７の最上層）との間にＴｉ膜を介在させない場合に関するもので、図５がリフロー処理しないときの状態を示し、図６がリフロー処理したときの状態を示す。図５及び図６を対比すると、リフロー処理により段差被覆性が大幅に改善されているのがわかる。図６の場合が、この発明に相当する。
【００２６】
図７，８は、Ａｌ合金層１８とＴｉＯＮ膜（積層１９の中間層）との間にＴｉ膜を介在させた場合に関するもので、図７がリフロー処理しないときの状態を示し、図８がリフロー処理したときの状態を示す。図７及び図８を対比すると、リフロー処理しても、段差被覆性がさほど改善されていないのがわかる。また、図６と図８を対比すると、この発明による段差被覆性の向上効果が大きいことがわかる。
【００２７】
なお、図７，８の場合において、バリア性の積層１９をＴｉＮ／ＴｉＯＮ／Ｔｉ積層とした（ＴｉＯＮ膜の上にＴｉ膜の代りにＴｉＮ膜を堆積した）ものについても上記したと同様の実験を行なった。この結果、リフロー処理による段差被覆性の向上効果は、図８の場合より若干良い程度で、図６の場合より劣ることがわかった。
【００２８】
ＴｉＯＮ膜の上にＴｉ膜、ＴｉＮ膜等の濡れ性のよい膜を設けない方がリフロー性能が向上する原因は定かでないが、本願発明者は、次のように考えている。すなわち、リフロー処理では、結晶粒の成長により埋込みが実現するというモデルを考える。一方、経験上、Ｔｉ膜の上にＡｌ−Ｓｉ−Ｃｕ層を比較的高い温度で堆積しても、結晶粒が大きく成長しない。これは、Ａｌ−Ｓｉ−Ｃｕ中にＴｉが溶融することにより結晶粒の成長を妨げているためであると考えられる。これと同様にしてリフロー処理でもＴｉが結晶粒の成長を妨げているものと考えられる。
【００２９】
上記した実施形態においては、Ａｌ合金層１８に代えてＡｌ層を用いてもよい。
【００３０】
図９は、オーバーエッチング率をパラメータとして歩留りの基板温度依存性を示すものである。このようなデータを得るために、上記した工程（１）〜（３）に従ってスパッタ法によるＡｌ合金層１８の形成までの処理を行なうことにより第１〜第３群のサンプルを用意した。サンプルは、各群毎に７グループに分けられ、各群毎に７グループでそれぞれ４３５℃、４４０℃、４４５℃、４５０℃、４５５℃、４６０℃、４６５℃を基板温度としてＡｌ合金層１８にリフロー処理を施した。そして、第１、２、３群のサンプルについてそれぞれ８０％、９０％、１００％のオーバーエッチング率で配線パターニングを行なってから、各群のサンプルについて各グループ毎に配線形成の歩留りを求めた。
【００３１】
配線パターニングは、図１０，１１に示すようにして行なわれた。半導体基板の表面を覆うＳｉＯ２等の絶縁膜３０の上に図３のＴｉ膜１４、ＴｉＯＮ膜１６及びＡｌ合金層１８に相当する膜を含む配線材膜を形成した後、密集配線パターン及び孤立配線パターンにそれぞれ対応するレジスト層３４ａ及び３４ｂを形成した。そして、レジスト層３４ａ，３４ｂをマスクとする選択的ドライエッチング処理により密集配線層３２ａ及び孤立配線層３２ｂを形成した。
【００３２】
このようなドライエッチング処理では、孤立配線層３２ｂに比べて密集配線層３２ａでエッチング進行が遅れるので、孤立配線層３２ｂが形成された後も密集配線層３２ａの相互分離を確実にするためオーバーエッチングを行なう。実エッチング時間をａとし、孤立配線層を形成するに必要なエッチング時間をｂとすると、オーバーエッチング率ＯＥは、次の数１の式で表わされる。
【００３３】
【数１】
2004200717.tif 000003
【００３４】
図９において、ラインＳ１，Ｓ２，Ｓ３は、それぞれオーバーエッチング率ＯＥが８０％，９０％，１００％のときの歩留りの基板温度依存性を示す。
【００３５】
オーバーエッチング率が８０％のＳ１の場合、基板温度が４５０℃以下では、歩留りが１００％に達しないが、歩留りの低下は目立っていない。基板温度が４５０℃を越えると、温度上昇に伴って歩留りが低下する。基板温度が４６５℃では、歩留りが約１５％まで低下している。
【００３６】
オーバーエッチング率が９０％のＳ２の場合、基板温度が４５０℃以下では、歩留りが１００％又は１００％に近く、ほぼ一定である。しかし、基板温度が４５０℃を越えると、温度上昇に伴って歩留りが低下する。基板温度が４６５℃では、歩留りが約２４％まで低下している。
【００３７】
オーバーエッチング率が１００％のＳ３の場合、基板温度が４５０℃以下では、歩留りが１００％であり、配線間短絡のような不良も発生しない。一方、基板温度が４５０℃を越えると、基板温度の上昇に伴って歩留りが大きく低下する。基板温度４６５℃では、歩留りが約４０％まで低下している。
【００３８】
要するに、図９からは、基板温度が４５０℃を越えると、歩留りが大きく低下すること明らかである。このように歩留りが低下する原因について、本願発明者は次のように考えている。
【００３９】
基板温度が４５０℃より高い温度でリフロー処理を行なうと、Ａｌ合金層（例えば、Ａｌ−Ｓｉ−Ｃｕ合金層又はＡｌ−Ｃｕ合金層等）の中に含まれるＳｉ又はＣｕがリフロー処理中に析出する傾向を示すようになる。Ｓｉ又はＣｕの析出は、リフロー温度が高くなるほど顕著となる。Ｓｉ又はＣｕは、配線下地膜としての絶縁膜の上にも析出し、パターニング後も絶縁膜上に残存する。パターニングの際にオーバーエッチング率が低いほど、絶縁膜上に残存するＳｉ又はＣｕの量が多くなる。絶縁膜上に残存するＳｉ又はＣｕは、配線同士を電気的に短絡させ、歩留りの低下を招く。一方、基板温度を４５０℃以下にしてリフロー処理した後でパターニングした配線にあっては、析出物が殆どないため、析出物による配線間短絡も殆ど起こらず、オーバーエッチング率を高めることで歩留りの向上を図ることができる。
【００４０】
図１２は、バリア膜としてＴｉＯＮ膜又はＴｉＮ膜を使用した場合について歩留りの基板温度依存性を示すものである。このようなデータを得るために、図１３〜１５に示すようなテスト素子４０を作製し、図１６に示すような回路でテスト素子４０の逆方向リーク電流を測定した。図１５は、テスト素子４０の配線構造において図１４に示す断面の一部Ｙを拡大して示すものである。
【００４１】
テスト素子４０は、図１３，１４に示すように、Ｓｉからなる半導体基板４２の表面に形成された細長いＰ型ウェル領域４４を有すると共に、領域４４の表面に一列状に形成されたＮ＋型不純物ドープ領域４６（１），４６（２）…４６（ｍ）を有する。基板表面には、図１５に示すようにＰＳＧ（リン・ケイ酸ガラス）膜４８ａの上にＢＰＳＧ（ボロン・リン・ケイ酸ガラス）膜４８ｂを積層した絶縁膜４８が形成されており、絶縁膜４８の上には、配線層５０（１），５０（２）…５０（ｎ）が一列状に形成されている。各配線層は、図１５で配線層５０（ｎ）について示すように下から順にＴｉ膜５０ａ、ＴｉＯＮ膜５０ｂ、Ａｌ合金層５０ｃ及びＴｉＮ膜５０ｄを積層したもので、Ａｌ合金層５０ｃには、リフロー処理が施されている。
【００４２】
配線層５０（１）は、Ｐ型ウェル領域４４に接続され、配線層５０（２）の一端は、Ｎ＋型領域４６（１）に接続される。配線層５０（１）及び５０（２）の間には領域４４及び４６（１）の間に形成されたＰＮ接合が介在する。
【００４３】
配線層５０（２）の他端は、Ｎ＋型領域４６（２）の一部に接続され、領域４６（２）の他の部分には、図示しない配線層５０（３）の一端が接続される。これと同様にしてＮ＋型領域４６（ｍ）までの多数のＮ＋型領域が配線層５０（ｎ）までの多数の配線層により直列接続される。各配線層の接続部は、図１４，１５の配線層５０（ｎ）の接続部ＣＮとして示すものと同様の構成になっている。配線層５０（１）〜５０（ｎ）の数ｎは、Ｎ＋型領域４６（１）〜４６（ｍ）の数をｍとすると、ｍ＋１となる。
【００４４】
配線層５０（１）〜５０（ｎ）は、図２，３で前述したと同様の方法で形成した。Ａｌ合金層５０ｃにリフロー処理を施した後、反射防止膜としてのＴｉＮ膜５０ｄを形成した。この場合、図１５の配線構造を構成する層及び膜の厚さは、次の表１に示す通りであった。
【００４５】
【表１】
2004200717.tif 000004
【００４６】
このようにして、テスト素子４０を多数作製し、第１群のサンプルとした。一方、図１５の配線構造において、ＴｉＯＮ膜５０ｂの代りに１００ｎｍの厚さのＴｉＮ膜を用いた以外は図１３〜１５及び表１について上記したと同様の構成のテスト素子を多数作製し、第２群のサンプルとした。サンプルは、各群毎に４グループに分けられ、各群毎に４グループでそれぞれ４５０℃、４７５℃、５００  ℃、５２５℃を基板温度としてＡｌ合金層５０ｃにリフロー処理を施した。そして、各群のサンプルについて各グループ毎に配線形成の歩留りを求めた。
【００４７】
歩留りを求めるにあたっては、図１６に示すようにテスト素子４０において配線層５０（１）及び５０（ｎ）の間に電圧Ｖ＝１０［Ｖ］を領域４４−４６（１）間のＰＮ接合が逆方向にバイアスされるように印加して電流計Ａにより逆方向リーク電流を測定した。そして、逆方向リーク電流の測定値が所定値以上であれば配線不良と判断した。一例として、図１４，１５に示したような接続部ＣＮの数が５０００個のテスト素子については、所定値を１０［ｎＡ］として歩留りを求めた。また、接続部ＣＮの数が５０００より少ないテスト素子については、接続部ＣＮの数を５０００個に換算して良、不良を判断した。例えば、接続部ＣＮの数が１００個で逆方向リーク電流が１［ｎＡ］であった場合は、１×（５０００／１００）＝５０［ｎＡ］となり、配線不良と判断した。
【００４８】
このような歩留り算出を第１群及ぶ第２群のサンプルに適用した結果を示すのが図１２であり、同図において、Ｓ１１，Ｓ１２は、それぞれバリア膜５０ｂとしてＴｉＯＮ膜及びＴｉＮ膜を使用した第１群及び第２群のサンプルに関する歩留りの基板温度依存性を示す。
【００４９】
バリア膜としてＴｉＯＮ膜を使用したＳ１１の場合、歩留りが１００％であり、基板温度を上昇させても歩留りが低下しない。
【００５０】
一方、バリア膜としてＴｉＮ膜を使用したＳ１２の場合には、基板温度が４７５℃までは歩留りが１００％であるが、それより高い温度では、温度上昇に伴って歩留りが大きく低下する。
【００５１】
この結果から、バリア膜としてＴｉＯＮ膜を使用するこの発明の方法が配線の耐熱性に優れていることがわかる。従って、配線形成後の別工程（上層配線の形成、絶縁膜の形成等）で基板を加熱する必要がある場合などには、この発明の配線形成法を採用すると、後工程で熱処理時の温度設定のマージンをとることができ、有利である。
【図面の簡単な説明】
【００５２】
【図１】この発明に係る配線形成法における接続孔形成工程を示す基板断面図である。
【図２】図１の工程に続くＴｉＯＮ／Ｔｉ積層形成工程を示す基板断面図である。
【図３】図２の工程に続くＡｌ合金被着・アニール工程を示す基板断面図である。
【図４】図３の工程に続く配線パターニング工程を示す基板断面図である。
【図５】ＴｉＯＮ膜とＡｌ合金層との間にＴｉ膜を介在させない場合においてリフロー処理しないときの配線材積層を示すＳＥＭ写真の模写図である。
【図６】図５と同様の場合においてリフロー処理したときの配線材積層を示すＳＥＭ写真の模写図である。
【図７】ＴｉＯＮ膜とＡｌ合金層との間にＴｉ膜を介在させた場合においてリフロー処理しないときの配線材積層を示すＳＥＭ写真の模写図である。
【図８】図７と同様の場合においてリフロー処理したときの配線材積層を示すＳＥＭ写真の模写図である。
【図９】オーバーエッチング率をパラメータとして歩留りの基板温度依存性を示すグラフである。
【図１０】配線パターニングにおけるレジスト層形成工程を示す断面図である。
【図１１】図１０の工程に続く選択的ドライエッチング工程を示す断面図である。
【図１２】バリア膜としてＴｉＯＮ層又はＴｉＮ層を使用した場合について歩留まりの基板温度依存性を示すグラフである。
【図１３】図１２のデータを得るために使用されたテスト素子を示す上面図である。
【図１４】図１２のＸ−Ｘ’線に沿う断面図である。
【図１５】テスト素子の配線構造の一部を示す断面図である。
【図１６】テスト素子の逆方向リーク電流を測定するための回路を示す結線図である。
【図１７】従来のリフロー処理を説明するための基板断面図である。
【図１８】従来の加熱スパッタ処理を説明するための断面図である。
【符号の説明】
【００５３】
１０：半導体基板、１２：絶縁膜、１４：Ｔｉ膜、１６：ＴｉＯＮ膜、１７：ＴｉＯＮ／Ｔｉ積層、１８：Ａｌ合金層、１９：Ｔｉ／ＴｉＯＮ／Ｔｉ積層、２０：配線層、２１：ＴｉＮ／Ｔｉ積層。
【図１】
2004200717.tif 000005
【図２】
2004200717.tif 000006
【図３】
2004200717.tif 000007
【図４】
2004200717.tif 000008
【図５】
2004200717.tif 000009
【図６】
2004200717.tif 000010
【図７】
2004200717.tif 000011
【図８】
2004200717.tif 000012
【図９】
2004200717.tif 000013
【図１０】
2004200717.tif 000014
【図１１】
2004200717.tif 000015
【図１２】
2004200717.tif 000016
【図１３】
2004200717.tif 000017
【図１４】
2004200717.tif 000018
【図１５】
2004200717.tif 000019
【図１６】
2004200717.tif 000020
【図１７】
2004200717.tif 000021
【図１８】
2004200717.tif 000022