(57)【要約】【課題】負荷の短絡によって過電流が生じて素子破壊が生じる事態を防ぐ。【解決手段】駆動スイッチ１２に流れる駆動電流Ｉｄを分流回路４５で分流し、その過電流Ｉ１を、カレントミラー回路４３及び定電流源４４を用いて検出して、その検出結果に基づいて、負荷１１の短絡に相当する過電流Ｉｄを検出し、これに基づいて駆動スイッチ１２をオフにする。併せて、負荷１１と駆動スイッチ１２との接続点の電圧Ｖｓが、負荷１１の短絡に相当するレベルであるかどうかを判断し、その結果に応じて、駆動電流Ｉｄが過電流であるかどうかの電流しきい値を多段階に変更する。負荷１１の短絡時には、通常よりも低い電流しきい値で過電流かどうかを判断する。【選択図】        図１
2004248452.tif 000002
【特許請求の範囲】
【請求項１】
駆動スイッチとしてのパワーＭＯＳ−ＦＥＴのオンオフ動作により所定の負荷に対する駆動電流をオンとオフとの間で切り換えるとともに、当該パワーＭＯＳ−ＦＥＴを駆動し且つ過電流を保護する主機能部と、
電源側から前記駆動スイッチに与えられる電流を分流して過電流を検出するための分流検出部と
を備え、
前記主機能部が、前記分流検出部で検出された過電流に基づいて、当該過電流が前記負荷の短絡に相当する所定の過電流の値以上であると判断した場合に、前記パワーＭＯＳ−ＦＥＴをオフ状態に切り換える機能を有せしめられた過電流保護回路。
【請求項２】
請求項１に記載の過電流保護回路であって、
前記分流検出部が、
電源側から前記駆動スイッチに与えられる電流を所定の分流比で分流する分流回路と、
一方の経路に、前記分流回路で分流された分流電流が流れるとともに、他方の経路において、前記分流電流に対する所定のミラー比のミラー電流を得るカレントミラー回路と、
前記ミラー電流が流れる経路に設置される定電流源と
を備え、
前記分流回路が、
前記駆動スイッチに対してゲート及びドレインがそれぞれ共通に接続されたセンスＭＯＳ−ＦＥＴと、
前記センスＭＯＳ−ＦＥＴのソース電圧及び前記駆動スイッチのソース電圧が入力される差動アンプと
を備え、
前記分流検出部における前記過電流の検出点が、定電流源とカレントミラー回路との接続中間点に設定されたことを特徴とする過電流保護回路。
【請求項３】
請求項１または請求項２に記載の過電流保護回路であって、
前記主機能部が、
前記パワーＭＯＳ−ＦＥＴの両端の電圧が前記所定のしきい値を越える場合に、当該パワーＭＯＳ−ＦＥＴに流れる電流を制限する電流制限部と、
前記駆動スイッチを遮断またはチョッピングすることで前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する保護用論理回路と
を備え、
前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記保護用論理回路または電流制限部によって、前記パワーＭＯＳ−ＦＥＴをオフ状態に切り換える機能を有せしめられた過電流保護回路。
【請求項４】
請求項１ないし請求項３のいずれかに記載の過電流保護回路であって、
前記パワーＭＯＳ−ＦＥＴがオフ状態となった後に、タイマーでの計時に基づいて一定時間後に前記パワーＭＯＳ−ＦＥＴを自動復帰するための自動復帰手段を備え、
前記パワーＭＯＳ−ＦＥＴオフ状態となった後に、前記タイマーにより一定時間後に自動復帰されるまでオフ状態が保持されることを特徴とする過電流保護回路。
【請求項５】
請求項１ないし請求項３のいずれかに記載の過電流保護回路であって、
前記パワーＭＯＳ−ＦＥＴが、オフ状態となった後に、主機能部の全体が再起動されるまでオフ状態が保持されることを特徴とする過電流保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、負荷に接続されて過電流を防止する過電流保護回路に関する。
【０００２】
【従来の技術】
自動車には、エンジン系、車体電動系または情報系等の様々な車載負荷が搭載されており、特に近年の電子技術の発展により、車載負荷としての各種電子ユニット等が数多く搭載されてきている。
【０００３】
ところで従来、図３の如く、負荷１と電源２とを結ぶ電流経路３にフューズ４を設置することで、各種の過電流保護を行ってきた（従来技術１）。尚、図３中の符合５はメカニカルリレーである。
【０００４】
しかしながら、過電流保護のために上記のようなフューズ４を使用する場合、このフューズ４が頻繁に切れると、それを交換する作業も頻繁になる。また、一般に、複数のフューズ４をひとまとめにユニット化したフューズボックスが使用されるが、このフューズボックスの体積が大きく、他の車載電装品の搭載スペースが少なくなる。さらに、フューズ４の交換作業を考慮すると、フューズボックスの搭載位置が限定される。
【０００５】
これらに鑑みて、フューズボックスに代えて半導体リレーを用いた過電流保護回路を設置することも行われている。
【０００６】
具体的には以下の２つの方法がある。
【０００７】
ひとつには、過電流をシャント抵抗またはセンスまたはＭＯＳ−ＦＥＴで検出し、マイクロコンピュータまたは外部回路で過電流の判定をするもの（従来技術２）がある。この場合、突入電流は外部回路の基準電圧変更かマイクロコンピュータのソフトウェアプログラムにより対応することになる。
【０００８】
あるいは、図４に示すように、電流検出機能と判定機能を有する自己保護型のＩＰＤ（インテリジェントパワーデバイス）６を使用するもの（従来技術３）もある。
【０００９】
この従来技術３のＩＰＤ６は、図５の如く、過電流保護回路自身に過電流が流れたり過温度となった場合に、その旨を検出して電流を遮断する自己保護型の過電流保護機能を有するものである。この場合は、図４におけるフューズ４を省略することも可能である。
【００１０】
このＩＰＤ６は、図５の如く、基本的には、負荷１１に対する駆動のオンオフ切替えをパワーＭＯＳ−ＦＥＴからなる第１のスイッチング素子（駆動スイッチ）１２で行う構成となっている。
【００１１】
具体的には、操作者が操作スイッチ１３でオンオフ切替操作を行ったときに、その操作スイッチ１３のオンオフ状態を入力インターフェース回路１５が検知する。入力インターフェース回路１５が操作スイッチ１３のオン状態を検知したときには、ＦＥＴとしての第２のスイッチング素子１７がオン状態となり、保護用論理回路２１及びチャージポンプ２３に電源（＋Ｂ）１９が投入されて動作する。
【００１２】
この場合、チャージポンプ２３は、第１のスイッチング素子１２のゲートをそのソースよりも高電位に保つためＮチャネルＦＥＴ及び発振用コンデンサ等を用いて電源（＋Ｂ）１９の電圧を昇圧（例えば２倍）する。
【００１３】
この際、電流制限部２５は、第１のスイッチング素子（駆動スイッチ）１２のドレイン−ソース間の電圧降下が所定のしきい値を超えたか否かを判断し、第１のスイッチング素子１２のドレイン−ソース間の電圧降下が所定のしきい値を超えた場合に、そのゲート−ソース間を間欠断続的に短絡させて（過電流チョッピング制御）当該ゲートへの入力電圧を低減させ、第１のスイッチング素子１２に流れる電流を低減させる。
【００１４】
そして、このＩＰＤ６には、過電流を検知してその旨を保護用論理回路２１に報知する過電流検知回路２９と、過温度を検出して保護用論理回路２１に報知する過温度検出回路３１とが設けられており、保護用論理回路２１は、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、チャージポンプ２３を介して、第１のスイッチング素子１２のゲート電圧の供給を遮断または間欠断続的に停止（チョッピング制御）することで電流及び温度を調整する。
【００１５】
ただし、負荷１１に対してサージ電流が発生した場合に、負荷１１に対する電流供給の遮断を行った場合に負サージにより電圧の過低下を抑制するため、ダイナミッククランプ回路２７は、負サージが発生している間だけ、第１のスイッチング素子１２をオンにして過電流保護回路内の各部位を保護するよう機能する。
【００１６】
そして、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、その出力の論理和を論理和回路３３が論理判断し、ＦＥＴである第３のスイッチング素子３７をオン切り換えして、プルアップ抵抗３５を利用して例えば警告ランプ等の外部の警告装置等（図示省略）にその旨を報知する。
【００１７】
また、この従来技術３では、負荷の短絡時に第１のスイッチング素子１２をチョッピング制御（以下「負荷短絡チョッピング」と称す）することも可能である。具体的には、第１のスイッチング素子１２のソース電圧Ｖｓを監視し、第１のスイッチング素子１２がオン状態であるにも拘わらず一定電圧以下になった場合に、負荷１１が短絡していると判断する。この場合において、第１のスイッチング素子１２のソース電圧Ｖｓの監視する機能は、電流制限部２５または過電流検知回路２９を兼用して実行してもよいし、あるいは電流制限部２５または過電流検知回路２９とは別の負荷短絡検知回路（図示省略）により実行するようにし、第１のスイッチング素子１２のソース電圧Ｖｓが一定電圧以下になったと判断した場合に、保護用論理回路２１がチャージポンプ２３を制御することで、第１のスイッチング素子１２を一定周期で間欠断続的にオンオフ切り換えしてチョッピング制御することが可能である。このようにして負荷１１の短絡を検出した場合、特に過電流保護回路において発熱が大きく破壊しやすいことから、チョッピング制御のための第１のスイッチング素子１２のゲート電圧波形のデューティ比を、例えば上述の電流制限部２５による通常の過電流チョッピング制御などよりも小さく設定することが望ましい。
【００１８】
これらの従来技術２，３によると、それまで必要であったフューズ４の交換回数が大幅に低減し、その分の手間が必要なくなる。さらに、フューズボックス自体を省略することも可能であり、この場合には、必要となる搭載スペースを縮小することができる。
【００１９】
参考のために、この発明に関連する分野についての先行技術文献を以下に示しておく。
【００２０】
【特許文献１】
特開２０００−３１２４３３公報
【００２１】
【発明が解決しようとする課題】
上記従来技術２の方式では、外部回路やマイクロコンピュータについてコスト上昇及び体積上昇を招いてしまい、実質的に普及するには至っていない。
【００２２】
この点、上記従来技術３の方式だと、使用される要素がＩＰＤ６として集約されて構成できるため、体積効率が極めてよく、しかもコストが安価であるという利点がある。
【００２３】
しかしながら、従来技術３の負荷短絡チョッピングの方式では、負荷１１が短絡等によって過負荷状態となった場合に、その過負荷を確実に検出しＩＰＳを完全に保護するまでには至っていなかった。
【００２４】
具体的に、従来技術３の負荷短絡チョッピングでは、第１のスイッチング素子１２のソース電圧Ｖｓにより負荷短絡を検出しても、第１のスイッチング素子１２のチョッピング制御時に、デューティ比分の一定時間は第１のスイッチング素子１２がオン状態となって、結局はその時間において短絡している負荷１１に対して駆動電流を流すことになってしまい、このデューティ比分の僅かな期間中に第１のスイッチング素子１２等が過電流によって破壊されるおそれがあった。
【００２５】
そこで、この発明の課題は、負荷の短絡によって過電流が生じて素子破壊が生じる事態を確実に防止し得る過電流保護回路を提供することにある。
【００２６】
【課題を解決するための手段】
上記課題を解決すべく、請求項１に記載の発明は、駆動スイッチとしてのパワーＭＯＳ−ＦＥＴのオンオフ動作により所定の負荷に対する駆動電流をオンとオフとの間で切り換えるとともに、当該パワーＭＯＳ−ＦＥＴを駆動し且つ過電流を保護する主機能部と、電源側から前記駆動スイッチに与えられる電流を分流して過電流を検出するための分流検出部とを備え、前記主機能部が、前記分流検出部で検出された過電流に基づいて、当該過電流が前記負荷の短絡に相当する所定の過電流の値以上であると判断した場合に、前記パワーＭＯＳ−ＦＥＴをオフ状態に切り換える機能を有せしめられたものである。
【００２７】
請求項２に記載の発明は、請求項１に記載の過電流保護回路であって、前記分流検出部が、電源側から前記駆動スイッチに与えられる電流を所定の分流比で分流する分流回路と、一方の経路に、前記分流回路で分流された分流電流が流れるとともに、他方の経路において、前記分流電流に対する所定のミラー比のミラー電流を得るカレントミラー回路と、前記ミラー電流が流れる経路に設置される定電流源とを備え、前記分流回路が、前記駆動スイッチに対してゲート及びドレインがそれぞれ共通に接続されたセンスＭＯＳ−ＦＥＴと、前記センスＭＯＳ−ＦＥＴのソース電圧及び前記駆動スイッチのソース電圧が入力される差動アンプとを備え、前記分流検出部における前記過電流の検出点が、定電流源とカレントミラー回路との接続中間点に設定されたものである。
【００２８】
請求項３に記載の発明は、請求項１または請求項２に記載の過電流保護回路であって、前記主機能部が、前記パワーＭＯＳ−ＦＥＴの両端の電圧が前記所定のしきい値を越える場合に、当該パワーＭＯＳ−ＦＥＴに流れる電流を制限する電流制限部と、前記駆動スイッチを遮断またはチョッピングすることで前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する保護用論理回路とを備え、前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記保護用論理回路または電流制限部によって、前記パワーＭＯＳ−ＦＥＴをオフ状態に切り換える機能を有せしめられたものである。
【００２９】
請求項４に記載の発明は、請求項１ないし請求項３のいずれかに記載の過電流保護回路であって、前記パワーＭＯＳ−ＦＥＴがオフ状態となった後に、タイマーでの計時に基づいて一定時間後に前記パワーＭＯＳ−ＦＥＴを自動復帰するための自動復帰手段を備え、前記パワーＭＯＳ−ＦＥＴオフ状態となった後に、前記タイマーにより一定時間後に自動復帰されるまでオフ状態が保持されるものである。
【００３０】
請求項５に記載の発明は、請求項１ないし請求項３のいずれかに記載の過電流保護回路であって、前記パワーＭＯＳ−ＦＥＴが、オフ状態となった後に、主機能部の全体が再起動されるまでオフ状態が保持されるものである。
【００３１】
【発明の実施の形態】
＜構成＞
図１はこの発明の一の実施の形態に係る過電流保護回路を示すブロック図である。尚、この実施の形態においては、図５に示した従来技術３内の各要素と同等の機能を有する要素については同一符合を付している。
【００３２】
この過電流保護回路は、図１の如く、第１のスイッチング素子（駆動スイッチ）１２のドレイン側の電流を、この第１のスイッチング素子１２に並列に接続される分流回路４５に分流させ、この分流した電流について、カレントミラー回路４３によって、別の定電流源４４からの定電流経路４７に対してミラー比分だけ正確に流すようにし、さらにこの定電流経路４７側の電圧降下の状態に応じて第１のスイッチング素子１２をオフ状態に切り換えるようにしている。
【００３３】
具体的に、この過電流保護回路は、従来技術３で説明した自己保護型の過電流保護機能部（以下「主機能部」と称す）４０に加えて、第１のスイッチング素子１２に並列に接続される分流回路４５と、この分流回路４５の下流側に接続されるカレントミラー回路４３と、カレントミラー回路４３の一端側を定電流経路４７として当該定電流経路４７に定電流を与える定電流源４４と、を備える。
【００３４】
主機能部４０は、当該主機能部４０自身の内部における過電流及び過温度を検知して負荷１１に対する駆動電流を調整するもので、従来技術３と同様、第１のスイッチング素子（駆動スイッチ）１２と、入力インターフェース回路１５と、第２のスイッチング素子１７と、保護用論理回路２１と、チャージポンプ２３と、電流制限部２５と、ダイナミッククランプ回路２７と、過電流検知回路２９と、過温度検出回路３１と、論理和回路３３と、第３のスイッチング素子３７と、第１のスイッチング素子１２のソース電圧Ｖｓと所定の基準電圧Ｖｒｅｆとを比較する比較器３９を備える。
【００３５】
第１のスイッチング素子（駆動スイッチ）１２は、パワーＭＯＳ−ＦＥＴ（電界効果型トランジスタ）が使用されて負荷１１に対する駆動のオンオフ切替えを行うものである。
【００３６】
入力インターフェース回路１５は、負荷１１の駆動について操作者がオンオフ切替操作を行うための操作スイッチ１３のオンオフ状態を検知するものである。
【００３７】
第２のスイッチング素子１７は、ＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果型トランジスタ）が使用されて入力インターフェース回路１５が操作スイッチ１３のオン状態を検知したときにオン状態となるものである。
【００３８】
保護用論理回路２１は、電源（＋Ｂ）１９からの給電を受けて動作するようになっており、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、これらの各回路２９，３１からの間欠断続的な信号に基づいてチャージポンプ２３を介し第１のスイッチング素子１２のゲート電圧の供給を間欠断続的に停止（チョッピング）して、負荷１１に対する駆動電流Ｉｄ及び温度を調整するものである。
【００３９】
そして、この保護用論理回路２１は、後述する分流検出部４１から与えられた報知信号に基づいて、負荷１１の短絡により駆動電流Ｉｄに異常が発生したときに、チャージポンプ２３をオフ状態に切り換えることで第１のスイッチング素子１２をオフ状態に切り換えるようになっている。
【００４０】
ここで、保護用論理回路２１が第１のスイッチング素子１２をオフ状態に切り換えた後の復帰については、例えば保護用論理回路２１内または外部（図示省略）のタイマーにより一定時間後に自動復帰させても良い（この場合は、保護用論理回路２１が自動復帰手段となる）し、あるいは、操作スイッチ１３を一旦オフ状態にして再度オン操作される時点までラッチ（即ち、主機能部４０の全体が再起動されるまでオフ状態が保持される：この場合も保護用論理回路２１が復帰手段となる）してもよい。
【００４１】
チャージポンプ２３は、第１のスイッチング素子１２のゲートをそのソースよりも高電位に保つためＮチャネルＦＥＴ及び発振用コンデンサ等を用いて電源（＋Ｂ）１９の電圧を昇圧（例えば２倍）するものである。このチャージポンプ２３は、上述のように、保護用論理回路２１によってオンオフ制御が行われる。
【００４２】
電流制限部２５は、第１のスイッチング素子１２のドレイン−ソース間の電圧降下Ｖｄｓが所定の電圧しきい値を超えた場合に、ゲート−ソース間を間欠断続的に短絡させて、当該ゲートへの入力電圧を低減させ、第１のスイッチング素子１２に流れる駆動電流Ｉｄを低減させるものである。
【００４３】
そして、電流制限部２５は、後述する分流検出部４１から与えられた報知信号に基づいて、負荷１１の短絡により駆動電流Ｉｄに異常が発生したときに、第１のスイッチング素子１２のゲート−ソース間を短絡させることで当該第１のスイッチング素子１２をオフ状態に切り換えるようになっている。
【００４４】
ここで、電流制限部２５が第１のスイッチング素子１２をオフ状態に切り換えた後の復帰については、例えば電流制限部２５内または外部（図示省略）のタイマーにより一定時間後に自動復帰させても良い（この場合は電流制限部２５が自動復帰手段となる）し、あるいは、操作スイッチ１３を一旦オフ状態にして再度オン操作される時点までラッチ（即ち、主機能部４０の全体が再起動されるまでオフ状態が保持される：この場合も電流制限部２５が復帰手段となる）してもよい。
【００４５】
ダイナミッククランプ回路２７は、サージ電流の発生時に負荷１１に対する電流供給のチョッピングを行った場合に負サージにより電圧の過低下を抑制するために第１のスイッチング素子１２をオンにして過電流保護回路内の各部位を保護するためのものである。
【００４６】
過電流検知回路２９は、第１のスイッチング素子１２に流れる駆動電流Ｉｄの過電流を検知してその過電流が持続する間は保護用論理回路２１に所定の信号を間欠断続的に送信し続けるものである。
【００４７】
そして、過電流検知回路２９は、第１のスイッチング素子１２のソース電圧Ｖｓと所定の基準電圧Ｖｒｅｆとの比較器３９における比較結果に応じて、図２の如く、駆動電流Ｉｄが過電流であるかどうかの電流しきい値Ｉｔｈ１，Ｉｔｈ２を多段階（例えば図２においては２段階）に変更するようになっている。即ち、比較器３９において、第１のスイッチング素子１２のソース電圧Ｖｓが所定の基準電圧Ｖｒｅｆより低い旨を検出したときには、図２のように、相対的に高い電流しきい値Ｉｔｈ１を採用する一方、比較器３９において、第１のスイッチング素子１２のソース電圧Ｖｓが所定の基準電圧Ｖｒｅｆより高いまたは以上である旨を検出したときには、比較的低い電流しきい値Ｉｔｈ２を採用する。この場合、相対的に高い電流しきい値Ｉｔｈ１は、通常の安定動作時における負荷１１の駆動電流Ｉｄの状態（図２中のＡ点）よりも高く設定する必要があるが、負荷１１の短絡時に対応する電流しきい値Ｉｔｈ２については、通常の安定動作時における負荷１１の駆動電流Ｉｄの状態（図２中のＡ点）よりも低く設定されている。
【００４８】
尚、比較器３９及び過電流検知回路２９は、負荷１１の短絡状態の有無によって電流しきい値Ｉｔｈ１，Ｉｔｈ２を切り換える負荷短絡過電流検知手段として機能する。
【００４９】
過温度検出回路３１は、過温度を検出してその過温度が持続する間は保護用論理回路２１に所定の信号を間欠断続的に送信し続けるものである。尚、この過温度検出回路３１としては、過温度が解除された際の復帰にリセット信号が必要なラッチ型と、温度が低下した場合に再オン切り換えを行う自動復帰型とがあるが、いずれが適用されても差し支えない。
【００５０】
論理和回路３３は、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、その出力の論理和をとるものである。
【００５１】
第３のスイッチング素子３７は、具体的にはＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果型トランジスタ）が使用され、過電流検知回路２９が過電流を検知しまたは過温度検出回路３１が過温度を検出したときに、論理和回路３３からの出力に基づいてオン状態となって、プルアップ抵抗３５を利用して警告ランプ等の外部の警報装置（図示省略）にその旨を報知するものである。
【００５２】
分流回路４５は、第１のスイッチング素子１２のソース側から所定の分流比の電流を分流させるものであり、負荷１１の駆動スイッチとしての第１のスイッチング素子１２に並列に接続されるセンスＭＯＳ−ＦＥＴ５１と、このセンスＭＯＳ−ＦＥＴ５１のソースと第１のスイッチング素子１２のソースとが入力される差動アンプ（電圧調整手段）５２と、この差動アンプ５２からの出力をゲート電圧としてセンスＭＯＳ−ＦＥＴ５１のソースからの電流をカレントミラー回路４３に供給する電流調整用ＭＯＳ−ＦＥＴ５３とを備える。
【００５３】
センスＭＯＳ−ＦＥＴ５１は、各スイッチング素子１２，１７，３７を構成するためのパワーＭＯＳ−ＦＥＴの一部を区切って領域が割り当てられており、センスＭＯＳ−ＦＥＴ５１の領域の第１のスイッチング素子１２に対する面積比を所定の値に設定することにより、第１のスイッチング素子１２に対するセンスＭＯＳ−ＦＥＴ５１の分流比（例えば、１万分の１など）で、当該第１のスイッチング素子１２のドレイン側の電流を分流するものである。また、センスＭＯＳ−ＦＥＴ５１のドレインに接続される電源（＋Ｂ）１９は、第１のスイッチング素子（駆動スイッチ）１２のドレインに接続される電源（＋Ｂ）１９と同一とされる。したがって、第１のスイッチング素子１２に流れる駆動電流Ｉｄが増減変化したときには、センスＭＯＳ−ＦＥＴ５１に流れる電流（分流電流）Ｉ１も同等の比率で増減するようになっている。
【００５４】
差動アンプ５２は、センスＭＯＳ−ＦＥＴ５１のソース電圧と、第１のスイッチング素子１２のソース電圧との差分に応じて出力電圧を変化させるようになっており、第１のスイッチング素子１２からの分流比が不安定に変化した場合に、電流調整用ＭＯＳ−ＦＥＴ５３のゲート電圧を調整することで、分流電流Ｉ１を調整するように機能する。
【００５５】
電流調整用ＭＯＳ−ＦＥＴ５３は、上述のように、差動アンプ５２からの出力がゲート電圧として与えられ、そのゲート電圧に応じて、センスＭＯＳ−ＦＥＴ５１から入力される分流電流Ｉ１を調整するよう機能する。
【００５６】
カレントミラー回路４３は、互いに対称に形成された一対のＭＯＳ−ＦＥＴ（電界効果型トランジスタ）５５ａ，５５ｂに所定のミラー比（例えば１対１）の電流が流れることを利用して、分流回路４５から流れ出た電流Ｉ１に対するミラー比分のミラー電流Ｉ２をＭＯＳ−ＦＥＴ５５ｂに流すようになっている。
【００５７】
定電流源４４は、トランジスタを用いた吸い込み定電流方式または流し出し定電流方式や、定電流ダイオードを用いた方式や、あるいは３端子レギュレータによる方式など、一般に適用される既存の定電流源であれば、どのようなものが使用されても差し支えない。
【００５８】
そして、カレントミラー回路４３の定電流経路４７側のＭＯＳ−ＦＥＴ５５ｂのドレイン（Ｐ点）の電圧を検出して、第１のスイッチング素子１２に流れる駆動電流Ｉｄが負荷１１の短絡に相当する所定の過電流の値（例えば定電流源４４から与えられる電圧Ｖｃｃの半分）以上である旨が検出された場合に、第１のスイッチング素子１２をオフ状態に切り換えるようになっている。具体的には、ＭＯＳ−ＦＥＴ５５ｂのドレイン（Ｐ点）の電圧を、保護用論理回路２１や電流制限部２５に入力し、保護用論理回路２１からチャージポンプ２３をオフ状態に切り換えることで第１のスイッチング素子１２を停止させたり、電流制限部２５で第１のスイッチング素子１２のゲート−ソース間を短絡させたりすることで、第１のスイッチング素子１２をオフ状態に切り換えるようになっている。
【００５９】
このように、分流回路４５、カレントミラー回路４３及び定電流源４４は、第１のスイッチング素子（駆動スイッチ）１２に流れる駆動電流Ｉｄを分流して過電流を検出するための分流検出部として機能するものである。
【００６０】
＜動作＞
次に、この過電流保護回路の動作を説明する。
【００６１】
まず、操作者が操作スイッチ１３でオンオフ切替操作を行ったときに、その操作スイッチ１３のオンオフ状態を入力インターフェース回路１５が検知する。入力インターフェース回路１５が操作スイッチ１３のオン状態を検知したときには、ＭＯＳ−ＦＥＴとしての第２のスイッチング素子１７がオン状態となり、保護用論理回路２１及びチャージポンプ２３に電源（＋Ｂ）１９が投入されて動作する。
【００６２】
この場合、チャージポンプ２３は、第１のスイッチング素子１２のゲートをそのソースよりも高電位に保つために電源（＋Ｂ）１９の電圧を昇圧（例えば２倍）する。
【００６３】
この際、電流制限部２５は、第１のスイッチング素子１２のドレイン−ソース間の電圧降下（図２中の横軸Ｖｄｓ）が所定の電圧しきい値Ｔｈ１を超えたか否かを判断し、第１のスイッチング素子１２のドレイン−ソース間の電圧降下がその電圧しきい値Ｔｈ１を超えた場合に、その第１のスイッチング素子１２のゲート−ソース間を間欠断続的に短絡させて、当該ゲートへの入力電圧を低減させ、図２中の第１の電流しきい値Ｉｔｈ１に示すように、第１のスイッチング素子１２に流れる電流Ｉｄを低減させる。
【００６４】
そして、過電流検知回路２９は、所定の電流しきい値に基づいて所定の基準に従って過電流を検知し、過電流であった場合に、その旨の信号を保護用論理回路２１に出力する。
【００６５】
これと併行して、過温度検出回路３１は、過温度か否かを検出し、過温度であった場合にその旨の信号を保護用論理回路２１に出力する。
【００６６】
保護用論理回路２１は、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、チャージポンプ２３を介して第１のスイッチング素子１２のゲート電圧の供給を間欠断続的に停止することで電流及び温度を調整する。
【００６７】
ただし、負荷１１に対してサージ電流が発生した場合に、負荷１１に対する電流供給のチョッピングを行った場合に負サージにより電圧の過低下を抑制するため、ダイナミッククランプ回路２７は、負サージが発生している間だけ、第１のスイッチング素子１２をオンにして過電流保護回路内の各部位を保護するよう機能する。
【００６８】
そして、過電流検知回路２９が過電流を検知し、または過温度検出回路３１が過温度を検出したときに、その出力の論理和を論理和回路３３が論理判断し、第３のスイッチング素子３７をオン切り換えして、プルアップ抵抗３５を利用して例えば警告ランプ等の外部の警告装置等（図示省略）にその旨を報知する。
【００６９】
ところで、上述した動作において、第１のスイッチング素子１２の間欠断続的な停止（チョッピング）を行う場合、従来技術３においては、チョッピング動作のデューティ比分の一定時間は第１のスイッチング素子１２がオン状態となって、結局はその時間において短絡している負荷１１に対して駆動電流を流すことになってしまい、このデューティ比分の僅かな期間中に第１のスイッチング素子１２等が過電流によって破壊されるおそれがあった。
【００７０】
そこで、この実施の形態では、負荷１１が短絡した場合に相当する過電流Ｉｄが第１のスイッチング素子１２に流れていると考えられる場合に、その旨を、分流回路４５、定電流源４４及びカレントミラー回路４３によって検出される図１中のＰ点の電圧（定電流経路４７側のＭＯＳ−ＦＥＴ５５ｂのドレイン電圧）にに基づいて検出し、この検出結果に基づいて、例えば定電流源４４から与えられる電圧Ｖｃｃの半分以上であるかどうかなどの判断により、第１のスイッチング素子１２の駆動電流Ｉｄが負荷１１の短絡に相当する所定の過電流の値以上であると判断した場合に、保護用論理回路２１からチャージポンプ２３をオフ状態に切り換えたり、電流制限部２５で第１のスイッチング素子１２のゲート−ソース間を短絡させたりすることで、第１のスイッチング素子１２をオフ状態に切り換える。
【００７１】
具体的に、第１のスイッチング素子１２に流れる駆動電流Ｉｄに応じて、所定の分流比に応じた分流電流Ｉ１がセンスＭＯＳ−ＦＥＴ５１に流れる。この際、差動アンプ５２は、センスＭＯＳ−ＦＥＴ５１のソース電圧と、第１のスイッチング素子１２のソース電圧との差分に応じて出力電圧を変化させながら、第１のスイッチング素子１２からの分流比が不安定に変化した場合に、電流調整用ＭＯＳ−ＦＥＴ５３のゲート電圧を調整する。そして、電流調整用ＭＯＳ−ＦＥＴ５３は、差動アンプ５２からの出力がゲート電圧として与えられ、そのゲート電圧に応じて、センスＭＯＳ−ＦＥＴ５１から入力される分流電流Ｉ１を調整する。
【００７２】
この分流電流Ｉ１は、カレントミラー回路４３の一方のＭＯＳ−ＦＥＴ５５ａに与えられる。
【００７３】
このとき、定電流経路４７側の他方のＭＯＳ−ＦＥＴ５５ｂには、分流電流Ｉ１に対して予め設定されたミラー比分のミラー電流Ｉ２が流れる。
【００７４】
ところで、定電流経路４７の上流の定電流源４４は、一定電流容量しかないため、仮にミラー電流Ｉ２が過電流であった場合、この過電流状態で他方のＭＯＳ−ＦＥＴ５５ｂが大きなミラー電流Ｉ２を流そうとすると、他方のＭＯＳ−ＦＥＴ５５ｂのドレイン電圧（Ｐ点の電圧）は＋Ｂ電圧から降下することになる。
【００７５】
このため、他方のＭＯＳ−ＦＥＴ５５ｂのドレイン電圧を観測していれば、分流電流Ｉ１の過電流状態を検出することができ、ひいては第１のスイッチング素子１２及び負荷１１に流れる過電流Ｉｄを検出することが可能である。
【００７６】
このＰ点の電圧を用いて、第１のスイッチング素子１２に流れる駆動電流Ｉｄが負荷１１の短絡に相当するほどの過電流であるか否かを判断することにより、第１のスイッチング素子１２の負荷１１の短絡による過電流Ｉｄを防止することができる。具体的には、ＭＯＳ−ＦＥＴ５５ｂのドレイン（Ｐ点）の電圧を、保護用論理回路２１や電流制限部２５に入力し、保護用論理回路２１からチャージポンプ２３をオフ状態に切り換えたり、電流制限部２５で第１のスイッチング素子１２のゲート−ソース間を短絡させたりすることで、第１のスイッチング素子１２をオフ状態に切り換える。
【００７７】
ここで、保護用論理回路２１及び電流制限部２５が第１のスイッチング素子１２をオフ状態に切り換えた後の復帰については、例えば保護用論理回路２１及び電流制限部２５の各内部または外部（図示省略）のタイマーにより一定時間後に自動復帰させても良いし、あるいは、操作スイッチ１３を一旦オフ状態にして再度オン操作される時点までラッチ（即ち、主機能部４０の全体が再起動されるまでオフ状態が保持される）してもよい。
【００７８】
さらに、この実施の形態では、負荷１１の短絡を、その負荷１１に接続される第１のスイッチング素子１２のソース電圧Ｖｓを比較器３９で直接検出し、その検出結果に基づいて、過電流検知回路２９において過電流であるか否かの電流しきい値Ｉｔｈ１，Ｉｔｈ２を多段階（２段階）に変更する。
【００７９】
具体的に、図２は、図１の回路構造における第１のスイッチング素子１２のドレイン−ソース間電圧Ｖｄｓと駆動電流Ｉｄとの関係、及び過電流検知回路２９における電流しきい値Ｉｔｈ１，Ｉｔｈ２について示す図である。図２において、横軸は第１のスイッチング素子１２のドレイン−ソース間電圧Ｖｄｓを示しており、縦軸はそのドレイン−ソース間電圧Ｖｄｓに対する第１のスイッチング素子１２に流れる駆動電流Ｉｄを示している。即ち、図２中の破線Ｇ１（負荷理想線）は、第１のスイッチング素子１２及び負荷１１の耐久性等を考慮した場合の当該第１のスイッチング素子１２のドレイン−ソース電圧Ｖｄｓと駆動電流Ｉｄとの理想的な関係を示しており、また線Ｇ２（オン抵抗線）は、第１のスイッチング素子１２のオン抵抗特性を示す線である。ここでは、基本的に、駆動電流Ｉｄが図２中のオン抵抗線Ｇ２を上回ることはないものとして説明する。
【００８０】
ここで、第１のスイッチング素子１２がオンした際のドレイン−ソース間電圧Ｖｄｓ及び駆動電流Ｉｄの安定点は、負荷理想線Ｇ１とオン抵抗線Ｇ２との交点Ａとなる。即ち、第１のスイッチング素子１２及び負荷１１の耐久性等を考慮した場合、第１のスイッチング素子１２のドレイン−ソース間電圧Ｖｄｓ及び駆動電流Ｉｄの値は、第１のスイッチング素子１２のオン状態が維持されるのに伴って、点Ｂ（Ｖｄｓ＝Ｖｃｃ（例えば、１２Ｖ），Ｉｄ＝０）から、負荷理想線Ｇ１に沿って矢印Ｑに示す方向に変化し、安定点Ａに到達した時点で安定することが理想である。
【００８１】
そして、上述のように、過電流検知回路２９は、図２中に示された２つの電流しきい値Ｉｔｈ１，Ｉｔｈ２を、第１のスイッチング素子１２のソース電圧Ｖｓに応じて切り換えて適用する。このうちの第１の電流しきい値Ｉｔｈ１は、負荷１１の短絡が行われていない状態での電流しきい値であり、また第２の電流しきい値Ｉｔｈ２は、負荷１１の短絡時に対応する電流しきい値である。上述の通り、第１の電流しきい値Ｉｔｈ１は、通常の安定動作時における負荷１１の駆動電流Ｉｄの状態（図２中のＡ点）よりも高く設定されており、逆に、第２の電流しきい値Ｉｔｈ２は、通常の安定動作時における負荷１１の駆動電流Ｉｄの状態（図２中のＡ点）よりも低く設定されている。
【００８２】
このようにすることで、第１のスイッチング素子１２のソース電圧Ｖｓと基準電圧Ｖｒｅｆとを比較器３９において比較した結果に基づいて、負荷１１の短絡時には、過電流検知回路２９が第２の電流しきい値Ｉｔｈ２を適用して、負荷１１に流される電流Ｉｄを、第１のスイッチング素子１２のチョッピング制御により制限する。これにより、第１のスイッチング素子１２及び負荷１１に対する過電流を防止することができ、第１のスイッチング素子１２等の素子破壊を防止することができる。
【００８３】
以上のように、この実施の形態では、第１のスイッチング素子１２のドレイン−ソース間の電圧降下Ｖｄｓによる電流制限部２５での電流制限の他に、分流回路４５、カレントミラー回路４３及び定電流源４４によって検出されたＰ点の電圧に基づいて第１のスイッチング素子１２及び負荷１１に流れる過電流Ｉｄが負荷１１の短絡に相当する所定の過電流の値以上である旨を検出し、これに基づいて第１のスイッチング素子１２をオフ状態に切り換えるので、負荷１１の短絡に起因する第１のスイッチング素子１２等の素子破壊を確実に防止できる。
【００８４】
また、負荷１１の短絡により第１のスイッチング素子１２のソース電圧Ｖｓが極端に低下した場合に、比較器３９からの信号に基づいて過電流検知回路２９が第２の電流しきい値Ｉｔｈ２を適用して厳格に過電流を防止するので、負荷１１の短絡に起因する第１のスイッチング素子１２等の素子破壊を確実に防止できる。
【００８５】
尚、上記実施の形態では、保護用論理回路２１からチャージポンプ２３をオフ状態に切り換えることで第１のスイッチング素子１２を停止させたり、電流制限部２５で第１のスイッチング素子１２のゲート−ソース間を短絡させたりすることで、第１のスイッチング素子１２をオフ状態に切り換えるようにしていたが、例えば第１のスイッチング素子１２のゲートをグランドに短絡させることで、この第１のスイッチング素子１２をオフ状態に切り換えてもよい。かかる接地切り換え機能は、この場合、保護用論理回路２１や電流制限部２５以外に、別素子としての接地用トランジスタを追加して設け、この接地用トランジスタにより第１のスイッチング素子１２のゲートをグランドに短絡させるようにすればよい。
【００８６】
また、上記実施の形態では、第１のスイッチング素子１２のソース電圧Ｖｓを比較器３９によって基準電圧Ｖｒｅｆと比較し、その比較結果により過電流検知回路２９が負荷１１の短絡を判断するようにしていたが、過電流検知回路２９の構成において大電流を入力できる構成であれば、第１のスイッチング素子１２のソース電圧Ｖｓを直接に過電流検知回路２９に入力し、その過電流検知回路２９の内部で基準電圧Ｖｒｅｆに対する比較を行うようにしてもよい。この場合は、過電流検知回路２９自体が負荷短絡過電流検知手段として機能する。
【００８７】
さらに、上記実施の形態では、過電流検知回路２９が２段階で電流しきい値Ｉｔｈ１，Ｉｔｈ２を切り換えていたが、３段階以上の多段階に電流しきい値を切り換えても差し支えない。
【００８８】
【発明の効果】
請求項１及び請求項３に記載の発明によれば、駆動スイッチとしての電界効果型トランジスタのオンオフ動作により所定の負荷に対する駆動電流のオンオフ切替えを行うにあたって、電界効果型トランジスタの両端の電圧が所定のしきい値を越える場合に、当該電界効果型トランジスタに流れる電流が一般的な過電流とならないように制限するほか、駆動スイッチに流れる駆動電流を分流して過電流を検出し、この過電流が、負荷の短絡に相当する所定の過電流の値以上であると判断した場合に、電界効果型トランジスタをオフ状態に切り換えるので、負荷の短絡に起因する駆動スイッチ等の素子破壊を確実に防止することができる。
【００８９】
請求項２に記載の発明によれば、分流回路で分流された分流電流がカレントミラー回路の一方側に与えられると、この分流電流に対して予め設定されたミラー比分のミラー電流が他方側に流れる。この他方側の経路においては、定電流源が一定電流容量しか持たないことから、仮にミラー電流が過電流であった場合、この過電流状態で定電流源が大きなミラー電流を流そうとすると、その経路中の検出点が降下せざるを得ないため、この検出点の電圧に基づいて分流電流の過電流状態を検出することができ、ひいては駆動スイッチ及び負荷に流れる負荷の短絡に相当するような大きな過電流を容易に検出することが可能である。
【００９０】
請求項４に記載の発明によれば、電界効果型トランジスタが、オフ状態となった後に、タイマーにより一定時間後に自動復帰されるまでオフ状態が保持され、あるいは、請求項５に記載の発明によれば、電界効果型トランジスタが、オフ状態となった後に、主機能部の全体が再起動されるまでオフ状態が保持されるようになっているので、負荷短絡時に駆動スイッチがオフになってその負荷が停止しても、その負荷の動作を容易に復帰させることが可能である。
【図面の簡単な説明】
【図１】この発明の一の実施の形態に係る過電流保護回路を示すブロック図である。
【図２】第１のスイッチング素子のドレイン−ソース間電圧と駆動電流との関係、及び過電流検知回路における電流しきい値の切り換えについて示す図である。
【図３】従来技術１に係る過電流保護回路を示すブロック図である。
【図４】従来技術３に係る過電流保護回路を示すブロック図である。
【図５】従来技術３に係る過電流保護回路のＩＰＤを示すブロック図である。
【符号の説明】
１１  負荷
１２  スイッチング素子
２１  保護用論理回路
２３  チャージポンプ
２５  電流制限部
２７  ダイナミッククランプ回路
２９  過電流検知回路
３１  過温度検出回路
３３  論理和回路
３９  比較器
４０  主機能部
４１  分流検出部
４３  カレントミラー回路
４４  定電流源
４５  分流回路
４７  定電流経路
Ｉ１  分流電流
Ｉ２  ミラー電流
Ｉｄ  駆動電流
Ｖｓ  ソース電圧
Ｖｄｓ  ドレイン−ソース間電圧
【図１】
2004248452.tif 000003
【図２】
2004248452.tif 000004
【図３】
2004248452.tif 000005
【図４】
2004248452.tif 000006
【図５】
2004248452.tif 000007
【手続補正書】
【提出日】平成16年3月31日(2004.3.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
駆動スイッチとしてのパワーＭＯＳ−ＦＥＴのオンオフ動作により所定の負荷に対する駆動電流をオンとオフとの間で切り換えるとともに、当該パワーＭＯＳ−ＦＥＴを駆動し且つ過電流を保護する主機能部と、
電源側から前記駆動スイッチに与えられる電流を分流して過電流を検出するための分流検出部と
を備え、
前記主機能部が、前記分流検出部で検出された過電流に基づいて、当該過電流が前記負荷の短絡に相当する所定の過電流の値以上であると判断した場合に、前記パワーＭＯＳ−ＦＥＴをオフ状態に切り換える機能を有せしめられた過電流保護回路。
【請求項２】
請求項１に記載の過電流保護回路であって、
前記分流検出部が、
電源側から前記駆動スイッチに与えられる電流を所定の分流比で分流する分流回路と、
一方の経路に、前記分流回路で分流された分流電流が流れるとともに、他方の経路において、前記分流電流に対する所定のミラー比のミラー電流を得るカレントミラー回路と、
前記ミラー電流が流れる経路に設置される定電流源と
を備え、
前記分流回路が、
前記駆動スイッチに対してゲート及びドレインがそれぞれ共通に接続されたセンスＭＯＳ−ＦＥＴと、
前記センスＭＯＳ−ＦＥＴのソース電圧及び前記駆動スイッチのソース電圧が入力される差動アンプと
を備え、
前記分流検出部における前記過電流の検出点が、定電流源とカレントミラー回路との接続中間点に設定されたことを特徴とする過電流保護回路。
【請求項３】
請求項１または請求項２に記載の過電流保護回路であって、
前記主機能部が、前記パワーＭＯＳ−ＦＥＴの両端の電圧が前記所定のしきい値を越える場合に、当該パワーＭＯＳ−ＦＥＴに流れる電流を制限する電流制限部を備え、
前記電流制限部は、前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記パワーＭＯＳ−ＦＥＴをオフ状態に切り換える機能を有せしめられた過電流保護回路。
【請求項４】
請求項１ないし請求項３のいずれかに記載の過電流保護回路であって、
前記主機能部が、前記駆動スイッチを遮断またはチョッピングすることで前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する保護用論理回路を備え、
前記保護用論理回路は、前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記パワーＭＯＳ−ＦＥＴをオフ状態に切り換える機能を有せしめられた過電流保護回路。
【請求項５】
請求項１または請求項２に記載の過電流保護回路であって、
前記主機能部が、
前記パワーＭＯＳ−ＦＥＴの両端の電圧が前記所定のしきい値を越える場合に、当該パワーＭＯＳ−ＦＥＴに流れる電流を制限する電流制限部と、
前記駆動スイッチを遮断またはチョッピングすることで前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する保護用論理回路と
を備え、
前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記保護用論理回路または電流制限部によって、前記パワーＭＯＳ−ＦＥＴをオフ状態に切り換える機能を有せしめられた過電流保護回路。
【請求項６】
請求項１ないし請求項５のいずれかに記載の過電流保護回路であって、
前記パワーＭＯＳ−ＦＥＴがオフ状態となった後に、タイマーでの計時に基づいて一定時間後に前記パワーＭＯＳ−ＦＥＴを自動復帰するための自動復帰手段を備え、
前記パワーＭＯＳ−ＦＥＴがオフ状態となった後に、前記タイマーにより一定時間後に自動復帰されるまでオフ状態が保持されることを特徴とする過電流保護回路。
【請求項７】
請求項１ないし請求項５のいずれかに記載の過電流保護回路であって、
前記パワーＭＯＳ−ＦＥＴが、オフ状態となった後に、主機能部の全体が再起動されるまでオフ状態が保持されることを特徴とする過電流保護回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
請求項３に記載の発明は、請求項１または請求項２に記載の過電流保護回路であって、前記主機能部が、前記パワーＭＯＳ−ＦＥＴの両端の電圧が前記所定のしきい値を越える場合に、当該パワーＭＯＳ−ＦＥＴに流れる電流を制限する電流制限部を備え、前記電流制限部は、前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記パワーＭＯＳ−ＦＥＴをオフ状態に切り換える機能を有せしめられたものである。
請求項４に記載の発明は、請求項１ないし請求項３のいずれかに記載の過電流保護回路であって、前記主機能部が、前記駆動スイッチを遮断またはチョッピングすることで前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する保護用論理回路を備え、前記保護用論理回路は、前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記パワーＭＯＳ−ＦＥＴをオフ状態に切り換える機能を有せしめられたものである。
請求項５に記載の発明は、請求項１または請求項２に記載の過電流保護回路であって、前記主機能部が、前記パワーＭＯＳ−ＦＥＴの両端の電圧が前記所定のしきい値を越える場合に、当該パワーＭＯＳ−ＦＥＴに流れる電流を制限する電流制限部と、前記駆動スイッチを遮断またはチョッピングすることで前記パワーＭＯＳ−ＦＥＴに流れる電流を制限する保護用論理回路とを備え、前記分流検出部が前記過電流を検出した場合に、当該検出結果に基づいて、前記保護用論理回路または電流制限部によって、前記パワーＭＯＳ−ＦＥＴをオフ状態に切り換える機能を有せしめられたものである。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
請求項６に記載の発明は、請求項１ないし請求項５のいずれかに記載の過電流保護回路であって、前記パワーＭＯＳ−ＦＥＴがオフ状態となった後に、タイマーでの計時に基づいて一定時間後に前記パワーＭＯＳ−ＦＥＴを自動復帰するための自動復帰手段を備え、前記パワーＭＯＳ−ＦＥＴがオフ状態となった後に、前記タイマーにより一定時間後に自動復帰されるまでオフ状態が保持されるものである。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
請求項７に記載の発明は、請求項１ないし請求項５のいずれかに記載の過電流保護回路であって、前記パワーＭＯＳ−ＦＥＴが、オフ状態となった後に、主機能部の全体が再起動されるまでオフ状態が保持されるものである。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
【発明の効果】
請求項１、請求項３、請求項４及び請求項５に記載の発明によれば、駆動スイッチとしての電界効果型トランジスタのオンオフ動作により所定の負荷に対する駆動電流のオンオフ切替えを行うにあたって、電界効果型トランジスタの両端の電圧が所定のしきい値を越える場合に、当該電界効果型トランジスタに流れる電流が一般的な過電流とならないように制限するほか、駆動スイッチに流れる駆動電流を分流して過電流を検出し、この過電流が、負荷の短絡に相当する所定の過電流の値以上であると判断した場合に、電界効果型トランジスタをオフ状態に切り換えるので、負荷の短絡に起因する駆動スイッチ等の素子破壊を確実に防止することができる。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
請求項６に記載の発明によれば、電界効果型トランジスタが、オフ状態となった後に、タイマーにより一定時間後に自動復帰されるまでオフ状態が保持され、あるいは、請求項７に記載の発明によれば、電界効果型トランジスタが、オフ状態となった後に、主機能部の全体が再起動されるまでオフ状態が保持されるようになっているので、負荷短絡時に駆動スイッチがオフになってその負荷が停止しても、その負荷の動作を容易に復帰させることが可能である。