(57)【要約】【課題】  一方のＣＰＵやＤＭＡＣがデータバスを専有していた場合でも、他方のＣＰＵやＤＭＡＣが他のデータバスを使用して他のデータ処理を実行できるようにする。【解決手段】  第１のインタフェース制御部は第１のＦＩＦＯメモリを制御し、メモリ制御部は第３のＦＩＦＯメモリを制御することにより、スキャナ部又は通信制御部からメモリへのデータ転送を可能とし、第２のインタフェース制御部は第２のＦＩＦＯメモリを制御し、メモリ制御部は第３のＦＩＦＯメモリを制御することにより、前記メモリからプリンタ部又は通信制御部へのデータ転送を可能とし、メモリに対して第１のデータバス及び第２のデータバスを時系列的にアクセス可能に制御する。【選択図】        図５
2004304855.tif 000002
【特許請求の範囲】
【請求項１】
第１のデータバスと、
前記第１のデータバスと接続される通信制御部と、
第２のデータバスと、
前記第２のデータバスと接続され、データに基づいて画像形成を行うプリンタ部と、
データ用のメモリと、
前記メモリと前記第１のデータバスとの間でのデータの書き込み読み出しをし、前記メモリと前記第２のデータバスとの間でのデータの書き込み読み出しをし、及び、前記第１のデータバスと前記第２のデータバスとの間でのデータ転送を行う３方向性のインタフェース手段とを備え、
前記３方向性のインタフェース手段は、
前記第１のデータバスと接続する第１のインタフェース部と、
前記第２のデータバスと接続する第２のインタフェース部と、
前記メモリへのデータの書き込み読み出しを制御するメモリ制御手段と、
前記第１のインタフェース部から入力されるデータを一時記憶する第１のＦＩＦＯメモリと、
前記第２のインタフェース部へ出力されるデータを一時記憶する第２のＦＩＦＯメモリと、
前記メモリ制御手段によって書き込み読み出し制御されるデータを一時記憶する第３のＦＩＦＯメモリと、
第１のインタフェース部および前記メモリ制御手段を制御することにより、前記通信制御部から前記メモリへのデータ転送を可能とし、
第１のインタフェース部および前記メモリ制御手段を制御することにより、前記メモリから前記プリンタ部へのデータ転送を可能とし、
前記メモリに対して前記第１のデータバス及び前記第２のデータバスを時系列的にアクセス可能に制御する制御部とを有していること
を特徴とする画像形成装置。
【請求項２】
データに基づいて画像形成を行うプリンタ部を有する画像形成装置において、
第１のデータバスと、
前記第１のデータバスと接続される通信制御部と、
第２のデータバスと、
前記第２のデータバスと接続されるスキャナ部と、
前記データ用のメモリと、
前記メモリと前記第１のデータバスとの間でのデータの書き込み読み出をし、前記メモリと前記第２のデータバスとの間でのデータの書き込み読み出をし、及び、前記第１のデータバスと前記第２のデータバスとの間でのデータ転送を行う３方向性のインタフェース手段とを備え、
前記３方向性のインタフェース手段は、
前記第１のデータバスと接続する第１のインタフェース部と、
前記第２のデータバスと接続する第２のインタフェース部と、
前記メモリへのデータの書き込み読み出しを制御するメモリ制御手段と、
前記第１のインタフェース部へ出力されるデータを一時記憶する第１のＦＩＦＯメモリと、
前記第２のインタフェース部から入力されるデータを一時記憶する第２のＦＩＦＯメモリと、
前記メモリ制御手段によって書き込み読み出し制御されるデータを一時記憶する第３のＦＩＦＯメモリと、
第２のインタフェース部および前記メモリ制御手段を制御することにより、前記スキャナ部から前記メモリへのデータ転送を可能とし、
第１のインタフェース部および前記メモリ制御手段を制御することにより、前記メモリから前記通信制御部へのデータ転送を可能とし、
前記メモリに対して前記第１のデータバス及び前記第２のデータバスを時系列的にアクセス可能に制御する制御部とを有していることを特徴とする画像形成装置。
【請求項３】
前記第１のインタフェース部、前記第２のインタフェース部、及び前記メモリ制御手段を入出力制御するための制御命令と、前記第１、第２及び第３のＦＩＦＯメモリのデータ書き込み読み出し制御するための制御命令とを一時記憶する制御用のメモリを有することを特徴とする請求項１又は２に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複写機やプリンタ、ファクシミリなどの画像形成装置に関する。
【背景技術】
【０００２】
近年、原稿画像から取得した画像データに基づいて画像形成を行うデジタル複写機が使用されるに至っている。この種の複写機では原稿の画像情報がスキャナ等により読み込まれ、その原稿の画像情報が一旦、画像メモリに蓄えられる。そして、該画像メモリに蓄えられた画像情報はユーザの要求に応じて画像の縮小、拡大及び回転などの画像処理が施される。これにより、画像処理された画像データに基づいてその原稿の画像を所定の転写紙に複写することができる。
【０００３】
ところで、この種のデジタル複写機では原稿の画像情報を一旦蓄積するために大容量のメモリが設けられ、その画像情報を効率良くデータ転送する技術が必要になる。
【０００４】
図７はこの種の画像メモリを用いた従来方式の画像形成装置５００の構成例を示すブロック図である。この画像形成装置５００は図７に示すＣＰＵバス１を有している。このＣＰＵバス１には、システム制御手段２、画像メモリ３、ダイレクトメモリアクセスコントローラ（以下単にＤＭＡＣという）４、画像取得手段５及び画像再生手段６とが接続されている。
【０００５】
このＣＰＵバス１に接続されたシステム制御手段２はＣＰＵ２ａ，ＲＯＭ２ｂ，ＲＡＭ２ｃ及び操作部２ｄを有している。ＣＰＵ２ａは画像形成装置５００の全体制御を行うＩＣで、その制御プログラムはＲＯＭ２ｂに格納されている。ＲＡＭ２ｃはＣＰＵ２ａが演算を行うときに、一時的に使用されるメモリで、制御プログラムの実行上必要になるものである。
【０００６】
例えば、画像取得手段５や画像再生手段６に起動指示などの制御命令が出力されたとき、ＣＰＵ２ａによってＲＡＭ２ｃにその制御命令が書き込まれ、その後、画像データの書き込み終了通知などがあった場合にこの制御命令に対するものかが照合される。
【０００７】
また、操作部２ｄはユーザと本装置との間のインタフェースに必要なものであり、この指示によりＣＰＵ２ａは所定のデータ処理を実行する。ＣＰＵバス１に接続された画像メモリ３は複数ページ分の容量をもつ比較的大きな容量のメモリで、図示しないが符号化処理を行うことにより符号データの蓄積も行われる。ＤＭＡＣ４はＣＰＵ２ａの介在なしに各デバイス間のデータ転送を実行するもので、ＣＰＵ２ａに比べ高速にデータ転送を行うことができる。
【０００８】
このＣＰＵバス１に接続された画像取得手段５はスキャナ用インタフェース５ａ、スキャナ部５ｂ及びページメモリ５ｃを有している。スキャナ用インタフェース５ａはスキャナ部５ｂの駆動制御及びページメモリ５ｃにおける画像データ（ＤＡＴＡ）の書き込み読み出し制御を行うものである。ページメモリ５ｃはスキャナ部５ｂからの画像データを１ページ分格納するメモリで、スキャナ部５ｂとＣＰＵ２ａのデータ転送速度の整合及びＣＰＵバス１の使用効率の向上のため必要になるものである。
【０００９】
更に、ＣＰＵバス１に接続された画像再生手段６はプリンタ用インタフェース６ａ，ページメモリ６ｂ及びプリンタ部６ｃを有している。プリンタ用インタフェース６ａはプリンタ部６ｃの駆動制御及びページメモリ６ｂにおける画像データの書き込み読み出し制御を行うものである。ページメモリ６ｂはプリンタ部６ｃへの書き込みデータを１ページ分格納するメモリで、プリンタ６ｃとＣＰＵ２ａのデータ転送速度の整合及びＣＰＵバス１の使用効率の向上のため必要になるものである。
【００１０】
次に、画像形成装置５００の動作を説明する。始めに、単一原稿時のコピー動作について説明する。まず、操作部２ｄから１ページコピーの指示を受けると、ＣＰＵ２ａから画像取得手段５へスキャナ駆動が指示される。この指示を受けたスキャナ用インタフェース５ａではスキャナ部５ｂが駆動されると共に、スキャナ部５ｂから原稿の画像データが取得され、その画像データが順次ページメモリ５ｃに格納される。１ページ分の画像データがページメモリ５ｃに格納されると、スキャナ用インタフェース５ａはＣＰＵ２ａに対して画像データの読み取り終了を通知する。
【００１１】
この通知を受けたＣＰＵ２ａからＤＭＡＣ４に対して、スキャナ用インタフェース５ａからプリンタ用インタフェース６ａへ画像データを転送するように指示が与えられる。そして、１ページ分の画像データがスキャナ用のページメモリ５ｃからプリンタ用のページメモリ６ｂに転送される。この１ページの画像データの転送が終わると、ＤＭＡＣ４からＣＰＵ２ａに対して、転送終了が通知される。この通知を受けたＣＰＵ２ａから画像再生手段６へプリンタ駆動が指示される。この指示を受けたプリンタ用インタフェース６ａによって、ページメモリ６ｂから画像データが読み出され、その画像データがプリンタ部６ｃに出力される。プリンタ部６ｃでは１ページの画像データに基づいて、原稿の画像を転写紙などに複写することができる。
【００１２】
次に、複数枚の原稿を複数部コピーするときの動作について説明する。まず、操作部２ｄからの指示を受けたＣＰＵ２ａによって画像取得手段５に対してスキャナ駆動が指示される。この指示を受けたスキャナ用インタフェース５ａでは、スキャナ部５ｂによって取得された１ページ分の画像データがページメモリ５ｃに格納されると、その後、スキャナ用インタフェース５ａからＣＰＵ２ａへ１ページ分の画像データの読み取り終了が通知される。この通知を受けたＣＰＵ２ａからＤＭＡＣ４にデータ転送が指示されるので、ページメモリ５ｃに格納された画像データが画像メモリ３に転送される。
【００１３】
この一連の動作が原稿枚数分だけ繰り返され、全ての画像データが画像メモリ３に蓄積される。その後、蓄積された画像データはＣＰＵ２ａの指示によりプリンタ用インタフェース６ａに転送される。このとき、ＤＭＡＣ４により１ページ分の画像データが画像メモリ３からプリンタ用のページメモリ６ｄに格納されると、ＣＰＵ２ａからプリンタ用インタフェース６ａに対してプリンタ起動が指示される。
【００１４】
この指示を受けたプリンタ用インタフェース６ａによって１ページ分の画像データがプリンタ部６ｃに出力されると、ＣＰＵ２ａに対して印刷終了が通知される。この通知を受けたＣＰＵ２ａからＤＭＡＣ４へ次ページの画像データの転送が指示され、その印刷が開始される。
【００１５】
この一連の動作が原稿枚数分だけ繰り返されるので、最初の１部のコピーが完了する。この例ではＣＰＵ２ａに対して複数部のコピーが指示されているので、ＤＭＡＣ４に対して、再度１ページ目の画像データを画像メモリ３からプリンタ用インタフェース６ａへ転送するように指示される。これ以降は、同一動作を設定された部数分だけ繰り返すことにより、複数部のコピーを行うことができる。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところで、従来方式の画像形成装置１０によれば、本装置に通信手段を付加することにより、複写機能にプリンタ、ファクシミリ機能を複合させたデータ処理装置の要求がある。この要求に対して、いわゆるメモリ通信や同報通信などを行うために画像メモリ３を効率良く使用しなければならない。しかしながら、従来方式では１本のＣＰＵバス１に画像メモリ３、ＤＭＣＡ４、画像取得手段５及び画像再生手段６が接続され、しかも、各々の手段５，６毎にページメモリ５ｃや６ｂが接続されている。
【００１７】
従って、スキャナ部５ｃ及びプリンタ部６ｃの動作時以外はスキャナー用及びプリンタ用のページメモリ５ｃ，６ｂが使用されないので、メモリ使用効率が悪くなるというシステム構築上の問題がある。因なみに、ページメモリ５ｃ，６ｂは一番大きな原稿サイズ（例えばＡ３サイズ）の画像データが記録できるような容量を有している。これにより、Ａ３サイズより小さな原稿を複写する場合は、使用しないメモリ領域が発生してしまいメモリ使用効率が低下する。
【００１８】
また、複数枚の原稿を複数部コピーするとき、すなわち、１ページの画像データを読み込んだ後に、１ページ目の原稿をプリントアウトしながら複数部のコピーを同時に行う場合に、ＤＭＡＣ４によってスキャナ用のページメモリ５ｃから画像メモリ３とプリンタ用のページメモリ６ｂとの両方に画像データを転送しなければならない。従って、画像データを２度に分けて転送しなければならず、単一原稿時のデータ転送時間の約２倍になる。
【００１９】
更に、ＣＰＵバス１に接続されたＤＭＡＣ４の転送速度がＣＰＵ２ａのバス占有率によって変化するので、ＤＭＡＣ４によって前ページの画像データ上に次ページの画像データが上書きされてしまう場合がある。これは、ＣＰＵ２ａのバス占有率の変化によって、ＤＭＡＣ４の転送速度が低下したときなどに、１ページ分の画像データがページメモリ５ａから画像メモリ３へ全て転送される前に、次ページの画像データの読み込みが開始された場合に発生する。
【００２０】
同様に、１ページ分の画像データをページメモリ６ｂに格納する前に、プリンタの起動指示がなされると、画像データのアンダーフローが発生して原稿の上部が複写されない場合がある。このような状態を避けるために、ＣＰＵ２ａに優先してＤＭＡＣ（以下外部機器ともいう）４にＣＰＵバス１を専有させるようにすると、ＣＰＵ２ａの処理速度が低下したり、ＣＰＵバス（以下データバスともいう）１や画像メモリ（以下データ用のメモリともいう）３を使用したファックス処理などをＣＰＵ（以下外部機器ともいう）２ａに実行させることが困難になるという問題がある。
【００２１】
そこで、この発明は上述した課題を解決したものであって、一方の外部機器がデータバスを専有していた場合でも、他方の外部機器が他のデータバスを使用して他のデータ処理を実行できるようにすると共に、各々のデータバスに接続された外部機器によってデータ用のメモリを時系列的に共用できるようにしたデータ処理装置を具備した画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００２２】
請求項１に係る発明は、第１のデータバスと、
前記第１のデータバスと接続される通信制御部と、
第２のデータバスと、
前記第２のデータバスと接続され、データに基づいて画像形成を行うプリンタ部と、
データ用のメモリと、
前記メモリと前記第１のデータバスとの間でのデータの書き込み読み出しをし、前記メモリと前記第２のデータバスとの間でのデータの書き込み読み出しをし、及び、前記第１のデータバスと前記第２のデータバスとの間でのデータ転送を行う３方向性のインタフェース手段とを備え、
前記３方向性のインタフェース手段は、
前記第１のデータバスと接続する第１のインタフェース部と、
前記第２のデータバスと接続する第２のインタフェース部と、
前記メモリへのデータの書き込み読み出しを制御するメモリ制御手段と、
前記第１のインタフェース部から入力されるデータを一時記憶する第１のＦＩＦＯメモリと、
前記第２のインタフェース部へ出力されるデータを一時記憶する第２のＦＩＦＯメモリと、
前記メモリ制御手段によって書き込み読み出し制御されるデータを一時記憶する第３のＦＩＦＯメモリと、
第１のインタフェース部および前記メモリ制御手段を制御することにより、前記通信制御部から前記メモリへのデータ転送を可能とし、
第１のインタフェース部および前記メモリ制御手段を制御することにより、前記メモリから前記プリンタ部へのデータ転送を可能とし、
前記メモリに対して前記第１のデータバス及び前記第２のデータバスを時系列的にアクセス可能に制御する制御部とを有していること
を特徴とする画像形成装置である。
【００２３】
請求項２に係る発明は、データに基づいて画像形成を行うプリンタ部を有する画像形成装置において、
第１のデータバスと、
前記第１のデータバスと接続される通信制御部と、
第２のデータバスと、
前記第２のデータバスと接続されるスキャナ部と、
前記データ用のメモリと、
前記メモリと前記第１のデータバスとの間でのデータの書き込み読み出をし、前記メモリと前記第２のデータバスとの間でのデータの書き込み読み出をし、及び、前記第１のデータバスと前記第２のデータバスとの間でのデータ転送を行う３方向性のインタフェース手段とを備え、
前記３方向性のインタフェース手段は、
前記第１のデータバスと接続する第１のインタフェース部と、
前記第２のデータバスと接続する第２のインタフェース部と、
前記メモリへのデータの書き込み読み出しを制御するメモリ制御手段と、
前記第１のインタフェース部へ出力されるデータを一時記憶する第１のＦＩＦＯメモリと、
前記第２のインタフェース部から入力されるデータを一時記憶する第２のＦＩＦＯメモリと、
前記メモリ制御手段によって書き込み読み出し制御されるデータを一時記憶する第３のＦＩＦＯメモリと、
第２のインタフェース部および前記メモリ制御手段を制御することにより、前記スキャナ部から前記メモリへのデータ転送を可能とし、
第１のインタフェース部および前記メモリ制御手段を制御することにより、前記メモリから前記通信制御部へのデータ転送を可能とし、
前記メモリに対して前記第１のデータバス及び前記第２のデータバスを時系列的にアクセス可能に制御する制御部とを有していることを特徴とする画像形成装置である。
【００２４】
請求項３に係る発明は、前記第１のインタフェース部、前記第２のインタフェース部、及び前記メモリ制御手段を入出力制御するための制御命令と、前記第１、第２及び第３のＦＩＦＯメモリのデータ書き込み読み出し制御するための制御命令とを一時記憶する制御用のメモリを有することを特徴とする請求項１又は２に記載の画像形成装置である。
【発明の効果】
【００２５】
本発明によれば、スキャナ部及びプリンタ部などによってメモリを共用できるので、従来方式のようなページメモリが不要となると共に、メモリの使用効率が向上する。
【００２６】
また、１本のデータバスを２つに分断したデータ転送制御をすることができるので、例えば、第１のデータバスに接続された外部機器が、データ用のメモリとの間でデータの書き込み読み出しを行っているときに、第２のデータバスとデータ用のメモリとの間におけるデータの書き込み読み出しを停止させたり、データ用のメモリから読み出された同じデータを第２のデータバスに転送したりすることができる。
【００２７】
従って、第１のデータバスに接続された外部機器が、データ用のメモリとの間でデータを書き込み読み出しを行っているときは、第２のデータバスを他の外部機器に開放することができる。これと共に、第１のデータバスに接続された外部機器と、第２のデータバスに接続された外部機器とでデータ用のメモリを時系列的若しくは同時に共用することができる。
【００２８】
また、本発明によれば、１本のデータバスを２つに分断して、２つのデータバス間でデータ転送を行うことが可能で、しかも、上位の制御装置などに過度な制御負担などをかけないようなデータ処理システムを構築することができる。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照しながら、この発明の実施形態としてのデータ処理装置及びシステム構築方法について説明をする。
【００３０】
（１）インタフェース装置の構成例
図１は、この実施形態としてのデータ処理装置に適用されるインタフェース装置の構成例を示す図である。
【００３１】
本実施の形態では、データ用のメモリと２つに分断されたデータバスに３方向性のインタフェース手段を接続して、一方のデータバスに接続された外部機器が、データ用のメモリとの間でデータを書き込み読み出しを行っているときは、他方のデータバスを他の外部機器に開放できるようにすると共に、各々のデータバスに接続された外部機器によってデータ用のメモリを時系列的若しくは同時に共用できるようにしたものである。
【００３２】
このインタフェース装置１００は図１に示す第１のデータバス１１及び第２のデータバス１２の間に接続されて使用される。データバス１１には双方向性の第１のインタフェース部１３が接続され、このデータバス１１との間でデータが入出力される。インタフェース部１３の内部への出力段にはデータ用の第１のメモリとしてのＦＩＦＯメモリ１４ａが接続され、データバス１１から入力されたデータが一時記録される。ＦＩＦＯメモリ１４ａは２つのデータバス間のデータ転送速度を整合するために必要となる。ＦＩＦＯメモリ１４ａによるデータは最初に入力されたものから最初に出力される。
【００３３】
ＦＩＦＯメモリ１４ａの出力段には内部データバス１５ａを介在して第２のインタフェース部１６が接続される。インタフェース部１６の外部への出力段にはデータバス１２が接続され、データバス１１からのデータがデータバス１２に出力される。
【００３４】
また、インタフェース部１６の内部への出力段にはデータ用の第２のメモリとしてのＦＩＦＯメモリ１４ｂが接続され、上述した理由からデータバス１２より入力されたデータが一時記録される。このデータは最初に入力されたものから、最初に出力される。このＦＩＦＯメモリ１４ｂの出力段には内部データバス１５ｂを介在してインタフェース部１３が接続される。インタフェース部１３の外部への出力段にはデータバス１１が接続され、データバス１２からのデータがデータバス１１に出力される。
【００３５】
更に、上述の２つのインタフェース部１３及び１６間には制御用のメモリ１７が接続され、例えばこのインタフェース装置１００を含めたデータ処理システムを構築したときに、そのシステム上位の制御装置などからの制御命令Ｄ１が一時記録される。この例で制御用のメモリ１７はコマンドレジスタ１７ａ及びステータスレジスタ１７ｂを有している。上述の制御命令Ｄ１はこのコマンドレジスタ１７ａに記録される。
【００３６】
このインタフェース装置１００へのアクセス方法には、一義的に決めたチップセレクト信号を使用する方法や、アドレスデコード方式を使用する方法などが考えられる。アドレスデコード方式は予めＲＯＭなどにマッピンクされたアドレスＡｄｄをアクセス時に制御装置などによって、データバス１１上にそのアドレスをドライブする。これにより、インタフェース装置１００内のアドレスレジスタに設定するようにして、そのインタフェース装置１００内でアドレスをデコードすることによりアクセスを受け付ける方法である。以降の説明では、後者の場合を想定して説明をする。
【００３７】
例えば、インタフェース部１３又はインタフェース部１６内にはインタフェース制御部１８が設けられ、コマンドレジスタ１７ａに記録された制御命令Ｄ１に基づいてＦＩＦＯメモリ１４ａ，１４ｂのデータ書き込み読み出し制御が行われ、しかも、インタフェース部１３、１６、内部データバス１５ａ，１５ｂの入出力が制御される。
【００３８】
インタフェース制御部１８には図２に示すアドレスレジスタ１８ａ，デコーダ１８ｂ，タイミング発生回路１８ｃなどが設けられる。アドレスレジスタ１８ａには、アクセス時に本インタフェース装置１００宛のアドレスが設定される。本インタフェース装置１００宛のアクセスであるかは、そのアドレスがデコーダ１８ｂによって解読されることで判断される。このデコーダ１８ｂは制御命令Ｄ１の解読にも使用される。この制御命令Ｄ１のデコード結果に基づいてタイミング発生回路１８ｃではスイッチ制御信号Ｓ１〜Ｓ４が発生される。
【００３９】
スイッチ制御信号Ｓ１はインタフェース部１３のバス切換えに使用され、スイッチ制御信号Ｓ２はインタフェース部１６のバス切換えに使用される。メモリ制御信号Ｓ３はＦＩＦＯメモリ１４ａの書き込み読み出しに使用され、メモリ制御信号Ｓ４はＦＩＦＯメモリ１４ｂの書き込み読み出しに使用される。
【００４０】
ステータスレジスタ１７ｂには制御通知情報が一時記録される。この制御通知情報は制御命令Ｄ１に関して実行されたデータ転送結果などを示す終了ステータスデータＤ２のようなものであり、システム上位の制御装置などはこの終了ステータスデータＤ２を受信することで、先にインタフェース装置１００に与えた制御命令Ｄ１に対するデータ処理が終了したかを判断することができる。
【００４１】
次に、図２を参照しながら、インタフェース装置１００の動作を説明する。この例ではデータバス１１，１２間でデータ転送をするときに、コマンドレジスタ１７ａに制御命令Ｄ１が書き込まれるようになされたものである。
【００４２】
例えば、データバス１１からデータバス１２へデータを転送する場合には、その旨の制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれる。この制御命令Ｄ１がインタフェース制御部１８に受信されると、この制御命令Ｄ１がインタフェース制御部１８でデコードされ、このデコード結果であるスイッチ制御信号Ｓ１に基づいてインタフェース部１３ではデータバス１１が内部データバス１５ａに接続され、インタフェース部１６ではスイッチ制御信号Ｓ２に基づいて内部データバス１５ａがデータバス１２に接続される。
【００４３】
そして、データバス１１から入力されたデータはメモリ制御信号Ｓ３に基づいてＦＩＦＯメモリ１４ａに一時記録される。これはデータバス１１上のデータ転送速度とデータバス１２上のデータ転送速度とを整合させるためである。このＦＩＦＯメモリ１４ａに最初に記録されたデータから順にメモリ制御信号Ｓ３に基づいて読み出され、インタフェース部１６を通過してデータバス１２に出力される。
【００４４】
また、データバス１２からデータバス１１へデータを転送する場合には、その旨の制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれる。この制御命令Ｄ１がインタフェース制御部１８に受信されると、インタフェース制御部１８でデコードされたスイッチ制御信号Ｓ１に基づいてインタフェース部１３ではデータバス１１が内部データバス１５ｂに接続され、インタフェース部１６ではスイッチ制御信号Ｓ２に基づいて内部データバス１５ｂがデータバス１２に接続される。そして、データバス１２から入力されたデータはメモリ制御信号Ｓ４に基づいてＦＩＦＯメモリ１４ｂに一時記録され、データバス１１及び１２のデータ転送速度がマッチングされる。このＦＩＦＯメモリ１４ｂに最初に記録されたデータから順に、メモリ制御信号Ｓ４に基づいて読み出され、インタフェース部１３を通過してデータバス１１に出力される。
【００４５】
このデータ転送が終了すると、ステータスレジスタ１７ｂには終了ステータスデータＤ２が書き込まれる。なお、ステータスレジスタ１７ｂにはインタフェース装置１００自身の終了ステータスデータＤ２が書き込まれることは勿論のこと、この種のインタフェース装置１００をデータバスを分断する節目、節目に多数配置してデータ処理システムを構築したときに、他のインタフェース装置１００からの終了ステータスデータＤ２をも記録するようになされている。
【００４６】
このようにすると、システムの制御装置に対して最も近い位置に配置したインタフェース装置１００のステータスレジスタ１７ｂの記録内容を確認することで、そのデータ処理システムで端末装置に近いインタフェース装置１００に与えた制御命令Ｄ１に対するデータ処理が終了したかを容易に判断することができる。
【００４７】
このように、本実施の形態に係るインタフェース装置１００によれば、コマンドレジスタ１７ａに一旦、制御命令Ｄ１が書き込まれた後は、その制御命令Ｄ１に基づいてインタフェース部１３，１６及び内部データバス１５ａ，１５ｂの入出力制御及びＦＩＦＯメモリ１４ａ，１４ｂの書き込み読み出し制御をすることができるので、インタフェース装置１００に接続されたシステム上位の制御装置などと独立してデータバス１１，１２間でデータを転送することができる。
【００４８】
従って、制御命令Ｄ１を書き込んだ後は、その制御装置自らがインタフェース装置１００の入出力を管理しなくても済むので、その制御装置のデータ処理負担を軽減することができる。
【００４９】
また、本実施の形態では制御命令Ｄ１に関して実行されたデータ転送結果を示す終了ステータスデータＤ２がステータスレジスタ１７ｂに一時記録されるので、このコマンドレジスタ１７ｂからそのデータＤ２を読み出すことにより、制御命令Ｄ１に関して実行されたデータの転送結果を容易に確認することができる。従って、制御装置とインタフェース装置１００との間において、ハンドシェイクによるデータ処理を行うこと、及び、複数のインタフェース装置１００間において、ハンドシェイクによるデータ処理を行うことができる。
【００５０】
続いて、本実施の形態としての３方向性のインタフェース装置２００について説明をする。図３は本実施の形態としての３方向性のインタフェース装置２００の構成例を示すブロック図である。
【００５１】
この実施形態では、内部データバス１５ａ，１５ｂから分岐した分岐データバスが接続され、この分岐データバスにメモリ制御手段が接続され、インタフェース部１３，１６よって入出力されるデータが制御命令Ｄ１に基づいて書き込み読み出し制御されるようにしたものである。なお、インタフェース装置１００と同じ符号及び同じ名称のものは同じ機能を有するので、その説明を省略する。
【００５２】
この３方向性のインタフェース装置２００には図３に示す内部バスセレクタ２１が設けられる。内部バスセレクタ２１は図４に示す２回路１選択用のスイッチ回路２１ａ，単一スイッチ回路２１ｂ及び２１ｃを有している。勿論、これらのスイッチ回路２１ａ〜２１ｃは電界効果トランジスタやバイポーラトランジスタなどにより集積化されたトランジスタ回路を用いてもよい。
【００５３】
スイッチ回路２１ａのａ点はＦＩＦＯメモリ１４ａの出力段の内部データバス１５ａに接続され、そのｂ点はＦＩＦＯメモリ１４ｂの出力段の内部データバス１５ｂに接続される。スイッチ回路２１ａの中性点ｎは分岐データバスとしての書き込み用のメモリバス２２ａに接続される。このメモリバス２２ａにはデータ用の第３のメモリとしてのＦＩＦＯメモリ２３ａに接続され、内部データバス１５ａ又は１５ｂから分岐された書き込み用のデータが一時記憶される。このＦＩＦＯメモリ２３ａの出力段にはメモリ制御手段２４が接続され、内部データバス１５ａ又は１５ｂから分岐されたデータの書き込み読み出し制御が行われる。このメモリ制御手段２４の外部への出力段には画像メモリ３などのデータ用のメモリが接続される。
【００５４】
また、メモリ制御手段２４の内部への出力段にはＦＩＦＯメモリ２３ｂが接続され、内部データバス１５ａ又は１５ｂへ出力するための読み出し用のデータが一時記憶される。このＦＩＦＯメモリ２３ｂの出力段には読み出し用のメモリバス２２ｂが接続される。このメモリバス２２ｂはスイッチ回路２１ｂ，２１ｃの接点ｎに接続される。スイッチ回路２１ｂのａ点は内部データバス１５ａを通じてインタフェース部１６の入力段に接続され、スイッチ回路２１ｃのｂ点は内部データバス１５ｂを通じてインタフェース部１３の入力段に接続される。
【００５５】
上述のインタフェース部１３又はインタフェース部１６内にはインタフェース制御部１８に代わってインタフェース制御部２８が設けられる。インタフェース制御部２８はアドレスレジスタ２８ａ、デコーダ２８ｂ及びタイミング発生回路２８ｃを有しており、これらの機能はインタフェース制御部１８のアドレスレジスタ１８ａ、デコーダ１８ｂ及びタイミング発生回路１８ｃとほぼ同じである。このインタフェース制御部２８では、コマンドレジスタ１７ａに記録された制御命令Ｄ１に基づいてＦＩＦＯメモリ１４ａ，１４ｂ及び２３ａ，２３ｂのデータ書き込み読み出し制御と、インタフェース部１３、１６、内部データバス１５ａ，１５ｂの入出力制御と、スイッチ回路２１ａ〜２１ｃのスイッチ制御などが行われる。
【００５６】
インタフェース制御部２８ではインタフェース制御部１８と同様に制御命令Ｄ１をデコードしてスイッチ制御信号Ｓ１〜Ｓ４を発生する他に、タイミング発生回路２８ｃによって、スイッチ回路２１ａのバス切換えに使用されるスイッチ制御信号Ｓ５と、スイッチ回路２１ｂのバス切換えに使用されるスイッチ制御信号Ｓ６と、ＦＩＦＯメモリ２３ａの書き込み読み出しに使用されるメモリ制御信号Ｓ７と、ＦＩＦＯメモリ２３ｂの書き込み読み出しに使用されるメモリ制御信号Ｓ８と、スイッチ回路２１ｃのバス短絡に使用されるスイッチ制御信号Ｓ９などが発生される。
【００５７】
次に、図４を参照しながら、インタフェース装置２００の動作を説明する。この例では以下の９つのデータ転送事象に関する制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれるようになされたものである。このデータ転送事象は、
（１）  データバス１１からデータバス１２へデータを転送（データスルー）する場合、
（２）  データバス１１から画像メモリ３へデータを書き込む場合、
（３）  データバス１１から画像メモリ３へデータを書き込むと同時にデータバス１２へ同じデータを転送する場合、
（４）  データバス１２からデータバス１１へデータを転送（データスルー）する場合、
（５）  データバス１２から画像メモリ３へデータを書き込む場合、
（６）  データバス１２から画像メモリ３へデータを書き込むと同時にデータバス１１へ同じデータを転送する場合、
（７）  画像メモリ３からデータバス１１へデータを読み出す場合、
（８）  画像メモリ３からデータバス１２へデータを読み出す場合、及び
（９）  画像メモリ３からデータバス１１及びデータバス１２へ同じデータを読み出す場合である。
【００５８】
例えば、データ転送事象（１）に関する制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれた場合には、この制御命令Ｄ１がインタフェース制御部２８に受信されると、この制御命令Ｄ１がインタフェース制御部２８でデコードされ、このデコード結果であるスイッチ制御信号Ｓ１に基づいてインタフェース部１３ではデータバス１１が内部データバス１５ａに接続され、インタフェース部１６ではスイッチ制御信号Ｓ２に基づいて内部データバス１５ａがデータバス１２に接続される。
【００５９】
スイッチ回路２１ａではスイッチ制御信号Ｓ５に基づいてメモリバス２２ａが内部データバス１５ａから切り離され、同様にスイッチ回路２１ａではスイッチ制御信号Ｓ６に基づいてメモリバス２２ｂが内部データバス１５ｂから切り離される。そして、データバス１１から入力されたデータはメモリ制御信号Ｓ３に基づいてＦＩＦＯメモリ１４ａに一時記録される。このＦＩＦＯメモリ１４ａに最初に記録されたデータから順にメモリ制御信号Ｓ３に基づいて読み出され、インタフェース部１６を通過してデータバス１２に出力される。これによりデータバス１１からデータバス１２へデータを転送（データスルー）することができる。また、データ転送事象（２）に関する制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれた場合には、インタフェース制御部２８でデコードされたスイッチ制御信号Ｓ１に基づいてデータバス１１が内部データバス１５ａに接続され、スイッチ回路２１ａではスイッチ制御信号Ｓ５に基づいてメモリバス２２ａと内部データバス１５ａとが接続される。
【００６０】
そして、データバス１１から入力されたデータはメモリ制御信号Ｓ３に基づいてＦＩＦＯメモリ１４ａに一時記録される。このＦＩＦＯメモリ１４ａに最初に記録されたデータから順にＦＩＦＯメモリ２３ａに記録される。ＦＩＦＯメモリ２３ａに記録されたデータはメモリ制御信号Ｓ７に基づいて読み出され、画像メモリ３に書き込まれる。
【００６１】
このとき、メモリバス２２ｂは内部データバス１５ｂから切り離されたままである。この場合にデータバス１２と内部データバス１５ａ，１５ｂとはどのような接続の仕方をしていてもよい。これにより、データバス１１から画像メモリ３へデータを書き込むことができる。
【００６２】
更に、データ転送事象（３）に関する制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれた場合には、インタフェース制御部２８でデコードされたスイッチ制御信号Ｓ１に基づいてデータバス１１が内部データバス１５ａに接続され、スイッチ制御信号Ｓ２に基づいて内部データバス１５ａがデータバス１２に接続される。スイッチ回路２１ａではスイッチ制御信号Ｓ５に基づいてメモリバス２２ａと内部データバス１５ａとが接続される。
【００６３】
そして、データバス１１から入力されたデータはメモリ制御信号Ｓ３に基づいてＦＩＦＯメモリ１４ａに一時記録される。このＦＩＦＯメモリ１４ａに最初に記録されたデータから順にＦＩＦＯメモリ２３ａに記録される。これと共に、ＦＩＦＯメモリ１４ａに記録されたデータがデータバス１２に出力される。ＦＩＦＯメモリ２３ａに記録されたデータはメモリ制御信号Ｓ７に基づいて読み出され、画像メモリ３に書き込まれる。これにより、データバス１１から画像メモリ３へデータを書き込むと同時にデータバス１２へ同じデータを転送することができる。
【００６４】
また、データ転送事象（４）に関する制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれた場合には、インタフェース制御部２８でデコードされたスイッチ制御信号Ｓ１に基づいてデータバス１１が内部データバス１５ｂに接続され、スイッチ制御信号Ｓ２に基づいて内部データバス１５ｂがデータバス１２に接続される。
【００６５】
スイッチ回路２１ａではスイッチ制御信号Ｓ５に基づいてメモリバス２２ａが内部データバス１５ａから切り離され、同様にスイッチ回路２１ａではスイッチ制御信号Ｓ６に基づいてメモリバス２２ｂが内部データバス１５ｂから切り離される。そして、データバス１２から入力されたデータはメモリ制御信号Ｓ４に基づいてＦＩＦＯメモリ１４ｂに一時記録される。このＦＩＦＯメモリ１４ｂに最初に記録されたデータから順にメモリ制御信号Ｓ４に基づいて読み出され、インタフェース部１３を通過してデータバス１１に出力される。これによりデータバス１２からデータバス１１へデータを転送（データスルー）することができる。次に、データ転送事象（５）に関する制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれた場合には、インタフェース制御部２８でデコードされたスイッチ制御信号Ｓ２に基づいてデータバス１２が内部データバス１５ｂに接続され、スイッチ回路２１ａではスイッチ制御信号Ｓ５に基づいてメモリバス２２ａと内部データバス１５ａとが接続される。
【００６６】
そして、データバス１２から入力されたデータはメモリ制御信号Ｓ４に基づいてＦＩＦＯメモリ１４ｂに一時記録される。このＦＩＦＯメモリ１４ｂに最初に記録されたデータから順にＦＩＦＯメモリ２３ａに記録される。ＦＩＦＯメモリ２３ａに記録されたデータはメモリ制御信号Ｓ７に基づいて読み出され、画像メモリ３に書き込まれる。
【００６７】
このとき、メモリバス２２ｂは内部データバス１５ｂから切り離されたままである。この場合にデータバス１１と内部データバス１５ａ，１５ｂとはどのような接続の仕方をしていてもよい。これにより、データバス１２から画像メモリ３へデータを書き込むことができる。
【００６８】
データ転送事象（６）に関する制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれた場合には、インタフェース制御部２８でデコードされたスイッチ制御信号Ｓ１に基づいてデータバス１１が内部データバス１５ｂに接続され、スイッチ制御信号Ｓ２に基づいて内部データバス１５ｂがデータバス１２に接続される。スイッチ回路２１ａではスイッチ制御信号Ｓ５に基づいてメモリバス２２ａと内部データバス１５ａとが接続される。
【００６９】
そして、データバス１２から入力されたデータはメモリ制御信号Ｓ４に基づいてＦＩＦＯメモリ１４ｂに一時記録される。このＦＩＦＯメモリ１４ｂに最初に記録されたデータから順にＦＩＦＯメモリ２３ａに記録される。これと共に、ＦＩＦＯメモリ１４ｂに記録されたデータがデータバス１１に出力される。ＦＩＦＯメモリ２３ａに記録されたデータはメモリ制御信号Ｓ７に基づいて読み出され、画像メモリ３に書き込まれる。これにより、データバス１２から画像メモリ３へデータを書き込むと同時にデータバス１１へ同じデータを転送することができる。
【００７０】
データ転送事象（７）に関する制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれた場合には、インタフェース制御部２８でデコードされたスイッチ制御信号Ｓ１に基づいてデータバス１１が内部データバス１５ｂに接続され、スイッチ回路２１ｂではスイッチ制御信号Ｓ６に基づいてメモリバス２２ｂと内部データバス１５ｂとが接続される。この例ではスイッチ制御信号Ｓ９によってスイッチ回路２１ｃがオンされる。
【００７１】
そして、画像メモリ３から読み出されたデータはメモリ制御信号Ｓ８に基づいてＦＩＦＯメモリ２３ｂに一時記録される。このＦＩＦＯメモリ２３ｂに最初に記録されたデータから順にインタフェース部１３を通ってデータバス１１に出力される。このとき、メモリバス２２ａは内部データバス１５ｂから切り離された状態である。この場合に、内部データバス１５ｂはスイッチ制御信号Ｓ２に基づいてデータバス１２から切り離されている。これにより、画像メモリ３からデータバス１１へデータを読み出すことができる。
【００７２】
データ転送事象（８）に関する制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれた場合には、インタフェース制御部２８でデコードされたスイッチ制御信号Ｓ１に基づいてデータバス１１が内部データバス１５ａから切り離され、スイッチ回路２１ｂではスイッチ制御信号Ｓ６に基づいてメモリバス２２ｂと内部データバス１５ａとが接続される。
【００７３】
そして、画像メモリ３から読み出されたデータはメモリ制御信号Ｓ８に基づいてＦＩＦＯメモリ２３ｂに一時記録される。このＦＩＦＯメモリ２３ｂに最初に記録されたデータから順にインタフェース部１６を通ってデータバス１２に出力される。このとき、メモリバス２２ａは内部データバス１５ｂから切り離された状態である。この場合に、内部データバス１５ａはスイッチ制御信号Ｓ１に基づいてデータバス１１から切り離されている。これにより、画像メモリ３からデータバス１２へデータを読み出すことができる。なお、データ転送事象（１）〜（６），（８）に関する制御命令Ｄ１を実行する場合には、スイッチ制御信号Ｓ９によってスイッチ回路２１ｃをオフした状態が保たれる。
【００７４】
（９）に関する制御命令Ｄ１がコマンドレジスタ１７ａに書き込まれた場合には、インタフェース制御部２８でデコードされたスイッチ制御信号Ｓ１に基づいてデータバス１１が内部データバス１５ｂに接続されると共に、スイッチ制御信号Ｓ２に基づいてデータバス１２が内部データバス１５ａに接続される。しかも、スイッチ回路２１ｂではスイッチ制御信号Ｓ６に基づいてメモリバス２２ｂと内部データバス１５ａとが接続され、スイッチ制御信号Ｓ９に基づいてスイッチ回路２１ｃがオンされて内部データバス１５ａ及び１５ｂが短絡される。
【００７５】
そして、画像メモリ３から読み出されたデータはメモリ制御信号Ｓ８に基づいてＦＩＦＯメモリ２３ｂに一時記録される。このＦＩＦＯメモリ２３ｂに最初に記録されたデータから順にインタフェース部１３を通ってデータバス１１に出力されると共に、インタフェース部１６を通ってデータバス１２に出力される。このとき、メモリバス２２ａは内部データバス１５ａ，１５ｂから切り離された状態である。これにより、画像メモリ３からデータバス１１及びデータバス１２へ同じデータを読み出すことができる。これらのいずれかのデータ転送事象（１）〜（９）が終了すると、ステータスレジスタ１７ｂにはデータ転送結果を通知するために終了ステータスデータＤ２が書き込まれる。
【００７６】
このように、本実施の形態としての３方向性のインタフェース装置２００によれば、システムの制御装置からコマンドレジスタ１７ａに制御命令Ｄ１が書き込まれた後は、制御装置と独立してデータバス１１から画像メモリ３などへデータを書き込んだり、この画像メモリ３からデータバス１２上にデータを読み出すことができる。
【００７７】
従って、オフィースコンピユータシステムや画像形成装置などのデータ処理システムを構築する場合であって、１つのデータバスを２つに分断し、この２つのデータバス１１、１２間でデータ転送をする場合などは、本実施の形態としての双方向性のインタフェース装置１００を２つのデータバス１１，１２の間に配置するように設計する。
【００７８】
また、唯一の画像メモリ３とデータバス１１との間でデータの書き込み読み出をしたり、その画像メモリ３とデータバス１２との間でデータの書き込み読み出をしたり、及び、データバス１１、１２間でデータ転送をする場合などは、本実施の形態としての３方向性のインタフェース装置２００を画像メモリ３、データバス１１及び１２間に配置するようにする。そして、これらのインタフェース装置１００，２００内にコマンドレジスタ１７ａを設け、このコマンドレジスタ１７ａに制御命令Ｄ１を書き込むようにしてインタフェース装置１００や２００の入出力を制御するようにするとよい。
【００７９】
続いて、インタフェース装置１００や２００を用いたデータ処理装置について説明する。
【００８０】
（２）データ処理装置の構成例
図５は本実施の形態としてのデータ処理装置３００の構成例を示すブロック図である。
【００８１】
この実施形態では図５に示す主記憶装置３０と、２つに分断されたデータバスＡ，Ｂ間に３方向性のインタフェース装置２００を接続して、一方のデータバスＢに接続された端末装置４０が主記憶装置３０との間でデータの書き込み読み出しを行っているときは、他方のデータバスＡを主制御装置１０に開放できるようにすると共に、各々のデータバスＡ又はＢに接続された主制御装置１０、副制御装置２０及び端末装置４０，５０などによって主記憶装置３０を時系列的若しくは同時に共用できるようにしたものである。
【００８２】
このデータ処理装置３００にはデータ用のメモリとしての図５に示す主記憶装置３０が設けられる。この主記憶装置３０には上述した３方向性のインタフェース装置２００が接続され、その内部のコマンドレジスタ１７ａに書き込まれた制御命令Ｄ１によって、この主記憶装置３０とデータバスＡとの間でデータの書き込み読み出をしたり、主記憶装置３０とデータバスＢとの間でデータの書き込み読み出をしたり、及び、２つのデータバスＡ，Ｂ間でデータ転送がなされる。
【００８３】
この例で、データバスＡには２つの双方向性のインタフェース装置１０１及び１０２が設けられる。一方のインタフェース装置１０１はデータバスＡに接続されて他方のインタフェース装置１０２及び３方向性のインタフェース装置２００に接続されると共に、ＣＰＵバス１ａを通じて外部機器としての主制御装置１０に接続される。
【００８４】
他方のインタフェース装置１０２は同様にデータバスＡに接続されて３方向性のインタフェース装置２００に接続されると共に、ＣＰＵバス１ｂを通じて外部機器としての副制御装置２０に接続される。更に、データバスＡには第１の調停手段としてのバス調停手段６０が接続され、データ衝突が生じないようにインタフェース装置１０１及び１０２のバス使用権の調停がなされる。
【００８５】
また、データバスＢにも２つの双方向性のインタフェース装置１０３及び１０４が設けられる。一方のインタフェース装置１０３はデータバスＢに接続されて他方のインタフェース装置１０４及び３方向性のインタフェース装置２００に接続されると共に、端末用のバス４０ａを通じて外部機器としての端末装置４０に接続される。
【００８６】
他方のインタフェース装置１０４は同様にデータバスＢに接続されて３方向性のインタフェース装置２００に接続されると共に、端末用のバス５０ａを通じて外部機器としての端末装置５０に接続される。更に、データバスＢには第２の調停手段としてのバス調停手段７０が接続され、インタフェース装置１０３及び１０４のバス使用権の調停がなされる。
【００８７】
上述したインタフェース装置１０１〜１０４はいずれも本実施の形態としての双方向性のインタフェース装置１００が使用され、内部に設けられたコマンドレジスタ１７ａに書き込まれた制御命令Ｄ１によって、データ転送制御がなされる。この例では、少なくともデータバスＡと主記憶装置３０の間でデータ転送を行うとき、主記憶装置３０とデータバスＢとの間でデータ転送を行うとき、または、データバスＡ，Ｂ間でデータ転送を行うときに、インタフェース装置２００内のコマンドレジスタ１７ａに制御命令Ｄ１が書き込まれる。この制御命令Ｄ１は主制御装置１０又は副制御装置２０によって書き込まれる。
【００８８】
次に、データ処理装置３００の動作を説明する。例えば、端末装置４０から主記憶装置３０にデータを書き込む場合を想定して説明をする。この場合には、上述したデータ転送事象（５）に関する制御命令Ｄ１がインタフェース装置２００のコマンドレジスタ１７ａに書き込まれる。
【００８９】
これに先立っては、まず、主制御装置１０からインタフェース装置１０１内の図示ないコマンドレジスタ１７ａ及びインタフェース装置２００内の以下図示ないコマンドレジスタ１７ａにはデータ転送事象（１）に関する制御命令Ｄ１が書き込まれる。次に、主制御装置１０からインタフェース装置１０３にデータ転送事象（４）に関する制御命令Ｄ１が書き込まれ、その後、インタフェース装置２００にデータ転送事象（５）に関する制御命令Ｄ１が書き込まれる。
【００９０】
インタフェース装置１０１、２００及び１０３で各々の制御命令Ｄ１がデコードされると、インタフェース装置１０３ではデータバスＢと端末用のバス４０ａとが接続され、インタフェース装置２００ではデータバスＢとメモリバス３０ａとが接続される。各々のインタフェース装置１０１、２００及び１０３の内部での動作は上述した通りである。例えば、インタフェース装置１０３及び２００の接続動作により、端末装置４０からデータバスＢを経由して主記憶装置３０へデータを書き込むことができる。
【００９１】
この例では端末装置４０から主記憶装置３０へデータを書き込んでいるとき、及び、主記憶装置３０から端末装置５０にデータを読み出しているときは、３方向性のインタフェース装置２００によって、データバスＡがデータバスＢから切り離されるので、データバスＡを主制御装置１０や副制御装置２０に開放することができる。これにより、データバスＡに接続された主制御装置１０が、インタフェース装置１０１及び１０２を通して副制御装置２０と他のデータのやりとりを行うことができる。
【００９２】
また、上述したデータ転送事象（９）に関する制御命令Ｄ１に基づいて主記憶装置３０から読み出された同じデータを主制御装置１０を始め、副制御装置２０及び端末装置５０などに転送することができる。これにより、データバスＡに接続された主制御装置１０や副制御装置２０と、データバスＢに接続された端末装置４０及び５０とで主記憶装置３０を時系列的若しくは同時に共用することができる。
【００９３】
このように本実施の形態としてのデータ処理装置３００によれば、双方向性のインタフェース装置１０１〜１０４及び３方向性のインタフェース装置２００によって２つのデータバスＡ，Ｂを時系列的に入出力制御することができるので、従来方式の画像形成装置５００のような１本のＣＰＵバス１を２つに分断したデータ転送制御をすることができる。
【００９４】
続いて、データ処理装置３００を応用した画像形成装置について説明する。
【００９５】
（３）データ処理装置の応用例
図６は本実施の形態としての画像形成装置４００の構成例を示すブロック図である。この実施形態では、図７に示す画像メモリ３と２つに分断されたデータバスＡ，Ｂにメモリ用のバスブリッジ２０１を接続し、このバスブリッジ２０１に制御命令Ｄ１を与えた後は、この制御命令Ｄ１によってスキャナ部４２及びプリンタ部５２をＣＰＵ２ａとは独立して時系列的に入出力を制御させるようにして、この間にＣＰＵ２ａが他のデータ処理を実行できるようになされたものである。
【００９６】
この画像形成装置４００には３方向性のインタフェース手段としての図６に示すバスブリッジ２０１が設けられる。このバスブリッジ２０１には本実施の形態に係る３方向性のインタフェース装置２００が使用される。
【００９７】
このバスブリッジ２０１には画像メモリ３が接続され、原稿などの画像データが一時記憶される。この例ではバスブリッジ２０１内のコマンドレジスタ１７ａに書き込まれた制御命令Ｄ１によって、この画像メモリ３とデータバスＡとの間で画像データの書き込み読み出をしたり、画像メモリ３とデータバスＢとの間で画像データの書き込み読み出をしたり、及び、２つのデータバスＡ，Ｂ間で画像データ転送がなされる。
【００９８】
この例で、データバスＡには２つの双方向性のバスブリッジ３１及び３２が設けられる。一方のバスブリッジ３１はデータバスＡに接続されて他方のバスブリッジ３２及びメモリ用のバスブリッジ２０１に接続されると共に、ＣＰＵバス１ａを通じてＣＰＵ２ａに接続される。ＣＰＵ２ａには従来方式と同様に、ＲＯＭ２ｂ，ＲＡＭ２ｃ及び操作部２ｄが接続され、画像形成装置４００の全体制御が行われる。これらの機能については説明を省略する（図７参照）。
【００９９】
他方のバスブリッジ３２はデータバスＡに接続されてバスブリッジ２０１に接続されると共に、ＣＰＵバス１ｂを通じて通信モデムなどを制御するＣＰＵ２５に接続される。ＣＰＵバス１ｂに接続されたＲＯＭ２６及びＲＡＭ２７はＣＰＵ２５をサポートするものである。更に、データバスＡには第１の調停手段としてのバスアービタ６１が接続され、データ衝突が生じないようにバスブリッジ３１及びバスブリッジ３２のバス使用権の調停がなされる。
【０１００】
また、データバスＢにも２つの双方向性のバスブリッジ３３及び３４が設けられる。一方のバスブリッジ３３はデータバスＢに接続されて他方のバスブリッジ３４及びバスブリッジ２０１に接続されると共に、スキャナ用のバス４１を通して画像取得手段としてのスキャナ部４２に接続される。スキャナ部４１ではバスブリッジ３３の入力制御に基づいて原稿の画像が取得され、その原稿の画像データが出力される。
【０１０１】
他方のバスブリッジ３４は同様にデータバスＢに接続されてバスブリッジ２０１に接続されると共に、プリンタ用のバス５１を通して画像再生手段としてのプリンタ部５２に接続される。プリンタ部５２ではバスブリッジ３４の出力制御に基づいて画像データが与えられ、その画像データに基づいて原稿の画像が再生される。更に、データバスＢには第２の調停手段としてのバスアービタ７１が接続され、バスブリッジ３３及び３４のバス使用権の調停がなされる。
【０１０２】
上述したバスブリッジ１０１〜１０４はいずれも本実施の形態としての双方向性のインタフェース装置１００が使用され、内部に設けられたコマンドレジスタ１７ａに書き込まれた制御命令Ｄ１によって、データ転送制御がなされる。この例では、少なくともデータバスＡと画像メモリ３の間でデータ転送を行うとき、画像メモリ３とデータバスＢとの間でデータ転送を行うとき、または、データバスＡ，Ｂ間でデータ転送を行うときに、バスブリッジ２０１内のコマンドレジスタ１７ａに制御命令Ｄ１が書き込まれる。
【０１０３】
この例では制御命令Ｄ１がＣＰＵ２ａ又はＣＰＵ２５によってバスブリッジ２０１に書き込まれた後は、この制御命令Ｄ１によってスキャナ部４２及びプリンタ部５２が時系列的に入出力制御されるようにしたものである。
【０１０４】
次に、本実施の形態としての画像形成装置４００の動作を説明する。始めに、単一（１ページ）の原稿をコピーする場合について説明する。この例ではスキャナ部４２で取得された原稿の画像データが一旦、画像メモリ３に転送され、その後、画像メモリ３から画像データが読み出されてプリンタ部５２に供給される場合を想定して説明する。
【０１０５】
例えば、操作部２ｄからＣＰＵ２ａに１ページのコピーが指示されると、ＣＰＵ２ａはスキャナ部４２を駆動するためにバスブリッジ３３に対してスキャナ駆動指示をする。このとき、バスブリッジ３３とＣＰＵ２ａとは直接データバスＡ，Ｂが接続されていないので、バスブリッジ３１とバスブリッジ２０１を介してスキャナ駆動指示が送られる。
【０１０６】
このスキャナ駆動指示に際して、ＣＰＵ２ａからバスブリッジ３１へ制御命令Ｄ１が送出される。この際に、ＣＰＵ２ａで発生されるアドレスは予めマッピングされたバスブリッジ３１を示している。従って、バスブリッジ３１はこの制御命令Ｄ１及びアドレスをデータバスＡにドライブする。このデータバスＡに接続されたバスブリッジ２０１では、この制御命令Ｄ１に付されたアドレスがデータバスＢに接続されたバスブリッジ３３を指定するものなので、この制御命令Ｄ１及びアドレスがデータバスＢにドライブされる。これにより、バスブリッジ３３ではバスブリッジ２０１からの制御命令Ｄ１及びアドレスが受信され、スキャナ部４２の駆動制御が行われる。
【０１０７】
次に、ＣＰＵ２ａからバスブリッジ３３に対して、スキャナ部４２から出力される画像データの転送先、転送バイト数などが指示される。このとき、上述したようにＣＰＵ２ａはＣＰＵバス１ａを通して、データバスＡ上にバスブリッジ３３のアドレスと画像データの格納先などを指示する制御命令Ｄ１がドライブされる。これにより、バスブリッジ３１及びバスブリッジ２０１を通って、制御命令Ｄ１がバスブリッジ３３に転送される。この制御命令Ｄ１を受け取ったバスブリッジ３３では、スキャナ部４２からの画像データを指示された画像メモリ３のアドレスに書き込むべき準備が開始される。
【０１０８】
この書き込みに際して、バスブリッジ３３はバスアービタ７１に対してデータバスＢの使用を要求する。バスアービタ７１は内蔵する所定のアルゴリズムに従って、その時の最優先のバス使用要求に対してデータバスＢの使用を許可する。この場合は、バスブリッジ２０１及びバスブリッジ３４からバス使用要求がなされていないので、バスブリッジ３３に対してデータバスＢの使用が許可される。許可を受けたバスブリッジ３３では、指定された画像メモリ３のアドレスがデータバスＢにドライブされる。
【０１０９】
この画像メモリ３のアドレスを受けたバスブリッジ２０１では、制御命令Ｄ１をデコードすることにより、画像メモリ３に対するアクセスであることが検知される。従って、データバスＢ上にドライブされた画像データが、バスブリッジ２０１の上述した内部データバス１５ｂ及びＦＩＦＯメモリ２３ａを通って画像メモリ３に格納される（図４参照）。
【０１１０】
ここで、ＣＰＵ２ａのアドレスマップ上で画像メモリ３のアドレスとバスブリッジ３４のアドレスとを同じ値に設定すると、スキャナ部４２からの画像データを画像メモリ３に格納しつつ、プリンタ部５２によって同時に原稿の画像をプリントアウトすることができる。
【０１１１】
このバスブリッジ３３によって、ＣＰＵ２ａより指定された転送バイト数の画像データが画像メモリ３に格納されている間は、ＣＰＵバス１ａ及びデータバスＡは画像データの転送には使用されていないので、ＣＰＵ２ａやＣＰＵ２５等は新たに指示された通信処理などのジョブを処理することができる。
【０１１２】
そして、指定されたバイト数分の画像データの転送が終了すると、バスブリッジ３３はＣＰＵ２ａに対してデータ転送終了を通知する。このとき、バスブリッジ３３ではバスブリッジ３１内のステータスレジスタ１７ｂに終了ステータスデータＤ２を記録するために、バスブリッジ３１のアドレスを指示すべくデータバスＢがドライブされる。
【０１１３】
このデータバスＢがドライブされるので、バスブリッジ２０１ではアドレスがデコードされ、バスブリッジ３１のアドレスと終了ステータスデータＤ２とがデータバスＡにドライブされる。これにより、バスブリッジ３１では当該バスブリッジ自身宛のアドレスがドライブされているので、終了ステータスデータＤ２が上述したステータスレジスタ１７ｂに格納される。
【０１１４】
このバスブリッジ３１ではステータスレジスタ１７ｂの内容が変化するので、この内容がＣＰＵ２ａに通知される。従って、ＣＰＵ２ａはバスブリッジ３１のレジスタ１７ｂをリードすることにより、スキャナ部４２から画像メモリ３への画像データの転送が終了したことを検知することができる。
【０１１５】
このデータ転送終了通知を受け取ったＣＰＵ２ａは、今度はバスブリッジ３４に対してプリンタ部５２の起動を指示する。このとき、ＣＰＵバス１ａにドライブされたアドレスはバスブリッジ３４を指示するものである。従って、バスブリッジ３４に対する制御命令Ｄ１はバスブリッジ３１及びバスブリッジ２０１を通って、バスブリッジ３４のコマンドレジスタ１７ａに格納される。その後、ＣＰＵ２ａからバスブリッジ３４に対して、画像データの格納元、そのバイト数が指示され、プリント開始の準備がなされる。
【０１１６】
そして、バスブリッジ３４ではデータ転送のためにバスアービタ７１に対してデータバスＢの使用が要求される。この要求を受けたバスアービタ７１では所定のアルゴリズムに従って、その時最優先のバス使用要求に対して許可が与えられる。この場合は、バスブリッジ２０１及びバスブリッジ３３からのバス使用要求がないので、バスブリッジ３４に対してデータバスＢの使用の許可が与えられる。この許可を受けたバスブリッジ３４では画像メモリ３のアドレスがデータバスＢにドライブされる。
【０１１７】
この画像メモリ３のアドレスを受けたバスブリッジ２０１では、このアドレスがデコードされ、このデコード結果によって画像メモリ３に対するアクセスであることが検知される。これにより、バスブリッジ２０１ではＣＰＵ２ａによって指定されたアドレスの画像メモリ３から画像データが読み出され、その画像データがデータバスＢ上にドライブされる。このデータバスＢ上にドライブされた画像データがバスブリッジ３４によって取り込まれ、その画像データがプリンタ部５２に出力される。
【０１１８】
このバスブリッジ３４では、指定されたバイト分だけプリントアウトが済むと、上述したバスブリッジ３１内のステータスレジスタ１７ｂに転送終了ステータスが格納される。このように、バスブリッジ３３に起動コマンドを送ってから原稿の１ページのコピー終了まで、ＣＰＵバス１ａ及びデータバスＡをＣＰＵ２ａの次のジョブのために使用することができる。
【０１１９】
次に、原稿が複数枚で、しかも、複数部の転写紙にコピーする場合について説明する。この場合も、操作部２ｄからの指示によりＣＰＵ２ａはバスブリッジ３３に対してスキャナ部４２の駆動制御のための制御命令Ｄ１を送る。さらに、スキャナ部４２で読み取られた画像データの格納先アドレス及び読み込みバイト数が設定され、画像データの読み取りが開始される。このとき、前述したように、バスブリッジ３４のアドレスを画像メモリ３のアドレスと同一に設定することにより、読み込まれた画像データをプリントアウトしながら画像メモリ３に格納することもできる。
【０１２０】
この例では原稿の第１ページ目の画像データの読み込みが終了したら、ＣＰＵ２ａはバスブリッジ３４に対してプリンタ部５２の起動を指示する。また、このとき、画像メモリ３に１ページ分のメモリ領域に空きがあれば、ＣＰＵ２ａはバスブリッジ３３に対して第２ページ目の読み込みの開始を指示する。各ブリッジ３３、３４はバスアービタ７１に対してデータバスＢの使用を要求する。この許可を受け取ったバスブリッジ３３又は３４が上述したようなデータ転送が行われる。上述した同一動作を第１ページ目の原稿の枚数分だけ行われると、第１ページ目の原稿の１部コピーが終了する。複数部のコピーをとるためには、バスブリッジ３４に対して順次起動をかけ、予め設定された部数のコピーが終了する。
【０１２１】
このようにして、本実施の形態としての画像形成装置４００によれば、ＣＰＵ２ａとは独立してメモリ専用のバスブリッジ２０１により画像データの入出力制御を行うことができるので、スキャナ部４２が画像メモリ３に画像データを書き込んでいるときに、同時に、スキャナ部４２からの画像データに基づいてプリンタ部４２で、原稿の画像を複写することができる。従って、ＣＰＵ２ａからバスブリッジ２０１へ制御命令Ｄ１が与えられた後は、ＣＰＵ２ａに通信処理などの他のデータ処理を実行させることができる。
【０１２２】
この例ではＣＰＵ２５に通信手段３８が接続され、スキャナ部４２による原稿の画像データが通信回線３９に送信され、又は通信回線３９を使用して送られてくる原稿の画像データが受信される。この通信手段３８によって受信された原稿の画像データをプリンタ部５２により再生出力するようにしてもよい。
【０１２３】
なお、ＣＰＵ２ａとＣＰＵ２５とは同一のものであっても構わない。ＣＰＵ２ａとＣＰＵ２５が同一の場合には、バスブリッジ３１とバスブリッジ３２とを同一構成とすることができる。ＲＯＭ２ｂなどに設備するアドレスマップ内容が簡略化する。
【０１２４】
本実施の形態では、スキャナ部４２及びプリンタ部５２などによって画像メモリ３を共用できるので、従来方式のようなページメモリが不要となると共に、画像メモリ３の使用効率が向上する。
【０１２５】
また、従来方式のような１つのデータバスをＡ、Ｂの２つに分けることができたので、ＣＰＵ２ａとの影響を懸念することなく、ＤＭＡＣを導入することができる。従って、バスブリッジ３１〜３４内のインタフェース制御部１８やバスブリッジ２０１内のインタフェース制御部２８にＤＭＡＣ機能を備えることにより、画像データなどの転送速度の高速化が図れる。
【図面の簡単な説明】
【０１２６】
【図１】本発明の実施の形態としてのインタフェース装置１００の構成例を示すブロック図である。
【図２】インタフェース装置１００の動作例を示す構成図である。
【図３】本発明の実施の形態としての３方向性のインタフェース装置２００の構成例を示すブロック図である。
【図４】インタフェース装置２００の動作例を示す構成図である。
【図５】本発明の実施の形態としてのデータ処理装置３００の構成例を示すブロック図である。
【図６】本発明の実施の形態としての画像形成装置４００の構成例を示すブロック図である。
【図７】従来方式の画像形成装置５００の構成例を示すブロック図である。
【符号の説明】
【０１２７】
１  ＣＰＵバス
２  システム制御手段
３  画像メモリ
５  画像取得手段
６  画像再生手段
１０  主制御装置
１３，１６  インタフェース部
１７  制御用のメモリ
１７ａ  コマンドレジスタ
１７ｂ  ステータスレジスタ
２０  副制御装置
２１  内部バスセレクタ
２４  メモリ制御手段
２８  インタフェース制御部
３０  主記憶装置
３１〜３４，２０１  バスブリッジ
６０，７０  バス調停手段
１００，２００  インタフェース装置
【図１】
2004304855.tif 000003
【図２】
2004304855.tif 000004
【図３】
2004304855.tif 000005
【図４】
2004304855.tif 000006
【図５】
2004304855.tif 000007
【図６】
2004304855.tif 000008
【図７】
2004304855.tif 000009