(57)【要約】 【課題】  クロック信号に接続されたトランジスタの内部コンデンサの数を減少するシフトレジスタ回路を提供すること。【解決手段】  複数の直列接続したシフトレジスタユニットを有し、クロック信号、反転クロック信号、および第１電圧の送信を可能にさせるシフトレジスタ回路であって、前記各シフトレジスタユニットは、ゲートと、第１ソース／ドレインを有する第１トランジスタ、変換器、第２ソース／ドレインを有する第２トランジスタ、第２ソース／ドレインを有する第３トランジスタ、および前記第１電圧に接続される第２ソース／ドレインを有する第４トランジスタを含むシフトレジスタ回路である。【選択図】図６
2004348940.tif 000002
【特許請求の範囲】
【請求項１】
複数の直列接続されたシフトレジスタユニットを有し、クロック信号、反転クロック信号、および第１電圧の送信を可能にさせるシフトレジスタ回路であって、
各シフトレジスタユニットは、
前記反転クロック信号に接続されるゲート、および前段のシフトレジスタユニットから出力された信号に接続される第１ソース／ドレインを有する第１トランジスタと、
前記第１トランジスタの前記第１ソース／ドレインに入力端が接続されている変換器と、
前記第１トランジスタの第２ソース／ドレインに接続されるゲート、前記クロック信号に接続される第１ソース／ドレイン、およびシフトレジスタユニットの出力端子に接続される第２ソース／ドレインを有する第２トランジスタと、
前記変換器の出力端に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第３トランジスタと、
次段のシフトレジスタユニットから出力された信号に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第４トランジスタとを有するものである、シフトレジスタ回路。
【請求項２】
前記変換器は、第１ソース／ドレインを前記反転クロック信号に接続されるゲート、前記第３トランジスタの前記ゲートに接続される第２ソース／ドレインを有する第５トランジスタと、
前記第１トランジスタの前記第１ソース／ドレインに接続されるゲート、前記第３トランジスタの前記ゲートに接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第６トランジスタとを有するものである、請求項１に記載のシフトレジスタ回路。
【請求項３】
前記第２トランジスタの前記ゲートと前記第２ソース／ドレインの間に接続される第１コンデンサをさらに有する、請求項１に記載のシフトレジスタ回路。
【請求項４】
複数の直列接続されたシフトレジスタユニットを有し、クロック信号、反転クロック信号、および第１電圧の送信を可能にさせるシフトレジスタ回路であって、
各シフトレジスタユニットは、
前記反転クロック信号に接続されるゲート、前段のシフトレジスタユニットから出力された信号に接続される第１ソース／ドレインを有する第１トランジスタと、
前記第１トランジスタの第２ソース／ドレインに接続されるゲート、前記クロック信号に接続される第１ソース／ドレイン、シフトレジスタユニットの出力端子に接続される第２ソース／ドレインを有する第２トランジスタと、
前記出力端子に接続される入力端を有する変換器と、
前記変換器の出力端に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続させる第２ソース／ドレインを有する第３トランジスタと、
次段のシフトレジスタユニットから出力された信号に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第４トランジスタとを有するものである、シフトレジスタ回路。
【請求項５】
前記変換器は、トリガー信号に接続されるゲートおよび第１ソース／ドレイン、前記第３トランジスタの前記ゲートに接続される第２ソース／ドレインを有する第５トランジスタと、
前記出力端子に接続されるゲート、前記第３トランジスタの前記ゲートに接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第６トランジスタとを有するものである、請求項４に記載のシフトレジスタ回路。
【請求項６】
前記トリガー信号は、前記反転クロック信号である請求項５に記載のシフトレジスタ回路。
【請求項７】
前記トリガー信号は第２電圧であり、前記第２電圧のレベルは前記第１電圧のレベルより大きい、請求項５に記載のシフトレジスタ回路。
【請求項８】
前記第２トランジスタの前記ゲートと前記第２ソース／ドレインの間に接続される第１コンデンサをさらに有する、請求項４に記載のシフトレジスタ回路。
【請求項９】
複数の直列接続されたシフトレジスタユニットを有し、クロック信号、反転クロック信号、および第１電圧の送信を可能にさせるシフトレジスタ回路であって、
各シフトレジスタユニットは、
前記反転クロック信号に接続されるゲート、トリガー端子に接続される第１ソース／ドレインを有する第１トランジスタと、
前記第１トランジスタの前記第１ソース／ドレインに接続される入力端を有する変換器と、
前記第１トランジスタの第２ソース／ドレインに接続されるゲート、前記クロック信号に接続される第１ソース／ドレイン、シフトレジスタユニットの出力端子に接続させ信号を出力させる第２ソース／ドレインを有する第２トランジスタと、
前記変換器の出力端に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第３トランジスタと、
リセット端子に接続させるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第４トランジスタと、
前記出力信号のシフト方向をコントロールする制御手段と、を有するものであり、
当該制御手段は、前記シフトレジスタ回路の前記出力信号を左に方向づける左信号に接続されるゲート、前段のシフトレジスタユニットから出力された信号に接続される第１ソース／ドレイン、および前記リセット端子に接続される第２ソース／ドレインを有する第７トランジスタと、
前記左信号に接続されるゲート、次段のシフトレジスタユニットに接続される第１ソース／ドレイン、および前記トリガー端子に接続される第２ソース／ドレインを有する第８トランジスタと、
前記出力信号を右に方向づける右信号に接続されるゲート、前段のシフトレジスタユニットから出力された出力信号に接続される第１ソース／ドレイン、および前記トリガー端子に接続される第２ソース／ドレインを有する第９トランジスタと、
前記右信号に接続されるゲート、次段のシフトレジスタユニットに接続される第１ソース／ドレイン、および前記リセット端子に接続される第２ソース／ドレインを有する第１０トランジスタとを備えるものである、シフトレジスタ回路。
【請求項１０】
前記変換器は、第１ソース／ドレインを前記反転クロック信号に接続されるゲート、前記第３トランジスタの前記ゲートに接続される第２ソース／ドレインを有する第５トランジスタと、
前記第１トランジスタの前記第１ソース／ドレインに接続されるゲート、前記第３トランジスタの前記ゲートに接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第６トランジスタとを有するものである、請求項９に記載のシフトレジスタ回路。
【請求項１１】
複数の直列接続されたシフトレジスタユニットを有し、クロック信号、反転クロック信号、および第１電圧の送信を可能にさせるシフトレジスタ回路であって、
各シフトレジスタユニットは、
前記反転クロック信号に接続されるゲート、トリガー端子に接続される第１ソース／ドレインを有する第１トランジスタと、
前記第１トランジスタの第２ソース／ドレインに接続されるゲート、前記クロック信号に接続される第１ソース／ドレイン、シフトレジスタユニットの出力端子に接続させ信号を出力される第２ソース／ドレインを有する第２トランジスタと、
前記出力端子に接続される入力端を有する変換器と、
前記変換器の出力端に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有す第３トランジスタと、
リセット端子に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有す第４トランジスタと、
前記出力信号のシフト方向をコントロールする制御手段と、を有するものであり、
当該制御手段は、前記シフトレジスタ回路の前記出力信号を左に方向づける左信号に接続されるゲート、前段のシフトレジスタユニットから出力された信号に接続される第１ソース／ドレイン、前記リセット端子に接続される第２ソース／ドレインを有す第７トランジスタと、
前記左信号に接続されるゲート、次段のシフトレジスタユニットに接続される第１ソース／ドレイン、および前記トリガー端子に接続される第２ソース／ドレインを有する第８トランジスタと、
前記出力信号を右に方向づける右信号に接続されるゲート、前段のシフトレジスタユニットから出力された出力信号に接続される第１ソース／ドレイン、および前記トリガー端子に接続される第２ソース／ドレインを有する第９トランジスタと、
前記右信号に接続されるゲート、次段のシフトレジスタユニットに接続される第１ソース／ドレイン、および前記リセット端子に接続される第２ソース／ドレインを有する第１０トランジスタとを備えるものである、シフトレジスタ回路。
【請求項１２】
前記変換器は、第１ソース／ドレインをトリガー信号に接続されるゲート、前記第３トランジスタの前記ゲートに接続される第２ソース／ドレインを有する第５トランジスタと、
前記出力信号に接続されるゲート、前記第３トランジスタの前記ゲートに接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第６トランジスタとを有するものである、請求項１１に記載のシフトレジスタ回路。
【請求項１３】
前記トリガー信号は、前記反転クロック信号である請求項１２に記載のシフトレジスタ回路。
【請求項１４】
前記トリガー信号は第２電圧であり、前記第２電圧のレベルは前記第１電圧のレベルより大きいものである、請求項１３に記載のシフトレジスタ回路。
【請求項１５】
シフトレジスタユニットを構成する前記トランジスタは、ＭＯＳ薄膜トランジスタである、請求項１、請求項２、請求項４、請求項５、請求項１０、請求項１１、請求項１２のいずれか一項に記載のシフトレジスタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シフトレジスタ回路に関し、特に、液晶ディスプレイのシフトレジスタ回路に関するものである。
【背景技術】
【０００２】
図１は従来のシフトレジスタ回路を示す（特許文献１参照）。なお、シフトレジスタ回路には、通常、複数のシフトレジスタユニットが含まれているが、図１では、それらのうちの１つのシフトレジスタユニットのみを示している。反転クロック信号ＸＣＫは、３つのＮＭＯＳトランジスタＱ１〜Ｑ３のゲートに接続されている。各ＮＭＯＳトランジスタＱ１〜Ｑ３は、内部コンデンサＣｇｄ（不図示）を有している。ところで、ダイナミック消費電力（ｄｙｎａｍｉｃ  ｐｏｗｅｒｌｏｓｓ）は次式から得ることができる。
【０００３】
【数１】
2004348940.tif 000003
【０００４】
なお、ここで、Ｐはダイナミック消費電力、ｆは反転クロック信号ＸＣＫ、ｃは内部コンデンサＣｇｄ、ｖは反転クロック信号ＸＣＫの電圧差である。この式から解るように、内部コンデンサＣｇｄの電圧が続けて増大していくとき、ダイナミック消費電力も増大する。
【特許文献１】米国特許第４，０８４，１０６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、クロック信号に接続されたトランジスタの内部コンデンサの数がより少ないシフトレジスタ回路を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決する本発明は、複数の直列接続されたシフトレジスタユニットを有し、クロック信号、反転クロック信号、および第１電圧の送信を可能にさせるシフトレジスタ回路であって、複数ある各シフトレジスタユニットは、次のような第１、第２、第３および第４トランジスタを含むものであり、前記反転クロック信号に接続されるゲート、前段のシフトレジスタユニットから出力された信号に接続される第１ソース／ドレインを有する第１トランジスタと、前記第１トランジスタの前記第１ソース／ドレインに入力端が接続される変換器と、前記第１トランジスタの第２ソース／ドレインに接続されるゲート、前記クロック信号に接続される第１ソース／ドレイン、およびシフトレジスタユニットの出力端子に接続される第２ソース／ドレインを有する第２トランジスタと、前記変換器の出力端に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第３トランジスタと、次段のシフトレジスタユニットから出力された信号に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第４トランジスタとを有するものである。
【０００７】
ここで、前記変換器としては、第１ソース／ドレインを前記反転クロック信号に接続されるゲート、前記第３トランジスタの前記ゲートに接続される第２ソース／ドレインを有する第５トランジスタと、前記第１トランジスタの前記第１ソース／ドレインに接続されるゲート、前記第３トランジスタの前記ゲートに接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第６トランジスタとを有するものが好ましい。
【０００８】
そして、上記課題を解決する次の発明は、複数の直列接続されたシフトレジスタユニットを有し、クロック信号、反転クロック信号、および第１電圧の送信を可能にさせるシフトレジスタ回路であって、複数ある各シフトレジスタユニットは、第１、第２、第３、および第４トランジスタを含むものであり、反転クロック信号に接続されるゲート、前段のシフトレジスタユニットから出力された信号に接続される第１ソース／ドレインを有する第１トランジスタと、前記第１トランジスタの第２ソース／ドレインに接続されるゲート、前記クロック信号に接続される第１ソース／ドレイン、シフトレジスタユニットの出力端子に接続される第２ソース／ドレインを有する第２トランジスタと、前記出力端子に接続される入力端を有する変換器と、前記変換器の出力端に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続させる第２ソース／ドレインを有する第３トランジスタと、次段のシフトレジスタユニットから出力された信号に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第４トランジスタとを有するものである。
【０００９】
ここで、前記変換器としては、トリガー信号に接続されるゲートおよび第１ソース／ドレイン、前記第３トランジスタの前記ゲートに接続される第２ソース／ドレインを有する第５トランジスタと、前記出力端子に接続されるゲート、前記第３トランジスタの前記ゲートに接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第６トランジスタとを有するものが好ましい。そして、前記トリガー信号が前記反転クロック信号であるものが好ましい。あるいは、前記トリガー信号が第２電圧であり、前記第２電圧のレベルは前記第１電圧のレベルより大きいものが好ましい。
【００１０】
また、上記課題を解決するその次の発明は、複数の直列接続されたシフトレジスタユニットを有し、クロック信号、反転クロック信号、および第１電圧の送信を可能にさせるシフトレジスタ回路であって、複数ある各シフトレジスタユニットは、第１、第２、第３、および第４トランジスタを含むものであり、前記反転クロック信号に接続されるゲート、トリガー端子に接続される第１ソース／ドレインを有する第１トランジスタと、前記第１トランジスタの前記第１ソース／ドレインに接続される入力端を有する変換器と、前記第１トランジスタの第２ソース／ドレインに接続されるゲート、前記クロック信号に接続される第１ソース／ドレイン、シフトレジスタユニットの出力端子に接続させ信号を出力させる第２ソース／ドレインを有する第２トランジスタと、前記変換器の出力端に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第３トランジスタと、リセット端子に接続させるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第４トランジスタと、前記出力信号のシフト方向をコントロールする制御手段と、を有するものである。
【００１１】
当該制御手段は、前記シフトレジスタ回路の前記出力信号を左、または右に方向づけるようにコントロールするものであり、前記シフトレジスタ回路の前記出力信号を左に方向づける左信号に接続されるゲート、前段のシフトレジスタユニットから出力された信号に接続される第１ソース／ドレイン、および前記リセット端子に接続される第２ソース／ドレインを有する第７トランジスタと、前記左信号に接続されるゲート、次段のシフトレジスタユニットに接続される第１ソース／ドレイン、および前記トリガー端子に接続される第２ソース／ドレインを有する第８トランジスタと、前記出力信号を右に方向づける右信号に接続されるゲート、前段のシフトレジスタユニットから出力された出力信号に接続される第１ソース／ドレイン、および前記トリガー端子に接続される第２ソース／ドレインを有する第９トランジスタと、前記右信号に接続されるゲート、次段のシフトレジスタユニットに接続される第１ソース／ドレイン、および前記リセット端子に接続される第２ソース／ドレインを有する第１０トランジスタと、を備える、前記出力信号の方向をコントロールする制御装置である。
【００１２】
ここで、前記変換器としては、第１ソース／ドレインを前記反転クロック信号に接続されるゲート、前記第３トランジスタの前記ゲートに接続される第２ソース／ドレインを有する第５トランジスタと、前記第１トランジスタの前記第１ソース／ドレインに接続されるゲート、前記第３トランジスタの前記ゲートに接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第６トランジスタとを有するものが好ましい。
【００１３】
さらに、上記課題を解決するその次の発明は、複数の直列接続されたシフトレジスタユニットを有し、クロック信号、反転クロック信号、および第１電圧の送信を可能にさせるシフトレジスタ回路であって、複数ある各シフトレジスタユニットは、第１、第２、第３、および第４トランジスタを含むものであり、ゲートを前記反転クロック信号に接続させ、前記反転クロック信号に接続されるゲート、トリガー端子に接続される第１ソース／ドレインを有する第１トランジスタと、前記第１トランジスタの第２ソース／ドレインに接続されるゲート、前記クロック信号に接続される第１ソース／ドレイン、シフトレジスタユニットの出力端子に接続させ信号を出力される第２ソース／ドレインを有する第２トランジスタと、前記出力端子に接続される入力端を有する変換器、前記変換器の出力端に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有す第３トランジスタと、リセット端子に接続されるゲート、前記出力端子に接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有す第４トランジスタと、前記出力信号のシフト方向をコントロールする制御手段とを有するものである。
【００１４】
前記制御手段は、前記シフトレジスタ回路の前記出力信号を左、または右に方向づけるようにコントロールし、前記シフトレジスタ回路の前記出力信号を左に方向づける左信号に接続されるゲート、前段のシフトレジスタユニットから出力された信号に接続される第１ソース／ドレイン、前記リセット端子に接続される第２ソース／ドレインを有す第７トランジスタと、前記左信号に接続されるゲート、次段のシフトレジスタユニットに接続される第１ソース／ドレイン、および前記トリガー端子に接続される第２ソース／ドレインを有する第８トランジスタと、前記出力信号を右に方向づける右信号に接続されるゲート、前段のシフトレジスタユニットから出力された出力信号に接続される第１ソース／ドレイン、および前記トリガー端子に接続される第２ソース／ドレインを有する第９トランジスタと、前記右信号に接続されるゲート、次段のシフトレジスタユニットに接続される第１ソース／ドレイン、および前記リセット端子に接続される第２ソース／ドレインを有する第１０トランジスタとを備える、前記出力信号の方向をコントロールする制御装置である。
【００１５】
ここで、前記変換器としては、第１ソース／ドレインをトリガー信号に接続されるゲート、前記第３トランジスタの前記ゲートに接続される第２ソース／ドレインを有する第５トランジスタと、前記出力信号に接続されるゲート、前記第３トランジスタの前記ゲートに接続される第１ソース／ドレイン、および前記第１電圧に接続される第２ソース／ドレインを有する第６トランジスタとを有するものが好ましい。そして、前記トリガー信号が前記反転クロック信号であるものが好ましい。あるいは、前記トリガー信号が第２電圧であり、前記第２電圧のレベルは前記第１電圧のレベルより大きいものが好ましい。
【００１６】
また、上記各発明に係るシフトレジスタ回路としては、前記第２トランジスタの前記ゲートと前記第２ソース／ドレインの間に接続される第１コンデンサをさらに有するものが好ましい。また、上記各発明に係るシフトレジスタ回路としては、シフトレジスタユニットを構成する前記トランジスタがＭＯＳ薄膜トランジスタであるものが好ましい。
【発明の効果】
【００１７】
以上の説明から解るように、上記発明に係るシフトレジスタ回路は、クロック信号に接続されたトランジスタの内部コンデンサの数が少ない数であり、ダイナミック消費電力が低いという効果を有する。シフトレジスタ回路は、例えば、アクティブマトリクス型液晶ディスプレイ装置の走査駆動回路やデータ線駆動回路など、液晶ディスプレイ装置の駆動回路等において、連続パルス列を発生させるために使用される。上記発明に係るシフトレジスタ回路、このような装置等において用いるシフトレジスタ回路として好適である。
【発明を実施するための最良の形態】
【００１８】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【００１９】
本発明に係る実施例のシフトレジスタ回路は、複数のシフトレジスタユニットを含むものであり、含まれているシフトレジスタユニットの詳細な回路を以下に説明する。なお、本発明のシフトレジスタユニットは、ＮＭＯＳ薄膜トランジスタ（ＴＦＴ）またはＰＭＯＳ薄膜トランジスタで構成されている。シフトレジスタユニットのトランジスタがＮＭＯＳ薄膜トランジスタである場合、第１電圧ＶＳＳは低電圧レベルにあり、第２電圧ＶＤＤは高電圧レベルにある。シフトレジスタユニットのトランジスタがＰＭＯＳ薄膜トランジスタである場合、第１電圧ＶＳＳは高電圧レベルであり、第２電圧ＶＤＤは低電圧レベルである。なお、本実施例を含め、全ての実施例のシフトレジスタユニットでは、トランジスタはＮＭＯＳ薄膜トランジスタで構成されている。
【００２０】
図２は、実施例１のシフトレジスタ回路に含まれるシフトレジスタユニットの回路を示している。シフトレジスタ回路には、通常、複数のシフトレジスタユニットが含まれているが、図２では、１つのシフトレジスタユニットのみを示した。つまり、図２に示されるシフトレジスタユニット２は、シフトレジスタ回路の第（Ｎ）段目のシフトレジスタユニットである。
【００２１】
第１トランジスタＱ１において、そのゲートは反転クロック信号ＸＣＫに接続され、その第１ソース／ドレインは前段（前列と称することがある）のシフトレジスタユニット（不図示）の出力端子（Ｎ−１）ＯＵＴからの信号に接続されている。なお、第1段目のシフトレジスタユニットの場合、第１トランジスタＱ１の第１ソース／ドレインは、例えば、スタートパルス列信号の出力端子等に接続されている。そして、変換器（反転装置）２０は、第１トランジスタＱ１の第１ソース／ドレインに接続されている。第２トランジスタＱ２において、そのゲートは第１トランジスタＱ１の第２ソース／ドレインに接続され、その第１ソース／ドレインはクロック信号ＣＫに接続され、その第２ソース／ドレインは出力端子（Ｎ）ＯＵＴに接続されている。
【００２２】
第３トランジスタＱ３において、そのゲートは変換器２０の出力信号に接続され、その第１ソース／ドレインは出力端子（Ｎ）ＯＵＴに接続され、その第２ソース／ドレインは第１電圧ＶＳＳ（低電圧レベル）に接続されている。第４トランジスタＱ４において、そのゲートは次段のシフトレジスタユニット（不図示）の出力端子（Ｎ＋１）ＯＵＴに接続され、その第１ソース／ドレインは出力端子（Ｎ）ＯＵＴに接続され、その第２ソース／ドレインは第１電圧ＶＳＳに接続されている。さらに、本実施例のシフトレジスタユニットは、図中破線で示されているコンデンサＣを含むものでもよい。この点は、以下で説明する全ての実施例について共通である。このようなコンデンサＣが備わっていると、出力端子（Ｎ）ＯＵＴから出力される信号がより安定する。
【００２３】
第１トランジスタＱ１は、反転信号ＸＣＫが高電圧レベルにあるとき、オンになる。よって、前段のシフトレジスタユニットは第１トランジスタＱ１を通って高電圧レベルの信号を出力し、第２トランジスタＱ２をオンにする。したがって、出力端子（Ｎ）ＯＵＴは次段のシフトレジスタユニットにクロック信号ＣＫを出力する。
【００２４】
第４トランジスタＱ４は、次段のシフトレジスタユニットの出力信号によって切り替えられるようになっている。そして、出力端子（Ｎ）ＯＵＴは、第４トランジスタＱ４がオンになったとき、低電圧レベル（第１電圧ＶＳＳ）の信号を出力する。
【００２５】
前段のシフトレジスタユニットの出力端子（Ｎ−１）ＯＵＴが、変換器２０に低電圧レベルの信号を出力するとき、変換器２０は第３トランジスタＱ３に高電圧レベルの信号を出力する。
【００２６】
図３は、本発明の実施例１に基づいたシフトレジスタ回路のタイミング図を示している。出力信号ＯＵＴ１は、前段のシフトレジスタユニットの出力端子（Ｎ−１）ＯＵＴから出力され、出力信号ＯＵＴ２は、シフトレジスタユニット２の出力端子（Ｎ）ＯＵＴから出力され、出力信号ＯＵＴ３は、次段のシフトレジスタユニットの出力端子（Ｎ＋１）ＯＵＴから出力される。図３に見られるように、本発明の実施例に基づいたシフトレジスタ回路の各シフトレジスタユニットは、前段のシフトレジスタユニットが予め定められた時間に１つのパルスを出力した後、パルスを出力するようになっている。つまり、シフトレジスタ回路の要求が達成されている。
【００２７】
第１トランジスタＱ１がオンにされたとき、点Ａ（図２参照）の電圧レベルと出力信号ＯＵＴ１は等しくなる。また、反転クロック信号ＸＣＫが低電圧レベルにあるとき、点Ａは浮動状態にある。ここで、フィードスルー電圧降下（feed-through voltage drop）定理を用いると、ゲートと第２トランジスタＱ２の第１ソース／ドレインの間の電圧差異は安定した状態で保持される。つまり、クロック信号ＣＫが高電圧レベルにあるとき、点Ａは高電圧レベルである。
【００２８】
図４は、本発明の実施例２に係るシフトレジスタユニットの回路を示している。図４に示されるように、このシフトレジスタユニットは変換器２０を有する。この変換器２０はインバータ２１であり、第１トランジスタＱ１の第１ソース／ドレインに接続される入力端子（変換器の入力端）を有し、第３トランジスタＱ３のゲートに接続される出力端子（変換器の出力端）を有する。
【００２９】
図５は、本発明の実施例３に係るシフトレジスタユニットの回路を示している。図５に示されるように、このシフトレジスタユニットでは、第５トランジスタＱ５と第６トランジスタＱ６とが変換器２０を構成している。第５トランジスタＱ５は、ゲートおよび第１ソース／ドレインを有しており、これらは反転クロック信号ＸＣＫに接続され、第２ソース／ドレインは第３トランジスタＱ３のゲートに接続されている。第６トランジスタＱ６は第１トランジスタＱ１の第１ソース／ドレインに接続されるゲートを有し、その第１ソース／ドレインは第３トランジスタＱ３のゲートに接続され、第２ソース／ドレインは第１電圧ＶＳＳに接続されている。
【００３０】
図６は、本発明の実施例４に係るシフトレジスタユニットの回路を示している。図６に示されるように、変換器２０はシフトレジスタユニット２の出力端子（Ｎ）ＯＵＴに接続される入力端子を有し、その出力端子は第３トランジスタＱ３のゲートに接続されている。
【００３１】
図７は、本発明の実施例５に係るシフトレジスタユニットの回路を示している。図７に示されるように、このシフトレジスタユニットは変換器２０を有する。この変換器２０はインバータ２１であり、シフトレジスタユニット２の出力端子（Ｎ）ＯＵＴに接続される入力端子を有し、その出力端子は第３トランジスタＱ３のゲートに接続され、シフトレジスタユニット２の出力端子（Ｎ）ＯＵＴが低電圧レベルのときの出力信号を保持するようになっている。
【００３２】
図８は、本発明の実施例６に係るシフトレジスタユニットの回路を示している。図８に示されるように、このシフトレジスタユニットでは、第５トランジスタＱ５と第６トランジスタＱ６とが変換器２０を構成している。第５トランジスタＱ５は、ゲートを有し、第１ソース／ドレインは反転クロック信号ＸＣＫに接続され、第２ソース／ドレインは第３トランジスタＱ３のゲートに接続されている。第６トランジスタＱ６は、シフトレジスタユニット２の出力端子（Ｎ）ＯＵＴに接続されるゲートを有し、第１ソース／ドレインは第３トランジスタＱ３のゲートに接続され、第２ソース／ドレインは第１電圧ＶＳＳに接続されている。
【００３３】
図９は、本発明の実施例７に係るシフトレジスタユニットの回路を示している。実施例７と実施例６との違いは、第５トランジスタＱ５のゲートおよび第１ソース／ドレインの接続先と、第１トランジスタＱ１のゲートの接続先である。本実施例７では、第５トランジスタＱ５のゲートと第１ソース／ドレインは第２電圧ＶＤＤに接続されており、第１トランジスタＱ１のゲートは反転クロック信号ＸＣＫに接続されている。
【００３４】
図１０は、本発明に係るシフトレジスタ回路の送信方向をコントロールする制御回路（制御手段）を示している。図１０に示されるように、トランジスタＱ７〜Ｑ１０は制御回路１０を構成している。第７トランジスタＱ７は、シフトレジスタ回路の出力信号を左に方向づける（シフトさせる）左信号Ｌに接続されているゲートを有しており、左に方向づけられた出力信号は前段のシフトレジスタユニットに送信される。また、第７トランジスタＱ７の第１ソース／ドレインは前段のシフトレジスタユニットの出力端子（Ｎ−１）ＯＵＴに接続され、第２ソース／ドレインは点Ｃに接続されている。第８トランジスタＱ８は、左信号Ｌに接続されているゲートを有し、第１ソース／ドレインは次段のシフトレジスタユニットの出力端子（Ｎ＋１）ＯＵＴに接続され、第２ソース／ドレインは点Ｂに接続されている。
【００３５】
第９トランジスタＱ９は、シフトレジスタ回路の出力信号を右に方向づける右信号Ｒに接続されているゲートを有し、第１ソース／ドレインは前段のシフトレジスタユニットの出力端子（Ｎ−１）ＯＵＴに接続され、第２ソース／ドレインは点Ｂに接続されている。第１０トランジスタＱ１０は、右信号Ｒに接続されているゲートを有し、第１ソース／ドレインは次段のシフトレジスタユニットの出力端子（Ｎ＋１）ＯＵＴに接続され、第２ソース／ドレインは点Ｃに接続されている。
【００３６】
制御回路１０は、本発明のどの実施例にも用いることができる。各シフトレジスタユニットに接続された制御回路１０における左信号Ｌおよび右信号Ｒの状態によって、シフトレジスタ回路の出力信号のシフト方向が決まる。制御回路１０は、例えば下記のようにしてシフトレジスタユニットに接続される。
【００３７】
例えば、図９（実施例７）のシフトレジスタユニットとの接続では、制御回路１０の点Ｂは、前段のシフトレジスタユニットの出力端子（Ｎ−１）ＯＵＴに接続され、制御回路１０のＣ点は、次段のシフトレジスタユニットの出力端子（Ｎ＋１）ＯＵＴに接続される。この状態で、左信号Ｌ（あるいは右信号Ｒ）が入力されるとシフト方向が左（あるいは右）に決まる。
【００３８】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００３９】
【図１】従来のシフトレジスタ回路を示している。
【図２】本発明の実施例１に係るシフトレジスタユニットの回路を示している。
【図３】実施例１に基づいたシフトレジスタ回路のタイミング図を示している。
【図４】本発明の実施例２に係るシフトレジスタユニットの回路を示している。
【図５】本発明の実施例３に係るシフトレジスタユニットの回路を示している。
【図６】本発明の実施例４に係るシフトレジスタユニットの回路を示している。
【図７】本発明の実施例５に係るシフトレジスタユニットの回路を示している。
【図８】本発明の実施例６に係るシフトレジスタユニットの回路を示している。
【図９】本発明の実施例７に係るシフトレジスタユニットの回路を示している。
【図１０】本発明に係るシフトレジスタ回路の送信方向をコントロールする制御回路を示している。
【符号の説明】
【００４０】
Ｑ１〜Ｑ１０  トランジスタ
Ｃ  コンデンサ
１０  制御回路（制御装置）
２０  変換器
２１  インバータ
Ａ〜Ｃ  点（接点）
ＣＫ  クロック信号（パルス信号）
ＸＣＫ  反転クロック信号（反転パルス信号）
ＶＳＳ  第１電圧（第１電源）
ＶＤＤ  第２電圧（第２電源）
【図１】
2004348940.tif 000004
【図２】
2004348940.tif 000005
【図３】
2004348940.tif 000006
【図４】
2004348940.tif 000007
【図５】
2004348940.tif 000008
【図６】
2004348940.tif 000009
【図７】
2004348940.tif 000010
【図８】
2004348940.tif 000011
【図９】
2004348940.tif 000012
【図１０】
2004348940.tif 000013