(57)【要約】【課題】薄くて耐水素劣化保護膜として十分に機能する保護膜で保護された誘電体キャパシタとその製造方法を提供すること。【解決手段】一対の電極とそれらの間に位置する誘電体から構成される誘電体キャパシタであって、当該キャパシタを被覆する、金属とケイ素とを含む酸化物で形成された保護膜を有する誘電体キャパシタとする。このキャパシタは、一対の電極とそれらの間に位置する誘電体から構成される誘電体キャパシタ構造体を形成し、それに金属とケイ素とを含む酸化物の保護膜材料の溶液を塗布し、熱処理して保護膜を形成することを含む方法により製造することができる。【選択図】      なし【特許請求の範囲】
【請求項１】
一対の電極とそれらの間に位置する誘電体から構成される誘電体キャパシタであって、当該キャパシタを被覆する、金属とケイ素とを含む酸化物で形成された保護膜を有することを特徴とする誘電体キャパシタ。
【請求項２】
前記金属が、Ｐｂ、Ｚｒ、Ｔｉ、Ｓｒ、Ｂｉ、Ｔａ、Ｌａ、Ｎｂ及びＣａのうちの１種又は２種以上である、請求項１記載の誘電体キャパシタ。
【請求項３】
前記保護膜の厚さが１０〜１００ｎｍである、請求項１又は２記載の誘電体キャパシタ。
【請求項４】
前記誘電体が強誘電体である、請求項１〜３のいずれか一つに記載の誘電体キャパシタ。
【請求項５】
一対の電極とそれらの間に位置する誘電体から構成される誘電体キャパシタ構造体を形成し、それに金属とケイ素とを含む酸化物の保護膜材料の溶液を塗布し、熱処理して保護膜を形成することを含む誘電体キャパシタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、水素劣化を防止するための保護膜を備えた誘電体キャパシタ及びその製造方法に関する。
【０００２】
【従来の技術】
薄膜技術を使って製作される誘電体キャパシタは、基本的に一対の電極とその間に配置された誘電体で構成される。強誘電体膜の自発分極現象を使用する強誘電体キャパシタは、データの保持に電力を必要としない不揮発性メモリのＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）で使用される。強誘電体キャパシタとＭＯＳトランジスタを基本構成要素とするＦｅＲＡＭは一般にシリコン基板に作製され、そしてその最終工程では、製造過程で基板シリコンに生じた格子欠陥によるＭＯＳトランジスタ特性の劣化を修復するため、水素含有雰囲気での熱処理が行われる。強誘電体としてＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）を使用する強誘電体キャパシタは、この水素含有雰囲気での熱処理時に特性が劣化することがある。ＰＺＴを使用するキャパシタに限らず、誘電体キャパシタの中には、水素含有雰囲気での処理により特性の劣化を被るものがある（例えば、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）を誘電体とするキャパシタなど）。
【０００３】
水素含有雰囲気での熱処理により強誘電体キャパシタの特性が劣化するのは、酸化物である誘電体の一部が水素による還元作用を受けたり、誘電体薄膜と電極との密着性が損なわれたりすることが原因になっている。これらの問題は、電極に覆われていないためより水素にさらされやすいキャパシタ側面部分で特に起こりやすい。
【０００４】
このような水素の影響を避けるため、従来は、アルミナなどの金属酸化物により形成した保護膜でキャパシタを覆うことが行われている。金属酸化物の保護膜の形成は、スパッタリングなどの方法で行われている。
【０００５】
酸化物よりも化学的に安定で容易に水素を通さな保護膜材料として、アルミニウム、シリコン又はチタンの窒化物を使用することが、特許文献１に記載されている。特許文献１の実施例に示された保護膜の厚さは５０ｎｍ以上であり、厚い保護膜となっている。
【０００６】
【特許文献１】
特開平７−１１１３１８号公報
【０００７】
【発明が解決しようとする課題】
強誘電体キャパシタの保護膜として使用される従来の金属酸化物などの薄膜は、一般にスパッタリングによる成膜方法で形成される。スパッタリング法では、安定した緻密な膜を得ることが難しく、水素劣化に対して強誘電体キャパシタを保護する一定の効果を得るためには、５０ｎｍ以上の膜厚が必要である。しかし、そのように厚い膜はエッチングが難しく、キャパシタの加工に影響を及ぼす。
また、誘電体キャパシタとのプロセス耐性も保護膜の質に大きく依存する。
【０００８】
従って、強誘電体キャパシタに限らず誘電体キャパシタの耐水素劣化保護膜として薄くても十分に機能する保護膜が求められており、本発明はこの要請を満たすことにより、水素劣化に対し十分に保護された誘電体キャパシタとその製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明の誘電体キャパシタは、一対の電極とそれらの間に位置する誘電体から構成される誘電体キャパシタであって、当該キャパシタを被覆する、金属とケイ素とを含む酸化物で形成された保護膜を有することを特徴とする。
【００１０】
この誘電体キャパシタは、一対の電極とそれらの間に位置する誘電体から構成される誘電体キャパシタ構造体を形成し、それに金属とケイ素とを含む酸化物の保護膜材料の溶液を塗布し、熱処理して保護膜を形成することを含む方法により製造することができる。
【００１１】
【発明の実施の形態】
本発明は、誘電体キャパシタに関するものであり、それには、強誘電体膜の自発分極現象を利用するキャパシタであり、データの保持に電力を必要としない不揮発性メモリのＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）で使用される強誘電体キャパシタが含まれる。
【００１２】
強誘電体キャパシタは、一対の電極間にＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）等の強誘電体の薄膜を挟んで構成される。強誘電体キャパシタを用いるＦｅＲＡＭの製造過程において行われるような水素含有雰囲気での熱処理の際に、酸化物である強誘電体のＰＺＴは水素の還元作用を受けることがあり、あるいは強誘電体薄膜と電極との密着性が損なわれたりすることがある。これらの問題は、本発明で用いる金属とケイ素とを含む酸化物で形成された保護膜により強誘電体薄膜を保護することによって回避することができる。本発明の保護膜は、ＰＺＴを誘電体とするキャパシタ以外にも、例えばＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）、ＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９（但し、０＜ｘ＜１）、及び（ＢｉＬａ）４Ｔｉ３Ｏ１２などを誘電体とするキャパシタの保護にも有効である。
【００１３】
本発明の保護膜は、金属とケイ素を含む酸化物から形成される。金属としては、Ｐｂ、Ｚｒ、Ｔｉ、Ｓｒ、Ｂｉ、Ｔａ、Ｌａ、Ｎｂ、又はＣａなどを用いることができ、それらの２種以上を併用することも可能である。キャパシタの誘電体としてＰＺＴを使用する場合、その構成金属元素のＰｂ、Ｚｒ、Ｔｉのうちの少なくとも１種を含む材料を用いると、保護膜の水素に対する耐性が向上し、好ましい。このように、保護膜を構成する金属材料としては、誘電体の構成金属元素と同じものを少なくとも１種含む材料を使用するのが好ましい。例えば、ＰＺＴを誘電体とする場合、ＺｒＳｉＯ４（ジルコニウムシリケート）のような化合物を保護膜材料として使用することができる。
【００１４】
本発明では、ＺｒＳｉＯ４のような化合物（酸化物）を溶解又は分散した溶液を、一対の電極及びそれらの間の誘電体から構成される誘電体キャパシタ構造体の全面に塗布し、熱処理して、そのような化合物の保護膜を形成する。塗布は、例えばスピンコート法を始めとする、任意の方法で行うことができる。熱処理は、使用する保護膜材料の化合物の種類にもよるが、例えば４００℃程度の温度で５分間ほど加熱すればよい。また、例えば６５０℃で１時間の酸素アニール処理が行われることもある。
【００１５】
本発明の保護膜は、通常のアルミナ保護膜に比べてずっと薄い、例えば１０〜１００ｎｍ程度の膜でも効果を発揮する。このように薄く形成した保護膜は、導電性を示すこともできる。そのような場合に、保護膜で覆ったキャパシタの一方の電極を例えば外部の配線に接続しようとするときには、保護膜を除去せず電極を配線に接続することも可能である。
【００１６】
本発明の保護膜の上に、例えばアルミナなどの酸化物タイプの通常の保護膜を形成してもよい。この場合には、キャパシタは保護膜により既に保護されているので、アルミナ保護膜は従来に比べ薄く形成することが可能である。このように、本発明の金属とケイ素とを含む酸化物の保護膜は、２種類以上の材料の層を含む積層型保護膜の下層（キャパシタと直接接する層）として使用することも可能である。
【００１７】
【実施例】
次に、実施例により本発明を更に説明する。ここに示す実施例は本発明を限定するものではない。
【００１８】
〔実施例１〕
シリコン基板上に下部電極、ＰＺＴ薄膜及び上部電極からなるキャパシタ構造体を作製し、金属とケイ素とを含む酸化物の保護膜を形成して、その水素耐性を調べた。
【００１９】
図１（ａ）に示すように、シリコン基板１の全面にスパック法によりＰｔを２００ｎｍ堆積させて、キャパシタの下部電極となる第１の導電体膜２を形成した。第１の導電体膜２の上に、ＲＦスパック法により強誘電体材料であるＰＺＴを２００ｎｍの厚さに堆積させてＰＺＴ膜３を形成し、酸素雰囲気中６００℃で９０秒間加熱（ＲＴＡ処理）してＰＺＴ膜３を結晶化処理した。ＰＺＴ膜３の上にスパック法によりＰｔを２００ｎｍの厚さに堆積させて、上部電極となる第２の導電体膜４を形成した。続いて、図１（ｂ）に示すように、フォトリソグラフィ法により第２の導電体膜４とＰＺＴ膜３を順次パターニングし、上部電極４ａとＰＺＴ強誘電体薄膜３ａを形成した。次いで、ジルコニウムシリケート（ＺｒＳｉＯ４）溶液を全面に塗布し、ホットプレート（４００℃）上で５分間に加熱して、厚さ５０ｎｍの保護膜５を形成した。更に、６５０℃で１時間の酸素アニール処理を行った。
【００２０】
こうして作製した、保護膜５を備えたキャパシタ構造体（セルキャパシタ）８（１×１．５μｍ）を１５０℃、５分の水素アニール処理にかけた。処理後のキャパシタ構造体のヒステリシス特性を、保護膜をつけたまま上部電極にプローブを当てて測定した。こうして得られたヒステリシス曲線を、保護膜を形成していない同様のキャパシタ構造体のヒステリシス曲線とともに図２に示す。薄く形成したＺｒＳｉＯ４保護膜の存在によるヒステリシス特性の向上が認められる。
【００２１】
〔実施例２〕
ここでは、本発明の保護膜で保護した強誘電体キャパシタを使用するＦｅＲＡＭの製造の例を説明する。
【００２２】
図３（ａ）に示すように、ｎ型ＭＯＳトランジスタとｐ型ＭＯＳトランジスタ（図示せず）（二つのトランジスタのうちの一方がメモリセルを構成する）を予め作製したシリコン基板１０の全面に、平坦化された層間絶縁膜１４を形成し、トランジスタの不純物拡散領域１２ａ、１２ｂに通じるタングステンプラグ１６ａ、１６ｂを埋め込んだ。
【００２３】
次に、図３（ｂ）に示すように、層間絶縁膜１４上にスパック法によりＰｔを２００ｎｍ堆積させて、キャパシタの下部電極となる第１の導電体膜２２を形成した。第１の導電体膜２２は、Ｐｔ以外の材料により形成してもよく、例えばＩｒ（イリジウム）やＲｕ（ルテニウム）、又はこれらの酸化物により形成してもよい。
【００２４】
次いで、第１の導電体膜２２の上にＲＦスパック法により強誘電体材料であるＰＺＴを２００ｎｍの厚さに堆積させて、ＰＺＴ膜２４を形成した。続いて、ＰＺＴ膜２４を結晶化処理するため、酸素雰囲気中６００℃の温度で９０秒間加熱（ＲＴＡ処理）した。ＰＺＴ強誘電体膜の形成には、スパック法のほかに、スピンコート法、ゾルーゲル法、又はＭＯＣＶＤ法などを用いてもよい。また、強誘電体材料としては、ＰＺＴのほかに、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）、ＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９（但し、０＜ｘ＜１）、及び（ＢｉＬａ）４Ｔｉ３Ｏ１２などがある。
【００２５】
次に、ＰＺＴ膜２４の上にスパック法によりＰｔを２００ｎｍの厚さに堆積させて、上部電極となる第２の導電体膜２６を形成した。第２の導電体膜２６も、第１の導電体膜２２と同様に、Ｐｔ以外の材料により形成してもよい。
【００２６】
フォトリソグラフィ法により、第２の導電体膜２６とＰＺＴ膜２４を順次パターニングして、図３（ｃ）に示すように、上部電極２６ａと強誘電体膜２４ａを、１つのメモリセルに１個ずつ作製した。
【００２７】
次に、ジルコニウムシリケート（ＺｒＳｉＯ４）溶液を全面に塗布し、ホットプレート（４００℃）上で５分間に加熱して、図４（ａ）に示すように、厚さ１０ｎｍの保護膜２８を形成した。その後、６５０℃で１時間の酸素アニール処理を行った。（以下の説明で参照する図４（ａ）〜４（ｅ）には、簡単にするため、図３（ｃ）に見られる下部電極用の第１の導電体膜２２と、その上の強誘電体膜２４ａ及び上部電極２６ａの部分のみを示す。）
【００２８】
保護膜２８の上に、スパッタリング法によりアルミナ膜３０（厚さ１００ｎｍ）を形成した（図４（ｂ））。続いて、アルミナ膜３０をエッチングして上部電極２４ａ上の保護膜２８の一部を露出させ、更に保護膜２８の一部と第１の導電体膜２２をエッチングして下部電極２２ａを形成した（図４（ｃ））。
【００２９】
次に、全面に層間絶縁膜材料のＴＥＯＳ層を成長させ、上部電極２６ａに通じるコンタクトホール３２と層間絶縁膜３４形成のため、ＴＥＯＳ層をエッチングし、上部電極２６ａ上のＺｒＳｉＯ４保護膜をエッチングした（図４（ｄ））。その後、配線材料を成膜しエッチングして、配線層３６を形成した（図４（ｅ））。
【００３０】
本発明は、以上説明したとおりであるが、その特徴を種々の態様ととも付記すれば、次のとおりである。
（付記１）一対の電極とそれらの間に位置する誘電体から構成される誘電体キャパシタであって、当該キャパシタを被覆する、金属とケイ素とを含む酸化物で形成された保護膜を有することを特徴とする誘電体キャパシタ。
（付記２）前記金属が、Ｐｂ、Ｚｒ、Ｔｉ、Ｓｒ、Ｂｉ、Ｔａ、Ｌａ、Ｎｂ及びＣａのうちの１種又は２種以上である、付記１記載の誘電体キャパシタ。
（付記３）前記保護膜の厚さが１０〜１００ｎｍである、付記１又は２記載の誘電体キャパシタ。
（付記４）２種類以上の材料の層を含む積層型保護膜を含み、前記金属とケイ素とを含む酸化物で形成された保護膜が当該積層型保護膜の下層として用いられる、付記１〜３のいずれか一つに記載の誘電体キャパシタ。
（付記５）前記誘電体が強誘電体である、付記１〜４のいずれか一つに記載の誘電体キャパシタ。
（付記６）前記強誘電体がＰＺＴ、ＳＢＴ、ＰＬＺＴ、ＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９（但し、０＜ｘ＜１）又は（ＢｉＬａ）４Ｔｉ３Ｏ１２である、付記５記載の誘電体キャパシタ。
（付記７）一対の電極とそれらの間に位置する誘電体から構成される誘電体キャパシタ構造体を形成し、それに金属とケイ素とを含む酸化物の保護膜材料の溶液を塗布し、熱処理して保護膜を形成することを含む誘電体キャパシタの製造方法。
（付記８）前記保護膜材料に含まれる金属が、Ｐｂ、Ｚｒ、Ｔｉ、Ｓｒ、Ｂｉ、Ｔａ、Ｌａ、Ｎｂ及びＣａのうちの１種又は２種以上である、付記７記載の誘電体キャパシタの製造方法。
（付記９）前記誘電体キャパシタの誘電体が強誘電体である、付記７又は８記載の誘電体キャパシタの製造方法。
（付記１０）前記強誘電体がＰＺＴ、ＳＢＴ、ＰＬＺＴ、ＳｒＢｉ２（ＴａｘＮｂ１−ｘ）２Ｏ９（但し、０＜ｘ＜１）又は（ＢｉＬａ）４Ｔｉ３Ｏ１２である、付記９記載の誘電体キャパシタの製造方法。
【００３１】
【発明の効果】
本発明によれば、従来に比べて薄い保護膜により、誘電体キャパシタの十分な水素耐性を得ることができる。
【図面の簡単な説明】
【図１】実施例１のキャパシタの製作を説明する図である。
【図２】実施例１で作製した保護膜を持つキャパシタと保護膜を持たないキャパシタのヒステリシス曲線のグラフである。
【図３】実施例２のキャパシタの製作工程の前半を説明する図である。
【図４】実施例２のキャパシタの製作工程の後半を説明する図である。
【符号の説明】
１、１０…シリコン基板
２、２２…第１の導電体膜
３、２４…ＰＺＴ膜
３ａ、２４ａ…ＰＺＴ強誘電体膜
４、２６…第２の導電体膜
４ａ、２６ａ…上部電極
５、２８…保護膜
８…キャパシタ構造体
２２ａ…下部電極
３０…アルミナ膜
３４…層間絶縁膜
３６…配線層
【図１】
2004304015.tif 000002
【図２】
2004304015.tif 000003
【図３】
2004304015.tif 000004
【図４】
2004304015.tif 000005