(57)【要約】【課題】１電源に対して２値の電源電圧を検出する場合に、電源電圧検出回路を２個搭載して２倍消費していた電流を回路機能を維持したまま削減する。【解決手段】２値電源電圧検出回路において高電位側の検出出力である高電圧側検出信号ＯＵＴＨは出力固定回路３０を構成するＯＲ論理回路２０に入力されると同時に、前記高電圧側検出信号ＯＵＴＨが活性信号となるときにのみオフ状態に制御される検出動作制御回路４０におけるスイッチ２１にも入力される。ここで、高電圧側検出信号ＯＵＴＨが活性化された場合、ＯＲ論理回路２０には少なくとも１つの活性信号が入力されることになり、その出力である低電圧側検出信号ＯＵＴＬは活性信号に固定される。また、スイッチ２１は活性状態である高電圧側検出信号ＯＵＴＨの制御によりオフ状態となり、低電圧側電源検出回路１０への供給電流はカットされる。【選択図】図８
2004191333.tif 000002
【特許請求の範囲】
【請求項１】
高電圧側電源が接続され、この高電圧側電源から入力された電圧が低電圧側設定値以上の値であるときに、活性化された第１の信号を出力する低電圧側電源検出回路と、
前記高電圧側電源が接続され、この高電圧側電源から入力された電圧が、前記低電圧側設定値より大きい値に設定された高電圧側設定値以上の値であるときに、活性化された第２の信号を出力する高電圧側電源検出回路とを備えた２値電源電圧検出回路において、
前記高電圧側電源検出回路の出力である前記第２の信号を受け、前記第２の信号が活性化されているときに前記低電圧側電源検出回路の動作状態を非動作状態にする検出動作制御手段と、
前記第２の信号が入力され、前記第２の信号が活性化されているときに、前記第１の信号に対応する信号として、活性化された第３の信号を出力する低電圧側電源検出出力固定手段とを備えた
ことを特徴とする２値電源電圧検出回路。
【請求項２】
請求項１記載の２値電源電圧検出回路において、
低電圧側電源検出出力固定手段は、
前記第１の信号及び前記第２の信号が入力され、前記第１の信号又は前記第2の信号のうち何れか一方が活性化されているとき活性化された第３の信号を出力する論理回路である
ことを特徴とする２値電源電圧検出回路。
【請求項３】
請求項１記載の２値電源電圧検出回路において、
低電圧側電源検出出力固定手段は、
前記低電圧側電源検出回路の信号出力側と前記高電圧側電源との間に直列に抵抗と第１のスイッチとが挿入され、
前記第１のスイッチは前記第２の信号を受け、前記第２の信号が活性化されているときにのみオンになる
ことを特徴とする２値電源電圧検出回路。
【請求項４】
請求項１記載の２値電源電圧検出回路において、
前記検出動作制御手段は、
前記高電圧側電源と前記低電圧側電源検出回路との間に挿入された第２のスイッチであり、
前記第２のスイッチは前記第２の信号を受け、前記第２の信号が非活性状態のときにのみオンになる
ことを特徴とする２値電源電圧検出回路。
【請求項５】
請求項１記載の２値電源電圧検出回路において、
前記検出動作制御手段は、
低電圧側電源と前記低電圧側電源検出回路との間に挿入された第２のスイッチであり、
前記第２のスイッチは前記第２の信号による制御を受け、前記第２の信号が非活性状態のときにのみオンになる
ことを特徴とする２値電源電圧検出回路。
【請求項６】
請求項１記載の２値電源電圧検出回路において、
前記低電圧側電源検出回路は、
前記高電圧側電源の電圧にかかわらず定められた電圧を出力する基準電圧回路と、
前記高電圧側電源の電圧を分圧した電圧を出力する低電圧側電源分圧回路と、前記基準電圧回路の出力信号と前記低電圧側電源分圧回路の分圧点からの出力信号とが入力され、前記低電圧側電源分圧回路の分圧点からの出力信号レベルが前記基準電圧回路の出力信号レベルを上回ったときにのみ活性化された第１の信号を出力する低電圧側比較回路とを備え、
前記高電圧側電源検出回路は、
前記低電圧側電源分圧回路の出力電圧よりも小さい電圧を出力する分圧比で前記高電圧側電源電圧を分圧した高電圧側電源分圧回路と、
前記基準電圧回路の出力信号と前記高電圧側電源分圧回路の分圧点からの出力信号とが入力され、前記高電圧側電源分圧回路の分圧点からの出力信号レベルが前記基準電圧回路の出力信号レベルを上回ったときにのみ活性化された第２の信号を出力する高電圧側比較回路とを備え、
前記検出動作制御手段は、
前記第２の信号が活性化されたときに、前記低電圧側電源分圧回路と前記低電圧側比較回路との両方又は何れか一方の動作状態を非動作状態に変更する
ことを特徴とする２値電源電圧検出回路。
【請求項７】
請求項６記載の２値電源電圧検出回路において、
前記検出動作制御手段は、前記高電圧側電源と前記低電圧側電源検出回路との間に挿入された第２のスイッチであり、
前記第２のスイッチは、前記第２の信号を受け、前記第２の信号が非活性状態のときにのみオンになる
ことを特徴とする２値電源電圧検出回路。
【請求項８】
請求項６記載の２値電源電圧検出回路において、
前記検出動作制御手段は、前記低電圧側電源と前記低電圧側電源検出回路との間に挿入された第２のスイッチであり、
前記第２のスイッチは、前記第２の信号を受け、前記第２の信号が非活性状態のときにのみオンになる
ことを特徴とする２値電源電圧検出回路。
【請求項９】
請求項６記載の２値電源電圧検出回路において、
前記低電圧側電源分圧回路は、前記高電圧側電源と前記低電圧側電源との間に設けられた第１の抵抗群で構成され、
前記高電圧側電源分圧回路は、前記高電圧側電源と前記低電圧側電源との間に設けられた第２の抵抗群で構成された
ことを特徴とする２値電源電圧検出回路。
【請求項１０】
請求項９記載の２値電源電圧検出回路において、
前記第１の抵抗群は、
前記第２の抵抗群よりトータル抵抗値が小さい
ことを特徴とする２値電源電圧検出回路。
【請求項１１】
請求項９記載の２値電源電圧検出回路において、
前記検出動作制御手段は、前記低電圧側電源分圧回路における第１の抵抗群と前記低電圧側電源との間に挿入された第３のスイッチであり、
前記第３のスイッチは、前記第２の信号を受けて、前記第２の信号が非活性状態のときにのみオンする手段である
ことを特徴とする２値電源電圧検出回路。
【請求項１２】
請求項１１記載の２値電源電圧検出回路において、
前記第１の抵抗群は、
前記第２の抵抗群よりトータル抵抗値が小さい
ことを特徴とする２値電源電圧検出回路。
【請求項１３】
請求項１１記載の２値電源電圧検出回路において、
前記第３のスイッチは、
ＮＭＯＳトランジスタで構成されている
ことを特徴とする２値電源電圧検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一つの電源に対して２値の電源電圧値を検出する２値電源電圧検出回路に関する。
【０００２】
【従来の技術】
従来では、例えば、電流容量が小さく、一定電圧を供給することが難しい太陽電池を電源電圧供給手段として用いた演算処理装置において、演算処理装置の誤動作を防止するために、２つの異なる電圧を検出する電源電圧検出回路を２つ搭載し、たとえ電源電圧が変動しても演算処理装置に誤動作が生じないように監視を行い、誤動作が発生するような電圧にまで電源電圧が低下した場合には演算処理装置の動作を停止させてスリープ状態にし、その電圧が回復したときに動作状態に切り換えて動作を再開させるという制御をしていた。また、演算処理を行わない状態が発生するような演算処理装置に対しては、その状態に応じて演算処理装置を動作状態とスリープ状態とに切り換えることにより、ＬＳＩ全体の消費電流の削減を図っていた。上述の技術に関しては、例えば、特許文献１に記載されている。
【０００３】
【特許文献１】
特開昭５８−１６８１２２号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、前記の２つの電源電圧検出回路は常に電源電圧をモニターしており、２つの電源電圧検出回路自体の消費電流は常時発生する。また、電源電圧検出回路の検出結果によって演算処理装置をスリープ状態にして消費電流を削減した場合には、ＬＳＩ全体の消費電流が小さくなるので、ＬＳＩ全体の消費電流に対して電源電圧検出回路の消費電流の占める割合が高くなり、電源電圧検出回路の消費電流が無視できなくなってくる。
【０００５】
本発明は、前記問題を解決するものであり、その目的は、一つの電源に対して２つの電源電圧検出回路を搭載した２値電源電圧検出回路において、その自己消費電流を削減することにある。
【０００６】
【課題を解決するための手段】
本発明は次の点に着目してなされたものである。以下、具体的に説明する。１つの電源に対して２つの電源電圧検出回路を搭載する２値電源電圧検出回路を図１２に示す。図１２において、１０は低電圧側電源検出回路、１１は高電圧側電源検出回路、１００は電圧値ＶＤＤを有する電源であり、ＯＵＴＬは低電圧側電源検出回路１０から出力される低電圧側検出信号、ＯＵＴＨは高電圧側電源検出回路１１から出力される高電圧側検出信号である。
【０００７】
また、電源１００の電圧値ＶＤＤに対する低電圧側検出信号ＯＵＴＬ又は高電圧側検出信号ＯＵＴＨの関係を図１３に示す。図１３において、破線ＶＯＵＴＬは電源１００の電圧変化に対する低電圧側検出信号ＯＵＴＬの変化を表し、実線ＶＯＵＴＨは電源１００の電圧変化に対する高電圧側検出信号ＯＵＴＨの変化を表す。電源１００の電圧値ＶＤＤが増加すると、最初に、電源１００の電圧ＶＤＤが前記低電圧側電源検出回路１０の有する予め定められた設定値ＶＲＥＦＬと等しくなったとき、低電圧側検出信号ＯＵＴＬがグランド電位から電源１００の電位ＶＤＤ（このときは電位ＶＲＥＦＬ）に活性化され、更に、電源１００の電圧ＶＤＤが増加して前記高電圧側電源検出回路１１の有する予め定められた設定値ＶＲＥＦＨと等しくなったとき、高電圧側検出信号ＯＵＴＨがグランド電位から電源１００の電位ＶＤＤ（このときは電位ＶＲＥＦＨ）に活性化される。ここで、高電圧側検出信号ＯＵＴＨが電源１００の電位ＶＤＤに活性化されているときには低電圧側検出信号ＯＵＴＬは必ず電源１００の電位ＶＤＤに活性化されていることがわかる。
【０００８】
従って、本発明では、前記の目的を達成するために、高電圧側検出信号ＯＵＴＨが活性化されているときに、低電圧側検出信号ＯＵＴＬを電源１００の電位VDDに強制的に固定して、その活性化を維持しながら、低電圧側電源検出回路１０の動作を停止させて、低電圧側電源検出回路１０の消費電流を削減する。
【０００９】
すなわち、請求項１記載の発明は、高電圧側電源が接続され、この高電圧側電源から入力された電圧が低電圧側設定値以上の値であるときに、活性化された第１の信号を出力する低電圧側電源検出回路と、前記高電圧側電源が接続され、この高電圧側電源から入力された電圧が、前記低電圧側設定値より大きい値に設定された高電圧側設定値以上の値であるときに、活性化された第２の信号を出力する高電圧側電源検出回路とを備えた２値電源電圧検出回路において、前記高電圧側電源検出回路の出力である前記第２の信号を受け、前記第２の信号が活性化されているときに前記低電圧側電源検出回路の動作状態を非動作状態にする検出動作制御手段と、前記第２の信号が入力され、前記第２の信号が活性化されているときに、前記第１の信号に対応する信号として、活性化された第３の信号を出力する低電圧側電源検出出力固定手段とを備えたことを特徴とする。
【００１０】
請求項２記載の発明は、請求項１記載の２値電源電圧検出回路において、低電圧側電源検出出力固定手段は、前記第１の信号及び前記第２の信号が入力され、前記第１の信号又は前記第２の信号のうち何れか一方が活性化されているとき活性化された第３の信号を出力する論理回路であることを特徴とする。
【００１１】
請求項３記載の発明は、請求項１記載の２値電源電圧検出回路において、低電圧側電源検出出力固定手段は、前記低電圧側電源検出回路の信号出力側と前記高電圧側電源との間に直列に抵抗と第１のスイッチとが挿入され、前記第１のスイッチは前記第２の信号を受け、前記第２の信号が活性化されているときにのみオンになることを特徴とする。
【００１２】
請求項４記載の発明は、請求項１記載の２値電源電圧検出回路において、前記検出動作制御手段は、前記高電圧側電源と前記低電圧側電源検出回路との間に挿入された第２のスイッチであり、前記第２のスイッチは前記第２の信号を受け、前記第２の信号が非活性状態のときにのみオンになることを特徴とする。
【００１３】
請求項５記載の発明は、請求項１記載の２値電源電圧検出回路において、前記検出動作制御手段は、低電圧側電源と前記低電圧側電源検出回路との間に挿入された第２のスイッチであり、前記第２のスイッチは前記第２の信号による制御を受け、前記第２の信号が非活性状態のときにのみオンになることを特徴とする。
【００１４】
請求項６記載の発明は、請求項１記載の２値電源電圧検出回路において、前記低電圧側電源検出回路は、前記高電圧側電源の電圧にかかわらず定められた電圧を出力する基準電圧回路と、前記高電圧側電源の電圧を分圧した電圧を出力する低電圧側電源分圧回路と、前記基準電圧回路の出力信号と前記低電圧側電源分圧回路の分圧点からの出力信号とが入力され、前記低電圧側電源分圧回路の分圧点からの出力信号レベルが前記基準電圧回路の出力信号レベルを上回ったときにのみ活性化された第１の信号を出力する低電圧側比較回路とを備え、前記高電圧側電源検出回路は、前記低電圧側電源分圧回路の出力電圧よりも小さい電圧を出力する分圧比で前記高電圧側電源電圧を分圧した高電圧側電源分圧回路と、前記基準電圧回路の出力信号と前記高電圧側電源分圧回路の分圧点からの出力信号とが入力され、前記高電圧側電源分圧回路の分圧点からの出力信号レベルが前記基準電圧回路の出力信号レベルを上回ったときにのみ活性化された第２の信号を出力する高電圧側比較回路とを備え、前記検出動作制御手段は、前記第２の信号が活性化されたときに、前記低電圧側電源分圧回路と前記低電圧側比較回路との両方又は何れか一方の動作状態を非動作状態に変更することを特徴とする。
【００１５】
請求項７記載の発明は、請求項６記載の２値電源電圧検出回路において、前記検出動作制御手段は、前記高電圧側電源と前記低電圧側電源検出回路との間に挿入された第２のスイッチであり、前記第２のスイッチは、前記第２の信号を受け、前記第２の信号が非活性状態のときにのみオンになることを特徴とする。
【００１６】
請求項８記載の発明は、請求項６記載の２値電源電圧検出回路において、前記検出動作制御手段は、前記低電圧側電源と前記低電圧側電源検出回路との間に挿入された第２のスイッチであり、前記第２のスイッチは、前記第２の信号を受け、前記第２の信号が非活性状態のときにのみオンになることを特徴とする。
【００１７】
請求項９記載の発明は、請求項６記載の２値電源電圧検出回路において、前記低電圧側電源分圧回路は、前記高電圧側電源と前記低電圧側電源との間に設けられた第１の抵抗群で構成され、前記高電圧側電源分圧回路は、前記高電圧側電源と前記低電圧側電源との間に設けられた第２の抵抗群で構成されたことを特徴とする。
【００１８】
請求項１０記載の発明は、請求項９記載の２値電源電圧検出回路において、前記第１の抵抗群は、前記第２の抵抗群よりトータル抵抗値が小さいことを特徴とする。
【００１９】
請求項１１記載の発明は、請求項９記載の２値電源電圧検出回路において、前記検出動作制御手段は、前記低電圧側電源分圧回路における第１の抵抗群と前記低電圧側電源との間に挿入された第３のスイッチであり、前記第３のスイッチは、前記第２の信号を受けて、前記第２の信号が非活性状態のときにのみオンする手段であることを特徴とする。
【００２０】
請求項１２記載の発明は、請求項１１記載の２値電源電圧検出回路において、前記第１の抵抗群は、前記第２の抵抗群よりトータル抵抗値が小さいことを特徴とする。
【００２１】
請求項１３記載の発明は、請求項１１記載の２値電源電圧検出回路において、前記第３のスイッチは、ＮＭＯＳトランジスタで構成されていることを特徴とする。
【００２２】
以上により、請求項１〜８記載の発明では、１電源に対して２値を検出する２値電源電圧検出回路において、高電位側の電源電圧を検出する高電圧側電源検出回路の出力信号が活性化されたときには、その活性化信号に基づいて、低電圧側電源検出出力固定手段が低電圧側電源検出回路からの第１の信号に代えて第３の信号を出力すると共に、検出動作制御手段が低電圧側電源検出回路の電源検出動作を停止させるので、２値電源電圧検出回路の消費電流を削減することが可能となる。
【００２３】
また、請求項１０及び１２記載の発明では、第２の信号が活性化されたときに低電圧側電源分圧回路に流れる電流が第２のスイッチの制御によりカットされるので、電力消費に余裕が生じた低電圧側電源分圧回路の第１の抵抗群には、常時動作を行う高電圧側電源分圧回路の第２の抵抗群に比べて小さいトータル抵抗値により構成することができる。従って、抵抗素子のレイアウト面積が削減できるので、２値電源電圧検出回路全体のレイアウト面積を小さくすることができる。
【００２４】
請求項１１記載の発明では、第３のスイッチがオフのときに、低電圧側電源分圧回路における第１の抵抗群の分圧点が高電圧側電源の電圧にプルアップされるので、請求項１〜８において示したように低電圧側電源検出回路及び高電圧側電源検出回路とは別に低電圧側電源検出出力固定手段を備えずとも、前記低電圧側電源検出回路内に有する第１の抵抗群の一部が低電圧側電源検出出力固定手段としても機能して、２値電源電圧検出回路の第１の信号をＨＩＧＨレベルに固定することができるので、２値電源電圧検出回路のより一層の小面積化及び低消費電力化を実現することができる。
【００２５】
請求項１３記載の発明では、第３のスイッチをＮＭＯＳトランジスタで構成すること、即ち、ソースをグランドに接続することにより、ゲート−ソース間電圧が大きくとれるので、第３のスイッチのドレイン−ソース間抵抗が小さくなり、検出電圧の誤差を小さくすることができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２７】
（第１の実施の形態）
図１は本実施の形態における２値電源電圧検出回路の回路図であり、請求項１及び２に対応している。図１の２値電源電圧検出回路において、１０は低電圧側電源検出回路、１１は高電圧側電源検出回路、３０は出力固定回路（低電圧側電源検出出力固定手段）、４０は動作制御回路（検出動作制御手段）、５０は低電圧側電源検出回路１０の出力信号である低電圧側検出信号、１００は電圧値ＶＤＤの電源（高電圧側電源）であり、ＯＵＴＨは高電圧側電源検出回路１１の出力信号である高電圧側検出信号（第2の信号）、ＯＵＴＬは出力固定回路３０から出力される低電圧側検出信号（第3の信号）である。
【００２８】
本２値電源電圧検出回路は、前記低電圧側電源検出回路１０と、前記高電圧側電源検出回路１１と、前記出力固定回路３０と、前記動作制御回路４０とから構成される。また、本実施の形態における出力固定回路３０はＯＲ論理回路２０により構成されている。
【００２９】
前記低電圧側電源検出回路１０は、予め決められた低電圧側設定値ＶＲＥＦＬを有し、この低電圧側設定値ＶＲＥＦＬと前記電源１００の電圧値ＶＤＤとの大小比較を行い、電源１００の電圧値ＶＤＤが低電圧側設定値ＶＲＥＦＬ以上となるとき、活性化された低電圧側検出信号（第１の信号）５０を出力するものである。また、高電圧側電源検出回路１１も同様に、前記電源１００の電圧値ＶＤＤが、高電圧側電源検出回路１１の有する予め決められた高電圧側設定値ＶＲＥＦＨを超えるとき、活性化された高電圧側検出信号ＯＵＴＨを出力する。
【００３０】
前記低電圧側電源検出回路１０には、前記高電圧側電源検出回路１１の高電圧側検出信号ＯＵＴＨにより制御される動作制御回路４０が接続されている。この動作制御回路４０は、前記高電圧側電源検出回路１１の高電圧側検出信号が活性状態であるときには低電圧側電源検出回路１０の動作を停止させて、その消費電流をカットするように働き、逆に、非活性状態であるときには前記低電圧側電源検出回路１０の検出動作を妨げない。
【００３１】
そして、その高電圧側検出信号ＯＵＴＨは前記低電圧側電源検出回路１０の出力信号５０と共に、前記ＯＲ論理回路２０にも入力され、ＯＲ論理に基づいた低電圧側検出信号ＯＵＴＬを出力する。つまり、このＯＲ論理回路２０は、入力信号に少なくとも１つの活性信号（電源１００の電位ＶＤＤを持つ信号を意味する）が入力された場合、出力を電源１００の電圧ＶＤＤに固定、すなわち、活性信号（低電圧側検出信号ＯＵＴＬ）を出力する。
【００３２】
次に、本実施の形態における２値電源電圧検出回路の動作を説明する。ここでは、電源１００の電圧値ＶＤＤと前記低電圧側設定値ＶＲＥＦＬ及び前記高電圧側設定値ＶＲＥＦＨとの大小関係により、場合分けを行う。
【００３３】
先ず、前記電源１００の電圧値ＶＤＤが前記低電圧側設定値ＶＲＥＦＬより低い場合には、前記高電圧側電源検出回路１１は電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨよりも低いことを検知して非活性信号（グランド電位の信号）を出力する。従って、前記低電圧側電源検出回路１０の動作制御回路４０は低電圧側電源検出回路１０の動作を妨げないように働き、その低電圧側電源検出回路１０も電源１００の電圧値ＶＤＤが設定電圧ＶＲＥＦＬより低いことを検知して非活性信号を出力する。これにより、ＯＲ論理回路２０には非活性信号のみが入力されるので、低電圧側検出信号ＯＵＴＬは非活性信号となる。このとき、２値電源電圧検出回路の消費電流は低電圧側電源検出回路１０と高電圧側電源検出回路１１との両回路で消費されている。
【００３４】
次に、前記電源１００の電圧値ＶＤＤが前記低電圧側設定値ＶＲＥＦＬより高く且つ前記高電圧側設定値ＶＲＥＦＨより低い場合には、高電圧側電源検出回路１１は電源１００が高電圧側設定値ＶＲＥＦＨより低いことを検知して非活性信号を出力する。従って、低電圧側電源検出回路１０の動作制御回路４０は低電圧側電源検出回路１０を動作させるように働き、その低電圧側電源検出回路１０は電源１００の電圧値ＶＤＤが低電圧側設定値ＶＲＥＦＬより高いことを検知して活性信号を出力する。これにより、ＯＲ論理回路２０には非活性信号と活性信号とが入力されるので、低電圧側検出信号ＯＵＴＬは活性信号となる。このときも、２値電源電圧検出回路の消費電流は低電圧側電源検出回路１０と高電圧側電源検出回路１１との両回路で消費されている。
【００３５】
更に、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨより高い場合には、高電圧側電源検出回路１１は活性信号を出力する。従って、活性信号の入力を受けた低電圧側電源検出回路１０の動作制御回路４０は低電圧側電源検出回路１０の動作を停止させるように働き、その出力信号は不定となる。しかしながら、ＯＲ論理回路２０には高電圧側電源検出回路１１から活性信号が入力されるので、低電圧側検出信号ＯＵＴＬは活性信号となる。このとき、低電圧側電源検出回路１０の動作が停止され、消費電流は高電圧側電源検出回路１１でのみ消費されるので、２値電源電圧検出回路全体の消費電流は効果的に削減される。例えば、２値電源電圧検出回路の出力信号ＯＵＴＬ、ＯＵＴＨが共に活性化されている場合において演算処理装置を始めとする回路を動作させるシステムでは、システムが動作しているときの消費電流は高電圧側電源検出回路１１の消費電流のみとなるので、消費電流が有効に削減される。
【００３６】
（第２の実施の形態）
次に、本発明の第2の実施の形態を説明する。
【００３７】
図２は本実施の形態における２値電源電圧検出回路の回路図であり、請求項２及び４に対応している。本実施の形態は、第１の実施の形態に示した図１において、動作制御回路４０が、具体的に、電源１００と低電圧側電源検出回路１０との間に挿入されたスイッチ２１（第２のスイッチ）として構成されている。このスイッチ２１は高電圧側検出信号ＯＵＴＨを受け、その高電圧側検出信号ＯＵＴＨが非活性状態のときオンし、逆に、活性状態のときにはオフする。尚、以下の実施の形態においては、前記第１の実施の形態と同様の機能を有する構成要素については同一の符号を付して、その説明を省略する。
【００３８】
次に、本実施の形態における２値電源電圧検出回路の動作を説明する。ここでも、電源１００の電圧値ＶＤＤと前記低電圧側設定値ＶＲＥＦＬ及び前記高電圧側設定値ＶＲＥＦＨとの大小関係により、場合分けを行う。
【００３９】
先ず、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨより低い場合には、高電圧側検出信号ＯＵＴＨが非活性状態であるためにスイッチ２１がオンし、第１の実施の形態で説明したのと同様に２値電源電圧検出回路が動作する。
【００４０】
次に、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨより高くなると、高電圧側検出信号ＯＵＴＨが活性化され、スイッチ２１がオフされる。これにより、低電圧側電源検出回路１０の消費電流はカットされる。また、ＯＲ論理回路２０には高電圧側電源検出回路１１から活性信号が入力されているため、低電圧側検出信号ＯＵＴＬは活性状態となる。従って、２値電源電圧検出回路の機能を維持しながら、消費電流は高電圧側電源検出回路１１の消費電流のみとなり、低電圧側電源検出回路１０の消費電流分が削減される。
【００４１】
（第３の実施の形態）
続いて、本発明の第３の実施の形態を説明する。
【００４２】
図３は本実施の形態における２値電源電圧検出回路の回路図であり、請求項２及び５に対応している。本実施の形態は第１の実施の形態に示した図１において動作制御回路４０が、具体的に、低電圧側電源検出回路１０のグランド端子とグランド電源（低電圧側電源）との間に挿入されたスイッチ２１による構成として示される。このスイッチ２１は第２の実施の形態において示したのと同様に、高電圧側検出信号ＯＵＴＨを受け、その高電圧側検出信号ＯＵＴＨが非活性状態のときのみオンする。
【００４３】
次に、本実施の形態における２値電源電圧検出回路の動作を説明する。ここでは、電源１００の電圧値ＶＤＤと前記低電圧側設定値ＶＲＥＦＬ及び前記高電圧側設定値ＶＲＥＦＨとの大小関係により、場合分けを行う。
【００４４】
先ず、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨより低い場合には高電圧側検出信号ＯＵＴＨが非活性状態であるためにスイッチ２１がオンし、第１の実施の形態で説明したのと同様に２値電源電圧検出回路が動作する。従って、低電圧側電源検出回路１０の動作は規制されず、低電圧側電源検出回路１０及び高電圧側電源検出回路１１の両回路において、電流が消費される。
【００４５】
次に、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨより高くなると、高電圧側検出信号ＯＵＴＨが活性化され、スイッチ２１がオフされる。これにより、低電圧側電源検出回路１０の消費電流はカットされる。また、ＯＲ論理回路２０には高電圧側電源検出回路１１から活性信号が入力されているので、低電圧側検出信号ＯＵＴＬは活性状態となる。従って、2値電源電圧検出回路の機能を維持しながらも、消費電流は高電圧側電源検出回路１１の消費電流のみとなり、低電圧側電源検出回路１０の消費電流分が削減される。
【００４６】
（第４の実施の形態）
更に、本発明の第４の実施の形態を説明する。
【００４７】
図４は本実施の形態における２値電源電圧検出回路の回路図であり、請求項１及び３に対応している。本実施の形態では第１の実施の形態に示した図１においてＯＲ論理回路２０により構成されていた出力固定回路３０が、電源１００と低電圧側電源検出回路１０の信号出力側との間に直列に挿入した抵抗とスイッチ２３（第１のスイッチ）とにより構成される。このスイッチ２３は、前記高電圧側検出信号ＯＵＴＨを受け、その高電圧側検出信号ＯＵＴＨが活性状態のときオンし、非活性状態のときにはオフする。従って、高電圧側検出信号ＯＵＴＨが活性状態のとき、低電圧側検出信号ＯＵＴＬの電位はプルアップにより電源１００の電圧ＶＤＤへ固定される。
【００４８】
また、低電圧側電源検出回路１０と高電圧側電源検出回路１１との構成及び動作は第１の実施の形態と同様であるので、省略する。
【００４９】
従って、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨよりも低い場合の回路駆動電流は低電圧側電源検出回路１０及び高電圧側電源検出回路１１の両回路で消費され、一方、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨより高い場合には、高電圧側検出信号ＯＵＴＨによる動作制御回路４０の制御により低電圧側電源検出回路１０の動作は停止され、消費電流は高電圧側電源検出回路１１の消費電流のみとなる。
【００５０】
（第５の実施の形態）
次に、本発明の第５の実施の形態を説明する。
【００５１】
図５は本実施の形態における２値電源電圧検出回路の回路図であり、請求項３及び４に対応している。本実施の形態では第４の実施の形態に示した図４における動作制御回路４０が、具体的に、電源１００と低電圧側電源検出回路１０との間に挿入したスイッチ２１により構成される。このスイッチ２１は、前記第2及び３の実施の形態における説明と同様に、高電圧側電源検出信号ＯＵＴＨを受け、その高電圧側電源検出信号ＯＵＴＨが活性状態のときにのみオフする。
【００５２】
次に、本実施の形態における２値電源電圧検出回路の動作を説明する。ここで、電源１００の電圧値ＶＤＤと前記低電圧側設定値ＶＲＥＦＬ及び前記高電圧側設定値ＶＲＥＦＨとの大小関係により、場合分けを行う。
【００５３】
先ず、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨより低い場合には高電圧側検出信号ＯＵＴＨが非活性状態であるためにスイッチ２１がオンし、第４の実施の形態における説明と同様に２値電源電圧検出回路が動作する。すなわち、低電圧側電源検出回路１０の動作は規制されず、低電圧側電源検出回路１０及び高電圧側電源検出回路１１の両回路において電流が消費される。
【００５４】
次に、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨより高くなると高電圧側検出信号ＯＵＴＨが活性化され、スイッチ２１がオフされる。これにより、低電圧側電源検出回路１０の消費電流はカットされる。また、高電圧側電源検出回路１１から出力される高電圧側検出信号ＯＵＴＨが活性化されているので、出力固定回路３０におけるスイッチ２３はオンし、低電圧側検出信号ＯＵＴＬの電位は電源１００の電圧ＶＤＤにプルアップされて活性状態となる。従って、２値電源電圧検出回路の機能は維持しながらも、消費電流は高電圧側電源検出回路１１の消費電流のみとなり、低電圧側電源検出回路１０の消費電流分が削減される。
【００５５】
（第６の実施の形態）
更に、本発明の第６の実施の形態を説明する。
【００５６】
図６は本実施の形態における２値電源電圧検出回路の回路図であり、請求項３及び５に対応している。本実施の形態では第４の実施の形態に示した図４における動作制御回路４０を、具体的に、低電圧側電源検出回路１０のグランド端子とグランド電源との間に挿入されたスイッチ２１による構成として示す。このスイッチ２１は、前記第２、３及び５の実施の形態において示したのと同様に、高電圧側検出信号が活性状態のときにのみオフする。
【００５７】
次に、本実施の形態における2値電源電圧検出回路の動作を説明する。ここで、電源１００の電圧値ＶＤＤと前記低電圧側設定値ＶＲＥＦＬ及び前記高電圧側設定値ＶＲＥＦＨとの大小関係により、場合分けを行う。
【００５８】
先ず、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨより低い場合には高電圧側検出信号ＯＵＴＨが非活性状態であるためにスイッチ２１がオンし、第４の実施の形態における説明と同様に２値電源電圧検出回路が動作する。従って、低電圧側電源検出回路１０の動作は規制されず、低電圧側電源検出回路１０及び高電圧側電源検出回路１１の両回路において電流が消費される。
【００５９】
次に、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨより高くなると高電圧側検出信号ＯＵＴＨが活性化され、スイッチ２１がオフされる。これにより、低電圧側電源検出回路１０の消費電流はカットされる。また、高電圧側電源検出回路１１から出力される高電圧側検出信号ＯＵＴＨが活性化されているので、スイッチ２３はオンし、低電圧側検出信号ＯＵＴＬの電位は電源１００の電圧ＶＤＤにプルアップされて活性状態となる。従って、２値電源電圧検出回路の機能は維持しながらも、消費電流は高電圧側電源検出回路１１の消費電流のみとなり、低電圧側電源検出回路１０の消費電流分が削減される。
【００６０】
（第７の実施の形態）
続いて、本発明の第７の実施の形態を説明する。
【００６１】
図７は本実施の形態における２値電源電圧検出回路の回路図であり、請求項２、６及び９に対応している。
【００６２】
本実施の形態では、第１の実施の形態で示した低電圧側電源検出回路１０が具体的に、電源１００とグランド電源との間の電圧を分圧する低電圧側電源分圧回路１３（低電圧側電源分圧回路）と、低電圧側比較回路１５（低電圧側比較回路）と、基準電圧回路１２とで構成される。同様に、高電圧側電源検出回路１１も、高電圧側電源分圧回路１４（高電圧側電源分圧回路）と、高電圧側比較回路１６（高電圧側比較回路）と、前記基準電圧回路１２とで構成されている。前記低電圧側電源検出回路１０においては電源１００と低電圧側電源分圧回路１３との間及び電源１００と低電圧側比較回路１５との間に動作制御回路４０が配置されている。
【００６３】
前記基準電圧回路１２は、電源１００の電圧ＶＤＤに関わらず一定の基準電圧ＶＲＥＦを出力するものであって、前記低電圧側電源検出回路１０と前記高電圧側検出信号１１とで共用されており、その出力である基準電圧ＶＲＥＦは前記低電圧側電源検出回路１０と前記高電圧側電源検出回路１１とに分配して入力される。
【００６４】
前記低電圧側電源分圧回路１３は、２つの抵抗１３ａ、１３ｃを有し、これらの抵抗で高電圧側電源１００の電圧と接地電位との電位差を分圧し、その分圧点１３ｂから出力信号ＶＤＬを出力する。前記高電圧側電源分圧回路１４も同様であり、図７に示すように２つの抵抗１４ａ、１４ｃ及び分圧点１４ｂを有し、その分圧点１４ｂから出力信号ＶＤＨを出力する。ここで、電源１００の電圧ＶＤＤが同一のとき、前記高電圧側電源分圧回路１４の分圧点１４ｂの電圧（出力電圧）は、低電圧側電源分圧回路１３の分圧点１３ｂの電圧（出力電圧）よりも小さくなるように設定される。そして、電源１００の電圧ＶＤＤが増加して、予め決められた低電圧側設定値ＶＲＥＦＬと等しくなったときに、出力信号ＶＤＬが基準電圧ＶＲＥＦを上回るように抵抗を用いて分圧される。同様に、前記高電圧側電源分圧回路１４は、電源１００の電圧ＶＤＤが増加して、予め決められた高電圧側設定値ＶＲＥＦＨと等しくなったときに、出力信号ＶＤＨが基準電圧ＶＲＥＦを上回るように抵抗を用いて分圧される。
【００６５】
そして、低電圧側電源検出回路１０及び高電圧側電源検出回路１１のそれぞれが有する低電圧側及び高電圧側の比較回路１５、１６により、前記基準電圧ＶＲＥＦと電源分圧回路１３、１４のそれぞれの分圧点１３ｂ、１４ｂからの出力信号（ＶＤＬ、ＶＤＨ）との大小を比較し、基準電圧ＶＲＥＦよりも出力信号（ＶＤＬ、ＶＤＨ）の方が大きい場合には低電圧側及び高電圧側の比較回路１５、１６から活性信号を出力し、その逆の場合には非活性信号を出力する。すなわち、これらの低電圧側及び高電圧側の比較回路１５、１６の出力信号はそのまま低電圧側電源検出回路１０及び高電圧側電源検出回路１１の出力信号となる。
【００６６】
また、前記動作制御回路４０は、高電圧側検出信号ＯＵＴＨを受け、その高電圧側検出信号ＯＵＴＨが活性化されたとき、電源１００から前記低電圧側電源分圧回路１３及び低電圧低電圧側比較回路１５への電流供給を停止させる。
【００６７】
さらに、前記低電圧側比較回路１５及び高電圧側比較回路１６のそれぞれの出力は、前記出力固定回路３０を構成するＯＲ論理回路２０へ入力され、ＯＲ論理に基づいた低電圧側検出信号ＯＵＴＬを出力する。
【００６８】
次に、本実施の形態における２値電源電圧検出回路の動作を説明する。ここでも、電源１００の電圧値ＶＤＤと前記低電圧側設定値ＶＲＥＦＬ及び前記高電圧側設定値ＶＲＥＦＨとの大小関係により、場合分けを行う。
【００６９】
先ず、電源１００の電圧値ＶＤＤが低電圧側設定値ＶＲＥＦＬより低い場合には、ＶＤＨ＜ＶＲＥＦとなり、高電圧側比較回路１６によって高電圧側検出信号ＯＵＴＨは非活性状態となる。このとき、動作制御回路４０は低電圧側電源分圧回路１３及び低電圧側比較回路１５への電源供給を許容して、これらの回路の動作を許容する。この状態では、低電圧側電源分圧回路１３は信号ＶＤＬを出力し、また、ＶＤＬ＜ＶＲＥＦであるために低電圧側比較回路１５は非活性信号を出力する。これにより、ＯＲ論理回路２０には、非活性信号のみが入力されるので、低電圧側検出信号ＯＵＴＬは非活性状態となる。このとき、２値電源電圧検出回路では、基準電圧回路１２、２つの電源分圧回路１３、１４、及び２つの比較回路１５、１６の回路で電流が消費されている。
【００７０】
次に、電源１００の電圧値ＶＤＤが低電圧側設定値ＶＲＥＦＬより高く且つ高電圧側設定値ＶＲＥＦＨより低い場合にも、ＶＤＨ＜ＶＲＥＦとなるので、高電圧側比較回路１６によって高電圧側検出信号ＯＵＴＨは非活性状態となる。このとき、動作制御回路４０は、低電圧側電源分圧回路１３と低電圧側比較回路１５への電源供給を許容して、これらの動作を許容するので、低電圧側電源分圧回路１３は信号ＶＤＬを出力し、また、ＶＤＬ＞ＶＲＥＦであるために低電圧側比較回路１５は活性信号を出力する。ＯＲ論理回路２０には、低電圧側比較回路１５から活性信号が入力されるため、低電圧側検出信号ＯＵＴＬは活性状態となる。このときも、２値電源電圧検出回路では、基準電圧回路１２、２つの電源分圧回路１３、１４、及び２つの比較回路１５、１６において電流が消費されている。
【００７１】
更に、電源１００の電圧ＶＤＤが高電圧側設定値ＶＲＥＦＨよりも高い場合は、ＶＤＨ＞ＶＲＥＦとなり、高電圧側比較回路１６によって高電圧側検出信号ＯＵＴＨは活性状態となる。そのため、動作制御回路４０は低電圧側電源分圧回路１３と低電圧側比較回路１５とへの電源供給を阻止して、これら回路の動作を停止させる。このため、低電圧側比較回路１５の出力信号は非活性状態となるが、ＯＲ論理回路２０には、高電圧側比較回路１６からの活性信号が入力されるので、低電圧側検出信号ＯＵＴＬは活性状態となる。このとき、高電圧側電源検出回路１１の基準電圧回路１２、高電圧側電源分圧回路１４、高電圧側比較回路１６のみで電流が消費され、低電圧側電源検出回路１０の低電圧側電源分圧回路１３及び低電圧側比較回路１５は動作が停止しているので、それらの消費電流は削減される。
【００７２】
従って、例えば、演算処理装置をはじめとする回路を動作させるシステムでは、２値電源電圧検出回路の出力信号が低電圧側検出信号ＯＵＴＬ及び高電圧側検出信号ＯＵＴＨ共に活性化されているときに限ってシステムを動作させることとする場合には、消費電流は高電圧側電源検出回路１１の基準電圧回路１２、高電圧側電源分圧回路１４及び高電圧側比較回路１６の消費電流のみとなるので、消費電流が削減される。
【００７３】
また、例えば、本実施の形態のように低電圧側及び高電圧側電源分圧回路１３、１４を抵抗で構成した場合、高電圧側検出信号ＯＵＴＨが活性化されたときには、低電圧側電源分圧回路１３に流れる電流が動作制御回路４０でカットされるので、そこで生じた電力の余裕により、低電圧側電源分圧回路１３には、常時動作を行なう高電圧側電源分圧回路１４のトータル抵抗値に比べて小さい抵抗値を用いることができる。これにより、抵抗素子の小型化を図ることができてレイアウト面積を削減でき、２値電源電圧検出回路全体のレイアウト面積も小さくすることができる。
【００７４】
（第８の実施の形態）
更に、本発明の第８の実施の形態を説明する。
【００７５】
図８は本実施の形態における２値電源電圧検出回路の回路図であり、請求項２、６、７及び９に対応している。
【００７６】
本実施の形態では、第７の実施の形態に示した図７における動作制御回路４０が具体的にスイッチ２１で構成される。このスイッチ２１は、高電圧側検出信号ＯＵＴＨが非活性状態のときにオンし、活性状態のときにはオフする。
【００７７】
従って、本実施の形態の発明における２値電源電圧検出回路の動作は、先ず、電源１００が高電圧側設定値ＶＲＥＦＨより低い場合には、高電圧側検出信号ＯＵＴＨが非活性状態であるためにスイッチ２１がオンし、第７の実施の形態における説明と同様に２値電源電圧検出回路が動作する。すなわち、このとき、基準電圧回路１２、２つの電源分圧回路１３、１４、２つの比較回路１５、１６の回路で電流が消費されている。
【００７８】
次に、電源１００が高電圧側設定値ＶＲＥＦＨより高くなると高電圧側検出信号ＯＵＴＨが活性化され、スイッチ２１がオフされる。これにより、低電圧側電源分圧回路１３と低電圧側比較回路１５の消費電流はカットされる。また、ＯＲ論理回路２０には高電圧側比較回路１６から活性信号が入力されるので低電圧側検出信号ＯＵＴＬは活性信号となる。従って、２値電源電圧検出回路の機能を維持しながらも、低電圧側電源分圧回路１３と低電圧側比較回路１５の消費電流を削減できる。
【００７９】
さらに、上記のスイッチ２１を低電圧側電源分圧回路１３及び低電圧側比較回路１５とグランド電源との間に挿入し、高電圧側検出信号ＯＵＴＨが活性化されたときに低電圧側電源分圧回路１３と低電圧側比較回路１５へのグランド電源供給をカットする請求項５及び請求項８に対応した構成も可能である。
【００８０】
（第９の実施の形態）
また、本発明の第９の実施の形態を説明する。
【００８１】
図９は本実施の形態における２値電源電圧検出回路の回路図であり、請求項３、６及び９に対応している。
【００８２】
本実施の形態では、第７の実施の形態に示した図７においてＯＲ論理回路２０により構成していた出力固定回路３０を、電源１００と低電圧側電源検出回路１０の信号出力側との間に直列に挿入した抵抗とスイッチ２３とによる構成として示した。
【００８３】
ここで、本実施の形態における出力固定回路３０は、高電圧側電源検出回路１１の高電圧側検出信号ＯＵＴＨが活性化されたときにスイッチ２３がオンする機構である。従って、高電圧側検出信号ＯＵＴＨが活性状態のとき、低電圧側検出信号ＯＵＴＬのレベルはプルアップにより電源１００の電圧ＶＤＤへ固定される。
【００８４】
また、低電圧側電源検出回路１０と高電圧側電源検出回路１１との構成及び動作は第７の実施の形態と同じである。従って、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨよりも低い場合の回路駆動電流は低電圧側電源検出回路１０及び高電圧側電源検出回路１１の両回路で消費され、一方、電源１００の電圧値ＶＤＤが高電圧側設定値ＶＲＥＦＨより高い場合には、高電圧側検出信号ＯＵＴＨの制御により低電圧側電源検出回路１０の動作は停止され、消費電流は高電圧側電源検出回路１１の消費電流のみとなる。
【００８５】
（第１０の実施の形態）
続いて、本発明の第１０の実施の形態を説明する。
【００８６】
図１０は本実施の形態における２値電源電圧検出回路の回路図であり、請求項３、６、７及び９に対応している。
【００８７】
本実施の形態では、第９の実施の形態に示した図９において動作制御回路４０が具体的にスイッチ２１で構成される。このスイッチ２１は、高電圧側検出信号ＯＵＴＨが非活性状態のときにのみオンする。
【００８８】
従って、本実施の形態における２値電源電圧検出回路の動作は、先ず、電源１００が高電圧側設定値ＶＲＥＦＨより低い場合には、高電圧側検出信号ＯＵＴＨが非活性状態であるのでスイッチ２１がオンし、第９の実施の形態における説明と同様に２値電源電圧検出回路が動作する。すなわち、このとき、基準電圧回路１２、２つの電源分圧回路１３、１４、２つの比較回路１５、１６の回路で電流が消費されている。
【００８９】
次に、電源１００が高電圧側設定値ＶＲＥＦＨより高くなると高電圧側検出信号ＯＵＴＨが活性化され、スイッチ２１がオフされる。このことによって、低電圧側電源分圧回路１３と低電圧側比較回路１５の消費電流はカットされる。
【００９０】
また、高電圧側電源検出回路１１から出力される高電圧側検出信号ＯＵＴＨが活性化されているので、出力固定回路３０におけるスイッチ２３はオンし、低電圧側検出信号ＯＵＴＬの電位は電源１００の電圧ＶＤＤにプルアップされて活性状態となる。従って、２値電源電圧検出回路の機能は維持しながらも、消費電流は高電圧側電源検出回路１１の消費電流のみとなり、低電圧側電源検出回路１０の消費電流分が削減される。
【００９１】
（第１１の実施の形態）
また、本発明の第１１の実施の形態を説明する。
【００９２】
図１１は本実施の形態における２値電源電圧検出回路の回路図であり、請求項６及び１１に対応している。
【００９３】
本実施の形態では、第７の実施の形態に示した図７において、動作制御回路４０が具体的に、低電圧側電源分圧回路１３のグランド端子とグランド電源との間（すなわち、抵抗１３ｃとグランド電源との間）に挿入されたスイッチ２４（第３のスイッチ）で構成される。このスイッチ２４は、高電圧側検出信号ＯＵＴＨが非活性状態のときにオンし、活性状態のときにはオフする。そして、第７の実施の形態において設けられていた出力固定回路３０は削除され、低電圧側電源検出回路１０における低電圧側比較回路１５の出力信号がそのまま低電圧側検出信号ＯＵＴＬとなる構成である。
【００９４】
従って、本実施の形態における２値電源電圧検出回路の動作は、先ず、電源１００が高電圧側設定値ＶＲＥＦＨより低い場合には、高電圧側検出信号ＯＵＴＨが非活性状態であるのでスイッチ２４がオンし、第７の実施の形態における説明と同様に２値電源電圧検出回路が動作する。すなわち、このとき、基準電圧回路１２、２つの電源分圧回路１３、１４及び２つの比較回路１５、１６の回路で電流が消費されている。
【００９５】
次に、電源１００が高電圧側設定値ＶＲＥＦＨより高くなると、高電圧側検出信号ＯＵＴＨが活性化され、スイッチ２４がオフされる。このことによって、低電圧側電源分圧回路１３の消費電流はカットされる。その結果、低電圧側電源分圧回路１３の分圧点は電源１００の電圧ＶＤＤにプルアップされ、信号ＶＤＬのレベルは電源１００の電圧ＶＤＤレベルと等しく且つ基準電圧回路１２の基準電圧ＶＲＥＦより大きくなるので、低電圧側比較回路１５の出力信号は活性化される。すなわち、低電圧側検出信号ＯＵＴＬは活性信号となる。従って、２値電源電圧検出回路の信号が低電圧側検出信号ＯＵＴＬ、高電圧側検出信号ＯＵＴＨともに活性化されている場合には、例えば、演算処理装置をはじめとする回路を動作させるシステムでは、２値電源電圧検出回路の機能を維持しながらも、システムが動作しているときに低電圧側電源分圧回路１３の消費電流を削減できる。
【００９６】
以上のように、本実施の形態では、動作制御回路４０であるスイッチ２４を低電圧側電源分圧回路１３のグランド端子とグランド電源との間に挿入することにより、スイッチ２４がオフとなって低電圧側電源分圧回路１３の消費電流をカットするとき、それと同時に、低電圧側電源分圧回路１３の分圧点１３ｂが電源１００の電圧ＶＤＤにプルアップして、低電圧側比較器１５からの低電圧側検出信号ＯＵＴＬは活性状態に固定される。すなわち、前述した位置に低電圧側電源検出回路１０の動作を制御するスイッチ２４を配置することにより、低電圧側電源検出回路１０の有する回路を利用して、第１〜１０の実施の形態で述べた出力固定手段３０と同様の機能を実現することができる。
【００９７】
従って、２値電源電圧検出回路の機能は維持しながらも、第１〜１０の実施の形態で用いたような独立の出力固定回路３０は削除することができるので、回路のレイアウト面積を小さくすると共に消費電力も削減することが可能となる。
【００９８】
また、高電圧側検出信号ＯＵＴＨが活性化されたときに低電圧側電源分圧回路１３に流れる電流がスイッチ２４でカットされるので、電力消費量に余裕が生じた分だけ、常時動作を行なう高電圧側電源分圧回路１４のトータル抵抗値に比べて小さい抵抗値の抵抗を用いることができる。これにより抵抗素子のレイアウト面積が削減でき、電源検出回路全体のレイアウト面積も小さくすることができる。
【００９９】
更に、スイッチ２４をＮＭＯＳトランジスタで構成すると、ソース電位がグランド電位になるので、ゲート−ソース間電位が大きくとれ、スイッチ２４のドレイン−ソース間抵抗が小さくなって、検出電圧の誤差を小さくできる。
【０１００】
【発明の効果】
以上説明したように、請求項１〜８記載の発明によれば、高電圧側電源検出回路の出力信号が活性状態のとき、その活性信号により低電圧側電源検出回路の出力状態を活性状態に強制的に維持しながら、その電源検出動作を停止させたので、２値電源電圧検出回路の消費電流を削減することが可能である。
【０１０１】
請求項９、１０及び１２記載の発明によれば、低電圧側電源分圧回路を構成する抵抗の抵抗値を高電圧側電源分圧回路に比べて小さく設定できるので、抵抗素子のレイアウト面積が削除でき、２値電源電圧検出回路全体のレイアウト面積を小さくすることができる。
【０１０２】
請求項１１記載の発明は、低電圧側電源検出出力固定手段を設けることなく、低電圧側電源検出回路の出力信号を活性状態に固定できるので、請求項１〜８記載の発明に比べて、より一層に２値電源電圧検出回路の小面積化及び低消費電力化を実現することができる。
【０１０３】
請求項１３記載の発明によれば、スイッチをＮＭＯＳトランジスタで構成して、検出電圧の誤差を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における２値電源電圧検出回路の構成を示す図である。
【図２】本発明の第２の実施の形態における２値電源電圧検出回路の構成を示す図である。
【図３】本発明の第３の実施の形態における２値電源電圧検出回路の構成を示す図である。
【図４】本発明の第４の実施の形態における２値電源電圧検出回路の構成を示す図である。
【図５】本発明の第５の実施の形態における２値電源電圧検出回路の構成を示す図である。
【図６】本発明の第６の実施の形態における２値電源電圧検出回路の構成を示す図である。
【図７】本発明の第７の実施の形態における２値電源電圧検出回路の構成を示す図である。
【図８】本発明の第８の実施の形態における２値電源電圧検出回路の構成を示す図である。
【図９】本発明の第９の実施の形態における２値電源電圧検出回路の構成を示す図である。
【図１０】本発明の第１０の実施の形態における２値電源電圧検出回路の構成を示す図である。
【図１１】本発明の第１１の実施の形態における２値電源電圧検出回路の構成を示す図である。
【図１２】従来の２値電源電圧検出回路を示す図である。
【図１３】電源電圧に対する２値電源電圧検出結果を表した図である。
【符号の説明】
１０            低電圧側電源検出回路
１１            高電圧側電源検出回路
１２            基準電圧回路
２０            ＯＲ論理回路（低電圧側電源検出出力固定手段）
２１            スイッチ（第２のスイッチ）
２２            プルアップ抵抗（低電圧側電源検出出力固定手段）
２３            スイッチ（第１のスイッチ）
２４            スイッチ（第３のスイッチ）
４０            動作制御回路（検出動作制御手段）
５０            低電圧側電源検出回路出力信号（第１の信号）
１００          高電圧側電源
ＯＵＴＬ        低電圧側検出信号（第３の信号）
ＯＵＴＨ        高電圧側検出信号（第２の信号）
【図１】
2004191333.tif 000003
【図２】
2004191333.tif 000004
【図３】
2004191333.tif 000005
【図４】
2004191333.tif 000006
【図５】
2004191333.tif 000007
【図６】
2004191333.tif 000008
【図７】
2004191333.tif 000009
【図８】
2004191333.tif 000010
【図９】
2004191333.tif 000011
【図１０】
2004191333.tif 000012
【図１１】
2004191333.tif 000013
【図１２】
2004191333.tif 000014
【図１３】
2004191333.tif 000015