(57)【要約】【課題】従来の多層伝送線路において、上下トリプレート線路の層間接続部のインダクタンス成分を持つため、整合を取るためのキャパシタンス成分を得るために、同一平面に大きな整合スタブを形成する必要があり、回路構成が大きくなるという課題があった。【解決手段】第１のトリプレート線路と第２のトリプレート線路のストリップ導体を導体ビアで接続し、接地導体層を複数の導体ビアで接続した多層伝送線路において、接地導体層とストリップ導体の間に任意の高さの導体ビアを設け、一方を接地導体層に接続し、他方に任意の大きさの導体パターンを設けて整合回路とすることにより、従来の同一平面に整合スタブを設ける構造よりも接地導体とストリップ導体間のキャパシタンス成分をより大きく得られることで、回路の小型化を図った。【選択図】  図１
2004304401.tif 000002
【特許請求の範囲】
【請求項１】
第１のストリップ導体と、この第１のストリップ導体の上下両側に単層または複数層から成る第１の誘電体層および第２の誘電体層で支持される第１の接地導体層および第２の接地導体層を備えた第１のトリプレート線路と、
第２のストリップ導体と、この第２のストリップ導体の上下両側に単層または複数層から成る第３の誘電体層および第４の誘電体層で支持される上記第２の接地導体層および第３の接地導体層を備えた第２のトリプレート線路とを備え、
この第２のトリプレート線路と上記第１のトリプレート線路とを多層に配設し、
上記第１のストリップ導体および第２のストリップ導体を上記第２の接地導体層に開けられる誘電体窓を通して、単層または複数の導体ビアで接続し、上記第１の接地導体層と上記第２の接地導体層と上記第３の接地導体層を単層または複数の導体ビアで接地する垂直給電構造を有する高周波多層回路基板において、
上記第１の接地導体層と上記第１のストリップ導体の間に、一方は上記第１の接地導体層に接続され、他方は第１の導体パターンを設けた第１の整合用ビアを有し、
上記第２の接地導体層と上記第１のストリップ導体の間に、一方は上記第２の接地導体層に接続され、他方は第２の導体パターンを設けた第２の整合用ビアを有し、
上記第２の接地導体層と上記第２のストリップ導体の間に、一方は上記第２の接地導体層に接続され、他方は第３の導体パターンを設けた第３の整合用ビアを有し、
上記第３の接地導体層と上記第２のストリップ導体の間に、一方は上記第３の接地導体層に接続され、他方は第４の導体パターンを設けた第４の整合用ビアを有した
ことを特徴とする高周波多層回路基板。
【請求項２】
第１のストリップ導体と、この第１のストリップ導体の上下両側に単層または複数層から成る第１の誘電体層および第２の誘電体層で支持される第１の接地導体層および第２の接地導体層を備えた第１のトリプレート線路と、
第２のストリップ導体と、この第２のストリップ導体の上下両側に単層または複数層から成る第３の誘電体層および第４の誘電体層で支持される上記第２の接地導体層および第３の接地導体層を備えた第２のトリプレート線路とを備え、
この第２のトリプレート線路と上記第１のトリプレート線路とを多層に配設し、
上記第１のストリップ導体および第２のストリップ導体を上記第２の接地導体層に開けられる誘電体窓を通して、単層または複数の導体ビアで接続し、上記第１の接地導体層と上記第２の接地導体層と上記第３の接地導体層を単層または複数の導体ビアで接地する垂直給電構造を有する高周波多層回路基板において、
上記第１の接地導体層と上記第１のストリップ導体の間に、一方は上記第１のストリップ導体に接続され、他方は第１の導体パターンを設けた第１の整合用ビアを有し、
上記第２の接地導体層と上記第１のストリップ導体の間に、一方は上記第１のストリップ導体に接続され、他方は第２の導体パターンを設けた第２の整合用ビアを有し、
上記第２の接地導体層と上記第２のストリップ導体の間に、一方は上記第２のストリップ導体に接続され、他方は第３の導体パターンを設けた第３の整合用ビアを有し、
上記第３の接地導体層と上記第２のストリップ導体の間に、一方は上記第２のストリップ導体に接続され、他方は第４の導体パターンを設けた第４の整合用ビアを有した
ことを特徴とする高周波多層回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波などを伝送する多層伝送線路を用いた高周波多層回路基板に関するものである。
【０００２】
【従来の技術】
近年、高周波回路の小型化の要求に対し、ストリップ線路またはトリプレート線路等の伝送線路を多層構造配置とし、導体ビアにより等価的に構成された同軸線路構造により電気的に層間接続する多層伝送線路が用いられている。
【０００３】
このような垂直給電部では、上下トリプレート線路の接続部にインダクタンス成分をもつため、良好な高周波特性を得るためには給電点において整合をとる必要がある。
【０００４】
従来の垂直給電部においては、トリプレート線路のストリップ導体に整合スタブを設けて得られるキャパシタンス成分によって整合をとることにより、良好な高周波特性を得ている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開２０００−０３１７０９号公報（第２図、第３図）
【０００６】
【発明が解決しようとする課題】
しかし、このような構造では、キャパシタンス成分を得るために、大きな整合スタブが必要となるため、回路構成が大きくなるという問題があった。
【０００７】
この発明は、係る課題を解決するためになされたものであり、回路の小型化を目的とした高周波多層回路基板を得ることを目的とする。
【０００８】
【課題を解決するための手段】
第１の発明による高周波多層回路基板は、第１のストリップ導体と、第１のストリップ導体の上下両側に単層または複数層から成る第１の誘電体層および第２の誘電体層で支持される第１の接地導体層および第２の接地導体層を備えた第１のトリプレート線路と、第２のストリップ導体と、第２のストリップ導体の上下両側に単層または複数層から成る第３の誘電体層および第４の誘電体層で支持される第２の接地導体層および第３の接地導体層を備えた第２のトリプレート線路とを備え、第２のトリプレート線路と第１のトリプレート線路とを多層に配設し、第１のストリップ導体および第２のストリップ導体を第２の接地導体層に開けられる誘電体窓を通して、単層または複数の導体ビアで接続し、第１の接地導体層と第２の接地導体層と第３の接地導体層を単層または複数の導体ビアで接地する垂直給電構造を有する高周波多層回路基板において、第１の接地導体層と第１のストリップ導体の間に、一方は第１の接地導体層に接続され、他方は第１の導体パターンを設けた第１の整合用ビアを有し、第２の接地導体層と第１のストリップ導体の間に、一方は第２の接地導体層に接続され、他方は第２の導体パターンを設けた第２の整合用ビアを有し、第２の接地導体層と第２のストリップ導体の間に、一方は第２の接地導体層に接続され、他方は第３の導体パターンを設けた第３の整合用ビアを有し、第３の接地導体層と第２のストリップ導体の間に、一方は第３の接地導体層に接続され、他方は第４の導体パターンを設けた第４の整合用ビアを有したものである。
【０００９】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施形態１における高周波多層回路基板を示すものである。また、図１におけるＡ−Ａ’の断面を図２、図１におけるＢ−Ｂ’の断面を図３、図１におけるＣ−Ｃ’の断面を図４、図１におけるＤ−Ｄ’の断面を図５として示す。
図１乃至図５において、多層伝送線路は、第１のストリップ導体１と、その上下に複数層から成る第１の誘電体層９、第２の誘電体層１０で支持された第１の接地導体層３、第２の接地導体層４を備えた第１のトリプレート線路と、第２のストリップ導体２と、その上下に複数層から成る第３の誘電体層１１、第４の誘電体層１２で支持された第２の接地導体層４、第３の接地導体層５を備えた第２のトリプレート線路とを上下に有し、第１のストリップ導体１、第２のストリップ導体２を第２の接地導体層４に開けられた誘電体窓を通して、単一または複数の導体ビア８で接続し、第１の接地導体層３と第２の接地導体層４を導体ビア６（６ａ、６ｂ、６ｃ、６ｄ、６ｅ）で接地し、第２の接地導体層４と第３の接地導体層５を導体ビア７で接地された垂直給電構造において、第１の接地導体３、第２の接地導体４、第３の接地導体５と第１のストリップ導体１、第２のストリップ導体２の間に任意の高さの整合用導体ビア１３、整合用導体ビア１４、整合用導体ビア１５、整合用導体ビア１６を有し、整合用導体ビア１３、整合用導体ビア１４、整合用導体ビア１５、整合用導体ビア１６の一方を接地導体層３、接地導体層４、接地導体層５に接地し、他方に任意の大きさの整合用導体パターン２１、整合用導体パターン２２、整合用導体パターン２３、整合用導体パターン２４を設けている。
【００１０】
次に、動作原理について説明する。図６は、この発明による高周波多層回路基板の実施の形態１の等価回路を示す図である。ここで簡単のために、図１に示す整合用ビア１３、整合用ビア１４、整合用ビア１５、整合用ビア１６の各々の長さが等しくｄ１、整合用導体パターン２１、整合用導体パターン２２、整合用導体パターン２３、整合用導体パターン２４の面積が各々等しくＳ１とする。高周波多層回路基板の等価回路は、整合用ビア１３と整合用導体パターン２１とストリップ導体１によって得られる並列キャパシタンス成分と、整合用ビア１４と整合用導体パターン２２とストリップ導体１によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分３２と、整合用ビア１５と整合用導体パターン２３とストリップ導体２によって得られる並列キャパシタンス成分と、整合用ビア１６と整合用導体パターン２４とストリップ導体２によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分３３と、導体ビア８による直列インダクタンス３１とから成るπ型の低域通過フィルタとして表すことができる。
なお、２９、３０は夫々５０Ωトリプレート線路である。
【００１１】
ここで、整合用導体ビア１３、整合用導体ビア１４、整合用導体ビア１５、整合用導体ビア１６の長さｄ１と導体パターン２１、導体パターン２２、導体パターン２３、導体パターン２４の面積Ｓ１を任意に設定することで、ストリップ導体と接地導体の間隔が小さくなり、より大きな並列キャパシタンス３２、並列キャパシタンス３３が設定できるため、従来の整合用スタブよりも小さい面積で、並列キャパシタンス３２、並列キャパシタンス３３と直列インダクタンス３１によるインピーダンス整合が実現できる。
【００１２】
この実施の形態１によれば、インピーダンス整合回路を立体配置することにより面積を小さくすることが可能となり、また接地導体とストリップ導体の距離を変化させることで比較的容易に並列キャパシタンスが得られ、マイクロ波伝送を可能としているため、回路の小型化、信頼性の向上、低コスト化が可能である。
【００１３】
実施の形態２．
図７は、この発明による高周波多層回路基板の実施の形態２の構成を示す図である。また、図７におけるＡ−Ａ’の断面を図８、図７におけるＢ−Ｂ’の断面を図９、図７におけるＣ−Ｃ’の断面を図１０、図７におけるＤ−Ｄ’の断面を図１１として示す。
図７乃至図９において、第１の接地導体層３、第２の接地導体層４、第３の接地導体層５とストリップ導体１、ストリップ導体２の間に、任意の高さの整合用導体ビア１７、整合用導体ビア１８、整合用導体ビア１９、整合用導体ビア２０の一方をストリップ導体１、ストリップ導体２に接続し、他方に任意の大きさの整合用導体パターン２５、整合用導体パターン２６、整合用導体パターン２７、整合用導体パターン２８を設けている。
なお、他の構成はこの発明の実施の形態１の構成と同じであるため、重複する個所は説明を省略する。
【００１４】
次に、動作原理について説明する。図１２は、この発明による高周波多層回路基板の実施の形態２の等価回路を示す図である。ここで簡単のために、図３に示す整合用ビア１７、整合用ビア１８、整合用ビア１９、整合用ビア２０の各々の長さが等しくｄ２、整合用導体パターン２５、整合用導体パターン２６、整合用導体パターン２７、整合用導体パターン２８の面積が各々等しくＳ２とする。高周波多層回路基板の等価回路は、整合用ビア１７と整合用導体パターン２５と接地導体３によって得られる並列キャパシタンス成分と、整合用ビア１８と整合用導体パターン２６と接地導体４によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分３４と、整合用ビア１９と整合用導体パターン２７と接地導体４によって得られる並列キャパシタンス成分と、整合用ビア２０と整合用導体パターン２８と接地導体５によって得られる並列キャパシタンス成分の合成による並列キャパシタンス成分３５と、導体ビア８による直列インダクタンス３１とから成るπ型の低域通過フィルタとして表すことができる。
なお、２９、３０は夫々５０Ωトリプレート線路である。
【００１５】
ここで、整合用導体ビア１７、整合用導体ビア１８、整合用導体ビア１９、整合用導体ビア２０の長さｄ２と導体パターン２５、導体パターン２６、導体パターン２７、導体パターン２８の面積Ｓ２を任意に設定することで、ストリップ導体と接地導体の間隔が小さくなり、より大きな並列キャパシタンス３４、並列キャパシタンス３５が設定できるため、従来の整合用スタブよりも小さい面積で、並列キャパシタンス３４、並列キャパシタンス３５と直列インダクタンス３１によるインピーダンス整合が実現できる。
【００１６】
この実施の形態２によれば、インピーダンス整合回路を立体配置することにより、回路の小型化が可能となり、信頼性の向上、低コスト化が可能である。
【００１７】
【発明の効果】
この発明によれば、整合回路を立体配置することにより、回路の小型化ができ、信頼性の向上、低コスト化が可能である。
【図面の簡単な説明】
【図１】この発明による高周波多層回路基板の実施の形態１の構成を示す図である。
【図２】この発明による高周波多層回路基板の実施の形態１の一断面を示す図である。
【図３】この発明による高周波多層回路基板の実施の形態１の一断面を示す図である。
【図４】この発明による高周波多層回路基板の実施の形態１の一断面を示す図である。
【図５】この発明による高周波多層回路基板の実施の形態１の一断面を示す図である。
【図６】この発明による高周波多層回路基板の実施の形態１の等価回路を示す図である。
【図７】この発明による高周波多層回路基板の実施の形態２の構成を示す図である。
【図８】この発明による高周波多層回路基板の実施の形態２の一断面を示す図である。
【図９】この発明による高周波多層回路基板の実施の形態２の一断面を示す図である。
【図１０】この発明による高周波多層回路基板の実施の形態２の一断面を示す図である。
【図１１】この発明による高周波多層回路基板の実施の形態２の一断面を示す図である。
【図１２】この発明による高周波多層回路基板の実施の形態２の等価回路を示す図である。
【符号の説明】
１、２  ストリップ導体、  ３、４、５  接地導体層、
６（６ａ、６ｂ、６ｃ、６ｄ、６ｅ）導体ビア、７、導体ビア、８  導体ビア、
９、１０、１１、１２  誘電体層、
１３、１４、１５、１６、１７、１８、１９、２０  整合用導体ビア、
２１、２２、２３、２４、２５、２６、２７、２８  整合用導体パターン、
２９、３０  ５０Ωトリプレート線路、
３１  インダクタンス、  ３２、３３、３４、３５  キャパシタンス。
【図１】
2004304401.tif 000003
【図２】
2004304401.tif 000004
【図３】
2004304401.tif 000005
【図４】
2004304401.tif 000006
【図５】
2004304401.tif 000007
【図６】
2004304401.tif 000008
【図７】
2004304401.tif 000009
【図８】
2004304401.tif 000010
【図９】
2004304401.tif 000011
【図１０】
2004304401.tif 000012
【図１１】
2004304401.tif 000013
【図１２】
2004304401.tif 000014