(57)【要約】【課題】高度な分解能を維持しつつ、測定範囲（ダイナミックレンジ）を拡大した静電容量式変位センサを得るにある。【解決手段】電極ｅ1 ，ｅ2 の静電容量Ｃ1 ，Ｃ2 から得られる前記合成容量Ｃ0 に対して基準容量Ｃref を介して正弦波状交流電圧Ａｓｉｎ（ω・ｔ）を印加して、前記合成容量Ｃ0 と前記基準容量Ｃref との交流インピーダンスによる分圧によって生じる正弦波状交流信号2004191264.tif 000007の振幅量2004191264.tif 000008を、前記振幅量が極大となるような位相角ω・ｔ＋φ＝９０゜あるいは２７０゜のタイミングでＡＤ変換器によりサンプリングして抽出し、得られた振幅量データをＲＯＭテーブルを用いて適宜補正して前記距離ｄに対応したデータ値として出力する。【選択図】        図４
2004191264.tif 000002
【特許請求の範囲】
【請求項１】
導電性を有する被測定体の被測定面と平行状態で距離ｄを介して対向される円形の対物面に設けられかつ前記被測定面との間に微小な静電容量Ｃ1 を形成する電極ｅ1 と、この電極ｅ1 に対して絶縁されて前記対物面に同心的に設けられることにより前記被測定面との間に微小な静電容量Ｃ2 を形成する電極ｅ2 とを備え、前記距離ｄに応じて変化する前記静電容量Ｃ1 と前記静電容量Ｃ2 との合成による微小な合成容量Ｃ0 を検知することにより前記距離ｄを測定する静電容量式変位センサにおいて、
前記合成容量Ｃ0 に対して基準容量Ｃref を介して正弦波状交流電圧Ａｓｉｎ（ω・ｔ）を印加して、前記合成容量Ｃ0 と前記基準容量Ｃref との交流インピーダンスによる分圧によって生じる正弦波状交流信号
2004191264.tif 000005
の振幅量
2004191264.tif 000006
を、前記振幅量が極大となるような位相角ω・ｔ＋φ＝９０゜あるいは２７０゜のタイミングでＡＤ変換器によりサンプリングして抽出し、得られた振幅量データをＲＯＭテーブルを用いて適宜補正して前記距離ｄに対応したデータ値として出力する構成を備え、
前記ＡＤ変換器とＲＯＭテーブルの組み合わせを複数系統用意し、それぞれの前記ＡＤ変換器を前記振幅量に応じて選択的に用いて測定することを特徴とする静電容量式変位センサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は被測定体とセンサ間の距離（ギャップ）を測定する静電容量式変位センサに関する。
【０００２】
【従来の技術】
静電容量式変位センサの浮遊容量を排除する技術として例えば特開平９−２８０８０６、また浮遊容量をソフト的に補償する技術として例えば特開平７−１１３７０９がある。
周知のように、静電容量式変位センサは、被測定体表面と検出電極との間に生じる静電容量値Ｃ0 を検出し、この静電容量値が被測定体と検出電極とのギャップ（以下、距離ｄと呼称する。）と反比例（Ｃ0 ＝ｋ／ｄ） することを利用したものであるが、この静電容量値の検出には図１のブロック図に示す検出方法が用いられている。この図１に示す方式を以下では従来方式１と呼ぶ。
【０００３】
つまり、被測定体と検出電極ｅ1 との間に生じる静電容量を「Ｃ1」 、被測定体と検出電極ｅ2 との間に生じる静電容量を「Ｃ2」 とし、静電容量Ｃ1 と静電容量Ｃ2 との合成容量Ｃ0 に応じた振幅を有する交流信号Ｓｉｇ１を得る。そして、この交流信号ｓｉｇ１の振幅量はダイオードブリッジによる整流回路等の振幅抽出手段により直流信号ｓｉｇ２に変換されるが、直流信号ｓｉｇ２は距離ｄにより生じた容量Ｃ0 に応じて変化する。
【０００４】
しかし、この直流信号ｓｉｇ２はそのままでは距離ｄに比例した変化をしない（直線性が悪い）ので、ダイオードリミッタを応用した関数発生器等によるリニアライズ手段を用いて、距離ｄに比例した変化をする直流信号ｓｉｇ３に変換したのちセンサ出力とする。なお、図１中の交流検出手段の一例としては、図２に示す基準コンデンサを用いて基準交流源から印加した交流信号を分圧する手法がある。
【０００５】
ところで、センサの精度を上げるためには、リニアライズの際にできるだけ高い次数の曲線による近似が必要であるが、アナログ回路手法によるリニアライズ手段は、高次曲線への対応が困難である。この問題を解決するために、図３のブロック図に示す検出方式が採用される場合がある。これは、従来方式１のリニアライズ手段の代りにＲＯＭテーブルを用いたものである。振幅・オフセット調整手段により、交流信号ｓｉｇ１の振幅変化範囲がＡＤ変換器の入力レンジいっぱいに収まるように調整し、交流信号ｓｉｇ４としてＡＤ変換器に入力する。交流信号ｓｉｇ１の振幅がピークになるタイミングで、ＡＤ変換器により振幅量をデジタルデータ値Ｄａｔａ１に変換して取り込み、ＲＯＭテーブルを用いて補正されたデジタルデータ値Ｄａｔａ２に変換される。ＤＡ変換器によりＤａｔａ２は直流信号ｓｉｇ５に変換され、センサ出力として出力される。つまり、このような処理とすることで、高次曲線への対応が容易になる。この図３に示す方式を以下では従来方式２と呼ぶ。
【０００６】
しかし、この従来方式２では、センサ全体の性能がＡＤ変換器の性能で決定されてしまう。センサのダイナミックレンジを広く取るためには分解能が良い、言い換えるとビット数の大きいＡＤ変換器を用いる必要がある。しかしビット数の大きなＡＤ変換器は長い変換時間が必要なため、センサ全体の応答速度が遅くなってしまうという問題がある。従って、従来方式２ではＡＤ変換器の性能の制約により、広いダイナミックレンジと速い応答速度とを高いレベルで両立することが困難であるという問題がある。ここでセンサのダイナミックレンジとは、センサの測定範囲をセンサの分解能で除した商をデシベル表記したものである。例えば、測定範囲１００μｍで、分解能０．０１μｍのセンサのダイナミックレンジは、２０ｌｏｇ（１００／０．０１）＝８０ｄＢである。
【０００７】
本発明の目的は、以上に述べたような従来の静電容量式変位センサの問題に鑑み、高次曲線によるリニアライズを容易に行えるという前記の従来方式２の長所を維持しつつ、広いダイナミックレンジと速い応答速度とを両立した静電容量式変位センサを得るにある。
【０００８】
【課題を解決するための手段】
この目的を達成するため、本発明は、導電性を有する被測定体の被測定面と平行状態で距離ｄを介して対向される円形の対物面に設けられかつ前記被測定面との間に微小な静電容量Ｃ1 を形成する電極ｅ1 と、この電極ｅ1 に対して絶縁されて前記対物面に同心的に設けられることにより前記被測定面との間に微小な静電容量Ｃ2 を形成する電極ｅ2 とを備え、前記距離ｄに応じて変化する前記静電容量Ｃ1 と前記静電容量Ｃ2 との合成による微小な合成容量Ｃ0 を検知することにより前記距離ｄを測定する静電容量式変位センサにおいて、
前記合成容量Ｃ0 に対して基準容量Ｃref を介して正弦波状交流電圧Ａｓｉｎ（ω・ｔ）を印加して、前記合成容量Ｃ0 と前記基準容量Ｃref との交流インピーダンスによる分圧によって生じる正弦波状交流信号
2004191264.tif 000003
の振幅量
2004191264.tif 000004
を、前記振幅量が極大となるような位相角ω・ｔ＋φ＝９０゜あるいは２７０゜のタイミングでＡＤ変換器によりサンプリングして抽出し、得られた振幅量データをＲＯＭテーブルを用いて適宜補正して前記距離ｄに対応したデータ値として出力する構成を備え、
前記ＡＤ変換器とＲＯＭテーブルの組み合わせを複数系統用意し、それぞれの前記ＡＤ変換器を前記振幅量に応じて選択的に用いて測定することを特徴とする静電容量式変位センサ。
【０００９】
【作用】
一般的に、高分解能なＡＤ変換器ではサンプリングスピード（変換スピード）が遅く、サンプリングスピードが速いＡＤ変換器は逆に分解能が低い。従って、従来の静電容量式変位センサに単純にＡＤ変換器を備えた方式では、例えばセンサのダイナミックレンジの拡大を図ろうとすると、高分解能のＡＤ変換器を使用する必要があり、その結果サンプリングスピードは遅くならざるをえず、結局センサ全体の応答速度が遅くなってしまうという問題があった。そこで本発明ではあえて分解能が低いがサンプリングスピードが速いＡＤ変換器を複数個用いて、レンジによりそれらを切り換えて使うことにより、高速でしかも等価的に高い分解能が得られることを可能とした。従って、高速でかつダイナミックレンジの広い静電容量式変位計を実現することが可能となった。
【００１０】
【発明の実施の形態】
本考案によるセンサのブロック図を図４に示す。ここでは例として５０μｍから１０５０μｍまでの１０００μｍのレンジに渡って分解能０．０１μｍの信号処理（ダイナミックレンジ１００ｄＢ）を行うための構成を示している。
【００１１】
１系統あたり１００μｍ程度の測定範囲と０．０１μｍの分解能とを持つ処理系（ダイナミックレンジ８０ｄＢ）を図のように１０系統並列に配置し、各系統の担当する測定範囲を分けることで１０００μｍ程度の測定範囲と０．０１μｍの分解能とを持つ処理系（ダイナミックレンジ１００ｄＢ）を構成している。
また、図４のように前記１０系統の処理系と並列に、さらに１系統の処理系（ｃｈ選択信号発生手段）を設ける。ｃｈ選択信号発生手段は、前記１０系統の処理系と同様の構成（振幅・オフセット調整、ＡＤ変換器およびＲＯＭテーブル）を持ち、センサの測定範囲全域（４５μｍ〜１０５５μｍの範囲）で、距離ｄに応じたデジタルデータ（ｃｈ選択信号）をＲＯＭテーブル０から出力する。
図４の入力ｃｈ切替手段は、ｃｈ選択信号に応じて、前記１０系統の処理系から出力されたデジタルデータのうちから１系統を選択し、出力データとして出力する。例えば距離ｄが１００μｍのとき、ｃｈ選択信号発生手段は距離ｄ＝１００μｍに対応したｃｈ選択信号を出力する。入力ｃｈ切替手段は、このｃｈ選択信号を受けて、４５μｍ≦距離ｄ≦１５５μｍの範囲を受け持つＲＯＭテーブル１から出力されたデジタルデータを選択して、そのデジタルデータをそのまま出力データとして出力する。距離ｄが２００μｍに変われば、ｃｈ選択信号発生手段は距離ｄ＝２００μｍに対応したｃｈ選択信号を出力する。入力ｃｈ切替手段は、このｃｈ選択信号を受けて、１４５μｍ≦距離ｄ≦２５５μｍの範囲を受け持つＲＯＭテーブル２から出力されたデジタルデータを出力データとして出力する。
【００１２】
上述のように、ｃｈ選択信号発生手段および入力ｃｈ切替手段を用いることで、８０ｄＢの処理能力を持つ処理系を１０段使用して、１００ｄＢの処理能力を持つ処理系を構成することができる。
【００１３】
図４に示した各ブロックについて以下に補足説明を記す。
図４の検出電極ｅ1 、検出電極ｅ2 および交流検出手段は、従来方式１および従来方式２の場合と同一手段を用いればよい。
図４のオフセット調整手段0〜10は、従来方式２の振幅・オフセット調整手段の場合と同一の手段を用いればよい。振幅の増倍率およびオフセット量は、それぞれの担当する測定範囲に合わせて調整する。例えば、図４の振幅・オフセット調整手段１の場合は、距離ｄを４５μｍから１５５μｍまで変化させたときに、１６ビットＡＤ変換器１に入力する正弦波状信号の振幅値が、１６ビットＡＤ変換器１の入力可能電圧範囲内でなるべく大きく変化するように調整する。
図４の１６ビットＡＤ変換器１〜１０は、それぞれのＡＤ変換器が１００μｍの処理範囲を０．０１μｍの分解能で処理するために、１６ビットのＡＤ変換器を用いて構成している。理論的には１４ビット（２14＝１６３８４）のＡＤ変換器を用いれば、１００μｍ／０．０１μｍ＝１００００なので１００μｍの処理範囲を０．０１μｍの分解能で処理できるのだが、実際のＡＤ変換器ではノイズや非線型誤差により下位２ビット程度の誤差を持つことがあるため１６ビットのＡＤ変換器を用いている。
【００１４】
ｃｈ選択信号発生装置のＡＤ変換器には１０ビットＡＤ変換器を用いている。図４のｓｉｇ１がｃｈ選択信号発生手段に入力されてから、ｃｈ選択信号を出力するまでの時間をなるべく短くするために、１６ビットのＡＤ変換器と比較して高速な１０ビットＡＤ変換器を用いている。ｃｈ選択信号発生手段は約１０００μｍの測定範囲全域を、５μｍ程度の分解能（１０００μｍ／５μｍ＝２００）で処理すれば良いので、下位２ビット程度の誤差を考慮して１０ビット（実質８ビット、２8 ＝２５６）のＡＤ変換器を用いる。５μｍ程度の分解能で良い理由を以下に述べる。
【００１５】
１０系統ある処理系統のそれぞれの担当レンジは隣り合うレンジと１０μｍずつオーバーラップさせてあり、ｃｈ切替の閾値はオーバーラップ領域の中央に設定している。ｃｈ選択に用いるＡＤ変換器の分解能はこのオーバーラップ幅１０μｍに十分入っていれば良いので、５μｍ程度の分解能で十分である。
図４のＲＯＭテーブル１〜１０においてＲＯＭテーブルの出力が１８ビットである理由は、このＲＯＭテーブルの出力がそのまま出力データとして出力されるので、１０００μｍ程度の測定範囲を０．０１μｍの分解能で表示できる（１０００μｍ／０．０１μｍ＝１０００００）ように、１８ビット（２18＝２６２１４４）出力としているためである。
【００１６】
図示実施例による静電容量式変位センサは、以上のような構成であるから、高次曲線によるリニアライズを容易に行えるという従来方式２の長所を維持しつつ、１６ビットＡＤ変換器１個１個のダイナミックレンジ（２０ｌｏｇ（２16）＝９６ｄＢ）を超える１００ｄＢ（測定範囲１０００μｍ程度に対し、分解能０．０１μｍなので、２０ｌｏｇ（１０００／０．１）＝１００ｄＢ）のダイナミックレンジを持つ静電容量式変位センサを得ることができる。しかも、従来方式２によって１００ｄＢのダイナミックレンジを持つ静電容量式変位センサを得ようとすれば、１８ビットあるいは２０ビットのＡＤ変換器を使用することとなるので、本方式のように１６ビットＡＤ変換器を使用した場合の方がセンサの応答速度を速くすることができる。
【００１７】
【発明の効果】
以上の説明から明らかなように、本発明によれば、高次曲線によるリニアライズが容易に行え、かつ広いダイナミックレンジと速い応答速度とを両立した静電容量式変位センサを実現することが可能である。
【図面の簡単な説明】
【図１】従来の静電容量式変位センサのブロック図である。
【図２】同静電容量式変位センサの検出方法を示すもので、（ａ）は構成図、（ｂ）はその等価回路である。
【図３】他の従来の静電容量式変位センサのブロック図である。
【図４】本発明による静電容量式変位センサのブロック図である。
【符号の説明】
ｄ          距離
ｅ1，ｅ2    電極
Ｃ1，Ｃ2    静電容量
Ｃ0         合成容量
【図１】
2004191264.tif 000009
【図２】
2004191264.tif 000010
【図３】
2004191264.tif 000011
【図４】
2004191264.tif 000012