(57)【要約】【課題】記録ドラムの回転速度が大きく変化した場合においても、正確に逓倍を実行でき、画像を高精度に記録することが可能な画像記録装置を提供することを目的とする。【解決手段】制御部１４は、ＦＰＧＡ６１とＰＬＬ回路６６とを備えた制御基板６０を有する。ＦＰＧＡ６１は、エンコーダ２７のパルス信号を逓倍してＰＬＬ回路６６に入力する逓倍回路６５を備える。この逓倍回路６５は、エンコーダ２７のパルス信号を第１の逓倍数で逓倍してＰＬＬ回路６６に入力するための第１逓倍部６３と、エンコーダ２７のパルス信号を第２の逓倍数で逓倍してＰＬＬ回路６６に入力するための第２逓倍部６４と、記録ドラム１１の回転数に基づいて第１逓倍部６３または第２逓倍部６４を選択的にＰＬＬ回路６６に接続するためのスイッチ部６２とを備える。【選択図】        図３
2004299149.tif 000002
【特許請求の範囲】
【請求項１】
その外周部に記録材料を装着した記録ドラムを回転させるとともに、記録ヘッドを前記記録ドラムの軸芯と平行な方向に移動させることにより記録材料上に画像を記録する画像記録装置において、
前記記録ドラムの回転角に基づいてパルス信号を発生するエンコーダと、
前記エンコーダのパルス信号を逓倍することにより、画像を記録するためのタイミング信号を発生するＰＬＬ回路と、
前記エンコーダと前記ＰＬＬ回路の間に配設され、前記エンコーダのパルス信号を逓倍して前記ＰＬＬ回路に入力する逓倍回路とを備え、
前記逓倍回路は、前記記録ドラムの回転数に基づいて前記エンコーダのパルス信号の逓倍数を変更することを特徴とする画像記録装置。
【請求項２】
請求項１に記載の画像記録装置において、
前記タイミング信号は、前記記録ヘッドが画像を記録するときに使用するドットクロックと、前記記録ヘッドを前記記録ドラムの軸芯と平行な方向に移動させるときの走査パルスとを作成するために使用される画像記録装置。
【請求項３】
請求項１または請求項２に記載の画像記録装置において、
前記逓倍回路は、そこに入力される基準クロックを利用して前記エンコーダのパルス信号を逓倍する画像記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、記録材料上に画像を記録する画像記録装置に関する。
【０００２】
【従来の技術】
このような画像記録装置においては、円筒状の記録ドラムの外周部に感光材料等の記録材料を装着した状態で、記録ドラムをその軸芯を中心として回転させる。そして、記録ヘッドを前記記録ドラムの軸芯と平行な方向に移動させると共に、記録ヘッドに配設された半導体レーザ等の光源から記録材料上に光ビームを照射することにより、記録材料上に画像を記録する構成となっている。
【０００３】
そして、このような画像記録装置においては、記録ドラムの回転軸は、記録ドラムの回転角度位置を検出するためのエンコーダと連結されている。このエンコーダから発生するパルス信号は、記録ヘッドにおける光源が画像を記録するときに使用されるドットクロックを作成するために使用される。また、エンコーダから発生するパルス信号は、記録ヘッドを記録ドラムの軸芯と平行な方向に移動させるときの走査パルスを作成するために使用される。
【０００４】
このとき、エンコーダから発生するパルス信号は、より精密なドットクロックや走査パルスを作成するため、位相ロックド・ループ回路とも呼称されるＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を利用して逓倍される（例えば、特許文献１、特許文献２参照）。
【０００５】
【特許文献１】
特開平５−２０７２５０号公報
【０００６】
【特許文献１】
特開平１０−１６２９０号公報
【０００７】
【発明が解決しようとする課題】
このような画像記録装置において、記録ヘッドにおける光源として半導体レーザ等の比較的パワーの小さいものを使用した場合には、記録材料の感度等との関係から、記録ドラムを、例えば、３０ｒｐｍ程度の低速で回転させれる必要が生ずる。一方、記録材料に対する解像度等の記録条件によっては、記録ドラムを、例えば、１０００ｒｐｍ程度の回転速度で回転する必要が生ずる場合もある。
【０００８】
このように、記録ドラムの回転数が大きく変更された場合、エンコーダから発生しＰＬＬ回路に入力されるパルス信号の周波数が大きく変化する。一般的に、ＰＬＬ回路は、適切に逓倍を行いうるパルス信号の周波数の範囲（レンジ）は、コンデンサの定数を調整すること等により変更することが可能である。しかしながら、最大周波数と最小周波数との比が一定以上となった場合には、ＰＬＬ回路が正確に動作せず、正確な逓倍が実行し得ないという問題が生ずる。
【０００９】
このような問題に対応するため、より高い分解能を有するエンコーダを使用してその分周を使い分ける構成とした場合には、高分解能のエンコーダにより装置のコストが上昇する。また、ＰＬＬ回路を複数個配設し、回転数毎に異なるＰＬＬ回路を使用する構成とした場合には、装置コストが上昇するばかりではなく、ＰＬＬ回路を設置するための基板の面積が増加するという問題が生ずる。
【００１０】
この発明は上記課題を解決するためになされたものであり、記録ドラムの回転速度が大きく変化した場合においても、正確に逓倍を実行でき、画像を高精度に記録することが可能な画像記録装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、その外周部に記録材料を装着した記録ドラムを回転させるとともに、記録ヘッドを前記記録ドラムの軸芯と平行な方向に移動させることにより記録材料上に画像を記録する画像記録装置において、前記記録ドラムの回転角に基づいてパルス信号を発生するエンコーダと、前記エンコーダのパルス信号を逓倍することにより、画像を記録するためのタイミング信号を発生するＰＬＬ回路と、前記エンコーダと前記ＰＬＬ回路の間に配設され、前記エンコーダのパルス信号を逓倍して前記ＰＬＬ回路に入力する逓倍回路とを備え、前記逓倍回路は、前記記録ドラムの回転数に基づいて前記エンコーダのパルス信号の逓倍数を変更することを特徴とする。
【００１２】
請求項２に記載の発明は、請求項１に記載の発明において、前記タイミング信号は、前記記録ヘッドが画像を記録するときに使用するドットクロックと、前記記録ヘッドを前記記録ドラムの軸芯と平行な方向に移動させるときの走査パルスとを作成するために使用される。
【００１３】
請求項３に記載の発明は、請求項１または請求項２に記載の発明において、前記逓倍回路は、そこに入力される基準クロックを利用して前記エンコーダのパルス信号を逓倍する。
【００１４】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて説明する。図１はこの発明に係る画像記録装置の平面概要図であり、図２はその側面概要図である。
【００１５】
この画像記録装置は、その外周部に記録材料１０を装着した記録ドラム１１と、この記録ドラム１１の軸芯と平行な方向に移動可能な第１、第２の記録ヘッド１２、１３と、装置全体を制御する制御部１４とを備える。
【００１６】
記録ドラム１１の外周部には、記録材料１０の両端部をクランプして記録ドラムに装着するための一対のクランプ部材２１、２２が配設されている。また、この記録ドラム１１は、タイミングプーリ２３、タイミングベルト２４およびタイミングプーリ２５を介してモータ２６と接続されており、モータ２６の駆動によりその軸芯を中心として回転する。さらに、この記録ドラム１１の一端には、記録ドラム１１の回転角に基づいてパルス信号を発生するエンコーダ２７が配設されている。このエンコーダ２７は、記録ドラム１１が原点位置にあることを示す原点信号と記録ドラム１１の回転に同期したパルス信号とを発生する。
【００１７】
第１、第２の記録ヘッド１２、１３は、記録ドラム１１の軸芯と平行な方向に延びる共通の案内レール３１、３２に沿って移動可能な構成となっている。また、一対のボールねじ３３、３４が、これらの案内レール３１、３２と平行に配置されている。第１の記録ヘッド１２はボールねじ３４と螺合しており、第２の記録ヘッド１３はボールねじ３３と螺合している。
【００１８】
ボールねじ３４は、タイミングプーリ４１、タイミングベルト４２およびタイミングプーリ４３を介してモータ４４と接続されており、モータ４４の駆動により回転する。このため、第１の記録ヘッド１２は、モータ４４の駆動を受け、記録ドラム１１の軸芯と平行な方向に移動する。同様に、ボールねじ３３は、タイミングプーリ３５、タイミングベルト３６およびタイミングプーリ３７を介してモータ３８と接続されており、モータ３８の駆動により回転する。このため、第２の記録ヘッド１３は、モータ３８の駆動を受け、記録ドラム１１の軸芯と平行な方向に移動する。
【００１９】
なお、この実施形態においては、第１の記録ヘッド１２と第２の記録ヘッド１３の２個の記録ヘッドを利用して画像を記録し得る構成となっているが、単一の記録ヘッドを利用して画像を記録するようにしてもよい。
【００２０】
制御部１４は、装置の各部と接続されたコンピュータシステムであって、所定のプログラムに従って装置全体の制御を行うように機能する。この制御部１４は、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等の構内ネットワークまたはインターネット等の広域ネットワークであるネットワーク５０と接続され、画像データ等の供給を受ける。
【００２１】
図３は、制御部１４における主要な電気的構成を示すブロック図である。
【００２２】
制御部１４は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＧａｔｅＡｒｒｅｙ）６１とＰＬＬ回路６６とを備えた制御基板６０を有する。なお、ＦＰＧＡ６１は、専用書き込みツールによって設計したロジックを書き込むことができるプログラマブルなゲート・アレイであり、後述する逓倍動作等を実行する。
【００２３】
このＦＰＧＡ６１には、エンコーダ２７のパルス信号を逓倍してＰＬＬ回路６６に入力する逓倍回路６５と、ＰＬＬ回路６６からの信号を利用して第１、第２の記録ヘッド１２、１３が画像を記録するときのスタート信号を発生するためのカウンタ６７と、ＰＬＬ６６からの信号を分周して第１、第２の記録ヘッド１２、１３が画像を記録するときに使用するドットクロックを発生するための分周器６８と、ＰＬＬ６６からの信号を分周して第１、第２の記録ヘッド１２、１３を記録ドラム１１の軸芯と平行な方向に移動させるときの走査パルスを発生するための分周器６９とを備える。カウンタ６７から発生したスタート信号と分周器６８から発生したドットクロックとは、第１、第２の記録ヘッド１２、１３に送信される。分周器６９から発生した走査パルスは、第１、第２の記録ヘッド１２、１３を駆動するためのモータ４４、３８に送信される。
【００２４】
逓倍回路６５は、エンコーダ２７のパルス信号を第１の逓倍数で逓倍してＰＬＬ回路６６に入力するための第１逓倍部６３と、エンコーダ２７のパルス信号を第２の逓倍数で逓倍してＰＬＬ回路６６に入力するための第２逓倍部６４と、記録ドラム１１の回転数に基づいて第１逓倍部６３または第２逓倍部６４を選択的にＰＬＬ回路６６に接続するためのスイッチ部６２とを備える。この逓倍回路６５には、制御基板６０の内部の基準クロックが入力される。ここで、第１逓倍部６３の逓倍数は、例えば、１であり、第２逓倍部６４の逓倍数は、例えば、２となっている。
【００２５】
次に、逓倍回路６５における第１逓倍部６３および第２逓倍部６４において、エンコーダ２７のパルス信号を逓倍するための逓倍動作について説明する。図４は、逓倍回路６５による逓倍動作を示す説明図である。
【００２６】
エンコーダ２７のパルス信号を逓倍するためには、エンコーダ２７のパルスの一周期が制御基板６０の内部の基準クロックの何パルスに相当するかをカウントする。そして、そのカウントされた基準クロックのパルス数を逓倍数に併せて分割することにより、逓倍されたパルス信号を得る。
【００２７】
逓倍回路６５は、パルス信号Ｐ１と基準パルスとに基づいてパルス信号Ｐ２を生成する。今、逓倍数２で逓倍動作を行う場合を考える。この場合、逓倍回路６５の第２の逓倍部６４が使用される。
【００２８】
エンコーダ２７からは図４に示すようなパルス信号Ｐ１が発生している。そして、パルス信号Ｐ１のある１周期Ｅ１に相当する期間（信号の立ち上がりから立ち上がりまでの期間）に基準クロックが１０００パルスカウントされたとする。パルス信号Ｐ１が次の周期Ｅ２に入ると、第２の逓倍部６４はパルス数１０００を逓倍数２で除して得た数、すなわち５００の基準パルスが発生する期間を１周期とするパルス信号を第２パルス信号Ｐ２として生成する。
【００２９】
第２の逓倍部６５は、パルス信号Ｐ１の第２の周期Ｅ２に相当する期間においても基準クロックをカウントしている。そして、パルス信号Ｐ１が次の周期Ｅ３に入ると、第２の逓倍部６５は第２の周期Ｅ２に相当する期間においてカウントした基準クロックのパルス数に基づいて第２パルス信号Ｐ２を生成する。例えば第２の周期Ｅ２にカウントした基準クロックの数が９６０パルスであれば、基準クロックが４８０パルス発生する期間を１周期とするパルス信号を第２パルス信号Ｐ２として生成する。
【００３０】
第２の逓倍部６４は、このような動作を繰り返すことによって、パルス信号Ｐ１を逓倍数２で逓倍したパルス信号Ｐ２を生成している。なお、第２の逓倍部６４に関する上記動作説明は、第１の逓倍部６３に対しても当てはまる。但し、第１の逓倍部６３は、逓倍数１で逓倍動作を行う点で相違する。
【００３１】
以上のような構成を有する画像記録装置においては、記録ドラム１１の回転数に基づいてスイッチ部６２を切り替えることにより、エンコーダ２７のパルス信号の逓倍数を変更する。例えば、記録ドラム１１の回転数が３０ｒｐｍ〜７０ｒｐｍである場合には、スイッチ部６２により第２逓倍部６４とＰＬＬ回路６６とを接続する。これにより、エンコーダ２７のパルス信号は、２倍に逓倍されてＰＬＬ回路６６に入力される。一方、記録ドラム１１の回転数が７１ｒｐｍ〜２５０ｒｐｍである場合には、スイッチ部６２により第１逓倍部６４とＰＬＬ回路６６とを接続する。これにより、エンコーダ２７のパルス信号は、１倍に逓倍、すなわちそのままの形でＰＬＬ回路６６に入力される。
【００３２】
このため、記録ドラム１１の回転数の最大回転数と最小回転数との比が大きくなった場合においても、最大周波数と最小周波数との比を比較的小さなものとすることができ、これにより正確な逓倍を実行することが可能となる。
【００３３】
なお、上述した実施形態においては、第１逓倍部６３の逓倍数を１とし、第２逓倍部６４の逓倍数を２としているが、第１逓倍部６３の逓倍数を２とし、第２逓倍部６４の逓倍数を４とするなど、その他の逓倍数を使用するようにしてもよい。また、第１逓倍部６３と第２逓倍部６４以外にさらに逓倍部を設け、３種類以上の逓倍数を選択的に使用するようにしてもよい。
【００３４】
【発明の効果】
請求項１および請求項２に記載の発明によれば、エンコーダのパルス信号を逓倍してＰＬＬ回路に入力する逓倍回路を備え、逓倍回路は記録ドラムの回転数に基づいてエンコーダのパルス信号の逓倍数を変更することから、安価な構成でありながら、記録ドラムの回転速度が大きく変化した場合においても正確に逓倍を実行でき、画像を高精度に記録することが可能となる。
【００３５】
請求項３に記載の発明によれば、逓倍回路はそこに入力される基準クロックを利用してエンコーダのパルス信号を逓倍することから、逓倍のために特別の機器を使用する必要がなく、装置構成を安価かつ簡易なものとすることが可能となる。
【図面の簡単な説明】
【図１】この発明に係る画像記録装置の平面概要図である。
【図２】この発明に係る画像記録装置の側面概要図である。
【図３】制御部１４における主要な電気的構成を示すブロック図である。
【図４】逓倍回路６５による逓倍動作を示す説明図である。
【符号の説明】
１０      記録材料
１１      記録ドラム
１２      第１の記録ヘッド
１３      第２の記録ヘッド
１４      制御部
２３      タイミングプーリ
２４      タイミングベルト
２５      タイミングプーリ
２６      モータ
２７      エンコーダ
３１      案内レール
３２      案内レール
３３      ボールねじ
３４      ボールねじ
３５      タイミングプーリ
３６      タイミングベルト
３７      タイミングプーリ
３８      モータ
４１      タイミングプーリ
４２      タイミングベルト
４３      タイミングプーリ
４４      モータ
５０      ネットワーク
６０      制御基板
６１      ＦＰＧＡ
６２            スイッチ部
６３            第１逓倍部
６４            第２逓倍部
６５      逓倍回路
６６      ＰＬＬ回路
６７      カウンタ
６８      分周器
６９      分周器
【図１】
2004299149.tif 000003
【図２】
2004299149.tif 000004
【図３】
2004299149.tif 000005
【図４】
2004299149.tif 000006