(57)【要約】      （修正有）【課題】ＤＣを含む広い周波数帯域に渡って一定の利得と平坦な群遅延特性を得ることのできる、広帯域ベースバンドアンプＦＥＴ集積回路を提供する。【解決手段】ソース接地増幅回路とレベルシフト回路から成る並列帰還増幅回路１０と増幅回路又は出力バッファ回路３０との間にドレイン接地増幅回路２０を挿入し、並列帰還増幅回路１０の帰還回路に付随する寄生容量を減少させる。【効果】上記寄生容量を減少することができるために、広帯域にわたって一定の利得と平坦な群遅延特性が得られる。【選択図】  図２
2004180050.tif 000002
【特許請求の範囲】
【請求項１】
ソース接地増幅回路と帰還抵抗を持つ並列帰還増幅回路を初段に有し、後段に増幅回路又は出力バッファ回路を有する広帯域ベースバンドアンプＦＥＴ集積回路において、
前記並列帰還増幅回路と前記増幅回路又は出力バッファ回路との間に、ドレイン接地増幅回路を挿入したことを特徴とする広帯域ベースバンドアンプＦＥＴ集積回路。
【請求項２】
請求項１に記載の広帯域ベースバンドアンプＦＥＴ集積回路において、
前記ドレイン接地増幅回路は、直列接続されたドレイン接地ＦＥＴと電流源回路或いは負荷抵抗のみからなり、又は直列接続されたドレイン接地ＦＥＴと１つ以上のレベルシフト用ダイオードと電流源回路或いは負荷抵抗からなることを特徴とする広帯域ベースバンドアンプＦＥＴ集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主に光伝送システム中に用いられ、ＤＣから数十ＧＨｚ以上までの周波数帯域を必要とする広帯域ベースバンドアンプＦＥＴ集積回路に関し、特にＤＣを含む広い周波数帯域に渡って一定の利得と平坦な群遅延特性を得る技術に関するものである。
【０００２】
【従来の技術】
図６は、後記の非特許文献１に記載されている従来の広帯域ベースバンドアンプＦＥＴ集積回路の構成を示すブロック図である。同図において、１０はソース接地増幅回路と帰還抵抗を構成に持つ並列帰還増幅回路、３０は増幅回路又は出力バッファ回路、４０は入力端子、５０は出力端子を表している。
【０００３】
図７は図６に示された各ブロックの構成の詳細を示す回路図である。同図において、並列帰還増幅回路１０は、ソース接地増幅回路１１と帰還抵抗１２とレベルシフト回路１３を有する。ソース接地増幅回路１１は、ソース接地ＦＥＴ１１１と負荷抵抗１１２からなる。１１３は正電源端子である。レベルシフト回路１３は、ドレイン接地ＦＥＴ１３１、レベルシフト用ダイオード１３２、電流源回路用ＦＥＴ１３３からなる。１３４は正電源端子、１３５は負電源端子である。
【０００４】
ソース接地増幅回路１１は入力端子４０に入力する信号を増幅する。レベルシフト回路１３は、ソース接地増幅回路１１の出力信号を、帰還抵抗１２を介して前記ソース接地増幅回路１１の入力に帰還し、かつ、増幅回路又は出力バッファ回路３０に入力信号として与えるために、ＤＣ的な電圧レベルを適切な値に調整する。帰還抵抗１２とレベルシフト回路１３によってソース接地増幅回路１１に負帰還がかかるため、ＤＣを含む広い周波数帯域に渡って一定の利得と平坦な群遅延特性を得ることができる。
【０００５】
【非特許文献１】
今井、加藤、大和田、菅田著「ＧａＡｓモノリシック直流結合プリアンプとメインアンプの設計と性能」マイクロ波の理論と技術に関するＩＥＥＥ会報、１９８５年、ＭＴＴ−３３巻、８号、６８６頁（Ｙ．Ｉｍａｉ，Ｎ．Ｋａｔｏ，Ｋ．Ｏｈｗａｄａ，ａｎｄ  Ｔ．Ｓｕｇｅｔａ  ”Ｄｅｓｉｇｎａｎｄ  Ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  Ｍｏｎｏｌｉｔｈｉｃ  ＧａＡｓ  Ｄｉｒｅｃｔ−Ｃｏｕｐｌｅｄ  Ｐｒｅａｍｐｌｉｆｉｅｒｓ  ａｎｄ  ＭａｉｎＡｍｐｌｉｆｉｅｒｓ”  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＭＩＣＲＯＷＡＶＥ  ＴＨＥＯＲＹ  ＡＮＤ  ＴＥＣＨＮＩＱＵＥＳ，１９８５  ＶＯＬ．ＭＴＴ−３３，ＮＯ．８，Ｐ．６８６）。
【０００６】
【発明が解決しようとする課題】
前述した従来の広帯域ベースバンドアンプＦＥＴ集積回路の動作原理によれば、ＤＣを含む広い周波数帯域に渡って一定の利得と平坦な群遅延特性を得るために、帰還抵抗１２とレベルシフト回路１３によって構成される帰還回路から、容量やインダクタンスなどインピーダンスに周波数特性を有する寄生成分を極力排除する必要がある。
【０００７】
しかし、従来の広帯域ベースバンドアンプＦＥＴ集積回路おいては、通常、並列帰還増幅回路１０の出力に接続する次段の増幅回路又は出力バッファ回路３０の入力容量が大きいため、帰還抵抗１２とレベルシフト回路１３によって構成される帰還回路内部に大きな寄生容量が付加される。例えば、図７の場合には、帰還抵抗１２とレベルシフト回路１３との接続点に大きな寄生容量が付加されることになる。このように、帰還回路内部に大きな寄生容量が付加されると、例えば実装時に付加されるボンディングワイヤのインダクタンスと共振を生じる等により、所望の周波数帯域の内部において利得や群遅延の変動が大きくなるという問題があった。
【０００８】
本発明は、この問題を解決するためになされたもので、帰還回路から次段の増幅回路又は出力バッファ回路の入力容量に起因する大きな寄生容量を排除することによって、ＤＣを含む広い周波数帯域に渡って一定の利得と平坦な群遅延特性を得ることのできる、広帯域ベースバンドアンプＦＥＴ集積回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に係る発明は、ソース接地増幅回路と帰還抵抗を持つ並列帰還増幅回路を初段に有し、後段に増幅回路又は出力バッファ回路を有する広帯域ベースバンドアンプＦＥＴ集積回路において、前記並列帰還増幅回路と前記増幅回路又は出力バッファ回路との間に、ドレイン接地増幅回路を挿入したことを特徴とする広帯域ベースバンドアンプＦＥＴ集積回路とした。
【００１０】
請求項２に係る発明は、請求項１に記載の広帯域ベースバンドアンプＦＥＴ集積回路において、前記ドレイン接地増幅回路は、直列接続されたドレイン接地ＦＥＴと電流源回路或いは負荷抵抗のみからなり、又は直列接続されたドレイン接地ＦＥＴと１つ以上のレベルシフト用ダイオードと電流源回路或いは負荷抵抗からなることを特徴とする広帯域ベースバンドアンプＦＥＴ集積回路とした。
【００１１】
【発明の実施の形態】
図１は本発明の広帯域ベースバンドアンプＦＥＴ集積回路一つの実施形態を示す図である。同図において、１０はソース接地増幅回路と帰還抵抗を構成に持つ並列帰還増幅回路、２０はドレイン接地増幅回路、３０は増幅回路又は出力バッファ回路、４０は入力端子、５０は出力端子を表している。
【００１２】
本実施形態では、初段の並列帰還増幅回路１０の出力にはドレイン接地増幅回路２０の入力が接続され、そのドレイン接地増幅回路２０の出力に増幅回路又は出力バッファ回路３０が接続される。一般に、ＦＥＴのゲート・ドレイン間容量は、ゲート・ソース間容量に比べると、非常に小さいことが知られており、ドレイン接地増幅回路２０の入力容量は、このゲート・ドレイン間容量によって支配的に決定されるため、次段の増幅回路又は出力バッファ回路３０の入力容量に比較すると非常に小さくなる。このため、帰還回路内部に付加される寄生容量は、直接に増幅回路又は出力バッファ回路３０を接続した場合に比べると非常に小さくなり、ＤＣを含む広い周波数帯域に渡って一定の利得と平坦な群遅延特性をもつ広帯域ベースバンドアンプＦＥＴ集積回路を得ることができる。
【００１３】
また、増幅回路又は出力バッファ回路３０の入力容量は、電流駆動力の優れたドレイン接地増幅回路２０によって充電されるので、広帯域化が容易になるという利点がある。更に、出力・入力間のアイソレーションが向上するという利点もある。
【００１４】
［第１の実施例］
図２は広帯域ベースバンドアンプＦＥＴ集積回路の第１の実施例を示した回路図である。同図において、並列帰還増幅回路１０は、ソース接地増幅回路１１と帰還抵抗１２とレベルシフト回路１３を有する。ソース接地増幅回路１１は、ソース接地ＦＥＴ１１１と負荷抵抗１１２からなる。１１３は正電源端子である。レベルシフト回路１３は、ドレイン接地ＦＥＴ１３１とレベルシフト用ダイオード１３２と電流源回路用ＦＥＴ１３３からなる。１３４は正電源端子、１３５は負電源端子である。また、ドレイン接地増幅回路２０は、ドレイン接地ＦＥＴ２０１と負荷抵抗２０２からなる。２０３は正電源端子、２０４は負電源端子である。
【００１５】
本実施例によれば、前述の説明から明らかなように、帰還回路内部に付加される寄生容量が小さくなるため、ＤＣを含む広い周波数帯域に渡って一定の利得と平坦な群遅延特性をもつ広帯域ベースバンドアンプＦＥＴ集積回路を得ることができる。
【００１６】
図８は本発明による広帯域ベースバンドアンプＦＥＴ集積回路の利得と群遅延の周波数特性を、従来の広帯域ベースバンドアンプＦＥＴ集積回路の利得と群遅延の周波数特性と共に示した図である。従来の広帯域ベースバンドアンプＦＥＴ集積回路では、周波数帯域の上端において利得に強いピーキングが生じ、群遅延特性の変動幅も大きかったが、本発明による広帯域ベースバンドアンプＦＥＴ集積回路では、利得が平坦化され、群遅延特性の変動幅も半分程度に小さくなっている。
【００１７】
なお、図２では、ドレイン接地増幅回路２０の入力を、レベルシフト回路１３の電流源回路用ＦＥＴ１３３とレベルシフト用ダイオード１３２との間に接続しているが、ドレイン接地増幅回路２０の入力のＤＣ的な電位の設計値に応じて、レベルシフト回路１３のドレイン接地ＦＥＴ１３１とレベルシフト用ダイオード１３２との間や、レベルシフト用ダイオード１３２のダイオード間に接続しても良い。
【００１８】
［第２の実施例］
図３は広帯域ベースバンドアンプＦＥＴ集積回路の第２の実施例を示した回路図である。本実施例は、レベルシフト回路１３のドレイン接地ＦＥＴ１３１とレベルシフト用ダイオード１３２の間から出力を取り出すと共に、ドレイン接地増幅回路２０にレベルシフト用ダイオード２０５を挿入したもので、図２に示した実施例とは、初段の並列帰還増幅回路１０とドレイン接地増幅回路２０の接続点のＤＣ的な電位が異なるだけであるので、図２に示した実施例と同様の効果が得られることは明らかである。
【００１９】
なお、図３においては、ドレイン接地増幅回路２０の入力をレベルシフト回路１３のドレイン接地ＦＥＴ１３１とレベルシフト用ダイオード１３２との間に接続しているが、ドレイン接地増幅回路２０の入力のＤＣ的な電位の設計値に応じて、レベルシフト回路１３の電流源回路用ＦＥＴ１３３とレベルシフト用ダイオード１３２との間や、レベルシフト用ダイオード１３２のダイオード間に接続しても良い。
【００２０】
また、増幅回路又は出力バッファ回路３０の入力に関しても、図３図中ではドレイン接地増幅回路２０の負荷抵抗２０２とレベルシフト用ダイオード２０５との間に接続されているが、増幅回路又は出力バッファ回路３の入力のＤＣ的な電位の設計値に応じて、ドレイン接地増幅回路２０のドレイン接地ＦＥＴ２０１とレベルシフト用ダイオード２０５との間や、レベルシフト用ダイオード２０５のダイオード間に接続しても良い。
【００２１】
［第３の実施例］
図４は広帯域ベースバンドアンプＦＥＴ集積回路の第３の実施例を示した回路図である。本実施例は、第１の実施例におけるドレイン接地増幅回路２０の構成において、ドレイン接地ＦＥＴ２０１に対する負荷抵抗２０２を特に電流源回路用ＦＥＴ２０６に限定したものである。このように、負荷抵抗２０２を電流源回路用ＦＥＴ２０６に限定したものにすぎないので、第１の実施例と同様に帰還回路内部に付加される寄生容量が小さくなるため、ＤＣを含む広い周波数帯域に渡って一定の利得と平坦な群遅延特性をもつ広帯域ベースバンドアンプＦＥＴ集積回路を得ることができる。
【００２２】
また、本実施例においては、電流源回路用ＦＥＴ２０６が非常に大きな負荷抵抗として機能するため、ドレイン接地増幅回路２０を挿入することによる電圧利得の減少を最小限にとどめることができるという利点がある。
【００２３】
なお、図４においても、ドレイン接地増幅回路２０の入力をレベルシフト回路１３の電流源回路用ＦＥＴ１３３とレベルシフト用ダイオード１３２との間に接続しているが、ドレイン接地増幅回路２０の入力のＤＣ的な電位の設計値に応じて、レベルシフト回路１３のドレイン接地ＦＥＴ１３１とレベルシフト用ダイオード１３２との間や、レベルシフト用ダイオード１３２のダイオード間に接続しても良い。
【００２４】
［第４の実施例］
図５は広帯域ベースバンドアンプＦＥＴ集積回路の第４の実施例を示した回路図である。本実施例は、レベルシフト回路１３のドレイン接地ＦＥＴ１３１とレベルシフト用ダイオード１３２の間から出力を取り出すと共に、ドレイン接地増幅回路２０にレベルシフト用ダイオード２０５を挿入したもので、図４に示した第３の実施例とは、初段の並列帰還増幅回路１０とドレイン接地増幅回路２０の接続点のＤＣ的な電位が異なるだけであるので、図４に示した実施例と同様の効果が得られることは明らかである。
【００２５】
なお、図５の実施例においても、ドレイン接地増幅回路２０の入力をレベルシフト回路１３のドレイン接地ＦＥＴ１３１とレベルシフト用ダイオード１３２との間に接続しているが、ドレイン接地増幅回路２０の入力のＤＣ的な電位の設計値に応じて、レベルシフト回路１３の電流源回路用ＦＥＴ１３３とレベルシフト用ダイオード１３２との間や、レベルシフト用ダイオード１３２のダイオード間に接続しても良い。
【００２６】
また、増幅回路又は出力バッファ回路３０の入力に関しても、図５中では電流源回路用ＦＥＴ２０６とレベルシフト用ダイオード２０５との間に接続されているが、増幅回路又は出力バッファ回路３０の入力のＤＣ的な電位の設計値に応じて、ドレイン接地ＦＥＴ２０１とレベルシフト用ダイオード２０５との間や、レベルシフト用ダイオード２０５のダイオード間に接続しても良い。
【００２７】
［その他の実施例］
図２、図３、図４、図５中のレベルシフト回路１３を並列帰還増幅回路１０の構成の一部として用いることは、本発明の必須の要件ではない。これらの図は、広帯域ＦＥＴ集積回路はディプリッション型ＦＥＴで構成されることが多いことを考慮して描いたものであり、エンハンスメント型ＦＥＴが利用可能であれば、レベルシフト回路１３による電位の調整なしに、ソース接地増幅回路１１の出力を、帰還抵抗１２を介して前記ソース接地増幅回路１１の入力に帰還し、かつ、ドレイン接地増幅回路２０に入力として与えることが可能であるからである。
【００２８】
また、図２、図３、図４、図５中のソース接地増幅回路１１中のＦＥＴ１１１のソースと接地との間に、バイアス調整等のため抵抗、或いは抵抗と容量を挿入した場合にも、上述した本発明の原理からわかるように、効果には変わりがないことは明らかである。更に、ソース接地増幅回路１１中のＦＥＴ１１１をカスコードＦＥＴとした場合にも、上述した本発明の原理からわかるように、効果には変わりはない。
【００２９】
［その他］
広帯域ベースバンドアンプを構成するために、しばしばＨＢＴ（ヘテロ接合バイポーラトランジスタ）集積回路技術も用いられる。広帯域ベースバンドアンプＨＢＴ集積回路においても、本発明において用いたドレイン接地増幅回路２０と似た構成を持つコレクタ接地増幅回路を初段並列帰還増幅回路に接続し、出力バッファ回路あるいは中間バッファ回路として用いることがある。しかし、ＨＢＴコレクタ接地増幅回路は、ＨＢＴの非常に大きな相互コンダクタンスを利用して次段の増幅器又は出力バッファ回路の入力容量を急速に充電することによる広帯域化の作用は持つが、本発明による広帯域ベースバンドアンプＦＥＴ集積回路が解決した、利得と群遅延の周波数特性を平坦化するという課題は解決できない。これは、ＨＢＴの構造上、ベース・コレクタ間容量がベース・エミッタ間容量とほぼ同程度の値になっているため、コレタタ接地増幅回路の入力容量が次段増幅器の入力容量と大差ないものになってしまうためである。従って、利得と群遅延の周波数特性を平坦化する効果に関して、広帯域ベースバンドアンプＨＢＴ集積回路におけるコレタタ接地増幅回路は、本発明による広帯域ベースバンドアンプＦＥＴ集積回路において用いたドレイン接地増幅回路と、同等の改善効果を得ることはできない。
【００３０】
【発明の効果】
本発明によれば、初段の並列帰還増幅回路と後段に接続される増幅回路又は出力バッファ回路との間にドレイン接地増幅回路を挿入したので、並列帰還増幅回路の帰還回路に付随する寄生容量を減少させることができ、ＤＣを含む広い周波数帯域に渡って一定の利得と平坦な群遅延特性を得ることのできる、広帯域ベースバンドアンプＦＥＴ集積回路を容易に実現することができる。
【図面の簡単な説明】
【図１】本発明の広帯域ベースバンドアンプＦＥＴ集積回路の実施形態のブロック図である。
【図２】本発明の広帯域ベースバンドアンプＦＥＴ集積回路の第１の実施例の回路図である。
【図３】本発明の広帯域ベースバンドアンプＦＥＴ集積回路の第２の実施例の回路図である。
【図４】本発明の広帯域ベースバンドアンプＦＥＴ集積回路の第３の実施例の回路図である。
【図５】本発明の広帯域ベースバンドアンプＦＥＴ集積回路の第４の実施例の回路図である。
【図６】従来の広帯域ベースバンドアンプＦＥＴ集積回路のブロック図である。
【図７】従来の広帯域ベースバンドアンプＦＥＴ集積回路の回路図である。
【図８】本発明と従来例の利得と群遅延の周波数特性を示す図である。
【符号の説明】
１０：並列帰還増幅回路
１１：ソース接地増幅回路、１１１：ソース接地ＦＥＴ、１１２：負荷抵抗、１１３：正電源端子
１２：帰還抵抗
１３：レベルシフト回路、１３１：ドレイン接地ＦＥＴ、１３２：レベルシフト用ダイオード、１３３：電流源回路用ＦＥＴ、１３４：正電源端子、１３５：負電源端子
２０：ドレイン接地増幅回路、２０１：ドレイン接地ＦＥＴ、２０２：負荷抵抗、２０３：正電源端子、２０４：負電源端子、２０５：レベルシフト用ダイオード、２０６：電流源回路用ＦＥＴ
３０：増幅回路又は出力バッファ回路
４０：入力端子
５０：出力端子
【図１】
2004180050.tif 000003
【図２】
2004180050.tif 000004
【図３】
2004180050.tif 000005
【図４】
2004180050.tif 000006
【図５】
2004180050.tif 000007
【図６】
2004180050.tif 000008
【図７】
2004180050.tif 000009
【図８】
2004180050.tif 000010