(57)【要約】【課題】  画像情報におけるノイズを補償するシステム及び方法を提供する。【解決手段】  複数の画素２０２ａ〜２０２ｉと、少なくとも複数の差分補償値を格納するように構成されたメモリ２０８と、較正試験中に複数の画素から受取られた試験情報を処理するように構成され、かつ、選択された画素から受取られた試験情報から基準補償値を確定するように構成され、複数の差分補償値を、各差分補償値が対応する画素の各々からの試験情報と基準補償値との差に基づいて確定するように更に構成されたプロセッサ２０４と、基準補償値を各対応する差分補償値に加算することにより、複数の画素の各々に対する補償値を生成するように構成された加算器２１８，２２０と、複数の画素から受取られた取込み画像情報を対応する補償値と結合するように構成された結合要素２１４，２１６とを具備する。【選択図】        図２
2004297807.tif 000002
【特許請求の範囲】
【請求項１】
画像情報におけるノイズを補償するシステムであって、
複数の画素と、
少なくとも複数の差分補償値を格納するように構成されたメモリと、
較正試験中に前記複数の画素から受取られた試験情報を処理するように構成され、かつ、選択された画素から受取られた試験情報から基準補償値を確定するように構成され、前記複数の差分補償値を、各差分補償値が対応する前記画素の各々からの前記試験情報と前記基準補償値との差に基づいて確定するように更に構成されたプロセッサと、
前記基準補償値を各対応する差分補償値に加算することにより、前記複数の画素の各々に対する補償値を生成するように構成された加算器と、
前記複数の画素から受取られた取込み画像情報を対応する補償値と結合するように構成された結合要素と、
を具備することを特徴とするシステム。
【請求項２】
前記基準補償値は基準暗信号不均一性（ＤＳＮＵ）オフセットであり、前記差分補償値は差分ＤＳＮＵオフセットであり、前記補償値はＤＳＮＵ補償オフセット値であることを特徴とする請求項１に記載のシステム。
【請求項３】
前記基準補償値は基準感度不均一性（ＰＲＮＵ）ゲインであり、前記差分補償値は差分ＰＲＮＵゲインであり、前記補償値はＰＲＮＵ補償ゲイン値であることを特徴とする請求項１に記載のシステム。
【請求項４】
画像情報におけるノイズを補償する方法であって、
複数の画素に対して試験情報を受取るステップと、
前記試験情報に基づいて基準補償値を確定するステップと、
各々が対応する前記画素の各々に対する前記試験情報と前記基準補償値との差に基づく、複数の差分補償値を確定するステップと、
前記基準補償値及び前記複数の差分補償値を格納するステップと、
を含むことを特徴とする方法。
【請求項５】
画像の少なくとも一部を、前記複数の画素が前記画像に対応する画像情報を生成するように取込むステップと、
前記基準補償値を前記差分補償値の各々に加算して、前記画素の各々に一意に対応する複数の補償値を確定するステップと、
前記画像情報を前記確定された補償値によって変更するステップと、
を更に含むことを特徴とする請求項４に記載の方法。
【請求項６】
前記格納するステップは、
加算器に存在するメモリに前記基準補償値を格納するステップと、
前記差分補償値を較正メモリに格納するステップと、
を更に含むことを特徴とする請求項４に記載の方法。
【請求項７】
前記確定するステップは、
選択された前記画素から、前記試験情報に対応する基準暗信号不均一性（ＤＳＮＵ）補償値を確定するステップと、
前記画素の各々からの前記試験情報と前記基準ＤＳＮＵ補償値との差をとることにより、複数の差分ＤＳＮＵ補償値を確定するステップと、
を更に含むことを特徴とする請求項４に記載の方法。
【請求項８】
前記基準ＤＳＮＵ補償値を前記差分ＤＳＮＵ補償値の各々に加算して、前記画素の各々に一意に対応する複数のＤＳＮＵ補償値を確定するステップと、
前記確定された複数のＤＳＮＵ補償値を前記画素からの対応する取込み画像情報と結合するステップと、
を更に含むことを特徴とする請求項７に記載の方法。
【請求項９】
前記確定するステップは、
前記選択された画素から、前記試験情報に対応する基準感度不均一性（ＰＲＮＵ）補償値を確定するステップと、
前記画素の各々からの前記試験情報と前記基準ＰＲＮＵ補償値との差をとることにより、複数の差分ＰＲＮＵ補償値を確定するステップと、
を更に含むことを特徴とする請求項４に記載の方法。
【請求項１０】
前記基準ＰＲＮＵ補償値を前記差分ＰＲＮＵ補償値の各々に加算して、前記画素の各々に一意に対応する複数のＰＲＮＵ補償値を確定するステップと、
前記確定された複数のＰＲＮＵ補償値を前記画素からの対応する取込み画像情報と乗算するステップと、
を更に含むことを特徴とする請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包括的にはデジタルベース画像形成装置に関し、特に、画像情報におけるノイズを補償するシステム及び方法に関する。
【背景技術】
【０００２】
画像をスキャンして取込むことができるデジタルベース画像形成装置の出現に伴って、取込画像の品質を向上させるために複雑なシステム及び方法が開発されてきた。１つの例示的なデジタルベース画像形成装置は、スキャナである。白黒スキャナの一実施形態は、リニア電荷結合素子（ＣＣＤ）と呼ばれる画素の少なくとも１つのリニアアレイを採用する。カラースキャナは、緑，赤，及び青に対して高感度なリニアＣＣＤ等のような感色性リニアＣＣＤを採用する。エリアＣＣＤとしても既知であるマトリクスＣＣＤは、同様に、画素行と画素列とのマトリクスに構成される。例えば、デジタルカメラは、感色性画素から構成されるマトリクスＣＣＤを採用する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
かかるＣＣＤデバイスは、個々の画素によって収集される光情報間の変動による不均一性を補償、較正及び／又は低減するように構成される。収集された光情報におけるかかる変動は、これが補正されない場合には、処理画像の外観に望ましくない変動をもたらすことになる。例えば、均一な色を有する原画像の領域が、再現された画像の同じ領域に色変動を有するように見える場合がある。
【０００４】
熱雑音により、いくつかの画素が光のない場合にも電荷を蓄積する場合がある。画像を取込む前に、画素によって蓄積される熱雑音を確定する較正試験を行う。この較正試験中には、光は全く存在しない。すなわち、リニアＣＣＤに存在する画素によって如何なる光も検出されない。従って、各画素は、熱雑音のない場合に０ビットの出力を提供するように期待される。しかしながら、いくつかの画素は、熱雑音によって電荷を蓄積する。
【課題を解決するための手段】
【０００５】
概して、本発明の一実施形態は、画像情報におけるノイズを補償する。本方法は、複数の画素に対して試験情報を受取るステップと、試験情報に基づいて基準補償値を確定するステップと、各々が対応する画素の各々に対する試験情報と基準補償値との差に基づく、複数の差分補償値を確定するステップと、基準補償値及び複数の差分補償値を格納するステップとを含む。
【０００６】
本発明を、以下の図面を参照してより理解することができる。図面の要素は、必ずしも互いに対して一定の比率で縮小されておらず、本発明の原理を明確に例証することに重きが置かれている。更に、各図面を通して同じ参照番号は、対応する部分を示している。
【発明を実施するための最良の形態】
【０００７】
概して、本発明は、画像情報におけるノイズを補償するシステム及び方法を対象とする。より詳細には、本発明は、画像取込装置において暗信号不均一性（ＤＳＮＵ）ノイズ及び／又は感度不均一性（ＰＲＮＵ）ノイズを補償することに関する。以下において、画像取込装置という用語は、限定されないが、スキャナ，ファクシミリ装置（ＦＡＸ），デジタルカメラ，コピー機，プリンタ等のような、複数の画素を採用して画像を取込む如何なる装置をも言うものとする。
【０００８】
リニアＣＣＤの各画素に対する熱雑音情報を使用して、暗信号不均一性（ＤＳＮＵ）オフセットを確定する。例えば、画素のうちの１つが、光がない場合に、１００ビットに対応する電荷を収集する場合がある。その画素に対して１００ビットのＤＳＮＵオフセットを確定し、それをメモリに保存する。かかるメモリを、較正ランダムアクセスメモリ（ＲＡＭ）と呼ぶ。リニアＣＣＤの各画素に対してＤＳＮＵオフセットを確定し、それらを較正ＲＡＭに格納する。
【０００９】
画素に対するＤＳＮＵオフセットは、比較的大きい場合がある。本発明がない場合、較正ＲＡＭにおいてＤＳＮＵオフセットに対し、より大きいメモリサイズを割付けなければならない。更に、本明細書でデータ伝送容量を意味するように使用する用語である帯域幅を、ＤＳＮＵオフセットに対しても、それらＤＳＮＵオフセットがあらゆる接続を介してあらゆるコンポーネントを通して意味があるようにかつ効率的に通信されるように、提供しなければならない。
【００１０】
均一色の画像が存在する場合には、個々の画素によって蓄積される電荷における相違により、別の重大な誤差の原因がもたらされる。このため、白色画像がスキャンされる場合に、各画素によって収集される光情報が均一でない場合がある。例えば、１つの画素が、画像に露出された時に１００ビットに等しい光情報を正確に収集することがある。しかしながら、別の画素が、画像に露出された時に１１０ビットに等しい光情報を検出することがある。画像の全ての部分が同じであるため（均一画像）、収集された光情報の１０ビットの差は、ノイズを表すこととなる。かかるノイズは、種々の要因の結果である可能性がある。例えば、画素は、組立工程の結果として光に対して異なる感度を有する場合がある。或いは、画像に光を与えるために使用する光源が、画像全体にわたって均一でない場合があり、それにより同一の画素が異なる電荷を蓄積することになる。
【００１１】
従って、画像を取込む前に、光源は、白色画像又は他の適切な基準画像を照明することにより、リニアＣＣＤの画素の読出しをもたらす。上述したノイズにより、画素によって収集される光情報は、画素毎に変化する可能性がある。各画素に対するこの光情報を処理して、感度不均一性（ＰＲＮＵ）ゲインを確定する。後において詳細に説明するように、ＰＲＮＵゲインを、各画素に対して確定する。
【００１２】
画素に対するＰＲＮＵゲインは、比較的大きい可能性がある。本発明がない場合、較正ＲＡＭにおいてＰＲＮＵゲインのためにより大きいメモリサイズを割付けなければならない。ＰＲＮＵゲインに対し、それらＰＲＮＵゲインがあらゆる接続を介してあらゆるコンポーネントを通して意味があるようにかつ効率的に伝達されるように、帯域幅を提供しなければならない。
【００１３】
画像をスキャンする時に、リニアＣＣＤは、１画像ラインをスキャンする。画像全体をスキャンするための多種多様なプロセッサは既知であり、従って、本明細書では詳細に説明しない。しかしながら、各スキャンラインに対して、リニアＣＣＤから収集された光情報を、各画素に対しＤＳＮＵオフセットを減ずることにより補償する。一実施形態では、デジタル・アナログ変換器（ＤＡＣ）が、ＤＳＮＵオフセットを、画素によって収集されたオリジナルの光情報に対応するＤＳＮＵオフセットアナログ情報信号に変換する。ＤＳＮＵオフセットアナログ情報信号を、各画素によって提供される光情報から対応するＤＳＮＵオフセットを減ずるように、加算器に伝達する。このように、スキャンされた画像ラインからの光情報から各画素に対するダークノイズを減算するようにしたため、光情報の精度が向上する。
【００１４】
同様に、ＰＲＮＵゲインを較正ＲＡＭから第２のＤＡＣに伝達する。第２のＤＡＣは、ＰＲＮＵゲインをＰＲＮＵゲインアナログ情報信号に変換する。このＰＲＮＵゲインアナログ情報信号を、乗算器に伝達する。この乗算器において、各画素によって提供される光情報を、対応するＰＲＮＵゲインによって乗算する。このように、スキャンされた画像ラインからの光情報から各画素に対するＰＲＮＵノイズを補償するようにしたため、光情報の精度が向上する。
【００１５】
図１は、本発明による電荷結合素子（ＣＣＤ）を有する画像取込装置１００の実施形態を示すブロック図である。ＣＣＤ１０２は、光を検出するように構成された複数の画素１０２ａ〜１０２ｉを備える。ＣＣＤ１０２は、更に、差分ノイズ補償システム１０４及びメモリ１０６を含んでいる。光情報を、画素１０２ａ〜１０２ｉから接続１０８を介して差分ノイズ補償システム１０４に伝達する。この差分ノイズ補償システム１０４は、各画素に関連する光情報に対して基準ＤＳＮＵオフセット及び基準ＰＲＮＵゲインを確定する。
【００１６】
差分ノイズ補償システム１０４は、画素１０２ａ〜１０２ｉからの光情報と基準ＤＳＮＵ補償値との差をとることにより差分ＤＳＮＵ補償値を確定し、基準ＤＳＮＵ補償値及び差分ＤＳＮＵ補償値を接続１１０を介してメモリ１０６に格納する。また、差分ノイズ補償システム１０４は、画素からの光情報と基準ＰＲＮＵ補償値との差をとることにより、差分ＰＲＮＵ補償値を確定し、基準ＰＲＮＵ補償値及び差分ＰＲＮＵ補償値をメモリ１０６に格納する。
【００１７】
画像が取込まれると、画素１０２ａ〜１０２ｉは、画像に対応する光情報を生成し、その光情報を差分ノイズ補償システム１０４に伝達する。差分ノイズ補償システム１０４の一実施形態は、メモリ１０６から基準ＤＳＮＵ補償値及び差分ＤＳＮＵ補償値を検索し、基準ＤＳＮＵ補償値と差分ＤＳＮＵ補償値とを加算してＤＳＮＵ補償値を画定し、ＤＳＮＵ補償値を画素からの光情報と結合してＤＳＮＵノイズを補償することにより、画像に対応する光情報を変更する。
【００１８】
同様に、差分ノイズ補償システム１０４は、メモリから基準ＰＲＮＵ補償値及び差分ＰＲＮＵ補償値を検索し、基準ＰＲＮＵ補償値と差分ＰＲＮＵ補償値とを加算してＰＲＮＵ補償値を画定し、ＰＲＮＵ補償値を画素からの光情報と乗算することにより画像に対応する光情報を変更して、ＰＲＮＵノイズに対して補償する。
【００１９】
変更された光情報を、差分ノイズ補償システム１０４から接続１１２を介して画像取込装置１００の他のコンポーネント（図示せず）に伝達し、補償された光情報から取込画像が生成されるようにする。従って、メモリ１０６に格納された差分ＤＳＮＵ補償値及び差分ＰＲＮＵ補償値は、それぞれ、ＤＳＮＵ補償値及びＰＲＮＵ補償値より小さいため、使用するメモリ１０６のサイズが低減される。
【００２０】
図２は、一実施形態に係る画像取込装置２００を示すブロック図である。画像取込装置２００は、少なくとも電荷結合素子（ＣＣＤ）２０２ａ……２０２ｉと、制御ＡＳＩＣ（特定用途向け集積回路）２０４と、アナログ・デジタル（Ａ／Ｄ）変換器２０６と、較正ランダムアクセスメモリ（ＲＡＭ）２０８と、第１のデジタル・アナログ変換器（ＤＡＣ）２１０と、第２のＤＡＣ２１２と、加算器（アナログ加算器；summer）２１４と、乗算器２１６と、第１の加算器２１８と、第２の加算器２２０とを備える。本発明による他の実施形態では、制御ＡＳＩＣ２０４の代りに、如何なる適切に構成されたプロセッサ（図示せず）を採用してもよい。
【００２１】
制御ＡＳＩＣ２０４は、光情報が加算器２１４，乗算器２１６，及びＡ／Ｄ変換器２０６を通して制御ＡＳＩＣ２０４に伝達されるように、適切な制御信号をＣＣＤ２０２に提供する。便宜上、単一ＣＣＤ２０２をコンポーネントブロックとして示す。ＣＣＤ２０２は、少なくとも画素２０２ａ〜２０２ｉのアレイを有する。本発明による一実施形態では、ＣＣＤ２０２は、およそ１０，０００画素を有する。他の実施形態では、ＣＣＤ２０２において、異なる適切な数の画素及び／又は異なる適切なタイプの感色性画素を採用する。
【００２２】
レジスタ（図示せず）が、各画素２０２ａ〜２０２ｉと通信することにより、各画素２０２ａ〜２０２ｉから光情報とも呼ぶ電荷を収集する。ＣＣＤ２０２は、また、画素２０２ａ〜２０２ｉから収集された光情報をレジスタに伝達するように、かつ、光情報をレジスタから接続２２４に伝達するように構成されたコンポーネントを備える。
【００２３】
ＣＣＤ２０２から光情報を収集する前に、画像取込装置２００は、暗信号（ダークシグナル）較正試験（dark signal calibration test）を実行する。すなわち、画素２０２ａ〜２０２ｉが光に露出されていない時に、各画素２０２ａ〜２０２ｉから試験情報を収集する。このように、限定されないが熱雑音等のノイズに対応するデータから構成される試験情報を確定する。
【００２４】
一実施形態では、暗信号較正試験の開始中に、第１の画素２０２ａから電荷情報を収集する。この電荷情報に対応する情報を、２進数，１６進数，又は他の適切なデジタル値として、接続２２２を介して較正ＲＡＭ２０８に格納する。第１の画素２０２ａからのこの情報を、残りの画素２０２ｂ〜２０２ｉから収集される電荷を参照するための基準として使用する。この実施形態では、第１の画素２０２ａからのこの情報を、以下において、基準暗信号不均一性（ＤＳＮＵ）オフセットと呼ぶこととする。この実施形態では、較正ＲＡＭ２０８におけるメモリ容量のうちの１０ビットを、基準ＤＳＮＵオフセットを格納するために割付ける。他の実施形態では、較正ＲＡＭ２０８においてメモリ容量の他の適切な値を割付ける。
【００２５】
第２の画素２０２ｂからの電荷情報を受取ると、基準ＤＳＮＵオフセットから第２の画素電荷情報を減算することにより、差分ＤＳＮＵオフセットを生成する。この差分ＤＳＮＵオフセットを較正ＲＡＭ２０８に格納し、第２の画素２０２ｂと関連付ける。一実施形態では、差分ＤＳＮＵオフセットを格納するために、較正ＲＡＭ２０８におけるメモリ容量の４ビットを割付ける。
【００２６】
第３の画素２０２ｃから電荷情報を受取ると、基準ＤＳＮＵオフセットから第３の画素電荷情報を減算することにより、差分ＤＳＮＵオフセットを生成する。この差分ＤＳＮＵオフセットを較正ＲＡＭ２０８に格納し、第３の画素２０２ｃと関連付ける。同様に、この第２の差分ＤＳＮＵオフセットを格納するために、較正ＲＡＭ２０８におけるメモリ容量の４ビットを割付ける。
【００２７】
ＣＣＤ２０２における各画素に対する差分ＤＳＮＵオフセットを確定し格納するプロセスを、上述したように繰返す。暗信号較正試験が完了すると、第１の画素２０２ａに対し基準ＤＳＮＵオフセットが格納され、ＣＣＤ２０２の他の画素２０２ｂ〜２０２ｉの全てに対し差分ＤＳＮＵオフセットが計算され格納されたことになる。
【００２８】
差分ＤＳＮＵオフセットは、実際のオフセット自体より小さいため、使用する較正ＲＡＭ２０８のサイズは、較正ＲＡＭ１０８（図１）のサイズより実質的に小さい。従って、ＣＣＤ２０２の画素に対する差分ＤＳＮＵオフセットに対して割付けられた総メモリ容量（一実施形態では各々４ビット）は、リニアＣＣＤ１０２のＤＳＮＵオフセットに割付けられる総メモリ容量（各々１０ビット）より小さい。
【００２９】
一実施形態では、暗信号較正試験中に画素２０２ａ〜２０２ｉが電荷を蓄積する時間は、画像スキャン露出時間に等しい。画像スキャン露出時間は、画像がスキャンされ又は取込まれている時に画素２０２ａ〜２０２ｉが電荷を蓄積する時間である。暗信号較正試験中に任意の個々の画素によって蓄積されると予期される電荷の量が０であるため、暗信号較正試験中に画素によって蓄積される如何なる電荷もノイズであり、後において詳細に説明する補償プロセス中に減算されなければならない。このため、上述したように、画素からの蓄積された電荷を、基準ＤＳＮＵオフセットと差分ＤＳＮＵオフセットとの関数として確定する。
【００３０】
別の実施形態では、暗信号較正試験中に画素２０２ａ〜２０２ｉが電荷を蓄積する時間は、画像スキャン露出時間より長い。例として、画素２０２ａ〜２０２ｉが暗信号較正試験中に電荷を蓄積する時間は、画像スキャン露出時間の１０倍に等しくてもよい。従って、暗信号較正試験の時間の方が長いことにより、ノイズからより多くの電荷を蓄積し、そのためより優れたノイズ感度が提供される。従って、画素によって蓄積される電荷に対応する情報を、画像スキャン露出時間と暗信号較正試験の時間との間の割合によって乗算する。暗信号較正試験時間が画像露出時間の１０倍に等しい例示的な限定しない上記実施例では、蓄積された電荷に対応する情報を、０．１０（１を１０で除算）の因数によって乗算することにより、適切な時間平均ＤＳＮＵオフセットを確定する。
【００３１】
別の実施形態では、ＣＣＤ２０２に存在する画素２０２ａ〜２０２ｉの全てに対する情報を、制御ＡＳＩＣ２０４に伝達する。１つの画素に対する情報を、基準ＤＳＮＵオフセットとして選択する。例えば、基準ＤＳＮＵオフセットとして、最大ノイズ値、最小ノイズ値、中間ノイズ値又は平均ノイズ値を有する画素を選択してもよい。このため、他の画素に対して確定される差分ＤＳＮＵオフセットは、上述した暗信号較正試験によって他の方法で確定されてもよいより小さい値であってもよく、この場合、第１の画素２０２ａからの情報を使用して基準ＤＳＮＵオフセットを確定する。
【００３２】
更に別の実施形態では、所定の基準ＤＳＮＵオフセットを採用する。かかるオフセットを、先に行われた暗信号較正試験か又は設計パラメータに基づいて事前確定してもよい。かかる基準ＤＳＮＵオフセットを、較正ＲＡＭ２０８か又は別の適切なメモリ媒体に永久的に格納することができる。従って、画素２０２ａ〜２０２ｉの各々を、事前定義された基準ＤＳＮＵオフセットに関連づける。
【００３３】
上述した実施形態では、１つの暗信号較正試験を実行する。別の実施形態では、暗信号較正試験を比較的短時間で完了することができるため、複数の暗信号較正試験を行う。そして、基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを確定する前に、各画素２０２ａ〜２０２ｉから受取られた画素電荷に対応する情報値を、他の暗信号較正試験からのその同じ画素に対する電荷情報値と平均化する。別の実施形態では、複数の暗信号較正試験に対し、差分ＤＳＮＵオフセットを確定する。そして、各画素２０２ａ〜２０２ｉに対する差分ＤＳＮＵオフセットを平均化する。複数の暗信号較正試験を採用するかかる実施形態により、より優れた補償精度が提供される。
【００３４】
一実施形態では、各画像を取込む前に上述した暗信号較正試験を実行する。別の実施形態では、周期的に暗信号較正試験を実行する。更に別の実施形態では、初期化中に一度だけ暗信号較正試験を実行する。本発明の範囲及び精神に一貫して、他の実施形態では、ほかの時に暗信号較正試験を実行してもよい。
【００３５】
画像を取込む前に、画像取込装置２００は、光信号較正試験を実行する。光信号較正試験において、光源（図示せず）は、白色画像又は他の適切な基準画像を照明する。画素２０２ａ〜２０２ｉによって電荷が蓄積される。そして、この試験情報をＣＣＤ２０２から伝達する。画素が光を検出している時に、画素に関連する上述したノイズにより、部分的には画素２０２ａ〜２０２ｉ間の不均一性と光源からの光の不均一性とにより、画素２０２ａ〜２０２ｉによって収集された光情報は、画素によって異なる。
【００３６】
光信号較正試験を、種々の方法で実行してもよい。一実施形態では、ＣＣＤ２０２の全ての画素に対する光情報を伝達する。最大電荷を収集する画素を識別し、基準画素として定義する。この基準画素に対する光情報を、単位当り１．０又は別の適切な基準値として定義する。他の画素からの光情報を、この基準画素光情報値に正規化する。例えば、画素のうちの１つは、９０％の正規化値を有する可能性がある。すなわち、その画素からの光情報の値は、基準画素からの光情報の値の９０％に等しい。
【００３７】
均一の色及び光の条件下では、全ての画素２０２ａ〜２０２ｉが理想的には同じ光情報値を有していなければならないため、画素に対する正規化値を使用して、感度不均一性（ＰＲＮＵ）ゲインと呼ぶ、各画素２０２ａ〜２０２ｉに対する補償係数を確定する。ＣＣＤ２０２の画素２０２ａ〜２０２ｉに対する光情報を補償するために、各画素から受取られた光情報を、ＰＲＮＵゲインによって乗算する。後において詳細に説明するように、本発明によるＰＲＮＵゲインは、基準ＰＲＮＵゲインに差分ＰＲＮＵゲインを足したものに等しい。画素に対する正規化値が９０％であった上述した実施例では、ＰＲＮＵゲインは、正規化値（３つの有効数字に四捨五入された１．１１１）の逆数に等しい。このため、各画素２０２ａ〜２０２ｉから受取られた光情報を、その各々のＰＲＮＵゲインによって乗算し、それにより、基準画素に関連する光情報に対応するように補償する。
【００３８】
別の実施形態では、基準ＰＲＮＵゲインを、選択された基準画素からの光情報の所定値として定義する。例えば、基準光情報値を、基準画素又は別の選択された画素から受取られた光値の９０％として定義してもよい。基準画素及び他の画素に対する光情報を、この基準光情報値に正規化する。これらの正規化値を使用して、差分ＰＲＮＵゲインを確定する。
【００３９】
画像取込装置２００により光信号較正試験を実行する場合、本発明による一実施形態では、調整可能な強度を有する光源を採用する。従って、光強度を、画素に対して所定の光強度が提供されるように、光信号較正試験中に所望のレベルまで調整する。例えば、一実形態における光値を、基準画素が画素の最大電荷容量の９０％までチャージングしているように調整する。別の実施形態では、画像をスキャンするため並びに光信号較正試験を実行するための両方に使用する単一強度を有する光を採用する。本発明による更に別の実施形態では、選択された光源が光信号較正試験に対する第１の光強度と画像を取込むための別の光強度とを提供するように、複数の光源を採用する。
【００４０】
本発明によれば、一実施形態では、基準画素に関連する基準光情報値を較正ＲＡＭ２０８に、２進数，１６進数，又は他の適切なデジタル値として格納する。画素２０２ａ〜２０２ｉに対する差分ＰＲＮＵゲインを、各画素２０２ａ〜２０２ｉに対する基準ＰＲＮＵゲインから正規化ＰＲＮＵゲインを減算することにより確定する。これらの差分ＰＲＮＵゲインを、較正ＲＡＭ２０８に格納する。一実施形態では、メモリ記憶容量のうちの１０ビットを、基準ＰＲＮＵゲインに対して割付け、４ビットのみを、差分ＰＲＮＵゲインの各々に対して割付ける。差分ＰＲＮＵゲインが実際のゲイン自体より小さいため、使用する較正ＲＡＭ２０８のサイズは、較正ＲＡＭ１０８（図１）のサイズより実質的に小さい。従って、差分ＰＲＮＵゲインに対して割付けられた総メモリ容量（一実施形態では各々４ビット）は、ＣＣＤ２０２に格納された各画素に対するＰＲＮＵゲインに対して割付けられた総メモリ容量（各々１０ビット）より小さい。
【００４１】
上述した実施形態では、１つの光信号較正試験を実行する。別の実施形態では、光信号較正試験を比較的短時間で完了することができるため、複数の光信号較正試験を行う。一実施形態では、基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを確定する前に、各画素２０２ａ〜２０２ｉから受取られた光情報値を、他の光信号較正試験からのその同じ画素に対する光情報値で平均化する。別の実施形態では、光信号較正試験の各々に対して基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを確定し、その後に、各画素２０２ａ〜２０２ｉに対する各々の基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを平均化する。複数の光信号較正試験を採用するかかる実施形態により、より優れた較正精度が提供される。
【００４２】
一実施形態では、各画像を取込む前に上述した光信号較正試験を実行する。別の実施形態では、周期的に又は画像取込装置２００の初期化中に一度だけ光信号較正試験を実行する。本発明の範囲及び精神と一貫して、他の実施形態では、ほかの時に光信号較正試験を実行してもよい。
【００４３】
暗信号較正試験及び／又は光信号較正試験の完了後に、画像取込装置２００は、画像の一部を、その画像の部分に関連する光情報がＣＣＤ２０２に存在する複数の画素によって取込まれるように、取込み又はスキャンする。画像部分の取込み又は画像部分のスキャニングが完了した後に、制御ＡＳＩＣ２０４は、各画素２０２ａ〜２０２ｉからの光情報が接続２２４を介して逐次伝達されるように、接続２２６を介して適切な制御信号をＣＣＤ２０２に伝達する。各画素２０２ａ〜２０２ｉからの光情報が加算器２１４に逐次伝達されるに伴って、画像取込装置２００は、各画素に関連する基準ＤＳＮＵオフセットと差分ＤＳＮＵオフセットとに基づいて画素２０２ａ〜２０２ｉからの光情報を変更する。このプロセスを、ＤＳＮＵ補償と呼ぶ。
【００４４】
ＤＳＮＵ補償は、基準ＤＳＮＵオフセットと差分ＤＳＮＵオフセットとが接続２２２及び２２８を介して第１の画素２０２ａに対して第１の加算器２１８に伝達されるように、制御ＡＳＩＣ２０４が適切な命令を較正ＲＡＭ２０８に通信することで開始する。第１の加算器２１８は、第１の画素２０２ａに対応する基準ＤＳＮＵオフセットと差分ＤＳＮＵオフセットとを加算する。各画素に対する加算された基準ＤＳＮＵオフセットと差分ＤＳＮＵオフセットとを、以下において、ＤＳＮＵ補償オフセット値と呼ぶ。
【００４５】
第１の画素２０２ａに対するＤＳＮＵ補償オフセット値は、第１の加算器２１８から第１のＤＡＣ２１０に伝達される適切なデジタル値である。第１のＤＡＣ２１０は、第１の画素２０２ａに対するＤＳＮＵ補償オフセット値を適切なアナログ信号に変換し、そのアナログ信号を接続２３０を介して加算器２１４に伝達する。第１の画素２０２ａからの光情報が加算器２１４又は別の適切な結合要素に伝達されると、光情報からＤＳＮＵ補償オフセット値が減算され、それにより第１の画素２０２ａからの光情報がＤＳＮＵノイズに対して補償される。
【００４６】
そして、第１の画素２０２ａからのこのＤＳＮＵ補償された光情報を、接続２３２を介して乗算器２１６に伝達する。その後、各画素に関連するＰＲＮＵゲインと差分ＰＲＮＵゲインとに基づいて光情報を変更する。このプロセスを、ＰＲＮＵ補償と呼ぶ。本発明によるＰＲＮＵ補償を、後述するように乗算器２１６によって実行する。
【００４７】
制御ＡＳＩＣ２０４は、基準ＰＲＮＵゲインと差分ＰＲＮＵゲインとが接続２２２及び２３４を介して第１の画素２０２ａに対して第２の加算器２２０に伝達されるように、適切な命令を較正ＲＡＭ２０８に通信する。第２の加算器２２０は、第１の画素２０２ａに対応する基準ＰＲＮＵゲインと差分ＰＲＮＵゲインとを加算する。各画素に対する加算された基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを、以下において、ＰＲＮＵ補償ゲイン値と呼ぶ。
【００４８】
適切なデジタル値である第１の画素２０２ａに対するＰＲＮＵ補償ゲイン値を、第２の加算器２２０から第２のＤＡＣ２１２に伝達する。第２のＤＡＣ２１２は、第１の画素２０２ａに対するＰＲＮＵ補償ゲイン値を適切なアナログ信号に変換し、そのアナログ信号を接続２３６を介して乗算器２１６に伝達する。第１の画素２０２ａからの光情報が乗算器２１６又は別の適切な結合要素に伝達されると、ＰＲＮＵ補償ゲイン値が光情報と乗算され、それにより、第１の画素２０２ａからの光情報がＰＲＮＵノイズに対して補償される。
【００４９】
上述したように本発明によれば、第１の画素２０２ａからの光情報をＤＳＮＵノイズとＰＲＮＵノイズとの両方に対して補償した後に、その補償された光情報を、乗算器２１６からＡ／Ｄ変換器２０６に接続２３８を介して伝達する。Ａ／Ｄ変換器２０６は、第１の画素２０２ａに関連する受取った光情報を適切なデジタル信号に変換し、第１の画素２０２ａに関連するデジタル化された光情報を接続２４０を介して制御ＡＳＩＣ２０４に伝達する。
【００５０】
後続する画素２０２ｂ〜２０２ｉからの光情報を、上述したように同様に補償する。このため、本発明により、各画素２０２ａ〜２０２ｉに対する光情報を、ＤＳＮＵノイズとＰＲＮＵノイズとの両方に対して補償する。画像の残りの部分をスキャンすると、本発明により、各画素２０２ａ〜２０２ｉに対する光情報がＤＳＮＵノイズとＰＲＮＵノイズとの両方に対して補償される。従って、ＣＣＤ２２０に存在する画素２０２ａ〜２０２ｉからの補償された光情報を、画像取込装置２００によって画像が取込まれるように更に処理する。
【００５１】
上記実施形態を、本発明のいくつかの実施形態によりＤＳＮＵ補償とＰＲＮＵ補償との両方を実行するものとして説明した。本発明の代替実施形態では、受取った光情報に対し、上述した補償のうちの一方のみ、すなわちＤＳＮＵ補償又はＰＲＮＵ補償の何れかを実行する。従って、かかる実施形態を、採用しない上述した補償回路を除去することにより、図２から導出する。例えば、ＰＲＮＵ補償を実行しない場合には、第２のＤＡＣ２１２，第２の加算器２２０，乗算器２１６，接続２３２，及び接続２３４を省略することにより、ＤＳＮＵ補償された光情報のみが接続２３０及び２３６を介してＡ／Ｄ変換器２０６に直接伝達されるようにする。
【００５２】
いくつかの発明的な特徴を説明する便宜上、画像取込装置２００のコンポーネントを、別個のコンポーネント及び接続として説明し例示した。画像取込装置２００の一実施形態を、別個のコンポーネントを使用して製作してもよい。画像取込装置２００の他の実施形態では、上述したコンポーネントのうちの選択したものを単一基板，単一チップ，又は単一ユニット上に製作してもよい。例えば、画像取込装置２００の一実施形態は、制御ＡＳＩＣ２０４，Ａ／Ｄ変換器２０６，較正ＲＡＭ２０８，第１のＤＡＣ２１０，第２のＤＡＣ２１２，加算器２１４，乗算器２１６，第１の加算器２１８，第２の加算器２２０，及び接続２２８，２３０，２３２，２３４，２３６，２４０を単一チップ上に製作することにより、本発明を完全にファームウェアで実現する。かかる実施形態は、接続ピンの数を最小化するという点で有利であり、それにより画像取込装置２００の製造プロセスが容易になり、画像取込装置のサイズが低減する。
【００５３】
更に、制御ＡＳＩＣ２０４を、ファームウェア、或いは、ハードウェア及びファームウェアの組合せとして実施してもよい。ハードウェアで実施する場合には、制御ＡＳＩＣ２０４を、現在において既知であるか又は後に開発されるハードウェアコンポーネントで構成する。例えば、本発明の一実施形態では、上述した選択されたコンポーネントを、集積回路（ＩＣ）チップ上にトランジスタの適切な構成を有する状態機械として実施する。従って、上述した機能及び動作を有する、制御ＩＣチップに存在するトランジスタ（図示せず）の多くの適切な代替構成を実施してもよく、かかる実施形態を、本発明の教示を熟知した当業者により容易に実現することができる。
【００５４】
図３は、制御ＡＳＩＣの実施形態を示すブロック図である。この実施形態を、ハードウェア，ソフトウェア，及び／又はファームウェアの組合せとして実現する。制御ＡＳＩＣ３０４は、少なくともプロセッサ３０２を備える。プロセッサ３０２は、接続３０８を介してメモリ３０６と通信する。メモリ３０６にはロジック３１０が存在し、上述したように、基準ＤＳＮＵオフセット，分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインが確定され較正ＲＡＭ２０８（図２）に保存されるように、プロセッサ３０２がそれを検索し実行する。
【００５５】
図４Ａ及び図４Ｂは、本発明による、画像における暗信号不均一性（ＤＳＮＵ）ノイズ及び感度不均一性（ＰＲＮＵ）ノイズを補償するプロセスを例示するフローチャートを示す。図４Ａ及び図４Ｂのフローチャート４００は、本発明により上述したように、基準ＤＳＮＵオフセット，差分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン，及び差分ＰＲＮＵゲインが確定され較正ＲＡＭ２０８（図２）に保存されるようにロジック３１０（図３）を実現する実施形態の、アーキテクチャ，機能，及び動作を示す。代替実施形態は、状態機械として構成されるハードウェアによりフローチャート４００のロジックを実施する。これに関し、各ブロックは、指定された論理機能を実現する１つ又は複数の実行可能命令を含む、モジュール，セグメント，又はコードの一部を表してもよい。また、代替実施形態によっては、画像取込装置２００の機能性から逸脱することなく、ブロックに示す機能を、図４Ａ及び図４Ｂに示す順序以外の順序で実行してもよく、或いはそれらが追加の機能を含んでもよい、ということに留意しなければならない。例えば、後に更に明らかになるように、関連する機能によっては、図４Ａ及び図４Ｂにおいて連続して示す２つのブロックを、実際には実質的に同時に実行してもよく、時に逆の順序で実行してもよく、或いはブロックのいくつかを全ての場合において実行しなくてもよい。かかる変更及び変形の全てが、本明細書で本発明の範囲内に含まれることが意図されている。
【００５６】
プロセスは、ブロック４０２において開始する。ブロック４０４において、本発明による画像取込装置２００（図２参照）は、後において詳細に説明する暗信号較正試験を実行する。ブロック４０６において、ＣＣＤ２０２に存在する画素２０２ａ〜２０２ｉから受取られた光情報を画素毎に処理することにより、画素２０２ａ〜２０２ｉの各々に対する基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを確定する。ブロック４０８において、画素の各々に対する確定された基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを、一実施形態では、較正ＲＡＭ２０８又は別の適切なメモリユニットに保存する。
【００５７】
ブロック４１０において、暗信号較正試験を完了したか否かを判断する。更なる暗信号信号較正試験を実行する場合（ＮＯ条件）には、プロセスはブロック４０４に戻り、次の暗時信号較正試験を実行する。しかしながら、ブロック４１０において、それ以上は暗信号較正試験を実行しない場合（ＹＥＳ条件）には、プロセスはブロック４１２に進む。ブロック４１２において、複数の暗信号較正試験を実行する実施形態では、各画素に対する平均基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを平均化する。
【００５８】
代替実施形態では、平均ローリング（rolling）プロセスを採用し、基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを、暗信号較正試験の数によって事前除算し、レジスタか又は別の適切なメモリユニットに累積する。従って、ブロック４１２を、ブロック４１０の直後の別のブロックで置換える。
【００５９】
ブロック４１４において、画像取込装置２００は、上述した光信号較正試験を実行する。ブロック４１６において、画素２０２ａ〜２０２ｉに対する基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを、画素単位で確定する。ブロック４１８において、基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを較正ＲＡＭ２０８に保存する。ブロック４２０において、更なる光信号較正試験を実行するか否かを判断する。更なる光信号較正試験を実行する場合（ＮＯ条件）、プロセスはブロック４１４に戻り、別の光信号較正試験を実行する。ブロック４２０において、それ以上光信号較正試験を実行しない場合（ＹＥＳ条件）、プロセスはブロック４２２に進む。ブロック４２２において、複数の光信号較正試験を実行する実施形態では、各画素に対する平均基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを平均化する。
【００６０】
代替実施形態では、平均ローリングプロセスを採用し、基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを、光信号較正試験の数によって事前除算し、レジスタか又は別の適切なメモリユニットに累積する。従って、ブロック４２２を、ブロック４２０の直前の別のブロックで置換える。
【００６１】
ブロック４２４において、画像取込装置２００は、画像の一部をスキャンする。ブロック４２６において、ＣＣＤ２０２に対して、画素２０２ａ〜２０２ｉからの光情報を画素単位で加算器２１４に伝達するように促す。ブロック４２８において、対応する画素単位で較正ＲＡＭ２０８から基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを検索し、第１の加算器２１８に伝達する。従って、上述したように、基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを、第１の加算器２１８と第１のＤＡＣ２１０とによって画素単位で処理し、画素２０２ａ〜２０２ｉからの光情報がＤＳＮＵノイズに対して補償されるように加算器２１４に伝達する。
【００６２】
ブロック４３０において、基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを較正ＲＡＭ２０８から検索し、画素単位で第２の加算器２２０に伝達する。従って、第２の加算器２２０及び第２のＤＡＣ２１２は、上述したように基準ＰＲＮＵ及び差分ＰＲＮＵゲインを処理し、それらゲインを、光情報が画素単位でＰＲＮＵノイズに対して補償されるように乗算器２１６に伝達する。
【００６３】
ブロック４３２において、制御ＡＳＩＣ２０４は、上述したように、Ａ／Ｄ変換器２０６から画素単位で補償された光情報を受取る。ブロック４３４において、画素単位で光情報を補償する上述したプロセスに従って全ての画素を補償したか否かを判断する。画素の全てからの光情報を補償した場合（ＹＥＳ条件）には、プロセスは、ブロック４３６に進む。そうでない場合（ＮＯ条件）には、プロセスは、ブロック４２６に戻り、残りの画素を画素単位で補償する。
【００６４】
ブロック４３６において、全ての画像部分をスキャンしたか否かを判断する。更なる画像部分をスキャンする場合（ＮＯ条件）、プロセスはブロック４２４に戻り、次の画像部分をスキャンする。全ての画像部分をスキャンした場合（ＹＥＳ条件）、プロセスはブロック４３８に進んで終了する。
【００６５】
本発明による画像取込装置２００の別の実施形態を、複数のリニアＣＣＤによって構成する。例えば、リニアＣＣＤの画素を、感色性であるように構成してもよい。このため、カラースキャニングを、限定されないが、赤，緑，及び／又は青等の選択された色に対して高感度な感色性画素を設けることによって提供する。他の適切な色を採用してもよい。別の実施形態は、白色光に対して高感度な画素を備えてもよく、それにより、限定されないが、テキスト等の白黒画像のスキャニングを提供する。
【００６６】
複数のリニアＣＣＤを採用する本発明による代替実施形態では、画像取込装置２００は、各リニアＣＣＤに対して加算器及び乗算器を採用する。このため、各リニアＣＣＤからの光情報を、各画素２０２ａ〜２０２ｉに対するＤＳＮＵ補償オフセット値を減算することにより、並びに、各画素２０２ａ〜２０２ｉに対するＰＲＮＵ補償ゲイン値によって乗算することにより、補償する。単一制御ＡＳＩＣを使用して、本発明による複数のリニアＣＣＤ及び他のコンポーネントを制御してもよい。これに代えて、１つの制御ＡＳＩＣを使用して、本発明による複数のリニアＣＣＤ及び他のコンポーネントの各々を制御してもよい。
【００６７】
同様に、複数のリニアＣＣＤに対して、基準ＤＳＮＵオフセット，差分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン，及び差分ＰＲＮＵゲインの全てを格納するために、１つの較正ＲＡＭを使用してもよい。代替的に、複数のリニアＣＣＤの各々に対して個々の較正ＲＡＭを採用してもよい。
【００６８】
本発明による代替実施形態では、マトリクス型ＣＣＤを採用する。エリアＣＣＤとも呼ぶマトリクスＣＣＤは、比較的小さくなり得る。例えば、マトリクスＣＣＤは、感色性の画素の行を４つ（赤，緑，青，白黒）のみ有すればよい。かかる実施形態を、カラースキャナタイプの装置で利用してもよい。かかる実施形態では、上述したように、複数の画素に対して、基準ＤＳＮＵオフセット，差分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン，及び差分ＰＲＮＵゲインを較正ＲＡＭか又は別の適切な記憶媒体に格納する。マトリクスＣＣＤによって画像をスキャンすると、本発明に従って各画素からの光情報を補償する。
【００６９】
代替的に、マトリクスＣＣＤは、比較的大きい画素のアレイであってもよい。例えば、限定されないが、デジタルカメラ等のデジタル画像取込装置の実施形態によっては、３００万を超える画素のアレイを使用する。かかるデジタルカメラは、構成によっては、静止及び／又はビデオ画像を取込む。このため、マトリクスＣＣＤによって画像を取込むと、本発明に従って各画素からの光情報を補償する。一実施形態では、単一の加算器及び単一の乗算器を採用し、それによって本発明により光情報を補償する。別の実施形態では、マトリクスＣＣＤを複数の適切な小さい領域に分割し、複数の加算器及び複数の乗算器を使用して光情報を補償し、それにより本発明による補償プロセスを高速化する。かかる実施形態において、複数の制御ＡＳＩＣを採用してもよい。
【００７０】
図５は、代替実施形態に係る画像取込装置５００を示すブロック図である。画像取込装置５００を、ＣＣＤ５０２に存在する画素（図示せず）からの光情報をデジタルに補償するように構成する。ＣＣＤ５０２は、本明細書において説明したように、単一リニアＣＣＤであっても、複数のリニアＣＣＤであっても、マトリクスＣＣＤであってもよい。制御ＡＳＩＣ５０４は、接続５０６を介して適切な制御信号をＣＣＤ５０２に伝達し、それによりＣＣＤ５０２に対して画素からの光電荷を接続５１０を介してＡ／Ｄ変換器５０８に伝達するよう促す。画素からの光電荷を、Ａ／Ｄ変換器５０８によりデジタル化光情報に変換する。その光情報を、接続５１２を介して制御ＡＳＩＣ５０４に伝達する。
【００７１】
暗信号較正試験を実行する場合には、制御ＡＳＩＣ５０４が、本発明に従って、受取った光情報を使用して上述した基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを確定する。基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを、接続５１６を介してメモリ５１４に格納する。同様に、光信号較正試験を実行する場合には、制御ＡＳＩＣ５０４が、本発明に従って、受取った光情報を使用して上述した基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを確定する。基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインをメモリ５１４に格納する。
【００７２】
画像取込装置５００が画像を取込むと、取込まれた画像に対応する光情報を制御ＡＳＩＣ５０４に伝達する。制御ＡＳＩＣ５０４は、ＡＳＩＣ５０４が本発明に従ってＤＳＮＵノイズとＰＲＮＵノイズとに対し光情報をデジタルに補償するように、基準ＤＳＮＵオフセット，差分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン，及び差分ＰＲＮＵゲインを検索する。制御ＡＳＩＣ５０４は、ＤＳＮＵノイズをデジタルに補償するために、基準ＤＳＮＵオフセットと差分ＤＳＮＵオフセットとを加算して各画素に対してＤＳＮＵ補償オフセット値を確定し、入来光情報からＤＳＮＵ補償オフセット値をデジタルに減算する。制御ＡＳＩＣ５０４は、ＰＲＮＵノイズに対してデジタルに補償するために、基準ＰＲＮＵゲインと差分ＰＲＮＵゲインとを加算して各画素に対するＰＲＮＵ補償ゲイン値を確定し、ＰＲＮＵ補償ゲイン値を到来光情報にデジタル方式で乗算する。そして、補償された光情報を、更に処理するために接続５２０を介して画像処理システム５１８に伝達する。
【００７３】
同様に、図５によって表す別の実施形態では、暗信号較正試験及び光信号較正試験を上述したように実行することにより、本発明に従って基準ＤＳＮＵオフセット，差分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン，及び差分ＰＲＮＵゲインをデジタル的に確定する。基準ＤＳＮＵオフセット，差分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン，及び差分ＰＲＮＵゲインを、メモリ５１４に格納する。
【００７４】
画像取込装置５００が画像を取込むと、取込まれた画像に対応する光情報を制御ＡＳＩＣ５０４に伝達する。制御ＡＳＩＣ５０４に通信される命令により、制御ＡＳＩＣ５０４は、基準ＤＳＮＵオフセットを検索して差分ＤＳＮＵオフセットに加算し、それにより各画素に対するＤＳＮＵ補償オフセット値を確定する。また、制御ＡＳＩＣ５０４は、基準ＰＲＮＵゲインを検索し差分ＰＲＮＵゲインに加算し、それにより各画素に対するＰＲＮＵ補償ゲイン値を確定する。
【００７５】
ＤＳＮＵノイズを補償するために、制御ＡＳＩＣ５０４は、ＤＳＮＵ補償オフセット値を直接第１のＤＡＣ２１０（図２）に伝達する。このため、この実施形態では、第１の加算器２１８を採用しない。第１のＤＡＣ２１０は、本発明に従って光情報が補償されるように、ＤＳＮＵ補償オフセット値に対応するアナログ信号を加算器２１４に伝達する。
【００７６】
ＰＲＮＵノイズを補償するために、命令により制御ＡＳＩＣ５０４はＰＲＮＵ補償ゲイン値を直接第２のＤＡＣ２１２（図２参照）に伝達する。このため、この実施形態では、第２の加算器２１８を採用していない。第２のＤＡＣ２１２は、本発明に従って光情報が補償されるように、ＰＲＮＵ補償ゲイン値に対応するアナログ信号を乗算器２１６に伝達する。
【００７７】
図６は、代替実施形態に係る画像取込装置６００を示すブロック図である。画像取込装置６００を、ＣＣＤ６０２に存在する画素（図示せず）に対して光情報をデジタルに補償するように構成する。ＣＣＤ６０２は、本明細書で説明したように、単一リニアＣＣＤ，複数のリニアＣＣＤ，又はマトリクスＣＣＤであってもよい。制御ＡＳＩＣ６０４は、適切な制御信号を接続６０６を介してＣＣＤ６０２に伝達し、それによりＣＣＤ６０２に対し、画素からの光電荷を接続６１０を介してＡ／Ｄ変換器６０８に伝達するように促す。Ａ／Ｄ変換器６０８により、画素からの光信号を、デジタル化光情報に変換する。その光情報を、接続６１２を介して制御ＡＳＩＣ６０４に伝達する。そして、光情報を、画像処理システム６２０に存在するプロセッサ６１６に接続６１８を介して伝達する。
【００７８】
暗信号較正試験を実行する場合には、プロセッサ６１６は、受取った光情報を処理して、本発明に従って上述した基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを確定する。基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを、接続６２４を介してメモリ６２２に格納する。同様に、光信号較正試験を実行する場合には、プロセッサ６１６は、受取った光情報を処理して、本発明に従って上述した基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを確定する。基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインをメモリ６２２に格納する。
【００７９】
画像取込装置６００が画像を取込むと、取込まれた画像に対応する光情報を制御ＡＳＩＣ６０４に伝達する。制御ＡＳＩＣ６０４は、光情報をプロセッサ６１６に伝達する。プロセッサ６１６は、本発明に従って、基準ＤＳＮＵオフセット、差分ＤＳＮＵオフセット、基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを検索する。ＤＳＮＵノイズをデジタル的に補償するために、プロセッサ６１６は、基準ＤＳＮＵオフセットと差分ＤＳＮＵオフセットとを加算して各画素に対するＤＳＮＵ補償オフセット値を確定し、到来光情報からＤＳＮＵ補償オフセット値をデジタルに減算する。ＰＲＮＵノイズをデジタルに補償するために、プロセッサ６１６は、基準ＰＲＮＵゲインと差分ＰＲＮＵゲインとを加算して各画素に対するＰＲＮＵ補償ゲイン値を確定し、ＰＲＮＵ補償ゲイン値を入来光情報にデジタルに乗算する。
【００８０】
図７は、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを採用する別の実施形態に係る画像取込装置７００を示すブロック図である。ＣＭＯＳ７０２は、複数の画素７０２ａ〜７０２ｉを備える。ＣＭＯＳ７０２は、画素７０２ａ〜７０２ｉによって検知された光に対応する光情報を接続２２４に伝達するように構成された、便宜上図示しない他のコンポーネントを備える。本発明によるＣＭＯＳ７０２を採用する画像取込装置７００を、画像取込装置２００に対して上述したコンポーネントと類似するか又は同じコンポーネントで構成する。便宜上、図２と図７とにおける類似する又は同様のコンポーネントは同様の参照数字を有し、再度説明しない。従って、ＣＭＯＳ７０２を採用する画像取込装置７００は、ＣＣＤの画素を採用する本発明の上述した実施形態の何れかにより、画素７０２ａ〜７０２ｉからの光情報をＤＳＮＵノイズ及び／又はＰＲＮＵノイズに対して補償する。
【００８１】
一実施形態における画素７０２ａ〜７０２ｉを、スキャニングのために単一リニアＣＭＯＳアレイに構成する。代替的に、別の実施形態における画素７０２ａ〜７０２ｉを、カラー及び／又は白黒スキャニングのために複数のＣＭＯＳリニアアレイに構成する。更に別の実施形態では、画素７０２ａ〜７０２ｉを、デジタルカメラ等で使用するためにマトリクスＣＭＯＳに構成する。
【００８２】
ＣＭＯＳリニアアレイを採用する代替実施形態を、図２，図３，図５，及び／又は図６の上述したアーキテクチャの何れかに従って実現する。更に、ＣＭＯＳ技術を採用する代替実施形態もまた、本明細書で説明した本発明の他の代替実施形態に従って実現する。すなわち、本発明に従って本明細書で説明した実施形態の何れかにより、ＣＭＯＳ技術を採用する画像取込装置においてＤＳＮＵノイズ及びＰＲＮＵノイズを補償する。
【００８３】
図８Ａ及び図８Ｂは、少なくとも１つのレジスタを有する加算器を採用する画像取込装置の代替実施形態を示すブロック図である。加算器８０２は、各画素に対して基準値を受取り格納するように構成された基準レジスタ８０６を採用する。他の実施形態では、基準値を受取り格納するように構成された適切なメモリを採用する。例えば、加算器８０２を第１の加算器２１８で実現する場合には、基準レジスタ８０６を、基準ＤＳＮＵオフセットを受取り格納するように構成する。同様に、加算器８０２を第２の加算器２２０で実現する場合には、基準レジスタ８０６を、基準ＰＲＮＵゲインを受取り格納するように構成する。従って、基準ＤＳＮＵオフセット及び／又は基準ＰＲＮＵゲインを格納するために較正ＲＡＭ２０８を使用せず、それにより較正ＲＡＭ２０８の必要な容量と関連するシステムコンポーネントの帯域幅とが更に低減する。
【００８４】
このため、画素からの光情報をＤＳＮＵノイズに対して補償する場合には、差分ＤＳＮＵオフセットを較正ＲＡＭ２０８から加算器８０２に伝達し、基準レジスタ８０６に存在する基準ＤＳＮＵオフセットを受取った差分ＤＳＮＵオフセットに加算する。同様に、画素からの光情報をＰＲＮＵノイズに対して補償する場合には、差分ＰＲＮＵゲインを較正ＲＡＭ２０８から加算器８０２に伝達し、基準レジスタ８０６に存在する基準ＰＲＮＵゲインを受取った差分ＰＲＮＵゲインに加算する。
【００８５】
直前のＤＳＮＵオフセット及びＰＲＮＵゲインの値から各々差分ＤＳＮＵオフセット及び差分ＰＲＮＵゲインを確定することにより、図２，図３，図５，図６，及び／又は図７の上述したアーキテクチャの何れかに従って、別の実施形態を実現する。従って、基準ＤＳＮＵオフセット及び基準ＰＲＮＵゲインは、直前の画素のＤＳＮＵオフセットとＰＲＮＵゲインとの値である。
【００８６】
直前の画素のＤＳＮＵオフセット及びＰＲＮＵゲインを基準値として使用する場合には、各々暗信号較正試験と光信号較正試験との間に、第１の画素のＤＳＮＵオフセット及びＰＲＮＵゲインを較正ＲＡＭ（又は別の指定された記憶媒体）に格納する。
【００８７】
第２の画素のＤＳＮＵオフセットを受取ると、第２の画素に対する差分ＤＳＮＵオフセットを、第１の画素のＤＳＮＵオフセットと第２の画素との差を計算することによって確定する。第２の画素のＰＲＮＵゲインを受取ると、第２の画素に対する差分ＰＲＮＵゲインを、第１の画素のＰＲＮＵゲインと第２の画素との差を計算することによって確定する。第２の画素に対する確定された差分ＤＳＮＵオフセット及び差分ＰＲＮＵゲインを、較正ＲＡＭ２０８（又は別の指定された記憶媒体）に格納する。
【００８８】
第３の画素のＤＳＮＵオフセットを受取ると、第３の画素に対する差分ＤＳＮＵオフセットを、第２の画素のＤＳＮＵオフセットと第３の画素との差を計算することによって確定する。第３の画素のＰＲＮＵゲインを受取ると、第３の画素に対する差分ＰＲＮＵゲインを、第２の画素のＰＲＮＵゲインと第３の画素との差を計算することによって確定する。第３の画素に対する確定された差分ＤＳＮＵオフセット及び差分ＰＲＮＵゲインを、較正ＲＡＭ２０８（又は別の指定された記憶媒体）に格納する。従って、画素の全てに対する差分ＤＳＮＵオフセット及び差分ＰＲＮＵゲインが確定されて較正ＲＡＭ２０８（又は別の指定された記憶媒体）に格納されるように、上述したプロセスを全ての画素に対して繰返す。
【００８９】
画素を取込むと、第１の画素に対する基準ＤＳＮＵオフセット及び基準ＰＲＮＵゲインを、較正ＲＡＭ２０８から（又は別の指定された記憶媒体から）検索する。第１の画素に対する基準ＤＳＮＵオフセット及び基準ＰＲＮＵゲインを使用して、上述した実施形態の何れかを用いて第１の画素からの光情報を補償する。
【００９０】
第２の画素に対する光情報を補償する場合には、較正ＲＡＭ２０８から（又は別の指定された記憶媒体から）第２の画素に対する差分ＤＳＮＵオフセット及び差分ＰＲＮＵゲインを検索する。（第１の画素からの）基準ＤＳＮＵオフセット及び基準ＰＲＮＵゲインを、各々、検索された第２の画素に対する差分ＤＳＮＵオフセット及び差分ＰＲＮＵゲインに加算する。従って、第２の画素からの光情報を、上述した実施形態の何れかを使用して補償する。更に、この時点では、第２の画素に対する確定されたＤＳＮＵオフセット及びＰＲＮＵゲインが、現基準ＤＳＮＵオフセット及び現基準ＰＲＮＵゲインである。
【００９１】
第３の画素に対する光情報を補償する場合には、較正ＲＡＭ２０８から（又は別の指定された記憶媒体から）第３の画素に対する差分ＤＳＮＵオフセット及び差分ＰＲＮＵゲインを検索する。（第２の画素からの）基準ＤＳＮＵオフセット及び基準ＰＲＮＵゲインを、各々、検索された第３の画素に対する差分ＤＳＮＵオフセット及び差分ＰＲＮＵゲインに加算する。従って、第３の画素からの光情報を、上述した実施形態の何れかを使用して補償する。更に、この時点では、第３の画素に対する確定されたＤＳＮＵオフセット及びＰＲＮＵゲインが、第４の画素に対して光情報を構成するために使用される現基準ＤＳＮＵオフセット及び現基準ＰＲＮＵゲインである。
【００９２】
較正ＲＡＭ２０８から（又は別の指定された記憶媒体から）各画素に対する差分ＤＳＮＵオフセット及び差分ＰＲＮＵゲインを検索することにより、並びに、（直前の画素から確定された）現基準ＤＳＮＵオフセット及び現基準ＰＲＮＵゲインを検索した差分ＤＳＮＵオフセット及び差分ＰＲＮＵゲインに加算することにより、画素の全てに対するＤＳＮＵオフセット及びＰＲＮＵゲインが確定されるように、全ての画素に対して上述したプロセスを繰返す。従って、上述した実施形態のうちの何れかを使用して、光情報を確定されたＤＳＮＵオフセット及びＰＲＮＵゲインにより補償する。
【００９３】
図８Ｂは、基準レジスタ８０６及び差分レジスタ８０８を有する加算器８０４を採用する本発明による画像取込装置の実施形態を示す。基準レジスタ８０６を、各画素に対する基準値を受取り格納するように構成する。他の実施形態では、基準値を受取り格納するように構成された適切なメモリを採用する。例えば、加算器８０４を第１の加算器２１８で実現する場合には、基準レジスタ８０６を、基準ＤＳＮＵオフセットを受取り格納するように構成する。同様に、加算器８０４を第２の加算器２２０で実現する場合には、基準レジスタ８０６を、基準ＰＲＮＵゲインを受取り格納するように構成する。従って、基準ＤＳＮＵオフセット及び／又は基準ＰＲＮＵゲインを格納するために較正ＲＡＭ２０８を使用せず、それにより較正ＲＡＭ２０８の必要な容量と関連するシステムコンポーネントの帯域幅とが更に低減する。
【００９４】
差分レジスタ８０８を、各画素に対して差分値を受取り格納するように構成する。例えば、加算器８０４を第１の加算器２１８で実現する場合には、差分レジスタ８０８を、差分ＤＳＮＵオフセットを受取り格納するように構成する。同様に、加算器８０４を第２の加算器２２０で実現する場合には、差分レジスタ８０８を、差分ＰＲＮＵゲインを受取り格納するように構成する。他の実施形態では、差分値を受取り格納するように構成された適切なメモリを採用する。
【００９５】
このため、画素からの光情報をＤＳＮＵノイズに対して補償する場合には、差分ＤＳＮＵオフセットを較正ＲＡＭ２０８から差分レジスタ８０８に伝達し、基準レジスタ８０６に存在する基準ＤＳＮＵオフセットを受取った差分ＤＳＮＵオフセットに加算する。加算された基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを、上述したように光情報を補償するためにＤＡＣに伝達する。更に、加算された基準ＤＳＮＵオフセット及び差分ＤＳＮＵオフセットを再び基準レジスタ８０６に格納し、それによって上述したように現基準ＤＳＮＵオフセットを生成する。
【００９６】
同様に、画素からの光情報をＰＳＮＵノイズに対して補償する場合には、差分ＰＲＮＵゲインを較正ＲＡＭ２０８から差分レジスタ２０８に伝達し、基準レジスタ８０６に存在する基準ＰＲＮＵゲインを受取った差分ＰＲＮＵゲインに加算する。加算された基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを、上述したように光情報を補償するためにＤＡＣに伝達する。更に、加算された基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインを、再び基準レジスタ８０６に格納し、それによって上述したように現基準ＰＲＮＵゲインを生成する。
【００９７】
別の実施形態では、加算器８０２（図８Ａ参照）の基準レジスタ８０６を累積レジスタとして実現する。このため、加算器８０２が画素に対する差分ＤＳＮＵオフセット又は差分ＰＲＮＵゲインを受取ると、差分ＤＳＮＵオフセット又は差分ＰＲＮＵゲインを現基準ＤＳＮＵオフセット又は基準ＰＲＮＵゲインに加算することにより、その画素に対するＤＳＮＵオフセット又はＰＲＮＵゲインを確定する。そして、加算器８０２が次の画素に対する差分ＤＳＮＵオフセット又は差分ＰＲＮＵゲインを受取ると、差分ＤＳＮＵオフセット又は差分ＰＲＮＵゲインを現基準ＤＳＮＵオフセット又は基準ＰＲＮＵゲインに加算することにより、その次の画素に対するＤＳＮＵオフセット又はＰＲＮＵゲインを確定する。上述したように、画素の全てに対してプロセスを続ける。
【００９８】
図９は、画像におけるノイズを補償する、本発明の実施形態によるプロセスを例示するフローチャートを示す。フローチャート９００は、本発明に従って上述したように、基準ＤＳＮＵオフセット，差分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン，及び差分ＰＲＮＵゲインが確定されて較正ＲＡＭ２０８（図２参照）に保存されるように、コンピュータ読取可能媒体においてプログラムとして実施されるようなロジック３１０（図３参照）を実現する実施形態のアーキテクチャ，機能，及び動作を示す。代替実施形態では、ステートマシン（状態機械）として構成されるハードウェアによりフローチャート９００のロジックを実施する。これに関し、各ブロックは、指定された論理機能を実現する１つ又は複数の実行可能命令を含む、モジュール，セグメント，又はコードの一部を表してもよい。また、代替実施態様によっては、画像取込装置２００の機能性から逸脱することなく、ブロックに示す機能を、図９に示す順序とは異なる順序で実行してもよく、或いはそれらが追加の機能を含んでもよい、ということにも留意しなければならない。例えば、後に更に明らかにするように、関連する機能によっては、図９に連続して示す２つのブロックを、実際には実質的に同時に実行してもよく、時に逆に順序で実行してもよく、或いはブロックのうちのいくつかを全ての場合に実行しなくてもよい。かかる変更及び変形は、全て、本明細書で本発明の範囲内に含まれるように意図されている。
【００９９】
プロセスは、ブロック９０２で開始する。ブロック９０４において、複数の画素からの試験情報を受取る。ブロック９０６において、複数の画素のうちの選択された１つからの試験情報に対応する基準補償値を確定する。ブロック９０８において、複数の差分補償値を生成（又は確定）する。この場合、各差分補償値は、対応する画素の各々からの試験情報と基準補償値との差に等しい。ブロック９１０において、基準補償値と差分補償値とをメモリに格納する。ブロック９１２において、プロセスは終了する。
【０１００】
上述した較正ＲＡＭ２０８を、確定された基準ＤＳＮＵオフセット，差分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン，及び差分ＰＲＮＵゲインに対応するデジタル情報を格納するように構成する。較正ＲＡＭ２０８は、如何なる状態機械，制御ＡＳＩＣ，コンピュータ，及び／又はプロセッサ関連のシステム又は方法によるか或いはそれらに関連して使用される如何なる適切なコンピュータ読取可能媒体であってもよい。この文書の文脈では、較正ＲＡＭ２０８は、データを内蔵するか又は格納する、電子，磁気，光，又は別の物理デバイス又は手段であるコンピュータ読取可能媒体である。更に、較正ＲＡＭ２０８を、コンピュータベースシステム，プロセッサ内蔵システム或いは命令実行システム，機器又は装置から命令をフェッチし確定された基準ＤＳＮＵオフセット，差分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン及び差分ＰＲＮＵゲインに関連する命令を実行することができる他のシステム等のような命令実行システム，機器，又は装置によるか又はそれに関連して使用される如何なる適切なコンピュータ読取可能媒体で具体化してもよい。この明細書の文脈では、「コンピュータ読取可能媒体」は、命令実行システム，機器，及び／又は装置によるか又はそれに関連して使用される、関連するデータを格納し、伝達し、伝播し又は移送することができる如何なる手段であってもよい。コンピュータ読取可能媒体は、例えば、現在において既知であるか後に開発される、電子，磁気，光，電磁気，赤外線、又は半導体の、システム，機器，装置，又は伝播媒体であってもよい。
【０１０１】
本発明が、基準ＤＳＮＵオフセット，差分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン，及び差分ＰＲＮＵゲインを確定するように構成されたロジックを実行する場合には、かかるロジックは、メモリに存在する。かかるメモリを、較正ＲＡＭ２０８に対して使用されるコンピュータ読取可能媒体に対して上述した実施形態のうちの任意の１つとして実施することができる。
【０１０２】
更に、例示の便宜上及び本発明を説明する便宜上、較正ＲＡＭ２０８を、独立型の専用メモリ素子として説明した。較正ＲＡＭ２０８は、画像取込装置２００内の如何なる代替的な都合のよい場所に或いは画像取込装置２００によってアクセス可能な他のシステムのコンポーネントとして存在してもよい。例えば、画像取込装置２００に多目的メモリ素子が存在してもよい。多目的メモリ素子の適切にサイズが決められ構成された部分を、本発明に従って確定されるような基準ＤＳＮＵオフセット，差分ＤＳＮＵオフセット，基準ＰＲＮＵゲイン，及び差分ＰＲＮＵゲインを格納するために割付けてもよい。
【０１０３】
以上を要約すると、次の通りである。本発明のシステム及び方法は、画像情報におけるノイズを補償する。本方法は、複数の画素（例えば、２０２ａ〜２０２ｉ）に対して試験情報を受取るステップと、前記試験情報に基づいて基準補償値を確定するステップと、各々が対応する前記画素の各々に対する前記試験情報と前記基準補償値との差に基づく、複数の差分補償値を確定するステップと、前記基準補償値及び前記複数の差分補償値を格納するステップとを含んでいる。
【図面の簡単な説明】
【０１０４】
【図１】本発明による電荷結合素子（ＣＣＤ）を有する画像取込装置の実施形態を示すブロック図である。
【図２】画像取込装置の実施形態を示すブロック図である。
【図３】制御ＡＰＣ（特定用途向け集積回路）の実施形態を示すブロック図である。
【図４Ａ】画像における暗信号不均一性（ＤＳＮＵ）ノイズ及び感度不均一性（ＰＲＮＵ）ノイズを補償する、本発明によるプロセスを示すフローチャートである。
【図４Ｂ】画像における暗信号不均一性（ＤＳＮＵ）ノイズ及び感度不均一性（ＰＲＮＵ）ノイズを補償する、本発明によるプロセスを示すフローチャートである。
【図５】画像取込装置の別の実施形態を示すブロック図である。
【図６】画像取込装置の別の実施形態を示すブロック図である。
【図７】相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを採用する画像取込装置の別の実施形態を示すブロック図である。
【図８Ａ】少なくとも１つのレジスタを有する加算器を採用する画像取込装置の代替実施形態を示すブロック図である。
【図８Ｂ】少なくとも１つのレジスタを有する加算器を採用する画像取込装置の代替実施形態を示すブロック図である。
【図９】画像におけるノイズを補償する、本発明によるプロセスを示すフローチャートである。
【符号の説明】
【０１０５】
１００  画像取込装置
１０２  ＣＣＤ
１０２ａ〜１０２ｉ  画素
１０４  差分ノイズ補償システム
１０６  メモリ
２０２ａ〜２０２ｉ  画素
２０４  制御ＡＳＩＣ
２０６  Ａ／Ｄ変換器
２１０  第１のＤＡＣ
２１２  第２のＤＡＣ
２１４  加算器（結合要素）
２１６  乗算器（結合要素）
２１８  第１の加算器
【図１】
2004297807.tif 000003
【図２】
2004297807.tif 000004
【図３】
2004297807.tif 000005
【図４Ａ】
2004297807.tif 000006
【図４Ｂ】
2004297807.tif 000007
【図５】
2004297807.tif 000008
【図６】
2004297807.tif 000009
【図７】
2004297807.tif 000010
【図８Ａ】
2004297807.tif 000011
【図８Ｂ】
2004297807.tif 000012
【図９】
2004297807.tif 000013