(57)【要約】　　　（修正有）【課題】高画質な液晶表示装置を提供する。【解決手段】基板１０１上にマトリクス状に配列されたゲイト線１１４およびデータ線１０４と、前記ゲイト線１１４および前記データ線１０４とで囲まれた画素領域に少なくとも一つ配置される薄膜トランジスタと、シリコンで構成され且つ前記薄膜トランジスタ上にある第１の層間絶縁膜と、前記第１の層間絶縁膜上にある第２の層間絶縁膜と、前記薄膜トランジスタのドレイン電極１０５と電気的に接続し且つ前記第２の層間絶縁膜上にある画素電極１０８と、前記基板と対向し且つ対向電極を有する対向基板１１１と、前記基板と前記対向基板１１１との間に狭持された少なくとも一つのスペーサ１１５とを有し、前記画素領域の画素ピッチは４０μｍ以下であり、前記基板および前記対向基板に垂直な方向における前記スペーサ１１５の平均直径は４μｍ以下であることを特徴とする液晶表示装置。【選択図】　図１
2004004523.tif 000002
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線および前記データ線とで囲まれた画素領域に少なくとも一つ配置される薄膜トランジスタと、
シリコンで構成され且つ前記薄膜トランジスタ上にある第１の層間絶縁膜と、
前記第１の層間絶縁膜上にある第２の層間絶縁膜と、
前記薄膜トランジスタのドレイン電極と電気的に接続し且つ前記第２の層間絶縁膜上にある画素電極と、
前記基板と対向し且つ対向電極を有する対向基板と、
前記基板と前記対向基板との間に狭持された少なくとも一つのスペーサとを有し、
前記画素領域の画素ピッチは４０μｍ以下であり、
前記基板および前記対向基板に垂直な方向における前記スペーサの平均直径は４μｍ以下であることを特徴とする表示装置。
【請求項２】
請求項１において、前記画素ピッチは３０μｍ以下であることを特徴とする表示装置。
【請求項３】
請求項１または２において、前記ドレイン電極と前記画素電極との接続部周辺の前記画素電極の段差の高さは０．３μｍ以下であることを特徴とする表示装置。
【請求項４】
請求項１乃至３のいずれか一において、前記スペーサは球状であることを特徴とする表示装置。
【請求項５】
請求項１乃至４のいずれか一において、前記スペーサの材料は、ポリマー系、ガラス系、またはシリカ系であることを特徴とする表示装置。
【請求項６】
基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線および前記データ線とで囲まれた画素領域に少なくとも一つ配置される薄膜トランジスタと、
シリコンで構成され且つ前記薄膜トランジスタ上にある第１の層間絶縁膜と、
前記第１の層間絶縁膜上にある第２の層間絶縁膜と、
前記薄膜トランジスタのドレイン電極と電気的に接続し且つ前記第２の層間絶縁膜上にある画素電極と、
前記基板と対向し且つ対向電極を有する対向基板とを有し、
前記画素領域の画素ピッチは４０μｍ以下であり、
前記基板と前記対向基板との間隔は４μｍ以下であることを特徴とする表示装置。
【請求項７】
基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線および前記データ線とで囲まれた画素領域に少なくとも一つ配置される薄膜トランジスタと、
シリコンで構成され且つ前記薄膜トランジスタ上にある第１の層間絶縁膜と、
有機樹脂で構成され且つ前記第１の層間絶縁膜上にある第２の層間絶縁膜と、
前記薄膜トランジスタのドレイン電極と電気的に接続し且つ前記第２の層間絶縁膜上にある画素電極と、
前記基板と対向し且つ対向電極を有する対向基板とを有し、
前記画素領域の画素ピッチは４０μｍ以下であり、
前記基板と前記対向基板との間隔は４μｍ以下であることを特徴とする表示装置。
【請求項８】
請求項１乃至７のいずれか一において、前記画素領域の前記画素ピッチは前記画素領域の短辺であることを特徴とする表示装置。
【請求項９】
請求項１乃至８のいずれか一において、前記画素ピッチは１０〜４０μｍであることを特徴とする表示装置。
【請求項１０】
基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線および前記データ線とで囲まれた画素領域に少なくとも一つ配置される薄膜トランジスタと、
シリコンで構成され且つ前記薄膜トランジスタ上にある第１の層間絶縁膜と、
前記第１の層間絶縁膜上にある第２の層間絶縁膜と、
前記薄膜トランジスタのドレイン電極と電気的に接続し且つ前記第２の層間絶縁膜上にある画素電極と、
前記基板と対向し且つ対向電極を有する対向基板とを有し、
前記基板と前記対向基板との間隔は４μｍ以下であり、
前記ドレイン電極と前記画素電極との接続部周辺の前記画素電極の段差の高さは０．３μｍ以下であることを特徴とする表示装置。
【請求項１１】
基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線および前記データ線とで囲まれた画素領域に少なくとも一つ配置される薄膜トランジスタと、
シリコンで構成され且つ前記薄膜トランジスタ上にある第１の層間絶縁膜と、
有機樹脂で構成され且つ前記第１の層間絶縁膜上にある第２の層間絶縁膜と、
前記薄膜トランジスタのドレイン電極と電気的に接続し且つ前記第２の層間絶縁膜上にある画素電極と、
前記基板と対向し且つ対向電極を有する対向基板とを有し、
前記基板と前記対向基板との間隔は４μｍ以下であり、
前記ドレイン電極と前記画素電極との接続部周辺の前記画素電極の段差の高さは０．３μｍ以下であることを特徴とする表示装置。
【請求項１２】
請求項６または１０において、前記第２の層間絶縁膜は酸化珪素膜、窒化珪素膜、または有機性樹脂材料を含む単層または積層膜であることを特徴とする表示装置。
【請求項１３】
請求項６乃至１２のいずれか一において、前記基板と前記対向基板との間にスペーサが狭持されることを特徴とする表示装置。
【請求項１４】
請求項１乃至１３のいずれか一において、前記基板は前記第２の層間絶縁膜上に形成されたブラックマトリクスを有することを特徴とする表示装置。
【請求項１５】
請求項１乃至１４のいずれか一において、前記第１の層間絶縁膜は窒化珪素膜または酸化珪素膜であることを特徴とする表示装置。
【請求項１６】
請求項１乃至１５のいずれか一において、前記薄膜トランジスタは、Ａｌ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒ、ポリシリコンまたはシリサイドのいずれかの材料で構成されるゲイト電極を有することを特徴とする表示装置。
【請求項１７】
請求項１乃至１６のいずれか一において、前記基板と前記対向基板との間に液晶材料が狭持されることを特徴とする表示装置。
【請求項１８】
請求項１７において、前記液晶材料はＴＮ型またはＳＴＮ型液晶材料であることを特徴とする表示装置。
【請求項１９】
請求項１乃至１８のいずれか一において、前記表示装置は、液晶パネルを有する投影型プロジェクション表示装置であることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、同一基板上にマトリクス状に配置された画素領域を有する液晶表示装置、特に半導体薄膜を用いた半導体装置を有するアクティブマトリクス型液晶表示装置に関する。前記半導体薄膜としては代表的には珪素膜を用いることができる。
【０００２】
【従来の技術】
最近、安価なガラス基板上に半導体薄膜を用いた半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの各画素領域のそれぞれにＴＦＴを配置し、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００４】
ここで、薄膜トランジスタを配置したアクティブマトリクス型液晶表示装置の基本的な構成を図１を用いて説明する。まず、図１（Ａ）に示されるのが液晶表示装置を基板に対して垂直な方向に切断した断面を示す図である。この断面は図１（Ｂ）のＡ−Ａ’で示される破線で切断した断面に相当する。
【０００５】
１０１で示されるのは透光性を有する基板であり、図示していないが絶縁膜が表面に成膜されている。そして、１０２はＴＦＴの活性層、１０３はゲイト電極、１０４はデータ線、１０５はドレイン電極、１０６は層間絶縁膜、１０７はブラックマトリクス、１０８は透明導電性膜でなる画素電極、１０９は配向膜である。
【０００６】
上記構成でなるＴＦＴが配置される側の基板全体を含めて以後アクティブマトリクス基板と呼ぶこととする。図１（Ａ）では一つの画素領域のみに注目しているが、実際は数十〜数百万個もの画素領域とそれらを駆動する駆動回路とでアクティブマトリクス基板が構成される。
【０００７】
一方で、１１０で示されるのは透光性を有する基板であり、１１１は透明導電性膜でなる対向電極、１１２は配向膜である。このような構成でアクティブマトリクス基板と対向する基板全体を含めて対向基板と呼ぶこととする。
【０００８】
上記アクティブマトリクス基板と対向基板は後に液晶材料の配向性を整えるためのラビング処理を行った後、図示しないシール材でもって向かい合う様に貼り合わせられる。
【０００９】
その際、両基板間には図示しないスペーサが均一な密度でもって挟持され一定の基板間隔（セルギャップと呼ぶ）が確保される。図１（Ａ）に示す構造を有する場合、厳密にはアクティブマトリクス基板側の配向膜１０９と対向基板側の配向膜１１２との間の距離がセルギャップとなる。
【００１０】
前記シール材は基板同士を貼り合わせる接着剤としての役目と、複数の画素領域で構成される画像表示領域において基板間に液晶材料を封入する封止材としての役目との両面を持つ。
【００１１】
かくして、図１（Ａ）に示される様に画像表示領域（複数の画素領域の各々）には液晶材料１１３が封入された状態となる。こうして、図１（Ａ）に示す様な構成を有するアクティブマトリクス型液晶表示装置となる。
【００１２】
図１（Ａ）に示す画素領域では、薄膜トランジスタにより制御した画像信号が、液晶材料１１３を絶縁層として画素電極１０８と対向電極１１１との間に形成されたコンデンサに蓄積される。
【００１３】
この時、アナログ階調方式の場合は画素電極１０８と対向電極１１１との間には画像信号の電圧レベルに対応した電界が形成される。そして、液晶材料１１３が印加電圧の変化に従って光学応答を変化する特徴を利用して様々な階調の画像表示を行うことができる。
【００１４】
液晶材料としては、一般的にネマチック系液晶材料（例えばＴＮ型やＳＴＮ型液晶材料）が多用されている。図１（Ａ）に示す様な構成でなる液晶表示装置において、ネマチック系液晶材料は無電界時は長軸方向が基板に対して概略平行（ただし、プレチルト角を持たせることもある）であり、電界が形成されると長軸方向が電界方向を向く性質を持つ。
【００１５】
即ち、液晶材料に印加される電界の有無によって長軸方向が変化し、その変化により光の透過量を制御して画像表示を行うことができるわけである。
【００１６】
しかしながら、以上の様な液晶材料の挙動は画素電極１０８と対向電極１１１との間に形成される電界方向が、基板に対して垂直方向にある時のみに当てはまる現象である。
【００１７】
例えば、電界方向が基板に対して平行に近い横方向電界が形成される領域では液晶材料の配向性が乱れて配向不良を生じてしまい、所望の画像が得られないといった問題が発生する。
【００１８】
通常、画素電極１０８への印加電圧に対して適当なセルギャップが確保されていれば縦方向電界（基板に対して垂直な電界）が支配的となる。しかしながら、セルギャップが大きくなるに従い縦方向電界の影響力が弱まり、横方向電界の影響力が強まるようになる。
【００１９】
ここで、図１（Ｂ）に示すのは上記横方向電界の影響で液晶材料の配向不良が生じた場合の画素領域を上面から見た図である。なお、画像表示を行う領域以外の領域はブラックマトリクス１０７で遮光される。そのため、ブラックマトリクス１０７の下方に位置する配線等は点線で示してある。
【００２０】
図１（Ｂ）において画像表示領域（ブラックマトリクス１０７で遮光されていない領域）に形成された白いラインは液晶材料の配向不良による画像表示の乱れであり、ディスクリネーションと呼ばれるものである。この領域は本来の液晶分子の配向状態と異なり異常が発生した状態となっている。
【００２１】
このようなディスクリネーションが発生する原因としては、まず配線相互あるいは薄膜トランジスタ相互のクロストークにより発生した横方向電界の影響が挙げられる。
【００２２】
例えば、本発明者らの実験では図１（Ｂ）の上段の画素領域に示す様な形状のディスクリネーションが多く観測された。ゲイト電極１０３の先端部と、ゲイト線１１４およびデータ線１０４との交差部との間の電位差により横方向電界が形成されたと考えられる。
【００２３】
この現象は今後より高精細な画像表示を求めて画素領域の領域幅（画素ピッチ）が狭まる、即ち配線間距離が狭まるに従いより顕在化する問題となる。なお、画素ピッチはその画素領域における短辺でもって定義する。
【００２４】
また、画素ピッチが狭まることは相対的にセルギャップが大きくなることを意味しており、画素ピッチに対応してセルギャップを適宜変化させなくては横方向電界の影響力はさらに強いものとなることが予想される。
【００２５】
上記以外にも、セルギャップを確保するためのスペーサ１１５の近傍は液晶材料の配向性が乱れるため、図１（Ｂ）の下段に示す様な形状のディスクリネーションが観測される場合があった。
【００２６】
また、他の原因としては配線や薄膜トランジスタ周辺に生じる画素電極１０８の段差が挙げられる。段差の存在によってラビング処理の際に配向処理が不完全となった場合や、段差側面に生じる横方向電界により段差周辺にディスクリネーションが発生することも問題となっている。
【００２７】
このようなうな段差周辺に発生するディスクリネーションは、その殆どがブラックマトリクスによって遮光されて隠されている。だが、活性層１０２と画素電極１０８とのコンタクト部のみはブラックマトリクスに遮光されずディスクリネーションが観測される場合がある。
【００２８】
上記、液晶表示装置の画素領域に形成されるディスクリネーションは表示画像を全体的にぼやけさせるなど視覚的にも極めて不快感を与えるものである。
【００２９】
【発明が解決しようとする課題】
本明細書で開示する発明は、上記問題点を考慮してディスクリネーションの発生しない高画質な画像を得られる液晶表示装置を実現することを課題とする。
【００３０】
【課題を解決するための手段】
上述の様に、ディスクリネーションは画素ピッチ、セルギャップ、薄膜トランジスタの周辺に生じる段差の高さなどをパラメータとして顕在化する現象であると言える。
【００３１】
そこで本出願人は画素ピッチとセルギャップの間には何らかの相関関係があり、セルギャップには画素ピッチに対応した許容値があると考えた。また、ラビング処理時の配向不良を招く原因となる段差についても、許容しうる限度があると考えた。
【００３２】
そして本出願人が実際に液晶表示装置を作製して研究を重ねた結果、以下に示す様な知見を得るに至った。
【００３３】
即ち、本明細書で開示する発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線およびデータ線とで囲まれた画素領域に少なくとも一つ配置される薄膜トランジスタと、
前記薄膜トランジスタに接続する画素電極と、
を少なくとも有してなるアクティブマトリクス基板と、
その表面に少なくとも対向電極を有してなる対向基板と、
を有し、
前記アクティブマトリクス基板と前記対向基板との間に複数のスペーサおよび液晶材料を挟持した構成でなるアクティブマトリクス型液晶表示装置において、
前記アクティブマトリクス基板と前記対向基板との間隔は、前記画素領域の画素ピッチの１０分の１以下であることを特徴とする。
【００３４】
また、例えば画素ピッチの値が変化してもそれに対応してセルギャップの許容範囲も変化するため全体的なスケールは変わらない。即ち、液晶表示装置の駆動電圧を調節すれば、液晶層の駆動に悪影響を及ぼすようなことはない。
【００３５】
従って、本発明は画素ピッチの値に依存しないで適用することができる。しかし、実際は現状の技術の限界により画素ピッチやセルギャップの採りうる値に限度がある。この事に関しては実施例１で説明することとする。
【００３６】
また、アクティブマトリクス基板と対向基板との間隔は、その間に挟持されたスペーサによって決定される。従って、アクティブマトリクス基板上に散布される複数のスペーサの平均直径（基板に対して垂直な方向に対しての平均直径）は画素ピッチの１０分の１以下でなければならない。
【００３７】
なお、アクティブマトリクス基板にはその構造上薄膜トランジスタや配線の周辺に段差が存在するため、上記条件はセルギャップの最長距離（画素領域の平坦部におけるセルギャップ）で満たされなければならない。
【００３８】
また、本発明者らは画素ピッチと段差の高さとの間にも相関があることを見出した。本発明者らの研究によれば、段差の高さが０．３μｍ以下あればラビング処理が問題なく行われ、横方向電界の影響も小さく、ディスクリネーションの発生しない液晶表示装置を構成することが可能であった。
【００３９】
また、他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線およびデータ線とで囲まれた画素領域に少なくとも一つ配置される薄膜トランジスタと、
前記薄膜トランジスタに接続する画素電極と、
を少なくとも有してなるアクティブマトリクス基板を形成する工程と、
その表面に少なくとも対向電極を有してなる対向基板を形成する工程と、
を有し、
前記アクティブマトリクス基板と前記対向基板との間に複数のスペーサおよび液晶材料を挟持した構成でなるアクティブマトリクス型液晶表示装置を作製する過程において、
前記アクティブマトリクス基板と前記対向基板との間隔を、前記画素領域の画素ピッチの１０分の１以下とすることを特徴とする。
【００４０】
また、他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線およびデータ線とで囲まれた画素領域に少なくとも一つ配置される薄膜トランジスタと、
前記薄膜トランジスタに接続するドレイン電極と、
前記ドレイン電極を覆う層間絶縁膜と、
前記層間絶縁膜に形成されたコンタクトホールを介して前記ドレイン電極と接続する画素電極と、
を少なくとも有してなるアクティブマトリクス基板を形成する工程と、
その表面に少なくとも対向電極を有してなる対向基板を形成する工程と、
を有し、
前記アクティブマトリクス基板と前記対向基板との間に液晶材料を挟持した構成でなるアクティブマトリクス型液晶表示装置を作製する過程において、
前記ドレイン電極および前記層間絶縁膜の膜厚が０．３μｍ以下であることを特徴とする。
【００４１】
上記構成でなる本発明についての詳細を、以下に記載する実施例でもって説明することとする。
【００４２】
【実施例】
〔実施例１〕
本実施例では本発明を踏まえて液晶表示装置を作製する過程についての詳細を説明する。なお、図２を用いてアクティブマトリクス基板に配置される回路ＴＦＴおよび画素ＴＦＴの作製過程を説明し、図３を用いて液晶表示装置の作製過程（セル組み過程）を説明する。
【００４３】
なお、本実施例では主に画素ピッチとセルギャップの関係に注目して記載する。従って、本実施例において段差は０．３μｍ以下の問題ないレベルにあるとして説明を行わない。
【００４４】
まず、絶縁性を有する基板、例えばコーニング７０５９や同１７３７などに代表されるガラス基板２０１を用意する。ガラス基板２０１上には下地膜２０２として酸化珪素膜を２０００・の厚さに成膜する。
【００４５】
次に、図示しない非晶質珪素膜を５００・の厚さに成膜する。成膜方法はプラズマＣＶＤ法や減圧熱ＣＶＤ法によれば良い。
【００４６】
図示しない非晶質珪素膜を成膜したら、適当な結晶化方法による結晶化を行い、図示しない結晶性珪素膜を形成する。例えば、６００℃前後での加熱処理やエキシマレーザーによるアニール等の手段が一般的である。
【００４７】
また、結晶化工程の際に結晶化を助長する金属元素を非晶質珪素膜に保持させる手段をとることもできる。この手段についての詳細は特開平６−２３２０５９号公報、同７−３２１３３９号公報に記載されている。この手段によれば比較的低温、短時間の加熱処理で結晶性の良い珪素膜を得ることが可能となる。
【００４８】
また、上記手段による加熱処理で結晶性珪素膜を得た場合、結晶性珪素膜に対してレーザーまたはそれと同等のエネルギーを持つ強光によるアニールを施すことは有効である。これにより、結晶性珪素膜の結晶性を大幅に改善することができる。
【００４９】
次に、得られた図示しない結晶性珪素膜をパターニングして回路ＴＦＴの活性層を構成する島状の半導体層２０３および画素ＴＦＴの活性層を構成する島状の半導体層２０４を形成する。
【００５０】
活性層を構成したら、それらを覆って１２００・の厚さの酸化珪素膜２０５をプラズマＣＶＤ法により成膜する。この酸化珪素膜２０５は後にゲイト絶縁膜として機能する。なお、酸化窒化珪素膜（例えばＳｉＯＸ ＮＹで示される）や窒化珪素膜を用いても良い。
【００５１】
次に、０．２重量％のスカンジウムを添加したアルミニウム膜２０６をスパッタ法により２５００・の厚さに成膜する。スカンジウムの添加はアルミニウム膜表面にヒロックやウィスカーが発生するのを抑制する効果がある。このアルミニウム膜２０６は、後にゲイト電極として機能する。
【００５２】
また、アルミニウム膜の代わりに他の金属系材料、例えば、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒ等を用いても良いし、ポリシリコンやシリサイド系材料のような導電性を有する膜を用いても構わない。
【００５３】
次に、電解溶液中でアルミニウム膜２０６を陽極として陽極酸化を行う。電解溶液としては、３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。
また、白金を陰極として化成電流５ｍＡ、到達電圧１０Ｖとして処理する。
【００５４】
こうして形成される図示しない緻密な陽極酸化膜は、後にフォトレジストとの密着性を高める効果がある。また、電圧印加時間を制御することで膜厚を制御することができる。（図２（Ａ））
【００５５】
こうして、図２（Ａ）の状態が得られたら、アルミニウム膜２０６をパターニングして、後のゲイト電極の原型および図示しないゲイト線を形成する。そして、２度目の陽極酸化を行い、多孔質の陽極酸化膜２０７、２０８を形成する。電解溶液は３％のシュウ酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、到達電圧８Ｖとして処理する。（図２（Ｂ））
【００５６】
この時陽極酸化は基体に対して平行な方向に進行する。また、電圧印加時間を制御することで多孔質の陽極酸化膜２０７、２０８の長さを制御できる。
【００５７】
さらに、専用の剥離液でフォトレジストを除去した後、３度目の陽極酸化を行う。この時、電解溶液は３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。そして、白金を陰極として化成電流５〜６ｍＡ、到達電圧１００Ｖとして処理する。
【００５８】
この際形成される陽極酸化膜２０９、２１０は、非常に緻密、かつ、強固である。そのため、ド−ピング工程などの後工程で生じるダメージからゲイト電極２１１、２１２を保護する効果を持つ。
【００５９】
また、強固な陽極酸化膜２０９、２１０はエッチングされにくいため、コンタクトホールを形成する際にエッチング時間が長くなる問題がある。そのため、１０００・以下の厚さにするのが望ましい。
【００６０】
次に、図２（Ｂ）に示す状態で、イオンドーピング法により活性層２０３、２０４に不純物を注入する。例えば、Ｎチャネル型ＴＦＴを作製するならば不純物としてＰ（リン）を、Ｐチャネル型ＴＦＴを作製するならば不純物としてＢ（ボロン）を用いれば良い。
【００６１】
また、本実施例ではＮチャネル型ＴＦＴを作製する例のみを記載するが、公知の技術を用いればＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを同一基板上に形成することも可能である。
【００６２】
このイオン注入によって回路ＴＦＴのソース／ドレイン領域２１３、２１４および画素ＴＦＴのソース／ドレイン領域２１５、２１６が自己整合的に形成される。
【００６３】
次に、多孔質の陽極酸化膜２０７、２０８を除去して再度イオン注入を行う。この時のドーズ量は前回のイオン注入よりも低いドーズ量で行う。
【００６４】
このイオン注入によって回路ＴＦＴの低濃度不純物領域２１７、２１８、チャネル形成領域２２１および画素ＴＦＴの低濃度不純物領域２１９、２２０、チャネル形成領域２２２が自己整合的に形成される。
【００６５】
図２（Ｃ）に示す状態が得られたら、次にレ−ザ−光の照射及び熱アニ−ルを行う。本実施例では、レ−ザ−光のエネルギ−密度は１６０〜１７０ｍＪ／ｃｍ２とし、熱アニ−ルは３００〜４５０℃１ｈｒで行う。
【００６６】
この工程により、イオンド−ピング工程で損傷を受けた活性層２０３、２０４の結晶性の改善と、イオン注入された不純物イオンの活性化が行われる。
【００６７】
次に、第１の層間絶縁膜２２３として窒化珪素膜（酸化珪素膜でもよい）をプラズマＣＶＤ法により３０００・の厚さに成膜する。この層間絶縁膜２２３は多層構造としても差し支えない。
【００６８】
第１の層間絶縁膜２２３を成膜したら、電極・配線形成を行う領域にコンタクトホールを形成する。そして、アルミニウムを主成分とする材料とチタンとの積層膜で回路ＴＦＴのソース配線（データ線とも言える）２２４、ゲイト配線２２５、ドレイン配線２２６および画素ＴＦＴのソース配線２２７、ドレイン電極２２８を形成する。
【００６９】
この時、画素ＴＦＴのゲイト電極２１２は画素領域外へと引き出される図示しないゲイト線と一体化しているのでコンタクトをとる必要がない。また、ドレイン電極２２８は後に画素電極と活性層とを接続する導通線の役割を果たす。
【００７０】
次に、第２の層間絶縁膜２２９をプラズマＣＶＤ法により０．５〜５μｍの厚さに成膜する。この層間絶縁膜２２９としては酸化珪素膜、窒化珪素膜、有機性樹脂材料等を用いる単層または積層膜を用いることができる。
【００７１】
この第２の層間絶縁膜２２９としてポリイミド等の有機性樹脂材料を用いると、容易に膜厚を稼ぐことができるため平坦化膜としての機能を付加することができる。即ち、アクティブマトリクス基板上の段差を極力小さくすることが可能となる。
【００７２】
第２の層間絶縁膜２２９を成膜したら、ブラックマトリクス２３０を形成する。ブラックマトリクス２３０としては、クロム膜やチタン膜等の金属薄膜または黒色顔料を分散させた樹脂材料を用いることができる。
【００７３】
ブラックマトリクス２３０をアクティブマトリクス基板側へ形成すると、必要最低限の占有面積で遮光領域をカバーできるため開口率を損なうことがなく有効である。
【００７４】
次に、画素ＴＦＴのドレイン電極２２８上の第２の層間絶縁膜をエッチングしてコンタクトホールを形成し、ドレイン電極２２８と電気的に接続する透明導電性膜でなる画素電極２３１を形成する。
【００７５】
このようにして、図２（Ｅ）に示すような回路ＴＦＴおよび画素ＴＦＴを有するアクティブマトリクス基板が形成される。実際には、数十万個もの回路ＴＦＴがＣＭＯＳ回路等を構成して駆動回路領域に配置され、数十〜数百万個もの画素ＴＦＴが画素領域に配置される。
【００７６】
なお、本実施例で作製したアクティブマトリクス基板の画像表示領域には設計上５０μｍ間隔の画素ピッチで画素領域が形成されている。一般的には液晶表示装置の用途によって画素ピッチは異なり、例えばノートパソコン用に使用する液晶パネルは約１１０μｍの画素ピッチで構成されている。なお、必要以上に画素ピッチが大きいと表示画像が荒くなる。
【００７７】
次に、セル組み過程についての詳細を図３を用いて説明する。セル組みに際して、上記工程により形成されたアクティブマトリクス基板以外に図１（Ａ）で説明した様な構成でなる対向基板を用意する。
【００７８】
なお、本実施例では特に示さないが画像をカラー表示する必要がある場合は、対抗基板側にカラーフィルターを設ければ良い。カラーフィルターは厚さが均一で平坦であること、耐熱性、耐薬品性に優れること等が要求される。
【００７９】
アクティブマトリクス基板および対向基板が完成したら、次に両基板に対してラビング処理を行い、配向膜に対して所望の配向性を持たせる。この工程により液晶材料の基板近傍における配向性が決定される。（図３（Ａ））
【００８０】
ラビング処理が終了したら、対向基板の駆動回路領域および画素領域を囲む様にシール材３０６をスクリーン印刷により形成する。シール材３０６としてはエポキシ系樹脂とフェノール硬化剤をエチルセルソルブの溶媒に溶かしたものを用いることができる。また、後に液晶材料を注入するための開口部（液晶注入口）をシール材の一部に形成しておく。
【００８１】
このシール材３０６は基板同士を接着する効果だけでなく、画像表示領域周辺のみに液晶材料を封止して、注入した液晶材料が漏れない様にする効果も併せ持つ。
【００８２】
次に、対向基板に対してスペーサ３０７の散布を行う。スペーサ３０７としてはポリマー系、ガラス系、シリカ系の球状微粒子を用い、ノズルから噴射してアクティブマトリクス基板の全面に散布する。（図３（Ｂ））
【００８３】
このスペーサ３０７の直径は画素ピッチの１０分の１以下でなければならない。即ち、基板間のセルギャップは画素ピッチの１０分の１以下とすることが重要である。本実施例では画素ピッチが５０μｍであるので、スペーサの直径は多少のマージンを見て４μｍとする。
【００８４】
なお、セルギャップが極端に狭まるとガラス基板の表面うねりやスペーサ直径の誤差の影響が大きくなるため、現状においては１μｍ程度までのセルギャップが限界である。従って、本発明は画素ピッチが１０μｍ程度の液晶表示装置までが適用限界であると考えられる。
【００８５】
以上のシール材印刷・スペーサ散布工程を対向基板側に行う利点としてはＴＦＴ回路の汚染および静電破壊の防止が挙げられる。特に、スペーサ散布工程は静電気の発生を伴うため、対向基板側へ行うのが望ましい。
【００８６】
次に、アクティブマトリクス基板および対向基板の貼り合わせを行う。貼り合わせの際、両基板間はスペーサ３０７を挟持する形となり、スペーサ３０７の直径によりセルギャップが決定される。（図３（Ｃ））
【００８７】
先述の様に、スペーサ３０７の直径は４μｍとしているので、基板間のセルギャップは４μｍとなる。本発明はこのセルギャップの正確な確保が重要であるため、スペーサ３０７の均一な散布と基板の正確な貼り合わせ技術が要求される。
【００８８】
アクティブマトリクス基板と対向基板との貼り合わせが終了したら、シール材３０６に予め形成しておいた開口部から液晶材料を注入して、画素領域に液晶が保持された状態とする。最後に開口部を封止して液晶材料を封入し、図３（Ｄ）に示す様な液晶表示装置が完成する。
【００８９】
以上の過程を経て作製された液晶表示装置は、本発明を踏まえてセルギャップを画素ピッチ（本実施例では５０μｍ）の１０分の１以下（本実施例では４μｍ）としているのでディスクリネーションの様な画像不良が発生しない高画質なものとなる。
【００９０】
また、本実施例では画素ピッチが５０μｍの場合について説明した。しかし実際には、液晶パネルのサイズや用途によって画素ピッチが変化することは先にも述べた通りである。例えば、現状の直視型液晶表示装置は数百μｍ程度の画素ピッチで構成される液晶パネルが製造されている。
【００９１】
しかし、数百μｍの画素ピッチだからといってセルギャップを極端に大きくすると画素電極と対向電極との間に形成される電界が弱くなってしまう。実質的には液晶パネルの駆動電圧等を考慮すると画像信号の電圧レベル、延いてはそれに伴い液晶層の形成される電界の強さに制限があるため、セルギャップを１０μｍ以下とするのが望ましい。
【００９２】
また、一般的に製造または試作されている液晶パネルは画素ピッチに関係なく５〜６μｍ程度のセルギャップを確保しているようであるが、今後は液晶パネルの高精細化が求められ画素ピッチをさらに微細化する傾向が強まると予想される。
【００９３】
例えば、投射型プロジェクション用の液晶表示装置はパネルサイズも小さい上、スクリーンに投射することを考えて可能な限り高精細な画像を表示できるような構成とする必要がある。従って、今後は画素ピッチが４０μｍ以下、延いては３０μｍ以下の液晶表示装置を作製する必要性に迫られるであろう。
【００９４】
その時に、セルギャップが５〜６μｍのままではおそらく横方向電界の影響を受けてディスクリネーションが発生すると考えられる。従って、画素ピッチが狭まるに対応してセルギャップを小さくすることになる。
【００９５】
以上を踏まえると、本発明は特に画素ピッチが４０μｍ以下に微細化された場合においてその有効性を発揮するものであると言える。
【００９６】
〔実施例２〕
本実施例では、本発明について段差に注目した実施例を説明する。本実施例では、活性層と接続するドレイン電極に対して画素電極を接続する構成の薄膜トランジスタを用いたアクティブマトリクス型液晶表示装置の例を示す。
【００９７】
前述の様に、段差は薄膜トランジスタおよび各配線の周辺に形成され、ラビング不良や段差側面に生じる横方向電界を引き起こし、液晶材料の配向不良の原因となることがある。
【００９８】
通常、配線交差部や薄膜トランジスタ上に段差によるディスクリネーションが発生してもブラックマトリクスで隠すことができるので問題とならない。また、対向基板側にブラックマトリクスを設ける構成とする場合においては、段差が生じる様な構造となる領域を隠せば済む。
【００９９】
しかしながら、実施例１の様にアクティブマトリクス基板側にブラックマトリクスを設けた構成とした場合、画素電極と薄膜トランジスタとが電気的に接続するコンタクト部では遮光が困難なためディスクリネーションが問題となる。
【０１００】
そこで、本実施例ではコンタクト部に注目して、コンタクト部周辺に生じる段差の高さについての説明を行う。なお、説明は図４を用いて行い、図２で用いた符号をそのまま引用する。
【０１０１】
図４（Ａ）に示すのは、ある画素領域の上面図であり、４０１で示される点線で囲まれた領域は、画素電極２３２と画素ＴＦＴの活性層２０４（正確にはドレイン領域２１６）とが接続するコンタクト部である。また、４０２はコンタクトホールである。
【０１０２】
そこで本実施例におけるコンタクト部４０１の拡大断面図を図４（Ｂ）に示す。２０４は活性層、２０５はゲイト絶縁膜、２２３は第１の層間絶縁膜、２２９は第２の層間絶縁膜である。
【０１０３】
本実施例の特徴は活性層２０４と画素電極２３２とが、ドレイン電極２２８を介して電気的に接続している点にある。
【０１０４】
本発明者らの経験によると、画素電極（一般的にＩＴＯ膜が用いられる）２３２と活性層（一般的に珪素膜が用いられる）２０４とは接触抵抗が非線型であるため、オーミック接触を取りにくいことが判っている。
【０１０５】
そのため、本実施例の様にオーミック接触を取りやすい導電性被膜、例えばチタン膜とアルミニウム膜の積層膜などを介した構造とすることは有効である。なお、本発明者らの研究によりアルミニウム膜とＩＴＯ膜とが接触するとアルミニウム膜が溶解することが判っているので、本実施例ではチタン膜でアルミニウム膜を挟んだ構造としている。
【０１０６】
このような構成とするとコンタクトホール４０２内においてラビング不良が起こったとしてもドレイン電極２２８がブラックマトリクスと同様の効果を果たす。そのため、ディスクリネーションが発生したとしても視認されない。
【０１０７】
本発明によれば、図４（Ｂ）に示す様な構成のコンタクト部を形成する場合、図中に示す段差の高さ（図４（Ｂ）ではドレイン電極２２８の膜厚に相当する）を０．３μｍ以下に抑える必要がある。
【０１０８】
従って、ドレイン電極２２８を形成する際にその膜厚を０．３μｍ以下、好ましくは０．２５μｍ以下とすることで段差を０．３μｍ以下に抑えることができる。
【０１０９】
本実施例では、アルミニウムを主成分とする材料とチタン膜との積層膜でドレイン電極２２８を形成し、その膜厚は０．２５μｍとしている。なお、ドレイン電極２２８をテーパー化して形成すると、段差自体がテーパー形状となるのでラビング不良を起こしにくい。
【０１１０】
以上の様に、本実施例の構成でなるコンタクト部はその周辺に生じる段差の高さが０．３μｍ以下となる。従って、コンタクト部周辺においてラビング不良や横方向電界によるディスクリネーションの発生を防ぐことができる。
【０１１１】
【発明の効果】
本発明では液晶表示装置を形成する際に画素ピッチの対応してセルギャップを規定する。具体的には、画素ピッチの１０分に１以下となるようにセルギャップを規定する。
【０１１２】
また、薄膜トランジスタと画素電極とのコンタクト部においては、構造上の理由で生じる段差を０．３μｍ以下とする。
【０１１３】
以上の様な本発明の構成の従うことでディスクリネーションの様な画像不良が発生しない高精細な液晶表示装置を実現できる。
【０１１４】
例えば、対角２ｉｎｃｈサイズのＥＷＳ仕様の液晶表示装置を作製するあたって画像表示領域を５：４（１２８０×１０２４画素）とする時、画素ピッチは約３０μｍとなる。その場合、本発明によればセルギャップを３μｍ以下とし、段差の高さを０．３μｍ以下とすることでディスクリネーションの発生を抑制することができる。
【図面の簡単な説明】
【図１】液晶表示装置の構成を示す図。
【図２】アクティブマトリクス基板の作製過程を示す図。
【図３】セル組み過程を示す図。
【図４】液晶表示装置の構成を示す図。
【符号の説明】
１０１　　　　　　　　ガラス基板
１０２　　　　　　　　活性層
１０３　　　　　　　　ゲイト電極
１０４　　　　　　　　データ線（ソース配線）
１０５　　　　　　　　ドレイン電極
１０６　　　　　　　　層間絶縁膜
１０７　　　　　　　　ブラックマトリクス
１０８　　　　　　　　画素電極
１０９　　　　　　　　アクティブマトリクス基板側の配向膜
１１０　　　　　　　　ガラス基板
１１１　　　　　　　　対向基板
１１２　　　　　　　　対向基板側の配向膜
１１３　　　　　　　　液晶材料
１１４　　　　　　　　ゲイト線
１１５　　　　　　　　スペーサ
４０１　　　　　　　　コンタクト部
４０２　　　　　　　　コンタクトホール
【図１】
2004004523.tif 000003
【図２】
2004004523.tif 000004
【図３】
2004004523.tif 000005
【図４】
2004004523.tif 000006
【手続補正書】
【提出日】平成15年3月27日(2003.3.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
まず、絶縁性を有する基板、例えばコーニング７０５９や同１７３７などに代表されるガラス基板２０１を用意する。ガラス基板２０１上には下地膜２０２として酸化珪素膜を２０００Åの厚さに成膜する。


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
次に、図示しない非晶質珪素膜を５００Åの厚さに成膜する。成膜方法はプラズマＣＶＤ法や減圧熱ＣＶＤ法によれば良い。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
活性層を構成したら、それらを覆って１２００Åの厚さの酸化珪素膜２０５をプラズマＣＶＤ法により成膜する。この酸化珪素膜２０５は後にゲイト絶縁膜として機能する。なお、酸化窒化珪素膜（例えばＳｉＯＸＮＹで示される）や窒化珪素膜を用いても良い。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
次に、０．２重量％のスカンジウムを添加したアルミニウム膜２０６をスパッタ法により２５００Åの厚さに成膜する。スカンジウムの添加はアルミニウム膜表面にヒロックやウィスカーが発生するのを抑制する効果がある。このアルミニウム膜２０６は、後にゲイト電極として機能する。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
また、強固な陽極酸化膜２０９、２１０はエッチングされにくいため、コンタクトホールを形成する際にエッチング時間が長くなる問題がある。そのため、１０００Å以下の厚さにするのが望ましい。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
図２（Ｃ）に示す状態が得られたら、次にレ−ザ−光の照射及び熱アニ−ルを行う。本実施例では、レ−ザ−光のエネルギ−密度は１６０〜１７０ｍＪ／ｃｍ２とし、熱アニ−ルは３００〜４５０℃１ｈｒで行う。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
次に、第１の層間絶縁膜２２３として窒化珪素膜（酸化珪素膜でもよい）をプラズマＣＶＤ法により３０００Åの厚さに成膜する。この層間絶縁膜２２３は多層構造としても差し支えない。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
次に、画素ＴＦＴのドレイン電極２２８上の第２の層間絶縁膜をエッチングしてコンタクトホールを形成し、ドレイン電極２２８と電気的に接続する透明導電性膜でなる画素電極２３２を形成する。