(57)【要約】【課題】不良減結合コンデンサを除去する回路および方法を提供する。【解決手段】本発明の１つの実施例は、減結合コンデンサ２、３、４と電力レール１１との間に接続されたヒューズ７、８、９を含む回路である。電力を電力レール１０に印加すると、不良でない減結合コンデンサは、論理回路５、６をサポートする。しかし、例えば、減結合コンデンサ４が短絡不良を有するとすれば、それは極めて低い抵抗値となり、過剰な電流をコンデンサ４に接続されたヒューズ９に流れ込ませる。この過剰電流は、ヒューズ９を飛ばして開路を作り、その不良減結合コンデンサ４が働かないようにする。本発明のもう１つの実施例は、電力レール１０に電力を印加することにより、不良減結合コンデンサ４に接続されたヒューズ９を飛ばし、不良減結合コンデンサ４を除去する方法である。【選択図】図１
2004159495.tif 000002
【特許請求の範囲】
【請求項１】
第１の電力レールと第２の電力レールとの間に結合された少なくとも１つの減結合コンデンサと、
前記少なくとも１つの減結合コンデンサと少なくとも１つの前記電力レールとの間に結合された少なくとも１つのヒューズと、
を含む回路。
【請求項２】
回路に電力を印加し、短絡した減結合コンデンサに接続されたヒューズを飛ばして開路させるステップ、
を含む不良コンデンサを除去する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、短絡減結合コンデンサの除去に関する。
【背景技術】
【０００２】
不良減結合コンデンサは、回路の電源を接地へ短絡させる。
【０００３】
本発明は、不良減結合コンデンサを除去する回路および方法を提供する。本発明のいくつかの特徴を、図示されている応用例に関連して以下に説明する。本発明が十分に理解されるように、多くの特定の細部、関係、および方法が提示されることを理解すべきである。しかし、当業者は、本発明が、１つまたはそれ以上の特定の細部なしに、または他の方法により、実施できることを容易に認識するであろう。他の例においては、本発明をあいまいにすることを避けるために、公知の構造または動作を詳細には示していない。
【実施例１】
【０００４】
図１を参照すると、減結合コンデンサ２、３、４は、２つの電力レール１０、１１の間に結合されている。これらの減結合コンデンサ２、３、４は、論理回路５、６を過渡電圧スパイクから保護し、論理回路５、６から見た供給電圧を安定化させる。最良の応用の態様においては、電力レール１０はＶddまたはＶccにある。また、最良の応用の態様においては、電力レール１１はＶss または接地電圧にある。
【０００５】
減結合コンデンサ２、３、４は、単一のコンデンサであってもよい。しかし、最良の応用の態様においては、それらは、並列に接続された減結合コンデンサのアレイである。また、最良の応用の態様においては、減結合コンデンサは、Ｔａ2Ｏ5のような高ｋ誘電体膜から作られる。しかし、ゲート酸化物のような他の材料から作られたコンデンサ、金属板コンデンサ、または金属フラックスコンデンサもまた本発明の範囲内にある。
【０００６】
再び図１を参照すると、電力レール１１と減結合コンデンサ２、３、および４のそれぞれとの間には、ヒューズ７、８、９が結合されている。最良の応用の態様においては、ヒューズ７、８、９は、約１００Ωの抵抗値を有するポリ電気ヒューズ（ｐｏｌｙ  ｅｌｅｃｔｒｉｃａｌ  ｆｕｓｅ）である。しかし、接触ヒューズ、ビアヒューズ、または金属ヒューズのような別のヒューズの使用も、本発明の範囲内に属する。さらに、例えば、１０Ωから３００Ωまでの間の任意の公称抵抗値を有するヒューズのような、異なった抵抗値を有するヒューズの使用も、本発明の範囲内に属する。最良の応用の態様においては、ヒューズ７、８、９の抵抗値は、不良でない減結合コンデンサが、電力レール１０上における高周波電流グリッチの効果を効率的に軽減できるように、最低レベルに保たれる。
【０００７】
電力が、電力レール１０上の電流に印加された時は、不良でない減結合コンデンサは、論理回路５、６をサポートするように機能する。しかし、例えば、コンデンサアレイ４内の１つまたはそれ以上のコンデンサにおいて、もしいずれかの減結合コンデンサが短絡不良を有するとすれば、その不良減結合コンデンサは極めて低い抵抗値となり短絡として作用し、過剰な（すなわち、供給電圧に依存した、数十ミリアンペアまでの）電流を、コンデンサアレイ４に接続された電気ヒューズ９に流れ込ませる。この過剰電流は、ヒューズ９を圧倒してヒューズ９を飛ばし（すなわち、高抵抗値とし）、それにより開路を作り、その不良減結合コンデンサアレイ４が、もう働かないようにする。
【０００８】
あるいは、短絡した減結合コンデンサ４に接続されたヒューズ９は、電力レール１０上の電圧レベルを、開路するレベル（すなわち、通常動作電圧の１．５から２倍）まで上げることにより、飛ばすことができる。その増大した電圧は、短時間（すなわち、２から３ｐｓ）の間電力レール１０上に存在しさえすればよく、従ってレール１０上の電圧を、信頼性が課した電圧限度より低いレベルまで安全に上げることにより、不良減結合コンデンサを含む回路を開路することができる。
【０００９】
上述の本発明に対する様々な変形は、特許請求の範囲に記載された本発明の範囲内に属する。例をあげると、上述の薄膜減結合コンデンサの代わりの、減結合コンデンサとして働くトランジスタのゲート構造、または他のゲート構造も、本発明の範囲内に属する。さらに、本発明に含まれる機能は、ＣＭＯＳまたはＴＴＬのような様々な技術において実現できる。
【００１０】
本発明の様々な実施例を以上に説明したが、それらは例としてのみ提示したものであり、制限として提示したものではないことを理解すべきである。開示した実施例に対しては、多くの変更を、本発明の精神および範囲から逸脱することなく、ここでの開示により行うことができる。従って、本発明の範囲は、上述の実施例のいずれによっても制限されるべきではない。むしろ、本発明の範囲は、以下の特許請求の範囲およびそれと等価のものにより定められるべきである。
【００１１】
以上の説明に関して更に以下の項を開示する。
（１）第１の電力レールと第２の電力レールとの間に結合された少なくとも１つの減結合コンデンサと、
前記少なくとも１つの減結合コンデンサと少なくとも１つの前記電力レールとの間に結合された少なくとも１つのヒューズと、
を含む回路。
【００１２】
（２）前記減結合コンデンサはゲート酸化物から構成される（１）記載の回路。
（３）前記電力レールの１つはＶddにあり、前記電力レールの他の1つは接地電圧にある（１）記載の回路。
（４）前記減結合コンデンサは高ｋ誘電体膜から構成される（１）記載の回路。
（５）前記ヒューズはポリ電気ヒューズである（１）記載の回路。
【００１３】
（６）第１の電力レールと第２の電力レールとの間に結合された２つまたはそれ以上の並列減結合コンデンサと、
前記減結合コンデンサと第１の前記電力レールとの間に接続された１つのヒューズと、
を含む回路。
【００１４】
（７）前記ヒューズはポリ電気ヒューズである（６）記載の回路。
（８）前記ヒューズは約２００オームより低い公称抵抗値を有する（６）記載の回路。
（９）前記減結合コンデンサはゲート酸化物から構成される（６）記載の回路。
【００１５】
（１０）前記減結合コンデンサは高ｋ誘電体膜から構成される（６）記載の回路。
（１１）前記第１の電力レールは接地電圧にある（６）記載の回路。
（１２）前記第２の電力レールはＶddにある（６）記載の回路。
【００１６】
（１３）回路に電力を印加し、短絡した減結合コンデンサに接続されたヒューズを飛ばして開路させるステップ、
を含む不良コンデンサを除去する方法。
（１４）電力レールから前記短絡した減結合コンデンサを経た後に前記ヒューズに流れ込む電流により前記ヒューズが飛ばされる（１３）記載の方法。
【００１７】
（１５）前記電力の電圧レベルは約Ｖddである（１３）記載の方法。
（１６）前記電力の電圧レベルは、Ｖddと前記回路の信頼性が課した最大の電圧限度との間にある（１３）記載の方法。
（１７）本発明の実施例は、減結合コンデンサ４と電力レール１１との間に接続されたヒューズ９を含む回路である。本発明のもう１つの実施例は、電力レール１０に電力を印加することにより、不良減結合コンデンサ４に接続されたヒューズ９を飛ばし、不良減結合コンデンサ４を除去する方法である。
【図面の簡単な説明】
【００１８】
【図１】本発明により不良減結合コンデンサを除去する回路を示す。（実施例１）
【符号の説明】
【００１９】
２  減結合コンデンサ
３  減結合コンデンサ
４  減結合コンデンサ
５  論理回路
６  論理回路
７  ヒューズ
８  ヒューズ
９  ヒューズ
１０  電力レール
１１  電力レール
【図１】
2004159495.tif 000003