(57)【要約】　　　（修正有）【課題】色特性補償のためのＡＣＣブロックと応答速度補償のためのＤＣＣブロックが一緒に組み込み、この時、発生する表示不良の問題を解決した液晶表示装置を提供する。【解決手段】液晶表示装置のタイミング制御部は、グラフィックソースからＲＧＢデータを受け入れ、ＡＣＣ機能、ＤＣＣ機能及びデータ再分配機能を行うデータ処理ブロックと、フレームの始点を示す信号、クロック信号及び同期信号を利用して表示動作に必要な制御信号を生成する制御信号生成ブロックで構成され、ＡＣＣブロックとＤＣＣブロックが同時に適用される時、表示不良問題が発生することを防止するために前記ＤＣＣブロック内に前処理部を備えている。【選択図】　　　図５
2004004640.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲートラインとデータラインが交差する領域に形成された画素を有する液晶パネルと、
前記液晶パネルのゲートラインを順次にスキャニングするための信号を印加するゲート駆動部と、
前記液晶パネルの各画素に印加するための階調電圧をＲＧＢデータに基づいて設定し出力するソース駆動部と、
ゲート制御電圧を生成して前記ゲート駆動部に出力し、前記階調電圧を設定するための階調電圧群を生成して前記ソース駆動部に出力する電圧発生部と、
グラフィックソースからＲＧＢデータを受け入れ、任意の二つの階調値の間の少なくとも一つ以上の階調を表現するために、前記二つの階調値が所定の頻度によって反復的に現れるように一つのフレームのデータを変形して複数のフレームに拡散させるＡＣＣブロック、現在フレームデータと直前フレームデータを比較してＤＣＣ補正値を求め、その値に基づいてフレームデータを生成するＤＣＣブロック及び、前記ＤＣＣブロックで生成されたフレームデータを前記ソース駆動部で処理可能にデータフォーマットを変換させるタイミング再分配ブロックで構成されたタイミング制御部を含み、
前記ＤＣＣブロックは現在フレームデータのＮビットと直前フレームデータの上位ｍビットを受け入れ、
前記ＡＣＣブロックから出力されたフレームデータの全体ビットまたは一部ビットを１フレーム内に保存するフレームメモリと、
現在フレームデータの上位ｍビットと前記フレームメモリに保存された直前フレームデータのｍビットを受信し、これに対応するｍビットのＤＣＣ補正値を出力するルックアップテーブルと、
前記現在フレームデータのＮビットと前記直前フレームデータのｍビットを受け入れ、その階調値の差が‘１’であるかどうかによってＤＣＣブロックの適用有無を決定する前処理部と、
前記前処理部の出力によってＤＣＣブロックを適用しない場合には現在フレームデータをそのまま出力させ、ＤＣＣブロックを適用する場合には前記ルックアップテーブルの出力と現在フレームデータの下位ビットを利用してＮビットのデータを生成するＤＣＣ変換部で構成されることを特徴とする液晶表示装置。
【請求項２】
前記前処理部は、
現在フレームデータのＮビットを受け入れ、その上位ｍビットを出力させる上位ビット選択器と、
直前フレームデータのｍビットと前記上位ビット選択器から出力される現在フレームデータのｍビットを受け入れ、二つの中で大きい値を出力させる大きい値選択器と、
直前フレームデータのｍビットと前記上位ビット選択器から出力される現在フレームデータのｍビットを受け入れ、二つの中で小さい値を出力させる小さい値選択器と、
前記大きい値選択器と小さい値選択器の出力に対して減算する減算器と、
前記減算器の出力が‘１’である場合にＤＣＣブロックを適用しないＤＣＣディスエーブル信号を生成するＤＣＣ制御信号生成器で構成されることを特徴とする、請求項１に記載の液晶表示装置。
【請求項３】
前記ＡＣＣブロックは
ＲＧＢデータのビット数を所定ビット拡張させるデータ階調拡張器と、
前記ソース駆動部で処理可能なビット数に合うようにデータのビット数を縮少させ、前記拡張されたビットによって前記ＲＧＢデータが示す階調とその上位階調の発生頻度が所定のフレーム単位で調節されるようにフレームデータを構成するデータ階調縮少器で構成されることを特徴とする、請求項１に記載の液晶表示装置。
【請求項４】
複数のゲートラインとデータラインが交差する領域に形成された画素を有する液晶パネルと、
前記液晶パネルのゲートラインを順次にスキャニングするための信号を印加するゲート駆動部と、
前記液晶パネルの各画素に印加するための階調電圧をＲＧＢデータに基づき設定して出力するソース駆動部と、
ゲート制御電圧を生成して前記ゲート駆動部に出力し、前記階調電圧を設定するための階調電圧群を生成して前記ソース駆動部に出力する電圧発生部と、グラフィックソースからＲＧＢデータを受け入れ、任意の二つの階調値の間の少なくとも一つ以上の階調を表現するために、前記二つの階調値が所定の頻度によって反復的に現れるように一つのフレームのデータを変形して複数のフレームに拡散させるＡＣＣブロックと、現在フレームデータと直前フレームデータを比較してＤＣＣ補正値を求め、その値に基づいてフレームデータを生成するＤＣＣブロックと、前記ＤＣＣブロックで生成されたフレームデータを前記ソース駆動部で処理可能なようにデータフォーマットを変換させるタイミング再分配ブロックで構成されたタイミング制御部を含み、
前記ＤＣＣブロックは現在フレームデータのＮビットと直前フレームデータの上位ｍビットを受け入れ、
前記現在フレームデータの（Ｎ−ｐ）ビットと直前フレームデータの（Ｎ−ｐ）ビットを受信し、これに対応する基準データと係数を出力するルックアップテーブルと、
前記現在フレームデータのＮビットと前記直前フレームデータのｍビットを受け入れ、その階調値の差が‘１’であるかどうかによってＤＣＣブロックの適用有無を決定する前処理部と、
前記前処理部の出力によってＤＣＣブロックを適用しない場合には現在フレームデータをそのまま出力させ、ＤＣＣブロックを適用する場合には前記ルックアップテーブルの出力を利用してＤＣＣ補正値を求め、、前記ＤＣＣ補正値と現在フレームデータの下位ビットを利用してＮビットのデータを生成するＤＣＣ変換部で構成されることを特徴とする液晶表示装置。
【請求項５】
前記ＡＣＣブロックは
ＲＧＢデータのビット数を所定ビット拡張させるデータ階調拡張器と、
前記ソース駆動部で処理可能なビット数に合うようにデータのビット数を縮少させ、前記拡張されたビットによって前記ＲＧＢデータが示す階調とその上位階調の発生頻度が所定のフレーム単位で調節されるようにフレームデータを構成するデータ階調縮少器で構成されることを特徴とする、請求項４に記載の液晶表示装置。
【請求項６】
複数のゲートラインとデータラインが交差する領域に形成された画素を有する液晶パネルと、
前記液晶パネルのゲートラインを順次にスキャニングするための信号を印加するゲート駆動部と、
前記液晶パネルの各画素に印加するための階調電圧をＲＧＢデータに基づき設定して出力するソース駆動部と、
ゲート制御電圧を生成して前記ゲート駆動部に出力し、前記階調電圧を設定するための階調電圧群を生成して前記ソース駆動部に出力する電圧発生部と、
グラフィックソースからＲＧＢデータを受け入れ、任意の二つの階調値の間の少なくとも一つ以上の階調を表現するために、前記二つの階調値が所定の頻度によって反復的に現れるように一つのフレームのデータを変形して複数のフレームに拡散させるＡＣＣブロックと、現在フレームデータと直前フレームデータを比較してＤＣＣ補正値を求め、その値に基づいてフレームデータを生成するＤＣＣブロックと、前記ＤＣＣブロックで生成されたフレームデータを前記ソース駆動部で処理可能なようにデータフォーマットを変換させるタイミング再分配ブロックで構成されたタイミング制御部を含み、
前記ＤＣＣブロックは現在フレームデータのＮビットと直前フレームデータの上位Ｎビットを受け入れ、
前記現在フレームデータの（Ｎ−ｐ）ビットと直前フレームデータの（Ｎ−ｐ）ビットを受信し、これに対応する基準データと係数を出力するルックアップテーブルと、
前記現在フレームデータのＮビットと前記直前フレームデータのＮビットを受け入れ、その階調値の差が‘１’であるかどうかによってＤＣＣブロックの適用有無を決定する前処理部と、
前記前処理部の出力によってＤＣＣブロックを適用しない場合には現在フレームデータをそのまま出力させ、ＤＣＣブロックを適用する場合には前記ルックアップテーブルの出力を利用してＤＣＣ補正値を求め、前記ＤＣＣ補正値と現在フレームデータの下位ビットを利用してＮビットのデータを生成するＤＣＣ変換部で構成されることを特徴とする液晶表示装置。
【請求項７】
前記前処理部は、
直前フレームデータのＮビットと現在フレームデータのＮビットを受け入れ、二つの中で大きい値を出力させる大きい値選択器と、
直前フレームデータのＮビットと現在フレームデータのＮビットを受け入れ、二つの中で小さい値を出力させる小さい値選択器と、
前記大きい値選択器と小さい値選択器の出力に対して減算を行う減算器と、
前記減算器の出力が‘１’である場合にＤＣＣブロックを適用しないＤＣＣディスエーブル信号を生成するＤＣＣ制御信号生成器で構成されることを特徴とする、請求項６に記載の液晶表示装置。
【請求項８】
前記ＡＣＣブロックは
ＲＧＢデータのビット数を所定ビット拡張させるデータ階調拡張器と、
前記ソース駆動部で処理可能なビット数に合うようにデータのビット数を縮少させ、前記拡張されたビットによって前記ＲＧＢデータが示す階調とその上位階調の発生頻度が所定のフレーム単位で調節されるようにフレームデータを構成するデータ階調縮少器で構成されることを特徴とする、請求項６に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は色特性補償機能と応答速度補償機能を有する液晶表示装置に関し、さらに詳しくは色特性補償のためのＡＣＣ（Ａｃｃｕｒａｔｅ　Ｃｏｌｏｒ　Ｃａｐｔｕｒｅ）ブロックと応答速度補償のためのＤＣＣ（Ｄｙｎａｍｉｃ　Ｃａｐａｃｉｔａｎｃｅ　Ｃｏｍｐｅｎｓａｔｉｏｎ）ブロックを一緒に組み込んだ液晶表示装置に関する。
【０００２】
【従来の技術】
最近、パーソナルコンピュータやテレビなどの軽量化及び薄形化によって表示装置分野にも軽量化及び薄形化が要求されており、このような要求を充足させるために陰極線管（ＣＲＴ）の代りに液晶表示装置（ＬＣＤ）のようなフラットパネル表示装置（ＦＰＤ）が開発されて様々な分野において実用化されている。
【０００３】
液晶表示装置では二つの基板の間に注入されている異方性誘電率を有する液晶物質に電界が印加され、この電界の強さを調節することによって基板を透過する光の量が制御され、所望の画像に対する表示が行われる。
【０００４】
このような液晶表示装置は現在ノートブックコンピュータの表示装置だけでなく、デスクトップコンピュータの表示装置としてもその使用が拡大されている。現在のコンピュータ使用者は発展したマルチメディア環境でコンピュータの表示装置を利用し動映像を視聴しようとする欲求を有している。このような要求を充足させるためには、液晶表示装置で色特性の向上と応答速度の向上が必要である。
【０００５】
前記色特性の向上のための方法として、ＡＣＣ（Ａｃｃｕｒａｔｅ　Ｃｏｌｏｒ　Ｃａｐｔｕｒｅ、以下、‘ＡＣＣ’とする）機能が知られている。先ず、ＡＣＣ機能について説明する。
【０００６】
液晶表示装置には外部のグラフィックソースから赤、緑、青のデジタルＲＧＢデータが入力され、各ＲＧＢデータは画素毎にＮビット構成である。このＲＧＢデータは液晶パネル上の対応する画素に印加するアナログ電圧を決定するのに用いられる。ここで、前記ＲＧＢデータのビット数Ｎは画素印加電圧の階調数と関連する。つまり、ＮビットのＲＧＢデータは２Ｎ個の階調を表示することができる。したがって、原則的には入力ＲＧＢデータのビット数によって表示できる階調数が決められるので、表示可能な階調数を増加させるためには入力ＲＧＢデータのビット数を増加させなければならない。しかし、入力ＲＧＢデータのビット数を増加させれば、システムが複雑になるだけでなく、システムクロックの周波数も増加する問題点がある。
【０００７】
前記ＡＣＣ方法は入力ＲＧＢデータのビット数を増加させずに表示可能な階調数を増加させるための技術である。つまり、任意の二つの階調値の間の階調を表現するために、フレームレート制御（ＦＲＣ：Ｆｒａｍｅ　Ｒａｔｅ　Ｃｏｎｔｒｏｌ）が利用される。フレームレート制御とは一つのフレームの視認状態を複数のフレームを用いて制御するように制御空間を拡張させることである。例えば、液晶パネル上の任意の画素に対して連続する二つの階調‘１１８’と‘１１９’の間にある‘１１８．５’が表現されるようにする場合、第１フレームではその画素に対して階調値‘１１９’を割当てるようにし、第２フレームでは‘１１８’を割当てるようにデータ処理を行えば、階調‘１１８’と‘１１９’が時間的に平均されるので、残像特性を有する人間の目により液晶表示装置で‘１１８．５’の階調が表示されていると認識され得る。このような効果を得るためのデータ処理をＡＣＣ機能という。二つの階調の間をいかほど精密に分割するかによって、制御するべきフレームの拡張程度が増加する。
【０００８】
一方、液晶表示装置の応答速度を向上させるための方法として、ＤＣＣ（Ｄｙｎａｍｉｃ　Ｃａｐａｃｉｔａｎｃｅ　Ｃａｐｔｕｒｅ、以下、’ＤＣＣ’とする）機能が知られている。次にＤＣＣ機能について説明する。
【０００９】
このＤＣＣ機能は任意の画素に対する直前フレームの階調値と現在フレームの階調値を比較し、その差よりさらに大きい値が直前フレームの階調値に足されるようにＲＧＢデータの処理を行う方法、つまり、従来のオーバーシュート駆動である。一般的に、１フレームの持続時間は１６．７ｍｓｅｃである。任意の画素で液晶物質両端に電圧が加えられる時、液晶物質が応答するのには時間がかかる。したがって、意図する階調値が表現されるためには時間遅延が必須である。前記ＤＣＣ機能はこのような時間遅延を最少化するための技術である。例えば、任意の画素に対して直前フレームでの階調値が‘１１８’で、現在フレームでの階調値が‘１２８’である時、両階調間の変化である‘＋１０’より大きい値（補償値という）を‘１１８’に足した階調値、例えば‘１３５’を現在フレームの階調値とするように変換する。このようなＤＣＣ方法では直前フレームのデータを保存するためのフレームメモリが必要であり、前記補償値を直前フレームのデータと現在フレームのデータに基づいてルックアップテーブルより選定する方法が簡便である。ルックアップテーブルの大きさは入力する二つのデータのビット数に関連し、ビット数が増加するほどその大きさも大きくなる。したがって、フレームメモリに保存されるデータのビット数は入力ＲＧＢデータのビット数より小さくするのが一般的である。
【００１０】
液晶表示装置で色特性向上と応答速度向上を全て満足させるためには前述したＡＣＣとＤＣＣ技術を同時に適用する必要があり、このような技術的背景下で本発明が導出された。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、色特性補償のためのＡＣＣブロックと応答速度補償のためのＤＣＣブロックが同時に適用できると共に、この時、発生する表示不良の問題を解決できる液晶表示装置を提供することである。
【００１２】
【課題を解決するための手段】
前記目的を達成するための本発明の液晶表示装置は、
複数のゲートラインとデータラインが交差する領域に形成された画素を有する液晶パネルと、
前記液晶パネルのゲートラインを順次にスキャニングするための信号を出力するゲート駆動部と、
前記液晶パネルの各画素に印加するための階調電圧をＲＧＢデータに基づいて設定し出力するソース駆動部と、
ゲート制御電圧を生成して前記ゲート駆動部に出力し、前記階調電圧を設定するための階調電圧群を生成して前記ソース駆動部に出力する電圧発生部と、
グラフィックソースから前記ＲＧＢデータを受け入れ、任意の二つの階調値の間の少なくとも一つ以上の階調を表現するために、前記二つの階調値が所定の頻度によって反復的に現れるように一つのフレームのデータを変形して複数のフレームに拡散させるＡＣＣブロックと、現在フレームデータと直前フレームデータを比較してＤＣＣ補正値を求め、その値に基づいてフレームデータを生成するＤＣＣブロックと、前記ＤＣＣブロックで生成されたフレームデータを前記ソース駆動部で処理可能なようにデータフォーマットを変換させるタイミング再分配ブロックで構成されたタイミング制御部を含み、
前記ＤＣＣブロックは現在フレームデータのＮビットと直前フレームデータの上位ｍビットを受け入れ、
前記ＡＣＣブロックから出力されたフレームデータの全体ビットまたは一部ビットを１フレーム内に保存するフレームメモリと、
現在フレームデータの上位ｍビットと前記フレームメモリに保存された直前フレームデータのｍビットを受信し、これに対応するｍビットのＤＣＣ補正値を出力するルックアップテーブルと、
前記現在フレームデータのＮビットと前記直前フレームデータのｍビットを受け入れ、その階調値の差が‘１’であるかどうかによってＤＣＣブロックの適用有無を決定する前処理部と、
前記前処理部の出力によってＤＣＣブロックを適用しない場合には現在フレームデータをそのまま出力させ、ＤＣＣブロックを適用する場合には前記ルックアップテーブルの出力と現在フレームデータの下位ビットを利用してＮビットのデータを生成するＤＣＣ変換部で構成されている。
【００１３】
前記本発明の構成ではＡＣＣブロックとＤＣＣブロックが液晶表示装置のタイミング制御部に同時に適用され、この時、発生する恐れがある表示不良問題はＤＣＣブロックに備えられた前処理部によって除去され、色特性向上と応答速度向上が共に達成できるということに特徴がある。
【００１４】
このような本発明の目的、技術的構成及びその効果は以下の実施例に対する説明を通じてより明白になる。
【００１５】
【発明の実施の形態】
以下、添付した図面を参照して本発明の好ましい実施例を詳細に説明する。
【００１６】
本発明について説明する前に、一般的な液晶表示装置でＡＣＣブロックとＤＣＣブロックが単純に結合された場合について説明する。
【００１７】
図１には一般的な液晶表示装置の概略的な構成が示されている。
【００１８】
図１に示すように、一般的な液晶表示装置は液晶パネル１、ゲート駆動部２、ソース駆動部３、電圧発生部４及びタイミング制御部５で構成される。
【００１９】
前記液晶パネル１は互いに交差する複数のゲートライン及びデータラインと、各ゲートラインとデータラインが交差する領域に形成された画素で構成され、ゲートラインが順次にスキャニングされるたびに表示のためのアナログ電圧がデータラインを経て対応する画素に印加される。前記タイミング制御部５には外部のグラフィックソースからＲＧＢデータ、フレームの始点を示すデータイネーブル信号（ＤＥ）、同期信号（ＳＹＮＣ）及びクロック信号（ＣＬＫ）が入力され、前記ＲＧＢデータはタイミング制御部５のデータ処理ブロック５１によってタイミング再分配などのデータ処理が行われた後、ソース駆動部３に伝送される。また、タイミング制御部５の制御信号生成ブロック５２では前記データイネーブル信号（ＤＥ）、同期信号（ＳＹＮＣ）及びクロック信号（ＣＬＫ）を利用して表示動作を制御するための多様な制御信号（Ｃｏｎｔ）が生成されて各構成要素に伝送される。前記電圧発生部４はゲートラインをスキャニングするためのゲートオン／オフ電圧をゲート制御電圧として生成し、前記ゲート駆動部２に出力させると同時に、画素印加電圧である階調電圧を含む階調電圧群を生成して前記ソース駆動部３に出力させる。前記ソース駆動部３ではタイミング制御部５から伝送されたＲＧＢデータによってそれに見合う階調電圧が階調電圧群から選択法によって設定され前記液晶パネル１に印加される。この階調電圧設定の方法は、内挿法・外挿法など如何なる方法でもよい。
【００２０】
図２には図１に示されたタイミング制御部２のデータ処理ブロック５１がより詳細に示されている。
【００２１】
図２に示すように、データ処理ブロック５１はＡＣＣブロック５３、ＤＣＣブロック５４及びタイミング再分配ブロック５５で構成されている。タイミング再分配ブロック５５はタイミング制御部５の典型的な機能を行うブロックであって、グラフィックソースから入力されたＲＧＢデータのフォーマットをソース駆動部３の回路スペックに合うように変換する。
【００２２】
図３には図２のＡＣＣブロック５３とＤＣＣブロック５４がより詳細に示されている。
【００２３】
図３を参照すれば、ＡＣＣブロック５３はデータ階調拡張器５３１とデータ階調縮少器５３２で構成され、ＤＣＣブロック５４はフレームメモリ５４１とデータ階調信号変換器５４２で構成される。
【００２４】
まず、ＮビットのＲＧＢデータがデータ階調拡張器５３１に入力され、データ階調拡張器５３１によって前記ＲＧＢデータのビット数が（Ｎ＋ｄ）ビットに拡張される。次に、タイミング制御部５の出力を処理するためのソース駆動部３が処理できるビット数に変換するために、データ階調縮少器５３２を用いて、（Ｎ＋ｄ）ビットのデータをＮビットに再び縮少させる。この時、データ階調縮少器５３２はデータのビット数を縮少させると同時に、上位Ｎビットの階調値とその階調値に‘１’を足した値が拡張ビット（ｄ）によって所定数のフレームを単位として交互に発生するようにフレーム群を構成する。つまり、前記Ｎビットデータの階調値を‘Ａ’とする時、所定のフレーム群内に拡張ビット（ｄ）によって‘Ａ’と‘Ａ＋１’の発生頻度が調節されるようにフレームデータが構成され、Ｎビットで表現可能な階調値の中間階調を表現できる。例えば１フレーム毎に‘Ａ’と‘Ａ＋１’が交互に発生するならば平均の階調値は‘Ａ＋０．５’になり、‘Ａ’１フレームと‘Ａ＋１’２フレームならば‘Ａ＋（２／３）’になる。前記例において、データ階調縮少器５３２はＮビットに縮少させると仮定したが、必ずＮビットである必要はなく、ソース駆動部のビット処理能力によって変更できる。
【００２５】
データ階調縮少器１０から出力されるＮビットのデータはＤＣＣブロック５４に伝送され、フレームメモリ５４１には前記Ｎビットのデータの中で上位ｍビットのデータが入力される。フレームメモリ５４１は１フレームのデータを保存する。一方、フレームメモリ５４１に保存されていた直前フレームのｍビットのデータとデータ階調縮少器５３２から出力される現在フレームのＮビットのデータはデータ階調信号変換器５４２に入力され、データ階調信号変換器５４２では現在フレームと直前フレームのデータを入力としてルックアップテーブルからＤＣＣ補正値が求められ、このＤＣＣ補正値と入力データのうち（Ｎ−ｍ）ビットのデータからＤＣＣ変換データを推定あるいは演算して最終的な出力が得られる。
【００２６】
図４ａ及び図４ｂにはデータ階調信号変換器５４２の第１例と第２例が示されている。
【００２７】
まず、図４ａを参照すれば、データ階調信号変換器５４２の第１実施例はルックアップテーブル４１０とＤＣＣ変換部４２０で構成される。
【００２８】
ルックアップテーブル４１０には図３のフレームメモリ５４１から出力されたｍビットの直前フレームデータと、図３のデータ階調縮少器５３２から出力されたＮビットの現在フレームデータの中で上位ｍビットのデータが各々入力される。ルックアップテーブル４１０では前記直前フレームデータと現在フレームデータをアドレスとしてｍビットのＤＣＣ補正値が決定され、この値はＤＣＣ変換部４２０に出力される。ＤＣＣ変換部４２０には前記ルックアップテーブル４１０から出力されたｍビットのＤＣＣ補正値と現在フレームデータの（Ｎ−ｍ）ビットが入力され、これらデータを利用した演算によってＮビットを構成することによりＤＣＣ変換されたデータが得られる。
【００２９】
図４ｂに示されたデータ階調信号変換器５４２の第２実施例はルックアップテーブルのサイズを減少させるためにルックアップテーブルの入力ビット数を第１実施例よりさらに減少させ、ルックアップテーブルでＤＣＣ補正値を直接提供する方法ではなく、基準データと係数だけを提供し、ＤＣＣ補正値は前記基準データと係数を利用したＤＣＣ変換部４４０の演算によって得られ、このように得られたＤＣＣ補正値に基づいてＮビットが構成されることに特徴がある。このような特徴による第２実施例はＮビットの現在フレームデータで（Ｎ−ｐ）ビット、ｍビットの直前フレームデータで（Ｎ−ｐ）ビットを各々受け入れ、これらの値に対応する基準データと係数を出力させるルックアップテーブル４３０と、現在フレームデータのｐビットと直前フレームデータのＭ−（Ｎ−ｐ）ビットと前記ルックアップテーブル４３０から出力される基準データと係数を受け入れてＤＣＣ変換されたデータを生成するＤＣＣ変換部４４０で構成される。
【００３０】
先に説明したように、一般的な液晶表示装置ではタイミング制御部にＡＣＣブロックとＤＣＣブロックを単純に結合する構造を提案し、色特性向上と応答速度の向上を期待することができる。しかし、このように、ＡＣＣブロックとＤＣＣブロックが同時に適用される時、ＡＣＣブロックによって任意の画素に対する現在フレームと直前フレームの階調差が１に達するにもかかわらず、上位ｍビットの値に変化が生じ、ＤＣＣ補正値が現在フレームデータより大きい値になる場合が発生する。このようになる場合には停止画面で画面の一部に長い線が表示される。つまり、画面不良が誘発される。
【００３１】
このような画面不良をなくすため、ＡＣＣブロックによってフレームレート制御が適用されているフレームに対してはＤＣＣブロックの機能が適用されないようにしなければならない。つまり、任意の画素に対する直前フレームと現在フレームの階調値の差が‘１’である場合には、ＤＣＣブロックが適用されないように制御をする必要がある。
【００３２】
このような問題点を解決するために、本発明では、ＤＣＣ変換部の前でＤＣＣブロックの適用有無を決定する前処理部をさらに含むデータ階調信号変換器５４２の第１実施例を図５に示して提案している。
【００３３】
図５に示す第１実施例によるデータ階調信号変換器は、Ｎビットの現在フレームデータの上位ｍビットと、直前フレームデータのｍビットを受け入れ、それに対応するｍビットのＤＣＣ補正値を出力させるルックアップテーブル６１０と、Ｎビットの現在フレームデータとｍビットの直前フレームデータを受け入れて前記現在フレームデータの上位ｍビットを抽出し、これを直前フレームデータのｍビットと比較してその差が‘１’であるかどうかによってＤＣＣブロックの適用有無を決定する前処理部６２０と、前記前処理部６２０の出力によってＤＣＣブロックを適用しない場合には現在フレームデータをそのまま出力させ、ＤＣＣブロックを適用する場合にはルックアップテーブル６１０の出力に現在フレームデータの下位ビットを合成してＤＣＣ変換されたデータを生成するＤＣＣ変換部６３０で構成される。
【００３４】
第１実施例では、Ｎ＝８、ｍ＝５であると仮定してビット数を表示したが、本発明の技術的範囲はこれに限定されない。
【００３５】
図６には図５に示された前処理部６２０の構成がより詳細に示されており、図７には図５に示された５ビット用ルックアップテーブル６１０の一例が表として示されている。
【００３６】
図６を参照すれば、前処理部６２０は上位ビット選択器６２１、大きい値選択器６２２、小さい値選択器６２３、減算器６２４及びＤＣＣ制御信号生成器６２５で構成される。
【００３７】
上位ビット選択器６２１では８ビットの現在フレームデータのうち上位５ビットが選択され、現在フレームデータと直前フレームデータの上位５ビットデータは大きい値選択器６２２と小さい値選択器６２３に各々入力される。大きい値選択器６２２は二つの入力のうち大きい値を選択し、小さい値選択器６２３は二つの入力のうち小さい値を選択する。大きい値選択器６２２と小さい値選択器６２３の出力は減算器６２４に送られてその二つの差が計算される。ＤＣＣ制御信号生成器６２５では減算器６２４の出力が‘１’である場合にＤＣＣディスエーブル信号が‘ハイ（ｈｉｇｈ）’状態になる。この場合にはＤＣＣ変換部６３０でＤＣＣブロックが適用されない。
【００３８】
図７のルックアップテーブルを参照して（表示は１０進法）、現在フレームデータが‘２４（１０進法）＝０００１１０００（２進法）’で、直前フレームデータが‘２３＝０００１０１１１’の場合を例として説明する。
【００３９】
フレームメモリには上位５ビットだけが保存されるので、直前フレームデータとして‘０００１０’と現在フレームデータとして‘０００１１’がルックアップテーブル６１０に入力される。図７で、縦軸は現在フレームデータの階調値であり、横軸は直前フレームデータの階調値である。また、括弧内の数字は上位５ビットが示す値である。したがって、‘０００１１’の現在フレームデータと‘０００１０’の直前フレームデータを図７のルックアップテーブルに適用すれば、ＤＣＣ補正値‘３２＝００１０００００’が得られ、この中で上位５ビットが出力される。一方、現在フレームデータの上位５ビットと直前フレームデータの上位５ビットが示す値の差が‘１’であるので、前記前処理部によってディスエーブル信号が‘ハイ’状態になる。したがって、ＤＣＣ変換部６３０では現在フレームデータに対してＤＣＣブロックが適用されず、現在フレームデータがそのまま出力される。もし、ＤＣＣブロックが適用される場合には、‘３２’の上位５ビットに現在フレームデータの下位３ビットが結合され、‘３２＝００１０００００’が出力される。このようにすれば、ＡＣＣブロックとＤＣＣブロックを同時に適用する時に発生する画面不良を除去することができる。
【００４０】
図８はデータ階調信号変換器の第２実施例を示し、第２実施例ではルックアップテーブルのサイズを減少させると同時に前処理部を備えたことに特徴がある。
【００４１】
第２実施例によれば、ルックアップテーブル７１０の入力ビット数が４ビットに減少しており、ルックアップテーブル７１０はＤＣＣ補正値を直接提供する形式ではなく基準データと係数だけを提供し、ＤＣＣ補正値は前記基準データと係数を利用したＤＣＣ変換部７３０の演算によって得られ、このように得られたＤＣＣ補正値に基づいてＮビットのＤＣＣ変換されたデータが構成されることに特徴がある。
【００４２】
一方、第２実施例ではＤＣＣ変換部７３０の前端に前処理部７２０が付加されており、前処理部７２０は第１実施例の前処理部と同様に現在フレームデータの上位所定数のビットと直前フレームデータの上位所定数のビットを受け入れ、その値の差が‘１’である場合にはＤＣＣブロックが適用されないように制御する。
【００４３】
次に述べる第３実施例は、第１実施例あるいは第２実施例とは異なり、フレームデータの全ビットを比較する方式である。
【００４４】
図９はデータ階調信号変換器の第３実施例を示し、図１０には図９の前処理部８２０がより詳細に示されている。
【００４５】
図９の第３実施例はハードウェアの構成要素において前記第２実施例と類似であり、ＤＣＣブロックを適用するために現在フレームデータと直前フレームデータの全てのビットが用いられるという点が異なる。つまり、前記第３実施例はフレームメモリが直前フレームデータの全てのビットを保存していることをその前提としている。この場合に最も優れた画質が得られるが、計算量は増加することがある。
【００４６】
第２実施例と同様に、前記第３実施例でもルックアップテーブル８１０の入力ビット数が４ビットに減少しており、ルックアップテーブル８１０はＤＣＣ補正値を直接提供することでなく基準データと係数だけを提供し、ＤＣＣ補正値は前記基準データと係数を利用したＤＣＣ変換部８３０の演算によって得られ、このように得られたＤＣＣ補正値に基づいてＤＣＣ変換されたデータが構成される。
【００４７】
一方、ＤＣＣブロックを適用するために現在フレームデータと直前フレームデータの全てのビットが用いられるので、図９の前処理部８２０を詳細に示している図１０に示しているように、図６の前処理部と異なって上位ビット選択器が除去された。図１０の前処理部は現在及び直前フレームデータの全てのビットを利用してＤＣＣ制御信号を生成するという点の他は図６に示された前処理部とその構成及び動作が同一である。
【００４８】
【発明の効果】
このように、ＡＣＣブロックとＤＣＣブロックを液晶表示装置のタイミング制御部に一緒に組み込むので、色特性向上と応答速度向上を共に達成できる。また、ＡＣＣブロックとＤＣＣブロックを同時に適用することにより、複合化により発生する画質不良の問題を前処理部によって選別的にＤＣＣブロックが適用されるようにして解決できた。
【図面の簡単な説明】
【図１】一般的な液晶表示装置の概略的な構成を示す図面である。
【図２】図１に示されたデータ処理ブロックを詳細に示す図面である。
【図３】図２に示されたＡＣＣブロックとＤＣＣブロックをより詳細に示す図面である。
【図４ａ】図３に示されたデータ階調信号変換器の第１例を各々示す図面である。
【図４ｂ】図３に示されたデータ階調信号変換器の第２例を各々示す図面である。
【図５】本発明による液晶表示装置のデータ階調信号変換器の第１実施例を示す図面である。
【図６】図５に示された前処理部を詳細に示す図面である。
【図７】図５のルックアップテーブル構成方法を例示した図表である。
【図８】本発明による液晶表示装置のデータ階調信号変換器の第２実施例を示す図面である。
【図９】本発明による液晶表示装置のデータ階調信号変換器の第３実施例を示す図面である。
【図１０】図９に示された前処理部を詳細に示す図面である。
【符号の説明】
１：液晶パネル
２：ゲート駆動部
３：ソース駆動部
４：電圧発生部
５：タイミング制御部
５１：データ処理ブロック
５２：制御信号生成ブロック
【図１】
2004004640.tif 000003
【図２】
2004004640.tif 000004
【図３】
2004004640.tif 000005
【図４ａ】
2004004640.tif 000006
【図４ｂ】
2004004640.tif 000007
【図５】
2004004640.tif 000008
【図６】
2004004640.tif 000009
【図７】
2004004640.tif 000010
【図８】
2004004640.tif 000011
【図９】
2004004640.tif 000012
【図１０】
2004004640.tif 000013