(57)【要約】【課題】単一電源のＡＳＩＣの出力から正負の電圧を出力することが可能な両極アナログモニター電圧発生回路を提供する。【解決手段】ＢＲＭ１がＹに出力するとＤ−フリップフロップ２で保持され、Ｄ−フリップフロップ２の出力信号Ｐ１が１クロックタイム（１周期幅）のパルスとなり、前記出力信号Ｐ１がＮＡＮＤゲートとインバータにより、元のクロックＣＫにデータが重畳されてＢＲＭからの出力Ｐ３を得ると共に、前記合成されたパルスを積分することでアナログ電圧を得るデジタル／アナログ変換器において、ＢＲＭ１のクロックＣＫをインバータ６で反転し、コンデンサー７で交流結合させ、ダイオード８、９でクランプおよび整流を行なうことで、電源電圧を反転した電圧を発生させ、前記電圧と前記ＢＲＭ１からの出力Ｐ３を積分点で合成させることにより、両極アナログモニター電圧発生回路を実現できる。【選択図】    図１
2004320515.tif 000002
【特許請求の範囲】
【請求項１】
クロックと、このクロックにより駆動されるＢＲＭを備え、前記ＢＲＭからパルスが出力される時に、前記パルスの１周期を前記ＢＲＭの入力データの正負符号により、ＨｉｇｈもしくはＬｏｗにし、前記合成されたパルスを積分することでアナログ電圧を得るデジタル／アナログ変換器において、
前記積分点に前記ＢＲＭの駆動クロックを交流結合し、前記交流結合により得られる電圧のうち、負電圧のみを取り出して加算し、正負のアナログ電圧を得るようにしたことを特徴とする両極アナログモニター電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主としてサーボドライブのアナログモニターに使用するデジタル／アナログ変換器（以下Ｄ／Ａ変換器と称する）に関し、特に両極アナログモニター電圧発生回路に関する。
【０００２】
【従来の技術】
一般にＢＲＭ（Ｂｉｎａｒｙ  Ｒａｔｅ  Ｍｕｌｔｉｐｌｉｅｒｓ）とは、設定されたデータに応じた単位時間あたりのパルス出力を得るのに適した回路である。
図４は、従来のアナログモニター電圧発生回路の例のブロック図であり、その一部は本出願人により出願された双方向ＢＲＭ回路を構成している（例えば、特許文献１を参照）。
以下、図４に基づいて従来技術を説明する。１はＢＲＭ、２はＤ−フリップフロップ、３および４はインバータ、６、１１、１２および１３はＮＡＮＤゲート、１５、１６、１８および１９は抵抗、１７はコンデンサーである。
図４のＢＲＭ１は４ビットの例であり、図示しない上位ＣＰＵからのデータは５ビット（Ｄ０、Ｄ１、Ｄ２、Ｄ３、Ｄ４）の純２進データである。この中の最上位ビットＤ４は正負を判別するための信号で、０が正、１が負である。
ここで注意すべきは、上位ＣＰＵが発したデータは純２進データであるので、負数は２の補数となる点である。最上位ビット以外の前記データＤ０、Ｄ１、Ｄ２、Ｄ３は前記ＢＲＭ１に入力される。
ＢＲＭ１は前記データに対応して、ＢＲＭ駆動用の５０％デューテイのクロックＣＫを  Ｎ／１６（ただし、Ｎの値の最大は１５）に分周して出力Ｙから単位時間毎に送出し、前記クロックＣＫ  によりＤ−フリップフロップ２で一時記憶され、１クロックタイム（１周期幅）のパルス（出力信号Ｐ１）となる。
前記出力信号Ｐ１および前期データの最上位ビットＤ４をインバータ３で反転させた信号を、それぞれＮＡＮＤゲート１３に入力することにより、前記データＤ４がＬｏｗ（正）のときのパルス、すなわち、前記出力信号Ｐ１の反転信号／＋ＯＸを得る。
一方、前記出力信号Ｐ１をインバータ４で反転させた信号および前期データの最上位ビットＤ４をそれぞれＮＡＮＤゲート６に入力することにより、前記データＤ４がＨｉｇｈ（負）のときのパルス、すなわち、前記出力信号Ｐ１の補数の反転信号／−ＯＸを得る。
前記クロックＣＫおよび前記／−ＯＸは、それぞれＮＡＮＤゲート１２の入力端子に接続しており、さらに、ＮＡＮＤゲート１２の出力および前記／＋ＯＸはそれぞれＮＡＮＤゲート１１の入力端子に接続している。
［データが正の場合］
前記データが正の時は、前記／−ＯＸは常にＨｉｇｈとなり、ＮＡＮＤゲート１２は前記クロックＣＫの反転信号が出力される。
前記出力信号Ｐ１がＬｏｗ、すなわち、ＢＲＭ１からの出力Ｙが送出されていない時には、前記／＋ＯＸはＨｉｇｈであるので、ＮＡＮＤゲート１１の出力Ｐ３には前記クロックＣＫ信号がそのまま現れる。一方、前記出力信号Ｐ１がＨｉｇｈ、すなわち、ＢＲＭ１からの出力Ｙが送出された時には前記／＋ＯＨはＬｏｗとなり、ＮＡＮＤゲート１１のもう一方の入力信号に拘わらず、すなわち、前記クロックＣＫのＬｏｗ、Ｈｉｇｈに拘わらずＮＡＮＤゲート１１の出力Ｐ３はＨｉｇｈとなる。従って、前記ＢＲＭ１の出力Ｙから送出される信号が多いほど、前記ＮＡＮＤゲート１１の出力Ｐ３はＨｉｇｈの期間が多くなる。
図６（ａ）は前記データが＋１の場合における各部信号（前記クロックＣＫ、ＢＲＭ１の出力Ｙ、Ｄ−フリップフロップ２の出力Ｐ１およびＮＡＮＤゲート１１の出力Ｐ３）の関係を示した図である。
［データが負の場合］
前記データが負の時は、前記／＋ＯＨは常にＨｉｇｈであり、ＮＡＮＤゲート１１の出力Ｐ３はＮＡＮＤゲート１２の出力の反転信号となる。前記出力Ｐ１がＨｉｇｈの時、すなわち、前記ＢＲＭ１からの出力Ｙの補数が送出されていない時は、前記／−ＯＨはＨｉｇｈであり、ＮＡＮＤゲート１１の出力信号Ｐ３には前記クロックＣＫがそのまま現れる。一方、前記出力Ｐ１がＬｏｗの時、すなわち、前記ＢＲＭ１からの出力Ｙの補数が送出されている時は、前記／−ＯＸはＬｏｗとなり、前記クロックＣＫのＬｏｗ、Ｈｉｇｈに拘わらずＮＡＮＤ１２の出力はＨｉｇｈとなり、ＮＡＮＤゲート１１の出力Ｐ３はＬｏｗとなる。従って、ＢＲＭ１の出力ＹからのＬｏｗ信号送出が多いほど、ＮＡＮＤゲート１１の出力Ｐ３はＬｏｗの期間が多くなる。
図６（ｂ）は前記データが−１の場合における各部信号（前記クロックＣＫ、ＢＲＭ１の出力Ｙ、Ｄ−フリップフロップ２の出力Ｐ１およびＮＡＮＤゲート１１の出力Ｐ３）の関係を示した図である。
前記クロックＣＫの周波数はＭＨｚオーダーであり、これを抵抗とコンデンサーの簡易フィルター回路（図４の従来回路の例では抵抗１５、１６およびコンデンサー１７を備えたフィルター回路２０）を用いてアナログ電圧（Ｄ／Ａ出力）を得ていた。
また、前述した図４の従来回路の例で示したＢＲＭ１、Ｄ−フリップフロップ２、インバータ３、４およびＮＡＮＤゲート６、１１、１２、１３を単一電源のＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）にまとめ、アナログモニター電圧発生回路の小形化を実現してきた。
【０００３】
【特許文献１】
実公平６−２５０６５  （明細書第３頁、図２および図３を参照）
【０００４】
【発明が解決しようとする課題】
ところが、前記の従来方法では、図５に示すようにアナログモニター電圧発生回路のＤ／Ａ出力は正の電圧０〜５Ｖとなる。負のデータには負の電圧出力が要求されるが、従来方法では負の電圧が得られず、前述の図４に示すように抵抗１８および１９で電源電圧を分圧し仮想のシグナルグランドＳＧを設けて、擬似的な±出力を求めなくてはならないという問題があった。
そこで、単一電源のＡＳＩＣの出力から正負の電圧を出力することが可能な両極アナログモニター電圧発生回路を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明は、クロックＣＫと、前記クロックＣＫにより駆動されるＢＲＭを備え、前記ＢＲＭからパルスが出力される時に、前記パルスの１周期を前記ＢＲＭの入力データの正負符号により、ＨｉｇｈもしくはＬｏｗにし、前記合成されたパルスを積分することでアナログ電圧を得るＤ／Ａ変換器において、前記積分点に前記ＢＲＭの駆動クロックＣＫを交流結合し、前記交流結合により得られる電圧のうち、負電圧のみを取り出して加算し、正負のアナログ電圧を得るようにしたものである。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。
図１は本発明の実施例を示す両極アナログモニター電圧発生回路のブロック図である。なお、本発明の構成要素が従来技術と同じ構成のもの、また、図示しない上位ＣＰＵからのデータ構成や、／＋ＯＸ、／−ＯＸおよびＢＲＭからの出力信号Ｐ３の動作については、従来技術で述べているため、その説明は省略する。
図１において、５はインバータ、７はコンデンサー、８、９はダイオード、１４は抵抗である。
【０００７】
本発明の特徴は以下のとおりである。
図１において、破線で囲んだ部分１０が従来技術に対して、本発明の追加した回路部分である。
すなわち、前記ＢＲＭ１のクロックＣＫはインバータ５で反転され、その出力はコンデンサー７を介して交流結合される。コンデンサー７のもう一方の端子にはクランプ用のダイオード８のアノードおよび整流用のダイオード９のカソードが接続され、ダイオード９のアノードは抵抗１４に接続されている。抵抗１４のもう一方の端子はフィルター回路のコンデンサー１７に接続されている。
【０００８】
次に動作を説明する。
前記クロックＣＫがＬｏｗからＨｉｇｈに変化した時、インバータ５の出力はＨｉｇｈからＬｏｗになり、交流結合されたコンデンサー７に電流が流れ、Ｐ２点に電源電圧を反転した電圧が発生する。ダイオード９により整流され、Ｐ２が負の電圧の時のみ、抵抗１４、１５を介して前記ＢＲＭからの出力信号Ｐ３と合成される。
ここで、図２は本発明の両極アナログモニター電圧発生回路のＤ／Ａ出力を示す説明図である。すなわち、ＢＲＭ１の出力パルスが無い時は、Ｄ／Ａ出力が０Ｖとなるように抵抗１４の値を選定することにより、本発明の両極アナログモニター電圧発生回路のＤ／Ａ出力は、図２に示すように、ＢＲＭ１の入力データに対して正の最大値ＯＦＨでは＋２．５Ｖ、負の最大値１０Ｈでは−２．５Ｖとなる。
また、図３は、本発明の両極アナログモニター電圧発生回路のパルスＰ３、Ｐ５の位相とＤ／Ａ出力の関係を示す説明図である。本発明の両極アナログモニター電圧発生回路は図３に示すように、インバータ５の出力パルスＰ５  とＮＡＮＤ１１の出力パルスＰ３は位相が反転しており、そのためＤ／Ａ出力が０Ｖの時はリップルが無い。
これにより、Ｄ／Ａ出力電圧のシグナルグランドが回路の０Ｖであり、ＡＳＩＣに搭載が簡単でリップルが少ない、両極性のＤ／Ａ変換器が得られる。
したがって、本発明の実施例は、クロックＣＫと、このクロックＣＫにより駆動されるＢＲＭ１を備え、前記ＢＲＭ１からパルスが出力される時に、前記パルスの１周期を前記ＢＲＭ１の入力データの正負符号により、ＨｉｇｈもしくはＬｏｗにし、前記合成されたパルスを積分することでアナログ電圧を得るデジタル／アナログ変換器において、前記積分点に前記ＢＲＭ１の駆動クロックＣＫを交流結合し、前記交流結合により得られる電圧のうち、負電圧のみを取り出して加算し、正負のアナログ電圧を得るようにしたので、簡単なフィルター回路２０と若干のコンデンサー７とダイオード８、９で、単一電源のＡＳＩＣの出力から正負の電圧を出力することが可能な両極アナログモニター電圧発生回路を実現することができる。
【０００９】
【発明の効果】
以上述べたように、本発明によれば、クロックと、このクロックにより駆動されるＢＲＭを備え、ＢＲＭからパルスが出力される時に、前記パルスの１周期をＢＲＭの入力データの正負符号により、ＨｉｇｈもしくはＬｏｗにし、前記合成されたパルスを積分することでアナログ電圧を得るデジタル／アナログ変換器において、前記積分点にＢＲＭの駆動クロックを交流結合し、前記交流結合により得られる電圧のうち、負電圧のみを取り出して加算し、正負のアナログ電圧を得るようにしたため、簡単なフィルター回路と若干のコンデンサーとダイオードで、単一電源のＡＳＩＣの出力から正負の電圧を出力することが可能な両極アナログモニター電圧発生回路を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す両極アナログモニター電圧発生回路のブロック図である。
【図２】本発明の両極アナログモニター電圧発生回路のＤ／Ａ出力を示す説明図である。
【図３】本発明の両極アナログモニター電圧発生回路のパルスＰ３、Ｐ５の位相とＤ／Ａ出力の関係を示す説明図である。
【図４】従来のアナログモニター電圧発生回路の例を示すブロック図である。
【図５】従来のアナログモニター電圧発生回路のＤ／Ａ出力を示す説明図である。
【図６】上位ＣＰＵが発した２進データに対する、クロック、ＢＲＭ、Ｄ−フリップフロップおよびＮＡＮＤゲートの出力の関係を示した説明図であって、（ａ）はデータが＋１の場合における各部信号の関係を表し、（ｂ）は  データが−１の場合における各部信号の関係を表したものである。
【符号の説明】
１    ＢＲＭ
２    Ｄ−フリップフロップ
３、４、５  インバータ
６、１１、１２、１３  ＮＡＮＤゲート
７、１７  コンデンサー
８、９      ダイオード
１０  本発明の追加した回路部分
１４、１５、１６、１８、１９    抵抗
２０  フィルター回路
Ｐ１  Ｄ−フリップフロップ２の出力信号
Ｐ２  交流結合点
Ｐ３  ＮＡＮＤゲート１１の出力信号
Ｐ４  積分点
Ｐ５  インバータ５の出力信号
【図１】
2004320515.tif 000003
【図２】
2004320515.tif 000004
【図３】
2004320515.tif 000005
【図４】
2004320515.tif 000006
【図５】
2004320515.tif 000007
【図６】
2004320515.tif 000008