(57)【要約】【課題】位相雑音特性の悪化を抑制して発振周波数範囲を広帯域化する。【解決手段】共振回路を形成するマイクロストリップ線路を２分割し、２分割されたマイクロストリップ線路１１，１２の分割された箇所に、可変容量素子２２と結合コンデンサー３３とを並列に接続し、バイアス供給回路５２を介して可変容量素子２２へ周波数調整用バイアス電圧を供給する。結合コンデンサー３３の容量値は、そのリアクタンスがマイクロストリップ線路の特性インピーダンスよりも十分に小さくなるように設定すると共に、可変容量素子２２の容量値の変化に対して総合容量値に所定の変化量が得られるように設定する。【選択図】      図１
2004312104.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されるマイクロストリップ線路および制御電圧を供給される可変容量素子を共振回路に含む電圧制御発振器において、前記マイクロストリップ線路が複数に分割され、分割されたマイクロストリップ線路間に結合コンデンサーと周波数調整用バイアス電圧を供給される可変容量素子とが並列に接続されていることを特徴とする電圧制御発振器。
【請求項２】
基板上に形成される１／２波長マイクロストリップ線路と、この１／２波長マイクロストリップ線路の一方端に接続されて制御電圧を供給される可変容量素子と、前記１／２波長マイクロストリップ線路の他方端に接続される負性抵抗回路とを有する電圧制御発振器において、
前記１／２波長マイクロストリップ線路が中央で２分割され、２分割された一方のマイクロストリップ線路の一方端に結合コンデンサーを介して前記制御電圧を供給される可変容量素子が接続され、２分割された他方のマイクロストリップ線路の一方端に前記負性抵抗回路が接続され、２分割されたマイクロストリップ線路間に結合コンデンサーと周波数調整用バイアス電圧を供給される可変容量素子とが並列に接続されていることを特徴とする電圧制御発振器。
【請求項３】
基板上に形成される１／２波長マイクロストリップ線路と、この１／２波長マイクロストリップ線路の一方端に接続されて制御電圧を供給される可変容量素子と、前記１／２波長マイクロストリップ線路の他方端に接続される負性抵抗回路とを有する電圧制御発振器において、
前記マイクロストリップ線路が３分割され、３分割された外側の第１のマイクロストリップ線路に結合コンデンサーを介して前記可変容量素子が接続され、３分割された外側の第３のマイクロストリップ線路に前記負性抵抗回路が接続され、３分割された中間の第２のマイクロストリップ線路と前記第１および第３のマイクロストリップ線路との間に結合コンデンサーと周波数調整用バイアス電圧を供給される可変容量素子とが並列にそれぞれ接続されていることを特徴とする電圧制御発振器。
【請求項４】
３分割された１／２波長マイクロストリップ線路と、３分割された１／２波長マイクロストリップ線路の内の外側の第１および第３のマイクロストリップ線路にそれぞれ接続される第１および第２の負性抵抗回路と、３分割された１／２波長マイクロストリップ線路の内の中間の第２のマイクロストリップ線路と前記第１および第３のマイクロストリップ線路との間に並列に接続される結合コンデンサーおよび制御電圧を供給される可変容量素子とを有し、前記第１および第２の負性抵抗回路の発振出力信号を合成して出力することを特徴とする電圧制御発振器。
【請求項５】
前記マイクロストリップ線路の分割された箇所に接続される結合コンデンサーは、そのリアクタンスが前記マイクロストリップ線路の特性インピーダンスよりも十分に小さく、且つ並列に接続される可変容量素子の動作時の容量値の変化に対して総合容量値に所定の変化量が得られるように設定されることを特徴とする請求項１，２，３および４記載の電圧制御発振器。
【請求項６】
分割されたマイクロストリップ線路間に接続される可変容量素子に代えてＰＩＮダイオード等の高周波用ダイオードを使用することを特徴とする請求項１，２，３，４および５記載の電圧制御発振器。
【請求項７】
前記マイクロストリップ線路に代えてコプレーナ線路を使用することを特徴とする請求項１，２，３，４，５および６記載の電圧制御発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電圧制御発振器に関し、特に基板上に形成される伝送線路および可変容量素子を共振回路に含む電圧制御発振器の発振周波数広域化に関する。
【０００２】
【従来の技術】
従来の電圧制御発振器は、例えば図５に示すように、１／２波長マイクロストリップ線路１０と、マイクロストリップ線路１０の一方端に結合コンデンサー３１を介して接続される可変容量素子２１と、可変容量素子２１に制御電圧を供給するためのバイアス供給回路５１と、マイクロストリップ線路１０の他方端に結合コンデンサー３２を介して接続される負性抵抗回路６１とを有している。
【０００３】
ここで、バイアス供給回路５１は、共振回路に影響を与えることなく可変容量素子２１へ制御電圧を供給できるようにするために、発振周波数に対して高インピーダンスを呈する回路素子、例えば１／４波長ストリップ線路および高周波側路用コンデンサーから成る。（例えば、特許文献１参照。）
【特許文献１】
特開２００１−２４４７４２号公報
【０００４】
【発明が解決しようとする課題】
上述した従来例では、結合コンデンサーや可変容量素子の特性のばらつき、およびマイクロストリップ線路を形成する誘電体基板の誘電率のばらつき等に起因して、発振周波数範囲にばらつきが生じるので、マイクロストリップ線路のトリミング調整等を行う必要がある。
【０００５】
このような構成部品のばらつきによる発振周波数の調整を無くすためには、結合コンデンサーの容量を大きくして可変容量素子とマイクロストリップ線路の結合を強くし、可変容量素子に印加する制御電圧に対する周波数変化、すなわち変調感度を増大させて発振周波数範囲を広帯域化すればよい。
【０００６】
しかし、一般に変調感度を増大させると位相雑音特性が悪化する。また、可変容量素子の容量変化だけで発振周波数範囲を広げようとすると、制御電圧が高くなるにつれて変調感度が低下する傾向が強くなり、制御電圧に対して発振周波数が直線的に変化しないという問題点を有している。
【０００７】
本発明の目的は、位相雑音特性の悪化を抑制して発振周波数範囲を広帯域化でき、構成部品のばらつきによるマイクロストリップ線路のトリミング調整を無くすことのできる電圧制御発振器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の電圧制御発振器は、基板上に形成されるマイクロストリップ線路および制御電圧を供給される可変容量素子を共振回路に含む電圧制御発振器において、前記マイクロストリップ線路が複数に分割し、分割したマイクロストリップ線路間に結合コンデンサーと周波数調整用バイアス電圧を供給される可変容量素子とが並列に接続する。
【０００９】
具体的には、基板上に形成される１／２波長マイクロストリップ線路と、この１／２波長マイクロストリップ線路の一方端に接続されて制御電圧を供給される可変容量素子と、前記１／２波長マイクロストリップ線路の他方端に接続される負性抵抗回路とを有する電圧制御発振器において、前記１／２波長マイクロストリップ線路を中央で２分割し、２分割した一方のマイクロストリップ線路の一方端に結合コンデンサーを介して前記制御電圧を供給される可変容量素子を接続し、２分割した他方のマイクロストリップ線路の一方端に前記負性抵抗回路を接続し、２分割したマイクロストリップ線路間に結合コンデンサーと周波数調整用バイアス電圧を供給される可変容量素子とを並列に接続する。
【００１０】
また、基板上に形成される１／２波長マイクロストリップ線路と、この１／２波長マイクロストリップ線路の一方端に接続されて制御電圧を供給される可変容量素子と、前記１／２波長マイクロストリップ線路の他方端に接続される負性抵抗回路とを有する電圧制御発振器において、前記マイクロストリップ線路を３分割し、３分割した外側の第１のマイクロストリップ線路に結合コンデンサーを介して前記可変容量素子を接続し、３分割した外側の第３のマイクロストリップ線路に前記負性抵抗回路を接続し、３分割した中間の第２のマイクロストリップ線路と前記第１および第３のマイクロストリップ線路との間に結合コンデンサーと周波数調整用バイアス電圧を供給される可変容量素子とを並列にそれぞれ接続する。
【００１１】
更に、３分割された１／２波長マイクロストリップ線路と、３分割された１／２波長マイクロストリップ線路の内の外側の第１および第３のマイクロストリップ線路にそれぞれ接続される第１および第２の負性抵抗回路と、３分割された１／２波長マイクロストリップ線路の内の中間の第２のマイクロストリップ線路と前記第１および第３のマイクロストリップ線路との間に並列に接続される結合コンデンサーおよび制御電圧を供給される可変容量素子とを有し、前記第１および第２の負性抵抗回路の発振出力信号を合成し出力することことにより、プッシュプッシュ型の電圧制御発振器を構成できる。
【００１２】
なお、前記マイクロストリップ線路の分割された箇所に接続される結合コンデンサーは、そのリアクタンスが前記マイクロストリップ線路の特性インピーダンスよりも十分に小さく、且つ並列に接続される可変容量素子の動作時の容量値の変化に対して総合容量値に所定の変化量が得られるように設定する。
【００１３】
また、分割されたマイクロストリップ線路間に接続される可変容量素子に代えてＰＩＮダイオード等の高周波用ダイオードを使用してもよいし、前記マイクロストリップ線路に代えてコプレーナ線路を使用してもよい。
【００１４】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００１５】
図１は本発明の第１の実施形態を示すブロック図であり、図５に示した従来例の構成要素と同じものには同一符号を付してある。
【００１６】
図１において、２分割されたマイクロストリップ線路１１，１２と、２分割された一方のマイクロストリップ線路１１の一方端に結合コンデンサー３１を介して接続される第１の可変容量素子２１と、第１の可変容量素子２１へ制御電圧を供給するための第１のバイアス供給回路５１と、
２分割された他方のマイクロストリップ線路１２の一方端に結合コンデンサー３２を介して接続される負性抵抗回路６１と、マイクロストリップ線路１１，１２の分割された箇所に接続される第２の可変容量素子２２と、この第２の可変容量素子２２に並列に接続される結合コンデンサー３３と、第２の可変容量素子２２へ周波数調整用バイアス電圧を供給するための第２のバイアス供給回路５２と、第２の可変容量素子２２へ供給される周波数調整用バイアス電圧を接地するための高インピーダンス回路素子４１とを有して構成されている。
【００１７】
ここで、第１および第２のバイアス供給回路５１、５２は同じ回路構成であり、共振回路に影響を与えることなく可変容量素子２１，２２へ制御電圧または周波数調整用バイアス電圧を供給するために、発振周波数に対して高インピーダンスを呈して直流成分を通過させる回路素子（例えば１／４波長ストリップ線路）および高周波側路用コンデンサーから成る。
【００１８】
また、高インピーダンス回路素子４１は、発振周波数に対して高インピーダンスを呈して直流成分を通過させる、例えば１／４波長ストリップ線路である。
【００１９】
マイクロストリップ線路１１，１２は、１／２波長マイクロストリップ線路を中央で分割したものであり、１／４波長のマイクロストリップ線路である。
【００２０】
また、マイクロストリップ線路１１，１２の間には第２の可変容量素子２２および結合コンデンサー３３を並列に接続している。この結合コンデンサー３３の容量値は、そのリアクタンスがマイクロストリップ線路の特性インピーダンスよりも十分に小さくなるように設定すると共に、動作時の第２の可変容量素子２２の容量値の変化に対して総合容量値に所定の変化量が得られるように設定する。
【００２１】
このように結合コンデンサー３３の容量値を設定することにより、２分割したマイクロストリップ線路１１，１２が等価的に１／２波長マイクロストリップ線路として機能でき、また、第２の可変容量素子２２の変調感度を低減させて位相雑音特性の悪化を抑制できる。
【００２２】
図２は、第２の可変容量素子２２の容量値を変化させたとき、負性抵抗回路６１から見た共振回路のインピーダンス変化を示す図である。
【００２３】
ここで、第１の可変容量素子２１の容量値は固定とし、共振中心周波数は５ＧＨｚとしている。
【００２４】
図２に示したように、第２の可変容量素子２２へ供給する周波数調整用バイアス電圧を変化させて容量値を大きくすると、マイクロストリップ線路の電気長が等価的に短くなるので共振周波数は高くなる。
【００２５】
すなわち、第２の可変容量素子の容量値を調整することにより、マイクロストリップ線路の電気長を等価的に調整できる。そして、第１の可変容量素子へ供給する制御電圧により発振周波数を制御すれば、位相雑音特性の悪化を抑制して発振周波数範囲を広帯域化でき、構成部品のばらつきによるマイクロストリップ線路のトリミング調整を無くすことができる。
【００２６】
図３は本発明の第２の実施形態を示すブロック図である。
【００２７】
ここで、図１に示した実施形態との相違点は、マイクロストリップ線路を３分割し、それぞれの分割個所に可変容量素子および結合コンデンサーを並列接続している点である。なお、図１に示した構成要素と同じものには同一符号を付してある。
【００２８】
図３において、３分割されたマイクロストリップ線路１３，１４，１５と、３分割されたマイクロストリップ線路１３の一方端に結合コンデンサー３１を介して接続される第１の可変容量素子２１と、第１の可変容量素子２１へ制御電圧を供給するための第１のバイアス供給回路５１と、３分割されたマイクロストリップ線路１５の一方端に結合コンデンサー３２を介して接続される負性抵抗回路６１と、
マイクロストリップ線路１３，１４の分割箇所に接続される第２の可変容量素子２２と、この第２の可変容量素子２２に並列に接続される結合コンデンサー３３と、マイクロストリップ線路１４，１５の分割箇所に接続される第３の可変容量素子２３と、この第３の可変容量素子２３に並列に接続される結合コンデンサー３４と、マイクロストリップ線路１４を介して第２および第３のの可変容量素子２２，２３へ周波数調整用バイアス電圧を供給するための第２のバイアス供給回路５２と、第２の可変容量素子２２へ供給されるバイアス電圧を接地するための高インピーダンス回路素子４１と、第３の可変容量素子２３へ供給されるバイアス電圧を接地するための高インピーダンス回路素子４２とを有している。
【００２９】
ここで、マイクロストリップ線路１３，１４，１５は、１／２波長マイクロストリップ線路を３分割したものである。
【００３０】
また、分割されたマイクロストリップ線路の間に可変容量素子２２，２３と並列にそれぞれ接続される結合コンデンサー３３，３４は、そのリアクタンスがマイクロストリップ線路の特性インピーダンスよりも十分に小さくなるように設定すると共に、動作時の可変容量素子２２，２３の容量値の変化に対して総合容量値に所定の変化量が得られるように設定する。
【００３１】
このようにマイクロストリップ線路を３分割し、分割箇所に可変容量素子および結合コンデンサーを並列にそれぞれ接続して周波数調整用バイアス電圧を供給することにより、マイクロストリップ線路を２分割した場合よりも周波数可変範囲を広げることができる。
【００３２】
図４は本発明の第３の実施形態を示すブロック図である。
【００３３】
ここで、図３に示した実施形態との相違点は、プッシュプッシュ型電圧制御発振器としている点である。なお、図３に示した構成要素と同じものには同一符号を付してある。
【００３４】
なお、プッシュプッシュ型発振器とは、共振回路の両端に同一の負性抵抗回路を配置し、各負性抵抗回路から出力される基本波を逆位相で合成し第２高調波を同位相で合成することにより、第２高調波を効率よく取り出すことのできる発振器である。
【００３５】
図４において、３分割されたマイクロストリップ線路１３，１４，１５と、３分割されたマイクロストリップ線路１５の一方端に結合コンデンサー３２を介して接続される第１の負性抵抗回路６１と、３分割されたマイクロストリップ線路１３の一方端に結合コンデンサー３３を介して接続される第２の負性抵抗回路６２と、
３分割されたマイクロストリップ線路１３，１４，１５の分割箇所にそれぞれ接続される第１および第２の可変容量素子２２，２３と、この第１および第２の可変容量素子２２，２３に並列にそれぞれ接続される結合コンデンサー３３，３４と、マイクロストリップ線路１４を介して第１および第２のの可変容量素子２２，２３へ制御電圧を供給するためのバイアス供給回路５２と、第１および第２の可変容量素子２２，２３へそれぞれ供給される制御電圧を接地するための高インピーダンス回路素子４１，４２とを有している。
【００３６】
ここで、マイクロストリップ線路１３，１４，１５は、１／２波長マイクロストリップ線路を３分割したものである。
【００３７】
また、分割されたマイクロストリップ線路間に可変容量素子２２，２３と並列にそれぞれ接続される結合コンデンサー３３，３４は、そのリアクタンスがマイクロストリップ線路の特性インピーダンスよりも十分に小さくなるように設定すると共に、動作時の可変容量素子２２，２３の容量値の変化に対して総合容量値に所定の変化量が得られるように設定する。
【００３８】
このようにマイクロストリップ線路を３分割し、分割箇所に可変容量素子および結合コンデンサーを並列にそれぞれ接続してプッシュプッシュ型電圧制御発振器を構成することにより、位相雑音特性の悪化を抑制して周波数可変範囲を広げることができる。
【００３９】
なお、ここではマイクロストリップ線路を３分割してプッシュプッシュ型電圧制御発振器を構成しているが、３分割以上であってもよい。
【００４０】
また、第１および第２の実施形態において、マイクロストリップ線路を３分割以上にしても同様な効果が得られることは明らかである。
【００４１】
更に、第１および第２の実施形態において、マイクロストリップ線路の分割箇所に接続される可変容量素子に代えてＰＩＮダイオード等の高周波用ダイオードを使用しても、またマイクロストリップ線路に代えてコプレーナ線路で構成しても、同様な効果が得られることは明らかである。
【００４２】
【発明の効果】
以上説明したように本発明によれば、電圧制御発振器の共振回路を形成するマイクロストリップ線路を複数に分割し、分割箇所に可変容量素子および結合コンデンサーを並列にそれぞれ接続することにより、位相雑音特性の悪化を抑制して発振周波数範囲を広帯域化でき、構成部品のばらつきによるマイクロストリップ線路のトリミング調整を無くすことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すブロック図である。
【図２】図１に示した第２の可変容量素子２２の容量値を変化させたとき、負性抵抗回路６１から見た共振回路のインピーダンス変化を示す図である。
【図３】本発明の第２の実施形態を示すブロック図である。
【図４】本発明の第３の実施形態を示すブロック図である。
【図５】従来例を示すブロック図である。
【符号の説明】
１１，１２，１３，１４，１５    マイクロストリップ線路
３１，３２，３３，３４    結合コンデンサー
６１，６２    負性抵抗回路
２１，２２，２３    可変容量素子
５１，５２    バイアス供給回路
４１，４２    高インピーダンス回路素子
【図１】
2004312104.tif 000003
【図２】
2004312104.tif 000004
【図３】
2004312104.tif 000005
【図４】
2004312104.tif 000006
【図５】
2004312104.tif 000007