(57)【要約】【課題】集積回路部に既存のプラットフォームをそのまま使用することができ、その内部及びその製造装置を汚染することなく製造することができる温度センサを備えた半導体集積回路装置を提供する。【解決手段】半導体集積回路装置１において、Ｐ型シリコン基板ＰＳｕｂの表面及び多層配線層Ｍ１に集積回路部２を設ける。また、温度センサ部３を設け、多層配線層Ｍ１よりも上層に、酸化バナジウムからなるシート部材８を設ける。そして、接地電位配線ＧＮＤと電源電位配線Ｖｃｃとの間に、シート部材８及び抵抗体Ｒを直列に接続し、両者の接続点に出力端子Ｖｏｕｔ１を接続する。【選択図】  図１
2004304070.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、この半導体基板上に設けられた多層配線層とを備えた半導体集積回路装置において、前記半導体基板の表面及び前記多層配線層に設けられた集積回路部と、前記多層配線層よりも上層に設けられ温度に応じて電気的特性が変化する温度モニタ部と、この温度モニタ部に接続されこの温度モニタ部の電気的特性を検出して前記温度を測定する検出手段と、を有することを特徴とする半導体集積回路装置。
【請求項２】
前記検出手段の出力に基づいて前記集積回路部が制御されることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記温度モニタ部の直下域に前記集積回路部の少なくとも一部が配置されていることを特徴とする請求項１又は２に記載の半導体集積回路装置。
【請求項４】
複数の前記温度モニタ部が設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路装置。
【請求項５】
前記温度モニタ部よりも下層に設けられたボンディングパッドを有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体集積回路装置。
【請求項６】
前記温度モニタ部が温度に応じて抵抗値が変化する部材であり、前記検出手段が前記部材の抵抗値を検出するものであることを特徴とする請求項１乃至５のいずれか１項に記載の半導体集積回路装置。
【請求項７】
前記部材が金属酸化物により形成されていることを特徴とする請求項６に記載の半導体集積回路装置。
【請求項８】
前記金属酸化物が酸化バナジウムであることを特徴とする請求項７に記載の半導体集積回路装置。
【請求項９】
前記部材の形状がシート状であることを特徴とする請求項６乃至８のいずれか１項に記載の半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、モノリシック型の温度センサを内蔵した半導体集積回路装置に関する。
【０００２】
【従来の技術】
近時、半導体集積回路装置の動作温度をモニタする要求が高まってきている。これは、熱による素子の破壊を防止したり、半導体集積回路装置内に水晶発振器等の温度によって特性が変化する素子を設ける場合に、この素子の動作を安定化したりすることを目的とするものである。
【０００３】
例えば、半導体集積回路装置内において、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ：大規模集積回路）と同一の基板上に温度センサを設け、この温度センサによって検出される温度が所定値を超えたときに、異常過熱と判断してＬＳＩを遮断状態とすることにより、ＬＳＩを温度上昇による熱破壊から保護する技術が開示されている（例えば、特許文献１参照。）。
【０００４】
また、このような温度センサとして、寄生ｐｎ接合ダイオードを使用する技術が提案されている（例えば、特許文献２参照。）。図５は、特許文献２に記載されている従来の温度センサを備えた半導体集積回路装置を示す断面図であり、図６は、図５に示す半導体集積回路装置の温度センサ部を示す等価回路図である。
【０００５】
図５に示すように、この従来の半導体集積回路装置２１は、Ｐ型シリコン基板ＰＳｕｂと、このＰ型シリコン基板ＰＳｕｂ上に形成された多層配線層Ｍ２１から構成されている。多層配線層Ｍ２１は、夫々複数の配線層及び絶縁層が交互に積層されたものである。そして、この半導体集積回路装置２１には、Ｐ型シリコン基板ＰＳｕｂの表面及び多層配線層Ｍ２１の所定の領域に形成された集積回路部２と、同じくＰ型シリコン基板ＰＳｕｂの表面及び多層配線層Ｍ２１における集積回路部２が形成されていない領域に形成された温度センサ部２３とが設けられている。
【０００６】
集積回路部２においては、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）回路４が設けられている。ＣＭＯＳ回路４においては、Ｐ型シリコン基板ＰＳｕｂの表面にＮウエルＮＷ１及びＰウエルＰＷ１が相互に隣接するように形成されている。ＮウエルＮＷ１の表面には、ソース・ドレイン領域となる２ヶ所のｐ＋拡散領域Ｐ１及びＰ２が相互に離隔して形成されており、ＰウエルＰＷ１の表面には、ソース・ドレイン領域となる２ヶ所のｎ＋拡散領域Ｎ１及びＮ２が相互に離隔して形成されている。ＮウエルＮＷ１におけるｐ＋拡散領域Ｐ１とＰ２との間はチャネル領域５となっている。また、ＰウエルＰＷ１におけるｎ＋拡散領域Ｎ１とＮ２との間はチャネル領域６となっている。
【０００７】
多層配線層Ｍ２１におけるチャネル領域５及び６の直上域を含む領域にはゲート絶縁膜（図示せず）が設けられており、ゲート絶縁膜上におけるチャネル領域５及び６の直上域には夫々、例えばポリシリコンからなるゲート電極Ｇ１及びＧ２が設けられている。ゲート電極Ｇ１及びＧ２はゲート端子Ｖｇに共通接続されている。そして、チャネル領域５、ソース・ドレイン領域としてのｐ＋拡散領域Ｐ１及びＰ２、ゲート絶縁膜並びにゲート電極Ｇ１により、Ｐ型ＭＯＳトランジスタが形成されている。また、チャネル領域６、ソース・ドレイン領域としてのｎ＋拡散領域Ｎ１及びＮ２、ゲート絶縁膜並びにゲート電極Ｇ２により、Ｎ型ＭＯＳトランジスタが形成されている。
【０００８】
多層配線層Ｍ２１におけるｐ＋拡散領域Ｐ１上には、このｐ＋拡散領域Ｐ１に接続するようにビアＶ１が設けられており、このビアＶ１上には、ビアＶ１に接続するように配線Ｗ１が設けられている。配線Ｗ１上には、この配線Ｗ１に接続するようにビアＶ２が設けられており、ビアＶ２上には、このビアＶ２に接続するように、電源電位配線Ｖｃｃが設けられている。これにより、ｐ＋拡散領域Ｐ１は、ビアＶ１、配線Ｗ１及びビアＶ２を介して電源電位配線Ｖｃｃに接続されている。
【０００９】
また、多層配線層Ｍ２１におけるｐ＋拡散領域Ｐ２上には、このｐ＋拡散領域Ｐ２に接続するようにビアＶ３が設けられており、ｎ＋拡散領域Ｎ１上には、このｎ＋拡散領域Ｎ１に接続するようにビアＶ４が設けられている。そして、ビアＶ３及びＶ４上には、ビアＶ３及びＶ４の双方に接続するように配線Ｗ２が設けられており、配線Ｗ２上には、この配線Ｗ２に接続するようにビアＶ５が設けられており、ビアＶ５上にはこのビアＶ５に接続するように配線Ｗ３が設けられている。これにより、ｐ＋拡散領域Ｐ２及びｎ＋拡散領域Ｎ１は、ビアＶ３及びＶ４、配線Ｗ２並びにビアＶ５を介して配線Ｗ３に接続されている。
【００１０】
更に、多層配線層Ｍ２１におけるｎ＋拡散領域Ｎ２上には、このｎ＋拡散領域Ｎ１に接続するようにビアＶ６が設けられており、ビアＶ６上には、このビアＶ６に接続するように配線Ｗ４が設けられている。配線Ｗ４上には、この配線Ｗ４に接続するようにビアＶ７が設けられており、ビアＶ７上には、このビアＶ７に接続するように、接地電位配線ＧＮＤが設けられている。これにより、ｎ＋拡散領域Ｎ２は、ビアＶ６、配線Ｗ４及びビアＶ７を介して接地電位配線ＧＮＤに接続されている。
【００１１】
一方、Ｐ型シリコン基板ＰＳｕｂの表面におけるＮウエルＮＷ１及びＰウエルＰＷ１が形成されている領域以外の領域に、ｐ＋拡散領域Ｐ３が形成されている。多層配線層Ｍ２１におけるｐ＋拡散領域Ｐ３上には、下から順にビアＶ８、配線Ｗ５、ビアＶ９及び接地電位配線ＧＮＤがこの順に設けられており、ｐ＋拡散領域Ｐ３は、ビアＶ８、配線Ｗ５及びビアＶ９を介して接地電位配線ＧＮＤに接続されている。
【００１２】
温度センサ部２３においては、Ｐ型シリコン基板ＰＳｕｂの表面にＮウエルＮＷ２が形成されており、このＮウエルＮＷ２の表面にはｐ＋拡散領域Ｐ２１及びｎ＋拡散領域Ｎ２１が相互に離隔して形成されている。そして、多層配線層Ｍ２１におけるｐ＋拡散領域Ｐ２１上には、下から順にビアＶ２１、配線Ｗ２１、ビア２２及び接地電位配線ＧＮＤがこの順に設けられており、ｐ＋拡散領域Ｐ２１は、ビアＶ２１、配線Ｗ２１及びビアＶ２２を介して接地電位配線ＧＮＤに接続されている。
【００１３】
また、多層配線層Ｍ２１におけるｎ＋拡散領域Ｎ２１上には、このｎ＋拡散領域Ｎ２１に接続するようにビアＶ２３が設けられており、このビアＶ２３上には、配線Ｗ２２が設けられている。配線Ｗ２２は、その一端部がビアＶ２３に接続されていると共に、出力端子Ｖｏｕｔ２１に接続されている。また、配線Ｗ２２の下方には、配線Ｗ２２の他端部に接続するようにビアＶ２４が設けられており、ビアＶ２４の下方には、例えばポリシリコンからなる抵抗体Ｒが設けられている。抵抗体Ｒはシート状の形状を持ち、その一端部がビアＶ２４に接続されている。抵抗体ＲはＣＭＯＳ回路４のゲート電極Ｇ１及びＧ２と同時に形成されたものであり、ゲート電極Ｇ１及びＧ２と同層に設けられている。更に、抵抗体Ｒ上には抵抗体Ｒの他端部に接続するようにビアＶ２５が設けられている。更にまた、ビアＶ２５上には、下から順に、配線Ｗ２３、ビアＶ２６及び電源電位配線Ｖｃｃが設けられており、抵抗体ＲはビアＶ２５、配線Ｗ２３及びビアＶ２６を介して電源電位配線Ｖｃｃに接続されている。
【００１４】
これにより、ＮウエルＮＷ２にはｐ＋拡散領域Ｐ２１よりも高い電位が印加される。この結果、ｐ＋拡散領域Ｐ２１とＮウエルＮＷ２との間で、順方向のｐｎ接合が形成され、寄生ｐｎ接合ダイオードＤが形成される。
【００１５】
なお、多層配線層Ｍ２１において、ビアＶ１、Ｖ３、Ｖ４、Ｖ６、Ｖ８、Ｖ２１及びＶ２３は第１の絶縁層内に設けられており、この第１の絶縁層内に、ゲート電極Ｇ１及びＧ２並びに抵抗体Ｒが同層に設けられている。また、配線Ｗ１、Ｗ２、Ｗ４、Ｗ５、Ｗ２１、Ｗ２２及びＷ２３は前記第１の絶縁層上に設けられた第１の配線層内に相互に同層に設けられており、ビアＶ２、Ｖ５、Ｖ７、Ｖ９、Ｖ２２及びＶ２６はこの第１の配線層上に設けられた第２の絶縁層内に設けられている。更に、各接地電位配線ＧＮＤ、各電源電位配線Ｖｃｃ及び配線Ｗ３は第２の絶縁層上に設けられた第２の配線層内に相互に同層に設けられている。更にまた、多層配線層Ｍ２１における前記各ビア、各配線及び抵抗体Ｒ以外の部分、並びに第２の絶縁層の上層は、絶縁材料７により埋め込まれている。
【００１６】
図６に示すように、半導体集積回路装置２１における温度センサ部２３においては、電源電位配線Ｖｃｃから接地電位配線ＧＮＤに向かって、抵抗体Ｒ及び寄生ｐｎ接合ダイオードＤがこの順に直列に接続されており、抵抗体Ｒと寄生ｐｎ接合ダイオードＤとの間の接続点には出力端子Ｖｏｕｔ２１が接続されている。このとき、寄生ｐｎ接合ダイオードＤは順方向になるように接続されている。
【００１７】
これにより、図５に示すように、半導体集積回路装置２１の温度が変化すると、寄生ｐｎ接合ダイオードＤの特性が変化し、この特性の変化により出力端子Ｖｏｕｔ２１の電位が変化する。そして、この出力端子Ｖｏｕｔ２１の電位を検出することにより、半導体集積回路装置２１の温度を測定することができる。また、この半導体集積回路装置２１においては、寄生ｐｎ接合ダイオードＤを、ＭＯＳトランジスタの素子構造を利用して形成することができるため、従来のＭＯＳプロセスを変更することなく、温度センサ部２３を形成することができる。
【００１８】
しかしながら、図５及び図６に示す従来の技術においては、寄生ｐｎ接合ダイオードＤの温度係数が０．００２／Ｋ程度と低く、十分なＳＮＲ（Ｓｉｇｎａｌ−ｔｏ−Ｎｏｉｓｅ  Ｒａｔｉｏ：信号対雑音比）を得ることができないという問題点がある。
【００１９】
そこで、半導体集積回路装置内に、ＭＯＳトランジスタの素子構造以外の構造を持つ温度センサ、例えば、半導体容量を使用する温度センサを設ける技術が提案されている（例えば、特許文献３参照。）。
【００２０】
【特許文献１】
特開平１−３０２８４９号公報
【特許文献２】
特開平９−２２９７７８号公報
【特許文献３】
特開昭６３−３００５２３号公報
【００２１】
【発明が解決しようとする課題】
しかしながら、上述の従来の技術には以下に示す問題点がある。即ち、半導体集積回路装置内に、ＭＯＳトランジスタの素子構造以外の構造を持つ温度センサをモノリシックに形成しようとすると、温度センサ部以外の集積回路部についても従来の半導体プロセスを変更しなくてはならず、新たなプロセス開発が必要となる。また、既に動作が検証されたマクロが使用できなくなり、新たな検証が必要になる。このように、集積回路部についても既存のプラットフォームを使用できなくなり、半導体集積回路装置の製造コストが増加する。更に、温度センサを形成する材料の種類によっては、半導体集積回路装置内及びその製造装置を汚染してしまう。
【００２２】
本発明はかかる問題点に鑑みてなされたものであって、集積回路部に既存のプラットフォームをそのまま使用することができ、その内部及びその製造装置を汚染することなく製造することができる温度センサを備えた半導体集積回路装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明に係る半導体集積回路装置は、半導体基板と、この半導体基板上に設けられた多層配線層とを備えた半導体集積回路装置において、前記半導体基板の表面及び前記多層配線層に設けられた集積回路部と、前記多層配線層よりも上層に設けられ温度に応じて電気的特性が変化する温度モニタ部と、この温度モニタ部に接続されこの温度モニタ部の電気的特性を検出して前記温度を測定する検出手段と、を有することを特徴とする。
【００２４】
本発明においては、温度モニタ部を、多層配線層よりも上層に設けることにより、温度センサの構造をＭＯＳトランジスタの素子構造以外の構造とする場合においても、多層配線層に設けられる集積回路部においては従来のプラットフォームをそのまま使用することができる。即ち、集積回路部が設けられる半導体基板及び多層配線層を形成した後に温度モニタ部を形成することができるため、集積回路部を従来の製造プロセスにより形成することができる。また、これにより、温度モニタ部に特殊な材料を使用する場合においても、集積回路部及び集積回路部を製造する製造装置が汚染されることがない。
【００２５】
更に、前記温度モニタ部の直下域に前記集積回路部の少なくとも一部が配置されていてもよい。これにより、温度モニタ部の直下域を有効に利用して省スペース化を図ることができ、半導体集積回路装置を小型化することができる。
【００２６】
更にまた、本発明に係る半導体集積回路装置には、複数の前記温度モニタ部が設けられていてもよい。これにより、温度測定の精度を向上させることができる。
【００２７】
更にまた、本発明に係る半導体集積回路装置は、前記温度モニタ部よりも下層に設けられたボンディングパッドを有していてもよい。これにより、ボンディングパッドまでを従来の製造プロセスにより製造することができる。
【００２８】
更にまた、前記温度モニタ部が温度に応じて抵抗値が変化する部材であり、前記検出手段が前記部材の抵抗値を検出するものであってもよく、この場合、前記部材が酸化バナジウムにより形成されていることが好ましい。これにより、酸化バナジウムは抵抗率の温度係数が高く、安定であるため、ＳＮＲが高く信頼性が良好な温度モニタ部を得ることができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は、本実施形態に係る半導体集積回路装置を示す断面図であり、図２は、図１に示す半導体集積回路装置の温度センサ部を示す等価回路図である。本実施形態に係る半導体集積回路装置は１個のシリコンチップ上に形成されたものである。
【００３０】
図１に示すように、本実施形態に係る半導体集積回路装置１は、Ｐ型シリコン基板ＰＳｕｂと、このＰ型シリコン基板ＰＳｕｂ上に形成された多層配線層Ｍ１と、この多層配線層Ｍ１上に形成された絶縁層１５と、この絶縁層１５上に形成されたシート層１６とから構成されている。多層配線層Ｍ１は、夫々複数の配線層及び絶縁層が交互に積層されたものである。また、シート層１６は多層配線層Ｍ１内の配線層とは異なり、通常の配線は形成されないものである。そして、この半導体集積回路装置１には、Ｐ型シリコン基板ＰＳｕｂの表面及び多層配線層Ｍ１の所定の領域に形成された集積回路部２が設けられている。また、Ｐ型シリコン基板ＰＳｕｂの表面、多層配線層Ｍ１における集積回路部２が形成されていない領域、絶縁層１５及びシート層１６に形成された温度センサ部３とが設けられている。
【００３１】
集積回路部２の構成は、図５に示す従来の半導体集積回路装置２１の集積回路部２の構成と同じである。即ち、集積回路部２は、演算及び記憶等の処理を行うものであり、ＣＭＯＳ回路４等の素子が設けられている。また、集積回路部２には、温度センサ部３の測定結果をデータ処理する回路が含まれていてもよい。なお、集積回路部２にはＣＭＯＳ回路４以外の素子も設けられているが、図１においては図示を省略されている。
【００３２】
温度センサ部３においては、Ｐ型シリコン基板ＰＳｕｂの表面の一部にｐ＋拡散領域Ｐ４が形成されている。そして、多層配線層Ｍ１におけるｐ＋拡散領域Ｐ４上の部分には、このｐ＋拡散領域Ｐ４に接続するようにビアＶ１１が設けられており、このビアＶ１１上には、ビアＶ１１に接続するように配線Ｗ１１が設けられている。また、配線Ｗ１１上には、配線Ｗ１１に接続するようにビアＶ１２が設けられており、ビアＶ１２上には、このビアＶ１２に接続するように配線Ｗ１２が設けられている。そして、絶縁層１５における配線Ｗ１２上の部分には、配線Ｗ１２に接続するようにビアＶ１３が設けられている。
【００３３】
更に、シート層１６におけるビアＶ１３上の部分には、温度モニタ部としてのシート部材８が設けられている。即ち、シート部材８は、多層配線層Ｍ１の上層に設けられている。シート部材８の形状は、Ｐ型シリコン基板ＰＳｕｂの表面に垂直な方向から見て正方形をなすシート形状であり、この正方形の１辺の長さが例えば１０乃至２０μｍであり、膜厚は例えば０．１乃至０．２μｍである。シート部材８の相互に対向する２辺には夫々電極（図示せず）が設けられており、一方の電極はビアＶ１３に接続されている。
【００３４】
シート部材８は例えば酸化バナジウムにより形成されている。酸化バナジウムの安定な化合物は、例えばＶＯ２及びＶ２Ｏ５等であり、酸化バナジウムを化学式ＶＯｘで表すと、ｘは２前後である。なお、温度が２５℃のときの酸化バナジウムの体積抵抗率は、シリコンウエハ上で例えば０．０１乃至１０（Ω・ｃｍ）程度であり、温度係数は−０．０２乃至−０．０３（／Ｋ）程度である。シート部材８の抵抗値は例えば数百Ω、例えば３００Ωである。
【００３５】
絶縁層１５におけるシート部材８の下方に相当する部分には、シート部材８の他方の電極（図示せず）に接続するようにビアＶ１４が設けられている。また、多層配線層Ｍ１におけるビアＶ１４の下方には、このビアＶ１４に接続するように配線Ｗ１３が設けられている。配線Ｗ１３には、出力端子Ｖｏｕｔ１が接続されている。更に、配線Ｗ１３の下方には配線Ｗ１３に接続するようにビアＶ１５が設けられており、ビアＶ１５の下方には、ビアＶ１５に接続するように配線Ｗ１４が設けられており、配線Ｗ１４の下方にはこの配線Ｗ１４に接続するようにビアＶ１６が設けられている。
【００３６】
ビアＶ１６の下方には、例えばポリシリコンからなる抵抗体Ｒが設けられている。抵抗体Ｒはシート状の形状を持ち、その一端部がビアＶ１６に接続されている。抵抗体Ｒは集積回路部２におけるＣＭＯＳ回路４のゲート電極Ｇ１及びＧ２と同時に形成されたものであり、ゲート電極Ｇ１及びＧ２と同層に設けられている。抵抗体Ｒの形状は、Ｐ型シリコン基板ＰＳｕｂの表面に垂直な方向から見て正方形状をなすシート形状であり、この正方形の１辺の長さが例えば１０乃至２０μｍであり、膜厚は例えば０．２乃至０．３μｍである。また、抵抗体Ｒの抵抗値は、例えば、シート部材８の抵抗値と略等しく設定されており、例えば数百Ω、例えば３００Ωである。
【００３７】
更にまた、抵抗体Ｒ上には抵抗体Ｒの他端部に接続するようにビアＶ１７が設けられている。更にまた、ビアＶ１７上には、ビアＶ１７に接続するように配線Ｗ１５が設けられており、配線Ｗ１５上には、配線Ｗ１５に接続するようにビアＶ１８が設けられており、ビアＶ１８上には、ビアＶ１８に接続するように電源電位配線Ｖｃｃが設けられている。
【００３８】
即ち、ｐ＋拡散領域Ｐ４から電源電位配線Ｖｃｃに向かって、ビアＶ１１、配線Ｗ１１、ビアＶ１２、配線Ｗ１２、ビアＶ１３、シート部材８、ビアＶ１４、配線Ｗ１３、ビアＶ１５、配線Ｗ１４、ビアＶ１６、抵抗体Ｒ、ビアＶ１７、配線Ｗ１５、ビアＶ１８がこの順に直列に接続されている。また、ｐ＋拡散領域Ｐ４は、Ｐ型シリコン基板ＰＳｕｂ、ｐ＋拡散領域Ｐ３、ビアＶ８、配線Ｗ５、ビアＶ９を介して、集積回路部２の接地電位配線ＧＮＤに接続されている。
【００３９】
なお、Ｐ型シリコン基板ＰＳｕｂのｐ＋拡散領域Ｐ４、ビアＶ１１乃至Ｖ１８、配線Ｗ１１乃至Ｗ１５及び抵抗体Ｒにより、検出手段が形成されている。そして、この検出手段及び温度モニタ部としてのシート部材８により、温度センサ部３が形成されている。
【００４０】
本実施形態に係る半導体集積回路装置１を上述の如く構成した結果、図２に示すように、温度センサ部３においては、電源電位配線Ｖｃｃから接地電位配線ＧＮＤに向かって、抵抗体Ｒ及びシート部材８がこの順に直列に接続された回路が形成される。そして、抵抗体Ｒとシート部材８との接続点に、出力端子Ｖｏｕｔ１が接続されている。
【００４１】
なお、多層配線層Ｍ１において、ビアＶ１、Ｖ３、Ｖ４、Ｖ６、Ｖ８、Ｖ１１、Ｖ１６及びＶ１７は第１の絶縁層内に設けられており、この第１の絶縁層内に、ゲート電極Ｇ１及びＧ２並びに抵抗体Ｒが同層に設けられている。また、配線Ｗ１、Ｗ２、Ｗ４、Ｗ５、Ｗ１１、Ｗ１４及びＷ１５は、前記第１の絶縁層上に設けられた第１の配線層内に相互に同層に設けられており、ビアＶ２、Ｖ５、Ｖ７、Ｖ９、Ｖ１２、Ｖ１５及びＶ１８は、この第１の配線層上に設けられた第２の絶縁層内に設けられている。更に、各接地電位配線ＧＮＤ、各電源電位配線Ｖｃｃ、配線Ｗ３、Ｗ１２及びＷ１３は、第２の絶縁層上に設けられた第２の配線層内に相互に同層に設けられている。更にまた、ビアＶ１３及びＶ１４は、多層配線層Ｍ１上に設けられた絶縁層１５内に設けられている。更にまた、シート部材８は、この絶縁層１５上に設けられたシート層１６に設けられている。多層配線層Ｍ１、絶縁層１５及びシート層１６における前記各ビア、各配線、抵抗体Ｒ及びシート部材８以外の部分、並びにシート部材８の上層は、絶縁材料７により埋め込まれている。
【００４２】
上述の如く、半導体集積回路装置１においては、集積回路部２はＰ型シリコン基板ＰＳｕｂ及び多層配線層Ｍ１に設けられており、多層配線層Ｍ１の上層にある絶縁層１５及びシート層１６には設けられていない。一方、温度センサ部３のシート部材８はシート層１６に設けられている。
【００４３】
次に、図１を参照して半導体集積回路装置１の製造方法について説明する。本実施形態においては、通常の方法により、Ｐ型シリコン基板ＰＳｕｂの表面にＮウエルＮＷ１及びＰウエルＰＷ１並びにｎ＋拡散領域Ｎ１、Ｎ２及びｐ＋拡散領域Ｐ１乃至Ｐ４を形成した後、多層配線層Ｍ１を下層から上層に向かって形成する。このとき、抵抗体Ｒはゲート電極Ｇ１及びＧ２と同時に形成するが、ゲート電極Ｇ１及びＧ２に不純物を注入する際には抵抗体Ｒをマスクで覆い、不純物の注入を制限する。そして、抵抗体Ｒに注入する不純物の濃度を制御することにより、抵抗体Ｒの抵抗率を調整する。その後、多層配線層Ｍ１上に絶縁層１５を形成し、絶縁層１５内にビアＶ１３及びＶ１４を形成する。その後、絶縁層１５上にシート部材８をスパッタ法により形成し、絶縁材料７によりシート部材８を埋め込み、シート層１６を形成する。これにより、本実施形態に係る半導体集積回路装置１が製造される。
【００４４】
次に、上述の如く構成された本実施形態に係る半導体集積回路装置１の動作について説明する。接地電位配線ＧＮＤに接地電位を印加し、電源電位配線Ｖｃｃに電源電位を印加すると、出力端子Ｖｏｕｔ１の電位は、シート部材８の抵抗値及び抵抗体Ｒの抵抗値によって決定される接地電位と電源電位との中間の値となる。そして、外部の温度が上昇するか、又は集積回路部２が駆動して発熱することにより半導体集積回路装置１の温度が上昇すると、シート部材８の温度も上昇し、その抵抗値が低下する。このとき、シート部材８を形成する酸化バナジウムの抵抗率の温度係数は−０．０２乃至−０．０３程度であるため、温度が１℃上昇すると抵抗値は２〜３％程度減少する。そして、出力端子Ｖｏｕｔ１の電位を検出することにより、半導体集積回路装置１の温度を測定する。
【００４５】
そして、この温度の測定結果に基づいて、集積回路部２を制御する。例えば、温度の測定値が所定の値を超えた場合は、集積回路部２が過熱状態にあると判断し、集積回路部２の駆動を停止する。
【００４６】
本実施形態においては、シート部材８が多層配線層Ｍ１の上層のシート層１６に設けられており、集積回路部２がこのシート層１６には設けられておらず、それよりも下層の配線層に設けられているため、集積回路部２には既存のマクロを使用することができる。そして、集積回路部２を形成した後に、シート部材８を形成することができるため、集積回路部２を従来の製造プロセスにより形成することができる。このため、集積回路部２については、既存のプラットフォームを変更する必要がない。この結果、シート部材８を設けることによる製造コストの上昇を抑制できる。また、酸化バナジウムにより、集積回路部２を汚染することがなく、集積回路部２を製造するための半導体製造装置を汚染することがない。
【００４７】
また、酸化バナジウムは、抵抗率の温度係数の絶対値が０．０２〜０．０３程度であり、寄生ｐｎ接合ダイオードの温度係数の絶対値である０．００２よりも大きいため、温度測定に際して高いＳＮＲを得ることができる。更に、酸化バナジウムは化学的に安定であるため、温度センサ部３の信頼性を向上させることができ、この結果、半導体集積回路装置１の信頼性を向上させることができる。
【００４８】
更に、温度センサ部３における温度の測定結果に基づいて集積回路部２を制御することにより、集積回路部２を適正に制御することができる。例えば、集積回路部２が過熱により破壊されることを防止することができる。
【００４９】
なお、本実施形態においては、集積回路部２が形成されている領域と異なる領域に温度センサ部３が形成されている例を示したが、本発明においては、集積回路部２の直上域の少なくとも一部にシート部材８が形成されていてもよい。即ち、シート部材８の直下域に、集積回路部２の少なくとも一部が配置されていてもよい。これにより、シート部材８の直下域を有効に利用して省スペース化を図ることができ、半導体集積回路装置１のレイアウト面積を低減して小型化を図ることができる。
【００５０】
また、温度センサ部３は、半導体集積回路装置１が形成されているチップの１ヶ所に形成されていてもよく、複数の箇所に夫々形成されていてもよい。例えば、チップの中央部及び四隅部の合計５ヶ所に形成されていてもよい。温度センサ部３を複数ヶ所に夫々設け、各温度センサ部３の測定値の平均値を算出することにより、温度測定の精度をより向上させることができる。
【００５１】
更に、本実施形態においては、１枚のシート部材８を設けたが、本発明はこれに限定されず、複数枚のシート部材８を設けてもよい。この場合、半導体集積回路装置１の最上層に複数枚のシート部材８を設けることが好ましいが、レイアウト面積を縮小するために、半導体集積回路装置１の最上層及びそれより下層の層に夫々シート部材８を設けてもよい。但し、この場合においても、シート部材８は、集積回路部２が設けられた多層配線層Ｍ１よりも上層に設ける必要がある。
【００５２】
更にまた、温度センサ部３の構成は図１に示す構成に限定されず、例えば、出力端子Ｖｏｕｔ１は配線Ｗ１４に接続されていてもよい。また、多層配線層Ｍ１は３層以上の配線層を有していてもよい。
【００５３】
次に、本発明の第２の実施形態について説明する。図３は、本実施形態に係る半導体集積回路装置を示す断面図である。なお、図３に示す構成要素のうち、図１に示す構成要素と同じ構成要素には図１と同じ符号を付し、詳細な説明を省略する。図３に示すように、本実施形態に係る半導体集積回路装置１１は、集積回路部１２にバラクタ素子９が設けられていることを特徴としている。即ち、半導体集積回路装置１１はＰ型シリコン基板ＰＳｕｂ及び多層配線層Ｍ２から構成されており、集積回路部１２及び温度センサ部３が設けられている。そして、集積回路部１２にはバラクタ素子９が設けられており、温度センサ部３の出力がバラクタ素子９に入力するようになっている。なお、集積回路部１２には、ＣＭＯＳ回路等の素子が設けられていてもよいが、図３においては、集積回路部１２におけるバラクタ素子９以外の素子は、図示を省略している。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００５４】
バラクタ素子９は電圧制御可変容量端子である。バラクタ素子９は、例えば、インダクタ（図示せず）と共にＬＣ共振回路を構成するものであってもよい。そして、このＬＣ共振回路は、例えば、ＬＣ−ＶＣＯ（ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）の一部であってもよい。
【００５５】
バラクタ素子９においては、Ｐ型シリコン基板ＰＳｕｂの表面にＮウエルＮＷ３が形成されている。そして、ＮウエルＮＷ３の表面における相互に離隔した２ヶ所の領域に、ｎ＋拡散領域Ｎ３及びＮ４が形成されている。多層配線層Ｍ２におけるｎ＋拡散領域Ｎ３の直上域に相当する部分には、下方、即ちｎ＋拡散領域Ｎ３側から上方に向かって、ビアＶ３１、配線Ｗ３１、ビアＶ３２及び配線Ｗ３２がこの順に設けられており、これらは直列に接続されている。また、多層配線層Ｍ２におけるｎ＋拡散領域Ｎ４の直上域に相当する部分には、下方から上方に向かって、ビアＶ３３、配線Ｗ３３、ビアＶ３４及び配線Ｗ３４がこの順に設けられており、これらは直列に接続されている。そして、配線Ｗ３２及びＷ３４はソース・ドレイン端子Ｖｓｄに共通接続されている。更に、ＮウエルＮＷ３におけるｎ＋拡散領域Ｎ３とＮ４との間の領域の直上域には、ゲート絶縁膜（図示せず）が設けられており、このゲート絶縁膜上には、例えばポリシリコンからなるゲート電極Ｇ３が設けられている。ゲート電極Ｇ３はゲート端子Ｖｇに接続されており、ゲート端子Ｖｇは、温度センサ部３の出力端子Ｖｏｕｔ１から出力された信号が入力されるようになっている。
【００５６】
なお、ビアＶ３１、Ｖ３３及びゲート電極Ｇ３は第１の絶縁層に設けられており、配線Ｗ３１及びＷ３３は第１の配線層に設けられており、ビアＶ３２及びＶ３４は第２の絶縁層に設けられており、配線Ｗ３２及びＷ３４は第２の配線層に設けられている。
【００５７】
次に、本実施形態に係る半導体集積回路装置１１の動作について説明する。前述の第１の実施形態と同様な動作により、温度センサ部３が温度に応じた電位信号を出力端子Ｖｏｕｔ１から出力する。そして、この電位信号が、集積回路部１２のゲート端子Ｖｇに入力される。このため、半導体集積回路装置１１の温度が変化すると、シート部材８の抵抗値が変化し、集積回路部１２のゲート端子Ｖｇに入力される電位が変化する。
【００５８】
これにより、バラクタ素子９において、ソース・ドレイン端子Ｖｓｄとゲート端子Ｖｇとの間に印加される電圧が変化する。この結果、ＮウエルＮＷ３におけるゲート電極Ｇ３の直下域における空乏層の厚さが変化し、ＮウエルＮＷ３とゲート電極Ｇ３との間の容量値が変化する。即ち、ＮウエルＮＷ３に対するゲート電極Ｇ３の電位が十分に高いと、バラクタ素子９がアキュムレーションモードになり、容量絶縁膜の実効的な厚さがゲート電極Ｇ３の厚さとなるため、ＮウエルＮＷ３とゲート電極Ｇ３との間の容量値が最大になる。この状態から、ＮウエルＮＷ３に対するゲート電極Ｇ３の電位が低下していくと、ＮウエルＮＷ３におけるゲート電極Ｇ３の直下域に空乏層が形成され、実効的な容量絶縁膜の厚さが厚くなり、ＮウエルＮＷ３とゲート電極Ｇ３との間の容量値が低下する。このように、ゲート端子Ｖｇに入力される電位に応じて容量値が変化することにより、半導体集積回路装置１１の温度をバラクタ素子９の容量値として取り出すことができる。また、このバラクタ素子９がインダクタと共にＬＣ−ＶＣＯを構成している場合は、バラクタ素子９の容量値に応じてＬＣ−ＶＣＯが発振する交流信号の周波数が変化する。この結果、半導体集積回路装置１１の温度をこのＬＣ−ＶＣＯが発振する交流信号の周波数として取り出すことができる。このように、温度センサ部３の出力端子Ｖｏｕｔ１から出力される信号に基づいて、集積回路部１２のバラクタ素子９が制御される。
【００５９】
上述の如く、本実施形態においては、半導体集積回路装置１１の温度を、容量値又は交流信号の周波数として取り出すことができる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
【００６０】
次に、本発明の第３の実施形態について説明する。図４は、本実施形態に係る半導体集積回路装置を示す断面図である。図４に示すように、本実施形態の特徴は、集積回路部２２にボンディングパッド１０が設けられていることである。即ち、本実施形態に係る半導体集積回路装置は、Ｐ型シリコン基板ＰＳｕｂ及び多層配線層Ｍ３から構成されており、集積回路部２２及び温度センサ部３が設けられている。そして、集積回路部２２にはボンディングパッド１０が設けられている。なお、図４においては、集積回路部２２におけるボンディングパッド１０とその周辺部以外の部分、及び温度センサ部３におけるシート部材８以外の部分は、図示を省略されている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００６１】
本実施形態においては、多層配線層Ｍ３に絶縁材料７からなる絶縁層１７が設けられている。絶縁層１７は多層配線層Ｍ３の最上層である。そして、集積回路部２２において、絶縁層１７上にボンディングパッド１０が設けられている。なお、ボンディングパッド１０は、前述の第２の配線層、即ち、接地電位配線ＧＮＤ及び電源電位配線Ｖｃｃが設けられている配線層に設けられていてもよい。また、ボンディングパッド１０は、例えば、アルミニウム等の金属により形成されている。
【００６２】
ボンディングパッド１０の下方にはビアＶ３５及び配線Ｗ３５が設けられており、ボンディングパッド１０はビアＶ３５を介して配線Ｗ３５に接続されている。また、例えば、配線Ｗ３５の下方にはビアＶ３６が設けられており、配線Ｗ３５はビアＶ３６を介して、Ｐ型シリコン基板ＰＳｕｂに接続されている。なお、配線Ｗ３５は、例えば図１に示す配線Ｗ３のように、ＣＭＯＳ回路の入力配線であってもよい。
【００６３】
更に、絶縁層１７上には、絶縁層１７の上面及びボンディングパッド１０の端部を覆うように、絶縁材料７からなる絶縁層１５が設けられている。そして、温度センサ部３において、絶縁層１５上にシート部材８が設けられている。更にまた、絶縁層１５上には、絶縁層１５の上面及びシート部材８を覆うように、絶縁材料７からなる膜が形成されており、これにより、シート層１６が形成されている。なお、絶縁層１５及びシート層１６におけるボンディングパッド１０の端部を除く部分の直上域に相当する領域には、開口部１８が形成されており、開口部１８において、ボンディングパッド１０が露出している。そして、ボンディングパッド１０の露出部分には、半田ボール１４が搭載されている。半田ボール１４にワイヤ配線（図示せず）が接合される。
【００６４】
次に、本実施形態の動作について説明する。前述のワイヤ配線に対して、集積回路部２２が半田ボール１４、ボンディングパッド１０、ビアＶ３５及び配線Ｗ３５を介して信号を入出力する。本実施形態に係る半導体集積回路装置における上記以外の動作は、前述の第１の実施形態と同様である。
【００６５】
本実施形態においては、半導体集積回路装置にボンディングパッド１０を設け、このボンディングパッド１０よりも上層にシート部材８を設けている。これにより、Ｐ型シリコン基板ＰＳｕｂからボンディングパッド１０までを従来の製造プロセスにより製造し、その後、別工程にてシート部材８を形成することができる。このため、ボンディングパッド１０までの製造において既存のプラットフォームを使用することができ、シート部材８を設けることによる製造コストの増加を抑制できる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
【００６６】
なお、本実施形態において、開口部１８内を、シート部材８を形成する材料と同じ材料、例えば酸化バナジウムにより埋め込み、ボンディングパッドの表面の高さを、シート部材８の表面の高さと同じにしてもよい。
【００６７】
【発明の効果】
以上詳述したように、本発明によれば、モニタ手段を集積回路部よりも上層に設けているため、温度センサにＭＯＳトランジスタの素子構造を利用する温度センサ以外のセンサを使用しても、集積回路部には従来のプラットフォームを使用することができる。また、集積回路部を形成した後に温度モニタ部を形成することができるため、集積回路部を従来の製造プロセスにより形成することができると共に、温度モニタ部を形成する材料により集積回路部及びそれを製造する装置を汚染することがない。この結果、製造コストが低く、性能が高いモノリシック型の温度センサを備えた半導体集積回路装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体集積回路装置を示す断面図である。
【図２】図１に示す半導体集積回路装置の温度センサ部を示す等価回路図である。
【図３】本発明の第２の実施形態に係る半導体集積回路装置を示す断面図である。
【図４】本発明の第３の実施形態に係る半導体集積回路装置を示す断面図である。
【図５】従来の温度センサを備えた半導体集積回路装置を示す断面図である。
【図６】図５に示す半導体集積回路装置の温度センサ部を示す等価回路図である。
【符号の説明】
１、１１、２１；半導体集積回路装置
２、１２、２２；集積回路部
３、２３；温度センサ部
４；ＣＭＯＳ回路
５、６；チャネル領域
７；絶縁材料
８；シート部材
９；バラクタ素子
１０；ボンディングパッド
１４；半田ボール
１５、１７；絶縁層
１６；シート層
１８；開口部
Ｄ；寄生ｐｎ接合ダイオード
Ｇ１、Ｇ２、Ｇ３；ゲート電極
Ｍ１、Ｍ２、Ｍ３、Ｍ２１；多層配線層
ＰＳｕｂ；Ｐ型シリコン基板
Ｒ；抵抗体
Ｖｇ；ゲート端子
Ｖｓｄ；ソース・ドレイン端子
Ｖｏｕｔ１、Ｖｏｕｔ２１；出力端子
ＰＷ１；Ｐウエル
ＮＷ１、ＮＷ２、ＮＷ３；Ｎウエル
Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ２１；ｐ＋拡散領域
Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ２１；ｎ＋拡散領域
Ｖ１〜Ｖ９、Ｖ１１〜Ｖ１８、Ｖ２１〜Ｖ２６、Ｖ３１〜Ｖ３６；ビア
Ｗ１〜Ｗ５、Ｗ１１〜Ｗ１３、Ｗ２１〜Ｗ２３、Ｗ３１〜Ｗ３５；配線
Ｖｃｃ；電源電位配線
ＧＮＤ；接地電位配線
【図１】
2004304070.tif 000003
【図２】
2004304070.tif 000004
【図３】
2004304070.tif 000005
【図４】
2004304070.tif 000006
【図５】
2004304070.tif 000007
【図６】
2004304070.tif 000008