(57)【要約】【課題】起動時及び負荷急変時の直流出力電圧に含まれる振動電圧を速やかに低減すると共に、出力電圧検出手段での電力損失を低減して直流電源装置全体での消費電力を低減する。【解決手段】本発明による直流電源装置は、入力インピーダンスが出力インピーダンスより高いバッファ回路（３１）を出力電圧検出回路（２２）と誤差検出回路（１５）との間に接続し、起動時及び負荷急変時に昇圧チョッパ回路（２１）の直流出力電圧（ＥＯ）に含まれる過渡的な振動電圧が所定の電圧（ＶＲ２）を超えるときに昇圧チョッパ回路（２１）の直流出力電圧（ＥＯ）の上昇を制限する過電圧保護回路（１７）を設け、起動時及び負荷急変時は過電圧保護回路（１７）により過渡的な振動電圧を抑制し、定常時は誤差検出回路（１５）により直流−直流変換回路（２１）の直流出力電圧（ＥＯ）を制御する。【選択図】  図２
2004297915.tif 000002
【特許請求の範囲】
【請求項１】
交流電源からの交流電圧を直流電圧に変換する整流回路と、該整流回路から入力される直流電圧を略一定の直流電圧に変換するスイッチング動作を行うスイッチング素子を有する直流−直流変換回路と、該直流−直流変換回路の直流出力電圧を検出する電圧検出手段と、前記直流−直流変換回路のスイッチング素子に流れる電流を検出する電流検出手段と、前記電圧検出手段の検出信号及び前記電流検出手段の検出信号により前記直流−直流変換回路の直流出力電圧を略一定にすると共に前記交流電源からの交流入力電流の波形が交流入力電圧の波形と相似形になるように前記スイッチング素子のスイッチング動作を制御する制御回路とを備え、
前記制御回路は、基準電圧を発生する基準電圧発生手段と、前記電圧検出手段の検出信号電圧と前記基準電圧発生手段の基準電圧との誤差電圧を検出すると共に所定の時定数の積分回路を構成する誤差検出手段とを有する直流電源装置において、
入力インピーダンスが出力インピーダンスよりも高いバッファ手段を前記電圧検出手段と前記誤差検出手段との間に接続し、
起動時及び負荷急変時に前記直流−直流変換回路の直流出力電圧に含まれる過渡的な振動電圧が所定の電圧を超えるときに前記直流−直流変換回路の直流出力電圧の上昇を制限する過電圧保護手段を設け、
起動時及び負荷急変時は前記過電圧保護手段により前記振動電圧を抑制し、定常時は前記誤差検出手段により前記直流−直流変換回路の直流出力電圧を制御することを特徴とする直流電源装置。
【請求項２】
前記誤差検出手段は、前記電圧検出手段の検出信号電圧と前記基準電圧発生手段の基準電圧との誤差増幅信号を出力する誤差増幅器と、該誤差増幅器の検出信号入力端子に接続された入力抵抗と、前記誤差増幅器の出力端子と前記検出信号入力端子との間に接続された帰還コンデンサとを有する請求項１に記載の直流電源装置。
【請求項３】
前記電圧検出手段の検出信号電圧が前記過電圧保護手段の入力端子に直接入力される請求項１又は２に記載の直流電源装置。
【請求項４】
前記電圧検出手段の検出信号電圧が前記バッファ手段を介して前記過電圧保護手段の入力端子に入力される請求項１又は２に記載の直流電源装置。
【請求項５】
前記電圧検出手段の１つの検出信号電圧が前記誤差検出手段及び前記過電圧保護手段に入力される請求項１〜４の何れか１項に記載の直流電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は商用交流電源の高調波歪を低減する力率改善回路を有する直流電源装置、特に電源投入時等の起動時や負荷急変時に直流出力電圧に含まれる過渡的な振動電圧を速やかに抑制できる直流電源装置に属する。
【０００２】
【従来の技術】
近年、電子機器の電源高調波歪の総量規制及び省電力規制に伴い、スイッチングレギュレータ等の直流電源装置に対する商用交流電源の入力回路段に力率改善回路を設けて商用交流電源の高調波歪を低減すると共に、直流電源装置全体のより一層の省電力化が要求されている。製品によっては、ＡＣ９０［Ｖ］からＡＣ２６０［Ｖ］までの如何なる商用交流電源の入力電圧においても無負荷時の消費電力を０．５［Ｗ］或いは１［Ｗ］以下に抑えるように要求されている。図３は、従来から力率改善アクティブフィルタ回路として知られる昇圧チョッパ回路を有する直流電源装置の一例を示す。図３に示す従来の直流電源装置は、図示しない商用交流電源からノイズフィルタ（１）を介して入力される交流電圧ＥＡＣを全波整流して直流電圧Ｅｉに変換する整流回路（２）と、整流回路（２）から入力される直流電圧Ｅｉを略一定の直流電圧ＥＯに変換するスイッチング動作を行うスイッチング素子としてのＭＯＳ−ＦＥＴ（Ｑ１）を有する直流−直流変換回路としての昇圧チョッパ回路（２１）と、昇圧チョッパ回路（２１）の直流出力電圧ＥＯを検出する電圧検出手段としての出力電圧検出回路（２２）と、昇圧チョッパ回路（２１）を構成するＭＯＳ−ＦＥＴ（Ｑ１）に流れる電流Ｉｉを検出する電流検出手段としての電流検出用抵抗（Ｒ８）と、出力電圧検出回路（２２）の検出信号ＶＯ及び電流検出用抵抗（Ｒ８）の検出信号Ｖｉにより昇圧チョッパ回路（２１）の直流出力電圧ＥＯを略一定にすると共に交流入力電流ＩＡＣの波形が交流入力電圧ＥＡＣの波形と相似形になるようにＭＯＳ−ＦＥＴ（Ｑ１）のスイッチング動作を制御する制御回路（３）とを備えている。昇圧チョッパ回路（２１）は、一端が整流回路（２）の＋側出力端子に接続されたチョークコイル（Ｌ１）と、チョークコイル（Ｌ１）の他端と整流回路（２）の−側出力端子との間に接続されたＭＯＳ−ＦＥＴ（Ｑ１）と、アノードがＭＯＳ−ＦＥＴ（Ｑ１）のドレインに接続された整流ダイオード（Ｄ１）と、整流ダイオード（Ｄ１）のカソードと整流回路（２）の−側出力端子との間に接続された平滑コンデンサ（Ｃ１）とから構成される。
【０００３】
制御回路（３）は、誤差検出手段としての誤差検出回路（１５）、基準電圧発生手段としての基準電源（１６）、乗算器（６）、加算増幅器（７）、ＰＷＭコンパレータ（８）、鋸波発振器（９）、過電流保護回路（１１）、２つのトランジスタ（Ｑ２，Ｑ３）を備えた駆動回路（１２）及び過電圧保護手段としての過電圧保護回路（１７）で構成され、固定発振によるＰＷＭ（パルス幅変調）制御により直流出力電圧ＥＯを略一定にすると共に、交流入力電流ＩＡＣの波形を交流入力電圧ＥＡＣの正弦波形と相似形にすることにより、入力力率を向上させる。即ち、出力電圧検出回路（２２）により直流出力電圧ＥＯが検出され、その検出電圧ＶＯが誤差検出回路（１５）に入力され、誤差検出回路（１５）により基準電源（１６）の基準電圧ＶＲ１との誤差電圧ＶＥＲを増幅して出力する。誤差検出回路（１５）の誤差電圧ＶＥＲは乗算器（６）により全波整流された直流入力電圧Ｅｉと乗算され、更に乗算器（６）の出力信号は加算増幅器（７）により電流検出用抵抗（Ｒ８）の検出信号Ｖｉと加算され、ＰＷＭコンパレータ（８）に入力される。
【０００４】
ＰＷＭコンパレータ（８）は、鋸波発振器（９）からの鋸波発振信号と加算増幅器（７）の出力信号とを比較してＰＷＭ信号を出力し、２つのトランジスタ（Ｑ２，Ｑ３）を備えた駆動回路（１２）から出力される制御信号ＶＧにより昇圧チョッパ回路（２１）のＭＯＳ−ＦＥＴ（Ｑ１）をオン・オフ動作させている。このような直流出力電圧ＥＯと直流入力電圧Ｅｉとの乗算で得た波形と同一となるように直流入力電流Ｉｉの波形をスイッチング制御することにより、交流入力電流ＩＡＣの波形を正弦波形に近似させて高調波歪を低減し、入力力率を向上させる。
【０００５】
また、ＭＯＳ−ＦＥＴ（Ｑ１）に流れる電流Ｉｉを電流検出用抵抗（Ｒ８）で検出し、過電流保護回路（１１）により低入力電圧時に過大な電流がＭＯＳ−ＦＥＴ（Ｑ１）に流れるのを防止する。更に、誤差検出回路（１５）による出力電圧制御の応答速度は一般的なＤＣ／ＤＣコンバータに比べ遅くしている。この理由は、制御回路（３）を構成する誤差検出回路（１５）を商用交流電源の周波数（５０〜６０［Ｈｚ］）に応答させた場合、交流入力電流ＩＡＣの波形が正弦波から歪むため、商用周波数では応答しないように応答速度を遅くする。そのため、起動時及び負荷急変時に直流出力電圧ＥＯが大きく振動してオーバーシュートにより過大な電圧が出力されたり、アンダーシュートにより次段の回路が停止したりする不具合がある。したがって、起動時及び負荷急変時に昇圧チョッパ回路（２１）の直流出力電圧ＥＯに含まれる過渡的な振動電圧が所定の電圧レベルＶＲ２を超えるときに過電圧信号ＶＯＰを出力する過電圧保護回路（１７）を設け、過電圧信号ＶＯＰがＰＷＭコンパレータ（８）に付与されたときに昇圧チョッパ回路（２１）の直流出力電圧ＥＯの上昇を制限する。
【０００６】
図３に示す出力電圧検出回路（２２）、誤差検出回路（１５）及び過電圧保護回路（１７）の詳細な回路構成を図４に示す。図４に示すように、出力電圧検出回路（２２）は昇圧チョッパ回路（２１）の直流出力端子間に２組の分圧抵抗（Ｒ１，Ｒ２；Ｒ４，Ｒ５）を並列接続して構成され、それぞれの分圧点から検出信号電圧ＶＯ，Ｖ１を出力する。誤差検出回路（１５）は、入力抵抗（Ｒ３）を介して反転入力端子（−）に入力される出力電圧検出回路（２２）の検出信号電圧ＶＯと非反転入力端子（＋）に入力される基準電源（１６）の基準電圧ＶＲ１との誤差電圧ＶＥＲを増幅して出力する誤差増幅器（１８）を有する。また、出力電圧制御の応答速度を遅くするため、誤差増幅器（１８）の出力端子と反転入力端子（−）との間に帰還コンデンサ（ＣＦ）を接続して積分回路を構成し、帰還コンデンサ（ＣＦ）の静電容量と入力抵抗（Ｒ３）の抵抗値との積で決定される時定数τ＝ＣＦＲ３に従った商用周波数に応答しない低い応答速度を設定する。また、誤差増幅器（１８）の動作を安定化するため、帰還コンデンサ（ＣＦ）と並列に帰還抵抗（ＲＦ）が接続されている。過電圧保護回路（１７）は、クランプレベルＥＲ２を設定する基準電圧ＶＲ２を出力する基準電源（２０）と、反転入力端子（−）に入力される出力電圧検出回路（２２）の検出信号電圧Ｖ１が非反転入力端子（＋）に入力される基準電源（２０）の基準電圧ＶＲ２を超えたときに過電圧信号ＶＯＰを発生する比較器（１９）とを有し、起動時及び負荷急変時の直流出力電圧ＥＯに含まれるクランプレベルＥＲ２を超える振動電圧を期間Ｔに亘ってクランプすることにより、起動時及び負荷急変時の直流出力電圧ＥＯのオーバーシュートを防止する。
【０００７】
図７は、起動時又は負荷急変時の直流出力電圧ＥＯの過渡応答波形を示し、誤差検出回路（１５）の出力電圧制御の応答速度を遅くしているため、直流出力電圧ＥＯが基準電源（１６）の基準電圧ＶＲ１に基づく設定値ＥＲ１に対し大きくハンチング（乱調）してオーバーシュートが発生する。このオーバーシュートに対し，過電圧保護回路（１７）を構成する基準電源（２０）の基準電圧ＶＲ２に基づくクランプレベルＥＲ２が設定され、クランプレベルＥＲ２を超える直流出力電圧ＥＯのオーバーシュートを期間Ｔに亘りクランプして過電圧保護を行う。
【０００８】
図３に示す直流電源装置では、図４に示すように出力電圧検出回路（２２）として出力電圧制御用の分圧抵抗（Ｒ１，Ｒ２）と過電圧保護用の分圧抵抗（Ｒ４，Ｒ５）とを各々有するため、これら２組の分圧抵抗（Ｒ１，Ｒ２；Ｒ４，Ｒ５）に流れる電流により大きな電力損失が発生し、直流電源装置全体としての電力損失が増加する問題点があった。
【０００９】
図５は、図４に示す出力電圧検出回路（２２）を構成する出力電圧制御用の分圧抵抗（Ｒ１，Ｒ２）及び過電圧保護用の分圧抵抗（Ｒ４，Ｒ５）を１組にしてコストダウンを図ったものを示す。図５に示す構成では、過電圧保護回路（１７）を構成する比較器（１９）の反転入力端子（−）を出力電圧検出回路（２２）を構成する分圧抵抗（Ｒ１，Ｒ２）の分圧点に接続しているので、分圧抵抗（Ｒ１，Ｒ２）に流れる電流が大きいときは動作的にはあまり問題はない反面、分圧抵抗（Ｒ１，Ｒ２）による電力損失が増加する問題点があった。一方、分圧抵抗（Ｒ１，Ｒ２）の抵抗値を大きくして電力損失を小さくすると、誤差検出回路（１５）の誤差増幅器（１８）の入力出力間に接続された帰還コンデンサ（ＣＦ）により、分圧抵抗（Ｒ１，Ｒ２）の分圧点電圧ＶＯの応答が遅れ、これに伴って比較器（１９）の応答も遅れるため、過電圧保護回路（１７）の動作が遅れる場合がある。また、破線に示すように、過電圧保護回路（１７）の比較器（１９）の反転入力端子（−）を誤差検出回路（１５）の誤差増幅器（１８）の出力端子に接続した場合は、誤差検出回路（１５）を構成する積分回路の時定数τ＝ＣＦＲ３により過電圧保護回路（１７）の出力応答が遅れるため、過電圧保護が全く機能しなくなる問題が生ずる。
【００１０】
上記の問題点を解消するために、図６及び図８に示す直流電源装置では、昇圧チョッパ回路（２１）の直流出力電圧ＥＯを入力抵抗（Ｒ３）を介して入力して所定の基準電圧（ＶＲ）との誤差を検出すると共に、帰還回路に接続したコンデンサ（Ｃ２）の静電容量と入力抵抗（Ｒ３）の抵抗値で決まる時定数τ＝Ｃ２Ｒ３の積分回路を構成した定電圧制御用の誤差増幅器（１４）に対し、電源投入による直流出力電圧ＥＯの過渡応答状態で、入力抵抗（Ｒ３）に基準電圧を中心とした振動波形として発生する過渡応答電圧が正負の所定電圧を超えたときの入力抵抗（Ｒ３）の短絡により積分回路の時定数を低下させて応答性を向上させる一対のダイオード（Ｄ２，Ｄ３）を可逆接続した応答改善回路（１３）を設けている。即ち、図６及び図８に示す応答改善回路（１３）は、入力抵抗（Ｒ３）にオーバーシュートによる電圧が現れたときと、アンダーシュートによる電圧が現れたときの各々につき、可逆接続された一対のダイオード（Ｄ２，Ｄ３）により等価的に入力抵抗（Ｒ３）を短絡して積分回路の時定数τ＝Ｃ２Ｒ３を低減させ、出力電圧制御の応答速度を一時的に速くしてオーバーシュート及びアンダーシュートを抑え込む。以上で述べた直流電源装置の構成と類似の構成を有する直流電源装置は、例えば下記の特許文献１に開示されている。
【００１１】
【特許文献１】
特開平１１−６９７８７号公報（第７頁の図２、第８頁の図１及び第９頁の図９）
【００１２】
【発明が解決しようとする課題】
しかしながら、図３及び図４に示す従来の直流電源装置では、出力電圧検出回路（２２）として２組の分圧抵抗（Ｒ１，Ｒ２；Ｒ４，Ｒ５）を必要とするため、出力電圧検出回路（２２）での電力損失が増加する問題が生ずる。また、図５に示すように２組の分圧抵抗（Ｒ１，Ｒ２；Ｒ４，Ｒ５）を１組の分圧抵抗（Ｒ１，Ｒ２）として共通化した場合でも、分圧抵抗（Ｒ１，Ｒ２）に大きな電流を流して積分回路の帰還コンデンサ（ＣＦ）の影響を少なくする必要があるため、結局、図４に示す場合と同様に出力電圧検出回路（２２）での電力損失が増加する問題が生ずる。更に、図６及び図８に示す従来の直流電源装置では、一方の分圧抵抗（Ｒ１）と他方の分圧抵抗（Ｒ２）を並列接続した場合の合成抵抗値及び入力抵抗（Ｒ３）の抵抗値が積分回路の時定数τ＝Ｃ２Ｒを決定する合成抵抗値（Ｒ）に含まれるため、各分圧抵抗（Ｒ１，Ｒ２）の並列接続時の合成抵抗値を入力抵抗（Ｒ３）の抵抗値に比較して小さくする必要がある。ここで、入力抵抗（Ｒ３）の抵抗値と各分圧抵抗（Ｒ１，Ｒ２）の並列接続時の抵抗値とが等しい場合でも、各ダイオード（Ｄ２，Ｄ３）の導通によって上記時定数τ＝Ｃ２Ｒが略半分に減少するだけであり、大幅に時定数を変化させる場合は各分圧抵抗（Ｒ１，Ｒ２）の値を小さくする必要がある。この場合、分圧抵抗（Ｒ１，Ｒ２）に流れる電流が大きくなるため、出力電圧検出回路（２２）での電力損失が増加する問題が生ずる。したがって、図３〜図８に示す何れの直流電源装置においても、出力電圧検出回路（２２）での電力損失が増加するため、直流電源装置全体としての消費電力を低減できない欠点があった。
【００１３】
そこで、本発明は、入力力率向上のために定常時の出力電圧制御の応答速度を遅くした場合でも起動時及び負荷急変時の出力電圧に含まれる振動電圧を速やかに低減すると共に、電圧検出手段での電力損失を低減して装置全体での消費電力を低減できる直流電源装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明による直流電源装置は、交流電源からの交流電圧（ＥＡＣ）を直流電圧（Ｅｉ）に変換する整流回路（２）と、整流回路（２）から入力される直流電圧（Ｅｉ）を略一定の直流電圧（ＥＯ）に変換するスイッチング動作を行うスイッチング素子（Ｑ１）を有する直流−直流変換回路（２１）と、直流−直流変換回路（２１）の直流出力電圧（ＥＯ）を検出する電圧検出手段（２２）と、直流−直流変換回路（２１）のスイッチング素子（Ｑ１）に流れる電流（Ｉｉ）を検出する電流検出手段（Ｒ８）と、電圧検出手段（２２）の検出信号（ＶＯ）及び電流検出手段（Ｒ８）の検出信号（Ｖｉ）により直流−直流変換回路（２１）の直流出力電圧（ＥＯ）を略一定にすると共に交流電源からの交流入力電流（ＩＡＣ）の波形が交流入力電圧（ＥＡＣ）の波形と相似形になるようにスイッチング素子（Ｑ１）のスイッチング動作を制御する制御回路（３）とを備える。制御回路（３）は、基準電圧（ＶＲ１）を発生する基準電圧発生手段（１６）と、電圧検出手段（２２）の検出信号電圧（ＶＯ）と基準電圧発生手段（１６）の基準電圧（ＶＲ１）との誤差電圧（ＶＥＲ）を検出すると共に所定の時定数の積分回路を構成する誤差検出手段（１５）とを有する。この直流電源装置では、入力インピーダンスが出力インピーダンスよりも高いバッファ手段（３１）を前記電圧検出手段（２２）と前記誤差検出手段（１５）との間に接続し、起動時及び負荷急変時に直流−直流変換回路（２１）の直流出力電圧（ＥＯ）に含まれる過渡的な振動電圧が所定の電圧（ＶＲ２）を超えるときに直流−直流変換回路（２１）の直流出力電圧（ＥＯ）の上昇を制限する過電圧保護手段（１７）を設け、起動時及び負荷急変時は過電圧保護手段（１７）により前記の振動電圧を抑制し、定常時は誤差検出手段（１５）により直流−直流変換回路（２１）の直流出力電圧（ＥＯ）を制御する。
【００１５】
電圧検出手段（２２）及び誤差検出手段（１５）の相互間の干渉がバッファ手段（３１）により低減されるため、電圧検出手段（２２）のインピーダンスは誤差検出手段（１５）の積分回路による影響を受けない。このため、電圧検出手段（２２）のインピーダンスを高くして電圧検出手段（２２）での電力損失を低減することができる。また、電圧検出手段（２２）のインピーダンスを高くしても電圧検出手段（２２）の検出信号電圧（ＶＯ）が誤差検出手段（１５）の積分回路による影響を受けないため、起動時及び負荷急変時に直流−直流変換回路（２１）の直流出力電圧（ＥＯ）に含まれる過渡的な振動電圧を過電圧保護手段（１７）により速やかに低減することができる。更に、定常時は所定の時定数の積分回路を構成する誤差検出手段（１５）が交流電源の周波数に対して応答しないため、交流電源からの交流入力電流（ＩＡＣ）の波形の歪みを低減して入力力率を向上することができる。
【００１６】
本発明の実施の形態では、誤差検出手段（１５）は、電圧検出手段（２２）の検出信号電圧（ＶＯ）と基準電圧発生手段（１６）の基準電圧（ＶＲ１）との誤差増幅信号（ＶＥＲ）を出力する誤差増幅器（１８）と、誤差増幅器（１８）の検出信号入力端子に接続された入力抵抗（Ｒ３）と、誤差増幅器（１８）の出力端子と検出信号入力端子との間に接続された帰還コンデンサ（ＣＦ）とを有する。このため、入力抵抗（Ｒ３）の抵抗値と帰還コンデンサ（ＣＦ）の静電容量との積で決定される時定数分だけ誤差増幅器（１８）の出力応答が遅れるので、交流電源からの交流入力電流（ＩＡＣ）の波形を交流入力電圧（ＥＡＣ）の波形と相似な正弦波形に制御して入力力率を向上できる。電圧検出手段（２２）の検出信号電圧（ＶＯ）は過電圧保護手段（１７）の入力端子に直接入力される。また、電圧検出手段（２２）の検出信号電圧（ＶＯ）をバッファ手段（３１）を介して過電圧保護手段（１７）の入力端子に入力してもよい。この場合は、電圧検出手段（２２）及び過電圧保護手段（１７）の相互間の干渉がバッファ手段（３１）により低減されるので、電圧検出手段（２２）のインピーダンスを高くしても過電圧保護手段（１７）を迅速且つ正確に動作させることができる。更に、電圧検出手段（２２）の１つの検出信号電圧（ＶＯ）が誤差検出手段（１５）及び過電圧保護手段（１７）に入力されるので、電圧検出手段（２２）が１つでよく、電圧検出手段（２２）での電力損失を必要最小限に抑えることができる。
【００１７】
【発明の実施の形態】
以下、本発明による直流電源装置の実施の形態を図１及び図２に基づいて説明する。但し、これらの図面では図３〜図８に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
本実施の形態の直流電源装置は、図１に示すように、入力インピーダンスが出力インピーダンスよりも高いバッファ手段としてのバッファ回路（３１）を出力電圧検出回路（２２）と誤差検出回路（１５）との間に接続した点で図３に示す従来の直流電源装置と異なる。バッファ回路（３１）は、図２に示すようにオペアンプ（３１ａ）の反転入力端子（−）を出力端子に直接接続して構成され、周知のように入力インピーダンスが極めて高く且つ出力インピーダンスが極めて低い電気的特性を有する。また、オペアンプ（３１ａ）の非反転入力端子（＋）は出力電圧検出回路（２２）を構成する分圧抵抗（Ｒ１，Ｒ２）の分圧点に接続され、オペアンプ（３１ａ）の出力端子は誤差検出回路（１５）の入力抵抗（Ｒ３）に接続される。
【００１８】
誤差検出回路（１５）を構成する誤差増幅器（１８）は、入力抵抗（Ｒ３）の抵抗値と帰還コンデンサ（ＣＦ）の静電容量との積で決定される時定数τ＝ＣＦＲ３を有する積分回路として動作するため、図示しない商用交流電源の周波数（５０〜６０［Ｈｚ］）には応答しない。これにより、交流入力電流ＩＡＣの波形を交流入力電圧ＥＡＣの波形に相似した正弦波形に制御して入力力率を向上することができる。この理由は、誤差検出回路（１５）が商用交流電源の周波数帯域で応答する場合、制御回路（３）は交流入力電流ＩＡＣの波形を交流入力電圧ＥＡＣの波形と相似形に制御するよりも優先して直流出力電圧ＥＯのレベルを制御するため、交流入力電流ＩＡＣの波形が交流入力電圧ＥＡＣの波形と相似形にならず、定電圧制御のみを行う一般的な昇圧チョッパ回路（２１）として動作するためである。その他の構成は、図３及び図５に示す従来の直流電源装置と略同様である。
【００１９】
上記の構成において、図示しない商用交流電源からノイズフィルタ（１）を介して整流回路（２）に交流電力を供給して直流電源装置を起動させると、誤差検出回路（１５）の積分回路の時定数τ＝ＣＦＲ３が商用交流電源の周波数に応答しない大きな値であるため、図７に示すように昇圧チョッパ回路（２１）から出力される直流出力電圧ＥＯが大きく振動し、設定値ＥＲ１を超える大きなオーバーシュートとアンダーシュートが発生する。特に、起動時及び負荷急変時の直流出力電圧ＥＯに含まれるオーバーシュートは、昇圧チョッパ回路（２）の出力側に接続される負荷（一般的には絶縁型ＤＣ−ＤＣコンバータ）の耐圧を超え、負荷を破損する可能性がある。
【００２０】
オーバーシュートにより直流出力電圧ＥＯが急激に上昇し、出力電圧検出回路（２２）を構成する分圧抵抗（Ｒ１，Ｒ２）の分圧点の電圧ＶＯが過電圧保護回路（１７）を構成する基準電源（２０）の基準電圧ＶＲ２に達すると、比較器（１９）の出力が直ちに反転してＰＷＭコンパレータ（８）に過電圧信号ＶＯＰが付与され、直流出力電圧ＥＯの上昇が制限される。これにより、図７に示すように直流出力電圧ＥＯのオーバーシュートがクランプレベルＥＲ２にて期間Ｔに亘りクランプされる。この間は、誤差検出回路（１５）による交流入力電流ＩＡＣの波形を交流入力電圧ＥＡＣの波形と相似形にする制御は行われない。
【００２１】
時間ｔの経過と共に、昇圧チョッパ回路（２１）の直流出力電圧ＥＯが誤差検出回路（１５）の基準電源（１６）の基準電圧ＶＲ１に基づく設定値ＥＲ１に収束して定常状態になると、誤差検出回路（１５）により直流出力電圧ＥＯが略一定に制御されると共に、交流入力電流ＩＡＣの波形が交流入力電圧ＥＡＣの波形と相似形に制御される。このとき、図２に示すように、出力電圧検出回路（２２）を構成する分圧抵抗（Ｒ１，Ｒ２）の分圧点の電圧ＶＯがバッファ回路（３１）を介して誤差検出回路（１５）の入力抵抗（Ｒ３）に入力され、出力電圧検出回路（２２）及び誤差検出回路（１５）の相互間の干渉がバッファ回路（３１）により低減されるので、分圧抵抗（Ｒ１，Ｒ２）の分圧点の電圧ＶＯは誤差検出回路（１５）の積分回路を構成する帰還コンデンサ（ＣＦ）による影響を受けない。
【００２２】
本実施の形態では、出力電圧検出回路（２２）及び誤差検出回路（１５）の相互間の干渉がバッファ回路（３１）により低減されるため、出力電圧検出回路（２２）のインピーダンスは誤差検出回路（１５）の積分回路を構成する帰還コンデンサ（ＣＦ）による影響を受けない。このため、出力電圧検出回路（２２）を構成する分圧抵抗（Ｒ１，Ｒ２）の抵抗値を高くして出力電圧検出回路（２２）での電力損失を低減することができる。また、出力電圧検出回路（２２）の分圧抵抗（Ｒ１，Ｒ２）の抵抗値を高くしても分圧抵抗（Ｒ１，Ｒ２）の分圧点の電圧ＶＯが誤差検出回路（１５）の帰還コンデンサ（ＣＦ）による影響を受けないため、起動時及び負荷急変時に昇圧チョッパ回路（２１）の直流出力電圧ＥＯに含まれるオーバーシュートを過電圧保護回路（１７）により速やかに低減することができる。更に、定常時は時定数τ＝ＣＦＲ３の積分回路を構成する誤差検出回路（１５）が商用交流電源の周波数に対して応答しないため、商用交流電源からの交流入力電流ＩＡＣの波形の歪みを低減して入力力率を向上することができる。
【００２３】
本発明の実施態様は前記の実施の形態に限定されず、種々の変更が可能である。例えば、上記の実施の形態では出力電圧検出回路（２２）を構成する分圧抵抗（Ｒ１，Ｒ２）の分圧点の電圧ＶＯを過電圧保護回路（１７）を構成する比較器（１９）の反転入力端子（−）に直接入力する構成としたが、図２の破線部に示すように分圧抵抗（Ｒ１，Ｒ２）の分圧点の電圧ＶＯをバッファ回路（３１）を介して比較器（１９）の反転入力端子（−）に入力する構成としてもよい。この場合、バッファ回路（３１）の出力インピーダンスは極めて低いため、比較器（１９）の反転入力端子（−）に入力される信号は誤差検出回路（１５）の積分回路を構成する帰還コンデンサ（ＣＦ）の影響を受けない。したがって、バッファ回路（３１）の出力端子には分圧抵抗（Ｒ１，Ｒ２）の分圧点の電圧ＶＯと略同一の電圧が出力されるため、上記の実施の形態と略同様の作用効果が得られる。更に、出力電圧検出回路（２２）及び過電圧保護回路（１７）の相互間の干渉がバッファ回路（３１）により低減されるので、出力電圧検出回路（２２）の分圧抵抗（Ｒ１，Ｒ２）の抵抗値を高くしても過電圧保護回路（１７）を迅速且つ正確に動作させることができる。また、上記の実施の形態では出力電圧検出回路（２２）を１組の分圧抵抗（Ｒ１，Ｒ２）で構成したが、抵抗値の高い過電圧検出用の分圧抵抗を個別に設け、その分圧点の電圧を過電圧保護回路（１７）の比較器（１９）の反転入力端子（−）に入力してもよい。また、上記の実施の形態ではオペアンプ（３１ａ）を使用してバッファ回路（３１）を構成したが、複数のＭＯＳ−ＦＥＴ又はＩＧＢＴを有する差動増幅回路でバッファ回路（３１）を構成してもよい。
【００２４】
【発明の効果】
本発明によれば、積分回路を構成する誤差検出手段の入力段にバッファ手段を挿入したので、電源投入に伴う出力電圧の過渡応答状態等で出力電圧検出手段の検出電圧が出力電圧制御を行う誤差検出手段の積分回路による影響を受けない。このため、出力電圧検出手段のインピーダンスを高くしても過電圧保護手段が速やかに動作し、出力電圧に含まれるオーバーシュートを抑制することができる。また、出力電圧検出手段のインピーダンスを高くすることができるので、出力電圧検出手段での電力損失を大幅に低減でき、より消費電力の少ない直流電源装置を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明による直流電源装置の実施の形態を示す回路ブロック図
【図２】図１の電圧検出手段、誤差検出回路及び過電圧保護回路の詳細を示す電気回路図
【図３】従来の直流電源装置の第１例を示す回路ブロック図
【図４】図３の電圧検出手段、誤差検出回路及び過電圧保護回路の詳細の第１例を示す電気回路図
【図５】図３の電圧検出手段、誤差検出回路及び過電圧保護回路の詳細の第２例を示す電気回路図
【図６】従来の直流電源装置の第２例を示す回路ブロック図
【図７】直流電源装置の過渡時における直流出力電圧を示す波形図
【図８】図６の電圧検出手段、誤差検出回路及び応答改善回路の詳細を示す電気回路図
【符号の説明】
（１）・・ノイズフィルタ、  （２）・・整流回路、  （３）・・制御回路、  （４，１５）・・誤差検出回路（誤差検出手段）、  （５，１６）・・基準電源（基準電圧発生手段）、  （６）・・乗算器、  （７）・・加算増幅器、  （８）・・ＰＷＭコンパレータ、  （９）・・鋸波発振器、  （１１）・・過電流保護回路、  （１２）・・駆動回路、  （１３）・・応答改善回路、  （１４）・・誤差増幅器、  （１７）・・過電圧保護回路（過電圧保護手段）、  （１８）・・誤差増幅器、  （１９）・・比較器、  （２０）・・基準電源、  （２１）・・昇圧チョッパ回路（直流−直流変換回路）、  （２２）・・出力電圧検出回路（電圧検出手段）、  （３１）・・バッファ回路（バッファ手段）、  （３１ａ）・・オペアンプ、  （Ｌ１）・・チョークコイル、  （Ｑ１）・・ＭＯＳ−ＦＥＴ（スイッチング素子）、  （Ｑ２，Ｑ３）・・トランジスタ、  （Ｄ１）・・整流ダイオード、  （Ｃ１）・・平滑コンデンサ、  （Ｄ２，Ｄ３）・・ダイオード、  （Ｒ１，Ｒ２，Ｒ４，Ｒ５）・・分圧抵抗、  （Ｒ３）・・入力抵抗、  （Ｒ８）・・電流検出用抵抗（電流検出手段）、  （Ｃ２）・・コンデンサ、  （ＣＦ）・・帰還コンデンサ、  （ＲＦ）・・帰還抵抗
【図１】
2004297915.tif 000003
【図２】
2004297915.tif 000004
【図３】
2004297915.tif 000005
【図４】
2004297915.tif 000006
【図５】
2004297915.tif 000007
【図６】
2004297915.tif 000008
【図７】
2004297915.tif 000009
【図８】
2004297915.tif 000010