(57)【要約】【課題】クロック電源電圧Ｖｃｌｋが低下しても音声信号がミューティングすることのないだけの負のバイアス電圧を確保できる。【解決手段】クロック電源電圧Ｖｃｌｋを入力とするクランプ回路をキャパシタＣ１とダイオードＤｉとで形成し、クロック電源端子ＶｃｌｋのＡ点をゲート端子に、キャパシタＣ１とダイオードＤｉの電流入力端子とを接続するＢ点をソース端子とバックゲート端子とに、かつ他方を接地端子ＧＮＤと接続するキャパシタＣ２を接続すると共にミューティングスイッチとなるトランジスタＭ１のゲート端子および抵抗器Ｒ４を介したバックゲート端子を接続するＦ点をドレイン端子に、それぞれ接続するＭＯＳＦＥＴによるトランジスタＭ２を負電位供給部に備えている。【選択図】      図３
2004320490.tif 000002
【特許請求の範囲】
【請求項１】
入力する音声信号をドレイン端子にかつ接地端子をソース端子にそれぞれ接続する第１のＭＯＳトランジスタのゲートに、ミューティングスイッチのオンによりバイアス電圧を印加して前記第１のＭＯＳトランジスタをオンにして前記音声信号をミューティングするミューティング回路において、前記ミューティングスイッチがオフの状態の間、別途入力する正電位のクロック電源電圧からクランプ回路により生成されたクロック電位の大きさにほぼ等しい整流された負電位を、前記第１のＭＯＳトランジスタのゲート及びバックゲートそれぞれに供給する負電位供給部を備えることを特徴とするミューティング回路。
【請求項２】
請求項１において、前記負電位供給部のクランプ回路は、前記ミューティングスイッチがオフの状態の間、別途入力するクロック電源電圧により生じるパルス状の正電位を第１のキャパシタとダイオードとの直列回路に印加して前記第１のキャパシタを充電し、前記クロック電圧のパルス状の正電位が消滅して接地電位となった際に前記第１のキャパシタにより負電位を生成することを特徴とするミューティング回路。
【請求項３】
請求項２において、負電位生成回路は、一方の端子に前記クロック電圧によるパルス状の正電位を接続する前記第１のキャパシタと、通過電流の入力端子を前記第１のキャパシタの他方の端子、及び出力端子を接地端子、それぞれに接続する前記ダイオードとを備える前記クランプ回路に加えて、ゲートに前記クロック電源、ドレイン及びバックゲートに前記第１のキャパシタの他方の端子、並びにソースを前記第１のＭＯＳトランジスタのゲート、それぞれに接続する第２のＭＯＳトランジスタと、一方の端子を前記第２のＭＯＳトランジスタのソース、及び他方の端子を接地端子、それぞれに接続する第２のキャパシタとを更に備えることを特徴とするミューティング回路。
【請求項４】
請求項３において、前記第１のキャパシタは、前記クロック電源による正電位が消滅して接地電位となっている間、前記第２のＭＯＳトランジスタをオンとして前記第１のキャパシタの充電電位を前記第１のＭＯＳトランジスタのゲート及びバックゲートに供給すると共に前記第２のキャパシタを完全に充電できる容量、かつ、前記第２のキャパシタはクロック電源のパルス電位により充電が間欠しても充電された負電位を前記第１のＭＯＳトランジスタのゲート及びバックゲートに供給できる容量、それぞれを有することを特徴とする音声信号のミューティング回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタをミューティングの切替えスイッチに用い、音声信号のミューティングの際、ゲートにバイアス電圧を印加してＭＯＳトランジスタを「オン」にするミューティング回路に関し、特に、ミューティングが「オフ」で通常の音声信号を伝送する際における信号歪みの発生を大幅に低減できる音声信号のミューティング回路に関する。
【０００２】
【従来の技術】
従来から、ＣＤ（コンパクトディスク）などの音声信号を再生する装置には、再生される音声信号を減衰させて信号出力を停止させる半導体集積化されたミューティング回路が搭載されている。
【０００３】
従来、この種の音声信号のミューティング回路には、ＭＯＳ型ＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｓｄｕｃｔｏｒ型の電界効果トランジスタ、以後、ＭＯＳトランジスタと呼称する）が使用されている。
【０００４】
音声信号は、接地レベルを基準として正負の大きさを有し、音量が大きく振幅が大きな場合、ＭＯＳトランジスタが「オフ」で音声信号がミューティングなしで出力される場合でも、大きな振幅による大きな負の電位がこのＭＯＳトランジスタの寄生ダイオードを「オン」にすることがある。この状態では、ミューティング回路がＭＯＳトランジスタの寄生ダイオードの「オン」により入力した音声信号がクランプされ、音声信号に歪みを発生させる恐れがある。
【０００５】
この歪みの発生を回避するため、ＭＯＳトランジスタのゲート及びバックゲートに、例えばマイナス２ボルト（−２Ｖ）のバイアス電圧を印加している（例えば、特許文献１参照）。
【０００６】
これについて、原理を示す図１を参照して説明する。このミューティング回路は半導体集積回路により形成されている。
【０００７】
図１では、入力端子ＶＩＮに入力する音声信号は、抵抗器Ｒ１を介して出力端子ＶＯＵＴから出力される。
【０００８】
ミューティングのための切替えスイッチにはｎチャネルＭＯＳＦＥＴ（以後、単にトランジスタと略称する）Ｍ１が使用される。すなわち、トランジスタＭ１は、ドレイン端子を出力端子ＶＯＵＴに、かつソース端子を接地端子ＧＮＤにそれぞれ接続し、ゲート端子に駆動電位Ｖｄｄから分圧により得られるバイアス電位Ｖｂを印加している間をミューティング「オン」として、出力端子ＶＯＵＴでの音声信号のレベルがミューティング（弱小化）される。
【０００９】
ミューティング切替部１０では、例えば５ボルトの正電位電源が、ミューティングの駆動電位ＶｄｄとしてミューティングスイッチＳｍと抵抗器Ｒ２と抵抗器Ｒ３との直列回路に印加される。更に、駆動電位ＶｄｄはｐチャネルＭＯＳＦＥＴによるトランジスタＭｍのドレイン端子およびバックゲート端子に接続され、そのソース端子は上記トランジスタＭ１のゲート端子に接続されている。トランジスタＭｍのゲート端子は抵抗器Ｒ２と抵抗器Ｒ３との接続点に接続される。
【００１０】
従って、ミューティング「オン」でミューティングスイッチＳｍが「オン」となった場合、上記直列回路が閉じられるので、トランジスタＭｍは、そのゲート端子に抵抗器Ｒ２と抵抗器Ｒ３とにより駆動電圧Ｖｄｄから分圧されたバイアス電位を受けるので「オン」となる。従って、駆動電位Ｖｄｄがバイアス電圧ＶｂとなってトランジスタＭ１のゲート端子に供給されるのでトランジスタＭ１を「オン」とし、出力端子ＶＯＵＴはトランジスタＭ１のオン抵抗（トランジスタＭ１が「オン」の際の抵抗）を介して接地端子ＧＮＤに接続される。この結果、入力された音声信号は抵抗器Ｒ１の抵抗値とトランジスタＭ１のオン抵抗値との比でミューティングされる。
【００１１】
他方、ミューティング「オフ」の際には、ミューティングスイッチＳｍが開放されるのでトランジスタＭｍのゲート端子ではそのバイアス電位が消滅しトランジスタＭｍは「オフ」となる。従って、トランジスタＭ１のゲート端子からバイアス電位Ｖｂが消滅する。
【００１２】
その一方で、負電位供給部１２０では、別途入力される正電位Ｖｃｌｋを有するクロック電源Ｖｃｌｋが、クランプ回路により負電位に変換され、かつ低域フィルタの平滑回路で負電位の直流に生成されてトランジスタＭ１のゲート端子に供給される。トランジスタＭ１のバックゲート端子には、ゲート端子が抵抗器Ｒ４を介して接続される。
【００１３】
このクランプ回路及び平滑回路を有する負電位供給部１２０について、図１及び図２を併せ参照して説明する。
【００１４】
クランプ回路は、パルス波形を入力するＡ点となるクロック電源端子ＶｃｌｋがキャパシタＣ１とダイオードＤｉとの直列回路を介して接地端子ＧＮＤに接続され、キャパシタＣ１とダイオードＤｉとの接続点であるＢ点に、負電位側にレベルシフトしたパルス波形を生成する。Ｂ点におけるパルス波形は、抵抗器Ｒ５及びキャパシタＣ１０２で形成される平滑回路により抵抗器Ｒ５とキャパシタＣ１０２との接続点のＣ点に平滑された電位を生じ、トランジスタＭ１のゲートに供給される。
【００１５】
従って、クランプ回路のダイオードＤｉにおいてクロック電源のパルス電流により降下電圧Ｖｆを発生するとすれば、上記Ｂ点ではクロック電位Ｖｃｌｋとの差の負電位「Ｖｆ−Ｖｃｌｋ」を有するクロックパルスが生じる。このクロックパルスが平滑されたＣ点では、負電位「Ｖｆ−Ｖｃｌｋ／２」の平滑電圧が発生し、トランジスタＭ１のゲート及びバックゲートに供給される。
【００１６】
この結果、例えば、クロック電源電圧Ｖｃｌｋを駆動電圧Ｖｄｄの５Ｖ、かつ降下電圧Ｖｆを０．６Ｖとした場合、平滑された直流電圧「−１．９Ｖ」が得られる。すなわち、トランジスタＭ１のゲート端子に接続されるＣ点において所定の負電圧としてほぼ「−２Ｖ」のバイアス電圧Ｖｂが得られる。
【００１７】
すなわち、バイアス電圧Ｖｂをほぼ「−２Ｖ」とすることにより、入力端子ＶＩＮに供給され、接地レベルを基準として正負の値を持つ音声信号が、負のときにトランジスタＭ１の寄生ダイオードが「オン」して音声信号がクランプされることを防止し、音声信号に歪みを生じないようにできる。
【００１８】
【特許文献１】
特開２００２−１１１４４６号公報（図１、図３）
【００１９】
【発明が解決しようとする課題】
上述した従来のミューティング回路では、未だ、駆動電圧となる負のバイアス電位の値が不足してミューティング切替え用のＭＯＳトランジスタの寄生ダイオードが「オン」となり、ミューティング「オフ」にもかかわらず音声信号のミューティングされる機会が発生するという問題点がある。
【００２０】
その理由は、ＣＤ−ＲＯＭ（読取り専用ＣＤ）などで上述した駆動電圧となるセット電源電圧を低減する方向にあり、このため、クロック電源電圧Ｖｃｌｋも低下して、上述した構成では、例えばほぼマイナス２ボルトのバイアス電圧が確保できないからである。
【００２１】
本発明の課題は、このような問題点を解決し、クロック電源電圧Ｖｃｌｋが低下しても例えばほぼマイナス２ボルトのバイアス電圧を確保できるミューティング回路を提供することである。
【００２２】
【課題を解決するための手段】
本発明によるミューティング回路は、上記課題を解決することを目的として、クランプ回路の出力側に、平滑回路に替えて、クロック電源電圧Ｖｃｌｋをそのまま負電位に生成するｐチャネルＭＯＳＦＥＴによるトランジスタ（Ｍ２）及びキャパシタ（Ｃ２）を備えている。
【００２３】
すなわち、本発明によるミューティング回路は、入力する音声信号ＶＩＮをソース、かつ接地端子をドレインそれぞれに接続するｎチャネルＭＯＳＦＥＴによる第１のトランジスタ（Ｍ１）のゲートに、ミューティングスイッチ（Ｓｍ）の「オン」により駆動電圧Ｖｄｄをバイアス電位Ｖｂとして印加し、第１のトランジスタ（Ｍ１）を「オン」にして音声信号をミューティングするものであり、次のような負電位供給部（２０）を備えている。
【００２４】
負電位供給部（２０）は、ミューティングスイッチ（Ｓｍ）が「オフ」の状態の間、別途入力するクロック電源電圧Ｖｃｌｋの正電位にほぼ等しい負電位による直流電圧を生成し、この直流電圧を第１のトランジスタ（Ｍ１）のゲートと抵抗器を介したバックゲートとのそれぞれに供給する。
【００２５】
このような構成により、クロック電源電圧Ｖｃｌｋの振幅にほぼ等しい負電位を第１のトランジスタ（Ｍ１）のゲート及びバックゲートに印加することができる。
【００２６】
具体的な負電位供給部（２０）の回路構成では、ミューティングスイッチ（Ｓｍ）が「オフ」の状態の間、別途入力するクロック電源から受けるパルス状の正電位が第１のキャパシタ（Ｃ１）とダイオード（Ｄｉ）との直列回路に印加されて第１のキャパシタ（Ｃ１）を充電する。一方、クロック電源電圧Ｖｃｌｋのパルス状正電位が消滅して接地電位（ＧＮＤ）になった際には、第１のキャパシタ（Ｃ１）の負電位が、第１のトランジスタ（Ｍ１）のゲートへ直接、及び抵抗器（Ｒ４）を介してバックゲートへそれぞれ供給されている。
【００２７】
この構成では、バイアス電圧として第１のトランジスタ（Ｍ１）のゲートへ接続される電位は、クロック電源電圧Ｖｃｌｋからクロックパルスによりダイオード（Ｄｉ）に発生する降下電圧Ｖｆ分のみを差し引いた値である。従って「−２Ｖ」のバイアス電圧を得るには、降下電圧Ｖｆを０．６Ｖとした場合のクロック電源電圧Ｖｃｌｋは「２．６Ｖ」までの低減が許容される。
【００２８】
負電位生成回路（２０）の具体的な回路構成は、キャパシタ（Ｃ１）およびダイオード（Ｄｉ）によるクランプ回路と第２のトランジスタ（Ｍ２）と第２のキャパシタ（Ｃ２）とを有している。第１のキャパシタ（Ｃ１）は一方の端子にクロック電源端子Ｖｃｌｋ、また他方の端子にダイオード（Ｄｉ）の電流入力端子並びに第２のトランジスタ（Ｍ２）におけるソース端子及びバックゲート端子、それぞれを接続する。ダイオード（Ｄｉ）は、通過電流の入力端子を第１のキャパシタ（Ｃ１）における他方の端子、及び出力端子を接地端子それぞれに接続する。第２のトランジスタ（Ｍ２）は、ゲート端子にクロック電源端子Ｖｃｌｋ、ソース端子及びバックゲート端子に第１のキャパシタ（Ｃ１）における他方の端子、並びにドレイン端子を第１のＭＯＳトランジスタ（Ｍ１）のゲートそれぞれに接続する。第２のキャパシタ（Ｃ２）は、一方の端子を第２のトランジスタ（Ｍ２）のドレイン端子、及び他方の端子を接地端子それぞれに接続する。
【００２９】
更に、第１のキャパシタ（Ｃ１）は、クロック電源電圧Ｖｃｌｋによる正電位が消滅している間、第２のトランジスタ（Ｍ２）のゲート端子には接地電位を、またソース端子およびバックゲート端子にはマイナス電位をそれぞれ供給して接地電位をバイアス電位とし、第２のトランジスタ（Ｍ２）を「オン」とする。従って、その充電電位を第１のトランジスタ（Ｍ１）のゲート端子及びバックゲート端子に供給する。
【００３０】
更に、第１のキャパシタ（Ｃ１）はキャパシタ（Ｃ２）を充電できるだけの充分に大きい容量を有する一方、第２のキャパシタ（Ｃ２）はトランジスタＭ２が「オフ」の間、充電された負電位が維持できる容量を有する。
【００３１】
上記括弧内の符号は、理解を容易にするために付したものであり、一例にすぎず、これらに限定されない。
【００３２】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００３３】
図３は本発明の実施の一形態を示す回路図である。
【００３４】
図３に示されたミューティング回路は、入力端子ＶＩＮに入力する音声信号が抵抗器Ｒ１を介して出力端子ＶＯＵＴから出力され、ミューティング切替部１０と負電位供給部２０とにより構成される。従来の図１との相違は、負電位供給部２０のクランプ回路出力から入力されるクロック電源電圧に相当する直流電圧を生成する部分にある。
【００３５】
まず、ミューティング切替部１０はミューティング切替えのために設けられており、ｎチャネルＭＯＳＦＥＴ（以後、トランジスタと略称する）Ｍ１がスイッチング素子に使用される。すなわち、トランジスタＭ１は、ドレイン端子を出力端子ＶＯＵＴに、かつソース端子を接地端子ＧＮＤにそれぞれ接続し、ゲート端子にトランジスタＭ１の駆動電位Ｖｄｄを分圧したバイアス電位を印加してその間をミューティング「オン」とする。この間、出力端子ＶＯＵＴでの音声信号のレベルはミューティング（弱小化）される。
【００３６】
ミューティング切替部１０では、例えば５ボルトの正電位電源が、ミューティングの駆動電位ＶｄｄとしてミューティングスイッチＳｍ、抵抗器Ｒ２、及び抵抗器Ｒ３の直列回路に印加される。更に、駆動電位Ｖｄｄは、ｐチャネルＭＯＳＦＥＴによるトランジスタＭｍのドレイン端子に接続され、そのソース端子は上記トランジスタＭ１のゲート端子に接続されている。トランジスタＭｍのゲート端子は抵抗器Ｒ２と抵抗器Ｒ３との接続点に接続される。また、トランジスタＭｍのソース端子は更に、保護素子となるｎチャネルＭＯＳＦＥＴのトランジスタＭｇのゲート端子に接続され、かつ、後述する負電位供給部２０からの負電位を接続される。
【００３７】
一方、トランジスタＭ１のゲート端子とバックゲート端子との間は抵抗器Ｒ４で接続されており、トランジスタＭ１のバックゲート端子は更にトランジスタＭｇのドレイン端子及びバックゲート端子それぞれの端子と接続されている。トランジスタＭｇのソース端子は接地端子ＧＮＤに接続されている。
【００３８】
従って、ミューティング「オン」でミューティングスイッチＳｍが「オン」となった場合には、抵抗器Ｒ２，Ｒ３との直列回路が閉成され、両端に、駆動電位Ｖｄｄと接地電位ＧＮＤとが接続される。従って、トランジスタＭｍは、ゲートに抵抗器Ｒ２，Ｒ３との分圧によるバイアス電位を受けて「オン」となり、駆動電位ＶｄｄをトランジスタＭ１のゲート端子にバイアス電位Ｖｂとして供給しトランジスタＭ１の内部抵抗を出力端子ＶＯＵＴに接続する。従って、トランジスタＭ１の微小な内部抵抗、例えば２オームと抵抗器Ｒ１の数キロオームの抵抗値、例えば２キロオームとの比率によって音声信号はほぼ無音にミューティングされる。
【００３９】
他方、ミューティング「オフ」の際には、ミューティングスイッチＳｍが開放されるのでトランジスタＭｍのソース端子からトランジスタＭ１のゲート端子に印加されるバイアス電位Ｖｂが消滅する。
【００４０】
その一方で、後述する負電位供給部２０から負電位、例えばほぼマイナス２ボルト（−２Ｖ）がトランジスタＭｍのソース端子と共にトランジスタＭ１のバイアス電位となってゲート端子に印加される。従って、トランジスタＭ１は「オフ」状態となる。この結果、入力された音声信号はミューティングされずに出力端子ＶＯＵＴから出力される。
【００４１】
負電位供給部２０では、別途入力される正電位を有するクロック電源Ｖｃｌｋが、クランプ回路により負電位に変換され、かつ基本型の抵抗器の代りに本発明で備えられるｐチャネルＭＯＳＦＥＴによるトランジスタＭ２とキャパシタＣ２とを用いて従来通りのほぼ「−２Ｖ」をトランジスタＭ１のゲートに供給することができる。
【００４２】
次に、このようなクランプ回路を有する負電位供給部２０について、図３及び図４を併せ参照して説明する。
【００４３】
クランプ回路は、パルス波形を入力するＡ点となるクロック電源端子ＶｃｌｋがキャパシタＣ１とダイオードＤｉとの直列回路を介して接地端子ＧＮＤに接続され、キャパシタＣ１とダイオードＤｉとの接続点であるＢ点に負電位を生成する。Ｂ点におけるパルス波形は、トランジスタＭ２によりキャパシタＣ２との接続点のＦ点に例えば「−２Ｖ」の直流電位を生じ、トランジスタＭ１のゲート端子及びバックゲート端子に供給される。
【００４４】
すなわち、クランプ回路のダイオードＤｉにおいてクロック電源のパルス電流により降下電圧Ｖｆを発生するとすれば、上記Ｂ点ではクロック電位Ｖｃｌｋとの差の負電位「Ｖｆ−Ｖｃｌｋ」を有するクロックパルスが生じる。
【００４５】
このクロックパルスはトランジスタＭ２のソース端子及びバックゲート端子に供給される。一方、パルスに形成されるクロック電源ＶｃｌｋはトランジスタＭ２のゲートに印加されるので、クロックパルス出現の間、Ａ点ではクロック電位ＶｃｌｋがトランジスタＭ２のゲート端子に印加され、かつ、キャパシタＣ１がダイオードＤｉを介して充電されるので、Ｂ点は電位Ｖｆを生じる。
【００４６】
他方、クロックパルスが消滅した際には、Ａ点のトランジスタＭ２のゲート端子には接地電位ＧＮＤが、また、Ｂ点ではキャパシタＣ１の充電により「Ｖｆ−Ｖｃｌｋ」のマイナス電位がそれぞれ得られる。従って、トランジスタＭ２のゲート端子の接地電位ＧＮＤがバイアス電位となってトランジスタＭ２は「オン」し、マイナス電位「Ｖｆ−Ｖｃｌｋ」がＦ点に供給される。従って、このマイナス電位がキャパシタＣ２を充電すると共にトランジスタＭ１のゲート端子には直接、またバックゲート端子には抵抗器Ｒ４を介してそれぞれ供給される。以降のトランジスタＭ２の「オフ」では、キャパシタＣ２のマイナス電位が残留するのでＦ点ではこのマイナス電位が直流として維持される。
【００４７】
この結果、例えば、クロック電源電圧Ｖｃｌｋが３Ｖに低下しても、降下電圧Ｖｆを０．６Ｖとした場合、Ｆ点において所定の負電圧を越える「−２．４Ｖ」のバイアス電圧ＶｂがトランジスタＭ１に対して得ることができる。
【００４８】
すなわち、バイアス電圧Ｖｂをクロック電源電圧ＶｃｌｋとダイオードＤｉによる降下電圧との差の電位とすることにより、入力端子ＶＩＮに供給され、かつ接地レベルを基準として正負の値を持つ音声信号が、負のときにトランジスタＭ１が「オン」して音声信号がクランプされることを効果的に防止し、音声信号に歪みを生じないようにすることができる。
【００４９】
上記説明では、図示された機能ブロックおよび手順を参照しているが、機能の分離併合による配分または手順の前後入替えなどの変更は上記機能を満たす限り自由であり、上記説明が本発明を限定するものではなく、更に、ミューティングのためのＭＯＳトランジスタにクロック電源により負電位を供給するような回路の全般に対して適用可能なものである。
【００５０】
【発明の効果】
以上説明したように本発明によれば、ミューティング「オフ」で、ミューティングのためのトランジスタＭ１においてゲート端子に供給する負電位をパルス波形の電位Ｖｃｌｋを有するクロック電源を用いる場合、クランプ回路のキャパシタＣ１のクロック電源Ｖｃｌｋ側をゲート端子、またキャパシタＣ１のダイオードＤｉ側をソース端子およびバックゲート端子、かつ他方を接地端子に接続するキャパシタＣ２とトランジスタＭ１のゲート端子にバイアス電位を供給するドレイン端子それぞれを有するトランジスタＭ２を備えた負電位供給部が得られる。
【００５１】
この構成によって、ミューティング「オフ」で、トランジスタＭ１のゲート端子に、ダイオードＤｉの降下電位による差を有するクロック電源電位Ｖｃｌｋが供給されるので、クロック電源電圧Ｖｃｌｋが低下してもほぼマイナス２ボルトのバイアス電圧を確保できるという効果を得ることができる。
【図面の簡単な説明】
【図１】従来の一例を示す回路ブロック図である。
【図２】図１における主要点の波形図である。
【図３】本発明の実施の一形態を示す回路ブロック図である。
【図４】図３における主要点の波形図である。
【符号の説明】
１０    ミューティング切替部
２０    負電位供給部
【図１】
2004320490.tif 000003
【図２】
2004320490.tif 000004
【図３】
2004320490.tif 000005
【図４】
2004320490.tif 000006