(57)【要約】【課題】  デコード回路の規模が簡素化され、かつ映像品質を保持しつつ複雑な表示に対応できる回路を提供する。【解決手段】  信号処理回路は、符号化デジタル信号から映像および音声を再生するための信号を生成する。信号処理回路は第１／第２デコーダを有する。各デコーダは異なるフォーマットの信号から、それぞれ第１映像／音声信号、第２映像／音声信号を分離する。また信号処理回路は、第１映像信号および第２映像信号の少なくとも一方に対し表示のための映像処理を行って出力する映像調整部と、第１音声信号の周波数に対応するクロック信号を生成するクロック発生回路と、そのクロック信号に基づいて第２音声信号の周波数を第１音声信号の周波数に変換する音声処理部と、第１音声信号、かつ、周波数変換された第２音声信号を受け取り、映像調整部において選択されている映像信号に対応する音声信号を出力する音声スイッチとを備えている。【選択図】図４
2004320748.tif 000002
【特許請求の範囲】
【請求項１】
符号化されたデジタル信号を受け取り、受け取った前記デジタル信号から映像および音声を再生するための信号を生成する信号処理回路であって、
第１フォーマットのデジタル信号から、デジタル形式の第１映像信号および第１音声信号を分離する第１デコーダと、
第２フォーマットのデジタル信号から、デジタル形式の第２映像信号および第２音声信号を分離する第２デコーダと、
前記第１映像信号および前記第２映像信号を受け取って少なくとも一方の映像信号を選択し、選択された映像信号に対し表示のための映像処理を行って出力する映像調整部と、
前記第１音声信号の周波数に対応するクロック信号を生成するクロック発生回路と、
前記第２音声信号および前記クロック信号を受け取り、前記クロック信号に基づいて前記第２音声信号の周波数を前記第１音声信号の周波数に変換する音声処理部と、
前記第１デコーダから前記第１音声信号を受け取り、かつ、前記処理部から周波数が変換された前記第２音声信号を受け取り、前記映像調整部において選択されている映像信号に対応する音声信号を出力する音声スイッチと
を備えた、信号処理回路。
【請求項２】
前記映像調整部は、
前記第１映像信号および前記第２映像信号を受け取り、少なくとも一方の映像信号を選択的に出力する映像スイッチと、
選択された映像信号に対して表示のための映像処理を行って出力する映像処理部とを有する、請求項１に記載の信号処理回路。
【請求項３】
前記映像調整部は、
前記第１映像信号および前記第２映像信号の一方の映像信号を受け取って映像の解像度を変換する解像度変換部と、
他方の映像信号、および、解像度が変換された映像信号を受け取って、重畳表示のための映像処理を行って映像信号を出力する処理部とを有する、請求項１に記載の信号処理回路。
【請求項４】
前記映像調整部は、
前記第１映像信号および前記第２映像信号を受け取って映像の解像度を変換する解像度変換部と、
解像度が変換された前記第１映像信号および前記第２映像信号を同時に表示するための映像処理を行って映像信号を出力する処理部とを有する、請求項１に記載の信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像および音声を処理する回路の構成に関する。
【背景技術】
【０００２】
近年、放送技術や、映像および音声に関する信号の圧縮符号化技術の進歩が著しい。例えば放送に関しては、従来の標準解像度による放送のみならず、映像品質がより高いハイビジョン放送も既に実用化されている。また圧縮符号化に関してはＭＰＥＧ−２規格やＭＰＥＧ−４規格が制定され、それらの規格にしたがった映像および音声のデータをＤＶＤ等の記録媒体に記録し、再生することが可能になっている。
【０００３】
ユーザの利便性を向上するためには、規格等が異なる複数種類の信号を１台の装置で取り扱えることが好ましい。さらに、１つのチップに集積できれば装置の設計上有利である。しかし、対応すべき信号の種類が多くなればなるほど、信号処理回路の構成が複雑になり、１つのチップに集積することは困難になる。
【０００４】
そこで、多くの場合、専用の独立した処理回路（ブロック）を複数設けることによって、新たな方式の信号に迅速に対応している。例えば、特許文献１では、２種のアナログテレビ放送信号（標準解像度信号およびハイビジョン信号）のそれぞれの信号処理回路を設けた技術が開示されている。また、デジタル信号を取り扱う光ディスク装置にも、複数の圧縮符号化規格（ＭＰＥＧ２規格、ＭＰＥＧ４規格等）の信号をそれぞれ処理する信号処理回路が設けられている。以下、より具体的な回路の構成を説明する。
【０００５】
図１は、アナログ放送信号の復調回路１０の構成を示す。復調回路１０はテレビに組み込まれ、ＭＵＳＥ方式によるハイビジョン放送信号（以下「ＭＵＳＥ信号」）およびＮＴＳＣ方式による標準解像度信号（以下「ＮＴＳＣ信号」）を処理して、ディスプレイおよびスピーカに出力する機能を有している。これらの信号は同時に受信可能であるが、ユーザの選択（すなわち選局）に基づいて一方の信号がチューナ（図示せず）において選択されて処理される。なお、いずれの信号も音声信号を含んでいる。
【０００６】
ＭＵＳＥ信号が選択された場合には、その信号は入力端子１に入力される。映像・音声処理回路２は、ＭＵＳＥ信号から映像および音声の信号を抽出し、視聴可能な形式に復調処理して映像信号および音声信号として出力する。一方、ＮＴＳＣ信号が選択された場合には、その信号は入力端子７に入力される。映像・音声処理回路８も同様に、ＮＴＳＣ信号から映像および音声の信号を抽出し、視聴可能な形式に復調処理して映像信号および音声信号として出力する。なお、ＭＵＳＥ信号に基づいて得られる信号はデジタルデータであるため、映像・音声処理回路２において行われる処理はそのデジタルデータが対象である。一方、ＮＴＳＣ信号に基づいて得られる信号はアナログデータであるため、映像・音声処理回路８において行われる処理はそのアナログデータが対象である。各処理の具体的な内容は異なるが、その内容の説明はここでは重要ではないため省略する。
【０００７】
映像スイッチ３および音声スイッチ５は、ＭＵＳＥ信号またはＮＴＳＣ信号の選択に同期して信号経路を選択する。ＭＵＳＥ信号の選択時には、映像スイッチ３および音声スイッチ５は、映像・音声処理回路２と映像信号出力端子４および音声信号出力端子６とを接続する。またＮＴＳＣ信号の選択時には、映像スイッチ３および音声スイッチ５は、映像・音声処理回路８と映像信号出力端子４および音声信号出力端子６とを接続する。これにより、選択された放送信号から復調された映像信号および音声信号を、それぞれ出力端子４および６から出力できる。
【０００８】
一方、図２は、デジタル信号のデコード回路２０の構成を示す。デコード回路２０は光ディスク装置等に組み込まれ、２種類の規格のデジタル信号の復号処理を行って、映像信号および音声信号をディスプレイおよびスピーカ等に出力する。この例では、デジタル信号はＭＰＥＧ−２プログラムストリーム（以下「ＰＳ」）およびＭＰＥＧ−２トランスポートストリーム（以下「ＴＳ」）である。デコード回路２０は、例えば、光ディスクとしてＤＶＤが装填されたときにはＰＳを受け取り、Ｂｌｕ−ｒａｙ  Ｄｉｓｃ（ＢＤ）が装填されたときにはＴＳを受け取る。
【０００９】
デコード回路２０では、ＰＳは処理ブロック２１ａに供給されて復号処理され、ＰＳは処理ブロック２１ｂに供給されて復号処理される。処理ブロック２１ａにおけるＰＳの復号処理を説明すると、映像・音声デコーダ２２ａは、ＰＳから映像データおよび音声データを抽出して復号し、映像信号および音声信号として出力する。このとき映像・音声デコーダ２２ａには、クロック発生回路２３ａからＰＳ処理に必要な周波数のクロック信号ＣＬＫ（ａ）が入力される。得られた映像信号は解像度変換部２４ａに送られ、音声信号は音声スイッチ２８に送られる。解像度変換部２４ａは、得られた映像信号に対してデータ間引き、補間、テレシネ変換等の解像度変換を行い、得られた映像信号を映像スイッチ２６に出力する。
【００１０】
処理ブロック２１ａから出力される映像信号および音声信号は、いずれも非圧縮のデジタル信号であり、離散値をとる。映像スイッチ２６はクロック発生回路２３ａから出力されるクロック信号ＣＬＫ（ａ）に基づくタイミングで動作する。音声スイッチ２８も同様にクロックに基づいて動作する。ただし、音声信号の処理クロックと映像信号の処理クロックとは異なっている。よって、音声処理クロック発生回路２５ａがクロック信号ＣＬＫ（ａ）に基づいて音声信号の処理クロックを生成し、音声スイッチ２８に供給している。
【００１１】
処理ブロック２１ｂにおいてＴＳに対して行われるデコード処理の手順も同様である。処理ブロック２１ｂの映像・音声デコーダ２２ｂ、クロック発生回路２３ｂ、解像度変換部２４ｂ、音声処理クロック発生回路２５ｂは、ＴＳに応じた処理および設定がされている点を除いては、ＰＳの処理ブロック２１ａに関連して説明した同名の構成要素の機能と同様の機能を有する。よってここでは説明は省略する。なお、処理ブロック２１ｂから出力される映像信号および音声信号もまた、非圧縮のデジタル信号である。よって、映像信号および音声信号とともに、映像処理のためのクロック信号ＣＬＫ（ｂ）および音声処理のためのクロック信号が、映像スイッチ２６および音声スイッチ２８に出力される。
【００１２】
映像スイッチ２６および音声スイッチ２８は信号経路を選択して、処理ブロック２１ａおよび２１ｂからそれぞれ出力された映像信号および音声信号を映像ＤＡＣ２７および音声ＤＡＣ２８に送る。その結果、デジタル信号がアナログ信号に変換されて、外部のテレビ、スピーカ等に出力される。
【００１３】
図１に示すアナログ放送信号の復調回路１０、および、図２に示すデコード回路２０のいずれも、入力される信号の種類に応じて別個の処理を行い、最終的な出力の直前でスイッチによって出力を切り替えている。アナログ放送信号の復調回路１０では復調処理の対象はデジタルデータとアナログデータとに分かれるため、出力する直前までは別途の処理を行わざるを得ない。
【特許文献１】特開平２−１５４５８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、処理の対象が、同じＭＰＥＧ−２規格を基調としたＰＳおよびＴＳのような同種のデジタル信号である場合には、デコード回路ではいずれの信号に対しても技術的に近似した処理を行うことになる。その結果、種々の問題が生じる。
【００１５】
第１に、処理する信号の種類ごとに処理ブロックを設けることになるため、重複する要素が多くなるという問題が生じる。例えば、デコード回路２０では解像度変換部２４ａ、２４ｂを重複して設ける必要がある。これでは、各信号の処理ブロックの回路規模が大きくなり、結果として製品コストが増大し、消費電力も大きくなる。
【００１６】
第２に、処理する信号の種類ごとに異なるクロック信号が必要になる場合には、それらのクロック信号を伝送する配線を最終的に出力する直前の要素（図２ではスイッチ２６および２８）まで大きく引き回さなければならない。このような配線の引き回しは、設計上、他の回路要素の配置を決定する際の妨げとなる。さらに、配線が長くなることによって回路内の不要輻射が増大するという問題も生じる。
【００１７】
第３に、従来ではスイッチによって一方の種類の信号のみを選択し出力していたため、サムネイル表示やピクチャ・イン・ピクチャ表示等の複数種類の信号を利用した映像の表示を実現できない。その結果、他の処理回路を設けなければならず、やはり回路規模が増大する。
【００１８】
本発明の目的は、各種の信号のデコードに最低必要な処理ブロックを独立させ、その他の処理ブロックを共用化してデコード回路の規模を簡素化するとともに、映像品質を保持しつつ複雑な表示に対応できるようにすることにある。
【課題を解決するための手段】
【００１９】
本発明による信号処理回路は、符号化されたデジタル信号を受け取り、受け取った前記デジタル信号から映像および音声を再生するための信号を生成する。信号処理回路は、第１フォーマットのデジタル信号から、デジタル形式の第１映像信号および第１音声信号を分離する第１デコーダと、第２フォーマットのデジタル信号から、デジタル形式の第２映像信号および第２音声信号を分離する第２デコーダと、前記第１映像信号および前記第２映像信号を受け取って少なくとも一方の映像信号を選択し、選択された映像信号に対し表示のための映像処理を行って出力する映像調整部と、前記第１音声信号の周波数に対応するクロック信号を生成するクロック発生回路と、前記第２音声信号および前記クロック信号を受け取り、前記クロック信号に基づいて前記第２音声信号の周波数を前記第１音声信号の周波数に変換する音声処理部と、前記第１デコーダから前記第１音声信号を受け取り、かつ、前記処理部から周波数が変換された前記第２音声信号を受け取り、前記映像調整部において選択されている映像信号に対応する音声信号を出力する音声スイッチとを備えている。
【００２０】
前記映像調整部は、前記第１映像信号および前記第２映像信号を受け取り、少なくとも一方の映像信号を選択的に出力する映像スイッチと、選択された映像信号に対して表示のための映像処理を行って出力する映像処理部とを有していてもよい。
【００２１】
前記映像調整部は、前記第１映像信号および前記第２映像信号の一方の映像信号を受け取って映像の解像度を変換する解像度変換部と、他方の映像信号、および、解像度が変換された映像信号を受け取って、重畳表示のための映像処理を行って映像信号を出力する処理部とを有していてもよい。
【００２２】
前記映像調整部は、前記第１映像信号および前記第２映像信号を受け取って映像の解像度を変換する解像度変換部と、解像度が変換された前記第１映像信号および前記第２映像信号を同時に表示するための映像処理を行って映像信号を出力する処理部とを有していてもよい。
【発明の効果】
【００２３】
本発明の信号処理回路によれば、フォーマットに特有の部分を独立して処理する回路を設け、その他の部分については回路や基準クロック信号を共用化できる。これにより、重複する回路のコストを削減でき、消費電力が低減される。また、配線の引き回しが抑えられるため他の素子を配置する際の妨げとならず、かつ不要輻射をも低減できる。また信号フォーマットごとに、専用に処理する映像・音声処理回路を設けることにより、多様な信号フォーマットに柔軟に対応できる。
【発明を実施するための最良の形態】
【００２４】
以下、添付の図面を参照して、本発明の実施形態を説明する。
【００２５】
図３は、本実施形態による信号処理チップ１００を備えた光ディスク装置３０の機能ブロックの構成を示す。光ディスク装置３０には、ＤＶＤ３１ａおよびＢｌｕ−ｒａｙ  Ｄｉｓｃ（ＢＤ）３１ｂを装填することが可能である。ＤＶＤ３１ａには映像および音声のデータがＭＰＥＧ−２プログラムストリーム（ＰＳ）として圧縮符号化されて記録されている。ＰＳは２０４８バイトごとにパックと呼ばれるデータ単位から構成されている。映像データおよび音声データは複数のパックに分割されて格納されている。一方、ＢＤ３１ｂには、映像および音声のデータがＭＰＥＧ−２トランスポートストリーム（ＴＳ）として圧縮符号化されて記録されている。ＴＳは１８８バイトごとにパケットと呼ばれるデータ単位から構成されている。映像データおよび音声データは複数のパケットに分割されて格納されている。なお、映像データについてはいずれのフォーマットでも圧縮符号化されているが、音声データについては圧縮符号化されている場合とされていない場合とがある。光ディスク装置３０は、２種類のデジタル信号ＰＳおよびＴＳを処理することができる。
【００２６】
光ディスク装置３０は、再生処理部３２ａおよび３２ｂと、信号処理チップ１００とを有する。再生処理部３２ａおよび３２ｂは、ＤＶＤ３１ａおよびＢＤ３１ｂに放射され、反射された半導体レーザ光を検出して、デジタル信号であるＰＳおよびＴＳとして再生する。再生処理部３２ａおよび３２ｂは、いわゆる光ディスクコントローラである。なお、図２では再生処理部３２ａおよび３２ｂを別個に記載しているが、これらは１つの光ディスクコントローラとして設けてもよい。
【００２７】
信号処理チップ１００は、例えば複数の半導体素子によって構成された信号処理回路であり、デジタル信号であるＰＳおよびＴＳを受け取って復号処理し、映像信号および音声信号を生成する。映像信号および音声信号は、光ディスク装置３０に接続されたディスプレイ３６に出力される。ディスプレイ３６の画面には映像信号に基づいて映像が再生され、スピーカからは音声信号に基づいて音声が再生される。信号処理チップ１００の詳細な構成は後述する。
【００２８】
光ディスク装置３０は、放送番組等を録画する機能も有している。例えば光ディスク装置３０は、アンテナ３５を介してテレビのアナログ放送信号を受信し、装填されている光ディスクの種類に応じて、信号処理チップ１００においてＰＳまたはＴＳを生成する。ＤＶＤ３１ａが装填されているときはＰＳが生成され、ＢＤ３１ｂが装填されているときはＴＳが生成されて、それぞれに記録される。なお、記録の際に必要となる処理回路は特に示していないが、再生処理部３２ａおよび３２ｂを構成する光ディスクコントローラがＤＶＤ３１ａおよびＢＤ３１ｂにデータを記録する機能を有していると考えればよい。ただし、光ディスクコントローラが具体的にどのような処理を行うかは本発明の範疇ではないため、その説明は省略する。
【００２９】
次に、図４を参照しながら、信号処理チップ１００の構成を説明する。まず、再生の対象となるデジタル信号ＰＳおよびＴＳの各信号の処理に関わる信号処理チップ１００の構成を説明する。その後、記録の対象となるアナログ放送信号の処理経路に関わる信号処理チップ１００の構成を説明する。
【００３０】
図４は、信号処理チップ１００の構成を示す。信号処理チップ１００は、ＰＳを入力端子１０１ａにおいて受け取り、ＴＳを入力端子１０１ｂにおいて受け取る。
【００３１】
入力端子１０１ａにおいて受け取られたＰＳは、映像・音声デコーダ１０２ａに入力される。映像・音声デコーダ１０２ａはＰＳを受け取り、ＰＳを構成するビデオパックおよびオーディオパックを分離する。その後、映像・音声デコーダ１０２ａは、各パックに格納されている映像データおよび音声データを取り出す。
【００３２】
ＰＳに含まれている映像データはＭＰＥＧ−２規格に基づいて圧縮符号化されている。映像・音声デコーダ１０２ａはその映像データを復号して、非圧縮デジタル映像標準信号（例えばＲＥＣ６５６、６０１等）として出力する。この非圧縮デジタル映像標準信号は、後述する映像調整回路１１０に入力される。
【００３３】
一方の音声データは、ＡＣ−３方式等によって圧縮符号化されている場合や、ＰＣＭのように圧縮されていない場合がある。ただし、いずれの場合であっても符号化はされているため、映像・音声デコーダ１０２ａはその音声データを処理して、デジタルデータとして音声スイッチ１２０に出力する。
【００３４】
映像・音声デコーダ１０２ａは、クロック発生回路１０３ａからクロック信号ＣＬＫ（ａ）を受け取っている。クロック信号ＣＬＫ（ａ）の周波数は、例えば２７ＭＨｚである。クロック信号ＣＬＫ（ａ）に基づいて、映像・音声デコーダ１０２ａはＭＰＥＧ−２規格の映像信号の処理に必要な２７ＭＨｚのクロック信号を得て、上述の復号処理を行っている。
【００３５】
クロック発生回路１０３ａは、クロック信号ＣＬＫ（ａ）を、映像・音声デコーダ１０２ａ、音声基準クロック発生回路１３０ａ、アナログ−デジタル変換器１４０および映像エンコーダ１４１に出力している。ここでは音声基準クロック発生回路１３０ａを説明し、アナログ映像の記録系を構成するアナログ−デジタル変換器１４０および映像エンコーダ１４１については後述する。音声基準クロック発生回路１３０ａは、周知の位相ロックループ（Phase Locked Loop；ＰＬＬ）回路（図示せず）を有している。このクロック発生回路１３０ａは、入力されたクロック信号ＣＬＫ（ａ）をＰＬＬ回路を用いて分周することにより、デジタル音声処理に必要なマスタクロック信号ＭＣＫ（ａ）を生成する。例えば音声基準クロック発生回路１３０ａは、ＤＶＤ３１ａから読み出された、音声標本化周波数が４８ｋＨｚの音声データを受け取り、ＰＬＬ回路を用いて分周することにより、３６．８６４ＭＨｚの周波数をもつマスタクロック信号ＭＣＫ（ａ）を生成する。このようにして生成されたマスタクロック信号ＭＣＫ（ａ）は、信号処理チップ１００内で音声信号を処理するために利用される。マスタクロック信号ＭＣＫ（ａ）は、後述の音声のデジタル−アナログ変換器ＤＡＣ１２２および音声処理部１２１に供給される。
【００３６】
なお、音声基準クロック発生回路１３０ａは、コンパクトディスク（ＣＤ）等で採用されている４４．１ｋＨｚの標本化周波数を持つ音声データを受け取った場合には、３３．８６８８ＭＨｚの周波数をもつマスタクロック信号ＭＣＫ（ａ）を生成する。
【００３７】
一方、入力端子１０１ｂにおいて受け取られたＴＳは映像・音声デコーダ１０２ｂに入力される。映像・音声デコーダ１０２ｂはＴＳを受け取り、ＴＳを構成するＴＳパケットのうち、映像データおよび音声データが格納されたＴＳパケットを抽出する。その後、映像・音声デコーダ１０２ｂは、各パケットに格納されている映像データおよび音声データを取り出す。
【００３８】
ＴＳに含まれている映像データはＭＰＥＧ−２規格に基づいて圧縮符号化されている。よって、映像データを取得した後は、映像・音声デコーダ１０２ｂは、映像・音声デコーダ１０２ａと同様の処理を行い、非圧縮デジタル映像標準信号（例えばＲＥＣ６５６、６０１等）を生成して映像調整回路１１０に出力する。また音声データについても、映像・音声デコーダ１０２ｂは映像・音声デコーダ１０２ａと同様の処理を行ってデジタル信号として音声処理部１２１に出力する。なお、映像・音声デコーダ１０２ｂは、クロック発生回路１０３ｂからクロック信号ＣＬＫ（ｂ）を受け取り、クロック信号ＣＬＫ（ｂ）に基づいて動作している。クロック信号ＣＬＫ（ｂ）の周波数は、例えば２７ＭＨｚである。クロック信号ＣＬＫ（ｂ）に基づいて、映像・音声デコーダ１０２ｂはＭＰＥＧ−２規格の映像信号の処理に必要な２７ＭＨｚのクロック信号を得て、上述の復号処理を行っている。
【００３９】
クロック発生回路１０３ｂは、クロック信号ＣＬＫ（ｂ）を音声基準クロック発生回路１３０ｂにも出力している。音声基準クロック発生回路１３０ｂは、周知のＰＬＬ回路（図示せず）を有している。音声基準クロック発生回路１３０ｂは、入力されたクロック信号ＣＬＫ（ｂ）をＰＬＬ回路を用いて分周することにより、デジタル音声処理に必要なマスタクロック信号ＭＣＫ（ｂ）を生成する。例えば、音声基準クロック発生回路１３０ｂは音声標本化周波数が４８ｋＨｚの音声データを受け取ってＰＬＬ回路を用いて分周することにより、３６．８６４ＭＨｚの周波数をもつマスタクロック信号ＭＣＫ（ｂ）を生成する。このようにして生成されたマスタクロック信号ＭＣＫ（ｂ）は、信号処理チップ１００内で音声信号を処理するために利用される。マスタクロック信号ＭＣＫ（ｂ）は、後述の音声のデジタル−アナログ変換器ＤＡＣ１２２および音声処理部１２１に供給される。
【００４０】
映像・音声デコーダ１０２ａおよび１０２ｂは、それぞれＰＳおよびＴＳのデータ構造に基づく固有の処理を行う必要がある。よって本明細書では、映像・音声デコーダ１０２ａおよび１０２ｂは、ＰＳおよびＴＳのそれぞれのフォーマットに従った復調処理に最低必要な部分であるとして、共用しない構成を開示している。
【００４１】
映像調整回路１１０は、映像スイッチ１１１および映像処理部１１２を有している。映像スイッチ１１１は、映像・音声デコーダ１０２ａおよび１０２ｂから出力された映像信号の少なくとも一方を選択する。映像処理部１１２は映像スイッチ１１１において選択された映像信号に基づいて、映像データを取得し、バッファメモリ（図示せず）に一時的に格納して所定の映像処理を行う。例えば、映像処理部１１２は映像出力端子１１４に接続されるディスプレイ３６の解像度に合わせて映像の解像度を変換する。また、映像処理部１１２は、ディスプレイ３６上に光ディスク装置３０の状態や信号のビットレート等の情報を表示するための映像データを、映像データに合成する。このような映像を合成する機能はオンスクリーンディスプレイ（ＯＳＤ）機能と呼ばれる。映像処理部１１２から出力された映像データは、デジタル信号としてデジタル−アナログ変換器（映像ＤＡＣ）１１３に出力される。映像ＤＡＣ１１３は、デジタル映像信号をアナログ映像信号に変換し、再生信号として映像出力端子１１４を介してディスプレイ３６に出力する。
【００４２】
次に、音声処理部１２１を説明する。音声処理部１２１は映像・音声デコーダ１０２ｂからデジタル音声信号を受け取る。このデジタル音声信号は、クロック発生回路１０３ｂから出力されるクロック信号ＣＬＫ（ｂ）にしたがって生成されている。よって、デジタル音声信号もまた、クロック信号ＣＬＫ（ｂ）と同じ周波数を標本化周波数とする離散信号になる。
【００４３】
音声処理部１２１は、映像・音声デコーダ１０２ｂからデジタル音声信号を受け取るとともに、さらに音声基準クロック発生回路１３０ａおよび１３０ｂから、それぞれマスタクロック信号ＭＣＫ（ａ）およびＭＣＫ（ｂ）を受け取る。そして、音声処理部１２１は、クロック信号ＣＬＫ（ｂ）に基づいて生成されたデジタル音声信号を、クロック信号ＣＬＫ（ｂ）とは同期していないマスタクロック信号ＭＣＫ（ａ）に基づくデジタル音声信号に変換する。
【００４４】
音声処理部１２１が、映像・音声デコーダ１０２ｂからのデジタル音声信号の周波数をマスタクロック信号ＭＣＫ（ａ）の周波数に合致させる利点は、処理対象がＰＳまたはＴＳに切り替わることによって音声スイッチ１２０が信号経路を切り替えたとき、変換前後のデジタル音声信号の位相が一致していることにある。これにより、切り替え点においても離散データが入力されるタイミングは常に同じであり、音声の途切れ等の不自然な切り替わりを回避しつつ、再生の対象を切り替えることができる。
【００４５】
さらに、音声処理部１２１はデジタル信号の標本化周波数（標本化レート）の変換機能、デジタル音声信号のビット長や信号フォーマットの変換機能等を有している。これらの機能は、後続の音声ＤＡＣ１２２が映像・音声デコーダ１０２ａからの出力信号や、マスタクロック信号ＭＣＫ（ａ）に基づく処理を前提とした仕様で構成されているとしたときに、映像・音声デコーダ１０２ｂからの出力信号をその仕様に適合させるための機能である。
【００４６】
例えば、デジタル音声信号の標本化周波数の変換処理は以下のように行われる。いま、マスタクロック信号ＭＣＫ（ｂ）の周波数を２ｆ（Ｈｚ）とし、マスタクロック信号ＭＣＫ（ａ）の周波数をｆ（Ｈｚ）とする。映像・音声デコーダ１０２ｂからデジタル音声信号を受け取ったとき、そのデジタル音声信号は２ｆ（Ｈｚ）のサンプリング周波数によってサンプリングされた離散データ値を持つ。この離散データ値を１つおきに間引くと、デジタル音声信号はマスタクロック信号ＭＣＫ（ａ）の周波数と同じ周波数ｆ（Ｈｚ）の離散データ値を持つ信号になる。これにより標本化周波数の変換が行われる。なお、上述の変換処理は例であり、このような標本化周波数の変換の他の例は、日本国特公昭63-086932号公報および特開平07-212190号公報等に記載されている。本願明細書では、これらの文献の内容を援用する。
【００４７】
一方、信号フォーマットの変換処理は、ビット長やデータ形式が異なる音声データを一定のビット長およびデータ形式に統一するための処理である。例えば、映像・音声デコーダ１０２ｂからは２４ビット長最下位ビット詰めのデータ形式でデータが出力され、後述の音声ＤＡＣ１２２では３２ビット長最上位ビット詰めのデータ形式でデータ処理が行われる場合を考える。ここでいう「２４ビット長最下位ビット詰め」とは、音声データがｐビット長（ｐ：１〜２４以下の整数）で表され、出力は２４ビット長で行われる場合において、音声データの最下位ビットと、２４ビット長のデータ単位の最下位ビットとを対応させて順次上位の各ビットを配列し、ｐビットの音声データをすべて格納した後はデータ単位の残りの上位ビットに“０”を付加してデータ長を調整して出力することをいう。一方、「３２ビット長最上位ビット詰め」とは、音声データが例えばｑビット長（ｐ：１〜３２以下の整数）で表されている場合において、音声データの最上位ビットと、３２ビット長のデータ単位の最上位ビットとを対応させて順次下位の各ビットを配列し、ｑビットの音声データをすべて格納した後はデータ単位の残りの下位ビットに“０”を付加してデータ長を調整して出力することをいう。
【００４８】
２４ビット長最下位ビット詰めのデータを受け取ると、音声処理部１２１はそのデータのデータ形式を３２ビット長最上位ビット詰めに変換する必要がある。そこで、音声処理部１２１は、受け取った２４ビット長最下位ビット詰めのデータの最上位ビットと、３２ビットのデータ単位の最上位ビットとを対応させ順次下位のビットを配置する。一般に、ＤＶＤの音声データのデータ単位は１６〜２４ビット長であり、ＣＤの音声データのデータ単位は１６ビット長である。
【００４９】
様々なビット長の音声データを処理するためには、最上位ビット詰めのデータ形式である方が好ましい。その理由は、音声処理ではデータの授受は最上位ビットから開始されるため、ビット長が１６〜２４ビットの範囲で変化したとしても、有効なデータ以外を“０”として処理すると音声ＤＡＣ１２２の制御を変化させることなくデジタル−アナログ変換ができるからである。そのため、一般に最上位ビット詰めの処理を行う音声ＤＡＣが多く開発されている。一方、最下位ビット詰めのデータ形式でデータを出力するチップが、映像・音声デコーダ１０２ｂとして利用される可能性もある。これらを考慮すると、上述のフォーマット変換が音声データの処理において必要となる場合も十分想定される。なお上述の数値は例に過ぎない。当業者であれば、上述した説明に基づいて、他の数値によって規定されるデータ形式間の変換を行うことは容易である。
【００５０】
音声処理部１２１が、上述の標本化周波数の変換、信号フォーマットの変換等の処理を行うことにより、映像・音声デコーダ１０２ｂから出力されたデジタル音声信号の標本化周波数や信号フォーマットが、映像・音声デコーダ１０２ａから出力されるデジタル音声信号の標本化周波数や信号フォーマットと異なっていても、後者に統一することができる。なお、このような調整は映像信号に関しては特に問題にはならない。その理由は、映像信号は映像データとして映像処理部１１２のバッファに格納されるため、映像信号の周波数やデータ長は必然的に統一されるからである。
【００５１】
音声処理部１２１は、デジタル音声信号を音声スイッチ１２０に送る。音声スイッチ１２０は、ユーザの選局等にしたがって映像・音声デコーダ１０２ａまたは１０２ｂからのデジタル音声信号の一方を選択して出力する。その後、音声ＤＡＣ１２２は、デジタル音声信号をアナログ音声信号に変換して、出力端子１２３から出力する。
【００５２】
音声処理部１２１の機能により、映像・音声デコーダ１０２ｂのデジタル音声信号に関する制限はなくなるため、製造時において映像・音声デコーダ１０２ｂとして採用可能な回路の範囲が広がり、設計等の面において柔軟に信号処理チップ１００を構成することができる。
【００５３】
次に、記録の対象となるアナログ放送信号の処理経路に沿って信号処理チップ１００の構成を説明する。信号処理チップ１００は、アナログ放送信号の映像信号（アナログ映像信号）を入力端子１０１ｃにおいて受け取り、アナログ音声信号を入力端子１０１ｄにおいて受け取る。
【００５４】
映像のアナログ−デジタル変換器（映像ＡＤＣ）１４０は、クロック発生回路１０３ａから受け取ったクロック信号ＣＬＫ（ａ）に基づいてアナログ映像信号を標本化および量子化してデジタル映像信号に変換する。得られた映像信号は、映像エンコーダ１４１に送られる。映像エンコーダ１４１もまた、クロック発生回路１０３ａから受け取ったクロック信号ＣＬＫ（ａ）に基づいて映像信号から映像データを取得し、ＭＰＥＧ−２規格に準拠したフォーマットで圧縮符号化する。すでに述べたように、例えば映像エンコーダ１４１は、ＤＶＤ３１ａが装填されているときはＰＳを生成し、ＢＤ３１ｂが装填されているときはＴＳを生成する。
【００５５】
一方、音声のアナログ−デジタル変換器（音声ＡＤＣ）１５０は、マスタクロック信号ＭＣＫ（ａ）に基づいてアナログ音声信号を標本化および量子化してデジタル音声信号に変換する。さらに音声ＡＤＣ１５０は、マスタクロック信号ＭＣＫ（ａ）に基づいて、生成したデジタル音声信号のステレオシリアル信号の左右を区別するＬＲクロック信号ＬＲＣＫとシリアル音声信号のビットを判別するためのビットクロック信号ＢＣＫとを生成する。クロック信号ＭＣＫ（ａ）、ＢＣＫおよびＬＲＣＫは、音声処理部１２１に送られ、システムの基準クロックとして利用される。
【００５６】
上述の信号処理チップ１００によれば、ＰＳおよびＴＳ特有の処理要素は映像・音声デコーダ１０２ａおよび１０２ｂに限られている。そして、映像・音声デコーダ１０２ａおよび１０２ｂから出力された後は、映像信号は共通の映像調整回路１１０および映像ＤＡＣ１１３において処理され、音声信号は共通の音声スイッチ１２０および音声ＤＡＣ１２２において処理される。回路要素の数を低減できるので、低コスト化および消費電力の低下を実現できる。また、クロック信号も共用化することにより、配線の引き回しの程度も抑えることができ、設計上、他の回路要素の配置を決定する際の妨げも生じにくくなる。さらに、配線長も抑えることができるため、回路内の不要輻射も低減できる。
【００５７】
上述の例では、映像調整回路１１０は映像スイッチ１１１および映像処理部１１２を含むとして説明した。しかしこれは例であり、必要とされる映像処理の内容に応じて、映像調整回路１１０の構成を変化させることができる。以下、図５および図６を参照しながら説明する。なお、図５および図６のいずれも、２種類の映像が同時に入力される必要があるため、光ディスク装置３０においてＤＶＤからＰＳを取得するとともに、例えばデジタル放送を受信してＴＳを取得する場合等において利用可能である。理解を容易にするため、図５および６は、図４に含まれる各種の回路要素のうちの映像・音声デコーダ１０２ａおよび１０２ｂおよび映像調整回路１１０のみを示すとする。
【００５８】
図５は、ピクチャ・イン・ピクチャ表示を可能にする映像調整回路１１０の構成例を示す。「ピクチャ・イン・ピクチャ表示」とは、全画面表示された映像の一部に他の映像を重畳して表示することをいう。映像調整回路１１０は、解像度変換部２１１とＯＳＤ処理部２１２とを含む。解像度変換部２１１は、縮小表示されるＰＳの映像信号を映像・音声デコーダ１０２ａから受け取り、得られた映像データの間引き等を行って映像の縮小処理を行う。縮小処理後の映像信号はＯＳＤ処理部２１２に送られる。一方、映像・音声デコーダ１０２ｂからのＴＳの映像データは、そのままＯＳＤ処理部２１２に送られる。
【００５９】
ＯＳＤ処理部２１２は、ＴＳから得られた全画面表示可能な映像信号に、解像度変換部２１１からの縮小処理されたＰＳの映像信号を重畳する。さらに、ＯＳＤ処理部２１２は、現在がピクチャ・イン・ピクチャ表示中であることを視聴者に知らせるための文字、アイコン等に対応する映像信号を重畳された映像信号に付加する。合成された映像信号は映像ＤＡＣ１１３および映像出力端子１１４を介して出力される。
【００６０】
図６は、サムネイル表示を可能にする映像調整回路１１０の構成例を示す。「サムネイル表示」とは、複数のソースからの映像を縮小して一覧表示可能に配列した表示をいう。映像調整回路１１０は、解像度変換部３１１およびＯＳＤ処理部３１２とを有する。解像度変換部３１１は、映像・音声デコーダ１０２ａおよび１０２ｂの両方からそれぞれＰＳおよびＴＳを受信し、それぞれに対して映像の縮小処理を行う。解像度変換部３１１の処理が終了すると、解像度変換部３１１は縮小処理されたＰＳおよびＴＳの映像信号をＯＳＤ処理部３１２に送信する。ＯＳＤ処理部３１２は、受け取った映像信号を画面上の所定の位置に表示可能にするための合成処理を行う。このとき、ＯＳＤ処理部３１２は、ＯＳＤ機能に基づいてサムネイル映像とともにその映像のソース名等を示すテキスト表示を合成する。合成された映像信号は映像ＤＡＣ１１３および映像出力端子１１４を介して出力される。
【００６１】
図５および図６に示す構成によれば、解像度変換部およびＯＳＤ処理部を別々の回路として設け、一部を共用し、またはすべてを共用化することにより、より多様な映像表示処理に対応できることが明らかにされた。図４の映像調整回路１１０の構成によって共用化された回路にそのような処理機能を持たせればよいので、新たな回路を配置する必要はなく、回路規模が増大することもない。
【００６２】
上述の実施形態では、ＰＳおよびＴＳを利用して説明した。しかし、これらは例であって限定と解釈してはならない。ＭＰＥＧ４、ＤＶ等の圧縮デジタル映像音声信号であってもよい。デジタル映像音声信号であれば、その種類は問われない。
【００６３】
以上、本発明を特定の好ましい実施形態を示して説明したが、当業者であれば、本明細書および図面に基づいて他の実施形態に修正して実施可能であることは明らかである。本発明は、そのような他の実施形態をすべて含み、特許請求の範囲によってのみ限定される。
【産業上の利用可能性】
【００６４】
本発明によれば、各信号フォーマットに特有の処理については独立した回路を設け、その他の処理については回路や基準クロック信号を共用化した信号処理回路が得られる。これにより、重複する回路のコストが削減され、かつ、消費電力が低減された信号処理回路を得ることができる。また、回路を共用化するため個別の配線の引き回しが抑えられるため他の素子を配置する際の妨げとならず、かつ不要輻射をも低減できる。また信号フォーマットごとに、専用に処理する映像・音声処理回路を設けることにより、多様な信号フォーマットに柔軟に対応できる。
【図面の簡単な説明】
【００６５】
【図１】アナログ放送信号の復調回路１０の構成を示す図である。
【図２】デジタル信号のデコード回路２０の構成を示す図である。
【図３】本実施形態による信号処理チップ１００を備えた光ディスク装置３０の機能ブロックの構成を示す図である。
【図４】信号処理チップ１００の構成を示す図である。
【図５】ピクチャ・イン・ピクチャ表示を可能にする映像調整回路１１０の構成例を示す図である。
【図６】サムネイル表示を可能にする映像調整回路１１０の構成例を示す図である。
【符号の説明】
【００６６】
１００  信号処理チップ
１０１ａ〜１０１ｄ  入力端子
１０２ａ  フォーマット１用映像・音声デコーダ
１０２ｂ  フォーマット２用映像・音声デコーダ
１０３ａ、１０３ｂ  クロック発生回路
１１０  映像調整回路
１１１  映像スイッチ
１１２  映像処理部
１１３  映像ＤＡＣ
１１４、１２３  出力端子
１２０  音声スイッチ
１２１  音声処理部
１２２  音声ＤＡＣ
１３０ａ、１３０ｂ  基準クロック発生回路
１４０  映像ＡＤＣ
１４１  映像エンコーダ
１５０  音声ＡＤＣ
１５１  音声エンコーダ
【図１】
2004320748.tif 000003
【図２】
2004320748.tif 000004
【図３】
2004320748.tif 000005
【図４】
2004320748.tif 000006
【図５】
2004320748.tif 000007
【図６】
2004320748.tif 000008