(57)【要約】【課題】プローブ端子の近傍等、従来実装が困難であった狭い場所にもテスト回路チップを実装でき、かつ従来よりも複雑で大規模なテスト回路を備えたプローブカードを提供する。【解決手段】カード本体１１表面には、検査対象ウエハ上のＬＳＩチップの少なくとも一部の電気的特性をテストするためのテスト回路チップ２１が実装される。テスト回路チップ２１は、微小な球面半導体チップからなり、各プローブ端子１２の針元近傍に極力近接させて設けられている。各テスト回路チップ２１は、カード本体１１の内部に設けられた配線を介してプローブ端子１２と接続されており、プローブ端子１２を介してテスト対象ＬＳＩチップと信号の授受を行う。このようにテスト回路チップ２１をプローブ端子１２の針元近傍に設けたことにより、テスト信号の劣化が抑え、テストの信頼性が向上する。【選択図】  図１
2004279048.tif 000002
【特許請求の範囲】
【請求項１】
複数のフローブ端子を備え、検査対象ウエハ上のＬＳＩチップの電極パッドに前記プローブ端子を接触させて各ＬＳＩチップの電気的特性をテストするプローブカードであって、
前記ＬＳＩチップの電気的特性をテストするための信号の生成及び処理を行うテスト回路チップを備え、かつ前記テスト回路チップとして球面半導体チップを用いたプローブカード。
【請求項２】
前記テスト回路チップは、前記プローブ端子の針元近傍に設けられている請求項１記載のプローブカード。
【請求項３】
前記テスト回路チップは、前記プローブ端子が設けられている側のカード表面または前記プローブ端子が設けられている側とは反対側のカード表面に実装されている請求項１または２に記載のプローブカード。
【請求項４】
前記テスト回路チップを複数個結合させた状態で実装した請求項１〜３のいずれかに記載のプローブカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ウエハ状態のＬＳＩチップの電極パッドにプローブ端子を接触させて各ＬＳＩチップの電気的特性をテストするプローブカードに関する。
【０００２】
【従来の技術】
従来、プローブカード上に一部のテストに関係する信号の生成及び処理を行うためのテスト回路チップを実装することで、各検査対象ＬＳＩチップ内に設けられるＢＩＳＴ（Ｂｕｉｌｔ  Ｉｎ  Ｓｅｌｆ  Ｔｅｓｔ）回路の面積を縮小する技術が知られている。（特許文献１参照）
【０００３】
【特許文献】特開２００２−１７６０７８号公報
【０００４】
【発明が解決しようとする課題】
しかし、プローブカードには多数のプローブ端子が互いに近接して設けられているため、従来の技術では、プローブ端子の近傍にテスト回路チップを実装することは困難である。その結果、プローブ端子から離れた位置にテスト回路チップが配置されることになり、テスト信号の劣化の影響でテストの信頼性が損なわれることがあった。また、プローブカード上に実装できるテスト回路チップの大きさには制限があるため、複雑で大規模なものを実装することは困難であった。
【０００５】
本発明は、このような従来の技術の問題点を解消するべく創案されたものであり、その目的は、プローブ端子の近傍等、従来実装が困難であった狭い場所にもテスト回路チップを実装でき、かつ従来よりも複雑で大規模なテスト回路を備えたプローブカードを提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明のプローブカードは、複数のフローブ端子を備え、検査対象ウエハ上のＬＳＩチップの電極パッドに前記プローブ端子を接触させて各ＬＳＩチップの電気的特性をテストするプローブカードであって、前記ＬＳＩチップの電気的特性をテストするための信号の生成及び処理を行うテスト回路チップを備え、かつ前記テスト回路チップとして球面半導体チップを用いたものである。
【０００７】
この構成によれば、テスト回路チップとして、微小な半導体チップとして注目を集めている球面半導体チップを用いたことにより、プローブ端子の近傍等、従来実装が困難であった狭い場所にもテスト回路チップを実装でき、かつ従来よりも複雑で大規模なテスト回路を実装可能なプローブカードを実現できる。
【０００８】
また、本発明のプローブカードにおいて、前記テスト回路チップは、前記プローブ端子の針元近傍に設けられていることが望ましい。
【０００９】
テスト回路チップをプローブ端子の針元近傍に設けることにより、テスト信号の劣化が抑えられるので、テストの信頼性を向上できる。
【００１０】
また、本発明のプローブカードにおいて、前記テスト回路チップは、前記プローブ端子が設けられている側のカード表面または前記プローブ端子が設けられている側とは反対側のカード表面に実装されることが望ましい。
【００１１】
テスト回路チップをプローブ端子が設けられている側のカード表面に実装することにより、テスト信号の劣化を最も好適に抑制し、テストの信頼性を向上できる。テスト回路チップをプローブ端子が設けられている側とは反対側のカード表面に実装することにより、テスト回路チップの実装面積を最大限確保できるので、より複雑で大規模なテスト回路の実装が可能となる。
【００１２】
また、本発明のプローブカードにおいて、前記テスト回路チップを複数個結合させた状態で実装してもよい。
【００１３】
球面半導体チップからなるテスト回路チップを複数個結合させた状態で実装することにより、より複雑で大規模なテスト回路の実装が可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００１５】
図１は本発明のプローブカードの実施の形態の一例を示す断面図である。
プローブカード１は、図示しない検査対象ウエハ上のＬＳＩチップの電極パッドにプローブ端子１２を接触させて各ＬＳＩチップの電気的特性をテストする半導体検査デバイスである。
【００１６】
プローブ端子１２は、環状のカード本体（基材）１１の内周縁部に複数本並べて設けられている。カード本体１１のプローブ端子１２が設けられている側の表面（図示下面）には、ＬＳＩチップの電気的特性をテストするための少なくとも一部の信号の生成及び処理を行うテスト回路チップ２１が実装されている。テスト回路チップ２１は、１つの微小な球面半導体チップからなり、プローブ端子１２の針元近傍に極力近接させて設けられている。図２に示すように、テスト回路チップ２１はバンプ材２２によってカード本体１１に固定されている。
【００１７】
図にはテスト回路チップ２１が１つしか示されていないが、実際にはプローブ端子１２ごとに設けられている。各テスト回路チップ２１は、カード本体１１の内部に設けられた配線を介してプローブ端子１２と接続されており、プローブ端子１２を介してテスト対象ＬＳＩチップと信号の授受を行う。
【００１８】
上記のように、テスト回路チップ２１として、微小な球面半導体チップを用いたことにより、プローブ端子１２の近傍にテスト回路チップ２１を実装し、かつ従来よりも複雑で大規模なテスト回路チップ２１を備えたプローブカード１を実現できる。テスト回路チップ２１をプローブ端子１２の針元近傍に設けることにより、テスト信号の劣化が抑えられるので、テストの信頼性を向上できる。
【００１９】
図３は本発明のプローブカードの別の実施の形態を示す断面図である。
このプローブカード２の場合、カード本体１１のプローブ端子１２が設けられている側とは反対側の表面（図示上面）に、１つの微小な球面半導体チップからなるテスト回路チップ２１が実装されている。図４に示すように、テスト回路チップ２１はバンプ材２２によってカード本体１１に固定されている。
【００２０】
上記のように、テスト回路チップ２１の実装面積を最大限確保できるので、より複雑で大規模なテスト回路チップ２１の実装が可能となる。
【００２１】
図５、図６は本発明のプローブカードの別の実施の形態を示す部分断面図であり、テスト回路チップ２１をバンプ材２２で複数個結合させた状態で実装した場合を示している。
【００２２】
このように球面半導体チップからなるテスト回路チップ２１を複数個結合させた状態で実装することにより、より複雑で大規模なテスト回路の実装が可能となる。また、このように複数のテスト回路チップ２１を組み合わせて１つの回路を構成（クラスタリング構成と呼ばれる）することにより、テストの内容やテスト対象ＬＳＩチップの構成等に応じて、テスト回路を柔軟に設計変更することができる。
【００２３】
【発明の効果】
以上説明したように、本発明のプローブカードによれば、テスト回路チップとして球面半導体チップを用いたことにより、プローブ端子の近傍等、従来実装が困難であった狭い場所にもテスト回路チップを実装でき、かつ従来よりも複雑で大規模なテスト回路を備えたプローブカードを実現できる。
【図面の簡単な説明】
【図１】本発明のプローブカードの実施の形態の一例を示す断面図である。
【図２】図１の要部拡大図である。
【図３】本発明のプローブカードの別の実施の形態を示す断面図である。
【図４】図３の要部拡大図である。
【図５】本発明のプローブカードの更に別の実施の形態を示す要部断面図である。
【図６】本発明のプローブカードの更に別の実施の形態を示す要部断面図である。
【符号の説明】
１：プローブカード
２：プローブカード
１１：カード本体
１２：プローブ端子
２１：テスト回路チップ
２２：バンプ材
【図１】
2004279048.tif 000003
【図２】
2004279048.tif 000004
【図３】
2004279048.tif 000005
【図４】
2004279048.tif 000006
【図５】
2004279048.tif 000007
【図６】
2004279048.tif 000008