(57)【要約】【課題】輪郭強調処理による過強調を防止可能な映像信号処理回路及び映像信号処理方法を提供する。【解決手段】画像データＧＤから水平及び垂直メモリ制御信号ＳＨ、ＳＶを生成し、水平及び垂直メモリ制御信号ＳＨ、ＳＶに応じて画像データに変換処理を施し、変換画像ＳＴを生成する画素数変換回路２１ａ、変換画像ＳＴに輪郭強調処理を施して輪郭強調画像ＥＳを生成する輪郭強調回路３１ａ、水平及び垂直メモリ制御信号ＳＨ、ＳＶに基づき、輪郭強調処理の輪郭強調量を制御する強調制御回路３ａを備える。【選択図】      図１
2004304328.tif 000002
【特許請求の範囲】
【請求項１】
画像データから水平及び垂直メモリ制御信号を生成し、前記水平及び垂直メモリ制御信号に応じて前記画像データを変換して変換画像を生成する画像変換回路と、
前記変換画像に輪郭強調処理を施すことにより輪郭強調画像を生成する輪郭強調回路と、
前記水平及び垂直メモリ制御信号に基づき、前記輪郭強調処理の輪郭強調量を制御する強調制御回路
とを備えることを特徴とする映像信号処理回路。
【請求項２】
前記画像変換回路は、
前記水平及び垂直メモリ制御信号を生成し、画素数を変換してサンプリング画像を生成する画素数変換回路と、
前記水平及び垂直メモリ制御信号に基づき、前記サンプリング画像を記憶するメモリ
とを備えることを特徴とする請求項１に記載の映像信号処理回路。
【請求項３】
前記画像変換回路は、
前記水平及び垂直メモリ制御信号を生成し、ウインドウ処理を実行してサンプリング画像を生成するウインドウ処理回路と、
前記水平及び垂直メモリ制御信号に基づき、前記サンプリング画像を記憶するメモリ
とを備えることを特徴とする請求項１に記載の映像信号処理回路。
【請求項４】
前記強調制御回路は、
前記輪郭強調量を制御する第１のパラメータが設定された第１の制御回路と、
前記第１のパラメータと比して前記輪郭強調量を低減させる第２のパラメータが設定された第２の制御回路
とを備えることを特徴とする請求項１に記載の映像信号処理回路。
【請求項５】
前記水平及び垂直メモリ制御信号に応じて前記第１及び第２のパラメータのいずれかを強調制御信号として前記輪郭強調回路に供給する選択回路を備えることを特徴とする請求項４に記載の映像信号処理回路。
【請求項６】
前記強調制御回路は、
前記水平及び垂直メモリ制御信号を多値化して多値信号を生成し、前記多値信号を平滑化する第３の制御回路と、
平滑化された前記多値信号に応じて前記第１のパラメータと前記第２のパラメータとを混合して強調制御信号として前記輪郭強調回路に供給する混合器
とを備えることを特徴とする請求項４に記載の映像信号処理回路。
【請求項７】
前記強調制御回路は、
前記水平及び垂直メモリ制御信号を多値化して多値信号を生成し、前記多値信号を平滑化する第３の制御回路と、
平滑化された前記多値信号に応じて前記変換画像と前記輪郭強調画像とを混合する混合器
とを備えることを特徴とする請求項１に記載の映像信号処理回路。
【請求項８】
前記輪郭強調回路は、
前記変換画像の高周波成分を抽出するハイパスフィルタと、
前記高周波成分を前記変換画像に加算する加算器と、
前記強調制御信号に応じて前記高周波成分の振幅を補正する補正回路
とを備えることを特徴とする請求項５又は６に記載の映像信号処理回路。
【請求項９】
前記ハイパスフィルタは、前記強調制御信号によりカットオフ周波数が制御されることを特徴とする請求項８に記載の映像信号処理回路。
【請求項１０】
前記輪郭強調回路は、
前記変換画像の高周波成分を抽出するハイパスフィルタと、
前記高周波成分を前記変換画像に加算する加算器と、
前記強調制御信号に応じて前記高周波信号を前記変換画像に加算するか否かを切り替えるスイッチ回路
とを備えることを特徴とする請求項５又は６に記載の映像信号処理回路。
【請求項１１】
前記画像変換回路、前記輪郭強調回路、及び前記強調制御回路は、同一半導体基板上にモノリシックに集積化されていることを特徴とする請求項１に記載の映像信号処理回路。
【請求項１２】
画像データから水平及び垂直メモリ制御信号を生成し、前記水平及び垂直メモリ制御信号に応じて前記画像データを変換して変換画像を生成し、
前記変換画像に輪郭強調処理を施すことにより輪郭強調画像を生成し、
前記水平及び垂直メモリ制御信号に基づき、前記輪郭強調処理の輪郭強調量を制御する
ことを含むことを特徴とする映像信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像処理技術に関し、特に、入力画像データに応じて表示装置に映像を表示させる映像信号処理回路及び映像信号処理方法に関する。
【０００２】
【従来の技術】
液晶ディスプレイ（ＬＣＤ）及びプラズマディスプレイ（ＰＤＰ）等の表示装置は、ディスプレイの有効表示領域全体に画素が配置される。ＬＣＤ及びＰＤＰ等の大量の画素を用いて映像を表示する表示装置においては「画素数変換処理」が必要となる。画素数変換処理は、例えば、解像度が８００×６００画素の画像を１０２４×７６８画素の画像に変換する処理である。
【０００３】
また、画素数変換処理を実行する画素数変換回路は、表示画像クロックのナイキスト周波数以下の成分を確実に除去するため、ローパスフィルタが用いられる。理想的特性を有するローパスフィルタはタップ数が多く画素数変換回路の回路規模が増大する。回路規模削減のため、画素数変換回路はタップ数の少ないローパスフィルタを内蔵する。この結果、画素数変換回路の出力画像の彩度が低下する。よって、鮮明な画像を得る目的で、画素数変換回路の出力画像には輪郭強調処理が施される（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開２００１−２９２３２５号公報
【０００５】
【発明が解決しようとする課題】
上述した輪郭強調処理において、映像信号が急激に変化する映像部分が輪郭強調されると過強調が生じる。特に、ＬＣＤ及びＰＤＰ等においては、有効画素領域と無効表示領域であるブランキングとの境界部分において過強調が生じ易い。更に、表示装置上に複数ウインドウを表示させるウインドウ処理後の画像に輪郭強調処理を施す場合も、各ウインドウの境界部分で過強調が生じる。このように、輪郭強調処理の過強調に起因する表示画像の劣化が生じている。
【０００６】
上記問題点を鑑み、本発明は、輪郭強調処理による過強調を防止可能な映像信号処理回路及び映像信号処理方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の特徴は、（イ）画像データから水平及び垂直メモリ制御信号を生成し、水平及び垂直メモリ制御信号に応じて画像データを変換して変換画像を生成する画像変換回路；（ロ）変換画像に輪郭強調処理を施すことにより輪郭強調画像を生成する輪郭強調回路；（ハ）水平及び垂直メモリ制御信号に基づき、輪郭強調処理の輪郭強調量を制御する強調制御回路を備える映像信号処理回路であることを要旨とする。
【０００８】
本発明の第２の特徴は、（イ）画像データから水平及び垂直メモリ制御信号を生成し、水平及び垂直メモリ制御信号に応じて画像データを変換して変換画像を生成し；（ロ）変換画像に輪郭強調処理を施すことにより輪郭強調画像を生成し；（ハ）水平及び垂直メモリ制御信号に基づき、輪郭強調処理の輪郭強調量を制御することを含む映像信号処理方法であることを要旨とする。
【０００９】
【発明の実施の形態】
次に、図面を参照して、本発明の第１〜第３の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１０】
（第１の実施の形態）
本発明の第１の実施の形態に係る表示システムは、図１に示すように、表示装置５及び表示装置５に接続された映像信号処理回路１ａを備える。図１に示す映像信号処理回路１ａは、入力端子４に接続された画像変換回路２ａ、画像変換回路２ａと表示装置５との間に接続された輪郭強調回路３１ａ、画像変換回路２ａと輪郭強調回路３１ａとの間に接続された強調制御回路３ａを備える。画像変換回路２ａは、画像データＧＤから水平及び垂直メモリ制御信号ＳＨ、ＳＶを生成し、水平及び垂直メモリ制御信号ＳＨ、ＳＶに応じて画像データを変換して変換画像ＳＴを生成する。輪郭強調回路３１ａは、変換画像ＳＴに輪郭強調処理を施すことにより輪郭強調画像ＥＳを生成する。強調制御回路３ａは、水平及び垂直メモリ制御信号ＳＨ、ＳＶに基づき、輪郭強調処理の輪郭強調量を制御する。図１に示す表示装置５としては、例えばＬＣＤ及びＰＤＰ等が利用できる。
【００１１】
更に、画像変換回路２ａは、図１に示すように、入力端子４に接続された画素数変換回路２１ａ、画素数変換回路２１ａに接続されたメモリ２２ａを備える。画素数変換回路２１ａは、例えば図２（ａ）に示すように、図１に示す入力端子４に接続されたメモリコントローラ２５、入力端子４及びメモリコントローラ２５に接続された水平方向カウンタ２３及び垂直方向カウンタ２４を備える。メモリコントローラ２５はローパスフィルタを内蔵する。メモリコントローラ２５は、は、例えば画像データＧＤをオーバーサンプリング又はアンダーサンプリング等の画素数変換処理によりサンプリング画像ＳＤを生成する。水平方向カウンタ２３は、画像データＧＤの水平方向の画素数をカウントすることにより水平メモリ制御信号ＳＨを生成する。これに対して垂直方向カウンタ２４は、画像データＧＤの垂直方向の画素数をカウントすることにより垂直メモリ制御信号ＳＶを生成する。メモリコントローラ２５は、水平メモリ制御信号ＳＨ及び垂直メモリ制御信号ＳＶに応じてメモリ２２ａに対してサンプリング画像ＳＤの書き込み及び読み出しを行う。
【００１２】
また、強調制御回路３ａは、図１に示すように、画素数変換回路２１ａに接続された選択回路３２ａ、選択回路３２ａに接続された第１の制御回路３３ａ及び第２の制御回路３４ａを備える。第１の制御回路３３ａは、輪郭強調回路３１ａが行う輪郭強調処理の輪郭強調量を制御する第１のパラメータＳＣ１が設定される。また、第２の制御回路３４ａは、輪郭強調量を制御する第２のパラメータＳＣ２が設定される。第２のパラメータＳＣ２は、第１のパラメータＳＣ１と比して輪郭強調回路３１ａの輪郭強調量を低減させる。選択回路３２ａは、水平メモリ制御信号ＳＨ及び垂直メモリ制御信号ＳＶに応じて、第１のパラメータＳＣ１及び第２のパラメータＳＣ２のいずれかを強調制御信号ＳＳとして輪郭強調回路３１ａに供給する。
【００１３】
図１に示す輪郭強調回路３１ａは、図２（ｂ）に示すように、変換画像入力端子５１に一方の入力が接続され、強調画像出力端子５２に出力が接続された加算器５７、変換画像入力端子５１及び強調制御信号端子５３に接続されたハイパスフィルタ５４、ハイパスフィルタ５４と加算器５７の他方の入力との間に接続された補正回路５８を備える。補正回路５８は、例えば図２（ｂ）に示すように、ハイパスフィルタ５４及び強調制御信号端子５３に接続されたコアリング回路５５、コアリング回路５５及び強調制御信号端子５３に接続された増幅回路５６を備える。ハイパスフィルタ５４は、強調制御信号ＳＳに応じて変換画像ＳＴの高周波成分ＨＳを抽出する。補正回路５８は、高周波成分ＨＳの振幅を補正し、強調信号ＳＵとして加算器５７に供給する。加算器５７は、強調信号ＳＵを変換画像ＳＴに加算する。
【００１４】
次に、図１〜図４を用いて、第１の実施の形態に係る映像信号処理方法を説明する。但し、図１に示す画素数変換回路２１ａが、１００×１００画素の解像度を有する画像データＧＤを１００×２００画素の解像度を有する変換画像ＳＴに変換する場合を例にして説明する。
【００１５】
（イ）先ず、図１に示す入力端子４を介して図３（ａ）に示すような１フレーム分の画像データＧＤが画素数変換回路２１ａに伝達される。画素数変換回路２１ａのメモリコントローラ２５は、例えば画像データＧＤを水平方向にオーバーサンプリングする。この結果、図３（ｂ）に示すように、画素信号間に補間画素信号が補間される。更に、図２（ａ）に示す水平方向カウンタ２３及び垂直方向カウンタ２４は、水平方向及び垂直方向に画像データＧＤの画素数をそれぞれカウントする。水平方向カウンタ２３及び垂直方向カウンタ２４が水平方向及び垂直方向に画素数をそれぞれカウントすると、図３（ｂ）に示すように、水平メモリ制御信号ＳＨ及び垂直メモリ制御信号ＳＶが生成される。
【００１６】
（ロ）次に、図１に示すメモリ２２ａは、水平メモリ制御信号ＳＨ及び垂直メモリ制御信号ＳＶに基づいてサンプリング画像ＳＤを記憶する。メモリ２２ａに記憶されたサンプリング画像ＳＤは、メモリコントローラ２５を介して輪郭強調回路３１ａに変換画像ＳＴとして伝達される。また、水平メモリ制御信号ＳＨ及び垂直メモリ制御信号ＳＶは、選択回路３２ａに供給される。
【００１７】
（ハ）次に、選択回路３２ａは、水平メモリ制御信号ＳＨ及び垂直メモリ制御信号ＳＶに基づいて第１のパラメータＳＣ１及び第２のパラメータＳＣ２のいずれかを輪郭強調回路３１ａに伝達する。即ち、選択回路３２ａは、変換画像ＳＴが図３（ｃ）に示す無効表示領域であるブランキング６１及び有効画素範囲６２のいずれであるかを判断する。選択回路３２ａは、変換画像ＳＴが有効画素範囲６２であると判断した場合、第１のパラメータＳＣ１を強調制御信号ＳＳとして輪郭強調回路３１ａに供給する。これに対して選択回路３２ａは、変換画像ＳＴがブランキング６１であると判断した場合、第２のパラメータＳＣ２を強調制御信号ＳＳとして輪郭強調回路３１ａに供給する。
【００１８】
（ニ）次に、図２（ｂ）に示すハイパスフィルタ５４は、強調制御信号ＳＳに応じて変換画像ＳＴの高周波成分ＨＳを抽出する。ハイパスフィルタ５４のカットオフ周波数は、変換画像ＳＴが図３（ｃ）に示すブランキング６１である場合に低減する。更に、コアリング回路５５のコアリングレベルは、変換画像ＳＴが図３（ｃ）に示すブランキング６１である場合に増加する。増幅回路５６の増幅率は、変換画像ＳＴが図３（ｃ）に示すブランキング６１である場合に低下する。加算器５７は、変換画像ＳＴに強調信号ＳＵを加算し、強調画像出力端子５２を介して図１に示す表示装置５に輪郭強調画像ＥＳを伝達する。
【００１９】
このように、第１の実施の形態に係る映像信号処理回路１ａによれば、水平メモリ制御信号ＳＨ及び垂直メモリ制御信号ＳＶに応じて輪郭強調回路３１ａの輪郭強調量を制御できる。この結果、図３（ｃ）に示す有効画素範囲６２及びブランキング６１の境界部分において、輪郭強調処理による過強調を防止できる。
【００２０】
また、第１の実施の形態の変形例に係る映像信号処理回路１ｂとして、図４に示すように、図１に示す画素数変換回路２１ａに代えてウインドウ処理回路２１ｂを用いても良い。図４に示すウインドウ処理回路２１ｂには、第１及び第２の入力端子４ａ、４ｂを介して第１及び第２の画像データＧＤ１、ＧＤ２がそれぞれ伝達される。ここで「ウインドウ処理」とは、複数の画像データ、即ち第１及び第２の画像データＧＤ１、ＧＤ２を１画面に統合する処理である。更に、図４に示すウインドウ処理回路２１ｂは、第１及び第２の画像データＧＤ１、ＧＤ２を同期させる同期処理を実行する。ウインドウ処理回路２１ｂは、図２（ａ）に示す水平方向カウンタ２３及び垂直方向カウンタ２４としてプログラマブルカウンタを使用する。また、水平方向カウンタ２３及び垂直方向カウンタ２４がそれぞれ複数個設けられる。図４に示す映像信号処理回路１ｂによれば、例えば図５に示す第１ウインドウ６３及び第２ウインドウ６４の境界部分においても輪郭強調処理による過強調が防止できる。
【００２１】
（第２の実施の形態）
本発明の第２の実施の形態に係る映像信号処理回路１ｃは、図６に示すように、強調制御回路３ｃの構成が図１に示した映像信号処理回路１ａと異なる。図６に示す強調制御回路３ｃは、画素数変換回路２１ｃに接続された第３の制御回路３５、輪郭強調回路３１ｃ及び第３の制御回路３５に接続された混合器３６を備える。更に、第３の制御回路は、図６に示すように、画素数変換回路２１ｃに接続された多値化回路７１、多値化回路７１に接続されたローパスフィルタ７２を備える。多値化回路７１は、水平及び垂直メモリ制御信号ＳＨ、ＳＶに対して多値化処理を施し多値信号ＰＳを生成する。ローパスフィルタ７２は、多値信号ＰＳを平滑化する。図６に示す輪郭強調回路３１ｄは、図２（ｂ）に示した補正回路５８及び強調制御信号端子５３を備えていない。その他の構成については、図１に示した映像信号処理回路１ａの構成と同様である。
【００２２】
また、混合器３６は、図６に示すように、輪郭強調回路３１ｃに接続された第１の乗算器３６ａ、画素数変換回路２１ｃに接続された第２の乗算器３６ｂ、第１の乗算器３６ａに一方の入力が接続され、第２の乗算器３６ｂに他方の入力が接続された加算器３６ｃを備える。第１の乗算器３６ａは、輪郭強調画像ＥＳに係数Ｋを乗算する（０≦Ｋ≦１）。第２の乗算器３６ｂは、変換画像ＳＴに係数（１−Ｋ）を乗算する。加算器３６ｃは、係数Ｋが乗算された輪郭強調画像ＥＳと係数（１−Ｋ）が乗算された変換画像ＳＴとを加算する。
【００２３】
次に、図６を用いて、第２の実施の形態に係る映像信号処理方法を説明する。但し、第１の実施の形態に係る映像信号処理方法と同様の処理については、重複する説明を省略する。
【００２４】
（イ）多値化回路７１は、１ビット信号、即ち２値信号である水平及び垂直メモリ制御信号ＳＨ、ＳＶを例えば３ビット信号にそれぞれ多値化する。水平及び垂直メモリ制御信号ＳＨ、ＳＶが３ビット信号に多値化された場合、多値信号ＰＳは、”０００”〜”１１１”、即ち”０”〜”＋７”の値となる。
【００２５】
（ロ）次に、ローパスフィルタ７２は、多値信号ＰＳを平滑化する。平滑化された多値信号ＰＳは、図６に示す第１及び第２の乗算器３６ａ、３６ｂに供給される。次に、第１の乗算器３６ａは輪郭強調画像ＥＳをＫ倍する。これに対して第２の乗算器３６ｂは、変換画像ＳＴを（１−Ｋ）倍する。ここで、係数Ｋ及び係数（１−Ｋ）は、平滑化された多値信号ＰＳを反映した値となる。
【００２６】
このように、第２の実施の形態に係る映像信号処理回路１ｃによれば、水平及び垂直メモリ制御信号ＳＨ、ＳＶに応じて輪郭強調画像ＥＳと変換画像ＳＴとを混合できる。この結果、図３（ｃ）に示すブランキング６１及び有効画素範囲６２の境界部分において徐々に輪郭強調量を減少させることが可能となる。したがって、輪郭強調処理の過強調による画質劣化を低減できる。
【００２７】
（第３の実施の形態）
本発明の第３の実施の形態に係る映像信号処理回路１ｄは、図７に示すように、図１に示した選択回路３２ａに代えて混合器３７が第１及び第２の制御回路３３ａ、３４ａに接続される。更に、図７に示すように、混合器３７と画素数変換回路２１ｄとの間に第３の制御回路３５が接続される。図７に示す輪郭強調回路３１ｄは、図２（ｂ）に示した輪郭強調回路３１ａと同様に構成されている。また、図７に示す混合器３７は、図６に示す混合器３６と同様に構成されている。その他の構成については、図１に示した映像信号処理回路１ａの構成と同様である。
【００２８】
次に、図７及び図８を用いて、第３の実施の形態に係る映像信号処理方法を説明する。但し、第１の実施の形態に係る映像信号処理方法と同様の処理については、重複する説明を省略する。
【００２９】
（イ）図７に示す多値化回路７１は、水平及び垂直メモリ制御信号ＳＨ、ＳＶを多値化する。ローパスフィルタ７２は多値信号ＰＳを平滑化する。平滑化された多値信号ＰＳは、図８に示す混合器３７に供給される。
【００３０】
（ロ）次に、混合器３７は、平滑化された多値信号ＰＳに基づいて第１のパラメータＳＣ１及び第２のパラメータＳＣ２を混合する。混合された第１のパラメータＳＣ１及び第２のパラメータＳＣ２は、強調制御信号ＳＳとして輪郭強調回路３１ｄに供給される。輪郭強調回路３１ｄは、混合器３７が供給する強調制御信号ＳＳに応じて変換画像ＳＴに輪郭強調処理を施す。
【００３１】
このように、第３の実施の形態に係る映像信号処理回路１ｄによれば、図８に示すように、ブランキング６１と有効画素範囲６２との境界において、第１及び第２のパラメータＳＣ１、ＳＣ２を徐々に切り替えることができる。よって、映像信号処理回路１ｄは、輪郭強調処理による過強調を低減できる。
【００３２】
（その他の実施の形態）
上記のように、本発明は第１〜第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００３３】
既に述べた第１の実施の形態に係る輪郭強調回路３１ａは、補正回路５８としてコアリング回路５５及び増幅回路５６を使用する一例を説明した。しかし、図９（ａ）に示すように、補正回路５８に代えてスイッチ回路９１を用いても良い。また、補正回路５８として、図９（ｂ）に示すリミッタ回路９２を用いても良い。
【００３４】
また、第１の実施の形態においては、強調制御回路３ａが第１及び第２の制御回路３３ａ、３４ｂを備えるとして説明した。しかし、１つの制御回路が第１及び第２のパラメータＳＣ１、ＳＣ２を保持する構成でも良い。更に、２系統のパラメータを用いる一例を説明したが、ｎ系統のパラメータＳＣ１〜ＳＣｎを用いる構成でも良い（ｎ；２以上の整数）。この場合、選択回路３２ａは、ｎ系統のパラメータを境界近傍で徐々に選択する。上述した第３の実施の形態においても同様である。
【００３５】
また、第１の実施の形態の変形例においては、複数の入力画像として第１及び第２の画像データＧＤ１、ＧＤ２をウインドウ処理する一例を説明した。しかし、３つ以上の画像データが入力された場合においても適用出来ることは勿論である。この場合、表示装置５上のウインドウ数の増加と比例してウインドウ境界部分も増加する。したがって、第１の実施の形態の変形例に係る映像信号処理回路１ｂは、入力される画像データ数が多い場合に有効である。
【００３６】
尚、上述した第１〜第３の実施の形態に係る映像信号処理回路１ａ〜１ｄは、同一の半導体基板上にモノリシックに集積化し、半導体集積回路として構成することが可能である。また、水平及び垂直メモリ制御信号ＳＨ、ＳＶに基づいて輪郭強調処理の輪郭強調量を制御するとして説明したが、水平及び垂直メモリ制御信号ＳＨ、ＳＶと実質的に同等の信号を用いても良い。即ち、有効画素範囲及びウィンドウ範囲を指定する信号であれば、水平及び垂直メモリ制御信号ＳＨ、ＳＶに代えて使用できる。
【００３７】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【００３８】
【発明の効果】
本発明によれば、輪郭強調処理による過強調を防止可能な映像信号処理回路及び映像信号処理方法を提供できる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る映像信号処理回路の構成を示すブロック図である。
【図２】図２（ａ）は、第１の実施の形態に係る画素数変換回路の構成を示すブロック図で、図２（ｂ）は、第１の実施の形態に係る輪郭強調回路の構成を示すブロック図である。
【図３】図３（ａ）〜（ｃ）は、第１の実施の形態に係る映像信号処理方法を説明する図である。
【図４】第１の実施の形態の変形例に係る映像信号処理回路の構成を示すブロック図である。
【図５】第１の実施の形態の変形例に係るウインドウ処理回路の動作を説明する図である。
【図６】第２の実施の形態に係る映像信号処理回路の構成を示すブロック図である。
【図７】第３の実施の形態に係る映像信号処理回路の構成を示すブロック図である。
【図８】第３の実施の形態に係る映像信号処理方法を説明する図である。
【図９】図９（ａ）及び（ｂ）は、その他の実施の形態に係る輪郭強調回路の構成を示すブロック図である。
【符号の説明】
１ａ〜１ｄ…映像信号処理回路
２ａ〜２ｄ…画像変換回路
３ａ〜３ｄ…強調制御回路
４…入力端子
５…表示装置
２１ａ、２１ｃ、２１ｄ…画像変換回路
２１ｂ…ウインドウ処理回路
２２ａ〜２２ｄ…メモリ
２３…水平方向カウンタ
２４…垂直方向カウンタ
２５…メモリコントローラ
３１ａ〜３１ｄ…輪郭強調回路
３２ａ、３２ｂ…選択回路
３３ａ…第１の制御回路
３４ａ…第２の制御回路
３５…第３の制御回路
３６、３７…混合器
３６ａ…第１の乗算器
３６ｂ…第２の乗算器
３６ｃ…加算器
５１…変換画像入力端子
５２…強調画像出力端子
５３…強調制御信号端子
５４…ハイパスフィルタ
５５…コアリング回路
５６…増幅回路
５７…加算器
５８…補正回路
５９…補正回路
６１…ブランキング
６２…有効画素範囲
６３…第１ウインドウ
６４…第２ウインドウ
７１…多値化回路
７２…ローパスフィルタ
９１…スイッチ回路
９２…リミッタ回路
【図１】
2004304328.tif 000003
【図２】
2004304328.tif 000004
【図３】
2004304328.tif 000005
【図４】
2004304328.tif 000006
【図５】
2004304328.tif 000007
【図６】
2004304328.tif 000008
【図７】
2004304328.tif 000009
【図８】
2004304328.tif 000010
【図９】
2004304328.tif 000011