(57)【要約】【課題】１０メガビット／秒、１００メガビット／秒にも対応でき、伝送媒体が光ケーブル、ツイストペアケーブルの場合の両方に対応できるギガビットＬＡＮアナライザボードを提供する。【解決手段】回路基板１０上に、光ケーブル用コネクタ１２及びツイストペアケーブル用コネクタ１４と、ギガビットＬＡＮコントローラ１６と、このギガビットＬＡＮコントローラで得られたフレーム信号から解析用のデータを作成するコントローラ用ＦＰＧＡ１８と、作成されたデータを格納するメモリー２０と、コンピュータが接続される３２ビット又は６４ビット高速バスインターフェース２２とを搭載する。コントローラ用ＦＰＧＡ１８は、エラーチェック部と、タイムスタンプ部と、キャプチュアフィルタ部とを備える。メモリー２０は、キャプチュアメモリー部と、管理メモリー部とを備える。このメモリー２０に格納されたデータを高速バスインターフェース２２に接続されたコンピュータで解析する。【選択図】      図１
2004320211.tif 000002
【特許請求の範囲】
【請求項１】
回路基板上に、光ケーブル用コネクタ及びツイストペアケーブル用コネクタと、これらのコネクタから入力された信号を個別のフレーム信号に変換するギガビットＬＡＮコントローラと、このギガビットＬＡＮコントローラで得られたフレーム信号から解析用のデータを作成するコントローラ用ＦＰＧＡと、作成された解析用のデータを格納するメモリーと、解析用のコンピュータが接続される３２ビット又は６４ビット高速バスインターフェースとを搭載し、
前記コントローラ用ＦＰＧＡは、フレーム信号のエラーチェックを行うエラーチェック部と、フレーム信号毎に受信時刻を付与するタイムスタンプ部と、予め設定されたフレーム信号パターンのみを通過させるキャプチュアフィルタ部とを備えており、
前記メモリーに格納されたデータを前記高速バスインターフェースに接続されたコンピュータによって解析するようにした、
ことを特徴とするギガビットＬＡＮアナライザボード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータに装着して、ＬＡＮ（ローカルエリアネットワーク）内のフレーム信号（１単位の信号列、パケットともいう）の流通状態やプロトコル等の解析に用いるＬＡＮアナライザボードに関し、特に高速のギガビットＬＡＮに使用されるＬＡＮアナライザボードに関するものである。
【０００２】
【従来の技術】特許文献１には、本発明者が１９８６年に発明したＬＡＮアナライザが開示されている。この当時のＬＡＮは伝送速度も遅く、例えばイーサネットＬＡＮの場合で１０メガビット／秒が主流であった。その後のＬＡＮの進歩はめざましく、今日ではイーサネットの場合で１００メガビット／秒が普通となり、最近では１ギガビット／秒の、いわゆるギガビットＬＡＮが普及の兆しを見せている。
【０００３】
【特許文献１】特公平５−９９８０号公報
【０００４】
【発明が解決しようとする課題】ＬＡＮの速度が高速になるに従い、関連機器もより高度の機能が必要となり、それらの機器の開発や評価に、ギガビットＬＡＮアナライザが必要となる。もちろん、ギガビットＬＡＮのデータ監視や保守点検にもギガビットＬＡＮアナライザが必要となる。
【０００５】ところで、ギガビットＬＡＮへのグレードアップを行なう場合は、従来の１０メガビット／秒、１００メガビット／秒等の機器も混在したまま移行するのが大半である。またギガビットＬＡＮの伝送媒体には、光ケーブル（１０００ＢＡＳＥ−ＳＸ、１０００  ＢＡＳＥ−ＬＸ）の他に、ツイストペアケーブル（１０００ＢＡＳＥ−Ｔ）も用いられる。したがってギガビットＬＡＮアナライザは、（１）  速度においては従来の１０メガビット／秒、１００メガビット／秒にも対応できる下位互換性があり、（２）  伝送媒体においては光ケーブル及びツイストペアケーブルの両方に対応できるものであることが望ましい。
【０００６】しかしながらこの二つの条件を満足するギガビットＬＡＮアナライザはまだ開発されていない。また従来の１０メガビット／秒、１００メガビット／秒のＬＡＮアナライザは速度が遅いため、機能の大半をソフトウエアで処理する方式であったが、ギガビットＬＡＮアナライザは高速なので、幾つかの機能をハードウエアで処理できるように、技術的工夫が必要である。
【０００７】本発明の目的は、以上のような課題を解決したギガビットＬＡＮアナライザボードを提供することにある。
【０００８】
【課題を解決するための手段】本発明に係るギガビットＬＡＮアナライザボードは、回路基板上に、光ケーブル用コネクタ及びツイストペアケーブル用コネクタと、これらのコネクタから入力された信号を個別のフレーム信号に変換するギガビットＬＡＮコントローラと、このギガビットＬＡＮコントローラで得られたフレーム信号から解析用のデータを作成するコントローラ用ＦＰＧＡと、作成された解析用のデータを格納するメモリーと、解析用のコンピュータが接続される３２ビット又は６４ビット高速バスインターフェースとを搭載し、
前記コントローラ用ＦＰＧＡは、フレーム信号のエラーチェックを行うエラーチェック部と、フレーム信号毎に受信時刻を付与するタイムスタンプ部と、予め設定されたフレーム信号パターンのみを通過させるキャプチュアフィルタ部とを備えており、
前記メモリーに格納されたデータを前記高速バスインターフェースに接続されたコンピュータによって解析するようにした、
ことを特徴とするものである。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を、図面を参照して詳細に説明する。
【００１０】図１及び図２は本発明の一実施形態を示す。このギガビットＬＡＮアナライザボードは、図１に示すように、回路基板１０上に、二つの光ケーブル用コネクタ１２Ａ、１２Ｂと、二つのツイストペアケーブル用コネクタ１４Ａ、１４Ｂと、ギガビットＬＡＮコントローラ１６と、コントローラ用ＦＰＧＡ１８と、メモリー２０と、３２ビット又は６４ビットの高速バスインターフェース２２を搭載したものである。
【００１１】光ケーブル用コネクタ１２Ａ、１２Ｂには、ビル間の接続に用いられるシングルモード伝送方式（１０００  ＢＡＳＥ−ＬＸ）と、ビル内の接続に用いられるマルチモード伝送方式（１０００ＢＡＳＥ−ＳＸ）の何れにも対応できるように、それぞれに対応するトランシーバと着脱自在なＳＦＰコネクタが使用される。ツイストペアケーブル用コネクタ１４Ａ、１４Ｂには、１０メガビット／秒、１００メガビット／秒、１０００メガビット／秒の何れにも対応できる、１０／１００／１０００  ＢＡＳＥ−Ｔのコネクタ（ＲＪ−４５）が使用される。光ケーブル用コネクタとツイストペアケーブル用コネクタを２個ずつ設けたのは、２ポート構成のためである。コネクタ１２Ａ、１４Ａは図２におけるポートＡを構成し、コネクタ１２Ｂ、１４Ｂは図２におけるポートＢを構成する。
【００１２】ギガビットＬＡＮコントローラ１６は、光ケーブル用コネクタ１２又はツイストペアケーブル用コネクタ１４から入力された信号を個別のフレーム信号に変換する。ギガビットＬＡＮコントローラ１６は、ギガビットＬＡＮ用の機器に使用される市販品で（例えばインテルの８２５４６ＥＢ等）、種々の機能を備えているが、ここでは伝送媒体上を流通する信号を個別のフレーム信号に変換するインターフェースとして使用する。
【００１３】コントローラ用ＦＰＧＡ１８は、図２に示すように、エラーチェック部２４と、タイムスタンプ部２６と、キャプチュアフィルタ部２８とを備えている。ギガビットＬＡＮコントローラ１６からコントローラ用ＦＰＧＡ１８に入力されたフレーム信号は、エラーチェック部２４でエラーチェックが行なわれ、タイムスタンプ部２６でフレーム信号毎に受信時刻が付与され、さらにキャプチュアフィルタ部２８で解析に必要な予め設定された信号パターンのみが通過するように選り分けられる。以上のようにしてコントローラ用ＦＰＧＡ１８は、入力されたフレーム信号から解析用のデータを作成する。
【００１４】メモリー２０は、図２に示すように、キャプチュアメモリー部３０と管理メモリー部３２とを備えている。キャプチュアメモリー部３０は上記コントローラ用ＦＰＧＡ１８を通過したフレーム信号を受信時刻と共に順次格納する。管理メモリー部３２はキャプチュアメモリー部３０に格納されたデータを管理する情報（例えば各フレーム信号の先頭アドレス等）を格納する。
【００１５】高速バスインターフェース２２は、例えばＰＣＩ６４ビットバスインターフェース用ＬＳＩを用いて構成される。このギガビットＬＡＮアナライザボードは、この高速バスインターフェース２２を介して、ＰＣＩ６４ビットバスなどの高速バスを備えたコンピュータに接続される。メモリー２０に格納されたデータは、コンピュータ側のソフトウエアにより種々の解析が行なわれる。メモリー２０には解析用のデータが整理されて格納されるので、コンピュータ側のソフトウエアは比較的簡単なものでよく、解析を短時間で行なうことができる。
【００１６】
【発明の効果】以上説明したように本発明に係るギガビットＬＡＮアナライザボードは、光ケーブル用コネクタ及びツイストペアケーブル用コネクタを搭載し、そのどちらかからＬＡＮ流通信号をギガビットＬＡＮコントローラに取り込むようにしているので、ＬＡＮの伝送媒体が光ケーブルの場合とツイストペアケーブルの場合の、どちらにも対応できる。またツイストペアケーブル用コネクタを搭載しているので、ギガビットＬＡＮだけでなく、従来の１０メガビット／秒、１００メガビット／秒のＬＡＮにも対応することができる。また本発明のボードを使用することにより入力されたフレーム信号の処理をハードウエアで行なうことができるため、コンピュータ側のソフトウエアを簡素化できると共に、解析を短時間で行なうことができる。
【図面の簡単な説明】
【図１】本発明に係るギガビットＬＡＮアナライザボードの一実施形態を示す平面図。
【図２】図１に示したギガビットＬＡＮアナライザボードの機能ブロック図。
【符号の説明】
１０：回路基板
１２Ａ、１２Ｂ：光ケーブル用コネクタ
１４Ａ、１４Ｂ：ツイストペアケーブル用コネクタ
１６：ギガビットＬＡＮコントローラ
１８：コントローラ用ＦＰＧＡ
２０：メモリー
２２：高速バスインターフェース
２４：エラーチェック部
２６：タイムスタンプ部
２８：キャプチュアフィルタ部
３０：キャプチュアメモリー部
３２：管理メモリー部
【図１】
2004320211.tif 000003
【図２】
2004320211.tif 000004