(57)【要約】【課題】コンバータに付帯される保護回路の低消費電力化を実現し、電力変換効率を向上させることができるＤＣ−ＤＣコンバータを提供すること。【解決手段】コンバータの出力電圧が分圧回路１１によって取得され、誤差増幅器１２によるエラー信号がスイッチング制御回路１２に供給されることで、スイッチング素子Ｑ１  の駆動動作が制御される。コンバータの最大出力状態もしくはこれに近い状態においては、誤差増幅器１２からのエラー信号によって、リセット回路２５のリセット動作が停止され、カウンター２６はクロック信号をカウントアップする。カウンター２６のカウントアップ値が規定値レジスタ２８に格納された所定値に達すると、コンパレータ２７はスイッチ駆動回路２０を動作させて、スイッチング素子Ｑ１  の駆動を停止させる。【選択図】      図２
2004297925.tif 000002
【特許請求の範囲】
【請求項１】
コンバータの出力電圧値を取得し、当該出力電圧値に基づいてスイッチング素子のスイッチング動作を制御することで、前記出力電圧値を所定の範囲に制御するＤＣ−ＤＣコンバータであって、
前記コンバータの最大出力状態もしくはこれに近い状態を検出する出力状態検出手段と、前記出力状態検出手段により最大出力状態もしくはこれに近い状態を検出した場合に、その継続状態をカウントするカウンターと、前記カウンターのカウント値が所定値に達した時に、前記スイッチング素子のスイッチング動作を停止させる動作停止手段とを備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記カウンターによるカウント値をリセットするリセット手段が具備され、前記出力状態検出手段により最大出力状態もしくはこれに近い状態を検出した場合に、前記リセット手段のリセット動作を停止させるように構成したことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記カウンターによるカウント値と、予め定められた所定値が格納された規定値レジスタからの前記所定値とを比較するコンパレータがさらに具備され、前記カウンターによるカウント値が、規定値レジスタに格納された前記所定値に達したことを前記コンパレータが検証した場合に、前記動作停止手段を駆動させるように構成したことを特徴とする請求項１または請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記規定値レジスタに格納される前記所定値が、書き換え可能に構成されていることを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記スイッチング素子に与えるスイッチング信号が、ＰＳＭ方式またはＰＷＭ方式により生成されるコンバータであることを特徴とする請求項２ないし請求項５のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記スイッチング素子に与えるスイッチング信号が、ＰＦＭ方式により生成されるコンバータであり、前記カウンターがスイッチング素子に与えるスイッチング信号の数をカウントするように構成したことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記カウンターによるカウント値をリセットするリセット手段が具備され、前記リセット手段は所定の時間毎に前記カウンターのカウント値をリセットするように構成したことを特徴とする請求項６に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記スイッチング素子のオン動作により、一次側の直流電源よりコイルに電流を流して電磁エネルギーの蓄積動作を実行し、前記スイッチング素子のオフ動作により、前記コイルに蓄積されたエネルギーを放出させることで、二次側出力電圧を昇圧させるように構成したことを特徴とする請求項１ないし請求項７のいずれかに記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、スイッチング素子のスイッチングタイミングを制御することで、出力電圧を所定の範囲に維持させるＤＣ−ＤＣコンバータに関し、特に前記コンバータに付帯される保護回路の低消費電力化を実現し、これにより一次側電源を二次側出力として変換する電力変換効率を向上させることができるＤＣ−ＤＣコンバータ関する。
【０００２】
【従来の技術】
例えばチョッパー型のＤＣ−ＤＣコンバータは、一次側の直流電力をスイッチング素子の動作により間欠的にコイルに供給することで、当該コイルに電磁エネルギーを蓄積させると共に、前記コイルから放出されるエネルギーを利用して、例えば昇圧された二次側出力（コンバータ出力）を得るようになされる。このＤＣ−ＤＣコンバータによる出力電圧は、あらかじめ定められた所定の電圧値に安定していることが重要である。
【０００３】
その出力電圧を安定した状態に保つための制御方式として、代表的には２つの方式が知られている。その１つはＰＷＭ（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ＝パルス幅変調）方式であり、他の１つはＰＦＭ（ｐｕｌｓｅ  ｆｒｅｑｕｅｎｃｙ  ｍｏｄｕｌａｔｉｏｎ＝周波数変調）方式である。前者のＰＷＭ方式は、コンバータ出力電圧を制御するスイッチング素子のオンタイミングを常に一定にし、スイッチング素子のオン時間（デューティー値）をコンバータ出力電圧に応じて制御するようになされる。また、後者のＰＦＭ方式は、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号の周波数を、コンバータ出力電圧に応じて制御するようになされる。
【０００４】
この場合、後者のＰＦＭ方式にはスイッチング素子に与える駆動信号の発生タイミングが、コンバータ出力電圧に応じて連続的に制御される純粋なＰＦＭ方式と、スイッチング素子に与える駆動信号の発生タイミング（基本周波数）は一定で、コンバータ出力電圧に応じてスイッチング素子に駆動信号を与えるか、与えずにスキップさせるように動作する疑似ＰＦＭ方式とが知られている。なお疑似ＰＦＭ方式は、その動作機能上からＰＳＭ（ｐｕｌｓｅ  ｓｋｉｐ  ｍｏｄｕｌａｔｉｏｎ  ）方式と呼ばれることもある。
【０００５】
前記したＰＷＭ方式およびＰＦＭ方式を採用したチョッパー型のＤＣ−ＤＣコンバータについては、例えば次に示す特許文献１に開示されている。
【０００６】
【特許文献１】
特開平１１−８９２２２号公報（段落００１２〜００１５、図１）
【０００７】
ところで、前記したようなチョッパー型のＤＣ−ＤＣコンバータの多くは、その出力端の電圧値に基づいて前記したスイッチング素子のスイッチング動作が制御される。したがって、負荷状態が重くなった場合、極端な例においてはショート状態になされた場合には、その出力端の電圧値が極端に低下する。そこで、その出力電圧値を所定の範囲内に維持させるために、前記スイッチング素子に電流を流す期間が極端に増大する。この状態が長時間に亙って続く場合においては、前記したスイッチング素子やコイルが加熱され、これらの損傷にとどまらず、最悪の場合には発煙や発火に至るなどの不測の事態に発展することも懸念される。
【０００８】
そこで、前記したように出力端に過負荷が加わった場合、もしくはショート状態になされた場合において、回路を保護するための保護装置が提案されている。図１は前記保護装置を備えたＤＣ−ＤＣコンバータの一例を示したものである。この図１に示す構成は、チョッパー型のＤＣ−ＤＣコンバータの例を示したものであり、符号Ｅ１  はコンバータの一次側電源として機能するバッテリーを示す。このバッテリーＥ１  の陰極側端子は基準電位点（アース）に接続され、その陽極側端子はコンバータの一時側電源入力端子Ｖｉｎに接続されている。
【０００９】
前記電源入力端子Ｖｉｎには、昇圧用のコイルＬ１  の一端が接続されており、当該コイルＬ１  の他端には、スイッチング素子としてのｎ型ＭＯＳパワーＦＥＴＱ１  のドレインが接続されている。そして、パワーＦＥＴＱ１  のソースはアースに接続されると共に、当該パワーＦＥＴＱ１  のドレインとソース間には、ダイオードＤ２  が図に示す極性で接続されている。
【００１０】
一方、前記コイルＬ１  とパワーＦＥＴＱ１  の接続点にはダイオードＤ１  のアノードが接続され、このダイオードＤ１  のカソードがコンバータの出力端子Ｖｏｕｔ  を構成している。また、前記出力端子Ｖｏｕｔ  とアースとの間には、電圧保持用のコンデンサＣ１  が接続されており、このコンデンサＣ１  によって保持されたコンバータの出力電圧が、出力端子Ｖｏｕｔ  に接続される図示せぬ負荷に供給されるように構成されている。
【００１１】
したがって、前記パワーＦＥＴＱ１  がオンされると、前記コイルＬ１  には端子Ｖｉｎより電流が流れてコイルＬ１  に電磁エネルギーが蓄積される。その後、パワーＦＥＴＱ１  がオフされると、コイルＬ１  に蓄積されたエネルギーにより、コイルＬ１  に起電力が発生し、前記ダイオードＤ１  を介して出力端子Ｖｏｕｔ  側に電流が流れる。これにより出力端子Ｖｏｕｔ  には、入力端子Ｖｉｎの電圧よりも高い電圧が発生する昇圧型のＤＣ−ＤＣコンバータが実現される。
【００１２】
前記出力端子Ｖｏｕｔ  とアースとの間には、コンバータの出力電圧値を検出するための抵抗素子Ｒ１  およびＲ２  からなる分圧回路１１が接続されており、この分圧回路１１により得られる分圧電圧は、誤差増幅器１２の一方の入力端子（反転入力端子）に供給されるように構成されている。また、誤差増幅器１２の他方の入力端子（非反転入力端子）には、基準電圧源１３からもたらされる基準電圧Ｖｒｅｆ１が供給され、これにより、誤差増幅器１２よりコンバータ出力電圧の変動に伴う誤差出力、すなわちエラー信号が生成される。
【００１３】
前記誤差増幅器１２により生成されたエラー信号は、スイッチング制御回路１４に供給されるように構成されている。スイッチング制御回路１４においては、クロック生成回路１５からのクロック信号を利用し、誤差増幅器１２からのエラー信号に基づいて前記したＰＷＭ方式、ＰＦＭ方式、もしくはＰＳＭ方式によるスイッチング制御信号を生成する。
【００１４】
そして、スイッチング制御回路１４により生成されたスイッチング信号は、信号伝達スイッチ１６を介してスイッチング素子としてのパワーＦＥＴＱ１  のゲートに供給するように構成されている。これにより、パワーＦＥＴＱ１  はコンバータの出力電圧に応じたスイッチング動作がなされ、出力端子Ｖｏｕｔ  における二次側電圧の安定化を図ることができる。
【００１５】
一方、図１に示す構成においては、過負荷状態において前記信号伝達スイッチ１６を開放させる保護回路が具備されている。すなわち、この保護回路は、定電流回路１７、この定電流回路によって充電動作を受けるコンデンサＣ２  、このコンデンサの端子電圧を放電させるシャントスイッチを構成するトランジスタＱ２  、コンデンサＣ２  の端子電圧と、基準電圧源１８からもたらされる基準電圧Ｖｒｅｆ２との比較を行うコンパレータ１９、このコンパレータ１９の出力を受けて、スイッチ駆動回路２０への制御信号を生成する保護制御部２１より構成している。
【００１６】
前記した構成の保護回路においては、まず、クロック生成回路１５からのクロック信号によって、ｎｐｎ型トランジスタＱ２  がオフ状態にされる。これにより、コンデンサＣ２  は定電流回路１７を介して充電される。一方、保護制御部２１には誤差増幅器１２からのエラー信号が供給され、出力端Ｖｏｕｔ  の電圧が正常の範囲であることを示すエラー信号の値である場合には、保護制御部２１よりトランジスタＱ２  を瞬時の間においてオンさせる信号を供給する。そして、前記した動作がクロック信号に基づくタイミングによって繰り返されるため、コンデンサＣ２  の電荷は間欠的に放電され、コンデンサＣ２  の端子電圧は所定の範囲内に維持される。
【００１７】
また、過負荷あるいはショート状態により、出力端Ｖｏｕｔ  の電圧が規定よりも低いことを示すエラー信号が前記誤差増幅器１２から出力される場合には、前記保護制御部２１はトランジスタＱ２  をオンさせる制御信号を出力しない。このために、コンデンサＣ２  に対する充電状態が継続し、その端子電圧は所定の範囲を超えて、保護制御部２１にはコンパレータ１９からの反転出力がもたらされる。
【００１８】
これにより、保護制御部２１はスイッチ駆動回路２０に対して制御信号を送り、信号伝達スイッチ１６を開放させる。したがって、スイッチング制御回路１４からのスイッチング信号が、パワーＦＥＴＱ１  のゲートに伝達されるのが阻止される。それ故、例えばパワーＦＥＴＱ１  のオン動作期間が増大した状態が継続されるのを阻止することができ、回路が不測の事態に陥ることから回避できる。
【００１９】
【発明が解決しようとする課題】
ところで、前記したような構成の保護回路においては、定電流源１７、コンデンサＣ２  、電荷放電用のトランジスタＱ２  、端子電圧測定用のコンパレータ１９等によりアナログ動作を行う回路構成とされており、このアナログ動作を行う回路構成において消費する電流は大きなものとなる。しかも、トランジスタＱ２  によりコンデンサＣ２  に対する充放電を繰り返す動作がなされるため、保護回路において消費する電力が非常に大きなものとなる。
【００２０】
特にこの種のＤＣ−ＤＣコンバータを携帯用端末機器、例えば携帯電話器の昇圧電源に採用しようとする場合には、前記した保護回路における電力の消費は、バッテリーによる一次側電源を二次側出力として変換する場合の変換効率の低下を招くことになり、携帯電話器における待ち受け時間をより延長させる点で大きな影響を及ぼすことになる。
【００２１】
この発明は、前記した問題点に着目してなされたものであり、コンバータの保護回路において消費する電力をより軽減させることで、一次側電源の利用効率を向上させたＤＣ−ＤＣコンバータを提供することを目的とするものである。
【００２２】
【課題を解決するための手段】
前記した目的を達成するためになされたこの発明にかかるＤＣ−ＤＣコンバータは、請求項１に記載のとおり、コンバータの出力電圧値を取得し、当該出力電圧値に基づいてスイッチング素子のスイッチング動作を制御することで、前記出力電圧値を所定の範囲に制御するＤＣ−ＤＣコンバータであって、前記コンバータの最大出力状態もしくはこれに近い状態を検出する出力状態検出手段と、前記出力状態検出手段により最大出力状態もしくはこれに近い状態を検出した場合に、その継続状態をカウントするカウンターと、前記カウンターのカウント値が所定値に達した時に、前記スイッチング素子のスイッチング動作を停止させる動作停止手段とを備えた点に特徴を有する。
【００２３】
【発明の実施の形態】
以下、この発明にかかるＤＣ−ＤＣコンバータについて、その好ましい実施の形態を図に基づいて説明する。図２は、この発明にかかるコンバータの第１の実施の形態をブロック図によって示したものであり、これはＰＳＭ制御によるチョッパー型昇圧形式を採用したものである。なお、図２においてはすでに説明した図１に示す各構成要素に対応する部分を同一符号で示しており、したがって、その詳細な説明は適宜省略する。
【００２４】
図２において、符号１４Ａは誤差増幅器１２からもたらされるエラー信号によってスイッチング信号を生成するＰＳＭ回路であり、このＰＳＭ回路１４Ａは、後で詳細に説明するようにクロック生成回路１５からのクロック信号を利用してスイッチング信号を生成する。そして、ＰＳＭ回路１４Ａからのスイッチング信号は、信号伝達スイッチ１６を介してスイッチング素子としてのパワーＦＥＴＱ１  のゲートに供給されるように構成されている。これにより、パワーＦＥＴＱ１  はコンバータの出力電圧に応じたスイッチング動作がなされ、出力端子Ｖｏｕｔ  における二次側電圧の安定化を図ることができる。
【００２５】
一方、この図２に示すコンバータの保護回路においては、誤差増幅器１２からのエラー信号が利用され、このエラー信号がリセット回路２５に供給されるように構成されている。このリセット回路２５は、前記エラー信号の値に応じてカウンター２６のカウント動作を制御する。すなわち、カウンター２６にはクロック生成回路１５より、クロック信号が供給されており、この実施の形態においてはカウンター２６は前記リセット回路２５がリセット動作を行わない状態において、前記クロック信号の到来数をカウントアップするように作用する。なお、前記リセット回路２５とカウンター２６のカウントアップ動作については、後で図３を用いて詳細に説明する。
【００２６】
前記カウンター２６によるカウント値は、コンパレータ２７に供給されるように構成されており、このコンパレータ２７には予め定められた所定の値を格納した規定値レジスタが接続されている。前記コンパレータ２７は規定値レジスタ２８に格納された前記所定値を基準として、カウンター２６によりカウントアップされた値と比較を行うことができるように構成されている。そして、前記カウンター２６によるカウント値がレジスタ２８に格納された前記所定値に達したと判定された場合には、コンパレータ２７はスイッチ駆動回路２０に制御信号を送り、スイッチ駆動回路２０は信号伝達スイッチ１６を開放させるように作用する。
【００２７】
図３は、図２に示したコンバータの動作を説明するタイミングチャートである。図２に示したコンバータは、前記したとおりＰＳＭ制御によるチョッパー型昇圧形式を採用したものであり、ＰＳＭ回路１４Ａはクロック生成回路１５より、図３（ａ）として示すクロック信号を受けて、このクロック信号に基づいてタイミング信号、すなわち（ｂ）として示す等間隔のＰＳＭ基準クロックを生成する。また、ＰＳＭ回路１４Ａ内には、（ｄ）として示すＰＳＭ動作基準電圧をもっており、前記したＰＳＭ基準クロック（ｂ）の立上がりのタイミングにおいて、ＰＳＭ動作基準電圧（ｄ）に対するエラー信号（ｃ）の値が比較される。
【００２８】
ここで、ＰＳＭ動作基準電圧（ｄ）に対してエラー信号（ｃ）のレベルが高い場合、換言すればコンバータの出力電圧が所定の値よりも低い状態においては、スイッチング素子としてのパワーＦＥＴＱ１  を駆動するスイッチング信号（ｅ）を継続して出力する。これにより、コンバータの出力電圧値を上昇させるように作用する。
【００２９】
また、ＰＳＭ動作基準電圧（ｄ）に対してエラー信号（ｃ）のレベルが低い場合、すなわちコンバータの出力電圧が所定の値より高い状態においては、前記スイチング信号（ｅ）を出力せずにスキップする。これにより、コンバータの出力電圧値を降下させるように作用する。そして、再びＰＳＭ動作基準電圧（ｄ）に対するエラー信号（ｃ）のレベルが高くなった場合には、ＰＳＭ基準クロック（ｂ）に基づいて、スイッチング信号（ｅ）を所定時間継続して出力する。
【００３０】
一方、図３（ｆ）は図２に示すリセット回路２５においてなされるリセット制御作用の動作タイミングを示しており、これは誤差増幅器１２からもたらされるエラー信号（ｃ）のレベルに応じてリセット制御がなされるか否かが決定される。すなわちエラー信号（ｃ）のレベルが例えば低い状態、換言すればコンバータの出力電圧が所定の値より高い状態においては、図３（ｆ）に示すリセット制御信号をリセット動作状態にさせる。なお、エラー信号（ｃ）のレベルの高低は、図３においては説明の便宜上、（ｄ）として示すＰＳＭ動作基準電圧と比較している。この状態においては、図２に示すリセット回路２５は、カウンター２６のリセット作用を継続し、カウンター２６によるカウント値はゼロに保持される。
【００３１】
また、コンバータの出力端Ｖｏｕｔ  に重い負荷が加わるか、ショート状態になされた場合には、前記エラー信号（ｃ）のレベルは高い状態にシフトされ、図３（ｆ）に示すリセット制御信号はリセット停止状態になされる。この状態においては、図２に示すリセット回路２５は、カウンター２６のリセット作用を停止するため、カウンター２６はクロック生成回路１５からのクロックを受けてカウントアップを開始する。そして、前記した過負荷の状態が解かれれば、カウンター２６のカウント値はリセット作用を受け、カウンター２６によるカウント値はゼロになされる。
【００３２】
一方、前記した過負荷の状態が継続している間は、カウンター２６によるカウントアップが進む。そして、前記したようにコンパレータ２７は規定値レジスタ２８に格納された値を基準として、カウンター２６によるカウント値の比較を行い、カウンター２６によるカウント値がレジスタ２８に格納された値に達した時に、スイッチ駆動回路２０に制御信号が送られる。これにより、スイッチ駆動回路２０は信号伝達スイッチ１６を開放するため、パワーＦＥＴＱ１  に対して連続してスイッチング信号が供給されるのが阻止される。
【００３３】
このように、コンバータが過負荷状態に陥った場合には、信号伝達スイッチ１６が開放されてパワーＦＥＴＱ１  に対して連続してスイッチング信号が供給されるが阻止され、これにより、パワーＦＥＴＱ１  および昇圧用コイルＬ１  等にダメージを与えるのを防止することができる。
【００３４】
以上のようにして、信号伝達スイッチ１６を開放状態にした場合においては、例えばこのコンバータを搭載した機器の主電源を一旦オフにすることで、元の動作に復帰できるように構成されていることが望ましい。なお、前記した規定値レジスタ２８に格納され、カウンターとの比較の基準となる値は、書き換え可能に構成されていることが望ましく、これにより保護動作のレベルを変更することができる。
【００３５】
以上のように、図２に示すリセット回路２５を含むカウンター２６等は、コンバータの最大出力状態もしくはこれに近い状態を検出する出力状態検出手段として機能する。そして、前記コンパレータ２７、スイッチ駆動回路２０および信号伝達スイッチ１６は、スイッチング素子としてのパワーＦＥＴＱ１  のスイッチング動作を停止させる動作停止手段として機能する。
【００３６】
図２に示すカウンター２６、コンパレータ２７、規定値レジスタ２８等は、現状においては、その殆どが例えばＣ−ＭＯＳロジックによるデジタルＩＣ化されており、その消費電力はきわめて少ない。したがって、図２に示した構成によると保護回路として機能する構成部分による消費電力は僅かな範囲に抑えることができる。それ故、図２に示す構成によると一次側電源の利用効率を向上させることができ、コンバータにおける電力の変換効率を向上させることに寄与できる。
【００３７】
なお、図２に示す実施の形態においては、コンバータが過負荷状態となったことをエラー信号のレベルによって関知し、その時に到来するクロック信号の数をカウンターによってカウントアップするようにしている。すなわち、クロック信号の数をカウンターによってカウントアップすることで、いわば過負荷状態の継続時間を計測するようにしているが、図２に示すＰＳＭ方式によるコンバータにおいては、図３（ｅ）に示すスイッチング信号がスキップせずに、所定数以上連続して発生するのを検出し、信号伝達スイッチ１６を開放させるように構成されていてもよい。
【００３８】
また、図２に示すＰＳＭ方式によるコンバータにおいては、図３（ｅ）に示すスイッチング信号の発生比率、すなわち発生動作タイミングｍに対して、実際にスイッチング信号が発生した数ｎを計数し、その比率（ｎ／ｍ）が高い場合に同様に信号伝達スイッチ１６を開放させるように構成されていてもよい。
【００３９】
次に図４は、この発明にかかるコンバータの第２の実施の形態をブロック図によって示したものであり、これはＰＷＭ制御によるチョッパー型昇圧形式を採用したものである。なお、図４においてはすでに説明した図１および図２に示す各構成要素に対応する部分を同一符号で示しており、したがって、その詳細な説明は適宜省略する。
【００４０】
図４において、符号１４Ｂは誤差増幅器１２からもたらされるエラー信号に応じてパルス幅（デューティー値）が可変されるスイッチング信号を生成するＰＷＭ回路である。そして、ＰＷＭ回路１４Ｂからのスイッチング信号は、信号伝達スイッチ１６を介してスイッチング素子としてのパワーＦＥＴＱ１  のゲートに供給されるように構成されている。これにより、パワーＦＥＴＱ１  はコンバータの出力電圧に応じたスイッチング動作がなされ、出力端子Ｖｏｕｔ  における二次側電圧の安定化を図ることができる。
【００４１】
また、図４に示す実施の形態においては、ＰＷＭ回路１４Ｂからのスイッチング信号は、ウィンドー回路２９にも供給されるように構成されており、このウィンドー回路２９は、後述するウィンドー設定信号を利用して、前記ＰＷＭ回路１４Ｂから供給されるスイッチング信号のデューティー値を検証し、これがコンバータの最大出力状態もしくはこれに近い状態であるか否かを判定するように動作する。すなわち、この実施の形態においては、前記ウィンドー回路２９は出力状態検出手段として機能する。
【００４２】
そして、ウィンドー回路２９によって、コンバータが最大出力状態もしくはこれに近い状態であると判定された場合には、リセット回路２５のリセット動作を停止させるように作用する。このリセット回路２５のリセット動作の停止に伴い、カウンター２６はクロック信号のカウントアップ動作を開始するように作用する。なお、前記ウィンドー回路２９とリセット回路２５等の動作については、後で図５を用いて詳細に説明する。そして、カウンター２６、コンパレータ２７、規定値レジスタ２８、スイッチ駆動回路２０の各々の作用は、図２に示した実施の形態と同様である。
【００４３】
図５は、図４に示したコンバータの動作を説明するタイミングチャートである。図４に示したコンバータは前記したとおり、ＰＷＭ制御によるチョッパー型昇圧形式を採用したものであり、ＰＷＭ回路１４Ｂはクロック生成回路１５より、図５（ａ）に示すクロック信号を受けて、（ｇ）として示す一定周期のＰＷＭ用三角波の信号を繰り返し生成する。そして、ＰＷＭ回路１４Ｂにおいては、前記三角波の信号と、誤差増幅器１２からもたらされるエラー信号（ｃ）との比較を行い、エラー信号が前記三角波の信号レベルにクロスした時点で、（ｈ）として示すスイッチング信号を発生させる。なお、前記スイッチング信号は、前記三角波の信号が折り返す時点まで継続される。
【００４４】
したがって、図５に示すようにエラー信号のレベルが除々に低下する状態においては、スイッチング信号（ｈ）のデューティー値（ｄｕ１，ｄｕ２，……）が除々に小さくなり、パワーＦＥＴＱ１  をオン状態にする期間が少なくなることを意味する。これにより、前記コイルＬ１にその都度蓄積させる電磁エネルギーを低下させるようになされ、ＦＥＴＱ１  がターンオフした場合におけるコイルＬ１  に誘起する起電力を低下させるように作用する。また、エラー信号のレベルが除々に上昇する状態においては、前記と逆の作用によりコイルＬ１  に誘起する起電力を低下させるように作用し、結果として、コンバータの出力電圧を所定の範囲に維持させるように動作する。
【００４５】
図５に示す（ｉ）はウィンドー回路２９において利用されるウィンドー設定信号を示しており、これは前記基準クロック（ａ）に基づいてＰＷＭ用三角波（ｇ）の発生周期に同期して生成される。具体的には、このウィンドー設定信号（ｉ）はＰＷＭ回路１４Ｂにおいて発生するスイッチング信号（ｈ）のデューティー値が大きな状態、例えば図５に示すデューティー値がｄｕ１の状態を、論理積により検出することができるタイミングで出力されるようになされている。したがって、ウィンドー設定信号（ｉ）の発生タイミングで、ウィンドー（窓）が形成され、このウィンドーの形成時において、スイッチング信号（ｈ）が立ち上がっているか否かが検証される。
【００４６】
すなわち、ウィンドーの形成時において、スイッチング信号（ｈ）が立ち上がっている場合には、スイッチング信号（ｈ）のデューティー値が大きな状態であり、これはコンバータが最大出力状態もしくはこれに近い状態であると判定することができる。
【００４７】
以上のようにして、ウィンドー設定信号（ｉ）とスイッチング信号（ｈ）の論理積をとることにより、図５に示すリセット制御信号（ｊ）を得ることができる。このリセット制御信号（ｊ）は、図４に示すリセット回路２５に供給され、ウィンドー設定信号（ｉ）の発生タイミングにおいて、リセット制御信号（ｊ）が得られない場合（破線で示す状態）において、カウンター２６をリセットするように動作する。逆に、ウィンドー設定信号（ｉ）の発生タイミングにおいて、リセット制御信号（ｊ）が得られる場合（実線で示す状態）においては、カウンター２６のカウントアップ値はリセットされない。
【００４８】
要するに、コンバータが最大出力状態もしくはこれに近い状態である場合には、カウンター２６はリセットされず、カウンター２６はクロック生成回路１５からのクロックを受けてカウントアップを開始する。そして、前記した過負荷の状態が解かれれば、カウンター２６のカウント値はリセット作用を受け、カウンター２６によるカウント値はゼロになされる。このカウンター２６のカウントアップ動作は、結果として図２に示した実施の形態におけるカウンター２６の動作と同一になり、したがって、コンパレータ２７の作用により、スイッチ駆動回路２０が動作されるのも、図２に示した実施の形態と同一になる。
【００４９】
それ故、図４に示した構成においてもコンバータが過負荷状態に陥った場合に、動作停止手段として機能する信号伝達スイッチ１６が開放されるので、パワーＦＥＴＱ１  に対してデューティー値の大きなスイッチング信号が連続して供給されるのが阻止され、これにより、パワーＦＥＴＱ１  および昇圧用コイルＬ１  等にダメージを与えるのを防止することができる。なお、前記した規定値レジスタ２８に格納され、カウンターとの比較の基準となる値は、図２に示した実施の形態と同様に書き換え可能に構成されていることが望ましく、これにより保護動作のレベルを変更することができる。
【００５０】
そして、図４に示すカウンター２６、コンパレータ２７、規定値レジスタ２８等においても、図２に示した実施の形態と同様に、その消費電力はきわめて少ない。したがって、図４に示す実施の形態においても一次側電源の利用効率を向上させることができ、コンバータにおける電力の変換効率を向上させることに寄与できる。
【００５１】
なお、図４に示す実施の形態においては、コンバータが過負荷状態となったことを、スイッチング信号のデューティー値を監視するウィンドー回路２９によって検出し、その時に到来するクロック信号の数をカウンターによってカウントアップするようにしている。すなわち、クロック信号の数をカウンターによってカウントアップすることで、過負荷状態の継続時間を計測するようにしているが、図４に示すＰＷＭ方式によるコンバータにおいては、図５（ｈ）に示すスイッチング信号がフルデューティーもしくはこれに近い状態で所定数以上連続して発生するのをカウントし、信号伝達スイッチ１６を開放させるように構成されていてもよい。
【００５２】
また、図４に示すＰＷＭ方式によるコンバータにおいては、図５（ｈ）に示すスイッチング信号がフルデューティーもしくはこれに近い状態で発生する比率、すなわち発生動作タイミングｍに対して、実際にフルデューティーもしくはこれに近い状態で発生するスイッチング信号の数ｎを計数し、その比率（ｎ／ｍ）が高い場合に同様に信号伝達スイッチ１６を開放させるように構成されていてもよい。
【００５３】
図６は、この発明にかかるコンバータの第３の実施の形態をブロック図によって示したものであり、これはＰＦＭ制御によるチョッパー型昇圧形式を採用したものである。なお、図６においてはすでに説明した図１および図２に示す各構成要素に対応する部分を同一符号で示しており、したがって、その詳細な説明は適宜省略する。
【００５４】
図６において、符号１４Ｃは誤差増幅器１２からもたらされるエラー信号に応じて発生周期（周波数）が可変されるスイッチング信号を生成するＰＦＭ回路である。そして、ＰＦＭ回路１４Ｃからのスイッチング信号は、信号伝達スイッチ１６を介してスイッチング素子としてのパワーＦＥＴＱ１  のゲートに供給されるように構成されている。これにより、パワーＦＥＴＱ１  はコンバータの出力電圧に応じたスイッチング動作がなされ、出力端子Ｖｏｕｔ  における二次側電圧の安定化を図ることができる。
【００５５】
そして、図６に示す実施の形態においては、ＰＦＭ回路１４Ｃからのスイッチング信号は、カウンター２６に供給され、例えばその立上がり数がカウントアップされる。この場合、リセット回路２５にはクロック生成回路１５からのクロック信号が供給されており、このリセット回路２５は所定数のクロック信号を受けるごとに、カウンター２６のカウントアップ値をリセットするように作用する。すなわち、リセット回路２５はクロック生成回路１５からのクロック信号の数をタイマーの機能として利用し、所定時間毎にカウンター２６の値をリセットさせるように動作する。
【００５６】
ここで、コンバータに大きな負荷が加わるか、もしくはショート状態になされた場合には、コンバータが最大出力状態もしくはこれに近い状態となり、ＰＦＭ回路１４Ｃからのスイッチング信号の周波数が増大する。一方、前記したようにカウンター２６は単位時間当たりのスイッチング信号の数を計数しており、カウンター２６における単位時間当たりのスイッチング信号の数が、規定値レジスタ２８に格納された値に達する場合においては、コンパレータ２７よりスイッチ駆動回路２０に制御信号が送られる。これにより、スイッチ駆動回路２０は信号伝達スイッチ１６を開放するため、パワーＦＥＴＱ１  に対して高い周波数のスイッチング信号が連続して供給されるのが阻止される。
【００５７】
このように、図６に示す実施の形態においてもコンバータが過負荷状態に陥った場合には、信号伝達スイッチ１６が開放されるので、パワーＦＥＴＱ１  に対して高い周波数のスイッチング信号が連続して供給されるが阻止され、これにより、パワーＦＥＴＱ１  および昇圧用コイルＬ１  等にダメージを与えるのを防止することができる。
【００５８】
なお、図６に示す実施の形態においても規定値レジスタ２８に格納され、カウンターとの比較の基準となる値は、書き換え可能に構成されていることが望ましく、これにより保護動作のレベルを変更することができる。また、図６に示す実施の形態においても、図２および図４に基づいて説明した実施の形態と同様の作用効果を得ることができる。
【００５９】
以上説明した実施の形態においては、カウンター２６はいずれもクロック信号等の到来数をカウントアップするようにしているが、これはカウントダウンさせるように用いることもでき、いずれを用いても同一の機能を果たすことができる。また、以上説明した実施の形態においては、チョッパー型昇圧形式を採用したコンバータを例示しているが、降圧型、反転型、さらにはスイッチング素子がオフ状態でエネルギーが伝達されるフライバック方式のＤＣ−ＤＣコンバータにも、この発明を採用することができる。
【００６０】
加えて、前記した実施の形態においては、コイルによる出力をダイオードを介して出力端子に導出するようにしているが、ダイオードに代えてトランジスタなどのスイッチング素子を用い、スイッチング素子によりオン・オフのタイミングを制御するいわゆる同期整流方式にこの発明を採用することもできる。
【図面の簡単な説明】
【図１】従来のコンバータの一例を示したブロック図である。
【図２】この発明にかかるコンバータの第１の実施の形態を示したブロック図である。
【図３】図２に示すコンバータの動作を説明するタイミング図である。
【図４】この発明にかかるコンバータの第２の実施の形態を示したブロック図である。
【図５】図４に示すコンバータの動作を説明するタイミング図である。
【図６】この発明にかかるコンバータの第３の実施の形態を示したブロック図である。
【符号の説明】
１１        分圧回路
１２        誤差増幅器
１４Ａ      ＰＳＭ回路
１４Ｂ      ＰＷＭ回路
１４Ｃ      ＰＦＭ回路
１５        クロック生成回路
１６        信号伝達スイッチ
２０        スイッチ駆動回路
２５        リセット回路
２６        カウンター
２７        コンパレータ
２８        規定値レジスタ
２９        ウィンドー回路
Ｃ１          コンデンサ
Ｄ１  ，Ｄ２    ダイオード
Ｅ１          バッテリー（一次側電源）
Ｌ１          昇圧用コイル
Ｑ１          スイッチング素子
Ｒ１  ，Ｒ２    抵抗素子
Ｖｉｎ        電源入力端子
Ｖｏｕｔ        出力端子
【図１】
2004297925.tif 000003
【図２】
2004297925.tif 000004
【図３】
2004297925.tif 000005
【図４】
2004297925.tif 000006
【図５】
2004297925.tif 000007
【図６】
2004297925.tif 000008