(57)【要約】【課題】チャージポンプ回路部の出力端子が接地電圧に短絡した場合でも、チャージポンプ回路部から出力される電流を所望の電流値まで低下させることができる過電流保護回路を有する、前段に定電圧回路を備えたチャージポンプ式のＤＣ−ＤＣコンバータを得る。【解決手段】チャージポンプ回路部３の出力電圧Ｖｏ２が定電圧回路部２の出力電圧Ｖｏ１よりも低下すると、演算増幅器ＡＭＰ３と電流制御トランジスタＭ４で構成された第２の過電流保護回路部によって、定電圧回路部２の出力電圧Ｖｏ１を電圧Ｖｓ１以下に低下させ出力電流ｉｏ１も所望の電流値ｉ２まで低下させるようにした。【選択図】  図１
2004320862.tif 000002
【特許請求の範囲】
【請求項１】
入力された電圧を所定の定電圧に変換して第１の出力端子から出力する定電圧回路部と、該定電圧回路部から入力された電圧を所定の電圧に変換して第２の出力端子から出力するチャージポンプ回路部とを備えた、チャージポンプ式のＤＣ−ＤＣコンバータにおいて、
前記定電圧回路部の出力電流を電圧に変換して出力する電流検出回路部と、
前記第１の出力端子の電圧を検出し、該検出した電圧に比例した第１の検出電圧を生成して出力する第１の出力電圧検出回路部と、
前記電流検出回路部から出力された電圧と前記第１の検出電圧とを比較し、電流検出回路部から出力された電圧が前記第１の検出電圧よりも大きくなると、前記定電圧回路部の出力電圧と出力電流を共に低下させる第１の過電流保護回路部と、
前記チャージポンプ回路部の出力電圧を検出し、該検出した電圧に比例した第２の検出電圧を生成して出力する第２の出力電圧検出回路部と、
前記電流検出回路から出力された電圧と前記第２の検出電圧とを比較し、前記電流検出回路から出力された電圧が前記第２の検出電圧よりも大きくなると、前記定電圧回路部の出力電圧と出力電流を共に低下させる第２の過電流保護回路部と、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記第１の出力電圧検出部は、前記定電圧回路部の出力電圧が前記チャージポンプ回路部の出力電圧よりも大きくなると、前記第２の検出電圧よりも大きくなるように第１の検出電圧を生成して出力することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記第１の過電流保護回路部は、前記定電圧回路部の出力電圧が前記チャージポンプ回路部の出力電圧よりも小さい場合に作動することを特徴とする請求項１又は２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記第２の過電流保護回路部は、前記チャージポンプ回路部の出力電圧が前記定電圧回路部の出力電圧よりも小さい場合に作動することを特徴とする請求項１、２又は３記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、前段に定電圧回路を備えたチャージポンプ式のＤＣ−ＤＣコンバータに関し、特に過電流保護回路を有するチャージポンプ式のＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
従来、チャージポンプ式のＤＣ−ＤＣコンバータは、小電流負荷に対して、高効率で高電圧が得られ、更にトランスやインダクタ等の部品が不要であるため、すべての回路を１つのＩＣに集積することができ、メモリ回路やＣＣＤドライブ回路、ＬＣＤドライブ回路等に広く使用されている。
しかし、通常、チャージポンプ式のＤＣ−ＤＣコンバータは、入力電圧の整数倍の電圧しか生成することができなかった。このような問題を解決するために、チャージポンプ式のＤＣ−ＤＣコンバータの前段に、可変電圧源を追加してチャージポンプ式のＤＣ−ＤＣコンバータの入力電圧を任意の値に設定できるようにし、チャージポンプ式のＤＣ−ＤＣコンバータから任意の出力電圧が得られるようにしていた（例えば、特許文献１参照。）。
【０００３】
このように、前段に可変電圧源を備えたチャージポンプ式のＤＣ−ＤＣコンバータの過電流保護回路は、従来、図４に示すように前段の可変電圧源に定電圧回路を使用し、その定電圧回路に過電流保護回路を備えていた。
図４のＤＣ−ＤＣコンバータ１００は、定電圧回路部１０１とチャージポンプ回路部１０２で構成されている。更に、定電圧回路部１０１は、電圧制御部１０３と過電流保護回路部１０４で構成されている。電圧制御部１０３は、電圧制御トランジスタＭａ、定電圧回路部１０１の出力電圧ＶｏＡに比例した検出電圧ＶｄＡを生成して出力する抵抗Ｒａ，Ｒｂ、所定の基準電圧ＶｒＡを生成して出力する基準電圧発生回路１１１、及び演算増幅器ＡＭＰａで構成されている。
【０００４】
演算増幅器ＡＭＰａは、検出電圧ＶｄＡが基準電圧ＶｒＡに等しくなるように電圧制御トランジスタＭａのゲート電圧を制御する。その結果、定電圧回路部１０１の出力電圧ＶｏＡはＶｒＡ×（Ｒａ＋Ｒｂ）／Ｒｂとなる。なお、Ｒａは抵抗Ｒａの抵抗値を、Ｒｂは抵抗Ｒｂの抵抗値をそれぞれ示している。
過電流保護回路部１０４は、電圧制御トランジスタＭａに流れている電流を検出する電流検出トランジスタＭｂ、電流検出トランジスタＭｂに流れる電流値を電圧に変換する抵抗Ｒｃ、抵抗Ｒｃに発生する電圧と検出電圧ＶｄＡを比較する演算増幅器ＡＭＰｂ、電圧制御トランジスタＭａの出力電流を制御する電流制御トランジスタＭｃで構成されている。
【０００５】
定電圧回路部１０１の出力電流ｉｏＡが、図５で示すｉａまで増加すると、演算増幅器ＡＭＰｂの反転入力端の電圧が検出電圧ＶｄＡを超え、電流制御トランジスタＭｃがオンし、電圧制御トランジスタＭａのゲート電圧を上昇させる。このため、定電圧回路部１０１の出力電圧ＶｏＡを低下させると共に、電圧制御トランジスタＭａから出力される電流ｉｏＡの増加を抑える。また、定電圧回路部１０１の出力電圧ＶｏＡが低下すると、検出電圧ＶｄＡも低下することから、電圧制御トランジスタＭａから出力される電流ｉｏＡが減少し始める。このような出力電圧ＶｏＡと出力電流ｉｏＡとの関係を図５に示す。なお、図５において、ＯＵＴａで示した特性は定電圧回路部１０１の出力電圧ＶｏＡと出力電流ｉｏＡとの関係を示し、ＯＵＴｂで示した特性はチャージポンプ回路部１０２の出力電圧ＶｏＢと出力電流ｉｏＢとの関係を示している。
【０００６】
図５で示すように、定電圧回路部１０１の出力電圧ＶｏＡが０Ｖまで低下しても、出力電流ｉｏＡはｉｂまでしか減少しないようにしている。これは、過電流保護回路部１０４で出力電流ｉｏＡを０Ａまで絞ってしまうと、定電圧回路部１０１の出力電圧ＶｏＡが０Ｖから立ち上がる際に、定電圧回路部１０１の出力電圧ＶｏＡが立ち上がらなくなってしまう可能性があるからである。定電圧回路部１０１の出力電圧ＶｏＡが０Ｖのとき、出力電流ｉｏＡとしてｉｂの電流が流れるようにするために、演算増幅器ＡＭＰｂの反転入力端には正のオフセット電圧が発生するようにしてある。オフセット電圧を発生させる方法としては、演算増幅器ＡＭＰｂの２つの入力に使用されているトランジスタのサイズを変える方法等がある。
【０００７】
チャージポンプ回路部１０２は、ＭＯＳトランジスタであるスイッチ素子ＳＷａ〜ＳＷｄ、コンデンサＣａ〜Ｃｃ、スイッチ素子ＳＷａ〜ＳＷｄのスイッチング制御を行うクロック発生回路１１２で構成されている。クロック発生回路１１２は、クロック信号ＣＬＫａ〜ＣＬＫｃをそれぞれ生成して出力する。スイッチ素子ＳＷａはクロック信号ＣＬＫａで、スイッチ素子ＳＷｄはクロック信号ＣＬＫｂで、スイッチ素子ＳＷｂ及びＳＷｃはクロック信号ＣＬＫｃでそれぞれスイッチング制御される。クロック信号ＣＬＫａとクロック信号ＣＬＫｂは逆位相の関係にあり、クロック信号ＣＬＫａがローレベルのときはスイッチ素子ＳＷａがオンし、クロック信号ＣＬＫｂがハイレベルのときにスイッチ素子ＳＷｄがオンするため、スイッチ素子ＳＷａとスイッチ素子ＳＷｄは同時にオン又はオフする。
【０００８】
また、クロック信号ＣＬＫｃがローレベルのときスイッチ素子ＳＷｂとスイッチ素子ＳＷｃがそれぞれオンする。スイッチ素子ＳＷａとスイッチ素子ＳＷｄがそれぞれオンすると、コンデンサＣｂは定電圧回路部１０１の出力電圧ＶｏＡで充電され、スイッチ素子ＳＷｂとスイッチ素子ＳＷｄがそれぞれオンすると、コンデンサＣｂの電圧がコンデンサＣａに加算され、該加算された電圧でコンデンサＣｃを充電するため、コンデンサＣｃの電圧は定電圧回路部１０１の出力電圧ＶｏＡを２倍した電圧になり、該電圧がチャージポンプ回路部の出力電圧ＶｏＢになる。チャージポンプ回路部１０２の出力電圧ＶｏＢが定電圧回路部１０１の出力電圧ＶｏＡの２倍になるため、図５で示すように、チャージポンプ回路部１０２の出力電流ｉｏＢは、定電圧回路部１０１の出力電流ｉｏＡの半分になる。
【０００９】
【特許文献１】
特開平５−１１１２４１号公報
【００１０】
【発明が解決しようとする課題】
しかし、このような従来の回路では、チャージポンプ回路部１０２の出力端子ＯＵＴｂが接地電圧に短絡した場合でも、定電圧回路部１０１の出力端子ＯＵＴａとチャージポンプ回路部１０２の出力端子ＯＵＴｂとの間にスイッチ素子が介在しているため、定電圧回路部１０１の出力電圧ＶｏＡは０Ｖにならず、図５で示す電圧Ｖｓまでしか下がらなかった。このため、定電圧回路部１０１から供給される電流ｉｏＡは、定電圧回路部１０１の出力端子ＯＵＴａが接地電圧に短絡したときに流れる電流ｉｂよりも大きい電流ｉｃが流れてしまうという問題があった。
【００１１】
本発明は、上記のような問題を解決するためになされたものであり、チャージポンプ回路部の出力端子が接地電圧に短絡した場合でも、チャージポンプ回路部から出力される電流を所望の電流値まで低下させることができる過電流保護回路を有する、前段に定電圧回路を備えたチャージポンプ式のＤＣ−ＤＣコンバータを得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係るＤＣ−ＤＣコンバータは、入力された電圧を所定の定電圧に変換して第１の出力端子から出力する定電圧回路部と、該定電圧回路部から入力された電圧を所定の電圧に変換して第２の出力端子から出力するチャージポンプ回路部とを備えた、チャージポンプ式のＤＣ−ＤＣコンバータにおいて、
前記定電圧回路部の出力電流を電圧に変換して出力する電流検出回路部と、
前記第１の出力端子の電圧を検出し、該検出した電圧に比例した第１の検出電圧を生成して出力する第１の出力電圧検出回路部と、
前記電流検出回路部から出力された電圧と前記第１の検出電圧とを比較し、電流検出回路部から出力された電圧が前記第１の検出電圧よりも大きくなると、前記定電圧回路部の出力電圧と出力電流を共に低下させる第１の過電流保護回路部と、
前記チャージポンプ回路部の出力電圧を検出し、該検出した電圧に比例した第２の検出電圧を生成して出力する第２の出力電圧検出回路部と、
前記電流検出回路から出力された電圧と前記第２の検出電圧とを比較し、前記電流検出回路から出力された電圧が前記第２の検出電圧よりも大きくなると、前記定電圧回路部の出力電圧と出力電流を共に低下させる第２の過電流保護回路部と、
を備えるものである。
【００１３】
具体的には、前記第１の出力電圧検出部は、前記定電圧回路部の出力電圧が前記チャージポンプ回路部の出力電圧よりも大きくなると、前記第２の検出電圧よりも大きくなるように第１の検出電圧を生成して出力するようにした。
【００１４】
また、前記第１の過電流保護回路部は、前記定電圧回路部の出力電圧が前記チャージポンプ回路部の出力電圧よりも小さい場合に作動するようにした。
【００１５】
また、前記第２の過電流保護回路部は、前記チャージポンプ回路部の出力電圧が前記定電圧回路部の出力電圧よりも小さい場合に作動するようにした。
【００１６】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるＤＣ−ＤＣコンバータの例を示した回路図である。
図１において、ＤＣ−ＤＣコンバータ１は、入力端子ＩＮ１に入力された入力電圧Ｖｉ１からあらかじめ設定された定電圧を生成し出力電圧Ｖｏ１として第１の出力端子ＯＵＴ１から出力する定電圧回路部２と、該定電圧回路部２の出力電圧Ｖｏ１が入力され、該出力電圧Ｖｏ１を整数倍して出力電圧Ｖｏ２として第２の出力端子ＯＵＴ２から出力するチャージポンプ回路部３とで構成されている。
【００１７】
また、定電圧回路部２は、出力電圧Ｖｏ１が所定の定電圧Ｖ１で一定になるように制御する電圧制御部１１と、第１の出力端子ＯＵＴ１から出力される電流ｉｏ１及び第２の出力端子ＯＵＴ２から出力される電流ｉｏ２をそれぞれ検出し、該検出した出力電流ｉｏ１が所定値ｉ１以上及び／又は出力電流ｉｏ２が所定値ｉ２以上になると出力電圧Ｖｏ１と出力電流ｉｏ１の特性がフの字特性になるように出力電圧Ｖｏ１と出力電流ｉｏ１を共に低下させる過電流保護回路部１２とを備えている。
【００１８】
電圧制御部１１は、演算増幅器ＡＭＰ１、所定の基準電圧Ｖｒ１を生成して出力する基準電圧発生回路２１、ＰＭＯＳトランジスタからなる電圧制御トランジスタＭ１及び抵抗Ｒ１，Ｒ２で構成されている。入力端子ＩＮ１と接地電圧との間には、電圧制御トランジスタＭ１、抵抗Ｒ１及び抵抗Ｒ２が直列に接続されており、電圧制御トランジスタＭ１と抵抗Ｒ１との接続部は第１の出力端子ＯＵＴ１に接続されている。抵抗Ｒ１及び抵抗Ｒ２の直列回路は、出力電圧Ｖｏ１に比例した第１の検出電圧Ｖｄ１を生成して演算増幅器ＡＭＰ１の非反転入力端に出力する。演算増幅器ＡＭＰ１の反転入力端には基準電圧Ｖｒ１が入力され、演算増幅器ＡＭＰ１の出力端は電圧制御トランジスタＭ１のゲートに接続されている。
【００１９】
一方、過電流保護回路部１２は、演算増幅器ＡＭＰ２，ＡＭＰ３、ＰＭＯＳトランジスタからなる電流検出トランジスタＭ２、ＰＭＯＳトランジスタからなる電流制御トランジスタＭ３，Ｍ４及び抵抗Ｒ３〜Ｒ５で構成されている。入力端子ＩＮ１と接地電圧との間には、電流検出トランジスタＭ２と抵抗Ｒ３が直列に接続されており、電流検出トランジスタＭ２のゲートは、演算増幅器ＡＭＰ１の出力端に接続されている。電流検出トランジスタＭ２と抵抗Ｒ３との接続部は、演算増幅器ＡＭＰ２及びＡＭＰ３の各反転入力端にそれぞれ接続されている。
【００２０】
また、入力端子ＩＮ１と電圧制御トランジスタＭ１のゲートとの間には、電流制御トランジスタＭ３及びＭ４が並列に接続されており、電流制御トランジスタＭ３のゲートには演算増幅器ＡＭＰ２の出力端が、電流制御トランジスタＭ４のゲートには演算増幅器ＡＭＰ３の出力端がそれぞれ接続されている。第２の出力端子ＯＵＴ２と接地電圧との間には、抵抗Ｒ４及び抵抗Ｒ５が直列に接続され、抵抗Ｒ４及び抵抗Ｒ５の直列回路は、出力電圧Ｖｏ２に比例した第２の検出電圧Ｖｄ２を生成して演算増幅器ＡＭＰ３の非反転入力端に出力する。また、演算増幅器ＡＭＰ２の非反転入力端には、第１の検出電圧Ｖｄ１が入力されている。
【００２１】
次に、チャージポンプ回路部３は、ＭＯＳトランジスタからなる各スイッチ素子ＳＷ１〜ＳＷ４、コンデンサＣ１〜Ｃ３及びスイッチ素子ＳＷ１〜ＳＷ４のスイッチング制御を行うクロック発生回路２５で構成されている。スイッチ素子ＳＷ１〜ＳＷ３はＰＭＯＳトランジスタからなり、スイッチ素子ＳＷ４はＮＭＯＳトランジスタからなる。第１の出力端子ＯＵＴ１と第２の出力端子ＯＵＴ２との間には、スイッチ素子ＳＷ１及びＳＷ３が直列に接続されており、第１の出力端子ＯＵＴ１と接地電圧との間にはスイッチ素子ＳＷ２及びＳＷ４が直列に接続されている。
【００２２】
クロック発生回路２５は、クロック信号ＣＬＫ１〜ＣＬＫ３をそれぞれ生成して出力し、スイッチ素子ＳＷ１のゲートにはクロック信号ＣＬＫ１が、スイッチ素子ＳＷ２及びＳＷ３の各ゲートにはクロック信号ＣＬＫ３が、スイッチ素子ＳＷ４にはクロック信号ＣＬＫ２がそれぞれ入力されている。また、第２の出力端子ＯＵＴ１と接地電圧との間にはコンデンサＣ１が、第２の出力端子ＯＵＴ２と接地電圧との間にはコンデンサＣ３がそれぞれ接続され、スイッチ素子ＳＷ１及びスイッチ素子ＳＷ３の接続部とスイッチ素子ＳＷ２及びスイッチ素子ＳＷ４の接続部との間にはコンデンサＣ２が接続されている。
【００２３】
このような構成において、電圧制御部１１において、演算増幅器ＡＭＰ１は、第１の検出電圧Ｖｄ１が基準電圧Ｖｒ１に等しくなるように電圧制御トランジスタＭ１のゲート電圧を制御する。その結果、出力電圧Ｖｏ１はＶｒ１×（Ｒ１＋Ｒ２）／Ｒ２となる。なお、Ｒ１は抵抗Ｒ１の抵抗値を、Ｒ２は抵抗Ｒ２の抵抗値をそれぞれ示している。クロック発生回路２５で生成される各クロック信号ＣＬＫ１〜ＣＬＫ３は、例えば図２のようになる。図２から分かるように、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２は逆位相の関係にあり、クロック信号ＣＬＫ１がローレベルのときはスイッチ素子ＳＷ１がオンし、クロック信号ＣＬＫ２がハイレベルのときにスイッチ素子ＳＷ４がオンするため、スイッチ素子ＳＷ１とスイッチ素子ＳＷ４は同時にオン又はオフする。
【００２４】
また、クロック信号ＣＬＫ３がローレベルのときスイッチ素子ＳＷ２とスイッチ素子ＳＷ３がそれぞれオンする。スイッチ素子ＳＷ１とスイッチ素子ＳＷ４がそれぞれオンすると、コンデンサＣ２は定電圧回路部２の出力電圧Ｖｏ１で充電され、スイッチ素子ＳＷ２とスイッチ素子ＳＷ４がそれぞれオンすると、コンデンサＣ２の電圧がコンデンサＣ１に加算され、該加算された電圧でコンデンサＣ３を充電するため、コンデンサＣ３の電圧は定電圧回路部２の出力電圧Ｖｏ１を２倍した電圧になり、該電圧がチャージポンプ回路部３の出力電圧Ｖｏ２になる。
【００２５】
チャージポンプ回路部３の出力電圧Ｖｏ２が定電圧回路部２の出力電圧Ｖｏ１の２倍になるため、図３で示すように、チャージポンプ回路部３の出力電流ｉｏ２は、定電圧回路部２の出力電流ｉｏ１の半分になる。なお、図３は、出力電圧Ｖｏ１と出力電流ｉｏ１との関係及び出力電圧Ｖｏ２と出力電流ｉｏ２との関係をそれぞれ示した図であり、図３において、ＯＵＴ１で示した特性は出力電圧Ｖｏ１と出力電流ｉｏ１との関係を示し、ＯＵＴ２で示した特性は出力電圧Ｖｏ２と出力電流ｉｏ２との関係を示している。
【００２６】
定電圧回路部２の出力電流ｉｏ１が、図３で示すｉ１まで増加すると、演算増幅器ＡＭＰ２の反転入力端の電圧が第１の検出電圧Ｖｄ１を超え、電流制御トランジスタＭ３がオンして電圧制御トランジスタＭ１のゲート電圧を上昇させる。このため、定電圧回路部２の出力電圧Ｖｏ１を低下させると共に、電圧制御トランジスタＭ１から出力される電流ｉｏ１の増加を抑える。また、定電圧回路部２の出力電圧Ｖｏ１が低下すると、第１の検出電圧Ｖｄ１も低下することから、電圧制御トランジスタＭ１から出力される電流ｉｏ１が減少し始める。
【００２７】
図３で示すように、定電圧回路部２の出力電圧Ｖｏ１が０Ｖまで低下しても、出力電流ｉｏ１はｉ２までしか減少しないようにしている。これは、過電流保護回路部１２で出力電流ｉｏ１を０Ａまで絞ってしまうと、定電圧回路部２の出力電圧Ｖｏ１が０Ｖから立ち上がる際に、定電圧回路部２の出力電圧Ｖｏ１が立ち上がらなくなってしまう可能性があるからである。定電圧回路部２の出力電圧Ｖｏ１が０Ｖのとき、出力電流ｉｏ１としてｉ２の電流が流れるようにするために、演算増幅器ＡＭＰ２の反転入力端には正のオフセット電圧が発生するようにしてある。同様に、演算増幅器ＡＭＰ３の反転入力端には正のオフセット電圧が発生するようにしてあり、オフセット電圧を発生させる方法としては、演算増幅器ＡＭＰ２及びＡＭＰ３の各２つの入力に使用されているトランジスタのサイズを変える方法等がある。
【００２８】
一方、チャージポンプ回路部３の出力電圧Ｖｏ２が低下した場合、又は定電圧回路部２の出力電流ｉｏ１が増加した場合に、演算増幅器ＡＭＰ３の反転入力端の電圧が非反転入力端の電圧よりも大きくなると、演算増幅器ＡＭＰ３の出力電圧は低下し電流制御トランジスタＭ４のゲート電圧が低下することから、電流制御トランジスタＭ４はオンし、電圧制御トランジスタＭ１のゲート電圧を上昇させて定電圧回路部２の出力電流ｉｏ１を減少させる。このため、定電圧回路部２の出力電圧Ｖｏ１も低下してチャージポンプ回路部３の出力電圧Ｖｏ２も低下し、更に定電圧回路部２の出力電流ｉｏ１を減少させる。
【００２９】
定電圧回路部２の出力電圧Ｖｏ１が所定の値である間、及び定電圧回路部２の出力電圧Ｖｏ１がチャージポンプ回路部３の出力電圧Ｖｏ２よりも小さい間は、第１の検出電圧Ｖｄ１を第２の検出電圧Ｖｄ２よりも小さくなるように抵抗Ｒ１と抵抗Ｒ２、及び抵抗Ｒ４と抵抗Ｒ５の各抵抗値が設定されている。このことから、図２で示すように、定電圧回路部２の出力電圧Ｖｏ１とチャージポンプ回路部３の出力電圧Ｖｏ２が同じになる電圧Ｖｓ１までは、演算増幅器ＡＭＰ２と電流制御トランジスタＭ３で構成された第１の過電流保護回路部が作動する。
【００３０】
また、チャージポンプ回路部３の第２の出力端子ＯＵＴ２が接地電圧に短絡した場合のように、チャージポンプ回路部３の出力電圧Ｖｏ２が定電圧回路部２の出力電圧Ｖｏ１よりも低下すると、演算増幅器ＡＭＰ３と電流制御トランジスタＭ４で構成された第２の過電流保護回路部が作動する。このため、定電圧回路部２の出力電圧Ｖｏ１を電圧Ｖｓ１以下に低下させることができ、出力電流ｉｏ１も電流値ｉ２まで低下させることができる。なお、ＰＭＯＳトランジスタＭ２及び抵抗Ｒ３は電流検出回路部を、抵抗Ｒ１及びＲ２は第１の出力電圧検出回路部を、抵抗Ｒ４及びＲ５は第２の出力電圧検出回路部をそれぞれなしている。また、図１において、定電流回路部２、及びコンデンサＣ１〜Ｃ３を除いたチャージポンプ回路部３は、少なくとも１つのＩＣに集積することができる。
【００３１】
このように、本第１の実施の形態におけるＤＣ−ＤＣコンバータは、チャージポンプ回路部３の出力電圧Ｖｏ２が定電圧回路部２の出力電圧Ｖｏ１よりも低下すると、演算増幅器ＡＭＰ３と電流制御トランジスタＭ４で構成された第２の過電流保護回路部によって、定電圧回路部２の出力電圧Ｖｏ１を電圧Ｖｓ１以下に低下させ出力電流ｉｏ１も所望の電流値ｉ２まで低下させるようにした。このことから、チャージポンプ回路部３の第２の出力端子ＯＵＴ２が接地電圧に短絡した場合でも、チャージポンプ回路部３から出力される電流ｉｏ２を所望の電流値ｉ２まで低下させることができ、信頼性の向上を図ることができる。
【００３２】
【発明の効果】
上記の説明から明らかなように、本発明のＤＣ−ＤＣコンバータによれば、チャージポンプ回路部の出力電圧を検出して、過電流保護を行う第２の過電流保護回路部を設け、チャージポンプ回路部の出力電圧が定電圧回路部の出力電圧以下に低下した場合に、第２の過電流保護回路部を作動させるようにした。このことから、チャージポンプ回路部の第２の出力端子が接地電圧に短絡された場合でも、チャージポンプ回路部からの出力電流を、定電圧回路部の第１の出力端子が接地電圧に短絡されたときと同じ電流値まで低下させることができ、信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるＤＣ−ＤＣコンバータの例を示した回路図である。
【図２】図１のクロック発生回路２５から出力される各クロック信号の例を示したタイミングチャートである。
【図３】図１の第１及び第２の各出力端子ＯＵＴ１，ＯＵＴ２における出力電圧と出力電流のそれぞれの関係を示した図である。
【図４】従来のＤＣ−ＤＣコンバータの例を示した図である。
【図５】図４の出力端子ＯＵＴａ及びＯＵＴｂにおける出力電圧と出力電流のそれぞれの関係を示した図である。
【符号の説明】
１  電源回路
２  定電圧回路部
３  チャージポンプ回路部
１１  電圧制御部
１２  過電流保護回路部
２１  基準電圧発生回路
２５  クロック発生回路
ＡＭＰ１〜ＡＭＰ３  演算増幅器
Ｍ１  電圧制御トランジスタ
Ｍ２  ＰＭＯＳトランジスタ
Ｍ３，Ｍ４  電流制御トランジスタ
ＳＷ１〜ＳＷ４  スイッチ素子
Ｃ１〜Ｃ３  コンデンサ
Ｒ１〜Ｒ５  抵抗
【図１】
2004320862.tif 000003
【図２】
2004320862.tif 000004
【図３】
2004320862.tif 000005
【図４】
2004320862.tif 000006
【図５】
2004320862.tif 000007