(57)【要約】【課題】ＩＭＴ−２０００のＷ−ＣＤＭＡ方式において、３段階高速セルサーチ法に基づく同期捕捉装置は移動局受信部を構成する必須の回路であり、移動局端末の性能を左右する重要な回路であるが、従来、大規模な回路であった。本発明は、同期捕捉装置に含まれる同期符号生成器を小規模回路で実現することにより、移動局端末を小型化することを目的としている。【解決手段】第２同期符号を生成するために用いるアダマール行列Ｈ８を、アダマール行列の特性とＺ系列の特性を利用してより小さいアダマール行列Ｈ４を元にした１６×１６行列で生成することで小型化する。さらに、第１・第２同期符号を一つの符号生成器で生成できるよう構成した。【選択図】        図１
2004320469.tif 000002
【特許請求の範囲】
【請求項１】
３段階高速セルサーチ法を用いるＣＤＭＡ方式の無線通信システムの移動局端末受信部において、３段階高速セルサーチ法の第２段階処理の一部である第２同期チャネルに使用されている第２同期符号の相関検出処理を行うため、参照符号となる第２同期符号（全１６種類）を生成する同期符号生成器に関して、アダマール行列Ｈ４と第２同期符号の元となる２５６  ｂｉｔのＺ系列を生成することのできる１６  ｂｉｔ系列ＳＳＣｃｏｌｕｍｎとの関数演算により得られた１６×１６行列Ｈ’４をメモリに記憶し、またＺ系列を生成することのできるもう一方の１６  ｂｉｔ系列ＳＳＣｒｏｗを別のメモリに記憶し、そのＨ’４系列とある１６  ｂｉｔ系列ＳＳＣｒｏｗを排他的論理和演算することで第２同期符号を生成する同期符号生成器。
【請求項２】
請求項１記載の同期符号生成器において、前記１６×１６行列Ｈ’４に加えて第１同期符号の元となる１６  ｂｉｔ系列ＰＳＣｒｏｗをメモリに記憶することにより、第２同期符号及び第１同期符号を生成することができる同期符号生成器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３段階高速セルサーチ法を用いるＣＤＭＡ方式無線通信システムの移動局端末受信部における同期符号生成器に関する。
【０００２】
【従来の技術】
ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式の無線通信システムにおいては、基地局間同期システムと基地局間非同期システムがある。基地局間同期システムではＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）システム等の他システムを用いる必要があるため、より簡便な基地局間同期システムが多く利用されている。
【０００３】
このＣＤＭＡ基地局間非同期システムにおいては、移動局端末は電源投入時の初期同期時や、移動に伴うセル切り替え（ハンドオーバ）時などに、セルサーチを行う必要がある。
【０００４】
ＩＭＴ−２０００のＷ−ＣＤＭＡ方式では、このセルサーチの際の同期捕捉方法として、コンマフリー方式を用いる３段階高速セルサーチ法が採用されている。コンマフリー方式とは、１フレーム内の各スロットの先頭１シンボルに、ある規則性をもって配置された短周期符号を用いてフレーム同期タイミングの捕捉及び基地局固有のスクランブリングコードの同定を行う方式である。
【０００５】
以下、このコンマフリー方式を用いた３段階高速セルサーチ法による同期捕捉方法を図９，図１０を用いて説明する。図９は上記の同期捕捉方法の動作を説明するためのフロー図である。図１０は上記の同期捕捉方法において使用されるスクランブリングコードグループ配置表を示す図である。
【０００６】
初期同期時のセルサーチの場合には、ＣＤＭＡ基地局間非同期システムにおける同期捕捉は図９に示すように、＜第１段階＞スロットタイミングの検出、＜第２段階＞スクランブリングコードグループの同定及びフレームタイミングの検出、＜第３段階＞スクランブリングコードの同定、の３段階により行われる。なお、第１段階では、全基地局が共通に使用する同一の短周期符号である第１同期符号（ＰＳＣ）が用いられる。また、第２段階では、短周期符号である１６種類の第２同期符号（ＳＳＣ１〜ＳＳＣ１６）が用いられる。そして、ＳＳＣ１〜ＳＳＣ１６がスクランブリングコードグループ毎に割り振られた配列パターン（図１０参照）に従って、制御チャネル１フレーム内の各スロットの先頭１シンボルにそれぞれ乗算されている。１つのスクランブリングコードグループには、長周期符号であるスクランブリングコードが８個、属している。
【０００７】
以下、同期符号を用いる第１段階〜第２段階において行われる処理についてそれぞれ説明する。なお、ここでは、１フレームのスロット数を１５スロット、スクランブリングコード数を５１２個、スクランブリングコードグループ数を６４個として説明する。
【０００８】
＜第１段階＞スロットタイミングの検出
第１段階では、第１同期チャネルを用いてスロットタイミングが検出される。第１同期チャネルは各スロットの先頭１シンボル期間に同期して送信されており、ＰＳＣで拡散されている。このＰＳＣは全基地局が第１同期チャネルにおいて使用する共通の短周期符号である。移動局端末では、このＰＳＣを相関検出してスロットタイミングが検出する。
【０００９】
＜第２段階＞スクランブリングコードグループの同定及びフレームタイミングの検出
第２段階では、第２同期チャネルを用いてスクランブリングコードグループの同定及びフレームタイミングの検出が行われる。第２同期チャネルは各スロットの先頭１シンボル期間に同期して送信されており、ＳＳＣ１〜ＳＳＣ１６のいずれかで拡散されている。これら第２同期符号は図１０に示すように、１フレーム内でそれぞれスロット毎に異なるものが使用されている。１フレーム内での第２同期符号の配列パターンはスクランブリングコードを分類したスクランブリングコードグループ毎に異なる。そこで、移動局端末では各スロットで使用されている第２同期符号を相関検出し、この第２同期符号の配列パターンを用いて、スクランブリングコードグループの同定及びフレームタイミングの検出を行う。
【００１０】
一方、ハンドオーバ時のセルサーチの場合には、移動局端末は、移動先の基地局に固有のスクランブリングコードを移動元の基地局から通知されるので、スクランブリングコードの同定を行う必要がなくなる。従って、同期捕捉は、＜第１段階＞スロットタイミングの検出、＜第２段階＞フレームタイミングの検出、の２段階により行われる。
【００１１】
以上のようにして、３段階高速セルサーチ法を用いたＣＤＭＡ基地局間非同期システムにおいて使用される移動局端末は、セルサーチの際の同期捕捉を行う。
【００１２】
以上に説明した３段階高速セルサーチ法において、移動局端末受信部では第１段階及び第２段階で同期符号検出処理のための参照符号を生成しなければならない。そのため、同期符号生成器は３段階高速セルサーチの処理部において必須の回路である。
【００１３】
ここで、従来の第１同期符号及び第２同期符号の生成方法を図８に示す。また、第２同期符号は全部で１６種類あり、それらは図５に示される同期符号生成器によって生成していた。
【００１４】
【発明が解決しようとする課題】
ＩＭＴ−２０００のＷ−ＣＤＭＡ方式において、３段階高速セルサーチ法に基づく同期捕捉装置は移動局受信部を構成する必須の回路であり、移動局端末の性能を左右する重要な装置である。しかし、３段階高速セルサーチ法に基づく同期捕捉装置はそのアルゴリズムの複雑さなどから、たいへん大規模な回路となってしまう。そこで、この同期捕捉装置に含まれるさまざまな回路にはそれぞれ小型化が望まれている。
【００１５】
本発明は、以上のような同期捕捉装置の小型化という課題を解決するものであり、従来方式に比べて十分に小規模な回路で同期符号生成器を実現し提供するものである。
【００１６】
【課題を解決するための手段】
３段階高速セルサーチの第２段階処理部を構成する回路の一つである第２同期符号（ＳＳＣ１〜ＳＳＣ１６）の符号生成器は、符号生成の元となる系列（Ｚ系列）を記憶するメモリ部分とアダマール行列を記憶するメモリ部分とそれらの排他的論理和を求める部分で構成されている。
【００１７】
従来、符号生成の元となる系列２５６ビットとアダマール行列Ｈ８の一部４０９６ビットを記憶する必要があったので、メモリには大容量が要求されていた。本提案では、符号生成の元になる系列（Ｚ系列）を２つの１６ビット系列により生成する方法を用い、さらにアダマール行列の特性を利用してアダマール行列Ｈ４（１６×１６行列）を用いて第２同期符号を生成する。
【００１８】
以上の構成を用いることにより、第２同期符号（ＳＳＣ１〜ＳＳＣ１６）を生成するためにメモリに記憶するのはＺ系列の元となるＳＳＣｒｏｗ系列（１６ビット）、そしてＺ系列の元となるもう一方のＳＳＣｃｏｌｕｍｎ系列（１６ビット）とアダマール行列Ｈ４より求められる２５６ビット系列であるＨ’４（１６×１６行列）の合計２７２ビットとなり、特に複雑な演算を用いることもなく、従来方式に比べて十分に小規模な回路で同期符号生成器を実現することができる。
【００１９】
【発明の実施の形態】
最初に、第１同期符号及び第２同期符号の生成式を図７に示す。各同期符号は図７に示した生成式で定義されている。この従来の生成式に従うと、第２同期符号は図８にあるような方法で生成できる。また、図５に示す同期符号生成器により生成する。
【００２０】
次に、本考案の同期符号生成器の同期符号の生成方法について説明する。まず、本考案の同期符号生成器に特徴的な行列である１６×１６行列Ｈ’４について以下に説明する。
【００２１】
まず、アダマール行列Ｈ４  を以下のように変形し、定義する。
【００２２】
【外１】
2004320469.tif 000003
【００２３】
第２同期符号は以下に定義するようなｃｏｌｕｍｎ成分とｒｏｗ成分に分解できる。また、ｒｏｗ成分に関してはどのｋについても同じ系列となる特性がある。
【００２４】
【外２】
2004320469.tif 000004
【００２５】
以上をふまえて、Ｈ’４  は以下のように定義する１６×１６行列である。
【００２６】
【外３】
2004320469.tif 000005
【００２７】
（実施例１）
第１の実施例の同期符号生成器を図１に示す回路図を用いて説明する。
【００２８】
同期符号生成器はクロックに合わせてアップカウントする８ｂｉｔカウンタ１−１、入力された２本のバスを束ねて出力するバス合成器２−１、排他的論理和演算器３、１６アドレス（各１  ｂｉｔ）のＳＳＣｒｏｗ系列記憶用ＲＯＭ４−１、２５６アドレス（各１  ｂｉｔ）のＨ’４記憶用ＲＯＭ５−１で構成される。また、８ｂｉｔカウンタ１−１、ＳＳＣｒｏｗ系列記憶用ＲＯＭ４−１、Ｈ’４記憶用ＲＯＭ５−１は共通のクロックで動作するものとする。
【００２９】
以下に、第１の実施例の同期符号生成器の動作を回路図に従って説明する。
【００３０】
まず、８ｂｉｔカウンタ１−１がクロックに合わせてアップカウントを開始する。また、８ｂｉｔカウンタ１−１の初期値は０である。次に、８ｂｉｔカウンタ１−１の下位４ｂｉｔ出力によりＳＳＣｒｏｗ系列記憶用ＲＯＭ４−１のアドレスを指定する。また、８ｂｉｔカウンタ１−１の８  ｂｉｔ出力のうち上位４  ｂｉｔをバス合成器２−１へ入力し、符号番号ｋを出力させる制御信号ｋ−１（０〜１５，  ４  ｂｉｔ信号）と合成して出力（図６参照）し、それを用いてＨ’４記憶用ＲＯＭ５−１のアドレスとして指定する。
【００３１】
次に、ＳＳＣｒｏｗ系列記憶用ＲＯＭ４−１、Ｈ’４記憶用ＲＯＭ５−１の各出力データを排他的論理和演算器３により演算し、符号番号ｋの第２同期符号を生成する。
【００３２】
また、制御信号ｋ−１は図２に示すように１２ｂｉｔカウンタ１−２のカウンタ値を用いて連続的に変化させて、符号番号１〜符号番号１６の第２同期符号を連続的に生成する構成としてもよい。
【００３３】
（実施例２）
第２の実施例の同期符号生成器を図３に示す回路図を用いて説明する。
【００３４】
同期符号生成器はクロックに合わせてアップカウントする８ｂｉｔカウンタ１−１、入力された２本のバスを束ねて出力するバス合成器２−２及びバス合成器２−３、排他的論理和演算器３、３２アドレス（各１  ｂｉｔ）のＳＳＣｒｏｗ，ＰＳＣｒｏｗ系列記憶用ＲＯＭ４−２、２７２アドレス（各１  ｂｉｔ）のＨ’４，ＰＳＣｃｏｌｕｍｎ記憶用ＲＯＭ５−２で構成される。ここで、本実施例においてＳＳＣｒｏｗ，ＰＳＣｒｏｗ系列記憶用ＲＯＭ４−２には、ＳＳＣｒｏｗに続く領域にＰＳＣｒｏｗ（１６  ｂｉｔ）を記憶させ、Ｈ’４，ＰＳＣｃｏｌｕｍｎ記憶用ＲＯＭ５−２には、１６×１６行列Ｈ’４に続く領域に系列ＰＳＣｃｏｌｕｍｎ（１６  ｂｉｔ）を記憶させておく。また、８ｂｉｔカウンタ１−１、ＳＳＣｒｏｗ，ＰＳＣｒｏｗ系列記憶用ＲＯＭ４−２、Ｈ’４，ＰＳＣｃｏｌｕｍｎ記憶用ＲＯＭ５−２は共通のクロックで動作するものとする。
【００３５】
以下に、第２の実施例の同期符号生成器の動作を回路図に従って説明する。
【００３６】
まず、８ｂｉｔカウンタ１−１がクロックに合わせてアップカウントを開始する。また、８ｂｉｔカウンタ１−１の初期値は０である。次に、８ｂｉｔカウンタ１−１の下位４ｂｉｔ出力をバス合成器２−３ヘ入力し、符号番号ｋを出力させる制御信号ｋ−１（０〜１６，  ５  ｂｉｔ信号）の最上位ｂｉｔと合成して出力（図６参照）し、それによりＳＳＣｒｏｗ，ＰＳＣｒｏｗ系列記憶用ＲＯＭ４−２のアドレスを指定する。また、８ｂｉｔカウンタ１−１の８  ｂｉｔ出力のうち上位４  ｂｉｔをバス合成器２−２へ入力し、符号番号ｋを出力させる制御信号ｋ−１（０〜１６，  ５  ｂｉｔ信号）と合成して出力（図６参照）し、それを用いてＨ’４，ＰＳＣｃｏｌｕｍｎ記憶用ＲＯＭ５−２のアドレスとして指定する。
【００３７】
次に、ＳＳＣｒｏｗ，ＰＳＣｒｏｗ系列記憶用ＲＯＭ４−２、Ｈ’４，ＰＳＣｃｏｌｕｍｎ記憶用ＲＯＭ５−２の各出力データを排他的論理和演算器３により演算し、符号番号ｋの第２同期符号を生成する。また、ｋ＝１６の場合には第１同期符号を生成する。
【００３８】
また、制御信号ｋ−１は図４に示すように１３ｂｉｔカウンタ１−３のカウンタ値を用いて連続的に変化させて、符号番号１〜符号番号１６の第２同期符号および第１同期符号を連続的に生成する構成としてもよい。このとき、１３ｂｉｔカウンタ１−３は０〜２７１までのカウントを行い、２７２はリセットされて０となることとする。
【００３９】
【発明の効果】
ＩＭＴ−２０００のＷ−ＣＤＭＡ方式において、３段階高速セルサーチ法に基づく同期捕捉装置は移動局受信部を構成する必須の回路であり、移動局端末の性能を左右する重要な装置である。しかし、３段階高速セルサーチ法に基づく同期捕捉装置はそのアルゴリズムの複雑さなどから、たいへん大規模な回路となってしまう。そこで、この同期捕捉装置に含まれるさまざまな回路にはそれぞれ小型化が望まれている。
【００４０】
本考案の同期符号生成器は以上のような要求に応えることのできる、非常に小規模な回路で実現することが出来るものである。
【００４１】
具体的な効果としては、第２同期符号（ＳＳＣ１〜ＳＳＣ１６）を生成するためにメモリに記憶するのは符号生成の元となる系列より１６ビット系列、そして符号生成の元となるもう一方の１６ビット系列とアダマール行列Ｈ４より求められる２５６ビット系列（１６×１６行列）の合計２７２ビットだけとなり、従来方式に比べて約１／１５の見積もりとなった。
【図面の簡単な説明】
【図１】実施例１の同期符号生成器（符号番号指定型）
【図２】実施例１の同期符号生成器（連続生成型）
【図３】実施例２の同期符号生成器（符号番号指定型）
【図４】実施例２の同期符号生成器（連続生成型）
【図５】従来方式の同期符号生成器
【図６】各種バス合成器の説明
【図７】従来方式の同期符号生成式の説明
【図８】従来方式の同期符号生成方法の説明
【図９】３段階高速セルサーチ法の動作フロー（初期同期時）
【図１０】スクランブリングコードグループ配置表
【符号の説明】
１−１  ８ｂｉｔカウンタ
１−２  １２ｂｉｔカウンタ
１−３  １３ｂｉｔカウンタ
２−１  バス合成器（４  ｂｉｔ  ＋  ４  ｂｉｔ  ＝  ８  ｂｉｔ）
２−２  バス合成器（５  ｂｉｔ  ＋  ４  ｂｉｔ  ＝  ９  ｂｉｔ）
２−３  バス合成器（１  ｂｉｔ  ＋  ４  ｂｉｔ  ＝  ５  ｂｉｔ）
２’  バス合成器（８  ｂｉｔ  ＋  ４  ｂｉｔ  ＝  １２  ｂｉｔ）
３  排他的論理和演算器
４−１  ＳＳＣｒｏｗ用ＲＯＭ
４−２  ＳＳＣｒｏｗ  ，ＰＳＣｒｏｗ成分用ＲＯＭ
４’  Ｚ系列用ＲＯＭ
５−１  Ｈ’４用ＲＯＭ
５−２  Ｈ’４  ，ＰＳＣｃｏｌｕｍｎ用ＲＯＭ
５’  アダマール行列Ｈ８用ＲＯＭ
【図１】
2004320469.tif 000006
【図２】
2004320469.tif 000007
【図３】
2004320469.tif 000008
【図４】
2004320469.tif 000009
【図５】
2004320469.tif 000010
【図６】
2004320469.tif 000011
【図７】
2004320469.tif 000012
【図８】
2004320469.tif 000013
【図９】
2004320469.tif 000014
【図１０】
2004320469.tif 000015