(57)【要約】【課題】簡単で且つ汎用性が高い仮想ＩＣテスタを構築して、ＩＣテスタ用プログラムのデバッグ作業を実施する。【解決手段】被検査ＩＣが装着されるパフォーマンスボードに接続されて上記被検査ＩＣの検査を行うＩＣテスタの動作を制御するためのＩＣテスタ用プログラムから、上記ＩＣテスタの動作設定及びテスト規格の情報を含むテスト情報を抽出するテスト情報抽出手段２と、上記ＩＣテスタの動作設定の情報と、上記被検査ＩＣ及びパフォーマンスボードの回路情報とから、上記ＩＣテスタの動作をシミュレートするシミュレータに用いるネットリストを生成するネットリスト生成手段７と、上記ネットリストに基づく仮想回路による実行結果と、上記テスト規格の情報に基づくテスト規格とを比較し、上記実行結果が上記テスト規格を満足するか否かを判定する判定手段１１と、を有することを特徴とする。【選択図】      図１
2004348596.tif 000002
【特許請求の範囲】
【請求項１】
被検査ＩＣが装着されるパフォーマンスボードに接続されて上記被検査ＩＣの検査を行うＩＣテスタの動作を制御するためのＩＣテスタ用プログラムから、上記ＩＣテスタの動作設定及びテスト規格の情報を含むテスト情報を抽出するテスト情報抽出手段と、
上記ＩＣテスタの動作設定の情報と、上記被検査ＩＣ及びパフォーマンスボードの回路情報とから、上記ＩＣテスタの動作をシミュレートするシミュレータに用いるネットリストを生成するネットリスト生成手段と、
上記ネットリストに基づく仮想回路による実行結果と、上記テスト規格の情報に基づくテスト規格とを比較し、上記実行結果が上記テスト規格を満足するか否かを判定する判定手段と、
を有することを特徴とするＩＣテスタ用プログラムのデバッグ装置。
【請求項２】
上記テスト情報抽出手段は、複数のＩＣテスタ用プログラムに応じた各種ＩＣテスタに夫々対応して複数設けられることを特徴とする請求項１に記載のＩＣテスタ用プログラムのデバッグ装置。
【請求項３】
被検査ＩＣが装着されるパフォーマンスボードに接続されて上記被検査ＩＣの検査を行うＩＣテスタの動作を制御するためのＩＣテスタ用プログラムから、上記ＩＣテスタの動作設定及びテスト規格の情報を含むテスト情報を抽出する処理と、
上記ＩＣテスタの動作設定の情報と、上記被検査ＩＣ及びパフォーマンスボードの回路情報とから、上記ＩＣテスタの動作をシミュレートするシミュレータに用いるネットリストを生成する処理と、
上記ネットリストに基づく仮想回路による実行結果と、上記テスト規格の情報に基づくテスト規格とを比較し、上記実行結果が上記テスト規格を満足するか否かを判定する処理と、
を有することを特徴とするＩＣテスタ用プログラムのデバッグ方法。
【請求項４】
上記テスト情報の抽出は、複数のＩＣテスタ用プログラムに応じた各種ＩＣテスタに夫々対応して行なわれることを特徴とする請求項３に記載のＩＣテスタ用プログラムのデバッグ方法。
【請求項５】
コンピュータに、
被検査ＩＣが装着されるパフォーマンスボードに接続されて上記被検査ＩＣの検査を行うＩＣテスタの動作を制御するためのＩＣテスタ用プログラムから、上記ＩＣテスタの動作設定及びテスト規格の情報を含むテスト情報を抽出する処理と、
上記ＩＣテスタの動作設定の情報と、上記被検査ＩＣ及びパフォーマンスボードの回路情報とから、上記ＩＣテスタの動作をシミュレートするシミュレータに用いるネットリストを生成する処理と、
上記ネットリストに基づく仮想回路による実行結果と、上記テスト規格の情報に基づくテスト規格とを比較し、上記実行結果が上記テスト規格を満足するか否かを判定する処理と、
を実行させるためのＩＣテスタ用プログラムのデバッグプログラム。
【請求項６】
上記テスト情報の抽出は、複数のＩＣテスタ用プログラムに応じた各種ＩＣテスタに夫々対応して行う処理を含むことを特徴とする請求項５に記載のＩＣテスタ用プログラムのデバッグプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、汎用性に優れたＩＣテスタ用プログラムのデバッグ装置、方法、及びプログラムに関する。
【０００２】
【従来の技術】
従来、作製されたＩＣ（集積回路）については、ＩＣ検査装置（ＩＣテスタ）を用いた検査が実施されている。図５はこのようなＩＣ検査装置の構成を示すブロック図である。
【０００３】
検査対象となる被検査ＩＣ６１はパフォーマンスボード６２上に装着される。被検査ＩＣ６１の各ピンは、パフォーマンスボードの各端子を介してＩＣテスタ６３の各端子に接続される。ＩＣテスタ６３は信号源６４、測定器６５、パフォーマンスボード用制御信号発生器６６、メモリ６７及び制御部６８によって構成されている。
【０００４】
ＩＣテスタ６３は外部記憶装置６９からＩＣテスタ用プログラムが供給され、制御部６８はこのＩＣテスタ用プログラムに従って、ＩＣテストを実施する。即ち、制御部６８は信号源６４を制御して、検査に必要な信号を発生させて被検査ＩＣ６１に供給する。被検査ＩＣ６１は、入力された信号に応じた応答出力を発生する。
【０００５】
被検査ＩＣ６１の出力は、直接測定器６５に供給されるか、或いは、パフォーマンスボード用制御信号発生器６６からのパフォーマンスボード用制御信号に従って測定器６５に供給される。測定器６５は被検査ＩＣ６１の出力の測定結果を制御部６８に供給する。制御部６８はメモリ６７を用いながら、ＩＣテスタ用プログラムに従って、測定器６５の測定結果に基づいて被検査ＩＣ６１の良不良や不良箇所等の判定を行う。
【０００６】
ＩＣテスタ用プログラムとして適正なプログラムを用いることによって、被検査ＩＣ６１の正確な検査が可能となる。換言すると、ＩＣテスタ用プログラムにバグのないものを使用しなければ、被検査ＩＣの正確な検査を行うことはできない。しかし、使用するＩＣテスタ用プログラムにバグがないことを、被検査ＩＣの作製前に判断することは困難である。即ち、ＩＣテスタ用プログラムの不具合の発見及びその対応のためのデバッグ作業は、被検査ＩＣとパフォーマンスボードが作製された後、被検査ＩＣを装着したパフォーマンスボードをＩＣテスタと接続し、ＩＣテスタ上でＩＣテスタ用プログラムを実行することによって初めて可能となる。
【０００７】
従って、被検査ＩＣやパフォーマンスボードが作製されるまでＩＣテスタ用プログラムのデバッグ作業を開始することはできない。また、デバッグの初期段階では、テスト設計者の意図しない動作が発生しても、その原因が被検査ＩＣ、パフォーマンスボード、ＩＣテスタ用プログラムの何れにあるのかを特定することはできず、原因究明が極めて困難である。
【０００８】
そこで、特開平９−１８５５１９号公報等においては、ＩＣテスタの仮想的なモデルを作成することで、シミュレータ等によってＩＣテスタをシミュレーション可能にした技術が開示されている。即ち、この提案では、汎用コンピュータ上に仮想ＩＣテスタのモデルを展開して、プログラムによりＩＣテスタをシミュレートする仮想ＩＣテスタを実現している。
【０００９】
この場合において、汎用コンピュータ上で、仮想ＩＣテスタのモデルに、実際のＩＣテスタ用プログラムを適用してシミュレーションを行うものと、汎用コンピュータ上で、仮想ＩＣテスタのモデルに、仮想ＩＣテスタ専用のＩＣテスタ用プログラムを適用してシミュレーションを実施するものとがある。
【００１０】
【特許文献１】
特開平９−１８５５１９号公報
【００１１】
【発明が解決しようとする課題】
上述したように、仮想ＩＣテスタは、汎用コンピュータ上でＩＣテスタ用プログラムを仮想ＩＣテスタのモデルに読み込むことで実現される。仮想ＩＣテスタによってＩＣテスタの動作をシミュレートすることで、ＩＣテスタ用プログラムのデバッグ作業を可能にしている。
【００１２】
ところが、ＩＣテスタ用プログラム及び仮想ＩＣテスタのモデルは、特定のＩＣテスタのみに適応したものであり、汎用的な仮想ＩＣテスタを構築することはできない。しかも、仮想ＩＣテスタのモデルは極めて複雑であり、各種ＩＣテスタに適応した仮想ＩＣテスタの製作には膨大な労力を必要とする。
【００１３】
また、ＩＣテスタのモデルは、ＩＣテスタ用プログラムの言語及び文法に応じて作成されている。図６は仮想ＩＣテスタのモデルとＩＣテスタ用プログラムとの対応を示している。図６に示すように、仮想ＩＣテスタのモデルＡに対しては、ＩＣテスタＡ用プログラム及び被検査ＩＣ及びパフォーマンスボードの回路情報を適用し、仮想ＩＣテスタのモデルＢに対しては、ＩＣテスタＢ用プログラム及び被検査ＩＣ及びパフォーマンスボードの回路情報を適用することを示している。
【００１４】
即ち、同一の仮想ＩＣテスタについては、同一文法のＩＣテスタ用プログラムを適用する必要があり、異なる文法でＩＣテスタ用プログラムを記述した場合には、その文法に適応した仮想ＩＣテスタを用意する必要がある。このため、各仮想ＩＣテスタの開発に膨大な時間及び費用等が必要となってしまう。
【００１５】
本発明はかかる問題点に鑑みてなされたものであって、汎用コンピュータ上でＩＣテスタモデルにＩＣテスタ用プログラムを適用させて実行させることなくＩＣテスタ用プログラムのデバッグを実現すると共に、１つの仮想ＩＣテスタによって複数種類のＩＣテスタに対応させることができるＩＣテスタ用プログラムのデバッグ装置、方法、及びプログラムを提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明に係るＩＣテスタ用プログラムのデバッグ装置は、被検査ＩＣが装着されるパフォーマンスボードに接続されて上記被検査ＩＣの検査を行うＩＣテスタの動作を制御するためのＩＣテスタ用プログラムから、上記ＩＣテスタの動作設定及びテスト規格の情報を含むテスト情報を抽出するテスト情報抽出手段と、上記ＩＣテスタの動作設定の情報と、上記被検査ＩＣ及びパフォーマンスボードの回路情報とから、上記ＩＣテスタの動作をシミュレートするシミュレータに用いるネットリストを生成するネットリスト生成手段と、上記ネットリストに基づく仮想回路による実行結果と、上記テスト規格の情報に基づくテスト規格とを比較し、上記実行結果が上記テスト規格を満足するか否かを判定する判定手段と、を有することを特徴とし、
また、本発明に係るＩＣテスタ用プログラムのデバッグ方法は、被検査ＩＣが装着されるパフォーマンスボードに接続されて上記被検査ＩＣの検査を行うＩＣテスタの動作を制御するためのＩＣテスタ用プログラムから、上記ＩＣテスタの動作設定及びテスト規格の情報を含むテスト情報を抽出する処理と、上記ＩＣテスタの動作設定の情報と、上記被検査ＩＣ及びパフォーマンスボードの回路情報とから、上記ＩＣテスタの動作をシミュレートするシミュレータに用いるネットリストを生成する処理と、上記ネットリストに基づく仮想回路による実行結果と、上記テスト規格の情報に基づくテスト規格とを比較し、上記実行結果が上記テスト規格を満足するか否かを判定する処理と、を有することを特徴とし、
また、本発明に係るＩＣテスタ用プログラムのデバッグプログラムは、コンピュータに、被検査ＩＣが装着されるパフォーマンスボードに接続されて上記被検査ＩＣの検査を行うＩＣテスタの動作を制御するためのＩＣテスタ用プログラムから、上記ＩＣテスタの動作設定及びテスト規格の情報を含むテスト情報を抽出する処理と、上記ＩＣテスタの動作設定の情報と、上記被検査ＩＣ及びパフォーマンスボードの回路情報とから、上記ＩＣテスタの動作をシミュレートするシミュレータに用いるネットリストを生成する処理と、上記ネットリストに基づく仮想回路による実行結果と、上記テスト規格の情報に基づくテスト規格とを比較し、上記実行結果が上記テスト規格を満足するか否かを判定する処理と、を実行させることを特徴とする。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係るＩＣテスタ用プログラムのデバッグ装置を示すブロック図である。
【００１８】
本実施の形態は、モデル化した仮想ＩＣテスタを製作するのではなく、従来、ＩＣ検査に使用されていた被検査ＩＣ及び被検査ＩＣを装着するパフォーマンスボードの回路情報からネットリストを作成し、このネットリストによって得られる仮想回路にＩＣテスタ用プログラムを適用することでＩＣ検査のシミュレーションを可能にする仮想ＩＣテスタを構築するものである。なお、本実施の形態は仮想ＩＣテスタ１３をハードウェアによって実現したものである。
【００１９】
本実施の形態におけるＩＣテスタ用プログラムのデバッグ装置は、仮想ＩＣテスタ１３、デバッグ対象のＩＣテスタ用プログラムを蓄積する蓄積部１及び回路情報を蓄積する蓄積部６によって構成されている。ＩＣテスタ用プログラムは、テスタ動作設定データ、及び、テスト規格データを含み、更にテスタ動作設定データは、仮想ＩＣテスタ１３が模擬する被試験ＩＣの各ピンに対する試験条件及び印加する信号等の設定のための情報を含む。また、テスト規格データは、テスタ動作設定データを用いた仮想ＩＣテスタによるシミュレーション結果と比較するＩＣ検査の規格値を示すものである。蓄積部６に蓄積される回路情報は、検査の対象となる被検査ＩＣの回路に関する情報及び被検査ＩＣを装着するパフォーマンスボードの回路に関する情報を含む。
【００２０】
仮想ＩＣテスタ１３中のテスト情報抽出部２は、蓄積部１にアクセスして、ＩＣテスタの動作を制御するＩＣテスタ用プログラムに記述されているテスタ動作設定及びテスト規格等のデータを抽出する。テスト情報抽出部２は、抽出したテスト規格データ及びテスタ動作設定データを夫々テスト情報格納部５中の蓄積部３，４に与えて記憶させるようになっている。
【００２１】
ネットリスト生成部７は、蓄積部６からの回路情報とテスト情報格納部５からのテスタ動作設定データとを読み出して、シミュレーション用ネットリストを生成する。回路情報の全てを用いて完全な仮想回路を構築し、これに対してテスタ設定データを適用すると、シミュレーションの演算量が膨大となってしまう。そこで、本実施の形態においては、テスタ動作設定データを用いて、各テスト項目毎に、そのテスト項目に適した仮想回路のみを構築することで、シミュレーションの演算量を低減するようになっている。
【００２２】
ネットリスト生成部７は、生成したネットリストをネットリスト格納部８に与えて格納させる。ネットリスト格納部８は格納しているシミュレーション用ネットリストをシミュレータ９に供給するようになっている。
【００２３】
シミュレータ９は、入力されたシミュレーション用ネットリストを用いて、シミュレーションを実行する。シミュレータ９のシミュレーション結果は結果データ格納部１０に与えられる。結果データ格納部１０は入力された結果データを保持して判定部１１に出力する。
【００２４】
判定部１１は結果データ格納部１０からのシミュレーション結果データと、テスト情報格納部５に記憶されているテスト規格データとを比較して、シミュレーションの実行結果がテスト規格を満足しているか否かを判定するようになっている。コントローラ１２は仮想テスタ１３の各部を制御する。
【００２５】
次に、このように構成された実施の形態の動作について図２を参照して説明する。図２は第１の実施の形態の動作を示すフローチャートである。
【００２６】
デバッグ対象のＩＣテスタ用プログラムを蓄積部１に蓄積し、検査の対象となる被検査ＩＣの回路に関する情報及び被検査ＩＣを装着するパフォーマンスボードの回路に関する情報を含む回路情報を蓄積部６に蓄積する。
【００２７】
図２のステップＳ２１において、テスト情報抽出部２は、コントローラ１２に制御されて、蓄積部１からＩＣテスタ用プログラムを仮想ＩＣテスタ１３内に読み込み、ＩＣテスタ用プログラムからテスタ動作設定データ及びテスト規格データ等のテスト情報を抽出する（ステップＳ２２）。テスト情報抽出部２は、抽出したテスト規格データ及びテスタ動作設定データをテスト情報格納部５に与えて格納させる（ステップＳ２３）。
【００２８】
次に、コントローラ１２は、仮想ＩＣテスタ１３でシミュレートするテスト項目を設定する（ステップＳ２４）。ネットリスト生成部７は、設定されたテスト項目に対応するテスタ動作設定データをテスト情報格納部５から読み出すと共に、蓄積部６から回路情報を読み出し、これらのテスタ設定データ及び回路情報に基づいて、ネットリストを生成する（ステップＳ２５）。生成されたネットリストは、ネットリスト格納部８に供給されて格納される（ステップＳ２６）。
【００２９】
シミュレータ９は、コントローラ１２に制御されて、ネットリスト格納部８に格納されたネットリストに基づいてシミュレーションを実行する（ステップＳ２７）。シミュレータ９によるシミュレーションの実行結果のデータは、シミュレーション結果データとして結果データ格納部１０に格納される（ステップＳ２８）。
【００３０】
次のステップＳ２９において、テスト情報格納部５に格納されているテスト規格データと結果データ格納部１０に格納されたシミュレーション結果データとが判定部１１で比較され、シミュレーションの実行結果がテスト規格を満たしているかが判定される。
【００３１】
ステップＳ３０では、ステップＳ２４で設定したテスト項目がシミュレートする最後のテスト項目か否かを判断する。もし最後のテスト項目であれば動作を終了し（ステップＳ３１）、そうでなければステップＳ２４に処理を戻して、次のテスト項目について同様の動作を繰り返す。
【００３２】
以後、これらの一連の動作をテスト項目終了まで実施する。判定部１１による判定によって、全てのテスト項目についてテスト規格を満たしていることが示された場合には、各テスト項目に対するテスト条件やテスト規格等が適正にＩＣテスタ用プログラムとして記述されているものと判定することができる。また、テスト規格を満たしていないと判定されたテスト項目が存在する場合には、ＩＣテスタ用プログラム中のそのテスト項目についてのテスト条件及びテスト規格等の記述が不適正であるものと判定することができる。この場合には、ＩＣテスタ用プログラム中の不適正と判定された部分等の記述を修正した後、図２のフローを実行する。以後、全てのテスト項目についてテスト規格を満たしているとのが得られるまで、同様の処理を繰り返す。
【００３３】
このように本実施の形態においては、ＩＣテスタ用プログラムの形式でＩＣテスタの動作をシミュレートするのではなく、被検査ＩＣやパフォーマンスボードを含むＩＣテスタの動作を検証することに必要な情報を抽出してＩＣテスタの動作をシミュレートしていることから、汎用コンピュータ上にＩＣテスタ用プログラムとＩＣテスタのモデルとを展開する必要がない。即ち、ＩＣテスタ毎に複雑な仮想ＩＣテスタモデルを構築する必要はなく、被検査ＩＣ及びパフォーマンスボードの既存の回路情報を利用した簡単で且つ汎用性が高い仮想ＩＣテスタを構築することができ、テスト結果の汎用性を向上させることができる。
【００３４】
図３及び図４は本発明の第２の実施の形態に係り、図３は第２の実施の形態に係るＩＣテスタ用プログラムのデバッグ装置を示すブロック図であり、図４は第２の実施の形態の動作を示すフローチャートである。図３において図１と同一の構成要素には同一符号を付して説明を省略する。
【００３５】
本実施の形態は異なる言語又は文法で記述された複数のＩＣテスタ用プログラムのデバッグを共通の仮想ＩＣテスタを用いて実現可能にしたものである。
【００３６】
蓄積部４１はＩＣテスタＡ用プログラムを蓄積し、蓄積部５１はＩＣテスタＢ用プログラムを蓄積する。ＩＣテスタＡとＩＣテスタＢとは相互に異なる機種のＩＣテスタであり、ＩＣテスタＡ用プログラムとＩＣテスタＢ用プログラムとは相互に異なる文法にて記述されている。
【００３７】
図３の仮想ＩＣテスタ４０は、図１の仮想ＩＣテスタ１３中のテスト情報抽出部２に代えて、ＩＣテスタＡ用テスト情報抽出部４２及びＩＣテスタＢ用テスト情報抽出部５２を採用したものである。ＩＣテスタＡ用テスト情報抽出部４２は、ＩＣテスタＡの動作を制御するＩＣテスタＡ用プログラムに記述してあるテスタ動作設定やテスト規格等のデータを抽出するものであり、ＩＣテスタＢ用テスト情報抽出部５２は、ＩＣテスタＢの動作を制御するＩＣテスタＢ用プログラムに記述してあるテスタ動作設定やテスト規格等のデータを抽出するものである。ＩＣテスタＡ用テスト情報抽出部４２及びＩＣテスタＢ用テスト情報抽出部５２が抽出したテスト規格データ及びテスタ動作設定データは夫々蓄積部３，４に与えられて蓄積されるようになっている。
【００３８】
次に、このように構成された実施の形態の動作について図４のフローチャートを参照して説明する。なお、図４において図２と同一の手順については同一符号を付して説明を省略する。
【００３９】
図４のフローは、ＩＣテスタＡ用プログラム、又は、ＩＣテスタＢ用プログラムの一方を選択するステップＳ６０の処理が付加されている点が図２のフローと異なる。ＩＣテスタ用プログラムが選択された以降の動作（ステップＳ２１〜Ｓ３１）は、第１の実施の形態と同様である。
【００４０】
即ち、コントローラ１２は、ステップＳ６０において、ＩＣテスタＡ用テスト情報抽出部４２又はＩＣテスタＢ用テスト情報抽出部５２のいずれか一方を動作させて、ＩＣテスタＡ用プログラム又はＩＣテスタＢ用プログラムを読み込ませる。読み出されたＩＣテスタＡ用プログラム又はＩＣテスタＢ用プログラムからテスト情報が抽出されて、蓄積部３，４に蓄積される。以後の動作は第１の実施の形態と同様である。
【００４１】
図４の一連のフローをテスト項目終了まで実施することにより、第１の実施の形態と同様に、各テスト項目に対するテスト条件やテスト規格等が適正にＩＣテスタ用プログラムとして記述されているか否かを判定することができる。読み込んだＩＣテスタ用プログラムが適正に記述されていないと判定した場合には、デバッグを行ったＩＣテスタ用プログラムを修正して、再度ステップＳ６０以降の処理を実施して、全てのテスト項目について適正と判定されるまで処理を繰り返す。
【００４２】
このように本実施の形態においては、第１の実施の形態と同様の効果が得られると共に、ＩＣテスタ用プログラムに記述してあるテスタ動作設定やテスト規格等の情報を抽出するＩＣテスタ用テスト情報抽出部を複数種類用意することにより、言語及び文法等が異なる複数種類のＩＣテスタ用プログラムについてのデバッグ作業が可能となる。即ち、ＩＣテスタ用プログラムの言語及び文法等が異なる場合でも、各ＩＣテスタ用プログラム毎に仮想ＩＣテスタを設計する必要はなく、仮想ＩＣテスタの開発時間及び費用を著しく軽減することができる。これにより、テスト設計者は取扱いに慣れたプログラム形式でＩＣテスタ用プログラムを記述することか可能であり、汎用性を向上させることができる。
【００４３】
なお、上記各実施の形態における各構成は、当然、各種の変形、変更が可能である。例えば、ネットリスト生成部７から出力されるネットリストをネットリスト格納部８に格納することなく、ネットリスト生成部７とシミュレータ９とを直接接続しても良い。
【００４４】
また、判定部１１から出力される情報を格納する蓄積部や、モニタ及びプリンタ等の表示部と接続しても良い。
【００４５】
また、上記各実施の形態は、ハードウエア構成で説明したが、図２又は図４のフローチャートに基づいて、ソフトウエア（プログラム）として実現することも、勿論、可能である。
【００４６】
【発明の効果】
以上説明したように本発明によれば、汎用コンピュータ上でＩＣテスタモデルにＩＣテスタ用プログラムを適用させて実行させることなくＩＣテスタ用プログラムのデバッグを実現すると共に、１つの仮想ＩＣテスタによって複数種類のＩＣテスタに対応させることができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＩＣテスタ用プログラムのデバッグ装置を示すブロック図。
【図２】第１の実施の形態の動作を示すフローチャート。
【図３】第２の実施の形態に係るＩＣテスタ用プログラムのデバッグ装置を示すブロック図。
【図４】第２の実施の形態の動作を示すフローチャート。
【図５】ＩＣ検査装置の構成を示すブロック図。
【図６】仮想ＩＣテスタのモデルとＩＣテスタ用プログラムとの対応を示す説明図。
【符号の説明】
１，６，３，４…蓄積部、２…テスト情報抽出部、７…ネットリスト生成部、９…シミュレータ、１１…判定部、１２…コントローラ
【図１】
2004348596.tif 000003
【図２】
2004348596.tif 000004
【図３】
2004348596.tif 000005
【図４】
2004348596.tif 000006
【図５】
2004348596.tif 000007
【図６】
2004348596.tif 000008