(57)【要約】【課題】ＣＭＰ前の配線パターン上の膜は凹凸となっているため、膜上面での入射光の散乱により従来の解析方法では計測誤差が大きくなってしまうという問題があった。そこで、本発明では表面構造及び光学モデルを最適化することにより、ＣＭＰ前の微細なパターンに対しても膜厚計測可能な方法及びその装置並びにそれを用いた薄膜デバイスの製造方法及びその製造装置を提供することを目的とする。【解決手段】上記目的を達成するために本発明では、例えば、被測定物の正反射光の分光波形を検出する手段と、被測定物の表面状態をモデル化して反射光を演算する手段と、該検出波形と演算波形によって被測定物の膜厚を算出する手段によって膜厚計測を可能にする。また、計測された膜厚のウェハ面内分布からプロセス及び製造装置の状態をモニタリングする機能を持つ。【選択図】  図１
2004191266.tif 000002
【特許請求の範囲】
【請求項１】
試料の表面状態によらず、表面に光学的に透明な薄膜を形成した試料に白色光を照射し、該白色光の照射により前記試料から発生する反射光を検出し、該検出した反射光の分光分布波形に基づいて前記光学的に透明な膜の膜厚を求めることを特徴とする薄膜の膜厚計測方法。
【請求項２】
表面に凹凸が存在する光学的に透明な薄膜を形成した試料に白色光を照射し、該白色光の照射により前記試料から発生する反射光を検出し、該検出した反射光の分光分布波形に基づいて前記光学的に透明な膜の膜厚を求めることを特徴とする薄膜の膜厚計測方法。
【請求項３】
上記、検出した反射光の分光分布波形に基づいて前記光学的に透明な膜の膜厚を求める方法において、膜の表面構造モデルを用いた演算によって求めた反射光との比較により、前記光学的に透明な膜の膜厚を求めることを特徴とする薄膜の膜厚計測方法。
【請求項４】
上記、膜の表面構造モデルを用いた演算は、表面形状の散乱成分による正反射光量の低下を考慮した演算方法であることを特徴とする薄膜の膜厚計測方法。
【請求項５】
上記、反射光との比較は、表面形状を含んだ幾何学的特徴をパラメータとしたシミュレーションによって算出された反射光分光波形のライブラリとのマッチングであることを特徴とする薄膜の膜厚計測方法。
【請求項６】
表面凹凸が下層配線パターンによって生じた薄膜であることを特徴とする、請求項２記載の膜厚計測方法。
【請求項７】
試料から発生する反射光を検出する際は、正反射光のみを検出することを特徴とする、請求項２記載の膜厚計測方法。
【請求項８】
表面に光学的に透明な薄膜を形成した試料に白色光を照射する照射手段と、該照射手段により照射されて前記試料から発生する反射光を検出する検出手段と、該検出手段により検出したデータから膜の表面構造モデルを用いた処理により膜厚を演算する演算手段と、求めた膜厚を分布データとして提示する提示手段とを備えることを特徴とする薄膜の膜厚計測装置。
【請求項９】
配線パターンが形成されたデバイスの表面に光学的に透明な薄膜を形成する工程において、請求項１から５記載の膜厚計測方法により前記光学的に透明な膜の膜厚を求めることを特徴とする薄膜デバイスの製造方法。
【請求項１０】
薄膜デバイスの表面に形成した光学的に透明な膜を研磨する研磨手段において、請求項１から５記載の膜厚計測方法により計測した前記光学的に透明な膜の膜厚の分布を利用することを特徴とする薄膜デバイスの製造方法。
【請求項１１】
上記、膜厚の分布を利用する際は、膜厚の厚い個所の研磨圧力を上げ、薄い個所の研磨圧力を下げることを特徴とする薄膜デバイスの製造方法。
【請求項１２】
薄膜デバイスの表面に形成した光学的に透明な膜を研磨する研磨手段において、研磨前後の前期膜厚分布を請求項１から５記載の膜厚計測方法により計測することにより算出した研磨レート分布を利用することを特徴とする薄膜デバイスの製造方法。
【請求項１３】
上記、研磨レート分布を利用する際は、被処理膜の研磨レートを予測して高精度な研磨を実現することを特徴とする薄膜デバイスの製造方法。
【請求項１４】
半導体デバイスの配線レイアウト設計において、請求項１から５記載の膜厚計測方法により計測した前記光学的に透明な膜の膜厚の分布を利用することを特徴とする設計方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は透明な膜の厚さおよび厚さ分布の計測および膜厚管理に関し、例えばシリコンウェハ上に半導体デバイスを製造する方法および製造ラインにおいて成膜工程または成膜後表面の平坦化処理におけるウェハ等に対して最表面膜厚を計測する方法・装置、平坦化処理装置および加工管理方法に関する。
【０００２】
透明膜の例としては、上記の他ＤＶＤ，ＴＦＴ，ＬＳＩレチクル等の薄膜デバイスの製造工程におけるレジスト膜や絶縁膜等も含まれる。
【０００３】
【従来の技術】
例えば半導体デバイスの製造ラインにおけるＣＭＰ加工を考える。半導体デバイスは成膜、露光およびエッチング等により、半導体素子および配線パターンをシリコンウェハ上に形成することによって製造される。近年、高精度化・高密度化を実現するために微細化・多層化の方向に進んでいる。このことによってウェハ表面の凹凸が増大している。このようなウェハ上の凹凸は配線等の形成に不可欠な露光を困難とするため、ウェハ表面の平坦化が行われる。
【０００４】
この平坦化プロセスとして、化学的および物理的作用により表面を研磨して平坦化を実現する方法（ＣＭＰ：Chemical Mechanical Polishing）が用いられる。ＣＭＰは当該技術分野において既知の加工方法である。
【０００５】
ＣＭＰ加工において重要な課題として、膜厚管理が挙げられる。従来は、これを加工時間によって管理していた。一般的には、ＣＭＰ加工の前後で膜厚を計測することにより求まる研磨量と実際に加工を行った研磨時間とから研磨レートを算出し、これを次の加工時間にフィードバックさせるというものである。
【０００６】
また、加工後の膜厚が所望の膜厚範囲に入っているかを確認するために、予め決定しておいた計測点を計測することにより膜厚を管理していた。膜厚を計測する際は、チップ周辺部等に形成された従来の膜厚計測装置で十分計測可能な大きさをもったパターン（ダミーパターン）上を計測していた。
【０００７】
従来の薄膜計測の例では、実際のデバイスパターン（実際の製品の微細な回路パターン）上の膜厚の計測が可能なin-situ計測システムの開示がなされている(例えば、特許文献１，２参照)。また、他の例では加工後、洗浄をせず水中に保持したままで膜厚を計測することによりスループットの向上を実現するIn-line計測システムの開示がなされている(例えば、特許文献３参照)。また、実際のデバイスパターン上の膜厚計測に、膜による干渉光の分光分布を周波数解析し分光波形の持つ周波数成分と膜厚との関係に着目し膜厚の絶対値を算出しているものもある(例えば、特許文献１参照)。また、検出した分光波形とモデルによる理論波形とのフィッティングにより膜厚を算出しているものもある(例えば、特許文献４参照)。また、レーザー（単波長）の膜による干渉光強度の加工時間による変化を検出し、その波形の持つ周波数成分から膜厚の算出を行うものもある(例えば、特許文献２参照)。また、計測視野内のパターン面積率がある程度の値以上で有れば、任意の位置の膜厚計測を可能としている方法もある（例えば、特許文献５参照）。
【０００８】
また、同様に半導体デバイスの製造ラインにおける成膜工程を考えると、多層構造の最下層以外の層では、一般に配線パターンを形成した後にその上層膜を成膜する。成膜の方法としては、溶剤を含んだ溶液を回転させたウェハ上に塗布した後、溶剤のみを気化させて膜を形成するスピンコートや、高温・高圧炉中で材質を堆積させて膜を形成するＣＶＤ(Chemical Vapor Deposition)などがある。いずれの方法も、チップ内、ウェハ面内で均一の膜厚となるように様々な制御を行っている。しかし、例えばＣＶＤ装置などでは、膜均一性の評価・調整にはパターン無しの全面一様のウェハを用いているため、実プロセスでの配線パターンの形状・粗密による影響によって局所的に堆積物の付き方に差が発生し、均一性を低下させる要因となっている。
【０００９】
【特許文献１】
特開平６−２５２１１３号公報(第３−４頁、第１図)
【特許文献２】
特開平９−７９８５号公報(第９−11頁、第２図)
【特許文献３】
特開平９−１０９０２３号公報(第４頁、第４図)
【特許文献４】
特開２０００−２４１１２６号公報(第３−４頁、第３，４図)
【特許文献５】
特開２０００−９４３７号公報(第10−12頁、第３，14図)
【００１０】
【発明が解決しようとする課題】
例えば半導体デバイスの製造工程に於ける配線工程を考えた場合、ＣＭＰ加工を行っても表面が完全に平坦にはならない場合が多い。この原因は、膜下層の配線パターンの局所的な面内に占める割合（パターン面積率）が一様ではないためである。一般的に、下層のパターンの面積率と加工後の膜厚との間には相関があることが知られている。
【００１１】
また、ＣＭＰ加工前に行う成膜工程においても、下層の配線パターンによる影響を受けることが知られている。
【００１２】
加工後の膜厚のばらつきが大きい場合、その後の露光工程やエッチング工程において不良の原因となる。そのため加工後の膜厚を管理する必要がある。
【００１３】
例えば、特許文献４や特許文献５では、膜厚のばらつきを評価するために、サブミクロンオーダーのデバイスパターン上の膜厚を計測する方法を開示している。前記公報では、検出した分光データを周波数解析して膜厚を求める方式を開示しているが、ＣＭＰ前の配線パターン上の膜は凹凸となっているため、膜上面での入射光の散乱により従来と同様の解析方法では計測誤差が大きくなってしまうという問題があった。
【００１４】
そこで、本発明では表面構造及び光学モデルを最適化することにより、ＣＭＰ前の微細なパターンに対しても膜厚計測可能な方法及びその装置並びにそれを用いた薄膜デバイスの製造方法及びその製造装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明による膜厚計測方法は、一般的な顕微鏡光学系を用いた分光検出方法によって実現できる。例えば、本発明では、ウェハ上の所望のパターンを白色光によって照明し、その反射光を光学的に検出し、検出した反射光を分光し、その分光波形の特徴からパターン部及び非パターン部の膜厚を計測するものである。
【００１６】
これらの測定を実現するために、本発明では、ウェハ上の任意の点を照明する照明手段と、照明点からの反射光を集光する対物レンズと、対物レンズによって検出された反射光をフィルタリングする光学フィルタと、光学フィルタによってフィルタリングされた光を再び集光する集光レンズと、集光された光を分光器に導く光ファイバと、光ファイバ出射端からの光を分光する分光器と、分光器からの波長毎の反射強度を記録する記録手段と、該記録手段によって得られた分光波形の特徴を解析し、膜厚を計測する解析・計測手段とを具備する。
【００１７】
また、上記反射光を検出する際に所望の層の膜厚を安定して検出するために自動焦点機能を具備するものである。
【００１８】
また、上記膜厚を、計測したウェハ内での位置或いは、ウェハ番号或いは、時間に従って配置し、ウェハ面内での特徴或いは、ウェハ間での特徴或いは、経時変化を求めるものである。また、上記特徴によって、当該プロセスの状態をモニタリングするものである。
【００１９】
また、本発明においては、上記照明光は、波長帯域230〜800nmの白色光を用いるものである。また、本発明においては、上記照明範囲を概ねφ5マイクロメートルからφ50マイクロメートルまで所望の被測定個所に応じて変更できるものである。また、本発明においては、上記光学フィルタは、反射光のうち０次光(直接反射光)のみを通過させるフィルタとするものである。また、上記光ファイバを用いずに直接光学機器同士を接続しても良い。
【００２０】
また、上記分布波形から所望の膜厚を演算する際に、被測定物の断面モデルを構築し、その反射光を演算、保存し、上記分布波形と比較する演算・比較手段を具備するものである。
【００２１】
【発明の実施の形態】
本発明の実施の形態の一例として、半導体デバイスの製造におけるウェハ表面に形成された膜の膜厚計測に適用した例を示す。図１は本発明の光学系の一例を示したものである。被測定対象であるウェハ１がＸＹＺの3方向及び回転角θ方向に移動可能なステージ２上に搭載され、例えばハロゲンランプを光源とした光源３からの白色光が光ファイバ14を介して、照明レンズ系４に入射される。照明系４では、照明絞り５によって照明開口率ＮＡを任意に変更可能である。照明系４からの光はハーフミラー６によって反射され、対物レンズ７に入射し、ウェハ１上に集光し照射される。試料ウェハ１上に照射された光は反射光として再び対物レンズ７を通して、ハーフミラー６を透過し、検出系８に入射する。検出系８では、試料からの反射光が光学フィルタ９の位置で平行光となるように設計されており、この光学フィルタ９により、反射光のうち、０次光(直接反射光)のみを通過させるような構成としている。これにより、反射光に含まれる被測定部分でのパターンエッジの回折光成分や表面凹凸による散乱光成分を除去することができる。また、検出系８内の視野絞り10により、ウェハ１上の検出スポット径の大きさを変更可能である。検出系８を通過した光は光ファイバ１１の入射端に入光する。光ファイバ11の出射端は分光器12接続され、分光器12内で波長毎に分光され、それぞれの波長毎の強度として電気信号に変換され、分光データ13として検出される。
【００２２】
一方、分光波形から対象膜の膜厚を測定する方法は、一般に知られており、例えば図２に示すような複数の層(層21〜24)からなる計測視野内で一様な構造の場合、各層の膜厚及び材質（屈折率及び吸収係数）が既知であれば、各層での表面反射光25〜28は理論式で表すことができる。これにより、試料の表面反射率を下層より順次計算することにより、分光波形を求めることができる。さらに、図３の様に、計測視野内に配線パターン22aがあり層構造が一様でない場合にも理論式として複数の層構造が混在するモデルを仮定し、それぞれの層構造による反射率25a〜28aを合成した式で表されることが知られている(特許文献４参照)。
【００２３】
しかし、これらの理論式においては、試料表面が平坦な場合を仮定しており、表面での入射光散乱やパターンエッジでの回折光の影響は考慮していない。ＣＭＰなどの平坦化処理前のウェハ表面は、図４に示すように下層の配線パターン22bに影響されて凸凹が生じている。このため、下層からの反射光26b〜28bと異なり、表面層での反射光は、パターン上凸部からの反射光25bや散乱光25c、パターン外凹部からの反射光25dなどのようになり、理論式との乖離が大きい。このため、単純な処理では、分光波形から対象膜の膜厚を正しく測定することができない。
【００２４】
本発明は、上記課題を解決し、試料の表面状態に寄らず、膜厚を計測する方式を提供するものである。
【００２５】
上記課題を解決するために、まず、図５〜図７を用いて説明する。図５は図４と同様の配線パターン22b上に堆積層21bが形成されて凹凸が生じている試料の断面図である。一般に配線はＡｌやＣｕなどの金属材料で形成されるため、配線以外の層である層21bに比べて可視光は殆ど透過しない。このため、層構造としては、膜21bの材質であって、膜厚30と膜厚31の構造と考えても差支えない。上記特許文献４に示された複数の層構造が混在するモデルにて反射光を算出すると、図６のグラフ40となる。ところが、実際の本発明による光学系を用いて検出した分光波形は同図41となり、上記理論式とは一致しない。これは、すでに述べたように、堆積層21bの表面凹凸部にて、照明した光が散乱し検出光量が低下したためである。そこで、表面での散乱光による影響を考慮し、最上層での反射強度を低下させるモデルによって反射光を算出すると、図７のグラフ42となり、実際の検出波形である41とほぼ一致する。
【００２６】
このモデルは、例えば、各層の膜厚、最表面での凹凸段差、下層の配線パターンピッチ、合成比率などをハ゜ラ・[タとして反射光中の正反射光(０次光)を算出するものである。
【００２７】
これにより、本モデルの膜厚30と膜厚31の膜厚が確定される。
【００２８】
以上の方法により、配線パターン上の堆積層の凹凸部の膜厚を計測することができる。
【００２９】
本発明の第２の実施例を図８〜図１０を用いて説明する。図８は半導体ウェハ上に形成された１つのチップ50を示したものである。チップ50内には配線レイアウト51を始めとして複数の異なる配線パターン領域が存在する。今、チップ50がCVDなどの成膜工程を完了した場合を考えると、チップ内の直線52（Ａ―Ａ）での断面は図９のように形成される。前述した方式によって、直線52上の配線パターン上の膜厚分布が図１０のグラフ56のように計測することができる。これにより、成膜工程での膜付の評価が実施可能である。また、成膜後のＣＭＰ工程後にも同様の位置の膜厚分布を計測する（同図のグラフ57）ことで、各位置の研磨量が把握でき、ＣＭＰレートの分布評価も可能である。これら工程毎のチップ内膜厚分布の把握により、各工程でのレシピ設定の条件出しの容易化・高速化が図れると供に、実際のプロセスに即した設計も行うことが可能となる。
【００３０】
さらに、１つのチップに限らず、１ウェハ全面の成膜後の膜厚分布を計測し、図１１のウェハ１の半径ｒ方向に膜厚プロファイル60の分布があったとすると、この計測分布データをＣＭＰ装置で利用することが可能である。例えば、研磨圧力を半径ｒ方向に図１２のプロファイルとすることにより、厚い個所は高い圧力で研磨レートが上がり、薄い個所は低い研磨レートとなるため、ウェハ面内の均一性が向上する。
【００３１】
本発明の第３の実施例を図５及び図１３、図１４を用いて説明する。
【００３２】
前述の凹凸表面での膜厚計測方法により、配線パターン上の凸部の膜厚30と、配線パターン間31の凹部の膜厚を計測可能であるが、この配線パターン形成時に下層の膜厚32を予め計測しておくことで、表面の凸部と凹部の段差が算出可能となる。
【００３３】
一般に、ＣＭＰにおいて、研磨レートは、被研磨層の材質が同一でも、全面一様な場合と、表面に凹凸が生じている場合とでは異なることが知られている。この様子を実際のウェハ断面形状を示して説明した例が図１３，１４である。図１３(a)がＣＭＰ開始時のウェハ断面であり、それぞれ、同図(b)，(c)と研磨が進行し、(d)にて終了する。同図(a)〜(d)での時間-研磨量グラフ上での位置を示したものが図１４のグラフ74である。また図１４のグラフ73は表面に凹凸がなく一様な膜を研磨した場合の変化である。このグラフから、表面に凹凸がある場合は、始めに研磨パッドに凸部分のみが接触して削られるため、研磨レートが高く((a)〜(b))凸部がすべて削られると一様な層と同様になるため、研磨レートが低下する((c)〜(d))ことによる。このような、均一の膜と凹凸の有る膜との研磨レートの違いは凹凸の段差に相関があることが判っているため、本手法により、凹凸の段差量を知ることで、ＣＭＰ時の研磨レートの予測確度が向上し、安定したＣＭＰ工程管理が実現できる。
【００３４】
また、本発明を成膜工程と組み合わせた場合の例を図１５を用いて説明する。成膜装置では、膜付け後の膜厚を定期的に計測し、そのウェハ面内の均一性を管理値内とするようにしており、均一性が管理値上限を超えた場合は、メンテナンスを実施したり、工程条件を変えて対応している。このような場合、従来は、試料として全面一様な膜のウェハを用いて膜厚分布を計測していた。この様子を示したのが、図１５の均一性推移83である。運用時間が一定時間以上経過すると、膜厚の均一性が管理値上限を超えるため、例えば、時間84のT1でメンテナンスを実施する。その後も同様に時間85のT2、時間86のT3で同様なメンテナンスを実施する。しかし、従来の膜厚計測は、全面一様な膜での評価のため、実際の製品ウェハとは均一性が異なる。例えば、配線密度がチップ内で大きく変化している製品の場合、膜厚均一性推移82に示すように早い時間経過で管理値上限を超えてしまうことがある。本発明によれば、このような場合でも、成膜装置にアラームを発し、不良品を発生させないような制御を行うことが可能である。
【００３５】
以上の手法を工程管理に組み込んだ例を図１６に示す。一般的な半導体の製造工程のうち、成膜からＣＭＰ工程を例にとって説明する。成膜後、本発明による測定方法によって膜厚計測80を行い、その膜厚分布や膜厚量を逐次、成膜装置にフィードバックすることにより、成膜工程での装置管理およびプロセス管理を安定して行うことが可能となる。また、膜厚計測80でのデータを次工程であるＣＭＰ工程へフィードフォワードすることにより、ＣＭＰ工程での膜厚均一性を向上することが可能である。さらに、ＣＭＰ後にも膜厚計測81を行うことにより、ＣＭＰ前後での膜厚分布及び研磨レート分布が算出できるため、ＣＭＰ工程でのレシピ条件の最適化を迅速に行うことができる。この分布データを設計データと比較することにより、成膜・ＣＭＰシミュレーションの精度向上に有用であり、配線レイアウトなどの設計変更の最適化を行うことも可能となる。
【００３６】
以上のすべての実施例は半導体工程について説明したが、本発明は半導体工程に限定されるものではなく、液晶パネルを始めとして、光学的に透明な凹凸膜であればすべて適用可能である。
【００３７】
【発明の効果】
本発明によれば、シリコンウェハ上に半導体デバイスを製造する方法および製造ラインにおいて、短時間で簡便に、また高精度に膜厚分布を計測することができる。また、チップ内の配線パターン上の膜厚分布が木目細かく測定できるため、例えば、成膜後に本発明による測定を行い、その膜厚分布や膜厚量を逐次、成膜装置にフィードバックすることにより、成膜工程での装置管理およびプロセス管理を安定して行うことが可能となる。また、その測定分布データを次工程であるＣＭＰ工程へフィードフォワードすることにより、ＣＭＰ工程での膜厚均一性を向上することも可能である。さらに、ＣＭＰ後にも同様の計測を行うことにより、ＣＭＰ前後での膜厚分布及び研磨レート分布が算出できるため、ＣＭＰ工程でのレシピ条件の最適化を迅速に行うことができる。この分布データを設計データと比較することにより、成膜・ＣＭＰシミュレーションの精度向上に有用であり、配線レイアウトなどの設計変更の最適化を行うことも可能となる。上記方法を用いることにより、歩留まり及びスループットの向上が可能となり、工程全体のスループット向上が図れる。
【図面の簡単な説明】
【図１】本発明の光学系の一例を示す概略図である。
【図２】従来の膜厚計測での一様な膜での計測方法の一例を示す断面図である。
【図３】従来の膜厚計測での複数の構造での膜での計測方法の一例を示す断面図である。
【図４】本発明の膜厚計測での表面凹凸構造での膜での計測方法の一例を示す断面図である。
【図５】本発明の膜厚計測での計測個所を示す断面図である。
【図６】本発明による被測定物の分光波形と、従来方式での分光波形の算出例を示すグラフである。
【図７】本発明による被測定物の分光波形と、本発明による分光波形の算出例を示すグラフである。
【図８】半導体ウェハ上に形成されたチップのレイアウトを示す概略図である。
【図９】図８のチップ内Ａ−Ａ線での断面図である。
【図１０】図８のチップ内Ａ−Ａ線での膜厚分布の図である。
【図１１】本発明によって計測した半導体ウェハの膜厚分布の一例を示した図である。
【図１２】ＣＭＰ装置での研磨圧力の一例を示したグラフである。
【図１３】ＣＭＰ装置での研磨時間による研磨状態の変化を示した概略図である。
【図１４】ＣＭＰ装置での研磨時間と削れ量の関係を示したグラフである。
【図１５】本発明における成膜工程へ適用例のグラフである。
【図１６】本発明における半導体工程へ適用例の概略図である。
【符号の説明】
１…被測定ウェハ、２…XYZθステージ、３…光源、４…照明光学系、５…照明絞り、６…ハーフミラー、７…対物レンズ、８…検出光学系、９…光学フィルタ、10…視野絞り、11…光ファイバ、12…分光器、13…検出した分光波形、14…光ファイバ、21…一様膜の第１層、21a…複数の構造を含むの膜の第１層、21b…複数の構造を含み表面に凹凸がある膜の最上層、22…一様膜の第２層、22a,22b,22c…複数の構造を含む膜の配線層、23…一様膜の第３層、24…基板層、25…一様膜の第１層表面での正反射光、25a…複数の構造を含む膜の最上層表面での正反射光、25b…複数の構造を含み表面に凹凸がある膜の最上層表面凸部での正反射光、25c…複数の構造を含み表面に凹凸がある膜の最上層表面での散乱光、25d…複数の構造を含み表面に凹凸がある膜の最上層表面凹部での正反射光、26…一様膜の第２層表面での正反射光、26a…複数の構造を含む膜の配線層表面での正反射光、26b…複数の構造を含み表面に凹凸がある膜の配線層表面での正反射光、27…一様膜の第３層表面での正反射光、27a…基板層表面での正反射光、27b…基板層表面での正反射光、 28…基板層表面での正反射光、28a…複数の構造を含む膜の配線層底面での正反射光、28b…複数の構造を含み表面に凹凸がある膜の配線層底面での正反射光、30…複数の構造を含み表面に凹凸がある膜の配線パターン上の膜厚、31…複数の構造を含み表面に凹凸がある膜の配線パターン外の膜厚、32…配線パターン以下の層の膜厚、40…複数膜厚の単純合成により算出した分光波形、41…本発明の光学系を用いて検出した分光波形、42…表面の凹凸状態を考慮して演算した分光波形、50…半導体チップレイアウト例、51…チップ内ブロック、52…チップを横断する直線Ａ−Ａ、53…ＣＭＰ前のチップ内Ａ−Ａラインの膜厚分布、54…ＣＭＰ後のチップ内Ａ−Ａラインの膜厚分布、55,57…絶縁層、56…配線層、58…CVD膜、60…ウェハ面内の半径ｒ方向での膜厚分布、61…ウェハ面内の半径ｒ方向でのCMP研磨圧力分布、71a…CVD直後の被研磨膜、71b…CMP中の表面凹凸が残っている被研磨膜、71c…CMP中の表面凹凸が全て削られた状態の被研磨膜、71d…CMP完了時の被研磨膜、72…配線層、73…基板層、74…被研磨層表面に凹凸がある場合の削れ量推移を示すデータ、75…被研磨層表面が平坦な場合の削れ量推移を示すデータ、80…成膜後での膜厚計測、81…研磨後での膜厚計測、82…製品でのパターン上膜厚の面内均一性の推移、83…全面一様膜ウェハでの膜厚の面内均一性の推移、84,85,86…従来制御方式での成膜装置メンテナンス時期。
【図１】
2004191266.tif 000003
【図２】
2004191266.tif 000004
【図３】
2004191266.tif 000005
【図４】
2004191266.tif 000006
【図５】
2004191266.tif 000007
【図６】
2004191266.tif 000008
【図７】
2004191266.tif 000009
【図８】
2004191266.tif 000010
【図９】
2004191266.tif 000011
【図１０】
2004191266.tif 000012
【図１１】
2004191266.tif 000013
【図１２】
2004191266.tif 000014
【図１３】
2004191266.tif 000015
【図１４】
2004191266.tif 000016
【図１５】
2004191266.tif 000017
【図１６】
2004191266.tif 000018