(57)【要約】【課題】入力された信号の周波数特性を変化させることができる周波数特性可変増幅回路及びこれが搭載された半導体集積回路装置を提供する。【解決手段】電源電位配線ＶＣＣから接地電位配線ＧＮＤに向かって、インダクタ２、抵抗６、出力端子８及びトランジスタ１０をこの順に直列に接続し、それらと並列にインダクタ３、抵抗７、出力端子９及びトランジスタ１１をこの順に直列に接続し、接続点１６及び１７に可変キャパシタ４又は５の一方の電極を接続し、可変キャパシタ４及び５の他方の電極を周波数特性制御端子１９又は２０に接続し、トランジスタ１０及び１１のドレインを夫々出力端子８又は９に、ソースはトランジスタ１５のドレインに、ゲートは夫々入力端子１２又は入力端子１３に接続し、トランジスタ１４のゲートをバイアス端子１５に、ソースを接地電位配線ＧＮＤに接続する。【選択図】    図１
2004304330.tif 000002
【特許請求の範囲】
【請求項１】
第１の電位と第２の電位との間に接続された１対の共振回路と、各共振回路からの出力信号を出力する１対の出力端子と、相補な信号が入力されこの入力信号に応じて一方の前記出力端子に前記第１の電位に基づくハイ又はロウの信号を出力し他方の前記出力端子に前記第２の電位に基づくロウ又はハイの信号を出力させるように前記各共振回路と前記第１の電位又は前記第２の電位との間のオンオフを切り換える１対のスイッチ部と、を有し、前記１対の出力端子に前記１対のスイッチ部の入力信号が増幅された信号が出力される増幅回路において、前記共振回路は、インダクタと、このインダクタとの間で共振部を構成する可変キャパシタとを有し、この可変キャパシタの容量値を調整することにより増幅時の周波数特性を可変とすることを特徴とする周波数特性可変増幅回路。
【請求項２】
一端に第１の電位が印加されるインダクタ及びこのインダクタと共に共振部を構成する可変キャパシタを備えた１対の共振回路と、前記インダクタの他端に夫々接続された１対の出力端子と、この１対の出力端子と第２の電位との間に接続され相補な信号が入力されてこの入力信号に応じて前記出力端子と前記第２の電位との間のオンオフを切り換える１対のスイッチ部と、を有し、前記１対の出力端子に前記１対のスイッチ部の入力信号が増幅された信号が出力され、前記可変キャパシタの容量値を調整することにより前記共振回路のインピーダンスの周波数特性を調整して前記出力信号の波形を整形することを特徴とする周波数特性可変増幅回路。
【請求項３】
前記可変キャパシタはその一端が前記インダクタの他端に接続され、他端にこの可変キャパシタの容量値を制御する制御電圧が印加されるものであり、前記共振回路は前記インダクタと前記可変キャパシタとの間の接続点と前記出力端子との間に接続された抵抗を有することを特徴とする請求項２に記載の周波数特性可変増幅回路。
【請求項４】
前記可変キャパシタがバラクタ素子であることを特徴とする請求項１乃至３のいずれか１項に記載の周波数特性可変増幅回路。
【請求項５】
前記各スイッチ部は、ソース・ドレインの一方が前記出力端子に接続され、他方に前記第２の電位が印加され、ゲートに前記入力信号が入力されるトランジスタであることを特徴とする請求項１乃至４のいずれか１項に記載の周波数特性可変増幅回路。
【請求項６】
前記各スイッチ部のトランジスタのソース・ドレインの他方は共通接続され、この共通接続点と前記第２の電位との間にバイアストランジスタが接続され、このバイアストランジスタのゲートにバイアス電圧が印加され、前記バイアストランジスタは、前記バイアス電圧に応じて前記第２の電位を制御することを特徴とする請求項５に記載の周波数特性可変増幅回路。
【請求項７】
請求項１乃至６のいずれか１項に記載の周波数特性可変増幅回路が搭載されていることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波信号を増幅する周波数特性可変増幅回路及びこれが搭載された半導体集積回路装置に関する。
【０００２】
【従来の技術】
光通信用受信モジュールには、光信号を電気信号に変換する受光素子と、この受光素子から出力された電気信号が入力され、光ファイバー内を伝送している間に減衰し歪んだ信号波形を整形する広帯域増幅器等が搭載されている。この広帯域増幅器は、主として減衰した信号を増幅するための増幅器、及び主として波形の乱れを整形するための増幅器等により構成されている。近時、光通信モジュールの小型化及び低コスト化に伴い、前記各増幅器をバイポーラ集積回路の製造技術を使用して単一の半導体基板上に集積回路として形成した広帯域増幅器が開発されている（例えば、特許文献１及び２参照。）。
【０００３】
このような従来の広帯域増幅器に設けられた増幅回路の一例として、前述の特許文献２に記載されている増幅回路について説明する。図５は、特許文献２に記載された増幅回路を示す回路図である。図５に示すように、この従来の増幅回路５０は、電源電位配線ＶＣＣ及び接地電位配線ＧＮＤに接続されている。そして、増幅回路５０においては、電源電位配線ＶＣＣから接地電位配線ＧＮＤに向かって、インダクタ５１、抵抗５３、出力端子５５及びＮＭＯＳトランジスタ５９がこの順に直列に接続され、これらと並列にインダクタ５２、抵抗５４、出力端子５６及びＮＭＯＳトランジスタ６０がこの順に直列に接続されている。また、ＮＭＯＳトランジスタ５９及びＮＭＯＳトランジスタ６０のゲートには夫々入力端子６１及び入力端子６２が接続されており、このＮＭＯＳトランジスタ５９及びＮＭＯＳトランジスタ６０のソースはトランジスタ６３を介して接地電位配線ＧＮＤに接続されている。更に、このトランジスタ６３のゲートにはバイアス電位が印加されるバイアス端子６４が接続されている。なお、図５に示す負荷容量５７及び負荷容量５８は、この増幅回路５０と設置電位配線ＧＮＤとの間に不可避的に発生する寄生容量を示している。
【０００４】
次に、この従来の増幅回路５０の動作について説明する。先ず、電源電位配線ＶＣＣに電源電位を印加し、接地電位配線ＧＮＤに接地電位を印加し、トランジスタ６３にバイアス電位を印加する。その状態で、例えば、入力端子６１がハイ、入力端子６２がロウになるように相補信号を入力すると、ＮＭＯＳトランジスタ５９がオンになり、ＮＭＯＳトランジスタ６０がオフになる。これにより、出力端子５５からはロウの信号が出力されると共に、出力端子５６からはハイの信号が出力される。
【０００５】
この従来の増幅回路５０の場合、出力信号の電圧は出力端子５５と出力端子５６との電位差であり、この電位差が大きい程ゲインは大きくなる。図６は、横軸に周波数をとり、縦軸にゲインをとって、ゲインの周波数特性を示すグラフ図である。図６に示すように、一般に、増幅回路を使用した場合、そのゲインには高周波領域でピーキングが生じる。図５に示す増幅回路５０は、回路中にインダクタ５１及びインダクタ５２が設けられているため、図６に示すゲインの周波数特性においてピーキングの値が大きくなり、出力信号の波形をシャープにすることができる。
【０００６】
【特許文献１】
特開平１１−８８０８７号公報  （第４−９頁、第１２図）
【特許文献２】
米国特許第６３４０８９９Ｂ１号明細書  （第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の増幅回路５０は、入力された信号の周波数特性を変化させることができないため、ピーキングの位置を制御できず、設計時に想定した周波数以外には対応できないという問題がある。
【０００８】
本発明はかかる問題点に鑑みてなされたものであって、入力された信号の周波数特性を変化させることができる周波数特性可変増幅回路及びこれが搭載された半導体集積回路装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本願第１発明に係る周波数特性可変増幅回路は、第１の電位と第２の電位との間に接続された１対の共振回路と、各共振回路からの出力信号を出力する１対の出力端子と、相補な信号が入力されこの入力信号に応じて一方の前記出力端子に前記第１の電位に基づくハイ又はロウの信号を出力し他方の前記出力端子に前記第２の電位に基づくロウ又はハイの信号を出力させるように前記各共振回路と前記第１の電位又は前記第２の電位との間のオンオフを切り換える１対のスイッチ部と、を有し、前記１対の出力端子に前記１対のスイッチ部の入力信号が増幅された信号が出力される増幅回路において、前記共振回路は、インダクタと、このインダクタとの間で共振部を構成する可変キャパシタとを有し、この可変キャパシタの容量値を調整することにより増幅時の周波数特性を可変とすることを特徴とする。
【００１０】
本発明の周波数特性可変増幅回路における負荷インピーダンスは、共振回路の合成インピーダンスである。この合成インピーダンスの値はインダクタとの間で共振部を構成する可変キャパシタの容量値を変化させることで変化する。よって、本発明においては、前記可変キャパシタに印加する電圧を変化させてこのキャパシタの容量値を変えると、負荷インピーダンスが変化して出力信号の周波数特性が変わる。
【００１１】
本願第２発明に係る周波数特性可変増幅器は、一端に第１の電位が印加されるインダクタ及びこのインダクタと共に共振部を構成する可変キャパシタを備えた１対の共振回路と、前記インダクタの他端に夫々接続された１対の出力端子と、この１対の出力端子と第２の電位との間に接続され相補な信号が入力されてこの入力信号に応じて前記出力端子と前記第２の電位との間のオンオフを切り換える１対のスイッチ部と、を有し、前記１対の出力端子に前記１対のスイッチ部の入力信号が増幅された信号が出力され、前記可変キャパシタの容量値を調整することにより前記共振回路のインピーダンスの周波数特性を調整して前記出力信号の波形を整形することを特徴とする。
【００１２】
本発明の周波数特性可変増幅回路における負荷インピーダンスは、可変キャパシタ及びインダクタを備える共振回路の合成インピーダンスである。この合成インピーダンスの値は前記可変キャパシタの容量を変化させることで変化する。従って、本発明の周波数特性可変増幅回路においては、前記可変キャパシタに印加する電圧を変化させると、負荷インピーダンスが変化して、出力信号の周波数特性が変化し、前記出力信号の波形が整形される。
【００１３】
前記可変キャパシタはその一端が前記インダクタの他端に接続され、他端にこの可変キャパシタの容量値を制御する制御電圧が印加されるものであり、前記共振回路は前記インダクタと前記可変キャパシタとの間の接続点と前記出力端子との間に接続された抵抗を有することが好ましい。共振回路に抵抗を設けると、低周波域における前記１対の出力端子間の電位差が確保され、ゲインの低下が防止される。
【００１４】
また、前記可変キャパシタは、バラクタ素子であることが好ましい。これにより、ＭＯＳトランジスタを形成する工程により、可変キャパシタを形成することができる。このため、可変キャパシタを形成するために特別な工程を追加する必要がない。
【００１５】
更に、前記各スイッチ部は、ソース・ドレインの一方が前記出力端子に接続され、他方に前記第２の電位が印加され、ゲートに前記入力信号が入力されるトランジスタでもよい。
【００１６】
更にまた、前記周波数特性可変増幅回路は、例えば、前記各スイッチ部のトランジスタのソース・ドレインの他方は共通接続され、この共通接続点と前記第２の電位との間にバイアストランジスタが接続され、このバイアストランジスタのゲートにバイアス電圧が印加され、前記バイアストランジスタにより、前記バイアス電圧に応じて前記第２の電位を制御する。このバイアストランジスタに印加するバイアス電圧を変化させることにより、周波数特性可変増幅回路全体に流れる電流の大きさを変化させることができる。
【００１７】
本願第３発明に係る半導体集積回路装置は、前述の周波数特性可変増幅回路が搭載されていることを特徴とする。本発明においては、前述の周波数特性可変増幅回路を利得可変増幅回路等と共に半導体集積回路装置に搭載することにより、出力信号の周波数特性を変化させることができる広帯域増幅器を製造することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図１は、本実施形態に係る周波数特性可変増幅回路を示す回路図である。図１に示すように、本実施形態に係る周波数特性可変増幅回路１は、電源電位配線ＶＣＣと接地電位配線ＧＮＤとの間に接続されている。この周波数特性可変増幅回路１は、例えば、シリコン基板上に形成された集積回路の一部である。周波数特性可変増幅回路１においては、電源電位配線ＶＣＣから接地電位配線ＧＮＤに向かって、インダクタ２、抵抗６、出力端子８及びＮＭＯＳトランジスタ１０がこの順に直列に接続され、これらと並列にインダクタ３、抵抗７、出力端子９及びＮＭＯＳトランジスタ１１が接続されている。インダクタ２と抵抗６との間の接続点１６には、可変キャパシタとしてのバラクタ素子４の一方の端子が接続され、このバラクタ素子４の他方の端子は周波数特性制御端子１９に接続されている。同様に、インダクタ３と抵抗７との間の接続点１７には、バラクタ素子５の一方の電極が接続され、このバラクタ素子５の他方の電極は周波数特性制御端子２０に接続されている。なお、インダクタ２、バラクタ素子４及び抵抗６により一方の共振回路が形成され、インダクタ３、バラクタ素子５及び抵抗７により他方の共振回路が形成される。
【００１９】
そして、ＮＭＯＳトランジスタ１０及びＮＭＯＳトランジスタ１１のドレインは夫々出力端子８及び出力端子９に接続され、ゲートには夫々入力端子１２及び入力端子１３が接続されている。また、ＮＭＯＳトランジスタ１０及びＮＭＯＳトランジスタ１１のソースはトランジスタ１４を介して接地電位配線ＧＮＤに接続されている。即ち、トランジスタ１４のドレインはＮＭＯＳトランジスタ１０及びＮＭＯＳトランジスタ１１のソースに接続され、ソースは接地電位配線ＧＮＤに接続されている。更に、トランジスタ１４のゲートにはバイアス電位が印加されるバイアス端子１５が接続されている。
【００２０】
本実施形態の周波数特性可変増幅回路１は、バイポーラ型集積回路及びＭＯＳ型集積回路の製造技術等を使用して利得可変増幅回路等と共に半導体基板上に形成され、ＧＨｚ帯等の高周波信号を増幅することができる広帯域増幅器として動作する半導体集積回路装置になる。例えば、この半導体集積回路装置（広帯域増幅器）は受光素子等の他の部材と共に基板上に実装されて光通信用の光ファイバの光受信用モジュールに組み込まれてもよい。この光受信用モジュールは、例えば、光ファイバにより伝達された信号を電気信号に変換して増幅するものである。
【００２１】
次に、本実施形態の周波数特性可変増幅回路１の動作について説明する。図２（ａ）は横軸に入力信号の周波数をとり、縦軸にゲインをとって、ゲインの周波数特性を示すグラフ図であり、図２（ｂ）は、横軸に時間をとり、縦軸に電位をとって、入力信号及び出力信号の波形を示すグラフ図である。図１に示すように、電源電位配線ＶＣＣに電源電位を印加し、接地電位配線ＧＮＤに接地電位を印加する。そして、バイアス端子１５を介してトランジスタ１４のゲートにバイアス電圧を印加する。これにより、トランジスタ１４のＩ−Ｖ特性が飽和領域に達し、トランジスタ１４のソース・ドレイン間には、ゲート電圧によって決まりドレイン電圧には依存しないドレイン電流が流れるようになる。この結果、バイアス電圧を一定値とすることにより、接続点１８と接地電位配線ＧＮＤとの間の電位差によらず、周波数特性可変増幅回路１に一定の電流を流すことができる。この状態で、例えば、入力端子１２がハイ、入力端子１３がロウになるように相補信号を入力すると、トランジスタ１０がオンになり、トランジスタ１１がオフになる。これにより、出力端子８からはロウの信号が出力されると共に、出力端子９からはハイの信号が出力される。また、入力端子１２がロウになり、入力端子１３がハイになると、出力端子８はハイになり、出力端子９はロウになる。このようにして、入力端子１２及び入力端子１３に入力される信号と同じ周波数で増幅された相補信号が出力端子９及び出力端子１０から出力される。
【００２２】
更に、本実施形態の周波数特性可変増幅回路１においては、周波数特性制御端子１９及び周波数特性制御端子２０に印加する電位を変化させると、バラクタ素子４及びバラクタ素子５の容量が変化する。これにより、共振回路のインピーダンスの周波数特性が変化し、図２（ａ）に示すように、入力信号に対する出力信号のゲインの周波数特性、即ち、ピーキング２４の位置等が変化する。このため、周波数特性制御端子１９及び周波数特性制御端子２０に印加する電位を調整することにより、ゲインの周波数特性を最適化し、図２（ｂ）に示すように、伝送により減衰し波形が歪んだ入力信号２５に対して、この入力信号２５における電位変化が大きく高周波成分が多い部分２６を重点的に増幅することにより、整形された出力信号２７を得ることができる。なお、抵抗６及び抵抗７は、入力信号が低周波信号である場合に共振部のインピーダンスを確保し、一定のゲインを維持するために設けられている。
【００２３】
本実施形態の周波数特性可変増幅回路１は、種々の信号が入力された場合においても、周波数特性制御端子に印加する電圧を変えることにより、入力された信号のピーキングの位置を変化させて、出力する信号の波形を整形することができる。
【００２４】
【実施例】
以下、本発明の実施例として、図１に示す周波数特性可変増幅回路１の周波数特性を計算により求め、その効果について具体的に説明する。
【００２５】
本実施例においては、図１に示す周波数可変増幅回路１を等価回路によりモデリングし、その出力信号におけるゲインの周波数特性を計算により求めた。図３は、本実施例の計算で使用した周波数特性可変増幅回路１の等価回路としての小信号回路を示す回路図である。図３に示すように、本実施例において使用した小信号回路３０においては、電流源３１と出力端子３６及び出力端子３７との間に、インダクタ３２と抵抗３３とが直列に接続され、また、このインダクタ３２及び抵抗３３からなる回路と並列に可変キャパシタ３４が接続され、更に可変キャパシタ３４と並列にキャパシタ３５が接続されている。
【００２６】
なお、本実施例においては、周波数可変増幅回路１を、小信号回路３０が左右対称に２個配置されたものとしてモデリングしている。よって、小信号回路３０における電流源３１は、周波数可変増幅回路１におけるＮＭＯＳトランジスタ１０及びＮＭＯＳトランジスタ１１に相当する。また、インダクタ３２はインダクタ２及びインダクタ３に対応し、抵抗３３は抵抗６及び抵抗７に対応する。更に、可変キャパシタ３４及びキャパシタ３５はバラクタ素子４及びバラクタ素子５に対応する。
【００２７】
本実施例においては、小信号回路３０における抵抗３３の抵抗値Ｒを１００Ω、インダクタ３２のインダクタンスＬを１０ｎＨ、キャパシタ３５のキャパシタンスＣＬを５００ｆＦとし、可変キャパシタ３４のキャパシタンスＣＶが１００ｆＦの場合を実施例Ｎｏ．１とし、前記キャパシタンスＣＶが２５０ｆＦの場合を実施例Ｎｏ．２とし、前記キャパシタンスＣＶが５００ｆＦの場合を実施例Ｎｏ．３として０．１乃至１０ＧＨｚにおけるゲインを計算した。そして、これらの計算により求められたゲインを、直流信号を入力した場合のゲインを１として規格化した。
【００２８】
図４は、横軸に周波数をとり、縦軸に規格化されたゲインをとって、実施例Ｎｏ．１、Ｎｏ．２及びＮｏ．３におけるゲインの周波数特性を示すグラフ図である。図１に示す周波数特性可変増幅回路１は、図４に示すように、可変キャパシタ３４のキャパシタンスＣＶを変えることにより、ピーキングの位置（周波数）を変更できることが確認できた。
【００２９】
【発明の効果】
以上詳述したように、本発明によれば、周波数特性可変増幅回路に可変キャパシタを設け、この可変キャパシタに印加する制御電圧を変化させることにより、前述の周波数特性可変増幅回路内の負荷インピーダンスを変化させることができる。これにより、入力された信号の周波数特性が変化するため、種々の信号が入力された場合においても、出力信号の波形を整形することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る周波数特性可変増幅回路を示す回路図である。
【図２】（ａ）は横軸に入力信号の周波数をとり、縦軸にゲインをとって、ゲインの周波数特性を示すグラフ図であり、（ｂ）は、横軸に時間をとり、縦軸に電位をとって、入力信号及び出力信号の波形を示すグラフ図である。
【図３】本発明の実施例で計算に使用した小信号回路を示す回路図である。
【図４】横軸に周波数をとり、縦軸に規格化されたゲインをとって、実施例Ｎｏ．１、Ｎｏ．２及びＮｏ．３におけるゲインの周波数特性を示すグラフ図である。
【図５】特許文献２で提案された従来の周波数特性可変増幅回路を示す回路図である。
【図６】横軸に周波数をとり、縦軸にゲインをとって、ゲインの周波数特性を示すグラフ図である。
【符号の説明】
１、５０；周波数特性可変増幅回路
２、３、３２、５１、５２；インダクタ
４、５、３４；可変キャパシタ
６、７、３３、５３、５４；抵抗
８、９、３６，３７、５５、５６；出力端子
１０、１１、５９、６０；ＮＭＯＳトランジスタ
１２、１３、６１、６２；入力端子
１４、６３；トランジスタ
１５、６４；バイアス端子
１６、１７、１８、６５、６６、６７；接続点
１９、２０；周波数特性制御端子
２４；ピーキング
２５；入力信号
２６；部分
２７；出力信号
３０；小信号回路
３１；電流源
３５；キャパシタ
５７、５８；負荷容量
【図１】
2004304330.tif 000003
【図２】
2004304330.tif 000004
【図３】
2004304330.tif 000005
【図４】
2004304330.tif 000006
【図５】
2004304330.tif 000007
【図６】
2004304330.tif 000008