(57)【要約】【課題】ＣＰＵの処理速度が遅くても、複数のモータをズレなく同時制御でき、しかも、モータの応答を速くし、リアルタイムな同時制御を可能にする。【解決手段】モータ制御コマンドを出力するＣＰＵ３０と、モータ制御コマンドに応じて、各モータ１０の駆動パルスを発生する複数のパルス発生部２１と、これらのパルス発生部２１をＣＰＵ３０に接続するＣＰＵインタフェース２２とを用いて、複数のパルス駆動モータ１０を同時制御する複数モータ同時制御方法であって、ＣＰＵ３０が、モータ制御コマンドと共にモータ選択情報を出力し、ＣＰＵインタフェース２２が、モータ選択情報で選択された複数のパルス発生部２１に対し、前記モータ制御コマンドを略同時に出力する。【選択図】        図４
2004180417.tif 000002
【特許請求の範囲】
【請求項１】
モータ制御コマンドを出力するＣＰＵと、前記モータ制御コマンドに応じて、各モータの駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記ＣＰＵに接続するＣＰＵインタフェースとを用いて、複数のパルス駆動モータを同時制御する複数モータ同時制御方法であって、
前記ＣＰＵが、モータ制御コマンドと共にモータ選択情報を出力するステップと、
前記ＣＰＵインタフェースが、前記モータ選択情報で選択された複数のパルス発生部に対し、前記モータ制御コマンドを略同時に出力するステップと、
前記各パルス発生部が、前記モータ制御コマンドに応じて駆動パルスを発生するステップと
を備えることを特徴とする複数モータ同時制御方法。
【請求項２】
モータ制御コマンドを出力するＣＰＵと、前記モータ制御コマンドに応じて、各モータの駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記ＣＰＵに接続するＣＰＵインタフェースとを用いて、複数のパルス駆動モータを制御する複数モータ制御システムであって、
前記ＣＰＵは、モータ制御コマンドと共にモータ選択情報を出力するように構成され、
前記ＣＰＵインタフェースは、前記モータ選択情報で選択された複数のパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成され、
前記各パルス発生部は、前記モータ制御コマンドに応じて駆動パルスを発生するように構成される
ことを特徴とする複数モータ制御システム。
【請求項３】
前記ＣＰＵインタフェースは、各パルス発生部に対応して設けられる複数の制御データ格納部と、前記ＣＰＵが出力したモータ制御コマンド及びモータ選択情報を、前記ＣＰＵがアドレス指定した制御データ格納部に格納するコマンド入力部と、各制御データ格納部に格納されたモータ制御コマンドを各パルス発生部に出力するコマンド出力部とを有し、該コマンド出力部は、各制御データ格納部のモータ選択情報が未選択状態のとき、各制御データ格納部のモータ制御コマンドを、それぞれ対応するパルス発生部に出力する一方、モータ選択情報が選択状態のときは、その制御データ格納部に格納されたモータ制御コマンドを、モータ選択情報で選択された複数のパルス発生部に対して略同時に出力するように構成されることを特徴とする請求項２記載の複数モータ制御システム。
【請求項４】
ＣＰＵが出力するモータ制御コマンドに応じて、各モータの駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部をＣＰＵに接続するＣＰＵインタフェースとを備える複数モータ制御用パルス発生回路であって、
前記ＣＰＵインタフェースは、前記ＣＰＵからモータ制御コマンドと共にモータ選択情報を入力し、該モータ選択情報で選択された複数のパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成されることを特徴とする複数モータ制御用パルス発生回路。
【請求項５】
前記ＣＰＵインタフェースは、各パルス発生部に対応して設けられる複数の制御データ格納部と、前記ＣＰＵが出力したモータ制御コマンド及びモータ選択情報を、前記ＣＰＵがアドレス指定した制御データ格納部に格納するコマンド入力部と、各制御データ格納部に格納されたモータ制御コマンドを各パルス発生部に出力するコマンド出力部とを有し、該コマンド出力部は、各制御データ格納部のモータ選択情報が未選択状態のとき、各制御データ格納部のモータ制御コマンドを、それぞれ対応するパルス発生部に出力する一方、モータ選択情報が選択状態のときは、その制御データ格納部に格納されたモータ制御コマンドを、モータ選択情報で選択された複数のパルス発生部に対して略同時に出力するように構成されることを特徴とする請求項４記載の複数モータ制御用パルス発生回路。
【請求項６】
ＣＰＵが出力するモータ制御コマンドに応じて、各モータの駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部をＣＰＵに接続するＣＰＵインタフェースとを、一つの半導体パッケージに集積回路として備える複数モータ制御用パルス発生ＩＣであって、
前記ＣＰＵインタフェースは、前記ＣＰＵからモータ制御コマンドと共にモータ選択情報を入力し、該モータ選択情報で選択された複数のパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成されることを特徴とする複数モータ制御用パルス発生ＩＣ。
【請求項７】
前記ＣＰＵインタフェースは、各パルス発生部に対応して設けられる複数の制御データ格納部と、前記ＣＰＵが出力したモータ制御コマンド及びモータ選択情報を、前記ＣＰＵがアドレス指定した制御データ格納部に格納するコマンド入力部と、各制御データ格納部に格納されたモータ制御コマンドを各パルス発生部に出力するコマンド出力部とを有し、該コマンド出力部は、各制御データ格納部のモータ選択情報が未選択状態のとき、各制御データ格納部のモータ制御コマンドを、それぞれ対応するパルス発生部に出力する一方、モータ選択情報が選択状態のときは、その制御データ格納部に格納されたモータ制御コマンドを、モータ選択情報で選択された複数のパルス発生部に対して略同時に出力するように構成されることを特徴とする請求項６記載の複数モータ制御用パルス発生ＩＣ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のパルス駆動モータ（ステッピングモータ、サーボモータなど）をリアルタイムに同時制御することができる複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ＩＣに関する。
【０００２】
【従来の技術】
複数のパルス駆動モータを一つのＣＰＵで制御する複数モータ制御システムは、種々の分野において広く採用されている。例えば、ＮＣ加工機械においては、Ｘ軸、Ｙ軸、Ｚ軸、θ軸に関するワーク移動や工具移動を行うために、複数のパルス駆動モータを備え、これらのパルス駆動モータを一つのＣＰＵで制御している。
【０００３】
図６は、従来の複数モータ制御システムを示すブロック図である。この図に示すように、従来の複数モータ制御システム１００は、複数のモータ１１０（１）〜１１０（ｎ）と、各モータ１１０（１）〜１１０（ｎ）の駆動パルスを発生する複数のパルス発生ＩＣ１２０（１）〜１２０（ｎ）と、これらのパルス発生ＩＣ１２０（１）〜１２０（ｎ）がバス接続されるＣＰＵ１３０とを備えて構成されている。
【０００４】
ＣＰＵ１３０は、スタートコマンド、ストップコマンドなどのモータ制御コマンドと共に、制御対象となるパルス発生ＩＣ１２０（１）〜１２０（ｎ）のアドレスを出力し、このアドレスで指定されたパルス発生ＩＣ１２０（１）〜１２０（ｎ）は、モータ制御コマンドに応じた駆動パルスを発生し、モータ１１０（１）〜１１０（ｎ）を駆動させる。
【０００５】
図７は、従来の複数モータ制御システムにおける作用を示すタイミングチャート図である。この図に示すように、従来の複数モータ制御システムでは、複数のモータ１１０（１）〜１１０（ｎ）を同時制御（例えば、同時スタート制御）する場合、ＣＰＵ１３０は、スタートコマンドＳ１〜Ｓｎを各パルス発生ＩＣ１２０（１）〜１２０（ｎ）に対してシーケンシャルに出力し、それに応じて各パルス発生ＩＣ１２０（１）〜１２０（ｎ）が駆動パルスを発生させる。これは、同時スタート制御だけでなく、同時ストップ制御、同時速度制御、同時位置制御などにおいても同様である。
【０００６】
このように、従来の複数モータ制御システムでは、ＣＰＵ１３０が各パルス発生ＩＣ１２０（１）〜１２０（ｎ）に対して順番通りに連続したシーケンシャルにモータ制御コマンドを出力するため、各パルス発生ＩＣ１２０（１）〜１２０（ｎ）のパルス発生動作にズレが生じ、特に、ＣＰＵ１３０の処理速度が遅い場合にはズレが大きくなり、各モータ１１０（１）〜１１０（ｎ）を精度良く同時制御することが困難になる。
【０００７】
そこで出願人は、上記の問題を解決することができる複数モータ制御システムを過去に提案した（特許文献１参照）。図８、図９に示すように、この複数モータ制御システム２００のパルス発生ＩＣ２２０（１）〜２２０（ｎ）は、ＣＰＵ２３０が出力したモータ制御コマンドＨ１〜Ｈｎを実行保留状態で一時記憶するレジスタ２２１（１）〜２２１（ｎ）と、このレジスタ２２１（１）〜２２１（ｎ）に一時記憶したモータ制御コマンドＨ１〜Ｈｎの同期実行信号Ｄを入力する同期端子２２２（１）〜２２２（ｎ）とを備える。このように構成された複数モータ制御システム２００によれば、たとえＣＰＵ２３０の処理速度が遅くても、図９に示すように、同期実行信号Ｄを受信したパルス発生ＩＣ２２０（１）は直ちにレジスタ２２１（１）に記憶されたコマンドに従った動作を行い、同期端子２２２（２）〜２２２（ｎ）が２２２（１）と共通接続されており、他の各パルス発生ＩＣ２２０（２）〜２２０（ｎ）もアクティブ信号を同時受信して同時に動作するため、各モータ２１０（１）〜２１０（ｎ）を精度良く同時制御することが可能になる。
【０００８】
しかしながら、上記の複数モータ制御システム２００では、モータ２１０（１）〜２１０（ｎ）を同時制御する場合、ＣＰＵ２３０から各パルス発生ＩＣ２２０（１）〜２２０（ｎ）に対してシーケンシャルにモータ制御コマンドを出力し、その後、ＣＰＵ２３０又は所定のパルス発生ＩＣ２２０（１）〜２２０（ｎ）から同期実行信号Ｄを出力する必要があるため、センサ信号に応じて複数のモータ２１０（１）〜２１０（ｎ）を同時制御するような状況では、モータ２１０（１）〜２１０（ｎ）の応答が遅れる可能性があり、特に、処理速度が遅いＣＰＵ２３０を用いると、リアルタイムな同時制御が困難になるという問題がある。
【０００９】
【特許文献１】
特開平８−２７２４１０号公報
【００１０】
【発明が解決しようとする課題】
本発明は、上記の如き問題点を一掃すべく創案されたものであって、ＣＰＵインタフェースが、ＣＰＵからモータ制御コマンドと共にモータ選択情報を入力し、該モータ選択情報で選択された複数のパルス発生部に対し、前記モータ制御コマンドを略同時に出力することにより、複数モータの同時制御に際して、シーケンシャルなコマンド書き込みが不要になり、その結果、リアルタイムで、かつ精度の高い複数モータ同時制御を行うことができる複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ＩＣを提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明の複数モータ同時制御方法は、モータ制御コマンドを出力するＣＰＵと、前記モータ制御コマンドに応じて、各モータの駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記ＣＰＵに接続するＣＰＵインタフェースとを用いて、複数のパルス駆動モータを同時制御する複数モータ同時制御方法であって、前記ＣＰＵが、モータ制御コマンドと共にモータ選択情報を出力するステップと、前記ＣＰＵインタフェースが、前記モータ選択情報で選択された複数のパルス発生部に対し、前記モータ制御コマンドを略同時に出力するステップと、前記各パルス発生部が、前記モータ制御コマンドに応じて駆動パルスを発生するステップとを備えることを特徴とするものである。
【００１２】
また、上記課題を解決するために本発明の複数モータ制御システムは、モータ制御コマンドを出力するＣＰＵと、前記モータ制御コマンドに応じて、各モータの駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記ＣＰＵに接続するＣＰＵインタフェースとを用いて、複数のパルス駆動モータを制御する複数モータ制御システムであって、前記ＣＰＵは、モータ制御コマンドと共にモータ選択情報を出力するように構成され、前記ＣＰＵインタフェースは、前記モータ選択情報で選択された複数のパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成され、前記各パルス発生部は、前記モータ制御コマンドに応じて駆動パルスを発生するように構成されることを特徴とするものである。
【００１３】
また、上記課題を解決するために本発明の複数モータ制御用パルス発生回路は、ＣＰＵが出力するモータ制御コマンドに応じて、各モータの駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部をＣＰＵに接続するＣＰＵインタフェースとを備える複数モータ制御用パルス発生回路であって、前記ＣＰＵインタフェースは、前記ＣＰＵからモータ制御コマンドと共にモータ選択情報を入力し、該モータ選択情報で選択された複数のパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成されることを特徴とするものである。
【００１４】
また、上記課題を解決するために本発明の複数モータ制御用パルス発生ＩＣは、ＣＰＵが出力するモータ制御コマンドに応じて、各モータの駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部をＣＰＵに接続するＣＰＵインタフェースとを、一つの半導体パッケージに集積回路として備える複数モータ制御用パルス発生ＩＣであって、前記ＣＰＵインタフェースは、前記ＣＰＵからモータ制御コマンドと共にモータ選択情報を入力し、該モータ選択情報で選択された複数のパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成されることを特徴とするものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を好適な実施の形態として例示する複数モータ制御システムを図面に基づいて詳細に説明する。図１は、本発明の実施形態に係る複数モータ制御システムの概略構成を示すブロック図である。この図に示すように、複数モータ制御システム１は、複数のモータ１０（１）〜１０（ｎ）と、これらのモータ１０（１）〜１０（ｎ）の駆動パルスを発生する複数モータ制御用パルス発生ＩＣ（パルス発生回路）２０と、該パルス発生ＩＣ２０にモータ制御コマンドなどを入力するＣＰＵ３０とを備えて構成されている。尚、図１の符号４０（１）〜４０（ｎ）は、パルス発生ＩＣ２０が出力した駆動パルスによりモータ１０を駆動する回路である。
【００１６】
モータ１０（１）〜１０（ｎ）は、ステッピングモータ、サーボモータなどのパルス駆動モータであり、本実施形態で採用されるステッピングモータは、駆動パルスの周波数に比例する速度で回転し、また、回転量が駆動パルス数に比例するという特性を備えている。
【００１７】
ＣＰＵ３０は、例えば、１６ビットのデータ出力端子及び４ビットのアドレス出力端子を備える。本実施形態では、データ出力端子が制御データの出力に使用され、アドレス出力端子が制御データの書き込み先指定に使用される。
【００１８】
図２は、本発明の実施形態に係る制御データの説明図である。この図に示すように、ＣＰＵ３０が出力する制御データは、１６ビットで構成され、その下位８ビットがモータ制御コマンドであり、上位８ビットがモータ選択情報である。モータ制御コマンドには、予め設定されるスタートコマンド、ストップコマンド、速度、速度変更コマンド、移動量変更コマンドなどがある。また、モータ選択情報では、例えば、各ビットが各モータ１０（１）〜１０（ｎ）に対応し、各ビットのＯＮ／ＯＦＦ（１／０）により、対応するモータ１０（１）〜１０（ｎ）が選択される。但し、モータ選択情報は、複数のモータ１０（１）〜１０（ｎ）を同時制御する場合にのみ使用され、各モータ１０（１）〜１０（ｎ）を個別制御する場合は、全てのビットがＯＦＦ（０）とされる。
【００１９】
図３は、本発明の実施形態に係るパルス発生ＩＣの概略構成を示すブロック図である。この図に示すように、パルス発生ＩＣ２０は、複数のパルス発生部２１（１）〜２１（ｎ）と、ＣＰＵインタフェース２２とを備えている。パルス発生部２１（１）〜２１（ｎ）は、前記モータ制御コマンドを解析し、それに対応する駆動パルスを発生すべく構成されている。
【００２０】
図４は、本発明の実施形態に係るパルス発生ＩＣの構成及び同時制御動作を示すブロック図である。この図に示すように、ＣＰＵインタフェース２２は、各パルス発生部２１（１）〜２１（ｎ）に対応して設けられる複数の制御データ格納部２３（１）〜２３（ｎ）と、ＣＰＵ３０が出力した制御データ（モータ制御コマンド及びモータ選択情報）を、ＣＰＵ３０がアドレス指定した制御データ格納部２３（１）〜２３（ｎ）に格納するインタフェースブロック（コマンド入力部）２４と、各制御データ格納部２３（１）〜２３（ｎ）に格納されたモータ制御コマンドを各パルス発生部２１（１）〜２１（ｎ）に出力する軸選択ブロック（コマンド出力部）２５とを備える。
【００２１】
軸選択ブロック２５は、制御データ格納部２３（１）〜２３（ｎ）に制御データが格納されると、制御データに含まれるモータ選択情報を参照する。そして、図５に示すように、モータ選択情報が未選択状態（全てのビットがＯＦＦ）である場合は、制御データ格納部２３（１）〜２３（ｎ）の制御データに含まれるモータ制御コマンドを、対応するパルス発生部２１（１）〜２１（ｎ）に出力する。これにより、各モータ１０（１）〜１０（ｎ）を個別制御することが可能になる。
【００２２】
また、軸選択ブロック２５は、図４に示すように、モータ選択情報が選択状態（複数のビットがＯＮ）である場合、その制御データ格納部２３（１）〜２３（ｎ）に格納されているモータ制御コマンドを、モータ選択情報で選択された複数のパルス発生部２１（１）〜２１（ｎ）に対して出力する。この出力処理は、ハードウエア処理であるため、各パルス発生部２１（１）〜２１（ｎ）には、モータ制御コマンドが略同時に入力される。これにより、各パルス発生部２１（１）〜２１（ｎ）は、モータ制御コマンドに応じた駆動パルスを略同時に発生させることになり、その結果、各モータ１０（１）〜１０（ｎ）を精度良く同時制御することが可能になる。
【００２３】
叙述の如く構成された本発明の実施の形態において、モータ制御コマンドを出力するＣＰＵ３０と、前記モータ制御コマンドに応じて、各モータ１０の駆動パルスを発生する複数のパルス発生部２１（１）〜２１（ｎ）と、これらのパルス発生部２１を前記ＣＰＵ３０に接続するＣＰＵインタフェース２２とを用いて、複数のパルス駆動モータ１０（１）〜１０（ｎ）を同時制御するのであるが、本発明における複数モータの同時制御は、前記ＣＰＵ３０が、モータ制御コマンドと共にモータ選択情報を出力するよう構成され（ステップ１）と、前記ＣＰＵインタフェース２２が、前記モータ選択情報で選択された複数のパルス発生部２１に対し、前記モータ制御コマンドを略同時に出力するように構成され（ステップ２）と、各パルス発生部が、前記モータ制御コマンドに応じて駆動パルスを発生するように構成され（ステップ３）、これら構成に基づいて各ステップ１〜３により制御される。
【００２４】
例えば、モータ１０（１）、１０（３）を同時スタート制御する場合は、図４に示すように、下位８ビットにスタートコマンド（例えば、ｎｎｎｎｎｎｎｎ）がセットされ、上位８ビットにモータ１０（１）、１０（３）を選択するモータ選択情報（例えば、０００００１０１）がセットされた制御データをＣＰＵ３０から出力する。このとき、制御データを書き込む制御データ格納部２３（１）〜２３（ｎ）のアドレス指定は任意であるが、図４においては、制御データ格納部２３（１）に書き込むものとする。制御データ格納部２３（１）に上記の制御データが書き込まれると、軸選択ブロック２５が制御データのモータ選択情報を参照する。ここでは、モータ１０（１）、１０（３）が選択されているので、軸選択ブロック２５は、スタートコマンドをパルス発生部２１（１）、２１（３）に略同時に出力する。そして、パルス発生部２１（１）、２１（３）は、スタートコマンドに応じて駆動パルスを発生し、この駆動パルスによってモータ１０（１）、１０（３）が同時スタートすることになる。
【００２５】
このように構成された複数モータ制御システム１によれば、ＣＰＵインタフェース２２が、ＣＰＵ３０からモータ制御コマンドと共にモータ選択情報を入力し、該モータ選択情報で選択された複数のパルス発生部２１（１）〜２１（ｎ）に対し、前記モータ制御コマンドを略同時に出力するので、複数のモータ１０（１）〜１０（ｎ）を同時制御する際に、ＣＰＵ３０がシーケンシャルなコマンド書き込みを行う必要がない。そのため、ＣＰＵ３０の処理速度が遅くても、複数のモータ１０（１）〜１０（ｎ）をズレなく同時制御でき、しかも、シーケンシャルなコマンド書き込みを行った後、同期信号でコマンド実行を行うものに比べ、モータ１０（１）〜１０（ｎ）の応答を速くし、略リアルタイムな同時制御を行うことが可能になる。
【００２６】
また、本実施形態において、モータ１０（１）を個別スタート制御する場合は、図５に示すように、下位８ビットにスタートコマンド（例えば、ｎｎｎｎｎｎｎｎ）がセットされ、上位８ビットに未選択状態のモータ選択情報（例えば、００００００００）がセットされた制御データをＣＰＵ３０から出力する。このとき、制御データの書き込み先として制御データ格納部２３（１）をアドレス指定する。制御データ格納部２３（１）に上記の制御データが書き込まれると、軸選択ブロック２５が制御データのモータ選択情報を参照する。ここでは、モータ選択情報が未選択状態であるため、軸選択ブロック２５は、スタートコマンドをパルス発生部２１（１）だけに出力する。そして、パルス発生部２１（１）は、スタートコマンドに応じて駆動パルスを発生し、この駆動パルスによってモータ１０（１）だけがスタートすることになる。これにより、一つのパルス発生ＩＣ（パルス発生回路）２０によって複数モータ１０（１）〜１０（ｎ）の同時制御及び個別制御を行うことが可能になる。
【００２７】
【発明の効果】
本発明は、上記のように構成したことにより、ＣＰＵインタフェース２２が、ＣＰＵ３０からモータ制御コマンドと共にモータ選択情報を入力し、該モータ選択情報で選択された複数のパルス発生部２１……に対し、前記モータ制御コマンドを略同時に出力することにより、複数モータ１０……の同時制御に際して、シーケンシャルなコマンド書き込みが不要になり、その結果、リアルタイムで、かつ精度の高い複数モータ同時制御を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る複数モータ制御システムの概略構成を示すブロック図。
【図２】本発明の実施形態に係る制御データの説明図。
【図３】本発明の実施形態に係るパルス発生ＩＣの概略構成を示すブロック図。
【図４】本発明の実施形態に係るパルス発生ＩＣの構成及び同時制御動作を示すブロック図。
【図５】本発明の実施形態に係るパルス発生ＩＣの個別制御動作を示すブロック図。
【図６】従来の複数モータ制御システムを示すブロック図。
【図７】従来の複数モータ制御システムにおける作用を示すタイミングチャート図。
【図８】他の従来例を示す複数モータ制御システムのブロック図。
【図９】他の従来例における作用を示すタイミングチャート図。
【符号の説明】
１      複数モータ制御システム
１０    モータ
２０    パルス発生ＩＣ
２１    パルス発生部
２２    ＣＰＵインタフェース
２３    制御データ格納部
２４    インタフェースブロック
２５    軸選択ブロック
３０    ＣＰＵ
４０    駆動回路
１００  複数モータ制御システム
１１０  モータ
１２０  パルス発生ＩＣ
１３０  ＣＰＵ
２００  複数モータ制御システム
２１０  モータ
２２０  パルス発生ＩＣ
２２１  レジスタ
２２２  同期端子
２３０  ＣＰＵ
【図１】
2004180417.tif 000003
【図２】
2004180417.tif 000004
【図３】
2004180417.tif 000005
【図４】
2004180417.tif 000006
【図５】
2004180417.tif 000007
【図６】
2004180417.tif 000008
【図７】
2004180417.tif 000009
【図８】
2004180417.tif 000010
【図９】
2004180417.tif 000011