(57)【要約】【課題】システムの安定動作が図れるデバイス間通信方法およびデバイス間の通信装置を提供することにある。【解決手段】データ出力部１０１から伝送経路１０９から外部に出力されたデータを、同時にデータ入力部１０２に取り込み、この取り込んだデータと伝送経路に出力される前のデータとを、データ比較部１０３により比較し、比較の結果を通信制御部１０４に伝達し、比較結果が不一致の場合は、通信制御部１０４は、再度データを出力する。【選択図】  図１
2004304398.tif 000002
【特許請求の範囲】
【請求項１】
伝送経路から外部にデータを出力するステップと、
前記伝送経路から外部に出力されたデータを取り込むステップと、
前記伝送経路から外部に出力される前のデータと、取り込んだデータを比較するステップと、
前記データ比較の結果を判断して外部装置との通信制御を行うステップと、
を備えたことを特徴とするデバイス間の通信方法。
【請求項２】
前記データ比較の結果不一致を検出した場合に、システムの電源を切断する、またはシステムのリセットをかける、または異常情報を表示する、またはバスラインを復帰させることを特徴とする請求項１に記載のデバイス間の通信方法。
【請求項３】
伝送経路から外部にデータを出力するデータ出力手段と、
前記伝送経路から外部に出力されたデータを取り込むデータ入力手段と、
前記伝送経路に出力される前のデータと、前記データ入力手段で取り込んだデータを比較するデータ比較手段と、
前記データ比較手段の結果を判断して外部装置との通信制御を行う通信制御手段と、
を備えたことを特徴とするデバイス間の通信装置。
【請求項４】
前記データ出力手段は、前記通信制御手段から送られた送信データを格納する第１データバッファレジスタと、
前記第１データバッファレジスタの送信データをビット単位で外部へ出力するための第１シフトレジスタと、
を備え、
前記データ入力手段は、前記外部に出力されたデータをビット単位で取り込む第２シフトレジスタと、
前記第２シフトレジスタからの送信データを格納する第２データバッファレジスタと、
を備え、
前記データ比較手段は、前記伝送経路から外部に出力される前のデータを格納する第１メモリと、
前記データ入力手段のデータバッファからのデータを格納する第２メモリと、
この第１、第２メモリのデータの比較結果を格納する第３メモリと、
を備え、
前記通信制御手段は、１ブロック分の送信データを格納するデータメモリと、
前記第１シフトレジスタがビット単位に外部へデータを出力するタイミングを通知し、前記第２シフトレジスタがビット単位にデータを取り込むタイミングを通知するクロック発生手段と、
前記クロック発生手段からのクロック信号を元に前記第１データバッファレジスタからのデータを前記第１シフトレジスタに送るためのトリガを発生し、前記第２シフトレジスタからのデータを前記第２データバッファレジスタに送るためのトリガを発生するカウンタ手段と、
１ブロック分のデータを送信する際の初期化を前記クロック発生手段と前記カウンタ手段に通知する送信イネーブル信号を発生させる送信イネーブル信号発生手段と、
を備えたことを特徴とする請求項３に記載のデバイス間の通信装置。
【請求項５】
前記通信制御手段は、前記データ比較手段の比較結果が不一致の場合、システムのサブ電源を切断する電源操作部を作動、またはシステムのリセットをかけるリセット部を作動、または異常情報を表示する異常表示部を作動、またはバスラインを復帰させるバスライン復帰部を作動、
させることを特徴とする請求項３に記載のデバイス間の通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリアルバスを用いたデバイス間の通信方法およびデバイス間の通信装置に関する。
【０００２】
【従来の技術】
テレビやビデオなどの、内部の基板に組み込まれたデバイスまたはモジュール間で、シリアルインタフェースによるデータ通信が行われている。この時、データ伝送経路には外乱などによってノイズが乗り、不正なデータが伝送されてしまう場合がある。
【０００３】
図７に、テレビのシステムブロック図の例を示す。中央処理装置であるマイコン７０１に、ローカルキー、リモートイン、パワースイッチ、表示灯が接続されている。また、外部メモリ７１０が、シリアルインタフェースであるシリアルバス（Ｉ２ＣＢＵＳ）７０６ａを介して、マイコン７０１と接続されている。
【０００４】
外部メモリ７１０は、機器の主電源がオフとなっても、ユーザが設定した情報を保持する不揮発性のメモリで構成される。なお、シリアルバス（Ｉ２ＣＢＵＳ）７０６ａは、データラインとクロックラインの２種類の信号線から成っている。
【０００５】
さらに、メインチューナ用モジュール７０２、オーディオプロセサ用ＬＳＩ７０３、入出力切替用ＬＳＩ７０４、およびビデオ系処理用ＬＳＩ７０５が、シリアルバス（Ｉ２ＣＢＵＳ）７０６ｂを介して、マイコン７０１に接続され、各種信号が伝達される。
【０００６】
メインチューナ用モジュール７０２は、チャネルの選局を行うものである。オーディオプロセサ用ＬＳＩ７０３は、音量調整や、音量バランス、音質の制御などを行うものである。入出力切替用ＬＳＩ７０４は、外部と接続する機器（ビデオやＤＶＤなど）との入出力を制御するものである。ビデオ系処理用ＬＳＩ７０５は、画像のコントラストや明暗などの映像制御を行うものである。
【０００７】
このテレビシステムが動作しているとき、ブラウン管７０７のコイル７０８からの高圧放電によりノイズ７０９が発生し、これがシリアルバス７０６ａ，ｂの伝播信号に影響し、例えば、マイコン７０１とメインチューナ用モジュール７０２の間のデータ通信で、選局周波数のデータが化け、正常な映像が映らなくなる、などの不具合が発生する。
【０００８】
このような障害を回避する例として、非同期シリアル通信の一つであるＵＡＲＴ方式のように、１バイト毎にパリティビットを持たせて、データの化けを確認する方法がある。図８に、ＵＡＲＴ方式の転送データフォーマットの１例を示す。図８に示すように、データビットの先頭にスタートビット、データビット０−７の後ろに、パリティビット、最後にストップビットが付加される。
【０００９】
パリティビットは、データビットを構成する“１”の数が偶数の時に０とする偶数パリティと、“１”の数が奇数の時に０とする奇数パリティがある。データ送信時には、スタートビットからストップビットまでを一つのまとまりとして扱い、データビットの構成に応じて、パリティビットの値が決まる。
【００１０】
このデータが送信される時に、エラーが発生してデータが化けると、データビットを構成する“１”または“０”の数が変化して、パリティビットとの整合がとれなくなる。そしてデータ受信側では、この整合性を確認することで、データが正しいものか、或いは誤りのものであるかを判定しながら受信する。データが正しければ、そのまま採用され、誤りであれば、そのデータは無視される。
【００１１】
また、障害を回避するための他の例として、データ受信側からの確認応答を得る方法などもある。例えば、同期通信方式の一つであるＢＳＣ方式の通信を例にデータ説明する。まず、送信側より送信要求のコマンド（ＥＮＱ）をデータ受信側へ送信する。データ受信側では、そのコマンドＥＮＱを確認した後に、受信可能という意味を示す応答コマンド（ＡＣＫ）をデータ送信側へ送出する。
【００１２】
データ送信側は、応答コマンドＡＣＫを受信すると、データの送信を開始し、同時にデータ受信側から応答コマンドＡＣＫが送り返されデータの送信が正しく行われていることを確認しながら、送信データの終了まで繰り返す。最後に、データ送信側が送信終了のコマンド（ＥＯＴ）を送り、通信を終了する。
【００１３】
データ受信側では、何らかのエラーを検出した時には、データ送信側へ受信エラーの応答コマンドＮＡＫを返送する。データ送信側で、この応答コマンドＮＡＫを受信すると、そのデータを再送し、データ受信側から返送される応答コマンドＡＣＫもしくはＮＡＫを確認する。
【００１４】
もし、この再送処理でも応答コマンドＮＡＫしか返送されない時には、通常、再送処理を７〜１０回程度繰り返し、送信を打ち切ることにする（例えば、非特許文献１参照。）。
【００１５】
以上、述べてきたようにＵＡＲＴ方式、ＢＳＣ方式共、データが正確に伝送されたかどうかをデータ受信側で確認することを特徴としている。また、ＵＡＲＴ方式では、誤ったデータが送信されても、データ受信側がそのデータを採用しないようにするだけであって、その内容はデータ送信側には連絡されない。また、ＢＳＣ方式であってもデータ受信側からの確認応答を得る方法の中には、データ送信が正しく行われなくても応答コマンドＮＡＫを返送せず、単にデータを受信したことを示すための応答コマンドＡＣＫを返送するものもあり、いずれの場合も、データ送信側からはデータが正確に伝送されたかどうかがわからない。
【００１６】
【非特許文献１】
松田稔著「ＲＳ２３２Ｃインターフェースの使い方」日刊工業新聞社  第４章データ伝送と方法（Ｓ６０．２．２５発行、Ｐ５１−５３）
【００１７】
【発明が解決しようとする課題】
しかしながら、上記した従来のデバイス間の通信方法では、データ送信側から伝送経路に出力されたデータの正誤はわからず、データ受信側でデータの正誤を判定し対応しなければならない。また、例えデータ受信側からの応答コマンドが得られるようににしても、データ受信側での判断の結果が返されるという処理を行うための時間的な遅れが生じることもあり、場合によっては、システムに致命的な問題を及ぼすこともある、という問題点があった。
【００１８】
本発明は、上記問題点を解決するためになされたもので、その目的とするところは、データ送信時にデータの正当性を判断し、不正なデータ送信がなされた場合でも、受信側からの応答を待たずして、再度正当なデータを送信することができる、デバイス間の通信方法およびデバイス間の通信装置を提供することである。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明のデバイス間の通信方法は、伝送経路から外部にデータを出力するステップと、前記伝送経路から外部に出力されたデータを取り込むステップと、前記伝送経路から外部に出力される前のデータと、取り込んだデータを比較するステップと、前記データ比較の結果を判断して外部装置との通信制御を行うステップと、を備えたことを特徴としている。
【００２０】
また、上記目的を達成するために、本発明のデバイス間の通信装置は、伝送経路から外部にデータを出力するデータ出力手段と、前記伝送経路から外部に出力されたデータを取り込むデータ入力手段と、前記伝送経路に出力される前のデータと、前記データ入力手段で取り込んだデータを比較するデータ比較手段と、
前記データ比較手段の結果を判断して外部装置との通信制御を行う通信制御手段と、を備えたことを特徴としている。
【００２１】
本発明によれば、デバイス間データ通信において、誤りデータが伝送経路に出力された場合でも、誤りデータが出力された直後に判断でき、再度正しいデータを送信することにより、受信側からの応答を待ってデータの正誤を判断し、対応する従来のデバイス間通信方法よりもシステム動作の安定性を図ることができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２３】
（第１の実施の形態）
図１は、本発明によるデバイス間の通信装置の第１の実施の形態のブロック図を示す。図に示すように、デバイス間通信装置は、マイコン１００と、受動デバイス１０５、１０６、１０７、１０８から構成されている。さらに、マイコン１００は、データ出力部１０１、データ入力部１０２、データ比較部１０３、および通信制御部１０４から構成されている。
【００２４】
経路１１５を介して通信制御部１０４と接続され、この通信制御部１０４からの信号を出力するデータ出力部１０１は、伝送経路１０９、１１０を介して受動デバイスＡ１０５、受動デバイスＢ１０６、受動デバイスＣ１０７、受動デバイスＤ１０８と接続され、また、伝送経路１１１を介してデータ入力部１０２と接続される。
【００２５】
そして、データを受動デバイスＡ１０５、受動デバイスＢ１０６、受動デバイスＣ１０７、受動デバイスＤ１０８のいずれかとの間でデータの送受信を行うと共に、同時にその送信データをデータ入力部１０２にも入力するようになっている。
【００２６】
データ入力部１０２は、データ出力部１０１から伝送経路１０９を介して外部出力されたデータを受信し、そのデータを経路１１２を介してデータ比較部１０３に入力するようになっている。また、データ入力部１０２は経路１１６を介して通信制御部１０４と接続される。
【００２７】
データ比較部１０３は、通信制御部１０４から外因を受けない送信データを経路１１３を介して直接受信すると共に、データ入力部１０２からの送信データを経路１１２を介して受信し、双方のデータを比較した判定結果を、経路１１４を介して、通信制御部１０４に入力するようになっている。
【００２８】
通信制御部１０４は、送信データを経路１１３を介してデータ比較部１０３に送信すると共に、データ比較部１０３から判定結果を経路１１４を介して受信し、その判定結果から不一致の場合は、経路１１５を介して再度データをデータ出力部１０１に出力するように通信するようになっている。
【００２９】
図２は、図１におけるマイコン１００の内部で、１バイト（８ビット）分のデータを送信する場合の信号とデータの流れを示すブロック図である。ただし、図２には本発明の構成・動作の説明に必要な構成部品のみを表記している。
【００３０】
データ出力部１０１は、１バイト分のデータを格納するデータバッファレジスタＡ２０１と、１バイト分のデータを１ビット毎に外部に送信するシフトレジスタＡ２０２から構成される。
【００３１】
データ入力部１０２は、外部に送信されたデータを１ビット毎に取り込むシフトレジスタＢ２０３と、シフトレジスタＢ２０３のデータを１バイト分格納するデータバッファレジスタＢ２０４から構成される。
【００３２】
データ比較部１０３は、通信制御部から直接入力される送信データを格納する比較メモリＡ２０９と、外因の影響を受けた可能性のあるデータ（伝送経路１０９に送信されたデータ）をデータ入力部１０２を介して格納する比較メモリＢ２１０と、比較メモリＡ２０９および比較メモリＢ２１０の内容を比較した判定結果を格納する不一致フラグ２１１から構成される。
【００３３】
通信制御部１０４は、１バイト分のデータ送信の開始を指示する送信イネーブル信号発生部２０５と、送信データを格納するデータメモリ２０６と、信号またはデータ送信のタイミングをコントロールするクロック発生部２０８、およびカウンタ２０７から構成される。
【００３４】
次に、このデバイス間の通信装置の動作を、図２のブロック図を用いて説明する。
【００３５】
まず、通信制御部１０４のデータメモリ２０６から１バイト分のデータが、データ出力部１０１に送られ、データバッファレジスタＡ２０１にセットされる。これと同時に、同じデータがデータ比較部１０３の比較メモリ２０９に送られセットされる。
【００３６】
次に、送信イネーブル信号発生部２０５から送信イネーブル信号が発せられ、クロック発生部２０８およびカウンタ２０７に送られる。
【００３７】
カウンタ２０７は、この信号を受けて初期化され、その後、クロック発生部２０８からのクロック信号をカウントし、データバッファレジスタＡ２０１およびデータバッファレジスタＢ２０３にトリガ信号を送る。
【００３８】
データバッファレジスタＡ２０１に格納された１バイト分のデータは、カウンタ２０７からのトリガ信号を受けて、シフトレジスタＡ２０２へ送られる。
【００３９】
次に、シフトレジスタＡ２０２のデータは、クロック発生部２０８からのクロック信号を受けて、１ビット毎に伝送経路１０９に送信される。このデータは、伝送経路１１０を介して受動デバイス１０５−１０８のいずれかに送信され、同時に伝送経路１１１を介してデータ入力部１０２のシフトレジスタＢ２０３に送られる。
【００４０】
シフトレジスタＡ２０２からシフトレジスタＢ２０３へ１バイト分のデータが送られると、カウンタ２０７からデータバッファレジスタＢ２０４にトリガ信号が送られ、シフトレジスタＢ２０３のデータがデータバッファレジスタＢ２０４に送られる。
【００４１】
更に、データバッファレジスタＢ２０４のデータは、１バイトのデータに構成されデータ比較部１０３の比較メモリＢ２１０に送られる。ここで、先にセットされていた比較メモリＡの内容（送信データそのもの）と、比較メモリＢ２１０の内容（外因の影響を受けた可能性のあるデータ）を比較し、その判定結果が不一致の場合、不一致フラグ２１１がセットされ、次のデータ送信へ移行する。
【００４２】
図３は、通信制御部１０４の動作手順のフローチャートを示す。また、図４は、複数バイトで構成される１ブロックの通信データを示す。なお、図２で用いている比較メモリＡ、比較メモリＢ、および不一致フラグは、内部メモリの一部を割り当てた各々１バイトの領域であり、図４のＤＡＴＡＢＵＦは、図２におけるデータメモリ２０６に該当する複数バイトの領域である。
【００４３】
まず、ＤＡＴＡＢＵＦの先頭１バイトのデータ、即ち受動デバイスアドレスを、比較メモリＡ２０９に格納する（ステップＳ３０１）。このデータは、伝送経路１０９に出力される以前のものであり、外因の影響を受けない正常なデータである。
【００４４】
次に、ＤＡＴＡＢＵＦの先頭１バイト目（受動デバイスアドレス）を送信するため、データバッファレジスタＡ２０１にセットする（ステップＳ３０２）。次に、図２で示す手順にて、このデータを送信する（ステップＳ３０３）。この時、データバッファレジスタＡ２０１のデータが、伝送経路１１０より全ての受動デバイス１０５−１０８に送信されるとともに、そのデータがデータバッファレジスタＢ２０４に取り込まれる。この取り込まれたデータは伝送経路１０９から外部に発信されたものであるから、外因の影響を受けた不正なデータである可能性がある。
【００４５】
なお、全ての受動デバイス１０５−１０８では受信した受動デバイスアドレスと自身のアドレスとを比較し、一致した受信デバイスは以降に送信される送信データを取り込み、一致しない受信デバイスは、以降の送信データを無視する。
【００４６】
次に、ＤＡＴＡＢＵＦの２バイト目〜ｎ＋１バイト目までのデータ、即ち実際に受動デバイスに送信すべきデータを、順次送信するループ処理に入る（ステップＳ３０４）。
【００４７】
その前に、データバッファレジスタＢ２０４に取り込んだデータを比較メモリＢ２１０に格納する（ステップＳ３０５）。
【００４８】
次に、ＤＡＴＡＢＵＦ（ｉ）の内容を送信するため、データバッファレジスタＡ２０１からシフトレジスタＡ２０２にセットし（ステップ３０６）、受動デバイスに送信する（ステップＳ３０７）。この時も、伝送経路１０９から外部に送信され、外因の影響を受けた可能性のあるデータが、データバッファレジスタＢ２０４に格納される。
【００４９】
次に、比較メモリＡ２０９の内容と比較メモリＢ２１０の内容を比較する（ステップＳ３０８）。これは、ステップＳ３０７とステップ３０１でセットした外因の影響を受けた可能性のある１バイト分のデータと、影響を受けない正常な１バイト分のデータの比較である。
【００５０】
比較の結果、不一致の場合は、不一致フラグをセット（ステップＳ３０９）し、一致する場合は、ＤＡＴＡＢＵＦ（ｉ）の内容を、次の比較を行うために、外因の影響を受けないデータとして、比較メモリＡ２０９に格納（ステップＳ３１０）して、次のループに進む。
【００５１】
ＤＡＴＡＢＵＦの全てのデータ（ｎ＋１バイト分）の送信が終了した後、不一致フラグの内容を判定する。少なくとも１バイト分のデータの不一致があれば、不一致フラグがセットされることになっているため、この場合は、通信制御部１０４において、再度、ＤＡＴＡＢＵＦの内容を送信することになる。
【００５２】
上記した第１の実施の形態のデバイス間の通信装置では、伝送経路から外部に出力されたデータを同時にデータ入力部に取り込み、伝送経路に出力される前のデータと比較し、伝送経路に出力されたデータの正当性を判定する。従って、伝送経路上のデータに異常があった場合は、受信側からの応答を待つことなく、再度正当なデータを送信できるので、データ転送のスピードを向上させると共に、システム動作の安定性を図ることができる。
【００５３】
（第２の実施の形態）
図５は、本発明によるデバイス間の通信装置の第２の実施の形態のブロック図を示す。図中、第１の実施の形態と同一構成部分には、同一符号を付して説明は省略し、異なる構成部分についてのみ説明する。
【００５４】
第２の実施の形態のデバイス間の通信装置では、第１の実施の形態のデバイス間の通信装置の通信制御部１０４に、経路１２１を介して電源操作部１１７を、経路１２２を介してリセット部１１８を、経路１２３を介して異常表示部１１９を、経路１２４を介してバスライン復帰部１２０をそれぞれ接続している。ここで、電源操作部１１７、リセット部１１８、異常表示部１１９、バスライン復帰部１２０は、システム構成に応じて適宜選択して接続されるものである。
【００５５】
次に、このデバイス間の通信装置を、図６のフローチャートを用いて説明する。図中、第１の実施の形態と同一構成部分には、同一符号を付して説明は省略し、異なる構成部分についてのみ説明する。なお、図中用いている異常カウンタは、内部メモリ２０６の一部を割り当てた、１バイトの領域である。
【００５６】
ステップＳ３０８で、伝送経路から外部に送信されたデータと、伝送経路に出力される前のデータを比較し、不一致の場合は、通信制御部１０４は異常カウンタを１加算する（ステップＳ６０１）。そして、異常カウンタの値と、予め設定しておいた所期値と比較し（ステップＳ６０２）、異常カウンタの値が所期値に達した場合は、通信制御部１０４はリセット部１１８と作動して受動デバイスをリセットする（ステップＳ６０４）。これにより、伝送経路に不正なデータが際限りなく送信されることを防ぐことができる。
【００５７】
ステップＳ３０８で比較結果が一致した場合は、第１の実施の形態と同様に、ＤＡＴＡＢＵＦ（ｉ）の内容を、次の比較のために、外因の影響を受けないデータとして比較メモリＡ２０９に格納（ステップＳ６０３）して、次のループに進む。
【００５８】
第２の実施の形態では、異常カウンタが所期値に達した場合に、システムリセットを行うようになっているが、それ以外に、通信制御部１０４が電源操作部１１７を作動してシステムのサブ電源を落としたり、異常表示部１１９を作動して異常の内容を表示したり、また、バスライン復帰部１２０を作動してバスラインを復帰したりといった処理を実施することもできる。
【００５９】
上記した第２の実施の形態のデバイス間の通信装置では、伝送経路から外部に出力されたデータを同時にデータ入力部に取り込み、伝送経路に出力される前のデータと比較し、伝送経路に出力されたデータの正誤を判定する。従って伝送経路上のデータに異常があった場合は、受信側からの判断を待つことなく、再度正当なデータを送信し、あるいは異常の発生回数が所期値以上になった場合には、例えば、システムのサブ電源を落としたり、該受動デバイスのシステムをリセットしたり、異常の内容を表示したり、バスラインを復帰したりすることができるので、システム動作の安定性を図ることができる。
【００６０】
【発明の効果】
以上詳述したように、本発明のデバイス間の通信装置によれば、伝送経路から外部に出力されたデータを同時にデータ入力部に取り込み、伝送経路に出力される前のデータと比較し、伝送経路に出力されたデータの正誤を判定することにより、伝送経路上のデータに異常があった場合は、受信側からの判断を待つことなく、再度正当なデータを送信できるので、データ伝送のスピードを向上させると共に、システム動作の安定性を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るデバイス間の通信装置を示すブロック図。
【図２】本発明の第１の実施の形態および第２の実施の形態に係るデータ出力部、データ入力部、データ比較部、および通信制御部を示すブロック図。
【図３】本発明の第１の実施の形態に係る、複数バイトで構成される１ブロックの通信データを出力する手順を示すフロー図。
【図４】本発明の第１の実施の形態および第２の実施の形態に係る、１ブロックの通信データの構成図。
【図５】本発明の第２の実施の形態に係るデバイス間の通信装置を示すブロック図。
【図６】本発明の第２の実施の形態に係る、複数バイトで構成される１ブロックの通信データを出力する手順を示すフロー図。
【図７】従来のテレビのデバイス構成を示すシステムブロック図。
【図８】ＵＡＲＴ方式の転送データフォーマットを示す図。
【符号の説明】
１０１  データ出力部
１０２  データ入力部
１０３  データ比較部
１０４  通信制御部
１０５  受動デバイスＡ
１０６  受動デバイスＢ
１０７  受動デバイスＣ
１０８  受動デバイスＤ
１１７  電源操作部
１１８  リセット部
１１９  異常表示部
１２０  バスライン復帰部
１０９、１１０、１１１  伝送経路
１１２−１１６、１１５ａ、１１５ｂ、１１５ｃ、１１６ａ、１１６ｂ、１２１−１２４、２１１−２１３  経路
２０１  データバッファレジスタＡ
２０２  シフトレジスタＡ
２０３  シフトレジスタＢ
２０４  データバッファレジスタＢ
２０５  送信イネーブル信号発生器
２０６  データメモリ
２０７  カウンタ
２０８  クロック発生部
２０９  比較メモリＡ
２１０  比較メモリＢ
１００、７０１  マイコン
７０２  メインチューナモジュール
７０３  オーディオプロセサ用ＬＳＩ
７０４  入出力切替用ＬＳＩ
７０５  ビデオ系処理用ＬＳＩ
７０６  シリアルバス
７０７  ブラウン管
７０８  コイル
７０９  ノイズ
【図１】
2004304398.tif 000003
【図２】
2004304398.tif 000004
【図３】
2004304398.tif 000005
【図４】
2004304398.tif 000006
【図５】
2004304398.tif 000007
【図６】
2004304398.tif 000008
【図７】
2004304398.tif 000009
【図８】
2004304398.tif 000010