(57)【要約】【課題】回路形成領域への水分の侵入をより防止し、信頼性を向上させた半導体装置を提供する。【解決手段】回路形成領域１００への周辺からの水分の浸入を防ぐための、回路形成領域１００の周囲を囲む第１のガードリング１０１と、回路形成領域１００と第１のガードリング１０１の間に設けられ、回路形成領域１００の周囲を囲む第２のガードリング１０２と、第１のガードリング１０１と第２のガードリング１０２を接続し、第１のガードリング１０１と第２のガードリング１０２間の領域を複数の区域に分割するための第１の接続部１０３とを有する構成である。【選択図】  図１
2004304124.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された回路の領域である回路形成領域を有する半導体装置であって、
回路形成領域への周辺からの水分の浸入を防ぐための、該回路形成領域の周囲を囲む第１のガードリングと、
前記回路形成領域と前記第１のガードリングの間に設けられ、該回路形成領域の周囲を囲む第２のガードリングと、
前記第１のガードリングと前記第２のガードリングを接続し、該第１のガードリングと該第２のガードリング間の領域を複数の区域に分割するための第１の接続部と、
を有する半導体装置。
【請求項２】
前記回路形成領域が角部を有し、
前記第１の接続部は、前記回路形成領域の角部に対応する前記第２のガードリングの角部と前記第１のガードリングを接続する請求項１記載の半導体装置。
【請求項３】
前記回路形成領域が角部を有し、
前記第１の接続部の設置密度が前記回路形成領域の角部に近いほど大きい請求項１または２記載の半導体装置。
【請求項４】
前記第２のガードリングと前記回路形成領域の間に設けられ、該回路形成領域の周囲を囲む第３のガードリングと、
前記第２のガードリングと前記第３のガードリングを接続し、該第２のガードリングと該第３のガードリング間の領域を複数の区域に分割するための第２の接続部と、
を有する請求項１乃至３のいずれか１項記載の半導体装置。
【請求項５】
前記第１の接続部の前記第２のガードリングに対する接続部位と、前記第２の接続部の前記第２のガードリングに対する接続部位との位置が異なる請求項４記載の半導体装置。
【請求項６】
前記第２のガードリングと前記回路形成領域の間に設けられ、該回路形成領域の周囲を囲む第３のガードリングと、
前記第２のガードリングと前記第３のガードリングを接続し、該第２のガードリングと該第３のガードリング間の領域を複数の区域に分割するための第２の接続部とを有し、
前記第２のガードリングのパターンは、異なる方向から結合するパターンの数を示す結合点について４結合点以上を持たない請求項１乃至３のいずれか１項記載の半導体装置。
【請求項７】
前記回路形成領域が角部を有し、
前記第２の接続部は、前記回路形成領域の角部に対応する前記第３のガードリングの角部と前記第２のガードリングを接続する請求項４乃至６のいずれか１項記載の半導体装置。
【請求項８】
前記回路形成領域が角部を有し、
前記第２の接続部の設置密度が前記回路形成領域の角部に近いほど大きい請求項４乃至７のいずれか１項記載の半導体装置。
【請求項９】
前記回路形成領域には、酸化膜よりも誘電率の低い膜である第１の絶縁膜と、該第１の絶縁膜と膜質の異なる第２の絶縁膜が積層され、
前記第１のガードリング、前記第２のガードリングおよび前記第１の接続部についての前記半導体基板に対する垂直方向の構造は、前記第１の絶縁膜の側面、および該第１の絶縁膜と前記第２の絶縁膜との界面を覆う構成である請求項１乃至３記載の半導体装置。
【請求項１０】
前記回路形成領域には、酸化膜よりも誘電率の低い膜である第１の絶縁膜と、該第１の絶縁膜と膜質の異なる第２の絶縁膜が積層され、
前記第１のガードリング、前記第２のガードリング、前記第３のガードリング、前記第１の接続部および前記第２の接続部についての前記半導体基板に対する垂直方向の構造は、前記第１の絶縁膜の側面、および該第１の絶縁膜と前記第２の絶縁膜との界面を覆う構成である請求項４乃至８記載の半導体装置。
【請求項１１】
前記第１の絶縁膜が、
梯子型水素化シロキサン膜、水素含有ポリシロキサン膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＳｉＣ膜および有機膜のうち少なくともいずれか一つを含む請求項９または１０記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタ等の半導体素子で形成された回路への水分の浸入を防ぐためのガードリングを備えた半導体装置に関する。
【０００２】
【従来の技術】
従来、メモリやロジックなどの回路が形成された領域である回路形成領域を有する半導体装置は、回路形成領域への周辺からの水分の侵入を防ぐための、チップ周辺に沿って銅（Ｃｕ）等の金属で形成されたガードリングを備えている（例えば、特許文献１参照）。チップ周辺に近い方に形成された外側ガードリングと、外側ガードリングと回路形成領域の間に形成された内側ガードリングとを設けた二重ガードリングがある。この二重ガードリングでは、外側ガードリングの一部に欠陥があって、チップ周辺から外側ガードリングの内側に水分が浸入しても、内側ガードリングが回路形成領域への水分の侵入を防いでいた。
【０００３】
【特許文献１】
特開平９−４５７６６号公報
【０００４】
【発明が解決しようとする課題】
上述した二重ガードリングでは、ガードリングを単に二重に設けただけであるため、外側ガードリングの欠陥から内側に水分が浸入した場合、内側ガードリングのどこか一部に欠陥があるだけで、回路形成領域に水分が浸入し、水分が回路配線を腐蝕させてしまうという問題があった。
【０００５】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、回路形成領域への水分の侵入をより防止し、信頼性を向上させた半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体装置は、半導体基板上に形成された回路の領域である回路形成領域を有する半導体装置であって、
回路形成領域への周辺からの水分の浸入を防ぐための、該回路形成領域の周囲を囲む第１のガードリングと、
前記回路形成領域と前記第１のガードリングの間に設けられ、該回路形成領域の周囲を囲む第２のガードリングと、
前記第１のガードリングと前記第２のガードリングを接続し、該第１のガードリングと該第２のガードリング間の領域を複数の区域に分割するための第１の接続部と、
を有する構成である。
【０００７】
また、上記本発明の半導体装置において、前記回路形成領域が角部を有し、
前記第１の接続部は、前記回路形成領域の角部に対応する前記第２のガードリングの角部と前記第１のガードリングを接続することとしてもよく、前記第１の接続部の設置密度が前記回路形成領域の角部に近いほど大きいこととしてもよい。
【０００８】
また、上記本発明の半導体装置において、前記第２のガードリングと前記回路形成領域の間に設けられ、該回路形成領域の周囲を囲む第３のガードリングと、
前記第２のガードリングと前記第３のガードリングを接続し、該第２のガードリングと該第３のガードリング間の領域を複数の区域に分割するための第２の接続部と、
を有することとしてもよい。
【０００９】
また、上記本発明の半導体装置において、前記第１の接続部の前記第２のガードリングに対する接続部位と、前記第２の接続部の前記第２のガードリングに対する接続部位との位置が異なることとしてもよい。
【００１０】
また、上記本発明の半導体装置において、前記第２のガードリングと前記回路形成領域の間に設けられ、該回路形成領域の周囲を囲む第３のガードリングと、
前記第２のガードリングと前記第３のガードリングを接続し、該第２のガードリングと該第３のガードリング間の領域を複数の区域に分割するための第２の接続部とを有し、
前記第２のガードリングのパターンは、異なる方向から結合するパターンの数を示す結合点について４結合点以上を持たないこととしてもよい。
【００１１】
また、上記本発明の半導体装置において、前記回路形成領域が角部を有し、
前記第２の接続部は、前記回路形成領域の角部に対応する前記第３のガードリングの角部と前記第２のガードリングを接続することとしてもよく、前記第２の接続部の設置密度が前記回路形成領域の角部に近いほど大きいこととしてもよい。
【００１２】
また、上記本発明の半導体装置において、前記回路形成領域には、酸化膜よりも誘電率の低い膜である第１の絶縁膜と、該第１の絶縁膜と膜質の異なる第２の絶縁膜が積層され、
前記第１のガードリング、前記第２のガードリングおよび前記第１の接続部についての前記半導体基板に対する垂直方向の構造は、前記第１の絶縁膜の側面、および該第１の絶縁膜と前記第２の絶縁膜との界面を覆う構成であることとしてもよい。
【００１３】
また、上記本発明の半導体装置において、前記回路形成領域には、酸化膜よりも誘電率の低い膜である第１の絶縁膜と、該第１の絶縁膜と膜質の異なる第２の絶縁膜が積層され、
前記第１のガードリング、前記第２のガードリング、前記第３のガードリング、前記第１の接続部および前記第２の接続部についての前記半導体基板に対する垂直方向の構造は、前記第１の絶縁膜の側面、および該第１の絶縁膜と前記第２の絶縁膜との界面を覆う構成であることとしてもよい。
【００１４】
さらに、上記本発明の半導体装置において、前記第１の絶縁膜が、
梯子型水素化シロキサン膜、水素含有ポリシロキサン膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＳｉＣ膜および有機膜のうち少なくともいずれか一つを含むこととしてもよい。
【００１５】
（作用）
本発明では、第１のガードリングと第２のガードリングで挟まれる領域を複数の区域に分割することにより、第１のガードリングの一部に欠陥があっても、欠陥のある部分に属する区域にしか水分が侵入しない。そのため、第２のガードリングについて、水分が浸入した区域を形成しない部分に欠陥があっても、水分が回路形成領域に侵入することを防げる。
【００１６】
また、本発明では、第２のガードリングの角部と第１のガードリングを接続する接続部を設けて、第２のガードリングと第１のガードリング間の領域を複数の区域に分割することで、回路形成領域の角部に対応して半導体装置をチップ毎に切り離すためのスクライブ処理の際、角部付近の第１のガードリングに欠陥が生じて、区域の一つに水分が浸入しても、他の区域に水分が浸入するのを防げる。
【００１７】
また、本発明では、第１のガードリングと第２のガードリング間の領域が接続部により分割され、分割による区域が角部に近いほど多く設けられているため、スクライブ処理の際、角部に近いところの第１のガードリングに欠陥が生じても、一つの区域に水分が浸入するだけで、他の区域に水分が浸入するのを防げる。
【００１８】
また、本発明では、３重にガードリングを設けているため、水分の浸入した区域の第２のガードリングに欠陥があっても、回路形成領域への水分の浸入がより防げる。
【００１９】
また、本発明では、第１の接続部の第２のガードリングに対する接続部位と、第２の接続部の第２のガードリングに対する接続部位との位置が異なる構成であるため、接続部位での金属埋め込み性が向上し、水分の浸入をより防止する。
【００２０】
また、本発明では、第２のガードリングのパターンが４結合点以上を持たないため、接続部位での金属埋め込み性が向上し、水分の浸入をより防止する。
【００２１】
また、本発明では、第３のガードリングの角部と第２のガードリングを接続する接続部を設けて、第３のガードリングと第２のガードリング間の領域を複数の区域に分割することで、スクライブ処理の際、角部付近の第２のガードリングに欠陥が生じて、区域の一つに水分が浸入しても、他の区域に水分が浸入するのを防げる。
【００２２】
また、本発明では、第２のガードリングと第３のガードリング間の領域が接続部により分割され、分割による区域が角部に近いほど多く設けられているため、半導体装置をチップ毎に切り離すためのスクライブ処理の際、角部に近いところの第２のガードリングまで欠陥が生じても、一つの区域に水分が浸入するだけで、他の区域に水分が浸入するのを防げる。
【００２３】
また、本発明では、水分の浸入し易い、第１の絶縁膜の側面、および第１の絶縁膜と第２の絶縁膜との界面をガードリングおよび接続部が覆っているため、回路形成領域への水分の浸入をより防止する。
【００２４】
さらに、本発明では、配線層間容量を小さくするために、梯子型水素化シロキサン膜、水素含有ポリシロキサン膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＳｉＣ膜および有機膜等の低誘電率膜を回路形成領域に用いても、回路形成領域への水分の浸入をより防止する。
【００２５】
【発明の実施の形態】
本発明の半導体装置は、ガードリング間の領域を複数の接続部で区切るものである。
【００２６】
（第１実施例）
本発明の半導体装置の構成について説明する。
【００２７】
図１は本発明の半導体装置の一構成例を示す平面図である。図１（ａ）は全体図であり、図１（ｂ）はガードリング部分を拡大した図である。
【００２８】
図１（ａ）に示すように、本発明の半導体装置は、メモリやロジック等の回路が形成された回路形成領域１００を囲み、チップ周辺に沿って形成された二重のガードリング１０１、１０２と、ガードリング同士を接続する接続部１０３とが設けられている。二重のガードリングとして、チップ周辺に近い側に形成された第１のガードリング１０１と、第１のガードリング１０１と回路形成領域１００の間に形成された第２のガードリング１０２とを備えている。接続部１０３は、第１のガードリング１０１および第２のガードリング１０２を接続し、複数設けられている。
【００２９】
図１（ｂ）に示すように、第１のガードリング１０１と第２のガードリング１０２とは複数の接続部１０３で接続され、第１のガードリング１０１と第２のガードリング１０２で挟まれる領域が複数の区域に分割されている。図１（ｂ）に示す接続部１０３の間隔Ｌ１は１．９μｍに形成されている。
【００３０】
上述のように、第１のガードリング１０１と第２のガードリング１０２で挟まれる領域を複数の区域に分割することで、スクライビング時にチップ端部で発生しうるチッピングや層間膜剥れにより第１のガードリング１０１の一部が破壊されても、破壊された一部に属する区域にしか水分が侵入しない。また、第１のガードリング１０１の一部に欠陥が存在した場合においても、欠陥のある部分に属する区域にしか水分が侵入しない。そのため、第２のガードリング１０２について、水分が浸入した区域を形成しない部分に欠陥があっても、水分が回路形成領域１００に侵入することを防げる。
【００３１】
次に、半導体装置のガードリング部分の断面構造について説明する。
【００３２】
図２は図１（ｂ）に示したガードリング部分の断面構造図である。図２（ａ）は図１（ｂ）のＡＡ’で示す位置の断面図であり、図２（ｂ）は図１（ｂ）のＢＢ’で示す位置の断面図である。
【００３３】
図２（ａ）に示すように、第１のガードリング１０１および第２のガードリング１０２は、図に示さない半導体基板上の下地絶縁膜となる酸化膜（ＳｉＯ２膜）１１２上に形成されたガードリング用第１の配線１１４と、ガードリング用第１の配線に沿って所定の幅で形成されたスリットビア１１８と、スリットビア１１８を介してガードリング用第１の配線１１４と接続されたガードリング用第２の配線１２０とを有する構成である。スリットビア１１８への金属の埋め込み性をよくするために、スリットビア１１８の幅は回路形成領域１００のビア径と等しくしている。
【００３４】
ガードリング用第１の配線１１４は、エッチング停止のためのストッパ膜となるＳｉＣＮ膜１３０と、ＳｉＯ２膜１２２が順に形成された第１の層間絶縁膜１５０中に設けられている。スリットビア１１８は、ＳｉＣＮ膜１３２と低誘電率膜のラダーオキサイド（梯子型水素化シロキサン：以下、Ｌ−Ｏｘ（ＮＥＣエレクトロニクス株式会社出願中の商標）と称する）膜１１６が順に形成された第２の層間絶縁膜１５２中に形成されている。ガードリング用第２の配線１２０はＳｉＣＮ膜１３４およびＬ−Ｏｘ膜１２４が順に形成された第３の層間絶縁膜１５４中に形成されている。ガードリング用第２の配線１２０の上にはＳｉＣＮ膜１３６、ＳｉＯ２膜１２６およびＳｉＯＮ膜１２８が順に形成されている。
【００３５】
なお、上述のようにして、層間絶縁膜に低誘電率膜を用いるのは、回路形成領域１００における配線間容量を小さくするためである。
【００３６】
次に、接続部１０３の断面構造について説明する。
【００３７】
図２（ｂ）に示すように、接続部１０３は、ガードリング用第１の配線１１４、スリットビア１１８およびガードリング用第２の配線１２０が順に形成され、第１のガードリング１０１および第２のガードリング１０２と一体になっている。
【００３８】
上述のように、第１のガードリング１０１、第２のガードリング１０２および接続部１０３は、低誘電率膜の側面、および低誘電率膜と酸化膜などの他の絶縁膜との界面を覆うように形成されている。低誘電率膜の側面、および低誘電率膜と他の絶縁膜との界面は酸化膜に比べて水分が浸入しやすく、回路形成領域１００への水分の侵入を防ぐためである。
【００３９】
また、接続部１０３は、第１のガードリング１０１および第２のガードリング１０２と同じ深さまで形成されている。そのため、第１のガードリング１０１と第２のガードリング１０２に挟まれた領域の一つの区域に水分が侵入しても、隣接する区域への水分の侵入を防げる。
【００４０】
なお、回路形成領域１００の半導体基板上には、図に示さないトランジスタ素子、抵抗素子、およびキャパシタ素子等の半導体素子が形成され、半導体素子上に下地絶縁膜としてＳｉＯ２膜１１２が形成されている。ＳｉＯ２膜１１２上には、図に示さない配線およびビアが所望の回路動作のために接続されている。
【００４１】
次に、上述した構成の半導体装置の製造方法について説明する。
【００４２】
図３乃至図５は半導体装置の製造工程の一例を示す断面構造図である。回路形成領域とガードリング形成領域について示す。
【００４３】
図に示さない半導体素子を半導体基板上の回路形成領域に形成した後、ＳｉＯ２膜１１２を形成する（図３（ａ））。ＳｉＯ２膜１１２上にＳｉＣＮ膜とＳｉＯ２膜を順に形成し、ＳｉＣＮ膜とＳｉＯ２膜を有する第１の層間絶縁膜１５０を形成する（図３（ｂ））。続いて、公知のリソグラフィ技術により、第１の配線となる溝を形成するための開口を設けたレジスト１６０のパターンを形成する（図３（ｃ））。
【００４４】
図３（ｄ）に示すように、異方性エッチングにより、レジスト１６０の開口の第１の層間絶縁膜１５０のＳｉＯ２膜を除去し、続いて、第１の層間絶縁膜１５０のＳｉＣＮ膜を除去する。そして、回路形成領域に回路用第１の配線溝１６２ａを形成し、ガードリング形成領域にガードリング用第１の配線溝１６２を形成した後、レジスト１６０を除去する。続いて、シード層となるＣｕを形成し、電解メッキ法によりＣｕ膜１６４を形成する（図４（ｅ））。
【００４５】
図４（ｆ）に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ  ＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法により第１の層間絶縁膜１５０の上面が露出するまでＣｕ膜１６４を研磨して、回路用第１の配線１１４ａおよびガードリング用第１の配線１１４を形成する。続いて、ＳｉＣＮ膜およびＬ−Ｏｘ膜を有する第２の層間絶縁膜１５２を形成する（図４（ｇ））。
【００４６】
続いて、上記回路用第１の配線１１４ａおよびガードリング用第１の配線１１４の形成と同様にして、図５（ｈ）に示すように、回路形成領域に回路用ビア１１８ａを形成し、ガードリング形成領域にスリットビア１１８を形成する。なお、回路形成領域における回路用ビア１１８ａへのＣｕ埋め込み条件で、ガードリング形成領域のスリットビア１１８にＣｕを充分に埋め込むために、スリットビア１１８の幅Ｗは回路用ビア１１８ａの直径と等しくしている。
【００４７】
その後、ＳｉＣＮ膜およびＬ−Ｏｘ膜を有する第２の層間絶縁膜１５２を形成した後、上記回路用第１の配線１１４ａおよびガードリング用第１の配線１１４の形成と同様にして、図５（ｉ）に示すように、回路形成領域に回路用第２の配線１２０ａを形成し、ガードリング形成領域にガードリング用第２の配線１２０を形成する。その後、図２に示したように、ＳｉＯ２膜１２６およびＳｉＯＮ膜１２８を順に形成する。
【００４８】
上述のようにして、配線とビアとを別々に形成するシングルダマシン法を用いて、第１のガードリング１０１、第２のガードリング１０２および接続部１０３を形成できる。
【００４９】
次に、シングルダマシン法よりも工程を簡略化したデュアルダマシン法による半導体装置の製造方法について説明する。
【００５０】
図６および図７は半導体装置の他の製造方法を示す断面構造図である。図３乃至図５に示した場合と同様に、回路形成領域とガードリング形成領域について示す。
【００５１】
上述したシングルダマシン法による場合と同様にして、図に示さない半導体素子を半導体基板上の回路形成領域に形成した後、ＳｉＯ２膜１１２を形成し（図６（ａ））、ＳｉＯ２膜１１２上にＳｉＣＮ膜とＳｉＯ２膜を有する第１の層間絶縁膜１５０を形成する（図６（ｂ））。続いて、図３の（ｃ）、（ｄ）および図４の（ｅ）、（ｆ）と同様にして、回路形成領域に回路用第１の配線１１４ａを形成し、ガードリング形成領域にガードリング用第１の配線１１４を形成する（図６（ｃ））。
【００５２】
続いて、第２の層間絶縁膜１５２および第３の層間絶縁膜１５４を順に形成した後（図６（ｄ））、公知のリソグラフィ技術によりビア形成のための開口を設けたレジストを形成する。その後、異方性エッチングにより回路用第１の配線１１４ａおよびガードリング用第１の配線１１４の上面が露出するまで上記開口の第２の層間絶縁膜１５２および第３の層間絶縁膜１５４を除去する。続いて、レジストを除去して、図７（ｅ）に示すように、回路形成領域に回路用ビア孔１６６ａを形成し、ガードリング形成領域にスリットビア孔１６６を形成する。
【００５３】
その後、公知のリソグラフィ技術により第２の配線形成のための開口を設けたレジストを形成し、異方性エッチングにより開口の第３の層間絶縁膜１５４を除去する。そして、レジストを除去して、図７（ｆ）に示すように、回路形成領域に回路用第２の配線溝１６８ａを形成し、ガードリング形成領域にガードリング用第２の配線溝１６８を形成する。
【００５４】
続いて、シード層となるＣｕを形成した後、電解メッキ法によりＣｕ膜を形成し、ＣＭＰ法により第３の層間絶縁膜１５４の上面が露出するまでＣｕ膜を研磨して、図７（ｇ）に示すように、回路形成領域に回路用第２の配線１２０ａを形成し、ガードリング形成領域にガードリング用第２の配線１２０を形成する。その後、図２に示したように、ＳｉＯ２膜１２６およびＳｉＯＮ膜１２８を順に形成する。
【００５５】
このようにして、デュアルダマシン法を用いて上述の構成の半導体装置を作製できる。ここで、上述の方法は、デュアルダマシン法の中でもスリットビア孔１６６を先に形成するビアファースト法であるが、ガードリング用第２の配線溝１６８を先に形成するトレンチファースト法であってもよい。
【００５６】
また、他のデュアルダマシン法の一つとして、以下に説明するデュアルハードマスク法であってもよい。第３の層間絶縁膜１５４形成後にビア孔形成用マスク膜としてＳｉＣ膜と、配線溝形成用マスク膜としてＳｉＯ２膜を順に形成する。そして、公知のリソグラフィ工程およびエッチング工程により、ＳｉＯ２膜に配線溝パターンを形成し、ＳｉＣ膜にビア孔パターンを形成する。続いて、ＳｉＣ膜をマスクにして第２の層間絶縁膜１５２と第３の層間絶縁膜１５４をエッチングした後、ＳｉＯ２膜をマスクにしてＳｉＣ膜と第３の層間絶縁膜１５４をエッチングして、スリットビア孔１６６およびガードリング用第２の配線溝１６８を形成する。この方法によれば、第２の層間絶縁膜１５２および第３の層間絶縁膜１５４がリソグラフィ工程のレジスト除去の際のアッシングダメージを受けることがない。
【００５７】
なお、図１に示した半導体装置では回路形成領域１００およびチップが四角形で４つの角部を有しており、第１のガードリング１０１および第２のガードリング１０２のパターンもチップ周辺に沿っているため、４つの角部を有している。そのため、図１に示した半導体装置では接続部１０３を等間隔に設けたが、以下に説明するように、上記接続部１０３を少なくとも第２のガードリング１０２の角部に設けるようにしてもよい。
【００５８】
図８は接続部１０３を第２のガードリング１０２の角部に設けた構成例を示す平面拡大図である。
【００５９】
図８に示すチップの角部の点Ｐ１は、半導体装置をチップ毎に切り離すためのスクライブ処理の際、スクライブ処理の衝撃が二度かかるため、点Ｐ１付近が最も欠陥を発生しやすい。そのため、図８に示すように、第２のガードリング１０２角部に第１のガードリング１０１との接続部１０３を設けることで、スクライブの衝撃によりチップ角部付近から欠けが発生して、図に示す区域Ｓに水分が侵入しても、他の区域に水分が浸入することを防げる。
【００６０】
また、チップ角部側に近いほど接続部の設置密度が大きくなるようにしてもよい。
【００６１】
図９はチップ角部に近いほど接続部の設置密度を大きくした場合を示す平面拡大図である。図９に示すように、点Ｐ２から図の上方向への接続部１０３の設置間隔が１．０倍、１．７倍、２．３倍、３倍とだんだん広くなる構成である。図の左方向へも同様である。
【００６２】
このようにして、チップ角部に近いほど接続部１０３の設置密度を大きくすることで、チップ角部付近に発生した欠けによる水分の浸入を一つの区域で停止させ、第２のガードリング１０２の内側に水分が浸入することをより防げる。
【００６３】
（第２実施例）
本実施例は、ガードリングを３重以上設けたものである。
【００６４】
本実施例の構成について説明する。なお、第１実施例と同様の構成については、同一の符号を付し、その詳細な説明を省略する。
【００６５】
図１０は本実施例の半導体装置の一構成例を示す平面図である。図１０（ａ）は全体図であり、図１０（ｂ）はガードリング部分を拡大した図である。
【００６６】
図１０（ａ）に示すように、本実施例では、第１実施例で示した第２のガードリング１０２と回路形成領域１００の間に第３のガードリング２０１を設け、ガードリングを３重にしている。第１のガードリング１０１と第２のガードリング１０２は第１の接続部１０３ａにより接続され、第２のガードリング１０２と第３のガードリング２０１は第２の接続部２０３により接続されている。第２の接続部２０３は複数設けられている。
【００６７】
図１０（ｂ）に示すように、第２のガードリング１０２と第３のガードリング２０１で挟まれる領域が第２の接続部２０３により複数の区域に分割されている。
【００６８】
また、本実施例では、第１の接続部１０３ａが第２のガードリング１０２に接続する部位と、第２の接続部２０３が第２のガードリング１０２に接続する部位との位置が一致する構成である。接続する部位の一致する点は、図１０（ｂ）に示すように十字状に形成され、異なる方向から結合するパターンの数が４つであるため、以下では、４結合点と称する。第１の接続部１０３の間隔Ｌ２および第２の接続部２０３の間隔Ｌ３は１．９μｍである。
【００６９】
本実施例では、ガードリングを３重以上にしたので、第２のガードリングに欠陥があっても、さらに第３のガードリングにより回路形成領域への水分の浸入が防げる。
【００７０】
（第３実施例）
本実施例は、第２実施例に示した３重以上のガードリングを設けた場合で、第２のガードリングにおける第１の接続部と第２の接続部の接続点を異ならせたものである。
【００７１】
本実施例の構成について説明する。なお、第１実施例および第２実施例と同様な構成については同一の符号を付し、その詳細な説明を省略する。
【００７２】
図１１は本実施例の半導体装置の一構成例を示す平面図である。図１１（ａ）は全体図であり、図１１（ｂ）はガードリング部分を拡大した図である。
【００７３】
図１１（ａ）に示すように、第２実施例と同様に、第２のガードリング１０２と回路形成領域１００の間に第３のガードリング２０１が設けられている。また、第１のガードリング１０１と第２のガードリング１０２は第１の接続部１０３ａにより接続され、第２のガードリング１０２と第３のガードリング２０１は第２の接続部２０３により接続されている。
【００７４】
図１１（ｂ）に示すように、第１の接続部１０３ａが第２のガードリング１０２に接続する部位と、第２の接続部２０３が第２のガードリング１０２に接続する部位とが異なる構成であり、接続部位は３結合点となる。そのため、本実施例における第２のガードリング１０２のパターンは４結合点以上を持たない構成である。
【００７５】
ここで、接続部位におけるＣｕの埋め込み性について説明する。
【００７６】
図１２はガードリング用第１の配線１１４形成時の接続部位におけるＣｕ膜成長過程を示す平面模式図である。図１２（ａ）は接続部位が図１０（ｂ）に示した場合であり、図１２（ｂ）は接続部位が図１１（ｂ）に示した場合である。図１２の破線はＣｕ膜成長途中のＣｕ膜面を示し、矢印がその成長方向を示す。
【００７７】
Ｃｕ膜は溝部側壁から成長し始めるため、図１２（ａ）に示すように、接続部位が十字状であると、溝部側壁角部Ｐ３から最も離れた中心点Ｑ１まで膜を埋め込むには配線部Ｈを埋め込む膜厚の約１．４倍の膜厚のＣｕを形成しなければならない。これに対して、図１２（ｂ）に示すように、接続部位がＴ字状であると、溝部側壁Ｔからの膜成長があるため、図１２（ａ）に示した場合に比べて形成するＣｕの膜厚が薄くても、溝部側壁角部Ｐ４から最も離れた点Ｑ２まで膜を埋め込むことができる。
【００７８】
なお、ここではガードリング用第１の配線１１４について説明したが、ビア層や他の配線層であっても同様である。また、４結合点より大きい５結合点以上のパターンを有すると、Ｃｕ埋め込みのために形成する膜厚がより厚くなってしまう。
【００７９】
このように、第２のガードリング１０２のパターンが４結合点以上を持たなければ、接続部位におけるＣｕ膜の埋め込み性がより向上し、接続部位でのシール性がより向上する。
【００８０】
次に、本実施例のガードリング形成部分の断面構造について説明する。
【００８１】
図１３は図１１（ｂ）に示したガードリング部分の断面構造図である。図１３（ａ）は図１１（ｂ）のＣＣ’で示す位置の断面図であり、図１３（ｂ）は図１１（ｃ）のＤＤ’で示す位置の断面図である。
【００８２】
図１３（ａ）に示すように、第１のガードリング１０１、第２のガードリング１０２および第３のガードリング２０１は、図に示さない半導体基板上のＳｉＯ２膜１１２上に形成されたガードリング用第１の配線１１４と、第２の層間絶縁膜１５２中に設けられたスリットビア１１８と、スリットビア１１８を介してガードリング用第１の配線１１４と接続されたガードリング用第２の配線１２０とを有する構成である。なお、図に示さないが、ガードリング用第２の配線１２０の上には、第１実施例と同様に、図２に示したＳｉＣＮ膜１３６、ＳｉＯ２膜１２６およびＳｉＯＮ膜１２８が順に形成されている。
【００８３】
図１３（ｂ）に示すように、第１の接続部１０３ａはガードリング用第１の配線１１４、スリットビア１１８およびガードリング用第２の配線１２０が順に形成された構成である。また、図１３（ｂ）に示す部位では、第２の接続部２０３がないため、第３のガードリング２０１と第２のガードリング１０２の間には、第１の層間絶縁膜１５０、第２の層間絶縁膜１５２および第３の層間絶縁膜１５４が順に形成されている。図に示さないが、第２の接続部２０３の断面構造も、第１の接続部１０３ａと同様である。
【００８４】
なお、配線層を３層以上にしてもよい。配線層が３層以上の場合として、上記２層配線上に配線層を２層追加した４層配線の場合の断面構造について説明する。
【００８５】
図１４はガードリング部分の断面構造図である。
【００８６】
図１４（ａ）に示すように、第１のガードリング１０１、第２のガードリング１０２および第３のガードリング２０１は、図１３に示した構成に、さらに、ガードリング用第２の配線１２０上に第２のスリットビア２１８、ガードリング用第３の配線２２０、第３のスリットビア２２２、およびガードリング用第４の配線２２４が順に形成されている。
【００８７】
第２のスリットビア２１８は第４の層間絶縁膜２１０中に形成され、ガードリング用第３の配線２２０は第５の層間絶縁膜２１２中に形成されている。第３のスリットビア２２２は第６の層間絶縁膜２１４中に形成され、ガードリング用第４の配線２２４は第７の層間絶縁膜２１６中に形成されている。第４の層間絶縁膜２１０から第７の層間絶縁膜２１６の各層間絶縁膜は、エッチング停止のためのストッパ膜としてＳｉＣＮ膜と、低誘電率膜としてＬ−Ｏｘ膜が順に形成されている。
【００８８】
図１４（ｂ）に示すように、第１の接続部１０３ａは、ガードリング用第２の配線１２０の上に、第２のスリットビア２１８、ガードリング用第３の配線２２０、第３のスリットビア２２２およびガードリング用第４の配線２２４が順に形成された構成である。第１の接続部１０３ａは第１のガードリング１０１および第２のガードリング１０２と一体になって形成されている。図に示さないが、第２の接続部２０３の断面構造も、第１の接続部１０３ａと同様である。
【００８９】
回路形成領域１００が３層以上の配線を有する場合でも、上述のようにして、ガードリングおよび接続部を形成することで、回路形成領域１００への水分の浸入を防げる。
【００９０】
次に、接続部がガードリングに対して傾斜を持つ場合について説明する。
【００９１】
図１５は接続部がガードリングに対して傾斜を持って接続された一構成例を示す平面図である。
【００９２】
図１５に示す平面図のように、第１の接続部１０３ａは、第１のガードリング１０１および第２のガードリング１０２に対する角度θ１が４５度で接続されている。また、第２の接続部２０３も、第１の接続部１０３ａと同様に、第２のガードリング１０２および第３のガードリング２０１に対する角度θ２が４５度で接続されている。なお、角度θ１およびθ２は４５度に限られない。
【００９３】
このように、接続部がガードリングに対して傾斜を持って接続されていても、４結合点以上を有さないため、接続部位におけるＣｕの埋め込み性が図１１に示した場合と同様となる。
【００９４】
なお、上記第１実施例乃至第３実施例において、配線およびビアが埋め込まれた層間絶縁膜には、酸化膜の他、低誘電率膜、ＳｉＣＮ膜、ＳｉＮ膜、ＳｉＯＮ膜、およびこれらの積層膜を用いることができる。
【００９５】
また、上記低誘電率膜は、Ｌ−Ｏｘ膜、水素含有ポリシロキサン（ＨＳＱ：ｈｙｄｒｏｇｅｎｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＳｉＣ膜および有機膜等のうちいずれか一つあればよく、またこれらの積層膜であってもよい。有機膜には、例えば、ＭＳＱ（ｍｅｔｈｙｌｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜およびＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）系膜がある。上記第１実施例乃至第３実施例では、低誘電率膜にＬ−Ｏｘ膜を用いたが、上記低誘電率膜を組み合わせて用いてよい。
【００９６】
また、エッチング停止のためのストッパ膜は、上記ＳｉＣＮに限らず、ＳｉＮ膜やＳｉＣ膜であってもよい。
【００９７】
また、回路用の配線およびビア、ならびにガードリング用の配線およびビアに、上記Ｃｕ、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）およびこれらの合金のうちいずれかの金属を用いることができる。
【００９８】
また、第２実施例および第３実施例のいずれかにおいて、第１実施例で示したように、第２の接続部を第３のガードリングの角部に設けたり、回路形成領域１００の角部に近いほど第２の接続部の設置密度を大きくしてもよい。
【００９９】
さらに、第１実施例および第２実施例のいずれかにおいて、第３実施例のように、配線層は３層以上であってもよい。
【０１００】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【０１０１】
本発明では、ガードリングを二重以上配置し、ガードリング間の領域を複数の区域に分割する接続部を設けることにより、チッピングおよび層間膜剥れ等によりガードリングの一部が破壊された場合やガードリングの一部に欠陥が存在した場合でも、一つの区域のみに水分が侵入するだけで、他の区域への水分の侵入を防ぎ、回路形成領域への水分の浸入をより防止できる。そのため、一部の区域で水分侵入による腐蝕の影響を抑え、一部の欠陥による影響が全体に波及することをより防げる。
【０１０２】
また、ガードリングおよび接続部は、水分が浸入し易い低誘電率膜の側面、および低誘電率膜と酸化膜などの他の絶縁膜との界面を覆うように形成されているため、回路形成領域への水分の浸入をより防げる。
【０１０３】
また、ガードリングに沿って形成されるスリットビアの幅が回路形成領域に形成されるビアの直径と等しくするため、スリットビアにおける金属の埋め込み性がよくなり、水分の浸入をより防げる。
【０１０４】
さらに、ガードリングと接続部との接続部位のパターンがＴ字状であるため、十字状に比べて接続部位において金属を埋め込みやすくなり、水分の浸入をさらに防げる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一構成例を示す平面図である。
【図２】本発明の半導体装置のガードリング部分の一構成例を示す断面構造図である。
【図３】本発明の半導体装置の製造工程の一例を示す断面構造図である。
【図４】本発明の半導体装置の製造工程の一例を示す断面構造図である。
【図５】本発明の半導体装置の製造工程の一例を示す断面構造図である。
【図６】本発明の半導体装置の他の製造方法を示す断面構造図である。
【図７】本発明の半導体装置の他の製造方法を示す断面構造図である。
【図８】接続部を第２のガードリングの角部に設けた構成例を示す平面拡大図である。
【図９】接続部の設置密度を角部に近いほど大きくした場合を示す平面拡大図である。
【図１０】第２実施例の半導体装置の一構成例を示す平面図である。
【図１１】第３実施例の半導体装置の一構成例を示す平面図である。
【図１２】接続部位におけるＣｕ膜成長過程を示す平面模式図である。
【図１３】第３実施例のガードリング部分を示す断面構造図である。
【図１４】第３実施例について４層配線の場合のガードリング部分を示す断面構造図である。
【図１５】接続部がガードリングに対して傾斜を持って接続された一構成例を示す平面図である。
【符号の説明】
１００    回路形成領域
１０１    第１のガードリング
１０２    第２のガードリング
１０３    接続部
１０３ａ    第１の接続部
１１２、１２２、１２６    ＳｉＯ２膜
１１４    ガードリング用第１の配線
１１４ａ    回路用第１の配線
１１６、１２４    Ｌ−Ｏｘ膜
１１８    スリットビア
１１８ａ    回路用ビア
１２０    ガードリング用第２の配線
１２０ａ    回路用第２の配線
１２８    ＳｉＯＮ膜
１３０、１３２、１３４、１３６    ＳｉＣＮ膜
１５０    第１の層間絶縁膜
１５２    第２の層間絶縁膜
１５４    第３の層間絶縁膜
１６０    レジスト
１６２    ガードリング用第１の配線溝
１６２ａ    回路用第１の配線溝
１６４    Ｃｕ膜
１６６    スリットビア孔
１６６ａ    回路用ビア孔
１６８    ガードリング用第２の配線溝
１６８ａ    回路用第２の配線溝
２０１    第３のガードリング
２０３    第２の接続部
２１０    第４の層間絶縁膜
２１２    第５の層間絶縁膜
２１４    第６の層間絶縁膜
２１６    第７の層間絶縁膜
２１８    第２のスリットビア
２２０    ガードリング用第３の配線
２２２    第３のスリットビア
２２４    ガードリング用第４の配線
【図１】
2004304124.tif 000003
【図２】
2004304124.tif 000004
【図３】
2004304124.tif 000005
【図４】
2004304124.tif 000006
【図５】
2004304124.tif 000007
【図６】
2004304124.tif 000008
【図７】
2004304124.tif 000009
【図８】
2004304124.tif 000010
【図９】
2004304124.tif 000011
【図１０】
2004304124.tif 000012
【図１１】
2004304124.tif 000013
【図１２】
2004304124.tif 000014
【図１３】
2004304124.tif 000015
【図１４】
2004304124.tif 000016
【図１５】
2004304124.tif 000017