(57)【要約】【課題】異なる電源電圧で動作する半導体集積回路装置間のタイミングスキューを抑制すると共にコストの上昇を抑制した信号伝送システムを提供する。【解決手段】異なる電源電圧で動作する半導体集積回路装置間で信号を送受信するための信号伝送システムであって、各半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、半導体集積回路装置がそれぞれ備えるＰｕｓｈ−ｐｕｌｌ構成のドライバと、終端抵抗により信号受信端がＣＴＴ終端されたレシーバとを有し、終端抵抗が特性インピーダンスと一致しているときは、２つの半導体集積回路装置に供給される基準電圧が等しくなるようにドライバのオン抵抗が設定され、ドライバのオン抵抗が特性インピーダンスと一致しているときは、２つの半導体集積回路装置に供給される基準電圧が等しくなるように終端抵抗が設定された構成とする。【選択図】  図１
2004312262.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端がＣＴＴ終端されたレシーバとを有し、
前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、
前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記基準電圧が等しくなるように前記終端抵抗が設定された信号伝送システム。
【請求項２】
前記第１の電源電圧をＶ１、前記第２の電源電圧をＶ２、前記基準電圧をＶｒｅｆとしたとき、
Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）
である請求項１記載の信号伝送システム。
【請求項３】
前記第１の電源電圧と接地電位間に直列に挿入される、抵抗値が等しい第１の抵抗器及び第２の抵抗器と、
前記第２の電源電圧と接地電位間に直列に挿入される、抵抗値が前記第１の抵抗器及び第２の抵抗器と等しい第３の抵抗器及び第４の抵抗器と、
を有し、
前記第１の抵抗器と第２の抵抗器の接続端、及び前記第３の抵抗器と第４の抵抗器の接続端が互いに接続され、該接続端から前記基準電圧が出力される請求項２記載の信号伝送システム。
【請求項４】
前記第１の電源電圧と接地電位間に直列に挿入される、抵抗値が等しい第１の抵抗器及び第２の抵抗器と、
前記第２の電源電圧と接地電位間に直列に挿入される、抵抗値が前記第１の抵抗器及び第２の抵抗器と等しい第３の抵抗器及び第４の抵抗器と、
前記第１の抵抗器と第２の抵抗器の接続端、及び前記第３の抵抗器と第４の抵抗器の接続端間に直列に挿入される、抵抗値が前記第１の抵抗器、前記第２の抵抗器、前記第３の抵抗器及び前記第４の抵抗器と等しい第５の抵抗器及び第６の抵抗器と、
を有し、
前記第５の抵抗器と第６の抵抗器の接続端から前記基準電圧が出力される請求項２記載の信号伝送システム。
【請求項５】
第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第２の電源電圧の１／２の電圧が終端電圧として供給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定された信号伝送システム。
【請求項６】
前記第２の電源電圧をＶ２、前記基準電圧をＶｒｅｆとしたとき、
Ｖｒｅｆ＝０．５Ｖ２
である請求項５記載の信号伝送システム。
【請求項７】
第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第２の電源電圧の１／２の電圧が終端電圧として供給され、前記第２の半導体集積回路装置においては前記第１の電源電圧の１／２の電圧が終端電圧として供給される、終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、
前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記基準電圧が等しくなるように前記終端抵抗が設定された信号伝送システム。
【請求項８】
前記第１の電源電圧をＶ１、前記第２の電源電圧をＶ２、前記基準電圧をＶｒｅｆとしたとき、
Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）
である請求項７記載の信号伝送システム。
【請求項９】
第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第２の電源電圧の１／２の電圧が終端電圧として供給され、前記第２の半導体集積回路装置においては前記第１の電源電圧の１／２の電圧が終端電圧として供給される、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定された信号伝送システム。
【請求項１０】
第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の電源電圧の１／２の電圧が終端電圧として供給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定された信号伝送システム。
【請求項１１】
前記第１の電源電圧をＶ１、前記基準電圧をＶｒｅｆとしたとき、
Ｖｒｅｆ＝０．５Ｖ１
である請求項１０記載の信号伝送システム。
【請求項１２】
第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、Ｏｐｅｎ  ｄｒａｉｎ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第２の電源電圧が終端電圧として供給され、前記第２の半導体集積回路装置においては前記第１の電源電圧が終端電圧として供給される、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定された信号伝送システム。
【請求項１３】
第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、Ｏｐｅｎ  ｄｒａｉｎ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第２の電源電圧が終端電圧として供給され、前記第２の半導体集積回路装置においては前記第１の電源電圧が終端電圧として供給される、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が、前記第１の電源電圧または前記第２の電源電圧のいずれか一方の分数値に等しくなるように前記ドライバのオン抵抗が設定された信号伝送システム。
【請求項１４】
第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、Ｏｐｅｎ  ｄｒａｉｎ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第２の電源電圧が終端電圧として供給され、前記第２の半導体集積回路装置においては前記第１の電源電圧が終端電圧として供給される、終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、
前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記基準電圧が等しくなるように前記終端抵抗が設定された信号伝送システム。
【請求項１５】
前記第１の電源電圧をＶ１、前記第２の電源電圧をＶ２、前記基準電圧をＶｒｅｆとしたとき、
Ｖｒｅｆ＝（Ｖ１＋Ｖ２）／３
である請求項１４記載の信号伝送システム。
【請求項１６】
前記第１の電源電圧と一端が接続される第１の抵抗器と、
前記第１の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第１の抵抗器の２倍の第２の抵抗器と、
前記第２の電源電圧と一端が接続される第３の抵抗器と、
前記第３の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第３の抵抗器の２倍の第４の抵抗器と、
を有し、
前記第１の抵抗器と第２の抵抗器の接続端、及び前記第３の抵抗器と第４の抵抗器の接続端が互いに接続され、該接続端から前記基準電圧が出力される請求項１５記載の信号伝送システム。
【請求項１７】
前記第１の電源電圧と一端が接続される第１の抵抗器と、
前記第１の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第１の抵抗器の２倍の第２の抵抗器と、
前記第２の電源電圧と一端が接続される第３の抵抗器と、
前記第３の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第３の抵抗器の２倍の第４の抵抗器と、
前記第１の抵抗器と第２の抵抗器の接続端、及び前記第３の抵抗器と第４の抵抗器の接続端間に直列に挿入される、抵抗値が前記第１の抵抗器及び前記第３の抵抗器と等しい第５の抵抗器及び第６の抵抗器と、
を有し、
前記第５の抵抗器と第６の抵抗器の接続端から前記基準電圧が出力される請求項１５記載の信号伝送システム。
【請求項１８】
第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間でＤｉｆｆｅｒｅｎｔｉａｌ信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定のＯＤＤ  ｍｏｄｅ特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、抵抗値が前記ＯＤＤ  ｍｏｄｅ特性インピーダンスに等しい終端抵抗により前記Ｄｉｆｆｅｒｅｎｔｉａｌ信号のＴｒｕｅ信号とＢａｒ信号が接続され、信号受信端がＢｒｉｄｇｅ終端されたレシーバと、
を有する信号伝送システム。
【請求項１９】
第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端がＣＴＴ終端されたレシーバとを有し、
前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が前記第１の電源電圧の１／２の値に等しくなり、前記第２の半導体集積回路装置に供給される前記基準電圧が前記第２の電源電圧の１／２の値に等しくなるように前記ドライバのオン抵抗が設定され、
前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置に供給される前記基準電圧が前記第１の電源電圧の１／２の値に等しくなり、前記第２の半導体集積回路装置に供給される前記基準電圧が前記第２の電源電圧の１／２の値に等しくなるように前記終端抵抗が設定された信号伝送システム。
【請求項２０】
前記伝送線路を流れる前記信号のリターン電流が流れる経路となる、前記第１の半導体集積回路装置及び第２の半導体集積回路装置で共通に用いられる接地電位を供給するためのパターンを有する請求項１乃至１９のいずれか１項記載の信号伝送システム。
【請求項２１】
第１の電源電圧、及び前記第１の電源電圧よりも低い第２の電源電圧で動作する３つ以上の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記半導体集積回路装置がそれぞれ備えるドライバ回路と、
前記半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端がＣＴＴ終端されたレシーバとを有し、
前記３つ以上の半導体集積回路装置のうち、少なくとも１つはＰｕｓｈ−ｐｕｌｌ構成のドライバであり、
前記終端抵抗が前記特性インピーダンスと一致しているときは、前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が２種類以下になるように前記ドライバのオン抵抗が設定され、
前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記半導体集積回路装置に供給される前記基準電圧が２種類以下になるように前記終端抵抗が設定された信号伝送システム。
【請求項２２】
第１の電源電圧、及び前記第１の電源電圧よりも低い第２の電源電圧で動作する３つ以上の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記半導体集積回路装置がそれぞれ備えるドライバ回路と、
前記半導体集積回路装置がそれぞれ備える、前記信号の送受信相手の半導体集積回路装置に供給される電源電圧と等しい終端電圧が供給される終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記３つ以上の半導体集積回路装置のうち、少なくとも１つはＯｐｅｎ  ｄｒａｉｎ構成のドライバであり、
前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が１種類以下になるように前記ドライバのオン抵抗が設定された信号伝送システム。
【請求項２３】
第１の電源電圧、及び前記第１の電源電圧よりも低い第２の電源電圧で動作する３つ以上の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記半導体集積回路装置がそれぞれ備えるドライバ回路と、
前記半導体集積回路装置がそれぞれ備える、前記第１の電源電圧の１／２の電圧または前記第２の電源電圧の１／２の電圧のいずれか一方が終端電圧として供給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記３つ以上の半導体集積回路装置のうち、少なくとも１つはＰｕｓｈ−ｐｕｌｌ構成のドライバであり、
前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が１種類以下になるように前記ドライバのオン抵抗が設定された信号伝送システム。
【請求項２４】
第１の電源電圧、及び前記第１の電源電圧よりも低い第２の電源電圧で動作する３つ以上の半導体集積回路装置を備え、少なくとも異なる電源電圧で動作する半導体集積回路装置間でＤｉｆｆｅｒｅｎｔｉａｌ信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記半導体集積回路装置がそれぞれ備えるドライバ回路と、
前記半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端が終端されたレシーバとを有し、
前記Ｄｉｆｆｅｒｅｎｔｉａｌ信号が送受信される半導体集積回路装置はＰｕｓｈ−ｐｕｌｌ構成のドライバであり、
前記Ｄｉｆｆｅｒｅｎｔｉａｌ信号が送受信される半導体集積回路装置は、抵抗値が前記伝送線路のＯＤＤ  ｍｏｄｅ特性インピーダンスに等しい終端抵抗により前記Ｄｉｆｆｅｒｅｎｔｉａｌ信号のＴｒｕｅ信号とＢａｒ信号が接続され、信号受信端がＢｒｉｄｇｅ終端されたレシーバであり、
前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が１種類以下になるように前記ドライバのオン抵抗が設定された信号伝送システム。
【請求項２５】
前記伝送線路を流れる前記信号のリターン電流が流れる経路となる、前記半導体集積回路装置でそれれぞれ共通に用いられる接地電位を供給するためのパターンを有する請求項２１乃至２４のいずれか１項記載の信号伝送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は異なる電源電圧で動作する複数の半導体集積回路装置間で信号を伝送するための信号伝送システムに関する。
【０００２】
【従来の技術】
従来より異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要なシステムが存在する。図４７はこのようなシステムの従来の構成を示すブロック図である。図４７は、１．８Ｖ系のＬＳＩ（ＬＳＩ１）と１．５Ｖ系のＬＳＩ（ＬＳＩ３）間で信号を伝送するシステムであり、その間に電圧を変換するための電圧変換ＬＳＩ（ＬＳＩ２）を挿入してＬＳＩ１とＬＳＩ３間で送受信する信号を中継する構成である。ＬＳＩ１とＬＳＩ２間は特性インピーダンスＺ０１の伝送線路で接続され、ＬＳＩ２とＬＳＩ３間は特性インピーダンスＺ０２の伝送線路で接続されている。電圧を変換するための電圧変換ＬＳＩの具体例については、例えば特許文献１や特許文献２に記載されている。
【０００３】
図４８は異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要な従来のシステムの他の構成を示すブロック図である。図４８は、１．５Ｖ系のＬＳＩと１．２Ｖ系のＬＳＩ間で信号を送受信するシステムであり、１．２Ｖ系のＬＳＩに１．５Ｖ電源で動作可能な（例えば、酸化膜等が１．５Ｖ電源に耐える厚さで形成された）Ｒｅｃｅｉｖｅｒと、１．２Ｖで動作する内部回路とを備えた構成である。このように、１．２Ｖ系のＬＳＩに対して１．５Ｖと１．２Ｖの両方の電源電圧を供給することで１．５Ｖ系のＬＳＩとの信号伝送を可能にしている。なお、図４８は、１．５Ｖ系のＬＳＩから１．２Ｖ系のＬＳＩに信号を送信する構成のみを示しているが、実際の信号伝送システムは双方向に信号の送受信が可能である。
【０００４】
図４８に示した信号伝送に必要な部位に供給する電源電圧を揃えた信号伝送システムの具体例を図４９に示す。図４９（ａ）は１．５Ｖ系のＬＳＩ（ＤＲＡＭ）から１．５Ｖが供給されるＤｒｉｖｅｒ及びＲｅｃｅｉｖｅｒを備えた１．２Ｖ系のＬＳＩへ信号を伝送する構成を示し、図４９（ｂ）はその逆の場合の構成を示している。これらのＬＳＩはいずれもＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）に搭載され、特性インピーダンスＺ０＝５０Ωの伝送線路でそれぞれ接続されている。また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され（Ｐｕｓｈ−ｐｕｌｌ構成）、そのオン抵抗は２０Ωである。一方、信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ（Ｃｅｎｔｅｒ  Ｔａｐｐｅｄ  Ｔｅｒｍｉｎａｔｉｏｎ、あるいはテブナン終端と呼ばれる）で受信端が終端され、このＣＴＴによる終端抵抗の値を特性インピーダンスＺ０に合わせることでインピーダンス整合が図られている。因みに、ＣＴＴの終端抵抗値は、ＣＴＴを構成する図の上側の抵抗器と下側の抵抗器とを並列に接続した値に等しくなる。このように、信号伝送に用いるＤｒｉｖｅｒ及びＲｅｃｅｉｖｅｒに供給する電源電圧（ＶＤＤＱ）の値を揃えれば、問題なく信号を送受信することができる。
【０００５】
図５０は、Ｄｒｉｖｅｒ及びＲｅｃｅｉｖｅｒをそれぞれ備え、異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向に伝送する構成例を示している。通常、図５０に示すような構成を採用するシステムは無いと思われるが、本発明の理解を助けるために示すものである。図中の四角はスイッチを示し、信号を送信するときにＯＦＦさせる。図５０はＤｒｉｖｅｒがＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、ＲｅｃｅｉｖｅｒがＣＴＴ終端された構成である。
【０００６】
このような構成では、信号を送受信する２つのＬＳＩに供給される電源電圧（ＶＤＤＱ）の値が異なるため、Ｒｅｃｅｉｖｅｒに供給される、入力電圧を判定するためのしきい値である基準電圧Ｖｒｅｆの値が異なっている。
【０００７】
図５１は図５０に示した信号伝送システムの具体例である。なお、図５１は、図４９と同様に、ＤｒｉｖｅｒがＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、ＲｅｃｅｉｖｅｒがＣＴＴ終端され、Ｄｒｉｖｅｒのオン抵抗＝２０Ω、伝送線路の特性インピーダンス＝５０Ω、Ｒｅｃｅｉｖｅｒの終端抵抗値＝５０Ωである。また、図５１（ａ）は１．５Ｖ系のＬＳＩから信号を送信する場合の等価回路を示し、図５１（ｂ）は１．２Ｖ系のＬＳＩから信号を送信する場合の等価回路を示している。
【０００８】
図５１（ａ）に示すように、１．５Ｖ系のＬＳＩから信号を送信する場合、出力信号のハイレベルＶＯＨ＝１．２４Ｖ、出力信号のロウレベルＶＯＬ＝０．１７Ｖとなり、ＶＯＨとＶＯＬの中間値に設定される基準電圧Ｖｒｅｆは０．７１Ｖとなる。したがって、１．２Ｖ系のＬＳＩで信号を受信する場合の基準電圧Ｖｒｅｆは０．７１Ｖとなる。
【０００９】
一方、図５１（ｂ）に示すように、１．２Ｖ系のＬＳＩから信号を送信する場合、出力信号のハイレベルＶＯＨ＝１．０７Ｖ、出力信号のロウレベルＶＯＬ＝０．２１Ｖとなり、ＶＯＨとＶＯＬの中間値に設定される基準電圧Ｖｒｅｆは０．６４Ｖとなる。したがって、１．５Ｖ系のＬＳＩで信号を受信する場合の基準電圧Ｖｒｅｆは０．６４Ｖとなる。
【００１０】
図５２は、Ｄｒｉｖｅｒ及びＲｅｃｅｉｖｅｒをそれぞれ備え、異なる電源電圧で動作する半導体集積回路装置（１．５Ｖ系ＬＳＩと１．２Ｖ系ＬＳＩ３）間を直接接続して信号を双方向に伝送する他の構成例を示している。通常、図５２に示すような構成を採用するシステムも無いと思われるが、本発明の理解を助けるために示すものである。図中の四角はスイッチを示し、信号を送信するときにＯＦＦさせる。図５２はＤｒｉｖｅｒがＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、Ｒｅｃｅｉｖｅｒでは終端抵抗を介して入力端が終端電圧ＶＴＴにプルアップされた構成である。また、図５２では１．２Ｖ電源で動作する１．２Ｖ系ＬＳＩをさらに備え、１．２Ｖ系ＬＳＩ３と１．２Ｖ系ＬＳＩ間で信号が伝送される構成も示している。
【００１１】
このような構成においても、信号を送受信する１．５Ｖ系ＬＳＩと１．２Ｖ系ＬＳＩ３に供給される電源電圧（ＶＤＤＱ）の値が異なるため、Ｒｅｃｅｉｖｅｒに供給される、入力電圧を判定するためのしきい値である基準電圧Ｖｒｅｆ及びＶＴＴの値が異なっている。
【００１２】
図５３は図５２に示した信号伝送システムの具体例である。なお、図５３は、ＤｒｉｖｅｒがＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、Ｒｅｃｅｉｖｅｒが終端抵抗を介してＶＴＴにプルアップされ、Ｄｒｉｖｅｒのオン抵抗＝２０Ω、伝送線路の特性インピーダンス＝４０Ω、Ｒｅｃｅｉｖｅｒの終端抵抗値＝４０Ωである。また、図５３（ａ）は１．５Ｖ系のＬＳＩから信号を送信する場合の等価回路を示し、図５３（ｂ）は１．２Ｖ系のＬＳＩ３から信号を送信する場合の等価回路を示している。
【００１３】
図５３（ａ）に示すように、１．５Ｖ系のＬＳＩから信号を送信する場合、出力信号のハイレベルＶＯＨ＝１．２５Ｖ、出力信号のロウレベルＶＯＬ＝０．２５Ｖとなり、ＶＯＨとＶＯＬの中間値に設定される基準電圧Ｖｒｅｆは０．７５Ｖとなる。したがって、１．２Ｖ系のＬＳＩで信号を受信する場合の基準電圧Ｖｒｅｆは０．７５Ｖとなる。
【００１４】
一方、図５３（ｂ）に示すように、１．２Ｖ系のＬＳＩ３から信号を送信する場合、出力信号のハイレベルＶＯＨ＝１．００Ｖ、出力信号のロウレベルＶＯＬ＝０．２０Ｖとなり、ＶＯＨとＶＯＬの中間値に設定される基準電圧Ｖｒｅｆは０．６０Ｖとなる。したがって、１．５Ｖ系のＬＳＩで信号を受信する場合の基準電圧Ｖｒｅｆは０．６０Ｖとなる。
【００１５】
【特許文献１】
特開平８−２８８８２８号
【特許文献２】
特開平１１−２７１３４号
【００１６】
【発明が解決しようとする課題】
上述したような従来の信号伝送システムにおいては以下に記載するような問題がある。
【００１７】
まず、図４７に示した電圧変換ＬＳＩを有する構成では、電圧変換ＬＳＩによって信号の伝播速度が低下するためシステム性能が低下する問題がある。さらに、電圧変換ＬＳＩを用いることで部品点数が増大するためシステムのコストが上昇する。
【００１８】
また、図４８に示した１．２Ｖ系のＬＳＩに１．５Ｖ電源を供給できるようにする構成では、酸化膜を部分的に厚くする等の処置が必要になるため、ＬＳＩの製造プロセスが複雑になる問題がある。さらに、１．５Ｖ電源を供給するための端子が必要になり、ＬＳＩのパッケージサイズや端子数の増大により、１．２Ｖ系のＬＳＩのコストが上昇する問題がある。
【００１９】
また、図５０に示した異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向に伝送する構成では、２種類の基準電圧Ｖｒｅｆが必要になる。したがって、比較的高価な基準電圧発生回路が２種類必要であり、電位の異なる基準電圧の配線パターンも２種類必要になり、ＰＣＢの層数が増える可能性があるため、システムのコストが上昇する問題がある。また、基準電圧が２種類であるにもかかわらず、実際に供給する基準電圧Ｖｒｅｆをいずれか一方に限定すると、次のような問題が発生する。
【００２０】
図５１に示した例では、基準電圧Ｖｒｅｆとして０．７１Ｖと０．６４Ｖを用いているが、２つのＬＳＩに供給する基準電圧Ｖｒｅｆを、例えば０．６４Ｖにすると、１．５Ｖ系のＬＳＩでは影響がないが、１．２Ｖ系のＬＳＩでは基準電圧Ｖｒｅｆが低下することで図５４に示すような影響を受ける。
【００２１】
すなわち、受信信号が立ち上がるときは０．７１Ｖの基準電圧Ｖｒｅｆが供給されるときに比べて入力回路（Ｒｅｃｅｉｖｅｒ）が速く反応するが、入力信号が立ち下がるときは０．７１Ｖの基準電圧Ｖｒｅｆが供給されるときよりも遅くなる。そのため、入力回路でタイミングスキュー（Ｔｉｍｉｎｇ  ｓｋｅｗ）が発生する。
【００２２】
受信信号の立ち上がり時間ｔＲ及び立下り時間ｔＦをそれぞれ２５０ｐｓ程度とすると、タイミングスキューは３３ｐｓとなる。この値は、１．６Ｇｂｐｓ信号のＥｙｅ  ｗｉｎｄｏｗ  （Ｂｉｔ  ｔｉｍｅ）＝６２５ｐｓに対して５．２％に相当し、無視できない値となる。さらに、基準電圧Ｖｒｅｆが低下することで上記タイミングスキューが増大すると、誤動作の可能性も高くなる。
【００２３】
一方、図５２に示した、異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向に伝送する他の構成でも、２種類の基準電圧Ｖｒｅｆ及び終端電圧ＶＴＴが必要になる。したがって、基準電圧発生回路やＶＴＴ発生回路がそれぞれ２種類必要であり、電位の異なる基準電圧や終端電圧ＶＴＴの配線パターンも２種類必要になり、ＰＣＢの層数が増える可能性があるため、システムのコストが上昇する問題がある。
【００２４】
また、基準電圧や終端電圧ＶＴＴが２種類であるにもかかわらず、実際に供給する基準電圧Ｖｒｅｆや終端電圧ＶＴＴをいずれか一方に限定すると、上記図５１と同様の問題が発生する。
【００２５】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、異なる電源電圧で動作する半導体集積回路装置間のタイミングスキューを抑制すると共にコストの上昇を抑制した信号伝送システムを提供することを目的とする。
【００２６】
【課題を解決するための手段】
上記目的を達成するため本発明の信号伝送システムでは、異なる電源電圧で動作する半導体集積回路装置間を伝送線路である双方向バスを介して直接、接続する。このとき、ドライバはＰｕｓｈ−ｐｕｌｌ型とし、受信側はＣＴＴ（Ｃｅｎｔｅｒ  Ｔａｐｐｅｄ  Ｔｅｒｍｉｎａｔｉｏｎ）終端とする。また、インピーダンス整合のために、終端抵抗Ｒｔｅｒｍを伝送線路の特性インピーダンスＺ０に合わせた場合、信号振幅確保のためにドライバのオン抵抗ＲｏｎはＲｏｎ≦Ｚ０とする。
【００２７】
ドライバのオン抵抗Ｒｏｎを伝送線路の特性インピーダンスに合わせた場合、信号振幅を確保するため、Ｒｔｅｒｍ≧Ｚ０とする。
【００２８】
また、電源の数を少なくするため、双方の半導体集積回路装置で用いる基準電圧Ｖｒｅｆの値を一致させる。望ましくは、その値を０．２５（Ｖ１＋Ｖ２）とし、基準電圧Ｖｒｅｆを生成し易くする。ここで、Ｖ１、Ｖ２は半導体集積回路装置に供給する電源電圧ＶＤＤＱである。
【００２９】
そのために、オン抵抗Ｒｏｎあるいは終端抵抗Ｒｔｅｒｍの値を所定の式にしたがって設定する。
【００３０】
また、基板構造の設計のし易さ、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙの観点から、伝送線路のリターン電流が流れるＲｅｆｅｒｅｎｃｅを両半導体集積回路装置で共通の接地電位（ＧＮＤ  ｐｌａｎｅ）とする。なお、上記伝送信号は、Ｓｉｎｇｌｅ−ｅｎｄｅｄ信号のみならず、Ｄｉｆｆｅｒｅｎｔｉａｌ信号にも適用できる。Ｄｉｆｆｅｒｅｎｔｉａｌ信号を伝送する時には、両方の信号をＯＤＤ  ｍｏｄｅインピーダンスの２倍の抵抗値で結ぶＢｒｉｄｇｅ終端とすれば基準電圧Ｖｒｅｆが不要となる。
【００３１】
また、本発明の他の信号伝送システムは、異なる電源電圧で動作する半導体集積回路装置間を伝送線路である双方向バスを介して直接、接続する。このとき、ドライバはＰｕｓｈ−ｐｕｌｌ型とし、受信側はＶＴＴ終端とする。ＶＴＴの値は信号を送受信する２つの半導体集積回路装置に供給される電源電圧のうち、低い方の電源電圧ＶＤＤＱ（低ＶＤＤＱ）の１／２とする。これは、異なる電源電圧で動作する半導体集積回路装置に加えて、低ＶＤＤＱで動作する半導体集積回路装置同士が双方向バスで接続される構成の場合に特に有効である。
【００３２】
また、インピーダンス整合のために、終端抵抗Ｒｔｅｒｍを伝送線路の特性インピーダンスＺ０に合わせる。
【００３３】
また、電源の数を少なくするため、双方の半導体集積回路装置で用いる基準電圧Ｖｒｅｆの値を一致させる。望ましくは、その値を０．５Ｖ２とし、基準電圧Ｖｒｅｆを生成し易くする。ここで、Ｖ２は上記低ＶＤＤＱである。
【００３４】
そのために、オン抵抗Ｒｏｎの値を所定の式にしたがって設定する。
【００３５】
また、基板構造の設計のし易さ、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙの観点から、伝送線路のリターン電流が流れるＲｅｆｅｒｅｎｃｅを両半導体集積回路装置で共通の接地電位（ＧＮＤ  ｐｌａｎｅ）とする。なお、上記伝送信号は、Ｓｉｎｇｌｅ−ｅｎｄｅｄ信号のみならず、Ｄｉｆｆｅｒｅｎｔｉａｌ信号にも適用できる。Ｄｉｆｆｅｒｅｎｔｉａｌ信号を伝送する時には、両方の信号をＯＤＤ  ｍｏｄｅインピーダンスの２倍の抵抗値で結ぶＢｒｉｄｇｅ終端とすれば基準電圧Ｖｒｅｆが不要となる。
【００３６】
本発明の信号伝送システムは、第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端がＣＴＴ終端されたレシーバとを有し、
前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、
前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記基準電圧が等しくなるように前記終端抵抗が設定された構成である。
【００３７】
ここで、前記第１の電源電圧をＶ１、前記第２の電源電圧をＶ２、前記基準電圧をＶｒｅｆとしたとき、
Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）
であってもよく、
前記第１の電源電圧と接地電位間に直列に挿入される、抵抗値が等しい第１の抵抗器及び第２の抵抗器と、
前記第２の電源電圧と接地電位間に直列に挿入される、抵抗値が前記第１の抵抗器及び第２の抵抗器と等しい第３の抵抗器及び第４の抵抗器と、
を有し、
前記第１の抵抗器と第２の抵抗器の接続端、及び前記第３の抵抗器と第４の抵抗器の接続端が互いに接続され、該接続端から前記基準電圧が出力されてもよく、
前記第１の電源電圧と接地電位間に直列に挿入される、抵抗値が等しい第１の抵抗器及び第２の抵抗器と、
前記第２の電源電圧と接地電位間に直列に挿入される、抵抗値が前記第１の抵抗器及び第２の抵抗器と等しい第３の抵抗器及び第４の抵抗器と、
前記第１の抵抗器と第２の抵抗器の接続端、及び前記第３の抵抗器と第４の抵抗器の接続端間に直列に挿入される、抵抗値が前記第１の抵抗器、前記第２の抵抗器、前記第３の抵抗器及び前記第４の抵抗器と等しい第５の抵抗器及び第６の抵抗器と、
を有し、
前記第５の抵抗器と第６の抵抗器の接続端から前記基準電圧が出力されてもよい。
【００３８】
また、本発明の他の信号伝送システムは、第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第２の電源電圧の１／２の電圧が終端電圧として供給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定された構成であり、
前記第２の電源電圧をＶ２、前記基準電圧をＶｒｅｆとしたとき、
Ｖｒｅｆ＝０．５Ｖ２
となる構成である。
【００３９】
または、第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第２の電源電圧の１／２の電圧が終端電圧として供給され、前記第２の半導体集積回路装置においては前記第１の電源電圧の１／２の電圧が終端電圧として供給される、終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、
前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記基準電圧が等しくなるように前記終端抵抗が設定された構成であり、
前記第１の電源電圧をＶ１、前記第２の電源電圧をＶ２、前記基準電圧をＶｒｅｆとしたとき、
Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）
となる構成である。
【００４０】
または、第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第２の電源電圧の１／２の電圧が終端電圧として供給され、前記第２の半導体集積回路装置においては前記第１の電源電圧の１／２の電圧が終端電圧として供給される、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定された構成である。
【００４１】
または、第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の電源電圧の１／２の電圧が終端電圧として供給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定された構成であり、
前記第１の電源電圧をＶ１、前記基準電圧をＶｒｅｆとしたとき、
Ｖｒｅｆ＝０．５Ｖ１
となる構成である。
【００４２】
または、第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、Ｏｐｅｎ  ｄｒａｉｎ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第２の電源電圧が終端電圧として供給され、前記第２の半導体集積回路装置においては前記第１の電源電圧が終端電圧として供給される、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定された構成である。
【００４３】
または、第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、Ｏｐｅｎ  ｄｒａｉｎ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第２の電源電圧が終端電圧として供給され、前記第２の半導体集積回路装置においては前記第１の電源電圧が終端電圧として供給される、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が、前記第１の電源電圧または前記第２の電源電圧のいずれか一方の分数値に等しくなるように前記ドライバのオン抵抗が設定された構成である。
【００４４】
または、第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、Ｏｐｅｎ  ｄｒａｉｎ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第２の電源電圧が終端電圧として供給され、前記第２の半導体集積回路装置においては前記第１の電源電圧が終端電圧として供給される、終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、
前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置にそれぞれ供給される前記基準電圧が等しくなるように前記終端抵抗が設定された構成である。
【００４５】
ここで、前記第１の電源電圧をＶ１、前記第２の電源電圧をＶ２、前記基準電圧をＶｒｅｆとしたとき、
Ｖｒｅｆ＝（Ｖ１＋Ｖ２）／３
であってもよく、
前記第１の電源電圧と一端が接続される第１の抵抗器と、
前記第１の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第１の抵抗器の２倍の第２の抵抗器と、
前記第２の電源電圧と一端が接続される第３の抵抗器と、
前記第３の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第３の抵抗器の２倍の第４の抵抗器と、
を有し、
前記第１の抵抗器と第２の抵抗器の接続端、及び前記第３の抵抗器と第４の抵抗器の接続端が互いに接続され、該接続端から前記基準電圧が出力されてもよく、
前記第１の電源電圧と一端が接続される第１の抵抗器と、
前記第１の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第１の抵抗器の２倍の第２の抵抗器と、
前記第２の電源電圧と一端が接続される第３の抵抗器と、
前記第３の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第３の抵抗器の２倍の第４の抵抗器と、
前記第１の抵抗器と第２の抵抗器の接続端、及び前記第３の抵抗器と第４の抵抗器の接続端間に直列に挿入される、抵抗値が前記第１の抵抗器及び前記第３の抵抗器と等しい第５の抵抗器及び第６の抵抗器と、
を有し、
前記第５の抵抗器と第６の抵抗器の接続端から前記基準電圧が出力されてもよい。
【００４６】
また、本発明の他の信号伝送システムは、第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間でＤｉｆｆｅｒｅｎｔｉａｌ信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定のＯＤＤ  ｍｏｄｅ特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、抵抗値が前記ＯＤＤ  ｍｏｄｅ特性インピーダンスに等しい終端抵抗により前記Ｄｉｆｆｅｒｅｎｔｉａｌ信号のＴｒｕｅ信号とＢａｒ信号が接続され、信号受信端がＢｒｉｄｇｅ終端されたレシーバと、
を有する構成である。
【００４７】
または、第１の電源電圧で動作する第１の半導体集積回路装置と前記第１の電源電圧よりも低い第２の電源電圧で動作する第２の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記第１の半導体集積回路装置と前記第２の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、前記第１の半導体集積回路装置においては前記第１の電源電圧が供給され、前記第２の半導体集積回路装置においては前記第２の電源電圧が供給されるＰｕｓｈ−ｐｕｌｌ構成のドライバと、
前記第１の半導体集積回路装置及び前記第２の半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端がＣＴＴ終端されたレシーバとを有し、
前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が前記第１の電源電圧の１／２の値に等しくなり、前記第２の半導体集積回路装置に供給される前記基準電圧が前記第２の電源電圧の１／２の値に等しくなるように前記ドライバのオン抵抗が設定され、
前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第１の半導体集積回路装置に供給される前記基準電圧が前記第１の電源電圧の１／２の値に等しくなり、前記第２の半導体集積回路装置に供給される前記基準電圧が前記第２の電源電圧の１／２の値に等しくなるように前記終端抵抗が設定された構成である。
【００４８】
上記信号伝送システムは、いずれも前記伝送線路を流れる前記信号のリターン電流が流れる経路となる、前記第１の半導体集積回路装置及び第２の半導体集積回路装置で共通に用いられる接地電位を供給するためのパターンを有していてもよい。
【００４９】
また、本発明の他の信号伝送システムは、第１の電源電圧、及び前記第１の電源電圧よりも低い第２の電源電圧で動作する３つ以上の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記半導体集積回路装置がそれぞれ備えるドライバ回路と、
前記半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端がＣＴＴ終端されたレシーバとを有し、
前記３つ以上の半導体集積回路装置のうち、少なくとも１つはＰｕｓｈ−ｐｕｌｌ構成のドライバであり、
前記終端抵抗が前記特性インピーダンスと一致しているときは、前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が２種類以下になるように前記ドライバのオン抵抗が設定され、
前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記半導体集積回路装置に供給される前記基準電圧が２種類以下になるように前記終端抵抗が設定された構成である。
【００５０】
または、第１の電源電圧、及び前記第１の電源電圧よりも低い第２の電源電圧で動作する３つ以上の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記半導体集積回路装置がそれぞれ備えるドライバ回路と、
前記半導体集積回路装置がそれぞれ備える、前記信号の送受信相手の半導体集積回路装置に供給される電源電圧と等しい終端電圧が供給される終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記３つ以上の半導体集積回路装置のうち、少なくとも１つはＯｐｅｎ  ｄｒａｉｎ構成のドライバであり、
前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が１種類以下になるように前記ドライバのオン抵抗が設定された構成である。
【００５１】
または、第１の電源電圧、及び前記第１の電源電圧よりも低い第２の電源電圧で動作する３つ以上の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記半導体集積回路装置がそれぞれ備えるドライバ回路と、
前記半導体集積回路装置がそれぞれ備える、前記第１の電源電圧の１／２の電圧または前記第２の電源電圧の１／２の電圧のいずれか一方が終端電圧として供給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がＶＴＴ終端されたレシーバとを有し、
前記３つ以上の半導体集積回路装置のうち、少なくとも１つはＰｕｓｈ−ｐｕｌｌ構成のドライバであり、
前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が１種類以下になるように前記ドライバのオン抵抗が設定された構成である。
【００５２】
または、第１の電源電圧、及び前記第１の電源電圧よりも低い第２の電源電圧で動作する３つ以上の半導体集積回路装置を備え、少なくとも異なる電源電圧で動作する半導体集積回路装置間でＤｉｆｆｅｒｅｎｔｉａｌ信号を送受信するための信号伝送システムであって、
前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、
前記半導体集積回路装置がそれぞれ備えるドライバ回路と、
前記半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端が終端されたレシーバとを有し、
前記Ｄｉｆｆｅｒｅｎｔｉａｌ信号が送受信される半導体集積回路装置はＰｕｓｈ−ｐｕｌｌ構成のドライバであり、
前記Ｄｉｆｆｅｒｅｎｔｉａｌ信号が送受信される半導体集積回路装置は、抵抗値が前記伝送線路のＯＤＤ  ｍｏｄｅ特性インピーダンスに等しい終端抵抗により前記Ｄｉｆｆｅｒｅｎｔｉａｌ信号のＴｒｕｅ信号とＢａｒ信号が接続され、信号受信端がＢｒｉｄｇｅ終端されたレシーバであり、
前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が１種類以下になるように前記ドライバのオン抵抗が設定された構成である。
【００５３】
上記信号伝送システムは、いずれも前記伝送線路を流れる前記信号のリターン電流が流れる経路となる、前記半導体集積回路装置でそれれぞれ共通に用いられる接地電位を供給するためのパターンを有していてもよい。
【００５４】
（作用）
上記のように構成された信号伝送システムでは、電圧変換用の半導体集積回路装置が不要となり、半導体集積回路装置に供給する電源電圧の種類の増加を防止できる。
【００５５】
また、終端抵抗Ｒｔｅｒｍあるいはオン抵抗Ｒｏｎを伝送線路の特性インピーダンスに合わせ、かつ伝送線路のＲｅｆｅｒｅｎｃｅを各半導体集積回路装置に共通な接地電位とするため、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送することができる。また、各半導体集積回路装置で用いる基準電圧の値を同一にするため、電源の種類を低減でき、かつプリント基板の層数を低減できる。また、常に最適な基準電圧の値を用いることができるので、入力回路部でのＴｉｍｉｎｇ  ｓｋｅｗを小さくできる。
【００５６】
さらに、基準電圧の値を生成し易い値、例えば０．２５（Ｖ１＋Ｖ２）等に設定しているので、基準電圧の生成が容易である。
【００５７】
また、Ｄｉｆｆｅｒｅｎｔｉａｌ信号を伝送する時に受信側にＢｒｉｄｇｅ終端を用いると、基準電圧が不要になるため、基準電圧に対する従来のような配慮が不要となる。
【００５８】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００５９】
（第１の実施の形態）
図１は本発明の信号伝送システムの第１の実施の形態の構成を示すブロック図である。
【００６０】
図１に示すように、第１の実施の形態の信号伝送システムは、１．５Ｖ系の半導体集積回路装置（ＬＳＩ）１と１．２Ｖ系の半導体集積回路装置（ＬＳＩ）２とが伝送線路である双方向バス３で直接接続された構成である。１．５Ｖ系のＬＳＩ１は、ドライバ（Ｄ）４、レシーバ（Ｒ）５、ＣＴＴ終端を形成する抵抗器８ａ、８ｂ、及びスイッチ１０ａ、１０ｂを有する構成である。１．２Ｖ系のＬＳＩ２は、ドライバ（Ｄ）６、レシーバ（Ｒ）７、ＣＴＴ終端を形成する抵抗器９ａ、９ｂ、及びスイッチ１１ａ、１１ｂを有する構成である。また、本実施形態の信号伝送システムでは、１．５Ｖ系のＬＳＩ１と１．２Ｖ系のＬＳＩ２とにそれぞれ共通の基準電圧Ｖｒｅｆを供給にする。
【００６１】
このような構成において、１．５Ｖ系のＬＳＩ１から１．２Ｖ系のＬＳＩ２へ信号を送信する場合は、１．２Ｖ系のＬＳＩ２のドライバ６の出力をハイインピーダンス（Ｈｉｇｈ  ｉｍｐｅｄａｎｃｅ）状態に設定し、１．５Ｖ系のＬＳＩ１のスイッチ１０ａ、１０ｂをそれぞれＯＦＦにする。逆に、１．２Ｖ系のＬＳＩ２から１．５Ｖ系のＬＳＩ１へ信号を送信する場合は、１．５Ｖ系のＬＳＩ１のドライバ４の出力をハイインピーダンス状態に設定し、１．２Ｖ系のＬＳＩ２のスイッチ１１ａ、１１ｂをそれぞれＯＦＦにする。そして、１．２Ｖ系のＬＳＩ２から１．５Ｖ系のＬＳＩ１へ信号を送信するときに参照する基準電圧Ｖｒｅｆ１と、１．５Ｖ系のＬＳＩ１から１．２Ｖ系のＬＳＩ２へ信号を送信するときに参照する基準電圧Ｖｒｅｆ２とを一致させる。具体的にはＶｒｅｆ１＝Ｖｒｅｆ２＝０．２５（Ｖ１＋Ｖ２）に設定する。ここで、Ｖ１は、２つのＬＳＩに供給する電源電圧ＶＤＤＱのうち、高い方の電源電圧ＶＤＤＱ（図１では１．５Ｖ）であり、Ｖ２は低い方の電源電圧ＶＤＤＱ（図１では１．２Ｖ）である。したがって、基準電圧Ｖｒｅｆ１＝Ｖｒｅｆ２＝０．６７５Ｖとなる。
【００６２】
この基準電圧Ｖｒｅｆは、ＬＳＩの出力信号のハイレベル及びロウレベルを用いて表すことも可能であり、１．５Ｖ系のＬＳＩ１から送信する信号のハイレベルをＶＯＨ２、信号のロウレベルをＶＯＬ２としたとき、基準電圧Ｖｒｅｆ２＝０．５（ＶＯＨ２＋ＶＯＬ２）であり、１．２Ｖ系のＬＳＩ２から送信する信号のハイレベルをＶＯＨ１、信号のロウレベルをＶＯＬ１としたとき、基準電圧Ｖｒｅｆ１＝０．５（ＶＯＨ１＋ＶＯＬ１）である。このように基準電圧Ｖｒｅｆを設定することで、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済み、基準電圧Ｖｒｅｆも容易に生成できる。
【００６３】
なお、図１ではＳｉｎｇｌｅ−ｅｎｄｅｄ信号を送受信する構成例を示しているが、Ｄｉｆｆｅｒｅｎｔｉａｌ信号を送受信する構成でもよい。その場合、図１に示す構成要素をそれぞれ２倍にしてＴｒｕｅ用とＢａｒ用に用いればよい。また、後述するように、Ｔｒｕｅ信号とＢａｒ信号間はＢｒｉｄｇｅ終端にしてもよい。
【００６４】
以下、Ｓｉｎｇｌｅ−ｅｎｄｅｄ信号を送受信する場合を例にして、本実施形態の信号伝送システムの実施例について説明する。
【００６５】
図２は、図１に示した第１の実施の形態を実現する、信号伝送システムの第１実施例の構成を示す回路図である。図２（ａ）は１．５Ｖ系のＬＳＩ１から１．２Ｖ系のＬＳＩ２へ信号を送信する場合の等価回路を示し、図２（ｂ）は１．２Ｖ系のＬＳＩ２から１．５Ｖ系のＬＳＩ１へ信号を送信する場合の等価回路を示している。
【００６６】
また、図２では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器８ａ、８ｂ、９ａ、９ｂの値に含めて記載している。
【００６７】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス３の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【００６８】
第１実施例の信号伝送システムは、１．５Ｖ系のＬＳＩ１から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器９ａ及び９ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器９ａと９ｂの並列値に等しく、４０Ωになるため、双方向バス３とインピーダンスが整合される。
【００６９】
また、ドライバを構成するｎＭＯＳトランジスタのオン抵抗を双方向バス３の特性インピーダンス以下の値、例えば２０Ωに設定し、ｐＭＯＳトランジスタのオン抵抗を２５．４５Ωに設定する。このようにすると、ＶＯＨ２＝１．１５Ｖ、ＶＯＬ２＝０．２Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６７５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４７５Ｖとなるため、信号振幅値を充分に確保することができる。
【００７０】
一方、１．２Ｖ系のＬＳＩ２から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器８ａ及び８ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器８ａと８ｂの並列値に等しく、４０Ωになるため、双方向バス３とインピーダンスが整合される。
【００７１】
また、ドライバを構成するｐＭＯＳトランジスタのオン抵抗を双方向バス３の特性インピーダンス以下の値、例えば２０Ωに設定し、ｎＭＯＳトランジスタのオン抵抗を２６．６７Ωに設定する。このようにすると、ＶＯＨ１＝１．０５Ｖ、ＶＯＬ１＝０．３Ｖとなり、基準電圧Ｖｒｅｆ１＝０．６７５Ｖであるため上記Ｖｒｅｆ２の値に一致する。また、基準電圧Ｖｒｅｆに対する信号振幅値Δは０．３７５Ｖとなるため、信号振幅値を充分に確保することができる。
【００７２】
また、双方向バス３上を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）を、１．５Ｖ系のＬＳＩ１と１．２Ｖ系のＬＳＩ２とに共通な接地電位（ＧＮＤ）にするとプリント基板の設計が容易になる。なお、電源電圧ＶＤＤＱをＲｅｆｅｒｅｎｃｅとする場合、１．５Ｖ電源と１．２Ｖ電源とをそれぞれＲｅｆｅｒｅｎｃｅとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス３を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）は接地電位（ＧＮＤ）であることが好ましい。
【００７３】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆを０．２５（Ｖ１＋Ｖ２）に設定しているので、基準電圧Ｖｒｅｆを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できるため、高速動作が要求される回路に用いて好適である。
【００７４】
なお、１．５Ｖ系のＬＳＩ１と１．２Ｖ系ＬＳＩ２の組合せとしては、ＤＲＡＭとＢｕｆｆｅｒ、ＢｕｆｆｅｒとＣｈｉｐｓｅｔ、ＤＲＡＭとＣｈｉｐｓｅｔ等が考えられる。また、１．５Ｖ系のＬＳＩ１と１．２Ｖ系ＬＳＩ２とはＤＩＭＭ（Ｄｕａｌ  Ｉｎ−ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）やＰＣＢに搭載されていてもよく、一方のＬＳＩがＤＩＭＭに搭載され、他方のＬＳＩがＰＣＢやマザーボードに搭載されてもよく、様々な場合が考えられる。また、図２では、終端に用いる抵抗器として、ＬＳＩ内に配置されるＯｎ  Ｄｉｅ  Ｔｅｒｍｉｎａｔｉｏｎを例示しているが、終端用の抵抗器はＬＳＩに外付けされていてもよい。さらに、図２では双方向バスを用いてＬＳＩどうしをＰｏｉｎｔ  ｔｏ  Ｐｏｉｎｔで接続する構成を示しているが、伝送線路の途中に複数のＬＳＩが接続されるＦｌｙ−ｂｙ（あるいは、Ｄａｉｓｙ  ｃｈａｉｎとも呼ばれる）バス構成、あるいはバスの途中に複数のスタブを備え、該スタブにそれぞれＬＳＩが接続される構成にも適用できる。これらのことは、以下の例でも同様である。
【００７５】
図３は図２に示した信号伝送システムで用いる基準電圧を発生する回路の一構成例を示す回路図である。
【００７６】
図３に示す回路は基準電圧Ｖｒｅｆとして、Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）を生成する回路であり、図３（ａ）は同じ値の４つの抵抗器Ｒを用いて基準電圧Ｖｒｅｆを発生させる例、図３（ｂ）は同じ値の６つの抵抗器Ｒを用いて基準電圧Ｖｒｅｆを発生させる例である。各抵抗器Ｒは、その値のバラツキ傾向によって使い分けることが可能である。このような簡単な構成で基準電圧Ｖｒｅｆの値を発生することができる。
【００７７】
図４に図２に示した第１実施例の信号伝送システムを一般化した回路を示す。
【００７８】
図４（ａ）は電源電圧ＶＤＤＱ＝Ｖ１系のＬＳＩ１から電源電圧ＶＤＤＱ＝Ｖ２系のＬＳＩ２へ信号を送信する場合の等価回路を示し、図４（ｂ）はＶ２系のＬＳＩ２からＶ１系のＬＳＩ１へ信号を送信する場合の等価回路を示している。
【００７９】
なお、図４では、Ｖ１＞Ｖ２である。また、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。
【００８０】
また、信号を送信するドライバはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス３の特性インピーダンスはＺ０である。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【００８１】
まず、Ｖ１系のＬＳＩ１から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器９ａ及び９ｂの値を２Ｚ０に設定する。終端抵抗の値は抵抗器９ａと９ｂの並列値に等しいため、双方向バス３とインピーダンスが整合される。
【００８２】
また、ドライバを構成するｎＭＯＳトランジスタ４ｂのオン抵抗を双方向バス３の特性インピーダンス以下の値、ここではＲΩに設定し、基準電圧Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）となるようにｐＭＯＳトランジスタ４ａのオン抵抗をＲ１Ωに設定する。このとき、Ｒ１は、
Ｒ１＝Ｚ０（Ｖ２・Ｚ０−Ｖ１・Ｒ−Ｖ１・Ｚ０）／（Ｖ２・Ｒ−Ｖ１・Ｚ０−Ｖ１・Ｒ）
となる。
【００８３】
また、伝送信号のハイレベルＶＯＨ２、ロウレベルＶＯＬ２は、
ＶＯＨ２＝（Ｖ１−０．５Ｖ２）Ｚ０／（Ｒ１＋Ｚ０）  ＋  ０．５Ｖ２
ＶＯＬ２＝０．５Ｖ２・Ｒ／（Ｚ０＋Ｒ）
である。
【００８４】
一方、Ｖ２系のＬＳＩ２から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器８ａ及び８ｂの値を上記と同様に２Ｚ０に設定する。終端抵抗の値は抵抗器８ａと８ｂの並列値に等しいため、双方向バス３とインピーダンスが整合される。
【００８５】
また、ドライバを構成するｐＭＯＳトランジスタ６ａのオン抵抗を双方向バス３の特性インピーダンス以下の値、ここではＲ３Ωに設定し、Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）となるようにｎＭＯＳトランジスタ６ｂのオン抵抗をＲ２Ωに設定する。このとき、Ｒ２は、
Ｒ２＝Ｚ０（Ｖ１・Ｚ０＋Ｖ２・Ｒ３−Ｖ２・Ｚ０）／（Ｖ１・Ｒ３＋Ｖ２・Ｚ０−Ｖ２・Ｒ３）
となる。
【００８６】
また、伝送信号のハイレベルＶＯＨ１、ロウレベルＶＯＬ１は、
ＶＯＨ１＝（Ｖ２−０．５Ｖ１）Ｚ０／（Ｒ３＋Ｚ０）  ＋  ０．５Ｖ１
ＶＯＬ１＝０．５Ｖ１・Ｒ２／（Ｚ０＋Ｒ２）
である。
【００８７】
また、双方向バス３上を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）を、Ｖ１系のＬＳＩ１とＶ２系のＬＳＩ２とに共通な接地電位（ＧＮＤ）にするとプリント基板の設計が容易になる。なお、電源電圧ＶＤＤＱをＲｅｆｅｒｅｎｃｅとする場合、Ｖ１電源とＶ２電源とをそれぞれＲｅｆｅｒｅｎｃｅとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス３を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）は接地電位（ＧＮＤ）であることが好ましい。この点は、以下の例でも同様であるので、以下省略する。
【００８８】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆを０．２５（Ｖ１＋Ｖ２）に設定しているので、基準電圧Ｖｒｅｆを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できるため、高速動作が要求される回路に用いて好適である。
【００８９】
図５は、図１に示した第１の実施の形態を実現する、信号伝送システムの第２実施例の構成を示す回路図である。なお、図５（ａ）は１．５Ｖ系のＬＳＩ１から１．２Ｖ系のＬＳＩ２へ信号を送信する場合の等価回路を示し、図２（ｂ）は１．２Ｖ系のＬＳＩ２から１．５Ｖ系のＬＳＩ１へ信号を送信する場合の等価回路を示している。
【００９０】
また、図５では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器８ａ、８ｂ、９ａ、９ｂの値に含めて記載している。
【００９１】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス３の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【００９２】
第２実施例の信号伝送システムは、１．５Ｖ系のＬＳＩ１から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ４ａのオン抵抗及びｎＭＯＳトランジスタ４ｂのオン抵抗を双方向バス３の特性インピーダンスに合わせてそれぞれ４０Ωに設定する。そのため、本実施例ではドライバのオン抵抗と双方向バス３とがインピーダンス整合される。
【００９３】
また、受信側を終端する抵抗器９ａの値を双方向バス３の特性インピーダンスの２倍以上の値、例えば１２０Ωに設定し、抵抗器９ｂの値を１０８Ωに設定する。このように設定すると、ＶＯＨ２＝１．１１５Ｖ、ＶＯＬ２＝０．２３５Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６７５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４４Ｖとなるため、信号振幅値を充分に確保することができる。
【００９４】
一方、１．２Ｖ系のＬＳＩ２から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ６ａのオン抵抗及びｎＭＯＳトランジスタ６ｂのオン抵抗を双方向バス３の特性インピーダンスに合わせてそれぞれ４０Ωに設定する。そのため、本実施例ではドライバのオン抵抗と双方向バス３とがインピーダンス整合される。
【００９５】
また、受信側を終端する抵抗器８ｂの値を双方向バス３の特性インピーダンスの２倍以上の値、例えば１２０Ωに設定し、抵抗器８ａの値を１１０Ωに設定する。このように設定すると、ＶＯＨ１＝１．０２９Ｖ、ＶＯＬ１＝０．３２１Ｖとなり、基準電圧Ｖｒｅｆ１＝０．６７５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．３５４Ｖとなるため、信号振幅値を充分に確保することができる。
【００９６】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆを０．２５（Ｖ１＋Ｖ２）に設定しているので、基準電圧Ｖｒｅｆを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【００９７】
図６に図５に示した第２実施例の信号伝送システムを一般化した回路を示す。
【００９８】
図６（ａ）は電源電圧ＶＤＤＱ＝Ｖ１系のＬＳＩ１から電源電圧ＶＤＤＱ＝Ｖ２系のＬＳＩ２へ信号を送信する場合の等価回路を示し、図６（ｂ）はＶ２系のＬＳＩ２からＶ１系のＬＳＩ１へ信号を送信する場合の等価回路を示している。
【００９９】
なお、図６では、Ｖ１＞Ｖ２である。また、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。
【０１００】
また、信号を送信するドライバはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス３の特性インピーダンスはＺ０である。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０１０１】
まず、Ｖ１系のＬＳＩ１から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ４ａのオン抵抗及びｎＭＯＳトランジスタ４ｂのオン抵抗を双方向バス３の特性インピーダンスに合わせてそれぞれＺ０に設定する。そのため、本実施例ではドライバのオン抵抗と双方向バス３とがインピーダンス整合される。
【０１０２】
また、受信側を終端する抵抗器９ａの値を双方向バス３の特性インピーダンスの２倍以上の値、ここではＲΩに設定し、基準電圧Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）となるように抵抗器９ｂの値をＲ２Ωに設定する。このとき、Ｒ２は、
Ｒ２＝Ｒ・Ｚ０（Ｖ１＋Ｖ２）／（Ｖ１・Ｒ＋３Ｖ２・Ｚ０−Ｖ１・Ｚ０−Ｖ２・Ｒ）
となる。
【０１０３】
また、伝送信号のハイレベルＶＯＨ２、ロウレベルＶＯＬ２は、
ＶＯＨ２＝（Ｒ・Ｒ２・Ｖ１＋Ｒ２・Ｚ０・Ｖ２）／（Ｚ０・Ｒ＋Ｒ・Ｒ２＋Ｒ２・Ｚ０）
ＶＯＬ２＝Ｒ２・Ｚ０・Ｖ２／（Ｚ０・Ｒ２＋Ｒ・Ｒ２＋Ｒ・Ｚ０）
である。
【０１０４】
一方、Ｖ２系のＬＳＩ２から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ６ａのオン抵抗及びｎＭＯＳトランジスタ６ｂのオン抵抗を双方向バス３の特性インピーダンスに合わせてそれぞれＺ０に設定する。そのため、本実施例ではドライバのオン抵抗と双方向バス３とがインピーダンス整合される。
【０１０５】
また、受信側を終端する抵抗器８ｂの値を双方向バス３の特性インピーダンスの２倍以上の値、ここではＲ３Ωに設定し、基準電圧Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）となるように抵抗器８ａの値をＲ１Ωに設定する。このとき、Ｒ１は、
Ｒ１＝Ｒ３・Ｚ０（３Ｖ１−Ｖ２）／（Ｖ１・Ｒ３＋Ｖ１・Ｚ０−Ｖ２・Ｒ３＋Ｖ２・Ｚ０）
となる。
【０１０６】
また、伝送信号のハイレベルＶＯＨ１、ロウレベルＶＯＬ１は、
ＶＯＨ１＝（Ｒ３・Ｒ１・Ｖ２＋Ｒ３・Ｚ０・Ｖ１）／（Ｚ０・Ｒ１＋Ｒ３・Ｒ１＋Ｒ３・Ｚ０）
ＶＯＬ１＝Ｒ３・Ｚ０・Ｖ１／（Ｚ０・Ｒ１＋Ｒ３・Ｒ１＋Ｒ３・Ｚ０）
である。
【０１０７】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆを０．２５（Ｖ１＋Ｖ２）に設定しているので、基準電圧Ｖｒｅｆを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できるため、高速動作が要求される回路に用いて好適である。
【０１０８】
図７は、図１に示した第１の実施の形態を実現する、信号伝送システムの第３実施例の構成を示す回路図である。なお、図７（ａ）は１．５Ｖ系のＬＳＩ１から１．２Ｖ系のＬＳＩ２へ信号を送信する場合の等価回路を示し、図７（ｂ）は１．２Ｖ系のＬＳＩ２から１．５Ｖ系のＬＳＩ１へ信号を送信する場合の等価回路を示している。
【０１０９】
また、図７では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器８ａ、８ｂ、９ａ、９ｂの値に含めて記載している。
【０１１０】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス３の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０１１１】
第３実施例の信号伝送システムは、１．５Ｖ系のＬＳＩ１から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ４ａのオン抵抗及びｎＭＯＳトランジスタ４ｂのオン抵抗を双方向バス３の特性インピーダンスに合わせてそれぞれ４０Ωに設定する。また、受信側を終端する抵抗器９ａ、９ｂの値をそれぞれ双方向バス３の特性インピーダンスの２倍の値、ここでは８０Ωに設定する。この場合、ドライバのオン抵抗と終端抵抗の両方が双方向バス３にインピーダンス整合される。このように設定すると、ＶＯＨ２＝１．０５Ｖ、ＶＯＬ２＝０．３０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６７５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．３７５Ｖとなるため、信号振幅値を充分に確保することができる。
【０１１２】
一方、１．２Ｖ系のＬＳＩ２から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ６ａのオン抵抗及びｎＭＯＳトランジスタ６ｂのオン抵抗を双方向バス３の特性インピーダンスに合わせてそれぞれ４０Ωに設定する。また、受信側を終端する抵抗器８ａ、８ｂの値をそれぞれ双方向バス３の特性インピーダンスの２倍の値、ここでは８０Ωに設定する。この場合、ドライバのオン抵抗と終端抵抗の両方が双方向バス３にインピーダンス整合される。このように設定すると、ＶＯＨ１＝０．９７５Ｖ、ＶＯＬ１＝０．３７５Ｖとなり、基準電圧Ｖｒｅｆ１＝０．６７５Ｖとなる。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３０Ｖとなるため、信号振幅値を充分に確保することができる。
【０１１３】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。本実施例では、各ドライバのオン抵抗及び各終端抵抗の値がそれぞれ伝送線路と整合しているので、特にＳｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙが優れている。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆを０．２５（Ｖ１＋Ｖ２）に設定しているので、基準電圧Ｖｒｅｆを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０１１４】
図８に図７に示した第３実施例の信号伝送システムを一般化した回路を示す。
【０１１５】
図８（ａ）は電源電圧ＶＤＤＱ＝Ｖ１系のＬＳＩ１から電源電圧ＶＤＤＱ＝Ｖ２系のＬＳＩ２へ信号を送信する場合の等価回路を示し、図８（ｂ）はＶ２系のＬＳＩ２からＶ１系のＬＳＩ１へ信号を送信する場合の等価回路を示している。
【０１１６】
なお、図８では、Ｖ１＞Ｖ２である。また、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。
【０１１７】
また、信号を送信するドライバはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス３の特性インピーダンスはＺ０である。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０１１８】
まず、Ｖ１系のＬＳＩ１から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ４ａのオン抵抗及びｎＭＯＳトランジスタ４ｂのオン抵抗を双方向バス３の特性インピーダンスに合わせてそれぞれＺ０に設定する。また、受信側を終端する抵抗器９ａ、９ｂの値をそれぞれ双方向バス３の特性インピーダンスの２倍の値２Ｚ０に設定する。この場合、ドライバのオン抵抗と終端抵抗の両方が双方向バス３にインピーダンス整合される。
【０１１９】
このように、ドライバのオン抵抗及び抵抗器９ａ、９ｂの値を設定すれば、伝送信号のハイレベルＶＯＨ２、ロウレベルＶＯＬ２、及び基準電圧Ｖｒｅｆ２は、
ＶＯＨ２＝０．５Ｖ１＋０．２５Ｖ２
ＶＯＬ２＝０．２５Ｖ２
Ｖｒｅｆ２＝０．２５（Ｖ１＋Ｖ２）
となる。
【０１２０】
一方、Ｖ２系のＬＳＩ２から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ６ａのオン抵抗及びｎＭＯＳトランジスタ６ｂのオン抵抗を双方向バス３の特性インピーダンスに合わせてそれぞれＺ０に設定する。また、受信側を終端する抵抗器８ａ、８ｂの値をそれぞれ双方向バス３の特性インピーダンスの２倍の値２Ｚ０に設定する。この場合、ドライバのオン抵抗と終端抵抗の両方が双方向バス３にインピーダンス整合される。
【０１２１】
このように、ドライバのオン抵抗及び抵抗器８ａ、８ｂの値を設定すれば、伝送信号のハイレベルＶＯＨ１、ロウレベルＶＯＬ１、及び基準電圧Ｖｒｅｆ１は、
ＶＯＨ１＝０．２５Ｖ１＋０．５Ｖ２
ＶＯＬ２＝０．２５Ｖ１
Ｖｒｅｆ１＝０．２５（Ｖ１＋Ｖ２）
となる。
【０１２２】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。本実施例では、各ドライバのオン抵抗及び各終端抵抗の値がそれぞれ伝送線路と整合しているので、特にＳｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙが優れている。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆを０．２５（Ｖ１＋Ｖ２）に設定しているので、基準電圧Ｖｒｅｆを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０１２３】
（第２の実施の形態）
図９は本発明の信号伝送システムの第２の実施の形態の構成を示すブロック図である。
【０１２４】
図９（ａ）に示すように、第２の実施の形態の信号伝送システムは、１．５Ｖ系の半導体集積回路装置（ＬＳＩ）１と１．２Ｖ系の半導体集積回路装置（ＬＳＩ）２とが伝送線路である双方向バス３で直接接続され、さらに、１．２Ｖ系の半導体集積回路装置（ＬＳＩ）２と１．２Ｖ系の半導体集積回路装置（ＬＳＩ）１６とが伝送線路である双方向バス１５で直接接続された構成である。１．５Ｖ系のＬＳＩ１と１．２Ｖ系のＬＳＩ２とは、例えばＤＩＭＭ１７に搭載される。
【０１２５】
図９（ｂ）に示すように、１．５Ｖ系のＬＳＩ１はドライバ（Ｄ）４を有し、１．２Ｖ系のＬＳＩ２は、１．５Ｖ系のＬＳＩ１から信号を受信するレシーバ７、及びＣＴＴ終端を形成する抵抗器８ａ、８ｂと、１．２Ｖ系のＬＳＩ１６から信号を受信するレシーバ１９、及びＣＴＴ終端を形成する抵抗器２０ａ、２０ｂとを有する構成である。また、１．２Ｖ系のＬＳＩ１６は、ドライバ（Ｄ）１８を有する構成である。図９（ｂ）では、構成を簡単に示すため、１．２Ｖ系のＬＳＩ２が１．５Ｖ系のＬＳＩ１及び１．２Ｖ系のＬＳＩ１６から信号を受信する場合の構成のみを示しているが、各ＬＳＩはそれぞれ双方向に信号伝送が可能な構成である。
【０１２６】
なお、１．２Ｖ系のＬＳＩ２とＬＳＩ１６間は、例えば図４９に示した従来の信号伝送システムの構成を用いて信号伝送を行えばよい。但し、図４９では、電源電圧ＶＤＤＱ＝１．５Ｖの構成例を示しているため、本実施例では電源電圧ＶＤＤＱ＝１．２Ｖに置き換えて考えればよい。その場合、信号伝送に必要な基準電圧Ｖｒｅｆの値は双方とも０．６Ｖとなる。
【０１２７】
一方、１．５Ｖ系のＬＳＩ１と１．２Ｖ系のＬＳＩ１２間は、第１の実施の形態で示した信号伝送システムの構成を用いて信号伝送を行えばよい。その場合、信号伝送に必要な基準電圧Ｖｒｅｆの値は双方とも０．６７５Ｖとなる。
【０１２８】
第２の実施の形態の信号伝送システムは、信号を送信するドライバのオン抵抗と基準電圧Ｖｒｅｆの設定方法が図５２に示した従来の信号伝送システムと異なる構成である。
【０１２９】
本実施形態の構成によれば、電源電圧ＶＤＤＱが２種類、基準電圧Ｖｒｅｆが２種類となり、従来よりもこれらの電圧の種類を低減できる。また、基準電圧Ｖｒｅｆも容易に生成できる。本実施形態では、ＤＩＭＭ１７へ供給する電源電圧ＶＤＤＱが２種類になるが、１．２Ｖ電源のＬＳＩを多用できるので、ＤＩＭＭの電力やシステムの電力を低減できる。
【０１３０】
（第３の実施の形態）
図１０は本発明の信号伝送システムの第３の実施の形態の構成を示すブロック図である。
【０１３１】
図１０（ａ）に示すように、第２の実施の形態の信号伝送システムは、１．５Ｖ系の半導体集積回路装置（ＬＳＩ）１と１．２Ｖ系の半導体集積回路装置（ＬＳＩ）２とが伝送線路である双方向バス３で直接接続され、さらに、１．５Ｖ系の半導体集積回路装置（ＬＳＩ）１と１．５Ｖ系の半導体集積回路装置（ＬＳＩ）２１とが伝送線路である双方向バス２２で直接接続された構成である。１．５Ｖ系のＬＳＩ１と１．５Ｖ系のＬＳＩ２１とは、例えばＤＩＭＭ１７に搭載される。
【０１３２】
図１０（ｂ）に示すように、１．５Ｖ系のＬＳＩ１は、１．５Ｖ系のＬＳＩ２１から信号を受信するレシーバ２３、及びＣＴＴ終端を形成する抵抗器２５ａ、２５ｂと、１．２Ｖ系のＬＳＩ２から信号を受信するレシーバ５、及びＣＴＴ終端を形成する抵抗器８ａ、８ｂとを有する構成である。また、１．５Ｖ系のＬＳＩ２１はドライバ２４を有し、１．２Ｖ系のＬＳＩ２はドライバ６を有する構成である。図１０（ｂ）では、構成を簡単に示すため、１．５Ｖ系のＬＳＩ１が１．５Ｖ系のＬＳＩ２１及び１．２Ｖ系のＬＳＩ１１から信号を受信する場合の構成のみを示しているが、各ＬＳＩはそれぞれ双方向に信号伝送が可能な構成である。
【０１３３】
なお、１．５Ｖ系のＬＳＩ２１とＬＳＩ１１間は、例えば図４９に示した従来の信号伝送システムの構成を用いて信号伝送を行えばよい。その場合、信号伝送に必要な基準電圧Ｖｒｅｆの値は双方とも０．７５Ｖとなる。
【０１３４】
一方、１．５Ｖ系のＬＳＩ１と１．２Ｖ系のＬＳＩ１２間は、第１の実施の形態で示した信号伝送システムの構成を用いて信号伝送を行えばよい。その場合、信号伝送に必要な基準電圧Ｖｒｅｆの値は双方とも０．６７５Ｖとなる。
【０１３５】
本実施形態の構成によれば、電源電圧ＶＤＤＱが２種類、基準電圧Ｖｒｅｆが２種類となり、従来よりもこれらの電圧の種類を低減できる。また、基準電圧Ｖｒｅｆも容易に生成できる。本実施形態では、ＤＩＭＭ１７へ供給する電源電圧ＶＤＤＱが１種類になるため、ＤＩＭＭ基板の層数を減らすことができる。
【０１３６】
（第４の実施の形態）
図１１は本発明の信号伝送システムの第４の実施の形態の構成を示すブロック図である。
【０１３７】
図１１に示すように、第４の実施の形態の信号伝送システムは、１．５Ｖ系の半導体集積回路装置（ＬＳＩ）３０と１．２Ｖ系の半導体集積回路装置（ＬＳＩ）３１とが伝送線路である双方向バス３２で直接接続され、さらに１．２Ｖ系の半導体集積回路装置（ＬＳＩ）３１と１．２Ｖ系の半導体集積回路装置（ＬＳＩ）５１とが伝送線路である双方向バス４１で直接接続された構成である。１．５Ｖ系のＬＳＩ３０と１．２Ｖ系のＬＳＩ３１とは、例えばＤＩＭＭ５０に搭載される。
【０１３８】
１．５Ｖ系のＬＳＩ３０は、ドライバ（Ｄ）３３、レシーバ（Ｒ）３４、ＶＴＴ終端を形成する抵抗器３７、及びスイッチ３８を有する構成である。１．２Ｖ系のＬＳＩ３１は、１．５Ｖ系のＬＳＩ３０と信号を送受信するためのドライバ（Ｄ）３５、レシーバ（Ｒ）３６、ＶＴＴ終端を形成する抵抗器３９、及びスイッチ４０と、１．２Ｖ系のＬＳＩ５１と信号を送受信するためのドライバ（Ｄ）４２、レシーバ（Ｒ）４３、ＶＴＴ終端を形成する抵抗器４６、及びスイッチ４７とを有する構成である。また、１．２Ｖ系のＬＳＩ５１は、ドライバ（Ｄ）４４、レシーバ（Ｒ）４５、ＶＴＴ終端を形成する抵抗器４８、及びスイッチ４９を有する構成である。
【０１３９】
本実施形態の信号伝送システムでは、１．２Ｖ系のＬＳＩ３１及びＬＳＩ５１は同じ電源電圧ＶＤＤＱで動作するＬＳＩ間で信号伝送を行うため、ＶＴＴ＝０．５Ｖ２＝０．６Ｖに設定する。ここで、Ｖ２は低ＶＤＤＱ値、すなわち、ここではＶ２＝１．２Ｖである。また、１．５Ｖ系のＬＳＩ３０と１．２Ｖ系のＬＳＩ５１間を中継する１．２Ｖ系のＬＳＩ３１には低ＶＤＤＱ値を供給する。
【０１４０】
このような構成において、１．５Ｖ系のＬＳＩ３０から１．２Ｖ系のＬＳＩ３１へ信号を送信する場合は、１．２Ｖ系のＬＳＩ３１のドライバ３５の出力をハイインピーダンス（Ｈｉｇｈ  ｉｍｐｅｄａｎｃｅ）状態に設定し、１．５Ｖ系のＬＳＩ３０のスイッチ３８をＯＦＦにする。逆に、１．２Ｖ系のＬＳＩ３１から１．５Ｖ系のＬＳＩ３０へ信号を送信する場合は、１．５Ｖ系のＬＳＩ３０のドライバ３３の出力をハイインピーダンス状態に設定し、１．２Ｖ系のＬＳＩ３１のスイッチ４０をＯＦＦにする。そして、１．２Ｖ系のＬＳＩ３１から１．５Ｖ系のＬＳＩ３０へ信号を送信するときに参照する基準電圧Ｖｒｅｆ１と、１．５Ｖ系のＬＳＩ３０から１．２Ｖ系のＬＳＩ３１へ信号を送信するときに参照する基準電圧Ｖｒｅｆ２とを一致させる。具体的にはＶｒｅｆ１＝Ｖｒｅｆ２＝０．５Ｖ２とする。ここで、Ｖ２は、２つのＬＳＩに供給する電源電圧ＶＤＤＱのうち、低い方の電源電圧ＶＤＤＱ（図１１では１．２Ｖ）である。したがって、基準電圧Ｖｒｅｆ１＝Ｖｒｅｆ２＝０．６Ｖとなる。
【０１４１】
この基準電圧Ｖｒｅｆは、ＬＳＩの出力信号のハイレベル及びロウレベルを用いて表すことも可能であり、１．５Ｖ系のＬＳＩ３０から送信する信号のハイレベルをＶＯＨ２、信号のロウレベルをＶＯＬ２としたとき、基準電圧Ｖｒｅｆ２＝０．５（ＶＯＨ２＋ＶＯＬ２）であり、１．２Ｖ系のＬＳＩ３１から送信する信号のハイレベルをＶＯＨ１、信号のロウレベルをＶＯＬ１としたとき、基準電圧Ｖｒｅｆ１＝０．５（ＶＯＨ１＋ＶＯＬ１）である。なお、１．２Ｖ系のＬＳＩ３１とＬＳＩ５１間は、例えば図５３（ｂ）に示した従来の信号伝送システムの構成を用いて信号伝送を行えばよい。その場合、信号伝送に必要な基準電圧Ｖｒｅｆの値は双方とも０．６Ｖとなる。このように基準電圧Ｖｒｅｆを設定することで、電源電圧ＶＤＤＱは２種類、終端電圧ＶＴＴは１種類、基準電圧Ｖｒｅｆは１種類で済み、基準電圧Ｖｒｅｆも容易に生成できる。
【０１４２】
本実施形態では、ＤＩＭＭ５０へ供給する電源電圧ＶＤＤＱが２種類になるが、１．２Ｖ電源のＬＳＩを多用できるので、ＤＩＭＭの電力やシステムの電力を低減できる。
【０１４３】
図１２は、図１１に示した第４の実施の形態を実現する、信号伝送システムの第４実施例の構成を示す回路図である。図１２は１．５Ｖ系のＬＳＩ３０と１．２Ｖ系のＬＳＩ３１間の回路のみ示している。本実施形態は、図１１に示した３つのＬＳＩ間で信号を伝送する例だけでなく、図１２に示すように異なる電源電圧で動作する２つのＬＳＩ間で信号を伝送する場合にも有効である。なお、図１２（ａ）は１．５Ｖ系のＬＳＩ３０から１．２Ｖ系のＬＳＩ３１へ信号を送信する場合の等価回路を示し、図１２（ｂ）は１．２Ｖ系のＬＳＩ３１から１．５Ｖ系のＬＳＩ３０へ信号を送信する場合の等価回路を示している。
【０１４４】
また、図１２では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器３７、３９の値に含めて記載している。
【０１４５】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス３２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。
【０１４６】
第４実施例の信号伝送システムは、１．５Ｖ系のＬＳＩ３０から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器３９の値を双方向バス３２の特性インピーダンスＺ０と同じ４０Ωに設定する。この場合、終端抵抗の値は双方向バス３２にインピーダンス整合される。
【０１４７】
また、ドライバを構成するｎＭＯＳトランジスタ３３ｂのオン抵抗を双方向バス３２の特性インピーダンス以下の値、例えば２０Ωに設定し、ｐＭＯＳトランジスタ３３ａのオン抵抗を５０Ωに設定する。このようにすると、ＶＯＨ２＝１．００Ｖ、ＶＯＬ２＝０．２０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６０Ｖとなる。
この場合、基準電圧Ｖｒｅｆ２の値は低ＶＤＤＱ値（１．２Ｖ）の１／２である。また、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４０Ｖとなるため、信号振幅値を充分に確保することができる。
【０１４８】
なお、本実施例では、ｐＭＯＳトランジスタ３３ａのオン抵抗が双方向バス３２の特性インピーダンスＺ０よりも大きくなっているが、これらの値を調整することで信号の振幅を変えることが可能であり、信号振幅をより大きくしたい場合は、その他の値の組合せにしてもよい。例えば、ｐＭＯＳトランジスタ３３ａのオン抵抗＝３５Ω、ｎＭＯＳトランジスタ３３ｂのオン抵抗＝１０Ωにすると、ＶＯＨ２＝１．０８Ｖ、ＶＯＬ２＝０．１２Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６０Ｖとなる。
【０１４９】
一方、１．２Ｖ系のＬＳＩ３１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器３７の値を双方向バス３２の特性インピーダンスＺ０と同じ４０Ωに設定する。この場合、終端抵抗の値は双方向バス３２とインピーダンス整合される。
【０１５０】
また、ドライバを構成するｐＭＯＳトランジスタ３５ａのオン抵抗及びｎＭＯＳトランジスタ３５ｂのオン抵抗をそれぞれ双方向バス３２の特性インピーダンス以下の値、例えば２０Ωに設定する。このようにすると、ＶＯＨ１＝１．００Ｖ、ＶＯＬ２＝０．２０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６０Ｖとなり、基準電圧Ｖｒｅｆ２に一致する。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４０Ｖとなるため、信号振幅値を充分に確保することができる。
【０１５１】
なお、本実施例では、ｐＭＯＳトランジスタ３３ａのオン抵抗が双方向バス３２の特性インピーダンスＺ０よりも大きくなっているが、これらの値を調整することで信号の振幅を変えることが可能であり、信号振幅をより大きくしたい場合は、その他の値の組合せにしてもよい。例えば、ｐＭＯＳトランジスタ３３ａのオン抵抗＝３５Ω、ｎＭＯＳトランジスタ３３ｂのオン抵抗＝１０Ωにすると、ＶＯＨ２＝１．０８Ｖ、ＶＯＬ２＝０．１２Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６０Ｖとなる。
【０１５２】
また、双方向バス３２上を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）を、１．５Ｖ系のＬＳＩ３０と１．２Ｖ系のＬＳＩ３１とに共通な接地電位（ＧＮＤ）にするとプリント基板の設計が容易になる。なお、電源電圧ＶＤＤＱをＲｅｆｅｒｅｎｃｅとする場合、１．５Ｖ電源と１．２Ｖ電源とをそれぞれＲｅｆｅｒｅｎｃｅとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス３２を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）は接地電位（ＧＮＤ）であることが好ましい。
【０１５３】
このように、ＶＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、終端電圧ＶＴＴは１種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆを０．５Ｖ２に設定しているので、基準電圧Ｖｒｅｆを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０１５４】
図１３に図１２に示した第４実施例の信号伝送システムを一般化した回路を示す。
【０１５５】
図１３（ａ）は電源電圧ＶＤＤＱ＝Ｖ１系のＬＳＩ３０から電源電圧ＶＤＤＱ＝Ｖ２系のＬＳＩ３１へ信号を送信する場合の等価回路を示し、図１３（ｂ）はＶ２系のＬＳＩ３１からＶ１系のＬＳＩ３０へ信号を送信する場合の等価回路を示している。なお、図１３では、Ｖ１＞Ｖ２である。また、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。
【０１５６】
また、信号を送信するドライバはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス３２の特性インピーダンスはＺ０である。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。
【０１５７】
まず、Ｖ１系のＬＳＩ３０から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器３９の値を双方向バス３２の特性インピーダンスＺ０と同じ値に設定する。この場合、終端抵抗の値は双方向バス３２とインピーダンス整合される。
【０１５８】
また、ドライバを構成するｎＭＯＳトランジスタ３３ｂのオン抵抗を双方向バス３２の特性インピーダンス以下の値、例えばＲΩに設定し、ｐＭＯＳトランジスタ３３ａのオン抵抗を、基準電圧Ｖｒｅｆ２＝０．５Ｖ２となるようにＲ１Ωに設定する。このとき、Ｒ１は、
Ｒ１＝２Ｖ１（Ｒ＋Ｚ０）／Ｖ２−（２Ｚ０＋Ｒ）
となる。
【０１５９】
また、伝送信号のハイレベルＶＯＨ２、ロウレベルＶＯＬ２は、
ＶＯＨ２＝（Ｖ２・Ｚ０＋０．５Ｖ２・Ｒ）／（Ｒ＋Ｚ０）
ＶＯＬ２＝０．５Ｖ２・Ｒ／（Ｒ＋Ｚ０）
である。
【０１６０】
一方、Ｖ２系のＬＳＩ３１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器３７の値を双方向バス３２の特性インピーダンスＺ０と同じ値に設定する。この場合、終端抵抗の値は双方向バス３２とインピーダンス整合される。
【０１６１】
また、ドライバを構成するｐＭＯＳトランジスタ３３ａのオン抵抗及びｎＭＯＳトランジスタ３５ｂのオン抵抗を双方向バス３２の特性インピーダンス以下の値、例えばそれぞれＲ２Ωに設定する。このとき、基準電圧Ｖｒｅｆ１は、
Ｖｒｅｆ１＝０．５Ｖ２
となる。
【０１６２】
また、伝送信号のハイレベルＶＯＨ１、ロウレベルＶＯＬ１は、
ＶＯＨ１＝（Ｖ２・Ｚ０＋０．５Ｖ２・Ｒ２）／（Ｒ２＋Ｚ０）
ＶＯＬ１＝０．５Ｖ２・Ｒ２／（Ｒ２＋Ｚ０）
である。
【０１６３】
このように、ＶＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、終端電圧ＶＴＴは１種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆを０．５Ｖ２に設定しているので、基準電圧Ｖｒｅｆを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０１６４】
図１４は本発明の信号伝送システムの第５実施例の構成を示す回路図である。図１４は１．５Ｖ系のＬＳＩ５５と１．２Ｖ系のＬＳＩ５６間の回路のみ示している。なお、図１４（ａ）は１．５Ｖ系のＬＳＩ５５から１．２Ｖ系のＬＳＩ５６へ信号を送信する場合の等価回路を示し、図１４（ｂ）は１．２Ｖ系のＬＳＩ５６から１．５Ｖ系のＬＳＩ５５へ信号を送信する場合の等価回路を示している。
【０１６５】
また、図１４では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器６０ａ、６０ｂ、６２ａ、６２ｂの値に含めて記載している。
【０１６６】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス５７の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０１６７】
第５実施例の信号伝送システムは、１．５Ｖ系のＬＳＩ５５から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ５９ａのオン抵抗及びｎＭＯＳトランジスタ５９ｂのオン抵抗を双方向バス５７の特性インピーダンスと同じ４０Ωに設定する。この場合、ドライバのオン抵抗は双方向バス５７とインピーダンス整合される。
【０１６８】
また、信号受信側のＣＴＴ終端を形成する抵抗器６０ａの値を双方向バス５７の２Ｚ０以上の値、例えば１２０Ωに設定し、抵抗器６０ｂの値を９７．７８Ωに設定する。このようにすると、ＶＯＨ２＝１．０９Ｖ、ＶＯＬ２＝０．２３Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６６Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４３Ｖとなるため、信号振幅値を充分に確保することができる。
【０１６９】
一方、１．２Ｖ系のＬＳＩ５６から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ６１ａのオン抵抗及びｎＭＯＳトランジスタ６１ｂのオン抵抗を双方向バス５７の特性インピーダンスと同じ４０Ωに設定する。この場合、ドライバのオン抵抗は双方向バス５７とインピーダンス整合される。
【０１７０】
また、信号受信側のＣＴＴ終端を形成する抵抗器６２ｂの値を双方向バス５７の２Ｚ０以上の値、例えば１２０Ωに設定し、抵抗器６２ａの値も１２０Ωに設定する。このようにすると、ＶＯＨ２＝１．０２Ｖ、ＶＯＬ２＝０．３０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６６Ｖとなり、基準電圧Ｖｒｅｆ２に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３６Ｖとなるため、信号振幅値を充分に確保することができる。
【０１７１】
また、双方向バス５７上を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）を、１．５Ｖ系のＬＳＩ５５と１．２Ｖ系のＬＳＩ５６とに共通な接地電位（ＧＮＤ）にするとプリント基板の設計が容易になる。なお、電源電圧ＶＤＤＱをＲｅｆｅｒｅｎｃｅとする場合、１．５Ｖ電源と１．２Ｖ電源とをそれぞれＲｅｆｅｒｅｎｃｅとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス５７を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）は接地電位（ＧＮＤ）であることが好ましい。このことは以下の例でも同様であるので、以下省略する。
【０１７２】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。本実施例では、基準電圧Ｖｒｅｆの生成回路が少々複雑な構成になるが、伝送信号の最小振幅を図５の例よりも若干大きく取れる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０１７３】
図１５に図１４に示した第５実施例の信号伝送システムを一般化した回路を示す。
【０１７４】
図１５（ａ）は電源電圧ＶＤＤＱ＝Ｖ１系のＬＳＩ５５から電源電圧ＶＤＤＱ＝Ｖ２系のＬＳＩ５６へ信号を送信する場合の等価回路を示し、図１５（ｂ）はＶ２系のＬＳＩ５６からＶ１系のＬＳＩ５５へ信号を送信する場合の等価回路を示している。なお、図１５では、Ｖ１＞Ｖ２である。また、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。
【０１７５】
また、信号を送信するドライバはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス５７の特性インピーダンスはＺ０である。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０１７６】
まず、Ｖ１系のＬＳＩ５５から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ５９ａのオン抵抗及びｎＭＯＳトランジスタ５９ｂのオン抵抗を双方向バス５７の特性インピーダンスと同じＺ０に設定する。この場合、ドライバのオン抵抗は双方向バス５７とインピーダンス整合される。
【０１７７】
また、信号受信側のＣＴＴ終端を形成する抵抗器６０ａの値を双方向バス５７の２Ｚ０以上の値、ここではＲΩに設定し、抵抗器６０ｂの値をＲ１Ωに設定する。
【０１７８】
ここで、Ｒ１は、以下の式を満たす。
【０１７９】
Ｒ１＝２Ｒ・Ｚ０（Ｖ１・Ｚ０＋０．５Ｖ２・Ｒ）／（Ｖ２・Ｒ・Ｚ０＋Ｒ・Ｒ・Ｖ１＋４Ｚ０・Ｚ０・Ｖ２−Ｒ・Ｒ・Ｖ２−２Ｚ０・Ｚ０・Ｖ１）
このようにすると、
ＶＯＨ２＝（Ｒ・Ｒ１・Ｖ１＋Ｒ１・Ｚ０・Ｖ２）／（Ｒ・Ｒ１＋Ｒ１・Ｚ０＋Ｒ・Ｚ０）
ＶＯＬ２＝Ｒ１・Ｚ０・Ｖ２／（Ｒ・Ｒ１＋Ｒ・Ｚ０＋Ｒ１・Ｚ０）
となり、
Ｖｒｅｆ２＝（０．５Ｖ１・Ｚ０＋０．２５Ｖ２・Ｒ）／（Ｚ０＋０．５Ｒ）
となる。
【０１８０】
一方、Ｖ２系のＬＳＩ５６から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ６１ａのオン抵抗及びｎＭＯＳトランジスタ６１ｂのオン抵抗を双方向バス５７の特性インピーダンスと同じＺ０に設定する。この場合、ドライバのオン抵抗は双方向バス５７とインピーダンス整合される。
【０１８１】
また、信号受信側のＣＴＴ終端を形成する抵抗器６２ｂの値を双方向バス５７の２Ｚ０以上の値、ここではＲΩに設定し、抵抗器６２ａの値もＲΩに設定する。
【０１８２】
このようにすると、
ＶＯＨ１＝（０．５Ｖ１・Ｚ０＋０．５Ｖ２・Ｒ）／（Ｚ０＋０．５Ｒ）
ＶＯＬ１＝０．５Ｖ１・Ｚ０／（Ｚ０＋０．５Ｒ）
となり、
Ｖｒｅｆ１＝（０．５Ｖ１・Ｚ０＋０．２５Ｖ２・Ｒ）／（Ｚ０＋０．５Ｒ）
となる。この値はＶｒｅｆ２と同一である。
【０１８３】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。本実施例では、基準電圧Ｖｒｅｆの生成回路が少々複雑な構成になるが、伝送信号の最小振幅を図６の例よりも若干大きく取れる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０１８４】
図１６は本発明の信号伝送システムの第６実施例の構成を示す回路図である。図１６は１．５Ｖ系のＬＳＩ５５と１．２Ｖ系のＬＳＩ５６間で信号伝送を行う回路例である。図１６（ａ）は１．５Ｖ系のＬＳＩ５５から１．２Ｖ系のＬＳＩ５６へ信号を送信する場合の等価回路を示し、図１６（ｂ）は１．２Ｖ系のＬＳＩ５６から１．５Ｖ系のＬＳＩ５５へ信号を送信する場合の等価回路を示している。
【０１８５】
また、図１６では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器６０ａ、６０ｂ、６２ａ、６２ｂの値に含めて記載している。
【０１８６】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス５７の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０１８７】
第６実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ５５から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ５９ａのオン抵抗及びｎＭＯＳトランジスタ５９ｂのオン抵抗を双方向バス５７の特性インピーダンスと同じ４０Ωに設定する。この場合、ドライバのオン抵抗は双方向バス５７とインピーダンス整合される。
【０１８８】
また、信号受信側のＣＴＴ終端を形成する抵抗器６０ａの値及び抵抗器６０ｂの値をそれぞれ双方向バス５７の２Ｚ０以上の値、例えば１２０Ωに設定する。このようにすると、ＶＯＨ２＝１．１４Ｖ、ＶＯＬ２＝０．２４Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６９Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４５Ｖとなるため、信号振幅値を充分に確保することができる。
【０１８９】
一方、１．２Ｖ系のＬＳＩ５６から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ６１ａのオン抵抗及びｎＭＯＳトランジスタ６１ｂのオン抵抗を双方向バス５７の特性インピーダンスと同じ４０Ωに設定する。この場合、ドライバのオン抵抗は双方向バス５７とインピーダンス整合される。
【０１９０】
また、信号受信側のＣＴＴ終端を形成する抵抗器６２ｂの値を双方向バス５７の２Ｚ０以上の値、例えば１２０Ωに設定し、抵抗器６２ａの値を１０１．２５Ωに設定する。このようにすると、ＶＯＨ１＝１．０３７Ｖ、ＶＯＬ１＝０．３４３Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６９Ｖとなり、基準電圧Ｖｒｅｆ２に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３４７Ｖとなるため、信号振幅値を充分に確保することができる。
【０１９１】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。本実施例では、基準電圧Ｖｒｅｆの生成回路が少々複雑な構成になるが、基準電圧Ｖｒｅｆの値を若干高めに設定できるので、ｎＭＯＳトランジスタで受ける入力回路の設計が容易になる可能性がある。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０１９２】
なお、第２実施例（図５）、第５実施例（図１４）、及び第６実施例（図１６）は、ＣＴＴ終端され、オン抵抗が伝送線路の特性インピーダンスＺ０に等しいＰｕｓｈ−ｐｕｌｌ接続のドライバを有するという基本構成は同じであるので、終端抵抗の値を可変できるようにしておけば、どのタイプにも対応できる。
【０１９３】
図１７は本発明の信号伝送システムの第７実施例の構成を示す回路図である。図１７は１．５Ｖ系のＬＳＩ５５と１．２Ｖ系のＬＳＩ５６間で信号伝送を行う回路例である。図１７（ａ）は１．５Ｖ系のＬＳＩ５５から１．２Ｖ系のＬＳＩ５６へ信号を送信する場合の等価回路を示し、図１７（ｂ）は１．２Ｖ系のＬＳＩ５６から１．５Ｖ系のＬＳＩ５５へ信号を送信する場合の等価回路を示している。
【０１９４】
また、図１７では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器６６ａ、６６ｂ、６８ａ、６８ｂの値に含めて記載している。
【０１９５】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス５７の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０１９６】
第７実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ５５から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器６６ａの値及び抵抗器Ｒ６６ｂの値を、それぞれ双方向バス５７の２Ｚ０に等しい８０Ωに設定する。終端抵抗の値は抵抗器６６ａと６６ｂの並列値に等しいため、双方向バス５７とインピーダンス整合される。
【０１９７】
また、ドライバを構成するｎＭＯＳトランジスタ６５ｂのオン抵抗を双方向バス５７の特性インピーダンスＺ０以下の値、例えば２０Ωに設定し、ｐＭＯＳトランジスタ６５ａのオン抵抗を３２Ωに設定する。このようにすると、ＶＯＨ２＝１．１０Ｖ、ＶＯＬ２＝０．２０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４５Ｖとなるため、信号振幅値を充分に確保することができる。
【０１９８】
一方、１．２Ｖ系のＬＳＩ５６から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器６８ａの値及び抵抗器Ｒ６８ｂの値をそれぞれ双方向バス５７の２Ｚ０に等しい８０Ωに設定する。終端抵抗の値は抵抗器６８ａと６８ｂの並列値に等しいため、双方向バス５７とインピーダンス整合される。
【０１９９】
また、ドライバを構成するｎＭＯＳトランジスタ６７ｂのオン抵抗及びｐＭＯＳトランジスタ６７ａのオン抵抗を、それぞれ双方向バス５７の特性インピーダンスＺ０以下の値、例えば２０Ωに設定する。このようにすると、ＶＯＨ１＝１．０５Ｖ、ＶＯＬ１＝０．２５Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６５Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４０Ｖとなるため、信号振幅値を充分に確保することができる。
【０２００】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。本実施例では、基準電圧Ｖｒｅｆの生成回路が少々複雑な構成になるが、伝送信号の最小振幅を図２の例よりも大きく取れる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０２０１】
図１８に図１７に示した第７実施例の信号伝送システムを一般化した回路を示す。
【０２０２】
図１８（ａ）は電源電圧ＶＤＤＱ＝Ｖ１系のＬＳＩ５５から電源電圧ＶＤＤＱ＝Ｖ２系のＬＳＩ５６へ信号を送信する場合の等価回路を示し、図１８（ｂ）はＶ２系のＬＳＩ５６からＶ１系のＬＳＩ５５へ信号を送信する場合の等価回路を示している。なお、図１８では、Ｖ１＞Ｖ２である。また、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。
【０２０３】
また、信号を送信するドライバはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス５７の特性インピーダンスはＺ０である。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０２０４】
まず、１．５Ｖ系のＬＳＩ５５から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器６６ａの値及び抵抗器Ｒ６６ｂの値をそれぞれ２Ｚ０に設定する。終端抵抗の値は抵抗器６６ａと６６ｂの並列値に等しいため、双方向バス５７とインピーダンス整合される。
【０２０５】
また、ドライバを構成するｎＭＯＳトランジスタ６５ｂのオン抵抗を双方向バス５７の特性インピーダンスＺ０以下の値、ここではＲΩに設定し、ｐＭＯＳトランジスタ６５ａのオン抵抗をＲ１Ωに設定する。
【０２０６】
このとき、Ｒ１は、
Ｒ１＝（Ｖ１・Ｚ０・Ｚ０−Ｖ２・Ｚ０・Ｚ０＋０．５Ｖ２・Ｚ０・Ｒ）／（Ｖ１・Ｒ＋０．５Ｖ２・Ｚ０−Ｖ２・Ｒ）
となる。
【０２０７】
このようにすると、
ＶＯＨ２＝（０．５Ｖ２・Ｒ１＋Ｖ１・Ｚ０）／（Ｒ１＋Ｚ０）、
ＶＯＬ２＝０．５Ｖ２・Ｒ／（Ｒ＋Ｚ０）
となり、
Ｖｒｅｆ２＝（Ｖ１・Ｒ＋Ｚ０・Ｖ２）／２（Ｚ０＋Ｒ）
となる。
【０２０８】
一方、１．２Ｖ系のＬＳＩ５６から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器６８ａの値及び抵抗器Ｒ６８ｂの値をそれぞれ２Ｚ０に設定する。終端抵抗の値は抵抗器６８ａと６８ｂの並列値に等しいため、双方向バス５７とインピーダンス整合される。
【０２０９】
また、ドライバを構成するｎＭＯＳトランジスタ６７ｂのオン抵抗及びｐＭＯＳトランジスタ６７ａのオン抵抗を、それぞれ双方向バス５７の特性インピーダンスＺ０以下の値、ここではＲΩに設定する。このようにすると、
ＶＯＨ１＝（０．５Ｖ１・Ｒ＋Ｖ２・Ｚ０）／（Ｒ＋Ｚ０）
ＶＯＬ１＝（Ｖ１・Ｒ＋Ｚ０・Ｖ２）／２（Ｒ＋Ｚ０）
となり、
Ｖｒｅｆ１＝（Ｖ１・Ｒ＋Ｚ０・Ｖ２）／２（Ｚ０＋Ｒ）となり、Ｖｒｅｆ２と一致している。
【０２１０】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。本実施例では、基準電圧Ｖｒｅｆの生成回路が少々複雑な構成になるが、伝送信号の最小振幅を図４の例よりも大きく取れる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０２１１】
なお、図１７では基準電圧Ｖｒｅｆの値を０．６５Ｖに統一した例を示しが、ドライバのオン抵抗を調整することで、例えば、０．７Ｖに統一することも可能である。
【０２１２】
なお、第１実施例（図２）、及び第７実施例（図１７）は、終端抵抗の値が伝送線路の特性インピーダンスに等しいＣＴＴ終端され、Ｐｕｓｈ−ｐｕｌｌ接続のドライバを有するという基本構成は同じであるので、ドライバのオン抵抗の値を可変できるようにしておけば、どのタイプにも対応できる。
【０２１３】
また、上記各実施例では、ドライバのオン抵抗を伝送線路の特性インピーダンスに揃えるか、あるいは終端抵抗の値を伝送線路の特性インピーダンスに揃える構成を示したが、両者の組合せも可能である。すなわち、１．５Ｖ系から駆動するときはドライバのオン抵抗を伝送線路の特性インピーダンスに揃え、１．２Ｖ系から駆動する時は終端抵抗の値を伝送線路の特性インピーダンスに揃えることも可能であり、それと逆の構成も可能である。もちろん、基準電圧Ｖｒｅｆの値は双方で合わせておくことが有効である。
【０２１４】
図１９は本発明の信号伝送システムの第８実施例の構成を示す回路図である。図１９は１．５Ｖ系のＬＳＩ７０と１．２Ｖ系のＬＳＩ７１間で信号伝送を行う回路例である。図１９（ａ）は１．５Ｖ系のＬＳＩ７０から１．２Ｖ系のＬＳＩ７１へ信号を送信する場合の等価回路を示し、図１９（ｂ）は１．２Ｖ系のＬＳＩ７１から１．５Ｖ系のＬＳＩ７０へ信号を送信する場合の等価回路を示している。
【０２１５】
また、図１９では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器７４、７６の値に含めて記載している。
【０２１６】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス７２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。
【０２１７】
１．５Ｖ系のＬＳＩ７０側の駆動に対応するＶＴＴには、受信側の１．２Ｖ系のＬＳＩ７１の電源電圧ＶＤＤＱ（１．２Ｖ）の１／２である０．６Ｖが供給される。また、１．２Ｖ系のＬＳＩ７１側の駆動に対応するＶＴＴには、受信側の１．５Ｖ系のＬＳＩ７０の電源電圧ＶＤＤＱ（１．５Ｖ）の１／２である０．７５Ｖが供給される。
【０２１８】
第８実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ７０から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器７４の値を双方向バス７２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス７２とインピーダンス整合される。
【０２１９】
また、ドライバを構成するｎＭＯＳトランジスタ７３ｂのオン抵抗を双方向バス７２の特性インピーダンスＺ０以下の値、例えば２０Ωに設定し、ｐＭＯＳトランジスタ７３ａのオン抵抗を２５．４５Ωに設定する。このようにすると、ＶＯＨ２＝１．１５Ｖ、ＶＯＬ２＝０．２０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６７５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４７５Ｖとなるため、信号振幅値を充分に確保することができる。
【０２２０】
あるいは、ドライバを構成するｎＭＯＳトランジスタ７３ｂのオン抵抗を双方向バス７２の特性インピーダンスＺ０以下の値、例えば４０Ωに設定し、ｐＭＯＳトランジスタ７３ａのオン抵抗も４０Ωに設定する。このようにすると、ＶＯＨ２＝１．０５Ｖ、ＶＯＬ２＝０．３０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６７５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．３７５Ｖとなるため、信号振幅値を充分に確保することができる。
【０２２１】
一方、１．２Ｖ系のＬＳＩ７１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器７６の値を双方向バス７２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス７２とインピーダンス整合される。
【０２２２】
また、ドライバを構成するｐＭＯＳトランジスタ７５ａのオン抵抗を双方向バス７２の特性インピーダンスＺ０以下の値、例えば２０Ωに設定し、ｎＭＯＳトランジスタ７５ｂのオン抵抗を２６．６７Ωに設定する。このようにすると、ＶＯＨ１＝１．０５Ｖ、ＶＯＬ１＝０．３０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６７５Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致している。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３７５Ｖとなるため、信号振幅値を充分に確保することができる。
【０２２３】
あるいは、ドライバを構成するｐＭＯＳトランジスタ７５ａのオン抵抗を双方向バス７２の特性インピーダンスＺ０以下の値、例えば４０Ωに設定し、ｎＭＯＳトランジスタ７５ｂのオン抵抗を４０Ωに設定する。このようにすると、ＶＯＨ１＝０．９７５Ｖ、ＶＯＬ１＝０．３７５Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６７５Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致している。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３０Ｖとなるため、信号振幅値を充分に確保することができる。
【０２２４】
このように、ＶＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、本実施例では基準電圧Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）となるように設定するので基準電圧Ｖｒｅｆの生成が容易である。すなわち、システムコストを低減できる。終端電圧ＶＴＴは２種類必要であるが、ドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０２２５】
図２０に図１９に示した第８実施例の信号伝送システムを一般化した回路を示す。
【０２２６】
図２０（ａ）は電源電圧ＶＤＤＱ＝Ｖ１系のＬＳＩ７０から電源電圧ＶＤＤＱ＝Ｖ２系のＬＳＩ７１へ信号を送信する場合の等価回路を示し、図２０（ｂ）はＶ２系のＬＳＩ７１からＶ１系のＬＳＩ７０へ信号を送信する場合の等価回路を示している。なお、図２０では、Ｖ１＞Ｖ２である。また、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。
【０２２７】
また、信号を送信するドライバはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス７２の特性インピーダンスはＺ０である。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。
【０２２８】
Ｖ１系のＬＳＩ７０側の駆動に対応するＶＴＴには、受信側のＶ２系のＬＳＩ７１の電源電圧ＶＤＤＱ（Ｖ２）の１／２である０．５Ｖ２が供給される。また、Ｖ２系のＬＳＩ７１側の駆動に対応するＶＴＴには、受信側のＶ１系のＬＳＩ７０の電源電圧ＶＤＤＱ（Ｖ１）の１／２である０．５Ｖ１が供給される。
【０２２９】
まず、Ｖ１系のＬＳＩ７０から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器７４の値を双方向バス７２の特性インピーダンスの値と同じＺ０に設定する。したがって、終端抵抗が双方向バス７２とインピーダンス整合される。
【０２３０】
また、ドライバを構成するｎＭＯＳトランジスタ７３ｂのオン抵抗を双方向バス７２の特性インピーダンスＺ０以下の値、ここではＲΩに設定し、Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）となるようにｐＭＯＳトランジスタ７３ａのオン抵抗をＲ１Ωに設定する。このとき、Ｒ１は、
Ｒ１＝Ｚ０（Ｖ２・Ｚ０−Ｖ１・Ｒ−Ｖ１・Ｚ０）／（Ｖ２・Ｒ−Ｖ１・Ｚ０−Ｖ１・Ｒ）
となる。
【０２３１】
また、伝送信号のハイレベルＶＯＨ２、ロウレベルＶＯＬ２は、
ＶＯＨ２＝（Ｖ１−０．５Ｖ２）Ｚ０／（Ｒ１＋Ｚ０）  ＋  ０．５Ｖ２
ＶＯＬ２＝０．５Ｖ２・Ｒ／（Ｚ０＋Ｒ）
である。
【０２３２】
あるいは、ドライバを構成するｎＭＯＳトランジスタ７３ｂのオン抵抗を双方向バス７２の特性インピーダンスと同じＺ０に設定し、Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）となるようにｐＭＯＳトランジスタ７３ａのオン抵抗をＺ０に設定する。このとき、伝送信号のハイレベルＶＯＨ２、ロウレベルＶＯＬ２は、
ＶＯＨ２＝０．５Ｖ１＋０．２５Ｖ２
ＶＯＬ２＝０．２５Ｖ２
である。
【０２３３】
一方、Ｖ２系のＬＳＩ７１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器７６の値を双方向バス７２の特性インピーダンスの値と同じＺ０に設定する。したがって、終端抵抗が双方向バス７２とインピーダンス整合される。
【０２３４】
また、ドライバを構成するｐＭＯＳトランジスタ７５ａのオン抵抗を双方向バス７２の特性インピーダンスＺ０以下の値、ここではＲ３Ωに設定し、Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）となるようにｎＭＯＳトランジスタ７５ｂのオン抵抗をＲ２Ωに設定する。このとき、Ｒ２は、
Ｒ２＝Ｚ０（Ｖ１・Ｚ０＋Ｖ２・Ｒ３−Ｖ２・Ｚ０）／（Ｖ１・Ｒ３＋Ｖ２・Ｚ０−Ｖ２・Ｒ３）
となる。
【０２３５】
また、伝送信号のハイレベルＶＯＨ１、ロウレベルＶＯＬ１は、
ＶＯＨ１＝（Ｖ２−０．５Ｖ１）Ｚ０／（Ｒ３＋Ｚ０）  ＋  ０．５Ｖ１
ＶＯＬ１＝０．５Ｖ１・Ｒ２／（Ｚ０＋Ｒ２）
である。
【０２３６】
あるいは、ドライバを構成するｐＭＯＳトランジスタ７５ａのオン抵抗を双方向バス７２の特性インピーダンスと同じＺ０に設定し、Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）となるようにｎＭＯＳトランジスタ７５ｂのオン抵抗をＺ０に設定する。このとき、伝送信号のハイレベルＶＯＨ１、ロウレベルＶＯＬ１は、
ＶＯＨ１＝０．２５Ｖ１＋０．５Ｖ２
ＶＯＬ１＝０．２５Ｖ１
である。
【０２３７】
このように、ＶＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆ＝０．２５（Ｖ１＋Ｖ２）となるように設定しているので基準電圧Ｖｒｅｆの生成が容易である。すなわち、システムコストを低減できる。終端電圧ＶＴＴは２種類必要であるが、ドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０２３８】
図２１は本発明の信号伝送システムの第９実施例の構成を示す回路図である。図２１は１．５Ｖ系のＬＳＩ７０と１．２Ｖ系のＬＳＩ７１間で信号伝送を行う回路例である。図２１（ａ）は１．５Ｖ系のＬＳＩ７０から１．２Ｖ系のＬＳＩ７１へ信号を送信する場合の等価回路を示し、図２１（ｂ）は１．２Ｖ系のＬＳＩ７１から１．５Ｖ系のＬＳＩ７０へ信号を送信する場合の等価回路を示している。
【０２３９】
また、図２１では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器７４、７６の値に含めて記載している。
【０２４０】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス７２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。さらに、１．５Ｖ系のＬＳＩ７０側の駆動に対応するＶＴＴには、受信側の１．２Ｖ系のＬＳＩ７１の電源電圧ＶＤＤＱ（１．２Ｖ）の１／２である０．６Ｖが供給される。また、１．２Ｖ系のＬＳＩ７１側の駆動に対応するＶＴＴには、受信側の１．５Ｖ系のＬＳＩ７０の電源電圧ＶＤＤＱ（１．５Ｖ）の１／２である０．７５Ｖが供給される。
【０２４１】
第９実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ７０から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器７４の値を双方向バス７２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス７２とインピーダンス整合される。
【０２４２】
また、ドライバを構成するｎＭＯＳトランジスタ７３ｂのオン抵抗を双方向バス７２の特性インピーダンスＺ０以下の値、例えば２０Ωに設定し、ｐＭＯＳトランジスタ７３ａのオン抵抗を１１０Ωに設定する。このようにすると、ＶＯＨ２＝０．９５Ｖ、ＶＯＬ２＝０．２５Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．３５Ｖとなるため、信号振幅値を充分に確保することができる。
【０２４３】
一方、１．２Ｖ系のＬＳＩ７１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器７６の値を双方向バス７２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス７２とインピーダンス整合される。
【０２４４】
また、ドライバを構成するｐＭＯＳトランジスタ７５ａのオン抵抗を双方向バス７２の特性インピーダンスＺ０以下の値、例えば２０Ωに設定し、ｎＭＯＳトランジスタ７５ｂのオン抵抗も２０Ωに設定する。このようにすると、ＶＯＨ１＝１．００Ｖ、ＶＯＬ１＝０．２０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．４Ｖとなるため、信号振幅値を充分に確保することができる。
【０２４５】
このように、ＶＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、本実施例では基準電圧Ｖｒｅｆ＝０．５Ｖ２となるように設定するので基準電圧Ｖｒｅｆの生成が容易である。すなわち、システムコストを低減できる。終端電圧ＶＴＴは２種類必要であるが、ドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０２４６】
図２２は本発明の信号伝送システムの第１０実施例の構成を示す回路図である。図２２は１．５Ｖ系のＬＳＩ７０と１．２Ｖ系のＬＳＩ７１間で信号伝送を行う回路例である。図２２（ａ）は１．５Ｖ系のＬＳＩ７０から１．２Ｖ系のＬＳＩ７１へ信号を送信する場合の等価回路を示し、図２２（ｂ）は１．２Ｖ系のＬＳＩ７１から１．５Ｖ系のＬＳＩ７０へ信号を送信する場合の等価回路を示している。
【０２４７】
また、図２２では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器７４、７６の値に含めて記載している。
【０２４８】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス７２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。さらに、１．５Ｖ系のＬＳＩ７０及び１．２Ｖ系のＬＳＩ７１には、高ＶＤＤＱ値（１．５Ｖ）の１／２である０．７５Ｖが終端電圧ＶＴＴとしてそれぞれ供給される。
【０２４９】
第１０実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ７０から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器７４の値を双方向バス７２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス７２とインピーダンス整合される。
【０２５０】
また、ドライバを構成するｎＭＯＳトランジスタ７３ｂのオン抵抗を双方向バス７２の特性インピーダンスＺ０以下の値、例えば２０Ωに設定し、ｐＭＯＳトランジスタ７３ａのオン抵抗を６０Ωに設定する。このようにすると、ＶＯＨ２＝１．０５Ｖ、ＶＯＬ２＝０．２５Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４Ｖとなるため、信号振幅値を充分に確保することができる。
【０２５１】
一方、１．２Ｖ系のＬＳＩ７１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器７６の値を双方向バス７２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス７２とインピーダンス整合される。
【０２５２】
また、ドライバを構成するｐＭＯＳトランジスタ７５ａのオン抵抗を双方向バス７２の特性インピーダンスＺ０以下の値、例えば２０Ωに設定し、ｎＭＯＳトランジスタ７５ｂのオン抵抗も２０Ωに設定する。このようにすると、ＶＯＨ１＝１．０５Ｖ、ＶＯＬ１＝０．２５Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．４Ｖとなるため、信号振幅値を充分に確保することができる。
【０２５３】
本実施例では、各ドライバのオン抵抗を調整して７３ａ＝７３ｂ＝７５ａ＝２０Ω、７５ｂ＝６０Ωに設定することで、基準電圧Ｖｒｅｆの値を０．７５Ｖに設定することが可能である。この場合、本実施例は１．５Ｖ系のＬＳＩ７０と信号の送受信を行う他のＬＳＩが存在するシステムに用いてより有効である。図１１に示した信号伝送システムでは、中間に配置されるＬＳＩには低ＶＤＤＱ値が供給されていた。本実施例は、中間に配置されるＬＳＩに高ＶＤＤＱ値の供給を可能にする例である。
【０２５４】
このように、ＶＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、終端電圧ＶＴＴは１種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、本実施例では基準電圧Ｖｒｅｆ＝０．５Ｖ１となるように設定するため基準電圧Ｖｒｅｆの生成が容易である。すなわち、システムコストを低減できる。また、ＶＴＴではドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０２５５】
図２３は本発明の信号伝送システムの第１１実施例の構成を示す回路図である。図２３は１．５Ｖ系のＬＳＩ７０と１．２Ｖ系のＬＳＩ７１間で信号伝送を行う回路例である。図２３（ａ）は１．５Ｖ系のＬＳＩ７０から１．２Ｖ系のＬＳＩ７１へ信号を送信する場合の等価回路を示し、図２３（ｂ）は１．２Ｖ系のＬＳＩ７１から１．５Ｖ系のＬＳＩ７０へ信号を送信する場合の等価回路を示している。
【０２５６】
また、図２３では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器７４、７６の値に含めて記載している。
【０２５７】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス７２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。さらに、１．５Ｖ系のＬＳＩ７０側の駆動に対応するＶＴＴには、受信側の１．２Ｖ系のＬＳＩ７１の電源電圧ＶＤＤＱ（１．２Ｖ）の１／２である０．６Ｖが供給される。また、１．２Ｖ系のＬＳＩ７１側の駆動に対応するＶＴＴには、受信側の１．５Ｖ系のＬＳＩ７０の電源電圧ＶＤＤＱ（１．５Ｖ）の１／２である０．７５Ｖが供給される。
【０２５８】
第１１実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ７０から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器７４の値を双方向バス７２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス７２とインピーダンス整合される。
【０２５９】
また、ドライバを構成するｎＭＯＳトランジスタ７３ｂのオン抵抗を双方向バス７２の特性インピーダンスＺ０以下の値、例えば２０Ωに設定し、ｐＭＯＳトランジスタ７３ａのオン抵抗を３２Ωに設定する。このようにすると、ＶＯＨ２＝１．１０Ｖ、ＶＯＬ２＝０．２Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４５Ｖとなるため、信号振幅値を充分に確保することができる。
【０２６０】
一方、１．２Ｖ系のＬＳＩ７１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器７６の値を双方向バス７２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス７２とインピーダンス整合される。
【０２６１】
また、ドライバを構成するｐＭＯＳトランジスタ７５ａのオン抵抗及びｎＭＯＳトランジスタ７５ｂのオン抵抗を、それぞれ双方向バス７２の特性インピーダンスＺ０以下の値、例えば２０Ωに設定する。このようにすると、ＶＯＨ１＝１．０５Ｖ、ＶＯＬ１＝０．２５Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６５Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．４０Ｖとなるため、信号振幅値を充分に確保することができる。
【０２６２】
このように、ＶＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。本実施例では、基準電圧Ｖｒｅｆの生成回路が少々複雑な構成になるが、伝送信号の最小振幅を図１９の例よりも大きく取れる。さらに、終端電圧ＶＴＴは２種類必要であるが、ドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０２６３】
図２４は本発明の信号伝送システムの第１２実施例の構成を示す回路図である。図２４は１．５Ｖ系のＬＳＩ７０と１．２Ｖ系のＬＳＩ７１間で信号伝送を行う回路例である。図２４（ａ）は１．５Ｖ系のＬＳＩ７０から１．２Ｖ系のＬＳＩ７１へ信号を送信する場合の等価回路を示し、図２４（ｂ）は１．２Ｖ系のＬＳＩ７１から１．５Ｖ系のＬＳＩ７０へ信号を送信する場合の等価回路を示している。
【０２６４】
また、図２４では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器７４、７６の値に含めて記載している。
【０２６５】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス７２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。さらに、１．５Ｖ系のＬＳＩ７０側の駆動に対応するＶＴＴには、受信側の１．２Ｖ系のＬＳＩ７１の電源電圧ＶＤＤＱ（１．２Ｖ）の１／２である０．６Ｖが供給される。また、１．２Ｖ系のＬＳＩ７１側の駆動に対応するＶＴＴには、受信側の１．５Ｖ系のＬＳＩ７０の電源電圧ＶＤＤＱ（１．５Ｖ）の１／２である０．７５Ｖが供給される。
【０２６６】
第１２実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ７０から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ７３ａのオン抵抗及びｎＭＯＳトランジスタ７３ｂのオン抵抗の値を双方向バス７２の特性インピーダンスと同じ４０Ωに設定する。したがって、ドライバのオン抵抗が双方向バス７２とインピーダンス整合される。
【０２６７】
また、信号受信側のＶＴＴ終端を形成する抵抗器７４の値を、例えば２６．６７Ωに設定する。このようにすると、ＶＯＨ２＝０．９６Ｖ、ＶＯＬ２＝０．３６Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６６Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．３３Ｖとなるため、信号振幅値を充分に確保することができる。
【０２６８】
一方、１．２Ｖ系のＬＳＩ７１から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ７５ａのオン抵抗及びｎＭＯＳトランジスタ７５ｂのオン抵抗の値を双方向バス７２の特性インピーダンスと同じ４０Ωに設定する。したがって、ドライバのオン抵抗が双方向バス７２とインピーダンス整合される。
【０２６９】
また、信号受信側のＶＴＴ終端を形成する抵抗器７６の値を、例えば６０Ωに設定する。このようにすると、ＶＯＨ１＝１．０２Ｖ、ＶＯＬ１＝０．３０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６６Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３６Ｖとなるため、信号振幅値を充分に確保することができる。
【０２７０】
このように、ＶＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、終端電圧ＶＴＴは２種類必要であるが、ドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０２７１】
図２５は本発明の信号伝送システムの第１３実施例の構成を示す回路図である。図２５は１．５Ｖ系のＬＳＩ８０と１．２Ｖ系のＬＳＩ８１間で信号伝送を行う回路例である。図２５（ａ）は１．５Ｖ系のＬＳＩ８０から１．２Ｖ系のＬＳＩ８１へ信号を送信する場合の等価回路を示し、図２５（ｂ）は１．２Ｖ系のＬＳＩ８１から１．５Ｖ系のＬＳＩ８０へ信号を送信する場合の等価回路を示している。
【０２７２】
また、図２５では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器８４、８６の値に含めて記載している。
【０２７３】
また、信号を送信するＤｒｉｖｅｒはｎＭＯＳトランジスタで構成されたＯｐｅｎ  ｄｒａｉｎ回路であり（Ｏｐｅｎ  ｄｒａｉｎ構成）、伝送線路である双方向バス８２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。なお、１．５Ｖ系のＬＳＩ８０側の駆動に対応するＶＴＴには、受信側の１．２Ｖ系のＬＳＩ８１の電源電圧ＶＤＤＱである１．２Ｖが供給される。また、１．２Ｖ系のＬＳＩ８１側の駆動に対応するＶＴＴには、受信側の１．５Ｖ系のＬＳＩ８０の電源電圧ＶＤＤＱである１．５Ｖが供給される。
【０２７４】
第１３実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ８０から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器８４の値を双方向バス８２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス８２とインピーダンス整合される。
【０２７５】
また、ドライバを構成するｎＭＯＳトランジスタ８３のオン抵抗を双方向バス８２の特性インピーダンスＺ０以下の値、例えば２０Ωに設定する。このようにすると、ＶＯＨ２＝１．２Ｖ、ＶＯＬ２＝０．４０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．８０Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４０Ｖとなるため、信号振幅値を充分に確保することができる。
【０２７６】
一方、１．２Ｖ系のＬＳＩ８１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器８６の値を双方向バス８２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス８２とインピーダンス整合される。
【０２７７】
また、ドライバを構成するｎＭＯＳトランジスタ８５のオン抵抗を、例えば２．８６Ωに設定する。このようにすると、ＶＯＨ１＝１．５０Ｖ、ＶＯＬ１＝０．１０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．８０Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．７０Ｖとなるため、信号振幅値を充分に確保することができる。
【０２７８】
また、双方向バス８２上を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）を、１．５Ｖ系のＬＳＩ８０と１．２Ｖ系のＬＳＩ８１とに共通な接地電位（ＧＮＤ）にするとプリント基板の設計が容易になる。なお、電源電圧ＶＤＤＱをＲｅｆｅｒｅｎｃｅとする場合、１．５Ｖ電源と１．２Ｖ電源とをそれぞれＲｅｆｅｒｅｎｃｅとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス８２を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）は接地電位（ＧＮＤ）であることが好ましい。
【０２７９】
このように、電源電圧ＶＤＤＱに接続されたＶＴＴ終端を持つＯｐｅｎ  ｄｒａｉｎドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆ＝０．８Ｖ＝（２／３）Ｖ２であるので基準電圧Ｖｒｅｆの生成が容易である。すなわち、システムコストを低減できる。ドライバは、ハイインピーダンス時に双方向バスにおける電力の消費がない。また、各ドライバのｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。さらに、基準電圧Ｖｒｅｆの値が大きいため、レシーバの設計が容易になる。
【０２８０】
図２６は本発明の信号伝送システムの第１４実施例の構成を示す回路図である。図２６は１．５Ｖ系のＬＳＩ８０と１．２Ｖ系のＬＳＩ８１間で信号伝送を行う回路例である。図２６（ａ）は１．５Ｖ系のＬＳＩ８０から１．２Ｖ系のＬＳＩ８１へ信号を送信する場合の等価回路を示し、図２６（ｂ）は１．２Ｖ系のＬＳＩ８１から１．５Ｖ系のＬＳＩ８０へ信号を送信する場合の等価回路を示している。
【０２８１】
また、図２６では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器８４、８６の値に含めて記載している。
【０２８２】
また、信号を送信するＤｒｉｖｅｒはｎＭＯＳトランジスタで構成されたＯｐｅｎ  ｄｒａｉｎ回路であり、伝送線路である双方向バス８２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。なお、１．５Ｖ系のＬＳＩ８０側の駆動に対応するＶＴＴには、受信側の１．２Ｖ系のＬＳＩ８１の電源電圧ＶＤＤＱである１．２Ｖが供給される。また、１．２Ｖ系のＬＳＩ８１側の駆動に対応するＶＴＴには、受信側の１．５Ｖ系のＬＳＩ８０の電源電圧ＶＤＤＱである１．５Ｖが供給される。
【０２８３】
第１４実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ８０から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器８４の値を双方向バス８２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス８２とインピーダンス整合される。
【０２８４】
また、ドライバを構成するｎＭＯＳトランジスタ８３のオン抵抗を双方向バス８２の特性インピーダンスＺ０以下の値、例えば４０Ωに設定する。このようにすると、ＶＯＨ２＝１．２０Ｖ、ＶＯＬ２＝０．６０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．９０Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．３０Ｖとなるため、信号振幅値を充分に確保することができる。なお、Δは、例えばＳＳＴＬ−１．８で規定された、基準電圧Ｖｒｅｆに対する入力レベル（０．２５Ｖ）の値を目安とする。
【０２８５】
一方、１．２Ｖ系のＬＳＩ８１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器８６の値を双方向バス８２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス８２とインピーダンス整合される。
【０２８６】
また、ドライバを構成するｎＭＯＳトランジスタ８５のオン抵抗を双方向バス８２の特性インピーダンスＺ０以下の値、例えば４０Ωに設定する。このようにすると、ＶＯＨ１＝１．５０Ｖ、ＶＯＬ１＝０．７５Ｖとなり、基準電圧Ｖｒｅｆ１＝１．１２５Ｖとなる。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３７５Ｖとなるため、信号振幅値を充分に確保することができる。
【０２８７】
本実施例では、基準電圧Ｖｒｅｆ１とＶｒｅｆ２とが一致しないが、電源電圧ＶＤＤＱが２種類、基準電圧Ｖｒｅｆが２種類であるため、電源の種類としては比較的少なくて済む。
【０２８８】
このように、電源電圧ＶＤＤＱに接続されたＶＴＴ終端を持つＯｐｅｎ  ｄｒａｉｎドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは２種類で済む。さらに、基準電圧Ｖｒｅｆ２＝０．９Ｖは、０．６Ｖ１あるいは（３／４）Ｖ２であるので基準電圧Ｖｒｅｆ２の生成が容易である。
【０２８９】
一方、基準電圧Ｖｒｅｆ１＝１．１２５Ｖであるが、基準電圧Ｖｒｅｆ１を容易に生成したい場合は、ドライバを構成するｎＭＯＳトランジスタ８５のオン抵抗を２０Ωにすればよい。その場合、ＶＯＨ１＝１．５Ｖ、ＶＯＬ１＝０．５Ｖとなり、基準電圧Ｖｒｅｆ１＝（２／３）Ｖ１となるため、基準電圧Ｖｒｅｆ１の生成が容易になる。また、基準電圧Ｖｒｅｆ１を基準電圧Ｖｒｅｆ２＝０．９Ｖに一致させる場合は、ドライバを構成するｎＭＯＳトランジスタ８５のオン抵抗を１０Ωにすればよい。その場合、ＶＯＨ１＝１．５Ｖ、ＶＯＬ１＝０．３Ｖとなり、基準電圧Ｖｒｅｆ１＝０．９Ｖとなる。この値は、上記０．６Ｖ１あるいは（３／４）Ｖ２であるため、容易に生成できる。よって、システムコストを低減できる。また、ドライバは、ハイインピーダンス時に双方向バスにおける電力の消費がない。また、各ドライバのｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。さらに、基準電圧Ｖｒｅｆの値が大きいため、レシーバの設計が容易になる。
【０２９０】
図２７は本発明の信号伝送システムの第１５実施例の構成を示す回路図である。図２７は１．５Ｖ系のＬＳＩ９０と１．２Ｖ系のＬＳＩ９１間で信号伝送を行う回路例である。図２７（ａ）は１．５Ｖ系のＬＳＩ９０から１．２Ｖ系のＬＳＩ９１へ信号を送信する場合の等価回路を示し、図２７（ｂ）は１．２Ｖ系のＬＳＩ９１から１．５Ｖ系のＬＳＩ９０へ信号を送信する場合の等価回路を示している。
【０２９１】
また、図２７では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器９４、９６の値に含めて記載している。
【０２９２】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス９２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。なお、１．５Ｖ系のＬＳＩ９０側の駆動に対応するＶＴＴには、受信側の１．２Ｖ系のＬＳＩ９１の電源電圧ＶＤＤＱである１．２Ｖが供給される。また、１．２Ｖ系のＬＳＩ９１側の駆動に対応するＶＴＴには、受信側の１．５Ｖ系のＬＳＩ９０の電源電圧ＶＤＤＱである１．５Ｖが供給される。
【０２９３】
第１５実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ９０から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ９３ａのオン抵抗及びｎＭＯＳトランジスタ９３ｂのオン抵抗の値を双方向バス９２の特性インピーダンスと同じ４０Ωに設定する。したがって、ドライバのオン抵抗が双方向バス９２とインピーダンス整合される。
【０２９４】
また、信号受信側のＶＴＴ終端を形成する抵抗器９４の値を、双方向バス９２の特性インピーダンス以上の値、例えば２Ｚ０＝８０Ωに設定する。このようにすると、ＶＯＨ２＝１．４０Ｖ、ＶＯＬ２＝０．４０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．９Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．５０Ｖとなるため、信号振幅値を充分に確保することができる。
【０２９５】
なお、抵抗器９４の値は６０Ω等に設定することもできるが、基準電圧Ｖｒｅｆ２の生成を容易にするため、抵抗器９４の値は２Ｚ０（８０Ω）に設定するのが好ましい。このとき、基準電圧Ｖｒｅｆ２は（Ｖ１＋Ｖ２）／３で得られる。
【０２９６】
一方、１．２Ｖ系のＬＳＩ９１から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ９５ａのオン抵抗及びｎＭＯＳトランジスタ９５ｂのオン抵抗の値を双方向バス９２の特性インピーダンスと同じ４０Ωに設定する。したがって、ドライバのオン抵抗が双方向バス９２とインピーダンス整合される。
【０２９７】
また、信号受信側のＶＴＴ終端を形成する抵抗器９６の値を、双方向バス９２の特性インピーダンス以上の値、例えば２Ｚ０＝８０Ωに設定する。このようにすると、ＶＯＨ１＝１．３０Ｖ、ＶＯＬ１＝０．５０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．９Ｖとなり、基準電圧Ｖｒｅｆ２に一致する。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４０Ｖとなるため、信号振幅値を充分に確保することができる。
【０２９８】
なお、抵抗器９６の値は６９．１Ω等に設定することもできるが、基準電圧Ｖｒｅｆ１の生成を容易にするため、抵抗器９６の値は２Ｚ０（８０Ω）に設定するのが好ましい。このとき、基準電圧Ｖｒｅｆ１は（Ｖ１＋Ｖ２）／３で得られる。
【０２９９】
また、双方向バス９２上を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）を、１．５Ｖ系のＬＳＩ９０と１．２Ｖ系のＬＳＩ９１とに共通な接地電位（ＧＮＤ）にするとプリント基板の設計が容易になる。なお、電源電圧ＶＤＤＱをＲｅｆｅｒｅｎｃｅとする場合、１．５Ｖ電源と１．２Ｖ電源とをそれぞれＲｅｆｅｒｅｎｃｅとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス９２を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）は接地電位（ＧＮＤ）であることが好ましい。
【０３００】
このように、電源電圧ＶＤＤＱに接続されたＶＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、本実施例では基準電圧Ｖｒｅｆ＝（Ｖ１＋Ｖ２）／３となるように設定するので基準電圧Ｖｒｅｆの生成が容易である。すなわち、システムコストを低減できる。また、ドライバは、ハイインピーダンス時に双方向バスにおける電力の消費がない。なお、本実施例では基準電圧Ｖｒｅｆの値が電源電圧ＶＤＤＱの１／２の値から少しずれているが、大きな問題ではなく、入力回路の設計が容易になる。
【０３０１】
図２８は本発明の信号伝送システムの第１６実施例の構成を示す回路図である。図２８は１．５Ｖ系のＬＳＩ９０と１．２Ｖ系のＬＳＩ９１間で信号伝送を行う回路例である。図２８（ａ）は１．５Ｖ系のＬＳＩ９０から１．２Ｖ系のＬＳＩ９１へ信号を送信する場合の等価回路を示し、図２８（ｂ）は１．２Ｖ系のＬＳＩ９１から１．５Ｖ系のＬＳＩ９０へ信号を送信する場合の等価回路を示している。
【０３０２】
また、図２８では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器９４、９６の値に含めて記載している。
【０３０３】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス９２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。なお、１．５Ｖ系のＬＳＩ９０側の駆動に対応するＶＴＴには、受信側の１．２Ｖ系のＬＳＩ９１の電源電圧ＶＤＤＱである１．２Ｖが供給される。また、１．２Ｖ系のＬＳＩ９１側の駆動に対応するＶＴＴには、受信側の１．５Ｖ系のＬＳＩ９０の電源電圧ＶＤＤＱである１．５Ｖが供給される。
【０３０４】
第１６実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ９０から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器９４の値を、双方向バス９２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス９２とインピーダンス整合される。
【０３０５】
また、ドライバを構成するｐＭＯＳトランジスタ９３ａのオン抵抗及びｎＭＯＳトランジスタ９３ｂのオン抵抗の値を双方向バス９２の特性インピーダンスＺ０の１／２である２０Ωに設定する。このようにすると、ＶＯＨ２＝１．４０Ｖ、ＶＯＬ２＝０．４０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．９Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．５０Ｖとなるため、信号振幅値を充分に確保することができる。このとき、基準電圧Ｖｒｅｆ２は（Ｖ１＋Ｖ２）／３で得られる。
【０３０６】
一方、１．２Ｖ系のＬＳＩ９１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器９６の値を、双方向バス９２の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス９２とインピーダンス整合される。
【０３０７】
また、ドライバを構成するｐＭＯＳトランジスタ９５ａのオン抵抗及びｎＭＯＳトランジスタ９５ｂのオン抵抗の値を双方向バス９２の特性インピーダンスＺ０の１／２である２０Ωに設定する。このようにすると、ＶＯＨ１＝１．３０Ｖ、ＶＯＬ１＝０．５０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．９Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．４０Ｖとなるため、信号振幅値を充分に確保することができる。このとき、基準電圧Ｖｒｅｆ１は（Ｖ１＋Ｖ２）／３で得られる。
【０３０８】
このように、電源電圧ＶＤＤＱに接続されたＶＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、本実施例では基準電圧Ｖｒｅｆ＝（Ｖ１＋Ｖ２）／３となるように設定するので基準電圧Ｖｒｅｆの生成が容易である。すなわち、システムコストを低減できる。また、ドライバは、ハイインピーダンス時に双方向バスにおける電力の消費がない。なお、本実施例では基準電圧Ｖｒｅｆの値が電源電圧ＶＤＤＱの１／２の値から少しずれているが、大きな問題とはならない。
【０３０９】
図２９に図２８に示した第１６実施例の信号伝送システムを一般化した回路を示す。
【０３１０】
図２９（ａ）は電源電圧ＶＤＤＱ＝Ｖ１系のＬＳＩ９０から電源電圧ＶＤＤＱ＝Ｖ２系のＬＳＩ９１へ信号を送信する場合の等価回路を示し、図２９（ｂ）はＶ２系のＬＳＩ９１からＶ１系のＬＳＩ９０へ信号を送信する場合の等価回路を示している。
【０３１１】
なお、図２９では、Ｖ１＞Ｖ２である。また、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。
【０３１２】
また、信号を送信するドライバはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス９２の特性インピーダンスはＺ０である。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。なお、Ｖ１系のＬＳＩ９０側の駆動に対応するＶＴＴには、受信側のＬＳＩ９１の電源電圧ＶＤＤＱであるＶ２が供給される。また、Ｖ２系のＬＳＩ９１側の駆動に対応するＶＴＴには、受信側のＬＳＩ９０の電源電圧ＶＤＤＱであるＶ１が供給される。
【０３１３】
まず、Ｖ１系のＬＳＩ９０から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器９４の値を、双方向バス９２の特性インピーダンスの値と同じＺ０に設定する。したがって、終端抵抗が双方向バス９２とインピーダンス整合される。
【０３１４】
また、ドライバを構成するｐＭＯＳトランジスタ９３ａのオン抵抗及びｎＭＯＳトランジスタ９３ｂのオン抵抗の値を双方向バス９２の特性インピーダンスＺ０の１／２に設定する。このようにすると、
ＶＯＨ２＝（２Ｖ１＋Ｖ２）／３
ＶＯＬ２＝Ｖ２／３
となり、
Ｖｒｅｆ２＝（Ｖ１＋Ｖ２）／３
となる。
【０３１５】
一方、Ｖ２系のＬＳＩ９１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器９６の値を、双方向バス９２の特性インピーダンスの値と同じＺ０に設定する。したがって、終端抵抗が双方向バス９２とインピーダンス整合される。
【０３１６】
また、ドライバを構成するｐＭＯＳトランジスタ９５ａのオン抵抗及びｎＭＯＳトランジスタ９５ｂのオン抵抗の値を双方向バス９２の特性インピーダンスＺ０の１／２に設定する。このようにすると、
ＶＯＨ１＝（Ｖ１＋２Ｖ２）／３
ＶＯＬ１＝Ｖ１  ／３
となり、
Ｖｒｅｆ１＝（Ｖ１＋Ｖ２）／３
となり、Ｖｒｅｆ２と一致する。
【０３１７】
このように、電源電圧ＶＤＤＱに接続されたＶＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、本実施例では基準電圧Ｖｒｅｆ＝（Ｖ１＋Ｖ２）／３となるように設定するので基準電圧Ｖｒｅｆの生成が容易である。すなわち、システムコストを低減できる。また、ドライバは、ハイインピーダンス時に双方向バスにおける電力の消費がない。なお、本実施例では基準電圧Ｖｒｅｆの値が電源電圧ＶＤＤＱの１／２の値から少しずれているが、大きな問題とはならない。
【０３１８】
図３０は図２９に示した信号伝送システムで用いる基準電圧を発生する回路の一構成例を示す回路図である。
【０３１９】
図３０に示す回路は、基準電圧Ｖｒｅｆとして、Ｖｒｅｆ＝（Ｖ１＋Ｖ２）／３を生成する回路であり、図３０（ａ）は値がＲと２Ｒの抵抗器をそれぞれ２つずつ用いて基準電圧Ｖｒｅｆを発生させる例、図３０（ｂ）は値がＲの４つの抵抗器と値が２Ｒの２つの抵抗器とを用いて基準電圧Ｖｒｅｆを発生させる例である。各抵抗器の値Ｒは、その値のバラツキ傾向によって使い分けることが可能である。このような簡単な構成で基準電圧Ｖｒｅｆの値を発生することができる。
【０３２０】
（第５の実施の形態）
図３１は本発明の信号伝送システムの第５の実施の形態の構成を示すブロック図である。
【０３２１】
図３１に示すように、第５の実施の形態の信号伝送システムは、１．５Ｖ系の半導体集積回路装置（ＬＳＩ）１００と１．２Ｖ系の半導体集積回路装置（ＬＳＩ）１０１とが伝送線路である双方向バス１０４で直接接続され、さらに、１．２Ｖ系の半導体集積回路装置（ＬＳＩ）１０１と１．２Ｖ系の半導体集積回路装置（ＬＳＩ）１０２とが伝送線路である双方向バス１０５で直接接続された構成である。１．５Ｖ系のＬＳＩ１００と１．２Ｖ系のＬＳＩ１０１とは、例えばＤＩＭＭ１０３に搭載される。
【０３２２】
ＬＳＩ１００、ＬＳＩ１０１、及びＬＳＩ１０２は、それぞれ不図示のドライバ、レシーバ、終端抵抗、及び終端抵抗をオンオフするためのスイッチを備えている。
【０３２３】
本実施形態の信号伝送システムでは、各ＬＳＩに供給する基準電圧ＶｒｅｆＡの値は同一であり、その値を０．６Ｖ１等に設定することで基準電圧ＶｒｅｆＡの生成を容易にしている。このようにすることで、システム全体として電源電圧ＶＤＱが２種類、基準電圧ＶｒｅｆＡが１種類になるため、システムコストを低減できる。本実施形態では、ＤＩＭＭ１０３へ供給する電源電圧ＶＤＤＱが２種類になるが、ＤＩＭＭの電力やシステムの電力を低減できる。また、各ＬＳＩは共通のＰＣＢ上に搭載されていてもよい。
【０３２４】
次に、第５の実施の形態の信号伝送システムを実現するための実施例について説明する。
【０３２５】
図３２は、図３１に示した第５の実施の形態を実現する、信号伝送システムの第１７実施例の構成を示す回路図である。図３２は、図３１に示した基準電圧ＶｒｅｆＡ＝０．９Ｖに設定する例を示している。また、図３２は１．５Ｖ系のＬＳＩ１００と１．２Ｖ系のＬＳＩ１０１間で信号伝送を行う回路例である。図３２（ａ）は１．５Ｖ系のＬＳＩ１００から１．２Ｖ系のＬＳＩ１０１へ信号を送信する場合の等価回路を示し、図３２（ｂ）は１．２Ｖ系のＬＳＩ１０１から１．５Ｖ系のＬＳＩ１００へ信号を送信する場合の等価回路を示している。
【０３２６】
また、図３２では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１０７、１０９の値に含めて記載している。
【０３２７】
また、信号を送信するＤｒｉｖｅｒはｎＭＯＳトランジスタで構成されたＯｐｅｎ  ｄｒａｉｎ回路であり、伝送線路である双方向バス１０４の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。なお、１．５Ｖ系のＬＳＩ１００側の駆動に対応するＶＴＴには、受信側の１．２Ｖ系のＬＳＩ１０１の電源電圧ＶＤＤＱである１．２Ｖが供給される。また、１．２Ｖ系のＬＳＩ１０１側の駆動に対応するＶＴＴには、受信側の１．５Ｖ系のＬＳＩ１００の電源電圧ＶＤＤＱである１．５Ｖが供給される。
【０３２８】
第１７実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ１００から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器１０７の値を双方向バス１０４の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス１０４とインピーダンス整合される。
【０３２９】
また、ドライバを構成するｎＭＯＳトランジスタ１０６のオン抵抗を双方向バス１０４の特性インピーダンスの値と同じ４０Ωに設定する。このようにすると、ＶＯＨ２＝１．２０Ｖ、ＶＯＬ２＝０．６０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．９０Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．３０Ｖとなるため、信号振幅値を充分に確保することができる。また、基準電圧Ｖｒｅｆ２は３／４（Ｖ２）で得られる。
【０３３０】
一方、１．２Ｖ系のＬＳＩ１０１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器１０９の値を双方向バス１０４の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス１０４とインピーダンス整合される。
【０３３１】
また、ドライバを構成するｎＭＯＳトランジスタ１０８のオン抵抗を、例えば１０Ωに設定する。このようにすると、ＶＯＨ１＝１．５０Ｖ、ＶＯＬ１＝０．３０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．９０Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．６０Ｖとなるため、信号振幅値を充分に確保することができる。
【０３３２】
また、双方向バス１０４上を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）を、１．５Ｖ系のＬＳＩ１００と１．２Ｖ系のＬＳＩ１０１とに共通な接地電位（ＧＮＤ）にするとプリント基板の設計が容易になる。なお、電源電圧ＶＤＤＱをＲｅｆｅｒｅｎｃｅとする場合、１．５Ｖ電源と１．２Ｖ電源とをそれぞれＲｅｆｅｒｅｎｃｅとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス１０４を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）は接地電位（ＧＮＤ）であることが好ましい。
【０３３３】
このように、電源電圧ＶＤＤＱに接続されたＶＴＴ終端を持つＯｐｅｎ  ｄｒａｉｎドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆ＝０．９Ｖ＝０．７５Ｖ２になるように設定するので基準電圧Ｖｒｅｆの生成が容易である。すなわち、システムコストを低減できる。
【０３３４】
また、基準電圧Ｖｒｅｆの値を電源電圧ＶＤＤＱの１／２の値よりも高く設定するため、各ドライバのｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。さらに、基準電圧Ｖｒｅｆの値が大きいため、レシーバの設計が容易になる。
【０３３５】
図３３は、図３１に示した第５の実施の形態を実現する、信号伝送システムの第１８実施例の構成を示す回路図である。図３３は、図３１に示した基準電圧ＶｒｅｆＡ＝０．９Ｖに設定する例を示している。また、図３３は１．２Ｖ系のＬＳＩ１０１と１．２Ｖ系のＬＳＩ１０２間で信号伝送を行う回路例である。図３３（ａ）は１．２Ｖ系のＬＳＩ１０１から１．２Ｖ系のＬＳＩ１０２へ信号を送信する場合の等価回路を示し、図３３（ｂ）は１．２Ｖ系のＬＳＩ１０２から１．２Ｖ系のＬＳＩ１０１へ信号を送信する場合の等価回路を示している。
【０３３６】
また、図３３では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１１１、１１３の値に含めて記載している。
【０３３７】
また、信号を送信するＤｒｉｖｅｒはｎＭＯＳトランジスタで構成されたＯｐｅｎ  ｄｒａｉｎ回路であり、伝送線路である双方向バス１０５の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＶＴＴ終端されている。なお、終端電圧ＶＴＴは共に１．２Ｖである。
【０３３８】
第１８実施例の信号伝送システムでは、１．２Ｖ系のＬＳＩ１０１から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器１１１の値を双方向バス１０５の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス１０５とインピーダンス整合される。
【０３３９】
また、ドライバを構成するｎＭＯＳトランジスタ１１０のオン抵抗を双方向バス１０５の特性インピーダンスの値と同じ４０Ωに設定する。このようにすると、ＶＯＨ２＝１．２０Ｖ、ＶＯＬ２＝０．６０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．９０Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．３０Ｖとなるため、信号振幅値を充分に確保することができる。また、基準電圧Ｖｒｅｆ２は３Ｖ２／４で得られる。
【０３４０】
一方、１．２Ｖ系のＬＳＩ１０２から信号を送信する場合、信号受信側のＶＴＴ終端を形成する抵抗器１１３の値を双方向バス１０５の特性インピーダンスの値と同じ４０Ωに設定する。したがって、終端抵抗が双方向バス１０５とインピーダンス整合される。
【０３４１】
また、ドライバを構成するｎＭＯＳトランジスタ１１２のオン抵抗を双方向バス１０５の特性インピーダンスの値と同じ４０Ωに設定する。このようにすると、ＶＯＨ１＝１．２０Ｖ、ＶＯＬ１＝０．６０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．９０Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３０Ｖとなるため、信号振幅値を充分に確保することができる。また、基準電圧Ｖｒｅｆ２は３Ｖ２／４で得られる。
【０３４２】
このように、電源電圧ＶＤＤＱに接続されたＶＴＴ終端を持つＯｐｅｎ  ｄｒａｉｎドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。図３２及び図３３に示すような回路構成によって、１種類の基準電圧ＶｒｅｆＡ＝０．９Ｖを持つ図３１に示す信号伝送システムを実現できる。
【０３４３】
図３４は、図３１に示した第５の実施の形態を実現する、信号伝送システムの第１９実施例の構成を示す回路図である。図３４は、図３１に示した基準電圧ＶｒｅｆＡ＝０．６Ｖに設定する例を示している。また、図３４は１．５Ｖ系のＬＳＩ１００と１．２Ｖ系のＬＳＩ１０１間で信号伝送を行う回路例である。図３４（ａ）は１．５Ｖ系のＬＳＩ１００から１．２Ｖ系のＬＳＩ１０１へ信号を送信する場合の等価回路を示し、図３４（ｂ）は１．２Ｖ系のＬＳＩ１０１から１．５Ｖ系のＬＳＩ１００へ信号を送信する場合の等価回路を示している。
【０３４４】
また、図３４では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１１５ａ、１１５ｂ、１１７ａ、１１７ｂの値に含めて記載している。
【０３４５】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１０４の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０３４６】
第１９実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ１００から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１１５ａ及び１１５ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１１５ａと１１５ｂの並列値に等しく、４０Ωになるため、双方向バス１０４とインピーダンスが整合される。
【０３４７】
また、ドライバを構成するｐＭＯＳトランジスタ１１４ａのオン抵抗を双方向バス１０４の特性インピーダンス以下の値、例えば４０Ωに設定し、ｎＭＯＳトランジスタ１１４ｂのオン抵抗を１３．３３Ωに設定する。このようにすると、ＶＯＨ２＝１．０５Ｖ、ＶＯＬ２＝０．１５Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６０Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４５Ｖとなるため、信号振幅値を充分に確保することができる。
【０３４８】
一方、１．２Ｖ系のＬＳＩ１０１から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１１７ａ及び１１７ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１１７ａと１１７ｂの並列値に等しく、４０Ωになるため、双方向バス１０４とインピーダンスが整合される。
【０３４９】
また、ドライバを構成するｐＭＯＳトランジスタ１１６ａのオン抵抗を双方向バス１０４の特性インピーダンス以下の値、例えば４０Ωに設定し、ｎＭＯＳトランジスタ１１６ｂのオン抵抗を１７．１４Ωに設定する。このようにすると、ＶＯＨ１＝０．９７５Ｖ、ＶＯＬ１＝０．２２５Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６０Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３７５Ｖとなるため、信号振幅値を充分に確保することができる。
【０３５０】
また、双方向バス１０４上を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）を、１．５Ｖ系のＬＳＩ１００と１．２Ｖ系のＬＳＩ１０１とに共通な接地電位（ＧＮＤ）にすることは他の例と同様である。
【０３５１】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは１種類で済む。さらに、基準電圧Ｖｒｅｆが０．５Ｖ２となるように設定するため、基準電圧Ｖｒｅｆを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Ｖｒｅｆの値が、電源電圧ＶＤＤＱの１／２の値から大きくずれていないので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に充分な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０３５２】
図３５は、図３１に示した第５の実施の形態を実現する、信号伝送システムの第２０実施例の構成を示す回路図である。図３５は、図３１に示した基準電圧ＶｒｅｆＡ＝０．６Ｖに設定する例を示している。また、図３５は１．２Ｖ系のＬＳＩ１０１と１．２Ｖ系のＬＳＩ１０２間で信号伝送を行う回路例である。なお、図３５（ａ）は１．２Ｖ系のＬＳＩ１０１から１．２Ｖ系のＬＳＩ１０２へ信号を送信する場合の等価回路を示し、図３５（ｂ）は１．２Ｖ系のＬＳＩ１０２から１．２Ｖ系のＬＳＩ１０１へ信号を送信する場合の等価回路を示している。
【０３５３】
また、図３５では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１１９ａ、１１９ｂ、１２１ａ、１２１ｂの値に含めて記載している。
【０３５４】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１０５の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０３５５】
第２０実施例の信号伝送システムでは、１．２Ｖ系のＬＳＩ１０１から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１１９ａ及び１１９ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１１９ａと１１９ｂの並列値に等しく、４０Ωになるため、双方向バス１０５とインピーダンスが整合される。
【０３５６】
また、ドライバを構成するｐＭＯＳトランジスタ１１８ａのオン抵抗及びｎＭＯＳトランジスタ１１８ｂのオン抵抗を、それぞれ双方向バス１０５の特性インピーダンス以下の値、例えば２０Ωに設定する。このようにすると、ＶＯＨ２＝１．００Ｖ、ＶＯＬ２＝０．２０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６０Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４０Ｖとなるため、信号振幅値を充分に確保することができる。
【０３５７】
一方、１．２Ｖ系のＬＳＩ１０２から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１２１ａ及び１２１ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１２１ａと１２１ｂの並列値に等しく、４０Ωになるため、双方向バス１０５とインピーダンスが整合される。
【０３５８】
また、ドライバを構成するｐＭＯＳトランジスタ１２０ａのオン抵抗及びｎＭＯＳトランジスタ１２０ｂのオン抵抗を、それぞれ双方向バス１０５の特性インピーダンス以下の値、例えば２０Ωに設定する。このようにすると、ＶＯＨ１＝１．００Ｖ、ＶＯＬ１＝０．２０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６０Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．４０Ｖとなるため、信号振幅値を充分に確保することができる。
【０３５９】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。
【０３６０】
図３４及び図３５に示すような回路構成によって、１種類の基準電圧ＶｒｅｆＡ＝０．６Ｖを持つ図３１に示す信号伝送システムを実現できる。
【０３６１】
図３６は、図３１に示した第５の実施の形態を実現する、信号伝送システムの第２１実施例の構成を示す回路図である。図３６は、図３１に示した基準電圧ＶｒｅｆＡ＝０．６７５Ｖに設定する例を示している。また、図３６は１．２Ｖ系のＬＳＩ１０１と１．２Ｖ系のＬＳＩ１０２間で信号伝送を行う回路例である。１．５Ｖ系のＬＳＩ１００と１．２Ｖ系のＬＳＩ１０１の間の信号伝送は、例えば、図２、図５、図７に示した各実施例の構成にすればよい。図３６（ａ）は１．２Ｖ系のＬＳＩ１０１から１．２Ｖ系のＬＳＩ１０２へ信号を送信する場合の等価回路を示し、図３６（ｂ）は１．２Ｖ系のＬＳＩ１０２から１．２Ｖ系のＬＳＩ１０１へ信号を送信する場合の等価回路を示している。
【０３６２】
また、図３６では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１１９ａ、１１９ｂ、１２１ａ、１２１ｂの値に含めて記載している。
【０３６３】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１０５の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０３６４】
第２１実施例の信号伝送システムでは、１．２Ｖ系のＬＳＩ１０１から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１１９ａ及び１１９ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１１９ａと１１９ｂの並列値に等しく、４０Ωになるため、双方向バス１０５とインピーダンスが整合される。
【０３６５】
また、ドライバを構成するｎＭＯＳトランジスタ１１８ｂのオン抵抗を双方向バス１０５の特性インピーダンス以下の値、例えば４０Ωに設定し、ｐＭＯＳトランジスタ１１８ａのオン抵抗を１３．３３Ωに設定する。このようにすると、ＶＯＨ２＝１．０５Ｖ、ＶＯＬ２＝０．３０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６７５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．３７５Ｖとなるため、信号振幅値を充分に確保することができる。
【０３６６】
一方、１．２Ｖ系のＬＳＩ１０２から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１２１ａ及び１２１ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１１９ａと１１９ｂの並列値に等しく、４０Ωになるため、双方向バス１０５とインピーダンスが整合される。
【０３６７】
また、ドライバを構成するｎＭＯＳトランジスタ１２０ｂのオン抵抗を双方向バス１０５の特性インピーダンス以下の値、例えば４０Ωに設定し、ｐＭＯＳトランジスタ１２０ａのオン抵抗を１３．３３Ωに設定する。このようにすると、ＶＯＨ１＝１．０５Ｖ、ＶＯＬ１＝０．３０Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６７５Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３７５Ｖとなるため、信号振幅値を充分に確保することができる。
【０３６８】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。
【０３６９】
また、図２や図３６に示すような回路構成によって、１種類の基準電圧ＶｒｅｆＡ＝０．６７５Ｖを持つ図３１に示す信号伝送システムを実現できる。
【０３７０】
（第６の実施の形態）
図３７は本発明の信号伝送システムの第６の実施の形態の構成を示すブロック図である。
【０３７１】
図３７に示すように、第６の実施の形態の信号伝送システムは、１．５Ｖ系の半導体集積回路装置（ＬＳＩ）１３０と１．５Ｖ系の半導体集積回路装置（ＬＳＩ）１３１とが伝送線路である双方向バス１３３で直接接続され、さらに、１．５Ｖ系の半導体集積回路装置（ＬＳＩ）１３１と１．２Ｖ系の半導体集積回路装置（ＬＳＩ）１３２とが伝送線路である双方向バス１３４で直接接続された構成である。１．５Ｖ系のＬＳＩ１３０と１．５Ｖ系のＬＳＩ１３１とは、例えばＤＩＭＭ１２５に搭載される。
【０３７２】
ＬＳＩ１３０、ＬＳＩ１３１、及びＬＳＩ１３２は、それぞれ不図示のドライバ、レシーバ、終端抵抗、及び終端抵抗をオンオフするためのスイッチを備えている。
【０３７３】
本実施形態の信号伝送システムでは、各ＬＳＩに供給する基準電圧ＶｒｅｆＡ、ＶｒｅｆＢの値は同一が望ましい。また、それらの値を０．６Ｖ１等に設定することで基準電圧ＶｒｅｆＡの生成を容易にしている。このようにすることで、システム全体として電源電圧ＶＤＱが２種類、基準電圧ＶｒｅｆＡが１種類になるため、システムコストを低減できる。本実施形態では、ＤＩＭＭ１２５へ供給する電源電圧ＶＤＤＱも１種類となり、ＤＩＭＭ基板の層数を低減できるため、コストを低減できる。また、各ＬＳＩは共通のＰＣＢ上に搭載されていてもよい。
【０３７４】
次に、第６の実施の形態の信号伝送システムを実現するための実施例について説明する。
【０３７５】
図３８は、図３７に示した第６の実施の形態を実現する、信号伝送システムの第２２実施例の構成を示す回路図である。図３８は、図３７に示した基準電圧ＶｒｅｆＡ＝ＶｒｅｆＢ＝０．９Ｖに設定する例を示している。また、図３８は１．５Ｖ系のＬＳＩ１３０と１．５Ｖ系のＬＳＩ１３１間で信号伝送を行う回路例である。図３８（ａ）は１．５Ｖ系のＬＳＩ１３０から１．５Ｖ系のＬＳＩ１３１へ信号を送信する場合の等価回路を示し、図３８（ｂ）は１．５Ｖ系のＬＳＩ１３１から１．５Ｖ系のＬＳＩ１３０へ信号を送信する場合の等価回路を示している。
【０３７６】
また、図３８では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１３６ａ、１３６ｂ、１３８ａ、１３８ｂ、の値に含めて記載している。
【０３７７】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１３３の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。なお、Ｄｒｉｖｅｒは、Ｐｕｓｈ−ｐｕｌｌ構成に代えてＯｐｅｎ  ｄｒａｉｎで構成してもよい。
【０３７８】
第２２実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ１３０から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１３６ａ及び１３６ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１３６ａと１３６ｂの並列値に等しく、４０Ωになるため、双方向バス１３３とインピーダンスが整合される。
【０３７９】
また、ドライバを構成するｐＭＯＳトランジスタ１３５ａのオン抵抗の値を、例えば４．４４Ωに設定し、ｎＭＯＳトランジスタ１３５ｂのオン抵抗の値を４０Ωに設定する。このようにすると、ＶＯＨ２＝１．４２５Ｖ、ＶＯＬ２＝０．３７５Ｖとなり、基準電圧Ｖｒｅｆ２＝０．９０Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．５２５Ｖとなるため、信号振幅値を充分に確保することができる。
【０３８０】
一方、１．５Ｖ系のＬＳＩ１３１から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１３８ａ及び１３８ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１３８ａと１３８ｂの並列値に等しく、４０Ωになるため、双方向バス１３３とインピーダンスが整合される。
【０３８１】
また、ドライバを構成するｐＭＯＳトランジスタ１３７ａのオン抵抗の値を、例えば４．４４Ωに設定し、ｎＭＯＳトランジスタ１３７ｂのオン抵抗の値を４０Ωに設定する。このようにすると、ＶＯＨ１＝１．４２５Ｖ、ＶＯＬ１＝０．３７５Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．９０Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．５２５Ｖとなるため、信号振幅値を充分に確保することができる。
【０３８２】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。
【０３８３】
なお、１．５Ｖ系のＬＳＩ１３１と１．２Ｖ系のＬＳＩ１３２間の信号伝送は、例えば、図３２に示した実施例の構成にすればよい。
【０３８４】
したがって、図３８や図３２に示すような回路構成によって、１種類の基準電圧ＶｒｅｆＡ＝ＶｒｅｆＢ＝０．９Ｖを持つ図３７に示す信号伝送システムを実現できる。
【０３８５】
図３９は、図３７に示した第６の実施の形態を実現する、信号伝送システムの第２３実施例の構成を示す回路図である。図３９は、図３７に示した基準電圧ＶｒｅｆＡ＝ＶｒｅｆＢ＝０．７５Ｖに設定する例を示している。また、図３９は１．５Ｖ系のＬＳＩ１３１と１．２Ｖ系のＬＳＩ１３２間で信号伝送を行う回路例である。図３９（ａ）は１．５Ｖ系のＬＳＩ１３１から１．２Ｖ系のＬＳＩ１３２へ信号を送信する場合の等価回路を示し、図３９（ｂ）は１．２Ｖ系のＬＳＩ１３２から１．５Ｖ系のＬＳＩ１３１へ信号を送信する場合の等価回路を示している。
【０３８６】
また、図３９では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１４０ａ、１４０ｂ、１４２ａ、１４２ｂの値に含めて記載している。
【０３８７】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１３４の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０３８８】
第２３実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ１３１から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１４０ａ及び１４０ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１４０ａと１４０ｂの並列値に等しく、４０Ωになるため、双方向バス１３４とインピーダンスが整合される。
【０３８９】
また、ドライバを構成するｐＭＯＳトランジスタ１３９ａのオン抵抗の値を、例えば２０Ωに設定し、ｎＭＯＳトランジスタ１３９ｂのオン抵抗の値を４０Ωに設定する。このようにすると、ＶＯＨ２＝１．２０Ｖ、ＶＯＬ２＝０．３０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．７５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４５Ｖとなるため、信号振幅値を充分に確保することができる。
【０３９０】
一方、１．２Ｖ系のＬＳＩ１３２から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１４２ａ及び１４２ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１４２ａと１４２ｂの並列値に等しく、４０Ωになるため、双方向バス１３４とインピーダンスが整合される。
【０３９１】
また、ドライバを構成するｐＭＯＳトランジスタ１４１ａのオン抵抗の値を、例えば８Ωに設定し、ｎＭＯＳトランジスタ１４１ｂのオン抵抗の値を４０Ωに設定する。このようにすると、ＶＯＨ１＝１．１２５Ｖ、ＶＯＬ１＝０．３７５Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．７５Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３７５Ｖとなるため、信号振幅値を充分に確保することができる。
【０３９２】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。
【０３９３】
なお、１．５Ｖ系のＬＳＩ１３０と１．５Ｖ系のＬＳＩ１３１間の信号伝送は、例えば、図３５に示した実施例の構成にすればよい。但し、電源電圧ＶＤＤＱは、それぞれ１．５Ｖである。
【０３９４】
したがって、図３５に示した実施例に電源電圧ＶＤＤＱとして１．５Ｖを供給する回路構成と図３９に示す回路構成によって、１種類の基準電圧ＶｒｅｆＡ＝ＶｒｅｆＢ＝０．７５Ｖを持つ図３７に示す信号伝送システムを実現できる。
【０３９５】
図４０は、図３７に示した第６の実施の形態を実現する、信号伝送システムの第２４実施例の構成を示す回路図である。図４０は、図３７に示した基準電圧ＶｒｅｆＡ＝ＶｒｅｆＢ＝０．６７５Ｖに設定する例を示している。また、図４０は１．５Ｖ系のＬＳＩ１３０と１．５Ｖ系のＬＳＩ１３１間で信号伝送を行う回路例である。図４０（ａ）は１．５Ｖ系のＬＳＩ１３０から１．５Ｖ系のＬＳＩ１３１へ信号を送信する場合の等価回路を示し、図４０（ｂ）は１．５Ｖ系のＬＳＩ１３１から１．５Ｖ系のＬＳＩ１３０へ信号を送信する場合の等価回路を示している。
【０３９６】
また、図４０では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１３６ａ、１３６ｂ、１３９ａ、１３９ｂの値に含めて記載している。
【０３９７】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１３３の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０３９８】
第２４実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ１３０から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１３６ａ及び１３６ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１３６ａと１３６ｂの並列値に等しく、４０Ωになるため、双方向バス１３３とインピーダンスが整合される。
【０３９９】
また、ドライバを構成するｐＭＯＳトランジスタ１３５ａのオン抵抗の値を、例えば４０Ωに設定し、ｎＭＯＳトランジスタ１３５ｂのオン抵抗の値を１７．１４Ωに設定する。このようにすると、ＶＯＨ２＝１．１２５Ｖ、ＶＯＬ２＝０．２２５Ｖとなり、基準電圧Ｖｒｅｆ２＝０．６７５Ｖとなる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４５Ｖとなるため、信号振幅値を充分に確保することができる。
【０４００】
一方、１．５Ｖ系のＬＳＩ１３１から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１３８ａ及び１３８ｂの値を２Ｚ０＝８０Ωに設定する。終端抵抗の値は抵抗器１３６ａと１３６ｂの並列値に等しく、４０Ωになるため、双方向バス１３３とインピーダンスが整合される。
【０４０１】
また、ドライバを構成するｐＭＯＳトランジスタ１３７ａのオン抵抗の値を、例えば４０Ωに設定し、ｎＭＯＳトランジスタ１３７ｂのオン抵抗の値を１７．１４Ωに設定する。このようにすると、ＶＯＨ１＝１．１２５Ｖ、ＶＯＬ１＝０．２２５Ｖとなる。また、基準電圧Ｖｒｅｆ１＝０．６７５Ｖとなり、基準電圧Ｖｒｅｆ２の値に一致する。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．４５Ｖとなるため、信号振幅値を充分に確保することができる。
【０４０２】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。
【０４０３】
なお、１．５Ｖ系のＬＳＩ１３１と１．２Ｖ系のＬＳＩ１３２間の信号伝送は、例えば、図２、図５、図７に示した各実施例の構成にすればよい。
【０４０４】
したがって、図４０と図２、図５、図７に示す回路構成によって、１種類の基準電圧ＶｒｅｆＡ＝ＶｒｅｆＢ＝０．６７５Ｖを持つ図３７に示す信号伝送システムを実現できる。
【０４０５】
図４１は、図３７に示した第６の実施の形態を実現する、信号伝送システムの第２５実施例の構成を示す回路図である。図４１は基準電圧ＶｒｅｆＢが不要な例であり、１．５Ｖ系のＬＳＩ１３１と１．２Ｖ系のＬＳＩ１３２間で信号伝送を行う回路例である。図４１（ａ）は１．５Ｖ系のＬＳＩ１３１から１．２Ｖ系のＬＳＩ１３２へ信号を送信する場合の等価回路を示し、図４１（ｂ）は１．２Ｖ系のＬＳＩ１３２から１．５Ｖ系のＬＳＩ１３１へ信号を送信する場合の等価回路を示している。
【０４０６】
また、図４１では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１６３、１７４の値に含めて記載している。
【０４０７】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１６２、１６３の特性インピーダンス、ここではＯＤＤ  ｍｏｄｅ時のインピーダンスＺｏｄｄは４０Ωである。信号を受信するＲｅｃｅｉｖｅｒは、Ｔｒｕｅ信号とＢａｒ信号間を２Ｚｏｄｄの値の抵抗器で接続したＢｒｉｄｇｅ終端を備えている。この抵抗器は信号を送信する時に不図示のスイッチをＯＦＦさせることで双方向バス１６２、１６３から切り離され、ドライバからみて抵抗値が無限大になる。
【０４０８】
第２５実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ１３１から信号を送信する場合、信号受信側のＢｒｉｄｇｅ終端を形成する抵抗器１６４の値を２Ｚｏｄｄ＝８０Ωに設定する。したがって、終端抵抗が双方向バス１６２、１６３とインピーダンス整合される。
【０４０９】
また、ドライバを構成するｐＭＯＳトランジスタ１６０ａ、１６１ａのオン抵抗、及びｎＭＯＳトランジスタ１６０ｂ、１６１ｂのオン抵抗の値を、それぞれ４０Ωに設定する。このようにすると、ＶＯＨ２＝１．１２５Ｖ、ＶＯＬ２＝０．３７５Ｖとなり、差動の入力回路（Ｒｅｃｅｉｖｅｒ）で信号を受信することができる。したがって、基準電圧ＶｒｅｆＢが不要になる。
【０４１０】
一方、１．２Ｖ系のＬＳＩ１３２から信号を送信する場合、信号受信側のＢｒｉｄｇｅ終端を形成する抵抗器１７４の値を２Ｚｏｄｄ＝８０Ωに設定する。したがって、終端抵抗が双方向バス１６２、１６３とインピーダンス整合される。
【０４１１】
また、ドライバを構成するｐＭＯＳトランジスタ１７０ａ、１７１ａのオン抵抗、及びｎＭＯＳトランジスタ１７０ｂ、１７１ｂのオン抵抗の値を、それぞれ４０Ωに設定する。このようにすると、ＶＯＨ１＝０．９Ｖ、ＶＯＬ２＝０．３０Ｖとなり、差動の入力回路（Ｒｅｃｅｉｖｅｒ）で信号を受信することができる。したがって、基準電圧ＶｒｅｆＢが不要になる。
【０４１２】
このように、Ｂｒｉｄｇｅ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用いてＤｉｆｆｅｒｅｎｔｉａｌ信号を送受信し、伝送線路の特性インピーダンスＺｏｄｄに対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく、基準電圧ＶｒｅｆＢを用いることなく信号を伝送できる。
【０４１３】
Ｄｉｆｆｅｒｅｎｔｉａｌ信号は、Ｓｉｎｇｌｅ−ｅｎｄｅｄ信号に比べて信号本数が２倍必要であるが、リターン電流の経路としてお互いの信号経路が用いられるのでコネクタやパッケージの電源ピン数を削減でき、コモンモードノイズにも強く、高速分野の信号方式として優れている。
【０４１４】
なお、１．５Ｖ系のＬＳＩ１３０と１．５Ｖ系のＬＳＩ１３１間の信号伝送は、例えば、図３５に示した実施例の構成にすればよい。但し、電源電圧ＶＤＤＱは、それぞれ１．５Ｖである。
【０４１５】
したがって、図３５に示した実施例に電源電圧ＶＤＤＱとして１．５Ｖを供給する回路構成と図４１に示す回路構成によって、１種類の基準電圧ＶｒｅｆＡ＝０．７５Ｖを持つ図３７に示す信号伝送システムを実現できる。
【０４１６】
図４１に示す回路は、単に異なる電源電圧ＶＤＤＱで動作する２つのＬＳＩ間で双方向に信号を伝送する回路として用いても有効である。
【０４１７】
図４２は本発明の信号伝送システムの第２６実施例の構成を示す回路図である。図４２は１．５Ｖ系のＬＳＩ１４０と１．２Ｖ系のＬＳＩ１４１間で信号伝送を行う回路例である。図４２（ａ）は１．５Ｖ系のＬＳＩ１４０から１．２Ｖ系のＬＳＩ１４１へ信号を送信する場合の等価回路を示し、図４２（ｂ）は１．２Ｖ系のＬＳＩ１４１から１．５Ｖ系のＬＳＩ１４０へ信号を送信する場合の等価回路を示している。
【０４１８】
また、図４２では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１４４ａ、１４４ｂ、１４７ａ、１４７ｂの値に含めて記載している。
【０４１９】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１４２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０４２０】
第２６実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ１４０から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ１４３ａのオン抵抗及びｎＭＯＳトランジスタ１４３ｂのオン抵抗の値を４０Ωに設定する。したがって、ドライバのオン抵抗が双方向バス１４２にインピーダンス整合される。
【０４２１】
また、信号受信側のＣＴＴ終端を形成する抵抗器１４４ａの値を６４Ωに設定し、抵抗器１４４ｂの値を１０６．７Ωに設定する。終端抵抗の値は抵抗器１４４ａと１４４ｂの並列値に等しく、４０Ωになるため、双方向バス１４２とインピーダンスが整合される。このようにすると、ＶＯＨ２＝１．１２５Ｖ、ＶＯＬ２＝０．３７５Ｖとなり、基準電圧Ｖｒｅｆ２＝０．７５Ｖとなる。すなわち、基準電圧Ｖｒｅｆ２は高ＶＤＤＱ値の１／２となる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．３７５Ｖとなるため、信号振幅値を充分に確保することができる。
【０４２２】
一方、１．２Ｖ系のＬＳＩ１４１から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ１４５ａのオン抵抗及びｎＭＯＳトランジスタ１４５ｂのオン抵抗の値を４０Ωに設定する。したがって、ドライバのオン抵抗が双方向バス１４２にインピーダンス整合される。
【０４２３】
また、信号受信側のＣＴＴ終端を形成する抵抗器１４７ａの値を１００Ωに設定し、抵抗器１４７ｂの値を６６．７Ωに設定する。終端抵抗の値は抵抗器１４７ａと１４７ｂの並列値に等しく、４０Ωになるため、双方向バス１４２とインピーダンスが整合される。このようにすると、ＶＯＨ１＝０．９０Ｖ、ＶＯＬ１＝０．３０Ｖとなり、基準電圧Ｖｒｅｆ１＝０．６０Ｖとなる。すなわち、基準電圧Ｖｒｅｆ１は低ＶＤＤＱ値の１／２となる。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３０Ｖとなるため、信号振幅値を充分に確保することができる。
【０４２４】
また、他の例と同様に、双方向バス１４２上を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）を、１．５Ｖ系のＬＳＩ１４０と１．２Ｖ系のＬＳＩ１４１とに共通な接地電位（ＧＮＤ）にするとプリント基板の設計が容易になる。なお、電源電圧ＶＤＤＱをＲｅｆｅｒｅｎｃｅとする場合、１．５Ｖ電源と１．２Ｖ電源とをそれぞれＲｅｆｅｒｅｎｃｅとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス１４２を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）は接地電位（ＧＮＤ）であることが好ましい。
【０４２５】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは２種類で済む。本実施例では、基準電圧Ｖｒｅｆが２種類となるが、それぞれのドライバの電源電圧ＶＤＤＱの値の１／２に設定すればよいので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に等価な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０４２６】
なお、本実施例と、第２実施例（図５）、第５実施例（図１４）、及び第６実施例（図１６）は、ＣＴＴ終端され、オン抵抗が伝送線路の特性インピーダンスＺ０に等しいＰｕｓｈ−ｐｕｌｌ接続のドライバを有するという基本構成は同じであるので、終端抵抗の値を可変できるようにしておけば、どのタイプにも対応できる。
【０４２７】
第２６実施例では、終端抵抗の値を伝送線路の特性インピーダンスに一致させる例を示したが、次に、終端抵抗の値が伝送線路の特性インピーダンスの１．５倍の値に一致させる例を示す。
【０４２８】
図４３は本発明の信号伝送システムの第２７実施例の構成を示す回路図である。図４３は１．５Ｖ系のＬＳＩ１４０と１．２Ｖ系のＬＳＩ１４１間で信号伝送を行う回路例である。図４３（ａ）は１．５Ｖ系のＬＳＩ１４０から１．２Ｖ系のＬＳＩ１４１へ信号を送信する場合の等価回路を示し、図４３（ｂ）は１．２Ｖ系のＬＳＩ１４１から１．５Ｖ系のＬＳＩ１４０へ信号を送信する場合の等価回路を示している。
【０４２９】
また、図４３では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１４４ａ、１４４ｂ、１４７ａ、１４７ｂの値に含めて記載している。
【０４３０】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１４２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０４３１】
第２７実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ１４０から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ１４３ａのオン抵抗及びｎＭＯＳトランジスタ１４３ｂのオン抵抗の値を４０Ωに設定する。したがって、ドライバのオン抵抗が双方向バス１４２にインピーダンス整合される。
【０４３２】
また、信号受信側のＣＴＴ終端を形成する抵抗器１４４ａの値を９６Ωに設定し、抵抗器１４４ｂの値を１６０Ωに設定する。終端抵抗の値は抵抗器１４４ａと１４４ｂの並列値に等しく、ここでは６０Ωになるため、終端抵抗の値が双方向バス１４２の特性インピーダンスの１．５倍に一致する。このようにすると、ＶＯＨ２＝１．２０Ｖ、ＶＯＬ２＝０．３０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．７５Ｖとなる。すなわち、基準電圧Ｖｒｅｆ２は高ＶＤＤＱ値の１／２となる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４５Ｖとなるため、信号振幅値を充分に確保することができる。
【０４３３】
一方、１．２Ｖ系のＬＳＩ１４１から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ１４５ａのオン抵抗及びｎＭＯＳトランジスタ１４５ｂのオン抵抗の値を４０Ωに設定する。したがって、ドライバのオン抵抗が双方向バス１４２にインピーダンス整合される。
【０４３４】
また、信号受信側のＣＴＴ終端を形成する抵抗器１４７ａの値を１５０Ωに設定し、抵抗器１４７ｂの値を１００Ωに設定する。終端抵抗の値は抵抗器１４７ａと１４７ｂの並列値に等しく、ここでは６０Ωになるため、終端抵抗の値が双方向バス１４２の特性インピーダンスの１．５倍に一致する。このようにすると、ＶＯＨ１＝０．９６Ｖ、ＶＯＬ１＝０．２４Ｖとなり、基準電圧Ｖｒｅｆ１＝０．６０Ｖとなる。すなわち、基準電圧Ｖｒｅｆ１は低ＶＤＤＱ値の１／２となる。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３６Ｖとなるため、信号振幅値を充分に確保することができる。
【０４３５】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは２種類で済む。本実施例では、基準電圧Ｖｒｅｆが２種類となるが、それぞれのドライバの電源電圧ＶＤＤＱの値の１／２に設定すればよいので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に等価な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０４３６】
なお、本実施例と、第２実施例（図５）、第５実施例（図１４）、及び第６実施例（図１６）は、ＣＴＴ終端され、オン抵抗が伝送線路の特性インピーダンスＺ０に等しいＰｕｓｈ−ｐｕｌｌ接続のドライバを有するという基本構成は同じであるので、終端抵抗の値を可変できるようにしておけば、どのタイプにも対応できる。
【０４３７】
図４４に図４２に示した第２６実施例及び図４３に示した第２７実施例の信号伝送システムを一般化した回路を示す。
【０４３８】
図４４（ａ）は電源電圧ＶＤＤＱ＝Ｖ１系のＬＳＩ１４０から電源電圧ＶＤＤＱ＝Ｖ２系のＬＳＩ１４１へ信号を送信する場合の等価回路を示し、図４４（ｂ）はＶ２系のＬＳＩ１４１からＶ１系のＬＳＩ１４０へ信号を送信する場合の等価回路を示している。なお、図４４では、Ｖ１＞Ｖ２である。また、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。
【０４３９】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１４２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０４４０】
まず、Ｖ１系のＬＳＩ１４０から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ１４３ａのオン抵抗及びｎＭＯＳトランジスタ１４３ｂのオン抵抗の値を双方向バス１４２の特性インピーダンスに等しくＺ０に設定する。したがって、ドライバのオン抵抗が双方向バス１４２にインピーダンス整合される。
【０４４１】
また、信号受信側のＣＴＴ終端を形成する抵抗器１４４ａの値をＲ１Ωに設定し、抵抗器１４４ｂの値をＲ２Ωに設定する。終端抵抗の値は抵抗器１４４ａと１４４ｂの並列値Ｒ１／／Ｒ２Ωに等しく、この終端抵抗の値を双方向バス１４２の特性インピーダンスのｍ倍に一致させる。
【０４４２】
ここで、
Ｒ１＝２ｍＺ０・Ｖ２／Ｖ１
Ｒ２＝２ｍＺ０・Ｖ２／（２Ｖ２−Ｖ１）
である。
【０４４３】
このようにすると、
ＶＯＨ２＝（２ｍ＋１）Ｖ１／２（ｍ＋１）
ＶＯＬ２＝０．５Ｖ１／（ｍ＋１）
となり、
Ｖｒｅｆ２＝０．５Ｖ１
となる。すなわち、基準電圧Ｖｒｅｆ２は高ＶＤＤＱ値の１／２となる。
【０４４４】
一方、Ｖ２系のＬＳＩ１４１から信号を送信する場合、ドライバを構成するｐＭＯＳトランジスタ１４５ａのオン抵抗及びｎＭＯＳトランジスタ１４５ｂのオン抵抗の値を双方向バス１４２の特性インピーダンスに等しくＺ０に設定する。したがって、ドライバのオン抵抗が双方向バス１４２にインピーダンス整合される。
【０４４５】
また、信号受信側のＣＴＴ終端を形成する抵抗器１４７ａの値をＲ３Ωに設定し、抵抗器１４７ｂの値をＲ４Ωに設定する。終端抵抗の値は抵抗器１４７ａと１４７ｂの並列値Ｒ３／／Ｒ４Ωに等しく、この終端抵抗の値を双方向バス１４２の特性インピーダンスのｓ倍に一致させる。
【０４４６】
ここで、
Ｒ３＝２ｓＺ０Ｖ１／Ｖ２
Ｒ４＝２ｓＺ０Ｖ１／（２Ｖ１−Ｖ２）
である。
【０４４７】
このようにすると、
ＶＯＨ１＝（２ｓ＋１）Ｖ２／２（ｓ＋１）
ＶＯＬ１＝０．５Ｖ２／（ｓ＋１）
となり、
Ｖｒｅｆ１＝０．５Ｖ２
となる。すなわち、基準電圧Ｖｒｅｆ１は低ＶＤＤＱ値の１／２となる。
【０４４８】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは２種類で済む。本実施例では、基準電圧Ｖｒｅｆが２種類となるが、それぞれのドライバの電源電圧ＶＤＤＱの値の１／２に設定すればよいので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に等価な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０４４９】
なお、本実施例と、第２実施例（図５）、第５実施例（図１４）、及び第６実施例（図１６）は、ＣＴＴ終端され、オン抵抗が伝送線路の特性インピーダンスＺ０に等しいＰｕｓｈ−ｐｕｌｌ接続のドライバを有するという基本構成は同じであるので、終端抵抗の値を可変できるようにしておけば、どのタイプにも対応できる。
【０４５０】
図４５は本発明の信号伝送システムの第２８実施例の構成を示す回路図である。図４５は１．５Ｖ系のＬＳＩ１５０と１．２Ｖ系のＬＳＩ１５１間で信号伝送を行う回路例である。図４５（ａ）は１．５Ｖ系のＬＳＩ１５０から１．２Ｖ系のＬＳＩ１５１へ信号を送信する場合の等価回路を示し、図４５（ｂ）は１．２Ｖ系のＬＳＩ１５１から１．５Ｖ系のＬＳＩ１５０へ信号を送信する場合の等価回路を示している。
【０４５１】
また、図４５では、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は抵抗器１５４ａ、１５４ｂ、１５６ａ、１５６ｂの値に含めて記載している。
【０４５２】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１５２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０４５３】
第２８実施例の信号伝送システムでは、１．５Ｖ系のＬＳＩ１５０から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１５４ａ、１５４ｂの値を２Ｚ０に等しい８０Ωに設定する。終端抵抗の値は抵抗器１５４ａと１５４ｂの並列値に等しく、ここでは４０Ωになるため、終端抵抗の値が双方向バス１５２にインピーダンス整合される。
【０４５４】
また、ドライバを構成するｎＭＯＳトランジスタ１５３ｂのオン抵抗の値を双方向バス１５２の特性インピーダンスＺ０以下の値、例えば４０Ωに設定し、ｐＭＯＳトランジスタ１５３ａのオン抵抗の値を２０Ωに設定する。このようにすると、ＶＯＨ２＝１．２０Ｖ、ＶＯＬ２＝０．３０Ｖとなり、基準電圧Ｖｒｅｆ２＝０．７５Ｖとなる。すなわち、基準電圧Ｖｒｅｆ２は高ＶＤＤＱ値の１／２となる。この場合、基準電圧Ｖｒｅｆ２に対する信号振幅値Δは０．４５Ｖとなるため、信号振幅値を充分に確保することができる。
【０４５５】
一方、１．２Ｖ系のＬＳＩ１５１から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１５６ａ、１５６ｂの値を２Ｚ０に等しい８０Ωに設定する。終端抵抗の値は抵抗器１５６ａと１５６ｂの並列値に等しく、ここでは４０Ωになるため、終端抵抗の値が双方向バス１５２にインピーダンス整合される。
【０４５６】
また、ドライバを構成するｐＭＯＳトランジスタ１５５ｂのオン抵抗の値を双方向バス１５２の特性インピーダンスＺ０以下の値、例えば４０Ωに設定し、ｎＭＯＳトランジスタ１５５ａのオン抵抗の値を１７．１４Ωに設定する。このようにすると、ＶＯＨ１＝０．９７５Ｖ、ＶＯＬ１＝０．２２５Ｖとなり、基準電圧Ｖｒｅｆ１＝０．６５Ｖとなる。すなわち、基準電圧Ｖｒｅｆ１は低ＶＤＤＱ値の１／２となる。この場合、基準電圧Ｖｒｅｆ１に対する信号振幅値Δは０．３７５Ｖとなるため、信号振幅値を充分に確保することができる。
【０４５７】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは２種類で済む。本実施例では、基準電圧Ｖｒｅｆが２種類となるが、それぞれのドライバの電源電圧ＶＤＤＱの値の１／２に設定すればよいので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に等価な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０４５８】
図４６に図４５に示した第２８実施例の信号伝送システムを一般化した回路を示す。
【０４５９】
図４６（ａ）は電源電圧ＶＤＤＱ＝Ｖ１系のＬＳＩ１５０から電源電圧ＶＤＤＱ＝Ｖ２系のＬＳＩ１５１へ信号を送信する場合の等価回路を示し、図４６（ｂ）はＶ２系のＬＳＩ１５１からＶ１系のＬＳＩ１５０へ信号を送信する場合の等価回路を示している。なお、図４６では、Ｖ１＞Ｖ２である。また、電位の値に寄与しない、レシーバ、ＯＦＦ状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ＯＮ状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。
【０４６０】
また、信号を送信するＤｒｉｖｅｒはＰｕｓｈ−ｐｕｌｌ接続されたｐＭＯＳトランジスタ及びｎＭＯＳトランジスタで構成され、伝送線路である双方向バス１５２の特性インピーダンスＺ０は４０Ωである。信号を受信するＲｅｃｅｉｖｅｒはＣＴＴ終端されている。
【０４６１】
まず、Ｖ１系のＬＳＩ１５０から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１５４ａ、１５４ｂの値を２Ｚ０に設定する。終端抵抗の値は抵抗器１５４ａと１５４ｂの並列値に等しく、ここではＺ０に一致するため、終端抵抗の値が双方向バス１５２にインピーダンス整合される。
【０４６２】
また、ドライバを構成するｎＭＯＳトランジスタ１５３ｂのオン抵抗の値を双方向バス１５２の特性インピーダンスＺ０以下の値、例えばＺ０に設定し、ｐＭＯＳトランジスタ１５３ａのオン抵抗の値をＲｏｎ１Ωに設定する。
【０４６３】
ここで、
Ｒｏｎ１＝０．２５Ｖ２・Ｚ０／（Ｖ１−０．７５Ｖ２）
である。
【０４６４】
このようにすると、
ＶＯＨ２＝（０．５Ｖ２・Ｒｏｎ１＋Ｖ１・Ｚ０）／（Ｒｏｎ１＋Ｚ０）
ＶＯＬ２＝０．２５Ｖ２
となり、
Ｖｒｅｆ２＝０．５Ｖ１
となる。すなわち、基準電圧Ｖｒｅｆ２は高ＶＤＤＱ値の１／２となる．
一方、Ｖ２系のＬＳＩ１５１から信号を送信する場合、信号受信側のＣＴＴ終端を形成する抵抗器１５６ａ、１５６ｂの値を２Ｚ０に設定する。終端抵抗の値は抵抗器１５６ａと１５６ｂの並列値に等しく、ここではＺ０に一致するため、終端抵抗の値が双方向バス１５２にインピーダンス整合される。
【０４６５】
また、ドライバを構成するｐＭＯＳトランジスタ１５５ｂのオン抵抗の値を双方向バス１５２の特性インピーダンスＺ０以下の値、例えばＺ０に設定し、ｎＭＯＳトランジスタ１５５ａのオン抵抗の値をＲｏｎ４Ωに設定する。
【０４６６】
ここで、
Ｒｏｎ４＝Ｚ０（２Ｖ２−Ｖ１）／（３Ｖ１−２Ｖ２）
である。
【０４６７】
このようにすると、
ＶＯＨ１＝０．２５Ｖ１＋０．５Ｖ２
ＶＯＬ１＝０．５Ｖ１・Ｒｏｎ４／（Ｒｏｎ４＋Ｚ０）
となり、
Ｖｒｅｆ１＝０．５Ｖ２
となる。すなわち、基準電圧Ｖｒｅｆ１は低ＶＤＤＱ値の１／２となる。
【０４６８】
また、他の例と同様に、双方向バス１５２上を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）を、Ｖ１系のＬＳＩ１５０とＶ２系のＬＳＩ１５１とに共通な接地電位（ＧＮＤ）にするとプリント基板の設計が容易になる。なお、電源電圧ＶＤＤＱをＲｅｆｅｒｅｎｃｅとする場合、Ｖ１電源とＶ２電源とをそれぞれＲｅｆｅｒｅｎｃｅとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス１５２を流れる信号のリターン電流の経路（Ｒｅｆｅｒｅｎｃｅ）は接地電位（ＧＮＤ）であることが好ましい。
【０４６９】
このように、ＣＴＴ終端を持つＰｕｓｈ−ｐｕｌｌドライバを用い、伝送線路の特性インピーダンスＺ０に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙよく信号を伝送できる。また、電源電圧ＶＤＤＱは２種類、基準電圧Ｖｒｅｆは２種類で済む。本実施例では、基準電圧Ｖｒｅｆが２種類となるが、それぞれのドライバの電源電圧ＶＤＤＱの値の１／２に設定すればよいので、各ドライバのｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのドレイン−ソース間に等価な電位が印加され、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。
【０４７０】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【０４７１】
Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙがよく、タイミングスキューが抑制され、かつコスト上昇が抑制された、異なる電源電圧で動作する半導体集積回路装置間の信号伝送を実現するための信号伝送システムを得ることができる。
【０４７２】
すなわち、本発明では、電圧変換用ＬＳＩが不要であり、半導体集積回路装置に多種類の電源を供給する必要がない。さらに、電源種類を最小限にしているため、電源コストやＰＣＢの層数が低減される。また、基準電圧を、生成し易い値に設定しているため、その生成が容易である。また、伝送線路の特性インピーダンスと送信側あるいは受信側のインピーダンスを整合させているため、Ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙがよい。
【図面の簡単な説明】
【図１】本発明の信号伝送システムの第１の実施の形態の構成を示すブロック図である。
【図２】図１に示した第１の実施の形態を実現する、信号伝送システムの第１実施例の構成を示す回路図である。
【図３】図２に示した信号伝送システムで用いる基準電圧を発生する回路の一構成例を示す回路図である。
【図４】図２に示した第１実施例の信号伝送システムを一般化した回路の構成を示す回路図である。
【図５】図１に示した第１の実施の形態を実現する、信号伝送システムの第２実施例の構成を示す回路図である。
【図６】図５に示した第２実施例の信号伝送システムを一般化した回路の構成を示す回路図である。
【図７】図１に示した第１の実施の形態を実現する、信号伝送システムの第３実施例の構成を示す回路図である。
【図８】図７に示した第３実施例の信号伝送システムを一般化した回路の構成を示す回路図である。
【図９】本発明の信号伝送システムの第２の実施の形態の構成を示すブロック図である。
【図１０】本発明の信号伝送システムの第３の実施の形態の構成を示すブロック図である。
【図１１】本発明の信号伝送システムの第４の実施の形態の構成を示すブロック図である。
【図１２】図１１に示した第４の実施の形態を実現する、信号伝送システムの第４実施例の構成を示す回路図である。
【図１３】図１２に示した第４実施例の信号伝送システムを一般化した回路の構成を示す回路図である。
【図１４】図１４は本発明の信号伝送システムの第５実施例の構成を示す回路図である。
【図１５】図１４に示した第５実施例の信号伝送システムを一般化した回路の構成を示す回路図である。
【図１６】本発明の信号伝送システムの第６実施例の構成を示す回路図である。
【図１７】本発明の信号伝送システムの第７実施例の構成を示す回路図である。
【図１８】図１７に示した第７実施例の信号伝送システムを一般化した回路の構成を示す回路図である。
【図１９】本発明の信号伝送システムの第８実施例の構成を示す回路図である。
【図２０】図１９に示した第８実施例の信号伝送システムを一般化した回路の構成を示す回路図である。
【図２１】本発明の信号伝送システムの第９実施例の構成を示す回路図である。
【図２２】本発明の信号伝送システムの第１０実施例の構成を示す回路図である。
【図２３】本発明の信号伝送システムの第１１実施例の構成を示す回路図である。
【図２４】本発明の信号伝送システムの第１２実施例の構成を示す回路図である。
【図２５】本発明の信号伝送システムの第１３実施例の構成を示す回路図である。
【図２６】本発明の信号伝送システムの第１４実施例の構成を示す回路図である。
【図２７】本発明の信号伝送システムの第１５実施例の構成を示す回路図である。
【図２８】本発明の信号伝送システムの第１６実施例の構成を示す回路図である。
【図２９】図２８に示した第１６実施例の信号伝送システムを一般化した回路の構成を示す回路図である。
【図３０】図２９に示した信号伝送システムで用いる基準電圧を発生する回路の一構成例を示す回路図である。
【図３１】本発明の信号伝送システムの第５の実施の形態の構成を示すブロック図である。
【図３２】図３１に示した第５の実施の形態を実現する、信号伝送システムの第１７実施例の構成を示す回路図である。
【図３３】図３１に示した第５の実施の形態を実現する、信号伝送システムの第１８実施例の構成を示す回路図である。
【図３４】図３１に示した第５の実施の形態を実現する、信号伝送システムの第１９実施例の構成を示す回路図である。
【図３５】図３１に示した第５の実施の形態を実現する、信号伝送システムの第２０実施例の構成を示す回路図である。
【図３６】図３１に示した第５の実施の形態を実現する、信号伝送システムの第２１実施例の構成を示す回路図である。
【図３７】本発明の信号伝送システムの第６の実施の形態の構成を示すブロック図である。
【図３８】図３７に示した第６の実施の形態を実現する、信号伝送システムの第２２実施例の構成を示す回路図である。
【図３９】図３７に示した第６の実施の形態を実現する、信号伝送システムの第２３実施例の構成を示す回路図である。
【図４０】図３７に示した第６の実施の形態を実現する、信号伝送システムの第２４実施例の構成を示す回路図である。
【図４１】図３７に示した第６の実施の形態を実現する、信号伝送システムの第２５実施例の構成を示す回路図である。
【図４２】本発明の信号伝送システムの第２６実施例の構成を示す回路図である。
【図４３】本発明の信号伝送システムの第２７実施例の構成を示す回路図である。
【図４４】図４２に示した第２６実施例及び図４３に示した第２７実施例の信号伝送システムを一般化した回路の構成を示す回路図である。
【図４５】本発明の信号伝送システムの第２８実施例の構成を示す回路図である。
【図４６】図４５に示した第２８実施例の信号伝送システムを一般化した回路の構成を示す回路図である。
【図４７】異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要な従来のシステムの構成を示すブロック図である。
【図４８】異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要な従来のシステムの他の構成を示すブロック図である。
【図４９】図４８に示した信号伝送システムの具体例の構成を示す回路図である。
【図５０】異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向に伝送する信号伝送システムの構成を示すブロック図である。
【図５１】図５０に示した信号伝送システムの具体例の構成を示す回路図である。
【図５２】異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向に伝送する信号伝送システムの他の構成を示すブロック図である。
【図５３】図５２に示した信号伝送システムの具体例の構成を示す回路図である。
【図５４】図５０及び図５２に示した信号伝送システムの問題点を示す波形図である。
【符号の説明】
１、２１、３０、５５、７０、８０、９０、１００、１３０、１３１、１４０、１５０    １．５Ｖ系のＬＳＩ
２、１６、３１、５１、５６、７１、８１、９１、１０１、１０２、１３２、１４１、１５１    １．２Ｖ系のＬＳＩ
３、１５、２２、３２、４１、５７、７２、８２、９２、１０４、１０５、１３３、１３４、１４２、１５２、１６２、１６３    双方向バス
４、６、１８、２４、３３、３５、４２、４４    ドライバ
５、７、１９、２３、３４、３６、４３、４５    レシーバ
８ａ、８ｂ、９ａ、９ｂ、２０ａ、２０ｂ、２５ａ、２５ｂ、３７、３９、４６、４８、６０ａ、６０ｂ、６２ａ、６２ｂ、６６ａ、６６ｂ、６８ａ、６８ｂ、７４、７６、８４、８６、９４、９６、１０７、１０９、１１１、１１３、１１５ａ、１１５ｂ、１１７ａ、１１７ｂ、１１９ａ、１１９ｂ、１２１ａ、１２１ｂ、１３６ａ、１３６ｂ、１３８ａ、１３８ｂ、１４０ａ、１４０ｂ、１４２ａ、１４２ｂ、１４４ａ、１４４ｂ、１４７ａ、１４７ｂ、１５４ａ、１５４ｂ、１５６ａ、１５６ｂ、１６４、１７４    抵抗器
１０ａ、１０ｂ、１１ａ、１１ｂ、３８、４０、４７、４９    スイッチ
４ａ、６ａ、３３ａ、３５ａ、５９ａ、６１ａ、６５ａ、６７ａ、７３ａ、７５ａ、９３ａ、９５ａ、１１４ａ、１１６ａ、１１８ａ、１２０ａ、１３５ａ、１３７ａ、１３９ａ、１４１ａ、１４３ａ、１４５ａ、１５３ａ、１５５ａ、１６０ａ、１６１ａ、１７０ａ、１７１ａ    ｐＭＯＳトランジスタ
４ｂ、６ｂ、３３ｂ、３５ｂ、５９ｂ、６１ｂ、６５ｂ、６７ｂ、７３ｂ、７５ｂ、８３、８５、９３ｂ、９５ｂ、１０６、１０８、１１０、１１２、１１４ｂ、１１６ｂ、１１８ｂ、１２０ｂ、１３５ｂ、１３７ｂ、１３９ｂ、１４１ｂ、１４３ｂ、１４５ｂ、１５３ｂ、１５５ｂ、１６０ｂ、１６１ｂ、１７０ｂ、１７１ｂ    ｎＭＯＳトランジスタ
【図１】
2004312262.tif 000003
【図２】
2004312262.tif 000004
【図３】
2004312262.tif 000005
【図４】
2004312262.tif 000006
【図５】
2004312262.tif 000007
【図６】
2004312262.tif 000008
【図７】
2004312262.tif 000009
【図８】
2004312262.tif 000010
【図９】
2004312262.tif 000011
【図１０】
2004312262.tif 000012
【図１１】
2004312262.tif 000013
【図１２】
2004312262.tif 000014
【図１３】
2004312262.tif 000015
【図１４】
2004312262.tif 000016
【図１５】
2004312262.tif 000017
【図１６】
2004312262.tif 000018
【図１７】
2004312262.tif 000019
【図１８】
2004312262.tif 000020
【図１９】
2004312262.tif 000021
【図２０】
2004312262.tif 000022
【図２１】
2004312262.tif 000023
【図２２】
2004312262.tif 000024
【図２３】
2004312262.tif 000025
【図２４】
2004312262.tif 000026
【図２５】
2004312262.tif 000027
【図２６】
2004312262.tif 000028
【図２７】
2004312262.tif 000029
【図２８】
2004312262.tif 000030
【図２９】
2004312262.tif 000031
【図３０】
2004312262.tif 000032
【図３１】
2004312262.tif 000033
【図３２】
2004312262.tif 000034
【図３３】
2004312262.tif 000035
【図３４】
2004312262.tif 000036
【図３５】
2004312262.tif 000037
【図３６】
2004312262.tif 000038
【図３７】
2004312262.tif 000039
【図３８】
2004312262.tif 000040
【図３９】
2004312262.tif 000041
【図４０】
2004312262.tif 000042
【図４１】
2004312262.tif 000043
【図４２】
2004312262.tif 000044
【図４３】
2004312262.tif 000045
【図４４】
2004312262.tif 000046
【図４５】
2004312262.tif 000047
【図４６】
2004312262.tif 000048
【図４７】
2004312262.tif 000049
【図４８】
2004312262.tif 000050
【図４９】
2004312262.tif 000051
【図５０】
2004312262.tif 000052
【図５１】
2004312262.tif 000053
【図５２】
2004312262.tif 000054
【図５３】
2004312262.tif 000055
【図５４】
2004312262.tif 000056