(57)【要約】【課題】薄膜トランジスタとその製造方法を提供する。【解決手段】微結晶膜を有するＴＦＴで、チャネルは微結晶シリコン層とアモルファスシリコン層から構成される。微結晶シリコン層はゲート電極近くに設置されて第一チャネル層となり、水平な電流経路を提供する。アモルファスシリコン層はゲート電極から離れて形成されて第二チャネル層となり、垂直な電流経路を提供する。よって、トランジスタの駆動電流は、微結晶シリコン層の高導電のために増加する。さらに、アモルファス半導体層の高抵抗のため、トランジスタがオフの時に生じる不要な電流は減少する。【選択図】        図４
2004304140.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタであって、
ゲート電極と、
前記ゲート電極上のゲート絶縁層と、
前記ゲート絶縁層上の微結晶半導体層と、
前記微結晶半導体層上のアモルファス半導体層と、
前記アモルファス半導体層上と前記ゲート電極の反対側にそれぞれ形成されたソース領域とドレイン領域と、
前記ソース、ドレイン領域上に蒸着されたソース電極とドレイン電極と、
からなることを特徴とする薄膜トランジスタ。
【請求項２】
前記微結晶半導体層と前記アモルファス半導体層のパターンは同じであることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記アモルファス半導体層と前記ソース、ドレイン領域のパターンは同じであることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項４】
前記アモルファス半導体層の一部分と前記ソース、ドレイン領域のパターンは同じで、前記アモルファス半導体層のほかの部分と前記微結晶半導体層のパターンは同じであることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項５】
前記微結晶半導体層は微結晶シリコンからなり、アモルファス半導体層はアモルファスシリコンからなることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項６】
前記ソース、ドレイン領域は、ドープ半導体層からなることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項７】
前記ソース、ドレイン領域は、ドープアモルファスシリコン層、あるいは、ドープ微結晶シリコン層からなることを特徴とする請求項６記載の薄膜トランジスタ。
【請求項８】
前記ドレイン電極は、有機発光ダイオードに結合されることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項９】
薄膜トランジスタであって、
ゲート電極と、
前記ゲート電極上のゲート絶縁層と、
前記ゲート絶縁層上のチャネル層と、
前記チャネル層上の高抵抗層と、
前記高抵抗層と前記ゲート電極の反対側にそれぞれ形成されたソース領域とドレイン領域と、
前記ソース、ドレイン領域上にそれぞれ、蒸着されたソース電極とドレイン電極と、
からなることを特徴とする薄膜トランジスタ。
【請求項１０】
前記チャネル層と前記高抵抗層のパターンは同じであることを特徴とする請求項９記載の薄膜トランジスタ。
【請求項１１】
前記高抵抗層と前記ソース、ドレイン領域のパターンは同じであることを特徴とする請求項９記載の薄膜トランジスタ。
【請求項１２】
前記高抵抗層の一部と前記ソース、ドレイン領域のパターンは同じで、前記高抵抗層のほかの部分と前記チャネル層のパターンは同じであることを特徴とする請求項９記載の薄膜トランジスタ。
【請求項１３】
前記チャネル層は微結晶シリコンからなり、前記高抵抗層はアモルファスシリコンからなることを特徴とする請求項９記載の薄膜トランジスタ。
【請求項１４】
前記ソース、ドレイン領域は、ドープ半導体層からなることを特徴とする請求項９記載の薄膜トランジスタ。
【請求項１５】
前記ソース、ドレイン領域は、ドープアモルファスシリコン層、あるいは、ドープ微結晶シリコン層であることを特徴とする請求項１４記載の薄膜トランジスタ。
【請求項１６】
前記ドレイン電極は、有機発光ダイオードに結合されることを特徴とする請求項９記載の薄膜トランジスタ。
【請求項１７】
薄膜トランジスタであって、
ゲート電極と、
前記ゲート電極上のゲート絶縁層と、
前記ゲート絶縁層に形成され、前記ゲート電極の表面に平行な電流経路を提供する第一チャネル層と、
前記第一チャネル層に形成され、前記ゲート電極の表面に垂直な電流経路を提供する第二チャネル層と、
前記第二チャネル層上の、前記ゲート電極の反対側にそれぞれ形成されたソース領域とドレイン領域と、
前記ソース、ドレイン領域上にそれぞれ、蒸着されたソース電極とドレイン電極と、
からなることを特徴とする薄膜トランジスタ。
【請求項１８】
前記第一チャネル層と前記第二チャネル層のパターンは同じであることを特徴とする請求項１７記載の薄膜トランジスタ。
【請求項１９】
前記第二チャネル層と前記ソース、ドレイン領域のパターンは同じであることを特徴とする請求項１７記載の薄膜トランジスタ。
【請求項２０】
前記第二チャネル層の一部と前記ソース、ドレイン領域のパターンは同じで、前記第二チャネル層のほかの部分と前記第一チャネル層のパターンは同じであることを特徴とする請求項１７記載の薄膜トランジスタ。
【請求項２１】
前記第一チャネル層は微結晶シリコン、前記第二チャネル層はアモルファスシリコンからなることを特徴とする請求項１７記載の薄膜トランジスタ。
【請求項２２】
前記ソース、ドレイン領域は、ドープ半導体層からなることを特徴とする請求項１７記載の薄膜トランジスタ。
【請求項２３】
前記ソース、ドレイン領域は、ドープアモルファスシリコン層、あるいは、ドープ微結晶シリコン層からなることを特徴とする請求項２２記載の薄膜トランジスタ。
【請求項２４】
前記ドレイン電極は、有機発光ダイオードに結合されることを特徴とする請求項１７記載の薄膜トランジスタ。
【請求項２５】
薄膜トランジスタの製造方法であって、
基板を提供する工程と、
前記基板上にゲート電極を形成する工程と、
前記ゲート電極と前記基板上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に微結晶半導体層を形成する工程と、
前記微結晶半導体層上にアモルファス半導体層を形成する工程と、
前記アモルファス半導体層上にドープ半導体層を形成する工程と、
前記ドープ半導体層、前記アモルファス半導体層、および前記微結晶半導体層を画定して、アクティブ領域を形成する工程と、
前記ドープ半導体層上に金属層を形成する工程と、
前記金属層と前記ドープ半導体層とを画定して、ソース領域とドレイン領域を、
前記ドープ半導体層上に形成し、前記金属層上にソース電極とドレイン電極を形成する工程と、
からなることを特徴とする方法。
【請求項２６】
前記基板は、ガラス基板、あるいは、可撓性基板であることを特徴とする請求項２５記載の方法。
【請求項２７】
前記基板は、ガラス基板、あるいは、可撓性基板であることを特徴とする請求項２６記載の方法。
【請求項２８】
前記ドープ半導体層は、ドープアモルファスシリコン層、あるいは、ドープ微結晶シリコン層であることを特徴とする請求項２５記載の方法。
【請求項２９】
前記アモルファス半導体層はアモルファスシリコンからなり、前記微結晶半導体層は、微結晶シリコンからなることを特徴とする請求項２５記載の方法。
【請求項３０】
前記アモルファス半導体層は、２５０℃で化学気相蒸着により形成されることを特徴とする請求項２９記載の方法。
【請求項３１】
前記微結晶半導体層は、２５０℃で化学気相蒸着により形成されることを特徴とする請求項２９記載の方法。
【請求項３２】
前記アモルファス半導体層は、前記金属層と前記ドープ半導体層とを画定するのと同時に画定されることを特徴とする請求項２５記載の方法。
【請求項３３】
前記アモルファス半導体層の上部は、前記金属層と前記ドープ半導体層を画定するのと同時に画定されることを特徴とする請求項２５記載の方法。
【請求項３４】
前記ドレイン電極は、有機発光ダイオードに結合されることを特徴とする請求項２５記載の方法。
【請求項３５】
前記有機発光ダイオードは、以下の工程により製造され、前記ゲート電極、前記ゲート絶縁層、前記微結晶半導体層、前記アモルファス半導体層、前記ソース領域、前記ドレイン領域、前記ソース電極、および前記ドレイン電極により構成される前記薄膜トランジスタ上に絶縁層を形成する工程と、
前記ドレイン電極を露出する前記絶縁層上にコンタクトを形成する工程と、
前記絶縁層上に画素電極を形成して、前記コンタクトにより、前記ドレイン電極と接続する工程と、
前記画素電極と前記絶縁層上に発光層を形成する工程と、
前記発光層上にカソード層を形成する工程と、
からなることを特徴とする請求項３４記載の方法。
【請求項３６】
前記画素電極は、ＩＴＯ、ＩＺＯ、ＡＺＯ、あるいは、ＺｎＯからなることを特徴とする請求項３５記載の方法。
【請求項３７】
前記発光層は、小さい分子の有機発光材、あるいは、ダイオードの有機発光ポリマーからなることを特徴とする請求項３５記載の方法。
【請求項３８】
前記カソード層は、銅Ｃｕ、銀Ａｇ、マグネシウムＭｇ、アルミニウムＡｌ、低仕事函数の金属、あるいは、その合金であることを特徴とする請求項３５記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）に関するもので、特に、微結晶層（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ  ｌａｙｅｒ）を有する薄膜トランジスタとその製造方法に関するものである。
【０００２】
【従来の技術】
薄膜トランジスタＴＦＴは、アクティブマトリクスディスプレイ装置、アクティブマトリクス有機発光ディスプレイ装置、イメージセンサ等の画素を駆動する（例えば、特許文献１参照）。一般に、これらの装置に用いられる薄膜トランジスタは、シリコン半導体薄膜からなる。このようなシリコン半導体薄膜は、アモルファスシリコン（ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ、α−Ｓｉ）半導体膜、結晶シリコン（ｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ）半導体膜、の二つのタイプに分けられる。
【０００３】
これら二つのうち、低処理温度であることと、蒸着（ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）により容易に製造できることから、アモルファスシリコン半導体膜の使用が好まれ、量産されている。しかし、結晶シリコン半導体膜と比較すると、アモルファスシリコン半導体膜は、導電性などの特性が劣る。
【０００４】
ポリシリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ）膜を備える薄膜トランジスタは、公知のアモルファスシリコン膜より高い電界効果移動度（ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｍｏｂｉｌｉｔｙ）を有し、よって、薄膜トランジスタは、高速度下で操作される。これにより、画素制御の駆動回路を同一画素基板上に整合することが出来る。以下は、結晶シリコン半導体の製造方法三種を記述する。
【０００５】
一つ目は、結晶シリコン半導体膜を、フィルム蒸着工程により、直接形成する方法で、二つ目は、アモルファスシリコン膜を形成し、レーザー照射により、レーザーの光エネルギーの作用で、アモルファスシリコン膜を結晶化する方法、三つ目は、アモルファスシリコン膜を形成し、熱エネルギーにより、アモルファスシリコン膜を結晶化する方法である。
【０００６】
しかし、上述の方法は、以下のような欠点がある。一つ目の方法の欠点は、蒸着工程間で、結晶化が進行するため、充分な厚さのシリコン膜が蒸着されて、大粒の結晶シリコン膜を得なければならないことである。基板の全表面を均等に覆う好ましい半導体特性を有する膜を形成するのは技術的に困難である。さらに、結晶シリコン膜は、一般に、６００℃以上で蒸着されることである。二つ目の方法は、溶解と固形化処理の結晶化を利用し、粒界が適切に処理されている小粒の高品質シリコン膜の製造を可能にする。しかし、通常使用されるレーザーは、効果的なレーザー光照射領域が小さいため、処理スループットが低い。他にも、大きい基板の表面全体を均等に処理するのに充分なレーザーが提供されないという欠点がある。
【０００７】
三つ目の方法は、不安定なレーザー光に制限を受ける欠点がある。レーザー結晶化により形成されたポリシリコン薄膜トランジスタの均一性が低い。基板表面に平行に塗布された結晶粒と、数マイクロメーターの粒径の結晶が形成される。結晶成長の間、粒界は、成長する結晶粒が他の結晶粒と衝突して形成され、その結果、格子欠陥を有する粒界となる。よって、粒界はキャリアトラップとなり、リーク電流が生じる。
【０００８】
【特許文献１】
米国特許第６４２４３２６号明細書
【０００９】
【発明が解決しようとする課題】
本発明は、低温、かつ、均一なアモルファスシリコン工程の薄膜トランジスタを提供し、公知のアモルファスシリコン薄膜トランジスタに欠乏している高駆動電流を有する薄膜トランジスタを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の目的を達成するため、本発明は、ゲート電極、ゲート絶縁層、微結晶半導体層、アモルファス半導体層、ソース／ドレイン、およびソース／ドレイン電極、からなる薄膜トランジスタを提供する。ゲート絶縁層は、ゲート電極上に形成される。微結晶半導体層はゲート絶縁層上に形成される。アモルファス半導体層は微結晶半導体層上に形成される。ソース／ドレイン領域はアモルファス半導体層と、ゲート電極の反対側に形成される。ソース／ドレイン電極はソース／ドレイン領域にそれぞれ、蒸着される。
【００１１】
好ましくは、微結晶半導体層は微結晶シリコン層で、アモルファス半導体層はアモルファスシリコン層である。ソース／ドレイン領域は、ドープ半導体層である。微結晶半導体層とアモルファス半導体層のパターンは同じである。
【００１２】
微結晶半導体層の高導電性のため、トランジスタの駆動電流は増加する。さらに、アモルファス半導体層の高抵抗のため、トランジスタがオフの時に生じる不要な電流は減少する。
【００１３】
本発明により、ゲート電極、ゲート絶縁層、チャネル層、高抵抗層、ソース／ドレイン、およびソース／ドレイン電極、からなるもう一つの薄膜トランジスタが提供される。ゲート絶縁層はゲート電極上に形成される。チャネル層はゲート絶縁層上に形成される。高抵抗層はチャネル層上に形成される。ソース／ドレイン領域は高抵抗層と、ゲート電極の反対側に、それぞれ形成される。ソース／ドレイン電極はソースとドレイン領域にそれぞれ、形成される。
【００１４】
好ましくは、チャネル層は微結晶シリコン層で、高抵抗層はアモルファスシリコン層である。ソース／ドレイン領域は、ドープ半導体層である。チャネル層と高抵抗層のパターンは同じである。
【００１５】
微結晶半導体層の高導電性のため、トランジスタの駆動電流は増加する。さらに、高抵抗層の高抵抗のため、トランジスタがオフの時に生じる不要な電流は減少する。
【００１６】
本発明により、ゲート電極、ゲート絶縁層、第一チャネル層、第二チャネル層、ソース／ドレイン、およびソース／ドレイン電極、からなる、さらにもう一つの薄膜トランジスタが提供される。ゲート絶縁層はゲート電極上に形成される。ソース／ドレイン領域は第二チャネル層と、ゲート電極の反対側に、それぞれ形成される。ソース／ドレイン電極はソースとドレイン領域にそれぞれ、蒸着される。第一チャネル層はゲート絶縁層上に形成されて、ゲート電極の表面に平行な電流経路を提供する。第二チャネル層は第一チャネル層上に形成されて、ゲート電極の表面に垂直な電流経路を提供する。
【００１７】
好ましくは、第一チャネル層は微結晶シリコン層で、第二チャネル層はアモルファスシリコン層である。ソース／ドレイン領域は、ドープ半導体層である。第一チャネル層と第二チャネル層のパターンは同じである。
【００１８】
上述の三種の薄膜トランジスタは、有機発光ディスプレイ装置、あるいは、薄膜トランジスタを組み込んだディスプレイ装置である。微結晶半導体層の高導電性のため、トランジスタの駆動電流は増加する。さらに、高抵抗層の高抵抗のため、トランジスタがオフの時に生じる不要な電流は減少し、特に、電流駆動ディスプレイ装置に適合する。
【００１９】
本発明はさらに、薄膜トランジスタの製造方法を提供する。本工程は以下のようである。ゲート電極を基板に形成する。ゲート絶縁層をゲート電極と基板に連続して形成する。微結晶半導体層、アモルファス半導体層、ドープ半導体層をゲート絶縁層上に順に形成する。ドープ半導体層、アモルファス半導体層、微結晶半導体層が画定されて、アクティブ領域を形成する。金属層をドープ半導体層上に形成する。金属層とドープ半導体層が画定されて、ドープ半導体層上にソース／ドレイン領域、金属層上にソース／ドレイン電極を形成する。
【００２０】
【発明の実施の形態】
上述した本発明の目的、特徴、および長所をいっそう明瞭にするため、以下に本発明の好ましい実施の形態をあげ、図を参照にしながらさらに詳しく説明する。
【００２１】
薄膜トランジスタの構造：
図４は、本発明による薄膜トランジスタの断面を示す図である。ゲート電極１４が基板１２上に設置され、その材質は、アルミニウムＡｌ、アルミニウム合金、あるいは、モリブデン（ｍｏｌｙｂｄｅｎｕｍ、Ｍｏ）である。
【００２２】
ゲート絶縁層１６ａは、ゲート電極１４と基板１２に設置される。絶縁材は、好ましくは、酸化ケイ素、窒化ケイ素、あるいは、シリコンオキシナイトライド（ｏｘｙｎｉｔｒｉｄｅ、ＳｉＯＮ）である。
【００２３】
微結晶半導体層がゲート絶縁層１６ａ上に形成されて、第一チャネル層１８ａとなる。アモルファス半導体層が微結晶半導体層１８ａ上に形成されて、第二チャネル層２０ａとなる。薄膜トランジスタにおいて、第一チャネル層１８ａの抵抗は、第二チャネル層２０ａより低く、第二チャネル層２０ａを高い抵抗層にする。好ましくは、微結晶半導体層１８ａは微結晶シリコン層で、アモルファス半導体層２０ａはアモルファスシリコン層である。
【００２４】
好ましい具体例において、微結晶半導体層１８ａのパターンは、アモルファス半導体層２０ａのパターンと同じである。パターンが同じでも、電流は抵抗の差による影響を受けない。さらに、アモルファス半導体層２０ａの電流が流れない部分は、第一チャネル層１８ａのパッシベーション層になる。もう一つの具体例において、アモルファス半導体層２０ａの一部のパターンは、微結晶半導体層１８ａの一部のパターンと同じである。
【００２５】
ソース領域２２Ｓとドレイン領域２２Ｄは、アモルファス半導体層２０ａとゲート電極１４の反対側に、それぞれ、形成される。ソース電極２４Ｓとドレイン電極２４Ｄは、ソース領域２２Ｓとドレイン領域２２Ｄ上に、それぞれ蒸着される。ソース領域２２Ｓとソース電極２４Ｓは、ドレイン領域２２Ｄとドレイン電極２４Ｄと同じように、同じパターンである。
【００２６】
アモルファス半導体層２０ａの抵抗は、ソース／ドレイン２２Ｓ／２２Ｄ、およびその下方の微結晶半導体層１８ａの抵抗より高いので、操作電圧が薄膜トランジスタに印加される時、アモルファス半導体層２０ａの電流は、ソース領域２２Ｓと微結晶半導体層１８ａ間の最短路と、ドレイン領域２２Ｄと微結晶半導体層１８ａ間の最短路を得る。したがって、微結晶半導体層１８ａは、ゲート電極１４の表面に平行な電流経路を提供し、アモルファス半導体層２０ａは、ゲート電極１４の表面に垂直な電流経路を提供する（電流経路は、図中のＩで示される）。
【００２７】
微結晶半導体層１８ａの高導電性のため、駆動電流は増加する。さらに、アモルファス半導体層２０ａの高抵抗のため、トランジスタがオフの時に生じる不要な電流は減少する。
【００２８】
薄膜トランジスタの製造方法：
図１〜図４は、本発明による薄膜トランジスタの製造工程を示す断面図である。
【００２９】
図１において、第一導電層が基板１２上に形成されて、ゲート電極１４を画定する。好ましくは、基板１２は、ガラス基板、あるいは、プラスチック基板などの可撓性基板である。
【００３０】
図２において、絶縁層１６、微結晶半導体層１８、アモルファス半導体層２０、およびドープ半導体層２２が、ゲート電極１４上に順に形成される。好ましくは、絶縁層１６は、蒸着により、厚さ３０００Åに形成された、酸化ケイ素層、窒化ケイ素層、あるいは、シリコンオキシナイトライド層である。微結晶半導体層１８は、好ましくは、２５０℃で、化学気相蒸着により形成された、厚さ１００〜３００Åの微結晶シリコン層である。アモルファス半導体層２０は、好ましくは、２５０℃で、化学気相蒸着により形成された、厚さ１１００Åのアモルファスシリコン層である。ドープ半導体層２２は、アモルファスシリコン層か、あるいは、微結晶シリコン層で、厚さが約５００Å、ドーパントがＮ型かＰ型であり、トランジスタの電性により異なる。
【００３１】
ドープ半導体層２２、アモルファス半導体層２０、微結晶半導体層１８、および絶縁層１６が画定されて、図３で示されるように、２２ａ、２０ａ、１８ａ、および１６ａから構成されるアクティブ領域を形成する。
【００３２】
図４において、第二導電層がドープ半導体層２２ａ上に形成される。第二導電層とドープ半導体層２２ａが画定されて、第二導電層のソース電極２４Ｓとドレイン電極２４Ｄ、およびドープ半導体層２２ａのソース領域２２Ｓとドレイン領域２２Ｄを形成する。
【００３３】
好ましくは、ソースとドレイン２２Ｓ、２２Ｄの画定中に、露出したアモルファス半導体層２０ａが異方性エッチングされる。
【００３４】
本発明で形成される薄膜トランジスタは、垂直型の低濃度ドープドレイン構造を備え、よって、トランジスタの信頼性を向上する。
【００３５】
トランジスタの応用：
さらに、有機発光ディスプレイ装置上で上述の薄膜トランジスタを応用する方法を記述する。本発明は、ＯＬＥＤに限定せず、薄膜トランジスタを組み込む他のディスプレイ装置に適用することができる。
【００３６】
有機発光ダイオードディスプレイＯＬＥＤ装置は、バックライトを必要としない自発光のディスプレイ装置で、高反応速度、高輝度、広視野角の特性を有する。ＯＬＥＤ装置は、アクティブと、受動ＯＬＥＤの二種に分けられる。アクティブＯＬＥＤは電流により駆動し、各画素は少なくとも一つのスイッチ薄膜トランジスタを必要として、イメージデータのアクセスとアドレスを制御する。もう一つの駆動薄膜トランジスタはアクティブＯＬＥＤを必要とし、コンデンサに記憶された電圧に基づいて電流を調整して、輝度とグレイスケールが調整される。アクティブＯＬＥＤは二つの薄膜トランジスタ、あるいは四つの薄膜トランジスタにより駆動する。
【００３７】
図５は、本発明による二つの薄膜トランジスタにより駆動される有機発光ディスプレイ装置の等価回路を示す図である。
【００３８】
有機発光ディスプレイの画素Ａは、スイッチ薄膜トランジスタＴ１、ストレージコンデンサＣｓ、駆動薄膜トランジスタＴ２、および有機発光ダイオード、からなる。スイッチ薄膜トランジスタＴ１のゲートはスキャン信号ラインＳＣＡＮに結合され、スイッチ薄膜トランジスタＴ１のソースはデータラインＤＡＴＡに結合される。ストレージコンデンサＣｓの一端は、スイッチ薄膜トランジスタＴ１のドレイン領域に結合される。もう一端は、参考電圧値ＶＬに結合される。駆動薄膜トランジスタＴ２のゲートは、スイッチ薄膜トランジスタＴ１のドレイン領域に結合され、駆動薄膜トランジスタＴ２のソースは電源ＶＤＤに結合される。さらに、有機発光ダイオードＯＬＥＤのアノードは、駆動薄膜トランジスタＴ２のドレイン領域に結合され、カソードは、接地ＧＤＮに結合される。
【００３９】
図６は、本発明による、有機発光ダイオードＯＬＥＤを備える有機発光ディスプレイ装置と、駆動薄膜トランジスタＴ２の一部を示す図である。
【００４０】
図６を参照すると、基板１２上に、ＴＦＴ２６を形成した後、絶縁層３２がＴＦＴ２６上に設置され、その材質は、好ましくは、ポリアミド（ｐｏｌｙａｍｉｄｅ）、あるいは、アクリル樹脂（ａｃｒｙｌｉｃ  ｒｅｓｉｎ）である。具体例において、ＪＳＲ日本合成樹脂番号ＰＣ４０３の透明耐熱絶縁材が用いられる。その後、コンタクトホール３４が、ドレイン電極２４Ｄを露出する絶縁層３２上に形成される。
【００４１】
導電層は、絶縁層３２上に蒸着され、コンタクトホール３４を充填し、ドレイン電極２４Ｄと接続する。導電層は、スパッタリング、電子ビーム蒸着（ｅｌｅｃｔｒｏｎ  ｂｅａｍ  ｅｖａｐｏｒａｔｉｏｎ）、熱コーティング、あるいは化学気相蒸着により形成される、インジウムスズ酸化物（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ、ＩＴＯ）、酸化インジウム亜鉛（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ、ＩＺＯ）、アルミ・亜鉛酸化物（ａｌｕｍｉｎｕｍ  ｚｉｎｃ  ｏｘｉｄｅ、ＡＺＯ）、酸化亜鉛（ｚｉｎｃ  ｏｘｉｄｅ）である。導電層はさらに画定されて、ドレイン電極２４Ｄと接続される画素電極３６を形成してアノードとなる。導電層はリソグラフィと異方性エッチングにより画定される。
【００４２】
発光層３８が、絶縁層３２とアノード３６上に形成される。発光層３８は、小さい分子の有機発光材、あるいは、有機発光ポリマーである。小さい分子の有機発光材は、真空蒸着により形成される。有機発光ポリマー層は、スピンコーティング、インクジェットプリント、あるいはスクリーンプリントにより形成される。
【００４３】
カソード層４０はアノード３６上に形成され、銅Ｃｕ、銀Ａｇ、マグネシウムＭｇ、アルミニウムＡｌ、低仕事函数の金属、あるいは、真空蒸着、または、スパッタリングにより形成されるそれらの合金などである。
【００４４】
これにより、有機発光ダイオードが形成される。
【００４５】
本発明は、公知のアモルファスシリコン工程を採用すると共に、微結晶工程を合わせることにより、ＯＬＥＤディスプレイ装置の駆動電流を増加し、ＯＬＥＤがスイッチオフの時に生じる不要な電流を減少する。
【００４６】
本発明により形成される薄膜トランジスタは、垂直型低濃度ドープドレイン構造を有する。チャネルは、アモルファス、および微結晶半導体層から構成される。アモルファス半導体層は垂直方向の電流経路を提供し、微結晶半導体層は水平方向の電流経路を提供する。
【００４７】
本発明によるＴＦＴの駆動能力は、アモルファスＴＦＴより優れている。公知のアモルファスＴＦＴの駆動電圧は、約４．５Ｖで、０．７５ｃｍ２／Ｖｓｅｃの移動度を有する。本発明によるＴＦＴの駆動電圧は、約２．５Ｖで、４．３ｃｍ２／Ｖｓｅｃの移動度を有する。
【００４８】
オン／オフ比（ｏｎ／ｏｆｆ  ｒａｔｉｏ）については、本発明によるＴＦＴでは１０７．５で、公知のアモルファスＴＦＴ１０６よりも高い。
【００４９】
さらに、本発明によるＴＦＴの微結晶半導体層は、低温蒸着工程により形成され、ほかのサブ工程と結合された後、プラスチック基板などの非耐熱の可撓性基板上にＴＦＴを形成することができる。
【００５０】
さらに、本発明によるＴＦＴのコストは、公知の低温ポリシリコンＴＦＴ工程より安い。
【００５１】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や変更を加えることができ、したがって本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【００５２】
【発明の効果】
公知技術の欠点を改善した薄膜トランジスタの方法が得られる。
【図面の簡単な説明】
【図１】本発明による薄膜トランジスタの製造工程を示す断面図である。
【図２】本発明による薄膜トランジスタの製造工程を示す断面図である。
【図３】本発明による薄膜トランジスタの製造工程を示す断面図である。
【図４】本発明による薄膜トランジスタの製造工程を示す断面図である。
【図５】本発明の薄膜トランジスタにより駆動される有機発光ディスプレイ装置の等価回路を示す図である。
【図６】本発明による有機発光ダイオードを備える有機発光ディスプレイ装置と駆動トランジスタＴ２の部分断面図である。
【符号の説明】
１２    基板
１４    ゲート電極
１６、１６ａ  ゲート絶縁層
１８    微結晶半導体層
１８ａ  第一チャネル層（微結晶半導体層）
２０    アモルファス半導体層
２０ａ  第二チャネル層（アモルファス半導体層）
２２Ｓ  ソース
２２Ｄ  ドレイン
２４Ｓ  ソース電極
２４Ｄ  ドレイン電極
Ｉ    電流経路
Ａ    画素
Ｔ１      スイッチ薄膜トランジスタ
Ｃｓ    ストレージコンデンサ
Ｔ２      駆動薄膜トランジスタ
ＯＬＥＤ    有機発光ダイオード
ＳＣＡＮ    スキャン信号ライン
ＤＡＴＡ    データライン
ＶＬ    参考電圧値
ＶＤＤ    電源
ＧＮＤ    接地
２６    薄膜トランジスタ
３２    絶縁層
３４    コンタクト
３６    画素電極（アノード）
３８    発光層
４０    カソード層
【図１】
2004304140.tif 000003
【図２】
2004304140.tif 000004
【図３】
2004304140.tif 000005
【図４】
2004304140.tif 000006
【図５】
2004304140.tif 000007
【図６】
2004304140.tif 000008