(57)【要約】      （修正有）【課題】液晶ディスプレイ装置の低階調度用（カラースケール）の駆動回路を提供し、高色度が必要とされない時の省電力を達成し、更に、駆動回路を低電力で駆動し、過度の電力消費によって引き起こされる従来の問題を克服する。【解決手段】タイミングコントローラーとソースドライバを更に含んだ低階調度用駆動回路を駆動回路で実施する。タイミングコントローラーはイメージデータを受信し、デジタルイメージ信号、デジタル信号と極性反転信号を出力する。ソースドライバはデジタルイメージ信号を受信し、アナログイメージ信号を生成する。低階調度用駆動回路は、タイミングコントローラーから出力された信号に基づいて、第１アナログ信号、第２アナログ信号、第３アナログ信号と第４アナログ信号を出力する。【選択図】図２
2004348108.tif 000002
【特許請求の範囲】
【請求項１】
極性反転信号と少なくとも一つのデジタル信号を生成するタイミングコントローラー、および
前記極性反転信号と前記デジタル信号に対応して少なくとも１つのアナログ信号を生成する低階調度用駆動回路を含む液晶ディスプレイ装置の駆動回路。
【請求項２】
前記低色度駆動回路が前記極性反転信号と前記タイミングコントローラーから生成された前記デジタル信号を受信する少なくとも１つのバッファ、および、
前記バッファの出力端子に接続され、前記アナログ信号を出力する少なくとも１セットのトランジスタを含む請求項１に記載の液晶ディスプレイ装置の駆動回路。
【請求項３】
極性反転信号と少なくとも１つのデジタル信号を出力するタイミングコントローラー、ソースドライバおよび低階調度用駆動回路を含み、前記低階調度用駆動回路は少なくとも１つのアナログ信号を生成する液晶ディスプレイ装置の駆動回路であって、
前記極性反転信号と前記タイミングコントローラーから出力された前記デジタル信号を受信する少なくとも１つのバッファ、および、
前記バッファの出力端子に接続され、前記アナログ信号を出力する少なくとも１セットのトランジスタを含む液晶ディスプレイ装置の駆動回路。
【請求項４】
前記第１セットのトランジスタは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタからなり、前記ＰＭＯＳトランジスタのゲートと前記ＮＭＯＳトランジスタのゲートは、前記バッファの出力端子に接続され、前記ＰＭＯＳトランジスタのソースは、前記ＮＭＯＳトランジスタのドレインに接続され、前記ＰＭＯＳトランジスタのドレインは電圧に接続され、前記ＮＭＯＳトランジスタのソースは、グランド電圧に接続され、前記ＰＭＯＳトランジスタのソースと前記ＮＭＯＳトランジスタのドレインにより前記アナログ信号が出力される請求項３に記載の液晶ディスプレイ装置の駆動回路。
【請求項５】
タイミングコントローラー、ソースドライバと低階調度用駆動回路を含み、前記タイミングコントローラーは、極性反転信号、第１デジタル信号、第２デジタル信号、第３デジタル信号、第４デジタル信号を出力し、第前記低階調度用駆動回路は、１アナログ信号、第２アナログ信号、第３アナログ信号、第４アナログ信号を生成する液晶ディスプレイ装置の駆動回路であって、
前記極性反転信号、前記第１デジタル信号、前記第２デジタル信号、前記第３デジタル信号、前記第４デジタル信号を受信する複数のバッファ、および
第１セットのトランジスタ、第２セットのトランジスタ、第３セットのトランジスタ、第４セットのトランジスタからなり、前記バッファの出力端子にそれぞれ接続されて、前記第１、第２、第３と第４アナログ信号をそれぞれ出力する複数セットのトランジスタを含む液晶ディスプレイ装置の駆動回路。
【請求項６】
複数のバッファは、第１バッファ、第２バッファ、第３バッファと第４バッファを含み、前記各バッファは第１入力端子、第２入力端子および前記出力端子をそれぞれ有し、前記各バッファの前記第１入力端子は前記極性反転信号を受信し、前記第１バッファの前記第２入力端子は前記第１デジタル信号を受信し、前記第２バッファの前記第２入力端子は前記第２デジタル信号を受信し、前記第３バッファの前記第２入力端子は前記第３デジタル信号を受信し、前記第４バッファの前記第２入力端子は、前記第４デジタル信号を受信する請求項５に記載の液晶ディスプレイ装置の駆動回路。
【請求項７】
前記第１セットのトランジスタは、第１ＰＭＯＳトランジスタと第１ＮＭＯＳトランジスタからなり、前記第１ＰＭＯＳトランジスタのゲートと前記第１ＮＭＯＳトランジスタのゲートは、前記第１バッファの出力端子に接続され、前記第１ＰＭＯＳトランジスタのソースは、前記第１ＮＭＯＳトランジスタのドレインに接続され、前記第１ＰＭＯＳトランジスタのドレインは電圧に接続され、前記第１ＮＭＯＳトランジスタのソースはグランド電圧に接続され、前記第１ＰＭＯＳトランジスタのソースと前記第１ＮＭＯＳトランジスタのドレインにより前記アナログ信号が出力され、
前記第１ＰＭＯＳトランジスタのドレインと前記第１ＮＭＯＳトランジスタのソースの間に直列接続される３つのレジスタを更に含む請求項６に記載の液晶ディスプレイ装置の駆動回路。
【請求項８】
前記第２セットのトランジスタは、第２ＰＭＯＳトランジスタと第２ＮＭＯＳトランジスタからなり、前記第１ＰＭＯＳトランジスタのゲートと前記第２ＮＭＯＳトランジスタのゲートは、前記第２バッファの出力端子に接続され、前記第２ＰＭＯＳトランジスタのソースは、前記第２ＮＭＯＳトランジスタのドレインに接続され、前記第２ＰＭＯＳトランジスタのドレインは電圧に接続され、前記第２ＮＭＯＳトランジスタのドレインはグランド電圧に接続され、前記第２ＰＭＯＳトランジスタのソースと前記第２ＮＭＯＳトランジスタのドレインにより前記第２アナログ信号が出力され、
前記第１ＰＭＯＳトランジスタのドレインと前記第２ＰＭＯＳトランジスタのドレインの間に接続するレジスタと、前記第１ＮＭＯＳトランジスタのソースと前記第２ＮＭＯＳトランジスタのソースの間に接続されるレジスタを更に含む請求項７に記載の液晶ディスプレイ装置の駆動回路。
【請求項９】
前記第３セットのトランジスタは、第３ＰＭＯＳトランジスタと第３ＮＭＯＳトランジスタからなり、前記第３ＰＭＯＳトランジスタのゲートと前記第３ＮＭＯＳトランジスタのゲートは、前記第３バッファの出力端子に接続され、前記第３ＰＭＯＳトランジスタのソースは、前記第３ＮＭＯＳトランジスタのドレインに接続され、前記第３ＰＭＯＳトランジスタのドレインは電圧に接続され、前記第３ＮＭＯＳトランジスタのソースはグランド電圧に接続され、前記第３ＰＭＯＳトランジスタのソースと前記第３ＮＭＯＳトランジスタのドレインにより前記第３アナログ信号が出力され、
前記第２ＰＭＯＳトランジスタのドレインと前記第３ＰＭＯＳトランジスタのドレインの間に接続するレジスタと、前記第２ＮＭＯＳトランジスタのソースと前記第３ＮＭＯＳトランジスタのソースの間に接続されるレジスタを更に含む請求項８に記載の液晶ディスプレイ装置の駆動回路。
【請求項１０】
前記第４セットのトランジスタは、第４ＰＭＯＳトランジスタと第４ＮＭＯＳトランジスタからなり、前記第４ＰＭＯＳトランジスタのゲートと前記第４ＮＭＯＳトランジスタのゲートは、前記第４バッファの出力端子に接続され、前記第４ＰＭＯＳトランジスタのソースは、前記第４ＮＭＯＳトランジスタのドレインに接続され、前記第４ＰＭＯＳトランジスタのドレインは電圧に接続され、前記第４ＮＭＯＳトランジスタのソースはグランド電圧に接続され、前記第４ＰＭＯＳトランジスタのソースと前記第４ＮＭＯＳトランジスタのドレインにより前記アナログ信号が出力され、
前記第３ＰＭＯＳトランジスタのドレインと前記第４ＰＭＯＳトランジスタのドレインの間を接続するレジスタと、前記第３ＮＭＯＳトランジスタのソースと前記第４ＮＭＯＳトランジスタのソースの間に接続されるレジスタ、前記第４ＰＭＯＳトランジスタと前記電圧の間を接続するレジスタ、および前記第４トランジスタのソースと前記グランド電圧の間を接続するレジスタを更に含む請求項９に記載の液晶ディスプレイ装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ装置の駆動回路に関し、特に、液晶ディスプレイ装置の低階調度用（ローカラースケール）駆動回路に関するものである。
【背景技術】
【０００２】
液晶ディスプレイ装置は通常、一対の互いに並列したガラス基板を含み、少なくともインジウムスズ酸化物膜、配向膜およびカラーフィルターの結合を含んでいる。配向膜のスロット方向は互いに垂直であり、液晶材料は、配向膜のスロットに沿って基板の間に設置されている。電場が基板の間に与えられた時、光が通過しないように液晶分子はスロットに対して垂直になり、その結果、黒色がディスプレイ画面に現れる。したがって、ディスプレイは電場の変化に基づいて液晶分子をコントロールすることで表示することができる。
【０００３】
図１は従来の液晶ディスプレイ装置の駆動回路を示している。駆動回路１００はタイミングコントローラー１１０とソースドライバ１２０を含む。ソースドライバ１２０は、タイミングコントローラー１１０からデジタルイメージ信号３０２を受信し、それに応じて液晶ディスプレイパネル２００をコントロールするアナログ信号３０３を生成する。タイミングコントローラー１１０はイメージデータをデジタルイメージ信号３０２に変換し、デジタルイメージ信号３０２をソースドライバ１２０に出力する。タイミングコントローラー１１０は更に、ソースドライバ１２０からのアナログ電圧の極性をコントロールする極性反転信号３０１のコントロール信号を出力する。
【０００４】
８,６４または１２８のカラースケールを備えたカラーディスプレイのスキームは、通常上述のアーキテクチャを有した駆動回路を用いている。２５６カラースケールのディスプレイ装置には、８,６４、１２８および２５６のカラースケールが全て含まれていなければならず、これらは比較的高い電力を消費する。
【０００５】
色度の数はディスプレイ品質に影響を及ぼす１つの重要な要素である。色度の数が多くなるにつれ、より高い電力が必要になる。電力消費がデスクトップ型コンピューターの液晶ディスプレイ装置にとって最も重要な考慮点ではないが、携帯電話、電子手帳、ラップトップ型コンピューターといった携帯用電子機器の小型ディスプレイ装置には重要な要素となるかもしれない。
したがって、携帯用電子機器に用いるのに適した低電力消費のディスプレイ装置が必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記課題を解決するため、本発明は、液晶ディスプレイ装置の低階調度用（カラースケール）の駆動回路を提供し、高い階調度が必要とされない時の省電力を達成する。更に、駆動回路を低電力で駆動し、駆動回路の過度の電力消費によって引き起こされる従来の問題を克服する。
【課題を解決するための手段】
【０００７】
上述およびその他の目的を達成するために、タイミングコントローラーとソースドライバを更に含んだ低階調度用駆動回路を駆動回路で実施する。タイミングコントローラーはイメージデータを受信し、デジタルイメージ信号、デジタル信号と極性反転信号を出力する。ソースドライバはデジタルイメージ信号を受信し、アナログイメージ信号を生成する。低階調度用駆動回路は、タイミングコントローラーから出力された信号に基づいて、第１アナログ信号、第２アナログ信号、第３アナログ信号と第４アナログ信号を出力する。
【０００８】
低階調度用駆動回路は、バッファ、レジスタおよび複数のセットのトランジスタを含む。バッファは少なくとも第１バッファ、第２バッファ、第３バッファと第４バッファを含み、前記各バッファは第１入力端子、第２入力端子および前記出力端子を有し、前記各バッファの前記第１入力端子は前記極性反転信号を受信し、前記第１バッファの前記第２入力端子は前記第１デジタル信号を受信し、前記第２バッファの前記第２入力端子は前記第２デジタル信号を受信し、前記第３バッファの前記第２入力端子は前記第３デジタル信号を受信し、前記第４バッファの前記第２入力端子は、前記第４デジタル信号を受信する。
【０００９】
各セットのトランジスタは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタを有する。例えば、４セットのトランジスタが提供された場合、第１ＰＭＯＳトランジスタ、第１ＮＭＯＳトランジスタ、第３ＰＭＯＳトランジスタ、第３ＮＭＯＳトランジスタ、第４ＰＭＯＳトランジスタと第４ＮＭＯＳトランジスタの全部で８つのトランジスタがある。
【発明の効果】
【００１０】
本発明に基づいた低階調度用駆動回路のアーキテクチャは、低電力消費の２,８または６４色度を提供する。液晶ディスプレイ装置の解像度が２５６色またはそれ以上の時に従来の技術に必要とされたような増幅器とデジタルアナログ回路（ＤＡＣ）を必要としない。本発明では、タイミングコントローラーは、４つのデータコントロール信号のみを通して６４色度のカラーディスプレイをコントロールする。その結果、コントロール信号のピン数は、従来の技術で用いられるのよりもかなり少なくなる。
【発明を実施するための最良の形態】
【００１１】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例】
【００１２】
図２は、本発明の１実施例に基づいた液晶ディスプレイ装置に用いられる駆動回路のブロック図である。液晶ディスプレイ装置に用いられる駆動回路１００は、タイミングコントローラー１１０、ソースドライバ１２０と低階調度用駆動回路１３０を含む。タイミングコントローラー１１０は、イメージデータを受信し、デジタルイメージ信号３０２を出力する。タイミングコントローラー１１０は更に極性反転信号３０１を出力する。ソースドライバ１２０は、デジタルイメージ信号３０２を受信し、アナログイメージ信号３０３を生成する。低階調度用駆動回路１３０は、極性反転信号３０１と第１デジタル信号３０４Ａ１、第２デジタル信号３０４Ａ２、第３デジタル信号３０４Ａ３と第４デジタル信号３０４Ａ４に応じてアナログ信号３０５を配信する。
【００１３】
図３は、ソースドライバ１２０のブロック図を図解している。ソースドライバ１２０は、第１レジスタ１２１、第２レジスタ１２２、デジタル／アナログ（Ｄ／Ａ）変換器１２３と出力回路１２４を含む。第１レジスタ１２１は、データコントロールユニットのシフトレジスタである。第２レジスタ１２２は、ロードレジスタである。入力信号４０１が第１レジスタ１２１を通過する時、出力信号４０２は第２レジスタ１２２に入力され、その後、信号４０３をデジタル／アナログ変換器１２３に出力する。デジタル／アナログ変換器１２３は次に、信号４０３に基づいてアナログ信号４０４を出力する。アナログ信号４０４は、出力回路１２４に処理され、コントロール信号４０５を出力する。ソースドライバ１２０にあるデジタル／アナログ変換器１２３の基準電圧は、図３に見られるように極性反転信号３０１で、第１調整電圧４０６か、または第２調整電圧４０７かを決める。
【００１４】
図４は、低階調度用駆動回路の仕組みを図解している。低階調度用駆動回路１３０は、第１デジタル信号３０４Ａ１、第２デジタル信号３０４Ａ２、第３デジタル信号３０４Ａ３、第４デジタル信号３０４Ａ４に基づいて、それぞれ第１アナログ信号ＧＶ１、第２アナログ信号ＧＶ２、第３アナログ信号ＧＶ３、第４アナログ信号ＧＶ４を出力する。低階調度用駆動回路１３０は、バッファ（１３１Ｂ１、１３１Ｂ２、１３１Ｂ３、１３１Ｂ４）、トランジスタのセット（１３２〜１３５Ｐ，１３２〜１３５Ｎ）、およびレジスタ（１３６Ａ〜Ｋ）を含む。
【００１５】
バッファは、第１バッファ１３１Ｂ１、第２バッファ１３１Ｂ２、第３バッファ１３１Ｂ３、第４バッファ１３１Ｂ４を含む。各バッファは第１入力端子、第２入力端子、および出力端子を有する。各バッファの第１入力端子は極性反転信号３０１を受信する。第１バッファ１３１Ｂ１の第２入力端子は、第１デジタル信号３０４Ａ１を受信する。第２バッファ１３１Ｂ２の第２入力端子は、
第３デジタル信号３０４Ａ３を受信する。第４バッファ１３１Ｂ４の第２入力端子は、第４デジタル信号３０４Ａ４を受信する。
【００１６】
第１セットのトランジスタは、第１ＰＭＯＳトランジスタ１３２Ｐと第１ＮＭＯＳトランジスタ１３２Ｎを含む。第１ＰＭＯＳトランジスタ１３２Ｐのゲートと第１ＮＭＯＳトランジスタ１３２Ｎのゲートは、第２バッファ１３１Ｂ２の出力端子と接続する。第１ＰＭＯＳトランジスタ１３２Ｐのソースは、第１ＮＭＯＳトランジスタ１３２Ｎのドレインと接続する。第１ＰＭＯＳトランジスタ１３２Ｐのドレインは電圧ＶＤＤと接続する。第１ＮＭＯＳトランジスタ１３２Ｎのソースはグランド電圧ＶＳＳと接続する。第１アナログ信号ＧＶ１は、第１ＰＭＯＳトランジスタ１３２Ｐのソースと第１ＮＭＯＳトランジスタ１３２Ｎのドレインを通して出力される。
【００１７】
第２セットのトランジスタは、第２ＰＭＯＳトランジスタ１３３Ｐと第２ＮＭＯＳトランジスタ１３３Ｎを含む。第２ＰＭＯＳトランジスタ１３３Ｐのゲートと第２ＮＭＯＳトランジスタ１３３Ｎのゲートは、第２バッファ１３１Ｂ２の出力端子と接続する。第２ＰＭＯＳトランジスタ１３３Ｐのソースは、第２ＮＭＯＳトランジスタ１３３Ｎのドレインと接続する。第２ＮＭＯＳトランジスタ１３３Ｎのドレインは、グランド電圧ＶＳＳと接続する。第２ＰＭＯＳトランジスタ１３３Ｐのドレインは、電圧ＶＤＤと接続する。第２アナログ信号ＧＶ２は、第２ＰＭＯＳトランジスタ１３３Ｐのソースと第２ＮＭＯＳトランジスタ１３３Ｎのドレインを通して出力される。
【００１８】
第３セットのトランジスタは、第３ＰＭＯＳトランジスタ１３４Ｐと第３ＮＭＯＳトランジスタ１３４Ｎを含む。第３ＰＭＯＳトランジスタ１３４Ｐのゲートと第３ＮＭＯＳトランジスタ１３４Ｎのゲートは、第３バッファ１３１Ｂ３の出力端子と接続する。第３ＰＭＯＳトランジスタ１３４Ｐのソースは、第３ＮＭＯＳトランジスタ１３４Ｎのドレインと接続する。第３ＰＭＯＳトランジスタ１３４Ｐのドレインは、電圧ＶＤＤと接続する。第３ＮＭＯＳトランジスタ１３４Ｎのソースは、グランド電圧ＶＳＳと接続する。第３アナログ信号ＧＶ３は、第３ＰＭＯＳトランジスタ１３４Ｐのソースと第３ＮＭＯＳトランジスタ１３４Ｎのドレインを通して出力される。
【００１９】
第４セットのトランジスタは、第４ＰＭＯＳトランジスタ１３５Ｐと第４ＮＭＯＳトランジスタ１３５Ｎを含む。第４ＰＭＯＳトランジスタ１３５Ｐのゲートと第４ＮＭＯＳトランジスタ１３５Ｎのゲートは、第４バッファ１３１Ｂ４の出力端子と接続する。第４ＰＭＯＳトランジスタ１３５Ｐのソースは、第４ＮＭＯＳトランジスタ１３５Ｎのドレインと接続する。第４ＰＭＯＳトランジスタ１３５Ｐのドレインは、電圧ＶＤＤと接続する。第４ＮＭＯＳトランジスタ１３５Ｎのソースは、グランド電圧ＶＳＳと接続する。第４アナログ信号ＧＶ４は、第４ＰＭＯＳトランジスタ１３５Ｐのソースと第４ＮＭＯＳトランジスタ１３５Ｎのドレインを通して出力される。
【００２０】
更に、３つのレジスタ１３６Ａ、１３６Ｂ、１３６Ｃは、第１ＰＭＯＳトランジスタ１３２Ｐのドレインと第１ＮＭＯＳトランジスタ１３２Ｎのソースの間に直列に接続される。レジスタ１３６Ｄは更に、第１ＰＭＯＳトランジスタ１３２Ｐのドレインと第２ＰＭＯＳトランジスタ１３３Ｐのドレインの間に接続される。トランジスタ１３６Ｅは更に、第２ＰＭＯＳトランジスタ１３３Ｐのドレインと第３ＰＭＯＳトランジスタ１３４Ｐのドレインの間に接続される。レジスタ１３６Ｆは更に、第３ＰＭＯＳトランジスタ１３４Ｐと第４ＰＭＯＳトランジスタ１３５Ｐの間に接続される。レジスタ１３６Ｇは、第４ＰＭＯＳトランジスタ１３５Ｐと電圧ＶＤＤの間に接続される。
【００２１】
レジスタ１３６Ｈは、第１ＮＭＯＳトランジスタ１３２Ｎのソースと第２ＮＭＯＳトランジスタ１３３Ｎのソースの間に接続される。レジスタ１３６Ｉは、第２ＮＭＯＳトランジスタ１３３Ｎのソースと第３ＮＭＯＳトランジスタ１３４Ｎのソースの間に接続される。レジスタ１３６Ｊは、第３ＮＭＯＳトランジスタ１３４Ｎのソースと第４ＮＭＯＳトランジスタ１３４５Ｎのソースの間に接続される。レジスタ１３６Ｋは、第４ＮＭＯＳトランジスタ１３５Ｎのソースとグランド電圧ＶＳＳの間に接続される。
【００２２】
赤、緑および青の各原色は、４ビットずつ定めされ、総計４ｘ４ｘ４＝６４ビットである。しかし、１つの原色の定義は、必ずしも４ビットとは限らない。色の表示をコントロールするのに用いられるデジタル信号の数は、より低い解像度の要求によって変えることができ、時には１つの信号のみが必要とされることもある。
【００２３】
本発明に基づいた駆動回路のアーキテクチャは、液晶ディスプレイ装置の解像度が２５６色またはそれ以上の時に、従来の技術に必要とされた増幅器とデジタルアナログ回路（ＤＡＣ）を必要としない。本発明では、タイミングコントローラーは、４つのデータコントロール信号のみを通して６４色度の色表示をコントロールする。したがって、コントロール信号のピン計算は、従来の技術で用いられるのよりもかなり低くなる。低電力消費の目的は、増設の低階調度用駆動回路の駆動回路を実施することで達成され、システムがより少ない色度で稼動する時、駆動回路は低階調度用の回路を用いてアナログ信号を配信することにある。
【００２４】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００２５】
【図１】従来の液晶ディスプレイ装置の駆動回路のブロック図である。
【図２】本発明の１実施例に基づいた液晶ディスプレイ装置の駆動回路のブロック  図である。
【図３】本発明の１実施例に基づいた液晶ディスプレイ装置に用いられるソースド  ライバの機能ブロック図である。
【図４】本発明の１実施例に基づいた液晶ディスプレイ装置に用いられる駆動回路  の低階調度用回路のブロック図である。
【符号の説明】
【００２６】
１００  駆動回路
１１０  タイミングコントローラー
１２０  ソースドライバ
１２１  第１レジスタ
１２２  第２レジスタ
１２３  デジタル／アナログ（Ｄ／Ａ）変換器
１２４  出力回路
１３０  低階調度用駆動回路
１３１Ｂ１、１３１Ｂ２、１３１Ｂ３、１３１Ｂ４  バッファ
１３２〜１３５Ｐ，１３２〜１３５Ｎ  トランジスタのセット
１３６Ａ〜Ｋ  レジスタ
２００  液晶ディスプレイパネル
３０１  極性反転信号
３０２  デジタルイメージ信号
３０３  アナログ信号
３０４Ａ１〜３０４Ａ４  第１〜第４デジタル信号
３０５  アナログ信号
４０１  入力信号
４０２  出力信号
４０３  信号
４０４  アナログ信号
４０５  コントロール信号
４０６  第１調整電圧
４０７  第２調整電圧
ＧＶ１〜ＧＶ４  第１アナログ信号〜第４アナログ信号
ＶＤＤ  電圧
ＶＳＳ  グランド電圧
【図１】
2004348108.tif 000003
【図２】
2004348108.tif 000004
【図３】
2004348108.tif 000005
【図４】
2004348108.tif 000006