(57)【要約】【課題】本発明は、効率よくＶＣＯの検査を行うことができる局部発振信号発生装置と当該局部発振信号発生装置の検査装置及び検査方法とを提供することを目的とする。【解決手段】ＶＣＯ１の発振周波数可変域を検査するために、ＬＳＩテスタ５１よりパラレル制御信号を局部発振信号発生装置５０のパラレル入力端子１２に入力する。よって、このパラレル入力端子１２を介して入力されるパラレル制御信号が制御信号選択回路１４で選択されて、ＰＬＬ回路３に与えられ、検査対象となるＶＣＯ１の発振周波数が変更されて、発振周波数可変域が確認される。【選択図】      図１
2004239719.tif 000002
【特許請求の範囲】
【請求項１】
局部発振信号を出力する発振器と、当該発振器の発振周波数を固定するために位相固定ループ制御を行うＰＬＬ回路と、局部発振信号の発振周波数を設定するシリアル制御信号が外部から入力されるシリアル入力端子と、当該シリアル入力端子から入力された前記シリアル制御信号をパラレル制御信号に変換するシリアルバスインターフェースを備えた周波数設定レジスタとを有し、前記シリアル制御信号より得られた前記パラレル制御信号を前記ＰＬＬ回路に与えて前記局部発振信号の発振周波数を設定する局部発振信号発生装置において、
前記パラレル制御信号が外部から入力される複数の端子よりなるパラレル入力端子を備え、
前記発振器の発振周波数可変域を検査するとき、前記パラレル入力端子に入力される前記パラレル制御信号が前記ＰＬＬ回路に与えられることを特徴とする局部発振信号発生装置。
【請求項２】
発振周波数可変域の異なる複数の発振器と、当該複数の発振器の出力から１出力を局部発振信号として選択する発振器選択回路と、当該発振器選択回路で選択された前記発振器の発振周波数を固定するために位相固定ループ制御を行うＰＬＬ回路と、局部発振信号の発振周波数を設定するシリアル制御信号が外部から入力されるシリアル入力端子と、当該シリアル入力端子から入力された前記シリアル制御信号をパラレル制御信号に変換するシリアルバスインターフェースを備えた周波数設定レジスタとを有し、前記シリアル制御信号より得られた前記パラレル制御信号を前記ＰＬＬ回路に与えて前記局部発振信号の発振周波数を設定するとともに、前記シリアル制御信号に基づいて前記周波数設定レジスタが前記発振器選択回路が選択する前記発振器の出力を設定する局部発振信号発生装置において、
前記パラレル制御信号が外部から入力される複数の端子よりなるパラレル入力端子を備え、
前記発振器それぞれの発振周波数可変域を検査するとき、前記パラレル入力端子に入力される前記パラレル制御信号が前記ＰＬＬ回路に与えられることを特徴とする局部発振信号発生装置。
【請求項３】
前記パラレル入力端子からの前記パラレル制御信号及び前記周波数設定レジスタからの前記パラレル制御信号を選択して前記ＰＬＬ回路に与える制御信号選択回路を備えることを特徴とする請求項１又は請求項２に記載の局部発振信号発生装置。
【請求項４】
前記パラレル入力端子からの前記パラレル制御信号を選択するように前記制御信号選択回路を制御する選択制御信号が外部から入力される選択用入力端子を備えることを特徴とする請求項３に記載の局部発振信号発生装置。
【請求項５】
前記パラレル入力端子からの前記パラレル制御信号及び前記周波数設定レジスタからの前記パラレル制御信号を加算して前記ＰＬＬ回路に与える加算回路を備えることを特徴とする請求項１又は請求項２に記載の局部発振信号発生装置。
【請求項６】
局部発振信号を出力する発振器と、当該発振器の発振周波数を固定するために位相固定ループ制御を行うＰＬＬ回路と、局部発振信号の発振周波数を設定するシリアル制御信号が外部から入力されるシリアル入力端子と、当該シリアル入力端子から入力された前記シリアル制御信号をｎ［ｂｉｔ］のパラレル制御信号に変換するシリアルバスインターフェースを備えた周波数設定レジスタとを有し、前記シリアル制御信号より得られた前記パラレル制御信号を前記ＰＬＬ回路に与えて前記局部発振信号の発振周波数を設定する局部発振信号発生装置において、
前記パラレル制御信号のうちｍ［ｂｉｔ］の下位ビットデータが外部から入力されるｍ個の端子よりなるパラレル入力端子を備え、
前記発振器の発振周波数可変域を検査するとき、前記パラレル入力端子に入力される前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータが前記ＰＬＬ回路に与えられるとともに、前記周波数設定レジスタから前記パラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータが前記ＰＬＬ回路に与えられることを特徴とする局部発振信号発生装置。
【請求項７】
発振周波数可変域の異なる複数の発振器と、当該複数の発振器の出力から１出力を局部発振信号として選択する発振器選択回路と、当該発振器選択回路で選択された前記発振器の発振周波数を固定するために位相固定ループ制御を行うＰＬＬ回路と、局部発振信号の発振周波数を設定するシリアル制御信号が外部から入力されるシリアル入力端子と、当該シリアル入力端子から入力された前記シリアル制御信号をパラレル制御信号に変換するシリアルバスインターフェースを備えた周波数設定レジスタとを有し、前記シリアル制御信号より得られた前記パラレル制御信号を前記ＰＬＬ回路に与えて前記局部発振信号の発振周波数を設定するとともに、前記シリアル制御信号に基づいて前記周波数設定レジスタが前記発振器選択回路が選択する前記発振器の出力を設定する局部発振信号発生装置において、
前記パラレル制御信号のうちｍ［ｂｉｔ］の下位ビットデータが外部から入力されるｍ個の端子よりなるパラレル入力端子を備え、
前記発振器それぞれの発振周波数可変域を検査するとき、前記パラレル入力端子に入力される前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータが前記ＰＬＬ回路に与えられるとともに、前記周波数設定レジスタから前記パラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータが前記ＰＬＬ回路に与えられることを特徴とする局部発振信号発生装置。
【請求項８】
前記パラレル入力端子からの前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータ及び前記周波数設定レジスタからの前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータを選択して前記ＰＬＬ回路に与える制御信号選択回路を備えることを特徴とする請求項６又は請求項７に記載の局部発振信号発生装置。
【請求項９】
前記パラレル入力端子からの前記パラレル制御信号の下位ビットデータを選択するように前記制御信号選択回路を制御する選択制御信号が外部から入力される選択用入力端子を備えることを特徴とする請求項８に記載の局部発振信号発生装置。
【請求項１０】
前記パラレル入力端子からの前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータ及び前記周波数設定レジスタからの前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータを加算して前記ＰＬＬ回路に与える加算回路を備えることを特徴とする請求項６又は請求項７に記載の局部発振信号発生装置。
【請求項１１】
局部発振信号発生装置内の前記発振器の発振周波数可変域を検査する検査装置において、
検査する該局部発振信号発生装置が請求項１〜請求項５のいずれかに記載の局部発振信号発生装置であり、
前記パラレル制御信号を生成して前記局部発振信号発生装置の前記パラレル入力端子に入力して、検査する前記発振器の発振周波数を設定するとともに、
まず、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されたことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａよりも値が小さい周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の下端周波数を検索し、
次に、検索した下端周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されないことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の上端周波数を検索することを特徴とする検査装置。
【請求項１２】
検査する該局部発振信号発生装置が請求項４に記載の局部発振信号発生装置であり、前記選択制御信号を生成して前記局部発振信号発生装置の前記選択用入力端子に入力することを特徴とする請求項１１に記載の検査装置。
【請求項１３】
局部発振信号発生装置内の前記発振器の発振周波数可変域を検査する検査装置において、
検査する該局部発振信号発生装置が請求項６〜請求項１０のいずれかに記載の局部発振信号発生装置であり、
前記パラレル制御信号の下位ビットデータ及び前記パラレル制御信号の上位ビットデータを表す前記シリアル制御信号を生成して前記局部発振信号発生装置の前記パラレル入力端子及び前記シリアル入力端子に入力して、検査する前記発振器の発振周波数を設定するとともに、
まず、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されたことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａよりも値が小さい周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の下端周波数を検索し、
次に、検索した下端周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されないことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の上端周波数を検索することを特徴とする検査装置。
【請求項１４】
検査する該局部発振信号発生装置が請求項９に記載の局部発振信号発生装置であり、前記選択制御信号を生成して前記局部発振信号発生装置の前記選択用入力端子に入力することを特徴とする請求項１３に記載の検査装置。
【請求項１５】
局部発振信号発生装置内の前記発振器の発振周波数可変域を検査する検査方法において、
まず、検査する前記発振器の発振周波数を段階的に切り換える周波数間隔を広くして、該発振器の発振周波数可変域を確認した後、
確認した当該発振周波数可変域の下端周波数及び上端周波数の前後の周波数域において、検査する前記発振器の発振周波数を段階的に切り換える周波数間隔を狭くして、前記下端周波数及び前記上端周波数を検索することで、該発振器の発振周波数可変域を確認することを特徴とする検査方法。
【請求項１６】
局部発振信号発生装置内の前記発振器の発振周波数可変域を検査する検査方法において、
まず、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されたことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａよりも値が小さい周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の下端周波数を検索し、
次に、検索した下端周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されないことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の上端周波数を検索することを特徴とする検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発信周波数の異なる複数の発振回路を備える局部発振信号発生装置及び当該局部発振信号発生装置の検査装置及び検査方法に関するものである。
【０００２】
【従来の技術】
送受信装置などに搭載される局部発振信号発生装置には、発振周波数可変域の異なる複数の電圧制御発振器（以下、ＶＣＯ［Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ］と呼ぶ）を備え、各ＶＣＯを適宜切り替えることで局部周波数信号を広帯域に変化させることが可能なものがある。このように複数のＶＣＯを備える局部発振信号発生装置は、各ＶＣＯそれぞれの発振周波数可変域が断絶していると、断絶している周波数域の局部発振信号を発生させることができず、正常に動作できない。よって、発振周波数可変域が隣接するＶＣＯにおいて、それぞれの発振周波数可変域の端部を重複させる必要がある。
【０００３】
このような局部発振信号発生装置において、内部に備えたＶＣＯの発振周波数可変域がその端部で互いに重複しているか否かを確認するための検査が必要となる。よって、従来は、図７のように、まず、複数のＶＣＯ１とＶＣＯ１からの出力を選択するＶＣＯセレクタ２とＶＣＯセレクタ２で選択されたＶＣＯ１の出力の発振周波数をＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）制御により固定するＰＬＬ回路３と局部発振周波数及び選択するＶＣＯ１を設定する周波数設定レジスタ１１とを備えた局部発振信号発生装置１００に、シリアル制御信号を与えるＬＳＩテスタ１０１を接続する。
【０００４】
そして、このシリアル制御信号が周波数設定レジスタ１１に与えられてパラレル制御信号に変換されると、このパラレル制御信号に基づいてＶＣＯ１及びＶＣＯセレクタ２を制御して、所定の周波数間隔毎に局部発振周波数を変化させ、局部発振信号発生装置１００からの出力より各周波数毎にロックしたか否かをＬＳＩテスタ１０１が確認する。又、従来技術として、このＶＣＯの発振周波数可変域を測定する周波数測定用テスト回路が提案されている（特許文献１参照）。
【０００５】
【特許文献１】
特開２０００−２２１２３９号公報
【０００６】
【発明が解決しようとする課題】
上述の図７のように構成したとき、周波数設定レジスタ１１に与えられたシリアル制御信号がパラレル制御信号に変換されるため、周波数設定レジスタ１１は４００［ｋＨｚ］以下の低速通信のシリアルバスインターフェースが備えられた構成とする必要がある。又、周波数設定レジスタ１１では、数［ｂｙｔｅ］のパラレル制御信号に変換する場合、この変換動作に時間がかかる。よって、検査する局部周波数を設定するのに多くの時間を費やす。
【０００７】
更に、従来は、ＶＣＯ１それぞれの発振周波数可変域を確認するために、図９のように、一定のｆｂ［Ｈｚ］で、まず、検査開始する発振周波数を発振周波数可変域よりも低い周波数に設定した後（図８のＳＴＥＰ１０１）、発振周波数可変域の下端周波数を確認する（図８のＳＴＥＰ１０２〜１０５）。次に、発振周波数可変域の上端周波数を確認する（図８のＳＴＥＰ１０６〜ＳＴＥＰ１０９）。このとき、高精度で確認するためには、ｆｂの値を低くする必要があり、その検査する周波数位置が多くなり、検査に更に膨大な時間が費やされることとなる。
【０００８】
又、特許文献１における周波数測定用テスト回路は、局部発振信号発生装置を動作させているときに発生する局部発振信号の発振周波数を、リファレンスクロックの周波数を切り換えることによって検出するものである。よって、局部発振信号発生装置に設けられた各ＶＣＯの発振周波数可変域を確認するためには、図７の場合と同様、所定の周波数間隔毎に局部発振周波数を変化させるとともに、各局部発振周波数毎に、リファレンスクロックの周波数を切り換えて確認する必要がある。そのため、このような周波数測定用テスト回路を用いた場合、その検査処理が煩雑なものとなる。
【０００９】
このような問題を鑑みて、本発明は、効率よくＶＣＯの検査を行うことができる局部発振信号発生装置と当該局部発振信号発生装置の検査装置及び検査方法とを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の局部発振信号発生装置は、局部発振信号を出力する発振器と、当該発振器の発振周波数を固定するために位相固定ループ制御を行うＰＬＬ回路と、局部発振信号の発振周波数を設定するシリアル制御信号が外部から入力されるシリアル入力端子と、当該シリアル入力端子から入力された前記シリアル制御信号をパラレル制御信号に変換するシリアルバスインターフェースを備えた周波数設定レジスタとを有し、前記シリアル制御信号より得られた前記パラレル制御信号を前記ＰＬＬ回路に与えて前記局部発振信号の発振周波数を設定する局部発振信号発生装置において、前記パラレル制御信号が外部から入力される複数の端子よりなるパラレル入力端子を備え、前記発振器の発振周波数可変域を検査するとき、前記パラレル入力端子に入力される前記パラレル制御信号が前記ＰＬＬ回路に与えられることを特徴とする。
【００１１】
又、本発明の局部発振信号発生装置は、発振周波数可変域の異なる複数の発振器と、当該複数の発振器の出力から１出力を局部発振信号として選択する発振器選択回路と、当該発振器選択回路で選択された前記発振器の発振周波数を固定するために位相固定ループ制御を行うＰＬＬ回路と、局部発振信号の発振周波数を設定するシリアル制御信号が外部から入力されるシリアル入力端子と、当該シリアル入力端子から入力された前記シリアル制御信号をパラレル制御信号に変換するシリアルバスインターフェースを備えた周波数設定レジスタとを有し、前記シリアル制御信号より得られた前記パラレル制御信号を前記ＰＬＬ回路に与えて前記局部発振信号の発振周波数を設定するとともに、前記シリアル制御信号に基づいて前記周波数設定レジスタが前記発振器選択回路が選択する前記発振器の出力を設定する局部発振信号発生装置において、前記パラレル制御信号が外部から入力される複数の端子よりなるパラレル入力端子を備え、前記発振器それぞれの発振周波数可変域を検査するとき、前記パラレル入力端子に入力される前記パラレル制御信号が前記ＰＬＬ回路に与えられることを特徴とする。
【００１２】
これらの局部発振信号発生装置において、前記パラレル入力端子からの前記パラレル制御信号及び前記周波数設定レジスタからの前記パラレル制御信号を選択して前記ＰＬＬ回路に与える制御信号選択回路を備えるようにしても構わない。このとき更に、前記パラレル入力端子からの前記パラレル制御信号を選択するように前記制御信号選択回路を制御する選択制御信号が外部から入力される選択用入力端子を備えるようにしても構わない。又、前記パラレル入力端子からの前記パラレル制御信号及び前記周波数設定レジスタからの前記パラレル制御信号を加算して前記ＰＬＬ回路に与える加算回路を備えるようにしても構わない。
【００１３】
このような構成の局部発振信号発生装置に対して、複数の発振器を備えるとき、検査する前記発振器を示すシリアル制御信号が前記シリアル入力端子より入力され、当該シリアル制御信号が前記周波数設定レジスタに与えられることで、検査する前記発振器の出力を選択するように前記発振器選択回路が制御される。
【００１４】
又、本発明の局部発振信号発生装置は、局部発振信号を出力する発振器と、当該発振器の発振周波数を固定するために位相固定ループ制御を行うＰＬＬ回路と、局部発振信号の発振周波数を設定するシリアル制御信号が外部から入力されるシリアル入力端子と、当該シリアル入力端子から入力された前記シリアル制御信号をｎ［ｂｉｔ］のパラレル制御信号に変換するシリアルバスインターフェースを備えた周波数設定レジスタとを有し、前記シリアル制御信号より得られた前記パラレル制御信号を前記ＰＬＬ回路に与えて前記局部発振信号の発振周波数を設定する局部発振信号発生装置において、前記パラレル制御信号のうちｍ［ｂｉｔ］の下位ビットデータが外部から入力されるｍ個の端子よりなるパラレル入力端子を備え、前記発振器の発振周波数可変域を検査するとき、前記パラレル入力端子に入力される前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータが前記ＰＬＬ回路に与えられるとともに、前記周波数設定レジスタから前記パラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータが前記ＰＬＬ回路に与えられることを特徴とする。
【００１５】
又、本発明の局部発振信号発生装置は、発振周波数可変域の異なる複数の発振器と、当該複数の発振器の出力から１出力を局部発振信号として選択する発振器選択回路と、当該発振器選択回路で選択された前記発振器の発振周波数を固定するために位相固定ループ制御を行うＰＬＬ回路と、局部発振信号の発振周波数を設定するシリアル制御信号が外部から入力されるシリアル入力端子と、当該シリアル入力端子から入力された前記シリアル制御信号をパラレル制御信号に変換するシリアルバスインターフェースを備えた周波数設定レジスタとを有し、前記シリアル制御信号より得られた前記パラレル制御信号を前記ＰＬＬ回路に与えて前記局部発振信号の発振周波数を設定するとともに、前記シリアル制御信号に基づいて前記周波数設定レジスタが前記発振器選択回路が選択する前記発振器の出力を設定する局部発振信号発生装置において、前記パラレル制御信号のうちｍ［ｂｉｔ］の下位ビットデータが外部から入力されるｍ個の端子よりなるパラレル入力端子を備え、前記発振器それぞれの発振周波数可変域を検査するとき、前記パラレル入力端子に入力される前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータが前記ＰＬＬ回路に与えられるとともに、前記周波数設定レジスタから前記パラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータが前記ＰＬＬ回路に与えられることを特徴とする。
【００１６】
これらの局部発振信号発生装置において、前記パラレル入力端子からの前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータ及び前記周波数設定レジスタからの前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータを選択して前記ＰＬＬ回路に与える制御信号選択回路を備えるようにしても構わない。このとき更に、前記パラレル入力端子からの前記パラレル制御信号の下位ビットデータを選択するように前記制御信号選択回路を制御する選択制御信号が外部から入力される選択用入力端子を備えるようにしても構わない。又、前記パラレル入力端子からの前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータ及び前記周波数設定レジスタからの前記パラレル制御信号のｍ［ｂｉｔ］の下位ビットデータを加算して前記ＰＬＬ回路に与える加算回路を備えるようにしても構わない。
【００１７】
このような構成の局部発振信号発生装置に対して、複数の発振器を備えるとき、検査する前記発振器及びパラレル制御信号の上位ビットデータを示すシリアル制御信号が前記シリアル入力端子より入力され、当該シリアル制御信号が前記周波数設定レジスタに与えられることで、検査する前記発振器の出力を選択するように前記発振器選択回路が制御される。
【００１８】
又、検査時において、前記周波数設定レジスタが前記シリアル制御信号から前記パラレル制御信号へ変換する際に前記パラレル制御信号の上位ビットデータのみの変換を行うようにしても構わない。又、検査時において、前記シリアル制御信号における前記パラレル制御信号の上位ビットデータ部分が変更したときのみ、前記周波数設定レジスタが前記シリアル制御信号から前記パラレル制御信号へ変換するようにしても構わない。又、前記発振器を複数備える場合、１つの前記発振器を検査しているとき、前記シリアル制御信号から変換される前記パラレル制御信号の上位ビットデータが変更することがないように、ｍ［ｂｉｔ］を設定しても構わない。
【００１９】
本発明の検査装置は、局部発振信号発生装置内の前記発振器の発振周波数可変域を検査する検査装置において、検査する該局部発振信号発生装置が上述のいずれかに記載の局部発振信号発生装置であり、前記パラレル制御信号を生成して前記局部発振信号発生装置の前記パラレル入力端子に入力して、検査する前記発振器の発振周波数を設定するとともに、まず、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されたことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａよりも値が小さい周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の下端周波数を検索し、次に、検索した下端周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されないことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の上端周波数を検索することを特徴とする。
【００２０】
又、本発明の検査装置は、局部発振信号発生装置内の前記発振器の発振周波数可変域を検査する検査装置において、検査する該局部発振信号発生装置が上述のいずれかに記載の局部発振信号発生装置であり、前記パラレル制御信号の下位ビットデータ及び前記パラレル制御信号の上位ビットデータを表す前記シリアル制御信号を生成して前記局部発振信号発生装置の前記パラレル入力端子及び前記シリアル入力端子に入力して、検査する前記発振器の発振周波数を設定するとともに、まず、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されたことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａよりも値が小さい周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の下端周波数を検索し、次に、検索した下端周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されないことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の上端周波数を検索する異を特徴とする。
【００２１】
又、これらの検査装置において、前記局部発振信号発生装置が前記選択用入力端子を備えるとき、前記選択制御信号を生成して前記局部発振信号発生装置の前記選択用入力端子に入力するようにしても構わない。
【００２２】
本発明の検査方法は、局部発振信号発生装置内の前記発振器の発振周波数可変域を検査する検査方法において、まず、検査する前記発振器の発振周波数を段階的に切り換える周波数間隔を広くして、該発振器の発振周波数可変域を確認した後、確認した当該発振周波数可変域の下端周波数及び上端周波数の前後の周波数域において、検査する前記発振器の発振周波数を段階的に切り換える周波数間隔を狭くして、前記下端周波数及び前記上端周波数を検索することで、該発振器の発振周波数可変域を確認することを特徴とする。
【００２３】
又、本発明の検査方法は、局部発振信号発生装置内の前記発振器の発振周波数可変域を検査する検査方法において、まず、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されたことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆａよりも値が小さい周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の下端周波数を検索し、次に、検索した下端周波数から周波数ｆａ毎に高くして、該発振器の発振周波数が固定されたか否かを確認し、該発振器の発振周波数が固定されないことを確認すると、確認したときの発振周波数から周波数ｆａ分低くした後、検査する前記発振器の発振周波数可変域よりも低い発振周波数から周波数ｆｂ毎に高くして、該発振器の発振周波数が固定されたか否かを確認することで、前記発振器の発振周波数可変域の上端周波数を検索することを特徴とする。
【００２４】
又、このような検査方法において、周波数ｆｂ毎に下端周波数及び上端周波数を検索したとき、周波数ｆａから周波数ｆｂへ切り換える場合と同様の動作を行うことで、更に値の低い周波数毎に下端周波数及び上端周波数を検索しても構わない。又、このように周波数を切り換えて下端周波数及び上端周波数を複数回繰り返すようにしても構わない。
【００２５】
【発明の実施の形態】
＜第１の実施形態＞
本発明の第１の実施形態について、以下に図面を参照して説明する。図１は、本実施形態の局部発振信号発生装置及びテスタの内部構成を示すブロック図である。図１において、図７と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００２６】
図１の局部発振信号発生装置５０は、複数のＶＣＯ１と、複数のＶＣＯ１からの出力を選択するＶＣＯセレクタ２と、ＶＣＯセレクタ２で選択されたＶＣＯ１からの発振周波数を固定するためのＰＬＬ回路３と、設定された周波数の局部発振信号を出力するためにＶＣＯセレクタ２及びＰＬＬ回路３を制御する周波数設定レジスタ１１と、外部よりパラレル制御信号が入力されるパラレル入力端子１２と、外部よりシリアル制御信号が入力されるシリアル入力端子１３と、周波数設定レジスタ１１からのパラレル制御信号とパラレル入力端子１２を介して入力されるパラレル制御信号とを選択してＰＬＬ回路３に与える制御信号選択回路１４と、ＶＣＯセレクタ２で選択されたＶＣＯ１の出力を局部発振信号として出力する出力端子１５と、制御信号選択回路１４に指示を与えるための選択制御信号が入力される選択用入力端子１６とを備える。
【００２７】
このとき、ＰＬＬ回路３は、局部発振信号を所定分周比で分周するプリスケーラ５と、プリスケーラ５の出力信号を制御信号選択回路１４からのパラレル制御信号に応じた分周比で分周する分周回路６と、基準発振信号を生成する基準発振回路９と、基準発振回路９の出力信号を制御信号選択回路１４からのパラレル制御信号に応じた分周比で分周する分周回路１０と、分周回路６，１０から出力された信号の位相比較を行ってその位相差に応じたパルス信号を出力する位相比較回路７と、位相比較回路７の出力信号を昇圧するチャージポンプ８と、チャージポンプ８の出力信号を平衡化してＶＣＯ１の制御電圧ＶＴを生成するループフィルタ４とを備える。
【００２８】
このように局部発振信号発生装置５０が構成されるとき、通常動作時は、局部発振信号の発振周波数を設定するためのシリアル制御信号がシリアル入力端子１３より入力される。そして、シリアルバスインターフェースを備えた周波数設定レジスタ１１において、このシリアル制御信号が一時的に格納された後、ｎ［ｂｉｔ］のパラレル制御信号に変換され、制御信号選択回路１４に与えられる。この制御信号選択回路１４は、選択用入力端子１６から選択制御信号が入力されていないので、周波数設定レジスタ１１から送出されるパラレル制御信号を選択してＰＬＬ回路３に送出する。
【００２９】
このとき、周波数設定レジスタ１１では、シリアル入力端子１３から通じて与えられるシリアル制御信号より、局部発振信号として使用するＶＣＯ１の出力を確認し、ＶＣＯセレクタ２に制御信号を与える。この制御信号を受信したＶＣＯセレクタ２は、この制御信号に基づいてＶＣＯ１の出力を選択し、局部発振信号として出力端子１５より出力するとともに、ＰＬＬ制御するためにＰＬＬ回路３のプリスケーラ５に与える。
【００３０】
又、制御信号選択回路１４で選択された周波数設定レジスタ１１からのパラレル制御信号がＰＬＬ回路３内の分周回路６，１０に与えられ、出力端子１５より出力する局部発振信号の発振周波数に応じた分周率とされる。そして、ＰＬＬ回路３では、分周回路６，１０それぞれで分周された信号間の位相差がなくなるようにフィードバック制御が行われ、局部発振信号の発振周波数が設定された発振周波数に固定される。又、周波数設定レジスタ１１よりチャージポンプ８にも制御信号が与えられ、ＶＣＯセレクタ２で選択されるＶＣＯ１の出力に応じて、チャージポンプ８における昇圧時間が切り換えられる。
【００３１】
又、図１のＬＳＩテスタ５１は、検査するＶＣＯ１及び発振周波数を設定してパラレル制御信号及び選択制御信号を出力する制御信号生成回路２１と、局部発振信号発生装置５０からの局部発振信号が入力されてＶＣＯ１が固定したか否かを確認するロック確認回路２２とを備える。又、ロック確認回路２２には、制御信号生成回路２１で設定された発振周波数に関する情報が与えられる。
【００３２】
このように構成されるＬＳＩテスタ５１によって、局部発振信号発生装置５０内のＶＣＯ１の検査を行うとき、出力端子１５より出力する局部発振信号の発振周波数を設定するｎ［ｂｉｔ］のパラレル制御信号と、選択するＶＣＯ１を設定するシリアル制御信号と、制御信号選択回路１４に与える選択制御信号とが、制御信号生成回路２１から出力される。よって、ＬＳＩテスタ５１の制御信号生成回路２１から出力されるパラレル制御信号及びシリアル制御信号及び選択制御信号がそれぞれ、局部発振信号発生装置５０のパラレル入力端子１２及びシリアル入力端子１３及び選択用入力端子１６に入力される。
【００３３】
このとき、局部発振信号発生装置５０では、シリアル入力端子１３から入力されたシリアル制御信号が周波数設定レジスタ１１に与えられ、選択するＶＣＯ１を確認する。そして、周波数設定レジスタ１１からＶＣＯセレクタ２及びチャージポンプ８に制御信号が与えられ、選択するように指示されたＶＣＯ１の出力をＶＣＯセレクタ２が選択するとともに、選択するように指示されたＶＣＯ１に応じた昇圧時間をチャージポンプ８が設定する。よって、検査するＶＣＯ１が周波数設定レジスタ１１に与えられるシリアル制御信号によって設定される。
【００３４】
又、制御信号選択回路１４は、選択制御信号が選択用入力端子１６を通じて与えられるため、パラレル入力端子１２から入力されたパラレル制御信号を選択して、ＰＬＬ回路３内の分周回路６，１０に送出する。この分周回路６，１０において、このパラレル制御信号によって設定される発振周波数に応じた分周率が設定される。このようにしてＰＬＬ回路３によりＰＬＬ制御が行われるとき、ＶＣＯセレクタ２によって選択されたＶＣＯ１の出力が出力端子１５から出力されて、ＬＳＩテスタ５１のロック確認回路２２に与えられ、ＶＣＯ１の発振信号の発振周波数が固定されたか否かが確認される。
【００３５】
このとき、ＬＳＩテスタ５１は、ＶＣＯ１それぞれの発振周波数可変域の下端周波数及び上端周波数を確認するために、図２のフローチャートに従った動作を行う。この発振周波数可変域の確認動作について、図２及び図３を参照して説明する。
【００３６】
まず、図３（ａ）のように発振周波数可変域がｆ１〜ｆ２となるＶＣＯ１を検査対象とし、この検査とするＶＣＯ１（以下、検査対象ＶＣＯ）の出力をＶＣＯセレクタ２が選択するように、検査対象ＶＣＯ１を示すシリアル制御信号を制御信号生成回路２１から局部発振信号発生装置５０のシリアル入力端子１３に入力し、検査対象ＶＣＯ１の発振周波数可変域の確認動作を開始する（ＳＴＥＰ０）。そして、制御信号生成回路２１において、局部発振信号の発振周波数ｆを、検査対象ＶＣＯ１の発振周波数可変域よりも十分低い周波数ｆ０とし、この発振周波数をｆ０に設定するためのパラレル制御信号を局部発振信号発生装置５０のパラレル入力端子１２に入力する（ＳＴＥＰ１）。
【００３７】
このパラレル制御信号を出力すると、ＬＳＩテスタ５１は、局部発振信号発生装置５０においてＰＬＬ回路３が検査対象ＶＣＯ１の発振周波数を固定するために十分となる所定時間Ｔの間、待機する（ＳＴＥＰ２）。その後、ロック確認回路２２において、局部発振信号発生装置５０の出力端子１５から出力される局部発振信号を確認し、検査対象ＶＣＯ１の発振周波数が固定されたか否かを確認する（ＳＴＥＰ３）。
【００３８】
このとき、検査対象ＶＣＯ１の発振周波数が固定されていないと判定された場合（Ｎｏ）、検査対象ＶＣＯ１の発信周波数可変域における下端周波数を検出するため、制御信号生成回路２１において、現在設定している発振周波数をｆａだけ高く設定するパラレル制御信号を生成し、パラレル入力端子１２に入力する（ＳＴＥＰ４）。尚、周波数ｆａは、図９における周波数ｆｂよりも大きい値であり、例えば、ｆａ≧２×ｆｂとしても良い。その後、ＳＴＥＰ２に移行して所定時間Ｔだけ待機した後、ＳＴＥＰ３に移行してロック確認回路２２で発振周波数が固定されたか否かが確認される。
【００３９】
よって、ＳＴＥＰ２〜ＳＴＥＰ４のループ動作を行うことによって、図３（ａ）のように、検査対象ＶＣＯ１がロック状態となったことがロック確認回路２２で検出されるまで、検査対象ＶＣＯ１の発振周波数をｆ０からｆａずつ段階的に高くなるように設定する。このように動作しているとき、制御信号生成回路２１で設定された発振周波数が検査対象ＶＣＯ１の発振周波数可変域に至ると、ＳＴＥＰ４において、検査対象ＶＣＯ１がロック状態となったことがロック確認回路２２で検出され（Ｙｅｓ）、ＳＴＥＰ５に移行する。このとき設定されている発振周波数ｆｐが、図３（ａ）のように、発振周波数可変域の下端周波数として認識される。
【００４０】
ＳＴＥＰ５では、制御信号生成回路２１において、ＳＴＥＰ４でロック状態が検出された発振周波数からｆａ分低くした周波数に発振周波数を設定するパラレル制御信号を生成してパラレル入力端子１２に入力する。そして、制御信号生成回路２１において、現在設定している発振周波数をｆｂだけ高く設定するパラレル制御信号を生成し、パラレル入力端子１２に入力する（ＳＴＥＰ６）。その後、ＳＴＥＰ２及びＳＴＥＰ３と同様、所定時間Ｔの経過が確認されると（ＳＴＥＰ７）、検査対象ＶＣＯ１のロック判定を行う（ＳＴＥＰ８）。このとき、検査対象ＶＣＯ１がロック状態となったことがロック確認回路２２で確認されなかった場合（Ｎｏ）、再び、ＳＴＥＰ６に移行し、ＳＴＥＰ６以降の動作が行われる。
【００４１】
よって、図３（ｂ）のように、ＳＴＥＰ５において、設定される発振周波数をｆｐ−ｆａとした後、ＳＴＥＰ６〜ＳＴＥＰ８のループ動作を行うことによって、検査対象ＶＣＯ１がロック状態となったことがロック確認回路２２で検出されるまで、検査対象ＶＣＯ１の発振周波数をｆｐ−ｆａからｆｂずつ段階的に高くなるように設定する。このとき、制御信号生成回路２で設定された発振周波数が検査対象ＶＣＯ１の発振周波数可変域に至ると、ＳＴＥＰ８において、検査対象ＶＣＯ１がロック状態となったことがロック確認回路２２で検出され（Ｙｅｓ）、図３（ｂ）のように、このとき設定されている発振周波数ｆｘを下端周波数として検出する（ＳＴＥＰ９）。
【００４２】
このように、ＳＴＥＰ２〜ＳＴＥＰ４での検出動作において段階的に変化させる周波数ｆａに比べて、ＳＴＥＰ６〜ＳＴＥＰ８での検出動作において段階的に変化させる周波数ｆｂの値を小さくすることで、ＳＴＥＰ２〜ＳＴＥＰ４で検出した下端周波数ｆｐに比べて、その検出精度の高い下端周波数ｆｘを検出することができる。このように、下端周波数ｆｘを検出した後、次に、検出対象ＶＣＯ１の発振周波数可変域における上端周波数を検出するための動作が行われる。
【００４３】
このとき、まず、ＳＴＥＰ１０〜ＳＴＥＰ１２のループ動作を行い、検査対象ＶＣＯ１がロック不可能なアンロック状態となったことがロック確認回路２２で検出されるまで、検査対象ＶＣＯ１の発振周波数をｆａずつ段階的に高くなるように、所定時間Ｔ毎にパラレル制御信号が制御信号生成回路２１よりパラレル入力端子１２に入力される。そして、ＳＴＥＰ１２において、検査対象ＶＣＯ１がアンロック状態となったことが確認されると（Ｙｅｓ）、アンロック状態が検出された発振周波数からｆａ分低くした周波数に発振周波数を設定するパラレル制御信号をパラレル入力端子１２に入力する（ＳＴＥＰ１３）。
【００４４】
よって、図３（ｃ）のように、検査対象ＶＣＯ１がアンロック状態となったことがロック確認回路２２で検出されるまで、検査対象ＶＣＯ１の発振周波数をｆｘからｆａずつ段階的に高くなるように設定する。このように動作しているとき、制御信号生成回路２で設定された発振周波数が検査対象ＶＣＯ１の発振周波数可変域よりも高い周波数域に至ると、ＳＴＥＰ１２において、検査対象ＶＣＯ１がアンロック状態となったことが検出される。そして、このとき設定されている発振周波数ｆｑが、図３（ｃ）のように、発振周波数可変域の上端周波数として認識される。
【００４５】
その後、ＳＴＥＰ１４〜ＳＴＥＰ１６のループ動作を行い、検査対象ＶＣＯ１がアンロック状態となったことがロック確認回路２２で検出されるまで、検査対象ＶＣＯ１の発振周波数をｆｂずつ段階的に高くなるように、所定時間Ｔ毎にパラレル制御信号が制御信号生成回路２１よりパラレル入力端子１２に入力される。そして、ＳＴＥＰ１６において、検査対象ＶＣＯ１がアンロック状態となったことが確認されると（Ｙｅｓ）、アンロック状態が検出された発振周波数からｆｂ分低くした周波数を検査対象ＶＣＯ１の発信周波数可変域の上端周波数として検出する（ＳＴＥＰ１７）。
【００４６】
よって、図３（ｄ）のように、ＳＴＥＰ１３において、設定される発振周波数をｆｑ−ｆａとした後、検査対象ＶＣＯ１がロック状態となったことがロック確認回路２２で検出されるまで、検査対象ＶＣＯ１の発振周波数をｆｑ−ｆａからｆｂずつ段階的に高くなるように設定する。このとき、制御信号生成回路２１で設定された発振周波数が検査対象ＶＣＯ１の発振周波数可変域よりも高い周波数域に至ると、ＳＴＥＰ１６において、検査対象ＶＣＯ１がアンロック状態となったことが検出される。そして、図３（ｄ）のように、このとき設定されている発振周波数ｆｙからｆｂを減算した周波数ｆｚ（＝ｆｙ−ｆｂ）を上端周波数として検出する。
【００４７】
このようにして検査対象ＶＣＯ１の発振周波数可変域における下端周波数及び上端周波数が周波数ｆｘ，ｆｚとして検出されると、この検査対象ＶＣＯ１に対する発振周波数可変域の検出動作を終了し、検出対象となっていない別のＶＣＯ１を検出対象とするために、このＶＣＯ１の出力をＶＣＯセレクタ２が選択するように設定したシリアル制御信号をシリアル入力端子１３に入力する。このように、順番に、局部発振信号発生装置５０に設けられたＶＣＯ１全てに対して、図２のフローチャートの検出動作を行い、ＶＣＯ１それぞれの発振周波数可変域を確認する。そして、発振周波数可変域が隣接するＶＣＯ１同士において、その発振周波数可変域が重なっているか否かが確認される。
【００４８】
このように、本実施形態では、ＶＣＯ１の発振周波数可変域の確認動作を行う際に、周波数設定レジスタ１１がシリアル制御信号からパラレル制御信号への変換動作を行う必要がないため、この変換動作にかかる時間分だけ、検査にかかる時間を短縮することができる。又、発振周波数可変域の下端周波数及び上端周波数付近までは、発振周波数を広い周波数で段階的に切り換えて検索を行うため、従来のように発振周波数を狭い周波数を段階的に切り換えて検索を行う場合と比べて、検査にかかる時間を短縮することができる。
【００４９】
尚、本実施形態において、図３のＳＴＥＰ１において設定される発振周波数ｆ０が、検出対象ＶＣＯ１に対して設定されている発振周波数可変域の下端周波数から一定周波数Δｆ分低い周波数ｆ１−Δｆに設定されるようにして各ＶＣＯ１に対して異なるものとしても構わないし、全ＶＣＯ１の発振周波数可変域の下端周波数よりも低い値で一定のものとしても構わない。又、制御信号選択回路１４を、セレクタで構成しても構わないし、スイッチで構成しても構わない。
【００５０】
＜第２の実施形態＞
本発明の第２の実施形態について、以下に図面を参照して説明する。図４は、本実施形態の局部発振信号発生装置及びテスタの内部構成を示すブロック図である。図４において、図１と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００５１】
図４に示す局部発振信号発生装置５０ａは、第１の実施形態の局部発振信号発生装置５０（図１）から、選択用入力端子１６を削除するとともに、制御信号選択回路１４を周波数設定レジスタ１１からのｎ［ｂｉｔ］のパラレル制御信号とパラレル入力端子１２を介して入力されるｎ［ｂｉｔ］のパラレル制御信号とを加算する加算回路３１を備えた構成となる。よって、ＬＳＩテスタ５１からは、第１の実施形態と異なり、選択制御信号が局部発振信号装置５０ａに入力されない。
【００５２】
このような局部発振信号発生装置５０ａは、第１の実施形態と同様、通常動作時はパラレル入力端子１２には入力信号がない。よって、シリアル入力端子１３を介して入力されたシリアル制御信号が周波数設定レジスタ１１で変換されて得られたパラレル制御信号のみが加算回路３１に入力されるため、加算回路３１での加算結果が周波数設定レジスタ１１からのパラレル制御信号の値となり、この周波数設定レジスタ１１からのパラレル制御信号がＰＬＬ回路３の分周回路６，１０に与えられることとなる。
【００５３】
又、ＶＣＯ１それぞれの発振周波数可変域の確認を行うときは、発振周波数を示すパラレル制御信号と検査対象とするＶＣＯ１を示すシリアル制御信号とがそれぞれ、第１の実施形態と同様、パラレル入力端子１２及びシリアル入力端子１３に入力される。このとき、周波数設定レジスタ１１でシリアル制御信号からパラレル制御信号に変換されるときにパラレル制御信号の各［ｂｉｔ］の値が０となるように、シリアル制御信号の発振周波数を示すデータ部分が設定される。
【００５４】
よって、周波数設定レジスタ１１からパラレル制御信号が出力されていない状態に等しい状態となり、加算回路３１はパラレル入力端子１２を通じて入力されるＬＳＩテスタ５１からのパラレル制御信号のみが与えられた状態となる。これにより、加算回路３１での加算結果が、パラレル入力端子１２を介して入力されたパラレル制御信号の値となり、このＬＳＩテスタ５１からのパラレル制御信号がＰＬＬ回路３の分周回路６，１０に与えられることとなる。
【００５５】
尚、図４の局部発振信号発生装置５０ａ及びＬＳＩテスタ５１の残りのブロック部分については、図１の局部発振信号発生装置５０及びＬＳＩテスタ５１と同一の動作を行うので、その説明については、第１の実施形態を参照するものとして省略する。
【００５６】
＜第３の実施形態＞
本発明の第３の実施形態について、以下に図面を参照して説明する。図５は、本実施形態の局部発振信号発生装置及びテスタの内部構成を示すブロック図である。図５において、図１と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００５７】
図５に示す局部発振信号発生装置５０ｂは、第１の実施形態の局部発振信号発生装置５０（図１）の制御信号選択回路１４を、周波数設定レジスタ１１からのｎ［ｂｉｔ］のパラレル制御信号のｍ［ｂｉｔ］の下位ビットデータとパラレル入力端子１２を介して入力されるｎ［ｂｉｔ］のパラレル制御信号のｍ［ｂｉｔ］の下位ビットデータとを選択する制御信号選択回路１４ａとした構成となる。よって、周波数設定レジスタ１１からのパラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータと制御信号選択回路１４ａで選択されたパラレル制御信号のｍ［ｂｉｔ］の下位ビットデータとがＰＬＬ回路３の分周回路６，１０に入力される。
【００５８】
このような局部発振信号発生装置５０ｂは、第１の実施形態と同様、通常動作時はパラレル入力端子１２及び選択用入力端子１６には入力信号がない。よって、制御信号選択回路１４ａでは、シリアル入力端子１３を介して入力されたシリアル制御信号が周波数設定レジスタ１１で変換されて得られたパラレル制御信号のｍ［ｂｉｔ］の下位ビットデータが選択される。このとき、パラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータが周波数設定レジスタ１１からＰＬＬ回路３に直接入力されるため、結果的に、ＰＬＬ回路３の分周回路６，１０には、周波数設定レジスタ１１からのｎ［ｂｉｔ］のパラレル制御信号が与えられることとなる。
【００５９】
又、ＶＣＯ１それぞれの発振周波数可変域の確認を行うときは、発振周波数を示すパラレル制御信号のｍ［ｂｉｔ］の下位ビットデータと検査対象とするＶＣＯ１及びパラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータを示すシリアル制御信号と選択制御信号とがそれぞれ、第１の実施形態と同様、パラレル入力端子１２及びシリアル入力端子１３及び選択用入力端子１６に入力される。このとき、選択制御信号が与えられる制御信号選択回路１４ａにおいて、パラレル入力端子１２から入力されるｍ［ｂｉｔ］の下位ビットデータが選択されて、周波数設定レジスタ１１で変換されてシリアル制御信号から得られるパラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータとともに、ＰＬＬ回路３の分周回路６，１０に与えられる。
【００６０】
このように動作するため、ＰＬＬ回路３に与えるパラレル制御信号が、周波数設定レジスタ１１で得られたｎ−ｍ［ｂｉｔ］の上位ビットデータとパラレル入力端子１２から入力されるｍ［ｂｉｔ］の下位ビットデータとで構成される。このとき、周波数設定レジスタ１１では、パラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータが得られると出力するようにすることで、ｍ［ｂｉｔ］の下位ビットデータを変換する時間分、検査動作にかかる時間が短縮される。又、ｎ−ｍ［ｂｉｔ］の上位ビットデータがシリアル制御信号として入力されるため、パラレル入力端子１２の端子数を第１の実施形態と比べて低減させることができるとともに、その回路規模についても低減することができる。
【００６１】
尚、図５の局部発振信号発生装置５０ｂ及びＬＳＩテスタ５１の残りのブロック部分については、図１の局部発振信号発生装置５０及びＬＳＩテスタ５１と同一の動作を行うので、その説明については、第１の実施形態を参照するものとして省略する。又、本実施形態において、制御信号選択回路１４ａを用いた構成としたが、第２の実施形態の局部発振信号発生装置５０ａ（図４）と同様、図６の局部発振信号発生装置５０ｄのように、制御信号選択回路１４ａの代わりに、周波数設定レジスタ１１からのパラレル制御信号及びパラレル入力端子１２から入力されるパラレル制御信号それぞれのｍ［ｂｉｔ］分の下位ビットデータを加算する加算回路３１ａを備えるようにしても構わない。
【００６２】
尚、周波数設定レジスタ１１は、発振周波数が切り換えられて新たなシリアル制御信号がＬＳＩテスタ５１より入力されるたびにパラレル制御信号に変換することなく、発振周波数を変更する際にパラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータの値が切り換えられるシリアル制御信号が入力されたときにはじめて、パラレル制御信号への変換を行うようにしても構わない。このとき、ｎ−ｍ［ｂｉｔ］の上位ビットデータの値が切り換わるまで、同一のｎ−ｍ［ｂｉｔ］の上位ビットデータを周波数設定レジスタ１１がラッチして出力する。このようにすることで、更に検査動作にかかる時間を短縮することができる。
【００６３】
又、このとき、ｎ−ｍ［ｂｉｔ］の上位ビットデータの最下位データが発振周波数を周波数ｆａごとに切り換えるたびに変化するものとしても構わない。更に、周波数ｆｂごとに発振周波数を切り換えるときは、パラレル入力端子１２に入力するｍ［ｂｉｔ］の下位ビットデータだけを切り換え、周波数ｆａごとに発振周波数を切り換えるときは、シリアル入力端子１３に入力するｎ−ｍ［ｂｉｔ］の上位ビットデータを表すシリアル制御信号だけを切り換えるようにしても構わない。
【００６４】
又、１つのＶＣＯ１を検査する際、パラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータが切り替わることのない範囲のデータとし、同一のＶＣＯ１を検査する間、パラレル入力端子１２に入力するｍ［ｂｉｔ］の下位ビットデータだけを切り換えるようにしても構わない。即ち、パラレル制御信号のｎ−ｍ［ｂｉｔ］の上位ビットデータが、検査対象のＶＣＯ１の発振周波数可変域を含む検査する周波数帯域において変更されることがない。このとき、同一のＶＣＯ１を検査する間、周波数設定レジスタ１１は、シリアル制御信号の変換動作を行う必要がなく、同一のｎ−ｍ［ｂｉｔ］の上位ビットデータを周波数設定レジスタ１１がラッチして出力する。このようにすることで、更に検査動作にかかる時間を短縮することができる。
【００６５】
更に、上述の各実施形態において、図２のフローチャートに従った動作を行うことで、ＶＣＯ１の発振周波数可変域を確認するものとしたが、周波数ｆｂ毎に発振周波数を高くして下端周波数及び上端周波数を検索したとき、その検索した下端周波数及び上端周波数から周波数ｆｂ分低い周波数より順に周波数ｆｃ（ｆｃ＜ｆｂ）毎に発振周波数を高くして、更に精度良く下端周波数及び上端周波数を検索するようにしても構わない。又、この図２のフローチャートの動作を繰り返し行うことによって、更に低い周波数で下端周波数及び上端周波数を検索しても構わない。
【００６６】
【発明の効果】
本発明によると、発振器の検査時においてパラレル制御信号又はパラレル制御信号の下位ビットデータが直接入力されるため、従来のように、シリアル制御信号からパラレル制御信号に変換する時間を短縮することができ、効率的に検査を行うことができる。又、検査する際に段階的に切り換える発振周波数の間隔を最初に広くして発振器の発振周波数可変域を確認した後、切り換える発振周波数の間隔を狭くして確認するので、精度の良い検査を効率よく行うことができる。
【図面の簡単な説明】
【図１】第１の実施形態の局部発振信号発生装置及びＬＳＩテスタの内部構成を示すブロック図。
【図２】本発明の検査方法を実行したときのＬＳＩテスタの動作を示すフローチャート。
【図３】本発明の検査方法を説明するための図。
【図４】第２の実施形態の局部発振信号発生装置及びＬＳＩテスタの内部構成を示すブロック図。
【図５】第３の実施形態の局部発振信号発生装置及びＬＳＩテスタの内部構成を示すブロック図。
【図６】第３の実施形態の局部発振信号発生装置及びＬＳＩテスタの別の内部構成を示すブロック図。
【図７】従来の局部発振信号発生装置及びＬＳＩテスタの内部構成を示すブロック図。
【図８】従来の検査方法を実行したときのＬＳＩテスタの動作を示すフローチャート。
【図９】従来の検査方法を説明するための図。
【符号の説明】
１    ＶＣＯ
２    ＶＣＯセレクタ
３    ＰＬＬ回路
４    ループフィルタ
５    プリスケーラ
６    分周回路
７    位相比較回路
８    チャージポンプ
９    基準発振回路
１０    分周回路
１１    周波数設定レジスタ
１２    パラレル入力端子
１３    シリアル入力端子
１４    制御信号選択回路
１５    出力端子
１６    選択用入力端子
２１    制御信号生成回路
２２    ロック確認回路
【図１】
2004239719.tif 000003
【図２】
2004239719.tif 000004
【図３】
2004239719.tif 000005
【図４】
2004239719.tif 000006
【図５】
2004239719.tif 000007
【図６】
2004239719.tif 000008
【図７】
2004239719.tif 000009
【図８】
2004239719.tif 000010
【図９】
2004239719.tif 000011