(57)【要約】【課題】電源電圧値を高精度に制御することができる電源装置等を提供する。【解決手段】電源電圧を出力する出力部５０Ａと、出力部５０Ａから出力される電源電圧の電圧値を制御する制御部５０Ｂと、を備える。制御部５０Ｂと出力部１０Ａとを接続する制御ラインＬ５１を備え、制御部５０Ｂは、出力部５０Ａに向けて制御ラインＬ５１を介して制御電流を与える定電流回路を具備し、出力部５０Ａは制御部５０Ｂから与えられた制御電流の電流値に応じた電圧値の電源電圧を出力する。制御ラインＬ５１の電位は、出力部５０Ａから出力される電源電圧の電圧値の変化に伴って変動する。【選択図】      図３
2004312887.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を出力する出力部と、
前記出力部から出力される前記電源電圧の電圧値を制御する制御部と、を備える電源装置において、
前記制御部と前記出力部とを接続する制御ラインを備え、
前記制御部は、前記出力部に向けて前記制御ラインを介して制御電流を与える定電流回路を具備し、
前記出力部は前記制御部から与えられた前記制御電流の電流値に応じた電圧値の電源電圧を出力し、
前記制御ラインの電位は、前記出力部から出力される電源電圧の電圧値の変化に伴って変動することを特徴とする電源装置。
【請求項２】
前記制御部は、電源電圧の電圧値を制御する制御信号を前記制御電流に変換する変換部を備えることを特徴とする請求項１に記載の電源装置。
【請求項３】
表示パネルを駆動する表示パネル駆動装置の一部を構成することを特徴とする請求項１または２に記載の電源装置。
【請求項４】
前記出力部には、電源電圧が上昇したときに電源電圧の出力端子間に電流を流すためのスイッチング素子を備えることを特徴とする請求項１〜３のいずれか１項に記載の電源装置。
【請求項５】
前記電源装置は、表示パネルに駆動電流を供給するものであることを特徴とする請求項１〜４のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源電圧の電圧値を制御可能な電源装置に関する。
【０００２】
【従来の技術】
電源電圧値が可変とされた電源装置において、例えば、マイコン等の制御部によって電源電圧値を制御したい場合がある。しかし、電源電圧値が高い場合や、電源装置をフローティング電源として使用したい場合等には、低電圧で動作する制御部と、高電圧あるいは制御部と異なる電位を扱う電源装置の出力部とを電気的に分離する必要がある。このような場合に、従来は、例えばフォトカプラを用いて制御部と出力部とを電気的に分離している。
【０００３】
【発明が解決しようとする課題】
しかし、電源電圧値を高精度に制御したい場合に、フォトカプラを用いた制御では精度が不充分となるおそれがある。
【０００４】
本発明は、上記の事情に鑑みてなされたものであり、電源電圧値を高精度に制御することができる電源装置等を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の電源装置は、電源電圧を出力する出力部と、前記出力部から出力される前記電源電圧の電圧値を制御する制御部と、を備える電源装置において、前記制御部と前記出力部とを接続する制御ラインを備え、前記制御部は、前記出力部に向けて前記制御ラインを介して制御電流を与える定電流回路を具備し、前記出力部は前記制御部から与えられた前記制御電流の電流値に応じた電圧値の電源電圧を出力し、前記制御ラインの電位は、前記出力部から出力される電源電圧の電圧値の変化に伴って変動することを特徴とする。
【０００６】
【発明の実施の形態】
以下、図１〜図７を参照して、本発明による電源装置をプラズマディスプレイパネル駆動装置に適用した一実施形態について説明する。
【０００７】
図１（ａ）はプラズマディスプレイパネル駆動装置１００の構成を示すブロック図、図１（ｂ）はプラズマディスプレイパネル駆動装置１００により駆動されるプラズマディスプレイパネルの構成を示す図、図２は制御部の回路を示す回路図である。
【０００８】
図１（ａ）に示すように、プラズマディスプレイパネル駆動装置１００は、駆動パルスの発生を制御するための制御部１００Ａと、制御部１００Ａからの制御信号に基づいてプラズマディスプレイパネル１０を駆動する駆動部１００Ｂとを備える。
【０００９】
図１（ｂ）に示すように、プラズマディスプレイパネル１０は、互いに平行に設けられた列電極Ｄ１〜Ｄｍと、列電極Ｄ１〜Ｄｍに直交して設けられた行電極Ｘ１〜Ｘｎと、行電極Ｙ１〜Ｙｎとを備える。行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎは交互に配置され、一対の行電極Ｘｉ（１≦ｉ≦ｎ）および行電極Ｙｉ（１≦ｉ≦ｎ）により第ｉ番目の表示ラインを構成する。列電極Ｄ１〜Ｄｍおよび行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎは、放電ガスを封着するように対向する２枚の基板に、それぞれ形成されており、列電極Ｄ１〜Ｄｍと、一対の行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎとの交点に表示画素となる放電セルが構成される。
【００１０】
図２に示すように、プラズマディスプレイパネル駆動装置１００の駆動部１００Ｂは、行電極Ｘ１〜Ｘｎを駆動する行電極駆動部２０Ｘと、行電極Ｙ１〜Ｙｎを駆動する行電極駆動部２０Ｙと、列電極Ｄ１〜Ｄｍを駆動する列電極駆動部３０と、を備える。なお、図２では、１つの放電セルを構成する電極を、列電極Ｄ、行電極Ｘおよび行電極Ｙとして示している。
【００１１】
行電極駆動部２０Ｘは、Ｘサステインパルスをプラズマディスプレイパネル１０の行電極Ｘ１〜Ｘｎに同時に印加するサステインドライバ２１と、リセットパルスを発生させるリセットパルス発生回路２２と、を備える。
【００１２】
行電極駆動部２０Ｙは、Ｙサステインパルスをプラズマディスプレイパネル１０の行電極Ｙ１〜Ｙｎに同時に印加するサステインドライバ２３と、リセットパルスを発生させるリセットパルス発生回路２４と、走査パルスを行電極Ｙ１〜Ｙｎに順次印加するスキャンドライバ２５と、を備える。
【００１３】
スキャンドライバ２５は、アース電位に対しオフセット電圧−Ｖｏｆｓを発生させる電圧可変型電源Ｂ１と、電源Ｂ１とサステインドライバ２３の出力ラインとを接続する抵抗Ｒ３と、サステインドライバ２３の出力ラインに対して電圧ＶＨを重畳させるフローティング電源Ｂ２と、電源Ｂ２と直列に接続されたスイッチＳ２１およびスイッチＳ２２と、スイッチ２１およびスイッチＳ２２とそれぞれ並列に接続されたダイオードＤ２１およびダイオードＤ２２と、を備える。
【００１４】
列電極駆動部３０は、列電極Ｄ１〜Ｄｍに接続されたアドレスドライバ３１と、アドレスドライバ３１に向けて駆動パルスを供給するアドレス共振電源回路３２と、を備える。
【００１５】
なお、駆動部１００Ｂ各部のスイッチは、制御部１００Ａからの制御信号に応じてスイッチングするスイッチング素子により構成されている。
【００１６】
図３はスキャンドライバ２５に設けられた電圧可変型電源Ｂ１の構成を示す回路図である。
【００１７】
図３に示すように、電圧可変型電源Ｂ１は、電源電圧を出力する出力部５０Ａと、出力部５０Ａに向けて後述する制御電流を供給する制御部５０Ｂとを備える。制御部５０Ｂおよび出力部５０Ａは、制御ラインＬ５１により互に接続されている。
【００１８】
図３に示すように、出力部５０Ａは、抵抗Ｒ５１〜Ｒ５４、Ｒ６０〜Ｒ６１、トランジスタＱ１〜Ｑ３、Ｑ５、シャントレギュレータＳＲ、整流ダイオードＤ５１、平滑コンデンサＣ５１、トランスＴＲ、フォトカプラＰＣおよび電源Ｂ５１を含んで構成される。
【００１９】
制御部５０Ｂは、抵抗ＲＡ、抵抗Ｒ５６〜Ｒ５９、トランジスタＱ４および演算増幅器５１〜５２を含んで構成される。
【００２０】
電圧可変型電源Ｂ１では、制御部５０Ｂから出力される制御電流に基づいて、出力部５０Ａから出力される電源電圧値を制御しているが、電圧可変型電源Ｂ１の動作については後述する。
【００２１】
次に、本実施形態のプラズマディスプレイパネル駆動装置１００の動作について説明する。
【００２２】
プラズマディスプレイパネル１０を駆動する期間としての１フィールドは、複数のサブフィールドＳＦ１〜ＳＦＮにより構成される。図４に示すように、各サブフィールドには、点灯させる放電セルを選択するアドレス期間と、そのアドレス期間において選択されたセルを所定時間点灯させ続けるサステイン期間とが設けられている。また、最初のサブフィールドであるＳＦ１の先頭部分には、前のフィールドでの点灯状態をリセットするためのリセット期間が設けられている。このリセット期間では、すべてのセルを発光セル（壁電荷が形成されているセル）に、または非発光セル（壁電荷が形成されていないセル）にリセットする。前者の場合には、後続のアドレス期間において所定のセルを非発光セルに切り換え、後者の場合には、後続のアドレス期間において所定のセルを発光セルに切り換える。サステイン期間はサブフィールドＳＦ１〜ＳＦＮの順に段階的に長くされており、点灯させ続けるサブフィールドの個数を変化させることにより、所定の階調表示が可能とされている。
【００２３】
図５に示す各サブフィールドのアドレス期間では、１ラインごとにアドレス走査が行われる。すなわち、第１のラインを構成する行電極Ｙ１に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第１のラインのセルに対応するアドレスデータに応じたデータパルスＤＰ１が印加され、次に第２のラインを構成する行電極Ｙ２に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第２のセルに対応するアドレスデータに応じたデータパルスＤＰ２が印加される。第３のライン以下についても同様に走査パルスおよびデータパルスＤ３が同時に印加される。最後に、第ｎのラインを構成する行電極Ｙｎに走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第ｎのラインのセルに対応するアドレスデータに応じたデータパルスＤＰｎが印加される。上記のようにアドレス期間では、所定のセルを発光セルから非発光セルに、または非発光セルから発光セルに切り換える。
【００２４】
このようにしてアドレス走査が終了すると、サブフィールドにおけるすべてのセルが、それぞれ発光セルあるいは非発光セルのいずれかに設定されており、次のサステイン期間においてサステインパルスが印加されるごとに発光セルのみ発光を繰り返す。図５に示すように、サステイン期間では行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに対し、ＸサステインパルスおよびＹサステインパルスが、それぞれ所定のタイミングで繰り返し印加される。そして、最後のサブフィールドＳＦＮには、全セルを非発光セルに設定する消去期間が設けられている。
【００２５】
次に、図６を参照して、本実施形態のプラズマディスプレイパネル駆動装置１００において駆動パルスを発生させる際の動作について説明する。なお、図６では、リセット期間においてすべての放電セルを発光セルにリセットする例を示す。
【００２６】
プラズマディスプレイパネル駆動装置１００では、図２に示す駆動部１００Ｂ各部のスイッチを制御部１００Ａからの信号に基づいて所定のタイミングで切り換えることにより、駆動パルスを発生させる。以下に説明する各スイッチの切り替え制御は、制御部１００Ａからの制御信号に基づいて実行される。
【００２７】
図６に示すように、リセット期間では、リセットパルス発生回路２２のリセットスイッチＳＸ−Ｒおよびリセットパルス発生回路２４のリセットスイッチＳＹ−Ｒを同時に所定時間オンする。
【００２８】
これにより、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに図７に示すような形状のリセットパルスが印加され、すべての放電セルに壁電荷が形成されて、全放電セルが発光セルにリセットされる。
【００２９】
図６に示すように、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオフすると、サステインドライバ２１のスイッチＳＸ−Ｇおよびサステインドライバ２３のスイッチＳＹ−Ｇがオンし、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎの電位はアース電位に固定される（図２）。
【００３０】
以上のリセット期間において、すべての放電セルが発光セルにリセットされた状態となる。
【００３１】
次に、アドレス期間では、スキャンドライバ２５のスイッチＳＹ−ｏｆｓがオンし、抵抗Ｒ３を介してサステインドライバ２３の出力ラインを−Ｖｏｆｓの電位に接続する。また、サステインドライバ２５のスイッチ２１をオフ→オン→オフの順序で、サステインドライバ２５のスイッチ２２をオン→オフ→オンの順序で、同期して切り換える（図２）。これにより、行電極Ｙｉの電位は「−Ｖｏｆｓ＋ＶＨ」→「−Ｖｏｆｓ」→「−Ｖｏｆｓ＋ＶＨ」の順序で変化する（図６）。すなわち、アドレス期間では、このような走査パルスＳＰが各行電極Ｙｉに順次印加されることになる。
【００３２】
一方、アドレスドライバ３１およびアドレス共振電源回路３２の各スイッチを順次切り換えることにより、行電極Ｙｉの電位が「−Ｖｏｆｓ」に低下するタイミングに合わせて列電極Ｄ１〜ＤｍにデータパルスＤＰを印加する。
【００３３】
具体的には、図６に示すようにデータパルスＤＰをアドレス共振電源回路３２から出力する間、アドレスドライバ３１のスイッチＳ３１をオン、スイッチＳ３２をオフすることにより、アドレス共振電源回路３２の出力を列電極Ｄ１〜Ｄｍに接続する。
【００３４】
また、アドレス共振電源回路３２の出力が列電極Ｄ１〜Ｄｍに接続されている間、アドレス共振電源回路３２ではデータパルスＤＰを発生させる。すなわち、アドレス共振電源回路３２では、最初にスイッチＳＡ−Ｕをオンする。これにより、コンデンサＣ５に蓄積されていた電荷に基づく電流がコイルＬ９、ダイオードＤ９、スイッチＳＡ−ＵおよびスイッチＳ３１を介して列電極Ｄに流れ込み、列電極Ｄの電圧は徐々に上昇する。次にスイッチＳＡ−Ｂをオンすることにより、列電極Ｄの電圧が電圧ＶＡに固定される。次に、スイッチＳＡ−ＵおよびスイッチＳＡ−ＢをオフするとともにスイッチＳＡ−Ｄをオンする。これにより、放電セルに蓄積されていた電荷に基づく電流がスイッチＳ３１、コイルＬ１０、ダイオードＤ１０およびスイッチＳＡ−Ｄを介してコンデンサＣ５に流れ込む。このため、列電極Ｄの電位が徐々に下降する。最後にスイッチＳＡ−Ｄをオフするとともに、アドレスドライバ３１のスイッチＳ３１をオフ、スイッチＳ３２をオンする。これにより列電極Ｄがアドレス共振電源回路３２から切り離されて接地され、列電極Ｄの電位が０Ｖに固定される。
【００３５】
このように、スキャンドライバ２５による走査パルスＳＰのタイミングに合わせてデータパルスＤＰが与えられた放電セルが、選択的に非発光セルに設定される。
【００３６】
次に、サステイン期間では、サステインドライバ２１およびサステインドライバ２３において、ＸサステインパルスおよびＹサステインパルスをそれぞれ発生させる。
【００３７】
図６に示すように、サステインドライバ２１では、スイッチＳＸ−Ｕ１をオン、スイッチＳＸ−Ｄ１、スイッチＳＸ−Ｄ２およびスイッチＳＸ−Ｇをそれぞれオフする。この結果、スイッチＳＸ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ３に蓄積されていた電荷に基づく電流が、コイルＬ５、ダイオードＤ５、スイッチＳＸ−Ｕ１および行電極Ｘを介して放電セルの行電極の電極間容量Ｃｐに流れ込むため、行電極Ｘの電位が上昇する。次に、スイッチＳＸ−Ｕ２をオンすると、コンデンサＣ４に蓄積されていた電荷に基づく電流が、コイルＬ７、ダイオードＤ７およびスイッチＳＸ−Ｕ２を介して行電極Ｘに流れ込み行電極Ｘの電位がさらに上昇する。次に、スイッチＳＸ−Ｂをオンすることにより、行電極Ｘの電位をＶｓに固定する。次に、スイッチＳＸ−Ｕ１、スイッチＳＸ−Ｕ２およびスイッチＳＸ−Ｂをオフし、スイッチＳＸ−Ｄ２をオンする。この結果、スイッチＳＸ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｘ、コイルＬ８、ダイオードＤ８およびスイッチＳＸ−Ｄ２を介してコンデンサＣ４に流れ込むため、行電極Ｘの電位が下降する。次に、スイッチＳＸ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｘ、コイルＬ６、ダイオードＤ６およびスイッチＳＸ−Ｄ１を介してコンデンサＣ３に流れ込むため、行電極Ｘの電位がさらに下降する。最後にスイッチＳＸ−Ｇをオンすることで、行電極Ｘの電位を０Ｖに固定する。
【００３８】
行電極Ｘの電位が０Ｖに固定された後、サステインドライバ２３では、スイッチＳＹ−Ｕ１をオン、スイッチＳＹ−Ｄ１、スイッチＳＹ−Ｄ２およびスイッチＳＹ−Ｇをそれぞれオフする。この結果、スイッチＳＹ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ１に蓄積されていた電荷に基づく電流が、コイルＬ１、ダイオードＤ１、スイッチＳＹ−Ｕ１および行電極Ｙを介して行電極の電極間容量Ｃｐに流れ込むため、行電極Ｙの電位が上昇する。次に、スイッチＳＹ−Ｕ２をオンすると、コンデンサＣ２に蓄積されていた電荷に基づく電流が、コイルＬ３、ダイオードＤ３およびスイッチＳＹ−Ｕ２を介して行電極Ｙに流れ込み行電極Ｙの電位がさらに上昇する。次に、スイッチＳＹ−Ｂをオンすることにより、行電極Ｙの電位をＶｓに固定する。次に、スイッチＳＹ−Ｕ１、スイッチＳＹ−Ｕ２およびスイッチＳＹ−Ｂをオフし、スイッチＳＹ−Ｄ２をオンする。この結果、スイッチＳＹ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｙ、コイルＬ４、ダイオードＤ４およびスイッチＳＹ−Ｄ２を介してコンデンサＣ２に流れ込むため、行電極Ｙの電位が下降する。次に、スイッチＳＹ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｙ、コイルＬ２、ダイオードＤ２およびスイッチＳＹ−Ｄ１を介してコンデンサＣ１に流れ込むため、行電極Ｙの電位がさらに下降する。最後にスイッチＳＹ−Ｇをオンすることで、行電極Ｙの電位を０Ｖに固定する。
【００３９】
以上の動作を繰り返すことにより、図６に示すような波形のＸサステインパルスＩＰｘおよびＹサステインパルスＩＰｙを交互に発生させ、アドレス期間において選択された放電セル、すなわち発光セルのみを所定回数発光させる。
【００４０】
次に、電圧可変型電源Ｂ１（図３）の動作について説明する。
【００４１】
本実施形態では、個々のプラズマディスプレイパネル１０の特性に合わせて電圧可変型電源Ｂ１の電源電圧値、すなわちオフセット電圧−Ｖｏｆｓを調整可能としている。このような調整により、プラズマディスプレイパネル１０の特性のばらつき、あるいは経時変化に応じて、常に最適な駆動パルスを与えることが可能となる。
【００４２】
電圧可変型電源Ｂ１の制御部５０Ｂでは、マイコン等から送出された制御信号を演算増幅器５１および演算増幅器５２を含む回路により、電圧／電流変換を行う。すなわち、制御部５０Ｂに制御信号（電圧信号）Ｖｃが与えられると、演算増幅器５１の正側出力端子にはＶｃが入力され、演算増幅器５１の負側端子の電圧はＶｃとなる。また、演算増幅器５２の正側端子の電圧はＶｃであるため、演算増幅器５２の負側端子の電圧もＶｃとなる。ここで、抵抗Ｒ５６の抵抗値と抵抗Ｒ５７の抵抗値とは互に等しく設定されているので、演算増幅器５２の出力端子の電圧は２×Ｖｃである。
【００４３】
図３に示すように、演算増幅器５２の出力端子と演算増幅器５１の負側端子との間には、抵抗値Ｒの抵抗ＲＡが接続されている。したがって、この抵抗ＲＡには、電流ｉ＝（２Ｖｃ−Ｖｃ）／Ｒが流れ、この電流は、トランジスタＱ４のエミッタ−コレクタ間を流れ、さらに抵抗Ｒ５８を介して制御ラインＬ５１に出力される。なお、ここではトランジスタＱ４のベース電流を無視している。
【００４４】
一方、出力部５０Ａでは、電源Ｂ１の出力端子間に分割抵抗Ｒ５１〜Ｒ５４が接続され、抵抗Ｒ５３および抵抗５３の接続点に、シャントレギュレータＳＲの入力端子が接続されている。制御ラインＬ５１は出力部５０ＡのシャントレギュレータＳＲの入力端子に接続されており、流れ込んだ制御電流が分割抵抗Ｒ５１〜Ｒ５４の電圧比を変化させるため、制御電流の値に応じて、上記接続点の電圧が変化する。このため、出力部５０Ａの出力電圧が、制御電流の値に基づいて制御される。
【００４５】
また、出力部５０ＡはフォトカプラＰＣのフォトダイオードＰＤと直列に接続された抵抗Ｒ６０と、出力部５０Ａの電源電圧の出力端子間に直列に接続されたトランジスタＱ５および抵抗Ｒ６１とを備える。トランジスタＱ５のベース−エミッタ間には抵抗Ｒ６０が接続されている。出力部５０Ａの電源電圧値が適切なオフセット電圧−Ｖｏｆｓよりも低下した場合には、トランジスタＱ１がオンしてフォトカプラＰＣのフォトダイオードＰＤに電流が流れるが、この電流により発生する抵抗Ｒ６０の両端間電圧によりトランジスタＱ５がオンする。トランジスタＱ５がオンすると、トランジスタＱ５および抵抗Ｒ６１を介して電流が流れるため、他の電源から供給される電力あるいはプラズマディスプレイパネル１０に蓄積された電荷に基づく電流を吸い込むことが可能となる。このように、出力部５０Ａに設けられたトランジスタＱ５により、出力部５０Ａに電流の吸い込み能力を付与することができる。したがって、他の電源やプラズマディスプレイパネル１０から電源Ｂ１に向かって逆流する電流をトランジスタＱ５を介して流すことにより、オフセット電圧−Ｖｏｆｓの低下が抑制され、オフセット電圧−Ｖｏｆｓを確実に制御できる。
【００４６】
なお、制御電流を取り扱う部分を除けば、出力部５０Ａの構成は通常の直流／直流コンバータ（Ｄ／Ｄコンバータ）と同一であるため、その詳細説明は省略するが、トランジスタＱ１のコレクタに接続されたフォトカプラＰＣによって、トランスＴＲの前段に設けられたスイッチングレギュレータの動作を制御して、トランスＴＲの２次側に所定の交流電圧を発生させるとともに、その交流を整流ダイオードＤ５１および平滑コンデンサＣ５１を用いて整流することにより、所定の電源電圧値、すなわちオフセット電圧−Ｖｏｆｓを得ている。
【００４７】
本実施形態では、電源電圧値の変化に応じて制御ラインＬ５１の電圧は変動する。しかし、図３に示すように、制御部５０Ｂでは、トランジスタＱ４のコレクタ端子から制御電流ｉを取り出しており、トランジスタＱ４は定電流回路を構成している。このため、制御ラインＬ５１の電圧値の変動は制御電流ｉに影響を与えず、制御電流ｉは制御部５０Ｂの動作のみによって規定され、電源電圧値は制御電流ｉの電流値により一義的に規定される。このように、本実施形態では、定電流回路を用いることにより、制御部と出力部とを電圧的に分離することができる。しかも、正確に制御できる制御電流ｉに基づいて電源電圧値を制御しているので、電源電圧値の精度を向上させることができる。
【００４８】
以上のように、本実施形態は、電源電圧を出力する出力部５０Ａと、出力部５０Ａから出力される電源電圧の電圧値を制御する制御部５０Ｂと、を備える電源装置において、制御部５０Ｂと出力部１０Ａとを接続する制御ラインＬ５１を備え、制御部５０Ｂは、出力部５０Ａに向けて制御ラインＬ５１を介して制御電流を与える定電流回路を具備し、出力部５０Ａは制御部５０Ｂから与えられた制御電流の電流値に応じた電圧値の電源電圧を出力し、制御ラインＬ５１の電位は、出力部５０Ａから出力される電源電圧の電圧値の変化に伴って変動する。
【００４９】
このように、本実施形態では、定電流回路を用いて制御電流を制御ラインＬ５１に流しているので、制御ラインＬ５１の電位が出力部５０Ａの動作に応じて変動するにもかかわらず、制御ラインＬ５１の電位の変動が制御電流に影響を与えることはない。したがって、出力部５０Ａから出力される電源電圧の電圧値を制御電流の電流値に基づいて精度よく制御できる。
【００５０】
なお、上記実施形態および特許請求の範囲の記載について、出力部５０Ａが「出力部」に、制御部５０Ｂが「制御部」に、制御ラインＬ５１が「制御ライン」に、制御部５０Ｂが「定電流回路」に、トランジスタＱ５が「スイッチング素子」に、それぞれ対応する。
【００５１】
なお、スイッチング素子として、トランジスタ以外の種々の素子を使用してもよい。
【図面の簡単な説明】
【図１】本実施形態の表示パネル駆動装置およびプラズマディスプレイパネルの構成を示す図であり、（ａ）はプラズマディスプレイパネル駆動装置の構成を示すブロック図、（ｂ）はプラズマディスプレイパネルの構成を示す図。
【図２】制御部の回路を示す回路図。
【図３】スキャンドライバに設けられた電圧可変型電源の構成を示す回路図。
【図４】１フィールドの構成を示す図。
【図５】１サブフィールド内の駆動パルスを示す図。
【図６】駆動パルスを発生させるための動作を示すタイミングチャート。
【符号の説明】
５０Ａ    出力部
５０Ｂ    制御部（定電流回路）
Ｌ５１    制御ライン
Ｑ５      トランジスタ（スイッチング素子）
【図１】
2004312887.tif 000003
【図２】
2004312887.tif 000004
【図３】
2004312887.tif 000005
【図４】
2004312887.tif 000006
【図５】
2004312887.tif 000007
【図６】
2004312887.tif 000008