(57)【要約】【課題】動きのある被写体を歪みなく撮像することができる固体撮像装置を提供する。【解決手段】固体撮像装置の画素部の各行ごとにタイミング発生回路が設けられている。これらのタイミング発生回路のすべてにおいて、同時にＰＤ（フォトダイオード）読出し信号ＴＲＡＮＳのパルスを発生させる。それらのパルスに応答して、画素部のすべての画素のＰＤに蓄積された電荷が一度に放電される。このため、すべての画素において、その時点から一斉にＰＤへの電荷蓄積が開始される。【選択図】        図２
2004304331.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換する固体撮像装置であって、
各々が画素に対応し、入射光を光電変換することにより電荷を蓄積するフォトダイオードと前記電荷を電気信号として出力する出力回路とを有する光電変換回路が１次元状または２次元状に複数配置された感光手段と、
前記感光手段のうち所定の読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去する電荷同時除去手段と、
前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷が除去された後の所定時間、前記読出し対象領域に配置された前記フォトダイオードに電荷を蓄積させる電荷蓄積手段とを備える
ことを特徴とする固体撮像装置。
【請求項２】
前記電荷蓄積手段は、電荷蓄積開始信号を発生させ、前記電荷蓄積開始信号の活性化に応答して、前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を開始させる
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記電荷蓄積手段は、電荷蓄積終了信号を発生させ、前記電荷蓄積終了信号の活性化に応答して、前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を終了させる
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
さらに、前記感光手段への光の入射を制御する入射光制御手段を備え、
前記電荷蓄積手段は、前記入射光制御手段を用いて前記感光手段への光の入射を遮断させることにより前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を終了させる
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
さらに、前記感光手段への光の入射を制御する入射光制御手段を備え、
前記電荷蓄積手段は、前記電荷同時除去手段が前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去した後、前記入射光制御手段を用いて前記感光手段への光の入射を開始させる
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
前記電荷蓄積手段は、電荷蓄積終了信号を発生させ、前記電荷蓄積終了信号の活性化に応答して、前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を終了させる
ことを特徴とする請求項５に記載の固体撮像装置。
【請求項７】
前記電荷蓄積手段は、前記入射光制御手段を用いて前記感光手段への光の入射を遮断させることにより前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を終了させる
ことを特徴とする請求項５に記載の固体撮像装置。
【請求項８】
前記入射光制御手段は、
前記感光手段と被写体との間に設けられた液晶シャッターと、
前記液晶シャッターに所定の電圧を印加し、光の透過制御を行なう液晶シャッター制御部とを有する
ことを特徴とする請求項４〜７のいずれかに記載の固体撮像装置。
【請求項９】
前記電荷同時除去手段では、前記読出し対象領域に配置された前記光電変換回路のすべてにリセット信号を同時出力し、
前記光電変換回路の前記出力回路は、
前記電荷同時除去手段より前記リセット信号を受け、当該リセット信号の活性化に応答して、前記フォトダイオードに蓄積された電荷をリセットする第１のトランジスタと、
前記フォトダイオードより出力された電荷により定まる電圧の大きさに応じた前記電気信号を通過させる第２のトランジスタとを有する
ことを特徴とする請求項１〜８のいずれかに記載の固体撮像装置。
【請求項１０】
前記電荷同時除去手段は、
ゲート信号を発生させ、前記ゲート信号の活性化に応答して、前記リセット信号を前記光電変換回路のすべてに同時出力するリセット信号通過スイッチを有する
ことを特徴とする請求項９に記載の固体撮像装置。
【請求項１１】
前記電荷同時除去手段は、
スイッチとしての役割を担うスイッチトランジスタと、
前記スイッチトランジスタのゲートとソースまたはドレインとの間に設けられたコンデンサとを有し、
前記コンデンサが充電状態にある場合に、前記リセット信号が前記スイッチトランジスタのドレインから入力され、ソースから前記光電変換回路のすべてに同時出力される
ことを特徴とする請求項９に記載の固体撮像装置。
【請求項１２】
前記電荷同時除去手段では、前記読出し対象領域に配置された前記光電変換回路のすべてに対して、読出信号を同時出力し、かつリセット信号を出力し、
前記光電変換回路の前記出力回路は、
前記電荷同時除去手段より前記読出信号を受け、前記読出信号の活性化に応答して、前記フォトダイオードに蓄積された電荷を通過させる第１のトランジスタと、
前記第１のトランジスタを通過した前記電荷を受け、当該電荷を保持する電荷保持部と、
前記電荷保持部に保持された電荷により定まる電圧の大きさに応じた大きさの前記電気信号を通過させる第２のトランジスタと、
前記電荷同時除去手段より前記リセット信号を受け、前記リセット信号の活性化に応答して、前記電荷保持部に蓄積される電荷量をリセットするリセット回路とを有する
ことを特徴とする請求項１〜８のいずれかに記載の固体撮像装置。
【請求項１３】
さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を読み出す電気信号読出し手段を備え、
前記電気信号読出し手段は、
前記読出し対象領域に配置された前記光電変換回路の前記リセット回路に活性化された前記リセット信号を出力する第１の手段と、
当該リセット信号出力後に、当該リセット回路に活性化された前記読出信号を出力する第２の手段とを有し、
前記第１の手段では、前記電荷蓄積手段における前記所定時間経過後に活性化された前記リセット信号を出力する
ことを特徴とする請求項１２に記載の固体撮像装置。
【請求項１４】
さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を読み出す電気信号読出し手段を備え、
前記電気信号読出し手段は、
前記読出し対象領域に配置された前記光電変換回路の前記リセット回路に活性化された前記リセット信号を出力する第１の手段と、
当該リセット信号出力後に、当該リセット回路に活性化された前記読出信号を出力する第２の手段とを有し、
前記第１の手段では、前記電荷蓄積手段における前記所定時間経過前に活性化された前記リセット信号を出力する
ことを特徴とする請求項１２に記載の固体撮像装置。
【請求項１５】
前記第１の手段では、前記電荷蓄積手段における前記所定時間経過前であり、かつ前記電荷同時除去手段が活性化された前記リセット信号を出力する期間を含む期間、活性化された前記リセット信号を出力する
ことを特徴とする請求項１４に記載の固体撮像装置。
【請求項１６】
さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を読み出す電気信号読出し手段を備え、
前記電気信号読出し手段は、
前記読出し対象領域に配置された前記光電変換回路の前記リセット回路に活性化された前記リセット信号を出力する第１の手段と、
当該リセット信号出力後に、当該リセット回路に活性化された前記読出信号を出力する第２の手段とを有し、
前記第１の手段では、前記電荷蓄積手段における前記所定期間中から当該所定期間の終了後までの間、活性化された前記リセット信号を出力する
ことを特徴とする請求項１２に記載の固体撮像装置。
【請求項１７】
前記電荷同時除去手段は、
ゲート信号を発生させ、前記ゲート信号の活性化に応答して、前記読出信号を前記光電変換回路のすべてに同時出力する読出信号通過スイッチを有する
ことを特徴とする請求項１２に記載の固体撮像装置。
【請求項１８】
前記電荷同時除去手段は、
スイッチとしての役割を担うスイッチトランジスタと、
前記スイッチトランジスタのゲートとソースまたはドレインとの間に設けられたコンデンサとを有し、
前記コンデンサが充電状態にある場合に、前記リセット信号が前記スイッチトランジスタのドレインから入力され、ソースから前記光電変換回路のすべてに同時出力される
ことを特徴とする請求項１２に記載の固体撮像装置。
【請求項１９】
前記電気信号読出し手段では、前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に読み出す
ことを特徴とする請求項１３〜１６のいずれかに記載の固体撮像装置。
【請求項２０】
さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号のすべてを同時に記憶可能なフレームメモリを備え、
前記電気信号読出し手段では、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を前記フレームメモリに同時に転送する
ことを特徴とする請求項１３〜１６のいずれかに記載の固体撮像装置。
【請求項２１】
さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号のすべてを同時に記憶可能なフレームメモリを備え、
前記電気信号読出し手段では、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を、前記電荷蓄積手段における前記所定時間に比べ無視できる程度の小さな時間で前記フレームメモリに順次書き込む
ことを特徴とする請求項１３〜１６のいずれかに記載の固体撮像装置。
【請求項２２】
被写体を撮像するカメラであって、
請求項４〜７のいずれかに記載の固体撮像装置と、
前記固体撮像装置の感光手段と被写体との間に設けられた機械式シャッターとを備え、
前記入射光制御手段は、前記機械式シャッターの開閉制御を行ない、前記感光手段への光の入射を制御する
ことを特徴とするカメラ。
【請求項２３】
被写体を撮像する固体撮像装置を用いた画像撮像方法であって、
前記固体撮像装置は、各々が画素に対応し、入射光を光電変換することにより電荷を蓄積するフォトダイオードと前記電荷を電気信号として出力する出力回路とを有する光電変換回路が１次元状または２次元状に複数配置された感光手段を備え、
前記感光手段のうち所定の読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去するステップと、
前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷が除去された後の所定時間、前記読出し対象領域に配置された前記フォトダイオードに電荷を蓄積させるステップとを含む
ことを特徴とする画像撮像方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に関し、特に、動きのある被写体を歪みなく撮像することができる固体撮像装置に関する。
【０００２】
【従来の技術】
図１４は一般的なＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像装置のハードウェア構成を示す図である。図１４に示されるように固体撮像装置１１０は、画素部１１２と、行走査用シフトレジスタ１１４と、ノイズキャンセル部１１６と、列走査用シフトレジスタ１１８と、出力アンプ１２０と、複数のタイミング発生回路（図示せず）とを備える。
【０００３】
画素部１１２には、複数の画素（例えば、画素１１２ａ，画素１１２ｂ）が２次元状に配置されている。各画素は、光電変換を行ない、入力された光を電気信号に変換し出力する。
【０００４】
行走査用シフトレジスタ１１４は、画素部１１２に配置された画素の行数と同じビット数からなるシフトレジスタであり、各ビットは画素部１１２の各行と一対一に対応付けられている。各行に対応するシフトレジスタのビットの値が１（電位がＨｉｇｈレベル）であればその列の画素が選択され、０（電位がＬｏｗレベル）であればその列の画素が非選択であることを示している。
【０００５】
ノイズキャンセル部１１６は、垂直信号線を通じて送信された一列分の画素の電気信号のノイズリダクションを行なう。
列走査用シフトレジスタ１１８は、ノイズキャンセル部１１６を通過した１列分の電気信号を右方向にシフトしながら一画素分ずつ出力する。
【０００６】
出力アンプ１２０は、列走査用シフトレジスタ１１８より出力された電気信号を増幅し出力する。
タイミング発生回路は、行ごとに設けられ、各種信号を発生させ、各画素への供給を行なう。タイミング発生回路については後に詳述する。
【０００７】
図１５は、画素部１１２を構成する各画素（例えば、画素１１２ａ，画素１１２ｂ）の回路図である。図１５に示されるように各画素は、フォトダイオード（以下「ＰＤ」と称する。）１２２と、ＭＯＳ型の読出しトランジスタ１２４と、ＭＯＳ型のリセットトランジスタ１２６と、ＭＯＳ型の信号検出領域１２８と、アンプトランジスタ１３０と、行選択トランジスタ１３２と、ＭＯＳ型のロードトランジスタ１３３とを備える。
【０００８】
ＰＤ１２２は、入射光を光電変換し電荷を蓄積する。
読出しトランジスタ１２４は、タイミング発生回路が発生するＰＤ読出し信号のパルスに応答して、ＰＤ１２２に蓄積された電荷読出しを行なう。
【０００９】
信号検出領域１２８は、読み出された電荷を一時的に蓄積する。
リセットトランジスタ１２６は、タイミング発生回路が発生する検出領域リセット信号のパルスに応答して信号検出領域１２８の電位をドレイン電圧信号ＶＤＤの電位に初期化する。
【００１０】
アンプトランジスタ１３０は、読出しトランジスタ１２４を通過し、信号検出領域１２８に蓄積されたＰＤ１２２の電荷に比例する電圧をゲート電圧として受け、当該ゲート電圧に比例する電流を通過させる。
【００１１】
行選択トランジスタ１３２は、タイミング発生回路が発生する行選択信号のパルスに応答してアンプトランジスタ１３０を通過した電流を垂直信号線に出力する。
【００１２】
図１６は、タイミング発生回路の一例を示す回路図である。上述のようにタイミング発生回路１４０は、画素部１１２の１行ごとに設けられている。図１６に示されるタイミング発生回路１４０は、ＭＯＳ型のトランジスタ１４２、１４４、１４８および１５２と、ブートストラップ回路１４６および１５０とから構成される。
【００１３】
トランジスタ１４２および１４４の各々は、マルチプレクサプリチャージ信号ＶＤＲＲＳをゲートに受け、マルチプレクサプリチャージ信号ＶＤＲＲＳの電位がＨｉｇｈレベルになると、行走査用シフトレジスタ１１４の出力を通過させる。
【００１４】
ブートストラップ回路１４６および１５０の各々は、ＮＭＯＳ型のトランジスタのドレインとソースとを結線することにより構成され、ゲートに電位が印加されることにより電荷を蓄積するコンデンサとしての役割を果たす。ブートストラップ回路１４６のゲートには、トランジスタ１４２を通過した行走査用シフトレジスタ１１４の出力電圧が印加される。ブートストラップ回路１５０のゲートには、トランジスタ１４４を通過した行走査用シフトレジスタ１１４の出力電圧が印加される。
【００１５】
トランジスタ１４８は、ＮＭＯＳ型のトランジスタであり、ゲートがブートストラップ回路１４６のゲートに接続され、ドレインがブートストラップ回路１４６のドレインおよびソースに接続されている。ブートストラップ回路１４６に電荷が蓄積され充電状態になると、トランジスタ１４８のゲート電位が昇圧する。このため、ブートストラップ回路１４６が充電状態になると、トランジスタ１４８のドレインより入力される検出領域リセット信号ＲＳＣＥＬＬによってトランジスタ１４８のゲート電位がさらに上昇し、検出領域リセット信号ＲＳＣＥＬＬが電圧降下することなくソースを通過する。トランジスタ１４８のソースを通過した検出領域リセット信号ＲＳＣＥＬＬは、タイミング発生回路１４０が担当する行の各画素のリセットトランジスタ１２６のゲートに印加される。
【００１６】
トランジスタ１５２は、ＮＭＯＳ型のトランジスタであり、ゲートがブートストラップ回路１５０のゲートに接続され、ドレインがブートストラップ回路１５０のドレインおよびソースに接続されている。ブートストラップ回路１５０に電荷が蓄積され充電状態になると、トランジスタ１５２のゲート電位が昇圧する。このため、ブートストラップ回路１５０が充電状態になると、トランジスタ１５２のドレインより入力されるＰＤ読出し信号ＴＲＡＮＳによってトランジスタ１５２のゲート電位がさらに上昇し、ＰＤ読出信号ＴＲＡＮＳが電圧降下することなくソースを通過する。トランジスタ１５２のソースを通過したＰＤ読出し信号ＴＲＡＮＳは、タイミング発生回路１４０が担当する行の各画素の読出しトランジスタ１２４のゲートに印加される。
【００１７】
図１７は、図１６に示されるタイミング発生回路１４０のタイミング図である。図１７に示されるタイミング図には、ある行（第ｎ行）およびその次の行（第（ｎ＋１）行）の信号のタイミングが示されている。
【００１８】
第ｎ行について着目すると、行走査用シフトレジスタ１１４の出力がＨｉｇｈレベルになると、マルチプレクサプリチャージ信号ＶＤＲＲＳとして一定期間Ｈｉｇｈレベルのパルスがトランジスタ１４２および１４４のゲートに印加される。この間、ブートストラップ回路１４６および１５０に電荷が蓄積され充電状態になる。その後、検出領域リセット信号ＲＳＣＥＬＬとしてパルスがトランジスタ１４８を通過し、図１５に示される各画素のリセットトランジスタ１２６のゲートに印加される。すると、信号検出領域１２８の電位がドレイン電圧信号ＶＤＤの電位に初期化される。その後、ＰＤ読出し信号ＴＲＡＮＳとしてパルスがトランジスタ１５２を通過し、各画素の読出しトランジスタ１２４のゲートに印加される。すると、ＰＤ１２２に蓄積された電荷が読み出され、トランジスタ１２４を通過し、信号検出領域１２８に蓄積される。
【００１９】
この時点でＰＤ１２２に蓄積された電荷は放電されたことになる。したがって、ＰＤ読出し信号ＴＲＡＮＳのパルス立下り時からＰＤ１２２への電荷蓄積が開始される。
【００２０】
一方、行走査用シフトレジスタ１１４の出力がＬｏｗレベルになると、マルチプレクサプリチャージ信号ＶＤＲＲＳとしてパルスがトランジスタ１４２および１４４のゲートに印加される。これにより、ブートストラップ回路１４６および１５０に蓄積された電荷が放電される。
【００２１】
その後、行走査用シフトレジスタ１１４に保持された値が１ビットシフトすることにより、第（ｎ＋１）行のタイミング発生回路１４０も同様の信号を発生させ、第（ｎ＋１）行の画素のＰＤ１２２も同様に電荷蓄積を開始する。
【００２２】
再度、第ｎ行に着目すると、行走査用シフトレジスタ１１４の出力がＨｉｇｈレベルになった段階で上述と同様の信号を出力する。ＰＤ読出し信号ＴＲＡＮＳとしてパルスがトランジスタ１５２を通過し、読出しトランジスタ１２４のゲートに印加されると、それまでＰＤ１２２に蓄積された電荷が読み出されトランジスタ１２４を通過し、信号検出領域１２８に蓄積される。信号検出領域１２８の電位がアンプトランジスタ１３０のゲートに印加されることにより、ＰＤ１２２の蓄積電荷に比例した電流がアンプトランジスタ１３０を通過する。その時点で、行選択信号（図１６および図１７では図示せず）が行選択トランジスタ１３２に印加され、当該電流が垂直信号線を通じてロードトランジスタ１３３を流れる。このときの垂直信号線の電圧がノイズキャンセル部１１６に入力される。
【００２３】
すなわち、ＰＤ１２２への電荷蓄積時間Ｔ３は、ＰＤ読出し信号ＴＲＡＮＳのパルスの立下りから次のパルスの立ち上がりまでの時間である。
このように、従来の固体撮像装置では、行走査用シフトレジスタ１１４に保持された値を順次シフトさせることにより、一行ごとに電荷蓄積を行ない、被写体の撮像を行なっている（例えば、特許文献１参照。）。
【００２４】
【特許文献１】
特開平８−１８２００５号公報
【００２５】
【発明が解決しようとする課題】
しかしながら、従来の固体撮像装置では、一行ずつずらしながらＰＤへの電荷蓄積を行なっている。このため、動きのある被写体を撮像した場合には、画像が歪むという問題がある。
【００２６】
この問題について図を用いて説明する。図１８は、各行における電荷蓄積時間のずれを説明するための図である。固体撮像装置１１０は、行走査用シフトレジスタ１１４の出力を利用して、垂直走査方向に一行ずつ順に電荷蓄積を開始し、電荷蓄積時間Ｔ３が経過した後、１行ずつ順に蓄積電荷の検出を行なっていく。このように、電荷蓄積の開始タイミングが１行ごとに異なる。このため、停止中の自動車のように静止している被写体を撮像した場合には、図１９（ａ）に示されるように歪みのない画像を撮像することができる。しかし、走行中の自動車のように動きのある被写体を撮像した場合には、図１９（ｂ）に示されるように画像が歪んでしまう。
【００２７】
そこで、本発明は、上述の問題点を解決するためになされたものであり、動きのある被写体を歪みなく撮像することができる固体撮像装置を提供することを目的とする。
【００２８】
【課題を解決するための手段】
上記目的を達成するために本発明に係る固体撮像装置は、入射光を光電変換する固体撮像装置であって、各々が画素に対応し、入射光を光電変換することにより電荷を蓄積するフォトダイオードと前記電荷を電気信号として出力する出力回路とを有する光電変換回路が１次元状または２次元状に複数配置された感光手段と、前記感光手段のうち所定の読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去する電荷同時除去手段と、前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷が除去された後の所定時間、前記読出し対象領域に配置された前記フォトダイオードに電荷を蓄積させる電荷蓄積手段とを備えることを特徴とする。
【００２９】
この構成によると、感光手段のうち所定の読出し対象領域に配置されたフォトダイオードの蓄積電荷が同時に除去される。このため、当該読出し対象領域に配置されたフォトダイオードへの電荷蓄積を同時に開始させ同時に終了させることができる。よって、動きのある被写体であっても歪みなく撮像することが可能となる。
【００３０】
例えば、前記電荷蓄積手段は、電荷蓄積開始信号を発生させ、前記電荷蓄積開始信号の活性化に応答して、前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を開始させるようにしてもよい。
【００３１】
この構成によると、電気信号に基づいて電荷蓄積の開始を制御することができる。
また、固体撮像装置は、さらに、前記感光手段への光の入射を制御する入射光制御手段を備え、前記電荷蓄積手段は、前記電荷同時除去手段が前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去した後、前記入射光制御手段を用いて前記感光手段への光の入射を開始させるようにしてもよい。
【００３２】
この構成によると、シャッターのような機械的な手法により電荷蓄積の開始を制御することができる。
好ましくは、固体撮像装置は、さらに、前記読出し対象領域に配置された前記光電変換回路より出力される前記電気信号を読み出す電気信号読出し手段を備え、前記電気信号読出し手段では、前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に読み出すようにしてもよい。
【００３３】
このようにすることにより、高速に動作する固体撮像装置を提供することができる。
本発明の他の局面に係るカメラは、被写体を撮像するカメラであって、固体撮像装置と、前記固体撮像装置の感光手段と被写体との間に設けられた機械式シャッターとを備える。前記固体撮像装置は、各々が画素に対応し、入射光を光電変換することにより電荷を蓄積するフォトダイオードと前記電荷を電気信号として出力する出力回路とを有する光電変換回路が１次元状または２次元状に複数配置された感光手段と、前記感光手段のうち所定の読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去する電荷同時除去手段と、前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷が除去された後の所定時間、前記読出し対象領域に配置された前記フォトダイオードに電荷を蓄積させる電荷蓄積手段と、前記感光手段への光の入射を制御する入射光制御手段とを有する。前記電荷蓄積手段は、前記入射光制御手段を用いて前記感光手段への光の入射を遮断させることにより前記読出し対象領域に配置された前記フォトダイオードへの電荷蓄積を終了させる。また、前記入射光制御手段は、前記機械式シャッターの開閉制御を行ない、前記感光手段への光の入射を制御することを特徴とする。
【００３４】
この構成によると、感光手段のうち所定の読出し対象領域に配置されたフォトダイオードの蓄積電荷が同時に除去される。このため、当該読出し対象領域に配置されたフォトダイオードへの電荷蓄積を同時に開始させ同時に終了させることができる。よって、動きのある被写体であっても歪みなく撮像することが可能となる。
【００３５】
本発明のさらに他の局面に係る画像撮像方法は、被写体を撮像する固体撮像装置を用いた画像撮像方法であって、前記固体撮像装置は、各々が画素に対応し、入射光を光電変換することにより電荷を蓄積するフォトダイオードと前記電荷を電気信号として出力する出力回路とを有する光電変換回路が１次元状または２次元状に複数配置された感光手段を備え、前記感光手段のうち所定の読出し対象領域に配置された前記フォトダイオードの蓄積電荷を同時に除去するステップと、前記読出し対象領域に配置された前記フォトダイオードの蓄積電荷が除去された後の所定時間、前記読出し対象領域に配置された前記フォトダイオードに電荷を蓄積させるステップとを含むことを特徴とする。
【００３６】
この方法によると、感光手段のうち所定の読出し対象領域に配置されたフォトダイオードの蓄積電荷が同時に除去される。このため、当該読出し対象領域に配置されたフォトダイオードへの電荷蓄積を同時に開始させ同時に終了させることができる。よって、動きのある被写体であっても歪みなく撮像することが可能となる。
【００３７】
【発明の実施形態】
以下、本発明の実施形態に係る固体撮像装置について図面を用いて詳細に説明する。
【００３８】
（第１の実施形態）
本発明の第１の実施形態に係るＭＯＳ型の固体撮像装置のハードウェア構成は図１４を参照して説明した従来の固体撮像装置１１０と同様である。このため、その詳細な説明はここでは繰返さない。ただし、図１４には図示されていない複数のタイミング発生回路のハードウェア構成が従来とは異なる。
【００３９】
なお、本実施の形態に係る固体撮像装置１１０の画素部１１２の前面には機械式シャッター（図示せず）と機械式シャッターの開閉を制御する機械式シャッター制御部（図示せず）とが設けられており、機械式シャッターを開閉することにより画素部１１２への光の入射が制御される。
【００４０】
画素部１１２を構成する各画素のハードウェア構成は、図１５を参照して説明したものと同様である。このため、その詳細な説明はここでは繰返さない。
図１は、タイミング発生回路の一例を示す回路図である。タイミング発生回路３０は、画素部１１２の１行ごとに設けられている。図１に示されるタイミング発生回路３０は、ＭＯＳ型のトランジスタ３２、３４、３６、４０、４２および４６と、ブートストラップ回路３８および４４とから構成される。
【００４１】
トランジスタ３２および３４の各々は、マルチプレクサプリチャージ信号ＶＤＲＲＳをゲートに受け、マルチプレクサプリチャージ信号ＶＤＲＲＳの電位がＨｉｇｈレベルになると行走査用シフトレジスタ１１４の出力を通過させる。
【００４２】
トランジスタ３６および４２の各々は、全画素リセットスイッチ用信号ＡＬＬＲＳＳＷをゲートに受け、全画素リセットスイッチ用信号ＡＬＬＲＳＳＷの電位がＨｉｇｈレベルになると、全画素リセット用信号ＡＬＬＲＳＣＬＫを通過させる。
【００４３】
ブートストラップ回路３８および４４の各々は、ＮＭＯＳ型のトランジスタのドレインとソースとを結線することにより構成され、ゲートに電位が印加されることにより電荷を蓄積するコンデンサとしての役割を果たす。ブートストラップ回路３８のゲートには、トランジスタ３２を通過した行走査用シフトレジスタ１１４の出力電圧またはトランジスタ３６を通過した全画素リセット用信号ＡＬＬＲＳＣＬＫが印加される。ブートストラップ回路４４のゲートには、トランジスタ３４を通過した行走査用シフトレジスタ１１４の出力電圧またはトランジスタ４２を通過した全画素リセット用信号ＡＬＬＲＳＣＬＫが印加される。
【００４４】
トランジスタ４０は、ＮＭＯＳ型のトランジスタであり、ゲートがブートストラップ回路３８のゲートに接続され、ドレインがブートストラップ回路３８のドレインおよびソースに接続されている。ブートストラップ回路３８に電荷が蓄積され充電状態になると、トランジスタ４０のゲート電位が昇圧する。このため、ブートストラップ回路３８が充電状態になると、トランジスタ４０のドレインより入力される検出領域リセット信号ＲＳＣＥＬＬによってトランジスタ４０のゲート電位がさらに上昇し、検出領域リセット信号ＲＳＣＥＬＬが電圧降下することなくソースを通過する。トランジスタ４０のソースを通過した検出領域リセット信号ＲＳＣＥＬＬは、タイミング発生回路３０が担当する行の各画素のリセットトランジスタ１２６のゲートに印加される。
【００４５】
トランジスタ４６は、ＮＭＯＳ型のトランジスタであり、ゲートがブートストラップ回路４４のゲートに接続され、ドレインがブートストラップ回路４４のドレインおよびソースに接続されている。ブートストラップ回路４４に電荷が蓄積され充電状態になると、トランジスタ４６のゲート電位が昇圧する。このため、ブートストラップ回路４４が充電状態になると、トランジスタ４６のドレインより入力されるＰＤ読出し信号ＴＲＡＮＳによってトランジスタ４６のゲート電位がさらに上昇し、ＰＤ読出信号ＴＲＡＮＳが電圧降下することなくソースを通過する。トランジスタ４６のソースを通過したＰＤ読出し信号ＴＲＡＮＳは、タイミング発生回路３０が担当する行の各画素の読出しトランジスタ１２４のゲートに印加される。
【００４６】
図２は、タイミング発生回路３０のタイミング図である。図２に示されるタイミング図には、ある行（第ｎ行）およびその次の行（第（ｎ＋１）行）の信号のタイミングが示されている。
【００４７】
第ｎ行について着目すると、全画素リセット用信号ＡＬＬＲＳＣＬＫがＨｉｇｈレベルになると、全画素リセットスイッチ用信号ＡＬＬＲＳＳＷとして一定期間Ｈｉｇｈレベルのパルスがトランジスタ３６および４２のゲートに印加される。この間、ブートストラップ回路３８および４４に電荷が蓄積され充電状態になる。
【００４８】
その後、ＰＤ読出し信号ＴＲＡＮＳとしてパルスがトランジスタ４６を通過し、図１５に示される各画素の読出しトランジスタ１２４のゲートに印加される。すると、ＰＤ１２２に蓄積された電荷が読み出され、読出しトランジスタ１２４を通過し、信号検出領域１２８に蓄積される。この時点でＰＤ１２２に蓄積された電荷は放電されたことになる。
【００４９】
また、ＰＤ読出し信号ＴＲＡＮＳのパルスと同時に検出領域リセット信号ＲＳＣＥＬＬとしてパルスがトランジスタ４０を通過し、各画素のリセットトランジスタ１２６のゲートに印加される。すると、信号検出領域１２８の電位がドレイン電圧信号ＶＤＤの電位に初期化される。
【００５０】
また、ＰＤ読出し信号ＴＲＡＮＳのパルス立下り時には機械式シャッターは開いた状態（ＯＰＥＮ状態）である。このため、ＰＤ読出し信号ＴＲＡＮＳの立下り時からＰＤ１２２への電荷蓄積が開始され、機械式シャッターが閉じた時点でＰＤ１２２への電荷蓄積が終了する。この間の時間がＰＤ１２２への電荷蓄積時間Ｔ３となる。
【００５１】
また、全画素リセットスイッチ用信号ＡＬＬＲＳＳＷのパルス立下り後に、全画素リセット用信号ＡＬＬＲＳＣＬＫをＬｏｗレベルにする。さらに、検出領域リセット信号ＲＳＣＥＬＬおよびＰＤ読出し信号ＴＲＡＮＳのパルス立下り後であって、全画素リセット用信号ＡＬＬＲＳＣＬＫがＬｏｗレベルの状態に全画素リセットスイッチ用信号ＡＬＬＲＳＳＷとしてパルスがトランジスタ３６および４２のゲートに印加される。これにより、ブートストラップ回路３８および４４に蓄積された電荷が放電される。
【００５２】
なお、以上説明した検出領域リセット信号ＲＳＣＥＬＬ、ＰＤ読出し信号ＴＲＡＮＳ、全画素リセットスイッチ用信号ＡＬＬＲＳＳＷおよび全画素リセット用信号ＡＬＬＲＳＣＬＫは、すべての行のタイミング発生回路３０で共通させる。
【００５３】
このため、画素部１１２のすべての画素においてＰＤ１２２の電荷蓄積時間Ｔ３の開始タイミングと終了タイミングとが一致するように構成されている。
ＰＤ１２２の電荷蓄積時間Ｔ３が経過した後、行走査用シフトレジスタ１１４の値を順次シフトさせることにより１行ずつＰＤ１２２に蓄積された電荷を読み出していく。
【００５４】
第ｎ行の行走査用シフトレジスタ１１４の出力がＨｉｇｈレベルになると、マルチプレクサプリチャージ信号ＶＤＲＲＳとして一定期間Ｈｉｇｈレベルのパルスがトランジスタ３２および３４のゲートに印加される。この間、ブートストラップ回路３８および４４に電荷が蓄積され充電状態になる。その後、検出領域リセット信号ＲＳＣＥＬＬとしてパルスがトランジスタ４０を通過し、図１５に示される各画素のリセットトランジスタ１２６のゲートに印加される。すると、信号検出領域１２８の電位がドレイン電圧信号ＶＤＤの電位に初期化される。その後、ＰＤ読出し信号ＴＲＡＮＳとしてパルスがトランジスタ４６を通過し、各画素の読出しトランジスタ１２４のゲートに印加される。すると、ＰＤ１２２に蓄積された電荷が読み出され、読出しトランジスタ１２４を通過し、信号検出領域１２８に蓄積される。信号検出領域１２８の電位がアンプトランジスタ１３０のゲートに印加されることにより、ＰＤ１２２の蓄積電荷に比例した電流がアンプトランジスタ１３０を通過する。その時点で、行選択信号（図１および図２では図示せず）が行選択トランジスタ１３２に印加され、当該電流が垂直信号線を通じてロードトランジスタ１３３を流れる。この時の垂直信号線の電圧がノイズキャンセル部１１６に入力される。
【００５５】
ノイズキャンセル部１１６に入力された第ｎ行のＰＤ１２２に比例した電流は、ノイズキャンセル部１１６においてノイズリダクションが施された後、列走査用シフトレジスタ１１８を介して出力アンプ１２０より１画素ずつ出力される。
【００５６】
行走査用シフトレジスタ１１４の出力がＬｏｗレベルになると、マルチプレクサプリチャージ信号ＶＤＲＲＳのパルスがトランジスタ３２および３４のゲートに印加される。これによりブートストラップ回路３８および４４に蓄積された電荷が放電される。
【００５７】
第ｎ行の画素読出しが終了すると、第（ｎ＋１）行について同様の画素読出しが行なわれる。このように、１行目から最終行まで１行ずつ画素読出しが行なわれる。
【００５８】
以上説明したように第１の実施形態によると、機械式シャッターを開いた状態にしておき、ＰＤ読出し信号ＴＲＡＮＳのパルスをすべての画素の読出しトランジスタ１２４のゲートに同時に印加している。これにより、ＰＤ１２２に蓄積された電荷の放電を全画素一斉に行ない、その時点からＰＤ１２２への電荷蓄積を開始している。また、ＰＤ１２２への電荷蓄積の終了は機械式シャッターを閉じた状態にすることにより、すべての画素で同時に行なっている。このため、ＰＤ１２２への電荷蓄積の開始タイミングと終了タイミングとをすべての画素で一致させている。このため、動きのある被写体であっても歪みなく撮像することができる。
【００５９】
（第２の実施形態）
次に本発明の第２の実施形態に係るＭＯＳ型の固体撮像装置について説明する。本発明の第２の実施形態に係るＭＯＳ型の固体撮像装置のハードウェア構成は図１４を参照して説明した従来の固体撮像装置１１０と同様である。このため、その詳細な説明はここでは繰返さない。ただし、画素部１１２の各画素（例えば、画素１１２ａ，画素１１２ｂ）の構成が異なる。また、図１４には図示されていない複数のタイミング発生回路のハードウェア構成が従来とは異なる。
【００６０】
なお、本実施の形態に係る固体撮像装置１１０の画素部１１２の前面には、第１の実施形態に係る固体撮像装置１１０と同様に機械式シャッター（図示せず）が設けられており、機械式シャッターを開閉することにより画素部１１２への光の入射が制御される。
【００６１】
図３は、画素部１１２を構成する各画素の回路図である。図３に示されるように、各画素６０は、ＰＤ６４と、ＭＯＳ型のリセットトランジスタ６２と、ＭＯＳ型のアンプトランジスタ６６と、ＭＯＳ型の行選択トランジスタ６８と、ＭＯＳ型のロードトランジスタ６９とを備える。
【００６２】
ＰＤ６４は、入射光を光電変換し電荷を蓄積する。
リセットトランジスタ６２は、タイミング発生回路が発生するＰＤリセット信号のパルスに応答してＰＤ６４に蓄積された電荷の放電を行なう。
【００６３】
アンプトランジスタ６６は、ＰＤ６４に蓄積された電荷に比例する電圧をゲート電圧として受け、当該ゲート電圧に比例する電流を通過させる。
行選択トランジスタ６８は、タイミング発生回路が発生する行選択信号のパルスに応答してアンプトランジスタ６６を通過した電流を垂直信号線に出力する。
【００６４】
図４は、タイミング発生回路の一例を示す回路図である。タイミング発生回路３０は、画素部１１２の１行ごとに設けられている。図４に示されるタイミング発生回路３０は、図１に示されるタイミング発生回路３０と同様のハードウェア構成を有する。ただし、ＰＤ読出し信号ＴＲＡＮＳの代わりに行選択信号ＳＥＬＥＣＴが用いられ、検出領域リセット信号ＲＳＣＥＬＬの代わりにＰＤリセット信号ＲＳＣＥＬＬ２が用いられる。このため、トランジスタ４０および４６より出力される信号が第１の実施形態とは異なる。それ以外の構成は、図１に示されるタイミング発生回路３０と同様である。このため、その詳細な説明は繰返さない。
【００６５】
トランジスタ４０は、図１に示されるトランジスタ４０と同様の動作をするが、トランジスタ４０のソースを通過したＰＤリセット信号ＲＳＣＥＬＬ２は、タイミング発生回路３０が担当する行の画素６０のリセットトランジスタ６２のゲートに印加される。
【００６６】
トランジスタ４６は、図１に示されるトランジスタ４０と同様の動作をするが、トランジスタ４０のソースを通過した行選択信号ＳＥＬＥＣＴは、タイミング発生回路３０が担当する行の画素６０の行選択トランジスタ６８のゲートに印加される。
【００６７】
図５は、タイミング発生回路３０のタイミング図である。図５に示されるタイミング図には、ある行（第ｎ行）およびその次の行（第（ｎ＋１）行）の信号のタイミングが示されている。
【００６８】
第ｎ行について着目すると、全画素リセット用信号ＡＬＬＲＳＣＬＫがＨｉｇｈレベルになると、全画素リセットスイッチ用信号ＡＬＬＲＳＳＷとして一定期間Ｈｉｇｈレベルのパルスがトランジスタ３６および４２のゲートに印加される。この間、ブートストラップ回路３８および４４に電荷が蓄積され充電状態になる。
【００６９】
その後、ＰＤリセット信号ＲＳＣＥＬＬ２としてパルスがトランジスタ４０を通過し、図３に示される各画素６０のリセットトランジスタ６２に印加される。すると、ＰＤ６４に蓄積された電荷が放電される。
【００７０】
ＰＤリセット信号ＲＳＣＥＬＬ２のパルス立下り時には機械式シャッターは開いた状態である。このため、ＰＤリセット信号ＲＳＣＥＬＬ２の立下り時からＰＤ６４への電化蓄積が開始され、機械式シャッターが閉じた時点でＰＤ６４への電荷蓄積が終了する。この間の時間がＰＤ６４への電荷蓄積時間Ｔ３となる。
【００７１】
また、全画素リセットスイッチ用信号ＡＬＬＲＳＳＷのパルス立下り後に、全画素リセット用信号ＡＬＬＲＳＣＬＫをＬｏｗレベルにする。さらに、ＰＤリセット信号ＲＳＣＥＬＬ２のパルス立下り後であって、全画素リセット用信号ＡＬＬＲＳＣＬＫがＬｏｗレベルの状態に全画素リセットスイッチ用信号ＡＬＬＲＳＳＷとしてパルスがトランジスタ３６および４２のゲートに印加される。これにより、ブートストラップ回路３８および４４に蓄積された電荷が放電される。
【００７２】
なお、以上説明したＰＤリセット信号ＲＳＣＥＬＬ２、全画素リセットスイッチ用信号ＡＬＬＲＳＳＷおよび全画素リセット用信号ＡＬＬＲＳＣＬＫは、すべての行のタイミング発生回路３０で共通させる。
【００７３】
このため、画素部１１２のすべての画素６０においてＰＤ６４の電荷蓄積時間Ｔ３の開始タイミングと終了タイミングとが一致するように構成されている。
ＰＤ６４の電荷蓄積時間Ｔ３が経過した後、行走査用シフトレジスタ１１４の値を順次シフトさせることにより１行ずつＰＤ６４に蓄積された電荷を読み出していく。
【００７４】
第ｎ行の行走査用シフトレジスタ１１４の出力がＨｉｇｈレベルになると、マルチプレクサプリチャージ信号ＶＤＲＲＳとして一定期間Ｈｉｇｈレベルのパルスがトランジスタ３２および３４のゲートに印加される。この間、ブートストラップ回路３８および４４に電荷が蓄積され充電状態になる。その後、行選択信号ＳＥＬＥＣＴとしてパルスがトランジスタ４６を通過し、図３に示される各画素６０の行選択トランジスタ６８のゲートに印加される。アンプトランジスタ６６のゲートにはＰＤ６４の蓄積電荷に比例した電圧が印加されているため、ＰＤ６４の蓄積電荷に比例した電流がアンプトランジスタ６６を通過している。このため、行選択信号ＳＥＬＥＣＴが行選択トランジスタ６８のゲートに印加されることにより、ＰＤ６４の蓄積電荷に比例した電流が行選択トランジスタ６８を通過し、垂直信号線を通じてロードトランジスタ６９を流れる。この時の垂直信号線の電圧がノイズキャンセル部１１６に入力される。
【００７５】
ノイズキャンセル部１１６に入力された第ｎ行のＰＤ１２２に比例した電流は、ノイズキャンセル部１１６においてノイズリダクションが施された後、列走査用シフトレジスタ１１８を介して出力アンプ１２０より１画素ずつ出力される。
【００７６】
行走査用シフトレジスタ１１４の出力がＬｏｗレベルになると、マルチプレクサプリチャージ信号ＶＤＲＲＳのパルスがトランジスタ３２および３４のゲートに印加される。これによりブートストラップ回路３８および４４に蓄積された電荷が放電される。
【００７７】
第ｎ行の画素読出しが終了すると、第（ｎ＋１）行について同様の画素読出しが行なわれる。このように、１行目から最終行まで１行ずつ画素読出しが行なわれる。
【００７８】
以上説明したように第２の実施形態によると、機械式シャッターを開いた状態にしておき、ＰＤリセット信号ＲＳＣＥＬＬ２のパルスをすべての画素６０のリセットトランジスタ６２のゲートに同時に印加している。これにより、ＰＤ６４に蓄積された電荷の放電を全画素一斉に行ない、その時点からＰＤ６４への電荷蓄積を開始している。また、ＰＤ６４への電荷蓄積の終了は機械式シャッターを閉じた状態にすることにより、すべての画素で同時に行なっている。このため、ＰＤ６４への電荷蓄積の開始タイミングと終了タイミングとをすべての画素で一致させている。このため、動きのある被写体であっても歪みなく撮像することができる。
【００７９】
以上、本発明に係る固体撮像装置について、実施形態に基づいて説明したが、本発明は、この実施形態に限定されるものではない。
たとえば、第１の実施形態においては、図２に示されるタイミング発生回路３０のタイミング図では検出領域リセット信号ＲＳＣＥＬＬのパルスとＰＤ読出し信号ＴＲＡＮＳのパルスとのタイミングを揃えているが、図６に示されるように検出領域リセット信号ＲＳＣＥＬＬのパルスの幅をＰＤ読出し信号ＴＲＡＮＳのパルスの幅よりも広くし、ＰＤ読出し信号ＴＲＡＮＳの前または後に検出領域リセット信号ＲＳＣＥＬＬのパルスを図１５に示される信号検出領域１２８に印加するようにしてもよい。このようにすることにより、ＰＤ１２２に蓄積された電荷を完全に放電させることが可能になる。
【００８０】
また、第１および第２の実施形態では、図７に示されるようにＰＤ読出し信号ＴＲＡＮＳまたはＰＤリセット信号ＲＳＣＥＬＬ２の立下り時からＰＤ１２２（６４）への電荷蓄積が開始し、機械式シャッターを閉じた状態にすることにより電荷蓄積を終了させている。しかし、この方法に限られるものではない。
【００８１】
例えば、図８に示されるように、機械式シャッターを開いた状態からＰＤ１２２（６４）への電荷蓄積を開始させ、ＰＤ読出し信号ＴＲＡＮＳまたは行選択信号ＳＥＬＥＣＴのパルスにより電荷蓄積を終了させるようにしてもよい。
【００８２】
具体的には、機械式シャッターを閉じた状態で、ＰＤ読出し信号ＴＲＡＮＳのパルスを読出しトランジスタ１２４のゲートに印加し、ＰＤ１２２の蓄積電荷を放電させる。その後、機械式シャッターを開いた状態にし、ＰＤ１２２への電荷蓄積を開始させ、ＰＤ読出し信号ＴＲＡＮＳのパルスを読出しトランジスタ１２４のゲートに印加し、ＰＤ１２２に蓄積された電荷の蓄積を終了させる。その後、機械式シャッターを閉じる。
【００８３】
または、機械式シャッターを閉じた状態で、ＰＤリセット信号ＲＳＣＥＬＬ２のパルスをリセットトランジスタ６２のゲートに印加し、ＰＤ６４の蓄積電荷を放電させる。その後、機械式シャッターを開いた状態にし、ＰＤ６４への電荷蓄積を開始させる。その後、行選択信号ＳＥＬＥＣＴのパルスを行選択トランジスタ６８のゲートに印加し、ＰＤ６４に蓄積された電荷の蓄積を終了させる。その後、機械式シャッターを閉じる。
【００８４】
このように、パルスによりＰＤ１２２（６４）への電荷蓄積を終了させる手法は、機械式シャッターを瞬時に閉じることができない場合に有効である。
また、図９に示されるように、機械式シャッターを用いずに、パルスのみでＰＤ１２２（６４）への電荷蓄積時間を制御するようにしてもよい。この方法によると、機械式シャッターの開閉を瞬時に行なうことができない場合に有効である。
【００８５】
さらに、図１０に示されるように、パルスを用いずに、機械式シャッターの開閉のみによりＰＤ１２２（６４）への電荷蓄積時間を制御するようにしてもよい。この方法は、機械式シャッターの開閉を瞬時に行なうことができる場合に有効である。
【００８６】
また、第１の実施形態では、信号検出領域１２８に蓄積された電荷の初期化のためにリセットトランジスタ１２６のゲートに印加される検出領域リセット信号ＲＳＣＥＬＬのパルスとＰＤ読出し信号ＴＲＡＮＳのパルスとのタイミングを揃えている。しかし、検出領域リセット信号ＲＳＣＥＬＬのパルスの印加時期はこれにこだわるものではなく、ＰＤ１２２に蓄積された電荷を読み出す前であればいつでもよい。
【００８７】
図１１は、機械式シャッターにより電荷蓄積時間の制御を行なう固体撮像装置における検出領域リセット信号ＲＳＣＥＬＬのパルスタイミングを示した図である。図１１（ａ）は、機械式シャッターの開閉の状態のタイミングを示しており、機械式シャッターが開いている間がＰＤ１２２への電荷蓄積時間である。図１１（ｂ）に示すように、ＰＤ１２２への電荷蓄積開始前にＰＤ読出し信号ＴＲＡＮＳのパルスを、読出しトランジスタ１２４のゲートに印加することによりＰＤ１２２のリセットが行なわれる。
【００８８】
図１１（ｃ）に示されるように、検出領域リセット信号ＲＳＣＥＬＬのパルスは電荷蓄積時間の経過後にリセットトランジスタ１２６のゲートに印加するようにしてもよい。これにより、ＰＤ読出し信号ＴＲＡＮＳのパルスによりＰＤ１２２の蓄積電荷のリセットを行なった後、すぐに電荷蓄積を開始することが可能となる。
【００８９】
また、図１１（ｄ）に示されるように、検出領域リセット信号ＲＳＣＥＬＬのパルスの幅がＰＤ読出し信号ＴＲＡＮＳのパルスの幅よりも長く、かつＰＤ読出し信号ＴＲＡＮＳがＨｉｇｈレベルにある間は、検出領域リセット信号ＲＳＣＥＬＬもＨｉｇｈレベルであるようにしてもよい。このような構成にすることにより、ＰＤ１２２に蓄積された電荷を完全に放電させることが可能になる。
【００９０】
さらに、図１１（ｅ）に示されるように、検出領域リセット信号ＲＳＣＥＬＬのパルスを電荷蓄積時間の終了前にリセットトランジスタ１２６のゲートに印加するようにしてもよい。これにより、ＰＤ１２２より信号検出領域１２８に漏れ出た電荷をリセットすることができる。
【００９１】
さらにまた、図１１（ｆ）に示されるように、電荷蓄積時間終了前から電荷蓄積時間終了後まで検出領域リセット信号ＲＳＣＥＬＬをＨｉｇｈレベルとし、リセットトランジスタ１２６のゲートに印加するようにしてもよい。これにより、ＰＤ１２２に蓄積された電荷を読み出す前に信号検出領域１２８に蓄積された電荷をリセットすることができる。よって、ＰＤ１２２に蓄積された電荷を正確に検出することが可能となる。
【００９２】
図１２（ａ）に示されるように、以上説明した固体撮像装置の画素部１１２の前面には、機械式シャッター８４が設けられていたがこれに限られるものではない。例えば、図１２（ｂ）に示されるように、画素部１１２の前面に液晶シャッター８２が設けられた構成としてもよい。液晶シャッターに所定の電圧を印加することにより、光の透過制御を行なう液晶シャッター制御部（図示せず）が固体撮像装置１１０には設けられている。また、図１２（ｃ）に示されるように、画素部１１２の前面には何も設けられていない構成であってもよい。
【００９３】
さらにまた、上述の実施形態ではトランジスタとしてＮＭＯＳ型のトランジスタを用いているが、ＮＭＯＳ型のトランジスタの変わりにＣＭＯＳ型のトランジスタを用いてもよい。ＣＭＯＳ型のトランジスタを用いることにより、例えば、図１に示されるタイミング発生回路３０は、図１３に示される回路と等価な回路として実現される。
【００９４】
図１３に示されるタイミング発生回路は、行走査用シフトレジスタ１１４の出力の活性化に応答して検出領域リセット信号ＲＳＣＥＬＬを通過させるＣＭＯＳ型のトランジスタにより構成された第１のスイッチ９２と、行走査用シフトレジスタ１１４の出力の活性化に応答してＰＤ読出し信号ＴＲＡＮＳを通過させるＣＭＯＳ型のトランジスタにより構成された第２のスイッチ９４とを備える。
【００９５】
さらにまた、第１および第２の実施形態では、ＰＤ１２２（６４）への電荷蓄積をすべての画素について同時に行なった後、一行ごと列走査用シフトレジスタ１１８への読出しを行なっている。しかし、予め画素部１１２の一画面分に相当する画素信号を蓄積可能なフレームメモリを用意しておき、一度に画素信号を転送するようにしてもよい。
【００９６】
また、フレームメモリに一度に画素信号を転送できない場合であっても、電荷蓄積時間やテレビ画面の一走査時間に比べて無視できる程度の非常に高速な時間で１行ごとに画素信号をフレームメモリに転送するようにしてもよい。
【００９７】
さらに、図１５に示した画素のように画素内にメモリ（信号検出領域１２８）を有する画素の場合にはＰＤ１２２に蓄積された電荷をすべての画素について一度にメモリに読み出すようにしてもよい。
【００９８】
また、第１および第２の実施の形態では、すべての画素のＰＤ１２２（６４）に蓄積された電荷を一度にリセットしたが、特定の読出し対象領域内の画素のＰＤ１２２（６４）に蓄積された電荷を一度にリセットするようにしてもよい。
【００９９】
【発明の効果】
以上のように、本発明によると、動きのある被写体を歪みなく撮像することができる固体撮像装置を提供することができる。
【０１００】
近年、写真撮影機能が付いた携帯電話機が急速に普及している。また、車載用カメラ、監視用カメラなど固体撮像装置の利用される分野は拡大の一途をたどっている。このため、本発明の固体撮像装置の実用的価値は極めて高い。
【図面の簡単な説明】
【図１】第１の実施形態に係るタイミング発生回路の一例を示す回路図である。
【図２】図１に示されるタイミング発生回路のタイミング図である。
【図３】第２の実施形態に係る画素部を構成する各画素の回路図である。
【図４】第２の実施形態に係るタイミング発生回路の一例を示す回路図である。
【図５】図４に示されるタイミング発生回路のタイミング図である。
【図６】図１に示されるタイミング発生回路のタイミングの他の一例を示す図である。
【図７】第１および第２の実施形態における電荷蓄積の開始および終了を説明するための図である。
【図８】電荷蓄積の開始および終了の他の一例を説明するための図である。
【図９】電荷蓄積の開始および終了のさらに他の一例を説明するための図である。
【図１０】電荷蓄積の開始および終了のさらに他の一例を説明するための図である。
【図１１】機械式シャッターにより電荷蓄積時間の制御を行なう固体撮像装置における検出領域リセット信号ＲＳＣＥＬＬのパルスタイミングを示した図である。
【図１２】固体撮像装置の変形例を示す外観図である。
【図１３】ＣＭＯＳ型のトランジスタを用いたタイミング発生回路と等価な回路の図である。
【図１４】一般的なＭＯＳ型の固体撮像装置のハードウェア構成を示す図である。
【図１５】画素部を構成する各画素の回路図である。
【図１６】タイミング発生回路の一例を示す回路図である。
【図１７】図１６に示されるタイミング発生回路のタイミング図である。
【図１８】各行における電荷蓄積時間のずれを説明するための図である。
【図１９】動きのある被写体を撮像した際の問題点を説明するための図である。
【符号の説明】
３０，１４０  タイミング発生回路
３２，３４，３６，４０，４２，４６，１４２，１４４，１４８，１５２トランジスタ
３８，４４，１４６，１５０  ブートストラップ回路
６０，１１２ａ，１１２ｂ  画素
６２，１２６  リセットトランジスタ
６４，１２２  ＰＤ
６６，１３０  アンプトランジスタ
６８，１３２  行選択トランジスタ
６９，１３３  ロードトランジスタ
８２  液晶シャッター
８４  機械式シャッター
９２  第１のスイッチ
９４  第２のスイッチ
１１０  固体撮像装置
１１２  画素部
１１４  行走査用シフトレジスタ
１１６  ノイズキャンセル部
１１８  列走査用シフトレジスタ
１２０  出力アンプ
１２４  読出しトランジスタ
１２８  信号検出領域
【図１】
2004304331.tif 000003
【図２】
2004304331.tif 000004
【図３】
2004304331.tif 000005
【図４】
2004304331.tif 000006
【図５】
2004304331.tif 000007
【図６】
2004304331.tif 000008
【図７】
2004304331.tif 000009
【図８】
2004304331.tif 000010
【図９】
2004304331.tif 000011
【図１０】
2004304331.tif 000012
【図１１】
2004304331.tif 000013
【図１２】
2004304331.tif 000014
【図１３】
2004304331.tif 000015
【図１４】
2004304331.tif 000016
【図１５】
2004304331.tif 000017
【図１６】
2004304331.tif 000018
【図１７】
2004304331.tif 000019
【図１８】
2004304331.tif 000020
【図１９】
2004304331.tif 000021