(57)【要約】【課題】各基板間の配線を短くし、配線の束線を容易にすると共に材料費を抑えることが可能で、主基板による副基板の制御処理を減らし、余った処理能力で遊技機能の充実を図ることが可能な遊技機を提供することにある。【解決手段】遊技機の全体の制御を行う主基板と、図柄表示、ランプ表示又は音声出力等の制御を行う複数の副基板とを備えた遊技機において、主基板に副基板をバス接続するための複数のデータ線及び副基板のいずれか１つを指定するために副基板ごとに設けられたストローブ線を有するバスラインを備え、バスラインを介して主基板が副基板を制御することを特徴とする。【選択図】　図２
2004073664.tif 000002
【特許請求の範囲】
【請求項１】
遊技機の全体の制御を行う主基板と、図柄表示、ランプ表示又は音声出力等の制御を行う複数の副基板とを備えた遊技機において、
該主基板に該副基板をバス接続するための複数のデータ線及び該副基板のいずれか１つを指定するために該副基板ごとに設けられたストローブ線を有するバスラインを備え、
該バスラインを介して該主基板が該副基板を制御することを特徴とする遊技機。
【請求項２】
遊技機の全体の制御を行う主基板と、図柄表示、ランプ表示又は音声出力等の制御を行う複数の副基板とを備えた遊技機において、
該主基板に該副基板をバス接続するための複数のデータ線を有する主バスラインと、
該主基板にバス接続された副基板を他の該副基板にバス接続するための複数のデータ線及び該他の副基板のいずれか１つを指定するために該他の副基板ごとに設けられたストローブ線を有する副バスラインとを備え、
該副バスラインを介して該主基板にバス接続された副基板が該他の副基板を制御することを特徴とする遊技機。
【請求項３】
前記主基板にバス接続される前記副基板が、前記副基板のうち図柄表示を制御する図柄制御基板であると共に、
該図柄制御基板に前記副バスラインを介してバス接続される前記副基板が、ランプ表示を制御するランプ制御基板及び音声出力を制御する音声制御基板であることを特徴とする請求項２記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パチンコ機等の遊技機における各種基板の接続に関する。
【０００２】
【従来の技術】
従来より、遊技機の一種であるパチンコ機では、遊技機の全体の制御を行う主基板を設け、該主基板によって、遊技機の図柄表示を制御する図柄制御基板、ランプの点灯を制御するランプ制御基板、音声出力を制御する音声制御基板等の副基板の制御を行っている。この従来の遊技機の構成の例として図５に示すものがある。
【０００３】
図５に示す従来の遊技機では、主基板２５がＣＰＵ２５１を備え、このＣＰＵ２５１がインターフェース２５６（図面ではＩ／Ｏと記載）を介して副基板に接続されている。この副基板である払出制御基板２４，図柄制御基板２９、ランプ制御基板２８及び音声制御基板２７は、それぞれにＣＰＵ２４１，２９１，２８１，２７１及び主基板２５と接続するためのインターフェース２４６，２９６，２８６，２７６を備えている。また、主基板２５と各副基板との接続は、複数の信号線から構成される信号ライン２５８，２５９，２７９，２８９で接続されている。具体的には、主基板２５のインターフェース２５６から払出制御基板２４のインターフェース２４６に信号ライン２５９が接続され、図柄制御基板２９のインターフェース２９６に信号ライン２５８が接続され、インターフェース２５６からランプ制御基板２８のインターフェース２８６に信号ライン２８９が接続され、インターフェース２５６から音声制御基板２７のインターフェース２７６に信号ライン２７９が接続されている。このように、主基板２５から各副基板に対して、信号ライン２５８，２５９，２７９、２８９によってスター接続され、主基板２５が直接各副基板の制御を行っている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の遊技機では、主基板から各副基板に対してスター接続されていることから、それぞれの配線が長く、束線作業が煩雑であると共に材料費を抑えることが困難であった。
【０００５】
また、主基板が直接すべての副基板の制御を行っていることから、主基板の処理負担が重く、遊技機本来の遊技機能の充実を図ることが困難であった。
【０００６】
本発明は、このような事情に鑑みてなされたもので、各基板間の配線を短くし、配線の束線を容易にすると共に材料費を抑えることが可能で、主基板による副基板の制御処理を減らし、余った処理能力で遊技機能の充実を図ることが可能な遊技機を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１記載の遊技機は、主基板に副基板をバス接続するための複数のデータ線及び副基板のいずれか１つを指定するために副基板ごとに設けられたストローブ線を有するバスラインを備え、バスラインを介して主基板が副基板を制御することを特徴とする。
【０００８】
請求項２記載の遊技機は、主基板に副基板をバス接続するための複数のデータ線を有する主バスラインと、主基板にバス接続された副基板を他の副基板にバス接続するための複数のデータ線及び他の副基板のいずれか１つを指定するために他の副基板ごとに設けられたストローブ線を有する副バスラインとを備え、副バスラインを介して主基板にバス接続された副基板が他の副基板を制御することを特徴とする。
【０００９】
請求項３記載の遊技機は、主基板にバス接続される副基板が、副基板のうち図柄表示を制御する図柄制御基板であると共に、図柄制御基板に副バスラインを介してバス接続される副基板が、ランプ表示を制御するランプ制御基板及び音声出力を制御する音声制御基板であることを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の形態について図面を参照しながら具体的に説明する。図１は、本発明に係る遊技機の一例を示す背面図である。図２は同構成図、図３は同配線図である。図４は、同副データバスの信号の様子を示すタイミング図である。
【００１１】
図１〜図４において、遊技機１は、パチンコ遊技機やスロットマシン等であり、図１は一例としてパチンコ遊技機の背面図を示している。遊技機１は、パチンコ遊技機としての動作に必要な電気基板として、フィルタ基板２、電源基板３、払出制御基板４、主基板５，音声制御基板７，ランプ制御基板８，図柄制御基板９等を備えている。フィルタ基板２は、パチンコ遊技場の電源設備から供給された２４ボルト交流電源を遊技機１に最初に取り入れる基板であり、ＡＣ２４Ｖ電源ケーブル１０によって、パチンコ遊技場の電源設備と接続されている。このパチンコ遊技場の電源設備では、商用１００ボルト交流電源をトランスによって２４ボルトに降圧して２４ボルト交流電源を作り出している。
【００１２】
フィルタ基板２は、２４ボルト交流電源のオンオフを行う電源スイッチ、電源ノイズの除去を行うフィルタ回路、２４ボルト交流電源が異常な場合に遮断する遮断回路等からなる。電源基板２は、フィルタ基板２から供給される２４ボルト交流電源を、各基板のための直流の電源に変換するための基板である。具体的には、ＡＣ２４Ｖから直流（ＤＣ）５Ｖ、ＤＣ１２Ｖ、ＤＣ２４Ｖ、ＤＣ３２Ｖ等を作り出している。
【００１３】
主基板５は、後述する払出制御基板４、音声制御基板７、ランプ制御基板８、図柄制御基板９等を制御することにより、遊技機１全体の動作を司る基板である。すなわち、主基板５に対し、払出制御基板４、音声制御基板７、ランプ制御基板８、図柄制御基板９等の基板は、主基板５に制御される副基板である（以降、「副基板」とは、主基板５以外の払出制御基板４、音声制御基板７、ランプ制御基板８、図柄制御基板９等の基板を示す。）。主基板５は、中央演算装置であるＣＰＵ５１と、ＣＰＵ５１が動作するためのプログラムが記憶されているメモリであるＲＯＭ５２と、ＣＰＵ５１が演算途中等でデータの書き込み等を行う揮発性メモリであるＲＡＭ５３を備えている。また、主基板５は、ＣＰＵ５１の指示等により遊技機１に設けられた電装部品の制御や状態検出を行うためのインターフェース５５を備えている。主基板５のインターフェース５５に接続されている電装部品としては、例えば、始動スイッチ（ＳＷ）、始動口ソレノイド、始動ゲートセンサ、大入賞口スイッチ（ＳＷ）、継続スイッチ（ＳＷ）、大入賞口ソレノイド、普通賞口スイッチ１（ＳＷ１）、普通賞口スイッチ２（ＳＷ２）等がある。また、主基板５は、副基板と接続し通信を行うためのインターフェース５６を備えている。
【００１４】
払出制御基板４は、貸球及び賞球を払い出す球払出装置１５を制御するための基板である。払出制御基板４は、中央演算装置であるＣＰＵ４１と、ＣＰＵ４１が動作するためのプログラムが記憶されているメモリであるＲＯＭ４２と、ＣＰＵ４１が演算途中等でデータの書き込み等を行う揮発性メモリであるＲＡＭ４３を備えている。また、払出制御基板４は、ＣＰＵ４１の指示等により遊技機１に設けられた電装部品の制御や状態検出を行うためのインターフェース４５を備えている。払出制御基板４のインターフェース４５に接続されている電装部品としては、例えば、払出起動モータ、原点検出スイッチ（ＳＷ）、払出球検出スイッチ（ＳＷ）、球有り検出スイッチ（ＳＷ）、満タン検出スイッチ（ＳＷ）等がある。また、払出制御基板４は、主基板５と接続し通信を行うためのインターフェース４６を備えている。
【００１５】
基板ユニット６は、音声制御基板７とランプ制御基板８とを収納するケースであり、音声制御基板７とランプ制御基板８とは基板連結用のコネクタで接続されている。音声制御基板７は、遊技機１の遊技内容に応じた効果音を出力制御する基板である。音声制御基板７は、中央演算装置であるＣＰＵ７１と、ＣＰＵ７１が動作するためのプログラムが記憶されているメモリであるＲＯＭ７２と、ＣＰＵ７１が演算途中等でデータの書き込み等を行う揮発性メモリであるＲＡＭ７３を備えている。また、音声制御基板７は、ＣＰＵ７１の指示等により遊技機１に設けられた電装部品の制御や状態検出を行うためのインターフェース７５を備えている。音声制御基板７のインターフェース７５に接続されている電装部品としては、例えば、振動手段、スピーカ等がある。また、音声制御基板７は、図柄制御基板９と接続し通信を行うためのインターフェース７６を備えている。
【００１６】
ランプ制御基板８は、遊技板上に設けられたランプの点灯及び消灯を遊技機１の遊技内容に応じて制御する基板である。ランプ制御基板８は、中央演算装置であるＣＰＵ８１と、ＣＰＵ８１が動作するためのプログラムが記憶されているメモリであるＲＯＭ８２と、ＣＰＵ８１が演算途中等でデータの書き込み等を行う揮発性メモリであるＲＡＭ８３を備えている。また、ランプ制御基板８は、ＣＰＵ８１の指示等により遊技機１に設けられた電装部品の制御や状態検出を行うためのインターフェース８５を備えている。ランプ制御基板８のインターフェース８５に接続されている電装部品としては、例えば、装飾ＬＥＤ、ガラス枠ランプ、サイドランプ等がある。また、ランプ制御基板８は、主基板５と接続し通信を行うためのインターフェース８６を備えている。
【００１７】
図柄制御基板９は、遊技板上に設けられた液晶等の表示器（特別図柄表示装置、普通図柄表示装置等）の図柄を遊技機１の遊技内容に応じて制御する基板である。図柄制御基板９は、中央演算装置であるＣＰＵ９１と、ＣＰＵ９１が動作するためのプログラムが記憶されているメモリであるＲＯＭ９２と、ＣＰＵ９１が演算途中等でデータの書き込み等を行う揮発性メモリであるＲＡＭ９３を備えている。また、図柄制御基板９は、ＣＰＵ９１の指示等により遊技機１に設けられた電装部品の制御や状態検出を行うためのインターフェース９５を備えている。
図柄制御基板９のインターフェース９５に接続されている電装部品としては、例えば、特別図柄表示装置（液晶等）、普通図柄表示装置（７セグメント表示器）等がある。また、図柄制御基板９は、主基板５と接続し通信を行うためのインターフェース９６を備えている。さらに、図柄制御基板９は、音声制御基板７やランプ制御基板８と接続し通信を行うためのインターフェース９７を備えている。
【００１８】
各基板の遊技機１における配置は、図１に示すように、フィルタ基板２が遊技機１の背面上部である。図柄制御基板９は、遊技板のほぼ中央に位置する表示器（図示せず）の背面側に設けられている。主基板５は、各基板に対して結線を行う必要があることから、遊技機１の背面の図柄制御基板９と電源基板３との間で、遊技機１の背面ほぼ中央に設けられている。また、払出制御基板４、音声制御基板７、ランプ制御基板８は、主基板５を取り囲むように、遊技機１の背面に設けられている。
【００１９】
次に、遊技機１内の各基板の配線の流れを説明する。まず、図２及び図３に示すように、主基板５のインターフェース５６から図柄制御基板９のインターフェース９６に、主バスライン５８が接続されている。主バスライン５８は、図３に示すように、複数のデータ線であるＶＤ０〜ＶＤ７と主基板５が図柄制御基板９を指定するためのストローブ線であるＶＳＴＢから構成されている。すなわち、主基板５と図柄制御基板９とは、主バスライン５８を介してバス接続されている。
【００２０】
また、図柄制御基板９のインターフェース９７からランプ制御基板８のインターフェース８６及び音声制御基板７のインターフェース７６に、副バスライン９８が接続されている。尚、ランプ制御基板８は、音声制御基板７に対し副バスライン９８を中継している。副バスライン９８は、図３に示すように、複数のデータ線であるＬＤ０〜ＶＤ７と図柄制御基板９がランプ制御基板８又は音声制御基板７を指定するためのストローブ線であるＬＳＴＢ、ＰＳＴＢから構成されている。すなわち、ランプ制御基板８と音声制御基板７とは、副バスライン９８を介して図柄制御基板９とバス接続されている。
【００２１】
さらに、主基板５のインターフェース５６から払出制御基板４のインターフェース４６に、バス５９が接続されている。バス５９は、図３に示すように、複数のデータ線であるＨＤ０〜ＨＤ７と主基板５が払出制御基板４を指定するためのストローブ線であるＨＳＴＢから構成されている。すなわち、主基板５と払出制御基板４とは、バス５９を介してバス接続されている。
【００２２】
次に、遊技機１の動作を説明する。まず、主基板５及び副基板に電源基板３から直流電源が供給されると、各基板のＣＰＵ５１〜９１が各プログラムによる動作を開始する。そして、主基板５のＣＰＵ５１が遊技機１全体の動作を制御しつつ、遊技機１がパチンコ遊技ができる状態となる。具体的な、主基板５による各副基板への制御は、例えば、主基板５のＣＰＵ５１が図柄制御基板９に対し所定の図柄を表示器等に表示するように指示することにより行う。このとき、制御用のコマンドが、主バスライン５８のデータ線（ＶＤ０〜ＶＤ７）に対してパラレル信号として送り出される。また、インターフェース５６が、Ｉ／ＯマップドＩ／Ｏ方式又はメモリマップドＩ／Ｏ方式等により、コマンドが図柄制御基板９に対するものであることを認識すると、ストローブ信号線であるＶＳＴＢをアクティブにする。図柄制御基板９では、ＶＳＴＢのアクティブな区間のデータ線（ＶＤ０〜ＶＤ７）のコマンドが、有効なコマンドであると認識し、このコマンドの指示による処理を行う。すなわち、図柄制御基板９では、主基板５から指示された図柄を表示器等に表示させる。尚、主バスライン５８は、主基板５から図柄制御基板９にしか接続されていないため、データ線（ＶＤ０〜ＶＤ７）だけでコマンドの授受を行うことも可能である。
【００２３】
図柄制御基板９では、表示する図柄にあわせて音声やランプ制御を音声制御基板７やランプ制御基板８に行わせる必要がある。このため、図柄制御基板９は、副バスライン９８を介して、音声制御基板７やランプ制御基板８にコマンドを送る。すなわち、図柄制御基板９のＣＰＵ９１の制御により、制御用のコマンドが、副バスライン９８のデータ線（ＬＤ０〜ＬＤ７）に対してパラレル信号として送り出される。また、インターフェース９７が、Ｉ／ＯマップドＩ／Ｏ方式又はメモリマップドＩ／Ｏ方式等により、コマンドがランプ制御基板８に対するものであることを認識すると、ストローブ信号線であるＬＳＴＢをアクティブにする。ランプ制御基板８では、ＬＳＴＢのアクティブな区間（図４のＴ１）のデータ線（ＬＤ０〜ＬＤ７）のコマンドが、有効なコマンドであると認識し、このコマンドの指示による処理を行う。すなわち、ランプ制御基板８では、図柄制御基板９から指示されたランプやＬＥＤの点灯・消灯を行う。
【００２４】
また、インターフェース９７が、Ｉ／ＯマップドＩ／Ｏ方式又はメモリマップドＩ／Ｏ方式等により、コマンドが音声制御基板７に対するものであることを認識すると、ストローブ信号線であるＰＳＴＢをアクティブにする。音声制御基板７では、ＰＳＴＢのアクティブな区間（図４のＴ２）のデータ線（ＬＤ０〜ＬＤ７）のコマンドが、有効なコマンドであると認識し、このコマンドの指示による処理を行う。すなわち、音声制御基板７では、図柄制御基板９から指示された音声をスピーカから出力させたり、振動手段を振動させたりする。
以上のように、副基板のうちの１つである図柄制御基板９は、副バスライン９８を介して、他の副基板である音声制御基板７及びランプ制御基板８の制御を行っている。
【００２５】
また、音声制御基板７とランプ制御基板８とを、同じコマンドで同時に制御したい場合には、データ線（ＬＤ０〜ＬＤ７）にこのコマンドを送ると共に、ＬＳＴＢとＰＳＴＢを同時にアクティブにする（図４のＴ３）。このように、共通するコマンドが使用できることにより、プログラムの簡略化が可能である。
【００２６】
また、遊技球の払い出しを行う場合には、主基板５のＣＰＵ５１が払出制御基板４に対し所定の数量の遊技球を払い出すように指示することにより行う。このとき、制御用のコマンドが、バスライン５９のデータ線（ＨＤ０〜ＨＤ７）に対してパラレル信号として送り出される。また、インターフェース５６が、Ｉ／ＯマップドＩ／Ｏ方式又はメモリマップドＩ／Ｏ方式等により、コマンドが払出制御基板４に対するものであることを認識すると、ストローブ信号線であるＨＳＴＢをアクティブにする。払出制御基板４では、ＨＳＴＢのアクティブな区間のデータ線（ＨＤ０〜ＨＤ７）のコマンドが、有効なコマンドであると認識し、このコマンドの指示による処理を行う。すなわち、払出制御基板４では、主基板５から指示された数量の遊技球を払い出す。尚、バスライン５９は、主基板５から払出制御基板４にしか接続されていないため、データ線（ＨＤ０〜ＨＤ７）だけでコマンドの授受を行うことも可能である。
【００２７】
以上のように、本実施の形態における遊技機１によれば、主基板５と副基板との間及び副基板と副基板との間を、主バスライン５８及び副バスライン９８でバス接続することにより、主基板５から各副基板に個々にスター接続する場合に比べ主基板５から各副基板までの配線が短くなり、束線が容易となると共に材料費を抑えることが可能である。
【００２８】
また、副バスライン９８を介して主基板５にバス接続された副基板である図柄制御基板９が、他の副基板である音声制御基板７及びランプ制御基板８を制御することにより、主基板５による音声制御基板７及びランプ制御基板８の制御処理を減らし、余った処理能力で遊技機１の機能の充実を図ることが可能となる。尚、図柄を表示させるための処理が非常に多いことから、主基板５のＣＰＵ５１よりも処理能力の高いＣＰＵが図柄制御基板９に用いられている場合が多く、高性能な図柄制御基板９で複数の他の副基板の制御を行わせることで、より一層主基板５の副基板制御の負担の軽減が可能となり、遊技機１の遊技機能の充実を図ることが可能となる。
【００２９】
また、ランプ制御基板８及び音声制御基板７が、副バスライン９８でバス接続された図柄制御基板９により制御されることから、図柄の表示に正確に同期してランプを点灯させたり音声を出力させたりでき、図柄表示、ランプ点灯、音声出力等を緻密に行うことが可能となる。
【００３０】
尚、本実施例では、主バスライン５８により主基板５に接続され、音声制御基板７及びランプ制御基板８を制御する副基板が図柄制御基板９であるが、それに限られるものではなく、図柄制御基板９以外の副基板（払出制御基板４，音声制御基板７、ランプ制御基板８等）を主バスライン５８を介して主基板５に接続される基板としてもよい。そして、図柄制御基板９以外の副基板（払出制御基板４，音声制御基板７、ランプ制御基板８等）により、主基板５に接続された以外の副基板の制御を行ってもよい。
【００３１】
また、本実施例では、主基板５にバス接続された副基板である図柄制御基板９により、他の副基板である音声制御基板７及びランプ制御基板８を制御している。しかしながら、これにくわえ、主基板５にバス接続された副基板以外の他の副基板にさらに別の副バスラインを接続し、主基板５にバス接続された副基板以外の他の副基板により、さらに他の副基板を制御させるようにしてもよい。具体的には、例えば、図柄制御基板９とランプ制御基板８との間は、本実施例のまま副バスライン９８で接続し、音声制御基板７とランプ制御基板８との間を新たな副バスラインで接続し、ランプ制御基板８を音声制御基板７で制御するような構成がある（ランプ制御基板８と音声制御基板７との関係を逆にしてもよい。）。このように、副基板により別の副基板を制御し、該別の副基板でさらに別の副基板を制御することにより、各副基板に対する制御処理の分散化が図られ、より一緒、遊技機１の遊技機能の充実を図ることが可能となる。尚、本実施例では、払出制御基板４を、主バスライン５８及び副バスライン９８によるバス接続の範囲外に配置したが、払出制御基板４を他の副基板と同様にバス接続することは可能である。
【００３２】
また、本実施例では、主バスライン５８、副バスライン８９等の複数のバスラインを使用したが、これらのバスラインを１つのバスラインで構成させることも可能である。すなわち、主基板５に副基板をバス接続するための複数のデータ線と、主基板５が副基板のいずれか１つを指定するための副基板毎に設けられた複数のストローブ線を有するバスラインを設け、このバスラインを介して主基板５が副基板を制御するようにしてもよい。
【００３３】
このように、主基板５に副基板をバス接続することで、主基板５から各副基板に個々にスター接続する場合に比べ主基板５から各副基板までの配線が短くなり、束線が容易となると共に材料費を抑えることが可能である。また、主基板５からの配線が減り、主基板５の大きさを抑え、遊技機１内のスペースの有効利用が可能となる。
【００３４】
【発明の効果】
請求項１の発明によれば、主基板に副基板をバス接続することで、主基板から各副基板に個々にスター接続する場合に比べ主基板から各副基板までの配線が短くなり、束線が容易となると共に材料費を抑えることが可能である。
また、主基板からの配線が減り、主基板の大きさを抑え、遊技機内のスペースの有効利用が可能となる。
【００３５】
請求項２の発明によれば、主基板と副基板との間及び副基板と副基板との間をバス接続することにより、主基板から各副基板に個々にスター接続する場合に比べ各基板間の配線が短くなり、束線が容易となると共に材料費を抑えることが可能である。
また、副バスラインを介して主基板にバス接続された副基板が他の副基板を制御することにより、主基板による副基板の制御処理を減らし、余った処理能力で遊技機の遊技機能の充実を図ることが可能となる。
【００３６】
請求項３の発明によれば、主基板にバス接続される副基板が図柄制御基板であり、ランプ制御基板及び音声制御基板がバス接続された図柄制御基板により制御されることから、図柄の表示に正確に同期してランプを点灯させたり音声を出力させたりでき、図柄表示、ランプ点灯、音声出力等を緻密に行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に係る遊技機の一例を示す背面図である。
【図２】同構成図である。
【図３】同配線図である。
【図４】同副データバスの信号の様子を示すタイミング図である。
【図５】従来の遊技機の構成図である。
【符号の説明】
１・・・・・・・・・・・・・遊技機
３・・・・・・・・・・・・・電源基板
５・・・・・・・・・・・・・主基板
６・・・・・・・・・・・・・基板ユニット
７・・・・・・・・・・・・・音声制御基板
８・・・・・・・・・・・・・ランプ制御基板
９・・・・・・・・・・・・・図柄制御基板
５１，７１，８１，９１・・・ＣＰＵ
５２，７２，８２，９２・・・ＲＯＭ
５３，７３，８３，９３・・・ＲＡＭ
５５，７５，８５，９５・・・インターフェース
５６，７６，８６，９６・・・インターフェース
５８・・・・・・・・・・・・主バスライン
９７・・・・・・・・・・・・インターフェース
９８・・・・・・・・・・・・副バスライン
【図１】
2004073664.tif 000003
【図２】
2004073664.tif 000004
【図３】
2004073664.tif 000005
【図４】
2004073664.tif 000006
【図５】
2004073664.tif 000007