(57)【要約】【課題】スイッチング電源の待機時に、入力電源電圧が変動しても制御用ＩＣ回路の電源電圧を一定となるように制御し、過度的な負荷変動に対して安定した応答特性が得られるようにする。【解決手段】コンセント１１から供給される交流電源を入力フイルタ１２を介して整流回路１３で整流し、トランス１４の１次巻線Ｎ１に供給すると共に、スイッチング素子Ｑ１によって、所定のタイミングでオン・オフ制御する制御回路１９が設けられている。この制御回路１９には直流電圧Ｖｉｎ、又は３次巻線Ｎ３の誘起電圧が検出信号として入力され、負荷回路１５が無負荷となる待機時には基本周波数を低周波側にシフトし、オン期間を最小となるように制御すると共に、交流電源が高いときはＯＮパルス期間を狭く、交流電源が低いときはオンパルス期間を広くなるように制御する。【選択図】        図１
2004304884.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から直流電源に変換する整流回路と、
該整流回路から得られた直流電源をトランスの１次巻線を経由して断続するスイッチング素子と、
上記スイッチング素子によって断続され上記トランスの１次巻線に供給される電力に応じて電力を誘起する２次巻線、及び３次巻線を有し、上記２次巻線から得られた電力を整流・平滑して２次側直流電力として出力する電力変換手段と、
上記３次巻線から得られた電力を整流・平滑した電力により駆動され、上記２次巻線から負荷側に供給される電力を所定の電圧・電流に制御するように上記スイッチング素子のオン期間をＰＷＭ制御し、上記機器が停止中のモード（機器停止モード）では上記基本周波数を低周波側にシフトするように制御する制御回路を備え、
上記制御回路は２次側出力に接続された機器が動作中のモード（機器動作モード）には、一定の基本周波数で上記スイッチング素子をオン／オフ駆動し、上記スイッチング素子のオン時間を制御するパルス幅変調制御（ＰＷＭ）を行うと共に、上記上記機器が停止中のモード（機器停止モード）では、上記機器の負荷電流が基本周波数から低周波側にシフトされて周波数が低減するように制御し、
上記機器停止モードにおける低周波発振時の上記スイッチング素子がオンとなる最小オン期間を、上記交流電源が低い場合は大きく、上記交流電源が高い場合は小さくなるように可変制御することで、上記３次巻線の誘起電圧を、上記交流電源電圧が変動しても安定化した電圧が得られるようにし、同時に上記低周波発振の最低周波数も上記交流電源電圧が変化しても周波数変化量が最小化するように制御することを特徴とするスイッチング電源装置。
【請求項２】
上記交流電源を整流した直流電源の電圧変化に伴い、上記スイッチング素子の最小オン期間を制御する手段として、上記３次巻線出力を負極整流した電圧を検出し、この３次巻線の電圧値に応じて上記スイッチング素子の最小オン期間を制御することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
上記、交流電源又は上記３次巻線出力を負極整流した電圧をＡ／Ｄコンバータ等で数値化し、マイクロコンピュータにてあらかじめプログラムされた上記負極整流した電圧と上記スイッチング素子の最小オン期間のマトリックスから所定のオン期間を割り出して、上記スイッチング素子のオン期間を制御することを特徴とする請求項１に記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばスイッチング素子によって直流電源を断続し、交番信号を得ると共に、その交番信号を整流・平滑することによって任意の直流電力を得る際に好適なスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
近年、高周波の比較的大きい電流及び電圧に耐えるスイッチング素子、およびデバイスの開発によって、商用電源から比較的容易に直流電力に変換できるスイッチング電源装置が普及している。
【０００３】
図８はかかるスイッチング電源の一例をブロック図で示したものである。
この図において、１１は商用電源に接続されるコネクタ、１２はスイッチング電源が発生するノイズを除去する入力フィルター、１３は整流ダイオードによって交流電源を整流して直流電圧（Ｖｉｎ）を得る整流回路である。
１４は一次巻線Ｎ１、２次巻線Ｎ２、および３次巻線Ｎ３を有しているトランス（Ｔ１）であり、１５はこのトランス（Ｔ１）１４の２次巻線に誘起される交番電力が整流ダイオードＤ３、および平滑コンデンサＣ２によって直流の出力電圧（Ｖ０）に変換され供給されている負荷回路である。
【０００４】
この負荷回路１５は、例えば２次電池を設け負荷回路１５が動作停止状態においては２次電池に充電を行うように動作し、一方負荷回路１５が動作状態においては負荷回路が動作する為の電力を供給して動作する電子機器（例えば、ジタルカメラ、ビデオカメラ、小型ＴＶ等）がある。
【０００５】
１６，および１７は出力電圧（Ｖ０）及び出力電流（Ｉ０）を検出するためのオペアンプ（ＯＰ１）、（ＯＰ２）、１８は前記オペアンプ（ＯＰ１）１６、（ＯＰ２）１７の出力信号が、ダイオードＤ１、Ｄ２を介して入力されているホトダイオードと、ホトトランジスタからなるホトカプラー（ＰＨ１）であり、前記オペアンプ（ＯＰ１）１６，（ＯＰ２）１７の出力が負荷電力を検出する検出手段の信号となり、前記ホトカプラ（ＰＨ１）１８でホトダイオードからホトトランジスタに伝達されて、制御回路１９のＦＢ端子に接続されて、スイッチング素子となるトランジスタＱ１のオンオフ制御を行う制御信号として供給されている。
なお、スイッチング素子Ｑ１はＭＯＳＦＥＴによって構成することができ、また、通常ＩＣ回路で構成されている制御回路１９には、３次巻線Ｎ３に誘起される電力がダイオードＤ４，平滑コンデンサＣ１からなる整流回路を介して供給されている。
【０００６】
以下、上記したようなスイッチング電源の動作を説明する。
前記、交流電源を整流して直流電圧（Ｖｉｎ）からは起動抵抗Ｒｐを介して制御用のＩＣ回路に微少な起動電流を流し、制御回路１９の電圧（Ｖｃｃ）が動作領域に移行すると、制御回路１９から出力される駆動パルスによって、例えば発振周波数が１００ｋＨｚにてトランス（Ｔ１）１４の１次巻線Ｎ１に流れる電流をスイッチング素子Ｑ１によって断続する。
以下、本スイッチング電源をフライバック方式の電源として説明すると、例えば、スイッチング素子Ｑ１がオンの時に１次巻線Ｎ１に蓄積された電磁エネルギーが、スイッチング素子Ｑ１のオフ時にトランス（Ｔ１）１４の２次側巻線（Ｎ２）及び３次巻線（Ｎ３）に電力を誘起する。
上記スイッチング電源の出力電圧制御は、２次側巻線（Ｎ２）から誘起された電圧をダイオードＤ３、平滑コンデンサＣ２で整流し、この出力電圧（Ｖｏ）をオペアンプ（ＯＰ１）１６の−端子に入力するとともに、オペアンプ１６（ＯＰ１）の＋端子には、基準電圧ＲＥＦ１が入力されており、上記出力電圧（Ｖｏ）と比較され、基準電圧ＲＥＦ１との誤差信号がダイオードＤ１を経由してホトカプラ（ＰＨ１）１８に接続される。
そして、上記電圧の誤差信号はホトカプラ（ＰＨ１）１８により２次側から１次側に伝達され、制御回路１９の内部に構成されているパルス幅変調回路（ＰＷＭ：Ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ）により１次側のスイッチング素子（Ｑ１）のオン期間を制御して２次側への電力を制御する。
結果、前記２次側の基準電圧となるオペアンプ１６の基準電圧ＲＥＦ１により設定された出力電圧に制御する。
【０００７】
一方、前記負荷回路１５に流入する出力電流（Ｉ０）は、低抵抗で構成されている抵抗Ｒ１を流れ、抵抗Ｒ１に流れた電流量は電圧変換される。オペアンプ（ＯＰ２）１７の＋端子は基準電圧ＲＥＦ２を介して、抵抗Ｒ１の端子に入力される。オペアンプ（ＯＰ２）１７の−端子は、上記基準電圧ＲＥＦ２が接続された抵抗Ｒ１端子のもう一方の端子に接続されており、この基準電圧ＲＥＦ２と前記抵抗Ｒ１に流れる電流量が比較される。
そして、オペアンプ（ＯＰ２）１７は基準電圧ＲＥＦ２で設定される電流量と抵抗Ｒ１に流れる電流量を比較し、その誤差信号がダイオードＤ２を経由してホトカプラ（ＰＨ１）１８に入力される。この出力電流の誤差信号は前記電圧制御時と同様に、出力電流Ｉｏが基準電圧ＲＥＦ２で設定される所定の電流量になるように１次側の制御回路（ＩＣ回路）１９がスイッチング素子Ｑ１の断続比を制御する。
以上から、オペアンプ（ＯＰ１）１６は、出力電圧Ｖｏを所定の電圧に制御し、オペアンプ（ＯＰ２）１７は出力電流Ｉｏを所定の電流となるように制御し、ホトカプラ１８と共に制御信号の検出手段を構成する。
【０００８】
以上の動作を基に出力電流Ｉｏが負荷回路１５に流れない無負荷時の動作について説明する。
通常、負荷電流（Ｉｏ）が流れている場合は、上記したように制御回路１９｛ＰＷＭＩＣ制御回路｝は  ある所定の基本発振周波数、例えば１００ｋＨｚで発振を繰り返すように制御され、負荷電力に対応してスイッチング素子Ｑ１のオン期間を制御している。
一方、無負荷時の場合には、後で述べるようにパルス幅が最小のパルス期間で上記基本周波数を低周波側にシフトして低周波発振となるように制御する。
このようなタイミングにおけるスイッチング素子Ｑ１のベース波形と、コレクタ波形を図９の波形で示す。
負荷電流が流れている時は、制御回路１９（ＰＷＭ制御回路）から出力されるスイッチング素子Ｑ１のベース波形は、例えばｆ１（１００ｋＨｚ）で発振しているが、無負荷時になると、オン期間が一定の場合は発振周波数は減少し、例えば、ｆ２（２０ｋＨｚ）にて発振する。ただし無負荷時においてもオペアンプ１６、１７、ホトカプラ１８等の駆動電力、及び制御回路１９を動作状態とする駆動電力が必要であり、すなわち、出力電圧を所定の電圧に制御するようにスイッチング素子Ｑ１のオン期間は一定でオフ期間を可変制御して、結果的に発振周波数が減少するようにされている。
【０００９】
【特許文献】特開平１０−１４２１７号公報
特開平１０−１４２１７号公報  負荷の大きさに連動するＦＢ電圧をＰＷＭ用の回路と、ＰＦＭ用の回路に選択的に供給し、重負荷時にＰＷＭ制御を、軽負荷時にはＰＦＭ制御を行う。
【００１０】
【発明が解決しようとする課題】
ところで、このようなスイッチング電源は通常ワイドレンジ対応となるように設定されているので、スイッチング電源の使用地区によって入力される交流電源の電圧が変化する。
これは外国へ持っていくような電源等では１００Ｖ乃至２４０Ｖ程度の交流電源に対応できることが好ましい。
以上のような  ワイドレンジ入力対応での待機時モード（負荷電流ゼロモード）状態での周波数可変動作については、商用交流電源が例えば１００Ｖから２４０Ｖまでに変化した場合、また２次側のオペアンプＯＰ１（１６）、オペアンプＯＰ２（１７）等の制御回路の消費電流（電力）が変化した場合において、３次巻線電圧から供給される制御回路用電圧源の安定化や２次側の出力電圧を所定の電圧に制御するように周波数を可変する為には、周波数変化幅が非常に広い制御となる。
【００１１】
このように交流入力電圧による周波数変化を示すデータを図１０、および図１１の実験データ及びグラフに示す。
図１０は商用交流入力（ＡＣ入力）１００Ｖ時にオンパルス幅を１μＳとし、所定の出力電圧（Ｖ０）を例えば８．４Ｖを得る周波数を示しており、その周波数範囲は２．４１ｋＨｚ〜３．００ｋＨｚとなっている、これは待機時モード、負荷電流ゼロモード時のデータである。
一方、図１１は商用交流入力（ＡＣ＝２４０Ｖ時）に同じくオンパルス幅を１μＳとし、出力電圧（Ｖ０）が約８．４Ｖとなるようにしたときの発振周波数の範囲を示しており、その周波数は範囲は０．２８ｋＨｚ〜０．３４ｋＨｚの周波数となる。これも待機時モード、負荷電流ゼロモード時のデータである。
【００１２】
この図１０，図１１から理解されるように、無負荷時（負荷電流ゼロモード時）に商用交流入力の電圧が変化すると、３次巻線電圧や出力電圧をある設定の電圧を得ようとすると（網各部分）、それに伴って制御回路１９内のＰＷＭ制御回路（ＩＣ１）の発振周波数は約一桁変化してしまう。
更に、１次側に設けられている制御回路１９のＰＷＭ制御ＩＣ回路の電圧源である３次巻線Ｎ３から誘起される電圧も、ＡＣ１００Ｖ時は１１Ｖ〜１２Ｖ、ＡＣ２４０Ｖ時は８Ｖ〜９Ｖと変化している。
【００１３】
このように、交流入力電圧の変化によってスイッチング素子に供給する発振周波数の周波数変化が大きいと、スイッチング電源の無負荷時モード〔例えばスタンバイ時）から負荷モードへの切替え時、例えば、ＡＣ１００Ｖ時の３ｋＨｚから１００ｋＨｚへの応答時間に対し、  ＡＣ２４０Ｖ時の０．３ｋＨｚから１００ｋＨｚへの応答時間の方が長くかかる事になり、負荷の応答時間に差が生じてしまい、定常動作となるまでの電圧特性が大きく異なってしまうという欠点がある。
【００１４】
また、交流入力電圧が変化したときに１次側のＰＷＭ制御ＩＣの電圧源である３次巻線Ｎ３の電圧変動が大きくなり、結果、ＩＣの動作電圧範囲を広く取る必要があったり、又はＩＣの動作電圧が停止してしまうという問題を生じる。
また、制御回路となるＩＣ回路の動作電圧がある値から低下すると、制御回路１９（図８  ＩＣ１回路）の動作が停止し、結果、スイッチング動作も停止し、再び起動回路を介して起動させるため、上記制御回路動作停止や起動中において、出力電圧の低下が生じて負荷回路が誤動作を生じる場合がある。
以上のように、従来のスイッチング電源は交流入力電圧や負荷の状態によって、又は待機時モードから動作時モードに至る動作特性等において、制御用ＩＣの電源電圧等が不安定となってしまうという欠点があった。
【００１５】
【課題を解決するための手段】
本発明のスイッチング電源装置は上記したような課題を解消するためになされたもので、少なくとも、交流電源から直流に変換する整流回路と、
該整流回路から得られた直流電源を電力変換用のトランスの１次巻線を経由して断続するスイッチング素子と、上記スイッチング素子によって断続され上記１次巻線に供給される電力に応じて電力を誘起する２次巻線、及び３次巻線を有し、上記２次巻線から得られた電力を整流・平滑して２次側直流電力として出力する電力変換手段と、上記３次巻線から得られた電力を整流・平滑した電力により駆動され、上記２次巻線から上記負荷回路に供給される電力を所定の電圧・電流に制御するための検出手段と、上記検出手段で検出された信号に基づいて上記２次側に供給される電力を所定値となるように上記スイッチング素子のオン期間を制御する制御回路とを備え、２次側の出力に接続されている負荷回路の機器が動作中のモード（機器動作モード）には、一定の基本周波数で上記スイッチング素子をＰＷＭ制御し、上記機器が停止中のモード（機器停止モード）上記基本周波数を低周波側にシフトするように制御する。
上記機器動作モードにおける基本周波数のパルス幅変調制御時には出力電力が減少するとスイッチング素子のオン時間が最小パルス幅となるように制御され、上記機器の負荷電流が減少して基本周波数から低周波側にシフトされ周波数が低減する場合上記スイッチング素子の最小オンパルス幅が、上記交流電源が低いときは大きくなるように制御され、上記交流電源の電圧が高いときは上記スイッチング素子のオンパルス幅が狭くなるように制御することを特徴とするものである。
【００１６】
また、上記交流電源の電圧を検出する方法としては、上記３次巻線Ｎ３の整流ダイオードのオン期間を負極整流した３次巻線の電圧を検出してもよい。
さらに、上記交流入力電圧又は上記３次巻線出力整流ダイオードのオン期間を負極整流した電圧をＡ／Ｄコンバータ等でデジタル化し、マイクロコンピュータにて予めプログラムされた上記交流電源の電圧と最小オン期間のマトリックスからスイッチング素子の好適なオン期間を割り出すようにしてもよい。
【００１７】
【発明の実施の形態】
本発明のスイッチング電源装置の一実施例を図１にブロック回路図として示す。
この図において、先に示した図８と同一部分は同一の符号としている。
すなわち、商用の交流電源のコンセント１１、入力フィルター１２、整流回路１３を経由して直流電源に変換され（Ｖｉｎ）、例えば発振周波数が１００ｋＨｚにてトランス（Ｔ１）１４の１次巻線Ｎ１に流れる電流をスイッチング素子Ｑ１が制御し、Ｔ１の２次側巻線（Ｎ２）及び３次巻線（Ｎ３）に電力を誘起する。
上記２次側巻線（Ｎ２）から誘起された電圧は、ダイオードＤ３，コンデンサＣ２の整流回路で直流電圧源Ｖｏに変換され次段の負荷装置１５に電力が供給される。
この出力電圧（Ｖｏ）はオペアンプ（ＯＰ１）１６の−端子に入力される。
一方オペアンプ（ＯＰ１）１６の＋端子には基準電圧ＲＥＦ１が入力されており、上記出力電圧Ｖｏと比較され、基準電圧との誤差信号がダイオードＤ１を経由してホトカプラ（ＰＨ１）１８に接続される。
上記電圧誤差信号はホトカプラ１８により２次側から１次側に伝達され、パルス幅変調回路（ＰＷＭ：Ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ）を内蔵している制御回路１９により１次側のスイッチング素子（Ｑ１）のオン期間を制御して２次側への電力を制御する。
【００１８】
一方  抵抗Ｒ１は  出力電流Ｉｏが負荷回路１５に流れ込む電流量を検出する。抵抗Ｒ１に流れた電流量は電圧変換されて  オペアンプ（ＯＰ２）１７の＋端子に基準電圧ＲＥＦ２を経由して入力される。
またオペアンプ（ＯＰ２）１７の−端子は  上記抵抗Ｒ１のもう一方の端子と接続されており、前記抵抗Ｒ１に流れる電流量が比較される。
オペアンプ（ＯＰ２）１７はＲＥＦ２の基準電圧で設定される電流量と、抵抗Ｒ１に流れる電流量を比較し、その誤差信号がダイオードＤ２を経由してホトカプラ１８に入力される。この出力電流の誤差信号は、前記電圧制御時と同様に、出力電流（Ｉｏ）が基準電圧ＲＥＦ２で設定される所定の電流量になるように、１次側の制御回路１９（ＩＣＰＷＭ制御回路）がスイッチング素子Ｑ１を制御するようにしている。
以上から、オペアンプ（ＯＰ１）１６は出力電圧Ｖｏを所定の電圧に制御し、オペアンプ（ＯＰ２）１７は出力電流Ｉｏを所定の電流に制御する。
【００１９】
なお、３次巻線（Ｎ３）から誘起された電圧は、ダイオードＤ４，平滑コンデンサＣ１の整流回路を経由して１次側に設けられている制御回路１９（ＰＷＭ制御ＩＣ回路）の動作電圧源として供給されており、スイッチング素子Ｑ１のドライブ用信号として使用される。また、この制御回路１９は特に電源の出力容量が比較的低い電力の場合、スイッチング素子Ｑ１をＩＣ回路内に一体化して形成することができる。
さらに制御回路１９には点線で示すように交流電源を整流した直流入力電圧（Ｖｉｎ）が供給されるようにＶｉｎ入力部２０が接続され、このスイッチング電源に供給されている交流電源の電圧検出が可能となるように構成されている。
【００２０】
以下、ここで出力電流Ｉｏが負荷回路１５に流れ込まない無負荷時の動作について説明する。
先に述べたように、通常、負荷電流が流れている場合は、ＩＣ化されている制御回路１９（ＰＷＭ制御回路）は、ある所定の基本発振周波数（例えば１００ｋＨｚ）で発振を繰り返しており、一方、無負荷時の場合には  上記基本周波数が低下して低周波で発振を繰り返すように設定されている。
【００２１】
図２は以上の負荷回路１５に供給される電力がゼロとなる無負荷時の回路動作例において（但し、２次側の制御用のための消費電力を８．５Ｖ、２．５ｍＡ（２１ｍＷ）としている）、図１のスイッチング素子Ｑ１の最小オンパルス幅と、出力電圧Ｖｏが一定の電圧（例えば８．４Ｖ）に制御される発振周波数Ｆとの関係を実験値で求めたデータとグラフを示す。
【００２２】
実験では入力電圧Ｖｉｎを１００Ｖから２８０Ｖに電圧を変化させ、その時  出力電圧Ｖｏを一定の電圧（本データではＶｏ＝８．４１〜８．４５Ｖ）とし、かつ３次巻線電圧Ｖ３についても、一定電圧（本データではＶ３＝１０．３〜１０．４Ｖ）になるようなスイッチング素子Ｑ１のオン時間（Ｔｏｎ）と、発振周波数Ｆを実験で測定したところ、表データの結果を得る事ができた。
【００２３】
これによると、入力電圧Ｖｉｎが増加するにつれて、スイッチング素子Ｑ１のオン時間を一定の割合で減少させる事で出力電圧Ｖｏと３次巻線電圧Ｖ３をほぼ一定の電圧とする事ができ、かつ、この場合の発振周波数Ｆについても１ｋＨｚ付近でほぼ一定となるデータを得る事ができた。
これは、無負荷時動作モードにおいて、２次側のオペアンプ（ＯＰ１，（ＯＰ２），及びホトカプラ（ＰＨ１）（図１の２次側点線内回路参照）、制御回路１９等の消費電力を、１次側のスイッチング素子Ｑ１がトランスＴ１の１次巻線をスイッチングして電力変換する事で成り立つ。
【００２４】
ここで、入力電圧Ｖｉｎが例えば１００Ｖから２４０Ｖに上昇した場合、スイッチング素子Ｑ１のオン期間が一定の場合、電圧が上昇した量だけ１次側に蓄えられる電力が増加する。
一方、２次側消費電力は入力電圧Ｖｉｎに関係なく一定の消費電力である為、出力電圧Ｖｏを一定に制御する回路では、入力電圧に関係なく同じスイッチング周波数では２次側電力が余剰となってしまう。
従って、２次側の出力電圧を一定に制御する回路では  スイッチング素子Ｑ１のオフ期間を長くする、すなわちスイッチング周波数を低周波にするか、又はスイッチング素子Ｑ１のオン期間を短くするかが必要となる。
【００２５】
ここで、スイッチング周波数を一定とし場合のスイッチング素子Ｑ１の必要オン期間を計算で求めてみる。
Ｖｉｎ＝入力電圧
ＬＰ＝トランスＴ１の１次巻線（Ｎ１）のインダクタンス＝６８０μＨ
2004304884.tif 000003
Ｆ＝スイッチング素子Ｑ１の断続周波数とすると
（１）  Ｉｐ＝（Ｖｉｎ／Ｌｐ）×Ｔｏｎ
（２）  Ｐｉｎ＝１／２（Ｌｐ×Ｉｐ＾２×Ｆ）
（３）  Ｆ＝１／Ｔｏｎ＋Ｔｏｆｆ
但し、Ｔｏｎ：スイッチング素子Ｑ１がオンしている時間、Ｔｏｆｆ：スイッチング素子Ｑ１がＯｆｆしている時間、ＩＰ：１次巻線のピーク電流。
【００２６】
上記式を変形してＴｏｎ時間を計算で求めた結果が図２の表データのＴｏｎ計算値（■印）に示されている。
これをグラフの実験上のオン時間◆印と、計算によるオン時間■印によって示すと、上記Ｔｏｎ計算値と実験によるＴｏｎ時間はおおむね同じ時間を得る事ができる。
本結果からスイッチング素子Ｑ１のオン期間のベース波形とコレクタ波形、および入力電圧（Ｖｉｎ）の関係を図３のタイミング波形図、およびデータに示す。
このタイミング波形図から入力電圧（Ｖｉｎ）は、例えば１００Ｖから２４０Ｖに上昇することで、スイッチング素子Ｑ１のオン期間は徐々に短く制御する。その入力電圧とオン時間の関係は図の表に示されている。
このように、入力電圧Ｖｉｎの電圧値に応じてスイッチング素子Ｑ１のオン期間を制御する事で図２の表データ１、及びグラフに示すように安定した出力電圧Ｖｏ及び３次巻線電圧Ｖ３が得られ、かつ  スイッチング素子Ｑ１の発振周波数もほぼ一定の周波数で制御する事ができる。
【００２７】
図１のＶｉｎ入力部２０から交流電源を整流した直流電圧を制御回路１９（ＰＷＭ制御ＩＣ）へ入力することによって、スイッチング素子Ｑ１のオン期間を上記したように制御すれば、入力電圧Ｖｉｎに関係なく無負荷時に一定の周波数で安定した出力電圧Ｖ０，および３次巻線電力を得ることができ、負荷動作時に移行する際の周波数変化量も一定とする事が可能となり安定した動作で駆動することができるようになる。
【００２８】
前記図１で説明した実施例の形態は入力電圧（Ｖｉｎ）を検出してスイッチング素子Ｑ１のオン期間を制御する方式を示したが、図４はスイッチング素子Ｑ１のオン期間を３次巻線Ｎ３の電圧を検出することによって制御する方式の実施例を示す。
この図において、図１と同一符号は同一部分を示す。しかし、本実施例においては３次巻線Ｎ３の誘起電圧を検出するために３次巻線Ｎ３にダイオードＤ５のカソードが接続され、アノード電極には抵抗Ｒ２、およびコンデンサＣ２が設けられ、結果、負極整流された電圧が電圧Ｖａｄとして制御回路１９に供給される。またこの電圧は後で述べるようにＡ／Ｄ変換器でデジタル信号に変換され制御回路１９でパルス幅を設定するためのデータとすることもできようになされている。
【００２９】
この実施例の動作を図５のＶａｄ電圧とパルス幅のタイミング波形図に基づいて説明する。
図４の３次巻線Ｎ３の整流ダイオードＤ５のカソード側波形は入力電圧（Ｖｉｎ）の上昇に伴って１次側ＧＮＤレベルからマイナス方向に電圧が大きくなっていく。これは、ダイオードＤ５のオフ時は３次巻線電圧のＶ３電圧（例えば１１Ｖ）にクランプされており、ダイオードＤ５のオン期間はマイナス電位の方にＶｉｎ電圧分のマイナス電圧を発生している。
このマイナス電圧は図５のように入力電圧（Ｖｉｎ）に関係する為、この電圧を検出する事で、入力電圧（Ｖｉｎ）の電圧変化を検出する事ができる。
すなわち、ダイオードＤ５のカソードを３次巻線のダイオードＤ４のアノード端子と共通に接続し、一方、ダイオードＤ５のアノードは３次巻線の電圧Ｖ３から抵抗Ｒ２とコンデンサＣ２と接続する。その結果Ｖａｄ電圧に示すようにＶｉｎ電圧が上昇するに伴って、Ｖａｄ電圧は減少することになる。
したがって、このＶａｄ電圧を検出する事で前記実施例の回路図１で説明したようにスイッチング素子Ｑ１のオンパルス幅を可変する事ができる。
【００３０】
図４には電圧検出部にＡ／Ｄコンバータ２２にてアナログ信号をデジタル信号に変換し、そのデジタル信号をワンチップマイクロプロセッサー（ＣＰＵ）を使った応用例も示されている。
この場合は、入力電圧Ｖｉｎの電圧上昇に伴ってＶａｄ電圧が減少する電圧をＡ／Ｄコンバータ２２にて検出を行う。Ａ／Ｄコンバータ２２はアナログ電圧値をデジタル値に変換し、次段のＣＰＵ回路２３へデータが転送される。
ＣＰＵ回路２３では、入力されたＶａｄ電圧値をＶｉｎ電圧に計算し、図３に示したようにＶｉｎ電圧（ｖ）とＱ１オン時間〔μＳ｝のマトリックス表から最適なオン時間を割り出し、無負荷時に出力するスイッチング素子のオン時間を決定する。
本方式を取れば、Ｖｉｎ電圧と最適Ｑ１オン時間をソフトウエア上最適に設定する事が可能となり、更には、ソフトウエアの変更での簡単な変更や、外部からのＶｉｎ電圧値とＱ１オン時間マトリックス表のデータを転送する事が可能となる。
【００３１】
図６には上記制御回路１９を構成するＰＷＭ制御ＩＣ回路のブロック図の一例を示し、図７にはこのＩＣ回路ブロック図の動作タイミング図を示す。
まず、図６のＩＣ回路ブロック図についてその概要を説明する。
前記した図１における入力電圧（Ｖｉｎ）はＶｉｎ端子から定電流回路ＣＣ１にて、例えば１００μＡ位の定電流で流入しており、起動開始はＳＷ１がオン状態でＩＣのＶｃｃライン（端子）に供給される。このＶｃｃラインは前記３次巻線Ｎ３の整流電圧が供給されるが、ヒステリシス付のコンパレータＨＣＰ０で監視され、例えばこのＶｃｃラインが１６Ｖの電圧になった事で、電圧監視制御回路ＶＣＯＮＴ１に出力信号が入力される。また、この回路が例えば８Ｖ以下になると出力信号が消失する。
【００３２】
電圧監視回路ＶＣＯＮＴ１はこれによりＥＮ信号を出力し、Ｖｃｃが正常値（例えば８Ｖ〜１６Ｖ）内であればスイッチ回路ＳＷ１を開くと共に、発振回路ＯＳＣ、フリップフロップ回路ＦＦ２、出力バッファー回路ＢＦ１等の主要な回路を動作状態（イネーブル）にする。また、電圧ＶｄｄはＩＣ回路内の駆動電圧となる。
ここで、発振回路ＯＳＣが動作状態になると、図７に示すような三角波発振ＯＳＣが開始され、フリップフロップ回路ＦＦ２にこの３角波の上限位置を示すトリガ信号がトリガパルスＴＲＣとして入力される。フリップフロップ回路ＦＦ２はトリガパルスＴＲＣが入力される事により、次段のフリップフロップ回路ＦＦ１のセット端子ＳにセットパルスＳを入力する。
一方フリップフロップ回路ＦＦ２には、入力電圧Ｖｉｎ端子より定電流回路ＣＣ１を経由し、電圧検出回路のＡＭＰ１回路に入力電圧が入力される。電圧検出回路ＡＭＰ１の出力は、次段のフリップフロップ回路ＦＦ２での出力パルス（ＦＦ１−Ｓ）のパルス幅を可変する為の信号を出力する。
【００３３】
上記フリップフロップ回路ＦＦ２の出力パルスはフリップフロップ回路ＦＦ１のＳ端子に入力され、結果、入力されたＶｉｎ電圧に依存したパルス幅を得る事ができる。
一方、制御回路１９を構成するＩＣ回路のＦＢ端子（フィードバック）には  図１におけるＰＨ１（ホトカプラ１８）のホトトランジスタが接続されており、負荷の状態によって変化するオペアンプ１６，１７より出力される２次側制御信号が検出される。
例えば、２次側の出力電力を増加するときは、ホトカプラＰＨ１はオフ状態に近くなり、結果ＦＢ端子の電圧が上昇し、逆に２次側の出力電力を減少するときは、ホトカプラＰＨ１はオン状態に近づきＦＢ端の電圧は減少する。
この様子を図７のＦＢ２波形に示す。
【００３４】
前記フリップフロップ回路ＦＦ１のＳ信号により、フリップフロップ回路ＦＦ１のＱ出力はＨレベルを出力する。この波形は図７のＤＲ波形と同様な出力となる。
このフリップフロップ回路ＦＦ１のＱ出力がＨレベルになると、その信号がアンドゲートＡＮＤ、バッフア回路ＢＦを介してＩＣ回路に組み込まれている１次巻線Ｎ１をスイッチングするスイッチングＦＥＴ１がオンする。
スイッチングＦＥＴ１は先に示したスイッチング素子Ｑ１に対応しているのでこれがオンすると、１次巻線電流が流れ図６に示すように電流Ｉｃが流れる。
なお、ＰＧＮＤは電源アース、ＧＮＤは制御回路のアース点を示す。
【００３５】
電流Ｉｃは、抵抗Ｒｃでモニターされ、その電圧降下がＩｃ１信号となり、更にＶｉｃによる電圧源が重畳されたＩｃ２信号となってコンパレータＣＯＰ２の＋端子に入力される。
一方、前記２次側制御信号はＦＢ１端子に入力され、抵抗Ｒｆｂ１とＲｆｂ２で電圧分圧されたＦＢ２信号が上記コンパレータＣＯＰ２のー端子に入力されて先に説明した、スイッチング電流信号のＩｃ２と比較される。
このタイミングを図７に示す。Ｉｃ２信号に対してＦＢ２信号が大きければ（高い）コンパレータＣＯＰ２の出力はＬレベルを出力し、論理回路ＰＣ１に入力される。
【００３６】
一方発振回路ＯＳＣからは図７に示されているように三角波のＡ点の時点のパルスが出力され、同様に論理回路ＰＣ１に入力され、結果ＰＣ１論理出力が、図６に示す様に、フリップフロップ回路ＦＦ１のリセット端子（Ｒ）に入力される。
このように、論理回路ＰＣ１は、発振回路ＯＳＣのＡ点のパルス信号、及びコンパレータＣＯＰ２出力パルス信号により、フリップフロップ回路ＦＦ１のＲ端子に信号が出力され、スイッチング素子となっているＦＥＴ１のオンパルス幅を設定している。
なお、フリップフロップ回路ＦＦ１は、リセット信号が入力されていてもセット信号Ｓが入力されれば、Ｓ信号のパルス時間はＱ出力を行うようにした論理回路とする。
【００３７】
以上のようにフリップフロップ回路ＦＦ１のＱ出力信号はＡＮＤ回路、バッファーＢＦ回路を経由してスイッチング素子を形成するＦＥＴ１に入力されてオン／オフを繰り返す。なお、ＡＮＤ回路は発振回路ＯＳＣの立上り時間に相当するパルスが入力されて停止したときに、スイッチングＦＥＴ１を確実にオフにするゲート作用を有する。
このスイッチングＦＥＴ１のオン期間は  特に無負荷時状態においては  フリップフロップ回路ＦＦ１がリセット状態であるが、フリップフロップ回路ＦＦ１のＳ信号期間だけはオンパルスを出力し、かつこのオンパルスは前記入力電圧Ｖｉｎ信号（入力電圧）によってパルス幅が制御された信号が入力され、結果、図７に示すＤＲ信号＝スイッチングオン信号を提供する。
【００３８】
次に無負荷時モードにおけるスイッチング周波数の低周波制御について説明する。
無負荷時モードは、出力電力を減少する為、ホトカプラＰＨ１はオン状態と
なってＦＢ端子は電圧減少する。この電圧信号は図６のＩＣ回路ブロック例では、ＶＣ１回路を経由してＯＳＣ回路のＶＣＯ端子に入力される。なお、ＶＣ１回路は電圧比較機能と積分回路機能を有しており、瞬間的なＦＢ端子電圧の挙動で動作しないようにしている。
発振回路ＯＳＣのＶＣＯ端子は、入力される電圧値で発振回路ＯＳＣの周波数を可変する。本例ではＦＢ１端子電圧がＶＣ１回路で所定の電圧以下になると無負荷時モード時に低下したと判断し、ＯＳＣ回路の発振周波数が低下するような制御を行う。
【００３９】
このタイミング波形については、図７の無負荷時動作モード（矢印）に示す。
以上の回路において、無負荷時モードにおける動作を説明すると、図７のフリップフロップ回路ＦＦ２のＢＬＫ信号は入力電圧Ｖｉｎの上昇に伴って、ＢＬＫ信号も上昇していることを示している。
ＢＬＫ信号の電圧上昇はフリップフロップ回路ＦＦ１−Ｓ信号のパルス幅を矢印で示すように小さくする方向に制御される。
結果、入力電圧（Ｖｉｎ）の電圧の上昇に伴って、ＤＲ信号のパルス幅が小さく制御されスイッチングＦＥＴ１は入力電圧Ｖｉｎの電圧上昇に伴って、無負荷時の最低オン幅がさらに小さく制御される。（Ｔｏｎ１＞Ｔｏｎ２）
図６に示されているＡＭＰ１１は先に図４に示した３次巻線Ｎ３に接続されたダイオードＤ５に基づいて入力電圧Ｖｉｎに対応する信号を供給する場合に設けられた電圧検出回路であって、点線のようにフリップフロップ回路ＦＦ２のＢＲＫ側入力に電圧Ｖａｄ信号を供給することにより、入力電圧（Ｖｉｎ）に変えてこの電圧Ｖａｄの変化によりパルス幅を可変にするようにした他の実施例を示している。
【００４０】
本実施回路の動作波形タイミングを、先に示した図３のタイミング波形と表データで示すと、入力電圧Ｖｉｎの上昇に伴ってスイッチング素子Ｑ１のオン時間が  Ｔ１＞Ｔ２＞Ｔ３  と減少する。また入力電圧Ｖｉｎに対するスイッチングＦＥＴ（Ｑ１）オン時間（最小オンパルス時間）を図の表データに示す。
なお、図６コンパレータＣＯＰ１は、以下の時に動作する。
負荷回路がＭａｘ負荷状態からＭｉｎ負荷状態に変化した場合、瞬時に電力変換も減少させる必要がある。
この場合、ＦＢ端子電圧は、Ｍａｘ負荷状態からＭｉｎ負荷に変化した瞬間
Ｌレベル状態となる。
このＬレベル電圧値をＣＯＰ１の−端子に接続された基準電圧ＲＥＦ（Ｂ）と比較し、この基準電圧ＲＥＦ（Ｂ）電圧値よりもＦＢ２電圧が下がる事を検出し、その出力信号がＣＯＰ１からフリップフロップ回路ＦＦ２とＦＦ１のＣＬＲ端子に接続されて、ＦＥＴ１のスイッチング動作を停止する。
結果、その場合は、電力変換を停止状態として上記の急激な負荷減少に対応するようにしたものである。
【００４１】
【発明の効果】
以上のように本発明のスイッチング電源装置では、ＰＷＭ制御方式スイッチング電源の待機時動作（無負荷時）状態において、入力電圧値によってスイッチング素子のオン時間を制御する事により以下のような効果を奏することができる。
▲１▼  １次側の制御回路（ＩＣ）の電圧源である３次巻線電圧を、入力電圧の変化（例えば１００Ｖ〜２４０Ｖ）が大きく変化しても、電圧変動のほとんど無い安定した電圧を得る事ができる。
これは、１次側制御ＩＣの設計上においても  ＩＣの動作範囲電圧を大きく設計する必要が無くなり、ＩＣの耐圧を低くしたプロセスを使う事ができ、ＩＣの低価格化、チップサイズの減少に寄与する。
更に、ＩＣの動作電圧において電圧が上昇した場合、一般的にはＩＣ内部で消費される電流も増加する。結果電源としての待機時電力が増大するが、この問題も電圧が安定化する事で待機時の電力を最小限化する事ができる。
【００４２】
▲２▼  待機時の低周波発振周波数についても、従来入力電圧の変化で一桁変化した周波数がほぼ一定の周波数動作とする事ができ、結果、待機時（無負荷時）からセットオン時などの起動等の過渡的な負荷変動に対して一定の低周波周波数（例えば１ｋＨｚ）から基本発振周波数（例えば１００ｋＨｚ）への変化が可能となり、スムーズな周波数可変と応答時間遅れが一定の時間となり出力電圧が前説負荷変動の変化に対し、一定で安定な制御を実現できる。
また、待機時発振周波数を一定にできるという事は、スイッチングオン時間を自由に設定する事で、任意に設定が可能となる。例えば  低周波発振において１０ｋＨｚ以下にするとか、１ＫＨｚから２ｋＨｚの間に入れるとか、機器との相性、ノイズのビート防止等を考慮した最適設計が可能となる。
【００４３】
▲３▼  前記待機時発振周波数、及び１次側の制御ＩＣ用の３次巻線電圧値を、スイッチングオン時間を設定する事で設定し、かつ安定化できるという事は、今後の将来的な２次側の制御回路の消費電力が変化（減少）しても発振周波数の変化に対してや３次巻線の電圧値を容易に再設定する事が可能となる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源装置の一例を示すブロック回路図である。
【図２】出力電圧（Ｖｏ）と３次巻線電圧（Ｖ３）の変動が最小となる無負荷時の最小ＯＮパルス幅と発振周波数の関係を示す実験値のグラフとデータを示す。
【図３】入力電圧ＶｉｎとＯＮパルス幅の波形図を示す。
【図４】本発明の他の実施例を示すブロック回路図である。
【図５】３次巻線の出力変化とパルス幅制御の説明波形図である。
【図６】スイッチング素子駆動制御回路の一例を示すブロック回路図である。
【図７】図６の各部の動作を示す波形図である。
【図８】通常のスイッチング電源の一般的な回路図である。
【図９】フライバックタイプのスイッチング電源のベース波形とコレクタ波形図である。
【図１０】入力直流電圧が１００Ｖ、パルス幅を１μＳとしたときの一定の出力電圧を得る発振周波数の変化を示す実験データである。
【図１１】入力直流電圧が２４０Ｖ、パルス幅が１μＳとしたときに一定の出力電圧を得る発振周波数の変化を示す実験データである。
【符号の説明】
１１  コンセント、１２  入力フイルタ、１３  整流回路、１４  トランス、１５  負荷回路、１６  １７  オペアンプ、１８  ホトカプラ、１９  制御回路、２０  入力検出回路
【図１】
2004304884.tif 000004
【図２】
2004304884.tif 000005
【図３】
2004304884.tif 000006
【図４】
2004304884.tif 000007
【図５】
2004304884.tif 000008
【図６】
2004304884.tif 000009
【図７】
2004304884.tif 000010
【図８】
2004304884.tif 000011
【図９】
2004304884.tif 000012
【図１０】
2004304884.tif 000013
【図１１】
2004304884.tif 000014
【手続補正書】
【提出日】平成15年4月2日(2003.4.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
交流電源から直流電源に変換する整流回路と、
該整流回路から得られた直流電源をトランスの１次巻線を経由して断続するスイッチング素子と、
上記スイッチング素子によって断続され上記トランスの１次巻線に供給される電力に応じて電力を誘起する２次巻線、及び３次巻線を有し、上記２次巻線から得られた電力を整流・平滑して２次側直流電力として出力する電力変換手段と、
上記３次巻線から得られた電力を整流・平滑した電力により駆動され、上記２次巻線から負荷側に供給される電力を所定の電圧・電流に制御するように上記スイッチング素子のオン期間をＰＷＭ制御し、上記機器が停止中のモード（機器停止モード）では上記基本周波数を低周波側にシフトするように制御する制御回路を備え、
上記制御回路は２次側出力に接続された機器が動作中のモード（機器動作モード）には、一定の基本周波数で上記スイッチング素子をオン／オフ駆動し、上記スイッチング素子のオン時間を制御するパルス幅変調制御（ＰＷＭ）を行うと共に、上記上記機器が停止中のモード（機器停止モード）では、上記基本周波数から低周波側にシフトされて周波数が低減するように制御し、
上記機器停止モードにおける低周波発振時の上記スイッチング素子がオンとなる最小オン期間を、上記交流電源が低い場合は大きく、上記交流電源が高い場合は小さくなるように可変制御することで、上記３次巻線の誘起電圧を、上記交流電源電圧が変動しても安定化した電圧が得られるようにし、同時に上記低周波発振の最低周波数も上記交流電源電圧が変化しても周波数変化量が最小化するように制御することを特徴とするスイッチング電源装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
【課題を解決するための手段】
本発明のスイッチング電源装置は上記したような課題を解消するためになされたもので、少なくとも、交流電源から直流に変換する整流回路と、
該整流回路から得られた直流電源を電力変換用のトランスの１次巻線を経由して断続するスイッチング素子と、上記スイッチング素子によって断続され上記１次巻線に供給される電力に応じて電力を誘起する２次巻線、及び３次巻線を有し、上記２次巻線から得られた電力を整流・平滑して２次側直流電力として出力する電力変換手段と、上記３次巻線から得られた電力を整流・平滑した電力により駆動され、上記２次巻線から上記負荷回路に供給される電力を所定の電圧・電流に制御するための検出手段と、上記検出手段で検出された信号に基づいて上記２次側に供給される電力を所定値となるように上記スイッチング素子のオン期間を制御する制御回路とを備え、２次側の出力に接続されている負荷回路の機器が動作中のモード（機器動作モード）には、一定の基本周波数で上記スイッチング素子をＰＷＭ制御し、上記機器が停止中のモード（機器停止モード）では、上記基本周波数を低周波側にシフトするように制御する。
上記機器動作モードにおける基本周波数のパルス幅変調制御時には出力電力が減少するとスイッチング素子のオン時間が最小パルス幅となるように制御され、上記機器の負荷電流が減少して基本周波数から低周波側にシフトされ周波数が低減する場合上記スイッチング素子の最小オンパルス幅が、上記交流電源が低いときは大きくなるように制御され、上記交流電源の電圧が高いときは上記スイッチング素子のオンパルス幅が狭くなるように制御することを特徴とするものである。