(57)【要約】【課題】低電圧動作が可能で安定度が高く、且つ低消費電力、低振動子電流で発振する発振回路を提供する。【解決手段】本実施回路は、ＴＲ２、Ｒ４、Ｒ５、Ｃ５、Ｃ６、Ｃ７、Ｘｔａｌでコルピッツ発振回路を構成し、ＴＲ３、Ｒ６、Ｒ７、Ｒ８、Ｃ８でベース接地アンプを構成し、ＴＲ４、Ｒ１０、Ｒ９、Ｃ９、Ｃ１０で出力バッファアンプを構成し、ＴＲ１、Ｒ１、Ｒ２で定電流回路を構成し、Ｄ１、Ｄ２、Ｃ２で整流回路を構成している。そして定電流回路に接合型ＦＥＴを使用して、発振出力を整流した負電圧をゲート・ソースに印加するようにして、発振出力の増加に伴って、ドレイン・ソース間の電流を減少させて発振出力を抑圧すると共に、振動子電流を抑圧するものである。【選択図】      図１
2004304347.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数で励振される圧電素子を備えた圧電振動子、該圧電素子に電流を流して前記圧電素子を励振させる発振用トランジスタ、該発振用トランジスタのベース・エミッタ間に接続され負荷容量の一部となる合成容量、及びエミッタと接地間に挿入されたエミッタ抵抗を有する圧電発振回路と、該圧電発振回路の発振出力を増幅する増幅回路と、定電圧電源から前記圧電発振回路へ一定電流を供給する定電流回路と、前記増幅回路の出力信号を整流する整流回路と、を備え、前記圧電発振回路の発振出力を前記増幅回路により増幅し、該増幅された出力信号を前記整流回路により整流して直流電圧に変換し、該直流電圧により前記定電流回路の回路電流値を制御することを特徴とする圧電発振器。
【請求項２】
前記定電流回路は、接合型ＦＥＴのドレインを前記定電圧電源に接続し、ソースを前記圧電発振回路の電源に接続し、ゲートを前記整流回路と接続することにより、前記接合型ＦＥＴのゲートとソース間の電圧によりドレイン・ソース間の最大電流値が大きく変化することを利用して、前記圧電発振回路の発振出力の増加に伴って前記圧電発振回路の回路電流値を低下させて発振出力を抑圧することを特徴とする請求項１に記載の圧電発振器。
【請求項３】
前記整流回路は、前記接合型ＦＥＴのゲート・ソース間にマイナス電位を与えるように構成されていることを特徴とする請求項１又は２に記載の圧電発振器。
【請求項４】
前記増幅回路は、トランジスタ、抵抗及び容量により構成され、前記トランジスタのエミッタを前記圧電振動子の接地側と接続し、前記トランジスタのベースを前記容量により接地したベース接地型増幅回路であることを特徴とする請求項１に記載の圧電発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧電発振器に関し、さらに詳しくは、低電圧で発振が可能な圧電発振器に関するものである。
【０００２】
【従来の技術】
デジタル機器のクロック発生器・通信機器・計測機器など高安定周波数の発生に広く用いられてきた水晶発振器は、低電源電圧での動作、水晶発振回路のＩＣ化、高速起動等が要望されている。特に、低電圧動作、低消費電力化に対しては、携帯電話に代表される携帯型小型機器の多くは電池により動作するため、要望が強い。しかし、現在使用頻度の高いカスコード水晶発振回路は最も基本的な水晶発振回路であるコルピッツ水晶発振回路に、バッファ段としてベース接地増幅回路が縦続接続された形となっており、トランジスタを２段縦に重ねていることから低電圧化は困難である。
図３は、従来のカスコード接続したコルピッツ発振回路の図である。このコルピッツ発振回路は、発振用トランジスタＴＲ１３のベース・接地間に負荷容量の一部となるコンデンサＣ１４とコンデンサＣ１５との直列回路を挿入接続し、この直列回路の接続中点と発振用トランジスタＴＲ１３のエミッタとを接続すると共に、エミッタ抵抗Ｒ１４を接続する。更に、発振用トランジスタＴＲ１３のベースに抵抗Ｒ１５及び抵抗Ｒ１６から成るベースバイアス回路を接続すると共に、発振用トランジスタＴＲ１３のベース・接地間に圧電振動子ＸｔａｌとコンデンサＣ１６の直列回路を挿入接続し、更に、発振用トランジスタＴＲ１３のコレクタにカスコード接続したトランジスタＴＲ１２を接続し、トランジスタＴＲ１２のコレクタと電源間に抵抗Ｒ１１を接続し、同じくベースにコンデンサＣ１３によりベースを接地し、コレクタからコンデンサＣ１２を介してトランジスタＴＲ１１のベースに接続し、そのベースをダイオードＤ１１によりクランプする。またトランジスタＴＲ１１のコレクタと電源間に抵抗Ｒ１２を挿入し、このコレクタとトランジスタＴＲ１２のベースを接続し、トランジスタＴＲ１１のエミッタを抵抗Ｒ１３により接地したものである。
また、特開２００２−９５４５公報には、ＩＣ化に適したカスコード発振回路、および変形ベッセル関数を用いた大信号動作時の代数近似式に基づく回路設計方法について開示されている。これによると、カスコード発振回路は、トランジスタで構成したコルピッツ発振回路と、トランジスタのコレクタにベースが接続されたトランジスタと、これらのトランジスタのベースどうしを接続する抵抗と、トランジスタのベースと電源との間に接続された定電圧源と、トランジスタのコレクタと前記電源との間に接続された負荷抵抗とを供える。トランジスタ、定電圧源および負荷抵抗がベース接地増幅器を構成する。この増幅器が大容量となりがちな接地用コンデンサを必要としないことと、トランジスタのブリーダ抵抗の代わりに定電圧源手段を使用するため、満足な出力振幅で低電圧動作が可能であるとしている。
【特許文献１】特開２００２−９５４５公報
【０００３】
【発明が解決しようとする課題】
前記図３に示す発振回路はトランジスタＴＲ１３によるコルピッツ発振回路とトランジスタＴＲ１２によるベース接地回路をカスコード接続したもので、低消費電流駆動が可能であることから、発振出力を効率的に取り出せると共に、安定度にも優れるが、トランジスタを２個カスコード接続した２個のトランジスタにそれぞれ所要のバイアスを設定するためには、高い電源電圧を必要とする。また、出力信号の振幅レベルの増減に伴い、トランジスタＴＲ１２のベース電圧を制御（発振回路のループゲインを制御）するために、トランジスタＴＲ１１のコレクタとトランジスタＴＲ１２のベースを帰還接続させてＡＧＣ回路を構成しているが、ＡＧＣアンプのダイナミックレンジが極端に狭くなり安定した制御が得にくくなるといった問題がある。
また、特開２００２−９５４５公報による従来技術は、トランジスタのブリーダ抵抗の代わりに定電圧源手段を使用するため、満足な出力振幅で低電圧動作が可能であるが、トランジスタのベースと電源との間に定電圧源が必要なため回路が複雑となり、コストも高くなるといった問題がある。
本発明は、かかる課題に鑑み、低電圧動作が可能で安定度が高く、且つ低消費電力、低振動子電流で発振する発振回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項１は、所定の周波数で励振される圧電素子を備えた圧電振動子、該圧電素子に電流を流して前記圧電素子を励振させる発振用トランジスタ、該発振用トランジスタのベース・エミッタ間に接続され負荷容量の一部となる合成容量、及びエミッタと接地間に挿入されたエミッタ抵抗を有する圧電発振回路と、該圧電発振回路の発振出力を増幅する増幅回路と、定電圧電源から前記圧電発振回路へ一定電流を供給する定電流回路と、前記増幅回路の出力信号を整流する整流回路と、を備え、前記圧電発振回路の発振出力を前記増幅回路により増幅し、該増幅された出力信号を前記整流回路により整流して直流電圧に変換し、該直流電圧により前記定電流回路の回路電流値を制御することを特徴とする。
本発明は、定電流回路と、圧電発振回路と、増幅回路と、整流回路により構成されている。そして本発明の最も特徴的なところは、圧電発振回路の発振出力を整流回路により整流して直流電圧を生成し、その電圧値により定電流回路を制御するものである。そして、定電流回路を発振出力が大きくなると電源から圧電発振回路に流れ込む電流を抑圧するように作用する回路構成にしておく。これにより、発振出力の増加に伴って電流値を低下させることにより、発振出力を抑圧するものである。
かかる発明によれば、定電流回路を発振出力が大きくなると電源から圧電発振回路に流れ込む電流を抑圧するように構成するので、発振回路を低電圧でしかも安定的に動作させることができると共に、発振レベルを抑圧することができる。
【０００５】
請求項２は、前記定電流回路は、接合型ＦＥＴのドレインを前記定電圧電源に接続し、ソースを前記圧電発振回路の電源に接続し、ゲートを前記整流回路と接続することにより、前記接合型ＦＥＴのゲートとソース間の電圧によりドレイン・ソース間の最大電流値が大きく変化することを利用して、前記圧電発振回路の発振出力の増加に伴って前記圧電発振回路の回路電流値を低下させて発振出力を抑圧することを特徴とする。
本発明の最も特徴的な定電流回路は、整流回路の電圧により定電流動作特性をもった素子を使用する必要がある。それには接合型ＦＥＴが最も適している。つまり、接合型ＦＥＴは定電流動作特性をもっており、ゲート・ソース間の電圧を変えることにより、ドレイン・ソース間の最大電流値を大きく変化させることができる。従って、発振出力の増加に伴ってドレイン・ソース間の電流値を減少せせるには、ゲート・ソース間に発振出力に比例した負電圧を印加する。これにより発振出力の増加に伴って、ゲート・ソース間の負電圧が高くなり、その結果、ドレイン・ソース間の電流を減少させて発振出力を低下させ、発振出力と回路電流値のバランス点で安定する。
かかる発明によれば、定電流回路に接合型ＦＥＴを使用して、発振出力を整流した負電圧をゲート・ソースに印加するので、発振出力の増加に伴って、ドレイン・ソース間の電流を減少させて発振出力を抑圧することができる。
【０００６】
請求項３は、前記整流回路は、前記接合型ＦＥＴのゲート・ソース間にマイナス電位を与えるように構成されていることを特徴とする。
整流回路は、ダイオードの極性により負電圧と正電圧を任意に生成することができる。本発明では発振出力を抑圧するように作用させるため、発振出力がプラスのときは接合型ＦＥＴのゲート・ソース間を同電位とし、マイナスの時はゲート・ソース間を負電圧にする回路を構成する必要がある。
かかる発明によれば、整流回路は、接合型ＦＥＴのゲート・ソース間にマイナス電位を与えるように構成されているので、発振出力が大きくなると接合型ＦＥＴのドレイン・ソース間の抵抗値を大きくして回路電流を抑制することができる。
請求項４は、前記増幅回路は、トランジスタ、抵抗及び容量により構成され、前記トランジスタのエミッタを前記圧電振動子の接地側と接続し、前記トランジスタのベースを前記容量により接地したベース接地型増幅回路であることを特徴とする。
ベース接地増幅回路は、高周波特性に優れた回路構成であり、入力インピーダンスが低く、出力インピーダンスが高いためインピーダンス変換回路としての役割も併せ持つものである。そして、一般的には外部回路との間にブッファアンプを介して信号が外部に出力される。
かかる発明によれば、増幅回路をベース接地型にすることにより、高周波特性の優れた発振器を実現することができる。
【０００７】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は、本発明の一実施形態に係るコルピッツ発振器の回路図である。このコルピッツ発振器は、発振用トランジスタＴＲ２（以下、トランジスタＴＲ２と記す）のベース・接地間に負荷容量の一部となるコンデンサＣ５とコンデンサＣ６との直列回路を挿入接続し、この直列回路の接続中点ＡとトランジスタＴＲ２のエミッタとを接続すると共に、エミッタ抵抗Ｒ４を接地する。またトランジスタＴＲ２のベースと電源ＶＣＣ−ＯＵＴ間に抵抗Ｒ５を挿入し、更に圧電振動子Ｘｔａｌ（例えば、水晶振動子）とコンデンサＣ７と抵抗Ｒ６の直列回路を挿入接続して接地し、コンデンサＣ７と抵抗Ｒ６の接続点と増幅用トランジスタＴＲ３（以下トランジスタＴＲ３と記す）のエミッタと接続する。またトランジスタＴＲ２のコレクタは電源ＶＣＣ−ＯＵＴに接続する。トランジスタＴＲ３のベースはコンデンサＣ８を介して接地すると共に、ベースから抵抗Ｒ７を介してトランジスタＴＲ３のコレクタと接続し、そのコレクタから抵抗Ｒ３とコンデンサＣ３の直列回路を介してダイオードＤ１のアノードとダイオードＤ２のカソードに接続され、ダイオードＤ１のカソードは抵抗Ｒ２を介して接合型ＦＥＴトランジスタＴＲ１（以下、トランジスタＴＲ１と記す）のゲートに接続され、そのゲートからダイオードＤ２のアノードに接続されると共に、コンデンサＣ２により接地される。またダイオードＤ１のカソードは抵抗Ｒ１を介してトランジスタＴＲ１のソースと接続すると共に、電源ＶＣＣ−ＯＵＴに接続される。またトランジスタＴＲ１のドレインは電源ＶＣＣに接続される。またトランジスタＴＲ３のコレクタはコンデンサＣ９を介してＦＥＴトランジスタＴＲ４（以下、トランジスタＴＲ４と記す）のゲートに接続され、そのゲートは抵抗Ｒ９により接地されている。また、トランジスタＴＲ３のコレクタは抵抗ＴＲ８により電源ＶＣＣに接続されている。トランジスタＴＲ４ドレインは抵抗Ｒ１０を介して電源ＶＣＣに接続され、ソースは接地されてドレインからコンデンサＣ１０を介して出力を取り出す構成である。
本実施回路は、ＴＲ２、Ｒ４、Ｒ５、Ｃ５、Ｃ６、Ｃ７、Ｘｔａｌでコルピッツ発振回路を構成し、ＴＲ３、Ｒ６、Ｒ７、Ｒ８、Ｃ８でベース接地アンプを構成し、ＴＲ４、Ｒ１０、Ｒ９、Ｃ９、Ｃ１０で出力バッファアンプを構成し、ＴＲ１、Ｒ１、Ｒ２で定電流回路を構成し、Ｄ１、Ｄ２、Ｃ２で整流回路を構成している。
【０００８】
次に本発明の実施形態のコルピッツ発振器の動作について説明する。
電源ＶＣＣがＯＮになると、トランジスタＴＲ１及び抵抗Ｒ１、Ｒ２からなる定電流回路の制御に基づきトランジスタＴＲ２に電流が供給され、且つ抵抗Ｒ８、Ｒ７を介してトランジスタＴＲ３のベースが所定のバイアス電位になるので、発振回路が発振する。ベース接地型増幅回路におけるトランジスタＴＲ３は、エミッタに接続された発振回路の発振信号に基づく発振信号をコレクタから出力し、この出力信号の一部をトランジスタＴＲ４のゲート端子に供給する。そして、上記ゲート端子に供給された発振信号に基づきトランジスタＴＲ４のドレイン端子に発生した出力信号はっせいを発振器出力信号としてコンデンサＣ１０を介して取り出す。一方、トランジスタＴＲ３のコレクタに発生した出力信号の残りの一部は、抵抗Ｒ３とコンデンサＣ３を介してダイオードＤ１、Ｄ２からなる整流回路へと供給される。そして、整流回路は供給された出力信号（交流信号）のプラス極性ではダイオードＤ１が順バイアスとなり、また交流信号のマイナス極性ではダイオードＤ２が順バイアスとなることで、抵抗Ｒ２の両端子間にトランジスタＴＲ１のゲート端子接続側が低電圧側である電圧を発生するものであり、更に出力信号の振幅レベルが増加した場合では抵抗Ｒ２の端子間電圧を大きく、出力信号の振幅レベルが減少した場合では抵抗Ｒ２の端子間電圧を小さくするよう制御する。従って、発振回路の出力信号のレベルが増加した場合、抵抗Ｒ２の端子間電圧が増加するに伴い、トランジスタＴＲ１のゲート・ソース間電圧が増加する結果、整流回路はトランジスタＴＲ１のドレイン電流（発振回路の消費電流）を減少させると共に、これに伴う発振回路への駆動電流の減少に基づいて水晶振動子電流を減少するよう制御する。
また、入力インピーダンスが非常に大きいＦＥＴを使用し、外部回路の影響を受けないような構成としている。
【０００９】
図２は図１の実施回路の各定数を以下の様に設定した場合の制御抵抗（Ｒ３）と振動子電流との関係を示す図である。各定数は以下の通りである。
Ｒ１：０Ω、Ｒ２：４７０ＫΩ、Ｒ３：可変、Ｒ４：調整（Ｒ３ＯＦＦ（ＡＧＣＯＦＦ）で最大出力に設定）、Ｒ５：３３ＫΩ、Ｒ６：３３０Ω、Ｒ７：４７ＫΩ、Ｒ８：５６０Ω、Ｒ９：２２０ＫΩ、Ｒ１０：２２０Ω、Ｃ１、２、３、４、８、９、１０：１００００ｐＦ、Ｃ５：１００ｐＦ、Ｃ６：３００ｐＦ、Ｃ７：１００ｐＦ、ＴＲ１：２ＳＫ２５９３Ｑ、ＴＲ２：２ＳＣ３７３２、ＴＲ３：２ＳＣ３７３２、ＴＲ４：２ＳＫ２４１Ｙ、Ｘｔａｌ：Ａｔ−Ｃｕｔ水晶振動子  １０ＭＨｚ、縦軸は振動子電流（ｍＡ）、横軸は制御抵抗Ｒ３（ＫΩ）である。また特性１は電源電圧ＶＣＣを４Ｖにした場合、また特性２は電源電圧ＶＣＣを３Ｖにした場合である。この図から明らかなように、特性１、２共に制御抵抗Ｒ３を０．１ＫΩから１０ＫΩまで変化した場合略同じ特性を示し、１０ＫΩ以降特性１の方が振動子電流が増加しているのが解る。いずれにしても制御抵抗Ｒ３が１ＫΩまでは両者とも非常に低い振動子電流（０．４ｍＡ）であることが解る。
このように、本実施形態の回路によれば、定電流回路に接合型ＦＥＴを使用して、発振出力を整流した負電圧をゲート・ソースに印加するので、発振出力の増加に伴って、ドレイン・ソース間の電流を減少させて発振出力を抑圧すると共に、振動子電流を抑圧することができる。
【００１０】
【発明の効果】
以上記載のごとく請求項１の発明によれば、定電流回路を発振出力が大きくなると電源から圧電発振回路に流れ込む電流を抑圧するように構成するので、発振回路を低電圧でしかも安定的に動作させることができると共に、発振レベルを抑圧することができる。
また請求項２では、定電流回路に接合型ＦＥＴを使用して、発振出力を整流した負電圧をゲート・ソースに印加するので、発振出力の増加に伴って、ドレイン・ソース間の電流を減少させて発振出力を抑圧することができる。
また請求項３では、整流回路は、接合型ＦＥＴのゲート・ソース間にマイナス電位を与えるように構成されているので、発振出力が大きくなると接合型ＦＥＴのドレイン・ソース間の抵抗値を大きくして回路電流を抑制することができる。
また請求項４では、増幅回路をベース接地型にすることにより、高周波特性の優れた発振器を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るコルピッツ発振器の回路図である。
【図２】本発明の図１の実施回路の各定数を以下の様に設定した場合の制御抵抗（Ｒ３）と振動子電流との関係を示す図である。
【図３】従来のカスコード接続したコルピッツ発振回路の図である。
【符号の説明】
ＴＲ１  接合型ＦＥＴトランジスタ、ＴＲ２  発信用トランジスタ、ＴＲ３  増幅用トランジスタ、  ＴＲ４  ＦＥＴトランジスタ、Ｃ１〜Ｃ１０  コンデンサ、Ｒ１〜Ｒ１０  抵抗、Ｘｔａｌ  圧電振動子
【図１】
2004304347.tif 000003
【図２】
2004304347.tif 000004
【図３】
2004304347.tif 000005