(57)【要約】【課題】ディスクリネーションを抑制して、高コントラスト、高解像度の画像表示を可能とする垂直配向型液晶表示素子の駆動方法を提供する。【解決手段】液晶表示素子内の液晶に電圧を印加して前記液晶表示素子の階調を表現する駆動用パルス列であって、このパルス列の１フィールド期間を、前記液晶を駆動しないブランキング期間と前記液晶を駆動する駆動パルス期間とからなる複数のサブフィールドで構成し、前記駆動パルス期間の間、前記液晶に所定の電圧を印加して、画像を表示するデジタル方式の垂直配向型液晶表示素子の駆動方法において、前記夫々のサブフィールドにおける前記ブランキング期間と前記駆動パルス期間との比を所定の値に設定し、前記駆動パルス期間が所定期間以上となる場合には、前記駆動パルス期間を分割し、この分割された各パルス間を前記比に対して倍数となるブランキング期間として、液晶を駆動する。【選択図】　　　図１
2004004664.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示素子内の液晶に電圧を印加して前記液晶表示素子の階調を表現させるために用いられる駆動用パルス列であって、このパルス列の１フィールド期間を、前記液晶を駆動しないブランキング期間と前記液晶を駆動する駆動パルス期間とからなる複数のサブフィールドで構成し、前記階調に応じて選択された各サブフィールドの組み合わせに対し、前記液晶を駆動する駆動パルス期間の間、前記液晶に所定の電圧を印加して、前記階調に対応して前記液晶に入射する光を変調し、画像を表示するデジタル方式の垂直配向型液晶表示素子の駆動方法において、
前記夫々のサブフィールドにおける前記ブランキング期間と前記駆動パルス期間との比を所定の値に設定し、前記駆動パルス期間が所定期間以上となる場合には、前記駆動パルス期間を分割し、この分割された各パルス間を前記比に対して倍数となるブランキング期間として、液晶を駆動するようにしたことを特徴とする垂直配向型液晶表示素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、投射型ディスプレイ、ビューファインダー及びヘッドマウントディスプレイ等に用いる液晶表示素子の駆動方法に係り、特に垂直配向型液晶表示素子の高品質画像表示を可能とする液晶表示素子の駆動方法に関するものである。
【０００２】
【従来の技術】
従来、投射型ディスプレイ、ビューファインダー及びヘッドマウントディスプレイ等として液晶表示装置が広く用いられている。
以下、図７に基づき液晶表示装置の概略構成例を説明する。
図７は、一般的な反射型液晶表示素子を用いた液晶表示装置の基本構成図である。
同図に示すように、液晶表示装置１０は、概略、液晶表示素子５、偏光ビームスプリッタ（以下、単にＰＢＳともいう）６、投射レンズ１２及びスクリーン１３をこの順に配列したものより構成される。
【０００３】
反射型アクティブマトリクス型の液晶表示素子５においては、透明な対向電極４と、入射光７を反射する各画素毎に設けられている画素電極２との間に液晶３が封止されており、画素電極２には、ビデオ信号源（図示しない）から供給される画像信号を入力するための駆動トランジスタ１が接続されている。
【０００４】
入射光７は、液晶表示素子５からスクリーン１０に至る光路に垂直に、ＰＢＳ６に入射する。Ｓ成分８とＰ成分９を含む入射光７がＰＢＳ６を通過すると、入射光７のうちのＳ成分８のみが液晶表示素子５側に進行する。液晶３は駆動トランジスタ１からの画像信号に対応した駆動電圧により動作している。液晶表示素子５に入射するＳ波８は、液晶３により変調をうける。従って、画素電極２で反射して、液晶表示素子５から出射する光は、Ｐ波９とＳ波８からなる。この光はＰＢＳ６を通過すると、Ｐ波９のみが直進し、出射光１１として、投射レンズ１２により、スクリーン１３上に投射され、スクリーン１３上には画像が表示される。
なお、後述する出力光の強度とは、スクリーン１３上で測定した出力光の照度をいう。
【０００５】
ここで、アクティブマトリクス型液晶表示素子の画素は、図８に示される。
図８は、従来例の液晶表示素子における各画素の構成を示すブロック図である。
画素２０が、マトリクス状に配置されて、液晶表示素子が構成されており、それぞれの画素２０は、スイッチングトランジスタ２３と、保持容量２４及び画素電極２７と対向電極２６との間に保持された液晶２５とから構成される。
【０００６】
スイッチングトランジスタ２３のゲートＧは選択線２２に接続しており、選択線２２には選択信号が供給される。スイッチングトランジスタ２３のドレインＤはデータ線２１に接続されており、データ線２１には画像信号に対応する入力信号が供給される。
選択信号によりスイッチングトランジスタ２３がオンすると、入力信号は、スイッチングトランジスタ２３のドレインＤ及びソースＳを通して、保持容量２４に蓄積され、画素電極２７に印加されて、画素電極２７と対向電極２６との間に印加される電圧で、液晶２５を駆動し、液晶２５中に入射する光を変調する。
【０００７】
この液晶２５を駆動する画像信号に対応する入力信号は、図９に示される。
図９は、従来例の液晶表示素子に加えられるアナログ入力（画像）信号の波形を示す図である。
同図に示すように、アナログ入力信号は、対向電極電圧に対して１フィールドごとに交番する波形となる。ここで、同図の波形が、出射光強度が大きくなり始める閾値電圧Ｖｔｈ（図１０参照）とすると、各画素に印加される入力信号は、図示の波形に、黒から白までのレベルに応じて所定の電圧が加わったものである（最大でＶｐとなる）。
【０００８】
図１０は、液晶に印加される入力電圧と出力光の強度との関係を示すグラフ図である。
同図において、横軸は入力電圧であり、画素電極と対向電極との間の電位差すなわち液晶の駆動電圧を示す。なお、対向電極をＣＥ側と表示してある。
液晶から出射される出射（出力）光の強度が大きくなり始める電圧が閾値電圧Ｖｔｈ（黒レベルである）であり、出射（出力）光が飽和し始める電圧が飽和電圧Ｖｐ（白レベルである）である。
このように、従来、アクティブマトリックス型の液晶を駆動する方法は、アナログ信号で液晶の駆動電圧を制御するのが一般的である（例えば、特許文献１参照。）。
【０００９】
【特許文献１】
特開２００１−５９９５７号公報（第３頁、第９図）
【００１０】
【発明が解決しようとする課題】
ところで、最近の液晶表示装置やシステムに対しては、高品質な映画鑑賞等に対応するため、より高輝度化、高解像度化、高コントラスト化が求められるようになってきた。
ここで、使用する液晶には次のような方式がある。
（１）偏光を使用するものとしては、ＦＬＣ型（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ：強誘電液晶型）、ＶＡ型（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｅｄ：垂直配向型）、ＨＡＮ型（Ｈｙｂｒｉｄ　Ａｌｉｇｎｅｄ　Ｎｅｍａｔｉｃ）、ＴＮ型（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）があり、
（２）散乱を使用するものとして、ＰＤＬＣ（Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）があり、
（３）回折を使用するものとして、ＺＦＤ（Ｚｅｒｏ　Ｆｉｅｌｄ　Ｄｉｆｆｒａｃｔｉｏｎ）等がある。
【００１１】
このうち、高品質システムの液晶の方式としては、垂直配向型やＴＮ型が使用される。特に、コントラスト（コントラスト比ともいう）を向上させるには、垂直配向型が有利であると言われている。
一方、解像度を向上させるために、画素の微細化が求められているが、垂直配向型においては、画素ピッチを小さくすると、液晶デバイス特有のディスクリネーションが画素内の一部に発生し、輝度の低下によるＭＴＦ（Ｍｏｄｕｌａｔｉｏｎ　Ｔｒａｎｓｆｅｒ　Ｆｕｎｃｔｉｏｎ）の悪化や、カラー画像表示のために色を合成する際に、ディスクリネーション部分が補色となる悪影響が発生することがわかってきた。そして今後のさらなる高解像度化（小画素ピッチ化）においては垂直配向型の特徴が生かされない可能性もでてきた（ＳＩＤ’９９　Ｄｉｇｅｓｔ，ｐ．７５０−７５３，１９９９に指摘されている。）。
【００１２】
ディスククリネーションが発生すると次のようになる。
図１１は、隣接する画素に交互に白、黒を表示した状態を示す図である。
図１２は、隣接する画素に交互に白、黒を表示してディスクリネーションが発生した状態を示す図である。
図１３は、隣接する画素の影響によるディスクリネーションを明るさ変化で示したグラフである。
図１４は、垂直配向液晶におけるプレチルト角を説明するための図である。
【００１３】
図１１には、画素Ｇ１１、Ｇ２１、Ｇ３１の列を黒表示とし、これの右に隣接する画素Ｇ１２、Ｇ２２、Ｇ３２の列を白表示とし、さらにこれの右に隣接する画素Ｇ１３、Ｇ２３、Ｇ３３の列を黒表示としたものである。ここでは、ディスクリネーションは発生していない。
【００１４】
一方、図１２には、画素Ｇ’１１、Ｇ’２１、Ｇ’３１の列を黒表示とし、これの右に隣接する画素Ｇ’１２、Ｇ’２２、Ｇ’３２の列を白表示とし、さらにこれの右に隣接する画素Ｇ’１３、Ｇ’２３、Ｇ’３３の列を黒表示としたものである。ここでは、ディスクリネーションが発生しているため、画素Ｇ’１２、Ｇ’２２、Ｇ’３２の列には、本来全体が白表示にならなければいけないが、黒い部分が発生する。
【００１５】
図１３には、ディスクリネーションが表れる場合の明るさの変化を示してあり、画素１及び画素３に対し上述の閾値電圧Ｖｔｈを印加し、画素２に対し、飽和電圧Ｖｐを印加した場合に、最も著しく現れる。ここで、Ｄはディスクリネーション侵入深さを表す。
【００１６】
図１４には、垂直配向型液晶分子７２の長軸７４が基板７１の基板面の法線７３方向から傾いた様子を示し、垂直配向型液晶分子７２の長軸７４と基板面の法線７３方向のなす角度がプレチルト角θＬＣである。同じプレチルト角θＬＣではディスクリネーション侵入深さＤはほとんど変わらないが、画素ピッチが小さくなるほど、影響が大きくなる。
【００１７】
この現象は、従来のアナログ駆動方法を用いる、液晶の方式が、高コントラストが得られる垂直配向型において著しい。
【００１８】
一方、液晶表示素子の各画素を駆動する方法としては、デジタル方式も存在する。
デジタル方式では、画素に印加する入力信号電圧の大きさを固定し、画像の輝度（階調）に対応して、入力信号の時間幅を変えることにより、すなわち、ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）方式により、画素の液晶に印加する実効電圧値を制御する。
【００１９】
図１５は、液晶表示素子に加えられる一般的なデジタル入力（画像）信号の波形を示す図である。
同図には、６ビット階調の場合が例示されている。フィールド周波数を６０Ｈｚとしたときは、その１フィールド期間は１６．７ｍｓｅｃとなる。１フィールドを構成するサブフィールドはＢ０〜Ｂ５となる。
１サブフィールドの左右（時間的に前後）のブランク期間を合わせて、例えば０．１ｍｓｅｃとして、ブランク期間には閾値電圧Ｖｔｈが印加される。各サブフィールド期間におけるブランキング期間は左右ともに０．０５ｍｓｅｃである。
【００２０】
サブフィールドＢ０においては、サブフィールド期間は０．２６ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅０．１６ｍｓｅｃの間印加され、サブフィールドＢ１においては、サブフィールド期間は０．５３ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅０．４３ｍｓｅｃの間印加され、サブフィールドＢ２においては、サブフィールド期間は１．０６ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅０．９６ｍｓｅｃの間印加され、サブフィールドＢ３においては、サブフィールド期間は２．１２ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅２．０２ｍｓｅｃの間印加され、サブフィールドＢ４においては、サブフィールド期間は４．２３ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅４．１３ｍｓｅｃの間印加され、サブフィールドＢ５においては、サブフィールド期間は８．４６ｍｓｅｃであり、飽和電圧Ｖｐはパルス幅８．３６ｍｓｅｃの間印加される。
【００２１】
表１にデジタル信号の内容を示す。
【表１】
2004004664.tif 000003
【００２２】
黒表示の場合は、１フィールド期間の間、閾値電圧Ｖｔｈが画素の液晶に印加される。白表示の場合には、１フィールド期間の間、ブランク期間を除き、飽和電圧Ｖｐが印加される。白と黒の中間の階調では、その色に対応して、Ｂ０〜Ｂ５を組合わせた期間の間、液晶に電圧が印加される。
従って、上述した図１３において、画素１及び３に電圧Ｖｔｈ（黒表示）、画素２に電圧Ｖｐ（白表示）をそれぞれ加えた場合には、１フィールド期間のほとんどの間、画素２に電圧Ｖｐが加わり、アナログ方式と同様になり、ディスクリネーションが発生する。
すなわち、従来のアナログ方式及びデジタル方式の駆動方法によっては、垂直配向型液晶表示素子においてディスクリネーションの発生があり、表示画質を劣化させてしまう。
【００２３】
このディスクリネーションを低減するために、（１）液晶のプレチルト角を大きくする、（２）液晶セル厚を薄くするなどの方法が考えられる。
しかし、液晶のプレチルト角を大きくすると、コントラストが低下してしまうという問題があった。
【００２４】
また、液晶セル厚を薄くすると、液晶の駆動電圧が大きくなる。画素を微小化すると、トランジスタも共に微小化し、それに伴って、トランジスタの駆動耐圧が低下するため高電圧がかけられなくなり、液晶を十分駆動できなくなる。
すなわち、垂直配向型液晶を使用した液晶表示素子において、画素寸法の微小化による高解像度化、コントラストの向上、ディスクリネーションの低減を同時に実現することは極めて困難であるという問題があった。
【００２５】
そこで本発明は、上記問題を解決して、ディスクリネーションを増加させることなく、高コントラスト、高解像度の画像表示を可能とする垂直配向型液晶表示素子の駆動方法を提供することを目的とするものである。
【００２６】
【課題を解決するための手段】
上記目的を達成するための手段として、本発明は、液晶表示素子内の液晶に電圧を印加して前記液晶表示素子の階調を表現させるために用いられる駆動用パルス列であって、このパルス列の１フィールド期間を、前記液晶を駆動しないブランキング期間と前記液晶を駆動する駆動パルス期間とからなる複数のサブフィールドで構成し、前記階調に応じて選択された各サブフィールドの組み合わせに対し、前記液晶を駆動する駆動パルス期間の間、前記液晶に所定の電圧を印加して、前記階調に対応して前記液晶に入射する光を変調し、画像を表示するデジタル方式の垂直配向型液晶表示素子の駆動方法において、
前記夫々のサブフィールドにおける前記ブランキング期間と前記駆動パルス期間との比を所定の値に設定し、前記駆動パルス期間が所定期間以上となる場合には、前記駆動パルス期間を分割し、この分割された各パルス間を前記比に対して倍数となるブランキング期間として、液晶を駆動するようにしたことを特徴とする垂直配向型液晶表示素子の駆動方法である。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。なお、参照符号及び記号については、従来例における構成と同一のものについては同一の符号及び記号を付し、その説明を省略する
【００２８】
＜実施例＞
本願発明者は鋭意検討した結果、液晶の応答特性（電圧印加したときの光出力特性）として、デジタル信号が印加されると、光出力の立ち上がり速度は速く、立下り速度が遅いため、入力信号パルス幅を短くしても光出力は十分取れることを見出した。これに基づき、パルス幅の長いパルスを短いパルスに分割して、画素に印加すると、隣接画素間電位差を実効的に小さくすることができて、ディスクリネーションを抑制できるという知見を得て、本願発明に至ったものである。
【００２９】
まず、本実施例におけるデジタル駆動方式を説明する。
図１は、本発明の垂直配向型液晶表示素子の駆動方法の実施例において、液晶表示素子の画素に印加するデジタル入力（画像）信号の波形を示す図である。
同図に示すように、本実施例では、図１５で示したデジタル信号Ｂ０（ＬＳＢ）〜Ｂ５（ＭＳＢ）と同様、デジタル信号Ｂ’０（ＬＳＢ）〜Ｂ’５（ＭＳＢ）は、サブフィールド期間（６ビット階調）を有する一方、飽和電圧Ｖｐの印加されるパルス幅を短くし、最大で０．７ｍｓｅｃ以下になるようにしてあり、閾値電圧Ｖｔｈの印加されるブランク期間が１．４１ｍｓｅｃ以下になるようしてある。
なお、以下、電圧Ｖｐを単にＶｐ、電圧Ｖｔｈを単にＶｔｈともいう。
【００３０】
すなわち、Ｖｐの印加される期間とＶｔｈの印加される期間の比を約１：２となるようにしてある。長い期間（Ｂ’４，Ｂ’５）の場合においては、前記の比率を保ちながら、Ｖｐの印加される期間を０．７ｍｓｅｃを超えない複数のパルスに分割して、全体として、規定の時間Ｖｐが印加されるようにしている。
【００３１】
すなわち、サブフィールドＢ’０においては、パルス幅を０．０８ｍｓｅｃとし、ブランク期間を左右（時間的には前後）それぞれ０．０９ｍｓｅｃとしてある。サブフィールドＢ’１においては、パルス幅を０．１７ｍｓｅｃとし、ブランク期間を左右それぞれ０．１８ｍｓｅｃとしてある。サブフィールドＢ’２においては、パルス幅を０．３５ｍｓｅｃとし、ブランク期間を左右それぞれ０．３６ｍｓｅｃとしてある。サブフィールドＢ’３においては、パルス幅を０．７ｍｓｅｃとし、ブランク期間を左右それぞれ０．７１ｍｓｅｃとしてある。サブフィールドＢ’４においては、２つのパルスに分割し、各パルス幅を０．７ｍｓｅｃとし、パルス間のブランク期間（後述の表２で中間として示す）は１．４１ｍｓｅｃとし、左右のブランク期間をそれぞれ０．７１ｍｓｅｃにしてある。また、サブフィールドＢ’５においては、４つのパルスに分割し、各パルス幅を０．７ｍｓｅｃとし、パルス間のブランク期間（表２で中間として示す）は１．４１ｍｓｅｃとし、左右のブランク期間をそれぞれ０．７１ｍｓｅｃにしてある。
なお、ここではパルス幅の期間、飽和電圧Ｖｐが印加されるものである。
【００３２】
表２に、本実施例のデジタル信号の内容を示す。
【表２】
2004004664.tif 000004
なお、このようなデジタル信号を液晶に印加した場合の特性については、後述する。
【００３３】
次に、図２により、本発明に係る液晶表示素子における各画素の駆動回路構成につき説明する。
同図に示すように、液晶表示素子の各画素３０は、サンプルホールド回路４０、画素スイッチ５０、画素電極３７と対向電極（ＣＥ）３８との間に保持された液晶（ＬＣ）３６より構成される。
【００３４】
サンプルホールド回路４０は、ＳＲＡＭからなり、６個のトランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２，Ｔ３１，Ｔ３２から構成される。トランジスタＴ１１，Ｔ１２の各ゲートＧには、選択線３１が接続している。トランジスタＴ１１のドレインＤにはデータ線３２が接続している。トランジスタＴ１２のドレインＤには、データ線３２のデータの反転データが供給されるデータ線３３が接続している。
【００３５】
画素スイッチ５０は、２個のトランジスタＴ４１、Ｔ４２から構成されている。トランジスタＴ４１のゲートＧはトランジスタＴ１１のソースＳ（図中、Ｂ点）に、ドレインＤは第２のスイッチ信号線３５に、ソースＳは画素電極３７にそれぞれ接続している。トランジスタＴ４２のゲートＧはトランジスタＴ１２のソースＳ（図中、Ａ点）に、ドレインＤは第１のスイッチ信号線３４に、ソースＳは画素電極３７にそれぞれ接続している。
【００３６】
次に、液晶表示素子の動作を説明する。
図３は、本発明に係る液晶表示素子における画素に印加される信号のタイミングチャート図である。
同図に示すように、Ｂ’０が開始する時間ｔ１で、１（Ｂ’０で画像信号ありを示す）となる（時間ｔ４で０になる）画像信号データＤＡＴＡがデータ線３３に供給され、時間ｔ１で０となる（時間ｔ４で１となる）画像信号データＤＡＴＡバーがデータ線３２に供給される。
【００３７】
次に、時間ｔ２で１となる（時間ｔ３で０となる）ゲートパルスＧＡＴＥが選択線３１に供給されて、ＤＡＴＡ、ＤＡＴＡバーはサンプルホールド回路（ＳＲＡＭ）に一時的に保持される。すなわち、Ａ点のデータは１となり、Ｂ点のデータは０となる。
【００３８】
画素スイッチ５０は、画素電極３７に電圧を供給し、液晶３６を駆動する。
サンプルホールド期間（時間ｔ１からｔ５まで）においては、第１のスイッチ信号線３４に印加される信号ＶＡ及び第２のスイッチ信号線３５に印加される信号ＶＢは共にＶｔｈであり、画素電極３７にはＶｔｈがかかり、対向電極（ガラス透明電極ＣＥ）３８には０Ｖが加わるので、液晶（ＬＣ）３６には、Ｖｔｈが印加され、表示状態は黒を保ったままである。
【００３９】
液晶駆動期間（時間ｔ５から時間ｔ６まで）は、液晶３６をデジタル信号で駆動する期間であり、信号ＶＡはＶｐとなり、信号ＶＢにはＶｔｈが加わる。このＶｐ、Ｖｔｈは外部回路（図示せず）から与えられ、その電圧値はそれぞれ任意の値に設定できる。また、その時間幅は、１フィールドを構成するＢ’０〜Ｂ’５で指定されるパルス幅である。今の場合、Ｂ’０であるとするので、ｔ５からｔ６までは、０．０８ｍｓｅｃである。液晶駆動が終了すると、Ｂ’１の液晶駆動がスタートするまでのｔ１１までがブランク期間となる。ブランク期間は、液晶表示素子の全画素のＳＲＡＭに１サブフィールド分の入力データを保持する期間であり、入力データの転送速度、画素数に依存する。また、液晶駆動は全画素同時に駆動する。
【００４０】
次に、Ｂ’１が開始するｔ７において、データ線３２、データ線３３に、それぞれ画像信号ＤＡＴＡ，ＤＡＴＡバーが供給され、Ｂ’０と同様にＢ’１の処理が行われる。同様にＢ’０〜Ｂ’５が行われ、１フィールドが終了する。
サンプルホールド回路で保持されたＤＡＴＡが０の場合は、液晶にはＶｔｈが加わり、表示状態は黒である。ＤＡＴＡが１の場合は、液晶層にＶｐが加わり、表示状態は白となる。
【００４１】
入力データが６ビットの場合については、図１及び表２で述べたとおり、全てのデータ（Ｂ’０〜Ｂ’５）の時間幅（パルス幅）をトータルで従来例で述べた時間幅（Ｂ０〜Ｂ５）の約１／３に短縮し、データ時間幅の長いＢ’５では４分割、Ｂ’４では２分割してある。
【００４２】
このようなサブフィールドＢ’０〜Ｂ’５から構成されるデジタル信号により液晶を駆動した場合の光出力につき説明する。
図４は、本実施例の駆動方法により液晶表示素子に加えられる入力信号と出力光の強度との関係を示すグラフ図である。
同図には、Ｂ’５のデジタル信号を液晶に印加した場合の出力光を示してある。
パルス信号ｑは、幅が０．７ｍｓｅｃで電圧が（Ｖｐ−Ｖｔｈ）のパルス信号を示し、パルス信号の間隔は、１．４１ｍｓｅｃである。このパルス信号ｑが液晶に印加されたときの液晶からの出力光の時間変化が曲線ｓである。出力光の立ち上がり速度は速く、立下り速度は遅いので、パルス幅を小さくしても、液晶からは十分な出力光を得ることができる。
【００４３】
また、パルス信号ｐはパルス信号ｑと実効電圧値が等しいパルスである。パルス信号ｐのパルス幅は０．５８ｍｓｅｃであり、間隔が１．５３ｍｓｅｃである。電圧（Ｖｐ’−Ｖｔｈ）＝１．２（Ｖｐ−Ｖｔｈ）である。このパルス信号ｐが液晶に印加された場合の液晶からの出力光の時間変化が曲線ｒである。曲線ｓより高い出力光が得られている。
なお、本実施例では、Ｂ’４、Ｂ’５をそれぞれ２個、４個の等しいパルス幅に、分割した例を説明しているが、パルス幅とブランク期間の比を１：２に保っていれば、分割数は任意の数でよく、分割したパルスは異なるパルス幅でよい。また、本実施例では、６ビット入力の例を説明しているが、６ビットに限らずいかなる入力ビット数にしてもよい。
【００４４】
次に、本実施例に係る液晶表示素子を作製して、前述の実施例に係る駆動方法によりディスクリネーションを評価した。
この液晶表示素子の作製には、イオンビームアシスト蒸着装置を用いており、図５により、まずそのイオンビームアシスト蒸着装置につき説明する。
同図に示すように、イオンビームアシスト蒸着装置６０を構成する真空槽６６は、図示しない排気系に接続しており、所定の真空度に内部を保持することができる。真空槽６６の内部には、その底面に、蒸発源６５を加熱して蒸発させるためのＥＢガン６４と、その上方には、蒸発物の通過を制御するためのシャッタ６２、基板６１を保持するための図示しない基板ホルダとを配置してある。基板６１面の法線と、基板６１の中心とＥＢガン６４の中心（蒸発物６５の蒸発流の中心軸６９）を結ぶ直線との成す角度をθ１とすると、この角度θ１を適宜変えられるようになっている。
【００４５】
真空槽６６の底面には、イオンガン６３が取り付けられており、イオンガン６３は、供給されるガスをイオン化して、基板６１に対し、傾斜角θａ（イオン流の中心軸６８と基板６１との成す角）で放射できるようになっている。蒸発物６５が基板に蒸着されるときの膜厚は、膜厚モニター６７で監視できるようになっている。
【００４６】
次に、上述の装置を用いた液晶表示素子の作製について説明する。
シリコン基板上に、上述したサンプルホールド回路４０、画素スイッチ５０及び所定の複数の画素電極を有するデジタル用アクティブマトリクス回路を形成して、デジタル駆動用アクティブマトリクス基板を作製する。液晶と接する側の画素電極のサイズは、１０μｍ×１０μｍであり、画素電極の間隔は１μｍとなるようにしてある。
一方、一面上に透明電極を形成した透明ガラス基板を用意する。
【００４７】
次に、イオンビームアシスト蒸着装置６０を用いて、ＳｉＯ２からなる垂直配向膜をシリコン基板の画素電極側の面上及びガラス基板の透明電極上に形成する。
蒸着時には、各基板６１は蒸発源６５に対し傾斜させる。基板６１の中心と蒸発源６５を結んだ直線（蒸発流の中心軸６９）に対し、基板６１の法線を６３度傾斜させてある（θ１＝６３度）。ＳｉＯ２の蒸着速度は８Ａ／ｓｅｃである。ＳｉＯ２を蒸発させ、同時にイオンガン６３を８００Ｖ−８０ｍＡで動作させ、酸素ガスをイオン化して、この酸素イオンを照射しながら、ＳｉＯ２を成膜する。得られるＳｉＯ２の膜厚を７５０オングストロームとした。
【００４８】
配向膜を形成したデジタル駆動用アクティブマトリクス基板と透明基板を、互いに配向膜を対向させて、３．０μｍのスペーサを介して貼り合わせセルを作製する。そしてこのセルに負の誘電異方性を有するネマチック液晶を注入して本実施例に用いられる液晶表示素子を得る。
【００４９】
本実施例に用いられる液晶表示素子に対して、上述の図１で説明した、デジタル入力信号を印加して、その電圧実効値Ｖｄとディスクリネーション侵入深さとの関係を測定した。測定結果を図６に示す。
ここで、表２に示したように、Ｂ’０〜Ｂ’５で指定される１０個のパルス幅の合計は５．５ｍｓｅｃであり、黒表示でＶｔｈ、白表示でＶｐとした場合、電圧実効値はＶｄ／３とし、表２の各パルス幅を３倍した場合、１０個のパルス幅の合計は１６．５ｍｓｅｃであり電圧実効値はＶｄである。
【００５０】
図６には、本実施例に用いられる液晶表示素子において、３個並んだ画素に対して、両側の画素には閾値電圧Ｖｔｈを印加して黒表示状態とし、中央の画素には白表示状態に近くなる電圧を印加した場合に、中央の画素に発生するディスクリネーション侵入深さを示してある。
【００５１】
曲線ｍは、図４で示したパルス信号ｑについて、入力信号電圧（Ｖｐ−Ｖｔｈ）を変えずにパルス幅を変えて、液晶に印加した場合の入力信号電圧実効値と出力光の関係を示すものである。
曲線ｌは、図４で示したパルス信号ｐについて、入力信号電圧（１．２（Ｖｐ−Ｖｔｈ））を変えずにパルス幅を変えて、液晶に印加した場合の入力信号電圧実効値と出力光の関係を示すものである。
直線ｎは、入力信号電圧実効値に対するディスクリネーション侵入深さを示してあり、パルス信号ｐ、ｑによらない。
【００５２】
これより、入力信号電圧実効値がＶｄ／３のとき（０．２５Ｖｄから０．４０Ｖｄの範囲が望ましい良好な範囲である。この範囲では、出力光の強度も充分に取れ、ディスクリネーションも小さい）、ディスクリネーション侵入深さが画素幅の１／１０程度になり、表示品質としては、ディスクリネーションなしとして評価される、良好なレベルであることがわかった。
【００５３】
入力信号電圧実効値が例えばＶｄ／３の場合は、サブフィールドの期間の内、液晶を駆動する期間が３分の１、液晶を駆動しない期間が３分の２である。サブフィールドの内、液晶を駆動する時間がこれより長くなる場合には、駆動電圧パルスを分割して、分割したパルス間に液晶を駆動しないブランク期間（駆動期間に対し所定の比にしておく：本実施例を適用した場合、１（駆動期間）：２（ブランク期間））を入れることにより、ディスクリネーションの発生を抑制できる。
【００５４】
本実施例に示すデジタル駆動により液晶を駆動する場合、液晶に印加される実効電圧値が小さくても液晶を十分駆動できることがわかる。
これを画像評価機で評価した結果、ディスクリネーションなし、コントラスト比は１５００：１であり、プレチルト角は２〜３度であった。なおプレチルト角はシリコン基板の代わりに透明導電膜付きのガラス基板を用いた測定用セルを同時に作製し、クリスタルローテーション法により測定した値である。基板面の法線方向を０度として示している。
【００５５】
さらに、画素電極サイズが７μｍ×７μｍ、画素電極間の間隔が０．６μｍの液晶表示素子を作製して本実施例の駆動方法で駆動して評価したところ、プレチルトが４〜５度のものが、上述の実施例と同程度のディスクリネーション量であることが分かった。このときのコントラスト比は、実用的には許容される８００：１であった。
【００５６】
＜比較例＞
実施例に用いた液晶表示素子において、デジタル駆動用アクティブマトリクス基板に代えて、従来のアナログ駆動用アクティブマトリクス基板を用いて、比較例の液晶表示素子とした以外は、実施例の液晶表示素子と同様にして、比較例の液晶表示素子を得た。
【００５７】
３個並んだ画素に対して、アナログ入力信号を印加した。両側の画素には閾値電圧Ｖｔｈを印加して黒表示状態とし、中央の画素には白表示状態に近くなる電圧を印加した。
画像評価機で評価した結果、ディスクリネーション大、コントラスト比は１５００：１であり、プレチルト角は２〜３度であった。コントラクト比は良好なもののディスクリネーションは許容範囲外であった。
【００５８】
以上より、実施例に係る液晶の駆動方法は、各サブフィールドにおける液晶を駆動する電圧のパルス幅を狭くするデジタル駆動とすることにより、液晶における隣接画素の横電界を小さくでき、ディスクリネーションを小さく、コントラスト比を大きくできる。さらに、液晶における画素ピッチ（画素サイズ＋画素間隔）が７．６μｍとなった場合でも、高コントラスト比を得てディスクリネーションを抑制することを両立させることが可能である。
また、本実施例によれば、駆動する液晶表示素子の液晶のプレチルト角を１〜５度程度に、さらに好ましくは２〜３度程度にすることにより、高いコントラスト比を有する液晶表示素子の提供が可能となる。
また、上述の液晶表示素子の作製において、垂直配向膜として、イオンビームアシスト蒸着法によるＳｉＯ２からなる配向膜を用いたが、これに限らず配向膜の製造方法としては、蒸着法、スパッター法、イオンビームスパッタ法、ＣＶＤ法（化学蒸気堆積）、イオンプレーティング法、エッチング法などを使用する方法がある。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、各サブフィールドにおけるブランキング期間と駆動パルス期間との比を所定の値に設定し、前記駆動パルス期間が所定期間以上の場合には、前記駆動パルス期間を分割し、この分割された各パルス間を前記比に対して倍数となるブランキング期間として、液晶を駆動するようにしたことにより、ディスクリネーションを増加させることなく、高コントラスト、高解像度の画像表示を可能とする等の効果がある。
【図面の簡単な説明】
【図１】本発明の垂直配向型液晶表示素子の駆動方法の実施例において、液晶表示素子の画素に印加するデジタル入力（画像）信号の波形を示す図である。
【図２】本発明に係る液晶表示素子における各画素の駆動回路構成を示すブロック図である。
【図３】本発明に係る液晶表示素子における画素に印加される信号のタイミングチャート図である。
【図４】本実施例の駆動方法により液晶表示素子に加えられる入力信号と出力光の強度との関係を示すグラフ図である。
【図５】イオンビームアシスト蒸着装置を示す概略構成図である。
【図６】液晶表示素子に加えられるＰＷＭ入力信号実効値と出力光の強度及びディスクリネーション深さとの関係を示すグラフ図である。
【図７】一般的な反射型液晶表示素子を用いた液晶表示装置の基本構成図である。
【図８】従来例の液晶表示素子における各画素の構成を示すブロック図である。
【図９】従来例の液晶表示素子に加えられるアナログ入力（画像）信号の波形を示す図である。
【図１０】液晶に印加される入力電圧と出力光の強度との関係を示すグラフ図である。
【図１１】隣接する画素に交互に白、黒を表示した状態を示す図である。
【図１２】隣接する画素に交互に白、黒を表示してディスクリネーションが発生した状態を示す図である。
【図１３】隣接する画素の影響によるディスクリネーションを明るさ変化で示したグラフ図である。
【図１４】垂直配向液晶におけるプレチルト角を説明するための図である。
【図１５】液晶表示素子に加えられる一般的なデジタル入力（画像）信号の波形を示す図である。
【符号の説明】
１…駆動トランジスタ、２…画素電極、３…液晶、４…対向電極、５…液晶表示素子、６…偏光ビームスプリッタ（ＰＢＳ）、７…入射光、８…Ｓ成分、９…Ｐ成分、１０…液晶表示装置、１１…出射光、１２…投射レンズ、１３…スクリーン、２０…画素、２１…データ線、２２…選択線、２３…スイッチングトランジスタ、２４…保持容量、２５…液晶、２６…対向電極、２７…画素電極、３０…画素、３１…選択線、３２…データ線、３３…データ線、３４…第１のスイッチ信号線、３５…第２のスイッチ信号線、３６…液晶、３７…画素電極、３８…対向電極、４０…サンプルホールド回路、５０…画素スイッチ、６０…イオンビームアシスト蒸着装置、６１…基板、６２…シャッタ、６３…イオンガン、６４…ＥＢガン、６５…蒸発源、６６…真空槽、６７…膜厚モニタ、６８…イオン流の中心軸、６９…蒸発流の中心軸、Ｇ１１，Ｇ１２，Ｇ１３，Ｇ２１，Ｇ２２，Ｇ２３，Ｇ３１，Ｇ３２，Ｇ３３…画素、Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２，Ｔ３１，Ｔ３２，Ｔ４１，Ｔ４２…トランジスタ、７１…基板、７２…液晶分子、７３…基板面の法線、７４…液晶分子の長軸、θＬＣ…プレチルト角。
【図１】
2004004664.tif 000005
【図２】
2004004664.tif 000006
【図３】
2004004664.tif 000007
【図４】
2004004664.tif 000008
【図５】
2004004664.tif 000009
【図６】
2004004664.tif 000010
【図７】
2004004664.tif 000011
【図８】
2004004664.tif 000012
【図９】
2004004664.tif 000013
【図１０】
2004004664.tif 000014
【図１１】
2004004664.tif 000015
【図１２】
2004004664.tif 000016
【図１３】
2004004664.tif 000017
【図１４】
2004004664.tif 000018
【図１５】
2004004664.tif 000019