(57)【要約】      （修正有）【課題】高効率な電力変換装置を構成する。【解決手段】ファクタ化した電力装置（「ＦＰＡ」）は、分布されて負荷で負荷電圧に変換される制御ＤＣバス電圧を与え、固定変換比を有するＤＣ電圧変換モジュール（「ＶＴＭ」）を用いるパワーレギュレータを含む。負荷からの任意のフィードバックは電圧変動範囲を改善する。正弦振幅コンバータ（「ＳＡＣ」）ＶＴＭは、トランスを含む共振回路の共振に変換周波数を固定し、補完１次スイッチ、バランススイッチ、及び高変換デューティサイクルを用い、１次ＺＶＳ及び２次ＺＶＳ及びＺＣＳ、低Ｑ、及び低外形コア構造を用い、４００ワット／立方インチより大きい電力密度及び９５％の有効性を示す。分布電源ゲート制御トポロジーは１ＭＨｚより高いスイッチを効率的に駆動する。対称パワートレインはコモンモードノイズを減じる。ＤＣ−ＤＣコンバータはＳＡＣに続いて非絶縁コンバータを含む。【選択図】図３
2004159485.tif 000002
【特許請求の範囲】
【請求項１】
入力電源からの電力を負荷への供給のために変換する方法であって、前記負荷が通常の動作範囲で変化し、
トランスを設け、
１３より小なるＱと特性共振周波数及び期間とを有する前記トランスを含む共振回路を形成し、
前記トランスに接続されて負荷に整流出力電圧を供給する出力回路を設け、
前記共振回路を駆動する２つ以上の１次スイッチを設け、
連続するコンバータ動作サイクルで前記１次スイッチを動作させるスイッチコントローラを設け（１つ以上の１次スイッチがオンであって電力が前記入力から前記出力へ前記トランス経由で伝達される間、各コンバータ動作サイクルはほぼ等しい持続時間の２つの電力伝達インターバルであって、各インターバルが前記特性共振期間より短い持続時間を有することを特徴とし）、
前記通常動作範囲内で９０％より大きいピークを有する、前記電源から負荷への変換効率を与える、ことを特徴とする方法。
【請求項２】
入力電源から負荷へと供給される電力を変換する方法であって、前記負荷が通常動作範囲で変化し、
トランスを設け、
前記トランスを含み特性共振周波数及び期間を有する共振回路を設け、
前記トランスに接続されて前記負荷へ整流出力電圧を供給する出力回路を設け、
前記共振回路を駆動する２つ以上の１次スイッチを設け、
連続するコンバータ動作サイクルで前記１次スイッチを動作させるためにスイッチコントローラを設け、各コンバータ動作サイクルは、
（ａ）１つ以上の前記１次スイッチがオンであって電力が前記入力から前記出力へ前記トランス経由で伝達される間、ほぼ等しい持続時間の２つの電力伝達インターバルと、
（ｂ）前記１次スイッチがオフの間前記通常動作範囲でほぼ一定の持続時間をそれぞれが有する２つのエネルギーリサイクルインターバルと、
に特徴があり、
２次巻線内の前記電流がゼロの時に、前記１次スイッチをオフにする前記スイッチコントローラを用い、
エネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために磁化電流を用いる、
ことを特徴とする方法。
【請求項３】
トランスを含む共振回路を駆動するために接続される２つ以上の１次スイッチを有し、特性共振周波数及び期間、整流出力電圧を負荷に供給するために前記トランスに接続される出力回路、及び前記スイッチを動作するためのスイッチコントローラ、を有するコンバータ内における、供給用入力電源からの電力を前記負荷への供給のために変換する方法であって、前記負荷が通常動作範囲で変化し、
一連のコンバータ動作サイクルのスイッチを動作し、（各コンバータ動作サイクルは、
（ａ）１つ以上の前記１次スイッチがオンであり、電力が前記入力から前記負荷へ前記トランスを経由して伝達され、前記コンバータの電圧及び電流が前記共振回路の前記特性共振周波数で上昇及び下降し、かつ実質的に等しい持続時間である前記第１及び第２電力伝達インターバルと、
（ｂ）前記１次スイッチがオフである２つのエネルギーリサイクルインターバルとを特徴とし、）
前記スイッチコントローラが２次巻線の前記電流がゼロに戻るとき前記１次スイッチをオフにし、
前記コンバータの電流が前記エネルギーリサイクルインターバルの間前記コンバータ内のキャパシタンスを充電及び放電するために用いられ、
前記電力変換のためにある負荷電流においてほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎを与え、Ｖｉｎが前記入力電源電圧であり、Ｖｏｕｔが負荷の前記整流出力電圧である、
ことを特徴とする方法。
【請求項４】
トランスを含む共振回路を駆動するために接続される２つ以上の１次スイッチを有し、特性共振周波数及び期間、整流出力電圧を負荷に供給するために前記トランスに接続される出力回路、及び前記スイッチを動作するためのスイッチコントローラ、を有するコンバータ内における、入力電源からの電力を前記負荷への供給のために変換する方法であって、前記負荷が通常動作範囲で変化し、
一連のコンバータ動作サイクルにて前記１次スイッチを動作し、各コンバータ動作サイクルは、
（ａ）１つ以上の前記１次スイッチがオンであり、電力が前記入力から前記負荷へ前記トランスを経由して伝達され、前記コンバータの電圧及び電流が前記共振回路の前記特性共振周波数で上昇及び下降し、互いに実質的に等しい持続時間である前記第１及び第２電力伝達インターバルを有し、
（ｂ）前記１次スイッチがオフである２つのエネルギーリサイクルインターバルを有し、
（ｃ）前記通常動作範囲に亘ってほぼ一定の持続時間を有することを特徴とし、
前記エネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために磁化電流を用いる、
ことを特徴とする方法。
【請求項５】
前記電力伝達インターバルの最初と最後に前記１次スイッチを通る電流の共振部分が実質的にゼロであることを特徴とする請求項１乃至４のいずれか１記載の方法。
【請求項６】
前記コンバータ動作サイクルが前記通常動作範囲に亘ってほぼ一定の持続時間を有する期間を有することを特徴とする請求項１乃至３のいずれか１記載の方法。
【請求項７】
前記伝達インターバルの複数が、前記１次スイッチがオフのエネルギーリサイクルインターバルによって時間を区切られ、
コンバータの電流が前記エネルギーリサイクルインターバルの間前記コンバータ内のキャパシタンスを充電及び放電するために用いられることを特徴とする請求項１記載の方法。
【請求項８】
前記コンバータ動作サイクルが、前記通常動作範囲で８０％より大きい電力変換デューティサイクルから成り、前記特性共振周波数が１．５ＭＨｚより大きいことを特徴とする請求項１乃至４のいずれか１記載の方法。
【請求項９】
前記コンバータ動作サイクルが、前記通常動作範囲で９０％より大きい電力変換デューティサイクルから成り、前記特性共振周波数が１．０ＭＨｚより大きいことを特徴とする請求項１乃至４のいずれか１記載の方法。
【請求項１０】
前記コンバータ動作サイクルが、前記通常動作範囲で９４％より大きい電力変換デューティサイクルから成り、前記特性共振周波数が５００ＫＨｚより大きいことを特徴とする請求項１乃至４のいずれか１記載の方法。
【請求項１１】
前記トランスからの電力を整流するために、前記出力回路内に２つ以上の２次スイッチを設け、
ほぼゼロ電流の時に前記２次スイッチをオン及びオフにするためのスイッチコントローラを設けること、
をさらに含む請求項１乃至４のいずれか１記載の方法。
【請求項１２】
前記コントローラが前記２次スイッチのほぼゼロ電圧の時前記２次スイッチをオン及びオフにするようにさらになされることを特徴とする請求項１１記載の方法。
【請求項１３】
前記トランスが、１次巻数ＮＰ、２次巻数Ｎｓ、及び比Ｎｓ／Ｎｐを含み、Ｖｉｎが前記装置への前記入力電源電圧であり、Ｖｏｕｔは前記整流出力電圧であるとき、前記変換の電圧利得はＫ＝Ｖｏｕｔ／Ｖｉｎであることを特徴とする請求項１乃至４のいずれか１記載の方法。
【請求項１４】
前記共振回路は直列共振回路から成ることを特徴とする請求項１乃至４のいずれか１記載の方法。
【請求項１５】
前記共振回路は１０より少ないＱを有する直列共振回路から成ることを特徴とする請求項１乃至４のいずれか１記載の方法。
【請求項１６】
前記共振回路は、５００ＫＨｚより特性共振周波数と１０より少ないＱとを有することを特徴とする請求項２乃至４のいずれか１記載の方法。
【請求項１７】
前記エネルギーリサイクルインターバルが、前記１次スイッチがオンされるとき寄生回路キャパシタンスの充電及び放電による損失を最小化するに足る時間長にほぼ等しいことを特徴とする請求項１乃至４のいずれか１記載の方法。
【請求項１８】
Ｑが８より小であり前記特性共振周波数が５００Ｋｚより大なることを特徴とする請求項１記載の方法。
【請求項１９】
前記コンバータ動作サイクルの期間が、前記１次スイッチがオンされるとき寄生回路キャパシタンスの充電及び放電による損失を最小化するに足る時間長だけ前記特性共振期間より大なることを特徴とする請求項１乃至４のいずれか１記載の方法。
【請求項２０】
１００より小なる有効導磁率を有するトランスコアを用いて前記トランスのための磁化インダクタンスを与え、
前記特性共振周波数が５００ＫＨｚより大きいことを特徴とする請求項１乃至４のいずれか１記載の方法。
【請求項２１】
前記トランスコアの前記有効導磁率が２５より小であり、前記特性共振周波数が１ＭＨｚより大なることを特徴とする請求項２０記載の方法。
【請求項２２】
出力電流を制限するために前記共振回路におけるキャパシタンス素子の電圧エクスカーションをクランプすることを更に含むことを特徴とする請求項１乃至４のいずれか１記載の方法。
【請求項２３】
出力電圧Ｖｏｕｔで電力を負荷に供給する主出力および補助電圧Ｖａｕｘで電力を供給する調整補助出力を与え、
前記補助出力を前記入力電源と直列で接続し、前記コンバータへの所望の入力電圧Ｖｉｎを維持するために前記補助出力電圧を調整することをさらに含む請求項１乃至４のいずれか１記載の方法。
【請求項２４】
前記出力電圧Ｖｏｕｔを検知し、
前記コンバータの前記出力電圧を調整するために前記補助電圧を調整することをさらに含む請求項２３記載の方法。
【請求項２５】
電力変換２ステージ方法であって、入力電源からの電力を受電するために接続される入力及び第２電力変換ステージに調整電圧を供給するための出力を含むバックレギュレータを設け、前記第２電力変換ステージが請求項１乃至４のいずれか１記載の方法を含むことを特徴とする方法。
【請求項２６】
電力変換２ステージ方法であって、入力電源からの電力を受電するために接続される入力及び第２電力変換ステージに調整電圧を供給するための出力を含むブーストレギュレータを設け、前記第２電力変換ステージが請求項１乃至４のいずれか１記載の方法を含むことを特徴とする方法。
【請求項２７】
コモンモードノイズを減じるために対称パワートレインを用いることを更に含む請求項１乃至４のいずれか１記載の方法。
【請求項２８】
入力電源からの電力を負荷への供給のために変換する装置であって、前記負荷が通常の動作範囲で変化し、
トランスと、
１３より小なるＱと特性共振周波数及び期間とを有する前記トランスを含む共振回路と、
前記トランスに接続されて前記負荷に整流出力電圧を供給する出力回路と、
前記共振回路を駆動するために２つ以上の１次スイッチと、
１つ以上の１次スイッチがオンであって電力が前記入力から前記出力へ前記トランス経由で伝達される間、各コンバータ動作サイクルはほぼ等しい持続時間の２つの電力伝達インターバルであって、各インターバルが前記特性共振期間より短い持続時間を有する、連続するコンバータ動作サイクルで前記１次スイッチを動作させるスイッチコントローラと、
前記通常動作範囲内で９０％より大きいピークを有する、前記電源から負荷への変換効率と、
を含む装置。
【請求項２９】
入力電源からの電力を負荷への供給のために変換する装置であって、前記負荷が通常動作範囲で変化し、
トランスと、
前記トランスを含み特性共振周波数及び期間を有する共振回路と、
前記負荷へ整流出力電圧を供給する前記トランスに接続される出力回路と、
前記共振回路を駆動するための２つ以上の１次スイッチと、
各コンバータ動作サイクルが、
（ａ）１つ以上の前記１次スイッチがオンであって電力が前記入力から前記出力へ前記トランス経由で伝達される間、ほぼ等しい持続時間の２つの電力伝達インターバルと、
（ｂ）前記１次スイッチがオフの間前記通常動作範囲でほぼ一定の持続時間をそれぞれが有する２つのエネルギーリサイクルインターバルと、を特徴とする連続するコンバータ動作サイクルで前記１次スイッチを動作させるためのスイッチコントローラと、を含み、
前記スイッチコントローラが２次巻線内の前記電流がゼロの時前記１次スイッチをオフにするためにを用い、
エネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために磁化電流を用いる、ことを特徴とする装置。
【請求項３０】
入力電源からの電力を負荷へ供給するために変換する装置であって、前記負荷が通常動作範囲で変化し、
トランスと、
前記トランスを含み特性共振周波数及び期間を有する共振回路と、
前記負荷へ整流出力電圧を供給する前記トランスに接続される出力回路と、
前記共振回路を駆動するための２つ以上の１次スイッチと、
各コンバータ動作サイクルが、
（ａ）１つ以上の前記１次スイッチがオンであって電力が前記入力から前記出力へ前記トランス経由で伝達され、前記コンバータの電圧及び電流が前記特性共振周波数で上昇及び下降する間の第１及び第２電力伝達インターバルで、通常動作範囲で実質的に等しい持続時間の前記第１及び第２電力伝達インターバルと、
（ｂ）前記１次スイッチがオフの間の２つのエネルギーリサイクルインターバルと、
（ｃ）通常動作範囲でほぼ一定の持続時間を有する期間と、
前記電流変換のために負荷電流で、Ｖｉｎが前記入力電源電圧であり、Ｖｏｕｔは前記整流出力電圧である、ほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎと、
を特徴とする連続するコンバータ動作サイクルで前記１次スイッチを動作させるためのスイッチコントローラと、を含み
エネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために磁化電流を用いることを特徴とする装置。
【請求項３１】
前記スイッチコントローラが電流の共振部分がほぼゼロのとき前記１次スイッチをオン及びオフにするようなされていることを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項３２】
前記出力回路が前記トランスからの電力を整流する２つ以上の２次スイッチをさらに含むことを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項３３】
前記出力回路が電力を整流する２つ以上の２次スイッチをさらに含み、前記スイッチコントローラは前記２次スイッチのほぼゼロ電圧の時に前記２次スイッチをオン及びオフにすることを特徴とする請求項２８乃至３０のいずれか１記載の装置
【請求項３４】
前記トランスが、１次巻数ＮＰ、２次巻数Ｎｓ、及び比Ｎｓ／Ｎｐを含み、Ｖｉｎが前記装置への前記入力電源電圧であり、Ｖｏｕｔは前記整流出力電圧であるとき前記変換の電圧利得はＫ＝Ｖｏｕｔ／Ｖｉｎで表わされることを特徴とする請求項２８記載の装置。
【請求項３５】
前記エネルギーリサイクルインターバルが、前記１次スイッチがオンされるとき寄生回路キャパシタンスの充電及び放電による損失を最小化するに足る時間長にほぼ等しいことを特徴とする請求項２９または３０記載の装置。
【請求項３６】
前記共振回路が１３より少ないＱを有することを特徴とする請求項２９または３０記載の装置。
【請求項３７】
前記共振回路が８より少ないＱを有することを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項３８】
前記共振回路は、５００ＫＨｚより特性共振周波数と１０より少ないＱとを有することを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項３９】
前記共振回路は、直列共振回路を有することを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項４０】
前記コンバータ動作サイクルが前記通常動作範囲でほぼ一定の持続時間を有する期間から成ることを特徴とする請求項２８または２９記載の装置。
【請求項４１】
前記コンバータ動作サイクルの前記期間が、前記１次スイッチがオンされるとき寄生回路キャパシタンスの充電及び放電による損失を最小化するに足る時間長だけ前記特性共振期間より大なることを特徴とする請求項１記載の方法。
【請求項４２】
前記通常動作範囲で８０％より大きい電力変換デューティサイクルと前記特性共振周波数が１．５ＭＨｚより大きいことををさらに含み請求項２８乃至３０のいずれか１記載の方法。
【請求項４３】
前記通常動作範囲で８０％より大きい電力変換デューティサイクルと前記特性共振周波数が１．５ＭＨｚより大きいことををさらに含み請求項２８乃至３０のいずれか１記載の方法。
【請求項４４】
前記通常動作範囲で９４％より大きい電力変換デューティサイクルと前記特性共振周波数が０．５ＭＨｚより大きいことををさらに含み請求項２８乃至３０のいずれか１記載の方法。
【請求項４５】
前記トランスが１００より少ない有効導磁率を有する磁化コアを含み、前記特性共振周期が５００ｋＨｚより大きいことを特徴とする請求項２８乃至３０のいずれか１記載の方法。
【請求項４６】
前記有効導磁率が２５より小であり、前記特性共振周波数が１ＭＨｚより大なることを特徴とする請求項４５記載の装置。
【請求項４７】
出力電流を制限するために前記共振回路のキャパシタ素子に接続される１つ以上のクランプダイオードをさらに含む請求項２８乃至３０のいずれか１記載の装置。
【請求項４８】
出力電流または電力を制御するために前記共振回路のキャパシタ素子の電圧の増減率を検知する制御回路をさらに含む請求項２８乃至３０のいずれか１記載の装置。
【請求項４９】
各電力伝達インターバルが前記特性共振期間のほぼ半分に等しく、前記スイッチの電流の共振期間がほぼゼロであるとき前記コントローラはスイッチをオン及びオフすることを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項５０】
並列に接続される請求項４９に記載された装置の複数を含む、電力分配アレイであって、各装置の開ループ出力抵抗は前記負荷に供給される前記電力の各々の割り当てを決定することを特徴とする電力分配アレイ。
【請求項５１】
前記出力電圧が前記入力電源へのフィードバックで調整されることを特徴とする請求項４９記載の装置。
【請求項５２】
前記出力回路が２つの整流出力電圧を供給する２つの別々の出力回路を含むことを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項５３】
前記共振回路が共振インダクタンス及び１次回路を形成する前記トランスの１次巻線と直列に接続された共振キャパシタンスを含み、前記共振インダクタンスが前記トランスの漏れインダクタンスを含むことを特徴とする請求項４９記載の装置。
【請求項５４】
正確に２つの１次スイッチが前記トランスを駆動し、前記１次回路の第１端が第１の１次スイッチ経由で正の入力端子に接続され、第２の１次スイッチ経由で負の入力端子に接続され、
前記共振キャパシタンスが前記正の入力端子に接続される一端を有する第１キャパシタと前記負の入力端子に接続される一端を有する第２キャパシタとを含むことを特徴とする請求項５３記載の装置。
【請求項５５】
前記１次スイッチの第１端が第１の１次スイッチ経由で正の入力端子に接続され、第２の１次スイッチ経由で負の入力端子に接続され、
前記１次スイッチの第２端が第３の１次スイッチ経由で正の入力端子に接続され、第４の１次スイッチ経由で負の入力端子に接続されている、
ことを特徴とする請求項５３記載の装置。
【請求項５６】
前記１次スイッチの第１端が第１の１次スイッチに接続され、
前記１次スイッチの第２端が第２の１次スイッチに接続され、
前記第２の１次スイッチが前記第１の１次スイッチに接続されていることを特徴とする請求項５３記載の装置。
【請求項５７】
前記出力回路が、同期整流制御装置によってそれぞれが制御される同期整流装置を含むことを特徴とする請求項２８記載の装置。
【請求項５８】
前記出力回路が、
２つ以上の同期整流器装置と、
前記同期整流器に接続されるスナバ回路と、
前記同期整流装置をオフにする前記同期整流器に接続される制御回路とを含み、
前記スナッバー回路が、前記同期整流器の最初のひとつがオフにされるときに前記出力回路の共鳴を抑制し、抑制から回復したエネルギーを用いて、前記第２の同期整流器をオンにバイアスをかけて前記同期整流器の２つめの前記同期整流器の制御端子を充電することを特徴とする請求項２８記載の装置。
【請求項５９】
フィルタキャパシタ及び前記フィルタキャパシタに接続されるダンピング回路を更に含むことを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項６０】
前記スイッチコントローラが電力伝達インターバルの完了を検知し、前記電力伝達インターバルの前記完了で前記１次スイッチをオフにすることを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項６１】
前記電力伝達インターバルが前記共振回路の前記特性期間の１／２に等しいことを特徴とする請求項２８記載の装置。
【請求項６２】
前記装置が５００ｋＨｚより大きいスイッチング周波数を含み、２００ワット／立方インチより大きい電力密度を与えることを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項６３】
前記装置が１ＭＨｚより大きいスイッチング周波数を含み、３００ワット／立方インチより大きい電力密度を与えることを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項６４】
出力電圧Ｖｏｕｔで電力を負荷に供給する主出力および補助電圧Ｖａｕｘで電力を供給する調整補助出力と、
前記入力電源と直列に接続される前記補助出力と、
前記コンバータへの所望の入力電圧Ｖｉｎを維持するために前記補助出力電圧を調整する制御回路と、
をさらに含む請求項２８乃至３０のいずれか１記載の方法。
【請求項６５】
前記制御回路は前記出力電圧Ｖｏｕｔを検知するための入力を含み、前記コンバータの前記出力電圧Ｖｏｕｔを調整するために前記補助電圧Ｖａｕｘを調整することを特徴とする請求項６４記載の装置。
【請求項６６】
請求項２８による前記装置を含み、前記入力電源から電力を受電するために接続される入力と前記装置に調整電圧を供給する出力を有するバックコンバータを更に含むＤＣ−ＤＣコンバータ。
【請求項６７】
請求項２８乃至３０のいずれか１による前記装置を含み、前記入力電源から電力を受電するために接続される入力と前記装置に調整電圧を供給する出力を有するブーストコンバータを更に含むＤＣ−ＤＣコンバータ。
【請求項６８】
前記トランス及び共振回路は、寄生キャパシタンスによって前記出力回路へ接続されるコモンモードノイズを減じる為に対称に構成されることを特徴とする請求項２８乃至３０のいずれか１記載の装置。
【請求項６９】
前記トランスが第１及び第２の１次巻線を含み、
前記２つ以上の１次スイッチは位相外れにて前記第１及び第２の１次巻線を駆動することを特徴とする請求項６８記載の装置。
【請求項７０】
前記第１スイッチは前記トランスを駆動するフルブリッジを形成し、
前記トランスは２つの１次巻線を含み、
前記共振回路は前記２つの１次巻線とその間で接続される共振キャパシタを含むことを特徴とする請求項６８記載の装置。
【請求項７１】
前記第１スイッチは前記トランスを駆動するフルブリッジを形成し、
前記トランスは２つの１次巻線を含み、
前記共振回路は前記１次巻線のそれぞれの端で接続される第１及び第２共振キャパシタを含むことを特徴とする請求項６８記載の装置。
【請求項７２】
前記トランスは中央でタップされた１次巻線を含み、前記１次スイッチは前記１次巻線を駆動するプッシュプル駆動回路を形成することを特徴とする請求項６８記載の装置。
【請求項７３】
位相外れにて駆動される２つのハーフブリッジを更に含む請求項６８記載の装置。
【請求項７４】
ほぼ一定であり、通常動作範囲で８０％より大きく、前記範囲を超過すると減少する電力変換デューティサイクルを更に含む請求項１乃至１４のいずれか１記載の方法または請求項２８乃至３０のいずれか１記載の装置。
【請求項７５】
通常動作範囲でほぼ一定であり、前記範囲を超過すると増加する電力変換デューティサイクルを更に含む請求項１乃至３のいずれか１記載の方法または請求項２８及び２９のいずれか１記載の装置。
【請求項７６】
前記エネルギーリサイクルインターバルの持続時間が、通常動作範囲を超過すると変化することを特徴とする請求項２記載の方法または請求項２９記載の装置。
【請求項７７】
前記負荷がマイクロプロセッサを含むことを特徴とする請求項１乃至４のいずれか１記載の方法または請求項２８乃至３０のいずれか１記載の装置。
【請求項７８】
前記共振回路が１０より小さいＱを有し、
前記特性共振周波数が１ＭＨｚより大きく、
前記負荷がマイクロプロセッサを含むことを特徴とする請求項１乃至４のいずれか１記載の方法または請求項２８乃至３０のいずれか１記載の装置。
【請求項７９】
４つのコンバータ動作サイクルより短い負荷の段階的変化に対する遷移応答時間をさらに含む請求項７８記載の方法及び装置。
【請求項８０】
入力電源からの電力を負荷へ分配する方法であって、前記負荷が通常動作範囲で変化し、
電源電圧Ｖｓｏｕｒｃｅの前記入力電源から電力を変換して、ファクタ化バスへ制御ＤＣ電圧Ｖｆを供給するために第１位置で第１レギュレータを用い、
前記第１位置からある距離だけ離れた離間位置へ前記第１レギュレータから電力を移送するために前記ファクタ化バスを用い、
出力電圧トランス経由で供給された前記電圧にほぼ等しい入力電圧Ｖｉｎで前記ファクタ化バスからトランス経由で電力をＤＣ出力電圧Ｖｏｕｔへ変換するために第１の位置で前記離間位置で電圧変換モジュール「ＶＴＭ」を用い、
ある負荷電流でほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／ＶｉｎをＶＴＭにて用いる、ことを含み、
前記ＶＴＭの出力電圧Ｖｏｕｔにほぼ等しい電圧Ｖｌｏａｄが前記負荷に供給され、ファクタ化バスを用いて前記第１レギュレータによって調整されることを特徴とする入力電源からの電力を負荷へ分配する方法。
【請求項８１】
入力電源からの電力を負荷へ分配する方法であって、前記負荷が通常動作範囲で変化し、
電源電圧Ｖｓｏｕｒｃｅの前記入力電源から電力を変換し、ファクタ化バスへ制御ＤＣ電圧を供給するために第１位置で第１レギュレータを用い、
前記第１位置からある距離だけ離れた離間位置へ前記第１レギュレータから電力を移送するために前記ファクタ化バスを用い、
出力電圧トランス経由で供給された前記電圧にほぼ等しい入力電圧Ｖｉｎで前記ファクタ化バスからトランス経由で電力をＤＣ出力電圧Ｖｏｕｔへ変換するために離間位置で電圧変換モジュール「ＶＴＭ」を用い、
前記ＶＴＭのパワートレインにトランスを用い、
ある負荷電流でほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎを前記ＶＴＭにて用いる、ことを含み、
前記ＶＴＭは、２つ以上のパワースイッチを有し、８０％より大きい電力変換デューティサイクルを用いること、
を含むことを特徴とする方法。
【請求項８２】
入力電源からの電力を負荷へ分配する方法であって、前記負荷が通常動作範囲で変化し、
電源電圧Ｖｓｏｕｒｃｅで前記入力電源から電力を変換し、ファクタ化バスへ制御ＤＣ電圧を供給するために第１位置で第１レギュレータを用い、
前記ファクタ化バスからの電力を負荷Ｖｌｏａｄへ供給するために変換し、前記離間位置で電圧変換モジュール（「ＶＴＭ」）であって、トランス、前記バス電圧Ｖｆにほぼ等しい入力電圧Ｖｉｎを受電する入力、及び前記負荷電圧Ｖｌｏａｄにほぼ等しい出力電圧Ｖｏｕｔを供給する出力を有する前記ＶＴＭを有し、各コンバータ動作サイクルが、
（ａ）１つ以上の前記１次スイッチがオンであって電力が前記入力から前記出力へ前記トランス経由で伝達される間、ほぼ等しい持続時間の２つの電力伝達インターバルと、
（ｂ）前記１次スイッチがオフである間の２つのエネルギーリサイクルインターバルと、
を特徴とする連続するコンバータ動作サイクルで前記１次スイッチを動作させるようなされている前記スイッチコントローラと、
を含み、
前記負荷電圧Ｖｌｏａｄが前記ファクタ化バスを用いて前記第１レギュレータで調整されることを特徴とする装置。
【請求項８３】
調整ＤＣ電圧Ｖｌｏａｄを効率的に供給する負荷点コンバータにおける２００ワット／立方インチより大きい電力密度を負荷へ与える方法であって、前記負荷が通常動作範囲で変化し、前記方法は、
電力を前記入力電源からファクタ化バスに供給される制御電圧Ｖｆへ変換するための第１レギュレータによって電力調整の電力変換機能を前記負荷位置からファクタ化し、
負荷位置でＤＣ電圧変換機能を、前記負荷位置での前記ファクタ化バス電圧を電圧変換モジュール（「ＶＴＭ」）でＶｌｏａｄにほぼ等しい出力電圧Ｖｏｕｔに変換することによって、適用できるよう変更し、
５００ＫＨｚ以上で動作し、トランス経由で電力を変換し、負荷電流でほぼ一定のＤＣ電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎを与えるために前記ＶＴＭをなし、
前記ファクタ化バスの電圧Ｖｆを制御することによって前記負荷電圧Ｖｌｏａｄを調整する、
ことを含む方法。
【請求項８４】
電力が入力電源から変換されて調整ＤＣ出力電圧で負荷へ供給される、拡張性のある電子電力変換機能を与える方法であって、前記負荷が通常動作範囲で変化し、前記方法は、
電力を電源電圧Ｖｓｏｕｒｃｅで前記入力電源からファクタ化バスに供給される制御電圧Ｖｆへ変換するための第１レギュレータを用い、
各々がトランス及びファクタ化バス電圧Ｖｆにほぼ等しい入力電圧Ｖｉｎから前記トランス経由でＤＣ出力電圧Ｖｏｕｔへ電力を変換するために並列の出力抵抗Ｒｏｕｔを含む２つ以上の電圧変換モジュール（「ＶＴＭ」）を動作し、
負荷電流でほぼ一定の電圧利得Ｖ＝Ｖｏｕｔ／Ｖｉｎを用い、前記ＶＴＭのそれぞれにおいて、
前記負荷へ与えられる前記電力が前記ＶＴＭのそれぞれによって前記出力抵抗に反比例して分けられ、
前記負荷Ｖｌｏａｄへ与えられる前記出力電圧が前記ＶＴＭのそれぞれの出力電圧Ｖｏｕｔにほぼ等しく、前記ファクタ化バスを用いて前記第１レギュレータによって調整される、
ことを含む方法。
【請求項８５】
前記負荷電圧Ｖｏｕｔから供給されたフィードバック信号を用いて、前記制御バス電圧Ｖｆを制御することをさらに含む請求項８０乃至８４のいずれか１記載の方法。
【請求項８６】
前記ファクタ化バスから前記負荷を電流的に絶縁するために前記ＶＴＭトランスを用いることをさらに含む請求項８０乃至８４のいずれか１記載の方法。
【請求項８７】
前記ファクタ化バスへ接続される複数のＶＴＭをさらに含む請求項８０乃至８３のいずれか１記載の方法。
【請求項８８】
前記ファクタ化バスに接続され、前記負荷へ供給された前記電力を共有するために並列で動作する複数のＶＴＭをさらに含む請求項８０乃至８３のいずれか１記載の方法。
【請求項８９】
前記ＶＴＭが複数の場所に分布せしめられることを特徴とする請求項８８記載の方法。
【請求項９０】
前記ファクタ化バス電圧Ｖｆを制御するためにフィードバック信号を用いることによって選択された値にに前記負荷電圧Ｖｌｏａｄをプログラムすることをさらに含む請求項８０乃至８４のいずれか１記載の方法。
【請求項９１】
前記ＶＴＭを前記負荷に選択的に接続するために前記ＶＴＭの前記出力と直列の出力スイッチを用い、前記出力スイッチを動作して前記ＶＴＭ内の欠陥から負荷を保護して前記ＶＴＭ欠陥から負荷電圧を保護することをさらに含む請求項８０乃至８４のいずれか１記載の方法。
【請求項９２】
前記ＶＴＭに前記ファクタ化バスを選択的に接続するために前記ＶＴＭの出力と直列の出力スイッチを用い、前記ＶＴＭ内の障害から前記負荷を保護するために前記出力スイッチを動作させることをさらに含み、
前記負荷電圧がＶＴＭ障害から保護されることを特徴とする請求項８０乃至８４のいずれか１記載の方法。
【請求項９３】
前記ＶＴＭを前記ファクタ化バスに選択的に接続するために前記ＶＴＭの前記出力と直列の出力装置を用い、前記ＶＴＭに印加される電圧を制限すべく前記出力装置を働かせて前記ＶＴＭを前記ファクタ化電圧から保護することをさらに含む請求項８０乃至８４のいずれか１記載の方法。
【請求項９４】
前記入力電源から電力を変換し、前記制御ＤＣ電圧Ｖｂｕｓを第１バスに供給するために第１位置でフロントエンドコンバータを用い、前記第１位置から離れた第２位置でパワーレギュレータモジュール（「ＰＲＭ」）を用いて前記第１バスからの前記ＤＣ電圧を変換して前記ファクタ化バスに制御されたＤＣ電圧Ｖｆを供給し、
前記第１レギュレータが前記フロントエンドコンバータ及び前記ＰＲＭを含むことを特徴とする請求項８０乃至８４のいずれか１記載の方法。
【請求項９５】
前記負荷電圧Ｖｌｏａｄから供給されるフィードバック信号を用いて前記ファクタ化バス電圧Ｖｆを調整するために前記ＰＲＭを制御することを含む請求項９４記載の方法。
【請求項９６】
前記ＶＴＭが請求項１乃至４のいずれか１による変換方法または請求項２８乃至３０のいずれか１による装置を含むことを特徴とする請求項８０記載の方法。
【請求項９７】
前記ＶＴＭは請求項１乃至４のいずれか１による変換方法または請求項２８乃至３０のいずれか１による装置を含むことを特徴とする請求項８１記載の方法。
【請求項９８】
前記ＶＴＭが請求項１乃至４のいずれか１による変換方法または請求項２８乃至３０のいずれか１による装置を含むことを特徴とする請求項８２記載の方法。
【請求項９９】
前記ＶＴＭは請求項１乃至４のいずれか１による変換方法または請求項２８乃至３０のいずれか１による装置を含むことを特徴とする請求項８３記載の方法。
【請求項１００】
前記ＶＴＭは請求項１乃至４のいずれか１による変換方法または請求項２８乃至３０のいずれか１による装置を含むことを特徴とする請求項８４記載の方法。
【請求項１０１】
前記ＶＴＭは前記通常動範囲で８０％より大きい電力変換デューティサイクルを用いることを特徴とする請求項８２記載の方法。
【請求項１０２】
前記第１レギュレータが車両の電力源の近くに位置し、
前記ファクタ化バスが前記車両中の複数の場所に前記制御ＤＣ電圧Ｖｆを分配し、
複数のＶＴＭが前記車両中に分布した負荷へ電力を供給するために前記車両中に分布せしめられることを特徴とする請求項８０乃至８４のいずれか１記載の方法。
【請求項１０３】
入力電源からの電力を負荷へ分配する装置であって、前記負荷が通常動作範囲で変化し、
電源電圧Ｖｓｏｕｒｃｅで前記入力電源から電力を変換し、ファクタ化バスへ制御ＤＣ電圧を供給する回路を含む第１位置での第１レギュレータと、
前記第１レギュレータに接続して前記第１位置から離れた離間位置へ延びるファクタ化バスと、
出力電圧トランス経由で供給された前記電圧Ｖｆにほぼ等しい入力電圧Ｖｉｎからの電力をＤＣ出力電圧Ｖｏｕｔへ変換する前記離間位置での電圧変換モジュール「ＶＴＭ」と、を含み
前記ＶＴＭは負荷電流でほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎを有し、
前記負荷がＶＴＭの出力電圧Ｖｏｕｔにほぼ等しい電圧Ｖｌｏａｄを供給され、ファクタ化バスを用いて前記第１レギュレータによって調整されることを特徴とする方法。
【請求項１０４】
入力電源から負荷に電力を分配する装置であって、
前記負荷は通常動作範囲にて変化し、前記装置は、
第１入力及び第１出力を第１位置において有し、電源電圧Ｖｓｏｕｒｃｅを有する前記入力電源からの電力を変換して前記出力に制御されたＤＣ電圧Ｖｆを供給する回路を含む第１レギュレータと、
前記第１レギュレータの第１出力に接続されて前記第１位置からある距離だけ離れた離間位置にまで延びるファクター化バスと、
前記離間位置に設けられて、トランスを含み、前記ファクター化バスからの電力を変換して負荷電圧Ｖｌｏａｄを運ぶ電圧変換モジュール（ＶＴＭ）であって、前記バスに供給される電圧にほぼ等しい入力電圧Ｖｉｎを受け入れる入力、負荷電圧Ｖｌｏａｄにほぼ等しい出力電圧Ｖｏｕｔを運ぶ出力、ある負荷電流の下でＫ＝Ｖｏｕｔ／Ｖｉｎなるほぼ一定のゲイン、及び出力抵抗Ｒｏｕｔを備えたＶＴＭと、を有し、
前記ＶＴＭは２以上の電力スイッチを更に含み、通常動作範囲において８０％より大なる電力変換デューティーサイクルを有することを特徴とする装置。
【請求項１０５】
入力電源から負荷に電力を分配する装置であって、
前記負荷は通常動作範囲にて変化し、前記装置は、
第１入力及び第１出力を第１位置において有し、電源電圧Ｖｓｏｕｒｃｅを有する前記入力電源からの電力を変換して前記出力に制御されたＤＣ電圧ＶＦを供給する回路を含む第１レギュレータと、
前記第１レギュレータの第１出力に接続されて前記第１位置からある距離だけ離れた離間位置にまで延びるファクター化バスと、
前記離間位置に設けられて、ファクター化バスからの電力を変換して負荷電圧Ｖｌｏａｄを運ぶ電圧変換モジュール（ＶＴＭ）であって、前記バスに供給される電圧Ｖｆにほぼ等しいＤＣ入力電圧Ｖｉｎを受け入れる入力、前記入力からの電力を共なるトランスを駆動する２以上の１次スイッチ、負荷電圧Ｖｌｏａｄにほぼ等しいＤＣ出力電圧Ｖｏｕｔを運ぶ出力、出力抵抗Ｒｏｕｔ、及び連続するコンバータ動作サイクルにおいて前記１次スイッチを動作せしめるスイッチコントローラを備えたＶＴＭと、を有し、
前記コンバータ動作サイクルの各々は、
（ａ）前記１次スイッチの１つ以上がオンとなって電力が前記入力から前記トランスを経て前記出力に搬送される期間であるほぼ等しい２つの搬送期間と、
（ｂ）前記１次スイッチがオフとなる２つのエネルギーリサイクル期間と、を含み
前記負荷が前記出力電圧Ｖｏｕｔにほぼ等しくかつ前記ファクター化バスを用いた第１レギュレータによって調整される電圧Ｖｌｏａｄの供給を受け、有することを特徴とする装置。
【請求項１０６】
制御されたＤＣ電圧Ｖｆによって駆動されるファクター化バスから集中負荷における電力に変換して通常動作範囲にて変化する負荷に調整されたＤＣ電圧Ｖｌｏａｄを供給する装置であって、
電力変換回路、入力端子、及び出力端子を囲む包囲体を有する電圧変換モジュール（ＶＴＭ）を有し、
前記電力変換回路は、
前記入力端子に接続されて、Ｖｆにほぼ等しいＤＣ入力電圧を受け入れる入力と、
出力端に接続されて、Ｖｌｏａｄにほぼ等しいＤＣ出力電圧Ｖｏｕｔを供給する出力と、
トランスと、
前記入力からの電力によって前記トランスを駆動する２以上の１次スイッチと、
連続するコンバータ動作サイクルにおいて前記１次スイッチを動作せしめるコントローラと、からなり、
前記コンバータ動作サイクルの各々は、
（ａ）前記１次スイッチの１つ以上がオンとなり前記入力から前記トランスを介して前記出力に電力が搬送される互いに等しい長さの２つの電力搬送期間と、
（ｂ）前記１次スイッチがオフとなる２つのエネルギーリサイクル期間と、
（ｃ）２マイクロ秒より短い期間と、
からなり、
前記ＶＴＭは、２５０ワット毎立法インチより大なるの電力密度、ある負荷電流においてＫ＝Ｖｏｕｔ／Ｖｉｎなるほぼ一定のＤＣ電圧ゲイン、及び出力抵抗Ｒｏｕｔを有してファクタ化バス電圧Ｖｆの分数Ｋとして、前記負荷電圧Ｖｌｏａｄを調整することを特徴とする装置。
【請求項１０７】
制御電圧Ｖｆの電源によって制御されるファクター化バスからの電力をが変換して調整されたＤＣ出力電圧Ｖｌｏａｄにて通常動作範囲において変化する負荷に供給する調整自在な電力変換能力を提供する装置であって、互いに並列に接続された２以上の電圧変換モジュール（ＶＴＭ）を含み、
前記ＶＴＭの各々は、
（ａ）Ｖｆにほぼ等しいＤＣ入力電圧を受け入れる入力と、
（ｂ）Ｖｌｏａｄにほぼ等しい出力電圧Ｖｏｕｔを供給する出力と、
（ｃ）トランスと、
（ｄ）前記トランスを前記入力から受け入れた電力によって駆動すべく接続された２つ以上の１次スイッチと、
（ｅ）前記１次スイッチを連続するコンバータ動作サイクルにおいて、駆動するコントローラと、
（ｆ）ある負荷電流においてＫ＝Ｖｏｕｔ／Ｖｉｎによってあらわされるほぼ一定の電圧ゲインと、
（ｇ）出力抵抗Ｒｏｕｔと、を有し、
前記負荷に供給される電力は、前記ＶＴＭの各々の前記出力抵抗に逆比例して、前記ＶＴＭによって分担され
前記負荷に供給される出力電圧Ｖｌｏａｄは前記ＶＴＭの各々の出力電圧Ｖｏｕｔにほぼ等しくかつファクター化バス電圧Ｖｆによって調整されることを特徴とする装置。
【請求項１０８】
前記負荷電圧Ｖｌｏａｄから抽出されたフィードバック信号を用いて前記ファクタ化バスの電圧Ｖｆを調整するフィードバックコントローラをさらに含む請求項１０３乃至１０７のいずれか１記載の装置。
【請求項１０９】
前記入力から前記出力へ電流的絶縁をさらに含むことを特徴とする請求項１０３乃至１０６のいずれか１記載の装置。
【請求項１１０】
前記ファクタ化バスに接続された複数のＶＴＭをさらに含む請求項１０３乃至１０６のいずれか１記載の装置。
【請求項１１１】
前記ファクタ化バスに接続され前記負荷へ供給された前記電力を共有するために並列に動作する複数のＶＴＭをさらに含む、請求項１０３乃至１０６のいずれか１記載の装置。
【請求項１１２】
前記ＶＴＭが複数の場所に分布されていることを特徴とする請求項１１０記載の装置。
【請求項１１３】
前記負荷電圧Ｖｌｏａｄを選択された値にプログラムするために前記ファクタ化バスの前記電圧Ｖｆを調整する出力コントローラをさらに含む請求項１０３乃至１０７のいずれか１記載の装置。
【請求項１１４】
前記ＶＴＭの出力と前記負荷との間に直列に接続された出力スイッチと、前記ＶＴＭの通常状態及び障害状態を検出し、オン及びオフ状態に前記出力スイッチを動作させるための出力スイッチコントローラとを含み、
前記ＶＴＭは障害状態時に前記負荷から切り離されることを特徴とする請求項１０３乃至１０７のいずれか１記載の装置。
【請求項１１５】
前記ＶＴＭの出力と前記負荷との間に直列に接続された入力スイッチと、前記ＶＴＭの通常状態及び障害状態を検出し、オン及びオフ状態に前記入力スイッチを動作させるための出力スイッチコントローラとを含み、
前記ＶＴＭは障害状態時に前記負荷から切り離されることを特徴とする請求項１０３乃至１０７のいずれか１記載の装置。
【請求項１１６】
前記ＶＴＭの出力と前記負荷との間に直列に接続された入力スイッチと、前記ファクタ化バス電圧を検出し、前記ＶＴＭに印加された前記電圧を制限すべく前記入力装置を動作させる入力スイッチコントローラとを含み、前記ＶＴＭは前記ファクタ化バス電圧から保護されることを特徴とする請求項１０３乃至１０７のいずれか１記載の装置。
【請求項１１７】
前記ＶＴＭは前記通常動作範囲で９０％より高い電力変換デューティサイクルで動作することを特徴とする請求項１０６記載の装置。
【請求項１１８】
前記第１レギュレータがフロントエンドコンバータ及び電力レギュレータモジュール「ＰＲＭ」をさらに含み、
前記フロントエンドコンバータは、第１の位置に位置し、前記入力電源から電力を受電するために接続される入力を有し、第１バスに接続される出力を有し、前記入力からの電力を変換し前記第１バスにＤＣ電圧を供給し、
前記ＰＲＭは、第２の位置に位置し、前記第１バスに接続される入力を有し前記ファクタ化バスに接続される出力を有し、前記第１バスからの電力を変換して前記ファクタ化バスに前記制御ＤＣ電圧Ｖｆを供給することを特徴とする請求項１０３乃至１０５のいずれか１記載の装置。
【請求項１１９】
前記負荷電圧Ｖｌｏａｄから抽出して、前記ＰＲＭに供給されるフィードバック信号を用いて前記ファクタ化バスの前記電圧Ｖｆを調整するフィードバックコントローラをさらに含む請求項１１４記載の装置。
【請求項１２０】
前記ＶＴＭが請求項１乃至４のいずれか１記載の方法または請求項２８乃至３０いずれか１記載の装置をさらに含むことを特徴とする請求項１０３記載の装置。
【請求項１２１】
前記ＶＴＭが請求項１乃至４のいずれか１記載の方法または請求項２８乃至３０のいずれか１記載の装置をさらに含むことを特徴とする請求項１０４記載の装置。
【請求項１２２】
前記ＶＴＭが請求項１乃至４のいずれか１記載の方法または請求項２８乃至３０のいずれか１記載の装置をさらに含むことを特徴とする請求項１０５記載の装置。
【請求項１２３】
前記ＶＴＭが請求項１乃至４のいずれか１記載の方法または請求項２８乃至３０のいずれか１記載の装置をさらに含むことを特徴とする請求項１０６記載の装置。
【請求項１２４】
前記ＶＴＭが請求項１乃至４のいずれか１記載の方法または請求項２８乃至３０のいずれか１記載の装置をさらに含むことを特徴とする請求項１０７記載の装置。
【請求項１２５】
前記ＶＴＭは前記トランスからの電力を整流するために複数の２次スイッチをさらに含み、
前記２次スイッチはほぼゼロ電圧の時オン及びオフにされることを特徴とする請求項１０３乃至１０７のいずれか１記載の方法。
【請求項１２６】
前記ＶＴＭは前記トランスからの電力を整流するために複数の２次スイッチをさらに含み、
前記２次スイッチはほぼゼロ電流の時オン及びオフにされることを特徴とする請求項１０３乃至１０７のいずれか１記載の方法。
【請求項１２７】
前記ＶＴＭの前記出力電流Ｉｏｕｔに関連するフィードバック信号を用いて前記ＶＴＭの前記出力抵抗Ｒｏｕｔを増加させるフィードバックコントローラをさらに含む請求項１０３乃至１０７のいずれか１記載の装置。
【請求項１２８】
前記ＶＴＭの前記出力電流Ｉｏｕｔに関連するフィードバック信号を用いて前記ＶＴＭの前記出力抵抗Ｒｏｕｔを減少させるフィードバックコントローラをさらに含む請求項１０３乃至１０７のいずれか１記載の装置。
【請求項１２９】
電子アセンブリを含む装置であって、
前記電子アセンブリが電圧Ｖ１でファクタ化バスから電力を受電する入力と、Ｖ１とは異なる第２電圧Ｖ２で電力を供給する出力とを有するＶＴＭと、
通常動作範囲で変化しかつ前記第２電圧Ｖ２で変化するレベルの電力を必要とする回路と、
前記ＶＴＭに制御電圧で電力を供給するパワーレギュレータと、を有し、
前記ＶＴＭが前記パワーレギュレータと別々にパッケージ化され、
前記ＶＴＭがトランスを有し前記入力電圧Ｖ１から電力を変換し負荷電流でほぼ一定の電圧利得Ｋ＝Ｖ２／Ｖ１で前記第２電圧Ｖ２を供給し、出力抵抗Ｒｏｕｔを有することを特徴とする装置。
【請求項１３０】
前記パワーレギュレータから前記ＶＴＭに電力を搬送するファクタ化バスをさらに含む請求項１２９記載の装置。
【請求項１３１】
パッケージ、ＤＣ入力電圧Ｖｉｎで前記パッケージに外部電源から電力を受電する入力、ＤＣ出力電圧で前記パッケージに外部負荷へ電力を供給する出力、及びトランスを備えたＶＴＭを設け、
前記ＶＴＭがほぼ一定電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎで、負荷電流で、前記入力電圧Ｖｉｎから電力を変換し前記出力電圧Ｖｏｕｔを供給しかつ、出力抵抗Ｒｏｕｔを有し、
前記ＶＴＭの前記入力を制御電源に接続し、
前記ＶＴＭの前記出力を電子回路に接続する、
ことを含む方法。
【請求項１３２】
前記電子回路がマイクロプロセッサを含むことを特徴とする請求項１２９又は１３０記載の装置または請求項１３１記載の方法。
【請求項１３３】
前記ＶＴＭの前記出力電流Ｉｏｕｔに関連するフィードバック信号を用いて前記ＶＴＭの前記出力抵抗Ｒｏｕｔを増加させるフィードバックコントローラを更に含む請求項１２９又は１３０記載の装置。
【請求項１３４】
前記ＶＴＭの前記出力電流Ｉｏｕｔに関連するフィードバック信号を用いて前記ＶＴＭの前記出力抵抗Ｒｏｕｔを減少させるフィードバックコントローラを更に含む請求項１２９又は１３０記載の装置。
【請求項１３５】
入力電源からの電力を負荷へ変換し、
複数の導電層を有する回路基板と、
各コア素子が前記回路基板の孔を通り、１次及び２次巻線が前記回路基盤の複数の導電層上と前記回路基盤の周囲に各々のパターンで形成される複数のコア素子を含む導磁可能なコアを有するトランスと、
前記トランスを含み特性共振周波数を有する直列共振回路と、
前記共振回路を駆動するために接続される２つ以上の１次スイッチと、
整流出力電圧を供給する前記トランスに接続される出力回路と、
を含む装置。
【請求項１３６】
前記コア素子がコア片及び末端部を含み、前記コア片が前記回路基板の前記孔を通過する部分を有することを特徴とする請求項１３５記載の装置。
【請求項１３７】
前記コア片の前記部分が円筒形であって前記孔が丸い孔であることを特徴とする請求項１３６記載の装置。
【請求項１３８】
前記トランスが「ドッグボーン」トランスであり隣接のドッグボーントランスの巻線の方向とは反対方向に向けられていることを特徴とする請求項１３７記載の装置。
【請求項１３９】
前記導磁性コアの有効導磁率が１００より小なることを特徴とする請求項１３５記載の装置。
【請求項１４０】
前記導磁性コアの有効導磁率が５０より小なることを特徴とする請求項１３９記載の装置。
【請求項１４１】
前記回路基板、前記トランス、前記導磁率スイッチ、前記共振回路及び前記出力回路が０．２８インチより低い高さを有するサイズのＩＣパッケージに形成されていることを特徴とする請求項１３５記載の装置。
【請求項１４２】
特性共振周波数が５００ｋＨｚより大きく、電力密度が２００ワット／立方インチより大きいことを特徴とする請求項１３５記載の装置。
【請求項１４３】
１つ以上のパワースイッチング装置の制御入力を駆動する装置であって、
２次巻線を有する駆動トランスと、
各々が前記スイッチをオン及びオフする共通信号基準に参照される制御端子と前記トランスを駆動するために接続される出力とを有する複数のスイッチと、
オン時に第１及び第２方向で前記駆動トランスの磁束を生じるためにそれぞれ極性を与えられる第１及び第２スイッチを含む前記複数のスイッチと、
前記１つ以上のパワースイッチング装置の前記制御入力に接続される前記２次巻線と、
前記制御端子に接続され、連続する制御サイクルで前記第１及び第２スイッチを制御するよう構成され、
（ａ）前記第１及び第２のうちの１つがオンである間の２つのオンインターバルと、
（ｂ）前記第１及び第２スイッチの両方がオフである間の２つのオフインターバルと、
前記駆動トランスに蓄積されたエネルギーが、前記複数のスイッチの寄生出力キャパシタンス及び前記１つ以上のパワースイッチング装置の寄生入力キャパシタンスとを充電及び放電するために用いられることを特徴とする、
ことを含む装置。
【請求項１４４】
前記１つ以上のパワースイッチング装置が１対の相補的スイッチング装置を含み、
前記１対の相補的スイッチング装置が前記オフインターバルの１部の間オフであることを特徴とする請求項１４３記載の装置。
【請求項１４５】
前記１対の相補的スイッチング装置がパワートランスを駆動するために接続され、前記パワートランスの磁化インダクタンスが、前記相補的スイッチング装置がオフである期間前記相補的スイッチング装置のＺＶＳを可能にするに足る大きさである値であることを特徴とする請求項１４４記載の装置。
【請求項１４６】
前記駆動トランスの磁化インダクタンスが、オフインターバルの間前記第１及び第２スイッチのＺＶＳを可能にする値であることを特徴とする請求項１４３記載の装置。
【請求項１４７】
前記複数のスイッチが正確に２つのスイッチを含み前記スイッチの前記制御端子が接地されていることを特徴とする請求項１４３記載の装置。
【請求項１４８】
前記トランスが前記第１及び第２スイッチによって駆動される１次巻線を含み、前記第１スイッチが１次スイッチとして接続され、前記第２スイッチがリセット回路として前記１次巻線及びキャパシタに接続されていることを特徴とする請求項１４３記載の装置。
【請求項１４９】
前記トランスが、前記第１及び第２スイッチによってそれぞれ駆動される第１及び第２巻線を含み、
前記第１及び第２スイッチの制御端子が接地されていることを特徴とする請求項１４３記載の装置。
【請求項１５０】
前記１次巻線に接続される誘導クランプ回路で、各クランプ回路がクランプスイッチ及びクランプダイオードを含み、各クランプスイッチが前記オフインターバルの１部分の間オンされ、各クランプ回路がそれぞれのクランプスイッチがオンのときそれぞれの巻線の中を流れる前記磁化電流を搬送するために磁極化されることをさらに含む請求項１４９記載の装置。
【請求項１５１】
請求項１４３記載の装置を更に含む請求項２８乃至３０のいずれか１記載の装置。
【請求項１５２】
１つ以上のパワースイッチング装置の制御入力を駆動する方法であって、
前記１つ以上のパワースイッチング装置の制御入力を駆動するための駆動トランスの２次巻線を用い、
前記駆動トランスを駆動するための複数のスイッチを用い、
オン時に第１及び第２方向に前記駆動トランスの磁束をそれぞれ生じさせる複数のスイッチの第１及び第２スイッチを用い、
各々が
（ａ）前記第１及び第２のうちの１つがオンである間の２つのオンインターバルと、
（ｂ）前記第１及び第２スイッチの両方がオフである間の２つのオフインターバルと、を特徴とする連続する制御サイクルで前記第１及び第２スイッチを動作させ、
前記駆動トランスに蓄積されたエネルギーが、前記複数のスイッチの寄生出力キャパシタンス及び前記１つ以上のパワースイッチング装置の寄生入力キャパシタンスとが充電及び放電するために用いられることを特徴とする方法。
【請求項１５３】
前記１つ以上のパワースイッチング装置のための１対の相補的スイッチング装置を用い、
前記１対の相補的スイッチング装置がオフの時前記オフインターバルの部分の間サブインターバルを与えることをさらに含む請求項１５２記載の方法。
【請求項１５４】
パワートランスを駆動するために前記１対の相補的スイッチを接続し、
前記パワートランスにおいて、サブインターバルの間前記相補的スイッチのＺＶＳを可能にする磁化インダクタンスの値を与える、
ことをさらに含む請求項１５３記載の方法。
【請求項１５５】
前記駆動トランスにおいて前記オフインターバルの間前記第１および第２スイッチのＺＶＳを可能にするために磁化インダクタンスの値を与えることさらに含む請求項１５３記載の方法。
【請求項１５６】
前記複数のスイッチが正確に２つのスイッチを含み、前記スイッチの前記制御端子が接地されていることを特徴とする請求項１５２記載の方法。
【請求項１５７】
第１スイッチとして前記駆動トランスの１次巻線を駆動するために前記第１スイッチを用い、
前記駆動トランスのためのリセット回路として前記第２スイッチ及びキャパシタを用いること、
をさらに含む請求項１５２記載の方法。
【請求項１５８】
前記駆動トランスの第１及び第２の１次巻線をそれぞれ駆動するために前記第１及び第２スイッチを用い、
前記第１及び第２スイッチの前記制御端子を接地することをさらに含む請求項１５２記載の方法。
【請求項１５９】
前記オフインターバルの１つの部分の間に磁化電流を流すために前記１次スイッチの誘導クランプ回路を用いることをさらに含む請求項１５８記載の方法。
【請求項１６０】
請求項１５２記載の方法をさらに含む請求項１乃至４のいずれか１記載の方法。
【請求項１６１】
入力電源からの電力を負荷への供給のために変換する方法であって、
前記負荷が通常動作範囲で変化し、
トランスを設け、
前記トランスを含みかつ特性共振周波数及び期間を有する共振回路を形成し、前記トランスに接続されて前記負荷へ整流出力電圧を供給する出力回路を設け、
前記直列に接続された１次スイッチの第１の対と、直列に接続された１次スイッチの第２の対を設け、
前記１次スイッチの前記第１及び第２の対を連続するコンバータ動作サイクルで異なる位相で動作させるためにスイッチコントローラを設け、
コモンモードノイズを減じるために前記共振回路及び１次スイッチを対称に配置する、
ことを含む方法。
【請求項１６２】
前記トランスが第１及び第２の１次巻線を含み、
前記１次スイッチの前記第１及び第２の対が前記第１及び第２の１次巻線を異なる位相で駆動することを特徴とする請求項１６１記載の方法。
【請求項１６３】
前記第１及び第２の対及び前記第１及び第２の１次巻線が異なる位相で駆動される２つのハーフブリッジを形成することを特徴とする請求項１６２記載の方法。
【請求項１６４】
前記第１スイッチが前記トランスを駆動するためにフルブリッジを形成し、
前記トランスが２つの１次巻線を含み、
前記共振回路が前記２つの１次巻線とその間で接続される共振キャパシタを含むことを特徴とする請求項１６１記載の方法。
【請求項１６５】
前記１次スイッチが前記トランスを駆動するフルブリッジを形成し、
前記共振回路が第１及び第２共振キャパシタを含み、
前記トランスが第１及び第２共振キャパシタの間で直列に接続される１次巻線を含むことを特徴とする請求項１６１記載の方法。
【請求項１６６】
前記１次巻線が複数の直列に接続される複数の１次巻線を含むことを特徴とする請求項１６５記載の方法。
【請求項１６７】
入力電源からの電力を負荷への供給のために変換する方法であって、
前記負荷が通常動作範囲で変化し、
トランスを設け、
前記トランスを含み、特性共振周波数及び期間を有しかつ１３より小なるＱを有する共振回路を形成し、
前記トランスに接続されて前記負荷へ整流出力電圧を供給する出力回路を設け、
前記共振回路を駆動するために接続される１次スイッチを設け、
前記通常動作範囲内で９０％より大きいピークを有する前記電源から負荷への変換効率を与える、
ことを含む方法。
【請求項１６８】
コンバータの共振回路で用いるトランスの漏れインダクタンスを含む共振インダクタンスを与え、
前記共振インダクタンスを計測し、
前記共振回路のために所望の共振周波数を実現するために前記計測した共振インダクタンスに基づき共振キャパシタを選択し、
前記共振インダクタンス及び前記選択したキャパシタを用いて前記コンバータを構成することを含むパワーコンバータの製造方法。
【請求項１６９】
前記コンバータの共振回路で用いるトランスの漏れインダクタンスを含む共振インダクタンスを与え、
前記共振インダクタンスを計測し、
前記共振回路のために所望の合計共振インダクタンスを実現するために前記計測した共振インダクタンスに基づき追加共振インダクタを選択し、
前記共振インダクタンス及び前記選択した追加共振インダクタを用いて前記コンバータを構成することを含むパワーコンバータの製造方法。
【請求項１７０】
入力電源からの電力を負荷へ供給するために変換する装置であって、
トランスと、
前記トランスを駆動するために接続される１次スイッチと、
前記トランスに接続されて前記負荷へ出力電圧を供給する出力回路と、
連続するコンバータ動作サイクルで前記１次スイッチを動作させるスイッチコントローラと、
前記１次スイッチの前記オン抵抗を調整するための調整制御回路と、
を含む装置。
【請求項１７１】
前記調整制御回路が、前記出力電圧を検知するために接続される入力を含み、前記出力電圧を制御するために前記オン抵抗を調整することをさらに含むことを特徴とする請求項１７０記載の装置。
【請求項１７２】
前記調整制御回路が、前記出力電圧を検知するために接続される入力を含み、前記出力電圧を制限するために前記オン抵抗を調整することをさらに含むことを特徴とする請求項１７０記載の装置。
【請求項１７３】
前記調整制御回路が、負荷電流を検知するために接続される入力を含み、前記装置の起動の間制御出力電流を与えるために前記オン抵抗を調整することをさらに含むことを特徴とする請求項１７０記載の装置。
【請求項１７４】
前記入力が前記トランスのもれ磁束を検知することを特徴とする請求項１７３記載の装置。
【請求項１７５】
前記調整制御回路が前記１次スイッチのゲート制御入力を駆動するために用いられる電圧を変化させることを特徴とする請求項１７０記載の装置。
【請求項１７６】
前記電圧がゲート駆動回路の供給電圧であることを特徴とする請求項１７５記載の装置。
【請求項１７７】
１３より小なるＱを有し、特性共振周波数及び期間を有する前記トランスを含む共振回路を含み、
前記１次スイッチが前記共振回路を駆動するために接続される２つ以上の１次スイッチを含み、
前記出力電圧が整流され、
前記負荷が通常動作範囲で変化し、
１つ以上の前記１次スイッチがオンであり電力が前記入力から前記出力へ前記トランス経由で搬送される間、各コンバータ動作サイクルがほぼ等しい２つの電力搬送インターバルで、各インターバルが前記特性共振期間より短い持続時間を有し、
前記通常動作範囲内で９０％より大きいピークを有する前記電源から負荷への変換効率を有する、
ことをさらに含む請求項１７０記載の装置。
【請求項１７８】
トランスを含み特性共振周波数及び期間を有する共振回路と、
前記１次スイッチが前記共振回路を駆動するために接続される２つ以上の１次スイッチを含み、
前記出力電圧が整流され、
前記負荷が通常動作範囲で変化し、
前記各コンバータ動作サイクルが、
（ａ）１つ以上の前記１次スイッチがオンであって電力が前記入力から前記出力へ前記トランス経由で伝達される間、ほぼ等しい持続時間の２つの電力伝達インターバルと、
（ｂ）前記１次スイッチがオフの間前記通常動作範囲でほぼ一定の持続時間をそれぞれが有する２つのエネルギーリサイクルインターバルと、
を特徴とし、
前記スイッチコントローラが、２次巻線の前記電流がゼロになるとき前記１次スイッチをオフにし、磁化電流が前記エネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために用いられることをさらに含む請求項１７０記載の装置。
【請求項１７９】
トランスを含み特性共振周波数及び期間を有する共振回路と、
前記１次スイッチが前記共振回路を駆動するために接続される２つ以上の１次スイッチを含み、
前記出力電圧が整流され、
前記負荷が通常動作範囲で変化し、
前記各コンバータ動作サイクルが、
（ａ）１つ以上の前記１次スイッチがオンであり、電力が前記入力から前記負荷へ前記トランスを経由して伝達され、前記コンバータの電圧及び電流が前記共振回路の前記特性共振周波数で上昇及び下降し、前記第１及び第２電力伝達インターバルが実質的に等しい持続時間であり、
（ｂ）前記１次スイッチがオフである間の２つのエネルギーリサイクルインターバルと、
（ｃ）通常動作範囲でほぼ一定の持続時間を有する期間と、
前記電流変換のために負荷電流で、Ｖｉｎが前記入力電源電圧であり、Ｖｏｕｔは前記整流出力電圧である、ほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎと、
を特徴とし、
エネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために磁化電流を用いることを含む請求項１７０記載の装置。
【請求項１８０】
供給用入力電源から負荷への供給のために電力を変換する方法であって、
トランスを設け、
前記トランスを駆動するための１次スイッチを設け、
前記トランスに接続されて前記負荷へ出力電圧を供給する出力回路を設け、
連続するコンバータ動作サイクルで前記１次スイッチを動作させるために適応されるスイッチコントローラを設け、
前記１次スイッチの前記オン抵抗を調整する調整制御回路を設けることを含む方法。
【請求項１８１】
前記出力を検知するために接続される入力を有する前記調整された制御回路を設け、
前記出力電圧を制御するために前記オン抵抗を調整するために前記調整制御回路をさらに適応することをさらに含む請求項１８０記載の方法。
【請求項１８２】
前記出力を検知するために接続される入力を有する前記調整された制御回路を設け、
前記オン抵抗を調整して前記出力電圧を制限する前記調整制御回路をなすことをさらに含む請求項１８０記載の方法。
【請求項１８３】
前記出力を検知するために接続される入力を有する調整制御回路を設け、
前記装置の起動の間制御出力電流を与えるために前記オン抵抗を変調するために前記調整制御回路をさらに適応せしめることをさらに含む請求項１８０記載の方法。
【請求項１８４】
前記入力は前記トランスの漏れ磁束を検知すべく適応されていることを特徴とする請求項１８３記載の方法。
【請求項１８５】
前記１次スイッチのゲート制御入力を駆動するために用いられる電圧を変化するために前記変調制御回路を適応せしめることをさらに含む請求項１８０記載の方法。
【請求項１８６】
ゲート駆動回路の供給電圧を変化させるために前記変調制御回路を適応せしめることをさらに含む請求項１８５記載の方法。
【請求項１８７】
１３より小なるＱを有し、特性共振周波数及び期間を有する前記トランスを含む共振回路を形成し、
前記出力電圧を整流し、
前記負荷が通常動作範囲で変化することを特徴とし、
前記１次スイッチが前記共振回路を駆動するために接続される２つ以上の１次スイッチを含むことを特徴とし、
１つ以上の前記１次スイッチがオンであり電力が前記入力から前記出力へ前記トランス経由で搬送される間、各コンバータ動作サイクルがほぼ等しい２つの電力搬送インターバルで、各インターバルが前記特性共振期間より短い持続時間を有することを特徴とし、
前記通常動作範囲内で９０％より大きいピークを有する前記電源から負荷への変換効率を与えることを含む、
ことをさらに含む請求項１８０記載の方法。
【請求項１８８】
トランスを含み特性共振周波数及び期間を有する共振回路を形成し、
前記出力電圧を整流し、
前記負荷が通常動作範囲で変化することを特徴とし、
前記１次スイッチが前記共振回路を駆動するために接続される２つ以上の１次スイッチを含むことを特徴とし、
前記各コンバータ動作サイクルが、
（ａ）１つ以上の前記１次スイッチがオンであって電力が前記入力から前記出力へ前記トランス経由で伝達される間、ほぼ等しい持続時間の２つの電力伝達インターバルと、
（ｂ）前記１次スイッチがオフの間前記通常動作範囲でほぼ一定の持続時間をそれぞれが有する２つのエネルギーリサイクルインターバルとを特徴とし、
前記スイッチコントローラが、２次巻線の前記電流がゼロになるとき前記１次スイッチをオフにするようになされ、
磁化電流を前記エネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために用いることをさらに含む請求項１８０記載の方法。
【請求項１８９】
トランスを含み特性共振周波数及び期間を有する共振回路を形成し、前記出力電圧を整流し、前記負荷が通常動作範囲で変化するコンバータにおいて用いられる請求項１８０記載の方法であって、  前記１次スイッチを連続するコンバータ動作サイクルにおいて動作させ、
前記コンバータ動作サイクルの各々が、
（ａ）１つ以上の前記１次スイッチがオンであって電力が前記入力から前記出力へ前記トランス経由で伝達される間、ほぼ等しい持続時間の２つの電力伝達インターバルと、
（ｂ）前記１次スイッチがオフである間の２つのエネルギーリサイクルインターバルとを特徴とし、
前記スイッチコントローラが２次巻線の前記電流がゼロに戻るとき前記１次スイッチをオフにし、
前記コンバータの電流が前記エネルギーリサイクルインターバルの間前記コンバータ内のキャパシタンスを充電及び放電するために用いられ、
前記電力変換に対する負荷電流でほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎを与え、Ｖｉｎが前記入力電源電圧であり、Ｖｏｕｔが負荷の前記整流出力電圧である、
ことを特徴とする方法。
【請求項１９０】
１次スイッチが、トランスを含み特性共振周波数及び期間を有する共振回路を駆動するために接続される２つ以上の１次スイッチを含み、出力電圧が整流され、前記負荷が通常動作範囲で変化するコンバータで用いられる請求項１８０記載の方法であって、
連続するコンバータ動作サイクルにおいて前記１次スイッチを動作させ、前記コンバータ動作サイクルの各々が、
（ａ）１つ以上の前記１次スイッチがオンであり、電力が前記入力から前記負荷へ前記トランスを経由して伝達され、前記コンバータの電圧及び電流が前記共振回路の前記特性共振周波数で上昇及び下降し、前記第１及び第２電力伝達インターバルが実質的に等しい持続時間であり、
（ｂ）前記１次スイッチがオフである間の２つのエネルギーリサイクルインターバルと、
（ｃ）前記通常動作範囲でほぼ一定の持続時間を有する期間と、
を特徴とし、
前記エネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために磁化電流が用いられることを特徴とする方法。
【請求項１９１】
単極性制御電圧を生成する装置であって、
１次巻線、２次巻き線、及び磁化インダクタンスを有するトランスと、
前記２次巻線の双極性電圧を生成するために前記１次巻線を駆動する駆動回路と、
前記制御電圧を供給する第１出力端子及び基準端子と、
前記２次巻線に接続され、
（ａ）前記第１出力端子及び前記基準端子を通って前記２次巻線を接続し
（ｂ）前記２次巻線の電圧が前記第１の極性であるとき、前記基準端子に前記第２出力端子をクランプし、
（ｃ）前記トランスの前記磁化インダクタンスと、前記第２出力端子と前記参照との間の前記キャパシタンスとの間のエネルギーリサイクルを可能にする、
ようなされたスイッチ回路と、
を含む装置。
【請求項１９２】
前記第１出力と前記基準端子との間の前記キャパシタンスがＭＯＳＦＥＴスイッチ寄生ゲートキャパシタンスであることを特徴とする請求項１９２記載の装置。
【請求項１９３】
前記スイッチ回路がＭＯＳＦＥＴを含むことを特徴とする請求項１９２記載の装置。
【請求項１９４】
前記第１出力端子に接続される第１入力を有する第１の制御されたスイッチをさらに含む請求項１９１記載の装置。
【請求項１９５】
前記スイッチ回路が前記第２巻線と前記基準端子との間で接続される第１スイッチと、
前記第２巻線と前記基準端子とに間で接続される第２スイッチと、
をさらに含み、
前記第１出力が前記第２巻線の第２端に接続されることを特徴とする請求項１９１記載の装置。
【請求項１９６】
前記第１出力に接続される第１制御入力を有する第１の制御されたスイッチと、
前記第１の制御されたスイッチが前記第２スイッチに接続される制御入力を含み、
前記第２の制御されたスイッチが前記第１スイッチに接続制御入力を含み、
前記第１及び第２スイッチが前記制御されたスイッチの制御閾値より小さい制御閾値をさらに含む、
ことをさらに含む請求項１９５記載の装置。
【請求項１９７】
前記基準に対する第２単極性制御電圧を供給する前記２次巻線の前記第１端に接続される第２出力端子と、
前記第２出力端子に接続される第２制御入力を有する第２制御スイッチとを含み、
前記スイッチ回路が、
（ｄ）前記２次巻線の電圧が前記第２極性であるとき、前記第２出力端子と前記基準端子と通って第２巻線に接続し、
（ｅ）前記２次巻線の電圧が前記第１の極性であるとき、前記基準端子に前記第２出力端子をクランプし、
（ｆ）前記トランスの前記磁化インダクタンスと、前記第２出力端子と前記参照との間の前記キャパシタンスとの間のエネルギーリサイクルを可能にするよう適応させるられている、
ことを特徴とする請求項１９６記載の方法。
【請求項１９８】
前記第１及び第２スイッチがＭＯＳＦＥＴを含むことを特徴とする請求項１９５記載の装置。
【請求項１９９】
前記第１及び第２スイッチが接合トランジスタを含むことを特徴とする請求項１９５記載の装置。
【請求項２００】
第１単方向性導電素子と並列に接続される第１抵抗とからなり、前記第１スイッチの前記制御入力と前記第２スイッチとの間に接続される第１直列回路と、
第２抵抗及び並列に接続される第２単方向導電素子とを含み、前記第２スイッチの前記制御入力と前記第１スイッチとの間で接続される第２直列回路とをさらに含み、
前記第１及び第２スイッチが接合トランジスタを含むことを特徴とする請求項１９６記載の装置。
【請求項２０１】
請求項１９１の装置であって、前記駆動回路が、前記スイッチをオン及びオフする共通信号基準に参照される制御端子及び前記トランスに接続される出力を各々が有する複数のスイッチと、
（前記スイッチがオン時に第１及び第２方向で前記駆動トランスの磁束を生じさせるためにそれぞれ極性が与えられる第１スイッチ及び第２スイッチを含み）前記制御端子に接続され、連続する制御サイクルで前記第１及び第２スイッチを動作させるように構成される制御回路と、からなり、
前記制御サイクルの各々は、
（ａ）  前記第１及び第２のうちの１つがオンである間の２つのオンインターバルと、
（ｂ）  前記第１及び第２スイッチの両方がオフである間の２つのオフインターバルと、を含み、
前記駆動トランスに蓄積されたエネルギーが前記複数のスイッチの寄生出力キャパシタンス、前記スイッチ回路の寄生キャパシタンス前記第１出力端子及び前記基準端子に接続される制御入力を有する１つ以上のパワースイッチング装置の寄生入力キャパシタンスとを充電及び放電するために用いられる、
ことを特徴とする装置。
【請求項２０２】
前記スイッチをオン及びオフする共通信号基準に参照される制御端子及び前記トランスに接続される出力を各々が有する複数のスイッチと、前記複数のスイッチがオン時に第１及び第２方向で前記駆動トランスの磁束を生じさせるようにそれぞれ極性が与えられる第１スイッチ及び第２スイッチを含み、
前記制御端子に接続され、連続する制御サイクルで前記第１及び第２スイッチを動作させるように構成される制御回路と、を含み、
前記制御サイクルの各々が
（ａ）前記第１及び第２のうちの１つがオンである間の２つのオンインターバルと、
（ｂ）前記第１及び第２スイッチの両方がオフである間の２つのオフインターバルと、を含み、
前記駆動トランスに蓄積されたエネルギーが、前記複数のスイッチの寄生出力キャパシタンス、前記スイッチ回路の寄生キャパシタンス、及び前記第１出力端子と前記基準端子との間に接続される制御入力を有する１対の相補的パワースイッチング装置の寄生入力キャパシタンスとを充電及び放電するために用いられ、（前記１対の相補的スイッチング回路がオフインターバルの１部においてオフとなることを特徴とする、請求項１９１記載の方法。
【請求項２０３】
単方向制御電圧を供給する方法であって、
１次巻線、２次巻き線、及び磁化インダクタンスを有するトランスを設け、
前記２次巻線間に双方向電圧を生成するために前記１次巻線を駆動する駆動回路を設け、
前記制御電圧を供給する第１出力端子及び基準端子を設け、
前記２次巻線に接続されかつ、
（ａ）前記第１出力端子及び前記基準端子を通って前記２次巻線を接続し
（ｂ）前記２次巻線の電圧が前記第１の極性であるとき、前記基準端子に前記第２出力端子をクランプし、
（ｃ）前記トランスの前記磁化インダクタンスと、前記第２出力端子と前記参照との間の前記キャパシタンスとの間のエネルギーリサイクルを可能にする、スイッチ回路を設ける、
ことを含む方法。
【請求項２０４】
１次巻線、２次巻線、及び磁化インダクタンスを有するトランス及びスイッチング回路を用いる回路において第１出力端子及び基準端子の間に単方向制御電圧を供給する方法であって、
前記第２巻線の双方向電圧を生成する前記１次巻線を駆動し、
前記２次巻線間の電圧が第１極性であるとき、前記２次巻線を前記第１出力端子を前記基準端子の間に接続し、
前記２次巻線の電圧が第２極性であるとき前記基準端子に前記第１出力端子をクランプし、
前記トランスの前記磁化インダクタンスと前記スイッチング回路の寄生キャパシタンスとの間及び前記第１出力端子及び前記基準端子との間でエネルギーをリサイクルする、
ことを含む方法。
【請求項２０５】
前記第１出力端子及び基準端子の間の前記負荷容量がＭＯＳＦＥＴの寄生ゲートソースキャパシタンスを含むことを特徴とする請求項２０３又は２０４記載の方法。
【請求項２０６】
前記スイッチ回路にＭＯＳＦＥＴを用いることをさらに含む請求項２０５記載の方法。
【請求項２０７】
前記第１出力端子に接続される第１制御入力を有する第１制御スイッチを設けることをさらに含む請求項２０３記載の方法。
【請求項２０８】
前記２次巻線の第１端と前記基準端子との間で第１スイッチを用い、
前記２次巻線の第２端と前記基準端子との間で第２スイッチを用い、
前記２次巻線の前記第２端に前記第１出力端子を接続することを含む請求項２０３記載の方法。
【請求項２０９】
前記第１出力端子に接続される第１制御入力を有する第１制御スイッチを設け、
前記第１スイッチの制御入力を前記第２スイッチに接続し、
前記第２スイッチの制御入力を前記第１スイッチに接続し、
前記制御されたスイッチの制御閾値より低い制御閾値を有する前記第１及び第２スイッチを設けることをさらに含む請求項２０８記載の方法。
【請求項２１０】
前記基準に対して第２単方向制御電圧を供給する前記２次巻線の前記第１端に第２出力端子を接続し、
前記第２出力端子に接続された第２制御入力を有する第２制御スイッチを設け、
前記スイッチ回路を、
（ｄ）前記２次巻線の電圧が前記第２極性であるとき、前記第２出力端子と前記基準端子との間に第２巻線を接続し、
（ｅ）前記２次巻線の電圧が前記第１の極性であるとき、前記基準端子に前記第２出力端子をクランプし、
（ｆ）前記トランスの前記磁化インダクタンスと、前記第２出力端子と前記基準端子との間の前記キャパシタンスと、の間のエネルギーリサイクルを可能にするようなした、
ことを特徴とする請求項２０９記載の方法。
【請求項２１１】
前記第１及び第２スイッチのためにＭＯＳＦＥＴを用いることをさらに含む請求項２０８記載の方法。
【請求項２１２】
前記第１及び第２スイッチのために接合トランジスタを用いることをさらに含む請求項２０８記載の方法。
【請求項２１３】
第１単方向性導電素子と並列に接続される第１抵抗を有し、前記第１直列回路が前記第１及び前記第２スイッチの前記制御入力の間に接続される前記第１直列回路を設け、
第２抵抗及び並列に接続される第２単方向性導電素子を有し、前記第２スイッチの前記制御入力と前記第１スイッチとの間に接続される前記第２直列回路を設け、
前記第１及び第２スイッチに対して接合トランジスタを用いることをさらに含む請求項２０９記載の方法。
【請求項２１４】
請求項２０４記載の方法であって、前記駆動ステップにおいては、
前記駆動トランスを駆動するために複数のスイッチを用い、
前記スイッチをオン及びオフするための共通の信号基準に各スイッチの制御端子を接続し、
オン時に第１及び第２方向で前記駆動トランスの磁化磁束をそれぞれ生じるための複数のスイッチの中の第１及び第２スイッチを用い、
連続する制御サイクルにおいて前記第１及び第２スイッチを動作させ、
各サイクルが、
（ａ）  前記第１及び第２のうちの１つがオンである間の２つのオンインターバルと、
（ｂ）前記第１及び第２スイッチの両方がオフである間の２つのオフインターバルと、を特徴とし、
前記駆動トランスに蓄積されたエネルギーが前記複数のスイッチの寄生出力キャパシタンスと、前記第１出力端子及び前記基準端子に接続される制御入力を有する１つ以上のパワースイッチング装置の寄生入力キャパシタンスとを充電及び放電するために用いられる、
ことを特徴とする請求項２０４記載の方法。
【請求項２１５】
請求項２１０記載の方法であって、前記トランスを駆動するための複数のスイッチを与えることを含む駆動回路を設け、
オン時に第１及び第２方向で前記駆動トランスの磁化磁束をそれぞれ生じるための複数のスイッチの中の第１及び第２スイッチを用いて、
連続する制御サイクルにおいて前記第１及び第２スイッチを動作させ、
各サイクルが、
（ａ）  前記第１及び第２のうちの１つがオンである間の２つのオンインターバルと、
（ｂ）前記第１及び第２スイッチの両方がオフである間の２つのオフインターバルと、を特徴とし、
前記駆動トランスに蓄積されたエネルギーが前記複数のスイッチ、前記スイッチ回路、及び前記第１及び第２の制御されたスイッチの寄生入力キャパシタンスとの充放電に用いられる、
ことを特徴とする方法。
【請求項２１６】
パワートランスを駆動するための１対の相補的電力スイッチング装置として前記第１及び第２制御スイッチを構成し、
前記１対の相補的パワースイッチング装置がオフのとき前記オフインターバルの間サブインターバルを与えることを特徴とする請求項２１５記載の方法。
【請求項２１７】
共通のダイ上に形成され、ゲート、電源及びドレインを各々が有して同じ閾値電圧を有する複数のＦＥＴを含む第１集積半導体装置と、
前記第１集積半導体装置は第１スイッチ部と第１クランプ部を有し、前記第１スイッチ部が並列に接続された複数のＦＥＴのうち１つ以上を含み、前記第１クランプ部が前記複数のＦＥＴのうち１つ以上を含み、
前記第１集積半導体装置の前記第１スイッチ部に接続される第１回路と、
前記第１集積半導体装置の前記第１クランプ部に接続される第２回路であって、前記クランプ部がオンのときクランプされるように構成される前記第２回路と、からなり、
前記第１スイッチ部及び第１クランプ部の複数のＦＥＴのうち１つ以上のＦＥＴの前記ゲートが第１ゲート端子に接続され、
前記第１スイッチ部及び第１クランプ部の複数のＦＥＴのうち１つ以上のＦＥＴの前記電源が第１電源端子に接続され、
前記クランプ部が、前記スイッチ部のオンに応答して前記第２回路をクランプすることを特徴とする装置。
【請求項２１８】
複数のＦＥＴの前記ゲートが前記第１集積半導体装置内で一緒に接続され、
前記第１ゲート端子が前記第１集積半導体装置の端子であることを特徴とする請求項２１７記載の装置。
【請求項２１９】
複数のＦＥＴの前記ゲートが１つのゲートからなり、
前記第１ゲート端子が前記第１集積半導体装置の端子であることを特徴とする請求項２１８記載の装置。
【請求項２２０】
前記複数のＦＥＴの前記電源が前記第１集積半導体装置内で一緒に接続され、
前記第１ゲート端子が前記第１集積半導体装置の端子であることを特徴とする請求項２１７記載の装置。
【請求項２２１】
前記複数のＦＥＴの前記電源が共通の電源からなり、
前記第１ゲート端子が前記第１集積半導体装置の端子であることを特徴とする請求項２２０記載の装置。
【請求項２２２】
前記第１集積半導体装置が、
前記第１ゲート端子と、
前記第１電源端子と、
前記第１スイッチ部の複数のＦＥＴのうちの１つ以上のＦＥＴの前記ドレインに接続されるスイッチドレイン端子と、
前記第１クランプ部の前記複数のＦＥＴのうちの１つ以上の前記ドレインに接続されるクランプドレイン端子と、
をさらに含むことを特徴とする請求項２１７記載の装置。
【請求項２２３】
前記第１集積半導体装置が４端子装置であることを特徴とする請求項２２２記載の装置。
【請求項２２４】
前記第１集積半導体装置が同期整流装置として構成されていることを特徴とする請求項２２２記載の装置。
【請求項２２５】
共通のダイ上に形成され、ゲート、電源及びドレインを各々が有して同じ閾値電圧を有する複数のＦＥＴを含む第２集積半導体装置を更に含み、
前記第２集積半導体装置が第２スイッチ部と第２クランプ部を有する、前記第２スイッチ部が並列に接続された複数のＦＥＴのうち１つ以上を含み、前記第２クランプ部が前記複数のＦＥＴのうち１つ以上を含み、
前記第２イッチ部及び第２クランプ部の複数のＦＥＴのうち１つ以上のＦＥＴの前記ゲートが第２ゲート端子に接続され、
前記第２スイッチ部及び第２クランプ部の複数のＦＥＴのうち１つ以上のＦＥＴの前記電源が第２電源端子に接続され、
前記第２ゲート端子が前記第１クランプ部でクランプするようになされ前記第１ゲート端子が前記第２クランプでクランプされるようになされることを特徴とすることをさらに含む請求項２１７記載の装置。
【請求項２２６】
前記ＦＥＴがＭＯＳＦＥＴを含むことを特徴とする請求項２１７記載の装置。
【請求項２２７】
共通のダイ上に形成され、ゲート、電源及びドレインを各々が有して同じ閾値電圧を有する複数のＦＥＴを含む第１集積半導体装置と、を更に含み、
前記第１集積半導体装置が第１スイッチ部と第１クランプ部を有し、前記第１スイッチ部が並列に接続された複数のＦＥＴのうち１つ以上を含み、前記第１クランプ部が前記複数のＦＥＴのうち１つ以上を含み、
前記第１スイッチ部及び第１クランプ部の複数のＦＥＴのうち１つ以上のＦＥＴの前記ゲートが第１ゲート端子に接続され、
前記第１スイッチ部及び第１クランプ部の複数のＦＥＴのうち１つ以上のＦＥＴの前記電源が第１電源端子に接続され、
前記スイッチ回路が前記第１クランプ部を含むことを特徴とする請求項１９１記載の装置。
【請求項２２８】
請求項２２７記載の装置であって、前記第１クランプ部が前記２次巻線の第１端に接続されたドレイン端子を有し、
前記第１電源端子が前記基準端子に接続され、
前記第１ゲート端子が前記２次巻線の第２端に接続され、
前記２次巻線の前記第２端と前記基準端子との間に接続される第２スイッチで、前記２次巻線の前記第１端に接続される制御入力を有する前記第２スイッチと、
をさらに含み、
前記第１クランプ部が前記２次巻線の前記第１端を前記基準端子にクランプし、前記スイッチ部がオンのとき前記第２スイッチをオフに保持することを特徴とする請求項２２７記載の装置。
【請求項２２９】
共通のダイ上に形成され、ゲート、電源及びドレインを各々が有して同じ閾値電圧を有する複数のＦＥＴを含む第２集積半導体装置を更に有し、
前記第２集積半導体装置が第２スイッチ部と第２クランプ部を有し、前記第２スイッチ部が並列に接続された複数のＦＥＴのうち１つ以上を含み、前記第２クランプ部が前記複数のＦＥＴのうち１つ以上を含み、
前記第２スイッチ部及び第２クランプ部の複数のＦＥＴのうち１つ以上のＦＥＴの前記ゲートが第２ゲート端子に接続され、
前記第２スイッチ部及び第１クランプ部の複数のＦＥＴのうち１つ以上のＦＥＴの前記電源が第１電源端子に接続され、
前記第２ゲート端子が前記第１クランプでクランプするようになされ前記第１ゲート端子が前記第２クランプでクランプされるようになされていることを特徴とする請求項２２７記載の装置。
【請求項２３０】
請求項２２９記載の装置であって、前記第１クランプ部が前記２次巻線の第１端に接続され、
前記第２クランプ部が前記第２巻線の第２端に接続されるドレイン端子を含み、
前記第１電源端子及び第２電源端子が前記基準端子に接続され、
前記第１ゲート端子が前記２次巻線の第１端に接続され、
前記第１クランプ部が前記２次巻線の前記第１端を前記基準端子にクランプし、前記スイッチ部がオンのとき前記第２スイッチをオフに保持し、
前記第２クランプ部が前記２次巻線の前記第２端を前記基準端子にクランプし、前記第２スイッチ部がオンのとき前記第１スイッチ及び第１クランプ部をオフに保持する、
ことを特徴とする装置。
【請求項２３１】
前記第１及び第２スイッチ部がパワートランスを駆動することを特徴とする請求項２３０記載の装置。
【請求項２３２】
前記第１の制御されたスイッチ及び第１スイッチとを第１のダイ上に集積し、それぞれに同じ閾値電圧が与えられ、
前記第２の被制御スイッチ及び第２スイッチとを第２のダイ上に集積し、それぞれに同じ閾値電圧が与えられることを特徴とする請求項２１１記載の方法。
【請求項２３３】
２ステージ電力変換方法であって、前記入力電源からの電力を受電するために接続される入力と、第２電力変換ステージへ調整電圧を供給する出力とを有するプレレギュレータを設け、
前記第２電力変換ステージが請求項１乃至４のいずれか１の方法を含むことを含む２ステージ電力変換方法。
【請求項２３４】
前記プレレギュレータがバックブーストスイッチングレギュレータを含むことを特徴とする請求項２３３記載の方法。
【請求項２３５】
前記プレレギュレータがＺＶＳバックブーストレギュレータを含むことを特徴とする請求項２３３記載の方法。
【請求項２３６】
前記入力電源から電力を受電するために接続される入力と前記装置へ調整された電圧を供給する出力とを有するプレレギュレータをさらに含む請求項２８乃至３０のいずれか１記載の装置を含むＤＣ−ＤＣコンバータ。
【請求項２３７】
前記プレレギュレータがバックブーストスイッチングレギュレータを含むことを特徴とする請求項２３６記載の装置。
【請求項２３８】
前記プレレギュレータがＺＶＳバックブーストレギュレータを含むことを特徴とする請求項２３６記載の装置。
【請求項２３９】
前記第１レギュレータがバックブーストスイッチングレギュレータを含むことを特徴とする請求項８０乃至８４のいずれか１記載の方法または請求項１０３乃至１０５のいずれか１記載の装置。
【請求項２４０】
前記第１レギュレータがバックブーストＺＶＳレギュレータを含むことを特徴とする請求項８０乃至８４のいずれか１記載の方法または請求項１０３乃至１０５のいずれか１記載の装置。
【請求項２４１】
前記ＰＲＭがバックブーストスイッチングレギュレータを含むことを特徴とする請求項９４記載の方法または請求項１１８記載の装置。
【請求項２４２】
前記ＰＲＭがバックブーストＺＶＳレギュレータを含むことを特徴とする請求項９４記載の方法または請求項１１８記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本出願は２００２年１月３１に出願されかつ米国特許出願第１０／０６６，４１８号の継続中の一部継続出願である。
本発明は電気的電力変換分野に関し、特に分布型電力変換システムに関する。
【０００２】
【発明の背景】
ＤＣ−ＤＣコンバータはＤＣ電気入力電源から負荷へと絶縁形トランスの巻線間をエネルギーバケツを搬送させて電力を運ぶ。負荷に供給されるＤＣ出力電圧は内部のパワースイッチ素子のタイミングを調整することによって（例えば、コンバータスイッチング周波数、及び／またはスイッチングデューティサイクル、及び／またはスイッチング位相を制御することによって）制御される。ここで定義されたように、「ＤＣ−ＤＣコンバータ」の機能は、ａ）入力電源と負荷との間の絶縁、ｂ）入力電圧から出力電圧への変換、及びｃ）出力電圧の調整、から成る。ＤＣ−ＤＣコンバータはスイッチングパワーコンバータの広い分野の一部と考えられ、「スイッチングレギュレータ」と呼ばれて、電力をリアクタント素子における中間貯蔵を通ったエネルギーを処理することにより入力電源から負荷へと変換する。ここで定義したように、「スイッチングレギュレータ」の機能は、ａ）入力電圧から出力電圧への変換、及びｂ）出力電圧の調整、から成る。所望出力電圧が基本的に入力電圧の正また負の整数（または有理数）倍であるとき、変換機能も容量性の「充電ポンプ」によって効果的に実行され、キャパシタからの充電を追加及び減じることによってエネルギーを搬送する。
【０００３】
高周波数（例えば、１ＭＨｚ）で効果的にスイッチング可能な市販のＤＣ−ＤＣコンバータの導入がＤＣ−ＤＣコンバータ機能の特筆すべき小型化をもたらした。１９８０年代初期のゼロ電流スイッチング（「ＺＣＳ」）及びゼロ電圧スイッチング（「ＺＶＳ」）電力変換トポロジーの発明によって可能となった切替損失の減少は、コンバータ動作周波数の増加につながり電力密度における同一参照の進歩へと形をかえた。ＤＣ−ＤＣコンバータの電力密度はおよそ１ワット／立方インチから２０ワット／立方インチを越えるまでに急増した。供給される電力単位毎のＤＣ−ＤＣコンバータの容積が減少し、対応してＤＣ−ＤＣコンバータの重量が減少すると、ＤＣ−ＤＣコンバータの配置に多くの新しい機会が生み出され、さらに進んだ電力システム及び電子製品及び電子システムのための電力システム構造の開発が可能となった。これらの製品及びシステムは市販のスイッチングレギュレータ及び充電ポンプの電力密度及び効率が進歩したことからも恩恵を受けている。
【０００４】
高周波数ＤＣ−ＤＣコンバータはパッケージ化され機械的装着が熱管理において柔軟性を設ける。一般的なＤＣ−ＤＣコンバータ（図１）は包囲されたアセンブリ１０であり熱を抽出する金属表面１２及びコンバータを電源及び負荷に接続する接続ピン１３から成る。最新のＤＣ−ＤＣコンバータは、多くのベンダーから市販され、１立方インチ毎に１００ワットまでの電力密度を提供し、ピンを除いたアセンブリ全体の高さは概ね０．５インチである。
【０００５】
ＤＣ−ＤＣコンバータの動作効率及び電力密度を一方とし、コンバータが動作するよう設計されている入力電圧の範囲を他方とする二者の間で諸条件が考慮されなければならないことは公知である。より狭い入力電圧動作範囲によってより効率的なコンバータとより高い電力密度が可能になる。電力供給の所定のレベルに対して、パワーコンバータの効率性が出力電圧の降下とともに通常低下することもまた公知である。例えば、１００アンペア（１００ワット）で２Ｖを供給するコンバータは２０アンペア（１００ワット）で５Ｖを供給するコンバータより大きい損失を通常示す。
【０００６】
ある電気システムはプリント回路基板（「ＰＣＢ」）上にあって、外装またはラック内にきっちりと配置されて配線された、非常に多くのサブシステムを含み、各ＰＣＢはＰＣＢ上の回路の固有電力要件にぴったりあてはまる相補的電圧を必要とする。高密度で低い外形（高さ０．５インチ）のＤＣ−ＤＣコンバータが利用可能になる以前には、ほとんどのかかるシステムは「集中電力構造」（「ＣＰＡ」）に依存した。ＣＰＡアーキテクチャにおいて、ＰＣＢが必要とする種々のうまく調整された電圧（即ち、２Ｖ、５Ｖ、１２Ｖ）が集中電力供給で生成され、ＰＣＢサブアセンブリの各々に供給されるためにシステム周辺にバスで運ばれる。ＣＰＡアーキテクチャで、比較的低電圧での高電流は実質的な距離に渡って供給される必要があり、システム全体に亘る渡る電力損失及び電圧低下を管理することは難しく費用がかかる。高密度ＤＣ−ＤＣコンバータが出現してＣＰＡから「分布形電力構造」（「ＤＰＡ」）への移行が可能となった。ＤＰＡアーキテクチャでは、これらの問題は、あまりうまく調整されていない比較的高電圧（例えば、３００Ｖ、４８Ｖ、２４Ｖ）をシステム周辺にバスで運び、ＰＣＢ上のＤＣ−ＤＣコンバータへ入力電力を提供し、それが点負荷で分離、電圧変換、及び調整機能を実行することによって解決される。電力分布を容易にすることに加えて、ＤＰＡはシステム設計に柔軟性を与える。なんとなれば、各サブシステムはＤＣ−ＤＣコンバータを設けることができ、変更を必要とせずに中央電力供給または電力分布システムに必要とされるいかなる電力も供給するからである。システム設計の柔軟性は高密度スイッチングレギュレータ及び充電ポンプが利用可能になることによってさらに向上される。
【０００７】
ＤＰＡアーキテクチャは、タビス（Ｔａｂｉｓｚ）氏その他による「現在及び将来の電力システム（Ｐｒｅｓｅｎｔ  ａｎｄ  Ｆｕｔｕｒｅ  ｏｆ  Ｄｉｓｔｒｉｂｕｔｅｄ  Ｐｏｗｅｒ  Ｓｙｓｔｅｍ）」１９９２年発行ＡＰＥＣ’９２会議議事録頁１１乃至１８、ムウィーン（Ｍｗｅｅｎｅ）氏その他による「１００％デューティレシオで操作された高効率１．５ｋＷ、３９０−５０Ｖハーフブリッジコンバータ（Ａ  Ｈｉｇｈ−Ｅｆｆｉｃｉｅｎｃｙ  １．５  ｋＷ，  ３９０−５−Ｖ  Ｈａｌｆ−Ｂｒｉｄｇｅ  Ｃｏｎｖｅｒｔｅｒ  ａｔ  １００％  Ｄｕｔｙ  Ｒａｔｉｏ）」１９９２年発行ＡＰＥＣ‘９２会議議事録頁７２３乃至７３０、チョイ（Ｃｈｏｉ）氏その他による「配下の他コンバータを駆動するＤＣ−ＤＣコンバータの変遷型及び制御（Ｄｙｎａｍｉｃｓ  ａｎｄ  Ｃｏｎｔｒｏｌ  ｏｆ  ＤＣ−ｔｏ−ＤＣ  Ｃｏｎｖｅｒｔｅｒｓ  Ｄｒｉｖｉｎｇ  Ｏｔｈｅｒ  Ｃｏｎｖｅｒｔｅｒｓ  Ｄｏｗｎｓｔｒｅａｍ）」１９９９年１０月発行回路及びシステムに関するＩＥＥＥ報告書−１：基本セオリ及び適用頁１２４０乃至１２４８、及びリー（Ｌｅｅ）氏その他による「分布電力システム適用のためのトポロジ及び設計考察（Ｔｏｐｏｌｏｇｉｅｓ  ａｎｄ  Ｄｅｓｉｇｎ  Ｃｏｎｓｉｄｅｒａｔｉｏｎｓ  ｆｏｒＤｉｓｔｒｉｂｕｔｅｄ  Ｐｏｗｅｒ  Ｓｙｓｔｅｍ  Ａｐｐｌｉｃａｔｉｏｎｓ）」２００１年６月発行ＩＥＥＥ議事録頁９３９乃至９５０、において検討されている。
【０００８】
非共振フルブリッジ、ハーフブリッジ、及びプッシュプルＤＣ−ＤＣトランストポロジーが公知である。例えば、サバーン（Ｓｅｖｅｒｎｓ）氏及びブルーム（Ｂｌｏｏｍ）氏による「現在のＤＣ−ＤＣ切替モード電力変換回路（Ｍｏｄｅｒｎ  ＤＣ−ｔｏ−ＤＣ  Ｓｗｉｔｃｈｍｏｄｅ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｏｎ  Ｃｉｒｃｕｉｔｓ」ＩＳＢＮ０−４４２−２１３９６−４の頁７８乃至１１１でわかる。スイッチングパワーコンバータの直列、並列、及び他の共振形式も公知である。例えば、ステイガーワルド（Ｓｔｅｉｇｅｒｗａｒｌｓ）氏による「ハーフブリッジ非共振コンバータトポロジの比較（Ａ  Ｃｏｍｐａｒｉｓｏｎ  ｏｆ  Ｈａｌｆ−Ｂｒｉｄｇｅ  Ｒｅｓｏｎａｎｔ  Ｃｏｎｖｅｒｔｅｒ  Ｔｏｐｏｌｏｇｉｅｓ）」１９８８年４月発行パワーエレクトロニクスに関するＩＥＥＥ報告書、Ｖｏｌ．２Ｎｏ．２でわかる。入力電圧電源から動作するための可変周波数で直列共振ハーフブリッジコンバータは、ベーカー（Ｂａｋｅｒ）氏による「ＦＥＴ制御非共振充電動力分布装置を有する高周波数電力変換（Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｏｎ  Ｗｉｔｈ  ＦＥＴ−Ｃｏｎｔｒｏｌｌｅｄ  Ｒｅｓｏｎａｎｔ  Ｃｈａｒｇｅ  Ｔｒａｎｓｆｅｒ）」１９８３年４月発行ＰＣＩ議事録、及びネロン（Ｎｅｒｏｎｅ）氏による米国特許第４，６４８，０１７号に開示されている。入力電源から動作するハーフブリッジ、シングルステージ、ＺＶＳ、マルチ共振、可変周波数コンバータは、タビス（Ｔａｂｉｓｚ）氏その他による米国特許第４，８４１，２２０号及びタビス（Ｔａｂｉｓｚ）氏その他による米国特許第４，８６０，１８４に示されている。インダクタが入力電源と共振コンバータとの間に置かれる可変周波数、フルブリッジ、共振コンバータは、ディヴィアン（Ｄｉｖｉａｎ）氏による「高周波数共振モードＤＣ／ＤＣコンバータのための設計考察（Ｄｅｓｉｇｎ  Ｃｏｎｓｉｄｅｒａｔｉｏｎ  ｆｏｒ  Ｖｅｒｙ  ＨｉｇｈＦｒｅｑｕｅｎｃｙ  Ｒｅｓｏｎａｎｔ  Ｍｏｄｅ  ＤＣ／ＤＣ  Ｃｏｎｖｅｒｔｅｒｓ）」１９８７年１月発行パワーエレクトロニクスに関するＩＥＥＥ報告書Ｖｏｌ．ＰＥ−２、Ｎｏ．１に開示されている。可変周波数、ＺＶＳ、ハーフブリッジＬＬＣ直列共振コンバータはボー・ヤン（Ｂｏ  Ｙａｎｇ）氏その他による「前部ＤＣ−ＤＣ変換のためのＬＬＣ共振コンバータ（ＬＬＣ  Ｒｅｓｏｎａｎｔ  Ｃｏｎｖｅｒｔｅｒ  ｆｏｒ  Ｆｒｏｎｔ  Ｅｎｄ  ＤＣ−ＤＣ  Ｃｏｎｖｅｒｓｉｏｎ）」２００１年４月発行バージニア州ブラックスバーグでのＣＰＥＳセミナー２００１、で開示された。用語「低Ｑ」は軽い負荷での動作のことを言う「低Ｑ」ハーフブリッジ直列共振コンバータの分析及びシミュレーションがボー・ヤン（Ｂｏ  Ｙａｎｇ）氏その他による「直列共振コンバータ及びその適用の低Ｑ特性（Ｌｏｗ  Ｑ  Ｃｈａｒａｃｔｅｒｉｓｔｉｃ  ｏｆ  Ｓｅｒｉｅｓ  Ｒｅｓｏｎａｎｔ  Ｃｏｎｖｅｒｔｅｒ  ａｎｄ  Ｉｔｓ  Ａｐｐｌｉｃａｔｉｏｎ）」２００１年４月バージニア州ブラックスバーグでのＣＰＥＳセミナー２００１で開示された。
【０００９】
固定周波数ハーフブリッジ及びフルブリッジ共振コンバータも公知であり、出力電圧制御はスイッチのタイミングを相対的に制御することによって実現される。入力電圧電源から動作するハーフブリッジ、シングルステージ、ＺＶＳ、マルチ共振、固定周波数コンバータはジョヴァノビック（Ｊｏｖａｎｏｖｉｃ）氏その他による米国特許第４，９３１，７１６号に示されている。入力電圧電源から動作するフルブリッジ、シングルステージ、ＺＶＳ、共振、固定周波数コンバータがヘンス（Ｈｅｎｚｅ）氏その他による米国特許第４，８５５，８８８号に示されている。
【００１０】
コンバータの特性共振周波数に等しい周波数で動作するフルブリッジ、シングルステージ、ＺＣＳ、直列共振、固定周波数コンバータがパルス（ｐａｌｚ）氏による「Ｓｔｒｏｍｖｅｒｓｏｒｇｕｎｇ  ｖｏｎ  Ｓａｔｅｌｌｉｔｅｎ−Ｗａｎｄｅｒｆｅｌｄｒｏｈｒｅｎ  ｈｏｈｅｒ  Ｌｉｅｓｔｕｎｇ（「衛星への電力供給−高容量移動−波長チューブ」）１９７４年発行シーメンスＺｅｉｔｓｓｈｒｉｆｔのＶｏｌ．４８の頁８４０乃至８４６に示されている。蛍光灯に電力を供給するハーフ及びフルブリッジ、シングルステージ、ＺＶＳ、共振、コンバータが米国特許第５，６１５，０９３号に示されている。
【００１１】
合衆国マサチューセッツ州ハドソンのシンコー（ＳｙｎＱｏｒ）社によって売り出されたＤＣ−ＤＣ変換器は「ＢｕｓＱｏｒＴＭバスコンバータ」と呼ばれ、２４０ワットの電力レベルで、調整４８ＶＤＣ入力を１２ＶＤＣ出力に変換し、増大した出力電力供給に対して他の同様のコンバータと並列され、１／４ブリックフォーマットでパッケージ化されている。それはデータシート「先行技術スペック、狭域入力、分離ＤＣ／ＤＣバスコンバータ」２００２年の８月発行シンコー社資料Ｎｏ．００５−２ＢＱ５１２Ｊ、Ｒｅｖ．７に開示されている。
【００１２】
共振電力変換の技術は、ＺＣＳまたはＺＶＳ制御技術のいずれかを利用し、完了されるかわざと中断される共振サイクルが可能な共振周波数より小または大なる動作を含み、エリクソン（Ｅｒｉｃｋｓｏｎ）氏及びマクシモヴィック（Ｍａｋｓｉｍｏｖｉｃ）氏による「パワーエレクトロニクスの基本（Ｆｕｎｄａｍｅｎｔａｌｓ  ｏｆ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ）」２版、２００１年クルワーアカデミック出版発行の１９章にまとめられている。
【００１３】
カスケードされたコンバータは公知であって、１次コンバータが制御されて電圧または電流を生成し、ＤＣ−ＤＣ変換器ステージのための入力電力の電源として働く。カスケードされたコンバータの参照形式はサバーン（Ｓｅｒｖｅｒｎｓ）氏及びブルーム（Ｂｌｏｏｍ）氏の同書頁１１４乃至１１７及び１３６乃至１３９で検討されている。ベーカーの同書はハーフブリッジ、共振、可変周波数コンバータとカスケードされた電圧プレレギュレータの使用を検討している。ジョーンズ（Ｊｏｎｅｓ）氏の米国特許第４，５３３，９８６号はＰＷＭコンバータ及びＦＭ共振ハーフブリッジコンバータの両方とカスケードされた連続モードＰＷＭブーストコンバータを示し、停滞時間を改善しＡＣ入力電源に現れる力率を改善する。ゼロ電圧遷搬送出電流、フルブリッジＰＷＭコンバータは、ＰＷＭフルブリッジコンバータに制御電流を供給するＰＷＭブーストコンバータから成り、ファ（Ｈｕａ）氏その他による「新しいゼロ電圧変遷ＰＷＭコンバータ（Ｎｏｖｅｌ  Ｚｅｒｏ−Ｖｏｌｔａｇｅ  Ｔｒａｎｓｉｔｉｏｎ  ＰＷＭ  Ｃｏｎｖｅｒｔｅｒｓ）」１９９４年３月発行パワーエレクトロニクスに関するＩＥＥＥ報告書Ｖｏｌ．９、Ｎｏ．２頁６０５に示されている。スチュアート（Ｓｔｕａｒｔ）氏による米国特許第４，８５３，８３２号は、フルブリッジ直列共振コンバータを示し、ＡＣバス電力を分布整流負荷に与えるために直列共振ＤＣ−ＤＣ変換器ステージとカスケードされる。ＤＰＡのＤＣ−ＤＣコンバータの点負荷に入力電力を与えるために使用するハーフブリッジＰＷＭ・ＤＣ−ＤＣ変換器ステージが、ムウィーン（Ｍｗｅｅｎｅ）氏その他による同書に開示されている。シュルツ（Ｓｃｈｌｅｃｈｔ）氏による米国特許Ｎｏ．５，９９９，４１７及びＮｏ．６，２２２，７４２は、スイッチングレギュレータとカスケードされたＤＣ−ＤＣ変換器ステージを組み込むＤＣ−ＤＣコンバータを示す。ヴィンシアレリ（Ｖｉｎｃｉａｒｅｌｌｉ）氏による「バックブーストＤＣ−ＤＣスイッチングパワー変換（Ｂｕｃｋ−Ｂｏｏｓｔ  ＤＣ−ＤＣ  Ｓｗｉｔｃｈｉｎｇ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｏｎ）」２００２年８月出願の米国特許出願第１０／２１４，８５９号は本出願と同じ出願人よって出願され参照として組み込まれ、新しい高効率ＺＶＳバックブーストコンバータトポロジーを開示し、ＤＣ−ＤＣコンバータ及びＤＣ−ＤＣトランスとカスケードされた開示されたトポロジーを含むフロントエンドコンバータを示す。
【００１４】
合衆国カリフォルニア州サンタクララのインテル株式会社によって提案された電力分布構造は、ＮＰＳＡ（「新電力供給構造（Ｎｅｗ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ａｒｃｈｉｔｅｃｔｕｒｅ）」と呼ばれ、コルソン（Ｃｏｌｓｏｎ）氏によって「インテルプラットフォームソリューション（Ｉｎｔｅｌ  Ｐｌａｔｆｏｒｍ  Ｓｏｌｕｔｉｏｎｓ）」１９９９年９月発行２３号、に開示された。さらに、レイノルド（Ｒｅｙｎｏｌｄｓ）氏により「インテル開発フォーラムハイライト：１９９９年秋（Ｉｎｔｅｌ  Ｄｅｖｅｌｏｐｍｅｎｔ  Ｆｏｒｕｍ  Ｈｉｇｈｌｉｇｈｔｓ：  Ｆａｌｌ  １９９９）」１９９９年１１月データクエスト社ガートナー発行で開示されている。ＮＰＳＡはフロントエンドコンバータを含み、分布負荷付近にあるＡＣ−ＤＣコンバータを調整するための供給用３０ＶＡＣ、１ＭＨｚ、分布バスを生成する。フロントエンドコンバータを含み点負荷分離及び非分離コンバータによる使用のための１２ＶＤＣ分布バスを生成する電力分布構造が、「極小チタン：それらを選択しそれらを注意深く使用する（Ｃｈｏｏｓｅ  ’Ｅｍ  ａｎｄ  Ｕｓｅ  ’Ｅｍ  Ｗｉｔｈ  Ｃａｒｅ）」２００２年５月２日発行ＥＤＮマガジン頁４８に短く開示されている。点負荷非絶縁調整ＤＣ−ＤＣコンバータで用いる未調整の１２ＶＤＣ分布バスを生成するフロントエンド絶縁バスコンバータを含み電力分布構造が、「中間電圧バスへの分布された電力の移動（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｐｏｗｅｒ  Ｍｏｖｅｓ  Ｔｏ  Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｖｏｌｔａｇｅ  Ｂｕｓ）」２００２年９月１６日発行頁５５に開示されている。
【００１５】
ＺＶＳがトランスまたはトランスの１次巻線と平行に接続されたインダクタ中の磁化電流のフローを利用して実現された直列共振コンバータが、フェリーラ（Ｆｅｒｒｅｉｒａ）氏による米国特許第５，４４８，４６７に開示されている。
パワースイッチング装置のキャパシティブゲート端子を駆動する低損失ゲート駆動装置がヤオ（Ｙａｏ）氏その他による「高周波数同期バックコンバータのための新規共振ゲート駆動装置（Ａ  Ｎｏｖｅｌ  Ｒｅｓｏｎａｎｔ  Ｇａｔｅ  Ｄｒｉｖｅｒ  ｆｏｒ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｂｕｃｋ  Ｃｏｎｖｅｒｔｅｒｓ）」２００２年３月発行パワーエレクトロニクスに関するＩＥＥＥ報告書Ｖｏｌ．１７、Ｎｏ．２、及びフィッシャー（Ｆｉｓｈｅｒ）氏その他による米国特許第５，１７９，５１２号、ステイガーワルド（Ｓｔｅｉｇｅｒｗａｌｄ）氏による米国特許第５，５１４，９２１号、及びシュルツ（Ｓｃｈｌｅｃｈｔ）氏の同書に記載されている。
【００１６】
様々な絶縁パワー変換トポロジーが、イェ（Ｙｅ）氏その他による「４８ＶＶＲＭ候補のトポロジー調査（Ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｆ  Ｔｏｐｏｌｏｇｙ  Ｃａｎｄｉｄａｔｅｓ  ｆｏｒ  ４８Ｖ  ＶＲＭ）」２００２年ＡＰＥＣ会議で電圧レギュレータモジュール（「ＶＲＭ」）として使用するために比較されている。ＶＲＭに対する性能要求において予測される傾向及びこれらの性能要求を実現するための提案された技術ロードマップが、スタンフォード（ｓｔａｎｆｏｒｄ）による「新しいプロセッサが新しい電力技術を必要とする（Ｎｅｗ  Ｐｒｏｃｅｓｓｏｒｓ  Ｗｉｌｌ  Ｒｅｑｕｉｒｅ  Ｎｅｗ  Ｐｏｗｅｒｉｎｇ  Ｔｅｃｈｎｏｌｏｇｉｅｓ）」２００２年２月発行パワーエレクトロニクスマガジンでまとめられている。
【００１７】
スイッチングパワーコンバータの出力電圧を調整する手段としてＭＯＳＦＥＴ同期整流器スイッチのチャネル抵抗を変調することは、ミュレット（Ｍｕｌｌｅｔ）氏その他による米国特許第６，３３０，１６９Ｂ２号に開示されている。
【００１８】
【発明の概要】
一般的に、ひとつの特徴は、供給用入力電源から負荷が通常動作範囲に亘って変化する負荷へと電力を変換する方法を特徴づける。本方法は、トランスを設けて、トランスを有し特性共振周波数及び期間を有する共振回路を形成する事を含む。トランスに接続された出力回路が整流出力電圧を負荷に送出するために設けられる。２つ以上の１次スイッチが共振回路を駆動するために設けられる。スイッチコントローラは直列の１次スイッチをコンバータ動作サイクルで動作させるために設けられる。各コンバータ動作サイクルはほぼ等しい期間の２つの電力伝達インターバルを含む。１つ以上の１次スイッチがオンであり電力が入力から出力へとトランス経由で電力伝達インターバルの間に送信される。
【００１９】
本方法の第１実施例において共振回路は１３より少ないＱを有し、各電力伝達インターバルは特性共振期間より短い期間を有し、電源からの負荷への変換効率は通常の動作範囲内で９０％より大きいピークを有する。
本方法の第２実施例において、コンバータ動作サイクルは、一次スイッチがオフである間の通常動作範囲の期間にほぼ一定であるエネルギーリサイクルインターバルを含む。スイッチコントローラは、２次巻線の電流がゼロに戻り磁化電流がエネルギリサイクルインターバルの間キャパシタンスを充電及び放電するために使用されるときに、一次スイッチをオフにするために使用される。
【００２０】
本方法の第３実施例において、コンバータ動作サイクルは、１次スイッチがオフの間でありコンバータの電流がコンバータのキャパシタンスを充電及び放電するために使用される間のエネルギーリサイクルインターバルを含む。スイッチコントローラは２次巻線がゼロに戻るときほぼ１次スイッチをオフにする。負荷電流で定数電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎは、Ｖｉｎは入力電源電圧であり、Ｖｏｕｔが負荷の整流出力電圧であって、電力変換のために与えられる。
【００２１】
第４実施例において電力伝達インターバルは通常動作範囲に亘って実質的に等しい持続時間を有する。コンバータ動作サイクルは１次スイッチがオフの間で磁化電流がキャパシタンスを充電及び放電する間エネルギーリサイクルインターバルを有する。コンバータ動作サイクルは通常の動作範囲に亘ってほぼ一定の持続時間を有する。
【００２２】
本方法の実施には１つ以上の以下の特徴を含む。電力伝達インターバルの始めと終わりに１次スイッチを通る電流の共振部分はほぼゼロである。コンバータ動作サイクルは通常動作範囲に亘ってほぼ一定の期間を有する。電力伝達インターバルは一次スイッチがオフである間エネルギーリサイクルインターバルによって時間が区切られる。コンバータの電流はエネルギーリサイクルインターバルの間コンバータのキャパシタンスを充電及び放電するために用いられる。通常動作範囲に亘って８０％より大きい電力分布デューティサイクル及び１．５ＭＨｚより大きい特性共振周波数が用いられる。通常動作範囲に亘って９０％より大きい電力変換デューティサイクル及び１．０ＭＨｚより大きい特性共振周波数が使用される。通常動作範囲に亘って９４％より大きい電力変換デューティサイクル及び５００ＫＨｚより大きい特性共振周波数が用いられる。
【００２３】
スイッチコントローラはほぼゼロ電流の時に２次スイッチをオン及びオフにするために設けられる。コントローラは２次スイッチがほぼゼロ電圧の時に２次スイッチをオン及びオフにする。トランスは１次巻数Ｎｐ、２次巻数Ｎｓ、及び比率Ｎｓ／Ｎｐを有し、変換の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎを割り出す。ここでＶｉｎは装置への入力電源電圧であり、Ｖｏｕｔは整流された出力電圧である。直列共振回路が用いられる。１０未満のＱを有する直列共振回路が用いられる。５００ｋＨｚより大きい特性共振周波数及び１０未満のＱが使用される。エネルギーリサイクルインターバルの持続時間は、１次スイッチがオンの時に寄生回路キャパシタの充電及び放電による損失を最小にするに足る時間長にほぼ等しい。５００ｋＨｚより大きい特性共振周波数及び８より少ないＱが用いられる。コンバータ動作サイクルの期間は、１次スイッチがオンされるときに寄生回路電気キャパシタンスの充電及び放電による損失を最小にするに足る特性共振期間より大きい。１００未満の有効導磁率及び５００ｋＨｚより大きい特性共振周波数を有するトランスのコアが使用される。トランスのコアの有効導磁率は２５未満であり、特性共振周波数は１ＭＨｚより大きい。共振回路のキャパシティブ素子の電圧変位は出力電流を制限するためにクランプされる。補助電圧Ｖａｕｘで電力を供給するための調整補助出力は入力電源と直列に接続され、補助出力電圧Ｖａｕｘはコンバータへの所望の入力電圧Ｖｉｎを維持するために調整される。出力電圧Ｖｏｕｔが検知され、補助電圧がコンバータの出力電圧Ｖｏｕｔを調節するために調整される。電力変換の２ステージ方法は入力電源からの電力を受電し上記方法のいずれかによる変換のための調節電圧を供給するために出力するバックレギュレータに接続される。電力変換の２ステージ方法はブーストレギュレータを含み、入力電源から電力を受電するために接続された入力及び上記方法のいずれかによる変換のための調節電圧を供給する出力を有する。左右対称の伝導機構がコモンモードノイズを低下させるために用いられる。電力変換の２ステージ方法は入力電源からの電力を受電するために接続される入力及び上記方法のいずれかによる変換のための調節電圧を供給するための出力を有するプレレギュレータを含む。プレレギュレータはバックブーストスイッチングレギュレータでもよい。プレレギュレータはＺＶＳバックブーストレギュレータでもよい。
【００２４】
一般的に、別の特徴は供給用入力電源から負荷へ電力を変換する装置を特徴づける。そこで、負荷は通常動作範囲に亘って変化する。該装置はトランスを含み、特性共振周波数及び期間、整流出力電圧を負荷へ送出するトランスに接続される出力回路と、共振回路とを駆動するために接続される２つ以上の１次スイッチと、を含む共振回路と、直列の１次スイッチをコンバータ動作サイクルで動作させるためのスイッチコントローラを有する。各コンバータ動作サイクルは、１つ以上の１次スイッチがオンで電力が入力から出力へトランス経由で伝達される間、ほぼ等しい持続期間の２つの電力伝達インターバルを有する。
【００２５】
装置の第１実施例において、共振回路は１３未満のＱを有し、各電力伝達インターバルは特性共振期間より短い持続時間を有し、変換効率は９０％より大きいピークを有する。
装置の第２実施例において、コンバータ動作サイクル周期は２つのエネルギーリサイクルインターバルを含み、各々は、１次スイッチがオフであり磁化電流がキャパシタンスを充電及び放電するために使用される間、通常の動作範囲に亘るほぼ一定の持続時間を有する。スイッチコントローラは、２次巻線の電流がゼロに戻るとき１次スイッチをオフにするために適応される。
【００２６】
装置の第３実施例において、電力伝達インターバルは通常動作範囲に亘ってほぼ等しい持続時間を有する。コンバータ動作サイクルは１次スイッチがオフで磁化電流がキャパシタンスを充電及び放電するために使用される２つのエネルギーリサイクルインターバルを含む。コンバータ動作サイクルは通常動作範囲に亘ってほぼ一定の持続時間を有する。負荷電流でのほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎは、Ｖｉｎが入力電源電圧でありＶｏｕｔが整流出力電圧であって、電力変換に用いられる。
【００２７】
本装置の実施は以下の特徴のうち１つ以上を含む。スイッチコントローラは、ほぼ電流の共振部分がゼロであるとき１次スイッチをオン及びオフにする。出力回路はトランスからの電力を整流する２つ以上の２次スイッチを有し、スイッチコントローラはほぼゼロ電流のときに２次スイッチをオン及びオフにする。出力回路はトランスからの電力を整流する２つ以上の２次スイッチを有し、スイッチコントローラは２次スイッチがほぼゼロ電圧のときに２次スイッチをオン及びオフにする。トランスは１次巻数Ｎｐ、２次巻数Ｎｓ、及び比率Ｎｓ／Ｎｐを有し、装置の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎを決定する。ここでＶｉｎは装置への入力電源電圧であり、Ｖｏｕｔは装置の整流出力電圧である。エネルギーサイクルインターバルの持続期間は、１次スイッチがオンのとき寄生回路のキャパシタンスの充電及び放電による損失を最小にするに足る時間インターバルにほぼ等しい。共振回路は１３未満または８未満のＱを有する。共振回路は５００ｋＨｚより大きい特性共振周波数及び１０未満のＱを有する。直列共振回路が使用される。コンバータ動作サイクルは通常の動作範囲に亘るほぼ一定の持続時間の期間を有する。コンバータ動作サイクルの期間は、１次スイッチがオンのとき、寄生回路のキャパシタンスの充電及び放電による損失を最小にするに足る時間インターバルによって特性共振期間より大きい。通常動作範囲に亘って８０％より大きいデューティサイクル及び１．５ＭＨｚより大きい特性共振周波数が用いられる。通常の動作範囲に亘る９０％より大きい電力変換デューティサイクル及び１．０ＭＨｚより大きい特性共振周波数が用いられる。通常の動作範囲に亘る９４％より大きい電力変換デューティサイクル及び０．５ＭＨｚより大きい特性共振周波数が用いられる。トランスの磁化コアは１００より少ない有効導磁率を有し、特性共振周波数は５００ｋＨｚより大きい。有効導磁率は２５より少なく特性共振周波数は１ＭＨｚより大きい。１つ以上のクランプダイオードが共振回路のキャパシティブ素子を通って接続され出力電力を制限する。共振回路のキャパシティブ素子の電圧の増減率を検知するための制御回路が出力電流または出力電圧を制御するために用いられる。各電力伝達インターバルは特性共振期間の半分にほぼ等しく、コントローラは、ほぼスイッチの電流の共振部分がゼロのときスイッチをオン及びオフにする。複数の上記装置は電力分布アレイを形成するために並列に接続され、そこで各装置の開ループ出力抵抗が負荷に送出される電力のそれぞれの割り当てを決定する。
【００２８】
出力電圧は入力電源へのフィードバックによって調整される。出力回路は２つの整流された出力電圧を供給する２つに分かれた出力回路を含む。共振インダクタンス及び共振キャパシタンスは、１次回路を形成するトランスの１次巻線と直列に接続され、共振インダクタンスはトランスの漏れインダクタンスを含む。まさに２つの１次スイッチがトランスを駆動するために用いられる。１次回路の第１端が第１の１次スイッチ経由で正の入力端子に接続され、第２の１次スイッチ経由で負の入力端子に接続される。共振キャパシタンスは正の入力端子に接続される一端を有する第１キャパシタ及び負の入力端子に接続される一端を有する第２キャパシタを含む。まさに２つの１次スイッチがトランスを駆動するために使用される。１次回路の第１の端は第１の１次スイッチ経由で正の入力端子に接続され第２の１次スイッチ経由で負の入力端子に接続される。共振キャパシタンスは正の入力端子に接続された一端を有する１次コンデンサと、負の入力端子に接続された一端を有する２次コンデンサを含む。１次回路の第１端は第１の１次スイッチ経由で正の入力端子に接続され、第２の１次回路経由で負の入力端子に接続される。１次回路の第２端は第３の１次スイッチ経由で正の入力端子に接続され、第４の１次スイッチ経由で負の入力端子に接続される。１次回路の第１端は第１の１次スイッチに接続され、１次回路の第２端は第２の１次スイッチに接続され、第２の一次スイッチは第１の一次スイッチ接続される。出力回路は同期整流コントローラによって制御される同期整流装置を含む。出力回路は２つ以上の同期整流装置、同期整流装置に接続されたスナバ回路、同期整流装置をオフにする同期整流器に接続される制御回路を含み、スナバ回路は、同期整流回路の最初の１つの整流回路がオフにされるときの出力回路での共鳴を抑制し、抑制から回復したエネルギーを用いて、第２の同期整流装置をオンに偏らせている第２の同期整流装置の制御端子を充電する。フィルタキャパシタ及びダンピング回路はフィルタキャパシタを通って接続される。スイッチコントローラは電力伝達インターバルの完了を検知し、電力伝達インターバルの完了で１次スイッチをオフにするために適応される。電力伝達インターバルは共振回路の特性期間の半分に等しい。５００ｋＨｚより大きいスイッチング周波数が用いられ、装置は２００ワット／立方インチより大きい電力密度を示す。１ＭＨｚより大きいスイッチング周波数が用いられ、装置は３００ワット／立方インチより大きい電力密度を示す。補助電圧Ｖａｕｘで電力を供給する調整補助出力は入力電源と直列に接続され、補助出力電圧Ｖａｕｘはコンバータへの所望の入力電圧Ｖｉｎを維持するために調整される。出力電圧Ｖｏｕｔが検知され補助電圧がコンバータの出力電圧Ｖｏｕｔを調整するために調整される。ＤＣ−ＤＣコンバータ入力電源から電力を受電するために接続されるバックレギュレータ及び上記装置のいずれかに調整電圧を供給する出力を含む。ＤＣ−ＤＣコンバータ入力電源から電力を受電するために接続されたブーストレギュレータ及び上記装置のいずれかに調整電圧を供給する出力を含む。トランス及び共振回路は左右対称に配置され、出力回路への寄生キャパシタンスによって、接続されたコモンモードノイズを減じる。トランスは第１及び第２の１次巻線を含み、１次スイッチは第１及び第２の１次巻線を異なった位相にする。１次スイッチはフルブリッジ回路を形成し、共振回路は２つの１次巻線とその間で直列で接続される。１次スイッチはフルブリッジ回路を形成し、共振回路は１次巻線のそれぞれの端で接続される１次及び２次の共振キャパシタを有する。トランスは中央でタップされた１次巻線を含み、１次スイッチは１次巻線を駆動するプッシュプル駆動回路を形成する。２つのハーフブリッジは異なった位相にされる。ＤＣ−ＤＣコンバータは、入力電源からの電力を受電するために接続された入力及び上記装置のいずれかに調整電圧を供給する出力を有するプレレギュレータを含む。プレレギュレータはバックブーストスイッチングレギュレータでもよい。プレレギュレータはＺＶＳバックブーストレギュレータでもよい。
【００２９】
上記方法またはその装置の実施は１つ以上の以下の特徴を含む。ほぼ一定であり通常動作範囲に亘って８０％より大きく、該範囲を越えると減少する電力変換デューティサイクルが用いられる。通常動作範囲に亘ってほぼ一定であり、該範囲を越えると増加するコンバータ動作期間が用いられる。エネルギーリサイクルインターバルの持続期間は通常動作範囲に亘って変化する。負荷はマイクロプロセッサを含む。１０より少ないＱ及び１ＭＨｚより大きい特性共振周波数がマイクロプロセッサ負荷とともに用いられる。遷移応答時間は負荷の階段状変化に対する４コンバータ動作サイクルより短い。
【００３０】
通常、別の特徴が負荷への入力電源から電力を分布する方法を特徴づけ、そこで負荷は通常動作範囲に亘って変化する。第１レギュレータは第１の位置で用いられ、電源電圧Ｖｓｏｕｒｃｅで入力電圧からの電力を変換し、制御ＤＣ電圧をファクタ化バスに供給する。ファクタ化バスは、第１の位置から離れた離間位置へ第１レギュレータから電力を運ぶために用いられる。出力抵抗Ｒｏｕｔを有する電圧変換モジュール（「ＶＴＭ」）は離間位置で使用され、バスＶｆに供給される電圧にほぼ等しい入力電圧Ｖｉｎでファクタ化バスからトランス経由の電力をＤＣ出力電圧Ｖｏｕｔへ変換する。
【００３１】
本方法の第１実施例において、負荷電流でほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／ＶｉｎがＶＴＭで用いられる。負荷はＶＴＭの出力電圧Ｖｏｕｔにほぼ等しい電圧Ｖｌｏａｄで与えられ、ファクタ化バスを用いて第１レギュレータで調整される。
本方法の第２実施例において、ＶＴＭは２つ以上の電力スイッチを有し、バスＶｆに供給される電圧にほぼ等しい入力電圧Ｖｉｎを受電する入力を有し、負荷電圧Ｖｌｏａｄにほぼ等しい出力電圧Ｖｏｕｔを供給する出力を有し、８０％より大きい電力変換デューティサイクルを用い、負荷電流でほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎを用いる。
【００３２】
本方法の第３実施例において、ＶＴＭはトランスを駆動する為に接続される２つ以上の１次スイッチ、バス電圧Ｖｆにほぼ等しい入力電圧Ｖｉｎを受電する入力、及び負荷電圧Ｖｌｏａｄにほぼ等しい出力電圧Ｖｏｕｔを供給する出力を有する。１次スイッチは、１つ以上の１次スイッチがオンで電力がトランス経由で入力から出力へ伝達される間、ほぼ等しい持続期間の２つの電力伝達インターバルを有し、１次スイッチがオフの間の２つのエネルギーリサイクルインターバルを有する、直列のコンバータ動作サイクルで動作される。負荷電圧Ｖｏｕｔはファクタ化バスを用いて１次レギュレータによって調整される。
【００３３】
通常、別の特徴は、調整ＤＣ電圧Ｖｌｏａｄを、入力電源から、負荷が通常の動作範囲に亘って変化する負荷に効率的に供給する点負荷コンバータにおける２００ワット／立方インチより大きい電力密度を与える方法を特徴づける。本方法は、点負荷からのファクタ化して電圧調整の電力変換機能を含み、第１レギュレータを用いて電力を入力電源からファクタ化バスに供給される制御電圧Ｖｆへ変換する。ＤＣ電圧変換機能は、付加位置Ｖｉｎでファクタ化バス電圧を、電圧変圧モジュール（「ＶＴＭ」）を用いて、Ｖｌｏａｄとほぼ等しい出力電圧Ｖｏｕｔに変換することによって点負荷で適用できるよう変更される。ＶＴＭは５００ｋＨｚまたは５００ｋＨｚ以上で動作し、トランス経由で電力を変換し、かつ負荷電流でほぼ一定のＤＣ電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎを与えるために適応される。負荷電圧Ｖｌｏａｄはファクタ化バスＶｆの電圧を制御することによって調整される。
【００３４】
通常、別の特徴は、電力が入力電源から変換され、負荷が通常動作範囲に亘って変化する調整ＤＣ出力電圧で負荷に供給され、拡張し得る電気電力変換機能を与える方法を特徴づける。本方法は、第１レギュレータ用いて、電力を電源電圧Ｖｓｏｕｒｃｅでの入力電源からファクタ化バスに供給される制御ＤＣ電圧に変換することを含む。２つ以上の電圧変換モジュール（「ＶＴＭ」）は、各々がトランスを含み、出力抵抗Ｒｏｕｔは電力をトランス経由でファクタ化バス電圧Ｖｆとほぼ等しい入力電圧ＶｉｎからＤＣ出力電圧Ｖｏｕｔへ変換するために並列で動作される。負荷電流でほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／ＶｉｎはＶＴＭの各々で用いられる。負荷に与えられた電力は出力抵抗に反比例でＶＴＭの各々によって分けられる。負荷Ｖｌｏａｄに与えられる出力電圧はＶＴＭの各々の出力電圧Ｖｏｕｔとほぼ等しくファクタ化バスを用いて第１レギュレータによって調整される。
【００３５】
上記方法の実施は以下の特徴のうち１つ以上を含む。制御バス電圧Ｖｆは負荷電圧Ｖｌｏａｄから抽出されたフィードバック信号を用いて制御される。ＶＴＭトランスはファクタ化バスから負荷を電流的に絶縁するために用いられる。複数のＶＴＭがファクタ化バスに接続される。複数のＶＴＭはファクタ化バスに接続され、負荷に供給される電力を分布するために並列で動作される。ＶＴＭは様々な位置に亘って分布される。負荷電圧Ｖｌｏａｄはフィードバック信号を用いて選択された値にプログラムされ、ファクタ化バス電圧Ｖｆを制御する。ＶＴＭの出力と直列の出力スイッチは、ＶＴＭを選択的に負荷に接続し、ＶＴＭ内で障害から負荷を保護するために用いられる。ＶＴＭの入力と直列の入力スイッチはファクタ化バスにＶＴＭを選択的に接続しＶＴＭに適用される電圧を制限するために用いられる。入力装置はＶＴＭの入力と直列で用いられ、ファクタ化バスにＶＴＭを選択的に接続しＶＴＭに印可される電圧を制限する。フロントエンドコンバータは第１の位置で用いられ、入力電源からの電力を変換し、ＤＣ電圧Ｖｂｕｓを第１バスに供給する。電力調整モジュール（「ＰＲＭ」）は、第１の位置とは離れた第２の位置で用いられ、第１バスからのＤＣ電圧を変換し、制御ＤＣ電圧Ｖｆを、第１レギュレータがフロントエンドコンバータ及びＰＲＭを含むことを特徴とするファクタ化バスに供給する。ＰＲＭは、負荷Ｖｌｏａｄから分布されるフィードバック信号を用いてファクタ化バス電圧Ｖｆを調整するために制御される。ＶＴＭは前述の電力変換方法及びその装置を組み込む。ＶＴＭは通常動作範囲に亘って８０％より大きい電力変換デューティサイクルを用いる。車両における電力分布方法は、車両の電力源付近に位置する第１レギュレータと制御ＤＣ電圧Ｖｆを車両全体に亘って複数の場所に分布するファクタ化バスと、車両全体に渡って分布された負荷に電力を与えるために車両全体に亘って分布される複数のＶＴＭとで上記方法を用いる。
【００３６】
通常、別の特徴は入力電源からの電力を負荷へ分布する装置を特徴づけ、負荷は通常動作範囲に亘って変化する。装置は第１入力及び第１出力を有する第１の位置の第１レギュレータ、電源電圧Ｖｓｏｕｒｃｅで入力電源からの電力を変換し制御ＤＣ電圧Ｖｆを第１出力に供給するために適応される回路を有する第１レギュレータを含む。ファクタ化バスは第１レギュレータの第１出力に接続され第１の位置から離れた離間位置まで及ぶ。離間位置での電圧変換モジュール（「ＶＴＭ」）は、バスＶｆに出力される電圧にほぼ等しい入力電圧ＶｉｎからＤＣ出力電圧Ｖｏｕｔに電力を変換するトランスを含む回路を有し、出力抵抗Ｒｏｕｔを有する。
【００３７】
本装置の第１実施例では、ＶＴＭは、負荷電流でほぼ一定の利得Ｋ＝Ｖｏｕｔ／Ｖｉｎを有し、負荷は出力電圧Ｖｏｕｔにほぼ等しい電圧Ｖｌｏａｄを供給され、ファクタ化バスを用いて第１レギュレータによって調整される。
本装置の第２実施例では、ＶＴＭは２つ以上の電力スイッチ、通常動作範囲に亘って８０％より大きい電力変換デューティサイクルと負荷電流でほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎとを有し、負荷は出力電圧Ｖｏｕｔにほぼ等しい電圧Ｖｌｏａｄを供給される。
【００３８】
本装置の第３実施例では、ＶＴＭは入力からの受電電力でトランスを駆動する為に接続される２つ以上の１次スイッチ及び連続するコンバータ動作サイクルで１次スイッチを動作するスイッチコントローラを有する。各コンバータ動作サイクルは１つ以上の１次スイッチがオンで電力がトランス経由で入力から出力に伝達される間、ほぼ等しい持続期間の２つの電力伝達インターバルと、１次スイッチがオフの間の２つのエネルギーリサイクルインターバルとを含む。負荷は出力電圧Ｖｏｕｔにほぼ等しい電圧Ｖｌｏａｄを与えられ、ファクタ化バスを用いて第１レギュレータによって調整される。
【００３９】
通常、別の特徴は、負荷が通常動作範囲に亘って変化する負荷へ調整ＤＣ電圧Ｖｌｏａｄを送出するために、制御ＤＣ電圧Ｖｆの電源によって駆動されるファクタ化バスから点負荷で電力変換をする装置を特徴づける。電圧変換モジュール（「ＶＴＭ」）は、電力変換回路を収容する外装、入力端子、及び出力端子を含む。電力変換回路は入力端子に接続されＶｆにほぼ等しいＤＣ入力電圧Ｖｉｎを受電する入力、出力端子に接続されＶｌｏａｄにほぼ等しいＤＣ出力電圧Ｖｏｕｔを供給するＤＣ入力電圧Ｖｉｎを受電する出力、トランス、入力から受電した電力を有するトランスを駆動するために接続される２つ以上の１次スイッチ、及び連続するコンバータ動作サイクルで１次スイッチを動作させるコントローラを有する。各コンバータ動作サイクルは１つ以上の１次スイッチがオンで電力がトランス経由で入力から出力へ伝達される間ほぼ等しい持続時間の２つの電力伝達インターバル、１次スイッチがオフの間の２つのエネルギーリサイクルインターバル、及び２マイクロ秒より短い期間を含む。ＶＴＭは２５０ワット／立方インチより大きい電力密度、負荷電流でほぼ一定のＤＣ電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎ、及び出力抵抗Ｒｏｕｔを有し、ファクタ化バス電圧Ｖｆの部分Ｋとして負荷電圧Ｖｌｏａｄを調整する。
【００４０】
通常、別の特徴は、拡張性のある電力変換性能を与える装置を特徴づけ電力が制御ＤＣ電圧Ｖｆの電圧電源によって駆動されるファクタ化バスから変換され、負荷が通常動作範囲に亘って変化する調整ＤＣ出力電圧Ｖｌｏａｄで負荷に供給される。本装置は平列に接続される２つ以上の電圧変換モジュール（「ＶＴＭ」）を含む。各ＶＴＭは、Ｖｆにほぼ等しいＤＣ入力電圧Ｖｉｎを受電する入力、Ｖｌｏａｄにほぼ等しい出力電圧Ｖｏｕｔを出力する出力、トランス、入力から受電した電力でトランスを駆動するために接続される２つ以上の１次スイッチ、連続するコンバータ動作サイクルで１次スイッチを動作させるコントローラ、負荷電流でほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎ、及び出力抵抗Ｒｏｕｔを有する。負荷に供給される電力は各ＶＴＭの出力抵抗に反比例して各ＶＴＭで分けられ、負荷Ｖｌｏａｄに供給された出力電圧ＶｌｏａｄはＶＴＭの各々の出力電圧Ｖｏｕｔにほぼ等しく、ファクタ化バスＶｆで調整される。
【００４１】
本装置の実施は以下の特徴のうち１つ以上を含む。フィードバックコントローラは負荷電圧Ｖｌｏａｄから抽出されるフィードバック信号を用いてファクタ化バスの電圧Ｖｆを調整するために用いられる。入力から出力への電流分離はＶＴＭで与えられる。複数のＶＴＭはファクタ化バスで接続される。複数のＶＴＭはファクタ化バスで接続され負荷へ搬送される電力を分けるために並列で動作される。ＶＴＭは様々な位置に分布される。出力コントローラはファクタ化バスの電圧Ｖｆを調整し選択された値に負荷電圧Ｖｌｏａｄをプログラムするために用いられる。出力スイッチはＶＴＭの出力と負荷との間に直列に接続され、出力スイッチコントローラはＶＴＭの通常状態及び障害状態を検出し、オン及びオフの出力スイッチを操作して障害時に負荷からＶＴＭを切り離すために用いられる。入力スイッチはＶＴＭの入力と負荷との間に直列に接続され、入力スイッチコントローラはＶＴＭの通常状態及び障害状態を検出し、入力スイッチをオン及びオフ状態に動作させて障害時にファクタ化バスからＶＴＭを切り離す。入力装置はＶＴＭの入力と負荷との間で直列に接続される。入力スイッチコントローラはファクタ化バス電圧を検出し、ＶＴＭに適用される電圧を制限するために入力装置を動作させる。ＶＴＭは通常動作範囲に亘って９０％電力変換デューティサイクルより大きなサイクルで動作させる。第１レギュレータはフロントエンドコンバータ及びパワーレギュレータモジュール（「ＰＲＭ」）を有し、フロントエンドコンバータは第１の位置にあって、入力電源から電力を受電するために接続される入力、１次バスに接続され、入力電源からの電力を受電し１次バスにＤＣ電圧を送出するために適応される出力を有する。ＰＲＭは第２の位置にあって第１バスに接続される入力、ファクタ化バスに接続される出力を有して、第１バスからの電力を変換し制御されたＤＣ電圧Ｖｆをファクタ化バスに供給するために適応される。フィードバックコントローラはファクタ化バスの電圧Ｖｆを負荷電圧Ｖｌｏａｄから抽出し、ＰＲＭに適用されるフィードバック信号を用いてファクタ化バスの電圧Ｖｆを調整するために用いられる。ＶＴＭは前述の電力変換方法または装置を組み込んでいる。ＶＴＭは、ほぼゼロ電圧時にオン及びオフされる２次スイッチを含み、トランスからの電力を整流する。ＶＴＭはほぼゼロ電流のときにオン及びオフされる２次スイッチを含み、トランスからの電力を整流する。フィードバックコントローラは、ＶＴＭの出力電流Ｉｏｕｔに対応するフィードバック信号を用いて、ＶＴＭの出力抵抗Ｒｏｕｔを増加させるために用いられる。フィードバックコントローラはＶＴＭの出力電流Ｉｏｕｔに対応するフィードバック信号を用いてＶＴＭの出力抵抗Ｒｏｕｔを減少させるために用いられる。
【００４２】
通常、別の特徴がＶＴＭを有する電気アセンブリを含む装置を特徴づける。該装置は、調整電圧Ｖ１で電源からの電力を受電するために接続される入力、Ｖ１はＶ２と等しくない第２の電圧Ｖ２で電力を供給する出力、通常の動作範囲に亘って第２電圧Ｖ２で変化するレベルでの電力を必要とする電気回路を有する。パワーレギュレータはＶＴＭに調整電圧で電力を供給する。ＶＴＭはパワーレギュレータと別にパッケージ化されている。ＶＴＭはトランスを有し、入力電圧Ｖ１から電力を変換し負荷電流でほぼ一定の電圧利得Ｋ＝Ｖ２／Ｖ１で、出力抵抗Ｒｏｕｔを有する第２電圧Ｖ２を供給する。
【００４３】
通常、別の特徴は、パッケージ、ＤＣ入力電圧Ｖｉｎでパッケージ外の電源から電力を受電するために適応される入力、ＤＣ出力電圧Ｖｏｕｔでパッケージ範囲外の負荷への電力を搬送する出力、及びトランスを有するＶＴＭを設けることを含む方法を特徴づける。ＶＴＭは入力電圧Ｖｉｎからの電力を変換し、負荷電流でほぼ一定で電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎで出力抵抗Ｒｏｕｔを有し、出力電圧Ｖｏｕｔを送出する。本方法はＶＴＭの入力を調整電源へ接続し、ＶＴＭの出力を電気回路に接続することを含む。
【００４４】
前の装置及び方法の実施は以下の特徴のうち１つ以上を含む。ファクタ化バスがパワーレギュレータからＶＴＭに電力を伝達するために用いられる。電気回路はマイクロプロセッサを含む。フィードバックコントローラは、ＶＴＭの出力電流Ｉｏｕｔに対応するフィードバック信号を用いてＶＴＭの出力抵抗Ｒｏｕｔを増加するために用いられる。フィードバックコントローラは、ＶＴＭの出力電流Ｉｏｕｔに対応するフィードバック信号を用いてＶＴＭの出力抵抗Ｒｏｕｔを減少するために用いられる。第１レギュレータはバックブーストスイッチングレギュレータでもよい。ＰＲＭはバックブーストＺＶＳレギュレータでもよい。
【００４５】
通常、別の特徴は入力電源から負荷へと電力を変換する装置を特徴づけ、複数の導電層を有する回路基板、複数のコア素子を含み各コア素子が回路基板の孔を通る導磁率コアを有するトランス、回路基板の複数の導電層上及び複数のコア素子の周囲のそれぞれのパターンによって形成される１次及び２次巻線を含む。直列の共振回路はトランスを含み、特性共振周波数を有する。２つ以上の１次スイッチが共振回路を駆動するために接続され、出力回路はトランスに接続されて、整流出力電圧を搬送する。
【００４６】
本装置の実施は以下の特徴のうち１つ以上を含む。コア素子はコア部と末端部を含む。コア部は回路基板上の孔を通るための部分を有する。コア部の一部分は円筒型であり孔は円形の孔である。トランスは「ドッグボーン」トランスであり隣接するドッグボーンと一体となった巻線の方向は反対側で極化されている。導磁コアの有効導磁率は１００より少ない。導磁コアの有効導磁率は５０より少ない。回路基板、トランス、１次スイッチ、共振回路、及び出力回路が０．２８インチより低い高さの集積回路を形成するために成型されて完成される。特性共振周波数は５００ｋＨｚより大きく電力密度は２００ワット／立方インチより大きい。
【００４７】
通常、別の特徴は１つ以上のパワースイッチング装置に制御入力を駆動する装置を特徴づける。本装置は２次巻線を有する駆動トランスを含む。各々が制御端子を有する複数のスイッチは、スイッチをオン及びオフするための共通信号基準を参照するための各スイッチの制御端子、及びトランスを駆動するために接続される出力を有する。複数のスイッチは第１スイッチ及び第２スイッチを含み各々が極化され、オン時に第１及び第２方向で駆動トランスに磁束を生じさせる。２次巻線は１つ以上のパワースイッチング装置の制御入力を駆動するために接続される。コントローラは制御端子に接続され連続する制御サイクルにおける第１及び第２スイッチを動作させるよう構成される。各制御サイクルは第１及び第２スイッチのうちの１つがオンの間２つのオンインターバルを有し、第１及び第２スイッチの両方がオフのとき２つのオフインターバルを有し、駆動トランスに蓄積されたエネルギーは複数のスイッチの寄生出力キャパシタンス及び１つ以上のパワースイッチング装置の寄生入力キャパシタンスを充電及び放電するために用いられる。
【００４８】
本装置の実施は以下の特徴のうち１つ以上を含む。パワースイッチング装置はオフインターバルの部分の間オフである一対の相補的スイッチ装置を含む。パワートランス及びパワートランスの磁化インダクタンスを駆動するために接続され、一対の相補的スイッチ装置は、相補的スイッチ装置がオフの期間相補的スイッチ装置のＺＶＳを可能にするに足る大きさの値を有する。駆動トランスの磁化インダクタンスは、オフインターバルの間第１及び第２スイッチのＺＶＳを可能にする値を有する。複数のスイッチはまさに２つのスイッチを含みスイッチの制御端子はアース端子に参照される。トランスは第１及び第２スイッチによって駆動される１次巻線を有し、第１スイッチは第１スイッチとして接続され、第２スイッチは１次巻線に接続されキャパシタはリセット回路として接続される。トランスは、第１及び第２スイッチによってそれぞれ駆動される第１及び第２の１次巻線を有し、第１及び第２スイッチの制御端子はアース端子に参照される。導通クランプ回路は１次巻線の各々を通って接続され、各クランプ回路はクランプスイッチとクランプダイオードを有し、各クランプスイッチは前記オフインターバルの１つの部分の間オンされ、各クランプ回路はそのそれぞれのクランプスイッチがオンのときそのそれぞれの巻線を流れる磁化電流を伝達するために極化される。装置は上記の電力変換装置またはＶＴＭで使用される。
【００４９】
通常、別の特徴は１つ以上のパワースイッチング装置の制御入力を駆動する方法を特徴づける。本方法はパワースイッチング装置の制御入力を駆動する駆動トランスの２次巻線の使用、駆動トランスを駆動する複数のスイッチの使用、スイッチをオン及びオフに調整する共通信号基準を参照する各スイッチの制御端子の接続、オン時の第１及び第２方向における駆動トランスにおける磁束をそれぞれ生じさせる第１及び第２スイッチの使用、及び連続する制御サイクルにおける第１及び第２スイッチを動作させることを含む。各制御サイクルは第１及び第２スイッチのうちの１つがオンの間２つのオンインターバルを含み、第１及び第２スイッチの両方がオフの間２つのオフインターバルを含み、駆動トランスに蓄積されたエネルギーが１つ以上のパワースイッチング装置の複数のスイッチの寄生出力キャパシタンス及び寄生入力キャパシタンスを充電及び放電するために用いられる。
【００５０】
本方法の実施は以下の特徴のうち１つ以上を含む。一対の相補的スイッチ装置がパワースイッチング装置として用いられ、サブインターバルは一対の相補的スイッチ装置がオフのときオフインターバルの一部の間与えられる。一対の相補的スイッチ装置がパワートランスを駆動するために接続され、磁化インダクタンスの値がサブインターバルの間相補的スイッチ装置のＺＶＳを可能にするためにパワートランスで与えられる。磁化インダクタンスの値が駆動トランスで与えられ、オフインターバルの間第１及び第２スイッチのＺＶＳを可能にする。複数のスイッチは正確に２つのスイッチを有し、スイッチの制御端子はアース端子に参照される。第１スイッチは１次スイッチとして駆動トランスの１次巻線を駆動するために用いられ、第２スイッチ及びキャパシタは駆動トランスに対するリセット回路として用いられる。第１及び第２スイッチは駆動トランスの第１及び第２の１次巻線をそれぞれ駆動するために使用され、１次及び２次スイッチの制御端子はアース端子を参照するために接続される。導電クランプ回路はオフインターバルの１つの部分の間磁化電流を伝達するために１次巻線を通って用いられる。本方法は上記の電力変換方法またはＶＴＭにおいて用いられる。
【００５１】
通常、別の特徴が電力を供給用入力電源から負荷へ変換する方法を特徴づけ、負荷は通常動作範囲に亘って変化し、トランスを含む共振回路を形成し、トランスを含み特性共振周波数及び期間を有する共振回路を形成するトランスを設け、負荷へ整流出力電圧を伝達するトランスに接続される出力回路を設け、直列に接続される第１の一対の１次スイッチ及び直列に接続される第２の一対の１次スイッチを設け、共振回路を駆動するために接続された第１及び第２の対を設け、連続するコンバータ動作サイクルにおいて第１及び第２の１次スイッチを位相外れにを動作させるためのスイッチコントローラを与え、かつ、コモンモードノイズを減少させるために共振回路及び１次スイッチを左右対称に配置する。
【００５２】
本方法の実施は１つ以上の以下の特徴を含み。トランスは１次及び２次巻線を有し、１次スイッチの第１の組及び第２の組は１次及び２次巻線を位相外れに駆動する。第１の組と第２の組及び第１と第２の１次巻線は位相外れに駆動された２つのハーフブリッジを形成する。１次スイッチはトランスを駆動するためのフルブリッジを形成し、トランスは２つの１次巻線を有し、共振回路は２つの１次巻線とその間で直列に接続される共振キャパシタを有する。１次スイッチはトランスを駆動するためにフルブリッジ回路を形成し、トランスは２つの巻線を有し、共振回路は２つのトランスとその間に直列で接続された共振キャパシタを有する。１次スイッチはトランスを駆動するためにフルブリッジを形成し、共振回路は第１及び第２キャパシタを有し、トランスは第１及び第２共振キャパシタとその間で直列に接続された１次巻線を有する。１次巻線は複数の直列に接続された１次巻線を含む。
【００５３】
通常、別の特徴は送出のための入力電源から負荷に電力を変換する方法を特徴づけ、負荷は通常動作範囲に亘って変化する。本方法は、トランスを与え、トランスを含み、特性共振周波数及び期間を有し１３より少ないＱを有し共振回路を形成し、負荷へ整流された出力電圧を送出するためにトランスに接続された出力回路を与え、共振回路を駆動するために接続された１次スイッチを与え、連続するコンバータ動作サイクルにおいて１次スイッチを操作するスイッチコントローラを与え、かつ、通常動作範囲内で負荷への電源から９０％より大きいピークを有する効率的な変換を与えることを含む。
【００５４】
通常、別の特徴はパワーコンバータを作る方法を特徴づけコンバータにおける共振回路において使用されるトランスの漏電インダクタンスを含む共振インダクタンスを与え、共振インダクタンスを測定し、測定された共振インダクタンスにもとづいて共振コンデンサを選択して共振回路のための所望の共振周期を実現し、共振インダクタンス及び選択されたコンデンサを用いてコンバータを組み立てる。
【００５５】
通常、別の特徴はパワーコンバータを作る方法を特徴づけコンバータにおける共振回路において使用されるトランスの漏電インダクタンスを含む共振インダクタンスを与え、共振インダクタンスを測定し、測定された共振インダクタンスにもとづいて追加共振インダクタを選択して共振回路のための所望の合計共振インダクタンスを実現し、共振インダクタンス及び選択された追加共振インダクタを用いてコンバータを組み立てる。
【００５６】
通常、別の特徴は送出のための入力電源から負荷へと電力を変換する装置を特徴づけ、トランス、トランスを駆動するために接続される１次スイッチ、及び負荷へ出力電圧を送出するためのトランスに接続される出力回路を含む。スイッチコントローラは連続する動作サイクルにおいて１次スイッチを操作するために適応され、変調制御回路は１次スイッチのオン抵抗を変調するために適応される。
【００５７】
本装置の実施は１つ以上の以下の特徴を含む。変調制御回路は出力電圧を検知するために接続される入力を含み出力電圧を制御または出力電流を制限するためにオン抵抗を変調する。変調制御回路は負荷電流を検知するために接続された入力を含み、スタートアップの間制御された出力電流を与えるためにオン抵抗を変調する。入力はトランスにおける漏電磁束を検知する。変調制御回路は１次スイッチのゲート制御入力を駆動する為に使用される電圧を変化させる。電圧はゲート駆動回路の供給電圧である。
【００５８】
本装置の別の実施は１３より少ないＱを有するトランスを設ける共振回路を含む。１次スイッチは共振回路を駆動するために接続された２つ以上の１次スイッチを含む。出力電圧は整流され、負荷は通常動作範囲に亘って変化する。各コンバータ動作サイクルは、１次スイッチの１つ以上がオンであり電力がトランス経由で入力から出力に伝送される間、特性共振期間より短い持続時間を有する各インターバルにほぼ等しい持続時間の２つの電力送出インターバルによって特徴づけられる。本装置は電源から負荷への効率的な変換を有し、通常動作範囲内で９０％より大きいピークを有する。
【００５９】
本装置の別の特徴は、トランスを含み、特性共振周期及び期間を有する共振回路を含む。１次スイッチは２つ以上のスイッチであり共振回路を駆動するために接続される。出力電圧は整流され、負荷は通常動作範囲に亘って変化する。各コンバータ動作サイクルは、（ａ）１つ以上のスイッチがオンであり電力がトランス経由で入力から出力へ伝送される間ほぼ等しい期間の２つの電力伝送インターバル、（ｂ）１次スイッチがオフの間通常動作範囲に亘りほぼ一定の期間を各々が有する２つのエネルギーリサイクルインターバル、によって特徴づけられる。スイッチコントローラは、２次巻線の電流がゼロに戻るとき１次スイッチをほぼオフにするように適応される。磁化電流はエネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために使用される。
【００６０】
本装置の別の実施はトランスを含み特性共振周期及び期間を有する共振回路を含む。１次スイッチは共振回路を駆動するために接続された２つ以上の１次スイッチを含む。出力電圧は整流され、負荷は通常動作範囲に亘って変化する。各コンバータ動作サイクルは、（ａ）１つ以上の１次スイッチがオンであり、電力がトランス経由で電源から負荷へ送出され、コンバータの電圧及び電流が特性共振周期で上昇及び下降する間の１次及び２次電力伝送インターバル、１次および２次電力伝送インターバルが通常動作範囲に亘って持続時間に実質的に等しい、（ｂ）１次スイッチがオフの間の２つのエネルギーリサイクルインターバル、（ｃ）通常動作範囲の間ほぼ一定の持続時間を有する期間、で特徴づけられる。本装置は電力変換のための負荷電流でほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎを有する。ここでＶｉｎは入力電源電圧でありＶｏｕｔは整流された出力電圧である。磁化電流はエネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために使用される。
【００６１】
通常、別の特徴は電力を送出のための入力電源から負荷へと変換する方法を特徴づけ、トランスを与え、トランスを駆動する１次スイッチ、負荷への出力電圧を分布するトランスへ接続された出力回路、連続するコンバータ動作サイクルにおいて１次スイッチを動作させるために適応されたスイッチコントローラ、及び１次スイッチのオン抵抗を変調するために適応される変調制御回路を含む。
【００６２】
本方法の実施は１つ以上の以下の特徴を含む。変調された制御回路は出力電圧を検知し出力電圧を制御するかまたは出力電流を制限するためにオン抵抗を変調するために接続された入力を有する。変調制御回路は出力電流を検知しスタートアップの間制御された出力電流を与えるために変調される。入力はトランスにおける漏電磁束を検知する。変調制御回路は１次スイッチのゲートされた制御入力を駆動するために使用された電圧を変化させる。変調制御回路はゲート駆動回路の供給電圧と変化させる。
【００６３】
本方法の別の実施は共振回路を含み、１３より少ないＱを有し特性共振周波数及び期間を有するトランスを含む。出力電圧は整流され負荷は通常動作範囲に亘って変化する。１次スイッチは共振回路を駆動するために接続された２つ以上の１次スイッチである。各コンバータ動作サイクルは、１次スイッチの１つ以上がオンであり電力がトランス経由で入力から出力で伝送される間、特性共振期間より少ない持続時間を有する各インターバルのほぼ等しい持続時間の２つの電力伝送インターバルによって特徴づけられる。通常動作範囲内で９０％より大きいピークを有する電源から負荷への効率的変換が与えられる。
【００６４】
本方法の別の実施は、トランスを含み特性共振周波数及び期間を有する共振回路を含む。負荷への整流された出力電圧を分布するためのトランスに接続された出力回路が与えられる。出力電圧は整流され負荷は通常動作範囲に亘って変化する。１次スイッチは共振回路を駆動するために接続された２つ以上の１次スイッチである。各コンバータ動作サイクルは、（ａ）１次スイッチの１つ以上がオンであり電力がトランス経由で入力から出力へ伝送される間、ほぼ等しい持続時間の２つの電力伝送インターバル、（ｂ）１次スイッチがオフの間通常の動作範囲に亘ってほぼ一定の持続時間を各々が有する２つのエネルギーリサイクルインターバル、で特徴づけられる。スイッチコントローラは、２次巻線がゼロに戻るときにほぼ１次スイッチがオフされるために使用される。磁化電流はエネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために使用される。
【００６５】
別の実施において、本方法は、１次スイッチはトランスを含み特性共振周波数及び期間を有する共振回路を駆動するために接続される２つ以上の１次スイッチを含み、出力電圧が整流され、負荷が通常動作範囲に亘って変化するコンバータで使用される。１次スイッチは連続するコンバータ動作サイクルにおいて動作される。各コンバータ動作サイクルは、（ａ）１次スイッチの１つ以上がオンで電力がトランス経由で入力から負荷へ伝送され、コンバータの電圧及び電流が共振回路の特性共振周波数で上下し、第１及び第２電力伝送インターバルが実質的に等しいインターバルであり、（ｂ）１次スイッチがオフの間２つのエネルギーリサイクルインターバル、で特徴づけられる。スイッチコントローラは、ほぼ２次巻線の電流がゼロに戻るとき一次スイッチをオフにする。コンバータの電流はエネルギーリサイクルインターバルの間コンバータのキャパシタンスを充電及び放電するために使用される。電力変換のための負荷電流でほぼ一定の電圧利得Ｋ＝Ｖｏｕｔ／Ｖｉｎが与えられ、Ｖｉｎが入力電源電圧でありＶｏｕｔが負荷に渡って整流された出力電圧である。
【００６６】
別の実施において、方法はコンバータで使用され、１次スイッチが、トランスを含み特性共振周波数及び期間を有する共振回路を駆動するために接続される２つ以上の１次スイッチを含み、出力電圧が整流され、負荷が通常動作範囲に亘って変化する。１次スイッチは連続するコンバータ動作サイクルで動作される。各コンバータ動作サイクルは、（ａ）１次スイッチの１つ以上がオンで、電力がトランス経由で電源から負荷へ伝送され、コンバータの電圧及び電流が共振回路の特性共振周波数で上下する間の１次及び２次電気伝送インターバル、（ｂ）１次スイッチがオフの間の２つのエネルギーリサイクルインターバル、（ｃ）通常動作範囲に亘ってほぼ一定の持続時間を有する期間、で特徴づけられる。磁化電流はエネルギーリサイクルインターバルの間キャパシタンスを充電及び放電するために使用される。
【００６７】
通常、別の特徴は単極の制御電圧を分布する装置を特徴づける。装置は１次巻線、２次巻線及び磁化インダクタンスを有するトランスを含む。１次巻線を駆動するために接続された駆動回路は両極性電圧を生成する。第１出力端子及び基準端子は制御電圧を分布する。２次巻線に接続されたスイッチ回路は、（ａ）２次巻線に渡る電圧が第１極性にあるとき第１出力端子及び基準端子を渡る２次巻線を接続し、（ｂ）２次巻線を渡る電圧が第２極性にあるとき基準端子への第１出力端子をクランプし、（ｃ）トランスの磁化インダクタンスとスイッチ回路の寄生するキャパシタンスとの間のエネルギーのリサイクル及び第１出力端子と基準端子との間のキャパシタンス、を可能にするために適応される。
【００６８】
装置の実施は以下の特徴の１つ以上を含む。第１端子と基準端子との間のキャパシタンスはＭＯＳＦＥＴスイッチの寄生するゲートソースキャパシタンスである。スイッチ回路はＭＯＳＦＥＴを含む。第１の制御されたスイッチは第１の出力端子に接続される１次制御入力を有する。スイッチ回路は２次巻線の第１端と基準端子との間に接続された第１スイッチ及び２次巻線と基準端子との間に接続された第２スイッチを有する。第１出力端子は２次巻線の第２端に接続される。第１の制御されたスイッチは第１出力端子に接続された第１制御入力を有し、第１スイッチは第２スイッチに接続された制御入力を有し、第２スイッチは第１スイッチに接続された制御入力を有し、第１及び第２スイッチは制御されたスイッチの制御閾値より少ない制御閾値を有する。２次出力端子は参照に関する２次単極制御電圧を分布する２次巻線の第１端に接続される。第２の制御されたスイッチは第２出力端子に接続された第２制御入力を有する。スイッチ回路は、（ｄ）２次巻線に渡る電圧が大に極性であるとき第２出力端子と基準端子とを渡る２次巻線を接続し、（ｅ）２次巻線に渡る電圧が第１極性であるとき基準端子への第２出力をクランプし、（ｆ）トランスの磁化インダクタンスと第２出力端子と基準端子との間のキャパシタンスとの間のエネルギーリサイクルを可能にする、ように適応される。第１及び第２スイッチはＭＯＳＦＥＴを含む。第１及び第２スイッチは接合トランジスタを含む。第１直列回路は第１単向性導電装置と平行に接続された第１抵抗を有する。第１直列回路は第１スイッチの制御入力と第２スイッチとの間に接続される。第２直列回路は第２抵抗及び平行に接続された第２単向性導電装置を有し、第２直列回路は第２スイッチの制御入力と第１スイッチとの間に接続される。第１及び第２スイッチは接合トランジスタを含む。共通のダイ上に形成された第１統合セミコンダクタ装置は複数のＦＥＴを有し、各々がゲート、電源、及びドレインを有し同じ閾値を有する。第１装置は第１スイッチ部と第１クランプ部を有する。第１スイッチ部は平行に接続された複数のＦＥＴの１つ以上を含む。第１クランプ部は複数のＦＥＴの１つ以上を含む。第１スイッチ部及び第１クランプ部のＦＥＴのゲートは１次電源端子に接続される。スイッチ回路は第１クランプ部を含む。第１クランプ部は２次巻線の１次端に接続されるドレイン端子を含む。第１ゲート端子は２次巻線の２次端に接続される。第１ゲート端子は２次巻線の第２端に接続される。第２スイッチは２次巻線の第２端と基準端子との間に接続される。第２スイッチの制御入力は２次巻線の第１端に接続される。第１クランプ部は２次巻線の第１端に接続し、第１スイッチがオンのとき第２スイッチをオフに維持する。共通のダイ上に形成された第２統合セミコンダクタ装置は各々がゲート、電源、及びドレインを含み、同じ閾値電圧を有する複数のＦＥＴを含む。第２装置は第２スイッチ部及び第２クランプ部を有する。第２スイッチ部は平行に接続された複数のＦＥＴの１つ以上を含む。第２クランプ部は複数のＦＥＴの１つ以上を含む。第２スイッチ部のＦＥＴのゲートは２次ゲート端子に接続される。第２スイッチ部及び第２クランプ部のＦＥＴ電源は第２電源端子に接続される。スイッチ回路は２次クランプ部を含む。第２ゲート端子は第１クランプによってクランプされ、第１ゲート端子は第２クランプによってクランプされる。第１クランプ部は２次巻線の第１端に接続されるドレイン端子を有する。第２クランプ部は２次巻線の第２端に接続されるドレイン端子を有する。第１電源端子と第２電源端子が基準端子に接続される。第１ゲート端子は２次巻線の第２端に接続される。第２ゲート端子は２次巻線の第１端に接続される。第１クランプ部は２次巻線の第１端を基準端子にクランプし、第１スイッチ部がオンのとき第２スイッチ部と第２クランプ部をオフに維持する。第２クランプ部は２次巻線の第２端を基準端子にクランプし第２スイッチ部がオンのとき第１スイッチ部及び第１クランプ部をオフに維持する。第１及び第２スイッチ部はパワートランスを駆動する。
【００６９】
装置の別の実施において、駆動回路は複数のスイッチを含み、スイッチをオン及びオフに調整する共通のシグナル基準に参照される制御端子とトランスを駆動するために接続された出力を各々が有する複数のスイッチを含む。複数のスイッチは１次及び２次スイッチを含みオン時に１次及び２方向の駆動トランスにおける磁束を誘導するためにそれぞれポールされる。制御回路は制御端子に接続され連続する制御周期で１次及び２次スイッチを動作させるために構成され、各々は、（ａ）１次及び２次スイッチの１つがオンの間の２つのオンインターバル、（ｂ）１次及び２次スイッチがオフで駆動トランスに蓄積されたエネルギーが複数のスイッチの寄生する出力キャパシタンス、スイッチ回路の寄生するキャパシタンス、及び１次出力端子及び基準端子に接続された制御入力を有するパワースイッチング装置の寄生する入力キャパシタンスを充電及び放電するために使用される間の２つのオフインターバル、によって特徴づけられる。
【００７０】
装置の別の実施において、駆動回路は複数のスイッチを含み、各々はスイッチをオン及びオフに調整するための共通信号参照に参照される制御端子及びトランスを駆動する為に接続される制御端子を含む。複数のスイッチは１次及び２次スイッチを含み、それぞれオン時に１次及び２次方向における駆動トランスの磁束を誘導するためにポールされる。制御回路は制御端子に接続され連続する制御周期における１次及び２次スイッチを動作させるために構成され、各々は、（ａ）１次及び２次スイッチがオンの間の２つのオンインターバル、（ｂ）１次及び２次スイッチがオフで駆動トランスに蓄積されたエネルギーが複数のスイッチの寄生する出力キャパシタンス、スイッチ回路の寄生するキャパシタンス、及び１次または２次出力端子と基準端子との間に接続された制御入力を有する一組の相補的スイッチ装置の寄生する入力キャパシタンスを充電及び放電するために使用される。一対の相補的スイッチ装置はオフインターバルの一部の間オフである。
【００７１】
通常、別の特徴は単極性制御電圧を供給する方法を特徴とする。１次巻線、２次巻線、及び磁化インダクタンスを有するトランスが与えられる。駆動回路は２次巻線の双極性電圧を生成するために１次巻線を駆動するために与えられる。第１出力端子及び基準端子が制御電圧を供給するために与えられる。スイッチ回路は前記２次巻線に接続され、（ａ）２次巻線の電圧が第１の極性のとき、第１出力端子及び基準端子を通って２次巻線を接続し、（ｂ）２次巻線の電圧が第２の極性のとき、第１出力端子を基準端子にクランプし、（ｃ）トランスの磁化インダクタンスとスイッチ回路の規制キャパシタンスとの間のエネルギーリサイクル及び第１出力端子と基準端子との間のキャパシタスを可能にする、ために適応される。
【００７２】
通常、別の特徴は、スイッチ回路と１次巻線、２次巻線、及び磁化インダクタンスを有するトランスとを用いて、回路の第１出力端子及び基準端子の単極性電圧を供給する方法に特徴がある。１次巻線は２次巻線の双極性電圧を生成するために駆動される。２次巻線は、２次巻線の電圧が第１極性のとき第１出力端子及び基準端子を通って接続される。第１出力端子は、２次巻線の電圧が第２の極性のとき基準端子にクランプされる。エネルギーはトランスの磁化インダクタンスとスイッチ回路の寄生キャパシタンス及び第１出力と基準端子との間の寄生キャパシタンスとの間でリサイクルされる。
【００７３】
本方法の実施は以下の特徴のうち１つ以上を含む。第１出力端子及び基準端子を通るキャパシティブ負荷はＭＯＳＦＥＴスイッチの寄生ゲート電源キャパシタンスを含む。第１出力端子に接続される第１制御入力を有する第１制御スイッチが与えられる。第１スイッチは２次巻線の第１端と基準端子との間で用いられる。第２スイッチは２次巻線と基準端子との間で用いられる。第１出力端子は２次巻線の第２端に接続される。第１出力端子に接続される第１制御端子を有する第１制御スイッチが与えられる。第１スイッチの制御入力は第２スイッチに接続される。第２スイッチの制御入力は第１スイッチに接続される。第１及び第２スイッチは制御スイッチの制御閾値より低い制御閾値を有する。第２出力端子は基準の比例する第２単極性制御電圧を供給する２次巻線の第１端に接続される。第２制御スイッチは第２出力端子に接続される第２制御入力を有するよう与えられる。スイッチ回路は、（ｄ）２次巻線の電圧が第１極性のとき、第２出力端子及び基準端子を通って２次巻線を接続し、（ｅ）２次巻線の電圧が第１極性のとき、第２出力を基準端子にクランプし、（ｆ）第２出力端子と基準端子との間のエネルギーのリサイクルを可能にする、ようにさらになされる。ＭＯＳＦＥＴが第１及び第２スイッチに対して用いられる。接合トランジスタが第１及び第２スイッチに対して用いられる。第１直列回路は、第１単方向性導電装置と並列して接続される第１抵抗を有し、第１スイッチの制御入力と第２スイッチとの間に接続される。第２直列回路は、第２方向性導電装置と並列して接続される第２抵抗を有し、第２スイッチの制御入力と第１スイッチとの間に接続される。接合トランジスタが第１及び第２スイッチに対して用いられる。複数のスイッチがトランスを駆動するために用いられる。各スイッチの制御端子はスイッチをオン及びオフするための共通信号基準を参照するために接続される。複数のスイッチの中の第１スイッチ及び第２スイッチがオン時に第１及び第２方向で駆動トランスの磁束をそれぞれ生じるために用いられる。第１及び第２スイッチは、各々が（ａ）第１及び第２スイッチのひとつがオンの間の２つのオンインターバルと、（ｂ）第１及び第２スイッチの両方がオフで複数のスイッチの寄生出力キャパシタンス、連続する制御サイクルで動作される。スイッチ回路、及び第１出力端子及び基準端子を通って接続される制御入力を有する１つ以上のパワースイッチング装置の寄生入力キャパシタンスを充電及び放電する間の２つのオフインターバルとに特徴がある。駆動回路はトランスを駆動するために複数のスイッチを含む。各スイッチの制御端子はスイッチをオン及びオフするために共通信号基準に接続される。複数のスイッチの中の第１スイッチ及び第２スイッチがオン時に第１及び第２方向でトランスの磁束をそれぞれ生じるために用いられる。第１及び第２スイッチは、各々が（ａ）第１及び第２スイッチのひとつがオンの間の２つのオンインターバルと、（ｂ）第１及び第２スイッチの両方がオフの間の２つのオフインターバルに特徴があり、駆動トランスに蓄積されるエネルギーは複数のスイッチ、スイッチ回路、及び第１及び第２制御スイッチの寄生入力キャパシタンスを充電及び放電するために用いられる。第１及び第２制御スイッチはパワートランスを駆動するための１対の相補的パワースイッチング装置として構成される。サブインターバルは、１対の相補的パワースイッチング装置がオフのときオフインターバルの部分の間に与えられる。第１制御スイッチ及び第１スイッチは第１ダイに統合され、それぞれ同じ閾値を与えられる。第２制御スイッチ及び第２スイッチは第２ダイに統合され、それぞれ同じ閾値を与えられる。
【００７４】
通常、別の特徴は、共通のダイ上に形成された第１集積半導体装置を有し、各々がゲート、電源、及びドレインを有しと同じ閾値電圧を有す複数のＦＥＴを有する装置を特徴とする。第１集積半導体装置は第１スイッチ部及び第１クランプ部を含む。第１スイッチ部は並列に接続される１つ以上の複数のＦＥＴを含む。第１クランプ部は１つ以上の複数のＦＥＴを含む。第１及び第２回路は第１集積半導体回路の第１スイッチ及び第１クランプ部にそれぞれ接続される。第２回路はクランプ部がオンのときクランプされるように構成される。第１スイッチ部及び第１クランプ部のＦＥＴのゲートは第１ゲート端子に接続される。第１スイッチ部及び第１クランプ部のＦＥＴの電源は第１電源端子に接続される。クランプ部はスイッチ部のオンに関連して第２回路をクランプする。
【００７５】
本装置の実施は以下の特徴のうち１つ以上を含む。ＦＥＴのゲートは第１集積半導体装置内でまとめて接続され、第１ゲート端子は第１集積半導体装置の端子である。ＦＥＴのゲートは第１集積半導体装置の端子である。ＦＥＴの電源は第１集積半導体装置内でまとめて接続され、第１電源端子は第１集積半導体装置の端子である。ＦＥＴの電源は共通の電源であり、第１電源端子は第１集積半導体装置の端子である。第１集積半導体装置の第１ゲート端子、第１電源端子、第１スイッチ部のＦＥＴのドレインに接続されるスイッチドレイン端子、及び第１クランプ部のＦＥＴのドレインに接続されるクランプドレインも含む。第１集積半導体装置は４端子装置である。第１集積半導体装置は同期整流器として構成される。装置は共通のダイ上に形成され、各々がゲート、電源、及びドレインを有する複数のＦＥＴを有し、同じ閾値電圧を有する第２集積半導体装置を含む。第２集積半導体装置は第２スイッチ部及び第２クランプ部を含む。第２スイッチ部は並列に接続される１つ以上の複数のＦＥＴを含む。第２スイッチ部及び第２クランプ部のＦＥＴのゲートは第２ゲート端子に接続される。第２スイッチ部及び第２クランプ部のＦＥＴの電源は第２電源端子に接続される。第２ゲート端子は第１クランプ部でクランプされ、第１ゲート端子は第２クランプ部でクランプされる。ＦＥＴはＭＯＳＦＥＴである。
【００７６】
本発明の１つ以上の実施例の詳細が添付図面と以下の説明で示される。他の特徴、目的、及び本発明の利点は説明と図面及び請求項で明らかにされる。
それぞれの図面における同様のシンボルは同様の要素を示す。
【００７７】
【発明の実施の形態】
従来技術による分布電力アーキテクチャを用いたシステム２０が図２Ａに示される。このシステムにおいて、フロントエンド電力プロセッサ２２は、入力電源２４から電力を受電し、バス電圧Ｖｂｕｓへ変換し、分布バス２６経由で、それぞれが１つ以上のＤＣ−ＤＣコンバータ３０ａ．．．３０ｉなどのＤＣ−ＤＣコンバータを組み込んでいる、複数の別々の電子回路サブアセンブリＰＣＢ  ２８ａ、２８ｂ、２８ｃ、．．．、２８ｎへある距離を越えて分布される。バス電圧ＶｂｕｓはＤＣ−ＤＣコンバータ３０ａ．．．３０ｉの入力へ供給される。各々のＤＣ−ＤＣコンバータはサブアセンブリ（図示せず）上の回路で使用する調整出力電圧（例えば、電圧Ｖ１からＶ７）を供給する。入力電圧の範囲で動作することを可能にする調整機能をＤＣ−ＤＣコンバータが与えるとすると、電圧Ｖｂｕｓは通常、未調整電圧か、調整されているがその値はシステムが要求する出力電圧（すなわち、電圧Ｖ１からＶ７）を制御しない電圧になる。
【００７８】
別の先行技術によるＤＰＡが図２Ｂに示される。このシステムにおいて、絶縁フロントエンド電力プロセッサ２９は、入力電源２４から電力を受け、バス電圧Ｖｂｕｓに変換する。バス電力Ｖｂｕｓは、分布バス２６経由で、各々に１つ以上のスイッチングレギュレータ３１ａ…３１ｅなどの非絶縁スイッチ回路が組み込まれた複数の個々の電子回路サブアセンブリＰＣＢ２５ａ、２５ｂ、２５ｃ、．．．、２５ｎへある距離に亘って分布される。バス電圧Ｖｂｕｓはスイッチングレギュレータ３１ａ．．．３１ｉの入力へ供給される。各々のスイッチ調整装置はサブアセンブリ（図示せず）上の回路で使用する調整出力電圧（例えば、電圧Ｖ１からＶ３）を供給する。かかるシステムでは、非絶縁スイッチングレギュレータはＶＲＭ（「電圧調整モジュール」）と呼ばれることがあり、かかるＶＲＭの１つは単一集積回路に専門に電力を与えてもよい。入力電圧の範囲で動作することを可能にする調整機能を与えられたスイッチングレギュレータまたはＶＲＭを与えられると、電圧Ｖｂｕｓは通常、未調整電圧かまたは、調整されているがその値はシステムが要求する出力電圧（すなわち、電圧Ｖ１からＶ３）を制御しない電圧になる。
【００７９】
入力電源がＡＣ公共電源である場合、フロントエンド電力プロセッサ２２または絶縁電力プロセッサ２９は双極性ＡＣ入力電圧及び電流を単極性形式に変換する整流回路を含み、力率修正回路（いずれも図に示されていない）も含む。
ＣＰＡアーキテクチャと比較すると、図２Ａ及び図２ＢのＤＰＡアーキテクチャの利点には、分布バスの単純さ、基礎を成す電力分布の仕組みを変更することなく多くの異なる負荷電圧やバス電圧Ｖｂｕｓ（すなわち、ＤＣ−ＤＣコンバータに適当な出力電圧を単に与えることによる）を供給することにおける柔軟性、および負荷、バス電圧、分布バスインピーダンス、及び関連要素における変化が原因の調整出力電圧間の相互作用を最小化することが含まれる。
【００８０】
しかしながら、ＤＰＡアーキテクチャには欠点もある。例えば、図２Ａのシステムにおいて、サブアセンブリ上へ絶縁ＤＣ−ＤＣコンバータを取り込むと貴重な基板スペースを使いはたしてしまう。サブアセンブリＰＣＢ上のコンバータの高さは、サブアセンブリ間の間隔をに下限を与え、周辺部品上の冷却空気流を妨げる。ＤＣ−ＤＣコンバータ自身も周辺部品の温度に影響を及ぼし、サブアセンブリ領域から取り除かれねばならない熱を放散する。さらに、単一のＤＣ−ＤＣコンバータが適当な電力や特定の出力電圧に対する耐障害性を設けることができないときは、マルチＤＣ−ＤＣコンバータは並列される必要があり、各並列コンバータからの離間検知リード線を単一で共通なポイントに接続することが必要になったりユニット間で電力を分布させる並列コンバータの各々の中に追加の回路が必要となることが原因でさらなる複雑さを生じさせる。
【００８１】
これらの欠点は、より高度の回路やシステム密度に対してとより低位のシステム電圧（例えば、２Ｖ、１Ｖ及びそれ以下）に対する傾向、及びＤＣ−ＤＣコンバータ与えられる付帯的な比較的乏しい有効性とより高いエネルギー損失の傾向によって悪化される。図２ＢのＶＲＭは、ＤＣ−ＤＣコンバータより高い電力密度と有効性を有する一方、絶縁の欠如が原因で接地ループ問題を生じ、限られた電圧降圧能力を有する（例えば、４８Ｖバスから動作しているとき非絶縁ＶＲＭを用いて１ボルトを効率的に生成することは難しい。）。いずれの場合も、ＤＣ−ＤＣコンバータ及びスイッチングレギュレータが任意の電圧変換率を取り扱い、広範囲な入力電圧で電圧変動範囲を与えるというＤＰＡシステムの要求からは、点負荷電力密度及び有効性において明らかな妥協が生じる。このアーキテクチャ上の要件は、スイッチング素子の（以下で定義されるような）デューティサイクルの不均衡及び単一のＤＣ−ＤＣコンバータにおける変圧器の利用の縮小を余儀なくし、電力密度及び効率を制限する。
【００８２】
新しい電力分布装置を用いるシステム３６は、「ファクタ化電力アーキテクチャ（「ＦＰＡ」）」と呼ばれ３Ａに示される。システム３６において、第１位置でのフロントエンドパワーレギュレータ３８は入力電源４６から電力を受電し、出力Ｖｆで制御バス電圧へ変換する。出力Ｖｆは「ファクタ化」分布バス４０経由で離れて位置する変換モジュール（「ＶＴＭ」）４４にある距離に亘って分布される。ＶＴＭは絶縁トランス（図示せず）を含み、電圧Ｖｆを負荷４１への供給電圧Ｖｏｕｔに変換する。図２のＤＰＡのＤＣ−ＤＣコンバータと異なり、ＦＰＡシステムのＶＴＭは、活用されるべき特性を高める多様な有効性及び電圧密度を可能にする調整された狭い範囲の入力電圧で動作するよう設計されている。以下に詳細に説明される好ましいＶＴＭアーキテクチャにおいて、１次及び２次スイッチング素子は、ＶＴＭトランスの１次及び２次巻線へ接続されて単一ステージの電力処理を行う。ＶＴＭは均衡のとれたスイッチングデューティサイクルを用い、そこで相補的な１対のうちの各１次スイッチング素子がその相補的物としてほぼ同じ時間オンであり、相補的な１対のうちの２次スイッチング素子がその相補的物としてほぼ同じ時間オンである。さらに、ＶＴＭは、コンバータの切替が可能であり（以下で定義される）電力が１次ＶＴＭから２次ＶＴＭへ搬送される間、有効な各コンバータ動作サイクルの一部を示唆する９０％より大きい（以下に定義されるような）電力変換デューティサイクルで動作する。均衡の取れたデューティサイクルと高電力変換デューティサイクルとの組み合わせは，短いコンバータ動作期間と相まって、より高い電力変換密度、有効性及び入力／出力の分離を容易にする。
【００８３】
ＶＴＭは入力に供給される電圧Ｖｉｎ（名目上Ｖｆ）の一定の部分であるＤＣ出力電圧Ｖｏｕｔを供給する。電圧変換率またはＶＴＭの電圧利得（負荷電流での入力電圧への出力電圧の割合であるＫ＝Ｖｏｕｔ／Ｖｉｎとして定義される）が、例えばＶＴＭコンバータトポロジー、タイミングアーキテクチャ及びその中に含まれるトランスの巻数比などを設計することによって決定される。非理想的部品を用い、フィードバックループのないある実際的な実施において、ＶＴＭの有効出力抵抗は、さらに以下に検討されるような負荷電流の機能として出力電圧におけるいくらかの低下を引き起こす。通常のＦＰＡアプリケーションでは、ＶＴＭ４４はサブアセンブリ４２上に位置するので、サブアセンブリ内でＶＴＭ４４が電力を供給する負荷４１に近接し、また電圧Ｖｏｕｔは電圧Ｖｆより低いので、ファクタ化バスにおける電力損失及び電圧低下は最小になる。
【００８４】
それらの一定の利得及び有効出力抵抗が原因で、ＶＴＭは並列されて同じ入力電圧Ｖｉｎ、名目上Ｖｆ、から動作し、共通の固有の電力分布特性を有する共通の負荷を支持する。このことは電力分布プロトコル及びインタフェースの必要性と離間検知の多様性の実現を妨げる。例えばＰＣＢに亘って、負荷自身が分布されているアプリケーションでは、複数のＶＴＭは互いに隔たり、全負荷電流の個々の部分を離間で供給し、よって電力面に亘る低電圧で高電流をバスで搬送するという負荷を減じる。
【００８５】
新しいファクタ化電力アーキテクチャは大いに柔軟性がある。ＦＰＡの別の構成であるシステム３７が図３Ｂに示される。図において、図３Ａのフロントエンドパワーレギュレータ３８が２つの別々のアセンブリであるフロントエンドアセンブリ３９及び非絶縁であるパワーレギュレータモジュール４３（「ＰＲＭ」）にファクタ化されている。フロントエンドアセンブリは，入力電源４６から電力を受電し、出力Ｖｂｕｓでバス電圧に変換する。出力Ｖｂｕｓは分布バス３５経由である距離に亘ってＰＲＭの入力へ分布される。ＰＲＭはＶｂｕｓを制御電圧Ｖｆへ変換する。制御電圧Ｖｆ  はＶＴＭ４４の入力へファクタ化バス４０によってある距離に亘って分布される。ＶＴＭ４４はトランス及びスイッチング素子を通して単一ステージの電力処理を与え、ある負荷電流に対して、入力に供給される電圧Ｖｉｎ（名目上Ｖｆ）の決まった部分であるＤＣ出力電圧Ｖｏｕｔを供給する。ＰＲＭ４３はフロントエンドパワーレギュレータから比較的離れて、かつ／またはＶＴＭ４４に比較的近くに位置する。他のＶＴＭは同じＰＲＭ４３から電力を供給され、上記したようにＶＴＭ４４と並列で動作するか、または以下に説明するように追加の出力電圧を与える。ＶＴＭは、他のＶＴＭまたは他のタイプのコンバータで生成される出力電圧を含む、電力システム内のＤＣ出力電圧からも電力を与えられる。
【００８６】
図３ＢのＰＲＭはバックコンバータ、ブーストコンバータ、あるいはバックブーストコンバータとして実現される。同様に、図３Ａ及び３Ｂにおいて、入力電源４６がＤＣ電源であるとき、フロントエンド電源レギュレータ３８、またはフロントエンドアセンブリ３９もバックコンバータ、ブーストコンバータ、あるいはバックブーストコンバータとして実現される。ＰＲＭとしての使用に適した好ましいバックブーストＤＣ−ＤＣ変換トポロジーは、本出願と同じ出願人により出願され参照として組み込まれている２００２年８月出願の米国特許第１０／２１４，８５９号のヴィンチアレーリ（Ｖｉｎｃｉａｒｅｌｌｉ）氏による「バックブーストＤＣ−ＤＣスイッチング電力変換（Ｂｕｃｋ−Ｂｏｏｓｔ  ＤＣ−ＤＣ  Ｓｗｉｔｃｈｉｎｇ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｏｎ）」に記載されている。
【００８７】
従来技術より優れた本発明の利点のいくつかは図４Ａ、４Ｂ及び４Ｃを参照して説明される。図４Ａは先行技術によるＤＰＡアプローチを用いるシステムでの使用のためのＰＣＢアセンブリ１００の例を示す。ＰＣＢアセンブリは、電圧を、例えば４８Ｖ（エッジコネクタ１０４経由でカードに供給される）の公称バス電圧から３．３Ｖ出力に変換し、集積回路１０５へ１５０ワットまでの電力を供給するよう見積もられているＰＣＢ１０３に搭載されるＤＣ−ＤＣコンバータ１０２（例えばバイカ社（Ｖｉｃｏｒ  Ｃｏｒｐｏｒａｔｉｏｎ）によって製造されるモジュラータイプのＤＣ−ＤＣコンバータ）と、たぶんＰＣＢ上の他の電子回路（図示されず）を含む。ＤＣ−ＤＣコンバータの全長及び全幅はそれぞれ２．２８インチ（５７．６ｍｍ）と１．４５インチ（３６．８ｍｍ）であり、ＰＣＢの表面上部の高さは０．５インチ（１２．７ｍｍ）である。かかるコンバータの有効性は通常９０％まで変動する。よって、ＤＣ−ＤＣコンバータは３．３インチ平方（２１．２平方ｃｍ）のＰＣＢエリアを使用し、１．６５立方インチ（２６．９ｃｍ）の体積を占め、１５０ワットの全割合の負荷で９１ワット／立方インチ（５．６ワット／立方ｃｍ）の電力密度を示し、サブアセンブリ１００の周囲へ１６ワットより高い熱を放散する。
【００８８】
図４Ｂは図３Ａに示されたＦＰＡを用いるシステムで使用するためのＰＣＢサブアセンブリ１１０の例を示す。図４ＢのＰＣＢサブアセンブリ１１０がＤＣ−ＤＣコンバータの代わりにＶＴＭ１０８を組み込んでいることを除けば、ＰＣＢサブアセンブリ１１０のいずれの特徴も図４ＡのＰＣＢサブアセンブリ１００の特徴と同様である。ＦＰＡシステムで動作するＶＴＭは同等の出力電力のＤＣ−ＤＣコンバータより小さくなされ得るので、より少ない体積を占め、ＰＣＢサブアセンブリの表面上部の高さはより低くなる。例えば、３．３Ｖ出力で１５０ワットまでを供給するために制御４８Ｖバス電圧を変換するＶＴＭは約１．３５インチ（３４．３ｍｍ）平方で、ＰＣＢの表面上部が約０．２インチ（５．１ｍｍ）の高さの寸法のパッケージ（例えばＩＣサイズパッケージ）に実装されるだろう。その通常動作範囲内でかかるＶＴＭの最大効率は約９６％である。よって、ＶＴＭは１．８２平方インチ（１１．８平方ｃｍ）のＰＣＢエリアを使用し、０．３６立方インチ（６．０立方ｃｍ）を占有し、１５０ワットの負荷の全割合で４１６ワット／立方インチ（２５．０ワット／立方ｃｍ）を示しアセンブリ１１０の周囲へ６ワットの熱だけを分布する。
【００８９】
図４Ｃは図３Ｂで示したファクタ化電力アーキテクチャを用いるシステムで使用するためのＰＣＢサブアセンブリ１１３の例を示す。図４ＣのＰＣＢサブアセンブリ１１０がＤＣ−ＤＣコンバータの代わりにＶＴＭ１０８とＰＲＭ１０７を組み込んでいることを除けば、ＰＣＢアセンブリ１１０のいずれの特徴も図４ＡのＰＣＢサブアセンブリ１００の特徴と同様である。ＰＲＭをＶＴＭと分離することによって、熱源が点負荷から除かれて、容易に製造ができコストパフォーマンスがよい部品によってより高い電力密度が点負荷で実現される。
【００９０】
図４Ｂ及び４Ｃの例で示したように、ＦＰＡのＶＴＭ（または、ＰＲＭとＶＴＭ）は、ＤＰＡシステムのＤＣ−ＤＣコンバータより、ＰＣＢサブアセンブリ１１０で明らかにより少ない領域を必要とし、電子回路のためにより多くの領域を残す。ＶＴＭ（または、ＰＲＭとＶＴＭ）は明らかにより少ない電力しか散逸せず、アセンブリ１１０（１１３）に対する冷却の必要性を緩和する。熱管理もより容易になされる。なんとなれば、基板表面上部のＶＴＭ１０８（または、ＰＲＭ１０７とＶＴＭ１０８がより低いので周囲の部品上の空気流に接する部分がより少なくなるからである。ＤＣ−ＤＣコンバータに関連してＶＴＭの高さも減少し、ＰＣＢサブアセンブリがシステム内で互いに近接して搭載されることが可能になり、よって全体のシステム密度が改善される。例えば、図５Ａ及び５Ｂは、電子システム（図示せず）に搭載されるラック内で並べて搭載されるときに見られるようないくつかのＰＣＢサブアセンブリのグループの端面図を示す。図５Ａは図４ＡのＰＣＢサブアセンブリ１００を示す。図５Ｂは図４Ｂのサブアセンブリ１１０を示す。各例において、ＤＣ−ＤＣコンバータ１０２及びＶＴＭ１０８がそれぞれのサブアセンブリ１００、１１０上で最も高さの高い部品であるとすると、図５ＢのＰＣＢサブアセンブリ間の間隔Ｄ２は図５ＡのＰＣＢサブアセンブリ間の間隔Ｄ１より小さい０．３インチ（７．６ｍｍ）になり、システム密度を倍にする可能性を秘めている。
【００９１】
ＦＰＡの別の実施例が図６、７、８に示される。図６においてシステム５０は図３のシステム３６の拡張バージョンである。フロントエンドパワーレギュレータ３８入力電源４６からの電力を受電し、出力で制御バス電圧Ｖｆへ変換する。ファクタ化  分布バス４０経由である距離に亘って、各々が例えばＶＴＭ４４ａから４４ｇなどの１つ以上のＶＴＭを組み込んでいる複数の別々の電子回路サブアセンブリＰＣＢ４２ａから４２ｎへ分布される。ＶＴＭは負荷電圧（例えば、電圧Ｖ１からＶ７）を供え、サブアセンブリＰＣＢ上の負荷（図示せず）に電力を供給する。ＶＴＭに加えて、サブアセンブリＰＣＢはＤＣ−ＤＣコンバータ（例えば、ＤＣ−ＤＣコンバータ４８）及び／またはスイッチングレギュレータ（例えば、スイッチングレギュレータ６５）及び／またはある出力電圧を供給する充電ポンプ（図示せず）を含む。
【００９２】
図７はマルチ出力パワーレギュレータ６２が３つの異なる制御バス電圧Ｖｆ１、Ｖｆ２、Ｖｆ３を３つのファクタ化分布バス４０ａ，４０ｂ，４０ｃに供給するＦＰＡシステム例を示す。３つのファクタ化バスの各々は１つ以上のサブアセンブリに接続される。図において、制御電圧Ｖｆ１は第１ファクタ化バス４０ａに供給され、それは電力をサブアセンブリ４２ａ及び４２ｂ上のＶＴＭ６４ａ−６４ｄに分布する。制御電圧Ｖｆ２は第２ファクタ化バス４０ｂに供給され、それは電力をサブアセンブリ４２ｃ及び４２ｄ上のＶＴＭ６８ａ−６８ｄに分布する。制御電圧Ｖｆ３は第３ファクタ化バス４０ｃに供給され、それは電力をサブアセンブリ４２ｅ，４２ｆ及び４２ｇ上のＶＴＭ６６ａ−６６ｇに分布する。ＶＴＭに加えて、サブアセンブリはＤＣ−ＤＣコンバータ（例えば、ＤＣ−ＤＣコンバータ４８）及び／またはスイッチングレギュレータ（例えば、スイッチングレギュレータ６５）及び／またはある出力電圧を供給する充電ポンプ（図示せず）を含む。
【００９３】
図７のマルチ出力パワーレギュレータ６２が異なる構造で実現されるかもしれない。そのいくつかの例が図８Ａ、８Ｂ、及び８Ｃに示されている。図８Ａにおいて、マルチ出力パワーレギュレータ６２はマルチ出力スイッチングレギュレータから成り、それは単一の入力電源４６のオフを操作しファクタ化分布バスに供給するための制御出力Ｖｆ１、Ｖｆ２、Ｖｆ３を供給する。図８Ｂにおいて、マルチ出力レギュレータ６２はいくつかの独立したパワーコンバータ６３ａ、６３ｂ、６３ｃからなり、それらは単一の入力電源４６のオフを操作する。コンバータの各々は制御された供給出力をファクタ化分布バスに供給する。図８Ａ及び８Ｂにおいて入力電源はＡＣまたはＤＣ電源のいずれかである。図８Ｃにおいて、マルチ出力レギュレータは独立レギュレータ６６ａ、６６ｂ、及び６６ｃから成り、それらは１つ以上の異なる入力電源のオフを操作する。例えば、独立レギュレータ６６ａは２つの電源４５、４７のオフを操作し、それらの一方はＡＣ電源であって、他方はバッテリのバックアップ電源などのＤＣ電源であるかもしれない。他の２つの独立レギュレータ６６ｂ、及び６６ｃは独立電源４９及び５１から動作することが示される。これらや、電源と電力供給調整との他の組み合わせの広範な変化形が、ＦＰＡシステムにおける分布のための１つ以上の制御バス電圧を生成するように構成され得る。
【００９４】
ＦＰＡの適用はラック搭載の電子システムに限定されない。例えば、車両用電気電力消費が増加するにつれて、車両においてはより高いバス電圧へと向かっている。自動車電力システムにおける新たに現れた４２ボルトバス規格などである。ファクタ化電力アーキテクチャは、かかる適用（例えば、４２Ｖファクタ化バスから１２Ｖ負荷に効率的に電力を与えることなど）において、点負荷変換を与えるためのコストパフォーマンスが良く、重量が軽く、エネルギー効率の良い解決法である。ＦＰＡの密度及び有効性の利点から恩恵を受ける適用の別の例は、特に民生、医療、工業及び軍事製品を含む電子製品の他の市場で確認されるだろう。
【００９５】
先行技術によるＤＰＡにおけるＤＣ−ＤＣコンバータは、コンバータ入力電圧が相対的に広範囲で変化するときに（例えば、最大入力動作電圧が最小入力電圧の通常２倍または数倍である。）出力電圧を調整するパワートレイン及び制御回路を含み、入力電圧範囲全体で全割合の負荷で動作可能なコンポーネントを使用することが必要となる。具体的に言うと、調整回路はコンバータのスペースを取り、従って調整回路のない装置と比較して電力密度を減じる。相対的に広い入力動作電圧範囲を受け入れるために必要とされるパワートレインコンポーネントの特性も、明らかに電力密度及び有効性を低下させている。例えば、あるタイプの単一ステージパワーコンバータにおいて、出力整流回路は、最大入力動作電圧での動作と関係するピーク電圧に耐えるように選択されなければならず、同時に負荷の不均衡な分布を搬送することができなければならない。一次側スイッチング素子は同様の制約をもって選択される必要があり、電力がトランスに亘って供給されない間である、明らかなデッドタイムの出現によってこららの素子に負担が加わる。高電流及び高電圧の両方の要件を同時に満たすために、スイッチング素子は大きな半導体のダイを必要とし、それによってより高い寄生キャパシタンス及びスイッチング損失が示される。代わりにより小さなダイを用いると、電気導通損失がより高くなるだろう。入力電圧における大きな変化に適応する性能も、トランスなどのエネルギ蓄積コンポーネントやリアクタンスコンポーネントの大きさや有効性に妥協する。
【００９６】
ＤＣからＤＣへのトランスのステージがプレレギュレータでカスケードされているＤＣ−ＤＣコンバータにおいて、ＤＣからＤＣへのトランスのステージにおける整流器及びスイッチ上の電圧及び電流のストレスは、プレレギュレータによって供給される電圧の不変性のせいで制限されるが、プレレギュレータのコンポーネントは広範な入力電圧の変化形を受け入れるために選択されなければならず、プレレギュレータとＤＣからＤＣへのトランスのステージとの組み合わせはユニットの電力密度を低下させる。よって、カスケードされたＤＣ−ＤＣコンバータにおいては、単一ステージのコンバータにおけるように、広範な入力電圧範囲に亘る動作が、通常、点負荷での電力密度及び有効性の制限を引き起こす。
【００９７】
通常、点負荷パワーコンバータの電力密度、有効性、及び柔軟性と、かかるコンバータの並列アレイの電力分布性能は、電圧変動範囲と関連する電力変換機能をファクタ化することによって、かつ電圧変圧及び／または絶縁などの点負荷での基本的性質だけを与えることによって改善される。同様の電力変換トポロジー及びタイミングアーキテクチャを有する同様のスイッチング周波数を想定すると、ファクタ化電力アーキテクチャの適用によって従来技術の分布電力アーキテクチャに比較して点負荷コンバータの電力密度及び有効性が２倍になる。ＶＴＭは、点負荷に供給されるワットあたりの明らかにより低いコストでより大きい全体性能（例えば、帯域幅）、拡張性（例えば、固有の電力分布）及び信頼性（例えば、低減された複雑さ、耐障害性）も与える。これらの利点はＶＴＭ内での用いる電力変換トポロジー及びタイミングアーキテクチャを最適化することによって実現される。
【００９８】
ＦＰＡシステムで用いるためのＶＴＭは従来技術によるＤＣからＤＣへのトランスのトポロジーを基調とし得るが、あるＶＴＭトポロジーは性能特性に関して他よりも優れている。性能特性には電力密度、変換有効率、出力インピーダンス及び「垂下（ｄｒｏｏｐ）」（すなわち、負荷における変動での出力電圧における変動）、遷移応答、発散されたノイズ、及び入力及び出力での導電放射が含まれる。高電力密度及び変換有効率はＺＶＳアーキテクチャを組み込むことによってハーフブリッジ及びフルブリッジパルス幅変調（「ＰＷＭ」）の両方で実現される。しかしながら、ＰＷＭコンバータの同等回路は、回路パルスの全同等連続する抵抗を含み、入力電源と負荷との間に直列に置かれた漏れインダクタンスコンポーネントのインピーダンスを加えた回路の全体等価直列抵抗を含む。
【００９９】
ムウィーン（Ｍｗｅｅｎｅ）氏の同書によれば、ＶＴＭにおいて、このインピーダンスは負荷が増加する（負荷がその全範囲に亘って変化したときに例えば５％以上）ときに出力電圧に負荷としてのドループを引き起こしてＶＴＭ開ループの電圧変動範囲を損なう。
同様に、高有効性及び高電力密度は、周波数変調（「ＦＭ」）準共振または共振コンバータトポロジーで、共振以下の周波数でのＺＣＳタイミングアーキテクチャか、または代わりに、共振より大なる周波数でのＺＶＳタイミングアーキテクチャを組み込むことによって実現され得る。しかしながら、ここでも、等価回路は、動作周波数での共振回路のキャパシティブ及び導電インピーダンスを加えた回路の全体等価直列抵抗を含む。両方の場合において、ＰＷＭ及びＦＭコンバータトポロジーを用いて、コンバータの出力インピーダンス及びその垂下特性は、ＶＴＭにとって好ましい低出力インピーダンスを実現する点では有効であるリアクタンスインピーダンスの存在によって低下させられる。
【０１００】
ＦＰＡのＶＴＭにとって好適なコンバータトポロジー及びタイミングアーキテクチャは正弦振幅コンバータ（「ＳＡＣ」）トポロジーと通常言われ、従来技術によるＤＣからＤＣへのトランストポロジーに亘って多くの利点を有する。ＳＡＣトポロジーは、共振タンクの素子のリアクタンスインピーダンスが互いに相殺されるように名目上は共振で動作される。ＳＡＣは共振トポロジーを用い、共振回路のインピーダンスが本質的に抵抗性になり、コンバータの出力インピーダンス及び開ループ抵抗を最小化し、よって負荷を変更する機能として開ループ電圧垂下を最小化するようにする。リアクタンスインピーダンスへの依存を排除したことによる、開ループＤＣ出力抵抗でのより大きい不変性は、マルチで並列のＶＴＭが電力分布アレイとして動作されるアプリケーションで特に望ましい耐障害性電力分布属性を生み出す。
【０１０１】
ＳＡＣコンバータはほぼ純粋正弦波たり得、スペクトル純度、従ってコンバータの導電され放散されたノイズ特性を最適化する。ＳＡＣ制御アーキテクチャは、共振コンポーネントの本質的に正弦の特性を保持する一方、電圧及び電流波形の振幅を変えることによって出力負荷を変更する。ＳＡＣトポロジーのタイミングアーキテクチャは１次スイッチのＺＶＳ動作及び２次スイッチのＺＣＳ及びＺＶＳ動作を助けて、１次スイッチング素子及び２次スイッチング素子または整流器、特により高いスイッチング周波数及びより高いコンバータ電力密度と有効性を可能にする正弦波整流器のスイッチング損失を事実上排除する。正弦波振幅コンバータは、ＶＴＭの要求を助けるための属性と高性能ＤＣ−ＤＣコンバータとの最も良い組み合わせを与える。
【０１０２】
第１ＳＡＣトポロジー９０が図９に示される。このトポロジーは、正弦振幅制御アーキテクチャを組み込んでいて、高動作効率、高電力密度、低ノイズ、及び低出力インピーダンスを可能にする。図９において、ＳＡＣはスイッチコントローラ１３０によって制御されるハーフブリッジ直列共振コンバータから成る。電力は入力電圧ＶｉｎでＳＡＣに供給され、電圧Ｖｏｕｔで負荷１２０に供給される。ハーフブリッジ共振コンバータは、１次スイッチ５８及び６０、から成る。値がＣＲ／２（ＣＲに等しい等価全体共振キャパシタンスという結果になる）の共振キャパシタ３２及び３４及び値がＬＲの共振インダクタ７４を含む共振回路、１次巻線７１及び中央でタップされた２次巻線７２を有するトランス７０から成る。通常、共振インダクタンスＬＲは全体または一部にトランス７０の漏れインダクタンスを含む。以下に検討されるように、好適実施例において、共振インダクタンス７４はもっぱらトランスの漏れインダクタンスから成る。トランスの磁化インダクタンスはエネルギーリサイクル及び効率的ＺＶＳ動作を容易にするために比較的低い値に設定される。１ＭＨｚを越えるスイッチング周波数に対して、変圧器コアの有効導磁率は１００未満であり、低損失フェライト素材の選択を可能にする。共振回路、従って直列共振コンバータの特性共振周波数は、ｆＲ＝１／（２πｓｑｒｔ（ＣＲ＊ＬＲ））である。全波整流器はダイオード５２及び５４を含み、２次巻線７２と蓄積キャパシタ５６及び負荷１２０との間に接続される。蓄積キャパシタ５６は脈動電流Ｉｏを統合し、負荷Ｖｏｕｔに亘る電圧を平滑化する。さらに以下に述べるように、スイッチコントローラ１３０はスイッチを動作させ、ＳＡＣ９０が負荷の通常範囲に亘ってほぼ一定のスイッチング周波数で動作するようにする。コントローラのタイミングアーキテクチャは１次スイッチのＺＶＳ動作と２次スイッチのＺＣＳ及びＺＶＳ動作を与える。
【０１０３】
定常状態動作が図９と図１０の波形とを参照して説明される。一次スイッチ５８及び６０はＭＯＳＦＥＴ装置（または、例えばＧａＡｓパワースイッチなどの代わりの装置）であるかもしれない。それは図１１に示されたように、ボディダイオード１２２及び寄生キャパシタンス１２０から成る。ＭＯＳＦＥＴのゲート端子１２４に（スイッチコントローラ１３０によって）供給される信号はＭＯＳＦＥＴチャネルの導電性を制御する（ボディダイオード１２２及び寄生キャパシタンス１２０の電流はゲート端子の制御下にない）蓄積キャパシタ５６は十分に大きく、それに亘る電圧はほぼ一定であり、各々のコンバータ動作サイクルを通してＶｏｕｔに等しい。導電時のスイッチ及びダイオードにおける電圧降下は、この分析の一部に対してゼロであると推定される。トランスの巻数比は、１次巻数で割った２次巻数であって、Ｎｓ／Ｎｐである。入力電圧Ｖｉｎは一定であると推定される。ここで用いられるように、スイッチに適用される用語「閉」「オン」及び「有効な」は、そうしなければ遮断される電流をスイッチが導電することができることを意味し、用語「開」「オフ」及び「無効な」はスイッチがオンでないことを意味する。ここで定義するように、スイッチングパワーコンバータのスイッチで適用されるような用語「デューティサイクル」はスイッチが有効な間のコンバータ動作サイクルの一部として定義される。
【０１０４】
定常状態動作において、平均値Ｖｃは公称Ｖｉｎ／２（すなわち、ＳＡＣ入力電圧Ｖｉｎの半分）である。コンバータは連続するコンバータ動作サイクル（例えば、図１０のコンバータ動作サイクルｔ０−ｔ４）を用い、供給用入力からの電力を出力に変換する。各電力搬送インターバルの間（例えば、図１０における時間ｔ０からｔ１及びｔ２からｔ３）、共振回路はほぼＶｉｎ／２に等しい等価電圧電源で（１次スイッチ５８、６０によって）駆動される。短いエネルギーリサイクルインターバルは各電力搬送インターバルに続き、キャパシティブ素子に蓄積されたエネルギーのリサイクル及びスイッチング損失の減少を可能にする。図１０に示したように、コンバータ動作サイクルは、エネルギーリサイクルインターバルの持続時間の合計に等しい長さの特性共振期間ＴＲ＝２π＊ｓｑｒｔ（ＣＲ＊ＬＲ）より名目上長い期間（すなわち、コンバータ動作期間Ｔｏｐ＝ｔ４−ｔ０）を有する。
【０１０５】
時間ｔ０で、スイッチ５８はスイッチコントローラ１３０によって閉じられる（図１０Ａ）。時間ｔ０とｔ１との間で、電流Ｉｓ１はスイッチ５８、１次トランス７１、共振インダクタンス７４、及び共振キャパシタンス３２及び３４で形成される回路の中を流れる。図１０Ｃで示したように、電流Ｉｓ１は、特性共振周波数ｆＲでほぼ正弦波的に上昇または下降する共振部分Ｉｒと、その最大振幅部分がだいたいＶｉｎ＊（ｔ１−ｔ０）／（２＊ＬＭ）（ここでＶｉｎがＳＡＣ入力電圧及びＬＭが変圧器７０の磁化インダクタンスである）に等しい磁化電流部分とから成る。ｔ０からｔ１のインターバルの間、共振インダクタンスの電流はほぼＩｓ１に等しい。
【０１０６】
時間ｔ１で、電流Ｉｓ１の共振部分の値はゼロに戻り、２次整流器電流Ｉｓはほぼゼロであり、かつスイッチ５８はスイッチコントローラ１３０によって開かれ電力搬送インターバルを終わらせる。エネルギーリサイクルインターバルの間、スイッチ５８及び６０の開（例えば、図１０におけるインターバルｔ１からｔ２、ｔ３からｔ４）で、トランス磁化電流はスイッチの寄生キャパシタンス（例えば、図１１のキャパシタンス１２０）及び他の回路寄生キャパシタンスを充電及び放電するために用いられ、スイッチ６０（図１０Ｅ）に亘る電圧ＶＳＷの降下を起こす。エネルギーリサイクルの間、無効なスイッチに亘る電圧の変化率は、トランスの磁化インダクタンスに反比例して増加する。磁化電流が十分に大きくエネルギリサイクルインターバルの時間分が十分に長いとき、スイッチに亘る電圧は、図１０Ｅの時間ｔ２で示されるように、ＺＶＳに対してゼロ（またはほぼゼロ）ボルトになされる。エネルギーリサイクルインターバルが電圧がゼロに低下するのに必要な時間を超えて延びると、スイッチ６０のボディダイオード１２２（図１１）は、スイッチ６０がオンになり、よって名目上ゼロボルトでスイッチ電圧を維持するまでトランス磁化電流を搬送する。コントローラがＺＶＳに対して十分長いエネルギーリサイクルインターバルを維持する場合において、エネルギーリサイクルインターバルはＺＶＳインターバルと呼ばれる。一次スイッチのオンの時間が負荷と無関係でＳＡＣ入力電圧がほぼ一定であるとすると、電力搬送インターバルの最後で磁化電流の最大振幅もほぼ固定され負荷と無関係である。従って、スイッチ電圧がゼロになるのに必要なエネルギーリサイクルインターバルの長さも負荷と無関係であり、ＺＶＳは一定の持続時間のエネルギーリサイクルインターバルを用いて実現される。
【０１０７】
時間ｔ２で、スイッチ６０はスイッチコントローラ１３０によってオンされる（図１０Ｂ）。スイッチ６０に亘る電圧は、Ｖｉｎに比例して、または磁化インダクタンスの十分低い値及び長いエネルギーリサイクルインターバルに対して、ほぼゼロに低下されるので、かつ２次整流器電流はターンオン及びターンオフでほぼゼロであるので、１次及び２次スイッチの損失はほぼ取り除かれる。時間ｔ２とｔ３との間のＳＡＣ９０の動作は、逆電流（図１０ＤのＩｓ２）がインダクタ７４とスイッチ６０で流れることを除けば、時間ｔ０とｔ１との間と同じである。２次電力搬送インターバルｔ２−ｔ３の間の磁化電流のミラーリングは、トランスのコアをリセットする。
【０１０８】
時間ｔ３で、電流Ｉｓ２の共振部分の値は、ほぼゼロに戻り、スイッチ６０はスイッチコントローラ１３０によって開かれる。エネルギーリサイクルインターバルの間の時間ｔ３とｔ４との間で、スイッチ５８と６０の両方がオフであり、磁化電流の流れは寄生キャパシタンスを充電及び放電して、時間ｔ４でスイッチ５８の続いて起こるターンオンがほぼ損失なく行われ得るようにする。よって全サイクルを終える。
【０１０９】
共振ハーフサイクルの完了時点で１次スイッチの有効ＺＶＳへの磁化電流を用いると、１次スイッチでの２乗平均平方根（「ＲＭＳ」）電流（及び導電損失）の実質的増加のないほぼゼロ電流及びゼロ電圧で、２次スイッチング素子又は整流器の転流が可能になる。電流ＩＬのほぼ正弦波変形及び電圧ＶＣのＡＣコンポーネントは図１０Ｆ及び１０Ｈにそれぞれ説明される。図１０Ｇは整流された電流Ｉｏを示し、それは蓄積キャパシタ５６及び負荷１２０に供給される。蓄積キャパシタ５６は十分に大きくそれに亘る電圧はＳＡＣの動作サイクルの間中ほぼ一定であると考えられる。ＳＡＣ９０は、共振電流Ｉｐの振幅、及び１次及び２次スイッチング素子を通る電流の振幅における変化に対応する負荷抵抗及び負荷電流の変化に反応する。
【０１１０】
ＳＡＣは高電力変換デューティサイクルで（用語「電力変換デューティサイクル」はスイッチがオンで電力がＳＡＣの入力から負荷、すなわち、図１０における、電力搬送インターバルの合計、（ｔ１−ｔ０）＋（ｔ３−ｔ２）、を動作サイクル（ｔ４−ｔ０）の持続時間で割ったもの、へ搬送される間の動作サイクルの一部を意味する。）、安定したデューティサイクル（スイッチ５８を用いる電力搬送インターバル、即ちインターバルｔ０−ｔ１はスイッチ６０を用いる電力搬送インターバル、即ちインターバルｔ２−ｔ３にほぼ等しい。）を用いて動作する。例えば、１．５ＭＨｚの特性共振周波数を有するＳＡＣにおいて、２つの電力搬送インターバルの合計持続時間は６６７ナノ秒になり、各エネルギーリサイクルインターバルは（ＭＯＳＦＥＴスイッチの寄生キャパシタンスを素早く消滅させるのに十分低いトランス磁化インダクタンスの選択を想定すると）約２０ナノ秒であり、合計７０７ナノ秒の動作サイクルと９４％の電力変換デューティサイクルという結果になる。よって、本発明によるＳＡＣは、８０％より大きい電力変換デューティサイクル、及び最適化されたユニットに対しては９０％より大きい電力変換デューティサイクルを実現することが期待され得る。より低い動作周波数では、１００％に近い電力変換デューティサイクルが可能である。
【０１１１】
スイッチング損失（１次ＺＶＳ及び２次ＺＣＳ及びＺＶＳ動作による）の実質的な排除、全負荷状況下（振幅変調による）の導電損失の最小化、一定の（共振）周波数動作、フィルタコンポーネント（正弦波のスペクトル純度による）の減少または排除、及び高スイッチング周波数が正弦振幅コンバータトポロジー９０を用いて実現される高有効性及び高電力密度に寄与する。
【０１１２】
ＳＡＣのスイッチを制御する１つの方法は、周波数、対応タイミング、及びオンとオフのインターバルが前もって決められている信号を用いてターンオン及びターンオフすることである。しかしながら、このことは、スイッチコントロール信号の対応タイミングが、例えば、個々のユニットのコンポーネント値の変化による特性共振周波数での変化を補償するために調整されることを必要とする。スイッチを制御するために好適な方法は、「自動スイッチコントローラ」を設けることである。それは電流Ｉｓ１及びＩｓ２（図１０Ｃ及び図１０Ｄ）の正弦波成分がほぼゼロに戻るときに自動的にスイッチをオフし、相補的スイッチをオンにするに先立つ各スイッチ遷移でＺＶＳに十分なエネルギーリサイクルインターバルを与える。自動スイッチコントローラを用いる利点には、スイッチング及び導電損失の最小化及びコンバータの有効性の最大化、コンポーネントの許容値に起因する回路素子の値の変化による個々のＳＡＣにおけるタイミング調整の排除、以下に検討するような並列アレイでのＳＡＣ間の電流分布精度の最適化、ソフトスイッチング、すなわち、１次ＺＶＳと２次ＺＣＳ及びＺＶＳの最適化、及びコンバータの正弦波波形のスペクトル純度の最大化が含まれる。
【０１１３】
ＳＡＣのスイッチを制御する自動スイッチコントローラ１７９の実施例が、図２２に示される。回路の動作が図９のＳＡＣ概略図と図２３の波形を参照して説明される。図２２において、信号Ｖｓはトランス７０の１次電流ＩＬに比例する電圧である。図２３Ａに示し、図１０Ｃ及び１０Ｄに関連して上記で説明したように、信号ＶＳは正弦波成分及び磁化電流成分を含む。図２３Ａにおいて、ＶＳの正弦波成分は時間ｔＡ、ｔＢ、ｔＣ、及びｔＤでゼロになり、それらは磁化電流（点線で示されたような）が最大値に達する時である。図２２において、比較器１７０の負入力で信号Ｖｎ（図２３Ｄ）は、比較器の出力での信号Ｖｓの一部と信号ＶＣＯＮＴ（図２３Ｃ）の一部の合計である。ＶｓとＶＣＯＮＴとのそれぞれの分担はレジスタ１７２と１７４のそれぞれの値によって決定される。レジスタ１７２及び１７４の比率が選択されて、ＶＣＯＮＴ及びＶＳの分担が時間ｔＡ、ｔＢ、ｔＣ、及びｔＤで互いに相殺しあって、それらの時間で信号Ｖｃｏｎｔに正及び負の値の間の遷移を起こす。輻輳を改善するために、レジスタ１７４をインダクタ（図示せず）に代え、固有のオフセットの代わりに時間に依存した傾斜を設けても良い。信号Ｖｃｏｎｔはキャパシタ１７８及びレジスタ１７６経由で比較器１７０の正入力にフィードバックされる。この正のフィードバックは、信号反射のない信号Ｖｃｏｎｔにおける早い遷移を保証する。キャパシタ１７８及びレジスタ１７６の値が選択され、信号Ｖｐ（図２３Ｃ）は次のスイッチング遷移に先立ってほぼゼロボルトの値に戻るようにする。
【０１１４】
図９及び２３を参照して、信号Ｖｃｏｎｔが正であるとき、スイッチ制御回路１８０はスイッチ５８が有効であるようにし、信号Ｖｃｏｎｔが負であるとき、スイッチ制御回路１８０はスイッチ６０を有効であるようにする。スイッチ制御回路１８０は遅延回路（図示せず）も含み、上記したように、スイッチ５８及び６０の両方がオフの間エネルギーリサイクルインターバルを設定する。１つのスイッチがオフにされた後で、相補的スイッチは、エネルギーリサイクルインターバル（例えば、図１０において、エネルギーリサイクルインターバルの終了は時間ｔ２、ｔ４、及びｔ６である）の終了後にオンにされる。エネルギーリサイクルインターバルの持続時間は、（例えば、遅延を生成するＲＣ時間定数を用いて）前もって決められるか、あるいは、各インターバルの終了が電圧Ｖｓｗ（図１０Ｅ）がＳ２に対してゼロボルトかその付近、またはＳ１に対してＶｉｎかその付近であるときを検知することによってトリガされる。
【０１１５】
本出願と同じ出願人によって出願され、その全体が参照として組み込まれている米国特許第５，６５９，４６０「量子化されたパワーコンバータのスイッチ制御（Ｓｗｉｔｃｈ  Ｃｏｎｔｒｏｌ  ｉｎ  Ｑｕａｎｔｉｚｅｄ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｔｅｒｓ）」で開示されたように、信号Ｖｓは、トランス７０のコアにおける磁束の変化を検知して生成される。信号Ｖｓを生成する別の方法が図２４に示される。図において、電流トランス１８２の１次巻線１８１はＳＡＣトランス７０の１次巻線７１と直列に接続されている。電圧Ｖｓは、レジスタ１８４において電流トランスの２次巻線１８３から変換電流Ｉｓのフローによって生成される。電流トランスはＳＡＣトランス７０の２次巻線７２の電流を検知するためにも用いられる。
【０１１６】
ＳＡＣトランスの２次巻線における電流フローも、２次巻線と直列の２次同期整流器に亘る監視電圧によって検知される。電力搬送インターバルの完了で、同期整流器の電流がゼロに近づくにつれて、電圧閾値（例えば１０ｍＶ）より下に降下する同期整流器に亘る電圧は、同期整流に用いられるＭＯＳＦＥＴスイッチのゲートのターンオフをトリガし、かつ対応する１次スイッチのターンオフをトリガするために用いられる。よって、代わりの実施例では、２次巻線の電流がゼロに戻って対応する２次スイッチのターンオフとほぼ同時に起こるとき、自動スイッチコントローラが１次スイッチをオフにし、遅延後にエネルギーリサイクルインターバルを与えるために相補的スイッチをオンにする。自動スイッチコントローラの本実施例は、２次から１次絶縁境界に亘って、例えばパルストランスなどの使用による早い通信（すなわち、１ＭＨｚコンバータに対して約５ｎＳ）を必要とするが、図２２に示したもののように、１次側コントローラに固有である磁化電流の正確な除去に対する必要性を回避する。ＳＡＣの代わりの実施例が図１２、１３、及び１４に示される。図１２はフルブリッジＳＡＣを示す。回路動作は図９のコンバータのそれと同様であるが、スイッチコントローラ１４０が合計４つのＭＯＳＦＥＴスイッチ５５、５７、５９及び６１を制御することが異なる。図１２及び１０を参照すると、スイッチ５５及び６１は（スイッチ５８に対して）図１０Ａで示したようなタイミングでターンオン及びターンオフされ、スイッチ５７及び５９は（スイッチ６０に対して）図１０Ｂで示したタイミングでターンオン及びターンオフする。各振幅のハーフサイクルの間、共振回路（すなわち、トランス７０の漏れインダクタンスの全部または一部から成る共振インダクタンス７４と共振キャパシタ３３を含む直列回路）がＶｉｎに等しい等価電圧電源によって駆動される。図１２の回路のスイッチの各々はオフ時に電圧Ｖｉｎを遮断する。
【０１１７】
図１３は単一の共振キャパシタ３３を用いる図９の正弦振幅コンバータの別の実施例を示す。図１４は、共振キャパシタ３３及びインダクタンス７４によって設定される共振周波数を有する正弦波幅コンバータの別の実施例を示す。共振インダクタンス７４は、トランス７０の漏れインダクタンスの全体または一部から成り、入力インダクタ１４２のインダクタンスに比較して小さい。図１４のトポロジーの顕著な特性は２つの１次スイッチが共有ノードを有するということである。
【０１１８】
図１５Ａを参照すると、タップされていない２次巻線７３及び全波整流器５３が、図９、１２、１２、及び１４に示された中央にタップした２次巻線７２と整流器５２及び５４の構成の代わりとして用いられる。図１５Ａの構成の不利な点は、２つの整流器が各半周期の間電気導電し、特に低出力電圧で全整流器導電損失を増すことである。
【０１１９】
同期整流器が従来のスイッチングパワーコンバータの出力回路の整流器導電損失を減らすために持ちいられてきたが、それらを用いることはコンバータ動作周波数がスイッチング損失を含むように制限することを必要とする。非ゼロ電流スイッチングコンバータにおいて、同期整流器ＦＥＴにおける高電流スルー・レートは、ＦＥＴ導通チャネルの遅延または早期ターンオフのいずれかから重大なスイッチング損失を生じ、その結果高周波数動作を制限する。しかしながら、ＺＣＳアーキテクチャ及び２次側正弦波振幅コンバータ上の電流波形の正弦波特性は、２次スイッチング素子のターンオン及びターンオン遷移でゼロ電流及び制限された電流のスルー・レートに形が変わる。それは同期整流器のスイッチングでのタイミング制限を大いに緩和する。このことは次にはゼロまたはゼロ付近でのスイッチングと高動作周波数であってもスイッチング損失を最小化することを可能にする。同期整流器はＳＡＣで用いられるとき、他のコンバータトポロジーと関連するスイッチング損失の不利益なしでなされ、１ＭＨｚより高く従来のコンバータで実現しているより桁違いに大きい大きさの周波数で、ＳＡＣ実施例のいずれかの出力回路における電力損失を減じることを助けて、電力密度及び有効性がさらに増すことを可能にする。
【０１２０】
例えば、図１５Ｂを参照すると、（例えば、本出願と同じ出願人によって出願され、その全体が参照として組み込まれている米国特許第０９／４９９，８２２号「現用整流器（Ａｃｔｉｖｅ  Ｒｅｃｔｉｆｉｅｒ）」で開示された種類の）「スマート同期整流器」装置７５及び７７が図９、１２、１３、及び１４の整流器５２及び５４の代わりに用いられる。
【０１２１】
同期整流器を用いる追加実施例が１５Ｃに示される。ＳＡＣにおいて例えばＭＯＳＦＥＴ同期整流器などの２次スイッチがターンオフされた後に、２次巻線に亘る電圧は逆になり、ターンオフされるＭＯＳＦＥＴ同期整流器スイッチ（例えば、スイッチ１６２及び１６４）に亘る電圧において起こり得る行き過ぎ量の原因になる。行き過ぎ量は、２次巻線７２（図１５Ｃに巻線のそれぞれの半分の側に「ＬＲＳ」として示されている）と関連する漏れインダクタンスに蓄積されたエネルギーと回路寄生キャパシタンス（例えば、図には示されていない同期整流器スイッチの寄生キャパシタンス）との間の共鳴の結果である。共鳴は損失スナバ回路を用いて弱められる。図１５Ｃを参照すると、同期整流器スイッチ制御の改善された方法が示されている。対になったリサイクル回路１５３及び１５５のそれぞれは、キャパシタ１５０及び１５６、レジスタ１５２及び１５８、整流器１７５及び１７３から構成される。リサイクル回路１５３及び１５５は、トランス２次巻線７２のそれぞれの端１５７及び１５９と、巻線の他端に接続されるそれぞれのＭＯＳＦＥＴ同期整流器スイッチのゲート制御入力との間に接続される。整流器１６６及び１６８は別々の装置またはＭＯＳＦＥＴ１６２及び１６４のボディドレインダイオードである。比較器１５４、１６０は、それぞれのＭＯＳＦＥＴのゲート制御入力に接続され、ＭＯＳＦＥＴに亘る電圧（例えば、電圧ＶＦＥＴ）が負であるときにＭＯＳＦＥＴをオフにし、ＭＯＳＦＥＴに亘る電圧が正であるときにゲート制御入力を開回路状態に開放する。動作において、２次巻線７２の一端１５７（１５９）で電圧の極性が正から負（負から正）へ変わるとき、ＭＯＳＦＥＴスイッチ１６２はオフにされる（ＭＯＳＦＥＴ１６４が開放される）。そうでなければＭＯＳＦＥＴ１６２の電圧において共鳴を引き起こすエネルギーが代わりにＭＯＳＦＥＴのゲートキャパシタンス（図示せず）にリサイクル回路経由で供給されて、ＭＯＳＦＥＴ１６４をターンオンしＭＯＳＦＥＴ１６２の電圧における共鳴を防ぐ。よって、図１５Ｃの２次スイッチ、比較器、及びリサイクル回路は「スマート整流器スナバ」（「ＳＲＳ」）装置の別々の実現である。それらの装置は、ほぼゼロ電流でスイッチを素早くオフにするためにアクティブ回路を組み込む間、スイッチをオンするためのＭＯＳＦＥＴスイッチ１６２、１６４のゲートへのエネルギーをリサイクルすることによって損失を減らす。ＳＲＳ装置の比較器及びＭＯＳＦＥＴ素子はシリコン統合に特に適し、削減したコストでターンオフスピード及び全体性能を改善する。ＳＲＳ装置も補助２次巻線に接続され、ＭＯＳＦＥＴスイッチに印加されるゲート電圧を最適化する。トランス巻線に亘る制御電圧を生じるＦＰＡの制御入力電圧からＳＡＣが動作するとすると、ＳＲＳ装置はＳＡＣのための十分な同期整流器を設ける。
【０１２２】
図９、１２、１３、及び１４の正弦振幅コンバータにおいて、定常状態動作におけるＩＬ及びＶＣの最大振幅正弦波変形は負荷電流ＩＯＵＴの値に依存し変化する。負荷の増加または減少はピーク値ＩＬ及び最大振幅ＶＣにおける対応する増加及び減少を引き起こす。ＺＶＳ遅延と関連する立ち上がり時間及び降下時間を無視し、共振周波数での動作を想定すると、ピークの１次共振電流ＩＬ＝Ｉｐはだいたい
Ｉｐ＝Ｉｏｕｔ＊（π＊Ｎｓ／（２＊Ｎｐ））
で与えられ、最大振幅共振電圧ΔＶは、だいたい
ΔＶ＝２＊Ｖｐ＝Ｉｏｕｔ＊（π＊Ｎｓ／Ｎｐ）＊ｓｑｒｔ（ＬＲ／ＣＲ）
で与えられる。ここで、Ｉｐ及びＶｐは図１０に示したようになり、Ｎｐ及びＮｓは１次及び各２次巻線の巻数を表す。ＬＲは１次共振インダクタンスでありＣＲは共振キャパシタンスである。
【０１２３】
同様の想定やａ）１次及び２次スイッチング素子はそれぞれオン状態抵抗Ｒｓｐ及びＲｓｓを有し、ｂ）トランスは１次及び２次等価直列抵抗Ｒｔｐ及びＲｔｓを有し、かつｃ）他の損失期間を無視する、というさらなる想定の下で、出力電圧Ｖｏｕｔはだいたい、
Ｖｏｕｔ＝Ｖｉｎ＊（Ｎｓ／Ｎｐ）−（π２／８）＊［（Ｒｔｓ＋Ｒｓｓ）＊＋（Ｒｔｐ＋Ｒｓｐ）＊（Ｎｓ／Ｎｐ）２］＊Ｉｏｕｔ
で与えられ、コンバータの開ループ出力抵抗はだいたい
Ｒｏｕｔ＝（π２／８）＊［（Ｒｔｓ＋Ｒｓｓ）＋（Ｒｔｐ＋Ｒｓｐ）＊（Ｎｓ／Ｎｐ）２］
で与えられる。補償フィードバックがない場合、この出力抵抗は負荷の機能として点負荷で電圧降下を引き起こす。しかしながら、正弦振幅コンバータトポロジーの特性と複雑なインピーダンス期間、特に漏れインダクタンスによって結果として起こるドループの欠如とによって、垂下は他のトポロジーまたは制御アーキテクチャに比較して明らかに減少される。低い開ループ出力抵抗はマルチ出力ＶＴＭまたは同じバス電圧Ｖｆから電力を供給されるマルチＶＴＭを設けるＦＰＡシステムにおける電圧変動範囲を改善することに有利である。低い開ループ出力抵抗は閉ループ動作の下でも有利である。なんとなればフィードバックがＰＲＭに与えられるとき、バス電圧Ｖｆの必要とするスルー・レートを減少し、バス電圧ＶｆはＶＴＭの入力で点負荷エネルギー蓄積を設けるキャパシタンスの実質的な量によってバイパスされるからである。それらの帯域幅まで、ＶＴＭは、点負荷に反射することによってエネルギー蓄積に、ＶＴＭ利得Ｋの２乗の反比例または入力キャパシタンスで乗じた電圧変換比として有効持続キャパシタンス与える。よって、ＳＡＣトポロジーを組み込んでいるＶＴＭは閉ループ動作があろうとなかろうと改善されたダイナミック性能を可能にする。
【０１２４】
ＳＡＣまたは通常はＶＴＭの開ループ出力抵抗は負荷依存制御変数を用いてＶＴＭの動作を制御することによって変更される。例えば、出力電流は、出力電流の機能としてＶＴＭスイッチング周波数及び／またはスイッチのデューティサイクル及び／またはスイッチの位相を調整することによって出力抵抗を増減するために用いられる。ＶＴＭ入力または出力電流または他の制御変数からのフィードバックによるＶＴＭの出力抵抗における減少は、負荷機能としてのＶＴＭ出力電圧変動範囲及びＰＲＭに与えられたフィードバックとは無関係で点負荷駆動電圧閉ループ動作なしでＰＲＭに供給されるステップ負荷下でのＶＴＭダイナミック性能を改善するために用いられる。代わりに、出力電流は、入力または出力電流として１次または２次スイッチング素子のオン状態抵抗を制御することによって出力抵抗を増すために用いられる。
【０１２５】
ＳＡＣの開ループ出力抵抗Ｒｏｕｔに寄与するスイッチ、巻線及び他のオーム抵抗が正の温度係数を有することに注意すべきである。ＳＡＣのこの全体の正の温度係数及び基礎を成す正の抵抗Ｒｏｕｔ故に、２つ以上のＳＡＣの出力は負荷に供給される全電力を増加させる手段として並列に接続され、ＳＡＣは負荷に供給される電力を自動的に分布される。電流分布は各々のＳＡＣの動作周波数が各々の共振周波数に固定されている間は個々の共振周波数と無関係である。等価構成及び等価電力率の並列ＳＡＣの間で分布する電流における最悪の場合の誤りは、各ＳＡＣの全出力抵抗Ｒｏｕｔにおける最悪の場合のミスマッチに単に限られ、正の温度係数Ｒｏｕｔによって緩和される。１０％のＲｏｕｔの最悪の場合のモデルの可変性を想定すると、複雑な回路及びＳＡＣの間で電流を分布させる電力分布インタフェースを追加する必要なしで１０％よりよい正確さへの固有の電流分布が実現される。電流及び電力分布精度は上記した電流駆動フィードバックによる開ループ出力抵抗を補完することによってさらに改善される。
【０１２６】
出力電圧の閉ループ電圧変動範囲がない場合、この電流分布メカニズムは、それ以前の他のもののように、負荷を増して出力電圧における垂下を犠牲にしてなされる。しかしながら、並列ＳＡＣのアレイの出力電圧は、ＳＡＣアレイ（例えば、図３１のより一般的なＶＴＭアレイに対して示されたように）への入力電圧を制御するフィードバックによって調整されるとき、良い調整及び電力分布が専用の電力分布回路及び障害を起こしやすいインタフェースを用いずに実現される。これらの望ましい並列属性は、オアダイオード機能を正の温度係数を有するＦＥＴスイッチを用いて組み込むとき、各ＳＡＣの出力に直列に付加されたオアダイオードを有する耐障害アプリケーションで保持される。ＳＡＣの入力における耐障害性は、ＦＥＴ及び正常でない状況下で入力バスからＳＡＣを切り離す為のＦＥＴをオフにする制御回路によっても実現される。
【０１２７】
ＰＷＭコンバータのスイッチング回路における誘導インピーダンスの出現（例えば、寄生インダクタンス及びトランス漏れインダクタンス）が通常考えられる。なんとなれば、かかるインダクタンスと結びつく高周波数振動共鳴（スイッチ、巻線及び他の回路コンポーネントの寄生キャパシタンスと組み合わせて）コンポーネント圧力の増加を引き起こし、放射された電磁気インタフェース及び導通されたノイズを生成し、減衰を与えるために損失「スナバ」回路の使用を通常必要とするからである。よって、従来技術のＰＷＭコンバータは「低Ｑ」回路として伝統的に設計され、それはトランスの漏れインダクタンス及び他の寄生インダクタンスが最小化される。ＰＷＭコンバータのトランスは従って伝統的に交互配置された巻線で構成されてきた。それは中間巻線結合を増加し、かつ漏れインダクタンスを最小化し、巻線の近接効果を最小化することによってトランスの等価直列抵抗も減じる。他方、共振コンバータは反対の見地で通常設計されてきた。共振タンク素子に蓄積されたエネルギーの回収率を最小化することが望ましいとみなされたので、従来技術はかかるコンバータの「高Ｑ」回路の使用の知識を開示してきた。よって、共振コンバータにおけるトランスは、共振インダクタンスの全部又は一部としてトランス漏れインダクタンスを与える手段、共振コンバータのエネルギー蓄積要求によって決定された１次オーダ回路要素、として非交互配置巻線で通常設計されてきた。
【０１２８】
共振コンバータにおける「高Ｑ」回路の使用は直感的に満足しているように思われるが、必ずしも最も効率的なコンバータという結果にならない。トポロジーが共振タンクにおける中間エネルギー蓄積の必要性を共用しない。「高Ｑ」トランスの設計は、トランス等価直列抵抗における増加を犠牲にしてトランス漏れインダクタンスでの増加を与える。言い換えると、かかる「高Ｑ」トランスを構成するために用いた技術は、「低Ｑ」トランス設計（例えば、ＰＷＭコンバータのために設計されたもの）において現れるより高い等価抵抗の値と言う結果になる。このことは、より低い結合計数及びより高い漏れインダクタンス（例えば、非交互配置巻線）という結果になる「高Ｑ」技術もスキン及び近接効果による増加損失という結果になるので、巻線断面の効果的利用における減少を引き起こす。
【０１２９】
共振で動作する直列共振コンバータの「品質計数」はここで
Ｑ＝ＺＬ／Ｒｅｑ
として定義される。ここで、ＺＬ＝１／（２π＊ｆＲ＊ＬＲ）が共振周波数ｆＲで共振回路の全導通インピーダンスである。インダクタンスＬＲはすべての個別漏れ及び１次で共振回路と直列のトランスに反射される回路寄生インダクタンスを含む。Ｒｅｑは回路の全等価直列抵抗であって、巻線の抵抗、スイッチのオン状態抵抗、及び２７℃で１０ｍＡのＡＣテスト電流で測定された共振キャパシタンスを含む。
【０１３０】
共振エネルギー搬送とは対照的に、共振電荷搬送の原理に依存するので、所定のスイッチング周波数でＳＡＣの電力スループットがその共振要素ＬＲ及びＣＲに対してエネルギー蓄積要求を一意的に定義しない。従って、インダクタンスＬＲ（または共振周波数での対応するインピーダンス）は、蓄えの自由度を表し、コンバータの有効性及び帯域幅を最適化するために用いられる。品質計数ＱはＳＡＣにおいてサイクル毎損失を直接に示さない。むしろＳＡＣの共振タンクにおける損失は全等価直列抵抗Ｒｅｑに直接比例する。
【０１３１】
トランスにおいて物理学的損失が与えられると、Ｒｅｑの最小化はＱの最大化を必要としない。よって、ＳＡＣの好適実施例は等価直列抵抗Ｒｅｑが最小化されているものである。かかる実施例にとって、トランスは漏れインダクタンスを最小化するように通常設計されている。外部共振インダクタンスが用いられない。共振キャパシタの値がコンバータの特性共振周波数を設定するように選択される。３０の指図の値Ｑを有する通常の従来技術直列共振コンバータと対照的に、ＳＡＣの好適実施例は１３より少ないＱを有する。１０以下のＱ要因はより高い変換効率を可能にし助ける。
【０１３２】
Ｑはリアクタンスインピーダンス及び中間直列エネルギー蓄積に比例するので、低Ｑ共振回路も通常、より大きい固有の安定性とともにより高い帯域幅及びより短い遷移応答時間を与える。遷移応答時間は、出力負荷電流における瞬間ステップ変化から（総計ΔＶで変化し、及び最終定常状態値Ｖｓｓへの取りかかりるための定常状態出力電圧を引き起こす。）、出力電圧が±０．１ΔＶ幅である帯域に確定するときの時間インターバルとして定義され、Ｖｓｓ付近に中心がある。低Ｑは所定の負荷電流に対する共振インダクタに蓄積されたピークエネルギーにおける対応する減少という結果になる。所定の周波数に対して、共振周波数が共振インダクタンスに反比例して増加するのに対して、共振キャパシタのピーク電圧における対応する減少は所定の負荷電流に対するキャパシタンスに反比例してキャパシタに蓄積されたピークエネルギーを減少させる。よって、段階的負荷状態下で、低Ｑ、低共振インダクタンス、及びより高い共振キャパシタンスを有するＳＡＣは累積共振エネルギーにおけるより小さい変化を免れない。累積共振エネルギーにおける変化をもたらすために必要とされるコンバータ周期数は変化の大きさで大きくなるので、より低いＱは、より少ないコンバータ周期における段階的負荷に対応可能であって従ってより早いより多くの「すばやい」ＳＡＣという結果になる。時間領域における減少された時間遅れ周波数領域における減少された位相遅れ及びより低いＱ値に対する改善された安定度に姿を変える。しかしながら、Ｑの値は、特に減少された出力負荷で回路減衰による波形歪みによるより下から抑制される。
【０１３３】
ＶＴＭに要求された負荷範囲に依存して、３またはもっと低いＱの値が実用的である。かかる低Ｑ値で、ＳＡＣは２、３のコンバータ周期内の出力負荷におけるほとんど瞬時の変化に応答し、最小化するか、またはＱに十分低くするために、段階的負荷状態下の点負荷で行き過ぎ電圧を完全に排除するためにそれらの出力電流を消滅させた。具体的に言うと、Ｑ＝３で２ＭＨｚの共振周波数で動作された図９のＳＡＣトポロジーで、出力電圧３．３Ｖを有するＶＴＭは０．５マイクロ秒内でゼロから５０Ａへ負荷段階に応答することができる。これは遷移時間及び最前のクラスの最新ＤＣ−ＤＣコンバータに関連した大きさのオーダーより大きい帯域幅における改善を表す。ＶＲＭよりよい遷移性能も表し、それは並列位相アレイ（「交互」周波数）としてしばしば動作されて、先端マイクロプロセッサの要求するダイナミックニーズに合致するための帯域幅を増す。
【０１３４】
よって、低Ｑ共振回路を有するＳＡＣトポロジーを組み込むＶＴＭは明らかに最新点負荷ＶＲＭより高い帯域幅、電力密度、有効性、及び高電流拡張性を設ける。ＶＴＭのより大きい性能はファクタ化  電力アーキテクチャと高周波数で低Ｑ正弦波振幅コンバータの属性との組み合わせから生じる。それぞれの単純さ、信頼性、及びコストもＶＲＭアレイと対照して、将来の最新技術によるマイクロプロセッサのための最適な点負荷コンバータとしてＶＴＭを示す。
【０１３５】
トランス巻線は例えば、多層ＰＣＢ構造技術を使用することにによって物理的に交互にされる。望ましいＳＡＣ共振周波数で等価直列抵抗を最小化する巻線を最適化し、ある設計の通常トランス漏れインダクタンスを測定して、共振周波数は共振キャパシタのための適当な値を選択することによって特別な生産ラインのために「達成」される。漏れインダクタンスに影響する製造プロセスの変化はインダクタンスの平方根機能として共振周波数に影響を与えるだけであろう。よって、例えば、漏れインダクタンスにおける１０％の変化は共振周波数の５％の変化及び共振キャパシタンスにおける最大振幅電圧の５％の変化を引き起こすだけである。さらに具体的には、かかる変化はセミコンダクタスイッチまたはダイオードのいずれかの電圧または電流定格に影響を与えない。いずれの場合も、特性周波数、ｆＲ＝１／（２π＊ｓｑｒｔ（ＣＲ＊ＬＲ））を実現するために、ｆＲ（すなわち、ＣＲまたはＬＲ）を決定する２つの要素の１つの値は各ＶＴＭに対して計測され得る。他の値はｆＲの公式から計算された。また必要な相補的なコンポーネントが選択され設定された。例えば、ＳＡＣの１つの実施例において、トランスの漏れインダクタンス（それは回路における全共振インダクタンスＬＲである）が計測され、計算されたＣＲの値及び計算された値に最も近い値を有するキャパシタ（または複数のキャパシタ）の蓄積から取り出され得る。この方法はトランス、特に多層ＰＣＢトランスを製造するための必要性を避ける。所定の共振周波数のＳＡＣを製造するための漏れインダクタンスの値をきっちりと制御してきた。代わりに、ＳＡＣの別の実施例において、ＰＣＢトランスの漏れインダクタンスは増分共振インダクタによって相補的され、インダクタの蓄積から選択され、許容範囲にある障害範囲内の全共振インダクタンスの所望の値を実現する。
【０１３６】
短いエネルギーリサイクルインターバル内でＳＡＣの１次スイッチのＺＶＳを実現するために十分な磁化電流を与えることと、高電力変換デューティサイクルを達成するために、ＳＡＣトランスの磁化インダクタンスは十分低い値に設定されることを必要とする。例えば、図９のＳＡＣトポロジーに対して、低磁化インダクタンスと、１次スイッチングノードＶｓｗで反射された全寄生キャパシタンスはキャパシタンスＣｓｗの固定されたキャパシタによって近似値が求められると仮定すると、寄生電圧の完全な非損失充電及び放電を実現するために、エネルギーリサイクルインターバルＴｍの期間は、
Ｔｍ＝（Ｃｓｗ＊Ｖｉｎ）／［Ｖｉｎ＊π＊ｓｑｒｔ（ＬＲ＊ＣＲ）／（２＊２＊ＬＭ）］＝４＊Ｃｓｗ＊ＬＭ／［π＊ｓｑｒｔ（ＬＲ＊ＣＲ）］
で概算される。エネルギリサイクルインターバルが相対的に短いことが必要なら、高電力デューティサイクル、すなわち９０％より大きい、を実現するためにトランスの１次磁化インダクタンスに対して以下のおおよその所要量になる。
ＬＭ＜（１／４）＊（ＣＲ／Ｃｓｗ）＊ＬＲ
または、
ＬＭ＜１／（１６＊π２＊Ｃｓｗ＊ｆＲ２）
ここでｆＲはコンバータの共振周波数である。Ｃｓｗの大部分がスイッチング素子（例えば、ＦＥＴ）のシリコンで寄生であると仮定すれば、所定のセミコンダクタ（ＦＥＴ）技術に対して、ＺＶＳを与える磁化インダクタンスは共振周波数の２乗に逆比例して減少される必要がある。高周波数、すなわち１ＭＨｚ以上で所定の最新ＦＥＴ技術で、このことは相対的低磁化インダクタンス及び低変圧コア効率でトランスの使用となる。
【０１３７】
具体的な例で、ＶＴＭは図９のＳＡＣハーフブリッジトポロジーを用いて、Ｆａｃｔｒｉｚｅｄ  ｂｕｓからのおよそ７０Ｖに等しい電圧Ｖｆで１５０ワットまでで３．３Ｖを供給するために１／２０に等しい変圧率Ｋで形に表された。１次スイッチ５８及び６０は４０ｍΩＦＥＴであった。２次整流器５２、５４は同期整流器として動作された１．２ｍΩＦＥＴであった。共振周波数を約１．５ＭＨｚに設定して共振キャパシタンスＣＲは５２，０００ｐＦであり共振インダクタンスＬＲは２００ｎＨであった。トランス巻数比は１０：１だった。トランスコアは断面で０．６３平方ｃｍ、３．１５ｃｍのパス長、及び０．４５ｃｍのすき間を有するフェライトで、約２μＨの低磁化インダクタンスＬＭ及び７だけの効果的な導磁率と言う結果になる。エネルギーリサイクルインターバルは約２０ｎＳであり電力変換デューティサイクルは約９４％であった。パワートレインは約９６％のピークに効率的に達した。
【０１３８】
上記で実現された有効導磁率の相対的に低い値が与えられると、例えば約１ＭＨｚ以上の高周波数で動作するＳＡＣのトランスコア材料は、低初期導磁率で低損失のフェライト、または他の高周波数導磁媒体から選択される。５から５００の範囲の初期導磁率は（５００から３０００の範囲の標準ＭｎＺｎ「高周波数」フェライトの初期導磁率に対して）十分であり、コア損失を最小化するコア材料の最適化及びトランスの構成及び構造において柔軟性を与える。
【０１３９】
図３２及び３３に示された種類のトランス構造が、ここで「ドッグボーン」トランスと呼ばれ、ＳＡＣで用いられる。ドッグボーントランスは、現在及び将来のマイクロプロセッサコスト効率に必要な低出力電圧で高電流を提供する必要な高変換率を実現するために用いられる。さまざまな円筒形の導磁コア素子セット（２つのかかるセット２２１ａ、２２１ｂが図３２に示され、各セットはコアピース２２２ａ、２２２ｂ及び末端部２２４ａ、２２４ｂを含み、各セットは導磁可能なドッグボーンである）が多層ＰＣＢの円筒形の孔の２２５ａ、２２５ｂに挿入される。図３２において、ＰＣＢは、非導電性基板層１次巻線の導電性エッチング２２９ａ、２２９ｂ、２２９ｃ及び２次巻線の導電性エッチング２２８ａ、２２８ｂを含む。図に示したように、典型的な１次巻線の各々は１次エッチングの２つのセットから成り、各セットは２つの巻からなり、１つのセットは基板２２９ａ及び２２９ｂとの間に位置し、他のセットは基板２２９ｂと２２９ｃとの間に位置する。図３３に示したように、２つの１次２２６ａ、２２６ｂは直列で接続される。図３２及び３３で、典型的２次巻線の各々は一対のエッチングを含み、一方は基板２２９ａの外側表面上に単一の巻を形成し、他方は基板２２９ｃの外側表面上に単一の巻を形成する。各一対の２つの単一の巻は図３３に示したように並列に接続され、相対的に高電流容量の複合の単一の巻を形成する。２次巻線は個々のＳＡＣ出力に電力を供給するために独立して用いられる。あるいはそれらは直列または並列のいずれかで接続される（従って、図に示した例のように、それぞれ相対的に高電流容量の２の巻数または単一の巻数のいずれかを形成する）。よって、図３３に示した巻数例に対して、６：１または１２：１のいずれかの巻数比が実現される。より小さい巻数比が１次巻線を並列に接続することによって実現される。
【０１４０】
近接のドッグボーンを有する巻線の方向性はドッグボーン内で磁束パスを示す、図３２で矢印１９５及び１９７によって示された反対の方向性において極化され、各ドッグボーンの磁束のいくらかは近接のドッグボーン内で戻る。磁化コアピースの端の比較的近い近接は及び末端部は個々のコア素子（例えば、２２２ａ、２２２ｂ）からの磁束をＰＣＢの離れた上方及び下方で近接の素子と接続することを可能にする。その結果、巻線における近接効果による遊離磁化領域及び損失を減少する。近接素子間のすき間は導磁媒体で埋められさらに巻線で磁化領域の相互作用を最小化し近接損失を減らす。ＰＣＢの外側のすき間の使用は、ＰＣＢの孔内のすき間と区別されるように、ＰＣＢ変換器損失における減少を与えることによって利点がある。
【０１４１】
ドッグボーントランスのコア構造もさまざまな代わりのコア素子構成（そのうち２つが以下に説明される）を用いて実現される。そうでなければ導磁媒体を有するＰＣＢの成型することによる個々のコア素子を用いずに実現される。高周波数ＳＡＣトランスに必要な比較的低磁化インダクタンス及び有効導磁率は導磁媒体が比較的低初期導磁率を有することを可能にする。それは細かいフェライト粉で成型された樹脂の構成を搭載することによって得られる。このことは高周波数でユニット毎のコア損失及び従来の高初期導磁ＭｎＺｎ、ＮｉＺｎフェライトに対する磁束レベルを減少させる手段を与える。
【０１４２】
図３４ａ及び３２ｂはそれぞれ図３２及び３３に示した種類のトランスの実施例を含むＳＡＣの平面及び底面斜視図を示す。トランス２５１は４つのコア素子のセットを有し、各セットは４つのコアピース２２２ａ−２２４ｄの内の１つ、及び４つの末端部２２４ａ−２２４ｄの内の１つからなる。巻線を形成するエッチング（図示せず）は多層ＰＣＢ２４２の一部である。ＭＯＳＦＥＴスイッチ２４８は、５ｍｍ平方のＭＬＰパッケージにパッケージ化され、ＰＣＢ２４２上でエッチング（図示せず）経由でトランスの１次巻線へ接続され、そこで制御回路は例えば図２２または２３を参照して上記した種類の自動コントローラを含み、または、代わりの実施例の検討において、集積回路２４４内で与えられる。ＭＯＳＦＥＴスイッチ２４８のそれぞれのゲートは１次ゲート駆動装置回路２４６によって駆動され、１次ゲート駆動装置回路２４６は制御回路２４４から電流電気絶縁トランス２５４経由でターンオン及びターンオフコマンドを受電し、本出願と同じ出願人によって出願されその全てを参照として組み込まれているヴィンチアレーリ（Ｖｉｎｃｉａｒｅｌｌｉ）氏の米国特許第５，１０７，８６０号「漏れインダクタンストランスを用いる高効率フローティングゲート駆動回路（Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｆｌｏａｔｉｎｇ  Ｇａｔｅ  Ｄｒｉｖｅｒ  Ｃｉｒｃｕｉｔ  Ｕｓｉｎｇ  Ｌｅａｋａｇｅ  Ｔｒａｎｓｆｏｒｍｅｒ）で説明されたように動作する。５ｍｍ平方のＭＬＰパッケージにパッケージ化されたＭＯＳＦＥＴスイッチ２５０は、２次側同期整流器として用いられて、同期ゲート駆動装置２５２によって制御される。それは本出願と同じ出願人によって出願されその全てを参照として組み込まれているヴィンチアレーリ（Ｖｉｎｃｉａｒｅｌｌｉ）氏の米国特許第０９／４９９，８２２号で説明された種類であるかもしれない。トランス構造の漏れインダクタンスと関連する共振キャパシタンス３００は、トランスの特性共振周波数を設定する。入力キャパシタ２５６はエネルギを蓄積し入力をフィルタする。同期整流器２５０の出力は出力キャパシタ２５８、２６０に接続される。図３４Ａ及び３４Ｂに示した例において、コアセット２２２ａ及び２２２ｂと関連する２次巻線はキャパシタ２５８への４つの同期整流器のうち２つを経由して接続され、コアセット２２２ｃ及び２２２ｄと関連する２次巻線は他の２つの同期整流器経由で接続され、それぞれ２６２ａと２６２ｂ及び２６４ｃと２６４ｂの対の端子で２つの別々の絶縁されフィルタされたＤＣ出力電圧Ｖ１及びＶ２を運ぶ。２つの電圧出力Ｖ１及びＶ２は同じであり、端子２６２、２６４は増加した全体電力出力を有する単一出力を提供するために並列に接続される。あるいは、電圧は同じまたは異なり別々に使用される。入力電圧Ｖｉｎは入力端子２６６ａ、２６６ｂでＳＡＣ２４０に供給される。信号端子２６８はＰＲＭまたはパワーレギュレータフロントエンドへのフィードバック信号を供給するために用いられる。あるいは、例えばＳＡＣの出力を制御するための有効な／無効な入力などの他の目的に対して用いられる。ＳＡＣ２４０の全体の寸法は、オーバーモールディングエポキシ樹脂（以下に説明する）を含み、Ｌ＝��インチ（２５．４ｍｍ）、Ｗ＝１インチ（２５．４ｍｍ）、Ｈ＝０．２インチ（５ｍｍ）である。図３４Ａ及び２４Ｂに示した種類のＳＡＣは１．５ＭＨｚの周波数で動作し立方インチ毎に５００ワットの電力密度を実現する９６％の変換有効性を有する１００ワットまでで３．３Ｖを供給する。
【０１４３】
ＳＡＣトランスコアが必要とする有効導磁率のそれぞれの低い値の故に、コアにおいてすき間を生じさせる機械的緊張はトランス性能に相対的にほとんど影響しないだろう。このことは集積回路として成型されることと互換性があるＶＴＭアセンブリ全体を作る。形成されたパッケージから熱を除くことは、図３４Ａに示されたように、アセンブリの表面にスイッチング素子を配置することによって単純化される。よって、図３４Ａ及び３４Ｂのアセンブリ２４０全体は熱導通エポキシ樹脂で成型されるかもしれない（例えば、米国バーモント州ジェリコのエポキシシステムＩｎｃ．によって製造されたノヴォラック（Ｎｏｖｏｌａｃ）樹脂）（図に示されず）。
【０１４４】
ＦＰＡ分布電力システム内の適用において、ＳＡＣはほぼ一定の入力電圧で通常動作される。スイッチ、整流器及び他のコンポーネントは、従って、明確なストレスに制約され、電力密度及び有効性の両方を最適化するために選択される。例えば、図９を参照すると、定常状態動作の間、１次スイッチ５８、６０は入力電圧Ｖｉｎを遮断するに過ぎない。整流器は出力電圧２＊Ｖｏｕｔの２倍を遮断するに過ぎない。上記したように、スイッチ及び整流器は均衡のとれたデューティサイクルで動作し（すなわち、各素子のスイッチングデューティサイクルがその相補的素子のそれと対比し得る。）、高電力変換デューティサイクルを有する（すなわち、相補的スイッチのデューティサイクルの合計が全トランス動作期間の大きな部分である）。スイッチ及び整流器は従って効率的に利用される。２つの短いエネルギーリサイクルインターバルはトランス期間におけるデッドタイムの比較的小さな合計を生じ、それは１００％電力変圧デューティサイクルの実現を妨げる。短いエネルギーリサイクルインターバルは、しかしながら高周波数でスイッチング損失を減じることによって変換有効率を改善し、電圧及び電流のスルー率を制限することによって放射され導通されたノイズを減じ、１次及び２次スイッチング素子上のｄＶ／ｄｔ及びｄＩ／ｄｔによるストレスを減じる。正弦波共振電流波形によって、ＳＡＣの１次及び２次スイッチング素子に対するＲＭＳ電流が対応する「方形波」ＤＣ−ＤＣトランストポロジーのそれよりわずかに大きく、わずかに高い（Ｉ２Ｒ）導通損失という結果を生じる。１次スイッチング素子のＲＭＳ電流はＺＶＳを可能にする磁化電流の大きさの目的のあるスケーリングによってさらに増加される。しかしながら、増加されたＲＭＳ電流及び導通損失におけるこの小さな妥協はスイッチング損失が事実上排除されることを可能にし、従ってもっと高いスイッチング周波数でより効率的な変換を可能にすることによってより大きな電力密度、有効性、及び全体パフォーマンスを与える。
【０１４５】
ＶＴＭのある適用において、遷移または連続的な負荷に対すると同様にＶＴＭの出力で短絡回路に対して単純だが早い応答を設けることが望ましい。図２５はＳＡＣ２００を示し、それは図９のＳＡＣ９０の変更されたヴァージョンである。図２５のＳＡＣは図９のそれと異なり、共振キャパシタ３４、３２のそれぞれと並列になったダイオード１９０、１９２が追加される。図２５の回路は図２２と関連して上記した種類の自動コントローラ１７９によって制御される。自動コントローラと組み合わせたダイオードの追加は、以下に述べるような適当な回路コンポーネント値で、電流制限及び短絡回路保護特性を有する図２５のＳＡＣを設ける。図２５の回路の動作は図９の回路の動作と比較して説明される。
【０１４６】
図９の回路上の負荷１２０が増加するにつれて、共振周期ＩＬは増加して電圧ＶＣＭの最大振幅値になる。負荷時にＩＬ及びＶｃは回路の寄生抵抗によってもっぱら制限される。図２５の回路において、しかしながら、これは事例ではない。例えば、回路が負荷電流Ｉｏｕｔで定常状態で動作することを仮定すると、そこでＶｃにおける最大振幅変化はＶｉｎよりわずかに少ない。これらの環境下で、クランプダイオード１９０、１９２は逆バイアスされたままであり、回路は図９の回路にほぼ同様に動作する。しかしながら、負荷が、ダイオード１９０及び１９２がない場合に、Ｖｉｎより大きくなるべきＶｃにおいて最大振幅変化を引き起こす値に増加されるとき、ダイオード１９０及び１９２はＶｃがＶｉｎより上またはグランドより下に変化することを防ぐことをクランプする。
【０１４７】
図２６は図２５のトランスの等価回路を示し、ダイオード１９０が電圧Ｖｃを入力電源電圧Ｖｉｎへクランプしている。キャパシタ３２、３４の電圧がクランプされ、回路共振が保護され、電流ＩＬが入力電源Ｖｉｎへダイオード１９０経由で流れる。クランプダイオードの効果は図２７Ａ及び２７Ｂに示される。電流ＩＬは正弦波的に上昇下降し（図２７Ａ）、電圧Ｖｃは時間ｔｓ及びｔｃ１の間のＶｉｎ（図２７Ｂ）に等しくなるまで上昇する。時間ｔｃ１で、共振インダクタンス７４が固定電圧にクランプされるので、クランプダイオードは導通し、共振が止み、電流ＩＬは直線的に降下し始める。よって、ｔｃ１及びｔｚの間でＶｃはＶｉにクランプされＩＬはゼロに直線的に下降する。時間ｔｚで、自動スイッチコントローラはＩＬがゼロに達したことを検知し、別のサイクルが始まる。この動作のクランプモードは、電流波形が各トランス動作サイクルの一部の間非正弦波であるので、トランスの動作周波数は特性共振周波数より低い。
【０１４８】
要約すれば、図２５のトランスは、クランプダイオードが導通を始める電流値に負荷が達するまで図９のＳＡＣとして動作する。さらに、負荷における増加が、自動スイッチコントローラ１７９下で動作周波数の減少という結果を生じる。短絡回路状態下で、１次におけるピーク電流は、だいたい
Ｉｐ＝（Ｖｉｎ／π）＊（Ｎｐ／Ｎｓ）＊ｓｑｒｔ（ＣＲ／ＬＲ）
に制限される。出力電流はよってＣＲのＬＲに対する比率を最適に選択することによって制限される。
【０１４９】
図２５に示した電流制限概要の１つの不利な点は、それがＣＲ及びＬＲが特定値に設定されることが必要であるということである。このことは、常に一般的に、最も低いＱ共振回路という結果にならず、上記したように、改善されたトランス動作効率及び遷移応答時間を含む多くの利益を有する。
遷移負荷及び異常状態に対する電流制限は、代わりに１次スイッチング素子における電流を検知し、１次制御回路でこれらの電流を制限する電力変圧デューティサイクルを制限することによって、クランプダイオードを用いることなくなされる。電流検知は、減少された損失、すなわちパワートレインで直列抵抗を挿入することなく組み込まれ、共振キャパシタ電圧の派生物を抽出すること、すなわち共振キャパシタの変化率を検知することによって、検知キャパシタ及び抵抗器の直列の組み合わせからなる並列ネットワークでそれは１次電流に直接に比例する。このＳＡＣの電流制限技術は、本出願と同じ出願人に出願され参照として取り込まれている、ヴィンチアレーリ（Ｖｉｎｃｉａｒｅｌｌｉ）氏による米国特許第５，５５５，１６５号「電力変換における電流検出（Ｃｕｒｒｅｎｔ  Ｄｅｔｅｃｔｉｏｎ  ｉｎ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｏｎ）」に開示されているものに類似している。ＳＡＣ内の瞬間電流フローは、共振キャパシタ電圧の変化率を検知することによって測定され、通常動作におけるＳＡＣの出力電圧、または電流を制御するためにも用いられる。検知キャパシタ及びレジスタの直列の組み合わせから成る並列ネットワークの出力は、ＳＡＣの電力変換デューティサイクル、開ループ、閉電圧または電流ループの一部としてのいずれかを制御するための回路への入力である。
【０１５０】
ＳＡＣにおいて、図２５のトポロジーなどの、共振インダクタンスＬＲが上記で定義したような高品質要因Ｑを示し、出力電圧キャパシタ５６も高Ｑ装置であるとき、振動共鳴及び行き過ぎ量は蓄積キャパシタ及び共振インダクタンスの間の共振が原因で出力電圧において開発される。減衰回路２０４（図２８に示したように）などの減衰回路の追加は減衰レジスタ２０８及び減衰キャパシタ２０６から成り、減少されるか共鳴を排除するために用いられる。
【０１５１】
実質的に全スイッチング損失が排除される完全なＳＡＣトランス３０２の好適実施例の概略が、図３５に示される。図において、ＳＡＣはハーフブリッジ直列共振トランス３１０及び入力フィルタするバイアストランス制御回路３１２を含む。ハーフブリッジ直列共振トランス３１０は、１次スイッチＭ１及びＭ２、共振キャパシタＣｒｅｓ１及びＣｒｅｓ２、１次巻線３１４（等価巻線抵抗Ｒｔｐを有する）及び２次巻線３１６、３１８（総等価巻線抵抗Ｒｔｓを有する）（フィードバック巻線３２２及びバイアス電圧巻線３２４は制御回路３１２に含まれ、トランスＴ１の一部でもある）トランスＴ１、共振インダクタンスＬｌｅａｋ３２０（トランスＴ１の１次―反射漏れインダクタンスの全部または一部を含む）、２次同期整流器スイッチＭ２１及びＭ２２、出力フィルタキャパシタＣｏｕｔ（レジスタＲｅｓｒによって表される等価直列抵抗を含む）、及びキャパシタＣｄａｍｐ及びレジスタＲｄａｍｐから成る減衰回路を含む。入力フィルタバイアストランス制御回路は、等価減衰抵抗Ｒ１ｉｎ及び入力キャパシタＣｉｎ（抵抗Ｒｃｉｎによって表される等価直列抵抗を有する）、整流器ダイオードＤ１−Ｄ４及びバイアスフィルタキャパシタＣｖｃｃを含むバイアス電圧回路、比較器Ｕ４、レジスタＲ１３、Ｒ１５、Ｒ１６、及びＲ１７及び参照電圧Ｖｒｅｆを含む電圧下ロックアウト回路、電流制限キャパシタＣｌｉｍ、ダイオードＤ５、Ｄ６及びＤ７、レジスタＲ１１、Ｒ１２及びＲ１４、キャパシタＣｄｅｌ、及び比較器Ｕ３、電流検知キャパシタＣｓｅｎ，電流検知レジスタＲｓｅｎ、リードインダクタンスＬｌｅａｄ、リードレジスタＲｌｅａｄ（リードインダクタンスＬｌｅａｄの等価直列抵抗の全体及び一部に含まれる）、相補的スイッチ制御比較器Ｕ１及びＵ２、ＭＯＳＦＥＴスイッチＭ５及びＭ６、ＭＯＳＦＥＴ制御スイッチＭ３及びＭ４、及び１次ゲート制御巻線３２６、３２８及び２次ゲート駆動巻線３３０、３３２，３３４、３３６を含むトランスＴ２、及びレジスタＲｓｔｏｐ及びＲｍｉ及びキャパシタＣｍｉｎを含むフィードネットワークから成る。
【０１５２】
電力が最初に入力電源Ｖｉｎから供給されると、キャパシタＣｖｃｃは始動レジスタＲｓｔａｒｔ経由で電力を供給する。Ｃｖｃｃの電圧が、レジスタＲ１５及びＲ１７によって設定され基準電圧Ｖｒｅｆ＝５Ｖである所定の電圧下ロックアウト閾値を越えると、電圧下ロックアウト比較器Ｕ４はスイッチＭ５及びＭ６をオンにし、自動回路動作を可能にする。一旦自動回路動作が始まると、回路動作バイアス電圧Ｖｃｃ（およそ１５ボルトに等しい）が、整流器Ｄ１からＤ４を含む全波整流器経由で、トランスＴ１上の巻線３２４によって生成される。以下の検討の全体に亘って、Ｍ５及びＭ６がオンであるとみなす。
【０１５３】
動作において、トランスＴ１（図９及び図１０に関して上記で説明されたように）の１次巻線の電圧のおよその方形波は制御回路３１２における巻線に反射される。リードインダクタＬｌｅａｄは巻線３２２で方形波電圧を電流のおよその直線の傾斜をつける。それは入力に接続された抵抗Ｒｓｅｎ内で比較器Ｕ１及びＵ２へと流れる。キャパシタＣｓｅｎの電流もＲｓｅｎの中を流れる。米国特許第５，５５５，１６５号「電力変換における電流検知（Ｃｕｒｒｅｎｔ  Ｄｅｔｅｃｔｉｏｎ  ｉｎ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｏｎ）」でヴィンチアレーリ（Ｖｉｎｃｉａｒｅｌｌｉ）氏が説明したように、電流検知キャパシタＣｓｅｎの容量インピーダンス（この場合、トランス３０２の特性周波数での容量インピーダンス）が電流検知レジスタＲｓｅｎの値に比較して大きいとき、それは図３５の回路においてのように、Ｃｓｅｎの電流は共振キャパシタＣｒｅｓ２の電流のスケールされたヴァージョンである。図３６ＡはスイッチＭ１の電流のスケールされたバージョンとしてＣｓｅｎの電流を示し、共振及び磁化電流部分の両方を含む。電流の共振部分が時間ｔ１でゼロに戻る。図３６Ｂは３つの異なる値のＬｌｅａｄに対するＬｌｅａｄにおける電流を示す。図３６ＣはＲｓｅｎの電圧を示し、それは図３６Ａ及び３６Ｂの電流における差異に比例する。図３６Ｃに示したように、Ｌｌｅａｄ＝Ｌ２の値はＲｓｅｎの電圧という結果になり、Ｖ２はスイッチＭ１の電流の共振部分がゼロに戻るとき時間ｔ１でゼロに戻る。比較的大きい値Ｌｌｅａｄ＝Ｌ１はＲｓｅｎの電圧という結果になり、時間ｔ１で正の値のままである。比較的小さい値のＬｌｅａｄ＝Ｌ３はＲｓｅｎの電圧という結果になり、Ｖ３は時間ｔ１で負の値になる。以下に説明するように、Ｌｌｅａｄに対する好適設定はＬ２より小さい値である。
【０１５４】
Ｕ１及びＵ２はその入力に適用される同じ信号を有するが、逆の極性を有する。よって、上昇及び下降時間を無視して、比較器の出力が高いとき（正の電圧で）、他の出力は低い（グランドである）。比較器Ｕ１及びＵ２への一方の入力は、正のＤＣ電圧Ｖｒｅｆ＝５ボルトでＲｓｅｎ（Ｖｒｓｅｎ）オフセットの電圧である。比較器Ｕ１及びＵ２へのもう一方の入力は、レジスタＲｓｔｏｐ及びＲｍｉｎとキャパシタＣｍｉｎとを含むフィードバックネットワーク経由で比較器Ｕ２の出力からフィードバックされる信号Ｖｆｂであって、正のＤＣ電圧Ｖｒｅｆ＝５ボルトでオフセットもされる。両方の信号のオフセットは単極性比較器の使用を可能にし、２つの別の双極性信号を比較する。上記したように、スイッチＭ５及びＭ６は通常のトランス動作の間可能である。Ｍ５及びＭ６の両方はオンの時に無視できないチャネル抵抗を有する。スイッチが極化されＭ５及びＭ６のボディダイオードのアノードが（図示されず）制御スイッチＭ３及びＭ４のゲートにそれぞれ接続される。図３８はスイッチＭ５及びＭ６の等価回路を示し、制御可能な基準スイッチ３５４、抵抗Ｒｃ３５０で表されるチャネル抵抗、及びダイオードＤｂ３５２で表されるボディダイオードを含む。図３９Ａ及び３９Ｂで示したように、スイッチＭ５及びＭ６は回路としても実現され、低抵抗ＭＯＳＦＥＴ３５６またはダイオード３５９と並列の別の抵抗Ｒｄ３５８と直列な双極性スイッチ３５７から成る。
【０１５５】
図３５及び３７を参照すると、期間ｔ＝ｔ０からｔ１の間スイッチＭ１がオンでスイッチＭ２がオフであり、比較器Ｕ１の出力が高く、比較器Ｕ２の出力が低く、スイッチＭ３はオンでスイッチＭ４はオフである。時間ｔ１で信号Ｖｒｓｅｎ（図３７Ａ）は信号Ｖｆｂの下へ下降し、比較器Ｕ１の出力が低くなって（図３７Ｃ）比較器Ｕ２の出力は高いという結果になる。Ｕ１の下降する出力はスイッチＭ５のボディダイオードと通ってＭ３のゲートを素早く放電し（図３７Ｅ）、ゲート電圧を時間ｔ２で閾値電圧をと通過させ、Ｍ３をオフにする。スイッチＭ６のチャネル抵抗がＭ４のゲートの変化を遅くするのでＵ２の上昇出力はスイッチＭ４を素早く切り替えることができない。よって、Ｍ４のゲートはその閾値を過ぎず、比較的後の時間ｔ６（図３７Ｆ）までオンする。Ｍ３及びＭ４の両方がオフでｔ２及びｔ６の間、トランスＴ２の磁化インダクタンスは、１次スイッチＭ１及びＭ２及び同期整流器スイッチＭ２１及びＭ２２の容量ゲートで共振し、ゲート間のエネルギーを再分布し、スイッチＭ３及びＭ４の出力寄生容量の充電及び放電を引き起こす。スイッチＭ１及びＭ２のゲート上の電圧の上昇及び降下が図３７及び３７Ｈで示される。各スイッチの閾値電圧（Ｖｔ）が正であり、各スイッチのオンオフ状態をゲート電圧がその閾値電圧を通過するときに判断するので、スイッチＭ２がオン（図３７Ｈのｔ４で）されるに先立ちスイッチＭ１はオフ（図３７Ｇの時間ｔ３で）される。  時間ｔ３とｔ４の間の時間は、Ｍ１及びＭ２の両方のスイッチがオフで、エネルギーリサイクルインターバルであり、前に説明したように、トランスＴ１の磁化電流がＭ１及びＭ２の寄生ドレインキャパシタンスをスイッチＭ１及びＭ２のＺＶＳはこのインターバルの間に実現される。スイッチＭ１及びＭ２のＺＶＳがトランスＴ１の磁化インダクタンスの適当なサイズによってこのインターバルの間に実現される。トランスＴ１の磁化インダクタンスを適正サイズにすることによって充電及び放電する。同期整流器Ｍ２１及びＭ２２のゲート電圧及び導通状態の転流は、それぞれスイッチＭ１及びＭ２のゲート電圧及び導通状態のそれらと似ていて、図には示されていない。スイッチＭ３及びＭ４は時間ｔ２とｔ６との間両方ともオフであるので、Ｍ３及びＭ４の両方のＺＶＳもトランスＴ２の磁化インダクタンスを適切なサイズにすることによって実現される。時間ｔ５で、スイッチＭ４のドレインはゼロを横切り、Ｍ４のボディドレインダイオードによってクランプされ、よって巻線３２６の電圧をほぼバイアス電圧Ｖｃｃにクランプする。その結果、スイッチＭ１、Ｍ２、Ｍ２１及びＭ２２のゲートに供給される巻線電圧をクランプする。時間ｔ６で、スイッチＭ４のゲートは閾値電圧を通過し、スイッチＭ４はほぼゼロ電圧でオンする。時間ｔ４でスイッチＭ２はオンし、別の電力分布装置インターバルへと導かれ、そこで時間ｔ１＋Ｔ／２で半分の時間の後に終わる。ここでＴはトランス動作時間である。
【０１５６】
図３５のＳＡＣトランス回路に対する図３７で示されたタイミングの関係はトランスＴ１及びＴ２の磁化インダクタンス、スイッチＭ５及びＭ６のチャネル抵抗（または、上記したような等価回路抵抗）、及びＬｌｅａｄの値に対する適切な設定に依存する。トランスＴ１の磁化インダクタンスはスイッチＭ１及びＭ２のＺＶＳがトランスの全体動作時間に比例して短い時間で達成し得る。その結果、Ｍ１及びＭ２のスイッチング損失を、トランスの全体デューティサイクルを必要以上に減じることなく効果的に排除する。トランスＴ２の磁化インダクタンスはスイッチＭ１、Ｍ２及びＭ２２（すなわち、図３７Ｇ及び３７Ｈの時間ｔ３とｔ４との間）のゲート電圧の転流がスイッチのＺＶＳを実現するのに必要な時間より大きいか等しい時間を越えて起きることを確かめるために選択される。トランスＴ２の磁化インダクタンスがあまりに小さくなると、ゲート電圧は素早く変化し、Ｍ１、Ｍ２、Ｍ２１及びＭ２２のＺＶＳは実現されない。トランスＴ２の磁化インダクタンスがあまりに大きくなると、ゲート電圧はゆっくり変化しスイッチにおける損失が増加する。スイッチＭ５及びＭ６（または上記したような等価回路）のチャネル抵抗は、ｔ２からｔ６の時間がｔ３からｔ４の時間より長いように選択されて、その結果、スイッチＭ３及びＭ４のＺＶＳを保証しスイッチＭ１、Ｍ２、Ｍ２１及びＭ２２のＺＶＳインターバルの早い完了を防ぐ。最終的に、インダクタＬｌｅａｄの値が選択されスイッチＭ１及びＭ２の電流の共振部分がゼロに戻り、それはスイッチがオフになる時間の地点近くに対応する各電力搬送インターバルの終わりである。よって、図３７において、スイッチＭ１の電流の共振部分をゼロに戻させることが望ましい時間は時間ｔ３に対応し、それはスイッチＭ１がオフになる時間である。図３７ＡのＶｒｓｅｎの波形を図３６Ｃの波形と比較し、図３６で検討したことを参照すると、Ｌｌｅａｄの値はスイッチＭ１の電流の共振部分がゼロに戻ると同時にゼロに戻る電圧Ｖｒｓｅｎという結果になる値より相対的に低いように選択されるということが分かる。このことは比較器Ｕ１及びＵ２が状態が変わる時間とそれらの関係する１次スイッチが導通をやめる時間との間の回路における様々な遅延を説明する。
【０１５７】
図３５において、キャパシタＣｌｉｍのインピーダンスはダイオードＤ６、キャパシタＣｄｅｌ、及びレジスタＲ１４をから成る平均回路のインピーダンスに比較して相対的に小さい（トランスの特性周波数で）。よって、Ｃｌｉｍの電流は１次共振電流及びＣｄｅｌの平均電圧のスケールされたバージョンであり、Ｒ１４は電流の平均値である。平均化は正の半周期でなされ、ダイオードＤ５は負の半周期でＣｌｉｍの電流を運ぶ。共振電流の平均値がレジスタＲ１１及びＲ１２及びＶｃｃの値（比較器Ｕ３のおよその高レベル電圧出力である）の値によって設定された所定の閾値を越えると、比較器Ｕ３の出力は低くなり、スイッチＭ５及びＭ６を無効にすることによってトランス動作を無効にする。図３５の電流制限器は周期モードで動作する。トランスがシャットダウンされた後で、再始動され、再始動された後で過電流状態のままであれば再度シャットダウンされる。このプロセスは過電流状態が除かれるまでそれ自体を繰り返される。代わりに、ラッチを回路に追加することができ入力電力が除かれ再供給されるまで回路をシャットダウンし続ける。
【０１５８】
上記したように動作するとき、ゲート駆動装置回路図３５は低損失として部分的に再描画され、図４３の分布電源ゲート制御トポロジー３４０が制御スイッチＭ３及びＭ４及び１次で同期整流装置スイッチＭ１、Ｍ２、Ｍ２１、及びＭ２２のＺＶＳを供給し、同時に１次同期スイッチＭ１、Ｍ２、Ｍ２１及びＭ２２のゲートキャパシタンスの充電及び放電と関連するすべての損失をほぼ排除もする。この手段によって、トランスのスイッチング損失はほぼ排除され、全損失がスイッチのチャネルでの導通損失まで減じられる。このスイッチング損失の実質的な排除は高動作周波数が高変換効率で実現されることを可能にする。図４３の低損失共通電源ゲート制御トポロジーにおいて、制御スイッチＭ３Ｍ４の制御入力端子（すなわち、ゲート及び電源端子）は共通の基準を分布する（すなわち、グランド３４２）。制御スイッチに対するフルまたはハーフブリッジトポロジーを用い、駆動「フローティング」スイッチと関連するコスト及び性能の制限を受け、その電源は共通のＤＣ基準を有しない従来技術の低損失ゲート駆動装置とは異なり、図３５及び図４３の低損失共通電源ゲート制御トポロジーの制御スイッチは単純な直接接続駆動回路を用いて高速で制御される。
【０１５９】
図４３の低損失共通電源ゲート制御トポロジーはＳＡＣなどのトランスで用いられるのに適していて、そこでスイッチが５０％のデューティサイクルで動作するよう制御される。デューティサイクルの範囲に亘って動作する低損失共通電源ゲート駆動装置回路の実施例が図４４及び４５に示されている。
図４４において、スイッチＭ３及びＭ４は相補的なタイプ（例えば、スイッチＭ３はｎチャネルＭＯＦＳＥＴでありスイッチＭ４はｐチャネルＭＯＦＳＥＴである）であり、ダイオード３４６はスイッチＭ４のボディダイオードであるかまたは個別ダイオードである。スイッチＭ４及びキャパシタ３４４は、米国特許Ｒｅ．３６，０９８のヴィンチアレーリ（Ｖｉｎｃｉａｒｅｌｌｉ）氏の「シングルエンドフォワードトランスのトランスコアの最適リセット（Ｏｐｔｉｍａｌ  Ｒｅｓｅｔｔｉｎｇ  ｏｆ  ｔｈｅ  Ｔｒａｎｓｆｏｒｍｅｒ’ｓ  Ｃｏｒｅ  ｉｎ  Ｓｉｎｇｌｅ−Ｅｎｄｅｄ  Ｆｏｒｗａｒｄ  Ｃｏｎｖｅｒｔｅｒｓ）」及び、米国特許５，８０５，４３４のヴィンチアレーリ（Ｖｉｎｃｉａｒｅｌｌｉ）氏その他の「パワーコンバータトランスの蓄積エネルギーの制御（Ｃｏｎｔｒｏｌ  ｏｆ  Ｓｔｏｒｅｄ  Ｅｎｅｒｇｙ  ｉｎ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｔｅｒ  Ｔｒａｎｓｆｏｒｍｅｒｓ）」で説明され、どちらも本出願と同じ出願人によって出願されその全体が参照として組み込まれている「リセット」回路を形成する。スイッチＭ３が信号ＩＮ１によって制御され、スイッチＭ３がオンで特別なデューティサイクルで特別な時間インターバルに対してオンである。それはスイッチＭ３がオンであってスイッチＭ３に先立つＺＶＳインターバルがオンのインターバルと、Ｍ３がオンの間の時間インターバルの次のＺＶＳインターバルを含む。’０９８から’４３４特許で説明したように、これは範囲をデューティサイクルが範囲に亘って変化するときにトランスＴ２の再設定を与える。図４４の回路はトランス回路で使用するのに適していて、それは単一の一次スイッチが５０％より高いデューティサイクルで動作するかまたは一対のスイッチが１つのスイッチのデューティサイクルが５０％以外であるモードで動作し、ＺＶＳインターバルの間を除いて各トランス動作サイクルを通して一対のスイッチの状態は相補的である（すなわち、一方はオンであり他方はオフである）。スイッチＭ４の電源は、「Ｖｃｃ電圧」などの正の電圧へゲート駆動装置に対してほぼＤＣグランドレベルで代わりに接続される。図４４の低損失共通電源ゲート制御トポロジーは、ゲート電圧がパワースイッチのデューティサイクルの機能として変化し、トランス期間のより大きい機能に対するオンであるスイッチが、より低いゲート電圧に駆動される。
【０１６０】
図４５において、図４３の低損失共通電源ゲート駆動回路３４０はそれぞれスイッチ３４８、３４９及びダイオード３４１、３４３を含む一対の導電クランプ回路３４５、３４７の追加で変更されている。かかる回路は各スイッチがコンバータ動作時間の機能に対してオンであり相補的スイッチの統合デューティサイクルが１００％未満であるコンバータで用いられるのに適している。スイッチ３４８、３４９は本出願と同じ出願人によって出願されその全体を参照して組み込んでいる米国特許出願第０９／８３４，７５０のプレーガー（Ｐｒａｇｅｒ）氏その他の「パワーコンバータにおける損失及びノイズ削減（Ｌｏｓｓ  ａｎｄ  Ｎｏｉｓｅ  Ｒｅｄｕｃｔｉｏｎ  ｉｎ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｔｅｒ）」で開示されたように動作する。動作において、スイッチＭ３がオフにされ、クランプ回路３４５のスイッチ３４１が信号Ｓ１によってオンにされた後で、信号ＩＮ１はスイッチＭ３が時間インターバル（スイッチＭ２がオンでありスイッチＭ１、Ｍ４、３４１及び３４３がオフである）の間オンであるように制御する。これはトランスＴ２の磁化電流を遮断しゼロ近辺の全巻線電力をクランプし、全制御スイッチ（例えばスイッチＭ１，Ｍ２）をオフに保つ。スイッチＭ１をオンにする時間が来ると、スイッチＭ４が信号ＩＮ２でオンに制御された後でスイッチ３４１は最初オフになり、スイッチＭ１及びＭ２上の磁化エネルギーのリサイクル及びゲート電圧の転流を可能にする。スイッチＭ４がオフにされクランプ回路３４７のスイッチ３４３が信号Ｓ２によってオンにされた後にスイッチＭ４は時間インターバルに対してオンのままである。一対の導電クランプ回路３４５、３４７は、例えばＭ３のドレイン及びＭ４のドレインの間に接続され、双方向スイッチング装置の有効性に制約される、単一の双方向導電クランプスイッチによって取り除かれる。
【０１６１】
異なるデューティサイクル及び１００％より少ない統合デューティサイクルを有する相補的スイッチに対する低損失共通電源ゲート駆動トポロジーを与えるために巻線３２６の図４５のスイッチ３４５及び３４７（または、代わりに単一双方向スイッチ）から成る導電クランプ回路が図４４の現用クランプトポロジー内で組み込まれる。
【０１６２】
図４７Ａはゲート駆動回路を示す。それは図３５、４３及び４５の巻線３３０を含むゲート駆動回路と同じタイプで、トランス巻線３３１がゲート制御電圧ＶｇｓをＭＯＳＦＥＴスイッチ３３３に供給するために用いられる。図４７Ｂに示したように、かかる回路に対してＶｇｓ波形は正と負との間で揺れ動く。かかる回路の双極性駆動は不必要でもあり望ましくもない。負の電圧がＭＯＳＦＥＴをオフ（ゲート電圧がゲート閾値電圧ＶＴ以下に下降するときオフである）にするために必要とされるので不必要なのである。負の遷移と関連する電流のフローが回路における不必要な損失という結果になるので望ましくない。
【０１６３】
改善されたゲート駆動回路が図４８Ａに示される。図において、２つの小さいＭＯＳＦＥＴスイッチ３３５ａ、３３５ｂが巻線３３１の各末端に接続される。巻線はゲート駆動トランスＴＤの２次であり、それは図３５、４３、及び４４を参照して上記した種類のゲート駆動回路で駆動される。図４８Ｂ及び４８Ｃは図４８Ａの回路の好適実施例に対する動作波形を示し、そこで１次スイッチ３３３のゲート閾値電圧ＶＴ３３３が小さいスイッチ３３５ａ、３３５ｂのゲート閾値電圧ＶＴ３３５Ａ及びＶＴ３３５Ｂより大きい。時間ｔ１に先立ち、１次スイッチ３３３がオンで電圧ＶＷが正でＶＯＮに等しい。ＶＯＮはＭＯＳＦＥＴスイッチ３３３、３３５Ａのゲート閾値電圧より大きいので、両方のスイッチはオンである。スイッチ３３５Ａがオンで、スイッチ３３５Ｂ上のゲート電圧がほぼゼロでありスイッチ３３５Ｂはオフである。時間ｔ１に先立つ定常状態下で、巻線の電流はほぼゼロであるとみなされスイッチ３３５Ａ（図４８ＣのＶＤＳ３３５Ａ）の電圧も原則としてゼロである。時間ｔ１で、ゲート駆動トランスＴＤへのドライブは除かれ（例えば、図４３のゲート駆動回路におけるスイッチＭ４は上記したようにオフにされる）、トランスの磁化電流は２次巻線３３１へ直流し、図４８Ａの矢印の方向で電流ＩＷとして流れる。この電流の流れは１次スイッチ３３３のゲートキャパシタンスＣｇｓ及び小さいスイッチ３３５Ｂの出力キャパシタンスＣｏｕｔを放電し、スイッチ３３３及び３３５Ａのゲート電圧（図４８Ｂ）で傾斜する結果となる。電流ＩＷのフローも図４８Ｃで示されたようなスイッチ３３５Ａの電圧降下ＶＣＨという結果になる。電圧ＶＣＨがスイッチ３３５Ｂのゲートで現れるので、スイッチ３３５Ａのチャネル抵抗がＶＣＨがスイッチ３３５Ｂのゲート閾値電圧を越えないように十分低くなるよう選択されることが重要である。これはスイッチ３３５Ａ及び３３５Ｂが同時にオンであり回路の動作を中断させる結果になるようにである。時間ｔ２で電圧Ｖｇｓは１次スイッチ３３３のゲート閾値電圧を降下させ、スイッチ３３３がオフになることを生じさせる。時間ｔ３で、Ｖｇｓは小さいスイッチ３３５Ａ（図４８ＢのＶＴ３３５Ａ）のゲート閾値電圧以下に下降し、スイッチ３３５Ａをオフになることを生じる。スイッチ３３５Ａ（図４８ＣのＶＤＳ３３５Ａ）の電圧は電流ＩＷがスイッチの出力キャパシタンスＣｏｕｔを充電するにつれて上昇を始める。時間ｔ４で、スイッチ３３５Ａの電圧はスイッチ３３５Ｂのゲート閾値電圧以上に増加し、スイッチ３３５Ｂをオンにする。電流ＩＷがそのとき３３５Ｂのチャネル抵抗の中を流れ、スイッチの小さい負の電圧（図４８Ｂの−ＶＢ）という結果になる。スイッチ３３５Ａの電圧（図４８ＣのＶＤＳ３３５Ａ）は時間ｔ５でスイッチ３３５Ａの電圧が最大値ＶＯＮに達するまでまで上昇続ける。ｔ５のいくらか後に、ゲート駆動トランスＴＤの相補的ドライブは復元される（例えば、図４３のゲート駆動回路のスイッチＭ３が上記したようにオンにされる）。時間ｔ６で周期の相補的部分がトランスＴＤから再度ドライブを除かれることによって始まる（例えば、図４３のゲート駆動回路のスイッチＭ３が上記したようにオフにされる）。時間ｔ６とｔ１０との間のＶｇｓに対するトランスは時間ｔ１とｔ５との間のＶｇｓ（図４８Ｃ）に対する波形と形が同様であり、時間ｔ６とｔ１０との間のＶＤＳ３３５Ａに対する波形は時間ｔ１とｔ５との間のＶｇｓ（図４８Ｃ）に対する波形と形が同じようである。よって、図４８Ｂに示したように、図４８Ａの回路は１次スイッチ３３３のゲート端子へのほぼ単極性の駆動という結果になり、図４７Ａの回路の不必要な損失を排除する。
【０１６４】
２つのＭＯＳＦＥＴスイッチが相補的な方法（すなわち、一方へのゲート信号が低いときにもう一方へのゲート信号が高い）で駆動され、例えば図３５の２次同期整流器スイッチＭ２１及びＭ２２に対するケースであるように、ＭＯＳＦＥＴへのゲート駆動信号が共通のリターンで分布されるところで、図４７Ａのゲート駆動の改善は図４９で示したようにさらに単純化されて実現される。図において、図３５の２つの巻線３３４、３３６は単一の巻線３３４で置換されて、トランスＴ２の構造を単純化する。スイッチ３３５ａ及び３３５ｂは図４７Ａの回路に対して上記したように動作し、スイッチＭ２１及びＭ２２に対してほぼ単極性のゲート駆動という結果になる。
【０１６５】
図４８Ａ及び４９のゲート駆動回路において、スイッチ３３５Ａ、３３５Ｂの閾値電圧は比較的低くなるよう選択され１次スイッチのゲートキャパシタンスの放電と関係する損失を最小化する（例えば、図４８Ａのスイッチ３３３、図４９のスイッチＭ２１及びＭ２２）。１次スイッチのゲートキャパシタンスはスイッチ３３５Ａ、３３５Ｂの閾値電圧より大きいか等しくなければならず、両方の１次スイッチは同時にオンできない。これらの状況に合うことを保証する１つの方法は図５３に示したようにゲートクランプスイッチを有する１次スイッチを統合することである。
【０１６６】
図５３において、半導体統合電力ＭＯＳＦＥＴ４１０は電力セクション４１２を含むように示され、複数の並列セル４１２ａ−４１２ｎ及び電力セクション４１２のセルと同一のセルを含む検知セクション４３７を含む。全セルはその閾値が比較的低いように設計されている。電源接続４１６ａ−４１６ｎ及び電力及び検知セクションの両方の全セルのゲート接続４２０ａ−４２０ｎ及び４２１は一緒に接続され、電源及びゲート接続端子４２７、４２９で終端する。電力セクションの全セルのドレイン接続４１４ａ−４１４ｎは一緒に接続されドレイン接続端子４３１で終端する。そこで検知セル４３７のドレイン接続４３３が個々の検知端子４３５に接続される。全セルは同じ半導体のダイ上に統合されるので、全てはほぼ同じ閾値電圧を有する。
【０１６７】
図５４は図４９に示された種類の回路を示し、図５３に示した種類の２つの統合電力ＭＯＳＦＥＴ４１０ａ、４１０ｂを組み込む。統合ＭＯＳＦＥＴ４１０ａ（４１０ｂ）の電力セクション４１２ａ（４１２ｂ）及び検知セクション４３７ａ（４３７ｂ）は図５４に示されたような図４９のスイッチＭ２１及び３３５Ｂ（３３５Ａ）をそれぞれ排除する。各装置４１０ａ、４１０ｂの検知セクションのドレイン端子４３５ａ、４３５ｂはクランプとして他の装置のゲート端子４２９ｂ、４２９ａにそれぞれ接続される。この方法で統合された電力ＭＯＳＦＥＴを接続することによって、クランプスイッチ４３７ａ、４３７ｂ及び１次スイッチ（電力セル４１２ａ、４１２ｂによって形成された）の閾値電圧は、設計によって比較的低いと推測され、ほとんど一致している。結果として、電力セルのゲート電圧が閾値電圧に達し電力セルをオンにするとき、その電力セルと関係するクランプスイッチもオンされ、他の電力セルのゲートをクランプし他の電力セルがオフのままであることを保証する。さらに一般的には、統合ＭＯＳＦＥＴの検知セクションは、統合ＭＯＳＦＥＴの電力セクションがオンにされたとき回路の他の部分における他のスイッチをオフのまままたはオフにすることをクランプしする。統合ＭＯＳＦＥＴのこの利点は同期整流器アプリケーションを含むアプリケーションの多様性に特に役立つ。
【０１６８】
図４８Ａ及び４９のゲート駆動回路の他の実施例は、双極性トランジスタスイッチ３３７Ａ、３３７Ｂを用い、図５０に示される。図において、レジスタ３７３Ａ、３７３Ｂは双極性スイッチ３３７Ａ、３３７Ｂをオンにするためのパスを与える。ダイオード３７１Ａ、３７１Ｂはレジスタ３７３Ａ、３７３Ｂに接続される。双極性スイッチがオフにされるとき、そのそれぞれのダイオードの電圧降下は双極性スイッチの基本領域で掃き出されたように双極性スイッチのベースエミッタ電圧から取り去られる。ダイオードの電圧降下がほぼ双極性スイッチのベースエミッタ電圧に等しいとき、電圧は取り消され、双極性スイッチの効果的な「閾値電圧」（すなわち、図４８Ｂ及び４８Ｃにおける電圧ＶＴ３３５Ａ及びＶＴ３３５Ｂと等価電圧）がゼロボルトに近づく。
【０１６９】
ダイオード３７５Ａ及び３７５Ｂ（図４８Ａ，４９，５０）は、ＭＯＳＦＥＴスイッチ（例えば、図４８及び４９のスイッチ３３５Ａ及び３３５Ｂ）の場合、スイッチの固有ボディダイオードであり、回路の起動を可能にする電流パスを与え、それは通常、スイッチがオフのときダイオードの分極した方向でフローする電流に対するパスを与える。
【０１７０】
図４０Ａ及び４０Ｂはそれぞれ図３５のＳＡＣの実施例の平面及び底面斜視図４５０ａ、４５０ｂを示し、それは図３２及び３３に示した種類のトランスの別の実施例を示す。トランス４５１は２つのコア素子セットを有し、それぞれのセットは２つのコアピース４２２ａ、４２２ｂのうちの１つと、２つの末端部４２４ａ、４２４ｂのうちの１つを含む。末端部は磁化素材であるかコアピースとは異なる導磁率の媒体である。末端部の初期導磁率は比較的低く、効果的な導磁率を設定するためにＳＡＣの高周波数ＺＶＳ動作を適正化するために必要な低い値に適用される。よって、末端部及びコアピースの初期導磁率は通常１０より低い値の範囲内から選択され、それは熱安定低導磁率フェライトまたは成型されたフェライト粉末から選択されるか、あるいは他の低損失高周波数磁化媒体から得られる。末端部４２４ａ、４２４ｂの間のすき間及びそれらのそれぞれのコアピース４２２ａ、４２２ｂはよってコアの効果的な導磁率を設定する１次の役割を演じることに反対するように技術的なすき間に最小化される。磁束はコア内に含まれ、フリンジすることは巻線の近接損失を減少させることを最小化される。
【０１７１】
巻線（図示されず）を形成するエッチングは多層ＰＣＢの一部である。ＭＯＳＦＴスイッチは、５ｍｍ×５ｍｍ平方の正方形のＭＬＰにパッケージ化され、１次スイッチとして使用され、ＰＣＢ４２２上のエッチング（図示されず）トランスの１次巻線に接続される。図３５から３９に関連して上記し、キャパシタ及びトランス巻線の例外を有する制御回路が統合回路４４４内で与えられる。駆動トランス４５７は、Ｔ２と対応して図３５の巻線３２６、３２８、３３０、３３２、３３４、３３６から成り、トランス４５１と同様の物理的構造を有し、コアピース４２３及び末端部４２５を含み、末端部４２５はメインスイッチ４４８及び同期整流器スイッチ４５３のゲートを駆動するために用いられる。共振キャパシタンス４３０は、トランス４５１の漏れインダクタンスと関連して、トランスの特性共振周波数を設定する。入力キャパシタ４５６はエネルギーの蓄積及び入力フィルタリングを与える。同期整流器４５３の出力は出力キャパシタ４５８、４６０に接続される。トランス４５１、４５７の対する巻線は図４０に示されないが、図３２及び３３のトランス構造に関連して述べられた種類のものである。図３４Ａ及び３４Ｂで示した例に関連して説明されたように、コアセット４２２ａ及び４２４ａと関連する２次巻線は同期整流器４５３経由でキャパシタ４５８に接続され、コアセット４２２ｂ及び４２４ｂと関係する２次巻線が、それぞれ端子組４６２ａ、４６２ｂ及び４６４ａ及び４６４ｂで２つの個々の絶縁されフィルタされたＤＣ出力電圧Ｖ１及びＶ２を供給するために同期整流器経由でキャパシタ４６０に接続される。２つの電圧出力Ｖ１及びＶ２は同じであり、端子４６２及び４６４は並列で接続され増加された全電力出力で単一の出力を与えるか、または電圧は同じであるか又は異なり別々に用いられる。入力電圧Ｖｉｎは入力端子４６６ａ、４６６ｂでＳＡＣ４５０に供給される。信号端子４６８はＰＲＭまたは電力レギュレータフロントエンドにフィードバック信号を送るために使用されるか、または例えばＳＡＣの出力を制御するための有効な／無効な入力などの別の目的のために用いられる。ＳＡＣ４５０の全寸法は、オーバーモールディングのエポキシ樹脂を含み（上記した）、Ｌ＝１インチ（２５．４ｍｍ）、Ｗ＝１インチ（２５．４ｍｍ）及びＨ＝０．２インチ（５ｍｍ）である。
【０１７２】
好ましいＳＡＣ実施例で用いられる低Ｑトランス構造はしっかり接続された巻線によって、特徴づけられ、それは交互配置され、相対的に高い１次―２次寄生キャパシタンスを示す。図４１は図９及び３５で示された種類のＳＡＣ３８０の一部を示し、それは２つのスイッチ３９０、３９２及び複数の１次巻線３６０、３６１を有するトランス３８２、及び２次巻線３６２及び３６３を含み、図３２及び３３と関連して述べられた種類である。１次―２次巻線の端３８７、３８９で信号は異なるので、キャパシタンス３８７、３８９を通して接続された信号も異なりこれはトランス３８０の出力回路への望ましくないスイッチング信号のネット接続及び多量のコンバータの望ましくないコモンモードノイズという結果になる。この問題を最小化する方法が図４２に示される。図において、コンバータ３８１は図４１に示された同じトランス構造３８２を含むが、２つの追加スイッチ３９３及び３９４を組み込んでいる。スイッチは相補的方法、すなわち、スイッチ３９２、３９３がそうであるように、スイッチ３９０及び３９４が同期してオン及びオフに駆動される方法で駆動される。結果はトランス端３８７、３８９で信号が互いに逆バージョンになり１次―２次寄生キャパシタンスを通して接続された信号が反対の極性になり、よってほぼ互いに相殺しあう。このコモンモードノイズキャンセレーション機構は図４２のＳＡＣのソフトスイッチング（すなわち、ＺＶＳ）特性、そのパワートレイン回路二等分の間の釣り合い、及び高周波数で効率的にするための図４０ａ及び４０ｂに示したその実際的な実現性に依存する。しかしながら、２つのＶＴＭ出力は並列であることが必要であり、異なる電圧で動作し、出力と同じ負荷が共通のグランドに対照的に結合される。図４２に示された技術は図３４及び４０のＳＡＣ実施例に容易に適用される。なんとなれば、ドッグボーントランス構造が図４２に示された２等分に当然分けることができるからである。図４１及び４２の両方で、トランスは図示したように２つの別々のトランスを含む。
【０１７３】
上記したＳＡＣハーフブリッジトポロジーに対するコモンモードノイズキャンセレーション機構は固有の対象性故に図１４のＳＡＣプッシュプルトポロジーに固有である。機構はフルブリッジパワートレインのより完全な対象性を要求することによって図１２のＳＡＣフルブリッジトポロジーに適用される。これは図４６Ａ及び４６Ｂに示した１次巻線または複数の１次巻線の２つの端に接続された２つの共振キャパシタンスの使用によってか、または代わりに図４６Ｃに示したような２つの１次巻線の反対の端に接続された単一の共振キャパシタによって実現される。ＶＴＭのためのＳＡＣトポロジーにおけるコモンモードノイズキャンセレーションの組み込みは正弦振幅コンバータから生じる調和的純粋性から差異モードノイズのほぼ低レベルを補完する。対称ＳＡＣを組み込んだＶＴＭにおける低差異モード及び低コモンモードノイズ性能の組み合わせはノイズ検知パワーシステムアプリケーションにおいて、さらに導通され放射されたノイズ放射に関連して仲介服従を実現するために必要なフィルタリング要求を減じることにおいてその一般的な有用性への追加において特に貴重である。
【０１７４】
従来のトランス構造が上記したＶＴＭで使用されるとき、ファクタ化バス電圧Ｖｆに対して、出力電圧のある値を供給することができるＶＴＭを設計することは可能でない。例えば、巻数非Ｎｓ／Ｎｐを有する従来の磁化トランスを含む理想的なＶＴＭの出力電圧はＶｏｕｔ＝Ｔ＊Ｖｆ＊Ｎｓ／Ｎｐである。ここで、ＴはＶＴＭトポロジー（例えば、フルブリッジトポロジーに対するＴ＝１及びハーフブリッジトポロジーに対するＴ＝１／２）に関する固定された定数である。ＶＴＭの利得Ｋは従って定数Ｔを含む。かかるＶＴＭにおいて、Ｎｓ／Ｎｐは自由に値を設定することができる。なんとなれば２つの整数比であるからである（すなわち、１次巻線上の巻の整数への２次巻線上の巻の整数の比率）。この問題を解決する１つの方法は図７及び８を参照して上記したように複数のファクタ化バスを用いることである。例えば、トランスの１次が１０巻のとき、２次の１、２、３、及び４の巻はそれぞれ０．１、０．２、０．３及び０．４の巻数比Ｎｓ／Ｎｐという結果になる。ファクタ化分割バスはＴ＊Ｖｆが５０Ｖであるような電圧Ｖｆを供給し、次に５Ｖ、１０ｖ、１５Ｖ及び２０Ｖの出力電圧も異なる巻数比を用いて実現されるが、３．３Ｖまたは１２Ｖなどの他の出力は実現できない。しかしながら、別のファクタ化バスが与えられ、それがＴ＊Ｖｆが４０Ｖであるような別のファクタ化バス電圧を供給し、巻数比の同じセットがそれぞれ４Ｖ、８Ｖ、１２Ｖ及び１６Ｖを供給する。そうでなければ、Ｔ＊Ｖｆ＝３３Ｖを供給する電圧で別のファクタ化バスが３．３Ｖ、６．６Ｖ、９．９Ｖ及び１３．２ＶのＶＴＭ出力を生成し得る。要約すると、ファクタ化バス電圧Ｖｆの異なる値から動作するために最適化されるＶＴＭを設計すること及び、異なる変圧比を供給することによって、実質的に出力電圧の如何なる値も生成し得る。
【０１７５】
複数のファクタ化バスを用いることなくＶＴＭ出力電圧の範囲を与える別の方法は巻数比が整数比に制限されないトランス構造を用いることである。このタイプのトランスは、その全体が参照として組み込まれている米国特許第４，６６５，３５７号の「フラットマトリックストランス（Ｆｌａｔ  Ｍａｔｒｉｘ  Ｔｒａｎｓｆｏｒｍｅｒ）」などで説明されている。一般的に、ファラデーの法則がトランスの１次及び２次巻線に接続された磁束の比に基づいて自由なトランス「巻数比」を助ける。
【０１７６】
複数のファクタ化分割バスはファクタ化電力アーキテクチャ内でも用いられ単一の分割バスと関係する一個所で発生した障害を排除することによって耐障害の大変高いレベルを与える。特に、ＶＴＭは複数のバスから電力を供給され危険荷重を助ける（例えば車のブレーキ）。あるいはそれらは冗長なファクタ化パワーバスの上にそれぞれのＶＴＭで選択的に開き閉じる直列のスイッチ（例えば、低オン抵抗ＭＯＳＦＥＴ）によって自動的に切り替えられるかもしれない。よってＶＴＭの固有の単純さ及び低コストという長所によって適当なコストでパワーシステムの柔軟性を可能にする。
【０１７７】
出力電圧の複数の出力はＶＴＭの多様性またはマルチ出力ＶＴＭから得られる。例えば、図２１に示したように、図９のＳＡＣのトランス７０は２つの２次巻線７２ａ、７２ｂを供給されるとき、対応するＶＴＭは２つの出力電圧Ｖｏｕｔ１及びＶｏｕｔ２を与え、それはそれぞれの巻数の巻数比によって関連される。よって、各センタータップされた２次巻線７２ａ、７２ｂはそれぞれＮ２及びん３巻数を有するとき、出力電圧Ｖｏｕｔ２はほぼＶｏｕｔ１＊Ｎ３／Ｎ２に等しい。ＶＴＭ対処の複数出力は影響されトランスの２次に関係する漏れインダクタンスを最小化し均衡する。追加１次共振インダクタンスはマルチ出力ＳＡＣに関係した共振周波数の適合を改善するために用いられる。ＳＡＣパワーとレインを組み込んだマルチ出力ＶＴＭの電圧変動範囲及びクロス電圧変動範囲特性は従来のパワー供給より開ループ「駆動された」補助出力で優れいている。なんとなれば、出力の多様性と関係する負荷従属関係を規定する出力抵抗マトリックスＲｏｕｔまで上昇を与えるそれぞれのインピーダンスの削除故である。
【０１７８】
ＦＰＡシステムで用いる電力調整（例えば、図３、６、７及び８を参照）は絶縁され、かつ／または非絶縁であり、１つの入力電源（または複数の電源）及び他のアプリケーションの要件に依存するトポロジーの多様性のいずれかを用い得る。図１６に示したように、電源がＡＣ公共電源（例えば、１１０または２２０ＶＡＣ、５０／６０Ｈｚ）であるとき、パワーレギュレータ１１８は公共電源及び調節器１１２の組み合わせ及び絶縁調整ＤＣ−ＤＣコンバータ１１４を含み得る。一般的に、パワーレギュレータ１１８は制御されたＤＣ出力電圧Ｖｆを生成し、それはＡＣ電源のピーク値に比較して比較的小さく（例えば、４８Ｖ、２４Ｖ）、安全上の理由でＡＣ電源から電流的に絶縁されている。ＡＣ電源１１６電圧は整流器及びレギュレータ１１２の入力に供給され、単極性出力電圧Ｖｄｃを生成する。電圧Ｖｄｃは絶縁ＤＣ−ＤＣコンバータ１１４の入力に供給され、そこでＶＴＭの入力へ供給するための制御電圧Ｖｆを生成する。調和的減衰または力率補正が必要でないところで、整流器及びレギュレータ１１２は全波または半波整流器及び整流ＡＣ電源電圧を平滑化するためのキャパシタ蓄電から成り得る。調和減衰または力率補正が望ましいところで、整流器及びレギュレータ１１２は力率補正コントローラによって制御された非絶縁ブーストスイッチングコンバータから成るか、またはそれは、本出願と同じ出願人によって出願されその全体が参照として組み込まれている米国特許出願第０９／９４４，７３７号「整流回路によるＡＣ入力から抽出された調和電流の受動的制御（Ｐａｓｓｉｖｅ  Ｃｏｎｔｒｏｌ  ｏｆ  Ｈａｒｍｏｎｉｃ  Ｃｕｒｒｅｎｔ  Ｄｒａｗｎ  ｆｒｏｍ  ａｎ  ＡＣ  Ｉｎｐｕｔ  ｂｙ  Ｒｅｃｔｉｆｉｃａｔｉｏｎ  Ｃｉｒｃｕｉｔｒｙ）」で説明されている種類の受動的調和減衰器を含み得る。ＡＣ公共ラインとインタフェースする代わりの提案は単一段階力率補正フロントエンドの使用を含む。本出願と同じ出願人によって出願されその全体が参照として組み込まれている米国特許第６，０６９，８０１号「スイッチング電力変換における力率補正（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ  ｉｎ  Ｓｗｉｔｃｈｉｎｇ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｏｎ）」を参照してほしい。
【０１７９】
入力電源が比較的高電圧ＤＣ電源であるとき、パワーレギュレータは同じトポロジー特性を含み、整流、力率補正、及び／または調和減衰の要求がないことを除きＡＣ公共電源に対して上記したことのような安全上の理由のための絶縁を含む。図１７で示したように、ＤＣ入力電源１２４は比較的低電圧（例えば、公称４８ＶＤＣまたはそれ以下）であるときに、非絶縁スイッチングレギュレータ１２２はＶＴＭの入力を供給する制御電圧Ｖｆを生成するために使用される。非絶縁スイッチングレギュレータはバック、ブースト、またはバックブーストコンバータであるかもしれない。ＤＣ入力電源によって供給された電圧Ｖｓ及びＶｆの所望の値の変化の範囲に依存する。
【０１８０】
図３Ａを参照して、ＦＰＡシステム３６のＶＴＭ４４への入力で電圧Ｖｉｎは例えば、分布バスにおける電圧降下が原因でパワーレギュレータ３８によってファクタ化分布バスへ供給された電圧Ｖｆと通常わずかに異なる。ＶＴＭの入力に供給された電圧Ｖｉｎの変化は出力Ｖｏｕｔで比例の変化を生成する。分布システムの損失が小さいところで、ＶＴＭの出力電圧上のそれらの効果も小さくなる。しかしながら、ある場合において、ＶＴＭの出力電圧を積極的に調整することが望ましい。
【０１８１】
ＶＴＭの出力電圧を積極的に調整する１つの方法が図１８に示されている。図において、ＶＴＭ１３６の出力電圧Ｖｏｕｔはフィードバックコントローラの使用によって制御され、それはＶＴＭ出力電圧ＶｏｕｔをＶｏｕｔの所望の値の示唆する基準信号Ｖｒｅｆ（図示せず）と比較する。エラーを減少するかまたは排除する手段として、パワーレギュレータ１２６の制御入力１２８に供給された制御信号Ｖｃｔｌを生成するためにＶｏｕｔとＶｒｅｆとの間のエラーを用いる。図１８のフィードバック構成において、Ｖｃｔｌはパワーレギュレータ
によって用いられ所望の値にＶＴＭの出力電圧を維持するためにＶｆの大きさで制御する。フィードバックコントローラは図１８に示したようにスタンドアローン装置として実現されか、またはパワーレギュレータ内またはＶＴＭ内のいずれかで組み込まれる。
【０１８２】
ＶＴＭの出力電圧を積極的に調整する別の方法が図１９に示される。図において、ＶＴＭ１３６の出力電圧はフィードバックコントローラの使用によって調整され、ＶＴＭ出力電圧Ｖｏｕｔを所望の値Ｖｏｕｔを示唆する基準信号（図示せず）と比較し、Ｖｏｕｔ及びＶｒｅｆとの間のエラーを用いる。エラーを減じるか排除する手段として、ＰＲＭ１９１の制御入力１２８に供給された制御信号Ｖｃｔｌを生成する。フィードバックループ及び信号パスはサブアセンブリ内に含まれ、そこでＰＲＭ１９１及びＶＴＭ１３１が位置する（フロントエンド３９から離れて）。
【０１８３】
あるアプリケーションにおいて、ＶＴＭは点負荷離れて位置し、点負荷での電圧ＶＬはＶＴＭの出力で電圧Ｖｏｕｔより低い。点負荷での電圧を積極的に調整する１つの方法が図２０に示される。図において、検知リード線１９３及び１９４は点負荷でフィードバックコントローラ１２６への電圧ＶＬを供給する。フィードバックコントローラ（電圧ＶＬによって局地的に電力供給される）は電圧ＶＬを監視し、それを内部基準信号Ｖｒｅｆと比較し、離間パワーレギュレータ（例えば、図３Ａの３８）または離間ＰＲＭ（例えば、図３Ｂの４３）の制御信号Ｖｃｔｌを生成する。
【０１８４】
あるアプリケーションにおいて、負荷の電力要求は単一ＶＴＭ電力性能を超え、ＶＴＭのアレイは負荷を助けるために並列であることが必要である。さらに、点負荷コンバータの耐障害性のバックアップを要求するアプリケーションにおいて、並列されたコンバータのアレイはコンバータ間の負荷を分布するために用いられる。負荷４１をフィードするために並列に接続されたその入力及び出力を有するＶＴＭ１３６Ａ、１３６Ｂ、１３６Ｃの電力分布アレイの例が図３１に示される。上記したように、並列ＶＴＭの間で分布される電流は各ＶＴＭのそれぞれの出力抵抗Ｒｏｕｔの関数である。上記でも説明したように、電流分布精度は非共振ＶＴＭよりＳＡＣでより大きくなる。点負荷電圧の精度はフィードバック構成を用いると増加する。ＲＰＭ１９１がＶＴＭに制御電圧Ｖｆを供給する図３１に示される。点負荷での電圧は図１８、１９、または２０で示された構造を用いて積極的に制御される。図３１において、検知リード線１９３、１９４は点負荷でフィードバックコントローラ１２６へ電圧ＶＬを供給する（図２０と同様）。フィードバックコントローラ（電圧ＶＬによって局地的に電力供給される）は電圧ＶＬを監視し、それを内部基準信号Ｖｒｅｆと比較し、ＰＲＭ１９１（または例えば図３Ａの３８の離間パワーレギュレータまたは図３Ｂの４３の離間ＰＲＭ）の制御入力に供給された制御信号Ｖｃｔｌを生成する。かかるフィードバックループの存在は、高帯域で高ＤＣ利得点負荷調整があり、現用回路及び配線の複雑さがない並列ＶＴＭのアレイの単純な拡張性のある電力分布属性を補完する。ＤＣ−ＤＣコンバータのアレイの結果として伴う一点のシステム障害機構、安定性の問題、宣言された性能及び高いコストまたは多くの他の電位降下及び制限、点負荷調整を可能にするために、ＤＣ−ＤＣコンバータはファクタ化電力アーキテクチャ内または従来分布電力構成内で相補的ＶＴＭに柔軟に配置される。図５５ＡにおいてＤＣ−ＤＣコンバータ４８０は非絶縁パワーコンバータ４８２から成り、それはＤＣ入力電圧Ｖｉｎを受け、調整電圧ＶｒｅｇをＤＣからＤＣへのトランス４８４の入力へ供給する。ＤＣからＤＣへのトランスは出力電圧Ｖｏｕｔを負荷（図示せず）へ供給する。図５５Ｂにおいて、ＤＣ−ＤＣコンバータ４８５は非絶縁パワーコンバータ４８２とフィードバック制御回路４９０と共に図５５Ａの構成のＤＣからＤＣトランス４８４から成る。フィードバック制御回路４９０はフィードバック信号Ｖｓｉｇを非絶縁パワーコンバータに供給することによって出力電圧Ｖｏｕｔを制御する。制御回路は図２９Ａ−２９Ｃと関連して以下で述べたように制御信号４９２をＤＣ−ＤＣトランスにも供給する。
【０１８５】
図５５Ａ及び５５Ｂの非絶縁パワーコンバータはバックコンバータ、ブーストコンバータ、またはバックブーストコンバータであるかもしれない。本出願と同じ出願人によって出願されその全体が参照として組み込まれている、ヴィンチアレーリ（Ｖｉｎｃｉａｒｅｌｌｉ）氏による米国特許出願第１０／２１４，８５９「バックブーストＤＣ−ＤＣスイッチングパワー変換（Ｂｕｃｋ−Ｂｏｏｓｔ  ＤＣ−ＤＣ  ｓｗｉｔｃｈｉｎｇ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｏｎ）」で説明されている非絶縁パワーコンバータ４８２として使用するに適した好適バックブーストＤＣ−ＤＣ変換トポロジーは、従来前例がない有効性及び電力密度レベルを可能にする。
【０１８６】
正弦振幅コンバータは図５５Ａ及び５５ＢのＤＣ−ＤＣコンバータにおけるＤＣからＤＣへのトランス機能を提供するために用いられる。図２９Ａ−２９Ｃで更に説明されたように、ＳＡＣは図２９Ａで示したようなバックプレレギュレータ、図２９Ｂで示したようなブーストプレレギュレータ、または図２９Ｃで示したようなバックブーストプレレギュレータなどの非絶縁パワーコンバータと組み合わされる。代わりに、図３０に示したようなブートストラップ電圧レギュレータがＳＡＣ出力電圧を調整するためのＳＡＣへの入力電圧を調整するための内部電力処理を与えるために用いられる。
【０１８７】
図２９Ａに戻ると、正弦振幅コンバータ２０１は自動スイッチコントローラ（図示せず）を組み込んでいる。ＳＡＣの電圧変換率または電圧利得Ｖｏｕｔ／ＶｒｅｇはＫである。ＳＡＣ２０１の出力電圧は制御回路１２１で監視され、それは電圧基準（図示せず）及びエラー増幅器（図示せず）を含む。制御回路１２１は、１つ以上の制御線１１１でＳＡＣにインタフェースもされ、バックパワースイッチ１４１の開閉を指示する。スイッチ１４１のスイッチング周波数はＳＡＣの共振周波数に固定されるかもしれないしされないかもしれない。スイッチ１４１（及び整流器１４３）のデューティサイクルはＳＡＣの入力にフィードされた電圧Ｖｒｅｇ及び外部負荷にＳＡＣによって間接に供給された電圧Ｖｏｕｔを調整するために変化する。示されたバックトポロジーの例はスイッチングレギュレータのこの一般的なクラスだけを示唆する。バックプレレギュレータは、例えば、回路（図示せず）を組み込み、バックスイッチ１４１の効率的な高周波数ＺＶＳ動作を実現する。それは本出願と同じ出願にが出願し参照として組み込まれている、２００１年４月１３日に出願され、米国特許出願第０９／８３４，７５０「パワーコンバータの損失及びノイズの減少（Ｌｏｓｓ  ａｎｄ  Ｎｏｉｓｅ  Ｒｅｄｕｃｔｉｏｎ  ｉｎ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｔｅｒｓ）」で開示された現用クランプトポロジー及びタイミングアーキテクチャなどである。入力電圧ＶｉｎがＶｍｉｎより大きく、バックプレレギュレータが１００％までデューティサイクルが可能であると仮定すると、図２９ａのＤＣ−ＤＣコンバータはゼロからだいたいＫ＊Ｖｍｉｎに等しい値まで出力電圧Ｖｏｕｔを調整することが可能である。
【０１８８】
図２９Ｂに戻ると、正弦波振幅コンバータ２０１はだいたいＫに等しい電圧変換率を与える。ＳＡＣの出力は制御回路１２１で監視される。制御回路１２１は、制御ライン１１１によってＳＡＣ２０１とインタフェースもし、ブースト電力スイッチ１４７の開閉を調整する。スイッチ１４７のスイッチング周波数はＳＡＣの共振周波数に固定されるかもしれないしされないかもしれない。スイッチ１４７のデューティサイクルはＳＡＣの入力にフィードされた電圧Ｖｒｅｇ及び外部負荷にＳＡＣによって間接に供給された電圧Ｖｏｕｔを調整するために変化する。示されたブーストプレレギュレータトポロジーの例はスイッチングレギュレータのこの一般的なクラスだけを示唆する。プレレギュレータは、例えば、回路（図示せず）を組み込み、ブーストスイッチの効率的な高周波数ＺＶＳ動作を実現する。同ページの「パワーコンバータの損失及びノイズの減少（Ｌｏｓｓ  ａｎｄ  Ｎｏｉｓｅ  Ｒｅｄｕｃｔｉｏｎ  ｉｎ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｔｅｒｓ）」で開示された現用クランプトポロジー及びタイミングアーキテクチャなどである。入力電圧ＶｉｎがＶｍｉｎより小さく、ブーストプレレギュレータがデューティサイクル０％まで可能であると仮定すると、図２９ＢのＤＣ−ＤＣコンバータはゼロからだいたいＫ＊Ｖｍａｘに等しい値まで出力電圧Ｖｏｕｔをダウンして調整することが可能である。
【０１８９】
図２９Ｃに戻って、正弦波振幅コンバータ２０１だいたいＫに等しい電圧変圧率を与える。ＳＡＣの出力は制御回路１２１で監視される。制御回路１２１は、制御線１１１によってＳＡＣ２０１にもインタフェースされ、バックブーストコンバータ４８７の１つ以上のスイッチを開閉する（例えば、スイッチ４７７、４７９、４８１、４８３）。スイッチ４７７−４８３のスイッチング周波数は、ＳＡＣの共振周波数に固定されるかもしれないし、されないかもしれない。スイッチ４７７−４８３のデューティサイクルはＳＡＣの入力にフィードされた電圧、及び間接的には外部負荷へＳＡＣによって供給される電圧Ｖｏｕｔを調整するために変化する。示されたバックブーストプレレギュレータトポロジーはスイッチングレギュレータのこの一般的なクラスだけを示唆する。プレレギュレータは回路を組み込み（図示せず）、ヴィンチアレーリ（Ｖｉｎｃｉａｒｅｌｌｉ）による同書の「バックブーストＤＣ−ＤＣスイッチングパワー変換」で説明されたトポロジー及びタイミングアーキテクチャなどのバックブーストスイッチの効率的な高周波数ＺＶＳ動作を実現する。
【０１９０】
図２９Ａ及び２９Ｂのように、バックまたはブーストクラスプレレギュレータを有するＳＡＣをカスケードすることは、ＤＣ−ＤＣコンバータの有効性及び電力密度をその構成素子であるパワーステージの熱と量の組み合わせで制限する。その各々は電源から負荷へ変換された電力全部の処理が順次行われる。ＳＡＣを組み込んだＤＣ−ＤＣコンバータ内の直列電力処理、または他のＤＣからＤＣ変換ステージは図３０に示したような、並列の「ブートストラップ」電力処理構造によって避けられ得る。ブートストラップ構造はＳＡＣ（またはＤＣからＤＣ変圧ステージ）２０３内でフローティング補助出力Ｖａｕｘを生成することによって特徴づけられ、それは補助レギュレータ２３２によってＤＣ−ＤＣコンバータ３１０への入力ＶｉｎとＳＡＣへの入力との間で直列に積み重ねられたブースト電圧電源Ｖｂｏｏｓｔに変換される。ブースト電圧電源はＳＡＣの入力へフィードされた電圧Ｖｒｅｇ及び間接的にはＤＣ−ＤＣコンバータ３１０の出力で外部負荷へのＳＡＣによって供給された電圧Ｖｏｕｔを制御するために必要なレベルに設定される。ＳＡＣの外部出力の電圧変換比率、Ｋａｕｘ＝Ｖａｕｘ／Ｖｉｎが、全体電力処理を最小化し全体ＤＣ−ＤＣコンバータ効率を最大化するために外部レギュレータ２３２の最小利得Ｋａｍｉｎ及び最大利得Ｋａｍａｘと呼応して選択されるかもしれない。これらのそれぞれの利得値及び入力電圧範囲ＶｍｉｎからＶｍａｘに基づいて、ＤＣ−ＤＣコンバータの出力で電圧Ｖｏｕｔは以下の範囲内で調整される。
［Ｋ＊Ｖｍａｘ／（１−Ｋａｕｘ＊Ｋａｍｉｎ）］＜Ｖｏｕｔ＜［Ｋ＊Ｖｍｉｎ／（１−Ｋａｕｘ＊Ｋａｍａｘ）］
入力電圧Ｖｉｎｇａファクタ化電力アーキテクチャの制御されたファクタ化バスによって供給されるとき、Ｖｍａｘ＝Ｖｍｉｎ＝Ｖｉｎ＝Ｖｆ及びブートストラップ電力処理の拡張はＤＣ−ＤＣコンバータ要求の組み合わせに影響を与える最小限の必要に制限され、それは出力電圧及び出力電圧の調整の閉ループ保証を含む。例えば、１０％の出力電圧調整範囲及び３％のライン／負荷補償を仮定すると、ＤＣ−ＤＣコンバータ機能の要求された補完を実行するための追加の電力処理は２５％またはそれより少なく維持され、動作状態に依存する。この比較的小さく追加の電力処理が効率的に高密度で実現されると仮定すると、ＦＰＡシステムで使用するブートストラップ調整ＤＣ−ＤＣコンバータの全体の有効性及び密度はＶＴＭの利点の図に近づくことができた。
【０１９１】
図３０のブートストラップ調整ＤＣ−ＤＣコンバータの好適実施例は補助同期バックスイッチングレギュレータまたは同期ブーストスイッチングレギュレータまたは同期バックブーストスイッチングレギュレータで図９のＳＡＣトポロジーと結合する。別の好適実施例は同期磁化増幅器の手段によって調整機能を与える。
【０１９２】
図５１はフィードバック調整回路４０６を含むよう変更された図３５のＳＡＣの単純化した概略図を示し、それはそうでなければ、例えばＳＡＣの出力インピーダンスを流れる負荷電流による電圧降下によってかまたは、Ｖｉｎの小さい変化に起因する変化によって引き起こされるであろうＶｏｕｔの通常の小さい変化を補償する手段として１次ＭＯＳＦＥＴＭ１及びＭ２の抵抗を変調する。
【０１９３】
フィードバック調整回路４０６なしで、ＳＡＣのＤＣ出力電圧はだいたいＶｏｕｔ＝（Ｎｓ／Ｎｐ）＊Ｖｐ−Ｒｏ＊Ｉｏに等しい。ここで図５１を参照して、ＶｐはスイッチＭ１またはＭ２がオンのときにトランスＴ１の１次巻線の絶対電圧値であり、Ｎｓ及びＮｐはそれぞれ、トランスＴ１の２次及び１次巻線上の巻数であり、ＲｏはＳＡＣの等価出力抵抗であり、ＩｏはＳＡＣによる負荷３３９への出力電流である。図５１のハーフブリッジトポロジーにおいて、ＶｐはだいたいＶｉｎ／２に等しい。
【０１９４】
動作において、エラー増幅器４００は、ＳＡＣ出力電圧ＶｏｕｔをＶｏｕｔの所望のＤＣ値を示唆する値Ｖｒｅｆを有する基準電圧４０１と比較する。エラー増幅器Ｖｅｒの出力はゲート駆動回路４０９（スイッチＭ３、Ｍ４及びトランスＴ２から成り、図３５に示された種類である）への電圧レギュレータによって供給された電圧Ｖｃｃを変化させる手段として電圧レギュレータ４０２へ供給される。１次スイッチＭ１及びＭ２のゲート制御端子に供給された電圧Ｖｇ１及びＶｇ２の大きさはＶｃｃに比例して変化する。
【０１９５】
Ｖｇ１及びＶｇ２の変化はスイッチＭ１及びＭ２のオン抵抗に変化を起こす。所定の負荷電流Ｉｏに対して、オン抵抗におけるこの変化はＶｐ及びＶｏｕｔの両方の変化として示されるＭＯＳＦＥＴの電圧降下の変化を生じる。よって、Ｖｏｕｔがその所望の設定点以下に降下するとき、調整回路４０６はＶｇ１及びＶｇ２を増加するためにの役割を果たし、よってＭ１及びＭ２のオン抵抗の減少を起こす。オン抵抗の減少はＶｐ及びＶｏｕｔの増加をもたらし、よってＶｏｕｔの変化の影響を弱める。この調整手段は損失的であるので、それぞれ狭域の出力電圧の変化を制御するために主として役立つ。
【０１９６】
上記した技術は、パワーコンバータの等価出力抵抗がパワーコンバータの１次スイッチのオン抵抗を変化することによって変化させられ、「ソフトスタート」（電力がコンバータに印可されるときコンバータ入力電流及び出力電圧の大きさがスムースに上昇するよう制御される。）及び出力電流制限を行うためにも用いられる。このことはＳＡＣの特に重要な点であり、始動（出力フィルタキャパシタンスがゼロ電圧から変換出力電圧の最終値へ充電されるまたは短絡回路状態下で流れる電流はＳＡＣの大変低い出力インピーダンスのせいで大変大きいのでＳＡＣの特別なインピーダンスのうちである。
【０１９７】
ソフトスタートは１次スイッチのゲート制御入力に印可されたピーク電圧の上昇比を制御することによって実現される。例えば、図５１のコンバータにおいて、ソフトスタートは、入力電圧Ｖｉｎがコンバータに印可されたときの割合を制御するためにＶｃｃレギュレータ４０２の組み込み回路（図示せず）によって実現される。これは増幅器Ｖｇ１及びＶｇ２における制御された上昇という結果になる。Ｖｇ１及びＶｇ２のピーク値として１次スイッチＭ１及びＭ２の閾値電圧に近い範囲を通過するときに、スイッチのオン抵抗、及びコンバータの等価出力抵抗は比較的低い値から比較的高い値へとスムースに変化する。これはコンバータ出力フィルタキャパシタ（３３９のフィルタの一部）が最終値へ充電するときに流れるピーク電流を減じる。
【０１９８】
電流制限は所定のレベルまたはそれ以下のレベルで電流を維持するためにコンバータの出力電流を計測しメインスイッチのゲート電圧を制御することによって実現される。出力電流を計測する１つの方法は負荷と直列に抵抗素子を配置することである。このことは、しかしながら、さらなる損失を付加する。代わりに、電流トランスはトランスＴ１の２次または１次巻線と直列に配置されるかもしれない。出力電流を計測する別の方法は電力トランスＴ１（図５１の例えばトランスＴ１）の漏れ磁束を検知することであり、それは、Ｖｉｎｃｉａｒｅｌｌｉその他による米国特許第５，６５９，４６０号「ベクトル化されたパワーコンバータのスイッチ制御（Ｓｗｉｔｃｈ  Ｃｏｎｔｒｏｌ  ｉｎ  ＱｕａｎｔｉｚｅｄＰｏｗｅｒ  Ｃｏｎｖｅｒｔｅｒｓ）」（参照としてその全部が組み込まれている）（‘４６０特許）で説明されている。‘４６０特許で説明したように、トランスコアから放射する漏れ磁束が用いられるように、検知ループがパワーコンバータトランスのコアに隣接して配置される（例えば、トランスに隣接するプリント回路基板上の導通トレースによって形成されたループが用いられる）。漏れ磁束による検知ループによって引き起こされた検知電圧はトランスの電流の検知率に比例する。トランス電流の変化率及びトランス出力電流が互いに比例するので、検知ループにおける検知電圧は出力電流の大きさを示すために用いられる。電流制限はよって図５２に示したように実現される。
【０１９９】
図５２において、トランスＴ１からの漏れ磁束は、上記及び‘４６０で説明したように検知電圧Ｖｓｅｎｓｅを生成する検知ループ４１５に接続される。エラー増幅器４１１はＶｓｅｎｓｅの大きさと出力電流が制限されている値を示唆する基準４１３Ｖｒｅｆ２とを比較する。エラー増幅器Ｉｅｒの出力はＶｃｃレギュレータ４０２に供給され、１次スイッチＭ１、Ｍ２、よってパワーコンバータの出力電流Ｉｏｕｔのオン抵抗を制御する手段としてＶｃｃの値を、図５１の制御された電圧について説明したと同様方法で制御する。
【０２００】
オン抵抗を制御する手段としてＶｃｃを制御する技術は、電圧エラー信号Ｖｅｒを電流エラー信号Ｉｅｒと組み合わせるための総計連結４１９を用いることによって、図５２に示したように、出力電圧及び電流制限の両方に用いられる。線形モードにおけるＭ１及びＭ２の連続する動作による過度電力損失を避けるために、タイムアウト機能が用いられ持続する異常状態に関係してコンバータを固定する。
【０２０１】
本発明の多くの実施例が説明された。それでもやはり、さまざな変形例が本発明の精神及び目的から乖離することなく成されであろうということが理解されるだろう。従って、他の実施例は以下の請求項の目的の範囲内である。
【図面の簡単な説明】
【図１】ＤＣ−ＤＣパワーコンバータを示す。
【図２Ａ】従来技術による分布電力アーキテクチャのブロック図を示す。
【図２Ｂ】従来技術による分布電力アーキテクチャのブロック図を示す。
【図３Ａ】ファクタ化された電力アーキテクチャの例のブロック図を示す。
【図３Ｂ】ファクタ化された電力アーキテクチャの例のブロック図を示す。
【図４Ａ】点負荷ＤＣ―ＤＣコンバータを有するプリント基板回路部品の斜視図を示す。
【図４Ｂ】点負荷電圧変圧モジュールを有するプリント基板回路部品の斜視図を示す。
【図４Ｃ】電源調整モジュール及び点負荷電圧変圧モジュールを有するプリント基板回路部品の斜視図を示す。
【図５Ａ】平行して搭載されたＤＣ−ＤＣコンバータを組み込んだプリント基板アセンブリの端面図を示す。
【図５Ｂ】平行して搭載された点負荷電圧変換モジュールを組み込んだプリント基板アセンブリの端面図を示す。
【図６】ファクタ化された電力アーキテクチャの別の例のブロック図を示す。
【図７】ファクタ化されたされた電力アーキテクチャの別の例のブロック図を示す。
【図８Ａ】ファクタライズされた電力アーキテクチャで使用される多重出力電源レギュレータのブロック図を示す。
【図８Ｂ】ファクタライズされた電力アーキテクチャで使用される多重出力電源レギュレータのブロック図を示す。
【図８Ｃ】ファクタライズされた電力アーキテクチャで使用される多重出力電源レギュレータのブロック図を示す。
【図９】電圧変換モジュールにおける使用のための正弦増幅トポロジーの概略を示す。
【図１０Ａ】図９のトポロジーの波形を示す。
【図１０Ｂ】図９のトポロジーの波形を示す。
【図１０Ｃ】図９のトポロジーの波形を示す。
【図１０Ｄ】図９のトポロジーの波形を示す。
【図１０Ｅ】図９のトポロジーの波形を示す。
【図１０Ｆ】図９のトポロジーの波形を示す。
【図１０Ｇ】図９のトポロジーの波形を示す。
【図１０Ｈ】図９のトポロジーの波形を示す。
【図１１】ＭＯＳＦＥＴ等価回路モデルを示す。
【図１２】電圧変換モジュールで使用する別の正弦増幅コンバータトポロジーの概略を示す。
【図１３】電圧変換モジュールで使用する別の正弦増幅コンバータトポロジーの概略を示す。
【図１４】電圧変換モジュールで使用する別の正弦増幅コンバータトポロジーの概略を示す。
【図１５Ａ】正弦増幅コンバータトポロジーで使用する全波長ブリッジ整流を有する１つの２次巻線を使用する回路の概略図を示す。
【図１５Ｂ】正弦増幅コンバータトポロジーで使用する全波長ブリッジ整流を有する１つの２次巻線を使用する回路の概略図を示す。
【図１５Ｃ】正弦増幅コンバータトポロジーで使用する全波長ブリッジ整流を有する１つの２次巻線を使用する回路の概略図を示す。
【図１６】ＡＣ入力電源と共に使用する電源調整のブロック図を示す。
【図１７】ＤＣ入力電源と共に使用する電源調整のブロック図を示す。
【図１８】ファクタライズされた電力構成内で電源調整方法による離間フィードバックのブロック図を示す。
【図１９】ファクタライズされた電力構成内でＰＲＭによる離間フィードバックのブロック図を示す。
【図２０】点負荷フィードバックコントローラから電源調整またはＰＲＭによる離間フィードバックのブロック図を示す。
【図２１】二重化出力電圧変換モジュールで使用する正弦増幅コンバータトポロジーのための別の回路の部分概略図である。
【図２２】自動スイッチコントローラの概略図である。
【図２３Ａ】図２２の自動スイッチコントローラの波形を示す。
【図２３Ｂ】図２２の自動スイッチコントローラの波形を示す。
【図２３Ｃ】図２２の自動スイッチコントローラの波形を示す。
【図２３Ｄ】図２２の自動スイッチコントローラの波形を示す。
【図２４】電圧変換モジュールにおけるスイッチコントローラと共に使用する制御信号Ｖｓを生成回路の概略図である。
【図２５】正弦増幅コンバータトポロジーにおける限流回路の概略図を示す。
【図２６】クランプ間の正弦増幅コンバータトポロジーの等価回路の概略図を示す。
【図２７Ａ】クランプ中の図２５の正弦増幅コンバータトポロジーの波形を
示す。
【図２７Ｂ】クランプ中の図２５の正弦増幅コンバータトポロジーの波形を
示す。
【図２８】正弦増幅コンバータトポロジーで使用するダンピング回路の概略図を示す。
【図２９Ａ】バック整流正弦増幅ＤＣ−ＤＣコンバータのブロック図を示す。
【図２９Ｂ】ブースト整流正弦増幅ＤＣ−ＤＣコンバータのブロック図を示す。
【図２９Ｃ】バック−ブースト整流正弦増幅ＤＣ−ＤＣコンバータのブロック図を示す。
【図３０】ブートストラップ整流正弦増幅ＤＣ−ＤＣコンバータのブロック図を示す。
【図３１】電源調整またはＰＲＭへの点負荷フィードバックコントローラからのオプションの離間フィードバックを有するパワー分布アレイのブロック図を示す。
【図３２】変圧器構造の断面図を示す。
【図３３】図３２の構造を用いている変圧器の概略ブロック図を示す。
【図３４Ａ】図３２の変圧器構造を用いている正弦増幅変換器の平面底面斜
視図を示す。
【図３４Ｂ】図３２の変圧器構造を用いている正弦増幅変換器の平面底面斜
視図を示す。
【図３５】低損失、共通電源、ゲート駆動回路を含むＳＡＣコンバータ３０２の概略図を示す。
【図３６Ａ】図３５のコンバータの波形を示す。
【図３６Ｂ】図３５のコンバータの波形を示す。
【図３６Ｃ】図３５のコンバータの波形を示す。
【図３７Ａ】図３５のコンバータの波形を示す。
【図３７Ｂ】図３５のコンバータの波形を示す。
【図３７Ｃ】図３５のコンバータの波形を示す。
【図３７Ｄ】図３５のコンバータの波形を示す。
【図３７Ｅ】図３５のコンバータの波形を示す。
【図３７Ｆ】図３５のコンバータの波形を示す。
【図３７Ｇ】図３５のコンバータの波形を示す。
【図３７Ｈ】図３５のコンバータの波形を示す。
【図３８】図３５のコンバータのゲート駆動回路で使用するスイッチの等価回路を示す。
【図３９Ａ】個別部品を使用するスイッチの別の実施例を示す。
【図３９Ｂ】個別部品を使用するスイッチの別の実施例を示す。
【図４０Ａ】図３５のコンバータの実施例の斜視図を示す。
【図４０Ｂ】図３５のコンバータの実施例の斜視図を示す。
【図４１】巻線間寄生キャパシタンスを有する図９及び３５で図示された種類のコンバータの部分の概略を示す。
【図４２】巻線間寄生キャパシタンスの影響を減少させるコンバータの一部の別の実施例の概略を示す。
【図４３】図３５のコンバータの低損失、共通電源ゲート駆動回路の部分概略図を示す。
【図４４】別の低損失、共通電源ゲート駆動回路の概略を示す。
【図４５】さらに別の低損失、共通電源ゲート駆動回路の概略を示す。
【図４６Ａ】巻線間寄生キャパシタンスの影響を減少させるコンバータの
一部の別のフルブリッジ実施例の概略を示す。
【図４６Ｂ】巻線間寄生キャパシタンスの影響を減少させるコンバータの
一部の別のフルブリッジ実施例の概略を示す。
【図４６Ｃ】巻線間寄生キャパシタンスの影響を減少させるコンバータの
一部の別のフルブリッジ実施例の概略を示す。
【図４７Ａ】双極性ゲート制御波形を有する絶縁ゲート駆動回路の概略と波
形を示す。
【図４７Ｂ】双極性ゲート制御波形を有する絶縁ゲート駆動回路の概略と波
形を示す。
【図４８Ａ】双極性ゲート制御波形を有する本発明による絶縁ゲート駆動
回路の概略と波形を示す。
【図４８Ｂ】双極性ゲート制御波形を有する本発明による絶縁ゲート駆動
回路の概略と波形を示す。
【図４８Ｃ】双極性ゲート制御波形を有する本発明による絶縁ゲート駆動
回路の概略と波形を示す。
【図４９】相補型ＭＯＳＦＥＴスイッチと共に使用する図４８Ａのゲート駆動回路の別の実施例を示す。
【図５０】図４９のゲート駆動回路の別の実施例を示す。
【図５１】本発明による出力電源調整回路を含むＳＡＣの部分概略図を示す。
【図５２】本発明による電流制限回路を含むＳＡＣの部分概略図を示す。
【図５３】集積電力ＭＯＳＦＥＴを示す。
【図５４】図５３に示した種類の集積電力ＭＯＳＦＥＴを用いる図４９で示した種類のゲート駆動装置を示す。
【図５５Ａ】ＤＣ−ＤＣコンバータを示す。
【図５５Ｂ】ＤＣ−ＤＣコンバータを示す。
【図１】
2004159485.tif 000003
【図２】
2004159485.tif 000004
【図３】
2004159485.tif 000005
【図４Ａ】
2004159485.tif 000006
【図４Ｂ】
2004159485.tif 000007
【図４Ｃ】
2004159485.tif 000008
【図５】
2004159485.tif 000009
【図６】
2004159485.tif 000010
【図７】
2004159485.tif 000011
【図８】
2004159485.tif 000012
【図９】
2004159485.tif 000013
【図１０】
2004159485.tif 000014
【図１１】
2004159485.tif 000015
【図１２】
2004159485.tif 000016
【図１３】
2004159485.tif 000017
【図１４】
2004159485.tif 000018
【図１５Ａ】
2004159485.tif 000019
【図１５Ｂ】
2004159485.tif 000020
【図１５Ｃ】
2004159485.tif 000021
【図１６】
2004159485.tif 000022
【図１７】
2004159485.tif 000023
【図１８】
2004159485.tif 000024
【図１９】
2004159485.tif 000025
【図２０】
2004159485.tif 000026
【図２１】
2004159485.tif 000027
【図２２】
2004159485.tif 000028
【図２３】
2004159485.tif 000029
【図２４】
2004159485.tif 000030
【図２５】
2004159485.tif 000031
【図２６】
2004159485.tif 000032
【図２７】
2004159485.tif 000033
【図２８】
2004159485.tif 000034
【図２９Ａ】
2004159485.tif 000035
【図２９Ｂ】
2004159485.tif 000036
【図２９Ｃ】
2004159485.tif 000037
【図３０】
2004159485.tif 000038
【図３１】
2004159485.tif 000039
【図３２】
2004159485.tif 000040
【図３３】
2004159485.tif 000041
【図３４Ａ】
2004159485.tif 000042
【図３４Ｂ】
2004159485.tif 000043
【図３５】
2004159485.tif 000044
【図３６】
2004159485.tif 000045
【図３７】
2004159485.tif 000046
【図３８】
2004159485.tif 000047
【図３９】
2004159485.tif 000048
【図４０Ａ】
2004159485.tif 000049
【図４０Ｂ】
2004159485.tif 000050
【図４１】
2004159485.tif 000051
【図４２】
2004159485.tif 000052
【図４３】
2004159485.tif 000053
【図４４】
2004159485.tif 000054
【図４５】
2004159485.tif 000055
【図４６Ａ】
2004159485.tif 000056
【図４６Ｂ】
2004159485.tif 000057
【図４６Ｃ】
2004159485.tif 000058
【図４７】
2004159485.tif 000059
【図４８Ａ】
2004159485.tif 000060
【図４８Ｂ】
2004159485.tif 000061
【図４８Ｃ】
2004159485.tif 000062
【図４９】
2004159485.tif 000063
【図５０】
2004159485.tif 000064
【図５１】
2004159485.tif 000065
【図５２】
2004159485.tif 000066
【図５３】
2004159485.tif 000067
【図５４】
2004159485.tif 000068
【図５５】
2004159485.tif 000069
【外国語明細書】
2004159485.tif 000070
2004159485.tif 000071
2004159485.tif 000072
2004159485.tif 000073
2004159485.tif 000074
2004159485.tif 000075
2004159485.tif 000076
2004159485.tif 000077
2004159485.tif 000078
2004159485.tif 000079
2004159485.tif 000080
2004159485.tif 000081
2004159485.tif 000082
2004159485.tif 000083
2004159485.tif 000084
2004159485.tif 000085
2004159485.tif 000086
2004159485.tif 000087
2004159485.tif 000088
2004159485.tif 000089
2004159485.tif 000090
2004159485.tif 000091
2004159485.tif 000092
2004159485.tif 000093
2004159485.tif 000094
2004159485.tif 000095
2004159485.tif 000096
2004159485.tif 000097
2004159485.tif 000098
2004159485.tif 000099
2004159485.tif 000100
2004159485.tif 000101
2004159485.tif 000102
2004159485.tif 000103
2004159485.tif 000104
2004159485.tif 000105
2004159485.tif 000106
2004159485.tif 000107
2004159485.tif 000108
2004159485.tif 000109
2004159485.tif 000110
2004159485.tif 000111
2004159485.tif 000112
2004159485.tif 000113
2004159485.tif 000114
2004159485.tif 000115
2004159485.tif 000116
2004159485.tif 000117
2004159485.tif 000118
2004159485.tif 000119
2004159485.tif 000120
2004159485.tif 000121
2004159485.tif 000122
2004159485.tif 000123
2004159485.tif 000124
2004159485.tif 000125
2004159485.tif 000126
2004159485.tif 000127
2004159485.tif 000128
2004159485.tif 000129
2004159485.tif 000130
2004159485.tif 000131
2004159485.tif 000132
2004159485.tif 000133
2004159485.tif 000134
2004159485.tif 000135
2004159485.tif 000136
2004159485.tif 000137
2004159485.tif 000138
2004159485.tif 000139
2004159485.tif 000140
2004159485.tif 000141
2004159485.tif 000142
2004159485.tif 000143
2004159485.tif 000144
2004159485.tif 000145
2004159485.tif 000146
2004159485.tif 000147
2004159485.tif 000148
2004159485.tif 000149
2004159485.tif 000150
2004159485.tif 000151
2004159485.tif 000152
2004159485.tif 000153
2004159485.tif 000154
2004159485.tif 000155
2004159485.tif 000156
2004159485.tif 000157
2004159485.tif 000158
2004159485.tif 000159
2004159485.tif 000160
2004159485.tif 000161
2004159485.tif 000162
2004159485.tif 000163
2004159485.tif 000164
2004159485.tif 000165
2004159485.tif 000166
2004159485.tif 000167
2004159485.tif 000168
2004159485.tif 000169
2004159485.tif 000170
2004159485.tif 000171
2004159485.tif 000172
2004159485.tif 000173
2004159485.tif 000174
2004159485.tif 000175
2004159485.tif 000176
2004159485.tif 000177
2004159485.tif 000178
2004159485.tif 000179
2004159485.tif 000180
2004159485.tif 000181
2004159485.tif 000182
2004159485.tif 000183
2004159485.tif 000184
2004159485.tif 000185
2004159485.tif 000186
2004159485.tif 000187
2004159485.tif 000188
2004159485.tif 000189
2004159485.tif 000190
2004159485.tif 000191
2004159485.tif 000192
2004159485.tif 000193
2004159485.tif 000194
2004159485.tif 000195
2004159485.tif 000196
2004159485.tif 000197
2004159485.tif 000198
2004159485.tif 000199
2004159485.tif 000200
2004159485.tif 000201
2004159485.tif 000202
2004159485.tif 000203
2004159485.tif 000204
2004159485.tif 000205
2004159485.tif 000206
2004159485.tif 000207
2004159485.tif 000208
2004159485.tif 000209
2004159485.tif 000210
2004159485.tif 000211
2004159485.tif 000212
2004159485.tif 000213
2004159485.tif 000214
2004159485.tif 000215
2004159485.tif 000216
2004159485.tif 000217
2004159485.tif 000218
2004159485.tif 000219
2004159485.tif 000220
2004159485.tif 000221
2004159485.tif 000222
【図１】2004159485.tif 000223
【図２Ａ】
2004159485.tif 000224
【図２Ｂ】
2004159485.tif 000225
【図３Ａ】
2004159485.tif 000226
【図３Ｂ】
2004159485.tif 000227
【図４Ａ】
2004159485.tif 000228
【図４Ｂ】
2004159485.tif 000229
【図４Ｃ】
2004159485.tif 000230
【図５Ａ】
2004159485.tif 000231
【図５Ｂ】
2004159485.tif 000232
【図６】2004159485.tif 000233
【図７】2004159485.tif 000234
【図８Ａ】
2004159485.tif 000235
【図８Ｂ】
2004159485.tif 000236
【図８Ｃ】
2004159485.tif 000237
【図９】2004159485.tif 000238
【図１０Ａ】
2004159485.tif 000239
【図１０Ｂ】
2004159485.tif 000240
【図１０Ｃ】
2004159485.tif 000241
【図１０Ｄ】
2004159485.tif 000242
【図１０Ｅ】
2004159485.tif 000243
【図１０Ｆ】
2004159485.tif 000244
【図１０Ｇ】
2004159485.tif 000245
【図１０Ｈ】
2004159485.tif 000246
【図１１】2004159485.tif 000247
【図１２】2004159485.tif 000248
【図１３】2004159485.tif 000249
【図１４】2004159485.tif 000250
【図１５Ａ】
2004159485.tif 000251
【図１５Ｂ】
2004159485.tif 000252
【図１５Ｃ】
2004159485.tif 000253
【図１６】2004159485.tif 000254
【図１７】2004159485.tif 000255
【図１８】2004159485.tif 000256
【図１９】2004159485.tif 000257
【図２０】2004159485.tif 000258
【図２１】2004159485.tif 000259
【図２２】2004159485.tif 000260
【図２３Ａ】
2004159485.tif 000261
【図２３Ｂ】
2004159485.tif 000262
【図２３Ｃ】
2004159485.tif 000263
【図２３Ｄ】
2004159485.tif 000264
【図２４】2004159485.tif 000265
【図２５】2004159485.tif 000266
【図２６】2004159485.tif 000267
【図２７Ａ】
2004159485.tif 000268
【図２７Ｂ】
2004159485.tif 000269
【図２８】2004159485.tif 000270
【図２９Ａ】
2004159485.tif 000271
【図２９Ｂ】
2004159485.tif 000272
【図２９Ｃ】
2004159485.tif 000273
【図３０】2004159485.tif 000274
【図３１】2004159485.tif 000275
【図３２】2004159485.tif 000276
【図３３】2004159485.tif 000277
【図３４Ａ】
2004159485.tif 000278
【図３４Ｂ】
2004159485.tif 000279
【図３５】2004159485.tif 000280
【図３６Ａ】
2004159485.tif 000281
【図３６Ｂ】
2004159485.tif 000282
【図３６Ｃ】
2004159485.tif 000283
【図３７Ａ】
2004159485.tif 000284
【図３７Ｂ】
2004159485.tif 000285
【図３７Ｃ】
2004159485.tif 000286
【図３７Ｄ】
2004159485.tif 000287
【図３７Ｅ】
2004159485.tif 000288
【図３７Ｆ】
2004159485.tif 000289
【図３７Ｇ】
2004159485.tif 000290
【図３７Ｈ】
2004159485.tif 000291
【図３８】2004159485.tif 000292
【図３９Ａ】
2004159485.tif 000293
【図３９Ｂ】
2004159485.tif 000294
【図４０Ａ】
2004159485.tif 000295
【図４０Ｂ】
2004159485.tif 000296
【図４１】2004159485.tif 000297
【図４２】2004159485.tif 000298
【図４３】2004159485.tif 000299
【図４４】2004159485.tif 000300
【図４５】2004159485.tif 000301
【図４６Ａ】
2004159485.tif 000302
【図４６Ｂ】
2004159485.tif 000303
【図４６Ｃ】
2004159485.tif 000304
【図４７Ａ】
2004159485.tif 000305
【図４７Ｂ】
2004159485.tif 000306
【図４８Ａ】
2004159485.tif 000307
【図４８Ｂ】
2004159485.tif 000308
【図４８Ｃ】
2004159485.tif 000309
【図４９】2004159485.tif 000310
【図５０】2004159485.tif 000311
【図５１】2004159485.tif 000312
【図５２】2004159485.tif 000313
【図５３】2004159485.tif 000314
【図５４】2004159485.tif 000315
【図５５Ａ】
2004159485.tif 000316
【図５５Ｂ】
2004159485.tif 000317