(57)【要約】【課題】シャント抵抗を用いることなくコイルに流れる電流を検出して精度の高い回転駆動制御を行なうことができるＰＷＭ制御方式の直流モータ駆動システムを実現する。【解決手段】ＰＷＭ制御で出力ＭＯＳトランジスタ（Ｍ１〜Ｍ６）を駆動して所望の駆動電流をコイルに流して直流モータを回転駆動させる直流モータ駆動システムにおいて、コイルに電流を流す出力ＭＯＳトランジスタ（Ｍ４〜Ｍ６）と所定のサイズ比（１／ｍ）を有し該出力ＭＯＳトランジスタとソース端子が共通接続され出力ＭＯＳトランジスタの電流に縮小比例した電流を流すことが可能な電流検出用ＭＯＳトランジスタ（Ｍ４ｂ〜Ｍ６ｂ）を設け、該電流検出用ＭＯＳトランジスタのゲート端子には出力ＭＯＳトランジスタのゲート端子に印加される信号と同一の信号を印加するとともに、出力ＭＯＳトランジスタのドレイン電圧をモニタして同一の電圧を電流検出用ＭＯＳトランジスタのドレイン端子に印加させるようにした。【選択図】  図２
2004297904.tif 000002
【特許請求の範囲】
【請求項１】
直流モータのコイルに所望の電流を流すための出力ＭＯＳトランジスタを有し、直流モータのコイルに流れる電流を検出して電流指令値と比較して前記出力ＭＯＳトランジスタによって各相コイルに流す電流量を決定し、該電流量を出力ＭＯＳトランジスタが流すように制御信号のパルス幅を制御して出力ＭＯＳトランジスタの駆動回路に供給してロータを回転させる直流モータの駆動制御装置であって、
前記出力ＭＯＳトランジスタと所定のサイズ比を有し該出力ＭＯＳトランジスタとソース端子が共通接続され、ゲート端子には前記出力ＭＯＳトランジスタのゲート端子に印加される信号と同一の信号が印加される電流検出用ＭＯＳトランジスタと、
前記出力ＭＯＳトランジスタのドレイン電圧をモニタして該ドレイン電圧と同一の電圧を前記電流検出用ＭＯＳトランジスタのドレイン端子に与える電圧付与回路とを備えていることを特徴とする直流モータの駆動制御装置。
【請求項２】
直流モータと、
該直流モータのコイルに所望の電流を流すための出力ＭＯＳトランジスタと、前記直流モータのコイルに流れる電流を検出して電流指令値と比較して前記出力ＭＯＳトランジスタによって各相コイルに流す電流量を決定し、該電流量を出力ＭＯＳトランジスタが流すように制御信号のパルス幅を制御して出力ＭＯＳトランジスタの駆動回路に供給してロータを回転させるモータ駆動制御装置とを有する直流モータの回転駆動システムであって、
前記モータ駆動制御装置は、
前記出力ＭＯＳトランジスタと所定のサイズ比を有し該出力ＭＯＳトランジスタとソース端子が共通接続され、ゲート端子には前記出力ＭＯＳトランジスタのゲート端子に印加される信号と同一の信号が印加される電流検出用ＭＯＳトランジスタと、
前記出力ＭＯＳトランジスタのドレイン電圧をモニタして該ドレイン電圧と同一の電圧を前記電流検出用ＭＯＳトランジスタのドレイン端子に与える電圧付与回路とを備えていることを特徴とする直流モータの回転駆動システム。
【請求項３】
前記出力ＭＯＳトランジスタおよび前記電流検出用ＭＯＳトランジスタが非飽和領域で動作されるように構成されていることを特徴とする請求項２に記載の直流モータの回転駆動システム。
【請求項４】
前記電圧付与回路は、ゲート端子に前記出力ＭＯＳトランジスタのドレイン端子が接続可能にされた第１ＭＯＳトランジスタと、ゲート端子に前記電流検出用ＭＯＳトランジスタのドレイン端子が接続された第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのソース側の電圧と前記第２ＭＯＳトランジスタのソース側の電圧が非反転入力端子と反転入力端子に入力された差動増幅回路と、前記第２ＭＯＳトランジスタのドレイン端子に接続され前記差動増幅回路の出力がゲート端子に印加された第３ＭＯＳトランジスタと、該第３ＭＯＳトランジスタと直列に接続された電流−電圧変換手段とを備えていることを特徴とする請求項３に記載の直流モータの回転駆動システム。
【請求項５】
前記第１ＭＯＳトランジスタと直列に、前記差動増幅回路の差動入力端子間に所定の電位差を与える抵抗素子が接続されていることを特徴とする請求項４に記載の直流モータの回転駆動システム。
【請求項６】
前記電流−電圧変換手段から出力される電圧を保持可能な電圧値保持手段を備え、モータのコイルへの通電開始前に、コイルに電流を流さずに前記電流検出用ＭＯＳトランジスタをオンさせた状態で前記電流−電圧変換手段から出力される電圧を前記電圧値保持手段に保持させ、モータのコイルへの通電時には前記電圧値保持手段に保持されている電圧値と入力された電流指令値との相対変化値を実際の電流指令値とすることを特徴とする請求項５に記載の直流モータの回転駆動システム。
【請求項７】
前記出力ＭＯＳトランジスタのドレイン端子と前記第１ＭＯＳトランジスタのゲート端子との間に、前記出力ＭＯＳトランジスタのゲート電圧に基づいてオン、オフ制御されるスイッチ手段が設けられていることを特徴とする請求項４〜６のいずれかに記載の直流モータの回転駆動システム。
【請求項８】
前記出力ＭＯＳトランジスタと前記電流検出用トランジスタは、一つの半導体基板において、前記電流検出用トランジスタが形成された領域の周囲に前記出力ＭＯＳトランジスタが位置するように形成されていることを特徴とする請求項４〜７のいずれかに記載の直流モータの回転駆動システム。
【請求項９】
コイルに駆動電流を流す出力トランジスタと、該出力トランジスタよりも小さいサイズに形成されコイルに流れる電流を検出するための電流検出用トランジスタとを備えたコイル駆動用半導体集積回路であって、前記出力トランジスタと電流検出用トランジスタは、各々周囲に素子分離領域を有する高耐圧のトランジスタで構成されているとともに、前記電流検出用トランジスタの四辺を囲うように前記出力トランジスタが位置するように形成されていることを特徴とするコイル駆動用半導体集積回路。
【請求項１０】
前記出力トランジスタと電流検出用トランジスタは、各々ＭＯＳトランジスタからなり、該ＭＯＳトランジスタのソース領域は、第１の半導体領域の中に該第１の半導体領域と同一導電型の第２の半導体領域が形成された二重構造にされていることを特徴とする請求項９に記載のコイル駆動用半導体集積回路。
【請求項１１】
直流モータのコイルに所望の電流を流すための出力ＭＯＳトランジスタを有し、直流モータのコイルに流れる電流を検出して電流指令値と比較して前記出力ＭＯＳトランジスタによって各相コイルに流す電流量を決定し、該電流量を出力ＭＯＳトランジスタが流すように制御信号のパルス幅を制御して出力ＭＯＳトランジスタの駆動回路に供給してロータを回転させる直流モータの駆動制御装置であって、
前記出力ＭＯＳトランジスタと所定のサイズ比を有し該出力ＭＯＳトランジスタとソース端子が共通接続され、ゲート端子には前記出力ＭＯＳトランジスタのゲート端子に印加される信号に応じた信号が印加される電流検出用ＭＯＳトランジスタと、
前記出力ＭＯＳトランジスタのドレイン電圧をモニタして、該ドレイン電圧に相応した電圧を前記電流検出用ＭＯＳトランジスタのドレイン端子に与える電圧付与回路とを備えていることを特徴とする直流モータの駆動制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ブラシレスモータの駆動制御技術さらには３相直流モータのＰＷＭ（パルス幅変調）制御駆動に適用して有効な技術に関するものであって、たとえばハードディスク（ハード・ディスク・ドライブ）装置のようなディスク型記憶媒体を回転駆動するスピンドルモータの駆動制御装置に利用して有効な技術に関するものである。
【０００２】
【従来の技術】
ハードディスク装置における磁気ディスクの回転には、一般にスピンドルモータと呼ばれるブラシレスの３相直流モータが用いられており、スピンドルモータで磁気ディスクを高速で回転させ、この回転している磁気ディスクにリード／ライト用の磁気ヘッドを磁気ディスクの表面に近接させて径方向へ移動させながら情報の書込みまたは読み取りを行なっている。
【０００３】
近年、ブラシレスモータの駆動制御においては、高効率化および低消費電力化を実現するため、モータの各相コイルに流す電流の大きさを、制御信号のパルス幅を変えることで制御するＰＷＭ駆動方式が多く採用されている。
ＰＷＭ駆動方式では、電流制御や過電流保護のために、コイルに流れる直流電流の検出が必要である。従来のＰＷＭ駆動方式の直流モータ制御回路においては、一般に、コイルに流れる電流の検出は、各相コイルを駆動するスイッチング・トランジスタと直列に接続されたシャント抵抗と呼ばれる抵抗素子を用いて行なっていた（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開２００１−２７５３８７号公報
【特許文献２】
特開平０８−２６６０８５号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、シャント抵抗を用いた電流検出方式にあっては、電源電圧端子と接地点との間にスイッチング・トランジスタとシャント抵抗とが直列に接続されるため、コイルに直接印加される電圧が下がり電力効率が低下するとともに、高精度の制御には精度の高い高価な外付け抵抗素子が必要とされるため、コストが高くなるという課題がある。
【０００６】
一方、モータ駆動システムにおいてシャント抵抗を用いない電流検出方式として、相コイルを駆動するＭＯＳＦＥＴに流れる電流に比例した電流が流れるように、カレントミラー接続された電流センス用のＭＯＳＦＥＴを設けるようにした発明が提案されている（例えば特許文献２参照）。
【０００７】
しかるに、この先願発明はモータの駆動制御にＰＷＭ制御方式を採用したものではないので、この先願発明における電流検出方式をそのままＰＷＭ制御方式のモータ駆動システムに適用しただけでは、精度の高い回転駆動制御を行なうことは困難である。
【０００８】
本発明の目的は、シャント抵抗を用いることなくコイルに流れる電流を検出して回転駆動制御を行なうことができる直流モータ駆動システムを提供することにある。
本発明の他の目的は、シャント抵抗を用いることなくコイルに流れる電流を検出して精度の高い回転駆動制御を行なうことができるＰＷＭ制御方式の直流モータ駆動システムを提供することにある。
【０００９】
本発明のさらに他の目的は、コイルに駆動電流を流す出力トランジスタとコイルに流れる電流を検出するための電流検出用トランジスタを備え、製造ばらつきや温度変動による検出電流のばらつきが少ないコイル駆動用半導体集積回路を提供することにある。
本発明の前記ならびにそのほかの目的と特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、ＰＷＭ制御で出力ＭＯＳトランジスタを駆動して所望の駆動電流をコイルに流して直流モータを回転駆動させる直流モータ駆動システムにおいて、コイルに電流を流す出力ＭＯＳトランジスタの１／ｍ（ｍ＞１）のサイズを有し該出力ＭＯＳトランジスタとソース端子が共通接続され出力ＭＯＳトランジスタの電流に縮小比例した電流を流すことが可能な電流検出用ＭＯＳトランジスタを設け、該電流検出用ＭＯＳトランジスタのゲート端子には出力ＭＯＳトランジスタのゲート端子に印加される信号と同一の信号を印加するとともに、出力ＭＯＳトランジスタのドレイン電圧をモニタして同一の電圧を電流検出用ＭＯＳトランジスタのドレイン端子に印加させるようにしたものである。
【００１１】
上記した手段によれば、出力ＭＯＳトランジスタが非飽和領域で動作するようにされている場合にも、電流検出用ＭＯＳトランジスタのドレイン端子に出力ＭＯＳトランジスタのドレイン電圧と同一の電圧が印加されるため、出力ＭＯＳトランジスタの電流に正確に比例した電流を電流検出用ＭＯＳトランジスタに流すことができ、この電流を検出することにより従来のシャント抵抗を用いることなく出力ＭＯＳトランジスタの電流を検出し、精度良くコイルの駆動電流を制御することができるようになる。
【００１２】
本願の他の発明は、コイルに駆動電流を流す出力トランジスタと、該出力トランジスタよりも小さいサイズに形成されコイルに流れる電流を検出するための電流検出用トランジスタとを備えたコイル駆動用半導体集積回路において、上記出力トランジスタと電流検出用トランジスタを、周囲に素子分離領域を有する高耐圧のトランジスタで構成するとともに、上記電流検出用トランジスタが形成された領域の周囲に上記出力トランジスタの形成領域を設けるようにしたものである。
【００１３】
上記した手段によれば、電流検出用トランジスタが形成された領域の周囲に出力トランジスタを形成するため、電流検出用トランジスタの特性は出力トランジスタの特性の平均的な特性を有するようにされ、製造ばらつきによる検出電流のばらつきを減少させることができる。また、望ましくは、電流検出用トランジスタは出力トランジスタが形成された領域の中心からずれた位置に形成するようにする。これにより、温度変動による電流検出用トランジスタの特性の変動量は出力トランジスタの特性の変動量の最大値と最小値の間の値になるため、温度変動に伴う検出電流の変動率を出力トランジスタの駆動電流の変動率に近い値にすることができる。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施態様を、図面を参照しながら説明する。
図１は、本発明を３相ブラシレス直流モータの回転駆動システムに適用した場合の駆動制御装置全体の概略構成を示す。
図１において、Ｌｕ，Ｌｖ，ＬｗはそれぞれモータＭＴのＵ相、Ｖ相、Ｗ相の３つの相のステータコイル、Ｂ−ｅｍｆ（Ｕ），Ｂ−ｅｍｆ（Ｖ），Ｂ−ｅｍｆ（Ｗ）は各相コイルＬｕ，Ｌｖ，Ｌｗの逆起電圧を電圧源として表わしたものである。
【００１５】
本実施例の直流モータ駆動制御装置は、各コイルＬｕ，Ｌｖ，Ｌｗの端子に電圧を印加して駆動電流を流すための出力ドライバ回路１１０と、各コイルに流れる電流を検出する電流検出部１２０、電流検出部１２０で検出されたアナログ電流をディジタル値に変換するＡＤ変換回路１３０、検出された電流値と図示しないコントローラから供給される電流指令値に基づいて該電流指令値に等しい電流を各コイルに流すようにＰＷＭ制御するための基準となるＰＷＭクロックを生成する電流制御部１４０と、各コイルＬｕ，Ｌｖ，Ｌｗの端子間に現われる無通電相の逆起電圧を監視して逆起電圧のゼロクロス点を検出するゼロクロス検出回路１５０、該ゼロクロス検出回路１５０からの検出信号に基づいて通電相を切り替えながら上記電流制御部１４０からのＰＷＭクロックに基づいて上記出力ドライバ回路１１０の各コイルのドライバをオン、オフさせるための制御信号ＵＰＷＭ，ＵＨＩＺ，ＶＰＷＭ，ＶＨＩＺ，ＷＰＷＭ，ＷＨＩＺを生成する通電切替制御部１６０、装置全体を制御するシーケンサ１７０などから構成される。
【００１６】
出力ドライバ回路１１０は、各相のコイルＬｕ，Ｌｖ，Ｌｗの端子Ｕ，Ｖ，Ｗに電流を流し込む高電位側の出力ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３、各相のコイルから電流を引き込む低電位側の出力ＭＯＳトランジスタＭ４，Ｍ５，Ｍ６、前記出力ＭＯＳトランジスタＭ１〜Ｍ６にゲート電圧を印加してコイルの駆動電流を制御するプリドライバ１１１，１１２，１１３などを有する。上記低電位側の出力ＭＯＳトランジスタＭ４〜Ｍ６のソース端子は、共通接続されて接地電位点に接続されている。
【００１７】
この実施例においては、上記出力ドライバ回路１１０内に、上記低電位側の出力ＭＯＳトランジスタＭ４，Ｍ５，Ｍ６と並列に設けられ、Ｍ４，Ｍ５，Ｍ６のゲート端子に印加される電圧と同一の電圧がそれぞれゲート端子に印加されるようにされた電流センス用ＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂが設けられている。この電流センス用ＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂの素子サイズ（ゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌ）は出力ＭＯＳトランジスタＭ４，Ｍ５，Ｍ６の１／ｍ（ｍ＞１）に設定されている。ゲート長が同一の場合にはゲート幅が１／ｍに設定される。これにより、電流センス用ＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂは、出力ＭＯＳトランジスタＭ４，Ｍ５，Ｍ６のオン抵抗に比例したオン抵抗（ｍ倍）に制御される。
【００１８】
そして、これらの電流センス用ＭＯＳＦＥＴ  Ｍ４ｂ，Ｍ５ｂ，Ｍ６ｂはドレイン端子が共通接続されて電流検出部１２０に接続されている。電流検出部１２０は、低電位側の出力ＭＯＳトランジスタＭ４，Ｍ５，Ｍ６のゲート電圧Ｇｕ，Ｇｖ，Ｇｗを監視して、上記電流センス用ＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのドレイン端子へ、対応する出力ＭＯＳトランジスタＭ４，Ｍ５，Ｍ６のドレイン電圧と同じ電圧Ｄｓを再現して印加できるように構成されている。
【００１９】
図２には、前記電流検出部１２０の具体的な回路構成例が示されている。この実施例の電流検出部１２０は、電源電圧端子Ｖｃｃと接地点との間に直列形態に接続された定電流源ＣＩ１，抵抗Ｒ４およびＭＯＳトランジスタＭ７と、同じく電源電圧端子Ｖｃｃと接地点との間に直列形態に接続された定電流源ＣＩ２およびＭＯＳトランジスタＭ８と、前記定電流源ＣＩ１と抵抗Ｒ１との接続ノードＮ１の電位が非反転入力端子に印加され前記定電流源ＣＩ２とＭＯＳトランジスタＭ８との接続ノードＮ２の電位が反転入力端子に印加される差動増幅回路ＡＭＰ１と、電源電圧端子ＶｃｃとＭＯＳトランジスタＭ８のゲート端子との間に直列形態に接続された抵抗Ｒ５およびＭＯＳトランジスタＭ９と、前記抵抗Ｒ５の両端子の電圧が非反転入力端子と反転入力端子に印加されている差動増幅回路ＡＭＰ２とを備えている。そして、ＭＯＳトランジスタＭ９のゲート端子に前記差動増幅回路ＡＭＰ１の出力電圧が印加される。
【００２０】
さらに、この実施例の電流検出部１２０には、前記出力ドライバ回路１１０の低電位側出力ＭＯＳトランジスタＭ４，Ｍ５，Ｍ６のドレイン端子と前記ＭＯＳトランジスタＭ７のゲート端子との間に並列形態に接続されたスイッチＳＷ１，ＳＷ２，ＳＷ３と、これらのスイッチＳＷ１，ＳＷ２，ＳＷ３の出力ＭＯＳトランジスタＭ４，Ｍ５，Ｍ６のドレインと反対側の共通接続ノードＮ０とＭＯＳトランジスタＭ７のゲート端子との間に接続されたスイッチＳＷ４と、該スイッチＳＷ４をオン、オフ駆動するインバータＩＮＶと、ＭＯＳトランジスタＭ７のゲート端子と接地点の間に接続されたスイッチＳＷ５が設けられている。
【００２１】
上記スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ５は各々直列形態の２個のＮチャネルＭＯＳトランジスタからなる。スイッチＳＷ１，ＳＷ２，ＳＷ３を構成するＭＯＳトランジスタのゲート端子には、対応する出力ＭＯＳトランジスタＭ４，Ｍ５，Ｍ６と同一のゲート電圧Ｇｕ，Ｇｖ，Ｇｗが印加されている。このようにスイッチＳＷ１，ＳＷ２，ＳＷ３を各々直列形態の２個のＮチャネルＭＯＳトランジスタにより構成しているのは、Ｖｃｃ側の出力トランジスタＭ１〜Ｍ３がオフされたときにおいても対応するコイルの端子電圧が負電圧となってスイッチＳＷ１〜ＳＷ３を構成するＭＯＳトランジスタの基板の寄生ダイオードを通して電流が流れるのを防止し、正確なスイッチ動作を維持するためである。スイッチＳＷ５が直列形態の２個のＮチャネルＭＯＳトランジスタにより構成されているのも同様の理由からである。
【００２２】
なお、前記スイッチＳＷ５を構成するＭＯＳトランジスタのゲート端子には図１のシーケンサ１７０からの入力信号ＯＦＦＣＡＬが印加され、また前記スイッチＳＷ４を構成するＭＯＳトランジスタのゲート端子には入力信号ＯＦＦＣＡＬを反転するインバータＩＮＶの出力信号が印加され、ＳＷ５とＳＷ４とは互いに相補的にオン、オフ制御される。
【００２３】
この実施例の電流検出部１２０においては、前記ＭＯＳトランジスタＭ９のソース端子に、前記出力ドライバ回路１１０の電流センス用ＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのドレイン端子が共通に接続されている。また、これらのＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのドレイン電圧が、ＭＯＳトランジスタＭ８のゲート端子に印加されている。スイッチＳＷ４は、通常のモータの回転駆動制御が開始されると、制御信号ＯＦＦＣＡＬを反転するインバータＩＮＶの出力によってオン状態にされる。このとき、スイッチＳＷ５は制御信号ＯＦＦＣＡＬによってオフ状態とされる。
【００２４】
これにより、実施例の電流検出部１２０は、モータの回転駆動制御が開始されて出力ドライバ回路１１０内の低電位側の出力トランジスタＭ４〜Ｍ６のいずれかがオンされると、スイッチＳＷ１〜ＳＷ３のうちオン状態の出力トランジスタに対応されたスイッチがオンされて、オン状態の出力トランジスタＭ４〜Ｍ６のドレイン電圧がスイッチＳＷ１〜ＳＷ３のいずれかおよびＳＷ４を通してＭＯＳトランジスタＭ７のゲート端子に印加される。そして、差動増幅回路ＡＭＰ１のフィードバック動作により、ＭＯＳトランジスタＭ８のゲート電圧がＭ７のゲート電圧に一致するように制御される。
【００２５】
その結果、電流センス用のＭＯＳトランジスタＭ４ｂ〜Ｍ６ｂのドレインには、Ｍ４〜Ｍ６のうちオン状態の出力トランジスタのドレイン電圧と同一の電圧が印加される。そして、このときＭ４〜Ｍ６のうちオン状態の出力トランジスタに対応する電流センス用のＭＯＳトランジスタのゲート端子には、オン状態の出力トランジスタのゲート電圧と同一の電圧が印加される。しかも、出力トランジスタＭ４〜Ｍ６は図３に実線Ａで示すような電圧−電流特性（ＶＤＳ−ＩＤ特性）を、また電流センス用ＭＯＳトランジスタＭ４ｂ〜Ｍ６ｂは図３に実線Ｂで示すような電圧−電流特性をそれぞれ有するが、出力トランジスタＭ４〜Ｍ６がＰＷＭ駆動されるため、各トランジスタはそれぞれ線形領域、すなわち電流センスＭＯＳトランジスタは出力トランジスタのｍ倍のオン抵抗で動作する。
【００２６】
そのため、オンされた電流センス用ＭＯＳトランジスタ（Ｍ４ｂ〜Ｍ６ｂ）には、差動増幅回路ＡＭＰ１の出力によって制御されるＭＯＳトランジスタＭ９から、オンされている出力トランジスタ（Ｍ４〜Ｍ６）のドレイン電流Ｉｄに正確に比例した電流Ｉｄ／ｍが流されるようになる。ここで、ｍは出力トランジスタＭ４〜Ｍ６とこれらに対応する電流センス用ＭＯＳトランジスタＭ４ｂ〜Ｍ６ｂのサイズ比である。この電流Ｉｄ／ｍが抵抗Ｒ５により電圧に変換され、差動増幅回路ＡＭＰ２によって増幅されて検出電圧Ｖｓｅｎｓとして、後段のＡＤ変換回路１３０へ出力される。
【００２７】
この実施例の電流検出部１２０において、抵抗Ｒ４が設けられているのは、差動増幅回路ＡＭＰ１が仮に負の入力オフセット電圧を有していたとしても、出力ＭＯＳトランジスタに少しでも電流が流れると、その反転入力端子への入力電位よりもオフセット電圧分以上高い電圧が非反転入力端子へ入力されるようにすることで差動増幅回路ＡＭＰ１の出力によって制御されるＭＯＳトランジスタＭ９に電流が流れない状態が発生するのを回避するためである。これにより少なくとも０Ａ以上の電流における電流検出を保証することができる。
【００２８】
ただし、この抵抗Ｒ４を設けたことにより、差動増幅回路ＡＭＰ１の入力オフセット電圧がゼロでＭＯＳトランジスタＭ７のゲート端子に接地電位が印加されている場合にも、ＭＯＳトランジスタＭ９に電流（以下、この電流をオフセット電流Ｉｏｆｆと称する）が流れるようになる。つまり、ＭＯＳトランジスタＭ９に流される電流は、出力トランジスタ（Ｍ４〜Ｍ６）のドレイン電流Ｉｄの１／ｍ（ｍはＭ４〜Ｍ６とＭ４ｂ〜Ｍ６ｂとのサイズ比）にオフセット電流Ｉｏｆｆが加算された大きさとなる。本実施例においては、このオフセット電流Ｉｏｆｆは、シーケンサ１７０による以下のような制御動作でキャンセルされるように構成されている。
【００２９】
図４には、シーケンサ１７０によるオフセット電流Ｉｏｆｆの検出動作の手順の一例が示されている。シーケンサ１７０は、電源が投入されると、制御信号ＯＦＦＣＡＬをハイレベル“Ｈｉ”に設定する（ステップＳ１）。すると、前記スイッチＳＷ４がオフ、ＳＷ５がオン状態にされ、ＭＯＳトランジスタＭ７のゲート端子に接地電位が印加され、差動増幅回路ＡＭＰ１の非反転入力端子には抵抗Ｒ４で与えられるオフセット電圧分が入力される。
【００３０】
次に、シーケンサ１７０は、通電切替え部１６０へ所定の制御信号を供給して、電流センス用ＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのうちいずれか１つをオンさせるように制御する。これにより、電流検出部１２０では差動増幅回路ＡＭＰ１の出力によってＭＯＳトランジスタＭ９にオフセット電流Ｉｏｆｆが流れるようにされる（ステップＳ２）。なお、このときオンされた電流センス用ＭＯＳトランジスタに対応した低電位側の出力ＭＯＳトランジスタＭ４，Ｍ５，Ｍ６もオンされるが、高電位側の出力ＭＯＳトランジスタＭ１〜Ｍ３をすべてオフ状態にさせることにより、モータのコイルには全く電流が流れないようにされる。
【００３１】
それから、シーケンサ１７０は、ＡＤ変換回路１３０を動作させてこのオフセット電流Ｉｏｆｆに応じた電圧を出力する差動増幅回路ＡＭＰ２の出力Ｖｓｅｎｓをディジタル値に変換し、変換されたオフセット値を電流制御部１４０内のオフセット補正レジスタに転送させる（ステップＳ３）。それから、シーケンサ１７０は、所定時間が経過してオフセット電流の検出が終了したか否かを判定する（ステップＳ４）。
【００３２】
そして、オフセット電流Ｉｏｆｆの検出が終了したと判定すると、ステップＳ５へ移行して電流制御部１４０へ制御信号を送り、ＡＤ変換回路１３０から転送されたオフセット電流値を電流制御部１４０内のオフセット補正レジスタに保持させてから、各相コイルへの通電を開始させる。なお、オフセット補正レジスタに保持された値は、各相コイルへの通電制御において抵抗Ｒ４による差動増幅回路ＡＭＰ１のオフセット分をキャンセルさせるのに使用される。
【００３３】
次に、このオフセットキャンセル動作を、図５を用いて説明する。図５は、図１における電流切替え部１６０を省略して、当該モータ駆動制御装置における、電流指令値に基づいてモータのコイルに流す駆動電流を制御するフィードバック制御系を抽出して示したものである。図５において、図１と同一の部品および回路ブロックには同一の符号を付して重複した説明は省略する。図５には示されていないが、電流切替え部１６０は電流制御部１４０と出力ドライバ部１１０との間に設けられる。
【００３４】
図５に示されているように、電流制御部１４０は、前記電流検出部１２０内のオフセット電流値を保持するオフセット補正レジスタ１４１、コントローラなどから供給される電流指令値に前記レジスタ１４１に保持されているオフセット電流値を加算して電流指令値に予めオフセット分を付加する加算器１４２、補正された電流指令値とＡＤ変換回路１３０からのその時点でモータコイルに流れている電流検出値との差を求める減算器１４３、算出された電流誤差に応じた電圧を発生するループフィルタ（積分容量）１４４、該ループフィルタ１４４の電圧と所定の周波数の基準三角波キャリア信号とを比較して電流誤差に応じたパルス幅を有する信号（ＰＷＭクロックＰＷＭＣＬＫ）を生成するコンパレータなどからなるパルス信号生成回路１４５を備える。このコンパレータにより、電流指令値と電流検出値に応じたテューティ比を有するＰＷＭクロックＰＷＭＣＬＫが生成される。
【００３５】
次に、本実施例のモータ駆動制御装置の動作を、図６〜図８のタイムチャートを用いて説明する。
本実施例においては、切替え制御部１６０からの制御信号ＵＰＷＭ，ＶＰＷＭ，ＷＰＷＭとＵＨＩＺ，ＶＨＩＺ，ＷＨＩＺにより、表１のように信号の組合せに応じてＵ，Ｖ，Ｗの各相の出力ドライバの出力状態が決定される。すなわち、制御信号＊ＰＷＭ（＊はＵ，Ｖ，Ｗのいずれか）がロウレベル“Ｌ”で＊ＨＩＺがロウレベル“Ｌ”のときは出力電圧もロウレベル、制御信号＊ＰＷＭがハイレベル“Ｈ”で＊ＨＩＺがロウレベル“Ｌ”のときは出力電圧はハイレベル、制御信号＊ＨＩＺがハイレベル“Ｈ”のときは＊ＰＷＭのいかんにかかわらず出力はハイインピーダンス“Ｈｉ−Ｚ”とされる。
【００３６】
【表１】
2004297904.tif 000003
【００３７】
図６に示されているように、ロータが電気角で−１８０〜−１２０°の範囲にある時は、Ｕ相が表１の（ａ）の制御状態、Ｖ相がＰＷＭのため表１の（ａ）あるいは（ｂ）の制御状態、Ｗ相が表１の（ｃ）の制御状態にされる。また、ロータが電気角で−１２０〜−６０°の範囲にある時は、Ｕ相がＰＷＭのため表１の（ａ）あるいは（ｂ）の制御状態、Ｖ相が表１の（ｃ）の制御状態、Ｗ相が表１の（ａ）の制御状態にされる。さらに、ロータが電気角で−６０〜＋６０°の範囲にある時は、Ｕ相が表１の（ｃ）の制御状態、Ｖ相が表１の（ａ）の制御状態、Ｗ相がＰＷＭのため表１の（ａ）あるいは（ｂ）の制御状態にされる。以下、これを繰り返すことでロータが回転される。
【００３８】
なお、図６において、＊ＰＷＭ信号がＰＷＭ状態であるときに対応する相はＰＷＭ駆動されるが、このとき出力が連続してハイレベルあるいはロウレベルにされるのではなく、制御信号＊ＰＷＭがそのときのＰＷＭクロックＰＷＭＣＬＫのパルス幅に応じてハイレベルとロウレベルを繰り返すことにより、出力トランジスタは断続的にオン、オフされて、ＰＷＭクロックＰＷＭＣＬＫのパルス幅の和に応じた電流をコイルに流すように動作する。
【００３９】
図６から分かるように、ロータが電気角で−１８０〜−１２０°の範囲（区間１）にあるときはＵ相コイルに負の電流ｉｕが、またＶ相コイルに正の電流ｉｖが流される（このときＷ相コイルの電流ｉｗはゼロ）。また、電気角で−１２０〜−６０°の範囲（区間２）にあるときはＵ相コイルに負の電流ｉｕが、またＷ相コイルに正の電流ｉｗが流される（このときＶ相コイルの電流ｉｖはゼロ）。
さらに、電気角で−６０〜＋６０°の範囲（区間３）にあるときはＶ相コイルに負の電流ｉｖが、またＷ相コイルに正の電流ｉｗが流される（このときＵ相コイルの電流ｉｕはゼロ）。
【００４０】
以下、同様にして、電気角で−６０〜０°の区間４ではＵ相コイルに正の電流ｉｕ、Ｖ相コイルに負の電流ｉｖが流され、電気角で＋６０〜＋１２０°の区間５ではＵ相コイルに正の電流ｉｕ、Ｗ相コイルに負の電流ｉｗが流され、電気角で＋１２０〜＋１８０°の区間６ではＶ相コイルに正の電流ｉｖ、Ｗ相コイルに負の電流ｉｗが流される。
【００４１】
よって、出力ドライバ部１１０内で低電位側出力トランジスタ（Ｍ４〜Ｍ６）がオンされているときに流れる電流を、電流検出用ＭＯＳトランジスタＭ４ｂ〜Ｍ６ｂで検出するには、図６の最下欄を参照すると分かるように、負の電流が流れる相すなわち区間１と２ではｉｕ、区間３と４ではｉｖ、区間５と６ではｉｗを検出すれば良い。
【００４２】
図７と図８には、それぞれ図６の区間２と区間５の部分を拡大した信号の波形が示されている。なお、図７および図８において、（ａ）のＰＷＭＤは図５のループフィルタ１４４から出力される電圧、（ａ）のＴＷＣはコンパレータ（１４５）においてＰＷＭＤと比較される三角波キャリア信号、（ｇ）のφｓはＡＤ変換回路１３０の動作タイミングを与えるクロック信号である。図より明らかなように、ＡＤ変換タイミングを与えるクロックφｓは、三角波キャリア信号ＴＷＣの最小レベルのポイントである。これにより、検出電流Ｉｓが流れている期間の中央で検出電流Ｉｓをサンプリングして検出することができる。
【００４３】
図７（ｃ），（ｄ）より、区間２においては、Ｗ相の出力電圧がコイルの駆動電圧Ｖｓｐｎに近いレベル、Ｕ相の出力電圧は０Ｖに近いレベルにされるため、Ｗ相のコイルからＵ相のコイルへ向って電流が流れることが分かる。このとき、出力ドライバ回路１１０では低電位側出力ＭＯＳトランジスタＭ４〜Ｍ６のうちＭ４がオン状態にされている。このとき電流検出部１２０では、スイッチＳＷ１がオンされる。これにより、図２の電流検出部１２０内のノードＮ０およびＭＯＳトランジスタＭ７のゲートの電位Ｖｔは、トランジスタＭ４のオン抵抗をＲｏｎとすると、図７（ｅ）のようにＶｔ＝Ｒｏｎ×ｉｕで表わされる。また、電流検出用抵抗Ｒ６に流れる電流Ｉｓは、図７（ｆ）のようにＩｓ＝ｉｕ／ｍ＋Ｉｏｆｆである。
【００４４】
区間２内のＰＷＭ駆動中のＵ相出力がハイレベルになる期間では、Ｗ相の出力もハイレベルさらに図６よりＶ相の出力はハイインピーダンスであることから、低電位側出力ＭＯＳトランジスタＭ４〜Ｍ６はすべてオフ状態にあり、電流検出部１２０ではスイッチＳＷ１〜ＳＷ３がすべてオフされるため、ノードＮ０はハイインピーダンスとなり、電位Ｖｔはほぼ直前のレベルを維持する。
【００４５】
図８（ｃ），（ｄ）より、区間５においては、Ｕ相の出力電圧がコイルの駆動電圧Ｖｓｐｎに近いレベルで、Ｗ相の出力電圧は０Ｖに近いレベルにされるため、Ｕ相のコイルからＷ相のコイルへ向って電流が流れることが分かる。つまり、このとき、出力ドライバ回路１１０では低電位側出力ＭＯＳトランジスタＭ４〜Ｍ６のうちＭ６がオン状態にされている。また、このとき電流検出部１２０では、スイッチＳＷ３がオンされる。これにより、図２の電流検出部１２０内のノードＮ０の電位Ｖｔは、トランジスタＭ６のオン抵抗をＲｏｎとすると、Ｖｔ＝Ｒｏｎ×ｉｗで表わされる。また、電流検出用抵抗Ｒ６に流れる電流Ｉｓは、Ｉｓ＝ｉｗ／ｍ＋Ｉｏｆｆである。
【００４６】
区間５内のＰＷＭ駆動中のＵ相出力がロウレベルになる期間では、Ｗ相の出力もロウレベルさらに図６よりＶ相の出力はハイインピーダンスであることから、低電位側出力ＭＯＳトランジスタＭ４〜Ｍ６のうちＭ４とＭ６がオン状態にされ、コイルに逆起電圧でＭ４のドレイン電圧が負電圧にされてＭ４にはＭ６とほぼ同一の大きさで逆向きの電流が流れ、このとき電流検出部１２０ではスイッチＳＷ１とＳＷ３がオンされるため、ノードＮ０の電位Ｖｔは、Ｖｔ＝Ｒｏｎ×ｉｕ−Ｒｏｎ×ｉｗ≒０Ｖとなる。また、このとき電流検出用抵抗Ｒ６には、２倍のオフセット電流Ｉｏｆｆが流れるため、ＩｓはＩｓ＝２Ｉｏｆｆとなる。
【００４７】
図９には、本発明に係るモータ駆動制御装置の変形例が示されている。図２のような構成を有する電流検出部１２０において、電流センス用のＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのドレイン端子へ出力トランジスタＭ４〜Ｍ６と同一のドレイン電圧を正確に与える方式として、図９のように、電流センス用のＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのドレイン電圧をＭＯＳトランジスタＭ８のゲート端子へ印加するセンスライン（アルミ配線）ＳＳＬと、ＭＯＳトランジスタＭ９のドレイン電流を電流センス用のＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのドレイン端子へ流すフォースラインＦＣＬとを別個に設ける方式がある。
【００４８】
フォースラインとセンスラインを別にしない図２の回路においては、トランジスタＭ９からの電流をセンスＭＯＳへ流すアルミ配線の寄生抵抗により、ＭＯＳトランジスタＭ８のゲート端子に電流センス用ＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのドレイン電圧を正確に伝えることができないためである。
【００４９】
ところが、図９のようなフォース／センス分離方式においては、単にフォースラインＦＣＬとセンスラインＳＳＬを構成するアルミ配線を設けたのでは、例えばセンスＭＯＳ  Ｍ４ｂがオンされてトランジスタＭ９からの電流がフォースラインＦＣＬの電流パスＩＰＳ１を通ってＭ４ｂへ流れる際に、図９にＩＰＳ２，ＩＰＳ３で示すような電流パスを通して電流が流れて、センスラインＳＳＬを構成するアルミ配線の寄生抵抗Ｒａ４〜Ｒａ６により、ＭＯＳトランジスタＭ８のゲート端子に電流センス用ＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのドレイン電圧を正確に伝えることができないおそれがある。
【００５０】
そこで、図９の変形例では、ＭＯＳトランジスタＭ８のゲート端子と電流センス用ＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのドレイン端子とを接続するセンスラインＳＳＬの途中にＭＯＳＦＥＴからなるスイッチＳＷ６，ＳＷ７，ＳＷ８を設けている。そして、これらのスイッチＭＯＳトランジスタＳＷ６，ＳＷ７，ＳＷ８のゲート端子には、対応する電流センス用ＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのゲート電圧と同一の電圧が印加されている。
【００５１】
これにより、電流センス用ＭＯＳトランジスタＭ４ｂ，Ｍ５ｂ，Ｍ６ｂのうちいずれか１つがオンされると、ＳＷ６〜ＳＷ８のうち対応するスイッチがオンされてドレイン電圧をＭＯＳトランジスタＭ８のゲート端子へ伝える。このとき、他のスイッチ（例えばＳＷ６がオンされたときはＳＷ７とＳＷ８）はオフ状態にされるため、図９に示されている電流パスＩＰＳ２，ＩＰＳ３は遮断される。そのため、センスラインＳＳＬを構成するアルミ配線にはまったく電流が流れずに、電流センス用ＭＯＳトランジスタＭ４ｂのドレイン電圧をＭＯＳトランジスタＭ８のゲート端子へ伝えるので、電圧降下を起こさない正確な電圧が伝達されることになる。他の電流センス用ＭＯＳトランジスタＭ５ｂ，Ｍ６ｂがオンされる場合も同様である。
【００５２】
なお、図９の構成においては、フォースラインＦＣＬを構成するアルミ配線が寄生抵抗Ｒａ１〜Ｒａ３を有しており、センス電流Ｉｓが流れるとここで電圧降下を起こすが、電圧降下を起こさないセンスラインＳＳＬにより伝達されたドレイン電圧が出力トランジスタＭ４〜Ｍ６のドレイン電圧と一致するようにフィードバック制御がかかる。つまり、フォースラインＦＣＬの寄生抵抗Ｒａ１〜Ｒａ３で電圧降下した電圧が正しい電圧となるように、差動増幅回路ＡＭＰ１によってＭＯＳトランジスタＭ９に電流が流される。
【００５３】
図１０には、本発明に係るモータ駆動制御装置の第２の実施例の電流検出部１２０が示されている。この実施例の電流検出部１２０は、３相直流モータの駆動制御において、電流切替え時の電流変化量を小さくして騒音を減らすために、３相のコイルのうち１相ではなく２相に対してＰＷＭパルスによる駆動を行なえるようにしたシステムに好適な回路である。図２の実施例の電流検出部１２０との差異は、オフセット用の抵抗Ｒ４と並列に、直列形態のスイッチＳＷ９と第２のオフセット用抵抗Ｒ４’を接続している点である。抵抗Ｒ４’はＲ４と同一抵抗値を有するようにされる。
【００５４】
この実施例の電流検出部１２０においては、２相ＰＷＭ駆動での電流検出の他、１相ＰＷＭ駆動での電流検出も可能であり、１相のみのＰＷＭ駆動の際には、スイッチＳＷ９をオフ状態にして前記実施例と同一の動作でコイルに流れる電流の検出が行なわれる。一方、２相ＰＷＭ駆動の際には、スイッチＳＷ９がオン状態にされる。２相ＰＷＭ駆動では、出力ドライバ回路１１０内の低電位側出力トランジスタＭ４〜Ｍ６のうち２つの相のトランジスタが同時にオン状態にされる期間がある。この期間では、駆動電流はいずれか２つの相の低電位側出力トランジスタに分流して流される。
【００５５】
また、２つの相の低電位側出力トランジスタがオン状態にされると、これに応じてセンス用ＭＯＳトランジスタＭ４ｂ〜Ｍ６ｂもいずれか２つがオン状態にされ、トランジスタＭ９から見たソース側の抵抗が１相ＰＷＭ駆動のときの抵抗の半分になる。そのため、２相ＰＷＭ駆動時にセンス用抵抗Ｒ５とトランジスタＭ９に流れるオフセット電流は、通常の１相ＰＷＭ駆動時に流れるオフセット電流Ｉｏｆｆの２倍になってしまう。よって、図４のフローチャートに従って、低電位側出力トランジスタＭ４〜Ｍ６のうち１つのトランジスタをオン状態にして検出してレジスタ１４１に保持させたオフセット電流値を用いて、２相ＰＷＭ駆動時におけるオフセットキャンセルを行なうと、正しいオフセットキャンセルが行なえないことになる。
【００５６】
しかるに、この第２実施例では、２相ＰＷＭ駆動時にはスイッチＳＷ９をオン状態にするため、抵抗Ｒ４，Ｒ４’によって差動増幅回路ＡＭＰ１の非反転入力端子に与えられるオフセット量は、１相ＰＷＭ駆動時に抵抗Ｒ４によって与えられるオフセット量の半分になる。その結果、２相ＰＷＭ駆動時にセンス用抵抗Ｒ５に流されるオフセット電流Ｉｏｆｆは、１相ＰＷＭ駆動時のオフセット電流と同じ電流値になり、２相ＰＷＭ駆動時においても正しいオフセットキャンセルが行なえるようになる。
【００５７】
図１１には、２相ＰＷＭ駆動時における電気角−１２０〜−６０°の範囲（区間２）でＵ相およびＷ相の出力に現われる電圧および電流検出部１２０内の検出ノードＮ０の電圧Ｖｔ、センス抵抗Ｒ５に流れる電流Ｉｓの変化を示す。また、図１１において、符号ＰＨ２ＯＮは、図１０のオフセット用抵抗Ｒ４と並列の抵抗Ｒ４’への電流を制御するスイッチＳＷ９をオン、オフするための信号を示す。この信号ＰＨ２ＯＮがハイレベルにされる期間は、低電位側出力トランジスタＭ４〜Ｍ６のうち２つの相のトランジスタが同時にオン状態にされる期間に相当する。
【００５８】
この期間においては、検出ノードＮ０の電圧Ｖｔは、出力トランジスタのオン抵抗をＲｏｎ、Ｕ相の電流をｉｕ、Ｗ相の電流をｉｗとすると、Ｖｔ＝（Ｒｏｎ×ｉｕ＋Ｒｏｎ×ｉｗ）／２となる。また、Ｕ相の低電位側出力トランジスタＭ４のみがオン状態にされる期間においては、検出ノードＮ０の電圧Ｖｔは、Ｖｔ＝Ｒｏｎ×ｉｕとなる。図７（ｆ）と図１１（ｆ）のセンス電流Ｉｓの変化を比較すると明らかなように、図１１の２相ＰＷＭ駆動では電流の切替えが段階的に行なわれるため１回の電流の変化量が小さく、発生する騒音も小さくなることが分かる。
【００５９】
なお、図１０のような構成の電流検出部１２０は、逆起電圧検出のための無通電期間を持たないいわゆる１８０ｄｅｇ通電方式のモータ駆動制御装置にも利用することができる。また、低電位側出力トランジスタＭ４〜Ｍ６のうち２つの相のトランジスタが同時にオン状態にされる期間を有する駆動制御が可能なシステムにおいては、通電開始前に行なわれるオフセット電流検出時に、２つの相の出力トランジスタをオンさせた状態で検出を行なうようにすれば、図１０に示されている電流検出部１２０の第２のオフセット用抵抗Ｒ４’およびスイッチＳＷ９を設ける必要はない。
【００６０】
図１２は、出力ドライバ回路１２０を構成する低電位側出力ＭＯＳトランジスタＭ４〜Ｍ６と、これと対をなす電流検出用ＭＯＳトランジスタＭ４ｂ〜Ｍ６ｂを同一半導体チップ上に形成する場合に好適なレイアウト例を示す。図１２において、符号ＳはＭＯＳトランジスタのソース領域、符号ＤはＭＯＳトランジスタのドレイン領域である。図示しないが、ソース領域Ｓとドレイン領域Ｄとの間の基板表面上には、絶縁膜を介してゲート電極が形成され半導体チップ内で図１のプリドライバ１１１，１１２，１１３の出力に接続される。ＤＴは出力ＭＯＳトランジスタのドレイン端子、ＳＴは共通のソース端子、ＳＤＴは対をなす小サイズの電流検出用ＭＯＳトランジスタのドレイン端子であり、ＤＴ及びＳＴ端子は実際の半導体チップにおいてはボンディングパッドとして形成される。一方、ＳＤＴは半導体チップ内で配線される。
【００６１】
一般に、比較的サイズの大きなＭＯＳトランジスタを半導体チップ上に形成する場合、サイズの小さなＭＯＳトランジスタ（以下、これをＭＯＳセルと称する）を複数個並べて配設しそれらのゲート電極を共通に接続したものが用いられる。また、比較的サイズの大きなＭＯＳトランジスタとこれと対をなすサイズの小さなトランジスタを同一半導体チップ上に形成する場合、図１３に示すように、大きなＭＯＳトランジスタの形成領域ＬＴＡの横に小さなＭＯＳトランジスタの形成領域ＳＴＡを設けて形成することが多い。特に、図２２に例示されているような構造を有するＤＭＯＳ（Ｄｉｆｆｕｓｉｏｎ  ｓｅｌｆａｌｉｇｎｅｄ  ＭＯＳ）と呼ばれる高耐圧のＭＯＳトランジスタを用いる場合には、各トランジスタの基体間を電気的に絶縁する分離領域を設けることが多いので、占有面積を小さくするために図１３のようなレイアウトをとるのが一般的である。
【００６２】
本実施例においては、図１２に示されているように、大きなＭＯＳトランジスタの形成領域ＬＴＡの中央に小さなＭＯＳトランジスタの形成領域ＳＴＡを設けて形成するようにしている。図１２と図１３とを比較すると明らかなように、図１２ではトランジスタ形成領域ＬＴＡとＳＴＡとの間に分離領域ＩＳＯが設けられているため、素子の空白領域が生じ図１３のレイアウトよりも占有面積が大きくなっている。このようなデメリットにもかかわらず、図１２のようなレイアウトを採用しているのは以下の理由からである。
【００６３】
すなわち、半導体チップ上の比較的広い範囲内に複数の同一素子を形成した場合、現在の半導体製造技術では素子の特性を全く同一にすることは困難であり、隣接する素子同士で特性が少しずつずれて行き離れた位置にある素子同士ではかなり特性がずれてしまうことが知られている。さらに、図１２のような対をなすトランジスタを、図２のような回路の低電位側出力ＭＯＳトランジスタＭ４〜Ｍ６と電流検出用ＭＯＳトランジスタＭ４ｂ〜Ｍ６ｂに使用して、電流検出部１２０の回路が形成された半導体チップと接続する場合を考えると、図１３のようなレイアウトでは、出力ＭＯＳトランジスタまでの配線長と電流検出用ＭＯＳトランジスタまでの配線長とが相違し、配線寄生抵抗を考慮すると所望の回路特性が得られず精度の高い制御が行なえなくなるおそれがある。
【００６４】
そこで、本発明者等は、配線の寄生抵抗を含めた図１２のトランジスタの等価回路を検討した。図１４にその等価回路を示す。図１４において、符号Ｒｂで代表される楕円の中に抵抗の記号が付されているのはボンディングワイヤの寄生抵抗、それ以外はアルミ等のメタル配線寄生抵抗である。符号Ｒｃで代表される通常の抵抗の記号の他に、四角の中に抵抗の記号が付されている符号Ｒｄで代表される抵抗があるのは、メタル層が異なる配線の寄生抵抗を区別するためである。
ゲート配線のように電流が流れない配線に関しては寄生抵抗を図示していない。
【００６５】
図１５に、図１４の等価回路のように寄生抵抗を考慮した回路について、ＭＯＳセルの位置ごとにバラツキ感度を検討した結果を、グラフで示す。図１５のグラフの縦軸はばらつきの二乗平均、横軸はセルの位置で、横軸の中心が素子形成領域ＬＴＡの中央に相当する。図１５においては、符号▲１▼の部分が最もばらつきの二乗平均が小さく、符号▲２▼，▲３▼の部分が次にばらつきの二乗平均が小さい。
【００６６】
この図１５の符号▲１▼〜▲３▼が素子形成領域ＬＴＡのどの位置に当るか示したものが図１６である。図１５と図１６より、図１２の実施例のように、サイズの小さなＭＯＳトランジスタをサイズの大きなＭＯＳトランジスタの素子形成領域ＬＴＡの中央に配置することによって、特性のばらつきを最も小さくできることが分かる。特性上、小さなＭＯＳトランジスタを配置するのに適した二番目の位置は、図１６の符号▲２▼または▲３▼の位置である。図１７は、▲２▼の位置に小さなＭＯＳトランジスタを配置したレイアウトを示す。
【００６７】
ところで、本発明者等は、素子および回路のプロセスによる特性ばらつきのみならず、動作中の半導体チップの温度上昇による特性の変動についても検討を行なった。多数のＭＯＳセルが並んで配置された半導体チップにおいては、各ＭＯＳトランジスタが動作することにより熱が発生し、その熱はチップの周辺に向って伝達して行くため、チップ内における出力トランジスタセルの温度分布は、図１８〜図２１に示されているように、出力トランジスタセルの中央ほど温度が高く周辺ほど温度は低くなるほぼ同心円状の分布となる。
【００６８】
周知のように、ＭＯＳトランジスタは温度によってその特性が変化するので、サイズの小さなＭＯＳトランジスタの形成領域ＳＴＡを図１８のようにサイズのＭＯＳトランジスタの形成領域ＬＴＡの隅に配置したり、図１９のように中央に配置すると、対をなすサイズの大きなＭＯＳトランジスタとの特性にずれを生じ易くなる。従って、温度分布の観点からは、図２０のように、サイズの小さなＭＯＳトランジスタの形成領域ＳＴＡをサイズのＭＯＳトランジスタの形成領域ＬＴＡの中央から少しずれた位置に設けるのが望ましい。
【００６９】
あるいは、図２１のように、サイズの小さなＭＯＳトランジスタを２つに分割して符号ＳＴＡ１，ＳＴＡ２のような２箇所に配置して、両方のトランジスタの平均した特性が得られるようにしてもよい。さらに、サイズの小さなＭＯＳトランジスタを３つに分割して、図２１の符号ＳＴＡ１，ＳＴＡ２で示す箇所に、一点鎖線ＳＴＡ３で示すような箇所を加えて、計３箇所に配置してそれらを並列接続するようにしてもよい。
【００７０】
次に、図２２に示されている高耐圧ＤＭＯＳトランジスタについて説明する。なお、図２２は図１２のａ−ａ’線に沿った半導体基板の断面構造を示すものである。図２２において、符号ＳＵＢで示されているのは単結晶シリコンのような半導体基板、符号ＤＬはＭＯＳトランジスタのドレイン領域となる拡散層、符号ＳＬはソース領域となる拡散層、符号ＣＮＬはチャネル領域となる拡散層、符号ＧＬはゲート電極、符号ＬＣＳは半導体基板の表面に選択酸化法等で形成されるフィールド絶縁膜、符号ＩＳＯは拡散層からなる素子分離領域、また符号Ｎ＋は高濃度埋込み層である。
【００７１】
一般的にＤＭＯＳ（Ｄｉｆｆｕｓｉｏｎ  ｓｅｉｌｆａｌｉｎｅｄ  ＭＯＳ）は図２２に示されるように、ソース領域ＳＬとチャネル拡散層ＣＮＬを同一のゲート電極下に形成し、チャネル拡散層ＣＮＬとソース領域ＳＬの打ち込み深さや熱履歴差による拡散広がり差などにより自己整合的にチャネル長を決定する構造であることから、実効チャネル形成に関してはマスクの合わせ精度、加工精度を考慮することなく高耐圧、低オン抵抗の素子を得ることができる。
【００７２】
さらに、図２２に着目すると、等業者ならば容易に理解されるように、この高耐圧ＭＯＳトランジスタの構造は縦型バイポーラ・トランジスタと非常に類似した構造を有する。つまり、このような構造を採用することにより、公知のバイポーラ・トランジスタの製造ラインおよび製造プロセスを利用して、高耐圧のＭＯＳトランジスタからなる出力ドライバ回路を半導体集積回路として容易に形成することができる。
【００７３】
図２３は、本発明に係るモータ駆動制御装置を、ハードディスク型磁気記憶装置のスピンドルモータ駆動制御装置に適用した場合のモータ回転駆動システム全体の構成例を示す。
図２３に示されているように、この実施例のハードディスク記憶装置は、磁気ディスク３００と、該磁気ディスク３００を高速回転駆動させるスピンドルモータ３１０と、磁気ディスク３００上の記憶トラックに対して情報のリード／ライトを行なう磁気ヘッドＨＤを先端に有するアーム３２０と、このアームを介して磁気ヘッドＨＤを前記磁気ディスク３００上にて移動させるボイスコイルモータ３４０、磁気ディスク３００の外側に配置されディスク回転停止時にアーム３２０を支持するランプ３５０、上記スピンドルモータ３１０とボイスコイルモータ３４０を駆動制御するモータ駆動制御回路２００、磁気ディスク記憶装置全体の動作を制御するとともにスピンドルモータ３１０に対する電流指令値やボイスコイルモータ３４０に対する電流指令値を出力するコントローラ４１０などを有する。
【００７４】
前記コントローラ４１０はマイクロコンピュータ（ＣＰＵ）などで構成され、コントローラ４１０から出力された駆動電流指令値は前記モータ駆動回路２００へ送られる。駆動電流指令値には、スピンドルモータ３１０の制御に関するものとボイスコイルモータ３４０の制御に関するものとがあり、スピンドルモータ３１０とボイスコイルモータ３４０はそれぞれ別個に駆動制御される。図２３には示されていないが、アーム３２０には磁気ヘッドＨＤを駆動して磁気ディスク３００に対する書込みを行なったり読出し信号に基づいて位置情報を検出したりする信号処理用ＩＣが別途設けられる。
【００７５】
モータ駆動制御回路２００は、前記実施例のモータ駆動制御装置からなるスピンドルモータ駆動制御回路１００と、磁気ヘッドをディスクの径方向へ移動させるボイスコイルモータ駆動制御回路とを有し、コントローラ４１０から供給される制御信号に従って動作し、磁気ヘッドを所望のトラックへシーク移動させたり磁気ヘッドの相対速度を一定にするように、ボイスコイルモータ３４０とスピンドルモータ３１０をサーボ制御する。
【００７６】
モータ駆動制御回路２００内には、スピンドルモータ駆動制御回路１００の他に、ボイスコイルモータ３４０を駆動するＶＣＭドライバ２２０、１２Ｖのようなドライバ用の電源電圧Ｖｃｃ１を昇圧するブースト回路２３０、５ＶのようなＩＣ用の電源電圧Ｖｃｃ２を変換して３．３Ｖのような内部電源電圧Ｖｒｅｇ１，Ｖｒｅｇ２，Ｖｒｅｇ３を生成する電圧レギュレータ１４０、レギュレータ１４０で生成された電圧を監視して停電発生を検出する電源モニタ回路２５０、コントローラ４１０からのデジタルデータ形式の駆動電流指令値などの制御情報を受信するシリアルＩ／Ｏ（入出力ポート）２６０、受信した駆動電流指令値をアナログ形式の駆動電流指令値に変換するＤ／Ａ変換器２７０、ボイスコイルモータ３４０の逆起電圧を検出する逆起電圧検出回路２８０、検出された電圧値をディジタル値に変換してヘッドの速度情報としてコントローラ４００へ出力するＡ／Ｄ変換回路２９０などが設けられている。これらの回路は、１個あるいは数個の半導体チップに半導体集積回路として構成することができる。
【００７７】
コントローラ４１０は、マイクロコンピュータなどからなり、信号処理回路４２０から送信されてくる読出しデータを取り込んで誤り訂正処理を行なったり、ホストコンピュータからの書込みデータに対して誤り訂正符号化処理を行なって信号処理回路４２０へ出力したりする。信号処理回路４２０は、磁気記録に適した変調／復調処理や磁気記録特性を考慮した波形整形等の信号処理を行なったり、リード／ライトＩＣからの信号を受けて上記磁気ヘッドＨＤの位置情報を読み取ったりする機能を有する。
【００７８】
また、コントローラ４１０は、インタフェース・コントローラ４３０を介してパソコン本体のマイクロコンピュータなどのホストコンピュータに接続される。コントローラ４１０は、動作モードに応じてシステム各部の制御を行なうとともに、ホストコンピュータから供給されるアドレス情報に基づいてセクタ位置などを算出したりもする。図示しないが、磁気ディスクから高速で読み出されたリードデータを一時的に記憶するバッファ用のキャッシュメモリが設けられることもある。
【００７９】
以上、本発明者によってなされた発明を実施態様にもとづき具体的に説明したが、本発明は上記実施態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例のモータ駆動制御回路では、３相直流モータを駆動制御する回路を例にとって説明したが、３相以外の多相直流モータの駆動制御回路に対しても本発明を適用することができる。
【００８０】
また、前記実施例においては、コイルに駆動電流を流すドライバ回路を構成する出力ＭＯＳトランジスタおよび電流検出用のＭＯＳトランジスタとして高耐圧のＤＭＯＳを用いた場合を説明したが、これらのトランジスタを通常のＭＯＳトランジスタで構成する場合にも適用することができる。
【００８１】
また、以上の説明では主として、本発明者によってなされた発明をその背景となった利用分野であるハードディスク記憶装置のモータ駆動制御装置に適用した場合について説明したが、それに限定されるものではなく、例えばレーザビームプリンタのポリゴンミラーを回転させるモータや軸流ファンモータなどのブラシレスモータを駆動するモータ駆動制御装置に広く利用することができる。また、モータのコイルを駆動する半導体集積回路に限定されず、例えばスイッチング・レギュレータにおいてコイルに流れる電流を制御するスイッチング素子を有する半導体集積回路にも適用することができる。
【００８２】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
すなわち、本発明に従うと、シャント抵抗を用いることなくコイルに流れる電流を検出して回転駆動制御を行なうことができる直流モータ駆動システムを実現することができる。
【００８３】
また、本発明に従うと、シャント抵抗を用いることなくコイルに流れる電流を検出して精度の高い回転駆動制御を行なうことができるＰＷＭ制御方式の直流モータ駆動システムを実現することができる。
【００８４】
さらに、本発明に従うと、コイルに駆動電流を流す出力トランジスタとコイルに流れる電流を検出するための電流検出用トランジスタを備え、製造ばらつきや温度変動による検出電流のばらつきが少ないコイル駆動用半導体集積回路を実現することができる。
【図面の簡単な説明】
【図１】本発明を３相ブラシレス直流モータの駆動システムに適用した場合の駆動制御装置全体の概略構成をを示す回路構成図である。
【図２】実施例の電流検出部の具体的な回路構成例を示す回路図である。
【図３】実施例のモータ駆動制御装置における出力トランジスタと電流検出用トランジスタのドレイン・ソース間電圧とドレイン電流特性を示す電圧−電流特性図である。
【図４】実施例のモータ駆動制御装置における電流検出部のオフセット検出手順を示すフローチャートである。
【図５】図１における電流切替え部を省略して、電流指令値に基づいてモータのコイルに流す駆動電流を制御するフィードバック制御系を抽出して示したブロック図である。
【図６】実施例のモータ駆動制御回路におけるコイルの逆起電圧と通電切替え部により生成される各相の通電切替え信号と各相の駆動電流の変化を示すタイムチャートである。
【図７】図６の区間２における各種信号の波形を示す波形図である。
【図８】図６の区間５における各種信号の波形を示す波形図である。
【図９】図２の実施例の電流検出部の変形例を示す回路図である。
【図１０】電流検出部の第２の実施例を示す回路図である。
【図１１】第２の実施例の電流検出部を適用した場合の図６の区間２における各種信号の波形を示す波形図である。
【図１２】出力ドライバ回路を構成する低電位側出力ＭＯＳトランジスタと、これと対をなす電流検出用ＭＯＳトランジスタを同一半導体チップ上に形成する場合に好適なレイアウト例を示す説明図である。
【図１３】ＭＯＳトランジスタおよびこれと対をなす小さなＭＯＳトランジスタを同一半導体チップ上に形成する場合の従来の一般的なレイアウトを示す説明図である。
【図１４】図１２のレイアウトに従って形成したトランジスタの等価回路図である。
【図１５】図１４の等価回路のように寄生抵抗を考慮した回路について、ＭＯＳトランジスタセルの位置ごとにバラツキ感度を検討した結果を示すグラフである。
【図１６】図１５の符号▲１▼〜▲３▼が素子形成領域ＬＴＡのどの位置に当るか示したレイアウト説明図である。
【図１７】出力ドライバ回路を構成する低電位側出力ＭＯＳトランジスタと、これと対をなす電流検出用ＭＯＳトランジスタを同一半導体チップ上に形成する場合に好適なレイアウトの他の例を示す説明図である。
【図１８】従来のペアトランジスタのレイアウトと温度分布の関係を示す説明図である。
【図１９】本発明の第１のレイアウト実施例を適用したペアトランジスタのレイアウトと温度分布の関係を示す説明図である。
【図２０】本発明の第２のレイアウト実施例を適用したペアトランジスタのレイアウトと温度分布の関係を示す説明図である。
【図２１】本発明の第３のレイアウト実施例を適用したペアトランジスタのレイアウトと温度分布の関係を示す説明図である。
【図２２】出力ドライバ回路を構成する低電位側出力ＭＯＳトランジスタと電流検出用ＭＯＳトランジスタのデバイス構造の一例を示す断面図である。
【図２３】本発明を適用したモータの回転駆動システムの一例としてのハードディスク装置の一構成例を示すブロック図である。
【符号の説明】
Ｌｕ，Ｌｖ，Ｌｗ  コイル
Ｍ１〜Ｍ６  出力トランジスタ
Ｍ４ｂ〜Ｍ６ｂ  電流検出用トランジスタ
１００  モータ駆動制御回路
１１０  出力ドライバ回路
１２０  電流検出部制御回路
１３０  ＡＤ変換回路
１４０  電流制御部
１６０  通電切替え部
２４０  サンプルホールド信号生成部
３００  磁気ディスク
３１０  スピンドルモータ
３２０  アーム
３４０  ボイスコイルモータ
ＬＴＡ  出力トランジスタ形成領域
ＳＴＡ  電流検出用トランジスタ形成領域
【図１】
2004297904.tif 000004
【図２】
2004297904.tif 000005
【図３】
2004297904.tif 000006
【図４】
2004297904.tif 000007
【図５】
2004297904.tif 000008
【図６】
2004297904.tif 000009
【図７】
2004297904.tif 000010
【図８】
2004297904.tif 000011
【図９】
2004297904.tif 000012
【図１０】
2004297904.tif 000013
【図１１】
2004297904.tif 000014
【図１２】
2004297904.tif 000015
【図１３】
2004297904.tif 000016
【図１４】
2004297904.tif 000017
【図１５】
2004297904.tif 000018
【図１６】
2004297904.tif 000019
【図１７】
2004297904.tif 000020
【図１８】
2004297904.tif 000021
【図１９】
2004297904.tif 000022
【図２０】
2004297904.tif 000023
【図２１】
2004297904.tif 000024
【図２２】
2004297904.tif 000025
【図２３】
2004297904.tif 000026