(57)【要約】【課題】真空雰囲気をジャイロ機構部から電子回路部まで広げることで小形の静電浮上型ジャイロ装置を安価に実現する。【解決手段】ジャイロロータ１０を静電浮上可能かつ回転可能に内蔵するジャイロケース２０と、それらの相対変位を検出してジャイロロータ１０の姿勢制御を行う電子回路７７，７８とを備えた静電浮上型ジャイロ装置７０において、外部接続端子７４を植設した密閉可能なパッケージ７１＋７２を具え、これに電子回路７７，７８とジャイロケース２０と真空維持部材７５とを内蔵する。また、電子回路７７，７８をＩＣ化し、それをベアチップのまま内蔵する。【選択図】        図１
2004257911.tif 000002
【特許請求の範囲】
【請求項１】
ジャイロロータを静電浮上可能かつ回転可能に内蔵するジャイロケースと、それらの相対変位を検出して前記ジャイロロータの姿勢制御を行う電子回路とを備えた静電浮上型ジャイロ装置において、外部接続端子を植設した密閉可能なパッケージに、前記電子回路の全部または一部と前記ジャイロケースと真空維持部材とを内蔵した、ことを特徴とする静電浮上型ジャイロ装置。
【請求項２】
ジャイロロータを静電浮上可能かつ回転可能に内蔵するジャイロケースと、これに形成されている複数の電極のうち静電支持用電極および回転駆動用電極に前記ジャイロロータの姿勢制御用および回転駆動用の制御電圧をそれぞれ生成して印加する制御回路と、前記ジャイロロータと前記ジャイロケースとの相対変位を検出するための変位検出用印加信号を前記複数電極のうちの一部に印加する印加信号供給回路と、前記複数電極のうち前記制御電圧の印加されない変位検出用電極を経由したところで前記変位検出用印加信号に係る信号成分を検出して変位検出用検出信号を生成しこれを前記制御回路に送出する検出信号生成回路とを備えた静電浮上型ジャイロ装置において、真空維持部材が内蔵され複数の外部接続端子が貫通状態で植設された密閉可能なパッケージを具え、前記制御回路と前記印加信号供給回路と前記検出信号生成回路との全部またはその一部からなり前記外部接続端子に接続された電子回路、及び前記ジャイロケースを、前記パッケージに内蔵した、ことを特徴とする静電浮上型ジャイロ装置。
【請求項３】
前記電子回路の全部または一部を集積したＩＣチップが、直に、前記パッケージに内蔵されている、ことを特徴とする請求項１又は請求項２に記載された静電浮上型ジャイロ装置。
【請求項４】
前記電子回路のうちの内蔵部分と前記ジャイロケースとが一の搭載基板に搭載され、前記外部接続端子が前記搭載基板にボンディングワイヤを介して接続されている、ことを特徴とする請求項１乃至請求項３の何れかに記載された静電浮上型ジャイロ装置。
【請求項５】
前記搭載基板の支持部材に剛体と弾性体とが含まれていることを特徴とする請求項４記載の静電浮上型ジャイロ装置。
【請求項６】
前記搭載基板が弾性支持されていることを特徴とする請求項４記載の静電浮上型ジャイロ装置。
【請求項７】
温度センサが前記パッケージに内蔵されていることを特徴とする請求項１乃至請求項６の何れかに記載された静電浮上型ジャイロ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ジャイロ機構部と電子回路とを備えた静電浮上型ジャイロ装置に関し、詳しくは、真空状態を確保し維持する技術に関する。
ジャイロ機構部は、ジャイロロータとジャイロケースとを含み、ジャイロロータをジャイロケース内で静電支持力によって浮動的に支持する。
電子回路部は、ジャイロ機構部に接続され、ジャイロロータとジャイロケースとの相対変位を検出してジャイロロータの姿勢制御を行う。
ジャイロロータは、適正動作のため、真空中に置かれる。
【０００２】
【従来の技術】
小形化に適した静電浮上型ジャイロは、船舶や航空機ばかりか自動車等の移動体にも使用されており、慣性空間に対する加速度等を検出するために、慣性を具有した機械部品からなるジャイロ機構部と、静電支持力の制御や相対変位の検出等を担う電子回路部とを備えている。
図６は、そのような静電浮上型ジャイロにおけるジャイロ機構部を２つ示している。同図（ａ）〜（ｃ）は、円板形ロータ型の公知例であり（例えば特許文献１参照）、同図（ｄ）及び（ｅ）は、環状ロータ型の公知例である（例えば特許文献２参照）。なお、同図において、（ａ）及び（ｄ）は縦断正面図であり、（ｂ）と（ｃ）と（ｅ）は内蔵部品の展開斜視図である。
【０００３】
本発明の実施や説明の前提となる部分について掻い摘んで再掲すると、何れのジャイロ機構部でも、ジャイロロータ１０が静電浮上可能かつ回転可能な状態でジャイロケース２０に内蔵されている。ジャイロケース２０は、ガラス等の絶縁物からなる上側底部材２１と下側底部材２２とスペーサ２３とを組み合わせて構成され、内部に円板状の又は環状の真空空間が形成されている。ジャイロロータ１０は、シリコン等の導電体からなり、１本のスピン軸周りに安定して回転するよう、円板状に又は環状に形成されている。ジャイロケース２０からジャイロロータ１０に静電支持力や回転駆動力を作用させるために、両者の表面には、金属膜パターン等からなる多数の電極が形成されている。ジャイロロータ１０の電極とジャイロケース２０の電極は、それぞれの役割に応じて、対峙距離やピッチなど所定の対応関係を満たすよう配置されている。
【０００４】
電子回路に接続されるジャイロケース２０の電極（複数電極）について詳述すると、ジャイロロータ１０を中間に挟んで対向配置された複数対に分けられる。特に静電支持用電極については、それぞれの対において更に隣接配置された群・対に分けられる。具体的には、隣接電極３１ａ，３１ｂと隣接電極４１ａ，４１ｂとが対向対をなし、隣接電極３２ａ，３２ｂと隣接電極４２ａ，４２ｂとが対向対をなし、隣接電極３３ａ，３３ｂと隣接電極４３ａ，４３ｂとが対向対をなし、隣接電極３４ａ，３４ｂと隣接電極４４ａ，４４ｂとが対向対をなしている。なお、環状ロータ型の場合は、静電支持用電極の対が多くて、隣接電極３５ａ，３５ｂと隣接電極４５ａ，４５ｂも対向対をなし、隣接電極３６ａ，３６ｂと隣接電極４６ａ，４６ｂも対向対をなしている。
【０００５】
また、複数電極のうち回転駆動用電極については、上側底部材２１の下面で円状に列ぶロータ駆動用電極３７と、下側底部材２２の上面で円状に列ぶロータ駆動用電極４７とが対向対をなしている。
変位検出用電極も、変位検出用電極３８と変位検出用電極４８とが対向対をなしている。
なお、図示に際して、上側底部材２１に設けられた電極には３０番台の符号を付し、下側底部材２２に設けられた電極には４０番台の符号を付している。また、他の図示や説明に際して、隣接し合う電極３１ａ，３１ｂを区別しないで何れかを呼ぶとき又はそれらを纏めて呼ぶときには末尾のアルファベットを省いて電極３１と言う。他の電極３２等についても同様である。
【０００６】
さらに、役割分担が比較的単純で明瞭な環状ロータ型のジャイロ機構部について（図６（ｄ），（ｅ）参照）、静電支持用電極３１〜３６，４１〜４６の具体的な役割を説明する。空間で直交する３軸をそれぞれＸ軸，Ｙ軸，Ｚ軸とし、図では、紙面の左右方向にＸ軸を置き、紙面の上下方向にＹ軸を置き、紙面を貫く向きにＺ軸を置き、Ｘ軸周りの回転をφとし、Ｙ軸周りの回転をθとする。そうすると、電極３１は、制御電圧を印加されてそれに応じたＸ方向の静電支持力を出すとともに、ジャイロロータ１０のＸ方向変位に応じてジャイロロータ１０表面との静電容量を変えるものとなっている。対向対をなす電極４１も、制御電圧を印加されてそれに応じたＸ方向の静電支持力を出すとともに、ジャイロロータ１０のＸ方向変位に応じてジャイロロータ１０表面との静電容量を変えるものであるが、電極３１とは逆向きの特性を示すものとなっている。電極対３２，４２はＹ方向に関して同様の機能を発揮し、電極対３３，４３はＺ＋φ方向に関して同様の機能を発揮し、電極対３４，４４はＺ＋θ方向に関して同様の機能を発揮し、電極対３５，４５はＺ−φ方向に関して同様機能を発揮し、電極対３６，４６はＺ−θ方向に関して同様の機能を発揮するものとなっている。
【０００７】
図７（ａ）は、このようなジャイロケース２０の複数電極３１〜４８に接続されてジャイロ機構部と共に静電浮上型ジャイロを構成する電子回路を図示している。ここでも、明瞭化のため、環状ロータ型ジャイロの電子回路部を具体例に採って、本発明の実施形態との対比に役立つ部分を掻い摘んで再掲する。
この電子回路は、静電支持用電極３１〜３６，４１〜４６と共に拘束制御系を構成する制御演算回路５３（制御回路）と、ロータ駆動用電極３７，４７と共にロータ駆動系を構成するロータ制御回路５２（制御回路）と、変位検出用電極３８，４８と共に変位検出系を構成する信号検出回路とを具えている。なお、図示に際し、制御演算回路５３については制御出力回路５４を明記したが、ロータ制御回路５２については省略している。
【０００８】
制御演算回路５３は、ジャイロロータ１０とジャイロケース２０とのＺ軸周り以外の相対変位すなわちＸ方向変位ΔＸとＹ方向変位ΔＹとＺ方向変位ΔＺとφ方向変位Δφとθ方向変位Δθとから、公知の演算を行って、姿勢制御用の制御電圧Ｖ１，Ｖ１２等を生成し、それぞれを複数の電極３１〜４８のうちの静電支持用電極３１〜３６，４１〜４６に印加する等のことで、それらの相対変位をゼロにする姿勢制御を行うものである。なお、これらの相対変位は、静電支持用電極３１〜３６，４１〜４６の容量変化から検出される。また、各制御電圧Ｖ１，Ｖ１２等は、正電圧信号とそれを反転させた負電圧信号とを出力する制御出力回路５４によって、印加前に、所要のレベルまで増幅されるようになっている。
【０００９】
ロータ制御回路５２は、ジャイロロータ１０のＺ軸周りの回転状態から、やはり公知の演算を行って、回転駆動用の制御電圧たとえば三相のパルス状信号を生成し、それらをロータ駆動用電極３７，４７へ循環的に印加する等のことで、ジャイロロータ１０を一定速度で回転させる回転制御を行うようになっている。なお、ジャイロロータ１０の回転状態は、ロータ駆動用電極３７，４７の容量変化から検出される。これらの制御電圧も、制御出力回路５４又は同様の出力回路によって、印加前に、所要のレベルまで増幅されるようになっている。
このような制御電圧が直に印加される静電支持用電極３１〜３６，４１〜４６及びロータ駆動用電極３７，４７とは異なり、複数電極３１〜４８のうちの変位検出用電極３８，４８に対しては、ジャイロロータ１０の運動に影響を及ぼすような制御電圧は印加されない。
【００１０】
信号検出回路は、ジャイロロータ１０とジャイロケース２０との相対変位を検出するために、ジャイロロータ１０の運動に影響しない程度に周波数の高い変位検出用印加信号ｆ１〜ｆ１２を用いるものであり、変位検出用印加信号ｆ１〜ｆ１２を複数電極３１〜４８のうちの一部に印加する印加信号供給回路と、変位検出用印加信号ｆ１〜ｆ１２が変位検出用電極３８，４８を経由した後のところで変位検出用印加信号ｆ１〜ｆ１２に係る信号成分を検出して変位検出用検出信号Ｖｐを生成する電流検出回路５１（検出信号生成回路）とを具えている。
【００１１】
具体的には、印加信号供給回路は、弁別可能に周波数の異なる５つの正弦波信号ｗ１〜ｗ５を公知の関係式に基づいて組み合わせることで変位検出用印加信号ｆ１〜ｆ１２を生成し、それらの変位検出用印加信号ｆ１〜ｆ１２を変位検出用電極３８，４８でなく静電支持用電極３１〜３６，４１〜４６に印加するようになっている。しかも、その際、制御出力回路５４の出力側で制御電圧Ｖ１，Ｖ１２等に変位検出用印加信号ｆ１〜ｆ１２を重畳させることで、印加を行うようにもなっている。
【００１２】
環状ロータ型では静電支持用電極の対向対が６対あるが、そのうち電極対３１，４１について詳述すると（図７（ｂ）参照）、制御電圧Ｖ１は正電圧＋Ｖ１と負電圧−Ｖ１とが対で生成され、正電圧＋Ｖ１は変位検出用印加信号ｆ１の重畳後に静電支持用電極３１ｂに印加され、負電圧−Ｖ１は同じ変位検出用印加信号ｆ１の重畳後に隣接の静電支持用電極３１ａに印加される。また、制御電圧Ｖ１２は正電圧＋Ｖ１２と負電圧−Ｖ１２とが対で生成され、正電圧＋Ｖ１２は変位検出用印加信号ｆ１２の重畳後に静電支持用電極４１ｂに印加され、負電圧−Ｖ１２は同じ変位検出用印加信号ｆ１２の重畳後に隣接の静電支持用電極４１ａに印加されるようになっている。
【００１３】
一方、電流検出回路５１は（図７（ａ）参照）、制御出力回路５４側に接続されるのでなく、複数電極３１〜４８のうちの変位検出用電極３８，４８に接続されている。電流検出回路５１は、信号増幅用のアンプ等を具えているが、その入力ラインが変位検出用電極３８，４８の並列接続点に接続される。また、電流検出回路５１から出力された変位検出用検出信号Ｖｐがロータ制御回路５２や制御演算回路５３の入力回路へ送出されるようにもなっている。
【００１４】
ここで、制御演算回路５３における変位検出用検出信号Ｖｐの入力回路に言及すると（図７（ｃ）参照）、同期検波器とバンドパスフィルタとの従属接続回路に変位検出用検出信号Ｖｐと正弦波信号ｗ１とを入力して、変位検出用検出信号Ｖｐから正弦波信号ｗ１の成分を抽出する等のことで、例えばＸ方向変位ΔＸを検知するようになっている。他の変位ΔＹ，ΔＺ，Δφ，Δθについても同様である。
そして、このような信号検出回路によって、制御電極３１〜３７，４１〜４７の容量変化に基づいて相対変位ΔＸ，ΔＹ，ΔＺ，Δφ，Δθや回転状態が検出される。また、それを入力した制御演算回路５３及びロータ制御回路５２の姿勢制御および回転駆動によって、ジャイロロータ１０がジャイロケース２０内の中立位置に浮上して回転し続ける。さらに、それらに基づいて、静電浮上型ジャイロに作用した加速度等が、演算され、検知されるのである。
【００１５】
このような電子回路とジャイロ機構部とを備えた静電浮上型ジャイロ装置は、プリント基板等に実装して電気的接続が確立されるが、その場合、ジャイロケース２０を実装したプリント基板に電子回路の一部も実装されていた。その際、制御出力回路５４や電流検出回路５１など、ジャイロケース２０の各電極３１〜４８と直接的に接続される回路部分は、優先的に同一基板に実装される。また、電流検出回路５１のうちプリアンプはジャイロケース２０の上面等に実装されることもある。何れにしても、真空空間はジャイロケース２０の中にとどまり、ジャイロ機構部も電子回路も大気下で実装される。
また、ジャイロケース２０内のジャイロロータ１０収納空間に真空状態を確保するには、真空雰囲気中で組み立てるか、組み立ててから真空引きしていた。そして、その真空状態を長期間に亘って維持するため、真空空間にゲッタ部材（真空維持部材）も収納していた。
【００１６】
【特許文献１】
特許第３００８０７４号公報  （図１、図２、図４、図８）
【特許文献２】
特開２００１−２３５３２９号公報  （図１、図２、図３、図６）
【００１７】
【発明が解決しようとする課題】
ところで、静電浮上型ジャイロ装置の小形化が進むと、具体的にはジャイロロータ１０の径が数ｍｍ程度やそれ以上に縮小されると、真空雰囲気中での組立であっても、組立後の真空引きであっても、作業が各段にし辛くなる。このため、真空状態の確保が困難になるうえ、工数の増加や歩留まりの低下等による不所望なコストアップまで招きかねない。また、小形化に伴う寸法効果によってゲッターの負担が増すため、真空状態の維持も難しくなる。しかも、ガラス製ジャイロケース２０のスルーホールの気密にコストが嵩むため、コストアップまで招来してしまう。
【００１８】
そこで、小形化の要請とコストダウンの要請とを両立させるべく、真空状態の確保と維持に関し、実装状況も考慮に入れて、適切な態様での具体化を創案することが、技術的な課題となる。
この発明は、このような課題を解決するためになされたものであり、真空雰囲気をジャイロ機構部から電子回路部まで広げることで小形の静電浮上型ジャイロ装置を安価に実現することを目的とする。
【００１９】
【課題を解決するための手段】
このような課題を解決するために発明された第１乃至第５の解決手段について、その構成および作用効果を以下に説明する。
【００２０】
［第１の解決手段］
第１の解決手段の静電浮上型ジャイロ装置は、出願当初の請求項１に記載の如く、ジャイロロータを静電浮上可能かつ回転可能に内蔵するジャイロケースと、それらの相対変位を検出して前記ジャイロロータの姿勢制御を行う電子回路とを備えた静電浮上型ジャイロ装置において、外部接続端子を植設した密閉可能なパッケージに、前記電子回路の全部または一部と前記ジャイロケースと真空維持部材とを内蔵したものである。
【００２１】
具体的には、出願当初の請求項２に記載の如く、ジャイロロータを静電浮上可能かつ回転可能に内蔵するジャイロケースと、これに形成されている複数の電極のうち静電支持用電極および回転駆動用電極に前記ジャイロロータの姿勢制御用および回転駆動用の制御電圧をそれぞれ生成して印加する制御回路と、前記ジャイロロータと前記ジャイロケースとの相対変位を検出するための変位検出用印加信号を前記複数電極のうちの一部に印加する印加信号供給回路と、前記複数電極のうち前記制御電圧の印加されない変位検出用電極を経由したところで前記変位検出用印加信号に係る信号成分を検出して変位検出用検出信号を生成しこれを前記制御回路に送出する検出信号生成回路とを備えた静電浮上型ジャイロ装置において、真空維持部材が内蔵され複数の外部接続端子が貫通状態で植設された密閉可能なパッケージを具え、前記制御回路と前記印加信号供給回路と前記検出信号生成回路との全部またはその一部からなり前記外部接続端子に接続された電子回路、及び前記ジャイロケースを、前記パッケージに内蔵したものである。
【００２２】
このような第１の解決手段の静電浮上型ジャイロ装置にあっては、ジャイロ機構部と共に電子回路部もパッケージに格納される。また、そのパッケージを密閉する等のことで真空状態が確立され、その真空状態が真空維持部材によって維持されるが、ジャイロ機構部より大きく材質制限も少ないパッケージは高気密にし易いうえ、真空維持部材もジャイロ機構部のサイズ制約を免れて所要の大きさにできるので、真空状態が長期間に亘って維持される。そして、そのパッケージを複数端子付き電子部品と同様にしてプリント基板等に実装すると、機構部が固定されるとともに、電気的接続も確立される。
【００２３】
このように真空パッケージを導入して真空空間をジャイロ機構部よりも広くしたことにより、ジャイロ機構部を小さくしても真空維持等の困難性増加は回避される。しかも、真空パッケージは、無駄に大きい訳でなく、ジャイロ機構部の他に、重要な真空維持部材や、可能な範囲で電子回路も、内蔵している。そのため、装置全体ではコンパクトになる。実装も汎用技術が使えて容易になる。
したがって、この発明によれば、真空雰囲気をジャイロ機構部から電子回路部まで広げることで小形の静電浮上型ジャイロ装置を安価に実現することができる。
【００２４】
［第２の解決手段］
第２の解決手段の静電浮上型ジャイロ装置は、出願当初の請求項３に記載の如く、上記の第１の解決手段の静電浮上型ジャイロ装置であって、前記電子回路の全部または一部を集積したＩＣチップ（集積回路装置片・ダイ）が、直に（すなわち単体ではパッケージングされることなく）、前記パッケージに内蔵されている、というものである。
【００２５】
このような第２の解決手段の静電浮上型ジャイロ装置にあっては、電子回路が集積回路化にてコンパクトに纏められるうえ、そのＩＣチップが直に内蔵されるので、すなわちベアチップのまま搭載されるので、ＩＣパッケージの無い分だけ更に小形になる。なお、電子回路は、ベアチップの状態でも、ジャイロ機構部と共に真空雰囲気中に置かれるので、劣化の心配は無い。
このように、電子回路をベアチップで内蔵したことにより、更なる小形化が達成されることとなる。
したがって、この発明によれば、更に小形の静電浮上型ジャイロ装置を安価に実現することができる。
【００２６】
［第３の解決手段］
第３の解決手段の静電浮上型ジャイロ装置は、出願当初の請求項４に記載の如く、上記の第１，第２の解決手段の静電浮上型ジャイロ装置であって、前記電子回路のうちの内蔵部分と前記ジャイロケースとが一の搭載基板に搭載され、前記外部接続端子が前記搭載基板にボンディングワイヤを介して接続されている、というものである。
【００２７】
このような第３の解決手段の静電浮上型ジャイロ装置にあっては、搭載基板を利用してジャイロケースと内蔵電子回路との電気的接続がなされ、内蔵電子回路と外部回路との電気的接続が搭載基板と外部接続端子とを介して行われるが、搭載基板と外部接続端子は、直に接続されるのでなく、ボンディングワイヤを介して接続される。ボンディングワイヤは外部接続端子と比べて一般に細くて力も熱も伝え難い。
これにより、外部から外部接続端子を介して搭載基板に及ぶ熱ショック等の不所望な影響が緩和されるので、搭載基板をジャイロケースと同じくガラス等の脆い部材で作った場合でも、搭載基板の損壊は発生し難くなる。また、ワイヤボンディングは既製の装置や手法を用いてコストを掛けないで簡便に行える。
したがって、この発明によれば、小形で丈夫な静電浮上型ジャイロ装置を安価に実現することができる。
【００２８】
［第４の解決手段］
第４の解決手段の静電浮上型ジャイロ装置は、出願当初の請求項５に記載の如く、上記の第３の解決手段の静電浮上型ジャイロ装置であって、前記搭載基板の支持部材に剛体と弾性体とが含まれている、というものである。
あるいは、出願当初の請求項６に記載の如く、上記の第３の解決手段の静電浮上型ジャイロ装置であって、前記搭載基板が弾性支持されている、というものである。
【００２９】
このような第４の解決手段の静電浮上型ジャイロ装置にあっては、搭載基板が剛性支持部材によって所定位置に固定されるとともに、搭載基板のうち部品搭載や配線形成などのため剛体で支持していないところは、弾性支持部材にて過剰変形が抑えられる。これにより、搭載基板が更に壊れ難くなる。弾性支持部材だけで支持した場合でも、やはり搭載基板が壊れ難くなる。
したがって、この発明によれば、小形で一層丈夫な静電浮上型ジャイロ装置を安価に実現することができる。
【００３０】
［第５の解決手段］
第５の解決手段の静電浮上型ジャイロ装置は、出願当初の請求項７に記載の如く、上記の第１〜第４の解決手段の静電浮上型ジャイロ装置であって、温度センサが前記パッケージに内蔵されている、というものである。
【００３１】
このような第５の解決手段の静電浮上型ジャイロ装置にあっては、パッケージ内の温度が検出されるので、温度補償や過熱防止等が可能になる。しかも、真空中では、対流による熱伝達が無いので、温度補償等が簡便な回路でも的確に行える。これにより、環境温度が変化したときや、連続運転が長時間に及んだときでも、安定した動作状態が維持されることとなる。
したがって、この発明によれば、小形で安定な静電浮上型ジャイロ装置を安価に実現することができる。
【００３２】
【発明の実施の形態】
このような解決手段で達成された本発明の静電浮上型ジャイロ装置について、これを実施するための形態を幾つか説明する。静電浮上型ジャイロの信号検出回路を中心に述べると、既述した従来の信号検出回路では、変位検出用印加信号ｆ１〜ｆ１２を制御電圧Ｖ１，Ｖ１２等に重畳していることから、両者の電圧の和が制御出力回路５４の電源電圧Ｖｃｃを超えることは出来ないので、変位検出用印加信号ｆ１の振幅電圧Ｖｆと制御電圧Ｖ１の最大電圧とに電源電圧Ｖｃｃを割り振っている（図７（ｄ）参照）。一方、既述したように静電浮上型ジャイロの機構部の小形化が進むと、複数電極３１〜４８の容量が小さくなる。特に電流検出回路５１の検出対象である入力電流Ｉｐ、これは変位検出用検出信号Ｖｐの元であるが、この検出電流Ｉｐが激減する。このため、変位ΔＸ等を正確に求めるのに必要とされる適正レベルの変位検出用検出信号Ｖｐを得るには、変位検出用印加信号ｆ１の振幅電圧Ｖｆを大きくする必要がある。
【００３３】
しかしながら、所定の電源電圧Ｖｃｃの下で振幅電圧Ｖｆを増加させることは制御電圧Ｖ１の最大電圧の減少を伴うため、両者への割り振りのバランスが不所望に崩れてしまう（図７（ｅ）参照）。他の変位検出用印加信号も同じである。
そこで、同じ電源電圧の下で、制御電圧を犠牲にすることなく、変位検出用印加信号の振幅電圧を増やせるよう、信号検出回路を改良することも、重要である。
以下の第１〜第３の実施形態は、小形化に適う静電浮上型ジャイロの信号検出回路をも実現しようとするものである。
【００３４】
本発明の第１の実施形態は、上述した解決手段の静電浮上型ジャイロ装置であって、前記印加信号供給回路が、前記変位検出用印加信号を前記変位検出用電極に印加するものであり、前記検出信号生成回路が、前記制御回路における前記制御電圧の出力段回路の総て又はそのうちの幾つかに分散して付設された複数の電流検出回路を具有しており、前記電流検出回路は、それぞれ、付設先の出力段回路の出力電流について前記変位検出用印加信号に係る信号成分の検出を行うようになっている、というものである。あるいは、更に、前記電流検出回路が前記姿勢制御用制御電圧の出力段回路および前記回転駆動用制御電圧の出力段回路の何れにも付設されている、というものである。
【００３５】
このような静電浮上型ジャイロの信号検出回路にあっては、変位検出用信号が、変位検出用電極に印加され、それから、ジャイロロータを経て複数の制御電極に伝達される際に分割され、それぞれ該当する出力段回路の出力側に到達する。その分割割合には各制御電極の容量変化が反映されているので、電流検出回路の検出電流に基づいてジャイロロータとジャイロケースとの相対変位を算出することが可能である。また、電圧の制御を担う出力段回路は一般に出力インピーダンスが低いので、その出力ラインに負荷側から大きな電流信号を重畳させても、制御電圧の周波数より重畳信号の周波数が十分に高ければ、制御電圧に重畳発現する電圧変動は僅かなものにすぎず、ジャイロロータの運動には影響が無い。そのため、制御電圧に出力段回路の最大出力電圧の大部分を割り当てると同時に、変位検出用印加信号に変位検出用電極の許容電圧を割り当てることが、ジャイロの動作特性や制御特性を損なうことなく、行えることとなる。
【００３６】
このように制御電圧と変位検出用信号との重畳が電圧有意の信号と電流有意の信号とによって遂行されるようにしたことにより、制御電圧を犠牲にすることなく変位検出用印加信号の振幅電圧を増やすことが可能となる。その結果、静電浮上型ジャイロの小形化に伴って電極容量が小さくなっても、変位検出用印加信号のレベルを上げることで容易に、適正レベルの変位検出用検出信号が得られる。したがって、この実施形態によれば、小形化に適う静電浮上型ジャイロの信号検出回路を実現することができる。特に、姿勢制御用だけでなく回転駆動用についても電流検出にて容量変化を検知するように構成した場合、変位検出用電極が変位検出用印加信号の専用になるので、変位検出用印加信号の設定が一層容易になる。
【００３７】
本発明の第２の実施形態は、上述した実施形態の静電浮上型ジャイロ装置であって、前記電流検出回路が、付設先の出力段回路の給電線に介挿接続されたカレトミラーを具備している、というものである。あるいは、更に、前記カレトミラーが前記出力段回路に複数設けられ、これら複数カレトミラーの入力側は前記給電線のうち高電位側のものと低電位側のものとに分かれて介挿接続され、前記複数カレトミラーの出力ライン同士が接続されている、というものである。
【００３８】
この場合、電流検出が出力段回路の給電線を利用して行われる。これにより、出力段回路に電流検出回路を付設しても、出力段回路の出力ラインに新たな部材や素子が直に付加されることは無いので、制御電圧の出力特性に不所望な影響を与えるおそれもなく、出力段回路の再設計などの設計負担増が回避される。その結果、小形化に適う静電浮上型ジャイロの信号検出回路を容易に実現することができる。特に、高電位側と低電位側のカレトミラー出力を合流させた場合、差動増幅によって所望の信号が明瞭に得られる、という更なる利点もある。
【００３９】
本発明の第３の実施形態は、上述した実施形態の静電浮上型ジャイロ装置であって、前記印加信号供給回路が前記変位検出用印加信号として三角波の電圧信号を供給する、というものである。あるいは、更に、前記変位検出用印加信号に同期して前記変位検出用検出信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換回路が設けられている、というものである。
このような信号検出回路にあっては、変位検出用電極に三角波の電圧信号が印加される。そのことと、一般に交流的には中立の定電位になるジャイロロータを介在させた変位検出用電極や制御電極などの容量素子相当部材を経て変位検出用信号が伝達されることから、変位検出用検出電流が矩形波状になる。これにより、デジタル処理に先立つ標本化・サンプリングのタイミングが緩和される。その結果、小形化にもデジタル化にも適う静電浮上型ジャイロの信号検出回路を実現することができる。
【００４０】
このような解決手段や実施形態で達成された本発明の静電浮上型ジャイロ装置について、これを実施するための具体的な形態を、以下の第１，第２実施例により説明する。
図１〜図４に示した第１実施例は、上述した第１〜第２の解決手段（当初請求項１〜３）及び実施形態を具現化したものであり、図５に示した第２実施例は、上述の第３〜第５の解決手段（当初請求項４〜６）を具現化したものである。
なお、それらの図示に際し従来と同様の構成要素には同一の符号を付して示したので、重複する再度の説明は割愛し、以下、従来との相違点を中心に説明する。
【００４１】
【第１実施例】
本発明の静電浮上型ジャイロ装置の第１実施例について、その具体的な構成を、図面を引用して説明する。図１は、装置パッケージングの構造を示し、（ａ）が装置の正面図、（ｂ）が蓋を外したところの平面図、（ｃ）が縦断面斜視図である。図２は、（ａ）が信号検出回路を含む全体回路図、（ｂ）が変位検出用印加信号の発生回路、（ｃ）が電流検出回路である。また、図３は、（ａ）が拘束制御系の信号入力回路、（ｂ）がロータ駆動系の信号入力回路である。なお、明瞭な対比等のため、ここでも、電子回路部は環状ロータ型ジャイロ対応のものを具体例とする。先ずジャイロ機構部を説明し、次に電子回路部を説明する。
【００４２】
このジャイロ装置７０は（図１参照）、キャップ７１（蓋体）とボックス７２（箱体、缶体）とからなる密閉可能な装置パッケージ（真空収容器）を具えたものであり、その中には、既述したジャイロロータ１０及びジャイロケース２０からなるジャイロ機構部と、ガラス等の絶縁性基板からなるベース７３（搭載基板）と、ゲッター７５（真空維持部材）と、ＩＣ７７，７８（集積回路）とが格納されている。
【００４３】
キャップ７１とボックス７２は、気密性に優れ加工も容易な部材たとえば金属からなり、ボックス７２にキャップ７１を被せて、ボックス７２の正面壁に貫通形成されている真空吸引口７６から排気すると、内部空間が真空になり、さらに真空吸引口７６に栓をすると、気密に封止されて、真空状態が確立されるようになっている。ボックス７２の底面には、多数のピン７４（外部接続端子）が植設されている。ピン７４は、装置パッケージの内外で電気導通をとるとともに、プリント基板などへの実装時にパッケージを支持するためのものであり、例えば多ピンＩＣのＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージのピンと同様の良導体からなり、この例では概ね四辺形状に列設されていて、何れもボックス７２の底面を貫通していている。ピン７４の貫通穴には固定と気密と絶縁のため例えば溶融ガラス等が充填されている。
【００４４】
ベース７３は、ボックス７２の内底より一回り小さい平板からなり、ボックス７２内で多数のピン７４によって支持されて、ボックス７２底面から僅かに離れている。図示は割愛したがベース７３の上面には配線パターンが形成されていて、そのうち適宜な配線が各ピン７４に接続されている。この接続は金属等で剛になされていてピン７４とベース７３との連結を兼ねている。ベース７３の上面には、ジャイロケース２０とＩＣ７７，７８が搭載されており、それらと配線パターンとの接続は、ワイヤボンディングでも可能であるが、この例では、ＩＣ７７，７８がベアチップのまま搭載されているので、金バンプや半田ボール等を介在させて一括接続するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式にてなされている。
【００４５】
ジャイロ機構部は、ジャイロケース２０のジャイロロータ１０格納空間を既述の如く真空密封したものでも良いが、この場合は、ジャイロケース２０が丸ごと真空の装置パッケージに納められるので、密封の必要が無く、ジャイロケース２０内にゲッタ部材を内蔵する必要も無い。
ゲッター７５は、装置パッケージ内の真空空間に残っていた又は入り込んできた酸素や窒素等の気体を吸着して真空状態を維持するものであり、ジャイロケース２０に内蔵されていた従来のゲッタ部材と比べて、材質は同じであるが、サイズは可成り大きくなっている。ゲッター７５は、ベース７３に搭載しても良いが、この例では、非蒸発ゲッターと呼ばれ通電加熱にて活性化されるものが採用されているので、ワイヤを介して２本のピン７４で支持されている。
【００４６】
ＩＣ７７，７８は、電子回路が既述した図７（ａ）の構成であれば、制御出力回路５４や，電流検出回路５１，印加信号ｆ１〜ｆ１２の供給回路などを集積したものである。もっとも、ここでは、電子回路が信号検出回路を中心に改良されているので、それに応じて、ＩＣ７７，７８への集積部分も一部異なっている。具体的な集積部分は、電子回路の相違点を詳述した後で述べるが、ＩＣ７７，７８は、ベアチップのままベース７３に搭載される。チップ数は、図示のように２個でも良く、１個に纏めても良く、３個以上でも良い。
【００４７】
次に電子回路部を説明する。この電子回路が既述した従来例のものと相違するのは（図２（ａ）参照）、電流検出回路５１に代わって印加信号発生回路６１（印加信号供給回路）が変位検出用電極３８，４８に接続されている点と、制御出力回路５４の出力に対する変位検出用印加信号ｆ１〜ｆ１２の重畳が無くなってその代わり制御出力回路５４それぞれに電流検出回路６４が付設された点と、制御回路５２，５３がデジタル化されてロータ制御回路６２及び制御演算回路６３になった点である。
【００４８】
印加信号発生回路６１は、周波数がジャイロロータ１０の運動に影響しないほど高いという要件を満たせば変位検出用印加信号Ｖ０として正弦波の信号を発生するものでも良く、変位検出用印加信号Ｖ０の振幅は電源電圧の許す範囲で任意に設定して良いが、ここでは（図２（ｂ）参照）、変位検出用印加信号Ｖ０として三角波の電圧信号を発生するために、一対の定電流回路を逆向きに設け、クロックＣＬＫａで切り替わるスイッチ等にて、電流送出と電流吸入とを交互に繰り返すようになっている。
【００４９】
このような定電流回路対とスイッチ回路とによって生成された変位検出用印加信号Ｖ０は、図示のように適宜なカップリングコンデンサ６１ａを介して又はそのようなものを介さず直に変位検出用電極３８，４８に印加される。そのように構成すると、印加信号発生回路６１から変位検出用電極３８，４８の並列接続点に供給される変位検出用印加電流ｉ０は、定電流の向きがクロックＣＬＫａに同期して反転する矩形波状のものとなり、変位検出用印加信号Ｖ０は三角波の電圧信号となる。なお、クロックＣＬＫａの周波数は例えば１ＭＨｚ以上にされる。これは制御電圧の有効周波数とされる数十ｋＨｚより遙かに高く、上記要件が満たされる。
【００５０】
電流検出回路６４は（図２（ａ）参照）、制御演算回路６３から静電支持用電極３１〜３６，４１〜４６へ姿勢制御用の制御電圧Ｖ１，Ｖ１２等を送出する１２個または１２組の制御出力回路５４それぞれに付設されるとともに、ロータ制御回路６２からロータ駆動用電極３７へ回転駆動用の制御電圧を送出する制御出力回路５４それぞれにも付設される。それぞれの電流検出回路６４は（図２（ｃ）参照）、一対のカレントミラー６４ａ，６４ｂと、それらの出力ライン同士を接続させた差動出力ライン６４ｃと、信号増幅や雑音除去等を行って変位検出用検出電流ｉ１等を出力するアンプ等６４ｄからなる。
【００５１】
カレントミラー６４ａは、入力側が付設先の制御出力回路５４（そのうち特に出力段回路）の給電線のうち高電位側のもの（＋）に介挿接続され、カレントミラー６４ｂは、入力側が付設先の制御出力回路５４（そのうち特に出力段回路）の給電線のうち低電位側（−）のものに介挿接続され、両者の出力側は共に差動出力ライン６４ｃに接続される。これにより、電流検出回路６４は、何れも、該当する制御出力回路５４の出力電流を検出してそれと同じか又は対応している変位検出用検出電流ｉ１〜ｉ１２，ｒ１〜ｒ６を生成するものとなっている。
【００５２】
制御演算回路６３の演算内容は基本的に従来例と変わらないが、回路構成は（図３（ａ）参照）、ＤＳＰ６６（デジタルシグナルプロセッサ）の採用によってデジタル化されているため、前段に、Ａ／Ｄ変換回路６５が設けられている。Ａ／Ｄ変換回路６５は、この例では、６個が設けられ、何れも、クロックＣＬＫｂのタイミングでサンプリング・標本化して、例えば１２ビットで量子化するようになっている。クロックＣＬＫｂは、上述したクロックＣＬＫａの位相を例えば９０゜ずらしたものであり、クロックＣＬＫａに同期している。なお、スイッチング時の過渡状態を外せば、位相差は９０゜以外でも良く、周波数は逓倍または逓減されていても良い。
【００５３】
６個のＡ／Ｄ変換回路６５は、静電支持用電極３１への変位検出用検出電流ｉ１と静電支持用電極４１への変位検出用検出電流ｉ１２との差をとってＸ方向変位ΔＸの成分を抽出した信号と、静電支持用電極３２への変位検出用検出電流ｉ２と静電支持用電極４２への変位検出用検出電流ｉ１１との差をとってＹ方向変位ΔＹの成分を抽出した信号と、静電支持用電極３３への変位検出用検出電流ｉ３と静電支持用電極４３への変位検出用検出電流ｉ１０との差をとってＺ＋φ方向変位ΔＺ＋Δφの成分を抽出した信号と、静電支持用電極３４への変位検出用検出電流ｉ４と静電支持用電極４４への変位検出用検出電流ｉ９との差をとってＺ＋θ方向変位ΔＺ＋Δθの成分を抽出した信号と、静電支持用電極３５への変位検出用検出電流ｉ５と静電支持用電極４５への変位検出用検出電流ｉ８との差をとってＺ−φ方向変位ΔＺ−Δφの成分を抽出した信号と、静電支持用電極３６への変位検出用検出電流ｉ６と静電支持用電極４６への変位検出用検出電流ｉ６との差をとってＺ−θ方向変位ΔＺ−Δθの成分を抽出した信号とに割り振られる。
【００５４】
ロータ制御回路６２の演算内容も基本的に従来例と変わらないが、回路構成は（図３（ｂ）参照）、やはり、ＤＳＰ６７の採用によってデジタル化されているため、前段に量子化手段が設けられている。量子化手段は、Ａ／Ｄ変換回路６５と同じでも良いが、ロータ回転制御の遂行には変位検出用検出電流ｒ１〜ｒ６のうち一つ以上の位相が把握できれば足りるので、この例では、Ａ／Ｄ変換回路６５より簡便なコンパレータＣＯＭＰが変位検出用検出電流ｒ１〜ｒ６それぞれに設けられている。二値化された各変位検出用信号は、ＤＳＰ６７のサンプリングプログラムの処理によってＤＳＰ６７に随時入力されて標本化された後、ジャイロロータ１０のＺ軸周りの回転状態に基づいて三相パルス状信号などの回転駆動用制御電圧を生成する公知の演算に供されるようになっている。
【００５５】
このような電子回路のうち、ＩＣ７７，７８に集積されるのは、制御出力回路５４や，電流検出回路６４，印加信号発生回路６１などである。ＤＳＰ６６，６７は、専用品を作っても良いが、汎用の市販品でも足りるので、そのようなＤＳＰ６６，６７はＩＣ７７，７８に集積されない。
【００５６】
この第１実施例の静電浮上型ジャイロ装置について、その使用態様及び動作を、図面を引用して説明する。図１（ｄ）は、装置実装状況を示す斜視図である。また、図４は、（ａ）が制御電圧印加部分の詳細図であり、（ｂ）〜（ｆ）は何れも信号波形例である。ここでも、先ず機構部の実装態様を説明し、次に電子回路の動作を説明する。
【００５７】
ジャイロ装置７０をプリント基板８０に実装するには（図１（ｄ）参照）、それに先立って、プリント基板８０に、ピン７４対応のスルーホールと電気接続のための配線パターンを形成しておく。そのプリント基板８０に、一般的なＩＣ実装技術を用いて、ＤＳＰ６６，６７といったＩＣやその他の電子部品を実装する。電源回路を構成するレギュレータＩＣ８１や平滑コンデンサ８２等も実装しておく。それから、プリント基板８０のスルーホールにピン７４を差し込んで、半田付け等にて接続する。
【００５８】
そうすると、ジャイロ装置７０がプリント基板８０に固定され、ひいてはジャイロケース２０がプリント基板８０に対して固定されるとともに、ジャイロケース２０の各電極３１〜４８と電子回路との電気的接続が確立される。具体的には、電子回路のうち内蔵部分であるＩＣ７７，７８はジャイロ装置７０組立完了時点でベース７３の配線パターンによってジャイロケース２０と接続されているので、それらと電子回路の残部たとえばＤＳＰ６６，６７とが、プリント基板８０の配線パターンとピン７４とを介して、接続される。こうして、静電浮上型ジャイロ装置がプリント基板８０に搭載され、それが自動車等に組み込まれると、ジャイロ機構部および電子回路部が動作可能となる。
【００５９】
次に電子回路の動作説明に移るが（図４（ａ）参照）、従来例との対比明瞭化等のため、環状ロータ型の６対の静電支持用電極のうち電極対３１，４１について、制御電圧の印加状況を詳述する。制御電圧Ｖ１はやはり正電圧Ｖ１ｂと負電圧Ｖ１ａとの対に分けられて、正電圧Ｖ１ｂは静電支持用電極３１ｂに印加され、負電圧Ｖ１ａは隣接の静電支持用電極３１ａに印加される。また、制御電圧Ｖ１２も正電圧Ｖ１２ｂと負電圧Ｖ１２ａとの対に分けられて、正電圧Ｖ１２ｂは静電支持用電極４１ｂに印加され、負電圧Ｖ１２ａは隣接の静電支持用電極４１ｂに印加される。
【００６０】
そして（図４（ｂ）参照）、ジャイロロータ１０がＺ軸周りの回転は別として中立位置に静止しているとき静電支持用電極３１，４１に印加される一定のオフセット電圧をＶｏｆとし、姿勢制御のために算出され変化するＸ軸制御電圧成分をＶｘとすると、正電圧Ｖ１ｂのうち制御出力回路５４の出力する主成分は＋Ｖｏｆ＋Ｖｘにされ、負電圧Ｖ１ａの主成分は−Ｖｏｆ−Ｖｘにされ、正電圧Ｖ１２ｂの主成分は＋Ｖｏｆ−Ｖｘにされ、負電圧Ｖ１２ａの主成分は−Ｖｏｆ＋Ｖｘにされる。ここまでは基本的に従来例と同様であるが、変位検出用信号の重畳については従来例と異なるため、これらの制御電圧Ｖ１，Ｖ１２等へ直に変位検出用印加信号Ｖ０が重畳されるようなことはない。もっとも、変位検出用印加信号Ｖ０が伝達されて来たことの影響は受ける。
【００６１】
すなわち（図４（ｃ）参照）、印加信号発生回路６１によって、電圧波形が三角波状に変化する変位検出用印加信号Ｖ０が発生され、これが変位検出用電極３８，４８とジャイロロータ１０と静電支持用電極３１，４１を順に経て制御電圧Ｖ１，Ｖ１２に重畳する。変位検出用印加電圧信号Ｖ０の振幅は、印加信号発生回路６１に昇圧回路等を付設すれば、制御出力回路５４の電源電圧Ｖｃｃを超えることも可能であり、従来の変位検出用印加信号ｆ１，ｆ１２に比べて可成り大きい。これに対し（図４（ｂ）参照）、制御電圧Ｖ１，Ｖ１２に重畳する電圧成分は極めて小さいので、正電圧Ｖ１ｂの波形は主成分＋Ｖｏｆ＋Ｖｘの波形から大きく離れることなくそれに沿い、負電圧Ｖ１ａは主成分−Ｖｏｆ−Ｖｘに沿い、正電圧Ｖ１２ｂは主成分＋Ｖｏｆ−Ｖｘに沿い、負電圧Ｖ１２ａは主成分−Ｖｏｆ＋Ｖｘに沿い、いずれも主成分とほぼ同様の波形を描く。
【００６２】
一方、変位検出用印加電圧信号Ｖ０と共に変位検出用印加電流ｉ０（図４（ｄ）参照）も変位検出用電極３８，４８とジャイロロータ１０と静電支持用電極３１，４１等を順に経て制御出力回路５４の出力ラインに伝達されるが、その際に変位検出用印加電流ｉ０は複数電極３１〜４８の容量に基づいて分割され、伝達先でそれぞれ該当個所の電流検出回路６４によって変位検出用検出電流信号ｉ１〜ｉ１２として検出される。これらの電流信号は（図４（ｅ）の変位検出用検出電流ｉ１を参照）、分割に応じた明確な電流値を示し、クロックＣＬＫａに対応した周波数の矩形波となる。
【００６３】
そして（図４（ｆ）及び図３（ａ）参照）、クロックＣＬＫａに同期しているが位相のずれているクロックＣＬＫｂのタイミングで、Ｘ方向変位ΔＸを反映した電流信号（ｉ１−ｉ１２）や同様の信号がＡ／Ｄ変換回路６５によって量子化され、それらを取り込んだＤＳＰ６６によって姿勢制御のための公知の演算が行われる。また、慣性空間に対する角速度や加速度なども算出される。こうして、この場合も、姿勢制御や加速度検出等が適切に遂行される。さらに、変位検出用検出電流ｒ１〜ｒ６が二値化されてＤＳＰ６７に取り込まれ、それらを取り込んだＤ６７ＳＰによって回転駆動のための公知の演算が行われる。回転駆動用制御電圧の基本周波数は上限が数百Ｈｚ程度であるが、変位検出用検出電流ｒ１〜ｒ６の基本周波数は上述したように高いので、両者は容易かつ正確に弁別される。こうして、ロータ回転駆動も適切に遂行される。
【００６４】
以上の説明より明らかに、この実施例の静電浮上型ジャイロの信号検出回路にあっては、変位検出用印加電圧信号Ｖ０を必要に応じて拡大することが可能かつ容易であり、しかも、制御電圧Ｖ１，Ｖ１２等も制御出力回路５４の電源電圧Ｖｃｃ近くまで拡大できるので、例えジャイロ機構部の小形化に伴って複数電極３１〜４８の容量が小さくなったとしても、十分な信号レベルを確保することができて、変位の検出を適切に果たすことはもちろん、姿勢制御性能の向上にも貢献する。
【００６５】
また、ジャイロ装置７０は、扱い慣れたＩＣ例えばＰＧＡタイプＩＣとほぼ同様にして簡単に実装することができる。さらに、ジャイロ装置７０の真空引きに関しても、ジャイロケース２０より大きくで丈夫なため扱い易い装置パッケージが対象なので、作業が楽になるうえ、既存の設備や治具を継続使用するのも容易となる。その真空状態の維持に関しては、ゲッター７５を十分に大きくすることが可能であり、例えばジャイロケース２０に納まらないほど大きくすることも可能なので、真空状態が長期間に亘って維持される。その真空空間を、従来は薄いガラス等で密封していたが、それより厚くても良く変形能にも富む金属等で出来たパッケージ７１＋７２で密封しているので、気密性能が向上して、更に長期間に亘って真空状態が維持される。しかも、ジャイロ装置７０には、ジャイロケース２０が内蔵されているだけでなく、電子回路の一部であるＩＣ７７，７８もベアチップの状態で内蔵されており、これによって、電子回路部のコンパクト実装が一段と進められている。なお、ＩＣ７７，７８は、ベアチップ搭載であるが、それを囲むジャイロ装置７０の内部空間は真空状態になっているので、酸化等にて劣化することが無い。
【００６６】
【第２実施例】
本発明の静電浮上型ジャイロ装置の第２実施例について、その具体的な構成を、図面を引用して説明する。図５は、（ａ）が蓋を外した装置の平面図、（ｂ）がＢＢ断面矢視図、（ｃ）がＣＣ断面矢視図である。
この静電浮上型ジャイロ装置９０が上述した第１実施例のジャイロ装置７０と相違するのは、温度センサ９１と混在ＩＣ９２とがベース７３に追加搭載された点と、ベース７３が一回り小さくなった点と、それに伴って支持ピン９３とシリコンゴム９４とコイルスプリング９５とボンディングワイヤ９６とが導入された点である。
【００６７】
温度センサ９１は、集積化に適した例えばシリコン半導体利用のものが採用され、それ用のアンプや温度補償回路と一緒にワンチップＩＣに纏められて、やはりベアチップのままベース７３に搭載されている。
混在ＩＣ９２には、制御演算回路６３のアンプやＡ／Ｄ変換回路６５に加えて、ロータ制御回路６２のアンプやコンパレータＣＯＭＰも、集積されている。
これにより、ジャイロ装置９０の電子回路のうち少なくともアナログ回路に関しては総てが装置パッケージ７１＋７２に内蔵される。
【００６８】
ベース７３は、ピン７４列設範囲よりも小さくなってピン７４から離れ、配線パターンとピン７４との接続は、ピンより細いボンディングワイヤ９６でなされる。ボックス７２内でのベース７３の支持は、支持ピン９３（剛体）による剛な支持を基本としている。支持ピン９３は、ピン７４と同じ導電材からなるものでも絶縁材からなるものでも良いが、ピン７４の列より内側で例えば四隅に配置されて、ベース７３に剛接される。ベース７３の支持は、シリコンゴム９４（弾性体）やコイルスプリング９５（弾性体）によって補助される。図示の例では、シリコンゴム９４はベース７３とボックス７２との間に装着され、コイルスプリング９５はジャイロケース２０とキャップ７１との間に装着されており、これらは、互いに押し合うことで、支持ピン９３から遠いベース７３の中央部位と、そこに搭載されているジャイロケース２０を、緩やかに支えるようになっている。
【００６９】
この場合、温度センサ９１が内蔵されているので、パッケージ内の温度が検出される。そして、温度変化の影響を受けやすいところ例えばアナログ回路に対して温度補償が働くので、補償範囲内なら温度が変動しても、信号の検出や制御電圧の印加などが正確に行われて、動作状態が安定する。さらに過熱したようなときには、アラーム信号を出したり、緊急停止に及ぶこともある。
【００７０】
また、ベース７３とピン７４との間には細いボンディングワイヤ９６が介在している。そのため、パッケージの温度が急に上昇したような場合でも、ボックス７２の熱がベース７３に伝わる際に、ピン７４だけでなくボンディングワイヤ９６をも経由することから、熱流が絞られるので、ベース７３の温度変化は穏やかになされ、熱ショックによる割れ等は生じない。
【００７１】
さらに、パッケージに衝撃が加えられたような場合には、四隅の支持ピン９３で支持されたベース７３の変形によって、ジャイロケース２０への衝撃が緩和されるが、ベース７３は脆いので割れ易い。
これに対しては、ベース７３の中央部がシリコンゴム９４とコイルスプリング９５とで弾性支持されているので、ベース７３を損傷させるようなベース７３の過剰変形は抑制される。
これにより、ジャイロケース２０の衝撃緩和とベース７３の損傷防止とのトレードオフが適切なバランスでなされる。
【００７２】
【その他】
なお、上記の各実施例では、板状のキャップ７１と箱状のボックス７２とからなる装置パッケージが用いられていたが、装置パッケージはこれに限られない。装置パッケージは、気密封止可能な容器であれば良く、例えばキャップ７１とボックス７２との形状が入れ替わっていても良い。真空吸引口７６も正面に限らずパッケージの何処に有っても良い。真空雰囲気中で組み立てるときのように真空引きが要らないときは、真空吸引口７６を形成する必要が無い。
上記の第２実施例では、弾性体９４，９５が異質のものであったが、これらは同質のものであっても良く、何れかを省いても良い。
【００７３】
また、ベース７３と支持ピン９３との接合が剛接合であったが、この接合についても、板バネ等の弾性体を介在させて、ベース７３が弾性支持部材のみによって弾性支持されるようにしても良い。これにより、衝撃を吸収する機能が向上する。衝撃が加わったときの問題点としては、ベース７３の損傷の他、ロータが電極またはストッパーに衝突してロータの回転が止まると浮上と回転のシーケンスをやり直す必要があるが、そのような問題も回避することができる。ガラス基板のベース７３を更に割れ難くするために、ベース７３を円板形にするのも良い。
【００７４】
また、信号検出回路に関しても種々の変形が可能である。例えば、制御電圧Ｖ１用の制御出力回路５４及び電流検出回路６４を、正電圧Ｖ１ｂ用のアンプ及び検出回路と負電圧Ｖ１ａ用のアンプ及び検出回路とに分けて設けるのも良い。さらに、そのように対で設けられていた電流検出回路の一方を省いても良い。例えば、静電支持用電極３１ｂに正電圧Ｖ１ｂを印加する方のアンプにだけ電流検出回路を付設し、静電支持用電極３１ａに負電圧Ｖ１ａを印加する方のアンプには電流検出回路を付設しない、という構成も可能であり有用である。また、Ａ／Ｄ変換回路６５の上流に逐次選択切換回路を設けて、Ａ／Ｄ変換回路６５の個数を減らすのも良い。
【００７５】
なお、電流検出回路６４とＤＳＰ６６との間に存在するＡ／Ｄ変換回路６５等は、上述したように制御演算回路６３の一部であるとしても良いが、制御演算回路に属するのでなく信号検出回路の一部をなしているとしても、両者に属しているインターフェイス部としても、不都合は無い。また、制御演算回路６３のＤＳＰ６６とロータ制御回路６２のＤＳＰ６７は、上述したように別個に設けても良いが、両方のプログラムをインストールしたＤＳＰに纏めても良い。
【００７６】
【発明の効果】
以上の説明から明らかなように、本発明の第１の解決手段の静電浮上型ジャイロ装置にあっては、真空パッケージを導入して真空空間をジャイロ機構部よりも広げ、その中に真空維持部材や電子回路まで取り込んだことにより、真空維持等の困難性を増すことなく小形化を進めることが可能となり、その結果、小形の静電浮上型ジャイロ装置を安価に実現することができたという有利な効果が有る。
【００７７】
また、本発明の第２の解決手段の静電浮上型ジャイロ装置にあっては、電子回路のベアチップ内蔵も行ったことにより、更に小形の静電浮上型ジャイロ装置を安価に実現することができたという有利な効果を奏する。
【００７８】
さらに、本発明の第３の解決手段の静電浮上型ジャイロ装置にあっては、外部から搭載基板への影響をワイヤボンディングにて緩和したことにより、小形で丈夫な静電浮上型ジャイロ装置を安価に実現することができたという有利な効果が有る。
【００７９】
また、本発明の第４の解決手段の静電浮上型ジャイロ装置にあっては、剛性支持と弾性支持とを組み合わせて搭載基板の損壊防止を更に強化したことにより、小形で一層丈夫な静電浮上型ジャイロ装置を安価に実現することができたという有利な効果を奏する。
【００８０】
また、本発明の第５の解決手段の静電浮上型ジャイロ装置にあっては、温度補償等が簡便かつ的確に行えるようにもしたことにより、小形で安定な静電浮上型ジャイロ装置を安価に実現することができたという有利な効果が有る。
【図面の簡単な説明】
【図１】本発明の静電浮上型ジャイロ装置の第１実施例について、（ａ）が装置の正面図、（ｂ）が蓋を外したところの平面図、（ｃ）が縦断面斜視図、（ｄ）が装置実装状況を示す斜視図である。
【図２】（ａ）が、信号検出回路を含む全体回路図、（ｂ）が変位検出用印加信号の発生回路、（ｃ）が電流検出回路である。
【図３】（ａ）が拘束制御系の信号入力回路、（ｂ）がロータ駆動系の信号入力回路である。
【図４】（ａ）が制御電圧印加部分の詳細図、（ｂ）〜（ｆ）は何れも信号波形例である。
【図５】本発明の静電浮上型ジャイロ装置の第２実施例について、（ａ）が蓋を外した装置の平面図、（ｂ）がＢＢ断面矢視図、（ｃ）がＣＣ断面矢視図である。
【図６】従来の静電浮上型ジャイロの機構部を示し、（ａ）〜（ｃ）が円板形ロータの例、（ｄ）及び（ｅ）が環状ロータの例であり、（ａ）及び（ｄ）が縦断正面図、（ｂ）と（ｃ）と（ｅ）が内蔵部品の展開斜視図である。
【図７】従来の信号検出回路について、（ａ）が、制御回路等に信号検出回路を加えた全体回路図、（ｂ）が制御出力回路の詳細な接続図、（ｃ）が一部の信号入力回路、（ｄ）及び（ｅ）が電圧分配例である。
【符号の説明】
１０  ジャイロロータ（ジャイロ機構部）
２０  ジャイロケース（ジャイロ機構部）
２１  上側底部材（ジャイロケース、ジャイロ機構部）
２２  下側底部材（ジャイロケース、ジャイロ機構部）
２３  スペーサ（ジャイロケース、ジャイロ機構部）
３１〜３６  静電支持用電極（姿勢制御用電極、制御電極、拘束制御系）
３７  ロータ駆動用電極（回転電極、ロータ駆動系）
３８  変位検出用電極（検出電極、変位検出系）
４１〜４６  静電支持用電極（姿勢制御用電極、制御電極、拘束制御系）
４７  ロータ駆動用電極（回転電極、ロータ駆動系）
４８  変位検出用電極（検出電極、変位検出系）
５１  電流検出回路（変位検出系）
５２  ロータ制御回路（制御回路、ロータ駆動系）
５３  制御演算回路（制御回路、拘束制御系）
５４  制御出力回路（制御回路、拘束制御系）
５５  Ａ／Ｄ変換回路（制御演算回路、拘束制御系）
５６  ＤＳＰ（デジタルシグナルプロセッサ、制御演算回路、拘束制御系）
６１  印加信号発生回路（印加信号供給回路、信号検出回路、変位検出系）
６２  ロータ制御回路（制御回路、ロータ駆動系）
６３  制御演算回路（制御回路、拘束制御系）
６４  電流検出回路（検出信号生成回路、信号検出回路、変位検出系）
６４ａ，６４ｂ  カレントミラー（電流反転回路）
６５  Ａ／Ｄ変換回路（信号入力回路、信号検出回路＋制御演算回路）
６６  ＤＳＰ（デジタルシグナルプロセッサ、制御演算回路、拘束制御系）
６７  ＤＳＰ（デジタルシグナルプロセッサ、制御演算回路、ロータ駆動系）
７０  ジャイロ装置（静電浮上型ジャイロ装置）
７１  キャップ（蓋体、真空収容器、気密封止パッケージ）
７２  ボックス（箱体、缶体、真空収容器、気密封止パッケージ）
７３  ベース（ガラス基板、絶縁性基板、機構部と回路部の搭載基板）
７４  ピン（リード、外部接続端子）
７５  ゲッター（真空維持部材）
７６  真空吸引口（貫通穴＋密栓）
７７，７８  ＩＣ（電流検出回路等、制御出力回路等）
８０  プリント基板（回路印刷基板、ジャイロ装置の実装基板）
８１  レギュレータＩＣ（電源回路）
８２  平滑コンデンサ（電源回路）
９０  ジャイロ装置（静電浮上型ジャイロ装置）
９１  温度センサ
９２  混在ＩＣ（Ａ／Ｄ変換、Ｄ／Ａ変換、デジタルアナログ変換回路）
９３  支持ピン（剛体、剛性支持部材）
９４  シリコンゴム（弾性体、弾性支持部材）
９５  コイルスプリング（弾性体、弾性支持部材）
９６  ボンディングワイヤ
【図１】
2004257911.tif 000003
【図２】
2004257911.tif 000004
【図３】
2004257911.tif 000005
【図４】
2004257911.tif 000006
【図５】
2004257911.tif 000007
【図６】
2004257911.tif 000008
【図７】
2004257911.tif 000009