(57)【要約】    【課題】  本発明は、サスティナーボードを統合すると共に、電磁気的な干渉を減らすようなプラズマディスプレイパネルモジュールに関する。    【解決手段】  本発明のプラズマディスプレイパネルモジュールは、スキャン電極ライン及びサステイン電極ラインとデータ電極ラインとを備えるプラズマディスプレイパネルと、スキャン電極ライン及びサステイン電極ラインを駆動させるための統合駆動ボードと、統合駆動ボードと前記スキャン電極ラインとの間に接続された第１導電経路と、統合駆動ボードと前記サステイン電極ラインとの間に接続された第２導電経路と、プラズマディスプレイパネルからの熱を放出させると共に前記第２導電経路が貫通するための貫通ホールが形成された金属板とを備える。【選択図】  図６
2004348138.tif 000002
【特許請求の範囲】
【請求項１】
スキャン電極ライン及びサステイン電極ラインとデータ電極ラインとを備えるプラズマディスプレイパネルと、
前記スキャン電極ライン及びサステイン電極ラインを駆動させるための統合駆動ボードと、
前記統合駆動ボードと前記スキャン電極ラインとの間に接続された第１導電経路と、
前記統合駆動ボードと前記サステイン電極ラインとの間に接続された第２導電経路と、
前記プラズマディスプレイパネルからの熱を放出させると共に、前記第２導電経路が
貫通するための貫通ホールが形成された金属板と、
を備えることを特徴とする、プラズマディスプレイパネルモジュール。
【請求項２】
前記第２導電経路は、前記統合駆動ボードと接続され、前記貫通ホール、及びプラズマディスプレイパネルと前記金属板との間を経由して前記サステイン電極ラインと接続されることを特徴とする、請求項１に記載のプラズマディスプレイパネルモジュール。
【請求項３】
前記貫通ホールは、前記統合駆動ボードと隣接されるように形成されることを特徴とする、請求項１又は２に記載のプラズマディスプレイパネルモジュール。
【請求項４】
前記第１導電経路及び第２導電経路の各々は、第１可堯性印刷フィルム及び第２可堯性印刷フィルムであることを特徴とする、請求項１乃至３の何れかに記載のプラズマディスプレイパネルモジュール。
【請求項５】
前記第１導電経路は、前記統合駆動ボード一側部の前面又は背面のいずれか一方と接続されることを特徴とする、請求項１乃至４の何れかに記載のプラズマディスプレイパネルモジュール。
【請求項６】
前記第２導電経路は、前記統合駆動ボードの他側部の前面又は背面のいずれか一方と接続されることを特徴とする、請求項５に記載のプラズマディスプレイパネルモジュール。
【請求項７】
前記統合駆動ボードは、
前記スキャン電極ラインに供給されるスキャンパルスを発生するスキャンドライバーボードと、
前記スキャン電極ラインに供給される第１サステインパルスと、前記サステイン電極ラインに供給される第２サステインパルスを発生する統合サスティナーボードと、
前記スキャンドライバーボードと前記統合サスティナーボードとを接続させるためのコネクターと、
を備えることを特徴とする、請求項１乃至６の何れかに記載のプラズマディスプレイパネルモジュール。
【請求項８】
前記データ電極ラインに供給されるデータパルスを発生するデータドライバーボードと、
前記データドライバーボードと前記データ電極ラインとの間に接続された可堯性印刷フィルムと、
前記スキャンドライバーボード及び統合ボードと前記データドライバーボードの各々に、該当する制御信号を供給するためのコントロールボードと、
前記ボードの各々に必要な電源を供給する電源ボードと、
をさらに備えることを特徴とする、請求項１乃至７の何れかに記載のプラズマディスプレイパネルモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルモジュールに関し、特に、サスティナーボードを含むプラズマディスプレイパネルモジュールに関する。
【背景技術】
【０００２】
最近、平板ディスプレー装置として大型パネルの製作が容易なプラズマディスプレイパネル(Ｐlasma Ｄisplay Ｐanel、以下、ＰＤＰだと称する)が注目されている。ＰＤＰは、通常、デジタルビデオデータによって画素の各々のガス放電期間を調節することによって画像を表示する。このようなＰＤＰとしは、図１のように３電極を有して交流電圧によって駆動される交流型ＰＤＰが代表的である。
【０００３】
図１は、従来の交流型ＰＤＰを構成する一つの放電セルを拡大して示したものである。
図１に示された放電セル３０は、上部基板１０上に順次に形成されたサステイン電極対(１２Ａ、１２Ｂ)と、上部誘電体層１４及び保護膜１６とを有する上板と、下部基板１８上に順次に形成されたデータ電極２０と、下部誘電体層２２と、隔壁２４及び蛍光体層２６とを有する下板とを備える。
【０００４】
サステイン電極対(１２Ａ、１２Ｂ)は、スキャン電極１２Ａとサステイン電極１２Ｂとを含む。サステイン電極対(１２Ａ、１２Ｂ)の各々は、透明電極とその透明電極の高い抵抗を補償するための金属電極とで構成される。
スキャン電極１２Ａは、アドレス放電のためのスキャン信号とサステイン放電のためのサステイン信号とを供給し、サステイン電極１２Ｂは、サステイン信号を供給する。データ電極２０は、前記サステイン電極対(１２Ａ、１２Ｂ)と交差するように形成される。このデータ電極２０はアドレス放電のためのデータ信号を供給する。
【０００５】
上部誘電体層１４と下部誘電体層２２には放電で生成された電荷が蓄積される。保護膜１６は、放電時のスパッタリングによる上部誘電体層１４の損傷を防止して２次電子の放出效率を増加させる。このような誘電体層(１４、２２)と保護膜１６とは外部から印加される放電電圧を低めることができるようにする。
隔壁２４は、上部基板１０と下部基板１８と共に放電空間を形成する。隔壁２４はデータ電極２０と並んで形成され、ガス放電によって生成された紫外線が、隣接したセルに漏洩されることを防止する。
【０００６】
蛍光体層２６は、下部誘電体層２２及び隔壁２４の表面に塗布され、赤色、緑色又は青色の可視光を発生する。放電空間にはガス放電のためのHe、Ne、Ａr、Ｘe、Krなどの不活性ガス、これらが組合された放電ガス、又は放電によって紫外線を発生させることができるエキシマーガスが充電される。
このような構造の放電セル３０は、データ電極２０とスキャン電極１２Ａとの間の対向放電で選択された後、サステイン電極対(１２Ａ、１２Ｂ)の間の面放電として放電を維持する。これによって、放電セル３０ではサステイン放電時に発生される紫外線によって蛍光体２６が発光することで可視光が放出される。
【０００７】
ＰＤＰの階調表示は、ビデオデータによって放電セル３０におけるサステイン放電期間、すなわちサステイン放電回数を調節することからなる。そして、赤色、緑色、青色の蛍光体２６が各々に塗布された３個の放電セルの組合で画素のカラーを表示する。
図２は、図１に示された放電セル３０を含むＰＤＰの全体的な電極の配置構造を示したものである。図２において、放電セル３０はスキャン電極ラインＹ１〜Ｙm、サステイン電極ラインＺ１〜Ｚm及びデータ電極ラインＸ１〜Ｘnの交差地点毎に位置する。
【０００８】
スキャン電極ラインＹ１〜Ｙmは、スキャンパルスとサステインパルスとを供給して放電セル３０がライン単位にスキャンされるようにして、放電セル３０において放電が維持されるようにする。サステイン電極ラインＺ１〜Ｚmは共通的にサステインパルスを供給して、前記スキャン電極ラインＹ１〜Ｙmと共に放電セル３０において放電が維持されるようにする。データ電極ラインＸ１〜Ｘnは、前記スキャンパルスと同期されるデータパルスをライン単位で供給して、データパルスの論理値によって放電が維持される放電セル３０が選択されるようにする。
【０００９】
このようなＰＤＰ駆動方法としては、ＡＤＳ(Ａddress and Ｄisplay Ｓeperation)駆動方法が代表的である。ＡＤＳ駆動方法では、アドレス期間とディスプレー期間、すなわちサステイン期間とが分離される。
ＡＤＳ駆動方法では、一つのフレームをビデオデータに該当する多数のサブフィールドに分割して、サブフィールドの各々は、再びリセット期間と、アドレス期間と、サステイン期間とに分割される。このようなサブフィールドの各々は同一なリセット期間ＲＰＤ及びアドレス期間ＡＰＤを含んでおり、互いに異なる加重値が付与されたサステイン期間ＳＰＤを含む。これによって、ＰＤＰはビデオデータによって放電を維持するサステイン期間の組合でそのビデオデータに該当する階調を表現する。
【００１０】
図３は、多数のサブフィールドの中で一つのサブフィールド１ＳＦにおいて、図２に示されたＰＤＰに供給される一般的な駆動波形を示したものである。
図３のように、ＰＤＰはリセット期間ＲＰＤにおいてリセットパルスＲＰを利用した全面ライティング放電を発生させた後、壁電荷を一定な程度消去することによってすべての放電セル３０の壁電荷を均一にする。
【００１１】
このために、スキャン電極ラインＹ１〜ＹmにはリセットパルスＲＰが供給される。リセットパルスＲＰは上昇ランプパルスと下降ランプパルスとからなる。上昇ランプパルスはステップ電圧Ｖsを基準にピーク電圧Ｖrに徐々に増加するパルスであり、下降ランプパルスは基底電圧０Ｖに徐々に減少するパルスである。
上昇ランプパルスによってすべての放電セル３０では１次暗放電が発生する。その次、下降ランプパルスとサステイン電極ラインＺ１〜Ｚmに供給されるバイアスパルスＢＰによってすべての放電セル３０では２次暗放電が発生する。
【００１２】
このような下降ランプパルスによって、スキャン電極ラインＹ１〜Ｙm及びサステイン電極ラインＺ１〜Ｚmに形成された壁電荷が一定程度減少することによって、すべての放電セル３０は壁電荷が均一に初期化される。このようなリセット期間ＲＰＤにおいてデータ電極ラインＸ１〜Ｘnの電圧は基底電圧０Ｖに固定される。
アドレス期間ＡＰＤにおいて、スキャン電極ラインＹ１〜Ｙmにはライン単位でスキャンパルスＳＰが供給され、スキャンパルスＳＰと同期してデータ電極ラインＸ１〜Ｘnの各々にデータパルスＤＰが選択的に供給される。
【００１３】
これによって、スキャンパルスＳＰとともにデータパルスＤＰが供給された放電セルではアドレス放電が発生されることによって、次のサステイン放電のための壁電荷が十分に形成される。一方、スキャンパルスＳＰとともにデータパルスＤＰが供給されない放電セルでは、アドレス放電が発生されないことによってオフ状態を維持する。
サステイン期間ＳＰＤにおいてスキャン電極ラインＹ１〜Ｙmとサステイン電極ラインＺ１〜Ｚmとに交番的にＹサステインパルスＳＵＳＰy及びＺサステインパルスＳＵＳＰzが供給され、前記アドレス期間ＡＰＤで決定された放電セルの状態を維持する。
【００１４】
具体的には、アドレス期間ＡＰＤで壁電荷が十分に形成された放電セルは、ＹサステインパルスＳＵＳＰy及びＺサステインパルスＳＵＳＰzによる放電でオン状態を維持して、オフ状態の放電セルは放電なしにオフ状態を維持する。
このようなサステイン期間ＳＰＤに続いた消去期間ＥＰＤにおいて、サステイン電極ラインＺ１〜Ｚmに消去パルスＥＰが供給され消去放電が起きることによって、すべての放電セル３０に存在する壁電荷が消去される。
【００１５】
このような駆動波形を図２に示されたＰＤＰに供給するため、駆動装置は、図４及び図５に示されたようにＰＤＰ４０の背面側に位置する放熱板６４の背面に設置される。
図４及び図５に示されたＰＤＰの駆動装置は、Ｙ駆動ボード４５と、Ｚサスティナーボード４８と、データドライバーボード５０と、コントロールボード４２及び電源ボード(図示せず)とを含む。
【００１６】
Ｙ駆動ボード４５は、ＰＤＰ４０のスキャン電極ラインＹ１〜Ｙmを駆動するためのものである。Ｚサスティナーボード４８は、サステイン電極ラインＺ１〜Ｚmを駆動するためのものである。データドライバーボード５０は、データ電極ラインＸ１〜Ｘmを駆動するためのものである。コントロールボード４２は、前記Ｙ駆動ボード４５とＺサスティナーボード４８及びデータドライバーボード５０を制御するためのものである。電源ボード(図示せず)は、前記ボード(４２、 ４５、４８、５０)の各々に電源を供給する。
【００１７】
Ｙ駆動ボード４５は、スキャンドライバーボード４４及びＹサスティナーボード４６を含む。スキャンドライバーボード４４は、ＰＤＰ４０の図３に示されたリセットパルスＲＰ及びスキャンパルスＳＰを発生する。Ｙサスティナーボード４６はＹサステインパルスＳＵＳＰyを発生する。
スキャンドライバーボード４４は、Ｙ可堯性印刷フィルム(Ｆexible Ｐrinted Ｃircuit、以下、ＦＰＣと称する)５１を経由して、スキャンパルスＳＰをＰＤＰ４０のスキャン電極ラインＹ１〜Ｙmに供給する。Ｙサスティナーボード４６は、スキャンドライバーボード４４及びＹＦＰＣ５１を経由して、ＹサステインパルスＳＵＳＰyをスキャン電極ラインＹ１〜Ｙmに供給する。
【００１８】
Ｚサスティナーボード４８は、図３に示されたバイアスパルスＢＰ及びＺサステインパルスＳＵＳzを発生してＺＦＰＣ５２を経由してＰＤＰ４０のサステイン電極ラインＺ１〜Ｚmに供給する。
データドライバーボード５０は、図３に示されたデータパルスＤＰを発生して、ＸＦＰＣ５４を経由してＰＤＰ４０のデータ電極ラインＸ１〜Ｘnに供給する。
【００１９】
コントロールボード４２は、Ｘ、Ｙ、Ｚタイミング制御信号の各々を発生する。そして、コントロールボード４２は、第１ＦＰＣ５６を経由してＹタイミング制御信号をＹ駆動ボード４５に供給し、第２ＦＰＣ５８を経由してＺタイミング制御信号をＺサスティナーボード４８に供給し、第３ＦＰＣ６０を経由してＸタイミング制御信号をデータドライバーボード５０に供給する。
【００２０】
このような構成を有するＰＤＰモジュールを駆動する場合、サステイン期間ＳＰＤにおける電流のパスは次のようである。まず、Ｙ駆動ボード４５からスキャン電極ラインＹ１〜ＹmにＹサステインパルスＳＵＳＰyを供給する場合、第１電流のパスは、Ｙ駆動ボード４５a スキャン電極ラインＹ１〜Ｙm a パネルキャパシター a サステイン電極ラインＺ１〜Ｚm a Ｚサスティナーボード４８ a 放熱板６４ a Ｙ駆動ボード４５で構成される。
【００２１】
そして、Ｚサスティナーボード４８からサステイン電極ラインＺ１〜ＺmにＺサステインパルスＳＵＳＰzを供給する場合、第２電流のパスは、Ｚサスティナーボード４８ a サステイン電極ラインＺ１〜Ｚm a パネルキャパシター a スキャン電極ラインＹ１〜Ｙm a Ｙ駆動ボード４５ a 放熱板６４ a  Ｚサスティナーボード４８で構成される。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
従って、本発明の目的は、サスティナーボードを統合すると共に、電磁気的な干渉を減らすようなプラズマディスプレイパネルモジュールを提供することにある。
【課題を解決するための手段】
【００２３】
前記目的を果たすために、本発明の実施形態によるプラズマディスプレイパネルモジュールは、スキャン電極ライン及びサステイン電極ラインと、データ電極ラインとを備えるプラズマディスプレイパネルと、スキャン電極ライン及びサステイン電極ラインを駆動させるための統合駆動ボードと、統合駆動ボードと前記スキャン電極ラインとの間に接続された第１導電経路と、統合駆動ボードと前記サステイン電極ラインとの間に接続された第２導電経路と、プラズマディスプレイパネルからの熱を放出させると共に、前記第２導電経路が貫通するための貫通ホールが形成された金属板とを備える。
【００２４】
前記本発明の実施形態によるプラズマディスプレイパネルモジュールにおいて、前記第２導電経路は、前記統合駆動ボードと接続され、前記貫通ホール、及びプラズマディスプレイパネルと前記金属板との間を経由して前記サステイン電極ラインと接続されることを特徴とする。
前記本発明の実施形態によるプラズマディスプレイパネルモジュールにおいて、前記貫通ホールは、前記統合駆動ボードと隣接されるように形成されることを特徴とする。
【００２５】
前記本発明の実施形態によるプラズマディスプレイパネルモジュールにおいて、前記第１及び第２導電経路の各々は、第１及び第２可堯性印刷フィルムであることを特徴とする。
前記本発明の実施形態によるプラズマディスプレイパネルモジュールにおいて、前記第１導電経路は、前記統合駆動ボード一側部の前面又は背面のいずれか一方と接続されることを特徴とする。
【００２６】
前記本発明の実施形態によるプラズマディスプレイパネルモジュールにおいて、前記第２導電経路は、前記統合駆動ボードの他側部の前面又は背面のいずれか一方と接続されることを特徴とする。
前記本発明の実施形態によるプラズマディスプレイパネルモジュールにおいて、前記統合駆動ボードは、スキャン電極ラインに供給されるスキャンパルスを発生するスキャンドライバーボードと、スキャン電極ラインに供給される第１サステインパルスと、前記サステイン電極ラインに供給される第２サステインパルスを発生する統合サスティナーボードと、スキャンドライバーボードと前記統合サスティナーボードを接続させるためのコネクターとを備える。
【００２７】
前記本発明の実施形態によるプラズマディスプレイパネルモジュールは、前記データ電極ラインに供給されるデータパルスを発生するデータドライバーボードと、データドライバーボードと前記データ電極ラインとの間に接続された可堯性印刷フィルムと、スキャンドライバーボード及び統合ボードと前記データドライバーボードの各々に該当する制御信号を供給するためのコントロールボードと、前記ボードの各々に必要な電源を供給する電源ボードとをさらに備える。
【００２８】
前記目的以外に本発明の他の目的及び特徴は、添付図面を参照した実施形態に対する説明を通じて明らかにする。
【発明の効果】
【００２９】
上述したように、本発明の実施形態によるプラズマディスプレイパネルモジュールは、Ｙサステイン回路とＺサステイン回路とを一つのボードに統合させることによって回路ボードの構成を簡素化することができるようになる。
特に、本発明の実施形態によるプラズマディスプレイパネルモジュールは、Ｙ及びＺサステイン回路が統合されたＹ-Ｚサスティナーボードが放熱板の一方に位置することによって、その放熱板が電流のパスとしての役割ができないようにすることによって電磁気的な干渉を減少させることができるようになる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の望ましい実施形態を図６〜図８を参照して詳細に説明する。
図６は、本発明の実施形態によるＰＤＰモジュールを、図７は、図６に示されたＰＤＰモジュールの断面構造を、そして、図８は、図７に示されたＹ-Ｚ統合ボードの出力信号の経路を示したものである。
図６及び図７に示されたＰＤＰモジュールは、ＰＤＰ７０と、ＰＤＰ７０の背面に設置された放熱板８６と、放熱板８６の背面に設置されたＹ-Ｚ統合ボード１００及びデータドライバーボード８０と、コントロールボード７２と、前記ボード(１００、８０、７２)の各々に電源を供給する電源ボード(図示せず)とを備える。
【００３１】
ＰＤＰ７０は、上板９０と下板９２とがガス放電空間を設けながら合着された構造を有する。ここで、上板９０には、図２のようにスキャン電極ラインＹ１〜Ｙmと、サステイン電極ラインＺ１〜Ｚmが並んで形成され、下板９２にはデータ電極ラインＸ１〜Ｘnが形成される。
また、上板９０の一側部には、Ｙパッド領域９４が設けられ、スキャン電極ラインと接続されたＹパッド(図示せず)が形成され、他側部には、Ｚパッド領域９６が設けられ、サステイン電極ライン(図示せず)と接続されたＺパッド(図示せず)が形成される。
【００３２】
そして、下板９２の一側部には、Ｘパッド領域(図示せず)が設けられ、データラインと接続されたＸパッド(図示せず)が形成される。このような上板９０と下板９２とは、前記Ｙパッド領域９４及びＺパッド領域９６とＸパッド領域(図示せず)とが露出するように合着される。
放熱板８６はＰＤＰ７０から発生される熱が易しく外部に放出されるようにする。これのために、放熱板８６はＰＤＰ７０の背面と全体的に重畳されるように設置される。このとき、放熱板８６にはＹ-Ｚサスティナーボード７４のＺサステイン回路(図示せず)と上板９０に形成されたＺパッド領域９６を電気的に接続させるためのＺＦＰＣ８４が貫通するための貫通ホール８５が形成される。このような貫通ホール８５はＹ-Ｚサスティナーボード７４と隣接されるように形成される。
【００３３】
コントロールボード７２は、Ｘ、Ｙ、Ｚタイミング制御信号の各々を発生する。そして、コントロールボード７２は、第１ＦＰＣ７６を経由してＹ及びＺタイミング制御信号をＹ-Ｚ統合ボード１００に供給して、第２ＦＰＣ７８を経由してＸタイミング制御信号をデータドライバーボード８０に供給する。
データドライバーボード８０は、コントロールボード７２からのＸタイミング制御信号を利用して、図３のように、データパルスＤＰを発生して、ＸＦＰＣ８８を経由してＰＤＰ７０のデータ電極ラインに供給する。ここで、ＸＦＰＣ８８は、データドライバーボード８０とＰＤＰ７０とに設けられたＸパッド領域(図示せず)に接続される。
【００３４】
Ｙ-Ｚ統合ボード１００は、スキャンドライバーボード７３及びＹ-Ｚサスティナーボード７４と、二つのボード(７３、７４)を接続させるためのコネクター７５から構成される。
スキャンドライバーボード７３は、コントロールボード７２からのＹタイミング制御信号を利用して、図３のように、リセット期間ＡＰＤにおいてスキャン電極ラインに供給されるリセットパルスＲＰを発生して、アドレス期間ＡＰＤにおいて供給されるスキャンパルスＳＰを発生する。そして、スキャンドライバーボード７３は、ＹＦＰＣ８２を経由してリセットパルスＲＰ及びスキャンパルスＳＰをＰＤＰ７０のスキャン電極ラインに供給する。
【００３５】
ここで、ＹＦＰＣ８２は、図７のように、スキャンドライバーボード７３とＰＤＰ７０のＹパッド領域９４に接続される。このようなＹＦＰＣ８２はスキャンドライバーボード７３一側部の前面又は背面と接続される。
Ｙ-Ｚサスティナーボード７４は、コントロールボード７２からのＹ及びＺタイミング制御信号を利用して、図３のように、サステイン期間ＳＰＤにおいてスキャン電極ラインに供給されるＹサステインパルスＳＵＳＰyを発生して、そのＹサステインパルスＳＵＳＰyと交番してサステイン電極ラインに供給されるＺサステインパルスＳＵＳＰzを発生する。
【００３６】
そして、Ｙ-Ｚサスティナーボード７４は、図３のように、リセット期間ＲＰＤ及びアドレス期間ＡＰＤにおいてサステイン電極ラインに供給されるバイアスパルスＢＰを発生する。
Ｙ-Ｚサスティナーボード７４は、ＹサステインパルスＳＵＳＰyを発生するＹサステイン回路(図示せず)と、バイアスパルスＢＰ及びＺサステインパルスＳＵＳＰzを発生するＺサステイン回路(図示せず)とを備える。
【００３７】
このようなＹ-Ｚサスティナーボード７４は、図８のように、ＹサステインパルスＳＵＳＰyをコネクター７５ a スキャンドライバーボード７３ a ＹＦＰＣ８２を経由してＰＤＰ７０のスキャン電極ラインに供給する。そして、 Ｙ-Ｚサスティナーボード７４は、図８のように、バイアスパルスＢＰ及びＺサステインパルスＳＵＳＰzを放熱板８６に形成された貫通ホール８５を貫通して、Ｙ-Ｚサスティナーボード７４のＺサステイン回路(図示せず)と上板９０のＺパッド領域９６に電気的に接続されたＺＦＰＣ８４を経由して、ＰＤＰ７０のサステイン電極ラインに供給する。
【００３８】
ここで、ＺＦＰＣ８４は、図７のように、Ｙ-Ｚサスティナーボード７４と電気的に接続され、放熱板８６に形成された貫通ホール８５を貫通して、ＰＤＰ７０と放熱板８６との間を経由してＰＤＰ７０に設けられたＺパッド領域９６と接続される。このようなＺＦＰＣ８６は、Ｙ-Ｚサスティナーボード７４一側部の前面又は背面と接続される。
このとき、Ｙ-Ｚサスティナーボード７４にＹサステイン回路とＺサステイン回でが統合され構成されるによって、放熱板８６が電流のパスとしての役割をすることができないことでＰＤＰ７０の電磁気的な干渉を減少させることができるようになる。
【００３９】
具体的に、Ｙ-Ｚサスティナーボード７４がＰＤＰ７０のスキャン電極ラインにＹサステインパルスＳＵＳＰyを供給する場合、第１電流のパスは、Ｙ-Ｚサスティナーボード７４ a コネクター a スキャンドライバーボード７３ a ＹＦＰＣ８２ a スキャン電極ライン a パネルキャパシター a サステイン電極ライン a ＺＦＰＣ８４ a Ｙ-Ｚサスティナーボード７４で構成される。
【００４０】
そして、 Ｙ-Ｚサスティナーボード７４がＰＤＰ７０のサステイン電極ラインにＺサステインパルスＳＵＳＰzを供給する第２電流のパスは、Ｙ-Ｚサスティナーボード７４ a ＺＦＰＣ８４ a サステイン電極ライン a パネルキャパシター a スキャン電極ライン a ＹＦＰＣ８２ a スキャンドライバーボード７３ a コネクター７５ a Ｙ-Ｚサスティナーボード７４で構成される。
【００４１】
このとき、ＺＦＰＣ８４を放熱板８６に形成された貫通ホール８５を貫通してＰＤＰ７０と放熱板８６との間を経由してＺパッド領域９６と接続させることによって、放熱板８６は電流パスとしての役割をすることができなくなるため、ＰＤＰ７０の電磁気的な干渉を減少させることができるようになる。
【図面の簡単な説明】
【００４２】
【図１】一般的な３電極交流方式プラズマディスプレイパネルの放電セルを示した斜視図。
【図２】一般的なプラズマディスプレイパネルの全体的な電極の配置図。
【図３】図２に示されたプラズマディスプレイパネルの駆動波形図。
【図４】従来のプラズマディスプレイパネルモジュールの背面構造を示した図。
【図５】図４のプラズマディスプレイパネルモジュールの断面図。
【図６】本発明の実施形態によるプラズマディスプレイパネルモジュールの背面構造を示した図。
【図７】図６に示されたプラズマディスプレイパネルモジュールの断面図。
【図８】図７に示されたＹ-Ｚ統合ボードの出力信号の経路を示した断面図。
【符号の説明】
【００４３】
１０  上部基板
１２Ａ、１２Ｂ  サステイン電極対
１４  上部誘電体層
１６  保護膜
１８  下部基板
２０  データ電極
２２  下部誘電体層
２４  隔壁
２６  蛍光体層
３０  放電セル
４０、７０  ＰＤＰ
４２、７２  コントロールボード
４４、７３  スキャンドライバーボード
４５  Ｙ駆動ボード
４６  Ｙサスティナーボード
４８  Ｚサスティナーボード
５０、８０  データドライバーボード
５１  Ｙ可堯性印刷フィルム
５２、８４  Ｚ ＦＰＣ
５４  Ｘ ＦＰＣ
５６、７６  第１ ＦＰＣ
５８、７８  第２ ＦＰＣ
６０  第３ ＦＰＣ
６４、８６  放熱板
７３  スキャンドライバーボード
７４  Ｙ-Ｚサスティナーボード
７５  コネクター
８５  貫通ホール
９４   Ｙパッド領域
９６   Ｚパッド領域
１００   Ｙ-Ｚ統合ボード
【図１】
2004348138.tif 000003
【図２】
2004348138.tif 000004
【図３】
2004348138.tif 000005
【図４】
2004348138.tif 000006
【図５】
2004348138.tif 000007
【図６】
2004348138.tif 000008
【図７】
2004348138.tif 000009
【図８】
2004348138.tif 000010