(57)【要約】【課題】半導体デバイスのターンオン，ターンオフ直後においても誤作動することなく、当該半導体デバイスを過電流状態から保護することができる半導体デバイスの駆動回路を集積度を損ねることなく得る。【解決手段】過電流保護回路６はセンス電圧Ｖｓｅｎｓｅに基づき過電流保護信号Ｓ６を出力する。マスク回路５は入力信号ＩＮが“Ｈ”に立ち上がり（ＩＧＢＴ１がターンオンし）、ＮＰＮバイポーラトランジスタ２３がオフしても、キャパシタＣ１２が充電され、電圧Ｖ９が基準電圧ＶＲを上回るまでは、マスク信号Ｓ５が“Ｌ”を維持するように構成される。一方入力にマスク信号Ｓ５を受け、他方入力に過電流保護回路６からの過電流保護信号Ｓ６を受けるＡＮＤゲート２５の出力が遮断用制御信号ＳＣ＿ＯＵＴとしてセンス出力端子Ｐ２から出力され、最終的にＩＧＢＴ１ゲート端子Ｐ３に付与される。【選択図】        図１
2004312924.tif 000002
【特許請求の範囲】
【請求項１】
ゲート端子に付与される信号に基づき駆動され、出力用の主電極及びセンス電極を有する半導体デバイスを駆動する半導体デバイスの駆動回路であって、
前記センス電極により得られるセンス電圧に基づき前記半導体デバイスの過電流状態の有無を検出し、過電流状態検出時に前記半導体デバイスの動作停止を指示する過電流保護信号を出力する過電流保護回路と、
前記半導体デバイスのターンオン及びターンオフ直後の少なくとも所定期間をマスク期間に設定し、該マスク期間においては前記過電流保護信号を無効化し、前記マスク期間以外の期間において前記過電流保護信号を有効化して前記半導体デバイスの前記ゲート端子に前記過電流保護信号を付与する過電流保護信号マスク部とを備える、
半導体デバイスの駆動回路。
【請求項２】
請求項１記載の半導体デバイスの駆動回路であって、
前記センス電圧に基づき前記半導体デバイスの短絡状態の有無を検出し、短絡状態検出時に前記半導体デバイスの動作停止を指示する短絡保護信号を前記半導体デバイスの前記ゲート端子に付与する短絡保護回路をさらに備える、
半導体デバイスの駆動回路。
【請求項３】
請求項２記載の半導体デバイスの駆動回路であって、
前記過電流保護回路は前記センス電圧が第１の検出閾値電圧より高い場合に前記半導体デバイスが過電流状態であると検出し、
前記短絡保護回路は前記センス電圧が第２の検出閾値電圧より高い場合に前記半導体デバイスが短絡状態であると検出し、
前記第２の検出閾値電圧は前記第１の検出閾値電圧より高い値に設定される、半導体デバイスの駆動回路。
【請求項４】
請求項１ないし請求項３のうち、いずれか１項に記載の半導体デバイスの駆動回路であって、
前記過電流保護信号マスク部は、前記半導体デバイスのオン，オフを制御する信号に同期した駆動関連信号を受け、前記駆動関連信号に応答して前記マスク期間を設定する、
半導体デバイスの駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、インバータなどの電力用変換装置に使用される半導体デバイス（半導体素子）を、過電流状態から保護する過電流保護機能を備えた半導体デバイスの駆動回路に関する。
【０００２】
【従来の技術】
大電力用半導体デバイスの一つであるＩＧＢＴの駆動回路において、過電流保護機能を有する駆動回路は、ＩＧＢＴセルをメイン端子とセンス端子とに分割し、センス端子より得られるセンス電流を電流検出抵抗により電圧変換されたセンス電圧をモニタすることにより、ＩＧＢＴのメイン端子に流れるメイン電流の過電流状態を検知している。そして、センス電流に基づき過電流状態を検出するとＩＧＢＴを遮断するようにする機能が過電流保護機能である。
【０００３】
しかしながら、上述したセンス電流（センス電圧）に基づく過電流状態の検出方法では、ＩＧＢＴのターンオン及びターンオフ時直後において、上記センス電圧と上記メイン電流との間にアンバランスが生じるため、メイン電流の過電流状態を正確に検出することができなかった。
【０００４】
この原因は、ＩＧＢＴのターンオン及びターンオフ直後の期間において、ＩＧＢＴのコレクタ−エミッタ間電圧ＶＣＥとゲート−エミッタ間電圧ＶＧＥとの関係がメイン端子側，センス端子側との間でアンバランスが生じてしまい、特にミラー区間（コレクタ，ゲート間の帰還容量の充放電時間）においてアンバランスの度合が大きくなることに起因している。このことは、ＩＧＢＴの駆動回路の等価回路に基づくシミュレーション結果からも認識されている。
【０００５】
このため、従来の過電流保護回路は、時定数の十分大きなフィルタや遅延回路等を設け、ターンオン及びターンオフ直後の所定期間に誤った過電流検出を行わないように波形整形（遅延を含む）機能を有していた。
【０００６】
また、波形整形機能を有する過電流保護回路として例えば特許文献１に開示された過電流保護回路がある。この過電流保護回路は、センス電圧の比較結果に遅れ時間を形成する遅延回路を備えることにより、ノイズによるセンス電流の変動によってＩＧＢＴを遮断してしまう誤作動を防止している。
【０００７】
【特許文献１】
特開２００１−３４５６８８号公報
【０００８】
【発明が解決しようとする課題】
従来の波形整形機能を有する過電流保護回路はその機能を実現するため、時定数の十分大きな波形整形用のフィルタ等を実現するのための外付け部品（Ｒ，Ｃ等）が必要となるため、集積化を困難にするという問題点があった。
【０００９】
また、センス電圧（電流）を遅延することによる動作遅延を補うべく、別途、ＲＴＣ（Ｒｅａｌ  Ｔｉｍｅ  Ｃｏｎｔｒｏｌ）回路（ＩＧＢＴに短絡電流が流れた場合に瞬時に遮断する回路）を設ける必要があり、さらに集積化を困難にしていた。
【００１０】
この発明は上記問題点を解決するためになされたもので、駆動対象となる半導体デバイスのターンオン，ターンオフ直後においても誤作動することなく、当該半導体デバイスを過電流状態から保護することができる半導体デバイスの駆動回路を集積度を損ねることなく得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る請求項１記載の半導体デバイスの駆動回路は、ゲート端子に付与される信号に基づき駆動され、出力用の主電極及びセンス電極を有する半導体デバイスを駆動する回路であって、過電流保護回路と過電流保護信号マスク部とを含んでいる。前記過電流保護回路は、前記センス電極により得られるセンス電圧に基づき前記半導体デバイスの過電流状態の有無を検出し、過電流状態検出時に前記半導体デバイスの動作停止を指示する過電流保護信号を出力する。前記過電流保護信号マスク部は、前記半導体デバイスのターンオン及びターンオフ直後の少なくとも所定期間をマスク期間に設定し、該マスク期間においては前記過電流保護信号を無効化し、前記マスク期間以外の期間において前記過電流保護信号を有効化して前記半導体デバイスの前記ゲート端子に前記過電流保護信号を付与する。
【００１２】
【発明の実施の形態】
＜実施の形態１＞
図１はこの発明の実施の形態１であるＩＧＢＴの駆動回路の一部を示す回路図である。
【００１３】
同図に示すように、駆動対象の半導体デバイスであるＩＧＢＴ１のコレクタはノードＮ１を介してコレクタ端子Ｐ１に接続される。また、ＩＧＢＴ１はエミッタ電極としてメイン端子１ａとセンス端子１ｂとを有し、メイン端子１ａはノードＮ２，Ｎ３を介して接地され、センス端子１ｂはノードＮ４に接続される。
【００１４】
ＩＧＢＴ１のゲート電極に電気的に接続して設けられるゲート端子Ｐ３は、抵抗Ｒ５及びノードＮ８を介して得られるドライバ１５の出力を受け、通常動作時はドライバ１５の出力により駆動される。また、ノードＮ１，Ｎ２間に、アノードをノードＮ２側にした還流ダイオード２が設けられる。
【００１５】
一方、ノードＮ４及びノードＮ３間にシャント抵抗Ｒ１が設けられ、ノードＮ４がセンス入力端子Ｐ５に接続され、センス入力端子Ｐ５より得られる電圧が、センス電圧Ｖｓｅｎｓｅとなる。
【００１６】
過電流保護回路６はコンパレータ２６及び抵抗Ｒ１７，Ｒ１８から構成される。抵抗Ｒ１７，Ｒ１８は電源ＶＣＣ，接地間に直列に接続される。抵抗Ｒ１７，Ｒ１８間の抵抗比によりノードＮ７より得られる検出閾値電圧ＶＴ１（約０．５Ｖ程度）が決定する。
【００１７】
コンパレータ２６は正入力にセンス電圧Ｖｓｅｎｓｅを受け、負入力に検出閾値電圧ＶＴ１を受け、センス電圧Ｖｓｅｎｓｅと検出閾値電圧ＶＴ１とを比較し、センス電圧Ｖｓｅｎｓｅの方が高い時に“Ｈ”、低いときに“Ｌ”の過電流保護信号Ｓ６を出力する。
【００１８】
一方、マスク回路５は入力信号ＩＮを入力端子Ｐ４から受ける。入力信号ＩＮは、ＩＧＢＴ１のターンオン・ターンオフ動作に立ち上がり及び立ち下がりが同期する駆動関連信号に相当すればよく、例えば、ドライバ１５の入力信号そのものでもよい。
【００１９】
マスク回路５はインバータ２１、電流源２２、ＮＰＮバイポーラトランジスタ２３、コンパレータ２４，抵抗Ｒ１５，Ｒ１６から構成される。インバータ２１は入力端子Ｐ４を介して入力信号ＩＮを受け、その出力をＮＰＮバイポーラトランジスタ２３のベースに付与する。
【００２０】
ＮＰＮバイポーラトランジスタ２３のコレクタと電源ＶＣＣとの間に（定）電流源２２が設けられ、ＮＰＮバイポーラトランジスタ２３のエミッタが接地される。
【００２１】
ＮＰＮバイポーラトランジスタ２３のコレクタと接地レベルとの間にキャパシタＣ１２が介挿され、キャパシタＣ１２の一方電極側のノードＮ９より得られる電圧が電圧Ｖ９となる。
【００２２】
一方、電源ＶＣＣ，接地レベル間に抵抗Ｒ１５，Ｒ１６が直列に接続され、抵抗Ｒ１５，Ｒ１６間のノードＮ６より得られる電圧が基準電圧ＶＲとなる。
【００２３】
コンパレータ２４は正入力に電圧Ｖ９を受け、負入力に基準電圧ＶＲを受け、両者を比較してＶ９＞ＶＲの時に“Ｈ”、Ｖ９＜ＶＲの時に“Ｌ”のマスク信号Ｓ５を出力する。
【００２４】
ＡＮＤゲート２５は一方入力にコンパレータ２４のマスク信号Ｓ５を受け、他方入力に過電流保護回路６の過電流保護信号Ｓ６を受ける。このＡＮＤゲート２５の出力信号Ｓ２５が遮断用制御信号ＳＣ＿ＯＵＴとしてセンス出力端子Ｐ２から出力され、抵抗Ｒ６及びノードＮ８を介してＩＧＢＴ１ゲート端子Ｐ３に付与される。
【００２５】
図２は実施の形態１の過電流保護動作を示すタイミング図である。同図において、ゲート−エミッタ間電圧ＶＧＥはメイン端子１ａ側のＩＧＢＴ１のゲート−エミッタ間電圧を示し、コレクタ電流ＩＣはＩＧＢＴ１のコレクタ電流を意味する。
【００２６】
図２を参照して、時刻ｔ１以前は入力信号ＩＮが“Ｌ”のため、ＮＰＮバイポーラトランジスタ２３がオン状態であり、キャパシタＣ１２の電荷は放電されており、マスク信号Ｓ５は“Ｌ”（マスク期間を指示）となり、マスク期間ＴＭ１となっている。
【００２７】
時刻ｔ１に入力信号ＩＮが“Ｌ”から“Ｈ”に立ち上がる（ＩＧＢＴ１がターンオンする）と、図２に示すように、ミラー期間Ｔ１を含む時刻ｔ１直後の期間は、ゲート−エミッタ間電圧ＶＧＥ及びセンス電圧Ｖｓｅｎｓｅが不安定な状態となっており、ＩＧＢＴ１におけるメイン端子１ａ及びセンス端子１ｂよりそれぞれ得られる電流の電流比が定常の状態と大きく違うため、精度が悪化する。
【００２８】
一方、入力信号ＩＮが“Ｈ”になり、ＮＰＮバイポーラトランジスタ２３がオフしても、キャパシタＣ１２が充電され、電圧Ｖ９が基準電圧ＶＲを上回るまでは、コンパレータ２４から出力されるマスク信号Ｓ５は“Ｌ”を維持しマスク期間ＴＭ１は継続される。したがって、過電流保護回路６の過電流保護信号Ｓ６はＡＮＤゲート２５によって無効化され、遮断用制御信号ＳＣ＿ＯＵＴは“Ｌ”に固定される。このように、マスク回路５とＡＮＤゲート２５とは過電流保護信号マスク部として機能する。
【００２９】
その後、時刻ｔ２に電圧Ｖ９が基準電圧ＶＲを上回るとマスク信号Ｓ５が“Ｈ”となり、マスク期間ＴＭ１が検出期間ＴＳに切り替わり、その結果、過電流保護回路６の過電流保護信号Ｓ６が有効となり、遮断用制御信号ＳＣ＿ＯＵＴとして出力される。
【００３０】
このように、入力信号ＩＮが“Ｈ”になってＩＧＢＴ１のターンオン動作が開始されても、その直後の時刻ｔ１〜ｔ２間においてもマスク期間ＴＭ１の設定が維持される。
【００３１】
したがって、時刻ｔ１でＩＧＢＴ１がターンオンされても時刻ｔ２までの期間において、マスク期間ＴＭ１における過電流保護信号Ｓ６が無効化されることにより、ターンオン直後の不安定な状態のセンス電圧Ｖｓｅｎｓｅに基づき過電流保護が誤動作するのを確実に回避することができる。
【００３２】
そして、時刻ｔ３に入力信号ＩＮが“Ｌ”に立ち下がると、ＮＰＮバイポーラトランジスタ２３がオンし、電圧Ｖ９が基準電圧ＶＲを下回り、マスク信号Ｓ５も“Ｌ”に立ち下がる。この際、ＮＰＮバイポーラトランジスタ２３の駆動能力を十分に大きく設定することにより、入力信号ＩＮの立ち下がりとほぼ同時にマスク信号Ｓ５も立ち下げることができる。
【００３３】
したがって、時刻ｔ３時に検出期間ＴＳがマスク期間ＴＭ２に切り替わり、過電流保護回路６の過電流保護信号Ｓ６は再び無効化され、遮断用制御信号ＳＣ＿ＯＵＴは“Ｌ”に固定される。
【００３４】
このように、入力信号ＩＮが“Ｌ”になってＩＧＢＴ１のターンオフ動作が開始されても、その直後からマスク期間ＴＭ２が設定され、マスク期間ＴＭ２における過電流保護信号Ｓ６が無効化される。したがって、ターンオフ直後の不安定な状態のセンス電圧Ｖｓｅｎｓｅに基づき過電流保護が誤動作するのを確実に回避することができる。
【００３５】
なお、ターンオン直後のマスク期間ＴＭ１の期間の設定、ターンオフ直後のマスク期間ＴＭ２への切り換えタイミングは、ＩＧＢＴ１のターンオン・ターンオフ動作に立ち上がり及び立ち下がりが同期する入力信号ＩＮ（駆動関連信号）に基づいて行っているため、正確に実行することができる。
【００３６】
図４はＩＧＢＴの駆動回路における一般的な過電流保護回路の回路構成を示す回路図である。同図に示すように、センス電圧Ｖｓｅｎｓｅはフィルタ回路３を介してコンパレータ４の正入力に付与される。フィルタ回路３はキャパシタＣ１１及び抵抗Ｒ１３から構成され、コンパレータ４の正入力となるノードＮ５とノードＮ４との間に抵抗Ｒ１３が設けられ、ノードＮ５，接地間にキャパシタＣ１１が設けられる。
【００３７】
このような構成のフィルタ回路３は抵抗Ｒ１３及びキャパシタＣ１１によって決定されるＲＣ時定数によりセンス電圧Ｖｓｅｎｓｅに対してフィルタリング処理を施した信号Ｓ３をコンパレータ４の正入力に付与する。なお、キャパシタＣ１１及び抵抗Ｒ１３は、ＲＣ時定数を大きくとるべく比較的サイズを大きく形成する必要があるため、集積化することが困難であり、外付けされる方が一般的である。
【００３８】
一方、電源ＶＣＣ，接地レベル間に抵抗Ｒ１１，Ｒ１２が直列に接続され、抵抗Ｒ１１，Ｒ１２間のノードＮ７より得られる電圧が検出閾値電圧ＶＴ３となる。
【００３９】
コンパレータ４は正入力に信号Ｓ３を受け、負入力には検出閾値電圧ＶＴ１が付与される。そして、コンパレータ４は、Ｓ３＞ＶＴ３の時に“Ｈ”、Ｓ３＜ＶＴ３の時に“Ｌ”の過電流保護信号Ｓ４をセンス出力端子ＰＳから出力し、この過電流保護信号Ｓ４が最終的にＩＧＢＴ１のゲート端子Ｐ３に付与される（図示せず）。なお、ＩＧＢＴ１及びその周辺は図１で示した実施の形態１と同様であるため、説明を省略する。
【００４０】
図４に示すように、一般的な過電流保護回路は、センス電圧Ｖｓｅｎｓｅのターンオン・ターンオフ直後の不安定な状態を改善すべく、コンパレータ４の入力側に時定数の大きなフィルタ回路３を設けており、このフィルタ回路３の存在が集積化を大きく損ねていた。
【００４１】
一方、実施の形態１のＩＧＢＴの駆動回路はフィルタ回路３のような構成要素は不要となる（サイズの大きい構成要素（Ｒ、Ｃ等）を用いる必要はない）ため、集積度を大幅に向上させることができる。
【００４２】
したがって、ＩＧＢＴ１に相当する駆動対象の半導体デバイスが比較的小容量の場合、ドライバ１５、抵抗Ｒ５，Ｒ６、マスク回路５及び過電流保護回路６を含む集積化範囲３２で集積化することが従来に比べ容易になり、駆動対象の半導体デバイスが比較的大容量の場合でも、ＡＮＤゲート２５、マスク回路５及び過電流保護回路６を含む集積化範囲３１で集積化することが従来に比べ容易になる。
【００４３】
加えて、実施の形態１のＩＧＢＴの駆動回路は、フィルタ回路３によりセンス電圧Ｖｓｅｎｓｅを波形整形することがないため、センス電圧Ｖｓｅｎｓｅによる過電流検出精度も向上する効果を奏する。
【００４４】
＜実施の形態２＞
図３はこの発明の実施の形態２であるＩＧＢＴの駆動回路の一部を示す回路図である。同図に示すように、短絡保護回路７及びＯＲゲート２８が追加された点が実施の形態１と異なる。
【００４５】
短絡保護回路７はコンパレータ２７と抵抗Ｒ１９，Ｒ２０とから構成され、抵抗Ｒ１９，Ｒ２０は電源ＶＣＣ，接地間に直列に接続される。抵抗Ｒ１９，Ｒ２０間の抵抗比によりノードＮ９より得られる検出閾値電圧ＶＴ２が決定する。
【００４６】
短絡保護回路７の検出閾値電圧ＶＴ２は比較的高い２Ｖ程度に設定される。なお、過電流保護回路６の検出閾値電圧ＶＴ１は前述したように比較的低い０．５Ｖ程度に設定される。
【００４７】
コンパレータ２７は正入力にセンス電圧Ｖｓｅｎｓｅを受け、負入力に検出閾値電圧ＶＴ２を受け、その出力信号が短絡保護信号Ｓ７となる。
【００４８】
ＯＲゲート２８は一方入力にＡＮＤゲート２５の出力信号Ｓ２５を受け、他方入力に短絡保護信号Ｓ７を受け、ＯＲゲート２８の出力が遮断用制御信号ＳＣ＿ＯＵＴして出力される。他の構成は実施の形態１の駆動回路と同様であり、ＩＧＢＴ１，ドライバ１５等の図示していない構成要素も勿論存在する。
【００４９】
実施の形態１で用いた図２に示すように、マスク期間ＴＭ１（ＴＭ２）は、過電流保護回路６によるセンス電圧Ｖｓｅｎｓｅに基づく過電流検出の不感期間となっている。したがって、マスク期間ＴＭ１中に生じた過電流状態に対して保護動作（ゲート遮断）が開始されるのは早くともマスク期間ＴＭ１終了後になるため、保護動作が遅れてしまう。この点の解消を図ったのが実施の形態２である。
【００５０】
短絡保護信号Ｓ７はＯＲゲート２８を介して遮断用制御信号ＳＣ＿ＯＵＴとして出力されるため、マスク期間ＴＭ１においてもマスクされることはない。したがって、ターンオン（ターンオフ）直後のマスク期間ＴＭ１（ＴＭ２）においても、センス電圧Ｖｓｅｎｓｅが検出閾値電圧ＶＴ２を上回ると、短絡保護信号Ｓ７が“Ｈ”となり、過電流保護信号ＳＣ＿ＯＵＴによるＩＧＢＴ１の保護動作が行える。
【００５１】
ターンオン・ターンオフ直後のセンス電圧Ｖｓｅｎｓｅはメイン電流であるコレクタ電流ＩＣに依存して、比較的大きな値を示す傾向があることに着目し、前述したように、短絡保護回路７の検出閾値電圧ＶＴ２は比較的高い値に設定している。
【００５２】
なお、前述したように、ターンオン・ターンオフ直後のセンス電圧Ｖｓｅｎｓｅは不安定な状態であるため、センス電流の検出精度は低い。しかしながら、アーム短絡など大電流（定格電流を遙かに上回る電流）が流れる短絡現象の保護に用いる程度の精度は十分得ることができる。
【００５３】
また、短絡保護回路７は比較的高い検出閾値電圧ＶＴ２（＞ＶＴ１）に設定しているため、図４のフィルタ回路３のような存在は必要なく、保護動作に要する信号伝達遅延時間は通常の集積回路と同レベルの時間に抑えることができるため、センス電圧Ｖｓｅｎｓｅに基づく短絡状態の検出から１μｓ以内の高速な保護動作が可能である。
【００５４】
ところで、ＩＧＢＴの飽和電圧は定格電流で約１．５Ｖ程度である。センス端子１ｂ側のＩＧＢＴの飽和電圧とセンス電圧Ｖｓｅｎｓｅ（シャント抵抗Ｒ１による電流検出抵抗電圧）の合計がメイン端子１ａ側のＩＧＢＴの飽和電圧となる。したがって、定格では定常状態で検出されるセンス電圧Ｖｓｅｎｓｅは大きくても１Ｖを超えない値である。
【００５５】
したがって、検出閾値電圧ＶＴ２がＩＧＢＴの飽和電圧よりも高く設定されている短絡保護回路７では、定常状態において過電流を検出すること（Ｖｓｅｎｓｅ＞ＶＴ２となること）はないため、短絡保護回路７については過電流保護回路６のようにマスク期間を設ける必要はない。
【００５６】
このように、実施の形態２のＩＧＢＴの駆動回路は、短絡保護回路７を備えることにより、実施の形態１の効果に加え、ターンオン・ターンオフ直後の短絡現象からＩＧＢＴを確実に保護することができる。
【００５７】
また、実施の形態１同様、ＩＧＢＴ１に相当する駆動対象の半導体デバイスが比較的小容量の場合、ドライバ１５、抵抗Ｒ５，Ｒ６、マスク回路５及び過電流保護回路６に加え短絡保護回路７及びＯＲゲート２８を含む集積化範囲で集積化することが従来に比べ容易になり、駆動対象の半導体デバイスが比較的大容量の場合でも、ＡＮＤゲート２５、マスク回路５及び過電流保護回路６に加えＯＲゲート２８及び短絡保護回路７を含む集積化範囲で集積化すること従来に比べ容易になる。
【００５８】
【発明の効果】
以上説明したように、この発明における請求項１記載の半導体デバイスの駆動回路は、マスク期間においては過電流保護信号を無効化し、マスク期間以外の期間において過電流保護信号を有効化し半導体デバイスのゲート端子に付与する過電流保護信号マスク部を有している。
【００５９】
したがって、ターンオン及びターンオフ直後の不安定な状態のセンス電圧に基づく過電流保護動作を確実に回避することができ、誤動作することはない。さらに、過電流保護回路は、ターンオン及びターンオフ直後の不安定な状態のセンス電圧を波形整形するためのフィルタ回路等を設ける必要がないため、集積度の向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１であるＩＧＢＴの駆動回路の一部を示す回路図である。
【図２】実施の形態１の過電流保護動作を示すタイミング図である。
【図３】この発明の実施の形態２であるＩＧＢＴの駆動回路の一部を示す回路図である。
【図４】一般的な過電流保護回路の回路構成を示す回路図である。
【符号の説明】
１  ＩＧＢＴ、５  マスク回路、６  過電流保護回路、７  短絡保護回路、２５  ＡＮＤゲート、２８  ＯＲゲート。
【図１】
2004312924.tif 000003
【図２】
2004312924.tif 000004
【図３】
2004312924.tif 000005
【図４】
2004312924.tif 000006