(57)【要約】【課題】本発明は光検出装置に関し、できる限りノイズを小さくすることで光検出時の感度を向上させる。【解決手段】光検出器１と、読み出し用ＪＦＥＴ２と、増幅器３と、増幅器３の出力を帰還容量を介して読み出し用ＪＦＥＴ２のゲートに帰還させる帰還回路と、帰還容量４の電荷をリセット用ＰＮ接合素子Ｓ３を介して放電させることでリセットを行うリセット回路を備えると共に、リセット用ＰＮ接合素子Ｓ３に対し、電荷蓄積時はオンとなって読み出し用ＪＦＥＴのゲートと同電位を印加することで該リセット用ＰＮ接合素子Ｓ３をオフ状態に保持し、リセット時はオフになって読み出し用ＪＦＥＴのゲートと同電位を切り離すことで蓄積容量４の電荷を放電させるように制御されるリセットスイッチ２を接続し、かつ、リセット用ＰＮ接合素子Ｓ３と帰還容量４との間を抵抗Ｒ１を介して接続した。【選択図】        図１
2004239651.tif 000002
【特許請求の範囲】
【請求項１】
入射光を検出する光検出器と、
前記光検出器の検出信号を読み出す読み出し用ＪＦＥＴと、
前記読み出し用ＪＦＥＴで読み出した信号を増幅する増幅器と、
前記増幅器の出力を帰還容量を介して前記読み出し用ＪＦＥＴのゲートに帰還させる帰還回路と、
前記帰還容量の電荷をリセット用ＰＮ接合素子を介して放電させることでリセットを行うリセット回路を備えると共に、
前記リセット用ＰＮ接合素子に対し、前記帰還容量の電荷蓄積時はオンとなって前記読み出し用ＪＦＥＴのゲートと同電位を印加することで該リセット用ＰＮ接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用ＪＦＥＴのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させるように制御されるリセットスイッチを接続し、かつ、前記リセット用ＰＮ接合素子と前記帰還容量との間を抵抗を介して接続したことを特徴とする光検出装置。
【請求項２】
入射光を検出する光検出器と、
前記光検出器の検出信号を読み出す読み出し用ＧａＡｓＪＦＥＴと、
前記読み出し用ＧａＡｓＪＦＥＴで読み出した信号を増幅する増幅器と、
前記増幅器の出力を帰還容量を介して前記読み出し用ＧａＡｓＪＦＥＴのゲートに帰還させる帰還回路と、
前記帰還容量の電荷をリセット用ＧａＡｓＰＮ接合素子を介して放電させることでリセットを行うリセット回路を備えると共に、
前記リセット用ＧａＡｓＰＮ接合素子に対し、前記帰還容量の電荷蓄積時はオンとなって前記読み出し用ＧａＡｓＪＦＥＴのゲートと同電位を印加することで該リセット用ＧａＡｓＰＮ接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用ＧａＡｓＪＦＥＴのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させるように制御されるＧａＡｓＪＦＥＴリセットスイッチを接続し、かつ、前記リセット用ＧａＡｓＰＮ接合素子と前記帰還容量との間を抵抗を介して接続したことを特徴とする光検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＣＴＩＡ（Ｃａｐａｃｉｔｉｖｅ  Ｔｒａｎｓ−Ｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）  と呼ばれる回路を用い、入射した光を超高感度で検出する光検出装置に関する。
【０００２】
【従来の技術】以下、従来例について説明する。
【０００３】
（１）  ：従来例の概要
近年、半導体赤外線検出器及び周辺回路技術の発展により、例えば、赤外線を検出する赤外線検出器の検出感度は飛躍的に増大し、様々な分野での利用において重要な進展をもたらしている。最近では読み出し雑音が十数電子という二次元赤外線検出器まで現れている。
【０００４】
二次元赤外線検出器の読み出し雑音が小さくなった理由には、単体の赤外線検出器の性能が向上したことの他に、読み出し用ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）の雑音、入力容量、そして漏洩電流がそれぞれ小さくなったことなどが挙げられる。容量が小さくなれば、同じ量の光電流に対して発生するＭＯＳＦＥＴの入力ゲート電圧が大きくなり、漏洩電流が小さくなればそれに伴うショット雑音が小さくなるのである。
【０００５】
現在二次元光検出器の読み出し回路にＭＯＳＦＥＴが使用されているのは、性能にばらつきが少なく、漏洩電流や入力容量が小さいためである。一方、ＳｉＪＦＥＴ（シリコン接合型電界効果トランジスタ）は、ＭＯＳＦＥＴに比べノイズは二桁程度小さいが、入力容量は数倍から１桁程大きい。
【０００６】
しかし、全体としては、雑音の小さいＳｉＪＦＥＴであれば、ＭＯＳＦＥＴよりＳ／Ｎは良くなるはずである。実際、ＳｉＪＦＥＴにおいて、例えば、熱雑音や発生−再結合雑音といったこれまで知られている雑音だけを考慮すれば１０ＨＺ  程度の帯域で単一電子レベルの計測さえ可能になるはずである。
【０００７】
しかしながら、そのような計測に成功した例はない。それどころか、ＪＦＥＴを用いた増幅回路の入力インピーダンスが小さい場合には雑音が小さいにも関わらず、高い入力インピーダンスにすると、数倍程度増えるという例もある。この雑音は、漏洩電流のショット雑音では説明できない大きさである。こうしたことは、入力インピーダンスを上げると外部からの雑音も乗り易くなるので、雑音も増大するであろうと漠然と考えられてきた。
【０００８】
最近になって、本願の発明者の研究によって、こうした高いインピーダンスでは、分極雑音が支配的な雑音になり得ることが分かってきた。分極雑音とは、分極が熱的に揺らぐ現象であり、ジョンソン雑音と同様に揺動散逸定理から導かれる雑音である。
【０００９】
この分極ノイズは物質そのものに由来しているので、光検出器や読み出し用ＪＦＥＴなどで発生するものは避けることができないと言う意味で、原理的な限界を決めることになる。しかし従来の光検出装置では、漏洩電流やＦＥＴで発生する雑音のためにこの原理的限界に達していなかった。以下、具体的な従来例について説明する。
【００１０】
（２）  ：従来例の光検出装置の回路例１
図３は従来の光検出装置の回路例１である。図３に示した従来の光検出装置の回路例１では、ＣＴＩＡ（Ｃａｐａｃｉｔｉｖｅ  Ｔｒａｎｓ−Ｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）  回路を使用しているが、このＣＴＩＡ回路は、これまで一般的に使われてきたオーソドックスなＣＴＩＡ回路である。
【００１１】
このＣＴＩＡ回路は、ＴＩＡ（  Ｔｒａｎｓ−Ｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）  のように帰還回路に抵抗を使うのではなく、帰還容量（コンデンサ又はキャパシタ）を使用する回路である。抵抗は熱雑音を発生し、これが光の検出限界を決めてしまうが、帰還容量（コンデンサ又はキャパシタ）は熱雑音が小さく光検出の限界を著しく向上させる。
【００１２】
しかしながら光電流を外部に散逸できないので、帰還容量に電荷が蓄積されていってしまう。そこで、適当な時に溜まった電荷を放出する必要がある。これをリセットと呼ぶ。一方、光電流を測定している状態を電荷蓄積（帰還容量への電荷蓄積）と呼ぶ。
【００１３】
具体的には、従来の光検出装置は、入射光を検出する光検出器（例えば、フォトダイオード）１と、前記光検出器１の検出信号を読み出す読み出し用ＦＥＴ（電界効果トランジスタ）２Ａと、前記読み出し用ＦＥＴ２Ａで読み出した信号を増幅するＯＰアンプ（増幅器）３と、前記ＯＰアンプ３の出力を帰還容量４を介して前記読み出し用ＦＥＴ２Ａのゲートに帰還する帰還回路と、前記帰還容量４の電荷をリセット用ＭＯＳＦＥＴ（Ｓ１）を介して放電させることで前記帰還容量４をリセットするリセット回路を備えている。
【００１４】
そして、光検出器（例えば、フォトダイオード）１と、読み出し用ＦＥＴ２Ａと、帰還容量４と、リセット用ＭＯＳＦＥＴ（Ｓ１）は、極低温（この例では、７７Ｋ、但し、Ｋはケルビン温度）に冷却された極低温容器内に置くことにより検出感度を更に向上させることができる。この際ＯＰアンプは正常に動作する限り低温、常温どちらにおいてもかまわない。
【００１５】
この場合、前記極低温容器内の各素子とＯＰアンプ３等は導体で接続する。また、リセット用ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）Ｓ１のゲートに印加するリセットパルスは、前記容器の外に設けた制御回路（図示省略）から供給するため、必要な部分を導体により接続して用いる。
【００１６】
前記の回路は、半導体赤外線検出回路において良く使われているＴＩＡ回路における帰還抵抗の代わりに帰還容量４を使っている。ＴＩＡ回路ではＳ／Ｎを良くするため、できるだけ大きな抵抗値の帰還抵抗を用いるため、そのジョンソン雑音が主な雑音源となり、低照度の赤外検出を妨げる。帰還回路に帰還容量４を使った場合、入力部分に光電流による電荷が蓄積されるので、それを排出するために、ＣＴＩＡ回路では、リセットスイッチとしてリセット用ＭＯＳＦＥＴＳ１を導入する。
【００１７】
（３）  ：その他の従来例の説明
その他の従来例について調査したので、以下に詳細に述べる。この調査では、「超高感度な光検出に使用するもので、従来のリセット回路に対して、ＭＯＳＦＥＴの代わりにＰＮ接合デバイスだけを、リセットスイッチとして使用した超低雑音光検出回路を構成する光検出装置」について調査した。
【００１８】
本件調査のポイントをまとめると、ＰＩＮフォトダイオードが高感度にならない原因にリセット用ＭＯＳＦＥＴの存在が起因する。このＭＯＳＦＥＴの代わりにＰＮ接合素子（ＰＮ接合デバイス）をリセットスイッチとして使用する超低雑音光検出回路を構成するもので、ＭＯＳＦＥＴによるノイズと入力容量の増大を避けることが可能となるもので、ＧａＡｓ基盤だけを用いた光検出回路が製作でき、超高感度赤外線２次元アレイの製作を可能とする構成がポイントである。
【００１９】
この調査結果得られた特許文献１乃至特許文献４（以下「従来例の光検出装置の回路例２」、「従来例の光検出装置の回路例３」、「従来例の光検出装置の回路例４」、「従来例の光検出装置の回路例５」とする）を以下に説明する。
【００２０】
Ａ：従来例の光検出装置の回路例２（特許文献１参照）
この例では、受光素子に入射する光のうち背景光成分を除去して信号光成分のみを検出する光検出装置に関するものであり、その構成要素が請求項１乃至３以下にそれぞれ開示されている。
【００２１】
この発明は、Ｓ／Ｎ比が優れた光検出装置で、特に、ＣＤＳ回路では、積分回路から出力される電圧信号が第１の容量素子に入力し、スイッチ手段により選択された第２及び第３の容量素子のうち何れか一方に、その入力した電圧信号の変化量に応じた電荷量が蓄積され、ＣＤＳ回路の第２及び第３の容量素子それぞれに蓄積されている電荷量の差分が求められてその差分に応じた電圧信号が出力されるものである。
【００２２】
この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【００２３】
Ｂ：従来例の光検出装置の回路例３（特許文献２参照）
この例では、入力電流のピーク値に応じた出力電流を得るアナログ信号処理回路、信号処理回路、光検出装置及び像形成装置に関する発明で、その構成が請求項１乃至４以下にそれぞれ開示されている。
【００２４】
具体的に、ゲートを共通接続とした電界効果型トランジスタと、この電界効果型トランジスタのゲートに第１の主電極と、この第１のトランジスタのドレインに第２の主電極を接続し、第２の基準電位に制御電極を接続したトランジスタとを有する構成で、特に光検出装置は、光電変換手段と、光変換手段のピーク出力値に比例する値を保持する手段と、光電変換手段の出力値に比例する値と、保持されたピーク出力値に比例する値とを比較する手段を有する回路である。
【００２５】
この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【００２６】
Ｃ：従来例の光検出装置の回路例４（特許文献３参照）
この例では、定常光の影響を受けず、光の変化成分だけを検出する光検出回路に関する発明で、この発明の構成趣旨が請求項１乃至請求項３にそれぞれ開示されている。
【００２７】
この発明は、コンデンサを不要とし、定常光を除去する機能を持った光検出回路で、正入力端子と負入力端子を有し、正入力端子に基準電源を接続した演算増幅回路と、演算増幅回路の正入力端子と負入力端子の間に挿入され互いに直列に接続されたコイルおよび抵抗と、この直列に接続されたコイルと抵抗の共通接続点に接続された光検出素子と、前述の演算増幅回路の負入力端子と出力端子との間に接続された抵抗とを備えた回路に関するものである。（特許文献３参照）  この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【００２８】
Ｄ：従来例の光検出装置の回路例５（特許文献４参照）
この例では、信号対ノイズ比を改善してバックグラウンド光学ノイズおよび干渉の有害な影響を除去するためにフォトダイオードのキャパシタンスを誘導子と共鳴させる入力回路に関する発明で、発明の構成趣旨が請求項１および請求項５以下に開示されている。
【００２９】
具体的に、増幅器はＦＤキャパシタンスおよびインダクタと共に、並列共振タンク回路を与えて利得変化対電源特性変化を有し、帰還コンデンサの値を選択することで、入力インピーダンスの容量成分の変化を等しくし、これによりタンク回路の共振周波数は電源電圧の変化により悪影響を避けて、適応するタンク回路のＱを低下させるために抵抗要素を帰還インピーダンスに追加する構成が開示されている。
【００３０】
この例は本発明の一般的な従来例を示す例であり、本発明の具体的な構成は開示されていないし、超高感度な光検出に使用するものでもない。
【００３１】
Ｅ：前記のように、今回調査した特許文献範囲からは、本件発明構成と完全に一致する先行文献は見つからない。また、本件主題のポイントであるＭＯＳＦＥＴの代わりにＰＮ接合デバイスをリセットスイッチとして使用する超低雑音光検出回路との構成に合致する公知技術（先行出願）が、当該調査分野により存在しないものと考察される。
【００３２】
【特許文献１】
特開２０００−３１０５６１号公報
【特許文献２】
特開平１１−２６４８４４号公報
【特許文献３】
特開平１１−１４８８６４号公報
【特許文献４】
特開平８−１２５４５４号公報
【００３３】
【発明が解決しようとする課題】前記のような従来のものにおいては、次のような課題があった。
【００３４】
従来の光検出装置では、リセット用ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）Ｓ１は帰還容量４と並列に置かれていたが、この場合、帰還容量４にかかる電圧が、リセット用ＭＯＳＦＥＴＳ１のソースとドレインにそのままかかり、漏洩電流の原因となっていた。
【００３５】
例え、リセット用ＭＯＳＦＥＴＳ１がオフの状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。そのため、帰還容量４を使った光検出装置の場合でも、ノイズが多く高感度光検出の妨げとなっていた。また、ＭＯＳＦＥＴは分極ノイズが大きく、これもまた高感度光検出の妨げになっていた。
【００３６】
本発明はこのような従来の課題を解決し、光検出装置において、できる限りノイズを小さくすることで、光検出時の感度を向上させることを目的とする。
【００３７】
【課題を解決するための手段】本発明は前記の目的を達成するため次のように構成した。
【００３８】
すなわち、第１の光検出装置は、入射光を検出する光検出器と、前記光検出器の検出信号を読み出す読み出し用ＪＦＥＴと、前記読み出し用ＪＦＥＴで読み出した信号を増幅する増幅器と、前記増幅器の出力を帰還容量を介して前記読み出し用ＪＦＥＴのゲートに帰還させる帰還回路と、前記帰還容量の電荷をリセット用ＰＮ接合素子を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用ＰＮ接合素子に対し、前記帰還容量の電荷蓄積時はオンとなって前記読み出し用ＪＦＥＴのゲートと同電位を印加することで該リセット用ＰＮ接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用ＪＦＥＴのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させるように制御されるリセットスイッチを接続し、かつ、前記リセット用ＰＮ接合素子と前記帰還容量との間を抵抗を介して接続したことを特徴とする。
【００３９】
また、第２の光検出装置は、入射光を検出する光検出器と、前記光検出器の検出信号を読み出す読み出し用ＧａＡｓＪＦＥＴと、前記読み出し用ＧａＡｓＪＦＥＴで読み出した信号を増幅する増幅器と、前記増幅器の出力を帰還容量を介して前記読み出し用ＧａＡｓＪＦＥＴのゲートに帰還させる帰還回路と、前記帰還容量の電荷をリセット用ＧａＡｓＰＮ接合素子を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用ＧａＡｓＰＮ接合素子に対し、前記蓄積容量の電荷蓄積時はオンとなって前記読み出し用ＧａＡｓＪＦＥＴのゲートと同電位を印加することで該リセット用ＧａＡｓＰＮ接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用ＧａＡｓＪＦＥＴのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させるように制御されるＧａＡｓＪＦＥＴリセットスイッチを接続し、かつ、前記リセット用ＧａＡｓＰＮ接合素子と前記帰還容量との間を抵抗を介して接続したことを特徴とする。
【００４０】
なお、前記「読み出し用ＪＦＥＴのゲートと同電位」の「同電位」、又は「読み出し用ＧａＡｓＪＦＥＴのゲートと同電位」は、全く同じ電位の外、同程度と見られる範囲の場合も含むものとする。
【００４１】
ＰＮ接合に印加する電位の許容範囲は、光検出器や読み出し用ＪＦＥＴの漏洩電流あるいは測定中の光強度などにより決まる。ＰＮ接合の電圧、電流特性は指数関数的であるため、ＰＮ接合素子の両端にかかる電圧が０に近づくと急激に電流は減少するが、この電流が測定に影響を与えない程度となるような電位が、ＰＮ接合に印加する電圧の許容範囲となる。
【００４２】
（作用）
前記構成に基づく本発明の作用を説明する。
【００４３】
（ａ）  ：第１の光検出装置の作用
第１の光検出装置では、リセット用ＰＮ接合素子に対し、電荷蓄積時はオンとなって読み出し用ＪＦＥＴのゲートと同電位を印加することで該リセット用ＰＮ接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用ＪＦＥＴのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させる（リセット）ように制御されるリセットスイッチを接続し、かつ、リセット用ＰＮ接合素子と帰還容量との間を抵抗を介して接続している。
【００４４】
このように、リセットを行なわない時はリセットスイッチによりリセット用ＰＮ接合素子に前記読み出し用ＪＦＥＴのゲートと同電位を印加することでオフ状態（非導通）に保ち、リセットが行われている時のみリセットスイッチをオフにし、帰還容量両端の電圧がリセット用ＰＮ接合素子に掛かるようにすることで、帰還回路の蓄積電荷によりリセット用ＰＮ接合素子をオンにして電荷を放電させることができる。
【００４５】
ところで従来の回路では、リセット用ＭＯＳＦＥＴは帰還容量と並列に置かれていたが、帰還容量にかかる電圧が、リセット用ＭＯＳＦＥＴのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用ＭＯＳＦＥＴがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【００４６】
そこで、本発明では、電荷の蓄積時にはリセット用ＰＮ接合素子の電圧（Ｐ層の電圧）を、前記読み出し用ＪＦＥＴのゲートと同電位にすることで漏洩電流を避けることができる。
【００４７】
また、一般的にＭＯＳＦＥＴは分極ノイズが大きいので、リセットスイッチとしてＭＯＳＦＥＴを使った場合は、ＭＯＳＦＥＴの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用ＭＯＳＦＥＴをやめリセット用ＰＮ接合素子を使用することで分極ノイズを更に小さくすることができる。
【００４８】
また、本発明ではリセットスイッチのオフ抵抗が小さくて良いという利点もある。従来のＭＯＳＦＥＴを使ったリセットスイッチ回路では直接ＭＯＳＦＥＴのチャネルでリセット回路のオン／オフを行っていたため、電荷蓄積時すなわちオフ時では、チャネルの抵抗が非常に高くなる必要があった。そのためオフ抵抗の高いＭＯＳＦＥＴを使用せざるを得なかった。
【００４９】
しかしながら本発明では、オン／オフはＰＮ接合素子の非線形性を利用するので、リセットスイッチの役目はＰＮ接合にかける電位を変えることになる。従って、リセットスイッチのオフ抵抗は、リセット用ＰＮ接合素子と帰還容量の間にある抵抗（Ｒ１）より十分高ければよく、例えばＪＦＥＴのようなオフ抵抗の小さいものでもスイッチとして使用できることになる。
【００５０】
このことは、Ｓｉ以外の半導体でも光検出回路を製作する際に大きな意味を持つ。Ｓｉでは光検出器もＭＯＳＦＥＴも同一基板上に製作できるが、他の半導体では現在の所ＭＯＳＦＥＴは製造できないので、リセットスイッチと読み出し用ＪＦＥＴを別々に製作し、後に結合するという手間を掛ける必要がある。しかし本発明では、ＰＮ接合という読み出し用ＪＦＥＴと同じ製法でリセット回路が構成できるため、同一基板上で全ての素子を作ることができる。
【００５１】
（ｂ）  ：第２の光検出装置の作用
第２の光検出装置では、リセット用ＧａＡｓＰＮ接合素子に対し、電荷蓄積時はオンとなって前記読み出し用ＧａＡｓＪＦＥＴのゲートと同電位を印加することで該リセット用ＧａＡｓＰＮ接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用ＧａＡｓＪＦＥＴのゲートと同電位を切り離すことで前記蓄積容量の電荷を放電させる（リセット）ように制御されるＧａＡｓＪＦＥＴリセットスイッチを接続し、かつ、リセット用ＧａＡｓＰＮ接合素子と帰還容量との間を抵抗を介して接続している。
【００５２】
このように、リセットを行なわない時はＧａＡｓＪＦＥＴリセットスイッチによりリセット用ＧａＡｓＰＮ接合素子に前記読み出し用ＧａＡｓＪＦＥＴのゲートと同電位を印加することでオフ状態（非導通）に保ち、リセットが行われている時のみ、ＧａＡｓＪＦＥＴリセットスイッチをオフにし、帰還容量両端の電圧がリセット用ＧａＡｓＰＮ接合素子に掛かるようにすることで、蓄積電荷を放電させることができる。
【００５３】
ところで従来の回路では、リセット用ＭＯＳＦＥＴは帰還容量と並列に置かれていたが、帰還容量にかかる電圧が、リセット用ＭＯＳＦＥＴのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用ＭＯＳＦＥＴがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【００５４】
そこで、本発明では、電荷の蓄積時にはリセット用ＧａＡｓＰＮ接合素子の電圧（陽極の電圧）を、前記読み出し用ＧａＡｓＪＦＥＴのゲートと同電位にすることで漏洩電流を避けることができる。
【００５５】
また、一般的にＭＯＳＦＥＴは分極ノイズが大きいので、リセットスイッチとしてＭＯＳＦＥＴを使った場合は、ＭＯＳＦＥＴの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用ＭＯＳＦＥＴをやめリセット用ＧａＡｓＰＮ接合素子を使用することで分極ノイズを更に小さくすることができる。
【００５６】
また、本発明では、リセットスイッチとしてＧａＡｓＪＦＥＴを使用できるため、リセットスイッチと読み出し用ＧａＡｓＪＦＥＴなどが同じＰＮ接合で構成でき、同一基板上で全ての読み出し回路を作ることが可能になる。
【００５７】
【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、リセット用ＰＮ接合素子をオフ状態に保持するための印加電位、又は、リセット用ＧａＡｓＰＮ接合素子をオフ状態に保持するための印加電位は、読み出し用ＪＦＥＴのゲートと同電位（同程度の電位も含む）、又は読み出し用ＧａＡｓＪＦＥＴのゲートと同電位（同程度の電位も含む）であるが、一般に、読み出し用ＪＦＥＴのゲート、又は読み出し用ＧａＡｓＪＦＥＴのゲート電圧は接地電位程度に設定することが多い。
【００５８】
そのため、以下の実施の形態の説明では、それらゲート電圧をほぼ接地電位にすることとし、リセット用ＰＮ接合素子をオフ状態にする印加電圧も「接地電位」の場合を１例として説明する。
【００５９】
Ａ：光検出装置の回路例１の説明
（１）  ：回路例１の構成の説明
図１は光検出装置の回路例１である。この光検出装置の回路例１は、基本的には従来例で説明したＣＴＩＡ回路を使用し、極限まで雑音（ノイズ）を減らした回路であり、以下、具体的に説明する。
【００６０】
光検出装置の回路例１は、入射光を検出する光検出器（例えば、フォトダイオード）１と、光検出器１の検出信号を読み出す読み出し用ＪＦＥＴ（接合型電界効果トランジスタ）２と、読み出し用ＪＦＥＴ２で読み出した信号を増幅するＯＰアンプ（増幅器）３と、ＯＰアンプ３の出力を帰還容量（コンデンサ又はキャパシタ）４を介して読み出し用ＪＦＥＴ２のゲートに帰還させる帰還回路と、帰還容量４の電荷をリセット用ＰＮ接合素子Ｓ３を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用ＰＮ接合素子Ｓ３に対し、帰還容量４の電荷蓄積時はオンとなって接地電位を印加することで該リセット用ＰＮ接合素子Ｓ３をオフ状態に保持し、リセット時はオフになって前記接地電位を切り離すことで前記蓄積容量４の電荷を放電させるように制御されるリセットスイッチＳ２を接続し、かつ、前記リセット用ＰＮ接合素子Ｓ３と帰還容量４との間を抵抗Ｒ１を介して接続したものである。
【００６１】
また、この回路では、リセットスイッチＳ２に外部からリセットパルスを供給する。この場合、前記リセットパルスを必要なタイミングで発生させてリセットスイッチＳ２に供給するため、パルス発生回路や制御回路等（図示省略）を設けておく。
【００６２】
そして、前記パルス発生回路で発生したパルスをリセットスイッチＳ２に供給する。この際、パルスをＬＰＦ（ローパスフィルタ）に通すことで、高域成分を減衰させたパルスを作成し、リセットスイッチＳ２に供給することにより、リセット時の回路動作の安定度を増すことができる。
【００６３】
また、リセットスイッチＳ２は、機械的なスイッチや電磁リレー等の接点でも良いが、ＪＦＥＴ等を使用して実現することもできる。また、光検出器１は、フォトダイオード以外にも、各種公知の光検出器が使用可能である。
【００６４】
この場合、例えば、光検出器（例えば、フォトダイオード）１と、読み出し用ＪＦＥＴ２と、帰還容量４と、リセット用ＰＮ接合素子Ｓ３は、極低温（この例では、７７Ｋ、但し、Ｋはケルビン温度）に冷却された極低温容器内に置くことにより更に高感度にすることが可能である。但し、ＯＰアンプ３、抵抗Ｒ１、リセットスイッチＳ２は低温、常温どちらに置いてもそれらが正常に動作するかぎり問題はない。
【００６５】
（２）  ：回路例１の動作の説明
図１に示した回路例１では、リセットスイッチＳ２のオン／オフ制御を外部の制御回路（図示省略）の制御で行なう。この場合、リセットスイッチＳ２は、リセット用ＰＮ接合素子Ｓ３に対し、帰還容量４の電荷蓄積時はオンとなって接地電位（ＧＮＤ電位）を印加することで該リセット用ＰＮ接合素子Ｓ３をオフ状態に保持する。
【００６６】
すなわち、帰還容量４の電荷蓄積時は、リセットスイッチＳ２をオン（導通）状態にして、抵抗Ｒ１とリセット用ＰＮ接合素子Ｓ３との接続点の電位を、接地電位（ＧＮＤ電位）にする。この場合、リセット用ＰＮ接合素子Ｓ３の陽極側の電位が接地電位（ＧＮＤ電位）になるので、リセット用ＰＮ接合素子Ｓ３はオフ状態を保つ。
【００６７】
そして、帰還容量４の電荷をリセットする（放電させる）時には、リセットスイッチＳ２をオフ（非導通）状態にして、抵抗Ｒ１とリセット用ＰＮ接合素子Ｓ３との接続点の電位を接地電位（ＧＮＤ電位）から切り離す。この場合、リセット用ＰＮ接合素子Ｓ３の陽極側の電位が帰還容量４の充電電圧となり、この充電電圧が所定値を超えると、リセット用ＰＮ接合素子Ｓ３がオンとなり、帰還容量４の電荷は、抵抗Ｒ１を介して放電される。このように、リセットスイッチＳ２のオン／オフ制御により、帰還容量４の充放電を確実に制御することができる。
【００６８】
（３）  ：回路例１のその他の説明
従来の光検出装置の回路例１（図３参照）では、リセットスイッチとしてＭＯＳＦＥＴを使用する場合を説明したが、これには以下に述べるような問題が発生することがある。本発明では、光検出器１の容量を小さくしていくと分極ノイズで検出限界が決まることになる。分極ノイズとは、物質の誘電分極が熱的に揺らぐために発生するものであり、誘電損失に比例して増大する。
【００６９】
誘電損失は一種の抵抗であるので、抵抗に発生する熱雑音（ジョンソンノイズ）と同様なものである。分極ノイズは、読み出し用ＪＦＥＴ２のゲート回路素子、つまり検出器やＪＦＥＴそれ自身などＪＦＥＴのゲートにつながる全ての素子・物質から発生している。
【００７０】
そのゲート回路素子の中で一番分極ノイズが大きいのが、従来の光検出装置の回路例１で説明したリセット用ＭＯＳＦＥＴＳ１である。その理由として、ＭＯＳＦＥＴのゲートをチャネルから絶縁しているシリコンの酸化或いは窒化膜の結晶性が悪く、そのため誘電損失が増大していると考えられる。現在使用しているＭＯＳＦＥＴはそれ以外から発生している分極ノイズの合計より更に大きい分極ノイズを発生している。
【００７１】
そこで、本発明の光検出装置の回路例１（図１参照）では、リセットスイッチとして従来の光検出装置の回路例１（図３参照）で用いたリセット用ＭＯＳＦＥＴＳ１をやめ、リセット用ＰＮ接合素子Ｓ３を使用する。この場合、ＰＮ接合素子としてはＪＦＥＴでもフォトダイオードでもかまわない。
【００７２】
例えば、ＪＦＥＴの一部の電極（同極同士）を短絡することで、ＰＮ接合素子としたものを使用するが、できるだけ小さく容量の小さいものが良い。なぜなら、容量が小さくなるほど分極ノイズも小さくなるだけでなく、その漏洩電流も小さくなるからである。
【００７３】
それに伴ってリセット回路にも幾つかの変更がある。ＰＮ接合素子Ｓ３は順方向に電圧をかけないと電流がながれないため、例えば図１の光検出装置の回路例１における場合のように、帰還容量４への電荷の蓄積時にはＯＰアンプ３の出力が正の側へ増大していく場合には、ＯＰアンプ３の出力側がＰ層側になるように挿入しなければならない。この向きは光検出器１としてＰＮ或いはＰＩＮ接合型の検出器を使う場合にはＪＦＥＴのゲートに対して同じ方向に付ければよい。
【００７４】
また、ＰＮ接合素子Ｓ３はある程度順方向に電圧をかけないと電流がながれない。例えば、シリコンの素子だと、０．５Ｖ程度順方向に電圧をかける必要があるため、抵抗Ｒ１の値はＯＰアンプ３の出力をあまり落とさない程度にしなければならない。
【００７５】
このリセット方法は、他にも利点がある。シリコン以外の素子で２次元のアレイ検出器を作る際には、重要な技術となる。シリコンの場合は、ＭＯＳＦＥＴも光検出器も同じ材料となるので、同じ基板に両方とも隣り合わせて製作することができる。
【００７６】
しかし、光検出器の素材は、検出する光の波長によって異なってくるし、読み出し用ＦＥＴもシリコン以外の素子を使用した方が有利な場合がある。例えば、ＳｉＪＦＥＴは雑音が小さいが数十Ｋ以下の極低温では使用できない。そのような極低温ではＳｉＭＯＳＦＥＴが読み出し用ＦＥＴとして使われるが、ノイズが大きく、電気的な特性もあまり良くないため高感度光検出器製作の妨げになってきた。
【００７７】
しかしながら、最近になって本発明者等によってＧａＡｓのＪＦＥＴが極低温でＳｉＭＯＳＦＥＴより優れた特性を持つことが分かってきた。しかし、ＭＯＳＦＥＴは現在シリコン以外では作れないので、従来のリセット回路では、ＳｉＭＯＳＦＥＴをＧａＡｓＪＦＥＴと同時に使用する必要があり回路の製作が煩雑になるのは避けられなかった。
【００７８】
更に、ＧａＡｓやＳｉ以外の光検出器で２次元アレイを製作する場合では、光検出器、ＧａＡｓＪＦＥＴ、ＳｉＭＯＳＦＥＴの三種類の素子をほぼ同じ場所に配置しなければならず、その製作は極めて困難になってしまう。しかしながら本発明では、回路例１のＳ２、Ｓ３としてＧａＡｓＰＮ接合素子を使用できるので、光検出器１以外の読み出し回路を全てＧａＡｓで製作することができる。
【００７９】
光検出器１との接続は、接続が一つだけであれば現在ではダイレクトハイブリッドの技術で解決できる。更に、光検出器１もＧａＡｓであればダイレクトハイブリッドも必要なくなる。また、ＭＯＳＦＥＴによるスイッチが必要な場合でも、回路例１のリセットスイッチＳ２の部分に入れば良く、光検出器１とは離れた場所に置いても全く問題ないので製作が簡単になる。
【００８０】
Ｂ：光検出装置の回路例２の説明
（１）  ：回路例２の構成の説明
図２は光検出装置の回路例２である。この光検出装置の回路例２は、基本的には従来例で説明したＣＴＩＡ回路を使用し、極限まで雑音（ノイズ）を減らした回路であり、以下、具体的に説明する。
【００８１】
光検出装置の回路例２は、入射光を検出する光検出器（例えば、フォトダイオード）１と、光検出器１の検出信号を読み出す読み出し用ＧａＡｓＪＦＥＴ（ＧａＡｓ接合型電界効果トランジスタ）５と、読み出し用ＧａＡｓＪＦＥＴ５で読み出した信号を増幅するＯＰアンプ（増幅器）３と、ＯＰアンプ３の出力を帰還容量（コンデンサ又はキャパシタ）４を介して読み出し用ＧａＡｓＪＦＥＴ５のゲートに帰還させる帰還回路と、帰還容量４の電荷をリセット用ＧａＡｓＰＮ接合素子Ｓ４を介して放電させることでリセットを行うリセット回路を備えると共に、前記リセット用ＧａＡｓＰＮ接合素子Ｓ４に対し、帰還容量４の電荷蓄積時はオンとなって接地電位を印加することで該リセット用ＧａＡｓＰＮ接合素子Ｓ４をオフ状態に保持し、リセット時はオフになって前記接地電位を切り離すことで前記蓄積容量４の電荷を放電させるように制御されるＧａＡｓＪＦＥＴリセットスイッチＳ５を接続し、かつ、前記リセット用ＧａＡｓＰＮ接合素子Ｓ４と帰還容量４との間を抵抗Ｒ１を介して接続したものである。
【００８２】
また、この回路では、図１に示した抵抗Ｒｓの代わりに、ゲート−ソース間を短絡したＧａＡｓＪＦＥＴ６を使用している。また、ＧａＡｓＪＦＥＴリセットスイッチＳ５に外部からリセットパルスを供給する。この場合、前記リセットパルスを必要なタイミングで発生させてＧａＡｓＪＦＥＴリセットスイッチＳ５に供給するため、パルス発生回路や制御回路等（図示省略）を設けておく。
【００８３】
この場合、例えば、光検出器（例えば、フォトダイオード）１と、読み出し用ＧａＡｓＪＦＥＴ５と、ＧａＡｓＪＦＥＴ６と、帰還容量４と、リセット用ＧａＡｓＰＮ接合素子Ｓ４は、極低温（この例では、４．２Ｋ、但し、Ｋはケルビン温度）に冷却された極低温容器内に置くことにより更に高感度にすることが可能である。但し、ＯＰアンプ３、抵抗Ｒ１、ＧａＡｓＪＦＥＴリセットスイッチＳ５は低温、常温どちらに置いてもそれらが正常に動作する限り問題はない。
【００８４】
そして、前記極低温容器内の各素子とＯＰアンプ３、抵抗Ｒ１は導体で接続する。また、ＧａＡｓＪＦＥＴリセットスイッチＳ５のゲートに印加するリセットパルスは、前記容器の外に設けた制御回路（図示省略）から供給するため、必要な部分を導体により接続して用いる。
【００８５】
（２）  ：回路例２の動作の説明
前記回路例２（図２参照）では、ＧａＡｓＪＦＥＴリセットスイッチＳ５のオン／オフ制御を外部の制御回路（図示省略）の制御で行なう。この場合、ＧａＡｓＪＦＥＴリセットスイッチＳ５は、リセット用ＧａＡｓＰＮ接合素子Ｓ４に対し、帰還容量４の電荷蓄積時はオンとなって接地電位（ＧＮＤ電位）を印加することで該リセット用ＧａＡｓＰＮ接合素子Ｓ４をオフ状態に保持する。
【００８６】
すなわち、帰還容量４の電荷蓄積時は、ＧａＡｓＪＦＥＴリセットスイッチＳ５をオン（導通）状態にして、抵抗Ｒ１とリセット用ＧａＡｓＰＮ接合素子Ｓ４との接続点の電位を接地電位（ＧＮＤ電位）にする。この場合、リセット用ＧａＡｓＰＮ接合素子Ｓ４のＰ層側の電位が接地電位（ＧＮＤ電位）になるので、リセット用ＧａＡｓＰＮ接合素子Ｓ４はオフ状態を保つ。
【００８７】
そして、帰還容量４の電荷をリセットする（放電させる）時には、ＧａＡｓＪＦＥＴリセットスイッチＳ５をオフ（非導通）状態にして、抵抗Ｒ１とリセット用ＧａＡｓＰＮ接合素子Ｓ４との接続点の電位を接地電位（ＧＮＤ電位）から切り離す。この場合、リセット用ＧａＡｓＰＮ接合素子Ｓ４の陽極側の電位が帰還容量４の充電電圧となり、この充電電圧が所定値を超えるとリセット用ＧａＡｓＰＮ接合素子Ｓ４がオンとなり、帰還容量４の電荷は抵抗Ｒ１を介して放電される。このように、ＧａＡｓＪＦＥＴリセットスイッチＳ５のオン／オフ制御により、帰還容量４の充放電を確実に制御することができる。
【００８８】
（３）  ：回路例２のその他の説明
前記回路例２（図２参照）で説明したように、読み出し用ＦＥＴとして、ＧａＡｓＪＦＥＴ（ＧａＡｓ接合型電界効果トランジスタ）を使用する場合には、このリセット方法は極めて重要になる。半導体としてＧａＡｓを使用したＪＦＥＴ、すなわち、ＧａＡｓＪＦＥＴは、液体ヘリウム温度（４．２Ｋ）以下でも動作することが分かっているので、波長の長い光に対する高感度光検出器の読み出し回路として有望視されている。
【００８９】
なぜなら、波長の長い光検出器では、極低温にしないと感度が上がらないからである。ＧａＡｓではＭＯＳ型のＦＥＴは作れないので、ＧａＡｓＪＦＥＴをリセットスイッチとして使用することも考えられる。しかし、一般に、ＪＦＥＴはオフ抵抗がＭＯＳに比べて遙かに小さく、ＧａＡｓＪＦＥＴもその例外ではないので、従来のＣＴＩＡ回路のリセットスイッチとしては使用できない。
【００９０】
ところが、リセットスイッチとしてリセット用ＧａＡｓＰＮ接合素子Ｓ４を使用する場合のリセットスイッチは、オフ抵抗が小さくて良いのでＪＦＥＴでも使用できるのである。この場合、全ての回路素子をＧａＡｓで作れるので技術的に大変楽になる。
【００９１】
なお、前記回路例１、２の「接地電位」（又は「ＧＮＤ電位」）は、前記読み出し用ＪＦＥＴのゲート電位又は、読み出し用ＧａＡｓＪＦＥＴのゲート電位を接地電位とした場合の１例であり、他のゲート電位の場合でもリセット用ＰＮ接合素子に印加する電位をゲートと同電位（同程度の電位も含む）とすれば、実施可能であることはいうまでもない。
【００９２】
【発明の効果】以上説明したように、本発明によれば次のような効果がある。
【００９３】
（１）  ：請求項１では、リセット用ＰＮ接合素子に対し、電荷蓄積時はオンとなって読み出し用ＪＦＥＴのゲートと同電位を印加することで該リセット用ＰＮ接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用ＪＦＥＴのゲートと同電位を切り離すことで蓄積容量の電荷を放電させる（リセット）ように制御されるリセットスイッチを接続し、かつ、リセット用ＰＮ接合素子と帰還容量との間を抵抗を介して接続している。
【００９４】
このように、リセットを行なわない時はリセットスイッチによりリセット用ＰＮ接合素子に読み出し用ＪＦＥＴのゲートと同電位を印加することでオフ状態（非導通）に保ち、リセットが行われている時のみ帰還回路の蓄積電荷によりリセット用ＰＮ接合素子をオンにして電荷を放電させることができる。
【００９５】
ところで従来の回路では、リセット用ＭＯＳＦＥＴは帰還容量と並列に置かれていたが、帰還容量にかかる電圧が、リセット用ＭＯＳＦＥＴのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用ＭＯＳＦＥＴがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【００９６】
そこで、本発明では、電荷の蓄積時にはリセット用ＰＮ接合素子の電圧（Ｐ層側の電圧）を読み出し用ＪＦＥＴのゲートと同電位にすることで漏洩電流を避けることができる。
【００９７】
また、一般的にＭＯＳＦＥＴは分極ノイズが大きいので、リセットスイッチとしてＭＯＳＦＥＴを使った場合は、ＭＯＳＦＥＴの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用ＭＯＳＦＥＴをやめリセット用ＰＮ接合素子を使用することで分極ノイズを更に小さくすることができる。
【００９８】
（２）  ：請求項２では、リセット用ＧａＡｓＰＮ接合素子に対し、電荷蓄積時はオンとなって読み出し用ＧａＡｓＪＦＥＴのゲートと同電位を印加することで該リセット用ＧａＡｓＰＮ接合素子をオフ状態に保持し、リセット時はオフになって前記読み出し用ＧａＡｓＪＦＥＴのゲートと同電位を切り離すことで蓄積容量の電荷を放電させる（リセット）ように制御されるＧａＡｓＪＦＥＴリセットスイッチを接続し、かつ、リセット用ＧａＡｓＰＮ接合素子と帰還容量との間を抵抗を介して接続している。
【００９９】
このように、リセットを行なわない時はＧａＡｓＪＦＥＴリセットスイッチによりリセット用ＧａＡｓＰＮ接合素子に読み出し用ＧａＡｓＪＦＥＴのゲートと同電位を印加することでオフ状態（非導通）に保ち、リセットが行われている時のみ、ＧａＡｓＪＦＥＴリセットスイッチをオフにし、帰還容量両端の電圧がリセット用ＧａＡｓＰＮ接合素子に掛かるようにすることで、蓄積電荷を放電させることができる。
【０１００】
ところで従来の回路では、リセット用ＭＯＳＦＥＴは帰還容量と並列に置かれていたが、帰還容量にかかる電圧がリセット用ＭＯＳＦＥＴのソース・ドレイン間にそのままかかり、漏洩電流の原因となっていた。例え、リセット用ＭＯＳＦＥＴがオフ状態になっていたとしても、ソース・ドレイン間にある程度の電圧がかかると、電流が漏洩するのは避けられない。
【０１０１】
そこで、本発明では、電荷の蓄積時にはリセット用ＧａＡｓＰＮ接合素子の電圧（Ｐ層側の電圧）を読み出し用ＪＦＥＴのゲートと同電位にすることで漏洩電流を避けることができる。
【０１０２】
また、一般的にＭＯＳＦＥＴは分極ノイズが大きいので、リセットスイッチとしてＭＯＳＦＥＴを使った場合は、ＭＯＳＦＥＴの分極ノイズが光の検出限界を決めてしまう可能性がある。そこで、本発明では、リセットスイッチとしてリセット用ＭＯＳＦＥＴをやめリセット用ＧａＡｓＰＮ接合素子を使用することで分極ノイズを更に小さくすることができる。
【０１０３】
また、従来のリセット回路とは異なり、リセットの際にオン／オフ動作をしなければならないスイッチ（ＧａＡｓＪＦＥＴリセットスイッチ）に高いオフ抵抗を必要としないので、ＧａＡｓＪＦＥＴが使用でき、検出器を除く全ての読み出し回路をＧａＡｓ素子で製作することができる。その結果、特に２次元アレイ検出器では製作が極めて容易になる。
【図面の簡単な説明】
【図１】本発明の実施の形態における光検出装置の回路例１である。
【図２】本発明の実施の形態における光検出装置の回路例２である。
【図３】従来の光検出装置の回路例１である。
【符号の説明】
１  光検出器
２Ａ  読み出し用ＦＥＴ
２  読み出し用ＪＦＥＴ
３  ＯＰアンプ（増幅器）
４  帰還容量
５  読み出し用ＧａＡｓＪＦＥＴ
６  ＧａＡｓＪＦＥＴ
Ｒ１  抵抗
Ｒｓ  抵抗
Ｓ２  リセットスイッチ
Ｓ３  リセット用ＰＮ接合素子
Ｓ４  リセット用ＧａＡｓＰＮ接合素子
Ｓ５  ＧａＡｓＪＦＥＴリセットスイッチ
【図１】
2004239651.tif 000003
【図２】
2004239651.tif 000004
【図３】
2004239651.tif 000005