(57)【要約】【課題】伝送性能が劣化することを防止しつつ、耐圧性能が向上された差動信号受信回路、差動信号送受信回路、及びドライバ装置を提供する。【解決手段】送信側ドライバ１０におけるＬＶＤＳトランスミッタ１１は、所定の電源電圧Ｖｃｃよりも高い電圧を遮断する保護回路１２と電磁波障害（ＥＭＩ）を防止するＥＭＩ防止回路１４とを介してツイストペアケーブル３０に接続される。また、受信用ドライバ２０におけるＬＶＤＳレシーバ２５は、保護回路２２と終端抵抗２３とＥＭＩ防止回路２４とを介してツイストペアケーブル３０に接続される。この構成において、保護回路２２は終端抵抗２３に対して後段、即ち終端抵抗２３とＬＶＤＳレシーバ２５との間に設けられる。【選択図】          図４
2004180111.tif 000002
【特許請求の範囲】
【請求項１】
ツイストペアケーブルを介して低電圧差動信号を入力する差動信号入力回路において、
前記ツイストペアケーブルを終端する終端抵抗と、
前記終端抵抗の電位差を前記低電圧差動信号として入力する差動レシーバと、
前記差動レシーバへ異常電圧が入力されることを防止する保護回路とを有し、
前記保護回路は前記終端抵抗と前記差動レシーバとの間の配線上に設けられていることを特徴とする差動信号入力回路。
【請求項２】
前記保護回路は、前記ツイストペアケーブルにおける一方の配線上に設けられた第１のＭＯＳ型電界効果トランジスタと、前記ツイストペアケーブルにおける他方の配線上に設けられた第２のＭＯＳ型電界効果トランジスタとを有し、
前記第１及び第２のＭＯＳ型電界効果トランジスタのゲートには、所定の電源電圧が印加されることを特徴とする請求項１記載の差動信号入力回路。
【請求項３】
ツイストペアケーブルを介して低電圧差動信号を入出力する差動信号入出力回路において、
前記ツイストペアケーブルへ前記低電圧差動信号を出力する差動トランスミッタと、
前記ツイストペアケーブルを終端する終端抵抗と、
前記終端抵抗の電位差を前記低電圧差動信号として入力する差動レシーバと、
前記差動トランスミッタ及び前記差動レシーバへ異常電圧が入力されることを防止する保護回路とを有し、
前記保護回路は前記終端抵抗と前記差動トランスミッタ及び前記差動レシーバとの間の配線上に設けられていることを特徴とする差動信号入出力回路。
【請求項４】
前記保護回路は、前記ツイストペアケーブルにおける一方の配線上に設けられた第１のＭＯＳ型電界効果トランジスタと、前記ツイストペアケーブルにおける他方の配線上に設けられた第２のＭＯＳ型電界効果トランジスタとを有し、
前記第１及び第２のＭＯＳ型電界効果トランジスタのゲートには、所定の電源電圧が印加されていることを特徴とする請求項３記載の差動信号入出力回路。
【請求項５】
前記ツイストペアケーブルのコネクタ部と前記終端抵抗との間に電磁波放射ノイズを防止するための防止回路を有することを特徴とする請求項３又は４記載の差動信号入出力回路。
【請求項６】
ツイストペアケーブルを終端する終端抵抗と、前記終端抵抗の電位差を前記低電圧差動信号として入力する差動レシーバと、前記差動レシーバへ異常電圧が入力されることを防止する保護回路とが単一のチップ上に形成されたドライバ装置であって、
前記保護回路は前記終端抵抗と前記差動トランスミッタとの間の配線上に設けられていることを特徴とするドライバ装置。
【請求項７】
前記保護回路は、前記ツイストペアケーブルにおける一方の配線上に設けられた第１のＭＯＳ型電界効果トランジスタと、前記ツイストペアケーブルにおける他方の配線上に設けられた第２のＭＯＳ型電界効果トランジスタとを有し、
前記第１及び第２のＭＯＳ型電界効果トランジスタのゲートには、所定の電源電圧が印加されることを特徴とする請求項６記載のドライバ装置。
【請求項８】
請求項６又は７記載の前記ドライバ装置が前記チップ上に複数形成されていることを特徴とするドライバ装置。
【請求項９】
ツイストペアケーブルへ低電圧差動信号を出力する差動トランスミッタと、前記ツイストペアケーブルを終端する終端抵抗と、前記終端抵抗の電位差を低電圧差動信号として入力する差動レシーバと、前記差動トランスミッタ及び前記差動レシーバへ異常電圧が入力されることを防止する保護回路とが単一のチップ上に形成されたドライバ装置であって、
前記保護回路は前記終端抵抗と前記差動トランスミッタ及び前記差動レシーバとの間の配線上に設けられていることを特徴とするドライバ装置。
【請求項１０】
前記保護回路は、前記ツイストペアケーブルにおける一方の配線上に設けられた第１のＭＯＳ型電界効果トランジスタと、前記ツイストペアケーブルにおける他方の配線上に設けられた第２のＭＯＳ型電界効果トランジスタとを有し、
前記第１及び第２のＭＯＳ型電界効果トランジスタのゲートには、所定の電源電圧が印加されることを特徴とする請求項９記載のドライバ装置。
【請求項１１】
前記ツイストペアケーブルのコネクタ部と前記終端抵抗との間に電磁波放射ノイズを防止するための防止回路を有することを特徴とする請求項９又は１０記載のドライバ装置。
【請求項１２】
請求項９から１１の何れか１項に記載の前記ドライバ装置が前記チップ上に複数形成されていることを特徴とするドライバ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、差動信号受信回路、差動信号送受信回路、及びドライバ装置に関し、特に低電圧差動信号伝送方式における差動信号受信回路、差動信号送受信回路、及びドライバ装置に関する。
【０００２】
【従来の技術】
近年、高速化、低消費電力化を可能にするＬＶＤＳ（Ｌｏｗ  ＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）がデータ伝送技術における物理層インタフェース分野で着目されている。
【０００３】
このＬＶＤＳは、２００ｍＶ〜４００ｍＶ、特に３５０ｍＶ程度の比較的振幅の小さい差動信号に基づいてデータを伝送する通信技術である。このため、ＴＬＬ等に代表されるようなシングル・エンド信号と比較して、ノイズに強く、高い信頼性のデータ伝送を実現できるというメリットを持つ。
【０００４】
また、ＬＶＤＳは数１０Ｍｂｐｓ〜数Ｇｂｐｓ程度の比較的高速なデータ伝送が可能であるだけでなく、５Ｖから２．５Ｖ程度と従来と比較して小さい駆動電圧で動作することが可能なため、消費電力も低減できるというメリットを有する。
【０００５】
同様に高速データ伝送が可能な通信技術には、現在のところ光通信技術が存在する。しかしながら、光通信技術では比較的高価な光ケーブルやオプティカル・ノード等が使用されるため、コスト面や設計・製造において多くの問題が存在する。これに対し、ＬＶＤＳは比較的安価で簡素なツイストペアケーブルやノード等を使用することができるため、コスト面や設計・製造においても多くのメリットを有する。
【０００６】
尚、この他に、安価な同軸ケーブルを用いた通信技術も存在するが、この方式は伝送距離が伸ばせないことや駆動電力が比較的大きいこと、電磁波放射ノイズ量が大きいこと、最大でも更には通信速度が略１００Ｍｂｐｓ程度であること等の理由により、高速且つ大容量のデータ伝送を目的としたネットワーク、特に車載用ネットワークでは利用性に乏しかった。
【０００７】
このような技術的背景を鑑みて、高速且つ大容量なネットワークをＬＶＤＳで実現されることが要求され始めている。
【０００８】
次に、従来のＬＶＤＳインタフェースの回路構成を説明する。図１は、従来における単向通信を実現するためのＬＶＤＳインタフェース１００の構成を示す回路図である。尚、これを従来技術１という。
【０００９】
図１を参照すると、ＬＶＤＳインタフェース１００は送信側ドライバ１１０と受信側ドライバ１２０とを有して構成されており、これらが伝送ラインであるツイストペアケーブル１０１で接続されている。
【００１０】
送信側ドライバ１１０は出力用差動増幅回路であるＬＶＤＳトランスミッタ１１１を有しており、これが電磁波障害（ＥＭＩ）を防止するためのＥＭＩ防止回路１１２を介してツイストペアケーブル１０１に接続されている。尚、この接続は、一般的なコネクタ部により実現されている。
【００１１】
また、受信側ドライバ１２０はツイストペアケーブル１０１を終端する終端抵抗１２３と入力用差動増幅回路であるＬＶＤＳレシーバ１２５とを有して構成されている。従って、ＬＶＤＳレシーバ１２５は、終端抵抗１２３の前後段での電位差を差動信号として入力する。尚、図３（ａ）にＬＶＤＳインタフェース１００の基本回路構成を示す。
【００１２】
しかしながら、このような回路構成を有するＬＶＤＳインタフェース１００では、差動入出力回路が低電圧で動作する回路で構成されるため、ケーブルに車載バッテリラインとのショート等による高い静的な電圧が印加された場合、差動入出力回路が破損してしまうという問題が存在する。
【００１３】
このような問題を防止するには、例えば以下に示す特許文献１に開示されるように、送信側ドライバ１１０及び受信側ドライバ１２０にＭＯＳ型の電界効果トランジスタ（以下ＦＥＴという）で構成した保護回路を設ける必要がある。以下、これを従来技術２として、図２を用いて説明する。但し、図１と同一の構成には同一の符号を付して説明する。
【００１４】
図２を参照すると、従来技術２によるＬＶＤＳインタフェース２００は送信側ドライバ２１０と受信側ドライバ２２０とを有して構成されており、これらがツイストペアケーブル１０１で接続されている。
【００１５】
送信側ドライバ２１０は出力用差動増幅回路であるＬＶＤＳトランスミッタ１１１を有しており、これが電磁波障害（ＥＭＩ）を防止するためのＥＭＩ防止回路１１２と高電圧を遮断するための保護回路２１４とを介してツイストペアケーブル１０１に接続されている。
【００１６】
また、受信側ドライバ２２０は高電圧を遮断するための保護回路２２４とツイストペアケーブル１０１を終端する終端抵抗１２３と入力用差動増幅回路であるＬＶＤＳレシーバ１２５とを有して構成されている。
【００１７】
このような構成において、送信側ドライバ２１０に設けられた保護回路２１４は、ＬＶＤＳトランスミッタ１１１側を上流，ツイストペアケーブル１０１側を下流とした場合、上流にソース，下流にドレインが接続されたＭＯＳＦＥＴ（２１４ａ，２１４ｂ）を、ツイストペアケーブル１０１を構成する２つの配線に各々１つずつ有して構成されている。また、それぞれのＭＯＳＦＥＴ（２１４ａ，２１４ｂ）のゲートには、遮断する電圧値のしきい値となる電源電圧Ｖｃｃが印加されている。即ち、図２に示す構成では、電源電圧Ｖｃｃよりも高い電圧が入力された場合、保護回路２１４でＶｃｃによる電圧制限状態となり、ＭＯＳＦＥＴ（２１４ａ，２１４ｂ）のソース側はＶｃｃよりも高い電位にはならない。このため、出力用差動増幅回路であるＬＶＤＳトランスミッタ１１１が高い電圧から保護される。換言すれば、ＬＶＤＳインタフェース２００の耐圧性能が向上されている。更に、受信側ドライバ２２０も同様に、保護回路２２４を構成するＭＯＳＦＥＴ（２２４ａ，２２４ｂ）がツイストペアケーブル１０１を構成する２つの配線に各々１つずつ設けられているため、電源電圧Ｖｃｃよりも高い電圧が印加された場合に保護回路２２４でＶｃｃによる電圧制限状態となり、ＭＯＳＦＥＴ（２２４ａ，２２４ｂ）のソース側はＶｃｃよりも高い電圧にはならないため、入力用差動増幅回路であるＬＶＤＳレシーバ１２５が高い電圧から保護される。尚、図３（ｂ）にＬＶＤＳインタフェース２００の基本回路構成を示す。
【００１８】
【特許文献１】
特開平６−２３７１２４号公報
【００１９】
【発明が解決しようとする課題】
しかしながら、従来技術２に示すような、終端抵抗１２３の前段（ツイストペアケーブル１０１側）に保護回路２２４を設けた回路構成では、図３（ｂ）に示す基本回路構成のように、保護回路２１４及び２２４におけるＭＯＳＦＥＴ（２２４ａ，２２４ａ，２１４ｂ，２２４ｂ）のオン（ＯＮ）抵抗が伝送ラインに対して直列に付加されるため、ＬＶＤＳレシーバ１２５から見た伝送ライン側のインピーダンスが増加することになり、送信側及び受信側のドライバの要件を満足することができず、伝送性能が劣化してしまうという問題が存在する。
【００２０】
即ち、終端抵抗１２３の抵抗値をＲｔ，各ＭＯＳＦＥＴ（２２４ａ，２２４ａ，２１４ｂ，２２４ｂ）のオン抵抗をＲｆとすると、ＬＶＤＳトランスミッタ１１１がドライブする容量が（４・Ｒｆ＋Ｒｔ）となってしまい、付加された抵抗（４・Ｒｆ）により伝送する信号の振幅が小さくなってしまう。
【００２１】
また、ＭＯＳＦＥＴのオン抵抗は、温度に依存して変化することでも、送信側及び受信側のドライバの要件を満足することが困難となるという問題が存在する。
【００２２】
本発明は、係る問題に鑑みてなされたものであり、伝送性能が劣化することを防止しつつ、耐圧性能が向上された差動信号受信回路、差動信号送受信回路、及びドライバ装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、ツイストペアケーブルを介して低電圧差動信号を入力する差動信号入力回路において、前記ツイストペアケーブルを終端する終端抵抗と、前記終端抵抗の電位差を前記低電圧差動信号として入力する差動レシーバと、前記差動レシーバへ異常電圧が入力されることを防止する保護回路とを有し、前記保護回路は前記終端抵抗と前記差動レシーバとの間の配線上に設けられている。これにより、受信側の保護回路が負荷抵抗として伝送ラインに直列に接続されることを防止するため、伝送ラインでの信号の減衰が大幅に改善される。従って、伝送性能が劣化することを防止しつつ、耐圧性能が向上された差動信号入力回路が実現できる。
【００２４】
また、前記差動信号入力回路は、好ましくは、前記保護回路が、前記ツイストペアケーブルにおける一方の配線上に設けられた第１のＭＯＳ型電界効果トランジスタと、前記ツイストペアケーブルにおける他方の配線上に設けられた第２のＭＯＳ型電界効果トランジスタとを有し、前記第１及び第２のＭＯＳ型電界効果トランジスタのゲートに所定の電源電圧が印加されるように構成される。これにより、所定の電源電圧より高い電圧を異常電圧として遮断することが可能な差動信号入力回路が提供される。
【００２５】
また、本発明は、ツイストペアケーブルを介して低電圧差動信号を入出力する差動信号入出力回路において、前記ツイストペアケーブルへ前記低電圧差動信号を出力する差動トランスミッタと、前記ツイストペアケーブルを終端する終端抵抗と、前記終端抵抗の電位差を前記低電圧差動信号として入力する差動レシーバと、前記差動トランスミッタ及び前記差動レシーバへ異常電圧が入力されることを防止する保護回路とを有し、前記保護回路が前記終端抵抗と前記差動トランスミッタ及び前記差動レシーバとの間の配線上に設けられている。これにより、半二重通信が可能な差動信号入出力回路において、受信器として機能している側における保護回路が負荷抵抗として伝送ラインに直列に接続されることを防止するため、伝送ラインでの信号の減衰が大幅に改善される。従って、伝送性能が劣化することを防止しつつ、耐圧性能が向上された差動信号入出力回路が実現できる。
【００２６】
また、前記差動信号入出力回路は、好ましくは、前記保護回路が、前記ツイストペアケーブルにおける一方の配線上に設けられた第１のＭＯＳ型電界効果トランジスタと、前記ツイストペアケーブルにおける他方の配線上に設けられた第２のＭＯＳ型電界効果トランジスタとを有し、前記第１及び第２のＭＯＳ型電界効果トランジスタのゲートに所定の電源電圧が印加されているように構成される。これにより、所定の電源電圧より高い電圧を異常電圧として遮断することが可能な差動信号入出力回路が提供される。
【００２７】
また、前記差動信号入出力回路は、例えば、前記ツイストペアケーブルのコネクタ部と前記終端抵抗との間に電磁波放射ノイズを防止するための防止回路を有するように構成してもよい。これにより、上記の差動信号入出力装置において、電磁波障害も防止することが可能となる。
【００２８】
また、本発明は、ツイストペアケーブルを終端する終端抵抗と、前記終端抵抗の電位差を前記低電圧差動信号として入力する差動レシーバと、前記差動レシーバへ異常電圧が入力されることを防止する保護回路とが単一のチップ上に形成されたドライバ装置であって、前記保護回路が前記終端抵抗と前記差動レシーバとの間の配線上に設けられている。これにより、受信側の保護回路が負荷抵抗として伝送ラインに直列に接続されることを防止するため、伝送ラインでの信号の減衰が大幅に改善される。従って、伝送性能が劣化することを防止しつつ、耐圧性能が向上されたドライバ装置が実現できる。
【００２９】
また、前記ドライバ装置は、好ましくは、前記保護回路が、前記ツイストペアケーブルにおける一方の配線上に設けられた第１のＭＯＳ型電界効果トランジスタと、前記ツイストペアケーブルにおける他方の配線上に設けられた第２のＭＯＳ型電界効果トランジスタとを有し、前記第１及び第２のＭＯＳ型電界効果トランジスタのゲートに所定の電源電圧が印加されるように構成される。これにより、所定の電源電圧より高い電圧を異常電圧として遮断することが可能なドライバ装置が提供される。
【００３０】
また、本発明は、例えば、前記ドライバ装置が前記チップ上に複数形成されているように構成してもよい。これにより、同時に複数のデータを受信することが可能なドライバ装置が提供される。
【００３１】
また、本発明は、ツイストペアケーブルへ低電圧差動信号を出力する差動トランスミッタと、前記ツイストペアケーブルを終端する終端抵抗と、前記終端抵抗の電位差を低電圧差動信号として入力する差動レシーバと、前記差動トランスミッタ及び前記差動レシーバへ異常電圧が入力されることを防止する保護回路とが単一のチップ上に形成されたドライバ装置であって、前記保護回路が前記終端抵抗と前記差動トランスミッタ及び前記差動レシーバとの間の配線上に設けられている。これにより、半二重通信が可能な差動信号入出力回路において、受信器として機能している側における保護回路が負荷抵抗として伝送ラインに直列に接続されることを防止するため、伝送ラインでの信号の減衰が大幅に改善される。従って、伝送性能が劣化することを防止しつつ、耐圧性能が向上されたドライバ装置が実現できる。
【００３２】
また、前記ドライバ装置は、好ましくは、前記保護回路が、前記ツイストペアケーブルにおける一方の配線上に設けられた第１のＭＯＳ型電界効果トランジスタと、前記ツイストペアケーブルにおける他方の配線上に設けられた第２のＭＯＳ型電界効果トランジスタとを有し、前記第１及び第２のＭＯＳ型電界効果トランジスタのゲートに所定の電源電圧が印加されるように構成される。これにより、所定の電源電圧より高い電圧を異常電圧として遮断することが可能なドライバ装置が提供される。
【００３３】
また、前記ドライバ装置は、例えば、前記ツイストペアケーブルのコネクタ部と前記終端抵抗との間に電磁波放射ノイズを防止するための防止回路を有するように構成してもよい。これにより、上記のドライバ装置において、電磁波障害も防止することが可能となる。
【００３４】
また、本発明は、例えば、前記ドライバ装置が前記チップ上に複数形成されているように構成してもよい。これにより、同時に複数のデータを送受信することが可能なドライバ装置が提供される。
【００３５】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００３６】
〔第１の実施形態〕
まず、本発明の第１の実施形態について図面を用いて詳細に説明する。図４は、本実施形態によるＬＶＤＳインタフェース１の構成を示す回路図である。
【００３７】
図４に示すように、ＬＶＤＳインタフェース１は、差動信号出力回路である送信側ドライバ１０と差動信号入力回路である受信側ドライバ２０とが伝送ラインであるツイストペアケーブル３０を介して接続されている。
【００３８】
送信側ドライバ１０は、出力用差動増幅回路であるＬＶＤＳトランスミッタ１１を有しており、これが所定のしきい値（以下で示す電源電圧Ｖｃｃ）よりも高い電圧（これを異常電圧という）を遮断するための保護回路１２と電磁波障害（ＥＭＩ）を防止するためのＥＭＩ防止回路１４とを介してツイストペアケーブル３０に接続されている。尚、送信側ドライバ１０とツイストペアケーブル３０との接続には一般的なコネクタが使用される。
【００３９】
この構成において、保護回路１２は２つのＭＯＳ型の電界効果トランジスタ（ＦＥＴ）１２ａ，１２ｂを有して構成されている。各々のＭＯＳＦＥＴ（１２ａ，１２ｂ）は、トランスミッタ１１側を上流，ツイストペアケーブル３０側を下流とした場合、上流にソース，下流にドレインが接続されており、また、そのゲートには、遮断する電圧値のしきい値となる電源電圧Ｖｃｃが印加されている。即ち、図４に示す構成では、電源電圧Ｖｃｃよりも高い電圧が入力された場合、保護回路１２でＶｃｃによる電圧制限状態となり、ＭＯＳＦＥＴ（１２ａ，１２ｂ）のソース側はＶｃｃより高い電位にはならない。このため、出力用差動増幅回路であるＬＶＤＳトランスミッタ１１に、これを破損する程度の高い電圧が入力することが防止され、ＬＶＤＳインタフェース１の耐圧性能が向上される。
【００４０】
また、ＥＭＩ防止回路１４は２つのコンデンサ１４ａ，１４ｂがツイストペアケーブル３０を構成する一方の配線と他方の配線との間で直列に接続され、両コンデンサ１４ａ，１４ｂの接続間が接地された構成を有している。これにより、外部から入力した電磁波による影響を軽減したり、ツイストペアケーブル３０から放射する電磁波を減少させることができる。
【００４１】
これに対して、受信用ドライバ２０は、入力用差動増幅回路であるＬＶＤＳレシーバ２５を有しており、これが保護回路２２と終端抵抗２３とＥＭＩ防止回路２４とを介してツイストペアケーブル３０に接続されている。尚、受信側ドライバ２０とツイストペアケーブル３０との接続にも一般的なコネクタが使用される。
【００４２】
この構成において、ＥＭＩ防止回路２４及び保護回路２２は、送信側ドライバ１０におけるＥＭＩ防止回路１４及び保護回路１２と同様の構成を有している。但し、保護回路２２は終端抵抗２３に対して後段、即ち終端抵抗２３とＬＶＤＳレシーバ２５との間に設けられる。これにより、保護回路２２を構成するＭＯＳＦＥＴ２２ａ，２２ｂのオン抵抗が伝送ラインに対して直列に接続されることが回避され、伝送性能が劣化することが防止される。これを図５に示す基本回路構成を用いて説明する。
【００４３】
図５（ｂ）に示すように、本実施形態によるＬＶＤＳインタフェース１の基本回路構成は、送信側ドライバ１０の保護回路１２を構成するＭＯＳＦＥＴ１２ａ，１２ｂのオン抵抗Ｒｆが伝送ラインに対して直列に接続され、受信側ドライバの保護回路２２を構成するＭＯＳＦＥＴ２２ａ，２２ｂのオン抵抗Ｒｆが伝送ラインから差動信号を取り出すための分岐上に配置されるように構成される。これにより、ＬＶＤＳトランスミッタ１１がドライブする容量が（２・Ｒｆ＋Ｒｔ）となり、伝送ラインでの信号の減衰が大幅に改善される。換言すれば、受信側の保護回路２２が負荷抵抗として伝送ラインに直列に接続される、即ち保護回路２２を構成するＭＯＳＦＥＴ２２ａ，２２ｂのオン抵抗が伝送ラインに直列に接続されることを防止するため、伝送ラインでの信号の減衰が大幅に改善される。従って、伝送性能が劣化することを防止しつつ、耐圧性能が向上された受信側ドライバ２０が実現される。尚、従来の保護回路を用いた構成ではＲｔ／（４・Ｒｆ＋Ｒｔ）である（図３参照）。
【００４４】
また、上記で例示したようなＬＶＤＳインタフェース１は、図６に例示するようなネットワーク環境において好適に使用される。図６を説明すると、例えば車載ＬＡＮ（ローカルエリアネットワーク）６０において、ナビゲーションシステムやオーディオシステムやテレビジョンシステム等のアプリケーションユニット６１から出力された各種データが内部バス６２を介してＬＶＤＳ送信器１Ａや１Ｂに入力される。ＬＶＤＳ送信器１Ａ又は１Ｂは、内部バス６２からパラレル信号として入力されたデータをシリアライザ等を用いてシリアル信号に変換し、これをツイストペアケーブル３０（ツイストペアケーブル群３０Ａ）に出力する。尚、この際、所定のツイストペアケーブルを介して同期用のパイロット信号も出力される。
【００４５】
ＬＶＤＳ受信器１ａ又は１ｂ１，１ｂ２，…は、パイロット信号に基づいてツイストペアケーブル３０（ツイストペアケーブル群３０Ａ）からデータを入力し、これをデシリアライザ等を用いてパラレル信号に変換し、得られたパラレルデータをディスプレイ６３やスピーカ６４１，６４２，…（但し、Ｄ／Ａ変換器６５１，６５１，…を介する）等の出力用デバイスに入力する。これにより、アプリケーションユニット６１から出力されたデータ（マルチメディアデータ）がユーザへ再生・提供される。
【００４６】
また、図６に示す車載ＬＡＮ６０におけるＬＶＤＳ送信器１ＡからＬＶＤＳ受信器１ａまでの構成例を図７に示す。図７に示すように、本実施形態による送信側ドライバ１０は１つ以上（送信側ドライバ群１０Ａ）が単一のＩＣチップに形成されて成る。また、このＩＣチップにシリアライザ７１やＰＬＬ７２等も含まれるように形成してもよい。更に、ＬＶＤＳ受信器１ａにおいても、１つ以上の受信側ドライバ２０（受信側ドライバ群２０Ａ）が単一のＩＣチップに形成されて成る。また、このＩＣチップにデシリアライザ７３やＰＬＬ７４等も含まれるように形成してもよい。このような構成を有することで、同時に複数のデータを送受信することが可能なＬＶＤＳインタフェース（１Ａ）を実現することが可能となる。
【００４７】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて詳細に説明する。第１の実施形態では、単方向通信を実現するためのＬＶＤＳインタフェースについて例示したが、本実施形態では、半二重通信を実現するためのＬＶＤＳインタフェースについて例示する。
【００４８】
図８は、本実施形態によるＬＶＤＳインタフェース２の構成を示す回路図である。但し、図４と同一の構成には同一の符号を付す。図８に示すように、本実施形態によるＬＶＤＳインタフェース２は、差動信号入出力回路である送受信用ドライバ４０及び５０が１組のツイストペアケーブル３０を介して相互に接続されている。
【００４９】
この構成において、送受信用ドライバ４０は、出力用差動増幅回路であるＬＶＤＳトランスミッタ１１と入力用差動増幅回路であるＬＶＤＳレシーバ４５とを有しており、これらが電源電圧Ｖｃｃよりも高い電圧を遮断するための保護回路１２とツイストペアケーブル３０を終端するための終端抵抗１３と電磁波障害（ＥＭＩ）を防止するためのＥＭＩ防止回路１４とを介してツイストペアケーブル３０に接続されている。尚、送受信用ドライバ４０とツイストペアケーブル３０との接続には一般的なコネクタが使用される。
【００５０】
また、送受信用ドライバ５０においても同様に、出力用差動増幅回路であるＬＶＤＳトランスミッタ５１と入力用差動増幅回路であるＬＶＤＳレシーバ２５とを有しており、これらが電源電圧Ｖｃｃよりも高い電圧を遮断するための保護回路２２とツイストペアケーブル３０を終端するための終端抵抗２３と電磁波障害（ＥＭＩ）を防止するためのＥＭＩ防止回路２４とを介してツイストペアケーブル３０に接続されている。尚、送受信用ドライバ５０とツイストペアケーブル３０との接続には一般的なコネクタが使用される。即ち、ツイストペアケーブル３０を介して相互に接続される送受信用ドライバ４０及び５０は、同一の構成を有している。
【００５１】
このような構成において、ＬＶＤＳレシーバ４５及び２５，保護回路１２及び２２，終端抵抗１３及び２３，ＥＭＩ防止回路１４及び２４は、それぞれ同一の回路構成である。尚、その詳細については第１の実施形態と同様である。また、ＬＶＤＳトランスミッタ１１及び５１には、ＤＥ（ドライブイネーブル）端子を有するものが使用され、送信する側のＬＶＤＳトランスミッタのみだけアクティブな状態となるように制御される。即ち、受信側におけるＬＶＤＳトランスミッタは高いインピーダンスとなるように制御され、データの送受信において寄与しない。
【００５２】
また、図８に示すＬＶＤＳインタフェース２の基本回路構成を図９（ｂ）に示す。但し、図９（ｂ）は図８における送受信用ドライバ５０がデータを受信するとした場合の基本回路構成である。
【００５３】
図９（ｂ）に示すように、本実施形態によるＬＶＤＳインタフェース２の基本回路構成は、送受信用ドライバ５０の保護回路２２を構成するＭＯＳＦＥＴ２２ａ，２２ｂのオン抵抗Ｒｆが伝送ラインに対して直列に接続され、他方の送受信用ドライバ４０の保護回路１２を構成するＭＯＳＦＥＴ１２ａ，１２ｂのオン抵抗Ｒｆが伝送ラインから差動信号を取り出すための分岐上に配置されるように構成される。これにより、ＬＶＤＳトランスミッタ４１がドライブする容量が（２・Ｒｆ＋Ｒｔ’／２）となり、伝送ラインでの信号の減衰が大幅に改善される。但し、終端抵抗２３，４３の抵抗値Ｒｔ’は各々Ｒｔの２倍とする。また、他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００５４】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、受信側の保護回路を構成するＭＯＳＦＥＴのオン抵抗が伝送ラインに直列に接続されることを防止するため、伝送ラインでの信号の減衰が大幅に改善される。従って、伝送性能が劣化することを防止しつつ、耐圧性能が向上された差動信号受信回路、差動信号送受信回路、及びドライバ装置を提供することが実現される。
【図面の簡単な説明】
【図１】従来技術１によるＬＶＤＳインタフェース１００の構成を示す回路図である。
【図２】従来技術２によるＬＶＤＳインタフェース２００の構成を示す回路図である。
【図３】図１及び図２に示すＬＶＤＳインタフェース１００及びＬＶＤＳインタフェース２００の基本回路構成を示す図である。
【図４】本発明の第１の実施形態によるＬＶＤＳインタフェース１の構成を示す回路図である。
【図５】図４に示すＬＶＤＳインタフェース１の基本回路構成を示す図である。
【図６】本発明の第１の実施形態によるＬＶＤＳインタフェース１が適用される車載ＬＡＮ６０の構成を示すブロック図である。
【図７】図６に示す車載ＬＡＮ５０におけるＬＶＤＳ送信器１ＡからＬＶＤＳ受信器１ａまでの構成例を示す図である。
【図８】本発明の第２の実施形態によるＬＶＤＳインタフェース２の構成を示す回路図である。
【図９】図８に示すＬＶＤＳインタフェース２の基本回路構成を示す図である。
【符号の説明】
１、２  ＬＶＤＳインタフェース
１Ａ、１Ｂ  ＬＶＤＳ送信器
１ａ、１ｂ１，１ｂ２，…Ｂ  ＬＶＤＳ受信器
１０  送信側ドライバ
１０Ａ  送信側ドライバ群
１１、４１、５１  ＬＶＤＳトランスミッタ
１２、２２  保護回路
１２ａ，１２ｂ、２２ａ，２２ｂ  ＭＯＳＦＥＴ
１４、２４  ＥＭＩ防止回路
１４ａ，１４ｂ、２４ａ，２４ｂ  コンデンサ
２０  受信側ドライバ
２０Ａ  受信側ドライバ群
２３、４３  終端抵抗
２５、４５  ＬＶＤＳレシーバ
３０  ツイストペアケーブル
３０Ａ  ツイストペアケーブル群
４０、５０  送受信用ドライバ
６０  車載ＬＡＮ
６１  アプリケーションユニット
６２  内部バス
６３  ディスプレイ
６４１，６４２，…  スピーカ
６５１，６５２，…  Ｄ／Ａ変換器
７１  シリアライザ
７３  デシリアライザ
７２、７４  ＰＬＬ回路
【図１】
2004180111.tif 000003
【図２】
2004180111.tif 000004
【図３】
2004180111.tif 000005
【図４】
2004180111.tif 000006
【図５】
2004180111.tif 000007
【図６】
2004180111.tif 000008
【図７】
2004180111.tif 000009
【図８】
2004180111.tif 000010
【図９】
2004180111.tif 000011