(57)【要約】【課題】スイッチング電源のソフトスタート中における出力電圧のオーバーシュートおよびアンダーシュートを抑える。【解決手段】スイッチング電源の起動後、固定のパルス幅を有するスイッチングパルスに応答してスイッチング電源の入力電圧をスイッチングし、スイッチング電源の出力電圧を中間値まで単調増加させる。次に、パルス幅変調制御により決定される可変の時比率を有するスイッチングパルスに応答して入力電圧をスイッチングし、出力電圧を上記の中間値から目標値まで増加させる。パルス幅変調制御をすることなく固定のパルス幅を有するスイッチングパルスを用いて出力電圧を単調増加させてからパルス幅変調制御を行う。したがって、出力電圧にオーバーシュートおよびアンダーシュートが生じにくい。【選択図】  図２
2004297985.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングパルスに応答して入力電圧をスイッチングし、出力電圧を生成するスイッチング電源においてソフトスタートを実行する方法であって、
前記スイッチング電源の起動後、固定のパルス幅を有するスイッチングパルスに応答して前記入力電圧をスイッチングし、前記出力電圧を中間値まで単調増加させる昇圧ステップと、
パルス幅変調制御により決定される可変のパルス幅を有するスイッチングパルスに応答して前記入力電圧をスイッチングし、前記出力電圧を前記中間値から目標値まで増加させるパルス幅変調制御ステップと
を備えるスイッチング電源のソフトスタート方法。
【請求項２】
前記昇圧ステップの前にパルス幅決定ステップを備える請求項１に記載の方法であって、
前記パルス幅決定ステップは、前記スイッチング電源が起動されると、前記出力電圧の発生の有無を測定しながら前記スイッチングパルスのパルス幅を徐々に大きくし、前記出力電圧が検出されると、前記スイッチングパルスのパルス幅を固定し、
前記昇圧ステップは、前記パルス幅決定ステップによって固定されたパルス幅を有する前記スイッチングパルスに応答して前記入力電圧をスイッチングする、請求項１に記載のスイッチング電源のソフトスタート方法。
【請求項３】
前記スイッチング電源は、前記入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子に接続されたインダクタおよびコンデンサからなる平滑回路と、を備えており、
前記昇圧ステップは、以下の式で示されるｔｐ以内の時間にわたって前記入力電圧をスイッチングする、請求項１または２に記載のスイッチング電源のソフトスタート方法。
【数１】
2004297985.tif 000010
ここで、Ｌは前記インダクタのインダクタンス、Ｃは前記コンデンサの静電容量、Ｒは内部抵抗である。
【請求項４】
前記パルス幅変調制御ステップは、基準値と前記出力電圧との差が小さくなるように前記基準値と前記出力電圧との差分に応じたパルス幅を有する前記スイッチングパルスを生成し、
前記パルス幅変調制御ステップは、前記基準値の初期値として、以下の式で示されるＶｒｅｆ０を使用する、請求項１〜３のいずれかに記載のスイッチング電源のソフトスタート方法。
【数２】
2004297985.tif 000011
ここで、Ｖｑは前記昇圧ステップの終了時における前記スイッチング電源の出力電圧、Ｖｉｎは前記スイッチング電源の入力電圧、Ｇは前記パルス幅変調制御の制御係数である。
【請求項５】
前記パルス幅変調制御ステップは、前記基準値を前記初期値から所定の傾きで上昇させながら前記入力電圧をスイッチングする、請求項４に記載のスイッチング電源のソフトスタート方法。
【請求項６】
前記昇圧ステップは、前記パルス幅変調制御ステップにおける前記スイッチングパルスの周期よりも長い周期を有する前記スイッチングパルスを生成する、請求項１〜５のいずれかに記載のスイッチング電源のソフトスタート方法。
【請求項７】
スイッチングパルスに応答して入力電圧をスイッチングし、出力電圧を生成するスイッチング電源でのソフトスタートを制御する出力制御回路であって、
固定のパルス幅を有するスイッチングパルスを生成する第１のパルス発生回路と、
パルス幅変調制御により決定される可変のパルス幅を有するスイッチングパルスを生成する第２のパルス発生回路と、
を備え、
前記スイッチング電源が起動されると、前記第１パルス発生回路によって生成される前記スイッチングパルスを前記スイッチング電源に供給して前記入力電圧をスイッチングし、前記出力電圧を中間値まで単調増加させる昇圧ステップと、
前記第２パルス発生回路によって生成される前記スイッチングパルスを前記スイッチング電源に供給して前記入力電圧をスイッチングし、前記出力電圧を前記中間値から目標値まで増加させるパルス幅変調制御ステップと
を実行する出力制御回路。
【請求項８】
前記第１パルス発生回路に前記スイッチングパルスのパルス幅を指示するパルス幅指示回路をさらに備える請求項７に記載の出力制御回路であって、
前記第１パルス発生回路は、前記パルス幅指示回路によって指示されたパルス幅を有する前記スイッチングパルスを生成し、
前記パルス幅指示回路は、前記スイッチング電源が起動されると、前記出力電圧の発生の有無を測定しながら前記パルス幅を徐々に大きくし、前記出力電圧が検出されると、前記パルス幅を固定する
請求項７に記載の出力制御回路。
【請求項９】
前記スイッチング電源は、前記入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子に接続されたインダクタおよびコンデンサからなる平滑回路と、を備えており、
前記昇圧ステップは、以下の式で示されるｔｐ以内の時間にわたって前記入力電圧をスイッチングする請求項７または８に記載の出力制御回路。
【数３】
2004297985.tif 000012
ここで、Ｌは前記インダクタのインダクタンス、Ｃは前記コンデンサの静電容量、Ｒは内部抵抗である。
【請求項１０】
前記第２パルス発生回路は、基準値と前記出力電圧との差が小さくなるように前記基準値と前記出力電圧との差分に応じたパルス幅を有する前記スイッチングパルスを生成し、
前記第２パルス発生回路は、前記パルス幅変調制御ステップにおける前記基準値の初期値として、以下の式で示されるＶｒｅｆ０を使用する、請求項７〜９のいずれかに記載の出力制御回路。
【数４】
2004297985.tif 000013
ここで、Ｖｑは前記昇圧ステップの終了時における前記スイッチング電源の出力電圧、Ｖｉｎは前記スイッチング電源の入力電圧、Ｇはパルス幅変調制御の制御係数である。
【請求項１１】
前記第２パルス発生回路は、前記パルス幅変調制御ステップにおいて、前記基準値を前記初期値から所定の傾きで上昇させながら前記入力電圧をスイッチングする、請求項１０に記載の出力制御回路。
【請求項１２】
前記第１パルス発生回路は、前記第２パルス発生回路によって生成される前記スイッチングパルスの周期よりも長い周期を有する前記スイッチングパルスを生成する、請求項７〜１１のいずれかに記載の出力制御回路。
【請求項１３】
入力電圧をスイッチングして目標値の出力電圧を生成するスイッチング電源であって、
スイッチングパルスに応答して前記入力電圧をスイッチングするスイッチング素子と、
前記スイッチングパルスを生成して前記スイッチング素子に供給する請求項７〜１２のいずれかに記載の出力制御回路と
を備えるスイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、スイッチング電源のソフトスタートに関する。
【０００２】
【従来の技術】
スイッチング電源の起動時に、出力電圧のオーバーシュートや、スイッチング電源または負荷における過電流の発生を防止するため、スイッチング電源のソフトスタートを実行する技術が知られている（例えば、特許文献１）。
【０００３】
【特許文献１】
特開２０００−１７１７５０号公報
【０００４】
【発明が解決しようとする課題】
この発明は、スイッチング電源のソフトスタート中における出力電圧のオーバーシュートおよびアンダーシュートを抑えることを課題とする。
【０００５】
【課題を解決するための手段】
本発明に係る方法は、スイッチング電源においてソフトスタートを実行する。スイッチング電源は、スイッチングパルスに応答して入力電圧をスイッチングし、出力電圧を生成する。本発明に係る方法は、昇圧ステップおよびパルス幅変調制御ステップを有している。昇圧ステップは、スイッチング電源の起動後、固定のパルス幅を有するスイッチングパルスに応答してスイッチング電源の入力電圧をスイッチングし、スイッチング電源の出力電圧を中間値まで単調増加させる。パルス幅変調制御ステップは、パルス幅変調制御により決定される可変のパルス幅を有するスイッチングパルスに応答してスイッチング電源の入力電圧をスイッチングし、スイッチング電源の出力電圧を上記の中間値から目標値まで増加させる。
【０００６】
起動直後からパルス幅変調制御を開始する従来のソフトスタートでは、起動後すぐに出力電圧が発生しないために、オーバーシュートおよびアンダーシュートが起きやすい。これに対し、本発明のソフトスタート方法では、パルス幅変調制御を行うことなく固定のパルス幅を有するスイッチングパルスを用いて入力電圧をスイッチングし、出力電圧を単調増加させてから、パルス幅変調制御を開始する。したがって、出力電圧にオーバーシュートおよびアンダーシュートが生じにくい。
【０００７】
本発明の方法は、昇圧ステップの前にパルス幅決定ステップを備えていてもよい。パルス幅決定ステップは、スイッチング電源が起動されると、出力電圧の発生の有無を測定しながらスイッチングパルスの幅を徐々に大きくし、出力電圧が検出されると、スイッチングパルスの幅を固定する。昇圧ステップは、パルス幅決定ステップによって固定されたパルス幅を有するスイッチングパルスに応答して入力電圧をスイッチングする。パルス幅決定ステップによって、出力電圧が発生する最小のスイッチングパルス幅が特定される。昇圧ステップでは、このような最小のパルス幅を有するスイッチングパルスを用いて出力電圧を増加させる。このため、出力電圧の急激な増加、ならびにそれに伴うオーバーシュートおよびアンダーシュートがいっそう確実に防止される。
【０００８】
スイッチング電源は、入力電圧をスイッチングするスイッチング素子と、スイッチング素子に接続されたインダクタおよびコンデンサからなる平滑回路と、を備えていてもよい。昇圧ステップは、以下の式で示される時間ｔｐ以内の時間にわたって入力電圧をスイッチングしてもよい。
【０００９】
【数５】
2004297985.tif 000003
ここで、Ｌは前記インダクタのインダクタンス、Ｃは前記コンデンサの静電容量、Ｒは内部抵抗である。スイッチング電源内で、インダクタ、コンデンサおよび内部抵抗はＬＣＲフィルタを構成する。ＬＣＲフィルタのステップ応答によれば、出力電圧は昇圧ステップの開始から時間ｔｐまでは単調増加し、その後、減少する。したがって、ｔｐ以内の時間にわたって入力電圧をスイッチングすれば、出力電圧の下降が防止される。
【００１０】
パルス幅変調制御ステップは、基準値と前記出力電圧との差が小さくなるように基準値と出力電圧との差分に応じたパルス幅を有するスイッチングパルスを生成してもよい。パルス幅変調制御ステップは、基準値の初期値として、以下の式で示されるＶｒｅｆ０を使用してもよい。
【００１１】
【数６】
2004297985.tif 000004
ここで、Ｖｑは昇圧ステップの終了時におけるスイッチング電源の出力電圧、Ｖｉｎはスイッチング電源の入力電圧、Ｇはパルス幅変調制御の制御係数である。昇圧ステップの終了時の出力電圧を用いて初期基準値Ｖｒｅｆ０が算出されるので、昇圧ステップからパルス幅変調制御ステップの移行時にも出力電圧が連続的に上昇する。これにより、起動中の出力電圧の下降、ならびに出力電圧のオーバーシュートおよびアンダーシュートが防止される。
【００１２】
パルス幅変調制御ステップは、基準値を初期値Ｖｒｅｆ０から所定の傾きで上昇させながら入力電圧をスイッチングしてもよい。傾きを適切に設定すれば、出力電圧のオーバーシュートおよびアンダーシュートを発生させることなく、出力電圧を目標値に到達させることができる。
【００１３】
昇圧ステップは、パルス幅変調制御ステップにおけるスイッチングパルスの周期よりも長い周期を有するスイッチングパルスを生成してもよい。昇圧ステップではパルス幅が固定されているので、周期が長ければ、それに応じてスイッチングパルスの時比率が小さくなる。小さな時比率で入力電圧をスイッチングすれば、出力電圧も小さい。この結果、出力電圧の急激な増加、ならびにそれに伴うオーバーシュートおよびアンダーシュートが防止される。
【００１４】
この発明の出力制御回路は、スイッチング電源でのソフトスタートを制御する。スイッチング電源は、スイッチングパルスに応答して入力電圧をスイッチングし、出力電圧を生成する。出力制御回路は、固定のパルス幅を有するスイッチングパルスを生成する第１のパルス発生回路と、パルス幅変調制御により決定される可変のパルス幅を有するスイッチングパルスを生成する第２のパルス発生回路とを備えている。出力制御回路は、昇圧ステップおよびパルス幅変調制御ステップとを実行する。昇圧ステップにおいて出力制御回路は、スイッチング電源が起動されると、第１パルス発生回路によって生成されるスイッチングパルスをスイッチング電源に供給して入力電圧をスイッチングし、出力電圧を中間値まで単調増加させる。パルス幅変調制御ステップにおいて出力制御回路は、第２パルス発生回路によって生成されるスイッチングパルスをスイッチング電源に供給して入力電圧をスイッチングし、出力電圧を中間値から目標値まで増加させる。
【００１５】
この出力制御回路は、上記のソフトスタート方法を実行する。したがって、ソフトスタート中に出力電圧のオーバーシュートおよびアンダーシュートが生じにくい。
【００１６】
出力制御回路は、第１パルス発生回路にスイッチングパルスのパルス幅を指示するパルス幅指示回路をさらに備えていてもよい。第１パルス発生回路は、パルス幅指示回路によって指示されたパルス幅を有するスイッチングパルスを生成する。パルス幅指示回路は、スイッチング電源が起動されると、出力電圧の発生の有無を測定しながらパルス幅を徐々に大きくし、出力電圧が検出されると、パルス幅を固定してもよい。この場合、パルス幅指示回路によって、出力電圧が発生する最小のスイッチングパルス幅が特定される。昇圧ステップでは、このような最小のパルス幅を有するスイッチングパルスを用いて出力電圧を増加させる。このため、出力電圧の急激な増加、ならびにそれに伴うオーバーシュートおよびアンダーシュートがいっそう確実に防止される。
【００１７】
第１パルス発生回路は、第２パルス発生回路によって生成されるスイッチングパルスの周期よりも長い周期を有するスイッチングパルスを生成してもよい。この長い周期を有するスイッチングパルスが昇圧ステップで使用される。昇圧ステップではパルス幅が固定されているので、周期が長ければ、それに応じてスイッチングパルスの時比率が小さくなる。小さな時比率で入力電圧をスイッチングすれば、出力電圧も小さい。この結果、出力電圧の急激な増加、ならびにそれに伴うオーバーシュートおよびアンダーシュートが防止される。
【００１８】
この発明のスイッチング電源は、入力電圧をスイッチングして目標値の出力電圧を生成する。このスイッチング電源は、スイッチングパルスに応答して入力電圧をスイッチングするスイッチング素子と、スイッチングパルスを生成してスイッチング素子に供給する上記の出力制御回路とを備えている。
【００１９】
【発明の実施の形態】
本発明の実施形態を説明する前に、本発明の背景と概要を説明する。ＤＣ／ＤＣコンバータなどのスイッチング電源には、その起動直後からパルス幅変調（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）制御を実行して出力電圧を制御する機能を備えているものがある。このような機能はソフトスタートとして知られている。
【００２０】
しかし、本発明者は、起動直後からＰＷＭ制御を実行するとスイッチング電源内の回路素子の過渡的な電気特性によって出力電圧に好ましくない変動が生じるという問題点を見いだした。以下では、図７を参照しながら、このような従来のソフトスタートの問題点を説明する。図７は、従来のソフトスタートにおける出力電圧の経時変化を示している。図７には、ＰＷＭ制御で使用される基準電圧値Ｖｒｅｆの経時変化も示されている。図７の横軸は時間であり、縦軸は電圧である。図中の実線は、出力電圧Ｖｏｕｔの変化を示し、波線は、基準値Ｖｒｅｆの変化を示している。
【００２１】
従来のソフトスタートでは、基準値Ｖｒｅｆを０Ｖから一定の傾きで目標値Ｖｔまで単調増加させる。ＰＷＭ制御では、スイッチングパルスの時比率を基準値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差が小さくなるように決定する。したがって、出力電圧Ｖｏｕｔは基準値Ｖｒｅｆに追従して徐々に上昇する。
【００２２】
しかし、従来のソフトスタートでは、出力電圧Ｖｏｕｔが目標値Ｖｔに達する途中、出力電圧Ｖｏｕｔにオーバーシュート８１およびアンダーシュート８２が発生する。この結果、出力電圧Ｖｏｕｔは基準値Ｖｒｅｆを中心として大きく振動する。このような出力電圧の振動は、スイッチング電源によって電圧が印可される負荷の動作を不安定にする。また、近年では、出力電圧が目標値に到達するまでの期間中に出力電圧が下降する期間が存在してはならないと規定される負荷が増えている。このような負荷の例としては、ＣＰＵ、ＰＬＤおよびＤＳＰが挙げられる。アンダーシュート８２の発生は、このような負荷に関する要求を満たさない。
【００２３】
本発明者は、従来のソフトスタートによって出力電圧が振動する原因がスイッチング電源に含まれる回路素子の電気特性にあることを見いだした。以下では、図８を参照しながら、出力電圧の振動の原因を説明する。
【００２４】
スイッチング電源内の出力制御回路は、通常、フィルタ（ＯＰアンプ）を通してスイッチング電源の出力電圧を受け取り、ＰＷＭ制御を実行する。図８は、そのフィルタの入出力特性を示している。図中、実線はフィルタの出力電圧を示し、波線はフィルタの入力電圧を示す。図８に示されるように、フィルタは不感帯を有している。つまり、入力電圧が過度に低いとき、入力電圧が出力電圧に反映されず、出力電圧が入力電圧によらずに０Ｖとなる期間がフィルタには存在する。このフィルタの入力電圧は、スイッチング電源の出力電圧である。したがって、従来の出力制御回路は、起動直後の出力電圧が低い期間は、スイッチング電源の出力電圧が存在するにもかかわらず、出力電圧が存在しないとしてＰＷＭ制御を実行してしまう。
【００２５】
不感帯は、フィルタ以外の回路素子にも存在する。図９は、従来のスイッチング電源の一部を示すブロック図である。スイッチング電源は、スイッチングパルスに応答して入力電圧Ｖｉｎをスイッチングするスイッチング素子２および３を有している。このスイッチング素子としては、通常、電界効果トランジスタ（ＦＥＴ）が使用される。スイッチングパルスは、スイッチングパルス制御器１２およびＦＥＴ駆動回路１３によって生成される。ＦＥＴ駆動回路１３は、パルス幅Ｗｉｎを有するスイッチングパルスをＦＥＴ２および３に供給する。このＦＥＴ２および３は、このスイッチングパルスに応答して直流入力電圧Ｖｉｎをスイッチングし、パルス状の電圧を生成する。図９では、このパルス電圧の幅が符号Ｗｏｕｔによって示されている。
【００２６】
ＦＥＴ駆動回路１３のＤＥＡＤＴＩＭＥ  ＣＯＮＴＲＯＬや、ＦＥＴ２および３のゲート・ドレイン間容量や、ＦＥＴ２および３中の配線に生じるインダクタンスが原因で、ＦＥＴ駆動回路１２、ならびにＦＥＴ２および３に不感帯が生じる。この不感帯が原因で、スイッチング電源の起動時においてパルス幅Ｗｉｎが過度に短いときに、スイッチングにより生成されるパルス電圧にこのパルス幅Ｗｉｎが正しく反映されず、出力電圧が０となる現象が起こる。以下では、この現象について説明する。
【００２７】
図１０は、スイッチングパルス幅Ｗｉｎと、スイッチングにより生成されたパルス電圧幅Ｗｏｕｔとの関係を示している。図中の実線は、実際のパルス電圧幅を示し、波線は、理想的なパルス電圧幅を示している。図１０に示されるように、理想的には、スイッチングパルス幅Ｗｉｎに対してパルス電圧幅Ｗｏｕｔが線形に上昇するはずである。しかし、実際には、スイッチングパルス幅Ｗｉｎが値Ｗ０未満のときはＷｏｕｔが０であり、したがって、出力電圧Ｖｏｕｔも０である。ＷｉｎがＷ０に達すると、Ｗｏｕｔが急激に上昇する。これに伴い、出力電圧Ｖｏｕｔも急激に上昇する。このとき、符号８６で示されるように、ＷｏｕｔはＷｉｎに対して非線形に上昇する。
【００２８】
このように、スイッチング電源の起動直後からＰＷＭ制御を実行すると、スイッチング電源内の回路素子の不感帯により、出力電圧Ｖｏｕｔが発生しない期間が起動直後に生じる。この未出力期間は、図７において符号８４で示されている。図７において波線で示されるように、未出力期間８４の間、基準値Ｖｒｅｆは単一の傾きで上昇し続ける。このため、基準値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差が徐々に大きくなる。それに応じて、ＰＷＭ制御により決定されるスイッチングパルス幅も大きくなる。そのため、出力電圧が発生するときには、基準値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差が必要以上に大きくなる。この結果、未出力期間８４が終了すると、出力電圧は急激に上昇し、オーバーシュート８１を起こす。ＰＷＭ制御は、オーバーシュート８１を補正するために出力電圧を急激に下降させる。このため、オーバーシュート８１に続いてアンダーシュート８２が発生する。こうして、出力電圧Ｖｏｕｔは基準値Ｖｒｅｆを中心に振動する。このような起動時の出力電圧の挙動は決して好ましくない。
【００２９】
本発明者は、このような問題点を解決するため、回路素子の不感帯の影響を受ける期間中、ＰＷＭ制御を行わずに出力電圧を単調増加させ、その後、ＰＷＭ制御を開始する方法を考え出した。これにより、出力電圧のオーバーシュートおよびアンダーシュートを抑えながらソフトスタートを実行できる。
【００３０】
以下では、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００３１】
図１は、本実施形態のスイッチング電源１００の構成を示す概略図である。スイッチング電源１００は、直流の入力電圧Ｖｉｎを直流の出力電圧Ｖｏｕｔに変換するＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータ１００は、負荷７に出力電圧Ｖｏｕｔを印可する。ＤＣ／ＤＣコンバータ１００は、定常動作中は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御によりスイッチング素子をオンオフして出力電圧Ｖｏｕｔを決定する。入力電圧Ｖｉｎは、予め設定された値（例えば、５Ｖ）を有している。出力電圧Ｖｏｕｔに関しては、負荷７に応じて所定の目標値が設定される。負荷７は、例えば、ＣＰＵ、ＰＬＤまたはＤＳＰである。
【００３２】
ＤＣ／ＤＣコンバータ１００は、出力制御回路１、スイッチング素子２および３、インダクタ４、ならびにコンデンサ５を有する。出力制御回路１は、ＤＣ／ＤＣコンバータ１００の出力に接続されるとともに、スイッチング素子２および３に接続されている。出力制御回路１は、一つの集積回路（ＩＣ）チップであってもよい。スイッチング素子２および３は、互いに直列に接続されている。スイッチング素子２および３の両端には、入力電圧Ｖｉｎが印可される。インダクタ４は、スイッチング素子２および３の間に接続されている。インダクタ４およびコンデンサ５は、互いに直列に接続されており、平滑回路６を構成している。
【００３３】
出力制御回路１は、出力電圧Ｖｏｕｔが目標値に安定化されるようにスイッチングパルス信号を生成し、スイッチング素子２および３のオンオフを制御する。さらに、出力制御回路１は、ＤＣ／ＤＣコンバータ１００のソフトスタートを実行する。
【００３４】
本実施形態では、スイッチング素子２および３は、電界効果トランジスタ（ＦＥＴ）であり、スイッチングパルスは、ＦＥＴ用のゲートパルスである。スイッチング素子２および３は、出力制御回路１からハイのスイッチングパルスを受け取るとオン状態になり、ローのスイッチングパルスを受け取るとオフ状態になる。スイッチングパルスに応答したスイッチング素子２および３のスイッチング動作によって、入力電圧Ｖｉｎと等しい振幅を有するパルス状の電圧が平滑回路６に印可される。平滑回路６は、そのパルス電圧を平均化する。この平均化された電圧が、ＤＣ／ＤＣコンバータ１００の出力電圧Ｖｏｕｔである。
【００３５】
出力電圧Ｖｏｕｔの大きさは、スイッチングパルスの時比率に依存する。時比率は、スイッチングパルスがハイ状態にある時間をスイッチングパルスの１周期で除算した値である。スイッチングパルスがハイ状態にある時間は、スイッチング素子２がオン状態にある時間、すなわち入力電圧Ｖｉｎが平滑回路６に入力される時間に等しい。本明細書では、この時間を「スイッチングパルスのパルス幅」、または単に「スイッチングパルス幅」と呼ぶ。
【００３６】
以下では、出力制御回路１の構成を詳細に説明する。出力制御回路１は、Ａ／Ｄコンバータ１０、減算器１１、スイッチングパルス制御器１２、ＦＥＴ駆動回路１３、設定値メモリ１４、リファレンス算出回路１５、リファレンスメモリ１６、３端子スイッチ１７、パルス幅制御器１８およびパルス発生器１９を含んでいる。パルス幅制御器１８は、カウンタ２０を含んでいる。
【００３７】
Ａ／Ｄコンバータ１０の入力は、ＤＣ／ＤＣコンバータ１００の出力に接続されている。Ａ／Ｄコンバータ１０の出力は、減算器１１、リファレンス算出回路１５およびパルス幅制御器１８の入力に接続されている。減算器１１の出力は、スイッチングパルス制御器１２の入力に接続されている。スイッチングパルス制御器１２の出力は、３端子スイッチ１７の入力端子１７ａに接続されている。３端子スイッチ１７の入力端子１７ｂには、パルス発生器１９の出力が接続されている。３端子スイッチ１７の出力端子１７ｃは、ＦＥＴ駆動回路１３の入力に接続されている。パルス幅制御器１８の第１の出力は、パルス発生器１９の入力に接続されている。パルス幅制御器１８の第２の出力は、３端子スイッチ１７の制御入力端子１７ｄに接続されている。設定値メモリ１４には、ＤＣ／ＤＣコンバータ１００の外部に配置される外部設定装置８が接続される。設定値メモリ１４には、リファレンス算出回路１５も接続されている。リファレンス算出回路１５の出力は、リファレンスメモリ１６に接続されている。リファレンスメモリ１６は、減算器１１の入力にも接続されている。
【００３８】
Ａ／Ｄコンバータ１０には、ＤＣ／ＤＣコンバータ１００のアナログ出力電圧Ｖｏｕｔが入力される。Ａ／Ｄコンバータ１０は、このアナログ出力電圧Ｖｏｕｔをデジタル化して、減算器１１、リファレンス算出回路１５およびパルス幅制御器１８へ送出する。リファレンス算出回路１５は、出力電圧Ｖｏｕｔと種々の設定値とを用いて基準電圧値Ｖｒｅｆを算出する。基準値Ｖｒｅｆは、ＰＷＭ制御で使用される。
【００３９】
設定値メモリ１４は、基準値Ｖｒｅｆの算出に使用される種々の設定値を格納する記憶装置である。設定値メモリ１４には、入力電圧の設定値Ｖｉｎｍｅｍ、出力電圧の目標値Ｖｔ、ＰＷＭ制御の制御係数Ｇｍｅｍ、および傾きデータａが記憶される。出力制御回路１は、ＤＣ／ＤＣコンバータ１００が起動されると、出力電圧Ｖｏｕｔをこの目標値Ｖｔに安定化させる。目標値Ｖｔは、外部設定装置８によって指定することができる。外部設定装置８は、たとえば、負荷７そのものでもよいし、負荷７に接続されたスイッチング素子であってもよい。入力電圧設定値Ｖｉｎｍｅｍ、制御係数Ｇｍｅｍおよび傾きデータａは、ソフトスタート中における基準値Ｖｒｅｆの算出に使用される規定値である。入力電圧設定値Ｖｉｎｍｅｍ、制御係数Ｇｍｅｍおよび傾きデータａも、外部設定装置８によって指定することができる。Ｖｒｅｆの算出方法については後述する。
【００４０】
リファレンス算出回路１５は、算出した基準値Ｖｒｅｆをリファレンスメモリ１６へ送出する。リファレンスメモリ１６は、基準値Ｖｒｅｆを格納する記憶装置である。減算器１１は、リファレンスメモリ１６からＶｒｅｆを受け取り、Ｖｒｅｆ−Ｖｏｕｔの減算を実行する。この減算により得られた差分値は、スイッチングパルス制御器１２に送られる。
【００４１】
スイッチングパルス制御器１２は、ＰＷＭ制御によって、基準値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差が小さくなるようにスイッチングパルス幅を決定する。具体的には、スイッチングパルス制御器１２は、Ｖｒｅｆ−Ｖｏｕｔの減算により得られた差分値に伝達関数Ｇ（ｚ）を乗じた値を時比率として有するスイッチングパルスＰＭを生成する。伝達関数Ｇ（ｚ）は、ＰＷＭ制御の制御係数に当たる。スイッチングパルスＰＭは、予め設定された一定の周期を有している。したがって、スイッチングパルスＰＭは、算出された時比率と予め設定された周期とによって定まるパルス幅を有する。このスイッチングパルスＰＭは、３端子スイッチ１７の入力端子１７ａに送られる。
【００４２】
スイッチングパルスＰＭが３端子スイッチ１７を通ってＦＥＴ駆動回路１３に送られると、ＦＥＴ駆動回路１３は、スイッチングパルスＰＭと同じパルス幅および周期を有するスイッチングパルス、すなわちゲートパルスを生成し、ＦＥＴ２および３へ送出する。ＦＥＴ２および３には、相互に反転した二つのゲートパルスがそれぞれ入力される。このため、ＦＥＴ２および３は、交互にオンオフを繰り返す。具体的には、ＦＥＴ２がオン状態のときはＦＥＴ３がオフ状態となり、ＦＥＴ２がオフ状態のときはＦＥＴ３がオン状態となる。このようなスイッチング動作により、入力電圧Ｖｉｎはパルス電圧に変換される。平滑回路６は、このパルス電圧を平均化して直流の出力電圧Ｖｏｕｔを生成する。出力制御回路１は、生成された出力電圧Ｖｏｕｔに基づいて時比率を算出し、再びスイッチングパルスを生成する。このようなフィードバック制御により、出力電圧Ｖｏｕｔが目標値に制御される。
【００４３】
３端子スイッチ１７は、制御入力端子１７ｄに入力されるスイッチ制御信号ＴＳに応答して、入力端子１７ａおよび１７ｂのいずれか一方を出力端子１７ｃに選択的に接続する。このスイッチ制御信号ＴＳは、パルス幅制御器１８から送られる。
【００４４】
パルス幅制御器１８は、パルス発生器１９で生成されるスイッチングパルスＰＦの幅を決定し、そのパルス幅を指示するパルス幅指示信号ＷＩを生成する。パルス幅制御器１８は、ＰＷＭ制御を行わずにパルス幅を決定する。
【００４５】
パルス発生器１９は、パルス幅指示信号ＷＩが指示する幅のスイッチングパルスＰＦを生成し、３端子スイッチ１７の入力端子１７ｂに送出する。スイッチングパルスＰＦの幅は、パルス幅制御器１８により指示されるパルス幅が変更されない限り、固定されている。
【００４６】
パルス幅制御器１８は、カウンタ２０を内蔵している。カウンタ２０は、出力制御回路１の外部に配置されたクロック発振器（図示せず）から供給されるマスタークロックＭＣの１周期ごとにカウント数を１ずつ増分する。パルス幅制御器１８は、カウンタ２０を用いて時間を計測することができる。
【００４７】
以下では、図２を参照しながら、本実施形態におけるソフトスタート方法を説明する。図２は、ＤＣ／ＤＣコンバータ１００の起動後における出力電圧Ｖｏｕｔおよび基準値Ｖｒｅｆの変化を示している。図２の横軸は時間であり、縦軸は電圧値である。図中の実線は出力電圧Ｖｏｕｔを示し、波線は基準値Ｖｒｅｆを示している。本実施形態では、出力制御回路１によってソフトスタートが実行される。
【００４８】
本実施形態のソフトスタートは、Ａ、ＢおよびＥの期間に分けられる。ＡおよびＢ期間では、ＰＷＭ制御を行わずに出力電圧Ｖｏｕｔを０から中間値まで単調増加させる。Ｅ期間では、ＰＷＭ制御を行って出力電圧Ｖｏｕｔを中間値から目標値まで単調増加させる。図２に示されるＦ期間は、ソフトスタート終了後、ＰＷＭ制御により出力電圧を安定化する期間である。以下では、各期間における出力制御回路１の動作を順次に説明する。
【００４９】
Ａ期間は、ＤＣ／ＤＣコンバータ１００の起動直後に開始する。ＤＣ／ＤＣコンバータ１００が起動されると、３端子スイッチ１７は入力端子１７ｂを出力端子１７ｃに接続する。したがって、Ａ期間では、パルス発生器１９がＦＥＴ駆動回路１３に電気的に接続され、スイッチングパルス制御器１２とＦＥＴ駆動回路１３とは電気的に絶縁される。
【００５０】
Ａ期間では、出力電圧Ｖｏｕｔが発生する最小のスイッチングパルス幅が決定される。上述のように、スイッチングパルス幅が過度に小さいと、回路素子の不感帯によって出力電圧Ｖｏｕｔが発生しない。そこで、Ａ期間では、出力電圧が検出されるまで、出力電圧Ｖｏｕｔの有無を測定しながらスイッチング幅を徐々に大きくする。
【００５１】
具体的に述べると、パルス幅制御器１８は、最初、マスタークロックＭＣに基づいて生成できる最小のパルス幅Ｗｍｉｎをパルス発生器１９に指示する。パルス発生器１９は、その指示に応答して、最小パルス幅Ｗｍｉｎを有するスイッチングパルスＰＦを生成する。生成されたスイッチングパルスＰＦは、３端子スイッチ１７を通じてＦＥＴ駆動回路１３に送られる。ＦＥＴ駆動回路１３は、スイッチングパルスＰＦと同じパルス幅および周期を有し、相互に反転した二つのスイッチングパルスをスイッチング素子２および３にそれぞれ送る。この結果、スイッチング素子２および３は、交互にオンオフ動作を行う。これにより、入力電圧Ｖｉｎがスイッチングされる。
【００５２】
パルス幅制御器１８は、最小パルス幅Ｗｍｉｎのスイッチングパルスに応じた出力電圧Ｖｏｕｔの発生の有無を測定する。Ａ／Ｄコンバータ１０を通じてパルス幅制御器１８に送られる出力電圧Ｖｏｕｔが０Ｖであれば、パルス幅制御器１８は、Ｗｍｉｎの２倍のパルス幅をパルス発生器１９に指示する。これに応じて、パルス発生器１９は２Ｗｍｉｎのパルス幅を有するスイッチングパルスＰＦを生成し、ＦＥＴ駆動回路１３に送る。この結果、入力電圧Ｖｉｎは幅２Ｗｍｉｎのスイッチングパルスに応答してスイッチングされる。
【００５３】
パルス幅制御器１８は、出力電圧Ｖｏｕｔの発生の有無を継続的に測定し、出力電圧Ｖｏｕｔが検出されるまで、スイッチングパルスＰＦの幅をＷｍｉｎずつ増加させる。パルス発生器１９は、パルス幅制御器１８の指示に応じて、Ｗｍｉｎの整数倍のパルス幅を有するスイッチングパルスＰＦを生成する。
【００５４】
パルス幅制御器１８は、出力電圧Ｖｏｕｔを検出すると、スイッチングパルスＰＦの幅を固定する。以下では、出力電圧Ｖｏｕｔが検出されたときのパルス幅をＮ×Ｗｍｉｎ＝Ｗ０（Ｎは自然数）と表記する。パルス幅Ｗ０は、出力電圧Ｖｏｕｔが発生する最小のスイッチングパルス幅を示す。
【００５５】
図２に示されるように、時刻Ｈにおいて出力電圧Ｖｏｕｔが検出され、スイッチングパルスＰＦの幅がＷ０に固定されると、ソフトスタートはＢ期間に移行する。Ｂ期間は、固定幅Ｗ０を有するスイッチングパルスＰＦを所定の期間にわたって使用し、出力電圧Ｖｏｕｔを単調増加させる。このＢ期間が本実施形態のソフトスタートの重要な特徴である。
【００５６】
パルス幅制御器１８は、時刻Ｈに出力電圧Ｖｏｕｔを検出すると、パルス発生器１９に指示するパルス幅をＷ０に固定するとともに、カウンタ２０によって時間計測を開始する。この時間計測は、Ｂ期間の終了タイミングを判別するためである。
【００５７】
Ｂ期間では、パルス発生器１９が、固定幅Ｗ０を有するスイッチングパルスＰＦを継続して生成する。スイッチング素子２および３は、幅Ｗ０のスイッチングパルスＰＦに応答して入力電圧Ｖｉｎをスイッチングし、パルス電圧を生成する。このパルス電圧の幅は、Ｗ０に等しい。
【００５８】
図３は、Ｂ期間の動作中におけるＤＣ／ＤＣコンバータ１００の等価回路を示している。図３中の符号９は、スイッチング素子２および３の内部抵抗を示している。内部抵抗９、インダクタ４およびコンデンサ５は、ＬＣＲフィルタを構成する。このＬＣＲフィルタには、入力電圧Ｖｉｎをスイッチングして得られるパルス電圧Ｖｉｎｐが入力される。
【００５９】
図４は、パルス電圧Ｖｉｎｐの波形を示している。ＬＣＲフィルタの固有振動周波数に対して十分に速い周波数で入力電圧Ｖｉｎをスイッチングすると、スイッチングされた入力電圧は、値Ｖｉｎａを有する直流電圧と等価である。このＶｉｎａは、入力電圧Ｖｉｎにスイッチングパルスの時比率Ｗ０／Ｔｓｗを乗じた値である。ここで、Ｔｓｗはパルス電圧Ｖｉｎｐの周期であり、これはスイッチングパルスの周期に等しい。この場合、ＬＣＲフィルタの出力Ｖｏｕｔは、大きさＶｉｎａの直流電圧入力に対するＬＣＲフィルタのステップ応答により得られる出力と等価である。
【００６０】
図５は、Ｂ期間における出力電圧ＶｏｕｔおよびＬＣＲフィルタを流れる電流ｉの経時変化を示している。出力電圧Ｖｏｕｔは、Ｂ期間の開始から２分の１周期にわたって増加し、その後、減少する。ＬＣＲフィルタのステップ応答において出力電圧Ｖｏｕｔが最大となる時刻ｔｐは、
【００６１】
【数７】
2004297985.tif 000005
のように表される。ここで、Ｌはインダクタ４のインダクタンス、Ｃはコンデンサ５の静電容量、Ｒは内部抵抗９の値を表す。したがって、出力電圧Ｖｏｕｔは、Ｂ期間の開始から上記の時間ｔｐにわたって単調増加する。
【００６２】
出力電圧Ｖｏｕｔの下降を防止するため、Ｂ期間の長さはｔｐを上限とする。出力電圧Ｖｏｕｔの下降をより確実に防止するため、ｔｐの６０〜７０％の時間をＢ期間の長さの上限としてもよい。
【００６３】
パルス幅制御器１８は、カウンタ２０を用いた時間計測によりＢ期間の開始から所定の上限時間が経過したことを確認すると、制御信号ＴＳを３端子スイッチ１７の制御入力端子１７ｄに送出する。上述のように、この上限時間は、上記のｔｐ以下の値である。３端子スイッチ１７は、制御信号ＴＳを受け取ると、入力端子１７ｂと出力端子１７ｃとを切り離し、入力端子１７ａと出力端子１７ｃとを電気的に接続する。これにより、Ｂ期間が終了し、Ｅ期間が開始する。図２に示されるように、Ｂ期間は時刻Ｑに終了する。
【００６４】
Ｅ期間を説明する前に、ＡおよびＢ期間でのリファレンス算出回路１５の動作を説明する。リファレンス算出回路１５は、ＡおよびＢ期間中、出力電圧Ｖｏｕｔを用いて基準値Ｖｒｅｆを算出する。算出された基準値Ｖｒｅｆの時間変化は、図２において波線で示されている。
【００６５】
基準値Ｖｒｅｆの算出は、次の式
【００６６】
【数８】
2004297985.tif 000006
にしたがって行われる。ここで、Ｇは、スイッチングパルス制御器１２の伝達関数を表し、ＰＷＭ制御の制御係数とも呼ばれる。リファレンス算出回路１５は、（２）式中のＶｉｎの値として、入力電圧Ｖｉｎの計測値ではなく、設定値メモリ１４に記憶された設定値Ｖｉｎｍｅｍを使用する。ただし、入力電圧Ｖｉｎの計測値を使用してもよい。また、リファレンス算出回路１５は、（２）式中のＧの値として、設定値メモリ１４に記憶された設定値Ｇｍｅｍを使用する。これらの設定値と、Ａ／Ｄコンバータ１０を通じてリファレンス算出回路１５に送られる出力電圧Ｖｏｕｔとを用いて、基準値Ｖｒｅｆが算出される。
【００６７】
以下では、（２）式の導出方法を簡単に説明する。ＤＣ／ＤＣコンバータ１００では、
Ｄ＝Ｖｏｕｔ／Ｖｉｎ      （３）
という関係が成立する。ここで、Ｄは、スイッチングパルスの時比率である。スイッチングパルス制御器１２は、次の式
Ｄ＝Ｇ（Ｖｒｅｆ−Ｖｏｕｔ）      （４）
にしたがって、時比率Ｄを算出する。（３）式を（４）式に代入すると、（２）式が得られる。
【００６８】
上述のように、Ｂ期間では、出力電圧Ｖｏｕｔが単調増加する。したがって、図２に示されるように、基準値Ｖｒｅｆも単調増加する。（２）式に示されるように、起動直後において、基準値Ｖｒｅｆは、出力電圧Ｖｏｕｔに比例する値として算出される。このため、図２に示されるように、Ａ／Ｄコンバータ１０からリファレンス算出回路１５に送られる出力電圧Ｖｏｕｔが０Ｖの間は、基準値Ｖｒｅｆも０Ｖである。したがって、起動直後から基準値Ｖｒｅｆを単調増加させる従来技術と比べて、基準値Ｖｒｅｔと出力電圧Ｖｏｕｔとの差が開きにくい。
【００６９】
以下では、Ｅ期間について説明する。Ｅ期間では、従来のＰＷＭ制御によって出力電圧Ｖｏｕｔが目標値Ｖｔまで増加させられる。スイッチングパルス制御器１２は、ＰＷＭ制御された時比率およびパルス幅を有するスイッチングパルスＰＭを生成する。スイッチングパルスＰＭの時比率Ｄは、上記（４）式に示されるように、基準値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差分値に制御係数Ｇを乗じて算出される。
【００７０】
リファレンス算出回路１５は、Ｂ期間の終了時の出力電圧Ｖｑを上記（２）式に代入して、Ｅ期間の開始時に使用される基準値Ｖｒｅｆの値を算出する。すなわち、ＰＷＭ制御開始時のＶｒｅｆの初期値Ｖｒｅｆ０は、
【００７１】
【数９】
2004297985.tif 000007
のように表される。
【００７２】
リファレンス算出回路１５は、基準値Ｖｒｅｆを初期値Ｖｒｅｆ０から目標値Ｖｔまで一定の傾きａで上昇させる。すなわち、
【数１０】
2004297985.tif 000008
である。リファレンス算出回路１５は、（６）式にしたがって基準値Ｖｒｅｆを算出する。算出されたＶｒｅｆは、リファレンスメモリ１６に格納される。傾きａの値は、設定値メモリ１４に記憶されている。
【００７３】
スイッチングパルス制御器１２は、基準値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差が小さくなるようにスイッチングパルスＰＭの時比率を決定する。したがって、Ｅ期間では、出力電圧Ｖｏｕｔが基準値Ｖｒｅｆに徐々に近づきながら、基準値Ｖｒｅｆに追従して増加する。上記の傾きａを適切に設定すれば、出力電圧Ｖｏｕｔにオーバーシュートおよびアンダーシュートを発生させることなく、出力電圧Ｖｏｕｔを目標値Ｖｔに到達させることができる。
【００７４】
出力電圧Ｖｏｕｔが目標値Ｖｔに到達すると、Ｅ期間およびソフトスタートが終了し、Ｆ期間が開始する。Ｆ期間では、通常のＰＷＭ制御が実行され、出力電圧Ｖｏｕｔが目標値Ｖｔに安定化される。また、目標値Ｖｔが変更されると、出力電圧ＶｏｕｔがＰＷＭ制御により変更後の目標値Ｖｔに調節される。
【００７５】
本実施形態のソフトスタートは、上記のようにして実行される。各期間における出力電圧Ｖｏｕｔ、スイッチングパルスの時比率Ｄ、スイッチングパルス幅Ｗおよび基準値Ｖｒｅｆの値を図６にまとめておく。
【００７６】
以下では、各期間でのスイッチングパルスの周期（以下、スイッチング周期）について検討する。ＡおよびＢ期間でのスイッチング周期は、ＰＷＭ制御下でのスイッチング周期と同じである必要はなく、任意の周期とすることができる。次の表１は、各期間での好適なスイッチングパルス周期の例を示している。
【００７７】
【表１】
2004297985.tif 000009
例１では、ＥおよびＦ期間でのスイッチング周期がＴｓｗであるのに対し、ＡおよびＢ期間でのスイッチング周期は４Ｔｓｗである。例２では、Ａ、ＥおよびＦ期間でのスイッチング周期がＴｓｗであるのに対し、Ｂ期間でのスイッチング周期は４Ｔｓｗである。いずれの場合も、Ｂ期間でのスイッチング周期がＰＷＭ制御中のスイッチング周期よりも長い。これは、Ｂ期間での昇圧をゆっくり行うためである。Ｂ期間ではパルス幅が固定されているので、周期が長ければ、それに応じてスイッチングパルスＰＦの時比率が小さくなる。小さな時比率で入力電圧Ｖｉｎをスイッチングすれば、出力電圧Ｖｏｕｔも小さくなる。この結果、出力電圧Ｖｏｕｔの急激な増加、ならびにそれに伴うオーバーシュートおよびアンダーシュートを防止することができる。
【００７８】
以下では、本実施形態の利点を説明する。起動直後からＰＷＭ制御を開始する従来のソフトスタートと異なり、本実施形態では、ＰＷＭ制御を行うことなく出力電圧Ｖｏｕｔを単調増加させてから、ＰＷＭ制御を開始する。従来のソフトスタートでは、起動直後から基準値Ｖｒｅｆが増加し、その一方で出力電圧Ｖｏｕｔは起動後すぐには発生しないため、基準値Ｖｒｅｆと出力電圧Ｖｏｕｔの差が大きくなる。これが、出力電圧Ｖｏｕｔのオーバーシュートおよびアンダーシュートの原因となっている。これに対し、本実施形態は、ＡおよびＢ期間の間、基準値Ｖｒｅｆを出力電圧Ｖｏｕｔに比例する値として算出する。このため、出力電圧Ｖｏｕｔが０の間は、基準値Ｖｒｅｆも０である。したがって、基準値Ｖｒｅｆと出力電圧Ｖｏｕｔの差が大きくなりにくい。これにより、Ｂ期間の終了後、ＰＷＭ制御を開始したときに、出力電圧Ｖｏｕｔのオーバーシュートおよびアンダーシュートを抑えることができる。
【００７９】
Ｂ期間の昇圧では、出力電圧Ｖｏｕｔが発生する最小のパルス幅を有するスイッチングパルスを用いて出力電圧Ｖｏｕｔを増加させる。出力電圧Ｖｏｕｔの大きさは、スイッチングパルスの幅に応じて大きくなる。したがって、最小のパルス幅を用いて出力電圧Ｖｏｕｔを増加することにより、出力電圧の急激な増加が防止される。これにより、オーバーシュートおよびアンダーシュートをいっそう確実に防止できる。
【００８０】
Ｅ期間のＰＷＭ制御では、基準値Ｖｒｅｆの初期値Ｖｒｅｆ０が、Ｂ期間の終了時の出力電圧Ｖｑを用いて算出される。したがって、初期値Ｖｒｅｆ０は、Ｂ期間の終了時の基準値Ｖｒｅｆと等しい。つまり、Ｂ期間とＥ期間との間で基準値Ｖｒｅｆは連続している。この結果、Ｂ期間からＥ期間の移行時に出力電圧Ｖｏｕｔが連続的に上昇する。これにより、出力電圧の下降、ならびに出力電圧のオーバーシュートおよびアンダーシュートをさらに確実に防止できる。
【００８１】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【００８２】
上記実施形態の出力制御回路１は、デジタル回路である。しかし、本発明に係る出力制御回路は、アナログ回路であってもよい。
【００８３】
【発明の効果】
本発明は、パルス幅変調制御を開始する前に固定のパルス幅を有するスイッチングパルスを用いて出力電圧を単調増加させるので、スイッチング電源のソフトスタートにおける出力電圧のオーバーシュートおよびアンダーシュートを抑えることができる。
【図面の簡単な説明】
【図１】実施形態のスイッチング電源の構成を示す概略図である。
【図２】起動後の出力電圧および基準値の変化を示す図である。
【図３】昇圧ステップ中のスイッチング電源の等価回路を示す図である。
【図４】昇圧ステップにおいてスイッチングされた入力電圧の波形を示す図である。
【図５】昇圧ステップにおける出力電圧の経時変化を示す図である。
【図６】各期間における出力電圧、時比率、スイッチングパルス幅および基準値を示す図表である。
【図７】従来のソフトスタート時における出力電圧の経時変化を示している。
【図８】スイッチング電源に含まれるフィルタの入出力特性を示す図である。
【図９】従来のスイッチング電源の部分回路図である。
【図１０】スイッチングパルス幅と、スイッチングにより生成されたパルス電圧の幅との関係を示す図である。
【符号の説明】
１…出力制御回路、２および３…スイッチング素子、４…インダクタ、５…コンデンサ、６…平滑回路、７…負荷、８…外部設定装置、９…内部抵抗、１０…Ａ／Ｄコンバータ、１１…減算器、１２…スイッチングパルス制御器、１３…ＦＥＴ駆動回路、１４…設定値メモリ、１５…リファレンス算出回路、１６…リファレンスメモリ、１７…３端子スイッチ、１８…パルス幅制御器、１９…パルス発生器、２０…カウンタ。
【図１】
2004297985.tif 000014
【図２】
2004297985.tif 000015
【図３】
2004297985.tif 000016
【図４】
2004297985.tif 000017
【図５】
2004297985.tif 000018
【図６】
2004297985.tif 000019
【図７】
2004297985.tif 000020
【図８】
2004297985.tif 000021
【図９】
2004297985.tif 000022
【図１０】
2004297985.tif 000023