(57)【要約】【課題】  両極性の磁界の強度を検出する簡単な構成で低消費電力の磁界センサを提供する。【解決手段】  本発明の磁界センサは、印加された磁界に応じた信号を出力する磁電変換素子から出力された信号を入力し、第１及び第４の期間と第２及び第３の期間とで逆極性になるように切り換えて出力する第１のスイッチ部と、第１のスイッチ部の出力信号を増幅して出力端子対に出力する増幅器と、増幅器の出力端子対に両端が接続され、増幅器から出力された電圧を保持する記憶素子と、出力端子対の一方と記憶素子の一端子間に挿入接続され、第１の期間及び第３の期間に閉じ、第２の期間及び第４の期間に開く第２のスイッチ部と、第２の期間に、第２のスイッチ部の第１の極性の出力信号を出力し、第４の期間に、第２のスイッチ部の第２の極性の出力信号を出力するスイッチ出力端子とを備える。【選択図】図１
2004180286.tif 000002
【特許請求の範囲】
【請求項１】
磁電変換素子から出力された、印加された磁界に応じた信号を入力し、外部からの信号の第１の期間及び第４の期間と第２の期間及び第３の期間とで逆極性になるように切り換えて出力する第１のスイッチ部と、
この第１のスイッチ部の出力信号を増幅して出力端子対に信号を出力する増幅器と、
前記増幅器の出力端子対に両端が接続された第１の記憶素子と、
前記出力端子対の一方と前記第１の記憶素子の一端子間に挿入接続され、前記第１の期間及び前記第３の期間に連動して閉じ、前記第２の期間及び前記第４の期間に連動して開く第２のスイッチ部と、
前記第２の期間に、前記第２のスイッチ部両端の少なくとも一方の信号であって前記印加された磁界の大きさに対応する第１の極性の信号を出力し、前記第４の期間に、前記第２のスイッチ部両端の少なくとも一方の信号であって前記印加された磁界の大きさに対応する前記第１の極性と逆の極性の信号を出力するスイッチ出力端子と、
を備えることを特徴とする磁界センサ。
【請求項２】
第１の端子対と第２の端子対とを備えて印加された磁界に応じた信号を出力する磁電変換素子と、
この磁電変換素子の第１の端子対の信号及び第２の端子対の信号と、第１、第２、第３、第４の期間を定める外部からの信号とを入力し、第１の期間と第４の期間に前記磁電変換素子の第１端子対の信号を出力し、第２の期間と第３の期間に前記磁電変換素子の第２端子対の信号を出力する第１のスイッチ部と、
この第１のスイッチ部の出力信号を増幅して出力端子対に信号を出力する増幅器と、
前記増幅器の出力端子対に両端が接続された第１の記憶素子と、
前記出力端子対の一方と前記第１の記憶素子の一端子間に挿入接続され、前記外部から与える信号の第１の期間及び第３の期間に連動して閉じ、第２の期間及び第４の期間に連動して開く第２のスイッチ部と、
前記第２のスイッチ部両端の少なくとも一方の信号を出力するスイッチ出力端子と、
を備えることを特徴とする磁界センサ。
【請求項３】
請求項２記載の磁界センサにおいて、
前記第２のスイッチ部が出力端子対を備えたことを特徴とする磁界センサ。
【請求項４】
請求項２記載の磁界センサであって、さらに、
前記スイッチ出力端子の信号を入力し所定の値と比較した結果を出力する比較器を備えたことを特徴とする磁界センサ。
【請求項５】
請求項４記載の磁界センサにおいて、前記比較器の出力信号に応じて異なる電圧を前記スイッチ出力端子の信号に付加することを特徴とする磁界センサ。
【請求項６】
請求項２記載の磁界センサであって、前記第２のスイッチ部の一端子と前記比較器の一方の入力端子間に挿入接続され、前記外部から与える信号の第１の期間及び第３の期間に連動して開き、第２の期間及び第４の期間に連動して閉じる第５のスイッチ部を有し、前記第２のスイッチ部両端の一方を第５のスイッチ部を介して比較器入力端子対の一方に接続し、前記第２のスイッチ部の他方を第２の記憶素子を介して前記比較器入力端子対の他方に接続したことを特徴とする磁界センサ。 
【請求項７】
請求項６記載の磁界センサであって、さらに、
前記第２の記憶素子両端の一方に一端を接続した第３のスイッチ部と、
前記第２の記憶素子両端の他方に一端を接続した第４のスイッチ部と、
前記第３のスイッチ部の他方に第１の電圧を与える電圧源と、
前記第４のスイッチ部の他方に前記第１の電圧値と異なる電圧を与える電圧源とを備え、
前記第３、第４のスイッチ部を信号の前記第１の期間に閉じることを特徴とする磁界センサ。
【請求項８】
請求項７記載の磁界センサにおいて、前記第１の電圧値若しくは第２の電圧値の一方を外部から与える信号に応じて異ならせることを特徴とする磁界センサ。
【請求項９】
請求２記載の磁界センサにおいて、前記第１の記憶素子がコンデンサであることを特徴とする磁界センサ。
【請求項１０】
請求項７記載の磁界センサにおいて、前記第２の記憶素子がコンデンサであることを特徴とする磁界センサ。
【請求項１１】
請求項２記載の磁界センサであって、さらに、
前記スイッチ出力端子の信号を入力し、前記外部から与える信号の第２の期間と第４の期間の信号値を判定した信号を出力する判定回路を備えたことを特徴とする磁界センサ。
【請求項１２】
請求項１１記載の磁界センサにおいて、前記判定回路が、
前記比較器出力端子の信号をＤ入力端子に入力し、かつ、第１のクロック信号をクロック入力端子に入力し、前記第２の期間内に信号を保持してＱ出力端子に出力する第１のフリップフロップと、
前記比較器出力端子と前記第１のフリップフリップのＱ出力端子とを個々に入力端子対に入力しＮＯＲ論理出力を出力するＮＯＲ論理回路と、
前記ＮＯＲ論理回路の出力をＤ入力端子に入力し、かつ、第２のクロック信号をクロック入力端子に入力し、前記第４の期間内に信号を保持して出力端子に出力する第２のフリップフロップとを備え、
第２のフリップフロップ出力端子信号を出力することを特徴とする磁界センサ。
【請求項１３】
請求項１１記載の磁界センサにおいて、前記判定回路が、
前記比較器出力端子の信号をＤ入力端子に入力し、かつ、第１のクロック信号をクロック入力端子に入力し、前記第２の期間内に信号を保持してＱ出力端子に出力する第１のフリップフロップと、
前記比較器出力端子の信号をＤ入力端子に入力し、かつ、第２のクロック信号をクロック入力端子に入力し、前記第４の期間内に信号を保持して出力端子に出力する第２のフリップフロップと、
前記第１、第２のフリップフリップのＱ出力を個々に入力端子対に入力しＮＯＲ論理出力を出力するＮＯＲ論理回路とを備え、
該ＮＯＲ論理回路出力を出力することを特徴とする磁界センサ。
【請求項１４】
請求項２記載の磁界センサにおいて、
前記第１のスイッチ部が、
第１の電圧を出力する第１電圧端子と、
第２の電圧を出力する第２電圧端子と、
第１、第２、第３及び第４入力端子と、
第１及び第２出力端子と、
第１電圧端子と第１入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第１のスイッチ素子と、
第１電圧端子と第２入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第２のスイッチ素子と、
第２電圧端子と第３入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第３のスイッチ素子と、
第２電圧端子と第４入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第４のスイッチ素子と、
第１出力端子と第１入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第５のスイッチ素子と、
第１出力端子と第２入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第６のスイッチ素子と、
第２出力端子と第３入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第７のスイッチ素子と、
第２出力端子と第４入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第８のスイッチ素子とを備え、
前記磁電変換素子の第１端子対の一方を前記第１入力端子に接続し、
前記磁電変換素子の第２端子対の一方を前記第２入力端子に接続し、
前記磁電変換素子の第１端子対の他方を前記第３入力端子に接続し、
前記磁電変換素子の第２端子対の他方を前記第４入力端子に接続したことを特徴とする磁界センサ。
【請求項１５】
請求項１４記載の磁界センサにおいて、前記第１、第３、第６及び第８スイッチ素子が、外部から与える信号の第１及び第４の期間に閉じ、前記第２、第４、第５及び第７のスイッチが、外部から与える信号の第２及び第３の期間に閉じることを特徴とする磁界センサ。
【請求項１６】
請求項２記載の磁界センサにおいて、前記磁電変換素子が、ホール素子であることを特徴とする磁界センサ。
【請求項１７】
請求項２記載の磁界センサにおいて、前記磁電変換素子が、磁気抵抗であることを特徴とする磁界センサ。
【請求項１８】
第１の期間及び第４の期間に第１の選択信号を生成する第１の選択信号発生器と、
第２の期間及び第３の期間に第２の選択信号を生成する第２の選択信号発生器と、
第１の期間及び第３の期間に第３の選択信号を生成する第３の選択信号発生器と、
第２の期間及び第４の期間に第４の選択信号を生成する第４の選択信号発生器と、
第１の端子対と第２の端子対とを備えて印加された磁界に応じた信号を出力する磁電変換素子と、
この磁電変換素子の第１の端子対の信号及び第２の端子対の信号と、前記第１の選択信号及び第２の選択信号とを個々に入力し、第１の期間と第４の期間に前記磁電変換素子の第１端子対の信号を出力し、第２の期間と第３の期間に前記磁電変換素子の第２端子対の信号を出力する第１のスイッチ部と、
この第１のスイッチ部の出力信号を増幅して出力端子対に信号を出力する増幅器と、
前記増幅器の出力端子対に両端が接続された第１の記憶素子と、
前記出力端子対の一方と前記第１の記憶素子の一端子間に挿入接続され、前記第３の選択信号を入力し、第１の期間及び第３の期間に閉じ、第２の期間及び第４の期間に開く第２のスイッチ部と、
前記第２のスイッチ部の一方の端子に接続され、第４の選択信号を入力し、第１の期間及び第３の期間に開き、第２の期間及び第４の期間に閉じる第５のスイッチ部と、
前記第２のスイッチ部の両端の少なくともいずれか一方の電圧を前記第５のスイッチ部を介して入力し、所定の値と比較した結果を出力する比較器と、
第２の期間における前記比較器の出力信号と、第４の期間における前記比較器の出力信号との論理和信号を出力する判定回路と、
を備えることを特徴とする磁界検出装置。
【請求項１９】
磁電変換素子から出力された印加された磁界に応じた信号を入力し、第１の期間及び第４の期間と第２の期間及び第３の期間とで逆極性になるように切り換えて、出力する切換ステップと、
前記切換ステップで出力した信号を増幅して出力する増幅ステップと、
第１の期間及び第３の期間に、前記増幅ステップで出力した電圧を第１の記憶素子に保持する保持ステップと、
第２の期間及び第４の期間に、前記増幅ステップで出力した電圧と、前記第１の記憶素子に保持する電圧との磁界に応じた信号成分を加算する加算ステップと、
第２の期間及び第４の期間に、互いに逆極性である前記加算ステップにおける加算電圧を入力し、所定の値と比較した結果を出力する比較ステップと、
第２の期間における前記比較ステップの出力信号と、第４の期間における前記比較ステップの出力信号との論理和信号を出力する判定ステップと、
を有することを特徴とする磁界検出方法。
【請求項２０】
前記第１のスイッチ部に、前記第１、第２、第３及び第４の期間を決定する信号を出力する信号発生器を更に有することを特徴とする、請求項１又は請求項２に記載の磁界センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁界の極性に依存せず磁界の強度検出を行うことができる磁界センサ、磁界検出方法及び磁界検出装置に関する。
【背景技術】
【０００２】
近年、折りたたみ式の携帯電話、ノート型パーソナルコンピュータ、デジタルスチルカメラなどの小型の電子機器に搭載される、開閉検出装置、回転検出装置などの位置センサとしての磁界センサの需要が高まっている。携帯型の小型の電子機器に搭載される磁界センサでは、回路規模と消費電流を共に小さくする必要がある。
【０００３】
一般に、磁界センサは、バイポーラトランジスタ又はＣＭＯＳデバイス等を用いてモノリシックに集積されて構成される。このような磁界センサは、磁界又は磁束密度に比例した電圧を発生する磁電変換素子と、磁電変換素子の出力電圧を増幅する増幅器と、増幅器の出力電圧を所定の基準電圧と比較する比較器とを有し、磁電変換素子によって検出された磁界（以下、検出磁界と呼ぶ。）の強度が所定の磁界強度と比べて大きいか否かの判定結果を外部に出力する。磁電変換素子として、素子を通過する磁界の強さ又は磁束の密度に応じた電圧を出力するホール素子又は、磁界の強さによって抵抗値が変化する磁気抵抗が使用される。
【０００４】
磁界センサから磁界の強さに応じた正確な比較結果を得るためには、増幅器から出力される信号に含まれるオフセット信号を抑制し、磁界センサ（製品）ごとに増幅器から出力される信号のばらつきを小さく抑える必要がある。オフセット信号が生じる要因は主に２つある。１つは封止用パッケージの応力等の影響による磁電変換素子のオフセット信号成分であり、他の１つは増幅器の入力オフセット信号成分である。
【０００５】
磁電変換素子のオフセット信号成分の補償方法は、米国特許第４０３７１５０号明細書に開示されている。すなわち、幾何学的に等価な４端子を持つ磁電変換素子の出力端子のうち、それぞれ対角に位置する２対の出力端子の電位差を、検出のトリガとなる同期信号における第１の位相と第２の位相とで交互に入れ換えて出力し、その出力値の和を取る。有効信号成分は同位相であるため２倍となり、オフセット信号成分は逆位相であるため相殺される。
【０００６】
磁界センサの優劣を決める要素の１つは、磁界の検出を製品に組み込まれる磁石の極性に関係なく、すなわち両極性に対応して行えるか否かということである。磁石の極性に関係なく磁界強度の判定を行うことができれば、磁石とホールＩＣとが組み込まれた位置センサ等において磁石の配置の際に、磁石の向きを管理する必要がなくなる。
【０００７】
以下、特開平７−８３６９９号公報に開示された、両極性に対応可能な磁界強度判定を行う従来の磁界センサについて図面を参照しながら説明する。
図４は従来の両極性に対応可能な磁界強度判定回路の構成例を示している。図４に示すように、従来の磁界センサは、磁電変換素子（従来例においてはホール素子）１０１と、磁電変換素子１０１の出力電圧を増幅する電圧増幅器１０２と、電圧増幅器１０２からの出力電圧を受け、その閾値により異なる出力電圧を出力する第１のシュミットトリガ回路１０３Ａと、電圧増幅器１０２からの出力電圧を第１のシュミットトリガ回路１０３Ａの入力信号の極性と反転させて受ける第２のシュミットトリガ回路１０３Ｂと、第１のシュミットトリガ回路１０３Ａ及び第２のシュミットトリガ回路１０３Ｂからの出力信号を受けてラッチするロジックラッチ回路１０４とを有している。
【０００８】
このように構成された従来の磁界センサの動作を説明する。
まず、磁電変換素子１０１を通過する磁束密度に比例して、該磁電変換素子１０１の出力端子に発生したホール電圧を、増幅器１０２により増幅して増幅電圧ＶＨを得る。
次に、増幅電圧ＶＨを第１のシュミットトリガ回路１０３Ａ及び第２のシュミットトリガ回路１０３Ｂに入力し、増幅電圧ＶＨの値が設定電圧値よりも大きいか否かを比較してその判定値を出力する。第１のシュミットトリガ回路１０３Ａ及び第２のシュミットトリガ回路１０３Ｂは等価であって、入力信号の極性を互いに反転させることにより、Ｎ極性及びＳ極性の磁界強度のレベル検出をこれら２つのシュミットトリガ回路１０３Ａ、１０３Ｂで別々に行う。
【０００９】
次に、第１のシュミットトリガ回路１０３Ａ及び第２のシュミットトリガ回路１０３Ｂの出力値は、ロジックラッチ回路１０４に入力される。その後、ロジックラッチ回路１０４から、Ｎ極性及びＳ極性の磁界強度に対応した２つのシュミットトリガ回路１０３Ａ、１０３Ｂの出力値にある演算を施した出力値が出力される。ここで、ロジックラッチ回路１０４からの出力値は、極性に無関係で且つ設定磁界の強度よりも検出磁界の強度が大きいか否かを表わす２進値である。
【特許文献１】米国特許第４０３７１５０号明細書
【特許文献２】特開平７−８３６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の磁界センサは、磁界の極性に関係なく両極性に対応して磁界強度の検出を行うには、電圧比較回路として２組のシュミットトリガ回路が必要となるため、回路規模と消費電流とを共に小さくすることが困難であるという問題を有している。
【００１１】
本発明は、前記従来の問題を解決し、磁界の極性に無関係であり、両極性の磁界の強度を検出する簡単な構成で低消費電力の磁界センサ、磁界検出装置及び磁界検出方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明は以下の構成を有する。請求項１に記載の発明は、磁電変換素子から出力された、印加された磁界に応じた信号を入力し、外部からの信号の第１の期間及び第４の期間と第２の期間及び第３の期間とで逆極性になるように切り換えて出力する第１のスイッチ部と、この第１のスイッチ部の出力信号を増幅して出力端子対に信号を出力する増幅器と、前記増幅器の出力端子対に両端が接続された第１の記憶素子と、前記出力端子対の一方と前記第１の記憶素子の一端子間に挿入接続され、前記第１の期間及び前記第３の期間に連動して閉じ、前記第２の期間及び前記第４の期間に連動して開く第２のスイッチ部と、前記第２の期間に、前記第２のスイッチ部両端の少なくとも一方の信号であって前記印加された磁界の大きさに対応する第１の極性の信号を出力し、前記第４の期間に、前記第２のスイッチ部両端の少なくとも一方の信号であって前記印加された磁界の大きさに対応する前記第１の極性と逆の極性の信号を出力するスイッチ出力端子と、を備えることを特徴とする磁界センサである。
【００１３】
請求項２に記載の発明は、第１の端子対と第２の端子対とを備えて印加された磁界に応じた信号を出力する磁電変換素子と、この磁電変換素子の第１の端子対の信号及び第２の端子対の信号と、第１、第２、第３、第４の期間を定める外部からの信号とを入力し、第１の期間と第４の期間に前記磁電変換素子の第１端子対の信号を出力し、第２の期間と第３の期間に前記磁電変換素子の第２端子対の信号を出力する第１のスイッチ部と、この第１のスイッチ部の出力信号を増幅して出力端子対に信号を出力する増幅器と、前記増幅器の出力端子対に両端が接続された第１の記憶素子と、前記出力端子対の一方と前記第１の記憶素子の一端子間に挿入接続され、前記外部から与える信号の第１の期間及び第３の期間に連動して閉じ、第２の期間及び第４の期間に連動して開く第２のスイッチ部と、前記第２のスイッチ部両端の少なくとも一方の信号を出力するスイッチ出力端子と、を備えることを特徴とする磁界センサである。
本明細書において、第１、第２、第３、第４の期間は、この順番で単発に又は繰り返し生起する。
【００１４】
請求項１８に記載の発明は、第１の期間及び第４の期間に第１の選択信号を生成する第１の選択信号発生器と、第２の期間及び第３の期間に第２の選択信号を生成する第２の選択信号発生器と、第１の期間及び第３の期間に第３の選択信号を生成する第３の選択信号発生器と、第２の期間及び第４の期間に第４の選択信号を生成する第４の選択信号発生器と、第１の端子対と第２の端子対とを備えて印加された磁界に応じた信号を出力する磁電変換素子と、この磁電変換素子の第１の端子対の信号及び第２の端子対の信号と、前記第１の選択信号及び第２の選択信号とを個々に入力し、第１の期間と第４の期間に前記磁電変換素子の第１端子対の信号を出力し、第２の期間と第３の期間に前記磁電変換素子の第２端子対の信号を出力する第１のスイッチ部と、この第１のスイッチ部の出力信号を増幅して出力端子対に信号を出力する増幅器と、前記増幅器の出力端子対に両端が接続された第１の記憶素子と、前記出力端子対の一方と前記第１の記憶素子の一端子間に挿入接続され、前記第３の選択信号を入力し、第１の期間及び第３の期間に閉じ、第２の期間及び第４の期間に開く第２のスイッチ部と、前記第２のスイッチ部の一方の端子に接続され、第４の選択信号を入力し、第１の期間及び第３の期間に開き、第２の期間及び第４の期間に閉じる第５のスイッチ部と、前記第２のスイッチ部の両端の少なくともいずれか一方の電圧を前記第５のスイッチ部を介して入力し、所定の値と比較した結果を出力する比較器と、第２の期間における前記比較器の出力信号と、第４の期間における前記比較器の出力信号との論理和信号を出力する判定回路と、を備えることを特徴とする磁界検出装置である。
【００１５】
請求項１９に記載の発明は、磁電変換素子から出力された印加された磁界に応じた信号を入力し、第１の期間及び第４の期間と第２の期間及び第３の期間とで逆極性になるように切り換えて、出力する切換ステップと、前記切換ステップで出力した信号を増幅して出力する増幅ステップと、第１の期間及び第３の期間に、前記増幅ステップで出力した電圧を第１の記憶素子に保持する保持ステップと、第２の期間及び第４の期間に、前記増幅ステップで出力した電圧と、前記第１の記憶素子に保持する電圧との磁界に応じた信号成分を加算する加算ステップと、第２の期間及び第４の期間に、互いに逆極性である前記加算ステップにおける加算電圧を入力し、所定の値と比較した結果を出力する比較ステップと、第２の期間における前記比較ステップの出力信号と、第４の期間における前記比較ステップの出力信号との論理和信号を出力する判定ステップと、を有することを特徴とする磁界検出方法である。
この構成を備えることによって、磁電変換素子の構造上の対称性を用いて磁電変換素子の出力に生じるオフセット電圧成分を除去すると共に増幅器に付随するオフセット電圧を除去して磁電変換素子の出力信号を取り出すことができる。
磁界の極性がＮ極もしくはＳ極の何れであっても、信号の有無を判定することができる。
【００１６】
請求項３に記載の発明は、請求項２記載の磁界センサにおいて、前記第２のスイッチ部が出力端子対を備えたことを特徴とする磁界センサである。
【００１７】
請求項４に記載の発明は、請求項２記載の磁界センサであって、さらに、前記スイッチ出力端子の信号を入力し所定の値と比較した結果を出力する比較器を備えたことを特徴とする磁界センサである。
スイッチ出力端子の信号を入力し所定の値と比較した結果を出力する比較器を備えたことによって、磁界センサは精度の高い２値の検出信号を出力する。
【００１８】
請求項５に記載の発明は、請求項４記載の磁界センサにおいて、前記比較器の出力信号に応じて異なる電圧を前記スイッチ出力端子の信号に付加することを特徴とする磁界センサである。この構成により比較器にヒステリシスを設け、安定して磁界又は磁束を検出できる。
【００１９】
請求項６に記載の発明は、請求項２記載の磁界センサであって、前記第２のスイッチ部の一端子と前記比較器の一方の入力端子間に挿入接続され、前記外部から与える信号の第１の期間及び第３の期間に連動して開き、第２の期間及び第４の期間に連動して閉じる第５のスイッチ部を有し、前記第２のスイッチ部両端の一方を第５のスイッチ部を介して比較器入力端子対の一方に接続し、前記第２のスイッチ部の他方を第２の記憶素子を介して前記比較器入力端子対の他方に接続したことを特徴とする磁界センサである。第２の記憶素子に閾値電圧を記憶させて、簡単な構成で比較器に閾値を設定できる。
【００２０】
請求項７に記載の発明は、請求項６記載の磁界センサであって、さらに、前記第２の記憶素子両端の一方に一端を接続した第３のスイッチ部と、前記第２の記憶素子両端の他方に一端を接続した第４のスイッチ部と、前記第３のスイッチ部の他方に第１の電圧を与える電圧源と、前記第４のスイッチ部の他方に前記第１の電圧値と異なる電圧を与える電圧源とを備え、前記第３、第４のスイッチ部を信号の前記第１の期間に閉じることを特徴とする磁界センサである。これにより簡単な構成で第２の記憶素子に閾値電圧を記憶させて、比較器に閾値を設定できる。
【００２１】
請求項８に記載の発明は、請求項７記載の磁界センサにおいて、前記第１の電圧値若しくは第２の電圧値の一方を外部から与える信号に応じて異ならせることを特徴とする磁界センサである。比較器の出力信号に応じて異なる電圧をスイッチ出力端子の信号に付加することで磁界センサはヒステリシスを付加した検出を行うことができる。
【００２２】
請求項９に記載の発明は、請求２記載の磁界センサにおいて、前記第１の記憶素子がコンデンサであることを特徴とする磁界センサである。
請求項１０に記載の発明は、請求項７記載の磁界センサにおいて、前記第２の記憶素子がコンデンサであることを特徴とする磁界センサである。
コンデンサを記憶素子として用いることで、小型でＩＣ化に適した磁界センサを実現できる。
【００２３】
請求項１１に記載の発明は、請求項２記載の磁界センサであって、さらに、前記スイッチ出力端子の信号を入力し、前記外部から与える信号の第２の期間と第４の期間の信号値を判定した信号を出力する判定回路を備えたことを特徴とする磁界センサである。
【００２４】
請求項１２に記載の発明は、請求項１１記載の磁界センサにおいて、前記判定回路が、前記比較器出力端子の信号をＤ入力端子に入力し、かつ、第１のクロック信号をクロック入力端子に入力し、前記第２の期間内に信号を保持してＱ出力端子に出力する第１のフリップフロップと、前記比較器出力端子と前記第１のフリップフリップのＱ出力端子とを個々に入力端子対に入力しＮＯＲ論理出力を出力するＮＯＲ論理回路と、前記ＮＯＲ論理回路の出力をＤ入力端子に入力し、かつ、第２のクロック信号をクロック入力端子に入力し、前記第４の期間内に信号を保持して出力端子に出力する第２のフリップフロップとを備え、第２のフリップフロップ出力端子信号を出力することを特徴とする磁界センサである。
【００２５】
請求項１３に記載の発明は、請求項１１記載の磁界センサにおいて、前記判定回路が、前記比較器出力端子の信号をＤ入力端子に入力し、かつ、第１のクロック信号をクロック入力端子に入力し、前記第２の期間内に信号を保持してＱ出力端子に出力する第１のフリップフロップと、前記比較器出力端子の信号をＤ入力端子に入力し、かつ、第２のクロック信号をクロック入力端子に入力し、前記第４の期間内に信号を保持して出力端子に出力する第２のフリップフロップと、前記第１、第２のフリップフリップのＱ出力を個々に入力端子対に入力しＮＯＲ論理出力を出力するＮＯＲ論理回路とを備え、該ＮＯＲ論理回路出力を出力することを特徴とする磁界センサである。
スイッチ出力端子の信号を入力し、外部から与える信号の第２の期間と第４の期間の信号値を判定した信号を出力する判定回路を備えたことにより、磁界の極性がＮ極若しくはＳ極であっても信号の有無を判定することができる。
【００２６】
請求項１４に記載の発明は、請求項２記載の磁界センサにおいて、前記第１のスイッチ部が、第１の電圧を出力する第１電圧端子と、第２の電圧を出力する第２電圧端子と、第１、第２、第３及び第４入力端子と、第１及び第２出力端子と、第１電圧端子と第１入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第１のスイッチ素子と、第１電圧端子と第２入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第２のスイッチ素子と、第２電圧端子と第３入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第３のスイッチ素子と、第２電圧端子と第４入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第４のスイッチ素子と、第１出力端子と第１入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第５のスイッチ素子と、第１出力端子と第２入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第６のスイッチ素子と、第２出力端子と第３入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第７のスイッチ素子と、第２出力端子と第４入力端子間に挿入接続され外部から与える信号に応じて開閉動作する第８のスイッチ素子とを備え、前記磁電変換素子の第１端子対の一方を前記第１入力端子に接続し、前記磁電変換素子の第２端子対の一方を前記第２入力端子に接続し、前記磁電変換素子の第１端子対の他方を前記第３入力端子に接続し、前記磁電変換素子の第２端子対の他方を前記第４入力端子に接続したことを特徴とする磁界センサである。
【００２７】
請求項１５に記載の発明は、請求項１４記載の磁界センサにおいて、前記第１、第３、第６及び第８スイッチ素子が、外部から与える信号の第１及び第４の期間に閉じ、前記第２、第４、第５及び第７のスイッチが、外部から与える信号の第２及び第３の期間に閉じることを特徴とする磁界センサである。
第１のスイッチ部を８個のスイッチ素子から構成し、第１の期間及び第４の期間と第２の期間及び第３の期間とで磁電変換素子の２組の出力端子対を入れ替える。この構成により、磁電変換素子のオフセット信号成分をキャンセルできる。
【００２８】
請求項１６に記載の発明は、請求項２記載の磁界センサにおいて、前記磁電変換素子が、ホール素子であることを特徴とする磁界センサである。
請求項１７に記載の発明は、請求項２記載の磁界センサにおいて、前記磁電変換素子が、磁気抵抗であることを特徴とする磁界センサである。
磁電変換素子として、ホール素子又は磁気抵抗を使用することで、小型でＩＣ化に適した磁界センサを実現できる。
請求項２０に記載の発明は、前記第１のスイッチ部に、前記第１、第２、第３及び第４の期間を決定する信号を出力する信号発生器を更に有することを特徴とする、請求項１又は請求項２に記載の磁界センサである。
【発明の効果】
【００２９】
本発明に係る磁界センサによると、１つの電圧比較器で磁界の極性に関係なく両極性に対応することができ、磁界強度の検出を簡単な構成で行い且つ消費電流を低減することができる。
【発明を実施するための最良の形態】
【００３０】
以下本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
【００３１】
《実施の形態１》
本発明の実施の形態１の磁界センサを、図１及び図２を用いて説明する。
図１は、本発明の実施の形態１の磁界検出装置の構成を示すブロック図である。図１において、１は実施の形態１の磁界センサ、３は信号発生器である。
信号発生器３は、第１の選択信号発生器４、第２の選択信号発生器５、第３の選択信号発生器６、第４の選択信号発生器９、第１のクロック信号発生器７及び第２のクロック信号発生器８を有する。なお、信号発生器３はマイクロコンピュータで構成することもできる。第１の選択信号発生器４は、第１の選択信号ａを出力する。第２の選択信号発生器５は、第２の選択信号ｂを出力する。第３の選択信号発生器６は、第３の選択信号ｃを出力する。第４の選択信号発生器９は、第４の選択信号ｄを出力する。第１のクロック信号発生器７及び第２のクロック信号発生器８は、それぞれ第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２を出力する。４つの選択信号及び２つのクロック信号は、図２に示すタイミングチャートに応じて生成される。
【００３２】
磁界センサ１において、１１は磁電変換素子、１２は電圧増幅器、１７は第１の記憶素子、１６はスイッチ回路（第１のスイッチ部）、１３はシュミットトリガ回路、１５はロジックラッチ回路（判定回路）、５４はインバータ、１９は第２のインバータである。実施の形態１において、磁電変換素子１１はホール素子である。
【００３３】
スイッチ回路１６は、８個のスイッチ２１Ａ、２１Ｂ、２２Ａ、２２Ｂ、２３Ａ、２３Ｂ、２４Ａ、２４Ｂを有する。スイッチ回路１６を介して、磁電変換素子１１の端子対の一方に電源電圧を印加し、他方を接地する。このとき、磁電変換素子１１の他の端子対に発生する信号電圧を電圧増幅器１２の入力端子に与える。
【００３４】
具体的には、第１のスイッチ２１Ａ（第１のスイッチ素子）は、一端が磁電変換素子１１の４つの頂角のうち、第１の頂角に位置する第１の外部端子と接続され、他端が電源電圧入力端子と接続され、第１の選択信号ａに同期して閉状態となる。第２のスイッチ２１Ｂ（第２のスイッチ素子）は、一端が磁電変換素子１１の第１の頂角と隣接した第２の頂角に位置する第２の外部端子と接続され、他端が電源電圧入力端子と接続され、第２の選択信号ｂに同期して閉状態となる。第３のスイッチ２２Ａ（第３のスイッチ素子）は、一端が磁電変換素子１１の第１の頂角と対向した第３の頂角に位置する第３の外部端子と接続され、他端が接地端子と接続され、第１の選択信号ａに同期して閉状態となる。第４のスイッチ２２Ｂ（第４のスイッチ素子）は、一端が磁電変換素子１１の第２の頂角と対向した第４の頂角に位置する第４の外部端子と接続され、他端が接地端子と接続され、第２の選択信号ｂに同期して閉状態となる。
【００３５】
第５のスイッチ２３Ａ（第５のスイッチ素子）は、一端が磁電変換素子１１の第２の外部端子と接続され、他端が電圧増幅器１２の非反転入力端子と接続され、第１の選択信号ａに同期して閉状態となる。第６のスイッチ２３Ｂ（第６のスイッチ素子）は、一端が磁電変換素子１１の第１の外部端子と接続され、他端が電圧増幅器１２の非反転入力端子と接続され、第２の選択信号ｂに同期して閉状態となる。第７のスイッチ２４Ａ（第７のスイッチ素子）は、一端が磁電変換素子１１の第４の外部端子と接続され、他端が電圧増幅器１２の反転入力端子と接続され、第１の選択信号ａに同期して閉状態となる。第８のスイッチ２４Ｂ（第８のスイッチ素子）は、一端が磁電変換素子１１の第３の外部端子と接続され、他端が電圧増幅器１２の反転入力端子と接続され、第２の選択信号ｂに同期して閉状態となる。
【００３６】
この構成において、第１の選択信号ａがＨｉｇｈの期間において、スイッチ２１Ａと２２Ａが導通し、スイッチ２３Ａの一端が電圧増幅器１２の非反転入力端子に接続され、スイッチ２４Ａの一端が電圧増幅器１２の反転入力端子に接続される。第２の選択信号ｂがＨｉｇｈの期間において、スイッチ２１Ｂと２２Ｂが導通し、スイッチ２３Ｂの一端が電圧増幅器１２の非反転入力端子に接続され、スイッチ２４Ｂの一端が電圧増幅器１２の反転入力端子に接続される。電圧増幅器１２の入力端子間に与えられる電圧の極性は第１の選択信号ａがＨｉｇｈの期間と第２の選択信号ｂがＨｉｇｈの期間とで互いに逆の極性となる。
【００３７】
電圧増幅器１２の非反転出力端子にスイッチ１８Ｃ（第２のスイッチ部）の一端、及びスイッチ２０Ｄ（第５のスイッチ部）の一端が接続され、スイッチ１８Ｃの他端が第１の記憶素子１７の一端及び端子１０１に接続される。第１の記憶素子１７の他端は、電圧増幅器１２の反転出力端子に接続される。また、スイッチ２０Ｄの他端は出力端子１００に接続され、出力端子１００及び１０１間の電圧は、シュミットトリガ回路１３に与えられる。スイッチ１８Ｃは、第３の選択信号ｃに同期して閉状態となり、スイッチ２０Ｄは、第４の選択信号ｄに同期して閉状態となる。
【００３８】
シュミットトリガ回路１３は、比較器１３０、第２の記憶素子３３、スイッチ３４Ｃ（第３のスイッチ部）、スイッチ３５Ｃ（第４のスイッチ部）、第１のＭＯＳスイッチ３６、第２のＭＯＳスイッチ３７、電圧源３８及び第１のインバータ３９を有する。
第２の記憶素子３３の一端（一電極）は端子１００に接続され、その他端（他電極）は、比較器１３０の非反転入力端子に接続される。スイッチ３４Ｃは、一端が第２の記憶素子３３の一電極と接続され、他端が第１のＭＯＳスイッチ３６及び第２のＭＯＳスイッチ３７の一端と接続され、第３の選択信号ｃに同期して閉状態となる。スイッチ３５Ｃは、一端が第２の記憶素子３３の他電極及び比較器１３０の非反転入力端子と接続され、他端がヒステリシス値（設定磁界）の設定用電圧源３８と接続され、第３の選択信号ｃに同期して閉状態となる。
【００３９】
第１のＭＯＳスイッチ３６及び第２のＭＯＳスイッチ３７は、一端が共にスイッチ３４Ｃの他端と接続され、他端がそれぞれ設定用電圧源３８の異なる端子と接続される。第１のＭＯＳスイッチ３６の他端が接続された設定用電圧源３８の端子の出力電圧は、第２のＭＯＳスイッチ３７の他端が接続された設定用電圧源３８の端子の出力電圧より高い。スイッチ３５Ｃの他端が接続された設定用電圧源３８の端子の出力電圧は、第２のＭＯＳスイッチ３７の他端が接続された設定用電圧源３８の端子の出力電圧より低い。
【００４０】
比較器１３０の反転入力端子は端子１０１に接続される。比較器１３０の出力端子が、シュミットトリガ回路１３の出力端子になる。
第１のインバータ３９は、入力端子がロジックラッチ回路１５（判定回路）の出力端子と接続され、その出力端子が第１のＭＯＳスイッチ３６のＰＭＯＳのゲート電極と接続され且つ第２のＭＯＳスイッチ３７のＮＭＯＳのゲート電極と接続される。第１のＭＯＳスイッチ３６のＮＭＯＳのゲート電極及び第２のＭＯＳスイッチ３７のＰＭＯＳのゲート電極は、ロジックラッチ回路１５の出力端子と接続される。
【００４１】
ロジックラッチ回路１５は、Ｄ入力端子が比較器１３０の出力端子と接続され、クロック端子に第１のクロック信号ＣＫ１を受ける第１のフリップフロップ５１と、一方の入力端子に比較器１３０からの出力信号を受け、他方の入力端子に第１のフリップフロップ５１からの出力信号を受ける２入力のＮＯＲ論理回路５２と、Ｄ入力端子がＮＯＲ論理回路５２からの出力信号を受け、クロック端子に第２のクロック信号ＣＫ２を受ける第２のフリップフロップ５３とにより構成されている。第２のフリップフロップ５３の出力端子が、ロジックラッチ回路１５の出力端子になる。
【００４２】
ロジックラッチ回路１５の後段には、インバータ５４を介して第２のフリップフロップ５３の出力信号を受ける出力バッファとしての第２のインバータ１９が接続されている。第２のインバータ１９の出力端子が、磁界センサ１の出力端子になる。
実施の形態１において、第１の記憶素子１７及び第２の記憶素子３３は、コンデンサである。以下、第１の記憶素子１７及び第２の記憶素子３３を、それぞれコンデンサ１７及びコンデンサ３３と記述する。
【００４３】
以下、前記のように構成された磁界センサの動作を説明する。
図２は、本発明の実施の形態１の磁界センサに適用される同期信号のタイミングチャートである。図２において、第１の選択信号ａがＨｉｇｈ、第２の選択信号ｂがＬｏｗ、第３の選択信号ｃがＨｉｇｈ、第４の選択信号ｄがＬｏｗの状態を第１の期間とする。第１の選択信号ａがＬｏｗ、第２の選択信号ｂがＨｉｇｈ、第３の選択信号ｃがＬｏｗ、第４の選択信号ｄがＨｉｇｈの状態を第２の期間とする。第１の選択信号ａがＬｏｗ、第２の選択信号ｂがＨｉｇｈ、第３の選択信号ｃがＨｉｇｈ、第４の選択信号ｄがＬｏｗの状態を第３の期間とする。第１の選択信号ａがＨｉｇｈ、第２の選択信号ｂがＬｏｗ、第３の選択信号ｃがＬｏｗ、第４の選択信号ｄがＨｉｇｈの状態を第４の期間とする。
【００４４】
第１の期間において、スイッチ２１Ａ、２２Ａ、２３Ａ、２４Ａ、１８Ｃ、３４Ｃ及び３５Ｃが導通する。第１の期間において、スイッチ２１Ａ、２２Ａが導通して磁電変換素子１１に電位が与えられ、スイッチ２３Ａ、２４Ａが導通して磁電変換素子１１の出力信号を電圧増幅器１２の入力端子対に与える。第１の期間において電圧増幅器１２の入力端子対に与えられる電圧は、有効信号成分と磁電変換素子１１のオフセット信号成分との和である。スイッチ１８Ｃが第３の選択信号ｃによって閉じ、スイッチ２０Ｄが第４の選択信号ｄによって開いていることから電圧増幅器１２で増幅された信号電圧がコンデンサ１７の両端に与えられる。
【００４５】
一方、コンデンサ３３の各端子には、スイッチ３４Ｃ、３５Ｃが閉じていることから、電圧源３８の電圧が与えられる。電圧源３８は、電源電圧を抵抗１４０〜１４５によって分割した電圧を出力する。スイッチ３５Ｃの他端には、抵抗１４２と１４３の接続部の電圧が与えられる。スイッチ３４Ｃの他端には、第１のＭＯＳスイッチ３６若しくは第２のＭＯＳスイッチ３７を介して電圧が与えられる。第１のインバータ３９の入力部の電圧がＨｉｇｈのときには、第１のＭＯＳスイッチ３６が導通し、第１のインバータ３９の入力部の電圧がＬｏｗのときには第２のＭＯＳスイッチ３７が導通する。第１のＭＯＳスイッチ３６が導通すると抵抗１４０と抵抗１４１の接続部の電圧がスイッチ３４Ｃに与えられる。第２のＭＯＳスイッチ３７が導通すると抵抗１４１と抵抗１４２の接続部の電圧が与えられる。このようにして、コンデンサ３３の両端に所定の電圧が印加される。コンデンサ３３の両端に印加される電圧は、検出磁界の強度を検出するための閾値に相当する。
【００４６】
第２の期間において、スイッチ２１Ａ、２２Ａ、２３Ａ、２４Ａ、１８Ｃ、３４Ｃ及び３５Ｃが開放状態となる。スイッチ２１Ｂ、２２Ｂが導通して磁電変換素子１１に電位が与えられる。スイッチ２３Ｂ、２４Ｂが導通して磁電変換素子１１の出力信号が電圧増幅器１２の入力端子対に与えられる。一方、スイッチ１８Ｃが第３の選択信号ｃによって開放され、スイッチ２０Ｄが第４の選択信号ｄによって閉じていることから電圧増幅器１２で増幅された信号電圧が、コンデンサ１７とコンデンサ３３の直列接続の両端に与えられる。
【００４７】
第２の期間において電圧増幅器１２の入力端子対に与えられる有効信号成分の極性は、第１の期間において電圧増幅器１２の入力端子対に与えられる有効信号成分の極性と逆である。一方、磁電変換素子１１のオフセット信号成分の極性は第１の期間と第２の期間とで同じである。
【００４８】
スイッチ１８Ｃが開放すると、スイッチ１８Ｃとコンデンサ１７との接続部（端子１０１）に対してコンデンサ１７と電圧増幅器１２の反転出力端子との接続部の電圧は、相対的に正の値になっているとする。この状態でさらに電圧増幅器１２の反転出力端子に対して非反転出力端子の電圧の極性が正の値となって出力される。従って、第２の期間において、端子１００と端子１０１との間には、第１の期間の信号と第２の期間の信号とが足されて出力される。端子１００の電圧は端子１０１の電圧より高い。
【００４９】
電圧増幅器１２の入力端子対の電圧を増幅して出力端子対から取り出す電圧に、電圧増幅器１２のオフセット電圧が常時存在すると、そのオフセット電圧は第１の期間と第２の期間とでスイッチ１８Ｃの両端に対して逆極性となる。第２の期間における端子１００と端子１０１との間の出力電圧は、実質的にこのオフセット電圧成分がキャンセルされる故、これを含まない。電圧増幅器１２の入力端子対に与えられる、磁電変換素子１１のオフセット信号成分は、第１の期間と第２の期間とで極性が同じである。出力端子１００と１０１との間では、第１の期間と第２の期間とで磁電変換素子１１のオフセット信号成分は逆極性となる。第２の期間における端子１００と端子１０１との間の出力電圧は、実質的にこのオフセット信号成分がキャンセルされる故、これを含まない。
【００５０】
このようにして、第２の期間における端子１００と端子１０１との間の出力電圧において、磁電変換素子１１と電圧増幅器１２が持つオフセット電圧成分がキャンセルされ、有効信号成分は２倍になる。
【００５１】
次に、比較器１３０の入力端子対には、電圧増幅器１２の出力電圧とコンデンサ１７の電圧との和からコンデンサ３３両端の電圧（閾値）を引いた電圧が印加される。
比較器１３０に与えられた電圧値（非反転入力端子の電圧から反転有力端子の電圧を差し引いた電圧値）がゼロ以上の時に（例えば閾値以上の強度のＳ極性の磁界を検出した時に）、比較器１３０は２値電圧の一方の値であるＨｉｇｈの値を出力する。なお、第１の期間では、コンデンサ３３の両端の電圧（比較器１３０の非反転入力端子の電圧から反転入力端子の電圧を差し引いた電圧）が負であり、比較器１３０の出力はＬｏｗである。
【００５２】
第３の期間において、スイッチ２１Ｂ、２２Ｂ、２３Ｂ、２４Ｂ、１８Ｃ、３４Ｃ及び３５Ｃが導通する。第２の期間と同様に、スイッチ２１Ｂ、２２Ｂが導通して磁電変換素子１１に電位が与えられる。スイッチ２３Ｂ、２４Ｂが導通して磁電変換素子１１の出力信号が電圧増幅器１２の入力端子対に与えられる。スイッチ１８Ｃが第３の選択信号ｃによって閉じ、スイッチ２０Ｄが第４の選択信号ｄによって開いていることから電圧増幅器１２で増幅された信号電圧がコンデンサ１７の両端に与えられる。
【００５３】
第４の期間において、スイッチ２１Ｂ、２２Ｂ、２３Ｂ、２４Ｂ、１８Ｃ、３４Ｃ及び３５Ｃが開放状態となる。第１の期間と同様に、スイッチ２１Ａ、２２Ａが導通して磁電変換素子１１に電位が与えられる。スイッチ２３Ａ、２４Ａが導通して磁電変換素子１１の出力信号が電圧増幅器１２の入力端子対に与えられる。スイッチ１８Ｃが第３の選択信号ｃによって開放され、スイッチ２０Ｄが第４の選択信号ｄによって閉じていることから電圧増幅器１２で増幅された信号電圧が、コンデンサ１７とコンデンサ３３の直列接続の両端に与えられる。
【００５４】
第４の期間において電圧増幅器１２の入力端子対に与えられる有効信号成分の極性は、第３の期間において電圧増幅器１２の入力端子対に与えられる有効信号成分の極性と逆である。一方、磁電変換素子１１のオフセット信号成分の極性は第３の期間と第４の期間とにおいて同じである。
【００５５】
第１及び第２の期間に電圧増幅器１２に与えられる信号の極性と第３及び第４の期間に与えられる信号の極性は互いに逆の極性である。第２の期間において端子１００の電圧が端子１０１の電圧より低ければ、第４の期間において端子１００の電圧が端子１０１の電圧より高い。第４の期間において比較器１３０は入力電圧値がゼロ以上の時に、Ｈｉｇｈを出力する。第２の期間でＳ極性の磁界が検出される場合、第４の期間ではＮ極性の磁界が検出される。第１の期間から第４の期間までの時間（検出サイクル）を、検出対象である検出磁界の変動周期に比べて十分短くすることで、第２の期間と第４の期間のいずれか一方において検出磁界の磁界強度が所定値より大きいか否か判定できる。実施の形態１の磁界センサは、検出磁界の極性に無関係に、検出磁界の強度が所定値より大きいか否か判定できる。
【００５６】
比較器１３０の出力は、ロジックラッチ回路１５に与えられる。ロジックラッチ回路１５には、第２の期間内と第４の期間内に比較器１３０の出力信号をラッチするための第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２が個々に与えられる。ロジックラッチ回路１５は、クロック信号の立ち下がり時に入力信号をラッチする。
【００５７】
まず、比較器１３０の出力状態に応じた値が第１のクロック信号ＣＫ１によって第１のフリップフロップ５１のＱ出力に保持される。このＱ出力信号と比較器１３０の出力信号とがＮＯＲ論理回路５２に与えられる。両方の値がＬｏｗであるときにＮＯＲ論理回路５２の出力はＨｉｇｈである。ＮＯＲ論理回路５２の出力は、第２のクロック信号ＣＫ２によって第２のフリップフロップ５３の出力に保持される。
【００５８】
第２、第４の何れかの期間で比較器１３０の出力がＨｉｇｈであれば、第２のフリップフロップ５３のＱ出力信号はＬｏｗである。また、第２及び第４の期間の両方において比較器１３０の出力がＬｏｗであれば、第２のフリップフロップ５３のＱ出力信号はＨｉｇｈである。第２のフリップフロップ５３のＱ出力信号がロジックラッチ回路１５の出力信号として取り出される。
【００５９】
ロジックラッチ回路１５の出力信号は、インバータ５４の入力部とシュミットトリガ回路１３内の第１のインバータ３９の入力部、第１のＭＯＳスイッチ３６のＮＭＯＳのゲート電極及び第２のＭＯＳスイッチ３７のＰＭＯＳのゲート電極に与えられる。インバータ５４の出力信号は第２のインバータ１９の入力部に与えられる。
ロジックラッチ回路１５の出力がＨｉｇｈであるとき、第２のインバータ１９出力から外部に向かう電流駆動信号が取り出される。ロジックラッチ回路１５の出力がＬｏｗであるとき、外部から第２のインバータ１９出力部に向かう電流信号が与えられる。
【００６０】
また、ロジックラッチ回路１５の出力がＨｉｇｈであると、第１のインバータ３９の入力部の電圧がＨｉｇｈとなり、第１のＭＯＳスイッチ３６が導通し、第１のＭＯＳスイッチ３６と接続されるスイッチ３４Ｃの他端には、抵抗１４０と抵抗１４１の接続部の電圧が与えられる。ロジックラッチ回路１５の出力がＬｏｗであると、第１のインバータ３９の入力部の電圧がＬｏｗとなり、第２のＭＯＳスイッチ３７が導通し、第２のＭＯＳスイッチ３７と接続されるスイッチ３４Ｃの他端には、抵抗１４１と抵抗１４２の接続部の電圧が与えられる。
【００６１】
以上から、第２及び第４の期間のいずれにおいても何ら磁界（又は磁束）が検出されないとき、抵抗１４０、１４１の接続部の電圧がコンデンサ３３の一方に与えられ、第２若しくは第４の期間で磁界（又は磁束）が検出されると、抵抗１４１、１４２の接続部の電圧がコンデンサ３３の一方に与えられる。このようにコンデンサ３３の一方に与える電圧値を出力信号に応じて異ならせることによって、比較器１３０の比較レベルにヒステリシスを持たせることができる。
【００６２】
実施の形態１の磁界検出装置は、検出磁界の極性に無関係に、検出磁界の強度が所定値より大きいか否かを表す２進値を出力できる。
実施の形態１の磁界検出装置は、磁界を検出しない状態では、高いヒステリシス電圧を比較器１３０に与え、一旦検出したあとでは低いヒステリシス電圧を比較器１３０に与える。従って、安定して磁界を検出することができる。
実施の形態１の磁界検出装置は電圧比較器を１つだけ有するので、消費電流が小さく、回路規模が小さい。
【００６３】
《実施の形態２》
図３は、本発明の実施の形態２の磁界検出装置の構成を示す回路図である。実施の形態１の磁界検出装置は、磁界センサ１を磁界センサ２に置き換えたものである。実施の形態２の磁界センサ２は、実施の形態１の磁界センサ１（図１）のロジックラッチ回路１５をロジックラッチ回路１５０に置き換えたものである。それ以外の点において、実施の形態２の磁界センサは実施の形態１と同一である。図３において、実施の形態１と同一のブロックには同一の符号を付し、説明を省略する。
【００６４】
シュミットトリガ回路１３の比較器１３０の出力部が第１のフリップフロップ５１０及び第２のフリップフロップ５１１のＤ入力端子に接続される。第１のフリップフロップ５１０のクロック入力端子には第１のクロック信号ＣＫ１が与えられる。また、第２のフリップフロップ５１１のクロック入力端子に第２のクロック信号ＣＫ２が与えられる。第１のフリップフロップ５１０及び第２のフリップフロップ５１１のそれぞれのＱ出力信号がＮＯＲ論理回路５２０に与えられる。第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２で検出される信号が共にＬｏｗであるときにロジックラッチ回路１５０の出力がＨｉｇｈである。第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２で検出される信号のいずれかがＨｉｇｈであるときにロジックラッチ回路１５０の出力がＬｏｗである。
【００６５】
実施の形態２の磁界検出装置は、実施の形態１の磁界検出装置と同様の効果を奏する。
実施の形態１及び実施の形態２において、磁電変換素子１１はホール素子であったが、磁気抵抗、又はそれ以外の磁電変換素子でも良い。
実施の形態１の磁界センサ１及び実施の形態２の磁界センサ２において、磁電変換素子１１及び第２のインバータ１９を磁界センサの外部に設ける構成としても良い。
第１のスイッチ部１６に、信号発生器３を含めて設ける構成としても良い。
【産業上の利用可能性】
【００６６】
本発明の磁界センサ、磁界検出方法及び磁界検出装置は、磁界の極性に依存せず磁界の強度検出を行うことができる磁界センサ、磁界検出方法及び磁界検出装置として有用である。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態１の磁界検出装置の構成を示すブロック図
【図２】本発明の実施の形態１及び実施の形態２の磁界センサに適用される同期信号のタイミングチャート
【図３】本発明の実施の形態２の磁界検出装置の構成を示すブロック図
【図４】従来の両極性に対応可能な磁界強度判定回路を示す構成図
【符号の説明】
【００６８】
１、２          磁界センサ
３              信号発生器
４              第１の選択信号発生器
５              第２の選択信号発生器
６              第３の選択信号発生器
７              第１のクロック信号発生器
８              第２のクロック信号発生器
９              第４の選択信号発生器
１１            磁電変換素子
１２            電圧増幅器
１３            シュミットトリガ回路
１５、１５０    ロジックラッチ回路（判定回路）
１６            スイッチ回路（第１のスイッチ部）
１７            第１の記憶素子
１８Ｃ          スイッチ（第２のスイッチ部）
１９            第２のインバータ
２０Ｄ          スイッチ（第５のスイッチ部）
２１Ａ          第１のスイッチ（第１のスイッチ素子）
２１Ｂ          第２のスイッチ（第２のスイッチ素子）
２２Ａ          第３のスイッチ（第３のスイッチ素子）
２２Ｂ          第４のスイッチ（第４のスイッチ素子）
２３Ａ          第５のスイッチ（第５のスイッチ素子）
２３Ｂ          第６のスイッチ（第６のスイッチ素子）
２４Ａ          第７のスイッチ（第７のスイッチ素子）
２４Ｂ          第８のスイッチ（第８のスイッチ素子）
３３            第２の記憶素子
３４Ｃ          スイッチ（第３のスイッチ部）
３５Ｃ          スイッチ（第４のスイッチ部）
３６            第１のＭＯＳスイッチ
３７            第２のＭＯＳスイッチ
３８            電圧源
３９            第１のインバータ
５４            インバータ
５１、５１０    第１のフリップフロップ
５２、５２０    ＮＯＲ論理回路
５３、５１１    第２のフリップフロップ
１００、１０１  出力端子
１０１          磁電変換素子
１０２          電圧増幅器
１０３Ａ        第１のシュミットトリガ回路
１０３Ｂ        第２のシュミットトリガ回路
１０４          ロジックラッチ回路
１３０          比較器
１４０〜１４５  抵抗
【図１】
2004180286.tif 000003
【図２】
2004180286.tif 000004
【図３】
2004180286.tif 000005
【図４】
2004180286.tif 000006
【手続補正書】
【提出日】平成16年2月3日(2004.2.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】
請求項２記載の磁界センサにおいて、前記第１の記憶素子がコンデンサであることを特徴とする磁界センサ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
請求項９に記載の発明は、請求項２記載の磁界センサにおいて、前記第１の記憶素子がコンデンサであることを特徴とする磁界センサである。
請求項１０に記載の発明は、請求項７記載の磁界センサにおいて、前記第２の記憶素子がコンデンサであることを特徴とする磁界センサである。
コンデンサを記憶素子として用いることで、小型でＩＣ化に適した磁界センサを実現できる。