(57)【要約】【課題】従来の撮像素子構造で、ＭＰＥＧ−２による画像圧縮処理を開始するには、ブロック単位のＤＣＴ処理に対しても所定のライン数の走査を完了しないとブロック単位のＤＣＴ処理ができず、画像データの圧縮や伝送による遅延時間が増加する。【解決手段】被写体を撮像する撮像素子からなる撮像部と、上記撮像素子を所定のブロック単位の画素に分割し、上記分割された所定のブロック単位に上記画素の電荷を検出し出力する所定のブロック単位の電荷検出手段と、上記電荷検出手段の出力を上記所定のブロック単位に画像圧縮処理する画像圧縮処理手段および上記画像圧縮処理手段からの信号を出力する出力部から構成される。【選択図】図１
2004297264.tif 000002
【特許請求の範囲】
【請求項１】
被写体を撮像する撮像素子からなる撮像部と、上記撮像素子を所定のブロック単位の画素に分割し、上記分割された所定のブロック単位に上記画素の電荷を検出し出力する所定のブロック単位の電荷検出手段と、上記電荷検出手段の出力を上記所定のブロック単位に画像圧縮処理する画像圧縮処理手段および上記画像圧縮処理手段からの信号を出力する出力部からなることを特徴とする映像伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像伝送装置に関し、特に、画像圧縮に適した映像伝送装置に関するものである。
【０００２】
【従来の技術】
近年、映像データの伝送には、デジタル方式の映像伝送が行われている。映像信号を単純にデジタル化した場合のビットレートは、標準ＴＶ方式（ＳＤＴＶ）では、１４０Ｍ／ｂｉｔ、高精細ＴＶ方式（ＨＤＴＶ）では１．２Ｇ／ｂｉｔにもなり、これを伝送するために要する周波数帯域は、４０ＭＨｚから２００ＭＨｚにもおよぶ。従って、伝送する映像信号のデータ量を低減するために、例えば、ＩＳＯ規格（ＩＳＯ／ＩＥＣ１３８１８−２：２０００（Ｅ））で定められているＭＰＥＧ−２と呼ばれる圧縮方式で圧縮処理し、伝送される。
【０００３】
図５は、従来の映像をデジタル伝送するシステムの基本構成ブロック図を示す。図５（ａ）は、送信装置を示し、撮像装置５１からの映像信号Ｖｔは、ＭＰＥＧ２エンコーダ５２によって所定の圧縮方式で圧縮され、トランスポートストリームＴＳｔに変換され、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ）変調器５３に入力される。ＯＦＤＭ変調器５３は、このトランスポートストリームＴＳｔからＯＦＤＭ変調された送信信号Ｔｘを作成する。ＯＦＤＭ変調された送信信号Ｔｘは、送信アンテナ５４から送出される。
【０００４】
図５（ｂ）は、受信装置を示し、ＯＦＤＭ変調された受信信号Ｒｘを受信し、ＯＦＤＭ復調器５６に印加される。ＯＦＤＭ復調器５６は、ＯＦＤＭ信号の復号を行い復調信号ＴＳｒを出力する。次に、ＭＰＥＧ−２復調器５７では、復調信号ＴＳｒを元の映像信号に伸張する。
【０００５】
図６は、撮像装置５１を構成する撮像素子からの映像信号の取出し順序を説明するための図を示す。図６において、撮像面６１の上端画素左端から右方向に横１行分ずつ出力し、全画面上の画素から映像信号が出力される。このようなものは、一般に走査線構造と呼ばれる形態の信号となる。
【０００６】
而して、前述したＭＰＥＧ規格の基本は、８×８画素のブロックを単位にＤＣＴ（Ｄｉｓｃｒｅｔｅ  Ｃｏｓｉｎｅ  Ｔｒａｎｓｆｏｒｍ）処理を施し、振幅の小さな係数分を切り捨てる処理を行なっている（例えば、非特許文献１参照）。
【０００７】
このようなＤＣＴ処理の場合、上述した走査線構造では、最初のブロックを構成する８×８画素のブロック６２を構成する６４画素からの映像信号を集めるには、撮像面６１上の８本の走査線６３の走査が終了されないと、ブロック６２の映像信号が得られないという問題がある。
【０００８】
図７は、撮像装置５１を構成する撮像素子の一例を示す図であって、７１は、被写体からの光を電荷に変換し、蓄積するための蓄積部、７２は、蓄積部７１の電荷を映像信号として読み出すための水平転送部、７３は、水平転送部７２の１ラインずつを読み出すための垂直選択部、７４は、映像信号出力端子であり、映像信号Ｖｔが出力される。
【０００９】
上記のような構成で、映像信号Ｖｔを出力するための動作を簡単に説明する。蓄積部７１の各画素Ｐ（ｍ、ｎ）（ｍ＝１、２、・・、ｎ＝１、２、・・）と水平転送部７２の各ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）の各素子Ｃ（ｍ、ｎ）（ｍ＝１、２、・・、ｎ＝１、２、・・）は、１対１に対応している。蓄積部７１に入射した光は、各蓄積画素Ｐ（ｍ、ｎ）で電荷に変換され、それぞれ対応するＣＣＤ素子Ｃ（ｍ、ｎ）からその電荷が水平転送部７２、垂直選択部７３を経由して映像出力端子７４から取り出される。従って、この場合の映像信号出力は、図６の矢印で示す走査での映像信号となり、ＮＴＳＣ信号では、５２５本の走査線出力となる。
【００１０】
従来の撮像素子は、上述したような構造であるため、ＭＰＥＧ方式で８×８画素のブロック６２単位でＤＣＴ処理を行なうには、８ラインの走査線６３の走査を終了しないとＤＣＴ処理ができないということになり、これを時間で表すと約５００μｓの時間が必要になる。
【００１１】
【非特許文献１】
ＩＮＴＥＲＮＡＴＩＯＮＡＬ  ＳＴＡＮＤＡＲＤ  ＩＳＯ／ＩＥＣ  １３８１８−２：２０００（Ｅ）（第１９、２０頁）
【００１２】
【発明が解決しようとする課題】
従来の撮像素子構造では、ＭＰＥＧ−２による画像圧縮処理を開始するには、所定のブロック単位のＤＣＴ処理に対しても所定のライン数の走査を完了しないと所定のブロック単位のＤＣＴ処理ができず、画像データの圧縮や伝送による遅延時間が増加するという問題がある。
【００１３】
本発明の目的は、撮像素子の信号取出しを画像圧縮処理に適した形態に変更する映像伝送装置を提供することである。
【００１４】
本発明の他の目的は、画像圧縮処理に関連した遅延時間を減少させることのできる映像伝送装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明の映像伝送装置は、被写体を撮像する撮像素子からなる撮像部と、上記撮像素子を所定のブロック単位の画素に分割し、上記分割された所定のブロック単位に上記画素の電荷を検出し出力する所定のブロック単位の電荷検出手段と、上記電荷検出手段の出力を上記所定のブロック単位に画像圧縮処理する画像圧縮処理手段および上記画像圧縮処理手段からの信号を出力する出力部から構成される。
【００１６】
また、本発明の映像伝送装置は、上記画像圧縮処理手段を２系統有し、上記撮像素子の所定のブロック単位に順次出力される映像信号を交互に上記２系統の画像圧縮処理手段入力するように構成される。
【００１７】
【発明の実施の形態】
図２は、本発明の一実施例を示す映像データ伝送システムの送信装置を示す図である。なお、図５と同じものには、同じ符号が付されている。また、受信装置は、図５と同じものであるので、説明は省略する。図２において、撮像装置２１を構成する撮像素子は、図５で示す撮像装置５１とは異なる構造を有している。
【００１８】
図１は、本発明における撮像素子の読み出しの基本原理を説明する図である。図１において、Ｍ（Ｘ、Ｙ）（Ｘ＝１、２、・・、Ｙ＝１、２、・・）は、ＭＰＥＧ−２でのブロックを表す。例えば、８×８画素のブロックである。まず、最初のブロックＭ（１、１）の、例えば計６４画素を読み出し、これをＭＰＥＧ−２エンコーダ５２でＤＣＴする。
【００１９】
続いて、ブロックＭ（２、１）の、例えば、８×８画素の計６４画素を読み出し、同様にＤＣＴする。以下同様に順次読出し、ＤＣＴを繰返す。
【００２０】
このようにすると、ＭＰＥＧ２処理の基本となる最初のブロックの８×８画素ブロックを取り出し、すぐにＤＣＴ処理できるため、６４サンプル後に高速の画像圧縮およびデータ伝送が可能となる。
【００２１】
なお従来方法の通常の走査線順での読出しでは、上８ライン６３とブロック６２の計６４画素の読出しには、８ライン分の取り出し時間、すなわち７２０サンプル×７ライン＋８サンプルの計５０４８サンプルを必要としていた。
【００２２】
図３は、図１に示す本発明の原理に基いた本発明の一実施例を示す図である。図３において、３１は、被写体からの光を電荷に変換し、蓄積するための蓄積部、３２は、蓄積部３１の電荷を映像信号として読み出すための水平転送部、３３は、
水平転送部３２から電荷を順次映像信号として選択出力するスライス選択部であり、３４は、映像信号の出力端子である。
【００２３】
図３で示す撮像素子では、被写体から受光した光を電荷に変換する蓄積部３１では、画素Ｐ（ｍ、ｎ）（ｍ＝１、２、・・、ｎ＝１、２、・・）にそれぞれ電荷が蓄積される。これら蓄積されている各画素Ｐ（ｍ、ｎ）から水平転送部３２に読み出す場合、まず、最初のブロックＭ（１、１）の各画素Ｐ（１、１）、Ｐ（２、１）・・・Ｐ（４、１）、Ｐ（１、２）・・・Ｐ（４、２）、Ｐ（１、３）・・・Ｐ（４、３）、Ｐ（１、４）・・・Ｐ（４、４）の電荷をまず水平転送部３２の検出部Ｌ１に読み出す。次に、ブロックＭ（２、１）を同様に検出部Ｌ１の先に読み出したブロックＭ（１、１）の次に読み出す。また、ブロックＭ（１、２）・・・Ｍ（ｍ、２）を検出部Ｌ２に読み出す。これを順次繰返すと、ブロックＭ（Ｘ、Ｙ）の全てがＹ本の検出部ＬＹに読み出されるので、これをスライス選択部３３で選択し、出力すれば、出力端子３４からは、ブロックＭ（Ｘ、Ｙ）単位の映像信号が得られるので、これをＭＰＥＧ２エンコーダ５２に印加することでブロックＭ（Ｘ、Ｙ）単位の映像読み出しと、ブロックＭ（Ｘ、Ｙ）単位のＤＣＴを行なうことができる。
【００２４】
なお、図３では、４×４画素について説明したが、ＭＰＥＧ２の場合は、下記のように画素（ｍ、ｎ）を読み出すことになる。ここでは、簡単のため（ｍ、ｎ）の座標位置のみを示すものとする。即ち、最初のブロックは、
2004297264.tif 000003
と出力され、続いて、二番目のブロックは、
2004297264.tif 000004
の順序で出力される。
【００２５】
結果的に、ＭＰＥＧ２処理の基本となる最初の８×８画素ブロックを６４サンプル後に取り出せる。
【００２６】
なお、上述した水平転送部３２を構成する検出部Ｌ（１、２・・・Ｙ）は、例えば、ＭＯＳＩＣのようなスイッチ機能を持つトランジスタのスイッチ機能により構成することもできる。即ち、ＭＯＳＩＣのスイッチ回路を画素Ｐ（ｍ、ｎ）に対応して設け、このＭＯＳＩＣのスイッチをブロック単位に切換えて出力すれば容易に実現することが可能である。
【００２７】
図４は、本発明の他の一実施例を示す図である。図４において、３１は、蓄積部、４１は、水平転送部である。図３と異なる点は、ブロックＭ（１、１）の電荷は、水平転送部４１の第１の検出部Ｌ１に読み出され、ブロックＭ（２、１）の電荷は、第２の検出部Ｌ２に読み出されるように構成されている。このように構成すると、例えば、ＮＴＳＣ方式の標準ＴＶ方式では、水平方向に９０個並ぶ８×８画素のブロックを交互に２組の検出部Ｌ１およびＬ２で取り出すことにより読み出す速度が遅くでき、データの処理が簡単になる。Ａ系選択部４２およびＢ系選択部４３は、それぞれ奇数部検出部Ｌ１、Ｌ３，・・、および偶数部検出部Ｌ２、Ｌ４、・・を選択し、出力端子４４および４５からそれぞれのブロックに対応する映像信号を出力し、ＭＰＥＧ２エンコーダ５２に入力される。
【００２８】
ＭＰＥＧ２エンコーダ５２では、ＤＣＴ等の処理を２系統装備し、基本的なＤＣＴ処理を１／２の速度で実行できるので、簡単で、安価な回路で実現が可能である。
【００２９】
以上、本発明について詳細に説明したが、本発明は、ここに記載された映像伝送装置に限定されるものではなく、上記以外の映像伝送装置に広く適応することが出来ることは、言うまでも無い。
【００３０】
【発明の効果】
以上説明したように本発明によれば、従来に比べ約８ライン分早いタイミングでＭＰＥＧ２のＤＣＴ処理を開始できるため、映像伝送装置全体での遅延時間を大幅に短縮できるという優れた効果を有する。
【図面の簡単な説明】
【図１】本発明の基本原理を説明するための図である。
【図２】本発明の映像伝送装置の一実施例のブロック図を示す図である。
【図３】本発明の一実施例の撮像素子の構成を示す図である。
【図４】本発明の他の一実施例の撮像素子の構成を示す図である。
【図５】従来の映像伝送装置の一例を示すブロック図である。
【図６】従来の画像面の走査線とブロックの関係を説明するための図である。
【図７】従来の撮像素子の構成の一例を示す図である。
【符号の説明】
Ｐ（ｍ、ｎ）：画素、Ｍ（Ｘ、Ｙ）：ブロック、２１：撮像装置、３１：蓄積部、３２：水平転送部、３３：スライス選択部、３４：出力端子、５２：ＭＰＥＧ２エンコーダ、５３：ＯＦＤＭ変調器、５４：アンテナ。
【図１】
2004297264.tif 000005
【図２】
2004297264.tif 000006
【図３】
2004297264.tif 000007
【図４】
2004297264.tif 000008
【図５】
2004297264.tif 000009
【図６】
2004297264.tif 000010
【図７】
2004297264.tif 000011