(57)【要約】【課題】表層側回路を形成する為の膜上の回路パターンが、基板側回路の段差に起因して変形しないように、チップ面積を増大させることなく、簡易に補正することが出来るマスクパターンの設計方法の提供。【解決手段】半導体集積回路の設計データから、基板側回路の複数のコーナ部分を示すデータを抽出し（Ｓ４２）、抽出したデータが示すコーナ部分の段差により形成されるべき前記膜のコーナ部分が反射する露光反射光の焦点の位置を、前記段差並びに前記膜及び層間絶縁膜の厚さに基づき求め（Ｓ４３）、求めた位置を含む所定形状の領域を定め（Ｓ４４）、定めた領域が重なる領域を検出し（Ｓ４５）、検出した領域と表層側回路の回路パターンの位置とが重なる位置を検出し（Ｓ４７）、検出した位置の回路パターンが露光反射光により変形しないように、表層側回路の仮設計されたマスクパターンを補正する（Ｓ４８）。【選択図】        図１
2004191596.tif 000002
【特許請求の範囲】
【請求項１】
基板側回路、層間絶縁膜、表層側回路の順に形成される半導体集積回路の前記表層側回路を形成するフォトリソグラフィ工程の間に、該表層側回路を形成する為の膜上の回路パターンが、前記基板側回路の段差に起因して変形しないように、前記表層側回路のマスクパターンを設計するマスクパターンの設計方法において、
前記半導体集積回路の設計データに基づき、前記マスクパターンを仮設計するステップと、前記設計データから、前記基板側回路の複数のコーナ部分を示すデータを抽出するステップと、抽出したデータが示すコーナ部分の前記段差により形成されるべき前記膜のコーナ部分が反射する露光反射光の焦点の位置を、前記段差並びに前記膜及び層間絶縁膜の厚さに基づきそれぞれ求めるステップと、求めた位置を含む所定形状の領域をそれぞれ定めるステップと、定めた領域が重なる領域を検出するステップと、検出した領域と前記表層側回路の回路パターンの位置とが重なる位置を検出するステップと、検出した位置の回路パターンが前記露光反射光により変形しないように、前記表層側回路の仮設計されたマスクパターンを補正するステップとを備えることを特徴とするマスクパターンの設計方法。
【請求項２】
ポリシリコン回路、層間絶縁膜、メタル配線の順に形成される半導体集積回路の前記メタル配線を形成するフォトリソグラフィ工程の間に、該メタル配線を形成する為の膜上の配線パターンが、前記ポリシリコン回路の段差に起因して変形しないように、前記メタル配線のマスクパターンを設計するマスクパターンの設計方法において、
前記半導体集積回路の設計データに基づき、前記マスクパターンを仮設計するステップと、前記設計データから、前記ポリシリコン回路の複数のコーナ部分を示すデータを抽出するステップと、抽出したデータが示すコーナ部分の前記段差により形成されるべき前記膜のコーナ部分が反射する露光反射光の焦点の位置を、前記段差並びに前記膜及び層間絶縁膜の厚さに基づきそれぞれ求めるステップと、求めた位置を含む所定形状の領域をそれぞれ定めるステップと、定めた領域が重なる領域を検出するステップと、検出した領域と前記メタル配線の配線パターンの位置とが重なる位置を検出するステップと、検出した位置の配線パターンが前記露光反射光により変形しないように、前記メタル配線の仮設計されたマスクパターンを補正するステップとを備えることを特徴とするマスクパターンの設計方法。
【請求項３】
前記マスクパターンを補正した位置周辺の回路パターン又は配線パターンが、前記半導体集積回路の設計データを作成する為のデザインルールに違反するか否かを判定するステップと、違反すると判定したときに、違反する部分のマスクパターンを、違反しないように加減するステップとを更に備える請求項１又は２記載のマスクパターンの設計方法。
【請求項４】
請求項１乃至３の何れかに記載されたマスクパターンの設計方法により設計されたことを特徴とするフォトマスク。
【請求項５】
請求項４に記載されたフォトマスクを使用して形成された半導体集積回路を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板側回路、層間絶縁膜、表層側回路の順に形成される半導体集積回路の表層側回路を形成するフォトリソグラフィ工程の間に、表層側回路を形成する膜上の回路パターンが、基板側回路の段差に起因して変形しないように、表層側回路のマスクパターンを設計するマスクパターンの設計方法、このマスクパターンの設計方法により設計されたフォトマスク、及びこのフォトマスクを使用して形成された半導体装置に関するものである。
【０００２】
【従来の技術】
近年の半導体デバイスの多層配線化に伴い、層間絶縁膜がＣＭＰ（Ｃｈｅｍｉｃａｌ    Ｍｅｃｈａｎｉｃａｌ    Ｐｏｌｉｓｈｉｎｇ）法などにより平坦化されることも増えてきているが、このよな平坦化プロセスは製造コストがかかるので、デバイスの低価格化の為に、層間絶縁膜を平坦化せずに、メタル配線を形成することも多い。特に、第１層のメタル配線は平坦化しなくても、第２層目以降ほど段差が顕著でない為、平坦化プロセスが省略されることも多い。
【０００３】
しかし、図８に示すように、第１層のメタル配線の基板１６側にポリシリコンによる配線・ゲート１２が形成される場合は、層間絶縁膜１５に段差が形成され、その上に形成した第１層のメタル配線が形成される膜１７にも同様の段差が出来る。その為、図７に示すように、段差２９により反射された露光光によって、形成されるべきメタル配線１９上のマスクによって遮光されるべき領域３０迄、レジスト膜１８（図８）が露光してしまい、第１層のメタル配線パターンの細線化、更には断線をも引き起こすことがある。
【０００４】
特許文献１には、トランジスタのゲートパターンを形成する際に、トランジスタにおける拡散領域と素子分離領域との境界の段差による露光光の反射の影響で、ゲート寸法が変形するという、上述したのと同様の問題に対して、次の３つのマスクパターン補正方法が開示されている。
【０００５】
第１のマスクパターン補正方法は、図９のフローチャートに示すように、先ず、設計パターンを入力し（Ｓ１２）、入力した設計パターンからトランジスタのゲートパターンを抽出する（Ｓ１３）。次いで、抽出したゲートパターンから、補正対象とする一定幅以下のゲートパターンを選別し（Ｓ１４）、選別したゲートパターンの幅を増大させる補助パターンを作成する（Ｓ１５）。次いで、作成した補助パターンにより補正パターンを合成し（Ｓ１６）、合成した補正パターンを出力する（Ｓ１７）。
【０００６】
第２のマスクパターン補正方法は、図１０のフローチャートに示すように、先ず、設計パターンを入力し（Ｓ２２）、入力した設計パターンから、拡散領域の境界部分を抽出する（Ｓ２３）。次いで、抽出した境界部分とゲートパターンとの重なり部分からなる補正対象パターンを作成し（Ｓ２４）、作成した補正対象パターンに対して、露光後のパターン形状が設計パターンと略同形状となるように、補助パターンを作成し付加する（Ｓ２５）。次いで、作成した補助パターンが付加された補正対象パターンと設計パターンとから補正パターンを合成し（Ｓ２６）、合成した補正パターンを出力する（Ｓ２７）。
【０００７】
第３のマスクパターン補正方法は、図１１のフローチャートに示すように、設計パターンを入力し（Ｓ３２）、入力した設計パターンから、ポリシリコンパターン及び拡散領域パターンを抽出する（Ｓ３３）。次いで、抽出した拡散領域パターンのゲート長方向側の端部と前記ゲートパターンとの距離、又は拡散領域バターンのゲート幅方向側の端部と前記ゲートパターンとの距離を測定し、測定した距離が所定値以下の場合に、拡散領域パターンをパターン補正の対象として選別する（Ｓ３４）。次いで、選別した拡散領域パターンに対して、露光後のゲートパターンの形状が設計パターンの形状に近づくように、補助パターンを作成し（Ｓ３５）、作成した補助パターンと設計パターンとから補正パターンを合成し（Ｓ３６）、合成した補正パターンを出力する（Ｓ３７）。
【０００８】
【特許文献１】
特開２００１−１３３９５６号公報
【０００９】
【発明が解決しようとする課題】
特許文献１では、ゲートパターンに対する手法に限定しており、メタル配線への応用は以下の理由で問題がある。
ゲートパターンの下地層は拡散領域であり、これらは通常単純な矩形領域である為、ゲートパターンに対して反射の影響があるのは、拡散領域と素子分離領域との境界部分の段差部分のみとなる。その為、エラー（補正対象）の抽出は、その段差部分を求めることで完了する。
【００１０】
これに対して、メタル配線の下地層は、ポリシリコンであり、ゲート電極のみならず配線をも形成するなど、複雑な形状をしている。露光反射の影響も図形のコーナ部分による為、エラー個所の抽出が難しい。従って、従来技術では、メタル層のアンチリフレクションルール（反射防止規則）に対しては検証し補正することが出来ず、該ルールを遵守する為にはメタル層の配線幅を一律に太くする必要があり、その為、チップ面積の増大を引き起こしていた。尚、メタル配線では、下地の段差部と交差する部分では反射による影響は比較的小さい。
【００１１】
本発明は、上述したような事情に鑑みてなされたものであり、表層側回路を形成する為の膜上の回路パターンが、基板側回路の段差に起因して変形しないように、チップ面積を増大させることなく、簡易に補正することが出来るマスクパターンの設計方法を提供することを目的とする。
本発明は、また、メタル配線を形成する為の膜上の回路パターンが、ポリシリコン回路の段差に起因して変形しないように、チップ面積を増大させることなく、簡易に補正することが出来るマスクパターンの設計方法を提供することを目的とする。
【００１２】
本発明は、また、本発明に係るマスクパターンの設計方法により設計されたフォトマスクを提供することを目的とする。
本発明は、また、本発明に係るフォトマスクにより形成された半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明に係るマスクパターンの設計方法は、基板側回路、層間絶縁膜、表層側回路の順に形成される半導体集積回路の前記表層側回路を形成するフォトリソグラフィ工程の間に、該表層側回路を形成する為の膜上の回路パターンが、前記基板側回路の段差に起因して変形しないように、前記表層側回路のマスクパターンを設計するマスクパターンの設計方法において、前記半導体集積回路の設計データに基づき、前記マスクパターンを仮設計するステップと、前記設計データから、前記基板側回路の複数のコーナ部分を示すデータを抽出するステップと、抽出したデータが示すコーナ部分の前記段差により形成されるべき前記膜のコーナ部分が反射する露光反射光の焦点の位置を、前記段差並びに前記膜及び層間絶縁膜の厚さに基づきそれぞれ求めるステップと、求めた位置を含む所定形状の領域をそれぞれ定めるステップと、定めた領域が重なる領域を検出するステップと、検出した領域と前記表層側回路の回路パターンの位置とが重なる位置を検出するステップと、検出した位置の回路パターンが前記露光反射光により変形しないように、前記表層側回路の仮設計されたマスクパターンを補正するステップとを備えることを特徴とする。
【００１４】
このマスクパターンの設計方法では、基板側回路、層間絶縁膜、表層側回路の順に形成される半導体集積回路の表層側回路を形成するフォトリソグラフィ工程の間に、表層側回路を形成する為の膜上の回路パターンが、基板側回路の段差に起因して変形しないように、表層側回路のマスクパターンを設計する。
半導体集積回路の設計データに基づき、マスクパターンを仮設計しておき、次いで、設計データから、基板側回路の複数のコーナ部分を示すデータを抽出し、抽出したデータが示すコーナ部分の段差により形成されるべき前記膜のコーナ部分が反射する露光反射光の焦点の位置を、前記段差並びに前記膜及び層間絶縁膜の厚さに基づきそれぞれ求める。
【００１５】
次に、求めた位置を含む所定形状の領域をそれぞれ定め、定めた領域が重なる領域を検出し、検出した領域と表層側回路の回路パターンの位置とが重なる位置を検出する。次いで、検出した位置の回路パターンが露光反射光により変形しないように、表層側回路の仮設計されたマスクパターンを補正する。
これにより、表層側回路を形成する膜上に、基板側回路の段差に起因して発生する回路パターンの変形を、チップ面積を増大させることなく、簡易に補正することが出来るマスクパターンの設計方法を実現することが出来る。
【００１６】
本発明に係るマスクパターンの設計方法は、ポリシリコン回路、層間絶縁膜、メタル配線の順に形成される半導体集積回路の前記メタル配線を形成するフォトリソグラフィ工程の間に、該メタル配線を形成する為の膜上の配線パターンが、前記ポリシリコン回路の段差に起因して変形しないように、前記メタル配線のマスクパターンを設計するマスクパターンの設計方法において、前記半導体集積回路の設計データに基づき、前記マスクパターンを仮設計するステップと、前記設計データから、前記ポリシリコン回路の複数のコーナ部分を示すデータを抽出するステップと、抽出したデータが示すコーナ部分の前記段差により形成されるべき前記膜のコーナ部分が反射する露光反射光の焦点の位置を、前記段差並びに前記膜及び層間絶縁膜の厚さに基づきそれぞれ求めるステップと、求めた位置を含む所定形状の領域をそれぞれ定めるステップと、定めた領域が重なる領域を検出するステップと、検出した領域と前記メタル配線の配線パターンの位置とが重なる位置を検出するステップと、検出した位置の配線パターンが前記露光反射光により変形しないように、前記メタル配線の仮設計されたマスクパターンを補正するステップとを備えることを特徴とする。
【００１７】
このマスクパターンの設計方法では、ポリシリコン回路、層間絶縁膜、メタル配線の順に形成される半導体集積回路のメタル配線を形成するフォトリソグラフィ工程の間に、メタル配線を形成する為の膜上の配線パターンが、ポリシリコン回路の段差に起因して変形しないように、メタル配線のマスクパターンを設計する。
半導体集積回路の設計データに基づき、マスクパターンを仮設計しておき、次いで、設計データから、ポリシリコン回路の複数のコーナ部分を示すデータを抽出し、抽出したデータが示すコーナ部分の段差により形成されるべき前記膜のコーナ部分が反射する露光反射光の焦点の位置を、前記段差並びに前記膜及び層間絶縁膜の厚さに基づきそれぞれ求める。
【００１８】
次に、求めた位置を含む所定形状の領域をそれぞれ定め、定めた領域が重なる領域を検出し、検出した領域とメタル配線の配線パターンの位置とが重なる位置を検出する。次いで、検出した位置の配線パターンが露光反射光により変形しないように、メタル配線の仮設計されたマスクパターンを補正する。
これにより、メタル配線を形成する膜上に、ポリシリコン回路の段差に起因して発生する配線パターンの変形を、チップ面積を増大させることなく、簡易に補正することが出来るマスクパターンの設計方法を実現することが出来る。
【００１９】
本発明に係るマスクパターンの設計方法は、前記マスクパターンを補正した位置周辺の回路パターン又は配線パターンが、前記半導体集積回路の設計データを作成する為のデザインルールに違反するか否かを判定するステップと、違反すると判定したときに、違反する部分のマスクパターンを、違反しないように加減するステップとを更に備えることを特徴とする。
【００２０】
このマスクパターンの設計方法では、マスクパターンを補正した位置周辺の回路パターン又は配線パターンが、半導体集積回路の設計データを作成する為のデザインルールに違反するか否かを判定し、違反すると判定したときに、違反する部分のマスクパターンを、違反しないように加減する。
これにより、表層側回路を形成する膜上に、基板側回路の段差に起因して発生する回路パターンの変形を、チップ面積を増大させることなく、また、デザインルールに違反することなく、簡易に補正することが出来るマスクパターンの設計方法を実現することが出来る。
【００２１】
本発明に係るフォトマスクは、本発明に係るマスクパターンの設計方法により設計されたことを特徴とする。
【００２２】
このフォトマスクでは、本発明に係るマスクパターンの設計方法により設計されているので、表層側回路を形成する膜上の回路パターンの変形が、基板側回路の段差に起因して殆ど発生しない。
【００２３】
本発明に係る半導体装置は、本発明に係るフォトマスクを使用して形成された半導体集積回路を備えることを特徴とする。
【００２４】
この半導体装置では、本発明に係るフォトマスクを使用して形成された半導体集積回路を備えているので、表層側回路を形成する膜上の回路パターンの変形による不具合が発生しない。
【００２５】
【発明の実施の形態】
以下に、本発明を、その実施の形態を示す図面に基づき説明する。
図１は、本発明に係るマスクパターンの設計方法の実施の形態を示すフローチャートである。このマスクパターンの設計方法では、先ず、半導体集積回路の設計データの、例えば図２に示すようなポリシリコン１０（多結晶シリコン）上のポリシリコン図形１２のパターンから、露光光の反射の原因となるコーナ部１３ａ〜１３ｄのデータを抽出する（Ｓ４２）。
【００２６】
次に、コーナ部１３ａ〜１３ｄの位置及びプロセス（ポリシリコン図形１２の段差、ポリシリコン１０を覆って形成されるべき層間絶縁膜の厚さ、及びその上に形成されるべきメタル配線を形成する膜の厚さ）に基づき定まる、露光光の反射光（露光反射光）の焦点１４ａ〜１４ｄの位置を求める（Ｓ４３）。この際、図７に示すように、プロセスにより決まる長さＬ、コーナ部３１の位置及び向きに基づき焦点２８の位置を求める。焦点２８は、コーナ部３１からそのコーナ角の２等分線の方向の距離Ｌの位置に存在する。
【００２７】
次に、例えば図３に示すように、焦点１４ａ〜１４ｄをそれぞれ中心とし、プロセスより定まる長さｌを１辺とする正方形である焦点近傍探査領域２４ａ〜２４ｄを定義する（Ｓ４４）。この焦点近傍探査領域２４ａ〜２４ｄは、焦点１４ａ〜１４ｄの近傍でメタル配線１１のパターンに対し、影響を与える可能性のある範囲を示している。
次に、焦点近傍探査領域２４ａ〜２４ｄの互いの重なり状態を調べる（Ｓ４５）。それぞれの焦点近傍探査領域２４ａ〜２４ｄについて、図形演算によって“ＡＮＤ”処理を行ない、重なっている領域を求める。
【００２８】
次に、焦点近傍探査領域２４ａ〜２４ｄについて、互いに重なっている領域を注意領域として定義する（Ｓ４６）。注意領域は、メタル配線１１のパターンに対し細線化や断線を起こす可能性が極めて高い領域を表す。３領域以上が重なっている場合も同様に扱う。
次に、メタル配線１１の位置と注意領域との重なり状態を調べ、重なっている部分が有れば、エラー（補正対象）個所（位置）として検出する（Ｓ４７）。
【００２９】
このエラー個所は、幅が０で無い限り”エラー個所”として認識する。逆に言えば、焦点近傍探査領域２４ａ〜２４ｄの幅及び高さは、このエラー個所の幅が０でない限り、影響がある大きさに規定している。
例えば、図６（ａ）に示すように、焦点近傍探査領域２７ａ，２７ｂが重なっている領域を注意領域２７ｃとし、図６（ｂ）に示すように、注意領域２７ｃとメタル配線１１とが重なっている個所（位置）をエラー個所２１とする。
【００３０】
次に、図６（ｂ）に示すように、検出したエラー個所２１に対して、メタル配線１１の幅がＷ以上になるように補正パターン２１ａを作成し、マスクパターン補正を行なう（Ｓ４８）。
図６（ｂ）に示すように、単純に配線幅を太くしただけでは、半導体集積回路の設計データを作成する為のデザインルールのエラー（違反）が発生する場合がある。そこで、次に、補正パターン２１ａの周辺に対して、コンパクション処理を行い、エラー個所が有れば、エラーが発生しないようにマスクパターンを加減し、デザインルールのエラーを除去する（Ｓ４９）。
【００３１】
図４は、コーナ部分を抽出する（図１Ｓ４２）方法を示すフローチャートである。コーナ部分を抽出する際（Ｓ４２）、先ず、ポリシリコン図形をポリゴン図形として抽出する（Ｓ５２）。これは、後の工程で内角を求める処理をする為である。
次に、幅Ｇｇｐの間隙を持つコーナを検出する為に、幅Ｇｇｐ／２でアップサイジングを行った後、同じく幅Ｇｇｐ／２でダウンサイジングの図形処理を行い、間隙を取り除く処理を行う（Ｓ５３）。
尚、アップサイジングは、ある幅で図形を拡大する図形処理であり、ダウンサイジングは、ある幅で図形を縮小する図形処理である。
【００３２】
次に、間隙を取り除く処理（Ｓ５３）後の図形群に対し、図５に示すように、ポリゴンの頂点で内角が２７０度以上の個所２６をリストアップする（Ｓ５４）。これは、９０度のコーナを選別する為である。
次に、リストアップしたコーナ（Ｓ５４）に対し、それぞれが左上、右上、左下、右下のどの向きのコーナであるかで分類を行い（Ｓ５５）リターンする。この処理は、図３において、コーナ１３ｂ，１３ｃが同じ左下向きであることから、その重なりを１として扱うために行う。これは、隣接したコーナに起因する露光光の作用は、１つのコーナが及ぼす作用と変わらない為である。
【００３３】
以上のように、本発明に係るマスクパターンの設計方法により、本発明に係るフォトマスクが設計され作成される。作成されたフォトマスクは、半導体集積回路のメタル配線又は表層側回路を形成するフォトリソグラフィ工程において使用され、本発明に係る半導体装置は、これにより形成された半導体集積回路を備えている。
【００３４】
【発明の効果】
本発明に係るマスクパターンの設計方法によれば、表層側回路を形成する膜上に、基板側回路の段差に起因して発生する回路パターンの変形を、チップ面積を増大させることなく、簡易に補正することが出来るマスクパターンの設計方法を実現することが出来る。
また、表層側回路層に対するアンチリフレクションルール（反射防止規則）が検証可能になり、自動でマスクパターン補正を行なうことができるようになる。これにより、ＬＳＩの製造前にルール違反個所のみに対処することが出来るようになり、ＬＳＩ製造時の不良を削減することのみならず、チップサイズについても最小の変更でルール違反に対処出来るようになる。
【００３５】
本発明に係るマスクパターンの設計方法によれば、メタル配線を形成する膜上に、ポリシリコン回路の段差に起因して発生する配線パターンの変形を、チップ面積を増大させることなく、簡易に補正することが出来るマスクパターンの設計方法を実現することが出来る。
また、メタル層に対するアンチリフレクションルール（反射防止規則）が検証可能になり、自動でマスクパターン補正を行なうことが出来るようになる。これにより、ＬＳＩの製造前にルール違反個所のみに対処することが出来るようになり、ＬＳＩ製造時の不良を削減することのみならず、チップサイズについても最小の変更でルール違反に対処出来るようになる。
【００３６】
本発明に係るマスクパターンの設計方法によれば、表層側回路を形成する膜上に、基板側回路の段差に起因して発生する回路パターンの変形を、チップ面積を増大させることなく、また、デザインルールに違反することなく、簡易に補正することが出来るマスクパターンの設計方法を実現することが出来る。
【００３７】
本発明に係るフォトマスクによれば、表層側回路を形成する膜上の回路パターンの変形が、基板側回路の段差に起因して殆ど発生しない。
【００３８】
本発明に係る半導体装置によれば、表層側回路を形成する膜上の回路パターンの変形による不具合が発生しない。
【図面の簡単な説明】
【図１】本発明に係るマスクパターンの設計方法の実施の形態を示すフローチャートである。
【図２】本発明に係るマスクパターンの設計方法を示す説明図である。
【図３】本発明に係るマスクパターンの設計方法を示す説明図である。
【図４】コーナ部分を抽出する方法を示すフローチャートである。
【図５】コーナ部分を抽出する方法を示す説明図である。
【図６】補正パターンを作成する方法を示す説明図である。
【図７】アンチリフレクションルールを説明する為の説明図である。
【図８】アンチリフレクションルールを説明する為の説明図である。
【図９】従来のマスクパターンの補正方法の例を示すフローチャートである。
【図１０】従来のマスクパターンの補正方法の例を示すフローチャートである。
【図１１】従来のマスクパターンの補正方法の例を示すフローチャートである。
【符号の説明】
１０  ポリシリコン
１１，１９  メタル配線
１２  ポリシリコン図形
１３ａ〜１３ｄ，３１  コーナ部
１４ａ〜１４ｄ，２８  焦点
１５  層間絶縁膜
１６  基板
１７  メタル配線が形成される膜
１８  レジスト膜
２４ａ〜２４ｄ，２７ａ，２７ｂ  焦点近傍探査領域
２１  エラー（補正対象）個所
２１ａ  補正パターン
２６  内角が２７０度以上の個所
２７ｃ  注意領域
２９  段差（反射面）
【図１】
2004191596.tif 000003
【図２】
2004191596.tif 000004
【図３】
2004191596.tif 000005
【図４】
2004191596.tif 000006
【図５】
2004191596.tif 000007
【図６】
2004191596.tif 000008
【図７】
2004191596.tif 000009
【図８】
2004191596.tif 000010
【図９】
2004191596.tif 000011
【図１０】
2004191596.tif 000012
【図１１】
2004191596.tif 000013