(57)【要約】【課題】多重化による信頼性確保を図りつつ、クロック源切替え時のデータ無瞬断や位相合わせを可能としたクロック供給システムを得る。【解決手段】各インタフェース処理部にクロック源を分散して搭載し、クロック源の出力を分周したフレームパルスとクロックをインタフェース処理部間で相互に送受信し、フレームパルスを他の処理部へ送信する際に選択されているフレームパルスへの位相合わせを行い、且つインタフェース処理部内で配備しているＰＬＬ回路を使用してクロックジッタ抑制することによって、無瞬断切替のためのクロック処理回路規模を削減する。また、ＳＤＨ系インタフェース処理部にはＳＤＨ規格を順守する高精度クロック源を搭載し、イーサネット（Ｒ）系インタフェース処理部にはこの規格を満たさない低精度クロック源を搭載し、高精度クロック源を優先的に選択し、高精度クロック源が全て故障した場合低精度のクロック源を選択する。【選択図】      図１
2004320393.tif 000002
【特許請求の範囲】
【請求項１】
複数の通信データ処理部を有する通信装置におけるクロック供給システムであって、
前記複数の通信データ処理部の各々に、
クロック源と、前記クロック源の出力により得られるクロック及びフレームパルスを、他の通信データ処理部へ分配する分配手段と、外部選択信号に応じて、自通信データ処理部内で使用するクロック及びフレームパルスを選択する選択手段と、前記選択手段により選択されたフレームパルスに対して自クロック源により得られるフレームパルスの位相合わせ行って前記分配手段へこのフレームパルスを出力するする位相合わせ手段とを設け、
前記複数の通信データ処理部に共通に、
予め定められた優先度に従って前記外部選択信号を生成する選択制御手段を設けたことを特徴とするクロック供給システム。
【請求項２】
前記複数の通信データ処理部の各々に、更に、前記選択手段により選択されたクロックのジッタを除去する手段を設けたことを特徴とする請求項１記載のクロック供給システム。
【請求項３】
前記複数の通信データ処理部の各々に、更に、前記クロック及びフレームパルスの断検出手段を設け、
前記選択制御手段は、前記断検出手段の検出出力に応じて前記外部選択制御信号を生成することを特徴とする請求項１または２記載のクロック供給システム。
【請求項４】
前記選択制御手段は、前記複数のデータ通信処理部の現用予備情報に応じて前記外部選択制御信号を生成することを特徴とする請求項１〜３いずれか記載のクロック供給システム。
【請求項５】
前記複数の通信データ処理部は、異種の通信データを処理する異種データ処理部にグループ化されており、前記優先度は、より高速性が要求されるグループの通信データ処理部におけるクロック源をより高い優先度としたことを特徴とする請求項１〜５いずれか記載のクロック供給システム。
【請求項６】
通信システムを構成する通信データ処理装置であって、
クロック源と、
前記クロック源の出力により得られるクロック及びフレームパルスを、他の通信データ処理部へ分配する分配手段と、
外部選択信号に応じて、自通信データ処理部内で使用するクロック及びフレームパルスを選択する選択手段と、
前記選択手段により選択されたフレームパルスに対して前記クロック源により得られるフレームパルスの位相合わせ行って前記分配手段へこのフレームパルスを出力するする位相合わせ手段とを設けたことを特徴とする通信データ処理装置。
【請求項７】
前記選択手段により選択されたクロックのジッタを除去する手段を、更に設けたことを特徴とする請求項６記載の通信データ処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はクロック供給システム及びそれに用いる通信データ処理装置に関し、特にＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ  ）系やイーサネット（Ｒ）系などの異種データ間、または同種データ間のデータ振り分けを行うクロスコネクト装置などの通信データ処理装置に適用して好適なクロック供給方式に関するものである。
【０００２】
【従来の技術】
従来のこの種の装置におけるクロック供給システムの構成は、図７のような構成となっているものがある。図７を参照すると、高精度クロック源ａ−３２，ｂ−３２をインタフェース処理部１〜ｎとは別のクロック処理部ａ，ｂに搭載し、これ等クロック処理部ａ，ｂにより二重化を構成している。この二重化構成におけるマスター（ａ）からスレーブ（ｂ）へ、低周波数の基準フレームパルスを送信して周波数及びフレームパルス位相の合わせ込みを行い、更にその基準フレームパルスから各インタフェース処理部１〜ｎに送信する高周波数のクロックを生成し、且つジッタを抑制するために必要なＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ  ）回路ａ−３１，ｂ−３１を搭載することによって、クロック源切替時のデータ無瞬断を実現するようになっている。
【０００３】
そして、各インタフェース処理部１〜ｎに対し二重化のクロック処理部ａ，ｂから、クロックとフレームパルスを送信し、各インタフェース処理部１〜ｎでは、クロック処理部選択回路１−３３〜ｎ−３３により現用系のクロック処理部を選択する。更に、選択したクロックからＰＬＬ回路１−３４〜ｎ−３４と分周回路１−３５〜ｎ−３５にて、自分のＳＤＨまたはイーサネット（Ｒ）インタフェース処理、及び分散クロスコネクト処理に使用する色々な周波数のクロックを生成し、インタフェース処理部１−３６〜ｎ−３６、及び分散クロスコネクト処理部１−３７〜ｎ−３７へそれぞれ必要な周波数のクロックを分配する。
【０００４】
上記従来例では、クロック源を二重化した構成であるが、多重化構成のものが特許文献１に開示されている。この特許文献を参照すると、複数の通信カードの各々において、伝送路から抽出したクロックを、通信カードに共通のバス状のクロック信号線に供給して、このバス状のクロックから、所望の一つのクロックを各通信カードで選択して使用するようになっている。ここで、選択中のクロックが障害などで断になると、バス状のクロックのうち他のクロック、すなわち他の通信カードからのクロックに切替えるというものである。
【０００５】
【特許文献１】
特開平６−２８４１１９号公報、第４，５頁、図１
【０００６】
【発明が解決しようとする課題】
図７に示した構成における第１の問題点は、装置内で使用するクロック源とクロック処理回路に冗長構成を持たせる場合、その冗長構成数を増加させようとすると、新たなクロック系処理部をその数分だけ増やさなければならないことである。
【０００７】
その理由は、二重化のクロック処理部において相互に送受信する基準フレームパルスの位相合わせ込みと、この基準フレームパルスから各インタフェース処理部に送信する高周波数のクロックを生成し、且つジッタを抑制するために必要なＰＬＬ回路を搭載するため回路規模が大きくなり、インタフェース処理部とは別にクロック処理部を設けなければならないからである。
【０００８】
図７に示した構成における第２の問題点は、装置内に搭載した二重化の高精度クロック源ａ−３２，ｂ−３２が両方故障した場合、システム全体がダウンすることになる。この場合、システムが高精度のクロック源を使用してのデータ導通が要求されるＳＤＨ系インタフェース同士間の回線交換は当然に不可能になるのみならず、低精度のクロック源を使用してのデータ導通が許容されるイーサネット（Ｒ）系インタフェース同士間の回線交換も不可能になってしまうことになることである。
【０００９】
その理由は、装置に収容するインタフェース処理部の種別及び搭載数と無関係にクロック源を物理的に独立して配備する構成のために、収容される可能性があるＳＤＨ系インタフェース処理部のデータ処理のためには、必ず高精度のクロック源を配備しなければならず、且つクロック源の搭載個数の増加は収容部数の増加につながり、困難となるためである。
【００１０】
上記特許文献１記載の技術では、冗長数が通信カードの数に応じたものとなるという利点はあるものの、クロックの切替え時におけるデータ無瞬断や、位相合わせ等が全く考慮されておらず、クロック切替え時にシステムの安定性に問題がある。また、この技術では、高精度のクロック源を使用してのデータ導通が要求されるＳＤＨ系インタフェースと、低精度のクロック源を使用してのデータ導通が許容されるイーサネット（Ｒ）系インタフェースとの混在システムについては、全く考慮されていないので、これまた、上述した第２の問題が存在する。
【００１１】
本発明の目的は、多重化による信頼性確保を図りつつ、クロック源切替え時のデータ無瞬断や位相合わせを可能としたクロック供給システム及びそれに用いるデータ通信処理装置を提供することである。
【００１２】
本発明の他の目的は、クロック源の精度が異なるような異種の通信システムにおいても、高精度のクロック源に障害が発生しても、低精度のクロック源にて動作可能な通信システムは、有効に動作可能としたクロック供給システム及びそれに用いるデータ通信処理装置を提供することである。
【００１３】
【課題を解決するための手段】
本発明によるクロック供給システムは、複数の通信データ処理部を有する通信装置におけるクロック供給システムであって、前記複数の通信データ処理部の各々に、クロック源と、前記クロック源の出力により得られるクロック及びフレームパルスを、他の通信データ処理部へ分配する分配手段と、外部選択信号に応じて、自通信データ処理部内で使用するクロック及びフレームパルスを選択する選択手段と、前記選択手段により選択されたフレームパルスに対して自クロック源により得られるフレームパルスの位相合わせ行って前記分配手段へこのフレームパルスを出力するする位相合わせ手段とを設け、前記複数の通信データ処理部に共通に、予め定められた優先度に従って前記外部選択信号を生成する選択制御手段を設けたことを特徴としている。
【００１４】
本発明による通信データ処理装置は、通信システムを構成する通信データ処理装置であって、クロック源と、前記クロック源の出力により得られるクロック及びフレームパルスを、他の通信データ処理部へ分配する分配手段と、外部選択信号に応じて、自通信データ処理部内で使用するクロック及びフレームパルスを選択する選択手段と、前記選択手段により選択されたフレームパルスに対して前記クロック源により得られるフレームパルスの位相合わせ行って前記分配手段へこのフレームパルスを出力するする位相合わせ手段とを設けたことを特徴としている。
【００１５】
本発明の作用を述べる。ＳＤＨ系やイーサネット（Ｒ）系等の異種データ間、または同種データ間のデータ振り分けを行うクロスコネクト装置において、各種データのインタフェース処理部にクロック源を分散させて搭載し、インタフェース処理で使用するクロックとフレームパルスをクロック源から分周して、各々のインタフェース処理部間で互いに分配し合う構成とする。インタフェース処理部の搭載数をｎとした場合、選択クロック源のｎ重化による信頼性確保を実現する。
【００１６】
また、高精度のクロックジッタ規格を順守するために精度の高いクロック源でデータ処理する必要があるインタフェース処理と、これに比較して低精度のクロック源でのデータ処理が許容されるインタフェース処理とが混在する時、クロック源の選択に優先順位を付けて、高精度のクロック源を高優先で選択、低精度のクロック源を低優先で選択することによって、高精度のクロック源がすべて故障した時は、低精度のクロック源を使用してのデータ導通が許容されるインタフェース同士間のクロスコネクトによるデータ信号を有効に導通させることで、全体のシステムダウンを回避する。
【００１７】
【発明の実施の形態】
以下に図面を参照して本発明の実施例を説明する。図１は本発明の一実施例を示すブロック図である。図１を参照すると、本発明のクロック供給システムは、ＳＤＨ系信号またはイーサネット（Ｒ）系信号を処理するインタフェース処理部（以下“部”をスロットと称する）１〜ｎと、装置制御部７とを含んでいる。
【００１８】
これ等インタフェース処理スロット１〜ｎは、装置全体を動作させるクロック源１−１〜ｎ−１と、これ等クロック源の出力を分周して他のスロットへ送信するクロックｉ−１０１〜ｉ−１０ｎ（ｉは１〜ｎの整数）及びフレームパルスｉ−２０１〜ｉ−２０ｎを生成するための分周回路１−２〜ｎ−２と、他のスロットへ送信するフレームパルスを選択回路で選択したフレームパルスの位相に合わせ込むための位相合わせ回路１−３〜ｎ−３とを有する。
【００１９】
また、インタフェース処理スロット１〜ｎは、他スロットから受信したクロック１−１０１〜ｎ−１０１及びフレームパルス１−２０１〜ｎ−２０ｎから選択クロック源指示に従ってクロック源の選択を行うクロック源選択回路１−４〜ｎ−４及び１−６〜ｎ−６と、受信したクロック１−１０１〜ｎ−１０１の断検出を行うためのクロック断検出回路１−５〜ｎ−５と、受信したフレームパルス１−２０１〜ｎ−２０１の断検出を行うためのフレームパルス断検出回路１−７〜ｎ−７とを有する。
【００２０】
更に、インタフェース処理スロット１〜ｎは、クロック源選択回路１−４〜ｎ−４により選択したクロックからスロット内のインタフェース処理を行う上で必要な各種高周波数クロックを生成するためのＰＬＬ回路１−９〜ｎ−９及び分周回路１−１０〜ｎ−１０と、スロット種別毎にＳＤＨインタフェース処理またはイーサネット（Ｒ）インタフェース処理を行うためのインタフェース処理回路１−１１〜ｎ−１１と、各インタフェース処理スロット内に分散配備してクロスコネクト機能を果たすための分散クロスコネクト処理回路１−１２〜ｎ−１２とを有している。
【００２１】
装置制御部７は、高精度のクロック源と低精度のクロック源とが混在した場合、その選択の優先順位を設定するための優先順位設定回路１３と、装置制御部７内で優先順位設定情報とクロック断検出情報とフレームパルス断検出情報から、選択クロック源を判定するクロック源選択制御回路８とを有している。
【００２２】
図１において、ＳＤＨ系信号またはイーサネット（Ｒ）系信号を処理するインタフェース処理スロット１〜ｎが存在し、これ等はＳＤＨ系信号とイーサネット（Ｒ）系信号間の回線交換を行うクロスコネクト装置であり、インタフェース処理スロット１〜ｎに、各々クロック源１−１〜ｎ−１を分散して搭載する。
【００２３】
従来、このような装置では、クロック源をインタフェース処理スロットとは別のスロットに搭載し、クロック源の冗長化による切替を行うためには別スロットの搭載数を増加させていかなければならず、そのためクロック源の冗長は二重化までが限度であった。二重化によるクロック源の切替では一般に切替時のデータ無瞬断を実現しており、そのためには二重化を構成している両方のクロック源から生成するフレームパルスの位相を合わせ、更に両方のクロック源から生成する装置内で使用する周波数クロックのジッタ（両スロットで生成する同周波数クロックの僅かなずれ）を抑制する必要がある。
【００２４】
従来の構成では、クロック源の二重化を構成するマスタースロットからスレーブスロットへ低周波数の基準フレームパルスを送信してフレームパルス位相の合わせ込みを行い、更にその基準フレームパルスから各インタフェース処理スロットに送信する高周波数のクロック生成とジッタを抑制するために必要なＰＬＬ回路を搭載することによって、クロック源切替時のデータ無瞬断を実現しているが、このＰＬＬ回路の搭載によって回路規模が大きくなり、クロック処理回路を別スロットに搭載する必要があった。
【００２５】
そこで、本発明では、分散して搭載したクロック源１−１〜ｎ−１の出力を分周回路１−２〜ｎ−２によって分周した低周波数のフレームパルスｉ〜２０１〜ｉ−２０ｎ及び高周波数のクロックｉ−１０１〜ｉ−１０ｎをインタフェース処理スロット間で相互に送受信する。この時、フレームパルスについては、他のスロットへ送信する際に、位相合わせ回路１−３〜ｎ−３にて、クロック源選択回路１−６〜ｎ−６で選択されたフレームパルスへの位相合わせ込みを行ってから送信する。
【００２６】
また、クロックのジッタについては、インタフェース処理や分散クロスコネクト処理で使用する各種高周波クロックを生成するために、元々インタフェース処理スロット内で配備しているＰＬＬ回路１−９〜ｎ−９を使用して抑制する。
【００２７】
このような構成によって、従来クロック処理スロットに必要であった、高周波数のクロック生成とジッタ抑制行うためのＰＬＬ回路を搭載することなく、クロック源選択切替時のデータ無瞬断導通を実現し、回路規模を削減しつつクロック処理回路をインタフェース処理スロットへ搭載することを可能にしたものである。
【００２８】
クロック源の選択切替は、クロック断検出回路１−５〜ｎ−５及びフレームパルス断検出回路１−７〜ｎ−７の結果を受信する装置制御部７内のクロック源選択制御回路８で判定し、クロック断、フレームパルス断の発生していないクロック源をクロック源選択回路１−４〜ｎ−４，１−６〜ｎ−６にて切替選択するのである。
【００２９】
かかる構成により、クロック源選択は、装置として必ず同一のクロック源を選択することになる。選択されたクロックから、ＰＬＬ回路１−９〜ｎ−９と分周回路１−１０〜ｎ−１０により、スロット内の処理で必要な各種高周波数クロックを生成し、選択したフレームパルスと共にインタフェース処理回路１−１１〜ｎ−１１及び分散クロスコネクト処理回路１−１２〜ｎ−１２で使用する。このような構成を採ることによって、本発明では、インタフェース処理スロットの搭載数をｎとした場合、選択クロック源のｎ重化による信頼性確保を実現する。
【００３０】
また、このクロスコネクト装置はイーサネット（Ｒ）系信号をＳＤＨ系信号上へ多重してマッピングするための回線交換、ＳＤＨ系信号同士間での回線交換、イーサネット（Ｒ）系同士間での回線交換が行われる。この際、ＳＤＨ系インタフェース処理スロットと、イーサネット（Ｒ）系インタフェース処理スロットは、スロット１〜ｎの実装に関して制限は設けず、且つ収容替えも可能であり、異種インタフェース処理スロットの混在と、同種インタフェース処理スロットのみの収容があり得る。そこで、本発明では、ＳＤＨ系インタフェース処理スロットには、ＳＤＨ規格を順守する高精度のクロック源を搭載し、イーサネット（Ｒ）系インタフェース処理スロットには、該規格を満たさない低精度、低コストのクロック源を搭載する。ＳＤＨ系とイーサネット（Ｒ）系インタフェース処理スロット混在時は、装置制御部７内の優先順位設定回路１３にて優先順位を設定し、高精度のクロック源を優先的に選択し、これが全て故障した場合は、低精度、低コストのクロック源を選択する。
【００３１】
これによって、高精度のクロック源が全て故障した場合、イーサネット（Ｒ）系信号をＳＤＨ系信号へ多重してマッピングするための回線交換機能と、ＳＤＨ系信号同士間での回線交換機能は無効となるが、低精度のクロック源を使用してのデータ導通が許容されるイーサネット（Ｒ）系インタフェース同士間の回線交換によるデータ信号を有効に導通させることを実現する。
【００３２】
ここで、図２を参照して位相合わせ回路１−３〜ｎ−３を詳細に説明する。この位相合わせ回路は、クロック源選択制御回路８から指示される選択クロック源番号（スロット）情報と、自分のスロット位置を示す挿入スロット番号情報とから、現在自分のスロットのクロック源が選択されているかを判定する一致判定回路２１と、自分のスロットのクロック源が選択されていた場合に限り、フレームパルスの位相合わせを行わないように制御する位相合わせ制御回路２２と、分周フレームパルスを選択フレームパルスの位相へ合わせ込みを行って送信フレームパルスを生成するための位相合わせ回路２３とから構成される。
【００３３】
次に、図１のブロック図の動作について、図面を参照して説明する。図１において、ＳＤＨ系信号またはイーサネット（Ｒ）系信号を処理するインタフェース処理スロット１〜ｎ内に、各々クロック源１−１〜ｎ−１を分散して搭載し、これ等クロック源の出力を分周回路１−２〜ｎ−２によって分周し、低周波数のフレームパルスｉ−２０１〜ｉ２０ｎと、高周波数のクロックｉ−１０１〜ｉ−１０ｎについてインタフェース処理スロット間で相互に送受信する。
【００３４】
この時、フレームパについては、クロック源選択回路１−６〜ｎ−６で選択されたフレームパルスへの位相合わせ込みを、位相合わせ回路１−３〜ｎ−３にて行ってから送信する。この際、もし自分のスロットのクロック源が選択されている場合には、フレームパルス位相の合わせ込みをする必要がない。そこで、図２に示したように、クロック源選択制御回路８からの指示される選択クロック源の情報（選択スロット番号）と、自スロットの位置を示す挿入スロット番号について、一致判定回路２１にて一致判定を行い、もしこれ等情報が一致して自分のスロットのクロック源が選択されている場合には、位相合わせ制御回路２２にて位相合わせ回路２３を動作させないように制御する。
【００３５】
他スロットから送信されたクロックとフレームパルスを受信した各インタフェース処理スロットは、クロック断検出回路１−５〜ｎ−５、及びフレームパルス断検出回路１−７〜ｎ−７にて、受信したクロック及びフレームパルスの断検出を行い、その結果を装置制御部７内にあるクロック源選択制御回路８へ送信する。クロック源選択回路８では、クロック及びフレームパルスの断情報に基づきクロック断、フレームパルス断の発生していないインタフェース処理スロットのクロック源を選択し、その指示を各インタフェース処理スロットへ送信して、クロック源選択回路１−４〜ｎ−４及び１−６〜ｎ−６にて、クロック及びフレームパルスの選択切替を行う。
【００３６】
この動作により、クロック源選択は装置として必ず同一のクロック源を選択することになる。選択したクロックはＰＬＬ回路１−９〜ｎ−９と分周回路１−１０〜ｎ−１０により、ジッタ抑制を行うと共に、自分のスロット内のＳＤＨまたはイーサネット（Ｒ）インタフェース処理、及び分散クロスコネクト処理に使用する色々な周波数のクロックを生成し、インタフェース処理部１−１２〜ｎ−１２、及び分散クロスコネクト処理部１−１３〜ｎ−１３へそれぞれ必要な周波数のクロックを分配する。
【００３７】
このような動作により、各インタフェース処理スロットに送信する高周波数のクロックを作るためのＰＬＬ回路を搭載することなく、クロック源選択切替時のデータ無瞬断導通を実現し、回路規模を削減してクロック処理回路をインタフェース処理スロットへ搭載することを可能にした。本発明では、以上の動作によって、インタフェース処理部の搭載数をｎとした場合、選択クロック源のｎ重化による信頼性確保を実現する。
【００３８】
また、本クロスコネクト装置は、図３、図４、図５に示す様に、分散クロスコネクト処理回路１−１２〜ｎ−１２をＳＤＨインタフェース処理スロット、及びイーサネット（Ｒ）インタフェース処理スロットの各々に分散して配備し、イーサネット（Ｒ）系信号をＳＤＨ系信号上へ多重してマッピングするための回線交換、ＳＤＨ系信号同士間での回線交換、イーサネット（Ｒ）系同士間での回線交換の３種類が行われる。
【００３９】
この際、ＳＤＨ系インタフェース処理スロットと、イーサネット（Ｒ）系インタフェース処理スロットは、スロット１〜ｎの実装に関して制限は設けず、且つ収容替えも可能であり、図３の様な異種インタフェース処理スロットの混在と、図４の様なＳＤＨインタフェース処理スロットのみの収容と、図５の様なイーサネット（Ｒ）系インタフェース処理スロットのみの収容があり得る。
【００４０】
図３、図４に示す様に、ＳＤＨ系インタフェース処理スロットには、ＳＤＨ規格である±２０ｐｐｍ以内の条件を順守する必要のある高精度のクロック源１−１〜ｎ−１を搭載し、図３、図５に示す様にイーサネット（Ｒ）系インタフェース処理スロットには、この規格を満たさない低精度、低コストのクロック源３−１〜ｎ−１を搭載する。このように、イーサネット（Ｒ）系インタフェース処理スロットには、低コストのクロック源を搭載することにより、全てのインタフェース処理スロットに高精度のクロック源を搭載するのに比較して、コスト削減となる。
【００４１】
図４の様なＳＤＨ系とイーサネット（Ｒ）系インタフェース処理スロット混在時は、図１の装置制御部７内の優先順位設定回路１３にて、高精度のクロック源を優先的に選択するように優先順位を設定し、クロック源選択制御回路８にてＳＤＨ系インタフェース処理スロット１，２に搭載してある高精度のクロック源を選択するように制御する。
【００４２】
ここで、クロック断検出回路またはフレームパルス断検出回路で、クロックまたはフレームパルスの断検出により、全ての高精度のクロック源の異常が検出された時は、イーサネット（Ｒ）インタフェーススロット３〜ｎに搭載されている低精度のクロック源を選択する。ここで、従来のように少ない個数で高精度のクロック源しか装置に搭載していない場合は、高精度のクロック源が全て故障した場合は、イーサネット（Ｒ）系信号をＳＤＨ系信号へ多重してマッピングするための回線交換による信号導通、ＳＤＨ系信号同士間での回線交換による信号導通のみならず、イーサネット（Ｒ）系インタフェース同士間の回線交換による信号導通の全てが無効になる。
【００４３】
これに対して、本発明による動作では、高精度のクロック源がすべて故障した場合、イーサネット（Ｒ）系信号をＳＤＨ系信号へ多重してマッピングするための回線交換による信号導通と、ＳＤＨ系信号同士間での回線交換による信号導通は無効となるが、低精度のクロック源を使用してのデータ導通が許容されるイーサネット（Ｒ）系インタフェース同士間の回線交換によるデータ信号を有効に導通させることを実現する。
【００４４】
低精度のクロック源はイーサネット（Ｒ）系インタフェース処理スロットに搭載しているので、イーサネット（Ｒ）系インタフェース処理スロットが増加してイーサネット（Ｒ）系インタフェース同士間の回線交換によるデータ導通量が多くなるにつれて、低精度、低コストのクロック源の搭載数が多くなり、データ導通量に段階的に対応することができる。
【００４５】
次に、本発明の他の実施例について図面を参照して詳細に説明する。図６を参照すると、本実施例は、図１〜図２に示した実施例に対し、装置制御部７内に、新たに現用予備情報設定回路１４を設けた点で異なる。インタフェース処理スロットが２重化の冗長構成をとり、インタフェース処理スロットに現用／予備が存在する場合、その情報を現用予備情報設定回路１４に設定して、クロック源選択制御回路８へ送信し、クロック源選択制御回路８にて、予備系のインタフェース処理スロットの搭載クロック源を選択しないように制御する。
【００４６】
その理由は、予備系のインタフェース処理スロットは抜去される可能性があるため、その際に該当スロットのクロック源を選択していてデータが不通になるのを防ぐための制御である。従って、この制御によって、本発明のクロック供給システムは、インタフェース処理スロットの２重化冗長構成に対応できるという新たな効果を有する。
【００４７】
以上述べた実施例では、ＳＤＨ系やイーサネット（Ｒ）系の異種データ間、または同種データ間のデータ振り分けを行うクロスコネクト装置に適用した場合を説明しているが、これに限定されることなく、種々の通信データを扱う通信データ処理部を有する通信システムのクロック供給システムに適用可能である。
【００４８】
【発明の効果】
本発明による第１の効果は、装置内で使用するクロック源とクロック処理回路に冗長構成を持たせる場合、新たなクロック系処理スロットを増やすことなく、インタフェース処理スロットの搭載数ｎに合わせて、選択クロック源のｎ重化による信頼性が確保できることである。
【００４９】
その理由は、各インタフェース処理スロットにクロック源を分散して搭載し、クロック源の出力を分周したフレームパルスとクロックをインタフェース処理スロット間で相互に送受信し、フレームパルスを他のスロットへ送信する際に選択されているフレームパルスへの位相合わせを行い、且つインタフェース処理スロット内で配備しているＰＬＬ回路を使用してクロックジッタ抑制することによって、無瞬断切替のためのクロック処理回路規模を削減し、クロック処理回路をインタフェース処理スロット内に搭載するからである。
【００５０】
本発明による第２の効果は、装置内に搭載した高精度のクロック源がすべて故障した場合、低精度のクロック源を使用してのデータ導通が許容されるイーサネット（Ｒ）系インタフェース同士間の回線交換によるデータ信号を有効に導通させることである。
【００５１】
その理由は、ＳＤＨ系インタフェース処理スロットにはＳＤＨ規格を順守する高精度のクロック源を搭載し、イーサネット（Ｒ）系インタフェース処理スロットにはこの規格を満たさない低精度、低コストのクロック源を搭載し、クロック源の選択に優先順位を付けて高精度のクロック源を優先的に選択し、高精度のクロック源がすべて故障した場合は、低精度のクロック源を選択するように制御するようにしたからである。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【図２】図１の位相合わせ回路の詳細を示す図である。
【図３】ＳＤＨ系とイーサネット（Ｒ）系の、クロック精度が異なるインタフェースを搭載したシステムにおける本発明の実施例を説明する図である。
【図４】ＳＤＨ系のみのインタフェースを搭載したシステムにおける本発明の実施例を説明する図である。
【図５】イーサネット（Ｒ）系のみのインタフェースを搭載したシステムにおける本発明の実施例を説明する図である。
【図６】本発明の他の実施例のブロック図である。
【図７】従来技術を説明するための図である。
【符号の説明】
１〜ｎ  インタフェース部
７  装置制御部
８  クロック源選択制御回路
１３  優先順位設定回路
１４  現用予備情報設定回路
２１  一致判定回路
２２  位相合わせ制御回路
２３  位相合わせ回路
１−１〜ｎ−１  クロック源
１−２〜ｎ−２  分周回路
１〜３〜ｎ−３  位相合わせ回路
１−４〜ｎ−４，１−６〜ｎ−６  クロック源選択回路
１−５〜ｎ−５  クロック断検出回路
１−７〜ｎ−７  フレームパルス断検出回路
１−９〜ｎ−９  ＰＬＬ回路
１−１０〜ｎ−１０  分周回路
１−１１〜ｎ−１１  インタフェース処理回路
１−１２〜ｎ−１２  分散クロスコネクト処理回路
【図１】
2004320393.tif 000003
【図２】
2004320393.tif 000004
【図３】
2004320393.tif 000005
【図４】
2004320393.tif 000006
【図５】
2004320393.tif 000007
【図６】
2004320393.tif 000008
【図７】
2004320393.tif 000009