(57)【要約】【課題】昇圧回路において、昇圧に要する時間を短縮すること。【解決手段】本発明では、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とを有する昇圧回路において、前記プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、前記基準電圧を電源電圧よりも増大させる基準電圧昇圧部とを有することにした。【選択図】      図２
2004304913.tif 000002
【特許請求の範囲】
【請求項１】
チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とを有する昇圧回路において、
前記プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、前記基準電圧を電源電圧よりも増大させる基準電圧昇圧部とを有することを特徴とする昇圧回路。
【請求項２】
前記基準電圧昇圧部は、前記チャージコンデンサに接続した前記クロック信号を用いて昇圧を行うように構成したことを特徴とする請求項１に記載の昇圧回路。
【請求項３】
前記プリチャージ回路は、出力電圧が所定値以上となった場合に、複数段の電荷転送部のうちの出力側の電荷転送部に接続したプリチャージ電圧生成部と基準電圧昇圧部の動作を停止させるための動作停止部を有することを特徴とする請求項１又は請求項２に記載の昇圧回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、昇圧回路に関するものである。
【０００２】
【従来の技術】
従来よりＥＥＰＲＯＭやフラッシュメモリなどの半導体メモリは、メモリセルにデータを書込む際に電源電圧以上の高電圧の信号が必要となるために、電源電圧を昇圧させるための昇圧回路を内蔵している。
【０００３】
この昇圧回路としては、プリチャージ回路を備えたチャージポンプ回路で構成したものが知られている（たとえば、特許文献１参照）。
【０００４】
すなわち、図５に示すように、昇圧回路１０１は、電荷の転送によって昇圧を行うチャージポンプ回路１０２と、同チャージポンプ回路１０２での昇圧動作に要する時間を短縮するために所定の電位を予め上昇させておくプリチャージ回路１０３とで構成している。
【０００５】
チャージポンプ回路１０２は、チャージコンデンサ１０４と電荷転送素子１０５（ダイオード接続したＦＥＴ）とからなる電荷転送部１０６を複数段に直列接続し、奇数段目の電荷転送部１０６のチャージコンデンサ１０４に第１のクロック信号線１０７を接続する一方、偶数段目の電荷転送部１０６のチャージコンデンサ１０４に第２のクロック信号線１０８を接続している。ここで、第１及び第２のクロック信号線１０７，１０８には、逆相の第１のクロック信号及び第２のクロック信号がそれぞれ印加されている。
【０００６】
そして、チャージポンプ回路１０２は、各段の電荷転送部１０６を逆相のクロック信号で駆動することによって各段のチャージコンデンサ１０４で蓄えた電荷を徐々に加算しながら後段の電荷転送部１０６へ転送して昇圧を行うようにしている。
【０００７】
プリチャージ回路１０３は、各段の電荷転送部１０６のチャージコンデンサ１０４にプリチャージＦＥＴ１０９のソース端子を接続し、同プリチャージＦＥＴ１０９のドレイン端子とゲート端子に電源ＶＣＣを接続している。
【０００８】
そして、プリチャージ回路１０３は、プリチャージＦＥＴ１０９のゲート端子に印加される電源電圧Ｖｃｃを基準電圧として動作し、この基準電圧よりもプリチャージＦＥＴ１０９が有する閾値電圧Ｖｔｈだけ電圧降下したプリチャージ電圧（Ｖｃｃ−Ｖｔｈ）を生成し、このプリチャージ電圧を各段の電荷転送素子１０５に印加することで、電荷転送素子１０５の電圧を上昇させている。
【０００９】
このように、昇圧回路１０１は、プリチャージ回路１０３によって各段のチャージコンデンサ１０４と電荷転送素子１０５との接続部の電圧を予め上昇させておくことで、昇圧に要する時間を短縮できるようにしている。
【００１０】
【特許文献１】
特開２０００−１２３５８７号公報
【００１１】
【発明が解決しようとする課題】
ところが、上記従来の昇圧回路１０１にあっては、プリチャージ回路１０３を構成するプリチャージＦＥＴ１０９のゲート端子を電源ＶＣＣに接続していたために、プリチャージ回路１０３での基準電圧が一定の電源電圧Ｖｃｃとなっていた。
【００１２】
そのため、プリチャージＦＥＴ１０９が有する閾値電圧Ｖｔｈ分の電圧降下によって各段の電荷転送部１０６の電位を電源電圧Ｖｃｃにまで上昇させておくことができず、最大でも電源電圧Ｖｃｃから閾値電圧Ｖｔｈだけ電圧降下したＶｃｃ−Ｖｔｈまでしか上昇させておくことができなかった。
【００１３】
これにより、チャージポンプ回路１０２にプリチャージ回路１０３を設けていても、プリチャージＦＥＴ１０９の閾値電圧Ｖｔｈの分だけチャージポンプ回路１０２での昇圧に要する時間を短縮することができなかった。
【００１４】
特に、近年の電源電圧Ｖｃｃの低電圧化に伴って低電圧で動作する半導体メモリなどに上記の昇圧回路１０１を使用した場合には、プリチャージＦＥＴ１０９の閾値電圧Ｖｔｈの分の電圧降下の影響が大きくなり、各段の電荷転送部１０６の電位を大幅に上昇させておくことができず、プリチャージ回路１０３を設けていてもチャージポンプ回路１０２での昇圧に要する時間を殆ど短縮することができなくなるおそれがあった。
【００１５】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とを有する昇圧回路において、前記プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、前記基準電圧を電源電圧よりも増大させる基準電圧昇圧部とを有することにした。
【００１６】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記基準電圧昇圧部は、前記チャージコンデンサに接続した前記クロック信号を用いて昇圧を行うように構成することにした。
【００１７】
また、請求項３に係る本発明では、前記請求項１又は請求項２に係る本発明において、前記プリチャージ回路は、出力電圧が所定値以上となった場合に、複数段の電荷転送部のうちの出力側の電荷転送部に接続したプリチャージ電圧生成部と基準電圧昇圧部の動作を停止させるための動作停止部を有することにした。
【００１８】
【発明の実施の形態】
本発明に係る昇圧回路は、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とから構成している。
【００１９】
しかも、プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、基準電圧を電源電圧よりも増大させる基準電圧昇圧部とから構成している。
【００２０】
このように、本発明に係る昇圧回路では、基準電圧昇圧部を有しているため、この基準電圧昇圧部で基準電圧を電源電圧よりも増大させることで、プリチャージ電圧生成部で生成するプリチャージ電圧を増大させることができ、チャージポンプ回路での昇圧に要する時間を短縮することができる。
【００２１】
特に、基準電圧をプリチャージ電圧生成部で生じる電圧降下分だけ電源電圧よりも増大させた場合には、プリチャージ電圧を最大値である電源電圧に設定することができ、チャージポンプ回路での昇圧に要する時間を最小にすることができる。
【００２２】
また、本発明では、上記基準電圧昇圧部を、チャージコンデンサに接続した互いに逆相のクロック信号を用いて昇圧を行うように構成している。
【００２３】
そのため、チャージポンプ回路で使用するクロック信号のほかに基準電圧を増大させるためのクロック信号を別個用意する必要がなくなり、回路規模の増大やそれに伴うコストの増大を防止することができる。
【００２４】
また、本発明では、出力電圧が所定値以上となった場合に、複数段の電荷転送部のうちの出力側の電荷転送部に接続したプリチャージ電圧生成部と基準電圧昇圧部の動作を停止させるための動作停止部を有している。
【００２５】
これは、出力電圧が所定値以上となった場合には、出力側の電荷転送部が十分にプリチャージされており、その電荷転送部に接続したプリチャージ回路を機能させる必要がなくなるからである。
【００２６】
したがって、動作停止部により出力側のプリチャージ回路の動作を停止させることによって、これらの回路での電力消費を無くすことができ、昇圧回路での消費電力を少なくすることができる。
【００２７】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【００２８】
本発明に係る昇圧回路１は、図１（ブロック図）及び図２（回路図）に示すように、チャージポンプ回路２とプリチャージ回路３とで構成している。
【００２９】
チャージポンプ回路２は、チャージコンデンサ（第１のチャージコンデンサ４又は第２のチャージコンデンサ５）と電荷転送素子６とからなる電荷転送部７を複数段に直列接続するとともに、奇数段目の電荷転送部７の第１のチャージコンデンサ４に第１のクロック信号線８を接続する一方、偶数段目の電荷転送部７の第２のチャージコンデンサ５に第２のクロック信号線９を接続している。ここで、第１及び第２のクロック信号線８，９には、互いに逆相の第１のクロック信号ＣＬＫ１及び第２のクロック信号ＣＬＫ２がそれぞれ印加されている。
【００３０】
また、プリチャージ回路３は、基準電圧に基づいて各段の電荷転送部７でのプリチャージ電圧を生成するプリチャージ電圧生成部１０と、基準電圧を電源電圧よりも増大させる基準電圧昇圧部１１とから構成している。
【００３１】
かかる昇圧回路１の具体的な回路構成について以下に説明する。
【００３２】
チャージポンプ回路２は、第１のクロック信号ＣＬＫ１を通電する第１のクロック信号線８と、第１のクロック信号ＣＬＫ１とは逆相の第２のクロック信号ＣＬＫ２を通電する第２のクロック信号線９とを有している。
【００３３】
そして、チャージポンプ回路２は、第１のクロック信号線８に第１のチャージコンデンサ４の一端を接続するとともに、同チャージコンデンサ４の他端に電荷転送素子６としてのＮ型ＭＯＳ構造の電界効果トランジスタのドレイン端子を接続しており、このドレイン端子をゲート端子に短絡させることで電界効果トランジスタをダイオード接続している。
【００３４】
また、チャージポンプ回路２は、第２のクロック信号線９に第２のチャージコンデンサ５の一端を接続するとともに、同チャージコンデンサ５の他端に電荷転送素子６としてのＮ型ＭＯＳ構造の電界効果トランジスタのドレイン端子を接続しており、このドレイン端子をゲート端子に短絡させることで電界効果トランジスタをダイオード接続している。
【００３５】
さらに、チャージポンプ回路２は、第１のチャージコンデンサ４に接続した電荷転送素子６のソース端子を第２のチャージコンデンサ５に接続するとともに、第２のチャージコンデンサ５に接続した電荷転送素子６のソース端子を第１のチャージコンデンサ４に接続している。
【００３６】
かかるチャージポンプ回路２は、従来と同様に、各段の電荷転送部７を逆相の第１及び第２のクロック信号ＣＬＫ１，ＣＬＫ２で駆動することによって各段の第１又は第２のチャージコンデンサ４，５で蓄えた電荷を徐々に加算しながら後段の電荷転送部７へ転送して昇圧を行っている。
【００３７】
一方、プリチャージ回路３は、プリチャージ電圧生成部１０に基準電圧昇圧部１１を接続している。
【００３８】
プリチャージ電圧生成部１０は、Ｎ型ＭＯＳ構造の電界効果トランジスタであるプリチャージＦＥＴ１２のドレイン端子に電源ＶＣＣを接続するとともに、ソース端子にチャージコンデンサ４，５を接続し、ゲート端子に基準電圧昇圧部１１を接続している。
【００３９】
基準電圧昇圧部１１は、電源ＶＣＣにＮ型ＭＯＳ構造の電界効果トランジスタである昇圧ＦＥＴ１３のドレイン端子を接続するとともに、同昇圧ＦＥＴ１３のソース端子とゲート端子とを短絡して前記プリチャージＦＥＴ１２のゲート端子と第３又は第４のチャージコンデンサ１４，１５の一端に接続し、さらには、第３のチャージコンデンサ１４の他端を第２のクロック信号線９に接続する一方、第４のチャージコンデンサ１５の他端を第１のクロック信号線８に接続している。
【００４０】
また、基準電圧昇圧部１１は、電源ＶＣＣにＮ型ＭＯＳ構造の電界効果トランジスタであるクランプＦＥＴ１６のドレイン端子とゲート端子とを接続し、同クランプＦＥＴ１６のソース端子に前記プリチャージＦＥＴ１２のゲート端子に接続している。
【００４１】
そして、基準電圧昇圧部１１では、プリチャージＦＥＴ１２のゲート端子に印加する基準電圧を電源電圧よりも昇圧するようにしている。
【００４２】
たとえば、第１のクロック信号ＣＬＫ１が「Ｈ」（Ｈｉｇｈ状態：たとえば、電源電圧）で、第２のクロック信号ＣＬＫ２が「Ｌ」（Ｌｏｗ状態：たとえば、グランド電圧）の場合には、プリチャージＦＥＴ１２のゲート端子の電圧は昇圧ＦＥＴ１３によって電源電圧Ｖｃｃよりも昇圧ＦＥＴ１３の閾値電圧Ｖｔｈだけ降下した電圧Ｖｃｃ−Ｖｔｈになり、その後、第１のクロック信号ＣＬＫ１が「Ｌ」で、第２のクロック信号ＣＬＫ２が「Ｈ」に変化すると、第３のチャージコンデンサ１４で生じる容量カップリングによってプリチャージＦＥＴ１２のゲート端子の基準電圧はもとの電圧Ｖｃｃ−Ｖｔｈよりも所定電圧αだけ上昇した電圧Ｖｃｃ−Ｖｔｈ＋αとなる。
【００４３】
このときに、第３のチャージコンデンサ１４の容量を適宜設定しておくことで、プリチャージＦＥＴ１２のゲート端子の基準電圧を電源電圧Ｖｃｃよりも閾値電圧Ｖｔｈだけ上昇した電圧Ｖｃｃ＋Ｖｔｈにすることができる。なお、基準電圧昇圧部１１では、クランプＦＥＴ１６を設けてプリチャージＦＥＴ１２のゲート端子の基準電圧が電圧Ｖｃｃ＋Ｖｔｈよりも上昇しないようにしている。
【００４４】
そして、プリチャージＦＥＴ１２のゲート端子の基準電圧を電圧Ｖｃｃ＋Ｖｔｈにすると、プリチャージ電圧生成部１０では、プリチャージＦＥＴ１２の閾値電圧Ｖｔｈ分の電圧降下によって、基準電圧である電圧Ｖｃｃ＋Ｖｔｈよりも閾値電圧Ｖｔｈだけ降下した電圧Ｖｃｃをプリチャージ電圧として生成することになる。
【００４５】
したがって、昇圧回路１では、プリチャージ電圧を電源電圧Ｖｃｃと等しくすることができ、従来よりも昇圧に要する時間を短縮することができる。
【００４６】
このように、上記昇圧回路１では、基準電圧昇圧部１１で基準電圧を電源電圧よりも増大させることで、プリチャージ電圧生成部１０で生成するプリチャージ電圧を増大させることができ、チャージポンプ回路２での昇圧に要する時間を短縮することができる。
【００４７】
特に、基準電圧をプリチャージ電圧生成部１０で生じる電圧降下分だけ電源電圧よりも増大させた場合には、プリチャージ電圧を最大値である電源電圧に設定することができ、チャージポンプ回路２での昇圧に要する時間を最小にすることができる。
【００４８】
また、上記昇圧回路１では、第１及び第２のチャージコンデンサ４，５に接続した互いに逆相の第１及び第２のクロック信号ＣＬＫ１，ＣＬＫ２を用いて基準電圧を電源電圧以上に昇圧するようにしているため、チャージポンプ回路２で使用する第１及び第２のクロック信号ＣＬＫ１，ＣＬＫ２のほかに基準電圧を増大させるための専用のクロック信号を別個用意する必要がなくなり、回路規模の増大やそれに伴うコストの増大を防止することができる。
【００４９】
上記の昇圧回路１では、出力電圧が所定値以上となった場合には、出力側の電荷転送部７が既に十分にプリチャージされてしまうため、その電荷転送部７に接続したプリチャージ回路３を機能させる必要がなくなる。
【００５０】
そこで、図３（ブロック図）及び図４（回路図）に示す昇圧回路２１では、出力電圧が所定値以上となった場合に、複数段の電荷転送部７のうちの出力側の電荷転送部７に接続したプリチャージ電圧生成部１０と基準電圧昇圧部１１の動作を停止させるための動作停止部２２を設けている。なお、本昇圧回路２１において、上記昇圧回路１と同一の機能を有するものには、同一の符号を付している。
【００５１】
かかる動作停止部２２は、出力信号Ｖｏｕｔと参照信号Ｖｒｅｆとをコンパレータ素子２３に入力し、同コンパレータ素子２３の出力をインバータ素子２４で反転し、同インバータ素子２４の出力を出力側の電荷転送部７の昇圧ＦＥＴ１３とクランプＦＥＴ１６のドレイン端子に接続している。
【００５２】
これにより、出力電圧が参照信号Ｖｒｅｆの電圧よりも低い場合には、出力側の電荷転送部７に電源電圧を印加する一方、出力電圧が参照信号Ｖｒｅｆの電圧よりも高い場合には、出力側の電荷転送部７に電源電圧を印加しないで、電荷転送部７の動作を停止させるようにしている。
【００５３】
また、動作停止部２２は、インバータ素子２４の出力と第１のクロック信号ＣＬＫ１とをナンド素子２５に入力し、同ナンド素子２５の出力をインバータ素子２６で反転し、同インバータ素子２６の出力を第２のチャージコンデンサ５に接続し、さらには、インバータ素子２４の出力と第２のクロック信号ＣＬＫ２とをナンド素子２７に入力し、同ナンド素子２７の出力をインバータ素子２８で反転し、同インバータ素子２８の出力を第１のチャージコンデンサ４に接続している。
【００５４】
これにより、出力電圧が参照信号Ｖｒｅｆの電圧よりも低い場合には、出力側の電荷転送部７に第１及び第２のクロック信号ＣＬＫ１，ＣＬＫ２を印加する一方、出力電圧が参照信号Ｖｒｅｆの電圧よりも高い場合には、第１及び第２のクロック信号ＣＬＫ１，ＣＬＫ２をナンド素子２５，２７によってマスキングして出力側の電荷転送部７に第１及び第２のクロック信号ＣＬＫ１，ＣＬＫ２を印加しないで、電荷転送部７の動作を停止させるようにしている。
【００５５】
このように、昇圧回路２１では、動作停止部２２により出力側のプリチャージ回路３の動作を停止させることによって、これらの回路での電力消費を無くすことができ、昇圧回路２１での消費電力を少なくすることができる。
【００５６】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００５７】
すなわち、請求項１に係る本発明では、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とを有する昇圧回路において、前記プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、前記基準電圧を電源電圧よりも増大させる基準電圧昇圧部とを有しているため、基準電圧昇圧部で基準電圧を電源電圧よりも増大させることができるので、プリチャージ電圧生成部で生成するプリチャージ電圧を増大させることができ、チャージポンプ回路での昇圧に要する時間を短縮することができる。
【００５８】
また、請求項２に係る本発明では、前記基準電圧昇圧部は、前記チャージコンデンサに接続した前記クロック信号を用いて昇圧を行うように構成しているため、チャージポンプ回路で使用するクロック信号のほかに基準電圧を増大させるためのクロック信号を別個用意する必要がなくなり、回路規模の増大やそれに伴うコストの増大を防止することができる。
【００５９】
また、請求項３に係る本発明では、前記プリチャージ回路は、出力電圧が所定値以上となった場合に、複数段の電荷転送部のうちの出力側の電荷転送部に接続したプリチャージ電圧生成部と基準電圧昇圧部の動作を停止させるための動作停止部を有しているため、動作停止部により出力側のプリチャージ回路の動作を停止させることによって、これらの回路での電力消費を無くすことができ、昇圧回路での消費電力を少なくすることができる。
【図面の簡単な説明】
【図１】本発明に係る昇圧回路を示すブロック図。
【図２】同回路図。
【図３】他実施例としての昇圧回路を示すブロック図。
【図４】同回路図。
【図５】従来の昇圧回路を示す回路図。
【符号の説明】
１，２１  昇圧回路
２  チャージポンプ回路
３  プリチャージ回路
４  第１のチャージコンデンサ
５  第２のチャージコンデンサ
６  電荷転送素子
７  電荷転送部
８  第１のクロック信号線
９  第２のクロック信号線
１０  プリチャージ電圧生成部
１１  基準電圧昇圧部
１２  プリチャージＦＥＴ
１３  昇圧ＦＥＴ
１４  第３のチャージコンデンサ
１５  第４のチャージコンデンサ
１６  クランプＦＥＴ
２２  動作停止部
【図１】
2004304913.tif 000003
【図２】
2004304913.tif 000004
【図３】
2004304913.tif 000005
【図４】
2004304913.tif 000006
【図５】
2004304913.tif 000007