(57)【要約】【課題】回路規模が小さく且つ増幅器として動作する場合に利得を可変することができる周波数変換回路を提供する。【解決手段】トランジスタ１０１とトランジスタ１０２で差動対を構成し、さらにトランジスタ１０２の信号入力側を接地するとともに、そのトランジスタ１０２とトランジスタ１０３とでカスコード型の増幅器を構成し、トランジスタ１０１側とトランジスタ１０３側それぞれに信号を入力した場合に、それらの信号を混合して得た逓倍波信号を出力し、トランジスタ１０３側にのみ信号を入力した場合にその信号を増幅した信号を出力するようにした。これにより、同一の回路構成で逓倍器と増幅器を実現することが、回路規模が小さく、かつ増幅器においてアイソレーション特性の良い周波数変換回路を提供できる。【選択図】      図１
2004297183.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと第２のトランジスタで構成され前記第２のトランジスタの信号入力側が接地された差動対と、前記差動対の第２のトランジスタとカスコード接続される第３のトランジスタと、前記第１のトランジスタに信号を入力するための第１入力回路と、前記第３のトランジスタに信号を入力するための第２入力回路と、前記第１のトランジスタから前記第１入力回路及び第２入力回路夫々に入力された信号を混合した逓倍波信号を取り出すための第１出力回路と、前記第２のトランジスタから前記第２入力回路に入力された信号を増幅した信号を取り出すための第２出力回路と、を具備することを特徴とする周波数変換回路。
【請求項２】
前記第１のトランジスタのバイアスを調整するバイアス回路を具備することを特徴とする請求項１に記載の周波数変換回路。
【請求項３】
前記第１出力回路又は前記第２出力回路は、インピーダンス調整手段を具備することを特徴とする請求項１又は請求項２のいずれかに記載の周波数変換回路。
【請求項４】
前記インピーダンス調整手段は、インピーダンスの変更を可能とする素子と、周波数に応じたインピーダンスデータが記憶された記憶手段と、周波数情報の入力により前記記憶手段に記憶されているインピーダンスデータを読み出し、読み出したインピーダンスデータに基づいて前記素子の値を調整する調整手段と、を具備することを特徴とする請求項３に記載の周波数変換回路。
【請求項５】
請求項１から請求項４のいずれかに記載の周波数変換回路を具備することを特徴とする無線通信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周波数変換回路及び無線通信機に関する。
【０００２】
【従来の技術】
近年の移動体通信では様々な周波数帯が用いられており、今後は１つの無線通信機で様々な周波数を扱うことが求められると考えられる。１つの無線通信機で様々な周波数を扱う場合、中間周数一定で局部発振周波数を変化させることで様々な無線周波数に対応させることができる。しかしながら、発振器による局部発振周波数の可変範囲には制限があるため、逓倍器を用いて可変できる周波数範囲を広げる必要がある。
【０００３】
ところで、従来、逓倍器や混合回路のような周波数変換回路に増幅器の機能を持たせることで、回路の小型化を図った提案がある（例えば、特許文献１参照）。
【０００４】
図５は、周波数変換回路の一種である従来のダブルバランスドミキサ（二重平衡変調器）５０の構成を示す回路図である。この図に示すダブルバランスドミキサ５０は、エミッタを互いに接続した一対のトランジスタよりなる第１差動対５１及び第２の差動対５２と、第１差動対５１と第２の差動対５２にそれぞれ接続され、エミッタが抵抗５３を介して互いに接続されたトランジスタよりなる第３の差動対５４と、第３の差動対５４を構成するトランジスタのエミッタにそれぞれ接続された第１の定電流源５５及び第２の定電流源５６とを具備し、第１、第２の差動対５１及び５２のトランジスタのベースに供給する第１の信号と、第３の差動対５４のトランジスタのベースに供給する第２の信号を混合した第３の信号を出力するように構成されている。
【０００５】
このような構成によれば、第３の差動対５４を構成するトランジスタのうちの一方をオフにして該第３の差動対５４を不平衡にするとともに、オフにしたトランジスタのエミッタに接続した定電流源の動作を停止することで、増幅器としての使用が可能になる。したがって、逓倍器や混合器として使用できる他に増幅器としても使用することができるので、回路の小型化及び消費電流の低減が可能となる。
【０００６】
【特許文献１】
特開平１１−３０８０５４号公報（第４、５頁、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の周波数変換回路においては、トランジスタの数が多いことから回路の小型化に限界があり、また増幅器として使用する場合は回路の一部のみしか用いないためにスペースの有効利用ができておらず、また増幅器として動作する場合に利得を可変することができない問題がある。
【０００８】
本発明は係る点に鑑みてなされたものであり、回路規模が小さく且つ増幅器として動作する場合に利得を可変することができる周波数変換回路及び無線通信機を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に係る発明の周波数変換回路は、第１のトランジスタと第２のトランジスタで構成され前記第２のトランジスタの信号入力側が接地された差動対と、前記差動対の第２のトランジスタとカスコード接続される第３のトランジスタと、前記第１のトランジスタに信号を入力するための第１入力回路と、前記第３のトランジスタに信号を入力するための第２入力回路と、前記第１のトランジスタから前記第１入力回路及び第２入力回路夫々に入力された信号を混合した逓倍波信号を取り出すための第１出力回路と、前記第２のトランジスタから前記第２入力回路に入力された信号を増幅した信号を取り出すための第２出力回路と、を具備する構成を採る。
【００１０】
この構成によれば、第１入力回路と第２入力回路夫々に信号を入力した場合には、第１出力回路から逓倍波の信号が出力され、第２入力回路にのみ信号を入力した場合には、第２出力回路から当該信号を増幅した信号が出力される。このように、逓倍器と増幅器を同一の回路構成で実現することができ、しかもトランジスタの数（３個）が少ないので回路の小型化が可能である。また、第２のトランジスタと第３のトランジスタからなる増幅器をカスコード型で構成しているので、良好なアイソレーション特性が得られる。また、逓倍器と増幅器を同一の回路構成で実現できることから、逓倍した信号と基本信号との切り替えを行うための回路を必要としない。
【００１１】
請求項２に係る発明の周波数変換回路は、請求項１に係る発明の周波数変換回路において、前記第１のトランジスタのバイアスを調整するバイアス回路を具備する構成を採る。
【００１２】
この構成によれば、第１のトランジスタのバイアスを調整することができるので、本回路を増幅器として使用する場合に、その利得の調整を行うことが可能となる。すなわち、増幅器として使用できるとともに、その利得の調整が可能な周波数変換回路を提供できる。
【００１３】
請求項３に係る発明の周波数変換回路は、請求項１又は請求項２のいずれかに係る発明の周波数変換回路において、前記第１出力回路又は前記第２出力回路は、インピーダンス調整手段を具備する構成を採る。
【００１４】
この構成によれば、第１出力回路又は第２出力回路のインピーダンスを任意の値に調整できるので、広帯域な周波数変換回路を実現できる。
【００１５】
請求項４に係る発明の周波数変換回路は、請求項３に係る発明の周波数変換回路において、前記インピーダンス調整手段は、インピーダンスの変更を可能とする素子と、周波数に応じたインピーダンスデータが記憶された記憶手段と、周波数情報の入力により前記記憶手段に記憶されているインピーダンスデータを読み出し、読み出したインピーダンスデータに基づいて前記素子の値を調整する調整手段と、を具備する構成を採る。
【００１６】
請求項５に係る発明の無線通信機は、請求項１から請求項４のいずれかに係る発明の周波数変換回路を具備する構成を採る。
【００１７】
この構成によれば、小型、低消費電力、広帯域をカバーできる無線通信機を提供できる。
【００１８】
【発明の実施の形態】
本発明の骨子は、第１、第２のトランジスタで差動対を構成し、さらに第２のトランジスタの信号入力側を接地するとともに、その第２のトランジスタと新たな第３のトランジスタとでカスコード型の増幅器を構成し、第１のトランジスタ側と第３のトランジスタ側それぞれに信号を入力した場合に、それらの信号を混合した逓倍波信号を出力するようにし、第３のトランジスタ側にのみ信号を入力した場合に、その信号を増幅した信号を出力するようにして、逓倍器と増幅器を同一の回路構成で実現することである。
【００１９】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る周波数変換回路を示す回路図である。
本実施の形態に係る周波数変換回路は、シングルバランスドミキサを基本構成とするものであり、特徴としては逓倍器と増幅器を同一の回路構成で実現したものである。
【００２０】
図１において、本実施の形態に係る周波数変換回路は、差動対を成す２つのトランジスタ（第１のトランジスタ）１０１及びトランジスタ（第２のトランジスタ）１０２と、トランジスタ１０２とカスコード接続されたトランジスタ（第３のトランジスタ）１０３と、トランジスタ１０２のベースと接地との間に介挿されたコンデンサ１０４と、トランジスタ１０１のベースと入力端子Ｔｉ−１との間に介挿された入力回路（第１入力回路）１０５と、トランジスタ１０１のベースと直流電源１０６との間に介挿されたバイアス回路１０７と、トランジスタ１０２のベースと直流電源１０８との間に介挿されたバイアス回路１０９と、トランジスタ１０３のベースと入力端子Ｔｉ−２との間に介挿された入力回路（第２入力回路）１１０と、トランジスタ１０３のベースと直流電源１１１との間に介挿されたバイアス回路１１２と、トランジスタ１０１のコレクタと出力端子Ｔｏ−１との間に介挿された出力回路（第１出力回路）１１３と、トランジスタ１０２のコレクタと出力端子Ｔｏ−２との間に介挿された出力回路（第２出力回路）１１４と、トランジスタ１０１のコレクタと直流電源１１５との間に介挿された負荷１１６と、トランジスタ１０２のコレクタと直流電源１１５との間に介挿された負荷１１７とを備えて構成される。
【００２１】
入力回路１０５及び入力回路１１０には図示せぬ発振器（例えば、局部発振器）からの信号が入力される。この場合、入力回路１０５に入力される信号の周波数をｆ１とし、入力回路１１０に入力される信号の周波数をｆ２とすると、トランジスタ１０１及びトランジスタ１０２双方のコレクタからｆ１＋ｆ２とした逓倍波の信号が出力される。
【００２２】
ここで、出力回路１１３及び出力回路１１４のインピーダンス整合を２逓倍波に設定すると、双方の出力回路１１３、１１４からはｆ１＋ｆ２の信号が出力される。特に、本実施の形態では、出力回路１１３から周波数ｆ１＋ｆ２の逓倍波信号を取り出すためにインピーダンス整合をとるようにしており、また出力回路１１４から周波数ｆ２の信号を増幅した信号を取り出すためにインピーダンス整合をとるようにしている。周波数ｆ２の信号は、カスコード接続されたトランジスタ１０２とトランジスタ１０３とによって増幅される。
【００２３】
すなわち、本実施の形態に係る周波数変換回路は、逓倍器として使用する場合は、トランジスタ１０１の入力回路１０５及びトランジスタ１０３の入力回路１１０それぞれに信号を入力することで、トランジスタ１０１の出力回路１１３から２逓倍波の信号が出力される。増幅器として使用する場合は、トランジスタ１０３の入力回路１１０に信号を入力することで、トランジスタ１０２の出力回路１１４から増幅された信号が出力される。なお、このときトランジスタ１０２はベース接地型増幅器として動作する。また、トランジスタ１０２とトランジスタ１０３がカスコード型に接続されているため、良好なアイソレーション特性が得られる。
【００２４】
次に、本実施の形態に係る周波数変換回路の動作について説明する。
逓倍器として使用するときは、上述したように入力回路１０５と入力回路１１０に同一周波数の信号を入力することで、トランジスタ１０１〜トランジスタ１０３がシングルバランスミキサとして動作し、出力回路１１３より２逓倍波の信号を出力する。この際、出力回路１１３のインピーダンス整合を２逓倍波に調整することで、効率よく２逓倍波を得ることができる。
【００２５】
一方、増幅器として使用するときは、入力回路１１０に信号を入力し、トランジスタ１０２とトランジスタ１０３をカスコード型増幅器として動作させて、出力回路１１４より増幅した信号を出力する。この際、出力回路１１４のインピーダンス整合を入力信号に調整することで、効率よく入力信号の増幅信号を得ることができる。
【００２６】
このように、本実施の形態に係る周波数変換回路によれば、トランジスタ１０１とトランジスタ１０２で差動対を構成し、さらにトランジスタ１０２の信号入力側を接地するとともに、そのトランジスタ１０２とトランジスタ１０３とでカスコード型の増幅器を構成し、トランジスタ１０１側とトランジスタ１０３側それぞれに信号を入力した場合に、それらの信号を混合して得た逓倍波信号を出力し、トランジスタ１０３側にのみ信号を入力した場合に、その信号を増幅した信号を出力するようにしたので、同一の回路構成で逓倍器と増幅器を実現することができる。したがって、回路規模が小さく、かつ増幅器においてアイソレーション特性の良い周波数変換回路を提供することができる。
【００２７】
（実施の形態２）
図２は、本発明の実施の形態２に係る周波数変換回路を示す回路図である。なお、この図において前述した図１と共通する部分には同一の符号を付けてその説明を省略する。
【００２８】
本実施の形態に係る周波数変換回路は、トランジスタ１０１にベースバイアスを印加するとともに、その調整が可能なバイアス調整回路２００を備えている。そして、本実施の形態に係る周波数変換回路を増幅器として使用する場合は、トランジスタ１０３及びトランジスタ１０２をカスコード型増幅器として動作させて、増幅した信号を出力回路１１４より出力する。このとき利得はトランジスタ１０１の電流分岐Ｉ１０１とトランジスタ１０２の電流分岐Ｉ１０２に流れる電流の比によって決定される。トランジスタ１０３の電流は一定であるため、バイアス調整回路２００によりトランジスタ１０１のベース電圧を調整して電流分岐Ｉ１０１を減少させることで、電流分岐Ｉ１０２が増加するので利得も増加する。逆に、電流分岐Ｉ１０１を増加させることで電流分岐Ｉ１０２が減少するので利得も減少する。
すなわち、本回路を増幅器として使用する場合に、バイアス調整回路２００の調整により、その増幅率を任意に調整することができる。
【００２９】
このように、本実施の形態に係る周波数変換回路によれば、トランジスタ１０１のベースバイアスを調整できるバイアス調整回路２００を備えたので、本回路を増幅器として使用した場合に利得を任意に変化させることができる。したがって、回路規模が小さく、かつ増幅器において利得可変が可能な周波数変換回路を提供することが可能となる。
【００３０】
なお、本実施の形態では、バイアス調整回路２００にてベースバイアスを調整することで利得を変化させているが、バイアス回路１０９に同様のバイアス調整機能を追加することで同様の動作が可能である。
【００３１】
（実施の形態３）
図３は、本発明の実施の形態３に係る周波数変換回路を示す回路図である。なお、この図において前述した図１と共通する部分には同一の符号を付けてその説明を省略する。また、この図においては、直流電源１１５と負荷１１６及び１１７を省略している。
【００３２】
本実施の形態に係る周波数変換回路は、インピーダンス調整が可能な出力回路３００を備えている。
図３に示すように、出力回路３００は、インダクタ３０１と、可変抵抗３０２と、容量を可変できるコンデンサ３０３と、周波数に応じたインピーダンスデータが記憶されているメモリ３０４と、メモリ３０４に記憶されたインピーダンスデータに基づいて可変抵抗３０２の抵抗値とコンデンサ３０３の容量を可変するマイコン３０５とを備えて構成される。
【００３３】
インダクタ３０１と可変抵抗３０２は並列接続されており、その一端がトランジスタ１０２のコレクタに接続され、他端が出力端子Ｔｏ−２とコンデンサ３０３の一端に接続されている。コンデンサ３０３の他端は接地されている。マイコン３０５は、周波数情報の制御電圧Ｖｃｏｎｔが入力されると、それに応じたインピーダンスデータをメモリ３０４から読み出し、読み出したインピーダンスデータに基づいて可変抵抗３０２の抵抗値とコンデンサ３０３の容量を可変する。すなわち、指定された周波数に整合するインピーダンス設定が行われる。
【００３４】
なお、この出力回路３００と同じ出力回路を追加して、トランジスタ１０１側に設けても良い。
【００３５】
また、出力回路３００は、図４に示すような構成の出力回路３００Ａに置き換えることも可能である。この出力回路３００Ａは、出力回路３００においてコンデンサ３０３と、インダクタ３０１及び可変抵抗３０２からなる並列回路を入れ替えた構成を採るもので、この構成でも勿論インピーダンス調整が可能である。
さらに、出力回路３００の応用例として、コンデンサ３０３を入力側に配置させることも可能である。このように、インピーダンス整合が可能な構成であれば、どのようなものでも適用可能である。
【００３６】
このように、本実施の形態に係る周波数変換回路によれば、インピーダンス調整が可能な出力回路３００を備えたので、出力周波数毎にインピーダンスを変更することができる。したがって、回路規模が小さく、かつ広帯域な周波数変換回路を提供することが可能となる。
【００３７】
なお、上記実施の形態１から実施の形態３の各周波数変換回路は、携帯電話、ＰＨＳ（Ｐｅｒｓｏｎａｌ  Ｈａｎｄｙ−ｐｈｏｎｅ  Ｓｙｓｔｅｍ）などの各種無線通信機に用いることができ、これによって、小型、低消費電力、広帯域をカバーできる無線通信機を実現することができる。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、逓倍器と増幅器を同一の回路構成で実現できることができるため、回路規模が小さくかつ増幅器においてアイソレーション特性が良好な周波数変換回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る周波数変換回路を示す回路図
【図２】本発明の実施の形態２に係る周波数変換回路を示す回路図
【図３】本発明の実施の形態３に係る周波数変換回路を示す回路図
【図４】本発明の実施の形態３に係る周波数変換回路における出力回路の応用例を示す回路図
【図５】従来の周波数変換回路を示す回路図
【符号の説明】
１０１〜１０３  トランジスタ
１０４  コンデンサ
１０５、１１０  入力回路
１０６、１０８、１１１、１１５  直流電源
１０７、１０９、１１２  バイアス回路
１１３、１１４、３００、３００Ａ  出力回路
１１６、１１７  負荷
２００  バイアス調整回路
３０１  インダクタ
３０２  可変抵抗
３０３  コンデンサ
３０４  メモリ
３０５  マイコン
Ｔｉ−１、Ｔｉ−２  入力端子
Ｔｏ−１、Ｔｏ―２  出力端子
【図１】
2004297183.tif 000003
【図２】
2004297183.tif 000004
【図３】
2004297183.tif 000005
【図４】
2004297183.tif 000006
【図５】
2004297183.tif 000007