(57)【要約】【課題】内部回路で消費される電力を大幅に削減することができ、入力パルスからの電力によるカウント動作の安定化を図ることができるカウンタ装置およびカウント方法を提供する。【解決手段】読出しおよび書込み動作の処理を同一サイクルに実行するとともに、不揮発性メモリ２４に記憶するカウント値のデータをグレイコードの形式で記憶することにより、不揮発性メモリ２４への読出しおよび書込み動作の処理時間を削減するとともに、インクリメント回路２６によるインクリメントの前後で変化するビット数を常に１ビットに限定する。【選択図】    図５
2004304381.tif 000002
【特許請求の範囲】
【請求項１】
パルスの入力毎にカウント値を更新して記憶し、その記憶データに対して無電源時の不揮発性を有するカウンタ装置であって、前記パルスから動作に必要な電力を生成する整流回路と、前記パルスの入力毎にその入力を検出するパルス検出回路と、前記不揮発性を有し前記無電源時でも前記カウント値を記憶する不揮発性メモリと、前記不揮発性メモリに記憶したカウント値をインクリメントするインクリメント回路と、前記パルスの入力検出時に前記不揮発性メモリに対する前記インクリメント回路からの前記カウント値の記憶を制御する制御回路とを有し、前記制御回路は、前記不揮発性メモリに対する前記カウント値の読出し動作および書込み動作を、同一サイクルで同時に実行するよう構成したことを特徴とするカウンタ装置。
【請求項２】
パルスの入力毎にカウント値を更新して記憶し、その記憶データに対して無電源時の不揮発性を有するカウンタ装置であって、前記パルスから動作に必要な電力を生成する整流回路と、前記パルスの入力毎にその入力を検出するパルス検出回路と、前記不揮発性を有し前記無電源時でも前記カウント値を記憶する不揮発性メモリと、前記不揮発性メモリに記憶したカウント値をインクリメントするインクリメント回路と、前記パルスの入力検出時に前記不揮発性メモリに対する前記インクリメント回路からの前記カウント値の記憶を制御する制御回路とを有し、前記制御回路は、前記不揮発性メモリに対して前記カウント値をグレイコードの形式で記憶するよう構成したことを特徴とするカウンタ装置。
【請求項３】
パルスの入力毎にカウント値を更新して記憶し、その記憶データに対して無電源時の不揮発性を有するカウンタ装置であって、前記パルスから動作に必要な電力を生成する整流回路と、前記パルスの入力毎にその入力を検出するパルス検出回路と、前記不揮発性を有し前記無電源時でも前記カウント値を記憶する不揮発性メモリと、前記不揮発性メモリに記憶したカウント値をインクリメントするインクリメント回路と、前記パルスの入力検出時に前記不揮発性メモリに対する前記インクリメント回路からの前記カウント値の記憶を制御する制御回路とを有し、前記制御回路は、前記不揮発性メモリに対する前記カウント値の読出し動作および書込み動作を、同一サイクルで同時に実行し、かつ前記不揮発性メモリに対して前記カウント値をグレイコードの形式で記憶するよう構成したことを特徴とするカウンタ装置。
【請求項４】
無電源時でも記憶データが保持可能な不揮発性を有する不揮発性メモリに対して、パルスの入力毎にカウント値を更新して記憶し、入力パルスの個数をカウントするカウント方法であって、前記パルスの入力毎にその入力を検出するステップと、前記パルス入力を検出した時に、前記不揮発性メモリに記憶したカウント値を読出してインクリメントするステップと、前記インクリメント後のカウント値を前記不揮発性メモリに対して書込んで記憶するステップとを有し、前記不揮発性メモリに対する前記カウント値の読出し動作および書込み動作を、同一サイクルで同時に実行することを特徴とするカウント方法。
【請求項５】
無電源時でも記憶データが保持可能な不揮発性を有する不揮発性メモリに対して、パルスの入力毎にカウント値を更新して記憶し、入力パルスの個数をカウントするカウント方法であって、前記パルスの入力毎にその入力を検出するステップと、前記パルス入力を検出した時に、前記不揮発性メモリに記憶したカウント値を読出してインクリメントするステップと、前記インクリメント後のカウント値を前記不揮発性メモリに対して書込んで記憶するステップとを有し、前記不揮発性メモリに対して前記カウント値をグレイコードの形式で記憶することを特徴とするカウント方法。
【請求項６】
無電源時でも記憶データが保持可能な不揮発性を有する不揮発性メモリに対して、パルスの入力毎にカウント値を更新して記憶し、入力パルスの個数をカウントするカウント方法であって、前記パルスの入力毎にその入力を検出するステップと、前記パルス入力を検出した時に、前記不揮発性メモリに記憶したカウント値を読出してインクリメントするステップと、前記インクリメント後のカウント値を前記不揮発性メモリに対して書込んで記憶するステップとを有し、前記不揮発性メモリに対する前記カウント値の読出し動作および書込み動作を、同一サイクルで同時に実行するとともに、前記不揮発性メモリに対して前記カウント値をグレイコードの形式で記憶することを特徴とするカウント方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力パルスのカウント値を更新して記憶し、その記憶データに対して無電源時の不揮発性を有するカウンタ装置およびそれによるカウント方法に関するものである。
【０００２】
【従来の技術】
従来から、入力パルスのカウント値を記憶するカウンタ装置として、不揮発性メモリを利用する不揮発性カウンタがよく利用される。このような不揮発性カウンタ（例えば、特許文献１を参照）は、外部から電源が与えられていない無電源時でも記憶データに対して不揮発性を有しており、例えば停電中でも記憶データを保持できるため、車両の走行距離メータや、水道メータ等の各種計測機器における計測値カウンタとして広く応用されている。
【０００３】
以上のような従来のカウンタ装置について、図面を参照しながら、以下に説明する。
図１は従来のカウンタ装置の構成を示すブロック図であり、入力端子に発生するパルスを検出したときにカウンタの値を更新する不揮発性のカウンタ装置の構成図である。図１において、入力端子に発生するパルスは、その入力毎にパルス検出回路１１により検出される。また、入力パルスを整流回路１２により整流することで得られる電力を、電源間容量１３に蓄える。この電源間容量１３に蓄えられた電力によりカウント動作を行わせることで、外部からの電源供給を必要としないカウント動作が可能である。
【０００４】
まず、カウント動作の開始時には、不揮発性メモリ１４には、カウント値の初期データとして、例えば、１ワード当たりのビット数を４ビットとして、２進数のバイナリコード形式で”００００”が記憶されている。
【０００５】
次に、パルス検出回路１１により入力端子にパルスの発生を検出すると、制御回路１５により、不揮発性メモリ１４に記憶されているカウンタの値が読み出されてインクリメント回路１６に入力され、このインクリメント回路１６のインクリメント動作により算出される新しいカウント値のデータを、再度、不揮発性メモリ１４に書き戻す。
【０００６】
以上のように、カウンタ装置に不揮発性メモリを用いることにより、入力端子にパルスが発生する度に、カウント値を更新し、外部電源を必要としないカウンタ装置を実現している。
【０００７】
上記カウンタ装置の構成要素である不揮発性メモリには、しばしば強誘電体メモリが使用され、その典型的な強誘電体メモリの構造を図２に示す。このような強誘電体メモリにデータを書込むプロセスを、図２および図３のタイミング図を用いて、以下に説明する。
【０００８】
ＤＩＮに入力されたデータは、ＤＩ＿ＥＮＡ信号によりデータ入力バッファＢ１を経由してビット線ＢＬに供給される。アクセス対象となるメモリセルのワード線制御信号ＷＬがハイにセットされると、ビット線ＢＬとセルプレート信号ＣＰの電位差がデータとして強誘電体キャパシタＣＦに印加され、電荷が蓄えられる。セルプレート信号ＣＰは０データ書き込み期間はハイに、１データ書込み期間はローに制御される。
【０００９】
その後、ワード線制御信号ＷＬはローにセットされ、強誘電体キャパシタＣＦは、ビット線から電気的に切断されるが、蓄えられた電荷は電源を途絶後も保持される。
【００１０】
次に、強誘電体メモリのデータを読出すプロセスを、図２および図４のタイミング図を用いて説明する。
アクセス対象となるメモリセルのワード線制御信号ＷＬがハイにセットされると、強誘電体キャパシタＣＦに蓄えられていた電荷がビット線ＢＬに流れ、ＢＬに微小信号が発生する。この微小信号はセンスアンプ回路Ａ１により増幅され、ＤＯ＿ＬＡＴ信号により、データ出力バッファＢ２でラッチされ、ＤＯＵＴに出力される。図２に示すような強誘電体メモリはデータ読出し時にデータが破壊されるため、データの再書き込みの処理が必要とされる。
【００１１】
【特許文献１】
特開平７−３２４９４２号公報
【００１２】
【発明が解決しようとする課題】
しかしながら上記のように、入力パルスを整流して電力を生成し、その電力によりカウンタ動作を完結させるような外部電源を必要としないカウンタ装置においては、内部回路の低消費電力化が要求されるが、内部回路の消費電力が大きいために、不揮発性メモリの動作に必要な電源レベルを供給できない場合、カウンタの動作が不安定になって正常に行われなかったり、不揮発性メモリに記憶されているデータが破壊されたりする可能性があるという問題点を有していた。
【００１３】
本発明は、上記従来の問題点を解決するもので、内部回路で消費される電力を大幅に削減することができ、入力パルスからの電力によるカウント動作の安定化を図ることができるカウンタ装置およびカウント方法を提供する。
【００１４】
【課題を解決するための手段】
上記の課題を解決するために、本発明の請求項１に記載のカウンタ装置は、パルスの入力毎にカウント値を更新して記憶し、その記憶データに対して無電源時の不揮発性を有するカウンタ装置であって、前記パルスから動作に必要な電力を生成する整流回路と、前記パルスの入力毎にその入力を検出するパルス検出回路と、前記不揮発性を有し前記無電源時でも前記カウント値を記憶する不揮発性メモリと、前記不揮発性メモリに記憶したカウント値をインクリメントするインクリメント回路と、前記パルスの入力検出時に前記不揮発性メモリに対する前記インクリメント回路からの前記カウント値の記憶を制御する制御回路とを有し、前記制御回路は、前記不揮発性メモリに対する前記カウント値の読出し動作および書込み動作を、同一サイクルで同時に実行するよう構成したことを特徴とする。
【００１５】
また、本発明の請求項４に記載のカウント方法は、無電源時でも記憶データが保持可能な不揮発性を有する不揮発性メモリに対して、パルスの入力毎にカウント値を更新して記憶し、入力パルスの個数をカウントするカウント方法であって、前記パルスの入力毎にその入力を検出するステップと、前記パルス入力を検出した時に、前記不揮発性メモリに記憶したカウント値を読出してインクリメントするステップと、前記インクリメント後のカウント値を前記不揮発性メモリに対して書込んで記憶するステップとを有し、前記不揮発性メモリに対する前記カウント値の読出し動作および書込み動作を、同一サイクルで同時に実行する方法としたことを特徴とする。
【００１６】
以上により、読出しデータの再書込みの際に、リード・モディファイ・ライト機能を利用することにより、データをいったん読出し、そのデータを再度書込みする場合に発生する処理時間を省くことを可能とし、処理時間に対応する電力の増大を抑えることができる。
【００１７】
また、本発明の請求項２に記載のカウンタ装置は、パルスの入力毎にカウント値を更新して記憶し、その記憶データに対して無電源時の不揮発性を有するカウンタ装置であって、前記パルスから動作に必要な電力を生成する整流回路と、前記パルスの入力毎にその入力を検出するパルス検出回路と、前記不揮発性を有し前記無電源時でも前記カウント値を記憶する不揮発性メモリと、前記不揮発性メモリに記憶したカウント値をインクリメントするインクリメント回路と、前記パルスの入力検出時に前記不揮発性メモリに対する前記インクリメント回路からの前記カウント値の記憶を制御する制御回路とを有し、前記制御回路は、前記不揮発性メモリに対して前記カウント値をグレイコードの形式で記憶するよう構成したことを特徴とする。
【００１８】
また、本発明の請求項５に記載のカウント方法は、無電源時でも記憶データが保持可能な不揮発性を有する不揮発性メモリに対して、パルスの入力毎にカウント値を更新して記憶し、入力パルスの個数をカウントするカウント方法であって、前記パルスの入力毎にその入力を検出するステップと、前記パルス入力を検出した時に、前記不揮発性メモリに記憶したカウント値を読出してインクリメントするステップと、前記インクリメント後のカウント値を前記不揮発性メモリに対して書込んで記憶するステップとを有し、前記不揮発性メモリに対して前記カウント値をグレイコードの形式で記憶する方法としたことを特徴とする。
【００１９】
以上により、不揮発性メモリに記憶されるカウント値のデータがグレイコード形式で表されているため、インクリメント動作の前後で変化するビット数を、常に１ビットに限定することが可能となり、ビット線の電圧遷移時の充放電電流を大幅に減少させることができる。
【００２０】
また、本発明の請求項３に記載のカウンタ装置は、パルスの入力毎にカウント値を更新して記憶し、その記憶データに対して無電源時の不揮発性を有するカウンタ装置であって、前記パルスから動作に必要な電力を生成する整流回路と、前記パルスの入力毎にその入力を検出するパルス検出回路と、前記不揮発性を有し前記無電源時でも前記カウント値を記憶する不揮発性メモリと、前記不揮発性メモリに記憶したカウント値をインクリメントするインクリメント回路と、前記パルスの入力検出時に前記不揮発性メモリに対する前記インクリメント回路からの前記カウント値の記憶を制御する制御回路とを有し、前記制御回路は、前記不揮発性メモリに対する前記カウント値の読出し動作および書込み動作を、同一サイクルで同時に実行し、かつ前記不揮発性メモリに対して前記カウント値をグレイコードの形式で記憶するよう構成したことを特徴とする。
【００２１】
また、本発明の請求項６に記載のカウント方法は、無電源時でも記憶データが保持可能な不揮発性を有する不揮発性メモリに対して、パルスの入力毎にカウント値を更新して記憶し、入力パルスの個数をカウントするカウント方法であって、前記パルスの入力毎にその入力を検出するステップと、前記パルス入力を検出した時に、前記不揮発性メモリに記憶したカウント値を読出してインクリメントするステップと、前記インクリメント後のカウント値を前記不揮発性メモリに対して書込んで記憶するステップとを有し、前記不揮発性メモリに対する前記カウント値の読出し動作および書込み動作を、同一サイクルで同時に実行するとともに、前記不揮発性メモリに対して前記カウント値をグレイコードの形式で記憶する方法としたことを特徴とする。
【００２２】
以上により、読出しデータの再書込みの際に、リード・モディファイ・ライト機能を利用することにより、データをいったん読出し、そのデータを再度書込みする場合に発生する処理時間を省くことを可能とし、処理時間に対応する電力の増大を抑えるとともに、不揮発性メモリに記憶されるカウント値のデータがグレイコード形式で表されているため、インクリメント動作の前後で変化するビット数を、常に１ビットに限定することが可能となり、ビット線の電圧遷移時の充放電電流を大幅に減少させることができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を示すカウンタ装置およびカウント方法について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のカウンタ装置およびカウント方法を説明する。
【００２４】
なお、本実施の形態１のカウンタ装置の基本構成は、図１の場合と同じであるが、本実施の形態１の特徴としては、制御回路は、不揮発性メモリが読出し動作と書込み動作を同一サイクルに行うように機能（リード・モディファイ・ライト機能）するように、その不揮発性メモリを制御するよう構成されている。
【００２５】
つまり、データの読出し時において、従来の読出し動作と、本実施の形態のリード・モディファイ・ライト動作との違いは、不揮発性メモリ内のメモリセルからデータを読み出した後に、従来は、読み出したデータをメモリセルに再書込みするという動作を実行するのに対し、本実施の形態では、読出しデータを再書き込みすることなく、読出し動作と同一サイクル中に、ＤＩＮに入力されたデータをメモリセルに書き込むようにしている。このリード・モディファイ・ライト動作を、図２および図６を用いて以下に説明する。
【００２６】
図６は本実施の形態１のカウンタ装置におけるリード・モディファイ・ライト動作を示すタイミング図であり、不揮発性メモリのリード・モディファイ・ライト機能による動作を示す。
【００２７】
最初に、アクセス対象となるメモリセルのワード線制御信号ＷＬがハイにセットされると、強誘電体キャパシタＣＦに蓄えられていた電荷がビット線ＢＬに流れ、センスアンプ回路Ａ１により増幅され、ＤＯ＿ＥＮＡ信号によりデータ出力バッファＢ２でラッチされ、ＤＯＵＴに出力される。ＤＯＵＴに出力されたデータはインクリメント回路に入力され、インクリメントされたデータはインクリメント回路からＤＩＮに入力される。
【００２８】
次に、ＤＩ＿ＥＮＡ信号により、ＤＩＮに入力された信号は、データ入力バッファＢ１を経由しビット線ＢＬに供給される。ワード線制御信号ＷＬは既にハイにセットされているので、ビット線ＢＬとセルプレート信号ＣＰの電位差がデータとして強誘電体キャパシタＣＦに印加され、電荷が蓄えられる。その後、ワード線制御信号ＷＬはローにセットされ、リード・モディファイ・ライト動作が完了する。
【００２９】
このように、不揮発性カウント装置にリード・モディファイ・ライト機能を利用することにより、読み出したデータを再書込みする動作を省略することができるため、その動作時間を省くことができ、処理時間に対応する電力の増大を抑えることができる。
（実施の形態２）
本発明の実施の形態２のカウンタ装置およびカウント方法を説明する。
【００３０】
本実施の形態２の特徴は、パルス入力に対してそのカウント値のデータを不揮発性メモリに記憶する場合、そのデータをグレイコードの形式で記憶することである。なお、ここで、不揮発性メモリには、カウント値のデータが、例えば１ワード当たりのビット数を４ビットとして記憶されるものとする。
【００３１】
図５は本実施の形態２のカウンタ装置の構成を示すブロック図であり、図６は本実施の形態２のカウンタ装置におけるリード・モディファイ・ライト動作を示すタイミング図である。また、図７は本実施の形態２のカウンタ装置におけるグレイ−バイナリ変換回路の動作概念を示すブロック図であり、図８は本実施の形態２のカウンタ装置におけるバイナリ−グレイ変換回路の動作概念を示すブロック図である。また、図９は本実施の形態２のカウンタ装置におけるバイナリコードとグレイコードとの対応説明図であり、図７および図８に示す各変換回路で生成されるバイナリコードとグレイコードの１０進数との対応例を示す。
【００３２】
図５において、入力端子に発生するパルスは、その入力毎にパルス検出回路２１により検出される。また、入力パルスを整流回路２２により整流することで得られる電力を、電源間容量２３に蓄える。この電源間容量２３に蓄えられた電力によりカウント動作を行わせることで、外部からの電源供給を必要としないカウント動作が可能である。
【００３３】
まず、カウント動作の開始時には、不揮発性メモリ２４には、カウント値の初期データとして、１ワード当たりのビット数を４ビットとしてグレイコード形式で、例えば”００００”が記憶されている。
【００３４】
次に、パルス検出回路２１により入力端子にパルスの発生を検出すると、制御回路２５により、不揮発性メモリ２４に記憶されているカウンタの値が読み出される。読み出されたカウンタ値のデータは、図７に示すグレイ−バイナリ変換回路２７によりバイナリコード形式のデータに変換され、インクリメント回路２６に入力される。この入力データはインクリメント回路２６でインクリメントされた後に、図８に示すバイナリ−グレイ変換回路２８に入力されて、グレイコード形式のデータに変換され、再度、不揮発性メモリ２４に書き戻される。
【００３５】
このようにして、不揮発性メモリ２４のカウンタ値データは、入力端子へのパルス入力毎に、制御回路２５によってインクリメントされた新たなデータに更新された状態で記憶されるが、このデータ更新の際には、図９に示すように、バイナリコードの場合は、連続する２つのコード間で全てのビット数が変化することもありうるのに対し、グレイコードは、全ての連続する２つのコード間で１ビットしか変化しない。
【００３６】
ここで、不揮発性メモリのリード・モディファイ・ライト動作時の消費電力は、動作前後で変化するビット数に関係する。すなわち、変化するビット数が少ないほど消費電力が小さくなる。これは、図６のリード・モディファイ・ライトのタイミング図に示されるように、動作前後でデータが変化する場合はＤＩ＿ＥＮＡ信号のタイミングで、ビット線ＢＬの電圧がハイからローもしくはローからハイに遷移するのに対し、動作前後でデータが変化しない場合は、ビット線の電圧がハイのままもしくはローのままに固定されるためである。
【００３７】
一般的にビット線には比較的大きい寄生容量が付与されているので、ビット線の電圧遷移時には、大きい充放電電流が流れるが、本実施の形態２によれば、上記のように、不揮発性メモリに記憶されるカウント値のデータがグレイコード形式で表されているため、インクリメント動作の前後で変化するビット数を、常に１ビットに限定することができ、ビット線の電圧遷移時の充放電電流を大幅に減少させることができる。
【００３８】
上記の各実施の形態により、内部回路で消費される電力を大幅に削減することができ、入力パルスからの電力によるカウント動作の安定化を図ることができる。
【００３９】
なお、上記の各実施の形態の両方を組み合わせた場合も、実施することができ、上記の各実施の形態の両方の作用効果が得られ、より一層、内部回路での消費電力を削減することができ、さらにカウント動作の安定化を図ることができる。
【００４０】
【発明の効果】
以上のように本発明によれば、読出しデータの再書込みの際に、リード・モディファイ・ライト機能を利用することにより、データをいったん読出し、そのデータを再度書込みする場合に発生する処理時間を省くことができ、処理時間に対応する電力の増大を抑えることができる。
【００４１】
また、不揮発性メモリに記憶されるカウント値のデータがグレイコード形式で表されているため、インクリメント動作の前後で変化するビット数を、常に１ビットに限定することが可能となり、ビット線の電圧遷移時の充放電電流を大幅に減少させることができる。
【００４２】
そのため、内部回路で消費される電力を大幅に削減することができ、入力パルスからの電力によるカウント動作の安定化を図ることができる。
したがって、カウンタ装置として、例えば、入力パルスを整流することで電力を生成するような外部電源を必要としない構成において、電源電圧の低下を抑制することができ、カウント動作の安定化を図ることができる。
【図面の簡単な説明】
【図１】従来のカウンタ装置の構成を示すブロック図
【図２】同従来例のカウンタ装置における不揮発性メモリのセル構造図
【図３】同従来例のカウンタ装置におけるデータ書込み時のタイミング図
【図４】同従来例のカウンタ装置におけるデータ読出し時のタイミング図
【図５】本発明の実施の形態のカウンタ装置の構成を示すブロック図
【図６】同実施の形態のカウンタ装置におけるリード・モディファイ・ライト動作を示すタイミング図
【図７】同実施の形態のカウンタ装置におけるグレイ−バイナリ変換回路の動作概念を示すブロック図
【図８】同実施の形態のカウンタ装置におけるバイナリ−グレイ変換回路の動作概念を示すブロック図
【図９】同実施の形態のカウンタ装置におけるバイナリコードとグレイコードとの対応説明図
【符号の説明】
１１、２１    パルス検出回路
１２、２２    整流回路
１３、２３    電源間容量
１４、２４    不揮発性メモリ
１５、２５    制御回路
１６、２６    インクリメント回路
２７    グレイ−バイナリ変換回路
２８    バイナリ−グレイ変換回路
【図１】
2004304381.tif 000003
【図２】
2004304381.tif 000004
【図３】
2004304381.tif 000005
【図４】
2004304381.tif 000006
【図５】
2004304381.tif 000007
【図６】
2004304381.tif 000008
【図７】
2004304381.tif 000009
【図８】
2004304381.tif 000010
【図９】
2004304381.tif 000011