(57)【要約】【課題】ＣＰＵとカメラモジュールに接続される２つのインタフェースを備えた表示制御装置を有する表示装置におけるＣＰＵからカメラモジュールへ制御信号を転送するインタフェースを不要として信号線の増加を無くし、かつＴＶ電話等で用いられるリアルタイムの双方向通信を可能とする。【解決手段】ＣＰＵ１０７から入力される信号をそのままカメラモジュール１０６へ転送するカメラ制御モードを備えることでＣＰＵ１０７とカメラモジュール１０６との物理的なインタフェースを不要とする。表示制御装置１００にカメラモジュール１０６からの撮影データを少なくとも一画面分保持するメモリ手段１０８を設け、ＣＰＵ１０７から入力される画像データの転送の合間を縫って撮影データをＣＰＵ１０７へ出力するＴＶ電話モードを備えた。【選択図】                図１
2004312082.tif 000002
【特許請求の範囲】
【請求項１】
カメラインターフェース回路と、ＣＰＵインターフェース回路と、フレームメモリとの間で前記カメラインターフェース回路からの動画または静止画を含む撮像データと前記ＣＰＵインターフェース回路からの画像データの書込みと読み出しを行うメモリインターフェース回路と、前記ＣＰＵインターフェース回路からの撮像制御データを前記カメラインターフェース回路に出力すると共に、前記メモリインターフェース回路からの前記撮像データまたは前記画像データもしくは該撮像データと該画像データとの合成データの何れかを表示信号として出力する合成処理回路を有する表示制御回路と、
前記表示制御回路から出力される前記表示信号を表示するディスプレイとを具備することを特徴とする表示装置。
【請求項２】
カメラモジュールとの間で動画または静止画を含む撮像データや該カメラモジュールの撮像制御データの入出力を行うカメラインターフェース回路と、
ＣＰＵとの間で該ＣＰＵからの画像データや前記撮像制御データの入出力を行うＣＰＵインターフェース回路と、フレームメモリとの間で前記カメラインターフェース回路からの前記撮像データと前記ＣＰＵインターフェース回路からの前記画像データの書込みと読出しを行うメモリインターフェース回路と、前記ＣＰＵインターフェース回路を介して前記撮像制御データを前記カメラインターフェース回路に出力すると共に、前記メモリインターフェース回路からの前記撮像データまたは前記画像データもしくは該撮像データと該画像データとの合成データの何れかを表示信号として出力する合成処理回路とを有する表示制御回路と、
前記表示制御回路から出力される前記表示信号を表示するディスプレイとを具備することを特徴とする表示装置。
【請求項３】
カメラモジュールとの間で動画または静止画を含む撮像データや該カメラモジュールの撮像制御データの入出力を行うカメラインターフェース回路と、ＣＰＵとの間で該ＣＰＵからの画像データや前記撮像制御データの入出力を行うＣＰＵインターフェース回路と、カメラモジュールからからの撮像データを少なくとも一画面分保持するフレームメモリと、前記撮像データと前記画像データを合成する合成処理回路と、前記フレームメモリとの間で前記撮像データと前記画像データの書込みと読出しを行うメモリインターフェース回路と、前記撮像制御データを前記カメラインターフェース回路に出力すると共に、前記メモリインターフェース回路から出力される前記フレームメモリに保持された前記撮像データまたは前記画像データもしくは前記合成処理回路で合成された合成データの何れかを表示信号として出力する表示制御回路と、
前記表示制御回路から出力される前記表示信号を表示するディスプレイとを具備することを特徴とする表示装置。
【請求項４】
カメラモジュールとの間で動画または静止画を含む撮像データや撮像制御データの入出力を行うカメラインターフェース回路と、ＣＰＵとの間で該ＣＰＵからの画像データや前記撮像制御データの入出力を行うＣＰＵインターフェース回路と、前記撮像データを少なくとも一画面分保持するフレームメモリと、前記フレームメモリとの間で前記カメラインターフェース回路からの前記撮像データと前記ＣＰＵインターフェース回路からの前記画像データの書込みと読出しをを行うメモリインターフェース回路と、前記撮像データと前記画像データを合成する合成処理回路とを備え、
前記ＣＰＵインターフェース回路からの前記撮像制御データを前記カメラインターフェース回路に出力すると共に、前記メモリインターフェース回路から出力される前記フレームメモリに保持された前記撮像データまたは前記画像データもしくは前記合成処理回路で合成した合成データの何れかを表示信号として出力する表示制御回路と、
前記表示制御回路から出力される前記表示信号を表示するディスプレイとを具備することを特徴とする表示装置。
【請求項５】
カメラモジュールとの間で動画または静止画を含む撮像データや撮像制御データの入出力を行うカメラインターフェース回路と、ＣＰＵとの間で該ＣＰＵからの画像データや前記撮像制御データの入出力を行うＣＰＵインターフェース回路と、前記撮像データを少なくとも一画面分保持するフレームメモリと、フレームメモリとの間で前記撮像データと前記画像データの書込みと読出しを行うメモリインターフェース回路と、前記撮像データと前記画像データを合成する合成処理回路と、
前記ＣＰＵインターフェース回路からの前記制御データをカメラモジュールに出力し、かつ前記カメラモジュールからからの撮像データを前記ＣＰＵインターフェース回路に出力すると共に、前記メモリインターフェース回路から出力される前記フレームメモリの前記撮像データまたは前記ＣＰＵインターフェース回路から出力される前記画像データもしくは前記合成処理回路で合成した合成データの何れかを表示信号として出力する表示制御回路と、
前記表示制御回路から出力される前記表示信号を表示するディスプレイとを具備することを特徴とする表示装置。
【請求項６】
前記表示制御回路は、
前記カメラインターフェース回路から入力する動画または静止画を含む撮像データを圧縮符号化すると共に圧縮符号化された撮像データを復元する動画処理回路と、前記撮像データまたは前記画像データもしくは前記撮像／画像合成データのサイズを拡大または縮小するスケーリング回路とを具備することを特徴とする請求項３乃至５の何れかに記載の表示装置。
【請求項７】
前記ＣＰＵインターフェース回路は、
前記ＣＰＵからのコマンドデータを解釈して、モードステータス情報、パワーマネージメント情報、データ転送回数指定情報、転送開始アドレス指定情報、データサイズ情報、フレームメモリ書込み／読出し情報、ステータスエラー情報を解釈し、該解釈したコマンド情報を出力するコマンドデコーダと、前記コマンドデコーダから出力される前記コマンド情報を格納するレジスタと、前記レジスタに格納されたデータ転送回数指定情報と転送開始アドレス指定情報およびデータサイズ情報を基に前記フレームメモリの書込み先アドレスを生成するアドレス生成回路と、前記フレームメモリへの書込み時と読出し時のデータを選択するマルチプレクサ／デマルチプレクサとを有することを特徴とする請求項６に記載の表示装置。
【請求項８】
前記カメラインターフェース回路は、
前記ＣＰＵインターフェース回路から出力される前記コマンド情報を格納するレジスタと、前記フレームメモリのアドレスを生成するアドレス生成回路と、前記レジスタに格納された前記コマンド情報に基づいて、前記アドレス生成回路で生成されたアドレス情報に従って前記撮像データを前記フレームメモリへに書込み、また前記アドレス生成回路で生成されたアドレス情報に従って前記ＣＰＵインターフェース回路から前記撮像制御データを読み込む選択回路とを有することを特徴とする請求項７に記載の表示装置。
【請求項９】
前記メモリインターフェース回路は、
前記ＣＰＵインターフェース回路から出力される前記コマンド情報を格納するレジスタと、前記ＣＰＵインターフェース回路から出力される画像データと撮像制御データ、および前記カメラインターフェース回路より出力される撮像データを前記レジスタに格納されたコマンド情報にしたがって選択する第１のマルチプレクサ／デマルチプレクサと、前記ＣＰＵインターフェース回路から出力される画像データの書込み先アドレスを保存する保存回路と、前記第１のマルチプレクサ／デマルチプレクサから出力される前記画像データ、または前記撮像データを前記フレームメモリに書き込むメモリ書込み手段と、前記レジスタに格納されたコマンド情報に基づいて前記保存回路に保存されている前記書込み先アドレスにしたがって前記フレームメモリに書き込まれている前記画像データ、または前記撮像データを読出すメモリ読出し手段と、前記レジスタに格納されたコマンド情報に基づいて前記メモリ書込み手段が前記フレームメモリに書き込む前記画像データまたは前記撮像データ、前記ＣＰＵインターフェース回路から出力される前記画像データまたは前記撮像制御データ、前記メモリ読出し手段で読出された前記フレームメモリに格納されている前記撮像データまたは前記合成処理回路で合成した合成データの何れかを選択する第２のマルチプレクサ／デマルチプレクサとを有することを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記ディスプレイは、アクティブ・マトリクス型の表示パネルと、該表示パネルの表示領域周辺に設けたゲートドライバおよびソースドライバとを有するフラットパネル型ディスプレイであることを特徴とする請求項１乃至９の何れかに記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、カメラモジュールに接続されるカメラインターフェース回路及びＣＰＵに接続されるＣＰＵインターフェース回路の２つのインタフェース回路を有する表示制御回路を備えた表示装置に関する。
【０００２】
【従来の技術】
現在、携帯電話機（以下、携帯電話と称する）にはカメラを搭載した機種、所謂カメラ付き携帯電話が主流となっている。カメラ付き携帯電話は、カメラとその駆動回路等をユニット化したカメラモジュールと中央制御回路であるＣＰＵおよびディスプレイに与える表示データの作成と表示の制御を行う表示制御回路、並びに液晶パネルあるいは有機ＥＬパネルなどで構成したフラットパネル型のディスプレイで構成した表示装置を具備している。
【０００３】
この種の携帯電話の表示装置においては、カメラモジュールからの撮像データはＣＰＵに一旦転送され、ＣＰＵからディスプレイへ転送することで表示動作を実現する方法が一般的である。この際、上記撮影データをディスプレイに表示するための撮像制御や画像処理は、全てＣＰＵが行う構成となっている。
【０００４】
しかしながら、今後予想されるカメラ画素数の増大、ディスプレイの高解像度化の流れに対し、ＣＰＵのみの機能対応では処理の負荷が重いため、処理システムの処理速度低下が予想される。これを解決するのがこの技術分野における課題の一つとなっている。
【０００５】
この課題に対しては、「特許文献１」に記載のように、ＣＰＵとカメラモジュールに接続される２つのインタフェース回路を有する表示制御回路を備えた表示装置が提案されている。この従来技術では、カメラモジュールでから入力する撮像データをＣＰＵを介さずディスプレイへ転送することを可能とし、信号処理システム全体の処理速度の向上を図ることが可能とされている。
【０００６】
【特許文献１】
特開２００２−３１１９１９号公報
【０００７】
【発明が解決しようとする課題】
上記した従来のカメラ付き携帯電話においては、例えば撮像動作の開始や停止あるいはズーム等の機能を実現するには、ＣＰＵからカメラモジュールへ撮像制御データを転送する必要がある。しかしながら、上記「特許文献１」にはこのような撮像制御に関する記載がされていない。従って、実際には、カメラモジュールは表示制御回路とのインタフェース回路以外に、ＣＰＵとの間にインタフェース回路（ＣＰＵインターフェース回路）が必要である。このため、表示制御回路とカメラモジュールやＣＰＵなどの周辺装置の間に要する信号線の数が増加する。また、「特許文献１」に記載の制御方法は、カメラモジュールからの撮像データをＣＰＵへ出力することについては考慮されていない。このため、通常の撮像データ等を時間分割で送信または受信する一方向通信モードに加えて、例えばＴＶ電話等で用いられるリアルタイムの双方向通信（所謂、テレビ電話機能、テレビ電話モードとも言う）を行うことが困難である。
【０００８】
したがって、本発明の第１目的は、ＣＰＵとの間で撮像データやカメラモジュールの撮像制御データの入出力を行うＣＰＵインターフェース回路とカメラモジュールとの間でデータの入出力を行うカメラインターフェース回路との２つのインタフェース回路を有する表示制御装置を備えた表示装置において、表示制御回路とカメラモジュールやＣＰＵなどの周辺装置間の信号線数を削減した表示装置を提供することにある。また、本発明第２の目的は、上記したリアルタイムの双方向通信機能を実現して、より多くの表示機能を実現可能な表示制御回路を具備した表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記第１の目的を実現するため、本発明の表示装置は、ＣＰＵインターフェース回路及びカメラインターフェース回路との２つのインタフェース回路を具備すると共に、ＣＰＵから入力される信号をＣＰＵインターフェース回路からカメラインターフェース回路を介してそのままカメラモジュールへ転送する構成を有するものとした。この構成とその動作により、ＣＰＵとカメラモジュールとの間を接続する物理的なインタフェース回路が不要となり、かつＣＰＵがＣＰＵインターフェース回路及びカメラインターフェース回路を介してカメラモジュールを制御することが可能となる。
【００１０】
また、上記第２の目的を実現するため、本発明の表示装置は、表示制御装置にカメラモジュールからの撮像データを少なくとも一画面分保持するメモリ手段を接続し、あるいはこのメモリ手段を表示制御装置に内蔵させてなり、ＣＰＵから入力される画像データ転送のタイミングの合間を縫って、該撮像データをＣＰＵへ出力する双方向通信（ＴＶ電話モード）を備える構成とした。この構成とその動作により、ＣＰＵに対するリアルタイムの双方向通信を行うことが可能となる。
【００１１】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１の実施形態による表示装置の構成及び動作について説明する。図１は本発明を適用した表示装置の第１の実施形態の構成を説明するブロック図である。この表示装置は、表示制御装置１００と、その周辺装置であるカメラモジュール１０６、ＣＰＵ１０７、少なくとも１フレーム分の撮像データを格納できるフレームメモリであるＲＡＭ１０８、およびディスプレイから構成される。本実施の形態では、液晶表示装置をディスプレイとして用いている。この液晶表示装置はソースドライバ（すなわち、信号ドライバ）１０９とゲートドライバ（すなわち、走査ドライバ）１１０で駆動される液晶パネル１１１からなる。しかし、このディスプレイとしては、液晶表示装置に限るものではなく、例えば有機エレクトロルミネッセンス素子を用いた所謂有機ＥＬ表示装置など、他の表示素子で構成した各種の表示装置であってもよい。
【００１２】
図１において、表示制御装置１００は、カメラインタフェース回路（カメラ    Ｉ／Ｆ）１０１、ＣＰＵインタフェース回路（ＣＰＵ    Ｉ／Ｆ）１０２、ＲＡＭインタフェース回路（ＲＡＭ  Ｉ／Ｆ）１０３、合成処理回路１０４、タイミング回路１０５から構成される。カメラインタフェース回路１０１は、表示制御装置１００の外部に設けたカメラモジュール１０６との間でデータ等の入出力処理を行う。なお、カメラモジュール１０６は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの撮像素子と、この撮像素子で取り込んだ画像のアナログ信号をデジタル信号に変換すると同時にノイズ除去やゲイン自動調整などを行う機能を有する。ＣＰＵインタフェース回路１０２は、表示制御装置１００の外部に設けたＣＰＵ１０７との間で画像データやカメラモジュール１０６のための上記撮像制御データ等の入出力処理を行う。そして、ＲＡＭインタフェース回路１０３は、カメラモジュール１０６より送られる撮像データ、またはＣＰＵ１０７より送られる動画データや静止画データ（以下、画像データ１と呼ぶ）をＲＡＭ１０８に書込みし（リード）または読出し（ライト）する処理を行う。
【００１３】
合成処理回路１０４は、ＲＡＭ１０８から読み取られる撮像データや画像データおよびその他必要な各種データを合成してディスプレイを構成する液晶パネル１１１のソースドライバ１０９へ転送する。タイミング回路１０５は、液晶パネル１１１を駆動する際に基準となるタイミング信号の生成と液晶パネル１１１を駆動する信号ドライバ１０９及び走査ドライバ１１０に表示のためのタイミング信号を出力する。なお、メモリ手段であるＲＡＭ１０８とは、例えば揮発性メモリもしくは不揮発性メモリが該当する。但し、動画データをリアルタイムに液晶パネル１１１に表示するためはＲＡＭ１０８のデータ転送速度が速いことが望ましい。
【００１４】
図２は図１におけるＣＰＵ１０７が表示制御装置１００に対して指示する処理内容、即ちコマンド情報の一例の説明図である。このコマンド情報は、インデックス・アドレス（以下、Ｉｎｄｅｘ    Ａｄｄｒｅｓｓ）毎にＣＰＵインタフェース回路１０２内にあるレジスタ（図示せず）にセットされる。Ｉｎｄｅｘ    Ａｄｄｒｅｓｓ０はモードステータス情報ｍｓ（２００）を示し、これから行う処理内容の概要を示す。表示制御装置１００内の各回路は、このモードステータス情報ｍｓ（２００）が示すモードにより動作の開始またはその停止を実行する。Ｉｎｄｅｘ    Ａｄｄｒｅｓｓ１はパワーマネジメント情報ｐｍ（２０１）を示し、低消費電力モードであるスタンバイモードなどの情報を示す。このパワーマネジメント情報ｐｍ（２０１）にてスタンバイモードが示された場合、表示制御装置１００内の各回路は動作を停止する。
【００１５】
また、Ｉｎｄｅｘ    Ａｄｄｒｅｓｓ２はデータ転送回数ｔｎ（２０２）を、Ｉｎｄｅｘ    Ａｄｄｒｅｓｓ３は転送開始アドレスｓａ（２０３）を、ＩｎｄｅｘＡｄｄｒｅｓｓ４は転送データサイズｄｓ（２０４）を指定する。これにより、ＣＰＵ１０７及びカメラモジュール１０６より送られる画像データや撮像データをＲＡＭ１０８に書込み／読出しすることが出来る。なお、Ｉｎｄｅｘ    Ａｄｄｒｅｓｓ６〜ｎは予備であり、アクセス不可とする。
【００１６】
以上、コマンド情報の内容について説明したが，表示制御装置１００はＣＰＵ１０７が発行したコマンド情報の処理状態をＣＰＵ１０７に通知するために、Ｉｎｄｅｘ    Ａｄｄｒｅｓｓ５にステータス／エラー情報ｓｅ（２０６）を格納する。ＣＰＵ１０７はコマンド情報を発行した後、該Ｉｎｄｅｘ    Ａｄｄｒｅｓｓをアクセスすることにより、発行コマンド情報の処理結果を知ることができる。
【００１７】
図３は本発明を適用した表示装置の第１の実施形態におけるモードステータス情報（コマンド情報ｍｓ（２００））にて示すモードステータス情報の一例の説明図である。ビット（以下、ｂｉｔ）０はイニシャライズモード（３００）であり、電源投入時のモードを示す。ｂｉｔ１は通常表示モード（３０１）であり、ＣＰＵ１０７内に予め記憶されていたフレーム枠などの画像データ（以下、画像データ２と呼ぶ）を液晶表示パネル（以下、ディスプレイ）１１１に表示するモードである。ｂｉｔ２はカメラ制御モード（３０２）であり、ＣＰＵ１０７よりカメラモジュール１０６を制御する際のモードである。ｂｉｔ３はモニタモード（３０３）を示し、撮像データ及び画像データ２をディスプレイ１１１に表示するモードである。ｂｉｔ４は動画／静止画録画モード（３０４）を示し、撮像データをＣＰＵ１０７に転送するモードである。ｂｉｔ５は動画／静止画再生モード（３０５）を示し、画像データ１をディスプレイ１１１に表示するモードである。ｂｉｔ６はＴＶ電話モード（３０６）を示し、例えばカメラ付き携帯電話において相互に相手を見ながら通話するモードである。なお、ｂｉｔ７〜１５は予備である。
【００１８】
図４は本発明の第１の実施形態におけるモードステータス情報（コマンドｍｓ（２００））の発行手順を示すフローチャートである。図４の流れを図２および図３のコマンド情報とモードステータス情報を参照して説明する。本実施例の表示装置を搭載した機器がパワーオン（ステップ４００）するとイニシャライズモード３００（ステップ４０１）に移る。ＣＰＵ１０７は通常表示モード情報３０１を表示制御装置１００に発行する。イニシャライズモード３００の処理が終了するとステップ４０２に移り、通常表示モード情報３０１を発行する。ＣＰＵ１０７はこの通常表示モード時にスタンバイ状態となる。
【００１９】
ユーザより録画が指示された場合（ステップ４０３）、ステップ４０４に移り、モニタモード情報３０３を発行する。次に、ユーザが撮影を指示しない場合、ステップ４０２に戻って通常表示モード情報３０１を発行し、ＣＰＵ１０７は再びスタンバイ状態となる。ユーザが撮影指示を指示した場合（ステップ４０５）、ステップ４０６に移りカメラ制御モード情報３０２を発行し、カメラモジュール１０６に撮影指示を出す。その後、ステップ４０７に移り動画／静止画録画モード情報３０２を発行し、撮像データをＣＰＵ１０７に取り込む。
【００２０】
撮影をある一定期間行うと、ＣＰＵ１０７はステップ４０８に移りカメラ制御モード情報３０２を発行し、カメラモジュール１０６に撮影終了を指示し、スタンバイ状態にする。その後、ユーザがもう一度撮影指示（リトライ）を出した場合（ステップ４０９）はステップ４０６に戻り、再度撮影準備に入る。ユーザより撮影終了指示が出た場合はステップ４０２に戻り、通常表示モード情報３０１を発行しスタンバイ状態となる。
【００２１】
次に、ユーザより再生指示（再生）が出た場合（ステップ４１０）、ステップ４１１に移り動画／静止画再生モード情報３０５を発行し、ＣＰＵ１０７にて取り込んだ動画／静止画データを表示制御装置１００に転送し、ディスプレイ１１１に表示させる。再生が終了すると、ユーザよりもう一度再生するかどうかの指示（リトライ）で再生指示が出ると（ステップ４１２）、ステップ４１１に戻り、再度ＣＰＵ１０７に取り込んだ動画／静止画データを再生する。再生指示が出ない場合は、ステップ４０２に戻り通常表示モード情報３０１を発行し、スタンバイ状態となる。
【００２２】
次に、ユーザより通話指示（通話）（ステップ４１３）が出された場合、ＴＶ電話か通常の音声のみの通話かの指示が追って出る（ＴＶ）（ステップ４１４）。ＴＶ電話の指示が出た場合、ステップ４１５に移りカメラ制御モード情報３０２を発行し、カメラモジュール１０６に撮影指示を出す。その後、ステップ４１６に移りＴＶ電話モード情報３０６を発行し、相手より送られてくる画像と撮像データとを合成した合成データをディスプレイ１１１に表示させながら通話を行う。
【００２３】
ユーザより通話終了の指示が出るとステップ４１７に移り、カメラ制御モード情報３０２を発行し、カメラモジュール１０６に撮影終了を指示し、スタンバイ状態にする。その後ステップ４０２に戻り通常表示モード情報３０１を発行し、スタンバイ状態となる。また、ステップ４１４にてユーザより通常の通話のみの指示が出た場合、ステップ４０２に戻り、通常表示モード情報３０１を発行し、スタンバイ状態となる。
【００２４】
図５は図４におけるカメラ制御モード情報３０２の発行時の処理手順を説明するフローチャートである。なお、ステップ４００ｂおよびステップ４０５ｂはＣＰＵ１０７の処理内容であり、ステップ４０８ｂはカメラモジュール１０６の処理内容である。ＣＰＵ１０７がカメラモジュール１０６に対して撮影及びスタンバイ指示などの各種設定を行う際に、先ずＣＰＵ１０７は表示制御装置１００に対してコマンドｍｓ（２００）にカメラ制御モード情報３０２の情報を含めて転送する（ステップ４００ｂ）。表示制御装置１００内のＣＰＵインターフェース回路１０２は、ＣＰＵ１０７より送られたコマンドｍｓ（２００）をデコードする（ステップ４０１ｂ）。デコード結果がカメラ制御モード（ステップ４０２ｂ）の時、ＣＰＵインターフェース回路１０２はカメラインターフェース回路１０２へモードステータス情報を発行する（ステップ４０４ｂ）。なお、デコード結果がカメラ制御モード情報３０２以外の場合は、各種モード時に合わせた処理を行う（ステップ４０３ｂ）。
【００２５】
カメラインターフェース回路１０１は、送られたモードステータス情報よりカメラ制御モード情報３０２の実行準備に入る。次に、ＣＰＵ１０７はカメラモジュール１０６に対する撮影及びスタンバイ指示などの各種設定データを表示制御装置１００へ転送する（ステップ４０５ｂ）。表示制御装置１００内のＣＰＵインターフェース回路１０２は、ＣＰＵ１０７より送られた各種設定データをカメラインターフェース回路１０１へ転送する（ステップ４０６ｂ）。カメラインターフェース回路１０１は、ＣＰＵインターフェース回路１０２より転送された各種設定データをカメラモジュール１０６へ転送する（ステップ４０７ｂ）。カメラモジュール１０６は、送られた各種設定データより撮影及びスタンバイなどの処理を開始する（ステップ４０８ｂ）。
【００２６】
次に、図１に示された表示制御装置１００の特徴でもあるＣＰＵ１０７とカメラモジュール１０６と、データ入出力処理を行うＣＰＵインタフェース回路１０２及びカメラインタフェース回路１０１の動作、またＲＡＭ１０８およびＲＡＭ１０８のデータ入出力処理を行うＲＡＭインタフェース回路１０３について説明する。
【００２７】
図６は図１におけるＣＰＵインタフェース回路１０２の内部構成例を説明するブロック図である。このＣＰＵインタフェース回路１０２は、コマンドデコーダ５００、アドレス生成回路５０１、レジスタ５０２、マルチプレックス／デマルチプレックス回路（ＭＵＸ／ＤＥＭＵＸ）５０３から構成される。コマンドデコーダ５００は、ＣＰＵ１０７からデータ線（ＤＡＴＡ５０５）にて発行されたコマンド情報を制御信号線５０４の制御信号より解釈し、該コマンド情報をレジスタ５０２に転送して格納する（保持）する。アドレス生成回路５０１は、レジスタ５０２に保持されたデータ転送回数指定コマンドｔｎ（２０２）、転送開始アドレス指定コマンドｓａ（２０３）、データサイズ指定コマンドｄｓ（２０４）の各情報を基にＲＡＭ１０８の書込み先アドレスを生成し、アドレス線５０９にアドレスＡＤＲ１を出力する。
【００２８】
レジスタ５０２は、コマンドデコーダ５００より転送された各種コマンド情報を保持し、表示制御装置１００内の各回路へレジスタデータ線５１０にてＲＥＧ＿ＤＡＴＡとして転送する。マルチプレックス／デマルチプレックス（ＭＵＸ／ＤＥＭＵＸ）５０３はＲＡＭ１０８の書き込み時、制御信号線５０４よりのデータ（ＤＡＴＡ）５０５をデータ線ＤＡＴＡ１（５０７）またはデータ線ＤＡＴＡ２（５０８）のどちらかに出力するよう選択する。該データ線ＤＡＴＡ１（５０７）及びデータ線ＤＡＴＡ２（５０８）への出力の選択については後述する。また、読み出し時は制御信号５０４より入力するデータ５０６（ＤＡＴＡ＿ＩＮ）をデータ線ＤＡＴＡ（５０５）に出力するよう選択する。
【００２９】
図７は図１におけるカメラインタフェース回路１０１の内部構成例を説明するブロック図である。このカメラインタフェース回路１０１は、レジスタ６００、選択回路６０１、アドレス生成回路６０２から構成される。レジスタ６００はＣＰＵインタフェース回路１０２よりＲＥＧ＿ＤＡＴＡ５１０にて転送されたコマンド情報を記憶する。選択回路６０１はＲＡＭ１０８へのデータ書き込み時（カメラモジュール１０６→カメラインタフェース回路１０１）、レジスタ６００の該当コマンド情報よりデータ線ＤＡＴＡ６０３にて送られる撮像データをデータ線ＤＡＴＡ２（５０８）に出力する。また、ＲＡＭ１０８からの読出し時（カメラインタフェース回路１０１→カメラモジュール１０６）は、データ線ＤＡＴＡ２（５０８）にて転送されるデータ等をデータ線ＤＡＴＡ（６０３）に出力する。アドレス生成回路６０２は、読み込み時にデータ線ＤＡＴＡ（６０３）及び同期信号線６０４の同期信号Ｓｙｎｃ及びレジスタ６００内の該当コマンド情報より、ＲＡＭ１０８の書込み先アドレスを生成し、アドレス線ＡＤＲ２（６０５）に出力する。
【００３０】
図８は図１におけるＲＡＭインタフェース回路１０３の内部構成例を説明するブロック図である。このＲＡＭインタフェース回路１０３は、レジスタ７００、第１のマルチプレックス／デマルチプレックス（ＭＵＸ／ＤＥＭＵＸ０）７０１、保存回路７０２、ＲＡＭ書込み（ライト）手段７０３、ＲＡＭ読出し（リード）手段７０４、第２のマルチプレックス／デマルチプレックス（ＭＵＸ／ＤＥＭＵＸ１）７０５から構成される。レジスタ７００は、ＣＰＵインタフェース回路１０２よりレジスタデータ線ＲＥＧ＿ＤＡＴＡ（５１０）にて転送されたコマンド情報を保持する。第１のマルチプレックス／デマルチプレックス（ＭＵＸ／ＤＥＭＵＸ０）７０１はＣＰＵインタフェース回路１０２及びカメラインタフェース回路１０１より出力されたデータ線ＤＡＴＡ１（５０７）からのあデータ、データ線ＤＡＴＡ２（５０８）からのデータ、アドレスＡＤＲ１（５０９）及びＡＤＲ２（６０５）をレジスタ７００に保持された該当コマンド情報より選択し、ＲＡＭ書込み手段７０３に出力する。
【００３１】
また、データ線ＤＡＴＡ１（５０７）にて転送されたデータが画像データ２の場合は、アドレス線ＡＤＲ１（５０９）にて転送されるＲＡＭ１０８の書込み先アドレスを保存回路７０２に転送する。保存回路７０２は転送された当該ライト先アドレスを保存し、該画像データ２の読出し時にＲＡＭ読出し手段７０４に当該ライト先アドレスを転送する。ＲＡＭライト手段７０３は、入力されたデータ及びアドレス及びレジスタ７００内の当該コマンド情報より、ＲＡＭ１０８にデータを書き込むための制御信号を生成し、該データ及び該アドレスとともに第２のマルチプレックス／デマルチプレックス（ＭＵＸ／ＤＥＭＵＸ１）７０５に出力する。
【００３２】
ＲＡＭリード手段７０４は、レジスタ７００内の該当コマンド情報よりＲＡＭ１０８よりデータを読み出すための制御信号及びアドレスを生成し、第２のマルチプレックス／デマルチプレックス（ＭＵＸ／ＤＥＭＵＸ１）７０５に出力する。なお、画像データ２を読出す場合は、保存回路７０２より転送された書込み先アドレスを用いて該当する制御信号を生成する。第２のマルチプレックス／デマルチプレックス（ＭＵＸ／ＤＥＭＵＸ１）７０５は、レジスタ７００内のコマンド情報よりＲＡＭ書込み手段７０２及びＲＡＭ読出し手段７０３より出力されたデータ及びアドレス、ならびに制御信号を調停しながらＲＡＭ１０８に制御信号線７０６から制御信号を、データ出力線（ＤＡＴＡ＿ＯＵＴ）７０７、アドレス線（ＡＤＲ＿ＯＵＴ）７０８にて出力する。ＲＡＭ１０８の読出し時は、読出したデータをタイミング回路１０５より出力されたタイミング信号線（ＴＭＧ＿ＯＵＴ）７０９のタイミング信号に同期して、合成処理回路１０４にデータ線（ＤＡＴＡ＿ＩＮ）７１０にてデータを、またタイミング線（ＴＭＧ＿ＩＮ）７１１にてタイミング信号を出力する。
【００３３】
図９は図１におけるＲＡＭ１０８のメモリマップの一例の説明図である。ＲＡＭ１０８は、領域（バンク：ｂａｎｋ）Ａ８００〜ｂａｎｋ８０３の４ｂａｎｋ構成となっている。ｂａｎｋＡ８００及びｂａｎｋＢ８０１は画像データ１書込み（ライト）領域、ｂａｎｋＣ８０２及びｂａｎｋＤ８０３は撮像データ書込み（ライト）領域とする。また、各ｂａｎｋ内で余っている領域８０８〜８１１を画像データ２書込み（ライト）領域とする。このように、少なくとも２ｂａｎｋ以上のデータ領域を持つことで、読出し及び書込み動作を並列に行うことができるため、書込みと読出しのタイミングが前後して表示画面に乱れを生じるフレーム追い越し現象を防止することが出来る。
【００３４】
次に、モードステータス情報（コマンドｍｓ（２００））が示す各モード時における表示制御装置１００の動作内容を図１、図３、図８、図９他を参照して説明する。コマンドｍｓ（２００）がモニタモード（３０３）時のデータの流れは、カメラモジュール１０６→カメラインターフェース回路１０１→ＲＡＭインターフェース回路１０３→ＲＡＭ１０８→ＲＡＭインターフェース回路１０３→合成処理回路１０４→液晶パネルの信号ドライバ（ソースドライバ）１０９である。カメラモジュール１０６は撮像データをカメラインタフェース回路１０１に出力する。カメラインタフェース回路１０１は撮像データをＲＡＭインタフェース回路１０３に転送し、ＲＡＭインタフェース回路１０３は転送された撮像データをＲＡＭ１０８のｂａｎｋＣ８０２に書き込む。
【００３５】
この撮像データが動画の場合は、次フレーム撮像データをｂａｎｋＤ８０３に書込みすると同時に、前フレーム撮像データをｂａｎｋＣ８０２より読みだす。読出した上記撮像データはタイミング回路１０５にて生成されたタイミング信号ＴＭＧ＿ＩＮ（７１１）に同期して合成処理回路１０４に転送される。合成処理回路１０４は該撮像データを合成処理後、ソースドライバ１０９に該タイミング信号ＴＭＧ＿ＩＮ（７１１）に同期して出力する。また、該撮像データが静止画の場合は、ｂａｎｋＣ８０２に書き込まれた該撮像データをコマンドｍｓ（２００）の情報変化が生じるまで繰り返し読出し、液晶パネル１１１に表示する。このように、該撮像データをＣＰＵ１０７を介さず直接ディスプレイ１１１に転送することにより、データ転送速度を向上することが出来る。
【００３６】
次に、コマンドｍｓ（２００）がイニシャライズモード（３００）時のデータの流れを図１、図３、図８、図９他を参照して説明する。このイニシャライズモード（３００）時のデータの流れは図１におけるＣＰＵ１０７→ＣＰＵインターフェース回路１０２→ＲＡＭインターフェース回路１０３→ＲＡＭ１０８である。電源投入後、ＣＰＵ１０７はＲＡＭ１０８がイニシャライズ動作期間を終えたのちに、図９の画像データ２を表示制御装置１００に出力する。ＣＰＵインタフェース回路１０２はＲＡＭインタフェース回路１０３に画像データ２及びＲＡＭ１０８の書き込み先アドレスを転送し、ＲＡＭインタフェース回路１０３は図９で説明したＲＡＭ１０８のｂａｎｋＡ８００〜ｂａｎｋＤ８０３のＣＰＵ画像データ２書込み領域８０８〜８１１に該画像データ２を書き込む。
【００３７】
また、ＲＡＭインタフェース回路１０３は、該画像データ２の書込み先のアドレスを図８の保存回路７０２にて保持する。以後、該画像データ２をディスプレイ１１１に表示する場合は、ＲＡＭインタフェース回路１０３内の保存回路７０２にて保持している書込み先アドレスを基にしてＲＡＭ１０８より読出し、合成処理回路１０４にてソースドライバ１０９へ該画像データ２を転送する。このように、電源投入時に該画像データ２をＲＡＭ１０８に書込み、以後ＲＡＭ１０８より読出すことで、ＣＰＵ１０７と表示制御装置１００間での該画像データ２の転送時に発生する消費電力を抑え、また、ＣＰＵ１０７の負荷を軽減することが出来る。
【００３８】
図１０はモードステータス情報（コマンドｍｓ（２００））がカメラ制御モード（３０２）時のデータの流れを説明するブロック図である。このカメラ制御モード（３０２）時のデータの流れを図３、図６他と共に説明する。カメラ制御モード（３０２）時は、表示制御装置１００における処理が２つに分割される。参照符号１１００で示した部分はカメラ制御の処理部を示しており、参照符号１１０１で示した部分は通常表示の処理部分を示す。
【００３９】
先ず、カメラ制御の処理部１１００の各回路の動作について説明する。ＣＰＵ１０７はカメラモジュール１０６に対し、各種設定の変更及び撮影やスタンバイの指示を行う。このような制御を行う際、ＣＰＵ１０７は表示制御装置１００とを結ぶデータバスのＤＡＴＡ５０５を使用する。ＣＰＵ１０７は通常と同じくコマンドｍｓ（２００）を発行し、カメラ制御モード（３０２）を発行する。ＣＰＵインタフェース回路１０２は、レジスタ５０２に該コマンド情報を保持し、該コマンド情報をカメラインタフェース回路１０１にレジスタデータ線（ＲＥＧ＿ＤＡＴＡ）５１０より転送する。
【００４０】
図６のマルチプレックス／デマルチプレックス（ＭＵＸ／ＤＥＭＵＸ）５０３は、レジスタ５０２内に保持した該コマンド情報より、データ線（ＤＡＴＡ）５０５より転送されたデータをデータ線（ＤＡＴＡ２）５０８に出力する。カメラインタフェース回路１０１は、ＣＰＵインタフェース回路１０２よりレジスタデータ線（ＲＥＧ＿ＤＡＴＡ）５１０にて転送された該コマンド情報をレジスタ６００に保持する。選択回路６０１は、レジスタ６００内に保持した該コマンド情報より、データ線（ＤＡＴＡ２）５０８にて転送された該データをデータ線（ＤＡＴＡ）６０３に出力する。カメラモジュール１０６は、転送された該データを基に各種設定の変更及び撮影処理を実行する。
【００４１】
次に、通常表示の処理部１１０１の各回路の動作について説明する。ＣＰＵ１０７がカメラモジュール１０６を制御している期間、ＲＡＭ１０８に書き込まれた画像データ２をディスプレイ１１１に表示させる。ＲＡＭインタフェース回路１０３は、保存回路７０２にて保持している画像データ２の書込み先アドレスより画像データ２を読出し、タイミング回路１０５より出力されたタイミング信号（ＴＭＧ＿ＯＵＴ）７０９に同期して、該画像データ２とタイミング信号（ＴＭＧ＿ＩＮ７）１１を合成処理回路１０４に出力する。合成処理回路１０４は、該画像データ２を合成後、タイミング信号（ＴＭＧ＿ＩＮ）７１１に同期して信号ドライバ１０９に出力する。なお、ＣＰＵ１０７よりコマンドｍｓ（２００）の情報に変化が生じるまでの間、該画像データ２を繰り返し読出し、ディスプレイ１１１に表示させる。このように、表示制御装置１００を介しカメラモジュール１０６を制御することにより、ＣＰＵ１０７とカメラモジュール１０６との間に別途インターフェースを設けず制御可能となる。
【００４２】
図１１は図１に示した本発明の実施の形態の構成におけるモードステータス情報（コマンドｍｓ（２００））がＴＶカメラモード（３０６）時のＣＰＵ１０７とＣＰＵインターフェース回路１０２の間のデータ転送の説明図である。また、図１２はＴＶカメラモード（３０６）時の画像データの処理を説明する模式図である。先ず、図１において、カメラモジュール１０６にて撮影した撮像データ（動画データ）を表示制御装置１００に随時転送する。カメラインタフェース回路１０１は、転送された該撮像データを順次ＲＡＭインタフェース回路１０３に転送する。なお、カメラモジュール１０６は、フレーム周波数１５Ｈｚ、画素単位だと約１ＭＨｚの速さで、カメラインタフェース回路１０１に転送するものとする。
【００４３】
ＲＡＭインタフェース回路１０３は、転送された該撮像データをＲＡＭ１０８内の撮像データライト領域８０６に書き込む。該撮像データ書込み（ライト）領域８０６に１フレーム分の該撮像データを書き込んだのち、次フレームの撮像データを撮像データ書込み（ライト）領域８０７に書き込む。次フレームの該撮像データの書込み処理と並列に、前フレームの該撮像データを読出す。この際、読出された該撮像データは、データ線（ＤＡＴＡ＿ＩＮ）７１０にて転送するが、タイミング信号（ＴＭＧ＿ＩＮ）７１１は該撮像データの転送中は合成処理回路１０４に出力されないため、合成処理回路１０４は動作しない。ＣＰＵインタフェース回路１０２は、データ線（ＤＡＴＡ＿ＩＮ）７１０にて転送された該撮像データをデータ線（ＤＡＴＡ）５０５にて転送する。
【００４４】
このときの合成処理回路１０４の処理を図１２に示す。参照符号１４００は通話相手から転送された画像データ、参照符号１４０１は表示制御装置１００より転送された該撮像データを示す。この２つの該画像データ１４００と１４０１を、参照符号１４０２に示す画像データにするため、撮像データ１４０１を縮小して画像データ１４００と合成する。この合成後の該画像データ１４０２を表示制御装置１００にデータ線（ＤＡＴＡ）５０５にて転送する。なお、ＣＰＵ１０７は、画素単位で約１０ＭＨｚの速さで表示制御装置１００にデータ転送するものとする。
【００４５】
図１１における参照符号１３００はＣＰＵ１０７とＣＰＵインタフェース回路１０２間を結ぶデータバス（データ線ＤＡＴＡ）５０５内のデータの流れを示す。参照符号Ｓｙｓｔｅｍ    ＣＬＫ１３０１はＣＰＵ１０７内の内部動作クロック、Ｗ１〜Ｗ６は画像データ１４０２の画素単位のデータ、Ｒ１は該撮像データ１４０１の画素単位のデータである。例えば、Ｓｙｓｔｅｍ    ＣＬＫ１３０１は３３ＭＨｚ（１クロック（ＣＬＫ）周期が３０ｎｓ）とすると、該画像データ１４０２の画素単位のデータは４ＣＬＫに一回の周期でＤＡＴＡ５０５として出力することになる。また、該撮像データ１４０１の画素単位のデータは、３０ＣＬＫに一回の周期でＤＡＴＡ５０５としてに出力することになる。
【００４６】
以上より、ＣＰＵ１０７は画像データ１４０２の画素単位のデータを４ＣＬＫ周期で出力し、ＣＰＵインタフェース回路１０２は、ＣＰＵ１０７より転送される画像データ１４０２の画素単位のデータを１０回受け取ると、当該撮像データ１４０１の画素単位のデータをＣＰＵ１０７に転送する。次に、ＣＰＵインタフェース回路１０２は、転送された該画像データ１４０２をＲＡＭインタフェース回路１０３に転送する。ＲＡＭインタフェース回路１０３はＲＡＭ１０８の画像データ１書込み領域８０４に書き込む。該画像データ１書込み領域８０４に１フレーム分の該画像データ１４０２の書込みが終わると、ＲＡＭインタフェース回路１０３は画像データ１書込み領域８０５に次フレームの該画像データ１４０２を書き込む。次フレームの該画像データ１４０２の書込み処理と並列に、該画像データ１４０２の前フレームを該画像データ１書込み領域８０４から読出し、合成処理回路１０４に転送する。
【００４７】
なお、ＲＡＭインタフェース回路１０３は、画像データ１４０２の書込み／読出し（リード／ライト）処理と並列に、該撮像データ１４００の書込み／読出し（リード／ライト）処理も行う。また、撮像データ１４００の読出し時は、前にも述べたように、タイミング信号（ＴＭＧ＿ＩＮ）７１１を出力しないため、合成処理回路１０４は該撮像データ１４００をディスプレイ１１１に表示することはない。
【００４８】
以上のように、ＣＰＵインタフェース回路１０２により画像データの入出力の調停を行うことにより、カメラモジュール１０６及びＣＰＵ１０７より転送される各画像データを損失することなく、双方向のリアルタイム転送を行うことが可能となる。
【００４９】
図１３は本発明を適用した表示装置の第２の実施形態の構成を説明するブロック図である。本実施の形態は、前記した第１の実施形態の表示装置を構成する表示制御装置１００に、動画処理回路１５００と画像データのサイズを拡大または縮小する機能を有するスケーリング回路１５０１を設けたののである。他の構成は図１と同様である。図１３に示すとおり、本実施形態では、カメラモジュール１０６及びＣＰＵ１０７により転送される撮像データ及び画像データ１を、動画処理回路１５００に転送する。動画処理回路１５００は、転送された該撮像データ及び該画像データ１を符号化することで、データ量を少なくする。そのため、ＲＡＭ１０８に書込みする該画像データ量も減り、より多くのデータを蓄積することが可能となる。
【００５０】
また、ＣＰＵ１０７は、符号化された当該撮像データ及び画像データ１を読出し、再び動画処理回路１５００に転送し、符号化された該撮像データ及び該画像データ１を復元し、スケーリング回路１５０１に転送する。スケーリング回路１５０１は、転送された該撮像データ及び該画像データ１を任意のサイズに拡大または縮小し、拡大または縮小した該撮像データ及び該画像データ１を、合成処理回路１０４を介しディスプレイ１１１に表示させる。なお、拡大または縮小のアルゴリズムとしては、隣り合った画素同士にて行う方法もあれば、上下左右の画素データにより行う方法など既知であり、本実施の形態には、これら多種多様のアルゴリズムが採用できる。但し、アルゴリズムによって、スケーリング回路内にメモリが必要となる場合がある。
【００５１】
以上のように、本実施の形態によれば、表示制御装置１００に動画処理装置１５００及びスケーリング回路１５０１を設けることにより、これまでＣＰＵ１０７にて行ってきた処理を表示制御装置１００が行うため、ＣＰＵ１０７の負荷を大幅に軽減することが出来る。
【００５２】
図１４は本発明の表示装置を適用した電子機器の一例である折り畳み型カメラ付き携帯電話における各装置の配置の説明図である。図１４中、参照符号１２００は折り畳み部分（ヒンジ部と呼ぶ）を示す。前記した各実施の形態で説明したように、本発明ではＣＰＵ１０７とカメラモジュール１０６との間にインタフェースを設けないため、ヒンジ部１２００を通るバス線の増加を抑えることが出来る。また、既存システムの変更なしで本発明のシステムを構築することも可能となる。
【００５３】
なお、本発明は上記実施の形態で説明した構成に限定されるものではなく、携帯電話機に限らず、同様の画像処理を行う各種の表示装置にも同様に適用できるものであり、本発明の技術思想を逸脱することなく種々の変更が可能であることは言うまでもない。
【００５４】
【発明の効果】
以上説明した本願の構成によって得られる効果を簡単に説明すれば、以下のとおりである。すなわち、本発明による表示装置は、カメラモジュールより転送される撮像データをＣＰＵを介さず直接液晶パネル等の表示装置に転送することで転送速度を向上することができる。この際、ＣＰＵから入力される信号をそのままカメラモジュールへ転送するカメラ制御モードを備えることにより、ＣＰＵとカメラモジュールとの物理的なインタフェースが不要となり、かつＣＰＵがカメラモジュールを制御することが可能となる。
【００５５】
また、本発明の表示装置は、撮影データを少なくとも一画面分保持するメモリ手段を具備し、ＣＰＵから入力される画像データ転送の合間を縫って、該撮影データをＣＰＵへ出力するＴＶ電話モードを備えることにしたことで、ＣＰＵに対するリアルタイムの双方向通信を行うことが可能となる。
【００５６】
さらに、本発明による表示装置に有する表示制御装置に動画処理装置及びスケーリング回路を設けたことにより、ＣＰＵの処理負荷を大幅に軽減することができる。
【図面の簡単な説明】
【図１】本発明を適用した表示装置の第１の実施形態の構成を説明するブロック図である。
【図２】図１におけるＣＰＵが表示制御装置に対して指示する処理内容、即ちコマンドの一例の説明図である。
【図３】モードステータス情報の一例の説明図である。
【図４】モードステータス情報の発行手順を示すフローチャートである。
【図５】図４におけるカメラ制御モード時の処理手順を説明するフローチャートである。
【図６】図１におけるＣＰＵインタフェース回路の内部構成のブロック図である。
【図７】図１におけるカメラインタフェース回路の内部構成を説明するブロック図である。
【図８】図１におけるＲＡＭインタフェース回路の内部構成を説明するブロック図である。
【図９】図１におけるＲＡＭのメモリマップの一例の説明図である。
【図１０】モードステータス情報がカメラ制御モード時のデータの流れを説明するブロック図である。
【図１１】図１に示した本実施の形態の構成におけるモードステータス情報がＴＶカメラモード時のＣＰＵとＣＰＵインターフェース回路の間の転送データの説明図である。
【図１２】ＴＶカメラモード時の画像データの処理を説明する模式図である。
【図１３】本発明を適用した表示装置の第２の実施形態の構成を説明するブロック図である。
【図１４】本発明の表示装置を適用した電子機器の一例である折り畳み型カメラ付き携帯電話における各装置の配置の説明図である。
【符号の説明】
１００・・・・合成処理装置、１０１・・・・カメラインターフェース回路、１０２・・・・ＣＰＵインターフェース回路、１０３・・・・ＲＡＭインターフェース回路、１０４・・・・合成処理回路、１０５・・・・タイミング回路、１０６・・・・カメラモジュール、１０７・・・・ＣＰＵ、１０８・・・・ＲＡＭ、１０９・・・・信号（ソース）ドライバ、１１０・・・・走査（ゲート）ドライバ、１１１・ディスプレイ（液晶パネル）、５０１・・・・アドレス生成回路、５０２・・・・レジスタ、５０３・・・・マルチプレクサ／デマルチプレクサ（ＭＵＸ／ＤＥＭＵＸ）、６００・・・・レジスタ、６０１・・・・選択回路、６０２・・・・アドレス生成回路、７００・・・・レジスタ，７０１・・・・第１のマルチプレクサ／デマルチプレクサ（ＭＵＸ／ＤＥＭＵＸ０）、７０２・・・・保存回路、７０３・・・・ＲＡＭ書込み（ライト）手段、７０４・・・・ＲＡＭ読出し（リード）手段、７０５・・・・第２のマルチプレクサ／デマルチプレクサ（ＭＵＸ／ＤＥＭＵＸ１）、７０６・・・・制御信号、７０７・・・・ＤＡＴＡ＿ＯＵＴ、７０８・・・・ＡＤＲ＿ＯＵＴ、７０９・・・・ＴＭＧ＿ＯＵＴ、７１０・・・・ＤＡＴＡ＿ＩＮ、７１１・・・・ＴＭＧ＿ＩＮ、１２００・・・・ヒンジ部、１５００・・・・動画処理回路、１５０１・・・・スケーリング回路。
【図１】
2004312082.tif 000003
【図２】
2004312082.tif 000004
【図３】
2004312082.tif 000005
【図４】
2004312082.tif 000006
【図５】
2004312082.tif 000007
【図６】
2004312082.tif 000008
【図７】
2004312082.tif 000009
【図８】
2004312082.tif 000010
【図９】
2004312082.tif 000011
【図１０】
2004312082.tif 000012
【図１１】
2004312082.tif 000013
【図１２】
2004312082.tif 000014
【図１３】
2004312082.tif 000015
【図１４】
2004312082.tif 000016