(57)【要約】【課題】ＳＰＤを用いたＰＬＯにおいて、位相同期の過程でＶＣＯがロックレンジに入り、且つＶＣＯの発振周波数が基準発振器の発振周波数の整数倍になったときロック状態と確実に判別し、ロック状態の誤判別のないＰＬＯのロック判別手段を提供すること。【解決手段】ロックレンジに対応する誤差電圧の上限値と下限値を予め設定した誤差電圧判別回路と、ＳＰＤのビート出力を検波するビート検波回路を設け、それぞれの出力状態の組合せでＰＬＯのロック／アンロックを判別する。【選択図】  図１
2004304251.tif 000002
【特許請求の範囲】
【請求項１】
基準信号発振器と、電圧制御発振器（ＶＣＯ）と、前記基準信号発振器から出力される基準信号と前記ＶＣＯから出力される比較信号の位相を比較しその位相差に応じたビートを出力するサンプリング位相検波器（ＳＰＤ）と、前記ＳＰＤのビート出力から前記ＶＣＯの発振周波数を制御する誤差電圧を生成するループフィルタとからなる位相同期発振器（ＰＬＯ）において、前記誤差電圧の範囲を設定し該誤差電圧の値から前記ＶＣＯの発振周波数がロックレンジにあるか否かを判別する誤差電圧判別回路と、前記ＳＰＤのビート出力を検波するビート検波回路を有し、前記誤差電圧判別回路と前記ビート検波回路の出力状態の組合せで前記ＰＬＯのロック／アンロックを判別することを特徴とするＰＬＯのロック判別回路。
【請求項２】
前記ＰＬＯのロック判別回路は、前記誤差電圧判別回路で前記ＶＣＯの発振周波数がロックレンジにあると判別され、且つ前記ビート出力が直流成分のみのとき、前記ＰＬＯがロック状態であると判別する請求項１に記載のＰＬＯのロック判別回路。
【請求項３】
前記誤差電圧判別回路に設定する前記誤差電圧の範囲は、前記ＶＣＯのロックレンジより狭く、且つプルインレンジより広い誤差電圧の範囲内にあることを特徴とする請求項１または２に記載のＰＬＯのロック判別回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はサンプリング位相検波器（ＳＰＤ）を用いた位相同期発振器（ＰＬＯ）のロック／アンロックを確実に判別する、ＰＬＯのロック判別回路に関するものである。
【０００２】
【従来の技術】
従来、発振周波数の安定化および位相雑音を低減した発振器として、ＰＬＯが広く用いられている。このＰＬＯの例として位相比較器にＳＰＤを用いたものがあり、マイクロ波のＰＬＯとして位相雑音特性に優れているためマイクロ波帯の送信機、受信機等で周波数変換用の局部発振器に使用されている。ＳＰＤを用いたＰＬＯは、ＶＣＯの発振周波数可変範囲において基準信号の整数倍の周波数でロックするため、所要の発振周波数以外でロックするいわゆるフォールスロックが生じる可能性がある。この問題を解決するため、正常なロック状態を判別する回路を備えたＰＬＯが考案されている。（例えば特許文献１）
【０００３】
図６は前述の正常なロック状態を判別するロック判別回路を備えたＰＬＯの従来例を示すブロック図である。基準発振器１、ＳＰＤ２、ループフィルタ３、ＶＣＯ４から位相同期ループを構成し、ループフィルタ出力に誤差電圧判別回路５を接続している。ＳＰＤ２はステップリカバリーダイオード１個とショットキーダイオード２個を含み（図示せず）、基準発振器１から入力される基準信号をその周波数のパルスに変換し、そのパルスでＶＣＯ４から入力される比較信号をサンプリングする。このサンプリング信号は、前記基準信号と比較信号の位相差に応じたビートとしてＳＰＤ２の出力に現れる。基準発振器１の発振周波数をｆｒｅｆ、ＶＣＯ４の発振周波数をｆｖｃｏとすると、ビート周波数ｆｂｅａｔは式（１）で表される。
ｆｂｅａｔ＝｜ｆｖｃｏ−Ｎ・ｆｒｅｆ｜  （１）  但し、Ｎは正の整数
以上のようにして得られたビートからループフィルタ３により低周波（直流）成分である誤差電圧Ｖｅを取り出し、この誤差電圧でＶＣＯ４の発振周波数を制御する。誤差電圧による制御でＶＣＯ４の発振周波数がプルインレンジに入ると周波数引き込み（プルイン）が行われ、
ｆｖｃｏ＝Ｎ・ｆｒｅｆ        （２）
すなわちＶＣＯ４の発振周波数が基準発振器１の発振周波数の整数倍となったとき、ビートは直流成分のみとなって位相同期ループは安定し、ＰＬＯはロック（同期）状態となる。
【０００４】
ＳＰＤを用いたＰＬＯの位相同期回路は、図６に図示しない三角波を発生するサーチオシレータを含むものがある。（例えば特許文献１図４）このサーチオシレータは、ＰＬＯがアンロック状態のとき、ＶＣＯ４の発振周波数がプルインレンジに入るまでＶＣＯ４の周波数制御電圧（誤差電圧）を強制的にスイープする。ＶＣＯ４がプルインレンジに入ると前述のとおり周波数の引き込みが起こり、スイープは停止して位相同期ループは安定し、ロック（同期）状態となる。
【０００５】
誤差電圧判別回路５は、例えば特許文献１図１、特許文献２図２に示されるように、コンパレータ及びゲート回路等で構成される。この誤差電圧判別回路５にＶＣＯ４の発振周波数を制御する誤差電圧の正常範囲を予め設定しておき、実際の誤差電圧が設定した正常範囲に入っていればロック状態と判別し、正常範囲をはずれていればアンロック状態と判別する。
【０００６】
【特許文献１】特開平１１−１７７４１８号公報
【特許文献２】特開平６−１６４３８１号公報
【０００７】
【発明が解決しようとする課題】
前述したように、従来ＰＬＯのロック／アンロックを判別するには誤差電圧の値のみを使用するものがあった。図７はＳＰＤを用いた一般的なＰＬＯのロックレンジ、プルインレンジを表す図である。通常ＳＰＤを用いたＰＬＯはＶＣＯの周波数引き込み範囲であるプルインレンジ（図７の範囲Ａ）が同期保持範囲であるロックレンジ（図７の範囲Ｂ）より狭い。このため特許文献１の例のように、誤差電圧の正常範囲をロックレンジに対応する範囲に設定しロック／アンロックを判別すると、次のような問題があった。
【０００８】
特許文献１のように誤差電圧の正常範囲をロックレンジに対応する範囲に設定した場合、アンロック状態から前記サーチオシレータでＶＣＯ４の誤差電圧をスイープすると、誤差電圧が正常範囲に入ったときロック状態と判別されるが、その時点でＶＣＯ４はプルインレンジに入っておらずＰＬＯはロック状態になっていない。このため誤差電圧がロックレンジからプルインレンジに移り、ＰＬＯがロック状態となるまで、実際にはアンロック状態であるにもかかわらずロック状態と誤判別される。またその対策として誤差電圧の正常範囲をプルインレンジに対応する範囲に設定した場合、ロック状態のとき周囲温度の変化や機械的振動など何らかの要因でＶＣＯ４の発振周波数がロックレンジまでずれ、それにつれて誤差電圧も変動すると、プルインレンジよりロックレンジの方が広いため、ＰＬＯはロック状態を保持しているにもかかわらずアンロック状態と誤判別される。
【０００９】
以上のように、誤差電圧が予め設定された範囲に入っているか否かのみでＰＬＯのロック／アンロックを判別する従来の方法では、周波数同期過程すべてにわたりロック／アンロックを正確に判別することができないという問題があった。そのため、例えば該ＰＬＯを適用した衛星通信用の送信機において、ＰＬＯがロック状態で送信動作が可能なとき以外は不要な電波を放射させず、且つ消費電力の低減をはかる等の目的で、ＰＬＯのロック／アンロックの判別結果に基づいて送信用パワーアンプのｏｎ／ｏｆｆを制御しようとした場合、前記の問題点により通信開始時に不要な電波を放射したり、送信途中で送信が途絶えたりという不具合が発生するおそれがある。
【００１０】
本発明は、これらの問題を解決し、より確実なロック／アンロックの判別を可能にするＰＬＯのロック判別回路およびそれを備えたＰＬＯを、簡単な構成の回路を追加することのみで提供することを目的とする。
【００１１】
【課題を解決するための回路】
本発明は上記の問題を解決するため、基準信号発振器と、電圧制御発振器（ＶＣＯ）と、前記基準信号発振器から出力される基準信号と前記ＶＣＯから出力される比較信号の位相を比較しその位相差に応じたビートを出力するサンプリング位相検波器（ＳＰＤ）と、前記ＳＰＤのビート出力から前記ＶＣＯの発振周波数を制御する誤差電圧を生成するループフィルタとからなる位相同期発振器（ＰＬＯ）において、前記誤差電圧の範囲を設定し該誤差電圧の値から前記ＶＣＯの発振周波数がロックレンジにあるか否かを判別する誤差電圧判別回路と、前記ＳＰＤのビート出力を検波するビート検波回路を有し、前記誤差電圧判別回路と前記ビート検波回路の出力状態の組合せで前記ＰＬＯのロック／アンロックを判別する。
【００１２】
また、前記ＰＬＯのロック判別回路は、前記誤差電圧判別回路で前記ＶＣＯの発振周波数がロックレンジにあると判別され、且つ前記ビート出力が直流成分のみのとき前記ＰＬＯがロック状態であると判別する。
【００１３】
また、前記誤差電圧判別回路に設定する前記誤差電圧の範囲は、前記ＶＣＯのロックレンジより狭く且つプルインレンジより広い誤差電圧の範囲内とする。
【００１４】
【発明の実施の形態】
以下、図面に基づいて本発明によるＰＬＯのロック判別回路について詳細に説明する。図１は本発明の第一の実施例を示すブロック図である。ＳＰＤを用いた位相同期ループは図６の従来例と同様の構成となっており、図６と対応する部分については同一符号を付して示す。基準信号を出力する基準発振器１と、比較信号を出力するＶＣＯ４と、前記基準信号と比較信号の位相を比較しその位相差に応じたビートを出力するＳＰＤ２と、前記ＳＰＤ２のビート出力からＶＣＯ４の発振周波数を制御する誤差電圧を生成するループフィルタ３と、前記誤差電圧が予め設定した範囲内か否かを判別し誤差電圧判別信号を出力する誤差電圧判別回路５と、前記ビート出力を検波しビート検波信号を出力するビート検波回路６と、誤差電圧判別回路５とビート検波回路６の出力状態の組合せからＰＬＯのロック／アンロックを判別しロック判別信号を出力するゲート回路７で構成され、さらにＰＬＯがアンロック状態のときＶＣＯ４の誤差電圧をプルインレンジまで強制的にスイープする三角波を発生する、図示しないサーチオシレータを含んでいる。
【００１５】
誤差電圧判別回路５は図２に示すようにコンパレータ１０、１１とＡＮＤゲート１２で構成される。誤差電圧の範囲として図７に示すＶＣＯ４のロックレンジに対応する誤差電圧範囲の電圧Ｖｅ３（下限値）、Ｖｅ４（上限値）がそれぞれ下限値設定端子９、上限値設定端子８に与えられ、ＶＣＯ４がロックレンジにあると判別する誤差電圧Ｖｅの範囲を予めＶｅ３≦Ｖｅ≦Ｖｅ４に設定する。この誤差電圧判別回路５は入力される誤差電圧ＶｅがＶｅ３≦Ｖｅ≦Ｖｅ４となったとき誤差電圧判別信号として誤差電圧判別信号出力端子１３からＨレベルの電圧を出力し、それ以外の場合はＬレベルの電圧を出力する。ビート検波回路６は図３に示すようにＤＣカット用コンデンサ１５、ビート増幅用アンプ１６、検波回路１７、検波回路１７の出力を増幅する直流増幅用アンプ１８、直流増幅用アンプ１８の出力の振幅を制限するためのリミッタ１９からなり、ビート検波信号として、ビートが交流成分を含む場合はＨレベルの電圧を出力し、ビートが直流成分のみの場合はＬレベルの電圧を出力する。ゲート回路７は図４に示すように一方の入力端子２１に誤差電圧判別回路５の誤差電圧判別信号を入力し、他方の入力端子２２にビート検波回路６のビート検波信号を反転して入力するＡＮＤゲートで、図５に示すように誤差電圧判別回路５とビート検波回路６の出力状態の組合せでロック判別信号を出力する。
【００１６】
以上の構成からなるＰＬＯのロック判別回路の動作について以下に説明する。最初に、ＰＬＯの電源をｏｎしアンロック状態からロック状態になる場合について説明する。ＰＬＯの電源をｏｎにすると、図示しないサーチオシレータによりＶＣＯ４の発振周波数制御電圧である誤差電圧Ｖｅのスイープが０（Ｖ）から正の方向に開始される。誤差電圧ＶｅがスイープされＶｅ３≦Ｖｅ≦Ｖｅ４となったとき、前述のとおり誤差電圧判別回路５はＨレベルの誤差電圧判別信号を出力する。またこの過程でビート出力はビート検波回路６で検波され、ＶＣＯ４の発振周波数ｆｖｃｏが基準発振器１の発振周波数ｆｒｅｆの整数倍になるまでビート出力は交流成分を含むため、ビート検波回路６はＨレベルのビート検波信号を出力する。従ってゲート回路７のロック判別信号はＬレベルとなり、ＰＬＯはアンロック状態と判別される。誤差電圧Ｖｅは図示しないサーチオシレータにより引き続きスイープされ、図７に示すＶＣＯ４のプルインレンジに対応する誤差電圧Ｖｅ１、Ｖｅ２に対してＶｅ１≦Ｖｅ≦Ｖｅ２となったとき、ＶＣＯ４の発振周波数が引き込まれＰＬＯはロック状態となる。誤差電圧ＶｅはＶｅ３≦Ｖｅ≦Ｖｅ４の条件を満たしているため、誤差電圧判別回路５はＨレベルの誤差電圧判別信号を出力している。またこのとき基準信号源１とＶＣＯ４からそれぞれＳＰＤ２に入力される基準信号と比較信号の位相は同期しており、周波数関係は式（２）の条件を満たすためビート出力は直流成分のみとなり、ビート検波回路６はＬレベルのビート検波信号を出力する。従ってゲート回路７のロック判別信号はＨレベルとなり、ＰＬＯはロック状態と判別される。
【００１７】
以上のように、本発明のロック判別回路によれば、ＰＬＯの電源をｏｎすることによりサーチオシレータ（図示せず）で誤差電圧をスイープしたとき、誤差電圧ＶｅがＶｅ３≦Ｖｅ≦Ｖｅ４の範囲にあり、且つＳＰＤ２のビート出力が直流成分のみのときＰＬＯがロック状態と判別でき、従来例のような誤判別のない、確実なＰＬＯのロック判別回路を実現することができる。ここで誤差電圧Ｖｅは図示しないサーチオシレータが発生する三角波によりスイープさるので、特許文献１にも記載されているようにスイープ開始時の誤差電圧の状態がＶｅ＜Ｖｅ３、Ｖｅ４＜Ｖｅのいずれの場合でも、Ｖｅ３≦Ｖｅ≦Ｖｅ４の範囲にＶｅが入るようにスイープが行われる。
【００１８】
次にロック状態にあるＰＬＯに周囲温度の変化や振動など何らかの要因が加わり、ＶＣＯ４の発振周波数がプルインレンジからロックレンジまで変動した場合について説明する。ＰＬＯがロック状態にあるとき、前述のとおり誤差電圧判別回路５の誤差電圧判別信号はＨレベル、ビート検波回路６のビート検波信号はＬレベル、ゲート回路７のロック判別信号はＨレベルとなっている。
【００１９】
図７において、ＶＣＯ４の発振周波数ｆｖｃｏがｆ０、誤差電圧ＶｅがＶ０でＰＬＯがロック状態にあったとする。ここでＰＬＯに周囲温度の変化や振動など何らかの要因が加わり、ＶＣＯ４の発振周波数がｆ０からｆ３≦ｆｖｃｏ＜ｆ１の範囲に変動したとする。これに従って誤差電圧ＶｅはＰＬＯの同期を保持するため、Ｖ０からＶｅ２＜Ｖｅ≦Ｖｅ４の範囲に変動する。このときＶｅはＶｅ３≦Ｖｅ≦Ｖｅ４の範囲にあるため、誤差電圧判別回路５の誤差電圧判別信号はＨレベルを出力する。またＶＣＯ４の発振周波数ｆｖｃｏはｆ３≦ｆｖｃｏ≦ｆ４のロックレンジにあり、ＰＬＯのロック状態は保持されているため、ＳＰＤ２のビート出力は直流成分のみとなりビート検波回路６のビート検波信号はＬレベルを出力し、その結果ゲート回路７のロック判別信号はＨレベルでロック状態と判別される。なおロック状態で前記何らかの要因によりｆｖｃｏがｆ０からｆ２＜ｆｖｃｏ≦ｆ４の範囲に変動したときも、上記と同様な動作でＰＬＯはロック状態と判別される。
【００２０】
このように、本発明のロック判別回路によれば、ロック状態にあるＰＬＯのＶＣＯの発振周波数が何らかの要因でプルインレンジから変動しても、それがロックレンジの範囲内にあるならロック状態であると正確に判別することができる。
【００２１】
本発明の第二の実施例として、マイクロ波の送信機または受信機でよく用いられるように、ＰＬＯの基準発振器を装置の外部に設け基準信号を該装置の外部から供給する構成とし、基準発振器のｏｎ／ｏｆｆにより該装置の一部（例えばパワーアンプ）のｏｎ／ｏｆｆを制御する場合について説明する。ここで図示しないサーチオシレータは、前記基準信号がｏｎとなりＳＰＤ２に入力されたときに発生する誤差電圧Ｖｅｏｎをトリガとしてスイープを開始するものとする。また図１の基準発振器１をＰＬＯの外部（該装置の外部）にあって基準信号のｏｎ／ｏｆｆができるものとし、第二の実施例では基準発振器１´とよぶ。（図示せず）その他のＰＬＯの構成は前記第一の実施例と同様である。
【００２２】
最初にアンロック状態からロック状態になる場合について説明する。初期状態としてＰＬＯには正常な電源電圧が供給され、基準発振器１´はｏｆｆで基準信号は供給されていないものとする。前記装置外部に設けた基準発振器１´がｏｆｆで基準信号がＳＰＤ２に入力されていないとき、位相同期ループはオープン状態でＶＣＯ４は自走周波数で発振する。このときＳＰＤ２のビート出力は発生せず、ループフィルタ３からの誤差電圧Ｖｅも出力されず、ＰＬＯはアンロック状態となる。ここで誤差電圧Ｖｅは誤差電圧判別回路５に設定したＶｅ３≦Ｖｅ≦Ｖｅ４の条件を満たさないため、誤差電圧判別回路５はＬレベルの誤差電圧判別信号を出力する。またＳＰＤ２のビート出力もないことから、ビート検波回路６のビート検波信号もＬレベルとなる。従ってゲート回路７のロック判別信号はＬレベルとなり、ＰＬＯはアンロック状態と判別される。
【００２３】
次に基準発振器１´がｏｎとなり基準信号が比較信号とともにＳＰＤ２に供給されると、ＳＰＤ２は交流成分を含むビートを出力しループフィルタ３から誤差電圧Ｖｅｏｎが出力される。このＶｅｏｎがトリガとなり図示しないサーチオシレータによりＶＣＯ４の発振周波数制御電圧である誤差電圧Ｖｅのスイープが０（Ｖ）から正の方向に開始される。これ以降のＰＬＯの動作は前記第一の実施例の説明として段落００１６〜００２０に記載した内容と同様である。従って本発明によるＰＬＯのロック判別回路のロック判別信号を用いれば、基準発振器１´のｏｎ／ｏｆｆで前記マイクロ波送信機または受信機の装置の一部（例えばパワーアンプ）のｏｎ／ｏｆｆを確実に制御し、例えばマイクロ波送信機の場合、通信開始時に不要な電波を放射したり、送信途中で送信が途絶えたりという不具合をなくすことができる。
【００２４】
以上で説明した実施例では、誤差電圧判別回路５に設定する誤差電圧の下限値（ＶｅＬ）と上限値（ＶｅＨ）をＶＣＯ４のロックレンジに対応する電圧範囲の下限値（Ｖｅ３）と上限値（Ｖｅ４）に等しくしたが、本発明はそれに限るものではなくＰＬＯを使用する周囲温度範囲やＶＣＯ４の周波数可変範囲、ロックレンジ、プルインレンジの広さなどの諸条件を考慮して、ロックインレンジより狭くプルインレンジより広い範囲（Ｖｅ３≦ＶｅＬ≦Ｖｅ１、Ｖｅ２≦ＶｅＨ≦Ｖｅ４）に誤差電圧の上下限値を設定してもよい。
【００２５】
また誤差電圧判別回路５に設定する誤差電圧の設定方法は、実施例のようにそれぞれの端子に個別に電圧を与えてもよいし、共通の電源電圧から抵抗分圧で与えても良い。さらにＰＬＯもしくはそれを含む装置の外部から与えてもよい。さらに該設定値を可変できるようにしてもよい。これらの組合せにより誤差電圧の範囲を、ＰＬＯおよびそれを含む装置の使用条件にあわせて最適に設定することができる。
【００２６】
また何らかの原因により誤差電圧Ｖｅのスイープがロックレンジに入った後、プルインレンジに入る前に停止してしまった場合、計時回路によりその状態で一定時間の経過を計時後、誤差電圧判別回路５の誤差電圧判別信号（この場合はＨレベル）とビート検波回路６のビート検波信号（この場合はＨレベル）の組合せをトリガとして、サーチオシレータによるスイープを再起動するようにしてもよい。これにより発振周波数がロックしない不完全な状態でＰＬＯがはりついてしまった場合、再度誤差電圧Ｖｅのスイープを行うことで、ＰＬＯを正常な状態に復帰させることができる。
【発明の効果】
以上説明したように、本発明によるＰＬＯのロック判別回路によれば、請求項１に係わる発明は、位相比較器にＳＰＤを用いたＰＬＯにおいて、誤差電圧判別回路でＶＣＯがロックレンジにあるか否かを判別した結果と、ＳＰＤのビート出力をビート検波回路で検波した結果の組合せでＰＬＯのロック／アンロックを判別するので、簡単な構成の回路を追加するだけで従来例にあったロック状態の誤判別を解決する確実なＰＬＯのロック判別回路が得られる。
【００２７】
請求項２に係わる発明は、ＳＰＤのビート出力が、ロック状態のとき直流成分のみで、アンロック状態のとき交流成分を含むことをビート検波回路で判別し出力する構成としたので、簡単な検波回路でＳＰＤの特性を生かしたＰＬＯのロック判別回路を実現することができる。
【００２８】
請求項３に係わる発明は、誤差電圧判別回路に設定する誤差電圧の範囲をＶＣＯ４のロックレンジより狭く、プルインレンジより広い発振周波数に対応する誤差電圧の範囲（Ｖｅ３≦ＶｅＬ≦Ｖ１、Ｖ２≦ＶｅＨ≦Ｖｅ４）に設定することとしたので、誤差電圧の設定値に余裕をもたせることで周囲温度や電源電圧の変化等による誤動作を抑え、より確実なＰＬＯのロック判別回路を実現することができる。
【図面の簡単な説明】
【図１】本発明によるロック判別回路を備えたＰＬＯの第一の実施例を示すブロック図である。
【図２】本発明のロック判別回路を構成する誤差判別回路の一実施例を示す構成図である。
【図３】本発明のロック判別回路を構成するビート検波回路の一実施例を示す構成図である。
【図４】本発明のロック判別回路を構成するゲート回路の一実施例を示す構成図である。
【図５】本発明のロック判別回路の一実施例によるロック／アンロックの判別結果を示す真理値表である。
【図６】従来のロック判別回路を備えたＰＬＯを示すブロック図である。
【図７】ＳＰＤを用いたＰＬＯの誤差電圧とＶＣＯの発振周波数の関係を示す図である。
【符号の説明】
１    基準発振器
２    サンプリング位相検波器（ＳＰＤ）
３    ループフィルタ
４    電圧制御発振器（ＶＣＯ）
５    誤差電圧判別回路
６    ビート検波回路
７    ゲート回路
８    上限値設定端子
９    下限値設定端子
１０、１１  コンパレータ
１２  ＡＮＤゲート
１３  誤差電圧判別信号出力端子
１４  ビート入力端子
１５  ＤＣカット用コンデンサ
１６  ビート増幅用アンプ
１７  検波回路
１８  直流増幅用アンプ
１９  リミッタ
２０  ビート検波信号出力端子
２１  誤差電圧判別信号入力端子
２２  ビート検波信号入力端子
２３  ＡＮＤゲート
２４  ロック判別信号出力端子
【図１】
2004304251.tif 000003
【図２】
2004304251.tif 000004
【図３】
2004304251.tif 000005
【図４】
2004304251.tif 000006
【図５】
2004304251.tif 000007
【図６】
2004304251.tif 000008
【図７】
2004304251.tif 000009