(57)【要約】【課題】ベース層幅が実質広がることによる周波数特性の劣化を低減することができる半導体装置を提供する。【解決手段】半導体基板１０１上に形成された第１導電型のコレクタ層１０２と、前記コレクタ層１０２の表面領域に形成された第２導電型のグラフトベース層１０４と、前記グラフトベース層１０４上に形成された第２導電型の第１のベース引き出し領域１０５と、前記第１のベース引き出し領域１０５の上面及び側面に形成された第２導電型の第２のベース引き出し領域１０６と、前記コレクタ層１０２上に形成された第２導電型のベース層１０７と、前記ベース層１０７の表面領域に形成された第１導電型のエミッタ層１０８と、前記エミッタ層１０８上に形成されたエミッタ引き出し領域１１０とを具備した半導体装置である。【選択図】  図１
2004304100.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１導電型のコレクタ層と、
前記コレクタ層の表面領域に形成された第２導電型のグラフトベース層と、
前記グラフトベース層上に形成された第２導電型の第１のベース引き出し領域と、
前記第１のベース引き出し領域の上面及び側面に形成された第２導電型の第２のベース引き出し領域と、
前記コレクタ層上に形成された第２導電型のベース層と、
前記ベース層の表面領域に形成された第１導電型のエミッタ層と、
前記エミッタ層上に形成されたエミッタ引き出し領域とを具備した半導体装置。
【請求項２】
前記第１及び第２のベース引き出し領域は、同じ材料からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ベース層は、前記第２のベース引き出し領域上にも形成されており、前記第２のベース引き出し領域の不純物濃度プロファイルの少なくとも一部は、前記第１のベース引き出し領域の不純物濃度よりも小さいことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ベース層は、エピタキシャル成長層であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
半導体基板上に、第１導電型のコレクタ層を形成する工程と、
前記コレクタ層上に、第２導電型の不純物を添加した第１のベース引き出し領域を形成し、この第１のベース引き出し領域の上面及び側面にノンドープ領域を形成する工程と、
このノンドープ領域上及び前記コレクタ層上に第２導電型のベース層を形成し、前記第１のベース引き出し領域内の前記第２導電型の不純物を、前記ノンドープ領域と前記第１のベース引き出し領域直下の前記コレクタ層に熱拡散する工程と、
前記ベース層の表面領域に第１導電型のエミッタ層を形成する工程と、
前記エミッタ層上にエミッタ引き出し領域を形成する工程と、
を具備した半導体装置の製造方法。
【請求項６】
半導体基板上に、第１導電型のコレクタ層を形成する工程と、
前記コレクタ層に素子分離領域を形成する工程と、
前記コレクタ層上の一部に絶縁膜パターンを形成する工程と、
前記絶縁膜パターンの形成されていない前記コレクタ層上に、第２導電型の不純物を添加した第１のベース引き出し領域を形成し、この第１のベース引き出し領域上に第１のノンドープ領域を形成する工程と、
前記絶縁膜パターンをウェットエッチングによって除去する工程と、
前記第１のベース引き出し領域の側面及び第１のノンドープ領域の側面に第２のノンドープ領域を形成する工程と、
前記第１及び第２のノンドープ領域上及び前記コレクタ層上に第２導電型のベース層を形成し、前記第１のベース引き出し領域内の前記第２導電型の不純物を、前記第１及び第２のノンドープ領域と前記第１のベース引き出し領域直下の前記コレクタ層に熱拡散する工程と、
前記ベース層の表面領域に第１導電型のエミッタ層を形成する工程と、
前記エミッタ層上にエミッタ引き出し領域を形成する工程と、
を具備した半導体装置の製造方法。
【請求項７】
前記第１及び第２のベース引き出し領域は、同じ材料からなることを特徴とする請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記第２のベース引き出し領域の不純物濃度プロファイルの少なくとも一部は、前記第１のベース引き出し領域の不純物濃度よりも小さいことを特徴とする請求項５または６に記載の半導体装置の製造方法。
【請求項９】
前記ベース層は、エピタキシャル成長法によって、形成されていることを特徴とする請求項５または６に記載の半導体装置の製造方法。
【請求項１０】
前記エピタキシャル成長法は、非選択的エピタキシャル成長法であることを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特にバイポーラトランジスタを備えた半導体装置に関する。
【０００２】
【従来の技術】
近年、高周波で使用される半導体装置では、電流利得帯域幅積ｆＴ，最大発振周波数ｆｍａｘなどの周波数特性の向上や雑音指数ＮＦなどのノイズ特性の向上が強く求められている。また、高電源の実使用に即したコレクタ−エミッタ間の高耐圧化（ＶＣＥＯ）が要求されている。
【０００３】
図９に、従来の技術のＮＰＮバイポーラトランジスタを示す。Ｎ型シリコン基板９０１上に、シリコン層からなるＮ型コレクタ層９０２が形成されている。また、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）プロセスによって、素子形成部以外の領域には、酸化膜からなる素子分離領域９０３が形成されており、Ｎ型コレクタ層９０２上の一部には、薄い酸化膜９０４が形成されている。また、Ｎ型コレクタ層９０２上の酸化膜９０４上及び素子分離領域９０３上に、ポリシリコンからなるベース引き出し領域９０５が形成されている。ベース引き出し領域９０５及びＮ型コレクタ層９０２上には、ＳｉＧｅ層からなるＰ型ベース層９０６が形成されている。Ｇｅを添加せず、シリコン層からなるＰ型ベース層を形成することも可能である。
【０００４】
Ｎ型コレクタ層９０２上のＰ型ベース層９０６の表面領域には、選択的にＮ型エミッタ層９０７が形成されている。Ｐ型ベース層９０６上には、コンタクトホール用の開口部が設けられた層間絶縁膜９０８，９０９が形成され、Ｎ型エミッタ層９０７上には、ポリシリコンからなるエミッタ引き出し領域９１０が形成されている。エミッタ引き出し領域９１０とＰ型ベース層９０６は、層間絶縁膜９０８によって、電気的に絶縁されている。
【０００５】
また、エミッタ引き出し領域９１０及びベース引き出し領域９０５上には、コンタクトホール用の開口部に導電性材料を形成することによって、エミッタ電極９１１及びベース電極９１２が形成されている。
【０００６】
次に、図１０乃至図１２に、従来の技術のＮＰＮバイポーラトランジスタの製造方法を示す。図１０（ａ）に示すように、Ｎ型シリコン基板９０１上に、Ｎ型不純物を添加しながら、シリコンをエピタキシャル成長させることによって、シリコン層からなるＮ型コレクタ層９０２を形成する。続いて、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）プロセスによって、素子形成部以外の領域には、酸化膜からなる素子分離領域９０３を形成し、Ｎ型コレクタ層９０２上には、薄い酸化膜９０４を形成する。
【０００７】
次に、図１０（ｂ）に示すように、素子分離領域９０３上及び酸化膜９０４上に、ポリシリコン層９１３を形成する。続いて、Ｎ型コレクタ層９０２上の一部が露出するようにポリシリコン層９１３及び酸化膜９０４をエッチングする。酸化膜９０４のエッチングは、ウェットエッチングによって行う。次に、ポリシリコン層９１３にＰ型不純物をイオン注入し、ベース引き出し領域９０５を形成する。
【０００８】
次に、図１０（ｃ）に示すように、ベース引き出し領域９０５上及びＮ型コレクタ層９０２上に、Ｐ型不純物を添加しながら、シリコンをエピタキシャル成長させることによって、シリコン層からなるＰ型ベース層９０６を形成する。ここで、Ｐ型不純物及びＧｅを添加しながら、シリコンをエピタキシャル成長させることによって、ＳｉＧｅ層からなるＰ型ベース層を形成してもよい。
【０００９】
次に、図１１（ｄ）に示すように、Ｐ型ベース層９０６上に層間絶縁膜９０８を形成し、Ｎ型コレクタ層９０２上に形成されたＰ型ベース層９０６上の一部が露出するように、層間絶縁膜９０８をエッチングする。続いて、層間絶縁膜９０８上及び露出したＰ型ベース層９０６上にポリシリコン層９１４を形成し、ポリシリコン層９１４にＮ型不純物をイオン注入して、熱処理を行うことによって、エミッタ引き出し領域９１０を形成するとともに、Ｐ型ベース層９０６の表面領域の一部にＮ型エミッタ層９０７を形成する。
【００１０】
次に、図１１（ｅ）に示すように、ベース引き出し領域９０５上及びエミッタ引き出し領域９１０上に層間絶縁膜９０９を形成する。ベース引き出し領域９０５の一部と、エミッタ引き出し領域９１０の一部が露出するような開口部を形成し、開口部に導電性材料を形成することによって、ベース引き出し領域９０５及びエミッタ引き出し領域９１０に接続されたベース電極９１２及びエミッタ電極９１１を形成する。この種のＮＰＮバイポーラトランジスタを備えた半導体装置の例として、特許文献１が知られている。
【００１１】
【特許文献１】
特開平１１−２３３５２３号公報（図１）
【００１２】
【発明が解決しようとする課題】
図１０（ｃ）において、Ｐ型ベース層９０６をエピタキシャル成長によって形成する場合、通常、６００℃程度の熱処理を伴う。このとき、ベース引き出し領域９０５にイオン注入されたＰ型不純物は、図１０（ｃ）の矢印に示すように周辺のＰ型ベース層９０６へ飛び散り、Ｐ型ベース層９０６とＮ型コレクタ層９０２の界面付近に、Ｐ型不純物の異常プロファイルを形成する。
【００１３】
図１２に、図１１（ｅ）のＢ−Ｂ’断面における不純物濃度を示し、このＰ型不純物の異常プロファイルを、Ｐ型オートドープ層１３０１と呼ぶ。Ｐ型オートドープ層１３０１が生じることによって、ベース層幅が実質広がるため、キャリアのベース走行時間の増大を招き、周波数特性が劣化するという問題があった。このＰ型オートドープ層１３０１は、Ｐ型ベース層９０６をエピタキシャル成長によって形成する際の熱処理によって、主に形成されているが、他の工程の熱処理によっても形成され得るものである。また、Ｐ型ベース層９０６をエピタキシャル成長によって形成しない場合であっても、他の熱処理によって形成され得るものである。
【００１４】
また、比較的低濃度でないＮ型コレクタ層を有する半導体装置では、Ｐ型不純物がＰ型ベース層とＮ型コレクタ層の界面付近に拡散したとしても、Ｎ型コレクタ層が比較的低濃度でないため、実質、Ｐ型オートドープ層が形成されないことになる。ここで、比較的低濃度とは、例えば、３×１０１６ｃｍ−３程度である。
【００１５】
したがって、Ｐ型ベース層とＮ型コレクタ層の界面付近に形成されるＰ型オートドープ層による周波数特性の劣化は、特に高耐圧が要求される比較的低濃度な不純物濃度のＮ型コレクタ層を有する半導体装置で顕著に発生し、問題となっている。従来、Ｐ型オートドープ層による周波数特性の劣化を抑止するため、Ｎ型コレクタ層の不純物濃度を比較的低濃度に形成できず、耐圧を向上することができないという問題があった。
【００１６】
また、ベース層をエピタキシャル成長する際、Ｇｅを添加して、ＳｉＧｅ層で形成した場合、ヘテロ接合によるエネルギー障壁を緩和し、キャリアの移動度を高めることによって周波数特性の向上をはかることができる。しかし、Ｐ型オートドープ層１３０１が形成されることによって、Ｐ型オートドープ層とＮ型コレクタ層との間にエネルギー障壁が生じるため、ベース層を、Ｇｅを用いて形成した場合には、ベース層幅が実質広がることによってベース走行時間の増大を招くとともに、注入効率の低下を招き、周波数特性がさらに劣化するという問題があった。
【００１７】
本発明は、上記した問題点を解決すべくなされたもので、ベース層幅が実質広がることによる周波数特性の劣化を低減することができる半導体装置及びその製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記した目的を達成するための本発明の半導体装置の一形態は、半導体基板上に形成された第１導電型のコレクタ層と、
前記コレクタ層の表面領域に形成された第２導電型のグラフトベース層と、
前記グラフトベース層上に形成された第２導電型の第１のベース引き出し領域と、
前記第１のベース引き出し領域の上面及び側面に形成された第２導電型の第２のベース引き出し領域と、
前記コレクタ層上に形成された第２導電型のベース層と、
前記ベース層の表面領域に形成された第１導電型のエミッタ層と、
前記エミッタ層上に形成されたエミッタ引き出し領域とを具備している。
【００１９】
上記した本発明の形態によれば、ベース層幅が実質広がることによる周波数特性の劣化を低減することができる半導体装置を提供することができる。
【００２０】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１に、本実施の形態のＮＰＮバイポーラトランジスタを示す。Ｎ型シリコン基板１０１上に、シリコン層からなるＮ型コレクタ層１０２が形成されている。素子形成部以外の領域には、シリコン層をエッチングし酸化膜などの絶縁膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）プロセスによる素子分離領域１０３が形成されている。また、ＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）プロセスによって形成してもよい。ＬＯＣＯＳプロセスの場合、素子形成部以外の領域には、酸化膜などの絶縁膜からなる素子分離領域を形成し、Ｎ型コレクタ層上に形成された薄い絶縁膜は除去する。また、Ｎ型コレクタ層１０２の表面領域には、Ｐ型グラフトベース層１０４が形成されている。
【００２１】
また、Ｎ型コレクタ層１０２上及び素子分離領域１０３上の一部に、ポリシリコンからなる第１のベース引き出し領域１０５が形成されており、第１のベース引き出し領域１０５上に、ポリシリコンからなる第２のベース引き出し領域１０６が形成されている。第２のベース引き出し領域１０６上及びＮ型コレクタ層１０２上には、非選択的エピタキシャル成長法によって、ＳｉＧｅを含有したＰ型ベース層１０７が形成されている。このとき、Ｇｅを添加せず、ポリシリコン層及びシリコン層からなるＰ型ベース層を形成することも可能である。
【００２２】
Ｎ型コレクタ層１０２上のＰ型ベース層１０７の表面領域には、選択的にＮ型エミッタ層１０８が形成されている。Ｐ型ベース層１０７上には層間絶縁膜１０９が形成され、Ｎ型エミッタ層１０８上には、ポリシリコンからなるエミッタ引き出し領域１１０が形成されている。エミッタ引き出し領域１１０とＰ型ベース層１０７は、層間絶縁膜１０９によって、電気的に絶縁されている。
【００２３】
また、エミッタ引き出し領域１１０及び第２のベース引き出し領域１０６上には、コンタクトホール用の開口部が設けられた層間絶縁膜１１１が形成され、この開口部に導電性材料を形成することによって、エミッタ電極１１２及びベース電極１１３が形成されている。
【００２４】
次に、図２乃至図４に、従来の技術のＮＰＮバイポーラトランジスタの製造方法を示す。図２（ａ）に示すように、Ｎ型シリコン基板１０１上に、Ｎ型不純物を添加しながら、シリコンをエピタキシャル成長させることによって、シリコン層からなるＮ型コレクタ層１０２を形成する。続いて、素子形成部以外の領域をエッチングし、酸化膜などの絶縁膜を埋め込むことによって、素子分離領域１０３を形成する。
【００２５】
次に、図２（ｂ）に示すように、Ｎ型コレクタ層１０２上の一部に、酸化膜からなるダミー絶縁膜１１４を形成する。ダミー絶縁膜１１４は、酸化膜に限定されず、窒化膜、酸化膜と窒化膜の積層膜など特に限定されない。Ｎ型コレクタ層１０２，ダミー絶縁膜１１４及び素子分離領域１０３上に、ポリシリコン層１１５を形成する。
【００２６】
次に、図３（ｃ）に示すように、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によってポリシリコン層１１５をエッチバックする。ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によってポリシリコン層１１５を研磨してもかまわない。
【００２７】
次に、図３（ｄ）に示すように、ポリシリコン層１１５とダミー絶縁膜１１４にエッチングレート差を設けてポリシリコン層１１５をエッチングし、ダミー絶縁膜１１４の上面及び側面の一部を露出させて、ダミー絶縁膜１１４の凸形状を形成する。続いて、Ｐ型不純物をイオン注入してポリシリコン層１１５に第１のベース引き出し領域１０５を形成する。
【００２８】
次に、図４（ｅ）に示すように、第１のベース引き出し領域１０５上及びダミー絶縁膜１１４上にポリシリコン層１１６を形成し、ダミー絶縁膜１１４の表面を露出させ、かつ第１のベース引き出し領域１０５の表面が露出しないよう、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によって、ポリシリコン層１１６をエッチバックする。ＣＭＰ（Ｃｈｅｍｉｃａｌ  ＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）によって、ポリシリコン層１１６を研磨してもかまわない。また、ダミー絶縁膜１１４の表面を露出させる工程において、ダミー絶縁膜１１４の表面をエッチングまたは研磨によって削ってもかまわない。
【００２９】
次に、図４（ｆ）に示すように、ウェットエッチングによって、ダミー絶縁膜１１４を除去し、Ｎ型コレクタ層１０２の表面を露出させる。Ｎ型コレクタ層１０２の表面を露出させる際、ＲＩＥによってエッチングすると、Ｎ型コレクタ層表面への衝撃が大きく、リーク電流などの原因となる表面欠陥等が生じやすい。したがって、ダミー絶縁膜１１４を用いてベース引き出し領域のパターンを形成し、ダミー絶縁膜１１４をウェットエッチングによって除去する工程では、表面欠陥が生じにくく、有効である。
【００３０】
次に、図５（ｇ）に示すように、ポリシリコン層１１６上及びＮ型コレクタ層１０２上にポリシリコン層し、続いて、ポリシリコン層１１６及びＮ型コレクタ層１０２の表面が露出するようＲＩＥによってエッチングして、第１のベース引き出し領域１０５の側面に、ポリシリコン層１１７を形成する。第１のベース引き出し領域１０５の上面及び側面に形成された、ポリシリコン層１１６及びポリシリコン層１１７によって、ノンドープ領域の第２のベース引き出し領域１０６が構成されている。なお、第１のベース引き出し領域１０５の側面にポリシリコン層１１７を形成する際、ＲＩＥによってＮ型コレクタ層１０２の表面を露出するようエッチングを行っているが、ポリシリコン層１１７は、一層分であり比較的薄いため、Ｎ型コレクタ層１０２の表面に生じるＲＩＥによる欠陥は、修復可能な程度である。
【００３１】
次に、図５（ｈ）に示すように、第２のベース引き出し領域１０６上及びＮ型コレクタ層１０２上に、Ｐ型不純物及びＧｅを添加しながら、非選択的エピタキシャル成長させることによって、ＳｉＧｅ層からなるＰ型ベース層１０７を形成する。また、Ｇｅを添加せず、ポリシリコン層及びシリコン層からなるＰ型ベース層を形成することも可能である。また、選択的エピタキシャル成長法によって、ＳｉＧｅ層またはシリコン層からなるＰ型ベース層１０７を形成することも可能である。
【００３２】
また、Ｐ型ベース層１０７をエピタキシャル成長によって形成する場合、低温の熱処理を行うが、このとき、第１のベース引き出し領域１０５にイオン注入したＰ型不純物が、図５（ｈ）に示すように、第１のベース引き出し領域１０５の下面に接するように形成されているＮ型コレクタ層１０２に拡散し、Ｎ型コレクタ層１０２の表面領域にＰ型グラフトベース層１０４が形成される。また、第１のベース引き出し領域１０５の上面及び側面に接するように形成されている、ノンドープ領域の第２のベース引き出し領域１０６にも、図５（ｈ）に示すように、第１のベース引き出し領域１０５にイオン注入したＰ型不純物が拡散する。
【００３３】
次に、図６（ｉ）に示すように、Ｐ型ベース層１０７上に層間絶縁膜１０９を形成し、Ｎ型コレクタ層１０２上に形成されたＰ型ベース層１０７上の一部が露出するように、層間絶縁膜１０９をエッチングする。続いて、層間絶縁膜１０９上及び露出したＰ型ベース層１０７上にポリシリコン層を形成し、このポリシリコン層にＮ型不純物をイオン注入して、熱処理を行うことによって、ポリシリコンからなるエミッタ引き出し領域１１０を形成するとともに、Ｐ型ベース層１０７の表面領域の一部にＮ型エミッタ層１０８を形成する。
【００３４】
次に、図６（ｊ）に示すように、第２のベース引き出し領域１０６上及びエミッタ引き出し領域１１０上に層間絶縁膜１１１を形成する。第２のベース引き出し領域１０６の一部と、エミッタ引き出し領域１１０の一部が露出するような開口部を形成し、開口部に導電性材料を形成することによって、ベース引き出し領域１０６，１０７及びエミッタ引き出し領域１１０に接続されたベース電極１１３及びエミッタ電極１１２を形成する。
【００３５】
図７に、図１のＡ−Ａ’断面における不純物濃度を示す。Ｐ型ベース層の不純物濃度は、第１のベース引き出し領域の不純物濃度よりも低く、１×１０１８ｃｍ−３とし、第１のベース引き出し領域の不純物濃度は、１×１０１９ｃｍ−３とする。第２のベース引き出し領域は、下層の第１のベース引き出し領域、及び上層のＰ型ベース層の両方からＰ型不純物が拡散して形成されており、第２のベース引き出し領域の不純物濃度プロファイルの少なくとも一部は、第１のベース引き出し領域の不純物濃度よりも小さい。また、第２のベース引き出し領域の不純物濃度プロファイルは、下層の第１のベース引き出し領域と、上層のＰ型ベース層の不純物濃度との、実質、中間程度の不純物濃度プロファイルとなっている。
【００３６】
本実施の形態によれば、Ｐ型ベース層を形成する際などの熱処理の前には、Ｐ型不純物がイオン注入された第１のベース引き出し領域の上面及び側面に、ノンドープ領域である第２のベース引き出し領域１０６が形成され、第１のベース引き出し領域の下面に、絶縁膜を介さずにＮ型コレクタ層１０２が形成されている。よって、Ｐ型ベース層を形成する際などの熱処理時には、第１のベース引き出し領域１０５から拡散するＰ型不純物は、主に、第２のベース引き出し領域及びＮ型コレクタ層へ拡散する。
【００３７】
このようにＰ型不純物を拡散させて、Ｐ型ベース層１０７及び第１のベース引き出し領域１０５とを導通するよう、第２のベース引き出し領域を第１のベース引き出し領域１０５とＰ型ベース層１０７の間に介在させるとともに、Ｎ型コレクタ層の表面領域に、Ｐ型グラフトベース層を形成する。このように形成することによって、Ｐ型不純物がＰ型ベース層１０７とＮ型コレクタ層の界面付近にまで飛び散ることを抑止することができる。したがって、ベース層幅が実質広がることを抑止することができ、周波数特性の劣化を低減することができる。
【００３８】
また、本実施の形態では、第１及び第２のベース引き出し領域を形成する際に、ダミー絶縁膜を用いてポリシリコンのパターンを形成し、ウェットエッチングによってダミー絶縁膜を除去することによって、前記ポリシリコンからなる第１及び第２のベース引き出し領域を形成しているため、エッチングによるＮ型コレクタ層表面への衝撃を低減することができ、リーク電流を抑止することができる。
【００３９】
また、さらに、Ｐ型ベース層を形成する際にＧｅを添加して形成すると、ヘテロ接合によるエネルギー障壁を緩和し、キャリア移動度を高めることができるため、さらに周波数の向上をはかることができ、特に有効である。
【００４０】
また、比較的低濃度でないＮ型コレクタ層を有する半導体装置では、Ｐ型不純物がＰ型ベース層とＮ型コレクタ層の界面付近に拡散したとしても、Ｎ型コレクタ層が比較的低濃度でないため、実質、Ｐ型オートドープ層が形成されないことになる。ここで、比較的低濃度とは、例えば、３×１０１６ｃｍ−３程度である。したがって、Ｐ型ベース層とＮ型コレクタ層の界面付近に形成されるＰ型オートドープ層による周波数特性の劣化は、特に高耐圧が要求される比較的低濃度な不純物濃度のＮ型コレクタ層を有する半導体装置で顕著に発生し、問題となっている。従来、Ｐ型オートドープ層による周波数特性の劣化を抑止するため、Ｎ型コレクタ層の不純物濃度を比較的低濃度に形成できず、耐圧を向上することができないという問題があったが、本実施の形態によれば、比較的低濃度なＮ型コレクタ層であってもベース層幅が実質広がることを抑止することができるため、周波数特性の劣化を低減しつつ、耐圧を向上することができる。
【００４１】
また、図１３に示すように、従来の技術のようなＰ型グラフトベース層が形成されていない場合には、Ｎ型コレクタ層との界面に、矢印に示すようなリーク電流が発生し、コレクタ−エミッタ間の耐圧が劣化するという問題があった。そこで、図８に示すように、Ｐ型グラフトベース層を形成することによって、リーク電流が発生しやすい領域を覆ってリーク電流を低減し、空乏層の巾を広げるとともに空乏層境界部分の曲率を緩和して、耐圧を向上させることができる。よって、ベース層幅が実質広がることを抑止して、周波数特性の劣化を低減しつつ、耐圧を向上することができる。
【００４２】
また、図１４に示すように、ベース引き出し領域と、Ｎ型コレクタ層上に形成されたＰ型ベース層との接続寄生抵抗が大きいという問題があった。そこで、Ｐ型グラフトベース層を形成することによって、キャリアが接続抵抗の低いＰ型グラフトベース層を流れるため、Ｎ型コレクタ層上のＰ型ベース層とベース引き出し領域との接続寄生抵抗を低減することができ、ノイズ特性を改善することができる。
【００４３】
また、Ｐ型ベース層を非選択的エピタキシャル成長法によって形成することによって、Ｎ型コレクタ層上のＰ型ベース層とベース引き出し領域との接続面積を拡大することができるため、さらなる接続寄生抵抗の低減が可能となり、ノイズ特性をさらに改善することができる。よって、ベース層幅が実質広がることを抑止して、周波数特性の劣化を低減しつつ、ノイズ特性を向上することができる。
【００４４】
【発明の効果】
以上詳述したように、本発明によれば、ベース層幅が実質広がることによる周波数特性の劣化を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す要部断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法の一工程を示す要部断面図である。
【図７】本発明の第１の実施の形態に係り、図１に示した半導体装置のＡ−Ａ’断面における不純物濃度を示す図である。
【図８】本発明の第１の実施の形態に係る半導体装置の空乏層の広がりを示す要部断面図である。
【図９】従来の半導体装置を示す要部断面図である。
【図１０】従来の半導体装置の製造方法の一工程を示す要部断面図である。
【図１１】従来の半導体装置の製造方法の一工程を示す要部断面図である。
【図１２】従来の技術に係り、図１１に示した半導体装置のＢ−Ｂ’断面における不純物濃度を示す図である。
【図１３】従来の技術の半導体装置の空乏層の広がりを示す要部断面図である。
【図１４】従来の技術の半導体装置の接続寄生抵抗を示す要部断面図である。
【符号の説明】
１０１…Ｎ型シリコン基板
１０２…Ｎ型コレクタ層
１０３…素子分離領域
１０４…Ｐ型グラフトベース層
１０５…第１のベース引き出し領域
１０６…第２のベース引き出し領域
１０７…Ｐ型ベース層
１０８…Ｎ型エミッタ層
１０９，１１１…層間絶縁膜
１１０…エミッタ引き出し領域
１１２…エミッタ電極
１１３…ベース電極
１１４…ダミー絶縁膜
１１５，１１６，１１７…ポリシリコン層
【図１】
2004304100.tif 000003
【図２】
2004304100.tif 000004
【図３】
2004304100.tif 000005
【図４】
2004304100.tif 000006
【図５】
2004304100.tif 000007
【図６】
2004304100.tif 000008
【図７】
2004304100.tif 000009
【図８】
2004304100.tif 000010
【図９】
2004304100.tif 000011
【図１０】
2004304100.tif 000012
【図１１】
2004304100.tif 000013
【図１２】
2004304100.tif 000014
【図１３】
2004304100.tif 000015
【図１４】
2004304100.tif 000016