(57)【要約】【課題】ディスクリネーションを抑制して、高コントラスト、高解像度の画像表示を可能とする垂直配向型液晶表示素子の駆動方法を提供する。【解決手段】液晶表示素子内の液晶に電圧を印加して前記液晶表示素子の階調を表現させるために用いられる駆動用パルス列であって、このパルス列の１フィールド期間を、前記液晶を駆動しない非表示期間と前記液晶を駆動する表示期間とからなる複数のサブフィールドで構成し、前記階調に応じて選択された各サブフィールドの組合わせに対し、前記液晶に所定の電圧を印加して、画像を表示するデジタル方式の垂直配向型液晶表示素子の駆動方法において、前記夫々のサブフィールドの前記表示期間の合計と前記１フィールド期間との比を１：６以上５：６以下の範囲とし、前記表示期間において、前記液晶に飽和駆動電圧を印加して、液晶を駆動する。【選択図】　　　図１
2004004665.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示素子内の液晶に電圧を印加して前記液晶表示素子の階調を表現させるために用いられる駆動用パルス列であって、このパルス列の１フィールド期間を、前記液晶を駆動しない非表示期間と前記液晶を駆動する表示期間とからなる複数のサブフィールドで構成し、前記階調に応じて選択された各サブフィールドの組合わせに対し、前記液晶を駆動する表示期間の間、前記液晶に所定の電圧を印加して、前記階調に対応して前記液晶に入射する光を変調して、画像を表示するデジタル方式の垂直配向型液晶表示素子の駆動方法において、
前記夫々のサブフィールドの前記表示期間の合計と前記１フィールド期間との比を１：６以上５：６以下の範囲とし、前記表示期間において、前記液晶に前記所定電圧として前記液晶の飽和駆動電圧を印加して、液晶を駆動することを特徴とする垂直配向型液晶表示素子の駆動方法。
【請求項２】
請求項１に記載の垂直配向型液晶表示素子の駆動方法において、
前記各サブフィールドにおいて、前記表示期間が所定期間以上のサブフィールドがある場合には、前記表示期間を分割し、分割された各表示期間の間を所定時間幅の前記非表示期間として、液晶を駆動することを特徴とする垂直配向型液晶表示素子の駆動方法。
【請求項３】
請求項１又は請求項２に記載の垂直配向型液晶表示素子の駆動方法において、
前記所定電圧を、前記飽和駆動電圧より大きい電圧として、液晶を駆動することを特徴とする垂直配向型液晶表示素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、投射型ディスプレイ、ビューファインダー及びヘッドマウントディスプレイ等に用いる液晶表示素子の駆動方法に係り、特に垂直配向型液晶表示素子の高品質画像表示を可能とする垂直配向型液晶表示素子の駆動方法に関するものである。
【０００２】
【従来の技術】
従来、投射型ディスプレイ、ビューファインダー及びヘッドマウントディスプレイ等として液晶表示装置が広く用いられている。
以下、図１２に基づき液晶表示装置の概略構成例を説明する。
図１２は、一般的な反射型液晶表示素子を用いた液晶表示装置の基本構成図である。
同図に示すように、液晶表示装置１０は、概略、液晶表示素子５、偏光ビームスプリッタ（以下、ＰＢＳともいう）６、投射レンズ１２及びスクリーン１３をこの順に配列したものより構成される。
【０００３】
反射型アクティブマトリクス型の液晶表示素子５においては、透明な対向電極４と、入射光７を反射する各画素毎に設けられている画素電極２との間に液晶３が封止されており、画素電極２には、ビデオ信号源（図示しない）から供給される画像信号を入力するための駆動トランジスタ１が接続されている。
【０００４】
入射光７は、液晶表示素子５からスクリーン１０に至る光路に垂直に、ＰＢＳ６に入射する。Ｓ成分（Ｓ波）８とＰ成分（Ｐ波）９を含む入射光７がＰＢＳ６を通過すると、入射光７のうちのＳ成分８のみが液晶表示素子５側に進行する。液晶３は駆動トランジスタ１からの画像信号に対応した駆動電圧により動作している。液晶表示素子５に入射するＳ波８は、液晶３により変調をうける。従って、画素電極２で反射して、液晶表示素子５から出射する光は、Ｐ波９とＳ波８からなる。この光はＰＢＳ６を通過すると、Ｐ波９のみが直進し、出射光１１として、投射レンズ１２により、スクリーン１３上に投射され、スクリーン１３上には画像が表示される。
なお、出力光の強度とは、スクリーン１３上で測定した出力光の照度をいう。
【０００５】
ここで、アクティブマトリクス型液晶表示素子の画素は、図１３に示される。
図１３は、従来例の液晶表示素子における画素のブロック図である。
画素２０が、マトリクス状に配置されて、液晶表示素子が構成されており、それぞれの画素は、スイッチングトランジスタ２３と、保持容量２４及び画素電極２７と対向電極２６との間に保持された液晶２５とから構成される。
【０００６】
スイッチングトランジスタ２３のゲートＧは選択線２２に接続しており、選択線２２には選択信号が供給される。スイッチングトランジスタ２３のドレインＤはデータ線２１に接続されており、データ線２１には画像信号に対応する入力信号が供給される。
選択信号によりスイッチングトランジスタ２３がオンすると、入力信号は、スイッチングトランジスタ２３のドレインＤ及びソースＳを通して、保持容量２４に蓄積されるとともに、画素電極２７に印加されて、画素電極２７と対向電極２６との間に印加される電圧で、液晶２５を駆動し、液晶２５中に入射する光を変調する。
【０００７】
この液晶２５を駆動する画像信号に対応する入力信号は、図１４に示される。図１４は、従来例の液晶表示素子に加えられるアナログ入力（画像）信号の波形を示す図である。
同図に示すように、アナログ入力信号は、対向電極電圧に対して１フィールドごとに交番する波形となる。ここで、同図の波形が、出射光強度が大きくなり始める閾値電圧Ｖｔｈ（図１５参照）とすると、各画素に印加される入力信号は、図示の波形に，黒から白までのレベルに応じて所定の電圧が加わったものである（最大で飽和駆動電圧Ｖｐとなる。）。
【０００８】
図１５は、液晶に印加される入力電圧と出力光の強度との関係を示すグラフ図である。
同図において、横軸は入力電圧であり、画素電極と対向電極との間の電位差、すなわち液晶の駆動電圧を示す。なお、対向電極をＣＥ側と表示してある。縦軸は、液晶から出射される出力光の強度を示す。
液晶から出射される出射（出力）光の強度が大きくなり始める電圧が閾値電圧Ｖｔｈ（黒レベルである。）であり、出射（出力）光が飽和し始める電圧が飽和（駆動）電圧Ｖｐ（白レベルである。）である。
このように、従来、アクティブマトリックス型の液晶を駆動する方法は、アナログ信号で液晶を制御するのが一般的である（例えば、特許文献１参照。）。
【０００９】
【特許文献１】
特開２００１−５９９５７号公報（第３頁、第９図）
【００１０】
【発明が解決しようとする課題】
ところで、最近の液晶表示装置やシステムに対しては、高品質な映画鑑賞等に対応するため、より高輝度化、高解像度化、高コントラスト化が求められるようになってきた。
ここで、使用する液晶には次のような方式がある。
（１）偏光を使用するものとしては、ＦＬＣ型（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄ　Ｃｒｙｓｔａｌ　強誘電液晶型）、垂直配向型（ＶＡ型：Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｅｄ）、ＨＡＮ型（Ｈｙｂｒｉｄ　Ａｌｉｇｎｅｄ　Ｎｅｍａｔｉｃ）、ＴＮ型（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）があり、（２）散乱を使用するものとして、ＰＤＬＣ（Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）があり、（３）回折を使用するものとして、ＺＦＤ（Ｚｅｒｏ　Ｆｉｅｌｄ　Ｄｉｆｆｒａｃｔｉｏｎ）等がある。
【００１１】
このうち、高品質システムの液晶の方式としては、垂直配向型やＴＮ型が使用される。特に、コントラスト（以下、コントラスト比ともいう）を向上させるには、垂直配向型が有利であると言われている。
一方、解像度を向上させるために、画素の微細化が求められているが、垂直配向型においては、画素ピッチを小さくすると、液晶デバイス特有のディスクリネーションが画素内の一部に発生し、輝度の低下によるＭＴＦ（Ｍｏｄｕｌａｔｉｏｎ　Ｔｒａｎｓｆｅｒ　Ｆｕｎｃｔｉｏｎ）の悪化や、カラー画像表示のために色を合成する際に、ディスクリネーション部分が補色となる悪影響が発生することがわかってきた。そして今後のさらなる高解像度化（小画素ピッチ化）においては垂直配向型の特徴が生かされない可能性もでてきた（これらは、ＳＩＤ’９９　Ｄｉｇｅｓｔ，ｐ．７５０−７５３，１９９９に指摘されている。）。
【００１２】
ディスクリネーションが発生すると次のようになる。
図１６は、隣接する画素に交互に白、黒を表示した状態を示す図である。
図１７は、隣接する画素に交互に白、黒を表示してディスクリネーションが発生した状態を示す図である。
図１８は、隣接する画素におけるディスクリネーションを示すグラフである。
図１９は、垂直配向型液晶におけるプレチルト角を示す図である。
【００１３】
図１６には、画素Ｇ１１、Ｇ２１、Ｇ３１の列を黒表示とし、これの右に隣接する画素Ｇ１２、Ｇ２２、Ｇ３２の列を白表示とし、さらに、これの右に隣接する画素Ｇ１３、Ｇ２３、Ｇ３３の列を黒表示としたものである。ここでは、ディスクリネーションは発生していない。
【００１４】
一方、図１７には、画素Ｇ’１１、Ｇ’２１、Ｇ’３１の列を黒表示とし、これらの右に隣接する画素Ｇ’１２、Ｇ’２２、Ｇ’３２の列を白表示とし、さらに、これらの右に隣接する画素Ｇ’１３、Ｇ’２３、Ｇ’３３の列を黒表示としたものである。ここでは、ディスクリネーションが発生しているため、画素Ｇ’１２、Ｇ’２２、Ｇ’３２の列には、本来全体が白表示にならなければいけないが、黒い部分が発生する。
【００１５】
図１８には、ディスクリネーションが表れる場合の明るさの変化を示してあり、画素１及び画素３に対し上述の閾値電圧Ｖｔｈを印加し、画素２に対し、飽和電圧Ｖｐを印加した場合に、最も著しく現れる。ここで、Ｄはディスクリネーション侵入深さを表す。
【００１６】
図１９には、垂直配向型液晶表示素子における無電界時の液晶分子の様子を示す。垂直配向膜７５の作用により液晶分子７２の長軸７４が基板６１面の法線７３方向から傾いている。液晶分子７２の長軸７４と基板面の法線７３とのなす角度θＬＣがプレチルト角である。液晶表示素子における液晶セル厚とプレチルト角が変わらなければ、ディスクリネーション侵入深さＤはほとんど変わらないため、画素ピッチが小さくなるほど、ディスクリネーションの影響が大きくなる。
【００１７】
この現象は、従来のアナログ駆動方法を用いる、液晶の方式が、高コントラストが得られる垂直配向型において著しい。
【００１８】
一方、液晶表示素子の各画素を駆動する方法としては、デジタル方式も存在する。
デジタル方式では、画素に印加する入力信号電圧の大きさを固定し、画像の輝度（階調）に対応して、入力信号の時間幅を変えることにより、すなわち、ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）方式により、画素の液晶に印加する実効電圧値を制御する。
【００１９】
図２０は、液晶表示素子に加えられる従来のデジタル入力（画像）信号の波形を示す図である。
同図には、６ビット階調の場合が例示されている。フィールド周波数を６０Ｈｚとしたときは、その１フィールド期間は１６．７ｍｓｅｃとなる。１フィールドを構成するサブフィールドはＢ０〜Ｂ５となる。この場合、サブフィールドの選択組合せにより、６４ビットの階調表示が可能となる。
１サブフィールドにおいては、液晶を電圧駆動し表示オンとなる表示期間と液晶を電圧駆動しない表示オフとなる非表示期間とがある。１サブフィールドの非表示期間は、全てのサブフィールドに対して、例えば０．１ｍｓｅｃとして、非表示期間には、液晶に閾値電圧Ｖｔｈが印加される。
【００２０】
サブフィールドＢ０においては、サブフィールド期間は０．２６ｍｓｅｃであり、液晶に飽和電圧Ｖｐが表示期間０．１６ｍｓｅｃの間印加される。サブフィールドＢ１においては、サブフィールド期間は０．５３ｍｓｅｃであり、液晶に飽和電圧Ｖｐが表示期間０．４３ｍｓｅｃの間印加される。サブフィールドＢ２においては、サブフィールド期間は１．０６ｍｓｅｃであり、液晶に飽和電圧Ｖｐが表示期間０．９６ｍｓｅｃの間印加される。サブフィールドＢ３においては、サブフィールド期間は２．１２ｍｓｅｃであり、液晶に飽和電圧Ｖｐが表示期間２．０２ｍｓｅｃの間印加される。サブフィールドＢ４においては、サブフィールド期間は４．２３ｍｓｅｃであり、液晶に飽和電圧Ｖｐが表示期間４．１３ｍｓｅｃの間印加される。サブフィールドＢ５においては、サブフィールド期間は８．４６ｍｓｅｃであり、液晶に飽和電圧Ｖｐが表示期間８．３６ｍｓｅｃの間印加される。
表１に、上述した、液晶に印加される従来のデジタル入力信号の内容を示す。
【００２１】
【表１】
2004004665.tif 000003
【００２２】
液晶から出射される出力光強度が最小となる黒表示の場合は、１フィールド期間の間、閾値電圧Ｖｔｈが画素の液晶に印加される。一方、出力光強度が最大となる白表示の場合には、１フィールド期間の間、非表示期間を除き、飽和電圧Ｖｐが印加される。白と黒の中間の階調では、その階調色に対応して、Ｂ０〜Ｂ５を組合せた期間の表示期間の間、液晶に飽和電圧Ｖｐが印加される。
従って、上述した図１８において、画素１及び３に電圧Ｖｔｈ（黒表示）を、画素２に電圧Ｖｐ（白表示）をそれぞれ加えた場合には、画素２には、１フィールド期間のほとんどの間（表示期間は１６．１ｍｓｅｃである。）、飽和電圧Ｖｐが加わり、アナログ方式と同様になり、ディスクリネーションが発生する。
すなわち、従来のアナログ方式及びデジタル方式の駆動方法によっては、垂直配向型液晶表示素子においてディスクリネーションの発生があり、表示画質を劣化させてしまう。
【００２３】
このディスクリネーションを低減するためには、（１）液晶のプレチルト角を大きくする、（２）液晶セル厚を薄くするなどの方法が考えられる。
しかし、液晶のプレチルト角を大きくすると、コントラストが低下してしまうという問題があった。
【００２４】
また、液晶セル厚を薄くすると、液晶の駆動電圧が大きくなる。画素を微小化すると、トランジスタも共に微小化し、それに伴って、トランジスタの駆動耐圧が低下するため高電圧がかけられなくなり、液晶を十分駆動できなくなる。
すなわち、垂直配向型液晶を使用した液晶表示素子において、画素寸法の微小化による高解像度化、コントラストの向上、ディスクリネーションの低減を同時に実現することは極めて困難であるという問題があった。
【００２５】
そこで本発明は、上記問題を解決して、ディスクリネーションを増加させることなく、高コントラスト、高解像度の画像表示を可能とする垂直配向型液晶表示素子の駆動方法を提供することを目的とするものである。
【００２６】
【課題を解決するための手段】
上記目的を達成するための手段として、第１の発明は、液晶表示素子内の液晶に電圧を印加して前記液晶表示素子の階調を表現させるために用いられる駆動用パルス列であって、このパルス列の１フィールド期間を、前記液晶を駆動しない非表示期間と前記液晶を駆動する表示期間とからなる複数のサブフィールドで構成し、前記階調に応じて選択された各サブフィールドの組合わせに対し、前記液晶を駆動する表示期間の間、前記液晶に所定の電圧を印加して、前記階調に対応して前記液晶に入射する光を変調して、画像を表示するデジタル方式の垂直配向型液晶表示素子の駆動方法において、
前記夫々のサブフィールドの前記表示期間の合計と前記１フィールド期間との比を１：６以上５：６以下の範囲とし、前記表示期間において、前記液晶に前記所定電圧として前記液晶の飽和駆動電圧を印加して、液晶を駆動することを特徴とする垂直配向型液晶表示素子の駆動方法である。
また、第２の発明は、第１の発明において、前記各サブフィールドにおいて、前記表示期間が所定期間以上のサブフィールドがある場合には、前記表示期間を分割し、分割された各表示期間の間を所定時間幅の前記非表示期間として、液晶を駆動することを特徴とする垂直配向型液晶表示素子の駆動方法である。
また、第３の発明は、第１又は第２の発明において、前記所定電圧を、前記飽和駆動電圧より大きい電圧として、液晶を駆動することを特徴とする垂直配向型液晶表示素子の駆動方法である。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。なお、参照符号及び記号については、従来例における構成と同一のものについては同一の符号及び記号を付し、その説明を省略する
【００２８】
＜実施例＞
本願発明者は鋭意検討した結果、液晶の応答特性（電圧印加したときの光出力特性）として、デジタル信号が印加されると、光出力の立ち上がり速度は速く、立下り速度が遅いため、入力信号パルス幅を短くしても光出力は十分取れることを見出した。これに基づき、パルス幅の長いパルスを短いパルスに分割して、画素に印加すると、隣接画素間電位差を実効的に小さくすることができて、ディスクリネーションを抑制できるという知見を得て、本願発明に至ったものである。
【００２９】
まず、本実施例におけるデジタル駆動方式を説明する。
図１は、本発明の垂直配向型液晶表示素子の駆動方法の実施例において、画素に印加するデジタル入力（画像）信号の波形を示す図である。
ここでは、以下の場合も含め、例えば閾値電圧Ｖｔｈは１．５Ｖ、飽和電圧Ｖｐは４Ｖとしてある。また、以下、閾値電圧Ｖｔｈを単にＶｔｈ、飽和電圧Ｖｐを単にＶｐとも表示する。
【００３０】
同図に示すように、本実施例では、図２０で示したデジタル信号Ｂ０（ＬＳＢ）〜Ｂ５（ＭＳＢ）と同様、デジタル信号Ｂ’０（ＬＳＢ）〜Ｂ’５（ＭＳＢ）は、サブフィールド期間（６ビット階調）を有する一方、各サブフィールド期間において、飽和電圧Ｖｐの印加されるパルス幅を短くし、閾値電圧Ｖｔｈの印加される非表示期間は所定の値に設定してある。階調表示は、Ｖｐを印加するサブフィールドの選択と組み合わせによって行う（Ｖｐを印加しない場合は、サブフィールド期間中Ｖｔｈが印加される。）
以下、１フィールド期間において、表示期間と１フィールド期間の比率をいろいろ変えた場合を説明する。
【００３１】
（ケース１）
１フィールド期間中において、表示期間と１フィールド期間の比を約１：６とする場合。なお、この比は、白表示としたときの各サブフィ−ルドの表示期間の合計と１フィールド期間の比であリ、各ケースにおいて、同様である。
長いサブフィールド期間（Ｂ’４，Ｂ’５）の場合においては、１：６の比率を保ちながら、Ｖｐの印加される期間を０．３６ｍｓｅｃを超えない複数のパルスに分割して、全体として、所定の時間Ｖｐが印加されるようにしている。また、非表示期間は全てのサブフィールドに対し１．３８ｍｓｅｃに設定してある。
【００３２】
すなわち、サブフィールドＢ’０においては、パルス幅（表示期間である、以下同じ）を０．０５ｍｓｅｃとし、サブフィールドＢ’１においては、パルス幅を０．０９ｍｓｅｃとし、サブフィールドＢ’２においては、パルス幅を０．１８ｍｓｅｃとし、サブフィールドＢ’３においては、パルス幅を０．３６ｍｓｅｃとし、サブフィールドＢ’４においては、２つのパルスに分割し、各パルス幅を０．３６ｍｓｅｃとし、サブフィールドＢ’５においては、４つのパルスに分割し、各パルス幅を０．３６ｍｓｅｃにしてある。なお、ここではパルス幅の期間、飽和電圧Ｖｐが印加されるものである。
表２に、ケース１のデジタル信号の内容を示す。
【００３３】
【表２】
2004004665.tif 000004
【００３４】
（ケース２）
１フィールド期間中において、表示期間と１フィールド期間の比を約１：３とする場合。
長いサブフィールド期間（Ｂ’４，Ｂ’５）の場合においては、１：３の比率を保ちながら、Ｖｐの印加される期間を０．７ｍｓｅｃを超えない複数のパルスに分割して、全体として、所定の時間Ｖｐが印加されるようにしている。また、非表示期間は全てのサブフィールドに対し１．１２ｍｓｅｃに設定してある。
【００３５】
すなわち、サブフィールドＢ’０においては、表示期間を０．０８ｍｓｅｃとし、サブフィールドＢ’１においては、表示期間を０．１６ｍｓｅｃとし、サブフィールドＢ’２においては、表示期間を０．３３ｍｓｅｃとし、サブフィールドＢ’３においては、表示期間を０．６８ｍｓｅｃとし、サブフィールドＢ’４においては、２つのパルスに分割し、各表示期間を０．７ｍｓｅｃとし、サブフィールドＢ’５においては、４つのパルスに分割し、各表示期間を０．７ｍｓｅｃにしてある。なお、ここでは表示期間の期間、飽和電圧Ｖｐが印加されるものである。
表３に、ケース２のデジタル信号の内容を示す。
【００３６】
【表３】
2004004665.tif 000005
【００３７】
（ケース３）
１フィールド期間中において、表示期間と１フィールド期間の比を約１：２とする場合。
長いサブフィールド期間（Ｂ’４，Ｂ’５）の場合においては、１：２の比率を保ちながら、Ｖｐの印加される期間を１．０６ｍｓｅｃを超えない複数のパルスに分割して、全体として、所定の時間Ｖｐが印加されるようにしている。また、非表示期間は全てのサブフィールドに対し０．８４ｍｓｅｃに設定してある。
【００３８】
すなわちサブフィールドＢ’０においては、表示期間を０．１３ｍｓｅｃとし、サブフィールドＢ’１においては、表示期間を０．２６ｍｓｅｃとし、サブフィールドＢ’２においては、表示期間を０．５３ｍｓｅｃとし、サブフィールドＢ’３においては、表示期間を１．０６ｍｓｅｃとし、サブフィールドＢ’４においては、２つのパルスに分割し、各表示期間を１．０６ｍｓｅｃとし、サブフィールドＢ’５においては、４つのパルスに分割し、各表示期間を１．０６ｍｓｅｃにしてある。なお、ここでは表示期間の期間、飽和電圧Ｖｐが印加されるものである。
表４に、ケース３のデジタル信号の内容を示す。
【００３９】
【表４】
2004004665.tif 000006
【００４０】
（ケース４）
１フィールド期間中において、表示期間と１フィールド期間の比を約２：３とする場合。
長いサブフィールド期間（Ｂ’４，Ｂ’５）の場合においては、２：３の比率を保ちながら、Ｖｐの印加される期間を１．４ｍｓｅｃを超えない複数のパルスに分割して、全体として、所定の時間Ｖｐが印加されるようにしている。また、非表示期間は全てのサブフィールドに対し０．５７ｍｓｅｃに設定してある。
【００４１】
すなわち、サブフィールドＢ’０においては、表示期間を０．１６ｍｓｅｃとし、サブフィールドＢ’１においては、表示期間を０．３５ｍｓｅｃとし、サブフィールドＢ’２においては、表示期間を０．７ｍｓｅｃとし、サブフィールドＢ’３においては、表示期間を１．４ｍｓｅｃとし、サブフィールドＢ’４においては、２つのパルスに分割し、各表示期間を１．４ｍｓｅｃとし、サブフィールドＢ’５においては、４つのパルスに分割し、各表示期間を１．４ｍｓｅｃにしてある。なお、ここでは表示期間の期間、飽和電圧Ｖｐが印加されるものである。
表５に、ケース４のデジタル信号の内容を示す。
【００４２】
【表５】
2004004665.tif 000007
【００４３】
（ケース５）
１フィールド期間中において、表示期間と１フィールド期間の比を約５：６とする場合。
長いサブフィールド期間（Ｂ’４，Ｂ’５）の場合においては、５：６の比率を保ちながら、Ｖｐの印加される期間を１．７６ｍｓｅｃを超えない複数のパルスに分割して、全体として、所定の時間Ｖｐが印加されるようにしている。また、非表示期間は全てのサブフィールドに対し０．２８ｍｓｅｃに設定してある。
【００４４】
すなわちサブフィールドＢ’０においては、表示期間を０．２２ｍｓｅｃとし、サブフィールドＢ’１においては、表示期間を０．４３ｍｓｅｃとし、サブフィールドＢ’２においては、表示期間を０．８８ｍｓｅｃとし、サブフィールドＢ’３においては、表示期間を１．７６ｍｓｅｃとし、サブフィールドＢ’４においては、２つのパルスに分割し、各表示期間を１．７６ｍｓｅｃとし、サブフィールドＢ’５においては、４つのパルスに分割し、各表示期間を１．７６ｍｓｅｃにしてある。なお、ここでは表示期間の期間、飽和電圧Ｖｐが印加されるものである。
表６に、ケース５のデジタル信号の内容を示す。
【００４５】
【表６】
2004004665.tif 000008
【００４６】
なお、表２から表６において、期間長さはサブフィールド期間を、表示期間はＶｐが印加されるパルスの時間幅を、非表示期間はＶｔｈの印加される期間をそれぞれ示す。
また、これらのケースで液晶表示素子を駆動した場合の特性については、後述する。
【００４７】
以上の説明においては、図１に示すように、１フィールド期間内において各サブフィールドがオンとなる時間の順番は、最初にＢ’０がオンとなり、順次Ｂ’１、Ｂ’２、Ｂ’３、Ｂ’４、Ｂ’５がオンとなる。
しかし、このようなサブフィールドからなる駆動方法においては、図２に示すように、動画擬似輪郭が強く発生する。
図２は、サブフィールドがオンとなる順番と動画擬似輪郭の関係を示す図である。同図において、縦軸は、画素の位置、横軸は時間を表す。なお、ここでは、白−黒間を６４階調で表示する場合を例にしてある。
【００４８】
画像の移動速度が速い場合、時間のずれが空間のずれに変換されるため、動画擬似輪郭が発生し動画質が劣化する。
図２の（１）は、上下に隣接する画素上で、上の画素が階調レベル３１、下の画素が階調レベル３２で表示されるとき、オンとなるサブフィールドの時間順序がＢ’０、Ｂ’１、Ｂ’２、Ｂ’３、Ｂ’４、Ｂ’５となる場合を示す。なお、上述したように、ケース１からケース５のいずれにおいても、Ｂ’４を、２個のパルスで表示し、Ｂ’５を４個のパルスで表示しているので、同図においても、パルスがないのを斜線部で表示してある。
【００４９】
図２の（１）においては、上の画素が階調３１であるので、Ｂ’０〜Ｂ’４でパルスが印加され（オンとなる）、続くＢ’５ではパルスが印加されない（オフとなる）。下の画素は階調３２であるので、Ｂ’０〜Ｂ’４ではパルスが印加されず、続くＢ’５でパルスが印加される。
目８０が動いて、視線の追従が図示したＳ１、Ｓ２、Ｓ３のように行われると、位置Ｓ１、Ｓ２、Ｓ３における明るさは、人間の網膜上では、それぞれ階調０、階調３１、階調６３となり、静止した場合と比較し大きく異なる。
【００５０】
この動画擬似輪郭を低減するためには、図２の（２）に示すように、各サブフィールドのオンとなる位置を１フィールド中に分散させれば良い。この例では、サブフィールドがオンとなる時間順序をＢ’４、Ｂ’５、Ｂ’０、Ｂ’２、Ｂ’５、Ｂ’４、Ｂ’５、Ｂ’１、Ｂ’３、Ｂ’５としてある。この場合には、視線の追従位置Ｓ１、Ｓ２、Ｓ３における明るさは、人間の網膜上では、それぞれ階調３６、階調３１、階調３２となり、分散させない場合に比較し、かなり改善される。動画像の表示においては、各サブフィールドは１フィールド内において分散配置され、その分散配置されたサブフィールドの時間順番により、各表示がオンとなることが必要となる。
【００５１】
次に、図３により、本発明に係る液晶表示素子における各画素の構成につき説明する。
同図に示すように、液晶表示素子の各画素３０は、サンプルホールド回路４０、画素スイッチ５０、画素電極３７と対向電極（ＣＥ）３８との間に保持された液晶（ＬＣ）３６より構成される。
【００５２】
サンプルホールド回路４０は、ＳＲＡＭからなり、６個のトランジスタＴ１１，Ｔ１２、Ｔ２１，Ｔ２２，Ｔ３１，Ｔ３２から構成される。トランジスタＴ１１，Ｔ１２の各ゲートＧには、選択線３１が接続している。トランジスタＴ１１のドレインＤにはデータ線３２が接続している。トランジスタＴ１２のドレインＤには、データ線３２のデータの反転データが供給されるデータ線３３が接続している。
【００５３】
画素スイッチ５０は、２個のトランジスタＴ４１、Ｔ４２から構成されている。トランジスタＴ４１のゲートＧはトランジスタＴ１１のソースＳ（図中、Ｂ点）に、ドレインＤは第２のスイッチ信号線３５に、ソースＳは画素電極３７にそれぞれ接続している。トランジスタＴ４２のゲートＧはトランジスタＴ１２のソースＳ（図中、Ａ点）に、ドレインＤは第１のスイッチ信号線３４に、ソースＳは画素電極３７にそれぞれ接続している。
【００５４】
次に、液晶表示素子の動作を説明する。
図４は、本発明に係る液晶表示素子における画素に印加される信号のタイミングチャート図である。
同図に示すように、Ｂ’０が時間ｔ０で開始し、時間ｔ１で１（Ｂ’０で画像信号ありを示す）となる（時間ｔ４で０になる）画像信号データＤＡＴＡがデータ線３３に供給され、時間ｔ１で０となる（時間ｔ４で１となる）画像信号データＤＡＴＡバーがデータ線３２に供給される。
【００５５】
次に、時間ｔ２で１となる（時間ｔ３で０となる）ゲートパルスＧＡＴＥが選択線３１に供給されて、ＤＡＴＡ、ＤＡＴＡバーはサンプルホールド回路（ＳＲＡＭ）に一時的に保持される。すなわち、Ａ点のデータは１となり、Ｂ点のデータは０となる。
【００５６】
画素スイッチ５０は、画素電極３７に電圧を供給し、液晶３６を駆動する。
サンプルホールド期間（時間ｔ１からｔ５まで）においては、第１のスイッチ信号線３４に印加される信号ＶＡ及び第２のスイッチ信号線３５に印加される信号ＶＢは共にＶｔｈであり、画素電極３７にはＶｔｈがかかり、対向電極（ガラス透明電極ＣＥ）３８には０Ｖが加わるので、液晶（ＬＣ）３６には、Ｖｔｈが印加され、表示状態は黒を保ったままである。
【００５７】
サンプルホールド期間（時間ｔ１からｔ５まで）においては、全ての画素に１サブフィールドのデータがサンプルホールド回路（ＳＲＡＭ）に一時的に保持される。このデータは液晶駆動時間が開始するまで保持され、休止時間を含み、非表示期間となる。この休止時間を設定することにより、表示期間の１フィールド期間に対する比率が１：６から５：６に対応して非表示期間を１．３８ｍｓｅｃから０．２８ｍｓｅｃに設定する。これら上述したケース１からケース５にそれぞれ対応する。
【００５８】
液晶駆動期間（時間ｔ５から時間ｔ６まで）は、液晶３６をデジタル信号で駆動する期間であり、信号ＶＡはＶｐとなり、信号ＶＢにはＶｔｈが加わる。このＶｐ、Ｖｔｈは外部回路（図示せず）から与えられ、その電圧値はそれぞれ任意の値に設定できる。また、その時間幅は、１フィールドを構成するＢ’０〜Ｂ’５で指定される表示期間であり任意の値に設定できる。
例えば、表示期間の１フィールド期間に対するの比率が１：３の場合（上述のケース２）、表示期間はＢ’０で０．０８ｍｓｅｃ、Ｂ’１で０．１６ｍｓｅｃ、Ｂ’２で０．３３ｍｓｅｃ、Ｂ’３で０．６８ｍｓｅｃ、２個のＢ’４で０．７ｍｓｅｃ、４個のＢ’５で０．７ｍｓｅｃと設定してある。
また、液晶駆動は全画素同時に駆動する。
【００５９】
次に、液晶駆動が終了したｔ６の直後にＢ’１が開始する。ｔ７において、データ線３２、データ線３３に、それぞれ画像信号ＤＡＴＡ，ＤＡＴＡバーが供給され、Ｂ’０と同様にＢ’１の処理が行われる。同様に、Ｂ’２〜Ｂ’５が行われ１フィールドが終了する。
サンプルホールド回路で保持されたＤＡＴＡが０の場合は、液晶にはＶｔｈが加わり、表示状態は黒である。ＤＡＴＡが１の場合は、液晶にＶｐが加わり、表示状態は白となる。
【００６０】
このようなサブフィールドＢ’０〜Ｂ’５から構成されるデジタル信号により液晶を駆動した場合の光出力を説明する。
図５は、液晶表示素子に加えられる入力信号と出力光の強度との関係を示すグラフ図である。
同図には、表示期間の１フィールド期間に対する比率が１：３の場合（上述のケース２：表３）について、Ｂ’５のデジタル信号を液晶に印加した場合の出力光を示してある。
【００６１】
パルス信号ｑは、幅が０．７ｍｓｅｃで電圧が（Ｖｐ−Ｖｔｈ）のパルス信号を示し、パルス信号の間隔は、１．１２ｍｓｅｃである。このパルス信号ｑが液晶に印加されたときの液晶からの出力光の時間変化が曲線ｓである。出力光の立ち上がり速度は速く、立下り速度は遅いので、このようにパルス幅を小さくしても、液晶からは十分な出力光を得ることができる。
【００６２】
なお、上記の実施例では、Ｂ’４、Ｂ’５をそれぞれ２個、４個の等しいパルス幅を有するパルスに分割したが、上述した表示期間と１フィールド期間の比率が保たれておれば、分割数は任意の数でよく、分割したパルスは異なるパルス幅でよい。また、上記の実施例では６ビット入力としたが、説明を簡略にするために選んだ１例に過ぎず、実際には８ビット、１０ビット、１２ビット等いかなる入力ビット数にも対応できる。
【００６３】
次に、本実施例に係る垂直配向型液晶表示素子を作製して、前述の実施例に係る駆動方法によりディスクリネーションを評価した。
この液晶表示素子の作製には、イオンビームアシスト蒸着装置を用いており、図６により、まずそのイオンビームアシスト蒸着装置につき説明する。
同図に示すように、イオンビームアシスト蒸着装置６０を構成する真空槽６６は、図示しない排気系に接続しており、所定の真空度に内部を保持することができる。真空槽６６の内部には、その底面に、蒸発源６５を加熱して蒸発させるためのＥＢガン６４と、その上方には、蒸発物の通過を制御するためのシャッタ６２、基板６１を保持するための図示しない基板ホルダとを配置してある。基板６１面の法線と基板の中心とＥＢガン６４の中心を結ぶ直線との成す角度をθ１とすると、この角度を適宜変えられるようになっている。
【００６４】
次に、真空槽内の基板の配置につき、図７により説明する。
図７は、配向膜の成膜時における基板の置き方を説明する図である。
すなわち、液晶の倒れる方向（配向方向７６）が正方画素の辺７７に対して、斜め４５°となるよう、基板６１を面内に４５°回転した方向になるように基板ホルダ６８に設置する。基板面の法線７３と、ＥＢガンから放射される蒸発流６９と、配向方向７６とは同一平面上になるようにされている。
【００６５】
ここで、図６に示すように、真空槽６６の底面には、イオンガン６３が取り付けられており、イオンガン６３は、供給されるガスをイオン化して、基板６１に対し、傾斜角θａで放射できるようになっている。蒸発物６５が基板に蒸着されるときの膜厚は、膜厚モニター６７で監視できるようになっている。
【００６６】
次に、上述の装置を用いた垂直配向型液晶表示素子の作製について説明する。
シリコン基板上に、上述したサンプルホールド回路４０、画素スイッチ５０及び所定の画素電極を有するデジタル用アクティブマトリクス回路を形成して、デジタル駆動用アクティブマトリクス基板を作製する。画素電極の液晶と接する側のサイズは、１４μｍ×１４μｍであり、その間隔は１μｍである。すなわち、１５μｍピッチで形成してある。
一方、一面上に透明電極を形成した透明ガラス基板を用意する。
【００６７】
次に、イオンビームアシスト蒸着装置６０を用いて、ＳｉＯ２からなる配向膜をシリコン基板の画素電極上及びガラス基板の透明電極上に形成する。
蒸着時には、各基板６１は蒸発源６５に対し傾斜させる。基板６１の中心と蒸発源６５を結んだ直線に対し、基板６１の法線を６３度傾斜させてある（θ１＝６３度）。蒸発源６５はＳｉＯ２からなる。ＳｉＯ２の蒸着速度は８オングストローム／ｓｅｃである。ＳｉＯ２を蒸発させ、イオンガン６３を８００Ｖ−８０ｍＡで動作させ、酸素ガスをイオン化して、この酸素イオンを照射しながら、ＳｉＯ２膜を成膜する。得られるＳｉＯ２膜の膜厚を７５０オングストロームとした。
【００６８】
配向膜を形成したデジタル駆動用アクティブマトリクス基板と透明基板を、互いに配向膜を対向させて、３．０μｍのスペーサを介して張り合わせてセルを作製する。そしてこのセルに負の誘電異方性を有し、粘度が１５ｃＰであるネマチック液晶を注入して本実施例に用いられる垂直配向型液晶表示素子を得る。ネマチック液晶の粘度は、好ましくは１〜１００ｃＰ、より好ましくは１０〜５０ｃＰの範囲である。
【００６９】
本実施例に係る垂直配向型液晶表示素子に対して、上述の図１で説明した、ケース１からケース５までのデジタル入力信号を印加して、その電圧実効値Ｖｄとディスクリネーション侵入深さとの関係を測定した。
測定結果を図８に示す。
図８は、液晶表示素子に加えられるＰＷＭ入力信号実効値と出力光の強度及びディスクリネーション深さとの関係を示すグラフ図である。
【００７０】
前述したアナログ駆動のように、１フィールド期間中、液晶につねにＶｐを加えた場合の液晶に加わる電圧実効値をＶｄとすると、上述の表２において、Ｂ’０〜Ｂ’５で指定される１０個のパルス幅の合計は２．８４ｍｓｅｃであり、電圧実効値はＶｄ／６となる。
同図には、本実施例に用いられる液晶表示素子において、３個並んだ画素に対して、両側の画素には閾値電圧Ｖｔｈを印加して黒表示状態とし、中央の画素には白表示状態に近くなる電圧を印加した場合に、中央の画素に発生するディスクリネーション侵入深さを示してある。
【００７１】
曲線ｍは、図５で示したパルス信号ｑについて、入力信号電圧（Ｖｐ−Ｖｔｈ）を変えずに表示期間（パルス幅）を変えて、液晶に印加した場合の入力信号電圧実効値と出力光の関係を示すものである。
直線ｎは、入力信号電圧実効値に対するディスクリネーション侵入深さを示してある。上述のケース１からケース５についてプロットしてある。
【００７２】
これより、液晶駆動期間と１フィールド期間との比率（表示期間と１フィールド期間の比）が１／６から５／６の範囲において、すなわち入力信号電圧実効値がＶｄ／６から５Ｖｄ／６の範囲において、従来の１フィールド期間中電圧を継続的に加えて入力電圧実効値がＶｄである場合に比較して、ディスクリネーション侵入深さは小さくなることがわかる。
出力光の強度は、印加電圧をＶｐとし、入力電圧実効値がＶｄ／２から５Ｖｄ／６の範囲においては、Ｖｄにおけると同程度の強度が得られるが、入力電圧実効値がＶｄ／３ではＶｄの約８０％、入力電圧実効値がＶｄ／６ではＶｄの約３５％と出力光の強度は低下する。実用的には、入力電圧実効値を小さくしたときに、Ｖｄにおける出力光の強度の７０％程度得られることが必要である。
【００７３】
これを液晶表示装置で評価した結果、ディスクリネーションなし、コントラスト比は１５００：１であり、液晶分子７２が基板面の法線７３となすプレチルト角θＬＣは２．５度であった。
なおプレチルト角は、シリコン基板の代わりに、透明導電膜付きのガラス基板を用いた測定用セルを同時に作製し、クリスタルローテーション法により測定した値である。
このように本実施例の垂直配向型液晶表示素子の駆動方法によれば、ディスクリネーション侵入深さを小さくし、画像品質を向上させることができる。
【００７４】
次に、液晶駆動電圧を大きくした場合について説明する。
上述したように、図８において、曲線ｍ及び直線ｎに示すように、入力信号実効値が小さくなりＶｄ／３では、ディスクリネーション侵入深さは小さくなるが、出力光の強度も同時に小さくなる。しかしながら、液晶駆動時に加える電圧を大きくし、後述する液晶の粘度を大きくすることにより入力信号実効値がＶｄ／３、Ｖｄ／６においても十分な出力光の強度を得ることができる。
【００７５】
図５に戻り、液晶の駆動信号（入力信号）を大きくした場合を説明する。
同図に示すように、パルス信号ｐはパルス信号ｑと実効電圧値が等しいパルスである。パルス信号ｐのパルス幅は０．５４ｍｓｅｃであり、間隔が１．２８ｍｓｅｃである。印加される電圧は、（Ｖｐ’−Ｖｔｈ）＝１．３（Ｖｐ−Ｖｔｈ）である。このパルス信号ｐが液晶に印加された場合に、液晶から出力される出力光の強度の時間変化を示すのが曲線ｒである。曲線ｓより高い出力光が得られていることがわかる。
【００７６】
図８において、曲線ｌは、図５で示したパルス信号ｐについて、入力信号電圧（１．３（Ｖｐ−Ｖｔｈ））を変えずにパルス幅を変えて入力信号電圧実効値を変えて液晶に印加した場合における、入力信号電圧実効値と出力光の強度の関係を示すものである。入力信号電圧実効値がＶｄ／３においてもＶｄと同程度の出力光の強度が得られる。
この場合、ディスクリネーション侵入深さは、直線ｎに示す通りであり、Ｖｄにおける値の約１／３に小さくなる。
【００７７】
次に、液晶駆動電圧を大きくした他の場合を説明する。
図９は、表示期間における液晶駆動電圧を示す図である。
同図に示すように、パルス信号ｐは、図５に示すパルス信号ｐである。
パルス信号ｐ１は、パルス信号ｐと同じ表示期間を有するが、表示期間の前半では、液晶駆動電圧（入力信号）は、（Ｖｐ”−Ｖｔｈ）＝１．６（Ｖｐ−Ｖｔｈ）であり、表示期間の後半では、液晶駆動電圧（入力信号）は、（Ｖｐ−Ｖｔｈ）である。パルス信号ｐとパルス信号ｐ１は同じ電圧実効値を有する。パルス信号ｐ１においては、入力信号電圧実効値と、出力光の強度及びディスクリネーション侵入深さとの関係は、図８に示すパルス信号ｐの場合（曲線ｌと直線ｎ）とほぼ同じである。
【００７８】
以上、本実施例に係る液晶表示素子において、粘度が１５ｃＰの液晶を用いた場合を説明したが、さらに、粘度が１０ｃＰ、２０ｃＰ、３０ｃＰ、４０ｃＰ及び５０ｃＰの液晶を用いた液晶表示素子を作製し、入力信号電圧実効値がＶｄ／６における出力光の強度を、駆動電圧を変えて評価した。
図１０にその結果を示す。
図１０は、液晶の粘度を変化させたときの液晶駆動電圧と出力光強度との関係を示すグラフ図である。
【００７９】
同図において、駆動電圧比とは、表示期間における液晶駆動電圧の液晶駆動電圧（Ｖｐ−Ｖｔｈ）に対する比率であり、同時に表示期間（時間）幅は駆動電圧比に反比例するように設定し、入力信号電圧実効値は変化しないようにしてある。
同図に示すように、粘度が４０ｃＰである液晶を駆動電圧比が約１．５で駆動すると、出力光強度が極大を示す。
【００８０】
さらに、粘度が４０ｃＰの液晶に、駆動電圧比が約１．５の入力信号を、表示期間（時間）幅を変えて、すなわち入力信号電圧実効値を変えて、出力光の強度とディスクリネーション侵入深さの関係を評価した。その結果を、図８の曲線ｋに示す。
図８の曲線ｋに示すように、入力信号電圧実効値がＶｄ／６においても十分な出力光の強度（飽和値の約８０％）が得られ、ディスクリネーション侵入深さを入力信号電圧実効値がＶｄの場合に比較し、その１／６と小さくできる。
【００８１】
粘度が４０ｃＰの液晶において、液晶駆動電圧を大きくした他の場合を説明する。上述した駆動電圧比を１．５とするのに対し、表示期間の前半では、液晶の駆動電圧として、（Ｖｐ”−Ｖｔｈ）＝２（Ｖｐ−Ｖｔｈ）を加え、表示期間の後半では、液晶の駆動電圧として、（Ｖｐ−Ｖｔｈ）を加える。この場合の入力信号電圧実効値と、出力光の強度及びディスクリネーション侵入深さの関係は、上記の駆動電圧比が１．５とほぼ同じである。
【００８２】
このように本実施例の垂直配向型液晶表示素子の駆動方法によれば、入力信号電圧実効値がＶｄ／６から５Ｖｄ／６の範囲でディスクリネーション侵入深さを小さくして、しかも大きな出力光強度が得られ、画像品質を向上させることができる。
【００８３】
次に、画素ピッチを５〜１５μｍの範囲で変化させ（画素ピッチ：１５μｍ、１０μｍ、７．８μｍ、５μｍの４種類）、θ１を変化させてプレチルト角の異なる液晶表示素子を作製し、それぞれ本実施例の垂直配向型液晶表示素子の駆動方法を用いて、最適条件（表示期間と１フィールドの時間の比が１：６のとき）で駆動した時のディスクリネーション侵入深さ比率（画素サイズに対する比）を調べた。なお、液晶の粘度は４０ｃＰである。画素ピッチ１５μｍのときの画素間隔は１μｍであるが、画素ピッチと画素間隔は比例しており、画素ピッチ５μｍのときの画素間隔は０．３３μｍである。画素ピッチ５μｍについては、シュミレーションで求めた。
図１１に、その結果を示す。
【００８４】
図１１は、画素ピッチ及びプレチルト角がディスクリネーション侵入深さ比率に与える関係を示すグラフ図である。
同図から分かるように、画素ピッチが小さくなると、同じプレチルト角ではディスクリネーション侵入深さ比率が大きくなる。また、同じ画素ピッチでは、プレチルト角が小さいほど、ディスクリネーション侵入深さ比率が大きくなる。許容できるディスクリネーション侵入深さ比率を１／３画素幅とすると、プレチルト角が１度でも、画素ピッチが１０μｍ程度まで、使用可能であることがわかる。
【００８５】
液晶のプレチルト角が２度から１０度の範囲にあり、画素ピッチが５μｍから１５μｍの範囲にある液晶表示素子においては、ディスクリネーション侵入深さ比率を１／３画素幅より小さくすることができ、良好な画像品質を得ることができる。
【００８６】
なお、コントラスト比に関しては、プレチルト角によって略決まる。プレチルト角を小さくするとコントラスト比は向上し、プレチルト角を大きくするとコントラスト比は小さくなる。例えば、プレチルト角が１０度であると、コントラスト比は１５０：１程度になる。しかし、図１１に示すように、本実施例の駆動方法により液晶を駆動することにより、大幅にディスクリネーション侵入深さ比率を低減できるため、コントラスト比を優先しない装置においては、さらに小画素ピッチにも対応できることが分かる。一方、液晶表示素子を組み込んだ表示システムにおいては、そのコントラスト比は、システムの光学系で制約されるので、液晶のプレチルト角を１度よりさらに小さくして、液晶表示素子のコントラスト比を向上しても、ほとんど効果がない。むしろ、プレチルト角を１度以下にすると、出力光の立ち上がり応答速度が悪くなるので好ましくない。
【００８７】
＜比較例＞
上述の実施例で説明した、デジタル駆動用アクティブマトリクス基板を用いて、画素ピッチを１５μｍ（画素サイズは１４μｍ×１４μｍである）とし、配向膜をθ１＝６３度で作製し、粘度１５ｃＰの液晶を用いた液晶表示素子において、デジタル駆動用アクティブマトリクス基板に代えて、従来のアナログ駆動用アクティブマトリクス基板を用いて、実施例に用いる液晶表示素子と同様にして、比較例に用いる液晶表示素子を得た。
【００８８】
この比較例に用いる液晶表示素子において、３個並んだ画素に対して、アナログ入力信号を印加した。両側の画素には閾値電圧Ｖｔｈを印加して黒表示状態とし、中央の画素には白表示状態に近くなる電圧を印加した。
液晶表示装置で評価した結果、ディスクリネーション侵入深さが大で許容範囲外であり、コントラスト比は１５００：１、プレチルト角は２．５度であった。また、θ１を６７°とした他の比較例に用いる液晶表示素子を作製して同様に評価したが、プレチルト角が６度で、ディスクリネーション侵入深さは許容レベルになったが、コントラスト比は８００：１に低下し、高コントラスト比用の装置には不適なものであった。
【００８９】
以上述べたように、本実施例の垂直配向型液晶表示素子の駆動方法により、垂直配向型液晶表示素子において、ディスクリネーションの発生を抑制することができ、プレチルト角が２度から５度の範囲である液晶を用いることにより、高コントラスト比を有する液晶表示素子とすることができる。
【００９０】
また、上述の液晶表示素子の作製において、イオンビームアシスト蒸着法によりＳｉＯ２からなる配向膜を形成したが、これに限らず、配向膜の形成には、蒸着法、スパッター法、イオンビームスパッタ法、ＣＶＤ法（化学蒸気堆積）、イオンプレーティング法、エッチング法などを使用する方法もある。
また、ポリイミド膜のラビング法や光配向法を使用する方法もある。しかし、１０００：１以上の高コントラスト比とするには、ラビング法は、ラビングによって発生するスジ状のムラが見られるようになる。垂直配向型液晶表示素子の場合、ノーマリーブラック（駆動しないときが黒表示）が最も適した駆動方法であるが、黒から少し浮いたところでムラが非常に目立つようになるためである。特にプロジェクタなどの拡大投影では問題である。また、ポリイミドなどの有機膜では高輝度化における光劣化特性がＳｉＯ２などの無機膜に比較すると劣る。１０００：１以上の高コントラスト比、高輝度システムにおいては、ＳｉＯ２からなる配向膜を使用することが最も好ましい。
【００９１】
【発明の効果】
以上説明したように、本発明の液晶表示素子の駆動方法は、請求項１及び２記載によれば、各サブフィールドにおける表示期間の合計と１フィールド期間の比率を、１：６以上５：６以下に設定し、前記表示期間が所定の期間以上となる場合には、前記表示期間を分割して、複数の短い表示期間より構成し、隣り合う前記短い表示期間の間に、前記所定の長さを有する非表示期間を挿入して、液晶を駆動することにより、隣接画素の液晶によるディスクリネーションの影響を抑制できて、ディスクリネーションを増加させることなく、高コントラスト、高解像度の高品質な画像表示を可能とする等の効果がある。
また、請求項３記載によれば、表示期間に液晶に印加する電圧を、液晶の飽和電圧を超える電圧としたことにより、ディスクリネーションを抑制して十分な出力光を得ることができる。
【図面の簡単な説明】
【図１】本発明の垂直配向型液晶表示素子の駆動方法の実施例において、画素に印加するデジタル入力（画像）信号の波形を示す図である。
【図２】サブフィールドがオンとなる順番と動画擬似輪郭の関係を示す図である。
【図３】本発明に係る液晶表示素子における各画素の構成を示すブロック図である。
【図４】本発明に係る液晶表示素子における画素に印加される信号のタイミングチャート図である。
【図５】液晶表示素子に加えられる入力信号と出力光の強度との関係を示すグラフ図である。
【図６】イオンビームアシスト蒸着装置を示す概略構成図である。
【図７】配向膜の成膜時における基板の置き方を説明する図である。
【図８】液晶表示素子に加えられるＰＷＭ入力信号実効値と出力光の強度及びディスクリネーション深さとの関係を示すグラフ図である。
【図９】表示期間における液晶駆動電圧を示す図である。
【図１０】液晶の粘度を変化させたときの液晶駆動電圧と出力光強度との関係を示すグラフ図である。
【図１１】画素ピッチ及びプレチルト角がディスクリネーション侵入深さ比率に与える関係を示すグラフ図である。
【図１２】一般的な反射型液晶表示素子を用いた液晶表示装置の基本構成図である。
【図１３】従来例の液晶表示素子における画素のブロック図である。
【図１４】従来例の液晶表示素子に加えられるアナログ入力（画像）信号の波形を示す図である。
【図１５】液晶に印加される入力電圧と出力光の強度との関係を示すグラフ図である。
【図１６】隣接する画素に交互に白、黒を表示した状態を示す図である。
【図１７】隣接する画素に交互に白、黒を表示してディスクリネーションが発生した状態を示す図である。
【図１８】隣接する画素におけるディスクリネーションを示すグラフ図である。
【図１９】垂直配向型液晶におけるプレチルト角を示す図である。
【図２０】液晶表示素子に加えられる従来のデジタル入力（画像）信号の波形を示す図である。
【符号の説明】
１…駆動トランジスタ、２…画素電極、３…液晶、４…対向電極、５…液晶表示素子、６…偏光ビームスプリッタ（ＰＢＳ）、７…入射光、８…Ｓ成分、９…Ｐ成分、１０…液晶表示装置、１１…出射光、１２…投射レンズ、１３…スクリーン、２０…画素、２１…データ線、２２…選択線、２３…スイッチングトランジスタ、２４…保持容量、２５…液晶、２６…対向電極、２７…画素電極、３０…画素、３１…選択線、３２…データ線、３３…データ線、３４…第１のスイッチ信号線、３５…第２のスイッチ信号線、３６…液晶、３８…対向電極、４０…サンプルホールド回路、５０…画素スイッチ、６０…イオンビームアシスト蒸着装置、６１…基板、６２…シャッタ、６３…イオンガン、６４…ＥＢガン、６５…蒸発源、６６…真空槽、６７…膜厚モニタ、６８…基板ホルダ、６９…蒸発流、７２…液晶分子、７３…基板面の法線、７４…液晶分子の長軸、７５…垂直配向膜、７６…配向方向、７７…正方画素の辺（方向）、８０…目、θＬＣ…プレチルト角、Ｇ１１，Ｇ１２，Ｇ１３，Ｇ２１，Ｇ２２，Ｇ２３，Ｇ３１，Ｇ３２，Ｇ３３…画素、Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２，Ｔ３１，Ｔ３２，Ｔ４１，Ｔ４２…トランジスタ。
【図１】
2004004665.tif 000009
【図２】
2004004665.tif 000010
【図３】
2004004665.tif 000011
【図４】
2004004665.tif 000012
【図５】
2004004665.tif 000013
【図６】
2004004665.tif 000014
【図７】
2004004665.tif 000015
【図８】
2004004665.tif 000016
【図９】
2004004665.tif 000017
【図１０】
2004004665.tif 000018
【図１１】
2004004665.tif 000019
【図１２】
2004004665.tif 000020
【図１３】
2004004665.tif 000021
【図１４】
2004004665.tif 000022
【図１５】
2004004665.tif 000023
【図１６】
2004004665.tif 000024
【図１７】
2004004665.tif 000025
【図１８】
2004004665.tif 000026
【図１９】
2004004665.tif 000027
【図２０】
2004004665.tif 000028