(57)【要約】【課題】ＰＷＭ信号の分割数を変えることなく、出力されるＰＷＭ信号の最小パルス幅を２倍に広げ、高速のスイッチング動作に対応できるようにする。【解決手段】２つのパルス幅変調部（１，２）と、２つのスイッチング回路部（３，４）との間に、各々のパルス幅変調部から出力されたＰＷＭ信号（ＰＷＭ＋，ＰＷＭ−）を反転させる反転手段（１２，１３）を備える。また、クロック信号（ＣＬＫ１）の２倍の周期の２倍クロック信号（ＣＬＫ２）のレベルに応じて、一方のパルス幅変調部から出力されたＰＷＭ信号と、他方のパルス幅変調部から出力されたＰＷＭ信号を反転した信号（ＰＷＭ＋バー，ＰＷＭ−バー）のうち一方の信号を選択する選択手段（９，１０）を備える。クロック信号の周期ごとに、各々のスイッチング回路部に入力するＰＷＭ信号を切り替える。【選択図】    図１
2004320134.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号を互いに２の補数の関係にある２つの片側ＰＷＭ信号に変換するパルス幅変調部と、
前記パルス幅変調部から出力された各々の前記片側ＰＷＭ信号を反転させる反転手段と、
前記片側ＰＷＭ信号のサンプリングクロック信号の１周期ごとに、前記パルス幅変調部から出力された一方の片側ＰＷＭ信号と、前記一方の片側ＰＷＭ信号と２の補数の関係にある他方の片側ＰＷＭ信号を反転した信号とを交互に選択して第１のＰＷＭ信号とし、且つ前記他方の片側ＰＷＭ信号と、前記一方の片側ＰＷＭ信号を反転した信号とを交互に選択して第２のＰＷＭ信号とする選択手段と、前記選択手段で選択された前記第１、第２のＰＷＭ信号によりそれぞれスイッチングされる２つのスイッチング回路部と
を備え、前記２つのスイッチング回路部の出力側の間に接続された負荷に出力信号を供給する
ことを特徴とするＤＡコンバータ。
【請求項２】
デジタル信号を第１の片側ＰＷＭ信号に変換する第１のパルス幅変調部と、
前記デジタル信号を前記第１の片側ＰＷＭ信号と２の補数の関係にある第２の片側ＰＷＭ信号に変換する第２のパルス幅変調部と、
前記片側ＰＷＭ信号のサンプリングクロック信号の２倍の周期の２倍クロック信号を発生するタイミング生成手段と、
前記第１の片側ＰＷＭ信号を反転して第１の反転信号とする第１の反転手段と、
前記第２の片側ＰＷＭ信号を反転して第２の反転信号とする第２の反転手段と、
前記２倍クロック信号の信号レベルに応じて、前記第１の片側ＰＷＭ信号と、前記第２の反転信号とのうち一方を選択して第１のＰＷＭ信号とする第１の選択手段と、
前記２倍クロック信号の信号レベルに応じて、前記第２の片側ＰＷＭ信号と、前記第１の反転信号とのうち一方を選択して第２のＰＷＭ信号とする第２の選択手段と、
前記第１の選択手段から出力された前記第１のＰＷＭ信号によりスイッチングされる第１のスイッチング回路部と、
前記第２の選択手段から出力された前記第２のＰＷＭ信号によりスイッチングされる第２のスイッチング回路部とを
備え、前記サンプリングクロック信号の１周期ごとに、前記第１のＰＷＭ信号を前記第１の片側ＰＷＭ信号と前記第２の反転信号との間で交互に切り替えるとともに、前記第２のＰＷＭ信号を前記第２の片側ＰＷＭ信号と前記第１の反転信号との間で交互に切り替えて、前記第１のスイッチング回路部の出力側と、前記第２のスイッチング回路部の出力側との間に接続された負荷に出力信号を供給することを特徴とするＤＡコンバータ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ＤＡコンバータなどデジタル信号をアナログ信号に変換する技術に関するものである。
【０００２】
【従来の技術】
従来、一般に可聴周波数帯域信号の信号増幅器として、Ｄ級増幅器と呼ばれる信号増幅器を含むＤＡコンバータが知られている。従来の技術では、例えば、特許文献１に開示されているように、スピーカ等の負荷を差動的に駆動する差動出力のＤＡコンバータを構成する場合、２の補数の関係をもつ二系統の片側ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号（ＰＣＭ（ＰｕｌｓｅＣｏｄｅｄ  Ｍｏｄｕｌａｔｉｏｎ）信号からＰＷＭ信号への変換に用いられるサンプリングクロック信号の１周期の時間中心に対してＰＷＭ信号のパルスの立ち上がりを片側に固定したもの）を作成するものがある。
【０００３】
図４を参照して、従来のＤＡコンバータについて説明する。図４は従来のＤＡコンバータの概略ブロック線図である。このＤＡコンバータは、第１のパルス幅変調部（ＰＷＭ）１と、第２のパルス幅変調部（ＰＷＭ）２と、第１のスイッチング回路部（ＳＷ）３と、第２のスイッチング回路部（ＳＷ）４と、第１のローパスフィルタ部（ＬＰＦ）５と、第２のローパスフィルタ部（ＬＰＦ）６と、音響を再生するスピーカ部７と、乗算器８とを備える。
【０００４】
信号入力端子１ＡからＰＣＭ信号として、例えば、可聴周波数帯域のデジタル信号Ｓ１が第１のパルス幅変調部１に入力される。デジタル信号Ｓ１はまた乗算器８にも入力され、乗算器８において２の補数の関係をもつ信号Ｓ２に変換されて、第２のパルス幅変調部２に入力される。デジタル信号Ｓ１は第１のパルス幅変調部１でデジタル信号Ｓ１のレベルに応じてパルス幅変調され、第１の片側ＰＷＭ信号ＰＷＭ１’が出力される。デジタル信号Ｓ２は第２のパルス幅変調部２でパルス幅変調され、第２の片側ＰＷＭ信号ＰＷＭ２’が出力される。第２の片側ＰＷＭ信号ＰＷＭ２’は、第１の片側ＰＷＭ信号ＰＷＭ１’に対して２の補数の関係にある。
【０００５】
第１の片側ＰＷＭ信号ＰＷＭ１’は第１のスイッチング回路部３に入力され、第２の片側ＰＷＭ信号ＰＷＭ２’は第２のスイッチング回路部４に入力される。第１のスイッチング回路部３は、第１のＰＷＭ信号ＰＷＭ１’に応じてスイッチングされた状態で第１のＰＷＭ電力信号Ｓ３を出力し、第２のスイッチング回路部４は、第２の片側ＰＷＭ信号ＰＷＭ２’に応じてスイッチングされた状態で、第２の電力ＰＷＭ信号Ｓ４を出力する。第１のＰＷＭ電力信号Ｓ３は第１のローパスフィルタ部５に入力され、第２のＰＷＭ電力信号Ｓ４は第２のローパスフィルタ部６に入力される。
【０００６】
第１のローパスフィルタ部５は、第１のＰＷＭ電力信号Ｓ３のキャリヤ信号成分を除去して、第１の可聴周波数帯域のアナログ電力信号Ｓ５を復調し、第２のローパスフィルタ部６は、第２のＰＷＭ電力信号Ｓ４のキャリヤ信号成分を除去して、第２の可聴周波数帯域のアナログ電力信号Ｓ６を復調する。これらの電力信号Ｓ５とＳ６によりスピーカ部７が差動的に駆動されて音響が再生される。
【０００７】
こうして、図４に示した第１のスイッチング回路部３、第２のスイッチング回路部４の間に、第１のローパスフィルタ部５と第２のローパスフィルタ部６とスピーカ部７とを含んだ負荷が接続されて、ＢＴＬ（Ｂａｌａｎｃｅｄ  Ｔｒａｎｓｆｏｒｍｅｒ  Ｌｅｓｓ）接続回路が形成される。図５により、この負荷に与えられる第１の片側ＰＷＭ信号ＰＷＭ１’と第２の片側ＰＷＭ信号ＰＷＭ２’とのタイミングチャートを説明する。
図５において、記号Ｔｓは各信号波形の繰返し周期を表し、この繰り返し周期Ｔｓは一定である。図５の（Ａ）は第１の片側ＰＷＭ信号ＰＷＭ１’の信号波形であり、（Ｂ）は第２の片側ＰＷＭ信号ＰＷＭ２’の信号波形である。（Ｃ）は第１の片側ＰＷＭ信号ＰＷＭ１’と第２の片側ＰＷＭ信号ＰＷＭ２’の差（ＰＷＭ１−ＰＷＭ２）である。
【０００８】
図５に示す周期Ｔｓ１〜Ｔｓ５は時間期間を表す。周期Ｔｓ１、Ｔｓ２では、デジタル信号Ｓ１の信号レベルが＋方向で変化する。一方の第１の片側ＰＷＭ信号ＰＷＭ１’は＋を表し、他方の第２の片側ＰＷＭ信号ＰＷＭ２’は−を表す。第１の片側ＰＷＭ信号ＰＷＭ１’と第２の片側ＰＷＭ信号ＰＷＭ２’の差のパルス信号は、このパルス信号の時間中心に対して左右両側が対称な＋方向の両側ＰＷＭ変調波形となる。
【０００９】
周期Ｔｓ３では、信号入力端子１Ａに入力されるデジタル信号Ｓ１の信号レベルがゼロに維持されている場合の信号ＰＷＭ１と信号ＰＷＭ２の信号波形を示す。この場合、第１の片側ＰＷＭ信号ＰＷＭ１’と第２の片側ＰＷＭ信号ＰＷＭ２’の差は０になり、負荷に与えられる電圧も０になる。
【００１０】
周期Ｔｓ４、Ｔｓ５では、デジタル信号Ｓ１の信号レベルが−方向に変化する。第１の片側ＰＷＭ信号ＰＷＭ１’は−を表し、第２の片側ＰＷＭ信号ＰＷＭ２’は＋を表す。第１の片側ＰＷＭ信号ＰＷＭ１’と信号第２の片側ＰＷＭＰＷＭ２’の差のパルス信号は、このパルス信号の時間中心に対して左右両側が対称な−方向の両側ＰＷＭ変調波形となる。
【００１１】
【特許文献１】
特開２００２−１５８５４４号
【００１２】
【発明が解決しようとする課題】
一般的に、従来のＰＷＭ信号を出力とするＤＡコンバータでは、ＰＷＭ変調部に入力されるデジタルデータの最小値を最小パルス幅に割り当てる。また、デジタル信号からＰＷＭ信号を生成する場合、この最小パルス幅は、通常、パルス幅の変調ステップを定めるＰＷＭ信号生成クロック（ＳＣＫ）の１クロック幅となる。そのため、高速のスイッチング動作が必要とされる場合、出力のスイッチ回路部においてスイッチング動作が間に合わない場合がある。
このような場合、従来は、一般にＰＷＭ信号の分割数（言い換えれば、パルス幅の変調ステップ）を減らして最小パルス幅を広くすることで対応してきたが、ＰＷＭ信号の分割数を減らすと、ＰＷＭ信号の分解能が落ちるという問題がある。
【００１３】
本発明は、このような問題点を解決するためなされたものであり、本発明の目的は、ＰＷＭ信号の分割数を変えることなく、出力されるＰＷＭ信号の最小パルス幅を２倍に広げ、高速のスイッチング動作に対応できるようにすることである。
【００１４】
【課題を解決するための手段】
上記目的を達成するため本発明では、２つのパルス幅変調部と、２つのスイッチング回路部との間に、各々のパルス幅変調部から出力された片側ＰＷＭ信号を反転させる反転手段と、サンプリングクロック信号の１周期毎に、一方のパルス幅変調部から出力された片側ＰＷＭ信号と、他方のパルス幅変調部から出力された片側ＰＷＭ信号を反転した信号とのうち一方の信号を選択する選択手段と備える。クロック信号の１周期ごとに、各々のスイッチング回路部に入力する信号を切り替える。
即ち、サンプリングクロック信号の１周期毎に、互いに２の補数の関係に有る片側信号ＰＷＭ＋とＰＷＭ−の組合わせ（Ａ群）、およびそれぞれの信号の反転信号である信号ＰＷＭ−バーとＰＷＭ＋バーの組合わせ（Ｂ群）を交互に選択してスイッチング回路部に出力する。
【００１５】
本発明の１態様におけるＤＡコンバータは、デジタル信号を互いに２の補数の関係にある２つの片側ＰＷＭ信号に変換するパルス幅変調部と、前記パルス幅変調部から出力された各々のＰＷＭ信号を反転させる反転手段と、前記片側ＰＷＭ信号のサンプリングクロック信号の１周期ごとに、前記パルス幅変調部から出力された一方の片側ＰＷＭ信号と、前記一方の片側ＰＷＭ信号と２の補数の関係にある他方の片側ＰＷＭ信号を反転した信号とを交互に選択して第１のＰＷＭ信号とし、且つ前記他方の片側ＰＷＭ信号と、前記一方の片側ＰＷＭ信号を反転した信号とのを交互に選択して第２のＰＷＭ信号とする選択手段と、前記選択手段で選択された各々のＰＷＭ信号によりスイッチングされる２つのスイッチング回路部とを備え、前記２つのスイッチング回路部の出力側の間に接続されたローパスフィルタを含む負荷に出力信号を供給することを特徴とする。
【００１６】
本発明の別の態様におけるＤＡコンバータは、デジタル信号を第１の片側ＰＷＭ信号に変換する第１のパルス幅変調部と、前記デジタル信号を前記第１の片側ＰＷＭ信号と２の補数の関係にある第２の片側ＰＷＭ信号に変換する第２のパルス幅変調部と、前記片側ＰＷＭ信号のサンプリングクロック信号の２倍の周期の２倍クロック信号を発生するタイミング生成手段と、前記第１の片側ＰＷＭ信号を反転して第１の反転信号とする第１の反転手段と、前記第２の片側ＰＷＭ信号の一部を反転して第１の反転信号とする第２の反転手段と、前記２倍クロック信号の信号レベルに応じて、前記第１の片側ＰＷＭ信号と、前記第２の反転信号とのうち一方を選択して第１のＰＷＭ信号と第１の選択手段と、前記２倍クロック信号の信号レベルに応じて、前記第２の片側ＰＷＭ信号と、前記第１の反転信号のうち一方を選択して第２のＰＷＭ信号とする第２の選択手段と、前記第１の選択手段から出力された前記第１のＰＷＭ信号によりスイッチングされる第１のスイッチング回路部と、前記第２の選択手段から出力された前記第２のＰＷＭ信号によりスイッチングされる第２のスイッチング回路部とを備え、前記サンプリングクロック信号の１周期ごとに、前記第１のＰＷＭ信号を前記第１の片側ＰＷＭ信号と前記第２の反転信号との間で交互に切り替えるとともに、前記第２のＰＷＭ信号を前記第２の片側ＰＷＭ信号と前記第１の反転信号との間で交互に切り替えて、前記第１のスイッチング回路部の出力側と、前記第２のスイッチング回路部の出力側との間に接続された負荷に出力信号を供給することを特徴とする。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態によるＤＡコンバータの概略ブロック線図である。この本発明の実施の形態によるＤＡコンバータは、第１のパルス幅変調部（ＰＷＭ）１と、第２のパルス幅変調部（ＰＷＭ）２と、第１のスイッチング回路部（ＳＷ）３と、第２のスイッチング回路部（ＳＷ）４と、第１のローパスフィルタ部（ＬＰＦ）５と、第２のローパスフィルタ部（ＬＰＦ）６と、音響を再生するスピーカ部７と、乗算器８とを備える。さらに、第１のセレクタ９と、第２のセレクタ１０と、タイミング発生器１１と、第１のインバータ１２と、第２のインバータ１３とを備える。
【００１８】
第１、第２のインバータ１２、１３はそれぞれ、第１のパルス幅変調部１からの片側ＰＷＭ信号ＰＷＭ＋、第２のパルス幅変調部２からの片側ＰＷＭ信号ＰＷＭ−を反転させる作用を行う。タイミング発生器１１は、ＰＷＭ信号のサンプリングクロック信号ＣＬＫ１からその２倍の周期をもった２倍クロック信号ＣＬＫ２を発生する。
【００１９】
第１のセレクタ９は、１つのインバータＩＶ１と、２つのＡＮＤゲートＡＮ１と、１つのＯＲゲートＯＲ１を含む。一方のＡＮＤゲートＡＮ１には２倍クロック信号ＣＬＫ２と、第１のパルス幅変調部１からの片側ＰＷＭ信号ＰＷＭ＋（以下、単に信号ＰＷＭ＋とも言う）とが入力され、他方のＡＮＤゲートＡＮ２には２倍クロック信号ＣＬＫ２をインバータＩＶ１によって反転した信号と、第２のパルス幅変調部２から出力された片側ＰＷＭ信号ＰＷＭ−（以下、単に信号ＰＷＭ−とも言う）を第２のインバータ１３で反転させた第２の反転信号ＰＷＭ−バーとが入力され、ＯＲゲートＯＲ１には２つのＡＮＤゲートＡＮ１、ＡＮ２からの出力が入力されて、第１のセレクタ９が構成される。これによって、２倍クロック信号ＣＬＫ２の信号レベルに応じて、第１のパルス幅変調部１から入力された信号ＰＷＭ＋と、第２のパルス幅変調部２から出力された信号ＰＷＭ−を第２のインバータ１３で反転させた第２の反転信号ＰＷＭ−バーのうちから、一方の信号を選択し、第１のＰＷＭ信号ＰＷＭ１として第１のスイッチング回路部３に出力することが出来る。
【００２０】
図１に示すように、第２のセレクタ１０は、１つのインバータＩＶ２と、２つのＡＮＤゲートＡＮ３、ＡＮ４と、１つのＯＲゲートＯＲ２を含む。一方のＡＮＤゲートＡＮ３には２倍クロック信号ＣＬＫ２と、第２のパルス幅変調部１からの信号ＰＷＭ−とが入力され、他方のＡＮＤゲートＡＮ４には２倍クロック信号ＣＬＫ２をインバータＩＶ２によって反転した信号と、第１のパルス幅変調部１から出力された信号ＰＷＭ＋を第１のインバータ１２で反転させた第１の反転信号ＰＷＭ＋バーとが入力され、ＯＲゲートＯＲ２には２つのＡＮＤゲートＡＮ３、ＡＮ４からの出力が入力されて、第２のセレクタ１０が構成される。これによって、２倍クロック信号ＣＬＫ２の信号レベルに応じて、第２のパルス幅変調部２から入力された信号ＰＷＭ−と、第１のパルス幅変調部１から出力された信号ＰＷＭ＋を第１のインバータ１２で反転させた第１の反転信号ＰＷＭ＋バーのうちから、一方の信号を選択し、第２のスイッチング回路部４に出力することが出来る。
図面において、第１の反転信号ＰＷＭ＋バーと、第２の反転信号ＰＷＭ−バーとはそれぞれ、
2004320134.tif 000003
で示す。
【００２１】
信号入力端子１Ａから、例えば、可聴周波数帯域のＰＣＭ信号であるデジタル信号Ｓ１が第１のパルス幅変調部１に入力される。デジタル信号Ｓ１はまた乗算器８にも入力され、乗算器８において信号Ｓ１と２の補数の関係をもつデジタル信号Ｓ２に変換されて、第２のパルス幅変調部２に入力される。
【００２２】
パルス幅の変調ステップを定めるＳＣＫ信号が、第１のパルス幅変調部１と第２のパルス幅変調部２に入力される。デジタル信号Ｓ１は、ＳＣＫ信号の周期γを１ステップとしステップ単位でパルス幅を変えることができる。
【００２３】
デジタル信号Ｓ１は、第１のパルス幅変調部１で信号Ｓ１のレベルに応じてパルス幅変調され、入力されたデジタル信号Ｓ１に対応するパルス幅をもった第１の片側ＰＷＭ信号ＰＷＭ＋が出力される。デジタル信号Ｓ２は、第２のパルス幅変調部２でパルス幅変調され、第２の片側ＰＷＭ信号ＰＷＭ−が出力される。
【００２４】
次に、第１のパルス幅変調部１において出力された信号ＰＷＭ＋の一部は、第１のインバータ１２で反転されて第１の反転信号ＰＷＭ＋バーが出力される。第２のパルス幅変調部２において出力された信号ＰＷＭ−の一部は、第２のインバータ１３で反転されて第２の反転信号ＰＷＭ−バーが出力される。
【００２５】
片側ＰＷＭ信号の周期を１周期とするサンプリングクロック信号ＣＬＫ１がタイミング発生器１１に入力され、タイミング発生器１１は、クロック信号ＣＬＫ１からその２倍の周期をもった２倍クロック信号ＣＬＫ２を発生する。タイミング発生器１１は、例えば、図１に示すようにＤフリップフロップの入力端子Ｄと反転出力Ｑバーとを接続したものであり、サンプリングクロック信号ＣＬＫ１をクロック端子に与え、サンプリングクロック信号ＣＬＫ１の周波数を１／２に分周した２倍クロック信号ＣＬＫ２を出力端子Ｑに発生する。
【００２６】
ＣＬＫ２がＨレベルのときは、第１のセレクタ９は、第１のパルス幅変調部１から入力された信号ＰＷＭ＋と、第２のインバータ１３で反転された第２の反転信号ＰＷＭ−バーのうちから、第１のＰＷＭ信号ＰＭＷ１として信号ＰＷＭ＋を選択し、スイッチング回路部３に出力する。第２のセレクタ１０は、第２のパルス幅変調部２から入力された信号ＰＷＭ−と、第１のインバータ１２で反転された第１の反転信号（ＰＷＭ＋バー）のうちから、第１のＰＷＭ信号ＰＭＷ２として信号ＰＷＭ−を選択し、スイッチング回路部４に出力する。
【００２７】
ＣＬＫ２がＬレベルのときは、第１のセレクタ９は、第１のＰＷＭ信号ＰＭＷ１として第２の反転信号ＰＷＭ−バーを選択し、スイッチング回路部３に出力する。第２のセレクタ１０は、第２のＰＷＭ信号ＰＭＷ２として第１の反転信号ＰＷＭ＋バーを選択し、スイッチング回路部４に出力する。
【００２８】
このように、クロック信号ＣＬＫ１の１周期ごとに、即ちクロック信号ＣＬＫ１の２倍の周期をもった２倍クロック信号ＣＬＫ２のＨかＬのレベルに応じて互いに２の補数の関係に有る信号ＰＷＭ＋とＰＷＭ−の組合わせ（Ａ群）、および反転信号ＰＷＭ−バーとＰＷＭ＋バーの組合わせ（Ｂ群）を交互に選択し、選択した信号の組合わせをスイッチング回路部３、４に出力する。
【００２９】
第１のセレクター９で選択された第１のＰＷＭ信号ＰＷＭ１は、第１のスイッチング回路部３に入力される。第２のセレクター１０で選択された第２のＰＷＭ信号ＰＷＭ２は、第２のスイッチング回路部４に入力される。第１のスイッチング回路部３は、第１のＰＷＭ信号ＰＷＭ１に応じてスイッチングされた状態で、第１のＰＷＭ電力信号Ｓ７を出力する。第２のスイッチング回路部４は、第２のＰＷＭ信号ＰＷＭ２に応じてスイッチングされた状態で、第２のＰＷＭ電力信号Ｓ８を出力する。第１のＰＷＭ電力信号Ｓ７は、第１のローパスフィルタ部５に入力され、第２のＰＷＭ電力信号Ｓ８は、第２のローパスフィルタ部６に入力される。特に図示しないが、第１、第２のスイッチング回路部３、４はそれぞれ、例えば、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとをそれぞれのゲート同士を接続して入力端子とし、それぞれのドレイン同士を接続して出力端子としたＣＭＯＳインバータから構成し、入力端子に印加される信号のレベルに応じて出力端子を接地端子又は電源端子に同通させて電力信号を発生するものである。なお、第１、第２のスイッチング回路部３、４は、ＣＭＯＳインバータに限らず、２つのＮチャネルＭＯＳトランジスタを用いて、一方のＮチャネルＭＯＳトランジスタのドレインを電源端子に接続し、一方のＮチャネルＭＯＳトランジスタのソースと他方のＮチャネルＭＯＳトランジスタのドレインとを接続して出力端子とし、他方のＮチャネルＭＯＳトランジスタのソースを接地端子に接続し、一方のＮチャネルＭＯＳトランジスタのゲートを入力端子とし、インバータ等を介して当該入力端子への信号を反転した反転信号を他方のＮチャネルＭＯＳトランジスタのゲートへ印加するように構成しても良い。
【００３０】
第１のローパスフィルタ部５は、第１のＰＷＭ電力信号Ｓ７のキャリヤ信号成分を除去して、第１の可聴周波数帯域のアナログ電力信号Ｓ９を復調する。第２のローパスフィルタ部６は、第２のＰＷＭ電力信号Ｓ８のキャリヤ信号成分を除去して、第２の可聴周波数帯域のアナログ信号Ｓ１０を復調する。これらの電力信号Ｓ９とＳ１０とによりスピーカ部７が差動的に駆動されて音響が再生する。
【００３１】
図２を参照して、負荷に与えられる信号のタイミングチャートを説明する。図２において、記号Ｔｓは各信号波形の繰返し周期、言い換えればサンプリングクロック信号ＣＬＫ１の周期を表し、この繰り返し周期Ｔｓは一定である。
図２の（Ａ）は、周期γのＳＣＫ信号と、クロック信号ＣＬＫ１と、その２倍の周期をもった２倍クロック信号ＣＬＫ２の波形を表す。（Ｂ）は、第１のパルス幅変調部１から出力される信号ＰＷＭ＋と、これを第１のインバータ１２で反転した第１の反転信号ＰＷＭ＋バーを表す。（Ｃ）は、第２のパルス幅変調部２から出力され、信号ＰＷＭ＋と２の補数の関係にある信号ＰＷＭ−と、これを第２のインバータ１３反転した第２の反転信号ＰＷＭ−バーを表す。
【００３２】
（Ｄ）は、第１のセレクタ９から出力される第１のＰＷＭ信号ＰＷＭ１を表し、（Ｅ）は第２のセレクタ１０から出力される第２のＰＷＭ信号ＰＷＭ２を表す。２倍クロック信号ＣＬＫ２がＨレベルのときは、第１のＰＷＭ信号ＰＷＭ１として信号ＰＷＭ＋が選択され、第２のＰＷＭ信号ＰＷＭ２として信号ＰＷＭ−が選択される。２倍クロック信号ＣＬＫ２がＬレベルのときは、第１のＰＷＭ信号ＰＷＭ１として第２の反転信号ＰＷＭ−バーが選択され、第２のＰＷＭ信号ＰＷＭ２として第１の反転信号ＰＷＭ＋バーが選択されている。（Ｆ）は、第１のＰＷＭ信号ＰＷＭ１と第２のＰＷＭ信号ＰＷＭ２との差（ＰＷＭ１−ＰＷＭ２）である。
【００３３】
図２の区間Ｔｓ１〜Ｔｓ５は、時間期間を表す。区間Ｔｓ１、Ｔｓ２では、デジタル信号Ｓ１の信号レベルが＋方向で変化する。第１のＰＷＭ信号ＰＷＭ１は＋を表し、第２のＰＷＭ信号ＰＷＭ２は−を表す。第１のＰＷＭ信号ＰＷＭ１と第２のＰＷＭ信号ＰＷＭ２の差のパルス信号は、このパルス信号の時間中心に対して左右両側が対称な＋方向の両側ＰＷＭ変調波形となる。
【００３４】
区間Ｔｓ３では、信号入力端子１Ａに入力されるデジタル信号Ｓ１の信号レベルがゼロである場合の信号ＰＷＭ１と信号ＰＷＭ２の信号波形を示す。この場合、第１のＰＷＭ信号ＰＷＭ１と第２のＰＷＭ信号ＰＷＭ２の差は０になり、負荷に与えられる電圧も０になる。
【００３５】
区間Ｔｓ４、Ｔｓ５は、デジタル信号Ｓ１の信号レベルが−方向に変化する。第１のＰＷＭ信号ＰＷＭ１は＋を表し、第２のＰＷＭ信号ＰＷＭ２は−を表すので、第１のＰＷＭ信号ＰＷＭ１と第２のＰＷＭ信号ＰＷＭ２の差のパルス信号は、このパルス信号の時間中心に対して左右両側が対称な−方向の両側ＰＷＭ変調波形となる。
【００３６】
図２の（Ｆ）に示される第１のＰＷＭ信号ＰＷＭ１と第２のＰＷＭ信号ＰＷＭ２の差は、従来の技術により得られる図５（Ｃ）のＰＷＭ信号の差（ＰＷＭ１−ＰＷＭ２）の値と同じであり、同様に両側ＰＷＭ変調波形となる。そのため、従来と同じＰＷＭ信号の特性を損なうことがない。
本実施の形態によれば、サンプリングクロック信号ＣＬＫ１の周期ごとに、２倍クロック信号ＣＬＫ２はＨレベル、Ｌレベルが逆になり、この信号レベルに応じて、第１のセレクタ９は、サンプリングクロック信号ＣＬＫ１の周期ごとに第１のＰＷＭ信号ＰＷＭ１を、第１の片側ＰＷＭ信号ＰＷＭ＋と第２の反転信号ＰＷＭ−バーとの間で切り替え、第２のセレクタ１０は第２のＰＷＭ信号ＰＷＭ２を第２の片側ＰＷＭ信号ＰＷＭ−と第１の反転信号ＰＷＭ＋バーとの間で切り替える。
【００３７】
ＣＬＫ１の周期の切り替わりにおいて、第１のＰＷＭ信号ＰＷＭ１及び第２のＰＷＭ信号ＰＷＭ２では、それぞれその前後の信号はお互いに補数関係及び反転関係にあることよって実質的に２回反転されるので、ＣＬＫ１の隣接する周期で第１のＰＷＭ信号ＰＷＭ１と第２のＰＷＭ信号ＰＷＭ２のレベルがＨ−Ｈ、Ｌ−Ｌと連続する。即ち、ＣＬＫ１の周期の切り替わりで、第１のＰＷＭ信号ＰＷＭ１と第２のＰＷＭ信号ＰＷＭ２のＨレベル、Ｌレベルの切り替えがなくなる。
そのため、最小パルス幅は従来の２倍の幅を確保することができる。
【００３８】
図３を参照して、本発明の実施の形態において最小パルス幅として従来の２倍の幅を確保することができる点について更に詳しく説明する。説明の便宜上図３の（Ｂ）に示す第１の片側ＰＷＭ信号ＰＭＷ＋は、パルス幅Ｔｓ−αで「Ｈ」となり、パルス幅αで「Ｌ」となる連続パルスとなる場合を示す。図２を参照しながら説明したようにＤＡコンバータが作動するとすると、第１のＰＷＭ信号ＰＷＭ１はパルス幅２αの間「Ｌ」レベルとなり、それ以外で「Ｈ」レベルとなるスイッチングを行う。
【００３９】
第１の片側ＰＷＭ信号ＰＭＷ＋の最小パルス幅をαとすると、第１のＰＷＭ信号ＰＷＭ１はＴｓの切り替わりでレベルが変化せず、（Ｄ）に示す第１のＰＷＭ信号ＰＷＭ１のＬレベルはＴｓの切り替わりの両側にわたり、２αの幅を有する。そのため、スイッチング間隔は２αとすることができる。そのため、高速のスイッチング動作に追随することが出来る。
【００４０】
また、従来は、スイッチング間隔をα以上にする必要があるときは、第１の片側ＰＷＭ信号ＰＷＭ＋の最小パルス幅もα以上とする必要があり、スイッチング間隔の制限によって、分解能も制限を受けていた。本発明では、図３の破線で示すように、第１の片側ＰＷＭ信号ＰＷＭ＋を規定する最小パルス幅βをαの１／２としても、スイッチング間隔は従来と同じαとすることが出来る。
β＝１／２α≧γ
（ここに、β＝ｋγ、ｋは正の整数、γはＳＣＫ信号の周期）
そのため、スイッチング間隔を従来のものと同じに設定しても、ＰＷＭ信号の分割数（言い換えれば、パルス幅の変調ステップ）を減らすことを抑えることができ、分解能の制限を緩和することが出来る。
【００４１】
本発明の実施の形態として、ＤＡコンバータの例を記述した。しかし、本発明のシステムと方法は、これらに限定されるものではなく、Ｄ級アンプ、モータの駆動制御用など、２つの片側ＰＷＭ信号を用いて差動的に負荷を駆動する様々な技術に適用することができる。
【００４２】
【発明の効果】
本発明の構成によれば、ＰＷＭ信号の分割数を減らすことなく、最小パルス幅を従来の２倍の幅まで広くすることができる。そのため、高速のスイッチング動作に追随することが出来、また、従来の追随性を確保できればよいときには分割数を上げて分解能を上げることもできる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＤＡコンバータの概略ブロック線図。
【図２】図１に示す本発明の実施の形態によるＤＡコンバータの信号を表す線図。
【図３】図１に示す本発明の実施の形態によるＤＡコンバータの信号を説明する概念図。
【図４】従来のＤＡコンバータの概略ブロック線図。
【図５】図４に示す従来のＤＡコンバータの信号を表す線図。
【符号の説明】
１  第１のパルス幅変調部
２  第２のパルス幅変調部
３  第１のスイッチング回路部
４  第２のスイッチング回路部
５  負荷（ローパスフィルタ部）
６  負荷（ローパスフィルタ部）
７  負荷（スピーカ）
８  乗算器
９  第１の選択手段（セレクタ）
１０  第２の選択手段（セレクタ）
１１  タイミング生成手段（タイミング発生器）
１２  第１の反転手段（インバータ）
１３  第２の反転手段（インバータ）
【図１】
2004320134.tif 000004
【図２】
2004320134.tif 000005
【図３】
2004320134.tif 000006
【図４】
2004320134.tif 000007
【図５】
2004320134.tif 000008