(57)【要約】    【課題】  手間や高コストを招くことなく、ソレノイド等の誘導性負荷が適正に接続されて作動していることの確認を可能とする。    【解決手段】  ［Ｈ］電位に接続されたトランジスタ６８にＰＷＭ信号６２が印加されてソレノイドに電流が流れる。トランジスタ６８の出力側には、循環ダイオード７０と、循環ダイオード７０に結合されて、トランジスタ６８によるソレノイドの駆動時に、反転増幅器として動作し、第１のコンデンサ６４に充電する演算増幅器（オペアンプ）回路６６とが接続される。オペアンプ回路６６は、各ＰＷＭ信号サイクルの［Ｈ］の間、第１のコンデンサ６４に充電し、各ＰＷＭ信号サイクルの［Ｌ］の間、第１のコンデンサ６４の放電を阻止する。電圧Ｖｃが不図示のマイクロプロセッサ等によって検出され、ソレノイドの作動状態が判定される。    【選択図】    図４
2004279421.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅変調（ＰＷＭ）信号によって駆動される、誘導負荷を駆動する出力を備え、［Ｈ］側に接続されたトランジスタと、
前記トランジスタの前記駆動する出力に結合された循環ダイオードと、
前記循環ダイオードに結合されて、前記トランジスタによる負荷の駆動時に、反転増幅器として動作し、第１のコンデンサに充電する演算増幅器回路と、
を具備することを特徴とする誘導負荷の存在を検知するための回路。
【請求項２】
前記演算増幅器回路が、各ＰＷＭ信号サイクル中の［Ｈ］の間、前記第１のコンデンサに充電し、各ＰＷＭ信号サイクル中の［Ｌ］の間、前記第１のコンデンサの放電を阻止することを特徴とする、請求項１に記載の回路。
【請求項３】
前記演算増幅器回路が、前記ＰＷＭ信号の各サイクル中の［Ｈ］の間、前記第１のコンデンサを介して電流を引き出して、前記第１のコンデンサに充電する増幅器を備えることを特徴とする、請求項１に記載の回路。
【請求項４】
さらに、前記第１のコンデンサに結合された第２のダイオードが備えられ、
前記第２のダイオードが、前記第１のコンデンサからの放電を阻止するため、前記ＰＷＭ信号のサイクル中の［Ｌ］の間に、前記増幅器によって逆バイアスがかけられることを特徴とする、請求項３に記載の回路。
【請求項５】
前記演算増幅器回路が、前記ＰＷＭ信号の各サイクル中の［Ｈ］の間、グラウンド電位である非反転入力と、負電位である反転入力とを有する増幅器を備えることを特徴とする、請求項１に記載の回路。
【請求項６】
前記演算増幅器回路が、増幅器と第２のダイオードとを備え、
前記増幅器が、前記ＰＷＭ信号の各サイクル中の［Ｌ］の間、その非反転入力がグラウンド電位で、その反転入力が正電位であり、前記第２のダイオードが、前記増幅器の出力と結合され、前記第１のコンデンサの放電を阻止する逆バイアスを有する、
ことを特徴とする、請求項１に記載の回路。
【請求項７】
さらに、第２の抵抗器及び第２のコンデンサを備えた抵抗器・コンデンサ（ＲＣ）回路を具備し、
前記抵抗器・コンデンサ回路が前記第１のコンデンサにフィルタとして結合されることを特徴とする、請求項１に記載の回路。
【請求項８】
前記第１のコンデンサの充電状態が、プロセッサによって測定され、前記トランジスタが誘導負荷を駆動しているか否かが確認されることを特徴とする、請求項１に記載の回路。
【請求項９】
前記演算増幅器回路が、その反転入力に第１の抵抗器及び第３のダイオードが結合された増幅器を備えることと、
前記増幅器の非反転入力がグラウンドに結合されていることと、
前記第１のコンデンサが、前記増幅器の反転入力と非反転出力との間に結合されていることと、
前記回路が、さらに、前記増幅器と前記第１のコンデンサとの間に配置された第２のダイオードを備えることを特徴とする、請求項１に記載の回路。
【請求項１０】
前記第１の抵抗器と前記第３のダイオードとが、前記増幅器の前記反転入力における前記正の電圧を制限するように構成されていることを特徴とする、請求項９に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検知装置に関するものであり、とりわけ、パルス幅変調（ＰＷＭ）信号によって駆動される誘導負荷の存在を検知する装置に関するものである。
【背景技術】
【０００２】
媒体保管システムは、当該技術において周知のところであり、一般に、データ・カートリッジへの／からのデータの書き込み／読み取りを実施できるように、既知の場所にデータ・カートリッジを保管して、所望のデータ・カートリッジを検索するために利用されている。こうした媒体保管システムは、オートチェンジャ媒体保管システム、または、ただ単に、オートチェンジャ（「媒体保管システム」）と呼ばれる場合が多い。
【０００３】
典型的な媒体保管システムには、単一データ・カートリッジ保持するためのスロット、または、いくつかのデータ・カートリッジを保持するカートリッジ保管ラックすなわち「マガジン」を含むことが可能である。もう１つのタイプのデータ・カートリッジ保管装置は、媒体保管システム内のデータ・カートリッジからデータを読み取るか、または、それにデータを書き込むためのカートリッジ読み取り／書き込み装置である。カートリッジ保管ラックは、システム・オペレータが、媒体保管システム・ハウジングの前面の引き出しを開いて、カートリッジ保管ラックを露出させることによってアクセス可能になる。
【０００４】
典型的な媒体保管システムには、カートリッジ・ラックとカートリッジ読み取り／書き込み装置との間でデータ・カートリッジを移送するためのカートリッジ・ハンドリング・システムも設けられている。典型的なカートリッジ・ハンドリング・システムには、データ・カートリッジに係合するカートリッジ係合アセンブリ、すなわち「ピッカ」と、ラックと読み取り／書き込み装置との間でカートリッジ係合アセンブリを移動させるための位置決め装置が含まれている。
【０００５】
上述のタイプの媒体保管システムは、通常、データ・カートリッジのデータにアクセスしたり、あるいは、データ・カートリッジにデータを記憶することが可能な、ホスト・コンピュータ・システムに接続されている。オートチェンジャに関連した制御システムが、位置決めシステムを起動して、ピッカが所望のデータ・カートリッジに隣接した位置につくまで、カートリッジ保管場所に沿ってピッカを移動させる。ピッカは、次に、カートリッジ・ラックからデータ・カートリッジを取り出し、カートリッジ読み取り／書き込み装置まで搬送することが可能である。カートリッジ読み取り／書き込み装置に隣接して適正に位置決めされると、ピッカは、選択されたデータ・カートリッジを読み取り／書き込み装置に挿入して、ホスト・コンピュータが、データ・カートリッジからデータを読み取るか、または、それにデータを書き込むことができるようにする。読み取り／書き込み操作が完了すると、ピッカは、カートリッジ読み取り／書き込み装置からデータ・カートリッジを取り出して、適正なカートリッジ・ラックに戻すことが可能である。
【０００６】
媒体保管システムのタイプに関する問題の１つは、引き出しが、データ・カートリッジへのアクセスのため、オペレータによって開かれた後、完全にまたは部分的に開いたまま、すなわち、きちんと閉じられていないままの可能性があるという点である。ピッカが、開いた、すなわち、きちんと閉じられていない引き出しのラックからデータ・カートリッジを取り出そうとすると、損傷を被る可能性がある。この損傷を防止するため、媒体保管システムには、ピッカの作動前に、引き出しをその閉位置にロックするため、その引き出しのそれぞれに隣接してソレノイドが設けられている。各引き出しは、そのソレノイドに隣接して、漏斗型受け部が配置されており、ソレノイドを起動すると、プランジャが漏斗型受け部に係合し、引き出しを閉位置にロックするようになっている。ソレノイドの動作を停止すると、漏斗型受け部が解放されて、引き出しを自由に開くことが可能になる。
【０００７】
このタイプのシステムの欠点の１つは、媒体保管システムのアセンブリ中に、または、その利用の間中、１つ以上のソレノイドがその電源接続から切断される可能性があるということである。ソレノイドがその電源接続に接続されていない場合、その引き出しはロックされない。この切断状態についてテストする方法の１つは、オペレータが手動で引き出しのそれぞれを引っ張って、ソレノイド起動信号が加えられた後、ロックされているか確かめることである。このテスト方法は、不便であり、時間を浪費する。ソレノイドが存在し、適正に接続されていることを確認するためのもう１つの方法は、ＡＣ波形を加えて、ソレノイドを駆動し、その後、結果生じる波形をモニタする装置を設けることである。このアプローチは、有効ではあるが、複雑で、コストが高くつく。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、手間や高コストを招くことなく、ソレノイドの存在およびソレノイドが適正に接続されていることの確認を可能とすることにある。
【課題を解決するための手段】
【０００９】
本発明の実施態様の１つによれば、誘導負荷の存在を検知するための回路には、負荷を駆動する出力を備え、パルス幅変調（ＰＷＭ）信号によって駆動される、［Ｈ］側に接続されたトランジスタが含まれている。循環ダイオードが、トランジスタの駆動出力に結合されている。演算増幅器（オペアンプ）回路が、循環ダイオードに結合され、反転増幅器として機能する。演算増幅器回路は、トランジスタによる負荷の駆動時に、第１のコンデンサに充電する。
【００１０】
もう１つの実施態様によれば、信号が誘導負荷を駆動していることを確認するためのシステムには、トランジスタによって駆動されるソレノイドが含まれる。トランジスタは、パルス幅変調（ＰＷＭ）信号によって駆動される。このシステムには、さらに、第１のコンデンサと、オペアンプ回路が含まれており、トランジスタによるソレノイドの駆動時には、オペアンプ回路が第１のコンデンサに充電する。
【００１１】
本発明の以上の及びその他の特徴及び利点については、当該技術分野における通常の知識を有する者であれば、添付の図面と併せ考えると、下記の詳細な説明から明らかになるであろう。
【発明を実施するための最良の形態】
【００１２】
図１及び２には、本発明による検知回路の実施態様を利用した媒体保管システム１０が示されている。媒体保管システム１０には、少なくとも１つのデータ・カートリッジ保管ラック（１４）、読み取り／書き込み装置１６、及び／または、メール・スロット（不図示）を含む、異なる位置に配置可能なデータ・カートリッジ１２が含まれている。媒体保管システム１０に関連した制御システム（不図示）は、保管ラック１４及び読み取り／書き込み装置１６に隣接した位置決めレール２０に沿ってカートリッジ・［ピッカ］１８を移動させる。
【００１３】
動作時、ホスト・コンピュータ（不図示）は、媒体保管システム１０にリンクされ（直接接続、遠隔接続、ネットワーク接続等）、保管ラック１４の１つに保管されたデータ・カートリッジ１２にアクセスして、データの読み取り及び／または書き込みを行う要求を出すことが可能になる。これに応答して、制御システムは、位置決めレール２０に沿ってピッカ１８を移動させ、要求されたデータ・カートリッジ１２に隣接した位置にピッカ１８をつける。位置決めが済むと、制御システムは、ピッカ１８に信号で命じて、保管ラック１４からデータ・カートリッジ１２を引き出し、読み取り／書き込み装置１６まで運ぶようにさせる。リンクされたコンピュータは、次に、カートリッジ１２に対するコンピュータ可読データの読み取り及び／または書き込みを実施することが可能である。
【００１４】
図２は、ケースまたはハウジング２２を含む、媒体保管システム１０の透視図である。ハウジング２２は、主として、埃及び／または他の異物からシステム１０の内部コンポーネントを保護するために含まれているが、美観及び安全上の理由からも含まれている。望ましい実施態様の場合、ハウジング２２には、インターフェイス・パネル２４と、２つの引き出し２６が含まれている。引き出し２６は、ハウジング内でスライドし、図１に示すカートリッジ保管ラック１４へのアクセスを可能にする。インターフェイス・パネル２４には、ディスプレイ装置３０と、キーパッド３２が含まれている。ディスプレイ装置３０は、メニュー方式情報検索、診断等のために設けることが可能である。
【００１５】
図３には、ピッカ動作中におけるピッカへの損傷を回避するため、ソレノイド３６を用いて閉位置にロックすることが可能な媒体保管システム引き出し２６の１つが示されている。
【００１６】
引き出し２６は、ソレノイド・プランジャ４０とその開口４２とのアライメントがとれるように（相対位置決めができるように）、アライメントがとられた（位置決めされた）漏斗型受け部３８を備えている。図３に示すように、ソレノイド３６を起動すると、ソレノイド・プランジャ４０が漏斗型開口４２内に伸びて、引き出し２６を閉位置にロックする。受け部３８の漏斗形状は、引き出しが完全に閉じていないか、または、十分にアライメントがとれていない場合でも、引き出し２６を閉位置にロックするのに役立つ。プランジャ４０は、（引き出し２６を）閉じる際に、漏斗型壁面４４に対してプランジャ４０が伸長し、角度のついた漏斗型壁面４４に突き当たり、引き出し２６を適正な閉位置に近づける。ソレノイドがきちんと接続されていない場合、プランジャ４０は、漏斗型受け部３８に係合して、引き出しをロックすることはない（ロックすることができない）。従って、ピッカの動作中、引き出し２６がしっかりと閉じていないままであったり、あるいは、開いている可能性があるが、これらの状態は両方とも、ピッカ１８（図１に示す）に損傷を加える可能性がある。
【００１７】
図４には、誘導負荷がＰＷＭ信号によって駆動されているか否かを検知するための本発明による回路６０が示されている。この回路は、多くの用途において用いることが可能であり、図示の回路は、特に、引き出しのソレノイド３６（図３に示す）がＰＷＭ信号によって駆動されているか否かのテストに適用可能である。
【００１８】
ソレノイド３６の初期駆動時、ソレノイド・プランジャを伸長させる最大初期投入パワーを付与するため、直流（ＤＣ）信号が加えられる。しかし、初期信号を加えた後で、ソレノイドにＤＣ信号を加え続けると、ソレノイドが過熱する可能性があるので、プランジャをその伸長位置に保つためのＤＣ信号は不要である。代わりに、ソレノイドに対する初期ＤＣ信号の印加後は、周期的（間欠的）信号でプランジャを伸長状態に保つことが可能である。ＰＷＭ信号（Ｖｇ）６２は、加えられる典型的な周期的（間欠的）信号であり、回路６０において、信号６２は、ＦＥＴ６８を介してソレノイドを駆動する。信号６２は、マイクロプロセッサの制御下において発生させることが可能であり、操作信号（ソレノイドを実際に動作させるための信号）またはテスト信号（ソレノイドの接続状態を確認する信号）とすることが可能である。多種多様な信号周波数及びデューティ・サイクルを利用することが可能であるが、適合する信号６２は、周波数が３０ＫＨｚで、デューティ・サイクルが３３パーセント（％）である。
【００１９】
回路６０は、通常、ＰＷＭ信号６２を用い、演算増幅器（オペアンプ）回路６６を介してコンデンサ６４に充電する。コンデンサ６４の電荷は、ソレノイドが存在するか否か、及び、ソレノイドがＰＷＭ信号６２によって駆動されているか否かを反映する。回路を構成する素子は、ソレノイドが適正に駆動されている限り、第１のコンデンサ６４が充電状態のままであるように構成される。充電されたコンデンサは、ソレノイド接続の合／否状態として、プロセッサに読み取り可能な電圧ＶＣを生じる。
【００２０】
オペアンプ回路６６は、第１のコンデンサ６４における電荷の蓄積／積分機能を備えた、反転増幅器の働きをする。第１のコンデンサ６４は、コンデンサの２つの接続点の一方と第２のダイオード６５のカソードを結合して、第２のダイオード６５と直列に接続されている。コンデンサの２つの接続点のもう一方は、オペアンプ７２の反転入力に結合され、第２のダイオードのアノードは、オペアンプ７２の出力に結合されている。Ｖ−は、オペアンプ７２の反転入力における信号であり、オペアンプの非反転入力は、アース（グラウンド）に結合されている。さらに詳細に後述するように、Ｖｉが負電圧の場合、Ｖ−は負電圧またはゼロ電圧になる。オペアンプの反転入力において、Ｖ−から負電圧またはゼロ電圧が入力されると、オペアンプの出力は、順方向バイアスされたダイオード（６５）を介して、コンデンサ６４への正の充電を増す。コンデンサの充電は、ＰＷＭ信号６２の［Ｈ］の期間にのみ生じる。ある１回のサイクルの［Ｈ］が、第１のコンデンサ６４を完全に充電するのに十分でない可能性があり、第１のコンデンサ６４の初期完全充電に数信号サイクルを要する可能性がある。Ｖｃは、コンデンサに蓄積された充電電圧を表わしている。
【００２１】
図５〜９には、回路６０の異なるポイントにおけるさまざまな波形が示されているが、回路６０の動作を説明するため、回路６０と一緒に論考することにする。これらの波形には、コンデンサ６４が完全に充電され、回路６０がその「定常」状態になった後の、回路６０の動作が示されている。
【００２２】
図５には、回路６０の［Ｈ］側に接続された電界効果トランジスタ（ＦＥＴ）６８に加えられる入力ＰＷＭ信号（Ｖｇ）６２が、さらに詳細に示されている。ＰＷＭ信号６２の周波数は、３０キロヘルツ（ｋＨｚ）であり、図示のデューティ・サイクルが３３％のＰＷＭ信号の場合、各サイクルの［Ｈ］８２は、１１マイクロ秒（μｓ）持続し、各サイクルの［Ｌ］８４は、２２μｓ持続する。各サイクルの［Ｈ］８２は１２ボルトであり、［Ｌ］８４は０ボルトである。
【００２３】
図６には、回路６０のポイントＶｉにおける波形９０が示されている。図５におけるＰＷＭ信号６２が［Ｌ］８４の間、ＦＥＴ６８はオンになり、Ｖｉは対応する約１２ボルトの［Ｈ］９２になる。第１のダイオード７０は、ＦＥＴ６８の循環ダイオード（ｃｉｒｃｕｌａｔｉｎｇ  ｄｉｏｄｅ）として作用し、ＰＷＭ信号６２が［Ｈ］８２の間、ＦＥＴ６８はオフになり、実質上、順方向バイアスがかけられる。ＦＥＴ６８に結合されたソレノイド（誘導負荷）は、その電流を瞬時に変化させることはできず、ダイオード７０に電流を通過させ、その結果、ダイオードに順バイアスがかかることになる。これによって、ダイオード７０のカソードがその約−１．０ボルトの順電圧にクランプされ、その結果、Ｖｉが、さらに、図６に信号９６の［Ｌ］として示される約−１．０ボルトにクランプされることになる。
【００２４】
第３のダイオード７４及びその電流を制限する第１の抵抗器７５は、オペアンプ７２の反転入力に結合されており、第３のダイオードは、アースにも結合されている。この構成によって、オペアンプ７２の反転入力における正の電圧が制限される。
【００２５】
図７には、オペアンプ７２の反転入力に加えられる、ノードＶ−における信号１００が示されている。Ｖｉ信号９０（図６）が［Ｈ］９２の間、オペアンプ７２は０．０ボルトで飽和するが、第３のダイオード７４によって、Ｖ−の電圧は最高で０．４ボルトに制限される。これによって、オペアンプ７２は、破壊的な高入力電圧から保護される。Ｖｉ信号９０がその［Ｌ］９４に変化したとき、オペアンプ７２は、０ボルトにおける飽和から、その線形モードでの動作へと瞬時に移行することはできない。この結果、Ｖ−信号１００の［Ｌ］１０４に−１．０ボルトのスパイク１０３が生じる。オペアンプ７２が飽和から脱け出す際、Ｖ−の［Ｌ］１０３は、０ボルトの［Ｌ］１０４にまで上昇し、その時点で、オペアンプ７２はその線形モードになる。
【００２６】
図８には、Ｖｏにおける信号の波形１１０が示されており、これはオペアンプ７２の出力に相当する。Ｖ−の［Ｈ］１０２（０．４ボルト）が、オペアンプの反転入力に印加されると、オペアンプ７２は、アース１１２におけるＶｏの低飽和に移行する。Ｖ−が０．４ボルトで、Ｖｏが大地電位になると、第２のダイオード６５には逆バイアスがかかり、コンデンサ６４の電荷の漏出が阻止される。ＰＷＭ信号６２が［Ｈ］の間にコンデンサ６４に蓄積される電荷は、Ｖｏが［Ｌ］の間、コンデンサ６４にとどまる。従って、コンデンサ６４が完全に充電された後は、プロセッサによって、通常［Ｈ］の電圧Ｖｃが読み取られ、ソレノイドが適正に接続されているか否かが判定される。
【００２７】
Ｖ−が０．０ボルトの場合、オペアンプ７２はその線形モードにある。回路６０において、オペアンプ７２の供給電圧は、５．１ボルトが望ましいので、オペアンプ７２がその線形モードにある場合、その出力は、０．０ボルト〜５．１ボルトの間であり、Ｖ−をオペアンプの非反転入力（０．０ボルト）に等しい値に保とうとする試みを調整する（非反転入力の電圧に等しくなるように制御する）。しかし、上述のように、オペアンプは、瞬時に飽和から脱け出すことはできず、０ボルトの場合に、Ｖ−信号１００が［Ｌ］１０４にまで上昇するのとちょうど同じように、Ｖｏ信号１１０は、その５．１ボルトの［Ｈ］１１４まで上昇する。Ｖｏが［Ｈ］１１４で、Ｖ−が［Ｌ］１０４の間に、第２のダイオード６５に順バイアスがかけられ、コンデンサ６４が完全にはまだ充電されていなければ、電流がコンデンサ６４に流入して、充電する。
【００２８】
図９には、コンデンサ６４が完全に充電された後の、Ｖｃにおける信号１２０の波形が示されている。Ｖｃは、ＤＣの［Ｈ］ではなく（一定の電圧ではなく）、３．７〜５．１ボルトの間で変動するが、この電圧範囲は、［Ｈ］レベルの信号として読み取ることが可能である。この揺らぎは、Ｖ−及びＶｃが容量結合されて、Ｖ−における変化がＶｃにおいて反映される結果である。例えば、Ｖ−がそのＶ−［Ｈ］１０２からそのＶ−［Ｌ］１０４に変化する際に、最初のスパイク１０３を受ける。これは、Ｖｃ信号１２０のスパイク１２３において反映されるが、その大きさはＶ−スパイク１０３とほぼ同じである。Ｖ−信号１００がその［Ｌ］１０４まで上昇すると、Ｖｃ信号１２０もその［Ｌ］１２４（４．７ボルト）まで上昇する。Ｖ−信号１００がそのＶ−［Ｈ］１０２（０．４ボルト）に戻ると、Ｖｃ信号はその［Ｈ］１０２（５．１ボルト）に戻る。［Ｈ］１０２は、図８に示すＶｏの［Ｈ］１１４にほぼ等しい。これは、ほぼ理想的な第２のダイオード６５を前提にしている。第２のダイオード６５が理想より劣ると、第２のダイオード６５の両端における電圧降下が、Ｖｃの［Ｈ］１０２において反映されることになる。例えば、第２のダイオード６５の両端における電圧降下が、０．４ボルトの場合、Ｖｃの［Ｈ］１０２は、４．７ボルトになる。より一定したＶｃ信号１２０を得るため、さらに詳細に後述する、抵抗器・コンデンサ回路を組み込むことが可能である。
【００２９】
図４に示す回路６０には多種多様なコンポーネントを用いることが可能であり、これらのコンポーネントは、本発明に従ってさまざまに構成することが可能である。望ましい第１のコンデンサ６４は、０．１μＦのコンデンサであり、望ましい第１の抵抗器７５は、１．２キロオームの抵抗器であり、第２及び第３のダイオード６５、７４は、市販のショットキ・ダイオードである。オペアンプ７２には、本発明を制限する訳ではないが、ＡＤ８０５４、ＡＤ８２２といった、両方とも、アナログ・デバイス社から入手可能な多種多様な増幅器を利用することが可能である。
【００３０】
オペアンプ７２がその正のレールで飽和しないようにするのが望ましい実施態様には、第２の抵抗器７６を組み込むことが可能である。その場合、出力Ｖｏで得られる電圧は、第２の抵抗器７６によって分割される第１の抵抗器７５によって設定される。
【００３１】
本発明による回路は、ソレノイドのような誘導負荷の駆動に関連した多種多様な障害を検知するのに適している。障害のいくつかには、ソレノイド電源の切断（接続外れ）、ＦＥＴの故障、ＰＷＭ信号の駆動障害、及び、ソレノイドの開路または短絡等の故障がある。これらの障害の間中、ＦＥＴ６８は、依然として動作しているが、Ｖｉの［Ｌ］が、約−１．０ボルトではなく、０ボルトになる。Ｖｉが０ボルトの場合、Ｖ−は０ボルトになるので、第１の抵抗器７５には電流が流れない。結果として、コンデンサ６４及び第２の抵抗器７６を流れる電流はゼロになり、Ｖｏは０ボルトのままである。この状態において、コンデンサ６４は充電しておらず、放散するままにしておかれる。コンデンサがブリード・オフして、５．１ボルトから０ボルトになると、出力Ｖｃは０ボルトになるが、これは、ソレノイドの電源接続が損なわれたことを表わしている。
【００３２】
図１０には、回路６０の出力Ｖｃに結合可能なＲＣ回路１３０が示されている。回路１３０は、さらに、出力Ｖｃにフィルタリングを施して、より理想的な定電圧出力が得られるようにする。回路１３０には、第２のコンデンサ１３２及び第３の抵抗器１３４が含まれており、抵抗器１３４は、Ｖｃとコンデンサ１３２の間に結合され、さらに、コンデンサ１３２は、アースにも結合されている。多種多様なコンデンサ及び抵抗器を利用することが可能であるが、望ましい第２のコンデンサ１３２は、０．１μＦのコンデンサであり、望ましい第２の抵抗器１３４は、４．７キロオームの抵抗器である。
【００３３】
回路１３０には、ソレノイドの切断時に、コンデンサ６４の放電を可能にする第４の抵抗器１３６を含むことも可能である。抵抗器１３６がなければ、第１のコンデンサ６４は、第２のダイオード６５による放電がほとんどできなくなる。抵抗器１３６によって、第１のコンデンサ６４を放電させるためのクィッカ（quicker）手段が得られるので、回路６０は、ソレノイド電源接続の間欠的切断を検出することが可能になる。第４の抵抗器１３６は、多くの異なる値を備えることが可能であるが、適正な抵抗器１３６は４７キロオームの抵抗器である。
【００３４】
本発明によれば、負荷がそのＰＷＭ駆動信号によって駆動されているか否かを検知するための単純で低コストの方法が得られる。ある特定の実施態様は、ソレノイドがそのＰＷＭ駆動信号によって駆動されているか否かを検知することによって、とりわけ、ソレノイドがその電源接続部にきちんと接続されているかの確認に適用可能である。
【００３５】
本発明は、その特定の望ましい構成に関連してかなり詳細に述べてきたが、他のバージョンも可能である。多種多様な回路コンポーネントを利用して、多種多様なやり方で構成することが可能である。本発明による回路は、多種多様なタイプのＰＷＭ駆動される誘導負荷に関するセンサとして用いることが可能である。
【００３６】
なお、本発明は例として次の態様を含む。（  ）内の数字は添付図面の参照符号に対応する。
［１］  パルス幅変調（ＰＷＭ）信号によって駆動される、誘導負荷を駆動する出力を備え、［Ｈ］側に接続されたトランジスタ（６８）と、
前記トランジスタ（６８）の前記駆動する出力に結合された循環ダイオード（７０）と、
前記循環ダイオード（７０）に結合されて、前記トランジスタ（６８）による負荷の駆動時に、反転増幅器として動作し、第１のコンデンサ（６４）に充電する演算増幅器回路（６６）と、
を具備することを特徴とする誘導負荷の存在を検知するための回路（６０）。
［２］  前記演算増幅器回路（６６）が、各ＰＷＭ信号サイクル中の［Ｈ］の間、前記第１のコンデンサ（６４）に充電し、各ＰＷＭ信号サイクル中の［Ｌ］の間、前記第１のコンデンサ（６４）の放電を阻止することを特徴とする、上記［１］に記載の回路（６０）。
［３］  前記演算増幅器回路（６６）が、前記ＰＷＭ信号の各サイクル中の［Ｈ］の間、前記第１のコンデンサ（６４）を介して電流を引き出して、前記第１のコンデンサ（６４）に充電する増幅器（７２）を備えることを特徴とする、上記［１］に記載の回路（６０）。
［４］  さらに、前記第１のコンデンサ（６４）に結合された第２のダイオード（６５）が備えられ、
前記第２のダイオード（６５）が、前記第１のコンデンサ（６４）からの放電を阻止するため、前記ＰＷＭ信号のサイクル中の［Ｌ］の間に、前記増幅器（７２）によって逆バイアスがかけられることを特徴とする、上記［３］に記載の回路（６０）。
［５］  前記演算増幅器回路（６６）が、前記ＰＷＭ信号の各サイクル中の［Ｈ］の間、グラウンド電位となる非反転入力と、負電位となる反転入力とを有する増幅器（７２）を備えることを特徴とする、上記［１］に記載の回路（６０）。
［６］  前記演算増幅器回路（６６）が、増幅器（７２）と第２のダイオード（６５）とを備え、
前記増幅器（７２）が、前記ＰＷＭ信号の各サイクル中の［Ｌ］の間、その非反転入力がグラウンド電位で、その反転入力が正電位であり、
前記第２のダイオード（６５）が、前記増幅器（７２）の出力と結合され、前記第１のコンデンサ（６４）の放電を阻止する逆バイアスを有する、
ことを特徴とする、上記［１］に記載の回路（６０）。
［７］  さらに、第２の抵抗器（１３４）及び第２のコンデンサ（１３２）を備えた抵抗器・コンデンサ（ＲＣ）回路（１３０）を具備し、
前記抵抗器・コンデンサ回路（１３０）が前記第１のコンデンサ（６４）にフィルタとして結合されることを特徴とする、上記［１］に記載の回路（６０）。
［８］  前記第１のコンデンサ（６４）の充電状態が、プロセッサによって測定され、前記トランジスタ（６８）が誘導負荷を駆動しているか否かが確認されることを特徴とする、上記［１］に記載の回路（６０）。
［９］  前記演算増幅器回路（６６）が、その反転入力に第１の抵抗器（７５）及び第３のダイオード（７４）が結合された増幅器（７２）を備えることと、
前記増幅器（７２）の非反転入力がグラウンドに結合されていることと、
前記第１のコンデンサ（６４）が、前記増幅器（７２）の反転入力と非反転出力との間に結合されていることと、
前記回路（６０）が、さらに、前記増幅器（７２）と前記第１のコンデンサ（６４）との間に配置された第２のダイオード（６５）を備えることを特徴とする、上記［１］に記載の回路（６０）。
［１０］  前記第１の抵抗器（７５）と前記第３のダイオード（７４）とが、前記増幅器（７２）の前記反転入力における前記正の電圧を制限するように構成されていることを特徴とする、上記［９］に記載の回路（６０）。
【図面の簡単な説明】
【００３７】
【図１】本発明による検知装置の実施態様を利用した媒体保管システムの平面図である。
【図２】図１の媒体保管システムの透視図である。
【図３】本発明による検知装置の実施態様を利用した媒体保管システムの引き出しに関する線図である。
【図４】本発明による検知装置の実施態様の線図である。
【図５】図４の検知装置の入力に加えられる信号のタイミング図である。
【図６】図４の検知装置のあるポイントにおける信号のタイミング図である。
【図７】図４の検知装置の第２のポイントにおける信号のタイミング図である。
【図８】図４の検知装置の第３のポイントにおける信号のタイミング図である。
【図９】図４の検知装置の出力における信号のタイミング図である。
【図１０】本発明による抵抗器・コンデンサ（ＲＣ）フィルタリング回路の実施態様の線図である。
【符号の説明】
【００３８】
３６  ソレノイド
６０  検知回路
６２  ＰＷＭ信号
６４  第１のコンデンサ
６５  第２のダイオード
６６  演算増幅器回路
６８  トランジスタ（ＦＥＴ）
７０  循環ダイオード（第１のダイオード）
７２  演算増幅器（オペアンプ）
７４  第３のダイオード
７５  第１の抵抗器
１３０  ＲＣ回路
１３２  第２のコンデンサ
１３４  第３の抵抗器
１３６  第４の抵抗器
【図１】
2004279421.tif 000003
【図２】
2004279421.tif 000004
【図３】
2004279421.tif 000005
【図４】
2004279421.tif 000006
【図５】
2004279421.tif 000007
【図６】
2004279421.tif 000008
【図７】
2004279421.tif 000009
【図８】
2004279421.tif 000010
【図９】
2004279421.tif 000011
【図１０】
2004279421.tif 000012