(57)【要約】【課題】読取画像データに混入するノイズを低減すると同時に、階調の向上をも図る。【解決手段】画素の濃度を画素毎に画像信号として得るイメージセンサ１３が線状に配設されてなるラインセンサが副走査方向に移動する過程で、走査指示手段１９は、ラインセンサを同一位置において２回以上の所定回数主走査方向に走査させる。加算手段１７は、Ａ／Ｄ変換後の上記所定回数分の画像データを画素毎に、Ａ／Ｄ変換器１４の出力ビット数以上のビット数を用いて桁あふれなく加算する。除算手段１８は、Ａ／Ｄ変換器１４の出力ビット数以上のビット数を用いて、加算後のデータを所定回数未満の数である除数で除算する。除算手段１８によって得られたデータが、読取画像データとして画像読取装置３から出力される。【選択図】      図３
2004312370.tif 000002
【特許請求の範囲】
【請求項１】
画素の濃度を画素毎に画像信号として読み取るイメージセンサが線状に配設されたラインセンサを同一位置において２回以上の所定回数走査させる走査指示手段と、
イメージセンサから得られた画素毎の信号をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換後の前記所定回数分のデータを画素毎に前記Ａ／Ｄ変換器の出力ビット数以上のビット数を用いて桁あふれなく加算する加算手段と、
加算後のデータを前記所定回数未満の数である除数で前記Ａ／Ｄ変換器の出力ビット数以上のビット数を用いて除算する除算手段とを備え、
前記除算手段によって得られたデータを読取画像データとすることを特徴とする画像読取装置。
【請求項２】
前記Ａ／Ｄ変換器の画素毎の出力データに０．５を加算または減算することにより、前記Ａ／Ｄ変換器の入出力間のずれを補正する補正手段を更に備え、
前記補正手段の出力データを前記Ａ／Ｄ変換後のデータとして、前記加算手段に入力することを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記所定回数及び前記除数を設定する条件設定手段を、更に備えることを特徴とする請求項１または２に記載の画像読取装置。
【請求項４】
前記加算手段は、前記Ａ／Ｄ変換器の出力ビット数以上のビット数を有する加算器を備え、
前記除算手段は、前記Ａ／Ｄ変換器の出力ビット数以上のビット数を有する除算器を備えることを特徴とする請求項１〜３のいずれかに記載の画像読取装置。
【請求項５】
ＣＰＵとプログラムを格納する記憶手段とを更に備え、
前記記憶手段は、前記加算手段及び除算手段として機能するプログラムを格納していることを特徴とする請求項１〜３のいずれかに記載の画像読取装置。
【請求項６】
前記所定回数は２ｍ（ただし、指数ｍは自然数）の倍数であって、前記除数は前記所定回数を２ｎ（ただし、指数ｎは指数ｍ未満の自然数）で除した数であることを特徴とする請求項１〜５のいずれかに記載の画像読取装置。
【請求項７】
請求項１〜６のいずれかに記載の画像読取装置と、
前記画像読取装置によって得られた読取画像データを、読取画像データの画素毎のビット数に対応した階調数で記録紙上に画像形成する画像形成手段とを備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、原稿から画像データを読み取る画像読取装置、及び前記画像読取装置を備える画像形成装置に関するものである。
【０００２】
【従来の技術】
複写機等の画像形成装置においては、原稿から画像を読み取る画像読取装置が設けられている。この画像読取装置は、ＣＣＤ等の光電変換素子を利用したスキャナを備えており、原稿台の上に置かれた原稿を冷陰極管等の光源で照らし、その反射光を光電変換素子に集光して画像を読み取っている。
【０００３】
光電変換素子は、光蓄積時間内に得られる光量と時間との積に比例した電圧を出力する。光電変換素子から出力されるアナログ信号は、その後の画像処理を可能とするために、Ａ／Ｄ変換器を通じてディジタル化される。しかしながら、ディジタル化されるまでの伝送路等からノイズが混入するおそれがあり、そのために画質がある程度低下する、という問題点があった。
【０００４】
さらに、近年において画像形成の高速度化が進むのにともない、スキャナにおいても高速動作が求められるようになっている。それにより電荷の蓄積時間が短縮されるため、光電変換素子の出力電圧が低下し、光電変換素子のＳ／Ｎ比が低下するという問題点があった。
【０００５】
このような問題点に対処することを目的として、特許文献１は、ノイズのランダム性に着目し、同一ラインに沿って複数回の走査を行い、ライン上の画素毎に得られるＡ／Ｄ変換後の複数個のデータの平均値を算出し、当該平均値を読取画像データとする技術を開示している。例えば、同一ラインに沿って２回の走査を行い、画素毎に２個の画素データを積算し、さらに２で除算することにより、各画素毎の平均値が算出される。
【０００６】
【特許文献１】
特開２０００−１２５０９３公報
【０００７】
【発明が解決しようとする課題】
しかしながら、特許文献１の技術では、画素毎に得られた平均値の小数点以下の数値は切り捨てられ、平均値を算出する前と後との間で、画像データの階調（言い換えると、分解能）には変化がなかった。すなわち、積算という処理を行っているにも拘わらず、これが階調の向上に生かされず、Ａ／Ｄ変換器の出力データの階調と同一の階調を有する読取画像データしか得られない、という問題点があった。
【０００８】
本発明は上記の課題に鑑みてなされたもので、読取画像データに混入するノイズを低減すると同時に、階調の向上をも図ることのできる画像読取装置、及びディジタル複写機等の画像形成装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
請求項１に記載の画像読取装置は、画素の濃度を画素毎に画像信号として読み取るイメージセンサが線状に配設されたラインセンサを同一位置において２回以上の所定回数走査させる走査指示手段と、イメージセンサから得られた画素毎の信号をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換後の前記所定回数分のデータを画素毎に前記Ａ／Ｄ変換器の出力ビット数以上のビット数を用いて桁あふれなく加算する加算手段と、加算後のデータを前記所定回数未満の数である除数で前記Ａ／Ｄ変換器の出力ビット数以上のビット数を用いて除算する除算手段とを備え、前記除算手段によって得られたデータを読取画像データとすることを特徴としている。
【００１０】
請求項２に記載の画像読取装置は、請求項１に記載の装置において、前記Ａ／Ｄ変換器の画素毎の出力データに０．５を加算または減算することにより、前記Ａ／Ｄ変換器の入出力間のずれを補正する補正手段を更に備え、前記補正手段の出力データを前記Ａ／Ｄ変換後のデータとして、前記加算手段に入力することを特徴としている。
【００１１】
請求項３に記載の画像読取装置は、請求項１または２に記載の装置において、前記所定回数及び前記除数を設定する条件設定手段を、更に備えることを特徴としている。
【００１２】
請求項４に記載の画像読取装置は、請求項１〜３のいずれかに記載の装置において、前記加算手段が、前記Ａ／Ｄ変換器の出力ビット数以上のビット数を有する加算器を備え、前記除算手段が、前記Ａ／Ｄ変換器の出力ビット数以上のビット数を有する除算器を備えることを特徴としている。
【００１３】
請求項５に記載の画像読取装置は、請求項１〜３のいずれかに記載の装置において、ＣＰＵとプログラムを格納する記憶手段とを更に備え、前記記憶手段が、前記加算手段及び除算手段として機能するプログラムを格納していることを特徴としている。
【００１４】
請求項６に記載の画像読取装置は、請求項１〜５のいずれかに記載の装置において、前記所定回数が２ｍ（ただし、指数ｍは自然数）の倍数であって、前記除数が前記所定回数を２ｎ（ただし、指数ｎは指数ｍ未満の自然数）で除した数であることを特徴としている。
【００１５】
請求項７に記載の画像形成装置は、請求項１〜６のいずれかに記載の画像読取装置と、前記画像読取装置によって得られた読取画像データを、読取画像データの画素毎のビット数に対応した階調数で記録紙上に画像形成する画像形成手段とを備えることを特徴としている。
【００１６】
【発明の実施の形態】
［実施の形態の概略］
（画像形成装置の全体構成）
図１は、本発明が適用される画像形成装置の一実施形態としてのディジタル複写機の機械的構成を主に示す側断面概略図の一例である。ディジタル複写機１は、本体部２００と、本体部２００の左側に配設された用紙後処理部３００と、ユーザが種々の操作指令等を入力するための操作部４００と、本体部２００の上部に配設された原稿読み取り部５００と、原稿読み取り部５００の上方に配設された原稿給送部６００とから構成される。
【００１７】
操作部４００は、タッチパネル４０１、スタートキー４０２及びテンキー４０３等を備える。タッチパネル４０１は、拡縮率の設定用画面を含む種々の操作画面を表示するとともに、ユーザが種々の操作指令を入力するための種々の操作ボタン等を表示する。スタートキー４０２は、ユーザが印刷実行指令等を入力するために用いられ、テンキー４０３は、印刷部数等を入力するために用いられる。
【００１８】
原稿給送部６００は、原稿載置部６０１、原稿排出部６０２、給紙ローラ６０３及び原稿搬送部６０４等を備え、原稿読み取り部５００（画像取得装置に相当する）は、スキャナ５０１等を備える。給紙ローラ６０３は、原稿載置部６０１にセットされた原稿を繰り出し、原稿搬送部６０４は、繰り出される原稿を１枚ずつ順にスキャナ５０１上に搬送する。スキャナ５０１は搬送される原稿を順次読み取り、読み取られた原稿は原稿排出部６０２に排出される。
【００１９】
本体部２００（像形成装置に相当する）は、複数の給紙カセット２０１、複数の給紙ローラ２０２、転写ローラ２０３、中間転写体ローラ２０４、感光体ドラム２０５、露光装置２０６、イエロー、マゼンタ、シアン、ブラックの各色用の現像装置２０７Ｙ，２０７Ｍ，２０７Ｃ，２０７Ｋ、定着ローラ２０８、排出口２０９、及び排出トレイ２１０を備える。
【００２０】
感光体ドラム２０５は、矢印方向に回転しながら帯電装置（図示省略）によって一様に帯電される。露光装置２０６は、原稿読み取り部５００において読み取られた原稿の画像データに基づいて生成された変調信号をレーザ光に変換して出力し、感光体ドラム２０５に各色別に静電潜像を形成する。現像装置２０７Ｙ，２０７Ｍ，２０７Ｃ，２０７Ｋは、各色の現像剤を感光体ドラム２０５に供給して各色別のトナー画像を形成する。中間転写体ローラ２０４は、感光体ドラム２０５から各色のトナー像を転写され、中間転写体ローラ２０４上にカラーのトナー像が形成される。
【００２１】
一方、給紙ローラ２０２は、記録紙が収納された給紙カセット２０１から記録紙を引き出し、転写ローラ２０３まで給送する。転写ローラ２０３は、搬送された記録紙に中間転写体ローラ２０４上のトナー像を転写させ、定着ローラ２０８は、転写されたトナー像を加熱して記録紙に定着させる。その後、記録紙は、本体部２００の排出口２０９から用紙後処理部３００に搬入される。また、記録紙は、必要に応じて排出トレイ２１０へも排出される。
【００２２】
用紙後処理部３００は、搬入口３０１、記録紙搬送部３０２、搬出口３０３及びスタックトレイ３０４等を備える。記録紙搬送部３０２は、排出口２０９から搬入口３０１に搬入された記録紙を順次搬送し、最終的に搬出口３０３からスタックトレイ３０４へ記録紙を排出する。スタックトレイ３０４は、搬出口３０３から搬出された記録紙の集積枚数に応じて矢印方向に上下動可能に構成されている。
【００２３】
図２は、図１に示すディジタル複写機１の電気的構成を主に示すブロック図の一例である。ディジタル複写機１は、スキャナ部１１、プリンタ部２１、操作パネル部３１、制御部４１、パラレルＩ／Ｆ部５１、シリアルＩ／Ｆ部５２及びＨＤＤ（ハードディスクドライブ）５３を備える。
【００２４】
スキャナ部１１は、図１に示す第１スキャナ５０１を構成する照明用光源１２及びイメージセンサ１３を含む。イメージセンサ１３は、例えばＣＣＤ（電荷結合素子）を備える。スキャナ部１１は、照明用光源１２により原稿を照射し、その反射光をイメージセンサ１３で各色毎に受光することにより、原稿から画像を読み取り、読み取った画像に対応する各色の画像データ（画像情報に相当する）を制御部４１へ出力する。
【００２５】
プリンタ部２１は、図１に示す給紙カセット２０１及び給紙ローラ２０２等から構成される用紙搬送部２２、図１に示す中間転写体ローラ２０４、感光体ドラム２０５、露光装置２０６及び現像装置２０７Ｙ，２０７Ｍ，２０７Ｃ，２０７Ｋ等から構成される画像形成部２３、図１に示す転写ローラ２０３等から構成される転写部２４、及び図１に示す定着ローラ２０８等から構成される定着部２５を含む。具体的には、用紙搬送部３２は記録紙を画像形成部３３へ搬送し、画像形成部２３は上記の画像データに対応するトナー像を形成し、転写部２４はトナー像を記録紙に転写し、定着部２５はトナー像を記録紙に定着させて画像を形成する。
【００２６】
操作パネル部３１は、図１に示すタッチパネル４０１等から構成されるタッチパネル部３２、及び図１に示すスタートキー４０２及びテンキー４０３等から構成される操作キー部３３を含む。操作パネル部３１は、ユーザがコピー機能に関する操作を行なうために使用され、ユーザによる操作指令等を制御部４１に与える。タッチパネル部３２は、タッチパネルとＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）とを組み合わせたタッチパネルユニット等から構成され、種々の操作画面、例えば、拡縮率設定等に関する情報を表示するとともに、ユーザが当該部分をタッチすることにより種々の操作指令を入力するための操作ボタン等を表示する。操作キー部３３は、ユーザが印刷実行指令等を入力するために用いられる。
【００２７】
制御部４１は、マイクロコンピュータ及び専用のハードウェア回路等から構成され、装置全体の動作を制御するものである。制御部４１は、複数ページの読み取り画像情報に対して、ページ毎に所定（例えば、圧縮、回転、濃度変更等）の加工処理を施すものであって、読み取り画像情報の読出し及び加工処理後の画像情報の書き込みを制御するものである。なお、加工処理の種類は、タッチパネル部３２からの入力が受け付けられて選択される。
【００２８】
なお、図２が示すように、画像読取装置３は、読み取り画像情報の読み出しを行う装置部分とスキャナ部１１とを備える装置部分であり、画像処理装置５は、読み取り画像情報に対して加工処理を行う装置部分である。
【００２９】
ＨＤＤ５３は、スキャナ部１１によって読み取られた画像データ及び当該画像データに設定されている出力形式及び種々の画像処理（加工処理）後の画像データ等を記憶するものである。なお、画像データのＨＤＤ５３への書き込み及びＨＤＤ５３からの画像データの読出しは、制御部４１からの指令に従って実行される。
【００３０】
（画像読取装置の概略）
図３は、画像読取装置３の内部構成を示すブロック図である。図３が示すように、画像読取装置３は、イメージセンサ１３、Ａ／Ｄ変換器１４、および解像度変換部１５を備えている。また、解像度変換部１５は、補正部１６、加算部１７、除算部１８、走査指示部１９、および条件設定部２０を備えている。解像度変換部１５を構成する各部は、ソフトウェアを用いないハードウェアで構成することも、ＣＰＵとその動作を規定するプログラムを格納するメモリとによって等価的に構成することも可能である。それら各部の構成例の詳細については、実施の形態１〜３として後述する。
【００３１】
画素の濃度を画素毎に画像信号として得るイメージセンサ１３は、主走査方向に沿った線状に配設されてラインセンサを構成している。ラインセンサが副走査方向に移動する過程で、走査指示部１９は、ラインセンサを同一位置において２回以上の所定回数主走査方向に走査させる。
【００３２】
なお、本発明において「同一位置における走査」とは、ラインセンサが副走査方向に間歇的に移動することにより、文字通り同一位置において複数回の主走査方向に沿った走査を行うことだけでなく、ラインセンサが副走査方向に連続的に移動し、その過程で反復的に主走査方向に沿った走査を行う場合の上記所定回数分の一続きの走査をも含めてもよい。後者の場合、「同一位置」は、厳密な意味での同一ではなく、実質的な同一位置となる。
【００３３】
Ａ／Ｄ変換器１４は、イメージセンサ１３から得られた各画素の濃度に応じた画素毎のアナログ信号をディジタル信号へ変換する（すなわち、Ａ／Ｄ変換する）。加算部１７は、Ａ／Ｄ変換後の上記所定回数分のデータを画素毎にＡ／Ｄ変換器１４の出力ビット数以上のビット数を用いて桁あふれなく加算する。除算部１８は、Ａ／Ｄ変換器１４の出力ビット数以上のビット数を用いて、加算後のデータを所定回数未満の数である除数で除算する。除算部１８によって得られたデータが、読取画像データとして画像読取装置３から出力される。条件設定部２０は、同一位置において走査する所定回数（以下、走査回数とも称する）及び除数を設定するもので、これによりメーカあるいはユーザが所望の条件を選択することを可能にする。補正部１６については、後述する。
【００３４】
図４は、画像読取装置３の動作を説明する模式的なグラフである。この例では、Ａ／Ｄ変換器１４の出力ビットは８ビットであり、走査回数は８である。したがって、画素位置Ｎ、Ｎ＋１・・・の各々において、Ａ／Ｄ変換器１４の出力データとして８個の画素データが得られる。画素位置Ｎについては、８ビットの階調のうち、例えば値Ｘ〜値Ｘ＋２にわたって８個の画素データがばらついており（図中の白丸）、それらの平均値、すなわち８個の画素データの積算値を８で割った値は、値Ｘと値Ｘ＋１との間に位置している。また、画素位置Ｎ＋１については、例えば値Ｘ＋１〜値Ｘ＋３にわたって８個の画素データがばらついており、それらの平均値は、値Ｘ＋１と値Ｘ＋２の間に位置している。
【００３５】
特許文献１の従来技術は、これらの平均値を、Ａ／Ｄ変換器１４の出力ビットと同じく８ビットの読取画像データとして出力する。平均値のうち小数点以下の数値は切り捨てられるので、特許文献１の従来技術では、画素位置Ｎに対する読取画像データとして値Ｘ（図中の黒丸）が得られる。同様に、画素位置Ｎ＋１における読取画像データとして値Ｘ＋１が得られる。
【００３６】
一方、本実施の形態における画像読取装置３では、画素位置Ｎ，Ｎ＋１・・・の各々について、加算部１７が８個の画素データを加算した後、除算部１８が、８で割るのではなく、８よりも小さい数、例えば４で割る。これに対応して、桁あふれが起こらないように、除算部１８の出力データは、Ａ／Ｄ変換器１４の出力データに比べて、ビット数が高くなっている。８／４＝２１であるから、ビット数の増分は１となる。ビット数の増加にともなって、読取画像データの階調は、Ａ／Ｄ変換器１４の出力データの階調に比べて、１ビット分増加する。
【００３７】
画素位置Ｎにおける平均値は、９ビットの階調のうち、例えば値Ｙと値Ｙ＋１との間に位置しており、画素位置Ｎ＋１については、例えば値Ｙ＋３と値Ｙ＋４の間に位置している。平均値のうち小数点以下の数値は切り捨てられるので、本実施の形態における画像読取装置３では、画素位置Ｎに対する読取画像データとして値Ｙ（図中の黒三角）が得られ、画素位置Ｎ＋１における読取画像データとして値Ｙ＋３が得られる。値Ｙは値Ｘと同一値であるが、値Ｙ＋３は、値Ｘ＋１と値Ｘ＋２の中央値に相当する。すなわち従来技術に比べ、より平均値に近い読取画像データが得られる。
【００３８】
このように、本実施の形態の画像読取装置３では、ノイズのランダム性に着目し、同一ラインに沿って複数の所定回数走査を行い、ライン上の各画素毎に得られるＡ／Ｄ変換後の複数個のデータの平均値が、読取画像データとして出力されるので、ノイズを低減した読取画像データが得られる。さらに、加算後のデータを上記走査回数未満の除数で割ることにより、Ａ／Ｄ変換器１４の出力データよりビット数の高いデータが平均値として算出されるので、Ａ／Ｄ変換器の出力ビット数以上のビット数で表現される高階調の読取画像データが得られる。
【００３９】
図２に戻って、読取画像データは、画像処理装置５を経由し、プリンタ部２１へ送られる。画像形成部２３は、読取画像データの画素毎のビット数に対応した階調数で記録紙上に画像を形成する。したがって、本実施の形態のディジタル複写機１によって、ノイズが低減されかつ高階調の画像を、記録紙上に形成することが可能となる。
【００４０】
（補正部の概略）
図３に戻って、補正部１６は、Ａ／Ｄ変換器１４と加算部１７との間に介在し、Ａ／Ｄ変換器１４の出力データに０．５を加算する。Ａ／Ｄ変換器１４の入出力特性は、図５のグラフで表される。すなわち、アナログの入力信号の小数点以下を切り捨てた値が、ディジタルの出力信号に相当する。したがって、階段状の折れ線は、入力信号と出力信号が一致する４５°の直線から、横軸正の方向にずれている。
【００４１】
これに対して、アナログ信号と補正後のディジタル信号との間の関係は、図６のグラフで表され、４５°の直線は階段状の折れ線の中央を通っている。このように、補正部１６は、Ａ／Ｄ変換器１４に固有の入出力間のずれを補正すべく機能する。したがって、補正部１６を備えることにより、より精度の高い読取画像データが得られる。なお、０．５を加算するには、例えば、８ビットのＡ／Ｄ変換器１４の出力データを１ビットシフトさせ９ビットで表現し、さらに１を加算すればよい。
【００４２】
また、Ａ／Ｄ変換器１４が、アナログの入力信号の小数点以下の数値を切り上げた値を、ディジタルの出力信号とするものであれば、補正部１６は、Ａ／Ｄ変換器１４の出力データに０．５を減算することにより、Ａ／Ｄ変換器１４に固有の入出力間のずれを補正するとよい。
【００４３】
［実施の形態１］
図７は、実施の形態１による画像読取装置３の構成を示すブロック図である。この画像読取装置３では、加算部１７および除算部１８が、ソフトウェアを用いないハードウェアのみで構成されている。すなわち、実施の形態１による画像読取装置３は、イメージセンサ１３、Ａ／Ｄ変換器１４の他に、加算器６３、補正値レジスタ６４、入力画像ラインバッファ６５、加算器６６、積算画像参照用ラインバッファ６７、積算画像記録用ラインバッファ６８、積算画像出力用ラインバッファ６９、除算器７０、除数レジスタ７１、および除算画像出力用ラインバッファ７２を備えている。画像読取装置３は、これらの回路を制御信号線７３を通じて制御するＣＰＵ６１、及びＣＰＵ６１の動作を規定するプログラムを格納するプログラムメモリ６２を、更に備えている。
【００４４】
ＣＰＵ６１は、プログラムにもとづいて、イメージセンサ１３の副走査方向に沿った移動速度、および同一位置における走査回数を制御する。この例では、イメージセンサ１３は、７５００画素分設けられている。イメージセンサ１３から得られる画素毎のアナログの信号は、Ａ／Ｄ変換器１４によってディジタル信号へ逐次変換される。この例では、Ａ／Ｄ変換器１４の出力ビットは８ビットである。Ａ／Ｄ変換器１４の出力データは、補正値レジスタ６４が保持する０．５という値を、加算器６３によって加算された上で、９ビットのデータとして、ビット数が９である入力画像ラインバッファ６５へ記録される。入力画像ラインバッファ６５は、１回の主走査方向に沿った走査によって得られる画像データ、すなわち７５００画素の画像データを記録し得る記憶容量を有している。
【００４５】
入力画像ラインバッファ６５に記録された画像データと、積算画像参照用ラインバッファ６７に記録されている画像データとが、対応する画素毎に加算器６６によって加算される。加算によって得られた画像データは、積算画像記録用ラインバッファ６８に記録される。同一位置での走査回数分の主走査方向に沿った
走査が新たに始まる毎に、積算画像参照用ラインバッファ６７の記録データは、ＣＰＵ６１の指示により０にリセットされる。また、１回の主走査方向に沿った走査が完了する毎に、積算画像参照用ラインバッファ６７の記録データは、ＣＰＵ６１の指示により、積算画像記録用ラインバッファ６８の記録データによって更新される。
【００４６】
これにより、同一位置での第１回の主走査方向に沿った走査が行われている期間においては、積算画像参照用ラインバッファ６７は、すべての画素について０を記録している。また、同一位置での第ｎ回（ただし、２≦ｎ≦走査回数）の主走査方向に沿った走査が行われている期間においては、積算画像参照用ラインバッファ６７は、第１回〜第ｎ−１回の走査によって得られた補正後の画像データの積算値を記録している。
【００４７】
同一位置での走査回数分の主走査方向に沿った走査が完了した時点では、積算画像記録用ラインバッファ６８は、走査回数分の走査によって得られた補正後の画像データの積算値を記録している。同一位置での走査回数分の主走査方向に沿った走査が完了する毎に、積算画像出力用ラインバッファ６９の記録データは、ＣＰＵ６１の指示により、画像記録用ラインバッファ６８の記録データによって更新される。
【００４８】
３個のラインバッファ６７，６８，６９は、いずれも画像データの桁あふれを起こさないビット数を有しており、図７の例では走査回数の最大値が８回であることに対応して、ビット数は１２となっている。また、これらのラインバッファ６７，６８，６９は、入力画像ラインバッファ６５と同様に、７５００画素の画像データを記録し得る記憶容量を有している。また、加算器６６は、１２ビットの画像データを桁あふれなく加算し得るよう、１２ビットのビット数を有している。
【００４９】
除算器７０は、積算画像出力用ラインバッファ６９に記録されている、補正後の画像データの走査回数分の積算値を、除数レジスタ７１が保持する除数によって画素毎に割り算し、それにより得たデータを、除算画像出力用ラインバッファ７２に記録する。除算画像出力用ラインバッファ７２は、Ａ／Ｄ変換器１４のビット数以上のビット数、例えば９ビットのビット数を有し、７５００画素の画像データを記録し得る記憶容量を有している。除算器７０も同様に、Ａ／Ｄ変換器１４のビット数以上のビット数、例えば９ビットのビット数を有している。除算画像出力用ラインバッファ７２に記録された画像データは、読取画像データとして、画像読取装置３から画像処理装置５へと出力される。
【００５０】
以上のように、実施の形態１による画像読取装置３では、加算部１７が加算器６６を備え、除算部１８が除算器７０を備えるので、加算および除算を、ソフトウェアを用いることなく、かつ高速に実行することができる。また、画像データに対する補正、加算、除算、出力の各処理の間において、画像データがラインバッファ６５，６７，６８，６９，７２に一旦記録されるので、それら各処理の間でタイミングの整合を容易に図ることできる。
【００５１】
走査回数は２ｍ（ただし、指数ｍは自然数）の倍数であって、除数レジスタ７１に保持される除数は走査回数を２ｎ（ただし、指数ｎは指数ｍ未満の自然数）で除した数であるのが、より望ましい。例えば、走査回数が８で除数が４である場合がこれに該当する。このとき、除算器７０は、シフトレジスタとして、簡便に構成することが可能となる。後述する実施の形態２，３による画像読取装置３が、ソフトウェアを用いて除算を実行する場合においても、ビットシフトを行うだけで足りるので、簡便にプログラムを構成でき、かつ高速に除算を実行することが可能となる。なお、本発明において、「倍数」は１を含む自然数倍を意味する。
【００５２】
ＣＰＵ６１はさらに、外部からの指示、例えば操作キー部３３（図２）の操作にもとづいて、所定回数及び除数を設定する。マニュアルにてこれらの条件を個別に設定可能なように構成してもよい。また、図８に例示するようなテーブルをプログラムメモリ６２に記録しておき、マニュアルにてモード選択が行われると、ＣＰＵ６１がテーブルを参照することにより、イメージセンサ１３の副走査速度（すなわち、副走査方向に沿った移動速度）、走査回数、及び除数の好ましい組合せを自動的に設定するように構成してもよい。図８において、「普通モード」は、同一位置での複数回の走査を行わず、画像データの加算も除算も行わない動作モードである。
【００５３】
図８では２段階の「精細モード」が用意されているが、「精細モード」が仮に１段階のみ用意されている場合であっても、「精細モード」を選択したときに、走査回数および除数が設定されるのであるから、ＣＰＵ６１およびプログラムメモリ６２は、条件設定部２０の具体的構成例に該当する。
【００５４】
［実施の形態２］
図９は、実施の形態２による画像読取装置３の構成を示すブロック図である。この画像読取装置３では、加算部１７および除算部１８（図３参照）が、ソフトウェアを用いて実現されており、また、１回の主走査方向に沿った走査が完了する毎に、走査の過程で得られた画像データに対する演算処理が実行される。すなわち、実施の形態２による画像読取装置３は、図９が示すように、イメージセンサ１３、Ａ／Ｄ変換器１４の他に、ＣＰＵ８１、プログラムメモリ８２、入力画像メモリ８３、積算画像メモリ８４、及び除算画像メモリ８５を備えている。
【００５５】
プログラムメモリ８２は、ＣＰＵ８１の動作を規定するプログラムを格納している。これら各回路の間で、データバス８７を通じて画像データがやり取りされる。また、ＣＰＵ８１は、アドレスバス８８を通じて各メモリ８３，８４，８５のアドレスを指定し、制御バス８６を通じてイメージセンサ１３，各メモリ８３，８４，８５の動作を制御している。
【００５６】
図１０は、ＣＰＵ８１の制御にもとづく画像読取装置３の動作手順を示すフローチャートである。処理が開始されると、ステップＳ１において、走査回数および除数が設定される。一例として、走査回数は８に設定され、除数は４に設定されるものとする。つづくステップＳ３は、Ａ／Ｄ変換器１４の出力ビット数から、画像処理装置５へ出力する読取画像データのビット数への増分（以下、ビット数増分と称する）Ｂを算出する。走査回数＝８かつ除数＝４の例では、ビット数増分Ｂ＝１となる。走査回数＝８かつ除数＝３の例では、ビット数増分Ｂ＝２となる。つぎにステップＳ５は、積算画像メモリ８４及び除算画像メモリ８５をクリアする（すなわち、記録データを０に初期化する）。
【００５７】
つづいて、ステップＳ７はスキャン（走査）を開始する。つぎにステップＳ９は、入力された１ライン（すなわち１走査線）分の画素データを入力画像メモリ８３に記録する。つづくステップＳ１１は、入力画像メモリ８３に記録されている各画素データに補正値である０．５を加算する。つづいてステップＳ１３は、入力画像メモリ８３に記録されている画像データを、積算画像メモリ８４に記録されている画像データに加算する。すなわち、加算された画像データによって、積算画像メモリ８４の画像データが更新される。
【００５８】
つづくステップＳ１５は、設定した走査回数分の走査が終了したか否かを判定する。終了しておれば、処理はステップＳ１７へ移行し、終了していなければステップＳ９へ戻る。すなわち、ステップＳ９〜Ｓ１３の処理が、走査回数分反復される。その結果、ステップＳ１５からＳ１７へ処理が移行するときには、積算画像メモリ８４には、走査回数分の画像データを積算した結果が記録されている。
【００５９】
ステップＳ１７は、積算画像メモリ８４に記録されている積算後の各画素データを除数（＝４）で除算し、除算後の各画素データを除算画像メモリ８５に記録する。つづくステップＳ１９は、除算画像メモリ８５に記録された１ライン分の画素データを、８＋Ｂビットの２進数として、画像処理装置５へ出力する。
【００６０】
つづくステップＳ２１は、最終のラインについての処理が終了したか否かを判定する。終了しておれば、すべての処理は終了し、終了していなければステップＳ２３へ移行する。ステップＳ２３は、ステップＳ５と同様に、積算画像メモリ８４及び除算画像メモリ８５をクリアする。つづくステップＳ２５は、新たなラインの走査を開始する。ステップＳ２５の処理が終了すると、処理はステップＳ９へ移行する。すなわち、すべてのラインについてステップＳ５（又はＳ２３），Ｓ９〜Ｓ１９の処理が行われる。
【００６１】
以上のように、実施の形態２による画像読取装置３は、ＣＰＵ８１とプログラムメモリ８２とを備え、プログラムメモリ８２が、加算部１７及び除算部１８（図３参照）として機能するプログラムを格納しているので、加算及び除算を個別のハードウェアを用いることなく実行することができ、画像読取装置３の製造コストを低減することが可能となる。また、１回の主走査方向に沿った走査が完了する毎に、新たに得られた画像データに対する演算処理が実行されるので、画像メモリ８３，８４，８５について、１ライン分の画像データを記録可能な記憶容量を確保すれば足りる。このため画像読取装置３を、さらに小型かつ安価に構成することが可能である。
【００６２】
［実施の形態３］
図１１は、実施の形態３による画像読取装置３の構成を示すブロック図である。この画像読取装置３においても、実施の形態２と同様、加算部１７および除算部１８（図３参照）が、ソフトウェアを用いて実現されている。ただし本実施の形態は、１ページ分の走査が完了した後に、画像データに対する演算処理が実行される点で、実施の形態２とは特徴的に異なっている。すなわち、実施の形態２による画像読取装置３は、図１１が示すように、イメージセンサ１３、Ａ／Ｄ変換器１４の他に、ＣＰＵ９１、プログラムメモリ９２、画像データ入力回路９３、入力画像メモリ９４、及び演算画像メモリ９５を備えている。
【００６３】
プログラムメモリ９２は、ＣＰＵ９１の動作を規定するプログラムを格納している。これら各回路の間で、データバス９７を通じて画像データがやり取りされる。また、ＣＰＵ９１は、アドレスバス９８を通じて各メモリ９４，９５のアドレスを指定し、制御バス９６を通じてイメージセンサ１３，各回路９３，９４，９５の動作を制御している。画像データ入力回路９３は、ＣＰＵ９１に代わって、アドレスバス９８を通じてアドレス切り替えを行いながら、高速で入力される画像データを入力画像メモリ９４へ記録する。これにより、ＣＰＵ９１の負担が軽減される。
【００６４】
図１２は、ＣＰＵ９１の制御にもとづく画像読取装置３の動作手順を示すフローチャートである。処理が開始されると、ステップＳ４１において、走査回数、除数、および１ページのライン数ＬＮが設定される。一例として、走査回数は８に設定され、除数は４に設定されるものとする。つづくステップＳ４３は、Ａ／Ｄ変換器１４の出力ビット数から、画像処理装置５へ出力する読取画像データのビット数への増分（すなわち、ビット数増分）Ｂを算出する。
【００６５】
つづいて、ステップＳ４５は走査を開始する。この走査は、ライン毎に走査回数（すなわち、図１２の例では８回）行われる。ステップＳ４７は、走査が１ページ分終了するまで、画像データ入力回路９３を通じてＡ／Ｄ変換器１４から送られる画像データが、入力画像メモリ９４へ記録される。したがって、ステップＳ４７の処理が終了したときには、入力画像メモリ９４には１ページ分の画像データが記録されている。
【００６６】
つづくステップＳ４９は、入力画像メモリ９４に記録されている各画素データに補正値である０．５を加算する。つづいてステップＳ５１は、処理実行上の制御変数ＬＩＮＥを０に初期化する。制御変数ＬＩＮＥは、ライン（走査線）に０からＬＮ−１まで順に付された番号に該当する。
【００６７】
つづくステップＳ５３は、入力画像メモリ９４の［ＬＩＮＥ×走査回数＋１］ライン目から［走査回数］ライン分の画像データを各画素毎に加算し、加算後の画像データを演算画像メモリ９５の［ＬＩＮＥ＋１］ライン目に記録する。ここで、入力画像メモリ９４のアドレス空間は、例えば図１３のように設定されている。制御変数ＬＩＮＥで付番される各ラインごとに、走査回数（＝８）分の画像データが、メモリ領域ＭＲ（ＬＩＮＥ）に記録されている。図１２に戻って、ステップＳ５３は、メモリ領域ＭＲ（ＬＩＮＥ）内の同一の各画素に対応する８個の画素データを加算している。
【００６８】
つぎにステップＳ５５は、ＬＩＮＥを１だけインクリメントする。つづくステップＳ５７は、ＬＩＮＥが１ページライン数ＬＮに達したか否かを判定する。ＬＩＮＥがＬＮに達しておれば、処理はステップＳ６１へ移行し、達していなければステップＳ５３へ戻る。すなわち、すべてのラインについてステップＳ５３の処理が行われる。その結果、ステップＳ５７からＳ６１へ処理が移行するときには、演算画像メモリ９５には、各ライン毎に走査回数分の画像データを積算した結果が、１ページ分記録されている。
【００６９】
ステップＳ６１は、演算画像メモリ９５に記録されている積算後の各画素データを除数（＝４）で除算し、除算後の各画素データを、演算画像メモリ９５に記録する。すなわち、演算画像メモリ９５に記録されていた積算後の画像データが、除算後の画像データで更新される。つづくステップＳ６３は、演算画像メモリ９５に記録された１ページ分の画素データを、８＋Ｂビットの２進数として、画像処理装置５へ出力する。ステップＳ６３の処理が終了すると、すべての処理は終了する。
【００７０】
以上のように、実施の形態３による画像読取装置３は、ＣＰＵ９１とプログラムメモリ９２とを備え、プログラムメモリ９２が、加算部１７及び除算部１８（図３参照）として機能するプログラムを格納しているので、加算及び除算を個別のハードウェアを用いることなく実行することができ、画像読取装置３の製造コストを低減することが可能となる。
【００７１】
【発明の効果】
請求項１に記載の発明によれば、ラインセンサが同一位置において２回以上の所定回数走査され、画素毎にＡ／Ｄ変換後の所定回数分のデータがＡ／Ｄ変換器の出力ビット数以上のビット数を用いて桁あふれなく加算され、加算後のデータが所定回数未満の数である除数で、Ａ／Ｄ変換器の出力ビット数以上のビット数を用いて除算され、これによって得られたデータが読取画像データとされるので、読取画像データに混入するノイズを低減するとともに、Ａ／Ｄ変換器の出力ビット数を超えるビット数で表現される高階調の読取画像データが得られる。
【００７２】
請求項２に記載の発明によれば、Ａ／Ｄ変換器の画素毎の出力データに０．５を加算または減算することにより、前記Ａ／Ｄ変換器の入出力間のずれを補正する補正手段が備わり、補正手段の出力データがＡ／Ｄ変換後のデータとして、加算手段に入力されるので、より精度の高い読取画像データが得られる。
【００７３】
請求項３に記載の発明によれば、所定回数及び除数を設定する条件設定手段が備わるので、製品出荷時に製造業者（メーカ）の手によって、あるいは製品を購入した使用者（ユーザ）の側で、所定回数及び除数を設定することが可能となる。
【００７４】
請求項４に記載の発明によれば、加算手段が、Ａ／Ｄ変換器の出力ビット数以上のビット数を有する加算器を備え、除算手段が、Ａ／Ｄ変換器の出力ビット数以上のビット数を有する除算器を備えているので、加算および除算を、ソフトウェアを用いることなく、かつ高速に実行することができる。
【００７５】
請求項５に記載の発明によれば、ＣＰＵとプログラムを格納する記憶手段とが備わり、記憶手段が、加算手段及び除算手段として機能するプログラムを格納しているので、加算及び除算を個別のハードウェアを用いることなく実行することができ、装置の製造コストを低減することが可能となる。
【００７６】
請求項６に記載の発明によれば、所定回数が２ｍ（ただし、指数ｍは自然数）の倍数であって、除数が所定回数を２ｎ（ただし、指数ｎは指数ｍ未満の自然数）で除した数であるので、ビットシフトを行うだけで除算を実行することができる。すなわち、除算器および除算手段としてのプログラムを簡便に構成することが可能となる。
【００７７】
請求項７に記載の発明によれば、請求項１〜６のいずれかに記載の画像読取装置と、この画像読取装置によって得られた読取画像データを、読取画像データの画素毎のビット数に対応した階調数で記録紙上に画像形成する画像形成手段とが備わるので、ノイズが低減されかつ高階調の画像を、記録紙上に形成することが可能となる。
【図面の簡単な説明】
【図１】本発明が適用されるディジタル複写機の機械的構成例を主に示す側断面概略図である。
【図２】図１に示すディジタル複写機の電気的構成例を主に示すブロック図である。
【図３】画像読取装置の内部構成例を示すブロック図である。
【図４】図３の画像読取装置の動作を説明する模式的なグラフである。
【図５】図３のＡ／Ｄ変換器の入出力特性を示すグラフである。
【図６】アナログ信号と補正後のディジタル信号との間の関係を示すグラフである。
【図７】実施の形態１による画像読取装置の構成を示すブロック図である。
【図８】条件設定手段の一例において使用されるテーブルの例を示す図である。
【図９】実施の形態２による画像読取装置の構成を示すブロック図である。
【図１０】図９の画像読取装置の動作手順を示すフローチャートである。
【図１１】実施の形態３による画像読取装置の構成を示すブロック図である。
【図１２】図１１の画像読取装置の動作手順を示すフローチャートである。
【図１３】図１１の入力画像メモリのアドレス空間の一例を示す模式図である。
【符号の説明】
１  画像形成装置
３  画像読取装置
１３  イメージセンサ
１４  Ａ／Ｄ変換器
１６  補正手段
１７  加算手段
１８  除算手段
１９  走査指示手段
２０  条件設定手段
２３  画像形成手段
６６  加算器
７０  除算器
８１，９１  ＣＰＵ
８２，９２  記憶手段
【図１】
2004312370.tif 000003
【図２】
2004312370.tif 000004
【図３】
2004312370.tif 000005
【図４】
2004312370.tif 000006
【図５】
2004312370.tif 000007
【図６】
2004312370.tif 000008
【図７】
2004312370.tif 000009
【図８】
2004312370.tif 000010
【図９】
2004312370.tif 000011
【図１０】
2004312370.tif 000012
【図１１】
2004312370.tif 000013
【図１２】
2004312370.tif 000014
【図１３】
2004312370.tif 000015