(57)【要約】【課題】静電破壊保護回路の静電破壊保護耐性を迅速かつ正確に解析する。【解決手段】絶縁ゲート型電界効果トランジスタにより構成される静電破壊保護素子を、バイポーラトランジスタを用いた等価回路に置き換え、静電破壊保護素子のドレインから基板に流れる電流を、インパクトイオン化電流による第１電流源と、空乏層において熱的に発生する電子・正孔対に基づく電流による第２電流源とによって表す。第１電流源を、インパクトイオン化のない場合のドレイン電流と、インパクトイオン化に伴う係数と、調整用関数との積で表す。調整用関数は、ドレイン電圧が所定値より小さいときに一定であり、かつドレイン電圧が所定値より大きいときに減少する。第１および第２電流源を入力として、調整用関数を変更しながら、回路シミュレーションを所望の静電破壊保護耐性が得られるまで繰り返し実施する。【選択図】      図１
2004304020.tif 000002
【特許請求の範囲】
【請求項１】
絶縁ゲート型電界効果トランジスタにより構成される静電破壊保護素子を、バイポーラトランジスタを用いた等価回路に置き換え、
前記静電破壊保護素子のドレインから基板に流れる電流を、インパクトイオン化電流による第１電流源と、空乏層において熱的に発生する電子・正孔対に基づく電流による第２電流源とによって表し、
前記第１電流源を、インパクトイオン化のない場合のドレイン電流と、インパクトイオン化に伴う係数と、ドレイン電圧が所定値より小さいときに一定であり、かつドレイン電圧が前記所定値より大きいときに減少する調整用関数との積で表し、
前記第１および第２電流源を入力として、前記調整用関数を変更しながら、回路シミュレーションを所望の静電破壊保護耐性が得られるまで繰り返し実施することを特徴とする静電破壊保護回路のシミュレーション方法。
【請求項２】
請求項１記載の静電破壊保護回路のシミュレーション方法において、
前記調整用関数を、定数で与えられるパラメータＡとドレイン電圧の関数で与えられるパラメータＢとを用いて、Ａ／（１／Ａ＋１／Ｂ）で表すことを特徴とする静電破壊保護回路のシミュレーション方法。
【請求項３】
請求項１記載の静電破壊保護回路のシミュレーション方法において、
回路シミュレーションにより得られた前記ドレインの電流電圧特性を、前記静電破壊保護素子のデバイスシミュレーションにより得られた前記ドレインの電流電圧特性である期待値と比較し、所望の静電破壊保護耐性が得られたか否かを判定することを特徴とする静電破壊保護回路のシミュレーション方法。
【請求項４】
請求項３記載の静電破壊保護回路のシミュレーション方法において、
回路シミュレーションにより得られた前記ドレインの電流電圧曲線におけるスナップバック後の線形領域の傾きと、デバイスシミュレーションにより得られた前記ドレインの電流電圧曲線におけるスナップバック後の線形領域の傾きとの差が、所定値以下であるときに、所望の静電破壊保護耐性が得られたと判定することを特徴とする静電破壊保護回路のシミュレーション方法。
【請求項５】
請求項３記載の静電破壊保護回路のシミュレーション方法において、
回路シミュレーションにより得られた前記ドレインの電流電圧曲線におけるスナップバックの開始点と、デバイスシミュレーションにより得られた前記ドレインの電流電圧曲線におけるスナップバックの開始点との距離が、所定値以下であるときに、所望の静電破壊保護耐性が得られたと判定することを特徴とする静電破壊保護回路のシミュレーション方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、静電破壊保護回路のシミュレーション方法に関し、特に、半導体メモリや半導体論理回路素子を静電破壊（ＥＳＤ：Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）から保護するための保護回路のＥＳＤ耐性を、回路シミュレータを用いてシミュレーションする静電破壊保護回路のシミュレーション方法に関する。
【０００２】
【従来の技術】
半導体デバイスにおいて、静電気による外部からの電荷により半導体デバイスが放電し、内部回路の特性の劣化や破壊を引き起こす問題がある。このような静電破壊から半導体デバイスを保護するために、ＥＳＤ保護回路が用いられている。
従来のＥＳＤ保護回路のＥＳＤ耐性低下対策では、プロセス条件を変更しながら半導体デバイスの製作および製作した半導体デバイスの耐圧試験を繰り返し実施することで、ＥＳＤ耐性の高い半導体デバイスを探す方法が実施されている。近時、半導体の素子構造の微細化に伴い、ＥＳＤ保護回路の素子面積も縮小され、ＥＳＤ耐性の確保が困難になってきている。このため、前述の方法では、ＥＳＤ耐性の高い半導体デバイスを探すのに、長時間を要してしまう。この結果、半導体デバイスの開発期間が増大してしまう。従って、ＥＳＤ保護回路のＥＳＤ耐性をシミュレーションにより予め評価することが重要である。
【０００３】
静電破壊によって発生した電流がＥＳＤ保護素子のドレインから基板に流れるときの電流電圧特性において、ドレイン電圧が増加すると、電流電圧特性は、線形領域、飽和領域、アバランシェ領域と移行し、ドレイン電流が増加する。さらに、ドレイン電流が増加するにつれてドレイン電圧が減少するスナップバック領域（スナップバック特性）が存在する。ＥＳＤ耐性の良否は、概ねスナップバック特性に依存する。ＥＳＤ耐性は、スナップバック特性曲線の傾斜角度が大きく、かつスナップバック電圧（スナップバックが開始するドレイン電圧）が低いほど、良いと判断できる。
【０００４】
ＥＳＤ耐性をシミュレーションする方法として、デバイスシミュレータを使用する方法と、回路シミュレータを使用する方法とがある。前者は、解析できる範囲がトランジスタ数個レベルと狭く、計算時間が長いという欠点がある。後者は、レイアウトデータを反映でき、計算時間が短いという利点があるが、ＥＳＤ耐性を精度よく評価できない。回路シミュレータを使用する方法の欠点を克服するために、スナップバック特性を考慮したＥＳＤ保護回路の等価回路による回路シミュレーションによって、ＥＳＤ耐性をシミュレーションする方法が提案されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開２００１−３３９０５２号公報
【０００６】
【発明が解決しようとする課題】
この種のＥＳＤ保護回路のシミュレーション方法では、所望の電流電圧特性（スナップバック特性）が得られるまで、等価回路内の抵抗値を経験に基づいて変更しながら回路シミュレーションを繰り返し実施する。等価回路内の抵抗値を変更すると、ドレインの高電界領域で生じるインパクトイオン化電流による電流源を表すための係数とドレイン電圧との関係が変化する。このため、回路シミュレータに入力されるインパクトイオン化電流による電流源を表すための係数とドレイン電圧との関係を変更しなければならない。実際の回路シミュレーションでは、インパクトイオン化電流による電流源を表すための係数とドレイン電圧との関係を表すテーブルが用いられている。このため、インパクトイオン化電流による電流源を表すための係数とドレイン電圧との関係が変化する毎に、テーブルを作成し直さなければならない。すなわち、テーブルの各数値を、所定の計算式を用いて再計算しなければならない。この結果、所望のスナップバック特性が得られるまでの時間が増大してしまう。
【０００７】
本発明の目的は、ＥＳＤ保護回路のＥＳＤ耐性を迅速かつ正確に解析できるＥＳＤ保護回路のシミュレーション方法を提供することにある。
【０００８】
【課題を解決するための手段】
図１は、本発明の基本原理を示している。
請求項１の静電破壊保護回路のシミュレーション方法では、まず、絶縁ゲート型電界効果トランジスタにより構成される静電破壊保護素子を、バイポーラトランジスタを用いた等価回路に置き換える。次に、静電破壊保護素子のドレインから基板に流れる電流を、インパクトイオン化電流による第１電流源と、空乏層において熱的に発生する電子・正孔対に基づく電流による第２電流源とによって表す。また、第１電流源を、インパクトイオン化のない場合のドレイン電流と、インパクトイオン化に伴う係数と、調整用関数との積で表す。調整用関数は、ドレイン電圧が所定値より小さいときに一定であり、かつドレイン電圧が所定値より大きいときに減少する。そして、第１および第２電流源を入力として、調整用関数を変更しながら、回路シミュレーションを所望の静電破壊保護耐性が得られるまで繰り返し実施する。
【０００９】
本発明では、インパクトイオン化に伴う係数に調整用関数を乗じるだけで、回路シミュレーションにより得られる静電破壊保護耐性を調整できる。このため、静電破壊保護耐性を調整するときに、インパクトイオン化に伴う係数とドレイン電圧との関係を容易に変更できる。このため、等価回路内の抵抗値を変更する場合に比べて、所望の静電破壊保護耐性を短時間で得ることができる。また、静電破壊保護素子のドレインから基板に流れる電流を、第１および第２電流源によって表すことで、静電破壊保護耐性を正確に評価できる。
【００１０】
請求項２の静電破壊保護回路のシミュレーション方法では、調整用関数を、定数で与えられるパラメータＡとドレイン電圧の関数で与えられるパラメータＢとを用いて、Ａ／（１／Ａ＋１／Ｂ）で表す。
調整用関数を簡易な式で表すことで、調整用関数を容易に変更できる。すなわち、回路シミュレーションにより得られる静電破壊保護耐性を容易に調整できる。
【００１１】
請求項３の静電破壊保護回路のシミュレーション方法では、回路シミュレーションにより得られたドレインの電流電圧特性を期待値と比較し、所望の静電破壊保護耐性が得られたか否かを判定する。期待値は、静電破壊保護素子のデバイスシミュレーションにより得られたドレインの電流電圧特性である。
静電破壊保護耐性の良否は、ドレインの電流電圧特性に依存する。このため、回路シミュレーションおよびデバイスシミュレーションにより得られたドレインの電流電圧特性同士を比較することで、所望の静電破壊保護耐性が得られたか否かを容易に判定できる。
【００１２】
請求項４の静電破壊保護回路のシミュレーション方法では、回路シミュレーションにより得られたドレインの電流電圧曲線におけるスナップバック後の線形領域の傾きと、デバイスシミュレーションにより得られたドレインの電流電圧曲線におけるスナップバック後の線形領域の傾きとの差が、所定値以下であるときに、所望の静電破壊保護耐性が得られたと判定する。
【００１３】
静電破壊保護耐性の良否は、ドレインの電流電圧特性におけるスナップバック特性に概ね依存する。このため、回路シミュレーションおよびデバイスシミュレーションによりそれぞれ得られたスナップバック後の線形領域の傾き同士の比較結果を、回路シミュレーションの結果判定に用いることで、所望の静電破壊保護耐性が得られたか否かを精度よく判定できる。
【００１４】
請求項５の静電破壊保護回路のシミュレーション方法では、回路シミュレーションにより得られたドレインの電流電圧曲線におけるスナップバックの開始点と、デバイスシミュレーションにより得られたドレインの電流電圧曲線におけるスナップバックの開始点との距離が、所定値以下であるときに、所望の静電破壊保護耐性が得られたと判定する。
【００１５】
静電破壊保護耐性の良否は、ドレインの電流電圧特性におけるスナップバック特性に概ね依存する。このため、回路シミュレーションおよびデバイスシミュレーションによりそれぞれ得られたスナップバックの開始点同士の比較結果を、回路シミュレーションの結果判定に用いることで、所望の静電破壊保護耐性が得られたか否かを精度よく判定できる。
【００１６】
【発明の実施の形態】
以下、図面を用いて実施形態を説明する。図２〜６は、本発明の静電破壊保護回路のシミュレーション方法の一実施形態を示している。
本発明の静電破壊保護回路のシミュレーション方法では、まず、静電破壊保護回路を構成する静電破壊保護素子（ＥＳＤ保護素子）を等価回路に置き換える。
図２は、ＥＳＤ保護素子の等価回路を示している。
等価回路１００は、ｎＭＯＳＦＥＴ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）により構成されるＥＳＤ保護素子の等価回路である。なお、等価回路１００は、半導体基板内に形成される領域（ソース、ドレイン、ウェル等）を対象に構成されている。このため、等価回路１００は、ｎＭＯＳＦＥＴのゲートを含まない。ｐ形の基板１０４には、ｐ形不純物の導入によりウェル１０３が形成されている。ｎＭＯＳトランジスタ構造のソース１０１およびドレイン１０２は、ウェル１０３にｎ形不純物を導入して形成されている。
【００１７】
等価回路１００は、スナップバック特性を再現するために、寄生素子であるバイポーラトランジスタＴＲを有している。バイポーラトランジスタＴＲのコレクタと、電流源Ｉｌｅａｋｃ、ξＩｃ、および接合容量Ｃｄの各一端とは、ドレイン抵抗Ｒｄを介して、ドレイン端子Ｄに並列接続されている。電流源Ｉｌｅａｋｃ、ξＩｃ、および接合容量Ｃｄの他端は、バイポーラトランジスタＴＲのベースに接続されている。バイポーラトランジスタＴＲのベースは、並列接続されたベース抵抗Ｒｂ、Ｒｂｓを介して、ベース端子Ｂに接続されている。バイポーラトランジスタＴＲのエミッタは、ソース抵抗Ｒｓを介して、ソース端子Ｓに接続されている。また、バイポーラトランジスタＴＲにおいて、エミッタにはエミッタ電流Ｉｅが流れ、コレクタにはコレクタ電流Ｉｃが流れ、ベースにはベース電流Ｉｂが流れる。基板１０４には、ベース抵抗Ｒｂ、Ｒｂｓを介して基板電流Ｉｓｕｂが流れる。なお、基板電流Ｉｓｕｂは、基板１０４の正孔によるものか、ドレイン１０２近傍の空乏層でインパクトイオン化されて発生した正孔によるものかに応じて変化する。ベース抵抗Ｒｂｓは、この基板電流Ｉｓｕｂの変化を表すために設けられている。
【００１８】
電流源ξＩｃ（第１電流源）、Ｉｌｅａｋｃ（第２電流源）は、ＥＳＤ耐性を評価するために設けられており、ＥＳＤ保護素子のドレイン１０２から基板１０４に流れる電流を表している。電流源Ｉｌｅａｋｃは、ドレイン１０２とウェル１０３との間の空乏層で熱的に発生した電子・正孔対に基づく電流を表したものである。電流源ξＩｃは、ソース１０１とドレイン１０２との間を流れる電子がドレイン１０２近傍の空乏層の電界で加速されて発生するインパクトイオン化電流を表したものである。なお、電流源ξＩｃは、インパクトイオン化に伴う係数ξとドレイン電圧との関係を表すテーブルとして与えられる。
【００１９】
抵抗Ｒｄ、Ｒｂ等のパラメータは、例えば、デバイスシミュレータＭｅｄｉｃｉなどを用いて計算される。また、電流源Ｉｌｅａｋｃ、ξＩｃ、接合容量Ｃｄなどは、ドレイン電圧の関数としてテーブル化されている。なお、前述のバイポーラパラメータの算出方法は、特開２００１−３３９０５２号公報に記載されているため、ここでは、詳細な説明を省略する。
【００２０】
次に、前述した各パラメータを回路シミュレータに入力し、回路シミュレーションが実施される。この際、別途モデル化された人や機械などの静電気源からドレイン端子Ｄに、ドレイン電圧が供給される。
次に、回路シミュレーションにより得られたドレインの電流電圧特性を期待値と比較し、所望の静電破壊保護耐性が得られたか否かを判定する。期待値は、ＥＳＤ保護素子のデバイスシミュレーションを予め実施することで得られたドレインの電流電圧特性である。
【００２１】
図３は、回路シミュレーションにより得られたドレインの電流電圧特性の一例を示している。
回路シミュレーションによりスナップバック特性を再現する場合、ドレインの電流電圧曲線において、スナップバック後の線形領域Ｘの傾きおよびスナップバックの開始点ＳＰ（ドレイン電圧Ｖｄｓ、ドレイン電流Ｉｄｓ）が正確に再現されることが重要である。
【００２２】
図４は、図３の線形領域Ｘの一部を示している。
本実施形態では、回路シミュレーションにより得られたドレインの電流電圧曲線Ｌｃにおけるスナップバック後の線形領域の傾きと、デバイスシミュレーションにより得られたドレインの電流電圧曲線Ｌｄにおけるスナップバック後の線形領域の傾きとの差が、所定値以下であるか否かを判定する。電流電圧曲線Ｌｃ、Ｌｄの傾きは、例えば、予め設定されたドレイン電圧Ｖｄ１、Ｖｄ２を用いて、（Ｉｄｃ２−Ｉｄｃ１）／（Ｖｄ２−Ｖｄ１）、（Ｉｄｄ２−Ｉｄｄ１）／（Ｖｄ２−Ｖｄ１）でそれぞれ算出される。
【００２３】
図５は、図３のスナップバックの開始点ＳＰ付近を示している。
本実施形態では、回路シミュレーションにより得られたドレインの電流電圧曲線Ｌｃにおけるスナップバックの開始点ＳＰｃ（ドレイン電圧Ｖｄｓｃ、ドレイン電流Ｉｄｓｃ）と、デバイスシミュレーションにより得られたドレインの電流電圧曲線Ｌｄにおけるスナップバックの開始点ＳＰｄ（ドレイン電圧Ｖｄｓｄ、ドレイン電流Ｉｄｓｄ）との距離ｄが、所定値以下であるか否かを判定する。
【００２４】
前述の二種類の判定条件が共に満たされた場合、ＥＳＤ保護回路のシミュレーションは完了する。すなわち、回路シミュレーションにより、所望のスナップバック特性（静電破壊保護耐性）が得られる。
前述の二種類の判定条件の少なくともいずれかが満たされなかった場合、調整用関数ｆを変更する。調整用関数ｆは、パラメータＡ、Ｂを用いて、Ａ／（１／Ａ＋１／Ｂ）で表される。パラメータＡは、ドレイン電圧に対して定数で設定される。パラメータＢは、ドレイン電圧に対して関数で設定される。なお、パラメータＢとドレイン電圧との関係は、テーブル化されている。前述した電流源ξＩｃを表すための係数ξは、調整用関数ｆの変更前の係数ξに調整用関数ｆを乗じた結果に更新される。なお、調整用関数ｆは、初期値として１に設定されている。
【００２５】
図６は、調整用関数ｆの変更処理を示している。
図６において、白い三角はパラメータＡを、白い逆三角はパラメータＢを、黒い三角は調整用関数ｆを、黒い丸は調整用関数ｆの変更前の係数ξを、白い丸は調整用関数ｆの変更後の係数ξを示している。前述したパラメータＡ、Ｂによって表される調整用関数ｆは、ドレイン電圧が所定値（５Ｖ）より小さいときに一定であり、ドレイン電圧が所定値（５Ｖ）より大きいときに減少する。このため、係数ξは、ドレイン電圧が所定値（５Ｖ）より小さいとき、パラメータＡの影響により、調整用関数ｆの変更前後で一致する。係数ξは、ドレイン電圧が所定値（５Ｖ）より大きいとき、パラメータＢの影響により、調整用関数ｆの変更前後で小さくなる。このように、係数ξとドレイン電圧との関係を表すテーブルの各数値に調整用関数ｆを乗じるだけで、新たなテーブルが短時間で作成される。そして、更新されたテーブルを回路シミュレータに入力し、回路シミュレーション以降の処理を再び実施する。
【００２６】
以上、本実施形態では、次の効果が得られる。
係数ξに調整用関数ｆを乗じるだけで、回路シミュレーションにより得られる静電破壊保護耐性を調整できる。このため、静電破壊保護耐性を調整するときに、係数ξとドレイン電圧との関係を表すテーブルを容易に更新できる。このため、等価回路１００内の抵抗Ｒｂ、Ｒｄ等の値を変更する場合に比べて、所望のスナップバック特性を短時間で得ることができる。また、ＥＳＤ保護素子のドレイン１０２から基板１０４に流れる電流を、電流源ξＩｃ、Ｉｌｅａｋｃによって表すことで、静電破壊保護耐性を正確に評価できる。
【００２７】
調整用関数ｆを簡易な式で表しているため、調整用関数ｆを容易に変更できる。すなわち、回路シミュレーションにより得られる静電破壊保護耐性を容易に調整できる。
回路シミュレーションにより得られたドレインの電流電圧特性とデバイスシミュレーションにより得られたドレインの電流電圧特性とを比較することで、所望の静電破壊保護耐性が得られたか否かを容易に判定できる。特に、回路シミュレーションおよびデバイスシミュレーションによりそれぞれ得られたスナップバック後の線形領域の傾き同士の比較結果と、スナップバックの開始点同士の比較結果とを、回路シミュレーションの結果判定に用いることで、所望の静電破壊保護耐性が得られたか否かを精度よく判定できる。
【００２８】
なお、前述の実施形態では、調整用関数ｆが、パラメータＡ、Ｂを用いて、Ａ／（１／Ａ＋１／Ｂ）で表される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、調整用関数ｆは、ドレイン電圧が所定値より小さいときに一定であり、かつドレイン電圧が前記所定値より大きいときに減少する特性を有するその他の式で表されてもよい。
【００２９】
前述の実施形態では、回路シミュレーションの結果を判定するために、スナップバック後の線形領域の傾きを用いた判定処理と、スナップバックの開始点を用いた判定処理との両方を実施する例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、回路シミュレーションの結果を判定するために、スナップバック後の線形領域の傾きを用いた判定処理と、スナップバックの開始点を用いた判定処理とのいずれかのみを実施してもよい。
【００３０】
前述の実施形態では、ｎＭＯＳＦＥＴをＥＳＤ保護素子として用いた例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、ｐＭＯＳＦＥＴをＥＳＤ保護素子として用いてもよい。
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【００３１】
【発明の効果】
請求項１の静電破壊保護回路のシミュレーション方法では、所望の静電破壊保護耐性を短時間で得ることができる。また、静電破壊保護耐性を正確に評価できる。
請求項２の静電破壊保護回路のシミュレーション方法では、調整用関数を容易に変更できる。すなわち、静電破壊保護耐性を容易に調整できる。
請求項３の静電破壊保護回路のシミュレーション方法では、所望の静電破壊保護耐性が得られたか否かを容易に判定できる。
【００３２】
請求項４および請求項５の静電破壊保護回路のシミュレーション方法では、所望の静電破壊保護耐性が得られたか否かを精度よく判定できる。
【図面の簡単な説明】
【図１】本発明の基本原理を示すフローチャートである。
【図２】ＥＳＤ保護素子の等価回路を示す説明図である。
【図３】ドレインの電流電圧特性の一例を示す説明図である。
【図４】スナップバック後の線形領域の傾きを用いた判定処理を示す説明図である。
【図５】スナップバックの開始点を用いた判定処理を示す説明図である。
【図６】調整用関数の変更処理を示す説明図である。
【符号の説明】
１００  等価回路
１０１  ソース
１０２  ドレイン
１０３  ウェル
１０４  基板
ξＩｃ、Ｉｌｅａｋｃ  電流源
Ｌｃ、Ｌｄ  電流電圧曲線
ＳＰ、ＳＰｃ、ＳＰｄ    スナップバックの開始点
【図１】
2004304020.tif 000003
【図２】
2004304020.tif 000004
【図３】
2004304020.tif 000005
【図４】
2004304020.tif 000006
【図５】
2004304020.tif 000007
【図６】
2004304020.tif 000008