(57)【要約】【課題】入出力電極間の寄生容量を低減し、高周波化しても高いＳＮ比を有する構造の振動子を有するマイクロマシンの提供を図る。【解決手段】基板１１上に形成された絶縁層１２と、信号を入力するもので前記絶縁層１２上に形成された第１電極１４と、信号を出力するもので絶縁層１２上に形成された第２電極１５と、第１電極１４および第２電極１５に対して空間を介して対向する状態に形成した振動子電極１９とからなるマイクロマシン１において、絶縁層１１の少なくとも第１電極１４と第２電極１５との間に溝１３が形成されているものである。【選択図】        図１
2004337991.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された絶縁層と、
信号を入力するもので前記絶縁層上に形成された第１電極と、
信号を出力するもので前記絶縁層上に形成された第２電極と、
前記第１電極および前記第２電極に対して空間を介して対向する状態に形成した振動子電極とからなるマイクロマシンにおいて、
前記絶縁層の少なくとも前記第１電極と前記第２電極との間に溝が形成されている
ことを特徴とするマイクロマシン。
【請求項２】
前記溝は、前記第１電極側下部および前記第２電極側下部に入り込むように形成されている
ことを特徴とする請求項１記載のマイクロマシン。
【請求項３】
前記溝は、前記絶縁層の前記第１電極の側方および前記第２電極の側方に延長して形成されている
ことを特徴とする請求項１記載のマイクロマシン。
【請求項４】
基板上に絶縁層を形成した後、前記絶縁層に溝を形成する工程と、
前記溝内を埋め込む第１犠牲膜を形成する工程と、
前記溝の一方側の前記絶縁層上に信号を入力する第１電極を形成するとともに、前記溝の他方側の前記絶縁層上に信号を出力する第２電極を形成し、かつ前記溝に対して前記第１電極および前記第２電極を介してかつ前記第１電極および前記第２電極とは離間した状態にして前記絶縁層上に振動子電極の配線部を形成する工程と、
前記第１電極と前記第２電極と前記各配線部との間を第２犠牲膜で埋め込む工程と、
前記第１電極および前記第２電極の各表面に第３犠牲膜を形成する工程と、
前記第３犠牲膜を介して前記第１電極上および前記第２電極上を通り前記各配線部に電気的に接続する振動子電極を形成する工程と、
前記第１犠牲膜、第２犠牲膜および第３犠牲膜を除去する工程と
を備えていることを特徴とするマイクロマシンの製造方法。
【請求項５】
前記第１犠牲膜、第２犠牲膜および第３犠牲膜を除去する工程の後、
前記溝の前記第１電極側下部および前記第２電極側下部の前記絶縁層を除去して、前記溝を前記第１電極側および前記第２電極側に入り込むように形成する工程
を備えていることを特徴とする請求項４記載のマイクロマシンの製造方法。
【請求項６】
前記溝を形成する工程において、
前記溝を前記第１電極の側方および前記第２電極の側方における前記絶縁層に延長して形成する
ことを特徴とする請求項４記載のマイクロマシンの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロマシンおよびその製造方法に関し、詳しくは半導体装置に集積可能な周波数選択機能を有するマイクロマシンおよびその製造方法に関する。
【０００２】
【従来の技術】
半導体プロセスを用いて形成された微小振動子は、デバイスの占有面積が小さいこと、高いＱ値を実現することができること、他の半導体デバイスとの集積化が可能であること等の特徴により、無線通信デバイスの中でもＩＦフィルタ、ＲＦフィルタとしての利用がミシガン大学をはじめとする研究機関から提案されている（例えば、非特許文献１参照。）。
【０００３】
しかしながら、これまでに提案され、検証された微小振動子の共振周波数は最高でも２００ＭＨｚを超えず、従来の表面弾性波（ＳＡＷ）あるいは薄膜弾性波（ＦＢＡＲ）によるギガヘルツ（ＧＨｚ）領域のフィルタに対して、微小振動子の特性である高いＱ値をＧＨｚ帯周波数領域で提供することはできていない。現在のところ、一般に高い周波数領域では出力信号としての共振ピークが小さくなる傾向があり、良好なフィルタ特性を得るためには、共振ピークのＳＮ比を向上する必要がある。
【０００４】
非特許文献１のＤｉｓｋ型の例によれば、出力信号のノイズ成分は、入出力電極間に構成される寄生容量を直接透過する信号によっており、この信号を小さくするために、直流（ＤＣ）を印加した振動電極を入出力電極間に配置することで、ノイズ成分の低減が図れるとされている。一方でＤｉｓｋ型の振動子で、十分な出力信号を得るには、３０Ｖを超えるＤＣ電圧が必要であるために、実用的な構造としては両持ち梁を用いたビーム型の構造が望ましい。上記のノイズ成分の低減方法をビーム型の構造に対して適用した場合、一例として図６に示すような電極配置となる。すなわち、図６に示すように、シリコン基板１１１上に形成した酸化シリコン膜１１２および窒化シリコン膜１１３の積層膜１１４上に、離間した状態で入力電極１１５と出力電極１１６とが平行して配設され、その上空に微小な空間を介して上記入力電極１１５および上記出力電極１１６を横切るようにビーム型振動子１１７が配設されているものである。
【０００５】
【非特許文献１】
Ｃｌａｒｋ  Ｔ．−Ｃ．Ｎｇｕｙｅｎ，Ａｒｋ−Ｃｈｅｗ  Ｗｏｎｇ，Ｈａｏ  Ｄｉｎｇ，“ＭＰ４．７  Ｔｕｎａｂｌｅ，Ｓｗｉｔｃｈａｂｌｅ，Ｈｉｇｈ−Ｑ  ＶＨＦ  Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  Ｂａｎｄｐａｓｓ  Ｆｉｌｔｅｒｓ”１９９９  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔ  Ｃｏｆｅｒｅｎｃｅ、Ｐ．７８−７９
【０００６】
【発明が解決しようとする課題】
しかしながら、前記図２のような入力電極および出力電極の配置を取る場合、図７に示すように、入力電極１１５と出力電極１１６との間の空間１１８や、下地膜（積層膜１１４）を経由した寄生容量Ｃ１、Ｃ２が依然として存在する。特にＧＨｚ帯の振動子を設計した場合、一般に構造が縮小し、入出力電極間隔も狭まるため、ＳＮ比の劣化が起こる。したがって、さらに入出力電極間の寄生容量を低減する必要がある。そこで、本発明は、入出力電極間の寄生容量を減らし、高周波化しても高いＳＮ比を有する構造を提供するものである。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたマイクロマシンおよびその製造方法である。
【０００８】
本発明のマイクロマシンは、基板上に形成された絶縁層と、信号（例えば高周波信号）を入力するもので前記絶縁層上に形成された第１電極と、信号（例えば高周波信号）を出力するもので前記絶縁層上に形成された第２電極と、前記第１電極および前記第２電極に対して空間を介して対向する状態に形成した振動子電極とからなるマイクロマシンにおいて、前記絶縁層の少なくとも前記第１電極と前記第２電極との間に溝が形成されているものである。
【０００９】
上記マイクロマシンでは、絶縁層の少なくとも第１電極と第２電極との間に溝が形成されていることから、第１電極と第２電極との間のキャパシタンスを減らすことができ、その結果、高周波化しても高いＳＮ比を得ることができる。一般に、電極間のキャパシタンスは、主に、電極間の空間を介して存在するキャパシタンスと電極下層の絶縁層を経由するキャパシタンスに分けられる。本発明では、第１電極と第２電極との間の絶縁層に溝を形成することにより、全体のキャパシタンスを低減している。
【００１０】
本発明のマイクロマシンの製造方法は、基板上に絶縁層を形成した後、前記絶縁層に溝を形成する工程と、前記溝内を埋め込む第１犠牲膜を形成する工程と、前記溝の一方側の前記絶縁層上に信号（例えば高周波信号）を入力する第１電極を形成するとともに、前記溝の他方側の前記絶縁層上に信号（例えば高周波信号）を出力する第２電極を形成し、かつ前記溝に対して前記第１電極および前記第２電極を介してかつ前記第１電極および前記第２電極とは離間した状態にして前記絶縁層上に振動子電極の配線部を形成する工程と、前記第１電極と前記第２電極と前記各配線部との間を第２犠牲膜で埋め込む工程と、前記第１電極および前記第２電極の各表面に第３犠牲膜を形成する工程と、前記第３犠牲膜を介して前記第１電極上および前記第２電極上を通り前記各配線部に電気的に接続する振動子電極を形成する工程と、前記第１犠牲膜、第２犠牲膜および第３犠牲膜を除去する工程とを備えている。
【００１１】
上記マイクロマシンの製造方法では、第１電極と第２電極とが形成される間の絶縁層に溝を形成することから、第１電極と第２電極との間のキャパシタンスが低減され、その結果、高周波化しても高いＳＮ比を得ることができる。一般に、電極間のキャパシタンスは、主に、電極間の空間を介して存在するキャパシタンスと電極下層の絶縁層を経由するキャパシタンスに分けられるが、本発明では、第１電極と第２電極との間の絶縁層に溝を形成することにより、全体のキャパシタンスを低減している。
【００１２】
【発明の実施の形態】
本発明のマイクロマシンに係る第１実施の形態を、図１によって説明する。図１は（１）に概略構成断面図を示し、（２）に平面図を示すものであり、（１）に示す概略構成断面図は（２）に示す平面図のＡ−Ａ線断面を表す図面である。
【００１３】
図１に示すように、基板１１上には絶縁層１２が形成されている。この基板１１には、半導体基板として、例えばシリコン基板もしくは化合物半導体基板を用いることができる。上記絶縁層は例えば窒化シリコン膜で形成したが、後に製造方法で説明する犠牲膜の種類によって、例えば酸化シリコン膜と窒化シリコン膜の積層構造、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜の積層構造もしくは酸化シリコン膜で形成してもよい。上記絶縁層１２には、溝１３が形成されている。なお、絶縁層１２を積層構造に形成した場合には、溝１３の表面は絶縁層１２表面と同種の膜が形成されていることが好ましい。これは、犠牲膜を除去する際に、溝１３が絶縁層１２方向に不必要に拡張されるのを防ぐためである。
【００１４】
上記絶縁層１２上には、上記溝１３の一方側に、信号（例えば所定の周波数の信号、例えば高周波信号）を入力する第１電極１４が形成されているとともに、上記溝１３の他方側に、信号（例えば所定の周波数の信号、例えば高周波信号）を出力する第２電極１５が、上記第１電極１４と離間した状態で形成されている。また、上記絶縁層１２上には、上記溝１３に対して上記第１電極１４および上記第２電極１５を介してかつ第１電極１４および第２電極１５とは離間した状態に振動子電極の配線部１６、１７が形成されている。
【００１５】
上記第１電極１３および上記第２電極１４上には空間１８を介して対向する状態でかつ上記配線部１６、１７に接続する振動子電極１９が形成されている。上記第１電極１４および第２電極１５と振動子電極１９との間の空間１８は、例えば１０ｎｍ〜１００ｎｍ程度になるように形成される。
【００１６】
上記第１実施の形態のマイクロマシン１では、絶縁層１２の第１電極１４と第２電極１５との間に溝１３が形成されていることから、第１電極１４と第２電極１５との間のキャパシタンスを減らすことができ、その結果、高周波化しても高いＳＮ比を得ることができる。一般に、電極間のキャパシタンスは、主に、電極間の空間を介して存在するキャパシタンスと電極下層の絶縁層を経由するキャパシタンスに分けられる。本実施の形態では、第１電極１４と第２電極１５との間の絶縁層１２に溝１３を形成することにより、全体のキャパシタンスを低減している。本発明者のシミュレーションによれば、第１実施の形態の構成では溝１３を設けない構成と比較して３１％ほどキャパシタンス（ＤＣ）を低減することがわかっている。
【００１７】
次に、上記第１実施の形態のマイクロマシン１の動作を簡単に説明する。入力電極１４に特定の周波数電圧が印加された場合に、空間１８を介して形成されている振動子電極１９が固有振動周波数で振動し、振動子電極１９と空間１８を介して形成されている出力電極１５と振動子電極１９との間隔が固有振動周波数で変化することで、振動子電極１９と出力電極となる第２電極１５との間の空間１８で構成されるキャパシタの容量が変化し、これが出力電極１５から出力される。このような構成の微小振動子からなる高周波フィルタは、表面弾性波（ＳＡＷ）や薄膜弾性波（ＦＢＡＲ）を利用した高周波フィルタと比較して、高いＱ値を実現することができる。
【００１８】
次に、本発明のマイクロマシンに係る第２実施の形態を、図２によって説明する。図２は（１）に概略構成断面図を示し、（２）に平面図を示すものであり、（１）に示す概略構成断面図は（２）に示す平面図のＢ−Ｂ線断面を表す図面である。
【００１９】
図２に示すように、基板１１上には絶縁層１２が形成されている。この基板１１には、半導体基板として、例えばシリコン基板もしくは化合物半導体基板を用いることができる。上記絶縁層は例えば窒化シリコン膜で形成したが、後に製造方法で説明する犠牲膜の種類によって、例えば酸化シリコン膜と窒化シリコン膜の積層構造、もしくは酸化シリコン膜で形成してもよい。上記絶縁層１２には、溝１３が形成されている。
【００２０】
上記絶縁層１２上には、上記溝１３の一方側に、信号（例えば所定の周波数の信号、例えば高周波信号）を入力する第１電極１４が形成されているとともに、上記溝１３の他方側に、信号（例えば所定の周波数の信号、例えば高周波信号）を出力する第２電極１５が、上記第１電極１４と離間した状態で形成されている。ここで、上記溝１３は、第１電極１４側下部および第２電極１５側下部に入り込むように形成されている。なお、溝１３は、出力側電極となる第２電極１５が振動しない程度の入り込み量とする必要がある。また、上記絶縁層１２上には、上記溝１３に対して上記第１電極１４および上記第２電極１５を介してかつ第１電極１４および第２電極１５とは離間した状態に振動子電極の配線部１６、１７が形成されている。
【００２１】
上記第１電極１３および上記第２電極１４上には空間１８を介して対向する状態でかつ上記配線部１６、１７に接続する振動子電極１９が形成されている。上記第１電極１４および第２電極１５と振動子電極１９との間の空間１８は、例えば１０ｎｍ〜１００ｎｍ程度になるように形成される。
【００２２】
上記第２実施の形態のマイクロマシン２では、絶縁層１２の第１電極１４と第２電極１５との間に溝１３が形成され、その溝１３が第１電極１４および第２電極１５側に入り込むように形成されていることから、第１電極１４と第２電極１５との間のキャパシタンスを前記第１実施の形態の構成のものよりも減らすことができ、その結果、高周波化しても高いＳＮ比を得ることができる。
【００２３】
この第２実施の形態のマイクロマシン２の動作は、前記第１実施の形態で説明したマイクロマシン１の動作と同様となる。
【００２４】
次に、本発明のマイクロマシンに係る第３実施の形態を、図３によって説明する。図３は（１）に概略構成断面図を示し、（２）に平面図を示すものであり、（１）に示す概略構成断面図は（２）に示す平面図のＣ−Ｃ線断面を表す図面である。
【００２５】
図３に示すように、基板１１上には絶縁層１２が形成されている。この基板１１には、半導体基板として、例えばシリコン基板もしくは化合物半導体基板を用いることができる。上記絶縁層は例えば窒化シリコン膜で形成したが、後に製造方法で説明する犠牲膜の種類によって、例えば酸化シリコン膜と窒化シリコン膜の積層構造、もしくは酸化シリコン膜で形成してもよい。上記絶縁層１２には、溝１３が形成されている。この溝１３は後に説明する第１電極１４の側方および第２電極１５の側方に沿って絶縁層１２に形成されている。
【００２６】
上記絶縁層１２上には、上記溝１３の一方側に、信号（例えば所定の周波数の信号、例えば高周波信号）を入力する第１電極１４が形成されているとともに、溝１３の他方側に、信号（例えば所定の周波数の信号、例えば高周波信号）を出力する第２電極１５が、第１電極１４と離間した状態で形成されている。なお、上記溝１３は、第１電極１４側下部および第２電極１５側下部に入り込むように形成されてもよい。さらに上記絶縁層１２上には、第１電極１４に対して第２電極１５とは反対側の溝１３を介して振動子電極の配線部１６が形成され、第２電極１５に対して第１電極１４とは反対側の溝１３を介して振動子電極の配線部１７が形成されている。
【００２７】
上記第１電極１３および上記第２電極１４上には空間１８を介して対向する状態でかつ上記配線部１６、１７に接続する振動子電極１９が形成されている。上記第１電極１４および第２電極１５と振動子電極１９との間の空間１８は、例えば１０ｎｍ〜１００ｎｍ程度になるように形成される。
【００２８】
上記第３実施の形態のマイクロマシン３では、第１電極１４および第２電極１５に沿って溝１３が形成されていることから、第１電極１４と第２電極１５との間のキャパシタンスを前記第１実施の形態の構成のものよりもさらに減らすことができ、その結果、高周波化しても高いＳＮ比を得ることができる。本発明者のシミュレーションによれば、第３実施の形態の構成では溝１３を設けない構成と比較して３９％ほどキャパシタンス（ＤＣ）を低減することがわかっている。
【００２９】
この第３実施の形態のマイクロマシン３の動作は、前記第１実施の形態で説明したマイクロマシン１の動作と同様となる。
【００３０】
次に、本発明のマイクロマシンに係る第３実施の形態の変形例を、図４の平面図によって説明する。
【００３１】
図４に示すように、溝１３は第１電極１４の側方の一部および第２電極の側方の一部の絶縁層１２に形成されてもよい。この例では、溝１３は、第１電極１４および第２電極１５間の絶縁層１２に形成され、さらに第１電極１４の端部方向および第２電極１５の端部方向に延長形成されている。
【００３２】
上記第３実施の形態の変形例のマイクロマシン４でも、第１電極１４と第２電極１５との間のキャパシタンスを前記第１実施の形態の構成のものよりもさらに減らすことができ、その結果、高周波化しても高いＳＮ比を得ることができる。
【００３３】
この第３実施の形態の変形例におけるマイクロマシン４の動作は、前記第１実施の形態で説明したマイクロマシン１の動作と同様となる。
【００３４】
次に、本発明のマイクロマシンの製造に係る第１実施の形態を、図５の製造工程断面図によって説明する。
【００３５】
図５（１）に示すように、基板１１上に絶縁層１２を形成した後、絶縁層１２に溝１３を形成する。上記基板１１には、例えば半導体基板を用いることができ、例えばシリコン基板もしくは化合物半導体基板を用いる。上記絶縁層１２は酸化シリコン膜もしくは窒化シリコン膜もしくはそれらの積層膜で形成する。ここでは、上記絶縁層１２を窒化シリコン膜で形成した。その形成方法は、例えば減圧ＣＶＤ法により形成する。上記溝１３は、絶縁層１２上にレジスト膜（図示せず）を形成した後、リソグラフィー技術によりレジスト膜に溝１３を形成するための開口部を形成し、そのレジスト膜をマスクに用いて絶縁層１２をエッチングすることにより形成される。その後、レジスト膜を除去する。
【００３６】
なお、上記絶縁層１２を積層膜で形成する場合には、一例として、先ず基板（例えばシリコン基板）１１表面を熱酸化することにより酸化シリコン膜を形成する。ここで酸化シリコン膜を形成するのは、後に形成する窒化シリコン膜の基板１１に対する応力を緩和するためである。次に減圧ＣＶＤ法により窒化シリコン膜を形成する。
【００３７】
次に、図５（２）に示すように、上記溝１３内を埋め込むように第１犠牲膜３１を形成する。この第１犠牲膜３１は、上記絶縁層１２とエッチング選択性を有する膜で形成する必要があり、上記絶縁層１２が窒化シリコン膜で形成されている場合には例えば酸化シリコン膜で形成し、上記絶縁層１２が酸化シリコン膜で形成されている場合には例えば窒化シリコン膜で形成する。
【００３８】
例えば、第１犠牲膜３１を酸化シリコン膜で形成する場合には、ホットウォールタイプのＣＶＤにより行う。反応ガスには、例えば、シラン（例えばモノシラン（ＳｉＨ４））ガスと一酸化二窒素（Ｎ２Ｏ）ガスを用い、それぞれの供給流量を、例えば５０ｃｍ３／ｍｉｎと１０００ｃｍ３／ｍｉｎとした。ここではステップカバレッジ、膜の緻密性を考慮して、ホットウォールタイプのＣＶＤによる高温酸化（ＨＴＯ）膜を用いているが、ＴＥＯＳ、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの酸化膜を用いても問題ない。
【００３９】
その後、絶縁層１２上の余剰な第１犠牲膜３１を除去する。この除去は、例えばＣＭＰもしくはエッチバックにより行うことができる。この除去工程をＣＭＰにより行うことにより、絶縁層１２（第１犠牲膜３１も含めて）表面を平坦化することが好ましい。このＣＭＰ条件としては、ヘッド荷重３０ｋＰａ、回転数２３ｒｐｍと低速研磨条件としている。またＣＭＰ前処理、後処理には希フッ酸（ＤＨＦ）を用いた。
【００４０】
次いで、電極を形成するための電極形成膜（図示せず）を成膜する。この電極形成膜には導電性を得る不純物を含むポリシリコン膜を用いる。この不純物としてはリン、ヒ素、アンチモン等のｎ型不純物を用いることができる。ここではリンを用い、リンドープトポリシリコンとした。このリンドープトポリシリコン膜の形成方法としては、ホスフィン（ＰＨ３）を不純物ガスに用いた通常のポリシリコンを成膜するＣＶＤ法よった。
【００４１】
その後、熱酸化、アニール処理を行い、リンドープトポリシリコン膜の粒界部分に存在しているリン不純物原子を粒界内部に拡散させ、活性化して抵抗値を低下させることが好ましい。熱酸化は、例えば酸素雰囲気で１０００℃で１２分、アニールは例えば窒素雰囲気で１０００℃で６分行った。
【００４２】
その後、電極形成膜上にレジスト膜（図示せず）を形成した後、リソグラフィー技術によりレジスト膜を第１電極、第２電極、振動子電極の配線部の形状にパターニングし、そのパターニングしたレジスト膜をマスクに用いて電極形成膜をエッチングすることにより、図５（３）に示すように、溝１３の一方側の絶縁層１２上に入力電極となる第１電極１４を形成するとともに、溝１３の他方側の絶縁層１２上に出力電極となる第２電極１５を形成し、かつ溝１３に対して第１電極１４および第２電極１５を介してかつ第１電極１４および第２電極１５とは離間した状態にして絶縁層１２上に振動子電極の配線部１６、１７を形成する。
【００４３】
次いで、図５（４）に示すように、上記第１電極１４と第２電極１５と各配線部１６、１７との間を第２犠牲膜３２で埋め込む。この第２犠牲膜３２は、上記第１犠牲膜３１と同種の膜を用いる。その成膜方法は、上記第１犠牲膜３１と同様なる方法であってもよく、または別の方法であってもよい。その後、各電極上の余剰な第２犠牲膜３２を除去して、上記第１電極１４と第２電極１５と各配線部１６、１７の各表面を露出させる。この除去は、例えばＣＭＰもしくはエッチバックにより行うことができる。この除去工程よって、第１犠牲膜３１（第１電極１４、第２電極１５、各配線部１６、１７も含めて）表面を平坦化することが好ましい。
【００４４】
次いで、図５（５）に示すように、上記第２犠牲膜（上記第１電極１４と第２電極１５と各配線部１６、１７も含む）上にマスク４１を形成する。このマスクは、ここでは窒化シリコン膜で形成する。なお、第１、第２犠牲膜３１、３２を窒化シリコン膜で形成した場合には酸化シリコン膜で形成する。その後、通常のレジストを用いたリソグラフィー技術およびエッチング技術によって、上記第１電極１４と第２電極１５と各配線部１６、１７の一部の表面が露出するように開口部４２を形成する。その後、レジスト膜を除去する。
【００４５】
次いで、図５（６）に示すように、上記マスク４１を用いた酸化を行い、上記第１電極１４と第２電極１５と各配線部１６、１７の一部の表面に第３犠牲膜３を酸化シリコン膜で形成する。この酸化シリコン膜の形成方法としては、例えば熱酸化法を用い、そのプロセス条件としては、１０００℃の酸素雰囲気中で１２分の酸化を行った。なお、上記マスク４１を酸化シリコン膜で形成した場合には、第１、第２犠牲膜３１、３２は窒化シリコン膜で形成されることになるので、窒化を行い、上記第１電極１４と第２電極１５と各配線部１６、１７の一部の表面に窒化シリコンからなる第３犠牲膜３３を形成する。この第３犠牲膜３３は、上記第１電極１４上および第２電極１５上において、例えば１０ｎｍ〜１００ｎｍ程度の厚さになるように形成される。
【００４６】
次に、図示はしないが、通常のリソグラフィー技術により配線部１６、１７上に開口を設けたレジストマスクを形成し、そのレジストマスクを用いたエッチング犠牲膜により、配線部１６、１７上に形成された第３犠牲膜３３を選択的に除去しておく。その後、レジストマスクを除去する。
【００４７】
次に、振動子電極を形成するための電極形成膜（図示せず）を成膜する。この電極形成膜には導電性を得る不純物を含むポリシリコン膜を用いる。この不純物としてはリン、ヒ素、アンチモン等のｎ型不純物を用いることができる。ここではリンを用い、リンドープトポリシリコンとした。この電極形成膜の成膜は、前記第１、第２電極１４、１５等を形成する電極形成膜の成膜方法と同様に行うことができる。その後、電極形成膜上にレジスト膜（図示せず）を形成した後、リソグラフィー技術によりレジスト膜を振動子電極の形状にパターニングし、そのパターニングしたレジスト膜をマスクに用いて電極形成膜をエッチング（例えばドライエッチング）することにより、図５（７）に示すように、第３犠牲膜３３を介して第１電極１４上および第２電極１５上を通り各配線部１６、１７に電気的に接続する振動子電極１９を形成する。
【００４８】
次に、上記第１、第２、第３犠牲膜３１、３２、３３を選択的に除去する。この除去工程は、例えば第１、第２、第３犠牲膜３１、３２、３３が酸化シリコン膜で形成されている場合には、ポリシリコンおよび窒化シリコンに対して酸化シリコンを選択的に除去できるエッチング液を用いたウエットエッチングにより除去する。ここでは、エッチング液に緩衝フッ酸（ＢＨＦ）（５０：１、ＨＦ（１．０ｗｔ％）、ＮＨ４Ｆ（３９．２ｗｔ％））溶液を用いた。また、第１、第２、第３犠牲膜３１、３２、３３が窒化シリコン膜で形成されている場合には、ポリシリコンおよび酸化シリコンに対して窒化シリコンを選択的に除去できるエッチング液（例えば熱リン酸溶液）を用いたウエットエッチングにより除去する。このようにして、図５（８）に示すように、第１電極１４と第２電極１５との間の絶縁層１２に溝１３が形成され、第１電極１３および第２電極１４上には空間１８を介して対向する状態でかつ配線部１６、１７に接続する振動子電極１９が形成される。
【００４９】
上記マイクロマシン１の第１実施の形態の製造方法では、第１電極１４と第２電極１５とが形成される間の絶縁層１２に溝１３を形成することから、第１電極１４と第２電極１５との間のキャパシタンスが低減され、その結果、高周波化しても高いＳＮ比を得ることができる。
【００５０】
次に、本発明のマイクロマシンの製造に係る第２実施の形態を、前記図２によって説明する。
【００５１】
この第２実施の形態は、前記図５によって説明した第１実施の形態の第１犠牲膜３１、第２犠牲膜３２および第３犠牲膜３３を除去する工程を行った後、前記図２に示すように、溝１３の第１電極１４側下部および第２電極１５側下部の絶縁層１２を除去するエッチングを行い、上記溝１３を第１電極１４側および第２電極１５側に入り込むように形成する製造方法である。この工程のエッチングは、上記絶縁層１２が窒化シリコン膜で形成されている場合には、例えば熱リン酸溶液をエッチング液としたウエットエッチングにより行うことができ、また、上記絶縁層１２が酸化シリコン膜で形成されている場合には、例えば緩衝フッ酸溶液をエッチング液としたウエットエッチングにより行うことができる。すなわち、第１、第２電極１４、１５、振動子電極１９、配線部１６、１７に対して選択的に絶縁層１２がエッチングされるエッチング液を用いる。
【００５２】
次に、本発明のマイクロマシンの製造に係る第３実施の形態を、前記図３によって説明する。
【００５３】
この第３実施の形態は、前記図５によって説明した第１実施の形態の溝１３を形成する工程において、第１電極１４が形成される領域の側方および第２電極１５が形成される領域の側方における絶縁層１２に延長して溝１３を形成すればよい。その他の工程は、前記第１実施の形態と同様である。
【００５４】
また、前記図４に示したように、第１電極１４が形成される領域の側方の一部および第２電極が形成される領域の側方の一部における絶縁層１２に溝１３を形成してもよい。すなわち、溝１３は、第１電極１４が形成される領域および第２電極１５が形成される領域間の絶縁層１２に形成され、さらに第１電極１４が形成される領域の端部方向および第２電極１５が形成される領域の端部方向に延長形成されてもよい。
【００５５】
上記第２、第３実施の形態の製造方法であっても、前記第１実施の形態の製造方法と同様に、第１電極１４と第２電極１５との間のキャパシタンスの低減が図れる。
【００５６】
【発明の効果】
以上、説明したように本発明のマイクロマシンによれば、入力−出力電極となる第１電極と第２電極との間の誘電率の高い領域を形成する絶縁層に溝が形成されているので、第１、第２電極間の寄生容量を低減することができ、第１、第２電極間を直接通過する信号によるノイズ成分を低減し、出力信号のＳＮ比を向上することができる。同一の振動子電極および第１、第２電極構造で第１、第２電極間の絶縁層に溝が形成されない構成のマイクロマシンと比較して、本発明のマイクロマシンは高いＳＮ比を実現でき、高周波での信号検出を容易にすることができる。
【００５７】
以上、説明したように本発明のマイクロマシンの製造方法によれば、入力−出力電極となる第１電極と第２電極との間の誘電率の高い領域を形成する絶縁層に溝を形成したので、第１、第２電極間の寄生容量を低減することができ、第１、第２電極間を直接通過する信号によるノイズ成分を低減し、出力信号のＳＮ比を向上することができるマイクロマシンを製造することができる。また、同一の振動子電極および第１、第２電極構造で第１、第２電極間の絶縁層に溝が形成されない構成のマイクロマシンと比較して、本発明のマイクロマシンの製造方法によれば、高いＳＮ比を実現でき、高周波での信号検出を容易にすることができる。
【図面の簡単な説明】
【図１】本発明のマイクロマシンに係る第１実施の形態を示す概略構成断面図および平面図である。
【図２】本発明のマイクロマシンに係る第２実施の形態を示す概略構成断面図および平面図である。
【図３】本発明のマイクロマシンに係る第３実施の形態を示す概略構成断面図および平面図である。
【図４】本発明のマイクロマシンに係る第３実施の形態の変形例を示す平面図である。
【図５】本発明のマイクロマシンの製造方法に係る第１実施の形態を示す製造工程断面図である。
【図６】従来の振動子構造を示す概略構成断面図である。
【図７】従来の振動子構造の課題を示す概略構成断面図である。
【符号の説明】
１…マイクロマシン、１１…基板、１２…絶縁層、１３…溝、１４…第１電極、１５…第２電極、１８…空間、１９…振動子電極、
【図１】
2004337991.tif 000003
【図２】
2004337991.tif 000004
【図３】
2004337991.tif 000005
【図４】
2004337991.tif 000006
【図５】
2004337991.tif 000007
【図６】
2004337991.tif 000008
【図７】
2004337991.tif 000009