(57)【要約】【課題】寄生容量を低減したバイポーラ・トランジスタ構造およびその製造方法を提供する。【解決手段】  バイポーラ・トランジスタが、上面を有するシリコン半導体基板１１内に形成される。基板内には、誘電体材料よりなり内側端部と上面とを有するＳＴＩ領域１４が形成される。ドープト・コレクタ領域Ｃが、１対のＳＴＩ領域の間に形成される。カウンタドープト・真性ベース領域ＩＢが、１対のＳＴＩ領域の間に形成される。真性ベース領域と１対のＳＴＩ領域との間にマージンがあり、真性ベース領域はエッジを有する。ドープト・エミッタ領域が、真性ベース領域上に、エッジから離れて形成される。誘電体材料よりなる浅い分離エクステンション領域ＩＥが、マージン内に形成され、真性ベース領域のエッジと並置される。外部ベース領域が、浅い分離エクステンション領域を覆い、真性ベース領域上に部分的に延びて物理的および電気的に接触する。【選択図】図２９
2004304190.tif 000002
【特許請求の範囲】
【請求項１】
シリコン半導体基板内に形成された縦型バイポーラ・トランジスタであって、
上面を有する前記基板と、
前記基板内に形成され、誘電体材料よりなり内側端部と上面とを有する浅いトレンチ分離（ＳＴＩ）領域と、
前記基板内であって、１対の前記ＳＴＩ領域の間に形成されたドープト・コレクタ領域と、
前記基板の上面であって、前記１対のＳＴＩ領域の間に形成されたカウンタドープト・真性ベース領域とを備え、前記真性ベース領域と前記１対のＳＴＩ領域との間にマージンがあり、前記真性ベース領域はエッジを有し、
前記真性ベース領域上に、前記エッジから離れて形成されたドープト・エミッタ領域と、
前記ＳＴＩ領域と前記真性ベース領域との間の前記マージン内に形成され、前記真性ベース領域の前記エッジと並置された誘電体材料よりなる浅い分離エクステンション領域と、
前記浅い分離エクステンション領域を覆い、前記真性ベース領域上に部分的に延びて物理的および電気的に接触する外部ベース領域とを備えた縦型バイポーラ・トランジスタ。
【請求項２】
前記浅い分離エクステンション領域は、前記エミッタに自己整合されている、請求項１に記載の縦型バイポーラ・トランジスタ。
【請求項３】
前記浅い分離エクステンション領域は、前記エミッタに自己整合されていない、請求項１に記載の縦型バイポーラ・トランジスタ。
【請求項４】
前記浅い分離エクステンション領域は、酸化されたドープト・シリコンと付着された酸化シリコンとよりなるグループから選択された酸化物材料で形成されている、請求項１に記載の縦型バイポーラ・トランジスタ。
【請求項５】
前記浅い分離エクステンション領域は、前記ＳＴＩ領域よりも低い誘電率を有する材料で形成されている、請求項１に記載の縦型バイポーラ・トランジスタ。
【請求項６】
前記浅い分離エクステンション領域は、前記ＳＴＩ領域の前記内側端部および前記上面に重なっている、請求項１に記載の縦型バイポーラ・トランジスタ。
【請求項７】
前記浅い分離エクステンション領域は、前記真性ベース領域のエッジの下に延びている、請求項１に記載の縦型バイポーラ・トランジスタ。
【請求項８】
前記真性ベース領域は、ドープト多結晶シリコンおよびシリコン・ゲルマニウムよりなるグループから選択された材料よりなる、請求項１に記載の縦型バイポーラ・トランジスタ。
【請求項９】
前記浅い分離エクステンション領域は、ドープト・コレクタ領域内に延びて、ドープト・コレクタ領域の抵抗を変化させる、請求項１に記載の縦型バイポーラ・トランジスタ。
【請求項１０】
シリコン半導体基板内に形成された縦型バイポーラ・トランジスタであって、
上面を有する前記基板と、
前記基板内に形成され、誘電体材料よりなり内側端部と上面とを有する浅いトレンチ分離（ＳＴＩ）領域と、
前記基板内であって、１対の前記ＳＴＩ領域の間に形成されたドープト・コレクタ領域と、
前記基板の上面であって、前記１対のＳＴＩ領域の間に形成されたカウンタドープト・真性ベース領域とを備え、前記真性ベース領域と前記１対のＳＴＩ領域との間にマージンがあり、前記真性ベース領域はエッジを有し、
前記真性ベース領域は、ドープト多結晶シリコンおよびシリコン・ゲルマニウムよりなるグループから選択された材料よりなり、
前記真性ベース領域上に、前記エッジから離れて、ドープト・ポリシリコンで形成されたドープト・エミッタ領域と、
前記ＳＴＩ領域と前記真性ベース領域との間の前記マージン内に形成され、前記真性ベース領域の前記エッジと並置された誘電体材料よりなり、前記ＳＴＩ領域の前記内側端部および上面を覆う浅い分離エクステンション領域と、
前記浅い分離エクステンション領域を覆い、前記真性ベース領域上に部分的に延びて物理的および電気的に接触する外部ベース領域と、
前記エミッタ領域上に形成された窒化シリコン・キャップおよび前記エミッタ領域の側壁上に形成された窒化シリコン側壁スペーサとを備えた縦型バイポーラ・トランジスタ。
【請求項１１】
前記浅い分離エクステンション領域は、前記エミッタに整合されている、請求項１０に記載の縦型バイポーラ・トランジスタ。
【請求項１２】
前記浅い分離エクステンション領域は、前記エミッタに整合されていない、請求項１０に記載の縦型バイポーラ・トランジスタ。
【請求項１３】
前記浅い分離エクステンション領域は、前記基板の酸化物で形成されている、請求項１０に記載の縦型バイポーラ・トランジスタ。
【請求項１４】
前記浅い分離エクステンション領域は、前記ＳＴＩ領域よりも低い誘電率を有する材料で形成されている、請求項１０に記載の縦型バイポーラ・トランジスタ。
【請求項１５】
前記浅い分離エクステンション領域は、前記真性ベース領域のエッジの下に延びている、請求項１０に記載の縦型バイポーラ・トランジスタ。
【請求項１６】
上面を有するシリコン半導体基板内に形成された縦型バイポーラ・トランジスタの製造方法であって、
前記基板内に形成され、誘電体材料よりなり内側端部と上面とを有する浅いトレンチ分離（ＳＴＩ）領域を形成する工程と、
前記基板内であって、１対の前記ＳＴＩ領域の間に形成されたドープト・コレクタ領域を形成する工程と、
前記基板の上面であって、前記１対のＳＴＩ領域の間に形成されたカウンタドープト・真性ベース領域を形成する工程とを含み、前記真性ベース領域と前記１対のＳＴＩ領域との間にマージンがあり、前記真性ベース領域はエッジを有し、
前記真性ベース領域上に、前記エッジから離れて形成されたドープト・エミッタ領域を形成する工程と、
前記ＳＴＩ領域と前記真性ベース領域との間の前記マージン内に形成され、前記真性ベース領域の前記エッジと並置された誘電体材料よりなる浅い分離エクステンション領域を形成する工程と、
前記浅い分離エクステンション領域を覆い、前記真性ベース領域上に部分的に延びて物理的および電気的に接触する外部ベース領域を形成する工程とを含む縦型バイポーラ・トランジスタの製造方法。
【請求項１７】
前記浅い分離エクステンション領域を、酸化またはＲＩＥよりなるグループより選択された方法によって形成し、分離エクステンション・リセスを形成し、この分離エクステンション・リセスを誘電体材料で充てんする、請求項１６に記載の方法。
【請求項１８】
前記浅い分離エクステンション領域は、前記エミッタに自己整合されている、請求項１６に記載の方法。
【請求項１９】
前記浅い分離エクステンション領域は、前記エミッタに自己整合されていない、請求項１６に記載の方法。
【請求項２０】
前記浅い分離エクステンション領域を形成する工程は、前記ＳＴＩ領域の前記内側端部および前記上面に前記浅い分離エクステンション領域を重ねる工程を含み、
前記基板上に熱酸化物層を形成する工程と、
アクティブ領域を画成する前記基板内の浅いトレンチ分離（ＳＴＩ）領域と、このアクティブ領域から離れた位置にあるコレクタ・リーチスルー領域とを形成する工程と、
前記アクティブ領域の上に第１の窒化シリコン層を形成する工程と、
前記第１の窒化シリコン層から離れた位置に、第１の酸化シリコン層と、第１のアンドープト・ポリシリコン層と、第２の酸化シリコン層とからなるスタックを形成し、前記コレクタ・リーチスルー領域を覆い、前記ＳＴＩ領域を部分的に覆う工程と、
前記第１の窒化シリコン層を除去する工程と、
前記アクティブ領域上に真性ベース・エピタキシャル層を形成する工程と、
第３の酸化シリコン層と、第２のアンドープト・ポリシリコン層と、第２の窒化シリコン層とからなる犠牲エミッタ・スタックを、前記犠牲エミッタ・スタックの各側面に露出部分を残して、前記アクティブ領域の部分上の中央に形成する工程とをさらに含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラ・トランジスタ構造、特に、寄生容量を低減した構造およびその製造方法に関する。
【背景技術】
【０００２】
図１は、シリコン半導体基板上に形成された従来技術の縦型バイポーラ・トランジスタの断面図である。縦型バイポーラ・トランジスタは、従来のバイポーラ・デバイス設計に従って、ドープト・エミッタＥ，ドープト・コレクタＣ，カウンタドープト複合ベースを有している。コレクタＣは、シリコン半導体基板の表面内の１対の浅いトレンチ分離（ＳＴＩ）（誘電体）領域の間に形成される。複合ベースは、シリコン（Ｓｉ）またはシリコン・ゲルマニウム（Ｓｉ−Ｇｅ）の真性ベース領域と、この真性ベース領域上の外部ベース領域とを有している。コレクタＣ上に重なり、エミッタ領域により取り囲まれたドープト・真性ベース領域は、コレクタ領域およびエミッタ領域と物理的および電気的に接触している。外部ベース領域は、真性ベース領域およびＳＴＩ領域の一部分外面上にある。エミッタ領域は、真性ベース領域上に形成され、誘電体領域によって外部ベース領域から分離されている。デバイスのベース／コレクタ間容量（Ｃcb）は、（１）（エミッタ開口によって画成される）アクティブ領域の内側のベースとコレクタとの間の成分、（２）アクティブ領域の外側であってＳＴＩエッジの内側のベースとコレクタとの間との成分、（３）ＳＴＩ領域でのベースとコレクタとの間の成分との合計である。
【０００３】
カットオフ周波数（ｆT）および最大発振周波数（ｆmax）は、高速トランジスタの動作速度を最も代表的なパラメータである。したがって、高速トランジスタのための設計および最適化の試みは、ほとんど、これら２つのパラメータの最大化に向けられている。カットオフ周波数（ｆT）および最大発振周波数（ｆmax）に影響を与えるデバイス・パラメータの１つは、ベース／コレクタ間容量（Ｃcb）である。エミッタ抵抗，コレクタ抵抗、およびデバイス相互コンダクタンスに関係するＲＣ遅延（充電時間）が増大する結果、Ｃcbが増大して、ｆTの値が減少する。Ｃcbに関係したＲＣ遅延にｆmaxがより敏感であるので、ｆmaxへのＣcbの影響は、かなり大きい。特に、ｆTおよびｆmaxすなわちデバイスの動作速度に大きなインパクトを与えるデバイス成分（抵抗および容量）は、Ｃcbである。したがって、寄生成分の低減によってデバイス速度を改善する最も有効な方法は、Ｃcbの外部（extrinsic）成分を最小化することである。
【０００４】
Ｃcbの外部成分すなわち寄生成分は、通常のバイポーラ・トランジスタの全Ｃcbの半分以上を含んでいる。この寄生容量は、アクティブ・トランジスタ領域の外側であって、浅いトレンチ分離（ＳＴＩ）領域上に延在する、コレクタ領域とベース（真性および外部）領域との間の重なりにより生じる。これらの領域の間の重なりは、寸法を最小にし、基板上のデバイス密度を増大させる要件によって課される重なり公差および位置決め公差の制限の故に、リソグラフィによって最小化できない。さらに、寄生容量は、ベース領域からコレクタ領域へのドーパントの拡散によって、さらに増大する。したがって、寄生成分を低減するデバイスの構造的最適化は、ｆTおよびｆmax（すなわち、デバイスの動作速度）の改善に対するキーである。
【０００５】
特許文献１は、ベースにＳｉＧｅを用いることを教示し、およびコレクタ・エピタキシャル層とベース電極単結晶シリコン膜との間に形成される寄生容量は、これらの間の距離が約１０００Åに設定されるので、低減されることを教示している。従来技術の方法で寄生容量を低減するためには、真性ベースを厚くしなければならず、したがってカットオフ周波数ｆTが低下する。選択的エピタキシャル成長によって形成される単結晶構造のシリコンが、ベース電極に用いられて、特にＳｉＧｅのベースを構成することによって、ベースとコレクタとの間の寄生容量を低減している。コレクタ領域を含むデバイス全体が、シリコン半導体基板の表面上に形成される。寄生容量を低減する方法は、選択的エピタキシを用いて、真性ベースを成長させることである。
【０００６】
特許文献２は、自己整合縦型バイポーラ・トランジスタ構造と、正しい位置決めを与えることにより実現される「低減したベース／コレクタ間寄生容量」を有する構造を製造する方法とを記述している。特許文献２の手段は、ベース／コレクタ間寄生容量の問題を解決する本発明の現在の手段と類似している。しかし、本発明の技法は、特許文献２に記載されていない特徴（後述）を有している。
【特許文献１】米国特許第５，５９９，７２３号明細書“Method for Manufacturing Bipolar Transistor Having Reduced Base-Collector Parasitic Capacitance”
【特許文献２】米国特許第５，１２８，２７１号明細書“High Performance Vertical Bipolar Transistor Structure via Self-aligning Processing Techniques”
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、バイポーラ・トランジスタ構造、特に、寄生容量を低減したバイポーラ・トランジスタ構造およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、バイポーラ・トランジスタにおいてＣcbの寄生成分を低減させる構造的変形が、他のパラメータへの悪影響を最小にして提供される。特に、コレクタとベースとの間の過剰な重なり領域を、外部ベース領域を形成する前に、部分的に除去して、誘電体で充てんする。誘電体は、コレクタと外部ベースとを分離し、ドーパント拡散に対するバリアとして働き、Ｃcbの寄生成分を低減する。典型的なシリコンをベースとしたバイポーラ・トランジスタにおけるＣcbの寄生成分は、デバイスの外部ベース部分（extrinsic part）に形成されたベース・コレクタのＰＮ接合の空乏領域の存在の結果である。本発明によれば、このようなトランジスタにおける寄生容量は、空乏領域内に低い誘電率の材料を用いることによって低減される。というのは、シリコンは高い誘電率を有するからである。
【０００９】
本発明によれば、シリコン空乏領域が、低誘電率の誘電体材料で、部分的にまたは全部が置き換えられる。実施例によれば、誘電体の１つの選択は、酸化シリコンであり、その誘電率は、シリコンの３３％であり、容量をかなり低減する。
【００１０】
本発明によれば、縦型バイポーラ・トランジスタが、上面を有するシリコン半導体基板内に形成される。基板内には、誘電体材料よりなり内側端部と上面とを有するＳＴＩ領域が形成される。ドープト・コレクタ領域が、基板内であって、１対のＳＴＩ領域の間に形成される。カウンタドープト・真性ベース領域が、基板の上面であって、１対のＳＴＩ領域の間に形成される。真性ベース領域と１対のＳＴＩ領域との間にマージンがあり、真性ベース領域はエッジを有する。ドープト・エミッタ領域が、真性ベース領域上に、エッジから離れて形成される。誘電体材料よりなる浅い分離エクステンション領域が、ＳＴＩ領域と真性ベース領域との間のマージン内に形成され、真性ベース領域のエッジと並置される。外部ベース領域が、浅い分離エクステンション領域を覆い、真性ベース領域上に部分的に延びて物理的および電気的に接触する。これにより、浅い分離エクステンション領域は、バイポーラ・トランジスタのベース／コレクタ間寄生容量を低減する。好ましくは、浅い分離エクステンション領域は、エミッタに整合されているか、あるいは浅い分離エクステンション領域は、エミッタに整合されていない。
【００１１】
好ましくは、浅い分離エクステンション領域は、酸化されたドープト・シリコンと付着された酸化シリコンとよりなるグループから選択された酸化物材料で形成されている。好ましくは、浅い分離エクステンション領域は、ＳＴＩ領域よりも低い誘電率を有する材料で形成されており、浅い分離エクステンション領域は、ＳＴＩ領域の内側端部および上面に重なっている。好ましくは、浅い分離エクステンション領域は、真性ベース領域のエッジの下に延びている。好ましくは、真性ベース領域は、ドープト多結晶シリコンおよびシリコン・ゲルマニウムよりなるグループから選択された材料よりなる。好ましくは、浅い分離エクステンション領域は、ドープト・コレクタ領域内に延びて、ドープト・コレクタ領域の抵抗を変化させる。
【００１２】
本発明の他の態様によれば、縦型バイポーラ・トランジスタが、上面を有するシリコン半導体基板内に形成される。基板内には、誘電体材料よりなり内側端部と上面とを有するＳＴＩ領域が形成される。ドープト・コレクタ領域が、基板内であって、１対の前記ＳＴＩ領域の間に形成される。カウンタドープト・真性ベース領域が、基板の上面であって、１対のＳＴＩ領域の間に形成される。真性ベース領域と１対のＳＴＩ領域との間にマージンがあり、真性ベース領域はエッジを有する。真性ベース領域は、ドープト多結晶シリコンおよびシリコン・ゲルマニウムよりなるグループから選択された材料よりなる。ドープト・エミッタ領域が、真性ベース領域上に、エッジから離れて、ドープト・ポリシリコンで形成される。誘電体材料よりなる浅い分離エクステンション領域が、ＳＴＩ領域と真性ベース領域との間のマージン内に形成され、真性ベース領域のエッジと並置され、ＳＴＩ領域の内側端部および上面を覆う。外部ベース領域が、浅い分離エクステンション領域を覆い、真性ベース領域上に部分的に延びて物理的および電気的に接触する。窒化シリコン・キャップが、エミッタ領域上に形成され、窒化シリコン側壁スペーサが、エミッタ領域の側壁上に形成される。これにより、浅い分離エクステンション領域は、バイポーラ・トランジスタのベース／コレクタ間寄生容量を低減する。
【００１３】
好ましくは、浅い分離エクステンション領域は、エミッタに自己整合されているか、あるいは浅い分離エクステンション領域は、エミッタに自己整合されていない。浅い分離エクステンション領域は、基板の酸化物で形成されている。浅い分離エクステンション領域は、ＳＴＩ領域よりも低い誘電率を有する材料で形成されている。浅い分離エクステンション領域は、真性ベース領域のエッジの下に延びている。
【００１４】
本発明の他の態様によれば、上面を有するシリコン半導体基板内に形成された縦型バイポーラ・トランジスタの形成方法は、基板内に形成され、誘電体材料よりなり内側端部と上面とを有するＳＴＩ領域を形成する工程と、基板内であって、１対のＳＴＩ領域の間に形成されたドープト・コレクタ領域を形成する工程と、基板の上面であって、１対のＳＴＩ領域の間に形成されたカウンタドープト・真性ベース領域を形成する工程とを含み、真性ベース領域と１対のＳＴＩ領域との間にマージンがあり、真性ベース領域はエッジを有し、真性ベース領域上に、エッジから離れて形成されたドープト・エミッタ領域を形成する工程と、ＳＴＩ領域と真性ベース領域との間のマージン内に形成され、真性ベース領域のエッジと並置された誘電体材料よりなる浅い分離エクステンション領域を形成する工程と、浅い分離エクステンション領域を覆い、真性ベース領域上に部分的に延びて物理的および電気的に接触する外部ベース領域を形成する工程とを含み、浅い分離エクステンション領域は、バイポーラ・トランジスタのベース／コレクタ間寄生容量を低減する。
【００１５】
好ましくは、浅い分離エクステンション領域を、酸化またはＲＩＥよりなるグループより選択された方法によって形成し、分離エクステンション・リセスを形成し、この分離エクステンション・リセスを誘電体材料で充てんする。前記浅い分離エクステンション領域は、エミッタに自己整合されているか、あるいは浅い分離エクステンション領域は、エミッタに自己整合されていない。
【００１６】
好ましくは、バイポーラ・トランジスタを形成する方法は、浅い分離エクステンション領域を形成する工程が、ＳＴＩ領域の内側端部および上面に浅い分離エクステンション領域を重ねる工程を含み、基板上に熱酸化物層を形成する工程と、アクティブ領域を画成する基板内の浅いトレンチ分離（ＳＴＩ）領域と、このアクティブ領域から離れた位置にあるコレクタ・リーチスルー領域とを形成する工程と、アクティブ領域の上に第１の窒化シリコン層を形成する工程と、第１の窒化シリコン層から離れた位置に、第１の酸化シリコン層と、第１のアンドープト・ポリシリコン層と、第２の酸化シリコン層とからなるスタックを形成し、コレクタ・リーチスルー領域を覆い、ＳＴＩ領域を部分的に覆う工程と、第１の窒化シリコン層を除去する工程と、アクティブ領域上に真性ベース・エピタキシャル層を形成する工程と、第３の酸化シリコン層と、第２のアンドープト・ポリシリコン層と、第２の窒化シリコン層とからなる犠牲エミッタ・スタックを、犠牲エミッタ・スタックの各側面に露出部分を残して、アクティブ領域の部分上の中央に形成する工程とをさらに含む。
【００１７】
本発明は、第１のＳＴＩ形成を、浅い分離エクステンション（すなわち第２の浅い分離エクステンション）形成から分離して、寄生容量を低減している。この特許文献２との主要な差は、確実な製造プロセスおよび柔軟なデバイス性能調整を多くの方法で可能にしている。前記多くの方法のいくつかを、以下に示す。
【００１８】
（１）本発明の技法は、ＳＴＩおよび浅い分離エクステンションが独立に形成される、ＢｉＣＭＯＳを製造するＣＭＯＳデバイス製造技法と両立する。
（２）本発明は、寄生容量をさらに低減するために浅い分離エクステンションを形成するのに、ＳＴＩの形成に用いられる材料とは異なる誘電体材料を用いることを可能にする。
（３）本発明は、真性ベースの領域のＲＩＥの端部に露出したＳＴＩ部分を自己整合エッジとして用いて、ＲＩＥをコレクタ領域に実行する。
（４）本発明は、ＳＴＩ内のコレクタ領域の形状を調整するために用いることのできる、コレクタ領域の部分的な除去を可能とする。
（５）本発明は、隆起した外部ベース領域を用い、外部ベース領域を形成するためのＳＴＩ酸化シリコンの部分的除去を必要としない。
【発明を実施するための最良の形態】
【００１９】
図２〜図２９は、本発明によるデバイス１０の製造プロセスを説明する断面図である。
【００２０】
図２は、製造プロセスの初期段階におけるデバイス１０の断面図である。デバイス１０は、通常の方法によって薄い熱酸化物層ＴＯＸで覆われたドープト・シリコン半導体基板１１を有している。
Ｎドープト・コレクタ領域の形成
図３は、１組のリセスが基板１１の表面に形成された後の図２のデバイス１０を示す。リセスは、酸化シリコンよりなる浅いトレンチ分離（ＳＴＩ）領域１４で充てんされている。ＳＴＩ領域１４は、基板１１内に形成されて、これらＳＴＩ領域間に、シリコン・アクティブ領域ＡＡ，コレクタ領域Ｃ，コレクタ・リーチスルー領域ＲＴを画成している。アクティブ領域ＡＡおよびリーチスルー領域ＲＴは、ＳＴＩ領域１４の間にある薄い熱酸化物層ＴＯＸの下側に配置されている。ＳＴＩ領域１４は、ＰＥＣＶＤ，ＲＴＣＶＤ，ＯＺＯＮＥ，ＴＥＯＳ，ＬＰＣＶＤを含むプロセスのグループから選ばれたプロセスによって形成されたあらゆる形態の酸化シリコンよりなる。ＮＰＮバイポーラ・トランジスタの場合、トランジスタのコレクタ領域Ｃを含むアクティブ領域ＡＡは、当業者には明らかなように、Ｎ形ドーパントをイオン注入することにより、あるいはその場ドープト・エピタキシャル成長によって、ドープされる。
【００２１】
図４は、窒化シリコンよりなる第１の薄い保護層ＳＮ１をブランケット付着し、続いてアクティブ領域から離れた位置に窓Ｗ１／Ｗ１′を有する第１のフォトレジスト・マスクＰＲ１を形成して、シリコン基板１１内のアクティブ領域ＡＡ上の窒化シリコンよりなる第１の薄い保護層をパターニングするために用意した後の図３のデバイス１０を示す。
【００２２】
図５は、アクティブ領域ＡＡから離れた位置にある、窒化シリコンよりなる薄い第１の保護層ＳＮ１の部分をエッチングして、アクティブ領域ＡＡから離れた位置にある、ＳＴＩ領域１４の表面の一部分と、リーチスルー領域ＲＴ上の熱酸化物とを露出させた後の図４のデバイスを示す。第１のフォトレジスト・マスクＰＲ２を除去して、窒化シリコンよりなる薄い第１の保護層ＳＮ１の一部分を、アクティブ領域ＡＡおよび隣接するＳＴＩ領域１４の一部分上に残す。
【００２３】
図６は、コンフォーマルな、酸化シリコンＯＸ１よりなる薄膜と、アンドープト・ポリシリコンＵＰ１と、第２の酸化シリコン層ＯＸ２とからなるスタックを付着した後に、中央窓Ｗ２を有する第２のパターニング・フォトレジスト・マスクＰＲ２が形成された後の図５のデバイス１０を示す。中央窓は、下側の第１の窒化シリコン層ＳＮ１の残りの部分のエッジを越えて、真性ベース領域のエピタキシャル成長に用いられる開口を形成している。
【００２４】
図７は、第１の窒化シリコン層ＳＮ１上にある、露出している酸化シリコン層ＯＸ１／アンドープト・ポリシリコン層ＵＰ１／酸化シリコン層ＯＸ２のスタックを除去するＲＩＥエッチング工程の後の図６のデバイス１０を示す。次に、第２のフォトレジスト・マスクＰＲ２を、デバイス１０から除去する。
【００２５】
図８は、第１の窒化シリコン層ＳＮ１を、ウェット・エッチャントすなわちホット・リン酸で除去し、熱酸化物層ＴＯＸおよび露出している第２の酸化シリコン層ＯＸ２を、ウェット・エッチャントすなわちＨＦ酸でエッチング除去した後の図７のデバイス１０を示す。
【００２６】
図９は、単結晶アクティブ領域ＡＡの露出表面上に、真性ベース層ＩＢをエピタキシャル成長し、同時に、ＳＴＩ領域１４と、第１のアンドープト・ポリシリコン層ＵＰ１および第１の酸化シリコン層ＯＸ１よりなる残りのスタックとの上へ、第１のドープト多結晶シリコン層ＤＰＩを形成した後の図８のデバイス１０を示す。真性ベース層ＩＢとドープト・ポリシリコン層ＤＰ１とは、低温エピタキシ（ＬＴＥ）により付着され、縦型トランジスタのコレクタ領域を有するアクティブ領域ＡＡ上に、Ｐドープされた結晶半導体シリコン（Ｓｉ）またはシリコン・ゲルマニウム（Ｓｉ−Ｇｅ）の真性ベース領域よりなるＰドープト真性ベース層ＩＢを形成する。また、シリコン基板１１内のアクティブ領域ＡＡ上に、真性ベース層ＩＢを付着するＬＴＥプロセスは、第１のＰドープト多結晶シリコン層ＤＰ１を同時に形成する。
【００２７】
図１０は、第３の酸化シリコン層ＯＸ３／第２のアンドープト・ポリシリコン層ＵＰ２／第２の窒化シリコン層ＳＮ２よりなるコンフォーマル層のスタックを、真性ベース層ＩＢおよび第１のドープト・ポリシリコン層ＤＰ１を覆って、デバイス１０上に付着した後の図９のデバイス１０を示す。
【００２８】
次に、エミッタ・ペデスタルＥＰが形成される（図１１に示されているように）位置から離れた位置にある窓Ｗ３を有する第３のフォトレジスト・マスクＰＲ３を、後の工程でエミッタ・ペデスタルおよび隆起外部ベース領域とを形成するために、パターニングする。
【００２９】
図１１は、第２の窒化シリコン層ＳＮ２およびアンドープト・ポリシリコン層ＵＰ２を含む図１０において付加されたスタックの上部層を、マスクＰＲ３内の窓Ｗ３を経てＲＩＥエッチングした後の図１０のデバイス１０を示す。次に、第３のフォトレジスト・マスクＰＲ３を除去する。アクティブ領域ＡＡ上の中央にあるエミッタ・ペデスタルＥＰの両側に、隆起外部ベース領域ＰＥＲを形成する第３の酸化シリコン層ＯＸ３上で、エッチングは停止する。
【００３０】
図１２は、エミッタ・ペデスタルＥＰの側面、および隆起外部ベース領域から離れた位置にあるスタックの側面に、窒化シリコンよりなる側壁スペーサＳＮ３を形成し、これにより第２の窒化シリコン層ＳＮ２およびアンドープト・ポリシリコン層ＵＰ２の露出側壁を覆った後の図１１のデバイス１０を示す。
【００３１】
図１３は、酸化シリコン・スペーサＯＸ４を形成して、図１４，図１５，図１６に示される工程による分離エクステンション領域ＩＥの形成に適合したエクステンション窓ＥＷを、エミッタ・ペデスタルＥＰに対して自己整合で与えた後の図１２のデバイス１０を示す。スペーサＯＸ４は、エクステンション窓ＥＷ内の露出ドープト・ポリシリコン層ＤＰ１をエッチングして、分離エクステンション領域ＩＥおよび図１４に示すようにドープト・シリコン層ＤＰＩがエッチング除去された分離エクステンション領域Ｒ１を形成するためにＲＩＥを用いる際に、ハード・マスクとして用いられる。スペーサＯＸ４の幅は、ＲＩＥの際にエミッタ・ペデスタルＥＰの周辺領域を画成して保護し、図１６に示されるように、真性ベース層ＩＢと外部ベース・ポリシリコン層ＤＰ２との間に、コンタクト領域を与える。
【００３２】
図１４は、ハードマスクとして酸化シリコン・スペーサＯＸ４を用いて、露出真性ベース層ＩＢとＳＴＩ上のドープト・ポリシリコン層ＤＰＩを経て、アクティブ領域ＡＡ内のコレクタ領域Ｃ内へエッチングして、スペーサＯＸ４とエミッタ・ペデスタルＥＰに隣接する浅いトレンチ分離（ＳＴＩ）領域１４との間のエミッタ・ペデスタルＥＰの周りに分離エクステンション・リセスＲ１を形成する。後のプロセスにおいて、酸化シリコンを、図１６に示すように分離エクステンション・リセスＲ１に付着することによって、分離エクステンション領域ＩＥが形成される。コレクタ領域Ｃ内に形成された分離エクステンション・リセスＲ１の幅および深さは、寄生容量を低減するように最適化される。さらに、アクティブ領域ＡＡ内のコレクタ領域Ｃ内の分離エクステンション・リセスＲ１は、最終のコレクタ構造を決定する。したがって、分離エクステンション・リセスＲ１の幅および深さは、当業者には明らかなように、コレクタ抵抗を調整するように最適化できる。
【００３３】
図１５は、分離エクステンション・リセス（またはトレンチ）Ｒ１を充てんするように、コンフォーマル酸化シリコン層ＯＸ５を付着して、エミッタ・ペデスタルＥＰの周りへの分離エクステンション領域ＩＥの形成を準備した後の図１４のデバイス１０を示す。
【００３４】
図１６は、酸化物層ＯＸ５を平坦化し、真性ベース層ＩＢまでエッチングまたはリセスして、分離エクステンション領域ＩＥを形成した後の図１５のデバイス１０を示す。
【００３５】
図１３〜図１６は、第１のエクステンション・トレンチ分離ＳＴＩ領域の形成とは独立に、浅い分離エクステンション領域ＩＥ（第２の浅い分離領域）が、いかに形成されるかを示している。分離エクステンション領域ＩＥ（第２の浅い分離領域）の形成のこの分離は、第１の浅いトレンチ分離ＳＴＩ領域が、バイポーラ・デバイスおよびＣＭＯＳデバイスの両方に共通ならば、ここで説明するバイポーラ・トランジスタが、ＢｉＣＭＯＳを製造する通常のＣＭＯＳと両立することを可能にする。分離エクステンション領域ＩＥの形成のこの分離は、また、分離エクステンション・リセスＲ１の深さと、第１の浅いトレンチ分離ＳＴＩ材料の誘電体特性とは異なる誘電体特性を有する異なる材料を用いるオプションとに対する調整により、ベース／コレクタ間寄生容量の低減を調整することを可能にする。例えば、酸化シリコン層ＯＸ５の代わりに低誘電率の異なる材料を用いて分離エクステンション・リセスＲ１を充てんして、寄生容量をさらに低減することができる。低誘電率を有するこのような材料は、ＳｉＬＫ，フッ化酸化物，多孔性酸化物を含むが、これらに限定されるものではない。
【００３６】
図１７は、ドープト・ポリシリコン層ＤＰ２を付着し、平坦化およびリセスして隆起外部ベース層ＤＰ２を形成した後の図１６のデバイス１０を示す。図１７は、また、真性ベース層ＩＢと外部ベース・ドープト・ポリシリコン層ＤＰ２との間の周辺コンタクト領域を示す。外部ベース領域は、図１４に示される酸化シリコン・スペーサＯＸ４によって画成され、保護されていた。
【００３７】
図１８は、分離酸化物ＯＸ６を付着し、分離酸化物ＯＸ６を平坦化およびリセスして、エミッタ・ペデスタルＥＰおよび層ＳＮ２／ＵＰ２のラテラル・スタックを露出させた後の図１７のデバイス１０を示す。
【００３８】
図１９は、窒化シリコン層ＳＮ２をＲＩＥエッチングし、エミッタ・ペデスタルＥＰを除去して、分離スタックＩＳ間にエミッタ開口ＥＯを形成した後の図１８のデバイス１０を示す。分離スタックＩＳは、分離酸化物ＯＸ６で覆われているドープト外部ベース・ポリシリコン層ＤＰ２のスタックで形成されている。窒化シリコン・スペーサＳＮ３もＲＩＥまたはウェット・エッチングで除去され、第３の酸化シリコン層ＯＸ３の上面が露出される。
【００３９】
図２０は、分離スタックＩＳの側壁上に、最終の窒化シリコン・スペーサＳＮ４を形成した後の図１９のデバイス１０を示す。
【００４０】
図２１は、エミッタ開口ＥＯの底部およびフィールドにある第３の酸化シリコン層ＯＸ３の露出部分を除去し、真性ベース層ＩＢの上面を露出させた後の図２０のデバイス１０を示す。
【００４１】
図２２は、ドープト・エミッタ・ポリシリコンＤＰ３よりなるコンフォーマル層を付着し、ハードマスクＨＭ′として働く窒化シリコンのコンフォーマル層を付着した後の図２１のデバイス１０を示す。パターニングされた第４のフォトレジスト・マスクＰＲ４を、図２３に示されるようにエミッタを形成するために用いられる層ＤＰ３／ＨＭ上に形成する。マスクＰＲ４は、分離スタックＩＳと重なる。
【００４２】
図２３は、窒化シリコン層ＨＭ′をエッチングして、ハードマスクＨＭを形成し、マスクＰＲ４を除去した後の図２２のデバイス１０を示す。次に、ドープト・エミッタ・ポリシリコン層ＤＰ３，ドープト・ポリシリコン層ＤＰ１（窒化シリコン・スペーサＳＮ４から離れた位置にある），アンドープト・ポリシリコン層ＵＰ１をＲＩＥエッチングして、エミッタＥを形成し、コレクタ・リーチスルー領域ＲＴを露出させる。
【００４３】
図２４は、ドープト外部ベース・ポリシリコン層ＤＰ２上の分離酸化シリコン層ＯＸ６と、窒化シリコン・スペーサＳＮ４の外側部分とを除去した後の図２３のデバイス１０を示す。
【００４４】
図２５は、エミッタ・スタックＥの側壁上に窒化シリコン・スペーサＳＮ５を形成した後の図２４のデバイス１０を示す。
【００４５】
図２６は、露出した外部ベース層ＤＰ２およびコレクタ・リーチスルー領域ＲＴ上にシリサイドＳＣＤの層を形成した後の図２５のデバイス１０を示す。シリサイド層の形成は、ポリシリコン表面のシリサイド化技術の当業者には周知のプロセスによって行われる。
【００４６】
図２７は、デバイス全体上に窒化シリコン層ＳＮ６よりなる薄いコンフォーマル層を付着した後の図２６のデバイス１０を示す。
【００４７】
図２８は、コンフォーマル窒化シリコン層ＳＮ６により覆われたデバイス１０上に、酸化シリコンよりなる厚いブランケット層ＯＸ７を付着した後の図２７のデバイス１０を示す。酸化シリコン層ＯＸ７は、コンタクトを形成するために、平坦化されている。次に、フォトレジスト・マスクＰＲ５のパターニングした層を、ビア・ホールＶＨ１，ＶＨ２，ＶＨ３に対する開口を有して設ける。これらビア・ホールを介して、エミッタＥへのコンタクトと、外部ベース層ＤＰ２上のベース・シリサイドＳＣＤへのコンタクトと、基板１１へのリーチスルーＲＴを経てコレクタ領域Ｃへのコンタクトとを形成する。ビアＶＨ１〜ＶＨ３は、酸化シリコン層ＯＸ７をエッチングし、フォトレジストＰＲ５を除去することによって形成される。
【００４８】
図２９は、コンフォーマル窒化シリコン層ＳＮ６と、エミッタ上の窒化シリコン・ハードマスクＨＭを、ＲＩＥエッチングし、金属層を付着し平坦化することによって、ビア金属コンタクトＶＩ１，ＶＩ２，ＶＩ３を形成した後の図２８のデバイス１０を示す。
【００４９】
図３０は、図２９のデバイス１０の変形であるデバイス１０Ａを示す。この構造は、次の点を除いて図２９の構造と同じように作製される。すなわち、シリコン基板１１のアクティブ領域ＡＡ内のコレクタ領域Ｃは、ウェットまたはＲＩＥ化学物質によってさらにエッチングされて、真性ベース領域ＩＢのアンダーカットＵＣを形成する。これは、図２〜図２９に示されるプロセスにおいて、アクティブ領域ＡＡ内のコレクタ領域Ｃをエッチングして、等方性エッチングで真性ベース領域ＩＢの下側に達するアンダーカットＵＣを形成することによって、図１４に示された工程で実現できる。このようなアンダーカットＵＣは、等方性ＲＩＥおよび／または次のようなエッチング化学物質を用いることによって実現できる。すなわち、エッチング化学物質は、ドーピング型，濃度，材料の種類に基づいて、アクティブ領域ＡＡ内のコレクタ領域Ｃと真性ベース領域ＩＢとの間で高い選択性を有している。例えば、シリコン・ゲルマニウム（ＳｉＧｅ）ベースおよびシリコン・コレクタを有するヘテロ接合バイポーラ・トランジスタの場合に、シリコンはシリコン・ゲルマニウムに対して高いエッチング選択性を有する、水酸化アンモニウム（ＮＨ4ＯＨ）を含むウェット・エッチングを用いることができる。アクティブ領域ＡＡ内のコレクタ領域Ｃへの分離エクステンション・リセスＲ１の幅，深さ，アンダーカットは、寄生容量を低減するように最適化される。さらに、コレクタ領域Ｃ内の分離エクステンション・リセスＲ１は、最終のコレクタ構造を決定する。したがって、分離エクステンション・リセスＲ１の幅，深さ，アンダーカットを、当業者によって十分に理解されるように、最適化してコレクタ抵抗を調整することができる。
【００５０】
図３１は、図２９のデバイス１０の他の変形であるデバイス１０Ｂを示す。この構造は、次の点を除いて図２９の構造と同じように作製される。すなわち、図１３において、真性ベース領域ＩＢと、浅いトレンチ分離ＳＴＩ上のドープト・ポリシリコン層ＤＰ１との露出部分を酸化して、分離エクステンション領域ＩＥを形成する。この場合、図１３後の処理フロー工程は、図１７にとぶ。
【００５１】
図３２〜図３５は、図２９および図３０に示されるデバイス１０および１０Ａを作製する際に非自己整合で浅い分離エクステンションＩＥを形成するための、図７〜図２９に示されるプロセスの変形工程の断面図を示す。マスクＰＲ６を用いて、真性ベースＩＢの領域と、第１の浅いトレンチ分離上の第１のドープト・ポリシリコン層ＤＰ１とを、画成し露出させて、エミッタ・ペデスタルＥＰを形成する前に、分離エクステンション領域ＩＥを形成する。図３２および図３３の処理工程は、図１３〜図１６の処理工程を置き換える。
【００５２】
図３２は、デバイス１０上に真性ベース層ＩＢおよび第１のドープト・ポリシリコン層ＤＰ１を覆うように、酸化シリコン層ＯＸ３を付着した後の図９のデバイス１０を示す。次に、窓Ｗ６を有するフォトレジスト・マスクＰＲ６をパターニングして、後の工程で分離エクステンション領域ＩＥを形成する。
【００５３】
図３３は、マスクＰＲ６内の窓Ｗ６を経て、酸化シリコン層ＯＸ３にＲＩＥエッチングを行い、エクステンション窓ＥＷ′を形成した後の図３２のデバイス１０を示す。エッチングは、真性ベース層ＩＢの領域上で停止し、真性ベース層ＩＢの右エッジおよび左エッジ、および第１のドープト・ポリシリコン層を露出させる。この第１のドープト・ポリシリコン層ＤＰ１は、分離エクステンションＩＥを形成するために、ＲＩＥエッチングされる。次に、フォトレジスト・マスクＰＲ６を除去する。エクステンション窓ＥＷ′の内側の酸化シリコン層ＯＸ３の幅は、エミッタ・ペデスタルＥＰの領域とエミッタ・ペデスタルＥＰの周辺領域とを画成し保護して、ＲＩＥエッチングの際に、真性ベース層ＩＢと外部ベース・ポリシリコン層ＤＰ２との間に、コンタクト領域を与える（図１７に示す）。
【００５４】
図３４は、露出した真性ベース層３４とＳＴＩ上のドープト・ポリシリコンＤＰ１を、酸化シリコン層ＯＸ３をハードマスクとして用いて、アクティブ領域ＡＡ内のコレクタ領域ＣにまでＲＩＥエッチングした後の図３３のデバイス１０を示す。ＲＩＥエッチングは、真性ベース層ＩＢと浅いトレンチ分離ＳＴＩとの間に、分離エクステンション・リセスＲ１′を形成する。
【００５５】
図３５は、酸化シリコン層ＯＸ３をウェット・エッチングで除去し、コンフォーマル酸化シリコン層ＯＸ５を付着して、分離エクステンション・リセス（またはトレンチ）Ｒ１′を充てんして、分離エクステンション領域ＩＥ′を形成した後の図３４のデバイス１０を示す。次に、処理フローは、図１０の工程から進み、図１３〜図１６の工程をとばして、図２９および図３０に示すデバイス１０および１０Ａを作製する。
【００５６】
図３６〜図３８は、図３２に示したものと同じマスクＰＲ６を用いて、図３１に示されたデバイス１０Ｂを作製する際に非自己整合で浅い分離エクステンションＩＥを形成するための、図３２〜図３５に示されるプロセスの変形の断面図を示す。マスクＰＲ６を用いて、真性ベースＩＢの領域と、第１の浅いトレンチ分離上の第１のドープト・ポリシリコンＤＰ１とを画成し露出させて、エミッタ・ペデスタルＥＰを形成する前に、分離エクステンション領域ＩＥを形成する。図３６〜図３８の処理工程は、図１３〜図１６の処理工程を置き換える。
【００５７】
図３６は、デバイス１０上に真性ベースＩＢおよび第１のドープト・ポリシリコン層ＤＰ１を覆うように、酸化シリコン層ＯＸ３を付着した後の図９のデバイス１０を示す。次に、窓Ｗ６を有するフォトレジスト・マスクＰＲ６をパターニングして、続く工程で分離エクステンション領域ＩＥを形成する。
【００５８】
図３７は、マスクＰＲ６内の窓Ｗ６を経て、酸化シリコン層ＯＸ３にＲＩＥエッチングを行い、エクステンション窓ＥＷ′を形成した後の図３６のデバイス１０を示す。エッチングは、真性ベース層ＩＢおよび第１のドープト・ポリシリコン層ＤＰ１の領域上で停止し、酸化して分離エクステンションＩＥを形成する。次に、フォトレジスト・マスクＰＲ６を除去する。エクステンション窓ＥＷ′の内側の酸化シリコン層ＯＸ３の幅は、エミッタ・ペデスタルＥＰの領域とエミッタ・ペデスタルＥＰの周辺領域とを画成し保護して、ＲＩＥエッチングの際に、真性ベース層ＩＢと外部ベース・ポリシリコン層ＤＰ２との間に、コンタクト領域を与える（図１７に示す）。
【００５９】
図３８は、図３７の真性ベース装置ＩＢの露出領域と浅いトレンチ分離ＳＴＩ上のドープト・ポリシリコンＤＰ１を酸化して、分離エクステンション領域ＩＥ′を形成した後の図３７のデバイス１０を示す。次に、処理フローは、図１０の工程から進み、図１３〜図１６の工程をとばして、図３１に示したデバイス１０Ｂを作製する。
【００６０】
本発明を、特定の実施例によって説明したが、当業者であれば、本発明の趣旨および範囲内で変更して本発明を実施できることがわかるであろう。すなわち、変更は本発明の趣旨および範囲内を逸脱することなしに好適かつ詳細に行うことができる。したがって、このようなすべての変更は、本発明の範囲内にある。
【００６１】
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）シリコン半導体基板内に形成された縦型バイポーラ・トランジスタであって、
上面を有する前記基板と、
前記基板内に形成され、誘電体材料よりなり内側端部と上面とを有する浅いトレンチ分離（ＳＴＩ）領域と、
前記基板内であって、１対の前記ＳＴＩ領域の間に形成されたドープト・コレクタ領域と、
前記基板の上面であって、前記１対のＳＴＩ領域の間に形成されたカウンタドープト・真性ベース領域とを備え、前記真性ベース領域と前記１対のＳＴＩ領域との間にマージンがあり、前記真性ベース領域はエッジを有し、
前記真性ベース領域上に、前記エッジから離れて形成されたドープト・エミッタ領域と、
前記ＳＴＩ領域と前記真性ベース領域との間の前記マージン内に形成され、前記真性ベース領域の前記エッジと並置された誘電体材料よりなる浅い分離エクステンション領域と、
前記浅い分離エクステンション領域を覆い、前記真性ベース領域上に部分的に延びて物理的および電気的に接触する外部ベース領域とを備えた縦型バイポーラ・トランジスタ。
（２）前記浅い分離エクステンション領域は、前記エミッタに整合されている、上記（１）に記載の縦型バイポーラ・トランジスタ。
（３）前記浅い分離エクステンション領域は、前記エミッタに整合されていない、上記（１）に記載の縦型バイポーラ・トランジスタ。
（４）前記浅い分離エクステンション領域は、酸化されたドープト・シリコンと付着された酸化シリコンとよりなるグループから選択された酸化物材料で形成されている、上記（１）に記載の縦型バイポーラ・トランジスタ。
（５）前記浅い分離エクステンション領域は、前記ＳＴＩ領域よりも低い誘電率を有する材料で形成されている、上記（１）に記載の縦型バイポーラ・トランジスタ。
（６）前記浅い分離エクステンション領域は、前記ＳＴＩ領域の前記内側端部および前記上面に重なっている、上記（１）に記載の縦型バイポーラ・トランジスタ。
（７）前記浅い分離エクステンション領域は、前記真性ベース領域のエッジの下に延びている、上記（１）に記載の縦型バイポーラ・トランジスタ。
（８）前記真性ベース領域は、ドープト多結晶シリコンおよびシリコン・ゲルマニウムよりなるグループから選択された材料よりなる、上記（１）に記載の縦型バイポーラ・トランジスタ。
（９）前記浅い分離エクステンション領域は、ドープト・コレクタ領域内に延びて、ドープト・コレクタ領域の抵抗を変化させる、上記（１）に記載の縦型バイポーラ・トランジスタ。
（１０）シリコン半導体基板内に形成された縦型バイポーラ・トランジスタであって、
上面を有する前記基板と、
前記基板内に形成され、誘電体材料よりなり内側端部と上面とを有する浅いトレンチ分離（ＳＴＩ）領域と、
前記基板内であって、１対の前記ＳＴＩ領域の間に形成されたドープト・コレクタ領域と、
前記基板の上面であって、前記１対のＳＴＩ領域の間に形成されたカウンタドープト・真性ベース領域とを備え、前記真性ベース領域と前記１対のＳＴＩ領域との間にマージンがあり、前記真性ベース領域はエッジを有し、
前記真性ベース領域は、ドープト多結晶シリコンおよびシリコン・ゲルマニウムよりなるグループから選択された材料よりなり、
前記真性ベース領域上に、前記エッジから離れて、ドープト・ポリシリコンで形成されたドープト・エミッタ領域と、
前記ＳＴＩ領域と前記真性ベース領域との間の前記マージン内に形成され、前記真性ベース領域の前記エッジと並置された誘電体材料よりなり、前記ＳＴＩ領域の前記内側端部および上面を覆う浅い分離エクステンション領域と、
前記浅い分離エクステンション領域を覆い、前記真性ベース領域上に部分的に延びて物理的および電気的に接触する外部ベース領域と、
前記エミッタ領域上に形成された窒化シリコン・キャップおよび前記エミッタ領域の側壁上に形成された窒化シリコン側壁スペーサとを備えた縦型バイポーラ・トランジスタ。
（１１）前記浅い分離エクステンション領域は、前記エミッタに整合されている、上記（１０）に記載の縦型バイポーラ・トランジスタ。
（１２）前記浅い分離エクステンション領域は、前記エミッタに整合されていない、上記（１０）に記載の縦型バイポーラ・トランジスタ。
（１３）前記浅い分離エクステンション領域は、前記基板の酸化物で形成されている、上記（１０）に記載の縦型バイポーラ・トランジスタ。
（１４）前記浅い分離エクステンション領域は、前記ＳＴＩ領域よりも低い誘電率を有する材料で形成されている、上記（１０）に記載の縦型バイポーラ・トランジスタ。
（１５）前記浅い分離エクステンション領域は、前記真性ベース領域のエッジの下に延びている、上記（１０）に記載の縦型バイポーラ・トランジスタ。
（１６）上面を有するシリコン半導体基板内に形成された縦型バイポーラ・トランジスタの製造方法であって、
前記基板内に形成され、誘電体材料よりなり内側端部と上面とを有する浅いトレンチ分離（ＳＴＩ）領域を形成する工程と、
前記基板内であって、１対の前記ＳＴＩ領域の間に形成されたドープト・コレクタ領域を形成する工程と、
前記基板の上面であって、前記１対のＳＴＩ領域の間に形成されたカウンタドープト・真性ベース領域を形成する工程とを含み、前記真性ベース領域と前記１対のＳＴＩ領域との間にマージンがあり、前記真性ベース領域はエッジを有し、
前記真性ベース領域上に、前記エッジから離れて形成されたドープト・エミッタ領域を形成する工程と、
前記ＳＴＩ領域と前記真性ベース領域との間の前記マージン内に形成され、前記真性ベース領域の前記エッジと並置された誘電体材料よりなる浅い分離エクステンション領域を形成する工程と、
前記浅い分離エクステンション領域を覆い、前記真性ベース領域上に部分的に延びて物理的および電気的に接触する外部ベース領域を形成する工程とを含む縦型バイポーラ・トランジスタの製造方法。
（１７）前記浅い分離エクステンション領域を、酸化またはＲＩＥよりなるグループより選択された方法によって形成し、分離エクステンション・リセスを形成し、この分離エクステンション・リセスを誘電体材料で充てんする、上記（１６）に記載の方法。
（１８）前記浅い分離エクステンション領域は、前記エミッタに整合されている、上記（１６）に記載の方法。
（１９）前記浅い分離エクステンション領域は、前記エミッタに整合されていない、上記（１６）に記載の方法。
（２０）前記ＳＴＩ領域の前記内側端部および前記上面に重ねて、前記浅い分離エクステンション領域を形成する工程と、
前記基板上に熱酸化物層を形成する工程と、
アクティブ領域を画成する前記基板内の浅いトレンチ分離（ＳＴＩ）領域と、このアクティブ領域から離れた位置にあるコレクタ・リーチスルー領域とを形成する工程と、
前記アクティブ領域の上に第１の窒化シリコン層を形成する工程と、
前記第１の窒化シリコン層から離れた位置に、第１の酸化シリコン層と、第１のアンドープト・ポリシリコン層と、第２の酸化シリコン層とからなるスタックを形成し、前記コレクタ・リーチスルー領域を覆い、前記ＳＴＩ領域を部分的に覆う工程と、
前記第１の窒化シリコン層を除去する工程と、
前記アクティブ領域上に真性ベース・エピタキシャル層を形成する工程と、
第３の酸化シリコン層と、第２のアンドープト・ポリシリコン層と、第２の窒化シリコン層とからなる犠牲エミッタ・スタックを、前記犠牲エミッタ・スタックの各側面に露出部分を残して、前記アクティブ領域の部分上の中央に形成する工程とを含む、上記（１６）に記載の方法。
【図面の簡単な説明】
【００６２】
【図１】シリコン半導体基板上に形成された従来技術の縦型バイポーラ・トランジスタの断面図である。
【図２】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図３】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図４】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図５】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図６】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図７】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図８】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図９】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図１０】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図１１】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図１２】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図１３】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図１４】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図１５】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図１６】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図１７】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図１８】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図１９】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図２０】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図２１】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図２２】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図２３】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図２４】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図２５】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図２６】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図２７】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図２８】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図２９】分離エクステンションを形成するのに自己整合方法を用いる本発明によるデバイスの製造プロセスを説明する断面図である。
【図３０】分離エクステンションが真性ベース領域のエピタキシャル部分の下に延びている、図２９のデバイスの変形であるデバイスを示す図である。
【図３１】分離エクステンションを酸化により形成した、図２９のデバイスの他の変形を示す図である。
【図３２】分離エクステンションを形成するのに非自己整合方法を用いて、図２〜図２９のプロセスの変形であるデバイス１０Ｃの処理工程の断面図である。
【図３３】分離エクステンションを形成するのに非自己整合方法を用いて、図２〜図２９のプロセスの変形であるデバイス１０Ｃの処理工程の断面図である。
【図３４】分離エクステンションを形成するのに非自己整合方法を用いて、図２〜図２９のプロセスの変形であるデバイス１０Ｃの処理工程の断面図である。
【図３５】分離エクステンションを形成するのに非自己整合方法を用いて、図２〜図２９のプロセスの変形であるデバイス１０Ｃの処理工程の断面図である。
【図３６】分離エクステンションを酸化により形成する、図３２〜図３５のプロセスの変形であるデバイスの処理工程の断面図である。
【図３７】分離エクステンションを酸化により形成する、図３２〜図３５のプロセスの変形であるデバイスの処理工程の断面図である。
【図３８】分離エクステンションを酸化により形成する、図３２〜図３５のプロセスの変形であるデバイスの処理工程の断面図である。
【符号の説明】
【００６３】
１０  デバイス
１１  基板
１４  浅いトレンチ分離（ＳＴＩ）領域１４
ＡＡ  アクティブ領域
Ｃ  コレクタ領域
ＤＰ  ドープト・ポリシリコン層
ＥＰ  エミッタ・ペデスタル
ＥＷ  エクステンション窓
ＩＢ  真性ベース層
ＩＥ  分離エクステンション領域
ＩＳ  分離スタック
ＯＸ  酸化シリコン層
ＰＥＲ  隆起外部ベース領域
ＰＲ  フォトレジスト・マスク
Ｒ１  分離エクステンション・リセス
ＲＴ  リーチスルー領域
ＳＮ  窒化シリコン層
ＵＰ  アンドープト・ポリシリコン層
Ｗ  窓
【図１】
2004304190.tif 000003
【図２】
2004304190.tif 000004
【図３】
2004304190.tif 000005
【図４】
2004304190.tif 000006
【図５】
2004304190.tif 000007
【図６】
2004304190.tif 000008
【図７】
2004304190.tif 000009
【図８】
2004304190.tif 000010
【図９】
2004304190.tif 000011
【図１０】
2004304190.tif 000012
【図１１】
2004304190.tif 000013
【図１２】
2004304190.tif 000014
【図１３】
2004304190.tif 000015
【図１４】
2004304190.tif 000016
【図１５】
2004304190.tif 000017
【図１６】
2004304190.tif 000018
【図１７】
2004304190.tif 000019
【図１８】
2004304190.tif 000020
【図１９】
2004304190.tif 000021
【図２０】
2004304190.tif 000022
【図２１】
2004304190.tif 000023
【図２２】
2004304190.tif 000024
【図２３】
2004304190.tif 000025
【図２４】
2004304190.tif 000026
【図２５】
2004304190.tif 000027
【図２６】
2004304190.tif 000028
【図２７】
2004304190.tif 000029
【図２８】
2004304190.tif 000030
【図２９】
2004304190.tif 000031
【図３０】
2004304190.tif 000032
【図３１】
2004304190.tif 000033
【図３２】
2004304190.tif 000034
【図３３】
2004304190.tif 000035
【図３４】
2004304190.tif 000036
【図３５】
2004304190.tif 000037
【図３６】
2004304190.tif 000038
【図３７】
2004304190.tif 000039
【図３８】
2004304190.tif 000040