(57)【要約】【課題】ミリ波ないしサブミリ波帯で用いて有効なフィルタを提供する。【解決手段】フィルタは、導体１，２間に誘電体３を挟んで構成される。導体２は、階段状に形成され、導体１と導体２との間隔が、入力側から信号の伝送方向に向かって減少している。誘電体３は誘電体部分３１、３２、３３…に分かれ、出力は、誘電体部分３１、３２、３３…の側面から取り出される。【選択図】      図１
2004297514.tif 000002
【特許請求の範囲】
【請求項１】
誘電体線路を２枚の導体に挟んでなるフィルタであって、信号伝搬方向に沿って前記２枚の導体間の距離が減少することを特徴とするフィルタ。
【請求項２】
前記２枚の導体間の距離が階段状に減少する請求項１に記載のフィルタ。
【請求項３】
基板に形成された階段状凹部底面に形成された第１の導体と、
前記階段状凹部の導波方向側面に形成された第１の誘電体と、
前記第１の導体と前記第１の誘電体とに囲まれて形成され、誘電体線路となる第１の誘電体より誘電率の大きな第２の誘電体と、
前記第２の誘電体上に形成された第２の導体とを有し、
前記第１の導体及び前記第２の導体との間隔が、信号伝搬方向に沿って階段状に減少することを特徴とするフィルタ。
【請求項４】
出力信号が前記誘電体線路の側面から取り出される請求項１〜３のいずれか１項に記載のフィルタ。
【請求項５】
前記出力信号は、前記誘電体線路の側面の複数個所からの出力信号が演算処理されて取り出される請求項４に記載のフィルタ。
【請求項６】
前記演算処理は、位相調整して加算するものである請求項５に記載のフィルタ。
【請求項７】
前記位相調整は、伝搬距離を異ならせて行われる請求項６に記載のフィルタ。
【請求項８】
前記基板には、ＭＥＭＳ回路が組み込まれていることを特徴とする請求項３〜７のいずれか１項に記載のフィルタ。
【請求項９】
基板に階段状凹部を形成する工程と、
前記階段状凹部底面に第１の導体膜を成膜する工程と、
前記第１の導体膜上に、第１の誘電体を埋め込む工程と、
前記第１の誘電体内に前記第１の導体膜に達する溝を導波方向に形成し、第１の誘電体より誘電率の大きな第２の誘電体を埋め込む工程と
前記第２の誘電体上に第２の導体膜を成膜する工程
を有するフィルタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フィルタに関し、特にミリ波ないしサブミリ波帯のフィルタに関する。
【０００２】
【従来の技術】
近年の情報通信技術の著しい進展の中で、ミリ波ないしサブミリ波を利用する技術が、例えば無線ブロードバンド・ネットワーク用として期待され、また、ミリ波関連技術として、高周波応用ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）も注目されている。
【０００３】
【発明が解決しようとする課題】
ところで、ミリ波関連技術において、通信その他に必要な、安定で故障の少ないフィルタ（例えば３０ＧＨｚ帯におけるフィルタ）の要望があり、特にＭＥＭＳ回路に適合するフィルタが望まれている。
【０００４】
本発明は、上記課題に鑑み、ミリ波ないしサブミリ波帯で用いて有効なフィルタを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、前記目的を達成するために、２枚の導体で誘電体線路をはさみ、信号伝搬方向に沿って２枚の導体間の間隔が減少するように構成したフィルタ及びその製造方法を提供する。
【０００６】
２枚の導体間の間隔は階段状に減少するものでよい。
フィルタの出力は、誘電体線路の側面から取り出される。複数の個所から取り出された出力は適宜演算されて、所望の周波数成分を取り出すことができる。
【０００７】
本発明のフィルタは、基板上に導体膜で狭持される階段状の誘電体膜として構成され、また製造される。
【０００８】
【発明の実施の形態】
本発明は、非放射性誘電体線路（  Ｎｏｎｒａｄｉａｔｉｖｅ  Ｄｉｅｌｅｃｔｒｉｃ  Ｗａｖｅｇｕｉｄｅ：以下、「ＮＲＤガイド」という。）として知られているミリ波帯の伝送線路の機能に着目してフィルタとして構成したもので、本発明の原理を説明するために、まず、ＮＲＤガイドについて説明する。
【０００９】
図８は、ＮＲＤガイドを説明するための概念的な断面図である。ＮＲＤガイドは、誘電体Ｄを金属等の導体板Ｍで挟んで構成される。この導体板Ｍの間隔ｄを伝送すべき例えばミリ波の半波長以下に狭くすると、空気領域では遮断状態となりミリ波は存在できないが、誘電体Ｄ内では波長が短縮するため、伝送可能である。したがって、誘電体Ｄをミリ波の伝送線路とすれば、伝送すべきミリ波が周囲空間に放射することはなく、低損失で不要放射のない誘電体線路が実現できる。
【００１０】
このように、ＮＲＤガイドは、導体板の間隔ｄが小さくなれば伝送できる波長が短くなる。すなわち、信号をガイドする誘電体の厚み（導体板の間隔）によって伝送される信号の周波数の上限が決定されるので、導体板の間隔によって通過する信号周波数を選択できることになり、一種のフィルタが構成されることになる。本発明は、この点に着目したもので、信号の伝搬方向に沿って導体板の間隔を狭くすることにより、所望の周波数を取り出すフィルタを構成したものである。
【００１１】
以下、図１〜７を参照して、本発明の実施形態を説明する。
図１は、本発明のフィルタの１実施形態を示す概念図である。図２は、図１のＡ−Ａ断面を模式的に示したもので、本発明のフィルタ機能を説明するためのものである。
【００１２】
図１に示すように、本発明の１実施形態であるフィルタは、導体１，２間に誘電体３を挟んで構成されている。導体２は、階段状に形成され、誘電体３は、階段に対応して誘電体部分３１、３２、３３に分かれている。なお、誘電体３は、部分３１〜３３において材料は異ならない。誘電体部分３１、３２、３３に対応する導体１、２間の間隔ｄ１〜ｄ３が、ｄ１＞ｄ２＞ｄ３と、入力ＩＮ側から信号の伝送方向に向かって減少している。そして、信号出力は、図２に示すように、誘電体３の側面から取り出される。
【００１３】
今仮に、入力信号の周波数が、ｆ１＋ｆ２＋ｆ３（ｆ１＜ｆ２＜ｆ３）とし、導体間間隔ｄ１〜ｄ３が、間隔ｄ２では、周波数ｆ１を遮断し、間隔ｄ３では、周波数ｆ２（したがってｆ１）を遮断するように選択されていたとすると、誘電体部分３１から出力される周波数成分は、ｆ１＋ｆ２＋ｆ３であり、誘電体部分３２から出力される周波数成分は、ｆ２＋ｆ３であり、誘電体部分３３から出力される周波数成分は、ｆ３となる。このようにして、周波数ｆ３が分離されて取り出される。
【００１４】
図３は、図２に示した構造にバイパス３４を設けたものである。
仮に、入力信号ａの周波数が、ｆ１＋ｆ２＋ｆ３＋ｆ４＋ｆ５（ｆ１＜ｆ２＜ｆ３＜ｆ４＜ｆ５）であり、誘電体部分３１からの出力ｂ３１は、ｆ１＋ｆ２＋ｆ３＋ｆ４＋ｆ５であり、誘電体部分３２からの出力ｂ３２は、ｆ２＋ｆ３＋ｆ４＋ｆ５であるとする。バイパス部分３４についてみると、部分３１はその厚みがｄ１であり、部分３２はｄ２である。したがって、周波数成分ｆ１はバイパスを通って部分３１から部分３２へ進むことはできないが、その他の周波数成分ｆ２〜ｆ５はバイパス３４を通過できる。したがって、部分３１の出力路３１’では、部分３１の出力と部分３２の出力の両者が加算される。バイパス３４を周波数成分の平均的な半波長の奇数倍分の長さ（たとえば、３０ＧＨｚを考えると、半波長は０．５ｍｍである。）としておけば、部分３１の出力と部分３２の出力とは出力路３１’では位相が１８０°ずれるので、周波数ｆ１成分を残して他の周波数成分は打ち消しあう。したがって、部分３１から出力する信号はほとんどｆ１成分のみとなり、周波数ｆ１成分のみが選択される結果となる。
【００１５】
周波数成分ｆ１のみをとりだすには、一方の信号が他方の信号に対して位相が反転した状態で加算されればよいのであるから、線路長の調整のみならず、例えばキャパシタを挿入するなど、回路的手段を採用して位相反転させて加算させることも当然可能である。また、信号レベルを合わせる為に増幅、減衰させても良い。
【００１６】
その他の出力（隣接する出力に限定されず、その個数についても２個に限定されない。）についても同様に適宜位相を調整して加算すれば、所望の周波数成分のみが取り出せることになる。
【００１７】
このように、本発明によれば、基板上に設けられる構造体のみで所望のフィルタを構成でき、堅牢で安定なフィルタを得ることができる。
【００１８】
なお、導体間の間隔は、半導体プロセスに適合するという観点から階段状に狭くしたが、連続的にすなわち一方の導体が他方の導体に対して傾斜面となって徐々に狭くなるものであってもよい。また、その間隔が狭くなってゆく割合は一定でなくてもよく、両方の導体が階段状になっていてもよい。
【００１９】
図４及び図５は、本発明のフィルタの１実施形態の製造過程を示す概略図である。本例は、フィルタを半導体プロセスを利用してシリコン等の基板上に形成するもので、高周波応用ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）に用いて有効なものである。
【００２０】
１００は、シリコン等の基板（図示せず。シリコン基板には他の回路又はマイクロマシン等が形成されていてもよい。）あるいは基板上に生成された絶縁膜である。以降ではシリコン基板として説明する。
【００２１】
図４（ａ）に示すように、その上に、所定の段数になるように必要に応じて階段状にレジスト５１〜５３を積み重ねる。図３には、説明のために３層のレジスト５１〜５３を図示した。その後、エッチングを開始する。エッチングによって、基板１００がエッチングされるとともにレジスト５１〜５３も削られてなくなってゆく。１層のレジスト５３がなくなった時点を図４（ｂ）に示す。基板１００がレジスト１層分エッチングされている。図４（ｃ）は、その後レジスト５２がなくなった時点を示す。基板１００には、階段状の凹部が形成されている。図４（ｄ）では、最初に積層されたレジスト５１〜５３がなくなり、基板１００には、３段の階段状凹部が形成されている。
【００２２】
その後、図５（ａ）に示すように、導体膜１０を基板１００の階段状凹部に成膜する。成膜方法は、スパッタリング、めっき等の半導体プロセスで公知のものでよく、例えばチタン・チタンナイトライド系のバリア膜を付着し、次いでＣｕのＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）で薄膜を堆積させ、その後電界めっきを行って成膜すればよい。
【００２３】
次いで、図５（ｂ）に示すように、第１の誘電体４０を埋め込む、第１の誘電体４０はＳｉＯ２，ＳｉＯＦ等の比較的誘電率の低いもので形成されている。次いで、導波方向に沿った形状に第１の誘電体４０を導体膜１０までエッチングする。その後に形成された溝に第２の誘電体３０を埋め込む。第２の誘電体３０は、第１の誘電体４０より誘電率の大きな例えばセラミックス系の誘電体材料を用いる。第２の誘電体３０はミリ波ないしサブミリ波を伝送する誘電体線路となる。その後、導体膜２０を成膜する。さらに必要に応じてパッシベーション膜を形成すればよい。
【００２４】
形成されたフィルタを図６および図７に示す。図７は図６のＢ−Ｂ断面図である。このように、第１の誘電体膜４０に囲まれた第２の誘電体膜３０が導体膜１０、２０に狭持されて誘電体線路（伝送ガイド）となるフィルタが構成される。通常のＮＲＤガイドでは空気層となる部分が、本例では第１の誘電体膜４０である。第２の誘電体膜３０は第１の誘電体膜４０の誘電率より大きな誘電率をもった材料を使用しており、誘電率の差を大きくしておけば、伝送するミリ波ないしサブミリ波のどのような波長に対しても対応することができる。
【００２５】
第１の誘電体膜を従来の空気層の代わりに用いているから、半導体プロセスになじみ、製造容易であり、フィルタとしての構造も堅固である。
【００２６】
【発明の効果】
本発明は、構造体のみでフィルタを構成できるから、堅牢で安定したフィルタを提供できる。また、半導体プロセスと同様のプロセスで製造できるから、半導体集積回路又はＭＥＭＳ回路と有効に組合わせることができ、ミリ波帯等のフィルタとして好適である。
【図面の簡単な説明】
【図１】本発明のフィルタの１実施形態を示す概念図である。
【図２】本発明のフィルタの１実施形態の信号出力を示す概略断面図である。
【図３】本発明のフィルタの１実施形態の他の信号出力を示す概略断面図である。
【図４】（ａ）〜（ｄ）は、本発明のフィルタの製造工程の１実施形態を示す概略図である。
【図５】（ａ）〜（ｂ）は、本発明のフィルタの製造工程の１実施形態を示す概略図である。
【図６】本発明のフィルタの１実施形態を示す図である。
【図７】図６のＢ−Ｂ断面を示す図である。
【図８】ＮＲＤガイドを説明する概略断面図である。
【符号の説明】
１、２…導体
３…誘電体
３１〜３３…誘電体部分
１０、２０…導体
３０…第２の誘電体
４０…第１の誘電体
６０、７０…導体
８０…誘電体
１００…第２の誘電体
１１０…基板
【図１】
2004297514.tif 000003
【図２】
2004297514.tif 000004
【図３】
2004297514.tif 000005
【図４】
2004297514.tif 000006
【図５】
2004297514.tif 000007
【図６】
2004297514.tif 000008
【図７】
2004297514.tif 000009
【図８】
2004297514.tif 000010