(57)【要約】      （修正有）【課題】ダイナミックノードの充電を待つことなくプリチャージ期間の開始と同時に出力信号のレベルを遷移確定させることが可能なＣＭＯＳダイナミック回路を提供する。【解決手段】電源電位ノードに接続されたＰチャネルＭＯＳトランジスタＰＭ１１のドレインと、接地電位ノードに接続されたＮＭＯＳトランジスタＮＭ２１のドレインとの間にソース、及びドレインが共通接続され、各ゲートに入力信号が入力される複数のＮチャネルＭＯＳトランジスタのゲートとの間に継続接続された第１，第２のインバータと、一方側入力に上記第１のインバータの出力ノードが接続され、他方側入力に上記複数のＮチャネルＭＯＳトランジスタの共通接続されたドレインが接続され、出力ノードが信号出力ノードとされる２入力ＮＯＲ論理回路と、を備える。【選択図】  図１
2004304609.tif 000002
【特許請求の範囲】
【請求項１】
電源電位ノードにソースが接続されたＰチャネルＭＯＳトランジスタと、
ドレインが前記ＰチャネルＭＯＳトランジスタのドレインに共通接続され、各ゲートに入力信号が入力される第１乃至第ｎ（ｎは自然数）のＮチャネルＭＯＳトランジスタと、
ドレインが前記第１乃至第ｎのＮチャネルＭＯＳトランジスタの共通接続されたソースに接続され、ソースが接地電位ノードに接続された第ｎ＋１のＮチャネルＭＯＳトランジスタと、
プリチャージ信号入力ノードと前記ＰチャネルＭＯＳトランジスタ及び前記第ｎ＋１のＮチャネルＭＯＳトランジスタのゲートとの間に縦続接続された第１，第２のインバータと、
一方側入力に前記第１のインバータの出力ノードが接続され、他方側入力に前記第１乃至第ｎのＮチャネルＭＯＳトランジスタの共通接続されたドレインが接続され、出力ノードが信号出力ノードとされる２入力ＮＯＲ論理回路と、
を備えていることを特徴とする半導体集積回路。
【請求項２】
一方側入力に前記第２のインバータの出力ノードが接続され、他方側入力に前記２入力ＮＯＲ論理回路の出力ノードが接続された２入力ＯＲ論理回路と、
電源電位ノードと前記第１乃至第ｎのＮチャネルＭＯＳトランジスタの共通接続されたドレインとの間に接続され、ゲートに前記２入力ＯＲ論理回路の出力ノードが接続されたプリチャージ補助用ＰチャネルＭＯＳトランジスタと、
をさらに備えていることを特徴とする請求項１に記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に係り、特に、プリチャージ式のＣＭＯＳダイナミック回路に関する。
【０００２】
【従来の技術】
高速動作が可能なＣＭＯＳダイナミック回路は、種々の用途に広く使用されている。
【０００３】
図５は、従来のＣＭＯＳダイナミック回路の一例を示す回路図である。
【０００４】
従来のＣＭＯＳダイナミック回路は、電源電位ノードにソースが接続されたＰチャネルＭＯＳトランジスタＰＭ１１と、ドレインがＰチャネルＭＯＳトランジスタＰＭ１１のドレインに共通接続され、各ゲートに入力信号Ｉｎが入力される第１乃至第ｎ（ｎは自然数）のＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎと、ドレインが第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎの共通接続されたソースに接続され、ソースが接地電位ノードに接続された第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１と、プリチャージ信号入力ノードとＰチャネルＭＯＳトランジスタＰＭ１１及び第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１のゲートとの間に縦続接続された第１，第２のインバータＩＮＶ１，ＩＮＶ２と、第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎの共通接続されたドレインと信号出力ノードとの間に接続された第３のインバータＩＮＶ３と、を備えている。
【０００５】
第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎの共通接続されたドレインは、プリチャージによりＨ（Ｈｉｇｈ）レベルに充電され、入力信号Ｉｎに応じてＨレベル信号又はＬ（Ｌｏｗ）レベル信号を出力するダイナミックノードＤｙ＿ｎｏｄｅである。
【０００６】
プリチャージ信号ＰｒｃｈｇがＬレベルになると回路のプリチャージ期間となり、ＰチャネルＭＯＳトランジスタＰＭ１１はオン、第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１はオフになって、ダイナミックノードＤｙ＿ｎｏｄｅがＨレベルに充電される。
【０００７】
その後、プリチャージ信号ＰｒｃｈｇがＨレベルになると回路の評価期間となり、ＰチャネルＭＯＳトランジスタＰＭ１１はオフ、第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１はオンになる。評価期間中は、入力信号ＩｎがＬレベルである限りダイナミックノードＤｙ＿ｎｏｄｅはＨレベルに維持され、信号出力ノードからはＬレベルの出力信号Ｏｕｔが出力される。一方、入力信号ＩｎがＨレベルになると、第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎが総てオンになり、第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎ並びに第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１を介してダイナミックノードＤｙ＿ｎｏｄｅは放電され電位はＬレベルになる。従って、信号出力ノードからはＨレベルの出力信号Ｏｕｔが出力される。
【０００８】
評価期間が終了すると再びプリチャージ期間に移行し、以後、上記同様の動作が繰り返される。
【０００９】
【発明が解決しようとする課題】
しかし、上述のような従来のプリチャージ式多入力ダイナミック回路においては、多数のＮチャネルＭＯＳトランジスタ、即ち、第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎのドレイン拡散容量、並びに、第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎがオンになったときにその先に見える第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１のドレイン拡散容量がダイナミックノードＤｙ＿ｎｏｄｅに付加されるため、回路の評価期間からプリチャージ期間に移行した後のダイナミックノードＤｙ＿ｎｏｄｅの充電が遅くなって出力信号Ｏｕｔの遷移確定が遅延し、信号出力ノードに接続される次段以降のノードにおける電位レベルの遷移確定が遅延する。
【００１０】
第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎのドレイン拡散容量は、ＮチャネルＭＯＳトランジスタの個数が多いほど、即ち、回路の入力数が多いほど大きくなり、ダイナミックノードＤｙ＿ｎｏｄｅの充電もさらに遅くなって出力信号Ｏｕｔの遷移確定も遅延する。
【００１１】
その結果、回路の次段以降に接続される他の回路との関係において誤動作が発生し得るという問題点があった。
【００１２】
本発明は上記問題点に鑑みてなされたものであり、その目的は、ダイナミックノードの充電を待つことなくプリチャージ期間の開始と同時に出力信号のレベルを遷移確定させ、回路の次段以降に接続される他の回路との関係における誤動作を未然に防止することが可能なＣＭＯＳダイナミック回路を提供することである。
【００１３】
【課題を解決するための手段】
本発明に係る半導体集積回路の実施の一形態によれば、
電源電位ノードにソースが接続されたＰチャネルＭＯＳトランジスタと、
ドレインが上記ＰチャネルＭＯＳトランジスタのドレインに共通接続され、各ゲートに入力信号が入力される第１乃至第ｎ（ｎは自然数）のＮチャネルＭＯＳトランジスタと、
ドレインが上記第１乃至第ｎのＮチャネルＭＯＳトランジスタの共通接続されたソースに接続され、ソースが接地電位ノードに接続された第ｎ＋１のＮチャネルＭＯＳトランジスタと、
プリチャージ信号入力ノードと上記ＰチャネルＭＯＳトランジスタ及び上記第ｎ＋１のＮチャネルＭＯＳトランジスタのゲートとの間に縦続接続された第１，第２のインバータと、
一方側入力に上記第１のインバータの出力ノードが接続され、他方側入力に上記第１乃至第ｎのＮチャネルＭＯＳトランジスタの共通接続されたドレインが接続され、出力ノードが信号出力ノードとされる２入力ＮＯＲ論理回路と、
を備えていることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明に係る半導体集積回路の実施の形態について、図面を参照しながら説明する。
【００１５】
図１は、本発明の第１の実施の形態に係る半導体集積回路の回路図である。
【００１６】
本発明の第１の実施の形態に係る半導体集積回路は、電源電位ノードにソースが接続されたＰチャネルＭＯＳトランジスタＰＭ１１と、ドレインがＰチャネルＭＯＳトランジスタＰＭ１１のドレインに共通接続され、各ゲートに入力信号Ｉｎが入力される第１乃至第ｎ（ｎは自然数）のＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎと、ドレインが第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎの共通接続されたソースに接続され、ソースが接地電位ノードに接続された第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１と、プリチャージ信号入力ノードとＰチャネルＭＯＳトランジスタＰＭ１１及び第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１のゲートとの間に縦続接続された第１，第２のインバータＩＮＶ１，ＩＮＶ２と、一方側入力に第１のインバータＩＮＶ１の出力ノードが接続され、他方側入力に第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎの共通接続されたドレインが接続され、出力ノードが信号出力ノードとされる２入力ＮＯＲ論理回路ＮＯＲ１と、を備えている。
【００１７】
第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎの共通接続されたドレインは、プリチャージによりＨ（Ｈｉｇｈ）レベルに充電され、入力信号Ｉｎに応じてＨレベル信号又はＬ（Ｌｏｗ）レベル信号を出力するダイナミックノードＤｙ＿ｎｏｄｅである。
【００１８】
図２は、本発明の第１の実施の形態に係る半導体集積回路の主要ノードにおける信号波形を示すタイミングチャートである。
【００１９】
図１及び図２を参照して、本発明の第１の実施の形態に係る半導体集積回路の動作について説明する。
【００２０】
時刻ｔ１において、プリチャージ信号ＰｒｃｈｇがＬレベルになると回路のプリチャージ期間となり、ＰチャネルＭＯＳトランジスタＰＭ１１はオン、第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１はオフになって、ダイナミックノードＤｙ＿ｎｏｄｅがＨレベルに充電される。尚、図２のタイミングチャートにおいては、時刻ｔ１直前の評価期間において入力信号がＬレベルになっており、ダイナミックノードＤｙ＿ｎｏｄｅがＨレベルに維持されているので、時刻ｔ１から開始されるプリチャージ期間においては、ダイナミックノードＤｙ＿ｎｏｄｅは時刻ｔ１から既にＨレベルになっている。
【００２１】
その後、時刻ｔ２において、入力信号ＩｎがＨレベルになり、さらに、時刻ｔ３において、プリチャージ信号ＰｒｃｈｇがＨレベルになると回路の評価期間となり、ＰチャネルＭＯＳトランジスタＰＭ１１はオフ、第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１はオンになる。このとき既に、入力信号ＩｎはＨレベルになっているので、第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎは総てオンになっており、第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎ並びに第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１を介してダイナミックノードＤｙ＿ｎｏｄｅは放電され電位はＬレベルになる。従って、信号出力ノードからはＨレベルの出力信号Ｏｕｔが出力される。
【００２２】
時刻ｔ４において、プリチャージ信号ＰｒｃｈｇがＬレベルになると、回路の評価期間が終了して再びプリチャージ期間に移行し、時刻ｔ４以降、ダイナミックノードＤｙ＿ｎｏｄｅは徐々に充電されていく。
【００２３】
図５に示す従来の回路においては、第３のインバータＩＮＶ３がダイナミックノードＤｙ＿ｎｏｄｅの電位に応じて出力信号Ｏｕｔを出力するので、ダイナミックノードＤｙ＿ｎｏｄｅが徐々に充電されていく過程においては、ダイナミックノードＤｙ＿ｎｏｄｅの電位がインバータの分離閾値を超えるまで、例えば時刻ｔ５まで、出力信号Ｏｕｔのレベルをプリチャージ完了状態に対応するＬレベルに遷移確定させることができない。
【００２４】
一方、本発明の第１の実施の形態に係る半導体集積回路においては、第３のインバータＩＮＶ３の代わりに２入力ＮＯＲ論理回路ＮＯＲ１が備えられており、その一方側入力にはプリチャージ信号Ｐｒｃｈｇの反転信号が入力され、他方側入力にはダイナミックノードＤｙ＿ｎｏｄｅの電位が入力される。
【００２５】
従って、時刻ｔ４において、プリチャージ信号ＰｒｃｈｇがＬレベルになると、ＮＯＲ論理回路ＮＯＲ１の出力は直ちにＬレベルになり、ダイナミックノードＤｙ＿ｎｏｄｅの充電を待つことなくプリチャージ期間の開始と同時に、回路の次段以降への入力信号となる出力信号Ｏｕｔのレベルをプリチャージ完了状態に対応するＬレベルに遷移確定させることができる。
【００２６】
その結果、本発明の第１の実施の形態に係る半導体集積回路においては、回路の次段以降に接続される他の回路との関係における誤動作を未然に防止することができる。
【００２７】
図３は、本発明の第２の実施の形態に係る半導体集積回路の回路図である。
【００２８】
本発明の第２の実施の形態に係る半導体集積回路は、電源電位ノードにソースが接続された第１のＰチャネルＭＯＳトランジスタＰＭ１１と、ドレインが第１のＰチャネルＭＯＳトランジスタＰＭ１１のドレインに共通接続され、各ゲートに入力信号Ｉｎが入力される第１乃至第ｎ（ｎは自然数）のＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎと、ドレインが第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎの共通接続されたソースに接続され、ソースが接地電位ノードに接続された第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１と、プリチャージ信号入力ノードと第１のＰチャネルＭＯＳトランジスタＰＭ１１及び第ｎ＋１のＮチャネルＭＯＳトランジスタＮＭ２１のゲートとの間に縦続接続された第１，第２のインバータＩＮＶ１，ＩＮＶ２と、一方側入力に第１のインバータＩＮＶ１の出力ノードが接続され、他方側入力に第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎの共通接続されたドレインが接続され、出力ノードが信号出力ノードとされる２入力ＮＯＲ論理回路ＮＯＲ１と、一方側入力に第２のインバータＩＮＶ２の出力ノードが接続され、他方側入力に２入力ＮＯＲ論理回路ＮＯＲ１の出力ノードが接続された２入力ＯＲ論理回路ＯＲ１と、電源電位ノードと第１乃至第ｎのＮチャネルＭＯＳトランジスタＮＭ１１，．．．，ＮＭ１ｎの共通接続されたドレインとの間に接続され、ゲートに２入力ＯＲ論理回路ＯＲ１の出力ノードが接続された第２のＰチャネルＭＯＳトランジスタＰＭ１２と、を備えている。
【００２９】
即ち、本発明の第２の実施の形態に係る半導体集積回路は、上述の本発明の第１の実施の形態に係る半導体集積回路の構成に加えて、２入力ＯＲ論理回路ＯＲ１と、プリチャージ補助用の第２のＰチャネルＭＯＳトランジスタＰＭ１２とをさらに備えたものである。
【００３０】
図４は、本発明の第２の実施の形態に係る半導体集積回路の主要ノードにおける信号波形を示すタイミングチャートである。
【００３１】
図３及び図４を参照して、本発明の第２の実施の形態に係る半導体集積回路の動作について説明する。
【００３２】
本発明の第２の実施の形態に係る半導体集積回路の動作は、時刻ｔ４以前においては本発明の第１の実施の形態に係る半導体集積回路の動作と全く同様であり、時刻ｔ４以後においても出力信号Ｏｕｔのレベルの遷移確定に関する動作は全く同様であるので、それらの動作についての説明は省略し、異なる動作についてのみ説明する。
【００３３】
時刻ｔ４において、プリチャージ信号ＰｒｃｈｇがＬレベルになると、回路の評価期間が終了してプリチャージ期間に移行し、時刻ｔ４以降、ダイナミックノードＤｙ＿ｎｏｄｅは徐々に充電されていくが、本発明の第２の実施の形態に係る半導体集積回路においては、プリチャージ信号ＰｒｃｈｇがＬレベルになると同時にＮＯＲ論理回路ＮＯＲ１の出力である出力信号ＯｕｔもＬレベルになるので、ＯＲ論理回路ＯＲ１の出力もＬレベルになり、第２のＰチャネルＭＯＳトランジスタＰＭ１２がオンになる。
【００３４】
従って、ダイナミックノードＤｙ＿ｎｏｄｅは、第１のＰチャネルＭＯＳトランジスタＰＭ１１のみならず第２のＰチャネルＭＯＳトランジスタＰＭ１２によっても充電されることとなる。その結果、ダイナミックノードＤｙ＿ｎｏｄｅの充電時間を約半分に短縮することができる。
【００３５】
第１のＰチャネルＭＯＳトランジスタＰＭ１１だけでダイナミックノードＤｙ＿ｎｏｄｅを充電した場合には、ダイナミックノードＤｙ＿ｎｏｄｅの電位が完全にＨレベルに到達するために、例えば時刻Ｔ６まで要していたのに対し、本発明の第２の実施の形態に係る半導体集積回路においては、２個のＰチャネルＭＯＳトランジスタによってダイナミックノードＤｙ＿ｎｏｄｅを充電するので、例えば時刻ｔ５までにダイナミックノードＤｙ＿ｎｏｄｅの充電を完了することができる。
【００３６】
尚、評価期間中は、ＯＲ論理回路ＯＲ１の出力はＨレベルになり、第２のＰチャネルＭＯＳトランジスタＰＭ１２はオフになるので、ダイナミックノードＤｙ＿ｎｏｄｅの電位制御に悪影響を与えることはない。
【００３７】
【発明の効果】
本発明に係る半導体集積回路の実施の一形態によれば、プリチャージ信号を利用して、ダイナミックノードの充電を待つことなくプリチャージ期間の開始と同時に出力信号のレベルを遷移確定させることができ、回路の次段以降に接続される他の回路との関係における誤動作を未然に防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体集積回路の回路図である。
【図２】本発明の第１の実施の形態に係る半導体集積回路の主要ノードにおける信号波形を示すタイミングチャートである。
【図３】本発明の第２の実施の形態に係る半導体集積回路の回路図である。
【図４】本発明の第２の実施の形態に係る半導体集積回路の主要ノードにおける信号波形を示すタイミングチャートである。
【図５】従来のＣＭＯＳダイナミック回路の一例を示す回路図である。
【符号の説明】
ＰＭ１１，ＰＭ１２  ＰチャネルＭＯＳトランジスタ
ＮＭ１１，．．．，ＮＭ１ｎ，ＮＭ２１  ＮチャネルＭＯＳトランジスタ
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３  インバータ
ＮＯＲ１  ＮＯＲ論理回路
ＯＲ１  ＯＲ論理回路
【図１】
2004304609.tif 000003
【図２】
2004304609.tif 000004
【図３】
2004304609.tif 000005
【図４】
2004304609.tif 000006
【図５】
2004304609.tif 000007