(57)【要約】【課題】３Ｄ立体ディスプレイで要求される画像インターレースを効率的に実現することができて、３Ｄ立体ディスプレイの駆動を簡略化することができる。【解決手段】立体ディスプレイコントローラは、各々が、Ｍ色のコンポーネントのためのイメージデータを有する複数の画素を備える走査立体ディスプレイに、シリアル画素データを供給する。この立体ディスプレイコントローラは、Ｎ個のメモリ（Ｎは１よりも大きい整数）と、３次元イメージのＮ個の異なるビューに対する画素データをそれぞれのメモリに書き込み、且つ、次にメモリの読み出しを制御して、ディスプレイの連続的に走査される画素のイメージデータが異なるメモリから読み出されるように構成されたメモリコントローラと、メモリの出力に結合され、色コンポーネントの少なくとも一つに対してイメージデータを再配置するように構成されたデータ再配置回路とを備える。【選択図】  図６ａ
2004312780.tif 000002
【特許請求の範囲】
【請求項１】
各々が画素のセットによって規定される第１及び第２のイメージの間のクロストークを低減して、クロストーク補正画素を生成する方法であって、
該方法は、
該第１のイメージにグレイレベルを加算して第１の合計を形成するステップと、
該第２のイメージに該グレイレベルを加算して第２の合計を形成するステップと、
該第１の合計から、該第２のイメージの所与の部分に等しい量を引くステップと、
該第２の合計から、該第１のイメージの所与の部分に等しい量を引くステップと、
を包含しており、
更に、該第１及び第２のイメージの両方に対する該クロストーク補正画素を決定するために使用される部分結果を計算するステップを包含する、方法。
【請求項２】
前記画素の各々は強度値を有するＭ色コンポーネントを備えており、前記方法は、
前記第１のイメージの前記画素の各々の強度値Ｉｘに対して、クロストークが補正された強度レベルＩｏｘを、
Ｉｏｘ＝Ｉｘ＋［Ｋ（Ｉｍ−Ｉｘ−Ｉｙ−１）／（Ｉｍ＋１）］
或いは上記関係式の等価な形態によって決定するステップと、
前記第２のイメージの前記画素の各々の強度値Ｉｙに対して、クロストークが補正された強度レベルＩｏｙを、
Ｉｏｙ＝Ｉｙ＋［Ｋ（Ｉｍ−Ｉｘ−Ｉｙ−１）／（Ｉｍ＋１）］
或いは上記関係式の等価な形態によって決定するステップと、
を、更に含み、Ｋがスカラークロストーク補正であり、Ｉｍが該色コンポーネント中のスカラー最大値である、請求項１に記載の方法。
【請求項３】
前記部分結果は、Ｋ（Ｉｍ−Ｉｘ−Ｉｙ−１）と表現される、請求項１に記載の方法。
【請求項４】
前記クロストークが補正された強度レベルＩｏｘ及びＩｏｙを計算するための除算処理が、前記部分結果に対するビットシフト処理を使用して実行される、請求項３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイコントローラ及びこのようなコントローラを含む３次元（３Ｄ）ディスプレイに関する。本発明はまた、例えば３次元ディスプレイにおける異なるビュー間の、クロストークを低減する方法に関する。
【背景技術】
【０００２】
添付の図１は、標準的なタイプの液晶デバイス（ＬＣＤ）の画素（ピクセル）のレイアウトを示す。ＬＣＤは、カラーディスプレイに使用され、Ｒ、Ｇ、及びＢによって示される赤、緑、及び青のピクセルから構成される。ピクセルは、赤、緑、及び青のピクセルが垂直に並ぶ列Ｃｏｌ０からＣｏｌ５として、配置される。そこで、ピクセルの最も左の列Ｃｏｌ０は、表示されるイメージの最も左のストリップを表示し、右隣の列Ｃｏｌ１は、イメージの次の列を表示することになり、以下も同様である。
【０００３】
添付の図２ａに示されるように、このようなＬＣＤは、３Ｄ自動立体ディスプレイを形成するために使用され得る。３Ｄディスプレイは、バックライト２からの光を調節するための空間光変調器（ＳＬＭ）として作用するＬＣＤ１を備える。視差光学系は、ビューイングウインドウを形成するためにＬＣＤ１と協調して動作する。図２ａは、視差光学系が視差バリア３を備える前面視差バリアタイプの３Ｄ自動立体ディスプレイを描いている。視差バリア３は、参照番号４として示されるような、垂直に伸び且つ横方向には等間隔で平行に並ぶ複数のスリットを備えており、各スリットは、個々の色のピクセル列の一対の中心に位置される。例えば、図２ａの４で示されるスリットは、青ピクセルの列５及び緑ピクセルの列６に位置合わせされる。
【０００４】
図２ｂは、図２ａに示されたタイプの２ビュー自動立体３Ｄディスプレイのためのビューイングウインドウ構造を示す。ＬＣＤ１を横切って立体対を形成する２つのビューを空間的に多重化することによって、左及び右のビューは、左目が左のビューイングウインドウＬにあり且つ右目が右のビューイングウインドウＲにあるように観察者が位置する場合に３Ｄイメージが知覚されるように、ビューイングウインドウ７において可視となる。このような位置は、整像位置と称され、図２ｂの８、９、及び１０に示される。
【０００５】
図２ｂはまた、偽像ビューイング位置１１〜１４を示す。観察者がこれらの位置のひとつにいる場合、左目が右目像を見る一方で右目が左目像を見る。このようなビューイング位置は、避けなければいけない。
【０００６】
左及び右ビューイングウインドウが正しい配置に確実にあるようにするために、左及び右のイメージデータは、図３に示される方法で、図１に示されるタイプのＬＣＤに供給される。左イメージの最も左のストリップの色イメージデータは、Ｃｏｌ０左で示される赤、緑、及び青ピクセル列によって表示される。同様に、右目ビューの最も左のストリップの色データは、Ｃｏｌ０右で示されるピクセルの列によって表示される。この配置によって、左及び右のビューのイメージデータが、適切な左及び右ビューイングウインドウへ確実に送られる。この配置はまた、３つのピクセル色Ｒ、Ｇ、及びＢがすべて、各ビューストリップを表示するために使用されることを確実にする。このように、図１に示されるレイアウトと比べて、最も左の列の赤及び青ピクセルは、左のビューのイメージデータを表示する一方、最も左の列の緑ピクセルは、右のビューのイメージデータを表示する。次の列において、赤及び青ピクセルは、右のビューのイメージデータを表示する一方、緑ピクセルは、左のビューのイメージデータを表示する。このように、図１から３に示されたタイプの標準的なＬＣＤを使用する場合には、ＲＧＢピクセルの列間で緑コンポーネントを「交換」しながら、左及び右のビューのイメージデータをインターレースすることが必要である。当然ながら、ディスプレイの設定によっては、緑コンポーネント以外に、赤或いは青コンポーネントが交換されてもよい。
【０００７】
標準的なＰＣ（コンピュータ）は、標準的なビデオフレーム速度でこのようなインターレースを行い且つ緑（或いは赤或いは青）コンポーネントの交換を行うことが、できない。なぜなら、図１に示される標準的なレイアウトに２次元（２Ｄ）のイメージを表示する場合に比べて、各ピクセルの「書き込み」動作も変更しなければならないからである。
【０００８】
フラットパネルＬＣＤを使用する自動立体３Ｄディスプレイは、英国特許出願第９６１９０９７．０号及び第９７０２２５９．４号、欧州特許出願公開公報第７２４１７５号、第６９６１４４号、第６４５９２６号、及び第３８９８４２号、並びに米国特許第５，５５３，２０３号及び第５，２６４，９４６号に開示される。
【０００９】
添付の図４ａは、コンピュータに使用される公知のタイプのビデオボードの一部を示す。このようなビデオボードの例は、ＡＲＭ  ＶＩＤＣ２０  Ｄａｔａｓｈｅｅｔ、Ａｄｖａｎｃｅｄ  Ｒｉｓｃ  Ｍａｃｈｉｎｅｓ  Ｌｉｍｉｔｅｄ、Ｆｅｂｒｕａｒｙ  １９９５、並びにＦｕｃｈｓら、「Ｐｉｘｅｌ  Ｐｌａｎｅｓ：ａ  ＶＬＳＩ−ｏｒｉｅｎｔｅｄ  ｄｅｓｉｇｎ  ｆｏｒ  ａ  ｒａｓｔｅｒ  ｇｒａｐｈｉｃ  ｅｎｇｉｎｅ」、ＶＬＳＩ  Ｄｅｓｉｇｎ、ｔｈｉｒｄ  ｑｕａｒｔｅｒ  １９８１、ｐｐ．２０−２８、及びＨａｒｒｅｌら、「Ｇｒａｐｈｉｃ  ｒｅｎｄｅｒｉｎｇ  ａｒｃｈｉｔｅｃｔｕｒｅ  ｆｏｒ  ａ  ｈｉｇｈ  ｐｅｒｆｏｒｍａｎｃｅ  ｄｅｓｋｔｏｐ  ｗｏｒｋ  ｓｔａｔｉｏｎ」、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＡＣＭ  Ｓｉｇｇｒａｐｈ  ｃｏｎｆｅｒｅｎｃｅ、１９９３、ｐｐ．９３−１００に、開示されている。このような配置の一般的なレイアウトは、添付の図４ａに示される。表示されるデータは、データバス２０上にシリアル形態で供給され、ピクセルのスクリーンにおける配置を定義するアドレスは、アドレスバス２１上に供給される。データバス２０は、ＶＲＡＭ２２及び２３のようなランダムアクセスメモリ（図面に２つ示される）の数個のバンクの入力に接続される。アドレスバス２１は、メモリ管理システム２４に接続される。このメモリ管理システム２４は、スクリーンアドレスを、メモリ２２及び２３のアドレス入力へ供給されるメモリアドレスに変換する。
【００１０】
メモリ２２及び２３の出力ポートは、ラッチ回路３０を介して、ビデオコントローラ２６のファーストインファーストアウト（ＦＩＦＯ）レジスタ２５へ接続される。ビデオコントローラ２６は更に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、水平同期（Ｈ）、及び垂直同期（Ｖ）信号をディスプレイデバイスへ供給する回路２７を備える。メモリ２２及び２３、並びにレジスタ２５は、個々のピクセルデータがメモリ２２及び２３から交互に読み出されて正しい順序で回路２７へ供給されるように、制御される。例えば、回路２７は、データをシリアル化し、且つ、色パレットルックアップテーブル（ＬＵＴ）及びデジタル−アナログ変換器（ＤＡＣ）を含む。ビデオボードのタイミング信号は、タイミング生成器２８によって生成される。
【００１１】
図４ｂは、更に詳細にラッチ回路３０を示す。ラッチ回路３０は、メモリ２２及び２３の出力ポートにそれぞれ接続されるラッチ４０及び４１を備える。ラッチ４０及び４１の各々は、それぞれのメモリからのＲ、Ｇ、Ｂ、及びＡデータをラッチする、８個で１グループとして配置される３２個の１ビットラッチを備える。８ビットＡは、後で説明される。ラッチ４０及び４１は、ラッチイネイブル（ｌａｔｃｈ  ｅｎａｂｌｅ）入力をまとめて接続して、ラッチイネイブル信号Ｌを供給するタイミング生成器２８の出力へ接続させる。
【００１２】
ラッチ回路３０は更に、３つのスイッチング回路４２、４３、及び４４を備え、そのスイッチング回路はそれぞれ、制御入力がまとめて接続された８個の個別のスイッチングエレメントを備える。スイッチング回路４２、４３、及び４４の制御入力は、まとめて接続されて、スイッチング信号ＳＷを供給するタイミング生成器２８の出力へ接続される。タイミング生成器２８は、書き込みイネイブル信号Ｆをレジスタ２５へ供給する、更なる出力を有する。
【００１３】
図４ｃは、信号Ｌ、ＳＷ、及びＦを示すタイミング図である。これらの信号は、タイミング生成器２８によって、ビデオボードの残りの部分に同期化される。
【００１４】
新しい表示データがメモリ２２及び２３の出力ポートで使用可能な場合、ラッチイネイブル信号Ｌは、例えば時刻ｔ１に示されるようにｈｉｇｈになる。このようにして、ラッチ４０及び４１は、表示データをラッチする。ラッチイネイブル信号Ｌが０に戻ったすぐ後に、スイッチング信号ＳＷは、ｈｉｇｈレベルに上昇する。時刻ｔ２で、スイッチング回路４２、４３、及び４４が図４ｂに示される状態へ切り換えられ、ラッチ４０のＲＧＢ出力がレジスタ２５へ接続されるようになる。時刻ｔ３で、書き込みイネイブル信号ｆがレジスタ２５へ供給され、ラッチ４０からのＲＧＢデータがレジスタ２５へ書き込まれる。時刻ｔ４で、書き込みイネイブル信号Ｆは、次の書き込みイネイブル信号まで更なるデータがレジスタ２５へ書き込まれることを防ぐために、使用不可にされる。
【００１５】
時刻ｔ５に、スイッチング信号ＳＷがｌｏｗレベルになり、スイッチング回路４２、４３、及び４４がラッチ４１の出力をレジスタ２５へ接続する。更なる書き込みイネイブル信号Ｆが時刻ｔ６及びｔ７の間に発生して、ラッチ４１からのデータがレジスタ２５へ書き込まれる。
【００１６】
次のラッチイネイブル信号が時刻ｔ８に発生して、処理が繰り返される。このように、データは、メモリ２２及び２３から、交互にレジスタ２５へ書き込まれる。
【００１７】
ディスプレイデバイスは、概念的に或いは物理的にピクセルに分割され、そして走査されるタイプである。隣接するピクセルのイメージデータは、ディスプレイデバイスに連続して供給され、同様にイメージデータのラインは、連続して供給される。従って、ディスプレイデバイスによって必要とされるデータ速度は、フレーム或いはフィールド速度、フレーム或いはフィールド当たりの表示ライン数、及びライン当たりのピクセル数に依存する。標準的なビデオ速度は、通常１秒当たり５０のインターレースされたフィールドであるが、これを超えることができて、例えば１秒当たり７０或いは１００のインターレースされたフィールド、或いはインターレースされていないフレームというオーダであり得る。各フレームは、通常６００ラインから構成され、通常１ライン当たり８００ピクセルある。各々の色コンポーネントは、通常８ビットで符号化される。従って、ディスプレイデバイスに必要とされる入力シリアルデータ速度は、利用可能なメモリデバイスの最大出力速度を超え得る。
【００１８】
図４ａに示される配置は、複数のメモリを使用することによってデータ速度の増大を達成可能にする。示された２つのメモリ２２及び２３を用いると、イメージデータをディスプレイデバイスへ供給する最大データ速度は、各メモリ２２及び２３が読み出され得る速度の２倍に、ほとんど等しい。２つのメモリ、或いはメモリの２つのバンクが提供され、且つピクセルデータがメモリ或いはメモリバンクから交互に読まれる場合、添付の図５に示されるように、イメージデータはメモリ２２或いは２３に格納される。詳細には、偶数ピクセル列のイメージデータはメモリ２２に格納され、奇数ピクセル列のイメージデータはメモリ２３に格納される。
【００１９】
ディスプレイデバイスの容量或いは有効データ速度を増大させるために、同時に読み出されるビデオメモリを複数提供することはまた、公知である。これらの技術の例は、Ｐｉｎｋｈａｍら、「Ｖｉｄｅｏ  ＲＡＭ  Ｅｘｃｅｌｓ  ａｔ  Ｆａｓｔ  Ｇｒａｐｈｉｃｓ」、Ｅｌｅｃｔｒｏｎｉｃ  Ｄｅｓｉｇｎ、Ａｕｇｕｓｔ  １８、１９８３、ｐｐ．１６０−１７２、及びＷｈｉｔｔｏｎ、「Ｍｅｍｏｒｙ  ｄｅｓｉｇｎｅｄ  ｆｏｒ  ｒａｓｔｅｒ  ｇｒａｐｈｉｃｓ  ｄｉｓｐｌａｙｓ  ｃｏｍ”、ＩＥＥＥ  Ｃｏｍｐｕｔｅｒ  Ｇｒａｐｈｉｃｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ  Ｍａｒｃｈ、１９８４、ｐｐ．４８−６５に、開示される。
【００２０】
立体ディスプレイのための公知のビデオボードメモリは、Ｓｉｌｉｃｏｎ  Ｇｒａｐｈｉｃ社、「Ｒｅａｌｉｔｙ  ｅｎｇｉｎｅ  ｉｎ  ｖｉｓｕａｌ  ｓｉｍｕｌａｔｉｏｎ：ｔｅｃｈｎｉｃａｌ  ｏｖｅｒｖｉｅｗ」、１９９２に開示される。この配置において、メモリは、並列のグラフィックスプロセッサの間でインタリーブされ、そしてプロセッサは、常に隣接のピクセルを処理するように配置される。立体イメージは、左及び右目ビューが各ビデオフレームの交互のフィールドを占有するように、時間的に連続してディスプレイに供給される。
【００２１】
米国特許第５，５５３，２０３号は、５つのメモリアレイを使用して空間的に多重化されたイメージを作成する技術を開示する。メモリアレイの２つは、左及び右目のイメージデータのために使用される。アレイの別の２つは、空間変調機能によって処理された初期イメージをコピーするために使用される。５番目のメモリアレイは、空間的に多重化されたイメージを保持する。このような配置は、標準的な「フレームバッファ」配置と比べて、余分なメモリを必要とし、このため更にもっと高価となり、そして必要となる電力が増大する。
【００２２】
特開平８−１４６４５４号公報は、左及び右目のイメージが別々に保存され、いつでも書き換えられることを可能にするメモリ配置を有する３Ｄディスプレイを開示する。別々のメモリバンクが、各イメージのために使用される。
【００２３】
更に、立体ディスプレイに悪影響を与える問題は、クロストークである。クロストークは、２つの「ビューイングチャンネル」の間で漏れる迷光によって生成される。これは、ディスプレイデバイスの光学要素による散乱及び回折を含む、幾つかのファクターの結果として発生する。その結果、観察者にとっては、右目で左イメージの幾らかが見え、左目で右イメージの幾らかが見えることになる。これは、バックグラウンドの中では低強度のイメージとして観察され、また、しばしば、ゴーストイメージと呼ばれる。クロストークが望ましくないのは、それが自然現象ではなく、観察者を混乱させ、視覚的なストレスを生じさせるからである。この問題は、「Ｒｅｄｕｃｉｎｇ  Ｃｒｏｓｓｔａｌｋ  Ｂｅｔｗｅｅｎ  Ｓｔｅｒｅｏｓｃｏｐｉｃ  Ｄｉｓｐｌａｙｓ」、ＳＰＩＥ、Ｖｏｌ．２１７７，ｐｐ．９２−９５という論文で、論じられている。
【特許文献１】英国特許出願第９６１９０９７．０号
【特許文献２】英国特許出願第９７０２２５９．４号
【特許文献３】欧州特許出願公開公報第７２４１７５号
【特許文献４】欧州特許出願公開公報第６９６１４４号
【特許文献５】欧州特許出願公開公報第６４５９２６号
【特許文献６】欧州特許出願公開公報第３８９８４２号
【特許文献７】米国特許第５，５５３，２０３号
【特許文献８】米国特許第５，２６４，９４６号
【特許文献９】特開平８−１４６４５４号公報
【非特許文献１】ＡＲＭ  ＶＩＤＣ２０  Ｄａｔａｓｈｅｅｔ、Ａｄｖａｎｃｅｄ  Ｒｉｓｃ  Ｍａｃｈｉｎｅｓ  Ｌｉｍｉｔｅｄ、Ｆｅｂｒｕａｒｙ  １９９５
【非特許文献２】Ｆｕｃｈｓら、「Ｐｉｘｅｌ  Ｐｌａｎｅｓ：ａ  ＶＬＳＩ−ｏｒｉｅｎｔｅｄ  ｄｅｓｉｇｎ  ｆｏｒ  ａ  ｒａｓｔｅｒ  ｇｒａｐｈｉｃ  ｅｎｇｉｎｅ」、ＶＬＳＩ  Ｄｅｓｉｇｎ、ｔｈｉｒｄ  ｑｕａｒｔｅｒ  １９８１、ｐｐ．２０−２８
【非特許文献３】Ｈａｒｒｅｌら、「Ｇｒａｐｈｉｃ  ｒｅｎｄｅｒｉｎｇ  ａｒｃｈｉｔｅｃｔｕｒｅ  ｆｏｒ  ａ  ｈｉｇｈ  ｐｅｒｆｏｒｍａｎｃｅ  ｄｅｓｋｔｏｐ  ｗｏｒｋ  ｓｔａｔｉｏｎ」、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＡＣＭ  Ｓｉｇｇｒａｐｈ  ｃｏｎｆｅｒｅｎｃｅ、１９９３、ｐｐ．９３−１００
【非特許文献４】Ｐｉｎｋｈａｍら、「Ｖｉｄｅｏ  ＲＡＭ  Ｅｘｃｅｌｓ  ａｔ  Ｆａｓｔ  Ｇｒａｐｈｉｃｓ」、Ｅｌｅｃｔｒｏｎｉｃ  Ｄｅｓｉｇｎ、Ａｕｇｕｓｔ  １８、１９８３、ｐｐ．１６０−１７２
【非特許文献５】Ｗｈｉｔｔｏｎ、「Ｍｅｍｏｒｙ  ｄｅｓｉｇｎｅｄ  ｆｏｒ  ｒａｓｔｅｒ  ｇｒａｐｈｉｃｓ  ｄｉｓｐｌａｙｓ  ｃｏｍ”、ＩＥＥＥ  Ｃｏｍｐｕｔｅｒ  Ｇｒａｐｈｉｃｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ  Ｍａｒｃｈ、１９８４、ｐｐ．４８−６５
【非特許文献６】Ｓｉｌｉｃｏｎ  Ｇｒａｐｈｉｃ社、「Ｒｅａｌｉｔｙ  ｅｎｇｉｎｅ  ｉｎ  ｖｉｓｕａｌ  ｓｉｍｕｌａｔｉｏｎ：ｔｅｃｈｎｉｃａｌ  ｏｖｅｒｖｉｅｗ」、１９９２
【非特許文献７】「Ｒｅｄｕｃｉｎｇ  Ｃｒｏｓｓｔａｌｋ  Ｂｅｔｗｅｅｎ  Ｓｔｅｒｅｏｓｃｏｐｉｃ  Ｄｉｓｐｌａｙｓ」、ＳＰＩＥ、Ｖｏｌ．２１７７，ｐｐ．９２−９５
【発明の開示】
【発明が解決しようとする課題】
【００２４】
以上のように、従来技術では、３Ｄ立体ディスプレイで要求される画像インターレースを効率的に実現することができず、３Ｄ立体ディスプレイのために必要とされる駆動回路が複雑である。また、２つの画像チャンネル間でのクロストークの影響を十分に抑制することも、困難である。
【００２５】
本発明は、上記の課題を考慮して行われたものであって、その目的は、（１）３Ｄ立体ディスプレイの駆動を簡略化することができる立体ディスプレイコントローラを提供すること、（２）上記のような立体ディスプレイコントローラによって駆動され得る３次元ディスプレイデバイスを提供すること、並びに、（３）２つの画像チャンネル間でのクロストークの影響を十分に抑制することができるクロストーク低減方法を提供すること、である。
【課題を解決するための手段】
【００２６】
本発明の第１の局面によれば、複数の画素を備える走査立体ディスプレイにシリアル画素データを供給する立体ディスプレイコントローラが提供される。ここで、該画素の各々は、Ｍ色のコンポーネントのためのイメージデータを有しており、Ｍは１よりも大きい。該立体ディスプレイコントローラは、Ｎ個のメモリ（Ｎは１よりも大きい整数）と、３次元イメージのＮ個の異なるビューに対する該画素データを該それぞれのメモリに書き込み、且つ、次に該メモリの読み出しを制御して、該ディスプレイの連続的に走査される画素のイメージデータが該メモリのうちの異なるものから読み出されるように構成された、メモリコントローラと、該メモリの出力に結合され、該色コンポーネントの少なくとも一つに対して該イメージデータを再配置するように構成された、データ再配置回路と、を備える。
【００２７】
Ｎが２に等しくてもよい。イメージデータの各画素は、Ｍ色のコンポーネントのためのイメージデータを有していてもよく、Ｍは１よりも大きい。ディスプレイコントローラは、ディスプレイの連続的に走査される画素に対して、少なくとも一つの第１の色コンポーネントのイメージデータと、第１の色コンポーネントとは異なる少なくとも一つの第２の色コンポーネントのイメージデータとを、同時に供給するデータ再構成回路を備えていてもよい。Ｍが３に等しくてもよい。前記少なくとも一つの第１の色コンポーネントが赤、青、及び緑の各コンポーネントであって、前記少なくとも一つの第２の色コンポーネントが該緑コンポーネントであってもよい。
【００２８】
ディスプレイコントローラは、前記メモリに書き込まれる前記画素の各々が、前記色コンポーネントの一部を備える多ビットワードであるように構成されても良い。或いは、前記メモリに書き込まれる前記画素の各々がコードワードであり、ディスプレイコントローラが、前記データ再配置回路と前記メモリの出力との間に結合されて、該コードワードを、各々が前記色コンポーネントの一部を備えるそれぞれの多ビットワードに変換するコードワード変換器を更に備えていてもよい。
【００２９】
ディスプレイコントローラの前記データ再配置回路が、前記少なくとも一つの色コンポーネントに対して前記異なるメモリから読み出された前記画素を交換するように構成されていてもよい。或いは、前記データ再配置回路が、前記少なくとも一つの色コンポーネントに対して前記メモリの各々から読み出された前記画素を、１ビットだけ遅延させるように構成されていてもよい。
【００３０】
前記メモリコントローラが、２次元イメージに対する画素データを前記メモリの対応するメモリ位置に複製するように構成されていてもよい。
【００３１】
前記メモリの各々は少なくとも１つのメモリデバイスを備えていてもよい。
【００３２】
ディスプレイコントローラが、前記メモリからの出力データを受け取るラッチを更に備えていてもよい。
【００３３】
ディスプレイコントローラが、前記メモリからの出力データを受け取るファースト・イン・ファースト・アウト回路を更に備えていてもよい。
【００３４】
本発明の第２の局面によれば、本発明の第１の局面によるディスプレイコントローラと、複数の画素列を有する走査立体ディスプレイと、該画素列のうちのＮ個の隣接する列にそれぞれ対応している複数の視差エレメントを有する視差光学系と、を備える３次元ディスプレイが提供される。
【００３５】
本発明の第３の局面によれば、複数の画素を備える走査立体ディスプレイに、３次元イメージのＮ個の異なるビューに対応するシリアル画素データを供給する方法であって、第１の色コンポーネントに関連する画素を、該第１の色コンポーネント以外の他の色コンポーネントの画素に対して、１画素だけ遅延させる遅延ステップを包含している方法が、提供される。
【００３６】
好ましくは、前記遅延ステップに先立って、前記Ｎ個のビューに対する前記画素データを、Ｎ個の異なるメモリにそれぞれ書き込むステップと、該メモリの各々から走査された画素を連続的に読み出すステップと、が更に含まれ、該遅延ステップがその後に実施されて、該読み出された画素ストリームの各々に対して、前記第１の色コンポーネントに関連する該画素を遅延させる。
【００３７】
本発明の第４の局面によれば、走査立体ディスプレイに、３次元イメージのＮ個の異なるビューに対応するシリアル画素データを供給する立体ディスプレイコントローラであって、第１の色コンポーネントに関連する画素を、該第１の色コンポーネント以外の他の色コンポーネントの画素に対して、１画素だけ遅延させるように構成されている立体ディスプレイコントローラが、提供される。
【００３８】
本発明の第５の局面によれば、上記の本発明の第４の局面によるディスプレイコントローラと、複数の画素列を有する走査立体ディスプレイと、該画素列のうちのＮ個の隣接する列にそれぞれ対応している複数の視差エレメントを有する視差光学系と、を備える３次元ディスプレイが、提供される。
【００３９】
本発明の第６の局面によれば、各々が画素のセットによって規定される第１及び第２のイメージの間のクロストークを低減して、クロストーク補正画素を生成する方法が提供される。この方法は、該第１のイメージにグレイレベルを加算して第１の合計を形成するステップと、該第２のイメージに該グレイレベルを加算して第２の合計を形成するステップと、該第１の合計から、該第２のイメージの所与の部分に等しい量を引くステップと、該第２の合計から、該第１のイメージの所与の部分に等しい量を引くステップと、を包含しており、更に、該第１及び第２のイメージの両方に対する該クロストーク補正画素を決定するために使用される部分結果を計算するステップを包含する。
【００４０】
好ましくは、前記画素の各々は強度値を有するＭ色コンポーネントを備えており、前記方法は、前記第１のイメージの前記画素の各々の強度値Ｉｘに対して、クロストークが補正された強度レベルＩｏｘを、
Ｉｏｘ＝Ｉｘ＋［Ｋ（Ｉｍ−Ｉｘ−Ｉｙ−１）／（Ｉｍ＋１）］
或いは上記関係式の等価な形態によって決定するステップと、前記第２のイメージの前記画素の各々の強度値Ｉｙに対して、クロストークが補正された強度レベルＩｏｙを、
Ｉｏｙ＝Ｉｙ＋［Ｋ（Ｉｍ−Ｉｘ−Ｉｙ−１）／（Ｉｍ＋１）］
或いは上記関係式の等価な形態によって決定するステップと、を、更に含む。ここで、Ｋがスカラークロストーク補正であり、Ｉｍが該色コンポーネント中のスカラー最大値である。
【００４１】
より好ましくは、上記の関係式の除算処理は、ビットシフト処理を使用して実行される。Ｋを２のべき乗に限定することによって、Ｉｏｙは、ハードウエア要素を使用して容易に計算され得る。
【００４２】
好ましくは、クロストーク補正画素を決定するために使用される前記部分結果は、Ｋ（Ｉｍ−Ｉｘ−Ｉｙ−１）と表現される。
【００４３】
列或いは左右のカラー立体イメージピクセルデータの垂直のストリップのインターレーシングを可能にするために、インターリーブされたメモリーバンクを使用することによって標準ビデオディスプレイシステムを改変して、ディスプレイコントローラを提供することも可能である。インターレーシングは、個別のピクセルに対するイメージデータがメモリに書き込まれる際に実行される。メモリからのデータ出力は、例えばフラットパネルディスプレイのために左右のイメージの正確なインターレーシングを達成するためなど、色コンポーネントの交換を実行するために必要な場合に、処理されても良い。
【００４４】
ステレオイメージのインターレーシングは、広く使用されている多バンクビデオメモリアーキテクチュアに単純に付加するだけで、ハードウェアにて実行され得る。これは、自動立体ディスプレイを駆動するために、現存するビデオ回路の設計に僅かな変更しか必要としないという点で、顕著な商業的な効果を有する。更に、例えばイメージ生成コンピュータのような余分なメモリを提供する必要がない。これは、３Ｄイメージを生成し表示する既知の構成に比べて、集積回路の数がより少なく、ボードサイズがより小さく、且つ消費電力がより少ないという結果をもたらす。
【００４５】
ステレオイメージのインターレーシングは、ソフトウエアでは、最小限の処理時間の増加のみで実行できる。これより、処理時間及びメモリ容量の実質的な増加は、必要とされない。
【００４６】
２Ｄイメージ、３Ｄイメージ、或いは２つの混合を同時にディスプレイ上に表示することが可能である。
【００４７】
付加的な処理時間を殆ど必要とせずに、アルゴリズムによってイメージ間のクロストークを低減する技術を提供することも、可能である。これより、より高い画質のイメージが、観察者に与えられる視覚的ストレスが低減された状態で、及び集積回路数及び消費電力の実質的な増加を必要とせず、生成されることができる。
【００４８】
本発明の第７の局面によれば、複数の画素を備える走査立体ディスプレイにＮ個の異なるビューに対する画素データを供給する立体ディスプレイコントローラであって、該立体ディスプレイのピクセルに対してマップされたメモリエレメントの２次元アレイを備えるメモリと、各イメージに対する該画素データを該メモリエレメントの隣接するブロックに書き込み、且つ、該メモリから該画素データを行毎に読み出すように構成された、メモリコントローラと、該メモリから読み出された各行の少なくとも一部を受け取る、少なくとも一つのバッファと、該バッファに含まれる該画素データと、該メモリから読み出されたが該バッファに含まれていない他のデータを再配置して、Ｎビューがインターレースされた画素データのストリームを提供する、第１のデータ再配置回路と、該画素データのストリームを受け取り、少なくとも一つの色コンポーネントに対して該画素を再配置する、第２のデータ再配置回路と、を備える、立体ディスプレイコントローラが提供される。
【００４９】
好ましくは、前記メモリコントローラが、各イメージに対する前記画素データを、該データが前記メモリエレメントの隣接する列のセットを占有するように書き込むように構成されている。
【００５０】
好ましくは、前記メモリが単一のメモリデバイスを備えている。或いは、しかし、メモリは複数のメモリデバイスを備えていても良い。
【００５１】
本発明のある実施形態では、前記バッファは、前記メモリから読み出された前記画素の行の前半を記憶するように構成され、前記第１のデータ再配置回路は、該バッファされた画素データを、該同じ行の後半の画素データで、該後半の画素データが該メモリから読み出されている間にインターリーブするように構成されている。
【００５２】
本発明の他の実施形態では、前記バッファは、各々が前記メモリエレメントの行をフルに記憶するように構成されている第１及び第２のバッファを備えており、前記メモリコントローラは、前記画素データの行を、該第１及び第２のバッファに交互に書き込むように構成されており、前記第１のデータ再配置回路は、該第１及び第２のバッファの一つの該画素データを、該データが該第１及び第２のバッファの他方に読み込まれている間にインターリーブするように構成されている。より好ましくは、前記第１及び第２のバッファの各々は、１対の半行バッファを備えている。
【発明の効果】
【００５３】
以上のように本発明によれば、３Ｄ立体ディスプレイで要求される画像インターレースを効率的に実現することができて、３Ｄ立体ディスプレイの駆動を簡略化することができる立体ディスプレイコントローラが提供される。また、上記のような立体ディスプレイコントローラによって駆動され得る３次元ディスプレイデバイスも、あわせて提供される。更に、本発明によれば、２つの画像チャンネル間でのクロストークの影響を十分に抑制することができるクロストーク低減方法が、提供される。
【発明を実施するための最良の形態】
【００５４】
全図面を通して、同じ参照符号は同じ構成要素を示す。
【００５５】
図６ａに示されるディスプレイコントローラは、任意のタイプ、例えば図３に示されるＬＣＤタイプの走査式ディスプレイで使用される。ディスプレイコントローラは、図４ａに示されるものと同様のタイプであり、公知の行アドレス選択（ＲＡＳ）及び列アドレス選択（ＣＡＳ）信号をメモリ２２及び２３のアドレス入力へ提供するように、示されている。コントローラは、ＲＧＢ色コンポーネント信号及び表示されるイメージが２Ｄにおけるものか或いは３Ｄにおけるものかを示す「ステレオ」信号の形態で、データを受け取る。
【００５６】
ビデオコントローラ２６は、図４ａに示されたものと、ラッチ回路３０の出力が、図６ｂにより詳細に示されるように緑色交換回路２９を含むという点で相違する。回路２９は、ラッチ４０及び４１からステレオ指示ビットＳを受け取るように接続された第１及び２の入力を有するＯＲゲート４５を備える。ゲート４５の出力は、排他ＯＲゲート４６の第１の入力へ接続される。排他ＯＲゲート４６の第２の入力は、タイミング生成器２８からスイッチング信号ＳＷを受け取るように接続される。
【００５７】
スイッチング回路４２及び４４の制御入力は、まとめて接続され、そして図４ｂに示されたのと同じ方法で、スイッチング信号ＳＷを受け取るためにタイミング生成器２８の出力へ接続される。しかし、スイッチング回路４３のスイッチング制御入力は、緑スイッチング信号ＳＷＧを受け取るためにゲート４６の出力へ接続される。
【００５８】
バス２１を通ってメモリ管理システム２４へ供給されるアドレス信号は、メモリ２２及び２３にアクセスするために必要な行アドレス選択、列アドレス選択、及び行アドレス信号へ変換される。立体イメージデータが存在する場合、ステレオ指示信号は、図７に示されるように、メモリ２２が左目イメージデータを格納し、メモリ２３が右目イメージデータを格納するように、設定される。視差光学系が使用不可とされ得ない３Ｄ自動立体ディスプレイの場合、観察者の両目に対して表示されなければならない２Ｄ或いはモノスコープのデータを書き込むことも、また可能である。この場合、ステレオ指示ビットが設定されないとき、モノスコープのピクセルデータは、メモリ２２及び２３における対応するメモリ位置に複製される。３Ｄモードにおいて、左及び右目のイメージの各々は、ディスプレイデバイスの水平空間解像度の半分の解像度を有する。２Ｄ或いはモノスコープモードで動作する場合、２Ｄイメージは同様に、ディスプレイデバイスの横方向解像度の半分の解像度を有する。
【００５９】
ステレオ指示ビットＳが設定されない（すなわち、論理レベル０の）場合、ゲート４５の出力は、ゲート４６が単にスイッチング信号ＳＷを転送するように論理レベル０である。従って、スイッチング回路４２は同期化され、動作は、前述及び図４ｃに示される通りである。
【００６０】
ステレオ指示ビットＳが論理レベル１に設定される場合、ゲート４５の出力は、論理レベル１である。従って、ゲート４６は、図６ｃに示されるように、論理インバータとして機能して、スイッチング信号ＳＷが緑スイッチング信号ＳＷＧを形成するために反転される。このように、スイッチング回路４２及び４４がレジスタ２５の赤及び青入力をラッチ４０の赤及び青出力へ接続するときは必ず、スイッチング回路４３は、レジスタ２５の緑入力をラッチ４１の緑入力へ接続する。この逆も同じである。このように、左且つ緑のコンポーネントは、隣接する対のピクセル列の間で交換され、自動立体ビューが、図３を参照して前述されるように正しく表示される。
【００６１】
別の配置（不図示）において、視差光学系は、２Ｄイメージが表示される領域において、完全に或いは選択的に、使用不可にされ得る。この場合、メモリ２２及び２３において、ピクセルイメージデータを複製する必要はない。その代わりに、ディスプレイデバイス或いはデバイスの関連部分の最大空間解像度は、２Ｄイメージを表示するために使用され得る。
【００６２】
メモリ管理システム２４は、左及び右目のイメージが正しい時刻にラッチ回路３０へ供給されるように、メモリ２２及び２３の読み出しを制御する。
【００６３】
図７に示されるメモリ２２及び２３におけるピクセルデータの記憶配置は、ディスプレイ全体を占有する３Ｄ自動立体イメージに対して適切である。しかし、図８に示されたピクセルデータの記憶配置に示されるように、２Ｄ及び３Ｄイメージを混合することもまた可能である。この場合、各目に対して半分の幅のイメージを描画しなければいけない、しかし、フルスクリーンの水平イメージ原点はまた、イメージが半分の幅のスクリーン上に正確に配置されるために、２で割らなければいけない。イメージが最大幅スクリーンに描画される場合、すべての水平ピクセル座標は、単純に２で割られ得る。イメージが必要な大きさで描画される場合、ステレオ領域の原点がわからなければならず、立体領域を正確に位置付けるために２で割られる。イメージ内の水平座標は、イメージが同じ大きさを維持しなければならばいことから、影響されてはならない。
【００６４】
このことを示すために、コントローラが、スクリーンの大きさが８００×６００ピクセルであるディスプレイとともに使用される場合における具体的な例を説明する。このような配置は、３つのモードの動作、すなわち２Ｄ或いはモノスコープモード、フルスクリーン立体モード、及び部分スクリーン立体モードを有し得る。
【００６５】
モノスコープモードにおいては、フルスクリーンの大きさが従来より使用されて、イメージが８００×６００ピクセルのフル領域までの任意の領域に描画され得る。
【００６６】
フルスクリーン立体モードにおいて、コントローラは、イメージ表示のためにメモリ２２及び２３のひとつ（使用可能なスクリーンメモリの半分）を使用可能にするように設定される。左のイメージは、一方の半分（スクリーンの幅の半分）を占有し、これに対し右のイメージは、他方の半分を占有する。立体イメージを描画する場合、２つの構成イメージは、それぞれフルイメージの幅の半分であり、すなわち左及び右目のイメージは、それぞれ４００×６００ピクセルを占有するので、イメージがインターレースされる場合に最大８００×６００ピクセルのスクリーン容量が占有される。
【００６７】
部分スクリーン立体モードにおいて、図９に示されるように、１つ以上のインターレースされた立体イメージがスクリーン上に表示され、そしてモノスコープのイメージによって囲まれる。スクリーンは、スクリーンの原点（０、０）がスクリーンの左下の隅にあるようなカーテシアン座標に対応づけられる。図９では、スクリーンの一部の上の単一のインターレースされた立体イメージを、参照番号５０にて示す。立体イメージの水平及び垂直の大きさはＳｘ及びＳｙで与えられ、立体イメージの原点（左下の隅）は、スクリーンに対して座標Ｏｘ及びＯｙを有する。
【００６８】
左及び右のイメージは、インターレースされた立体イメージの最終の幅の半分の幅で描画される。また、イメージの原点の水平座標は、図１０に示される各イメージのために使用可能な「より小さいスクリーン空間」へ適合するように、２で割られなければならない。
【００６９】
バス２０が３２ビット並列バスから構成される場合、各ピクセルビデオデータは、図１１に示される形態となり得る。赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）コンポーネントはそれぞれ８ビットを占有して、スペアの８ビットＡが残される。この「スペア」の８ビットは、通常は使用されないが、例えば、アルファ情報或いは他の制御データを保持することがある。しかし、これらのビットの１つは、ステレオ指示ビットとなるよう割り当てられる。
【００７０】
図１２は、バス２０上のピクセルデータからステレオ指示ビットをディスプレイへ供給するよう変更された以外は、図６ａに示されるタイプと同様であるディスプレイを示す。このような配置は、ディスプレイがピクセルごとに制御されるような、スイッチング可能な２Ｄ／３Ｄディスプレイに使用される。
【００７１】
上述の配置の結果、例えば、観察者は、図１３に模式的に示される平面にイメージの赤、緑、及び青コンポーネントを知覚する。特に、赤及び青コンポーネントが、ディスプレイ平面の後にある平面に観察され、緑コンポーネントは、ディスプレイ平面の前にある平面に観察される。ディスプレイ平面の間のこの不一致は、表示されるイメージにわずかながら劣化を起こし得る。
【００７２】
この問題は、単に両方のイメージの緑色コンポーネントを赤及び青色コンポーネントに対して１ピクセル遅延させることによって、左及び右のイメージの赤、緑、及び青色コンポーネントが観察者の目に対して正しい空間位置に表示されることを同時に確実にすることで、解決可能である。当然ながら、他のディスプレイ構成においては、赤或いは青コンポーネントを遅延させ得る。
【００７３】
左及び右のイメージの緑コンポーネントにおいて１ピクセルの遅延を生成するハードウェア構成が、図１４のブロック図に示される。図６ａのディスプレイコントローラと共通の構成要素は、同じ参照符号で示される。図１４のビデオコントローラは、緑色交換回路２９を有さないという点で、図６ａのビデオコントローラと相違する。ラッチ回路３０の出力は、ＦＩＦＯレジスタ２５へ直接に提供される。ＦＩＦＯからの出力を受け取る回路４７及び４８は、デジタル・アナログ・コンバータ（ＤＡＣ）機能（図６ａの実施形態においてはオプション）が存在しない点を除けば、図６ａの回路２７に対応する。回路４８からのデジタル形態の出力は、例えばＦＩＦＯバッファであり得る緑シフト回路４９へ提供される。回路４９は、赤及び青コンポーネントに対する必要な１ピクセル遅延を、左及び右のイメージ両方の緑コンポーネントへ導入する。ディスプレイへの入力がデジタルである必要があると仮定すると、回路４９からの出力は、デジタル・アナログ・コンバータ５０へ渡される。緑シフト回路４９は、より詳細に、図１５に示される。最終の表示は、各々の新しい行の始めにて、適当な色レベル（例えば、黒）で、ディスプレイバッファを初期化することによって、改善され得る。これは、一つ前の行から最後の緑コンポーネントを使用することより好ましい。
【００７４】
図１４のコントローラは、図６ａのコントローラより、複雑なラッチ及び交換回路を必要としないので、より簡略化されていると考えられる。緑色コンポーネントへの遅延は、また、コントローラにおいて、任意の適切な時点で導入され得ると考えられる（すなわち、必ずしもデジタル・アナログ・コンバータ５０の直前である必要はない）。この技術は、別々の各イメージに対応するメモリを有するビデオコントローラにおける使用に、限定されない。
【００７５】
図１６は、１つの具体例について、図１４の表示の結果として得られる色コンポーネント奥行き平面を示す。すべての色コンポーネント、すなわち赤、緑、及び青が、ディスプレイ平面の直後の同じ平面に表示されることがわかる。この改善された結果は、一般に、表示されるすべての立体イメージについてあてはまる。
【００７６】
ここで、図１７を参照して、本発明の更なる実施形態を説明する。図１７に示されるディスプレイコントローラは、クロストーク補正部３１が３Ｄ立体ディスプレイの左目及び右目のイメージの間のクロストークを低減するために提供される点で、図６ａに示されるコントローラと相違する。クロストーク補正部３１は、メモリ２２及び２３とビデオコントローラ２６との間に配置される。
【００７７】
クロストークの低減は、あらゆるタイプのディスプレイにとって望ましいが、有効なクロストーク低減は、一方のビューからのクロストークが他方のビューのピクセルに十分に記録されるフラットパネルディスプレイにおいては、容易に提供され得る。
【００７８】
クロストークを低減する方法は、バックグラウンドのグレイレベルを上げるための、左右両方のイメージの全ピクセルへのグレイベースレベルの付加に基づいて行われる。グレイ量は、必要なクロストーク補正の量と同じか、それ以上が好ましい。次に、補正されるべきクロストーク量に対応するある割合の左イメージが、右のイメージから引かれる。この逆も同じである。これにより、バックグラウンドグレイレベル中に、低強度のネガティブイメージが生じる。補正されたイメージが表示される場合、クロストークがネガティブイメージを埋めて、均一のバックグラウンドグレイレベルが復元される。このように、イメージコントラストを犠牲にして、クロストークを改善し、これによって知覚される３Ｄイメージ品質を改善する。
【００７９】
必要なクロストーク補正量は、ディスプレイの実験的測定によって決定され得る。次に、クロストーク補正ファクターは、システムの中央演算部に接続された電子バスによって、或いはコントロールノブに接続されたデータケーブルによって、或いはデータを３２ビットピクセルデータのスペアビットＡの使用可能なビットへデータを入れることによってなど、種々の方法で設定され得る。
【００８０】
上記の方法は、左イメージの１ピクセル及びこれに対応する右イメージのピクセルについて、より詳細に以下に説明される。
【００８１】
ここで、
Ｉｌ：左ピクセルについての入力ＲＧＢ色ベクトル
Ｉｒ：右ピクセルについての入力ＲＧＢ色ベクトル
Ｉｂ：増加したバックグラウンドグレイレベルを有する色ベクトル
Ｉｏ：クロストーク補正された出力色ベクトル
Ｃ  ：範囲［０，２５５］のスカラークロストーク補正
Ｉｍ：各ＲＧＢコンポーネントのスカラー最大値
とする。
【００８２】
すべての個々の値は、各２４ビットのフル色ピクセルにおいて１色当たり８ビットと仮定すると、［０，２５５］の範囲の整数である。
【００８３】
まず、バックグラウンドグレイレベルを左イメージピクセルに加えると、
Ｉｂ＝Ｉｌ×［（Ｉｍ−Ｃ）／Ｉｍ］＋Ｃ                      （１）
となる。
【００８４】
対応する右イメージピクセルクロストーク補正を、左イメージピクセルの新しい値から引くと、
Ｉｏ＝Ｉｂ−Ｉｒ×Ｃ／Ｉｍ                                  （２）
となる。値Ｉｏが、新しい左イメージピクセル色値として出力される。
【００８５】
この方法は、右イメージクロストークについて補正するために左イメージの全ピクセルに対して適用され、且つ、左イメージクロストークについて補正するために、右イメージの全ピクセルに対して適用されなければいけない。この方法は、ソフトウェアで実施されてもよく、フラットパネルディスプレイの画質の良好な改善を提供する。
【００８６】
前述のイメージインターレースに関連するハードウェアを実現するにあたって、上記の方法は、整数の計算のみを使用して行われ得る。これは、浮動小数点計算部の必要性を排除することによって、ハードウェア構成の複雑さを著しく低減する。
【００８７】
バイナリ計算デバイスに対し、２のべき乗の数を使用することは、著しい利点がある。このため、入力ピクセル色値は、範囲［０，２５５］から範囲［１，２５６］へ１だけ増加される。このとき、上記の方法は、以下のように書き換えられる。ここで、Ｋは、範囲［１，２５６］のスカラークロストーク補正である。
【００８８】
式（１）及び（２）から、
（Ｉｏ＋１）＝（Ｉｌ＋１）×［｛（Ｉｍ＋１）−Ｋ｝／（Ｉｍ＋１）］
＋Ｋ−（Ｉｒ＋１）×［Ｋ／（Ｉｍ＋１）］      （３）
となり、上記を展開すると、
（Ｉｏ＋１）×（Ｉｍ＋１）＝
（Ｉｌ＋１）×（Ｉｍ＋１）＋Ｋ×（Ｉｍ＋１）
−Ｋ×（Ｉｌ＋１）−Ｋ×（Ｉｒ＋１）                  （４）
が得られる。
【００８９】
これを整理すると、
Ｉｏ＝Ｉｌ＋Ｋ×（Ｉｍ−Ｉｌ−Ｉｒ−１）／（Ｉｍ＋１）      （５）
が得られる。
【００９０】
これは、値（Ｉm＋１）＝２５６であるから割算の代わりにビットシフト演算を使用して効率的に計算され、８ビット分のビットごとの右シフトで計算される。
【００９１】
これより、
Ｉｏ＝Ｉｌ＋Ｋ×（Ｉｍ−Ｉｌ−Ｉｒ−１）＞＞８              （６）
となる。右ピクセルについての出力クロストーク補正値は、同様に、
Ｉｏ＝Ｉｒ＋Ｋ×（Ｉｍ−Ｉｌ−Ｉｒ−１）＞＞８              （７）
と計算される。
【００９２】
この計算は、図１８に示されている。すなわち、部分的な結果Ｋ（Ｉｍ−Ｉｌ−Ｉｒ−１）＞＞８は、参照番号３２の箇所で計算され、左及び右ピクセル値Ｉｌ及びＩｒに、それぞれ参照番号３３及び３４の箇所で加算される。
【００９３】
Ｋの値が２のべき数に限定される場合（すなわち、Ｋ＝２n）、Ｋによる掛算が右シフトに組み込まれ得るので、計算はより簡単に実施される。この結果、計算は、加算、引算、及び右シフト演算だけを必要とする。すなわち：
Ｉｏ＝Ｉｌ＋（Ｉｍ−Ｉｌ−Ｉｒ−１）＞＞（８−ｎ）        （８）
となる。
【００９４】
式（６）或いは（８）の使用は、整数によってすべての計算が行われ、得られる最大の数がほんの１８ビットの符号付きの値であるという利点を有しており、このため、ハードウェアの実現時の複雑さが低減される。
【００９５】
上記で説明されたクロストーク補正は、使用されるディスプレイが入力値に対し知覚的に線形応答を有すると仮定しているが、通常は、この仮定が成立するとは限らない。従って、例えば、Ｇｌａｓｓｎｅｒ、「Ｐｒｉｎｃｉｐｌｅｓ  ｏｆ  Ｄｉｇｉｔａｌ  Ｉｍａｇｅ  Ｓｙｎｔｈｅｓｅｓ」、Ｍｏｒｇａｎ  Ｋａｕｆｍａｎ、１９９５、３章、ｐｐ．９７−１００に開示されるように、通常、ビデオディスプレイ駆動回路において、ガンマ補正を使用することによって補正される。上述の方法を使用すると、ガンマ補正は、クロストークの補正後に全ピクセルについて適用され得る。或いは、クロストークの補正前に、補正ファクターＫのみに適用されてもよい。
【００９６】
また、上記の方法は、２４ビット或いは同様のフル色ピクセル値を仮定しているが、常にこの仮定が成立するとは限らず、あるシステムにおいては、色インデックスがメモリを節約するために使用される。これは、色値の範囲が限定され、且つ、ビデオメモリに記憶された実際の値が、フル２４ビットＲＧＢ値を保持するルックアップテーブルへのインデックスである場合である。このアプローチを用いて、ピクセル毎に８ビットのみ記憶して、任意のある時刻に、ディスプレイ上に２５６の可能な色を得ることが、よくある。色インデックスシステムに対しては、色交換及びクロストーク補正は、色インデックスが２４ビットＲＧＢディスプレイ駆動値に復号された後で、行われるべきである。
【００９７】
図１９は、ＬＣＤディスプレイのそれぞれのピクセルに対応付けられた２Ｄ配列のメモリエレメントを備える単一のメモリデバイスを有するディスプレイコントローラを示す図である。メモリ管理システムは、左イメージの４００×６００画素をメモリデバイスの４００列からなる第１のブロックに書き込み、右イメージの４００×６００画素をメモリデバイスの４００列からなる第２のブロックに書き込むように、構成される。メモリのこの割り当ては、メモリへのデータ書き込み効率の観点から望ましいと考えられる。
【００９８】
メモリ管理システムは、画素データが、メモリデバイスから行毎に読み出されるようにする。各行の最初の半分（すなわち、左イメージの画素）は、半行バッファに読み出される。行の後の半分（すなわち右イメージの画素）がその後にメモリから読み出され、その画素は、バッファされている画素とインタリーブされて、必要とされる左右交互化されたものが得られる。次に、インタリーブされたデータストリームは、図１４の実施形態のビデオコントローラに対応するビデオコントローラへ提供される（或いは、図６ａのコントローラが使用され得る）。
【００９９】
図２０は、図１９に記載されるものとは別のバッファ配置を示す。このバッファ配置は、メモリデバイスから読み出される画素の行を交互に受け取る２対の半行バッファ５２及び５３を備える。従って、最初の行は、第１バッファ対５２に読み出され、その後に次の行は、第２バッファ対５３へ読み出される。第１バッファ対５２の内部において、左イメージの画素は、第１の半行バッファ５２ａへ読み出され、右イメージの画素は、第２の半行バッファ５２ｂへ読み出される。半行バッファ５２ａ及び５２ｂに含まれる画素がインタリーブされてビデオコントローラへ出力されている間に、次の行の画素が、半行バッファ５３ａ及び５３ｂへ読み出される。その後、半行バッファ５３ａ及び５３ｂに含まれる画素がインタリーブされてビデオコントローラへ出力されているときに、次の行の画素が半行バッファ５２ａ及び５２ｂへ読み出される。
【図面の簡単な説明】
【０１００】
【図１】公知のタイプのＬＣＤのピクセルレイアウトを示す図である。
【図２ａ】公知のタイプの３Ｄ自動立体ディスプレイの横断面図である。
【図２ｂ】図２ａに示されるタイプのディスプレイによるビューウインドウの形成を示す平面図である。
【図３】立体イメージの表示を示す、図１と同様の図である。
【図４ａ】公知のタイプのディスプレイメモリコントローラのブロック模式図である。
【図４ｂ】図４ａのコントローラの一部のより詳細な模式図である。
【図４ｃ】図４ａのコントローラにおいて起こる波形を示す波形図である。
【図５】図４ａのディスプレイコントローラのメモリにおけるデータの構成を示す図である。
【図６ａ】本発明のある実施形態を構成するディスプレイコントローラのブロック模式図である。
【図６ｂ】図６ａのコントローラの一部のより詳細な模式図である。
【図６ｃ】図６ａのコントローラにおいて起こる波形を示す波形図である。
【図７】図６ａのディスプレイコントローラのメモリにおけるデータの構成を示す、図５と同様の図である。
【図８】図６ａのディスプレイコントローラのメモリにおけるデータの構成を示す、図５と同様の図である。
【図９】２Ｄイメージ内に３Ｄイメージを表示する通常のディスプレイスクリーンを示す図である。
【図１０】図９のスクリーンイメージがどのように処理されるかを示す図である。
【図１１】図６ａのディスプレイコントローラへ供給されるビデオピクセルデータの可能な配置を示す図である。
【図１２】本発明の別の実施形態を構成するディスプレイのブロック模式図である。
【図１３】図６ａ及び図１２の実施形態を用いて作成される種々の色コンポーネント奥行き平面の模式図である。
【図１４】本発明の更に別の実施形態を構成するディスプレイコントローラのブロック模式図である。
【図１５】図１４のコントローラの遅延バッファを示す図である。
【図１６】図１４の実施形態を用いて作成される種々の色コンポーネント奥行き平面の模式図である。
【図１７】本発明の別の実施形態を構成するディスプレイコントローラのブロック模式図である。
【図１８】本発明の実施形態を構成するイメージ間のクロストークを低減する方法を示す図である。
【図１９】本発明の別の実施形態を構成するディスプレイコントローラのブロック模式図である。
【図２０】本発明の別の実施形態を構成するディスプレイコントローラのブロック模式図である。
【符号の説明】
【０１０１】
１  ＬＣＤ
２  バックライト
３  視差バリア
４  視差バリア
５  列
６  列
７  ビューイングウインドウ
８  正像位置
９  正像位置
１０  正像位置
１１  偽像位置
１２  偽像位置
１３  偽像位置
１４  偽像位置
２０  データバス
２１  アドレスバス
２２  ＶＲＡＭ
２３  ＶＲＡＭ
２４  メモリ管理システム
２５  レジスタ
２６  ビデオコントローラ
２７  回路
２８  タイミング生成器
２９  回路
３０  ラッチ回路
３１  クロストーク補正部
４０  ラッチ
４１  ラッチ
４２  スイッチング回路
４３  スイッチング回路
４４  スイッチング回路
４５  ＯＲゲート
４６  排他ＯＲゲート
４７  回路
４８  回路
４９  回路
５０  デジタル・アナログ・コンバータ
【図１】
2004312780.tif 000003
【図２ａ】
2004312780.tif 000004
【図２ｂ】
2004312780.tif 000005
【図３】
2004312780.tif 000006
【図４ａ】
2004312780.tif 000007
【図４ｂ】
2004312780.tif 000008
【図４ｃ】
2004312780.tif 000009
【図５】
2004312780.tif 000010
【図６ａ】
2004312780.tif 000011
【図６ｂ】
2004312780.tif 000012
【図６ｃ】
2004312780.tif 000013
【図７】
2004312780.tif 000014
【図８】
2004312780.tif 000015
【図９】
2004312780.tif 000016
【図１０】
2004312780.tif 000017
【図１１】
2004312780.tif 000018
【図１２】
2004312780.tif 000019
【図１３】
2004312780.tif 000020
【図１４】
2004312780.tif 000021
【図１５】
2004312780.tif 000022
【図１６】
2004312780.tif 000023
【図１７】
2004312780.tif 000024
【図１８】
2004312780.tif 000025
【図１９】
2004312780.tif 000026
【図２０】
2004312780.tif 000027