(57)【要約】【課題】ビデオ機器１０から入力されたアナログビデオ信号Ｓａをデジタルビデオ信号Ｓｄに変換するとともにビデオメモリ１４に格納することにより、動画像１２をディスプレイ１１に表示しながらその一場面を静止画として取り込み可能とするビデオ画像キャプチャ回路において、回路構成の共通化および簡略化を図りながら、動画像１２の表示品質の劣化を最小限に抑制可能とする。【解決手段】画像データＤｇが格納されるビデオメモリ１４中に動画像データと静止画像データの記憶領域を個別に設け、ビデオ機器１０から入力された画像データＤｇをビデオメモリ１４に格納する際、通常は動画像データの書き込みを動画像データ記憶領域に対して行い、キャプチャ時には１フレーム分の静止画データを静止画像データ記憶領域に格納する。【選択図】  図１
2004279855.tif 000002
【特許請求の範囲】
【請求項１】
入力されたアナログビデオ信号をデジタルビデオ信号に変換する信号変換手段と、
変換されたデジタルビデオ信号から画像データを取り出す画像データ作成手段と、
取り出された画像データをビデオメモリに格納するデータ格納手段と、
前記画像データ中から静止画像データの取得時期を規制する指示手段と、を備えたビデオ画像キャプチャ回路であって、
前記ビデオメモリには、動画像データの記憶領域と静止画像データの記憶領域とを区別して備え、
前記格納手段により、常時は１フレーム分の画像データを前記動画像データ記憶領域に繰り返して書き込む一方、
前記指示手段の指示に対応して、１フレーム分の画像データを前記静止画像データ記憶領域に書き込むことを特徴とするビデオ画像キャプチャ回路。
【請求項２】
入力されたアナログビデオ信号をデジタルビデオ信号に変換する信号変換手段と、
その変換されたデジタルビデオ信号から画像データを取り出すデータ取出手段と、
その取り出された画像データの変形処理を施す画像変形手段と、
その変形された画像データに対してマスキング処理を施し、使用すべき画像データを特定するマスキング手段と、
その特定された画像データをビデオメモリに格納するデータ格納手段と、
前記画像データ中から静止画像データの取得時期を規制する指示手段とを備えたビデオキャプチャ回路であって、
前記ビデオメモリには、動画像データの記憶領域と静止画像データの記憶領域とを区別して備え、
前記格納手段により、常時は１フレーム分の画像データを前記動画像データ記憶領域に繰り返して書き込む一方、
前記指示手段の指示に対応して、１フレーム分の画像データを前記静止画像データ記憶領域に書き込むことを特徴とするビデオ画像キャプチャ回路。
【請求項３】
前記画像変形手段は、前記画像データで表示される画像の拡大または縮小の少なくとも何れか一方を可能とするものであり、
前記マスキング手段は、所定座標範囲内の画像に対応する画像データを取り出し可能とするものであって、
前記動画像データの書き込み中と静止画像データの書き込み中とでは、前記画像変形手段およびマスキング手段は異なったデータ処理条件を設定可能とする請求項２記載のビデオ画像キャプチャ回路。
【請求項４】
前記画像変形手段における変形動作とマスキング手段におけるマスク動作とは、前記画像データ中におけるビデオメモリに書き込むべきデータを順次に特定していくことにより行われる請求項２または３記載のビデオ画像キャプチャ回路。
【請求項５】
前記アナログビデオ信号はインターレス形式のものであって、前記デジタルビデオ信号は奇数フィールドと偶数フィールドの走査位置に対応した画像データが交互に送られるものであり、
前記マスキング手段には、
水平方向の走査位置に対応するピクセルが有効か否かを判定する水平方向判定部と、
各走査ラインが有効か否かを判定する垂直方向判定部とを備え、
該垂直方向判定部では、判定する走査ライン位置を偶数フィールドと奇数フィールドとで１ラインずつずらせながら判定していく請求項４記載のビデオ画像キャプチャ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ビデオ機器から取り出されアナログビデオ信号をデジタル化しながらビデオメモリに書き込むことにより動画像の再生を可能とするとともに、その動画像中の１場面を取り込み可能とするビデオ画像キャプチャ回路に関する。
【０００２】
【従来の技術】
従来この種のビデオ画像キャプチャ回路にあっては、デジタル化された画像データを、動画像の表示用メモリとキャプチャ画像格納用メモリとに並行して格納するものが一般的であった（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−１６９２４４号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、キャプチャ回路と動画像の表示回路とは共通部分を多く含むため、並列して備えることは無駄が多い。かかる不都合に対し、本発明者は考察を行った結果、ビデオメモリに書き込まれている画像データの書き込みアドレスを１フレーム分の書き込み中に対応して変更することにより、キャプチャ回路としての付加的な構成を最小限に抑制しながら、動画像の表示品質の劣化を防止できることを知見した。
【０００５】
本発明はかかる知見に基づいてなされたものであって、動画像データが格納されるビデオメモリ中に静止画像データの記憶領域を設け、その領域に１フレーム分のデータを書き込むことにより、回路構成の簡略化を図りながら動画像の表示品質の劣化を最小限に抑制可能としたビデオ画像キャプチャ回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明にかかるビデオ画像キャプチャ回路は、図１にその具体的な構成を例示する如く、入力されたアナログビデオ信号Ｓａをデジタルビデオ信号Ｓｄに変換するＡ／Ｄ変換部１５の様な信号変換手段と、変換されたデジタルビデオ信号Ｓｄから画像データＤｇを取り出す画像データ作成手段１６と、取り出された画像データＤｇをビデオメモリ１４に格納するＤＲＡＭコントローラ２８の様なデータ格納手段と、画像データＤｇ中から静止画像データの取得時期を規制する指示手段４７とを備えている。
【０００７】
ビデオメモリ１４には、図７の様に動画像データの記憶領域４１と静止画像データの記憶領域４８とを区別して備え、データ格納手段により、常時は１フレーム分の画像データを前記動画像データ記憶領域４１に繰り返して書き込む一方、指示手段４７の指示に対応して、１フレーム分の画像データを前記静止画像データ記憶領域４８に書き込むことを特徴とする。
【０００８】
更に、信号変換手段から取り出された画像データの変形処理を施す画像変形手段１７と、その変形された画像データに対してマスキング処理を施し、使用すべき画像データを特定するマスキング手段１８とを備えることができる。
【０００９】
ここで、画像変形手段１７は画像データＤｇで表示される画像の拡大または縮小の少なくとも何れか一方を可能とするものであり、マスキング手段１８は、表示枠２７で包囲された所定座標範囲内の画像に対応する画像データＤｇ’を取り出し可能とするものである。そして、動画像データの書き込み中と静止画像データの書き込み中とでは、前記画像変形手段１７およびマスキング手段１８は異なったデータ処理条件を設定可能とすることが好ましい。
【００１０】
また、画像変形手段１７における変形動作とマスキング手段１８におけるマスク動作とは、画像データＤｇ中におけるビデオメモリ１４に書き込むべきデータを順次に特定していくことにより行われる。更にアナログビデオ信号Ｓａはインターレス形式のものであって、デジタルビデオ信号Ｓｄは奇数フィールドと偶数フィールドの走査位置に対応した画像データＤｇが交互に送られるものである。
【００１１】
そしてマスキング手段１８には、水平方向の走査位置に対応するピクセルが有効か否かを判定する水平方向判定部２１と、各走査ラインが有効か否かを判定する垂直方向判定部２５とを備え、垂直方向判定部２５では、判定する走査ライン位置を偶数フィールドと奇数フィールドとで１ラインずつずらせながら判定していく。
【００１２】
【発明の実施の形態】
以下本発明を、図１に例示する如く、ビデオレコーダやビデオカメラの様なアナログ式のビデオ機器１０から出力されるアナログビデオ信号Ｓａをデジタル変換してディスプレイ１１上に動画像１２を表示しながら、その一場面を静止画として保存可能とするビデオ画像キャプチャ回路１３に実施した一例に基づいて詳細に説明する。
【００１３】
ここでビデオ機器１０から出力されるアナログビデオ信号ＳａはＮＴＳＣ方式であって、図２に示す如く、走査線の総数は５２５本であるが奇数ライン群Ｌ１・Ｌ３・・・と偶数ライン群Ｌ２・Ｌ４・・・による水平走査を１回毎に繰り返すことにより、奇数と偶数のフィールドで１つのフレームを構成し、それを１秒間に３０フレーム表示するインターレス方式のものである。
【００１４】
更に、アナログビデオ信号Ｓａはビデオデコーダの様なＡ／Ｄ変換部１５に入力され、デジタルビデオ信号Ｓｄに変換される。このデジタルビデオ信号Ｓｄは、図３（ｃ）に示す如く、１つのフィールドの切れ目を示す垂直同期信号Ｓ２と、奇数フィールドか偶数フィールドかを示すフィールド位置信号Ｓ１とを備えることにより、１フレーム分のデータの区切りが示される。
【００１５】
更にまた、２つの垂直同期信号Ｓ２・Ｓ２間では１回分の水平走査の開始および終了時期に対応して水平同期信号Ｓ３を出力するとともに、図３（ｂ）の様に２つの水平同期信号Ｓ３・Ｓ３間において、１ライン分のＹＵＶデータＤｙが出力される。
【００１６】
ここでＹＵＶデータＤｙは、輝度信号Ｙと２種類の色差信号ＣＲ・ＣＢとから構成されるが、色差信号は図３（ａ）の様に１ピクセル毎に一方が省略される４：２：２フォーマットのものが使用されている。したがって、このフォーマットのデータから画像を再現するためには、次の画像データ作成手段１６において、１ピクセル毎に間引かれた色差信号ＣＢまたはＣＲを補完する様な所定のデータ処理を必要とする。
【００１７】
本実施例にあっては更に、画像データ作成手段１６において上記した走査位置に対応した一連の画像データＤｇを作成するが、その画像データＤｇを予め想定した最高品質の画像データ、すなわち最大量のデータとする。その一方、画像データ作成手段１６から出力される画像データＤｇの全体をそのままビデオメモリ１４に格納するのではなく、また画像データＤｇを直接的にデータ処理するのでもなく、下記する画像変形手段１７あるいはマスキング手段１８において表示に不要なデータの間引き位置を順次に特定して行くことにより、データ書込み手順の統一化を図って回路構成の簡易化を実現しながら、ビデオメモリ１４に記憶すべきデータ量の減少を図っている。
【００１８】
ここで画像変形手段１７は、図４に例示する如く、原画像１９における水平方向の変形手段２１と、垂直方向の変形手段２５とを個別に備える。例えば、水平方向における最大の倍率を２倍に設定した場合にあっては、画像データ作成手段１６から出力される各ピクセルのデータを２つずつ繰り返すことにより、横方向を２倍に拡大した基準画像１９ａに対応した画像データＤｇが作成される。
【００１９】
更に、水平方向変形手段２１に対して制御部２２から原画像１９を横方向に２倍に拡大する指示を受けた場合にあっては、各水平方向のラインにおける画像データＤｇの全てのデータを有効にすることを指示する有効ピクセル信号Ｓｐを出力することにより対応される。同様に、原画像１９を横方向に拡大しない場合は、画像データＤｇにおける各データを１つおきに有効なピクセルとして指定し、２分の１に縮小する場合は４つおきに有効なピクセルを指定する有効ピクセル信号Ｓｐを出力することにより対応される。それ以外の倍率にあって、画像データＤｇ中のどのピクセルを有効にするかの決定方法は従来のアルゴリズムを使用して行われるので、ここでは詳細な説明は省略する。
【００２０】
また水平方向変形手段２１は、図４に例示する如く、各走査ラインの開始位置を示す水平同期信号Ｓ３と、画像データＤｇの各ピクセルに同期して出力されるクロック信号Ｓ４をカウントすることにより判定される走査位置のピクセル番号と、制御部２２から入力される拡大あるいは縮小倍率を示す数値Ｈｎとを利用して第１の水平方向判定部２３で上記間引き動作を行うことにより、拡大縮小に関係なく同一の回路構成およびアルゴリズムを利用して水平方向の拡大縮小動作が行われる。
【００２１】
以上の様に水平方向に拡大する場合にあっては、画像データ作成手段１６において１ピクセル分のデータを記憶可能とするだけで対応できるが、垂直方向についても同様に拡大処理する場合にあっては、画像データ作成手段１６に１ライン分のデータを記憶するメモリを必要とする。
【００２２】
そこで本実施例にあっては、垂直方向に対する事前の拡大処理は行わずに、必要に応じて縮小処理のみを行ってビデオメモリ１４に格納した後、原画像１９の縦方向の拡大表示が必要な場合にあっては、ビデオメモリ１４から読み出したデータを別途用意した垂直方向拡大手段２４を用いて各ラインの重複表示を行うことにより対応している。しかしながら、垂直方向についても画像変形手段１７において拡大処理させて良いことは勿論である。
【００２３】
一方、垂直方向の縮小表示に関しては、図３に示す１つのフィールドにおける開始位置を示す垂直同期信号Ｓ２と、各水平ラインの開始位置を示す水平同期信号Ｓ３と、奇数フィールドか偶数フィールドかを示すフィールド位置信号Ｓ１と、垂直方向の縮小倍率を示す数値Ｖｎとを垂直方向変形手段２５に対する入力データとする。
【００２４】
ところで、アナログビデオ信号Ｓａはインターレスであり、画像データ作成手段１６から出力される画像データＤｇも、奇数行の水平ライン群Ｌ１・Ｌ３・・・からなる奇数フィールドと、偶数行の水平ライン群Ｌ２・Ｌ４・・・からなる偶数フィールドとを合成することにより、１つのフレームが構成される。
【００２５】
そこで原画像１９を垂直方向に縮小する場合にあっては、第１の垂直方向判定部２０において、有効とするラインが１つのフィールド中で偏らないようにするばかりか、１つのフレームとして合成した場合にあっても、フレーム全体に均一に間引きラインが分散するように判定する構成とすることが好ましい。なお、縮小率の違いに対応して画像データＤｇ中におけるどのラインを実際に有効にするかは、従来のアルゴリズムを利用して決定できる。
【００２６】
次にマスキング手段１８は、画像変形手段１７で拡大縮小した変形画像１９ｂの全体をディスプレイ１１に表示するのではなく、その一部のみを限定して表示可能とするものである。本実施例にあっては、画像変形手段１７から出力される変形画像１９ｂを基準とし、その変形画像１９ｂ中における表示の開始ライン位置Ｌｓｎと表示ライン数Ｌｗｎ、開始ピクセル位置Ｐｓｎと表示ピクセル数Ｐｗｎとを図２の如く個別に指定することにより表示枠２７を規定し、その表示枠２７内に入った画像データＤｇについてのみ書込み要求信号ＳｗをＤＲＡＭコントローラ２８に送ることにより、矩形状の範囲内の画像に対する画像データＤｇ’が限定してビデオメモリ１４に書き込まれ、ディスプレイ１１に動画像１２として表示可能とするのである。
【００２７】
より具体的には、図５および図６に例示する如く、第２の水平方向判定部２９における第１レジスタ３０には開始ピクセル位置Ｐｓが、第２レジスタ３１には表示ピクセル数Ｐｗが水平同期信号Ｓ３の入力と連動してＣＰＵ３２により入力される。ここで第１レジスタ３０はダウンカウンタであって、有効ピクセル信号Ｓｐが１つ入力される毎に１つずつカウント値を減算して行き、カウント値がゼロになると表示枠２７内に入ったものと判定され、第１フリップフロップ３３をセットする。すると、第１フリップフロップ３３の出力Ｑは「１」となり、ＡＮＤ回路３４に有効ピクセル信号Ｓｐと共に入力される結果、有効ピクセル信号Ｓｐが第２レジスタ３１に入力される。
【００２８】
ここで第２レジスタ３１もダウンカウンタであり、その後は第１レジスタ３０に代わって第２レジスタ３１がカウント動作を開始する。そして、第２レジスタ３１にセットされた数値Ｐｗがゼロになると表示枠２７の外に出たことが判定されて第１フリップフロップ３３をリセットする結果、ＡＮＤ回路２６の入力が「０」となり、画像データ書き込み手段として備えたＤＲＡＭコントローラ２８に対する書込み要求信号Ｓｗを強制的に停止する。
【００２９】
垂直方向のマスキング処理に関しても基本的には同様であって、図５における第２の垂直方向判定部３５における第３レジスタ３６には開始ライン位置Ｌｓが、第４レジスタ３７には表示ライン数Ｌｗが垂直同期信号Ｓ２の入力と連動してＣＰＵ３２により入力される。ここで第３レジスタ３６はダウンカウンタであって、有効ライン信号Ｓｌが１つ入力される毎に１つずつカウント値を減算して行き、カウント値がゼロになると表示枠２７内に入ったものと判定され、第２フリップフロップ３３ａをセットする。すると、第２フリップフロップ３３ａの出力は「１」となり、ＡＮＤ回路３８に有効ライン信号Ｓｌと共に入力される結果、有効ライン信号Ｓｌが第４レジスタ３７に入力される。
【００３０】
更に第４レジスタ３７もダウンカウンタであり、その後は第３レジスタ３６に代わって第４レジスタ３７がカウント動作を開始する。そして、第４レジスタ３７にセットされた数値Ｌｗが「０」になると枠外に出たことが判定されて第２フリップフロップ３３ａをリセットする結果、ＡＮＤ回路２６の入力が「０」となり、ＤＲＡＭコントローラ２８に対する書込み要求信号Ｓｗを強制的に停止するのである。
【００３１】
ところで、上記した図２に示す開始ライン位置Ｌｓｎと表示ライン数Ｌｗｎは１フレームに換算した値、即ちディスプレイ１１上におけるライン数であるのに対し、ビデオメモリ１４に書き込まれる画像データＤｇは、奇数ライン群Ｌ１・Ｌ３・・・と偶数ライン群Ｌ２・Ｌ４・・・とが交互に出力されるインターレス方式に対応したものである。
【００３２】
そこで本実施例にあっては、図６の如く、開始ライン位置Ｌｓｎと表示ライン数Ｌｗｎを各々第１演算部５１と第２演算部５２とによって共に２分の１にするとともに、偶数フィールドにあっては更に１ライン下にずらせるた値を上記したＬｓ・Ｌｗとすることにより、フレームとフィールド間の違いを吸収するようにしている。
【００３３】
上記の様にして書き込み要求信号Ｓｗが出された画像データＤｇは、ＤＲＡＭコントローラ２８の制御により図７の如くビデオメモリ１４に書き込まれる。ここで、ビデオメモリ１４上に書き込まれる画像データの書き込み開始アドレスＡ１１は、ＣＰＵ３２から図４に示すアドレスデータ発生部５０の第１レジスタ３９に格納される値を変更することにより、任意に設定される。
【００３４】
更に、ビデオメモリ１４に書き込まれるべき画像データＤｇ’は１フレーム分であるが、送られてくる画像データＤｇはフィールド単位である。そこでＤＲＡＭコントローラ２８に送られる書き込み用のアドレスデータＤａも、アドレスデータ発生部５０のアドレス演算部４０において開始アドレスＡ１１から２ライン分ずつ増加させるとともに、偶数フィールドにあっては開始アドレスそれ自体を１ライン分増加させてＡ１２とし、その値を第２レジスタ５３に格納することにより、ビデオメモリ１４上に１フレーム分の動画像データ記憶領域４１が構成される。
【００３５】
このビデオメモリ１４上の動画像データ記憶領域４１に書き込まれた１フレーム分の画像データＤｇ’を所定のタイミングで読み出し、必要に応じて垂直方向に拡大処理したあとディスプレイ１１に表示することにより、ビデオ機器１０から送られる原画像１９を拡大縮小するとともに、不要部分が表示枠２７によりマスキングされた動画像１２が表示されるのである。
【００３６】
本発明にあっては上記構成に加えて、図１に示す指示手段４７による手動操作あるいは他の回路から送られる任意タイミングの制御信号と連動して、１フレーム分の静止画像をビデオメモリ１４上に取り込み可能とする。この場合、上記の様にしてディスプレイ１１に表示中の動画像１２に対応するデータをそのまま１フレーム分、静止画像として取り込むことも可能である。
【００３７】
しかしながら、本実施例にあっては、表示中の動画像１２と静止画像とで異なった拡大率あるいは表示枠内の画像を取り込み可能とするため、図４および図６に示す如く、拡大あるいは縮小率を決める値Ｈｎ・ＶｎとＨｃ・Ｖｃ、表示枠２７を決める値Ｐｓｎ・Ｐｗｎ・Ｌｓｎ・ＬｗｎとＰｓｃ・Ｐｗｃ・Ｌｓｃ・Ｌｗｃおよびビデオメモリ１４上における画像データの記憶領域４１・４８における開始アドレスＡ１１とＡ２１を格納するためのレジスタ群を動画像用と静止画像用とに区別して設け、キャプチャ時期制御部４２から出力される切換信号Ｓｓによりスイッチ群４３・４３・・・を一斉に切り換え、フレームの切れ目に対応して両レジスタ群を択一的に切り換える。
【００３８】
キャプチャ時期制御部４２は、図４の如く２つのフリップフロップ４４・４５と、１つのＡＮＤ回路４６とから構成され、両方のフリップフロップ４４・４５はフレーム端信号Ｓｆで常時はリセットされ、各スイッチ４３・４３・・・には「０」の切換信号Ｓｓが送られてレジスタ群は動画像用が使用可能となる。
【００３９】
かかる状態で、フレームの途中に指示部４７に対する指示に対応し、静止画像の取り込みを指示するキャプチャ信号Ｓｃがフリップフロップ４４のセット端子に印加されると、そのフリップフロップ４４は直ちにセットされてＡＮＤ回路４６の一方の入力端に「１」信号が入力される。更に、フレームの切れ目になるとＡＮＤ回路４６の他端にもフレーム端信号Ｓｆにより「１」信号が印加される結果、フリップフロップ４５もセットされてスイッチ群４３・４３・・・は静止画側に切り替わる。
【００４０】
このとき、ビデオメモリ１４の書き込みアドレスＤａが静止画像データ記憶領域４８の先頭アドレスＡ２１に変更される結果、図７の如く動画像データ記憶領域４１に代えて静止画像データ記憶領域４８に画像データＤｇ’が記憶されて行く。このスイッチ４３の切り換え状態は、次のフレームの切れ目でリセットされるため、１フレーム分の画像データＤｇ’のみが静止画像データとして取り込まれるのである。
【００４１】
このようにして取り込まれた静止画像データは、動画像１２の表示停止中の様な適宜時期に取り出され、ハードディスク等の他のメモリに書き込まれたあと、必要に応じてデータ圧縮して送信したり印刷するなどのデータ利用が行われる。
【００４２】
なお、上記実施例では１回のキャプチャ指示に対応して１つの静止画像データを保存する様に構成したがこれに限らず、所定時間間隔で複数枚の静止画像を同時に取り込む様に構成することも可能である。その場合、静止画像データの記憶領域４８を複数フレーム分確保して個別に格納することも可能であるし、記憶領域４８を１フレーム分として書き込みと読出しとを交互に繰り返すこともできる。
【００４３】
更に、静止画像の取り込み時期は、指示手段４７に対する操作者の指示動作に対応させるものに限定されず、所定の検知動作やタイマーによる設定時間経過など、所定のイベントが発生する毎に自動的にキャプチャ動作を行わせるなど限定されるものではない。
【００４４】
また、ディスプレイ１１上に表示する動画像１２の拡大率や表示枠２７の設定は、ディスプレイ１１の画面上においてその変更状態を視認しながら設定変更可能としたり、メニュー形式の指示手段４７を備えて具体的な数値を設定するなど、適宜変更して実施できる。また、図４の如く描画手段４９を更に備え、基準画像１９ａにオーバーラップさせた状態で静止画を表示させることもできる。
【００４５】
上記実施例では、マスキング手段１８において原画像１９における所定座標範囲内の画像を表示枠２７を用いて限定的に取り込むようにしたが、マスクする内容は座標範囲に限らず、カラー動画像における特定色をマスクしたり、三次元動画像における奥行き情報をマスクするなど、マスクする内容は適宜変更して実施できる。
【００４６】
マスキング処理する前に原画像を拡大縮小処理を施したが、その様な処理の一部または全部を省略し、あるいは他のデータ処理動作を付加することも同様に可能である。
【００４７】
【発明の効果】
本発明は上記のごとく、動画像データが格納されるビデオメモリ１４中に静止画像データの記憶領域４８を設け、キャプチャ指示時に対応してその領域４８に１フレーム分のデータを書き込むことにより、回路構成の簡略化および共通化を最大限図りながら、動画像の表示品質の劣化を最小限に抑制可能とした。
【００４８】
更に、入力された画像データＤｇの全てをビデオメモリ１４に格納するのではなく、予め表示枠２７を設定して限定した範囲内のデータのみを選択的にビデオメモリ１４に格納することにより、書き込むべきデータ量を必要最小限に抑制し、動画像１２の表示時の様な頻繁なアクセスを必要とする場合にあっても、表示品質の低下を未然に防止できる。
【００４９】
また、画像データＤｇをビデオメモリ１４に先立ってデータ処理する際、画像データそれ自体を処理するのではなく、画像データＤｇ中における書き込むべきデータ位置をデータ処理していくことにより、回路構成とデータ処理アルゴリズムが動画像の場合と静止画像の場合とで同一となるために簡略化され、容易に構成できる。
【図面の簡単な説明】
【図１】本発明をビデオ画像キャプチャ回路に実施した一例を示す説明図であって、回路構成を概略的に示すブロック図と画像の変更過程とを対比して示す。
【図２】画像データと表示枠との関係を示す説明図である。
【図３】デジタルビデオ信号の詳細を示す波形図である。
【図４】画像変形部手段一例を示すブロック図である。
【図５】マスキング手段の一例を示すブロック図である。
【図６】マスキングに対するパラメータの受け渡し状態を示すブロック図である。
【図７】ビデオメモリにおける画像データの格納状況を示す説明図である。
【符号の説明】
１０  ビデオ機器
１１  ディスプレイ
１２  動画像
１３  ビデオ画像キャプチャ回路
１４  ビデオメモリ
１５  Ａ／Ｄ変換部
１６  画像データ作成手段
１７  画像変形手段
１８  マスキング手段
１９  原画像
１９ａ  基準画像
１９ｂ  変形画像
２０  第１の垂直方向判定部
２１  水平方向変形手段
２２  制御部
２３  第１の水平方向判定部
２４  垂直方向拡大手段
２５  垂直方向変形手段
２７  表示枠
２８  ＤＲＡＭコントローラ
２９  第２の水平方向判定部
３２  ＣＰＵ
３５  第２の垂直方向判定部
４０  アドレス演算部
４１  動画像データ記憶領域
４２  キャプチャ時期制御部
４３  スイッチ
４７  指示手段
４８  静止画像データ記憶領域
４９  描画手段
５０  アドレスデータ発生部
５１  第１演算部
５２  第２演算部
【図１】
2004279855.tif 000003
【図２】
2004279855.tif 000004
【図３】
2004279855.tif 000005
【図４】
2004279855.tif 000006
【図５】
2004279855.tif 000007
【図６】
2004279855.tif 000008
【図７】
2004279855.tif 000009