(57)【要約】【課題】従来よりも高い電流増幅率を得ることができ、かつｈＦＥリニアリティの良いトランジスタを提供することを目的とするものである。【解決手段】ベース層内にメッシュ状またはクシ状のエミッタ層が設けられ、前記エミッタ層の最外周部またはその一部からの横方向のベース幅は、前記エミッタ層の底面からの縦方向のベース幅よりも小さく設定され、かつベース濃度に対するエミッタ濃度の比は、横方向が縦方向よりも大きく設定されてなるトランジスタ。【選択図】  図１
2004304106.tif 000002
【特許請求の範囲】
【請求項１】
ベース層内にメッシュ状またはクシ状のエミッタ層が設けられ、前記エミッタ層の最外周部またはその一部からの横方向のベース幅は、前記エミッタ層の底面からの縦方向のベース幅よりも小さく設定され、かつベース濃度に対するエミッタ濃度の比は、横方向が縦方向よりも大きく設定されてなることを特徴とするトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高い電流増幅率を有するトランジスタの構造に関するものである。
【０００２】
【従来の技術】
近年の電子機器は、小型化・高効率化が進んでいるが、その電子機器に組み込まれる電子部品のトランジスタについては、特に駆動回路の低消費電力化のため、高い電流増幅率を持つものが要求されている。
【０００３】
この要求に応える一案として、トランジスタのベース濃度を低減させることでエミッタ注入効率の向上を図り、高い電流増幅率を得る技術が一般的に知られている。
【０００４】
しかし、この一般的に知られたベース濃度を低減させる方法は、エミッタ層の最外周部またはその一部からの横方向のベース幅が、エミッタ層の底面からの縦方向のベース幅よりも大きく設定されているため、電流増幅率がエミッタ層の底面におけるエミッタ注入効率のみで決定され、エミッタ側面におけるエミッタ注入効率は小さくて電流増幅率の決定に寄与しないという問題がある。
【０００５】
従って、より高い電流増幅率を得るためには、ベース濃度を更に低減させるか、もしくはエミッタ層を更に深く形成し、エミッタ層の底面におけるエミッタ注入効率を大きくする必要がある。
【０００６】
しかしながら、これらの方法には、パンチスルーによる耐圧低下を発生させるという品質上好ましからぬ欠点がある。
【０００７】
そこで、別案として、ベース層にエミッタ層を自己整合を有して形成させることによって、高い電流増幅率を持つトランジスタが得られるという方法がある（例えば、特許文献１参照）。
【０００８】
図３は、特許文献１の第４図に記載されたＰＮＰ型トランジスタの、導電型を逆にしたＮＰＮ型トランジスタの要部拡大断面図である。
【０００９】
図３において、ｎ−型半導体基板２の表面にｐ＋型ベース層３が形成され、さらにその表面にｐ＋型ベース層３と自己整合を有してｎ＋型エミッタ層４が形成されている。５はｎ＋型チャンネルストッパー層であり、ｎ＋型エミッタ層４と同時に形成されている。１はｎ＋型半導体基板、６は酸化膜である。Ｗ１はエミッタ層の最外周部またはその一部からの横方向のベース幅、Ｗ２はエミッタ層の底面からの縦方向のベース幅である。
【００１０】
【特許文献１】
特開昭６３−１８５０６３号公報（第４図）
【００１１】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載されている従来技術は、ｐ＋型ベース層３にエミッタ層４を自己整合を有して形成、つまりｎ＋型エミッタ層４をｐ＋型ベース層３と同一の開口部（図示しない）より形成するため、エミッタ最外周でのエミッタ注入効率を大きくすることはできるが、エミッタ周辺長が小さいため、ｈＦＥリニアリティ（直線性）が悪いという欠点がある。
【００１２】
そこで本発明は、以上のような問題を解決するためになされたものであって、従来のトランジスタよりもさらに高い電流増幅率を得ることができ、かつｈＦＥリニアリティの良いトランジスタを提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明のトランジスタは、ベース層内にメッシュ状またはクシ状のエミッタ層が設けられ、前記エミッタ層の最外周部またはその一部からの横方向のベース幅は、前記エミッタ層の底面からの縦方向のベース幅よりも小さく設定され、かつベース濃度に対するエミッタ濃度の比は、横方向が縦方向よりも大きく設定されてなるトランジスタである。
【００１４】
このような構成により、従来は、電流増幅率の決定に寄与していなかったｎ＋型エミッタ層４の側面におけるエミッタ注入効率を向上させることができ、また、エミッタ周辺長を大きくすることができるので、従来以上の電流増幅率を得ることができ、かつｈＦＥリニアリティを良化させる作用効果を生むのである。
【００１５】
【発明の実施の形態】
以下に、本発明の一実施形態について図を用いて詳しく説明する。
【００１６】
（実施の形態１）
図１は、本発明の一実施の形態を示す縦型ＮＰＮ型トランジスタの平面図であり、図２は、図１のＡ−Ａ断面の要部拡大図である。
【００１７】
図２において、ｎ−型半導体基板２の表面にｐ＋型ベース層３を形成する。
【００１８】
なお、この時のｐ＋型ベース層３の表面濃度は、エミッタ注入効率向上のため１０１７／ｃｍ３オーダー程度の低濃度で形成する方が望ましい。
【００１９】
次に、メッシュ状ｎ＋型エミッタ層４の最外周部の一部をｐ＋型ベース層３の最外周部とマスクで面一になるように窓形成を行い、その後ｎ型不純物を拡散させることによりｎ＋型エミッタ層４の一部からの横方向のベース幅Ｗ１が、エミッタ層底面からの縦方向のベース幅Ｗ２よりも小さく形成する。ｎ＋型チャンネルストッパー層５は、ｎ＋型エミッタ層４と同時に形成している。
【００２０】
このような構成を採用したトランジスタは、従来構成のトランジスタと比べて、耐圧およびｈＦＥリニアリティを低下させることなく電流増幅率を３０％程度向上することができる。
【００２１】
なお、実施の形態１では縦型ＮＰＮトランジスタについて説明したが、これと同様な構成をとれば、縦型ＰＮＰでも同様効果が得られる。また、横型ＮＰＮおよびＰＮＰトランジスタにおいても、同様構成をとれば、同様効果が得られる。
【００２２】
【発明の効果】
以上説明したように本発明のトランジスタは、ベース層内にメッシュ状またはクシ状のエミッタ層を有し、エミッタ層の最外周部またはその一部からの横方向のベース幅が、エミッタ底面からの縦方向のベース幅よりも小さく設定され、ベース濃度に対するエミッタ濃度の比を横方向の方が縦方向より大きくされたことにより、耐圧およびｈＦＥリニアリティを低下させることなく、従来よりも高い電流増幅率を有するトランジスタを得ることができる。
【００２３】
従ってトランジスタの入力回路の省電力化に大きく貢献すると共に、トランジスタの信頼性が著しく向上し、より一層用途範囲も拡大できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるトランジスタの平面図
【図２】同、トランジスタのＡ−Ａ断面要部拡大図
【図３】従来のトランジスタの断面要部拡大図
【符号の説明】
１  ｎ＋型半導体基板
２  ｎ−型半導体基板
３  ｐ＋型ベース層
４    ｎ＋型エミッタ層
５    ｎ＋型チャンネルストッパー層
６  酸化膜
【図１】
2004304106.tif 000003
【図２】
2004304106.tif 000004
【図３】
2004304106.tif 000005