(57)【要約】【課題】遊技機の制御回路を共通回路と非共通回路とに分け、且つ、非共通回路側に共通回路を制御するプログラムを備えることで、遊技内容の変更やメンテナンス等の遊技機の管理作業を容易にするのに好適な遊技機の制御装置を提供する。【解決手段】遊技機の制御装置１を、ゲージ盤に設けられた非共通部１０と、弾球遊技機の枠部に設けられた共通部１１と、を含んだ構成とし、非共通部１０を、主制御回路１００と、その他ＬＥＤ、ランプ等と、を含んだ構成とし、共通部１１を、弾球遊技機の各出力装置を制御する制御回路を含んだ構成とし、主制御回路１００を、制御用データ記憶媒体１００ａと、記憶媒体インターフェース（以下、インターフェースはＩ／Ｆと称す）１００ｂと、主ＣＰＵ１００ｃと、ワークＲＡＭ１００ｄと、主制御用プログラムの記憶されたＲＯＭ１００ｅと、信号Ｉ／Ｆ１００ｆと、制御用データＩ／Ｆ１００ｇと、を含んだ構成とした。【選択図】      図１
2004180769.tif 000002
【特許請求の範囲】
【請求項１】
遊技機に設けられた入力装置から入力される信号に応答して、予め備えられた制御用データに基づき前記遊技機に設けられた複数種の出力装置を制御する制御回路を備えた制御装置であって、
前記制御回路を、前記複数種の遊技機に共通使用可能な共通制御回路と前記複数種の遊技機の各遊技機にそれぞれ固有な非共通制御回路とから構成し、
前記非共通制御回路は、前記共通制御回路の動作を制御する制御用データの記憶された制御用データ記憶媒体を備え、
前記共通制御回路は、所定の記憶媒体と、当該所定の記憶媒体に前記制御用データを記憶するための制御用データ記憶手段と、を備え、
前記制御用データ記憶媒体に記憶された制御用データと前記所定の記憶媒体の記憶内容とが一致しているか否かを判定する記憶内容判定手段と、
前記記憶内容判定手段の判定結果が不一致の判定であるときに、前記制御用データ記憶媒体に記憶された制御用データを前記制御用データ記憶手段に伝送する制御用データ伝送手段と、を備えることを特徴とする遊技機の制御装置。
【請求項２】
前記非共通制御回路部分は、自制御装置に対して着脱自在な構成となっていることを特徴とする請求項１記載の遊技機の制御装置。
【請求項３】
前記共通制御回路部分は、自制御装置に対して着脱自在な構成となっていることを特徴とする請求項１又は請求項２記載の遊技機の制御装置。
【請求項４】
前記制御用データ記憶媒体は、前記非共通制御回路に対して着脱自在な構成となっていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の遊技機の制御装置。
【請求項５】
前記所定の記憶媒体は、前記共通制御回路に対して着脱自在な構成となっていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の遊技機の制御装置。
【請求項６】
前記記憶内容判定手段は、前記制御用データの種類ごとに設定された固有の識別情報に基づき、前記制御用データ記憶媒体に記憶された制御用データと前記所定の記憶媒体の記憶内容とが一致しているか否かを判定することを特徴とする請求項１乃至請求項５のいずれか１項に記載の遊技機の制御装置。
【請求項７】
前記記憶内容判定手段は、自装置への電源投入時に前記判定を行うことを特徴とする請求項１乃至請求項６のいずれか１項に記載の遊技機の制御装置。
【請求項８】
前記所定の記憶媒体は、不揮発性の記憶媒体であることを特徴とする請求項１乃至請求項７のいずれか１項に記載の遊技機の制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遊技機に係り、特に、遊技機に備えられた入出力装置を制御する制御装置に関する。
【０００２】
【従来の技術】
従来、市場に有る遊技機の基板構成は、弾球遊技機を例とすると、弾球遊技機の動作を統括制御する主制御基板と、ランプ、音響装置、図柄表示装置などの演出効果のための各装置を制御する副制御基板と、から主に構成されている。
副制御基板には、前記各装置にそれぞれ対応して、ランプ制御基板、音声制御基板、図柄制御基板などがある。この他にも、遊技球の払出し装置を制御する払出制御基板、遊技球発射装置を制御する発射制御基板などもある。
【０００３】
主制御基板及び副制御基板は、それぞれ対応する制御対象を制御するための制御回路を有している。特に、副制御基板は、主制御基板からの制御開始信号や、遊技中の所定状態を検出するセンサの出力などに応じて主制御基板より出力される制御信号などに基づき各制御回路を動作させるようになっている。
そのため、各副制御基板の制御回路は、それぞれ制御対象を制御するための制御プログラムや当該プログラムの実行に必要なデータなどの各種制御用データの格納された記憶媒体（ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などのメモリＩＣ）、前記制御プログラムを実行するためのＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などを含んだ構成となっている。
【０００４】
また、これら主制御基板及び副制御基板は、遊技内容の種類毎にデザイン等の異なる遊技盤と一体となって構成される。従って、遊技内容の種類に応じて各基板はその遊技内容固有の制御を行うために、遊技盤のデザインはそのままで、且つ、主制御基板以外を共通して使用できる場合でも、遊技内容が変更される度に遊技盤ごとに入れ替えを行う必要があった。
【０００５】
この問題を解決するために、上記主制御基板及び副制御基板に対応する基板を、複数種の遊技機に共通の共通回路と複数種の遊技機にそれぞれ固有な非共通回路とによって構成し、更に、これらの回路部分を、着脱自在な構成にする発明がある（特許文献１参照）。これにより、遊技機の種類に合わせて、共通回路又は非共通回路を適切なものに取替えることで、遊技機の種類の変更や、不良回路の交換などを容易に行うことが可能となる。
【０００６】
【特許文献１】
特公平７−７９８７４号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特許文献１の発明のように、遊技機の制御回路を共通回路と非共通回路とに分けたとしても、それぞれの制御回路毎にその制御をするためのプログラムが必要となる。一方、遊技内容の変更時には遊技内容毎に各制御回路を制御するプログラムの内容も変更されるため、非共通回路及び共通回路は共にプログラムの変更が必要となることが多い。従って、遊技内容の変更時には、各制御基板毎にプログラムの変更を行う必要が出てくるために、変更作業が煩雑となり交換ミスなどの間違いが起き易くなるといった問題があった。
【０００８】
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、遊技機の制御回路を共通回路と非共通回路とに分け、且つ、非共通回路側に共通回路を制御するプログラムを備えることで、遊技内容の変更やメンテナンス等の遊技機の管理作業を容易にするのに好適な遊技機の制御装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る請求項１記載の遊技機の制御装置は、遊技機に設けられた入力装置から入力される信号に応答して、予め備えられた制御用データに基づき前記遊技機に設けられた複数種の出力装置を制御する制御回路を備えた制御装置であって、
前記制御回路を、前記複数種の遊技機に共通使用可能な共通制御回路と前記複数種の遊技機の各遊技機にそれぞれ固有な非共通制御回路とから構成し、
前記非共通制御回路は、前記共通制御回路の動作を制御する制御用データの記憶された制御用データ記憶媒体を備え、
前記共通制御回路は、所定の記憶媒体と、当該所定の記憶媒体に前記制御用データを記憶するための制御用データ記憶手段と、を備え、
前記制御用データ記憶媒体に記憶された制御用データと前記所定の記憶媒体の記憶内容とが一致しているか否かを判定する記憶内容判定手段と、
前記記憶内容判定手段の判定結果が不一致の判定であるときに、前記制御用データ記憶媒体に記憶された制御用データを前記制御用データ記憶手段に伝送する制御用データ伝送手段と、を備えることを特徴としている。
【００１０】
このような構成であれば、記憶内容判定手段によって、制御用データ記憶媒体に記憶された制御用データと前記所定の記憶媒体の記憶内容とが一致しているか否かを判定することが可能であり、制御用データ伝送手段によって、制御用データ記憶媒体に記憶された制御用データを前記制御用データ記憶手段に伝送することが可能である。
【００１１】
従って、非共通回路側が共通回路を制御するプログラム等の制御用データを有するので、遊技の内容を変更するときや制御プログラムの交換を行うときなどは、非共通回路側にある制御用データの記憶された記憶媒体を交換すれば良く、簡易に交換作業を行うことが可能となる。また、共通回路側には、非共通回路からの制御用データを記憶するための記憶媒体を有する記憶手段を設け、且つ、この記憶媒体の記憶内容が非共通回路側のものと異なるときにのみ非共通回路側から制御用データを転送するようにしたので、遊技機の起動動作が速くなるとともに、プログラム等の制御用データの一部変更時などにも、自動的に違いを判定して共通回路側の制御用データの内容を更新することが可能となる。
【００１２】
ここで、共通回路としては、遊技機の備える出力装置である、ランプの点灯処理及び消灯処理を制御するランプ制御回路、スピーカ装置からの音声出力処理を制御する音声制御回路、図柄表示装置の図柄表示処理を制御する図柄制御回路、遊技球の払出し装置を制御する払出制御回路及び遊技球発射装置を制御する発射制御基板などがある。
【００１３】
また、請求項２に係る発明は、請求項１記載の遊技機の制御装置において、前記非共通制御回路部分は、自制御装置に対して着脱自在な構成となっていることを特徴としている。
つまり、制御装置を構成する非共通制御回路部分を簡易に着脱自在な構成としたので、遊技機を新しい遊技内容のものに入換える際に行う非共通制御回路部分の交換作業を簡易に行うことが可能となる。
【００１４】
また、請求項３に係る発明は、請求項１又は請求項２記載の遊技機の制御装置において、前記共通制御回路部分は、自制御装置に対して着脱自在な構成となっていることを特徴としている。
つまり、制御装置を構成する共通制御回路部分を簡易に着脱自在な構成としたので、例えば、共通回路部分が故障した場合などに簡易に新しいものに交換できるなど、メンテナンスがし易くなる。
【００１５】
また、請求項４に係る発明は、請求項１乃至請求項３のいずれか１項に記載の遊技機の制御装置において、前記制御用データ記憶媒体は、前記非共通制御回路に対して着脱自在な構成となっていることを特徴としている。
つまり、非共通制御回路側の有する制御プログラムなどの制御用データの格納された記憶媒体（ＲＯＭなど）を着脱自在な構成としたので、制御プログラムなどの制御用データの変更が必要なときに、それらの交換を簡易に行うことが可能となる。例えば、記憶媒体をデュアルインラインパッケージのメモリＩＣとし、更に、非共通制御回路の形成された基板に、このＩＣのパッケージに合わせて当該ＩＣを着脱自在なソケットを配設することで、基板側から記憶媒体を着脱自在にする構成などが考えられる。
【００１６】
ここで、記憶媒体としては、マスクＲＯＭ、ＥＰＲＯＭ、フラッシュＲＯＭなどのメモリＩＣなどの他に、カード型メモリ、ハードディスク、ＣＤ、ＤＶＤ、光磁気ディスクなども考えられる。
また、請求項５に係る発明は、請求項１乃至請求項４のいずれか１項に記載の遊技機の制御装置において、前記所定の記憶媒体は、前記共通制御回路に対して着脱自在な構成となっていることを特徴としている。
【００１７】
つまり、共通制御回路側の有する記憶媒体（ＲＡＭなど）を着脱自在な構成としたので、故障などにより記憶媒体の交換が必要なときに、簡易に交換を行うことが可能である。例えば、記憶媒体をデュアルインラインパッケージのメモリＩＣとし、更に、共通制御回路の形成された基板に、このＩＣのパッケージに合わせて当該ＩＣを着脱自在なソケットを配設することで、基板側から記憶媒体を着脱自在にする構成などが考えられる。
【００１８】
また、請求項６に係る発明は、請求項１乃至請求項５のいずれか１項に記載の遊技機の制御装置において、前記記憶内容判定手段は、前記制御用データの種類ごとに設定された固有の識別情報に基づき、前記制御用データ記憶媒体に記憶された制御用データと前記所定の記憶媒体の記憶内容とが一致しているか否かを判定することを特徴としている。
【００１９】
つまり、共通制御回路側の記憶媒体に記憶された制御用データに設定された固有の識別情報が、例えば、非共通制御回路側の有する制御用データの識別情報と一致するか否かを判定することで、非共通制御回路側に伝送された制御用データが正規のものであるか否かを容易に判定することが可能となる。
また、請求項７に係る発明は、請求項１乃至請求項６のいずれか１項に記載の遊技機の制御装置において、前記記憶内容判定手段は、自装置への電源投入時に前記判定を行うことを特徴としている。
【００２０】
つまり、遊技機の電源が投入されるたびに、共通制御回路側に記憶された制御用データが非共通制御回路側の有する制御用データと一致するか否かを判定するようにしたので、共通制御回路側に間違った制御用データが記憶されているときは、自動的にそれを正しいものに書き換えることが可能である。
また、請求項８に係る発明は、請求項１乃至請求項７のいずれか１項に記載の遊技機の制御装置において、前記所定の記憶媒体は、不揮発性の記憶媒体であることを特徴としている。
【００２１】
つまり、共通制御回路側の有する記憶媒体を、不揮発性のものにすることで、その記憶内容の保持に電池などを必要とせず、且つ、遊技機の電源を落としても記憶内容が保持されることから、遊技機の電源投入時に毎回制御用データの転送を行う必要がなく、速やかな起動が可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づき説明する。図１乃至図８は、本発明に係る遊技機の制御装置を弾球遊技機に適用した場合の実施の形態を示す図である。
まず、本発明に係る遊技機の制御装置の構成を図１に基づき説明する。図１は、本発明に係る遊技機の制御装置の構成を示すブロック図である。
【００２３】
図１に示すように、遊技機の制御装置１は、ゲージ盤に設けられた非共通部１０と、弾球遊技機の枠部に設けられた共通部１１と、を含んだ構成となっている。
非共通部１０は、主制御回路１００と、その他ＬＥＤ、ランプ等と、を含んだ構成となっている。
【００２４】
主制御回路１００は、後述する共通部１１の各回路を統括して制御するものである。詳細な構成は後述する。
共通部１１は、遊技機に設けられたランプの点灯及び消灯を制御するランプ制御回路１１ａと、スピーカからの音声出力を制御する音声制御回路１１ｂと、特別図柄表示装置の図柄表示を制御する画像制御回路１１ｃと、賞球の払出に係るソレノイドや遊技球の発射に係るモータなどを制御する払出及び発射制御回路１１ｄと、を含んだ構成となっている。
【００２５】
ここで、図示しないが、上記制御回路１１ａ〜１１ｄ（ランプ制御回路１１ａ、音声制御回路１１ｂ、画像制御回路１１ｃ及び払出及び発射制御回路１１ｄを示す）は、データ書き換え可能な記憶媒体をそれぞれが備えている。本実施の形態において、この記憶媒体としては、例えば、フラッシュメモリ、光磁気ディスクなどの記憶の保持に電源が不必要な記憶媒体が該当する。
【００２６】
また、図示しないが、上記制御回路１１ａ〜１１ｄは、それぞれ自己の有する記憶媒体に記憶された制御プログラムを実行するためのＣＰＵを備えている。
次に、図２に基づき、主制御回路１００の詳細な構成を説明する。図２は、主制御回路１００の詳細構成を示すブロック図である。
図２に示すように、主制御回路１００は、制御用データ記憶媒体１００ａと、記憶媒体インターフェース（以下、インターフェースはＩ／Ｆと称す）１００ｂと、主ＣＰＵ１００ｃと、ワークＲＡＭ１００ｄと、主制御用プログラムの記憶されたＲＯＭ１００ｅと、信号Ｉ／Ｆ１００ｆと、制御用データＩ／Ｆ１００ｇと、を含んだ構成となっている。
【００２７】
制御用データ記憶媒体１００ａは、共通部１１の備える各制御回路１１ａ〜１１ｄを制御するための制御用データが記憶された読み出し専用のメモリである。
記憶媒体Ｉ／Ｆ１００ｂは、主ＣＰＵ１００ｃからの制御命令に応じて、制御用データ記憶媒体１００ａと主ＣＰＵ１００ｃとの間のデータ送受信を行ったり、制御用データＩ／Ｆに制御用データを受け渡したりするためのものである。
【００２８】
主ＣＰＵ１００ｃは、ＲＯＭ１００ｅに記憶された主制御プログラムをワークＲＡＭ１００ｄに読み出して実行し、主制御回路１００及び上記共通部１１の各制御回路１１ａ〜１１ｄを統括制御する。
ワークＲＡＭ１００ｄはプログラム実行用のメモリであり、主ＣＰＵ１００ｃが主制御プログラムを実行するのに必要なデータを一時記憶するものである。
【００２９】
ＲＯＭ１００ｅは、主制御回路１００及び上記共通部１１の各制御回路１１ａ〜１１ｄを統括制御するための主制御プログラムの記憶された読み出し専用メモリである。
信号Ｉ／Ｆ１００ｆは、センサからの信号を取得したり、ＣＰＵ１００ｃからソレノイド、モータ等に制御命令を伝送するためのものである。
【００３０】
制御用データＩ／Ｆ１００ｇは、主ＣＰＵ１００ｃからの制御命令に応じて、上記共通部１１の各制御回路１１ａ〜１１ｄとの間で制御用データ等のデータの送受信を行うためのものである。このＩ／Ｆとしては、パラレル通信Ｉ／Ｆ、シリアル通信Ｉ／Ｆ、光通信Ｉ／Ｆ、ＬＡＮ通信形式のＩ／Ｆ、バスＩ／Ｆなど様々なＩ／Ｆが該当する。
【００３１】
更に、図３に基づき、制御用データ記憶媒体１００ａに記憶された制御用データの構成を説明する。図３は、制御用データ記憶媒体１００ａに記憶された制御用データの構成を示す図である。
図３に示すように、制御用データ記憶媒体１００ａに記憶された制御用データ１１０は、ランプ制御回路１１ａを制御するための制御プログラムやこのプログラムの実行に必要なデータを含むランプ制御データ１１０ａと、音声制御回路１１ｂを制御するための制御プログラムやこのプログラムの実行に必要な音声データを含む音声制御データ１１０ｂと、画像制御回路１１ｃを制御するための制御プログラムやこのプログラムの実行に必要な画像データを含む画像制御データ１１０ｃと、払出及び発射制御回路１１ｄを制御するための制御プログラムやこのプログラムの実行に必要なデータを含む払出及び発射制御データ１１０ａと、から構成される。
【００３２】
ここで、本実施の形態においては、これら制御データ１１０ａ〜１１０ｄには、それぞれ固有の識別情報が対応付けられている。この識別情報には、制御データの種類、リビジョン（ｒｅｖｉｓｉｏｎ）、最終更新日などの情報が含まれている。この識別情報は、例えば「０１−１１−２００２１１１４」のような数字の羅列であり、この例では、最初の「０１」が制御データの種類を示し、次の「１１」がリビジョン（バージョン１．１等）を示し、最後の「２００２１１１４」が最終更新日を示す。
【００３３】
なお、本実施の形態においては、ランプ制御データ１１０ａに識別情報「０１−１１−２００２１１１４」を対応付け、音声制御データ１１０ｂに識別情報「０２−１１−２００２１１１４」を対応付け、画像制御データ１１０ｃに識別情報「０３−１１−２００２１１１４」を対応付け、払出及び発射制御データ１１０ｄに識別情報「０４−１１−２００２１１１４」を対応付けることとする。
【００３４】
また、制御用データ記憶媒体１００ａは、上記構成に示したように、１つの記憶媒体に、上記制御データ１１０ａ〜１１０ｄが区分けされて記憶されている。この記憶媒体としては、例えばマスクＲＯＭ、ＥＰＲＯＭ、フラッシュＲＯＭ、ＣＤ、ＤＶＤなどが該当する。
以下、遊技機の制御装置１のより具体的な動作を説明する。まず、弾球遊技機の電源が投入され、本制御装置１に電源が供給されると、非制御部１０の主制御回路１００における主ＣＰＵ１００ｃのリセット及びその他の初期化処理の後に、主ＣＰＵ１００ｃは、ＲＯＭ１００ｅから主制御プログラムを読み出し、これを実行する。主制御プログラムが実行されると、まずは、主制御回路１００の制御用データ記憶媒体１００ａと、共通部１１側の各制御回路１１ａ〜１１ｄの有する記憶媒体が、正規の記憶媒体であるか否かを判定する（存在の有無も含む）。ここで、正規の記憶媒体が存在しないと判定されると、主制御プログラムは、この情報をワークＲＡＭ１００ｄに書き込み、図示しない専用の表示部にエラー情報を表示して遊技機の起動を停止する。
【００３５】
一方、正規の記憶媒体が存在すると判定されたときは以下の処理へと移行する。
主制御プログラムは、制御用データ記憶媒体１００ａに記憶された各制御データに対応付けられた識別情報を読み出し、これをワークＲＡＭ１００ｄに記憶する。そして、制御用データＩ／Ｆ１００ｇを介して共通部１１の各制御回路１１ａ〜１１ｄに制御命令を伝送し、これら各制御回路１１ａ〜１１ｄの有する各記憶媒体に制御データが有るか否かを確認する。この確認処理は、各制御回路１１ａ〜１１ｄに対して前記識別情報の伝送を要求する制御命令を送ることで行われる。主制御プログラムは、この制御命令の伝送に対して共通部１１の各制御回路１１ａ〜１１ｄの中に識別情報を送ってこなかったものがある場合は、その旨を示す情報をワークＲＡＭ１００ｄに記憶する。
【００３６】
一方、共通部１１の各制御回路１１ａ〜１１ｄの有する記憶媒体に制御データが記憶されており、その制御データに対応付けられた識別情報が伝送されてきたときは、これをワークＲＡＭ１００ｄに記憶する。これにより、主制御プログラムは、ワークＲＡＭ１００ｄに記憶された識別情報と共通部１１の制御回路の有する記憶媒体から読み出した識別情報とを比較し、該当する制御回路の制御データが制御用データ記憶媒体１００ａに記憶された制御データと同一のものであるか否かを判定する。
【００３７】
この判定結果により、例えば、画像制御回路１１ｃから取得した識別情報が「０３−１０−２００２１１１０」であったときは、この識別情報は、制御用データ記憶媒体１００ａに記憶された画像制御データ１１０ｃの識別情報「０３−１１−２００２１１１４」とはリビジョン及び最終更新日が異なるので、主制御プログラムは、両者は異なる制御データであると判定する。
【００３８】
この判定がなされると、主制御プログラムは、制御用データ記憶媒体１００ａから記憶媒体Ｉ／Ｆ１００ｂを介して該当する制御データ（この場合、画像制御データ１１０ｃ）を読み出し、この制御データを制御用データＩ／Ｆ１００ｇを介して画像制御回路１１ｃに伝送する。
これにより、画像制御回路１１ｃは、自己の有する記憶媒体に記憶された識別情報の異なる制御データを消去し、非共通部１０から受信した正規の画像制御データ１１０ｃを記憶する処理（書き換え処理）を行う。ここで、上記識別処理は、他の制御回路に対しても順次行われ、識別情報の異なるものがあったときは上記制御データの伝送処理を行う。
【００３９】
主制御プログラムは、上記識別情報の判定及びその判定結果に応じた処理が終了すると、ワークＲＡＭ１００ｄにエラー情報が記憶されているか否かを判定する。これにより、ワークＲＡＭ１００ｄにエラー情報が記憶されていないと判定されたときは、共通部１１の制御回路１１ａ〜１１ｄの有する各記憶媒体には正規の制御データが有ると判断し、通常の遊技プログラムを実行する。
【００４０】
ここで、上記実施形態においては、制御用データ記憶媒体１００ａから読み出した識別情報と、共通部１１の制御回路１１ａ〜１１ｄの有する各記憶媒体から読み出した識別情報と、が全て同一のものであったときと、共通部１１側の制御回路の有する記憶媒体に対する制御データの記憶処理に異常が生じなかったときに、ワークＲＡＭ１００ｄにはエラー情報が書き込まれないことになる。
【００４１】
一方、ワークＲＡＭ１００ｄにエラー情報が記憶されている場合は、図示しない専用の表示部にエラー情報を表示して、遊技機の起動を停止する。
更に、主制御プログラムは、遊技プログラムの実行中にも、共通部１１の各制御回路１１ａ〜１１ｄに対して、定期的に識別情報の送信を要求する制御命令を伝送し、上記した制御データの識別情報の判定処理を行う。そして、異常が検出されたときは、図示しない専用の表示部にエラー情報を表示し、実行中の遊技プログラムを停止する。
【００４２】
この処理により、非共通部１０側の制御用データ記憶媒体１００ａが途中で別のものに交換されるような場合や、制御用データ記憶媒体１００ａの他の弾球遊技機への使いまわしなどを防止することが可能となる。
更に、図４に基づき、上記主ＣＰＵ１００ｃによる主制御プログラムの実行処理の流れを説明する。図４は、主ＣＰＵ１００ｃによる主制御プログラムの実行処理を示すフローチャートである。
【００４３】
図４に示すように、まずステップＳ４００に移行し、電源投入に応じて、主ＣＰＵ１００ｃの各レジスタのリセットを行いステップＳ４０２に移行する。
ステップＳ４０２では、各種処理を行うための初期化処理を行いステップＳ４０４に移行する。ここで初期化処理には、スタックの設定、ワークＲＡＭ１００ｄのクリア、各種初期値設定、通信Ｉ／ＦのＩ／Ｏ設定の初期化、媒体Ｉ／ＦのＩ／Ｏ設定の初期化などがある。
【００４４】
ステップＳ４０４では、主制御回路１００に正規の制御用データ記憶媒体１００ａが存在するか否かを判定し、存在すると判定された場合（Ｙｅｓ）はステップＳ４０６に移行し、そうでない場合（Ｎｏ）はステップＳ４２２に移行する。
ステップＳ４０６に移行した場合は、ランプ制御回路１１ａの有する記憶媒体に正規の制御データが存在するか否かの判定処理及び制御データが存在しない場合には制御データの伝送処理を行いステップＳ４０８に移行する。
【００４５】
ステップＳ４０８では、音声制御回路１１ｂの有する記憶媒体に正規の制御データが存在するか否かの判定処理及び制御データが存在しない場合には制御データの伝送処理を行いステップＳ４１０に移行する。
ステップＳ４１０では、画像制御回路１１ｃの有する記憶媒体に正規の制御データが存在するか否かの判定処理及び制御データが存在しない場合には制御データの伝送処理を行いステップＳ４１２に移行する。
【００４６】
ステップＳ４１２では、払出及び発射制御回路１１ｄの有する記憶媒体に正規の制御データが存在するか否かの判定処理及び制御データが存在しない場合には制御データの伝送処理を行いステップＳ４１４に移行する。
ステップＳ４１４では、ワークＲＡＭ１００ｄにエラー情報が記憶されているか否かを判定し、記憶されていると判定されたされた場合（Ｙｅｓ）はステップＳ４１６に移行し、そうでない場合（Ｎｏ）はステップＳ４１８に移行する。
【００４７】
ステップＳ４１６に移行した場合は、図示しない専用の表示部にエラーメッセージを表示して主制御プログラムの処理を終了する。
一方、ステップＳ４１８に移行した場合は、通常の遊技プログラムを実行して遊技機の遊技処理を行い所定の時間経過後にステップＳ４２０に移行する。
ステップＳ４２０では、非共通部１０の制御用データ記憶媒体１００ａに記憶された各制御データ１１０ａ〜１１０ｄの識別情報と共通部１１の制御回路１１ａ〜１１ｄの各記憶媒体に記憶された制御データの識別情報とをそれぞれ比較し、制御回路側の制御データが正規のものであるか否かを判定し、正規のものであると判定された場合（ＯＫ）は遊技プログラムを続行し、そうでないと判定された場合（ＮＧ）はステップＳ４１６に移行する。
【００４８】
また、共通部１１の制御回路側に正規の記憶媒体が存在しなくてステップＳ４２２に移行した場合は、ステップＳ４１６に移行する。
更に、図５に基づき、主制御プログラムにおける正規の制御データが存在するか否かの判定処理及び制御データが存在しない場合の制御データの伝送処理の流れを説明する。図５は、主制御プログラムにおける正規の制御データが存在するか否かの判定処理及び制御データが存在しない場合の制御データの伝送処理を示すフローチャートである。
【００４９】
図５に示すように、まずステップＳ５００に移行し、共通部１１の制御回路１１ａ〜１１ｄのいずれかに識別情報の送信要求を送信してステップＳ５０２に移行する。
ステップＳ５０２では、識別情報を受信したか否かを判定し、受信したと判定された場合（Ｙｅｓ）はステップＳ５０４に移行し、そうでない場合（Ｎｏ）はステップＳ５３４に移行する。ここで、本実施の形態において、制御回路１１ａ〜１１ｄの有する記憶媒体に識別情報が記憶されていない場合は、該当する制御回路からそのことを示すデータ（ここでは、識別情報の内容が全て０のデータ「００−００−００００００００」）が送られてくる。
【００５０】
ステップＳ５０４に移行した場合は、ワークＲＡＭ１００ｄに記憶された識別情報と共通部１１の制御回路の識別情報とを比較し、該当する制御回路の制御データが制御用データ記憶媒体１００ａに記憶された制御データと同一のものであるか否かを判定し、同一のものであると判定された場合（Ｙｅｓ）はステップＳ５０６に移行し、そうでない場合（Ｎｏ）はステップＳ５０８に移行する。ここで、本実施の形態において、受信したデータが、上記したように制御回路１１ａ〜１１ｄの有する記憶媒体に識別情報が記憶されていないことを示すデータ「００−００−００００００００」であった場合も比較処理は行われる。この場合は、必ずステップＳ５０８に移行することになる。
【００５１】
ステップＳ５０６に移行した場合は、ワークＲＡＭ１００ｄに記憶された制御データと共通部１１の制御回路の制御データとが同一のものである旨の情報を共通部１１の該当する制御回路に通知して処理を終了する。
一方、ステップＳ５０８に移行した場合は、制御用データ記憶媒体１００ａに記憶された、該当する制御データを選択してステップＳ５１０に移行する。
【００５２】
ステップＳ５１０では、選択された制御データのアドレス情報、データサイズの情報をこの制御データの転送先である共通部１１の制御回路に通知してステップＳ５１２に移行する。ここで、大きいサイズのデータを制御回路に一気に転送すると通信エラーのリカバリに時間がかかるため、データを小分け（パケット化）にして転送するためにアドレス情報とデータサイズの情報を通知する。
【００５３】
ステップＳ５１２では、制御データ転送先の制御回路からの応答を受信したか否かを判定し、受信したと判定された場合（Ｙｅｓ）はステップＳ５１４に移行し、そうでない場合（Ｎｏ）はステップＳ５３０に移行する。
ステップＳ５１４に移行した場合は、制御回路からの応答が正常な応答か否かを判定し、正常であると判定された場合（Ｙｅｓ）はステップＳ５１６に移行し、そうでない場合（Ｎｏ）はステップＳ５３０に移行する。
【００５４】
ステップＳ５１６に移行した場合は、制御データを該当する制御回路に送信してステップＳ５１８に移行する。ここでは、上記通知したアドレス情報及びデータサイズ情報の制御データを伝送する。
ステップＳ５１８では、転送先の制御回路から応答があったか否かを判定し、応答があったと判定された場合（Ｙｅｓ）はステップＳ５２０に移行し、そうでない場合（Ｎｏ）はステップＳ５２６に移行する。
【００５５】
ステップＳ５２０に移行した場合は、制御回路からの応答は正常な応答であるか否かを判定し、正常であると判定された場合（Ｙｅｓ）はステップＳ５２２に移行し、そうでない場合（Ｎｏ）はステップＳ５０６に移行する。
ステップＳ５２２に移行した場合は、該当する全ての制御データの転送が完了したか否かを判定し、完了したと判定された場合（Ｙｅｓ）はステップＳ５０６に移行し、そうでない場合（Ｎｏ）はステップＳ５２４に移行する。
【００５６】
ステップＳ５２４に移行した場合は、転送すべきデータがまだ残っているので、次の送信データを準備してステップＳ５１０に移行する。
また、ステップＳ５１８において制御回路から応答がなく、又は、ステップＳ５２０において制御回路からの応答が異常でありステップＳ５２６に移行した場合は、該当する制御データを再送するか否かを判定し、再送すると判定された場合（Ｙｅｓ）はステップ５１６に移行し、そうでない場合（Ｎｏ）はステップＳ５２８に移行する。ここで、再送するか否かの判定は、予め設定された再送回数との現在の再送回数との比較などにより判定を行う。
【００５７】
ステップＳ５２８に移行した場合は、通信エラー情報をワークＲＡＭ１００ｄに記録して処理を終了する。
また、ステップＳ５１２において制御回路から応答がなく、又は、ステップＳ５１４において制御回路からの応答が異常でありステップＳ５３０に移行した場合は、データの先頭アドレス情報及びデータサイズ情報を再送するか否かを判定し、再送すると判定された場合（Ｙｅｓ）はステップ５１０に移行し、そうでない場合（Ｎｏ）はステップＳ５３２に移行する。ここで、再送するか否かの判定は、予め設定された再送回数との現在の再送回数との比較などにより判定を行う。
【００５８】
ステップＳ５３２に移行した場合は、通信エラー情報をワークＲＡＭ１００ｄに記録して処理を終了する。
また、ステップＳ５０２において、制御回路から識別情報を受信できなくてステップＳ５３４に移行した場合は、該当する制御回路に再度送信要求を送信するか否かを判定し、送信すると判定された場合（Ｙｅｓ）はステップＳ５００に移行し、そうでない場合（Ｎｏ）はステップＳ５３６に移行する。ここで、再度送信要求を転送するか否かの判定は、予め設定された再送回数との現在の再送回数との比較などにより判定を行う。
【００５９】
ステップＳ５３６に移行した場合は、識別情報の送信が無かったことを示す情報をワークＲＡＭ１００ｄに書き込み処理を終了する。
更に、図６に基づき、共通部１１の制御回路側の有するＣＰＵによる制御プログラムの実行処理の流れを説明する。図６は、共通部１１の制御回路側の有するＣＰＵによる制御プログラムの実行処理を示すフローチャートである。
【００６０】
図６に示すように、まずステップＳ６００に移行し、電源投入に応じて、ＣＰＵをリセットしステップＳ６０２に移行する。
ステップＳ６０２では、各種処理を行うための初期化処理を行いステップＳ６０４に移行する。ここで初期化処理には、スタックの設定、図示しないワークＲＡＭのクリア、各種初期値設定、通信Ｉ／ＦのＩ／Ｏ設定の初期化などがある。
【００６１】
ステップＳ６０４では、主制御回路１００から受信したデータに対し、正規の制御データが存在するか否かの応答処理を行いステップＳ６０６に移行する。
ステップＳ６０６では、記憶媒体に記憶された制御プログラムを起動してステップＳ６０８に移行する。
ステップＳ６０８では、主制御回路１００からの制御命令を受信したか否かを判定し、受信したと判定された場合（Ｙｅｓ）はステップＳ６１０に移行し、そうでない場合（Ｎｏ）は受信するまで待機する。
【００６２】
ここで、上記した定期に行われる識別情報の判定処理により識別情報の送信要求を受信した場合は、割り込み処理としてこれに応じる。
更に、図７に基づき、正規の制御データが存在するか否かの判定処理時の共通部１１の制御回路側における応答処理の流れを説明する。図７は、正規の制御データが存在するか否かの判定処理時の共通部１１の制御回路側における応答処理を示すフローチャートである。
【００６３】
図７に示すように、まずステップＳ７００に移行し主制御回路１００からの制御命令を受信してステップＳ７０２に移行する。
ステップＳ７０２では、受信したデータが識別情報の送信要求であるか否かを判定し、送信要求である場合（Ｙｅｓ）はステップＳ７０４に移行し、そうでない場合（Ｎｏ）はステップＳ７０６に移行する。
【００６４】
ステップＳ７０４に移行した場合は、送信要求内容に基づき該当する制御回路の記憶媒体に記憶された制御データの識別情報を読み出して、これを主制御回路１００に伝送しステップＳ７００に移行する。ここで、本実施の形態において、該当する制御回路の有する記憶媒体に識別情報が記憶されていない場合は、そのことを示すデータ（ここでは、識別情報の内容が全て０のデータ「００−００−００００００００」）を主制御回路１００に伝送する。つまり、記憶媒体を交換して記憶内容が空のときや、記憶内容が壊れていたときなどに、記憶媒体には識別情報が記憶されてないと判断され、前記データが送信される。
【００６５】
また、ステップＳ７０２において、受信したデータが識別情報の送信要求ではなくステップＳ７０６に移行した場合は、受信した制御命令がアドレス情報か否かを判定し、アドレス情報であると判定された場合（Ｙｅｓ）はステップＳ７０８に移行し、そうでない場合（Ｎｏ）はステップＳ７１２に移行する。
ステップＳ７０８に移行した場合は、受信したアドレス情報を該当する制御回路のワークＲＡＭに保存してステップＳ７１０に移行する。
【００６６】
ステップＳ７１０では、制御回路側の処理が正常に行われたか否かの応答を主制御回路１００に伝送してステップＳ７０６に移行する。
また、ステップＳ７０６において、受信したデータがアドレス情報ではなくステップＳ７１２に移行した場合は、受信したデータがデータサイズ情報か否かを判定し、データサイズ情報であると判定された場合（Ｙｅｓ）はステップＳ７１４に移行し、そうでない場合（Ｎｏ）はステップＳ７１６に移行する。
【００６７】
ステップＳ７１４に移行した場合は、受信したデータサイズ情報を該当する制御回路のワークＲＡＭに保存してステップＳ７１０に移行する。
また、ステップＳ７１２において、受信したデータがデータサイズ情報ではなくステップＳ７１６に移行した場合は、受信したデータが制御データか否かを判定し、制御データであると判定された場合（Ｙｅｓ）はステップＳ７１８に移行し、そうでない場合（Ｎｏ）はステップＳ７２０に移行する。
【００６８】
ステップＳ７１８に移行した場合は、該当する制御回路は、受信した制御データを自己の記憶媒体に保存（ここでは書き換え）してステップＳ７１０に移行する。
また、ステップＳ７１６において、受信したデータが制御データではなくステップＳ７２０に移行した場合は、受信したデータが全制御データの送信完了通知か否かを判定し、送信完了通知であると判定された場合（Ｙｅｓ）はステップＳ７２２に移行し、そうでない場合（Ｎｏ）はステップＳ７００に移行する。
【００６９】
ステップＳ７２２に移行した場合は、制御データを正常に受信したことを示す応答データを主制御回路１００に伝送して処理を終了する。
更に、本実施の形態における遊技機の制御装置１は、非共通部１０の主制御回路１００及び共通部１１の各制御回路１１ａ〜１１ｄはそれぞれ、非共通部１０又は共通部１１から着脱自在となっている。
【００７０】
なお更に、本実施の形態においては、各制御回路１１ａ〜１１ｄに備わる記憶媒体は、全て図８に示すようなデュアルインパッケージのＲＡＭとなっており、回路基板から着脱自在となっている。
従って、遊技内容を変更するための制御回路の交換や、プログラム変更時や記憶媒体の故障時などの当該記憶媒体の交換作業が簡易に行える。
【００７１】
以上、上記実施の形態においては、共通部１１の各制御回路１１ａ〜１１ｄを制御するための制御データを非共通部１０の主制御回路１００に備え、遊技機の電源投入時には、制御データを制御回路１１ａ〜１１ｄの有する記憶媒体に正規の制御データが記憶されているか否かを判定し、記憶されていないときは、主制御回路１００から正規のデータを伝送して書き換えさせるようにし、正規のデータが記憶されているときはデータを伝送せずに起動するようにしたので、遊技機の起動処理を速やかに行わせることが可能である。
【００７２】
また、上記判定処理は、制御データの種類毎に対応付けられた識別情報の比較により行うようにしたので、全データの一致不一致を見る必要が無く、高速な比較処理を行うことが可能である。
なお、上記実施の形態においては、共通部１１の制御回路１１ａ〜１１ｄの中に識別情報を送ってこなかったものがあることを確認したときに、該当する制御回路の記憶媒体の中に制御データが記憶されていないと判断してエラー情報をワークＲＡＭ１００ｄに書き込むようになっているが、これに限らず、共通部１１の制御回路１１ａ〜１１ｄの中に識別情報の確認を行わずに、制御用データ記憶媒体１００ａから該当する制御回路用の制御データを記憶媒体Ｉ／Ｆ１００ｂを介して読み出し、このデータを制御用データＩ／Ｆ１００ｇを介して、該当する制御回路へと伝送するようにしても良い。
【００７３】
これにより、該当する制御回路は、自己の有する記憶媒体に、非共通部１０の主制御回路１００から受信した制御データを受信し、記憶することが可能となる。従って、共通部１１の制御回路の有する記憶媒体を新しいものに交換したときなどの記憶媒体に正規の制御データが記憶されていない状態のときに、上記した識別処理をせずに制御データの伝送を行うことが可能となる。これは、データの識別処理時間より、データの転送時間及びデータの書き込み時間の合計の方が短い場合に有効である。
【００７４】
また、上記実施の形態においては、弾球遊技機に対して本発明の遊技機の制御装置を適用しているが、これに限らず、パチスロ遊技機等の他の遊技機に対して適用しても良い。
また、上記実施の形態においては、主制御回路１００の制御用データ記憶媒体１００ａの構成として１つの記憶媒体に全ての制御データを記憶するようにしたが、これに限らず、各制御データ毎に記憶媒体を備えるなど複数の記憶媒体によって構成しても良い。
【００７５】
【発明の効果】
以上説明したように、本発明に係る遊技機の制御装置によれば、非共通回路側が共通回路を制御するプログラム等の制御用データを有するようにしたので、遊技の内容を変更するときや制御プログラムの交換を行うときなどは、非共通回路側にある制御用データの記憶された記憶媒体を交換すれば良く、簡易に交換作業を行うことが可能となる。
【００７６】
また、共通回路側には、非共通回路からの制御用データを記憶するための記憶媒体を有する記憶手段を設け、且つ、この記憶媒体の記憶内容が非共通回路側のものと異なるときにのみ非共通回路側から制御用データを転送するようにしたので、遊技機の起動動作が速くなるとともに、プログラム等の制御用データの一部変更時などにも、自動的に違いを判定して共通回路側の制御用データの内容を更新することが可能となる。
【００７７】
また、制御用データ毎に固有の識別情報を設定し、この識別情報に基づき共通制御回路側の有する制御用データが正規のものか否かを判定するようにしたので、共通制御回路側の記憶媒体に記憶された制御用データに設定された固有の識別情報が、例えば、非共通制御回路側の有する制御用データの識別情報と一致するか否かを判定することで、非共通制御回路側に伝送された制御用データが正規のものであるか否かを容易に判定することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る遊技機の制御装置の構成を示すブロック図である。
【図２】主制御回路１００の詳細構成を示すブロック図である。
【図３】制御用データ記憶媒体１００ａに記憶された制御用データの構成を示す図である。
【図４】主ＣＰＵ１００ｃによる主制御プログラムの実行処理を示すフローチャートである。
【図５】主制御プログラムにおける正規の制御データが存在するか否かの判定処理及び制御データが存在しない場合の制御データの伝送処理を示すフローチャートである。
【図６】共通部１１の制御回路側の有するＣＰＵによる制御プログラムの実行処理を示すフローチャートである。
【図７】正規の制御データが存在するか否かの判定処理時の共通部１１の制御回路側における応答処理を示すフローチャートである。
【図８】制御回路における記憶媒体の着脱の一例を示す斜視図である。
【符号の説明】
１                遊技機の制御装置
１０              非共通部
１１              共通部
１１ａ            ランプ制御回路
１１ｂ            音声制御回路
１１ｃ            画像制御回路
１１ｄ            払出及び発射制御回路
１００            主制御回路
１００ａ          制御用データ記憶媒体
１００ｂ          記憶媒体Ｉ／Ｆ
１００ｃ          主ＣＰＵ
１００ｄ          ワークＲＡＭ
１００ｅ          ＲＯＭ
１００ｆ          信号Ｉ／Ｆ
１００ｇ          制御用データＩ／Ｆ
１１０            制御データ
１１０ａ          ランプ制御データ
１１０ｂ          音声制御データ
１１０ｃ          画像制御データ
１１０ｄ          払出及び発射制御データ
【図１】
2004180769.tif 000003
【図２】
2004180769.tif 000004
【図３】
2004180769.tif 000005
【図４】
2004180769.tif 000006
【図５】
2004180769.tif 000007
【図６】
2004180769.tif 000008
【図７】
2004180769.tif 000009
【図８】
2004180769.tif 000010