(57)【要約】【課題】“ゲートの仕事関数差の原理”を応用することにより、高精度な温度検出が可能となったが、低電圧で動作する回路には適用困難であった。【解決手段】正の温度係数を有する電圧（Ｓｖｐａｔ、Ｖｐｔａｔ’）を出力する第１の電圧源回路と、内部作成した正または負の温度係数を有する電圧に、第１の電圧源回路よりの電圧（Ｖｐｔａｔ’）を加算して温度係数を持たない基準電圧（Ｖｒｅｆ、Ｔｖｒｅｆ、Ｓｖｒｅｆ）を出力する第２の電圧源回路と、第１の電圧源回路からの温度係数を有する出力電圧（Ｓｖｐａｔ）から、基準電圧（Ｓｖｒｅｆ）を減算する減算回路（ＯＰ２）と、前記減算回路からの出力電圧（Ｔｖｐｔａｔ）と、基準電圧（Ｔｖｒｅｆ）とを比較する比較回路（ＯＰ３）からなる。【選択図】  図７
2004239734.tif 000002
【特許請求の範囲】
【請求項１】
正または負の温度係数を有する電圧を出力する第１の電圧源回路と、
温度係数を持たない基準電圧を出力する第２の電圧源回路と、
第１の電圧源回路からの正または負の温度係数を有する出力電圧と、第２の電圧源回路からの温度係数を持たない基準電圧とで減算する減算回路と、
減算回路からの出力電圧と、第２の電圧源回路からの温度係数を持たない基準電圧とを比較する比較回路
から構成していることを特徴とする温度検出回路。
【請求項２】
上記第２の電圧源回路は、内部で作成した正または負の温度係数を有する電圧を、前記電圧の温度係数と逆の温度係数の入力オフセット電圧を有する増幅回路に入力して得たものである請求項１記載の温度検出回路。
【請求項３】
正または負の温度係数を有する電圧を出力する第１の電圧源回路と、
内部で作成した正または負の温度係数を有する電圧に、第１の電圧源回路よりの電圧を加算して温度係数を持たない基準電圧を出力する第２の電圧源回路と、
第１の電圧源回路からの温度係数を有する出力電圧と、前記基準電圧とで減算する減算回路と、
前記減算回路からの出力電圧と、前記基準電圧とを比較する比較回路から構成していることを特徴とする温度検出回路。
【請求項４】
上記減算回路および比較回路からなる回路を複数系統備え、前記各回路にそれぞれ異なる値の基準電圧を入力する請求項１〜３のいずれかに記載の温度検出回路。
【請求項５】
上記第１の電圧源回路は、同一の導電型で不純物濃度の異なるゲートを持つ複数の電界効果トランジスタから構成している請求項１〜４のいずれかに記載の温度検出回路。
【請求項６】
上記第１の電圧源回路は、高濃度ｎ型ゲートの第１の電界効果トランジスタと、低濃度ｎ型ゲートの第２の電界効果トランジスタと、第２の電界効果トランジスタにゲート電位を与えるための第３の電界効果トランジスタと少なくとも１つ以上の抵抗からなるソースフォロア回路から構成している請求項５記載の温度検出回路。
【請求項７】
上記第２の電圧源回路は、異種導電型のゲートを持つ複数の電界効果トランジスタから構成している請求項１〜４のいずれかに記載の温度検出回路。
【請求項８】
上記第２の電圧源回路は、高濃度ｎ型ゲートの第１の電界効果トランジスタと、高濃度ｐ型ゲートの第２の電界効果トランジスタと、第２の電界効果トランジスタにゲート電位を与えるための第３の電界効果トランジスタと少なくとも１つ以上の抵抗からなるソースフォロア回路から構成している請求項７記載の温度検出回路。
【請求項９】
上記減算回路は、第１のオペアンプと第１〜第４の抵抗からなる差動増幅器と、第２のオペアンプからなるボルテージ・フォロアから構成している請求項１〜４のいずれかに記載の温度検出回路。
【請求項１０】
上記減算回路は、第１のオペアンプと第１〜第４の抵抗からなる差動増幅器で構成しており、第１〜第４の抵抗の抵抗値を、第２の電圧源回路のソースフォロア回路を構成する抵抗の抵抗値より大きくした請求項１〜４のいずれかに記載の温度検出回路。
【請求項１１】
上記比較回路は、第２の電圧源回路のソースフォロア回路の出力がゲートに入力する第１の電界効果トランジスタと第３の減算回路の出力がゲートに入力する第２の電界効果トランジスタを入力トランジスタとした差動増増幅回路からなり、前記両入力電圧の大小を比較して所定の判定信号を出力する請求項１〜４のいずれかに記載の温度検出回路。
【請求項１２】
温度係数を持たない基準電圧を外部出力する請求項１〜１１のいずれかに記載の温度検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、温度検出回路や温度計などに適用される温度検出回路に関する。
【０００２】
【従来の技術】
半導体集積回路に大きな電流が流れたり、周囲温度が上昇して半導体集積回路が高温になると、半導体集積回路は破壊されてしまう。この破壊を防ぐためには、温度を検出し、高温になると半導体集積回路の動作速度を遅くしたり、動作そのものを停止させたりすることが必要になる。このような機能を有する回路は、絶対温度に比例するＰＴＡＴ（ｐｏｐｏｒｔｉｏｎａｌ−ｔｏ−ａｂｓｏｌｕｔｅ−Ｔｅｍｐｅｒａｔｕｒｅ）電圧を発生するＰＴＡＴ電圧発生回路と、基準電圧を発生する基準電圧発生回路と、両者の出力を比較処理する比較回路から構成されている。
【０００３】
基準電圧は、あらかじめ半導体集積回路を制御させたい温度ＴでのＰＴＡＴ電圧に合わせてあり、温度が高くなってＰＴＡＴ電圧発生回路よりのＰＴＡＴ電圧がその基準電圧を超えると、比較回路は、半導体集積回路の動作を制御する信号をアクティブにする。
【０００４】
このＰＴＡＴ電圧および基準電圧の精度が悪いと、半導体集積回路が動作温度範囲内であるにもかかわらず制御信号がアクティブになってしまい半導体集積回路の動作を制御してしまったり、動作温度範囲を超えているにもかかわらず制御信号がアクティブにならず半導体回路の破壊を引き起こしたりする。したがってこの種の温度保護回路ではＰＴＡＴ電圧および基準電圧の双方の精度が重要となる。
【０００５】
従来は、ＰＴＡＴ電圧を精度良く取り出せる温度範囲が狭かったり、ＰＴＡＴ電圧の温度係数を自由に設定できなかったり、また、温度係数を持たない基準電圧を作るのも容易ではなかった。
【０００６】
そこで上記課題を解決するものとして、特開２００１−２８４４６４号公報（特許文献１）にて“ゲートの仕事関数差の原理”を応用した「電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路」が知られている（特許文献１）。
【０００７】
【特許文献１】
特開２００１−２８４４６４号「電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路」（請求項１、図６）
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１のものは、高温で安定動作できるようになったが、低電圧では動作しないという課題があった。
【０００９】
本発明の目的は、高温動作が可能で、さらに高精度かつ低電圧動作可能な温度検出回路を得ることである。
【００１０】
【課題を解決するための手段】
本発明の第１態様による温度検出回路は、正または負の温度係数を有する電圧を出力する第１の電圧源回路と、温度係数を持たない基準電圧を出力する第２の電圧源回路と、第１の電圧源回路からの正または負の温度係数を有する出力電圧から、第２の電圧源回路からの温度係数を持たない基準電圧を減算する減算回路と、減算回路からの出力電圧および第２の電圧源回路からの温度係数を持たない基準電圧を比較する比較回路から構成している。
【００１１】
上記第２の電圧源回路は、正または負の温度係数を有する電圧を発生する回路と、前記電圧の温度係数と逆の温度係数の入力オフセット電圧を有する増幅回路とを備え、発生した前記正または負の温度係数を有する電圧を増幅回路に入力し、その増幅回路の出力を基準電圧として用いる。
【００１２】
本発明の第２態様による温度検出回路は、正または負の温度係数を有する電圧を出力する第１の電圧源回路と、内部で作成した正または負の温度係数を有する電圧に、第１の電圧源回路よりの電圧を加算して温度係数を持たない基準電圧を出力する第２の電圧源回路と、第１の電圧源回路からの温度係数を有する出力電圧から前記基準電圧をで減算する減算回路と、前記減算回路からの出力電圧と前記基準電圧とを比較する比較回路から構成している。
【００１３】
【発明の実施の形態】
上記特許文献１に開示の“ゲートの仕事関数の原理”を応用した「温度検出回路」が提案されている（特願２００２−８１４４８号）。この温度検出回路は、図１９に示すように、第１の電圧源回路から正の温度係数を有するＰＴＡＴ電圧であるＶｐｔａｔと、それを抵抗Ｒ１とＲ２とＲ５で変換したＴｖｐｔａｔ（＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３＊Ｖｐｔａｔ）を発生させる。
【００１４】
第２の電圧源回路で発生させた負の温度係数を有する電圧（図示せず）Ｖｐｎと、Ｖｐｔａｔを所定の比で変換して得たＶｐｔａｔ’（＝（Ｒ２＋Ｒ３）／Ｒ３＊Ｖｐｔａｔ）とを加算して作った温度係数を持たない基準電圧Ｖｒｅｆを発生させ、このＶｒｅｆを抵抗Ｒ５とＲ６で変換したＴｖｒｅｆ（＝Ｒ６／（Ｒ５＋Ｒ６）＊Ｖｒｅｆ）を発生させる。
【００１５】
図２０に示すように、比較回路では、正の温度係数を有する電圧Ｔｖｐｔａｔと温度係数を持たない基準電圧Ｔｖｒｅｆを比較することにより、温度Ｔになったかどうかを検出する。この正の温度係数を有する電圧および負の温度係数を有する電圧を発生する第１および第２の電圧源回路にゲートの仕事関数差の原理を応用したため、正または負の温度係数を有する電圧を半導体の動作限界温度まで精度良く発生することができる。また簡単な抵抗分割でその温度係数を調整できるので、温度係数を大きくした高精度版や温度係数を小さくした低電圧版など目的に応じた電圧を得ることができる。さらに基準電圧も前記の正の温度係数を有する電圧と負の温度係数を有する電圧を加算して作っているため、同様に半導体の動作限界温度まで精度良く発生することができる。
【００１６】
また、図１９の応用として複数の温度を検出する回路が考えられる。その例を図２１に示す。図２１は２種類の温度を検出する回路である。第２の電圧源回路でＴｖｒｅｆ１とＴｖｒｅｆ２を発生させ、これらのＴｖｒｅｆ１、Ｔｖｒｅｆ２と第１の電圧源回路からのＴｖｐｔａｔを、それぞれ第１の比較回路、第２の比較回路で比較している。この回路の動作は図２２に示すように、Ｔｖｅｆ１で温度Ｔ１を、Ｔｖｒｅｆ２で温度Ｔ２を検出する。例えば、温度Ｔ１で半導体集積回路の動作速度を遅くし、温度Ｔ２で半導体集積回路の動作を停止させるようにすると、より精度の高い制御が可能になる。
【００１７】
しかしながら、図１９の温度検出回路では、図２３に示すように、高精度版を得るためにＴｖｐｔａｔの温度係数をＴｖｐｔａｔ１からＴｖｐｔａｔ２のごとく大きくすると、動作電圧も上昇してしまい低電圧動作ができないという欠点があった。また、図２１の回路においても、高精度版を得るためにＴｖｐｔａｔの温度係数をＴｖｐｔａｔ１からＴｖｐｔａｔ２のごとく大きくすると、動作電圧も上昇してしまい低電圧動作ができないという課題が残されていた。
【００１８】
（実施の形態１）
図１は本発明の実施の形態１を示した概略ブロック図である。図１に示すように、絶対温度に比例して正または負の温度係数を有するＰＴＡＴ電圧であるＳｖｐｔａｔを発生する第１の電圧源回路と、温度係数を持たない第１の基準電圧Ｖｒｅｆおよび第２の基準電圧Ｔｖｒｅｆおよび第３の基準電圧Ｓｖｒｅｆを発生する第２の電圧源回路と、第１の電圧源回路からの出力Ｓｖｐｔａｔと第３の基準電圧Ｓｖｒｅｆを差動増幅し、その結果をＴｖｐｔａｔとして出力する減算回路と、このＴｖｐｔａｔと第２の基準電圧Ｔｖｒｅｆを比較し、その比較結果Ｔｏｕｔを出力する比較回路から構成される。第２の電圧源回路には、上述した特許文献１に開示のゲートの仕事関数差の原理を応用した電圧源回路を採用している。
【００１９】
図２に、実施の形態１に基づく実施例１の回路図を示し、本回路はｎ型基板上に構築している。第１の電圧源回路は、ＮＰＮトランジスタＴｒ１で構成されている。このＴｒ１のベースをコレクタに接続し、エミッタをＧＮＤ電源に接続することにより、コレクタからＳｖｐｔａｔを出力している。なお、このＮＰＮ型トランジスタは、ｎ型基板内のｐウェルをベースにし、そのｐウェル内のｎ型拡散をエミッタとコレクタにすることで形成できる。
【００２０】
第２の電圧源回路は、第１の基準電圧源回路および第２の基準電圧源回路からなる。第１の基準電圧源回路は、ｎ型チャネル電界効果トランジスタ（以下単にｎ型トランジスタと記す）Ｍ１、Ｍ２、Ｍ３と抵抗Ｒ２、Ｒ３で構成されている。このｎ型トランジスタＭ１、Ｍ２は基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００２１】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ１とＭ２は、直列に接続され、ｎ型トランジスタＭ１は、ゲートをソースに結線した定電流源となり、ｎ型トランジスタＭ２は、ｎ型トランジスタＭ３と抵抗Ｒ２と抵抗Ｒ３からなるソースフォロア回路によりゲート電位が与えられる。ｎ型トランジスタＭ２のゲートと抵抗Ｒ２と抵抗Ｒ３の接続点からＶｐｔａｔを、ｎ型トランジスタＭ３のソースと抵抗Ｒ２の接続点からＶｐｔａｔ’を出力している。
【００２２】
第２の基準電圧源回路は、ｐ型トランジスタＭ４、Ｍ５、Ｍ８とｎ型トランジスタＭ６、Ｍ７と抵抗Ｒ４、Ｒ５、Ｒ６で構成されている。このｎ型トランジスタＭ６、Ｍ７は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ６は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ７は高濃度ｐ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００２３】
このゲートの導電型のみ異なるｎ型トランジスタＭ６とＭ７は、差動増幅器の入力トランジスタであり、さらにｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成している。このｎ型トランジスタＭ６のゲートには、第１の基準電圧源回路からの出力Ｖｐｔａｔ’が入力され、ｎ型トランジスタＭ７のゲートには、ｐ型トランジスタＭ８のドレイン、すなわちこの差動増幅器の出力である第１の基準電圧Ｖｒｅｆが入力される。この第１の基準電圧Ｖｒｅｆは、抵抗Ｒ４、Ｒ５、Ｒ６で分圧され、抵抗Ｒ４と抵抗Ｒ５の接続点から第２の基準電圧Ｔｖｒｅｆを、抵抗Ｒ５と抵抗Ｒ６の接続点から第３の基準電圧Ｓｖｒｅｆを出力している。
【００２４】
尚、ｎ型トランジスタで低濃度ｎ型ゲートを持つトランジスタＭ２、ｎ型トランジスタで高濃度ｐ型ゲートを持つトランジスタ７は、素子としては特異なものであり、そのため、回路図中、破線の三角や四角で囲っている。以下の図面においても同様である。
【００２５】
減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０から構成されている。オペアンプＯＰ１の反転入力端子には、同オペアンプＯＰ１の出力Ｓｖｒｅｆ’が入力され、非反転入力端子には、前記第３の基準電圧Ｓｖｒｅｆが入力される。オペアンプＯＰ２の反転入力端子には、オペアンプＯＰ１の出力Ｓｖｒｅｆ’が抵抗Ｒ７を介して入力され、さらに抵抗Ｒ８を介して同オペアンプＯＰ１の出力Ｔｖｐｔａｔが入力される。オペアンプＯＰ２の非反転入力端子には、第１の電圧源回路からの出力Ｓｖｐｔａｔが抵抗Ｒ９を介して入力され、さらに抵抗Ｒ１０を介してＧＮＤ電源と接続している。
【００２６】
第４の比較回路は、オペアンプＯＰ３で構成されている。オペアンプＯＰ３の反転入力端子には、前記第２の基準電圧Ｔｖｒｅｆが、非反転入力端子には、減算回路からの出力Ｔｖｐｔａｔが入力される。このオペアンプＯＰ３の出力がＴｏｕｔとなる。
【００２７】
次に、図２の回路の動作を図３の出力特性図を用いて説明する。まず、第１の電圧源回路は、ＮＰＮトランジスタのダイオード接続を用いているので、図３（ａ）に示すように、負の温度係数を持つＰＴＡＴ電圧であるＳｖｐｔａｔを出力する。
【００２８】
次に、第２の電圧源回路について説明する。まず、第１の基準電圧源回路は、ゲートをソースに結線をしたｎ型トランジスタＭ１を定電流源とし、ｎ型のトランジスタＭ１とＭ２を直列に接続している。これらの同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ１とＭ２に、同一の電流が流れるため、特許文献１に記載されている通り、ｎ型トランジスタＭ１のソース・ゲート間電圧とｎ型トランジスタＭ２のソース・ゲート間電圧との電位差が、正の温度係数を有するＰＴＡＴ電圧になる。
【００２９】
ここではｎ型トランジスタＭ１は、ゲートがソースに結線されているのでソース・ゲート間に電位差はなく、結局ｎ型トランジスタＭ２のソース・ゲート間電圧がＰＴＡＴ電圧となる。この電圧をＶｐｔａｔとすると、第１の基準電圧源回路の出力であるＶｐｔａｔ’は、
Ｖｐｔａｔ’＝（Ｒ２＋Ｒ３）／Ｒ３＊Ｖｐｔａｔ…（１）
となる。Ｖｐｔａｔを（１）式に示す比で変換し、Ｖｐｔａｔ’を発生させる。もともとＶｐｔａｔは正の温度係数を持つのでＶｐｔａｔ’も正の温度係数を持つ。尚、抵抗名であるＲ２、Ｒ３などは式中ではその抵抗値を示すものとする。
【００３０】
次に、第２の基準電圧源回路は、ｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成し、差動増幅器の入力トランジスタとして、異種導電型のゲートを持つｎ型トランジスタＭ６とＭ７を用いているので、このｎ型トランジスタＭ６とＭ７には同一の電流が流れる。また、この差動増幅器とｐ型トランジスタＭ８の間にフィードバックループが形成されているので、特許文献１に記載されている通り、このｎ型トランジスタＭ６のソース・ゲート間電圧とｎ型トランジスタＭ７のソース・ゲート間電圧との間に、負の温度係数を有するＶｐｎの入力オフセットを持つ。
【００３１】
したがって、ｎ型トランジスタＭ６のゲートに第１の電圧源回路からＶｐｔａｔ’が印加されると、ｎ型トランジスタＭ７のソース・ゲート間には、Ｖｐｔａｔ’にＶｐｎを加算した電圧が発生する。この電圧は、正の温度係数を持つＶｐｔａｔを所定の比で変換したＶｐｔａｔ’と、負の温度係数を持つＶｐｎを足し合わせているので温度特性を持たない第１の基準電圧Ｖｒｅｆが得られる。また、第２の電圧源回路の出力電圧である第２の基準電圧Ｔｖｒｅｆと第３の基準電圧Ｓｖｒｅｆは、第１の基準電圧Ｖｒｅｆを抵抗Ｒ４、Ｒ５、Ｒ６で分圧したものなので、これらはそれぞれ、
Ｖｒｅｆ＝（Ｒ２＋Ｒ３）／Ｒ３＊Ｖｐｔａｔ＋Ｖｐｎ＝Ｖｐｔａｔ’＋Ｖｐｎ…（２）
Ｔｖｒｅｆ＝（Ｒ５＋Ｒ６）／（Ｒ４＋Ｒ５＋Ｒ６）＊Ｖｒｅｆ…（３）
Ｓｖｒｅｆ＝Ｒ６／（Ｒ４＋Ｒ５＋Ｒ６）＊Ｖｒｅｆ…（４）
となる。
【００３２】
図３（ｂ）にこれらの各電圧の温度特性を示す。第１の基準電圧源回路からの正の温度係数を持つＶｐｔａｔ’と第２の基準電圧源回路からの負の温度係数を持つＶｐｎを加算して、第１の基準電圧であるＶｒｅｆを発生させている。このＶｒｅｆを（３）、（４）式に示す比で変換し、第２の基準電圧Ｔｖｒｅｆと第３の基準電圧Ｓｖｒｅｆを発生させる。もともとＶｒｅｆは温度係数を持たないので、Ｔｖｒｅｆ、Ｓｖｒｅｆともに温度係数を持たない。
【００３３】
次に、減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０で構成されている。まず、オペアンプＯＰ１は、ボルテージ・フォロアとして使用しているので、非反転入力端子への入力である第３の基準電源Ｓｖｒｅｆと同電位の電圧を出力Ｓｖｒｅｆ’として得ることができる。このオペアンプＯＰ１は、抵抗Ｒ８、抵抗Ｒ７、抵抗Ｒ６を通して、オペアンプＯＰ２の出力Ｔｖｐｔａｔと第３の基準電圧Ｓｖｒｅｆ間に電流パスができてしまい、第２の電圧源回路が出力する各基準電圧が変動してしまうのを防ぐために設けている。
【００３４】
次に、オペアンプＯＰ２は、差動増幅器として使用している。したがって、このオペアンプＯＰ２の出力Ｔｖｐｔａｔは、良く知られている通り、Ｒ７＝Ｒ９、Ｒ８＝Ｒ１０とすることで、
Ｔｖｐｔａｔ＝（Ｒ８／Ｒ７）＊（Ｓｖｐｔａｔ−Ｓｖｒｅｆ’）…（５）
となる。図３（ｃ）にこれらの各電圧の温度特性を示す。Ｔｖｐｔａｔは、温度がＴ１より低いときは、Ｓｖｐｔａｔ＞Ｓｖｒｅｆなので、（５）式通りになり、温度がＴ１より高いときは、Ｓｖｐｔａｔ＜Ｓｖｒｅｆなので、０Ｖになる。したがって、高精度な温度検出回路を得るために、Ｒ８／Ｒ７の比を大きくして、Ｔｖｐｔａｔの温度係数を大きくしても、Ｔｖｐｔａｔの電圧は、Ｓｖｒｅｆ’分、つまり第３の基準電圧Ｓｖｒｅｆ分だけ低くなり、先願の回路より低電圧動作が可能となる。
【００３５】
最後に、第４の比較回路は、オペアンプＯＰ３で構成されている。このオペアンプはコンパレータとして使用する。したがって、図３（ｄ）に示すように、温度がＴより低いとＴｖｒｅｆ＜Ｔｖｐｔａｔなので、非反転入力端子の方が反転入力端子よりも電位が高いので、コンパレータの出力ＴｏｕｔはＨｉｇｈである。温度がＴより高くなるとＴｖｒｅｆ＞Ｔｖｐｔａｔなので、反転入力端子の方が非反転入力端子よりも電位が高くなるので、コンパレータの出力ＴｏｕｔはＬｏｗになる。
【００３６】
このＴｏｕｔを半導体集積回路の制御信号に使用すれば、低い動作電圧であっても所定の温度Ｔで半導体集積回路の動作を制御できるようになる。前記第１の基準電圧Ｖｒｅｆも当該回路の出力信号として外部に出力することができる。
【００３７】
図４に、実施の形態１に基づく実施例２の回路図を示す。この実施例は、図１のブロック図における実施例であり、本回路をｎ型基板上に構築している。第１の電圧源回路から正の温度係数を有するＰＴＡＴ電圧としてＶｐｔａｔを発生し、また、第１、第２の電圧源回路には、特許文献１に開示のゲートの仕事関数差の原理を応用した電圧源回路を採用している。
【００３８】
第１の電圧源回路は、ｎ型トランジスタＭ１１、Ｍ１２、Ｍ１３と抵抗Ｒ１２、Ｒ１３で構成されている。このｎ型トランジスタＭ１１、Ｍ１２は基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ１１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ１２は低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００３９】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ１１とＭ１２は、直列に接続され、ｎ型トランジスタＭ１１は、ゲートをソースに結線した定電流源であり、ｎ型トランジスタＭ１２は、ｎ型トランジスタＭ１３と抵抗Ｒ１２とＲ１３からなるソースフォロア回路によりゲート電位が与えられる。ｎ型トランジスタＭ１２のゲートと抵抗Ｒ１２とＲ１３の接続点からＶｐｔａｔを、ｎ型トランジスタＭ１３のソースと抵抗Ｒ１２の接続点からＳｖｐｔａｔをそれぞれ出力している。
【００４０】
第２の電圧源回路は、第１の基準電圧源回路と第２の基準電圧源回路からなる。第１の基準電圧源回路は、ｎ型トランジスタＭ１、Ｍ２、Ｍ３と抵抗Ｒ２、Ｒ３で構成されている。このｎ型トランジスタＭ１、Ｍ２は基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は高濃度ｐ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００４１】
このゲートの導電型のみ異なるｎ型トランジスタＭ１とＭ２は、直列に接続され、ｎ型トランジスタＭ１は、ゲートとソースを結線して定電流源となり、ｎ型トランジスタＭ２は、ｎ型トランジスタＭ３と抵抗Ｒ２とＲ３からなるソースフォロア回路によりゲート電位が与えられる。ｎ型トランジスタＭ２のゲートとｎ型トランジスタＭ３のソースの接続点から負の温度係数を持つＶｐｎを、抵抗Ｒ２と抵抗Ｒ３の接続点からＶｐｎ’を出力している。
【００４２】
尚、図４中のトランジスタＭ２は、ｎ型トランジスタで高濃度ｐ型ゲートを持ち、一方、図２中のトランジスタＭ２は、ｎ型トランジスタで低濃度ｎ型ゲートを持ち、両者は別個のものであるが、両図での対応をわかりやすくするために、同一の参照名を付している。トランジスタＭ７についても同様である。
【００４３】
第２の基準電圧源回路は、ｐ型トランジスタＭ４、Ｍ５、Ｍ８とｎ型トランジスタＭ６、Ｍ７と抵抗Ｒ４、Ｒ５、Ｒ６で構成されている。このｎ型トランジスタＭ６、Ｍ７は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ６は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ７は低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００４４】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ６とＭ７は、差動増幅器の入力トランジスタであり、さらにｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成している。このｎ型トランジスタＭ６のゲートには、第１の基準電圧源回路からの出力Ｖｐｎ’が入力され、ｎ型トランジスタＭ７のゲートには、ｐ型トランジスタＭ８のドレイン、すなわちこの差動増幅器の出力である第１の基準電圧Ｖｒｅｆが入力される。この第１の基準電圧Ｖｒｅｆは、抵抗Ｒ４、Ｒ５、Ｒ６で分圧され、抵抗Ｒ４とＲ５の接続点から第２の基準電圧Ｔｖｒｅｆを、抵抗Ｒ５とＲ６の接続点から第３の基準電圧Ｓｖｒｅｆを出力している。
【００４５】
減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０から構成されている。オペアンプＯＰ１の反転入力端子には、同オペアンプＯＰ１の出力Ｓｖｒｅｆ’が入力され、非反転入力端子には第３の基準電圧Ｓｖｒｅｆが入力される。そして、オペアンプＯＰ２の反転入力端子には、オペアンプＯＰ１の出力Ｓｖｒｅｆ’が抵抗Ｒ７を介して入力されると共に、抵抗Ｒ８を介してオペアンプＯＰ２の出力Ｔｖｐｔａｔが入力される。オペアンプＯＰ２の非反転入力端子には、第１の電圧源回路からの出力Ｓｖｐｔａｔが抵抗Ｒ９を介して入力され、さらに抵抗Ｒ１０を介してＧＮＤ電源と接続している。
【００４６】
比較回路は、オペアンプＯＰ３で構成されている。オペアンプＯＰ３の反転入力端子には、第２の基準電圧Ｔｖｒｅｆが、非反転入力端子には、第３の減算回路からの出力Ｔｖｐｔａｔが入力している。このオペアンプＯＰ３の出力がＴｏｕｔとなる。
【００４７】
次に図４の動作を図５の出力特性図を用いて説明する。まず、第１の電圧源回路は、ゲートをソースに結線したｎ型トランジスタＭ１１を定電流源とし、ｎ型のトランジスタＭ１１とＭ１２を直列に接続している。これらの同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ１１とＭ１２には同一の電流が流れるため、特許文献１に記載されている通り、ｎ型トランジスタＭ１１のソース・ゲート間電位とｎ型トランジスタＭ１２のソース・ゲート間電圧との電位差が、正の温度係数を有するＰＴＡＴ電圧となる。
【００４８】
ｎ型トランジスタＭ１１は、ゲートをソースに結線しているのでソース・ゲート間に電位差がなく、結局ｎ型トランジスタＭ１２のソース・ゲート間電圧がＰＴＡＴ電圧となる。この電圧をＶｐｔａｔとすると、第１の電圧源回路の出力であるＳｖｐｔａｔは、
Ｓｖｐｔａｔ＝（Ｒ１２＋Ｒ１３）／Ｒ１３＊Ｖｐｔａｔ…（６）
となる。これらの電圧の温度特性を図５（ａ）に示す。Ｖｐｔａｔを（６）式に示す比で変換し、Ｓｖｐｔａｔを発生させる。もともとＶｐｔａｔは正の温度係数を持つので、Ｓｖｐｔａｔも正の温度係数を持つ。なお、このＳｖｐｔａｔは、図１３に示したＴｖｐｔａｔ２ほど大きな温度係数を持つ必要はない。
【００４９】
次に、第２の電圧源回路について説明する。まず、第１の基準電圧源回路は、ゲートをソースに結線したｎ型トランジスタＭ１を定電流源とし、ｎ型のトランジスタＭ１とＭ２を直列に接続している。ゲートの導電型が異なるｎ型トランジスタＭ１とＭ２に、同一の電流が流れるため、特開２００１−２８４４６４号公報に記載されている通り、ｎ型トランジスタＭ１のソース・ゲート間電位とｎ型トランジスタＭ２のソース・ゲート間電圧との電位差が、負の温度係数を有するＰＴＡＴ電圧になる。ｎ型トランジスタＭ１は、ゲートをソースに結線しているのでソース・ゲート間に電位差がなく、結局ｎ型トランジスタＭ２のソース・ゲート間電圧が前記ＰＴＡＴ電圧となる。
【００５０】
このＰＴＡＴ電圧をＶｐｎとすると、第１の基準電圧源回路の出力であるＶｐｎ’は、
Ｖｐｎ’＝Ｒ３／（Ｒ２＋Ｒ３）＊Ｖｐｎ…（７）
となる。Ｖｐｎを（７）式に示す比で変換し、Ｖｐｎ’を発生させる。Ｖｐｎは負の温度係数を持つためＶｐｎ’も負の温度係数を持つ。
【００５１】
次に、第２の基準電圧源回路は、ｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成し、差動増幅器の入力トランジスタとして、不純物濃度の異なるゲートを持つｎ型トランジスタＭ６とＭ７を用いているので、このｎ型トランジスタＭ６とＭ７には同一の電流が流れる。また、この差動増幅器とｐ型トランジスタＭ８の間にフィードバックループが形成されているので、特開２００１−２８４４６４号公報に記載されている通り、このｎ型トランジスタＭ６のソース・ゲート間電圧とｎ型トランジスタＭ７のソース・ゲート間電圧との間に正の温度係数を有するＶｐｔａｔの入力オフセットを持つ。
【００５２】
したがって、ｎ型トランジスタＭ６のゲートに第１の基準電圧源回路からＶｐｎ’が印加されると、ｎ型トランジスタＭ７のソース・ゲート間には、Ｖｐｎ’にＶｐｔａｔを加算した電圧が発生する。この電圧は、負の温度係数を持つＶｐｎを所定の比で変換したＶｐｎ’と、正の温度係数を持つＶｐｔａｔを足し合わせているので、温度特性を持たない第１の基準電圧Ｖｒｅｆとなる。また、第２の電圧源回路の出力電圧である第２の基準電圧Ｔｖｒｅｆと第３の基準電圧Ｓｖｒｅｆは、第１の基準電圧Ｖｒｅｆを抵抗Ｒ４、Ｒ５、Ｒ６で分圧しているので、これらはそれぞれ、
Ｖｒｅｆ＝Ｒ３／（Ｒ２＋Ｒ３）＊Ｖｐｎ＋Ｖｐｔａｔ＝Ｖｐｎ’＋Ｖｐｔａｔ…（８）
Ｔｖｒｅｆ＝（Ｒ５＋Ｒ６）／（Ｒ４＋Ｒ５＋Ｒ６）＊Ｖｒｅｆ…（３）
Ｓｖｒｅｆ＝Ｒ６／（Ｒ４＋Ｒ５＋Ｒ６）＊Ｖｒｅｆ…（４）
となる。
【００５３】
図５（ｂ）にこれらの電圧の温度特性を示す。第１の基準電圧源回路からの負の温度係数を持つＶｐｎ’と第２の電圧源回路からの正の温度係数を持つＶｐｔａｔ加算して、第１の基準電圧であるＶｒｅｆを発生させている。このＶｒｅｆを（３）、（４）式に示す比で変換し、第２の基準電圧Ｔｖｒｅｆと第３の基準電圧Ｓｖｒｅｆを発生させる。もともとＶｒｅｆは温度係数を持たないので、Ｔｖｒｅｆ、Ｓｖｒｅｆともに温度係数を持たない。
【００５４】
次に、減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０で構成されている。まず、オペアンプＯＰ１は、ボルテージ・フォロアとして使用しているので、非反転入力端子への入力である第３の基準電源Ｓｖｒｅｆと同電位の電圧を出力Ｓｖｒｅｆ’として得ることができる。このオペアンプＯＰ１は、抵抗Ｒ８、抵抗Ｒ７、抵抗Ｒ６を通して、オペアンプＯＰ２の出力Ｔｖｐｔａｔと第３の基準電圧Ｓｖｒｅｆ間に電流パスができ、第２の電圧源回路が出力する各基準電圧が変動してしまうのを防ぐために設けている。
【００５５】
次に、オペアンプＯＰ２は、差動増幅器として使用する。したがって、このオペアンプＯＰ２の出力Ｔｖｐｔａｔは、良く知られている通り、Ｒ７＝Ｒ９、Ｒ８＝Ｒ１０とすることで、Ｔｖｐｔａｔは、
Ｔｖｐｔａｔ＝（Ｒ８／Ｒ７）＊（Ｓｖｐｔａｔ−Ｓｖｒｅｆ’）…（５）
となる。図５（ｃ）にこれらの電圧の温度特性を示す。Ｔｖｐｔａｔは、温度がＴ１より低いときは、Ｓｖｐｔａｔ＜Ｓｖｒｅｆなので、０Ｖであるが、温度がＴ１より高いときは、Ｓｖｐｔａｔ＞Ｓｖｒｅｆなので、（５）式の電位を出力する。このとき、ＴｖｐｔａｔのＶｐｔａｔに対する温度係数の比は、（６）、（５）式より、
Ｔｖｐｔａｔの温度係数比＝（Ｒ１２＋Ｒ１３）／Ｒ１３＊Ｒ８／Ｒ７…（９）
となる。
【００５６】
この（９）式の値を、図１９に示した先願の回路でのＴｖｐｔａｔの温度係数比である（Ｒ１＋Ｒ２＋Ｒ５）／Ｒ５と同じにするためには、抵抗Ｒ１２、Ｒ１３および、抵抗Ｒ７、Ｒ８の抵抗比を調整すれば容易に得られる。例えば、図１９の回路で第１の電圧源回路が発生するＴｖｐｔａｔの温度係数比が５０である場合、本回路では、第１の電圧源回路が発生する温度係数比（＝（Ｒ１２＋Ｒ１３）／Ｒ１３）を“１０”に、第３の減算回路が発生する温度係数比（＝Ｒ８／Ｒ７）を５に設定すれば、Ｔｖｐｔａｔの温度係数比として、先願の回路と同様の“５０”が得られる。したがって、先願の回路のように、第１の電圧源回路だけで、大きな温度係数比を持つＴｖｐｔａｔを発生させる必要がなくなる。
【００５７】
最後に、比較回路は、オペアンプＯＰ３で構成されている。このオペアンプはコンパレータとして使用する。したがって、図５（ｄ）に示すように、温度がＴより低いとＴｖｒｅｆ＞Ｔｖｐｔａｔなので、反転入力端子の方が非反転入力端子よりも電位が高いので、コンパレータの出力ＴｏｕｔはＬｏｗである。温度がＴより高くなるとＴｖｒｅｆ＜Ｔｖｐｔａｔなので、非反転入力端子の方が反転入力端子よりも電位が高くなるので、コンパレータの出力ＴｏｕｔはＨｉｇｈになる。このＴｏｕｔを半導体集積回路の制御信号に使用すれば、所定の温度Ｔで半導体集積回路の動作を制御できるようになる。
【００５８】
なお、第１、第２の実施の形態では、ＰＴＡＴ電圧を出力する第１の電圧源として、ＮＰＮトランジスタのダイオード接続や、ゲートの仕事関数差の原理を応用した電圧源回路を使用したが、ＰＴＡＴ電圧が発生できるのならこれらの回路に限らないのは言うまでもない。同様に、基準電圧を出力する第２の電圧源として、ゲートの仕事関数差の原理を応用した基準電圧回路を用いたが、第２の電圧源回路として、バンドギャップリファレンス回路などを使用してもよい。
【００５９】
（実施の形態２）
図６は本発明の実施の形態２を示した概略ブロック図である。図６に示すように、絶対温度に比例して正の温度係数を有するＰＴＡＴ電圧（図示せず）を発生し、このＰＴＡＴ電圧を抵抗分割回路により得た正の温度係数を有する電圧であるＶｐｔａｔおよびＳｖｐｔａｔを発生する第１の電圧源回路と、絶対温度に比例して負の温度係数を有する電圧を発生し、この負の温度係数を有する電圧に、Ｖｐｔａｔを所定の比で変換した値を加算することにより、温度係数を持たない第１の基準電圧Ｖｒｅｆおよび第２の基準電圧Ｔｖｒｅｆおよび第３の基準電圧Ｓｖｒｅｆを発生する第２の電圧源回路と、第１の電圧源回路からの出力Ｓｖｐｔａｔと第３の基準電圧Ｓｖｒｅｆを差動増幅し、その結果をＴｖｐｔａｔとして出力する減算回路と、このＴｖｐｔａｔと第２の基準電圧Ｔｖｒｅｆを比較し、その比較結果Ｔｏｕｔを出力する比較回路から構成されている。
【００６０】
第１の電圧源回路が負の温度係数を有する電圧を出力する場合には、第２の電圧源回路内部で発生する電圧は正の温度係数を有する。これらの第１、第２の電圧源回路には、特許文献１に記載のゲートの仕事関数差の原理を応用した電圧源回路を採用している。
【００６１】
図７に、実施の形態２に基づく実施例１の回路図を示し、本回路をｎ型基板上に構築している。第１の電圧源回路は、ｎ型トランジスタＭ１、Ｍ２、Ｍ３と抵抗Ｒ１、Ｒ２、Ｒ３で構成されている。このｎ型トランジスタＭ１、Ｍ２は基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００６２】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ１とＭ２は、直列に接続され、ｎ型トランジスタＭ１は、ゲートをソースに結線した定電流源となり、ｎ型トランジスタＭ２は、ｎ型トランジスタＭ３と抵抗Ｒ１とＲ２とＲ３からなるソースフォロア回路によりゲート電位が与えられる。ｎ型トランジスタＭ２のゲートと抵抗Ｒ２と抵抗Ｒ３の接続点からＶｐｔａｔを、抵抗Ｒ１とＲ２の接続点からＶｐｔａｔ’を、トランジスタＭ３のソースと抵抗Ｒ１の接続点からＳｖｐｔａｔをそれぞれ出力している。
【００６３】
第２の電圧源回路は、ｐ型トランジスタＭ４、Ｍ５、Ｍ８とｎ型トランジスタＭ６、Ｍ７と抵抗Ｒ４、Ｒ５、Ｒ６で構成されている。このｎ型トランジスタＭ６、Ｍ７は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ６は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ７は高濃度ｐ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００６４】
このゲートの導電型のみ異なるｎ型トランジスタＭ６とＭ７は、差動増幅器の入力トランジスタであり、さらにｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成している。このｎ型トランジスタＭ６のゲートには、第１の電圧源回路からの出力Ｖｐｔａｔ’が入力され、ｎ型トランジスタＭ７のゲートには、ｐ型トランジスタＭ８のドレイン、すなわちこの差動増幅器の出力である第１の基準電圧Ｖｒｅｆが入力される。この第１の基準電圧Ｖｒｅｆは、抵抗Ｒ４、Ｒ５、Ｒ６で分圧され、抵抗Ｒ４とＲ５の接続点から第２の基準電圧Ｔｖｒｅｆを、抵抗Ｒ５とＲ６の接続点から第３の基準電圧Ｓｖｒｅｆを出力している。
【００６５】
減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０から構成されている。オペアンプＯＰ１の反転入力端子には、同オペアンプＯＰ１の出力Ｓｖｒｅｆ’が入力され、非反転入力端子には、第２の基準電圧Ｓｖｒｅｆが入力される。また、オペアンプＯＰ２の反転入力端子には、オペアンプＯＰ１の出力Ｓｖｒｅｆ’が抵抗Ｒ７を介して入力されると共に抵抗Ｒ８を介してオペアンプＯＰ２の出力Ｔｖｐｔａｔが入力される。オペアンプＯＰ２の非反転入力端子には、第１の電圧源回路からの出力Ｓｖｐｔａｔが抵抗Ｒ９を介して入力しており、さらに抵抗Ｒ１０を介してＧＮＤ電源と接続している。
【００６６】
比較回路は、オペアンプＯＰ３で構成されている。オペアンプＯＰ３の反転入力端子には、第２の基準電圧Ｔｖｒｅｆが、非反転入力端子には、減算回路からの出力Ｔｖｐｔａｔが入力される。このオペアンプＯＰ３の出力がＴｏｕｔとなる。
【００６７】
次に図７の回路の動作を図８の温度特性図を用いて説明する。まず、第１の電圧源回路は、ゲートをソースに結線したｎ型トランジスタＭ１を定電流源とし、ｎ型トランジスタＭ１とＭ２を直列に接続している。これらの同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ１とＭ２には同一の電流が流れるため、特許文献１に記載されている通り、ｎ型トランジスタＭ１のソース・ゲート間電位とｎ型トランジスタＭ２のソース・ゲート間電圧との電位差が、正の温度係数を有するＰＴＡＴ電圧になる。ｎ型トランジスタＭ１は、ソース、ゲート間が結線されているのでソース・ゲート間に電位差がなく、結局ｎ型トランジスタＭ２のソース・ゲート間電圧が前記ＰＴＡＴ電圧となる。この電圧をＶｐｔａｔとすると、第１の電圧源回路の出力であるＶｐｔａｔ’とＳｖｐｔａｔは、
Ｖｐｔａｔ’＝（Ｒ２＋Ｒ３）／Ｒ３＊Ｖｐｔａｔ…（１）
Ｓｖｐｔａｔ＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３＊Ｖｐｔａｔ…（１０）
となる。
【００６８】
これらの電圧の温度特性を図８（ａ）に示す。Ｖｐｔａｔを（１）、（１０）式に示す比で変換し、Ｖｐｔａｔ’、Ｓｖｐｔａｔを発生させる。Ｖｐｔａｔは正の温度係数を持つためこれらも正の温度係数を持つ。なお、このＳｖｐｔａｔは、図２３に示したＴｖｐｔａｔ２ほど大きな温度係数を持つ必要はない。
【００６９】
次に、第２の電圧源回路は、ｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成し、差動増幅器の入力トランジスタとして、異種導電型のゲートを持つｎ型トランジスタＭ６とＭ７を用いているので、このｎ型トランジスタＭ６とＭ７には同一の電流が流れる。また、この差動増幅器とｐ型トランジスタＭ８の間にフィードバックループが形成されているので、特許文献１に記載されている通り、このｎ型トランジスタＭ６のソース・ゲート間電圧とｎ型トランジスタＭ７のソース・ゲート間電圧との間に負の温度係数を有するＶｐｎの入力オフセットを持つ。
【００７０】
したがって、ｎ型トランジスタＭ６のゲートに第１の電圧源回路からＶｐｔａｔ’が印加されると、ｎ型トランジスタＭ７のソース・ゲート間には、Ｖｐｔａｔ’にＶｐｎを加算した電圧が発生する。この電圧は、正の温度係数を持つＶｐｔａｔを所定の比で変換したＶｐｔａｔ’と、負の温度係数を持つＶｐｎを足し合わせているので温度特性を持たない第１の基準電圧Ｖｒｅｆとなる。また、第２の電圧源回路の出力電圧である第２の基準電圧Ｔｖｒｅｆと第３の基準電圧Ｓｖｒｅｆは、第１の基準電圧Ｖｒｅｆを抵抗Ｒ４、Ｒ５、Ｒ６で分圧しているので、これらはそれぞれ、
Ｖｒｅｆ＝（Ｒ２＋Ｒ３）／Ｒ３＊Ｖｐｔａｔ＋Ｖｐｎ＝Ｖｐｔａｔ’＋Ｖｐｎ…（２）
Ｔｖｒｅｆ＝（Ｒ５＋Ｒ６）／（Ｒ４＋Ｒ５＋Ｒ６）＊Ｖｒｅｆ…（３）
Ｓｖｒｅｆ＝Ｒ６／（Ｒ４＋Ｒ５＋Ｒ６）＊Ｖｒｅｆ…（４）
になる。
【００７１】
図８（ｂ）にこれらの温度特性を示す。第１の電圧源回路からの正の温度係数を持つＶｐｔａｔと第２の電圧源回路からの負の温度係数を持つＶｐｎを加算して、第１の基準電圧であるＶｒｅｆを発生させている。このＶｒｅｆを（３）、（４）式に示す比で変換し、第２の基準電圧Ｔｖｒｅｆと第３の基準電圧Ｓｖｒｅｆを発生させる。もともとＶｒｅｆは温度係数を持たないので、Ｔｖｒｅｆ、Ｓｖｒｅｆともに温度係数を持たない。
【００７２】
次に、減算回路は、オペアンプＯＰ１、ＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０で構成されている。まず、オペアンプＯＰ１は、ボルテージ・フォロアとして使用しているので、非反転入力端子への入力である第３の基準電源Ｓｖｒｅｆと同電位の電圧を出力Ｓｖｒｅｆ’として得ることができる。このオペアンプＯＰ１は、抵抗Ｒ８、抵抗Ｒ７、抵抗Ｒ６を通して、オペアンプＯＰ２の出力Ｔｖｐｔａｔと第３の基準電圧Ｓｖｒｅｆ間に電流パスができ、第２の電圧源回路が出力する各基準電圧が変動してしまうのを防ぐために設けたものである。
【００７３】
次に、オペアンプＯＰ２は、差動増幅器として使用する。したがって、このオペアンプＯＰ１の出力Ｔｖｐｔａｔは、良く知られている通り、Ｒ７＝Ｒ９、Ｒ８＝Ｒ１０とすることで、Ｔｖｐｔａｔは次式で与えられる。
Ｔｖｐｔａｔ＝（Ｒ８／Ｒ７）＊（Ｓｖｐｔａｔ−Ｓｖｒｅｆ’）…（５）
【００７４】
図８（ｃ）にこれらの電圧の温度特性を示す。温度がＴ１より低いときは、Ｓｖｐｔａｔ＜Ｓｖｒｅｆなので、Ｔｖｐｔａｔは０Ｖであるが、温度がＴ１より高いときは、Ｓｖｐｔａｔ＞Ｓｖｒｅｆなので、（５）式の電位を出力する。このとき、ＴｖｐｔａｔのＶｐｔａｔに対する温度係数の比は、（１０）、（５）式より、
Ｔｖｐｔａｔの温度係数比＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３＊Ｒ８／Ｒ７…（１１）
となる。この（１１）式の値を、図１９に示した先願の回路でのＴｖｐｔａｔの温度係数比である（Ｒ１＋Ｒ２＋Ｒ５）／Ｒ５と同じにするためには、抵抗Ｒ１〜Ｒ３および、抵抗Ｒ７、Ｒ８の抵抗比を調整すれば容易に得られる。
【００７５】
例えば、図１９の先願の回路で第１の電圧源回路が発生するＴｖｐｔａｔの温度係数比が“５０”である場合、本回路では、第１の電圧源回路が発生する温度係数比（＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３）を“１０”に、第３の減算回路が発生する温度係数比（＝Ｒ８／Ｒ７）を“５”に設定すれば、Ｔｖｐｔａｔの温度係数比として、先願の回路と同様の“５０”が得られる。したがって、先願の回路のように、第１の電圧源回路だけで、大きな温度係数比を持つＴｖｐｔａｔを発生させる必要がなくなる。
【００７６】
最後に、比較回路は、オペアンプＯＰ３で構成されている。このオペアンプはコンパレータとして使用する。したがって、図８（ｄ）に示すように、温度がＴより低いとＴｖｒｅｆ＞Ｔｖｐｔａｔなので、反転入力端子の方が非反転入力端子よりも電位が高いので、コンパレータの出力ＴｏｕｔはＬｏｗである。温度がＴより高くなるとＴｖｒｅｆ＜Ｔｖｐｔａｔなので、非反転入力端子の方が反転入力端子よりも電位が高くなるので、コンパレータの出力ＴｏｕｔはＨｉｇｈになる。このＴｏｕｔを半導体集積回路の制御信号に使用すれば、所定の温度Ｔで半導体集積回路の動作を制御できるようになる。
【００７７】
図９に、実施の形態２に基づく実施例２の回路図を示し、本回路をｎ型基板上に構築している。第１の電圧源回路は、ｎ型トランジスタＭ１、Ｍ２、Ｍ３と抵抗Ｒ１、Ｒ２、Ｒ３で構成されている。このｎ型トランジスタＭ１、Ｍ２は基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００７８】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ１とＭ２は、直列に接続され、ｎ型トランジスタＭ１は、ゲートをソースに結線した定電流源となり、ｎ型トランジスタＭ２は、ｎ型トランジスタＭ３と抵抗Ｒ１とＲ２とＲ３からなるソースフォロア回路によりゲート電位が与えられる。ｎ型トランジスタＭ２のゲートと抵抗Ｒ１とＲ２の接続点からＶｐｔａｔを、抵抗Ｒ１と抵抗Ｒ２の接続点からＶｐｔａｔ’を、トランジスタＭ３のソースと抵抗Ｒ１の接続点からＳｖｐｔａｔをそれぞれ出力している。
【００７９】
第２の電圧源回路は、ｐ型トランジスタＭ４、Ｍ５、Ｍ８とｎ型トランジスタＭ６、Ｍ７と抵抗Ｒ４、Ｒ５、Ｒ６で構成されている。このｎ型トランジスタＭ６、Ｍ７は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、ｎ型トランジスタＭ６は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ７は高濃度ｐ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌは互いに等しい。
【００８０】
このゲートの導電型のみ異なるｎ型のトランジスタＭ６とＭ７は、差動増幅器の入力トランジスタであり、さらにｐ型トランジスタＭ４とＭ５でカレントミラー回路を構成している。このｎ型トランジスタＭ６のゲートには、第１の電圧源回路からの出力Ｖｐｔａｔ’が入力され、ｎ型トランジスタＭ７のゲートには、ｐ型トランジスタＭ８のドレイン、すなわちこの差動増幅器の出力である第１の基準電圧Ｖｒｅｆが入力される。この第１の基準電圧Ｖｒｅｆは、抵抗Ｒ４、Ｒ５、Ｒ６で分圧れ、抵抗Ｒ４とＲ５の接続点から第２の基準電圧Ｔｖｒｅｆを、抵抗Ｒ５とＲ６の接続点から第３の基準電圧Ｓｖｒｅｆをそれぞれ出力している。
【００８１】
減算回路は、オペアンプＯＰ２と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０で構成されている。オペアンプＯＰ２の反転入力端子には、第３の基準電圧Ｓｖｒｅｆが抵抗Ｒ７を介して入力され、さらに抵抗Ｒ８を介してＯＰ２の出力Ｔｖｐｔａｔが入力される。オペアンプＯＰ２の非反転入力端子には、第１の電圧源回路からの出力Ｓｖｐｔａｔが抵抗Ｒ９を介して入力され、さらに抵抗Ｒ１０を介してＧＮＤ電源と接続している。
【００８２】
比較回路は、オペアンプＯＰ３で構成されている。オペアンプＯＰ３の反転入力端子には、第２の基準電圧Ｔｖｒｅｆが、非反転入力端子には、第３の減算回路からの出力Ｔｖｐｔａｔが入力される。このオペアンプＯＰ２の出力がＴｏｕｔとなる。
【００８３】
次に、図９の回路の動作を説明する。まず、第１の電圧源回路は、図７のものと同じ構成なので、ｎ型トランジスタＭ２のソース・ゲート間に正の温特を有するＰＴＡＴ電圧であるＶｐｔａｔが出力される。また、Ｖｐｔａｔ’、Ｓｖｐｔａｔは抵抗Ｒ１、Ｒ２、Ｒ３で変換されているので、それぞれ、（１）、（１０）式となる。図８（ａ）に示すように、これらは正の温度係数を有する。
【００８４】
次に第２の電圧源回路も、図７のものと同じ構成なので、ｎ型トランジスタＭ６のソース・ゲート間電圧とｎ型トランジスタＭ７のソース・ゲート間電圧との間に負の温度係数を持つＶｐｎの入力オフセットを持ち、さらにｎ型トランジスタＭ６のゲートに第１の電圧源回路からＶｐｔａｔ’が印加されているので、ｎ型トランジスタＭ７のソース・ゲート間には、（２）式で示したように、Ｖｐｔａｔ’にＶｐｎを加算した第１の基準電圧Ｖｒｅｆが発生する。また、第２の基準電圧Ｔｖｒｅｆと第３の基準電圧Ｓｖｒｅｆは、第１の基準電圧Ｖｒｅｆを抵抗Ｒ４、Ｒ５、Ｒ６で分圧しているので、これらはそれぞれ、（３）、（４）式に示した電圧になる。図８（ｂ）にそれらの温度特性を示す。
【００８５】
次に、減算回路は、オペアンプＯＰ１と抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０で構成されている。このオペアンプは差動増幅器として使用する。したがって、このＯＰ１の出力Ｔｖｐｔａｔは、良く知られている通り、Ｒ７＝Ｒ９、Ｒ８＝Ｒ１０とすることで、
Ｔｖｐｔａｔ＝（Ｒ８／Ｒ７）＊（Ｓｖｐｔａｔ−Ｓｖｒｅｆ）…（５）
となる。図８（ｃ）にこれらの温度特性を示す。温度がＴ１より低いときは、Ｓｖｐｔａｔ＜Ｓｖｒｅｆなので、Ｔｖｐｔａｔは、０Ｖであるが、温度がＴ１より高いときは、（５）式の電圧が出力される。このとき、ＴｖｐｔａｔのＶｐｔａｔに対する温度係数の比は、（１０）、（５）式より、
Ｔｖｐｔａｔの温度係数比＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３＊Ｒ８／Ｒ７…（１１）
となる。この（１１）式の値を、図１９に示した先願の回路でのＴｖｐｔａｔの温度係数比である（Ｒ１＋Ｒ２＋Ｒ５）／Ｒ５と同じにするためには、抵抗Ｒ１〜Ｒ３、および抵抗Ｒ７、８の抵抗比を調整すれば容易に得られる。
【００８６】
例えば、図１９の先願の回路で第１の電圧源回路が発生するＴｖｐｔａｔの温度係数比が“５０”である場合、本回路では、第１の電圧源回路が発生する温度係数比（＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３）を“１０”に、第３の減算回路が発生する温度係数比（＝Ｒ８／Ｒ５）を“５”に設定すれば、Ｔｖｐｔａｔの温度係数比として同様の“５０”が得られる。したがって、先願の回路のように、第１の電圧源回路だけで、大きな温度係数比を持つＴｖｐｔａｔを発生させる必要がなくなる。
【００８７】
また、図７の実施例と異なり、Ｔｖｐｔａｔと第３の基準電源Ｓｖｒｅｆとの間で、抵抗Ｒ８、Ｒ７、Ｒ６を通じて電流パスができてしまい、第２の電圧源回路が出力する各基準電圧が正確に出力できなくなってしまうので、この電流パスの影響を少なくするために、これらの抵抗Ｒ７〜Ｒ１０の抵抗値を第２の電圧源回路の抵抗Ｒ６に比べて十分大きくする必要がある。
【００８８】
最後に、比較回路は、オペアンプＯＰ３で構成されている。このオペアンプはコンパレータとして使用する。したがって、図８（ｄ）に示すように、温度がＴより低いとＴｖｒｅｆ＞Ｔｖｐｔａｔなので、反転入力端子の方が非反転入力端子よりも電位が高いので、コンパレータの出力ＴｏｕｔはＬｏｗである。温度がＴより高くなるとＴｖｒｅｆ＜Ｔｖｐｔａｔなので、非反転入力端子の方が反転入力端子よりも電位が高くなるので、コンパレータの出力ＴｏｕｔはＨｉｇｈになる。このＴｏｕｔを半導体集積回路の制御信号に使用すれば、所定の温度Ｔで半導体集積回路の動作を制御できるようになる。
【００８９】
図１０にこの実施の形態１、２による各実施例の回路と先願による回路の比較の波形を示す。図１３で示したように、先願の回路で高精度な温度検出回路を構成するためには、Ｔｖｐｔａｔの温度係数を第１の電圧源回路で大きな値に変換する必要があった。そのため、Ｔｖｐｔａｔが高温側で高くなり、それが回路の動作電圧に大きく影響を及ぼしていた。
【００９０】
しかし、本発明では、第１の電圧源回路ではあまり大きな値に変換せずにＳｖｐｔａｔとして出力し、このＳｖｐｔａｔと第３の基準電圧Ｓｖｒｅｆとを、第３の減算回路で、減算しかつ増幅させて、Ｔｖｐｔａｔを発生させている。したがって、Ｔｖｐｔａｔの温度係数が正の場合は、矢印のようにＴｖｐｔａｔが同じ温度係数を持ったまま、出力電圧が低い方へシフトするので動作電圧を低下させることができる。また、Ｔｖｐｔａｔの温度係数が負の場合も、同様に出力電圧が低い方へシフトするので動作電圧を低下させることができる。
【００９１】
（実施の形態３）
図１１は本発明の実施の形態３を示した概略ブロック図である。この図１１において、実施の形態１である図１と異なるのは、減算回路と比較回路を２系統備え、それぞれに対し、第２の電圧源回路から基準電圧Ｓｖｒｅｆ１、Ｓｖｒｅｆ２  をそれぞれ供給することにより、異なる温度でそれぞれ比較結果Ｔｏｕｔ１、Ｔｏｕｔ２を出力できるようにしている点である。
【００９２】
図１２に、実施の形態３に基づく実施例１の回路図を示し、この回路図は、実施の形態１に基づく実施例１の図２に対し、第１の減算回路および第１の比較回路（図２の減算回路および比較回路に対応）と、第２の減算回路および第２の比較回路を備える。そして、図２の抵抗Ｒ５を、図１２では、Ｒ５ａ、Ｒ５ｂに分割し、抵抗Ｒ６とＲ５ｂとの接続点から基準電圧Ｓｃｅｒｆ１を、抵抗Ｒ５ａとＲ５ｂとの接続点から基準電圧Ｓｃｅｒｆ２を取り出し、それぞれ、第１の減算回路のオペアンプＯＰ１、第２の減算回路のオペアンプＯＰ１１に供給している。
【００９３】
次に図１２の回路の動作を図１３の温度特性図を用いて説明する。まず、第１の電圧源回路は、図２と同様にＮＰＮトランジスタのダイオード接続を用いているので、図１３（ａ）に示すように、負の温度係数を持つＰＴＡＴ電圧であるＳｖｐｔａｔを出力する。
【００９４】
次に、第２の電圧源回路についても図２の回路と同様に、ｎ型トランジスタＭ６のゲートに第１の電圧源回路からＶｐｔａｔ’が印加されると、ｎ型トランジスタＭ７のソース・ゲート間には、Ｖｐｔａｔ’にＶｐｎを加算した電圧が発生する。この電圧は、正の温度係数を持つＶｐｔａｔを所定の比で変換したＶｐｔａｔ’と、負の温度係数を持つＶｐｎを足し合わせているので温度特性を持たない第１の基準電圧Ｖｒｅｆとなる。また、第２の電圧源回路の出力電圧である基準電圧Ｔｖｒｅｆと、第３の基準電圧Ｓｖｒｅｆ１およびＳｖｒｅｆ２は、第１の基準電圧Ｖｒｅｆを抵抗Ｒ４、Ｒ５ａ、Ｒ５ｂ、Ｒ６で分圧しているので、これらはそれぞれ、以下のようになる。
【００９５】
Ｖｒｅｆ＝（Ｒ２＋Ｒ３）／Ｒ３＊Ｖｐｔａｔ＋Ｖｐｎ＝Ｖｐｔａｔ’＋Ｖｐｎ…（２）
Ｔｖｒｅｆ＝（Ｒ５＋Ｒ６）／（Ｒ４＋Ｒ５＋Ｒ６）＊Ｖｒｅｆ…（３）
Ｓｖｒｅｆ１＝Ｒ７／（Ｒ４＋Ｒ５ａ＋Ｒ５ｂ＋Ｒ６）＊Ｖｒｅｆ…（４）
Ｓｖｒｅｆ２＝（Ｒ５ｂ＋Ｒ６）／（Ｒ４＋Ｒ５ａ＋Ｒ５ｂ＋Ｒ６）＊Ｖｒｅｆ…（５）
これらの信号を図１３（ｂ）に示す。
【００９６】
次に、第１の減算回路は、図２における基準電圧ＳｖｅｒｆをＳｖｒｅｆ１に読み替えるだけで動作として図２のものと同様である。従って、オペアンプＯＰ２の出力Ｔｖｐｔａｔ１は、
Ｔｖｐｔａｔ１＝（Ｒ９／Ｒ８）＊（Ｓｖｐｔａｔ−Ｓｖｒｅｆ１’）…（６）
となり、図１３（ｃ）にその温度特性を示す。
【００９７】
Ｔｖｐｔａｔ１は、温度がＴ１より低いときは、Ｓｖｐｔａｔ＞Ｓｖｒｅｆ１なので、（６）式通りになり、温度がＴ１より高いときは、Ｓｖｐｔａｔ＜Ｓｖｒｅｆ１なので、０Ｖになる。したがって、高精度な温度検出回路を得るために、Ｒ９／Ｒ８の比を大きくして、Ｔｖｐｔａｔ１の温度係数を大きくしても、Ｔｖｐｔａｔ１の電圧は、Ｓｖｒｅｆ１’分、つまり基準電圧Ｓｖｒｅｆ１分だけ低くなり、先願のものより低電圧動作が可能となる。
【００９８】
第２の減算回路についても同様で、オペアンプＯＰ１１の出力Ｔｖｐｔａｔ２は、
Ｔｖｐｔａｔ２＝（Ｒ１９／Ｒ１８）＊（Ｓｖｐｔａｔ−Ｓｖｒｅｆ２’）…（７）
となり、図１３（ｄ）にその温度特性を示す。この場合もＴｖｐｔａｔ２の電圧は、Ｓｖｒｅｆ２’分、つまり基準電圧Ｓｖｒｅｆ２分だけ低くなり、先願のものより低電圧動作が可能となる。
【００９９】
最後に、第１の比較回路は、図１３（ｅ）に示すように、温度がＴ１より低いとＴｖｒｅｆ＜Ｔｖｐｔａｔ１なので、コンパレータの出力Ｔｏｕｔ１はＨｉｇｈであり、温度がＴ１より高くなると、コンパレータの出力Ｔｏｕｔ１はＬｏｗになる。また、第２の比較回路は、温度がＴ２より低いとＴｖｒｅｆ＜Ｔｖｐｔａｔ２なので、コンパレータＯＰ１３の出力Ｔｏｕｔ２はＨｉｇｈであり、温度がＴ２より高くなるとＴｖｒｅｆ＞Ｔｖｐｔａｔ２なので、コンパレータＯＰ１３の出力Ｔｏｕｔ２はＬｏｗになる。これらのＴｏｕｔ１、Ｔｏｕｔ２を半導体集積回路の制御信号に使用すれば、所定の温度Ｔ１、Ｔ２で半導体集積回路の動作を制御できるようになる。この実施例では、減算回路および比較回路からなる回路を２系統としたが、それ以上備えることも可能である。
【０１００】
（実施の形態４）
図１４は本発明の実施の形態４を示した概略ブロック図である。この図１４において、実施の形態２である図６と異なるのは、減算回路と比較回路を２系統備え、それぞれに対し、第２の電圧源回路から基準電圧Ｓｖｒｅｆ１、Ｓｖｒｅｆ２  をそれぞれ供給することにより、異なる温度でそれぞれ比較結果Ｔｏｕｔ１、Ｔｏｕｔ２を出力できるようにしている点である。
【０１０１】
図１５に、実施の形態３に基づく実施例１の回路図を示し、この回路図は、実施の形態２に基づく実施例１の図７に対し、第１の減算回路および第１の比較回路（図７の減算回路および比較回路に対応）と、第２の減算回路および第２の比較回路を備える。そして、図２の抵抗Ｒ５を、図１２では、Ｒ５ａ、Ｒ５ｂに分割し、抵抗Ｒ６とＲ５ｂとの接続点から基準電圧Ｓｃｅｒｆ１を、抵抗Ｒ５ａとＲ５ｂとの接続点から基準電圧Ｓｃｅｒｆ２を取り出し、それぞれ、第１の減算回路のオペアンプＯＰ１、第２の減算回路のオペアンプＯＰ１１に供給している。
【０１０２】
次に図１５の回路の動作を図１６の温度特性図を用いて説明する。まず、第１の電圧源回路は、図７の場合と同様に、ｎ型トランジスタＭ２のソース・ゲート間電圧は正の温度係数を有するＰＴＡＴ電圧であり、これをＶｐｔａｔとすると、第１の電圧源回路の出力であるＶｐｔａｔ’とＳｖｐｔａｔは、
Ｖｐｔａｔ’＝（Ｒ２＋Ｒ３）／Ｒ３＊Ｖｐｔａｔ…（１）
Ｓｖｐｔａｔ＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３＊Ｖｐｔａｔ…（１０）
となる。
【０１０３】
これらの電圧の温度特性を図１６（ａ）に示す。Ｖｐｔａｔを（１）、（１０）式に示す比で変換し、Ｖｐｔａｔ’、Ｓｖｐｔａｔを発生させる。もともとＶｐｔａｔは正の温度係数を持つので、これらも正の温度係数を持つ。なお、このＳｖｐｔａｔは、図２３に示したＴｖｐｔａｔ２ほど大きな温度係数を持つ必要はない。
【０１０４】
次に、第２の電圧源回路についても図７の回路と同様に、ｎ型トランジスタＭ６のゲートに第１の電圧源回路からＶｐｔａｔ’が印加されると、ｎ型トランジスタＭ７のソース・ゲート間には、Ｖｐｔａｔ’にＶｐｎを加算した電圧が発生する。この電圧は、正の温度係数を持つＶｐｔａｔを所定の比で変換したＶｐｔａｔ’と、負の温度係数を持つＶｐｎを足し合わせているので温度特性を持たない第１の基準電圧Ｖｒｅｆとなる。また、第２の電圧源回路の出力電圧である基準電圧Ｔｖｒｅｆと、第３、第４の基準電圧Ｓｖｒｅｆ１およびＳｖｒｅｆ２は、第１の基準電圧Ｖｒｅｆを抵抗Ｒ４、Ｒ５ａ、Ｒ５ｂ、Ｒ６で分圧しているので、これらはそれぞれ、以下のようになる。
【０１０５】
Ｖｒｅｆ＝（Ｒ２＋Ｒ３）／Ｒ３＊Ｖｐｔａｔ＋Ｖｐｎ＝Ｖｐｔａｔ’＋Ｖｐｎ…（２）
Ｔｖｒｅｆ＝（Ｒ５＋Ｒ６）／（Ｒ４＋Ｒ５＋Ｒ６）＊Ｖｒｅｆ…（３）
Ｓｖｒｅｆ１＝Ｒ７／（Ｒ４＋Ｒ５ａ＋Ｒ５ｂ＋Ｒ６）＊Ｖｒｅｆ…（４）
Ｓｖｒｅｆ２＝（Ｒ５ｂ＋Ｒ６）／（Ｒ４＋Ｒ５ａ＋Ｒ５ｂ＋Ｒ６）＊Ｖｒｅｆ…（５）
これらの信号を図１６（ｂ）に示す。
【０１０６】
次に、第１の減算回路は、図７における基準電圧ＳｖｅｒｆをＳｖｒｅｆ１に読み替えるだけで動作として図７のものと同様である。従って、オペアンプＯＰ２の出力Ｔｖｐｔａｔ１は、
Ｔｖｐｔａｔ１＝（Ｒ９／Ｒ８）＊（Ｓｖｐｔａｔ−Ｓｖｒｅｆ１’）…（６）
となり、図１６（ｃ）にその温度特性を示す。
【０１０７】
温度がＴ１より低いときは、Ｓｖｐｔａｔ＜Ｓｖｒｅｆ１なので、Ｔｖｐｔａｔは０Ｖであるが、温度がＴ１より高いときは、Ｓｖｐｔａｔ＞Ｓｖｒｅｆ１なので、（６）式の電位を出力する。このとき、Ｔｖｐｔａｔ１のＶｐｔａｔに対する温度係数の比は、（８）、（６）式より、
Ｔｖｐｔａｔ１の温度係数比＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３＊Ｒ８／Ｒ７…（９）
となる。この（９）式の値を、図１９に示した回路でのＴｖｐｔａｔの温度係数比である（Ｒ１＋Ｒ２＋Ｒ５）／Ｒ５と同じにするためには、抵抗Ｒ１〜Ｒ３および、抵抗Ｒ７、Ｒ８の抵抗比を調整すれば容易に得られる。
【０１０８】
例えば、図１９の回路で第１の電圧源回路が発生するＴｖｐｔａｔ１の温度係数比が“５０”である場合、本回路では、第１の電圧源回路が発生する温度係数比（＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３）を“１０”に、第３の減算回路が発生する温度係数比（＝Ｒ８／Ｒ７）を“５”に設定すれば、Ｔｖｐｔａｔ１の温度係数比として、先願の回路と同様の“５０”が得られる。したがって、先願の回路のように、第１の電圧源回路だけで、大きな温度係数比を持つＴｖｐｔａｔを発生させる必要がなくなる。
【０１０９】
第２の減算回路についても同様で、オペアンプＯＰ１１の出力Ｔｖｐｔａｔ２は、
Ｔｖｐｔａｔ２＝（Ｒ１９／Ｒ１８）＊（Ｓｖｐｔａｔ−Ｓｖｒｅｆ２’）…（７）
となり、図１３（ｄ）にその温度特性を示す。
【０１１０】
温度がＴ２より低いときは、Ｓｖｐｔａｔ＜Ｓｖｒｅｆ２なので、Ｔｖｐｔａｔ２は０Ｖであるが、温度がＴ１より高いときは、Ｓｖｐｔａｔ＞Ｓｖｒｅｆ２なので、（７）式の電位を出力する。このとき、Ｔｖｐｔａｔ２のＶｐｔａｔに対する温度係数の比は、（８）、（７）式より、
Ｔｖｐｔａｔ２の温度係数比＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３＊Ｒ１８／Ｒ１７…（１５）
となる。この（１５）式の値を、図１９に示した回路でのＴｖｐｔａｔの温度係数比である（Ｒ１＋Ｒ２＋Ｒ５）／Ｒ５と同じにするためには、抵抗Ｒ１〜Ｒ３および、抵抗Ｒ１７、Ｒ１８の抵抗比を調整すれば容易に得られる。
【０１１１】
例えば、図１９の回路で第１の電圧源回路が発生するＴｖｐｔａｔ２の温度係数比が５０である場合、本回路では、第１の電圧源回路が発生する温度係数比（＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３）を１０に、第３の減算回路が発生する温度係数比（＝Ｒ１８／Ｒ１７）を“５”に設定すれば、Ｔｖｐｔａｔ２の温度係数比として、先願の回路と同様の“５０”が得られる。したがって、先願の回路のように、第１の電圧源回路だけで、大きな温度係数比を持つＴｖｐｔａｔを発生させる必要がなくなる。
【０１１２】
最後に、第１の比較回路は、図１６（ｅ）に示すように、温度がＴ１より低いとＴｖｒｅｆ＜Ｔｖｐｔａｔ１なので、コンパレータの出力Ｔｏｕｔ１はＨｉｇｈであり、温度がＴ１より高くなると、コンパレータの出力Ｔｏｕｔ１はＬｏｗになる。また、第２の比較回路は、温度がＴ２より低いとＴｖｒｅｆ＜Ｔｖｐｔａｔ２なので、コンパレータＯＰ１３の出力Ｔｏｕｔ２はＨｉｇｈであり、温度がＴ２より高くなるとＴｖｒｅｆ＞Ｔｖｐｔａｔ２なので、コンパレータＯＰ１３の出力Ｔｏｕｔ２はＬｏｗになる。これらのＴｏｕｔ１、Ｔｏｕｔ２を半導体集積回路の制御信号に使用すれば、所定の温度Ｔ１、Ｔ２で半導体集積回路の動作を制御できるようになる。
【０１１３】
図１７に第３の実施の形態と先願の回路との比較の波形を示す。図２３で示したように、先願の回路で高精度な温度検出回路を構成するためには、Ｔｖｐｔａｔの温度係数を第１の電圧源回路で大きな値に変換する必要があった。そのため、Ｔｖｐｔａｔが高温側で高くなり、それが回路の動作電圧に大きく影響を及ぼしていた。しかし、本発明では、第１の電圧源回路からの出力Ｓｖｐｔａｔと第３の基準電圧Ｓｖｒｅｆ１、Ｓｖｒｅｆ２とを、第１、第２の減算回路で、減算しかつ増幅させて、Ｔｖｐｔａｔ１、Ｔｖｐｔａｔ２を発生させている。したがって、Ｔｖｐｔａｔ１、Ｔｖｐｔａｔ２は、それぞれ、Ｓｖｒｅｆ１、Ｓｖｒｅｆ２分の電位だけ低くできるので、先願の回路のＴｖｐｔａｔと同じ温度係数を持ったまま、出力電圧が低い方へシフトするので動作電圧を低下させることができる。
【０１１４】
また、図１８に第４の実施例と先願の回路との比較の波形を示す。この第４の実施例の場合も同様に、第１の電圧源回路ではあまり大きな値に変換せずにＳｖｐｔａｔとして出力し、このＳｖｐｔａｔと第３の基準電圧Ｓｖｒｅｆ１、Ｓｖｒｅｆ２とを、第１、第２の減算回路で、減算しかつ増幅させて、Ｔｖｐｔａｔ１、Ｔｖｐｔａｔ２を発生させている。したがって、Ｔｖｐｔａｔ１、Ｔｖｐｔａｔ２の温度係数が、先願の回路のＴｖｐｔａｔと同じ温度係数を持ったまま、出力電圧が低い方へシフトするので動作電圧を低下させることができる。
【０１１５】
【発明の効果】
以上のように、本発明は、第１の電圧源回路よりの温度係数を有する電圧を、比較回路にて基準電圧と比較する前に、減算回路にて、前記第１の電圧源回路よりの電圧から基準電圧で減じおくようにしたので、高精度かつ低電圧動作可能な温度検出回路を得ることができる。また、各回路にゲートの仕事関数差の原理を応用した回路を採用したので、ＰＴＡＴ電圧や基準電圧を、半導体集積回路の動作限界まで精度良く発生させることができるので、さらに高温動作が可能で、高精度かつ低電圧動作可能な温度検出回路を得ることができる。
【０１１６】
また、減算回路および比較回路からなる回路を２系統備え、それぞれの回路に対して異なる基準電圧を供給することにより、２つの異なる温度を、低電圧動作にて高精度で検出できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１を示した概略ブロック図
【図２】本発明の実施の形態１おける実施例１を示した回路図
【図３】図２の回路図における各種信号の温度特性を示したグラフ
【図４】本発明の実施の形態１おける実施例２を示した回路図
【図５】図４の回路図における各種信号の温度特性を示したグラフ
【図６】本発明の実施の形態２を示した概略ブロック図
【図７】本発明の実施の形態２おける実施例１を示した回路図
【図８】図７の回路図における各種信号の温度特性を示したグラフ
【図９】本発明の実施の形態２おける実施例２を示した回路図
【図１０】図２、４、７、９の各回路の動作を示したグラフ
【図１１】本発明の実施の形態３を示した概略ブロック図
【図１２】本発明の実施の形態３おける実施例１を示した回路図
【図１３】図１２の回路図における各種信号の温度特性を示したグラフ
【図１４】本発明の実施の形態４を示した概略ブロック図
【図１５】本発明の実施の形態４おける実施例１を示した回路図
【図１６】図１５の回路図における各種信号の温度特性を示したグラフ
【図１７】図１２の回路の動作を示したグラフ
【図１８】図１５の回路の動作を示したグラフ
【図１９】先願の「温度検出回路」に開示された回路図
【図２０】図１９の回路の動作を示したグラフ
【図２１】図１９の回路から考えられる別の回路を示した図
【図２２】図２１の回路の動作を示したグラフ
【図２３】図１９の回路の動作を示したグラフ
【符号の説明】
Ｔｒ１  トランジスタ、  Ｍ１〜Ｍ８  ＭＯＳトランジスタ、ＯＰ  オペアンプ、Ｒ  抵抗
【図１】
2004239734.tif 000003
【図２】
2004239734.tif 000004
【図３】
2004239734.tif 000005
【図４】
2004239734.tif 000006
【図５】
2004239734.tif 000007
【図６】
2004239734.tif 000008
【図７】
2004239734.tif 000009
【図８】
2004239734.tif 000010
【図９】
2004239734.tif 000011
【図１０】
2004239734.tif 000012
【図１１】
2004239734.tif 000013
【図１２】
2004239734.tif 000014
【図１３】
2004239734.tif 000015
【図１４】
2004239734.tif 000016
【図１５】
2004239734.tif 000017
【図１６】
2004239734.tif 000018
【図１７】
2004239734.tif 000019
【図１８】
2004239734.tif 000020
【図１９】
2004239734.tif 000021
【図２０】
2004239734.tif 000022
【図２１】
2004239734.tif 000023
【図２２】
2004239734.tif 000024
【図２３】
2004239734.tif 000025