(57)【要約】【課題】小規模・省スペースである電源バックアップ回路を提供する。【解決手段】コンデンサ１１、抵抗１２、ダイオード１３などから構成され、電源投入時には、抵抗１２を介してコンデンサ１１へ電荷が蓄えられ、電源遮断時には、コンデンサ１１に蓄えられた電荷が、ダイオード１３を介して他の装置へ流れ、電力が供給されるようにして、小規模・省スペースである電源バックアップ回路１０を実現する。また、電源遮断対策に要する時間及び消費電流の値に基づいて、コンデンサ１１の容量値を決定することにより、電源遮断対策に必要な時間を確保する。【選択図】        図１
2004159451.tif 000002
【特許請求の範囲】
【請求項１】
装置に電力を供給する電源のバックアップのために電荷を蓄えるコンデンサと、
前記電源と前記コンデンサとの間に設けられた抵抗と、
前記抵抗と並列に接続されたダイオードとを有し、
前記電源投入時には前記抵抗を介して前記コンデンサへ電荷が蓄えられ、前記電源遮断時には前記コンデンサに蓄えられた電荷が、前記ダイオードを介して前記装置へ流れ、前記装置に電力を供給することを特徴とする電源バックアップ回路。
【請求項２】
請求項１記載の電源バックアップ回路であって、
前記コンデンサの容量値は、前記装置の電源遮断対策に要する時間及び消費電流の値に基づいて決定されることを特徴とする電源バックアップ回路。
【請求項３】
請求項１又は２記載の電源バックアップ回路であって、
前記装置はフラッシュメモリであることを特徴とする電源バックアップ回路。
【請求項４】
請求項１、２又は３のいずれか１項に記載の電源バックアップ回路を有することを特徴とする電子機器。
【請求項５】
請求項１、２又は３のいずれか１項に記載の電源バックアップ回路を有することを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源バックアップ回路、電子機器及び半導体装置に関し、特にメモリカードなどの電子機器の不意な電源遮断時のバックアップ回路の構成に適用して有効な技術に関する。
【０００２】
【従来の技術】
メモリカードなどの電子機器では、動作中にスロットから引き抜かれるなど不意の電源遮断により、急激に供給電力が低下し、当該電子機器が故障してしまうことがある。その対処方法として、例えば、バックアップ電池を電子機器の回路内に組み込み、不意の電源遮断時にバックアップ電池に切り替える方法が考えられる。
【０００３】
【発明が解決しようとする課題】
ところで、前記のような電子機器の電源遮断時の電源バックアップ技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００４】
例えば、不意の電源遮断時の電源バックアップ技術として、電源遮断を検知する回路を設けて、その電源遮断の検知信号により、バックアップ電池に切り替えるという方法が考えられる。しかし、この方法では、電源バックアップ回路内に電源遮断を検知する回路やスイッチング回路が必要となり、回路規模が大きくなってしまう。
【０００５】
そこで、本発明の目的は、小規模・省スペースである電源バックアップ回路を提供するものである。
【０００６】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
（１）本発明による電源バックアップ回路は、コンデンサ、抵抗、ダイオードなどから構成され、電源投入時には、抵抗を介してコンデンサへ電荷が蓄えられ、電源遮断時には、コンデンサに蓄えられた電荷が、ダイオードを介して他の装置へ流れ、当該他の装置に電力を供給することを特徴とするものである。
【０００９】
（２）前記（１）による電源バックアップ回路は、さらに、前記電源バックアップ回路内のコンデンサの容量値が、電源遮断対策に要する時間及び消費電流の値に基づいて決定され、電源遮断対策に必要な時間が確保されることを特徴とするものである。
【００１０】
（３）前記（１）、（２）による電源バックアップ回路は、さらに、電源遮断時に電力が供給される装置がフラッシュメモリであることを特徴とするものである。
【００１１】
（４）本発明による電子機器は、前記（１）、（２）、（３）による電源バックアップ回路を有することを特徴とするものである。
【００１２】
（５）本発明による半導体装置は、前記（１）、（２）、（３）による電源バックアップ回路を有することを特徴とするものである。
【００１３】
よって、前記（１）〜（５）によれば、小規模・省スペースな回路構成で、電源遮断対策が可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
図１は本発明の一実施の形態の電源バックアップ回路を示す回路図、図２は本実施の形態の電源バックアップ回路を内蔵した電子機器（メモリカード）の構成を示すブロック図、図３は本実施の形態の電源バックアップ回路の電圧変化を示すグラフである。
【００１６】
まず、図１により、本実施の形態の電源バックアップ回路の構成の一例を説明する。本実施の形態の電源バックアップ回路１０は、例えば、コンデンサ１１、抵抗１２、ダイオード１３などからなり、抵抗１２とダイオード１３は並列に接続され、抵抗１２の一端及びダイオード１３のカソードは、外部電源Ｖ０及びフラッシュメモリなどの半導体装置の電源ＶＣＣと接続され、抵抗１２の他端及びダイオード１３のアノードは、コンデンサ１１の一端と接続され、コンデンサ１１の他端は接地されている。
【００１７】
コンデンサ１１は、不意に外部電源Ｖ０が遮断された時のバックアップのために、電荷を蓄えておくものである。
【００１８】
抵抗１２は、電源投入時の突入電流の増加を抑制し、コンデンサ１１を充電するため、電流を流すものである。
【００１９】
ダイオード１３は、外部電源Ｖ０の遮断時に、コンデンサ１１に充電された電荷を放電するため、電流を流し、フラッシュメモリなどの半導体装置の電源ＶＣＣに電力を供給するものである。
【００２０】
次に、図２により、本実施の形態である電源バックアップ回路を内蔵した電子機器（メモリカード）の構成の一例を説明する。本実施の形態の電子機器は、例えば、メモリカード１００とされ、電源バックアップ回路１０、フラッシュメモリ２０、コントローラ３０などからなり、外部電源Ｖ０がそれぞれの電源端子に接続されている。
【００２１】
また、フラッシュメモリ２０とコントローラ３０には、フラッシュメモリ２０を制御する信号、メモリアドレス及びメモリデータなどの信号線が接続され、メモリカード１００の外部とインターフェイスされるようになっている。
【００２２】
電源バックアップ回路１０は、前記図１に示した電源バックアップ回路１０であり、外部電源Ｖ０が不意に遮断されたときに、フラッシュメモリ２０の誤動作又は不具合発生を防止するため、フラッシュメモリ２０などに電力を供給するものである。
【００２３】
フラッシュメモリ２０は、電気的に書き込み消去可能な不揮発性メモリである。
【００２４】
コントローラ３０は、フラッシュメモリ２０の書き込み、読み出し及び消去などを制御するものである。
【００２５】
次に、図１、図２及び図３により、本実施の形態の電源バックアップ回路１０の動作について説明する。
【００２６】
まず、メモリカード１００に電源が投入されると、電源バックアップ回路１０、フラッシュメモリ２０、コントローラ３０などの電源端子に、外部電源Ｖ０が供給され、フラッシュメモリ２０の書き込み、読み出し及び消去などの動作が可能となる。
【００２７】
そして、電源バックアップ回路１０においては、抵抗１２を介して電流が流れ、コンデンサ１１が充電され、コンデンサ１１の端子電圧ＶＢが電圧Ｖ０になる（図３のｔ０）。フラッシュメモリ２０の電源電圧ＶＣＣも電圧Ｖ０となる。
【００２８】
このとき、抵抗１２を介してコンデンサ１１を充電するため、電流の増大が抑制され、電源投入時の突入電流の問題がなくなる。
【００２９】
次に、例えば、フラッシュメモリ２０の消去動作中に、スロットからメモリカード１００が引き抜かれて電源遮断が生じた場合、フラッシュメモリ２０の電源電圧ＶＣＣが急激に降下して電圧Ｖ０から電圧Ｖ１へと変化する（図３のｔ１）。
【００３０】
そして、コンデンサ１１の端子電圧ＶＢと電源電圧ＶＣＣの差（Ｖ０―Ｖ１）が、ダイオード１３の順方向電圧に達すると、ダイオード１３は順方向電流が流れ、コンデンサ１１に充電された電荷がダイオード１３を介して放電される（図３のｔ１以降）。
【００３１】
そのため、フラッシュメモリ２０の電源電圧ＶＣＣは、さらに急激に降下することなく、その後は緩やかに降下することとなる。そして、フラッシュメモリ２０の電源電圧ＶＣＣが最小動作電圧Ｖ２に達するまでに（図３のｔ２まで）、電源遮断対策を実施することが可能となる。
【００３２】
例えば、図３の時間ｔ２までに、フラッシュメモリ２０の消去を完了させることにより、フラッシュメモリ２０のメモリ領域がデプリート（メモリセルがデプレッション化すること）して不具合が発生してしまうのを防ぐことができる。
【００３３】
次に、本実施の形態の電源バックアップ回路の構成素子であるコンデンサ１１の容量Ｃの決定方法の一例を説明する。
【００３４】
例えば、フラッシュメモリ２０の消去動作中に、スロットからメモリカード１００が引き抜かれて電源遮断が生じた場合を考える。フラッシュメモリ２０の消去動作時の消費電流Ｉは、コンデンサ１１を放電する時にダイオード１３を流れる電流と等しく、一定であるとする。また、電源遮断対策に要する時間すなわちメモリセルの消去に必要な時間をｔＥとする。ダイオード１３の順方向電圧をＶＤとする。
【００３５】
電源遮断が発生してからフラッシュメモリ２０の電源電圧ＶＣＣが最小動作電圧Ｖ２に達するまでに消費される電荷量Ｑ１は、次のようになる。
【００３６】
Ｑ１＝Ｃ・（Ｖ０−Ｖ２−ＶＤ）
また、メモリセルの消去に必要な時間ｔＥの間、消費電流Ｉを流した場合、消費される電荷量Ｑ２は、消費電流Ｉは一定であるので、次のようになる。
【００３７】
Ｑ２＝Ｉ・ｔＥ
したがって、フラッシュメモリ２０の電源電圧ＶＣＣが最小動作電圧Ｖ２に達するまでにメモリセルの消去を完了させるためには、Ｑ１≧Ｑ２であることが必要とされるので、コンデンサ１１の容量Ｃは、次のように決定される。
【００３８】
Ｃ≧Ｉ・ｔＥ／（Ｖ０−Ｖ２−ＶＤ）
以上のように、外部電源Ｖ０が不意に遮断された場合、装置としてのフラッシュメモリ２０の電源遮断対策に要する時間ｔＥとその消費電流Ｉに基づいて、コンデンサ１１の容量値を決定することにより、電源遮断対策に要する時間を確保することが可能となる。
【００３９】
よって、以上説明したように、本実施の形態の電源バックアップ回路によれば、簡単かつ小規模な回路構成であるため、省スペースで電源遮断対策が可能となる。
【００４０】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４１】
例えば、前記実施の形態においては、フラッシュメモリを用いたメモリカードについて説明したが、これに限定されるものではなく、他の種類のメモリを用いたメモリカードについても適用可能である。
【００４２】
また、メモリカード以外の電子機器についても適用可能であり、特に不意の電源遮断対策が必要とされる電子機器になるほど本発明の効果は有効である。
【００４３】
また、電源バックアップ回路とフラッシュメモリなどを一つの半導体基板上に作成することも可能である。
【００４４】
また、本回路から抵抗素子を省けばダイオードの逆電流特性を生かし、突入電流を減らせて充電することも可能である。
【００４５】
また、前記実施の形態においては、電源電圧が正電圧の場合について説明したが、負電圧の場合にも適用可能である。ただし、電源電圧が負電圧の場合は、電源バックアップ回路内のダイオードの向きが逆となる。
【００４６】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００４７】
（１）小規模な回路構成で、バックアップコンデンサへの切り替えが可能となる。
【００４８】
（２）回路規模が小さいため、省スペースで電源遮断対策が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の電源バックアップ回路を示す回路図である。
【図２】本発明の一実施の形態である電源バックアップ回路を内蔵した電子機器の構成を示すブロック図である。
【図３】本発明の一実施の形態である電源バックアップ回路の電圧変化を示すグラフである。
【符号の説明】
１０  電源バックアップ回路
１１  コンデンサ
１２  抵抗
１３  ダイオード
２０  フラッシュメモリ
３０  コントローラ
１００  メモリカード
Ｖ０  外部電源電圧
Ｖ２  最小動作電圧
ＶＤ  ダイオード順方向電圧
ＶＢ  コンデンサ端子電圧
ＶＣＣ  フラッシュメモリの電源電圧
【図１】
2004159451.tif 000003
【図２】
2004159451.tif 000004
【図３】
2004159451.tif 000005