(57)【要約】【課題】ＴＦＴの閾値電圧がばらついても出力電位がばらつくのを抑えることができるソースフォロワの提案を課題とする。【解決手段】トランジスタのゲートに第１の電位が、容量素子の第１の電極に入力電位がそれぞれ供給され、なおかつ容量素子の第２の電極とトランジスタのソースが接続された第１の形態と、第１の電極及びトランジスタのゲートに入力電位が供給され、なおかつ第２の電極をフローティングとする第２の形態と、第１の電極及びトランジスタのゲートを接続した状態でフローティングとし、なおかつ第２の電極に第２の電位を供給する第３の形態とのいずれか１つが、複数のスイッチング素子によって選択され、トランジスタのドレインには第３の電位が与えられ、トランジスタのソースの電位が後段の回路に供給されることを特徴とするソースフォロワ。【選択図】  図１
2004312478.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、
第１の電極及び第２の電極を有する容量素子と、
前記トランジスタのソースに接続された定電流源と、
複数のスイッチング素子とを有するソースフォロワであって、
前記トランジスタのゲートに第１の電位が、前記第１の電極に入力電位がそれぞれ供給され、なおかつ前記第２の電極と前記トランジスタのソースが接続された第１の形態と、前記第１の電極及び前記トランジスタのゲートに入力電位が供給され、なおかつ前記第２の電極をフローティングとする第２の形態と、前記第１の電極及び前記トランジスタのゲートを接続した状態でフローティングとし、なおかつ前記第２の電極に第２の電位を供給する第３の形態とのいずれか１つが、前記複数のスイッチング素子によって選択され、
前記トランジスタのドレインには第３の電位が与えられ、
前記トランジスタのソースの電位が後段の回路に供給されることを特徴とするソースフォロワ。
【請求項２】
トランジスタと、
第１の電極及び第２の電極を有する容量素子と、
前記第１の電極への入力電位の供給を制御する第１のスイッチング素子と、
前記トランジスタのゲートへの第１の電位の供給を制御する第２のスイッチング素子と、
前記トランジスタのゲートと、前記第１の電極との接続を制御する第３のスイッチング素子と、
前記第２の電極への第２の電位の供給を制御する第４のスイッチング素子と、
前記第２の電極と前記トランジスタのソースの接続を制御する第５のスイッチング素子と、
前記トランジスタのソースに接続された定電流源と、
を有するソースフォロワであって、
前記第２のスイッチング素子及び前記第３のスイッチング素子によって、前記第１の電極への前記第１の電位の供給が制御され、
前記トランジスタのドレインには第３の電位が与えられ、
前記トランジスタのソースの電位が後段の回路に供給されることを特徴とするソースフォロワ。
【請求項３】
オペアンプと、
第１の電極及び第２の電極を有する容量素子と、
複数のスイッチング素子とを有するボルテージフォロワであって、
前記オペアンプの非反転入力端子に第１の電位が、前記第１の電極に入力電位がそれぞれ供給され、なおかつ前記第２の電極と前記オペアンプの出力端子が接続された第１の形態と、前記第１の電極及び前記非反転入力端子に入力電位が供給され、なおかつ前記第２の電極をフローティングとする第２の形態と、前記第１の電極及び前記非反転入力端子を接続した状態でフローティングとし、なおかつ前記第２の電極に第２の電位を供給する第３の形態とのいずれか１つが、前記複数のスイッチング素子によって選択され、
前記オペアンプの反転入力端子は前記出力端子に接続され、
前記出力端子の電位が後段の回路に供給されることを特徴とするボルテージフォロワ。
【請求項４】
オペアンプと、
第１の電極及び第２の電極を有する容量素子と、
前記第１の電極への入力電位の供給を制御する第１のスイッチング素子と、
前記オペアンプの非反転入力端子への第１の電位の供給を制御する第２のスイッチング素子と、
前記非反転入力端子と、前記第１の電極との接続を制御する第３のスイッチング素子と、
前記第２の電極への第２の電位の供給を制御する第４のスイッチング素子と、
前記第２の電極と前記オペアンプの出力端子の接続を制御する第５のスイッチング素子と、
を有するボルテージフォロワであって、
前記第２のスイッチング素子及び前記第３のスイッチング素子によって、前記第１の電極への前記第１の電位の供給が制御され、
前記オペアンプの反転入力端子は前記出力端子に接続され、
前記出力端子の電位が後段の回路に供給されることを特徴とするボルテージフォロワ。
【請求項５】
請求項１または請求項２に記載の前記ソースフォロワを有する半導体装置であって、
前記半導体装置は表示素子を備えた画素を有しており、
ビデオ信号の電位が前記ソースフォロワに前記入力電位として与えられ、
前記ソースフォロワの前記出力電位が信号線を介して前記画素に供給されることを特徴とする半導体装置。
【請求項６】
請求項１または請求項２に記載の前記ソースフォロワと、第１のアナログラッチと、第２のアナログラッチとを信号線駆動回路に有する半導体装置であって、
前記半導体装置は表示素子を備えた画素を有しており、
前記第１のアナログラッチに順に入力されたビデオ信号の電位が、前記第２のアナログラッチに書き込まれた後、前記ソースフォロワに前記入力電位として与えられ、
前記ソースフォロワの前記出力電位が信号線を介して前記画素に供給されることを特徴とする半導体装置。
【請求項７】
請求項１または請求項２に記載の前記ソースフォロワと、アナログラッチとを信号線駆動回路に有する半導体装置であって、
前記半導体装置は表示素子を備えた画素を有しており、
前記アナログラッチに順に入力されたビデオ信号の電位が、前記ソースフォロワに前記入力電位として与えられ、
前記ソースフォロワの前記出力電位が信号線を介して前記画素に供給されることを特徴とする半導体装置。
【請求項８】
請求項３または請求項４に記載の前記ボルテージフォロワを有する半導体装置であって、
前記半導体装置は表示素子を備えた画素を有しており、
ビデオ信号の電位が前記ボルテージフォロワに前記入力電位として与えられ、
前記ボルテージフォロワの前記出力電位が信号線を介して前記画素に供給されることを特徴とする半導体装置。
【請求項９】
請求項３または請求項４に記載の前記ボルテージフォロワと、第１のアナログラッチと、第２のアナログラッチとを信号線駆動回路に有する半導体装置であって、
前記半導体装置は表示素子を備えた画素を有しており、
前記第１のアナログラッチに順に入力されたビデオ信号の電位が、前記第２のアナログラッチに書き込まれた後、前記ボルテージフォロワに前記入力電位として与えられ、
前記ボルテージフォロワの前記出力電位が信号線を介して前記画素に供給されることを特徴とする半導体装置。
【請求項１０】
請求項３または請求項４に記載の前記ボルテージフォロワと、アナログラッチとを信号線駆動回路に有する半導体装置であって、
前記半導体装置は表示素子を備えた画素を有しており、
前記アナログラッチに順に入力されたビデオ信号の電位が、前記ボルテージフォロワに前記入力電位として与えられ、
前記ボルテージフォロワの前記出力電位が信号線を介して前記画素に供給されることを特徴とする半導体装置。
【請求項１１】
トランジスタと、
第１の電極及び第２の電極を有する容量素子と、
前記トランジスタのソースに接続された定電流源と、
複数のスイッチング素子とを有する半導体装置であって、
前記トランジスタのゲートに第１の電位が、前記第１の電極に入力電位がそれぞれ供給され、なおかつ前記第２の電極と前記トランジスタのソースが接続された第１の形態と、前記第１の電極及び前記トランジスタのゲートに入力電位が供給され、なおかつ前記第２の電極をフローティングとする第２の形態と、前記第１の電極及び前記トランジスタを接続した状態でフローティングとし、なおかつ前記第２の電極に第２の電位を供給する第３の形態とのいずれか１つが、前記複数のスイッチング素子によって選択され、
前記トランジスタのドレインには第３の電位が与えられ、
前記トランジスタのソースの電位が後段の回路に供給されることを特徴とする半導体装置。
【請求項１２】
トランジスタと、
第１の電極及び第２の電極を有する容量素子と、
前記第１の電極への入力電位の供給を制御する第１のスイッチング素子と、
前記トランジスタのゲートへの第１の電位の供給を制御する第２のスイッチング素子と、
前記トランジスタのゲートと、前記第１の電極との接続を制御する第３のスイッチング素子と、
前記第２の電極への第２の電位の供給を制御する第４のスイッチング素子と、
前記第２の電極と前記トランジスタのソースの接続を制御する第５のスイッチング素子と、
前記トランジスタのソースに接続された定電流源と、
を有する半導体装置であって、
前記第２のスイッチング素子及び前記第３のスイッチング素子によって、前記第１の電極への前記第１の電位の供給が制御され、
前記トランジスタのドレインには第３の電位が与えられ、
前記トランジスタのソースの電位が後段の回路に供給されることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はソースフォロワ及びボルテージフォロワに関し、さらには薄膜トランジスタを用いて形成されるソースフォロワ及びボルテージフォロワを駆動回路に備えた半導体表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の半導体表示装置は、表示素子を備えた画素が画素部においてマトリクス状にレイアウトされており、画素部に複数設けられた信号線を介して、表示素子の駆動を制御するビデオ信号が各画素に供給されている。この信号線は、画素内の表示素子またはその他回路素子に起因する負荷容量を有するため、供給される電流量が不充分だと該負荷容量への充電を瞬時に行なうことができず、各画素に入力されるビデオ信号に、無視できない程度の遅延や立ち上がり又は立ち下がりの”鈍り”が生じるという問題があった。特に表示装置の画素部のサイズが大きくなるほど、画素数の増加に伴う配線長の増大によって他の配線との間の負荷容量が大きくなるので、この問題はより顕著となる。
【０００３】
そこで通常は、信号線駆動回路の出力側にインピーダンス変換を行なうことを目的としたボルテージフォロワやソースフォロワ等の回路が設けられている。特にソースフォロワは、トランジスタのドレインを一定電位に吊り、ゲートを入力とし、ソースに定電流源を接続して出力とする非常に簡単な構成を有している。そのため、解像度の増加に伴い信号線の数が増加しても信号線駆動回路の面積の増大を抑えることができ、代表的なインピーダンス変換器として、半導体表示装置の信号線駆動回路に用いられている。信号線駆動回路の出力側にインピーダンス変換器を設けることで、信号線への電流の供給量を高め、ビデオ信号の遅延や、立ち上がり又は立ち下がりの鈍りを防ぐことができる。
【０００４】
ところで、安価なガラス基板を用いて形成されるアクティブマトリクス型の半導体表示装置は、その解像度が高くなるにつれて、実装に用いる画素部周辺の領域（額縁領域）の基板に占める割合が増大し、小型化が妨げられる傾向がある。そのため、単結晶のシリコンウェハを用いて形成されたＩＣを実装する方式には限界があると考えられており、信号線駆動回路や走査線駆動回路を画素部と同じガラス基板上に一体形成する技術、所謂システムオンパネル化が重要視されている。
【０００５】
しかし薄膜トランジスタは、単結晶のＭＯＳトランジスタに比べて特性のバラツキが大きい。特に閾値電圧のばらつきは、ソースフォロワやボルテージフォロワの出力電圧にそのまま反映される。図９（Ａ）に、一般的なソースフォロワの回路図を示す。図９（Ａ）に示すソースフォロワは、トランジスタ９０１のゲート（Ｇ）に入力電位Ｖｉｎが与えられ、ドレイン（Ｄ）に電源から電位Ｖｄｄ（Ｖｄｄ＞Ｇｎｄ（グラウンドの電位））が与えられる。またソース（Ｓ）には定電流源９０２が接続されており、ソースの電位が出力電位Ｖｏｕｔとなる。
【０００６】
上記構成を有するソースフォロワの出力電位Ｖｏｕｔは、以下の式１で表される。なおＶｇｓはゲートの電位からソースの電位を差し引いた電圧（ゲート電圧）に相当する。
【０００７】
【式１】
Ｖｏｕｔ＝Ｖｉｎ−Ｖｇｓ
【０００８】
このゲート電圧Ｖｇｓの値は、ゲート電圧Ｖｇｓとドレイン電流Ｉｄの関係によって決まってくる。トランジスタ９０１が飽和領域で動作している場合、そのドレイン電流Ｉｄは以下の式２で表される。なお、μを移動度、Ｃ０を単位面積あたりのゲート容量、Ｗ／Ｌをチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比、Ｖｔｈを閾値電圧とする。
【０００９】
【式２】
Ｉｄ＝μＣ０Ｗ／Ｌ（Ｖｇｓ−Ｖｔｈ）２／２
【００１０】
式２においてμ、Ｃ０、Ｗ／Ｌ、Ｖｔｈは全て個々のトランジスタによって決まる固定の値である。そしてトランジスタ９０１のドレイン電流Ｉｄは、定電流源９０２によってほぼ定まる。よって閾値電圧Ｖｔｈが一定の場合は、式２から、所定の値のゲート電圧Ｖｇｓが得られることがわかる。逆に言うと、閾値電圧がばらつくとゲート電圧Ｖｇｓも連動してばらつくことになり、結果的に出力電位Ｖｏｕｔがばらつくことがわかる。
【００１１】
図９（Ｂ）に、図９（Ａ）に示すソースフォロワの、入力電位Ｖｉｎに対する出力電位Ｖｏｕｔの測定値を示す。図９（Ｂ）に示すように、実際に出力電位Ｖｏｕｔが各ソースフォロワごとにばらついているのがわかる。そしてこのように信号線駆動回路の出力側に設けられるソースフォロワの出力がばらつくと、各信号線ごとにビデオ信号の電位がばらついてしまい、観察者に縞状の輝度むらとして視認されてしまう。
【００１２】
【発明が解決しようとする課題】
本発明は上記問題に鑑み、ＴＦＴの閾値電圧がばらついても出力電位がばらつくのを抑えることができるソースフォロワ及びボルテージフォロワの提案、及びソースフォロワ又はボルテージフォロワの出力電位のばらつきにより観察者に縞状の輝度むらが視認されてしまうのを防ぐことができる、半導体表示装置の提案を課題とする。
【００１３】
【課題を解決するための手段】
本発明では、容量素子を用いてゲート電圧のばらつきに起因する出力電位のばらつきを補正する。具体的には、まず第１の期間（書き込み期間）において、容量素子が有する第１の電極に入力電位Ｖｉｎを与える。またトランジスタのソースに容量素子の第２の電極を接続し、ドレインの電位を固定し、ゲートにプリチャージ電位Ｖｐｒｅを与えることで、第２の電極に、プリチャージ電位Ｖｐｒｅからゲート電圧Ｖｇｓを差し引いた電位を与える。このとき容量素子に蓄積される電圧は、Ｖｉｎ−Ｖｐｒｅ＋Ｖｇｓとなる。
【００１４】
次に第２の期間（保持期間）において、第１の電極とトランジスタのゲート電極を接続し、共に入力電位Ｖｉｎを与える。そして第２の電極をフローティングにし、第１の期間において蓄積された電圧を保持する。次に第３の期間（出力期間）において、第１の電極とトランジスタのゲートを接続したままフローティングにする。さらに第２の電極にオフセット電位Ｖｏを与えることで、電荷保存の法則により、第１の電極及びトランジスタのゲートの電位がＶｏ＋Ｖｉｎ−Ｖｐｒｅ＋Ｖｇｓとなる。従って、トランジスタのソースの電位がＶｏ＋Ｖｉｎ−Ｖｐｒｅとなり、該ソースの電位を出力電位Ｖｏｕｔとすることで、出力電位Ｖｏｕｔの電位をＶｇｓの電位に依存せずに決めることができる。
【００１５】
本発明は上記構成によって、トランジスタの閾値電圧のばらつきの影響によりソースフォロワの出力電位がばらつくのを防ぐことができる。
【００１６】
また本発明の技術的思想はソースフォロワのみならず、オペアンプを用いたボルテージフォロワにも適用させることができる。この場合具体的には、まず第１の期間（書き込み期間）において、容量素子が有する第１の電極に入力電位Ｖｉｎを与える。またオペアンプの出力端子に容量素子の第２の電極を接続し、非反転入力端子にプリチャージ電位Ｖｐｒｅを与えることで、第２の電極に、プリチャージ電位Ｖｐｒｅからオペアンプのオフセット電圧Ｖｏｐを差し引いた電位を与える。このとき容量素子に蓄積される電圧は、Ｖｉｎ−Ｖｐｒｅ＋Ｖｏｐとなる。オペアンプのオフセット電圧Ｖｏｐの値は、オペアンプを構成するトランジスタの特性に依存して決まる。
【００１７】
次に第２の期間（保持期間）において、第１の電極とオペアンプの非反転入力端子を接続し、共に入力電位Ｖｉｎを与える。そして第２の電極をフローティングにし、第１の期間において蓄積された電圧を保持する。次に第３の期間（出力期間）において、第１の電極とオペアンプの非反転入力端子を接続したままフローティングにする。さらに第２の電極にオフセット電位Ｖｏを与えることで、電荷保存の法則により、第１の電極及びオペアンプの非反転入力端子の電位がＶｏ＋Ｖｉｎ−Ｖｐｒｅ＋Ｖｏｐとなる。従って、オペアンプの出力端子の電位がＶｏ＋Ｖｉｎ−Ｖｐｒｅとなり、該ソースの電位を出力電位Ｖｏｕｔとすることで、出力電位Ｖｏｕｔの電位をＶｏｐの電位に依存せずに決めることができる。
【００１８】
本発明は上記構成によって、オペアンプを構成するトランジスタの閾値電圧のばらつきの影響によりボルテージフォロワの出力電位がばらつくのを防ぐことができる。
【００１９】
そして、該ソースフォロワ又はボルテージフォロワを信号線駆動回路の出力側に設けることで、各信号線に入力されるビデオ信号の電位がばらつくのを防ぎ、半導体表示装置に縞状の輝度むらが視認されてしまうのを防ぐことができる。
【００２０】
なお本発明の半導体装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置が含まれる。また本発明の半導体装置は上記半導体表示装置に限定されず、本発明のソースフォロワまたはボルテージフォロワを用いた半導体集積回路もその範疇に含まれる。
【００２１】
なお本発明では、薄膜トランジスタ以外のトランジスタを用いることが可能である。本発明において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【００２２】
【発明の実施の形態】
（実施の形態１）
図１（Ａ）に、本発明のソースフォロワの一形態に相当する回路図を示す。本発明のソースフォロワは、トランジスタ１０１と、定電流源１０２と、トランジスタ１０１のゲートとソースに与えられる電位を補正する補正部１０３とを有する。
【００２３】
トランジスタ１０１は、ドレインに固定の電位Ｖｄｄが与えられ、ソースに定電流源１０２が接続されている。このトランジスタ１０１のソースの電位が、出力電位に相当する。
【００２４】
補正部１０３は、容量素子１０９と、該容量素子１０９に書き込まれる電圧を制御するためのスイッチング素子として用いる複数のトランジスタ１０４〜１０８を有している。具体的に図１（Ａ）では、トランジスタ１０４によって、容量素子１０９が有する第１の電極への、入力電位Ｖｉｎの供給が制御される。トランジスタ１０７によって、容量素子１０９が有する第２の電極への、オフセット電位Ｖｏの供給が制御される。トランジスタ１０８によって、容量素子１０９が有する第２の電極とトランジスタ１０１のソースとの接続が制御される。トランジスタ１０５によって、トランジスタ１０１のゲートへの、プリチャージ電位Ｖｐｒｅの供給が制御される。トランジスタ１０６によって、トランジスタ１０１のゲートと、容量素子１０９が有する第１の電極との接続が制御される。またトランジスタ１０５及びトランジスタ１０６によって、容量素子１０９が有する第１の電極への、プリチャージ電位Ｖｐｒｅの供給が制御される。
【００２５】
次に、図１（Ａ）に示したソースフォロワの動作について説明する。本発明のソースフォロワは、その動作を書き込み期間、保持期間、出力期間とに分けて説明することができる。トランジスタ１０４〜１０８のゲートに与えられる電位をそれぞれＶｇ１〜Ｖｇ５として、該電位Ｖｇ１〜Ｖｇ５のタイミングチャートを図１（Ｂ）に示す。
【００２６】
まず図１（Ｂ）に示したタイミングチャートから分かるように、書き込み期間においては、トランジスタ１０４、１０５、１０８をオン、トランジスタ１０６、１０７をオフにする。図１（Ａ）に示したソースフォロワの、トランジスタ１０１と、定電流源１０２と、容量素子１０９の書き込み期間における接続関係を、図２（Ａ）に簡略化して示す。なお、Ｖ１は第１の電極の電位、Ｖ２は第２の電極の電位を意味する。またＶｓｓは電源から与えられる固定の電位であり、電位Ｖｄｄ、Ｖｐｒｅ、Ｖｉｎよりも低い電位とし、グラウンドの電位であっても良い。
【００２７】
図２（Ａ）に示すように、書き込み期間では、容量素子１０９の第１の電極に入力電位Ｖｉｎが与えられる。よって第１の電極の電位Ｖ１＝Ｖｉｎとなる。また、トランジスタ１０１のゲートにはプリチャージ用の電位（プリチャージ電位）が与えられ、ソースは容量素子１０９の第２の電極に接続される。よって、トランジスタ１０１のソースは、プリチャージ電位Ｖｐｒｅからゲート電圧Ｖｇｓを差し引いた電位となり、第２の電極の電位Ｖ２＝Ｖｐｒｅ−Ｖｇｓとなる。したがって、書き込み期間の終了直前までに容量素子１０９に書き込まれる電圧Ｖｃは、Ｖｃ＝Ｖ１−Ｖ２＝Ｖｉｎ−Ｖｐｒｅ＋Ｖｇｓとなる。
【００２８】
なお、書き込み期間の開始時において、トランジスタ１０４は、トランジスタ１０５及び１０８をオンにした後、オンにするのが望ましい。上記タイミングで動作させることにより、容量素子１０９の第２の電極の電位が安定してから、第１の電極に入力電位Ｖｉｎを与えることができる。
【００２９】
書き込み期間の次に開始される保持期間では、図１（Ｂ）に示したタイミングチャートから分かるように、トランジスタ１０４、１０６をオン、トランジスタ１０５、１０７、１０８をオフにする。図１（Ａ）に示したソースフォロワの、トランジスタ１０１と、定電流源１０２と、容量素子１０９の保持期間における接続関係を、図２（Ｂ）に簡略化して示す。
【００３０】
図２（Ｂ）に示すように、保持期間では、容量素子１０９の第１の電極とトランジスタ１０１のゲートとを接続する。そして容量素子１０９の第１の電極及びトランジスタ１０１のゲートに、入力電位Ｖｉｎが与えられる。よって第１の電極の電位Ｖ１＝Ｖｉｎである。またスイッチング素子として機能するトランジスタ１０８がオフなので、容量素子１０９の第２の電極はフローティングの状態となる。よって、第２の電極の電位Ｖ２は、書き込み期間と同じく、Ｖ２＝Ｖｐｒｅ−Ｖｇｓのままである。したがって、書き込み期間の終了直前までに容量素子１０９に書き込まれる電圧Ｖｃは、保持期間においてＶｃ＝Ｖ１−Ｖ２＝Ｖｉｎ−Ｖｐｒｅ＋Ｖｇｓのまま保持される。
【００３１】
なお、書き込み期間から保持期間への以降する際、トランジスタ１０８をトランジスタ１０５よりも早いタイミングでオフさせるのが望ましい。上記タイミングで動作させることで、容量素子１０９に書き込まれた電圧を、確実に保持することができる。
【００３２】
保持期間の次に開始される出力期間では、図１（Ｂ）に示したタイミングチャートから分かるように、トランジスタ１０６、１０７をオン、トランジスタ１０４、１０５、１０８をオフにする。図１（Ａ）に示したソースフォロワの、トランジスタ１０１と、定電流源１０２と、容量素子１０９の出力期間における接続関係を、図２（Ｃ）に簡略化して示す。
【００３３】
図２（Ｃ）に示すように、出力期間では、容量素子１０９の第１の電極とトランジスタ１０１のゲートが接続されている。そして保持期間と異なり、容量素子１０９の第１の電極とトランジスタ１０１のゲートには入力電位Ｖｉｎが与えられておらず、所謂フローティングの状態にある。また容量素子１０９の第２の電極には、オフセット電位Ｖｏが与えられている。よって容量素子１０９の第２の電極の電位Ｖ２＝Ｖｏとなる。そして保持容量１０９に保持されている電圧Ｖｃは、電荷保存の法則に従ってそのまま保持されるので、容量素子１０９の第１の電極の電位Ｖ１＝Ｖ２＋Ｖｃ＝Ｖｏ＋Ｖｉｎ−Ｖｐｒｅ＋Ｖｇｓとなる。
【００３４】
そして、トランジスタ１０１のゲートは容量素子１０９の第１の電極と接続されており、またトランジスタ１０１のソースは、ゲートの電位からゲート電圧Ｖｇｓを差し引いた電位となる。従って、トランジスタ１０１のソースの電位は、Ｖ１−Ｖｇｓ＝Ｖｏ＋Ｖｉｎ−Ｖｐｒｅとなる。そしてこのソースの電位が、ソースフォロワの出力電位Ｖｏｕｔに相当するので、Ｖｏｕｔ＝Ｖｏ＋Ｖｉｎ−Ｖｐｒｅとなる。
【００３５】
よって出力信号Ｖｏｕｔは、トランジスタ１０１のゲート電圧Ｖｇｓの値に依存せず、オフセット電位Ｖｏ、入力電位Ｖｉｎ、プリチャージ電位Ｖｐｒｅによって決まる。従って、トランジスタの閾値電圧のばらつきの影響によりソースフォロワの出力電位Ｖｏｕｔがばらつくのを防ぐことができる。そして、該ソースフォロワを信号線駆動回路の出力側に設けることで、各信号線に入力されるビデオ信号の電位がばらつくのを防ぎ、半導体表示装置に縞状の輝度むらが視認されてしまうのを防ぐことができる。
【００３６】
また、オフセット電位Ｖｏ、入力電位Ｖｉｎ、プリチャージ電位Ｖｐｒｅは、トランジスタ１０１が飽和領域で動作するような高さに設定する。またオフセット電位Ｖｏ、入力電位Ｖｉｎ、プリチャージ電位Ｖｐｒｅを、定電流源の定電流性が保たれるような高さに設定することも重要である。
【００３７】
そして次に再び書き込み期間を設ける前に、容量素子１０９に保持されている電荷をリセットしても良い。電荷のリセットは、書き込み期間において書き込まれた電荷の量に依存することなく、常に一定の値となるようにする。
【００３８】
なお、図１（Ｂ）に示すタイミングチャートは、図１（Ａ）に示したトランジスタ１０４〜１０８が全てｎチャネル型であることを前提にしている。トランジスタ１０４〜１０８はｎ型であってもｐ型でもってもどちらでも良い。よって各トランジスタのゲートに与えられる電位は、図１（Ｂ）に示すタイミングチャートに限定されない。図２（Ａ）〜図２（Ｃ）に示した動作を行うように、各トランジスタの極性に合わせて、タイミングチャートを適宜変えるようにする。
【００３９】
なお定電流源は公知の構成を用いることができる。例えば単数のトランジスタを、または直列に接続された複数のトランジスタを、定電流源として用いることができる。この場合、定電流源として用いるトランジスタは、その定電流性を確保するために、飽和領域で動作させる。
【００４０】
（実施の形態２）
図３（Ａ）に、本発明のボルテージフォロワの一形態に相当する回路図を示す。本発明のボルテージフォロワは、オペアンプ３０１と、オペアンプ３０１の非反転入力端子（＋）と出力端子に与えられる電位を補正する補正部３０２とを有する。オペアンプ３０１は、その反転入力端子（−）が出力端子に接続されている。このオペアンプ３０１の出力端子の電位が、出力電位に相当する。
【００４１】
補正部３０２は、ソースフォロワの場合と同様に、容量素子３０３と、該容量素子３０３に書き込まれる電圧を制御するためのスイッチング素子として用いる複数のトランジスタ３０４〜３０８を有している。具体的に図３（Ａ）では、トランジスタ３０４によって、容量素子３０３が有する第１の電極への、入力電位Ｖｉｎの供給が制御される。トランジスタ３０７によって、容量素子３０３が有する第２の電極への、オフセット電位Ｖｏの供給が制御される。トランジスタ３０８によって、容量素子３０３が有する第２の電極とオペアンプ３０１の出力端子との接続が制御される。トランジスタ３０５によって、オペアンプ３０１の非反転入力端子への、プリチャージ電位Ｖｐｒｅの供給が制御される。トランジスタ３０６によって、オペアンプ３０１の非反転入力端子と、容量素子３０３が有する第１の電極との接続が制御される。またトランジスタ３０５及びトランジスタ３０６によって、容量素子３０３が有する第１の電極への、プリチャージ電位Ｖｐｒｅの供給が制御される。
【００４２】
次に、図３（Ａ）に示したボルテージフォロワの動作について説明する。本発明のボルテージフォロワは、実施の形態１で示したソースフォロワと同様に、その動作を書き込み期間、保持期間、出力期間とに分けて説明することができる。そして各期間におけるスイッチング素子の動作は、実施の形態１に示したソースフォロワの動作の場合と同じである。すなわち書き込み期間においては、トランジスタ３０４、３０５、３０８をオン、トランジスタ３０６、３０７をオフにする。図３（Ａ）に示したボルテージフォロワの、オペアンプ３０１と、容量素子３０３の書き込み期間における接続関係を、図３（Ｂ）に簡略化して示す。なお、Ｖ１は第１の電極の電位、Ｖ２は第２の電極の電位を意味する。
【００４３】
図３（Ｂ）に示すように、書き込み期間では、容量素子３０３の第１の電極に入力電位Ｖｉｎが与えられる。よって第１の電極の電位Ｖ１＝Ｖｉｎとなる。また、オペアンプ３０１の非反転入力端子にはプリチャージ用の電位（プリチャージ電位）が与えられ、出力端子は容量素子３０３の第２の電極に接続される。よって、オペアンプ３０１の出力端子は、プリチャージ電位Ｖｐｒｅからオペアンプのオフセット電圧Ｖｏｐを差し引いた電位となり、第２の電極の電位Ｖ２＝Ｖｐｒｅ−Ｖｏｐとなる。したがって、書き込み期間の終了直前までに容量素子３０３に書き込まれる電圧Ｖｃは、Ｖｃ＝Ｖ１−Ｖ２＝Ｖｉｎ−Ｖｐｒｅ＋Ｖｏｐとなる。
【００４４】
なお、書き込み期間の開始時において、トランジスタ３０４は、トランジスタ３０５及び３０８をオンにした後、オンにするのが望ましい。上記タイミングで動作させることにより、容量素子３０３の第２の電極の電位が安定してから、第１の電極に入力電位Ｖｉｎを与えることができる。
【００４５】
書き込み期間の次に開始される保持期間では、トランジスタ３０４、３０６をオン、トランジスタ３０５、３０７、３０８をオフにする。図３（Ａ）に示したボルテージフォロワの、オペアンプ３０１と、容量素子３０３の保持期間における接続関係を、図３（Ｃ）に簡略化して示す。
【００４６】
図３（Ｃ）に示すように、保持期間では、容量素子３０３の第１の電極とオペアンプ３０１の非反転入力端子とを接続する。そして容量素子３０３の第１の電極及びオペアンプ３０１の非反転入力端子に、入力電位Ｖｉｎが与えられる。よって第１の電極の電位Ｖ１＝Ｖｉｎである。またスイッチング素子として機能するトランジスタ３０８がオフなので、容量素子３０３の第２の電極はフローティングの状態となる。よって、第２の電極の電位Ｖ２は、書き込み期間と同じく、Ｖ２＝Ｖｐｒｅ−Ｖｏｐのままである。したがって、書き込み期間の終了直前までに容量素子３０３に書き込まれる電圧Ｖｃは、保持期間においてＶｃ＝Ｖ１−Ｖ２＝Ｖｉｎ−Ｖｐｒｅ＋Ｖｏｐのまま保持される。
【００４７】
なお、書き込み期間から保持期間への以降する際、トランジスタ３０８をトランジスタ３０５よりも早いタイミングでオフさせるのが望ましい。上記タイミングで動作させることで、容量素子３０３に書き込まれた電圧を、確実に保持することができる。
【００４８】
保持期間の次に開始される出力期間では、トランジスタ３０６、３０７をオン、トランジスタ３０４、３０５、３０８をオフにする。図３（Ａ）に示したボルテージフォロワの、オペアンプ３０１と、容量素子３０３の出力期間における接続関係を、図３（Ｄ）に簡略化して示す。
【００４９】
図３（Ｄ）に示すように、出力期間では、容量素子３０３の第１の電極とオペアンプ３０１の非反転入力端子が接続されている。そして保持期間と異なり、容量素子３０３の第１の電極とオペアンプ３０１の非反転入力端子には入力電位Ｖｉｎが与えられておらず、所謂フローティングの状態にある。また容量素子３０３の第２の電極には、オフセット電位Ｖｏが与えられている。よって容量素子３０３の第２の電極の電位Ｖ２＝Ｖｏとなる。そして保持容量１０９に保持されている電圧Ｖｃは、電荷保存の法則に従ってそのまま保持されるので、容量素子３０３の第１の電極の電位Ｖ１＝Ｖ２＋Ｖｃ＝Ｖｏ＋Ｖｉｎ−Ｖｐｒｅ＋Ｖｏｐとなる。
【００５０】
そして、オペアンプ３０１の非反転入力端子は容量素子３０３の第１の電極と接続されており、またオペアンプ３０１の出力端子は、非反転入力端子の電位からオペアンプのオフセット電圧Ｖｏｐを差し引いた電位となる。従って、オペアンプ３０１の出力端子の電位は、Ｖ１−Ｖｏｐ＝Ｖｏ＋Ｖｉｎ−Ｖｐｒｅとなる。そしてこの出力端子の電位が、ボルテージフォロワの出力電位Ｖｏｕｔに相当するので、Ｖｏｕｔ＝Ｖｏ＋Ｖｉｎ−Ｖｐｒｅとなる。
【００５１】
よって出力信号Ｖｏｕｔは、オペアンプ３０１のオフセット電圧Ｖｏｐの値に依存せず、オフセット電位Ｖｏ、入力電位Ｖｉｎ、プリチャージ電位Ｖｐｒｅによって決まる。従って、トランジスタの閾値電圧のばらつきの影響によりボルテージフォロワの出力電位Ｖｏｕｔがばらつくのを防ぐことができる。そして、該ボルテージフォロワを信号線駆動回路の出力側に設けることで、各信号線に入力されるビデオ信号の電位がばらつくのを防ぎ、半導体表示装置に縞状の輝度むらが視認されてしまうのを防ぐことができる。
【００５２】
なお、オフセット電位Ｖｏ、入力電位Ｖｉｎ、プリチャージ電位Ｖｐｒｅは、オペアンプ３０１の定電流性が保たれるような高さに設定することが重要である。
【００５３】
そして次に再び書き込み期間を設ける前に、容量素子３０３に保持されている電荷をリセットしても良い。電荷のリセットは、書き込み期間において書き込まれた電荷の量に依存することなく、常に一定の値となるようにする。
【００５４】
【実施例】
以下、本発明の実施例について説明する。
【００５５】
（実施例１）
本実施例では、図１に示したソースフォロワを駆動回路に備えた、本発明の半導体表示装置の構成について説明する。図４（Ａ）に本実施例の半導体表示装置のブロック図を示す。図４（Ａ）に示す半導体表示装置は、表示素子を備えた画素を複数有する画素部４０１と、各画素を選択する走査線駆動回路４０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路４０３とを有する。
【００５６】
図４（Ａ）において信号線駆動回路４０３は、シフトレジスタ４０４、ソースフォロワ４０５を有している。なお図４（Ａ）では、信号線駆動回路４０３が有するインピーダンス変換器として、本発明のソースフォロワを用いる例について示しているが、本発明のボルテージフォロワを用いても良い。
【００５７】
シフトレジスタ４０４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ４０４においてタイミング信号が生成され、ソースフォロワ４０５に入力される。具体的には、図１（Ａ）に示したソースフォロワのトランジスタ１０４に、電位Ｖｇ１として与えられる。
【００５８】
またその他のトランジスタ１０５〜１０８に与えられる電位Ｖｇ２〜Ｖｇ５と、ビデオ信号（ｖｉｄｅｏ  ｓｉｇｎａｌ）とが、ソースフォロワ４０５に与えられる。具体的にビデオ信号の電位は、入力電位Ｖｉｎとしてソースフォロワ４０５に与えられる。よってソースフォロワ４０５により、入力されたビデオ信号によって得られる出力電位が、タイミング信号または電位Ｖｇ２〜Ｖｇ５に同期して、後段の信号線に与えられる。出力電位は入力電位との間に電位差を有している場合があるが、ソースフォロワ４０５に与えられるビデオ信号の画像情報を含んでいるので、信号線に与えられる出力電位もビデオ信号であると言える。
【００５９】
なお図４（Ａ）に示した信号線駆動回路を有する半導体表示装置の場合、例えば、画素が表示を行う期間と出力期間を重ね、水平帰線期間または垂直帰線期間内に書き込み期間または保持期間を設けることができる。しかし、信号線に接続された画素へのビデオ信号の入力を行なう期間以外であるならば、必要に応じて帰線期間以外の期間に書き込み期間と保持期間を設けることも可能である。
【００６０】
次に、走査線駆動回路４０２の構成について説明する。走査線駆動回路４０２は、シフトレジスタ４０６、バッファ４０７を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路４０２において、シフトレジスタ４０６にクロックＣＬＫ及びスタートパルス信号ＳＰが入力されることによって、選択信号が生成される。生成された選択信号はバッファ４０７において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲートが接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ４０７は大きな電流を流すことが可能なものが用いられる。
【００６１】
なお、シフトレジスタ４０４、４０６の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
【００６２】
本発明の半導体表示装置を駆動する信号線駆動回路は、本実施例で示す構成に限定されない。
【００６３】
（実施例２）
本実施例では、図１に示したソースフォロワを駆動回路に備えた、本発明の半導体表示装置の構成について説明する。図４（Ｂ）に本実施例の半導体表示装置のブロック図を示す。図４（Ｂ）に示す半導体表示装置は、表示素子を備えた画素を複数有する画素部４１１と、各画素を選択する走査線駆動回路４１２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路４１３とを有する。
【００６４】
図４（Ｂ）において信号線駆動回路４１３は、シフトレジスタ４１４、アナログラッチＡ４１５、アナログラッチＢ４１６、ソースフォロワ４１７を有している。なお図４（Ｂ）では、信号線駆動回路４１３が有するインピーダンス変換器として、本発明のソースフォロワを用いる例について示しているが、本発明のボルテージフォロワを用いても良い。
【００６５】
シフトレジスタ４１４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ４１４においてタイミング信号が生成され、一段目のアナログラッチＡ４１５に順に入力される。アナログラッチＡ４１５にタイミング信号が入力されると、該タイミング信号に同期して、ビデオ信号が順にアナログラッチＡ４１５に書き込まれ、保持される。なお、本実施例ではアナログラッチＡ４１５に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。複数のステージのアナログラッチＡ４１５をいくつかのグループに分け、各グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【００６６】
アナログラッチＡ４１５の全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００６７】
１ライン期間が終了すると、２段目のアナログラッチＢ４１６にラッチ信号（Ｌａｔｃｈ  Ｓｉｇｎａｌ）が供給され、該ラッチ信号に同期してアナログラッチＡ４１５に保持されているビデオ信号が、アナログラッチＢ４１６に一斉に書き込まれ、保持される。ビデオ信号をアナログラッチＢ４１６に送出し終えたアナログラッチＡ４１５には、再びシフトレジスタ４１４からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、アナログラッチＢ４１６に書き込まれ、保持されているビデオ信号が、ソースフォロワ４１７に入力電位Ｖｉｎとして入力される。
【００６８】
またトランジスタ１０４〜１０８に与えられる電位Ｖｇ１〜Ｖｇ５が、ソースフォロワ４１７に与えられる。よってソースフォロワ４１７により、入力されたビデオ信号によって得られる出力電位が、ラッチ信号または電位Ｖｇ１〜Ｖｇ５に同期して、後段の信号線に与えられる。
【００６９】
図５に、図４（Ｂ）に示した信号線駆動回路４１３の、アナログラッチＡ４１５、アナログラッチＢ４１６、ソースフォロワ４１７の、具体的な回路図の一例を示す。図５に示すように、アナログラッチＡ４１５は、容量素子４２０と、容量素子４２０へのビデオ信号の電位の供給を制御するスイッチ４２１とを有している。スイッチ４２１のスイッチングは、タイミング信号によって制御されている。またアナログラッチＢ４１６は、容量素子４２２と、容量素子４２０に保持されているビデオ信号の電位の、容量素子４２２への供給を制御するスイッチ４２３とを有している。スイッチ４２３のスイッチングは、ラッチ信号によって制御されている。
【００７０】
ソースフォロワ４１７は、図１（Ａ）に示したものと同じ構成を有しており、容量素子４２２に保持されているビデオ信号の電位が、入力電位Ｖｉｎとしてソースフォロワ４１７に与えられる。なおソースフォロワ４１７と信号線との間にスイッチング素子を設け、出力期間以外の書き込み期間や保持期間において、出力電位が信号線に与えられるのを防ぐようにしても良い。
【００７１】
図４（Ｂ）、図５に示した信号線駆動回路を有する半導体表示装置の場合、例えば、画素が表示を行う期間と出力期間を重ね、水平帰線期間または垂直帰線期間内に書き込み期間または保持期間を設けることができる。また、信号線に接続された画素へのビデオ信号の入力を行なう期間以外であるならば、必要に応じて帰線期間以外の期間に書き込み期間と保持期間を設けることも可能である。
【００７２】
なお、シフトレジスタ４１４、４１６の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
【００７３】
また本発明では、ソースフォロワ４１７が有する容量素子１０９をアナログラッチの容量素子として用い、２段あるアナログラッチの一方を省略して信号線駆動回路を構成することができる。図５に示した信号線駆動回路の一部において、ソースフォロワの容量素子をアナログラッチの容量素子として用いる例を図６に示す。
【００７４】
図６に、信号線駆動回路に設けられたアナログラッチ４３０と、ソースフォロワ４３１の回路図を示す。アナログラッチ４３０では、シフトレジスタから与えられるタイミング信号によってスイッチ４３３がオンになると、容量素子４３４にビデオ信号の電位が与えられ、保持される。そして、ラッチ信号の電位がＶｇ１としてソースフォロワ４３１に与えられることによって、トランジスタ１０４のスイッチングが制御される。トランジスタ１０４がオンになると、容量素子４３４に保持されているビデオ信号の電位が、ソースフォロワ４３１内の容量素子４３２に書き込まれ、保持される。そしてソースフォロワ４３１の出力電位が信号線に与えられることで、ビデオ信号が各画素に入力される。
【００７５】
図６に示すようにソースフォロワの容量素子をアナログラッチの容量素子として用いることで、図５に示した信号線駆動回路に比べて、アナログラッチの数を大幅に削減することができ、信号線駆動回路の面積を抑えることができる。
【００７６】
本発明の半導体表示装置を駆動する信号線駆動回路は、図４〜図５に示す構成に限定されない。
【００７７】
（実施例３）
図７に、本発明の半導体表示装置の１つである、発光装置の外観図を示す。半導体表示装置は、表示素子の駆動を制御するトランジスタが各画素に形成され、なおかつ表示素子を形成する前の一形態に相当する素子基板と、素子基板に表示素子が形成された形態に相当するパネルと、該パネルにコントローラ、電源回路等を含むＩＣが実装された形態にあるモジュールなど、本発明を用いたことが立証可能なあらゆる形態が含まれる。本実施例ではモジュールの状態にある発光装置の、具体的な構成の一例について説明する。
【００７８】
図７に、コントローラ８０１及び電源回路８０２がパネル８００に実装されたモジュールの外観図を示す。パネル８００には、発光素子が各画素に設けられた画素部８０３と、前記画素部８０３が有する画素を選択する走査線駆動回路８０４と、選択された画素にビデオ信号を供給する信号線駆動回路８０５とが設けられている。図７では、信号線駆動回路８０５の出力側に、本発明のソースフォロワまたはボルテージフォロワが設けられている。
【００７９】
またプリント基板８０６にはコントローラ８０１、電源回路８０２が設けられており、コントローラ８０１または電源回路８０２から出力された各種信号及び電源電圧は、ＦＰＣ８０７を介してパネル８００の画素部８０３、走査線駆動回路８０４、信号線駆動回路８０５に供給される。ソースフォロワやボルテージフォロワの駆動を制御する信号やビデオ信号も、コントローラ８０１から信号線駆動回路８０５に供給される。プリント基板８０６への電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース（Ｉ／Ｆ）部８０８を介して供給される。
【００８０】
なお、本実施例ではパネル８００にプリント基板８０６がＦＰＣを用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式を用い、コントローラ８０１、電源回路８０２をパネル８００に直接実装させるようにしても良い。コントローラ８０１や電源回路８０２を、パネル８００内に一体形成しても良い。また、プリント基板８０６において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板８０６にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。
【００８１】
（実施例４）
本発明の半導体装置は、様々な電子機器に用いることができる。本発明の半導体装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図８に示す。
【００８２】
図８（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の半導体装置を表示部２００３またはその他信号処理回路に用いることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【００８３】
図８（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の半導体装置を表示部２１０２またはその他信号処理回路に用いることができる。
【００８４】
図８（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の半導体装置を表示部２２０３またはその他信号処理回路に用いることができる。
【００８５】
図８（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の半導体装置を表示部２３０２またはその他信号処理回路に用いることができる。
【００８６】
図８（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の半導体装置を表示部Ａ２４０３、Ｂ２４０４またはその他信号処理回路に用いることができる。
【００８７】
図８（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の半導体装置を表示部２５０２またはその他信号処理回路に用いることができる。
【００８８】
図８（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の半導体装置を表示部２６０２またはその他信号処理回路に用いることができる。
【００８９】
ここで図８（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の半導体装置を表示部２７０３またはその他信号処理回路に用いることができる。
【００９０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【００９１】
【発明の効果】
本発明は上記構成によって、オペアンプを構成するトランジスタの閾値電圧のばらつきの影響によりボルテージフォロワの出力電位がばらつくのを防ぐことができる。そして、該ソースフォロワ又はボルテージフォロワを信号線駆動回路の出力側に設けることで、各信号線に入力されるビデオ信号の電位がばらつくのを防ぎ、半導体表示装置に縞状の輝度むらが視認されてしまうのを防ぐことができる。
【図面の簡単な説明】
【図１】本発明のソースフォロワとそのタイミングチャートを示す図。
【図２】図１に示した本発明のソースフォロワの動作を示す図。
【図３】本発明のボルテージフォロワとその動作を示す図。
【図４】本発明のソースフォロワを用いた半導体表示装置のブロック図。
【図５】図４（Ｂ）の信号線駆動回路の一部を示す回路図。
【図６】図５に示した信号線駆動回路の別の形態を示す回路図。
【図７】本発明の半導体表示装置の外観図。
【図８】本発明を用いた電子機器の図。
【図９】従来のソースフォロワと、入力電位Ｖｉｎと出力電位Ｖｏｕｔの実測データ。
【図１】
2004312478.tif 000003
【図２】
2004312478.tif 000004
【図３】
2004312478.tif 000005
【図４】
2004312478.tif 000006
【図５】
2004312478.tif 000007
【図６】
2004312478.tif 000008
【図７】
2004312478.tif 000009
【図８】
2004312478.tif 000010
【図９】
2004312478.tif 000011