(57)【要約】【課題】駆動回路や電源回路等の回路構成を簡単にする。【解決手段】複数の走査電極と複数の信号電極が互いに交差配置されてなる電気光学装置において、走査電極を同時に選択する複数の走査電極毎にグループ分けし、グループ単位で順次選択するＭＬＳ（Ｍｕｌｔｉ−Ｌｉｎｅ　Ｓｅｌｅｃｔｉｏｎ）法を用いた液晶表示装置の駆動方法であって、走査電極に印加する電圧振幅と信号電極に印加する電圧振幅を同一となるようにする。また、そのような駆動方法を、多重マトリクス構造の電気光学装置において用いる。【選択図】　　　図１
2004004617.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査電極と複数の信号電極が互いに交差配置されてなり、該走査電極を同時に選択する複数の走査電極毎にグループ分けし、グループ単位で順次選択する電気光学装置の駆動方法において、
前記走査電極に印加する電圧振幅と前記信号電極に印加する電圧振幅を同一とし、
同時に選択しようとする前記走査電極の数に仮想の走査電極を含み、同時選択しようとする前記走査電極の数から前記仮想の走査電極の数を引いた数の走査電極を同時選択することを特徴とする電気光学装置の駆動方法。
【請求項２】
請求項１において、前記走査電極に印加する走査電圧は、非選択電圧と、前記非選択電圧を基準として正側に位置する第１選択電圧と負側に位置する第２選択電圧とからなり、前記信号電極に印加する最高及び最低の信号電圧を前記選択電圧と共通にすることを特徴とする電気光学装置の駆動方法。
【請求項３】
請求項１又は２のいずれかにおいて、前記電気光学装置は液晶表示装置であって、（液晶に印加する実効電圧のオン電圧／オフ電圧）≧（液晶の飽和電圧／しきい電圧）となるような特性の液晶を、前記液晶表示装置の液晶として用いることを特徴とする電気光学装置の駆動方法。
【請求項４】
請求項２において、前記走査電圧と前記信号電圧を生成する電源回路は、前記非選択電圧と前記第２選択電圧に基づく昇圧により前記第１選択電圧を生成する昇圧回路と、前記第１選択電圧と前記非選択電圧の中間に位置する前記信号電圧を生成する第１降圧回路と、前記非選択電圧と前記第２選択電圧の中間に位置する前記信号電圧を生成する第２降圧回路とを有することを特徴とする電気光学装置の駆動方法。
【請求項５】
請求項１乃至４のいずれかにおいて、前記走査電極に選択電圧を印加する走査電極側駆動回路と、前記信号電極に信号電圧を印加する信号電極側駆動回路とを１チップの駆動回路ＩＣ内に集積化することを特徴とする電気光学装置の駆動方法。
【請求項６】
請求項１乃至４のいずれかにおいて、前記走査電極に選択電圧を印加する走査電極側駆動回路と、前記信号電極に信号電圧を印加する信号電極側駆動回路と、前記選択電圧及び前記信号電圧を生成する電源回路のうち、少なくとも２つを１チップの駆動回路ＩＣ内に集積化することを特徴とする電気光学装置の駆動方法。
【請求項７】
請求項１乃至６のいずれかにおいて、前記各走査電極を選択する選択電圧を１フレーム期間内に分散して印加することを特徴とする電気光学装置の駆動方法。
【請求項８】
請求項１乃至６のいずれかにおいて、前記各走査電極を選択する選択電圧を１フレーム期間中の所定期間に連続して印加することを特徴とする電気光学装置の駆動方法。
【請求項９】
請求項１乃至８のいずれかにおいて、同時に選択する前記走査電極の数が４本ずつであることを特徴とする電気光学装置の駆動方法。
【請求項１０】
請求項１乃至８のいずれかにおいて、同時に選択する前記走査電極の数が７本ずつであることを特徴とする電気光学装置の駆動方法。
【請求項１１】
請求項１乃至１０のいずれかにおいて、前記走査電極と前記信号電極は、多重マトリクス構成を成すように交差配置されることを特徴とする電気光学装置の駆動方法。
【請求項１２】
請求項１１において、前記走査電極が形成された基板と前記信号電極が形成された基板とを対向配置し、前記走査電極に選択電圧を印加する走査電極側駆動回路及び前記信号電極に信号電圧を印加する信号電極側駆動回路を集積した１チップの駆動回路ＩＣを前記２つの基板の一方の基板上に搭載し、当該一方の基板と他方の基板とを上下導通材により接続してなることを特徴とする電気光学装置の駆動方法。
【請求項１３】
複数の走査電極と複数の信号電極が互いに交差配置されてなり、該走査電極を同時に選択する複数の走査電極毎にグループ分けし、グループ単位で順次選択する電気光学装置において、
前記走査電極に走査電圧を印加する走査電極側駆動回路と、前記信号電極に信号電圧を印加する信号電極側駆動回路とを備え、
前記走査電圧の電圧振幅と前記信号電圧の電圧振幅を同一とし、
同時に選択しようとする前記走査電極の数に仮想の走査電極を含み、同時選択しようとする前記走査電極の数から前記仮想の走査電極の数を引いた数の走査電極を同時選択することを特徴とする電気光学装置。
【請求項１４】
請求項１３において、前記走査電極に印加する走査電圧は、非選択電圧と、前記非選択電圧を基準として正側に位置する第１選択電圧と負側に位置する第２選択電圧とからなり、前記信号電極に印加する最高及び最低の信号電圧を前記選択電圧と共通にすることを特徴とする電気光学装置。
【請求項１５】
請求項１３又は１４において、前記電気光学装置は液晶表示装置であって、（液晶に印加する実効電圧のオン電圧／オフ電圧）≧（液晶の飽和電圧／しきい電圧）となるような特性の液晶を、前記液晶表示装置の液晶として用いることを特徴とする電気光学装置。
【請求項１６】
請求項１４において、前記走査電圧と前記信号電圧を生成する電源回路は、前記非選択電圧と前記第２選択電圧に基づく昇圧により前記第１選択電圧を生成する昇圧回路と、前記第１選択電圧と前記非選択電圧の中間に位置する前記信号電圧を生成する第１降圧回路と、前記非選択電圧と前記第２選択電圧の中間に位置する前記信号電圧を生成する第２降圧回路とを有することを特徴とする電気光学装置。
【請求項１７】
請求項１３乃至１６のいずれかにおいて、前記走査電極に選択電圧を印加する走査電極側駆動回路と、前記信号電極に信号電圧を印加する信号電極側駆動回路と、前記選択電圧及び前記信号電圧を生成する電源回路のうち、少なくとも２つを１チップの駆動回路ＩＣ内に集積化することを特徴とする電気光学装置。
【請求項１８】
請求項１３乃至１７のいずれかにおいて、前記走査電極と前記信号電極は、多重マトリクス構成を成すように交差配置されることを特徴とする電気光学装置。
【請求項１９】
請求項１７又は１８において、前記走査電極が形成された基板と前記信号電極が形成された基板とを対向配置し、前記走査電極に選択電圧を印加する走査電極側駆動回路及び前記信号電極に信号電圧を印加する信号電極側駆動回路を集積した１チップの駆動回路ＩＣを前記２つの基板の一方の基板上に搭載し、当該一方の基板と他方の基板とを上下導通材により接続してなることを特徴とする電気光学装置。
【請求項２０】
複数の走査電極と複数の信号電極が互いに交差配置されてなり、該走査電極を同時に選択する複数の走査電極毎にグループ分けし、グループ単位で順次選択する電気光学装置の駆動回路において、
前記走査電極に走査電圧を印加する走査電極側駆動回路と、前記信号電極に信号電圧を印加する信号電極側駆動回路とを備え、前記走査電圧の電圧振幅と前記信号電圧の電圧振幅を同一とし、
同時に選択しようとする前記走査電極の数に仮想の走査電極を含み、同時選択しようとする前記走査電極の数から前記仮想の走査電極の数を引いた数の走査電極を同時選択し、
前記走査電極側駆動回路及び前記信号電極側駆動回路とを１チップＩＣに集積化して構成することを特徴とする電気光学装置の駆動回路。
【請求項２１】
請求項１３乃至２０のいずれかに記載の電気光学装置を表示装置として用いたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置等の電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置及び電子機器に関する。
【０００２】
【背景技術】
（第１の背景技術）
第１の背景技術として、国際公開された国際出願　ＷＯ９３／１８５０１号公報に示された液晶表示装置の駆動方法（Ｍｕｌｔｉ−Ｌｉｎｅ　Ｓｅｌｅｃｔｉｏｎ法）がある。この液晶表示装置の駆動方法は、走査電極と信号電極がマトリクス状に交差してマトリクス状の画素を構成する液晶表示パネルにおいて、複数本の走査電極を組にして同時に選択し、その組毎に順次選択してくものである。この駆動方法において、走査電極を４ライン（４本の走査電極）ずつ同時に選択する駆動方法の一例の波形を図６に示す。図６において、Ｙ１〜Ｙ８は走査電極に印加する走査電圧波形、Ｘ１は信号電極に印加する信号電圧波形を示す。走査電極には、１フレーム（Ｆ）を構成する４フィールド１ｆ〜４ｆの各フィールドにおける選択期間（Ｈ）において、選択電圧Ｖ３又は−Ｖ３が印加される。
【０００３】
このような駆動方法の場合、比較的走査電極数が多い時は駆動電圧が高くなっても、図４の液晶の実効電圧−輝度特性に示す液晶２のように、（飽和電圧／しきい値電圧）＝（Ｖｓ２／Ｖｔ２）が小さい特性の液晶を使い、走査電極数が少ない場合（３２本以下くらい）は液晶１のように、しきい電圧は低いが（飽和電圧／しきい値電圧）＝（Ｖｓ１／Ｖｔ１）が大きい特性の液晶を使って駆動電圧を低くしていた。
【０００４】
図６に示す従来の駆動方法で、液晶２のような特性の液晶を使い、液晶に印加する実効電圧のオンとオフの比が最大になる電圧で駆動することを考える。例えば、しきい電圧Ｖｔ２が２．２ボルトの液晶２を用いて走査電極が６４ライン数の液晶パネルを駆動する場合には、Ｖ３は約６．７ボルト、Ｖ２は約３．３５ボルトに設定されることになる。また、駆動する走査電極のライン数を１２０本にすると、Ｖ３は約８．９ボルト、Ｖ２は約３．２６ボルトに設定することとなり、駆動電圧のレベル数は７レベル必要で、走査電極側駆動回路から出力する選択電圧も高く、走査電極側駆動回路から出力する選択電圧と信号電極側駆動回路から出力する信号電圧の差も大きい。
【０００５】
このため、従来の駆動方法では、電源回路が複雑で、消費電力が大きい、走査電極側駆動回路と信号電極側駆動回路を１つのＩＣの中に作り込むのが難しい等の課題がある。図１４を用いて、従来の電源回路について説明する。
【０００６】
この電源回路の入力電源電圧は、Ｖｃｃ、ＧＮＤのみであり単一電源入力となっている。またラッチパルスＬＰが入力される。クロック形成回路２１は、ラッチパルスＬＰに基づき、チャージ・ポンプ回路に必要な、タイミングの異なるいくつかのクロック信号を形成するものであり、ＶｃｃおよびＧＮＤを電源としている。負方向６倍昇圧回路２２は、Ｖｃｃを基準にＧＮＤを負方向へ６倍昇圧した電圧ＶＥＥをチャージ・ポンプ動作により発生する。Ｖｃｃが３．３Ｖのとき、ＶＥＥは−１６．５Ｖになる。コントラスト調整回路２３は、最適コントラストとなる選択電圧−Ｖ３をＶＥＥに基づき発生する。この選択電圧−Ｖ３は走査電極の負側選択電圧となる。２倍昇圧回路２４は、選択電圧−Ｖ３を基準にＧＮＤを２倍昇圧した正側の選択電圧Ｖ３をチャージ・ポンプ動作により発生する。負方向２倍昇圧回路２５は、Ｖｃｃを基準にＧＮＤを負方向へ２倍昇圧した電圧である−Ｖ２をチャージ・ポンプ動作により発生する。１／２降圧回路２６、２７は、Ｖｃｃ−ＧＮＤ間を２等分した電圧であるＶ１、ＧＮＤ−（−Ｖ３）間を２等分して電圧である−Ｖ１をチャージ・ポンプ動作により発生する。中央電位ＶＣにはＧＮＤをそのまま用いる。またＧＮＤに対して−Ｖ２と対称な電位であるＶ２には、Ｖｃｃをそのまま用いる。以上で液晶パネルを駆動する電圧は形成できる。この電源回路では、出力されるＶ３、Ｖ２、Ｖ１、ＶＣ、−Ｖ１、−Ｖ２、−Ｖ３は、ＧＮＤに対して対称となる。なお、回路２８は、−Ｖ３よりＶｃｃだけ高い電圧を形成し、これを走査電極側駆動回路のロジック電圧ＶＤＤｙとして供給するものである。
【０００７】
従来ではこのような電源回路を用いることにより、液晶表示装置の駆動電圧７レベルが生成されるが、電源回路は非常に複雑な回路構成となっていた。
【０００８】
また、図４に示す液晶１のような特性の液晶を使い駆動電圧を下げ、消費電力を低減するために液晶のしきい電圧を下げることで対応する方法も実施されているが、液晶のしきい電圧を下げた低電圧駆動の液晶表示装置は、液晶に印加する実効電圧の（オン電圧／オフ電圧）の値が大きく、走査電極のライン数を多くする事が難しい。そして、むりやり走査電極のライン数を多くするとコントラストが悪くなり、表示ムラも目立つようになるために、実用上、走査電極のライン数は１６〜３２本程度までしか駆動する事ができない。
【０００９】
なお、従来の電圧平均化法では、１フレーム期間に１回、１走査電極を選択していたが、複数ライン同時選択による駆動方法では、走査選択方法の正規直交性を保ちながら選択期間を時間的に１フレーム内に均等分散し、これと同時に、走査電極を特定本数の組（ブロック）にして選択し、空間的に分散している。ここで、「正規」とは、すべての走査電圧がフレーム期間単位で同一の実効電圧値（振幅値）を持つこと意味する。また、「直交」とは、ある走査電極に与えられる電圧振幅が他の任意の走査電極に与えられる電圧振幅を１選択期間毎に積和したときフレーム期間単位では０になることを意味する。この正規直交性は、単純マトリクス型液晶表示装置においては各画素を独立してオン・オフ制御するための大前提である。
【００１０】
（第２の背景技術）
第２の背景技術として、液晶装置等の電気光学装置には、走査電極（若しくは共通電極又は走査線とも言う）が配列された側の基板又は信号電極（若しくはセグメント電極又はデータ線とも言う）が配列された側の基板に、これらの走査電極及び信号電極を駆動するため１チップ構造の駆動回路が取り付けられる形式のものがある。この場合、全ての走査電極及び信号電極を１チップ構造の駆動回路の出力端子に接続する必要があるため、駆動回路が取り付けられる側の基板上に、一端が駆動回路の出力端子に接続された引き回し配線が画像表示領域の周囲に位置する額縁領域に多数引き回されることになる。更に、他方の基板に配線された走査電極又は信号電極と一部の引き回し配線の他端（上下導通端子）とは、上下導通材を介して相互に電気的接続される。このように駆動回路として１チップ構造の駆動回路を用いると、全体としてコンパクト化及び低コスト化が図られた電気光学装置を構築でき、例えば携帯電話等の小型の液晶装置等に好適に用いることが可能となる。
【００１１】
他方、この種の液晶装置等の電気光学装置には、例えば特開昭６０−６８３７１号公報に開示されているように、一方の基板上に多重マトリクス構造の信号電極が配線され、他方の基板上にストライプ状の走査電極が配線される形式のものがある。この場合、ｎ（但し、ｎは２以上の自然数）重マトリクス構造を有する信号電極を用いれば、通常のマトリクス方式の場合と比較して、各画素に選択電圧が印加される期間をｎ倍にでき、画面の明るさ及びコントラスト比を高くできるとされている。更に、例えば特開昭５８−１４３３７３号公報に開示されているように、データ線ではなく、走査線を多重マトリクス構造にした液晶表示装置もある。
【００１２】
一般にこの種の電気光学装置においては、装置全体の大きさに対して画面を大きくすることが望ましく、このためには、基板上において実際に画面が表示される画像表示領域を、その周囲に位置すると共に画像が表示されない額縁領域に対して相対的に大きくすることが望ましい。
【００１３】
しかしながら、上述した１チップ構造の駆動回路を用いると、一端が当該１チップ構造の駆動回路に接続された多数の引き回し配線を額縁領域における基板上に配線する必要があるため、額縁領域の面積が大きくならざるを得ない。これに対処するためには、引き回し配線の微細化を行うことが必要であるが、このような微細化を行うことは配線抵抗の増加を招き、画像信号が劣化してしまうと共に駆動回路の電圧供給性能を高める必要性も生じてくるという問題点がある。
【００１４】
特に一対の基板の一方に走査電極が配線され他方に信号電極が配線される場合に１チップ構造の駆動回路を用いると、駆動回路の無い方の基板上の走査電極又は信号電極を上下導通材を介して駆動回路の在る方の基板上の引き回し配線に接続する必要がある。従って、貼り合せ時の基板ずれ等を考慮して額縁領域内に一定面積が必用な上下導通端子を設ける必要があるため、額縁領域を小さくするのは一層困難となる。
【００１５】
更にまた、表示画像の高品位化という基本的要請の下で、画素ピッチの微細化（即ち、走査電極ピッチ及び信号電極ピッチの微細化）が進められると、引き回し配線の数も増加することになり、引き回し配線を配線する額縁領域を小さくすることはより一層困難となり、また配線抵抗や駆動回路の電圧供給能力の問題もより深刻化する。
【００１６】
他方、前述した多重マトリクス方式の電気光学装置は、多重マトリクス構造を持つ配線（走査電極又は信号電極）の画像表示領域内における配線構造が基本的に複雑であるため、画素ピッチを微細化する程に製造が極めて困難となると予想されることや微細化する程に画素の開口領域（即ち、実際に光が透過して表示に寄与する領域）が画素間の配線により顕著に狭められることなどの理由から、上述の如き走査電極ピッチや信号電極ピッチの微細化（即ち、画素ピッチの微細化）には全く馴染まないと考えられている。
【００１７】
本発明は以上のような課題を解決するものであり、その目的とするところは、駆動電圧レベル数を削減させつつ低消費電力化が図れる、高品位の画像表示が可能な、電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置、及び電子機器を提供することにある。さらに、他の目的として、電気光学装置における額縁領域を画像表示領域に対して相対的に小さくしつつ比較的容易に画素ピッチの微細化を図ることが可能とした装置構成を提供することにある。
【００１８】
【課題を解決するための手段】
上記した背景技術における課題を解決するために、本発明に係る電気光学装置の駆動方法は、複数の走査電極と複数の信号電極が互いに交差配置されてなり、該走査電極を同時に選択する複数の走査電極毎にグループ分けし、グループ単位で順次選択する電気光学装置の駆動方法において、前記走査電極に印加する電圧振幅と前記信号電極に印加する電圧振幅を同一とすることを特徴とする。
【００１９】
上記構成によれば、駆動電圧を低く抑え、しかも、駆動電圧レベル数を減らす事ができるため、駆動電圧を生成する電源回路、駆動回路、液晶パネル等のトータルでの消費電力を低減する事ができ、電源回路や駆動回路の簡略化もできる。また、走査電極側駆動回路の耐圧を低くすることができ低コスト化も実現できる。また、電源回路、制御回路、信号電極側駆動回路、走査電極側駆動回路等を１チップにまとめる事も可能になり、省スペース化も可能になる。
【００２０】
さらに、上記電気光学装置の駆動方法において、前記走査電極に印加する走査電圧は、非選択電圧と、前記非選択電圧を基準として正側に位置する第１選択電圧と負側に位置する第２選択電圧とからなり、前記信号電極に印加する最大及び最小の信号電圧を前記選択電圧と共通にすることが好ましい。それにより、駆動電圧の最高及び最低の電圧を、走査電極側駆動回路と信号電極側駆動回路とで共通化し、駆動電圧レベル数を低減することができる。また、それぞれの駆動回路が出力する電圧振幅を同じにすることで、駆動回路の耐圧を同じにでき、それにより駆動回路の１チップ化を可能とすることができる。
【００２１】
さらに、上記電気光学装置の駆動方法において、前記電気光学装置は液晶表示装置であって、（液晶に印加する実効電圧のオン電圧／オフ電圧）≧（液晶の飽和電圧／しきい電圧）となるような特性の液晶を、前記液晶表示学装置の液晶として用いることが好ましい。それにより、駆動電圧を低く抑えて、コントラストを向上する事ができる。
【００２２】
さらに、上記電気光学装置の駆動方法において、前記走査電圧と前記信号電圧を生成する電源回路は、前記非選択電圧と前記第２選択電圧に基づく昇圧により前記第１選択電圧を生成する昇圧回路と、前記第１選択電圧と前記非選択電圧の中間に位置する前記信号電圧を生成する第１降圧回路と、前記非選択電圧と前記第２選択電圧の中間に位置する前記信号電圧を生成する第２降圧回路とを有することが好ましい。このように、従来の電源回路に比べて、回路構成が簡略化されることになり、駆動回路との１チップＩＣ化も可能とすることができる。
【００２３】
さらに、上記電気光学装置の駆動方法において、前記走査電極に選択電圧を印加する走査電極側駆動回路と、前記信号電極に信号電圧を印加する信号電極側駆動回路とを１チップの駆動回路ＩＣ内に集積化することが好ましい。それにより、走査電極側と信号電極側の駆動回路を１チップＩＣとして装置全体の構成を小さくすることができる。
【００２４】
さらに、上記電気光学装置の駆動方法において、前記走査電極に選択電圧を印加する走査電極側駆動回路と、前記信号電極に信号電圧を印加する信号電極側駆動回路と、前記選択電圧及び前記信号電圧を生成する電源回路のうち、少なくとも２つを１チップの駆動回路ＩＣ内に集積化することが好ましい。それにより、ＩＣの部品点数が少なくなり、装置全体の構成を小さくすることができる。
【００２５】
さらに、上記電気光学装置の駆動方法において、前記各走査電極を選択する選択電圧を１フレーム期間内に分散して印加することが好ましい。それにより、フレーム期間内にて選択期間が分散されるので、コントラストを向上することができ、静止画表示の場合の画質を向上することができる。
【００２６】
さらに、上記電気光学装置の駆動方法において、前記各走査電極を選択する選択電圧を１フレーム期間中の所定期間に連続して印加することが好ましい。それにより、信号電極に印加する信号電圧の基になる表示データを、メモリから読み出す場合に、所定期間内は表示データは同一となるため、その表示データを所定期間内に保持すれば良くなるので、表示データの読み出し回数が減り、それに伴う消費電力を抑えることができる。
【００２７】
さらに、上記電気光学装置の駆動方法において、同時に選択しようとする前記走査電極の数に仮想の走査電極を含み、同時選択しようとする前記走査電極の数から前記仮想の走査電極の数を引いた数の走査電極を同時選択することが好ましい。それにより、同時選択しようとする走査電極数を例えば８本とし、仮想走査電極を１本として７本の走査電極を同時選択すると、本来なら駆動電圧レベル数が１１レベルなのを、５レベルに削減することができる。
【００２８】
さらに、上記電気光学装置の駆動方法において、同時に選択する前記走査電極の数が４本ずつであることが好ましい。この場合、本発明によれば、駆動電圧レベル数を５レベルに抑えることができる。また、同時に選択する前記走査電極の数が７本ずつであることが好ましい。この場合、駆動電圧レベル数を５レベルに抑えることができる。
【００２９】
さらに、上記電気光学装置の駆動方法において、前記走査電極と前記信号電極は、多重マトリクス構成を成すように交差配置されることが好ましい。これにより、走査電極又は信号電極の本数を減らして、駆動回路の回路構成を簡単にすることができる。
【００３０】
さらに、上記電気光学装置の駆動方法において、前記走査電極が形成された基板と前記信号電極が形成された基板とを対向配置し、前記走査電極に選択電圧を印加する走査電極側駆動回路及び前記信号電極に信号電圧を印加する信号電極側駆動回路を集積した１チップの駆動回路ＩＣを前記２つの基板の一方の基板上に搭載し、当該一方の基板と他方の基板とを上下導通材により接続してなることが好ましい。それにより、電気光学装置の額縁を小さくすることができる。
【００３１】
また、本発明に係る電気光学装置は、複数の走査電極と複数の信号電極が互いに交差配置されてなり、該走査電極を同時に選択する複数の走査電極毎にグループ分けし、グループ単位で順次選択する電気光学装置において、前記走査電極に走査電圧を印加する走査電極側駆動回路と、前記信号電極に信号電圧を印加する信号電極側駆動回路とを備え、前記走査電圧の電圧振幅と前記信号電圧の電圧振幅を同一とすることを特徴とする。
【００３２】
上記構成の本発明によれば、駆動電圧を低く抑え、しかも、駆動電圧レベル数を減らす事ができるため、駆動電圧を生成する電源回路、駆動回路、液晶パネル等のトータルでの消費電力を低減する事ができ、電源回路や駆動回路の簡略化もできる。また、走査電極側駆動回路の耐圧を低くすることができ低コスト化も実現できる。また、電源回路、制御回路、信号電極側駆動回路、走査電極側駆動回路等を１チップにまとめる事も可能になり、省スペース化も可能になる。
【００３３】
さらに、上記電気光学装置において、前記走査電極に印加する走査電圧は、非選択電圧と、前記非選択電圧を基準として正側に位置する第１選択電圧と負側に位置する第２選択電圧とからなり、前記信号電極に印加する最高及び最低の信号電圧を前記選択電圧と共通にすることが好ましい。それにより、駆動電圧の最高及び最低の電圧を、走査電極側駆動回路と信号電極側駆動回路とで共通化し、駆動電圧レベル数を低減することができる。また、それぞれの駆動回路が出力する電圧振幅を同じにすることで、駆動回路の耐圧を同じにでき、それにより駆動回路の１チップ化を可能とすることができる。
【００３４】
さらに、上記電気光学装置において、前記電気光学装置は液晶表示装置であって、（液晶に印加する実効電圧のオン電圧／オフ電圧）≧（液晶の飽和電圧／しきい電圧）となるような特性の液晶を、前記液晶表示学装置の液晶として用いることが好ましい。それにより、駆動電圧を低く抑えて、コントラストを向上する事ができる。
【００３５】
さらに、上記電気光学装置において、前記走査電圧と前記信号電圧を生成する電源回路は、前記非選択電圧と前記第２選択電圧に基づく昇圧により前記第１選択電圧を生成する昇圧回路と、前記第１選択電圧と前記非選択電圧の中間に位置する前記信号電圧を生成する第１降圧回路と、前記非選択電圧と前記第２選択電圧の中間に位置する前記信号電圧を生成する第２降圧回路とを有することが好ましい。それにより、従来の電源回路に比べて、回路構成が簡略化されることになり、駆動回路との１チップＩＣ化も可能とすることができる。
【００３６】
さらに、上記電気光学装置において、前記走査電極に選択電圧を印加する走査電極側駆動回路と、前記信号電極に信号電圧を印加する信号電極側駆動回路と、前記選択電圧及び前記信号電圧を生成する電源回路のうち、少なくとも２つを１チップの駆動回路ＩＣ内に集積化することが好ましい。それにより、ＩＣの部品点数が少なくなり、装置全体の構成を小さくすることができる。
【００３７】
さらに、上記電気光学装置において、前記走査電極と前記信号電極は、多重マトリクス構成を成すように交差配置されることが好ましい。これにより、走査電極又は信号電極の本数を減らして、駆動回路の回路構成を簡単にすることができる。
【００３８】
さらに、上記電気光学装置において、前記走査電極が形成された基板と前記信号電極が形成された基板とを対向配置し、前記走査電極に選択電圧を印加する走査電極側駆動回路及び前記信号電極に信号電圧を印加する信号電極側駆動回路を集積した１チップの駆動回路ＩＣを前記２つの基板の一方の基板上に搭載し、当該一方の基板と他方の基板とを上下導通材により接続してなることが好ましい。それにより、電気光学装置の額縁を小さくすることができる。
【００３９】
また、本発明の電気光学装置の駆動回路は、複数の走査電極と複数の信号電極が互いに交差配置されてなり、該走査電極を同時に選択する複数の走査電極毎にグループ分けし、グループ単位で順次選択する電気光学装置の駆動回路において、前記走査電極に走査電圧を印加する走査電極側駆動回路と、前記信号電極に信号電圧を印加する信号電極側駆動回路とを備え、前記走査電圧の電圧振幅と前記信号電圧の電圧振幅を同一とし、前記走査電極側駆動回路及び前記信号電極側駆動回路とを１チップＩＣに集積化して構成することを特徴とする。
【００４０】
上記構成の本発明によれば、駆動電圧を低く抑え、しかも、駆動電圧レベル数を減らす事ができるため、駆動電圧を生成する電源回路、駆動回路、液晶パネル等のトータルでの消費電力を低減する事ができ、電源回路や駆動回路の簡略化もできる。また、走査電極側駆動回路の耐圧を低くすることができ低コスト化も実現できる。また、信号電極側駆動回路、走査電極側駆動回路等を１チップにまとめる事も可能になり、省スペース化も可能になる。
【００４１】
また、本発明に係る電気光学装置は、一対の第１及び第２基板と、画像表示領域における前記第１基板上に設けられ、複数の画素電極部を有する複数の信号電極手段と、前記画像表示領域における前記第２基板上に設けられ、前記信号電極手段の延設方向に隣接する複数個の前記画素電極部と各々交差するように配置された複数の走査電極手段と、前記第１または第２基板の一方の、前記画像表示領域の周囲にある額縁領域内に位置する所定個所に接続され、前記信号電極手段及び前記走査電極手段を駆動するための１チップ構造の駆動回路と、前記額縁領域における前記第１または第２基板の一方の基板上に配線され、前記複数の信号電極手段の一端各々と前記駆動回路とを接続する複数の第１引き回し配線と、前記額縁領域における前記第１及び第２基板間に設けられ、前記複数の走査電極手段の前記額縁領域内に延設された端部に各々接続された複数の上下導通手段と、前記額縁領域における前記第１または第２基板の一方の基板上に配線され、前記複数の上下導通手段と前記駆動回路とを接続する複数の第２引き回し配線とを備えたことを特徴とする。
【００４２】
上記構成の本発明によれば、画像表示領域においては、複数の電極が多重マトリクス状に設けられている。また、１チップ構造の駆動回路は、額縁領域内に位置し且つ信号電極手段の一端側に位置する所定個所における基板上に取り付けられている。ここで、額縁領域においては、所定個所に近い側にある複数の信号電極手段の一端各々と駆動回路とが第１引き回し配線により接続されるので、当該第１引き回し配線については、画像表示領域の周囲を殆ど引き回す必要はない。即ち、第１引き回し配線の配線長は、基本的に短くて済む。他方、電極の多重マトリクス構造がｎ（但し、ｎは２以上の自然数）重マトリクス構造の場合には、各走査電極手段の幅が、ｎ本の相隣接する信号電極手段からなる画素配列に対向するようにｎ画素分になる点、及び走査電極手段の総数が、多重マトリクス構造を持たない場合（言わば、１重マトリクス構造の場合）と比較して１／ｎ程度になる点に着目し、走査電極手段の額縁領域内に延設された端部に接続された複数の上下導通手段各々と駆動回路とが、第２引き回し配線により接続されるように構成する。これにより、第２引き回し配線の総数が、多重マトリクス構造を持たない場合と比較して１／ｎ程度に減ぜられることにより、第２引き回し配線の額縁領域に占める領域を全体として１／ｎ程度に小さくできる。即ち、１チップ構造の駆動回路を用いているにも拘わらず、第２引き回し配線が引き回される額縁領域の面積増加を極めて効率的に抑制できる。逆に、走査電極手段は各画素のｎ倍程度の幅を持つので微細化を余り必要とすることなく、多重マトリクス構造の信号電極手段と１チップ構造の駆動回路とを組み合わせることが可能となる。
【００４３】
以上の結果、本発明では、比較的配線長が短い第１引き回し配線と比較的総数が少ない第２引き回し配線により、額縁領域を画像表示領域に対して小さくすることが可能となる。これに加えて、第１及び第２基板の貼り合せ時の基板ずれ等を考慮して額縁領域内に一定面積が必要な上下導通手段についても、多重数ｎに応じて総数が１／ｎ程度に減ぜられた走査電極手段毎に設ければ良いので、即ち、上下導通手段の総数についても１／ｎ程度で済むので、額縁領域を小さくするのが一層容易となる。更に、比較的配線長が短い第１引き回し配線と比較的総数が少ない第２引き回し配線により、駆動回路から走査電極手段及び信号電極手段に至るまでの配線全体における配線抵抗の増加を抑えることができ、配線抵抗の増加に起因する画像信号の劣化を未然防止でき、比較的電圧供給性能の低い或いは耐圧の低い駆動回路でも十分に高品位の画像表示が可能となり、駆動用の消費電力の低減にも繋がる。この際、画像信号の１フレーム中の選択時間を多重数ｎに応じてｎ倍にできるため、デューティー比を下げることによっても駆動電圧を下げることができ、同時にコントラスト比や明るさも高くできるという多重マトリクス構造の本来の作用効果も害されることはない。
【００４４】
以上のように本発明により、額縁領域を画像表示領域に対して相対的に小さくしつつ比較的容易に画素ピッチの微細化を図ることが可能であり、しかも駆動回路の耐圧や電圧供給能力が低くても高品位の画像表示が可能となり、装置全体の低消費電力化も可能となる。
【００４５】
さらに、上記電気光学装置において、前記複数の走査電極手段は、前記画像表示領域の両側からその内部に向けて交互に櫛歯状に配線されていることが好ましい。それにより、画像表示領域の片側には、走査電極手段の総数の半分だけ上下導通手段を設ければよく、従って、額縁領域における第１基板上にも、画像表示領域の両側に位置する額縁領域部分に各々半分づつ第２引き回し配線を設ければよい。この結果、画像表示領域を囲む額縁領域にバランスよく第２引き回し配線を配線できるので、限られた額縁領域内に一定幅の配線からなる第２引き回し配線、及び一定面積を有する上下導通手段を空間効率良く配置することが可能となる。
【００４６】
さらに、上記電気光学装置において、前記画像表示領域は、前記走査電極手段に沿った方向よりも前記信号電極手段に沿った方向に長く、前記画像表示領域では、前記信号電極手段に沿った方向の画素数が前記走査電極手段に沿った方向の画素数よりも多いように前記信号電極手段及び前記走査電極手段が設けられていることが好ましい。それにより、画像表示領域の長手方向に多重マトリクス構造を持つ各信号電極手段が伸びているので、信号電極手段の駆動回路に近い側の一端に接続された第１引き回し配線の総数及び長さについては、その長手方向の長さによらずに各々一定にできる。また、走査電極手段の総数（即ち第２引き回し配線の総数）についても、長手方向の画素数がｎ個増加する毎に１本の走査電極手段（即ち１本の第２引き回し配線）を設ければ足り、第２引き回し配線の長さについても画像表示領域の長手方向の長さに応じた分だけ伸ばせば足りる。従って、本発明の上述の作用効果は、画像表示領域が長手方向に長くなる程により顕著に発揮される。
【００４７】
さらに、上記電気光学装置において、前記上下導通手段は、前記第１及び第２基板間に配置された上下導通材と、前記第１または第２基板の一方の基板上に設けられ、前記上下導通材と接触すると共に前記第２引き回し配線の一端に接続された上下導通端子とを含むことが好ましい。それにより、走査電極手段は、第１及び第２基板間に配置された上下導通材に接続され、上下導通材は、第１基板に設けられており第２引き回し配線の一端に接続された上下導通端子に接続されているので、駆動回路により、第２引き回し配線、上下導通端子及び上下導通材を介して走査電極手段を駆動すること、即ち駆動電圧を供給することが可能となる。この際特に、第１及び第２基板の貼り合せ時の基板ずれ等を考慮して額縁領域内に一定面積が必要な上下導通端子の総数は１／ｎで済むので、当該上下導通端子が配置される額縁領域を小さくするのが非常に容易となる。
【００４８】
さらに、上記電気光学装置において、前記信号電極手段は、前記画素電極部と、前記画素電極部に接続する信号配線部と、前記画素電極部と前記信号電極部との間に接続される二端子型非線形素子とを含むことが好ましい。それにより、例えば、ＴＦＤ（Ｔｈｉｎ　Ｆｉｌｍ　Ｄｉｏｄｅ：薄膜ダイオード）素子等の２端子型非線形素子を介して各画素電極部分をスイッチング駆動することが可能となり、特にコントラスト比が高く高品位の画像表示が可能なアクティブマトリクス駆動が可能となる。
【００４９】
さらに、上記電気光学装置において、前記駆動回路は、前記第１基板上に搭載されていることが好ましい。それにより、第１基板に駆動回路が、例えばＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ：チップオングラス）実装により搭載された、全体にコンパクトで小型軽量化及び低消費電力化に優れた電気光学装置を実現できる。
【００５０】
さらに、上記電気光学装置において、前記第１または第２基板の一方の基板上の前記所定個所には前記第１及び第２引き回し配線に接続された入力端子が設けられ、前記駆動回路は前記入力端子に所定の接続手段を介して接続されていることが好ましい。それにより、第１基板に駆動回路が、所定の接続手段として例えばＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）基板や専用コネクタ又はＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ：異方性導電膜）などを用いて取り付けられる、設計自由度が高く低コスト化に有利な電気光学装置を実現できる。
【００５１】
さらに、上記電気光学装置において、前記信号電極手段と前記走査電極手段とを入れ替えた構成を有することが好ましい。それにより、駆動回路が取り付けられるのと同じ第１基板上に走査電極手段を多重マトリクス状に設けることにより、第２基板上に設けられた信号電極手段に接続される上下導通手段及び第２引き回し配線の数を相対的に少なくでき、よって額縁領域を画像表示領域に対して相対的に小さくしつつ比較的容易に画素ピッチの微細化を図ることが可能となり、しかも駆動回路の耐圧や電圧供給能力が低くても高品位の画像表示が可能となり、装置全体の低消費電力化も可能となる。加えて、信号電極手段側を駆動する能力（即ち、画像信号電圧を供給する能力）が低い駆動回路を用いて比較的高品位の画像表示を行うことも可能である。
【００５２】
また、本発明に係る電子機器は、上記した本発明の電気光学装置を表示装置として用いたことを特徴とする。それにより、額縁が小さい表示装置を得ることができる。
【００５３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００５４】
（実施形態１）
図５は本実施形態による電気光学装置の一例としての液晶表示装置のブロック図を示すものである。本実施形態の液晶表示装置は、走査電極５４（Ｙ１〜Ｙｎ）を内面に形成した第１基板と信号電極５３（Ｘ１〜Ｘｎ）を内面に形成した第２基板とを対向させ、この一対の基板間に液晶分子が１８０°以上のねじれ配向を有するＳＴＮ（スーパーツイステッドネマチック）型液晶を挟持した液晶表示装置である。この液晶表示装置は一対の基板の外側に各々偏光板を配置し、少なくとも一方の偏光板と基板との間には位相差板が配置される。なお、本実施形態では、視認側と反対側の偏光板の外側に反射板が配置され、液晶に電圧を印加すると黒表示になる反射型液晶表示装置を例にして説明する。また、図５における走査線ドライバ５２（走査電極側駆動回路やＹドライバともいう）は走査電極５４に後述する走査電圧波形を印加し、信号線ドライバ５１（信号電極側駆動回路やＸドライバともいう）は信号電極５３に下記に説明する信号電圧波形を印加するものであり、走査電極５４と信号電極５３の交点に配置される画素がマトリクス状に形成され、走査電圧波形と信号電圧波形の差電圧により画素位置の液晶に実効電圧が印加され、その実効電圧値が液晶のしきい値を超えて電圧印加されると、オン表示（黒表示）、しきい値以下の実効電圧が印加されるとオフ表示（白表示、但し液晶パネルがカラー表示装置の場合はその画素に対応した色表示）となる。なお、透過型表示装置として液晶表示装置を構成し、液晶のしきい値を超えた実効電圧印加でオフ表示、しきい値より低い実効電圧印加でオフ表示としても構わない。
【００５５】
図１は図５に示した液晶表示装置の駆動波形を示す図である。図１に示す駆動方法は、４本の走査電極（４ライン）ずつを同時に選択し、４ライン単位で順次選択する駆動方法（Ｍｕｌｔｉ−Ｌｉｎｅ　Ｓｅｌｅｃｔｉｏｎ法）であり、同時に選択する走査電極には、正規直交行列に基づき、ある期間で互いに直交するような信号極性の選択電圧が同時に与えられる（例えば、同時選択される４ラインのうちの１ラインの選択電圧の信号極性が他と逆となり、各ラインは１フレーム期間で４回選択され、そのうち他と逆信号極性の選択電圧が１回印加される）。この駆動方法においては、１ラインを選択する選択期間（Ｈ）は１フレーム期間（１Ｆ）内に周期的に到来するように分散されており、１フレームを構成する１ｆ〜４ｆの４フィールドの各々において、各ラインが一回選択される。Ｙ１〜Ｙ８が走査電圧波形で、これが、図５の液晶表示装置のブロック図に示すＹ１〜Ｙ８の各走査電極に印加される。そして、Ｘ１が信号電圧波形で、図５のＸ１の信号電極上に示す表示をした場合の信号電極に印加される信号電圧波形を示している。
【００５６】
従来の駆動方法と異なる点は、本発明の駆動方法においては、図１に示すように、走査電圧波形の選択電圧と信号電圧波形の電圧振幅を同じにするところにある。具体的には、Ｖｃを基準（例えば０Ｖ）として、走査電圧波形の正極性側の選択電圧Ｖ２と信号電圧波形の正極性側の電圧Ｖ２が同じ電圧レベルで、走査電圧波形の負極性側の選択電圧−Ｖ２と信号電圧波形の負極性側の電圧−Ｖ２が同じ電圧レベルにする。こうすることで、駆動電圧のレベル数を図６に示した７レ電圧ベルから５電圧レベルに削減する。
【００５７】
次に、使用する液晶の特性について説明する。図４は、液晶に印加する実効電圧と輝度の光学特性を示す図であり、Ｖｔ１とＶｔ２の電圧（しきい電圧）は、液晶に印加された実効電圧に応じて、液晶表示装置の画素が明るい状態から暗くなり始める状態に変化する電圧を示し、Ｖｓ１とＶｓ２（飽和電圧）は液晶に印加された実効電圧に応じて、液晶表示装置の画素が次第に暗くなって行き、暗くなった状態の電圧を示す。そして、液晶１はしきい電圧の低いもので、液晶２はしきい電圧が高いものである。
【００５８】
このような特性の液晶の中で本発明では液晶２を使う。この液晶は、比較的Ｖｔ２の電圧は高いが（Ｖｓ２／Ｖｔ２）が比較的小さく、走査電極の数が増えてもコントラストを確保したまま駆動できるものである。液晶２は、Ｖｔ２が約２．２ボルト、Ｖｓ２が約２．３１で、（Ｖｓ２／Ｖｔ２）＝１．０５である。
【００５９】
そして、本実施形態においては、上記した本発明の駆動方法と液晶２のような特性の液晶を組み合わせる事で、駆動電圧を低く抑えて、コントラストの高い液晶表示装置を実現することができた。以下に、より具体的に説明する。
【００６０】
例えば、走査電極の数を６４本とした場合で説明すると、上記の本発明の駆動方法を用いた場合に液晶に印加する電圧は、Ｖｃ＝０とすると、Ｖ２は約４．１ボルト、Ｖ１は約２．０５ボルトになる。この時の液晶に印加される実効電圧の（オン電圧／オフ電圧）は約１．１０５になり、（Ｖｓ２／Ｖｔ２）＝１．０５＜１．１０５を満足しているので十分なコントラストが確保できる。
【００６１】
また、走査電極の数を１２０本とした場合で説明すると、上記の本発明の駆動方法を用いた場合に液晶に印加する電圧は、Ｖｃ＝０とすると、Ｖ２は約４．４ボルト、Ｖ１は約２．２ボルトになる。この時の液晶に印加される実効電圧の（オン電圧／オフ電圧）は約１．０６になり、（Ｖｓ２／Ｖｔ２）＝１．０５＜１．０６を満足しているので十分なコントラストが確保できる。
【００６２】
（走査電極側駆動回路の構成例）
次に、図９Ａを用いて、図５の走査線ドライバ５２に相当する本実施形態の走査電極側駆動回路（Ｙドライバ）２２０について説明する。なお、本実施形態では走査電極の数を１２０本として説明する。走査電極側駆動回路２２０は、ＭＰＵ等からの表示データや制御信号を受け、液晶表示装置を駆動するのに必要なタイミング信号や表示データを生成する制御回路（図示省略）からの信号によって同図に示すように、フレーム開始パルスＹＤやラッチパルスＬＰなどを基にフィールド毎の走査電極の電圧選択の列パターンを作成するコード発生部２２１や、後述する種々の回路を有する半導体集積回路である。
【００６３】
本実施形態では、走査電極Ｙ１〜Ｙｎの印加電圧は、選択期間においてＶ２または−Ｖ２、非選択期間においては０Ｖであり、合計で３電圧レベルあるので、電圧セレクタ２２２に対する選択制御情報は各走査電極Ｙ１〜Ｙｎ毎２ビットが必要である。このため、複数ライン同時選択のためのコード発生部２２１は、フィールド計数カウンタ（図示省略する）と第１および第２シフトレジスタ２２３、２２４をフレーム開始パルスＹＤで初期化した後、第１フィールドに各走査電極に印加する選択電圧の電圧選択の列パターンを示す２ビットの電圧選択コードＤ０、Ｄ１を直並列変換用の第１シフトレジスタ２２３および第２シフトレジスタ２２４に転送する。第１シフトレジスタ２２３および第２シフトレジスタ２２４は、それぞれ走査電極の本数に対応した１２０ビットシフトレジスタであり、第１シフトレジスタ２２３は下位ビットの電圧選択コードＤ０を、第２シフトレジスタ２２４は上位ビットの電圧選択コードＤ１をそれぞれ同一のシフトクロックＣＫにより格納する。シフトクロックＣＫは、コード発生部２２１のタイミング生成回路（図示省略する）により発生する。シフトレジスタは、シフトクロックＣＫに対して単一の２４０ビットのシフトレジスタがあるのではなく、シフトクロックＣＫに対して並列の１２０ビットのシフトレジスタ２２３、２２４が設けられているので、ラッチパルスＬＰにより低い周波数で動作させることができ、極めて低消費電力が可能となっている。
【００６４】
第１シフトレジスタ２２３および第２シフトレジスタ２２４の各ビットの電圧選択コードＤ０、Ｄ１は、シフトクロックＣＫの発生を契機に隣接ビットにシフトされ、選択時間Δｔだけ出力維持される。このシフトレジスタの出力はレベルシフタ２２５へ供給され、その低論理振幅レベルから高論理振幅レベルへ変換される。レベルシフタ２２５から出力される高論理振幅レベルの電圧選択コードＤ０、Ｄ１は同時にレベル変換された液晶交流化信号ＦＲと共に、波形形成部としてのデコーダ２２７に供給され、選択制御信号が生成される。この選択制御信号で電圧セレクタ２２２が開閉制御されることにより各走査電極Ｙ１〜Ｙｎへ、上記図１に示した印加電圧Ｖ２、Ｖｃ（０Ｖ）、−Ｖ２のいずれかが供給される。
【００６５】
図１０は、電圧セレクタ２２２のブロック図である。電圧セレクタ２２２は、後述する電源回路から供給される、電圧Ｖ２が供給されるアナログスイッチ２２２Ａと、電圧Ｖｃが供給されるアナログスイッチ２２２Ｂと、電圧−Ｖ２が供給されるアナログスイッチ２２２Ｃと、から構成されている。これらアナログスイッチには、それぞれ選択制御信号Ｑ２、Ｑ１、Ｑ０が入力されるようになっている。
【００６６】
本実施形態では、図９Ｂに示すように、複数の走査電極側駆動回路（Ｙドライバ１〜ｎ）をカスケード接続できるようにコード発生部２２１の機能を初段Ｙドライバ１と次段以降のＹドライバ２〜ｎとでセレクト端子ＭＳを使って変えることを前提としている。すなわち、初段Ｙドライバ１では、前述のフレーム開始パルスＹＤによる初期化後、前述の２つのシフタレジスタ２２３、２２４に向けて電圧選択コードを発生するタイミングに移るが、次段以降は、セレクト端子ＭＳが低レベル入力になっているため、電圧選択コードを発生するタイミングには自動的に移らない。次段以降のＹドライバ２〜ｎは、初段のキャリー信号（ＦＳ）をＦＳＩ入力端子から入力して初めて電圧選択コードを前述の２つのレジスタ２２３、２２４に向けて発生する。そして、最終段のＹドライバｎからのキャリー信号（ＦＳ）が出力されたときが、第１フィールドが終了するときである。このときはコントローラからは第２フィールドの開始信号は来ないので、最終段のＹドライバｎのキャリー信号（ＦＳ）を初段のＹドライバ１のＦＳＩ端子およびＸドライバのＦＳ端子に帰還し、第２フィールドの電圧選択コードを前述の２つのシフトレジスタ２２３、２２４に対して発生する。この後、前述した第１フィールドと同様に動作し、次に第２フィールド、第３フィールドと順次第４フィールドまでを終了し、次のフィールド（第１フィールド）の動作に移る。以上の機能は、コントローラに対する同時選択ライン数やＹドライバの端子数の制約を緩和し、従来の電圧平均化法の場合と同じ周波数のフレーム開始パルスＹＤ、ラッチパルスＬＰを使うことができる。
【００６７】
（信号電極側駆動回路の構成例）
次に、信号電極側駆動回路（Ｘドライバ）の構成を説明する。Ｘドライバは、図１１に示すような構成の半導体集積回路であり、相互にチップイネーブル出力ＣＥＯとチップイネーブル入力ＣＥＩを介してカスケード接続することができる。Ｘドライバは、図１１に示すように、アクティブ・ローの自動パワーセーブ回路としてのチップイネーブル・コントロール回路２５１と、主に制御回路（図示省略する）から供給される信号を基に所要のタイミング信号などを形成するタイミング回路２５３と、イネーブル信号Ｅの発生を契機に制御回路から転送される表示データＤＡＴＡ（１ビット、４ビット、または８ビット）をシフトクロックＸＳＣＬの立ち下る度に順次取り込み１走査ライン分の表示データＤＡＴＡを格納する入力レジスタ２５５と、入力レジスタ２５５からの１走査ライン分の表示データＤＡＴＡをラッチパルスＬＰの立ち下がりにより一括ラッチして１シフトクロックＸＳＣＬ以上の書込み時間をかけてフレームメモリ（ＳＲＡＭ）２５２のメモリマトリクスに書き込む書込みレジスタ２５６と、走査スタート信号ＹＤにより初期化され書込み制御信号ＷＲまたは読み出し制御信号ＲＤの印加の度にフレームメモリ２５２の行（ワード線）を順次選択する行アドレスレジスタ２５７と、フレームメモリ２５２よりの表示データと走査電極の電圧選択パターンとの組から対応する信号電極の駆動電圧情報を割り出す信号電圧割り出し回路２５８と、信号電圧割り出し回路２５８からの低論理振幅レベルの信号を高論理振幅レベルの信号に変換するレベルシフタ２５９と、レベルシフタ２５９から出力される高論理振幅レベルの電圧選択コード信号により、後述する図８に示した電圧Ｖ２、Ｖ１、Ｖｃ（０Ｖ）、−Ｖ１、−Ｖ２の５レベルからいずれかを選択して各信号電極Ｘ１〜Ｘｎに印加する電圧セレクタ２６０とを有している。
【００６８】
信号電圧割り出し回路２５８は、ラッチ回路２５８−１と、不一致数判定回路２５８−２と、ラッチ回路２５８−３とを備えて要る。図１２は、不一致数判定回路２５８−２を示すブロック図である。不一致数判定回路２５８−２は、不一致数データａ０，ｂ０、ａ１，ｂ１、ａ２，ｂ２、ａ３，ｂ３、がそれぞれ入力される排他的論理和ゲートＥＸ０、ＥＸ１、ＥＸ２、ＥＸ３を備える。これらの排他的論理和ゲートＥＸ０、ＥＸ１、ＥＸ２、ＥＸ３の出力は、デコーダ２５８−２１に入力されデコーダ２５８−２１で選択制御信号Ｑ０、Ｑ１、Ｑ２、Ｑ３、Ｑ４を生成する。
【００６９】
図１３は、電圧セレクタ２６０を示すブロック図である。上記した不一致数判定回路２５８−２で生成された選択制御信号Ｑ０、Ｑ１、Ｑ２、Ｑ３、Ｑ４は、ラッチ回路２５８−３とレベルシフタ２５９とを介して電圧セレクタ２６０に入力される。この電圧セレクタ２６０は、アナログスイッチ２６１、２６２、２６３、２６４、２６５を備え、それぞれに順次Ｖ２、Ｖ１、Ｖｃ、−Ｖ１、−Ｖ２が供給される。そして、アナログスイッチ２６１には上記した選択制御信号Ｑ４が、アナログスイッチ２６２に選択制御信号Ｑ３が、アナログスイッチ２６３に選択制御信号Ｑ２が、アナログスイッチ２６４に選択制御信号Ｑ１が、アナログスイッチ２６５に選択制御信号Ｑ０が入力される。これらアナログスイッチにより、５レベルの電圧が択一的に選択される。
【００７０】
（電源回路の構成例）
次に、図１６を用いて、信号電極側駆動回路と走査電極側駆動回路に５レベルの電圧を供給する電源回路について説明する。
【００７１】
この電源回路の入力電源電圧は、Ｖｃｃ（第１入力電位）、ＧＮＤ（第２入力電位）のみであり単一電源入力となっている。また水平走査期間毎に発生するパルスからなるラッチパルスＬＰが入力される。クロック形成回路２１は、ラッチパルスＬＰに基づき、チャージ・ポンプ回路に必要な、タイミングの異なるいくつかのクロック信号を形成するものであり、ＶｃｃおよびＧＮＤを電源とし、ＧＮＤを−Ｖ２としてこれを基準に他の電圧レベルを決定している。図１での説明では、Ｖｃ＝０Ｖとして説明したが、この電源回路の構成においては、各駆動電圧をＧＮＤ（０Ｖ）より正側の電圧として生成している。どちらの電位関係で液晶表示装置を駆動しても液晶に印加される実効電圧は同じであるが、正側のみの駆動電圧生成の方が電源回路の構成は簡単になる。
【００７２】
そして、同図に示すように、Ｖｃｃに昇圧回路２９Ａとレギュレータ２９Ｂを接続している。２倍昇圧回路２４は、ＧＮＤを基準にＶｃを２倍昇圧した正側の選択電圧Ｖ２をチャージ・ポンプ動作により発生する。また、１／２降圧回路２６、２７は、Ｖｃ−Ｖ２間を２等分した電圧であるＶ１、ＧＮＤ−Ｖｃ間を２等分した電圧である−Ｖ１をチャージ・ポンプ動作により発生する。
【００７３】
図１５は、チャージ・ポンプ回路の最も基本となる概念図である。同図においてＳＷａとＳＷｂとは連動スイッチであり、一方がＡ側に倒れている間は他方もＡ側に倒れている。また、図１５ではＳＷａ、ＳＷｂを機械的なスイッチで表したが、実際にはスイッチＳＷａ、ＳＷｂは、Ａ側との導通・遮断を制御するＭＯＳトランジスタと、Ｂ側との導通・遮断を制御するＭＯＳトランジスタの通常２つのトランジスタスイッチにより構成できる。
【００７４】
ＳＷａ、ＳＷｂがＡ側に切り替わっている間は、ポンピング・コンデンサＣｐはＶｂ−Ｖａの電圧で充電される。次いでＳＷａ、ＳＷｂがＢ側に切り替わると、Ｃｐに充電された電荷がバックアップ・コンデンサＣｂに転送される。このスイッチング動作を繰り返すことにより、Ｃｂに加わっている電圧、すなわち、Ｖｅ−Ｖｄ間の電圧はＶｂ−Ｖａ間の電圧とほぼ等しい値に近づく。このとき、Ｖｄがある定まった電圧である場合には、ＶｄよりＶｂ−Ｖａだけ高い電圧がＶｅに発生する。逆に、Ｖｅがある定まった電圧である場合には、ＶｅよりＶｂ−Ｖａだけ低い電圧がＶｄに発生する。以上がチャージ・ポンプ回路の基本動作である。同図に示すＶａ、Ｖｂ、Ｖｄ、Ｖｅをどこに接続するかによって、この回路が昇圧回路として機能したり、降圧回路として機能したりする。
【００７５】
このように、図１４に示す従来の電源回路に比べ、一点鎖線で囲まれた構成部においてコンデンサを１３個から６個へ削減できるという利点があり、回路構成を簡単にすることができる。
【００７６】
（電源回路の変形例）
図１７は、電源回路の変形例を示すブロック図である。この変形例は、図１６に示した電源回路において１／２降圧回路２６、２７を、抵抗Ｒ１、Ｒ２およびゲート２９Ｃからなる降圧手段、抵抗Ｒ３、Ｒ４およびゲート２９Ｄからなる降圧手段で置き換えたものであり、一点鎖線で囲まれた構成部のコンデンサを２個にすることができ、より回路構成を簡単にすることができる。
【００７７】
また、上記のような駆動方法とすることで、走査電極側駆動回路の駆動電圧振幅と信号電極側駆動回路の駆動電圧振幅を同じにできるために、図３に示すように１チップのＩＣ３１の中に、少なくとも走査電極側駆動回路（走査線ドライバ）３２と信号電極側駆動回路（信号線ドライバ）３３の２つをまとめる、あるいは、走査電極側駆動回路３２と信号電極側駆動回路３３の２つの他に制御回路３４や、先に説明した構成の電源回路３５等をまとめる、ように集積化することが可能になった。
【００７８】
このようにする事で、コントラストが高く、駆動電圧を低く抑え、しかも、駆動電圧レベル数を減らす事ができるため、液晶表示装置の電源回路、駆動回路、液晶パネル等のトータルでの消費電力を低減する事ができ、電源回路や駆動回路の簡略化もできる。また、走査線数を１２０本としても、ドライバＩＣの耐圧１０ボルト以下と、低くすることができ低コスト化も実現できる。また、図３に示すように、電源回路、制御回路、信号電極側駆動回路、走査電極側駆動回路等を１チップにまとめる事も可能になり、省スペース化も可能になる。
【００７９】
なお、実施形態１では、選択期間を４つに分散しているが、２Ｈ期間ずつまとめて２つに分散したり、特開平９−１５５５６に示すような分散方法でも良い。
【００８０】
また、上記の、走査電極側駆動回路、信号電極側駆動回路、電源回路等は、他の実施形態でも同様の考え方で応用できる。
【００８１】
（実施形態２）
本実施形態による液晶表示装置は、実施形態１と同様な構成であり、図５の液晶表示装置のブロック図に示すように走査電極５４と信号電極５３を有し、その間に液晶分子が１８０°以上ねじれ配向したＳＴＮ（スーパーツイステッドネマチック）型液晶を挟んて構成される。以下、実施形態１と同様に、電圧を印加すると黒になる反射型液晶表示装置を例にして説明する。
【００８２】
図２は本実施形態の駆動波形を示す図である。本実施形態の駆動方法は、４本の走査電極（４ライン）ずつ同時に選択し、４ライン単位で順次選択を行う駆動方法であり、実施形態１と同様に、同時に選択する走査電極にはある期間で互いに直交するような正規直交行列に基づいて選ばれる信号極性の選択電圧が同時に与えられる。但し、実施形態１は１フレーム期間（１Ｆ）に選択期間（Ｈ）を分散したのに対し、実施形態２は実施形態１にて１フレーム期間中に印加されていた４つの選択電圧１ｈ〜４ｈを一つにまとめて、選択期間（Ｈ）を構成した一例を各々示している。Ｙ１〜Ｙ８が走査電圧波形で、これが、図５の液晶表示装置のブロック図に示すＹ１〜Ｙ８の各走査電極５４に印加される。そして、Ｘ１が信号電圧波形で、図５のＸ１の信号電極上に示す表示をした場合の信号電極５３に印加される信号電圧波形を示している。
【００８３】
本発明の駆動方法においては、図２に示すように走査電圧波形の選択電圧と信号電圧波形の電圧振幅を同じにしている。具体的には、Ｖｃを基準（例えば０Ｖ）として、走査電圧波形の正極性側の選択電圧Ｖ２と信号電圧波形の正極性側の電圧Ｖ２が同じ電圧レベルで、走査電圧波形の負極性側の選択電圧−Ｖ２と信号電圧波形の負極性側の電圧−Ｖ２が同じ電圧レベルにする。こうすることで、駆動電圧の電圧レベル数を、図６に示すような７電圧レベルから５電圧レベルに削減する。
【００８４】
次に、使用する液晶の特性について説明する。図４は、液晶に印加する実効電圧と輝度の光学特性を示す図で、Ｖｔ１とＶｔ２の電圧（しきい電圧）は液晶に印加された実効電圧に応じて、液晶表示装置の画素が明るい状態から暗くなり始める状態に変化する電圧を示し、Ｖｓ１とＶｓ２（飽和電圧）は液晶に印加された実効電圧に応じて、液晶表示装置の画素が次第に暗くなって行き、暗くなった状態の電圧を示す。そして、液晶１はしきい電圧の低いもので、液晶２はしきい電圧が高いものである。
【００８５】
このような特性の液晶の中で本発明では液晶２を使う。この液晶は、比較的Ｖｔ２の電圧は高いが（Ｖｓ２／Ｖｔ２）が比較的小さく、走査電極のライン数が増えてもコントラストを確保したまま駆動できるものである。液晶２は、Ｖｔ２が約２．２ボルト、Ｖｓ２が約２．３１で、（Ｖｓ２／Ｖｔ２）＝１．０５である。
【００８６】
そして、本実施形態では、上記の駆動方法と液晶２のような特性の液晶を組み合わせる事で、駆動電圧を低く抑えて、コントラストの高い液晶表示装置を実現することができた。以下に、より具体的に説明する。
【００８７】
例えば、走査電極の数を６４本とした場合で説明すると、上記の駆動方法で液晶に印加する電圧は、Ｖｃ＝０とした場合、Ｖ２は約４．１ボルト、Ｖ１は約２．０５ボルトで駆動した。この時の液晶に印加される実効電圧の（オン電圧／オフ電圧）は約１．１０５になり、（Ｖｓ２／Ｖｔ２）＝１．０５＜１．１０５を満足しているので十分なコントラストが確保できる。
【００８８】
また、走査電極の数を１２０本とした場合で説明すると、上記の本発明の駆動方法を用いた場合に液晶に印加する電圧は、Ｖｃ＝０とすると、Ｖ２は約４．４ボルト、Ｖ１は約２．２ボルトになる。この時の液晶に印加される実効電圧の（オン電圧／オフ電圧）は約１．０６になり、（Ｖｓ２／Ｖｔ２）＝１．０５＜１．０６を満足しているので十分なコントラストが確保できる。
【００８９】
また、上記のような駆動方法とすることで、走査電極側駆動回路から出力する走査電圧振幅と信号電極側駆動回路から出力する信号電圧振幅を同じにできるために、図３に示すように１チップのＩＣ３１の中に、少なくとも走査電極側駆動回路（走査線ドライバ）３２と信号電極側駆動回路（信号線ドライバ）３３の２つをまとめる、あるいは、走査電極側駆動回路３２と信号電極側駆動回路３３の２つの他に制御回路３４や、先に説明した構成の電源回路３５等をまとめる、ように集積化することが可能になった。
【００９０】
このようにする事で、コントラストが高く、駆動電圧を低く抑え、しかも、駆動電圧レベル数を減らす事ができるため、液晶表示装置の電源回路、駆動回路、液晶パネル等のトータルでの消費電力を低減する事ができ、電源回路や駆動回路の簡略化もできる。また、走査線数を１２０本としても、ドライバＩＣの耐圧１０ボルト以下と、低くすることができ低コスト化も実現できる。また、図３に示すように、電源回路、制御回路、信号電極側駆動回路、走査電極側駆動回路等を１チップにまとめる事も可能になり、省スペース化も可能になる。
【００９１】
（実施形態３）
図７は本実施形態の駆動波形を示す図である。本実施形態の駆動方法は、７本の走査電極（７ライン）ずつ同時に選択し、７ライン単位で順次選択を行う駆動方法であり、実施形態１と同様に、同時に選択する走査電極にはある期間で互いに直交するような正規直交行列に基づいて選ばれる信号極性の選択電圧が同時に与えられる。本実施形態３は、実施形態１と同様に１フレーム期間（１Ｆ）に選択期間（Ｈ）を分散させるように構成したものである。本実施形態の液晶表示装置は、図５のブロック図に示した構成と同様であるため同図を用いて説明する。
【００９２】
走査電極５４（Ｙ１〜Ｙｎ）を内面に形成した基板と信号電極５３（Ｘ１〜Ｘｎ）を内面に形成した基板とを対向させ、この一対の基板間に液晶分子が１８０°以上のねじれ配向を有するＳＴＮ（スーパーツイステッドネマチック）型液晶を挟持した液晶表示装置である。この液晶表示装置は一対の基板の外側に各々偏光板を配置し、少なくとも一方の偏光板と基板との間には位相差板が配置される。なお、本実施形態では、視認側と反対側の偏光板の外側に反射板が配置され、液晶に電圧を印加すると黒表示になる反射型液晶表示装置を例にして説明する。また、図５における走査線ドライバ５２（走査電極側駆動回路やＹドライバともいう）は走査電極５４に下記に説明する走査電圧波形を印加し、信号線ドライバ５１（信号電極側駆動回路やＸドライバともいう）は信号電極５３に下記に説明する信号電圧波形を印加するものであり、走査電極５４と信号電極５３の交点に画素がマトリクス状に形成され、走査電圧波形と信号電圧波形の差電圧により画素位置の液晶に実効電圧が印加され、その実効電圧値が液晶のしきい値を超えて電圧印加されるとオン表示（黒表示）、しきい値以下の実効電圧が印加されるとオフ表示（白表示、但しカラーフィルタ付きの場合はその色表示）となる。なお、透過型表示装置として液晶表示装置を構成し、液晶のしきい値を超えた実効電圧印加でオフ表示、しきい値より低い実効電圧印加でオフ表示としても構わない。
【００９３】
図７に示した駆動方法は、７本の走査電極（７ライン）ずつを同時に選択し、７ライン単位で順次選択する駆動方法（Ｍｕｌｔｉ−Ｌｉｎｅ　Ｓｅｌｅｃｔｉｏｎ法）である。この方法により、信号電極に出力される電圧レベル数が、従来であれば９電圧レベル必要だったが、本発明では５電圧レベルへ削減することができる。
【００９４】
まず、走査電極を複数本ずつ同時に選択する駆動方法において電圧レベル数を削減する場合の一般的な手法を説明する。
【００９５】
同時に選択する走査電極の本数ｈの内、ｅ本を仮想走査電極（仮想ライン）とし、この仮想走査電極のラインの画素の表示データと走査電極の電圧選択パターン（選択電圧の信号極性パターン）との一致・不一致を制御することにより、全体の一致・不一致数を制御し、信号電極へ印加する信号電圧のレベル数を削減する。不一致数をＭｉ、Ｖｃを適当な定数とすると、
2004004617.tif 000003
【００９６】
例えば、本実施形態のようにサブグループがｈ＝８で、同時選択する走査電極を８ラインとして電圧レベルを削減しない場合の電圧レベルは、例えば−Ｖ４、−Ｖ３、−Ｖ２、−Ｖ１、０、Ｖ１、Ｖ２、Ｖ３、Ｖ４の９レベル必要であるのに対し、８ラインのうちの１ラインを仮想走査電極として実際は７ライン同時選択とする場合、仮想走査電極で偶数個の不一致となるように制御すると、下表１のようになる。
【００９７】
【表１】
2004004617.tif 000004
【００９８】
上記のように、元の電圧レベル数が９レベルであったものを５電圧レベルにすることができる。図８は、例えば−Ｖ４、−Ｖ３、−Ｖ２、−Ｖ１、０、Ｖ１、Ｖ２、Ｖ３、Ｖ４の９レベルの元の電圧レベルの奇数番目のレベルをＶａ、Ｖｂ、Ｖｃ、Ｖｄ、Ｖｅの５つの信号電極への印加電圧に適用した例を示している。
【００９９】
なお、上記の仮想走査電極は、通常表示しなくてもよいので、必ずしも現実に設ける必要はないが、設ける場合には表示に影響しない部分に設けるとよい。
【０１００】
このように同時に選択する走査電極には、正規直交行列に基づき、ある期間で互いに直交するような信号極性の選択電圧が同時に与えられる。図７に示した駆動方法においては、１ラインを選択する選択期間（Ｈ）は１フレーム期間（１Ｆ）内に周期的に到来するように分散されており、１フレームを構成する１ｆ〜８ｆの８フィールドの各々において、各ラインが一回選択される。同時選択する走査電極は８ラインであるが、１ラインが仮想走査電極とされて、７ラインに同時に選択電圧が印加されている。８ライン同時選択であるので、１フレーム内が８フィールドからなり、各走査電極は１フレーム内で８回選択される。Ｙ１〜Ｙ８が走査電圧波形で、これが、図５の液晶表示装置のブロック図に示すＹ１〜Ｙ８の各走査電極に印加される。そして、Ｘ１が信号電圧波形で、図５のＸ１の信号電極上に示す表示をした場合の信号電極に印加される電圧波形を示している。
【０１０１】
本実施形態においては、上記した実施形態１および実施形態２と同様に、走査電圧波形の選択電圧と信号電圧波形の電圧振幅を同じにする。具体的には、Ｖｃを基準（例えば０Ｖ）として、走査電圧波形の正極性側の選択電圧Ｖ４と信号電圧波形の正極性側の電圧Ｖ４が同じ電圧レベルで、走査電圧波形の負極性側の選択電圧−Ｖ４と信号電圧波形の負極性側の電圧−Ｖ４を同じ電圧レベルにする。こうすることで、駆動電圧のレベル数を従来の駆動方法では１１電圧レベル（選択電圧数＋信号電圧数）が必要となるところを、５電圧レベルに削減することができる。
【０１０２】
なお、本実施形態では、液晶として図４に示した液晶２を用いる。この液晶２は、比較的Ｖｔ２の電圧は高いが（Ｖｓ２／Ｖｔ２）が比較的小さく、走査線数が増えてもコントラストを確保したまま駆動できるものである。液晶２は、Ｖｔ２は約２．２ボルト、Ｖｓ２は約２．３１で、（Ｖｓ２／Ｖｔ２）＝１．０５である。本実施形態においては、上記の駆動方法と液晶２のような特性の液晶を組み合わせる事で、駆動電圧を低く抑えて、コントラストの高い液晶表示装置を実現した。以下に、より具体的に説明する。
【０１０３】
例えば、走査電極の数を２０３本とした場合で説明すると、上記の本発明の駆動方法を用いた場合に液晶に印加する電圧は、Ｖｃ＝０とすると、Ｖｔｈ＝２．２Ｖ、Ｖ４が約５．６６Ｖ、Ｖｔｈ＝１．７Ｖ、Ｖ４が約４．３７Ｖになる。この場合も、実効電圧の（オン電圧／オフ電圧）は約１．０５６になり、（Ｖｓ２／Ｖｔ２）＝１．０５＜１．０５６を満足しており十分なコントラストが確保できる。
【０１０４】
また、上記のような駆動方法とすることで、走査電極側駆動回路の駆動電圧振幅と信号電極側駆動回路の駆動電圧振幅を同じにできるために、図３に示すように１チップのＩＣ３１の中に、少なくとも走査電極側駆動回路（走査線ドライバ）３２と信号電極側駆動回路（信号線ドライバ）３３の２つをまとめる、あるいは、走査電極側駆動回路３２と信号電極側駆動回路３３の２つの他に制御回路３４や、先に説明した構成の電源回路３５等をまとめる、ように集積化することが可能になった。
【０１０５】
なお、本実施形態では、７ライン同時選択を８フィールドに亘って選択パルスを分散させたが、図１８に示すように、選択パルスを分散させずに、所定期間に同時選択された走査電極の７ラインを連続して選択し、同一の走査電極に与える１Ｆ期間内の選択期間を連続して設け、７ラインの連続繰り返し選択終了後に次の７ラインを同時選択するような、同時選択と順次選択を行う選択期間の非分散型の駆動方法を用いてもよい。
【０１０６】
本実施形態で用いる信号電極側駆動回路においては、上記したように７ライン同時選択駆動方式を採用している都合上、１水平期間毎７ラインに亘る表示データと走査電極の電圧選択の列パターンの行列式から信号電極電位を決定するよう設定されている。
【０１０７】
また、本実施形態においては、電圧レベルを図８に示すＶ４、Ｖ２、ＶＣ、−Ｖ２、−Ｖ４を選択するように設定したが、Ｖ３、Ｖ１、ＶＣ、−Ｖ１、−Ｖ３を選択するように設定することも可能である。
【０１０８】
本実施形態によれば、このような構成を備えることで、コントラストが高く、駆動電圧を低く抑え、しかも、駆動電圧レベル数を減らす事ができるため、液晶表示装置の電源回路、駆動回路、液晶パネル等のトータルでの消費電力を低減する事ができ、電源回路や駆動回路の簡略化もできる。また、走査線数を２０３本としても、ドライバＩＣの耐圧１２ボルト以下と、低くすることができ低コスト化も実現できる。また、図３に示すように、電源回路、制御回路、信号電極側駆動回路、走査電極側駆動回路等を１チップにまとめる事も可能になり、省スペース化も可能になる。
【０１０９】
なお、上記実施形態１〜３において、（全走査電極数）／（同時に選択する走査電極数）の演算において余りが出る場合は、余りの走査電極についても、同時に選択する走査電極数分有るものとみなして信号電極の信号電圧を選択して駆動する。
【０１１０】
（実施形態４）
実施形態１〜実施形態３において説明した液晶表示装置に、少なくとも走査電極側駆動回路と信号電極側駆動回路の２つをまとめる、あるいは、走査電極側駆動回路と信号電極側駆動回路の２つの他に制御回路、電源回路等をまとめる、ように集積化して構成されたドライバＩＣ（図３のドライバＩＣ３１）を実装した構造を、図１９を用いて説明する。
【０１１１】
図１９において、１３０４は実施形態１、２にて説明した走査電極と信号電極がマトリクス状に形成された液晶パネルである。１３０４ａ、１３０４ｂは、内面にそれぞれ走査電極、信号電極を形成したガラス等の一対の基板である。基板１３０４ａに形成された一方の電極は、図示しない上下導通材により基板１３０４ｂ上に形成された電極配線に接続される。１３２２は先に説明した駆動ＩＣ１３２４を搭載したフレキシブルテープである。ドライバＩＣ１３２２から出力される走査電圧、信号電圧の出力端子は、基板１３０４ｂの端部に集中配置された走査電極及び信号電極の入力端子と、異方性導電膜を介して電気的に接続されると共に、テープ１３２２も基板１３０４ｂに接合される。なお、フレキシブルテープを用いずに、基板１３０４ｂ上にドライバＩＣ３２２をＣＯＧ実装法により直接実装しても良い。
【０１１２】
このように、ドライバＩＣが１チップになることにより、実装構造が簡略化され、部品点数の減少、実装工程の簡単化、装置の小型化ができる。
【０１１３】
（実施形態５）
実施形態１、２、３に示すような駆動方法による液晶表示装置を携帯電話や小型情報機器等の電子機器の表示装置として使用する事で、表示品質が良く、低消費電力、低コスト、省スペースの電子機器が実現できる。
【０１１４】
図２０は、それぞれ本発明の液晶表示装置を使った電子機器の例を示す外観図である。図２０Ａは携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の反射型液晶表示装置を用いた液晶表示部である。図２０Ｂは、腕時計型電子機器を示す図である。１１００は時計本体を示している。１１０１は本発明の反射型液晶表示装置を用いた液晶表示部である。この液晶表示装置は、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
【０１１５】
図２０Ｃは、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の液晶表示装置を用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、駆動電圧の低いＩＣ化された駆動回路とすることにより、電池寿命を延ばすことが出来る。また、１チップのドライバＩＣ化により部品点数が大幅に減り、より軽量化・小型化できる。
【０１１６】
尚、上記実施形態１から５では同時に選択するライン数を４ラインと７ラインの場合で説明しているが、同時選択ライン数は２、３、５、６、８、・・・と何ラインにしても、走査電圧波形の電圧振幅と信号電圧波形の電圧振幅を同じにする事で、同様の駆動方法ができる。
【０１１７】
また、駆動する走査電極数を６４と１２０と２０３で、液晶２のタイプとの組み合わせで説明したが、走査電極数は６４以下でも６４以上でも、低消費電力化や低コスト化を可能にする。また、液晶１のような低電圧液晶との組み合わせによってより低消費電力化が可能になる。
【０１１８】
また、２値表示（オン表示／オフ表示）による説明をしたが、選択期間に信号電極に印加する電圧波形をパルス幅階調（ＰＷＭ）した場合や、フレーム階調（ＦＲＣ）した場合等の階調表示の場合にも同様に実現できる。
【０１１９】
また、液晶パネルの液晶として反射型ＳＴＮ型を例示してきたが、液晶はこれに限定されるものではなく、強誘電型や反強誘電型などの双安定性を有する液晶や、高分子分散型液晶や、ＴＮ型液晶や、ネマチック液晶など、種々用いることができる。また、液晶パネルは、反射型を例にして説明したが、透過型液晶パネルにおいても本発明を用いることができる。
【０１２０】
また、液晶パネルは単純マトリクス型液晶パネルを例として説明してきたが、一方のパネル基板上に画素電極をマトリクス配置し、これに二端子型非線形素子からなるスイッチング素子を接続し、走査電極と信号電極との間に液晶層と二端子型スイッチング素子が電気的に直列接続されるアクティブマトリクス型液晶パネルとして構成し、本発明の駆動方法を用いてもよい。
【０１２１】
なお、Ｍｕｌｔｉ−ｌｉｎｅ　Ｓｅｌｅｃｔｉｏｎ法による駆動方法においては、走査電極に印加する選択電圧の信号極性は、正規直交行列に基づいて決定される。この信号極性とは、走査電圧の非選択電圧Ｖｃを基準とした場合の信号極性である。Ｖｃ＝０Ｖとすると、正極性の選択電圧と負極性の選択電圧が正規直交行列に基づいて決定される。しかし、すべての走査電圧をＧＮＤ電位からプラス電位あるいはマイナス電位として駆動電圧を生成することもでき、その場合はＶｃ≠０Ｖであるので、このＶｃから正極性側と負極性側に生成された選択電圧から、正規直交行列に基づいて選ぶことになる。
【０１２２】
以上述べたように、実施形態１から実施形態５の液晶表示装置の駆動方法と駆動回路によれば、駆動電圧を低く抑え、しかも、駆動電圧レベル数を減らす事ができるため、液晶表示装置の電源回路、駆動回路、液晶パネル等のトータルでの消費電力を低減する事ができ、電源回路や駆動回路の簡略化もできる。また、液晶の特性を最適化する事でコントラストも向上する。また、ドライバＩＣの耐圧を低くすることができ低コスト化も実現できる。また、電源回路、制御回路、信号電極側駆動回路、走査電極側駆動回路等を１チップにまとめる事も可能になり、省スペース化も可能になる。また、本発明の電子機器は、本発明の駆動方法、駆動回路を用いた液晶表示装置を組み込んでいるため、表示品質が良く、低消費電力、低コスト、省スペースの電子機器が実現できた。
【０１２３】
（実施形態６）
図２１から図２４は、本発明の実施形態６を示している。本実施形態は、実施形態１〜３のいずれかの駆動方法を用いた液晶表示装置のパネル構造を説明するものである。尚、図２１は液晶装置の外観を示し、図２２はこの液晶装置の第１基板上の信号電極等の平面レイアウトを示し、図２３は、この液晶装置の第２基板上の走査電極等の平面レイアウトを示しており、図２４は、これらの電極の具体的な構成例を拡大して示している。
【０１２４】
図２１に示すように、実施形態６に係る液晶装置は、第１基板１（図１９の１３０４ａに相当）及び第２基板２（図１９の１３０４ｂに相当）が対向配置されており、両基板間にはＳＴＮ型液晶が封入されている。平面的に見て液晶が封入された両基板の中央には、実際に画像が表示される画像表示領域３が規定され、この周囲に額縁領域４が規定されている。額縁領域４における第１基板１上の実装領域１ａには、１チップ構造の駆動回路１００が搭載されている。このドライバＩＣ１００は、図３のドライバＩＣ３１、図１９の１３２４に相当するドライバＩＣである。
【０１２５】
図２１及び図２２に示すように、画像表示領域３における第１基板１上には、複数の信号電極１０が走査電極２０と多重マトリクスを構成するように配置されている。特に各信号電極１０は、画素対応して設けられた複数の画素電極部分１０ａとこれらと接続する信号配線部分１０ｂとから構成されており、Ｙ方向に伸延している。これに対し、図２１及び図２３に示すように、画像表示領域３における第２基板２上には、複数の走査電極２０が、１ラインの走査電極が複数の信号電極１０にそれぞれ接続された複数の画素電極部分１０ａと各々重なるように配置されている。即ち各走査電極はＸ方向に伸延している。走査電極２０と信号電極１０は、図５における走査電極５４と信号電極５３に相当するものである。
【０１２６】
図２１及び図２２に示すように第１基板１上において、１チップ構造の駆動回路１００は、信号電極１０の一端側（図中下側）に位置する実装領域１ａに取り付けられており、信号電極１０及び走査電極２０に対し、信号電圧波形及び走査電圧波形を各々所定タイミングで供給することにより、これらの電極を駆動する。より具体的には、図２１に示した外部入力端子５を介して、外部回路から所定フォーマットの表示データが駆動回路１００に供給され、この表示データに基づいて駆動回路１００が実施形態１乃至５のいずれかの駆動を行うことにより、画像表示領域３における画像表示が行われる。
【０１２７】
図２２に示すように、額縁領域４には、駆動回路１００に近い側にある信号電極１０の一端と駆動回路１００とを接続する複数の第１引き回し配線３１が配線されている。更に、額縁領域４には、第１基板１上に設けられた上下導通端子４０と駆動回路１００とを接続する複数の第２引き回し配線３２が配線されている。また、図２２及び図２３に示すように、額縁領域４における第１基板１及び第２基板２間には、第１基板１上に設けられた上下導通端子４０と第２基板２上で走査電極２０の額縁領域４内に延設された端部２０ａとを電気的接続する複数の上下導通材４１が設けられている。
【０１２８】
以上のように本実施形態によれば、額縁領域４において駆動回路１００に近い側にある信号電極１０の一端と駆動回路１００とが第１引き回し配線３１により接続されるので、第１引き回し配線３１については、画像表示領域３の周囲を殆ど引き回す必要はない（図２２参照）。即ち、第１引き回し配線３１の配線長は、基本的に非常に短くて済む。
【０１２９】
ここで図２４Ａに示すように、信号電極１０及び走査電極２０は、例えば２重マトリクス構造の場合には、走査信号Ｙ１、Ｙ２、…が供給される各走査電極２０の幅は、画像信号Ｘ１、Ｘ２、…が供給される２本の相隣接する信号電極１０からなるＹ方向に並ぶ画素配列に対向するように２画素分になる。他方、走査電極２０の総数は、多重マトリクス構造を持たない場合（即ち、走査電極と信号電極との交点に一対一対応して一画素が規定される、言わば１重マトリクス構造の場合）と比較して、１／２程度になる。また、図２４Ｂに示すように、信号電極１０及び走査電極２０は、例えば３重マトリクス構造の場合には、各走査電極２０の幅は、３本の相隣接する信号電極１０からなるＹ方向に並ぶ画素配列に対向するように３画素分になる。他方、走査電極２０の総数は、多重マトリクス構造を持たない場合と比較して、１／３程度になる。
【０１３０】
そして、一般には、信号電極１０の多重マトリクス構造がｎ（但し、ｎは２以上の自然数）重マトリクス構造の場合には、各走査電極２０の幅は、ｎ本の相隣接する信号電極１０からなるＹ方向の画素配列に対向するようにｎ画素分になり、走査電極２０の総数は、多重マトリクス構造を持たない場合と比較して１／ｎ程度になる。尚、図２４の具体例では画素電極部分１０ａと信号配線部分１０ｂとはＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜等の透明導電膜、Ａｌ（アルミニウム）膜等の不透明な導電膜などから一体的に形成されているが、例えば画素電極部分１０ａはＩＴＯ膜等の透明導電膜から形成し、信号配線部分１０ｂはＡｌ膜等の不透明な導電膜から形成するというようにこれらを別材料から形成することも可能である。
【０１３１】
そこで本実施形態では、これらの多重マトリクス構造に係る走査電極２０の幅及び総数に着目して、走査電極２０の端部２０ａに接続された上下導通材４１に接触する上下導通端子４０と駆動回路１００とが、図２２に示すように、第２引き回し配線３２により接続されるように構成する。これにより、第２引き回し配線３２の総数は、多重マトリクス構造を持たない場合と比較して１／ｎ程度に減ぜられる。例えば、画像表示領域３がＸ方向に１００画素且つＹ方向に１００画素あるとすると、第２引き回し配線３２は、５０本で足りる。
【０１３２】
よって、第２引き回し配線３２の額縁領域４に占める領域を全体として多重マトリクス構造を持たない場合と比較して１／ｎ程度に小さくできる。即ち、１チップ構造の駆動回路１００を用いているにも拘わらず、第２引き回し配線３２が引き回される額縁領域４の面積増加を極めて効率的に抑制できる。逆に、走査電極２０は、図２４に示したように各画素のｎ倍程度の幅を持ち、信号電極１０に比べて遥かに幅広に構成されるため、１チップ構造の駆動回路１００を用いることに伴う微細化を殆ど必要としない。
【０１３３】
以上の結果、図２２に示すように比較的配線長が短い第１引き回し配線３１と比較的総数が少ない第２引き回し配線３２により、額縁領域４を画像表示領域３に対して小さくすることが可能となる。これに加えて、第１基板１及び第２基板２の貼り合せ時の基板ずれ等を考慮して額縁領域４内に一定面積が必要な上下導通端子４０の総数についても、多重数ｎに応じて１／ｎ程度で済むので、額縁領域４を小さくするのが一層容易となる。
【０１３４】
そして、このように比較的配線長が短い第１引き回し配線３１と比較的総数が少ない第２引き回し配線３２により、駆動回路１００から走査電極２０及び信号電極１０に至るまでの配線抵抗の増加を抑えることができる。このため、配線抵抗の増加に起因する画像信号や走査信号の劣化を未然防止でき、比較的電圧供給性能の低い或いは耐圧の低い駆動回路１００でも十分に高品位の画像表示が可能となり、駆動用の消費電力の低減にも繋がる。
【０１３５】
この際、駆動回路１００により信号電極１０に供給される画像信号の１フレーム中の選択時間を多重数ｎに応じてｎ倍にできるため、デューティー比を下げることによっても駆動電圧を下げることができ、同時に画像表示領域３におけるコントラスト比や明るさも高くできる。加えて、このように構成される多重マトリクス構造の信号電極１０、第１引き回し配線３１及び第２引き回し配線３２、並びに１チップ構造の駆動回路１００は各々、既存の微細化技術で十分に作成可能であるので実践上も大変有利である。
【０１３６】
本実施形態では特に、図２３に示すように走査電極２０は、画像表示領域３の両側からその内部に向けて交互に櫛歯状に配線されている。従って、画像表示領域３の片側には、走査電極２０の総数の半分だけ上下導通材４１を設ければよく、図２１に示すように第１基板１上にも、画像表示領域３の両側に位置する額縁領域４部分に各々半分づつ第２引き回し配線３２を設ければよい。この結果、額縁領域４にバランスよく第２引き回し配線３２を配線できる。例えば、画像表示領域３がＸ方向に１００画素且つＹ方向に１００画素あるとすると、第２引き回し配線３２は、片側に、２５本で足りる。このようにＸ方向の両側のおける額縁領域をバランスよく狭めることが出来る。
【０１３７】
また、本実施形態では特に、画像表示領域３は、Ｘ方向よりもＹ方向に長い長方形であり、Ｙ方向の画素数がＸ方向の画素数よりも多いように信号電極１０及び走査電極２０が設けられている。ここで第１引き回し配線３１の総数及び長さについては、図２２から明らかなように画像表示領域３のＹ方向の長さによらずに各々一定にできる。また、第２引き回し配線３２の総数についても、Ｙ方向の画素数がｎ個増加する毎に１本の第２引き回し配線３２を設ければ良く（図２４参照）、第２引き回し配線３２の長さについても画像表示領域３のＹ方向の長さに応じた分だけ伸ばせば足りる（図２２参照）。従って、画像表示領域３がＹ方向に長くなる程有利となる。例えば、画像表示領域３がＸ方向に６０画素且つＹ方向に１２０画素あるとすると、第２引き回し配線３２は、３０本（片側に１５本ずつ）で足りる。特に、このようにＹ方向に長い液晶装置を構築すれば、携帯電話など装置外形に応じて縦長画面が好まれる用途に非常に適している。一般には、縦長の画面を得る為には、画像データの縦横変換処理などの余分な信号処理が必要となるが、本実施形態によれば、比較的簡単な構成により走査方向（Ｘ方向）が短い縦長の画面を従来通りの走査方式で駆動できるので実用上大変有利である。
【０１３８】
尚、本実施形態では、図２１に示したように、第１基板に駆動回路が、例えばＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ：チップオングラス）実装により搭載されている。或いは、リード端子を有するモールドパッケージ、フラットパッケージとして駆動回路１００が第１基板１上に搭載される。
【０１３９】
（実施形態７）
図２５は、本発明の実施形態７を示している。実施形態７は、上記した実施形態６と比べて駆動回路１００の取り付け方が異なるものであり、その他の構成については同様である。尚、図２５は液晶装置の外観を示している。
【０１４０】
即ち、図２５に示すように、実施形態７に係る液晶装置では、第１基板１上の所定個所に第１引き回し配線３１及び第２引き回し配線３２に接続された入力端子１ｂが設けられている。そして、図示しない１チップ構造の駆動回路は、専用コネクタ１０１により入力端子１ｂに接続されている。専用コネクタ１０１は、入力端子１ｂにおける端子ピッチと同一ピッチで絶縁層１０１ａに導電層１０１ｂが挟まれるように多数の絶縁層１０１ａと多数の導電層１０１ｂとが交互に積層されてなり、積層方向から見てＬ字型の断面形状を有する。従って、専用コネクタ１０１を用いて、第１基板１の下側や裏側に配置される配線基板に接続するのに適している。尚、専用コネクタ１０１の断面形状は、コの字型等でもよい。
【０１４１】
（実施形態８）
図２６は本発明の実施形態８を示している。本実施形態８は、上記した実施形態７と比べて駆動回路１００の取り付け方が異なるものであり、その他の構成については同様である。尚、図２６は液晶装置の外観を示している。
【０１４２】
即ち、図２６に示すように、本実施形態に係る液晶装置では、第１基板１上の所定個所に第１引き回し配線３１及び第２引き回し配線３２に接続された入力端子１ｃが設けられている。そして、１チップ構造の駆動回路１００’は、プリント基板などの配線基板２００上に搭載されており、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ：異方性導電膜）１０２により入力端子１ｃに接続されている。
【０１４３】
或いは、ＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ：テープ・オートメイテッド・ボンディング）基板或いはＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ：フレキシブル・プリント回路）基板上に１チップ構造の駆動回路を搭載し、ＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ：テープキャリアパッケージ）として第１基板１の入力端子１ｃに接続してもよい。
【０１４４】
尚、上述の各実施形態では、基板上に、例えば、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ　Ａｌｉｇｎｅｄ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。更に白黒表示／カラー表示の別に応じてカラーフィルタやブラックマトリクスを基板上に適宜設けてもよい。
【０１４５】
上述の各実施形態において、信号電極に替えて走査電極を多重マトリクス状に形成すると共に走査電極に替えて信号電極をストライプ状に形成し、走査電極が形成された側の基板上に１チップ構造の駆動回路を取り付けるようにしてもよい。ここで、上記した実施形態１〜３の駆動方法を実施形態６〜８へ適用すれば、電圧レベル数を削減できるため、多重マトリクス駆動を行なうドライバＩＣの耐圧を低くすることができる。しかも、ドライバＩＣの構成を簡略化することが可能となる。そして、このような構成の電気光学装置では、例えば携帯電話などのように、縦長表示を要求されるような表示パネルの走査ライン数の増加を抑制できるため、ドライバＩＣの１チップ化を行ない易いという利点がある。
【０１４６】
また上述の実施形態６〜８において、信号電極１０において、各画素毎に画素電極部分１０ａと信号配線部分１０ｂとの間に（図２２参照）、薄膜ダイオード素子等の２端子型非線形素子を直列に接続してアクティブマトリクス型液晶表示装置を構成してもよい。このように構成すれば、２端子型非線形素子を介して各画素電極部分１０ａをスイッチング駆動すること即ちアクティブマトリクス駆動を、実施形態１〜３の駆動方法により行うことが可能となり、特にコントラスト比を高められる。
【０１４７】
更に上述の各実施形態は、走査電極及び信号電極によるマトリクス駆動方式を行う電気光学装置であれば、ＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、プラズマディスプレイ装置等の液晶装置以外の各種の電気光学装置に応用可能である。
【０１４８】
本発明の電気光学装置は、上述した各実施形態に限られるものではなく、本願明細書の全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置の実施形態１を示す駆動方法の一例を示す駆動波形図。
【図２】本発明に係る液晶表示装置の実施形態２を示す駆動方法の一例を示す駆動波形図。
【図３】本発明に係る駆動回路の一例を示すブロック図。
【図４】液晶に印加する実効電圧と輝度の光学特性の一例を示す図。
【図５】液晶表示装置の一例を示すブロック図。
【図６】従来の液晶表示装置の駆動方法を示す駆動波形図。
【図７】本発明に係る駆動方法の実施形態３を示す駆動波形図。
【図８】本発明に係る駆動方法の実施形態３で採用する電圧レベルを示す説明図。
【図９】Ａは、本発明に係る液晶表示装置の走査電極側駆動回路（Ｙドライバ）のブロック図。Ｂは、複数の走査電極側駆動回路（Ｙドライバ）をカスケード接続した結線図。
【図１０】走査電極側駆動回路における電圧セレクタのブロック図。
【図１１】本発明に係る液晶表示装置の信号電極側駆動回路（Ｘドライバ）のブロック図。
【図１２】本発明に係る信号電極側駆動回路（Ｘドライバ）における不一致数判定回路図。
【図１３】本発明に係る信号電極側駆動回路（Ｘドライバ）における電圧セレクタのブロック図。
【図１４】従来の液晶表示装置の駆動に用いる電源回路のブロック図。
【図１５】本発明に係る電源回路のチャージ・ポンプ動作を説明する回路図。
【図１６】本発明に係る電源回路を示すブロック図。
【図１７】本発明に係る電源回路の変形例を示すブロック図。
【図１８】実施形態３の駆動方法の変形例を示す駆動波形図。
【図１９】本発明の実施形態４である液晶表示装置に駆動ＩＣを実装した構造を示す斜視図。
【図２０】本発明の実施形態５である電子機器を示す図。
【図２１】本発明の実施形態６を示す液晶装置の外観斜視図。
【図２２】実施形態６を構成する第１基板の平面図。
【図２３】実施形態６を構成する第２基板の平面図。
【図２４】実施形態６を構成する信号電極および走査電極の具体例を示す拡大平面図。
【図２５】本発明の実施形態７を示す液晶装置の外観斜視図。
【図２６】本発明の実施形態８を示す液晶装置の外観斜視図。
【図１】
2004004617.tif 000005
【図２】
2004004617.tif 000006
【図３】
2004004617.tif 000007
【図４】
2004004617.tif 000008
【図５】
2004004617.tif 000009
【図６】
2004004617.tif 000010
【図７】
2004004617.tif 000011
【図８】
2004004617.tif 000012
【図９】
2004004617.tif 000013
【図１０】
2004004617.tif 000014
【図１１】
2004004617.tif 000015
【図１２】
2004004617.tif 000016
【図１３】
2004004617.tif 000017
【図１４】
2004004617.tif 000018
【図１５】
2004004617.tif 000019
【図１６】
2004004617.tif 000020
【図１７】
2004004617.tif 000021
【図１８】
2004004617.tif 000022
【図１９】
2004004617.tif 000023
【図２０】
2004004617.tif 000024
【図２１】
2004004617.tif 000025
【図２２】
2004004617.tif 000026
【図２３】
2004004617.tif 000027
【図２４】
2004004617.tif 000028
【図２５】
2004004617.tif 000029
【図２６】
2004004617.tif 000030