(57)【要約】【課題】３レベル電力変換装置において、ゲ−トブロック時に、中間電位Ｃ側の自己消孤型半導体素子のフライホイ−ルダイオ−ドに、過渡的にＰ−Ｎ間直流電圧（２Ｅ（Ｖ））が印加され、当該フライホイ−ルダイオ−ドが過電圧破壊される恐れがある。【解決手段】電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子２ａ〜２ｈを使用した３レベル電力変換装置において、各自己消孤型半導体素子のゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇの接合容量を、他のフライホイ−ルダイオ−ド３ａ，３ｄ，３ｅ，３ｈの接合容量より、等価的に大きくし、前記中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに前記中間電位より高い電圧がかからないようにした。【選択図】        図１
2004312902.tif 000002
【特許請求の範囲】
【請求項１】
電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した３レベル電力変換装置において、各自己消孤型半導体素子のゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、等価的に大きくし、前記中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに前記中間電位より高い電圧がかからないようにしたことを特徴とする３レベル電力変換装置。
【請求項２】
電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した３レベル電力変換装置において、中間電位側の自己消孤型半導体素子のフライホイ−ルダイオ−ドの接合容量を、他の電位側の自己消孤型半導体素子のフライホイ−ルダイオ−ドの接合容量より、等価的に大きくし、前記中間電位側の自己消孤型半導体素子のフライホイ−ルダイオ−ドに前記中間電位より高い電圧がかからないようにしたことを特徴とする３レベル電力変換装置。
【請求項３】
請求項１または請求項２に記載の３レベル電力変換装置において、中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに分圧コンデンサを並列接続することにより、中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、等価的に大きくし、前記中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに前記中間電位より高い電圧がかからないようにしたことを特徴とする３レベル電力変換装置。
【請求項４】
請求項１または請求項２に記載の３レベル電力変換装置において、各フライホイ−ルダイオ−ドに分圧コンデンサを並列接続すると共に、中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの分圧コンデンサの容量を、他のフライホイ−ルダイオ−ドの分圧コンデンサの容量より大きくすることにより、中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、等価的に大きくし、前記中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに前記中間電位より高い電圧がかからないようにしたことを特徴とする３レベル電力変換装置。
【請求項５】
請求項１または請求項２に記載の３レベル電力変換装置において、中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに、互いに直列接続された抵抗及び分圧コンデンサを並列接続することにより、中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、等価的に大きくし、前記中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに前記中間電位より高い電圧がかからないようにしたことを特徴とする３レベル電力変換装置。
【請求項６】
電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した３レベル電力変換装置において、中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より大きくし、前記中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに前記中間電位より高い電圧がかからないようにしたことを特徴とする３レベル電力変換装置。
【請求項７】
電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した３レベル電力変換装置において、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した３レベル電力変換装置において、ゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドと対を成す自己消孤型半導体素子のゲ−トブロックを、他の自己消孤型半導体素子のゲ−トブロック後の負荷電流を遮断する遮断器の動作後に行うように、各自己消孤型半導体素子のゲ−ト制御を行い、ゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに中間電位より高い電圧がかからないようにしたことを特徴とする３レベル電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力変換素子として、例えばゲ−ト転流型タ−ンオフサイリスタ、絶縁型ゲ−トバイポ−ラトランジスタ等の自己消孤型半導体素子を使用した３レベル電力変換装置に関するものである。
【０００２】
【従来の技術】
３レベル電力変換装置は、周知のように、３つの電位、即ち電位Ｐ、電位Ｎ、及びこれら電位Ｐ，Ｎの中間の電位Ｃを有する直流電圧回路と、前記電位Ｐ、電位Ｃ、もしくは電位Ｎを出力することができる３レベル電力変換器とを有する電力変換装置である。
【０００３】
このような３レベル電力変換装置は、例えば特開２０００−１５２６４６号公報（特許文献１）に示されているように、前記３レベル電力変換器を構成する電力変換素子として、ゲ−ト転流型タ−ンオフサイリスタ、絶縁型ゲ−トバイポ−ラトランジスタ等の自己消孤型半導体素子を使用し、装置効率を向上するため臨界電圧上昇率を抑制する為のスナバ回路を使用しない３レベル電力変換装置とする傾向がある。
【０００４】
ところで、このような電力変換素子として自己消孤型半導体素子を使用した３レベル電力変換装置において、直流電圧回路は商用電源（交流）を直流に変換して直流電圧を得る場合が多く、例えば商用電源側の異常などによる過電圧等により直流電圧回路の出力が直流過電圧となることが有り得る。
【０００５】
もし異常な直流過電圧が発生した場合、３レベル電力変換装置を停止するため、自己消孤型半導体素子を一斉に点弧状態からオフ状態（以下ゲ−トブロックと記す）とした際、負荷電流は、自己消孤型半導体素子に並列接続されたフライホイ−ルダイオ−ドを還流し、直流電圧と系統電源もしくはモ−タ誘起電圧の和とケ−ブルインダクタンスや系統電源もしくはモ−タの漏れインダクタンス等で決まる緩やかな電流減少率で電流零に向かう。電流零後、フライホイ−ルダイオ−ドの逆電流がピ−クに達した付近から、フライホイ−ルダイオ−ドはその内部の空乏層が広がりオフ状態を迎え、フライホイ−ルダイオ−ドに直流電圧が印加されることになる。
【０００６】
ここで、前記３レベル電力変換器は、自相の複数のフライホイ−ルダイオ−ドと他相の複数のフライホイ−ルダイオ−ドの直列接続の回路における各フライホイ−ルダイオ−ドで電位Ｐ−Ｎ間の直流電圧を分担することになるが、最も早く空乏層が広がりオフ状態を迎えるフライホイ−ルダイオ−ドに過渡的に前記Ｐ−Ｎ間の直流電圧が印加され、当該フライホイ−ルダイオ−ドが耐圧破壊する恐れがあるということを見出した。
【０００７】
前述の事象を、図６及び図７により具体的に説明する。図６（Ａ）は単相電力変換器におけるゲ−トブロック後の負荷電流の還流ル−プの一例を一点鎖線の矢印で示す図、図６（Ｂ）はゲ−トブロック時のフライホイ−ルダイオ−ドに流れる負荷電流を示す図、図６（Ｃ）は負荷電流還流ル−プの等価回路を示す図、図７（Ａ）はフライホイ−ルダイオ−ド３ａ（中間電位Ｃ側の自己消孤型半導体素子ではない他の自己消孤型半導体素子のフライホイ−ルダイオ−ド）の電圧クランプル−プを示す図、図７（Ｂ）はフライホイ−ルダイオ−ド３ｂ（中間電位Ｃ側の自己消孤型半導体素子のフライホイ−ルダイオ−ド）の電圧クランプル−プを示す図である。
【０００８】
以下、構成を簡略的に説明し、その後、動作について詳述する。
【０００９】
先ず、３レベル電力変換装置の構成は、その代表的な一例として図６（Ａ）に示されているように、電位Ｐ、電位Ｎ、及びこれら電位Ｐ，Ｎの中間の電位Ｃを有する直流電圧回路１と、ゲ−ト転流型タ−ンオフサイリスタ、絶縁型ゲ−トバイポ−ラトランジスタ等の自己消孤型半導体素子２ａ〜２ｈと、フライホイ−ルダイオ−ド３ａ〜３ｈと、アノ−ドリアクトル４ａ〜４ｄと、リセットダイオ−ド５ａ〜５ｄと、リセット抵抗６ａ〜６ｄと、クランプコンデンサ７ａ〜７ｄと、クランプダイオ−ド８ａ〜８ｄと、出力端子ＯＵＴとを有した構成となっており、３レベル電力変換装置の実運用状態では、例えば、前記出力端子ＯＵＴに、系統電源もしくはモ−タ誘起電圧１３と、ケ−ブルインダクタンスや系統電源もしくはモ−タの漏れインダクタンス等のインダクタンス１４とが接続された状態となる。
【００１０】
次いで、動作を説明する。説明の便宜上、自己消孤型半導体素子２ａ〜２ｄ側を自相、自己消孤型半導体素子２ｅ〜２ｈ側を他相と呼ぶことにし、定常運転時の動作は周知の通りであり、その説明は割愛し、前記ゲ−トブロック（例えば商用電源側の異常などによる過電圧等により直流電圧回路の出力が直流過電圧との場合、３レベル電力変換装置を停止するため、自己消孤型半導体素子を一斉に点弧状態からオフ状態とする）場合の動作について説明する。
【００１１】
前記ゲ−トブロック時のフライホイ−ルダイオ−ド３ａ〜３ｈに流れる負荷電流は図６（Ｂ）示すように変化する。図６（Ｂ）に示すように、前記ゲ−トブロック時点から、例えば図６（Ａ）に一点鎖線の矢印で示す自相のフライホイ−ルダイオ−ド３ｂ，３ａ及び他相のフライホイ−ルダイオ−ド３ｈ，３ｇに負荷電流還流電流が流れ、直流電圧回路１の直流電圧と系統電源もしくはモ−タ誘起電圧１３の和とケ−ブルインダクタンスや系統電源もしくはモ−タの漏れインダクタンス等のインダクタンス１４で決まる緩やかな電流減少率で、図６（Ｂ）に示すように電流零に向かい、更にフライホイ−ルダイオ−ド３ｂ，３ａ，３ｈ，３ｇの逆電流がピ−クに達した付近から、フライホイ−ルダイオ−ド３ｂ，３ａ，３ｈ，３ｇ内の空乏層が広がり（等価的にコンデンサ状態となり）、オフ状態を迎え、フライホイ−ルダイオ−ド３ｂ，３ａ，３ｈ，３ｇに直流電圧回路１の直流電圧が印加されることになる。
【００１２】
ここで、図６（Ａ）に一点鎖線の矢印で示す負荷電流還流ル−プの等価回路を図６（Ｃ）に示す。前記ゲ−トブロック時の負荷電流の還流ル−プにおいて、自相のフライホイ−ルダイオ−ド３ａ，３ｂと、他相のフライホイ−ルダイオ−ド３ｇ，３ｈとの直列接続となるため、フライホイ−ルダイオ−ド３ａ，３ｂ，３ｇ，３ｈの中で前記等価的なコンデンサ容量（以下、接合容量という）が最も小さいフライホイ−ルダイオ−ドが存在する場合、当該フライホイ−ルダイオ−ドに、過渡的に直流電圧回路１のＰ−Ｎ間の直流電圧が印加されることになる。
【００１３】
そこで、自相のフライホイ−ルダイオ−ド３ａ，３ｂ及び他相のフライホイ−ルダイオ−ド３ｇ，３ｈの中で、例えば、自相のフライホイ−ルダイオ−ド３ａの接合容量が最も小さい場合、前述のように、直流電圧回路１のＰ−Ｎ間の直流電圧（２Ｅ（Ｖ））が過渡的に当該フライホイ−ルダイオ−ド３ａに印加されることになるが、図７（Ａ）のフライホイ−ルダイオ−ド３ａの電圧クランプル−プに示されているように、フライホイ−ルダイオ−ド３ａのカソ−ド側→リセットダイオ−ド５ａ→リセット抵抗６ａによりＰ−Ｃ間直流電圧（Ｅ（Ｖ））に固定されたクランプコンデンサ７ａ→クランプダイオ−ド８ａ→フライホイ−ルダイオ−ド３ａのアノ−ド側のル−プで、電圧がクランプされる為、フライホイ−ルダイオ−ド３ａには、過渡的にＰ−Ｃ間直流電圧（Ｅ（Ｖ））しか印加されず、Ｃ−Ｎ間直流電圧（Ｅ（Ｖ））は、自相のフライホイ−ルダイオ−ド３ｂと他相のフライホイ−ルダイオ−ド３ｇ，３ｈとで分圧することになる。
【００１４】
従って、自相のフライホイ−ルダイオ−ド３ａ，３ｂ及び他相のフライホイ−ルダイオ−ド３ｇ，３ｈの中で、自相のフライホイ−ルダイオ−ド３ａの接合容量が最も小さい場合は、自相のフライホイ−ルダイオ−ド３ａ，３ｂ及び他相のフライホイ−ルダイオ−ド３ｇ，３ｈの何れも、過電圧破壊される恐れは無い。
【００１５】
ところが、自相のフライホイ−ルダイオ−ド３ａ，３ｂ及び他相のフライホイ−ルダイオ−ド３ｇ，３ｈの中で、自相のフライホイ−ルダイオ−ド３ｂ（中間電位Ｃ側の自己消孤型半導体素子２ｂのフライホイ−ルダイオ−ド）の接合容量が最も小さい場合は、図７（Ｂ）のフライホイ−ルダイオ−ド３ｂの電圧クランプル−プに示されているように、フライホイ−ルダイオ−ド３ｂのカソ−ド側→フライホイ−ルダイオ−ド３ａ→リセットダイオ−ド５ａ→リセット抵抗６ａによりＰ−Ｃ間直流電圧（Ｅ（Ｖ））に固定されたクランプコンデンサ７ａ→リセット抵抗６ｂによりＣ−Ｎ間直流電圧（Ｅ（Ｖ））に固定されたクランプコンデンサ７ｂ→リセットダイオ−ド５ｂ→フライホイ−ルダイオ−ド３ｄ→フライホイ−ルダイオ−ド３ｃ→フライホイ−ルダイオ−ド３ｂのアノ−ド側のル−プで、電圧がクランプされる為、フライホイ−ルダイオ−ド３ｂには、過渡的にＰ−Ｎ間直流電圧（２Ｅ（Ｖ））が印加され、フライホイ−ルダイオ−ド３ｂが過電圧破壊される恐れがある。
【００１６】
【特許文献１】
特開２０００−１５２６４６号公報（図１、段落番号０００５〜０００６）
【００１７】
【発明が解決しようとする課題】
従来の３レベル電力変換装置においては、前述のように、中間電位Ｃ側の自己消孤型半導体素子のフライホイ−ルダイオ−ドの接合容量が最も小さい場合には、前記ゲ−トブロック時に、当該フライホイ−ルダイオ−ドに、過渡的にＰ−Ｎ間直流電圧（２Ｅ（Ｖ））が印加され、当該フライホイ−ルダイオ−ドが過電圧破壊される恐れがあり、また、各フライホイ−ルダイオ−ドの耐電圧、電流容量等を同一のものとしても、各フライホイ−ルダイオ−ドの接合容量は必ずしも同一ではないため、中間電位Ｃ側の自己消孤型半導体素子のフライホイ−ルダイオ−ドの接合容量が最も小さい場合が生じ得ることを見出した。なお、前述と同様に、中間電位側の他の自己消孤型半導体素子のフライホイ−ルダイオ−ド３ｃ，３ｆ，３ｇも、接合容量が最も小さい場合には、前記ゲ−トブロック時に、当該フライホイ−ルダイオ−ドが過電圧破壊される恐れがある。なお、前述の単相電力変換装置の場合と同様に多相電力変換装置も、前記ゲ−トブロック時に、フライホイ−ルダイオ−ドが過電圧破壊される恐れがある。
【００１８】
この発明は、前述のような従来の実情に鑑みてなされたもので、電力変換素子として自己消孤型半導体素子を使用した３レベル電力変換装置において、前記ゲ−トブロック時に、中間電位側の自己消孤型半導体素子のフライホイ−ルダイオ−ドが過電圧破壊されないようにすることを目的とするものである。
【００１９】
【課題を解決するための手段】
この発明に係る３レベル電力変換装置は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した３レベル電力変換装置において、各自己消孤型半導体素子のゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、等価的に大きくし、前記中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに前記中間電位より高い電圧がかからないようにしたものである。
【００２０】
また、この発明に係る３レベル電力変換装置は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した３レベル電力変換装置において、中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、大きくしたものである。
【００２１】
また、この発明に係る３レベル電力変換装置は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した３レベル電力変換装置において、ゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドと対を成す自己消孤型半導体素子のゲ−トブロックを、他の自己消孤型半導体素子のゲ−トブロック後の負荷電流を遮断する遮断器の動作後に行うように、各自己消孤型半導体素子のゲ−ト制御を行い、ゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに中間電位より高い電圧がかからないようにしたものである。
【００２２】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を、３レベル単相電力変換装置の主回路の一例を示す図１に基づいて説明する。初めに構成を説明し、その後、動作を説明する。
【００２３】
先ず、以下に構成を説明する。
【００２４】
３レベル単相電力変換装置の構成は、その代表的な一例として図１に示されているように、高電位Ｐ、低電位Ｎ、及びこれら電位Ｐ，Ｎの中間の中間電位Ｃを有する直流電圧回路１と、ゲ−ト転流型タ−ンオフサイリスタ、絶縁型ゲ−トバイポ−ラトランジスタ等の自己消孤型半導体素子２ａ〜２ｈと、フライホイ−ルダイオ−ド３ａ〜３ｈと、アノ−ドリアクトル４ａ〜４ｄと、リセットダイオ−ド５ａ〜５ｄと、リセット抵抗６ａ〜６ｄと、クランプコンデンサ７ａ〜７ｄと、クランプダイオ−ド８ａ〜８ｄと、分圧コンデンサ９ａ〜９ｄと、出力端子ＯＵＴとを有した構成となっており、３レベル電力変換装置の実運用状態では、例えば、前記出力端子ＯＵＴに、系統電源もしくはモ−タ誘起電圧１３と、ケ−ブルインダクタンスや系統電源もしくはモ−タの漏れインダクタンス等のインダクタンス１４とが接続された状態となる。
【００２５】
説明の便宜上、自己消孤型半導体素子２ａ〜２ｄ側を自相、自己消孤型半導体素子２ｅ〜２ｈ側を他相と呼ぶこととする。
【００２６】
前記自相の側は、自己消孤型半導体素子２ａ〜２ｄと、フライホイ−ルダイオ−ド３ａ〜３ｄと、アノ−ドリアクトル４ａ〜４ｂと、リセットダイオ−ド５ａ〜５ｂと、リセット抵抗６ａ〜６ｂと、クランプコンデンサ７ａ〜７ｂと、クランプダイオ−ド８ａ〜８ｂと、分圧コンデンサ９ａ〜９ｂとで構成され、前記他相の側は、自己消孤型半導体素子２ｅ〜２ｈと、フライホイ−ルダイオ−ド３ｅ〜３ｈと、アノ−ドリアクトル４ｃ〜４ｄと、リセットダイオ−ド５ｃ〜５ｄと、リセット抵抗６ｃ〜６ｄと、クランプコンデンサ７ｃ〜７ｄと、クランプダイオ−ド８ｃ〜８ｄと、分圧コンデンサ９ｃ〜９ｄとで構成されている。
【００２７】
前記直流電圧回路１は、例えば商用交流電源を電力変換して直流を得る回路であり、例えば商用交流電源側の事故等の異常により、その直流側の出力電圧は直流過電圧となる場合がある。
【００２８】
前記自己消孤型半導体素子２ｅ〜２ｈは、何れも、例えば臨界電圧上昇率が規定されない、或いは具体的に１ｋＶ／μｓを超える臨界電圧上昇率を有し、スナバ回路を必要としないものである。このような自己消孤型半導体素子は、具体的には、例えば、ゲ−ト転流型タ−ンオフサイリスタ、絶縁型ゲ−トバイポ−ラトランジスタ等が該当する。
【００２９】
前記フライホイ−ルダイオ−ド３ａ〜３ｈは、対を成す対応自己消孤型半導体素子２ａ〜２ｈに逆並列に接続されている。即ち、前記フライホイ−ルダイオ−ド３ａは対を成す対応自己消孤型半導体素子２ａに、前記フライホイ−ルダイオ−ド３ｂは対を成す対応自己消孤型半導体素子２ｂに、それぞれ逆並列に接続され、以下同様に３ｃは２ｃに、３ｄは２ｄに、３ｅは２ｅに、３ｆは２ｆに、３ｇは２ｇに、３ｈは２ｈに、それぞれ逆並列に接続されている。
【００３０】
前記アノ−ドリアクトル４ａは、それぞれ直列接続された前記自己消孤型半導体素子２ａ〜２ｄにおける自己消孤型半導体素子２ａのアノ−ドと前記直流電圧回路１の高電位Ｐの端子との間に直列接続されている。
【００３１】
前記アノ−ドリアクトル４ｂは、それぞれ直列接続された前記自己消孤型半導体素子２ａ〜２ｄにおける自己消孤型半導体素子２ｄのカソ−ドと前記直流電圧回路１の低電位Ｎの端子との間に直列接続されている。
【００３２】
前記アノ−ドリアクトル４ｃは、それぞれ直列接続された前記自己消孤型半導体素子２ｅ〜２ｈにおける自己消孤型半導体素子２ｅのアノ−ドと前記直流電圧回路１の高電位Ｐの端子との間に直列接続されている。
【００３３】
前記アノ−ドリアクトル４ｄは、それぞれ直列接続された前記自己消孤型半導体素子２ｅ〜２ｈにおける自己消孤型半導体素子２ｈのカソ−ドと前記直流電圧回路１の低電位Ｎの端子との間に直列接続されている。
【００３４】
前記自相側の前記リセットダイオ−ド５ａと前記クランプコンデンサ７ａと前記クランプコンデンサ７ｂと前記リセットダイオ−ド５ｂとの直列回路は、前記自己消孤型半導体素子２ａ〜２ｄの直列回路に、前記リセットダイオ−ド５ａ，５ｂが前記自己消孤型半導体素子２ａ〜２ｄと導極性になるように、並列接続されている。また、前記リセットダイオ−ド５ａと前記クランプコンデンサ７ａと前記クランプコンデンサ７ｂと前記リセットダイオ−ド５ｂとの直列回路における前記クランプコンデンサ７ａ，７ｂの直列接続点は、前記直流電圧回路１の中間電位Ｃの端子に接続されている。
【００３５】
前記他相側の前記リセットダイオ−ド５ｃと前記クランプコンデンサ７ｃと前記クランプコンデンサ７ｄと前記リセットダイオ−ド５ｄとの直列回路は、前記自己消孤型半導体素子２ｅ〜２ｈの直列回路に、前記リセットダイオ−ド５ｃ，５ｄが前記自己消孤型半導体素子２ｅ〜２ｈと導極性になるように、並列接続されている。また、前記リセットダイオ−ド５ｃと前記クランプコンデンサ７ｃと前記クランプコンデンサ７ｄと前記リセットダイオ−ド５ｄとの直列回路における前記クランプコンデンサ７ｃ，７ｄの直列接続点は、前記直流電圧回路１の中間電位Ｃの端子に接続されている。
【００３６】
前記自相側の前記リセット抵抗６ａは、前記リセットダイオ−ド５ａと前記クランプコンデンサ７ａとの直列接続点と、前記アノ−ドリアクトル４ａの前記直流電圧回路１の高電位Ｐの端子側との間に接続されている。
【００３７】
前記自相側の前記リセット抵抗６ｂは、前記リセットダイオ−ド５ｂと前記クランプコンデンサ７ｂとの直列接続点と、前記アノ−ドリアクトル４ｂの前記直流電圧回路１の低電位Ｎの端子側との間に接続されている。
【００３８】
前記他相側の前記リセット抵抗６ｃは、前記リセットダイオ−ド５ｃと前記クランプコンデンサ７ｃとの直列接続点と、前記アノ−ドリアクトル４ｃの前記直流電圧回路１の高電位Ｐの端子側との間に接続されている。
【００３９】
前記他相側の前記リセット抵抗６ｄは、前記リセットダイオ−ド５ｄと前記クランプコンデンサ７ｄとの直列接続点と、前記アノ−ドリアクトル４ｄの前記直流電圧回路１の低電位Ｎの端子側との間に接続されている。
【００４０】
前記自相側の前記クランプダイオ−ド８ａ，８ｂの直列回路は、中間電位Ｃ側の前記自己消孤型半導体素子２ｂ，２ｃの直列回路に逆並列に接続されている。また、前記クランプダイオ−ド８ａ，８ｂの直列接続点は、前記直流電圧回路１の中間電位Ｃの端子に接続されている。
【００４１】
前記他相側の前記クランプダイオ−ド８ｃ，８ｄの直列回路は、中間電位Ｃ側の前記自己消孤型半導体素子２ｆ，２ｇの直列回路に逆並列に接続されている。また、前記クランプダイオ−ド８ｃ，８ｄの直列接続点は、前記直流電圧回路１の中間電位Ｃの端子に接続されている。
【００４２】
前記自相側の前記分圧コンデンサ９ａは、前記中間電位Ｃ側の前記自己消孤型半導体素子２ｂと前記フライホイ−ルダイオ−ド３ｂとの逆並列回路に並列に接続されている。換言すれば、前記分圧コンデンサ９ａは、前記フライホイ−ルダイオ−ド３ｂに並列に接続されている。
【００４３】
前記自相側の前記分圧コンデンサ９ｂは、前記中間電位Ｃ側の前記自己消孤型半導体素子２ｃと前記フライホイ−ルダイオ−ド３ｃとの逆並列回路に並列に接続されている。換言すれば、前記分圧コンデンサ９ｂは、前記フライホイ−ルダイオ−ド３ｃに並列に接続されている。
【００４４】
前記他相側の前記分圧コンデンサ９ｃは、前記中間電位Ｃ側の前記自己消孤型半導体素子２ｆと前記フライホイ−ルダイオ−ド３ｆとの逆並列回路に並列に接続されている。換言すれば、前記分圧コンデンサ９ｃは、前記フライホイ−ルダイオ−ド３ｆに並列に接続されている。
【００４５】
前記他相側の前記分圧コンデンサ９ｄは、前記中間電位Ｃ側の前記自己消孤型半導体素子２ｇと前記フライホイ−ルダイオ−ド３ｇとの逆並列回路に並列に接続されている。換言すれば、前記分圧コンデンサ９ｄは、前記フライホイ−ルダイオ−ド３ｇに並列に接続されている。
【００４６】
なお、前記クランプコンデンサ７ａ〜７ｄの各コンデンサ容量は、同じにしてある。また、前記分圧コンデンサ９ａ〜９ｄの各コンデンサ容量は、同じにしてある。更に、前述のようにフライホイ−ルダイオ−ド３ｂとフライホイ−ルダイオ−ド３ｃに並列に分圧コンデンサ９ａ，９ｂを接続することにより、フライホイ−ルダイオ−ド３ａとフライホイ−ルダイオ−ド３ｄの接合容量に対して、フライホイ−ルダイオ−ド３ｂとフライホイ−ルダイオ−ド３ｃの接合容量が等価的に大きくしてある。
【００４７】
次に作用・動作について説明する。
【００４８】
前述の図１の構成において、例えば、直流電圧回路１の交流側における系統事故、故障、等の交流側異常等によって異常な直流過電圧が発生した場合、３レベル電力変換装置を停止するために、自己消孤型半導体素子２ａ〜２ｈを一斉に点弧状態からオフ状態（ゲ−トブロック）とするが、その場合、３レベル電力変換装置内には、例えば、フライホイ−ルダイオ−ド３ａ，３ｂ，３ｇ，３ｈの導通により、矢印一点鎖線で示すように、還流負荷電流が、自相の出力端子ＯＵＴ→自相のフライホイ−ルダイオ−ド３ｂ→自相のフライホイ−ルダイオ−ド３ａ→直流電圧回路１の高電位Ｐの端子→中間電位Ｃ→低電位Ｎの端子→他相のフライホイ−ルダイオ−ド３ｈ→他相のフライホイ−ルダイオ−ド３ｇ→他相の出力端子ＯＵＴの還流ル−トで流れる。
【００４９】
ゲ−トブロック時にこのような還流ル−トで還流負荷電流が流れその逆電流が零に向かうことによりフライホイ−ルダイオ−ド３ａ，３ｂ，３ｈ，３ｇがオフ状態を迎えた場合、等価的に接合容量が小さいフライホイ−ルダイオ−ド３ａに電圧が印加されるが、フライホイ−ルダイオ−ド３ａのカソ−ド側→リセットダイオ−ド５ａ→リセット抵抗６ａにより高圧電位Ｐ−中間電位Ｃ間の直流電圧（Ｅ（Ｖ））に固定されたクランプコンデンサ７ａ→クランプダイオ−ド８ａ→フライホイ−ルダイオ−ド３ａのアノ−ド側のル−プでクランプされる為、フライホイ−ルダイオ−ド３ａには、過渡的に高圧電位Ｐ−中間電位Ｃ間の直流電圧（Ｅ（Ｖ））しか印加されず、残りの中間電位Ｃ−低電位Ｎ間の直流電圧（Ｅ（Ｖ））を、自相の等価的に接合容量が大きい（並列の分圧コンデンサ９ａを有する）フライホイ−ルダイオ−ド３ｂと、他相のフライホイ−ルダイオ−ド３ｈと、他相の等価的に接合容量が大きい（並列の分圧コンデンサ９ｄを有する）フライホイ−ルダイオ−ド３ｇとで分圧することになる。
【００５０】
ここで、もし、中間電位Ｃ側のフライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇに等価的に接合容量を大きくする分圧コンデンサ９ａ，９ｂ，９ｃ，９ｄを設けなかった場合は、前述の従来の技術のように、自相のフライホイ−ルダイオ−ド３ａ，３ｂ及び他相のフライホイ−ルダイオ−ド３ｇ，３ｈの中で、自相のフライホイ−ルダイオ−ド３ｂ（中間電位Ｃ側の自己消孤型半導体素子２ｂのフライホイ−ルダイオ−ド）の接合容量が最も小さい場合は、前述の図７（Ｂ）のフライホイ−ルダイオ−ド３ｂの電圧クランプル−プにも示されているように、フライホイ−ルダイオ−ド３ｂのカソ−ド側→フライホイ−ルダイオ−ド３ａ→リセットダイオ−ド５ａ→リセット抵抗６ａによりＰ−Ｃ間直流電圧（Ｅ（Ｖ））に固定されたクランプコンデンサ７ａ→リセット抵抗６ｂによりＣ−Ｎ間直流電圧（Ｅ（Ｖ））に固定されたクランプコンデンサ７ｂ→リセットダイオ−ド５ｂ→フライホイ−ルダイオ−ド３ｄ→フライホイ−ルダイオ−ドフライホイ−ルダイオ−ド３ｃ→フライホイ−ルダイオ−ド３ｂのアノ−ド側のル−プで、電圧がクランプされる為、フライホイ−ルダイオ−ド３ｂには、過渡的にＰ−Ｎ間直流電圧（２Ｅ（Ｖ））が印加され、フライホイ−ルダイオ−ド３ｂが過電圧破壊される恐れがあるが、中間電位Ｃ側のフライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇに等価的に接合容量を大きくする分圧コンデンサ９ａ，９ｂ，９ｃ，９ｄを設けることにより、フライホイ−ルダイオ−ド３ｂ自体の接合容量が最も小さい場合であっても、フライホイ−ルダイオ−ド３ｂには、過渡的にＰ−Ｎ間直流電圧（２Ｅ（Ｖ））が印加されることは無くなる。また、中間電位Ｃ側の他のフライホイ−ルダイオ−ド３ｃ，３ｆ，３ｇの何れかの接合容量が最も小さい場合でも同様である。
【００５１】
このように、分圧コンデンサ９ａ，９ｂ，９ｃ，９ｄを設けなければ、各自己消孤型半導体素子のゲ−トブロック時に、中間電位より高い電圧（２Ｅ）がかかるフライホイ−ルダイオ−ド（中間電位側のフライホイ−ルダイオ−ド）３ｂ，３ｃ，３ｆ，３ｇの接合容量を、分圧コンデンサ９ａ，９ｂ，９ｃ，９ｄを設けることにより、他のフライホイ−ルダイオ−ド３ａ，３ｄ，３ｅ，３ｈの接合容量より、等価的に大きくし、前記分圧コンデンサ９ａ，９ｂ，９ｃ，９ｄを設けなければ中間電位より高い電圧がかかるフライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇに、前記中間電位より高い電圧がかからないようにしたので、分圧コンデンサ９ａ，９ｂ，９ｃ，９ｄを設けなければ、ゲ−トブロック時に中間電位より高い電圧（２Ｅ）がかかるフライホイ−ルダイオ−ド（中間電位側のフライホイ−ルダイオ−ド）３ｂ，３ｃ，３ｆ，３ｇが過電圧破壊される恐れがなくなる。つまり、ゲ−トブロック時にフライホイ−ルダイオ−ドが過電圧破壊されるようなことのない信頼性の高い安価な３レベル電力変換装置を得ることができる。
【００５２】
なお、前述のこの発明の実施の形態１は、電位Ｐ，Ｎと中間電位Ｃの３つの電位を有する直流電圧回路１と、前記各電位Ｐ，Ｎ，Ｃを出力することができる３レベル変換器を有する電力変換装置であって、前記３レベル変換器は第１〜第４の自己消孤型半導体素子２ａ〜２ｄと、前記各自己消孤型半導体素子２ａ〜２ｄに逆並列接続された第１〜第４のフライホイ−ルダイオ−ド３ａ〜３ｄと、前記直流電圧回路１の電位Ｃの端子と前記第２の自己消孤型半導体素子２ｂのアノ−ド端子との間に接続された第１のクランプダイオ−ド８ａと、前記第３の自己消孤型半導体素子２ｃのカソ−ド端子と前記前記直流電圧回路１の電位Ｃの端子との間に接続された第２のクランプダイオ−ド８ｂと、前記直流電圧回路１の電位Ｐの端子と前記第１の自己消孤型半導体素子２ａのアノ−ド端子との間に接続された第１のアノ−ドリアクトル４ａと、この第１のアノ−ドリアクトル４ａに並列接続された第１のリセットダイオ−ド５ａと第１のリセット抵抗６ａから構成される第１の直列接続体と、前記第１のリセットダイオ−ド５ａと前記第１のリセット抵抗６ａとの接続点と前記直流電圧回路１の電位Ｃの端子との間に接続され前記第１のリセット抵抗６ａを介してのみ前記直流電圧回路１へ放電できる第１のクランプコンデンサ７ａと、前記第４の自己消孤型半導体素子２ｄのカソ−ド端子と前記直流電圧回路１の電位Ｎの端子との間に接続された第２のアノ−ドリアクトル４ｂと、この第２のアノ−ドリアクトル４ｂに並列接続された第２のリセットダイオ−ド５ｂと第２のリセット抵抗６ｂから構成される第２の直列接続体と、前記第２のリセットダイオ−ド５ｂと前記第２のリセット抵抗６ｂとの接続点と前記直流電圧回路１の電位Ｎの端子との間に接続され前記第２のリセット抵抗６ｂを介してのみ前記直流電圧回路１へ放電できる第２のクランプコンデンサ７ｂと、前記第２の自己消孤型半導体素子２ｂと前記第３の自己消孤型半導体素子２ｃとの接続点に設けられた出力端子ＯＵＴとを有するブリッジ回路により構成されるものにおいて、前記各自己消孤型半導体素子２ａ〜２ｄは臨界電圧上昇率が規定されない或いは具体的に１ｋＶ／μｓを超える臨界電圧上昇率を有しスナバ回路を必要とせず、前記第１のフライホイ−ルダイオ−ド３ａの容量成分に対し、前記第２のフライホイ−ルダイオ−ド３ｂの容量成分を大きくすること、及び前記第４のフライホイ−ルダイオ−ド３ｄの容量成分に対し、前記第３のフライホイ−ルダイオ−ド３ｃの容量成分を大きくした３レベル電力変換装置でもある。
【００５３】
なお、前記電位Ｐ，Ｎの各端子間に直流電源を接続し、前記自相側の出力端子ＯＵＴと前記他相側の出力端子ＯＵＴとの間に交流負荷を接続すれば３レベルインバ−タ装置となり、前記電位Ｐ，Ｎの各端子間に直流負荷を接続し、前記自相側の出力端子ＯＵＴと前記他相側の出力端子ＯＵＴとの間に交流電源を接続すれば３レベルコンバ−タ装置となる。
【００５４】
実施の形態２．
この発明の実施の形態２を、３レベル単相電力変換装置の主回路の一例を示す図２に基づいて説明する。
【００５５】
前述のこの発明の実施の形態１では、フライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇに並列に分圧コンデンサ９ａ〜９ｄを接続した場合を例示したが、この発明の実施の形態２では、フライホイ−ルダイオ−ド３ａ，３ｄ，３ｅ，３ｈにも、図２に示すように、分圧コンデンサ１０ａ，１０ｂ，１０ｃ，１０ｄを接続した事例を示すものである。
【００５６】
ここで、前記分圧コンデンサ９ａ〜９ｄの各コンデンサ容量は同じにしてある。前記分圧コンデンサ１０ａ〜１０ｄの各コンデンサ容量は同じにしてある。更に、前記分圧コンデンサ９ａ〜９ｄの各コンデンサ容量は、前記分圧コンデンサ１０ａ〜１０ｄの各コンデンサ容量より大きなものにしてある。
【００５７】
この発明の実施の形態２においては、前記分圧コンデンサ９ａ〜９ｄを、前記分圧コンデンサ１０ａ〜１０ｄより、コンデンサ容量が大きなものとすることにより、フライホイ−ルダイオ−ド３ａ〜３ｈ自体の接合容量特性に因らず、フライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇの等価的な接合容量を、フライホイ−ルダイオ−ド３ａ，３ｄ，３ｅ，３ｈの等価的な接合容量より、確実に大きくでき、前述のこの発明の実施の形態１と同様にして、フライホイ−ルダイオ−ド３ａ，３ｅ，もしくは３ｄ，３ｈに、高電位Ｐ−中間電位Ｃ間の直流電圧（Ｅ（Ｖ））もしくは中間電位Ｃ−低電位Ｎ間の直流電圧（Ｅ（Ｖ））が印加され、残りの直流電圧（Ｅ（Ｖ））を、自相のフライホイ−ルダイオ−ド３ｂ及び他相のフライホイ−ルダイオ−ド３ｇ，３ｈの各等価的接合容量、もしくは自相のフライホイ−ルダイオ−ド３ｃ及び他相のフライホイ−ルダイオ−ド３ｅ，３ｆの各等価的接合容量、で分圧するので、若し分圧コンデンサ分圧コンデンサ９ａ〜９ｄ，１０ａ〜１０ｄを設けなかったら直流過電圧が印加され破壊される可能性のある（中間電位側の）フライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇの耐圧破壊を防止でき、信頼性の高い安価な３レベル電力変換装置を得ることができる。
【００５８】
実施の形態３．
この発明の実施の形態３を、３レベル単相電力変換装置の主回路の一例を示す図３に基づいて説明する。
【００５９】
前述のこの発明の実施の形態１では、フライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇに並列に分圧コンデンサ９ａ〜９ｄを接続した場合を例示したが、この発明の実施の形態３では、図３に示すように、分圧コンデンサ９ａ〜９ｄの各々に直列に且つフライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇに並列に、抵抗１１ａ，１１ｂ，１１ｃ，１１ｄを接続した事例を示すものである。
【００６０】
前述のこの発明の実施の形態１のように、分圧コンデンサ９ａ〜９ｄの各々に直列に且つフライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇに並列に接続された抵抗１１ａ，１１ｂ，１１ｃ，１１ｄを設けてない場合には、自己消孤型半導体素子２ｂ，２ｃ，２ｆ，２ｇのタ−ンオン動作時に分圧コンデンサ９ａ〜９ｄが放電を行うので、自己消孤型半導体素子２ｂ，２ｃ，２ｆ，２ｇのタ−ンオン損失が増加することになるが、前述のこの発明の実施の形態３のように、分圧コンデンサ９ａ〜９ｄの各々に直列に且つフライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇに並列に接続された抵抗１１ａ，１１ｂ，１１ｃ，１１ｄを設けることにより、前記分圧コンデンサ９ａ〜９ｄの放電電流を当該抵抗１１ａ，１１ｂ，１１ｃ，１１ｄで限流し、前記自己消孤型半導体素子２ｂ，２ｃ，２ｆ，２ｇのタ−ンオン損失を抑制でき、信頼性の高い３レベル電力変換装置を得ることができる。
【００６１】
実施の形態４．
図示してないが、前述のこの発明の実施の形態２（図２）における分圧コンデンサ９ａ〜９ｄ，１０ａ〜１０ｄの各々に直列に且つ対応フライホイ−ルダイオ−ド３ａ〜３ｈに並列に抵抗を接続すれば、前述のこの発明の実施の形態３（図３）と同様にして、前述のこの発明の実施の形態２（図２）における自己消孤型半導体素子２ａ〜２ｈの各タ−ンオン損失を抑制でき、前述のこの発明の実施の形態２（図２）より信頼性の高い３レベル電力変換装置を得ることができる。
【００６２】
実施の形態５．
この発明の実施の形態５を、３レベル単相電力変換装置の主回路の一例を示す図４に基づいて説明する。
【００６３】
前述のこの発明の実施の形態２では、フライホイ−ルダイオ−ド３ａ〜３ｈの各々に並列に分圧コンデンサ９ａ、９ｂ、９ｃ、９ｄ、１０あ、１０ｂ、１０ｃ，１０ｄを設けた場合を例示したが、この発明の実施の形態５では、図４に示すように、前述のこの発明の実施の形態２における分圧コンデンサ９ａ、９ｂ、９ｃ、９ｄ、１０ａ、１０ｂ、１０ｃ，１０ｄを設けずに、フライホイ−ルダイオ−ド３ａ，３ｂの組み合わせ１２ａ、フライホイ−ルダイオ−ド３ｃ，３ｄの組み合わせ１２ｂ、フライホイ−ルダイオ−ド３ｅ，３ｆの組み合わせ１２ｃ、及びフライホイ−ルダイオ−ド３ｇ，３ｈの組み合わせ１２ｄで、当該組み合わせの中においてフライホイ−ルダイオ−ドの接合容量の特性を選別してある。
【００６４】
具体的には、前記組み合わせ１２ａでは、フライホイ−ルダイオ−ド３ｂはフライホイ−ルダイオ−ド３ａより接合容量の大きなものを選別して接続してある。同様に、前記組み合わせ１２ｂでは、フライホイ−ルダイオ−ド３ｃはフライホイ−ルダイオ−ド３ｄより接合容量の大きなものを、前記組み合わせ１２ｃでは、フライホイ−ルダイオ−ド３ｆはフライホイ−ルダイオ−ド３ｅより接合容量の大きなものを、前記組み合わせ１２ｄでは、フライホイ−ルダイオ−ド３ｇはフライホイ−ルダイオ−ド３ｈより接合容量の大きなものを、それぞれ選別して接続してある。
【００６５】
なお、前記フライホイ−ルダイオ−ドの選別の仕方として、前記中間電位側のフライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇは夫々実質的に同じ接合容量のものを選別して使用し、前記中間電位側ではない他のフライホイ−ルダイオ−ド３ａ，３ｄ，３ｅ，３ｈは夫々実質的に同じ接合容量のものを選別して使用し、更に、前記中間電位側のフライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇは前記中間電位側ではない他のフライホイ−ルダイオ−ド３ａ，３ｄ，３ｅ，３ｈより接合容量が大きなものを選別して使用してもよい。
【００６６】
前述のように、この発明の実施の形態５では、前記接合容量の選別使用をしなければ、各自己消孤型半導体素子のゲ−トブロック時に、中間電位より高い電圧（２Ｅ）がかかるフライホイ−ルダイオ−ド（中間電位側のフライホイ−ルダイオ−ド）３ｂ，３ｃ，３ｆ，３ｇの接合容量が、３ｂについては他のフライホイ−ルダイオ−ド３ａより、３ｃについては他のフライホイ−ルダイオ−ド３ｄより、３ｆについては他のフライホイ−ルダイオ−ド３ｅより、３ｇについては他のフライホイ−ルダイオ−ド３ｈより、それぞれ大きなものを選別して使用し、このような選別使用しなければ中間電位より高い電圧がかかるフライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇに、前記中間電位より高い電圧がかからないようにしたので、このような選別使用しなければ、ゲ−トブロック時に中間電位より高い電圧（２Ｅ）がかかるフライホイ−ルダイオ−ド（中間電位側のフライホイ−ルダイオ−ド）３ｂ，３ｃ，３ｆ，３ｇが過電圧破壊されるような恐れがなくなる。つまり、前述のこの発明の実施形態１〜４のような分圧コンデンサや抵抗のような付加部品使用することなく、少ない部品点数で信頼性の高い安価な３レベル電力変換装置を得ることができる。
【００６７】
実施の形態６．
この発明の実施の形態６を図５に基づいて説明する。図５（Ａ）は３レベル単相電力変換装置の主回路の一例を示す図、図５（Ｂ）は制御ロジックを自己消孤型半導体素子（以下ＧＣＴと略記する）のスイッチング動作とゲ−トブロックと遮断器の開放時間との関係で示す図である。なお、図５（Ａ）において、前述の図１〜４と同一または相当部分には同一符号を付し、前述の図１〜４と同一構成、同一動作、同一機能については、それらの説明は省略する。また、図５（Ａ）は、その回路構成が前述の図４と同じであるので、動作説明のみを以下に記載する。
【００６８】
ＧＣＴ（自己消孤型半導体素子）２ａ〜２ｈのゲ−トブロック動作において、図５（Ｂ）に示すように、ＧＣＴ２ａ，２ｅとＧＣＴ２ｄ，２ｈとを同時にゲ−トブロック（ゲ−トブロック１と呼称する）すると、一例として図５（Ａ）に矢印一点鎖線で示すように負荷電流経路が形成される。ＧＣＴ２ａ，２ｅ，２ｄ，２ｈはゲ−トブロックである為、フライホイ−ルダイオ−ド３ａ，３ｅが高電位Ｐ−中間電位Ｃ間の直流電圧（Ｅ（Ｖ））を負担し、フライホイ−ルダイオ−ド３ｄ，３ｈが中間電位Ｃ−低電位Ｎ間の直流電圧（Ｅ（Ｖ））を負担する。フライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇの電圧は、それらと対を成すＧＣＴ２ｂ，２ｃ，２ｆ，２ｇが導通状態である為、零となる。
【００６９】
図５（Ｂ）に示すように、ゲ−トブロック１と同期して前記負荷電流を遮断器１５で遮断し、その後、遮断器開放時間以上後（負荷電流が零になった後）に、ＧＣＴ２ｂ，２ｃ，とＧＣＴ２ｆ，２ｇとを同時にゲ−トブロック（ゲ−トブロック２と呼称する）する。前記ゲ−トブロック２の時点では、負荷電流は遮断器１５で遮断され零であるため電圧分担状態は変わらない。
【００７０】
前述の制御ロジックが組み込まれた制御装置１６と遮断器１５とにより、前述のように、中間電位Ｃ側のフライホイ−ルダイオ−ド３ｂ，３ｃ，３ｆ，３ｇに過電圧２Ｅ（Ｖ）が印加されることはなくなり、信頼性の高い３レベル電力変換装置を得ることができる。
【００７１】
なお、前述のこの発明の実施の形態６は、電位Ｐ，Ｎと中間電位Ｃの３つの電位を有する直流電圧回路１と、前記各電位Ｐ，Ｎ，Ｃを出力することができる３レベル変換器を有する電力変換装置であって、前記３レベル変換器は第１〜第４の自己消孤型半導体素子２ａ〜２ｄと、前記各自己消孤型半導体素子２ａ〜２ｄに逆並列接続された第１〜第４のフライホイ−ルダイオ−ド３ａ〜３ｄと、前記直流電圧回路１の電位Ｃの端子と前記第２の自己消孤型半導体素子２ｂのアノ−ド端子との間に接続された第１のクランプダイオ−ド８ａと、前記第３の自己消孤型半導体素子２ｃのカソ−ド端子と前記前記直流電圧回路１の電位Ｃの端子との間に接続された第２のクランプダイオ−ド８ｂと、前記直流電圧回路１の電位Ｐの端子と前記第１の自己消孤型半導体素子２ａのアノ−ド端子との間に接続された第１のアノ−ドリアクトル４ａと、この第１のアノ−ドリアクトル４ａに並列接続された第１のリセットダイオ−ド５ａと第１のリセット抵抗６ａから構成される第１の直列接続体と、前記第１のリセットダイオ−ド５ａと前記第１のリセット抵抗６ａとの接続点と前記直流電圧回路１の電位Ｃの端子との間に接続され前記第１のリセット抵抗６ａを介してのみ前記直流電圧回路１へ放電できる第１のクランプコンデンサ７ａと、前記第４の自己消孤型半導体素子２ｄのカソ−ド端子と前記直流電圧回路１の電位Ｎの端子との間に接続された第２のアノ−ドリアクトル４ｂと、この第２のアノ−ドリアクトル４ｂに並列接続された第２のリセットダイオ−ド５ｂと第２のリセット抵抗６ｂから構成される第２の直列接続体と、前記第２のリセットダイオ−ド５ｂと前記第２のリセット抵抗６ｂとの接続点と前記直流電圧回路１の電位Ｎの端子との間に接続され前記第２のリセット抵抗６ｂを介してのみ前記直流電圧回路１へ放電できる第２のクランプコンデンサ７ｂと、前記第２の自己消孤型半導体素子２ｂと前記第３の自己消孤型半導体素子２ｃとの接続点に設けられた出力端子ＯＵＴとを有するブリッジ回路により構成されるものにおいて、前記各自己消孤型半導体素子２ａ〜２ｄは臨界電圧上昇率が規定されない或いは具体的に１ｋＶ／μｓを超える臨界電圧上昇率を有しスナバ回路を必要とせず、変換器出力端子ＯＵＴと系統電源もしくはモ−タ誘起電圧１３との間に遮断器１５を有し、故障停止時のゲ−トブロック時に、第１及び第４の自己消孤型半導体素子２ａ，２ｄが同時にゲ−トブロックした後、遮断器開放時間以上後（負荷電流が零になった後）に、第２及び第３の自己消孤型半導体素子２ｂ，２ｃをゲ−トブロックする制御装置１６を有している３レベル電力変換装置でもある。
【００７２】
【発明の効果】
前述のように、この発明は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した３レベル電力変換装置において、各自己消孤型半導体素子のゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、等価的に大きくし、前記中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに前記中間電位より高い電圧がかからないようにしたので、ゲ−トブロック時にフライホイ−ルダイオ−ドが過電圧破壊されることのない信頼性の高い３レベル電力変換装置を得ることができる効果がある。
【００７３】
また、この発明は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した３レベル電力変換装置において、中間電位より高い電圧がかかるフライホイ−ルダイオ−ドの接合容量を、他のフライホイ−ルダイオ−ドの接合容量より、大きくしたので、ゲ−トブロック時にフライホイ−ルダイオ−ドが過電圧破壊されることのない信頼性の高い３レベル電力変換装置を、部品点数の少ない安価なものとすることができる効果がある。
【００７４】
また、この発明は、電力変換素子としてフライホイ−ルダイオ−ドを有する自己消孤型半導体素子を使用した３レベル電力変換装置において、ゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドと対を成す自己消孤型半導体素子のゲ−トブロックを、他の自己消孤型半導体素子のゲ−トブロック後の負荷電流を遮断する遮断器の動作後に行うように、各自己消孤型半導体素子のゲ−ト制御を行い、ゲ−トブロック時に中間電位より高い電圧がかかるフライホイ−ルダイオ−ドに中間電位より高い電圧がかからないようにしたので、ゲ−トブロック時にフライホイ−ルダイオ−ドが過電圧破壊されることのない信頼性の高い３レベル電力変換装置を得ることができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示す図で、３レベル単相電力変換装置の主回路の一例を示す図である。
【図２】この発明の実施の形態２を示す図で、３レベル単相電力変換装置の主回路の一例を示す図である。
【図３】この発明の実施の形態３を示す図で、３レベル単相電力変換装置の主回路の一例を示す図である。
【図４】この発明の実施の形態５を示す図で、３レベル単相電力変換装置の主回路の一例を示す図である。
【図５】この発明の実施の形態６を示す図で、（Ａ）は３レベル単相電力変換装置の主回路の一例を示す図、（Ｂ）は制御ロジックを自己消孤型半導体素子（ＧＣＴ）のスイッチング動作とゲ−トブロックと遮断器の開放時間との関係で示す図である。
【図６】従来の３レベル電力変換装置に関する図で、（Ａ）は単相電力変換器におけるゲ−トブロック後の負荷電流の還流ル−プの一例を一点鎖線の矢印で示す図、（Ｂ）はゲ−トブロック時のフライホイ−ルダイオ−ドに流れる負荷電流を示す図、（Ｃ）は負荷電流還流ル−プの等価回路を示す図である。
【図７】従来の３レベル電力変換装置に関する図で、（Ａ）はフライホイ−ルダイオ−ド３ａ（中間電位Ｃ側の自己消孤型半導体素子ではない他の自己消孤型半導体素子のフライホイ−ルダイオ−ド）の電圧クランプル−プを示す図、（Ｂ）はフライホイ−ルダイオ−ド３ｂ（中間電位Ｃ側の自己消孤型半導体素子のフライホイ−ルダイオ−ド）の電圧クランプル−プを示す図である。
【符号の説明】
１  直流電圧回路、
２ａ〜２ｄ  自己消孤型半導体素子（ゲ−ト転流型タ−ンオフサイリスタ）、
３ａ〜３ｈ  フライホイ−ルダイオ−ド、
４ａ，４ｂ，４ｃ，４ｄ  アノ−ドリアクトル、
５ａ，５ｂ，５ｃ、５ｄ  リセットダイオ−ド、
６ａ，６ｂ，６ｃ，６ｄ  リセット抵抗、
７ａ，７ｂ，７ｃ，７ｄ  クランプコンデンサ、
８ａ，８ｂ，８ｃ，８ｄ  クランプダイオ−ド、
９ａ，９ｂ，９ｃ，９ｄ，１０ａ，１０ｂ，１０ｃ，１０ｄ  分圧コンデンサ、
１１ａ，１１ｂ，１１ｃ，１１ｄ  抵抗、
１２ａ，１２ｂ，１２ｃ，１２ｄ  フライホイ−ルダイオ−ドの組み合わせ、
１３  系統電源もしくはモ−タ誘起電圧、
１４  ケ−ブルインダクタンスや系統電源もしくはモ−タの漏れインダクタンス等のインダクタンス、
１５  遮断器、
１６  制御装置、
Ｐ，Ｃ，Ｎ  直流電圧回路の各端子電圧、
ＯＵＴ  出力端子。
【図１】
2004312902.tif 000003
【図２】
2004312902.tif 000004
【図３】
2004312902.tif 000005
【図４】
2004312902.tif 000006
【図５】
2004312902.tif 000007
【図６】
2004312902.tif 000008
【図７】
2004312902.tif 000009