(57)【要約】【課題】出力パワーが変化しても効率の変動が少なくなるようにすることができる歪補償増幅器を提供する。【解決手段】図２において、主増幅器７は、増幅素子２１，２２，２３，２４によって多段接続され、その増幅率は各増幅素子の増幅率を乗算した値である。入力パワーが低いときは、スイッチ２６，２７によって増幅素子２４をＯＦＦして第３遅延ルート２８側に切り替える。これにより、増幅素子２５がＯＦＦしても第３遅延ルート２８によって遅延量の変化しない高周波信号を送出することができる。さらに、増幅素子２４がＯＦＦされたことによるゲインの変化分は、アッテネータ２５によって利得補正される。よって、出力パワーの低いときは増幅素子２４の消費電力がなくなるので効率低下を防止でき、且つ、出力パワーの線形性もよい。【選択図】        図２
2004312126.tif 000002
【特許請求の範囲】
【請求項１】
主増幅器内部に複数の増幅素子を有し電力の増幅を行う歪補償増幅器であって、
出力パワーのレベル状態を検出するパワーレベル検出手段と、
前記パワーレベル検出手段による出力パワーのレベル状態に基づいて前記増幅素子のうち、少なくとも一つの増幅素子をＯＦＦするとともに、該ＯＦＦされた増幅素子をバイパスさせる節電手段と
を備えてなる歪補償増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基地局や中継装置などに設置される通信機器などに利用される高周波電力に含まれる相互変調歪を除去し、電力増幅と波形の特性改善を行う歪補償増幅器に関するものであり、より詳細には、フィードフォワード（正帰還）の手法を用いて相互変調歪を除去し、高周波電力の増幅を行うフィードフォワード型の歪補償増幅器に関するものである。
【０００２】
【従来の技術】
従来より、高周波電力の相互変調歪を効率的に除去するのにフィードフォワード型の歪補償増幅器が広く用いられている。このようなフィードフォワード型の歪補償増幅器は、主増幅器の出力電力を入力電力と比較してその差分を歪成分として抽出し、この歪成分のみを増幅して主増幅器の出力電力から差し引くものである。これによって、歪成分が除去されて特性改善された高周波電力の増幅を効果的に行うことができる。
【０００３】
図６は、従来から用いられているフィードフォワード型の歪補償増幅器の一例を示すブロック図である。このフィードフォワード型の歪補償増幅器は、歪成分の含まれる高周波電力をプレ増幅する前置増幅器２と、第２方向性結合器５、第１ベクトル調整器６、主増幅器７、第１遅延ルート８、第３方向性結合器９、及び第４方向性結合器９’からなる歪検出ループ３と、第２遅延ルート１０、第２ベクトル調整器１１、誤差増幅器１２、および第５方向性結合器１３からなる歪除去ループ４と、制御回路部１４、パイロット信号送受信部１５、および第２検波器１７からなる制御部１８の４つのブロックによって構成されている。
【０００４】
前置増幅器２は、入力される高周波電力の信号（以下、高周波信号という）を所定の電力レベルまで上昇させてフィードフォワード回路ヘ入力する役割をしている。また、歪検出ループ３では、入力された高周波信号を増幅すると共に高周波信号に含まれる歪成分を抽出し、増幅された高周波信号と歪成分を個別に歪除去ループ４へ供給している。さらに、歪除去ループ４では、前段の歪検出ループ３で抽出された歪成分のみを増幅すると共に前段で増幅された高周波信号から増幅後の歪成分を差し引いて、無歪に近い高周波信号を出力している。
【０００５】
また、制御部１８においては、パイロット信号送受信部１５は、出力信号から検出したパイロット信号を歪検出ループ３の主増幅器７にフィードバックしている。これによって、パイロット信号送受信部１５が入力信号のベクトルと出力信号のベクトルの相関レベルを検出し、制御回路部１４が、入力信号のベクトルと出力信号のベクトルの相関レベルをゼロにするように（つまり、入出力信号のベクトルを一致させるように）、歪除去ループ４の第２ベクトル調整器１１を自動的に調整し、歪成分のベクトル（つまり位相）補正を行ってフィードフォワード回路の制御を最適化している。
【０００６】
さらに、制御部１８の第２検波器１７は、誤差増幅器１２の入力前の歪成分を検出して歪検出ループ３の第１ベクトル調整器６にフィードバックしている。これによって、制御回路部１４は、歪成分の検波レベルが最小値となるように歪検出ループ３の第１ベクトル調整器６を自動的に調整し、高周波信号のベクトル（つまり位相）補正を行ってフィードフォワード回路制御を最適化している。尚、第２検波器１７のフィードバック信号によって高周波信号のベクトル（位相）補正を行うのではなく、前述の歪成分のベクトル（位相）補正と同じように、パイロット信号送受信部１５が出力したパイロット信号を検出して第１ベクトル調整器６にフィードバックし、高周波信号のベクトル（位相）補正を行ってフィードフォワード回路制御を最適化してもよい。なお、先行技術文献として、特許文献１が知られている。
【０００７】
【特許文献１】
特開２００１−２３７６５２号公報（第２−３頁、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら、図６に示すような従来のフィードフォワード型歪補償増幅器では、増幅後の出力パワーを下げた状態で使用した場合には増幅器の効率が低下してしまう。図７は、従来のフィードフォワード型歪補償増幅器における、入力パワーに対する出力パワー及び増幅器の効率の関係を示す特性図である。横軸にはフィードフォワード型歪補償増幅器に入力される電力（つまり、入力パワー）を示し、縦軸にはフィードフォワード型歪補償増幅器から出力される電力（つまり、出力パワー）及び増幅器の効率を示している。つまり、図７に示すように、出力パワーを下げるに従って増幅器の効率が低下してしまう。尚、効率とは入力パワーによって消費された電力に対する出カパワーとして取り出される電力の割合である。増幅器の効率が低下する原因は、出力パワーを下げて使用してもフィードフォワード型歪補償増幅器の内部回路で消費される電力はあまり下がらないためである。
【０００９】
図８は、理想的なフィードフォワード型歪補償増幅器における、入力パワーに対する出力パワー及び増幅器の効率の関係を示す特性図である。横軸にはフィードフォワード型歪補償増幅器に入力される電力（入力パワー）を示し、縦軸にはフィードフォワード型歪補償増幅器から出力される電力（出力パワー）及び増幅器の効率を示している。つまり、図８に示すように、理想的なフィードフォワード型歪補償増幅器としては、入カパワーに対して出力パワーは線形的（リニアリティ）に変化しても、効率は出力パワーの大きさに関わらず一定であることが望ましい。しかしながら、図６に示すような従来のフィードフォワード型歪補償増幅器においては、図７に示すように、出力パワーが減少するにしたがって効率が低下してしまう。このため、出力パワーが定格値からゼロまで下がったときの効率低下量δ’が著しく大きくなる。
【００１０】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、出力パワーの大きさに応じて主増幅器の増幅率を可変させることにより、出力パワーが変化しても効率の変動が少なくなるようにすると共に、出力パワーの変化の線形性が維持できるようなフィードフォワード型の歪補償増幅器を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、本発明の歪補償増幅器は、主増幅器内部に複数の増幅素子を有し電力の増幅を行う歪補償増幅器であって、出力パワーのレベル状態を検出するパワーレベル検出手段と、前記パワーレベル検出手段による出力パワーのレベル状態に基づいて前記増幅素子のうち、少なくとも一つの増幅素子をＯＦＦするとともに、該ＯＦＦされた増幅素子をバイパスさせる節電手段とを備えてなるものである。
【００１２】
なお、実施の形態においては、主増幅器をフィードフォワード制御することにより高周波電力の増幅を行う歪補償増幅器において、主増幅器は、多段接続構成によって高周波電力の増幅を行う複数の増幅素子と、主増幅器の利得補正を行うアッテネータと、複数の増幅素子のうち、少なくとも１つの増幅素子をバイパスさせるバイパス手段とを備え、出力パワーが所定値以下のとき、バイパス手段を動作させると共に、アッテネータが、バイパスによりＯＦＦされた増幅素子のゲインを補償するための利得補正を行うことを特徴とする歪補償増幅器が開示され。
【００１３】
以上の構成によれば、例えば、基地局や中継装置などの通信機器に用いられるフィードフォワード型の歪補償増幅器であって、出力パワーを下げた状態で使用するときは、主増幅器の内部で多段接続構成されている複数の増幅素子のうち何れかの増幅素子をＯＦＦしてその増幅素子をバイパスする。なお、その増幅素子がバイパスされたことによるゲイン低下を補償するためにアッテネータが利得補正を行うようにすることができる。これによって、動作させる増幅素子の個数を減少させて節電を図れるとともに、出力パワーの変化の線形性を維持することができる。したがって、本発明によれば、高効率且つ出力パワーの線形性がよいフィードフォワード型の歪補償増幅器を実現することができる。
【００１４】
尚、本発明における歪補償増幅器における具体的な構成として、節電手段は電源をＯＦＦする手段とバイパス手段を備え、バイパス手段は、入力パワーレベルが低いときに複数の増幅素子のうち少なくとも１個の増幅素子をＯＦＦするとともにそれをバイパスさせるスイッチ回路を含んでいる。さらに、パワーレベル検出手段は、入カパワーレベルを検波するための検波手段により構成され得る。バイパス手段には、バイパスした増幅素子と同等の遅延量となるような遅延ルートを含んでいる。そして、検波手段によって検出された入力パワーが低いときは、スイッチ回路が少なくとも１個の増幅素子をＯＦＦしてバイパス回路側へ切り替える。また、このとき、増幅信号の遅延量が変化しないように、バイパス回路側に遅延ルートを設けることによって遅延量の補正を行っている。これによって、増幅素子をバイパスさせる前後において信号の遅延量が変化する虞はなくなる。
【００１５】
また、本発明は、複数の増幅素子によって構成されているフィードフォワード型の歪補償増幅器の制御方法において、入カパワーレベルを検出するステップと、入カパワーレベルが所定値より低いときに複数の増幅素子のうち少なくとも１つの増幅素子をＯＦＦするステップと、ＯＦＦした増幅素子をバイパスするために遅延ルートに切り替えるステップと、ＯＦＦした増幅素子のゲインを補償するために減衰量を制御して利得補正を行うステップとを含んで、高周波信号の歪補正を行うようなフィードフォワード型の歪補償増幅器の制御方法にも適用される。
【００１６】
【発明の実施の形態】
以下、図面を用いて、本発明におけるフィードフォワード型の歪補償増幅器の実施の形態を詳細に説明する。本発明におけるフィードフォワード型の歪補償増幅器は、出力パワーが高いときは主増幅器内部で構成されている複数の増幅素子をフルに使用し、出力パワーを下げたときは、主増幅器内部で構成されている複数の増幅素子のうち一部の増幅素子をＯＦＦする。このとき、一部の増幅素子がＯＮからＯＦＦされることによって入力パワーに対して出力パワーが非線形になるが、増幅素子に直列に接続されているアッテネータの減衰率を変えることによってこの非線形分を補正して線形化している。これによって、出力パワーを下げたときは主増幅器内部の消費電力を抑えることができると共に、入力パワーに対する出力パワーの線形性（リニアリティ）を維持することができる。よって、出力パワーの変動による効率変動を少なくした高効率なフィードフォワード型の歪補償増幅器を実現することができる。
【００１７】
図１は、本発明におけるフィードフォワード型歪補償増幅器の一例を示すブロック図である。尚、図１に示す本発明のフィードフォワード型歪補償増幅器は、図６に示す従来のフィードフォワード型歪補償増幅器と同一部分は同一符合が付されている。図１において、本発明におけるフィードフォワード型歪補償増幅器は、高周波信号を入力してその大部分を前置増幅器２へ供給すると共に高周波信号の一部を制御部１８へ供給する第１方向性結合器１と、第１方向性結合器１から入力された高周波信号を所定の電力レベルまで上昇させてフィードフォワード回路ヘ入力する前置増幅器２と、入力された高周波信号を増幅すると共に歪成分を抽出し、増幅された高周波信号と歪成分を個別に歪除去ループ４へ供給する歪検出ループ３と、前段の歪検出ループ３で抽出された歪成分のみを増幅すると共に前段で増幅された高周波信号から増幅後の歪成分を差し引いて無歪に近い高周波信号を出力する歪除去ループ４と、フィードフォワード型歪補償増幅器全体の制御を行う制御部１８の４つのブロックによって構成されている。
【００１８】
歪検出ループ３は、第２方向性結合器５、第１ベクトル調整器６、主増幅器７、第１遅延ルート８、第３方向性結合器９、及び第４方向性結合器９’によって構成されている。また、歪除去ループ４は、第２遅延ルート１０、第２ベクトル調整器１１、誤差増幅器１２、および第５方向性結合器１３によって構成されている。さらに、制御部１８は、メモリ部１４’を備える制御回路部１４、パイロット信号送受信部１５、第１検波器１６、および第２検波器１７によって構成されている。
【００１９】
図２は、図１のフィードフォワード型歪補償増幅器における主増幅器の内部構成を示すブロック図である。図２において、主増幅器７は、複数の増幅素子２１，２２，２３，２４と、主増幅器７の利得補正を行うアッテネータ２５と、増幅素子２４を通過させたり第３遅延ルート２８にバイパスさせたりするスイッチ２６，２７と、増幅素子２４をバイパスさせたときに、高周波信号が増幅素子２４を通過したときと同等の遅延量となるように制御する第３遅延ルート２８とによって構成されている。
【００２０】
次に、図１に示す第１方向性結合器１、第２方向性結合器５、第３方向性結合器９、第４方向性結合器９’、及び第５方向性結合器１３の動作について説明する。図３は、一般的な方向性結合器の構成図である。図３において、方向性結合器は、端子１と端子２で終端される主線路３１と端子３と端子４で終端される副線路３２とによって構成され、主線路３１及び副線路３２の線路長は何れも１／４波長（λ／４）になっている。
【００２１】
方向性結合器の動作について説明する。端子Ｔ１から入力された高周波信号の大部分は端子Ｔ２に出力され、一部の高周波信号は端子Ｔ３に出力される。また、端子Ｔ２から入力された高周波信号の大部分は端子Ｔ１に出力され、残りは抵抗Ｒによって消費される。端子Ｔ３から入力された高周波信号の一部は端子Ｔ２に出力され、大部分は抵抗Ｒによって消費される。
【００２２】
次に、図１に示すフィードフォワード型歪補償増幅器の動作について説明する。第１方向性結合器１の端子Ｔ１に入力された高周波信号の大部分は端子Ｔ２より前置増幅器２に入力され、この高周波信号は前置増幅器２によって所定の電力レベルまで増幅されて歪検出ループ３の第２方向性結合器５の端子Ｔ１へ供給される。また、第１方向性結合器１の端子Ｔ１に入力された高周波信号の一部は、端子Ｔ３から制御部１８の第１検波器１６へ供給される。そして、第１検波器１６によって高周波信号の入力パワーレベルが検出され、入力パワーレベルに応じて、制御回路部１４に構成された複数の制御素子のうちの一部の制御素子がＯＮ／ＯＦＦされる。尚、制御素子のＯＮ／ＯＦＦ動作の詳細な説明については後述する。
【００２３】
第２方向性結合器５の端子Ｔ２から、前置増幅器２で増幅された高周波信号の大部分が第１ベクトル調整器６を経由して主増幅器７へ供給され、さらに主増幅器７によって増幅されて第３方向性結合器９の端子Ｔ１に供給される。また、第２方向性結合器５の端子Ｔ３から、前置増幅器２で増幅された高周波信号の一部が第１遅延ルート８に供給され、この第１遅延ルート８によって位相が１８０°遅延されて第４方向性結合器９’の端子Ｔ２に供給される。
【００２４】
第３方向性結合器９の端子Ｔ２から、主増幅器７で増幅された高周波信号の大部分が歪除去ループ４の第２遅延ルート１０に供給される。一方、第３方向性結合器９の端子Ｔ３から、主増幅器７で増幅された高周波信号の一部が第４方向性結合器９´の端子Ｔ３へ供給される。従って、第４方向性結合器９’は、端子Ｔ３に供給された高周波信号と、端子Ｔ２に供給された位相が１８０°遅れた高周波信号とによって引き算を行うので、第４方向性結合器９’の端子Ｔ１からは高周波信号の歪成分のみが抽出されて出力される。
【００２５】
尚、制御部１８のパイロット信号送受信部１５が出力レベルを検出して主増幅器７に信号ａを供給し、第３方向性結合器９の端子Ｔ３から第４方向性結合器９’の端子Ｔ３へ供給する高周波信号の基本波成分を、第４方向性結合器９’の端子Ｔ２に供給される１８０°遅延の高周波信号の基本波成分と同じになるように制御しているので、第４方向性結合器９’では基本波成分は完全に相殺されて第４方向性結合器９’の端子Ｔ１からは完全な歪成分のみが抽出される。このようにして、歪検出ループ３では、入力された高周波信号を増幅すると共に歪成分のみを抽出している。そして、増幅された高周波信号を第３方向性結合器９の端子Ｔ２から出力し、歪成分を第４方向性結合器９’の端子Ｔ１から出力し、増幅された高周波信号と歪成分をそれぞれ個別に歪除去ループ４へ供給している。
【００２６】
次に、歪除去ループ４においては、第４方向性結合器９’の端子Ｔ１より出力された歪成分が、第２ベクトル調整器１１を経由して誤差増幅器１２に入力されて増幅される。さらに、誤差増幅器１２によって増幅された歪成分は第５方向性結合器１３の端子Ｔ３に入力される。一方、歪検出ループ３の第３方向性結合器９の端子Ｔ２より出力された増幅後の高周波信号は、第２遅延ルート１０によって１８０°位相が遅延されて第５方向性結合器１３の端子Ｔ２に入力される。つまり、歪成分は歪検出ループ３の第１遅延ルート８で位相が１８０°遅延されているので、増幅後の高周波信号を歪除去ループ４の第２遅延ルート１０によって１８０°遅延させることにより、歪成分の信号位相と増幅後の高周波信号の位相との位相合わせを行う。
【００２７】
第５方向性結合器１３は、端子Ｔ２に入力された増幅後の高周波信号から端子Ｔ３に入力された歪成分の引き算を行う。これによって、第５方向性結合器１３の端子Ｔ１からは歪成分の除去された無歪に近い高周波信号が出力される。つまり、歪除去ループ４においては、前段の歪検出ループ３で抽出された歪成分のみを増幅し、前段で増幅された高周波信号から増幅後の歪成分を引き算して無歪に近い高周波信号を出力している。
【００２８】
また、制御部１８においては、パイロット信号送受信部１５は、出力信号から検出したパイロット信号を歪検出ループ３の主増幅器７にフィードバックしている。これによって、パイロット信号送受信部１５が入力信号のベクトルと出力信号のベクトルの相関レベルを検出し、制御回路部１４が入力信号のベクトルと出力信号のベクトルの相関レベルをゼロにするように（つまり、入出力信号のベクトルを一致させるように）、歪除去ループ４の第２ベクトル調整器１１を自動的に調整し、歪成分のベクトル（つまり位相）補正を行ってフィードフォワード回路制御を最適化している。
【００２９】
さらに、制御部１８の第２検波器１７は、誤差増幅器１２の入力前の歪成分を検出して歪検出ループ３の第１ベクトル調整器６にフィードバックしている。これによって、制御回路部１４は、歪成分の検波レベルが最小値となるように歪検出ループ３の第１ベクトル調整器６を自動的に調整し、高周波信号のベクトル（つまり位相）補正を行ってフィードフォワード回路制御を最適化している。尚、第２検波器１７のフィードバック信号によって高周波信号のベクトル（位相）補正を行うのではなく、前述の歪成分のベクトル（位相）補正と同じように、パイロット信号送受信部１５が出力からパイロット信号を検出して第１ベクトル調整器６にフィードバックし、高周波信号のベクトル（位相）補正を行ってフィードフォワード回路制御を最適化してもよい。
【００３０】
ここで、歪検出ループ３の主増幅器７は、図２に示すように、増幅素子２１，２２，２３，２４の多段接続で構成されており、主増幅器７の利得は増幅素子２１〜２４の各利得を乗算したものと考えることができる。さらに、増幅素子２４の入出力にはそれぞれスイッチ２６，２７が接続されている。スイッチ２６，２７によって増幅素子２４をＯＦＦさせて使用する場合には、主増幅器７は増幅素子２４をバイパスできる構成になっている。ここで、増幅素子２４をバイパスさせた場合には、主増幅器７から出力される高周波信号の遅延量が増幅素子２４を通過させた場合と同等の遅延量になるように、スイッチ２６，２７によって第３遅延ルート２８が接続されるようになっている。
【００３１】
図４は、本発明のフィードフォワード型歪補償増幅器における、入力パワーに対する出力パワー及び増幅器の効率の関係を示す特性図である。図２に示す主増幅器の回路を用いて説明すると、図４の特性図に示すように、入力パワーの減少に対して出力パワーがリニアに減少すると共に効率もリニアに減少して行く。そして、入力パワーがＰ１の時点でスイッチ２６，２７によって増幅素子２４をＯＦＦすると、増幅素子２４による消費電力がなくなるので、その分だけ効率は上昇する。一方、増幅素子２４をＯＦＦさせることによって主増幅器７の利得が減少するために、出力パワーは入力パワーがＰ１の時点において急激に減少する。このため、フィードフォワード型歪補償増幅器の入出力パワー特性の線形性がくずれてしまう。そこで、図４に示すように、アッテネータ（ＡＴＴ）２５を挿入し、増幅素子２４をＯＦＦさせた時点（Ｐ１）よりアッテネータ（ＡＴＴ）２５の減衰率を制御して、主増幅器７の利得が減少しないように利得補正を行う。これによって、出力パワーを減少させても効率低下量δを小さく抑えることができると共に、出力パワーの線形性を維持することができる。
【００３２】
例えば、増幅素子２１の利得を２０ｄＢ、アッテネータ（ＡＴＴ）２５の減衰量を２０ｄＢとして使用し、ＯＮ／ＯＦＦする増幅素子２４の利得が１０ｄＢであるとすると、増幅素子２４をＯＦＦさせた場合にはアッテネータ（ＡＴＴ）２５の減衰量を１０ｄＢにすることによって、主増幅器７全体の利得は変化しないことになる。尚、図２においては、利得調整用のアッテネータ（ＡＴＴ）２５は増幅素子２１の後段に設置されているが、これに限ることはなく、アッテネータ（ＡＴＴ）２５は増幅素子２２や増幅素子２３の後段など、主増幅器７の中の列に入っていれば何れの位置であってもよい。
【００３３】
また、図１のフィードフォワード型歪補償増幅器において、前置増幅器２の前段に入力パワーのレベルを検出するための第１方向性結合器１及び第１検波器１６が配置されている。高周波信号が第１方向性結合器１の端子Ｔ１に入力されたとき、第１方向性結合器１の端子Ｔ３より高周波信号の入力パワーの一部を抽出して第１検波器１６へ供給すると、第１検波器１６は入力パワーのレベルを検出して制御回路部１４へ送信する。すると、制御回路部１４は、メモリ部１４’に記憶されている所定の入力パワーレベルと第１検波器１６から取得した入力パワーのレベルとを比較し、第１検波器１６から受信した入力パワーが所定の入力パワーレベルより低くなったとき、制御回路部１４はスイッチ２６，２７によって増幅素子２４をＯＦＦさせると共にアッテネータ（ＡＴＴ）２５の制御を行う。これによって、図４に示すように、増幅素子２４をＯＦＦした時点よりアッテネータ（ＡＴＴ）２５が利得補正を行うので、結果的に出力パワーは線形的に減少する。このようにして、出力パワーを大きく増減させても、効率低下量δを小さく抑えると共に出力パワーの線形性を維持することができる。
【００３４】
次に、フローチャートを用いて、本発明のフィードフォワード型歪補償増幅器における出力パワーの線形性の維持と効率変動の抑制動作について説明する。図５は、本発明のフィードフォワード型歪補償増幅器において、出力パワーの線形性の維持と効率変動を抑制する制御の流れを示すフローチャートである。
【００３５】
本発明のフィードフォワード型歪補償増幅器では、所定レベル以下に出力パワーが低下した時点で増幅素子２４をＯＦＦしても高周波信号の遅延量が変動しないように第３遅延ルート２８にバイパスしている。このとき、入力パワーがどれだけのレベルになった時点で増幅素子２４をＯＮ／ＯＦＦするかを判断するために、第１検波器１６によって入力パワーのレベルを検出し、制御回路部１４によって増幅素子２４と第３遅延ルート２８の切替制御を行っている。
【００３６】
図５のフローチャートにおいて、先ず、制御回路部１４内のメモリ部１４’に予め入力パワーの所定値（例えば１００）を記憶させておく。そして、制御回路部１４は、第１検波器１６が検波した入力パワーの検波レベルが１００以下になったか否かを常時監視する（ステップＳ１）。ここで、入力パワーの検波レベルが１００以下になった場合は（ステップＳ１でＹｅｓの場合）、スイッチ２６，２７によって主増幅器７の内部の増幅素子２４をＯＦＦして（ステップＳ２）、スイッチ２６，２７をバイパス側の第３遅延ルート２８に切り替える（ステップＳ３）。さらにアッテネータ２５の減衰量を減少させて増幅素子２４の利得分を補正する（ステップＳ４）。
【００３７】
この状態で、従来のフィードフォワード型歪補償増幅器と同様に、制御回路部１４が、第２検波器１７の検波レベルを利用して、高周波信号の検波レベルが最小値となるように第１ベクトル調整器６を自動的に調整することにより、歪検出ループ３は最適化される。ここで、検波レベルが所定値以上であれば何も行わず、検波レベルが所定値以下の場合のみ上記のような制御を行うため、入力パワーの検波レベルは常時監視することになる。
【００３８】
以上述べた実施の形態は本発明を説明するための一例であり、本発明は、上記の実施の形態に限定されるものではなく、発明の要旨の範囲で種々の変形が可能である。例えば、上記の実施の形態では、図２に示すように、主増幅器を構成する複数の増幅素子のうち１つの増幅素子をＯＮ／ＯＦＦする場合について説明したが、これに限ることはなく、複数の増幅素子を段階的に増減してもよい。もちろん、増幅素子の段階的な増減に応じてアッテネータの利得補正も段階的に行う必要がある。このようにすることによって、図８に示すように出力パワーをリニアに増減させても効率をほぼ一定に維持することができる。
【００３９】
【発明の効果】
以上説明したように、本発明におけるフィードフォワード型の歪補償増幅器によれば、出力パワーを下げた状態では増幅素子の一部をＯＦＦすることによって主増幅器の消費電力を抑えることができるので、出力パワーの低い状態で生じやすい効率低下を抑制することができる。
【図面の簡単な説明】
【図１】本発明におけるフィードフォワード型歪補償増幅器の一例を示すブロック図である。
【図２】図１のフィードフォワード型歪補償増幅器における主増幅器の内部構成を示すブロック図である。
【図３】一般的な方向性結合器の構成図である。
【図４】本発明のフィードフォワード型歪補償増幅器における、入力パワーに対する出力パワー及び増幅器の効率の関係を示す特性図である。
【図５】本発明のフィードフォワード型歪補償増幅器において、出力パワーの線形性の維持と効率変動を抑制する制御の流れを示すフローチャートである。
【図６】従来から用いられているフィードフォワード型の歪補償増幅器の一例を示すブロック図である。
【図７】従来のフィードフォワード型歪補償増幅器における、入力パワーに対する出力パワー及び増幅器の効率の関係を示す特性図である。
【図８】理想的なフィードフォワード型歪補償増幅器における、入力パワーに対する出力パワー及び増幅器の効率の関係を示す特性図である。
【符号の説明】
１  第１方向性結合器、２  前置増幅器、３  歪検出ループ、４  歪除去ループ、５  第２方向性結合器、６  第１ベクトル調整器、７  主増幅器、８  第１遅延ルート、９  第３方向性結合器、９’  第４方向性結合器、１０  第２遅延ルート、１１  第２ベクトル調整器、１２  誤差増幅器、１３  第５方向性結合器、１４  制御回路部、１４’  メモリ部、１５  パイロット信号送受信部、１６  第１検波器、１７  第２検波器、１８  制御部、２１，２２，２３，２４  増幅素子、２５  アッテネータ（ＡＴＴ）、２６，２７  スイッチ、２８  第３遅延ルート、３１  主線路、３２  副線路。
【図１】
2004312126.tif 000003
【図２】
2004312126.tif 000004
【図３】
2004312126.tif 000005
【図４】
2004312126.tif 000006
【図５】
2004312126.tif 000007
【図６】
2004312126.tif 000008
【図７】
2004312126.tif 000009
【図８】
2004312126.tif 000010