(57)【要約】【課題】環境の変化や経時変化等によって、その特性が影響を受けない電力変換装置を提供する。【解決手段】本発明の電力変換装置（３０）は、駆動信号（ａ２）の値を補正する補正回路（３８）を含む。補正回路（３８）は、駆動信号（ａ２）、スイッチング素子（５）の出力電圧に応じた第１の信号（ａ８）およびスイッチング素子（５）の出力電流に応じた第２の信号（ａ９）が入力されると、第１の信号（ａ８）の値および第２の信号（ａ９）の値を演算処理してスイッチング損失を求め、スイッチング損失の値を第１の基準値と比較し、かつ、第１の信号（ａ８）の値を第２の基準値と比較し、スイッチング損失の値が第１の基準値を超えること、および、第１の信号（ａ８）の値が第２の基準値を超えることの少なくとも一方を満たす場合に、その超えた値が対応する基準値以下になるように駆動信号の値を補正する。【選択図】        図２
2004312817.tif 000002
【特許請求の範囲】
【請求項１】
電力用スイッチング素子と、そのスイッチング素子を制御する素子制御回路と、前記スイッチング素子の出力電圧を検知してその出力電圧に応じた第１の信号を出力する電圧センサと、前記スイッチング素子の出力電流を検知してその出力電流に応じた第２の信号を出力する電流センサとを備え、
前記素子制御回路は、
前記スイッチング素子に駆動信号を出力する駆動回路と、
前記駆動信号の値を補正する補正回路と
を含み、
前記補正回路は、前記駆動回路から前記駆動信号を取得し、前記電圧センサから前記第１の信号を取得し、かつ、前記電流センサから前記第２の信号を取得すると、前記第１の信号の値および前記第２の信号の値を演算処理してスイッチング損失を求め、前記スイッチング損失の値を第１の基準値と比較し、かつ、前記第１の信号の値を第２の基準値と比較し、前記スイッチング損失の値が前記第１の基準値を超えること、および、前記第１の信号の値が前記第２の基準値を超えることの少なくとも一方を満たす場合に、その超えた値が対応する前記基準値以下になるように前記駆動信号の値を補正する電力変換装置。
【請求項２】
前記駆動回路が、
前記スイッチング素子の制御端子に接続され、前記制御端子に印加する電圧を生成する可変抵抗と、
前記可変抵抗の値を変化させる抵抗制御回路と
を備え、
前記補正回路は、前記抵抗制御回路に、前記可変抵抗がとるべき第１の抵抗値を示す駆動補正信号を出力し、
前記抵抗制御回路は、前記駆動補正信号が入力されると、前記可変抵抗の値が前記第１の抵抗値に等しくなるように、前記可変抵抗を変化させる請求項１に記載の電力変換装置。
【請求項３】
前記駆動回路が、
前記スイッチング素子の制御端子に接続されるトランジスタと、
前記トランジスタの制御端子に制御信号を出力するトランジスタ駆動回路と
を備え、
前記トランジスタは、前記スイッチング素子の前記制御端子に、入力される前記制御信号に応じた電流を出力し、
前記補正回路は、前記トランジスタ駆動回路に、前記トランジスタに出力すべき制御信号の値を示す駆動補正信号を出力し、
前記トランジスタ駆動回路は、前記駆動補正信号が入力されると、前記トランジスタに、その駆動補正信号が示す値の制御信号を出力する請求項１に記載の電力変換装置。
【請求項４】
前記駆動回路が、
前記スイッチング素子の制御端子に接続される、並列に接続された複数のトランジスタと、
前記トランジスタの各々の制御端子に制御信号を出力するトランジスタ駆動回路と
を備え、
前記トランジスタの各々は、前記スイッチング素子の制御端子に、入力される前記制御信号に応じた電流を出力し、
前記補正回路は、前記トランジスタ駆動回路に、前記制御信号を出力すべき前記トランジスタの個数を示す駆動補正信号を出力し、
前記トランジスタ駆動回路は、前記駆動補正信号が入力されると、その駆動補正信号が示す個数の前記トランジスタに前記制御信号を出力する請求項１に記載の電力変換装置。
【請求項５】
電力用スイッチング素子と、そのスイッチング素子を制御する素子制御回路と、前記スイッチング素子の駆動状態を検知してその駆動状態に応じた保護状態信号を出力する状態センサと、前記スイッチング素子の温度を検知してその温度に応じた温度信号を出力する温度センサと
を備え、
前記素子制御回路は、
前記保護状態信号を取得し、前記保護状態信号の値と基準値とを比較して、その比較結果に基づく信号を出力する保護回路と、
前記基準値を補正する補正回路とを含み、
前記補正回路は、前記温度センサから前記温度信号を取得し、かつ、前記状態センサから前記保護状態信号を取得して、前記温度信号に応じた第３の基準値を設定し、その第３の基準値を示す保護補正信号を前記保護回路に出力する電力変換装置。
【請求項６】
前記保護回路が、
基準電圧を分圧する複数の分圧抵抗と、
少なくとも１つの前記分圧抵抗を選択し、前記基準電圧と選択された前記分圧抵抗とにより、比較電圧を生成する選択回路と、
前記選択回路から出力された前記比較電圧の値と前記保護状態信号の値とを比較する比較回路と
を備え、
前記選択回路は、前記保護補正信号を取得し、前記比較電圧の値が前記第３の基準値に等しくなるように、少なくとも１つの前記分圧抵抗を選択する請求項５に記載の電力変換装置。
【請求項７】
前記補正回路は、前記駆動信号の立ち上がり時および立ち下がり時に、前記駆動信号、前記第１の信号および前記第２の信号を駆動入力信号として取得し、
前記補正回路は、前記駆動信号の立ち上がり時に、前記駆動信号の所定回数前の立ち上がり時に取得した前記駆動入力信号に基づいて前記駆動信号の値を補正し、前記駆動信号の立ち下がり時に、前記駆動信号の所定回数前の立ち下り時に取得した前記駆動入力信号に基づいて前記駆動信号の値を補正する請求項１に記載の電力変換装置。
【請求項８】
前記補正回路は、前記電力変換装置の起動後における前記駆動信号の最初の立ち上がり時に、前記駆動信号、前記第１の信号および前記第２の信号を駆動入力信号として取得し、それ以降の前記駆動信号の全ての立ち上がり時に、その最初の立ち上がり時に取得した前記駆動入力信号に基づいて前記駆動信号の値を補正し、
前記補正回路は、前記電力変換装置の起動後における前記駆動信号の最初の立ち下がり時に、前記駆動入力信号を取得し、それ以降の前記駆動信号の全ての立ち下がり時に、その最初の立ち下がり時に取得した前記駆動入力信号に基づいて前記駆動信号の値を補正する請求項１に記載の電力変換装置。
【請求項９】
前記補正回路は、前記駆動信号の立ち上がり時、および、前記駆動信号の立ち下がり時に、前記保護状態信号を取得し、
前記補正回路は、前記駆動信号の立ち上がり時に、前記駆動信号の所定回数前の立ち上がり時に取得した前記保護状態信号に基づいて前記基準値を補正し、前記駆動信号の立ち下がり時に、前記駆動信号の所定回数前の立ち下がり時に取得した前記保護状態信号に基づいて前記基準値を補正する請求項５に記載の電力変換装置。
【請求項１０】
前記補正回路は、前記電力変換装置の起動後における前記駆動信号の最初の立ち上がり時に、前記保護状態信号を取得し、それ以降の前記駆動信号の全ての立ち上がり時に、その最初の立ち上がり時に取得した前記保護状態信号に基づいて前記基準値を補正し、
前記補正回路は、前記電力変換装置の起動後における前記駆動信号の最初の立ち下がり時に、前記保護状態信号を取得し、それ以降の前記駆動信号の全ての立ち下がり時に、その最初の立ち下がり時に取得した前記保護状態信号に基づいて前記基準値を補正する請求項５に記載の電力変換装置。
【請求項１１】
前記補正回路が、前記駆動補正信号または前記保護補正信号を記憶する補正記憶回路を備えた請求項２から請求項６のいずれかに記載の電力変換装置。
【請求項１２】
前記素子制御回路が、前記素子制御回路と前記素子制御回路を制御する制御装置との間の信号のやり取りを行うレベルシフト回路を備える請求項１から請求項１１のいずれかに記載の電力変換装置。
【請求項１３】
電力用スイッチング素子と、そのスイッチング素子を制御する素子制御回路と、前記スイッチング素子の出力電圧を検知してその出力電圧に応じた第１の信号を出力する電圧センサと、前記スイッチング素子の出力電流を検知してその出力電流に応じた第２の信号を出力する電流センサとを備え、
前記素子制御回路は、
前記スイッチング素子に駆動信号を出力する駆動回路と、
前記前記駆動信号の値を補正する補正回路と
を含み、
前記補正回路は、前記駆動回路から前記駆動信号を取得し、前記電圧センサから前記第１の信号を取得し、かつ、前記電流センサから前記第２の信号を取得すると、前記第１の信号の値および前記第２の信号の値を演算処理してスイッチング損失を求め、前記スイッチング損失の値を第１の基準値と比較し、かつ、前記第１の信号の値を第２の基準値と比較し、前記スイッチング損失の値が前記第１の基準値を超えること、および、前記第１の信号の値が前記第２の基準値を超えることの少なくとも一方を満たす場合に、その超えた値が対応する前記基準値以下になるように前記駆動信号の値を補正する少なくとも１つの上アーム用の電力変換装置と、
電力用スイッチング素子と、そのスイッチング素子を制御する素子制御回路と、前記スイッチング素子の出力電圧を検知してその出力電圧に応じた第１の信号を出力する電圧センサと、前記スイッチング素子の出力電流を検知してその出力電流に応じた第２の信号を出力する電流センサとを備え、
前記素子制御回路は、
前記スイッチング素子に駆動信号を出力する駆動回路と、
前記前記駆動信号の値を補正する補正回路と
を含み、
前記補正回路は、前記駆動回路から前記駆動信号を取得し、前記電圧センサから前記第１の信号を取得し、かつ、前記電流センサから前記第２の信号を取得すると、前記第１の信号の値および前記第２の信号の値を演算処理してスイッチング損失を求め、前記スイッチング損失の値を第１の基準値と比較し、かつ、前記第１の信号の値を第２の基準値と比較し、前記スイッチング損失の値が前記第１の基準値を超えること、および、前記第１の信号の値が前記第２の基準値を超えることの少なくとも一方を満たす場合に、その超えた値が対応する前記基準値以下になるように前記駆動信号の値を補正する少なくとも１つの下アーム用の電力変換装置と
から成る電力変換システム装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インバータ装置に用いられる電力変換装置およびその電力変換装置を備える電力変換システム装置に関する。
【０００２】
【従来の技術】
一般産業用途および自動車用途のインバータ装置は、通常、モータ（負荷）を駆動する電力変換装置を備える。例えば、インバータ装置が三相インバータ装置である場合、電力変換装置は、Ｕ，Ｖ，Ｗの各相における絶縁ゲート型バイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ，以下「ＩＧＢＴ」という。）と、ＩＧＢＴの各々に逆並列に接続されるフリーホイールダイオード（Ｆｒｅｅ  Ｗｈｅｅｌ  Ｄｉｏｄｅ：ＦＷＤ，以下「ＦＷＤ」という。）と、それらのパワー素子（１つのパワー素子は、１つのＩＧＢＴと１つのＦＷＤから成る。）を制御する素子制御回路とを備える。素子制御回路は、一般に、上位制御回路と信号のやり取りを行うインタフェース回路、パワー素子を駆動する駆動回路、および、パワー素子の過電圧や過電流等の異常を検知してそれを保護する保護回路等を含む。保護回路は、分圧抵抗およびコンパレータを有し、そのコンパレータにより、各種センサから出力される信号の値と、一定の基準値（基準電圧と分圧抵抗によって生成される電圧の値）とを比較して、信号の値が基準値を越える（下回る）場合にはＩＧＢＴのゲート遮断等を指示する信号を出力する。これにより、ＩＧＢＴの過熱、過電流（短絡、過負荷）、過電圧、および、素子制御回路の電源電圧の低下等によるＩＧＢＴおよびモータの破壊を防ぐことができる。
【０００３】
以上のような電力変換装置の特性として重要なものは、ＩＧＢＴのオン／オフ時のスイッチング損失と、オフ時のサージ電圧である。スイッチング損失（ＥＳＷ（ＯＮ）／ＥＳＷ（ＯＦＦ））は、ＩＧＢＴの出力電圧（コレクタ−エミッタ間電圧ＶＣＥ）と出力電流（ＩＣ）との積で表わされる。スイッチング損失は、電力変換装置におけるスイッチング時のエネルギー損失を示すため、その値はできるだけ小さいことが望ましい。
【０００４】
また、サージ電圧（Ｖｓｕｒｇｅ）は、電力変換装置の内外の配線による寄生インダクタンスＬと、ＩＧＢＴのオフ時における出力電流ＩＣ（ＯＦＦ）の変化率とを用いて、式（１）のように定義される。サージ電圧は、ＩＧＢＴやＦＷＤの耐圧を決定する。同じ値の出力電流ＩＣを流す場合、ＩＧＢＴやＦＷＤは、その耐圧が小さいほど、より大きいチップ面積を必要とするので、コストの観点から、サージ電圧の値はできるだけ小さいことが望ましい。
【数１】
2004312817.tif 000003
このサージ電圧と、スイッチング損失とはトレードオフの関係にある。
【０００５】
例えば、従来のインバータ装置には、並列に接続された２つのインバータ回路と、これらのインバータ回路の出力電圧を位相制御信号によって制御する制御回路とを備え、２つの出力電圧を合成した出力電圧においてサージ電圧の周波数を検出し、その検出した周波数により位相制御信号を補正することによって、サージ電圧を抑制するものがある（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開平１０−２２５１３０号公報（第２−５頁、図１）
【０００７】
【発明が解決しようとする課題】
従来の電力変換装置において、ＩＧＢＴの出力電圧ＶＣＥおよび出力電流ＩＣは、ＩＧＢＴ素子および駆動回路の互いに独立した各特性によって決定されるため、部品のバラツキ、温度による特性変動および経時変化等によって、その値が変動する。そして、これに伴い、スイッチング損失やサージ電圧の値が変動する。スイッチング損失やサージ電圧の変動量が大きくなりすぎると、電力変換装置としての特性が低下したり、電力変換装置やモータ負荷の誤動作を起こすといった課題があった。
【０００８】
特許文献１などに開示されるインバータ装置は、サージ電圧の抑制を目的としているが、スイッチング損失の増大による特性低下については言及していない。
【０００９】
また、従来の保護回路は、一定の保護レベルをもつが、同一の制御状態でも、ＩＧＢＴの出力電圧ＶＣＥ、ＩＧＢＴの出力電流ＩＣおよびそれらの検出回路が、温度変化や経時変化等によって変動するため、実際の保護レベルは変動し、不都合が生じるという問題があった。そのため、変動によっては、素子が異常動作をしていなくとも異常とみなされてしまうというといった問題を生じていた。その結果、保護機能が低下して、電力変換装置としての特性が低下したり、その結果、電力変換装置が誤動作を起こすといった課題があった。
【００１０】
上記特性低下を防ぐために、スイッチング損失やサージ電圧の値の変動を見越して電力変換装置を設計する場合もあるが、これは、チップサイズが増大するという問題を生じる。例えば、サージ電圧の値の変動を見越して、パワー素子の耐圧を基準値より高く設定すると、チップサイズが増大する。チップサイズの増大は、歩留まりの低下をもたらし、その結果、コストが上昇するという課題が存在する。
【００１１】
また、保護レベルの変動を見越して電力変換装置を設計する場合であっても、各保護レベルにマージンを持たせるため、短絡時、高温時、電源電圧低下時の保護レベルの規格を緩める必要があり、チップサイズが増大するという課題があった。例えば、パワー素子の定格電流を増加させて、短絡の余裕を確保したり、電源電圧低下に伴うＩＧＢＴのゲート電圧低下時の出力電流Ｉｃ特性を確保するために、チップサイズを大きくする必要があった。また、高温時の特性確保を目的として、パワー素子やパワー素子制御回路をより放熱性のよい構造体に組み込むために、高価な材料を用いる必要が生じ、電力変換装置のコストが上昇するという課題があった。結果として、従来の電力変化装置は、特性の低下、または、チップサイズの増大およびコストの上昇が避けられないという課題があった。
【００１２】
そこで、本発明の目的は、環境の変化や経時変化等によって、その特性が影響を受けない電力変換装置を提供することである。
【００１３】
【課題を解決するための手段】
本発明による電力変換装置は、電力用スイッチング素子と、そのスイッチング素子を制御する素子制御回路と、前記のスイッチング素子の出力電圧を検知してその出力電圧に応じた第１の信号を出力する電圧センサと、前記のスイッチング素子の出力電流を検知してその出力電流に応じた第２の信号を出力する電流センサとを備える。前記の素子制御回路は、前記のスイッチング素子に駆動信号を出力する駆動回路と、前記の駆動信号の値を補正する補正回路とを含む。前記の補正回路は、前記の駆動回路から前記の駆動信号を取得し、前記の電圧センサから前記の第１の信号を取得し、かつ、前記の電流センサから前記の第２の信号を取得すると、前記の第１の信号の値および前記の第２の信号の値を演算処理してスイッチング損失を求め、前記のスイッチング損失の値を第１の基準値と比較し、かつ、前記の第１の信号の値を第２の基準値と比較し、前記のスイッチング損失の値が前記の第１の基準値を超えること、および、前記の第１の信号の値が前記の第２の基準値を超えることの少なくとも一方を満たす場合に、その超えた値が対応する前記の基準値以下になるように前記の駆動信号の値を補正する。
【００１４】
【発明の実施の形態】
以下に、添付の図面を参照して、本発明の実施の形態について説明する。
実施の形態１．
図１は、本発明によるインバータ装置の構成を示すブロック図である。図１において、インバータ装置１は、三相インバータ装置であり、モータ（負荷）２を駆動する電力変換部３と、その電力変換部３を制御する上位制御部（ＰＭＷ信号生成部）４とを備える。電力変換部３は、６つのパワー素子（５，６，７，８，９，１０）と、それらのパワー素子（５，６，７，８，９，１０）を制御する素子制御部１１とを有する。パワー素子（５，６，７，８，９，１０）は、それぞれ、１つのＩＧＢＴと逆並列に接続された１つのＦＷＤとから成る。素子制御部１１は、上位制御部４と信号のやり取りを行うインタフェース部１２、パワー素子（５，６，７，８，９，１０）を駆動させる駆動部１３、パワー素子（５，６，７，８，９，１０）の異常を検知してその素子を保護する保護部１４、および、パワー素子（５，６，７，８，９，１０）の駆動状態に応じて駆動部１３や保護部１４に動作の補正を指示する補正部１５を含む。電力変換部３は、さらに、パワー素子（５，６，７，８，９，１０）の温度を検知する温度検知部１６、ＩＧＢＴの出力電流（ＩＣ）を検知する素子電流検知部１７、ＩＧＢＴのコレクタ−エミッタ間電圧（ＶＣＥ）を検知する電圧検知部１８、および、モータ２を流れる電流を検知する負荷電流検知部１９を備える。
【００１５】
ここで、電力変換部３は、１以上の集積回路（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ：ＩＣ）チップで構成できる。最初に、電力変換部３を６つのＩＣチップで構成する場合について説明する。この場合、上位制御部４は、６つのＩＣチップを制御する単一の上位制御回路（例えば、マイクロコンピュータ）である。
【００１６】
図２は、図１に示された電力変換部３を６つのＩＣチップで構成したときの、１つのＩＣチップの構成を示すブロック図である。図２において、１つのＩＣチップ（電力変換装置）３０は、１つのパワー素子５と、そのパワー素子５を制御する素子制御回路３４とを有する。パワー素子５は、ＩＧＢＴ３２とそのＩＧＢＴ３２に逆並列に接続されたＦＷＤ３３とから成る。素子制御回路３４は、上位制御回路４と信号のやり取りを行うインタフェース回路３５、パワー素子５を駆動させる駆動回路３６、パワー素子５における過電圧や過電流等の異常を検知してパワー素子５を保護する保護回路３７、および、パワー素子５の駆動状態に応じて、駆動回路３６および保護回路３８に動作の補正を指示する補正回路３８を備える。補正回路３８は、補正処理回路４０および補正記憶回路４１を含む。さらに、電力変換装置３０は、パワー素子５の温度を検知する温度センサ５０、ＩＧＢＴ３２の出力電流を検知する素子電流センサ５１、電力変換装置３０のＰ−Ｎ間電圧を検知する電圧センサ５２、および、電力変換装置３０の出力電流（負荷電流）を検知する負荷電流センサ５３を含む。
【００１７】
次に、電力変換装置３０の動作について説明する。電力変換装置３０のインタフェース回路３５は、上位制御回路４から、パワー素子５の駆動を指示する駆動信号ａ１を取得する。インタフェース回路３５は、その駆動信号ａ１を駆動回路３６に出力する。駆動回路３６は、駆動信号ａ１に応じてＩＧＢＴ３２のゲート端子に駆動信号ａ２（電圧信号）を出力する。ＩＧＢＴ３２は、その駆動信号ａ２に応じて動作する。
【００１８】
温度センサ５０は、パワー素子５の温度を検知する。ここで、温度センサ５０は、パワー素子５に内蔵されても、パワー素子５の外部でＩＣチップに実装されてもよい。温度センサ５０は、検知した温度の値に応じた信号ａ３を、保護回路３７、補正回路３８および上位制御回路４に出力する。
【００１９】
素子電流センサ５１は、ＩＧＢＴ３２の出力電流ＩＣを検知する。ここで、素子電流センサ５１は、ＩＧＢＴ３２のコレクタ端子に直接接続されても、電流経路の外部に設置されてもよい。素子電流センサ５１は、検知した出力電流ＩＣの値に応じた信号ａ４を、保護回路３７および補正回路３８に出力する。
【００２０】
保護回路３７は、温度センサ５０から出力される温度信号ａ３、素子電流センサ５１から出力される素子電流信号ａ４、および、素子制御回路３４の電源電圧を示す電圧信号ａ５を取得する。保護回路３７は、取得した信号（ａ３，ａ４，ａ５）の値を、それぞれ、所定の基準値と比較し、比較した結果、パワー素子５の動作が異常であると判断した場合には、インタフェース回路３５に、異常信号ａ６を出力する。インタフェース回路３５は、保護回路３７から異常信号ａ６を受け取ると、上位制御回路４にエラー信号ａ７を出力する。上位制御回路４は、エラー信号ａ７を受け取ると、パワー素子５のゲート遮断（動作停止）を指示する駆動信号ａ１を出力する。
【００２１】
電圧センサ５２は、電力変換装置３０のＰ−Ｎ間電圧を検知して、その電圧の値に応じた信号ａ８を、補正回路３８および上位制御回路４に出力する。また、負荷電流センサ５３は、負荷電流を検知して、その負荷電流の値に応じた信号ａ９を、補正回路３８および上位制御回路４に出力する。なお、上位制御回路４は、温度センサ５０から出力される温度信号ａ３、電圧センサ５２から出力される電圧信号ａ８および負荷電流センサ５３から出力される負荷電流信号ａ９を取得し、それらの入力信号（ａ３，ａ８，ａ９）の値に応じて、モータ２の制御を行う。
【００２２】
補正回路３８は、駆動回路３６から出力される駆動信号ａ２、温度センサ５０から出力される温度信号ａ３、素子電流センサ５１から出力される素子電流信号ａ４、素子制御回路３４の電源電圧を示す電圧信号ａ５、電圧センサ５２から出力される電圧信号ａ８、および、負荷電流センサ５３から出力される負荷電流信号ａ９を取得する。補正回路３８は、信号（ａ２，ａ３，ａ４，ａ５，ａ８，ａ９）が入力されると、それら信号の値を用いて演算処理を行う。補正回路３８は、その演算結果に基づいて、駆動回路３６の出力信号（駆動信号）ａ２の値を補正し、かつ、保護回路３７の基準値を補正する。その際、駆動回路３６および保護回路３７に出力される信号は、それぞれ、補正信号ａ２０（駆動補正信号）および補正信号ａ２１（保護補正信号）である。
【００２３】
以下に、上記駆動信号ａ２が補正される場合について、駆動回路３６と補正回路３８の構成および動作について説明する。上述したように、スイッチング損失およびサージ電圧は、トレードオフの関係にある。補正回路３８は、入力されたた信号に基づいて常にスイッチング電圧およびサージ電圧の値を求め（補正回路３８は、ＩＧＢＴ３２の駆動状態を常にモニタする）、それらの値の少なくとも一方が所定の範囲から外れると、駆動回路３６に駆動信号ａ２を補正するよう指示する。図３は、補正回路３８の指示により駆動信号ａ２が補正される場合の、電力変換装置３０における信号の流れを示す図である。補正回路３８は、入力信号として、駆動信号ａ２、電圧センサ５２から出力される電力変換装置３０のＰ−Ｎ間電圧の値（ＩＧＢＴ３２がオフの場合は、ＩＧＢＴ３２のコレクタ−エミッタ電圧ＶＣＥに等しい。）を示す信号ａ８、負荷電流センサ５３から出力される負荷電流の値（ＩＧＢＴ３２がオンの場合は、出力電流ＩＣに等しい。）を示す信号ａ９を取得する。そして、それら信号（ａ２，ａ８，ａ９）の値を用いて、スイッチング損失の値およびサージ電圧の値を求め、それらが所定の範囲から外れる場合は、所定の範囲内になるように、取得した駆動信号ａ２を補正するための補正データを求める。補正回路３８は、この補正データを示す補正信号ａ２０を駆動回路３６に出力する。駆動回路３６は、補正信号ａ２０に従って、駆動信号ａ２を補正し、補正された駆動信号ａ２をＩＧＢＴ３２のゲート端子に出力する。
【００２４】
図４は、ＩＧＢＴ３２に入力される駆動信号ａ２とその場合のＩＧＢＴ３２の動作を説明する波形図である。図３において、（１）は、上位制御回路４から出力される駆動信号ａ１、（２）は、上位制御回路４から（１）の駆動信号ａ１が出力されたときにＩＧＢＴ３２に入力される駆動信号ａ２、（３）は、（２）の駆動信号ａ２が入力されたときのＩＧＢＴ３２の出力電圧（ＶＣＥ）、（４）は、（２）の駆動信号ａ２が入力されたときのＩＧＢＴ３２の出力電流（ＩＣ）を示す。補正回路３８は、ＩＧＢＴ３２のオン時およびオフ時のそれぞれにおいて、ＩＧＢＴ３２の駆動信号ａ２を時間的に変化させ（ｔ１−ｔ３およびｔ４−ｔ６）、スイッチング損失（斜線部分）の値およびサージ電圧（Ｖｓｕｒｇｅ）の値を最適化する。
【００２５】
まず、駆動回路３６について説明する。図５は、駆動回路３６の構成を示す回路図である。図５（ａ）において、駆動回路３６は、ゲート駆動回路用駆動回路２０２、オン側ゲート駆動回路２０４、オフ側ゲート駆動回路２０６、オン側ゲート駆動回路２０４に接続されたＮチャネルＭＯＳＦＥＴ２０８、オフ側ゲート駆動回路２０６に接続されたＮチャネルＭＯＳＦＥＴ２１０、ＮチャネルＭＯＳＦＥＴ２０８に直列接続された抵抗２１２、および、ＮチャネルＭＯＳＦＥＴ２１０に直列に接続された抵抗２１４を備える。また、ゲート駆動回路用駆動回路２０２は、抵抗２１２および抵抗２１４の抵抗値を変化させる抵抗制御回路２１６を含む。ＭＯＳＦＥＴ２０８は、そのゲート端子（Ｇ）、ソース端子（Ｓ）およびドレイン端子（Ｄ）が、それぞれ、オン側ゲート駆動回路２０４、抵抗２１２および電源Ｖｃｃに接続される。ＭＯＳＦＥＴ２１０は、そのゲート端子（Ｇ）およびドレイン端子（Ｄ）が、それぞれ、オフ側ゲート駆動回路２０６および抵抗２１４に接続され、そのソース端子（Ｓ）が、接地される。抵抗３０７，２０８は、ともに、ＩＧＢＴ３２のゲート端子に接続される。
【００２６】
ゲート駆動回路用駆動回路２０２には、駆動信号ａ１および補正信号ａ２０が入力される。ゲート駆動回路用駆動回路２０２は、駆動信号ａ１が入力されると、その駆動信号ａ１がＩＧＢＴ３２のオンを指示するときは、オン側ゲート駆動回路２０４およびオフ側ゲート駆動回路２０６に、それぞれ、動作開始を指示する信号および動作停止を指示する信号を出力する。また、ゲート駆動回路用駆動回路２０２は、その駆動信号ａ１がＩＧＢＴ３２のオフを指示するときは、オン側ゲート駆動回路２０４およびオフ側ゲート駆動回路２０６に、それぞれ、動作停止を指示する信号および動作開始を指示する信号を出力する。オン側ゲート駆動回路２０４およびオフ側ゲート駆動回路２０６は、ゲート駆動回路用駆動回路２０２から動作開始を指示する信号が入力されると、電源Ｖｃｃから出力される電圧信号ａ３０を利用して、それぞれ、ＭＯＳＦＥＴ２０８のゲート端子およびＭＯＳＦＥＴ２１０のゲート端子に出力する電圧信号を生成して出力する。ＭＯＳＦＥＴ２０８およびＭＯＳＦＥＴ２１０は、それぞれ、上記電圧信号が入力されるとオンする。結果として、ＭＯＳＦＥＴ２０８がオンしたときは、ＭＯＳＦＥＴ２０８のソース端子から、抵抗２１２を通って、ＩＧＢＴ３２のゲート端子に電流が流れ、ＩＧＢＴ３２がオンする。一方、ＭＯＳＦＥＴ２１０がオンしたときは、ＩＧＢＴ３２のゲート端子から、抵抗２１４を通って、ＭＯＳＦＥＴ２１０のドレイン端子に電流が流れ、ＩＧＢＴ３２がオフする。
【００２７】
ここで、図５（ｂ）は、抵抗２１２の構成を示す図である。抵抗２１２は、並列に接続された複数の抵抗とスイッチから成る。抵抗２１２は、各々のスイッチをオンまたはオフすることにより、その抵抗２１２全体の抵抗値を変化させることができる。これは、抵抗２１４の構成についても当てはまる。抵抗制御回路２１６は、補正信号ａ２０が入力されると、その補正信号ａ２０に応じて、抵抗２１２または抵抗２１４のスイッチを切り替える信号ａ３２を出力する。例えば、ゲート駆動回路駆動回路２０２に駆動信号ａ１および補正信号ａ２０が入力され、かつ、そのときに駆動信号ａ１がＩＧＢＴ３２のオフを指示する場合は、抵抗制御回路２１６は、補正信号ａ２０に応じて、抵抗２１４のスイッチを切りかえる信号ａ３２を出力する。
【００２８】
以上のように、駆動回路３６において、ＩＧＢＴ３２のオン時には抵抗２１２の抵抗値を、ＩＧＢＴ３２のオフ時には抵抗２１４の抵抗値を変化させることにより、それぞれ、ＩＧＢＴ３２に印加されるゲート電圧の変化率を変えることができる。
【００２９】
次に、補正回路３８について説明する。本実施の形態の電力変換装置３０において、補正回路３８は、ＩＧＢＴ３２の出力電圧および出力電流を常にモニタし、ＩＧＢＴ３２のスイッチング損失およびサージ電圧が所定の範囲内に収まるように、ＩＧＢＴ３２に出力される駆動信号ａ２を制御する。図６は、補正回路３８の動作を示すフローチャートである。補正回路３８は、入力信号を取得した（ステップＳ１）後、まず、信号ａ９の値（ここでは、ＩＣ０とする）と、過電流設定値（Ｉｏｖｅｒ）とを比較する（ステップＳ２）。そして、ＩＣ０がＩｏｖｅｒよりも大きい場合には、ＩＧＢＴのゲート遮断（動作停止）を指示する補正データを生成する（ステップＳ３）。ＩＣ０がＩｏｖｅｒよりも小さい場合には、補正回路３８は、次のステップに進み、信号ａ８の値（ここでは、ＶＣＥ０とする）と、過電圧設定値（Ｖｏｖｅｒ）とを比較する（ステップＳ４）。ここで、ＶＣＥ０がＶｏｖｅｒよりも大きい場合には、ＩＧＢＴのゲート遮断（動作停止）を指示する補正データを生成する（ステップＳ３）。ＩＣ０がＩｏｖｅｒよりも小さい場合には、補正回路３８は、次のステップに進み、演算処理を行って、スイッチング損失の値を求める（ステップＳ５）。このとき、スイッチング損失の値は、以下の式（２）によって求められる。
【数２】
2004312817.tif 000004
【００３０】
次に、ステップＳ５で求められたＥＳＷと、基準のスイッチング損失の値（以下、「ロス基準値ＲｅｆＥＳＷ」という。）とを比較する（ステップＳ６）。そして、ＥＳＷがＲｅｆＥＳＷよりも大きい場合には、ＥＳＷがＲｅｆＥＳＷ以下になるように、駆動回路３６に設けられたＩＧＢＴ３２のゲート抵抗（図５における抵抗２１２または抵抗２１４）が有すべき新しい抵抗値を計算する（ステップＳ７）。これは、駆動回路３６に出力される補正データである。具体的に、新しいゲート抵抗値をＲｇｎｅｗ、これまでのゲート抵抗値をＲｇｏｌｄ、所定のゲート抵抗変更値をｄｅｔＲｇ１とすると、新しいゲート抵抗値Ｒｇｎｅｗは、式（３）で示される。この場合、ＩＧＢＴ３２のスイッチング損失を軽減するために、新しいゲート抵抗値Ｒｇｎｅｗは、これまでのゲート抵抗値Ｒｇｏｌｄよりも小さく設定される。
【数３】
2004312817.tif 000005
【００３１】
ＥｓｗがＲｅｆＥｓｗよりも小さい場合は、次のステップＳ８に進む。ステップＳ８においては、ＶＣＥ０と、基準のサージ電圧の値（以下、「サージ電圧基準値ＲｅｆＶＣＥ」という。）とを比較する（ステップＳ８）。ＶＣＥ０がＲｅｆＶＣＥよりも大きい場合には、補正回路３８は、それをサージ電圧と判断し、ＶＣＥ０がＲｅｆＶＣＥ以下になるように、駆動回路３６に設けられたＩＧＢＴ３２のゲート抵抗が有すべき新しい抵抗値を計算する（ステップＳ９）。これは、駆動回路３６に出力される補正データである。具体的に、新しいゲート抵抗値をＲｇｎｅｗ、これまでのゲート抵抗値をＲｇｏｌｄ、ゲート抵抗変更値をｄｅｔＲｇ２とすると、新しいゲート抵抗値をＲｇｎｅｗは、式（４）で示される。この場合、ＩＧＢＴ３２のサージ電圧を抑制するために、新しいゲート抵抗値Ｒｇｎｅｗは、これまでのゲート抵抗値Ｒｇｏｌｄよりも大きく設定される。
【数４】
2004312817.tif 000006
【００３２】
その後、補正回路３８は、以上のようにして得られた補正データを示す補正信号ａ２０を出力する（ステップＳ１０）。
【００３３】
上述された工程において、ステップＳ２からステップＳ９は、補正処理回路４０で行われる。ここで、ステップＳ１やステップＳ１０も、補正処理回路４０で行われてよい。また、Ｉｏｖｅｒ、Ｖｏｖｅｒ、ロス基準値ＲｅｆＥＳＷおよびサージ電圧基準値ＲｅｆＶＣＥは、補正記憶回路４１に記憶されている。
【００３４】
補正回路３８から出力された補正信号ａ２０は、駆動回路３６に入力される。駆動回路３６は、抵抗値の補正データを示す補正信号ａ２０が入力されると、その抵抗値とＩＧＢＴ３２のゲート抵抗値が等しくなるように、抵抗２１２または抵抗２１４の抵抗値を変化させる。また、駆動回路３６に入力される補正信号ａ２０がＩＧＢＴのゲート遮断（動作停止）を指示するときは、ゲート駆動回路駆動回路２０２が、一定期間、オン側ゲート駆動回路２０４およびオフ側ゲート駆動回路２０６に、それぞれ、動作停止を指示する信号および動作開始を指示する信号を出力する。これにより、ＩＧＢＴ３２はゲート遮断となる。
【００３５】
本実施の形態による電力変換装置において、補正回路３８の指示によって駆動信号ａ２が補正される場合、補正回路３８は、それがすぐに駆動信号ａ２に反映されるように補正処理を行う。つまり、補正回路３８は、駆動信号ａ２の立ち上がり時に入力された信号に基づいて補正信号ａ２０を生成したとき、その補正信号ａ２０を、駆動信号ａ２の上記立ち上がり時に駆動回路３６に出力し、駆動信号ａ２の立ち下がり時に入力された信号に基づいて補正信号ａ２０を生成したとき、その補正信号ａ２０を、駆動信号ａ２の上記立ち下がり時に出力する。図７は、このリアルタイム補正を図式的に説明する図である。一般的に、ゲート駆動信号ａ２が立ち上がり（オン）から立ち下がり（オフ）へまたは立ち下がり（オフ）から立ち上がり（オン）へ遷移する速さは、１μｍ以下であるので、電圧センサ５２や負荷電流センサ５３によって信号が出力されてから、補正回路３８で補正処理が行われて、ゲート駆動信号ａ２が出力されるまでの信号の伝搬遅延時間は、数十ｎｓである必要がある。
【００３６】
本実施の形態による電力変換装置において、補正回路は、スイッチング素子の出力電圧および出力電流を常にモニタし、そのスイッチング素子のスイッチング損失およびサージ電圧が常に所定の範囲内に収まるように、駆動信号を制御する。従って、スイッチング損失やサージ電圧を常に精度良く適切な値に設定でき、それらの値の変動による電力変換装置の特性低下を防ぐことができる。
【００３７】
次に、保護回路３７における基準値が補正される場合について、保護回路３７と補正回路３８の構成および動作について説明する。図８は、補正回路３８の指示により保護回路３７における基準値が補正される場合の、電力変換装置３０における信号の流れを示す図である。補正回路３８は、入力信号として、温度センサ５０から出力されるパワー素子５の温度を示す温度信号ａ３、素子電流センサ５１から出力されるＩＧＢＴ３２の出力信号を示す素子電流信号ａ４、および、素子制御回路３４の電源電圧を示す電圧信号ａ５を取得する。そして、取得した各々の信号（ａ３，ａ４，ａ５）に対して、補正基準値を設定し、その補正基準値（補正データ）を示す補正信号ａ２１を出力する。補正信号ａ２１は、保護回路３７に入力され、保護回路３７は、入力された信号（ａ３，ａ４，ａ５）の値と補正信号ａ２１が示す補正基準値とを比較する。
【００３８】
図９は、保護回路３７および補正回路３８の構成を示すブロック図である。図９において、保護回路３７は、基準電圧ＶＲの出力電圧を分圧する抵抗４０４，４０６，４０８、分圧抵抗を選択することにより任意の基準電圧を生成できるセレクト回路４１０、各種センサから入力される信号（ａ３，ａ４，ａ５）を電圧信号に変換する信号変換回路４１２、および、セレクト回路４１０が生成した電圧の値（基準値）と、信号変換回路４１２から出力される信号の値とを比較する比較回路４１４を備える。補正回路３８は、補正処理回路４０と補正記憶回路４１を備える。
【００３９】
以下に、補正回路３８によって、温度変化による保護レベルの変動が補正される場合について説明する。補正記憶回路４１には、種々の温度に対する信号ａ４と比較されるべき基準値（すなわち、種々の温度条件下におけるＩＧＢＴ３１の出力電流の保護レベル）、および、種々の温度に対する信号ａ５と比較されるべき基準値（すなわち、種々の温度条件下における素子制御回路３４の電源電圧の保護レベル）が記憶されている。種々の温度に対する信号ａ４と比較されるべき基準値は、出荷試験時に種々の温度条件下で電力変換装置３０を動作させた場合に得られる素子電流センサ５１の出力信号ａ４の値に基づいて求められる。また、種々の温度に対する信号ａ５と比較されるべき基準値は、出荷試験時に種々の温度条件下で電力変換装置３０を動作させた場合に得られる素子制御回路３４の電源電圧信号ａ５の値に基づいて求められる。
【００４０】
以下に、保護回路３７および補正回路３８の動作を説明する。まず、素子電流センサ５１の出力信号に基づいて保護回路３７の基準値を補正する場合について説明する。補正回路３８の補正処理回路４０は、温度センサ５０から出力される信号ａ３、および、素子電流センサ５１から出力される信号ａ４が入力されると、まず、信号ａ３により温度を検知する。そして、補正記憶回路４１から、その温度における素子電流センサ５１の出力信号ａ５が比較されるべき基準値（補正基準値）を取得し、その補正基準値（補正データ）を示す補正信号ａ２１を、保護回路３７に出力する。
【００４１】
その補正信号ａ２１は、保護回路３７のセレクト回路４１０に入力される。セレクト回路４１０は、基準電圧ＶＲと分圧抵抗によって生成される電圧の値（基準値）が補正信号ａ２１の示す補正基準値に一致するように、その分圧抵抗を選択する。セレクト回路４１０によって生成される基準値は、信号ａ３４として、比較回路４０８に入力される。比較回路４０８には、信号ａ４が入力される。素子電流センサ５１から出力される信号ａ４は、必要であるならば（電圧信号でないならば）、信号変換回路４１２によって電圧信号ａ３６に変換される。比較回路４０８は、電圧信号ａ３６の値を、電圧信号ａ３４と比較する。比較回路４１は、その比較結果に基づき、信号ａ３８を出力する。比較回路４１は、電圧信号ａ３６の値が、上記基準値を超える、または、下回る場合に、ＩＧＢＴ３２が異常であることを示す異常信号をインタフェース回路３５に出力する。
【００４２】
なお、図９に示された保護回路３７において、素子電流センサ５１から出力される信号ａ４が、もともと電圧信号である場合には、信号変換回路４１２を省略することができる。
【００４３】
以上の補正処理は、素子制御回路３４の電源電圧を示す信号ａ５についても適用できる。その場合、補正処理回路４０は、電源電圧信号ａ５が入力されると、同時に取得する温度センサ５０からの出力信号ａ３により温度を検知し、補正記憶回路４１から、素子制御回路３４の電源電圧を示す信号ａ５と比較されるべきその温度に対応する基準値（補正基準値）を取得する。そして、その補正基準値（補正データ）を示す補正信号ａ２１を、保護回路３７に出力する。保護回路３７の動作は、上述の出力信号ａ４に対するものと同様であるため省略する。なお、素子制御回路の電源電圧を示す信号ａ５は、一般に電圧信号であるため、保護回路３７における信号変換回路４１２は省略できる。
【００４４】
本実施の形態による電力変換装置では、ＩＧＢＴ３２の出力電流、および、素子制御回路３４の電源電圧の保護レベルが、温度変化によって変動する場合であっても、その変動に対応し、基準値を補正することができる。したがって、電力変換装置の特性低下を防止できる。
【００４５】
本実施の形態による電力変換装置において、補正回路３８の指示によって保護回路３７における基準値が補正される場合、その基準値は、保護回路３７に高速にフィードバックされる。ここで、パワー素子５の温度を示す信号ａ３、ＩＧＢＴ３２の出力電流を示す信号ａ４および素子制御回路３４の電源電圧を示す信号ａ５が出力されてから、補正回路３８で補正処理が行われて、補正信号ａ２１が保護回路３７に出力されるまでの信号の伝搬遅延時間は、数十ｎｓである。補正回路３８は、駆動信号ａ２の立ち上がり時に入力された信号に基づいて補正信号ａ２１を生成したとき、その補正信号ａ２１を、駆動信号ａ２の上記立ち上がり時に保護回路３７に出力し、駆動信号ａ２の立ち下がり時に入力された信号に基づいて補正信号ａ２１を生成したとき、その補正信号ａ２１を、駆動信号ａ２の上記立ち下がり時に保護回路３７に出力する。
【００４６】
保護回路３７は、素子の温度や出力電圧を示す信号の値と、基準値とを、コンパレータにより比較し、上記信号の値が基準値よりも大きい場合（または、信号の値が基準値よりも小さい場合）には、素子が異常動作をしているものとして、異常信号を出力する。本実施の形態による電力変換装置においては、保護回路が比較動作を行う度に適切な基準値を設定するので、温度の変化や経時変化等によって、電力変換装置の各構成要素の特性が変化しても、保護機能が維持される。つまり、正常に動作しているＩＧＢＴに異常信号が出力されてしまうといった問題がない。
【００４７】
本実施の形態による電力変換装置において、補正回路は、スイッチング素子の駆動状態や素子制御回路の電源電圧を常にモニタし、温度の変化によって生じるそれらの保護レベルの変動を常に高精度に補正する。これにより、保護機能低下による電力変換装置の特性低下を防止することができる。また、補正回路から駆動回路および保護回路へフィードバックするまでの応答時間が短いので、急激な温度変化や内部の電圧変動にも対応できる。
【００４８】
なお、本実施の形態による電力変換装置において、保護回路は、スイッチング素子の温度、出力電流、素子制御回路の電源電圧を検知したが、他の特性であってもよい。例えば、スイッチング素子の出力電圧等である。
【００４９】
なお、補正回路３８は、電圧センサ５２からの出力信号ａ８により、ＩＧＢＴ３２の出力電圧（コレクタ−エミッタ電圧ＶＣＥ）を検知することができる。補正回路３８は、この電圧センサ５２からの出力信号ａ８と素子電流センサ５１からの出力信号ａ４により、経時変化による保護レベルの変動を補正することができる。以下に、詳細に説明する。まず、補正記憶回路４１には、あらかじめ、ＩＧＢＴ５の出力電圧特性、および、ＩＧＢＴ５のスイッチング損失特性が、互いに関連付けられて記憶されている。これらの特性は、出荷試験時に電力変換装置３０を一定時間動作させ、その間、素子電流センサ５１の出力信号ａ４（すなわち、ＩＧＢＴ５の出力電流）および電圧センサ５２の出力信号ａ８（すなわち、ＩＧＢＴ５の出力電圧）を検知し、かつ、それぞれの場合において、検知した値を用いて補正処理回路４０においてスイッチング損失を求めることにより得られる。
【００５０】
電力変換装置の実際の動作時に、補正回路３８は、素子電流センサ５１および電圧センサ５２から、それぞれ、信号ａ４および信号ａ８を検知し、それらの値を用いて、補正処理回路４０により、スイッチング損失の値を求める（式（２））。そして、その信号ａ４，ａ８の値および対応するスイッチング損失の値を、補正記憶回路４１に記憶する。以上の動作を何度か繰り返して（一定時間が経過して）、信号ａ４，ａ８の値と対応するスイッチング損失の値について複数のデータが記憶されると、実際に検知されたデータと補正記憶回路４１に記憶されたデータとを比較する。そして、補正記憶回路４１に記憶されたデータよりも、実際に検知されたデータにおける電圧変動に対するスイッチング損失の変動差が大きければ、ＩＧＢＴ３２の出力電圧に関する保護レベルを補正し、一方、電流変動に対するスイッチング損失の変動差が大きければ、ＩＧＢＴ３２の出力電流に関する保護レベルを補正する。つまり、保護レベルを上げる（基準値を大きくする。）なお、スイッチング損失の変動差があらかじめ設定した差に比べて大きい場合は、スイッチング損失の異常とみなし、補正処理を中止する。
【００５１】
本実施の形態による電力変換装置において、補正回路は、スイッチング素子の駆動状態を常にモニタし、経時変化によって生じるそれらの保護レベルの変動を常に高精度に補正する。これにより、保護機能低下による電力変換装置の特性低下を防止することができる。また、補正回路から駆動回路および保護回路へフィードバックするまでの応答時間が短いので、急激な温度変化や内部の電圧変動にも対応できる。
【００５２】
上記の補正記憶回路４１は、ＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ−ｅｒａｓａｂｌｅ  ＰＲＯＭ）であってよい。ＥＥＰＲＯＭは、何度でも記憶内容を書き替えることができるため、電力変換装置の動作時に任意に書き替えることができる。また、補正記憶回路４１は、ＥＰＲＯＭ（ｅｒａｓａｂｌｅ  ＰＲＯＭ）、ＳＲＡＭ（ｓｔａｔｉｃ  ｒａｎｄｏｍ−ａｃｃｅｓｓ  ｍｅｍｏｒｙ）およびフリップフロップであってもよい。その場合は、電力変換装置をより安価に構成することができる。また、補正基準値をツェナーザップトリミングによって保持することもできる。その場合には、上述のＥＰＲＯＭ、ＳＲＡＭおよびフリップフロップを用いた場合よりも、電力変換装置をより安価に構成することができる。また、フリップフロップを用いた場合よりも、よりノイズに強い回路を構成できる。さらには、補正基準値を、レーザートリミングによって記憶してもよい。その場合には、ＥＥＰＲＯＭを用いた場合よりも電力変換装置をより安価に構成でき、ＥＰＲＯＭ、ＳＲＡＭおよびフリップフロップを用いた場合よりも、ノイズに強い回路を構成でき、さらには、ツェナーザップトリミングを用いた場合よりも高精度の回路を構成できる。また、ＩＣ内のボンディングワイヤーパッドとＩＣが実装されているリードフレームとの間を、ボンディングワイヤにより接続するか否かによって、それを１ビットの記憶素子として用いることで、補正基準値を保持してもよい。その場合は、電力変換装置をより安価に構成できる。
【００５３】
なお、本実施の形態による電力変換装置においては、ＩＧＢＴ３２のゲート端子に印加する電圧を、ゲート抵抗の抵抗値を変化させることにより調整しているが、代わりに、ＭＯＳＦＥＴのオン抵抗を用いて調整してもよい。図１０は、そのような場合の駆動回路３６の構成を示す図である。図１０において、駆動回路３６は、ゲート駆動回路用駆動回路２０２、オン側ゲート駆動回路２０４、オフ側ゲート駆動回路２０６、オン側ゲート駆動回路２０４に接続されたＮチャネルＭＯＳＦＥＴ２０８、オフ側ゲート駆動回路２０６に接続されたＮチャネルＭＯＳＦＥＴ２１０を備える。この構成は、ゲート抵抗および抵抗制御回路を有していない点で、図５に示された駆動回路３６と異なるが、その他の構成要素およびそれらの接続は、図５に示された駆動回路３６と同一である。従って、同一の構成については、説明を省略する。
【００５４】
以下に、図１０に示された駆動回路３６の動作について説明する。ゲート駆動回路用駆動回路２０２には、駆動信号ａ１および補正信号ａ２０が入力される。駆動信号ａ１が入力されたときの動作は、図５の駆動回路３６の場合と同様である。一方、補正信号ａ２０が入力されたとき、ゲート駆動回路用駆動回路２０２は、オン側ゲート駆動回路２０４またはオフ側ゲート駆動回路２０６に、それが接続されるＭＯＳＦＥＴに印加すべき電圧の値を示す信号（ａ４０，ａ４２）を出力する。例えば、ゲート駆動回路駆動回路２０２に駆動信号ａ１および補正信号ａ２０が入力され、かつ、そのときに駆動信号ａ１がＩＧＢＴ３２のオフを指示する場合、ゲート駆動回路用駆動回路２０２は、補正信号ａ２０に応じて、オフ側ゲート駆動回路２０６がＭＯＳＦＥＴ２１０のゲート端子に印加すべき電圧の値を示す信号ａ４２を出力する。オフ側ゲート駆動回路２０６は、信号ａ４２が示す値の電圧を、ＭＯＳＦＥＴ２１０のゲート端子に印加する。
【００５５】
図１０の駆動回路３６において、ＭＯＳＦＥＴ２０８，２１０は、ゲート端子に印加される電圧の大きさにより、出力電流が変化する。従って、そのゲート端子に印加する電圧の大きさを変えることにより、ＩＧＢＴ３２のゲート端子３２に流れ込む電流の大きさを変化させることができる。以上のことから、ＭＯＳＦＥＴのオン抵抗を変化させることにより、ＩＧＢＴ３２に印加されるゲート電圧の変化率を変えることができる。
【００５６】
以上のように、ゲート抵抗の代わりにＭＯＳＦＥＴのオン抵抗を用いれば、ディスクリート部品で構成することの多いゲート抵抗を無くすことができ、回路部品点数の削減と、回路のＩＣ化を実現することができる。
【００５７】
ゲート抵抗の代わりにオン抵抗を用いる場合において、補正信号ａ２０の示す補正データが、図６のフローチャートに示されるような抵抗値のとき、これは、ＭＯＳＦＥＴ（２０８，２１０）を抵抗とみなしたときの抵抗値としてよい。このとき、ゲート駆動回路用駆動回路２０２は、ＭＯＳＦＥＴ（２０８，２１０）のゲート電圧および出力電流の関係を用いて、ＭＯＳＦＥＴ（２０８，２１０）が補正信号ａ２０の示す抵抗値をもつように、ＭＯＳＦＥＴ２１０に印加する電圧を算出する。また、この算出は、補正回路３８によりあらかじめ行われ、ＭＯＳＦＥＴ２１０に印加する電圧の値が、補正信号ａ２０として補正回路３８から出力されてもよい。
【００５８】
また、ＩＧＢＴ３２のゲート端子に印加する電圧を、そのゲート端子に並列に接続された複数のＭＯＳＦＥＴのオン抵抗を用いて調整してもよい。図１１は、そのような場合の駆動回路３６の構成を示す図である。図１１の駆動回路３６が、図１０の駆動回路３６と異なる点は、ＮチャネルＭＯＳＦＥＴ３０８およびＮチャネルＭＯＳＦＥＴ３１０が、それぞれ、ＮチャネルＭＯＳＦＥＴ２０８およびＮチャネルＭＯＳＦＥＴ２１０に並列に接続されている点である。その他の構成要素およびそれらの接続は、図１０に示された駆動回路３６と同一であるので、説明を省略する。
【００５９】
図１１に示される駆動回路３６においては、補正回路３８から出力される補正信号ａ２０は、ゲート駆動回路用駆動回路２０２を介さず、直接オン側ゲート駆動回路２０４およびオフ側ゲート駆動回路２０６に入力される。オン側ゲート駆動回路２０４およびオフ側ゲート駆動回路２０６は、それぞれ、補正信号ａ２０に基づいて、駆動させるＭＯＳＦＥＴの数を判断し、１つまたは２つのＭＯＳＦＥＴを駆動させる。なお、あらかじめ、補正回路３８から、オン側ゲート駆動回路２０４およびオフ側ゲート駆動回路２０６が駆動させるべきＭＯＳＦＥＴの個数を示す補正信号ａ２０が入力されてもよい。その場合、オン側ゲート駆動回路２０４およびオフ側ゲート駆動回路２０６は、補正信号ａ２０が入力されると、その補正信号ａ２０が示す個数のＭＯＳＦＥＴにゲート電圧を印加する。
【００６０】
図１１に示される駆動回路３６においては、駆動させるＭＯＳＦＥＴの個数を変えることにより、ＩＧＢＴ３２のゲート端子３２に流れ込む電流の大きさを変化させることができる。以上のことから、ＭＯＳＦＥＴのオン抵抗を変化させることにより、ＩＧＢＴ３２に印加されるゲート電圧の変化率を変えることができる。
【００６１】
図１１に示される駆動回路３６においては、補正回路３８から出力される補正信号ａ２０が、ゲート駆動回路用駆動回路２０２を介さず、直接オン側ゲート駆動回路２０４およびオフ側ゲート駆動回路２０６に入力されるので、オン抵抗の調整がより精度よく、細かくできる。また、図１１に示される駆動回路３６においても、回路部品点数の削減と、回路のＩＣ化を達成することができる。
【００６２】
図１１に示される駆動回路３６において、並列に接続されるＭＯＳＦＥＴの個数は、２個以上の任意の個数であってよい。また、並列に接続されるＭＯＳＦＥＴは、特性が異なっても同じであっても良い。さらに、並列に接続されるＭＯＳＦＥＴの特性が、例えば、ＭＯＳサイズの違い等により互いに異なる場合、補正信号ａ２０は、駆動させるべきＭＯＳＦＥＴの個数ではなく、駆動させるべきＭＯＳＦＥＴを指定する信号であってもよい。
【００６３】
また、補正回路から出力される補正信号に応じて、ＭＯＳＦＥＴのソース（Ｓ）−ドレイン（Ｄ）間の電圧（ＶＳＤ）を可変としてもよい。その場合には、ＭＯＳＦＥＴのオン抵抗の調整がより細かくできる。従って、より高精度にオン抵抗の調整ができる。
【００６４】
なお、本実施の形態による電力変換装置においては、駆動回路において用いるトランジスタをＭＯＳＦＥＴとしたが、これに限られない。ＭＯＳＦＥＴの代わりに、バイポーラトランジスタを含む他のトランジスタを用いてもよい。その場合であっても、トランジスタの出力電流を、そのトランジスタに入力する信号の値に応じて変化させることができれば、本実施の形態による電力変換装置と同一の効果が得られる。
【００６５】
なお、図５、図１０および図１１に示された駆動回路３６においては、補正信号ａ２０により、ゲート駆動回路用駆動回路２０２、または、ゲート駆動回路２０４，２０６を制御していたが、図１２に示されるように、電源Ｖｃｃとオン側ゲート駆動回路２０４（オフ側ゲート駆動回路２０６）との間に電圧調整回路６０を設け、その電圧調整回路６０を、補正信号ａ２０により制御してもよい。電圧調整回路６０は、電源Ｖｃｃの出力する電圧を変化させることにより、結果として、ＭＯＳＦＥＴに印加されるゲート電圧およびＭＯＳＦＥＴのソース−ドレイン間の電圧を変化させることができる。
【００６６】
また、同時に、この電圧調整回路６０を用いて、素子制御回路３４の電源電圧の変動を補正することができる。以下に、図１３を用いて、詳細に説明する。図１３（ａ）は、電圧調整回路６０の構成の一例を示す回路図、図１３（ｂ）および１３（ｃ）は、図１３（ａ）の電圧調整回路６０の動作を示す波形図である。図１３（ａ）において、電圧調整回路６０は、ＮチャネルＭＯＳＦＥＴ４０２と、抵抗Ｒ１，Ｒ２とコンデンサＣとを備える。ＮチャネルＭＯＳＦＥＴ４０２のドレイン端子（Ｄ）は、電源Ｖｃｃに接続され、ソース端子（Ｓ）は、抵抗Ｒ１およびＲ２に接続される。抵抗Ｒ１は、その一端が接地される。抵抗Ｒ２は、コンデンサＣと接続されてローパスフィルタを形成する。ＮチャネルＭＯＳＦＥＴ４０２のドレイン端子には、電源電圧信号ａ２０が入力され、ゲート端子（Ｇ）には、補正回路３８から補正信号ａ２０が入力される。また、ＮチャネルＭＯＳＦＥＴ４０２のソース端子と抵抗Ｒ１との間の分岐点を分岐点Ｑとする。
【００６７】
図１３（ｂ）は、素子制御回路３４の電源電圧が所定の範囲内にある場合の電圧調整回路６０の動作を示す波形図である。補正信号ａ２０は、電源電圧信号ａ３０、Ｑ点における出力信号ａ５０および電圧調整回路６０の出力信号（電源電圧出力）ａ５２は、直流信号であり、電源電圧信号ａ３０、Ｑ点出力信号ａ５０および電源電圧出力信号ａ５２のレベルは同一である。図１３（ｃ）は、素子制御回路３４の電源電圧が所定の範囲外（電源電圧が基準以上）にある場合の電圧調整回路６０の動作を示す波形図である。この場合、電圧調整回路６０において、ＮチャネルＭＯＳＦＥＴ４０２のゲート端子には、パルス状の補正信号ａ２０が入力される。補正信号ａ２０は、ＮチャネルＭＯＳＦＥＴ４０２の動作により、高レベルが電源電圧値（Ｖｃｃ）を示すパルス波形となって、Ｑ点で出力される（Ｑ点出力信号ａ５０）。Ｑ点出力信号ａ５０は、その後、抵抗Ｒ２とコンデンサＣによるローパスフィルタを通過して、高周波成分が除去され、適当なレベルの低周波となって、電圧調整回路６０から出力される（電源電圧出力信号ａ５２）。以上から、電圧調整回路６０は、素子制御回路３４の電源電圧の変動を補正することがわかる。なお、これは、電圧調整回路６０における構成および動作の一例であり、これに限られない。
【００６８】
なお、本実施の形態による電力変換装置３０は、１つのＩＣチップ内に必要な全てのセンサを内蔵したが、一部が外部に設けられてもよい。例えば、図１４は、電圧センサ５２および不過電流センサ５３が、電力変換装置３０の外部に設けられた場合の電力変換装置３０の構成を示すブロック図である。このような場合であっても本実施の形態による電力変換装置と同様の効果が得られる。
【００６９】
なお、本実施の形態による電力変換装置３０は、補正回路が出力する補正データを補正回路３８内で求めていたが、上記補正データを、図１５に示されるように、電力変換装置３０外部の補正データ設定回路６２を用いて設定できるようにしてもよい。こうすれば、電力変換装置を製品として出荷した後でも、顧客の仕様に合わせて仕様変更が可能となる。なお、補正記憶回路４１がＥＥＰＲＡＭの場合、外部から記憶内容（補正データ）を記憶内容を何度でも変更できる。
【００７０】
なお、図１６に示すように、本実施の形態による電力変換装置３０において、補正回路３８は、その内部の補正記憶回路４１に、各種センサから出力される信号（ａ３，ａ４，ａ８，ａ９）および素子制御回路３４の電源電圧信号ａ５の値を、動作履歴として記憶し、電力変換装置に異常が発生した場合に、その内容を上位制御回路４の記憶回路６４に信号ａ５６として伝達する機能を有してもよい。このようにすれば、異常発生時の電力変換装置の動作状況を把握でき、異常の原因を究明できる。また、上記の動作履歴データを常に上位制御回路４の記憶回路６４に記憶させるようにすれば、電力変換装置３０は、記憶素子を余分に持つ必要がないため、安価にこの機能を実現できる。さらに、異常時に、補正回路の補正記憶回路４１が壊れることがあっても、動作履歴データは、すでに上位制御回路４に記憶されているので、より確実に異常時の解析が可能となる。
【００７１】
なお、本実施の形態による電力変換装置３４は、図１７（ａ）に示されるように、素子制御回路３４内に高耐圧素子を用いたレベルシフト回路６６を内蔵し、ＨＶＩＣ（Ｈｉｇｈ  Ｖｏｌｔａｇｅ  ＩＣ）として作用してもよい。この素子制御回路３４と上位制御回路４との間にレベルシフト回路６６を設ける構成は、ＩＧＢＴ３２の動作に伴って素子制御回路３４の電源電圧が変動することにより、上位制御回路４と素子制御回路３４の間で信号伝達が正常に行われなくなることを防ぐ。従来では、例えば、図１７（ｂ）に示されるように、上位制御回路４と素子制御回路３４の間に、ディスクリート部品であるフォトカプラ６８を設けて正常な信号伝達を可能にしていたが、素子制御回路３４内にレベルシフト回路６６を搭載する構成にすれば、フォトカプラ６８に比べて、より安価に、かつ、高信頼性の電力変換装置を実現できる。
【００７２】
実施の形態２．
以下に、実施の形態２による電力変換装置について説明する。本実施の形態による電力変換装置が、実施の形態１による電力変換装置と異なる点は、補正回路３８が、駆動信号ａ２の立ち上がり時および立ち下がり時にのみ入力信号を取得し、その駆動信号ａ２の立ち上がり時および立ち下がり時に取得した入力信号に基づく補正データを、補正信号として、駆動信号ａ２の次の立ち上がり時および立ち下がり時に、駆動回路３６および保護回路３７に出力する点である。その他の動作および構成は、実施の形態１による電力変換装置３０と同一である。以下では、電力変換装置の構成を、図２を参照して説明する。
【００７３】
図１８は、本実施の形態による補正回路３８の動作を図式的に説明する図である。図１８において、（１）は、上位制御回路４から出力される駆動信号ａ１、（２）は、上位制御回路４から（１）の駆動信号ａ１が出力されたときにＩＧＢＴ３２に入力される駆動信号ａ２、（３）は、（２）の駆動信号ａ２が入力されたときのＩＧＢＴ３２の出力電圧（ＶＣＥ）、（４）は、（２）の駆動信号ａ２が入力されたときのＩＧＢＴ３２の出力電流（ＩＣ）を示す。図１８を参照すると、補正回路３８は、駆動信号ａ２の立ち上がり時および立ち下がり時に取得した入力信号（ａ２，ａ８，ａ９）について、それぞれ、その入力信号に基づく補正信号（ａ２０）を、駆動信号ａ２の次の立ち上がり時および次の立ち下がり時に出力する。つまり、駆動信号ａ２の立ち上がり時および立ち下がり時に補正回路３８から出力される補正信号（ａ２０）は、それぞれ、駆動信号ａ２の１回前の立ち上がり時および１回前の立ち下がり時に補正回路３８が取得した入力信号に基づいて生成される。この場合、電力変換装置に入力される駆動信号ａ１の周波数は、一般的に、数ｋＨｚ乃至２０ｋＨｚであり、その周期は最小でも５０μｍである。従って、電圧センサ５２および負荷電流センサ５３によって信号が出力されてから、補正回路３８で補正処理が行われて、ゲート駆動信号ａ２が出力されるまでの信号の伝搬遅延時間は、数十μｓ程度である。
【００７４】
これは、補正回路３８が、保護回路３７に対して補正信号ａ２１を出力する場合にもあてはまる。補正回路３８は、駆動信号ａ２の立ち上がり時および立ち下がり時に取得した入力信号（ａ３，ａ４，ａ５）について、それぞれ、その入力信号に基づく補正信号（ａ２１）を、駆動信号ａ２の次の立ち上がり時および次の立ち下がり時に出力する。つまり、駆動信号ａ２の立ち上がり時および立ち下がり時に補正回路３８から出力される補正信号（ａ２１）は、それぞれ、駆動信号ａ２の１回前の立ち上がり時および１回前の立ち下がり時に補正回路３８が取得した入力信号に基づいて生成される。従って、この場合も同様に、温度センサ５０および素子電流センサ５１等により信号が出力されてから、補正回路３８で補正処理が行われて、補正信号ａ２１が出力されるまでの信号の伝搬遅延時間は、数十μｓ程度である。
【００７５】
本実施の形態による電力変換装置において、補正回路３８は、補正処理を、駆動信号ａ２の１周期前のタイミングで取り込んだ入力信号を用いることにより実行する。つまり、補正回路３８は、補正処理を、駆動信号ａ２の立ち上がり時および立ち下がり時に、それぞれ、駆動信号ａ２の１回前の立ち上がり時および１回前の立ち下がり時に取得したデータに基づいて行う。従って、本実施の形態による電力変換装置においては、各種センサより信号が入力されてから補正信号を出力するまでの応答時間（補正回路から駆動回路および保護回路へフィードバックするまでの応答時間）を長くすることができ、補正回路を、より低速かつ安価な回路で実現できる。結果として、電力変換装置を安価に構成できる。
【００７６】
また、本実施の形態による電力変換装置は、補正処理時間に余裕がある。従って、図１９に示すように、補正回路３８のうち補正処理回路の一部８０（補正処理回路４０は、第１の補正処理回路７０と第２の補正処理回路８１とから成る。）を上位制御回路４に内蔵させて、電力変換装置３０内部の補正回路３８の負荷を軽くすることにより、より簡易な補正回路を実現することができる。結果として、電力変換装置をより安価に構成することができる。
【００７７】
なお、本実施の形態による電力変換装置において、補正回路３８は、補正処理を、駆動信号ａ２の立ち上がり時および立ち下がり時に、それぞれ、駆動信号ａ２の１回前の立ち上がり時および１回前の立ち下がり時に取得したデータに基づいて行うが、例えば、駆動信号ａ２の周期毎におけるＩＧＢＴ３２の出力電圧ＶＣＥや出力電流ＩＣの変化率が小さい場合は、駆動信号ａ２の２回以前の立ち上がり時および立ち下がり時に取得したデータに基づいて補正処理を行ってもよい。その場合には、補正回路を、より低速かつ安価な回路で実現できるので、本実施の形態による電力変換装置よりも、より安価な電力変換装置を実現できる。
【００７８】
なお、補正回路３８は、補正処理を、電力変換装置３０の起動時に一度だけ行うこともできる。図２０は、その場合の補正回路３８の動作を図式的に説明する図である。図２０を参照すると、補正回路３８は、電力変換装置３０の起動後における駆動信号ａ２の最初の立ち上がり時および最初の立ち下がり時に取得した入力信号（ａ２，ａ８，ａ９）について、それぞれ、その入力信号に基づく補正信号（ａ２０）を、それ以降の駆動信号ａ２の全ての立ち上がり時および全ての立ち下がり時に出力する。このとき、電力変換装置３０の起動後における駆動信号ａ２の最初の立ち上がり時および最初の立ち下がり時に取得した入力信号に基づく補正データは、補正記憶回路４１に記憶される。補正回路３８は、それ以降の駆動信号ａ２の全ての立ち上がり時および立ち下がり時に、補正記憶回路４１から、記憶された補正データを読み出し、駆動回路３６に出力する。これは、補正回路３８が、保護回路３７に対して補正信号ａ２１を出力する場合にも適用できる。以上のような場合には、補正回路の動作が極めて間欠的となり、その回路規模もさらに小さくできる。結果として、補正回路を低速かつ簡便に構成でき、より安価な電力変換装置を実現できる。なお、この場合には、補正処理時間にさらに余裕がある。従って、図１９に示すように、補正回路３８のうち補正記憶回路４１を上位制御回路４に内蔵させて、電力変換装置３０内部の補正回路３８の負荷を軽くすることにより、より簡易な補正回路を実現することもできる。結果として、電力変換装置をより安価に構成することができる。
【００７９】
さらに、補正回路３８は、上記補正処理を、電力変換装置３０の製品出荷試験時のみ実施することも可能である。図２１は、その場合の補正回路３８の動作を図式的に説明する図である。図２１を参照すると、補正回路３８は、電力変換装置３０が製品出荷試験時に動作させられたときに、補正回路３８への入力信号の値およびその入力信号により得られる補正データの値を取り込む。つまり、補正回路３８は、電力変換装置３０の製品試験時に入力信号の値およびその入力信号に基づく補正データを補正記憶回路４１に記憶し、電力変換装置３０を実際に動作させたときに、その補正記憶回路４１内のデータを用いて補正処理を行う。
【００８０】
ここで、補正記憶回路４１に記憶される補正データは、補正回路３８による補正処理で得られる必要はなく、外部の装置による補正処理で得られるものであってよい。図２２は、電力変換装置３０の外部に試験装置７６を設けた場合において、その試験装置７６が補正処理（駆動信号ａ２に対する補正）を行う場合の、電力変換装置３０および試験装置７６における信号の流れを示す図である。試験装置７６は、入力信号として、駆動信号ａ２、電圧センサ５２から出力される信号ａ８、負荷電流センサ５３から出力される信号ａ９を取得する。試験装置７６は、上述したように、それら信号（ａ２，ａ８，ａ９）の値を用いて、スイッチング損失の値およびサージ電圧の値を求め、それらが所定の範囲から外れる場合は、所定の範囲内になるように、取得した駆動信号ａ２を補正するための補正データを求める。試験装置７６は、得られた補正データとその補正データを求めるのに用いられた入力信号のデータを、信号ａ６０として、補正回路３８に出力する。補正回路３８は、信号ａ６０を取得すると、それを、補正信号ａ２０として、駆動回路３６に出力する一方、信号ａ６０が示す入力信号の値および補正データを補正記憶回路４１に格納する。
【００８１】
図２３は、電力変換装置３０を実際に動作させたときに、補正回路３８が、補正記憶回路４１内のデータを用いて補正処理を行う場合の、電力変換装置３０における信号の流れを示す図である。補正回路８３は、入力信号ａ２，ａ８，ａ９を取得すると、補正記憶回路４１を参照し、現在取得した入力信号と同一またはほぼ同一である入力信号を検知する。そして、その検知した入力信号に対応する補正データを取得して、それを示す補正信号ａ２０を駆動回路３６に出力する。
【００８２】
以上のことは、補正回路３８が、保護回路３７に対して補正信号ａ２１を出力する場合にもあてはまる。図２４は、電力変換装置３０の外部に試験装置７６を設けた場合において、その試験装置７６が保護回路３７に対する補正処理を行う場合の、電力変換装置３０および試験装置７６における信号の流れを示す図である。これは、試験装置７６が駆動回路３６に対して補正処理を行う場合（図２２）に類似するので、説明を省略する。
【００８３】
以上のように補正処理を行う装置が外部にある場合には、補正回路をより簡便に構成でき、より安価な電力変換装置を実現できる。
【００８４】
なお、今回は、電力変換装置３０の外部の試験装置において補正処理を行ったが、図１９のように、補正回路３８のうち補正処理回路の一部８０を上位制御回路４に内蔵させて、両方の補正処理回路７０、７２で補正処理を行ってもよい。この場合であっても、電力変換装置３０内部の補正回路３８の負荷を軽くすることにより、より簡易な補正回路を実現することができる。結果として、電力変換装置をより安価に構成することができる。さらには、補正記憶回路４１をも、上位制御回路４に内蔵させて、電力変換装置３０内部の補正回路３８の負荷を軽くすることにより、より簡易な補正回路を実現することもできる。結果として、電力変換装置をより安価に構成することができる。
【００８５】
また、上記補正処理を、電力変換装置３０の外部から任意のタイミングで行ってもよい。その場合には、電力変換装置を高精度に設計できる。
【００８６】
実施の形態３．
図２５は、Ｐ側（上アーム）およびＮ側（下アーム）の回路を備える電力変換システム装置の構成を示すブロック図である。図２５において、Ｐ側（上アーム）およびＮ側（下アーム）の回路は、ともに、実施の形態１および実施の形態２で説明された電力変換装置３０の構成を含む。本実施の形態による電力変換システム装置８０において、Ｐ側およびＮ側の個々の素子制御回路８２には、インターロック回路８４が設けられている。インターロック回路８４は、Ｐ側およびＮ側の駆動信号が同時にオンを指示した場合に、その入力を無効にする。これにより、ＩＧＢＴが同時にオンすることによる短絡破壊や誤動作を防止することができる。
【００８７】
本実施の形態による電力変換システム装置は、それを３個用いれば、３相モータに対応できる。これは、図１の電力変換部を３つのＩＣチップで構成する場合の、その１つの構成である。また、本実施の形態による電力変換システム装置は、ハーフブリッジを構成するため、３相モータだけでなく、Ｈブリッジにも対応しやすい。従って、用途が広いという効果がある。
【００８８】
なお、本実施の形態による電力変換システム装置は、Ｐ側（上アーム）およびＮ側（下アーム）に２つの回路を有しているが、２つの回路における素子制御回路を、１つの素子制御回路としてもよい。図２６は、Ｐ側（上アーム）およびＮ側（下アーム）に２つの回路を有し、かつ、１つの素子制御回路８８を有する電力変換システム装置８６の構成を示すブロック図である。このようにすれば、部品点数の削減と回路の縮小化が実現できる。
【００８９】
また、図２７に示されるように、３相モータ駆動に必要な６つのパワー素子駆動回路が１つのパワー素子駆動回路９２に集積されてもよい。これは、図１の電力変換部３を１つのＩＣチップで実現したものである。このようにすれば、更なる部品点数の削減と回路の縮小化が実現できる。
【００９０】
なお、実施の形態３による電力変換システム装置であっても、個々の電力変換装置は、実施の形態１および実施の形態２で説明された電力変換装置と同一の構成および機能を有することが可能である。従って、実施の形態１および実施の形態２による電力変換装置と同様の効果が得られる。
【００９１】
【発明の効果】
本発明による電力変換装置によれば、電力用スイッチング素子と、そのスイッチング素子を制御する素子制御回路と、スイッチング素子の出力電圧を検知してその出力電圧に応じた第１の信号を出力する電圧センサと、スイッチング素子の出力電流を検知してその出力電流に応じた第２の信号を出力する電流センサとを備え、素子制御回路は、スイッチング素子に駆動信号を出力する駆動回路と、駆動信号の値を補正する補正回路とを含み、補正回路は、駆動回路から駆動信号を取得し、電圧センサから第１の信号を取得し、かつ、電流センサから第２の信号を取得すると、第１の信号の値および第２の信号の値を演算処理してスイッチング損失を求め、スイッチング損失の値を第１の基準値と比較し、かつ、第１の信号の値を第２の基準値と比較し、スイッチング損失の値が第１の基準値を超えること、および、第１の信号の値が第２の基準値を超えることの少なくとも一方を満たす場合に、その超えた値が対応する基準値以下になるように駆動信号の値を補正するので、環境の変化や経時変化等によって、その特性が影響を受けない電力変換装置を実現できる。
【図面の簡単な説明】
【図１】本発明によるインバータ装置の構成を示すブロック図。
【図２】本発明の実施の形態１による電力変換装置を示すブロック図。
【図３】補正回路の指示により駆動信号が補正される場合の、電力変換装置における信号の流れを示す図。
【図４】ＩＧＢＴに入力される駆動信号とその場合のＩＧＢＴの動作を説明する波形図。
【図５】駆動回路の構成を示す回路図。
【図６】補正回路の動作を示すフローチャートの図。
【図７】本発明の実施の形態１による補正回路の動作を図式的に説明する図。
【図８】補正回路の指示により保護回路における基準値が補正される場合の、電力変換装置における信号の流れを示す図。
【図９】保護回路および補正回路の構成を示すブロック図。
【図１０】ＭＯＳＦＥＴを有する駆動回路の構成を示す図。
【図１１】並列接続された複数のＭＯＳＦＥＴを有する駆動回路の構成を示す図。
【図１２】電圧調整回路を有する駆動回路の構成を説明する図。
【図１３】図１２の電圧調整回路による補正処理を説明する図。
【図１４】本発明の実施の形態１による別の電力変換装置を示すブロック図。
【図１５】本発明の実施の形態１による更なる別の電力変換装置を示すブロック図。
【図１６】本発明の実施の形態１による更なる別の電力変換装置を示すブロック図。
【図１７】上位制御回路と素子制御回路との間の接続を示すブロック図。
【図１８】本発明の実施の形態２による補正回路の動作を図式的に説明する図。
【図１９】補正回路の補正処理回路の一部を上位制御回路に内蔵させた場合の電力変換装置および上位制御回路の構成を示すブロック図。
【図２０】補正処理を、電力変換装置の起動時に一度だけ行う場合の補正回路の動作を図式的に説明する図。
【図２１】補正処理を、電力変換装置の製品出荷試験時のみ実施する場合の補正回路の動作を図式的に説明する図。
【図２２】電力変換装置の外部に試験装置を設けた場合における電力変換装置および試験装置における信号の流れを示す図。
【図２３】補正回路が、補正記憶回路内のデータを用いて補正処理を行う場合の、電力変換装置における信号の流れを示す図。
【図２４】電力変換装置の外部に試験装置を設けた場合における電力変換装置および試験装置における別の信号の流れを示す図。
【図２５】Ｐ側およびＮ側の回路を備えた本発明による電力変換システム装置の構成を示すブロック図。
【図２６】Ｐ側およびＮ側の回路を備え、かつ、１つの素子制御回路を有する本発明による電力変換システム装置の構成を示すブロック図。
【図２７】６つのパワー素子駆動回路が１つのパワー素子駆動回路に集積された本発明による電力変換システム装置の構成を示すブロック図。
【符号の説明】
５  ＩＧＢＴ、  ３０  電力変換装置、  ３４  素子制御回路、  ３５  インタフェース回路、  ３６  駆動回路、  ３７  保護回路、  ３８  補正回路、  ４０  補正処理回路、  ４１  補正記憶回路、  ５０  温度センサ、  ５１  素子電流センサ、  ５２  電圧センサ、  ５３  負荷電流センサ
【図１】
2004312817.tif 000007
【図２】
2004312817.tif 000008
【図３】
2004312817.tif 000009
【図４】
2004312817.tif 000010
【図５】
2004312817.tif 000011
【図６】
2004312817.tif 000012
【図７】
2004312817.tif 000013
【図８】
2004312817.tif 000014
【図９】
2004312817.tif 000015
【図１０】
2004312817.tif 000016
【図１１】
2004312817.tif 000017
【図１２】
2004312817.tif 000018
【図１３】
2004312817.tif 000019
【図１４】
2004312817.tif 000020
【図１５】
2004312817.tif 000021
【図１６】
2004312817.tif 000022
【図１７】
2004312817.tif 000023
【図１８】
2004312817.tif 000024
【図１９】
2004312817.tif 000025
【図２０】
2004312817.tif 000026
【図２１】
2004312817.tif 000027
【図２２】
2004312817.tif 000028
【図２３】
2004312817.tif 000029
【図２４】
2004312817.tif 000030
【図２５】
2004312817.tif 000031
【図２６】
2004312817.tif 000032
【図２７】
2004312817.tif 000033