(57)【要約】【課題】本発明の課題は、簡易な回路構成でリセット信号とノイズとを区別する半導体集積回路を提供することにある。【解決手段】半導体集積回路１は、リセット信号３０とノイズとを区別するための半導体集積回路であって、遮断回路１０と、反転回路２０とを備える。遮断回路１０は、リセット信号３０が一定のパルス幅を満たさないときは信号伝達を遮断し、リセット信号３０が一定のパルス幅を満たしたときはリセット信号３０を出力する。反転回路２０は、遮断回路１０の出力信号を論理的に反転する。【選択図】        図１
2004320400.tif 000002
【特許請求の範囲】
【請求項１】
リセット信号（３０）とノイズとを区別するための半導体集積回路（１）であって、
前記リセット信号（３０）が一定のパルス幅を満たさないときは信号伝達を遮断し、前記リセット信号（３０）が前記一定のパルス幅を満たしたときは前記リセット信号（３０）を出力する遮断回路（１０）と、
前記遮断回路（１０）の出力信号を論理的に反転する反転回路（２０，２１）と、
を備えた半導体集積回路（１）。
【請求項２】
前記遮断回路（１０）は、
前記リセット信号（３０）を入力された順番に出力する伝達部（１１）を有している、
請求項１に記載の半導体集積回路（１）。
【請求項３】
前記遮断回路（１０）は、
前記リセット信号（３０）が入力されるときの電位である入力電位の変化を検出して前記伝達部（１１）における信号伝達を遮断する判断部（１２）をさらに有している、
請求項１又は２のいずれかに記載の半導体集積回路（１）。
【請求項４】
前記遮断回路（１０）の前記伝達部（１１）は、
複数のフリップフロップ（１４，１５，１６，１７）を直列に接続しているシフトレジスタ（１３）を有しており、
前記複数のフリップフロップ（１４，１５，１６，１７）は、クロック信号（４０）に同期して動作する、
請求項２又は３のいずれかに記載の半導体集積回路（１）。
【請求項５】
前記遮断回路（１０）の前記判断部（１２）は、
ノイズが入力された場合に前記複数のフリップフロップ（１４，１５，１６，１７）をリセットすることにより前記遮断回路（１０）の前記伝達部（１１）における信号伝達を遮断する、
請求項４に記載の半導体集積回路（１）。
【請求項６】
前記遮断回路（１０）の判断部（１２）は、
入力されたリセット信号（３０）をそのまま前記遮断回路（１０）の前記伝達部（１１）のリセット入力に伝達する、
請求項５に記載の半導体集積回路（１）。
【請求項７】
前記遮断回路（１０）の前記判断部（１２）は、
前記遮断回路（１０）の前記伝達部（１１）より出力されるリセット信号（３０）のパルス幅を、前記遮断回路（１０）の伝達部（１１）におけるフリップフロップ（１４，１５，１６，１７）の数により決定する、
請求項４から６のいずれかに記載の半導体集積回路（１）。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に関する。特に、リセット信号とノイズとを区別するのに好適な半導体集積回路に関する。
【０００２】
【従来の技術】
一般に、半導体集積回路には、回路内部の信号を初期化するためのリセット端子が設けられており、リセット端子にリセット信号を入力することにより回路内部の信号が初期化される。このリセット端子に他の回路や素子からノイズが混入されることが問題となっていた。それに対して、従来の半導体集積回路では、リセット端子に入力したリセット信号とそのリセット信号を一定時間遅延させた信号との論理和をとって、リセット信号のパルス幅をカウントすることにより、リセット信号とノイズとを区別していた（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開平１１−４１０７４号公報（第１−８項、図７、図１２）
【０００４】
【発明が解決しようとする課題】
しかし、従来の半導体集積回路では、リセット信号のパルス幅をカウントするために複数のフリップフロップと組み合わせ回路とから構成される複雑なカウンタ回路を付加する必要があった。さらに、回路構成が複雑であるために、リセット機能のテストの工数が必要以上にかかる傾向があった。
【０００５】
そこで、本発明の課題は、簡易な回路構成でリセット信号とノイズとを区別する半導体集積回路を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１にかかる半導体集積回路は、リセット信号とノイズとを区別するための半導体集積回路であって、遮断回路と、反転回路とを備える。遮断回路は、リセット信号が一定のパルス幅を満たさないときは信号伝達を遮断し、リセット信号が一定のパルス幅を満たしたときはリセット信号を出力する。反転回路は、遮断回路の出力信号を論理的に反転する。
【０００７】
この半導体集積回路では、遮断回路は、リセット信号が一定のパルス幅を満たさないノイズであるときは信号伝達を遮断する。遮断回路は、リセット信号が一定のパルス幅を満たしたときすなわちノイズでないときリセット信号を出力する。その出力されたリセット信号は、反転回路により論理的に反転される。
したがって、遮断回路の入力信号がそのまま信号伝達を遮断する信号とされれば、反転回路の出力信号をそのまま出力先のリセット信号とすることができるため、簡易な回路構成でリセット信号とノイズとを区別することができる。
【０００８】
なお、リセット信号には、通常のリセット信号のほか、チップ（回路全体）やＩＰ（機能ブロック）や回路ブロックやメモリセルなどの入力を有効にする信号や無効にする信号も含むものとする。
請求項２にかかる半導体集積回路は、請求項１に記載の半導体集積回路であって、遮断回路は、リセット信号を入力された順番に出力する伝達部を有している。
【０００９】
この半導体集積回路では、遮断回路の伝達部は、入力されたリセット信号を入力された順番に出力する。
このため、遮断回路を簡易な回路構成にすることができるので、低コストで回路を製造することができる。
請求項３にかかる半導体集積回路は、請求項１又は２のいずれかに記載の半導体集積回路であって、遮断回路は、判断部をさらに有している。判断部は、入力電位の変化を検出して伝達部における信号伝達を遮断する。入力電位は、リセット信号が入力されるときの電位である。
【００１０】
この半導体集積回路では、遮断回路の判断部は、リセット信号の入力電位の変化を検出する。反転回路の出力としてリセットがかかる入力電位に対してリセット信号の入力電位が論理的に変化したと遮断回路の判断部が判断したときは、遮断回路の判断部により伝達部における信号伝達を遮断することができる。
このため、リセット信号とノイズとを区別することができる。
【００１１】
請求項４にかかる半導体集積回路は、請求項２又は３のいずれかに記載の半導体集積回路であって、遮断回路の伝達部は、シフトレジスタを有している。シフトレジスタは、複数のフリップフロップを直列に接続している。複数のフリップフロップは、クロック信号に同期して動作する。
この半導体集積回路では、遮断回路の伝達部は、複数のフリップフロップを直列に接続したシフトレジスタを有している。複数のフリップフロップは、クロック信号に同期して、入力されたリセット信号を１ビットずつシフトさせて伝達する。
【００１２】
このため、簡易な構成であり、低コストで回路を構成することができる。
請求項５にかかる半導体集積回路は、請求項４に記載の半導体集積回路であって、遮断回路の判断部は、ノイズが入力された場合に複数のフリップフロップをリセットすることにより遮断回路の伝達部における信号伝達を遮断する。
この半導体集積回路では、反転回路の出力としてリセットがかかる入力電位に対して実際の入力電位が論理的に反転していないときは、遮断回路の判断部が遮断回路の伝達部における複数のフリップフロップをリセットさせない。反転回路の出力としてリセットがかかる入力電位に対して実際の入力電位が論理的に反転しているときは、遮断回路の判断部が遮断回路の伝達部における複数のフリップフロップをリセットさせる。
【００１３】
このため、簡易な回路構成でリセット信号とノイズとを区別することができる。
なお、複数のフリップフロップのリセットは、クロック非同期でもよいものとする。
請求項６にかかる半導体集積回路は、請求項５に記載の半導体集積回路であって、遮断回路の判断部は、入力されたリセット信号をそのまま遮断回路の伝達部のリセット入力に伝達する。
【００１４】
この半導体集積回路では、遮断回路の判断部は、入力されたリセット信号をそのまま各フリップフロップのリセット入力に伝達する。遮断回路の伝達部における各フリップフロップを遮断回路の判断部がリセットするときは、反転回路の出力をリセットのかからない電位にすることができる。遮断回路の伝達部における各フリップフロップを遮断回路の判断部がリセットしないときは、反転回路の出力をリセットのかかる電位にすることができる。
【００１５】
このため、遮断回路を構成するフリップフロップと反転回路の出力先につなぐフリップフロップとを同一種類ものにすることができるので、低コストで回路を構成することができる。
請求項７にかかる半導体集積回路は、請求項４から６のいずれかに記載の半導体集積回路であって、遮断回路の判断部は、遮断回路の伝達部より出力されるリセット信号のパルス幅を、遮断回路の伝達部におけるフリップフロップの数により決定する。
【００１６】
この半導体集積回路では、遮断回路の伝達部は、入力されたリセット信号をクロックの１周期毎に１ビットずつシフトさせる。反転回路の出力としてリセットがかかる入力電位に対してリセット信号が論理的に反転したときは、遮断回路の判断部が遮断回路の伝達部における複数のフリップフロップをリセットさせる。すなわち、クロックの周期に遮断回路の伝達部におけるフリップフロップの個数から１引いた数をかけたものが、遮断回路の伝達部がリセット信号を出力するパルス幅となる。
【００１７】
このため、遮断回路の伝達部がリセット信号を出力するパルス幅を簡易に設計することができる。
【００１８】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態にかかる半導体集積回路１の構成図を図１に示す。また、本発明の第１実施形態にかかる半導体集積回路１の回路図を図２に示す。半導体集積回路１は、リセット信号とノイズとを区別するための半導体集積回路である。
【００１９】
＜半導体集積回路１の全体構成＞
この半導体集積回路１は、図１に示すように主として遮断回路１０と反転回路２０とを備える。
＜遮断回路１０の構成＞
図１に示すように、遮断回路１０は、主として伝達部１１と判断部１２とを備える。伝達部１１は、主としてシフトレジスタ１３を備える。図２に示すように、シフトレジスタ１３は、主としてフリップフロップ１４とフリップフロップ１５とフリップフロップ１６とフリップフロップ１７とを備える。判断部１２は、主として図２に示すような配線を備える。
【００２０】
図２に示すように、フリップフロップ１４とフリップフロップ１５とフリップフロップ１６とフリップフロップ１７とは、いずれもクロック信号４０に非同期でＬｏｗ（以下、Ｌと略す）レベル信号によりリセットされるリセット入力Ｒを備える。フリップフロップ１４とフリップフロップ１５とフリップフロップ１６とフリップフロップ１７とは、データ入力Ｄに入力された信号をクロック入力ＣＫに入力されたクロック信号４０に同期して記憶し、それと同時にデータ入力Ｄに入力された信号をデータ出力Ｑから出力する通常のＤフリップフロップである。
【００２１】
＜反転回路２０の構成＞
図２に示すように、反転回路２０は、主としてインバータ２１を備える。
インバータ２１は、クロック信号４０に非同期で入力信号を論理的に反転する。すなわち、Ｌレベル信号が入力されたらＨｉｇｈ（以下、Ｈと略す）レベル信号を出力する。Ｈレベル信号が入力されたらＬレベル信号を出力する。
【００２２】
＜半導体集積回路１の動作＞
図１及び図２に示す半導体集積回路１の動作を、図３に示すタイミングチャートを用いて説明する。図３において、信号名ＣＫ、Ａ、Ｂ、Ｃ、Ｅはそれぞれ図２に示したＣＫ、Ａ、Ｂ、Ｃ、Ｅの部分の信号を示す。
図３に示すように、信号ＣＫは一定の周期でＨレベルになったりＬレベルになったりする。図２に示す各フリップフロップは、ＣＫ信号がＬレベルからＨレベルへ立ち上がるタイミングである図３に示すタイミングＴ１〜Ｔ１０に同期して動作する。
【００２３】
図２に示す遮断回路１０に入力されたリセット信号３０の波形を示す信号Ａは、図３に示すタイミングＴ１１においてパルス的にＨレベルに立ち上がるノイズが混入されている。しかしそのノイズは、クロックの立ち上がりタイミングＴ１においてＬレベルに減衰しているため、図２に示すフリップフロップ１４には記憶されない。図２に示すフリップフロップ１４の出力信号を示す信号Ｂは、図３に示すタイミングＴ１において、Ｌレベルのままである。信号Ａは、タイミングＴ１２〜Ｔ１３において、１クロック周期の約０．７倍のパルス幅を持ったノイズが混入されている。このノイズは、クロックの立ち上がりタイミングＴ２においてＨレベルであるため、図２に示すフリップフロップ１４に記憶される。それと同時にフリップフロップ１４はＨレベルの信号を出力するため、図３に示すタイミングＴ２において信号ＢはＬレベルからＨレベルに立ち上がる。そこで通常であれば、図３に示すタイミングＴ２から１クロック周期経過したタイミングＴ３まで信号ＢはＨレベルを保持するはずである。ところが、タイミングＴ１３において信号ＡがＬレベルになるので図２に示すように信号Ａはフリップフロップ１４〜１７のリセット入力Ｒに伝達され、タイミングＴ１３においてフリップフロップ１４〜１７はリセットされている。そのため、フリップフロップ１４の出力信号はタイミングＴ１３においてＨレベルからＬレベルへと変化し、図３に示す信号ＢもＨレベルからＬレベルへ変化している。タイミングＴ１５以降において信号Ａは、出力先がリセットされるリセット信号３０の電位であるＨレベルをほぼ保っている。クロックの立ち上がりタイミングＴ４において信号ＡがＨレベルであるので、図２に示すフリップフロップ１４にＨレベルが記憶される。それと同時すなわち図３に示すタイミングＴ４において、図２に示すフリップフロップ１４は、Ｈレベルを出力する。すなわち信号Ｂが、タイミングＴ４においてＬレベルからＨレベルに立ち上がっている。ところが、信号ＡにはタイミングＴ１４においてパルス的にＬレベルへ立ち下がるノイズが混入されている。そのため、図２に示すフリップフロップ１４〜１７が図３に示すタイミングＴ１４でリセットされ、フリップフロップ１４の出力信号もＬレベルへと変化する。信号Ｂも、タイミングＴ１４においてＨレベルからＬレベルへ変化する。そして、クロックの立ち上がりタイミングＴ６において、信号ＡがＨレベルであるため、図２に示すフリップフロップ１４においてＨレベルが記憶される。それと同時すなわち図３に示すタイミングＴ６において、フリップフロップ１４は、Ｈレベルを出力する。すなわち信号Ｂが、タイミングＴ６においてＬレベルからＨレベルに立ち上がっている。そして、図２に示すフリップフロップ１７の出力は、図３に示すようにタイミングＴ６から３クロック周期経過したタイミングＴ９において、Ｈレベルを出力する。すなわち図２に示すフリップフロップ１７の出力を示す信号Ｃが、図３に示すようにタイミングＴ９においてＨレベルに立ち上がっている。図２に示す反転回路２０のインバータ２１は、入力した信号Ｃを論理的に反転して信号Ｅを出力する。したがって、図２に示す反転回路２０のインバータ２１の出力を示す信号Ｅは、図３に示すようにタイミングＴ９までＨレベルを保ち、タイミングＴ１０でＬレベルへ立ち下がる。したがって、反転回路２０の出力信号は、出力先のフリップフロップ５１、５２においてそのままリセット入力Ｒに入力するリセット信号として使われる。なお、出力先のフリップフロップ５１、５２も、フリップフロップ１４〜１７と同様にリセット入力Ｒの入力信号がＬレベルでリセットされる。
【００２４】
＜半導体集積回路１のリセット信号３０とノイズとを区別する処理の流れ＞
図１及び図２に示す半導体集積回路１のリセット信号３０とノイズとを区別する処理の流れを、図４に示すフローチャートを用いて説明する。
ステップＳ１では、図２に示す遮断回路１０の伝達部１１のシフトレジスタ１３にリセット信号３０が入力される。図４に示すステップＳ２では、図２に示すシフトレジスタ１３によりリセット信号３０がクロック信号４０の立ち上がりに同期して１ビットずつシフトされていく。図４に示すステップＳ３では、図２に示す判断部１２によりクロック信号４０にノイズがあるか判断される。図４に示すように、リセット信号３０にノイズがあると判断されればステップＳ４へ進み、リセット信号３０にノイズがないと判断されればステップＳ５へと進む。図４に示すステップＳ４では、図２に示すフリップフロップ１４〜１７がリセットされ、遮断回路１０の伝達部１１のシフトレジスタ１３におけるリセット信号３０の伝達が遮断される。図４に示すステップＳ５では、図２に示す判断部１２によりリセット信号３０が一定のパルス幅すなわち３クロック周期の幅を有しているかが判断される。図４に示すように、リセット信号３０が３クロック周期の幅を有していると判断されればステップＳ６へ進み、リセット信号３０が３クロック周期の幅を有していないと判断されればステップＳ２へ進む。ステップＳ６では、図２に示す遮断回路１０の伝達部１１のシフトレジスタ１３からリセット信号３０が出力される。図４に示すステップＳ７では、図２に示す遮断回路１０の伝達部１１のシフトレジスタ１３から出力されたリセット信号３０が、反転回路２０のインバータ２１で論理的に反転される。
【００２５】
＜半導体集積回路１における特徴＞
（１）
ここでは、図２に示す遮断回路１０の伝達部１１のシフトレジスタ１３は、リセット信号３０が一定のパルス幅すなわち３クロック周期を満たさないノイズであると遮断回路１０の判断部１２で判断されたとき、遮断回路１０の判断部１２により遮断回路１０の伝達部１１における信号伝達が遮断される。遮断回路１０の伝達部１１のシフトレジスタ１３は、リセット信号３０が一定のパルス幅すなわち３クロック周期を満たしたときすなわちノイズでないと遮断回路１０の判断部１２で判断されたとき、遮断回路１０の伝達部１１からリセット信号３０が出力される。その出力されたリセット信号３０は、反転回路２０のインバータ２１により論理的に反転される。遮断回路１０の伝達部１１のシフトレジスタ１３の入力信号が、そのまま遮断回路１０の判断部１２により遮断回路１０の伝達部１１のシフトレジスタ１３における信号伝達を遮断される信号とされる。したがって、反転回路２０のインバータ２１の出力信号をそのまま出力先のフリップフロップ５１，５２のリセット信号とするため、簡易な回路構成でリセット信号３０とノイズとが区別される。
【００２６】
（２）
ここでは、遮断回路１０の伝達部１１のシフトレジスタ１３は、入力されたリセット信号３０を入力された順番に出力する。このため、遮断回路１０が簡易な回路構成になり、低コストで回路が製造される。
（３）
ここでは、遮断回路１０の判断部１２は、リセット信号３０の入力電位の変化を検出する。反転回路２０の出力としてリセットがかかる入力電位に対してリセット信号３０の入力電位が論理的に変化したと遮断回路１０の判断部１２が判断したときは、遮断回路１０の判断部１２により、遮断回路１０の伝達部１１のシフトレジスタ１３における信号伝達が遮断される。このため、リセット信号３０とノイズとが区別される。
【００２７】
（４）
ここでは、遮断回路１０の伝達部１１は、フリップフロップ１４〜１７を直列に接続したシフトレジスタ１３を有している。フリップフロップ１４〜１７は、クロック信号４０に同期して、入力されたリセット信号を１ビットずつシフトさせて伝達する。このため、簡易な構成であり、低コストで回路が構成される。
【００２８】
（５）
ここでは、反転回路２０の出力としてリセットがかかる入力電位に対して実際の入力電位が論理的に反転していないときは、遮断回路１０の判断部１２が遮断回路１０の伝達部１１におけるフリップフロップ１４〜１７をリセットさせない。反転回路２０の出力としてリセットがかかる入力電位に対して実際の入力電位が論理的に反転しているときは、遮断回路１０の判断部１２が遮断回路１０の伝達部１１におけるフリップフロップ１４〜１７をリセットさせる。このため、簡易な回路構成でリセット信号とノイズとが区別される。
【００２９】
（６）
ここでは、遮断回路１０の判断部１２は、入力されたリセット信号３０をそのままフリップフロップ１４〜１７のリセット入力に伝達する。遮断回路１０の伝達部１１におけるフリップフロップ１４〜１７を遮断回路１０の判断部１２がリセットするときは、反転回路２０の出力をリセットのかからない電位にする。遮断回路１０の伝達部１１におけるフリップフロップ１４〜１７を遮断回路１０の判断部１２がリセットしないときは、反転回路２０の出力をリセットのかかる電位にする。このため、遮断回路１０の伝達部１１を構成するフリップフロップ１４〜１７と反転回路２０の出力先につなぐフリップフロップ５１，５２とに同一種類ものが用いられ、低コストで回路が構成される。
【００３０】
（７）
ここでは、遮断回路１０の伝達部１１のシフトレジスタ１３は、入力されたリセット信号３０をクロック信号４０の１周期毎に１ビットずつシフトさせる。反転回路２０の出力としてリセットがかかる入力電位に対してリセット信号３０が論理的に反転したときは、遮断回路１０の判断部１２が遮断回路１０の伝達部１１におけるフリップフロップ１４〜１７をリセットさせる。すなわち、クロック信号４０の周期に遮断回路１０の伝達部１１におけるフリップフロップの個数から１引いた数すなわち３をかけたものが、遮断回路１０の伝達部１１がリセット信号３０を出力するパルス幅となる。このため、遮断回路１０の伝達部１１がリセット信号３０を出力するパルス幅が簡易に設計される。
【００３１】
＜第１実施形態の変形例＞
（Ａ）リセット信号３０は、チップ（回路全体）やＩＰ（機能ブロック）や回路ブロックやメモリセルなどの入力を有効にする信号や無効にする信号であってもよい。あるいは、あらかじめ一定のパルス幅をもっていることが分かっている信号であれば、入力データ信号などどんな信号でもよい。
（Ｂ）図２において、遮断回路１０の伝達部１１のシフトレジスタ１３を構成するフリップフロップの個数は、１以上である３以外の数でもよい。有効なリセット信号３０と判断するパルス幅を１クロック周期とする場合フリップフロップは２個でもよいし、有効なリセット信号３０と判断するパルス幅を１２クロック周期とする場合フリップフロップは１３個でもよい。フリップフロップの数を増やせば、反転回路２０から出力されたリセット信号３０の信頼性が向上する。
（Ｃ）フリップフロップ１４〜１７やフリップフロップ５１，５２は、クロック信号４０の立ち上がりに同期するのではなく、クロック信号４０の立ち下がりに同期して動作してもよい。クロック信号４０の立ち下がりに同期して動作することによりシフトレジスタ１３の消費電力が低く抑えられる。
【００３２】
【発明の効果】
請求項１にかかる半導体集積回路では、遮断回路は、リセット信号が一定のパルス幅を満たさないノイズであるときは信号伝達を遮断する。遮断回路は、リセット信号が一定のパルス幅を満たしたときすなわちノイズでないときリセット信号を出力する。その出力されたリセット信号は、反転回路により論理的に反転される。したがって、遮断回路の入力信号がそのまま信号伝達を遮断する信号とされれば、反転回路の出力信号をそのままリセット信号とすることができるため、簡易な回路構成でリセット信号とノイズとを区別することができる。
【００３３】
請求項２にかかる半導体集積回路では、遮断回路の伝達部は、入力されたリセット信号を入力された順番に出力するため、遮断回路を簡易な回路構成にすることができるので、低コストで回路を製造することができる。
請求項３にかかる半導体集積回路では、遮断回路の判断部は、リセット信号の入力電位の変化を検出する。反転回路の出力としてリセットがかかる入力電位に対してリセット信号の入力電位が論理的に変化したと遮断回路の判断部が判断したときは、遮断回路の判断部により伝達部における信号伝達を遮断することができる。このため、リセット信号とノイズとを区別することができる。
【００３４】
請求項４にかかる半導体集積回路では、遮断回路の伝達部は、複数のフリップフロップを直列に接続したシフトレジスタを有している。複数のフリップフロップは、クロック信号に同期して、入力されたリセット信号を１ビットずつシフトさせて伝達する。このため、簡易な構成であり、低コストで回路を構成することができる。
【００３５】
請求項５にかかる半導体集積回路では、反転回路の出力としてリセットがかかる入力電位に対して実際の入力電位が論理的に反転していないときは、遮断回路の判断部が遮断回路の伝達部における複数のフリップフロップをリセットさせない。反転回路の出力としてリセットがかかる入力電位に対して実際の入力電位が論理的に反転しているときは、遮断回路の判断部が遮断回路の伝達部における複数のフリップフロップをリセットさせる。このため、簡易な回路構成でリセット信号とノイズとを区別することができる。
【００３６】
請求項６にかかる半導体集積回路では、遮断回路の判断部は、入力されたリセット信号をそのまま各フリップフロップのリセット入力に伝達する。遮断回路の伝達部における各フリップフロップを遮断回路の判断部がリセットするときは、反転回路の出力をリセットのかからない電位にすることができる。遮断回路の伝達部における各フリップフロップを遮断回路の判断部がリセットしないときは、反転回路の出力をリセットのかかる電位にすることができる。このため、遮断回路を構成するフリップフロップと反転回路の出力先につなぐフリップフロップとを同一種類ものにすることができるので、低コストで回路を構成することができる。
【００３７】
請求項７にかかる半導体集積回路では、遮断回路の伝達部は、入力されたリセット信号をクロックの１周期毎に１ビットずつシフトさせる。反転回路の出力としてリセットがかかる入力電位に対してリセット信号が論理的に反転したときは、遮断回路の判断部が遮断回路の伝達部における複数のフリップフロップをリセットさせる。すなわち、クロックの周期に遮断回路の伝達部におけるフリップフロップの個数から１引いた数をかけたものが、遮断回路の伝達部がリセット信号を出力するパルス幅となる。このため、遮断回路の伝達部がリセット信号を出力するパルス幅を簡易に設計することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体集積回路１の構成図。
【図２】本発明の第１実施形態による半導体集積回路１の回路図。
【図３】本発明の第１実施形態による半導体集積回路１の動作を示すタイミングチャート。
【図４】本発明の第１実施形態による半導体集積回路１のリセット信号とノイズとを区別する処理の流れを示すフローチャート。
【符号の説明】
１  半導体集積回路
１０  遮断回路
２０  反転回路
１１  伝達部
１２  判断部
１３  シフトレジスタ
３０  リセット信号
４０  クロック信号
【図１】
2004320400.tif 000003
【図２】
2004320400.tif 000004
【図３】
2004320400.tif 000005
【図４】
2004320400.tif 000006