(57)【要約】【課題】受信フレーム開始時におけるＡＧＣの利得調整特性に優れ、かつ、消費電力を低減する受信装置を提供する。【解決手段】初期値レジスタ１０は、受信フレーム開始時における利得制御量初期値ＩＮＩＴを記憶する。受信フレーム開始時、ラッチ部７２は、前回の受信フレーム終了時に初期値レジスタ１０から取込んでラッチしていた利得制御量初期値ＩＮＩＴの値を利得制御値ＣＮＴＬとして出力する。可変利得増幅器４は、ミキサ３から受ける信号をこの初期値に基づいて増幅する。その後は、ＲＳＳＩ回路６、利得制御回路７、およびＤ／Ａ変換回路８で構成されるフィードバックループによって、受信信号ＲＳの信号レベルが所定のレベルで一定となるように、可変利得増幅器４における利得が制御される。【選択図】        図２
2004297673.tif 000002
【特許請求の範囲】
【請求項１】
時分割された信号を受信する受信装置であって、
アンテナによって受信された前記信号を増幅し、前記信号のレベルを所定のレベルにする可変利得増幅回路と、
前記可変利得増幅回路へ利得制御量を出力して前記可変利得増幅回路における前記信号の利得を制御する利得制御回路と、
外部から設定される前記利得制御量の初期値を記憶するレジスタとを備え、
前記利得制御回路は、各受信フレームにおいて、前記レジスタに記憶される前記初期値から前記利得の制御を開始する、受信装置。
【請求項２】
前記初期値は、当該受信装置の電源がオンされたとき、または、当該受信装置がリセットされたとき、前記外部から前記レジスタに設定される、請求項１に記載の受信装置。
【請求項３】
前記信号のレベルを検出する信号レベル検出回路をさらに備え、
前記利得制御回路は、前記初期値を前記レジスタから取込んで保持する保持回路を含み、
前記利得制御回路は、各受信フレームにおいて、前記保持回路が保持する前記初期値から前記利得の制御を開始し、その後は、前記信号レベル検出回路によって検出される信号レベルに基づいて前記利得制御量を決定して前記可変利得増幅回路へ出力する、請求項１に記載の受信装置。
【請求項４】
前記保持回路は、前記受信フレームの終了時に前記初期値を前記レジスタから取込み、その取込まれた初期値を次の受信フレームまで保持する、請求項３に記載の受信装置。
【請求項５】
前記保持回路は、前記受信フレームの開始から所定の期間経過時における前記利得制御量をさらに保持し、
前記利得制御回路は、
前記所定の期間経過前においては、前記信号レベル検出回路によって検出される前記信号レベルに基づいて決定された前記利得制御量を前記可変利得増幅回路へ出力し、
前記所定の期間経過後においては、前記保持回路によって保持される前記所定の期間経過時における前記利得制御量を前記可変利得増幅回路へ出力する、請求項３に記載の受信装置。
【請求項６】
前記所定の期間を生成する期間生成回路をさらに備え、
前記期間生成回路は、前記利得制御回路に前記所定の期間を通知する、請求項５に記載の受信装置。
【請求項７】
前記期間生成回路は、前記所定の期間を計時するタイマーを含む、請求項６に記載の受信装置。
【請求項８】
前記時分割された信号は、ヘッダー情報を含み、
前記所定の期間は、前記ヘッダー情報を受信している期間である、請求項５に記載の受信装置。
【請求項９】
前記可変利得増幅回路によって増幅された信号のレベルを検出する第１の信号レベル検出回路と、
前記可変利得増幅回路に入力される前の信号のレベルを検出する第２の信号レベル検出回路とをさらに備え、
前記利得制御回路は、前記第１および第２の信号レベル検出回路によってそれぞれ検出される第１および第２の信号レベルを比較し、その比較した結果に基づいて前記利得制御量を決定し、前記決定された利得制御量を前記可変利得増幅回路へ出力する、請求項１に記載の受信装置。
【請求項１０】
前記初期値は、前記信号を送信する送信装置から当該受信装置へ前記信号が伝播する際の信号減衰量に基づいて決定される、請求項１に記載の受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、受信装置に関し、特に、時分割された信号を受信してその受信信号の利得を制御する受信装置に関する。
【０００２】
【従来の技術】
デジタル無線通信における多重化方式の１つとして、ＰＨＳ（Ｐｅｒｓｏｎａｌ  Ｈａｎｄｙ  ｐｈｏｎｅ  Ｓｙｓｔｅｍ）等で用いられる時分割多重（以下、「ＴＤＤ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）」とも称する。）方式が一般に知られている。このＴＤＤシステムは、信号の送信と受信とを時分割して多重化し、同一周波数で信号の送受信を行なうシステムで、周波数安定度の要求が厳しくなく、また、基地局の送信機の数を低減できるなどの利点を有する一方、高速処理が要求され、処理速度の向上に伴なう消費電力の低減が課題とされている。
【０００３】
そこで、このＴＤＤシステムにおいて、消費電力の低減を目的として、信号送信時（以下、信号が送信される区間を「送信フレーム」とも称する。）には受信系の電源をＯＦＦし、信号受信時（以下、信号を受信する区間を「受信フレーム」とも称する。）には送信系の電源をＯＦＦする手法が一般に知られている。
【０００４】
一方、上述した受信系の回路を含む受信装置によって受信される信号は、送信装置からの距離、周囲環境の影響、フェージングなどにより、レベル変動を伴なうのが通常である。そして、このようなレベル変動を伴なう信号を安定して受信するために、受信装置には、受信信号の利得を調整する自動利得調整装置（以下、「ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）」とも称する。）が一般に備えられている。
【０００５】
上記のＴＤＤシステムにおいては、高速処理が要求され、ＡＧＣについては、特に、受信フレーム開始時における高速な利得調整特性が要求される。
【０００６】
これに対して、特開２０００−１６５２７２号公報では、ＴＤＭＡ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）システムやＴＤＤシステムにおいてＡＧＣを備える受信系回路において、ＡＧＣの利得調整特性に影響しない回路の電源を信号の送受信に同期してＯＮ／ＯＦＦすることで消費電力を低減し、ＡＧＣにおける利得を決める利得制御電圧は、前の受信フレーム時の利得制御電圧を与えることによって、受信フレーム開始時におけるＡＧＣの利得調整特性を改善する手法が開示されている（特許文献１参照）。
【０００７】
【特許文献１】
特開２０００−１６５２７２号公報
【０００８】
【発明が解決しようとする課題】
ＴＤＤシステムにおけるＡＧＣにおいては、受信フレームごとに利得制御量をリセットして０から利得制御を開始すると、利得が整定するまでに時間がかかり、利得調整特性が劣化するところ、上記の特開２０００−１６５２７２号公報で開示された手法は、前回の受信フレームにおける利得を用いることにより、ＡＧＣの利得調整特性を改善するものである。しかしながら、送信フレーム中（信号を受信していない期間）に周囲環境が変化すると、受信フレーム開始時におけるＡＧＣの利得調整特性は、大きく劣化する。
【０００９】
そこで、ＡＧＣの応答性を上げるためにＡＧＣの利得制御を高応答化することが考えられる。しかしながら、単純にＡＧＣの利得制御を高応答化すると消費電力の増加を招いてしまう。また、高応答化のために付加回路が設けられることもあり、その場合は、回路面積の増大も招くおそれがある。
【００１０】
一方、ＡＧＣにおける利得を早期に決め込むことができれば、信号の受信特性が向上するほか、利得制御に費やされる電力も制御時間の短縮によって削低減できるので、消費電力の低減にも寄与することとなる。
【００１１】
そこで、この発明は、かかる課題を解決するためになされたものであり、その目的は、受信フレーム開始時におけるＡＧＣの利得調整特性に優れ、かつ、消費電力を低減する受信装置を提供することである。
【００１２】
【課題を解決するための手段】
この発明によれば、受信装置は、時分割された信号を受信する受信装置であって、アンテナによって受信された信号を増幅し、信号のレベルを所定のレベルにする可変利得増幅回路と、可変利得増幅回路へ利得制御量を出力して可変利得増幅回路における信号の利得を制御する利得制御回路と、外部から設定される利得制御量の初期値を記憶するレジスタとを備え、利得制御回路は、各受信フレームにおいて、レジスタに記憶される初期値から利得の制御を開始する。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００１４】
［実施の形態１］
図１は、この発明による受信装置が搭載される無線装置を概略的に説明する全体ブロック図である。
【００１５】
図１を参照して、無線装置１００は、受信装置１と、送信装置１０２と、コントローラ１０４と、メモリ１０６と、送受信分別器１０８とを備える。この無線装置１００は、これら各部を構成する回路が１つの半導体チップ上に設けられた集積回路で構成される。
【００１６】
この無線装置１００は、上述したＴＤＤ方式により信号の送受信を行なう。信号を受信する送信フレーム時、受信装置１は、アンテナ１１から送受信分別器１０８を介して信号を受信し、内部に設けられるＡＧＣによってその受信した信号を所定の信号レベルに増幅して受信信号ＲＳとしてコントローラ１０４へ出力する。また、受信装置１は、ＡＧＣによって受信信号の利得を制御する際の利得制御量初期値ＩＮＩＴを所定のタイミングでコントローラ１０４から受け、その受けた初期値を内部に設けられる初期値レジスタに格納する。ここで、所定のタイミングとは、無線装置１００の電源がＯＮされたとき、または、無線装置１００がリセットされたときである。なお、初期値レジスタについては、後ほど詳しく述べる。
【００１７】
コントローラ１０４は、この無線装置１００における各装置の動作を制御する。コントローラ１０４は、受信フレーム時、受信装置１から受信信号ＲＳを受けると、その受けた受信信号ＲＳをメモリ１０６に格納する。また、コントローラ１０４は、利得制御量初期値ＩＮＩＴや図示されない受信期間信号などの制御信号を受信装置１へ出力する。
【００１８】
一方、信号を送信する送信フレーム時、受信装置１は、コントローラ１０４から受ける制御信号に基づいて、所定の回路を除いて電源がＯＦＦされる。受信装置１の構成および動作については、後ほど詳しく述べる。
【００１９】
コントローラ１０４は、送信フレーム時、メモリ１０６から信号を読出し、その読出された送信信号ＴＳを送信装置１０２へ出力する。また、コントローラ１０４は、送信フレーム中であることを送信装置へ通知する送信期間信号などの制御信号を送信装置１０２へ出力する。
【００２０】
メモリ１０６は、揮発性メモリと不揮発性メモリとを含む（図示せず）。揮発性メモリは、受信信号ＲＳなどを記憶する。不揮発性メモリは、事前に設計された上述の利得制御量初期値ＩＮＩＴを記憶する。
【００２１】
送信装置１０２は、コントローラ１０４から送信信号ＴＳを受け、その送信信号ＴＳの信号レベルを増幅して送受信分別器１０８へ出力する。そして、送信装置１０２は、コントローラ１０４から受ける制御信号に基づいて、受信フレーム時、電源がＯＦＦされる。
【００２２】
送受信分別器１０８は、コントローラ１０４から受ける分別信号ＤＩＳに応じて、受信装置１および送信装置１０２のいずれか一方をアンテナ１１と接続し、他方を切離す。分別信号ＤＩＳは、上述した受信期間信号および送信期間信号と同期する信号である。
【００２３】
このように、無線装置１００においては、受信フレーム中は、受信装置１が送受信分別器１０８を介してアンテナ１１と接続されて信号の受信動作を行ない、送信装置１０２の電源はＯＦＦされる。一方、送信フレーム中は、送信装置１０２が送受信分別器１０８を介してアンテナ１１と接続されて送信動作を行ない、所定の回路を除いて受信装置１の電源はＯＦＦされる。そして、この受信フレームと送信フレームとが所定の時間ごとに交互に切替えられることにより、無線装置１００は、１つの周波数帯で信号の送受信を行なう。
【００２４】
図２は、この発明の実施の形態１による受信装置を機能的に説明する機能ブロック図である。
【００２５】
図２を参照して、受信装置１は、低雑音増幅器（以下、「ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）」とも称する。）２と、ミキサ３と、可変利得増幅器４と、フィルタ５と、ＲＳＳＩ（Ｒｅｃｅｉｖｅｄ  Ｓｉｇｎａｌ  Ｓｔｒｅｎｇｔｈ  Ｉｎｄｉｃａｔｏｒ）回路６と、利得制御回路７と、デジタル／アナログ（Ｄ／Ａ）変換回路８と、利得制御期間生成回路９と、初期値レジスタ１０とを備える。利得制御回路７は、制御部７１と、ラッチ部７２とを含む。
【００２６】
ＬＮＡ２は、アンテナ１１によって受信された時分割の無線信号を送受信分別器１０８を介して受け、その受けた信号を低雑音増幅してミキサ３へ出力する。ミキサ３は、ＬＮＡ２から受ける信号を図示されない局部発振回路から受ける局部発振信号と混合し、所定の周波数帯の信号に周波数変換する。可変利得増幅器４は、Ｄ／Ａ変換回路８から受ける利得制御電圧ＶＧに基づいてミキサ３から受ける信号のレベルを増幅する。フィルタ５は、可変利得増幅器４によってレベル増幅された信号からイメージ信号を除去し、受信信号ＲＳを図１に示したコントローラ１０４（図示せず）およびＲＳＳＩ回路６へ出力する。ＲＳＳＩ回路６は、受信信号ＲＳの信号レベルを検出し、その信号レベルに応じたレベル検出信号を利得制御回路７へ出力する。
【００２７】
利得制御回路７の制御部７１は、ＲＳＳＩ回路６から受けるレベル検出信号に基づいて可変利得増幅器４における利得制御量を決定し、その決定した利得制御量をラッチ部７２へ出力する。ここで、制御部７１は、利得制御期間生成回路９から利得制御期間信号ＧＣＥＮを受け、利得制御期間信号ＧＣＥＮがＨ（論理ハイ）レベルのとき、決定した利得制御量をラッチ部７２へ出力する。一方、制御部７１は、利得制御期間信号ＧＣＥＮがＬ（論理ロー）レベルのとき、利得制御量をラッチ部７２へ出力しない。利得制御期間信号ＧＣＥＮについては、後ほど説明する。
【００２８】
ラッチ部７２は、制御部７１から受ける利得制御量をラッチし、利得制御値ＣＮＴＬとしてＤ／Ａ変換回路８へ出力する。すなわち、ラッチ部７２は、制御部７１から利得制御量を受けているときは、その受けた利得制御量を利得制御値ＣＮＴＬとしてＤ／Ａ変換回路８へ出力する。一方、ラッチ部７２は、制御部７１から利得制御量を受けていないときは、ラッチしている利得制御量を利得制御値ＣＮＴＬとしてＤ／Ａ変換回路８へ出力する。
【００２９】
また、ラッチ部７２は、所定のタイミングで初期値レジスタ１０から利得制御量初期値ＩＮＩＴを取込み、ラッチしている利得制御量をその取込んだ利得制御量初期値ＩＮＩＴで更新する。より具体的に説明すると、ラッチ部７２は、制御部７１からの指示に応じて、初期値レジスタ１０から出力される利得制御量初期値ＩＮＩＴを受信フレーム終了時に取込んでラッチする。そして、ラッチ部７２は、次の受信フレーム開始までその値を保持し、受信フレーム開始時、そのラッチしている利得制御量初期値ＩＮＩＴの値を利得制御値ＣＮＴＬとしてＤ／Ａ変換回路８へ出力する。
【００３０】
Ｄ／Ａ変換回路８は、利得制御回路７のラッチ部７２からデジタル値で出力される利得制御値ＣＮＴＬをアナログの利得制御電圧ＶＧに変換して可変利得増幅器４へ出力する。
【００３１】
利得制御期間生成回路９は、コントローラ１０４から受信期間信号ＲＣＶを受け、受信期間信号ＲＣＶに同期する利得制御期間信号ＧＣＥＮを生成して利得制御回路７の制御部７１へ出力する。ここで、受信期間信号ＲＣＶは、受信フレーム期間中Ｈレベルとなる信号であり、利得制御期間信号ＧＣＥＮは、利得制御回路７の制御部７１による利得制御を指示する信号である。
【００３２】
初期値レジスタ１０は、利得制御量初期値ＩＮＩＴを記憶する。ここで、利得制御量初期値ＩＮＩＴは、受信フレーム開始時における利得制御量の初期値である。初期値レジスタ１０から出力される利得制御量初期値ＩＮＩＴは、受信フレーム終了時、利得制御回路７のラッチ部７２に取込まれる。なお、受信フレーム終了時に初期値レジスタ１０がラッチ部７２へ利得制御量初期値ＩＮＩＴを出力するようにしてもよい。
【００３３】
利得制御量初期値ＩＮＩＴの値は、図１に示した無線装置１００の電源がＯＮされたとき、コントローラ１０４から初期値レジスタ１０に設定される。具体的には、無線装置１００の電源がＯＮされると、コントローラ１０４は、無線装置１００全体に対してリセット処理を行なう。そして、コントローラ１０４は、そのリセット処理の一部として、メモリ１０６の不揮発性メモリに記憶された利得制御量初期値ＩＮＩＴをメモリ１０６から読出し、その読出された利得制御量初期値ＩＮＩＴを受信装置１の初期値レジスタ１０にダウンロードする。
【００３４】
ここで、利得制御量初期値ＩＮＩＴの値がコントローラ１０４から初期値レジスタ１０に設定されるタイミングは、無線装置１００の電源がＯＦＦからＯＮされるときに限らず、電源のＯＮを伴なわないリセット時であってもよい。
【００３５】
このように、利得制御量初期値ＩＮＩＴの値は、受信装置１の外部から設定可能となっている。そして、この受信装置１においては、受信装置１と信号送信元の送信装置との距離に応じて決定される信号の伝播減衰量に基づいて事前に設計された利得制御量が、利得制御量初期値ＩＮＩＴとして設定される。
【００３６】
なお、受信期間信号ＲＣＶは、利得制御期間生成回路９のほか、ＬＮＡ２、ミキサ３、可変利得増幅器４、フィルタ５、およびＲＳＳＩ回路６にも供給される。そして、これらの各回路は、受信期間信号ＲＣＶがＨレベルのとき、電源がＯＮされて動作し、受信期間信号ＲＣＶがＬレベルのときは、電源がＯＦＦされて動作しない。
【００３７】
なお、利得制御期間生成回路９、初期値レジスタ１０、およびラッチ部７２は、それぞれ「期間生成回路」、「レジスタ」、および「保持回路」を構成する。
【００３８】
この受信装置１は、消費電力を削減するため、受信フレーム以外は、ラッチ部７２および初期値レジスタ１０を除いて電源がＯＦＦされる。ラッチ部７２を除くのは、受信フレーム終了時に取込んだ利得制御量初期値ＩＮＩＴを次の受信フレームまで保持しておく必要があるからである。また、初期値レジスタ１０を除くのは、コントローラ１０４から設定された初期値を記憶保持しておく必要があるからである。
【００３９】
そして、受信フレーム開始時、利得制御回路７のラッチ部７２は、前回の受信フレーム終了時に初期値レジスタ１０から取込んでラッチしていた利得制御量初期値ＩＮＩＴの値を利得制御値ＣＮＴＬとして出力する。可変利得増幅器４は、ラッチ部７２からＤ／Ａ変換回路８を介してこの値を受けると、ミキサ３から受ける信号をこの初期値に基づいて増幅する。その後は、ＲＳＳＩ回路６、利得制御回路７、およびＤ／Ａ変換回路８で構成されるフィードバックループによって、受信信号ＲＳの信号レベルが所定のレベルで一定となるように、可変利得増幅器４における利得が制御される。
【００４０】
この実施の形態１における利得制御期間生成回路９は、受信フレーム中Ｈレベルとなる受信期間信号ＲＣＶに同期して利得制御期間信号ＧＣＥＮを生成する。すなわち、受信フレーム中、利得制御期間信号ＧＣＥＮはＨレベルである。したがって、実施の形態１では、利得制御期間生成回路９から利得制御期間信号ＧＣＥＮを受けて動作する利得制御回路７は、受信フレームの開始から終了まで、受信信号ＲＳの信号レベルに基づいて可変利得増幅器４における利得を制御する。
【００４１】
図３は、実施の形態１による受信装置１における主要な信号の動作波形図である。
【００４２】
図３を参照して、時刻Ｔ１〜Ｔ２および時刻Ｔ３以降は、受信フレームであり、時刻Ｔ１以前および時刻Ｔ２〜Ｔ３は、送信フレームである。時刻Ｔ１前においては、利得制御値ＣＮＴＬは、ラッチ部７２に保持された利得制御量初期値ＩＮＩＴの値であり、受信期間信号ＲＣＶおよび利得制御期間信号ＧＣＥＮは、いずれもＬレベルである。
【００４３】
時刻Ｔ１において、受信フレームになると、受信期間信号ＲＣＶがＨレベルとなる。これに応じて、利得制御期間生成回路９は、利得制御期間信号ＧＣＥＮをＨレベルにする。また、ラッチ部７２は、送信フレーム中ラッチしていた利得制御量初期値ＩＮＩＴを利得制御値ＣＮＴＬの初期値として出力する。そして、可変利得増幅器４は、利得制御量初期値ＩＮＩＴの値に基づいて受信信号の利得を増幅する。
【００４４】
受信フレームである時刻Ｔ１〜Ｔ２の間、受信期間信号ＲＣＶはＨレベルであり、利得制御期間生成回路９は、受信期間信号ＲＣＶに同期して利得制御期間信号ＧＣＥＮをＨレベルにする。したがって、時刻Ｔ１〜Ｔ２の間、利得制御回路７は、受信信号ＲＳの信号レベルに基づいて決定される利得制御値ＣＮＴＬを出力し、可変利得増幅器４における利得を制御する。
【００４５】
時刻Ｔ２において、受信フレームが終了すると、ラッチ部７２は、初期値レジスタ１０から受ける利得制御量初期値ＩＮＩＴを取込み、その取込んだ利得制御量初期値ＩＮＩＴで内部にラッチしている値を更新する。そして、ラッチ部７２および初期値レジスタ１０を除いて、各回路の電源はＯＦＦされ、ラッチ部７２は、次の送信フレームが開始される時刻Ｔ３まで、利得制御量初期値ＩＮＩＴを保持する。
【００４６】
時刻Ｔ３において、再び受信フレームになると、ラッチ部７２は、保持する利得制御量初期値ＩＮＩＴを利得制御値ＣＮＴＬの初期値として出力する。以降は、時刻Ｔ１以降と同じであるので、説明は繰返さない。
【００４７】
なお、この実施の形態１においては、利得制御期間信号ＧＣＥＮは、受信期間信号ＲＣＶと全く同期するものであるから、利得制御期間生成回路９を設けることなく、利得制御回路７が受信期間信号ＲＣＶを直接受け、その受信期間信号ＲＣＶに基づいて利得の制御を行うようにしてもよい。
【００４８】
以上のように、実施の形態１による受信装置１によれば、利得制御量の初期値を外部から設定可能とし、その初期値を記憶可能な初期値レジスタ１０を設け、その初期値から受信フレームにおける受信信号の利得制御を行なうようにしたので、受信フレームでない期間に周囲環境が変化しても、受信フレーム開始直後から良好な利得制御特性が実現される。
【００４９】
［実施の形態２］
時分割の信号を受信する受信装置においては、受信フレーム開始直後から受信信号の信号レベルを一定にすること、すなわち、受信フレーム開始直後におけるＡＧＣの利得制御特性が特に重要である。一方、定常状態では、受信信号の信号レベルの変動は小さく、可変利得増幅器の利得制御量の変化も小さい。そこで、実施の形態２では、受信フレーム開始後の所定の期間のみ受信信号の信号レベルに基づいた利得の制御が行なわれ、その後の利得制御は行なわれず、所定の期間経過後の利得制御量は、上記所定の期間終了時の値に固定される。
【００５０】
図４は、この発明の実施の形態２による受信装置を機能的に説明する機能ブロック図である。
【００５１】
図４を参照して、受信装置１Ａは、実施の形態１による受信装置１の構成において、ＲＳＳＩ回路６、利得制御回路７、および利得制御期間生成回路９に代えて、それぞれＲＳＳＩ回路６Ａ、利得制御回路７Ａ、および利得制御期間生成回路９Ａを備える。利得制御回路７Ａは、利得制御回路７の構成において、制御部７１に代えて制御部７１Ａを含む。
【００５２】
利得制御期間生成回路９Ａは、図１に示したコントローラ１０４（図示せず）から受ける受信期間信号ＲＣＶの受信タイミングから所定の期間Ｈレベルとする利得制御期間信号ＧＣＥＮを生成し、その生成した利得制御期間信号ＧＣＥＮを利得制御回路７ＡおよびＲＳＳＩ回路６Ａへ出力する。利得制御期間生成回路９Ａは、内部にタイマーを含み、このタイマーによって上記所定の期間が計時される。
【００５３】
また、利得制御期間生成回路９Ａは、上記所定の期間の経過時から受信期間信号ＲＣＶがＯＦＦするまでの間Ｈレベルとする利得保持期間信号ＨＯＬＤを生成し、その生成した利得保持期間信号ＨＯＬＤを利得制御回路７Ａへ出力する。ここで、利得保持期間信号ＨＯＬＤは、利得制御回路７Ａの制御部７１Ａによる利得の制御を行なわずに、ラッチ部７２がラッチする値を利得制御値ＣＮＴＬとして出力するように利得制御回路７Ａに指示する信号である。
【００５４】
制御部７１Ａは、利得制御期間生成回路９ＡからＨレベルの利得制御期間信号ＧＣＥＮを受けているときは、ＲＳＳＩ回路６Ａから受けるレベル検出信号に基づいて決定した利得制御量をラッチ部７２へ出力する。また、制御部７１Ａは、Ｌレベルの利得制御期間信号ＧＣＥＮを受けているときは、利得制御量をラッチ部７２へ出力せずにその動作を停止する。さらに、制御部７１Ａは、利得制御期間生成回路９ＡからＨレベルの利得保持期間信号ＨＯＬＤを受けているときは、ラッチ部７２に対して、ラッチしている値を出力するように指示する。
【００５５】
ＲＳＳＩ回路６Ａは、利得制御期間生成回路９Ａから受ける利得制御期間信号ＧＣＥＮがＨレベルのとき、受信信号ＲＳの信号レベルに応じたレベル検出信号を利得制御回路７Ａへ出力する。一方、ＲＳＳＩ回路６Ａは、利得制御期間信号ＧＣＥＮがＬレベルのときは、その動作を停止する。
【００５６】
受信装置１Ａにおけるその他の回路構成は、受信装置１と同じであるので、その説明は繰返さない。
【００５７】
この受信装置１Ａは、実施の形態１による受信装置１と同様に、受信フレーム以外は、ラッチ部７２および初期値レジスタ１０を除いて電源がＯＦＦされる。そして、受信フレーム開始時、ラッチ部７２は、前回の受信フレーム終了時に初期値レジスタ１０から取込んでラッチしていた利得制御量初期値ＩＮＩＴの値を利得制御値ＣＮＴＬとして出力する。
【００５８】
その後、この受信装置１Ａでは、利得制御期間生成回路９Ａによって生成される利得制御期間信号ＧＣＥＮがＨレベルとなる所定の期間のみ、ＲＳＳＩ回路６Ａ、利得制御回路７Ａ、およびＤ／Ａ変換回路８で構成されるフィードバックループによって、受信信号ＲＳの信号レベルが所定のレベルで一定となるように、可変利得増幅器４における利得が制御される。
【００５９】
そして、この所定の期間が経過すると、利得制御期間生成回路９Ａは、利得制御期間信号ＧＣＥＮをＬレベルとし、利得保持期間信号ＨＯＬＤをＨレベルとする。これによって、ＲＳＳＩ回路６Ａおよび制御部７１Ａは、その動作を停止し、利得制御値ＣＮＴＬの値は、ラッチ部７２によってラッチされる、上記所定の期間経過時の利得制御量の値に固定される。
【００６０】
図５は、実施の形態２による受信装置１Ａにおける主要な信号の動作波形図である。
【００６１】
図５を参照して、時刻Ｔ１〜Ｔ３および時刻Ｔ４以降は、受信フレームであり、時刻Ｔ１以前および時刻Ｔ３〜Ｔ４は、送信フレームである。時刻Ｔ１前においては、利得制御値ＣＮＴＬは、ラッチ部７２に保持された利得制御量初期値ＩＮＩＴの値であり、受信期間信号ＲＣＶ、利得制御期間信号ＧＣＥＮ、および利得保持期間信号ＨＯＬＤは、いずれもＬレベルである。
【００６２】
時刻Ｔ１において、受信フレームになると、受信期間信号ＲＣＶがＨレベルとなる。これに応じて、利得制御期間生成回路９は、利得制御期間信号ＧＣＥＮをＨレベルにする。また、ラッチ部７２は、送信フレーム中ラッチしていた利得制御量初期値ＩＮＩＴを利得制御値ＣＮＴＬの初期値として出力する。そして、可変利得増幅器４は、利得制御量初期値ＩＮＩＴの値に基づいて受信信号の利得を増幅する。
【００６３】
利得制御期間信号ＧＣＥＮがＨレベルである時刻Ｔ１〜Ｔ２の間、利得制御回路７Ａは、受信信号ＲＳの信号レベルに基づいて決定される利得制御値ＣＮＴＬを出力し、可変利得増幅器４における利得を制御する。
【００６４】
時刻Ｔ１から所定の時間が経過した時刻Ｔ２において、利得制御期間生成回路９Ａは、利得制御期間信号ＧＣＥＮをＬレベルとし、利得保持期間信号ＨＯＬＤをＨレベルにする。したがって、時刻Ｔ２以降において、ＲＳＳＩ回路６Ａおよび制御部７１Ａは、その動作を停止し、利得制御値ＣＮＴＬは、ラッチ部７２がラッチする時刻Ｔ２経過時の値に固定される。
【００６５】
時刻Ｔ３において、受信フレームが終了すると、ラッチ部７２は、初期値レジスタ１０から受ける利得制御量初期値ＩＮＩＴを取込み、その取込んだ利得制御量初期値ＩＮＩＴで内部にラッチしている値を更新する。そして、ラッチ部７２および初期値レジスタ１０を除いて、各回路の電源はＯＦＦされ、ラッチ部７２は、次の送信フレームが開始される時刻Ｔ４まで、利得制御量初期値ＩＮＩＴを保持する。
【００６６】
時刻Ｔ４において、再び受信フレームになると、ラッチ部７２は、保持する利得制御量初期値ＩＮＩＴを利得制御値ＣＮＴＬの初期値として出力する。以降は、時刻Ｔ１以降と同じであるので、説明は繰返さない。
【００６７】
以上のように、実施の形態２による受信装置１Ａによれば、初期値レジスタ１０に記憶される初期値から受信フレームにおける受信信号の利得制御を行なうようにし、さらに、利得制御が安定する所定の期間経過後は、利得制御を行なわずに所定の期間経過時の値に固定し、ＲＳＳＩ回路６Ａおよび利得制御回路７Ａの制御部７１Ａの動作を停止するようにしたので、可変利得増幅器４の利得制御量を早期に決め込むことができ、かつ、利得制御に費やされる消費電力を低減することができる。
【００６８】
［実施の形態３］
実施の形態３では、受信信号のヘッダー情報受信中に可変利得増幅器における利得制御が行なわれ、ヘッダー情報受信後の利得制御量は、ヘッダー情報受信完了時の値に固定される。
【００６９】
図６は、この発明の実施の形態３による受信装置を機能的に説明する機能ブロック図である。
【００７０】
図６を参照して、受信装置１Ｂは、実施の形態２による受信装置１Ａの構成において、利得制御期間生成回路９Ａに代えて利得制御期間生成回路９Ｂを備える。
【００７１】
利得制御期間生成回路９Ｂは、図１に示したコントローラ１０４（図示せず）から受信期間信号ＲＣＶおよびヘッダー検出信号ＨＥＡＤを受ける。そして、利得制御期間生成回路９Ｂは、受信期間信号ＲＣＶの受信タイミングで利得制御期間信号ＧＣＥＮをＨレベルとし、その後に受けるヘッダー検出信号ＨＥＡＤの受信タイミングで利得制御期間信号ＧＣＥＮをＬレベルとする。また、利得制御期間生成回路９Ｂは、ヘッダー検出信号ＨＥＡＤの受信タイミングで利得保持期間信号ＨＯＬＤをＨレベルとする。
【００７２】
ここで、ヘッダー検出信号ＨＥＡＤは、受信信号の先頭に含まれるヘッダー情報の受信完了に応じて発生される信号であって、コントローラ１０４によって発生される。そして、利得制御期間生成回路９Ｂは、受信期間信号ＲＣＶがＯＦＦするまで利得保持期間信号ＨＯＬＤをＨレベルとする。
【００７３】
なお、受信装置１Ｂにおけるその他の回路構成は、受信装置１Ａと同じであるので、その説明は繰返さない。
【００７４】
図７は、実施の形態３による受信装置１Ｂにおける主要な信号の動作波形図である。
【００７５】
図７を参照して、時刻Ｔ１〜Ｔ３および時刻Ｔ４以降は、受信フレームであり、時刻Ｔ１以前および時刻Ｔ３〜Ｔ４は、送信フレームである。時刻Ｔ１前においては、利得制御値ＣＮＴＬは、ラッチ部７２に保持された利得制御量初期値ＩＮＩＴの値であり、受信期間信号ＲＣＶ、ヘッダー検出信号ＨＥＡＤ、および利得保持期間信号ＨＯＬＤは、いずれもＬレベルである。
【００７６】
時刻Ｔ１において、受信フレームになると、受信期間信号ＲＣＶはＨレベルとなる。これに応じて、利得制御期間生成回路９Ｂは、利得制御期間信号ＧＣＥＮをＨレベルにする（図示せず）。また、ラッチ部７２は、送信フレーム中ラッチしていた利得制御量初期値ＩＮＩＴを利得制御値ＣＮＴＬの初期値として出力する。そして、可変利得増幅器４は、利得制御量初期値ＩＮＩＴの値に基づいて受信信号の利得を増幅する。
【００７７】
時刻Ｔ１〜Ｔ２の期間は、受信信号においてヘッダー情報を受信しているヘッダー期間であり、利得制御回路７Ａは、このヘッダー期間中、受信信号ＲＳの信号レベルに基づいて決定される利得制御値ＣＮＴＬを出力し、可変利得増幅器４における利得を制御する。
【００７８】
時刻Ｔ２において、ヘッダー期間が終了すると、コントローラ１０４は、ヘッダー検出信号ＨＥＡＤを発生する。そして、利得制御期間生成回路９Ｂは、ヘッダー検出信号ＨＥＡＤをコントローラ１０４から受けると、利得制御期間信号ＧＣＥＮをＬレベルとし（図示せず）、利得保持期間信号ＨＯＬＤをＨレベルにする。したがって、時刻Ｔ２以降において、ＲＳＳＩ回路６Ａおよび制御部７１Ａは、その動作を停止し、利得制御値ＣＮＴＬは、ラッチ部７２がラッチする時刻Ｔ２経過時の値に固定される。
【００７９】
時刻Ｔ３において、受信フレームが終了すると、ラッチ部７２は、初期値レジスタ１０から受ける利得制御量初期値ＩＮＩＴを取込み、その取込んだ利得制御量初期値ＩＮＩＴで内部にラッチしている値を更新する。そして、ラッチ部７２および初期値レジスタ１０を除いて、各回路の電源はＯＦＦされ、ラッチ部７２は、次の送信フレームが開始される時刻Ｔ４まで、利得制御量初期値ＩＮＩＴを保持する。
【００８０】
時刻Ｔ４において、再び受信フレームになると、ラッチ部７２は、保持する利得制御量初期値ＩＮＩＴを利得制御値ＣＮＴＬの初期値として出力する。以降は、時刻Ｔ１以降と同じであるので、説明は繰返さない。
【００８１】
以上のように、実施の形態３による受信装置１Ｂによれば、初期値レジスタ１０に記憶される初期値から受信フレームにおける受信信号の利得制御を行なうようにし、さらに、受信信号のヘッダー情報を受信している期間のみ利得制御を行なうようにしたので、実施の形態２と同様に、可変利得増幅器４の利得制御量を早期に決め込むことができ、かつ、利得制御に費やされる消費電力を低減することができる。
【００８２】
さらに、利得制御期間生成回路９Ｂには、タイマーを備える必要がないので、受信装置１Ｂの回路面積が縮小される。
【００８３】
［実施の形態４］
実施の形態４による受信装置は、可変利得増幅器を２つ備え、可変利得増幅器が１つの場合の実施の形態１による受信装置１に対応する。
【００８４】
図８は、この発明の実施の形態４による受信装置を機能的に説明する機能ブロック図である。
【００８５】
図８を参照して、受信装置１Ｃは、実施の形態１による受信装置１の構成において、可変利得増幅器４Ａと、フィルタ５Ａと、ＲＳＳＩ回路１２と、比較／利得制御回路１３と、Ｄ／Ａ変換回路８Ａとをさらに備え、利得制御量設定回路７および初期値レジスタ１０に代えて、それぞれ利得制御量設定回路７Ｂおよび初期値レジスタ１０Ａを備える。利得制御量設定回路７Ｂは、制御部７１Ｂと、ラッチ部７２Ａとを含む。
【００８６】
可変利得増幅器４Ａは、Ｄ／Ａ変換回路８Ａから受ける利得制御電圧ＶＧ２に基づいてフィルタ５から受ける信号のレベルを増幅する。フィルタ５Ａは、可変利得増幅器４Ａによってレベル増幅された信号からイメージ信号を除去し、受信信号ＲＳを図１に示したコントローラ１０４（図示せず）およびＲＳＳＩ回路６へ出力する。ＲＳＳＩ回路１２は、可変利得増幅器４の入力信号の信号レベルを検出し、その信号レベルに応じたレベル検出信号を比較／利得制御回路１３へ出力する。
【００８７】
比較／利得制御回路１３は、利得制御後および利得制御前の受信信号に対応するレベル検出信号をそれぞれＲＳＳＩ回路６，１２から受け、この２つのレベル検出信号の信号レベルを比較し、その比較結果に基づいて可変利得増幅器４，４Ａにおける利得制御量を決定し、その決定した利得制御量を利得制御回路７Ｂへ出力する。
【００８８】
利得制御回路７Ｂの制御部７１Ｂは、比較／利得制御回路１３から可変利得増幅器４，４Ａの利得制御量を受け、利得制御期間生成回路９から受ける利得制御期間信号ＧＣＥＮがＨレベルのとき、各利得制御量をラッチ部７２Ａへ出力する。一方、制御部７１Ｂは、利得制御期間信号ＧＣＥＮがＬレベルのとき、各利得制御量をラッチ部７２Ａへ出力しない。
【００８９】
ラッチ部７２Ａは、制御部７１Ｂから受ける各利得制御量をラッチし、それぞれ利得制御量ＣＮＴＬ１，２としてＤ／Ａ変換回路８，８Ａへ出力する。すなわち、ラッチ部７２Ａは、制御部７１Ｂから各利得制御量を受けているときは、その受けた各利得制御量をそれぞれ利得制御値ＣＮＴＬ１，２としてそれぞれＤ／Ａ変換回路８，８Ａへ出力する。一方、ラッチ部７２Ａは、制御部７１Ｂから各利得制御量を受けていないときは、ラッチしている各利得制御量をそれぞれ利得制御値ＣＮＴＬ１，２としてＤ／Ａ変換回路８，８Ａへ出力する。
【００９０】
また、ラッチ部７２Ａは、受信フレーム終了時に初期値レジスタ１０Ａから利得制御量初期値ＩＮＩＴ１，２を取込み、ラッチしている可変利得増幅器４，４Ａの各利得制御量をそれぞれその取込んだ利得制御量初期値ＩＮＩＴ１，２で更新する。そして、ラッチ部７２Ａは、次の受信フレーム開始までそれらの値を保持し、受信フレーム開始時、そのラッチしている利得制御量初期値ＩＮＩＴ１，２の値をそれぞれ利得制御値ＣＮＴＬ１，２としてＤ／Ａ変換回路８，８Ａへ出力する。
【００９１】
Ｄ／Ａ変換回路８Ａは、利得制御回路７Ｂのラッチ部７２Ａからデジタル値で出力される利得制御値ＣＮＴＬ２をアナログの利得制御電圧ＶＧ２に変換して可変利得増幅器４Ａへ出力する。
【００９２】
初期値レジスタ１０Ａは、可変利得増幅器４，４Ａそれぞれに対応する利得制御量初期値ＩＮＩＴ１，２を記憶する。そして、初期値レジスタ１０Ａから出力される利得制御量初期値ＩＮＩＴ１，２は、受信フレーム終了時、利得制御回路７Ｂのラッチ部７２Ａに取込まれる。なお、受信フレーム終了時に初期値レジスタ１０Ａがラッチ部７２Ａへ利得制御量初期値ＩＮＩＴ１，２を出力するようにしてもよい。
【００９３】
この利得制御量初期値ＩＮＩＴ１，２の値も、実施の形態１と同様に、図１に示した無線装置１００の電源がＯＮされたとき、あるいは、無線装置１００がリセットされたとき、図１に示したコントローラ１０４から初期値レジスタ１０Ａに設定される。すなわち、利得制御量初期値ＩＮＩＴ１，２の値は、受信装置１Ｃの外部から設定可能である。
【００９４】
なお、受信期間信号ＲＣＶは、可変利得増幅器４Ａ、フィルタ５Ａ、ＲＳＳＩ回路１２、および比較／利得制御回路１３にも供給される。そして、これらの各回路も、受信期間信号ＲＣＶがＨレベルのとき、電源がＯＮされて動作し、受信期間信号ＲＣＶがＬレベルのときは、電源がＯＦＦされて動作しない。
【００９５】
受信装置１Ｃにおけるその他の回路構成は、受信装置１と同じであるので、その説明は繰返さない。
【００９６】
この受信装置１Ｃも、受信装置１と同様に、消費電力を削減するため、受信フレーム以外は、ラッチ部７２Ａおよび初期値レジスタ１０Ａを除いて電源がＯＦＦされる。そして、受信フレーム開始時、ラッチ部７２Ａは、前回の受信フレーム終了時に初期値レジスタ１０Ａから取込んでラッチしていた利得制御量初期値ＩＮＩＴ１，２の値をそれぞれ利得制御値ＣＮＴＬ１，２として出力する。
【００９７】
可変利得増幅器４は、ラッチ部７２ＡからＤ／Ａ変換回路８を介して利得制御量初期値ＩＮＩＴ１の値に対応する利得制御値ＣＮＴＬ１を受けると、ミキサ３から受ける信号をこの利得制御量初期値ＩＮＩＴ１の値に基づいて増幅する。また、可変利得増幅器４Ａは、ラッチ部７２ＡからＤ／Ａ変換回路８Ａを介して利得制御量初期値ＩＮＩＴ２の値に対応する利得制御値ＣＮＴＬ２を受けると、フィルタ５から受ける信号をこの利得制御量初期値ＩＮＩＴ２の値に基づいて増幅する。その後は、利得制御前の信号および利得制御後の受信信号ＲＳに基づいて、受信信号ＲＳの信号レベルが所定のレベルで一定となるように、可変利得増幅器４，４Ａにおける利得が利得制御回路７Ｂによって制御される。
【００９８】
以上のように、実施の形態４による受信装置１Ｃによっても、実施の形態１と同様の効果を得ることができる。
【００９９】
［実施の形態５］
実施の形態５による受信装置は、可変利得増幅器を２つ備え、可変利得増幅器が１つの場合の実施の形態２による受信装置１Ａに対応する。
【０１００】
図９は、この発明の実施の形態５による受信装置を機能的に説明する機能ブロック図である。
【０１０１】
図９を参照して、受信装置１Ｄは、実施の形態４による受信装置１Ｃの構成において、ＲＳＳＩ回路６，１２、比較／利得制御回路１３、利得制御回路７Ｂ、および利得制御期間生成回路９に代えて、ＲＳＳＩ回路６Ａ，１２Ａ、比較／利得制御回路１３Ａ、利得制御回路７Ｃ、および利得制御期間生成回路９Ａを備える。
【０１０２】
ＲＳＳＩ回路１２Ａは、利得制御期間生成回路９Ａから受ける利得制御期間信号ＧＣＥＮがＨレベルのとき、可変利得増幅器４の入力信号の信号レベルに応じたレベル検出信号を比較／利得制御回路１３Ａへ出力する。一方、ＲＳＳＩ回路１２Ａは、利得制御期間信号ＧＣＥＮがＬレベルのときは、その動作を停止する。
【０１０３】
比較／利得制御回路１３Ａは、利得制御期間生成回路９ＡからＨレベルの利得制御期間信号ＧＣＥＮを受けているときは、ＲＳＳＩ回路６Ａ，１２Ａから受けるレベル検出信号の検出レベルの比較結果に応じて決定される可変利得増幅器４，４Ａの利得制御量を制御部７１Ｃへ出力する。一方、比較／利得制御回路１３Ａは、Ｌレベルの利得制御期間信号ＧＣＥＮを受けているときは、利得制御量を制御部７１Ｃへ出力せず、動作を停止する。
【０１０４】
制御部７１Ｃは、利得制御期間生成回路９ＡからＨレベルの利得制御期間信号ＧＣＥＮを受けているときは、比較／利得制御回路１３Ａから受ける各利得制御量をラッチ部７２Ａへ出力する。また、制御部７１Ｃは、Ｌレベルの利得制御期間信号ＧＣＥＮを受けているときは、各利得制御量をラッチ部７２Ａへ出力せず、動作を停止する。さらに、制御部７１Ｃは、利得制御期間生成回路９ＡからＨレベルの利得保持期間信号ＨＯＬＤを受けているときは、ラッチ部７２Ａに対して、ラッチしている値を出力するように指示する。
【０１０５】
受信装置１Ｄにおけるその他の回路構成については、既に説明しているので、説明を繰返さない。
【０１０６】
この受信装置１Ｄも、実施の形態４による受信装置１Ｃと同様に、消費電力を削減するため、受信フレーム以外は、ラッチ部７２Ａおよび初期値レジスタ１０Ａを除いて電源がＯＦＦされる。そして、受信フレーム開始時、ラッチ部７２Ａは、前回の受信フレーム終了時に初期値レジスタ１０Ａから取込んでラッチしていた利得制御量初期値ＩＮＩＴ１，２の値をそれぞれ利得制御値ＣＮＴＬ１，２として出力する。
【０１０７】
その後、この受信装置１Ｄでは、利得制御期間生成回路９Ａによって生成される利得制御期間信号ＧＣＥＮがＨレベルとなる所定の期間のみ、利得制御される前の信号および利得制御後の受信信号ＲＳに基づいて、受信信号ＲＳの信号レベルが所定のレベルで一定となるように、可変利得増幅器４，４Ａにおける利得が利得制御回路７Ｃによって制御される。
【０１０８】
そして、この所定の期間が経過すると、利得制御期間生成回路９Ａは、利得制御期間信号ＧＣＥＮをＬレベルとし、利得保持期間信号ＨＯＬＤをＨレベルとする。これによって、ＲＳＳＩ回路６Ａ，１２Ａ、比較／利得制御回路１３Ａ、および制御部７１Ｃは、その動作を停止し、利得制御値ＣＮＴＬ１，２の値は、ラッチ部７２Ａによってラッチされる、上記所定の期間経過時の利得制御量の値に固定される。
【０１０９】
以上のように、実施の形態５による受信装置１Ｄによっても、実施の形態２と同様の効果を得ることができる。
【０１１０】
［実施の形態６］
実施の形態６による受信装置は、可変利得増幅器を２つ備え、可変利得増幅器が１つの場合の実施の形態３による受信装置１Ｂに対応する。
【０１１１】
図１０は、この発明の実施の形態６による受信装置を機能的に説明する機能ブロック図である。
【０１１２】
図１０を参照して、受信装置１Ｅは、実施の形態５による受信装置１Ｄの構成において、利得制御期間生成回路９Ａに代えて利得制御期間生成回路９Ｂを備える。利得制御期間生成回路９Ｂについては、実施の形態３において既に説明しているので、説明は繰返さない。また、受信装置１Ｅにおけるその他の回路構成は、受信装置１Ｄと同じであるので、その説明も繰返さない。
【０１１３】
この受信装置１Ｅでは、ヘッダー情報を受信しているヘッダー期間のみ、利得制御される前の信号および利得制御後の受信信号ＲＳに基づいて、受信信号ＲＳの信号レベルが所定のレベルで一定となるように、可変利得増幅器４，４Ａにおける利得が利得制御回路７Ｃによって制御される。
【０１１４】
そして、ヘッダー期間が経過すると、利得制御期間生成回路９Ｂは、利得制御期間信号ＧＣＥＮをＬレベルとし、利得保持期間信号ＨＯＬＤをＨレベルとする。これによって、ＲＳＳＩ回路６Ａ，１２Ａ、比較／利得制御回路１３Ａ、および制御部７１Ｃは、その動作を停止し、利得制御値ＣＮＴＬ１，２の値は、ラッチ部７２Ａによってラッチされる、ヘッダー期間経過時の利得制御量の値に固定される。
【０１１５】
以上のように、実施の形態６による受信装置１Ｅによっても、実施の形態３と同様の効果を得ることができる。
【０１１６】
なお、上記の実施の形態においては、無線装置１００は、１つの半導体チップ上の集積回路で構成されるものとしたが、受信装置１（１Ａ〜１Ｅ）、送信装置１０２、コントローラ１０４、メモリ１０６、および送受信分別器１０８の各部をそれぞれ別個の半導体チップで構成してもよい。また、無線装置１００の一部のみ、すなわち、たとえばメモリ１０６のみを別個の半導体チップで構成してもよい。
【０１１７】
また、上記の実施の形態においては、受信信号ＲＳの信号をレベルを検出する回路としてＲＳＳＩ回路を用いたが、ＲＳＳＩ回路の代わりに受信レベル検出回路を用いてもよい。ＲＳＳＩ回路が受信信号ＲＳの信号レベルの変化を連続的に検出するのに対し、この受信レベル検出回路は、受信信号ＲＳが所定のレベルを超えたか否かだけを検出するものであって、ＲＳＳＩ回路よりも若干精度が劣るものの、消費電力を削減できるという利点がある。
【０１１８】
さらに、上記の実施の形態においては、初期値レジスタ１０（１０Ａ）が記憶する利得制御量初期値ＩＮＩＴ（ＩＮＩＴ１，２）は、受信装置の外部のコントローラ１０４から設定されるものとしたが、受信装置内において予め設定された固定値であってもよい。
【０１１９】
また、さらに、上記の実施の形態においては、初期値レジスタ１０（１０Ａ）が記憶する利得制御量初期値ＩＮＩＴ（ＩＮＩＴ１，２）は、無線装置１００の電源ＯＮ時あるいはリセット時に外部のコントローラから設定されるとしたが、当該無線装置１００を利用するユーザが任意のタイミングで任意の値を設定できるようにしてもよい。これによって、設計段階で決め込んだ初期値を実際の使用状況に合わせて修正することもできる。
【０１２０】
そして、上記の実施の形態では、利得制御量の初期値は、受信装置と信号送信元の送信装置との距離に応じて決定される信号の伝播減衰量に基づいて設計された値としたが、この初期値の決定方法は、これに限られるものではなく、受信装置の規格や、その他受信装置の様々な使用環境を考慮して設計されるものであってもよい。
【０１２１】
また、さらに、上記の実施の形態においては、可変利得増幅器４，４Ａは、電圧で利得を制御するものとしたが、電流で利得を制御するものであってもよい。
【０１２２】
また、さらに、上記の実施の形態においては、可変利得増幅器４，４Ａは、独立した回路として設けられたが、可変利得増幅器４，４Ａは、ＬＮＡ２、ミキサ３、またはフィルタ５，５Ａに取込まれた回路構成としてもよい。さらには、ＲＳＳＩ回路またはそれに代えて用いることもできる受信レベル検出回路も、ＬＮＡ２からフィルタ５，５Ａの間のいずれかの位置に設けるようにしてもよい。
【０１２３】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１２４】
【発明の効果】
この発明によれば、利得制御量の初期値を外部から設定可能とし、その初期値を記憶可能なレジスタを設け、その初期値から受信フレームにおける受信信号の利得制御を行なうようにしたので、受信フレームでない期間に周囲環境が変化しても、受信フレーム開始直後から良好な利得制御特性が実現される。
【図面の簡単な説明】
【図１】この発明による受信装置が搭載される無線装置を概略的に説明する全体ブロック図である。
【図２】この発明の実施の形態１による受信装置を機能的に説明する機能ブロック図である。
【図３】実施の形態１による受信装置における主要な信号の動作波形図である。
【図４】この発明の実施の形態２による受信装置を機能的に説明する機能ブロック図である。
【図５】実施の形態２による受信装置における主要な信号の動作波形図である。
【図６】この発明の実施の形態３による受信装置を機能的に説明する機能ブロック図である。
【図７】実施の形態３による受信装置における主要な信号の動作波形図である。
【図８】この発明の実施の形態４による受信装置を機能的に説明する機能ブロック図である。
【図９】この発明の実施の形態５による受信装置を機能的に説明する機能ブロック図である。
【図１０】この発明の実施の形態６による受信装置を機能的に説明する機能ブロック図である。
【符号の説明】
１，１Ａ〜１Ｅ  受信装置、２  ＬＮＡ、３  ミキサ、４，４Ａ  可変利得増幅器、５，５Ａ  フィルタ、６，６Ａ，１２，１２Ａ  ＲＳＳＩ回路、７，７Ａ〜７Ｃ  利得制御回路、８，８Ａ  Ｄ／Ａ変換回路、９，９Ａ，９Ｂ  利得制御期間生成回路、１０，１０Ａ  初期値レジスタ、１１  アンテナ、７１，７１Ａ〜７１Ｃ  制御部、７２，７２Ａ  ラッチ部、１００  無線装置、１０２  送信装置、１０４  コントローラ、１０６  メモリ、１０８  送受信分別器。
【図１】
2004297673.tif 000003
【図２】
2004297673.tif 000004
【図３】
2004297673.tif 000005
【図４】
2004297673.tif 000006
【図５】
2004297673.tif 000007
【図６】
2004297673.tif 000008
【図７】
2004297673.tif 000009
【図８】
2004297673.tif 000010
【図９】
2004297673.tif 000011
【図１０】
2004297673.tif 000012