(57)【要約】【課題】時限回路，出力リレー，駆動用サイリスタの復帰電圧を同じレベルに揃えて従来のタイマーで問題となっていた復帰不良を解消する。【解決手段】出力リレー２と、該出力リレーに直列接続した駆動用のサイリスタ４と、タイムアップ時にサイリスタにトリガ信号を出力する時限回路（マイクロコンピユータ）１とからなる直流定格のタイマーにおいて、電源５の電圧が所定のタイマー復帰電圧に降下した際に、前記サイリスタを強制的にＯＦＦする復帰整合手段として、サイリスタ４のゲート回路に介挿した抵抗６にトランジスタ８を並列接続し、タイマー復帰時における電源電圧の降下による時限回路の復帰に連係させてトランジスタをＯＮにして前記抵抗６を短絡する。これにより時限回路，出力リレーの復帰電圧が同じレベルとなり、その復帰タイミングを整合させてタイマーを完全に復帰できる。【選択図】      図１
2004312334.tif 000002
【特許請求の範囲】
【請求項１】
出力リレーと、該出力リレーに直列接続したリレー駆動用のサイリスタと、タイムアップ時に前記サイリスタにトリガ信号を出力する時限回路とからなる直流定格のタイマーにおいて、
電源電圧が所定のタイマー復帰電圧に降下した際に、前記サイリスタを強制的にＯＦＦする復帰整合手段を備えたことを特徴とするタイマー。
【請求項２】
請求項１記載のタイマーにおいて、復帰整合手段として、サイリスタのゲート回路に介挿した抵抗にトランジスタを並列接続し、電源電圧の降下による時限回路の復帰に合わせて、前記トランジスタをＯＮに切換えるようにしたことを特徴とするタイマー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、出力リレー，該出力リレーの駆動用サイリスタ，およびタイムアップ時に前記サイリスタにトリガ信号を出力する時限回路からなる直流定格のタイマーに関し、詳しくはタイマーの復帰時に前記出力リレー，サイリスタ，時限回路の復帰電圧レベルを整合して同じタイミングで復帰させるようにした前記サイリスタの復帰回路に関する。
【０００２】
【従来の技術】
まず、オンデレー形のタイマーを例に、従来におけるタイマーの回路（例えば、特許文献１参照。）を図３に示す。図において、１はマイクロコンピュータで構成された時限回路、２は出力リレー、３はリレー２の出力で切換え動作するリレー接点、４は出力リレー２に直列接続したリレー駆動用のサイリスタ、５は直流電源、６はサイリスタ４のゲート回路に接続した抵抗（Ｒｇｋ）であり、タイマー動作時には時限回路１であらかじめ設定された時間をカウントし、設定時間が経過してタイムアップとなると、ＯＵＴ端子７よりサイリスタ４のゲート端子にトリガ信号を出力する。これにより、サイリスタ４はＯＮとなるとともに、サイリスタ４のアノードに接続された出力リレー２がＯＮとなってリレー接点３を切り換え、外部に接点出力する。
【０００３】
【特許文献１】
特開２０００−３５２５９０号公報（図５）
【０００４】
【発明が解決しようとする課題】
ところで、前記した従来のタイマーでは、タイマーの復帰動作面で次に述べるような問題がある。すなわち、タイムアップして出力リレー２がＯＮとなっている状態からタイマーを復帰させる際に、電源５を完全に遮断すれば特に問題はないが、電源電圧が中途半端に低下した場合，あるいは電源電圧を徐降させた場合には、出力リレー２が完全に復帰しないといった不具合が生じる。
次に、前記したタイマー復帰動作時の挙動を図４で説明する。図４において、タイマーのタイムアップ動作後の復帰時に電源電圧を例えば時間ｔで図示のように徐降させた場合に、電源電圧が定格電圧の５０％まで降下すると、まず時限回路１が復帰（ＯＦＦ）する。しかしながら、この状態ではまだ出力リレー２の励磁電流がサイリスタ４の保持電流以下とならないため出力リレー２はＯＮの状態を保って復帰しない。さらに、電源電圧が定格電圧の１０％程度まで降下して出力リレー２の復帰電圧以下になると、出力リレー２が復帰してリレー接点３が切換わる。しかし、この状態になっても出力リレー２のコイルに流れる励磁電流はサイリスタ４の保持電流以下になっていないので、サイリスタ４は復帰せずにＯＮ状態を保っている。そのために、前記状態でタイマーが完全に復帰したものととして、電源５を定格電圧に戻してタイマーの時限動作を開始すると、サイリスタ４がＯＮしたままなので、時限回路１で設定した時間の経過を待たずに、出力リレー２が瞬時にＯＮ動作してタイマーが誤動作する。したがって、サイリスタ４をＯＦＦさせてタイマーを完全に復帰させるには、電源電圧をさらに下げて定格電圧の５％位まで降下させる必要がある。
【０００５】
なお、通常のタイマーに装備した小形な出力リレー２を駆動するために使用する１Ａ以下クラスのサイリスタ４の保持電流は数ミリアンペア程度であり、このサイリスタ４を復帰させるためには、出力リレー２のコイルに流れる励磁電流をさらに小さくしなければならない。また、前記の保持電流はサイリスタ４のゲートＧとカソードＫの間に接続した抵抗６の抵抗値Ｒｇｋ  によって異なる。例えば保持電流を大きくしてサイリスタ４を復帰し易くするには、抵抗６の抵抗値Ｒｇｋ  を小さくすればよいが、電源電圧が定格電圧の５０％程度まで降下した状態では出力リレー２のコイルに数十ｍＡの励磁電流が流れているので、この電流でサイリスタ４をＯＦＦさせるには抵抗６の抵抗値をかなり小さく設定する必要がある。しかしながら、抵抗６の抵抗値を下げ過ぎると、サイリスタ４をＯＮさせようとする時のゲートトリガ電流が抵抗値の小さな抵抗６に分流してしまい、逆にサイリスタ４のトリガが難くなる。そのために、時限回路１のＯＵＴ端子７から出力するトリガ電流を増加させる必要があり、無闇に抵抗６の抵抗値を小さく設定することはできない。
【０００６】
このように従来のタイマーでは、復帰時における時限回路１，出力リレー２，駆動用サイリスタ４の各復帰タイミングがバラバラになってしまいって復帰動作不良を引き起こすといった問題があった。なお、前記のようなタイマー復帰不良は、直流定格の場合に起きる問題であり、交流定格の場合は電源電圧のゼロ点付近でサイリスタの保持電流以下となるので、復帰不良の生じるおそれはない。
本発明は上記の点に鑑みなされたものであり、その目的は前記課題を解決し、時限回路，出力リレー，駆動用サイリスタの復帰電圧を同じレベルに揃えてタイマーの復帰不良を解消するように改良したタイマーを提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、出力リレーと、該出力リレーに直列接続した駆動用のサイリスタと、タイムアップ時に前記サイリスタにトリガ信号を出力する時限回路とからなる直流定格のタイマーにおいて、
電源電圧が所定のタイマー復帰電圧に降下した際に、前記サイリスタを強制的にＯＦＦする復帰整合手段を備えるものとし（請求項１）、具体的な実施態様として、前記した復帰整合手段として、サイリスタのゲート回路に介挿した抵抗にトランジスタを並列接続し、電源電圧の降下による時限回路の復帰に合わせて、前記トランジスタをＯＮに切換えるようにする（請求項２）。
【０００８】
上記により、タイマーの復帰時に電源電圧を定格電圧から所定のタイマー復帰電圧まで降下させると、最初に時限回路が復帰するとともに、この復帰に応動して前記トランジスタがＯＮに切換わり、サイリスタのゲート回路に接続した抵抗を短絡する。これにより、サイリスタのゲート／カソード間の抵抗値が殆どゼロになってゲート電流が殆ど流れなくなるので、サイリスタの保持電流の値が高まりる。その結果、サイリスタがターンオフして出力リレーが復帰（ＯＦＦ）する。これにより、タイマーの時限回路，出力リレー，駆動用サイリスタが同一タイミングで復帰することになって、従来のタイマーで問題となっていた復帰不良を解消できる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図１，図２に基づいて説明する。なお、図１において図３に対応する部材には同一符号を付してその詳細な説明は省略する。
図１に示したタイマー回路は基本的に図３と同様であるが、この発明による復帰整合手段として、次記のようにサイリスタ４のゲートＧ／カソードＫ間のインピーダンスを切換える回路を付加する。すなわち、サイリスタ４のゲート回路に介挿した抵抗６にトランジスタ８を並列接続した上で、該トランジスタ８のベースを図示のように抵抗９を介して電源回路の＋極側に接続し、さらに限時回路１のＯＵＴ２  端子１０に分岐接続する。なお、時限回路（マイクロコンピユータ）１の動作時にはＯＵＴ２  端子１０をＬレベルにしておく。また、図中のＯＵＴ１  端子は、図３のＯＵＴ端子７に対応してタイムアップ時にサイリスタ４のゲートＧへトリガ信号を出力する。
【００１０】
上記のタイマー回路において、サイリスタ４をＯＮさせるときは時限回路１のＯＵＴ２  端子１０をＬレベルにしておく。これにより、トランジスタ８のベース電流Ｉｂ  は全てＯＵＴ２  端子１０に流れ込むので、トランジスタ８はＯＮしない。したがって、この状態ではサイリスタ４のゲート回路に接続した抵抗６の抵抗値Ｒｇｋ  がそのままサイリスタ４のゲート回路の抵抗として働く。この状態で、タイマーがタイムアップして時限回路１のＯＵＴ１  端子７からトリガ信号が出力されると、サイリスタ４がターンオンして出力リレー２がＯＮとなる。
次に、タイマー動作後の復帰で出力リレー２をＯＦＦする場合には、図４の復帰動作チャートで表すように、電源５の電圧を降下させる過程で定格電圧の５０％まで降下すると、最初に時限回路１が復帰する。また、時限回路１が復帰するとＯＵＴ１  端子７およびＯＵＴ２  端子１０がハイインピーダンスとなるので、今までＯＵＴ２  端子１０に流入していたベース電流Ｉｂ  が全てトランジスタ８のベースに流れるようになってトランジスタ８がＯＮとなる。これにより、サイリスタ４のゲート回路に接続した抵抗６がトランジスタ８で短絡されてサイリスタ４のゲート／カソード間の抵抗値がほぼ０Ωになってサイリスタ４の保持電流も増大し、かつ出力リレー２のコイルに流れる励磁電流もサイリスタの保持電流以下となるので、その結果として出力リレー２がＯＦＦとなってタイマーが完全に復帰する。
【００１１】
つまり、この実施例によれば、図４の動作特性図で表すように、時限回路１，出力リレー２，サイリスタ３の復帰電圧レベルをほぼ同じ電圧（電源の定格電圧の５０％）に揃えてその復帰タイミングを合わせ、これにより従来のタイマーで問題となっていた復帰不良を解消することができる。
【００１２】
【発明の効果】
以上述べたように、本発明によれば、出力リレーと、該出力リレーに直列接続した駆動用のサイリスタと、タイムアップ時に前記サイリスタにトリガ信号を出力する時限回路とからなる直流定格のタイマーにおいて、電源電圧が所定のタイマー復帰電圧に降下した際に、前記サイリスタを強制的にＯＦＦする復帰整合手段を備えるものとし、具体的にはサイリスタのゲート回路に介挿した抵抗にトランジスタを並列接続し、電源電圧の降下による時限回路の復帰に合わせて、前記トランジスタをＯＮに切換えるようにしたことにより、
タイマーを構成する時限回路，出力リレー，およびその駆動用サイリスタの復帰電圧を同じレベルに揃えてそれぞれの復帰タイミングを整合させることかでき、これにより従来のタイマーで問題となっていた復帰不良を解消して製品の信頼性向上化が図れる。
【図面の簡単な説明】
【図１】本発明の実施例によるタイマーの回路図
【図２】図１のタイマー復帰動作を表すタイムチャート
【図３】タイマーの従来例の回路図
【図４】図３のタイマー復帰動作を表すタイムチャート
【符号の説明】
１    時限回路（マイクロコンピユータ）
２    出力リレー
３    リレー接点
４    サイリスタ
５    電源
８    トランジスタ
【図１】
2004312334.tif 000003
【図２】
2004312334.tif 000004
【図３】
2004312334.tif 000005
【図４】
2004312334.tif 000006