(57)【要約】【課題】本発明は、１つのパッケージに封止された複数の半導体チップの少なくとも数個に対し、同時にバーンイン・ストレスを印加することのできる半導体装置を提供する。【解決手段】１つのパッケージに封止された１つもしくは数個の半導体チップ１００内に、テスト端子３から入力されるバーンインモード信号により、外部端子２から入力される信号がバーンイン・ストレスとして該半導体チップ１００に与えられるのと同時に、接続された次段の半導体チップ１０１にバーンイン・ストレスとして印加すべき動作パターンを生成するバーンイン・パターン生成回路１１０を備え、上記半導体チップ１００にバーンインモード信号を与えることにより、数個の半導体チップに同時にバーンイン・ストレスを印加することができる。【選択図】      図１
2004279346.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップが１つのシステムとして機能するように接続されて、１つのパッケージに封止された半導体装置において、
上記複数のうちの１つ、あるいは１つ以上の半導体チップは、
該半導体チップにバーンイン・ストレスを印加するための信号を入力する外部端子と、
上記外部端子のうちの少なくとも１本である、該半導体チップにバーンインのための信号を入力するテスト端子と、
上記テスト端子より入力される信号に基づいて、該半導体チップと接続された他の半導体チップへ、バーンイン・ストレスとして印加すべき動作パターンを出力するバーンインパターン生成回路と、
を備えたことを特徴とする半導体装置。
【請求項２】
複数の半導体チップが１つのシステムとして機能するように接続されて、１つのパッケージに封止された半導体装置において、
上記複数のうちの１つ、あるいは１つ以上の半導体チップは、
該半導体チップにバーンイン・ストレスを印加するための信号の入力、あるいは該半導体チップと上記半導体装置外部との間での信号の入出力、を行う外部端子と、
上記外部端子のうちの少なくとも１本である、該半導体チップにバーンインのための信号を入力するテスト端子と、
上記テスト端子より入力される信号に基づいて、該半導体チップと接続された他の半導体チップへ、バーンイン・ストレスとして印加すべき動作パターンを出力するバーンインパターン生成回路と、
上記バーンインパターン生成回路から上記動作パターンを入力された半導体チップが出力する信号を、通常動作時に出力する信号と切り替えて上記半導体装置外部へ出力するセレクト回路と、
を備えたことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
上記複数のうちの１つ、あるいは１つ以上の半導体チップは、
上記バーンインパターン生成回路から上記動作パターンを入力された半導体チップが出力する信号と、上記動作パターンを入力された半導体チップが出力すると予測される信号とを比較し、その比較結果をセレクト回路に出力する出力比較回路を、さらに備えた、
ことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、１つのパッケージに封止された複数の半導体チップに対して、同時に、バーンイン・ストレス印加による初期不良スクリーニングを行うことのできる半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体の高密度化に伴い、システムを１つの半導体チップ上に実現するというシステム・オン・チップと、異なる機能を持った半導体チップを一つのパッケージに収めることで、システムを１つのパッケージで実現するというマルチチップ・パッケージと、が半導体分野で大きな流れとなっている。
【０００３】
また、半導体の高密度化による物理構造の複雑化に伴い、バーンイン・ストレス印加により初期不良を加速し、初期不良をスクリーニングするバーンインが、半導体の信頼性を確保するために必須となってきている。バーンイン・ストレス印加は、例えば、半導体に動作パターンを入力し、該半導体を所定の時間動作させることにより行われる。
【０００４】
図４に、半導体チップ（ａ）を複数積層してなるマルチチップモジュールの例（ｂ）を示す。
図４に示されたマルチチップモジュール２００は、チップのエッジ面２０２への複数の転送配線２０３を有する半導体チップ２０１を、複数積層したものである。このような従来のマルチチップモジュール２００に対するバーンイン・ストレスの印加は、電気的接点を有するアクセス面２１１に暫定的に装着された相互接続配線２１２を利用して行われる。該相互接続配線２１２による電気的な相互接続により、少なくとも数個の半導体チップに対して、同時にバーンイン・ストレスを印加することができるため、バーンイン時間の短縮や、バーンインに要する設備負荷の削減が実現している（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平９−１５２９５号公報（第５−８頁、第２図）
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来のマルチチップモジュール２００は、少なくとも数個の半導体チップに対してバーンイン・ストレスを印加するために、マルチチップモジュール２００に暫定的な相互接続配線２１２を装着する必要がある。ところが、複数の半導体チップを１つのパッケージに封止したマルチチップ・パッケージにおいては、半導体チップ間を接続するための相互接続配線を装着することは不可能であるため、相互接続配線を用いて、マルチチップ・パッケージに封止された複数の半導体チップの少なくとも数個に対しバーンイン・ストレスを同時に印加することができない。
【０００７】
本発明は、上記従来の問題点を解決するためになされたものであり、１つのパッケージに複数の半導体チップを封止した半導体装置において、封止されている半導体チップ間に暫定的な相互接続配線を装着することなく、複数の半導体チップの少なくとも数個に対し、同時にバーンイン・ストレスを印加することのできる半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に係る半導体装置は、複数の半導体チップが１つのシステムとして機能するように接続されて、１つのパッケージに封止された半導体装置において、上記複数のうちの１つ、あるいは１つ以上の半導体チップは、該半導体チップにバーンイン・ストレスを印加するための信号を入力する外部端子と、上記外部端子のうちの少なくとも１本である、該半導体チップにバーンインのための信号を入力するテスト端子と、上記テスト端子より入力される信号に基づいて、該半導体チップと接続された他の半導体チップへ、バーンイン・ストレスとして印加すべき動作パターンを出力するバーンインパターン生成回路と、を備えたことを特徴とするものである。
【０００９】
また、本発明の請求項２に係る半導体装置は、複数の半導体チップが１つのシステムとして機能するように接続されて、１つのパッケージに封止された半導体装置において、上記複数のうちの１つ、あるいは１つ以上の半導体チップは、該半導体チップにバーンイン・ストレスを印加するための信号の入力、あるいは該半導体チップと上記半導体装置外部との間での信号の入出力、を行う外部端子と、上記外部端子のうちの少なくとも１本である、該半導体チップにバーンインのための信号を入力するテスト端子と、上記テスト端子より入力される信号に基づいて、該半導体チップと接続された他の半導体チップへ、バーンイン・ストレスとして印加すべき動作パターンを出力するバーンインパターン生成回路と、上記バーンインパターン生成回路から上記動作パターンを入力された半導体チップが出力する信号を、通常動作時に出力する信号と切り替えて上記半導体装置外部へ出力するセレクト回路と、を備えたことを特徴とするものである。
【００１０】
また、本発明の請求項３に係る半導体装置は、請求項２に記載の半導体装置において、上記複数のうちの１つ、あるいは１つ以上の半導体チップは、上記バーンインパターン生成回路から上記動作パターンを入力された半導体チップが出力する信号と、上記動作パターンを入力された半導体チップが出力すると予測される信号とを比較し、その比較結果をセレクト回路に出力する出力比較回路を、さらに備えたことを特徴とするものである。
【００１１】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１による半導体装置について、図面を参照しながら説明する。
図１は、本発明の実施の形態１による、半導体装置の構成を示すブロック図である。
【００１２】
本実施の形態１による半導体装置は、マルチチップ・パッケージをなすように、１つのパッケージに、互いに１つのシステムとして機能するように接続された半導体チップ１００および１０１の２つの半導体チップを積層型に封止し、半導体チップ１００を外部端子に接続したものである。また、この半導体装置１は、下段に配置された半導体チップ（下段の半導体チップ）１００と、下段の半導体チップ１００の上段に配置され、該半導体チップ１００とワイヤ１５０および１５１で接続された半導体チップ（上段の半導体チップ）１０１と、下段の半導体チップ１００と半導体装置１外部との間での信号の入出力を行う複数の外部端子２と、外部端子２のうちの１本であって、下段の半導体チップ１００に対して通常モード信号、あるいはバーンインのためのバーンインモード信号のいずれかを入力するテスト端子３と、半導体チップ１００内に設けられ、バーンインモード信号により上段の半導体チップ１０１に与えるべきバーンイン・ストレス動作パターンを生成するバーンインパターン生成回路１１０と、を有する。なお、図１においては、下段の半導体チップ１００と上段の半導体チップ１０１との接続関係を明示するため、両者を横に並べて示している。
【００１３】
下段の半導体チップ１００は、下段の半導体チップ１００と上段の半導体チップ１０１とがシステムとしての動作を行う通常モード、および下段の半導体チップ１００と上段の半導体チップ１０１とに対してバーンイン・ストレスを印加するバーンインモードを備えている。これら通常モードおよびバーンインモードは、テスト端子３から入力される通常モード信号、およびバーンインモード信号により切り替えられる。
【００１４】
テスト端子３より通常モード信号が入力されると、下段の半導体チップ１００は通常モードの動作（以下、通常動作と称す）を行う。この時、バーンインパターン生成回路１１０は停止している。また、通常動作時には、下段の半導体チップ１００と上段の半導体チップ１０１とは、ワイヤ１５０を通じて信号をやりとりし、システムとしての通常の動作を行なう。
【００１５】
一方、テスト端子３よりバーンインモード信号が入力されると、下段の半導体チップ１００はバーンインモードの動作を行う。すなわち、該バーンインモード信号と、外部端子２より入力される、下段の半導体チップ１００にバーンイン・ストレスを印可するための信号（以下、動作パターンと称す）とに基づいて、下段の半導体チップ１００および上段の半導体チップ１０１にバーンイン・ストレスが印加される。
【００１６】
次に、以上のように構成された半導体装置１の動作について説明する。
テスト端子３よりバーンインモード信号が、外部端子２より動作パターンが、入力されると、下段の半導体チップ１００はバーンインモードの動作を行なう。すなわち、下段の半導体チップ１００は外部端子２から入力される動作パターンに基づいて動作し、これにより、下段の半導体チップ１００にバーンイン・ストレスが印加される。また、同時に、テスト端子３より入力されるバーンインモード信号によりバーンインパターン生成回路１１０が動作し、バーンインモード信号に含まれる電圧の組み合わせに基づいて、上段の半導体チップ１０１に与えるべきバーンイン・ストレス動作パターンを生成する。該生成されたバーンイン・ストレス動作パターンは、下段の半導体チップ１００から、ワイヤ１５１を通じて上段の半導体チップ１０１に加えられる。すると、上段の半導体チップ１０１は入力されたバーンイン・ストレス動作パターンに基づいて動作し、これにより、上段の半導体チップ１０１にバーンイン・ストレスが印加される。
【００１７】
このように、本実施の形態１の半導体装置１においては、下段の半導体チップ１００に、バーンインモード信号に基づいて該下段の半導体チップ１００と接続された上段の半導体チップ１０１に与えるべきバーンイン・ストレス動作パターンを生成するバーンインパターン生成回路１１０を設け、バーンインモード時に、テスト端子３から下段の半導体チップ１００にバーンインモード信号を入力し、外部端子２から下段の半導体チップ１００にバーンイン・ストレスを印可するための信号を入力するようにしたので、バーンインのための暫定的な相互接続配線を装着することなく、１つのパッケージに封止された下段の半導体チップ１００および上段の半導体チップ１０１に対し、バーンイン・ストレスを同時に印加することができる。
【００１８】
（実施の形態２）
以下、本発明の実施の形態２による半導体装置について、図面を参照して説明する。
図２は、本発明の実施の形態２による、半導体装置の構成を示すブロック図である。なお、図２において、図１と同一または相当する部分には、同一符号を付して、詳しい説明を省略する。
【００１９】
図２に示されるように、本発明の実施の形態２による半導体装置１ａは、上段の半導体チップ１０１の動作結果に基づいて、上段の半導体チップ１０１が動作していることをモニタするために、実施の形態１による半導体装置１に加えて、上段の半導体チップ１０１がワイヤ１５２に出力した動作結果を、通常動作時に出力する信号と切り替えて、外部端子２のいずれかから半導体装置１ａ外部へ出力するセレクト回路１１１を設けたものである。
【００２０】
次に、以上のように構成された半導体装置１ａの動作について説明する。
テスト端子３よりバーンインモード信号が、外部端子２より動作パターンが、入力されると、下段の半導体チップ１００ａはバーンインモードの動作を行う。すなわち、下段の半導体チップ１００ａは、外部端子２から入力される動作パターンに基づいて動作し、これにより、下段の半導体チップ１００ａにバーンイン・ストレスが印加される。また、同時に、テスト端子３より入力されるバーンインモード信号によりバーンインパターン生成回路１１０が動作し、上段の半導体チップ１０１に与えるべき、バーンイン・ストレス動作パターンを生成する。該生成されたバーンイン・ストレス動作パターンは、下段の半導体チップ１００ａから、ワイヤ１５１を通じて上段の半導体チップ１０１に加えられる。すると、上段の半導体チップ１０１は入力されたバーンイン・ストレス動作パターンに基づいて動作し、これにより、上段の半導体チップ１０１にバーンイン・ストレスが印加される。この時、下段の半導体チップ１００ａ内のセレクト回路１１１は、上段の半導体チップ１０１がワイヤ１５２に出力した動作結果を、通常動作時に出力する信号と切り替えて、下段の半導体チップ１００ａのいずれかの外部端子２から半導体装置１ａの外部に出力する。
【００２１】
このように、本実施の形態２の半導体装置１ａにおいては、下段の半導体チップ１００ａに、上段の半導体チップ１０１がワイヤ１５２に出力した動作結果を、通常動作時に出力する信号と切り替えて、外部端子２のいずれかから半導体装置１ａ外部へ出力するセレクト回路１１１を設けたので、バーンインのための暫定的な相互接続配線を装着することなく、１つのパッケージに封止された下段の半導体チップ１００ａおよび上段の半導体チップ１０１に対し、バーンイン・ストレスを同時に印加することができるとともに、バーンイン・ストレス動作パターンを印加された上段の半導体チップ１０１が動作しているかを、半導体装置１ａ外部からモニタすることができる。
【００２２】
（実施の形態３）
以下、本発明の本実施の形態３による半導体装置について、図面を参照して説明する。
図３は、本発明の実施の形態３による、半導体装置の構成を示すブロック図である。なお、図３において、図２と同一または相当する部分には、同一符号を付して、詳しい説明を省略する。
【００２３】
図３に示されるように、本発明の実施の形態３による半導体装置１ｂは、下段の半導体チップ１００ｂのみが、実施の形態２による半導体装置１ａと異なる。すなわち、本実施の形態３による下段の半導体チップ１００ｂは、実施の形態２による下段の半導体チップ１００ａに加えて、上段の半導体チップ１０１がワイヤ１５２に出力した動作結果と、下段の半導体チップ１００ｂより印加されたバーンイン・ストレス動作パターンに基づいて上段の半導体チップ１０１が出力すると予測される信号とを比較し、その比較結果を、セレクト回路１１１を介して半導体装置１ｂの外部に出力する出力比較回路１１２を設けたものである。
【００２４】
次に、以上のように構成された半導体装置１ｂの動作について説明する。
テスト端子３よりバーンインモード信号が、外部端子２より動作パターンが、入力されると、下段の半導体チップ１００ｂはバーンインモードの動作を行なう。すなわち、下段の半導体チップ１００ｂは、外部端子２から入力される動作パターンに基づいて動作し、これにより、下段の半導体チップ１００ｂにバーンイン・ストレスが印加される。また、同時に、テスト端子３より入力されるバーンインモード信号によりバーンインパターン生成回路１１０が動作し、上段の半導体チップ１０１に与えるべき、バーンイン・ストレス動作パターンを生成する。該生成されたバーンイン・ストレス動作パターンは、下段の半導体チップ１００ｂから、ワイヤ１５１を通じて上段の半導体チップ１０１に加えられる。すると、上段の半導体チップ１０１は入力されたバーンイン・ストレス動作パターンに基づいて動作し、これにより、上段の半導体チップ１０１にバーンイン・ストレスが印加される。この時、下段の半導体チップ１００ｂ内の出力比較回路１１２は、上段の半導体チップ１０１がワイヤ１５２に出力した動作結果と、下段の半導体チップ１００ｂより印加されたバーンイン・ストレス動作パターンに基づいて上段の半導体チップ１０１が出力すると予測される信号とを比較し、その比較結果をセレクト回路１１１に出力する。セレクト回路１１１は、出力比較回路１１２から出力された比較結果を、通常動作時に出力する信号と切り替えて、下段の半導体チップ１００ｂのいずれかの外部端子２から半導体装置１ｂの外部に出力する。
【００２５】
このように、本実施の形態３の半導体装置１ｂにおいては、下段の半導体チップ１００ｂに、上段の半導体チップ１０１がワイヤ１５２に出力した動作結果と、下段の半導体チップ１００ｂより印加されたバーンイン・ストレス動作パターンに基づいて上段の半導体チップ１０１が出力すると予測される信号とを比較し、その比較結果を、セレクト回路１１１を介して半導体装置１ｂの外部に出力する出力比較回路１１２を設けたので、バーンインのための暫定的な相互接続配線を装着することなく、１つのパッケージに封止された下段の半導体チップ１００ｂおよび上段の半導体チップ１０１に対し、バーンイン・ストレスを同時に印加することができるとともに、上段の半導体チップ１０１が、バーンイン・ストレスにより破壊したか否かを、半導体装置１ｂ外部からモニタすることができる。
【００２６】
なお、本実施の形態においては、半導体装置１、１ａ、１ｂが有する半導体チップの数を２としたが、これは、２以上の任意の整数であればよい。この場合、下段の半導体チップ１００、１００ａ、１００ｂに相当する半導体チップの数は、１以上であってもよい。さらに、これら複数の半導体チップは、複数の半導体チップを、あらかじめ配線されたキャリア上に貼付けるマルチチップ・モジュールの構成であってもよい。
【００２７】
また、半導体装置１、１ａ、１ｂが有するテスト端子数を１としたが、複数のテストモードを切り替えるために、半導体装置１、１ａ、１ｂに複数本のテスト端子を設けてもよい。
【００２８】
【発明の効果】
以上のように、本発明の請求項１の半導体装置によれば、複数の半導体チップが１つのシステムとして機能するように接続されて、１つのパッケージに封止された半導体装置において、上記複数のうちの１つ、あるいは１つ以上の半導体チップは、該半導体チップにバーンイン・ストレスを印加するための信号を入力する外部端子と、上記外部端子のうちの少なくとも１本である、該半導体チップにバーンインのための信号を入力するテスト端子と、上記テスト端子より入力される信号に基づいて、該半導体チップと接続された他の半導体チップへ、バーンイン・ストレスとして印加すべき動作パターンを出力するバーンインパターン生成回路と、を備えたもの、としたので、１つのパッケージに封止された複数の半導体チップのうち少なくとも数個の半導体チップに対し、バーンイン・ストレスを同時に印加することができる。
【００２９】
また、本発明の請求項２の半導体装置によれば、複数の半導体チップが１つのシステムとして機能するように接続されて、１つのパッケージに封止された半導体装置において、上記複数のうちの１つ、あるいは１つ以上の半導体チップは、該半導体チップにバーンイン・ストレスを印加するための信号の入力、あるいは該半導体チップと上記半導体装置外部との間での信号の入出力、を行う外部端子と、上記外部端子のうちの少なくとも１本である、該半導体チップにバーンインのための信号を入力するテスト端子と、上記テスト端子より入力される信号に基づいて、該半導体チップと接続された他の半導体チップへ、バーンイン・ストレスとして印加すべき動作パターンを出力するバーンインパターン生成回路と、上記バーンインパターン生成回路から上記動作パターンを入力された半導体チップが出力する信号を、通常動作時に出力する信号と切り替えて上記半導体装置外部へ出力するセレクト回路と、を備えたもの、としたので、１つのパッケージに封止された複数の半導体チップのうち少なくとも数個の半導体チップに対し、バーンイン・ストレスを同時に印加することができるとともに、上記バーンイン・ストレス動作パターンを印加された半導体チップが動作しているかを、上記半導体装置の外部からモニタすることができる。
【００３０】
また、本発明の請求項３の半導体装置によれば、請求項２に記載の半導体装置において、上記複数のうちの１つ、あるいは１つ以上の半導体チップは、上記バーンインパターン生成回路から上記動作パターンを入力された半導体チップが出力する信号と、上記動作パターンを入力された半導体チップが出力すると予測される信号とを比較し、その比較結果をセレクト回路に出力する出力比較回路を、さらに備えたもの、としたので、上記バーンイン・ストレス動作パターンを印加された半導体チップがバーンイン・ストレスにより破壊したか否かを、上記半導体装置の外部からモニタすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置の構成を示すブロック図である。
【図２】本発明の実施の形態２による半導体装置の構成を示すブロック図である。
【図３】本発明の実施の形態３による半導体装置の構成を示すブロック図である。
【図４】従来の、半導体チップ（ａ）が複数積層されたマルチチップモジュール（ｂ）の構成を示すブロック図である。
【符号の説明】
１、１ａ、１ｂ  半導体装置
２  外部端子
３  テスト端子
１００、１００ａ、１００ｂ  下段の半導体チップ
１０１  上段の半導体チップ
１１０  バーンインパターン生成回路
１１１  セレクト回路
１１２  出力比較回路
１５０、１５１、１５２  ワイヤ
【図１】
2004279346.tif 000003
【図２】
2004279346.tif 000004
【図３】
2004279346.tif 000005
【図４】
2004279346.tif 000006