(57)【要約】【課題】再生速度を下げて出画をする場合に、同一フィールドの映像信号を連続してＩＰ変換部に入力した場合には、同一画像で、動き検出をすることができなくなり、動き補償のされないノンインタレース信号に変換され、ぼやけた画像になってしまうという課題があった。【解決手段】同一フィールドの映像信号を続けて入力するようなスロー再生の場合、出画したいフィールドと前後のフィールドの映像を指示することにより、映像の切り変わり点でも、再生速度によらず、動き検出をしながら、フィールド間の補間をしながら再生することができ、鮮明なスロー画像を得ることができることとなる。【選択図】図１
2004304788.tif 000002
【特許請求の範囲】
【請求項１】
複数フィールドの映像の信号を保持する複数のフィールドメモリと、前記フィールドメモリ間の動き成分を検出する動き検出と、前記フィールドメモリの映像の走査線補間をする走査線補間を行ない、前記動き検出結果と走査線補間結果を合成して出画するＩＰ変換部と、
前記ＩＰ変換部の前記フィールドメモリに出画したい画像情報を入力する出画指示部と、
前記出画指示部の指示により、前記フィールドメモリのデータを更新して、メモリ制御部とからなる、映像信号処理装置。
【請求項２】
出画指示部は、出画する画像と、出画する画像の前後のフィールドの情報をＩＰ変換部に与えることを特徴とする請求項１記載の映像信号処理装置。
【請求項３】
ＩＰ変換部は、出画指示部より与えられた、出画前後のフィールドの映像から、出画画像の映像の走査線補間をする走査線補間を行ない、前記出画前後のフィールドの情報が前後片方の場合には、前記片方のフィールドの映像から走査線補間を行なうことを特徴とする、請求項１および請求項２記載の映像信号処理装置。
【請求項４】
ＩＰ変換部は、出画指示部より与えられた、出画前後のフィールドの情報から、出画画像の映像の走査線補間をする走査線補間を行ない、前記出画前後のフィールドの情報が無い場合には、前記出画のフィールド自身の走査線から走査線補間を行なうことを特徴とする、請求項１および請求項２および請求項３記載の映像信号処理装置。
【請求項５】
出画指示部は、映像の切り換わりを示す情報に従い、映像の切り換わり点では、ＩＰ変換部に、出画する画像と、出画する画像の前後いずれか片方のフィールドの情報を与えることを特徴とする請求項１乃至請求項４記載の映像信号処理装置。
【請求項６】
複数フィールドの映像信号を保持する第１のステップと、出画対象の画像情報を入力する第２のステップと、前記第２のステップで入力された画像情報に基づいて前記第１のステップで保持された映像信号を抽出する第３のステップと、前記抽出された映像信号のフィールド間の動き検出を行う第４のステップと、前記抽出された映像信号の走査線補間を行い、前記動き検出結果と走査線補間結果を合成する第５のステップとを有することを特徴とする映像信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蓄積メディアからのデータや放送データから、テレビジョンに、映像を出画する、映像信号処理装置に関するものであり、インタレース信号をノンインタレース信号に変換する映像信号処理装置および方法に関するものである。
【背景技術】
【０００２】
インタレース映像信号をノンインタレース映像信号に変換する手法については従来から提案がなされている（例えば特許文献１参照）。インタレース映像信号をノンインタレース映像信号に変換するためのＩＰ変換機能を有する映像信号処理の構成については、例えば特開２００２−２１８４１１号公報に記載されている。
【０００３】
同公報段落（０００３）および（０００４）によれば、同公報図８に記載の映像信号処理装置においては、ＩＰ変換回路（３０３）により、入力された信号をフィールドメモリ１（３０１）およびフィールドメモリ２（３０２）に順次送りながら、走査線の補間と動き補償を行なって、インタレース映像信号をノンインタレース映像信号に変換している。
【０００４】
すなわち、ＩＰ変換回路（３０３）は、入力信号として入力された第１フィールドの映像信号および、以前に入力されたフィールドメモリ２（３０２）に保持された、第３フィールドの映像差分から動き検出を行い、同じように、フィールドメモリ１（３０１）に以前に入力されて保持された、第２フィールドの映像信号を走査線補間する。
【０００５】
第２フィールドの映像信号を、走査線補間する信号に検出した動き成分を合成して反映させることにより、走査線の補間と動き補償を行なうことができ、インタレース映像信号をノンインタレース映像信号に変換して出画している。
【０００６】
このように、同公報によれば、同公報図８に入力信号として、入力された第１フィールドの映像信号は、既に入力されている第３フィールドの信号との差分によって、動き成分を検出され、以前に入力されてフィールドメモリ１（３０１）に保持されている、第２フィールドの映像信号の走査線補間信号に反映されて、ノンインタレース映像信号に変換出画される。
【０００７】
この後の、フィールドメモリ１（３０１）および、フィールドメモリ２（３０２）に保持された映像信号の流れについては、同公報には十分に言及されていないが、構成上、次のように、考えられる。
【０００８】
第２フィールドの映像信号が、ノンインタレース映像信号に変換して出画された後、第２フィールドの映像信号は、フィールドメモリ２（３０２）に保持され、入力された第１フィールドの映像信号はフィールドメモリ１（３０１）に保持される。フィールドメモリ２（３０２）に保持されていた第３フィールドの映像信号は、破棄され、入力に備えている。
【０００９】
つまり、映像信号は、入力されると、動き検出の後に、フィールドメモリ１（３０１）に保持され、補間出画された後、フィールドメモリ２（３０２）に保持されて、再度動き検出のデータとなり、その後破棄される。
このように、フィールドメモリ１（３０１）、フィールドメモリ２（３０２）に順次、映像信号を保持して送りながら、動き検出をして、走査線補間と動き補償をすることによって、入力信号のインタレース信号を順次ノンインタレース信号に変換しながら出画している。
【特許文献１】特開２００２−２１８４１１号公報（０００３、０００４段落、図８）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の映像信号処理装置によるノンインタレース信号への変換では、順次入力信号との差分を動き検出として検出するために、再生速度を下げて出画をしたい場合に、入力信号部に、同一フィールドの映像信号を連続して入力した場合には、同一画像が、フィールドメモリ１（３０１）およびフィールドメモリ２（３０２）に保持されることとなるために、動き検出をすることができなくなり、動き補償のされないノンインタレース信号に変換され、ぼやけた画像になってしまうという課題を有していた。
【００１１】
本発明では、同一フィールドの映像信号を続けて入力するようなスロー再生の場合にも、動きを検出することができ、動き補償したＩＰ変換を行ない、鮮明なノンインタレース信号を生成する映像信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明における映像信号処理装置では、同一フィールドの映像信号を続けて入力するようなスロー再生の場合、出画したいフィールドと前後のフィールドの映像を指示することにより、映像の切り変わり点でも、再生速度によらず、動き検出をしながら、フィールド間の補間をしながら再生することができ、鮮明なスロー画像を得ることができることとなる。
【発明の効果】
【００１３】
本発明によれば、ＩＰ変換をしながら、スロー再生をする場合にも、確実に前後の画像から動き検出することができ、動きに対応した補正をすることができることとなるので、画像のぼけが低減でき、鮮明なノンインタレース信号を得ることができることとなる。
【００１４】
また、かかる出画指示部のように、出画したいフィールドと前後のフィールドの映像を指示することにより、映像の切り変わり点でも、再生速度によらず、動き検出をしながら、フィールド間の補間をしながら再生することができるので、画質の向上を図ることができることとなる。
【発明を実施するための最良の形態】
【００１５】
図１は、本発明における実施の形態１における映像信号処理装置の構成を示すブロック図である。図１において、映像信号処理装置は、インタレース信号の映像データを保持している画像メモリ１９から、出画指示部２０により、ＩＰ変換部２１に、フィールド画像を入力することにより、ノンインタレース信号に変換された出画を得ている。
【００１６】
ＩＰ変換部２１には、３個のフィールドメモリ、すなわち、第１のフィールドメモリ１１，第２のフィールドメモリ１２，第３のフィールドメモリ１３と、ＩＰ変換回路１７、および、各フィールドメモリの制御を行う、メモリ制御部１４から構成されている。
【００１７】
画像メモリ１９には、蓄積メディアや放送などから受信した圧縮映像から伸張・復元した映像信号がフィールド単位で保存されている。また、出画の正順に、（１），（２），（３），（４）のフィールド映像が保持されているとして説明する。
【００１８】
ＩＰ変換部２１と、出画指示部２０を分離して、出画指示部２０の指示によって、ＩＰ変換部２１に入力する画像を順次指示することにより、例えば、（１），（２），（３），（４）の順方向で出画することもできれば、（４），（３），（２），（１）と逆方向に出画することもできる。
画像メモリ１９上で、あらかじめ、インタレース信号からノンインタレース信号にＩＰ変換してノンインタレース信号データを保持していてもよいが、画像メモリ１９上で、ＩＰ変換をして、（１），（２），（３），（４）の画像すべてをノンインタレース信号に変換した上で出画するよりも、出画指示部２０の後に、ＩＰ変換部２１を備えて、ノンインタレース信号に変換する方が、変換後のデータを保持すメモリを少なくすることができるので、全体として、メモリ量を減らすことができる。
【００１９】
このように、出画指示部２０は、画像メモリ１９より、出画する画像を選択して、かかる第１のフィールドメモリ１１，第２のフィールドメモリ１２，第３のフィールドメモリ１３を含むＩＰ変換部２１に映像を順次入力することにより、出画する映像の順番や速度の制御を行なっている。
【００２０】
ＩＰ変換部２１は、動き検出部１５と走査線補間部１６の機能ブロックからなるＩＰ変換回路１７と、第１のフィールドメモリ１１、第２のフィールドメモリ１２、第３のフィールドメモリ１３、および、メモリ制御部１４からなる。
【００２１】
メモリ制御部１４は、入力された画像データを順次保持し、第１のフィールドメモリ１１、第２のフィールドメモリ１２、第３のフィールドメモリ１３のデータを順次送る制御を行なうものであるが、かかるデータの更新は、フィールドメモリをすべて新データで書き換えてもよいが、入力および、ＩＰ変換回路１７で動き検出する組み合わせと、走査線補間をするフィールドメモリの組み合わせを変えることによって、更新を実現できる。
【００２２】
例えば、最後に不要となったデータのあるメモリに次は入力し、それ以外のメモリで動き検出をし、動き検出したデータのうち、以前のデータを保持していたメモリに次に入力して、他の残りで動き検出をするという具合に、入力とＩＰ変換回路１７動き検出する組み合わせを変えることによって、画像データの順次送りを実現できる。
【００２３】
図１では、便宜上左から、第１のフィールドメモリ１１、第２のフィールドメモリ１１、第３のフィールドメモリ１３と記載して、画像データを順次送っているように記載しているが、入力が第１のフィールドメモリ１１、走査線補間されて出力されるデータを保持しているのが、第２のフィールドメモリ１２、出画されたのち、第１のフィールドメモリ１１と動き検出されるのが、第３のフィールドメモリ１３と、機能によって、分かれているものとする。
【００２４】
また、映像の入力およびメモリ間の伝達は、画像データを直接移動させてもよいが、アドレス情報のみを伝達することによっても実現することができる。さらに、また、画像メモリ１９にある出画したい映像を保持しているメモリと、第１のフィールドメモリ１１は、機能的に同じものなので、説明の便宜上別々に記載しているが、実際には兼用しても構わない。
【００２５】
このように、メモリ制御部１４は、各フィールドメモリのデータを移動制御するので、アドレスを保持し、管理する機能を有している。
さて、ＩＰ変換部２１の、ＩＰ変換回路１７は、第１のフィールドメモリ１１と第３のフィールドメモリ１３のデータの画像差分にもとづいて、動き検出部１５により、動き成分を検出し、さらに、走査線補間部１６で、第２のフィールドメモリ１２のデータの走査線間の補間を行い、走査線補間データに対して、動き成分を反映して、動き補償を加えてノンインタレース信号として出画している。
【００２６】
このように構成された映像信号処理装置に関して、以下動作を説明する。
【００２７】
出画指示部２０は、画像メモリ１９のデータを順次出画指示することにより、出画の順番や、速度を制御しているが、例えば、通常は、図２に示すように、順次（１）、（２）、（３）とＩＰ変換部２１に画像を入力することにより、順次、ＩＰ変換されたノンインタレース映像を（１）、（２）、（３）の順に出画することとなる。
【００２８】
従って、動き検出も、（２）画像の両隣の画像（１），（３）から検出することとなる。この場合、映像の出画は、約１／６０秒間隔の出画時間ごとに、（１）、（２）、（３）と、別の画像が出画されることとなる。
【００２９】
しなしながら、例えば、出画速度を１／３に落としたような、スロー再生を行う場合には、同じように、約１／６０秒間隔の出画時間ごとの出画タイミングで、例えば、図３に示すように（１）、（１）、（１）、（２）、（２）、（２）、（３）、（３）、（３）と、同じ画像を続けて出画指示することによって、スロー再生を行う。
【００３０】
この順番で、ＩＰ変換部２１内のフィールドメモリ群に入力された場合には、図３に矢印で示すように、隣接画像から動き検出を行うために、通常、同じ（１）の映像から、動き検出をしてしまう。
【００３１】
そこで、本発明の映像信号処理装置では、ＩＰ変換部２１のメモリ制御部１４の働きにより、図４に示すように、同じ画像が続けて出画指示された場合にも、正しい組み合わせにおける異なった映像から動き検出を行っている。
【００３２】
上記説明のように、図１において、画像メモリ１９に保持されている、連続したインタレース画像のフィールドを（１），（２），（３）と記載し、ＩＰ変換部２１のフィールドメモリ１１乃至１３部に記載の（１），（２），（３）の数字は、出画指示部２０が、ＩＰ変換部２１に出画指示として渡すアドレスをそれぞれ画像メモリ１９のフィールドと対応して記載している。実際に出画されるフィールドはＩＰ変換部２１の出力部に記載している。図１は、（２）のフィールドを出画しようとしている。
【００３３】
かかる、出画指示部２０から、ＩＰ変換部２１への出画指示の方法を詳細に説明する。
【００３４】
図５は、出画指示部２０からＩＰ変換部に渡されるアドレス、ＩＰ変換部２１で補間に使われるフィールドの組み合わせ、および実際に出画されるフィールドを表にしたものである。
【００３５】
それぞれ、出画指示部の渡すアドレス行には、出画指示部２０からＩＰ変換部に渡されるアドレスを記載し、ＩＰ変換部の補間の組み合わせ行には、ＩＰ変換部２１で補間に使われるフィールドの組み合わせを記載し、補間元フィールドから、補間されるフィールドに向けて矢印を記載している。出画の行には、実際に出画されるフィールドを記載している。
【００３６】
出画したいフィールドの前後のフィールドから、走査線の補間を行なう場合には、図５のように、出画指示部２１は、出画したいフィールド（２）のアドレスと、出画画像の前のフィールド（１）のアドレス、および、出画したい後のフィールドのアドレス（３）をＩＰ変換部に指示する。
【００３７】
ＩＰ変換部は、この情報から、図５のＩＰ変換部の補間の組み合わせのように、前フィールド（１）の映像と、後フィールド（３）の映像から、走査線補間を行い、（２）の出画を行なう。
【００３８】
次に、例えば、出画したい前フィールドの映像（１）が、無いもしくは、出画したい前フィールドの映像（１）と出画したいフィールドの映像（２）の映像の相関が無い場合には、出画指示部２０は、図６のように、出画したいフィールドの映像（２）のアドレスと、出画したい後のフィールドの映像（３）のアドレスをＩＰ変換部２１に渡す。
【００３９】
そうすると、ＩＰ変換部２１は、図６のＩＰ変換部の補間の組み合わせ行に示すように、出画したい後のフィールドの映像（３）からのみ、走査線補間を行い、出画したいフィールドの映像（２）の走査線補間を行ない、（２）のフィールドを出画する。
【００４０】
また、例えば、出画したい後フィールドの映像（３）が、無いもしくは、出画したい後フィールドの映像（３）と出画したいフィールドの映像（２）の映像の相関が無い場合には、図７に示すように、出画指示部２０は、出画したいフィールドの映像（２）のアドレスと、出画したい前のフィールドの映像（１）のアドレスをＩＰ変換部に指示し、ＩＰ変換部は、出画したい前のフィールドの映像（１）からのみ、走査線補間を行い、出画したいフィールドの映像（２）の走査線補間を行なって出画を行なう。
【００４１】
このように、前後のフィールドの映像の相関が無い場合は、映像そのものが無い場合以外にも次のような場合があり得る。
【００４２】
例えば、図８に示すように、（１）、（２）のフィールドまで再生して、その後、逆に（２），（１）と逆再生される場合である。図８では、矢印Ｐで示すところまで、３フィールドずつ重複させて、スロー再生し、矢印Ｐのところで、（２）のフィールドを出画し、さらに、（２），（１）と３フィールドずつ逆方向に再生している。
【００４３】
この場合、矢印Ｐの手前までは、補間Ａの矢印で示すように、（２）のフィールドは、後フィールド（１）から補間され、矢印Ｐ以降は、補間Ｂに示すように、前フィールド（１）から補間される。
【００４４】
その場合には、出画指示部は、矢印Ｐまでは、図７のように、（１），（２）と出画したいフィールドの前フィールドの映像（１）を指示して再生を行ない、図８中の矢印Ｐを過ぎて、逆再生になると、図９に示すように、逆再生になると、出画したいフィールドの後フィールドの映像として（１）指示することとなる。
【００４５】
また、次に、前後のフィールドの映像の相関が無い場合として、図１０の、矢印Ｑで示すように、（１）、（２）の次に（３）の映像から、全くシーンが変わる場合である。この場合には、（１）、（２）と（３）の間に相関か無いこととなる。この場合も、図７のように、出画指示部２０は、出画したいフィールドの映像（２）のアドレスと、出画したい前のフィールドの映像（１）のアドレスをＩＰ変換部に指示し、ＩＰ変換部は、出画したい前のフィールドの映像（１）からのみ、走査線補間を行い、出画したいフィールドの映像（２）の走査線補間を行なって出画を行なう。
また、矢印Ｑの画像の切り換え点を過ぎた直後は、出画したいフィールドと、出画したいフィールドの後フィールドから、走査線補間を行なう。
【００４６】
このような、映像の切り換え点は、映像の圧縮形式のＭＰＥＧ規格に基づく、ヘッダ情報に、ブロークン情報などのＭＰＥＧのシームレス情報、ｍａｐ情報に基づく読み出しのシームレス情報として記載されており、映像デコードの際に知ることができる。
【００４７】
図１１に示すように、デコーダ１００は、かかるヘッダ情報を取得しながら、圧縮映像をデコードし、画像メモリ１９に蓄えるとともに、かかるヘッダ情報を出画指示部２０に与える。
【００４８】
図１１は、本発明における映像信号処理装置の第２の構成例を示すブロック図である。図１１において、出画指示部２０は、そのヘッダ情に基づき、画像の切り変わり点を知り、上述のように、出画したいフィールドと、前後いずれかのフィールドをＩＰ変換部に指示することができるため、画像の切り換わり点でも、再生速度によらず、また、同一映像を続けて出画するようなスロー再生の場合でも、正しい映像信号から動き検出をすることができることとなり、動き補償のできた鮮明なノンインタレース信号を出画することができることとなる。
【００４９】
以上具体例について説明した。次に本発明の映像信号処理装置の動作についてフローチャートを用いて説明する。図１２は、本発明の映像信号処理装置の動作の流れを示すフロー図である。
【００５０】
図１２において、まず、出画指示部２０は、画像メモリ１９より、出画したい画像を選択し、ＩＰ変換部２１のメモリ制御部１４にそのアドレスを知らせて、出画指示する（５０）。
【００５１】
メモリ制御部１４は、出画指示部２０に指定されたアドレスが、以前に指定されたアドレスかどうか判断する。（５１）
アドレスが以前に指定されたアドレスと同じ場合には、ＩＰ変換部２１のメモリ制御部１４は、フィールドメモリの更新を行わず、第１のフィールドメモリと第３のフィールドメモリの映像の差分から、動き検出を行ない（５５）、第２のフィールドメモリのデータを走査線補間し（５６）、第２のフィールドメモリの走査線補間データに、動き検出結果を反映して、動き補償を行なう。（５７）。
【００５２】
５５から５７の動作により、第２フィールドメモリのインタレース映像の走査線の間のデータが生成され、ノンインタレース映像データが生成される。この部分をＩＰ変換動作と呼ぶ。
【００５３】
ＩＰ変換動作された第２フィールドメモリの映像を出画した後（５８）は、出画指示部２０の指定する出画指示（５０）に戻る。
【００５４】
一方、（５１）で、出画指示部２０に指定されたアドレスが、以前に指定されたアドレスと異なる場合には、メモリ制御部１４は、第２のフィールドメモリを第３のフィールドメモリに移動（５２）し、第１のフィールドメモリを第２のフィールドメモリに移動し（５３）、出画指示された画像メモリの入力を第１のフィールドメモリに移動（５４）する。この（５２），（５３），（５４）における移動とは、メモリに保持されているデータの移動ではなく、アドレスの移動、フィールドメモリの組み合わせの機能的な移動ことである。
【００５５】
次に、第１のフィールドメモリと第３のフィールドメモリの映像の差分から、動き検出を行ない、（５５）、第２のフィールドメモリのデータを走査線補間し、（５６）、第２のフィールドメモリの画像データを走査線補間データに、動き検出結果を反映して、動き補償を行なう。（５７）。５５から５７の動作により、第２フィールドメモリのインタレース映像の走査線の間のデータが生成され、ノンインタレース映像データが生成されることにより、ＩＰ変換動作を施され、ＩＰ変換動作された第２フィールドメモリの映像を出画した後（５８）、出画指示部２０の指定する出画指示（５０）に戻る。
【００５６】
このように、出画指示部２０によって、前と同じ画像を出画するように指定された場合には、フィールドメモリ間のデータの移動を行わず、異なった映像を出画するように指定された場合には、フィールドメモリの移動を行った後に、ＩＰ変換動作を行うようにすることにより、再生速度を下げて、同一映像を続けて出画するようなスロー再生の場合でも、正しい映像信号から動き検出をすることができることとなり、動き補償のできた鮮明なノンインタレース信号を出画することができることとなる。
【００５７】
また、図５の動作で分かるように、出画指示部２０が繰り返し画像を出画指示する場合には、映像データよりも、先に入力された第２フィールドメモリの映像が、続けて出画される。
【００５８】
例えば、（２）の画像を３回出画したい場合には、（３）の画像を３回続けて出画指定することとなり、（３）の画像を２回出画したい場合には、（４）の画像を２回続けて出画指定することとなる。
【００５９】
このように、出画指示部２０は、出画させたい映像よりも、時間的に後、つまり、未来の映像を繰り返し出画指示することにより、時間的に前に出画指示した映像を繰り返し出画できることとなる。
【００６０】
なお、本実施の形態では、同一画像が出画指示された場合も、異なった画像が出画指示された場合も、各フィールドメモリの出画をＩＰ変換回路１７によって、動き検出、走査線補間を行ない、動き補償の後に出画するとしたが、動き補償したデータをメモリに保持しておき、同一画像が出画指示された場合には、そこから、出画することとしてもよく、その場合には、毎回計算処理をすることがなくなり、計算処理が簡略化できる。また、動き補償前の走査線補間データや、動き検出データを保持しておくこととしてもよい。
【産業上の利用可能性】
【００６１】
以上のように、本発明にかかる映像信号処理装置は、ＩＰ変換をしながら、スロー再生をする場合にも、動きに対応した補正を行うことで、画像のぼけが低減でき、鮮明なノンインタレース信号を得ることができることとなるので、蓄積メディアからのデータや放送データから、テレビジョンに、映像を出画する等、インタレース信号をノンインタレース信号に変換する用途に適用できる。
【図面の簡単な説明】
【００６２】
【図１】本発明の映像信号処理装置の構成図
【図２】入力画像の説明図
【図３】スロー再生の説明図
【図４】メモリ制御によるスロー再生の説明図
【図５】前後フィールドからの補間の説明図
【図６】後フィールドからの補間の説明図
【図７】前フィールドからの補間の説明図
【図８】逆再生の説明図
【図９】逆再生の場合の補間の説明図
【図１０】シーンが変化する場合の説明図
【図１１】本発明の映像信号処理装置の第２の構成図
【図１２】本発明の映像信号処理装置の動作を示すフローチャート
【符号の説明】
【００６３】
１１    第１のフィールドメモリ
１２    第２のフィールドメモリ
１３    第３のフィールドメモリ
１１    第１のフィールドメモリ
１４    メモリ制御部
１５    動き検出部
１６    走査線補間部
１７    ＩＰ変換回路
１９    画像メモリ
２０    出画指示部
２１    ＩＰ変換部
１００    デコーダ
【図１】
2004304788.tif 000003
【図２】
2004304788.tif 000004
【図３】
2004304788.tif 000005
【図４】
2004304788.tif 000006
【図５】
2004304788.tif 000007
【図６】
2004304788.tif 000008
【図７】
2004304788.tif 000009
【図８】
2004304788.tif 000010
【図９】
2004304788.tif 000011
【図１０】
2004304788.tif 000012
【図１１】
2004304788.tif 000013
【図１２】
2004304788.tif 000014