(57)【要約】    【課題】積層チップ部品または積層基板として構成される積層電子部品において、製造工程数が少なく、浮遊インダクタンス、浮遊容量が低減でき、小型化できる積層電子部品とその製造方法を提供する。    【解決手段】機能材料粉末を樹脂に混合した複合材料を薄い板状に成形し硬化したコア基板層１Ｈ〜１Ｌを有する。コア基板層として、コンデンサを形成する対向電極とその配線を形成したコア基板層を少なくとも１層有する。コア基板層１Ｈ〜１Ｌを、導電性ペーストで形成したビアホール導体７を有する樹脂製接着層２Ｈ〜２Ｋによって貼り付けることにより積層構造を実現する。【選択図】      図６
2004304178.tif 000002
【特許請求の範囲】
【請求項１】
積層チップ部品または積層基板として構成される積層電子部品であって、
機能材料粉末を樹脂に混合した複合材料を薄い板状に成形した基板に、コンデンサを形成する対向電極とその配線を形成し硬化したコア基板層を少なくとも１層有し、
前記コア基板層を、導電性ペーストで充填したビアホールを有する樹脂製接着層によって貼り付けることにより積層構造を実現したことを特徴とする積層電子部品。
【請求項２】
請求項１に記載の積層電子部品において、
誘電率が１０以上のコア基板層を少なくとも１層含むことを特徴とする積層電子部品。
【請求項３】
請求項２に記載の積層電子部品において、
３０ｐF以上の容量を有するコンデンサを備えると共に、該コンデンサを構成する層の誘電率が１０以上でかつ５０以下であることを特徴とする積層電子部品。
【請求項４】
請求項１から３までのいずれかに記載の積層電子部品において、
前記接着層が機能材料粉末を含み、かつ該接着層の両側の電極を対向電極としてコンデンサを構成したことを特徴とする積層電子部品。
【請求項５】
積層チップ部品または積層基板として構成される積層電子部品を製造する方法であって、
機能材料粉末を樹脂に混合した複合材料を薄い板状に成形してなり、かつ両面にコンデンサを形成する対向電極とその配線を形成し硬化したコア基板を少なくとも１枚を含む複数枚のコア基板と、樹脂または樹脂に機能材料粉末を混合した複合材料からなる１枚以上の接着シートを用意し、
前記コア基板の間に接着シートを介在させて重ね合わせてプレスにより一体化し、
前記接着シートでなる層を誘電体層としたコンデンサを構成することを特徴とする積層電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、樹脂に機能材料粉末を混合した複合材料を用い、積層チップ部品または積層基板として構成される積層電子部品に関する。
【背景技術】
【０００２】
樹脂製基板を用いて積層基板等を製造する場合、一般的にはビルドアップ工法が用いられる。この方法は、両面に金属箔を設けてパターニングしたコア基板にレーザー等により孔をあけ、そこに銅の無電解めっきと電解めっきを行って上下の導体パターンを接続し、その上下の少なくともいずれか一方にプリプレグと金属箔を重ね、パターニングを行うと共に、ビアホールの加工とめっきにより上下の導体パターンを接続するという工程を繰り返す方法である。
【０００３】
また、樹脂材料を用いて積層基板等を製造する他の従来方法として、ガラスクロスを含むプリプレグを形成し、このプリプレグと、コア基板にしたものとを交互に積み重ねて加熱、硬化して一体化した後、各層の導体パターンの接続を行うために全体を貫通するスルーホールを設け、その貫通スルーホールに無電解めっきや電解めっきによって接続する方法である。
【０００４】
また、特許文献１には、樹脂基板の両面に導体パターンを有し、両面の導体パターンがビアホールによって接続された両面配線板と、接着性シートの所定の位置にビアホール用の貫通孔をあけ、そこに導電性ペーストを充填してなる層間接着シートとを交互に、位置合わせして積み重ね、加熱、加圧して積層する方法が開示されている。
【０００５】
【特許文献１】特開平９−２９８３６１号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記ビルドアップ工法は、１層ごとに熱プレスを行う必要があり、工程数が多くなるという問題点がある。また、一度にコア基板とプリプレグとを重ねて一体化する方法は、貫通スルーホールによる内部導体パターンの接続を行うので、貫通スルーホール内導体による浮遊インダクタンスの増大と、浮遊容量の増大を招くと共に、貫通スルーホールを設けるためのスペースが必要となり、このため、積層基板等の小型化が難しいという問題点がある。
【０００７】
また、前記特許文献１に記載のものは、多層配線基板として用いられるもので、内部にコンデンサを構成するというものではなく、各層の導体パターン間の容量結合を避けるため、誘電率が５以下のものが用いられる。このため、この構造を積層電子部品に応用するにはサイズの面、すなわち小型化の面で工夫が必要になる。
【０００８】
本発明は、上記問題点に鑑み、樹脂製基板を用いてコンデンサ内蔵の積層電子部品を構成する場合、製造工程数が少なく、かつ浮遊容量や浮遊インダクタンスを低減でき、小型に構成できる積層電子部品とその製造方法を提供することを目的とする。また本発明は、内部回路が緻密に構成できる積層電子部品とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
（１）本発明の積層電子部品は、積層チップ部品または積層基板として構成される積層電子部品であって、
機能材料粉末を樹脂に混合した複合材料を薄い板状に成形した基板に、コンデンサを形成する対向電極とその配線を形成し硬化したコア基板層を少なくとも１層有し、
前記コア基板層を、導電性ペーストで充填したビアホールを有する樹脂製接着層によって貼り付けることにより積層構造を実現したことを特徴とする。
【００１０】
（２）また、本発明の積層電子部品は、誘電率が１０以上のコア基板層を少なくとも１層含むことを特徴とする。
【００１１】
（３）また、本発明の積層電子部品は、３０ｐF以上の容量を有するコンデンサを備えると共に、該コンデンサを構成する層の誘電率が１０以上でかつ５０以下であることを特徴とする積層電子部品。
【００１２】
（４）また、本発明の積層電子部品は、前記接着層が機能材料粉末を含み、かつ該接着層の両側の電極を対向電極としてコンデンサを構成したことを特徴とする。
【００１３】
（５）本発明の積層電子部品の製造方法は、積層チップ部品または積層基板として構成される積層電子部品を製造する方法であって、
機能材料粉末を樹脂に混合した複合材料を薄い板状に成形してなり、かつ両面にコンデンサを形成する対向電極とその配線を形成し硬化したコア基板を少なくとも１枚を含む複数枚のコア基板と、樹脂または樹脂に機能材料粉末を混合した複合材料からなる１枚以上の接着シートを用意し、
前記コア基板の間に接着シートを介在させて重ね合わせてプレスにより一体化し、
前記接着シートでなる層を誘電体層としたコンデンサを構成することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、接続用の導体ペーストを埋め込んだ接着シートをコア基板間に挟んでコア基板間の導体パターンを接続すると共に、コア基板には機能材料粉末を混合したものを用い、コンデンサを構成するコア基板層には誘電体粉末を混合して誘電率を高めたので、樹脂基板を用いてコンデンサ内蔵の積層電子部品を構成する場合、製造工程数が少なくなる。
【００１５】
また、貫通スルーホールによる浮遊容量や浮遊インダクタンスが少なく特性が向上すると共に、小型に構成できる積層電子部品を提供することができる。
【００１６】
また、本発明によれば、接着層を誘電体層として利用してコンデンサを構成したので、内部回路が緻密に構成でき、積層電子部品をさらに小型化することができる。
【００１７】
また、コア基板にコンデンサを形成することで、高精度のコンデンサを基板内に内層できるので、特に高周波用途で、共振系の素子を構成する場合や、マッチング素子を構成する場合に、要求特性を満たすのに十分な精度を持ったコンデンサを、基板の中に、薄くて、小さな面積で、低コストで構成できる。
【００１８】
また、本発明によりコンデンサを構成する場合、コア基板と接着層との一括積層が可能になるので、層数の多い多層コンデンサを短時間で低コストで作製することができる。これによって、大容量のコンデンサを、積層電子部品内コンデンサにあるいはコンデンサ単体として、薄くて、小さな面積で、低コストで構成できる。
【００１９】
さらに、接着層にも同様の材料を用い，接着層をコンデンサ構成用の誘電体層として用いることで、層間厚み精度は若干落ちるが、一般用、大容量用であれば、そこにもコンデンサを構成することができるので、より高多層、薄型、小型、低コストの積層電子部品を作製することが可能になる。
【００２０】
また、従来の技術によりフィルタを構成する場合、貫通スルーホールを使わざるを得ないので、引き回しが長くなり、その結果浮遊インダクタンス成分が出来てしまい、その結果として、高周波の減衰特性が劣化してしまうと言う問題があるが、本発明の構成にすれば、コンデンサから直接ビアホール導体でグランド端子電極に接続することができるので、浮遊インダクタンス成分を最小限に減らすことが出来、その結果として、高周波の減衰特性の劣化を防ぐことができる。
【００２１】
また、３０ｐＦ以上の一般用の容量値を有するコンデンサを備えたものにおいて、その誘電率εが１０以上で５０以下とすれば、電極面積を狭く形成して高周波用コンデンサを構成することも可能であり、一般用のものと高周波用の両方の要求を満たす。また、誘電率εが１０未満だと一般用の用途で小型化のための十分な効果が得られず、サイズが大きくなってしまい、一方、誘電率εが５０を超えると、高周波の用途の場合、この層に設けられる信号ラインを通過する信号に影響がでてしまうが、誘電率を前記範囲に設定することにより、小型化が図れると共に、高周波信号の劣化を回避できる。
【発明を実施するための最良の形態】
【００２２】
図１は本発明の積層電子部品の製造方法の一実施の形態を示す工程図である。図１（Ａ）において、１はコア基板、２は接着シートである。コア基板１は、熱硬化性樹脂に機能材料粉末（誘電体粉末または磁性体粉末）を混合した複合材料を溶剤によりペースト状にものをガラスクロスに含浸させ例えば１００℃程度で加熱乾燥させて樹脂を半硬化させることによりプリプレグを構成し、そのプリプレグの両面に銅箔を貼り付けて例えば２００℃で加熱してプレスすることにより、銅箔のコア基板１への固着と樹脂の本硬化を行ったものである。
【００２３】
コア基板１の他の作製方法として、前記複合材料を銅箔に塗布し乾燥させ、半硬化状態とし、銅箔の反対側の面に銅箔を貼り付け、あるいは銅箔の反対側の面どうしを向かい合わせて貼り合わせて熱プレスする方法もあり、その他、両面に銅箔を付けたもので、孔加工ができるものであれば、どのような作製方法を採用してもよい。
【００２４】
このように作製されたコア基板１にドリルやレーザー等により孔３をあけ、その孔３に無電解めっきおよび電解めっきあるいは導電性ペーストの充填により上下の導体パターン接続用の銅等のビアホール導体４を形成し、その後、銅箔を所定のパターン５に形成して作製する。ビアホール導体４と導体パターン５の形成順序は逆になってもよい。コア基板１は矩形をなす所定の広さを有するもので、導体パターン５は複数個の積層電子部品分のものを縦横に整列して形成する。
【００２５】
前記接着シート２は樹脂製のものであり、コア基板１に対して常温で接着可能かあるいは加熱接着可能であればよく、機能材料粉末を混合したものでも混合しないものでもよい。また、プリプレグのように、ガラスクロスを有するものでもよい。この接着シート２にも上下のコア基板１の導体パターン５の接続すべき箇所に孔６をあけ、その孔６に導電性ペーストを充填してビアホール導体７を形成したものである。
【００２６】
本発明の積層電子部品は、図１（Ｂ）に示すようにコア基板１と接着シート２とを交互に積み重ね、常温あるいは加熱してプレスすることにより一体化する。その後、必要な場合には貫通スルーホール（図示せず）をあけてその貫通スルーホールに無電解めっきおよび電気めっきを施す。また、外部電極を形成するために、切断予定部に貫通スルーホールを設けてその貫通スルーホールに前記めっきにより導体を形成して切断により側面の端子電極を形成するか、あるいは底面に有る上記所定の導体パターン５の一部を外部接続用の端子電極として設ける。また、最上層のコア基板１上に電子部品を搭載する場合には、搭載用の導体パターンを形成したものを用いる。
【００２７】
本発明においては、基本的にこのような層間の接続構造を採用し、積層基板または積層チップ部品を構成する。そして、少なくともコア基板１にはコア基板１の両面に設ける導体パターン５により対向電極を構成して後述のようにコンデンサを構成する。
【００２８】
このような製造の手順を採用することにより、ビルドアップ工法による場合のように、１層ごとに熱プレスを行う必要がなくなり、工程数が少なくてすむ。また、貫通スルーホールは必要最小限度に抑えるかあるいは無くすることができるので、貫通スルーホール内導体による浮遊インダクタンスや浮遊容量の発生を抑えることができ、特性が向上する。また、貫通スルーホール用のスペースが減少あるいは不要となるので、小型化が容易となる。また、コア基板１に誘電率の高い粉末を混合することにより、コンデンサの対向電極の面積を小さくすることができ、小型化が図れる。
【００２９】
図２は本発明による層間接続構造を採用して構成したバンドパスフィルタ（ＢＰＦ）を示す断面図であり、１Ａ〜１Ｆはコア基板層、２Ａ〜２Ｅは接着層、４はコア基板に設けたビアホール導体、５Ａ〜５Ｄはコア基板層の両面に設けた導体パターン、７は導電性ペーストにより形成されたビアホール導体、８は端子電極である。このＢＰＦにおいては、コア基板層１Ｂ、１Ｅとそれぞれその両側に対向電極として設けた導体パターン５Ａ、５Ｂによりコンデンサを構成している。
【００３０】
この場合、対向電極５Ａ、５Ｂの面積を小さくするため、コア基板層１Ｂ、１Ｅとして誘電率が１０以上の層を少なくとも1層含むことが好ましく、さらには含まれるコア基板のすべての誘電率が１０以上であることがより好ましい。コア基板１の基材となる樹脂の誘電率は多くの場合、誘電率が５以下であるが、例えば誘電率が１００前後のセラミック粉末を樹脂中に例えば４０〜５０体積％程度混合することにより、誘電率が１０以上のコア基板を得ることができる。
【００３１】
図２においては、コア基板層１Ｃ、１Ｄと接着層２Ｃとストリップラインとなる導体パターン５Ｃとグランド電極となる導体パターン５Ｄとで共振器を構成している。
【００３２】
この実施の形態のＢＰＦにおいても、前記工程により一度のプレスで成形することにより、工程数の低減させることができる。また、貫通スルーホールを削減するかあるいは無くすることができ、もって浮遊インダクタンス、浮遊容量を低減させることができるので、特性を向上させ、さらに誘電率粉末の混合による誘電率向上によって小型化が図れる。
【００３３】
また、コア基板１Ｂ、１Ｅにコンデンサを形成することで、高精度のコンデンサを本実施の形態のようなチップ部品や積層基板を構成する積層電子部品内に内層できるので、特に高周波用途で、本実施の形態のように共振系の素子を構成する場合や、マッチング素子を構成する場合に、要求特性を満たすのに十分な精度を持ったコンデンサを、積層電子部品の中に、薄くて、小さな面積で、低コストで構成できる。
【００３４】
また、本発明によりコンデンサを積層電子部品の内部あるいは単体として構成する場合、コア基板と接着層との一括積層が可能になるので、層数の多い多層コンデンサを短時間で低コストで作製することができる。これによって、大容量のコンデンサを、積層電子部品の中に、薄くて、小さな面積で、低コストで構成できる。
【００３５】
図３（Ａ）は本発明による積層電子部品の他の実施の形態を示す断面図であり、図３（Ｂ）はその等価回路図である。本実施の形態は、コンデンサＣａ〜ＣｅとインダクタＬａ、Ｌｂによりローパスフィルタ（ＬＰＦ）を構成するものである。図３（Ａ）において、図１、図２と同じ符号は等価機能を有する部分である。１０は積層工程の最終段階で設ける貫通スルーホールであり、コンデンサＣｃ、Ｃｅの一方の電極はそれぞれ入力端子電極ＩＮ、出力端子電極ＯＵＴに貫通スルーホール１０を介して接続され、他方の電極は前記導電性ペースト７により形成される導体やビアホール導体４によりグランド端子電極ＧＮＤに接続される。また、コンデンサＣｄの一端はビアホール導体４、７によりインダクタＬａ、Ｌｂの接続導体５に接続され、他方の電極もビアホール導体４、７によりグランド端子電極ＧＮＤに接続される。
【００３６】
図４（Ａ）は従来のビルドアップ法によるＬＰＦを示す断面図であり、図４（Ｂ）はその等価回路図である。従来のビルドアップ法による場合、前記コンデンサＣｃ、Ｃｄ、Ｃｅの一方の電極は、グランド端子電極ＧＮＤに対し、貫通スルーホール１０を介して接続せざるを得ない。
【００３７】
上述のように、図３（Ａ）の本発明による場合には、コンデンサＣｃ〜Ｃｅはグランド端子電極ＧＮＤに対してビアホール導体４、７を介して接続できるので浮遊インダクタンスを最小限に抑えることができる。一方、図４（Ａ）のように従来方法による場合には、グランド端子電極ＧＮＤに対してコンデンサＣｃ〜Ｃｅは貫通スルーホール１０を介して接続せざるを得ないので、引き回し導体パターンが長くなり、図４（Ｂ）に示すように、浮遊インダクタンスＬｆ成分が出来てしまう。
【００３８】
その結果、図５に示すように、従来方法による場合のＬＰＦでは、前記浮遊インダクタンスＬｆの存在により、高周波領域における減衰量が小さくなるが、一方、本発明による場合には、浮遊インダクタンス成分を最小限に減らすことができるので、その結果、このような高周波領域における減衰特性の劣化を防止することができる。
【００３９】
図６は本発明による積層電子部品の他の実施の形態を示す断面図であり、電圧制御発振器（ＶＣＯ）を構成するものである。１Ｈ〜１Ｌはコア基板層、２Ｈ〜２Ｋは接着層、４はコア基板層に設けたビアホール導体、５Ｅ〜５Ｉ、５Ｋ、５Ｍはコア基板層の両面に設けた導体パターン、７は導電性ペーストにより形成されたビアホール導体、９は搭載電子部品である。
【００４０】
図７はこのＶＣＯの等価回路図である。図７において、Ｃ１〜Ｃ９はコンデンサ、Ｌ１、Ｌ２はインダクタ、ＬＲは共振器、Ｑ１、Ｑ２はトランジスタ、Ｒ１〜Ｒ４は抵抗、ＶＤはバリキャップダイオードである。また、１１は電源端子、１２は制御電圧端子、１３は出力端子である。搭載電子部品９は前記トランジスタＱ１、Ｑ２や抵抗Ｒ１〜Ｒ４等である。
【００４１】
このＶＣＯにおいては、コア基板層１Ｉ、１Ｊを誘電体粉末を混合した複合材料として誘電率を１０以上とし、それぞれその両側に対向電極によりコンデンサを構成する。また、コア基板１Ｋ、１Ｌに設けたストリップラインとしての導体パターン５Ｅ、５Ｆと、グランド電極としての導体パターン５Ｇとにより共振器ＬＲを構成する。また、５Ｍはインダクタを構成する導体パターンである。
【００４２】
また、本実施の形態においては、コア基板のみならず、接着層２Ｊを挟んで対向する電極５Ｇと５Ｈ、５Ｉ、５Ｋとの間にもコンデンサを構成する。ここで、これらの電極５Ｇと５Ｈ、５Ｉ、５Ｋ間で構成するコンデンサは、比較的容量が高く、かつ容量値としてあまり厳密な値を要しないコンデンサＣ２、Ｃ７、Ｃ９とすることが好ましい。接着層を挟んで対向する電極により構成するコンデンサの容量値がばらつく理由は、プレスによってコア基板層１Ｈ〜１Ｌ、接着層２Ｈ〜２Ｋを一体化する場合、本硬化されていない接着層２Ｈ〜２Ｋの厚みにばらつきが生じるからである。
【００４３】
また、接着層２Ｊには、誘電率の高い粉末を混合して誘電率の高い層を実現することにより、高い容量値を得ることができる上、接着層２Ｊとしてガラスクロスを有しない例えば３０μｍ〜５０μｍ程度の薄いものを用いることによって、図７のコンデンサＣ２、Ｃ７、Ｃ９等に必要とされる４０ｐＦ〜１００ｐＦ程度の容量値を得ることができる。このようなコンデンサを構成する接着層は、２Ｊ１層のみならず、接着層２Ｈや２Ｉ等、２層以上の接着層を誘電体層としてコンデンサを構成してもよい。
【００４４】
この実施の形態のように、接着層をコンデンサ構成層として利用することにより、層間厚み精度は落ちるが、後述の表１に示すような一般用、大容量用であれば搭載電子部品９を減少させ、その搭載スペースを減少させると共に、積層体内の素子の密度を向上させることができるため、より高多層、薄型、小型、低コストのコンデンサ内蔵積層電子部品を得ることができる。
【００４５】
本発明において、前記コア基板１やコア基板層１Ａ〜１Ｌや接着シート２あるいは接着層２Ａ〜２Ｋに用いる樹脂としては、一般的に用いられる熱硬化性樹脂や熱可塑性樹脂を用いることができる。なかでも、エポキシ樹脂、ポリイミド樹脂、ビニルベンジル樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、アラミドエポキシ樹脂、液晶ポリマー、フッ素系樹脂、ポリオレフィン系樹脂、ポリエステル樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、フェノール樹脂等を用いることができる。
【００４６】
また、樹脂に混合する機能材料粉末のうち、誘電体粉末としては、チタン酸バリウム−ジルコン酸バリウム系、酸化バリウム−酸化チタン−酸化ニオジウム系、酸化バリウム−酸化チタン系、二酸化チタン系、チタン酸バリウム系、チタン酸鉛系、チタン酸ストロンチウム系、チタン酸カルシウム系、チタン酸ビスマス系、チタン酸マグネシウム系、ジルコン酸鉛系等のセラミックスあるいはその他のセラミックスが挙げられる。
【００４７】
これらのセラミックスの中でも、例えば２ＧＨｚのような高周波数帯域における誘電率εが１００以上で、Ｑ値が２０〜１０００００であるセラミックス誘電体粒子であることがさらに好ましい。
【００４８】
すなわち、２ＧＨｚにおける誘電率εおよびＱ値をあわせて表記すると、TiO2[ε=104、Q=15000]、CaTiO3[ε=170、Q=1800]、SrTiO3[ε=255、Q=700]、(Bi2O3、PbO)-BaO-Nd2O3-TiO2系[ε=105、Q=2500]等といった組成を主成分とするセラミックス誘電体粒子である。
【００４９】
さらに、比較的高い誘電率を得ることを意図して、BaTiO3[ε=1500]、(Ba,Pb)TiO3系[ε=6000]、Ba(Ti,Zr)O3系[ε=9000]、(Ba,Sr)TiO3系[ε=7000]といった組成を主成分とする高い誘電率を持つ粒子が好ましく、より好ましくはBaTiO3系、Ba(Ti,Zr)O3系のものを用いる。
【００５０】
樹脂層中のセラミックス誘電体粒子の含有率は、樹脂とセラミックス誘電体粒子とをあわせた体積を１００体積％とした場合、１０〜６５体積％であることが好ましく、２０〜６０体積％であることが好ましい。セラミックス誘電体粒子の含有率が１０体積％未満であるとセラミックス誘電体粒子の添加効果を十分に得られなくなる傾向が大きくなる。一方、セラミックス誘電体粒子の含有率が６５体積％を超えると、緻密な粒子含有樹脂層が得られなくなる傾向が大きくなる。
【００５１】
セラミックス誘電体粒子の粒径は、粒子含有樹脂と混合する際の混練性等の観点から平均粒径が０．０１〜１００μｍであることが好ましく、０．２〜５０μｍであることがより好ましい。セラミックス誘電体粒子の平均粒径が１００μｍを超えると、粒子含有樹脂と混合する際にセラミックス誘電体粒子が沈降し、十分に粒子含有樹脂中に分散されない傾向が大きくなる。一方、セラミックス誘電体粒子の平均粒径が０．０１μｍ未満であると、樹脂のペーストの粘度が増加し、混練性に問題が生じるおそれがある。
【００５２】
また、電子部品内にインダクタを構成する場合、樹脂に混合する磁性粒子は、セラミックス磁性体材料からなるセラミックス磁性体粒子であってもよく、金属磁性体材料からなる磁性金属粒子であってもよい。また、磁性粒子は、磁性金属粒子からなる粒子と該粒子の表面を被覆する絶縁体材料からなる被膜とから構成された絶縁体被覆磁性金属粒子であってもよい。
【００５３】
前記セラミックス磁性体粒子としては、例えば、フェライトとしては、Ｍｎ-Ｍｇ-Ｚｎ系、Ｎｉ-Ｚｎ系、Ｍｎ-Ｚｎ系、Ｎｉ-Ｃｕ-Ｚｎ系の粒子などが挙げられる。また、プラナ材などの粒子でもよい。さらにこれらの単結晶の粒子であってもよい。
【００５４】
磁性金属粒子としては、例えば、強磁性金属としては、カーボニル鉄、鉄-シリコーン系合金、鉄-アルミ-珪素系合金、鉄-ニッケル系合金、アモルファス系（鉄系、コバルト系）などの粒子が好ましい。
【００５５】
また、絶縁体被覆磁性金属粒子としては、例えば、上述の磁性金属粒子にＥガラス（ＳｉＯ2：５２〜５４％，ＣａＯ：１６〜２５％，Ａｌ2Ｏ3：１２〜１６％，Ｂ2Ｏ3：５〜１０％）、Ｄガラス（ＳｉＯ2：７２〜７６％，Ａｌ2Ｏ3：５％以下，Ｂ2Ｏ3：２０〜２５％，Ｎａ2Ｏ・Ｋ2Ｏ：３〜５％）、ＮＥガラス（ＳｉＯ2：５２〜５６％，ＣａＯ：１０％以下，Ａｌ2Ｏ3：１０〜１５％，Ｂ2Ｏ3：１５〜２０％，ＭｇＯ：５％以下）、Ｑガラス（ＳｉＯ2：＞９９．９７％）、Ｔガラス（ＳｉＯ2：６２〜６５％，Ａｌ2Ｏ3：２０〜２５％，ＭｇＯ：１０〜１５％）、Ｒガラス（ＳｉＯ2：６０％，ＣａＯ：８．４％，Ａｌ2Ｏ3：２４％，ＭｇＯ：６．２％，Ｎａ2Ｏ・Ｋ2Ｏ：０．５％，Ｆｅ2Ｏ3：１％）などの絶縁体を被覆した粒子が挙げられる。
【００５６】
これらの磁性粒子の粒径（粒子径分布の範囲）は０．０１〜１００μｍであることが好ましく、０．０１〜５０μｍであることがより好ましい。また、これらの磁性粒子の平均粒径は０．２〜５０μｍであることが好ましい。磁性粒子の平均粒径が１００μｍを超えると、樹脂と混合する際に磁性粒子が沈降し、十分に樹脂中に分散されない傾向が大きくなる。一方、磁性粒子の平均粒径が０．０１μｍ未満であると、樹脂のペーストの粘度が増加し、混練性に問題が生じるおそれがある。なお、これらの磁性粒子を粉末状にするための手段は、粉砕、造粒などの公知の技術により行うことができる。
【００５７】
また、これらの磁性粒子の透磁率は５〜１００００００であることが好ましい。ここで、磁性粒子のバルクの絶縁性は高いほうが電子部品として絶縁性が向上するので好ましい。さらに、これらの磁性粒子の形状は、球形、扁平、楕円形のいずれのものでも良く、その用途により使い分ければよい。
【００５８】
さらに、樹脂層中の磁性粒子の含有率は、樹脂層の透磁率が３〜２０となるように添加されていればよい。より具体的には、樹脂層中の磁性粒子の含有率は、樹脂と磁性粒子とをあわせた体積を１００体積％とした場合、１０〜６５体積％であることが好ましく、２０〜６０体積％であることが好ましい。磁性粒子の含有率が１０体積％未満であると磁性粒子の添加効果、すなわち十分な透磁率を得られなくなる傾向が大きくなる。一方、磁性粒子の含有率が６５体積％を超えると、樹脂との混練物をスラリー化して塗工することが困難になる傾向が大きくなる。
【００５９】
なお、導体パターン５、５Ａ〜５Ｉ、５Ｋ、５Ｍを形成する導体としては、銅、銀、ニッケル、錫、亜鉛、アルミニウム等を用いることができる。
【００６０】
本発明により積層電子部品内あるいは部品単体として高周波用、低周波用、電源ノイズ対策用のコンデンサを構成する場合、各用途の個さはそれぞれ表１に示すような容量値、使用周波数のものであって、それぞれ表１に示すようなＱ特性、誘電率、層間厚み、層数のものが好適に用いられる。
【００６１】
【表１】
2004304178.tif 000003
表１から分かるように、３０ｐＦ以上の一般用の容量値を有するコンデンサを備える場合、そのコンデンサを設けた層のすべてあるいはその一部である少なくとも1層以上の層の誘電率εを１０以上で５０以下とすることが好ましい。このような誘電率に設定すれば、電極面積を狭く形成して高周波用コンデンサを構成することも可能であり、一般用のものと高周波用の両方の要求を満たす。また、誘電率εが１０未満だと一般用の用途で小型化のための十分な効果が得られず、サイズが大きくなってしまい、一方、誘電率εが５０を超えると、高周波の用途の場合、この層に設けられる信号ラインを通過する信号に影響がでてしまうが、誘電率εを前記範囲に設定することにより、小型化が図れると共に、高周波信号の劣化を回避できる。
【００６２】
コンデンサを構成する場合、前記コア基板１や接着シート（接着層）２を構成する樹脂として、高周波用コンデンサには、ポリイミド樹脂、ビニルベンジル樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、液晶ポリマー、フッ素系樹脂、ポリオレフィン系樹脂、ポリエステル樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂等を用いることができる。
【００６３】
一方、低周波用としては、エポキシ樹脂、アラミドエポキシ樹脂、フェノール樹脂等を用いることができる。しかし前述した高周波用の樹脂を用いることもできる。
【００６４】
また、樹脂に混合する粒子等からなるフィラーとして、前述したように、例えば２ＧＨｚのような高周波数帯域における誘電率εが１００以上で、Ｑ値が２０〜１０００００であるセラミックス誘電体粒子であることがさらに好ましい。
【００６５】
すなわち、２ＧＨｚにおける誘電率εおよびＱ値をあわせて表記すると、TiO2[ε=104、Q=15000]、CaTiO3[ε=170、Q=1800]、SrTiO3[ε=255、Q=700]、(Bi2O3、PbO)-BaO-Nd2O3-TiO2系[ε=105、Q=2500]等といった組成を主成分とするセラミックス誘電体粒子である。
【００６６】
さらに、比較的高い誘電率を得ることを意図して、BaTiO3[ε=1500]、(Ba,Pb)TiO3系[ε=6000]、Ba(Ti,Zr)O3系[ε=9000]、(Ba,Sr)TiO3系[ε=7000]といった組成を主成分とする高い誘電率を持つ粒子が好ましく、より好ましくはBaTiO3系、Ba(Ti,Zr)O3系を用いることが好ましい。
【００６７】
また、前述のように、フィラーの粒径は０．０１〜１００μｍが好ましく、さらに好ましくは０．２〜５０μｍであり、その理由は前述の通りである。
【００６８】
本発明は、前記ＢＰＦ、ＶＣＯ以外にも、アンテナ、ダイプレクサ、デュプレクサ、バルン、カプラ、パワーアンプ、ＲＦモジュール、ＰＬＬモジュール、フロントエンドモジュール、ＴＣＸＯ、アンテナスイッチモジュール、ＤＣ−ＤＣコンバータ、ディレイライン、複合コンデンサ、アイソレータ、サーキュレータ等、多層化された積層電子部品に適用できる。また、それらを複合化することによってより高集積化、小型化が可能である。例えばアンテナフロントエンドモジュールやアイソレータ・パワーアンプモジュール等にも本発明を適用することにより、高集積化、小型化が可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明の積層電子部品の製造工程の一例を示す工程図である。
【図２】本発明の一実施の形態を示すＢＰＦの断面図である。
【図３】本発明の一実施の形態を示すＬＰＦの断面図、（Ｂ）はその等価回路図である。
【図４】従来のＬＰＦの断面図、（Ｂ）はその等価回路図である。
【図５】図３と図４のＬＰＦの特性比較図である。
【図６】本発明の一実施の形態を示すＶＣＯの断面図である。
【図７】図６のＶＣＯの等価回路図である。
【符号の説明】
【００７０】
１：コア基板、１Ａ〜１Ｌ：コア基板層、２：接着シート、２Ａ〜２Ｍ：接着層、３：孔、４：ビアホール導体、５、５Ａ〜５Ｉ、５Ｈ、５Ｍ：導体パターン、６：孔、７：ビアホール導体、８：端子電極、９；搭載電子部品、１０：貫通スルーホール、１１：電源端子、１２：制御電圧端子、１３：出力端子
【図１】
2004304178.tif 000004
【図２】
2004304178.tif 000005
【図３】
2004304178.tif 000006
【図４】
2004304178.tif 000007
【図５】
2004304178.tif 000008
【図６】
2004304178.tif 000009
【図７】
2004304178.tif 000010