(57)【要約】【課題】  従来の電圧発生装置から発生するノイズを最少化する。【解決手段】  電圧発生装置は、感知器、制御器、サブブースト装置、メインブースト装置及び電圧加算器を備えてなる。感知器は、出力電圧、第１の基準電圧、及び前記第１の基準電圧より低い第２の基準電圧が入力されて、第１の感知信号及び第２の感知信号を出力する。制御器は、前記第１の感知信号、前記第２の感知信号及び動作信号を受信し、第１の制御信号及び第２の制御信号を出力する。サブブースト装置は、前記第１の制御信号に応答して、電圧をブーストする。メインブースト装置は、前記第２の制御信号に応答して、電圧をブーストする。電圧加算器は、前記サブブースト装置の出力と前記メインブースト装置の出力を合わせて、最終的に出力電圧を提供する。【選択図】図４
2004312985.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧を第１の基準電圧、及び前記第１の基準電圧より低い第２の基準電圧と比べ第１の感知信号及び第２の感知信号を出力する感知器、
前記第１の感知信号、前記第２の感知信号及び動作信号を受信し第１の制御信号及び第２の制御信号を出力する制御器、
前記第１の制御信号に応答し電圧をブーストするサブブースト装置、
前記第２の制御信号に応答し電圧をブーストするメインブースト装置、及び
前記サブブースト装置の出力及び前記メインブースト装置の出力を合わせて前記出力電圧を提供する電圧加算器
を備えてなる電圧発生装置。
【請求項２】
前記感知器は、前記出力電圧を電圧分配して第１の感知電圧及び前記第１の感知電圧より低い第２の感知電圧を生成する感知電圧発生部、
前記第１の感知電圧と前記第１の基準電圧を比べ前記第１の感知信号を出力する第１の比較部、及び
前記第２の感知電圧と前記第２の基準電圧を比べ前記第２の感知信号を出力する第２の比較部を含む
ことを特徴とする請求項１に記載の電圧発生装置。
【請求項３】
前記制御器は、前記第１の感知信号、前記第２の感知信号及び前記動作信号を組み合わせて出力信号を生成する動作探知器、
前記動作探知器の出力信号をラッチングするラッチ、及び
前記ラッチの出力信号及び前記動作信号を受信し、前記第１の制御信号を出力するサブ制御器を含む
ことを特徴とする請求項１に記載の電圧発生装置。
【請求項４】
前記サブ制御器は、それぞれ前記動作信号と前記ラッチの出力信号に応答しパルス形の信号を出力する複数のパルス生成ブロック、及び
前記動作信号に応じて前記複数のパルス生成ブロックから出力された信号等の中から１つを選択し、前記第１の制御信号として出力するマルチプレクサを含む
ことを特徴とする請求項３に記載の電圧発生装置。
【請求項５】
前記パルス生成ブロックは、前記ラッチの出力信号と前記動作信号をＮＡＮＤ演算する第１の演算器、
前記第１の演算器の出力信号を前記動作信号の種類に従って定められた所定の時間のあいだ遅延させるインバータチェーン、及び
前記第１の演算器の出力信号と前記インバータチェーンの出力信号をＮＡＮＤ演算する第２の演算器を含む
ことを特徴とする請求項４に記載の電圧発生装置。
【請求項６】
前記メインブースト装置は、前記第２の制御信号に応答し発振信号を出力する発振器、
前記発振信号をディコーディングしてキャパシタプリチャージ信号及び電荷転送信号を出力する制御ドライバ、及び
前記キャパシタプリチャージ信号に応答してキャパシタに電荷を充電し、電荷転送信号に応答して前記充電された電荷をポンピングし、前記出力電圧をブースティングするポンプ回路を含む
ことを特徴とする請求項１に記載の電圧発生装置。
【請求項７】
前記サブブースト装置は、前記第２の制御信号に応答して発振信号を出力する発振器、
前記発振信号をディコーディングしてキャパシタプリチャージ信号及び電荷転送信号を出力する制御ドライバ、及び
前記キャパシタプリチャージ信号に応答してキャパシタに電荷を充電し、電荷転送信号に応答して前記充電された電荷をポンピングし、前記出力電圧をブースティングするポンプ回路を含む
ことを特徴とする請求項１に記載の電圧発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の電圧発生装置に関し、特にノイズを減少させることができるように構成されている電荷ポンピング方式の電圧発生装置に関する。
【背景技術】
【０００２】
従来のＤＲＡＭにおいては、しきい電圧の損失なくワードライン、ビットライン等を駆動する駆動電圧を発生させるため電荷をポンピングする方法を用いる。ＤＲＡＭの動作中に、ワードラインを駆動するか、又はビットラインをプリチャージする場合は、多量のエネルギが消耗され、これにより駆動電圧のレベルが低下することになる。このような場合、従来の技術では、駆動電圧のレベルが目標レベル以下に低下する場合、これを感知し電荷をポンピングすることにより駆動電圧のレベルを維持する。
【０００３】
図１は、従来の技術に係る電圧発生装置を示すブロック図である。従来の技術に係る電圧発生装置は、駆動電圧（Ｖｐｐ）のレベルを感知する感知器１０、感知器１０の出力に応答する発振器２０、発振器２０の出力に応答する制御ドライバ３０、及び制御ドライバ３０の出力に応答して電荷をポンピングすることにより駆動電圧（Ｖｐｐ）を出力するポンプ４０で構成される。
【０００４】
前記のような構成を有する従来の技術に基づくと、駆動電圧（Ｖｐｐ）が目標レベル以下に低下した後、初めてポンピング動作を開始することになる。したがって、感知器１０の応答時間が経過した後になってからポンプ４０が動作を開始することになっているので、応答時間の間には望むレベルの駆動電圧（Ｖｐｐ）を得ることができなかった。
【０００５】
図２ａ及び図２ｂは、図１に示されている従来の電圧発生装置の回路を具体的に示す図である。感知器１０は、駆動電圧（Ｖｐｐ）を分配して得た感知電圧（Ｖｐｐｓ）を基準電圧（Ｖｒｃ）と比べ、感知電圧Ｖｐｐｓが基準電圧Ｖｒｃより大きい場合は「ロー」を出力し、その逆の場合は「ハイ」を出力する。感知電圧Ｖｐｐｓは、次の式［数１］で与えられる。
【０００６】
【数１】
2004312985.tif 000003
【０００７】
感知器１０の出力が「ロー」の場合、すなわち、感知電圧Ｖｐｐｓが基準電圧Ｖｒｃより小さい場合は、発振器２０から振動信号が出力される。発振器２０からの振動信号に応答し、制御ドライバ３０は、制御信号ｐ１、ｐ２、ｇ１及びｇ２を出力する。ポンプ４０は、制御ドライバ３０からの制御信号ｐ１、ｐ２、ｇ１及びｇ２により制御され駆動電圧Ｖｐｐを出力する。制御信号ｐ１とｐ２は、それぞれキャパシタＣ１とＣ２をプリチャージすることになる。制御信号ｇ１とｇ２は、Ｃ１とＣ２に貯蔵された電荷を伝送するようにして外部印加電圧（Ｖｅｘｔ）より高い駆動電圧（Ｖｐｐ）が最終的に出力されるようにする。
【０００８】
図３は、従来の電圧発生装置の動作を示すタイミング図である。
【０００９】
ワードラインを活性化するか、又はビットラインをプリチャージする動作が行われると、駆動電圧（Ｖｐｐ）のレベルが低下し始める。ｔ１は駆動電圧（Ｖｐｐ）が目標レベルに達したのを感知器１０が感知した時点であり、ｔ２は電荷をポンピングし始める時点である。ｔ１からｔ２の間の時間は、目標レベルを感知した後にポンピングを開始して駆動電圧（Ｖｐｐ）を上昇させるまでにかかる回路の応答時間である。感知器は、ｔ３で駆動電圧（Ｖｐｐ）のレベルが復旧されたことを感知し電荷ポンピングを停止せよとの信号を送る。しかし、回路の応答時間のため実際のポンピングは、ｔ４で終了することになる。以後は、同一の過程が繰り返される。
【００１０】
このような従来の電圧発生装置の構成では、感知器１０で実際に目標レベルを感知する時点と、ポンプ４０が動作を開始又は停止する時点との間に時間的遅延のため駆動電圧（Ｖｐｐ）の変動幅（△Ｖｐｐ）が大きくなり、不要な電力が浪費されるという問題があった。特に、このような電圧の変動はノイズに作用して電源を不安定にする要素となった。
【００１１】
本発明と関連した先行特許には、米国特許第6,535,447号、米国特許第6,424,578号、米国特許第6,236,261号、米国公開特許第20020064078号、米国公開特許第20010053097号、日本公開特許第2002-042465号、日本公開特許第2000-340756号及び日本公開特許平11-045572号等がある。
【特許文献１】米国特許第６，５３５，４４７号明細書
【特許文献２】米国特許第６，４２４，５７８号明細書
【特許文献３】米国特許第６，２３６，２６１号明細書
【特許文献４】米国公開特許第２００２００６４０７８号明細書
【特許文献５】米国公開特許第２００１００５３０９７号明細書
【特許文献６】日本公開特許第２００２−０４２４６５号明細書
【特許文献７】日本公開特許第２０００−３４０７５６号明細書
【特許文献８】日本公開特許平１１−０４５５７２号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、駆動電圧（Ｖｐｐ）が目標レベルに達する前の所定のレベルになると、ＤＲＡＭの動作種類に従い定められた所定の電荷量を予めポンピングすることにより駆動電圧（Ｖｐｐ）の変動幅を縮小することに目的がある。
【課題を解決するための手段】
【００１３】
本発明に係る電圧発生装置は、出力電圧と第１の基準電圧、及び前記第１の基準電圧より低い第２の基準電圧とを比べ、第１の感知信号及び第２の感知信号を出力する感知器と、前記第１の感知信号、前記第２の感知信号及び動作信号を受信し、第１の制御信号及び第２の制御信号を出力する制御器とを備えてなる。サブブースト装置は、前記第１の制御信号に応答して電圧をブーストし、メインブースト装置は、前記第２の制御信号に応答して電圧をブーストする。電圧加算器は、前記サブブースト装置の出力及び前記メインブースト装置の出力を合わせて前記出力電圧を提供する。
【００１４】
本発明の基本的な原理は、次のとおりである。
【００１５】
駆動電圧（Ｖｐｐ）は、動作遂行による電荷の消耗又は電荷の漏洩等によりレベルが低下する。特定の動作を行う過程で発生する電荷の消耗は、シミュレーション等により消耗時点と消耗量を予測することができる。
【００１６】
ワードライン活性化命令とビットラインをプリチャージする動作を例に挙げて説明する。シミュレーションを介して得た値としてワードラインが活性化される場合に消耗する電荷量をＱ１とし、負荷の容量をＣ１としよう。そうすると、ワードラインが活性化されるとき駆動電圧（Ｖｐｐ）の変化量はＱ１／Ｃ１となる。さらに、プリチャージ動作で消耗する電荷量をＱ２とすれば、このときの駆動電圧（Ｖｐｐ）の変化量は、Ｑ２／Ｃ１となる。このように予測された電荷量を予めポンピングして提供することにより、駆動電圧（Ｖｐｐ）の変動を減少させることができる。
【００１７】
さらに、駆動電圧（Ｖｐｐ）のレベルが目標レベル以上に過度に上昇することを防止するため、目標レベルより高い所定のレベルを事前感知レベルに設け、駆動電圧（Ｖｐｐ）のレベルが事前感知レベル以下になる場合のみ電荷を事前ポンピングするようにする。本発明に係る電圧発生装置は、駆動電圧（Ｖｐｐ）が事前感知レベルより低く、目標レベルより高い時点で動作命令が入力される場合、動作命令の種類を把握し動作に必要な電荷を予めポンピングすることにより駆動電圧（Ｖｐｐ）の変動を減少させることになる。
【００１８】
もし、実際に消耗される電荷量が予想消耗量より大きくて駆動電圧（Ｖｐｐ）のレベルが目標レベル以下になったときは、従来の電圧発生装置と同様の方法で電荷ポンピングを行う。実際消耗量が予想消耗量より少ない場合は、駆動電圧（Ｖｐｐ）のレベルが目標レベル以上を維持することになるので、ＤＲＡＭは正常動作を行う。さらに、駆動電圧（Ｖｐｐ）のレベルが事前感知レベル以下になって初めて、電荷をポンピングし始めるので、事前感知レベルを適切に調節することで電荷ポンピングにより駆動電圧（Ｖｐｐ）が過度に上昇することを防止することができる。
【００１９】
本実施の形態では、感知レベルを事前感知レベルと目標レベルの２つに限定しているが、感知レベルの個数は、実施の形態に従って増加することができる。
【発明の効果】
【００２０】
本発明では、メインポンプが動作する前にサブポンプを動作させることにより、駆動電圧（Ｖｐｐ）のレベルが過度に変動することを防止することができる。これにより、駆動電圧の過度な変動で誘発され得るノイズを減少させることができ、駆動電圧の変動が小さくなるとポンピングする電荷の量が減少することになるので、駆動電圧（Ｖｐｐ）のレベルを一定に維持するのに必要な電力を低減させることができる。
【００２１】
本発明の範囲は、前述の実施の形態により限定されず、請求範囲により決められる。当業者は、請求範囲に記載された発明の範囲内で本発明に係る実施の形態を多様に変更することができる。
【発明を実施するための最良の形態】
【００２２】
以下に、図面を参考にしながら、本発明の実施の形態について詳しく説明する。
【００２３】
図４は、本発明に係る電圧発生装置の１つの実施の形態を示すブロック図である。
【００２４】
本実施の形態に係る電圧発生装置は、２つ以上の感知レベルを有する感知器１００、駆動電圧（Ｖｐｐ）が事前感知レベルを経由して目標レベルに到達する前に動作信号ＡＣＴを受信すると、制御信号を出力する制御器２００を含む。メイン発振器３００とサブ発振器３１０は、制御器２００から出力された制御信号に応答して発振信号を出力する。メイン制御ドライバ４００とサブ制御ドライバ４１０は、それぞれメイン発振器３００とサブ発振器３１０から出力された発振信号に応答してポンプ制御信号を出力する。メインポンプ５００とサブポンプ５１０は、それぞれメイン制御ドライバ４００とサブ制御ドライバ４１０から出力されたポンプ制御信号に応答して電圧をポンピングする。メインポンプ５００から出力された電圧とサブポンプ５１０から出力された電圧は、電圧加算器６００で加算され駆動電圧として出力される。駆動電圧は、感知器１００にフィードバックされる。
【００２５】
図５は、本発明に係る電圧発生装置の動作を示すタイミング図である。
【００２６】
感知器１００は、事前感知レベルｄｅｔ１及び目標レベルｄｅｔ２を感知した場合、それぞれ事前感知レベル信号ｄｅｔ１＿ｅｎ及び目標レベル信号ｄｅｔ２＿ｅｎを活性化する（ｔ１、ｔ２）。事前感知レベル信号ｄｅｔ１＿ｅｎが活性化され目標レベル信号ｄｅｔ２＿ｅｎが活性化される前（ｔ＿ｄｅｔ）に動作命令ＡＣＴが入力されると、制御器はサブポンプ制御信号ｓｕｂ＿ｐｕｍｐ＿ｅｎを活性化する。サブポンプ制御信号ｓｕｂ＿ｐｕｍｐ＿ｅｎが活性化されると、サブ発振器３１０、サブ制御ドライバ４１０及びサブポンプ５１０が順次動作を開始する。目標レベル信号ｄｅｔ２＿ｅｎが活性化されると、所定の応答時間が経過した後メインポンプ５００も動作を開始する。サブポンプ５１０がポンピング動作を行う時間は、動作命令ＡＣＴの種類に従って決定される。このとき、サブポンピングが行われる時間とメインポンピングが行われる時間は重なることもある。実施の形態によっては、メインポンピングが行われる間にサブポンピングを停止することができる。ｔ３は、感知器１００で駆動電圧（Ｖｐｐ）が目標レベルを回復したことを感知した時点である。ｔ４は、所定の応答時間が経過した後メインポンプ５００で電荷ポンピングを停止する時点である。
【００２７】
図６ａは、図４に示されている感知器１００の構成を示す回路図である。
【００２８】
感知器１００は、駆動電圧（Ｖｐｐ）を分配して２つの感知電圧（Ｖｐｐｓ１、Ｖｐｐｓ２）を作り出す感知部１２０、事前感知レベルに対応する電圧（Ｖｒｃ１）と感知電圧（Ｖｐｐｓ１）を比較する第１の比較部１１０、及び目標レベルに対応する電圧（Ｖｒｃ２）と感知電圧（Ｖｐｐｓ２）を比較する第２の比較部１３０を含む。２つの感知電圧Ｖｐｐｓ１及びＶｐｐｓ２は、それぞれ次式［数２］及び［数３］で表される。
【００２９】
【数２】
2004312985.tif 000004
【００３０】
【数３】
2004312985.tif 000005
【００３１】
第１の比較部１１０は、Ｖｒｃ１とＶｐｐｓ１を比較し、Ｖｐｐｓ１がＶｒｃ１より小さくなると、「ハイ」を出力する。第２の比較部１３０は、Ｖｒｃ２とＶｐｐｓ２を比較し、Ｖｐｐｓ２がＶｒｃ２より小さくなると、「ハイ」を出力する。
【００３２】
図６ｂは、図４に示されている動作信号ＡＣＴを生成する動作解析装置の構成を示すブロック図である。
【００３３】
動作解析装置は、大きくは命令ディコーダ５０、バンク制御部６０並びにアドレスバッファ及びディコーダ７０で構成される。命令ディコーダ５０は、チップ選択信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、カラムアドレスストローブ信号／ＣＡＳ及びライトイネーブル信号／ＷＥを受信して解析し、該当する命令信号ＣＭＤを出力する。命令信号ＣＭＤには、活性化、リード、ライト、プリチャージ、リフレッシュ等がある。アドレスバッファ及びディコーダ７０は、アドレスを受信してディコードする。命令信号ＣＭＤ並びにアドレスバッファ及びディコーダ７０の出力は、バンク制御部６０に入力される。バンク制御部６０は、動作信号ＡＣＴを出力する。動作信号ＡＣＴの種類には、各バンク活性化、各バンクプリチャージ、各バンクリード、各バンクライト等がある。
【００３４】
図６ｃと図６ｄは、図４の制御器２００に含まれている回路を示す図である。
【００３５】
図６ｃに示されている回路は、事前感知レベル信号ｄｅｔ１＿ｅｎが活性化された後、目標レベル信号ｄｅｔ２＿ｅｎが活性化される前に動作命令が入力された場合、ポンプ選択信号ｐｍｐ＿ｓｅｌを活性化させる回路である。
【００３６】
ＮＡＮＤゲートＮＡＮＤ１は、目標レベル信号ｄｅｔ２＿ｅｎをインバートした信号と事前感知レベル信号ｄｅｔ１＿ｅｎをＮＡＮＤ演算する。ＮＡＮＤゲートＮＡＮＤ２は、ＮＡＮＤゲートＮＡＮＤ１の出力信号をインバートした信号と動作信号ＡＣＴをＮＡＮＤ演算する。ＮＡＮＤ２の出力は、事前感知レベル信号ｄｅｔ１＿ｅｎが「ハイ」であり、目標レベル信号ｄｅｔ２＿ｅｎが「ロー」の場合、動作信号ＡＣＴが入力されると、活性化される。ラッチは、ＮＡＮＤ２の出力信号をラッチングしポンプ選択信号ｐｍｐ＿ｓｅｌとして出力する。
【００３７】
図６ｄに示されている回路は、ポンプ選択信号ｐｍｐ＿ｓｅｌが活性化状態の場合、動作命令ＡＣＴの種類に従って発振器制御信号ｓｕｂ＿ｏｓｃ＿ｅｎ、ｏｓｃ＿ｅｎを別々に出力する回路である。
【００３８】
本実施の形態では、発振器制御信号ｓｕｂ＿ｏｓｃ＿ｅｎとｏｓｃ＿ｅｎが互いに逆の論理レベルを有することになり、サブ発振器３１０が動作する場合は、メイン発振器３００が動作しない。しかし、実施の形態によってはサブ発振器３１０とメイン発振器３００が同時に動作することもできる。
【００３９】
マルチプレクサ２１４には、動作信号ＡＣＴの種類に従って活性化が持続する時間が異なる複数のパルスが入力される。これらのパルスを生成するそれぞれのブロック（ブロック１、ブロック２、．．．、ブロックｎ）は、遅延時間が異なる遅延回路２１１を含む。遅延回路２１１の遅延時間は動作信号ＡＣＴに従って異なるように構成する。マルチプレクサ２１４は、動作信号ＡＣＴの種類に従ってブロック（ブロック１、ブロック２、．．．、ブロックｎ）の出力信号中１つを選択して出力するので、動作信号ＡＣＴの種類に従って発振器制御信号ｓｕｂ＿ｏｓｃ＿ｅｎが活性化状態を維持する時間が異なることになる。
【００４０】
サブ発振器３１０は、発振器制御信号ｓｕｂ＿ｏｓｃ＿ｅｎが活性化状態にあるときのみ発振信号を出力するので、結局動作信号ＡＣＴに応じてポンピングする電荷量を調節することができるようになる。
【図面の簡単な説明】
【００４１】
【図１】従来の技術に係る電圧発生装置の構成を示すブロック図である。
【図２ａ】従来の技術に係る電圧発生装置の回路図である。
【図２ｂ】従来の技術に係る電圧発生装置の回路図である。
【図３】従来の技術に係る電圧発生装置の動作タイミング図である。
【図４】本発明に係る電圧発生装置の構成を示すブロック図である。
【図５】本発明に係る電圧発生装置の動作タイミング図である。
【図６ａ】図４に示されている感知部の回路図である。
【図６ｂ】図４に示されている動作信号ＡＣＴを出力する動作解析装置のブロック図である。
【図６ｃ】図４に示されている制御器の構成を示すブロック図である。
【図６ｄ】図４に示されている制御器の構成を示すブロック図である。
【符号の説明】
【００４２】
５０   命令ディコーダ
６０   バンク制御部
７０   アドレスバッファ及びディコーダ
１００   感知器
１１０   第１の比較部
１２０   感知部
１３０   第２の比較部
２００   制御器
２１１   遅延回路
２１４   マルチプレクサ
３００   メイン発振器
３１０   サブ発振器
４００   メイン制御ドライバ
４１０   サブ制御ドライバ
５００   メインポンプ
５１０   サブポンプ
６００   加算器
【図１】
2004312985.tif 000006
【図２ａ】
2004312985.tif 000007
【図２ｂ】
2004312985.tif 000008
【図３】
2004312985.tif 000009
【図４】
2004312985.tif 000010
【図５】
2004312985.tif 000011
【図６ａ】
2004312985.tif 000012
【図６ｂ】
2004312985.tif 000013
【図６ｃ】
2004312985.tif 000014
【図６ｄ】
2004312985.tif 000015