(57)【要約】【課題】回路規模を増大することなく、簡単な回路構成で、発振周波数の温度依存性を低減することができ、安定したクロック信号を生成すること。【解決手段】電圧制御発振器１００は、インバータ回路１０２−１〜１０２−Ｎを用いてクロック信号を生成する。任意の１つのインバータ回路１０２は、基板上に形成された１つのＰチャネルトランジスタ１１２と３つのＮチャネルトランジスタ１１４、１１６、１１８とで構成されている。また、各インバータ回路１０２−１〜１０２−Ｎには、温度補償回路１０４−１、１０４−２、…、１０４−Ｎが設けられている。任意の１つの温度補償回路１０４は、１つの抵抗１２０と、１つのＮチャネルトランジスタ１２２（温度補償回路用トランジスタ）とで構成されている。温度補償回路１０４は、周囲温度に応じて基板の電位を制御する。【選択図】      図１
2004312080.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたトランジスタを有するインバータ回路を用いてクロック信号を生成する発振器において、
周囲温度に応じて前記基板の電位を制御する温度補償回路を有することを特徴とする発振器。
【請求項２】
前記温度補償回路は、
電源に接続された抵抗と、
ドレインが前記抵抗に接続され、ゲートがドレインに接続され、およびソースが接地された温度補償回路用トランジスタと、を有し、
前記抵抗と前記温度補償回路用トランジスタとの接続点が前記基板に接続され、
周囲温度に応じた出力電圧を前記基板に印加することを特徴とする請求項１記載の発振器。
【請求項３】
請求項１記載の発振器を有することを特徴とするＰＬＬ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発振器に関し、特に半導体集積回路に内蔵されクロック信号を生成する発振器に関する。
【０００２】
【従来の技術】
半導体集積回路、たとえば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）集積回路においてクロック信号を生成するために、いわゆるリングオシレータ形の電圧制御発振器およびそれを用いたＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路が広く利用されている。リングオシレータ形の電圧制御発振器は、奇数段のインバータ回路（反転増幅器）をリング状に接続して構成されており、各インバータ回路の伝搬遅延時間が短くなるほど発振周波数が高くなる。すなわち、この電圧制御発振器は、制御電圧によって各インバータ回路の伝搬遅延時間を変えることで、発振周波数を制御することが可能な構成になっている。
【０００３】
各インバータ回路の伝搬遅延時間は、各インバータ回路を構成するトランジスタの駆動能力に依存している。そして、トランジスタの駆動能力は周囲温度により変動するため、図３の電圧対発振周波数特性（Ｖ−Ｆ特性）に示すように、電圧制御発振器の発振周波数も温度依存性を有している。したがって、このような電圧制御発振器を用いたＰＬＬ回路には、ロックアップタイム（所望の発振周波数が得られるまでの期間）やジッタ（各種の乱れ）が周囲温度により変動するという問題がある。
【０００４】
この問題に対処するための従来の電圧制御発振器としては、たとえば、特許文献１に記載されたものがある。この電圧制御発振器では、インバータ回路を構成するトランジスタの駆動能力を検出し、この検出結果としてトランジスタの駆動能力が低下している場合はその駆動能力を高めるようにしている。特許文献１には、そのための回路、つまり、トランジスタの駆動能力を検出し、検出結果に応じて駆動能力を制御する回路が開示されている。
【０００５】
【特許文献１】
特開平１１−３３０９２１号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した従来の電圧制御発振器においては、発振周波数の温度依存性を低減するために、トランジスタの駆動能力を検出し制御する回路を用いるため、電圧制御発振器全体の回路構成が複雑になり、回路規模が増大してしまうという問題がある。
【０００７】
なお、電圧制御発振器の発振周波数の温度依存性、ひいてはＰＬＬ回路における周囲温度の変化によるロックアップタイムやジッタの変動を低減する方法としては、上記の回路を用いること以外に、温度依存性が無視できるレベルになるまで回路の設計を行ったり、電源電圧を制御したりすることが考えられる。しかし、前者の方法では、回路の設計の合わせ込みに多大の工数を要するとともに、所望の発振特性を得ることができなくなる場合がある。また、後者の方法では、電源電圧を制御する回路を用いるため、トランジスタの駆動能力を検出し制御する回路を用いる場合と同様に、回路構成が複雑になり、回路規模が増大してしまう。
【０００８】
本発明は、かかる点に鑑みてなされたものであり、回路規模を増大することなく、簡単な回路構成で、発振周波数の温度依存性を低減することができ、安定したクロック信号を生成することができる発振器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の発振器は、基板上に形成されたトランジスタを有するインバータ回路を用いてクロック信号を生成する発振器において、周囲温度に応じて前記基板の電位を制御する温度補償回路を有する構成を採る。たとえば、前記温度補償回路は、電源に接続された抵抗と、ドレインが前記抵抗に接続され、ゲートがドレインに接続され、およびソースが接地された温度補償回路用トランジスタとを有し、前記抵抗と前記温度補償回路用トランジスタとの接続点が前記基板に接続され、周囲温度に応じた出力電圧を前記基板に印加する構成を採る。
【００１０】
この構成によれば、インバータ回路のトランジスタが形成された基板の電位を、たとえば、抵抗および温度補償用トランジスタのみからなる温度補償回路を用いて、周囲温度に応じて制御するため、たとえば、周囲温度の上昇によりインバータ回路のトランジスタの駆動能力が低下する状況であっても、上記のように簡単な温度補償回路を用いて、インバータ回路のトランジスタの駆動能力の低下、ひいては発振周波数の低下を防止することができ、回路規模を増大することなく、簡単な回路構成で、発振周波数の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【００１１】
本発明のＰＬＬ回路は、上記の発振器を有する構成を採る。
【００１２】
この構成によれば、上記の発振器と同様の作用効果をＰＬＬ回路において実現することができる。
【００１３】
【発明の実施の形態】
本発明の骨子は、基板上に形成されたトランジスタを有するインバータ回路を用いてクロック信号を生成する発振器において、周囲温度に応じて基板の電位を制御することにより、簡単な回路構成で、発振周波数の温度依存性を低減することである。
【００１４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１５】
図１は、本発明の一実施の形態に係る電圧制御発振器の要部の構成を示す回路図である。
【００１６】
図１に示す電圧制御発振器は、ＣＭＯＳ集積回路におけるリングオシレータ形の電圧制御発振器であって、奇数（Ｎ）段のインバータ回路１０２−１、１０２−２、…、１０２−Ｎと、各インバータ回路１０２−１〜１０２−Ｎに設けられた温度補償回路１０４−１、１０４−２、…、１０４−Ｎと、電源電圧入力端子１０６と、制御電圧入力端子１０８と、クロック信号出力端子１１０とを有する。各インバータ回路１０２−１〜１０２−Ｎは、基板上に形成され、かつ、リング状に接続されている。また、各温度補償回路１０４−１〜１０４−Ｎも、基板上に形成されている。
【００１７】
なお、各インバータ回路１０２−１〜１０２−Ｎは互いに同様の構成を有するため、以下、任意の１つのインバータ回路を「１０２」と表記する。また、各温度補償回路１０４−１〜１０４−Ｎも互いに同様の構成を有するため、以下、任意の１つの温度補償回路を「１０４」と表記する。
【００１８】
インバータ回路１０２は、１つのＰチャネルトランジスタ１１２と、３つのＮチャネルトランジスタ１１４、１１６、１１８とで構成されている。インバータ回路１０２は上記のように基板上に形成されているため、各トランジスタ１１２〜１１８も基板上に形成されていることになる。また、温度補償回路１０４は、１つの抵抗１２０と、１つのＮチャネルトランジスタ１２２（温度補償回路用トランジスタ）とで構成されている。
【００１９】
インバータ回路１０２は、電源電圧入力端子１０６からの電源電圧および制御電圧入力端子１０８からの制御電圧に基づいて動作する。すなわち、インバータ回路１０２は、前段のインバータ回路の出力信号の極性を反転して次段のインバータ回路に出力する。ただし、１段目のインバータ回路１０２−１は、Ｎ段目のインバータ回路１０２−Ｎの出力信号の極性を反転して２段目のインバータ回路１０２−２に出力する。また、Ｎ段目のインバータ回路１０２−Ｎは、（Ｎ−１）段目のインバータ回路１０２−（Ｎ−１）の出力信号の極性を反転して１段目のインバータ回路１０２−１およびクロック信号出力端子１１０に出力する。
【００２０】
このように奇数（Ｎ）段のインバータ回路１０２−１〜１０２−Ｎによって構成されるリングオシレータでは、制御電圧により発振周波数が変化し、周波数可変のクロック信号が生成される。
【００２１】
一方、温度補償回路１０４は、対応するインバータ回路１０２のトランジスタが形成された基板の電位を周囲温度に応じて制御する。回路の詳細は、後で説明する。
【００２２】
次に、インバータ回路１０２の内部構成について説明する。
【００２３】
インバータ回路１０２において、Ｐチャネルトランジスタ１１２のソースは電源電圧入力端子１０６に接続され、ドレインはＮチャネルトランジスタ１１４のドレインに接続されている。ここでは、Ｐチャネルトランジスタ１１２のドレイン出力、つまり、Ｎチャネルトランジスタ１１４のドレイン出力が、インバータ回路１０２の出力となっている。
【００２４】
また、Ｎチャネルトランジスタ１１４のソースは、他の２つのＮチャネルトランジスタ１１６、１１８の各ドレインに接続されている。Ｎチャネルトランジスタ１１６、１１８のソースは、それぞれ接地されている。Ｐチャネルトランジスタ１１２およびＮチャネルトランジスタ１１４、１１６の各ゲートは、互いに接続されている。ここでは、これらトランジスタ１１２、１１４、１１６のゲート入力が、インバータ回路１０２の入力となっている。Ｎチャネルトランジスタ１１８のゲートは、制御電圧入力端子１０８に接続されている。
【００２５】
なお、本実施の形態では、インバータ回路１０２は、ＰチャネルトランジスタおよびＮチャネルトランジスタを有するＣＭＯＳインバータ回路であるが、インバータ回路１０２の構成はこれに限定されない。
【００２６】
次に、温度補償回路１０４の内部構成について説明する。なお、上記のように、温度補償回路１０４は、インバータ回路１０２に対応して設けられている。
【００２７】
温度補償回路１０４において、抵抗１２０の一端は、電源電圧入力端子１０６に接続されている。抵抗１２０の他端は、Ｎチャネルトランジスタ１２２のドレインに接続されている。抵抗１２０とＮチャネルトランジスタ１２２との接続点１２４は、対応するインバータ回路１０２のＮチャネルトランジスタ１１４の基板の端子に接続されている。Ｎチャネルトランジスタ１２２のゲートは自トランジスタ１２２のドレインに接続され、ソースは接地されている。
【００２８】
なお、温度補償回路１０４の内部構成は、上記の構成に限定されない。たとえば、抵抗１２０の代わりに容量を用いる構成であっても良い。温度補償回路１０４は、簡単な構成で後述する動作を行うものであれば、いかなる構成であっても良い。
【００２９】
次いで、上記構成を有する電圧制御発振器１００におけるインバータ回路１０２および温度補償回路１０４の動作について説明する。
【００３０】
インバータ回路１０２は、上記のようにＰチャネルトランジスタ１１２およびＮチャネルトランジスタ１１４、１１６、１１８で構成されており、制御電圧入力端子１０８に与えられる制御電圧に応じて伝搬遅延時間が変化する。このため、インバータ回路１０２−１〜１０２−Ｎで構成されるリングオシレータは、制御電圧に応じて発振周波数が変化する。たとえば、制御電圧が高くなるほど、各インバータ回路１０２の伝搬遅延時間が短くなり、リングオシレータから出力されるクロック信号の周波数（発振周波数）が高くなる。
【００３１】
上記のように、従来、この発振周波数は周囲温度に依存していた。たとえば、同じ制御電圧の場合、周囲温度が高くなるほど発振周波数は低くなっていた。これに対し、本実施の形態では、温度補償回路１０４を設けることにより、周囲温度の変動による発振周波数のばらつきを補償し、ひいては、電圧制御発振器から発振されるクロック信号の周波数を安定化させることができる。
【００３２】
すなわち、温度補償回路１０４は、周囲温度が上昇するとＮチャネルトランジスタ１１８の閾値電圧が上昇するという性質を有する。このため、周囲温度が上昇すると、Ｎチャネルトランジスタ１１８の駆動能力が低下し、これにより、Ｎチャネルトランジスタ１１８のオン抵抗（導通時のトランジスタ内部抵抗）が上昇する。このため、温度補償回路１０４における抵抗１２０とＮチャネルトランジスタ１１８との抵抗分圧によって、接続点１２４の出力電圧が高くなる。
【００３３】
そして、接続点１２４の出力電圧は、インバータ回路１０２のＮチャネルトランジスタ１１４の基板に印加されるため、Ｎチャネルトランジスタ１１４の基板電位が上昇する。これにより、Ｎチャネルトランジスタ１１４の閾値電圧が低下し、駆動能力が高くなる。そして、Ｎチャネルトランジスタ１１４の駆動能力が高くなると、インバータ回路１０２の伝搬遅延時間が短縮される。インバータ回路１０２の伝搬遅延時間が短くなった場合は電圧制御発振器１００の発振周波数が上昇する。したがって、温度上昇に伴う電圧制御発振器１００の発振周波数の低下が、温度補償回路１０４の出力電圧の上昇に伴う電圧制御発振器１００の発振周波数の上昇によって相殺されることになる。
【００３４】
これに対し、周囲温度が低くなった場合には、周囲温度が高くなった上記の場合と逆の動作を行い、温度低下に伴う電圧制御発振器１００の発振周波数の上昇が、温度補償回路１０４の出力電圧の低下に伴う電圧制御発振器１００の発振周波数の低下によって相殺されることになる。
【００３５】
この結果、本実施の形態の電圧制御発振器１００では、発振周波数の温度依存性が低減されることになる。
【００３６】
次いで、上記構成を有する電圧制御発振器１００を用いたＰＬＬ回路について説明する。図２は、図１の電圧制御発振器１００を有するＰＬＬ回路の構成の一例を示すブロック図である。
【００３７】
図２に示すＰＬＬ回路１５０は、図１の電圧制御発振器１００、分周器１５２、位相比較器１５４、チャージポンプ１５６、およびローパスフィルタ１５８を有する。
【００３８】
位相比較器１５４では、外部から入力された基準クロック信号と、電圧制御発振器１００から出力されたクロック信号を任意の周波数に分周したクロック信号との位相を比較し、位相差に応じた出力をチャージポンプ１５６に供給する。
【００３９】
そして、チャージポンプ１５６では、位相比較器１５４からの出力に応じた電圧を生成し、ローパスフィルタ１５８に出力する。
【００４０】
そして、ローパスフィルタ１５８では、チャージポンプ１５６からの電圧を平滑化し、制御電圧として電圧制御発振器１００の制御電圧入力端子１０８に供給する。
【００４１】
そして、電圧制御発振器１００では、ローパスフィルタ１５８からの制御電圧に従って上記の動作を行い、クロック信号を出力（発振）する。
【００４２】
そして、分周器１５２では、電圧制御発振器１００からのクロック信号を任意の周波数に分周する。
【００４３】
このように、本実施の形態によれば、抵抗１２０およびＮチャネルトランジスタ１２２からなる温度補償回路１０４を設け、周囲温度に応じてインバータ回路１０２のＮチャネルトランジスタ１１４が形成された基板の電位を制御するため、たとえば、周囲温度の上昇によりインバータ回路のトランジスタの駆動能力が低下する状況であっても、上記のような簡単な温度補償回路１０４を用いて発振周波数の低下を防止することができる。このため、回路規模を増大することなく、簡単な回路構成で、電圧対発振周波数特性の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【００４４】
また、本実施の形態によれば、抵抗１２０およびＮチャネルトランジスタ１２２を用いて周囲温度に応じた電圧を生成してインバータ回路１０２のＮチャネルトランジスタ１１４が形成された基板に印加するため、回路規模を増大することなく、簡単な回路構成で、電圧対発振周波数特性の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【００４５】
また、本実施の形態によれば、上記の電圧制御発振器１００と同様の作用効果をＰＬＬ回路において実現することができる。
【００４６】
なお、本実施の形態では、温度補償回路１０４を電圧制御発振器に適用した場合について説明したが、これに限定されるわけではなく、本発明は、電圧制御型ではないリングオシレータに適用することも可能である。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、回路規模を増大することなく、簡単な回路構成で、発振周波数の温度依存性を低減することができ、安定したクロック信号を生成することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る電圧制御発振器の要部の構成を示す回路図
【図２】図１の電圧制御発振器を有するＰＬＬ回路の構成の一例を示すブロック図
【図３】従来の電圧制御発振器の電圧対発振周波数特性を示す図
【符号の説明】
１００  電圧制御発振器
１０２−１、１０２−２、…、１０２−Ｎ  インバータ回路
１０４−１、１０４−２、…、１０４−Ｎ  温度補償回路
１１２  Ｐチャネルトランジスタ
１１４、１１６、１１８、１２２  Ｎチャネルトランジスタ
１２０  抵抗
１２４  接続点
１５０  ＰＬＬ回路
１５２  分周器
１５４  位相比較器
１５６  チャージポンプ
１５８  ローパスフィルタ
【図１】
2004312080.tif 000003
【図２】
2004312080.tif 000004
【図３】
2004312080.tif 000005