(57)【要約】【課題】  低コストかつ高性能な縦型MOSFETの実現を可能とする製造方法を提供することを目的とする。【解決手段】  半導体基板に不純物をイオン注入し熱酸化することにより、トレンチ溝と半導体基板平坦部とにより形成される形状を滑らかにするものである。これによりゲート絶縁膜耐圧が向上する。さらに、本発明の半導体装置の製造方法は、トレンチ溝を形成し前記トレンチ溝にゲート電極形成後にソースとなるN＋拡散層を形成しているため、N＋拡散層の再拡散によるソース及びドレイン間リーク電流が増大しない。【選択図】    図１
2004304155.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型の半導体基板に第二導電型の半導体層を形成する工程と、前記第二導電型の半導体層内に不純物を導入する工程と、前記第二導電型の半導体層を貫通して前記第一導電型半導体基板に達するトレンチ溝を形成する工程と、前記第一導電型の半導体基板表面及び前記第二導電型の半導体層表面及び前記トレンチ溝の側部および底部に絶縁膜を形成する工程と、前記トレンチ溝内にゲート電極を形成する工程と、前記第二導電型の半導体層内に第一導電型の高濃度層を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する不純物は、第一導電型の不純物である請求項１記載の半導体装置の製造方法。
【請求項３】
前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する第一導電型の不純物は、砒素またはリンである請求項１記載の半導体装置の製造方法。
【請求項４】
前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する不純物は、不活性元素である請求項１記載の半導体装置の製造方法。
【請求項５】
前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する第一導電型の不純物は、アルゴンである請求項１記載の半導体装置の製造方法。
【請求項６】
前記第一導電型の半導体基板に形成した第二導電型の半導体層内に不純物を導入する工程は、イオン注入法である請求項１記載の半導体装置の製造方法。
【請求項７】
前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する第一導電型の不純物濃度は、１×１０17atoms／cm3〜１×１０18atoms／cm3である請求項１、２若しくは３記載の半導体装置の製造方法。
【請求項８】
前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する不活性体濃度は、５×１０17atoms／cm3〜１×１０18atoms／cm3である請求項１、４若しくは５記載の半導体装置の製造方法。
【請求項９】
前記第一導電型の半導体基板表面及び前記第二導電型の半導体層表面及び前記トレンチ溝の側部および底部に絶縁膜を形成する工程は、熱酸化法である請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法において、特にトレンチ構造を有する縦型MOSFETの製造方法に関する。
【背景技術】
【０００２】
従来技術について、縦型MOSFETである図５を基に説明する。半導体基板は、表面にP−型拡散層３を有し、その下部にN−型半導体基板２、更にその下にN＋型半導体基板１とを有する。トレンチ溝６がP−型拡散層３を超えてN−型半導体基板２に達する深さに形成されている。そのトレンチ溝６表面にはゲート絶縁膜７が形成され、さらにその内部は多結晶シリコン等からなるゲート電極８が埋設されている。そして、P−型拡散層３内にN+型拡散層５が設けられている（例えば、特許文献１参照）。
【０００３】
図５の縦型MOSFETにおいては、ドレインとなるN＋半導体基板１(高濃度ドレイン)及びN−半導体基板２(低濃度ドレイン)とソースとなるN＋型拡散層５との間に、ゲート電極８に所定の閾値以上の電圧を与えることでP−型拡散層３内のトレンチ溝に沿ってN型の反転層が形成され、電流路が形成される。これにより、縦型MOSFETのソース及びドレイン間がオン状態となり、ゲート電極８の電圧を閾値以下とすることで、P−拡散層３のN型の反転層がなくなり、縦型MOSFETのソース及びドレイン間がオフ状態となる。この構造の縦型MOSFETは、トレンチ溝６に沿って縦型の電流経路が形成されることから、プレーナ型のMOSFETと比較して、電流経路の面積が格段に拡大され、そのオン抵抗を小さくすることができるという利点が生じる。
【０００４】
次に、図５の縦型MOSFETの製造方法の概略について説明する。まず、表面にN−型半導体基板２を有するN＋型半導体基板１を準備し、表面にP−型拡散層３を、例えばイオン注入法により形成する。そして、次にN＋型拡散層５を、例えばイオン注入法により形成する。そして、次にN＋型拡散層５の中央部分を貫通するように、P−拡散層３からN−型半導体基板２の深さに達するトレンチ溝６を形成する。そして、トレンチ溝６の内部にゲート酸化膜７を形成し、多結晶シリコンをトレンチ溝６に埋設しゲート電極８を形成する。
【特許文献１】特開平３−２３８８７０号公報（第２頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の従来の製造方法による半導体装置において、以下の問題がある。N＋型拡散層５を形成してからトレンチ溝６を形成し、その後結晶欠陥回復のための熱処理やゲート絶縁膜７を形成するための熱処理、ゲート電極８を形成するためのCVD熱処理等の各種熱処理が必要である。このため、各種熱処理によりN＋型拡散層５が再拡散し、ソースおよびドレイン間のリーク電流が大きくなるという問題がある。
【０００６】
上述した問題は、トレンチ溝６、ゲート絶縁膜７、ゲート電極８形成後に、N＋拡散層５を、例えばイオン注入法で形成することにより解決できるが、トレンチ溝６とN＋拡散層５の平坦部とがほぼ直角になるため、この部分ではゲート絶縁膜応力集中、ゲート電界集中が発生し、ゲート絶縁膜耐圧が低下するという問題がある。
【０００７】
ゲート絶縁膜耐圧低下はトレンチ溝６をテーパーエッチングすることにより解決できるが、縦型MOSFET面積が増大するという問題がある。
【０００８】
本発明は以上のような点に着目してなされたもので、高性能な半導体装置の実現を可能とする製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は次の手段を用いた。
（１）第一導電型の半導体基板に第二導電型の半導体層を形成する工程と、前記第二導電型の半導体層内に不純物を導入する工程と、前記第二導電型の半導体層を貫通して前記第一導電型半導体基板に達するトレンチ溝を形成する工程と、前記第一導電型の半導体基板表面及び前記第二導電型の半導体層表面及び前記トレンチ溝の側部および底部に絶縁膜を形成する工程と、前記トレンチ溝内にゲート電極を形成する工程と、前記第二導電型の半導体層内に第一導電型の高濃度層を形成する工程を有する半導体装置の製造方法とした。
（２）前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する不純物は、第一導電型の不純物である半導体装置の製造方法とした。
（３）前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する第一導電型の不純物は、砒素またはリンである半導体装置の製造方法とした。
（４）前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する不純物は、不活性元素である半導体装置の製造方法とした。
（５）前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する第一導電型の不純物は、アルゴンである半導体装置の製造方法とした。
（６）前記第一導電型の半導体基板に形成した第二導電型の半導体層内に不純物を導入する工程は、イオン注入法である半導体装置の製造方法とした。
（７）前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する第一導電型の不純物濃度は、１×１０17atoms／cm3〜１×１０18atoms／cm3である半導体装置の製造方法とした。
（８）前記第一導電型の半導体基板に形成した第二導電型の半導体層内に導入する不活性体濃度は、５×１０17atoms／cm3〜１×１０18atoms／cm3である半導体装置の製造方法とした。
（９）前記第一導電型の半導体基板表面及び前記第二導電型の半導体層表面及び前記トレンチ溝の側部および底部に絶縁膜を形成する工程は、熱酸化法である半導体装置の製造方法とした。
【発明の効果】
【００１０】
上述したように、本発明は縦型MOSFETの製造方法において、半導体基板に不純物をイオン注入し熱酸化することにより、トレンチ溝と半導体基板平坦部とにより形成される形状を滑らかにするものである。これによりゲート絶縁膜耐圧が向上する。さらに、本発明の半導体装置の製造方法は、トレンチ溝を形成し前記トレンチ溝にゲート電極形成後にソースとなるN＋拡散層を形成しているため、N＋拡散層の再拡散によるソース及びドレイン間リーク電流が増大しない。
【００１１】
本発明の半導体装置の製造方法により、低コストかつ高性能な半導体装置を実現することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施するための最良の形態を図面に基づいて説明する。
【実施例１】
【００１３】
図１は本発明の半導体装置の製造方法の第一の実施例を示す模式的断面フローである。図１（ａ）において、N＋型半導体基板１、例えば砒素添加した抵抗率１ｍΩcm〜１０mΩcmの不純物濃度の半導体基板上に、N−半導体基板２、例えばリン添加した抵抗率０．１Ωcm〜１Ωcmの不純物濃度の半導体基板が形成されており、N−半導体基板２にP−拡散層３、例えばボロンを１×１０16atoms／cm3〜１×１０18atoms／cm3の不純物濃度でイオン注入する。イオン注入後、P−拡散層３を所望の深さに拡散させるための熱処理を行う。前記熱処理後にN−拡散層４を形成するためのフォトレジスト９を形成し、第一導電型の不純物を、例えば砒素を１×１０17atoms／cm3〜１×１０18atoms／cm3の濃度でイオン注入する。これにより、N−拡散層４が形成される。
【００１４】
図１（ｂ）において、フォトレジスト９を剥離し、トレンチ溝６形成後にトレンチ溝形成による欠陥層を除去するための熱酸化を行う。N−拡散層４部分はN−拡散層形成のためのイオン注入時に導入された欠陥により増速酸化される。
【００１５】
図１（ｃ）において、前記熱酸化により形成された酸化膜を除去することによりトレンチ溝形成による欠陥除去とともに、トレンチ溝６とN−拡散層４を含むP−拡散層３の平坦部が滑らかな形状となる。その後、ゲート絶縁膜７を、例えばDry酸化雰囲気で１００〜１０００Åの膜厚で形成する。次に、トレンチ溝６に、例えば多結晶シリコンをCVD法により埋設し、前記多結晶シリコンにリンまたはボロンをドープすることで導電化する。次に、前記多結晶シリコンをエッチバックする。これにより、ゲート電極８が形成される。その後、N＋拡散層５形成のためのフォトレジストを形成し、不純物を、例えば砒素を５×１０19atoms／cm3の濃度でイオン注入する。
【００１６】
以上の工程により、ソース及びドレイン間のリーク電流を抑制し、かつゲート絶縁耐圧を向上させた縦型MOSFETを面積増大することなく製造することが可能となる。
本発明の半導体装置の製造方法は、トレンチ溝を形成し前記トレンチ溝にゲート電極を形成した後にソースとなるN＋拡散層を形成しているため、N＋拡散層の再拡散によるソース及びドレイン間リーク電流増大の問題がない。
【００１７】
また、図２にN−拡散層４を形成するための不純物濃度と縦型MOSFET耐圧との関係を示す。図２に示すように、N−拡散層４濃度と縦型MOSFET耐圧との関係において最適値が存在していることから、N−拡散層４濃度は１×１０17atoms／cm3〜１×１０18atoms／cm3が好ましい。さらに、最終的にN−拡散層４はN＋拡散層５内に形成されるため、N−拡散層４形成による縦型MOSFETへの電気的な影響はない。
【実施例２】
【００１８】
図３は本発明の半導体装置の製造方法の第二の実施例を示す模式的断面フローである。図３（ａ）において、N＋型半導体基板１、例えば砒素添加した抵抗率１ｍΩcm〜１０mΩcmの不純物濃度の半導体基板上に、N−半導体基板２、例えばリン添加した抵抗率０．１Ωcm〜１Ωcmの不純物濃度の半導体基板が形成されており、N−半導体基板２にP−拡散層３、例えばボロンを１×１０16atoms／cm3〜１×１０18atoms／cm3の不純物濃度でイオン注入する。イオン注入後、P−拡散層３を所望の深さに拡散させるための熱処理を行う。前記熱処理後に拡散層１２を形成するためのフォトレジスト９を形成し、不活性元素、例えばアルゴンを５×１０1 7atoms／cm3〜１×１０18atoms／cm3の濃度でイオン注入する。これにより、拡散層１２が形成される。
【００１９】
図３（ｂ）において、フォトレジスト９を剥離し、トレンチ溝６形成後にトレンチ溝形成による欠陥層を除去するための熱酸化を行う。拡散層１２部分は拡散層形成のためのイオン注入時に導入された欠陥により増速酸化される。
【００２０】
図３（ｃ）において、前記熱酸化により形成された酸化膜を除去することによりトレンチ溝形成による欠陥除去とともに、トレンチ溝６と拡散層１２を含むP−拡散層３の平坦部が滑らかな形状となる。その後、ゲート絶縁膜７を、例えばDry酸化雰囲気で１００〜１０００Åの膜厚で形成する。次に、トレンチ溝６に、例えば多結晶シリコンをCVD法により埋設し、前記多結晶シリコンにリンまたはボロンをドープすることで導電化する。次に、前記多結晶シリコンをエッチバックする。これにより、ゲート電極８が形成される。その後、N＋拡散層５形成のためのフォトレジストを形成し、不純物、例えば砒素を５×１０19atoms／cm3の濃度でイオン注入する。
【００２１】
以上の工程により、ソース及びドレイン間のリーク電流を抑制し、かつゲート絶縁耐圧を向上させた縦型MOSFETを面積増大することなく製造することが可能となる。
本発明の半導体装置の製造方法は、トレンチ溝を形成し前記トレンチ溝にゲート電極を形成した後にソースとなるN＋拡散層を形成しているため、N＋拡散層の再拡散によるソース及びドレイン間リーク電流増大の問題がない。
【００２２】
また、図４に拡散層１２を形成するためのアルゴン濃度と縦型MOSFET耐圧との関係を示す。図４に示すように、拡散層１２濃度と縦型MOSFET耐圧との関係において飽和特性を示していることから、拡散層１２濃度は５×１０17atoms／cm3以上が好ましい。さらに、最終的に拡散層１２はN＋拡散層５内に形成されるため、拡散層１２形成による縦型MOSFETへの電気的な影響はない。
【００２３】
なお、以上説明したのは本発明の一実施形態に過ぎないものであり、本発明の趣旨を逸脱することなく、このほかにも種々変形した実施形態が考えられることは言うまでもない。例えば、本発明の第一及び第二の実施例においてはNチャネル縦型MOSFETについて説明したが、Pチャネル縦型MOSFETについては各半導体基板や各拡散層の極性を変えれば良い。
【図面の簡単な説明】
【００２４】
【図１】本発明の半導体装置の製造方法の第一の実施例を示す模式的断面フローである。
【図２】N−拡散層濃度と縦型MOSFET耐圧との関係を示す図である。
【図３】本発明の半導体装置の製造方法の第二の実施例を示す模式的断面フローである。
【図４】アルゴン濃度と縦型MOSFET耐圧との関係を示す図である。
【図５】従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
【００２５】
１  N＋型半導体基板
２  N−型半導体基板
３  P−拡散層
４  N−拡散層
５  N＋拡散層
６  トレンチ溝
７  ゲート絶縁膜
８  ゲート電極
９  フォトレジスト
１０  保護酸化膜
１１  熱酸化膜
１２  拡散層
【図１】
2004304155.tif 000003
【図２】
2004304155.tif 000004
【図３】
2004304155.tif 000005
【図４】
2004304155.tif 000006
【図５】
2004304155.tif 000007