(57)【要約】【課題】リアクタを設けることなく、制御パルスのパルス幅や周波数を安定化させること。出力電圧を好適に安定化させること。【解決手段】コンデンサ３６，３８に発生する電圧をデジタル値へ変換するＡＤコンバータ４３と、一対の他の接続端子２２，２２から出力される電圧の目標値を記憶する目標値レジスタ４６と、ＡＤコンバータ４４が出力するデジタル値と目標値とを比較する比較手段４５と、トランジスタ２４，２５，２６，２７のゲートに接続されるＤＡコンバータ４８と、ＤＡコンバータ４８から、トランジスタ２４，２５，２６，２７をオン状態とオフ状態との間で切り替える制御パルスを出力させる制御パルス発生手段５０と、比較手段４５の比較結果に基づいて、ＤＡコンバータ４８からの制御パルスの出力を許可あるいは禁止し、これによりコンデンサ３６，３８の出力電圧が目標値に収束するように制御する出力制御手段５１と、を有する。【選択図】  図２
2004297939.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧が入力される一対の接続端子と、
上記一対の接続端子の間に接続されるトランジスタと、
上記トランジスタをオン状態とオフ状態との間で切り替える制御手段と、
上記トランジスタがオン状態とオフ状態との間で切り替わることで電圧を発生する電圧発生コイルと、
上記電圧発生コイルの両端に接続される一対の他の接続端子と、
上記一対の他の接続端子の間に接続されるコンデンサと、を備え、
上記制御手段は、
上記コンデンサに発生する電圧をデジタル値へ変換するＡＤコンバータと、
上記一対の他の接続端子から出力される電圧の目標値を記憶する目標値レジスタと、
上記ＡＤコンバータが出力する上記デジタル値と上記目標値とを比較する比較手段と、
上記トランジスタのゲートに接続されるＤＡコンバータと、
上記ＤＡコンバータから、上記トランジスタをオン状態とオフ状態との間で切り替える制御パルスを出力させる制御パルス発生手段と、
上記比較手段において上記デジタル値が上記目標値よりも小さいと判断された場合には、上記ＤＡコンバータからの上記制御パルスの出力を許可し、上記比較手段において上記デジタル値が上記目標値以上であると判断された場合には、上記ＤＡコンバータからの上記制御パルスの出力を禁止する出力制御手段と、を有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
直流電圧が入力される一対の接続端子と、
上記一対の接続端子の間に接続されるトランジスタと、
上記トランジスタをオン状態とオフ状態との間で切り替える制御手段と、
上記トランジスタがオン状態とオフ状態との間で切り替わることで電圧を発生する電圧発生コイルと、
上記電圧発生コイルの両端に接続される一対の他の接続端子と、
上記一対の他の接続端子の間に接続されるコンデンサと、を備え、
上記制御手段は、
上記コンデンサに発生する電圧をデジタル値へ変換するＡＤコンバータと、
上記一対の他の接続端子から出力される電圧の目標値を記憶する目標値レジスタと、
上記ＡＤコンバータが出力する上記デジタル値と上記目標値とを比較する比較手段と、
上記トランジスタのゲートに接続されるＤＡコンバータと、
上記ＤＡコンバータから、上記トランジスタをオン状態とオフ状態との間で切り替える制御パルスを出力させる制御パルス発生手段と、
上記比較手段の上記比較結果に基づいて、上記ＤＡコンバータからの上記制御パルスの出力を許可あるいは禁止し、これにより上記コンデンサの出力電圧が上記目標値に収束するように制御する出力制御手段と、を有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
前記ＤＣ／ＤＣコンバータは、前記デジタル値の前記目標値に対する誤差値の範囲毎に、異なる波形パターンが対応付けられた波形パターンテーブルを備え、
前記比較手段は、前記デジタル値の前記目標値に対する誤差値を演算し、
前記出力制御手段は、上記比較手段が演算した誤差値が、上記波形パターンテーブルのどの誤差値の範囲に入るかを判断し、その範囲に対応付けられている波形パターンを選択し、
前記制御パルス発生手段は、上記選択された波形パターンの波形を、前記ＤＡコンバータから出力させることを特徴とする請求項２記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記波形パターンテーブルには、前記ＡＤコンバータのサンプリング周期の間に、制御パルスを１つだけ生成する波形パターンが含まれていることを特徴とする請求項３記載のＤＣ／ＤＣコンバータ。
【請求項５】
一対の接続端子および一対の他の接続端子を備える請求項１から４の中のいずれか１項記載のＤＣ／ＤＣコンバータと、
上記一対の接続端子の間に接続されるバッテリと、
上記一対の他の接続端子が接続されるＤＣ／ＡＣインバータと、を備え、
交流電力に異常がある場合には、上記ＤＣ／ＡＣインバータから出力される直流電圧を上記ＤＣ／ＡＣインバータで交流電力へ変換して出力することを特徴とする無停電電源装置。
【請求項６】
交流電源が接続される一対の入力端子と、
上記一対の入力端子が接続されるＡＣ／ＤＣコンバータと、
上記ＡＣ／ＤＣコンバータの出力が接続されるＤＣ／ＡＣインバータと、
バッテリと、
上記ＡＣ／ＤＣコンバータの出力が接続され、上記バッテリを充電するチャージャと、
上記バッテリと上記ＤＣ／ＡＣインバータとの間に接続される請求項３記載のＤＣ／ＤＣコンバータと、
上記ＡＣ／ＤＣコンバータ、上記ＤＣ／ＡＣインバータ、上記チャージャおよび上記ＤＣ／ＤＣコンバータの動作を制御する制御本体と、を備える無停電電源装置であって、
上記ＤＣ／ＤＣコンバータにおける制御パルスの生成処理と、上記ＡＣ／ＤＣコンバータにおける制御パルスの生成処理と、上記ＤＣ／ＡＣインバータにおける制御パルスの生成処理と、上記チャージャにおける制御パルスの生成処理と、上記制御本体による制御とを、１つのマイクロコンピュータで実現することを特徴とする無停電電源装置。
【請求項７】
一対の接続端子および一対の他の接続端子を備える請求項１から４の中のいずれか１項記載のＤＣ／ＤＣコンバータと、
交流電圧を直流電圧へ変換し、上記一対の接続端子へ出力する整流回路と、を備えることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流電圧から他の電圧値の直流電圧を生成するＤＣ／ＤＣコンバータ、無停電電源装置およびスイッチング電源装置に関する。
【０００２】
【従来の技術】
図７は、特許文献１で開示されるＤＣ／ＤＣコンバータの回路図である。特許文献１に記載されるＤＣ／ＤＣコンバータでは、バッテリ１０１およびトランスの一次側コイル１０２に接続されているＦＥＴ１０３へ、パルス幅制御ＩＣ１０４が制御パルスを出力する。これにより、トランスの二次側コイル１０５に電圧が発生する。二次側コイル１０５は、リアクタ１０６およびコンデンサ１０７に接続されている。トランスの二次側コイル１０５に発生する電圧でコンデンサ１０７は充電される。コンデンサ１０７の充電電圧が、直流電圧として一対の出力端子１０８，１０８から出力される。
【０００３】
【特許文献１】
特開２０００−５０６２４号公報（発明の実施の形態の欄、図１）
【０００４】
【発明が解決しようとする課題】
従来のＤＣ／ＤＣコンバータは、上記特許文献１に例示されるように、出力電圧と、オシレータ（ＯＳＣ）が発生する三角波との波形演算に基づいて、制御パルスのパルス幅を制御し、これにより、出力電圧が所望の電圧となるように制御している。つまり、従来のＤＣ／ＤＣコンバータは、アナログ的な波形同士の比較に基づいて、制御パルスを生成している。
【０００５】
このようなアナログ的な制御方式の場合、出力電圧が制御系の応答速度よりも早く変化してしまうと、それに追従して制御することができない。また、追従して制御できるような変化の早さであったとしても、制御パルスのパルス幅や周波数を安定化させることはできず、ひいては、出力電圧を好適に安定化させることはできない。
【０００６】
そのため、従来のＤＣ／ＤＣコンバータでは、実機レベルでは必ずと言っても良いほど、電圧を発生する二次側コイル１０５と、検出位置である一対の出力端子１０８，１０８との間に、コンデンサ１０７とリアクタ１０６とで構成されるＬＣフィルタが設けられている。
【０００７】
ＬＣフィルタを設けることで、ＦＥＴ１０３のスイッチング制御に基づいて、二次側コイル１０５に急峻に変化する電圧が発生してしまうにもかかわらず、この電圧の急峻な変化を平均化し、その平均化された電圧に基づいて制御をすることができる。これにより、制御パルスのパルス幅や周波数を安定化させ、ひいては、出力電圧を好適に安定化させることができる。
【０００８】
しかしながら、二次側コイル１０５と、一対の出力端子１０８，１０８との間に、ＬＣフィルタを設けると、以下のような、あまり好ましくない弊害が生じる。
【０００９】
第一に、リアクタ１０６とコンデンサ１０７とを設けることで、ＤＣ／ＤＣコンバータの回路素子数が増加してしまう。また、ＤＣ／ＤＣコンバータの大きさも大きくなってしまう。
【００１０】
第二に、リアクタ１０６では電力の損失が発生する。その結果、ＤＣ／ＤＣコンバータの電力変換効率が下がってしまう。ＤＣ／ＤＣコンバータの電力変換効率を一定以上に上げることができなくなってしまう。
【００１１】
第三に、リアクタ１０６とコンデンサ１０７とで構成されるＬＣフィルタは、制御系の閉ループ内に配設される。そして、ＬＣフィルタは、二次遅れ成分を発生する。その結果、ＬＣフィルタによって発振してしまわないように、制御系の閉ループの安定化設計が必要となる。
【００１２】
第四に、ＬＣフィルタを設けて検出電圧を平均化したとしても、微視的に見れば、検出電圧には、わずかなリップル成分が含まれている。そして、無負荷に近い軽負荷の状況では、このわずかなリップル成分によって、検出電圧が０Ｖ以下となってしまうことがあり得る。この場合、リアクタ１０６には、電流が連続的に流れなくなってしまう。そして、このようなリアクタ電流が不連続となる状況が発生しないように、無負荷に近い状態でも、リアクタ１０６に電流が流れつづけるように、コンデンサ１０７と並列に、ダミー負荷としての抵抗素子を接続する必要が生じる。その結果、ＤＣ／ＤＣコンバータの電力変換効率は、さらに低下してしまう。
【００１３】
本発明は、以上の課題を解決するものであり、リアクタを設けることなく、制御パルスのパルス幅や周波数を安定化させ、ひいては、出力電圧を好適に安定化させることができるＤＣ／ＤＣコンバータ、無停電電源装置およびスイッチング電源装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係るＤＣ／ＤＣコンバータは、直流電圧が入力される一対の接続端子と、一対の接続端子の間に接続されるトランジスタと、トランジスタをオン状態とオフ状態との間で切り替える制御手段と、トランジスタがオン状態とオフ状態との間で切り替わることで電圧を発生する電圧発生コイルと、電圧発生コイルの両端に接続される一対の他の接続端子と、一対の他の接続端子の間に接続されるコンデンサと、を備え、制御手段は、コンデンサに発生する電圧をデジタル値へ変換するＡＤコンバータと、一対の他の接続端子から出力される電圧の目標値を記憶する目標値レジスタと、ＡＤコンバータが出力するデジタル値と目標値とを比較する比較手段と、トランジスタのゲートに接続されるＤＡコンバータと、ＤＡコンバータから、トランジスタをオン状態とオフ状態との間で切り替える制御パルスを出力させる制御パルス発生手段と、比較手段においてデジタル値が目標値よりも小さいと判断された場合には、ＤＡコンバータからの制御パルスの出力を許可し、比較手段においてデジタル値が目標値以上であると判断された場合には、ＤＡコンバータからの制御パルスの出力を禁止する出力制御手段と、を有するものである。
【００１５】
このＤＣ／ＤＣコンバータは、トランジスタがオン状態とオフ状態との間で切り替わることで、コンデンサに電圧が発生する。このコンデンサに発生する電圧をデジタル値へ変換し、このデジタル値と出力電圧の目標値とを比較する。そして、比較手段においてデジタル値が目標値よりも小さいと判断された場合には、ＤＡコンバータからトランジスタへ制御パルスが出力される。逆に、比較手段においてデジタル値が目標値以上であると判断された場合には、ＤＡコンバータからトランジスタへの制御パルスの出力が禁止される。
【００１６】
したがって、コンデンサの出力電圧が、目標値よりも小さい場合には、制御パルスが出力され続け、これによりコンデンサの出力電圧が目標値に近づいてゆく。逆に、コンデンサの出力電圧が、目標値以上である場合には、制御パルスの出力が禁止され続け、一対の他の接続端子の間に接続される負荷がコンデンサの蓄電電力を消費することで、コンデンサの出力電圧が目標値まで下がってゆく。これにより、コンデンサの出力電圧は、目標値に収束する。
【００１７】
また、コンデンサに発生する電圧は、ＡＤコンバータで、サンプリングされる。このサンプリングされたデジタル値に基づいて制御パルスが生成される。したがって、ＦＥＴのスイッチング制御に基づいて二次側コイルに急峻に変化する電圧が発生してしまうにもかかわらず、急峻に変化する電圧の瞬時値をサンプリングし、そのサンプリングされたデジタル値に基づいて、制御をすることができる。これにより、リアクタを設けることなく、制御パルスのパルス幅や周波数を安定化させ、ひいては、出力電圧を好適に安定化させることができる。
【００１８】
本発明に係る他のＤＣ／ＤＣコンバータは、直流電圧が入力される一対の接続端子と、一対の接続端子の間に接続されるトランジスタと、トランジスタをオン状態とオフ状態との間で切り替える制御手段と、トランジスタがオン状態とオフ状態との間で切り替わることで電圧を発生する電圧発生コイルと、電圧発生コイルの両端に接続される一対の他の接続端子と、一対の他の接続端子の間に接続されるコンデンサと、を備え、制御手段は、コンデンサに発生する電圧をデジタル値へ変換するＡＤコンバータと、一対の他の接続端子から出力される電圧の目標値を記憶する目標値レジスタと、ＡＤコンバータが出力するデジタル値と目標値とを比較する比較手段と、トランジスタのゲートに接続されるＤＡコンバータと、ＤＡコンバータから、トランジスタをオン状態とオフ状態との間で切り替える制御パルスを出力させる制御パルス発生手段と、比較手段の比較結果に基づいて、ＤＡコンバータからの制御パルスの出力を許可あるいは禁止し、これによりコンデンサの出力電圧が目標値に収束するように制御する出力制御手段と、を有するものである。
【００１９】
このＤＣ／ＤＣコンバータは、トランジスタがオン状態とオフ状態との間で切り替わることで、コンデンサに電圧が発生する。このコンデンサに発生する電圧をデジタル値へ変換し、このデジタル値と出力電圧の目標値とを比較する。そして、比較手段の比較結果に基づいて、ＤＡコンバータからの制御パルスの出力が許可あるいは禁止される。これにより、コンデンサの出力電圧は、目標値に収束する。
【００２０】
また、コンデンサに発生する電圧は、ＡＤコンバータで、サンプリングされる。このサンプリングされたデジタル値に基づいて制御パルスが生成される。したがって、ＦＥＴのスイッチング制御に基づいて二次側コイルに急峻に変化する電圧が発生してしまうにもかかわらず、急峻に変化する電圧の瞬時値をサンプリングし、そのサンプリングされたデジタル値に基づいて、制御をすることができる。これにより、リアクタを設けることなく、制御パルスのパルス幅や周波数を安定化させ、ひいては、出力電圧を好適に安定化させることができる。
【００２１】
本発明に係る他のＤＣ／ＤＣコンバータは、さらに、ＤＣ／ＤＣコンバータは、デジタル値の目標値に対する誤差値の範囲毎に、異なる波形パターンが対応付けられた波形パターンテーブルを備え、比較手段は、デジタル値の目標値に対する誤差値を演算し、出力制御手段は、比較手段が演算した誤差値が、波形パターンテーブルのどの誤差値の範囲に入るかを判断し、その範囲に対応付けられている波形パターンを選択し、制御パルス発生手段は、選択された波形パターンの波形を、ＤＡコンバータから出力させるものである。
【００２２】
この構成を採用すれば、ＡＤコンバータのサンプリング周期を、ＤＡコンバータの制御パルスの周期よりも長くしたとしても、ＤＣ／ＤＣコンバータの出力電圧の品質低下を抑制することができる。
【００２３】
本発明に係る他のＤＣ／ＤＣコンバータは、さらに、波形パターンテーブルには、ＡＤコンバータのサンプリング周期の間に、制御パルスを１つだけ生成する波形パターンが含まれているものである。
【００２４】
この構成を採用すれば、ＡＤコンバータのサンプリング周期を、ＤＡコンバータの制御パルスの周期よりも長くしたとしても、ＤＣ／ＤＣコンバータの出力電圧の品質低下を防止することができる。
【００２５】
本発明に係る無停電電源装置は、一対の接続端子および一対の他の接続端子を備える上述するいずれか１つのＤＣ／ＤＣコンバータと、一対の接続端子の間に接続されるバッテリと、一対の他の接続端子が接続されるＤＣ／ＡＣインバータと、を備え、交流電力に異常がある場合には、ＤＣ／ＡＣインバータから出力される直流電圧をＤＣ／ＡＣインバータで交流電力へ変換して出力するものである。
【００２６】
この構成を採用すれば、ＤＣ／ＤＣコンバータは、バッテリが出力する直流電圧に基づいて、他の直流電圧を生成する。ＤＣ／ＡＣインバータは、交流電力に異常がある場合には、この他の直流電圧を交流電力へ変換して出力する。これにより、交流電力に異常がある場合であっても、無停電電源装置に接続される負荷機器へは、バッテリの蓄電電力に基づく交流電力が供給され、この負荷機器はこの交流電力で動作し続けることができる。
【００２７】
本発明に係る他の無停電電源装置は、交流電源が接続される一対の入力端子と、一対の入力端子が接続されるＡＣ／ＤＣコンバータと、ＡＣ／ＤＣコンバータの出力が接続されるＤＣ／ＡＣインバータと、バッテリと、ＡＣ／ＤＣコンバータの出力が接続され、バッテリを充電するチャージャと、バッテリとＤＣ／ＡＣインバータとの間に接続される上述する本願の他の発明にかかるＤＣ／ＤＣコンバータと、ＡＣ／ＤＣコンバータ、ＤＣ／ＡＣインバータ、チャージャおよびＤＣ／ＤＣコンバータの動作を制御する制御本体と、を備える無停電電源装置であって、ＤＣ／ＤＣコンバータにおける制御パルスの生成処理と、ＡＣ／ＤＣコンバータにおける制御パルスの生成処理と、ＤＣ／ＡＣインバータにおける制御パルスの生成処理と、チャージャにおける制御パルスの生成処理と、制御本体による制御とを、１つのマイクロコンピュータで実現するものである。
【００２８】
この構成を採用すれば、従来アナログ素子を利用して生成していた、ＤＣ／ＤＣコンバータにおける制御パルスの生成処理と、ＡＣ／ＤＣコンバータにおける制御パルスの生成処理と、ＤＣ／ＡＣインバータにおける制御パルスの生成処理と、チャージャにおける制御パルスの生成処理と、制御本体による制御とを、１つのマイクロコンピュータで実現することができる。その結果、無停電源装置に使用する素子数を圧倒的に削減し、消費電力の低減、信頼性の向上、小型化、その他のメリットを得ることができる。
【００２９】
本発明に係るスイッチング電源装置は、一対の接続端子および一対の他の接続端子を備える上述するいずれか１つのＤＣ／ＤＣコンバータと、交流電圧を直流電圧へ変換し、一対の接続端子へ出力する整流回路と、を備えるものである。
【００３０】
この構成を採用すれば、整流回路が交流電圧を整流し、ＤＣ／ＤＣコンバータはその整流された電圧を直流電圧へ変換する。これにより、スイッチング電源装置に接続される負荷機器へ、所望の電圧値を有する直流電圧を、供給することができる。
【００３１】
【発明の実施の形態】
以下、本発明に係るＤＣ／ＤＣコンバータ、無停電電源装置およびスイッチング電源装置の実施の形態を、図面に基づいて説明する。
【００３２】
実施の形態１．
図１は、本発明の実施の形態１に係る無停電電源装置１を示す、ブロック図である。
【００３３】
無停電電源装置１は、商用交流電源２が接続される一対の入力端子３，３と、負荷機器４が接続される一対の出力端子５，５と、を備える。商用交流電源２は、交流電圧を出力する。負荷機器４は、交流電圧が入力されることで動作する。
【００３４】
一対の入力端子３，３は、ＡＣ／ＤＣコンバータ６に接続される。ＡＣ／ＤＣコンバータ６は、一対の入力端子３，３に入力される交流電圧を直流電圧へ変換する。ＡＣ／ＤＣコンバータ６からは、この直流電圧が出力される。
【００３５】
ＡＣ／ＤＣコンバータ６には、ＤＣ／ＡＣインバータ７が接続される。ＤＣ／ＡＣインバータ７は、入力される直流電圧を交流電圧へ変換する。この交流電圧の波形は、一般的には、商用交流電源２が出力する交流電圧と略同じ波形になる。ＤＣ／ＡＣインバータ７からは、この生成された交流電圧が出力される。
【００３６】
ＤＣ／ＡＣインバータ７には、一対の出力端子５，５が接続される。したがって、ＤＣ／ＡＣインバータ７が出力する交流電圧は、一対の出力端子５，５の間に接続される負荷機器４へ供給される。これにより、負荷機器４は、動作することができる。
【００３７】
以下、ＡＣ／ＤＣコンバータ６とＤＣ／ＡＣインバータ７とを接続する一対の配線を、一対のレール配線８，８と記載する。また、この一対のレール配線８，８の間に発生する電圧をレールトゥレール電圧と記載する。
【００３８】
一対のレール配線８，８には、チャージャ９が接続される。チャージャ９は、レールトゥレール電圧を充電電圧へ変換する。チャージャ９からはこの充電電圧が出力される。そして、チャージャ９には、バッテリ１０が接続される。したがって、チャージャ９が動作することで、バッテリ１０を充電することができる。
【００３９】
バッテリ１０には、ＤＣ／ＤＣコンバータ１１が接続される。図２は、図１中のＤＣ／ＤＣコンバータ１１を示す回路図である。
【００４０】
ＤＣ／ＤＣコンバータ１１は、バッテリ１０が接続される一対の接続端子２１，２１と、一対のレール配線８，８に接続される一対の他の接続端子２２，２２と、を備える。
【００４１】
一対の接続端子２１，２１の間には、入力出力電解コンデンサ３６２３が接続される。入力出力電解コンデンサ３６２３と並列に、２本の制御アームが接続されている。
【００４２】
図２において、左側の制御アームは、２つの電界効果トランジスタ（以下、ＦＥＴと記載する。）２４，２５が直列に接続された回路構成を有する。図２において、右側の制御アームは、２つのＦＥＴ２６，２７が直列に接続された回路構成を有する。各ＦＥＴ２４，２５，２６，２７には、保護ダイオード２８と、コンデンサ２９とが、並列に接続されている。一方の制御アームの２つのＦＥＴ２４，２５同士の接続点３０と、他方の制御アームの２つのＦＥＴ２６，２７同士の接続点３１との間には、トランスの一次側コイル３２が接続される。なお、この４つのＦＥＴ２４，２５，２６，２７それぞれが、トランジスタである。
【００４３】
ＦＥＴは、そのゲートにスイッチング用の制御パルスが入力されることで、オン状態とオフ状態との間で切り替わる。一方の制御アームの２つのＦＥＴ２４，２５は、基本的に交互にオン状態に制御される。他方の制御アームの２つのＦＥＴ２６，２７も、基本的に交互にオン状態に制御される。また、図２に示す４つのＦＥＴの中、左上のＦＥＴ２４がオン状態になるときには、右下のＦＥＴ２７がオン状態となり、右上のＦＥＴ２６がオン状態になるときには、左下のＦＥＴ２５がオン状態となるように制御される。
【００４４】
このように４つのＦＥＴ２４，２５，２６，２７をスイッチング制御することで、一次側コイル３２には、バッテリ１０の充電電圧がそのままの電圧として、あるいは、逆向きの電圧として印加される。つまり、一次側コイル３２には、バッテリ１０の充電電圧を振幅とする、交流電圧が印加されることになる。
【００４５】
トランスには、第一の二次側コイル３３と、第二の二次側コイル３４の計２つの二次側コイルが設けられている。これら２つの二次側コイル３３，３４は、一次側コイル３２と電磁気的に結合している。したがって、一次側コイル３２に交流電圧が印加されると、第一の二次側コイル３３と、第二の二次側コイル３４とには、それぞれ交流電圧が発生する。なお、第一の二次側コイル３３と、第二の二次側コイル３４とは、それぞれが電圧発生コイルである。
【００４６】
なお、第一の二次側コイル３３の巻数と、第二の二次側コイル３４の巻数とは、同じ数である。そのため、第一の二次側コイル３３に発生する電圧の大きさと、第二の二次側コイル３４に発生する電圧の大きさとは、等しい。また、これら２つの二次側コイル３３，３４は、一次側コイル３２に、図２において上側がプラスとなる電圧が印加された場合に、それぞれの上側がプラスとなる電圧を発生する向きに巻かれている。
【００４７】
以下、図２において、上側が下側よりも高くなる電圧をプラスの電圧と記載し、下側が上側よりも高くなる電圧をマイナスの電圧と記載する。
【００４８】
第一の二次側コイル３３は、第一のダイオード３５を介して、出力電解コンデンサ３６に接続される。第一のダイオード３５は、第一の二次側コイル３３にプラスの電圧が発生した場合に電流を流す向きに接続されている。したがって、第一の二次側コイル３３にプラスの電圧が発生すると、この電圧で出力電解コンデンサ３６はプラスの電圧に充電される。
【００４９】
第一の二次側コイル３３は、第二のダイオード３７を介して、他の出力電解コンデンサ３８に接続される。第二のダイオード３７は、第一の二次側コイル３３にマイナスの電圧が発生した場合に電流を流す向きに接続されている。したがって、第一の二次側コイル３３にマイナスの電圧が発生すると、この電圧で他の出力電解コンデンサ３８はプラスの電圧に充電される。
【００５０】
第二の二次側コイル３４は、第三のダイオード３９を介して、他の出力電解コンデンサ３８に接続される。第三のダイオード３９は、第二の二次側コイル３４にプラスの電圧が発生した場合に電流を流す向きに接続されている。したがって、第二の二次側コイル３４にプラスの電圧が発生すると、この電圧で他の出力電解コンデンサ３８はプラスに充電される。
【００５１】
第二の二次側コイル３４は、第四のダイオード４０を介して、出力電解コンデンサ３６に接続される。第四のダイオード４０は、第二の二次側コイル３４にマイナスの電圧が発生した場合に電流を流す向きに接続されている。したがって、第二の二次側コイル３４にマイナスの電圧が発生すると、この電圧で出力電解コンデンサ３６はプラスに充電される。
【００５２】
そして、上述したように、一次側コイル３２にプラスの電圧が印加されると、第一の二次側コイル３３および第二の二次側コイル３４には共にプラスの電圧が発生する。また、一次側コイル３２にマイナスの電圧が印加されると、第一の二次側コイル３３および第二の二次側コイル３４には共にマイナスの電圧が発生する。
【００５３】
したがって、一次側コイル３２にプラスの電圧が印加されると、出力電解コンデンサ３６は第一の二次側コイル３３に発生する電圧でプラスに充電され、且つ、他の出力電解コンデンサ３８は第二の二次側コイル３４に発生する電圧でプラスに充電される。また、一次側コイル３２にマイナスの電圧が印加されると、出力電解コンデンサ３６は第二の二次側コイル３４に発生する電圧でプラスに充電され、且つ、他の出力電解コンデンサ３８は第一の二次側コイル３３に発生する電圧でプラスに充電される。つまり、出力電解コンデンサ３６および他の出力電解コンデンサ３８はそれぞれ、一次側コイル３２に印加される交流電圧を全波整流した電圧で、プラスに充電される。
【００５４】
出力電解コンデンサ３６および他の出力電解コンデンサ３８は、互いに直列に接続されている。また、その全体が、一対の他の接続端子２２，２２に接続される。したがって、出力電解コンデンサ３６と他の出力電解コンデンサ３８とで、コンデンサが構成される。一対の他の接続端子２２，２２の間には、抵抗素子４１が並列に接続される。この一対の他の接続端子２２，２２は、一対のレール配線８，８に接続される。したがって、出力電解コンデンサ３６の充電電圧と、他の出力電解コンデンサ３８の充電電圧との和の電圧が、一対の他の接続端子２２，２２を介して、一対のレール配線８，８へ出力される。
【００５５】
また、このＤＣ／ＤＣコンバータ１１は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）と呼ばれるマイクロコンピュータ４２を備える。このマイクロコンピュータ４２が制御手段となる。このマイクロコンピュータ４２は、ＡＤコンバータ４３と、入力レジスタ４４と、を備える。ＡＤコンバータ４３には、一対の他の接続端子２２，２２の間の電圧が入力される。そして、ＡＤコンバータ４３は、所定のサンプリング周期毎に、入力されている一対の他の接続端子２２，２２の間の電圧を、デジタル値へ変換する。そして、このデジタル値は、入力レジスタ４４に記憶される。
【００５６】
ＡＤコンバータ４３が出力するデジタル値は、比較手段としての大小判定手段４５に入力される。大小判定手段４５には、目標値レジスタ４６に記憶されている電圧の目標値と、入力レジスタ４４に記憶されているデジタル値とを比較する。そして、大小判定手段４５は、デジタル値が目標値よりも小さいと判断すると「１」を出力し、デジタル値が目標値以上であると判断すると「０」を出力する。この大小判定手段４５の比較結果は、大小判定結果レジスタ４７に記憶される。
【００５７】
また、マイクロコンピュータ４２は、ＤＡコンバータ４８と、出力レジスタ４９と、制御パルス発生手段５０と、出力制御手段５１と、を備える。
【００５８】
ＤＡコンバータ４８は、所定の更新周期毎に、出力レジスタ４９の値を読み取り、この出力レジスタ４９の値に応じたレベルのゲート信号を出力する。このゲート信号は、図２において左上のＦＥＴ２４と、右下のＦＥＴ２７とに入力される。また、ゲート信号は、反転回路５２で反転される。反転されたゲート信号は、図２において右上のＦＥＴ２６と、左下のＦＥＴ２５とに入力される。
【００５９】
制御パルス発生手段５０は、更新周期毎に、出力レジスタ４９の値を書き換える。たとえば、出力レジスタ４９の値が「１」であるときに、ＤＡコンバータ４８から、ＦＥＴ２４をオン状態に制御するレベルのゲート信号が出力され、出力レジスタ４９の値が「０」であるときに、ＤＡコンバータ４８から、ＦＥＴ２４をオフ状態に制御するレベルのゲート信号が出力されるとすると、制御パルス発生手段５０は、更新周期毎に、出力レジスタ４９の値を「０」と「１」とに交互に書き換える。これにより、ＤＡコンバータ４８からは、上記更新周期の２倍の周期となる、制御パルスが出力されることになる。
【００６０】
このような制御パルスがＤＡコンバータ４８から出力されると、左上のＦＥＴ２４と右下のＦＥＴ２７との組と、右上のＦＥＴ２６と左下のＦＥＴ２５との組とが、交互にオン状態とオフ状態との間で切り替わる。その結果、一次側コイル３２には、バッテリ１０の充電電圧を振幅とする交流電圧が印加される。また、２つの二次側コイル３３，３４には電圧が発生する。そして、この２つの二次側コイル３３，３４に発生する電圧で、出力電解コンデンサ３６および他の出力電解コンデンサ３８が、充電される。
【００６１】
出力制御手段５１は、大小判定結果レジスタ４７の値に基づいて、制御パルス発生手段５０による出力レジスタ４９の更新を、許可あるいは禁止する。具体的には、大小判定結果レジスタ４７の値が「１」である場合には、制御パルス発生手段５０による出力レジスタ４９の更新を許可する。また、大小判定結果レジスタ４７の値が「０」である場合には、制御パルス発生手段５０による出力レジスタ４９の更新を禁止する。制御パルス発生手段５０による出力レジスタ４９の更新が禁止されると、出力レジスタ４９の値は更新されずに一定のままとなるので、ＤＡコンバータ４８は、一定のレベル信号を出力し続けることとなる。その結果、ＤＡコンバータ４８から制御パルスが出力されなくなる。
【００６２】
なお、出力レジスタ４９の値が「１」に維持され続けると、左上のＦＥＴ２４と、右下のＦＥＴ２７とはオン状態のままになる。出力レジスタ４９の値が「０」に維持され続けると、右上のＦＥＴ２６と、左下のＦＥＴ２５とはオン状態のままになる。しかしながら、ＤＣ／ＤＣコンバータ１１には、バッテリ１０の直流電圧が入力されているので、一次側コイル３２に誘導電圧が発生してしまうことはない。また、２つの二次側コイル３３，３４に、電圧が発生してしまうこともない。
【００６３】
図３は、図２に示すＤＣ／ＤＣコンバータ１１の動作を示すタイミングチャートである。
【００６４】
たとえば、デジタル値が、目標値よりも小さい状態（図３（Ａ）の期間ｔＡ）であるとすると、図３（Ｂ）に示すように、大小判定結果レジスタ４７の値は「１」となる。このため、制御パルス発生手段５０は、出力レジスタ４９の値を更新し続ける。この結果、ＤＡコンバータ４８から「１」と「０」とを繰り返す制御パルスが出力され、４つのＦＥＴ２４，２５，２６，２７はオン状態とオフ状態との間で切り替わる。バッテリ１０の蓄電電力は、この４つのＦＥＴ２４，２５，２６，２７のスイッチング動作による交流電力として、トランスの一次側コイル３２に供給される。トランスの２つの二次側コイル３３，３４には電圧が発生する。この電圧で、出力電解コンデンサ３６および他の出力電解コンデンサ３８は充電される。その結果、デジタル値は上昇する。
【００６５】
デジタル値が上昇した結果、デジタル値が目標値以上（図３（Ａ）の期間ｔＢ）になると、図３（Ｂ）に示すように、大小判定結果レジスタ４７の値は「０」へ変化する。大小判定結果レジスタ４７の値が「０」になると、出力制御手段５１は、制御パルス発生手段５０による出力レジスタ４９の値の更新を禁止する。その結果、４つのＦＥＴ２４，２５，２６，２７はオン状態あるいはオフ状態に維持される。図３（Ｃ）に示す例では、出力レジスタ４９は「０」の状態を継続し、ＤＡコンバータ４８は「１」の状態を維持する制御パルスを出力する。バッテリ１０の蓄電電力は、直流電力として、トランスの一次側コイル３２に供給される。したがって、トランスの２つの二次側コイル３３，３４には電圧が発生しない。この状況下で、出力電解コンデンサ３６および他の出力電解コンデンサ３８の蓄電電荷は、ＤＣ／ＡＣインバータ７が動作すると、消費される。その結果、出力電解コンデンサ３６および他の出力電解コンデンサ３８の蓄電電圧は次第に低下する。
【００６６】
出力電解コンデンサ３６および他の出力電解コンデンサ３８の蓄電電圧が低下し、デジタル値が再び目標値よりも小さくなる（図３（Ａ）の期間ｔＣ）と、図３（Ｂ）に示すように、大小判定結果レジスタ４７の値は再び「１」となる。これにより、出力電解コンデンサ３６および他の出力電解コンデンサ３８は再び充電される。
【００６７】
このような制御によって、ＤＣ／ＤＣコンバータ１１は、目標値に収束する電圧を、一対の他の接続端子２２，２２から出力する。
【００６８】
なお、出力電解コンデンサ３６および他の出力電解コンデンサ３８に発生する電圧は、ＡＤコンバータ４３で、サンプリングされる。このサンプリングされたデジタル値に基づいて制御パルスが生成される。したがって、ＦＥＴ２４，２５，２６，２７のスイッチング制御に基づいて２つの二次側コイル３３，３４に急峻に変化する電圧が発生してしまうにもかかわらず、急峻に変化する電圧の瞬時値をサンプリングし、そのサンプリングされたデジタル値に基づいて、制御をすることができる。これにより、２つの二次側コイル３３，３４と、出力電解コンデンサ３６および他の出力電解コンデンサ３８との間に、リアクタを設けなくても、制御パルスのパルス幅や周波数は、安定化する。また、出力電圧も、好適に安定化する。
【００６９】
そして、このＤＣ／ＤＣコンバータ１１には、図１に示すように、ＡＣ／ＤＣコンバータ６、ＤＣ／ＡＣインバータ７、チャージャ９などと同様に、無停電電源装置１の制御本体１２から、起動信号と停止信号とが入力される。ＤＣ／ＤＣコンバータ１１、ＡＣ／ＤＣコンバータ６、ＤＣ／ＡＣインバータ７、チャージャ９は、起動信号が入力されると動作を開始し、停止信号が入力されると動作を停止する。
【００７０】
次に、制御本体１２の制御に基づく、無停電電源装置１の全体の動作を説明する。
【００７１】
無停電電源装置１の一対の入力端子３，３に商用交流電源２を接続するとともに、一対の出力端子５，５に負荷機器４を接続する。無停電電源装置１は、商用交流電源２が出力する交流電力の品質を、図示外のセンサで検出する。そして、この交流電力が所定の品質を満たしている場合、制御本体１２は、ＡＣ／ＤＣコンバータ６およびＤＣ／ＡＣインバータ７へ起動信号を出力する。これにより、商用交流電源２が出力する交流電力は、ＡＣ／ＤＣコンバータ６において直流電力へ変換され、さらにＤＣ／ＡＣインバータ７によって交流電力へ逆変換される。この逆変換された交流電力が負荷機器４へ供給される。負荷機器４は、この交流電力で動作することができる。
【００７２】
無停電電源装置１は、一対の出力端子５，５から出力される負荷電力を図示外のセンサで検出する。そして、制御本体１２は、この負荷電力が所定の閾値電力以下である場合には、入力電力に余裕があると判断し、チャージャ９へ起動信号を出力する。チャージャ９は、ＡＣ／ＤＣコンバータ６が出力する直流電力を所定の充電電力へ変換する。この充電電力でバッテリ１０が充電される。なお、負荷電力が変動して閾値電力よりも大きくなると、制御本体１２は、チャージャ９へ停止信号を出力する。これにより、入力電力が一定の電力範囲内となるようにしながら、バッテリ１０を充電することができる。
【００７３】
また、たとえば停電などに起因して、商用交流電源２が出力する交流電力の品質が所定の品質を満たさなくなると、制御本体１２は、ＡＣ／ＤＣコンバータ６へ停止信号を出力するとともに、ＤＣ／ＤＣコンバータ１１へ起動信号を出力する。なお、チャージャ９が動作している場合には、チャージャ９へも停止信号を出力する。これにより、バッテリ１０に蓄電されている直流電力は、ＤＣ／ＤＣコンバータ１１を介して、ＤＣ／ＡＣインバータ７へ供給される。ＤＣ／ＡＣインバータ７は、このバッテリ１０の蓄電電力を交流電力へ変換する。これにより、商用交流電源２が停電したとしても、負荷機器４は、バッテリ１０の蓄電電力に基づいて動作し続けることができる。
【００７４】
また、商用交流電源２が出力する交流電力の品質が回復すると、制御本体１２は、ＤＣ／ＤＣコンバータ１１へ停止信号を出力するとともに、ＡＣ／ＤＣコンバータ６へ起動信号を出力する。入力電力に余裕があれば、チャージャ９へも起動信号を出力する。
【００７５】
以上のような動作によって、無停電電源装置１は、一対の入力端子３，３に入力される商用交流電力が正常であるときにバッテリ１０を充電し、この商用交流電力が異常状態になると、予めバッテリ１０に蓄電しておいた電力を負荷機器４へ供給することができる。その結果、負荷機器４は、商用交流電源２が異常な状態になったとしても、それに影響されることなく、安定して動作しつづけることができる。
【００７６】
なお、この実施の形態１に係るＤＣ／ＤＣコンバータ１１では、図３に示すように、ＡＤコンバータ４３のサンプリング周期の１周期Ｆ１と、制御パルスの１周期Ｆ２とが同じ時間になっている。すなわち、Ｆ１＝Ｆ２となっている。しかし、ＡＤコンバータ４３のサンプリング周期の１周期Ｆ１の時間と、制御パルスの１周期Ｆ２の時間とを、異ならせてもよい。
【００７７】
実施の形態２．
図４は、本発明の実施の形態２に係る無停電電源装置１Ａに組み込まれるＤＣ／ＤＣコンバータ１１Ａを示す、回路図である。無停電電源装置１Ａのその他の構成要素は、実施の形態１に係る無停電電源装置１と同一であり、それらの図示および説明は省略する。すなわち、実施の形態１に係る無停電電源装置１中のＡＣ／ＤＣコンバータ６、ＤＣ／ＡＣインバータ７、チャージャ９、バッテリ１０、制御本体１２は、この実施の形態２に係る無停電電源装置１Ａでも同一構成として備えているが、それらの図示および説明は省略する。また、実施の形態２に係るＤＣ／ＤＣコンバータ１１Ａを説明するに当たって、実施の形態１に係るＤＣ／ＤＣコンバータ１１と同一構成要素については、同一符号を付すとともに、その説明を省略する。
【００７８】
実施の形態２に係るＤＣ／ＤＣコンバータ１１Ａは、比較手段としての誤差演算手段６１と、誤差レジスタ６２と、波形パターンテーブル６３と、出力制御手段としての選択手段６４と、波形パターンレジスタ６５と、制御パルス発生手段６６と、を備える。これ以外のＤＣ／ＤＣコンバータ１１Ａの構成要素は、実施の形態１の同一符号の構成要素と同一あるいは同等の機能を有するものとされている。
【００７９】
誤差演算手段６１は、目標値レジスタ４６に記憶されている目標値から、入力レジスタ４４に記憶されているデジタル値を減算する。この減算結果として得られる誤差値は、誤差レジスタ６２に記憶される。
【００８０】
波形パターンテーブル６３には、各誤差値の範囲に、互いに異なる波形パターンが対応付けられている。
【００８１】
各波形パターンは、制御パルス発生手段６６が出力レジスタ４９に設定する複数の値の配列として記憶されている。具体的には、たとえば「０１０１０１・・・０１」のようになっている。また、複数の波形パターンのそれぞれのパルス数、すなわち出力レジスタ４９に設定される数値の個数は、全てのパターンの間で等しくなっている。
【００８２】
そして、複数個の波形パターンは、上記誤差値の絶対値が大きくなるほど、「０」から「１」へ切り替わる回数と、「１」から「０」へ切り替わる回数との合計切り替わり回数が多くなるように設定されている。たとえば、ある誤差値の範囲に対応する波形パターンが「１０００１０００」である場合、少なくともその波形パターンの中には「１」から「０」への２回の切り替わりと「０」から「１」への１回の切り替わりとの、合計３回の切り替わりとなっている。そして、それよりも誤差値が大きくなる範囲に対応する波形パターンは「１０１０１０１０」として、少なくともその波形パターンの中に「１」から「０」への４回の切り替わりと「０」から「１」への３回の切り替わりとの、合計７回の切り替わりとなるようにすればよい。
【００８３】
また、誤差値がマイナスとなる範囲には、「０００・・・０００」（全て０）あるいは「１１１・・・１１１」（全て１）の波形パターンが対応付けられている。
【００８４】
選択手段６４は、誤差レジスタ６２に記憶されている誤差値が、波形パターンテーブル６３の、どの誤差値の範囲に入るかを判断し、その範囲に対応付けられている波形パターンを、波形パターンレジスタ６５に記憶させる。
【００８５】
制御パルス発生手段６６は、波形パターンレジスタ６５に記憶されている各値を、その先頭から順番に、且つ、ＤＡコンバータ４８の動作周期毎に、出力レジスタ４９へ書き込む。したがって、ＤＡコンバータ４８は、波形パターンレジスタ６５に記憶されている波形パターンのゲート信号を出力する。そして、波形パターンに含まれる「０１」あるいは「１０」のパターンよって、制御パルスが生成される。
【００８６】
図５は、このＤＡコンバータ４８が出力する波形パターンの例を示す波形図である。図５（Ａ）は、「１０１０１０・・・１０１０」の波形パターンに基づいて、ＤＡコンバータ４８が出力するゲート信号の波形である。図には、５つの制御パルスが示されている。図５（Ｂ）は、「１０００１０００・・・・１０００」の波形パターンに基づいて、ＤＡコンバータ４８が出力するゲート信号の波形である。図には、３つの制御パルスが示されている。図５（Ｃ）は、「１０００００１０００００・・・・１０００００」の波形パターンに基づいて、ＤＡコンバータ４８が出力するゲート信号の波形である。図には、２つの制御パルスが示されている。図５（Ｄ）は、「１０００００００・・・１０００００００・・・・１０００００００・・・」の波形パターンに基づいて、ＤＡコンバータ４８が出力するゲート信号の波形である。図には、１つの制御パルスが示されている。
【００８７】
次に、このようなＤＣ／ＤＣコンバータ１１Ａの全体の動作について説明する。
【００８８】
たとえば、デジタル値が、目標値よりも小さい状態であるとすると、誤差演算手段６１は、プラスの値の誤差値を誤差レジスタ６２に記憶させる。選択手段６４は、この誤差レジスタ６２に記憶されている誤差値が、波形パターンテーブル６３の、どの誤差値の範囲内となるかを判断し、その範囲に対応付けられている波形パターンを、波形パターンレジスタ６５に書き込む。制御パルス発生手段６６は、波形パターンレジスタ６５に記憶されている各値を、その先頭から順番に、且つ、ＤＡコンバータ４８の動作周期毎に、出力レジスタ４９に書き込む。ＤＡコンバータ４８は、その動作周期毎に波形パターンレジスタ６５に記憶されている値を出力する。これにより、選択手段６４が選択した波形パターンにしたがった制御パルスがＦＥＴ２４，２７に入力される。また、反転回路５２によって反転された制御パルスが、ＦＥＴ２５，２６に入力される。
【００８９】
ＦＥＴ２４，２５，２６，２７がオン状態とオフ状態との間で切り替わると、それに応じてバッテリ１０の充電電圧に基づく交流電圧がトランスの一次側コイル３２に印加される。２つの二次側コイル３３，３４には、電圧が発生する。２つの二次側コイル３３，３４に発生する電圧で、出力電解コンデンサ３６および他の出力電解コンデンサ３８は充電される。この出力電解コンデンサ３６の充電電圧と、他の出力電解コンデンサ３８の充電電圧との和の電圧が、レールトゥレール電圧として、一対の他の接続端子２２，２２からＤＣ／ＡＣインバータ７へ供給される。ＤＣ／ＡＣインバータ７は、このＤＣ／ＤＣコンバータ１１から供給される電力を交流電力へ変換して、負荷機器４へ供給する。
【００９０】
ＤＡコンバータ４８から所定の波形パターンの制御パルスが出力されることで、デジタル値が目標値に近づくと、誤差演算手段６１は、前回よりも絶対値が小さいプラスの値の誤差値を、誤差レジスタ６２に記憶させる。選択手段６４は、誤差値が小さくなるので、前回よりも切り替わり回数（制御パルスの数）が少ない波形パターンを、波形パターンレジスタ６５に記憶させる。したがって、ＦＥＴ２４，２５，２６，２７がオン状態とオフ状態との間で切り替わる回数は、前回よりも減り、ＤＣ／ＤＣコンバータ１１ＡがＤＣ／ＡＣインバータ７へ供給する電力は少なくなる。
【００９１】
ＤＣ／ＤＣコンバータ１１ＡがＤＣ／ＡＣインバータ７へ供給する電力が少なくなった後でも更にデジタル値が目標値に近づき、デジタル値が目標値よりも大きくなると、誤差値はマイナスになる。したがって、選択手段６４は、全て「０」あるいは全て「１」の波形パターンを、波形パターンレジスタ６５に記憶させる。その結果、４つのＦＥＴ２４，２５，２６，２７はオン状態あるいはオフ状態に維持されるので、トランスの２つの二次側コイル３３，３４には電圧が発生しない。この状況下で、ＤＣ／ＡＣインバータ７が動作すると、出力電解コンデンサ３６および他の出力電解コンデンサ３８の蓄電電荷が消費される。
【００９２】
出力電解コンデンサ３６および他の出力電解コンデンサ３８の蓄電電圧が低下し、デジタル値が再び目標値よりも小さいくなると、波形パターンレジスタ６５には、少なくとも１つの切り替わり回数（制御パルス）を有する波形パターンが記憶される。そして、最終的には、ＤＣ／ＤＣコンバータ１１が供給する電力と、ＤＣ／ＡＣインバータ７が消費する電力（ＤＣ／ＡＣインバータ７が負荷機器４へ供給する電力を含む）とが釣り合う波形パターンが、波形パターンレジスタ６５に記憶された状態で、安定することになる。
【００９３】
なお、出力電解コンデンサ３６および他の出力電解コンデンサ３８に発生する電圧は、ＡＤコンバータ４３で、サンプリングされる。このサンプリングされたデジタル値に基づいて制御パルスが生成される。したがって、ＦＥＴ２４，２５，２６，２７のスイッチング制御に基づいて２つの二次側コイル３３，３４に急峻に変化する電圧が発生してしまうにもかかわらず、急峻に変化する電圧の瞬時値をサンプリングし、そのサンプリングされたデジタル値に基づいて、制御をすることができる。これにより、２つの二次側コイル３３，３４と、出力電解コンデンサ３６および他の出力電解コンデンサ３８との間に、リアクタを設けなくても、制御パルスのパルス幅や周波数は、安定化する。また、出力電圧も、好適に安定化する。
【００９４】
以上のように、この実施の形態２に係るＤＣ／ＤＣコンバータ１１Ａでは、波形パターンテーブル６３に記憶されている複数個の波形パターンの中から、目標値に対するデジタル値の誤差の大きさに応じて１つを選択し、この選択された波形パターンによる制御パルスをＦＥＴ２４，２５，２６，２７へ供給している。そのため、実施の形態１に係るＤＣ／ＤＣコンバータ１１に比べて以下の利点を有する。
【００９５】
これら実施の形態１係るＤＣ／ＤＣコンバータ１１や、実施の形態２に係るＤＣ／ＤＣコンバータ１１Ａでは、ＡＤコンバータ４３のサンプリング周期を長くすることで、マイクロコンピュータ４２の動作速度を遅くすることができる。つまり、動作周波数が低いマイクロコンピュータ４２を利用して、安価に回路を実現することができる。
【００９６】
しかしながら、実施の形態１のＤＣ／ＤＣコンバータ１１の構成において、たとえばＡＤコンバータ４３のサンプリング周期が制御パルスの２周期分と等しくなるようにした場合、制御パルスは２パルス毎に、間引き制御されることになる。したがって、ＤＣ／ＤＣコンバータ１１が供給する電力も、その２パルス毎の電力を最小の制御単位として制御されることになる。その結果、ＡＤコンバータ４３のサンプリング周期が制御パルスの１周期分と等しい場合に比べて、電力の最小制御単位が大きくなってしまう。その結果、ＤＣ／ＤＣコンバータ１１の出力電圧（デジタル値）が目標値に収束し難くなったり、ＤＣ／ＤＣコンバータ１１の出力電圧に含まれるリップル成分が大きくなったりしてしまう。このため、ＤＣ／ＤＣコンバータ１１の出力電圧の品質が低下してしまう。
【００９７】
これに対して、実施の形態２のＤＣ／ＤＣコンバータ１１Ａでは、たとえば制御パルスの２周期毎に、サンプリングをするようにした場合であっても、その間に１つの制御パルスを１つだけ生成する波形パターンを用意し、誤差値が小さいときにはその波形パターンを選択させることができる。その結果、サンプリング周期を長くしたとしても、電力の最小制御単位が大きくなってしまうことはなく、ＤＣ／ＤＣコンバータ１１の出力電圧の品質は低下しない。
【００９８】
そして、ＤＣ／ＤＣコンバータ１１Ａのサンプリング周期を長くすると、以下の利点が生じる。
【００９９】
無停電電源装置１では、ＤＣ／ＤＣコンバータ１１Ａの出力電圧は、ＤＣ／ＡＣインバータ７に入力される。ＤＣ／ＤＣコンバータ１１Ａの出力は、直接に負荷機器４へ供給されない。そのため、無停電電源装置１では、ＤＣ／ＤＣコンバータ１１Ａの出力電圧がリップル成分などによって２０〜３０Ｖ程度変動したとしても、負荷機器４へ供給する電圧を、定格電圧のプラスマイナス５％程度の電圧変動範囲に抑え込むことができる。
【０１００】
そして、実施の形態２のＤＣ／ＤＣコンバータ１１Ａを無停電電源装置１に使用した場合、その出力電圧変動を２０〜３０Ｖ以下に抑え、コンピュータやその他の電子機器に対して良好な品質の交流電力を供給することができる。
【０１０１】
これに対して、現在汎用されているＤＳＰ（マイクロコンピュータ４２）の動作周波数は、数百ｋＨｚ以上もある。したがって、この１つのマイクロコンピュータ４２に、ＤＣ／ＤＣコンバータ１１Ａにおける制御パルスの生成処理と、ＡＣ／ＤＣコンバータ６における制御パルスの生成処理と、ＤＣ／ＡＣインバータ７における制御パルスの生成処理と、チャージャ９における制御パルスの生成処理と、制御本体１２による制御とをさせつつ、コンピュータ、電子機器などの負荷機器４へ、良好な品質の交流電力を供給することが可能となる。
【０１０２】
その結果、従来アナログ素子を利用して構成していたＤＣ／ＤＣコンバータ１１Ａのスイッチング制御回路と、ＡＣ／ＤＣコンバータ６のスイッチング制御回路と、ＤＣ／ＡＣインバータ７のスイッチング制御回路と、チャージャ９のスイッチング制御回路とを、たった１つのＤＳＰ（マイクロコンピュータ４２）で実現することができる。これにより、無停電源装置に使用する素子数を圧倒的に削減し、消費電力の低減、信頼性の向上、小型化、その他のメリットを得ることができる。
【０１０３】
以上の各実施の形態は、本発明の好適な実施の形態の例であるが、本発明はこれに限定されるものではなく、種々の変形、変更が可能である。
【０１０４】
たとえば、上記実施の形態２では、波形パターンテーブル６３には、各波形パターンのデータとして、決まった個数の値が記憶されている。この他にもたとえば、波形パターンテーブル６３には最小の繰り返し単位である制御パルス１つ分の値、たとえば「１０００」だけを記憶しておき、選択手段６４が、波形パターンレジスタ６５の全てのビットが埋まるまで、この波形パターンを繰り返し書き込むようにしても、同じ波形パターンの制御パルスを出力することができる。また更に、選択手段６４は波形パターンレジスタ６５に、制御パルス１つ分の波形パターンだけを書き込み、制御パルス発生手段５０は、この波形パターンの最後まで読み込んだら、波形パターンレジスタ６５の先頭に戻って出力レジスタ４９への書き込みを行うようにしても、同じ波形パターンの制御パルスを出力することができる。
【０１０５】
上記各実施の形態では、本発明に係るＤＣ／ＤＣコンバータ１１，１１Ａを無停電電源装置１に適用した場合の例を示している。この他にもたとえば、本発明に係るＤＣ／ＤＣコンバータ１１，１１Ａをスイッチング電源装置に適用しても良い。
【０１０６】
図６は、本発明に係るスイッチング電源装置の一例を示すブロック図である。このスイッチング電源装置７１は、商用交流電源２が接続される一対の入力端子７２，７２と、負荷機器４が接続される一対の出力端子７３，７３とを備える。一対の入力端子７２，７２は、レクチュファイヤなどの整流回路７４に接続される。整流回路７４は、ＤＣ／ＤＣコンバータ１１またはＤＣ／ＤＣコンバータ１１Ａに接続される。ＤＣ／ＤＣコンバータ１１またはＤＣ／ＤＣコンバータ１１Ａの出力電圧が、一対の出力端子７３，７３に供給される。
【０１０７】
このようなスイッチング電源装置７１では、一対の入力端子７２，７２に入力される商用の交流電力を整流回路７４で整流し、この整流された直流電圧をＤＣ／ＤＣコンバータ１１またはＤＣ／ＤＣコンバータ１１Ａで所定の電圧値の直流電圧へ変換する。そして、この所定の電圧値の直流電圧が負荷機器４へ供給される。
【０１０８】
【発明の効果】
本発明では、リアクタを設けることなく、制御パルスのパルス幅や周波数を安定化させ、ひいては、出力電圧を好適に安定化させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る無停電電源装置を示す、ブロック図である。
【図２】図１中のＤＣ／ＤＣコンバータを示す回路図である。
【図３】図２に示すＤＣ／ＤＣコンバータの動作を示すタイミングチャートである。
【図４】本発明の実施の形態２に係る無停電電源装置に組み込まれるＤＣ／ＤＣコンバータを示す回路図である。
【図５】図４のＤＡコンバータが出力する波形パターンの例を示す波形図である。
【図６】本発明に係るスイッチング電源装置の一例を示すブロック図である。
【図７】従来のＤＣ／ＤＣコンバータを示す回路図である。
【符号の説明】
２  商用交流電源（交流電源）
３，３  一対の入力端子
６  ＡＣ／ＤＣコンバータ
７  ＤＣ／ＡＣインバータ
９  チャージャ
１０  バッテリ
１１，１１Ａ  ＤＣ／ＤＣコンバータ
１２  制御本体
２１，２１  一対の接続端子
２２，２２  一対の他の接続端子
２４，２５，２６，２７  電界効果トランジスタ（ＦＥＴ：トランジスタ）
３３  第一の二次側コイル（電圧発生コイル）
３４  第二の二次側コイル（電圧発生コイル）
３６  電解コンデンサ（コンデンサの一部）
３８  他の電解コンデンサ（コンデンサの一部）
４２  マイクロコンピュータ（制御手段）
４３  ＡＤコンバータ
４５  大小判定手段（比較手段）
４６  目標値レジスタ
４８  ＤＡコンバータ
５０，６６  制御パルス発生手段
５１  出力制御手段
６１  誤差演算手段（比較手段）
６３  波形パターンテーブル
６４  整流回路
６４  選択手段（出力制御手段）
【図１】
2004297939.tif 000003
【図２】
2004297939.tif 000004
【図３】
2004297939.tif 000005
【図４】
2004297939.tif 000006
【図５】
2004297939.tif 000007
【図６】
2004297939.tif 000008
【図７】
2004297939.tif 000009