(57)【要約】【課題】  大きさを縮小でき、製作とパッケージ化が簡単になる整流フィルタ処理回路がサブマウントに一体化されたデバイスを提供する。【解決手段】  単一の基板上に形成された複数の半導体発光ダイオードは、交流電源での使用に備え直列に接続されている。或る実施形態では、発光ダイオードの直列のアレイは、交流電源に直接接続される。他の実施形態では、半導体発光ダイオードの直列のアレイは、整流フィルタ処理回路が一体に組み込まれたサブマウントに搭載されている。サブマウントは、例えば、シリコン集積回路である。幾つかの実施形態では、波長変換材料が半導体発光ダイオードの上に設けられ、発光ダイオードが発する光と波長変換材料が発する光が混ざり合って白色光を作り出すようになっている。【選択図】          図３
2004320024.tif 000002
【特許請求の範囲】
【請求項１】
デバイスにおいて、
サブマウントと、
単一の基板上に形成され、前記サブマウント上に搭載され、直列に接続された複数の発光ダイオードと、を備えており、
前記複数の発光ダイオードは、交流電源に直接接続されていることを特徴とするデバイス。
【請求項２】
前記複数の発光ダイオードは、前記複数の発光ダイオードの表面上に形成された相互接続部により直列に接続されていることを特徴とする請求項１に記載のデバイス。
【請求項３】
前記複数の発光ダイオードは、前記サブマウントの上又は中に形成された相互接続部により直列に接続されていることを特徴とする請求項１に記載のデバイス。
【請求項４】
前記サブマウントは、シリコン集積回路を備えていることを特徴とする請求項１に記載のデバイス。
【請求項５】
前記発光ダイオードの少なくとも１つは、III−窒化物発光ダイオードであることを特徴とする請求項１に記載のデバイス。
【請求項６】
前記III−窒化物発光ダイオードは、前記基板の一部と、複数の半導体デバイス層とを備えており、前記III−窒化物発光ダイオードは、前記サブマウント上に、前記複数の半導体デバイス層が前記基板の部分よりも前記サブマウント近くなるように搭載されていることを特徴とする請求項５に記載のデバイス。
【請求項７】
少なくとも１つの発光ダイオードの上に重ねられた少なくとも１つの波長変換材を更に備えていることを特徴とする請求項１に記載のデバイス。
【請求項８】
前記発光ダイオードから発せられる光と、前記少なくとも１つの波長変換材から発せられる光を混ぜ合わせると白色になることを特徴とする請求項７に記載のデバイス。
【請求項９】
前記サブマウントに電気的に接続されている複数のリード線と、
前記複数の発光デバイス上に重ねられたレンズと、を更に備えており、
交流電源が前記複数のリード線に接続されていることを特徴とする請求項１に記載のデバイス。
【請求項１０】
前記交流電源は、少なくとも１００ボルトのピーク電圧を有していることを特徴とする請求項１に記載のデバイス。
【請求項１１】
前記交流電源は、少なくとも１２０ボルトのｒｍｓ電圧を有していることを特徴とする請求項１に記載のデバイス。
【請求項１２】
前記サブマウントは電球ソケットに接続可能な基部に接続されていることを特徴とする請求項１に記載のデバイス。
【請求項１３】
前記基部はエジソン基部であることを特徴とする請求項１２に記載のデバイス。
【請求項１４】
前記サブマウントは、交流出口ソケットに接続可能な基部に接続されていることを特徴とする請求項１に記載のデバイス。
【請求項１５】
前記基部はＭＲ１６基部であることを特徴とする請求項１４に記載のデバイス。
【請求項１６】
デバイスにおいて、
サブマウントと、
単一の基板上に形成され、前記サブマウント上に搭載され、直列に接続されている複数の発光ダイオードと、
前記サブマウント上に形成され、前記複数の発光ダイオードに接続されている整流フィルタ処理回路と、を備えていることを特徴とするデバイス。
【請求項１７】
前記発光ダイオードの少なくとも１つは、III−窒化物発光ダイオードであることを特徴とする請求項１６に記載のデバイス。
【請求項１８】
前記III−窒化物発光ダイオードは、前記基板の一部と、複数の半導体デバイス層とを備えており、前記III−窒化物発光ダイオードは、前記サブマウント上に、前記複数の半導体デバイス層が前記基板の部分よりも前記サブマウント近くなるように搭載されていることを特徴とする請求項１７に記載のデバイス。
【請求項１９】
少なくとも１つの発光ダイオードの上に重ねられた少なくとも１つの波長変換材を更に備えていることを特徴とする請求項１６に記載のデバイス。
【請求項２０】
前記発光ダイオードから発せられる光と、前記少なくとも１つの波長変換材から発せられる光を混ぜ合わせると白色になることを特徴とする請求項１９に記載のデバイス。
【請求項２１】
前記整流フィルタ処理回路は、キャパシタを備えていることを特徴とする請求項１６に記載のデバイス。
【請求項２２】
前記整流フィルタ処理回路は、全波ブリッジ整流器を備えていることを特徴とする請求項１６に記載のデバイス。
【請求項２３】
発光デバイスを作動させる方法において、
単一の基板上に形成され、直列に接続された複数の半導体発光ダイオードを提供する段階と、
前記複数の半導体発光ダイオードに交流電源を供給する段階と、から成ることを特徴とする方法。
【請求項２４】
前記複数の半導体発光ダイオードは、サブマウント上に物理的に搭載され、且つ前記サブマウントに電気的に接続されており、前記複数の半導体発光ダイオードに交流電源を供給する段階は、前記交流電源を前記サブマウントに供給する段階を含んでいることを特徴とする請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源により駆動されるモノリシックアレイ型半導体発光デバイスに関する。
【背景技術】
【０００２】
Wojnarowski他による米国特許第６，４１２，９７１号では、家庭用１２０ボルト交流ソケットへ差込まれる従来の白熱電球の基部に取り付けられる個別の個々の半導体発光ダイオード（ＬＥＤ）のアレイを教示している。Wojnarowski他のデバイスは、直流を提供するための整流器とフィルタを含んでいる。直流は、ＬＥＤのアレイに一定の電圧と電流を供給するので、アレイを交流電源に接続してもＬＥＤは安定してオン状態となり、アレイを駆動するのにフィルタ処理されていない交流電流を使用した場合に発生する視認可能なちらつきを無くすことができる。Wojnarowski他のデバイスは、数多くの個別ＬＥＤを使用しているため、また外部フィルタ処理整流回路のゆえに、嵩高く、製作とパッケージ化が難しい。また、フィルタ処理整流回路は、電力を消費し熱を発生させ費用が嵩む。
【０００３】
【特許文献１】米国特許第６，４１２，９７１号
【特許文献２】米国特許第６，５４７，２４９号
【発明の開示】
【課題を解決するための手段】
【０００４】
本発明の実施形態によれば、単一基板上に形成された複数のＬＥＤは、交流電源で使用する場合に備え直列に接続されている。或る実施形態では、複数のＬＥＤはフィルタ処理と整流が行なわれていない交流源に直接接続される。他の実施形態では、ＬＥＤは集積整流フィルタ処理回路を備えたサブマウントに搭載されている。サブマウントとしては、例えば、シリコン集積回路が挙げられる。実施形態によっては、ＬＥＤを被うように波長変換材を設けて、ＬＥＤが発する光と波長変換材が発する光が混ざり合って、ＬＥＤが発する光と異なる波長分布を備えた光を発生させるようにしている。
【０００５】
外部ＬＥＤ電気ドライバがないデバイス（即ち、整流フィルタ処理回路がサブマウントに一体化されたデバイス）には、大きさを縮小でき、製作とパッケージ化が簡単になるという利点がある。このようなデバイスは、信頼性と費用の面でも有利である。
【発明を実施するための最良の形態】
【０００６】
本発明の実施形態によれば、発光ダイオードのような半導体発光デバイスは、交流の使用を含め、高圧電源での使用に適したモノリシックアレイに配置される。「高圧」とは、単一ＬＥＤの順電圧より１０倍以上大きい電圧をいう。例えば、或る種の電流III−窒化物デバイスは、電流密度約５０Ａ／ｃｍ2の順電圧約３．５Ｖで作動する。このようなデバイスは、１５０Ａ／ｃｍ2より高い電流密度では大抵の場合作動不良となる。このようなデバイスを１つだけ１２０ＲＭＳ  Ｖの交流回路に接続すると、約１８０Ｖのピーク電圧は最大作動電流密度を大きく超えることになる。従って、幾つかの実施形態では、高圧電源に接続したとき各デバイスに対する適切な電圧降下と電流密度を実現するために、複数のＬＥＤを直列に接続している。
【０００７】
図１Ａは、交流デバイスで使用するためのＬＥＤのモノリシックアレイの平面図である。個々のＬＥＤ７のアレイは単一の基板３上に形成されている。アレイ内の個々のＬＥＤは、例えば、デバイスとデバイスの間を、基板３に達するまで、又はドープ処理されていない半導体層のような絶縁層に達するまでエッチングしたトレンチ８により互いに電気的に絶縁されている。
【０００８】
図１Ｂは、図１Ａに示すモノリシックデバイス内に形成された単一の小接合III−窒化物ＬＥＤ７（即ち、約１平方ミリメートルよりも小さな面積）の一例を示す平面図である。或る実施形態では、図１Ｂのデバイスは３００ミクロンｘ３００ミクロンより大きな面積を有している。図２は、図１Ｂに示すデバイスの軸ＣＣに沿う断面図である。図２に示すように、このデバイスには、ｎ型領域１１、動作領域１２、ｐ型領域１３が基板１５上に形成されている。ｎ型領域１１、動作領域１２、ｐ型領域１３の各領域は、例えば、III−窒化物半導体層であってもよいし、各領域は、特性が同じか又は異なる複数の層を含んでいてもよい。基板は、例えば、サファイア、ＧａＰ、Ｓｉ、又はＳｉＣである。
【０００９】
図１Ｂ及び２に示すデバイスは、ｎ型層１１までエッチングされた１つのビア１４を有している。ｎ接点２１はビア１４内に堆積される。ｎ型ビア１４は、電流及び発光を一様とするためデバイスの中心に配置されている。高反射性ｐ型接点２０は、ｐ型層１３上に堆積される。肉厚のｐ型金属層２０ａは、反射性ｐ型接点２０上に堆積される。ｎ型接点２１は、ｐ型金属層２０及び２０ａから、一つ又は複数の誘電層２２により分離されている。ｐ型サブマウント接続部１６はｐ型金属層２０ａに接続され、ｎ型サブマウント接続部１７はｎ型金属層２１に接続され、デバイスをサブマウントに接続している。相互接続部１６及び１７は、例えば、はんだバンプ部である。
【００１０】
図１Ｂに示すように、デバイスは、ｐ型サブマウント接続部１６とｎ型サブマウント接続部１７によりサブマウントに接続される。ｎ型サブマウント１７は、(絶縁層２２で囲まれた)ｎ型接点領域２１内のどこにでも配置でき、ビア１４の真上に配置する必要はない。同様に、ｐ型サブマウント接続部１６は、ｐ型金属層２０ａ上のどこにでも配置できる。その結果、サブマウントに対するデバイスの接続部は、ｐ型接点２０ａとｎ型接点２１の形状又は位置により制限されることはない。
【００１１】
図３は、サブマウント上に搭載された図１Ａのモノリシックアレイを示している。図８は、サブマウント上に搭載されたモノリシックアレイの一部の断面を示している。アレイ３は、反転して搭載されており、接点がサブマウント２に最も近接している。点線は個別のＬＥＤ７それぞれの配置を示している。個々のＬＥＤ７は、図８に示すトレンチ８７で分離されている。ＬＥＤアレイ３は、サブマウント２に対して各ＬＥＤ７の相互接続部（図８のはんだバンプ部８１−８４など）を電気的及び物理的に接続することによりサブマウント２に搭載される。ＬＥＤアレイ３は、従ってフリップチップ構成で搭載されるので、光は、ＬＥＤ７それぞれから基板１５（図２）を通して抽出される。或る実施形態では、各ＬＥＤは、サブマウント２内の又はサブマウント２表面上の相互接続部により互いに直列に接続されている。サブマウント２の表面上に形成された図８の相互接続部８６は、図８に描いた２つのＬＥＤのはんだバンプ部８２と８３を接続している。サブマウント２内に形成された相互接続部８５は、はんだバンプ８１を別のＬＥＤ又は他の回路（図示せず）に接続する。代わりに、個々のＬＥＤは、アレイ３上に形成された相互接続部により接続してもよい。このような相互接続部は、「高抵抗基板上に形成されたモノリシック直列／並列ＬＥＤアレイ」と題する２００３年４月１５日に発行された米国特許第６，５４７，２４９号に詳しく説明されており、同特許を参考文献として本願に援用する。幾つかの実施形態では、アレイ３内の個々のＬＥＤは、アレイ３上に形成された相互接続部とサブマウント２上又は内に形成された相互接続部との組み合わせにより相互接続されている。全部の又は一部の相互接続部がアレイ３上に形成されている実施形態では、アレイ３内の一部のＬＥＤだけをサブマウント２に電気的及び物理的に接続してもよい。
【００１２】
直列式相互接続は、各ＬＥＤに掛かる電圧降下を、各ＬＥＤの最大順電圧を超えないレベルまで下げる。過度の順電圧は、ＬＥＤに非可逆的な損傷を与えかねない。結合パッド４及び５は、ＬＥＤアレイの正及び負端末に電気的に接続され、パッケージのサブマウントに電気的及び物理的に接続するのに使用される。パッケージの例を、図７を参照しながら以下に説明する。
【００１３】
図３は、サブマウント２上に搭載されたＬＥＤの６ｘ７のモノリシックアレイを示している。モノリシックアレイ内のＬＥＤの個数は、各デバイスに掛かる特定の電圧降下を実現するように選択される。アレイ内の個々のＬＥＤに掛かる電圧は、線間電圧を直列配列のＬＥＤの個数で割ったものである。ＬＥＤの個数は、交流サイクルのピーク時に、個々のＬＥＤに掛かる最大電圧がＬＥＤを損傷しない程度に低くなるように選定される。１２０ＲＭＳボルトでは、ピーク電圧は約１８０Ｖとなる。図１Ｂ及び図２に示す個々のＬＥＤが４．５Ｖの最大順電圧に耐え得る場合、各ＬＥＤに掛かる電圧が交流サイクルのピーク時に最大許容電圧を越えないようにするには、直列に接続された少なくとも３８個のＬＥＤが必要となる。２４０ＲＭＳボルトの電源は、２倍の個数の直列に接続されたＬＥＤが必要となるが、６０ＲＭＳボルトの電源では、直列接続のＬＥＤの個数は半分で済む。実施形態の中には、ＬＥＤの個数は、日本なら１００Ｖ，米国では１２０Ｖ、ヨーロッパ及び一部アジアでは２４０Ｖなど、一般の交流電源を許容できるように選択されるものもある。例えば、１２０Ｖ交流回路の場合、ピーク電圧は約１８０Ｖとなる。図３に示すＬＥＤの６ｘ７アレイの各ＬＥＤの順電圧が３．５Ｖである場合、各デバイスでは、３．５ｘ４２＝１４７Ｖで望ましい電流密度５０Ａ／ｃｍ2が実現するはずであり、１８０Ｖのピーク電圧時でも最大電流密度１５０Ａ／ｃｍ2を超えることはない。図３に示す実施形態では、単一のモノリシックアレイが単一のサブマウント上に搭載されている。実施形態の中には、アレイ内の各ＬＥＤに掛かる望ましい最大電圧降下を実現するために、複数のモノリシックアレイを１つ又は複数のサブマウントに搭載するものもある。
【００１４】
図４及び図５は、図３に示すデバイスに実装される回路の例を２つ示している。図４は、交流電圧を直流電圧に変換する整流フィルタ処理回路を使わずに、交流電源に直列に接続されたＬＥＤアレイを備えたデバイスを示している。ＬＥＤは、交流の各サイクルの半分の正電圧の間の、ＬＥＤをオンにする十分な電圧がある間しかオンにならない。即ち、６０Ｈｚでは、ＬＥＤは毎秒６０回オンになる。
【００１５】
図５は、ＬＥＤアレイと、交流電源を整流するための全波ブリッジ整流器を示している。全波ブリッジ整流器は、後に説明するが、外部構成要素でもよいし、サブマウントに組み込まれていてもよい。随意装着のキャパシタは、整流された電圧にフィルタをかけて、ＬＥＤアレイに直流に近い電流を提供する。ＬＥＤを近直流電源で駆動することは、一般的であり効率的な駆動波形である。線間電圧が、交流サイクルの間にＬＥＤのターンオン電圧より下がると、電流は配線からではなくキャパシタから供給される。線間電圧がＬＥＤのターンオン電圧より高くなると、キャパシタは充電する。本発明の実施形態の中には、図５に示すキャパシタと全波ブリッジ整流器のような整流フィルタ処理回路が、図３に示すサブマウント２内に形成されているものもある。サブマウント２は、例えば、シリコンチップである。図５に示すＬＥＤアレイ以外の回路は、従来の集積回路製作技術を使ってサブマウント２の上及び／又は中に形成することができる。
【００１６】
図４及び図５に示すデバイスの実施形態の中には、図６に示すように、１つ又は複数のツェナーダイオードをＬＥＤアレイと直列に配して、ＬＥＤアレイに掛かる電圧降下を制御しているものもある。ツェナーダイオードは、サブマウント２内に形成してもよい。更に、サブマウント２は、静電放電保護回路の様な追加の回路を含んでいてもよい。
【００１７】
図７は、パッケージ化された発光デバイスの分解図である。放熱スラグ１００が、リードフレーム１０５内に配置されている。リードフレーム１０５は、例えば、電気経路を形成する金属フレームの周りに充填用のプラスチック材料をモールド成形したものでもよい。スラグ１００は、随意でリフレクタカップ１０２を有している。発光デバイスアレイ並びにサブマウント１０４は、ここに記載のどの様なデバイスでもよいが、スラグ１００上に搭載されている。サブマウント２（図３）上の結合パッド４及び５は、例えば配線結合によりリード線１０６に電気的に接続されている。光学レンズ１０８を追加してもよい。
【００１８】
実施形態の中には、１つ又は複数の波長変換層をＬＥＤの上に形成して白色光を作り出すものもある。白色光を作り出すには、例えば、青色ＬＥＤを、黄色波長変換層と共に、又は赤色波長変換層及び緑波長変換層と共に使用すればよい。同様に、ＵＶ  ＬＥＤを、赤色、青色、及び緑色波長変換層と共に使用して白色光を作り出すこともできる。波長変換層は、例えば、適した蛍光体であってもよく、スクリーン印刷或いは電気泳動塗装によりアレイ３（図３）の各ＬＥＤ７上に堆積させてもよいし、カプセル材に懸濁させ図７のデバイス１０４とレンズ１０８の間の空間に注入してもよい。モノリシックアレイの個々のＬＥＤは、異なる波長変換材料で被ってもよい。
【００１９】
図９は、従来型の白熱灯ソケットにねじ込むように設計された、エジソン基部の様なパッケージのモノリシックＬＥＤアレイを示している。サブマウント２は、配線結合部９２により基部９１の接点に接続されている。基部９１は、従来型の白熱灯ソケットにねじ込むことができる。ガラス球９０は、基部９１上に配置されている。図１０は、従来型の壁ソケットに差し込むように設計された、ＭＲ１６基部の様な２ピン基部のモノリシックＬＥＤアレイを示している。サブマウント２は、配線結合部９２により、プラグ９３の２つのプロングに接続された接点に接続されている。図９及び図１０に示すデバイスでは、静電放電防止回路、又は整流フィルタ処理回路の様な、アレイ３に必要な追加回路をサブマウント２内に形成することもできる。
【００２０】
交流電源で作動可能なＬＥＤのモノリシックアレイには利点が幾つかある。先ず、単一のサブマウント上の単一のモノリシックアレイを使用することにより、別々の個々のデバイスではなく単一のチップを、整列させ、搭載し、サブマウントに接続しさえすればよくなるので、デバイスの組立とパッケージ化が単純化される。更に、整流又はフィルタ処理回路が無い（即ち、整流及びフィルタ処理回路をサブマウント無いに一体形成する）ことにより、外部ドライバ回路が不要になることから、デバイスの大きさを小さくでき、パッケージ化が簡単になる。更に、特に整流フィルタ処理回路のないデバイスは、ＬＥＤアレイを越える追加回路がないので、製作が簡単で安価になる。
【００２１】
以上、本発明について詳しく説明してきたが、当業者には理解頂けるように、本開示に基づき、説明した発明的概念の精神を逸脱することなく、本発明に変更を加えることができる。例えば、実施形態の中にはIII−窒化物デバイスについて説明したものがあるが、III−リン化物、III−ヒ化物、又はII−IV材の様な他の材料系で作ったデバイスを使用してもよい。従って、本発明の範囲は、例示し説明した特定の実施形態に限定されるものではない。
【図面の簡単な説明】
【００２２】
【図１Ａ】電気的に絶縁されたＬＥＤのモノリシックアレイの平面図である。
【図１Ｂ】図１Ａに示すアレイ内の１つのＬＥＤの平面図である。
【図２】図１Ｂに示すデバイスの断面図である。
【図３】サブマウント上に搭載されたＬＥＤのモノリシックアレイを示す。
【図４】図３のデバイスの或る実施形態の回路図である。
【図５】図３のデバイスの別の実施形態の回路図である。
【図６】ツェナーダイオードを組み込んだ、本発明の実施形態を示している。
【図７】パッケージ化された発光デバイスの分解図である。
【図８】サブマウントに搭載されたＬＥＤのモノリシックアレイの一部を示す断面図である。
【図９】パッケージ化されたデバイスを示す。
【図１０】パッケージ化されたデバイスを示す。
【符号の説明】
【００２３】
２，１０４        サブマウント
３                基板、アレイ
４，５            結合パッド
７                発光ダイオード
１６，１７        接続部
８１，８２        はんだバンプ
８５，８６        相互接続部
９１              基部
【図１Ａ】
2004320024.tif 000003
【図１Ｂ】
2004320024.tif 000004
【図２】
2004320024.tif 000005
【図３】
2004320024.tif 000006
【図４】
2004320024.tif 000007
【図５】
2004320024.tif 000008
【図６】
2004320024.tif 000009
【図７】
2004320024.tif 000010
【図８】
2004320024.tif 000011
【図９】
2004320024.tif 000012
【図１０】
2004320024.tif 000013