(57)【要約】【課題】消費電流の抑制が図れるとともに、所望の出力パルス幅を容易に実現できるようにしたワンショット回路の提供。【解決手段】入力信号ＩＮの立ち上がりでＤラッチ回路２１の出力が立ち上がると、トランジスタＭ３がオン、トランジスタＭ１，Ｍ２がオフとなり、ノアゲート２３の出力がＬレベルからＨレベルとなる。この結果、インバータ２６の入力電圧が急激に立ち上がり、その後、コンデンサＣ１１の放電に伴いその入力電圧がインバータ２６のしきい値以下になると、インバータ２６の出力がＬレベルからＨレベルとなる。これによりノア回路２３の出力がＨレベルからＬレベルになるとともに、トランジスタＭ３がオフ、トランジスタＭ１，Ｍ２がオンとなるので、インバータ２６の入力電圧が急激にグランド電位となる。このため、インバータ２６の反転動作時に貫通電流が流れず、消費電流が抑制される。【選択図】  図１
2004297349.tif 000002
【特許請求の範囲】
【請求項１】
トリガパルスが入力されると、そのトリガパルスに基づいて一定時間幅のパルスを出力するワンショット回路であって、
コンデンサと抵抗を含み前記コンデンサの充放電を行う充放電手段と、
前記充放電手段の出力をしきい値で反転させる反転手段と、
前記トリガパルスに基づいて前記充放電手段のコンデンサの放電を開始させ、その放電に伴って前記反転手段が反転信号を出力したときに前記充放電手段の出力をいったん零レベルにさせたのち、前記充放電手段のコンデンサの充電を開始させる充放電制御手段と、
前記充放電手段の放電開始と前記インバータからの反転信号とに基づいて決まる時間幅のパルスを生成するパルス生成手段と、
を少なくとも備えていることを特徴とするワンショット回路。
【請求項２】
前記充放電手段の抵抗を、複数の抵抗に置き換え、
かつ、その複数の抵抗のうちの少なくとも１つを選択する選択手段を設けるようにしたことを特徴とする請求項１に記載のワンショット回路。
【請求項３】
トリガパルスの立ち上がりで所定のデータを取り込んで出力するラッチ回路と、
前記ラッチ回路の出力を反転する第１インバータと、
前記第１インバータの出力と帰還信号の論理和否定演算を行うノア回路と、
前記ノア回路の出力端子とグランドとの間に直列に接続されるコンデンサ、第１抵抗、第２抵抗、および第１スイッチング素子からなる充放電回路と、
前記コンデンサと前記第１抵抗の共通接続部と電源との間に接続される第２スイッチング素子、および前記第１抵抗と前記第２抵抗の共通接続部と電源との間に接続される第３スイッチング素子からなる初期化回路と、
前記充放電回路の出力を反転するとともに、その反転信号を前記帰還信号として前記ノア回路に帰還させる第２インバータと、
前記第２インバータの出力を反転するとともに、その反転信号で前記ラッチ回路を初期化させる第３インバータと、
前記第３インバータの出力と前記ラッチ回路の出力の論理積演算を行うアンド回路とを備え、
前記第１スイッチング素子を前記ラッチ回路の出力でオンオフ制御し、前記第２スイッチング素子および前記第３スイッチング素子を前記第１インバータの出力でそれぞれオンオフ制御するように構成したことを特徴とするワンショット回路。
【請求項４】
前記充放電回路の第１抵抗を、複数の抵抗と、この複数の各抵抗に直列に接続される複数のスイッチング素子とからなる回路に置き換えたことを特徴とする請求項３に記載のワンショット回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トリガパルスが入力されると、そのトリガパルスに基づいて一定時間幅のパルスを出力するワンショット回路に関するものである。
【０００２】
【従来の技術】
従来、この種のワンショット回路としては、例えば、図４および図５に示すものが知られている。
図４に示すワンショット回路は、図示のように、インバータ１〜７を縦続接続させた遅延回路８とアンド回路９とからなる。そして、アンド回路９は、入力信号ＩＮと入力信号ＩＮを遅延回路８で遅延させた遅延信号との論理積演算を行い、その演算結果を出力信号ＯＵＴとして取り出すようにしている。
【０００３】
図５に示すワンショット回路は、図示のように、遅延回路１４とアンド回路１５とからなる。遅延回路１４は、インバータ１１と、抵抗Ｒ１およびコンデンサＣ１からなる積分回路と、インバータ１２と、抵抗Ｒ２およびコンデンサＣ２からなる積分回路と、インバータ１３とからなり、これらを縦続接続させたものである。そして、アンド回路１５は、入力信号ＩＮと入力信号ＩＮを遅延回路１４で遅延させた遅延信号との論理積演算を行い、その演算結果を出力信号ＯＵＴとして取り出すようにしている。
【０００４】
【発明が解決しようとする課題】
ところが、図４および図５に示すような従来のワンショット回路では、遅延時間を大きくするとインバータなどの回路素子が多くなって回路規模が大きくなる。このため、回路全体の消費電流が多くなる上に、遅延回路の遅延時間の見積りが難しくなるという不具合がある。
【０００５】
また、図５に示す従来のワンショット回路では、遅延回路１４において以下のような不都合がある。すなわち、図５において、入力信号ＩＮが立ち上がると、この立ち上がりでインバータ１１の出力は「Ｈ」レベルから「Ｌ」レベルとなり、コンデンサＣ１の充電電荷が放電を開始する。そして、その放電によりインバータ１２の入力電圧がしきい値以下になると、インバータ１２の出力が「Ｌ」レベルから「Ｈ」レベルになる。
【０００６】
しかし、このときに、インバータ１２の入力電圧は直ちにグランドのレベルにならないので、インバータ１２がＣＭＯＳインバータからなる場合には、インバータ１２に貫通電流が流れる。このような現象はインバータ１３についても同様である。このため、その貫通電流が不要な消費電流となり、全体として無駄な電力消費になるという不都合がある。
【０００７】
そこで、本発明は、消費電流の抑制が図れるとともに、所望の出力パルス幅を容易に実現できるようにしたワンショット回路を提供することにある。
【０００８】
【課題を解決するための手段】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成した。
すなわち、第１の発明は、トリガパルスが入力されると、そのトリガパルスに基づいて一定時間幅のパルスを出力するワンショット回路であって、コンデンサと抵抗を含み前記コンデンサの充放電を行う充放電手段と、前記充放電手段の出力をしきい値で反転させる反転手段と、前記トリガパルスに基づいて前記充放電手段のコンデンサの放電を開始させ、その放電に伴って前記反転手段が反転信号を出力したときに前記充放電手段の出力をいったん零レベルにさせたのち、前記充放電手段のコンデンサの充電を開始させる充放電制御手段と、前記充放電手段の放電開始と前記インバータからの反転信号とに基づいて決まる時間幅のパルスを生成するパルス生成手段と、を少なくとも備えている。
【０００９】
第２の発明は、第１の発明のワンショット回路において、前記充放電手段の抵抗を、複数の抵抗に置き換え、かつ、その複数の抵抗のうちの少なくとも１つを選択する選択手段を設けるようにした。
第３の発明は、トリガパルスの立ち上がりで所定のデータを取り込んで出力するラッチ回路と、前記ラッチ回路の出力を反転する第１インバータと、前記第１インバータの出力と帰還信号の論理和否定演算を行うノア回路と、前記ノア回路の出力端子とグランドとの間に直列に接続されるコンデンサ、第１抵抗、第２抵抗、および第１スイッチング素子からなる充放電回路と、前記コンデンサと前記第１抵抗の共通接続部と電源との間に接続される第２スイッチング素子、および前記第１抵抗と前記第２抵抗の共通接続部と電源との間に接続される第３スイッチング素子からなる初期化回路と、前記充放電回路の出力を反転するとともに、その反転信号を前記帰還信号として前記ノア回路に帰還させる第２インバータと、前記第２インバータの出力を反転するとともに、その反転信号で前記ラッチ回路を初期化させる第３インバータと、前記第３インバータの出力と前記ラッチ回路の出力の論理積演算を行うアンド回路とを備え、前記第１スイッチング素子を前記ラッチ回路の出力でオンオフ制御し、前記第２スイッチング素子および前記第３スイッチング素子を前記第１インバータの出力でそれぞれオンオフ制御するように構成した。
【００１０】
第４の発明は、第３の発明のワンショット回路において、前記充放電回路の第１抵抗を、複数の抵抗と、この複数の各抵抗に直列に接続される複数のスイッチング素子とからなる回路に置き換えるようにした。
このような構成からなる本発明によれば、反転手段や第２インバータの反転動作時における貫通電流をなくすことが可能となり、消費電流の抑制を図ることができる。
【００１１】
また、本発明において、充放電手段や充放電回路が複数の抵抗を有し、その複数の抵抗のうちの少なくとも１つを選択手段で選択する場合には、所望の出力パルス幅を容易に実現できる。
【００１２】
【発明の実施の形態】
以下、本発明のワンショット回路の実施の形態について説明する。
図１は、本発明の第１実施形態の構成を示す回路図である。
この第１実施形態に係るワンショット回路は、図１に示すように、Ｄラッチ回路２１と、インバータ２２と、ノア回路２３と、充放電手段としての充放電回路２４と、初期化回路２５と、反転手段としてのインバータ２６と、インバータ２７と、アンド回路２８と、を備えている。
【００１３】
Ｄラッチ回路２１は、トリガパルスである入力信号ＩＮの立ち上がりで、データ入力端子（Ｄ）に印加されている電源電圧Ｖｄｄ（固定データ）を出力端子（Ｑ）から出力信号Ｓ１として出力するようになっている。
すなわち、Ｄラッチ回路２１は、そのデータ入力端子（Ｄ）が電源Ｖｄｄに接続され、そのクロック入力端子（ＣＬ）に入力信号ＩＮが入力されるようになっている。さらに、Ｄラッチ回路２１の出力信号Ｓ１は、インバータ２２の入力側、Ｎ型のＭＯＳトランジスタＭ３のゲート、およびアンド回路２８の一方の入力側にそれぞれ供給されるようになっている。
【００１４】
インバータ２２は、Ｄラッチ回路２１の出力信号Ｓ１を反転する回路である。このインバータ２２の反転出力信号は、ノア回路２３の一方の入力側、Ｎ型のＭＯＳトランジスタＭ１のゲート、およびＮ型のＭＯＳトランジスタＭ２のゲートにそれぞれ供給されるようになっている。
ノア回路２３は、インバータ２２の出力信号とインバータ２６の出力信号Ｓ３の論理和否定演算を行う回路であり、その出力信号Ｓ４を充放電回路２４に出力するようになっている。
【００１５】
充放電回路２４は、図１に示すように、コンデンサＣ１１、抵抗Ｒ１１、抵抗Ｒ１２、およびＮ型のＭＯＳトランジスタＭ３からなり、コンデンサＣ１１の充放電を行う回路である。そして、それらの各素子は、ノア回路２３の出力端子とグランドとの間に直列に接続されている。ＭＯＳトランジスタＭ３は、ゲートに供給されるＤラッチ回路２１の出力信号Ｓ１によりオンオフ制御されるスイッチング素子として機能する。
【００１６】
初期化回路２５は、スイッチング素子であるＮ型のＭＯＳトランジスタＭ１と、スイッチング素子であるＮ型のＭＯＳトランジスタＭ２とからなり、充放電回路２４を初期化する回路である。
このために、ＭＯＳトランジスタＭ１は、そのドレインに電源電圧Ｖｄｄが供給され、そのゲートにインバータ２２の出力信号が供給され、そのソースがコンデンサＣ１１と抵抗Ｒ１１との共通接続点に接続されている。また、ＭＯＳトランジスタＭ２は、そのドレインに電源電圧Ｖｄｄが供給され、そのゲートにインバータ２２の出力信号が供給され、そのソースが抵抗Ｒ１１と抵抗Ｒ１２との共通接続点に接続されている。
【００１７】
インバータ２６は、充放電回路２４の出力信号Ｓ２を反転し、その反転出力信号Ｓ３をインバータ２７に供給するとともに、ノア回路２３の他方の入力端子に帰還させるものである。すなわち、インバータ２６は、充放電回路２４の出力信号Ｓ２がしきい値以上のときに「Ｌ」レベルの信号を出力し、充放電回路２４の出力信号Ｓ２がしきい値以下のときに「Ｈ」レベルの信号を出力する。ここで、インバータ２６は、ＣＭＯＳインバータにより構成される。
【００１８】
インバータ２７は、インバータ２６の出力信号Ｓ３を反転し、その反転出力信号をアンド回路２８の一方の入力端子に供給するとともに、Ｄラッチ回路２１のクリア端子（初期化端子）に供給するものである。
アンド回路２８は、インバータ２７の出力信号とＤラッチ回路２１の出力信号Ｓ１の論理積演算を行う回路であり、その演算結果を出力信号ＯＵＴとして取り出すようになっている。
【００１９】
次に、このように構成される第１実施形態の動作について、図１および図２を参照して説明する。
いま、Ｄラッチ回路２１のクロック端子（ＣＬ）に、トリガパルスとして図２（Ａ）に示すような入力信号ＩＮが入力されると、その入力信号ＩＮの立ち上がりで、入力端子（Ｄ）に入力されている「Ｈ」レベルの固定データがラッチされる。この結果、Ｄラッチ回路２１の出力信号Ｓ１は、図２（Ｂ）に示すように「Ｌ」レベルから「Ｈ」レベルに立ち上がる。
【００２０】
このようにＤラッチ回路２１の出力信号Ｓ１が立ち上がると、図２（Ｆ）に示すように、アンド回路２８の出力信号ＯＵＴが「Ｌ」レベルから「Ｈ」レベルに立ち上がる（図２（Ｆ）参照）。
また、Ｄラッチ回路２１の出力信号Ｓ１が立ち上がると、ＭＯＳトランジスタＭ３はオフ状態からオン状態に変化するとともに、ＭＯＳトランジスタＭ１、Ｍ２はオン状態からオフ状態に変化する。さらに、このときには、ノア回路２３の出力信号Ｓ４は、図２（Ｅ）に示すように「Ｌ」レベルから「Ｈ」レベルに変化する。
【００２１】
この結果、充放電回路２４の出力電圧Ｓ２は、図２（Ｃ）に示すように急激に増加する。これは、コンデンサＣ１１の充電電圧とノア回路２３の「Ｈ」レベルの出力電圧の和の電圧が、充放電回路２４の出力電圧（出力信号）Ｓ２となるからである。
その後、コンデンサＣ１１の充電電荷は、コンデンサＣ１１と抵抗Ｒ１１、Ｒ１２で決まる時定数で放電されるので、充放電回路２４の出力電圧Ｓ２は図２（Ｃ）に示すように徐々に低下していく。そして、その出力電圧Ｓ２が、図２（Ｃ）に示すように、インバータ２６のしきい値電圧ＶＴ以下まで低下すると、インバータ２６の出力信号Ｓ３は、「Ｌ」レベルから「Ｈ」レベルに変化する。
【００２２】
この結果、ノア回路２３の出力信号Ｓ４が「Ｈ」レベルから「Ｌ」レベルに立ち下がるとともに（図２（Ｅ）参照）、アンド回路２８の出力信号ＯＵＴが「Ｈ」レベルから「Ｌ」レベルに立ち下がる（図２（Ｆ）参照）。
このように、ノア回路２３の出力信号Ｓ４が「Ｈ」レベルから「Ｌ」レベルになると、これに伴って充放電回路２４の出力電圧Ｓ２が、図２（Ｃ）に示すように急激にグランド電位（アース電位）になる。このため、充放電回路２４の出力電圧Ｓ２で動作するインバータ２６には、不要な貫通電流が流れることがなく、無駄な電力消費を防止できる。
【００２３】
また、上記のように、インバータ２６の出力信号Ｓ３が立ち上がると、これに基づき、図２（Ｂ）に示すようにラッチ回路２１の出力信号Ｓ１が「Ｈ」レベルから「Ｌ」レベルに変化する。この結果、ＭＯＳトランジスタＭ３はオン状態からオフ状態に変化するとともに、ＭＯＳトランジスタＭ１、Ｍ２はオフ状態からオン状態に変化する。
【００２４】
その後、コンデンサＣ１１は、電源電圧Ｖｄｄにより充電されていくので、充放電回路２４の出力電圧Ｓ２は徐々に増加していく。そして、その出力電圧Ｓ２が、図２（Ｃ）に示すように、インバータ２６のしきい値電圧ＶＴ以上になると、インバータ２６の出力信号Ｓ３は、図２（Ｄ）に示すように「Ｈ」レベルから「Ｌ」レベルに変化する。
【００２５】
以上説明したように、この第１実施形態によれば、出力パルスの時間幅を決定する充放電回路２４とインバータ２６を含む場合であっても、インバータ２６の反転動作時における貫通電流がなくなる。このため、回路全体の消費電流を抑えることができる。
次に、本発明の第２実施形態について、図３を参照して説明する。
【００２６】
第１実施形態では、出力信号ＯＵＴのパルス幅（時間幅）がコンデンサＣ１１と、抵抗Ｒ１１、Ｒ１２５との時定数で決まり、所望の値に設定することができない。そこで、第２実施形態は、出力信号ＯＵＴのパルス幅を所望の値に設定できるようにした。
すなわち、この第２実施形態は、図１に示す第１実施形態の抵抗Ｒ１１を、図３に示すように、複数の抵抗Ｒ１１、Ｒ１３、Ｒ１４と、この複数の抵抗Ｒ１１、Ｒ１３、Ｒ１４と直列に接続されるＮ型のＭＯＳトランジスタＭ４〜Ｍ６とからなる抵抗選択回路３０に置き換えるようにしたものである。
【００２７】
なお、この第２実施形態は、上記のように置き換えた構成以外は図１に示す第１実施形態とその構成が同じであるので、同一の構成要素には同一符号を付してその構成の説明は省略する。
さらに具体的に説明すると、図３に示すように、抵抗Ｒ１１、Ｒ１３、Ｒ１４の各一端を、コンデンサＣ１１とＭＯＳトランジスタＭ１のソースとの共通接続部に接続するとともに、その各他端を対応するＭＯＳトランジスタＭ４〜Ｍ６のドレインに接続するようにした。また、ＭＯＳトランジスタＭ４〜Ｍ６の各ソースは、抵抗Ｒ１２とインバータ２６の入力端子との共通接続部に接続するようにした。さらに、ＭＯＳトランジスタＭ４〜Ｍ６の各ゲートには、ＭＯＳトランジスタＭ４〜Ｍ６をオンオフ制御するための制御信号を外部制御回路３１から供給するようにした。
【００２８】
このような構成からなる第２実施形態では、外部制御回路３１からの制御信号によりＭＯＳトランジスタＱ４〜Ｑ６のうちの少なくとも１つをオンにし、これに対応する抵抗Ｒ１１、Ｒ１３、Ｒ１４のうちの少なくも１つを設定（選択）して使用できる。このため、出力信号ＯＵＴのパルス幅を容易に所望の値に設定することができる。
【００２９】
ここで、第２実施形態の上記以外の各部の動作は、図１に示す第１実施形態と同様であるので、その説明は省略する。
以上説明したように、第２実施形態によれば、第１実施形態と同様の効果を実現できる上に、出力信号ＯＵＴのパルス幅を容易に所望の値に設定することができる。
【００３０】
なお、第２実施形態では、ＭＯＳトランジスタＭ４〜Ｍ６のオンオフ制御を行うために、外部に設けた外部制御回路２８からの制御信号を使用するようにした。しかし、その制御信号は、例えば内部メモリに予め格納しておき、それを外部からの制御で選択して使用するようにしても良い。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、反転手段や第２インバータの反転動作時における貫通電流をなくすことが可能となり、消費電流の抑制を図ることができる。
また、本発明において、充放電手段や充放電回路が複数の抵抗を有し、その複数の抵抗のうちの少なくとも１つを選択手段で選択する場合には、所望の出力パルス幅を容易に実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の構成を示す回路図である。
【図２】その第１実施形態の各部の波形例を示す波形図である。
【図３】本発明の第２実施形態の構成例を示す回路図である。
【図４】従来回路の構成を示す回路図である。
【図５】従来回路の他の構成を示す回路図である。
【符号の説明】
Ｍ１〜Ｍ３はＭＯＳトランジスタ、Ｃ１１はコンデンサ、Ｒ１１〜Ｒ１３は抵抗、２１はＤラッチ回路、２２、２６、２７はインバータ、２３はノア回路、２４は充放電回路、２５は初期化回路、２８はアンド回路である。
【図１】
2004297349.tif 000003
【図２】
2004297349.tif 000004
【図３】
2004297349.tif 000005
【図４】
2004297349.tif 000006
【図５】
2004297349.tif 000007