(57)【要約】【課題】圧電基板と、圧電基板上に形成された第一の電極層と、第一の電極層上にＡｌにより構成された第二の電極層を備える薄膜素子において、高周波および大電力に対応した薄膜素子およびその製造方法を提供する。【解決手段】圧電基板１は、第一の電極層２と、第二の電極層３とを有するＩＤＴ電極４を備える。ＩＤＴ電極４を構成する第一の電極層２の膜厚は、５０ｎｍ以上１００ｎｍ未満である。また、第二の電極膜３は、Ａｌにより構成されている。【効果】本発明の薄膜素子およびその製造方法によれば、主電極である第二の電極層に対し、圧電基板１の励振エネルギーの伝達を抑制する第一の電極層をを備える。これにより、使用時における劣化の少ない、高周波および大電力に対応した薄膜素子およびその製造方法の提供が可能となる。【選択図】            図１
2004289442.tif 000002
【特許請求の範囲】
【請求項１】
圧電基板と、前記圧電基板上に形成された第一の電極層と、前記第一の電極層上にＡｌにより構成された第二の電極層とを備える薄膜素子であって、
前記第一の電極層の膜厚は、５０ｎｍ以上１００ｎｍ未満であることを特徴とする薄膜素子。
【請求項２】
前記第一の電極層は、Ｔｉ、Ｎｉ、Ｃｒのうちのいずれかを主成分とする金属により構成されていることを特徴とする、請求項１に記載の薄膜素子。
【請求項３】
前記圧電基板は、ＬｉＮｂＯ３基板またはＬｉＴａＯ３基板であることを特徴とする、請求項１または２に記載の薄膜素子。
【請求項４】
前記ＬｉＮｂＯ３基板または前記ＬｉＴａＯ３基板は、θ回転ＹカットＸ伝搬基板であることを特徴とする、請求項３に記載の薄膜素子。
【請求項５】
圧電基板を用意する工程と、前記圧電基板上に５０ｎｍ以上１００ｎｍ未満の膜厚の第一の電極層を形成する工程と、前記第一の電極層上にＡｌにより構成される第二の電極層を形成する工程とを有する薄膜素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜素子、特に圧電基板に形成された第一の電極層と、その上に形成されたＡｌにより構成される第二の電極層とを備える高周波、大電力を扱う薄膜素子およびその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話や移動体通信の発展に伴い、圧電基板に所望の電極パターンが形成された薄膜素子が、弾性表面波フィルターや弾性表面波共振子として盛んに利用されている。この薄膜素子の電極膜には、比重が小さいこと、電気抵抗値が小さいとの理由により、当初よりＡｌが使用されている。また、薄膜素子における高周波化への対応は、その電極膜の薄膜化、また電極パターンの微細化が必要となる。一方、圧電基板を用いた薄膜素子の動作状態における電極膜には、使用する周波数に対応した繰り返し応力が加わる。動作電力の増大および高周波化に伴い、薄膜素子に形成される電極に加わる応力が増大する。Ａｌ電極膜は、このＡｌ電極膜に加わる応力により、Ａｌ原子のマイグレーションを生じ、電極膜に欠陥が発生し、薄膜素子の特性を大きく劣化させるとの課題を有する。このことからも、用いられる薄膜素子の電極の耐電力性の向上が求められる。
【０００３】
従来、電極膜の耐電力性の向上および信頼性の向上として、Ａｌ膜の結晶性の制御や高配向化による方策が知られている。これらは、用いる基板の状態により大きな影響を受けることから、その安定性を欠くとの課題を有していた。また、更なる高周波化または動作電力の増大化に対しては、十分な対応ができないとの課題を有していた。
【０００４】
そこで、圧電基板と、圧電基板上に形成されたＩＤＴ電極を備える弾性表面波素子であって、圧電基板上に１００〜２００ｎｍの膜厚で設けられたＴｉ下地膜と、Ｔｉ下地膜上に積層されたＡｌ合金膜を備える弾性表面波素子が提案されている（例えば特許文献１参照）。
【０００５】
【特許文献１】
特開２００２−３６８５６８号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した従来技術による弾性表面波素子においては、以下の問題点が存在する。
【０００７】
特許文献１においては、下地膜として用いるＴｉ膜は、１００〜２００ｎｍの膜厚に設定される。また、Ｔｉ下地膜に積層する上地膜として、Ａｌ合金膜が構成されている。上記したように弾性表面波素子としての電極膜は、比重が小さいこと、電気抵抗値が小さいことが求められることは一般に知られる通りである。これは、電極膜の比重および電気抵抗値が弾性表面波素子の挿入損失等の特性に顕著に影響を及ぼすことに起因する。主電極として用いる上地膜のＡｌ合金膜は、Ａｌに比較し、大きな電気抵抗値を有する。これは、本来の圧電基板の有する特性を十分に引き出すことが出来ないとの課題を有する。また、下地膜として用いられるＴｉ膜も、電極膜としての電気抵抗値に影響を及ぼす。特許文献１における下地膜として用いるＴｉの膜厚の設定は、その有する電気抵抗値等の関係から弾性表面波素子として重要な特性であるピークロス値やバンド幅を劣化させることが考えられる。Ｔｉの電気抵抗値は比抵抗が４８μΩｃｍとＡｌの２．７μΩｃｍに比較し非常に大きいため、Ｔｉ膜厚が厚くなることで電極としての抵抗値の増加となり、特性を劣化させることになる。これは、高い品質を求められる弾性薄膜素子としては使用できないとの課題を有する。
【０００８】
【課題を解決するための手段】
上記問題を解決すべく本発明の薄膜素子は、圧電基板と、圧電基板上に形成された第一の電極層と、第一の電極上にＡｌにより構成される第二の電極層とを備える薄膜素子であって、第一の電極層の膜厚は、５０ｎｍ以上１００ｎｍ未満であることを特徴としている。また。第一の電極層は、Ｔｉ、Ｎｉ、Ｃｒのうちのいずれかを主成分とする金属により構成されている。また、圧電基板は、ＬｉＮｂＯ３基板またはＬｉＴａＯ３基板であることを特徴としている。更に、ＬｉＮｂＯ３基板またはＬｉＴａＯ３基板は、θ回転ＹカットＸ伝搬の基板であることを特徴としている。
【０００９】
また、圧電基板を用意する工程と、圧電基板に第一の電極層を形成する工程と、第一の電極層上にＡｌにより構成される第二の電極層を形成する工程とを有する薄膜素子の製造方法であって、第一の電極層の膜厚を、５０ｎｍ以上１００ｎｍ未満としたことを特徴とする薄膜素子の製造方法である。
【００１０】
本発明は、上記の問題点を解決することを目的とするもので、圧電基板が本来有する特性を劣化させることなく、耐電力性に優れ、電子機器の高性能化に対応した高精度および高信頼性な薄膜素子を提供する。
【００１１】
【発明の実施の形態】
以下、本発明の実施例について添付図に基いて詳細を説明する。
【００１２】
図１は、本発明の薄膜素子における一実施例の概略断面図を示す。
【００１３】
図１に示した薄膜素子は、圧電基板１と、圧電基板１上に第一の電極層２と、第一の電極層２上に第二の電極層３とを有する。
【００１４】
圧電基板１は、例えば、θ回転ＹカットＸ伝搬のＬｉＮｂＯ３基板またはＬｉＴａＯ３基板が用いられる。圧電基板１のカット角は、その上に形成する膜の状態に影響を及ぼすことから、用いる圧電基板１に対応した適切な角度が設定される。また、第一の電極層は、Ｔｉ、Ｎｉ、Ｃｒのうちのいずれかを主成分とする金属により構成され、その膜厚を５０ｎｍ以上１００ｎｍ未満とする。更に、第二の電極層は、Ａｌ電極膜により構成される。このＡｌ電極膜は、純Ａｌであることが好ましい。
【００１５】
以下に、本発明の薄膜素子の製造方法について説明する。
【００１６】
先ず、フォトリソ技術を用いて、圧電基板１、例えば、３８．５°回転ＹカットＸ伝搬のＬｉＴａＯ３基板１上にＩＤＴ電極４を形成する。ＩＤＴ電極４の形成は、先ず、圧電基板１をマルチソース対応のルツボを有する蒸着装置内にセットする。
【００１７】
次に、真空ポンプにより、蒸着装置内を真空状態とする。この時、蒸着装置内は、高真空ポンプにより１０−５Ｐａ台の圧力まで真空にすることが好ましい。
【００１８】
次に、電子ビーム蒸着法により、圧電基板１上に第一の電極層としてＴｉを８０ｎｍ形成する。次に、電子ビームの照射により高温になったルツボを冷却するために１５分程度放置することで冷却する。続いて、ルツボを回転させ、第二の電極層としてＡｌを１５０ｎｍ形成する。これらの形成は、真空を破ることなく連続で形成されることが好ましい。その際、均一な膜厚分布が得られるように、圧電基板１を５ｒｐｍの速度で自公転させることが好ましい。また、ルツボの上部にはシャッターが設けられ、所定の膜厚になるように、その開閉が制御されている。また、成膜時の圧電基板１は、いずれも特に加熱は行っていない。
【００１９】
この成膜方法は、電子ビーム蒸着法に限るものではなく、スパッタリング法等を用いても構わない。
【００２０】
次に、形成された電極層上に、レジストをスピンコーター等を用いて、所定の膜厚を塗布し、所定のパターンが形成されたフォトリソマスクを介してレジストを露光する。続いて、現像処理およびエッチング処理することにより、ＩＤＴ電極４が形成される。このパターン形成方法は、フォトリソグラフィ技術に限定するものではなく、ドライエッチング技術を用いても構わない。
【００２１】
形成されたＩＤＴ電極４は、求められる機能に対するパターン形状、例えば、ラインアンドスペースが０．５μｍの櫛形形状を有する。また、引き出し電極、パッド電極等が必要に応じて形成されている。その後、ダイシングおよびパッケージングなどの工程を経て、薄膜素子が得られる。
【００２２】
以下に本発明において、第一の電極層の膜厚を限定する根拠について説明する。
【００２３】
図２に、第一の電極層２に用いるＴｉの膜厚に対する薄膜素子の寿命および弾性表面波素子を形成した場合のピークロス値の関係を示す。図２は、印加電力を１．４Ｗ、使用雰囲気温度を１５０℃とした加速試験により得られた実験結果を、実デバイスの使用条件である印加電圧を０．８Ｗ、使用雰囲気温度を５０℃の値に換算した結果を示す。換算は、別の実験より求めた加速係数を使用した。使用した加速係数は、電力７乗則、温度１２℃２倍則である。
【００２４】
図２より、Ｔｉ膜厚が５０ｎｍ以上にて急激に薄膜素子の寿命が向上することが確認できる。また、ピークロス値の結果においては、Ｔｉ膜厚の増加に伴い、若干の増加は確認できるが、使用上問題ないレベルであると判断できる。
【００２５】
この本発明の薄膜素子の寿命の向上は、第一の電極層であるＴｉ膜厚が５０ｎｍを超えた時に、主電極である第二の電極層のＡｌ膜への圧電基板からの励振エネルギーの伝達が、第一の電極層であるＴｉにより抑制された結果であると考えられる。
【００２６】
このＴｉ膜厚による効果が明確に現れる点を第一の電極層の膜厚の下限値に設定した。
【００２７】
次に図３に、第一の電極層２に用いるＴｉの膜厚に対するピークロス値および３ｄＢにおけるバンド幅（Ｂ．Ｗ）との関係を示す。
【００２８】
図３より、Ｔｉ膜厚が１００ｎｍ以上になることにより、ピークロス値および３ｄＢ−Ｂ．Ｗ．が急激に劣化することが確認できる。これは、Ｔｉ膜の膜厚の増加による電気抵抗値への影響による劣化であると判断できる。前記したように薄膜素子における電極の物性値である電気抵抗値および比重に対する影響が、このピークロス値および３ｄＢ−Ｂ．Ｗ．にて確認できる。第一の電極層の上限値は、薄膜素子として使用上問題のない値として、この結果より設定した。
【００２９】
また、上述した実施形態では、圧電基板１として、３８．５°回転ＹカットＸ伝搬のＬｉＴａＯ３基板を用いたが、この発明は、圧電性を有するあらゆる基板に対しても、上記した設定により同様の効果が得られる。更に、第一の電極層２の材料としてＴｉを用いたが、Ｔｉ、Ｎｉ、Ｃｒのうちのいずれかを主成分とする金属を用いても構わない。
【００３０】
本発明の薄膜素子において、第二の電極層３のＡｌ膜への励振エネルギーの伝達が第一の電極層２のＴｉ膜により抑制され、その結果、薄膜素子の高寿命化との結果になったものと考えられる。また、特性劣化傾向を示さない範囲内にＴｉ膜厚を設定することで、他の特性に対しても良好な薄膜素子が得られる。
【００３１】
【発明の効果】
以上のような本発明の薄膜素子によれば、主電極膜のＡｌ膜への励振エネルギーの伝達が抑制され、高い信頼性を有する電極膜を提供できることが可能となる。
【００３２】
よって、圧電基板が本来有する特性を劣化させることなく、耐電力性に優れ、電子機器の高性能化に対応した高精度および高信頼性な薄膜素子を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の薄膜素子の一実施例を示す概略断面図である。
【図２】本発明の薄膜素子の一実施例における、Ｔｉ膜厚による薄膜素子の寿命およびピークロス値との関係を表すグラフである。
【図３】本発明の薄膜素子の一実施例における、Ｔｉ膜厚による薄膜素子のピークロスおよび３ｄＢ−Ｂ．Ｗとの関係を表すグラフである。
【符号の説明】
１…圧電基板
２…第一の電極層
３…第二の電極層
４…ＩＤＴ電極
【図１】
2004289442.tif 000003
【図２】
2004289442.tif 000004
【図３】
2004289442.tif 000005