(57)【要約】【課題】　ケースに組み込まれた完成品状態の電子時計において、データの書込を容易に行う。【解決手段】　モータコイルを有するアナログ電子時計において、外部操作部材の操作状態が予め定めた所定の操作状態である場合に、当該アナログ電子時計の動作モードをデータ受信モードに設定する。続いて、アナログ電子時計は、外部より入力された外部同期信号に同期した同期信号を生成する。そしてアナログ電子時計は、検出回路により動作モードがデータ受信モードである場合に、外部より入力されたデータ信号によりモータコイルに誘起された電圧信号であるデータ電圧信号および同期信号に基づいて受信データを生成し、出力する。【選択図】　　　　図１
2004004138.tif 000002
【特許請求の範囲】
【請求項１】
　アナログ指針と、
　アナログ指針を駆動しモータコイルを備えたモータと、
　動作モードをデータを受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定部と、
　前記動作モードが受信モードである場合に、データ信号を送信する外部送信装置より入力された外部同期信号を基準として、前記外部送信装置の動作に同期した同期信号を生成する同期信号生成部と、
　前記動作モードが前記データ受信モードであり、かつ、前記外部送信装置より入力された前記データ信号により前記コイルに誘起された電圧信号であるデータ電圧信号および前記同期信号に基づいて受信データを生成し、出力する受信データ生成部と、
　を備えたことを特徴とする電子時計。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、電子時計および電子時計の制御方法に係り、特に駆動用モータを内蔵したアナログ電子時計及びその制御方法に関する。
【背景技術】
【０００２】
　従来のアナログ電子時計においては、各種制御用データなどを記憶するためのデータ記憶回路を備えたものがある。
　このようなアナログ電子時計におけるデータ記憶回路へのデータ書込は、外部に設けられた外部データ書込装置の端子を回路基板に当てて電気的に接触させた状態でデータを書き込むことによりおこなっていた。
【０００３】
　また、昨今では、発電機を内蔵した電子時計も実用化され、電池交換が不要のため防水などの信頼性を高めるためにケースと裏蓋を一体化した１ピース構造の時計も開発されている。
　上記従来の電子時計においては、回路製造過程で一度書き込んだデータをケースへの組込後に書き換えるには、裏蓋を開けて回路基板を再び露出させる必要があり、手数がかかってしまうという問題点があった。
　特に１ピース構造の電子時計において、回路基板を露出させるには、指針や文字盤を取り外す必要があり、大がかりな作業を伴ってしまうという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　そこで、本発明の目的は、ケースに組み込まれた完成品状態の電子時計において、データの書込を容易に行うことができるとともに、構造を複雑化することがない電子時計および電子時計の制御方法並びに電子時計の調整システムおよび電子時計の調整方法を提供することにある。
【課題を解決するための手段】
【０００５】
　本発明の第１の態様は、コイルを有する電子時計において、信号を入力するための信号入力部と、動作モードをデータを受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定部と、動作モードが受信モードである場合に、データ信号を送信する外部送信装置より入力された外部同期信号を基準として、外部送信装置の動作に同期した同期信号を生成する同期信号生成部と、動作モードがデータ受信モードであり、かつ、外部送信装置より入力されたデータ信号によりコイルに誘起された電圧信号であるデータ電圧信号および同期信号に基づいて受信データを生成し、出力する受信データ生成部と、を備えたことを特徴としている。
【０００６】
　本発明の第２の態様は、本発明の第１の態様において、コイルはモータコイルであることを特徴としている。
【０００７】
　本発明の第３の態様は、本発明の第１の態様において、モード設定部は、信号入力部を介して入力された信号があらかじめ定めた所定の信号である場合に動作モードをデータ受信モードに移行させることを特徴としている。
【０００８】
　本発明の第４の態様は、本発明の第３の態様において、信号入力部は、各種操作を行うための外部操作部を備え、外部操作部の操作状態が予め定めた所定の操作状態である場合に、モード設定部に所定の信号を出力することを特徴としている。
【０００９】
　本発明の第５の態様は、本発明の第３の態様において、コイルはモータコイルであり、動作モードがデータ受信モードである場合にモータコイルに対するモータパルスの出力を禁止するモータパルス出力禁止部を備えたことを特徴としている。
【００１０】
　本発明の第６の態様は、本発明の第３の態様において、モード設定部は、動作モードがデータ受信モードに移行してから予め定めた所定時間以内に外部同期信号が入力されない場合は、動作モードをデータ受信モードから通常動作を行う通常動作モードに移行することを特徴としている。
【００１１】
　本発明の第７の態様は、本発明の第３の態様において、モード設定部は、動作モードがデータ受信モードに移行してから予め定めたビット数のデータを受信した場合に、動作モードをデータ受信モードから通常動作を行う通常動作モードに移行することを特徴としている。
【００１２】
　本発明の第８の態様は、本発明の第１の態様において、コイルはモータコイルであり、モータコイルには、一定間隔でモータパルスが出力されるものであり、モード設定部は、モータパルスの非出力期間中のあらかじめ定めた所定期間中のみ動作モードをデータ受信モードとすることを特徴としている。
【００１３】
　本発明の第９の態様は、本発明の第１の態様において、受信データを記憶する受信データ記憶部と、同一の受信データを予め定めた所定個数受信した場合に、当該受信データを受信データ記憶部に記憶させるデータ記憶制御部と、を備えたことを特徴としている。
【００１４】
　本発明の第１０の態様は、本発明の第９の態様において、
受信データ記憶部は、受信データを不揮発的に記憶する不揮発性メモリ部と、不揮発性メモリ部に受信データを書き込むデータ書込部と、を備えたことを特徴としている。
【００１５】
　本発明の第１１の態様は、本発明の第１の態様において、データ電圧信号の電圧を予め定めた所定の基準電圧と比較することにより、受信データを生成し出力するコンパレータを備えたことを特徴としている。
【００１６】
　本発明の第１２の態様は、請求項１１記載の電子時計において、コンパレータをデータ受信モード時を含む所定期間中にのみ動作可能状態とするコンパレータ動作制御部を備えたことを特徴としている。
【００１７】
　本発明の第１３の態様は、請求項１１記載の電子時計において、データ受信モード時を含む所定期間中にのみコンパレータに対し動作電源を供給する電源供給制御部を備えたことを特徴としている。
【００１８】
　本発明の第１４の態様は、本発明の第１の態様において、データ電圧信号の電圧を予め定めた所定の基準電圧と比較することにより、受信データを生成し出力するインバータを備えたことを特徴としている。
【００１９】
　本発明の第１５の態様は、コイルと、信号を入力するための信号入力部と、動作モードをデータを受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定部と、を有するとともに、動作モードが受信モードである場合に同期タイミング信号を基準とする同期信号を生成し、入力されたデータ信号によりコイルに誘起された電圧信号であるデータ電圧信号および同期信号に基づいて受信データを生成する電子時計と、電子時計のコイルを介して送信される信号を受信信号として受信する受信部と、受信信号に基づいて調整データ信号を生成し、電子時計に対して送信する送信部と、を有する外部装置と、を備えたことを特徴としている。
【００２０】
　本発明の第１６の態様は、本発明の第１５の態様において、電子時計のコイルはモータコイルであることを特徴としている。
【００２１】
　本発明の第１７の態様は、コイルを有する電子時計の制御方法において、電子時計の動作モードをデータを受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定過程と、動作モードが受信モードである場合に、データ信号を送信する外部送信装置より入力された外部同期信号を基準として、外部送信装置の動作に同期し、動作モードがデータ受信モードであり、かつ、外部送信装置より入力されたデータ信号によりコイルに誘起された電圧信号であるデータ電圧信号および同期信号に基づいて受信データを生成し、出力する受信データ生成過程と、を備えたことを特徴としている。
【００２２】
　本発明の第１８の態様は、本発明の第１７の態様において、モード設定過程において、信号入力部を介して入力された信号があらかじめ定めた所定の信号である場合に動作モードをデータ受信モードに移行させることを特徴としている。
【００２３】
　本発明の第１９の態様は、本発明の第１８の態様において、電子時計は、各種操作を行うための外部操作部を備え、外部操作部の操作状態が予め定めた所定の操作状態である場合に、モード設定過程は、動作モードをデータ受信モードに切り替えることを特徴としている。
【００２４】
　本発明の第２０の態様は、本発明の第１８の態様において、コイルはモータコイルであり、動作モードがデータ受信モードである場合にモータコイルに対するモータパルスの出力を禁止するモータパルス出力禁止過程を備えたことを特徴としている。
【００２５】
　本発明の第２１の態様は、本発明の第１８の態様において、モード設定過程は、動作モードがデータ受信モードに移行してから予め定めた所定時間以内に外部同期信号が入力されない場合は、動作モードをデータ受信モードから通常動作を行う通常動作モードに移行することを特徴としている。
【００２６】
　本発明の第２２の態様は、本発明の第１８の態様において、モード設定過程は、動作モードがデータ受信モードに移行してから予め定めたビット数のデータを受信した場合に、動作モードをデータ受信モードから通常動作を行う通常動作モードに移行することを特徴としている。
【００２７】
　本発明の第２３の態様は、本発明の第１７の態様において、コイルはモータコイルであり、モータコイルには、一定間隔でモータパルスが出力されるものであり、モード設定過程は、モータパルスの非出力期間中のあらかじめ定めた所定期間中のみ動作モードをデータ受信モードとすることを特徴としている。
【００２８】
　本発明の第２４の態様は、本発明の第１７の態様において、受信データを記憶する受信データ記憶過程と、同一の受信データを予め定めた所定個数受信した場合に、当該受信データを受信データ記憶過程において記憶させるデータ記憶制御過程と、を備えたことを特徴としている。
【００２９】
　本発明の第２５の態様は、本発明の第２４の態様において、受信データ記憶過程は、電子時計の不揮発性メモリに受信データを書き込むデータ書込過程を備えたことを特徴としている。
【００３０】
　本発明の第２６の態様は、本発明の第１７の態様において、電子時計は、データ電圧信号の電圧を予め定めた所定の基準電圧と比較することにより、受信データを生成し出力するコンパレータを有し、コンパレータをデータ受信モード時を含む所定期間中にのみ動作可能状態とするコンパレータ動作制御過程を備えたことを特徴としている。
【００３１】
　本発明の第２７の態様は、本発明の第２６の態様において、データ受信モード時を含む所定期間中にのみコンパレータに対し動作電源を供給する電源供給制御過程備えたことを特徴としている。
【００３２】
　本発明の第２８の態様は、コイルと、信号を入力するための信号入力部と、動作モードをデータを受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定部と、を有する電子時計を調整する電子時計の調整方法において、電子時計の動作モードが受信モードである場合に同期タイミング信号を基準とする同期信号を生成させ、入力されたデータ信号によりコイルに誘起された電圧信号であるデータ電圧信号および同期信号に基づいて電子時計に受信データを生成させ、外部装置に電子時計のコイルを介して送信される信号を受信信号として受信させ、受信信号に基づいて調整データ信号を生成させ、電子時計に対して調整データ信号を送信させる、を備えたことを特徴としている。
【発明を実施するための最良の形態】
【００３３】
　次に本発明の好適な実施形態について図面を参照して説明する。
【００３４】
［１］第１実施形態
　まず第１実施形態について説明する。なお、本第１実施形態にあってはアナログ指針を有するアナログ電子時計およびこのアナログ電子時計にデータ送信を行う外部データ書込装置を有するデータ伝送システムを例として説明する。しかしながら、本発明をこれらに限定する趣旨ではなく、モータコイルを有する電子時計であれば、本発明の適用が可能である。
【００３５】
［１．１］　データ伝送システムの概要構成
　データ伝送システムの概要構成ブロック図を図１に示す。
　データ伝送システム１００のアナログ電子時計１０３は、モータコイル１０１およびリュウズあるいはボタンなどの外部操作部材１０２が設けられている。
　また、外部データ送信装置１０５は、このアナログ電子時計１０３に対し、送信用コイル１０４を介してデータ信号ＳTRを送信する。
　この場合において、データ信号ＳTRとして送信されるデータとしては、歩度調整データや、各種センサなどの補正データ、仕様切替の為のデータなどが挙げられる。
【００３６】
［１．２］　アナログ電子時計の概要構成
　図２にアナログ電子時計の概要構成ブロック図を示す。
　アナログ電子時計１０３の発振回路１１は、水晶振動子１１Ｃを有し、水晶振動子１１Ｃにより生成された基準発振信号から所定の基準周波数を有する基準パルス信号を生成する。
　分周回路１２は、発振回路１１から出力された基準パルス信号を分周することにより、各種パルス信号を出力する。
　制御回路１３は、カウンタ１３Ａを有し、分周回路１２から出力される各種パルス信号および後述のデータ記憶回路１７の記憶データに基づいてアナログ電子時計１０３全体の制御動作を行う。ここで、カウンタ１３Ａは、後述するタイミング信号の立下がりタイミングからの経過時間ｔを検出し、経過時間ｔが予め定めたデータ検出待機時間Ｔａに至ったか否かを検出する。
　検出回路１４は、制御回路１３の制御下でモータコイル１０１介して入力されるデータ信号ＳTRを検出し、シリアルデータである検出データＤDSとして制御回路１３に出力する。
　駆動パルス発生回路１５は、分周回路１２から出力されるパルス信号に基づいて駆動パルスを発生する。
　駆動回路１６は、駆動パルスに基づいてモータコイル１０１に駆動電流を流し、駆動モータを駆動する。
　データ変換回路１８は、制御回路１３を介して検出回路１４により出力された検出データＤDSをシリアル／パラレル変換しパラレル検出データＤDPとしてデータ記憶回路１７に出力する。
　歩度調整回路１９は、データ記憶回路１７に記憶されたパラレル検出データＤDPに基づいて分周回路１２における分周比を制御して歩度を所定の値に調整する。
　この場合において、データ記憶回路１７は、データ書込回路１７Ｃを備えている。このデータ書込回路１７Ｃは、ＥＥＰＲＯＭ１７Ａと、昇圧回路１７Ｂとを備えている。ＥＥＰＲＯＭ１７Ａは、パラレル検出データＤDPを不揮発的に記憶する。また、昇圧回路１７Ｂは、書込電圧を生成するため電源電圧を昇圧する。
　この場合において、アナログ電子時計１０３は、図１４に示すようにケーシングに組み込まれた状態でデータ受信を行っている。
【００３７】
［１．３］　外部データ送信装置の概要構成
　図３に外部データ送信装置の概要構成図を示す。
　外部データ送信装置１０５の発振回路２１は、図示しない水晶振動子、セラミック振動子などの振動子を有し、その振動子により生成された基準発振信号から所定の基準周波数を有する基準パルス信号を生成する。
　分周回路２２は、発振回路２１から出力された基準パルス信号を分周することにより、各種パルス信号を出力する。
　制御回路２３は、分周回路２２から出力されるパルス信号に基づいて外部データ送信装置１０５全体の制御動作を行う。この場合において、制御回路２３の構成は、ＣＰＵ、ＲＯＭ、ＲＡＭなどを有するマイクロプロセッサ構成とし、ＣＰＵによりＲＯＭに記憶した制御プログラムに基づいて動作するようにすればよい。また、制御回路２３の構成としては、マイクロプロセッサ構成に代えて、ロジック回路により構成することも可能である。
　データ記憶回路２４は、制御回路２３の制御下で、各種データを記憶するとともに、記憶した各種データを出力する。
　ＰＳＫ変調回路２５は、制御回路２３の制御下で、データ記憶回路２４から読み出した送信データに基づいて分周回路から出力されるパルス信号の位相シフトキーイング変調（ＰＳＫ変調；Phase Shift Keying modulation）を行う。
　増幅回路２６は、ＰＳＫ変調回路２５の出力を増幅してデータ信号ＳTRとして送信コイル１０４を介して出力する。
　この場合において、ＰＳＫ変調回路２５は、基準信号の位相を反転させることにより変調を行う。例えば、伝送すべき信号レベルが“Ｈ”レベルであるならば位相を０［゜］とし、“Ｌ”レベルであるならば位相を１８０［゜］とする。
【００３８】
［１．４］　検出回路周辺の概要構成
　次に図４を参照して検出回路周辺の概要構成について説明する。
　検出回路１４の周辺には、駆動回路１６およびモータコイル１０１を含む指針駆動部１９が設けられている。
　駆動回路１６は、高電位側電源Ｖddおよび低電位側電源ＶSSの間に直列に接続されたｐチャネルＭＯＳトランジスタＰ１およびｎチャネルＭＯＳトランジスタＮ１を備えて構成されている。さらにｐチャネルＭＯＳトランジスタＰ１およびｎチャネルＭＯＳトランジスタＮ１とは、並列に、高電位側電源Ｖddおよび低電位側電源ＶSSの間に直列に接続されたｐチャネルＭＯＳトランジスタＰ２およびｎチャネルＭＯＳトランジスタＮ２を備えて構成されている。
　これらのｐチャネルＭＯＳトランジスタＰ１、ｎチャネルＭＯＳトランジスタＮ１、ｐチャネルＭＯＳトランジスタＰ２およびｎチャネルＭＯＳトランジスタＮ２は、駆動パルス発生回路１５からゲート端子に入力される制御信号により、ｐチャネルＭＯＳトランジスタＰ１およびｎチャネルＭＯＳトランジスタＮ２が対となってオン／オフする。あるいは、制御信号によりｐチャネルＭＯＳトランジスタＰ２およびｎチャネルＭＯＳトランジスタＮ１が対となってオン／オフする。
【００３９】
　この結果、ｐチャネルＭＯＳトランジスタＰ１およびｎチャネルＭＯＳトランジスタＮ２がオン状態の場合は、ｐチャネルＭＯＳトランジスタＰ２およびｎチャネルＭＯＳトランジスタＮ１がオフ状態となる。これにより、高電位側電源Ｖdd→ｐチャネルＭＯＳトランジスタＰ１→モータコイル１０１→ｎチャネルＭＯＳトランジスタＮ２→低電位側電源ＶSSの順番で駆動電流（駆動パルス）が流れることとなる。
　また、ｐチャネルＭＯＳトランジスタＰ２およびｎチャネルＭＯＳトランジスタＮ１がオン状態の場合は、ｐチャネルＭＯＳトランジスタＰ１およびｎチャネルＭＯＳトランジスタＮ２がオフ状態となる。これにより、高電位側電源Ｖdd→ｐチャネルＭＯＳトランジスタＰ２→モータコイル１０１→ｎチャネルＭＯＳトランジスタＮ１→低電位側電源ＶSSの順番で駆動電流（駆動パルス）が流れることとなる。
　指針駆動部１９のモータコイル１０１は、ステッピングモータ１１０の一部を構成している。そして指針駆動部１９のステータ１１２は、モータコイル１０１によって励磁される。また、ロータ１１３は、ステータ１１２の内部において励磁される磁界により回転する。ここで、ステッピングモータ１１０は、ロータ１１３がディスク状の２極の永久磁石によって構成されたＰＭ型（永久磁石回転型）で構成されている。
　ステータ１１２には、モータコイル１０１で発生した磁力によって異なった磁極がロータ１１３の回りのそれぞれの相（極）１１５および１１６に発生するように磁気飽和部１１７が設けられている。
【００４０】
　また、ロータ１１３の回転方向を規定するために、ステータ１１２の内周の適当な位置には内ノッチ１１８が設けられている。この内ノッチ１１８により、コギングトルクを発生させてロータ１１３が適当な位置に停止するようにしている。
　ステッピングモータ１１０のロータ１１３の回転は、かなを介してロータ１１３に噛合された五番車１２１、四番車１２２、三番車１２３、二番車１２４、日の裏車１２５および筒車１２６からなる輪列１２０によって各針に伝達される。四番車１２２の軸には秒針１３１が接続され、二番車１２４には分針１３２が接続され、さらに、筒車１２６には時針１３３が接続されている。ロータ１１３の回転に連動してこれらの各針によって時刻が表示される。輪列１２０には、さらに、年月日などの表示を行うための伝達系など（不図示）を接続することももちろん可能である。
【００４１】
　ここで、検出回路１４について説明する。
　検出回路１４は、基準電圧生成回路３１、コンパレータ３２およびｎチャネルＭＯＳトランジスタＮ３を備えて構成されている。
　検出回路１４の基準電圧生成回路３１は、基準電圧ＶREFを生成する。
　コンパレータ３２は、駆動回路１６の出力端子Ｏ２の電圧ＶO2と基準電圧ＶREFを比較して検出データＤDSを出力する。
　ｎチャネルＭＯＳトランジスタＮ３は、コンパレータ３２に制御回路１３からのサンプリング駆動信号ＳSPに基づいて電源を供給する。
【００４２】
［１．５］　第１実施形態の動作
　次に第１実施形態の動作を説明する。
　図５に実施形態のタイミングチャートを、図６に実施形態の処理フローチャートを示す。初期状態において、データビット数カウンタＮ＝１であり、１回の受信モード移行により読み込むべきデータのビット数はＸビット（Ｘ：自然数）であるものとする。
　まず、外部操作部材１０２を操作し（図５（ａ）参照）、時刻ｔ０において、アナログ電子時計１０３を受信モードに移行させる（ステップＳ１）。この場合において、外部操作部材の操作は、ユーザによる意図しないデータ受信モードへの移行を防ぐため、ある程度複雑なものとしておく必要がある。
　データ受信モードに移行させるための操作が行われると、ユーザに当該電子アナログ時計の動作モードがデータ受信モードであることを告知すべく、変則運針を開始する（ステップＳ２）。
　より具体的には、データ受信モード中は、例えば、５秒間隔で秒針の運針を行う５秒運針がなどのような変則運針動作がなされる。もちろんこの場合において、駆動パルス出力中は、データ受信を行うことはできない。さらにデータ受信モード中はモータパルス出力を停止するように構成することも可能である。
【００４３】
　さらにデータ受信モード中は、ｐチャネルＭＯＳトランジスタＰ１のみオン状態とし（図５（ｄ）参照）、駆動パルスの出力は停止される。また、ｐチャネルＭＯＳトランジスタＰ２、ｎチャネルＭＯＳトランジスタＮ１およびｎチャネルＭＯＳトランジスタＮ２はオフ状態とする（図５（ｅ）、図５（ｆ）、図５（ｇ）参照）。
　この結果、駆動回路１６の出力端子Ｏ２は図５（ｈ）に示すように、ハイインピーダンス状態となり、電気的に浮いた状態となる。
　従って、モータコイル１０１に対し、外部から磁界を印加すると、モータコイル１０１に電圧が誘起されることとなる。
　この駆動回路１６の出力端子Ｏ２がハイインピーダンス状態になる。これと並行して、サンプリング駆動信号ＳSPは“Ｈ”レベルとされ（図５（ｂ）参照）る。ｎチャネルＭＯＳトランジスタＮ３もオン状態となる。これらによりコンパレータ３２は動作電源が供給されて動作状態となる。
【００４４】
　次に制御回路１３は、モータコイル１０１および検出回路１４を介してデータ信号ＳTRとしてタイミング信号ＳTM（図５（ｃ）参照）を受信したか否かを判別する（ステップＳ３）。この場合において、タイミング信号ＳTMは受信レベルの観点から、受信レベルの高くなる矩形波のほうが好ましい。
　ステップＳ３の判別において、タイミング信号ＳTMを受信していない場合には（ステップＳ３；Ｎｏ）、受信モードに移行してからの経過時間ｔ’が予め定めた待機時間ＴCを超過したか否かを判別する（ステップＳ９）。
【００４５】
　すなわち、
　　　　ｔ’＞ＴC
を満たしているか否かを判別する。
【００４６】
　ステップＳ９の判別において、経過時間ｔ’が待機時間ＴCを超過していない場合、すなわち、
　　　　ｔ’≦ＴC
の場合には（ステップＳ９；Ｎｏ）、処理を再びステップＳ３に移行し、以下同様の処理を行う。
【００４７】
　ステップＳ９の判別において、経過時間ｔ’が待機時間ＴCを超過している場合には、コンパレータ３２の不要な動作による電力消費を低減するため受信モードを終了し、通常モードに復帰する。あるいは、ユーザーの誤操作などにより誤って受信モードに移行したものとして、受信モードを終了し、通常モードに復帰する（ステップＳ８）。
【００４８】
　ステップＳ３の判別において、図５（ｃ）に示すようなタイミング信号を受信した場合には（ステップＳ；Ｙｅｓ）、制御回路１３はカウンタ１３Ａのカウント動作を開始する。そして、図５中の時刻ｔ１のように、タイミング信号の立下がりタイミングでカウンタ１３Ａはリセットされる。さらにアナログ電子時計と外部データ送信装置１０５との間の同期がとられる。
　従って、アナログ電子時計はデータ待ち受け状態となる。
【００４９】
　次に制御回路１３は、カウンタ１３Ａのカウント状態に基づいてタイミング信号の立下がりタイミングからの経過時間ｔが予め定めたデータ検出待機時間Ｔａを超過したか否かを判別する（ステップＳ４）。
【００５０】
　すなわち、
　　　　ｔ＞Ｔａ
を満たしているか否かを判別する（ステップＳ４）。
　ステップＳ４の判別において、経過時間ｔがデータ検出待機時間Ｔａを超過していない場合には、ステップＳ４の処理を繰り返し、そのまま待機状態を保持する。
【００５１】
　すなわち、
　　　　ｔ≦Ｔａ
の場合には（ステップＳ４；Ｎｏ）、ステップＳ４の処理を繰り返し、そのまま待機状態を保持する。
　ステップＳ４の判別において、経過時間ｔがデータ検出待機時間Ｔａを超過した場合には、データの送信が開始される。
　すなわち、ＰＳＫ変調回路２５は、制御回路２３の制御下で、データ記憶回路２４から読み出した送信データに基づいて分周回路から出力されるパルス信号の位相シフトキーイング変調を行い、増幅回路２６に出力する。
　これにより、増幅回路２６は、ＰＳＫ変調回路２５の出力を増幅してデータ信号ＳTRとして送信コイル１０４を介して出力する。
【００５２】
　このときのデータ信号ＳTRはＰＳＫ変調された正弦波であり、送信データの信号レベル（“Ｈ”または“Ｌ”）によって位相が１８０［゜］反転する。
　このとき、アナログ電子時計１０３は、時刻ｔ２に示すように、データ読込タイミング信号ＳRD（図５（ｊ）参照）を“Ｈ”レベルとする。さらに、検出データＤDS（図５（ｉ）参照）の信号レベルを検出し、１ビットのデータを読み込むデータ読み込みを行う（ステップＳ５）。
　すなわち、誘起された出力端子Ｏ２の端子電圧ＶO2がコンパレータ３２の基準電圧ＶREFを下回ると、“Ｈ”レベルの検出データＤDSが出力される。
　より具体的には、時刻ｔ２においては、検出データＤDSのレベルは“Ｈ”となり、１ビットのデータは“１”となる。
【００５３】
　次に制御回路１３は、その後、データビット数カウンタＮの値に１を加算する、すなわち、
　　　　Ｎ＝Ｎ＋１
とする（ステップＳ６）。これは、既にＮビットのデータを受信した旨を表している。
　次に受信したデータのビット数がＸビットに等しくなったか否かを判別する（ステップＳ７）。
　ステップＳ７の判別において、受信したデータのビット数がＸビット未満である場合には、すなわち、
　　　　Ｎ＜Ｘ
である場合には（ステップＳ７；Ｎｏ）、前回の検出データＤDSの信号レベルの検出タイミング（時刻ｔ２）からの経過時間ｔ”が予め定めたデータ検出待機時間Ｔｂを超過したか否か、すなわち、
　　　　ｔ”＞Ｔｂ
を満たしているか否かを判別する（ステップＳ１０）。
【００５４】
　ステップＳ１０の判別において、経過時間ｔ”がデータ検出待機時間Ｔｂを超過していない場合、すなわち、
　　　　ｔ”≦Ｔｂ
の場合には（ステップＳ１０；Ｎｏ）、ステップＳ１０の処理を繰り返し、そのまま待機状態を保持する。
　ステップＳ１０の判別において、経過時間ｔ”がデータ検出待機時間Ｔｂを超過した場合には、図５（ｃ）の時刻ｔ３に示すように、データ読込タイミング信号ＳRDを“Ｈ”レベルとする。さらに、検出データＤDSの信号レベルを検出し、１ビットのデータを読み込むデータ読み込みを行う（ステップＳ５）。
　このとき、出力端子Ｏ２に誘起される誘起電圧ＶO2は、コンパレータ３２により基準電圧ＶREFと比較され、データ信号ＤDSが出力される。
【００５５】
　以下、同様にして、データ信号ＳTRの周波数に同期したデータ検出待機時間Ｔｂ毎に誘起電圧ＶＯ２の電圧レベルをコンパレータ３２により検出する。そして、データ変換回路１８において、検出データＤDSのシリアル／パラレル変換を行ってパラレル検出データＤDPを生成する。生成されたパラレル検出データＤDPは、データ記憶回路１７に記憶されることとなる。
【００５６】
　また、変調はＰＳＫ変調としたが、データ取り込みタイミング信号ＳRDで振幅がピークとなるように、タイミングをあわせたＡＳＫ（Amplitude Shift Keying）変調でもかまわない。
　また、時間Ｔａ＝Ｔｂと設定してもよい。この場合には、時間Ｔａ、Ｔｂを計測するカウンタが共用化でき、回路の簡略化を図ることができる。
　ステップＳ７の判別において、受信したデータのビット数がＸビットである場合には、すなわち、
　　　　Ｎ＝Ｘ
である場合には、１回の受信モード移行により読み込むべきデータビット数がＸビットに達したので、受信モードを終了し、通常モードに復帰する（ステップＳ８）。
【００５７】
　その後、歩度調整回路１９は、データ記憶回路１７に記憶されたパラレル検出データＤDPに基づいて分周回路１２における分周比を制御して歩度を所定の値に調整し、アナログ電子時計の計時精度を向上させることとなる。
【００５８】
［１．６］　第１実施形態の効果
　以上の説明のように本実施形態によれば、アナログ電子時計１０３の完成品状態であってもデータを書き込むことが可能である。
　また、アナログ電子時計１０３の構成部品であるモータコイルを介してデータ受信を行うため、装置構成の変更を最小限とすることができる。
【００５９】
［１．７］　第１実施形態の変形例
［１．７．１］　第１変形例
　以上の説明においては、コンパレータ３２の入力端子を一方の出力端子である出力端子Ｏ２側に接続していた。しかしながら、実際のアナログ電子時計においては、構造あるいは組み立て状態などの違いによりアナログ電子時計毎に出力端子Ｏ１の電圧と出力端子Ｏ２の電圧とは、どちらが検出に適しているかは不明である。
　そこで、本第１変形例においては、出力端子Ｏ１の電圧と出力端子Ｏ２の電圧のうち、いずれか検出に適している電圧を選択して用いるように構成している。
　図７に本第１変形例の概要構成ブロック図を示す。本第１変形例が上記実施形態と異なる点は、図４の検出回路１４に代えて、検出回路１４-1を設けた点である。図７において、図４と同様の部分には同一の符号を付すものとする。
　検出回路１４-1の基準電圧生成回路３１は、基準電圧ＶREFを生成する。
　コンパレータ４１は、駆動回路１６の出力端子Ｏ１の電圧ＶO1と基準電圧ＶREFを比較して検出データＤDS1を出力する
【００６０】
　コンパレータ３２は、駆動回路１６の出力端子Ｏ２の電圧ＶO2と基準電圧ＶREFを比較して検出データＤDS2を出力する。
　ｎチャネルＭＯＳトランジスタＮ３は、制御回路１３からのサンプリング駆動信号ＳSP2に基づいてコンパレータ３２に電源を供給する。
　ｎチャネルＭＯＳトランジスタＮ４は、制御回路１３からのサンプリング駆動信号ＳSP1に基づいてコンパレータ４１に電源を供給する。
　ラッチ回路４２は、Ｄ−フリップフロップ回路等で構成され、検出データＤDS1をラッチする。
　ラッチ回路４３は、Ｄ−フリップフロップ回路等で構成され、検出データＤDS2をラッチする。
　選択回路４４は、検出データＤDS1あるいは検出データＤDS2のいずれか一方を選択して検出データＤDSとして出力する。
【００６１】
　この場合において、選択回路４４が検出データＤDS1あるいは検出データＤDS2のいずれを選択するのかは、あらかじめ対象となるアナログ電子時計に対応させて決定しておくものとする。しかしながら、出力端子Ｏ１の電圧ＶO1と出力端子Ｏ２の電圧ＶO2の大小関係に応じて動的に選択するように構成することも可能である。
【００６２】
　次に検出回路１４-1の概要動作を説明する。
　駆動回路１６の出力端子Ｏ１がハイインピーダンス状態になるのと並行して、サンプリング駆動信号ＳSP1は“Ｈ”レベルとされる。さらに、ｎチャネルＭＯＳトランジスタＮ４もオン状態となりコンパレータ４１は動作電源が供給されて動作状態となる。
　この結果、コンパレータ４１は、駆動回路１６の出力端子Ｏ１の電圧ＶO1と基準電圧ＶREFを比較して検出データＤDS1をラッチ回路４２に出力する。
　同様にして、駆動回路１６の出力端子Ｏ２がハイインピーダンス状態になるのと並行して、サンプリング駆動信号ＳSP2は“Ｈ”レベルとされる。さらに、ｎチャネルＭＯＳトランジスタＮ３もオン状態となる。従って、コンパレータ３２は動作電源が供給されて動作状態となる。
　そして、コンパレータ３２は、駆動回路１６の出力端子Ｏ２の電圧ＶO2と基準電圧ＶREFを比較して検出データＤDS2をラッチ回路４３に出力する。
　これらの結果、ラッチ回路４２は、検出データＤDS1を保持し、ラッチ回路４３は、検出データＤDS2を保持する。
【００６３】
　そして、選択回路４４は、検出データＤDS1あるいは検出データＤDS2のいずれを選択するのかをあらかじめ定めた通りにラッチ回路を選択する。そして、選択したラッチ回路に対応する検出データを検出データＤDSとして出力することとなる。
　このように、両方の出力端子Ｏ１、Ｏ２のいずれの電圧をも検出データＤDSの対象とすることができるので、アナログ電子時計の種類、構造に応じて最適な検出を行うことができる。
【００６４】
［１．７．２］　第２変形例
　上記説明においては、検出データＤDSの検出を行うためにコンパレータ３２を用いていたが、コンパレータ３２に代えて、インバータ回路を用いることも可能である。
　これにより回路構成を単純化することができる。なお、検出のしきい値である基準電圧ＶREF1は
　　　　ＶREF1≒（Ｖdd−ＶSS）／２
となり、検出レベル設定の自由度はなくなる。
【００６５】
　より具体的に、図８に本第２変形例の概要構成ブロック図を示す。本第２変形例が上記第２変形例と異なる点は、図７の検出回路１４-1に代えて、検出回路１４-2を設けた点である。図７において、図８と同様の部分には同一の符号を付すものとする。
　検出回路１４-2のインバータ回路５１は、駆動回路１６の出力端子Ｏ１の電圧ＶO1と基準電圧ＶREF1を比較して検出データＤDS1を出力する。
　インバータ回路５２は、駆動回路１６の出力端子Ｏ２の電圧ＶO2と基準電圧ＶREF1を比較して検出データＤDS2を出力する。
　ラッチ回路４２は、Ｄ−フリップフロップ回路等で構成され、検出データＤDS1をラッチする。
　ラッチ回路４３は、Ｄ−フリップフロップ回路等で構成され、検出データＤDS2をラッチする。
　選択回路４４は、検出データＤDS1あるいは検出データＤDS2のいずれか一方を選択して検出データＤDSとして出力する。
【００６６】
　この場合においても、第１変形例と同様に、選択回路４４が検出データＤDS1あるいは検出データＤDS2のいずれを選択するのかは、あらかじめ対象となるアナログ電子時計に対応させて決定しておくものとする。しかしながら、出力端子Ｏ１の電圧ＶO1と出力端子Ｏ２の電圧ＶO2の大小関係に応じて動的に選択するように構成することも可能である。また、変調は、ＰＳＫ変調としたが、データ取り込みタイミング信号ＳRDに対応させたタイミングで振幅がピークとなるようにタイミングをあわせたＡＳＫ（Amplitude Shift Keying）変調でもかまわない。
　また、時間Ｔａ＝Ｔｂと設定しても良い。時間Ｔａ＝Ｔｂと設定した場合には、時間Ｔａ、Ｔｂを計測するカウンタを共用することができ、回路を簡略化することができる。
【００６７】
　次に検出回路１４-2の概要動作を説明する。
　インバータ回路５１は、駆動回路１６の出力端子Ｏ１の電圧ＶO1が当該インバータ回路５１のしきい値電圧ＶREF1を越えたか否かを表す検出データＤDS1をラッチ回路４２に出力する。
　同様にして、インバータ回路５２は、駆動回路１６の出力端子Ｏ２の電圧ＶO2が当該インバータ回路５２のしきい値電圧ＶREF2を越えたか否かを表す検出データＤDS2をラッチ回路４３に出力する。なお、各インバータ回路５１、５２のしきい値電圧ＶREF1、ＶREF2は集積回路として構成したような場合にはほぼ同一となる。
　これらの結果、ラッチ回路４２は、検出データＤDS1を保持し、ラッチ回路４３は、検出データＤDS2を保持する。
【００６８】
　そして、選択回路４４は、検出データＤDS1あるいは検出データＤDS2のいずれを選択するのかをあらかじめ定めた通りにラッチ回路を選択する。そして、選択したラッチ回路に対応する検出データを検出データＤDSとして出力することとなる。
　このように、検出回路の構成を簡易化できる。さらに、第１変形例と同様に両方の出力端子Ｏ１、Ｏ２のいずれの電圧をも検出データＤDSの対象とすることができる。
　これらの結果、アナログ電子時計の種類、構造に応じて最適な検出を行うことができる。
【００６９】
［１．７．３］第３変形例
　上記第１実施形態においては、外部操作部材１０２の操作状態によってデータ受信モードに移行する構成を採っていた。しかしながら、本第３変形例は、あるモータパルス出力タイミングと次のモータパルス出力タイミングとの間の非モータパルス出力期間において、自動的にデータ受信モードに移行する場合の変形例である。
　図９に第３変形例のタイミングチャートを示す。
　秒針を駆動するためのモータパルスが１秒ごとに出力される（図９（ａ）参照）。
　そして、各モータパルスの出力完了タイミングからあらかじめ定めた所定時間Ｔｄが経過した時刻ｔ０において、サンプリング駆動信号ＳSPは“Ｈ”レベルとされる（図９（ｂ）参照）。
　これによりアナログ電子時計はデータ受信モードに移行し、ｐチャネルＭＯＳトランジスタＰ１のみオン状態とする（図９（ｄ）参照）。また、駆動パルスの出力は停止される。これにより、ｐチャネルＭＯＳトランジスタＰ２、ｎチャネルＭＯＳトランジスタＮ１およびｎチャネルＭＯＳトランジスタＮ２はオフ状態とする（図９（ｅ）、図９（ｆ）、図９（ｇ）参照）。
　この結果、駆動回路１６の出力端子Ｏ２は図９（ｈ）に示すように、、ハイインピーダンス状態となり、電気的に浮いた状態となる。
　従って、モータコイル１０１に対し、外部から磁界を印加すると、モータコイル１０１に電圧が誘起されることとなる。
　この駆動回路１６の出力端子Ｏ２がハイインピーダンス状態になるのと並行して、サンプリング駆動信号ＳSPは“Ｈ”レベルとされる（図９（ｂ）参照）。したがって、ｎチャネルＭＯＳトランジスタＮ３もオン状態となりコンパレータ３２は動作電源が供給されて動作状態となる。
【００７０】
　次に制御回路１３は、モータコイル１０１および検出回路１４を介してデータ信号ＳTRとしてタイミング信号ＳTM（図９（ｃ）参照）を受信したか否かを判別する。
　そして、図９（ｃ）に示すようなタイミング信号を受信した場合には、制御回路１３はカウンタ１３Ａのカウント動作を開始する。さらに、図９中の時刻ｔ１のように、タイミング信号の立下がりタイミングでカウンタ１３Ａはリセットされる。また、アナログ電子時計と外部データ送信装置１０５との間の同期がとられることとなり、アナログ電子時計はデータ待ち受け状態となる。
【００７１】
　次に制御回路１３は、カウンタ１３Ａのカウント状態に基づいてタイミング信号の立下がりタイミングからの経過時間ｔが予め定めたデータ検出待機時間Ｔａを超過したか否かを判別する。すなわち、
　　　　ｔ＞Ｔａ
を満たしているか否かを判別する。そして、経過時間ｔがデータ検出待機時間Ｔａを超過した場合には、データの送信が開始される。
　これにより、ＰＳＫ変調回路２５は、制御回路２３の制御下で、データ記憶回路２４から読み出した送信データに基づいて分周回路から出力されるパルス信号の位相シフトキーイング変調を行い、増幅回路２６に出力する。
　増幅回路２６は、ＰＳＫ変調回路２５の出力を増幅してデータ信号ＳTRとして送信コイル１０４を介して出力する。
【００７２】
　このときのデータ信号ＳTRはＰＳＫ変調された正弦波であり、送信データの信号レベル（“Ｈ”または“Ｌ”）によって位相が１８０［゜］反転する。
　このとき、アナログ電子時計１０３は、時刻ｔ２に示すように、データ読込タイミング信号ＳRD（図９（ｊ）参照）を“Ｈ”レベルとする。そして、検出データＤDS（図９（ｉ）参照）の信号レベルを検出し、１ビットのデータを読み込むデータ読み込みを行う。
　すなわち、誘起された出力端子Ｏ２の端子電圧ＶO2がコンパレータ３２の基準電圧ＶREFを下回ると、“Ｈ”レベルの検出データＤDSが出力される。
　より具体的には、時刻ｔ２においては、検出データＤDSのレベルは“Ｈ”となり、１ビットのデータは“１”となる。
【００７３】
　次に制御回路１３は、その後、データビット数カウンタＮの値に１を加算する、すなわち、
　　　　Ｎ＝Ｎ＋１
とする。これは、既にＮビットのデータを受信した旨を表している。
　次に受信したデータのビット数がＸビットに等しくなったか否かを判別する。そしてこの判別の結果、受信したデータのビット数がＸビット未満である場合には、すなわち、
　　　　Ｎ＜Ｘ
である場合には、前回の検出データＤDSの信号レベルの検出タイミング（時刻ｔ２）からの経過時間ｔ”が予め定めたデータ検出待機時間Ｔｂを超過したか否かを判別する。すなわち、
　　　　ｔ”＞Ｔｂ
を満たしているか否かを判別する。
　そして、経過時間ｔ”がデータ検出待機時間Ｔｂを超過していない場合、すなわち、
　　　　ｔ”≦Ｔｂ
の場合には、そのまま待機状態を保持する。
【００７４】
　一方、経過時間ｔ”がデータ検出待機時間Ｔｂを超過した場合には、図９（ｊ）において時刻ｔ３に示すように、データ読込タイミング信号ＳRDを“Ｈ”レベルとする。そして、検出データＤDSの信号レベルを検出し、１ビットのデータを読み込むデータ読み込みを行う。
　このとき、出力端子Ｏ２に誘起される誘起電圧ＶO2は、コンパレータ３２により基準電圧ＶREFと比較され、データ信号ＤDSが出力される。
　以下、同様にして、データ信号ＳTRの周波数に同期したデータ検出待機時間Ｔｂ毎に誘起電圧ＶＯ２の電圧レベルをコンパレータ３２により検出する。そして、データ変換回路１８において、検出データＤDSのシリアル／パラレル変換を行ってパラレル検出データＤDPとしてデータ記憶回路１７に記憶することとなる。
【００７５】
［１．７．４］第４変形例
　図６に示した処理フローチャートにおいては、所定のデータ量のデータを受信するとデータ受信モードを終了する構成としていた。しかしながら、あらかじめ定めた所定の終了命令信号を受信してデータ受信モードを終了するように構成することも可能である。
　図１０に第４変形例の処理フローチャートを示す。
　図１０に示した処理フローチャートにおける処理は、原則的には、図６の処理フローチャートにおける処理と同様である。
　図６の処理フローチャートと異なる点は、データ読込処理後に当該読み込んだデータが終了命令コードである場合に受信モードを終了し、通常モードに復帰するように構成した点である。
　この場合における終了命令コードとしては、図１１に示すように、例えば、１組のデータコマンド列が４ビットの命令コード部と、８ビットのデータ部とで構成されている場合、受信モードを終了するための終了命令コードは、命令コード部＝「０１０１」とし、データ部にはダミーデータを設定することとなる。
　また、データＡを送信する場合には、命令コード部＝「１００１」とし、データ部にはデータＡを構成するデータを設定することとなる。
　また、データＢを送信する場合には、命令コード部＝「１０１０」とし、データ部にはデータＢを構成するデータを設定することとなる。
　また、データＣを送信する場合には、命令コード部＝「１０１１」とし、データ部にはデータＣを構成するデータを設定することとなる。
　この結果、終了命令コードを受信したアナログ電子時計は、動作モードを通常動作モードに移行し、通常運針を再開することとなる。
【００７６】
［２］第２実施形態
［２．１］　データ伝送システムの概要構成
　次に第２実施形態のデータ伝送システムについて説明する。
　上記第１実施形態においてはデータ伝送システムは、外部データ送信装置がアナログ電子時計にデータを送信することしかできなかったが、本第２実施形態のデータ伝送システムは、相互に送受信を行えるようになっている。
【００７７】
　図１２に第２実施形態のデータ伝送システムの概要構成ブロック図を示す。
　データ伝送システム１００Ａは、大別すると、制御ユニット６１、送受信ユニットブロック６２および切替ユニット６３を備え、送受信ユニットブロック６２に対応させて図示しない複数のアナログ電子時計１０３が図１４に示すような態様で配置されている。
　制御ユニット６１は、データ伝送システム全体を制御する。
　各送受信ユニットブロック６２は対応するアナログ電子時計１０３との間でデータの送受信を行う。この場合において、送受信ユニットブロック６２は、複数（図１２の場合１０組）の同時に駆動される送受信ユニット６５-1〜６５-10を備えて構成されている。従って、一つの送受信ユニットブロック６２あたり同時に１０個のアナログ電子時計との間でデータの送受信が行えることとなる。
　切替ユニット６３は、制御ユニット６１の制御下で、実際に制御する送受信ユニットブロック６２を切り替える。
【００７８】
　図１３に制御ユニットおよび送受信ユニットの概要構成ブロック図を示す。以下の説明においては、送受信ユニット６５-1〜６５-10は同一構成であるため、送受信ユニット６５-1を例として説明する。
　制御ユニット６１の基準クロック信号発生回路７１は、基準クロック信号ＣREFを発生する。
　分周回路７２は、基準クロック信号ＣREFを分周して分周クロック信号ＣREFDを出力する。
　データ演算回路７３は、測定データ（例えば、歩度測定データ）に基づいて、補正データＤCを演算し出力する。
　ＰＳＫ変調回路７４は、補正データＤCおよび分周クロック信号ＣREFDに基づいてＰＳＫ（Phase Shift Keying）変調を行って変調信号ＳENを切替ユニットに出力する。
　制御回路７５は、制御ユニット６１全体および切替制御信号ＳSWにより切替ユニット６３を制御する。
【００７９】
　次に送受信ユニット６５-1について説明する。
　送受信ユニット６５-1の増幅回路８１は、切替ユニット６３を介して入力される変調信号ＳENを増幅する。
　切替スイッチ８２は、送信及び受信を切り換える。
　送受信用コイル８３は、対応するアナログ電子時計との間でデータの送受信を行う。
　増幅回路８４は、送受信用コイル８３を介してアナログ電子時計から受信した受信信号ＳRCを増幅する。
　データ検出回路８５は、増幅回路８４の出力信号から送信されたデータを検出し、切替ユニット６３を介して制御ユニット６１に出力する。
【００８０】
　ところで、実際にデータの送受信を行う場合には、アナログ電子時計１０３は、図１４に示すように、ケーシング内に内蔵された完成品状態で、送受信用コイル８３に近接して配置され、磁界信号を用いてデータ送受信を行っている。
　次に概要動作を説明する。
　まず、制御ユニット６１側からアナログ電子時計１０３側にデータを送信する場合の動作を説明する。
　制御ユニット６１の基準クロック信号発生回路７１は、基準クロック信号ＣREFを発生し分周回路７２に出力する。
　分周回路７２は、基準クロック信号ＣREFを分周して分周クロック信号ＣREFDをＰＳＫ変調回路７４に出力する。
　一方、データ演算回路７３は制御回路７５の制御下で、測定データに基づいて、補正データＤCを演算しＰＳＫ変調回路７４に出力する。
　これらの結果、ＰＳＫ変調回路７４は、補正データＤCおよび分周クロック信号ＣREFDに基づいてＰＳＫ変調を行う。そして、ＰＳＫ変調回路７４は、変調信号ＳENを切替ユニット６３に出力する。
　切替ユニット６３は、当該変調信号ＳENを送るべきアナログ電子時計１０３が載置されている送受信ユニット６５-1に制御ユニット６１を接続する。
　この結果、送受信ユニット６５-1の増幅回路８１は、切替ユニット６３を介して入力される変調信号ＳENを増幅する。そして、増幅回路８１は、切替スイッチ８２を介して送受信用コイル８３に出力する。
　送受信用コイル８３を介してアナログ電子時計１０３に対してデータを送信する。
【００８１】
　次に、アナログ電子時計１０３側から制御ユニット６１側にデータを送信する場合の動作を説明する。
　アナログ電子時計１０３が制御ユニット６１側にモータパルスなどによってモータコイルからデータを送信すると、送受信用コイル８３を介して受信信号ＳRCが増幅回路８４に入力される。
　増幅回路８４は受信信号を増幅してデータ検出回路８５に出力する。
　これらの動作は、各送受信ユニットブロック６２を構成する複数の送受信ユニット単位で行われる。したがって、一度に多数のアナログ電子時計の調整などを行うことができる。
【００８２】
［３］実施形態の変形例
［３．１］　第１変形例
　以上の説明においては、データ受信のためにモータコイルを用いる場合を例として説明した。しかしながら、モータコイルに限らず、非接触で通信可能なコイルを有している電子時計であれば、ディジタル時計等の他の時計についても適用が可能である。
【００８３】
［３．２］　第２変形例
　以上の説明においては、同一のデータについては１回の送信しか行っていなかった。しかしながら、アナログ電子時計のデータ受信の確度をあげるため、同一のデータ信号を複数回繰り返して送信するようにし、アナログ電子時計は同一のデータ信号を複数回受信した場合にのみ、データ書込を行うように構成することも可能である。
【００８４】
［３．３］　第３変形例
　上記説明においては、アナログ指針のみを有するアナログ電子時計について説明した。しかしながら、ディジタル表示を行うディジタル時計や、各種測定用のセンサの測定結果を液晶表示装置にディジタル表示を行うディジタル表示付アナログ電子時計についても適用が可能である。
【００８５】
［３．４］　第４変形例
　　以上の説明においては、アナログ電子時計の場合について説明した。本発明の趣旨は、アナログ電子時計以外のモータコイルを用いた携帯電子機器、例えば、ポータブルＣＤプレーヤ、ポータブルＭＤ（Mini　Disc）プレーヤ（レコーダ）、ポータブルカセットプレーヤ（レコーダ）等に適用してもよい。
【００８６】
［３．５］　第５変形例
　以上の説明においては、外部操作部材１０２の操作状態あるいはモータパルスの非出力期間に応じて、データ受信モードに移行する構成を採っていた。しかしながら、目立たない場所に導通端子を設けておき、当該導通端子にプローブをあてて電気信号を入力するように構成することも可能である。また、受光素子を設けておき、当該受光素子に所定パターンの光信号を入力することによってデータ受信モードに移行させるように構成することも可能である。
【００８７】
［４］　実施形態の効果
　本発明によれば、コイルを介してデータ受信を行っているため、電子時計の組立後にデータの書込を容易に行うことが可能となる。
【図面の簡単な説明】
【００８８】
【図１】データ伝送システムの概要構成ブロック図である。
【図２】アナログ電子時計の概要構成ブロック図である。
【図３】外部データ送信装置の概要構成ブロック図である。
【図４】検出回路周辺の概要構成ブロック図である。
【図５】第１実施形態のタイミングチャートである。
【図６】第１実施形態の処理フローチャートである。
【図７】第１変形例の概要構成ブロック図である。
【図８】第２変形例の概要構成ブロック図である。
【図９】第３変形例のタイミングチャートである。
【図１０】第４変形例の処理フローチャートである。
【図１１】命令コマンドの説明図である。
【図１２】第２実施形態のデータ伝送システムの概要構成ブロック図である。
【図１３】第２実施形態の制御ユニットおよび送受信ユニットの概要構成ブロック図である。
【図１４】実際にデータの送受信を行う場合の具体的態様の説明図である。
【符号の説明】
【００８９】
１００…データ伝送システム、１０１…モータコイル、１０２…外部操作部材、１０３…アナログ電子時計、１０４…送信用コイル、１０５…外部データ送信装置、１１，２１…発振回路、１２，２２…分周回路、１３，２３…制御回路、１４…検出回路、１５…駆動パルス発生回路、１６…駆動回路、１７，２４…データ記憶回路、１８…データ変換回路、２５…ＰＳＫ変調回路、２６…増幅回路、３１…基準電圧生成回路、３２…コンパレータ、ＤＤＳ，ＳＴＲ…データ信号
【図１】
2004004138.tif 000003
【図２】
2004004138.tif 000004
【図３】
2004004138.tif 000005
【図４】
2004004138.tif 000006
【図５】
2004004138.tif 000007
【図６】
2004004138.tif 000008
【図７】
2004004138.tif 000009
【図８】
2004004138.tif 000010
【図９】
2004004138.tif 000011
【図１０】
2004004138.tif 000012
【図１１】
2004004138.tif 000013
【図１２】
2004004138.tif 000014
【図１３】
2004004138.tif 000015
【図１４】
2004004138.tif 000016