(57)【要約】【課題】低雑音増幅器を構成する能動素子の接地側電極と接地との間に、インダクタンスを容易正確に調整できるインダクタンス調整部を設ける。【解決手段】入力される高周波信号を増幅する能動素子４を有する低雑音増幅器において、前記能動素子４の接地側電極Ｓ１，Ｓ２と接地パターン７Ａ，７Ｂとの間に、導電性ペーストをインクジェット印刷装置で所望幅に塗布した後熱硬化・成形した導電体１１Ａ，１１Ｂで構成されるインダクタンス調整部１０を形成する。ここで、導電体１１Ａ，１１Ｂは接地パターン７Ａ，７Ｂに連接する接地側連結部１１ｂの幅を能動素子４の接地側電極Ｓ１，Ｓ２に連結する能動素子側連結部１１ａの幅より広く設定し、全長に対する能動素子側連結部の長さの比率によってインダクタンス成分を調整する。【選択図】    図１
2004304649.tif 000002
【特許請求の範囲】
【請求項１】
入力される高周波信号を増幅する能動素子を有する低雑音増幅器において、
前記能動素子の接地側電極と接地との間に、導電性ペーストをインクジェット印刷装置で所望幅に塗布した後熱硬化・成形した導電体で構成されるインダクタンス調整部を形成したことを特徴とする低雑音増幅器。
【請求項２】
前記導電性ペーストは、半導体プロセスにおける最低プロセス温度未満の温度で熱硬化・成形されることを特徴とする請求項１に記載の低雑音増幅器。
【請求項３】
前記導電性ペーストは、銀ナノ粒子を有機溶媒によりインクジェット印刷可能な粘度に調整して形成されていることを特徴とする請求項１又は２に記載の低雑音増幅器。
【請求項４】
前記導電体は、能動素子の接地側電極に接続される能動素子側連結部の幅に対して接地に接続される接地側連結部の幅が広く選定され、導電体の全体長さに対する能動素子側連結部の長さの比率でインダクタンスを調整するように構成されていることを特徴とする請求項１乃至３の何れかに記載の低雑音増幅器。
【請求項５】
前記導電体は、能動素子の接地側電極に接続される能動素子側連結部と接地に接続される接地側連結部との中間部に、能動素子側連結部の幅より広く、接地側連結部の幅より狭い幅の調整用パターン部が形成されていることを特徴とする請求項１乃至３の何れかに記載の低雑音増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力される高周波信号を増幅する電界効果トランジスタを有する低雑音増幅器に関する。
【０００２】
【従来の技術】
一般に、高周波回路においては素子及び各回路間を接続する整合回路の構成が信号を損失なく伝送するために必要となる。例えば高周波増幅器等では能動素子の入出力部に能動素子の能力を十分に引き出す整合状態の回路が信号を効率的に伝送するために構成される。
【０００３】
従来の低雑音増幅器としては、入力側に設けられた第１の可変周波数帯域整合手段と、入力マイクロ波信号を増幅する電界効果トランジスタと、出力側に設けられた第２の可変周波数帯域整合手段とを唱えた低雑音増幅器において、上記電界効果トランジスタのソース電極と接地との間に直列に接続したマイクロストリップ線路及び可変容量と、それらと並列に接続したＲＦチョークコイルとを有する第３の可変周波数帯域整合手段を備えた構成を有するものが提案されている（例えば、特許文献１参照）。
【０００４】
また、低雑音増幅器の特性を向上する手段として、能動素子の接地状態を適切に設定する手段が挙げられ、例えば高出力回路では能動素子の接地状態を限りなく理想的にする方法が効率面からみて有効であり、その一方で低雑音増幅器では、トランジスタの接地部に適切なインダクタンスを挿入することで最重要特性である雑音指数（ＮＦ：Ｎｏｉｓｅ  Ｆｉｇｕｒｅ）  の改善が可能となることが提案されている（例えば、非特許文献１参照）。
【０００５】
【特許文献１】
特開平５−７５３５７号公報（第２頁，第３頁、第１図）
【非特許文献１】
電子情報通信学会誌Ｖｏｌ．８４  Ｎｏ．１１  ２００１  年１１月号（ｐ７９６  〜８０２）
【０００６】
【発明が解決しようとする課題】
しかしながら、一般的に低雑音増幅器を混成集積回路で構成する場合は、例えば高周波特性に優れるアルミナ基板の様な高周波板上に導体パターンを形成した後に半導体素子及び必要な部品を実装して回路を構成する。ここで使用するベアチップにおいては、通常各端子においてリアクタンス成分を持たないように設計される。
【０００７】
半導体（ベアチップ）を実装する場合は、その搭載手段としてフリップチップ実装或いはワイヤボンディング実装を用いる。ワイヤボンディングの場合はその接続にボンディングワイヤ（例えば直径０．２ｍｍ程度の金線）を使用する。しかし、高周波領域ではワイヤ自体がインダクタンスとして振る舞うため、この実装手段を用いた場合は半導体素子の各端子にインダクタンス成分が付加されることとなる。前述したように、低雑音増幅器に使用する能動素子においてはその接地部においてはその接地部に直列に最適なインダクタンス成分を付加することで回路の性能向上が図れるが、ワイヤ自体が持つインダクタンス自体が所望値以上となった場合、能動素子の能力を最大限に引き出せなくなるという未解決の課題がある。
【０００８】
また、フリップチップ実装の場合は逆に実装時のバンプサイズが決まっているため、実装の際に能動素子の接地部だけるインダクタンス成分を設けることは困難となるという未解決の課題がある。
さらに、量産時にロット毎に能動素子として特性バラツキの大きい電界効果トランジスタを使用する場合には、各ロット毎に最適なソースインダクタンス値が異なる場合がある。この様な電界効果トランジスタを使用する場合、低雑音増幅器の特性向上を睨んで予めトランジスタ接地部を高周波基板上に形成しても、全てのトランジスタにおいて最良の特性を得ることができなくなってしまうという未解決の課題がある。
【０００９】
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、能動素子の接地インダクタンスを高精度で容易に調整することができる低雑音増幅器を提供することを目的としている。
【００１０】
【課題を解決するための手段】
第１の技術手段は、入力される高周波信号を増幅する能動素子を有する低雑音増幅器において、前記能動素子の接地側電極と接地との間に、導電性ペーストをインクジェット印刷装置で所望幅に塗布した後熱硬化・成形した導電体で構成されるインダクタンス調整部を形成したことを特徴としている。
【００１１】
この第１の技術手段は、能動素子の接地側電極と接地との間を、導電性ペーストをインクジェット印刷装置で所望幅に塗布した後熱硬化・成形して導電体を構成するので、導電体の幅を高精度に形成することができると共に、印刷制御装置で所望の印刷パターンを形成し、この印刷パターンをインクジェット印刷装置に出力するだけで、導電性ペーストを所望幅に塗布することが可能となり、導電ペーストをスクリーン印刷する場合のように印刷版を用意する必要がなく、導電体を容易に形成することができる。
【００１２】
また、第２の技術手段は、第１の技術手段において、前記導電性ペーストが、半導体プロセスにおける最低プロセス温度未満の温度で熱硬化・成形されることを特徴としている。
この第２の技術手段では、導電性ペーストが半導体プロセスにおける最低プロセス温度未満の温度で熱硬化・成形されるので、基板に半導体素子を実装した後に、インクジェット印刷装置で導電性ペーストを塗布してから熱硬化・成形することが可能となり、実装プロセスを変更することなく、導電体を形成することができる。
【００１３】
さらに、第３の技術手段は、第１又は第２の技術手段において、前記導電性ペーストは、銀ナノ粒子を有機溶媒によりインクジェット印刷可能な粘度に調整して形成されていることを特徴としている。
この第３の技術手段では、銀ナノ粒子を有機溶媒で粘度を調整して導電性ペーストを形成するので、インクジェット印刷装置で導電性ペーストを容易確実に塗布することができる。
【００１４】
さらにまた、第４の技術手段は、第１乃至第３の技術手段の何れかにおいて、前記導電体は、能動素子の接地側電極に接続される能動素子側連結部の幅に対して接地に接続される接地側連結部の幅が広く選定され、導電体の全体長さに対する能動素子側連結部の長さの比率でインダクタンスを調整するように構成されていることを特徴としている。
【００１５】
この第４の技術手段では、能動素子の接地側電極に接続される能動素子側連結部の幅に対して接地側連結部の幅を広くし、導電体の全体長さに対する能動素子側連結部の長さの比率を増加させることによりインダクタンス成分を増加させることができ、インダクタンス成分を任意に調整することができる。
なおさらに、第５の技術手段は、第１乃至第３の技術手段の何れかにおいて、前記導電体は、能動素子の接地側電極に接続される能動素子側連結部と接地に接続される接地側連結部との中間部に、能動素子側連結部の幅より広く、接地側連結部の幅より狭い幅の調整用パターン部が形成されていることを特徴としている。
【００１６】
この第５の技術手段は、能動素子側連結部と接地側連結部との間に調整用パターン部が形成されているので、能動素子側連結部の幅が能動素子の端子形状によって所望とするインダクタンス成分を得る幅を確保できない場合に、調整用パターン部でインダクタンス成分の調整を行うことができる。また、能動素子に要求される最適インダクタンスが微小な場合に、意図的に導電体のインダクタンス成分を減らすことができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明の第１の実施形態を示す低雑音増幅器の実装状態の平面図、図２は図１のＡ−Ａ線上の断面図である。
図中、ＳＣは低雑音増幅器の一部を構成する半導体回路であって、高周波特性に優れるアルミナ基板等の高周波基板１を有する。
【００１８】
この高周波基板１の下面１ａには、全面に接地電極２が形成され、上面１ａには、中央部に形成された凹部３内に能動素子としての電界効果トランジスタ４がその上面を高周波基板１の上面１ａと面一となるように実装されている。
この電界効果トランジスタ４は、上面の前端側における左右位置に所定間隔を保って対称的に配置された接地電極としてのソース電極Ｓ１及びＳ２が配設され、これらソース電極Ｓ１及びＳ２間の中央位置にゲート電極Ｇが配設され、上面の後端側における左右中央部にドレーン電極Ｄが配設されている。
【００１９】
さらに、高周波基板１の上面には、電界効果トランジスタ４のゲート電極Ｇに対向する位置から前端に至る高周波信号を入力する信号入力ライン５が形成されていると共に、電界効果トランジスタ４のドレーン電極Ｄに対向する位置から後端に至る高周波信号を出力する信号出力ライン６が形成され、さらに電界効果トランジスタ４、信号入力ライン５及び信号出力ライン６を囲むように左右対称に接地パターン７Ａ及び７Ｂが配設されている。これら接地パターン７Ａ及び７Ｂは高周波基板１を上下に貫通して形成された多数のビアホール８によって下面側の接地電極２に電気的に接続されている。
【００２０】
そして、電界効果トランジスタ４のゲート電極Ｇと信号入力ライン５との間及びドレーン電極Ｄと信号出力ライン６との間がそれぞれ導電体９Ａ及び９Ｂによって電気的に連結されていると共に、ソース電極Ｓ１，Ｓ２と接地パターン７Ａ，７Ｂとの間がそれぞれインダクタンス調整部１０を構成する導電体１１Ａ及び１１Ｂで電気的に連結されている。
【００２１】
これら導電体９Ａ，９Ｂ及び１１Ａ，１１Ｂのそれぞれは導電性ペーストをインクジェット印刷装置のインクカートリッジに収納し、印字ヘッドを高周波基板１の上面に近接させてＸＹ方向に２次元走査させることにより、印字ヘッドから吐出された導電性ペーストによって所定の印刷パターンで導電性ペーストを塗布し、その後所定温度で熱硬化・成形して導電性ペーストを硬化させて形成されている。
【００２２】
ここで、導電性ペーストは、分散剤で保護膜を形成して金属ナノ粒子の室温での融着（焼結）を抑制した例えば５ｎｍ程度の銀ナノ粒子を銀粉と有機溶媒としてのバインダー樹脂と一緒に混合してインクジェット印刷装置で印刷可能な粘度にペースト化したもので、半導体プロセスにおける最低プロセス温度（例えば２４０℃）より低い２００℃で１時間加熱することにより、バインダー樹脂と保護膜間で化学反応が進行し、銀ナノ粒子が裸の状態で表面活性が高くなり、銀ナノ粒子間、銀ナノ粒子−銀粉間で融着、焼結が進行して硬化し、導電体が形成される。
【００２３】
また、ソース電極Ｓ１，Ｓ２と接地パターン７Ａ，７Ｂとを連結する導電体１１Ａ及び１１Ｂのそれぞれは、図２に示すように、ソース電極Ｓ１，Ｓ２に接続する能動素子側連結部１１ａと、接地パターン７Ａ，７Ｂと接続する接地側連結部１１ｂとでＬ字状に形成されている。
ここで、接地側連結部１１ｂの幅Ｗｂが能動素子側連結部１１ａの幅Ｗａより広く設定され、導電体１１Ａ及び１１Ｂの全長Ｄｎに対する能動素子側連結部１１ａの長さＤａの比率でインダクタンス成分が決定され、能動素子側連結部１１ａの幅Ｗａが細くなる程、長さＤａが長くなる程、インダクタンス成分が増加する。通常、能動素子側連結部１１ａの幅Ｗａは例えば５０ｕｍ〜２００ｕｍ程度に設定され、全長Ｄは０．５ｍｍ〜１．０ｍｍ程度に設定される。
【００２４】
上記構成の等価回路は、図４に示すようになり、電界効果トランジスタ４のゲート電極Ｇに高周波入力信号ＨＩＳが入力され、電界効果トランジスタ４のドレーン電極Ｄから高周波出力信号ＨＯＳが出力され、ソース電極Ｓが導電体１１Ａ，１１Ｂで構成される接地部インダクタＬを介して接地されている。
そして、上記構成を有する半導体回路ＳＣを含んで図５に示すように低雑音増幅器ＬＮＡが構成されている。この低雑音増幅器ＬＮＡは、半導体回路ＳＣの電界効果トランジスタ４のゲート電極Ｇが入力整合回路２１を介して高周波信号入力端子２２に接続され、電界効果トランジスタ４のドレーン電極Ｄが出力整合回路２３を介して高周波信号出力端子２４に接続され、電界効果トランジスタ４のソース電極Ｓが前述したように接地部インダクタ１０を介して接地されている。
【００２５】
さらに、電界効果トランジスタ４のゲート電極Ｇ及び入力整合回路２１間と、電源端子２５との間にバイアス回路２６が介挿され、電源効果トランジスタ４のドレーン電極Ｄ及び出力整合回路２３間と電源端子２７との間にバイアス回路２８が介挿されている。
このように、上記第１の実施形態によれば、低雑音増幅器ＬＮＡを構成する半導体回路ＳＣを形成する場合に、予め接地電極２、信号入力ライン５、信号出力ライン６、接地パターン７Ａ，７Ｂ及びビアホール８を形成した高周波基板１に電界効果トランジスタ４を実装した後に、製造するロットで最適な電界効果トランジスタの性能を最大限に引き出す最適な能動素子側連結部１１ａ及び接地側連結部１１ｂで形成されるソースインダクタンスパターンが設定されたときに、このソースインダクタンスパターンをインクジェット印刷装置に接続したパーソナルコンピュータ等の情報処理装置で印刷パターンとして入力すると、この印刷パターンがインクジェット印刷装置に出力する。これにより、インクジェット印刷装置の印刷ヘッドで導電性ペーストをソースインダクタンスパターンに高精度で対応させて塗布する。このとき、電界効果トランジスタ４のゲート電極Ｇ及び信号入力ライン５間と、ドレーン電極Ｄ及び信号出力ライン６間とにもインクジェット印刷装置によって所定パターンで導電性ペーストを塗布する。
【００２６】
この塗布状態では、導電性ペーストはペースト状態を維持するが、インクジェット印刷装置によるパターン印刷が終了してから、半導体回路ＳＣを２００℃で１時間加熱することにより、導電性ペーストが硬化して導電体９Ａ，９Ｂ及び１１Ａ，１１Ｂが形成される。
このように、熱硬化・成形によって導電体９Ａ，Ｂ及び１１Ａ，１１Ｂが形成されると、図１及び図２に示すように、これら導電体９Ａ，Ｂ及び１１Ａ，１１Ｂを覆うように封止樹脂１２を配設して、導電体９Ａ，Ｂ及び１１Ａ，１１Ｂを保護する。
【００２７】
このように、インダクタンス調整部１０を形成する際に、導電性ペーストをインクジェット印刷装置でソースインダクタンスパターンに対応させて塗布するので、正確なパターン印刷を行うことができると共に、スクリーン印刷を行う場合のように印刷マスクを形成する必要がなく、所望のインダクタンス成分となる導電体を正確且つ容易に形成することができる。しかも、インクジェット印刷装置によって塗布した導電性ペーストを熱硬化・成形する場合に、その熱硬化・成形温度が半導体プロセスの最低プロセス温度（例えば２４０℃）より低い２００℃に設定されているので、導電性ペーストの熱硬化・成形時に電界効果トランジスタ等の能動素子や高周波基板１に形成された各種パターンに影響を与えることなく、容易に熱硬化・成形することができる。
【００２８】
なお、上記第１の実施形態においては、導電体９Ａ，９Ｂ及び１１Ａ，１１Ｂをインクジェット印刷装置で導電性ペーストを塗布してから熱硬化・成形することにより形成する場合について説明したが、導電体９Ａ，９Ｂについてはワイヤボンディング等の他の接続方法を使用して形成するようにしてもよい。
また、上記第１の実施形態においては、導電体１１Ａ及び１１ＢがＬ字状に形成されている場合について説明したが、これに限定されるものではなく、図６に示すように、導電体１１Ａ及び１１Ｂを、能動素子用連結部１１ａと、接地用連結部１１ｂと、これら能動素子用連結部１１ａ及び接地用連結部１１ｂとの間に調整用パターン部１１ｃを形成して階段状に形成することもできる。
【００２９】
この場合には、電界効果トランジスタ４のソース電極Ｓ１及びＳ２の連結幅が目的とするソースインダクタンス成分を得るための能動素子側連結部１１ａの幅Ｗ２より幅が狭いＷ１である場合に、能動素子側連結部１１ａの幅Ｗ１をソース電極Ｓ１及びＳ２の連結幅に合わせ、調整用パターン部１１ｃの幅を目的のソースインダクタンス成分を得るための幅Ｗ２より広い幅Ｗ３に設定することにより、ソースインダクタンス成分を調整することができる。また、電界効果トランジスタに要求される最適インダクタンスが微小な場合、意図的に導電体１１Ａ，１１Ｂのインダクタンス成分を減らしたい場合に調整用パターン部１１ｃを形成してインダクタンス成分を減少させる。
【００３０】
次に、本発明の第２の実施形態を図７及び図８について説明する。
この第２の実施形態は、本発明を、電界効果トランジスタ４を高周波基板１にフリップチップ実装する場合に適用したものである。
すなわち、第２の実施形態では、図７及び図８に示すように、電界効果トランジスタ４の下面に形成されたゲート電極Ｇ、ドレーン電極Ｄ、ソース電極Ｓ１及びＳ２に金、高温半田等で構成されバンプ３１Ｇ、３１Ｄ、３１Ｓ１及び３１Ｓ２を突出形成し、ゲート電極Ｇのバンプ３１Ｇを高周波基板１の上面に形成した信号入力ライン５に、ドレーン電極Ｄのバンプ３１Ｄを信号出力ライン６に、ソース電極Ｓ１及びＳ２のバンプ３１Ｓ１及び３１Ｓ２を高周波基板１の上面に新たに信号入力ライン６と平行に形成したバンプ接続用パターンＰ１及びＰ２にそれぞれ接触させて加熱や超音波の印加或いは導電性接着剤、共晶半田等で接合した後、電界効果トランジスタ４と高周波基板１との間に樹脂接着剤３２を注入して固着することにより、高周波基板１に電界効果トランジスタ４が実装される。
【００３１】
そして、バンプ接続用パターンＰ１及びＰ２と接地パターン７Ａ及び７Ｂとの間に第１の実施形態と同様にインクジェット印刷装置で導電性ペーストを実装された電界効果トランジスタの性能を最大限に引き出す最適なソースインダクタンスパターンに対応させたパターンで塗布し、その後半導体プロセスの最低プロセス温度より低い２００℃で１時間熱硬化・成形することにより、導電性ペーストを硬化させて導電体１１Ａ及び１１Ｂを形成して、インダクタンス調整部１０を形成する。
【００３２】
これら図７及び図８において、図１及び図２との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第２の実施形態によっても、電界効果トランジスタ４をフリップチップ実装した後に、この電界効果トランジスタ４のソース電極Ｓ１及びＳ２に形成されたバンプ３１Ｓ１及び３１Ｓ２が接続されるバンプ接続用パターンＰ１及びＰ２と接地パターン７Ａ及び７Ｂとの間にインダクタンス調整部１０を形成する際に、インクジェット印刷装置によって導電性ペーストを塗布した後に熱硬化・成形して導電性ペーストを硬化させて導電体１１Ａ及び１１Ｂが形成されるので、前述した第１の実施形態における図４に示す等価回路と同様の等価回路となり、図５に示す低雑音増幅器を構成することができ、第１の実施形態と同様の作用効果を得ることができる。
【００３３】
なお、上記第１及び第２の実施形態においては、能動素子として電界効果トランジスタ４を適用した場合について説明したが、これに限定されるものではなく、他のバイポーラトランジスタ等の能動素子を適用することができ、要は能動素子の接地に接続する接地側電極と接地との間にインダクタンス調整部を形成すればよい。
【００３４】
また、上記第１及び第２の実施形態においては、半導体回路ＳＣが電界効果トランジスタ４とインダクタンス調整部１０とで構成されている場合について説明したが、これに限定されるものではなく、低雑音増幅器ＬＮＡ自体を１つの高周波基板上に形成して１チップ化するようにしてもよい。
さらに、上記第１及び第２の実施形態においては、導電性ペーストとして保護膜で融着（焼結）を抑制した銀ナノ粒子を銀粉とバインダー樹脂と一緒に混合してペースト化したものを適用した場合について説明したが、これに限定されるものではなく、銀系材料の微粒子を有機溶媒によりインクジェット印刷装置での印刷に適した粘度に調整して導電性ペーストを形成するようにしてもよく、要はインクジェット印刷装置で印刷可能な粘度と半導体プロセスの最低プロセス温度未満の温度で硬化可能な導電性ペーストであれば本発明に適用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す半導体回路の平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】インダクタンス調整部を示す拡大図である。
【図４】半導体回路の等価回路図である。
【図５】低雑音増幅器を示すブロック図である。
【図６】インダクタンス調整部の他の例を示す拡大図である。
【図７】本発明の第２の実施形態を示す半導体回路の平面図である。
【図８】図７のＢ−Ｂ線断面図である。
【符号の説明】
ＳＣ…半導体回路、１…高周波基板、４…電界効果トランジスタ、５…信号入力ライン、６…信号出力ライン、７Ａ，７Ｂ…絶縁パターン、１０…インダクタンス調整部、１１Ａ，１１Ｂ…導電体、ＬＮＡ…低雑音増幅器
【図１】
2004304649.tif 000003
【図２】
2004304649.tif 000004
【図３】
2004304649.tif 000005
【図４】
2004304649.tif 000006
【図５】
2004304649.tif 000007
【図６】
2004304649.tif 000008
【図７】
2004304649.tif 000009
【図８】
2004304649.tif 000010