(57)【要約】【課題】高誘電率を有した金属酸化物からなるゲート絶縁膜が、半導体製造工程中の熱処理で結晶化しゲート絶縁膜の特性に不均一を生じる。【解決手段】Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｌａ，Ｐｒのいずれかを含む金属酸化物に少なくともＡｌ，Ｓｉを混合して積層したゲート絶縁膜を有する半導体装置であって、金属酸化物の含有モル分率が高いため誘電率が高くなる第一の誘電体材料と金属酸化物の含有モル分率が小さいため結晶核の生成を抑制できる第二の誘電体材料からなる誘電体層を適宜積層し、かつ基板側およびゲート電極側に第一の誘電体材料を配置した誘電体層を用いる。【選択図】        図１
2004304053.tif 000002
【特許請求の範囲】
【請求項１】
Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｙ（イットリウム）、Ｌａ（ランタン）、Ｐｒ（プラセオジム）のいずれかを含む金属酸化物にＡｌ（アルミニウム）、Ｓｉ（シリコン）のうち少なくとも一方を混合物として含んで組成を異ならせた第一、第二、第三の誘電体層を互いに積層したゲート絶縁膜を有する半導体装置であって、
前記第二の誘電体層中に含まれる前記混合物のモル分率が前記第一の誘電体層、前記第三の誘電体層のいずれよりも大きくなるように構成された半導体装置。
【請求項２】
前記第二の誘電体層と前記第三の誘電体層との間に、前記第一の誘電体層と前記第二の誘電体層とを交互に積層した多層膜を挿入したことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記多層膜の各層平均膜厚が１．２ｎｍ以下であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｌａ，Ｐｒのいずれかを含む金属酸化物にＡｌ，Ｓｉのうち少なくとも一方を混合物として含んでなるゲート絶縁膜を有する半導体装置であって、
前記混合物のモル分率が前記ゲート絶縁膜の上下端より厚さ方向の中央部に向うにつれて大きくなるように分布していることを特徴とする半導体装置。
【請求項５】
Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｌａ，Ｐｒのいずれかを含む金属酸化物にＡｌ，Ｓｉのうち少なくとも一方を混合物として含んだ一の誘電体材料を堆積する第一の工程と、
前記一の誘電体材料より前記混合物を含有するモル分率が大きい他の誘電体材料を堆積する第二の工程と
を一または複数回交互に繰り返し行ったのち、
第一の工程を行ってゲート絶縁膜となすことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高温の熱処理後も非晶質状態を保持する特性を有して半導体装置に用いて好ましい高誘電体材料からなるゲート絶縁膜に関する。
【０００２】
【従来の技術】
微細なＭＯＳトランジスタの高速動作および低電圧動作を確保するため、ＳｉＯ２より誘電率の高い高誘電体がゲート絶縁膜として使用されている。例えば、ＨｆＯＸ、ＺｒＯｘ等からなる非晶質高誘電体をゲート絶縁膜とするＭＯＳトランジスタが提案されている。
【０００３】
これらの金属酸化物は８００℃以上の温度で結晶化するため、これらの金属酸化物をゲート絶縁膜に用いると、その後の半導体製造工程において例えば、ソース・ドレイン領域の活性化熱処理中に結晶化してしまう。ゲート絶縁膜が結晶化すると、結晶の粒界に沿って拡散した酸素がゲート絶縁膜下地のシリコン基板表面を不均一に酸化させ、ゲート絶縁膜の実効膜厚を不均一に増加させる。さらに、結晶の粒界に沿ってリーク電流が流れるようになる。
【０００４】
高誘電率金属酸化物の結晶化を抑制する方法として、高誘電率を有するＴａ，ＨｆまたはＺｒの酸化物とＳｉ、三価の金属または希土類の酸化物との混合酸化物をゲート絶縁膜とすることが検討されている。（特許文献１〜３）
【０００５】
【特許文献１】
特開２０００−１２８４０号公報
【０００６】
【特許文献２】
特開２００１−７７１１１号公報
【０００７】
【特許文献３】
特開２００２−２７０８２８号公報
【０００８】
【発明が解決しようとする課題】
従来の高誘電率を有する金属酸化物からなる非晶質高誘電体は、低温で結晶化が生じ易くゲート絶縁膜の電気的特性や物理的特性が不均一となる。
【０００９】
また、結晶化を抑制するために金属酸化物に低誘電率の酸化物を混合した非晶質誘電体は高い誘電率を得がたい。
【００１０】
本発明は結晶化が抑制された構造を有した非晶質高誘電体を用いて好ましい半導体装置とその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明者は、非晶質金属酸化膜中に発生した結晶核が成長する条件を結晶核のサイズとゲート絶縁膜を形成する基板表面からの距離とをパラメータとするシミュレーションによって明らかにした。
【００１２】
図６を参照してこのシミュレーションを説明する。図６は、シミュレーションの条件を説明する試料断面図である。図６（ａ）は、シミュレーションの初期条件である。非晶質ＳｉＯ２基板１に、非晶質金属酸化膜１１を堆積し、その中に一辺の長さをＡとする立方体の結晶核１２が基板１から距離Ｄ離れた位置に存在する。この時におけるシミュレーションは、結晶核１２の分子配列を初期条件として、１０００℃、１５００ｐ秒の熱処理後の分子がどう再配列するかその位置を計算するように行われた。計算は、分子動力学法に基づくシミュレーションによりなされた。このシミュレーションでＡとＤの違いにより、図６（ｂ）のように結晶核１２が消滅し、金属酸化膜全体が非晶質金属酸化膜１３になる場合と、図６（ｃ）のように結晶核１２が金属酸化膜全体に成長し、金属酸化膜全体が結晶金属酸化膜１４になる場合とがあることが明らかになった。図７はシミュレーションの結果である。この結果から、結晶核のサイズＡが１．５ｎｍ未満、好ましくは１．２ｎｍ以下の場合は、たとえ結晶核が金属酸化膜中にできたとしても前記熱処理では成長しないことが判明した。結晶化が膜全体に伝播するためには、１．５ｎｍ以上のサイズとなって安定した結晶核ができることが必要である。このことは、１．５ｎｍ以上のサイズの結晶核ができてもその位置が基板１から１．５ｎｍ以内であるような間隔では、結晶の成長が阻害されることを示している。このように結晶核の生成位置により結晶の成長状況が異なることは、結晶核と接する金属酸化物が有する熱平衡のポテンシャルに関連しているためであり、そのことがシミュレーションで確認された。
【００１３】
基板１から離れた非晶質金属酸化物は、結晶金属酸化物と似た熱平衡のポテンシャルを持ち結晶核が成長しやすい。一方、基板１近くの非晶質金属酸化物は、基板１との格子不整合（非晶質では、平均原子間距離の不整合を意味する）のため大きく歪んでいて、結晶核のポテンシャルとの差が大きくなるため、結晶核が成長しない。
【００１４】
以上の知見により、非晶質金属酸化膜が、結晶化するためには、
（１）１．５ｎｍ以上の安定な結晶核が生成する段階
（２）結晶核が成長し、非晶質金属酸化膜全体に広がる段階
とがあり、どちらかを起こらなくすれば、非晶質状態を保つことができる。（１）の段階を抑制するためには、例えば、非晶質金属酸化膜の厚さを１．２ｎｍ以下にして、物理的に１．５ｎｍ以上の結晶核ができなくしたり、金属酸化物に他の酸化物を混合して結晶核の大きさを小さくしたりすることができる。実際、金属酸化物の含有率が５０ｍｏｌ％以下では、１０００℃数秒の熱処理後も結晶化を抑えられることができる。また、（２）の段階を抑制するためには、非晶質金属酸化膜を格子不整合の起きる材料、例えば、シリコン基板、ポリシリコンゲート電極またはメタルゲート電極等の近くに配置することができる。
【００１５】
上述したシミュレーションは、基板に非晶質のＳｉＯ２膜、結晶質のＳｉＯ２膜や結晶質のＳｉのいずかを用いても同様の結果が得られた。このことは、結晶化の進行は、非晶質高誘電体の下地基板の平均原子間距離に依存するものであって、基板の結晶質、非晶質に依存しないことを示している。
【００１６】
なお、本発明の非晶質高誘電体は、非晶質高誘電体を使用する半導体装置一般に適用することができる。特に、電界効果トランジスタのゲート絶縁膜として優れている。また、キャパシタの誘電体として使用してリーク電流を減らすこともできる。
【００１７】
本発明の第一構成を図１（ａ）を参照して説明する。図１（ａ）は、本発明を用いたＭＯＳトランジスタのゲート構造を示す断面図である。非晶質高誘電体２は、第一の高誘電体材料からなる第一の高誘電体層２ａと、第二の高誘電体材料からなる第二の高誘電体層２ｂと、第一の高誘電体材料からなる第三の高誘電体層２ｃとの積層構造になっている。ここで、第一の高誘電体材料は、高誘電率を有する金属酸化物から単独でまたは、ＡｌあるいはＳｉを少なくともさらに含んでなる混合酸化物である。また、第二の高誘電体材料は、安定な結晶核が生成しないように前記金属酸化物の含有率を規定した金属酸化物である。第一の高誘電体層２ａと第三の高誘電体層２ｃとは、基板あるいはゲート電極から近く、第一の高誘電体材料と基板材料あるいはゲート電極材料との格子不整合のため結晶核が成長しない。また、第二の高誘電体層２ｂは、金属酸化物の含有率が小さく安定な結晶核が生成しない。したがって非晶質高誘電体２は全体として結晶化が抑制され非晶質状態を保持する。
【００１８】
従来の非晶質高誘電体は、全体が前記第二の高誘電体材料から形成されていたが、本発明の第一構成は前記第二の高誘電体材料より誘電率の高い第一の高誘電体層２ａと第三の高誘電体層２ｃを挿入できたことにより、従来の非晶質高誘電体より誘電率の高い非晶質高誘電体を有する半導体装置を提供できる。
【００１９】
本発明の第二構成を図３（ａ）を参照して説明する。図３（ａ）は、本発明の第二構成を用いたＭＯＳトランジスタのゲート構造断面図である。ゲート構造以外は、詳細記述を省略してある。本発明の第二構成は、第一構成で示した第二の高誘電体層の中に第一の高誘電体材料を含む２層の高誘電体層８ｃ、８ｅが挿入され、第一の高誘電体材料を含む４層の高誘電体層８ａ、８ｃ、８ｅ、８ｇと第二の高誘電体材料を含む３層の高誘電体層８ｂ、８ｄ、８ｆとが交互に積層されている。高誘電体層８ａ、８ｇは、それぞれ基板１とゲート電極３に接している。第一の高誘電体材料を含む４層の高誘電体層８ａ、８ｃ、８ｅ、８ｇのうち、高誘電体層８ａ、８ｇは、接している基板あるいはゲート電極の材料との格子不整合のため、結晶核が成長しない。高誘電体層８ｃ、８ｅは、高誘電体層の厚さを結晶核が安定化するための最小の結晶核サイズ以下にすることで、安定な結晶核の生成を抑え、結晶化を阻止する。第二の高誘電体材料を含む３層の高誘電体層８ｂ、８ｄ、８ｆでは、金属酸化物の含有率が小さく安定な結晶核が生成しない。したがって、非晶質高誘電体８は、全体として結晶化が抑制され、非晶質状態を保持する。
【００２０】
この構成では、本発明の第一構成で示した第二の高誘電体層の中に第一の高誘電体材料を含む２層の高誘電体層を挿入したが、挿入する層数は何層でも良い。
【００２１】
また、基板あるいはゲート電極に隣接しない第一の高誘電体材料からなる高誘電体層の金属酸化物含有率を基板あるいはゲート電極に隣接する第一の高誘電体材料からなる高誘電体層より小さくすることも結晶化を抑制する効果を得る。さらに、基板あるいはゲート電極に隣接しない第一の高誘電体材料からなる高誘電体層の厚さを基板あるいはゲート電極に隣接する第一の高誘電体材料からなる高誘電体層より薄くすることも結晶化を抑制する効果を得る。
【００２２】
本発明の第二の構成によれば、第一の高誘電体材料からなる複数の高誘電体層を挿入することにより、従来に比べ誘電率の高い非晶質高誘電体を有する半導体装置を提供できる。
【００２３】
本発明の第三構成を、図５（ａ）を参照して説明する。図５（ａ）は、本発明第三構成を用いたＭＯＳトランジスタのゲート構造を示す断面図である。ゲート構造以外は、詳細記述を省略してある。非晶質高誘電体１０は、第一の高誘電体材料を含み、金属酸化物の含有率が、厚さ方向、基板上面から中央部に向うにつれて、連続して小さくなり、中央部からゲート電極下面に向うにつれて、連続して大きくなっている。
【００２４】
基板およびゲート電極近くは、金属酸化物の含有率を大きくしても第一の高誘電体材料と基板材料あるいはゲート電極材料との格子不整合のため結晶核の成長が抑えられる。さらに、基板およびゲート電極から離れたところでは、安定した結晶核が生成しないように前記金属酸化物の含有率を小さくすることで非晶質状態を保持する。
【００２５】
本発明の第三構成によれば、基板およびゲート電極近傍の金属酸化物の含有率を大きくできるため、従来の非晶質高誘電体に比べ誘電率の高い非晶質高誘電体を有する半導体装置を提供できる。
【００２６】
【発明の実施の形態】
［第一実施例］
図２は、第一実施例の工程断面図である。図２（ａ）に示すように、シリコン基板１ａ上に、トレンチ素子分離用のＳｉＯ２膜７を埋め込み形成した後、トランジスタ形成領域に表出するシリコン基板１ａを酸化し、厚さ０．５〜１ｎｍのＳｉＯ２膜１ｂを形成する。このＳｉＯ２膜１ｂは、この上に堆積される非晶質高誘電体２とシリコン基板１ａとの反応により、その界面に不均一なＳｉＯ２膜が形成されるのを防止するものであり、その必要がなければ形成しなくても良い。
【００２７】
次いで、図２（ｂ）を参照して、ＣＶＤ法（化学的気相堆積法）を用いて、第一の高誘電体層２ａとして、ＨｆＯＸ膜を厚さ０．５ｎｍ堆積する。（尚、以下ＯＸの表記は、金属酸化物中の金属原子と酸素原子との化学量論的組成比に対し、３０％程度のずれた量も許容することを示す。）堆積条件は、基板を５００℃とし、Ｈｆを含む有機金属ガスと酸化性ガスとを流し、ガス圧を６５Ｐａにして堆積した。次いで、第二の高誘電体層２ｂとして、ＨｆとＡｌとを含んだ混合酸化物を厚さ４ｎｍ堆積する。堆積条件は、原料ガス組成を除いて、第一の高誘電体層２ａ堆積条件と同じである。原料ガスは、Ｈｆを含む有機金属ガスとＡｌを含む有機金属ガスと酸化性ガスとの混合比を変え、混合酸化物中のＨｆＯＸの含有率が４０ｍｏｌ％になるようにした。そして、第三の高誘電体層２ｃとして、ＨｆＯＸ膜を厚さ０．５ｎｍ堆積する。堆積条件は、第一の高誘電体層２ａ堆積条件と同じである。
【００２８】
堆積時に、Ｎ２、Ｎ２ＯまたはＮＯガスを混合し、Ｏ原子の一部（５％程度）をＮ原子に置き換えても良い。また、シリコン基板界面のダングリングボンドをターミネートするため、非晶質高誘電体２の堆積前あるいは堆積後に、Ｎ２、Ｎ２Ｏ、ＮＯガス中で、７００℃の熱処理をしても良い。
【００２９】
図１（ｂ）は、第一実施例の非晶質高誘電体内ＨｆＯＸの含有率分布を示す図である。基板あるいは、ゲート電極付近で、ＨｆＯＸの含有率が大きく（１００ｍｏｌ％）、中央部では小さく（４０ｍｏｌ％）なっている。
【００３０】
再び、図２（ｃ）を参照して、非晶質高誘電体２上にゲート電極３を形成し、ゲート電極３の外側に延在する非晶質高誘電体２およびＳｉＯ２膜１ｂをエッチングして除去する。次いで、ゲート電極３をマスクとするイオン注入により、低濃度領域５ｂを形成する。ゲート電極３の側壁にサイドウオール４を形成しイオン注入により、高濃度領域５ａを形成する。
【００３１】
図２（ｄ）を参照して、ランプアニールにより、１０００℃、１０秒間の活性化熱処理を行い、イオン注入された低濃度領域５ｂおよび高濃度領域５ａを活性化し、ソース・ドレイン領域６を形成する。
【００３２】
この工程により製造されたＭＯＳトランジスタのゲート絶縁膜（厚さ０．５ｎｍのＳｉＯ２膜１ｂと厚さ５ｎｍの非晶質高誘電体２からなる積層膜）は、高い実効誘電率を持つとともに非晶質状態を保持していた。
【００３３】
前記混合酸化物を構成する金属酸化物として、高誘電体となる遷移金属の酸化物、例えば、比誘電率が略３０のＨｆＯＸ、１２〜２５のＺｒＯＸ、２５〜６５のＴａ２ＯＸ、略５５のＴｉＯＸもしくは、１００以上のＢＳＴ（ＢｉＳｒＴｉ酸化物）または、これらを成分とする混合物とすることができる。特に、ＨｆＯＸおよびＺｒＯＸは、ゲート絶縁膜として優れた特性をもっていて好ましい。また、他の遷移金属の酸化物Ｙ２ＯＸ、ＬａＯＸ、ＰｒＯＸ、ＧｄＯＸ、Ｖ２ＯＸ、Ｎｂ２ＯＸ、Ｃｒ２ＯＸ、Ｍｏ２ＯＸもしくはＷＯＸ、または、これらの混合物を用いても良い。なお、上述した非晶質の混合酸化物は、酸素濃度が化学量論的組成から３０％程度ずれていてもよく、Ｏの５％程度をＮに置き換えても良い。
【００３４】
さらに前記混合酸化物を構成する金属酸化物は、Ｓｉ、Ａｌを少なくともさらに含んだ混合酸化物を用いることができる。前記混合酸化物は、酸素濃度が化学量論的組成から３０％程度ずれていてもよく、膜質向上のため、Ｏの５％程度をＮに置き換えても良い。これらの混合酸化物からなる非晶質高誘電体は結晶化をさらに抑制する効果を得る。
【００３５】
前記第一の高誘電体材料中の金属酸化物含有率は、高い実効誘電率を得るために５０ｍｏｌ％以上が好ましい。前記第二の高誘電体材料中の金属酸化物含有率は、結晶核の生成が抑えられる５０ｍｏｌ％以下が望ましい。好ましくは３０〜５０ｍｏｌ％である。また、前記第一の高誘電体層および前記第三の高誘電体層の厚さは、結晶核が安定する最小の結晶核サイズ１．２ｎｍ以下が望ましい。好ましくは、０．５ｎｍ以下である。
【００３６】
なお、非晶質高誘電体と接する基板の酸化を防ぐため、非晶質高誘電体堆積前に、基板上に、ＳｉＯ２膜１ｂを生成しておくことができる。ＳｉＯ２膜に替え、ＳｉＯＮ膜またはＳｉＮ膜なるバリア層を生成しても良い。
【００３７】
［第二実施例］
図３（ａ）は、第二実施例を適用したゲート部の構造の断面図である。非晶質高誘電体８の製造工程以外は、本発明の第一実施例と同じである。図３（ａ）を参照して、シリコン基板１ａ上に厚さ０．５〜１ｎｍのＳｉＯ２膜１ｂを形成する。次いで、スパッタ法を用いて、高誘電体層８ａとして、ＨｆＯＸ膜を厚さ０．５ｎｍ堆積する。スパッタ条件は、基板温度３００℃、Ａｒガス圧を１．０Ｐａ、スパッタ電力を３００Ｗとした。なお、Ａｒガスに酸化性ガスを混合することは堆積中の酸素量を増加するために好ましい。ターゲットは、ＨｆＯ２の焼結板を用いた。次いで、高誘電体層８ｂとして、ＨｆＯＸの含有率が３０ｍｏｌ％の混合酸化物を１ｎｍ堆積する。堆積は、ターゲットとして、ＨｆＯ２の焼結板とＡｌ２Ｏ３の焼結板を用いて、同時または交互のスパッタで行った。ＨｆＯ２のスパッタ電力とＡｌ２Ｏ３のスパッタ電力を調整してＨｆＯＸの含有率を制御した。他の堆積条件は、高誘電体層８ａ堆積条件と同じである。次いで、高誘電体層８ｃとして、ＨｆＯＸの含有率が７０ｍｏｌ％の混合酸化物を０．５ｎｍ堆積する。堆積条件は、７０ｍｏｌ％の平均濃度を得るために、ＨｆＯ２ターゲットのスパッタ電力とＡｌ２Ｏ３ターゲットのスパッタ電力を調整したこと以外は、高誘電体層８ｂの堆積条件と同じである。次いで、高誘電体層８ｄとして、ＨｆＯＸの含有率が３０ｍｏｌ％の混合酸化物を２ｎｍ堆積した。堆積時間以外は、高誘電体層８ｂと同じ条件である。次いで、高誘電体層８ｅ、８ｆ、８ｇをそれぞれ高誘電体層８ｃ、８ｂ、８ａと同じ条件で堆積し、厚さ６ｎｍの非晶質高誘電体８を形成した。
【００３８】
図３（ｂ）は、第二実施例の非晶質高誘電体内ＨｆＯＸの含有率分布を示す図である。高誘電体層８ａと８ｇ中の含有率は大きく（１００ｍｏｌ％）、高誘電体層８ｃと８ｅ中の含有率がそれより小さく（７０ｍｏｌ％）なっている。
【００３９】
次いで、本発明の第一実施例と同様の工程で、ＭＯＳトランジスタを製作した。このゲート絶縁膜は、非晶質相の状態を保持していた。
【００４０】
［第三実施例］
図４（ａ）は、第三実施例を示すゲート部の構造の断面図である。非晶質高誘電体９の製造工程以外は、本発明の第一実施例と同じである。図４（ａ）を参照して、シリコン基板１ａ上に厚さ０．５〜１ｎｍのＳｉＯ２膜１ｂを形成する。次いで、スパッタ法を用いて高誘電体層９ａとして、ＨｆＯＸ膜を厚さ０．５ｎｍ堆積する。次いで、高誘電体層９ｂとして、ＨｆＯＸの含有率が３０ｍｏｌ％に相当する混合酸化物を１ｎｍ堆積する。次いで、高誘電体層９ｃとして、ＨｆＯＸ膜を厚さ０．２５ｎｍ堆積する。次いで、高誘電体層９ｄとして、ＨｆＯＸの含有率が３０ｍｏｌ％に相当する混合酸化物を２．５ｎｍ堆積する。次いで、高誘電体層９ｅ、９ｆ、９ｇをそれぞれ高誘電体層９ｃ、９ｂ、９ａと同じ条件で堆積し、合わせて厚さ６ｎｍの非晶質高誘電体９を形成した。堆積条件は、前記混合酸化物が所定の膜厚と金属含有率とを得られるように、スパッタのターゲット、スパッタ電力あるいは堆積時間を変えた以外は本発明の第二実施例と同じである。
【００４１】
図４（ｂ）は、第三実施例で示した非晶質高誘電体内におけるＨｆＯＸの含有率分布を示す図である。高誘電体層９ｃと９ｅの厚さ（０．２５ｎｍ）が、高誘電体層９ａと９ｇの厚さ（０．５ｎｍ）より薄くなっているのがわかる。
【００４２】
次いで、本発明の第一実施例と同様の工程で、ＭＯＳトランジスタを製作した。このＭＯＳトランジスタのゲート絶縁膜は、非晶質相の状態を保持していた。
【００４３】
本発明の第二実施例および第三実施例における好ましい第一の高誘電体材料あるいは第二の高誘電体材料中の金属酸化物含有率、第一の高誘電体材料からなる高誘電体層の厚さは本発明の第一実施例の場合と同じである。
【００４４】
［第四実例］
図５（ａ）は、第四実施例を示すゲート部の構造の断面図である。非晶質高誘電体１０の製造工程以外は、本発明の第一実施例と同じである。まず、シリコン基板１ａ上に厚さ０．５〜１ｎｍのＳｉＯ２膜１ｂを形成する。次いでＳｉＯ２膜１ｂ上に、非晶質高誘電体１０を４ｎｍ堆積する。堆積は、ＣＶＤ法を用いて、基板を５００℃とし、原料ガスとして、Ｈｆを含む有機金属ガスとＡｌを含む有機金属ガスと酸化性ガスとを混合し全圧が６５Ｐａになるようにした。ここで、Ｈｆの原料ガスとＡｌの原料ガスとの混合比を堆積が０．５ｎｍ進むごとに、成膜後のＨｆＯＸの含有率が１２．５ｍｏｌ％づつ減少するように変化させた。２ｎｍ堆積が進んだ時点で、今度は、Ｈｆの原料ガスとＡｌの原料ガスとの混合比を堆積が０．５ｎｍ進むごとにＨｆＯＸの含有率が１２．５ｍｏｌ％づつ増加するように変化させた。もちろん原料ガスの混合比の他、ＨｆＯＸの含有率を変化させる他の方法を用いても良い。
【００４５】
図５（ｂ）は、第四実施例の非晶質高誘電体内ＨｆＯＸの含有率分布を示す図である。堆積初期の平均濃度は、８０ｍｏｌ％であり、堆積が進むにつれて平均濃度が３０ｍｏｌ％まで減少し、その後、含有率が徐々に増加し、堆積終了時に８０ｍｏｌ％になった。
【００４６】
次いで、本発明の第一実施例と同様の工程で、ＭＯＳトランジスタを製作した。このＭＯＳトランジスタのゲート絶縁膜は、非晶質相の状態を保持していた。
【００４７】
前記非晶質高誘電体内の金属酸化物含有率は、基板あるいはゲート電極付近で、５０〜１００ｍｏｌ％（１００ｍｏｌ％は、金属酸化物のみという意味である）が望ましく、中央部で、５０％以下が望ましい。
【００４８】
以上の実施例は本発明の一面を示す例にすぎず、高誘電率を示す他の金属酸化物を用いることや他の成膜方法を用いても本発明を実施できる。
【００４９】
例えば、前記金属酸化物中にＳｉを単独でまたはＡｌと混合して含んでも結晶化が抑制された作用を得つつ、本発明による構造を有してゲート絶縁膜を形成すれば、半導体プロセス中で結晶化の生じない高誘電体層を有する半導体装置を得る。
【００５０】
上述した本明細書には、以下の付記記載の発明が含まれている。
（付記１）  Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｙ（イットリウム）、Ｌａ（ランタン）、Ｐｒ（プラセオジム）のいずれかを含む金属酸化物にＡｌ（アルミニウム）、Ｓｉ（シリコン）のうち少なくとも一方を混合物として含んで組成を異ならせた第一、第二、第三の誘電体層を互いに積層したゲート絶縁膜を有する半導体装置であって、
前記第二の誘電体層中に含まれる前記混合物のモル分率が前記第一の誘電体層、前記第三の誘電体層のいずれよりも大きくなるように構成された半導体装置。（１）
（付記２）  前記第二の誘電体層と前記第三の誘電体層との間に、前記第一の誘電体層と前記第二の誘電体層とを交互に積層した多層膜を挿入したことを特徴とする付記１に記載の半導体装置。（２）
（付記３）  前記第一の高誘電体層に含まれる前記金属酸化物のモル分率が、前記ゲート絶縁膜の厚さ方向について上下に大きくなることを特徴とする付記２に記載の半導体装置。
（付記４）  前記多層膜の各膜厚が、非晶質高誘電体の厚さ方向について上下に厚くなることを特徴とする付記２記載の半導体装置。
（付記５）  前記多層膜の各層平均膜厚が１．２ｎｍ以下であることを特徴とする付記２及至４に記載の半導体装置。（３）
（付記６）  Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｌａ，Ｐｒのいずれかを含む金属酸化物にＡｌ，Ｓｉのうち少なくとも一方を混合物として含んでなるゲート絶縁膜を有する半導体装置であって、
前記混合物のモル分率が前記ゲート絶縁膜の上下端より厚さ方向の中央部に向うにつれて大きくなるように分布していることを特徴とする半導体装置。（４）
（付記７）前記金属酸化物のモル分率が、前記高誘電体層の厚さ方向について、５０ｍｏｌ％を含んで上限と下限とを有することを特徴とする付記６の記載の半導体装置。
（付記８）  Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｌａ，Ｐｒのいずれかを含む金属酸化物にＡｌ，Ｓｉのうち少なくとも一方を混合物として含んだ一の誘電体材料を堆積する第一の工程と、
前記一の誘電体材料より前記混合物を含有するモル分率が大きい他の誘電体材料を堆積する第二の工程と
を一または複数回交互に繰り返し行ったのち、
第一の工程を行ってゲート絶縁膜となすことを特徴とする半導体装置の製造方法。（５）
（付記９）Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｌａ，Ｐｒのいずれかを含む金属酸化物中に少なくともＡｌ，Ｓｉを混合した誘電体材料を堆積してなるゲート絶縁膜を有する半導体装置の製造方法において、
前記ゲート絶縁膜中の前記金属酸化物のモル分率がいったん低くなってから高くなるように堆積する工程を有することを特徴とする半導体装置の製造方法。
【００５１】
【発明の効果】
上述したように本発明によれば、結晶化しにくく実効誘電率が高い誘電体を形成することができるので、ＭＯＳトランジスタの性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の第一構成の原理を示す構造断面図および第一実施例の非晶質高誘電体内の金属酸化物含有率分布を示す図。
【図２】第一実施例の示す製造工程断面図。
【図３】本発明の第二構成の原理を示す構造断面図および第二実施例の非晶質高誘電体内の金属酸化物含有率分布を示す図。
【図４】第三実施例を示す製造工程断面図および第三実施例の非晶質高誘電体内の金属酸化物含有率分布を示す図。
【図５】第三構成と第四実施例を示す構造断面図および第四実施例の非晶質高誘電体内の平均濃度分布を示す模式図。
【図６】シミュレーションを説明する構造断面図。
【図７】シミュレーションの結果。
【符号の説明】
１    基板
１ａ  シリコン基板
１ｂ  ＳｉＯ２膜
２、８、９、１０  非晶質高誘電体
２ａ、２ｃ、８ａ、８ｃ，８ｅ、８ｇ、９ａ、９ｃ，９ｅ、９ｇ  第一の高誘電体材料の高誘電体層
２ｂ、８ｂ、８ｄ，８ｆ、９ｂ、９ｄ，９ｆ  第二の高誘電体材料の高誘電体層
３    ゲート電極
４    サイドウオール
５ａ  高濃度イオン注入領域
５ｂ  低濃度イオン注入領域
６    ソース・ドレイン領域
７    トレンチ素子分離ＳｉＯ２膜
１１、１３  非晶質金属酸化膜
１２  結晶核
１４  結晶金属酸化膜
【図１】
2004304053.tif 000003
【図２】
2004304053.tif 000004
【図３】
2004304053.tif 000005
【図４】
2004304053.tif 000006
【図５】
2004304053.tif 000007
【図６】
2004304053.tif 000008
【図７】
2004304053.tif 000009