(57)【要約】【課題】電子時計の消費電力を簡素な構成で低減する。【解決手段】電源手段１０と計時手段２０とに直列に接続した蓄電手段３０と、負荷手段５０を蓄電手段３０と並列接続あるいは直列接続になるように切り換える制御手段４０とを備える。制御手段４０が負荷手段５０と蓄電手段３０との接続関係を交互に切り換えることによって蓄電手段３０の端子間には電源手段１０の出力電圧よりも低い電圧が定損失で生成され、かつその電圧によって計時手段２０および負荷手段５０を駆動することで電子時計の消費電力を低く抑えることが可能となる。【選択図】    図１
2004279300.tif 000002
【特許請求の範囲】
【請求項１】
電源手段と、該電源手段からの電力供給により基準信号を発生し計時動作を行う計時手段と、該計時手段の計時動作に基づいて駆動する負荷手段と、前記計時手段と直列あるいは並列に接続する蓄電手段とを備える電子時計であって、
前記蓄電手段と前記負荷手段とを並列接続にする第１の状態と、
前記蓄電手段と前記負荷手段とを直列接続にする第２の状態とを有することを特徴とする電子時計。
【請求項２】
前記第１の状態と前記第２の状態とを切り換えるための制御手段を有することを特徴とする請求項１に記載の電子時計。
【請求項３】
前記制御手段は、前記電子時計の電源投入時には前記計時手段を直接前記電源手段に接続するための短絡手段を有することを特徴とする請求項１または請求項２に記載の電子時計。
【請求項４】
前記制御手段は、前記電子時計の電源投入後から所定の期間は前記蓄電手段の端子間電圧を所定の電圧値に蓄電するための初期化手段を有することを特徴とする請求項１から請求項３のいずれか一つに記載の電子時計。
【請求項５】
前記制御手段は、前記蓄電手段の端子間電圧が所定の範囲内にあるかどうかを検出する電圧検出手段を有し、該電圧検出手段の検出出力に応じて前記負荷手段の通電量を制御することを特徴とする請求項１から請求項４のいずれか一つに記載の電子時計。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、水晶振動子などの基準信号を元に計時動作を行う電子時計に関するものであり、特に電子時計の消費電力削減のための回路構成に関するものである。
【０００２】
【従来の技術】
現在までに、電池等の電気エネルギを元に計時動作を行う電子時計が各種実現化されている。これらの計時動作は、水晶発振回路からの発振信号を分周動作するＣＭＯＳ論理回路で実現されている。
【０００３】
この発振回路や論理回路の消費電力は、回路に印加する電源電圧が高い方が消費電力もより大きくなるため、回路の一部または全部を電池電圧よりも低電圧で動作させるのが一般的である。さらに、この低電圧を得るためには電圧レギュレータと呼ばれる定電圧回路を電子時計中に構成するのが一般的である。
【０００４】
［よく用いられている電源周辺回路の説明：図５（ａ）］
ここで従来の電子時計の電源周辺回路について図を用いて説明する。図５（ａ）は、古くから利用されている電子時計の電源回路周辺の回路図である。
この電子時計では、１次電池である電源手段１０と、水晶発振回路の基準信号を分周および波形合成して所定のパルス信号を出力する計時手段２０とを備えている。さらにこの電子時計は電源手段１０の出力電圧を所定の電圧値に変換および安定化し、定電圧出力Ｖｒｅｇとして計時手段２０に印加する定電圧回路１を備えている。
【０００５】
定電圧回路１は、基準電圧源１ａとアンプ１ｂとで構成している。この従来の電子時計は、一旦電源が印加されれば、基準電圧源１ａに電流が流れることで参照電圧端子Ｖｒｅｆに所定の電圧値、たとえば接地−Ｖｒｅｆ端子間が０．８Ｖとなるような電圧が現れる。この参照電圧端子Ｖｒｅｆと定電圧出力Ｖｒｅｇとが等しくなるようにアンプ１ｂが動作することで、計時手段２０には計時手段２０自身の動作電流等とは関係なく安定化された電圧が印加される。
【０００６】
従来の定電圧回路１では、アンプ１ｂの出力インピーダンスを可変することで出力電圧を調整し、この出力電圧を利用して論理回路の動作電圧を低く一定化することを実現している。この形式の定電圧回路は、アンプ１ｂの出力部に流れ込む電流によって発生する電圧降下を利用することで所望の電圧を得ているため、この部分での電力損失（ジュール熱）が大きいことが問題となっていた。
特にこの電力損失は、電源手段１０の出力電圧（Ｖｓｓ１）と定電圧回路１の出力電圧（Ｖｒｅｇ）との差が大きいほど大きくなるため、電源手段１０の出力電圧が３Ｖという電子時計としては高い電圧の１次電池の場合は、電子時計の消費電力は大きく、非効率的であった。
【０００７】
この従来の定電圧回路の問題を解決するための方法は近年でもいくつか提案されている。（例えば特許文献１参照）
この特許文献１に示した従来の技術は、２つのコンデンサを切り換えることで電源手段の出力電圧を１／２に分圧し、電源電圧を低損失で定電圧化した電圧を計時手段に供給するものである。
【０００８】
【特許文献１】
特開２００２−２８６８７８号公報（第３−７頁、第１図）
【０００９】
［従来技術の説明：図５（ｂ）］
図５（ｂ）は特許文献１に示した従来の技術をその主旨を逸脱しないように書き直した回路図である。この図５（ｂ）を用いて従来の技術を説明する。
定電圧回路２は、コンデンサ２ａとコンデンサ２ｂとを備え、さらにこの２つのコンデンサ同士を並列接続または直列接続となるように交互に切り換えるスイッチ手段２ｃとスイッチ手段２ｄとを備えている。
コンデンサ２ａと計時手段２０とは常に並列接続されており、計時手段２０が動作するための電圧を供給する。コンデンサ２ａとコンデンサ２ｂとがスイッチ手段２ｃおよびスイッチ手段２ｄによって直列接続と並列接続とを交互に繰り返すことにより、それぞれのコンデンサの端子間電圧は電源手段１０の出力電圧のちょうど１／２ずつに分圧され、この電圧が計時手段１０に印加されることで計時手段が計時動作する。
【００１０】
【発明が解決しようとする課題】
特許文献１に示した従来の技術においては、電源手段１０の１／２の電圧を発生するためにコンデンサの接続状態を切り換えているが、コンデンサ自体は電荷を蓄積するだけで電力損失がほとんどなく、低電圧を高効率で得ることが可能となっているものの、この例においてはコンデンサが２つ必要である。
ところで、近年の電子時計は様々な機能を有するものがある。例えば情報端末としての機能などである。このような特殊な機能を有する電子時計は、益々小型化、高性能化する傾向にあり、電子時計を構成する部品も小型化し高集積化する傾向にある。このような電子時計において、特許文献１に示した従来の技術は、コンデンサが２つ必要であり、使いづらい面があった。
【００１１】
［発明の目的］
本発明は上記の欠点を改善し、簡素な回路構成で効率的かつ低消費電力化が可能な電子時計を提供することを目的としている。
【００１２】
【課題を解決するための手段】
本発明の電子時計は、電源手段からの電力供給により基準信号を発生し計時動作を行う計時手段および該計時手段の計時動作に基づいて駆動される負荷手段とを有する電子時計であって、計時手段と直列あるいは並列に接続した蓄電手段と、蓄電手段と負荷手段とを並列接続にする第１の状態と、蓄電手段と負荷手段とを直列接続にする第２の状態とを有する。
【００１３】
［作用］
本発明の電子時計は、コンデンサである蓄電手段と、ステッピングモータ等の負荷手段とで分圧回路を構成し、負荷手段を駆動することで電源手段と蓄電手段との間に電源手段の出力電圧よりも低い電圧を発生させ、さらにこの発生電圧により計時手段および負荷手段を駆動することで電子時計全体を低消費電力に動作させることが可能となっている。このため、従来にはない簡素な構成で低消費電力な電子時計を実現することができる。
【００１４】
また本発明の電子時計の制御手段は、電子時計の電源投入時には計時手段を直接電源手段に接続する短絡手段を備えた。これによれば、電子時計に電源手段を接続して電源投入を行う際には、電源手段の出力電圧は計時手段に直接印加されるので、計時手段は電源投入後には即時に計時動作を開始することが可能となる。
【００１５】
さらに本発明の電子時計では、電子時計の電源投入後から所定の期間は蓄電手段の端子間電圧を所定の電圧値に蓄電する初期化手段を制御手段が備えている。これによれば、負荷手段の駆動を開始する前に蓄電手段の端子間電圧を電源手段の出力電圧に対して適切な電圧値に初期化することで、以降の負荷手段の駆動を安定化することが可能となる。
【００１６】
そして本発明の電子時計では、蓄電手段の端子間電圧が所定の範囲内にあるかどうかを検出する電圧検出手段を備え、この電圧検出手段の検出出力に応じて負荷手段の通電量を制御手段が制御する。これによれば、蓄電手段の端子間電圧が所定の値から大きく変動しないように調整でき、計時手段および負荷手段を安定駆動することが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の電子時計を実施するための最適な形態について図面を用いて説明する。
図１は本発明の第１の実施の形態における電子時計の全体回路の構成を示す回路図である。図２は本発明の第１の実施の形態における制御手段の構成を示す回路図である。図３は本発明の第１の実施の形態の回路要部の電圧を示す波形図である。
【００１８】
［本発明の全体構成説明：図１］
まず、図１を用いて本発明の第１の実施の形態における電子時計の全体構成を説明する。
本発明の実施の形態の電子時計は、電源手段１０と計時手段２０と蓄電手段３０と制御手段４０と負荷手段５０とで構成する。また制御手段４０は、駆動信号生成部６０と電圧検出手段７０と初期化手段８０と短絡手段９０とＰチャネルＭＯＳ電界効果トランジスタ（以下ＦＥＴ）である第１のトランジスタ４１と、ＮチャネルＭＯＳＦＥＴである第２のトランジスタ４２とで構成する。
【００１９】
リチウム１次電池である電源手段１０は正極が接地し、負極が蓄電手段３０の負極に接続している。蓄電手段３０は静電容量が２２μＦのタンタルコンデンサである。電源手段１０としては出力電圧が３Ｖであるものを用いる。なおここでは電源手段１０の負極はＶｓｓ１とした。
【００２０】
計時手段２０は、ＣＭＯＳ回路素子で構成する水晶発振回路の基準信号を分周および波形合成し、電子時計としての計時動作に必要な基本信号を生成する一般的な電子回路である。計時手段２０の正極は接地し、負極は蓄電手段３０の正極と接続している。蓄電手段３０の正極はＶｓｓ２とした。
【００２１】
また計時手段２０は、第１のモータパルスＳ２１と第２のモータパルスＳ２２と第１の検出パルスＳ２３と第１のサンプルパルスＳ２４と第２の検出パルスＳ２５と第２のサンプルパルスＳ２６とパワーオンリセットパルスＳ２８と初期化パルスＳ２９とを出力する。
なお、以降の説明の単純化のため、これらのパルス信号は、計時手段２０に印加している接地−Ｖｓｓ２端子間の電圧レベルから接地−Ｖｓｓ１端子間の電圧レベルに変換する図示しないレベル変換回路を介して計時手段２０から外部に出力するものとする。
【００２２】
パワーオンリセットパルスＳ２８は、電子時計に電源手段１０が接続されて電源投入がなされると、接地電位、すなわちハイレベルから１ミリ秒後にロウレベルへと変化するパワーオンリセット信号である。
また、初期化パルスＳ２９は、計時手段２０に電源が投入されてから５００ミリ秒間は接地電位、すなわちハイレベルを出力するパルス信号である。
なお、初期化パルスＳ２９がハイレベルとなる５００ミリ秒が請求項における所定の期間に相当する。
【００２３】
また、第１のモータパルスＳ２１および第２のモータパルスＳ２２は、周期が１秒のパルス波形である。第１のモータパルスＳ２１はハイレベルとなる時間が４ミリ秒のパルスである。また、第２のモータパルスＳ２２は第１のモータパルスＳ２１と立ち上がりのタイミングが同じでハイレベルとなる時間が８ミリ秒のパルスである。
【００２４】
さらに、第１の検出パルスＳ２３および第１のサンプルパルスＳ２４は、周期が１秒のパルス波形である。第１の検出パルスＳ２３はハイレベルとなる時間が９０マイクロ秒のパルスであり、また第１のサンプルパルスＳ２４は第１の検出パルスＳ２３と立ち上がりのタイミングが同じでハイレベルとなる時間が６０マイクロ秒のパルスである。
第１の検出パルスＳ２３と第１のサンプルパルスＳ２４とは、第１のモータパルスＳ２１の立ち上がりタイミングから５００ミリ秒後に立ち上がるようになっている。
【００２５】
第２の検出パルスＳ２５および第２のサンプルパルスＳ２６は、周期が１秒のパルス波形である。第２の検出パルスＳ２５はハイレベルとなる時間が９０マイクロ秒のパルスであり、また第２のサンプルパルスＳ２６は第２の検出パルスＳ２５と立ち上がりのタイミングが同じでハイレベルとなる時間が６０マイクロ秒のパルスである。
第２の検出パルスＳ２５と第２のサンプルパルスＳ２６とは、第１の検出パルスＳ２３の立ち下がりタイミングに同期して立ち上がるようになっている。なお、これらの論理信号の波形生成や波形の合成については一般的であるので、波形合成に必要な回路構成の説明は省略する。
【００２６】
負荷手段５０は、一般的に用いられている電子時計用のステッピングモータである。これは交番電流を通電することで回転動作するものであり、図示しない輪列に回転力を伝達し、同じく図示しない電子時計の指針を回転駆動するものである。
負荷手段５０の一端は蓄電手段３０の正極（Ｖｓｓ２）に接続し、他端は後述の制御手段４０の制御出力Ｖｏｕｔに接続する。なお、ここでは負荷手段５０への通電時間は４〜８ミリ秒の間では負荷手段５０の回転動作は正しく行われるものであると仮定する。
【００２７】
制御手段４０について説明する。駆動信号生成部６０と電圧検出手段７０と初期化手段８０と短絡手段９０とは、ＣＭＯＳ回路および抵抗素子で構成した電子回路である。これらの構成の詳細や内部の信号接続については後述する。なお、駆動信号生成部６０と初期化手段と短絡手段９０とには前述の計時手段２０からの出力信号Ｓ２１〜Ｓ２６とＳ２８，Ｓ２９とが接続する。
【００２８】
また駆動信号生成部６０からは、第１の駆動信号Ｓ４１と第２の駆動信号Ｓ４２とが出力し、第１のトランジスタ４１および第２のトランジスタ４２のそれぞれのゲート端子に接続する。
第１のトランジスタ４１のソース端子は接地し、第２のトランジスタ４２のソース端子は電源手段１０の負極（Ｖｓｓ１）に接続する。第１のトランジスタ４１と第２のトランジスタ４２とのドレイン端子は、共に接続し制御出力Ｖｏｕｔとなって前述の負荷手段５０に接続する。
【００２９】
［制御手段の構成説明：図２］
つぎに本発明の第１の実施の形態の制御手段の構成について説明する。
図１に示す制御手段４０は、駆動信号生成部６０と電圧検出手段７０と初期化手段８０と短絡手段９０と第１のトランジスタ４１および第２のトランジスタ４２とで構成する。以下、図２を用いて詳細に説明する。
【００３０】
駆動信号生成部６０は、第１のナンドゲート４３と第１のアンドゲート４４と第２のアンドゲート６１と第３のアンドゲート６２と第４のアンドゲート６５と第５のアンドゲート６６と第６のアンドゲート７８と第１のオアゲート６３と第２のオアゲート６７と第１のインバータ６８と第２のインバータ７９とフリップフロップ６４とで構成する。
【００３１】
電圧検出手段７０は、第３のオアゲート７７と分圧抵抗７１と分圧スイッチ７２と第１のコンパレータ７３と第２のコンパレータ７４と第１のラッチ７５と第２のラッチ７６とで構成する。
これらの回路要素は単純化のため接地−Ｖｓｓ１端子間の電圧で動作するものとする。各アンドゲートおよびオアゲートは全て２入力である。
【００３２】
駆動信号生成部６０について説明する。第２のオアゲート６７は、第４のアンドゲート６５と第５のアンドゲート６６との出力信号の論理和を出力する。第２のアンドゲート６１は、第２のモータパルスＳ２２と第２のオアゲート６７の出力との論理積を出力し、また第３のアンドゲート６２は、第１のモータパルスＳ２１と第２のオアゲート６７の出力の否定信号との論理積を出力する。第２のオアゲート６７の出力の否定信号は第２のオアゲート６７の出力を第１のインバータ６８に入力することで得ている。
第１のオアゲート６３は、第２のアンドゲート６１と第３のアンドゲート６２との出力の論理和を出力する。第１のオアゲート６３の出力は選択信号Ｓ６１とする。
【００３３】
トグルタイプのフリップフロップであるフリップフロップ６４には、選択信号Ｓ６１が入力する。フリップフロップ６４は入力信号である選択信号Ｓ６１の立ち下がりのタイミングで保持データを反転するものである。フリップフロップ６４の出力は、位相信号Ｓ６２としている。フリップフロップ６４は電源投入直後はリセット、すなわちロウレベルを保持するように初期化されるものとする。
【００３４】
第１のナンドゲート４３は、選択信号Ｓ６１とフリップフロップ６４の出力信号との論理積の否定信号を出力する。第１のナンドゲート４３の出力は第１の駆動信号Ｓ４１としている。
第１のアンドゲート４４は、選択信号Ｓ６１とフリップフロップ６４の否定出力信号との論理積を出力する。第１のアンドゲート４４の出力は第２の駆動信号Ｓ４２としている。
【００３５】
第４のアンドゲート６５は、後述する第２のラッチ信号Ｓ７２とフリップフロップ６４の出力信号である位相信号Ｓ６２との論理積を出力する。第４のアンドゲート６５の出力は、前述の通りに第２のオアゲート６７の一方の入力端子に接続する。
第５のアンドゲート６６は、同じく後述する第１のラッチ信号Ｓ７１とフリップフロップ６４の否定出力信号（位相信号Ｓ６２の否定信号）との論理積を出力するように接続する。第５のアンドゲート６６の出力は、前述の通りに第２のオアゲート６７のもう一方の入力端子に接続する。
【００３６】
第６のアンドゲート７８は、初期化パルスＳ２９とパワーオンリセットパルスＳ２８の否定信号との論理積を出力する。パワーオンリセットパルスＳ２８の否定信号は、パワーオンリセットパルスＳ２８を第２のインバータ７９に接続することで得ている。第６のアンドゲート７８の出力信号は初期化信号Ｓ８１とする。
【００３７】
続いて電圧検出手段７０について説明する。分圧抵抗７１は電気抵抗素子である。分圧抵抗７１は抵抗値が３００ＫΩであるものを用いる。分圧抵抗７１の一端は接地し、他端は分圧スイッチ７２のドレイン端子に接続する。分圧スイッチ７２はＮチャネルＭＯＳＦＥＴで構成するスイッチング素子である。分圧スイッチ７２のソース端子は電源手段１０の負極（Ｖｓｓ１）に接続する。
【００３８】
分圧スイッチ７２のゲート端子には第３のオアゲート７７の出力を接続する。第３のオアゲート７７は、第１の検出パルスＳ２３と第２の検出パルスＳ２５と初期化信号Ｓ８１との論理和を出力する。
【００３９】
第１のコンパレータ７３および第２のコンパレータ７４は、比較回路（コンパレータ）である。
第１のコンパレータ７３は、非負入力端子に蓄電手段３０の正極（Ｖｓｓ２）を接続し、負入力端子には分圧抵抗７１の中間点を接続する。この中間点は、接地側から１４０ＫΩの点である。
第２のコンパレータ７４は、負入力端子に蓄電手段３０の正極（Ｖｓｓ２）を接続し、非負入力端子には分圧抵抗７１の中間点を接続する。この中間点は、分圧スイッチ７２側から１４０ＫΩの点である。
また第１のコンパレータ７３および第２のコンパレータ７４は、イネーブル端子を備えており、この端子がハイレベルの間は通常の比較動作を行い、イネーブル端子がロウレベルの間は出力端子をロウレベルにし、かつ回路自体が非導通となる機能を有する。第１のコンパレータ７３および第２のコンパレータ７４のイネーブル端子には、第１の検出パルスＳ２３と第２の検出パルスＳ２５とをそれぞれ接続する。
【００４０】
なおこの構成によれば、電源手段１０の出力電圧が３Ｖであるので、分圧スイッチ７２が導通状態となると、第１のコンパレータ７３の負入力端子にはＶｓｓ１端子からみて１．６Ｖ高い電圧が現れ、第２のコンパレータ７４の非負入力端子にはＶｓｓ１端子からみて１．４Ｖ高い電圧が現れる。
詳細な動作の説明は後述するが、この電圧検出手段７０の構成により、蓄電手段３０の端子間電圧が１．４Ｖ〜１．６Ｖの範囲にあるかどうかを検知可能なようになっている。この電圧範囲が請求項における所定の電圧範囲に相当する。
【００４１】
第１のラッチ７５および第２のラッチ７６は、トリガ入力端子に入力した信号の立ち下がりのタイミングでデータ入力端子に入力した論理データを取り込むデータラッチである。
第１のラッチ７５のトリガ入力端子には、第１のサンプルパルスＳ２４を接続し、第１のラッチ７５のデータ入力端子には、第１のコンパレータ７３の出力端子を接続する。
第２のラッチ７６のトリガ入力端子には、第２のサンプルパルスＳ２６を接続し、第２のラッチ７６のデータ入力端子には、第２のコンパレータ７４の出力端子を接続する。
第１のラッチ７５および第２のラッチ７６の出力は、第１のラッチ信号Ｓ７１と第２のラッチ信号Ｓ７２として、前述の第５のアンドゲート６６および第４のアンドゲート６５の入力端子にそれぞれ接続する。なお、第１のラッチ７５および第２のラッチ７６も電源投入直後は、リセット、すなわちロウレベルを保持するように初期化されるものとする。
【００４２】
初期化手段８０は、演算増幅器（オペアンプ）である。初期化手段８０の非負入力端子には分圧抵抗７１の抵抗値を２等分する点、すなわち分圧抵抗７１の接地側から１５０ＫΩの点（図２中のＶｍ）を接続し、かつ出力端子と負入力端子同士が接続することで、いわゆるボルテージフォロア回路を構成する。
初期化手段８０の動作中は、初期化手段８０の出力端子が分圧抵抗７１の中点であるＶｍ端子と等しい電圧となるように動作する。特に本実施例においては、分圧抵抗７１に通電がなされている間に初期化手段８０が動作すれば初期化手段８０は接地−Ｖｓｓ１端子間電圧の半分である電圧１．５Ｖを出力する。この１．５Ｖが請求項における所定の電圧値に相当する。
さらに、初期化手段８０はイネーブル端子を備えており、この端子がハイレベルの間は通常の増幅動作を行い、イネーブル端子がロウレベルの間は出力端子をハイ・インピーダンス状態にし、かつ回路自体が非導通となる機能を有する。
初期化手段８０の出力端子は蓄電手段３０の正極（Ｖｓｓ２）に接続する。また、初期化手段８０のイネーブル端子には前述の駆動信号生成部６０から得られる初期化信号Ｓ８１を接続する。
【００４３】
短絡手段９０は、ＮチャネルＭＯＳＦＥＴで構成する。短絡手段９０のドレイン端子は、計時手段２０の負極、すなわち蓄電手段３０の正極（Ｖｓｓ２）に接続し、ソース端子は電源手段１０の負極（Ｖｓｓ１）に接続する。短絡手段９０のゲート端子にはパワーオンリセットパルスＳ２８を接続する。
以上のようにして本実施の形態の制御手段４０を構成する。
【００４４】
［本実施の形態の動作説明：図１〜図３］
つぎに主に図３を用いて本発明の第１の実施の形態における電子時計の動作について説明する。なお図３の波形図においては、Ｖｓｓ２端子の電圧波形以外は単に論理レベルを示している。
【００４５】
本発明の電子時計に電源手段１０を接続して電源投入を行うと、まず短絡手段９０はパワーオンリセットパルスＳ２８により即時に導通状態となり、蓄電手段３０の両端を短絡するように動作し、計時手段２０は所定の計時動作を開始する。続いて初期化手段８０が動作することで接地−Ｖｓｓ２端子間の電圧が１．５ＶとなるようにＶｓｓ２端子の電位を初期化する。よって計時手段２０の端子間電圧は３Ｖから１．５Ｖへ変化する。
【００４６】
この後は、１秒周期で選択信号Ｓ６１にパルス波形が現れる毎に第１のトランジスタ４１と第２のトランジスタ４２は１秒周期で交互に導通状態となる。第２のトランジスタ４２が導通状態となるときは、負荷手段５０と蓄電手段３０とが並列接続、すなわち第１の状態となり、蓄電手段３０に蓄えられた電気エネルギは負荷手段５０を介して放電する。
また、第１のトランジスタ４１が導通状態となるときは、負荷手段５０と蓄電手段３０とが電源手段１０に対して直列接続（負荷手段５０と計時手段２０が並列接続）、すなわち第２の状態となり、電源手段１０は電源手段１０の出力エネルギを負荷手段５０を介して蓄電手段３０を蓄電する。
【００４７】
特に、第１の状態および第２の状態においては、本発明の電子時計は負荷手段５０の電気的インピーダンスと蓄電手段３０の静電容量とで充放電回路を形成する（いわゆるＣＲ充放電回路）。第１の状態においては、蓄電手段３０は放電回路の接続となるので蓄電手段３０の端子間電圧はわずかに降下する（Ｖｓｓ２の電位はＶｓｓ１側に近づく）。
また、第２の状態においては、蓄電手段３０は充電回路の接続となるので蓄電手段３０の端子間電圧はわずかに上昇する（Ｖｓｓ２の電位は接地側に近づく）。
蓄電手段３０の端子間電圧を１．５Ｖに初期化した状態であれば、第１の状態での放電電流値と第２の状態の蓄電電流値とはほぼ等しいため、第１の状態となる時間と第２の状態となる時間とを同じとすれば、蓄電手段３０の端子間電圧は第１の状態で蓄電手段３０の端子間電圧が降下しても第２の状態にすることで元に戻る。よって蓄電手段３０の端子間電圧はほぼ初期状態の１．５Ｖとなる。
【００４８】
すなわち本発明の電子時計は負荷手段５０を通電することで図示しない指針を駆動し時刻表示動作を行うが、同時に蓄電手段３０の蓄電と放電を交互に行うことで余計なエネルギを消費せずに蓄電手段３０の端子間電圧を初期化時の１．５Ｖ近傍に安定化し、計時手段２０の端子間にも常に１．５Ｖ近傍の電圧を印加する。よって計時手段２０は、３Ｖを直接印加するのに比して極めて低消費電力で計時動作することが可能となる。
【００４９】
さらに、蓄電手段３０の端子間電圧が１．４〜１．６Ｖの間は負荷手段５０への通電時間は４ミリ秒間であるが、蓄電手段３０の端子間電圧が仮に１．６Ｖより上昇したときは、負荷手段５０への通電時間は８ミリ秒と長くなるため、第２の状態を維持する時間すなわち蓄電手段３０の放電時間は長くなり、上昇した蓄電手段３０の端子間電圧は所定の電圧である１．５Ｖ付近まで引き戻す。また、蓄電手段３０の端子間電圧が１．４０Ｖよりも低くなったときは、逆に蓄電手段３０の充電時間を長くすることで、降下した蓄電手段３０の端子間電圧を所定の電圧である１．５Ｖ近傍まで引き戻す動作を行う。
【００５０】
なお、上記までの実施の形態では、負荷手段５０としては通電極性を交互に切り換えつつ間欠駆動するステッピングモータを用いることとしたが、必ずしもこれに限定しない。特に通電極性が一方向であるような電気的負荷を駆動するような例について後述の第２の実施の形態に示す。
【００５１】
［本発明の第２の実施の形態の説明：図４］
本発明の第２の実施の形態について説明する。ここでは負荷手段５０に対して一方向に通電するような場合の実施の形態について図を用いて簡単に説明する。図４は本発明の第２の実施の形態を示す回路図である。図４には制御手段４０と負荷手段５０とを示す。ここでは負荷手段５０としては発光することで時刻表示する発光ダイオードを仮定して説明する。発光ダイオードは、時計回路に広く用いられている時刻表示のための手段であるから特に詳細構成は説明しないこととする。
【００５２】
図４に示す制御手段４０は、負荷手段５０として発光ダイオードを用いた場合の好ましい回路を示すものであるが、本発明の第１の実施の形態とほとんど同様の構成であり、制御手段４０の一部分が異なるだけであるので、構成の相違点のみについて示している。
【００５３】
本実施の第２の実施の形態の制御手段４０では、第１のトランジスタ４１と第２のトランジスタ４２の代わりに、ＰチャネルＭＯＳＦＥＴである第３のトランジスタ４６とＮチャネルＭＯＳＦＥＴである第４のトランジスタ４７と第５のトランジスタ４８と第６のトランジスタ４９と第３のインバータ４５とを有するものである。
【００５４】
第３のトランジスタ４６のソース端子は接地し、第３のトランジスタ４６のドレイン端子は第４のトランジスタ４７のドレイン端子と負荷手段５０の正極と接続する。第４のトランジスタ４７のソース端子は蓄電手段３０の正極（Ｖｓｓ２）に接続する。また、第４のトランジスタ４７のソース端子には第５のトランジスタ４８のドレイン端子を接続する。第５のトランジスタ４８のソース端子には第６のトランジスタ４９のドレイン端子と負荷手段５０の負極とが接続する。第６のトランジスタ４９のソース端子は電源手段１０の負極（Ｖｓｓ１）に接続する。
【００５５】
そして第４のトランジスタ４７および第６のトランジスタ４９のゲート端子には、第２の駆動信号Ｓ４２を接続し、第３のトランジスタ４６のゲート端子には第１の駆動信号Ｓ４１を接続する。
第５のトランジスタ４８のゲート端子には、第１の駆動信号Ｓ４１の否定信号を接続する。第１の駆動信号Ｓ４１の否定信号は第１の駆動信号Ｓ４１を第３のインバータ４５に入力することで得ている。
【００５６】
続いて本発明の第２の実施の形態の動作について簡単に説明する。本発明の第２の実施の形態では、上記の説明以外の制御手段４０の構成は第１の実施の形態と同様であるので、第１の駆動信号Ｓ４１や第２の駆動信号Ｓ４２には第１の実施の形態と同様のパルス波形が現れる。
【００５７】
第２の駆動信号Ｓ４２がハイレベルとなるときは第４のトランジスタ４７と第６のトランジスタ４９は導通状態となるので、負荷手段５０と蓄電手段３０とは並列接続、すなわち第１の状態となる。
また、第１の駆動信号Ｓ４１がロウレベルとなるときは第３のトランジスタ４６と第５のトランジスタ４８は導通状態となるので、負荷手段５０と蓄電手段３０とは電源手段１０に対して直列接続（負荷手段５０と計時手段２０が並列接続）、すなわち第２の状態となる。
特に第１の状態または第２の状態となって負荷手段５０に通電がなされる際は、負荷手段５０の正極は負極よりも必ず約１．５Ｖ高くなるように印加されるため、負荷手段５０への通電極性は一定となるので負荷手段５０を正しく駆動することが可能となる。
【００５８】
さて、既に説明した本発明の実施の形態は、計時手段２０は電源手段１０と蓄電手段３０との間に接続することとしていたが、蓄電手段３０は負荷手段５０に通電することにより若干の電圧変動を生じる。特に蓄電手段３０に容量の少ないものしか選べないようなときはこの電圧変動が大きくなるので、さらに前述の特許文献１に示した従来の技術のような定電圧回路を介して計時手段２０に給電しても良い。このようにしても、定電圧回路の出力端子電位と蓄電手段３０の正極（Ｖｓｓ２）の端子電位との差は小さくすることができるため、定電圧回路中のアンプの出力段における電力損失は最低限に抑えることができ、従来よりも低消費電力であることは上記の実施の形態と同様である。
【００５９】
また、上記までの実施の形態においては、電源手段１０の出力電圧が３Ｖのものを使用することとしたが、電源手段１０に１．５Ｖ系の銀電池を使用することも当然ながら可能である。本実施の形態にしたがえば、このときは蓄電手段３０の端子間電圧は０．７５Ｖに安定化されることは明らかである。
【００６０】
なお、上記までの実施の形態においては、蓄電手段３０は計時手段２０と直列接続となるような構成としていたが、蓄電手段３０と計時手段２０とが並列接続となるように構成しても同様の動作が可能であり、同じく同様の効果が得られることは明らかである。それは計時手段２０には蓄電手段３０の端子間電圧と同じ電圧が印加されて動作するが、蓄電手段３０の端子間電圧は電源手段１０の出力電圧の１／２に安定化されるためである。
【００６１】
さらに上記までの実施の形態においては、本発明の電子時計が動作している間は負荷手段５０も常に動作を繰り返すようにしてあったが、負荷手段５０の動作は停止する場合も考えられる（例えばリューズを引く場合）。ただしこのような期間は短時間であると考えられるので、この期間にも初期化手段８０を動作させて強制的に蓄電手段３０に所定の電圧を出力させることも可能である。
【００６２】
上記までの実施の形態においては、制御手段４０が電子時計の状態を第１の状態と第２の状態とに交互に切り換える構成としたがこの限りではない。例えば、２回連続して第１の状態に切り替わった後に同じく２回連続して第２の状態に切り換えるというサイクルで電子時計が動作するようにしてもよい。
また、このような制御手段４０の制御の仕方に応じて、蓄電手段３０の容量値を任意に選ぶこともできる。例えば、上述のように第１の状態と第２の状態とを交互に切り換えない場合は、蓄電手段３０の容量をより大きくすることで、第１の状態と第２の状態とを交互に切り換える場合とほぼ同じ動作が実現できる。
【００６３】
【発明の効果】
上記までの説明でも明らかなように、本発明の電子時計は、従来の技術のように低電圧を発生するために大きな損失を伴う回路要素がなく、かつ電源手段の出力電圧を低電圧に変換するために必要なコンデンサも１つで済む。よって従来の技術に比して、より簡素な構成で電源手段の出力電圧を低損失で低電圧に変換することができる。この低い電圧で計時手段や負荷手段を駆動することができるため、結果として、電子時計の小型化や高性能化と低消費電力化とを両立することができるという優れた効果を有する。
【００６４】
また、本発明の電子時計に電源手段を接続して電源投入を行う際には、蓄電手段の端子間は短絡手段により短絡されるので、電源手段の出力電圧は計時手段に直接印加されることとなり、計時手段は電源投入後は即時に計時動作を開始することが可能となる。
【００６５】
さらに蓄電手段の端子間電圧をモニタする電圧検出手段を設け、この蓄電手段の端子間電圧が所定の値に対して変動している場合は、負荷手段の通電量も制御することで蓄電手段の端子電圧を調整し、計時手段および負荷手段の安定駆動も可能となる。
【００６６】
また本発明においては、電子時計の電源手段として高エネルギ密度の３Ｖ系リチウム電池を使っても、負荷手段であるステッピングモータには１．５Ｖ系電池用に設計したものをそのまま利用することができる。特にステッピングモータの電磁コイルは１．５Ｖ動作のもの方が３Ｖ動作のものに比して寸法が小さい。よって生産上は部品の共通化が図れ、さらに電子時計自体を大型化せずに長寿命化できるといった効果も期待できる。
【図面の簡単な説明】
【図１】本発明の実施の形態の電子時計の全体回路構成を示した回路図である。
【図２】本発明の第１の実施の形態の制御手段の構成を示した回路図である。
【図３】本発明の第１の実施の形態の電子時計の要部電圧波形を示した波形図である。
【図４】本発明の第２の実施の形態の電子時計の制御手段の構成を示した回路図である。
【図５】従来の電子時計の回路構成を示した回路図である。
【符号の説明】
１０  電源手段
２０  計時手段
３０  蓄電手段
４０  制御手段
４１  第１のトランジスタ
４２  第２のトランジスタ
５０  負荷手段
６０  駆動信号生成部
７０  電圧検出手段
８０  初期化手段
９０  短絡手段
【図１】
2004279300.tif 000003
【図２】
2004279300.tif 000004
【図３】
2004279300.tif 000005
【図４】
2004279300.tif 000006
【図５】
2004279300.tif 000007