(57)【要約】【課題】光半導体素子固有の緩和振動および立ち上がり・立ち下がり特性の非対称性に起因する光出力波形の劣化を抑制すること。【解決手段】光半導体素子１０１と、前記光半導体素子１０１に一端を接続された信号伝送線路と、前記信号伝送線路に設けられた補償回路２４とを備え、前記補償回路２４は、第１の容量素子２５と、この第１の容量素子２５に並列接続される第２の容量素子２６と、この第２の容量素子２６に直列接続される抵抗素子２７とを備える。【選択図】　　　図５
2004004317.tif 000002
【特許請求の範囲】
【請求項１】
光半導体素子と、
前記光半導体素子に一端が接続された信号伝送線路と、
前記信号伝送線路に設けられた補償回路と、
を備え、
前記補償回路は、
第１の容量素子と、
この第１の容量素子に並列接続される第２の容量素子と、
この第２の容量素子に直列接続される抵抗素子と、
を有したことを特徴とする光変調装置。
【請求項２】
前記第２の容量素子の容量は、前記第１の容量素子の容量よりも大きいことを特徴とする請求項１に記載の光変調装置。
【請求項３】
光半導体素子と、
少なくとも一対のトランジスタで構成された差動増幅器と、
前記トランジスタに夫々接続された第１および第２の導体線路と、
前記第１および第２の導体線路に夫々接続された第１および第２の容量素子と、
前記第１の容量素子に並列に接続された第３の容量素子と、
一端が前記第３の容量素子と直列に接続された抵抗素子と、
を備え、
前記第１の容量素子は、前記光半導体素子のアノードに接続され、
前記第２の容量素子は、前記光半導体素子のカソードに接続される端子と同電位の端子に接続されたことを特徴とする光変調装置。
【請求項４】
前記抵抗素子が、薄膜抵抗であることを特徴とする請求項１または３に記載の光変調装置。
【請求項５】
前記抵抗素子が、正の温度抵抗係数を有し、低温動作時から高温動作時まで広範囲に渡って温度補償することを特徴とする請求項１〜３のいずれか一つに記載の光変調装置。
【請求項６】
前記光半導体素子は、半導体レーザダイオードまたは電界吸収型光変調素子であることを特徴とする請求項１〜３のいずれか一つに記載の光変調装置。
【請求項７】
光半導体素子と、
少なくとも一対のトランジスタで構成された差動増幅器と、
前記トランジスタのコレクタ側に夫々接続された第１および第２の導体線路と、
前記第１および第２の導体線路に夫々接続された第１および第２の容量素子と、
を備え、
前記第１の容量素子は、前記光半導体素子のアノードに接続されたことを特徴とする光変調装置。
【請求項８】
光半導体素子と、
少なくとも一対の電界効果型トランジスタで構成された差動増幅器と、
前記電界効果型トランジスタのドレイン側に夫々接続された第１および第２の導体線路と、
前記第１および第２の導体線路に夫々接続された第１および第２の容量素子と、
を備え、
前記第１の容量素子は、前記光半導体素子のアノードに接続されたことを特徴とする光変調装置。
【請求項９】
前記光半導体素子のアノードは、バイアス電流源に接続され、このバイアス電流源との接続点よりも差動増幅回路側に整合抵抗が接続されていることを特徴とする請求項７または８に記載の光変調装置。
【請求項１０】
前記第２の容量素子は、前記光半導体素子のカソードに接続される端子と同電位の端子に接続され、
前記差動増幅器は、エミッタ側が電流源の負端子側に接続され、光半導体素子のカソードと電流源の正端子を同電位としたことを特徴とする請求項７または８に記載の光変調装置。
【請求項１１】
前記第１の容量素子と光半導体素子は、Ｌ字型に配置された導体線路によって接続され、この導体線路のＬ字の内側に光モニタ回路を備えたことを特徴とする請求項１〜１０のいずれか一つに記載の光変調装置。
【請求項１２】
前記光半導体素子は、半導体レーザダイオードであることを特徴とする請求項７〜１０のいずれか一つに記載の光変調装置。
【請求項１３】
光半導体素子と、
前記光半導体素子を接続する信号伝送線路と、
前記信号伝送線路に設けられる補償回路と、
を備え、
前記補償回路は、前記光半導体素子の光出力信号の周波数応答特性を広帯域に渡って平坦とするように動作することを特徴とする光変調装置。
【請求項１４】
前記補償回路は、前記光半導体素子の応答が大きい周波数領域の駆動信号を減衰させるように補償することを特徴とする請求項１３に記載の光変調装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電気信号に基いて変調された光信号を出力する光半導体素子を備えた光変調装置に関するものである。
【０００２】
【従来の技術】
半導体レーザ素子（ＬＤ）のような光半導体素子に電気信号を入力し、変調動作をさせて光信号を出力する光変調装置を構成する場合、入力される電気信号が高速になるにつれて、その光出力波形に様々な問題が生じる。例えば、トランジスタを差動型に配置した光半導体素子駆動回路でＬＤを駆動するとき、ＬＤが有する緩和振動の影響を受けて、光出力波形が劣化する現象が挙げられる。特開平９−２００１５０号公報（公報１）などに示された従来技術の光変調装置では、緩和振動による波形立ち上がり時のオーバーシュート／アンダーシュートを改善するため、ＬＤとＬＤに信号を供給するトランジスタとの間にフィルタ回路（ローパスフィルタ）を設けることにより、ＬＤの有する緩和振動を改善する技術が開示されている。
【０００３】
しかし、光変調装置にとって、このような緩和振動による波形立ち上がり時のオーバーシュート／アンダーシュートを改善しても、ＤＣ信号に近いレベルの低周波域から１０ＧＨｚ以上の高周波域までの広帯域に渡って電気信号を光信号に変換し、強度変調された変調光を出力する（光変調を行う）場合、光半導体素子駆動回路や光半導体素子そのものの周波数特性により、光半導体素子から出力される変調された光信号のアイパターン（光変調の特性をあらわす波形）が、マーク側（ハイレベル信号“１”側）とスペース側（ローレベル信号“０”側）でパターンがばらついて、あたかも雑音が増加したかのような現象を生じる。
【０００４】
光変調装置から出力された光信号を受信し、電気信号に変換して信号の再生を行う際に、シャープな信号を得るためには、アイパターンがアイマスク領域（信号の劣化を判定するための指標でありアイパターンが入ってはいけない領域）に入らないようにすることが必要である。しかし、低周波域から高周波域に渡って広帯域に光変調する場合には、上述したようなパターンのばらつきに伴なう雑音の増加によって、アイパターンの余裕度であるアイマスクマージンが小さくなるので、出力される光信号の伝送特性が劣化することになる。
【０００５】
一方、特開平１１−２２３８０２号公報（公報２）に示された従来技術の光変調装置では、外部変調器として動作する電界吸収型光変調素子（ＥＡ変調器）を、差動増幅器で構成される光半導体素子駆動回路に接続し、信号入力端子と差動増幅器との間に、光変調素子駆動信号波形のクロスポイントを調整するための波形調整回路を接続することによって、１０Ｇｂｉｔ／ｓの高速で動作させても、最適な光出力波形を生成することができるように、ＥＡ変調器を駆動する光半導体素子駆動回路が記載されている。また、この公報２の光変調装置では、ＬＤを光半導体素子駆動回路で直接変調する場合の構成例についても記載されており、この場合、ＬＤのカソード側を上記光半導体素子駆動回路のトランジスタのコレクタ側に接続することが開示されている。
【０００６】
公報２に記載された光変調装置では、差動増幅器を構成するトランジスタがＯＦＦからＯＮに動作し、光半導体素子に電流が流れる際に、光半導体素子固有の緩和振動により生じるリンギング現象によって光出力波形が乱れ、その結果、アイマスクマージンが減少し、伝送特性が劣化するという問題があった。
【０００７】
また、ＬＤを光半導体素子駆動回路で直接変調する場合、このリンギング現象に加えて、ＬＤ出力の立ち上がり特性と立ち下がり特性とが異なることによって、アイパターンに示す光出力波形の立ち上がり時間と立ち下がり時間とが異なる非対称な形状となる。この場合、アイパターンが崩れ、アイマスクのマージンがより低下し、伝送特性がさらに劣化するという問題があった。
【０００８】
なお、上述した公報１の光変調装置においても、ＬＤのカソード側が光半導体素子駆動回路のトランジスタのコレクタ側に接続されている例が記載されており、アイパターンの非対称な形状に伴う同様な課題が存在している。
【０００９】
【発明が解決しようとする課題】
上述したように従来の光変調装置では、低周波域から高周波域に渡って広帯域に光変調する場合、光出力波形のパターンがばらついて光出力波形が劣化する。加えて、このばらつきに伴う雑音の増加により、アイパターンの余裕度であるアイマスクのマージンが小さくなり、出力される光信号の伝送特性が劣化するという課題があった。
【００１０】
また、従来の光変調装置では、光半導体素子に固有な緩和振動の影響に加えて、光半導体素子出力の立ち上がり特性と立ち下がり特性とが非対称なことにより、アイパターンに示す光出力波形の立ち上がり時間と立ち下がり時間とが異なる非対称な形状となり、光出力波形が劣化する。さらに、このようにアイパターンが崩れ非対称な形状となることに伴って、アイマスクのマージンがより低下し、伝送特性がさらに劣化するという課題があった。
【００１１】
この発明は上記に鑑みてなされたもので、電気信号を光信号に変調する際に生じる光出力波形の劣化を抑制し、伝送特性を向上させる光変調装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる光変調装置は、光半導体素子と、前記光半導体素子に一端を接続された信号伝送線路と、前記信号伝送線路に設けられた補償回路とを備え、前記補償回路は、第１の容量素子と、この第１の容量素子に並列接続される第２の容量素子と、この第２の容量素子に直列接続される抵抗素子とを有したことを特徴とする。
【００１３】
この発明によれば、光半導体素子と、この光半導体素子を接続する信号伝送線路と、この信号伝送線路に補償回路とが備えられ、この補償回路に備えられた第１の容量素子と、この第１の容量素子に並列接続される第２の容量素子と、この第２の容量素子に直列接続される抵抗素子とによって、ロールオフ特性を有するＬＤ出力の周波数応答特性を平坦な周波数応答特性とすることができる。
【００１４】
つぎの発明にかかる光変調装置は、上記の発明において、前記第２の容量素子の容量は、前記第１の容量素子の容量よりも大きいことを特徴とする。
【００１５】
この発明によれば、補償回路の第２の容量素子の容量が、第１の容量素子の容量よりも大きいので、ロールオフ特性を有するＬＤ出力の周波数応答特性を平坦な周波数応答特性とすることができる。
【００１６】
つぎの発明にかかる光変調装置は、光半導体素子と、少なくとも一対のトランジスタで構成された差動増幅器と、前記トランジスタに夫々接続された第１および第２の導体線路と、前記第１および第２の導体線路に夫々接続された第１および第２の容量素子と、前記第１の容量素子に並列に接続された第３の容量素子と、一端が前記第３の容量素子と直列に接続された抵抗素子とを備え、前記第１の容量素子は、前記光半導体素子のアノードに接続され、前記第２の容量素子は、前記光半導体素子のカソードに接続される端子と同電位の端子に接続されたことを特徴とする。
【００１７】
この発明によれば、光半導体素子と、少なくとも一対のトランジスタで構成された差動増幅器とを有し、第１および第２の導体線路に夫々トランジスタが接続され、第１および第２の容量素子が第１および第２の導体線路に夫々接続され、第３の容量素子が第１の容量素子に並列に接続され、抵抗素子の一端が第３の容量素子と直列に接続され、第１の容量素子が光半導体素子のアノードに接続され、第２の容量素子が光半導体素子のカソードに接続される端子と同電位の端子に接続されるので、ロールオフ特性を有するＬＤ出力の周波数応答特性を平坦な周波数応答特性とすることができる。
【００１８】
つぎの発明にかかる光変調装置は、上記の発明において、前記抵抗素子が、薄膜抵抗であることを特徴とする。
【００１９】
この発明によれば、レーザ照射により薄膜抵抗をトリミングすることができるので、容易に抵抗値を変えることができる。
【００２０】
つぎの発明にかかる光変調装置は、上記の発明において、前記抵抗素子が、正の温度抵抗係数を有し、低温動作時から高温動作時まで広範囲に渡って温度補償することを特徴とする。
【００２１】
この発明によれば、正の温度抵抗係数を有する抵抗素子によって、低温動作時から高温動作時まで広範囲に渡って温度補償することができる。
【００２２】
つぎの発明にかかる光変調装置は、上記の発明において、前記光半導体素子は、半導体レーザダイオードまたは電界吸収型光変調素子であることを特徴とする。
【００２３】
この発明によれば、半導体レーザダイオードまたは電界吸収型光変調素子による光変調装置を構成することができる。
【００２４】
つぎの発明にかかる光変調装置は、光半導体素子と、少なくとも一対のトランジスタで構成された差動増幅器と、前記トランジスタのコレクタ側に夫々接続された第１および第２の導体線路と、前記第１および第２の導体線路に夫々接続された第１および第２の容量素子とを備え、前記第１の容量素子は、前記光半導体素子のアノードに接続されたことを特徴とする。
【００２５】
この発明によれば、光半導体素子と、少なくとも一対のトランジスタで構成された差動増幅器を有し、第１および第２の導体線路がトランジスタのコレクタ側に夫々接続され、第１および第２の容量素子が第１および第２の導体線路に夫々接続され、第１の容量素子が光半導体素子のアノードに接続されるので、ＬＤの有するロールオフ特性に依存せず、光半導体素子の立ち上り／立ち下がり特性の非対称性をトランジスタの立ち上り／立ち下がり特性の非対称性で補償し、アイパターンの劣化が少ない光出力波形を得ることができる。
【００２６】
つぎの発明にかかる光変調装置は、光半導体素子と、少なくとも一対の電界効果型トランジスタで構成された差動増幅器と、前記電界効果型トランジスタのドレイン側に夫々接続された第１および第２の導体線路と、前記第１および第２の導体線路に夫々接続された第１および第２の容量素子とを備え、前記第１の容量素子は、前記光半導体素子のアノードに接続されたことを特徴とする。
【００２７】
この発明によれば、光半導体素子と、少なくとも一対の電界効果型トランジスタで構成された差動増幅器を有し、第１および第２の導体線路が電界効果型トランジスタのドレイン側に夫々接続され、第１および第２の容量素子が第１および第２の導体線路に夫々接続され、第１の容量素子が光半導体素子のアノードに接続されるので、ＬＤの有するロールオフ特性に依存せず、光半導体素子の立ち上り／立ち下がり特性の非対称性をトランジスタの立ち上り／立ち下がり特性の非対称性で補償し、アイパターンの劣化が少ない光出力波形を得ることができる。
【００２８】
つぎの発明にかかる光変調装置は、上記の発明において、前記光半導体素子のアノードは、バイアス電流源に接続され、このバイアス電流源との接続点よりも差動増幅回路側に整合抵抗が接続されていることを特徴とする。
【００２９】
この発明によれば、光半導体素子のアノードがバイアス電流源に接続され、整合抵抗がこのバイアス電流源との接続点よりも差動増幅回路側に接続されるので、整合抵抗への印加電圧を低くし、整合抵抗による発熱を防ぐことができる。
【００３０】
つぎの発明にかかる光変調装置は、上記の発明において、前記第２の容量素子は、前記光半導体素子のカソードに接続される端子と同電位の端子に接続され、前記差動増幅器は、エミッタ側が電流源の負端子側に接続され、光半導体素子のカソードと電流源の正端子を同電位としたことを特徴とする。
【００３１】
この発明によれば、第２の容量素子が光半導体素子のカソードに接続される端子と同電位の端子に接続され、差動増幅器のエミッタ側が電流源の負端子側に接続され、光半導体素子のカソードと電流源の正端子とを同電位としたので、ＬＤ出力波形のアイパターンの対称性を保持し、アイマスクマージンの低下を抑制した、良好な光出力波形を得ることができる。
【００３２】
つぎの発明にかかる光変調装置は、上記の発明において、前記第１の容量素子と光半導体素子は、Ｌ字型に配置された導体線路によって接続され、この導体線路のＬ字の内側に光モニタ回路を備えたことを特徴とする。
【００３３】
この発明によれば、第１の容量素子と光半導体素子を接続する導体線路をＬ字型に配置し、この導体線路のＬ字の内側に光モニタ回路を備えるスペースを確保できるので、ＬＤの背面光をモニタすることができる。
【００３４】
つぎの発明にかかる光変調装置は、上記の発明において、前記光半導体素子は、半導体レーザダイオードであることを特徴とする。
【００３５】
この発明によれば、半導体レーザダイオードによる光変調装置を構成することができる。
【００３６】
つぎの発明にかかる光変調装置は、光半導体素子と、前記光半導体素子を接続する信号伝送線路と、前記信号伝送線路に設けられる補償回路とを備え、前記補償回路は、前記光半導体素子の光出力信号の周波数応答特性を広帯域に渡って平坦とするように動作することを特徴とする。
【００３７】
この発明によれば、光半導体素子と、光半導体素子を接続する信号伝送線路と、信号伝送線路に設けられる補償回路とが備えられ、この補償回路が光半導体素子の光出力信号の周波数応答特性を広帯域に渡って平坦とするように動作するので、ＬＤの有するロールオフ特性に依存せず、アイパターンの劣化が少ない光出力波形を得ることができる。
【００３８】
つぎの発明にかかる光変調装置は、上記の発明において、前記補償回路は、光半導体素子の応答が大きい周波数領域の駆動信号を減衰させるように補償することを特徴とする。
【００３９】
この発明によれば、補償回路が、光半導体素子の応答が大きい周波数領域の駆動信号を減衰させるので、ＬＤの有するロールオフ特性に依存せず、アイパターンの劣化が少ない光出力波形を得ることができる。
【００４０】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる光変調装置の好適な実施の形態を詳細に説明する。
【００４１】
実施の形態１．
図１は、ＬＤへの入力電力に対するＬＤ出力電力の周波数応答特性の一例を示すグラフである。発明者等は実験によって、ＬＤを用いて数百ｋＨｚ程度のＤＣレベルから１０ＧＨｚ以上の広帯域に渡って電気信号を光信号に変換する場合、図１に示すように、４ＧＨｚ以下の低周波域においては、低周波数から高周波数に渡って緩やかに低下する周波数応答特性（以下、このような周波数応答特性が緩やかに低下するものをロールオフ特性と呼ぶ）を有し、また、４ＧＨｚから１０ＧＨｚ以上の高周波域においては、平坦となる特性を有していることを見出した。
【００４２】
図２は、典型的なＬＤの断面構造を示した図である。同図において、素子基板３１上には、電子および光を閉じこめるためのクラッド層３２があり、このクラッド層３２に挟まれ半導体素子内を流れる電流（ＬＤ電流）を通過させる活性層３３と、ＬＤ電流をこの活性層３３以外に流さないようにするための電流ブロック層３４が形成されている。
【００４３】
ここで、図１に示すようなロールオフ特性を有する周波数応答特性は、この図２に示すようなＬＤの構造に起因するものと考えられる。すなわち、発光する活性層３３に流れる本来のＬＤ電流の他に、活性層３３の両側に位置する絶縁層である電流ブロック層３４に、電流が流れる経路（リークパス）が存在し、その経路の回路時定数が遅いために生じる現象であると推定される。
【００４４】
このＬＤでは、ＤＣレベル（数百ｋＨｚ程度）から２．５ＧＨｚまでの周波数帯域の入力電気信号によって強度変調した変調光として出力光信号に変換していた。この際、ビットレートが２．５Ｇｂ／ｓの光信号を伝送するために必要となる、光変調装置（特にＬＤ）の遮断周波数は、例えば１．７５ＧＨｚ程度であり、一方、ＬＤの周波数応答特性におけるロールオフの遮断周波数（ロールオフ周波数）は、図１に示したように２ＧＨｚ程度であり、変換後の出力光信号が緩やかに鈍るため、光変調信号のアイパターンの劣化が目立って問題となることはなかった。
【００４５】
しかし、ＤＣレベルから１０ＧＨｚ以上の広帯域に渡って電気信号を光信号に変換する場合、ＬＤの周波数応答特性が、２ＧＨｚ〜４ＧＨｚよりも低域でロールオフ特性を有し、それより高い周波数から１０ＧＨｚまでの間で平坦となる特性を有することにより、ＬＤの光出力波形のアイパターンが著しく劣化して、あたかも雑音が生じているかのような波形となる。
【００４６】
このアイパターンの劣化は、ＬＤの周波数応答特性が低周波域から高周波域にかけて有するロールオフ特性により、入力電気信号の“０１”信号（ローレベル／ハイレベル信号）の並びパターンによる周波数成分の変化に応じて、光出力信号の強度方向に波形の形状が変化することに起因する。
【００４７】
図３は、入力電気信号の周波数成分の変化による光出力信号強度の変化を示す説明図である。同図に示すように、並びパターンが信号波形３５で示す“００・・００１１・・１１”のように連続して同じ信号が続くような低周波の周波数成分を持つ場合と、並びパターンが信号波形３６で示す“０１０１０１”のように信号があまり連続しない高周波の周波数成分を持つ場合とでは応答特性が異なる。このようなＬＤの周波数応答特性により、低周波域の光出力信号強度の方が高周波域の光信号出力強度よりも強く、アイパターンでみれば、波形の強度方向にずれた太い波形を描き、その結果アイマスクマージンが小さくなる。
【００４８】
実施の形態１は、このＬＤの有するロールオフ特性のような、平坦ではない光半導体素子の周波数応答特性に依存せず、アイパターンの劣化が少ない光出力波形を得るために、平坦ではない光半導体素子の周波数応答特性を略平坦に補償する補償回路を光変調装置に設けるようにしている。
【００４９】
図４は、実施の形態１の光変調装置の構成を簡略的に示した説明図である。同図において、ＬＤ１１と光半導体素子駆動回路１０との間には、信号伝送線路５２が設けられる。ＬＤ１１と光ファイバ５５との間には、レンズ５４が配置される。ＬＤ１１、信号伝送線路５２、レンズ５４は光モジュールのケース内に収納される。
【００５０】
ＬＤ１１は、電気信号を光信号に変換する。このＬＤ１１からの出力光は、レンズ５４で集光されて光ファイバ５５に結合される。一方、信号伝送線路５２は、誘電体基板上に導体ストリップと接地導体を有したマイクロストリップ線路によって形成され、変調信号をＬＤ１１に伝送する。信号伝送線路５２には、ロールオフ補償回路２４が直列に接続される。光半導体素子駆動回路１０より出力された変調電気信号は、信号伝送線路５２を通じてＬＤ１１に伝送され、ＬＤ１１において変調電気信号が光変調信号に変換され、レンズ５４により光ファイバ５５に集光され、光ファイバ５５に結合されて光変調信号が出力される。
【００５１】
なお、図４の光半導体素子駆動回路１０は、実線５０１に示す光モジュールにおける、ケース外の基板に配置された例を示している。しかし、図４の破線５００に示すように、光モジュールのケース内に、光半導体素子駆動回路１０を収納してもよい。勿論、光モジュールのケースは、直方体様の箱型（バタフライ型）や円筒型（ＣＡＮ型）等、様々な形状が適用されることは言うまでもない。
【００５２】
また、ロールオフ補償回路２４は、信号伝送線路５２に接続されていればよく、その位置は必ずしも図４のように信号伝送線路５２の中心である必要はない。
【００５３】
例えば、図５は、差動増幅器の出力信号により光変調を行う光変調装置のより具体的な回路構成の一例を示す図である。
【００５４】
同図において、電気信号を光信号に変換するＬＤ１０１のカソード側は、コイル１０８を介してバイアス電流源１１１に接続される。光半導体素子駆動回路１００は、トランジスタ１０２、１０３と、抵抗１０６、１０７と、電源１１０と、入力バッファ１０９によって構成される。差動型に対を成して配置された２つのトランジスタ１０２および１０３は差動増幅器を構成する。トランジスタ１０２および１０３の夫々のコレクタ側に、抵抗１０６および１０７が夫々接続され、これらの抵抗は端子Ｖ１に接続される。トランジスタ１０２および１０３の夫々のエミッタは、端子Ｖ２に接続されたバイアス電流源１１０から電流供給される。トランジスタ１０２および１０３の夫々のベースは、入力バッファ１０９に接続される。入力バッファ１０９は、入力される正相信号と反相信号の波形を整形し、トランジスタ１０２および１０３へ入力する調整された正相信号と反相信号を生成する。ＬＤ１０１のカソード側とトランジスタ１０２のコレクタとは、整合抵抗１０４を介して接続され、トランジスタ１０３のコレクタは、整合抵抗１０５の一端に接続される。整合抵抗１０４はインピーダンス整合を取るための抵抗であり、例えば２０〜２５Ωや３０〜５０Ωのものが用いられる。ＬＤ１０１のアノード側は整合抵抗１０５の他端側と同電位となるように端子Ｖ１に接続される。端子Ｖ１の電圧は、端子Ｖ２の電圧よりも高くなるように設定される。
【００５５】
なお、トランジスタ１０２、１０３は、一般的には複数のトランジスタが差動型の増幅器を構成するように接続される。勿論、このトランジスタとして、電界効果型トランジスタ（ＦＥＴ）を用いても良い。この場合、ＬＤ１０１のカソード側は、電界効果型トランジスタのドレイン側に接続される。
【００５６】
ロールオフ補償回路２４は、図５のＢ点（光半導体素子駆動回路出力端子）とＣ点（バイアス印加点）との間の信号伝送路において、整合抵抗１０４に対して直列に接続される。勿論、光半導体素子駆動回路１００を構成するＩＣ回路の収納パッケージ内に、ロールオフ補償回路２４を内蔵させても良く、この場合は、同図のＡ点（トランジスタ１０２のコレクタ側）とＢ点（光半導体素子駆動回路の出力端子）の間の信号伝送路に対して、ロールオフ補償回路２４を直列に接続する。これによって、回路の実装密度を向上させることができる。
【００５７】
この光変調装置では、光半導体素子駆動回路１００中のトランジスタ１０２がＯＦＦからＯＮになると、ＬＤ１０１に電流が流れ、光出力波形はＯＦＦからＯＮとなるように動作する。また、光半導体素子駆動回路１００中のトランジスタ１０２がＯＮからＯＦＦになると、ＬＤ１０１に流れる電流が小さくなり、光出力波形はＯＮからＯＦＦとなるように動作する。
【００５８】
図６は、ロールオフ補償回路２４の動作を説明するために、ロールオフ補償回路２４を図４に示す光モジュール内に配置した場合の等価回路を示す図である。このロールオフ補償回路２４は、互いに並列に接続されたコンデンサ２５および２６と、コンデンサ２６に直列に接続される抵抗２７とを有している。また、２８は図５に示したものと同じ抵抗であり、２９は図５に示す光変調装置のＬＤ１０１の内部抵抗を示している。なお、電流のほとんどがコンデンサ２５に流れ込まないように、コンデンサ２６はコンデンサ２５の容量よりも大きくする必要がある。
【００５９】
ここで、図６のロールオフ補償回路２４が、コンデンサ２５のみを有する場合の動作について説明する。図７（ａ）は、ロールオフ補償回路２４にコンデンサ２５のみを用いた場合の、ＬＤへの入力信号（電力）に対するＬＤ出力（電力）の周波数応答特性を示すグラフである。一般的に、コンデンサのみの回路は、低周波域ではハイインピーダンスであり、周波数が高くなるにつれてインピーダンスが徐々に低くなり、高周波域ではローインピーダンスとなる。
【００６０】
そのため、図７（ａ）に示すように、ＬＤの周波数応答特性は、コンデンサ２５を設置する前の図１と比較すると、４ＧＨｚよりも低域では、ロールオフ特性を有しており、１ＧＨｚ以下においてゲインが一旦ピークとなった後、このピークよりも低周波域では著しく出力が落ち込んでいる。また、高周波域では、設置前とほぼ一致した特性が得られ、４ＧＨｚ〜１０ＧＨｚの間で平坦な特性を得ることができる。ここで、コンデンサ２５の容量は４ｐＦとした。
【００６１】
つぎに、図４のロールオフ補償回路２４として図６に示すロールオフ補償回路を用いた場合の動作について説明する。
【００６２】
図６に示すロールオフ補償回路２４の回路構成では、ＤＣに近い低周波域ではハイインピーダンスであるが、周波数が高くなるに従って、変調電気信号が主としてロールオフ補償回路２４の下側の回路を抵抗２７で損失を受けながら通過し、周波数がさらに高くなると、ロールオフ補償回路２４の上側の回路を通過する成分が増え、そして、高周波域ではほとんどロールオフ補償回路２４の上側の回路を通過するようになる。
【００６３】
このように、ロールオフ周波数よりも高い周波数域では、主にロールオフ補償回路２４の上側を通過し、ロールオフ周波数よりも低い周波数域では、ロールオフ補償回路２４の下側の回路を通過し、かつ抵抗２７での損失が適した値となるように、コンデンサ２５、コンデンサ２６および抵抗２７を設定することによって、広帯域に渡って周波数応答特性を略平坦にすることができる。なお、略平坦とするには、好ましくは±１ｄＢ、より好ましくは±０．５ｄＢの範囲内に抑えることが望ましい。
【００６４】
具体的には、コンデンサ２５として、その周波数応答特性がロールオフ領域から平坦な領域へ遷移する領域（例えば２〜４ＧＨｚ）で、その遷移領域よりも高い周波数帯の信号を通過させるのに十分小さな容量のものを選べばよい。また、コンデンサ２６として、コンデンサ２５よりも、例えば数百〜数千倍程度容量の大きなものを選び、ＤＣレベルの低域（例えば数百ｋＨｚ）から上記遷移領域（例えば２〜４ＧＨｚ）までの間の周波数帯において、伝送信号を十分に通過させる特性を有するものを用いればよい。さらに、抵抗２７として、この周波数帯の信号を、ＤＣレベルから１０ＧＨｚまでの高域に渡って平坦な周波数応答特性が得られるように減衰させることのできるものを選択すればよい。
【００６５】
図７（ｂ）は、ロールオフ補償後の周波数応答特性を示すグラフである。同図において、コンデンサ２５の容量は４ｐＦ、コンデンサ２６の容量は１０ｎＦ、抵抗２７は３２．５Ωとした。
【００６６】
なお、コンデンサ２６および抵抗２７は、次式を満足するように選べばよい。
【００６７】
【式１】
2004004317.tif 000003
【００６８】
ここで、Ｃ１はコンデンサ２６の容量値、Ｒ１、Ｒｍ、ＲＬＤは、抵抗２７、２８、２９の抵抗値である。また、ｆＬＣは低周波域のカットオフ周波数（周波数応答特性のピークから約３ｄＢダウンの周波数）であり、２００ｋＨｚ以下の周波数に設定される。
【００６９】
また、コンデンサ２５は、次式を満足するように選べばよい。
【００７０】
【式２】
2004004317.tif 000004
【００７１】
ここで、Ｃ０はコンデンサ２５の容量、ｆｒｏｌｌｏｆｆはロールオフ周波数である。ロールオフ周波数は、周波数応答特性のピーク値に対して、好ましくは７０％〜９５％、より好ましくは８０％〜９０％下がったところの高周波域側の周波数を選べばよい。
【００７２】
ロールオフ補償前の図１とロールオフ補償後の図７（ｂ）との比較から判るように、図７（ｂ）では４ＧＨｚ以下の低周波域（ただしＤＣレベル以上）ではゲインの緩やかな低下や著しい低下がなく平坦な特性となっている。また、低周波数域での緩やかな応答特性の低下がなくなるところより高い周波数域では、図１に示した補償前の特性とほぼ同じ特性になっている。
【００７３】
例えば、補償前の図１では、ロールオフによる応答特性の低下は、８ＧＨｚ付近においてピーク値から１．５ｄＢ程度であり、補償後の図７（ｂ）では、８ＧＨｚ付近においてピーク値から０．３ｄＢ程度と小さくなっている。また、図７（ａ）に示すコンデンサ２５のみの回路における、２ＧＨｚ以下の低域での際立った応答特性の劣化もなく、周波数応答が３ｄＢ落ちる周波数帯域も、２００ｋＨｚ以下と十分な低域特性を有している。
【００７４】
図７（ｃ）は、８ＧＨｚでのロールオフ劣化量をパラメータとして、ロールオフ補償回路の最適値を決定するためのグラフである。同図（ｃ）に示す太線ｍ１は、ロールオフ劣化量が１．５ｄＢ〜３ｄＢの範囲で、図１に示す応答特性を図７（ｂ）に示す平坦な応答特性にするための最適抵抗値を示しており、同様に図７（ｃ）に示す細線ｍ２は、図１に示す応答特性を図７（ｂ）に示す平坦な応答特性にするための最適容量値を示している。例えば、図１から、８ＧＨｚでのロールオフ劣化量が約１．５ｄＢなので、図７（ｃ）から、抵抗２７が３２．５Ω、コンデンサ２６が１０ｎＦのものを選べばよいことが判る。
【００７５】
このように、ロールオフ補償回路をＬＤと光半導体素子駆動回路との間に挿入することにより、ロールオフ特性を有する周波数応答特性を平坦な周波数応答特性とすることができ、ロールオフ特性で生じていたアイパターンのマーク側・スペース側のパターン効果が緩和され、アイマスクマージンが増加し、良好な変調光波形を得ることができる。
【００７６】
図８（ａ）は、図６のようにロールオフ補償回路２４を設けた場合の変調光波形のアイパターンを示す図であり、図８（ｂ）は、従来の光変調装置のようにロールオフ補償回路を設けていない場合の変調光波形のアイパターンを示す図である。
【００７７】
ロールオフ補償回路を設けない場合は、図８（ｂ）に示すように、波形のクロスポイントやマーク側・スペース側の線幅が太くなっており、アイパターンが劣化している。通常、光波形は光ファイバを伝送させると分散の影響によりアイパターンが劣化するため、この劣化に応じて許容されるアイマスクマージンが規定されている。ところが、光信号の発振源においてアイマスクマージンが十分でないと同じパワーペナルティでみると伝送可能距離が短くなり、一方、同じ距離でみるとパワーペナルティが増加することになる。
【００７８】
しかし、図８（ａ）に示すように、ロールオフ特性を補償した場合は、ロールオフで生じていたアイパターンのマーク側・スペース側のパターン効果が低減され、良好な変調光波形が得られるので、アイマスクマージンを増加させることができる。
【００７９】
なお、図６に示したロールオフ補償回路２４は一例を示したものであり、並列数を増やす等により複雑なＬＤの周波数応答特性を示す場合にも対応することができる。図９（ａ）は段階的に補償する場合の考え方を示す説明図であり、図９（ｂ）は段階的に補償する場合のロールオフ補償回路の一例を示す回路図である。図９（ｂ）のロールオフ補償回路２４は、図６に示すロールオフ補償回路２４にコンデンサ６３と抵抗６４との直列回路を並列に接続した回路構成であり、図６と同一部分には同一符号を付している。
【００８０】
ロールオフ補償の考え方は、図６に示したロールオフ補償回路２４と同様の考え方で実施すればよい。すなわち、図９（ａ）に示す各領域において、図９（ｂ）に示すロールオフ補償回路２４を通過する電流成分は、高周波域の領域０では電流のほとんどがロールオフ補償回路２４の上側（コンデンサ２５）を通過するようにし、高周波域と低周波域の中間の領域１では主としてロールオフ補償回路２４の中側（コンデンサ２６、抵抗２７）を通過しかつ抵抗２７での損失が適した値となるように設定し、低周波域の領域２では主としてロールオフ補償回路２４の下側（コンデンサ６３、抵抗６４）を通過しかつ抵抗６４での損失が適した値となるように設定すればよい。このとき、各コンデンサ２５、２６、６３の容量値Ｃ０、Ｃ１、Ｃ２の間にはＣ０＜Ｃ１＜Ｃ２の関係があり、抵抗２７および抵抗６４の抵抗値Ｒ１およびＲ２の間にはＲ１＜Ｒ２の関係がある。
【００８１】
図９（ａ）では、電流成分を減衰させる領域を２段階（領域１、領域２）にする例を示したが、図９（ｂ）のロールオフ補償回路２４に、さらに並列に接続されるコンデンサと抵抗との直列回路を接続すれば、複雑なＬＤの周波数応答特性を多段階に渡って補償することができる。
【００８２】
図１０は、典型的なＬＤの周波数応答特性の温度特性を示した説明図である。同図に示すように、室温と高温ではＬＤの特性が変わり、室温では十分なロールオフ補償ができたとしても、高温時では十分なロールオフ補償ができないことが考えられる。特に、アイパターンの劣化は高周波域での動作が問題となり、応答特性がより低下する高温時（最大動作温度）にあわせてロールオフを補償するように、抵抗値を調整することが好適である。これは、仮に、室温時に高周波域の周波数応答特性が低周波域に比べて上がっても、図３に示す高周波信号に対応する信号波形３６の振幅が大きくなるので、ローレベル信号とハイレベル信号の差を大きくとれるため、直ちに信号品質の劣化につながり難いからである。
【００８３】
したがって、例えば、ＬＤを冷却するための熱電冷却素子（ペルチェ素子）を、気密パッケージの底面と半導体レーザ素子の搭載キャリアとの間に設けることなく、ＬＤの搭載キャリアからパッケージ底面に直接放熱させ、非冷却で動作させるような光モジュールを構成する場合、ＬＤが最大動作温度（例えば７０℃）で動作する場合のロールオフ特性を補償するように、抵抗値を設定すればよい。
【００８４】
このように、補償回路の最適設計値を半導体レーザダイオードの動作最高温度に合わせることにより、ＬＤを冷却するための熱電冷却素子設けることなく、低温から高温まで非冷却で動作させることの可能な光モジュールを得ることができる。
【００８５】
なお、このときの抵抗としては、薄膜抵抗を用いることが好適である。この薄膜抵抗を正方形状にして所望の特性の抵抗値を有するように設定しておき、レーザを照射して、その熱によって薄膜抵抗の所定の部分をトリミングすることで、容易に所望の抵抗値を得ることができる。この場合、信号伝送路の線路幅方向に、薄膜抵抗の幅をやせ細らせるように、トリミングを行う。勿論、補償回路特性が可変となるように、可変抵抗を設けてもよい。
【００８６】
さらに、補償回路特性が温度上昇に伴って抵抗値が増加するように、抵抗２７として正の温度抵抗係数を有する抵抗を設けてもよい。また、図９に示す回路を用いて、抵抗２７および抵抗６４の温度抵抗係数を夫々Ｋ１およびＫ２としたときに、Ｋ１とＫ２との間に、Ｋ１＜Ｋ２の関係を持たせることによって、図１０に示す周波数応答特性を、室温時と高温時とで共に平坦にするような正の温度抵抗係数を有する抵抗素子を選択してもよい。この場合、一方のみが正の温度抵抗係数を有する抵抗素子であってもよい。
【００８７】
以上のように、この実施の形態１によれば、ロールオフ補償回路をＬＤと光半導体素子駆動回路との間に挿入することにより、ＬＤの有するロールオフ特性に依存せず、アイパターンの劣化が少ない光出力波形を得ることができる。また、光半導体素子への入力信号（電力）に対する出力信号（電力）の周波数応答において、ロールオフ特性を有した周波数応答特性を平坦な周波数応答特性とすることができる。これによって、ロールオフ特性で生じていたアイパターンのマーク側・スペース側のパターン効果が緩和され、アイマスクマージンが増加し、良好な変調光波形を得ることができる。
【００８８】
なお、実施の形態１としてＬＤを直接変調する装置を図示したが、これは一定強度の光を出力する光源を別に有する、例えば電界吸収型半導体変調素子等を用いた光変調装置に適用することもでき、同様の作用および効果を有する。
【００８９】
実施の形態２．
図１１は、実施の形態２にかかる光変調装置の一例を示す回路構成図である。同図において、電気信号を光信号に変換するＬＤ１１のアノード側に接続された信号伝送線路に対して、バイアス電流源２１の正端子側がコイル２３を介してＴ字接続される。また、ＬＤ１１のカソード側は電源端子Ｖ４に接続されている。つまり、ＬＤの向きは図５と逆向きであり、バイアス電流源２１の接続も逆になっている。また、差動型に対を成して配置された２つのトランジスタ１２および１３において、トランジスタ１２のコレクタ側とＬＤ１１のアノード側との間では、コンデンサ１８と整合抵抗１４とが直列に接続される。一方、トランジスタ１３のコレクタ側は、コンデンサ１９と整合抵抗１５とが直列に接続されて、整合抵抗１５の一端が電源端子Ｖ４に接続されている。
【００９０】
なお、図１１では、ＬＤ１１と整合抵抗１５とが共通の電源端子Ｖ４に対して並列に接続されたより好ましい例を示しているが、ＬＤ１１のカソード側と整合抵抗１５の一端とが、夫々異なる端子に接続されていても良い。但し、この場合であっても、ＬＤ１１のカソード側と整合抵抗１５の一端とが概ね同電位となることが好ましい。
【００９１】
ＬＤ１１のカソード側との間では、バイアス電流源２０はトランジスタ１２および１３の夫々のエミッタに電流供給する。入力バッファ２２はトランジスタ１２および１３の夫々のベースに接続され、入力される正相信号と反相信号の波形を整形し、調整された正相信号と反相信号を生成する。トランジスタ１２および１３、バイアス電流源２０、入力バッファ２２とで、光半導体素子駆動回路１０が構成される。
【００９２】
整合抵抗１４はインピーダンス整合を取るための抵抗であり、例えば２０〜２５Ωや３０〜５０Ωのものが用いられる。
【００９３】
なお、トランジスタ１０２、１０３は、一般的には複数のトランジスタが差動型の増幅器を構成するように接続されている。勿論、このトランジスタとして、電界効果型トランジスタ（ＦＥＴ）を用いても良い。この場合、ＬＤ１１のカソード側は、電界効果型トランジスタのドレイン側に接続される。
【００９４】
この光変調装置では、光半導体素子駆動回路１０中のトランジスタ１２がＯＮからＯＦＦになると、ＬＤ１１に電流が流れ、光出力波形はＯＦＦからＯＮとなるように動作する。また、光半導体素子駆動回路１０中のトランジスタ１２がＯＦＦからＯＮになると、ＬＤ１１に流れる電流が減少し、光出力波形はＯＮからＯＦＦとなるように動作する。
【００９５】
図１１において、バイアス電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４の間にはＶ１＞Ｖ２、およびＶ３＞Ｖ４の関係があり、また、Ｖ１＝Ｖ３、Ｖ２＝Ｖ４とするのが一般的（例えば、Ｖ１＝Ｖ３＝＋１．８Ｖ、Ｖ２＝Ｖ４＝−５．２Ｖ）であるが、Ｖ３＞Ｖ２という関係であっても良い。このとき、コンデンサ１８および１９は、電源端子Ｖ１からＶ４に向かって流れ込もうとする直流電流と、電源端子Ｖ３からＶ２に向かってバイアス電流源２１がトランジスタ１２および１３に流そうとする電流を遮断する役割を果たしている。また、整合抵抗１４とＬＤ１１との間にバイアス印加点を設けることによって、整合抵抗１４への印加電圧を低くし、整合抵抗１４による発熱を防いでいる。さらに、バイアス電流源２１とＬＤ１１との間には、空芯コイルなどのインダクタンス素子を有するフィルタ回路２３が直列接続されており、バイアス電流源側に漏れ出る高周波信号を抑圧している。
【００９６】
図１１において、光半導体素子駆動回路１０のトランジスタ１２がＯＦＦからＯＮ（トランジスタ１３はＯＮからＯＦＦ）になると、ＬＤ１１からコンデンサ１８および整合抵抗１４を介して電流が引き抜かれ、ＬＤ１１を流れる電流が減少する（ＬＤが発光するための閾値電流の近傍まで減少する）ため、ＬＤはＯＦＦとなり光出力波形はＯＮからＯＦＦとなる。逆に、光半導体素子駆動回路１０のトランジスタ１２がＯＮからＯＦＦ（トランジスタ１３はＯＦＦからＯＮ）になると、ＬＤ１１にコンデンサ１８および整合抵抗１４を介して電流が流れ込み、ＬＤ１１に流れる電流が増加するため、ＬＤ１１はＯＮとなり光出力波形はＯＦＦからＯＮとなる。
【００９７】
ここで、図１２（ａ）は、実施の形態２の回路においてトランジスタ１２がＯＮのときにＬＤ１１がＯＦＦとなる状態を示す説明図である。また、図１２（ｂ）は、図１２（ａ）の回路との比較を行うために示した回路であって、トランジスタ１０２がＯＮのときにＬＤがＯＮとなる状態を示す説明図である。なお、図１２（ｂ）中の符号は、図５と同一相当のものである。
【００９８】
また、図１２（ｃ）は、トランジスタがＯＦＦからＯＮまたはＯＮからＯＦＦに遷移するときの、ＬＤの静特性を示す説明図である。同図において、Ｉ０はＬＤの閾値電流であり、この閾値電流Ｉ０においてＬＤの光出力Ｐ０はローレベルの光出力を示し、電流Ｉ１において光出力Ｐ１はハイレベルの光出力を示す。また、バイアス電流Ｉｂは閾値電流Ｉ０と電流Ｉ１との中間を示す。
【００９９】
図１２（ｂ）に示す回路は、ＬＤ１０１のカソード側とトランジスタ１０２のコレクタ側とは、整合抵抗１０４を介して接続されている。それ以外の構成の電気的な接続については、図５と同等である。なお、特開平９−２００１５０号公報および特開平１１−２２３８０２号公報に開示された回路においても、図１２（ｂ）に示す回路と同様、ＬＤのカソード側を上記光半導体素子駆動回路のトランジスタのコレクタ側に接続することが記載されている。
【０１００】
図１２（ｂ）に示す回路では、トランジスタ１０２がＯＮするとＬＤ１０１の順方向（ＬＤ１０１のアノードからカソード方向）に電流Ｉが流れ、ＬＤ１０１はＯＮとなる。光半導体素子駆動回路１００は、もともとトランジスタ１０２のＯＮからＯＦＦの動作と、ＯＦＦからＯＮの動作が非対称になりやすい傾向があり、ＯＮからＯＦＦの動作よりもＯＦＦからＯＮの動作の方が速い。一方、ＬＤ１０１は緩和振動の特性を有することによって、ＯＮからＯＦＦの動作よりもＯＦＦからＯＮの動作が速くなり、リンギングが生じやすい傾向がある。
【０１０１】
図１３は、図１２（ｂ）の回路におけるＬＤ出力のモニタ波形図である。同図に示すように、緩和振動は立ち上がり、立ち下がりの両側に生じているが、立ち上がり部分はリンギングが大きく、収束も速いのに対し、立ち下がり部分は、リンギングが小さく、収束も遅くなっている。図１２（ｂ）に示すような回路の場合、立ち上がり部分では、トランジスタの動作速度の速いＯＦＦからＯＮへの動作がＬＤのＯＦＦからＯＮへの動作と対応し、その相乗効果によってさらにリンギングが生じやすくなっており、また、立ち下がり部分では、ＬＤのＯＮからＯＦＦへの動作がトランジスタの動作速度の遅いＯＮからＯＦＦへの動作に対応し、動作がさらに遅くなるためである。
【０１０２】
また、図１４（ａ）は、図１２（ｂ）の光変調装置におけるＬＤ出力のアイパターンを示す図であり、図１４（ｂ）は、図１２（ｂ）の光変調装置における光半導体素子駆動回路の出力波形図である。図１４（ｂ）に示すように、光半導体素子駆動回路の波形は、ＯＦＦからＯＮへの動作が速く、ＯＮからＯＦＦへの動作が遅くなっている。また、上述したように、図１２（ｂ）に示す回路は、トランジスタがＯＮになるとＬＤはＯＮとなり、トランジスタがＯＦＦになるとＬＤはＯＦＦとなる。このように、光半導体素子駆動回路動作およびＬＤ動作の悪条件が重なり、図１４（ａ）に示すように、非対称な波形を生じさせる。
【０１０３】
ここで、図１４（ａ）および（ｂ）の波形は同一条件で測定したものであり、その条件は、ＬＤ駆動電流＝２６．２ｍＡ、Ｅｘ＝７．４ｄＢ、ｆｒ＝１４．０ＧＨｚである。ここにおいて、縦軸は電圧、横軸は時間であり、横軸は２０ｐｓ／ｄｉｖである。ＬＤ駆動電流はバイアス回路から給電される電流値であって、光半導体素子駆動回路の調節端子への注入電流と併せて、光半導体素子駆動回路の出力波形を制御している。ｆｒはＬＤが有する緩和振動周波数であり、Ｅｘはマーク側とグランドの差およびスペース側とグランドの差の比（消光比）であり、光波形の性能をあらわす指数の一つである。
【０１０４】
また、アイマスク規定は光出力波形の性能をみる指標である。光出力波形とマスクとの隙間が大きい場合（アイマスクマージンが大きい）ほど、光受信器で信号を受けたときに良好な受信感度特性が得られる。換言すれば、より微弱なパワーの光信号でもエラーが生じにくくなり、良好な伝送特性が得られることになる。図１２（ｂ）に示す光変調装置では、光出力波形が非対称な波形となるので、図１４（ａ）の矢印で示した箇所でアイマスク規定に対するアイマスクマージンが低下する。
【０１０５】
これに対し、図１５は、図１２（ａ）に示す実施の形態２の光変調装置におけるＬＤ出力のアイパターンを示す図である。同図に示すアイパターンは、ＬＤ駆動電流４０ｍＡ、Ｅｘ＝７．３８ｄＢ、ｆｒ＝１８．０ＧＨｚの条件で測定した。図１２（ａ）に示す実施の形態２の光変調装置は、上述してきたように、光半導体素子駆動回路１０のトランジスタ１２がＯＮからＯＦＦ（動作速度が遅い）のときに、ＬＤがＯＦＦからＯＮ（動作速度が速い）になるように動作するので、その相乗作用によって光半導体素子の緩和振動によるリンギングが抑圧される。また、光半導体素子駆動回路１０のトランジスタ１２がＯＦＦからＯＮ（動作速度が速い）になるときに、ＬＤがＯＮからＯＦＦ（動作速度が遅い）になるように動作するので、レーザがＯＮからＯＦＦになるときの遅い動作が加速される。これらの動作によって、ＬＤの出力波形のアイパターンは対称性が保持され、アイマスクマージンの低下を抑制した、良好な光出力波形を得ることができる。
【０１０６】
また、特開平９−２００１５０号公報などに開示された従来技術の光変調装置と比べて、光半導体素子駆動回路とＬＤとの間に緩和振動を抑えるためのフィルタ回路を設けることなく、緩和振動の影響を抑圧できるので、より簡潔な回路構造で光出力特性の劣化を防ぐことができる。
【０１０７】
以上のように、この実施の形態２によれば、ＬＤのアノードとトランジスタのコレクタとを容量素子を介して接続し、ＬＤのカソードとトランジスタのコレクタとを容量素子と抵抗を介して接続しているので、光半導体素子駆動回路の速い動作（立ち上がり）とＬＤの遅い動作（立ち下がり）とを、また、光半導体素子駆動回路の遅い動作（立ち下がり）とＬＤの速い動作（立ち上がり）とを組み合わせるように動作させることができる。これによって、光半導体素子の緩和振動によるリンギング現象を抑圧することができる。また、これと同時に、ＬＤの出力波形の非対称性を改善することができるので、ＬＤの出力波形のアイパターンは対称性が保持され、アイマスクマージンの低下を抑制した、良好な光出力波形を得ることができる。
【０１０８】
さらに、差動増幅器に接続された波形整形回路が、相補的に動作する差動増幅器の少なくとも一対のトランジスタの一方に正相信号を出力し、他方に正相信号と位相が逆相の逆相信号を出力するので、ＬＤ出力波形のアイパターンの対称性を保持し、アイマスクマージンの低下を抑制した、良好な光出力波形を得ることができる。
【０１０９】
実施の形態３．
図１６（ａ）は、実施の形態３の光変調装置の一例を示す平面図であり、図１６（ｂ）は、図１６（ａ）に示す光変調装置のＩ−Ｉ断面図であり、図１６（ｃ）は、図１６（ａ）に示す光変調装置のＩＩ−ＩＩ断面図である。同図に示す実施の形態３は、図４に示す実施の形態１と図１１に示す実施の形態２とを同時に実現するための実施例を示している。なお、図１６（ａ）、（ｂ）、（ｃ）に示す光変調装置の各構成部品の符号は、図６または図１１に示した構成部品の符号に対応している。
【０１１０】
図１６（ａ）に示すように、図１１に示すコンデンサ１８の代わりに図６に示すロールオフ補償回路が設けられる。使用するコンデンサは単層あるいは積層コンデンサを用いて、片側はワイヤボンディング、片側は半田で給電する。すなわち、光半導体素子駆動回路１０の上面の２つの出力端子Ｂ１およびＢ２が、コンデンサ２５およびコンデンサ１９の上面の一端子に夫々ワイヤ接続される。
【０１１１】
図１６（ａ）および（ｂ）に示すように、コンデンサ２６の上面の端子はコンデンサ２５の上面の端子とワイヤ６２１で接続される。コンデンサ２６の下面の端子は、基板６０３上面の導体パターン６３１の上面に半田接続され、導体パターン６３１の端部に接続された抵抗２７の一端と接続される。抵抗２７の他端は基板６０３上面の導体パターン６３２に接続され、導体パターン６３２の上面はコンデンサ２５の下面の端子と半田接続される。コンデンサ２５の下面の端子は、基板６０３上面の導体パターン６３２、および導体パターン６３２に接続されたワイヤ６２２を介して、基板６０２上面に設けられたＬ字形状の導体線路３００の、一端３０１に接続される。また、導体線路３００の他端３０２は整合抵抗１４の一端に接続される。整合抵抗１４の他端は、基板６０２上面の導体パターン６３３に接続される。ＬＤ１１下面（カソード）の端子は、導体パターン６３３の上面に半田接続される。
【０１１２】
Ｌ字型の導体線路３００は、マイクロストリップ導体線路やグランデッドコプレーナ型導体線路のような下面に接地導体を有する導体線路が適しているが、下面に接地導体を持たないコプレーナ型のような導体線路であっても、このコプレーナ型導体線路の上面にある接地導体と他の基板の接地導体とをワイヤボンディングすればよい。
【０１１３】
図１６（ａ）および（ｃ）に示すように、ＬＤ１１の上面の端子はグランド導体４００の一端とワイヤ６２３を介して接続される。グランド導体４００はスルーホール４１０を介して、基板６０２下面に設けられた接地導体に接続される。基板６０１の表面には、金などの導体層が付着され、基板６０２下面の接地導体は基板６０１表面の導体層に半田付けされて、光モジュールのケースに接地される。グランド導体４００の他端は、整合抵抗１５を介して基板６０２上面に設けられた導体パターン６３４に接続される。コンデンサ１９の下面の端子は導体パターン６３４の上面に半田接続される。また、バイアス線路２３は、ワイヤ６２４を介して導体パターン６３３の上面に接続される。
【０１１４】
図１６（ａ）において、基板６０１、６０２、６０３および６０４は、窒化アルミ等の熱伝導性の高い基板である。上述した各構成素子は、基板６０１、６０２または６０３上の何れかに配置される。また、基板６０４は他の回路素子を搭載するための基板である。
【０１１５】
図１６（ａ）に示すように、ＬＤ１１、整合抵抗１４、整合抵抗１５、導体線路３００およびグランド導体４００は、夫々基板６０２上に配置され、コンデンサ２５、コンデンサ２６および抵抗２７は、夫々基板６０３上に配置される。基板６０２と６０３とは同一の基板としてもよい。この場合、同一の基板はＬ字形状になる。
【０１１６】
図１６（ａ）に示すように、基板６０１上には、基板６０２、基板６０３および光半導体素子駆動回路１０が載置される。また、Ｌ字型の導体線路３００が基板６０３とワイヤ接続されることによってＬ字形状の基板が形成され、このＬ字形状の内側の空いたスペースにＬＤ１１の背面光をモニタするＰＤ７５（フォトダイオード）が搭載される。ＰＤ７５は基板６４１に接合されて、基板６０４と電気的に接続される。
【０１１７】
また、光半導体素子駆動回路１０を基板６０２上に共に配置し、光半導体素子駆動回路１０とＬＤ１１との間の基板上面に溝や段差を設けることによって、光半導体素子駆動回路１０とＬＤ１１との間の熱的伝達を小さくした構成としてもよい。また、熱伝導率の差による線膨張係数に問題なければ、基板６０１、６０２、６０３は、アルミナセラミックやシリコン基板などの他の材質のものを用いてもよい。
【０１１８】
図１７（ａ）は、図１６に示す光変調装置を用いた光モジュールの平面図であり、図１７（ｂ）は、図１７（ａ）に示す光モジュールのＩＩＩ−ＩＩＩ断面図であ
り、図１７（ｃ）は、図１７（ａ）に示す光モジュールのＱ方向矢視図である。なお、図１７（ａ）、（ｂ）、（ｃ）に示す光モジュールの各構成部品の符号は、図４または図１６（ａ）に示した構成部品の符号に対応している。
【０１１９】
光半導体素子駆動回路１０とＬＤ１１とを搭載する基板６０１は、光モジュールを構成するケース内のキャリア上、あるいはケース底面上に配置される。光モジュールは、フィードスルー７１を有しており、このフィードスルー７１を介して光モジュール内の光半導体素子駆動回路１０と、光モジュール外部の基板との間でＲＦ信号が伝送される。また、光モジュール外壁には光ファイバ５５が取付けられ、レンズ５４を介してＬＤ１１から光ファイバ５５へ光信号が伝送される。
【０１２０】
図１７（ａ）の他の実施例として、図４に示した実線５０１のように、ＬＤ１１が光モジュールに内蔵され、光半導体素子駆動回路１０が光モジュール外部の基板に実装されていてもよい。この場合、ＬＤ１１は光モジュール側壁に設けられたフィードスルーを介して、光半導体素子駆動回路１０と電気的に接続される。
【０１２１】
また、この実施例では差動駆動型の光半導体素子駆動回路１０を用いることを前提としているが、実際に使用する信号が片側の信号だけとなる単相線路で光半導体素子駆動回路とＬＤ間を接続しているため、光半導体素子駆動回路とＬＤ間を差動線路で接続して信号供給する場合の回路と比べ、その対称構造が崩れる。しかし、ＬＤの立ち上がり特性と立ち下がり特性が異なるため、立ち上がりにおいて最適となる電気波形の立ち上がり時間と、立ち下がりにおいて最適となる電気波形の立ち下がり時間とが異なることを利用でき、立ち上がり時間と立ち下がり時間が最適となるような電気波形とすることが可能となり、より対称形に近い、アイ開口の大きな光出力波形を得ることができる。また、差動線路を用いないで回路構成を実現できるので、構成部品をより少なくすることができる。
【０１２２】
勿論、差動線路を用いた差動駆動型の光半導体素子駆動回路を構成してもよい。この場合、差動線路長を同じとした対称構造にすれば、光半導体素子に入力される光半導体素子駆動回路の出力波形の対称性を維持することができる。
【０１２３】
以上のように、この実施の形態３によれば、実施の形態１と実施の形態２を組み合わせ、ＬＤ、光半導体素子駆動回路、ロールオフ補償回路、導体線路、ＰＤ等を搭載した光モジュールを構成したので、ＬＤの出力波形の非対称性を改善するとともに、ＬＤの有するロールオフ特性に依存せず、アイパターンの劣化が少ない出力波形を有する光モジュールを得ることができる。
【０１２４】
なお、実施の形態３としてＬＤを直接変調する装置を図示したが、これは一定強度の光を出力する光源を別に有する、例えば電界吸収型半導体変調素子等を用いた光変調装置に適用することもできる。
【０１２５】
【発明の効果】
以上説明したように、この発明にかかる光変調装置によれば、光半導体素子と、光半導体素子を接続する信号伝送線路と、信号伝送線路に設けられる補償回路とが備えられ、この補償回路が光半導体素子の光出力信号の周波数応答特性を広帯域に渡って平坦とするように動作するので、アイパターンの劣化が少ない光出力波形を得ることができるという効果を奏する。
【０１２６】
また、この発明にかかる光変調装置によれば、ＬＤのアノード側と差動増幅型のトランジスタとが、容量素子を介して接続されるので、ＬＤ出力波形のアイパターンの対称性を保持し、アイマスクマージンの低下を抑制した、良好な光出力波形を得ることができる。
【図面の簡単な説明】
【図１】ＬＤへの入力電力に対するＬＤ出力電力の周波数応答特性の一例を示すグラフである。
【図２】典型的なＬＤの断面構造を示した図である。
【図３】入力電気信号の周波数成分の変化による光出力信号強度の変化を示す説明図である。
【図４】実施の形態１の光モジュールの構成を簡略的に示した説明図である。
【図５】差動増幅器の出力信号により光変調を行う光変調装置のより具体的な回路構成の一例を示す図である。
【図６】ロールオフ補償回路２４の動作を説明するために、ロールオフ補償回路２４を図４に示す光モジュール内に配置した場合の等価回路を示す図である。
【図７】（ａ）は、ロールオフ補償回路にコンデンサ２５のみを用いた場合の、ＬＤへの入力信号（電力）に対するＬＤ出力（電力）の周波数応答特性を示すグラフであり、（ｂ）は、ロールオフ補償後の周波数応答特性を示すグラフであり、（ｃ）は、８ＧＨｚでのロールオフ劣化量をパラメータとして、ロールオフ補償回路の最適値を決定するためのグラフである。
【図８】（ａ）は、図６のようにロールオフ補償回路を設けた場合の変調光波形のアイパターンを示す図であり、（ｂ）は、ロールオフ補償回路を設けていない場合の変調光波形のアイパターンを示す図である。
【図９】（ａ）は段階的に補償する場合の考え方を示す説明図であり、（ｂ）は段階的に補償する場合のロールオフ補償回路の一例を示す回路図である。
【図１０】典型的なＬＤの周波数応答特性の温度特性を示した説明図である。
【図１１】実施の形態２にかかる光変調装置の一例を示す回路構成図である。
【図１２】（ａ）は、実施の形態２の回路においてトランジスタがＯＮのときにＬＤ１１がＯＦＦとなる状態を示す説明図であり、図１２（ｂ）は、図１２（ａ）の回路との比較を行うために示した回路であって、トランジスタ１０２がＯＮのときにＬＤがＯＮとなる状態を示す説明図であり、（ｃ）は、トランジスタがＯＦＦからＯＮまたはＯＮからＯＦＦに遷移するときのＬＤの静特性を示す説明図である。
【図１３】図１２（ｂ）の回路におけるＬＤ出力のモニタ波形図である。
【図１４】（ａ）は、図１２（ｂ）の光変調装置におけるＬＤ出力のアイパターンを示す図であり、（ｂ）は、図１２（ｂ）の光変調装置における光半導体素子駆動回路の出力波形図である。
【図１５】図１２（ａ）に示す実施の形態２の光変調装置におけるＬＤ出力のアイパターンを示す図である。
【図１６】（ａ）は、実施の形態３の光変調装置の一例を示す平面図であり、（ｂ）は、図１６（ａ）に示す光変調装置のＩ−Ｉ断面図であり、（ｃ）は、図１６（ａ）に示す光変調装置ＩＩ−ＩＩ断面図である。
【図１７】（ａ）は、図１６に示す光変調装置を用いた光モジュールの平面図であり、（ｂ）は、図１７（ａ）に示す光モジュールのＩＩＩ−ＩＩＩ断面図であり、（ｃ）は、図１７（ａ）に示す光モジュールのＱ方向矢視図である。
【符号の説明】
１０　光半導体素子駆動回路、１２，１３，１０２，１０３　トランジスタ、１４，１５，１０４，１０５　整合抵抗、１８，１９，２５，２６，６３　コンデンサ、２０，２１，１１０，１１１　バイアス電流源、２２，１０９　入力バッファ、２３　バイアス線路、２４　ロールオフ補償回路、２７，２８，６４，１０６，１０７　抵抗、３１　素子基板、３２　クラッド層、３３　活性層、３４　電流ブロック層、３５，３６　信号波形、５２　信号伝送線路、５４　レンズ、５５　光ファイバ、７１　フィードスルー、７５　ＰＤ、１００　光半導体素子駆動回路、２３，１０８　コイル、３００　導体線路、３１０　一端、３０２　他端、４００　グランド導体、４１０　スルーホール、５００破線、５０１　実線、６０１，６０２，６０３，６０４、６４１　基板、６２１，６２２，６２３，６２４　ワイヤ、６３１，６３２，６３３，６３４　導体パターン。
【図１】
2004004317.tif 000005
【図２】
2004004317.tif 000006
【図３】
2004004317.tif 000007
【図４】
2004004317.tif 000008
【図５】
2004004317.tif 000009
【図６】
2004004317.tif 000010
【図７】
2004004317.tif 000011
【図８】
2004004317.tif 000012
【図９】
2004004317.tif 000013
【図１０】
2004004317.tif 000014
【図１１】
2004004317.tif 000015
【図１２】
2004004317.tif 000016
【図１３】
2004004317.tif 000017
【図１４】
2004004317.tif 000018
【図１５】
2004004317.tif 000019
【図１６】
2004004317.tif 000020
【図１７】
2004004317.tif 000021