(57)【要約】【課題】薄膜技術により作製した圧電体素子を用いた圧電体アクチュエータをディスク装置等に搭載した状態で分極特性の劣化を回復させて、変位量を長期間安定に持続させる方法を提供する。【解決手段】圧電体素子１が正の抗電界ＥC2と負の抗電界ＥC1との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、その膜厚方向で、かつ抗電界の絶対値が小さい方向に分極しており、膜厚方向に対して直交する方向に圧電体素子１を変位させて位置制御を行うための位置制御電圧Ｑ１として、抗電界の絶対値が大きな方向に対しては、この抗電界の値の０．４以下の電界に相当する電圧を圧電体素子１の膜厚方向に印加する。さらに、分極の劣化を回復させる分極回復電圧Ｑ２を、位置制御電圧Ｑ１に重畳して印加、位置制御電圧Ｑ１と切り換えて印加、または位置制御電圧Ｑ１を印加しないときに印加することで分極の劣化を回復させる。【選択図】図１
2004180496.tif 000002
【特許請求の範囲】
【請求項１】
圧電体素子が、正の電界側の抗電界と負の電界側の抗電界との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、前記圧電体素子の膜厚方向で、かつ前記抗電界の絶対値が小さい方向に分極しており、
前記圧電体素子の膜厚方向に対して直交する方向に前記圧電体素子を変位させて位置制御を行うための位置制御電圧として、前記抗電界の絶対値が大きな方向に対しては、前記抗電界の値の０．４以下の電界に相当する電圧を前記圧電体素子の膜厚方向に印加することを特徴とする圧電体アクチュエータの駆動方法。
【請求項２】
圧電体素子が、正の電界側の抗電界と負の電界側の抗電界との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、前記圧電体素子の膜厚方向で、かつ前記抗電界の絶対値が小さい方向に分極しており、
前記圧電体素子の膜厚方向に対して直交する方向に前記圧電体素子を変位させて位置制御を行うための位置制御電圧として、前記抗電界の絶対値が大きな方向に対しては、正の電界側の前記抗電界と負の電界側の前記抗電界とで規定される幅の中心値と電界零点との差の電界に相当する電圧以下の電圧を印加することを特徴とする圧電体アクチュエータの駆動方法。
【請求項３】
膜厚方向に分極した圧電体素子に対して位置制御電圧を前記圧電体素子の膜厚方向に印加して、膜厚方向に対して直交する方向に変位させて位置制御を行うとともに、
分極の劣化を回復させる分極回復電圧を、前記位置制御電圧に重畳して印加、前記位置制御電圧と切り換えて印加、または前記位置制御電圧を印加しないときに印加することで、位置制御動作中または位置制御動作の中止期間中に分極の劣化を回復させることを特徴とする圧電体アクチュエータの駆動方法。
【請求項４】
前記圧電体素子が、正の電界側の抗電界と負の電界側の抗電界との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、前記圧電体素子の膜厚方向で、かつ前記抗電界の絶対値が小さい方向に分極していることを特徴とする請求項３に記載の圧電体アクチュエータの駆動方法。
【請求項５】
前記分極回復電圧の印加時間は０．０１秒以上、６０秒以下であることを特徴とする請求項３または請求項４に記載の圧電体アクチュエータの駆動方法。
【請求項６】
前記分極回復電圧を間欠的に印加することを特徴とする請求項３または請求項４に記載の圧電体アクチュエータの駆動方法。
【請求項７】
前記圧電体素子の変位量の変動を検出する検出手段をさらに有し、前記変位量があらかじめ設定されたレベル以下となったときに前記分極回復電圧を前記圧電体素子に印加することを特徴とする請求項３または請求項４に記載の圧電体アクチュエータの駆動方法。
【請求項８】
前記圧電体素子は、第１の導電体と、第２の導電体と、前記第１の導電体と前記第２の導電体とにより挟まれた圧電体薄膜とからなることを特徴とする請求項１から請求項４までのいずれかに記載の圧電体アクチュエータの駆動方法。
【請求項９】
前記圧電体素子は、第１の導電体と、第２の導電体と、前記第１の導電体と前記第２の導電体とにより挟まれた圧電体薄膜とを２個用いて前記第２の導電体同士を接着した積層圧電体構成からなることを特徴とする請求項１から請求項４までのいずれかに記載の圧電体アクチュエータの駆動方法。
【請求項１０】
正の電界側の抗電界と負の電界側の抗電界との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、圧電体素子の膜厚方向で、かつ前記抗電界の絶対値が小さい方向に分極した圧電体素子と、
前記圧電体素子を膜厚方向に対して直交する方向に変位させて位置制御するための位置制御電圧として、前記抗電界の絶対値が大きな方向に対しては、前記抗電界の値の０．４以下の電界に相当する電圧に制限して前記圧電体素子の膜厚方向に印加する位置制御電圧回路を含む制御回路とを有することを特徴とする圧電体アクチュエータ。
【請求項１１】
前記制御回路は、さらに前記圧電体素子の分極を回復させるための分極回復電圧を印加する分極回復電圧回路を備えることを特徴とする請求項１０に記載の圧電体アクチュエータ。
【請求項１２】
膜厚方向に分極した圧電体素子と、
前記圧電体素子を膜厚方向に対して直交する方向に変位させて位置制御するための位置制御電圧を印加する位置制御電圧回路と、
前記圧電体素子の分極を回復させるための分極回復電圧を印加する分極回復電圧回路と、
前記位置制御電圧回路と前記分極回復電圧回路とを制御する制御回路とを備えることを特徴とする圧電体アクチュエータ。
【請求項１３】
前記圧電体素子が、正の電界側の抗電界と負の電界側の抗電界との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、前記圧電体素子の膜厚方向で、かつ前記抗電界の絶対値が小さい方向に分極していることを特徴とする請求項１２に記載の圧電体アクチュエータ。
【請求項１４】
前記制御回路は、さらに前記位置制御電圧回路と前記分極回復電圧回路とを切り換えるスイッチ回路を備えることを特徴とする請求項１１または請求項１２に記載の圧電体アクチュエータ。
【請求項１５】
前記制御回路は、さらに前記位置制御電圧に前記分極回復電圧を重畳する重畳回路を備えることを特徴とする請求項１１または請求項１２に記載の圧電体アクチュエータ。
【請求項１６】
前記制御回路は、さらに前記重畳回路から出力される出力電圧をあらかじめ設定した電圧に制限する制限回路を備えることを特徴とする請求項１５に記載の圧電体アクチュエータ。
【請求項１７】
前記圧電体素子は、第１の導電体と、第２の導電体と、前記第１の導電体と前記第２の導電体とにより挟まれた圧電体薄膜とからなることを特徴とする請求項１０または請求項１２に記載の圧電体アクチュエータ。
【請求項１８】
前記圧電体素子は、第１の導電体と、第２の導電体と、前記第１の導電体と前記第２の導電体とにより挟まれた圧電体薄膜とを２個用いて前記第２の導電体同士を接着した積層圧電体構成からなることを特徴とする請求項１０または請求項１２に記載の圧電体アクチュエータ。
【請求項１９】
前記圧電体素子は、第１の導電体と、第２の導電体と、前記第１の導電体と前記第２の導電体とにより挟まれた圧電体薄膜とを一対とした構成からなり、それぞれの前記第１の導電体と、前記第２の導電体と、前記第１の導電体と前記第２の導電体とにより挟まれた前記圧電体薄膜とを同一面上で、かつ前記同一面に直交する面を基準として鏡面対称に配置した構成からなることを特徴とする請求項１０または請求項１２に記載の圧電体アクチュエータ。
【請求項２０】
前記圧電体素子は、第１の導電体と、第２の導電体と、前記第１の導電体と前記第２の導電体とにより挟まれた圧電体薄膜とを２個用いて前記第２の導電体同士を接着した積層圧電体構成を一対用いてなり、それぞれの前記積層圧電体構成を同一面上で、かつ前記同一面に直交する面を基準として鏡面対称に配置した構成からなることを特徴とする請求項１０または請求項１２に記載の圧電体アクチュエータ。
【請求項２１】
記録と再生の少なくとも一方を行うヘッドと、
前記ヘッドが搭載されたヘッドスライダと、
前記ヘッドスライダが取り付けられたフレクシャーと、
前記ヘッドスライダに隣接して前記フレクシャー上に固定された圧電体素子と前記圧電体素子を伸縮させて位置制御する制御回路とを備えた圧電体アクチュエータとを有し、
前記圧電体アクチュエータが請求項１９または請求項２０に記載の圧電体アクチュエータであることを特徴とするヘッド支持機構。
【請求項２２】
ディスク状記録媒体と、
前記ディスク状記録媒体に記録と再生の少なくとも一方を行うヘッドと、
前記ヘッドが搭載されたヘッドスライダと、
前記ヘッドスライダが取り付けられたフレクシャーと、
前記ヘッドスライダに隣接して前記フレクシャー上に固定された圧電体素子と前記圧電体素子を伸縮させて前記ヘッドを位置制御する制御回路とを備えた圧電体アクチュエータと、
前記フレクシャーを支持するアームと、
前記アームを回転自在に軸支する軸受部と、
前記アームを前記ディスク状記録媒体の半径方向に回動させる回動手段とを有し、
前記圧電体アクチュエータが請求項１９または請求項２０に記載の圧電体アクチュエータであるであることを特徴とするディスク記録再生装置。
【請求項２３】
前記ヘッドにより前記ディスク状記録媒体に記録されたサーボ情報を読みだすときに、前記ディスク状記録媒体の記録トラックの中央位置の出力レベルと、あらかじめ設定された位置制御電圧を圧電体素子に印加したときの出力レベルとの差を検出するレベル検出回路とをさらに備え、
前記出力レベルの差があらかじめ設定されたレベル値以下になったときに前記制御回路により分極回復電圧を前記圧電体素子に印加することを特徴とする請求項２２に記載のディスク記録再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜圧電体素子を用いた圧電体アクチュエータとその駆動方法およびそれを搭載したヘッド支持機構およびディスク記録再生装置に関する。
【背景技術】
【０００２】
近年、マイクロマシン技術を用いた超小型の圧電体アクチュエータやモータまたはポンプ等の微小機械の開発が活発である。これらの中で、圧電体アクチュエータは、インクジェットプリンタ用や、微小領域で高精度の位置決めが要求されるディスク記録再生装置（以下、ディスク装置とよぶ）のヘッドの位置決め用として開発されている。
【０００３】
例えば、ディスク装置では、以下のような取組みがなされている。通常、ディスク状記録媒体（以下、ディスクとよぶ）に対して情報の記録再生を行うヘッドはヘッドスライダに搭載され、アクチュエータアームに取り付けられている。このアクチュエータアームをボイスコイルモータ（以下、ＶＣＭとよぶ）によって揺動させることで、ディスク上の所定のトラック位置に位置決めして、ヘッドで記録再生を行っている。しかし、記録密度の向上とともに、このような従来のＶＣＭのみでの位置決めでは充分な精度を確保できなくなってきている。
【０００４】
このために、ＶＣＭを用いた位置決め手段に加えて、圧電体素子を用いた圧電体アクチュエータによる微小位置決め手段を用いてヘッドスライダを微小駆動させて高速、高精度の位置決めを行う技術の提案がなされている（例えば、非特許文献１）。
【０００５】
このような圧電体アクチュエータに用いる圧電体素子としては、グリーンシート積層方式あるいは厚膜多層形成方式で多層化したセラミック方式と、薄膜技術により作製する薄膜方式とがある。
【０００６】
しかしながら、これらの圧電体素子を用いた圧電体アクチュエータにおいては、電圧の印加による圧電体素子の変位量が経時的に劣化する現象が生じる。圧電体アクチュエータがこのような経時的な劣化を生じず、安定に作動するためには、その圧電体素子の初期分極特性の経時変化を抑制することが要求される。そのため、製造段階において分極の安定化の工夫等が行われている。
【０００７】
例えば、分極特性を安定化させる方法として、従来と同様な方法で作製した圧電体アクチュエータに対して、電圧０Ｖからその圧電体アクチュエータの最高使用電圧までの間を振動する正弦波を１時間以上、望ましくは１０時間程度印加する処理を行うことによって、圧電体アクチュエータの安定化を図ることが開示されている（特許文献１）。
【０００８】
また、圧電体薄膜が非対称なヒステリシス特性を有することに関しては、（１００）方位の単結晶酸化マグネシウム（ＭｇＯ）基板上に（１００）方位の白金（Ｐｔ）膜を形成し、その上にスパッタリング法により（００１）配向したチタン酸ジルコン酸鉛（ＰＺＴ）膜を成膜した構成により得られることが示されている（非特許文献２）。
【特許文献１】特許第２８１４６０７号公報（第３図）
【非特許文献１】超高ＴＰＩ化とピギーバックアクチュエータ（ＩＤＥＭＡ  Ｊａｐａｎ  Ｎｅｗｓ  Ｎｏ．３２、ｐｐ４−７、国際ディスクドライブ協会発行）
【非特許文献２】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７０（１１），１３７８−１３８０，１７  Ｍａｒｃｈ  １９９７、“ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ｃ−ａｘｉｓ  ｏｒｉｅｎｔｅｄ  Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3  ｔｈｉｎ  ｆｉｌｍ”
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１に記載された方法では、圧電体素子を使用する前に、例えば０Ｖから１５０Ｖの正弦波を印加して安定化している。しかし、このような高電圧を１時間、あるいは１０時間も印加すると、薄膜技術により作製した圧電体素子の場合には、絶縁抵抗の劣化が生じることがある。さらに、このような安定化方法は、圧電体アクチュエータの初期変位量をやや低減させて安定化させる方法であるので、初期分極状態での変位と比較すれば実作動状態での変位量は小さくなり、圧電体アクチュエータとしての性能がやや低下するという課題もある。
【００１０】
また、非特許文献２については、圧電体素子としたときの分極の安定化や絶縁抵抗等の劣化防止を行うための圧電体アクチュエータとしての駆動方法については全く示されていない。
【００１１】
本発明は、主として薄膜技術により作製した圧電体素子を用いた圧電体アクチュエータをディスク装置等に搭載した状態で分極特性の劣化を回復させて、長期間安定で、かつ大きな変位を持続的に得ることが可能な圧電体アクチュエータの駆動方法および圧電体アクチュエータ並びにそれを用いたディスク装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の圧電体アクチュエータの駆動方法は、圧電体素子が、正の電界側の抗電界と負の電界側の抗電界との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、圧電体素子の膜厚方向で、かつ抗電界の絶対値が小さい方向に分極しており、この圧電体素子の膜厚方向に対して直交する方向に圧電体素子を変位させて位置制御を行うための位置制御電圧として、抗電界の絶対値が大きな方向に対しては、この抗電界の値の０．４以下の電界に相当する電圧を圧電体素子の膜厚方向に印加する方法からなる。
【００１３】
この駆動方法では、圧電体素子は抗電界の絶対値が小さい方向に分極しているので、抗電界の絶対値が小さい方向に位置制御電圧を印加しても分極の乱れは生じず、変位量が変動することはない。一方、抗電界の絶対値が大きい方向に対しては、分極反転が生じる電圧よりも小さな位置制御電圧としているので分極の乱れが生じ難くなる。これらの結果、変位量の経時変化が小さな圧電体素子の駆動方法を実現できる。
【００１４】
なお、膜厚方向に分極とは、膜全体でみたときの分極の平均的状態をいい、必ずしも圧電体薄膜のドメインがすべて膜厚方向に分極、または膜厚方向に分極ベクトルが向いている必要はない。また、負の電界側の抗電界とは圧電体素子の分極−電界ヒステリシス曲線において、負方向の電界軸とヒステリシス曲線との交点（以下、負の抗電界ＥC1とよぶ）であり、正の電界側の抗電界とは同様なヒステリシス曲線において、正方向の電界軸とヒステリシス曲線との交点（以下、正の抗電界ＥC2とよぶ）である。
【００１５】
また、本発明の圧電体アクチュエータの駆動方法は、圧電体素子が、正の抗電界ＥC2と負の抗電界ＥC1との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、圧電体素子の膜厚方向で、かつ抗電界の絶対値が小さい方向に分極しており、この圧電体素子の膜厚方向に対して直交する方向に圧電体素子を変位させて位置制御を行うための位置制御電圧として、抗電界の絶対値が大きな方向に対しては、正の抗電界ＥC2と負の抗電界ＥC1とで規定される幅の中心値と電界零点との差の電界に相当する電圧以下の電圧を印加する方法からなる。
【００１６】
この方法により、正の抗電界Ｅc2と負の抗電界Ｅc1とで規定される幅の中心値と、絶対値が大きな方の抗電界との間の電界に相当する位置制御電圧は印加されない。このような範囲の電圧に位置制御電圧を設定することで分極の乱れがほとんど生じず、変位量の変動を抑制でき、安定な圧電体アクチュエータの駆動ができる。これは、上記の中心値が従来の対称なヒステリシス特性を有する圧電体素子の場合の電界零点の位置に相当し、本発明の駆動方法の場合には、この中心値よりも分極が安定な電界方向にしか位置制御電圧が印加されないことによる。
【００１７】
また、本発明の圧電体アクチュエータの駆動方法は、膜厚方向に分極した圧電体素子に対して位置制御電圧を圧電体素子の膜厚方向に印加して、膜厚方向に対して直交する方向に変位させて位置制御を行うとともに、分極の劣化を回復させる分極回復電圧を、位置制御電圧に重畳して印加、位置制御電圧と切り換えて印加、または位置制御電圧を印加しないときに印加することで、位置制御動作中または位置制御動作の中止期間中に分極の劣化を回復させる方法からなる。
【００１８】
この駆動方法により、圧電体素子に対して分極の劣化を回復させる分極回復電圧を位置制御電圧に重畳して印加、位置制御電圧と切り換えて印加、または位置制御電圧を印加しないときに印加することで、圧電体素子を駆動したときに変位量の劣化が生じても、ディスク装置等に圧電体アクチュエータを組み込んだまま圧電体素子の分極の劣化を回復させることができる。これにより、高精度が要求される圧電体アクチュエータを信頼性よく実現できる。
【００１９】
また、上記の圧電体素子として、正の抗電界ＥC2と負の抗電界ＥC1との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、圧電体素子の膜厚方向で、かつ抗電界の絶対値が小さい方向に分極しているものを用いれば、分極の劣化自体を小さくできるので、分極回復電圧の印加による回復の度合いがより改善されるだけでなく、分極回復電圧の印加時間や印加回数を減らすことができ、より長期間安定して使用することが可能となる。
【００２０】
さらに、分極回復電圧の印加時間は０．０１秒以上、６０秒以下としてもよい。また、分極回復電圧を間欠的に印加する方法としてもよい。
【００２１】
このような方法により、分極の回復に必要な時間で、かつ圧電体薄膜にダメージを生じさせない範囲を選定できるので、分極の安定的な回復を実現しながら、圧電体素子の劣化を防止できる。また間欠的に印加することで、長期間使用しても確実に変位量の変動を抑制しながら、イオンマイグレーション等のダメージ発生も防止でき、高信頼性の圧電体アクチュエータが実現される。
【００２２】
また、圧電体素子の変位量の変動を検出する検出手段をさらに有し、変位量があらかじめ設定されたレベル以下となったときに分極回復電圧を圧電体素子に印加する方法としてもよい。この方法により、圧電体素子の変位量の変動に対応して分極回復動作をさせることができるので、常に所定の変位量の範囲内とすることができる。この検出手段として、例えばディスク装置の場合には、ディスクに記録されたサーボ情報をヘッドで読み取り、ヘッド位置の検出を行っているが、このような検出手段を利用して変位量のレベルを検出するようにしてもよい。
【００２３】
また、圧電体素子は、第１の導電体と、第２の導電体と、この第１の導電体と第２の導電体とにより挟まれた圧電体薄膜とからなる構成であってもよい。さらに、第１の導電体と、第２の導電体と、この第１の導電体と第２の導電体とにより挟まれた圧電体薄膜とを２個用いて、第２の導電体同士を接着した積層圧電体構成としてもよい。このような構成の圧電体薄膜を用いた駆動方法とすることで、非対称なヒステリシス特性を有する圧電体素子をポーリング処理無しで作製でき、再現性のよい駆動を実現できる。さらに、積層圧電体構成では、これらに加えて剛性が大きく、かつ変位を生じさせる力を大きくすることもできるので、比較的重量のある素子でも高精度で駆動することが可能となる。
【００２４】
また、本発明の圧電体アクチュエータは、正の抗電界ＥC2と負の抗電界ＥC1との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、圧電体素子の膜厚方向で、かつ抗電界の絶対値が小さい方向に分極した圧電体素子と、この圧電体素子を膜厚方向に対して直交する方向に変位させて位置制御するための位置制御電圧として、抗電界の絶対値が大きな方向に対しては抗電界の値の０．４以下の電界に相当する電圧に制限して圧電体素子の膜厚方向に印加する位置制御電圧回路を含む制御回路とを有する構成からなる。この構成により、圧電体アクチュエータとして必要な変位量を確保しながら、その劣化も抑制できるので高信頼性の圧電体アクチュエータを実現できる。
【００２５】
また、上記の制御回路には、さらに圧電体素子の分極を回復させるための分極回復電圧を印加する分極回復電圧回路を備えてもよい。この構成により、圧電体アクチュエータを使用中に分極の乱れが生じて変位量の変動が生じたときに分極回復電圧を印加することにより分極を回復させ、変位量の劣化を改善させることができる。
【００２６】
また、本発明の圧電体アクチュエータは、膜厚方向に分極した圧電体素子と、圧電体素子を膜厚方向に対して直交する方向に変位させて位置制御するための位置制御電圧を印加する位置制御電圧回路と、圧電体素子の分極を回復させるための分極回復電圧を印加する分極回復電圧回路と、位置制御電圧回路と分極回復電圧回路とを制御する制御回路とを備える構成からなる。この構成により、対称または非対称なヒステリシス特性を有する圧電体アクチュエータを使用中に分極の乱れが生じて変位量の変動が生じても、分極回復電圧を印加することにより分極を回復させ、変位量の劣化を改善させることができる。
【００２７】
また、上記の圧電体素子としては、正の抗電界ＥC2と負の抗電界ＥC1との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、圧電体素子の膜厚方向で、かつ抗電界の絶対値が小さい方向に分極していてもよい。このような圧電体素子を用いる場合には、使用中における分極の経時的な劣化を小さくできるので、分極回復電圧を印加する間隔を長くすることができる。
【００２８】
また、上記の制御回路には、さらに位置制御電圧回路と分極回復電圧回路とを切り換えるスイッチ回路を備える構成としてもよい。この構成により、圧電体素子に印加する位置制御電圧と分極回復電圧とをスイッチ回路により切り換えて印加できるので、それぞれ個別に最適な電圧を印加して分極回復動作を行わせることができる。さらに、この分極回復電圧は、圧電体アクチュエータを装置に組み込んだ状態で印加することができるので、従来に比べてより高信頼性の装置を実現できる。
【００２９】
また、上記の制御回路には、さらに位置制御電圧に分極回復電圧を重畳する重畳回路を備える構成としてもよい。また、さらに重畳回路から出力される出力電圧をあらかじめ設定した電圧に制限する制限回路を備える構成としてもよい。この構成により、位置制御を行いながら分極回復動作も行うことができる。さらに、分極回復電圧を位置制御電圧に重畳しても、分極回復電圧は常に設定された電圧を上限値として圧電体素子に印加されるので、イオンマイグレーション等のダメージを確実に防止できる。
【００３０】
また、上記の圧電体素子は、第１の導電体と、第２の導電体と、この第１の導電体と第２の導電体とにより挟まれた圧電体薄膜とからなる構成としてもよい。また、第１の導電体と、第２の導電体と、この第１の導電体と第２の導電体とにより挟まれた圧電体薄膜とを２個用いて第２の導電体同士を接着した積層圧電体構成としてもよい。このような構成により、非対称なヒステリシス特性を有する圧電体素子をポーリング処理無しで容易に作製することができ、簡略な製造工程により圧電体アクチュエータを実現できる。さらに、積層圧電体構成とすれば、剛性が大きく、かつ変位を生じさせる力を大きくすることもできるので、比較的重量のある素子でも高精度で駆動することが可能な圧電体アクチュエータを実現できる。
【００３１】
また、上記の圧電体素子は、第１の導電体と、第２の導電体と、この第１の導電体と第２の導電体とにより挟まれた圧電体薄膜とを一対とした構成からなり、それぞれの第１の導電体と、第２の導電体と、この第１の導電体と第２の導電体とにより挟まれた圧電体薄膜とを同一面上で、かつこの同一面に直交する面を基準として鏡面対称に配置した構成としてもよい。さらに、圧電体素子は、第１の導電体と、第２の導電体と、この第１の導電体と第２の導電体とにより挟まれた圧電体薄膜とを２個用いて第２の導電体同士を接着した積層圧電体構成を一対用いてなり、それぞれの積層圧電体構成を同一面上で、かつこの同一面に直交する面を基準として鏡面対称に配置した構成としてもよい。
【００３２】
これらの構成により、圧電体素子で変位させる作動距離をさらに大きくできるだけでなく、同一平面上に一対配置することで水平方向にも高精度で変位させて、例えば位置決め等の動作が可能となる。さらに、積層圧電体構成の場合には、剛性が大きく、かつ変位を生じさせる力を大きくすることもできるので、比較的重量のある素子でも高精度で駆動することが可能となる。
【００３３】
また、本発明のヘッド支持機構は、記録と再生の少なくとも一方を行うヘッドと、ヘッドが搭載されたヘッドスライダと、このヘッドスライダが取り付けられたフレクシャーと、ヘッドスライダに隣接してフレクシャー上に固定された圧電体素子とこの圧電体素子を伸縮させて位置制御する制御回路とを備えた圧電体アクチュエータとを有し、この圧電体アクチュエータが上記に記載の構成からなることを特徴とする。
【００３４】
この構成により、ヘッドの微小位置決めをこの圧電体アクチュエータで行い、そのために必要な変位量を確保しながら、その劣化も抑制できるので高信頼性のヘッド支持機構を実現できる。さらに、圧電体アクチュエータを使用中に分極の乱れが生じて変位量の変動が生じても、分極回復電圧を印加することにより分極を回復させ、変位量の劣化を改善させることもできる。
【００３５】
また、本発明のディスク装置は、ディスクと、このディスクに記録と再生の少なくとも一方を行うヘッドと、ヘッドが搭載されたヘッドスライダと、ヘッドスライダが取り付けられたフレクシャーと、ヘッドスライダに隣接してフレクシャー上に固定された圧電体素子とこの圧電体素子を伸縮させてヘッドを位置制御する制御回路とを備えた圧電体アクチュエータと、フレクシャーを支持するアームと、アームを回転自在に軸支する軸受部と、アームをディスクの半径方向に回動させる回動手段とを有し、圧電体アクチュエータが上記に記載の構成からなることを特徴とする。
【００３６】
この構成により、回動手段によりアームを回動させてヘッドを位置決めするだけでなく、さらに圧電体アクチュエータによりヘッドを高精度で微小に移動させて位置決めすることができるので、ディスクの記録トラックを高密度化して記録容量を大きく増加させることができる。
【００３７】
さらに、ヘッドによりディスクに記録されたサーボ情報を読みだすときに、ディスクの記録トラックの中央位置の出力レベルと、あらかじめ設定された位置制御電圧を圧電体素子に印加したときの出力レベルとの差を検出するレベル検出回路とをさらに備え、出力レベルの差があらかじめ設定されたレベル値以下になったときに制御回路により分極回復電圧を圧電体素子に印加する構成としてもよい。
【００３８】
この構成により、圧電体アクチュエータを駆動してディスク装置を使用している状態で圧電体素子の変位量の変動を検出できるので、変動量があらかじめ設定されたレベル値になったときに分極を回復させるための分極回復電圧を印加することができ、常に一定の変位量を得ることができるので、高精度の微動を確実に行える。
【発明の効果】
【００３９】
以上のように本発明の圧電体アクチュエータの駆動方法は、圧電体素子が、正の抗電界ＥC2と負の抗電界ＥC1との値の絶対値が異なる非対称な分極−電界ヒステリシス特性を有し、圧電体素子の膜厚方向で、かつ抗電界の絶対値が小さい方向に分極しており、この圧電体素子の膜厚方向に対して直交する方向に圧電体素子を変位させて位置制御を行うための位置制御電圧として、抗電界の絶対値が大きな方向に対しては、この抗電界の値の０．４以下の電界に相当する電圧を圧電体素子の膜厚方向に印加する方法からなる。
【００４０】
この駆動方法とすることにより、圧電体素子の変位量の経時変化を小さくできるので、長期間高精度で位置決め等が可能な圧電体アクチュエータを実現できる。
【００４１】
また、位置制御電圧を圧電体素子の膜厚方向に印加して、膜厚方向に対して直交する方向に変位させて位置制御を行うとともに、分極の劣化を回復させる分極回復電圧を位置制御電圧に重畳して印加、位置制御電圧と切り換えて印加、または位置制御電圧を印加しないときに印加することで、位置制御動作中または位置制御動作の中止期間中に分極の劣化を回復させる方法とすることで、圧電体素子を駆動したときに変位量の劣化が生じても、ディスク装置等に圧電体アクチュエータを組み込んだまま圧電体素子の分極の劣化を回復させることができる。
【００４２】
また、このような駆動方法に用いる圧電体アクチュエータを組み込んだヘッド支持機構やディスク装置では、ヘッドをディスクの所定のトラック位置に非常に高精度に位置決めすることができるので、ディスク装置の記録容量を大きく向上できるという効果を奏する。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する図面において、同一要素については同じ符号を付している。
【００４４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態の圧電体アクチュエータの制御回路ブロック図である。圧電体素子１は、第１の導電体３、第２の導電体４およびこれらによって挟まれた圧電体薄膜２から構成されている。なお、第１の導電体３、第２の導電体４および圧電体薄膜２は、スパッタリング等の薄膜技術により形成され、フォトリソとエッチングにより図示するような直方体形状に加工される。この圧電体素子１の寸法は、例えば変位が生じる方向（図１中、Ｙで示す方向）である長さ方向については２ｍｍで、その厚さは約３μｍである。通常、圧電作用を利用するためには圧電体素子１に初期分極を生じさせる必要がある。図１では、分極方向は図中矢印Ｐで示すように厚さ方向である。また、ヒステリシス特性としては、正の抗電界ＥC2の絶対値が負の抗電界ＥC1より小さい特性を有している。
【００４５】
なお、分極ベクトルは必ずしも膜面に完全に垂直である必要はなく、斜めの場合はその垂直成分を考えればよく、平均的に膜厚方向であればよい。すなわち、圧電体薄膜２のドメインがすべて膜厚方向に分極している必要はない。また、圧電体素子１の形状は必ずしも直方体でなくてもよい。例えば、使用する装置の形状に合せて台形状や三角形状等、種々の形状とすればよい。
【００４６】
この圧電体薄膜２を挟む第１の導電体３および第２の導電体４にスイッチ回路８が接続される。入力端子１３から位置制御用信号Ｓ１が位置制御電圧回路１０に入力され、増幅されて位置制御電圧Ｑ１としてスイッチ回路８に出力される。この位置制御電圧Ｑ１および分極回復電圧回路１１からの分極回復電圧Ｑ２がスイッチ回路８により切り換えられて圧電体素子１に印加される。すなわち、圧電体素子１を使用中、初期分極特性に比べて劣化が生じたとき、その劣化を回復するための分極回復電圧Ｑ２が、入力端子９に入力されるスイッチ信号Ｓ２で指令される時間、すなわち分極特性を回復させるために必要な時間（以下、分極回復時間Ｈとよぶ）だけ、スイッチ回路８により圧電体素子１に印加される。さらに、分極回復電圧Ｑ２の上限値は、ダイオード等の制限回路１２により制限されており、これらにより制御回路が構成されている。
【００４７】
なお、図１に示した回路ブロックは、本発明の一例として説明するもので、スイッチ回路８、位置制御電圧回路１０または制限回路１２等については、装置構成に応じて適宜変更することが可能である。例えば、制限回路１２は、分極回復電圧回路１１からの電圧を精度よく制御して出力する場合には、特に不要であり、使用しなくてもよい。
【００４８】
以上の構成により、圧電体素子１には、位置制御電圧Ｑ１と分極回復電圧Ｑ２とがスイッチ回路８の切り換えにより自由に印加できる。位置制御電圧Ｑ１の印加により圧電体素子１はＹ方向に変位するが、本実施の形態ではこの変位動作をアクチュエータとして利用する。すなわち、一方の端部を固定し、他方の端部を実質的に自由端として、この自由端に制御する対象物を固定することにより、対象物の精密な位置決めを行うことができる。
【００４９】
次に、図２、図３を用いて、圧電体素子１に印加する電圧および変位量の劣化を回復させる動作について説明する。図２は、位置制御電圧Ｑ１および分極回復電圧Ｑ２を合成した波形図であり、正の電圧の印加は分極と同一方向の電界を印加する方向である。また、図３（ａ）、図３（ｂ）は、位置制御電圧Ｑ１および分極回復電圧Ｑ２それぞれの波形図である。圧電体素子１の変位量は、圧電体薄膜２に加わる電界強度で決まる。圧電体薄膜２の厚さが一定であれば、電圧と電界とは単純な比例関係にあるので、以下においては電界ではなくそれぞれ位置制御電圧Ｑ１、分極回復電圧Ｑ２として説明する。
【００５０】
この圧電体素子１を使用中に分極特性が劣化した場合、図２に示すように位置制御電圧Ｑ１の限界値Ｄより大きな電圧Ｇをピーク値とする分極回復電圧Ｑ２を分極回復時間Ｈだけ印加すれば、低下した圧電体素子１の分極特性を回復させることができる。この分極回復電圧Ｑ２の値Ｇとしては、対応する抗電界の１倍より大きく、５倍以下とすることが望ましく、１．５倍から２倍程度の範囲が最適値である。すなわち、分極が乱れた状態を回復させるためには、少なくとも抗電界以上の電界をかける必要がある。しかしながら、抗電界以上で大きな電圧をかけすぎると絶縁抵抗が低下していく現象が生じる。このため、このような絶縁抵抗の低下が生じないようにするためには、抗電界の５倍以下とすることが望ましい。特に、確実に分極の劣化を回復させ、かつ絶縁抵抗の低下を生じさせないようにするためには、抗電界の１．５倍から２倍程度の範囲が最も望ましい値である。
【００５１】
分極回復電圧Ｑ２を圧電体素子１に印加するためには、図３（ａ）に示す位置制御電圧Ｑ１を印加中に、図３（ｂ）に示す分極回復電圧Ｑ２を分極回復時間Ｈだけスイッチ回路８で切り換えて圧電体素子１に印加する。この合成の電圧波形が図２に示す電圧波形であり、この電圧が圧電体素子１に印加される。位置制御電圧Ｑ１を印加して圧電体アクチュエータを作動させているときに変位量が劣化した場合、分極回復電圧Ｑ２を分極回復時間Ｈだけ印加することで変位量の回復が可能となる。
【００５２】
この分極回復電圧Ｑ２の印加方法としては、圧電体アクチュエータを一定時間作動させるごとに定期的に印加するようにしてもよい。または、圧電体アクチュエータに一定の変位量を生じさせる電圧を印加して、例えば磁気ヘッドで磁気ディスクのサーボ信号を読み取り、そのサーボ信号レベルがある閾値以下であるかどうかを検出する検出手段を設け、閾値以下であれば劣化していると判断して印加する方法等、圧電体アクチュエータを機器に取り付けた状態で分極回復電圧Ｑ２を印加できれば特に制約はない。
【００５３】
なお、圧電体アクチュエータが位置制御作動していないときに、分極回復電圧Ｑ２を印加して分極を回復させることもできる。
【００５４】
さらに、本実施の形態では一層構造の圧電体アクチュエータについて述べたが、圧電体素子をさらに積層した積層構造の圧電体アクチュエータとしてもよい。積層することで、剛性が高まるだけでなく変位を生じさせる力も大きくすることが可能となり、比較的重量のある対象物についても高精度で位置決めすることができる。
【００５５】
図４は、本実施の形態の変形例の圧電体アクチュエータであり、圧電体素子を二層積層した構造の圧電体アクチュエータの制御回路ブロック図を示す。第一層の圧電体素子２６は、第１の導電体２８と第２の導電体２９と、これらで挟まれた圧電体薄膜３０とからなる。また、第二層の圧電体素子２７は、第１の導電体３１と第２の導電体３２と、これらによって挟まれた圧電体薄膜３３からなる。これら第一層の圧電体素子２６、第二層の圧電体素子２７のそれぞれの分極方向Ｐが反対向きとなるようにして接着層５０で接着され、積層圧電体構成とされている。この積層圧電体構成を、以下では積層圧電体素子６０とする。このようにして構成された積層圧電体素子６０の第１の導電体２８、３１と、第２の導電体２９、３２とをそれぞれ結合し、それらを制御回路に接続する。制御回路の構成は図１に示した構成と同じであり、同じ要素には同じ符号を付しているので説明は省略する。このように構成することにより、第一層の圧電体素子２６と第二層の圧電体素子２７とのそれぞれについては、図１に示した圧電体素子１と同様な位置制御電圧Ｑ１と分極回復電圧Ｑ２とを印加でき、位置制御動作と分極回復動作を行うことができる。
【００５６】
なお、本実施の形態では、スイッチ回路８により位置制御電圧Ｑ１と分極回復電圧Ｑ２とを切り換えたが、本発明はこれに限定されない。例えば、位置制御電圧Ｑ１に分極回復電圧Ｑ２を重畳させる重畳回路を設け、この重畳回路で重畳した電圧を圧電体素子に印加してもよい。さらに、重畳した電圧があらかじめ設定した電圧以上になれば、制限回路１２でその設定した電圧に制限して圧電体素子１に印加するようにしてもよい。また、位置制御電圧Ｑ１を印加せず、圧電体素子１を作動させていないときに分極回復電圧Ｑ２を印加する方法でもよい。
【００５７】
（第２の実施の形態）
図５は、本発明の第２の実施の形態の圧電体アクチュエータおよびこの圧電体アクチュエータを搭載したヘッド支持機構をディスク装置に応用した例を示す主要部の斜視図である。このディスク装置は、従来のＶＣＭからなるアクチュエータに、さらに本発明の圧電体アクチュエータを付加した２段アクチュエータ構成であることが特徴である。
【００５８】
ヘッド支持機構１００は、比較的剛性の低いサスペンション１０４、板バネ部１０５、比較的剛性の高いアーム１０６、フレクシャー１０３、このフレクシャー１０３上でディスク２００に対向する面に設けられたヘッドスライダ１０２、このヘッドスライダ１０２に搭載されたヘッド（図示せず）およびフレクシャー１０３上に接着固定された圧電体素子１０８から構成されている。なお、フレクシャー１０３は、その一端部がサスペンション１０４に固着されている。サスペンション１０４は比較的剛性が低く設計されており、その他方の端部は板バネ部１０５を構成し、この板バネ部１０５がアーム１０６に固定されている。さらに、アーム１０６は、軸受部１１０で回転自在に軸支されている。アーム１０６に取り付けられたボイスコイル１１２と図示しない磁石とにより、ＶＣＭを構成している。ヘッド支持機構１００は、このＶＣＭによりディスク２００面に平行な方向に所定の角度範囲で回動することができる。
【００５９】
さらに、ヘッドスライダ１０２に搭載されたヘッドをディスク２００の所定のトラック位置に高精度に位置決めするために、圧電体素子１０８が駆動される。すなわち、このヘッド支持機構１００はＶＣＭで粗く位置決めし、圧電体素子１０８を含む圧電体アクチュエータにより微調整する２段アクチュエータ構成である。
【００６０】
以下、ディスク装置の動作について説明する。ディスク２００は回転駆動手段２２０によって所定の回転速度で回転する。ディスク装置の記録再生時には、ディスク２００の回転に伴い生じる空気流による浮揚力と、ヘッドスライダ１０２をディスク２００面側へ付勢する付勢力との力の釣り合いにより、ヘッドスライダ１０２は一定の浮上量で浮上し、ヘッドはこの一定の浮上状態で記録再生を行う。なお、ディスク２００面側へヘッドスライダ１０２を付勢する付勢力は、ヘッド支持機構１００の板バネ部１０５により主として加えられる。
【００６１】
このような浮上状態で記録再生を行うが、所定のトラック位置にヘッドを位置決めするために、アーム１０６がＶＣＭにより軸受部１１０を中心として回動する。従来のディスク装置では、このような位置決め機構のみで対応しているが、さらに高密度記録を行うために圧電体素子１０８で非常に高精度の微調整を行う。
【００６２】
図６に、この圧電体素子１０８近傍部分の平面形状と、Ｘ−Ｘ線に沿った断面形状を示す。フレクシャー１０３上に、一対の圧電体素子１０８Ａ、１０８Ｂがサスペンション１０４の長手方向の中心線Ｙ−Ｙ線に対して対称な位置に接着層１０７で接着固定されている。それぞれの圧電体素子１０８Ａ、１０８ＢはＹ−Ｙ線、すなわち圧電体素子１０８Ａ、１０８Ｂが配置されている同一面に直交する面を基準として鏡面対称な形状であり、その断面構造も同じとしてある。
【００６３】
すなわち、圧電体薄膜１０８２を挟むように第１の導電体１０８３と第２の導電体１０８４とが形成され、これらにより圧電体素子１０８Ａ、１０８Ｂがそれぞれ構成される。なお、これらの圧電体素子１０８Ａ、１０８Ｂの表面には絶縁性の保護樹脂膜を形成する場合もある。それぞれの圧電体素子１０８Ａ、１０８Ｂの第１の導電体１０８３および第２の導電体１０８４は、フレクシャー１０３の電極パッド１０３Ａとそれぞれワイヤリード１０９で接続されている。電極パッド１０３Ａからはディスク装置に設けられた圧電体素子１０８Ａ、１０８Ｂを駆動するための制御回路（図示せず）に接続される圧電体電極配線１０３Ｂがフレクシャー１０３上に形成されている。また、ヘッドスライダ１０２に搭載されたヘッド（図示せず）とディスク装置の制御部（図示せず）とを接続するためのヘッド電極配線１０３Ｃが一対の圧電体素子１０８Ａ、１０８Ｂの中央部のフレクシャー１０３上に形成されている。なお、制御回路はディスク装置を制御する制御部と一体的に構成してもよいし、別々に構成してもよい。
【００６４】
ヘッドを所定のトラック位置に高精度に微調整する場合には、以下のようにする。図６（ａ）に示すように、例えば一方の圧電体素子１０８Ａが矢印Ｍの方向に変位し、他方の圧電体素子１０８Ｂが矢印Ｋの方向に変位するように、それぞれの圧電体素子１０８Ａ、１０８Ｂに電圧を印加する。この結果、それぞれの圧電体素子１０８Ａ、１０８Ｂの変位の合成として、ヘッドを矢印Ｃの方向に変位させることができる。また、矢印Ｃと逆方向にヘッドを変位させる場合には、圧電体素子１０８Ａ、１０８Ｂに上記と逆の電圧を印加すればよい。これにより、ディスク２００の記録密度を高めるためにトラックピッチを微細化しても、この圧電体素子１０８を用いることにより高精度でかつ高速に位置決めできるようになる。
【００６５】
次に、この圧電体アクチュエータの制御方式について、図７を用いて説明する。図７は、圧電体素子１０８を駆動するための駆動回路ブロック図である。ディスク２００に記録されたサーボ信号をヘッド１０１により検出して信号増幅器４０によって増幅する。この信号を検出手段であるレベル検出回路４１に入力して、出力レベルの差を比較することによって、変位の経時変化の量を判定する。すなわち、ヘッド１０１がディスク２００のトラックの中央部にある場合の出力レベルと、ある一定の電圧を圧電体素子１０８Ａ、１０８Ｂに印加してトラックの中央位置からずれたときの出力レベルとの差を求める。この出力レベルの差があらかじめ設定したレベル差以下になったと判定すれば、スイッチ信号発生器４２からスイッチ信号を発生させてスイッチ回路８Ａ、８Ｂに入力する。このスイッチ信号により、スイッチ回路８Ａ、８Ｂからは分極回復電圧Ｑ２が圧電体素子１０８Ａ、１０８Ｂに一定時間入力される。なお、ヘッド１０１により検出した信号はディスク装置の信号処理回路４５にも送られ、サーボ情報やデータの読み取りの処理も行われる。
【００６６】
一方、ヘッド１０１の位置決めは、入力端子１３から入力された位置制御用信号Ｓ２を位置制御電圧回路１０で増幅する。圧電体素子１０８Ａには、スイッチ回路８Ａを介して増幅された位置制御電圧Ｑ１が印加され、もう一方の圧電体素子１０８Ｂには、位相反転回路４３に入力されて反転された電圧−Ｑ１がスイッチ回路８Ｂを介して印加される。また、制限回路１２Ａ、１２Ｂは分極回復電圧Ｑ２の最大電圧を正の抗電界ＥC2に対して一定のレベルになるように制限する。これにより圧電体アクチュエータの制御回路が構成される。
【００６７】
以下、この圧電体アクチュエータの動作について説明する。通常動作時には、ＶＣＭによりディスク２００の所定のトラック位置近傍にヘッド１０１を位置決めし、さらに入力端子１３から入力された位置制御用信号Ｓ２が位置制御電圧回路１０で増幅され、一方の圧電体素子１０８Ａにはそのままの電圧、もう一方の圧電体素子１０８Ｂには反転した電圧が印加される。この電圧により、圧電体素子１０８Ａ、１０８Ｂは上述したような動作を行い、ヘッド１０１を目標のトラック位置に高精度で位置決めする。
【００６８】
次に、圧電体素子１０８Ａ、１０８Ｂの変位量の経時変化については、以下のようにして検出する。トラックに記録されたサーボ情報をヘッドにより読み取るときに、ヘッド１０１がトラック中央位置にあるときの出力レベルと、ある一定の位置制御電圧Ｑ１を印加してヘッド１０１がトラック中央位置からずれたときの出力レベルとをレベル検出回路４１により検出する。サーボ情報の出力は、ディスク２００のトラックの中央部にヘッド１０１が位置するときに最大出力レベルを示す。この状態において、圧電体素子１０８Ａ、１０８Ｂに一定の位置制御電圧Ｑ１を印加すると、ヘッド１０１がトラック中央部からずれるので最大出力レベルに比べて出力レベルが低下する。このヘッド１０１の位置の移動にしたがって変化する出力レベルの差をレベル検出回路４１によって検出する。このように、ヘッド１０１位置をディスク２００に記録されたサーボ信号を利用して把握すれば、位置制御のための位置制御電圧Ｑ１とヘッド１０１の位置変位量との関係を求めることができる。
【００６９】
例えば、圧電体素子１０８に経時的な劣化が生じて、その変位量が減少した場合、圧電体素子１０８に対して一定の位置制御電圧Ｑ１が印加されてもトラック中央部からのずれは小さくなる。したがって、位置制御電圧Ｑ１が印加されて変位したときの出力レベルと最大出力レベルとの差が小さくなる。このような出力レベルの差を図７に示すレベル検出回路４１により求める。この出力レベルの差があらかじめ設定されたレベル値まで減少していると判断した場合には、スイッチ信号発生器４２よりスイッチ信号をスイッチ回路８Ａ、８Ｂに入力する。スイッチ信号が入力されると、その信号情報にもとづき分極回復電圧Ｑ２をあらかじめ設定した時間だけ圧電体素子１０８Ａ、１０８Ｂに印加する。この分極回復電圧Ｑ２の印加により、圧電体素子１０８Ａ、１０８Ｂの分極が初期状態までほぼ回復するので、変位量もほぼ初期の変位量を出力することができる。この分極回復電圧Ｑ２はディスク装置を作動中でも印加できるので、非常に高信頼性の圧電体アクチュエータおよびディスク装置を実現できる。
【００７０】
なお、本実施の形態の圧電体アクチュエータでは、出力レベルの差があらかじめ設定されたレベル値まで減少していることを判断して、分極回復電圧Ｑ２を印加するようにしたが、本発明はこれに限定されない。例えば、６０分ごとに分極回復電圧Ｑ２を印加する方法等でもよい。このような分極回復電圧の印加によっても、確実に初期の分極状態に回復させることができ、変位量の変動も大幅に小さくできる。
【００７１】
また、本実施の形態では一層構成の圧電体素子について説明したが、第１の実施の形態の変形例で説明したような積層圧電体構成からなる積層圧電体素子でも同様な装置構成および駆動方法が適用できる。
【００７２】
さらに、本実施の形態では、ディスクのサーボ情報からヘッドがトラック中央位置にあるときの出力レベルと、ある一定の位置制御電圧Ｑ１を印加して微動したときの出力レベルとをレベル検出回路４１により検出したが、サーボ情報に限定されることはない。
【実施例】
【００７３】
上記の圧電体アクチュエータに用いられる圧電体素子の構造と、その駆動方法による経時変化特性について具体的な実施例をもとに説明する。
【００７４】
（第１の実施例）
本発明の第１の実施例においては、上記の圧電体アクチュエータに用いられる圧電体素子の構造と、それを用いて分極回復電圧を印加しない駆動方法による結果について、単層構造の圧電体素子を例にして説明する。
【００７５】
本実施例における圧電体素子１は、以下のようにして作製した。第１の導電体３として膜厚１００ｎｍの白金（以下、Ｐｔとよぶ）膜、圧電体薄膜２としてスパッタリング法により作製した膜厚３μｍのチタン酸ジルコン酸鉛（以下、ＰＺＴとよぶ）薄膜を用いた。まず（１００）方位を有する酸化マグネシウム（以下、ＭｇＯとよぶ）単結晶基板上に６００℃でＰｔを（１００）配向するように１００ｎｍ成膜する。続いて、ＰＺＴを６００℃にて３μｍ成膜して、（００１）に配向するように形成した。続いて、第２の導電体４として、室温でＰｔを１００ｎｍの厚みに成膜した。その後エッチングにより所定の圧電体形状となるよう加工を行い、さらにその後ＭｇＯ基板をエッチング除去して、図１に示す圧電体素子１を作製した。
【００７６】
このようにして得られたＰＺＴ薄膜をＸ線回折により測定した。その結果、結晶構造はペロブスカイト構造であることが確認された。さらに、この回折プロファイルをもとにしたリートベルト解析を行った結果、ＰＺＴ薄膜のうち９０％以上が（００１）配向、つまりペロブスカイト結晶構造においてｃ軸が膜面に垂直方向を向いていることも確認できた。
【００７７】
なお、図４に示す積層圧電体素子６０を作製する場合には、２枚のＭｇＯ基板上にそれぞれ第１の導電体２８、３１、圧電体薄膜３０、３３および第２の導電体２９、３２を積層して成膜し、これらを接着層５０で接着した後に一方のＭｇＯ基板をエッチング除去する。一方のＭｇＯ基板がエッチング除去されると、他方のＭｇＯ基板上に接着層５０で積層された薄膜構造が露出する。この薄膜にフォトリソ、エッチングを行い、図４に示すようなパターンを形成した後、他方のＭｇＯ基板をエッチング除去すれば、図４に示す積層圧電体素子６０が得られる。
【００７８】
上記のようにして形成した圧電体素子１の分極−電界（Ｐ−Ｅ）ヒステリシス特性を図８（ｂ）に示す。横軸は電界（Ｅ）、縦軸は分極（Ｐ）である。なお、図８（ａ）は、図１に示した圧電体素子１の断面図で、符号Ｐは分極方向を示す。本実施例の圧電体素子１は、第１の導電体３から第２の導電体４方向に分極している。ヒステリシス曲線の横軸（電界軸）との交点の１つである負の抗電界ＥC1は分極方向Ｐの電界とは逆方向で、約−１４０ｋＶ／ｃｍである。また、もう１つの交点である正の抗電界ＥC2は分極方向Ｐの電界と同一方向で、約８０ｋＶ／ｃｍである。これからわかるように、本実施例の圧電体素子１は抗電界の絶対値が小さい方、すなわち正の抗電界ＥC2と同じ方向に分極されている。なお、Ｐr1は残留分極である。
【００７９】
以上説明したように、このようにして作製された圧電体薄膜２はポーリング処理を施さなくても自然に分極が発生し、かつ非対称なヒステリシス特性が得られる。
【００８０】
なお、充分な分極特性が得られないような成膜方法の場合は、ポーリング処理を行い、圧電体を分極させてもよい。さらに、膜の形成方法としては、レーザーアブレーション法やゾルゲル法等を用いることもできる。
【００８１】
このようにして作製した圧電体素子１に位置制御電圧Ｑ１を印加するときの電圧による変位の劣化量の経時変化特性について説明する。図８（ａ）に示す分極方向で、図８（ｂ）に示すような非対称なヒステリシス特性を有する圧電体素子１の場合、特に分極を劣化させる負方向の電界が重要である。図８（ｃ）、図８（ｄ）および図８（ｅ）は、上記の圧電体素子１に対して異なる位置制御電圧Ｑ１を印加する場合のそれぞれの電圧波形図を示す。
【００８２】
図８（ｃ）は、位置制御電圧Ｑ１がＱ１＝９Ｖ、電界では３０ｋＶ／ｃｍであり、負の抗電界ＥC1と正の抗電界ＥC2との中点Ｓを基準としてみると、正の抗電界ＥC2側に３０ｋＶ／ｃｍだけバイアスされた駆動条件である。これを本発明駆動条件１とよぶ。
【００８３】
図８（ｄ）は、Ｑ１＝１６．８Ｖ、電界では５６ｋＶ／ｃｍであり、負の抗電界ＥC1に対して０．４倍の値である。これを本発明駆動条件２とよぶ。
【００８４】
また、図８（ｅ）は、Ｑ１＝２１Ｖ、電界では７０ｋＶ／ｃｍであり、負の抗電界ＥC1に対して０．５倍の値である。これを比較用駆動条件１とよぶ。なお、すべて、周波数は１ｋＨｚで、単純に正弦波を印加した。
【００８５】
さらに、比較用として図９に示す圧電体素子５０についても、同様な信頼性評価を行った。図９（ａ）および図９（ｂ）からもわかるように、この圧電体素子５０は分極方向Ｐが図８の圧電体素子１とは逆方向であるが、ヒステリシス特性は同じである。このような圧電体素子５０に対して、同様に周波数１ｋＨｚ、正弦波の位置制御電圧Ｑ１を印加した。そのときの位置制御電圧Ｑ１はＱ１＝１６．８Ｖ、電界では５６ｋＶ／ｃｍである。これを比較用素子Ａ駆動条件１とよぶ。なお、これらの位置制御電圧Ｑ１の印加において、分極の劣化による変位量劣化は、図８（ａ）に示す圧電体素子１では負の抗電界ＥC1側に印加される電圧が主として影響し、図９（ａ）に示す圧電体素子５０の場合には正の抗電界ＥC2の側に印加される電圧が主として影響する。
【００８６】
上述したそれぞれの駆動条件で位置制御電圧Ｑ１を１０００時間印加したときの変位の劣化量を（表１）に示す。
【００８７】
【表１】
2004180496.tif 000003
【００８８】
（表１）からわかるように、図８（ａ）に示すような分極方向Ｐが正の抗電界ＥC2と同じ方向で、かつ、位置制御電圧Ｑ１が負の抗電界ＥC1の０．４倍の値以下に相当する電圧の場合には、１０００時間後の変位劣化量が１％から３％であり、非常に小さい。特に、本発明駆動条件１では、変位の経時劣化は１％であった。なお、本発明駆動条件１の変位量の変動については、さらに５０００時間まで測定したが、５０００時間経過後でも変位量の変化は１％以下であった。
【００８９】
以下、このような安定な変位量が得られる理由を説明する。図８（ｂ）からわかるように、正の抗電界ＥC2と負の抗電界ＥC1との中央値Ｓの値は、本発明駆動条件１の圧電体素子１では−３０ｋＶ／ｃｍである。したがって、図８（ｃ）の位置制御電圧Ｑ１の場合には、負の抗電界ＥC1側に印加される位置制御電圧Ｑ１は中心値Ｓの電圧よりも小さな電圧しか印加されない。したがって、従来の対称形状のヒステリシス特性を有する圧電体素子と比較すると、本発明駆動条件１の圧電体素子１の場合には見かけ上、正の抗電界ＥC2側に印加される電圧で駆動されていることになる。また、正の抗電界ＥC2の方向に対しては、この正の抗電界ＥC2以上の電圧が印加されても分極が回復する方向であるので、変位劣化は生じない。このように見かけ上、位置制御電圧Ｑ１は正の抗電界ＥC2側に印加される電圧で駆動されるため、分極の乱れが生じ難くなり変位量の経時変化が抑制されたものである。したがって、負の抗電界ＥC1の方向に対しては、中心値Ｓと電界零点０との範囲に相当する電圧を印加する限り、変位量の経時変化をほぼ抑制することができる。本発明駆動条件１の場合、圧電体薄膜２の膜厚が３μｍなので、０Ｖから−９Ｖまでの間の電圧がこのような安定な電圧範囲に相当する。−９Ｖの電圧を印加した場合、変位量は０．３６μｍを得ることができるので充分使用可能である。なお、正の抗電界ＥC2の方向に対しては、正の抗電界ＥC2以上の電圧を印加してもよいので、総合した変位量として約１μｍを得ることは可能である。この電圧の範囲内で位置制御電圧Ｑ１を印加する限り、分極回復電圧Ｑ２を印加する必要はない。
【００９０】
図８（ｄ）に示す本発明駆動条件２の場合には、位置制御電圧Ｑ１において主として分極の劣化をひきおこす電圧は負の抗電界ＥC1側に印加される電圧であり、最大で−１６．８Ｖである。これは、位置制御電圧Ｑ１と負の抗電界ＥC1との比で示すと、Ｑ１／ＥC1＝０．４となる。
【００９１】
これに対して、比較用駆動条件１では、１０００時間後の変位劣化量が１０％となり実用に耐えられないことが見出された。これらの結果から、本実施例の圧電体素子１では、変位劣化量は負方向に印加される位置制御電圧Ｑ１の最大値と負の抗電界ＥC1との比により主として影響されていることが見出された。
【００９２】
また、Ｑ１／ＥC1＝０．４〜０．５の範囲で変位の経時劣化が大きく増加する傾向にあり、Ｑ１／ＥC1≒０．４３で、分極回復処理を行わない場合の実用上の許容値である５％を超えることがわかった。しかし、この値（Ｑ１／ＥC1≒０．４３）は圧電体薄膜の厚さのばらつきまでを考慮すると許容し難く、実用上の許容値である５％を確実に保証するためにはＱ１／ＥC1≦０．４と設定することが必要であることがわかった。すなわち、これらの結果から図８（ａ）に示すような分極方向Ｐと、負の抗電界ＥC1が正の抗電界ＥC2よりも絶対値が大きい非対称なヒステリシス特性を有する圧電体素子１では、Ｑ１／ＥC1≦０．４となるように位置制御電圧Ｑ１を設定することが望ましいことが見出された。なお、上記の条件は分極回復処理を行わない場合であって、分極回復処理を行えばさらに大きな電圧を印加することも可能である。
【００９３】
一方、比較用素子Ａ駆動条件１では、１０００時間後の変位劣化量が２５％になり、比較的大きな劣化を生じることがわかった。これは分極方向が逆であり、この圧電体素子５０の場合に分極劣化に影響する正の抗電界ＥC2との比をとると、Ｑ１／ＥC2＝０．７と大きいことによる。
【００９４】
（第２の実施例）
本発明の第２の実施例においては、第１の実施例で説明した製造方法により作製した圧電体素子１、この圧電体素子１の分極方向を反転させた圧電体素子５０、および対称なヒステリシス特性を有する圧電体素子５５を用いて、分極回復電圧を印加する場合の駆動方法による結果について説明する。
【００９５】
第２の実施例においては、これらの圧電体素子を用いて、位置制御電圧Ｑ１にバイアス電圧を印加する駆動方法と、分極回復電圧Ｑ２を印加する駆動方法による変位の変動量、および高温高湿雰囲気中での絶縁抵抗の経時変化特性を求めた。
【００９６】
圧電体素子１は、第１の実施例と同じ作製条件で、負の抗電界ＥC1が−１４０ｋＶ／ｃｍ、正の抗電界ＥC2が＋８０ｋＶ／ｃｍ、分極方向Ｐは正の抗電界ＥC2と同じ方向である。これを図１０（ａ）および図１０（ｂ）に示すが、これらは図８（ａ）および図８（ｂ）と同じである。
【００９７】
圧電体素子５０は、負の抗電界ＥC1と正の抗電界ＥC2の値が圧電体素子１とそれぞれ同じであるが、分極方向Ｐが負の抗電界ＥC1の方向である。これを図１１（ａ）および図１１（ｂ）に示すが、これらは図９（ａ）および図９（ｂ）と同じである。この圧電体素子５０は、圧電体素子１と同じ製造条件で作製した後、逆方向に分極するような処理を行うことで得た。
【００９８】
また、圧電体素子５５は図１２（ａ）および図１２（ｂ）に示すように、負の抗電界ＥC1と正の抗電界ＥC2の絶対値がほぼ同一で、対称なヒステリシス特性を有し、分極方向Ｐは正の抗電界ＥC2と同じ方向である。この圧電体素子５５については、圧電体素子１と同じ条件で作製後に熱処理して対称なヒステリシス特性とし、その抗電界が８０ｋＶ／ｃｍのものを使用した。
【００９９】
上記の３種類の圧電体素子１、５０、５５を用いて、バイアス電圧を重畳した位置制御電圧Ｑ１を印加する駆動方法および分極回復電圧Ｑ２を印加する駆動方法の効果を求めた。
【０１００】
本発明駆動条件３は圧電体素子１を用いて図１０（ｃ）に示すように、位置制御電圧Ｑ１として第１の実施例と同様に１ｋＨｚの正弦波で、Ｑ１＝±２１Ｖ（±７０ｋＶ／ｃｍ）を印加すると同時に、６０分ごとに１秒間、分極方向Ｐと同一方向に分極回復電圧Ｑ２を印加する駆動方法である。この分極回復電圧Ｑ２は、正の抗電界ＥC2の約１．５倍の値とした。また、分極回復時間Ｈは後述する実験結果（図１４）より１秒間とした。
【０１０１】
比較用駆動条件１は、圧電体素子１を用いて図８（ｅ）に示したような駆動条件としたが、これは圧電体素子１を用いた第１の実施例の駆動条件と全く同じである。
【０１０２】
比較用素子Ａ駆動条件２は、図１１（ａ）および図１１（ｂ）に示す圧電体素子５０を用いて図１１（ｃ）に示す位置制御電圧Ｑ１と分極回復電圧Ｑ２を印加する駆動方法である。この場合の位置制御電圧Ｑ１は１ｋＨｚの正弦波で、Ｑ１＝±２１Ｖ（±７０ｋＶ／ｃｍ）であり、分極回復電圧Ｑ２は負の抗電界ＥC1の約１．５倍の値とした。また、分極回復時間Ｈは同様に１秒間とした。
【０１０３】
また、比較用素子Ｂ駆動条件は、図１２（ａ）および図１２（ｂ）に示す圧電体素子５５を用いて図１２（ｃ）に示す位置制御電圧Ｑ１と分極回復電圧Ｑ２を印加する駆動方法である。なお、この駆動条件は、図１０（ｃ）に示した本発明駆動条件３と同じである。
【０１０４】
さらに、比較用駆動条件２は、図１３（ａ）および図１３（ｂ）に示す圧電体素子１を用いて図１３（ｃ）に示すように、比較用駆動条件１と同様な１ｋＨｚの正弦波、Ｑ１＝±２１Ｖ（±７０ｋＶ／ｃｍ）の電圧に加えて、さらに＋２１Ｖ（＋７０ｋＶ／ｃｍ）のＤＣバイアス電圧Ｗを重畳した電圧を位置制御電圧Ｑ１として印加する駆動方法である。したがって、この場合の駆動条件においては、圧電体素子１には分極方向Ｐを劣化させるような逆方向の電界は印加されない。
【０１０５】
これらの位置制御電圧Ｑ１の印加において、分極の劣化は主として分極方向と逆方向の抗電界側に加えられる電圧により生じる。
【０１０６】
上記の５つの駆動条件について経時変化による変位劣化量を求めたが、最初に分極回復時間Ｈによる分極回復効果について説明する。図１４は、本発明駆動条件３の駆動方法において、分極回復時間Ｈによる分極の回復効果を求めた結果を示す図である。なお、図１４において、分極回復時間Ｈとは所定の分極回復電圧Ｑ２を印加する時間である。また、分極回復率とは、図１０（ｃ）に示すような位置制御電圧Ｑ１を６０分印加したときの分極劣化量に対して、分極回復電圧Ｑ２を印加してこの分極劣化量が回復する割合を百分率で表示したものである。例えば、位置制御電圧Ｑ１を６０分印加することで初期状態から３０％劣化した場合に、分極回復電圧Ｑ２を印加して９０％回復すれば、初期状態に対して３％の劣化に抑制できることになる。なお、分極回復電圧Ｑ２は、正の抗電界ＥC2の約１．５倍の値、すなわちＱ２＝＋３６Ｖ（＋１２０ｋＶ／ｃｍ）として、分極回復時間Ｈをかえて分極の回復率を測定した。
【０１０７】
図１４から明らかなように、約０．０１秒で９０％程度、０．１秒で９５％程度、さらに１秒ではほぼ完全に回復している。実用的に許容できる変位の劣化量は５％以下である。本発明駆動条件３の場合、６０分後で、分極回復電圧Ｑ２を印加する直前の変位量が約５％であり、この変位量において分極回復電圧Ｑ２を０．０１秒程度印加すれば変位量を一定時間ごとに回復させることになるので、変位の劣化が蓄積されなくなる。したがって、間欠的に分極回復電圧Ｑ２を印加する場合、０．０１秒以上とすればよいことがわかる。
【０１０８】
一方、分極回復電圧Ｑ２をあまり長く印加し続けると、イオンマイグレーション等による絶縁抵抗の劣化が生じる可能性が大きくなるだけでなく、位置制御を行える時間が短くなり実用上支障が生じる。温度８５℃、湿度８５％の高温高湿雰囲気中で同じ分極回復電圧Ｑ２を印加する実験から、分極回復時間Ｈが７０秒以上では絶縁抵抗の変動が許容値を超える結果が得られた。また、分極回復時間Ｈは、６０秒程度で回復効果が飽和しているので、これ以上長く印加するのは絶縁破壊や絶縁抵抗の劣化を招くため望ましくない。これらの結果から、分極回復時間Ｈは、０．０１秒から６０秒の範囲が望ましく、さらには０．１秒から１０秒の範囲がより望ましい範囲であることが認められた。この結果から、本実施例においては分極回復電圧Ｑ２の分極回復時間Ｈは１秒間とした。
【０１０９】
また、初期状態において±２１Ｖを印加したときの変位量は、圧電体素子１、圧電体素子５０および圧電体素子５５ともに約±０．８μｍであり、ほぼ同等であることを確認した。その後、上記の条件で電圧を印加して、一定時間ごとに変位量の変動を測定した。（表２）は１０００時間後の変位劣化量であり、初期状態に対しての劣化の割合を示している。また、分極回復電圧Ｑ２を印加する本発明駆動条件３、比較用素子Ａ駆動条件２および比較用素子Ｂ駆動条件については、１時間後と１０００時間経過時点においての分極回復電圧Ｑ２印加直前と印加後の変位量も示している。
【０１１０】
【表２】
2004180496.tif 000004
【０１１１】
（表２）からわかるように、比較用駆動条件１では、１時間経過時点で５％劣化し、１０００時間後では１０％の劣化が生じた。実用上の許容限界は５％であるので、この比較用駆動条件１を実用に供することは困難である。
【０１１２】
しかし、本発明駆動条件３では、１時間経過時点において分極回復電圧Ｑ２印加直前では５％劣化しているが、分極回復電圧Ｑ２を印加後では１％の劣化に良化した。さらに、１０００時間経過時点においても、分極回復電圧Ｑ２を印加直前では５％の劣化であり、劣化がほとんど進行していない。また、分極回復電圧Ｑ２を印加後には２％の劣化量となり、良化した。すなわち、本発明駆動条件３では、１０００時間の長期間にわたって２％〜５％の変動に抑制できることがわかった。したがって、一定時間ごとに分極回復電圧Ｑ２を印加して分極回復を行わせることは、変位の経時劣化を防止することに対して大きな効果があることが見出された。本発明駆動条件３の場合には、位置制御電圧Ｑ１が負の最大値となっても負の抗電界ＥC1に比べてまだ充分な余裕を有している。この余裕度の大きいことが分極の劣化を防止することに大きな効果を有していると判断される。また、分極が劣化しても、その劣化の度合いが小さいこと、および正の抗電界ＥC2の絶対値が負の抗電界ＥC1の絶対値に比べて小さいこと等により、分極回復電圧Ｑ２の印加でほぼ初期の分極状態に回復するものである。
【０１１３】
また、比較用駆動条件２では、１時間経過後および１０００時間経過後においても劣化は１％以下で、良好な結果が得られた。この比較用駆動条件２で良好な結果が得られた理由は、位置制御電圧Ｑ１には＋２１ＶのＤＣバイアス電圧Ｗが印加されており、このため分極方向に対して逆方向の電圧が印加されないことによる。
【０１１４】
一方、比較用素子Ａ駆動条件２では、分極回復電圧Ｑ２を印加することにより許容値限界である５％に改善された。この駆動条件の場合には、位置制御電圧Ｑ１の正の最大電圧Ｄは図１１（ｃ）に示すように、正の抗電界ＥC2とほぼ同じ値となる。分極が逆方向であるので、正の抗電界ＥC2と同じ電圧が印加されると分極が乱れやすくなるが、分極回復電圧の印加により変位劣化量が改善されるものである。ただし、負の抗電界ＥC1の絶対値が大きいために、大きな分極回復電圧Ｑ２を印加する必要があるため、回復電圧を印加した際に瞬間的に絶縁破壊が生じる可能性があり、また長期的には絶縁抵抗の劣化が生じやすいので注意が必要である。
【０１１５】
また、比較用素子Ｂ駆動条件については、分極回復電圧Ｑ２を印加することで変位の経時劣化はある程度改善されるが、分極回復電圧Ｑ２を印加する直前での劣化量が大きいので実用上の許容値である５％以下にすることはできなかった。この比較用素子Ｂ駆動条件の圧電体素子５５は、対称形状のヒステリシス特性を有しており、負の抗電界ＥC1および正の抗電界ＥC2がほぼ同じ値をとる。このような特性の圧電体素子５５に位置制御電圧Ｑ１が印加されると、負の最大値Ｆは図１２（ｃ）に示すように、負の抗電界ＥC1に近い値となるため分極の劣化が生じやすくなる。この分極の劣化に対しては、分極回復電圧Ｑ２の印加により回復する。しかし、回復前の変動量は本発明駆動条件３に比べて大きいために、最終的に回復する変位劣化量はやや大きな値となる。
【０１１６】
以上のように、変位の経時変化特性については、本発明駆動条件３と比較用駆動条件２とが非常に良好な結果を示し、、分極回復電圧を印加することで大きな改善効果が得られることが明確になった。一方、比較用素子Ａ駆動条件２と比較用素子Ｂ駆動条件とは、回復電圧印加直前では許容値を超えるが、分極回復電圧を印加すると許容値内となる結果が得られた。したがって、これらの駆動条件の場合、位置制御電圧Ｑ１を６０分印加するのではなく、５％までの劣化が生じる時間に制限して分極回復電圧Ｑ２を印加するようにすればよい。
【０１１７】
次に、本発明駆動条件３、比較用駆動条件２および比較的変位の経時劣化が小さい比較用駆動条件１について、温度８５℃、湿度８５％の高温高湿雰囲気中で同様な電圧を印加して、絶縁抵抗の変動を測定した。作製した圧電体素子１の初期の絶縁抵抗は３試料ともに約１０ＧΩであり、これが１ＭΩ以下に劣化する時点を絶縁不良と定義して累計故障率を求めた。この結果を（表３）に示す。
【０１１８】
【表３】
2004180496.tif 000005
【０１１９】
（表３）からわかるように、比較用駆動条件１および本発明駆動条件３では１０００時間経過後でも累計故障率は０％となり、良好な結果が得られた。しかし、比較用駆動条件２では１０時間経過時点で７０％、１００時間で１００％の累計故障率となった。比較用駆動条件２の累計故障率が非常に大きくなったのは、＋２１ＶのＤＣバイアス電圧Ｗを印加しているために、イオンマイグレーションが促進されて圧電体薄膜２にダメージが発生したためである。
【０１２０】
なお、比較用素子Ａ駆動条件の場合、分極回復電圧が大きいために、一部の試料は回復電圧印加時に瞬間的に絶縁破壊を生じるものや、やや絶縁抵抗の劣化が生じるものが見出された。しかし、このような瞬間的な絶縁破壊が生じなかった試料に関しては、絶縁抵抗の劣化は許容限界以内であった。
【０１２１】
これらの結果から、長期間にわたる変位量の安定性に対しては分極回復電圧を印加する駆動方法が有効であることが明確になった。さらに、高温高湿雰囲気下における絶縁抵抗の安定性も得るためには、本発明駆動条件３が最も有効な駆動方法であることが見出された。
【０１２２】
以上の結果から、本発明駆動条件３のように正の抗電界ＥC2が負の抗電界ＥC1より小さいＰ−Ｅヒステリシス曲線を有する圧電体素子１を用いて、所定時間ごとに分極回復電圧Ｑ２を印加することで、長時間安定な作動を行う圧電体アクチュエータを実現できる。
【０１２３】
なお、本実施例においては、圧電体素子として負の抗電界ＥC1＝−１４０ｋＶ／ｃｍと正の抗電界ＥC2＝８０ｋＶ／ｃｍの圧電体素子の場合について説明したが、本発明はこれに限定されない。正の抗電界ＥC2と負の抗電界ＥC1とが異なる値をとり、抗電界の絶対値が小さい方に分極方向Ｐを有する圧電体薄膜であれば同様な効果が得られる。
【０１２４】
このように、本発明は圧電体アクチュエータの使用中に適当なタイミングで分極回復電圧Ｑ２を印加することで、圧電体の分極をほぼ初期状態にもどしながらアクチュエータ動作をさせる駆動方法である。この分極回復のための駆動方法は、圧電体アクチュエータ使用中に発生する小さな分極の劣化を定期的または間欠的に回復させる方法である。従来の分極処理工程が、高温、高電界、長時間等の条件を必要とするのに対して、極めて簡単な条件で、かつ装置に組み込んだ状態で行うことができる。また、この圧電体アクチュエータを、例えばディスク装置に設置すれば、アクチュエータとして作動させながら定期的に分極回復電圧を印加して変位量を回復させることができる。
【０１２５】
なお、本実施例では、６０分ごとに１秒間一定電圧の分極回復電圧を印加したが、分極回復電圧は一定でなくてもよい。例えば、変動値に応じて分極回復電圧を大きくしていくことで、分極を回復させてもよい。また、本実施例では、一定時間ごとに分極回復電圧を印加したが、この間隔に限定されることはない。圧電体素子の特性に応じてかえてもよいし、また時間間隔は一定でなくてもよい。
【０１２６】
また、本実施例では、位置制御電圧と分極回復電圧とを切り換えて圧電体素子に印加したが、分極回復電圧を位置制御電圧に重畳する重畳回路を設け、重畳した電圧を分極回復電圧として印加してもよい。例えば、図１５および図１６は、分極回復電圧を位置制御電圧に重畳して印加する場合の例を示している。
【０１２７】
図１５には、電圧Ｖ１とＶ２との間の位置制御電圧Ｑ１を印加して位置制御しながら（領域Ａで示す時間）、分極回復電圧Ｑ２を重畳して分極回復を行う場合（領域Ｂで示す時間）の電圧印加方法を示している。分極回復電圧Ｑ２としては、Ｖ１１−Ｖ１に相当する電圧であり、これを位置制御電圧Ｑ１に重畳して印加する。これにより、位置制御を行いながら分極回復処理も行うことができる。なお、分極回復処理中に位置制御するトラック位置は、領域Ａで制御していた位置とは異なる位置で制御することになる。
【０１２８】
また、図１６は、位置制御電圧Ｑ１に対して、分極回復電圧Ｑ２を連続的に大きくさせていきながら圧電体素子に印加する方法を示す図である。この場合も位置制御するトラック位置は徐々に移動していくが、その移動点において位置制御が可能であり、かつ分極回復処理も並行して行うことができる。
【０１２９】
これらの場合に、分極回復電圧があらかじめ設定された電圧を超える場合には、制限回路が動作してその設定値となるように電圧を制限して印加するようにすることもできる。なお、上記の説明からもわかるように、分極回復電圧を印加して分極を回復させる動作は常温で可能なので、圧電体アクチュエータを装置に組み込んだ状態で回復動作をさせることができる。
【０１３０】
さらに、本実施例では、正の抗電界ＥC2が負の抗電界ＥC1より小さいＰ−Ｅヒステリシス曲線を有し、分極が正方向の場合の圧電体素子を用いたが、本発明はこれに限定されない。すなわち、正の抗電界ＥC2が負の抗電界ＥC1より大きいＰ−Ｅヒステリシス曲線を有する圧電体素子の場合には、負方向の分極を基準として上記と逆方向の電圧を印加すれば同じ効果が得られる。
【０１３１】
また、圧電体アクチュエータを駆動してディスク装置を使用している状態で圧電体素子の変位量の変動を検出することもできるので、変動量があらかじめ設定されたレベル値になったときに分極を回復させるための分極回復電圧を印加することができ、常に一定の変位量を得ることができるので、高精度の微動を確実に行える。
【産業上の利用可能性】
【０１３２】
本発明の圧電アクチュエータの駆動方法は、主として薄膜技術により作製した圧電体素子を用いた圧電体アクチュエータをディスク装置等に搭載した状態で分極特性の劣化を回復させて、長期間安定で、かつ大きな変位を持続的に得ることが可能な圧電体アクチュエータの駆動方法および圧電体アクチュエータを実現できるので、種々の圧電体アクチュエータとしての利用だけでなく、これを用いたヘッド支持機構およびディスク装置分野に有用である。
【図面の簡単な説明】
【０１３３】
【図１】本発明の第１の実施の形態の圧電体アクチュエータの制御回路ブロック図
【図２】同実施の形態の圧電体アクチュエータに印加する位置制御電圧と分極回復電圧の合成の波形図
【図３】（ａ）は同実施の形態の圧電体アクチュエータに印加する位置制御電圧の波形図（ｂ）は同実施の形態の圧電体アクチュエータに印加する分極回復電圧の波形図
【図４】同実施の形態の変形例の圧電体アクチュエータで、圧電体素子を二層積層した構造の圧電体アクチュエータの制御回路ブロック図
【図５】本発明の第２の実施の形態の圧電体アクチュエータ、およびこの圧電体アクチュエータを搭載したヘッド支持機構をディスク装置に応用した例を示す主要部の斜視図
【図６】（ａ）は同実施の形態の圧電体アクチュエータの圧電体素子近傍部分の平面図（ｂ）は、同実施の形態の圧電体アクチュエータのＸ−Ｘ線に沿った断面図
【図７】同実施の形態の圧電体アクチュエータを駆動するための駆動回路ブロック図
【図８】（ａ）は本発明の第１の実施例の圧電体素子１の断面図（ｂ）は同実施例の圧電体素子１のＰ−Ｅヒステリシス特性図（ｃ）は同実施例の圧電体素子１に対して印加する本発明駆動条件１の位置制御電圧の電圧波形図（ｄ）は同実施例の圧電体素子１に対して印加する本発明駆動条件２の位置制御電圧の電圧波形図（ｅ）は同実施例の圧電体素子１に対して印加する比較用駆動条件１の位置制御電圧の電圧波形図
【図９】（ａ）は同実施例における比較用の圧電体素子５０の断面図（ｂ）は同実施例の比較用の圧電体素子５０のＰ−Ｅヒステリシス特性図（ｃ）は同実施例における圧電体素子５０に対して印加する比較用素子Ａ駆動条件１の位置制御電圧の電圧波形図
【図１０】（ａ）は本発明の第２の実施例の圧電体素子１の断面図（ｂ）は同実施例の圧電体素子１のＰ−Ｅヒステリシス特性図（ｃ）は同実施例の圧電体素子１に対して印加する本発明駆動条件３の位置制御電圧と分極回復電圧との合成の電圧波形図
【図１１】（ａ）は同実施例における比較用の圧電体素子５０の断面図（ｂ）は同実施例における比較用の圧電体素子５０のＰ−Ｅヒステリシス特性図（ｃ）は同実施例における圧電体素子５０に対して印加する比較用素子Ａ駆動条件２の位置制御電圧と分極回復電圧との合成の電圧波形図
【図１２】（ａ）は同実施例の比較用の圧電体素子５５の断面図（ｂ）は同実施例の比較用の圧電体素子５５のＰ−Ｅヒステリシス特性図（ｃ）は同実施例における圧電体素子５５に対して印加する比較用素子Ｂ駆動条件の位置制御電圧と分極回復電圧との合成の電圧波形図
【図１３】（ａ）は同実施例の圧電体素子１の断面図（ｂ）は同実施例の圧電体素子１のＰ−Ｅヒステリシス特性図（ｃ）は同実施例の圧電体素子１に対して印加する比較用駆動条件２のバイアス電圧を重畳した位置制御電圧の電圧波形図
【図１４】同実施例において、本発明駆動条件３の駆動方法での分極回復時間による分極回復効果の結果を示す図
【図１５】同実施例において、位置制御電圧を印加して位置制御しながら、分極回復電圧を重畳して分極回復を行う電圧印加方法を示す図
【図１６】同実施例において、位置制御電圧に対して分極回復電圧を連続的に大きくさせていきながら圧電体素子に印加する方法を示す図
【符号の説明】
【０１３４】
１，５０，５５，１０８，１０８Ａ，１０８Ｂ    圧電体素子
２，３０，３３，１０８２    圧電体薄膜
３，２８，３１，１０８３    第１の導電体
４，２９，３２，１０８４    第２の導電体
８，８Ａ，８Ｂ    スイッチ回路
９，１３    入力端子
１０    位置制御電圧回路
１１    分極回復電圧回路
１２，１２Ａ，１２Ｂ    制限回路
２６    第一層の圧電体素子
２７    第二層の圧電体素子
４０    信号増幅器
４１    レベル検出回路
４２    スイッチ信号発生器
４３    位相反転回路
４５    信号処理回路
５０，１０７    接着層
６０    積層圧電体素子
１００    ヘッド支持機構
１０１    ヘッド
１０２    ヘッドスライダ
１０３    フレクシャー
１０３Ａ    電極パッド
１０３Ｂ    圧電体電極配線
１０３Ｃ    ヘッド電極配線
１０４    サスペンション
１０５    板バネ部
１０６    アーム
１０９    ワイヤリード
１１０    軸受部
１１２    ボイスコイル
２００    ディスク
２２０    回転駆動手段
【図１】
2004180496.tif 000006
【図２】
2004180496.tif 000007
【図３】
2004180496.tif 000008
【図４】
2004180496.tif 000009
【図５】
2004180496.tif 000010
【図６】
2004180496.tif 000011
【図７】
2004180496.tif 000012
【図８】
2004180496.tif 000013
【図９】
2004180496.tif 000014
【図１０】
2004180496.tif 000015
【図１１】
2004180496.tif 000016
【図１２】
2004180496.tif 000017
【図１３】
2004180496.tif 000018
【図１４】
2004180496.tif 000019
【図１５】
2004180496.tif 000020
【図１６】
2004180496.tif 000021