(57)【要約】【課題】トリミングを行なうことなく発振周波数を調整することができる電圧制御発振回路（ＶＣＯ）およびそれを内蔵した通信用半導体集積回路を提供する。【解決手段】ＰＬＬ回路を構成するＶＣＯ（電圧制御発振回路）として、複数の容量素子（Ｃ１〜Ｃ３）をスイッチのような選択手段を介して並列に接続し、該選択手段の選択状態に応じて回路の定数（ＬＣ）を変化させて発振周波数を変更可能に構成されたＬＣ共振型発振回路を使用し、ＰＬＬ回路のループフィルタからＶＣＯへ供給される制御電圧と基準となる電圧とを比較する比較回路（５０）と、該比較回路の比較結果に基づいて上記選択手段を制御する信号を生成する周波数調整回路（６０）とを設け、逐次比較で上記選択手段を制御する信号を決定するように構成した。【選択図】    図３
2004159222.tif 000002
【特許請求の範囲】
【請求項１】
インダクタンス素子と容量素子とを有しＬＣ値に応じた周波数で発振する発振回路と、該発振回路の制御電圧と基準となる電圧とを比較する電圧比較回路とを備え、前記発振回路は、並列形態の複数の容量素子と選択用スイッチ手段とを備え前記複数の容量素子のいずれかが前記選択用スイッチ手段により選択的に接続されることによりＬＣ値が変更可能に構成され、前記電圧比較回路の比較結果に応じて前記選択用スイッチ手段が制御されて前記発振回路の発振周波数が調整可能に構成されていることを特徴とする半導体集積回路。
【請求項２】
上記複数の容量素子はそれぞれ２のｍ乗（ｍは正の整数）の重みを有するように形成されていることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
上記複数の容量素子は互いに同一の容量値を有するように形成され、これらの容量素子が２のｍ乗個ずつの組に分割され各組毎に選択用スイッチ手段が設けられていることを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
インダクタンス素子と容量素子とを有しＬＣ値に応じた周波数で発振する発振回路と、該発振回路の発振出力と基準となる周波数信号の周波数を比較する周波数比較回路と、該周波数比較回路の出力によって前記発振回路の発振出力と基準周波数信号の周波数差に相当する電圧を生成し前記発振回路に発振制御電圧として供給するループフィルタと、該ループフィルタから出力される制御電圧と基準となる電圧とを比較する電圧比較回路とを備えたＰＬＬ回路であって、前記発振回路は、並列形態の複数の容量素子と選択用スイッチ手段とを備え前記複数の容量素子のいずれかが前記選択用スイッチ手段により選択的に接続されることによりＬＣ値が変更可能に構成され、前記電圧比較回路の比較結果に応じて前記選択用スイッチ手段が制御されて前記発振回路の発振周波数が調整可能に構成されたＰＬＬ回路を有することを特徴とする半導体集積回路。
【請求項５】
上記複数の容量素子はそれぞれ２のｍ乗（ｍは正の整数）の重みを有するように形成されていることを特徴とする請求項４に記載の半導体集積回路。
【請求項６】
上記複数の容量素子は互いに同一の容量値を有するように形成され、これらの容量素子が２のｍ乗個ずつの組に分割され各組毎に選択用スイッチ手段が設けられていることを特徴とする請求項４に記載の半導体集積回路。
【請求項７】
前記電圧比較回路の比較結果を順次記憶するレジスタを備え、該レジスタの各ビットの信号が前記選択用スイッチ手段に制御信号として供給されるように構成されていることを特徴とする請求項４〜６のいずれかに記載の半導体集積回路。
【請求項８】
前記電圧比較回路と前記レジスタとの間に前記電圧比較回路の出力を伝達または遮断する伝送制御手段が設けられ、該伝送制御手段は電源の立ち上がり時に導通状態にされて前記電圧比較回路の比較結果を前記レジスタに順次記憶させ、通常の発振動作中は遮断状態にされることを特徴とする請求項７に記載の半導体集積回路。
【請求項９】
インダクタンス素子と容量素子とを有しＬＣ値に応じた周波数で発振する発振回路と、該発振回路の発振出力と基準となる周波数信号の周波数を比較する周波数比較回路と、該周波数比較回路の出力によって前記発振回路の発振出力と基準周波数信号の周波数差に相当する電圧を生成し前記発振回路に発振制御電圧として供給するループフィルタと、該ループフィルタから出力される制御電圧と基準となる電圧とを比較する電圧比較回路とを備えたＰＬＬ回路であって、前記発振回路は、並列形態の複数の容量素子と選択用スイッチ手段とを備え前記複数の容量素子のいずれかが前記選択用スイッチ手段により選択的に接続されることによりＬＣ値が変更可能に構成され、前記電圧比較回路の比較結果に応じて前記選択用スイッチ手段が制御されて発振周波数が調整可能に構成されたＰＬＬ回路と、
前記ＰＬＬ回路の出力信号を増幅して出力する電力増幅回路と、
前記電力増幅回路の利得を送信データに応じて制御して前記ＰＬＬ回路の出力信号に変調をかける変調回路と、受信信号を復調する復調回路と、
を有することを特徴とする通信用半導体集積回路。
【請求項１０】
前記電力増幅回路の出力信号を検波する検波回路と、該検波回路の出力と受信信号とを合成して周波数変換した信号を出力するミキサとを有することを特徴とする請求項９に記載の通信用半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発振周波数を調整可能なＶＣＯ（電圧制御発振回路）に適用して有効な技術に関し、例えば一般に無線タグと呼ばれる無線通信機能を有する電子荷札用半導体チップと通信するため通信用半導体集積回路に搭載されるＶＣＯに利用して有効な技術に関する。
【０００２】
【従来の技術】
無線タグや携帯電話機に使用される送信信号の変調や受信信号の復調を行なう高周波用半導体集積回路のような無線通信用デバイスにおいては、受信信号や送信信号と合成される所定の周波数の発振信号を発生するＶＣＯを有するＰＬＬ回路（フェーズ・ロックド・ループ）が用いられている。
【０００３】
このような無線通信に使用されるＶＣＯは所望の周波数範囲で発振しなければならないが、ＶＣＯの発振周波数は製造ばらつきによって所望の周波数範囲からずれることが多い。そこで、従来はプローブ検査により一つ一つのＶＣＯの周波数を測定し、ＶＣＯを構成する容量素子の容量値を、レーザなどを用いたトリミングにより調整して周波数を合わせ込むことが行なわれていた。しかしながら、かかるトリミングによる調整方法はコストが高くなるという不具合がある。
【０００４】
一方、自走周波数を自動的に調整することができるＰＬＬ回路として、ループフィルタからＶＣＯへ供給される制御電圧と基準となる電圧とを比較する比較回路と該比較回路の比較結果に基づいてトリミングデータを生成する回路を設けた発明がある（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平７−４６１２３号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記先願発明は、トリミングデータによりＶＣＯへ入力される電流を変化させることでＶＣＯの発振周波数を調整するようにしたものである。そのため、上記先願発明のように、電流を変化させることでＶＣＯの発振周波数を調整する方式にあっては、消費電流のばらつきが大きくなりすぎるという不具合がある。
【０００７】
この発明の目的は、トリミングを行なうことなく発振周波数を調整することができる電圧制御発振回路（ＶＣＯ）およびそれを内蔵した通信用半導体集積回路を提供することにある。
【０００８】
この発明の他の目的は、発振周波数の調整に伴う電流の変化が少ない電圧制御発振回路（ＶＣＯ）およびそれを内蔵した通信用半導体集積回路を提供することにある。
【０００９】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１１】
すなわち、ＰＬＬ回路を構成するＶＣＯ（電圧制御発振回路）として複数の容量素子をスイッチのような選択手段を介して並列に接続し、該選択手段の選択状態に応じて回路の定数（ＬＣ）を変化させて発振周波数を変更可能に構成されたＬＣ共振型発振回路を使用し、ＰＬＬ回路のループフィルタからＶＣＯへ供給される制御電圧と基準となる電圧とを比較する比較回路と、該比較回路の比較結果に基づいて上記選択手段を制御する信号を生成する周波数調整回路とを設け、逐次比較で上記選択手段を制御する信号を決定するように構成したものである。
【００１２】
ＬＣ共振型発振回路においては、ＬＣ共振回路を構成するインダクタ（Ｌ）や容量等の製造ばらつきによって発振周波数がばらつくことがあるが、上記した手段によれば、プローブを用いたトリミングによるＶＣＯの周波数調整が不要となりコストダウンが可能になるとともに、ＬＣ共振回路を構成する容量値を変化させて発振周波数を段階的に調整することができるため、発振周波数を調整するために電流を変化させる必要がなくなる。これにより、発振回路での消費電流のばらつきが大きくなりすぎるのを回避することができる。
【００１３】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
【００１４】
図１は、本発明を適用したＶＣＯ（電圧制御発振回路）の具体的な回路の一実施例を示す。
【００１５】
この実施例の発振回路はインダクタンス素子（Ｌ）と容量素子（Ｃ）とを有しＬＣ値によって周波数が決定されるＬＣ共振型発振回路であり、互いにベースとコレクタとが容量Ｃ２１，Ｃ２２を介して交差結合された一対のＮＰＮバイポーラ・トランジスタＱ１，Ｑ２と、該トランジスタＱ１，Ｑ２のエミッタと接地点ＧＮＤとの間に接続された定電流源Ｉｃ１，Ｉｃ２と、各トランジスタＱ１，Ｑ２のコレクタと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタ（コイル）Ｌ１，Ｌ２と、上記トランジスタＱ１，Ｑ２のコレクタ端子間に直列に接続された容量Ｃ１１−抵抗Ｒ１−Ｒ２−容量Ｃ１２と、容量Ｃ１１と抵抗Ｒ１の接続ノードＮ１と接地点との間に接続されたバラクタ・ダイオードＤｖ１と、抵抗Ｒ２と容量Ｃ１２の接続ノードＮ２と接地点との間に接続されたバラクタ・ダイオードＤｖ２と、トランジスタＱ１，Ｑ２のコレクタ端子間に接続された可変容量回路１００とから構成されている。尚、トランジスタＱ１，Ｑ２のベースには、バイアスを与えるために、抵抗とバイアス電圧Ｖｂｉａｓとが設けられている。
【００１６】
上記定電流源Ｉｃ１とＩｃ２は同一電流値、インダクタＬ１とＬ２、容量Ｃ１１とＣ１２、Ｃ２１とＣ２２、抵抗Ｒ１とＲ２、ダイオードＤｖ１とＤｖ２もそれぞれ同一の値である。この実施例のＶＣＯは、抵抗Ｒ１とＲ２の接続ノードＮ０に印加される発振制御電圧Ｖｔｕｎｅに応じてバラクタ・ダイオードＤｖ１とＤｖ２の容量値が変化されることにより、発振周波数が連続的に変化される。ＶＣＯの発振出力φ０は、トランジスタＱ１，Ｑ２のコレクタとインダクタＬ１，Ｌ２との接続ノードのいずれか一方から取り出すことができるが、両方の接続ノードから差動出力として取り出すことも可能である。
【００１７】
可変容量回路１００は、トランジスタＱ１，Ｑ２のコレクタ間に、直列形態の容量およびスイッチの組が３個並列に接続され、スイッチＳＷ１，ＳＷ２，ＳＷ３のオン・オフ状態に応じてＱ１，Ｑ２のコレクタ間に接続される実質的な容量値が切替え可能に構成されている。容量Ｃ１とＣ２とＣ３の容量値はそれぞれ２のｍ乗（ｍは０，１，２のような正の整数）の重みを有するように設定されており、スイッチＳＷ１〜ＳＷ３のオン・オフ制御信号ＶＢ１〜ＶＢ３の組合せに応じて容量値が８段階で変化されることによって、周波数が段階的に切り替えられる。
【００１８】
特に制限されるものでないが、可変容量回路１００は、図２に示すように、スイッチＳＷ１と直列に１個の容量Ｃ０（例えば３０μＦ）が、スイッチＳＷ２と直列に２個の容量Ｃ０が、さらにスイッチＳＷ３と直列に４個の並列容量Ｃ０が接続された回路とすることができる。このような回路とすることにより、各容量間のばらつきを小さくすることができるとともに、仮に容量がばらついても容量比を一定にすることができる。
【００１９】
次の表１には、上記オン・オフ制御信号ＶＢ１〜ＶＢ３とスイッチＳＷ１〜ＳＷ３のオン・オフ状態と可変容量回路１００の設定容量値との関係が示されている。
【００２０】
【表１】
2004159222.tif 000003
【００２１】
図３は、本発明を適用した発振周波数調整可能なＶＣＯを備えたＰＬＬ回路の具体例を示す。図３において、１０は図１に示されているような構成を有するＶＣＯ（電圧制御発振回路）、また、２０は、分周回路８０を介してＶＣＯ１０の発振信号φｏに対して分周された分周信号と図示しない水晶発振回路のような基準発振回路からの精度の高い基準発振信号φｒｅｆの周波数を比較して周波数差に応じた電圧を出力する周波数比較回路、３０は周波数比較回路２０の出力に応じて動作するチャージポンプ、４０はループフィルタであり、チャージポンプ３０によってループフィルタ４０の容量素子がチャージアップまたはディスチャージされて上記ＶＣＯ１０の発振制御電圧Ｖｔｕｎｅが生成されてＶＣＯに供給され、ＶＣＯ１０が所定の周波数で発振動作されるＰＬＬループが構成されている。
【００２２】
なお、上記実施例では、ＶＣＯ１０の発振信号φｏを分周する分周回路を設けてφｏを分周した信号を周波数比較回路２０へフィードバックさせるようにしている。これにより、基準発振信号φｒｅｆとして高い周波数の発振回路を用いる必要がなく、周波数の低い安価な振動子を用いてコストを下げるようにすることができる。しかしながら、ＶＣＯ１０の発振信号φｏを直接周波数比較回路２０へフィードバックさせる様にしても良い。
【００２３】
この実施例のＰＬＬ回路は、図３に示されているように、ループフィルタ４０から出力される発振制御電圧Ｖｔｕｎｅと例えば１．３Ｖのような基準電圧Ｖｒｅｆとを比較する電圧比較回路５０と、該電圧比較回路５０の出力に基づいてＶＣＯ１０の容量切替え用スイッチＳＷ１〜ＳＷ３の制御信号ＶＢ１〜ＶＢ３を出力する周波数調整回路６０と、電圧比較回路５０の出力を周波数調整回路６０に伝達したり遮断したりするスイッチＳＷ０と、該スイッチＳＷ０や上記周波数調整回路６０の動作を制御してＰＬＬループの発振周波数の調整を行なう調整制御回路７０とが設けられている。また、周波数調整回路６０には、ＶＣＯ１０の設定状態を保持するレジスタＲＥＧが設けられている。基準電圧Ｖｒｅｆは、例えば公知のバンドギャップ回路のような定電圧発生回路から与えるようにすることができる。
【００２４】
次に、上記調整制御回路７０による発振周波数の調整手順を説明する。図４には、この発振周波数の調整手順の流れが示されている。
【００２５】
電源電圧投入後、所定のタイミングでＶＣＯの発振周波数の自動調整を開始する。このときＰＬＬは基準電圧ＶｒｅｆでＶＣＯ１０が発振すべき設計値の周波数にセットされ、ＶＣＯは発振を開始し、ＰＬＬはロックアップ過程をたどる。基準電圧Ｖｒｅｆは周波数レンジ「１００」を選択したときのＶＣＯ制御電圧の設計ティピカル値である。このときレジスタＲＥＧは調整制御回路７０によりＰＬＬループの周波数レンジの中間の値「１００」に設定され、ＶＣＯ１０内のスイッチＳＷ２とＳＷ３がオンされて容量Ｃ２とＣ３が接続された状態で発振動作が開始され、次第に周波数が高くなる。そして、ＶＣＯ１０の発振信号φｏの周波数が分周された周波数と基準発振信号φｒｅｆの周波数が一致した時点でＰＬＬループが安定する。
【００２６】
周波数調整回路７０は、ＰＬＬループが安定するタイミングでスイッチＳＷ０をオン状態にさせる。すると、ループフィルタ４０からＶＣＯ１０に供給される制御電圧Ｖｔｕｎｅと基準電圧Ｖｒｅｆとを比較する電圧比較回路５０の出力が周波数調整回路６０に供給されて、電圧比較回路５０の出力に応じてレジスタＲＥＧの最上位ビットが決定される。具体的には、電圧比較回路５０の出力がハイレベルすなわちループフィルタ４０の出力電圧Ｖｔｕｎｅの方が基準電圧Ｖｒｅｆよりも高い時はＶＣＯの発振周波数範囲が設計値よりも低いので、発振周波数範囲を高くする方向に調整するため、最上位ビットを“１”に、また電圧比較回路５０の出力がロウレベルすなわちループフィルタ４０の出力電圧Ｖｔｕｎｅの方が基準電圧Ｖｒｅｆよりも低い時は逆に発振周波数範囲を低くするために最上位ビットを“０”に決定する。
【００２７】
次に、調整制御回路７０は周波数調整回路６０内のレジスタＲＥＧの２ビット目を“１”または“０”に設定してＶＣＯ１０内の可変容量回路１００の容量値を切り替える。すると、それに応じてＶＣＯ１０の周波数レンジが変化し、ループフィルタ４０の出力電圧Ｖｔｕｎｅが変化する。周波数調整回路７０は、周波数レンジ切り替え後発振周波数が安定するタイミングで電圧比較回路５０の出力からレジスタＲＥＧの２ビット目を決定する。具体的には、電圧比較回路５０の出力がハイレベルすなわちループフィルタ４０の出力電圧Ｖｔｕｎｅの方が基準電圧Ｖｒｅｆよりも高い時は２ビット目を“１”に、また電圧比較回路５０の出力がロウレベルすなわちループフィルタ４０の出力電圧Ｖｔｕｎｅの方が基準電圧Ｖｒｅｆよりも低い時は２ビット目を“０”に決定する。
【００２８】
続いて調整制御回路７０は、レジスタＲＥＧの３ビット目を“１”または“０”に設定してＶＣＯ１０内の可変容量回路１００の容量値を切り替える。そして、それに応じてＶＣＯ１０の周波数レンジが変化し、ループフィルタ出力電圧Ｖｔｕｎｅが変化した後、その時の電圧比較回路５０の出力からレジスタＲＥＧの３ビット目（最下位ビット）を決定する。上述のように、この実施例に従うと、電圧比較回路５０の３回の比較動作でレジスタＲＥＧに設定すべき値を決定することができ、この決定によりＰＬＬ回路の発振周波数範囲を所望の周波数範囲がカバーできるように設定することができる。
【００２９】
また、上記のようにして周波数調整回路６０内のレジスタＲＥＧの全ビットが決定されると、周波数調整回路７０はスイッチＳＷ０をオフさせて比較回路５０の出力を遮断して周波数調整処理を終了する。このように、スイッチＳＷ０をオフさせることで通常動作中にレジスタＲＥＧの値が変化して発振周波数が変動するのを回避することができる。また、上記スイッチＳＷ０は、電圧比較回路５０と周波数調整回路６０との間でなくループフィルタ４０と電圧比較回路５０との間に設けることも可能であるが、電圧比較回路５０と周波数調整回路６０との間に設けることにより、スイッチのオン状態とオフ状態とでループフィルタ４０の容量が変化して周波数が相違するのを防止することができる。
【００３０】
次に、上記実施例のＰＬＬ回路を適用したシステムの一例を説明する。
【００３１】
図５は、無線通信機能を有する無線タグと通信するため通信用半導体集積回路及びそれを用いた無線通信システムの構成例を示すブロック図である。
【００３２】
図５において、４００は無線タグと呼ばれる半導体チップ、２１０，２２０は信号電波の送受信用アンテナ、３００はアンテナ２１０，２２０を介して無線タグ４００との間で通信を行なう通信用半導体集積回路、２３０は通信用半導体集積回路３００から出力される送信信号を増幅する高周波電力増幅回路（以下、パワーアンプと称する）、２４０はパワーアンプ２３０からの送信信号をアンテナ端子２２０へまたアンテナ端子２２０で受信した信号を受信入力端子ＲＸへ伝達するサーキュレータである。
【００３３】
通信用半導体集積回路３００とパワーアンプ２３０および通信用半導体集積回路３００を制御する図示しないマイクロプロセッサなどからなるコントローラは、１つのプリント配線基板上に実装されてモジュールなどとして構成される。通信用半導体集積回路３００から出力される送信信号の電力は約１０ｍＷであり、このようなパワーでも通信範囲をカバーできるシステムに使用される場合や通信相手の無線タグ４００が比較的小さなパワーでも受信可能なチップであるような場合には、パワーアンプ２３０を省略することも可能である。
【００３４】
無線タグ４００には、通信用半導体集積回路３００から出力される交流信号をアンテナ２１０で受け、これをダイオードブリッジなどで整流して内部直流電源を生成する電源回路や、ＡＭ変調されている受信信号を検波して動作クロック信号を生成したりする受信回路、ＲＯＭコードなど所定のデータを記憶した内蔵ＲＯＭ、内蔵ＲＯＭから読み出されたデータを例えばＡＭ変調して送信する送信回路、外部からの要求等に応じて内蔵ＲＯＭからデータを読み出す制御や所定の演算処理などを行なったりする論理回路などが内蔵されており、電源回路で整流された電圧を電力として動作し所定のデータを所定の周波数の搬送波に載せて送信するように構成される。アンテナ２１０，２２０は、それぞれ所定のパターンの配線によりチップ上またはプリント配線基板上に形成される。
【００３５】
通信用半導体集積回路３００には、変調回路３１０と復調回路３２０とが搭載され、送信と受信を同時に行なえるように構成されている。特に制限されるものでないが、この実施例では変復調方式としてＡＭ変調（振幅変調）方式が採用されている。このＡＭ変調の搬送波となる２．４ＧＨｚのような信号を生成するため、前記実施例のような構成を有するＰＬＬ回路３３０と該ＰＬＬ回路３３０で生成された搬送波を増幅するパワーアンプ３４０が通信用半導体集積回路３００のチップ上に形成されている。
【００３６】
変調回路３１０は、無線タグ４００において受信信号から１００ｋＨｚのような動作クロックを生成できるようにするため、１００ｋＨｚの変調信号でパワーアンプ３４０の利得を制御することで、２．４ＧＨｚの搬送波が１００ｋＨｚでＡＭ変調された信号が送信用端子ＴＸへ出力されるように構成されている。
【００３７】
通信用半導体集積回路３００には、ＰＬＬ回路３３０に対して供給する１ＭＨｚのような基準発振信号φｒｅｆを生成する基準発振回路３５０、基準発振回路３５０の発振出力を分周して変調回路３１０が必要とする１００ｋＨｚの信号を生成する分周回路３６５、ＰＬＬ回路３３０を制御して発振周波数調整を行なわせるなどチップ内部の動作を制御するシーケンサ３７０、パワーアンプ３４０出力信号と受信信号とをミキシングして所望の周波数に変換した受信信号を生成するミキサＭＩＸ、受信信号を検波増幅してデータを復調する復調回路３２０、復調されたデータを保持する受信レジスタ３９０などが設けられている。
【００３８】
この実施例では、シーケンサ３７０は、外部から入力されるパワーオン信号Ｐ−ＯＮがロウレベルからハイレベルに立ち上がることによってＰＬＬ回路３３０において発振周波数調整を行なわせるシーケンスを開始するように構成されている。つまり、シーケンサ３７０が図３の周波数調整制御回路７０の機能を有するようにされる。
【００３９】
なお、この実施例では、シーケンサ３７０は電源立上がり時にのみＰＬＬ回路３３０における発振周波数調整を行なわせるように構成されているが、タイマや温度センサ等を設けて所定時間毎あるいは所定温度以上になった時などに発振周波数範囲調整を行なわせるように構成しても良い。これにより、温度変化によってＶＣＯの発振周波数範囲が変動してもその修正が可能となる。また、受信レジスタ３９０に保持されたデータは、図示しないマイクロプロセッサなどから供給されるイネーブル信号ＥＮが有効レベルにされ、クロックＣＬＫが入力されることにより、クロックＣＬＫに同期してデータ出力端子ＤＡＴＡよりチップ外部へシリアルに読み出されるように構成されている。
【００４０】
パワーアンプ３４０の出力は振幅レベルが大きいため、送信信号に含まれる１００ｋＨｚの信号は受信系回路にとって大きなノイズ成分となる。そのため、本実施例のように、変調されたパワーアンプ３４０の出力をローカル信号としてミキサＭＩＸに供給することにより、送信信号に含まれる１００ｋＨｚのノイズ成分による影響を復調回路３２０が受けにくくなるという利点がある。
【００４１】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば図１の実施例のＶＣＯにおいては、可変容量回路１００が重み容量を有する３個の容量Ｃ１，Ｃ２，Ｃ３で構成されているものを示したが、これに限定されるものでなく、４個以上の重み容量を有する素子で構成しても良い。
【００４２】
また、これらの容量は図２のように単位容量の素子を並列に接続したものに限定されず、面積が１：２：４：……２ｍの関係にある素子であっても良い。さらに、重み容量Ｃ１，Ｃ２，Ｃ３と直列のスイッチＳＷ１，ＳＷ２，ＳＷ３も３個に限定されず、図２に示されている単位容量Ｃ０毎にスイッチを設けても良い。ただし、この場合には、オン・オフ制御信号ＶＢ１〜ＶＢ３をデコードするデコーダを設けてオンさせるスイッチの数を変えて接続される容量値を変えるような制御が必要である。
【００４３】
また、図５応用システムでは、実施例のＰＬＬ回路を内蔵した半導体集積回路３００から通信相手の無線タグ４００へはデータを送らずに無線タグからのデータを一方通行で受信するように構成されている場合を説明したが、双方向のデータ通信を行なうように通信用半導体集積回路３００および無線タグ４００を構成することも可能である。
【００４４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である商品等に付される無線タグと通信を行なう通信用半導体集積回路に適用した場合について説明したが、本発明はそれに限定されるものでなく、電子キーに内蔵されキー穴に挿入されたときにキーコードを出力するチップと通信を行なう通信用半導体集積回路や携帯電話機のような無線通信システムに使用される通信用半導体集積回路などＶＣＯを内蔵する半導体集積回路に広く利用することができる。
【００４５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００４６】
すなわち、本発明に従うと、ＶＣＯを内蔵する半導体集積回路において、プローブを用いたトリミングによるＶＣＯの周波数調整が不要となり、これによりコストダウンが可能になるとともに、ＬＣ共振回路を構成する容量値を変化させて発振周波数を調整することができるため、発振周波数を調整するために電流を変化させる必要がなくなる。その結果、発振回路での消費電流のばらつきを少なくすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用したＶＣＯ（電圧制御発振回路）の具体的な回路の一実施例を示す回路図である。
【図２】実施例のＶＣＯを構成する可変容量回路の詳細な構成例を示す回路図である。
【図３】本発明を適用した発振周波数調整可能なＶＣＯを備えたＰＬＬ回路の具体例を示すブロック図である。
【図４】図３の実施例のＰＬＬ回路における調整制御回路による発振周波数の調整手順の流れを示すフローチャートである。
【図５】実施例のＰＬＬ回路を内蔵した通信用半導体集積回路の一構成例を示すブロック図である。
【符号の説明】
１０    電圧制御発振回路（ＶＣＯ）
２０    周波数比較回路
３０    チャージポンプ
４０    ループフィルタ
５０    電圧比較回路源
１００  可変容量回路
２１０，２２０  送受信用アンテナ
２３０  高周波電力増幅回路
２４０  サーキュレータ
３００  通信用半導体集積回路
３１０  変調回路
３２０  復調回路
３３０  ＰＬＬ回路
３４０  パワーアンプ（電力増幅回路）
３５０  基準発振回路
４００  無線タグ
【図１】
2004159222.tif 000004
【図２】
2004159222.tif 000005
【図３】
2004159222.tif 000006
【図４】
2004159222.tif 000007
【図５】
2004159222.tif 000008