(57)【要約】【課題】半導体基板にピエゾ抵抗素子から構成された圧力検出用のブリッジ回路と抵抗素子から構成された温度検出用のブリッジ回路とを形成してなる圧力検出装置において、温度検出用のブリッジ回路における応力の印加による電位差の変化を極力抑制する。【解決手段】一面にピエゾ抵抗素子５、６、７、８からなる圧力検出用のブリッジ回路が形成された半導体基板１を有するとともに、半導体基板１には抵抗素子９、１０、１１、１２からなる温度検出用のブリッジ回路が形成されてなる圧力検出装置において、温度検出用のブリッジ回路における電源端子に接続される一対の抵抗素子９、１０および接地端子Ｔ２に接続される一対の抵抗素子１１、１２のうち少なくとも一方の一対の抵抗素子は、互いに異なる抵抗種により構成されるとともに同じ導電型を有する。【選択図】        図１
2004257864.tif 000002
【特許請求の範囲】
【請求項１】
一面にピエゾ抵抗素子（５、６、７、８）からなる圧力検出用のブリッジ回路（４０）が形成された半導体基板（１）を有するとともに、前記半導体基板には抵抗素子（９、１０、１１、１２）からなる温度検出用のブリッジ回路（５０）が形成されてなる圧力検出装置において、
前記温度検出用のブリッジ回路における電源端子（Ｔ１）に接続される一対の抵抗素子（９、１０）および接地端子（Ｔ２）に接続される一対の抵抗素子（１１、１２）のうち少なくとも一方の一対の抵抗素子は、互いに異なる抵抗種により構成されるとともに同じ導電型を有するものであることを特徴とする圧力検出装置。
【請求項２】
前記温度検出用のブリッジ回路（５０）における前記電源端子（Ｔ１）に接続される一対の抵抗素子（９、１０）および前記接地端子（Ｔ２）に接続される一対の抵抗素子（１１、１２）の両方の一対の抵抗素子が、それぞれの一対の抵抗素子において一方と他方とで互いに異なる抵抗種により構成されるとともに、前記温度検出用のブリッジ回路における抵抗素子（９〜１２）のすべてが同じ導電型を有するものであることを特徴とする請求項１に記載の圧力検出装置。
【請求項３】
前記温度検出用のブリッジ回路（５０）における前記電源端子（Ｔ１）に接続される一対の抵抗素子（９、１０）および前記接地端子（Ｔ２）に接続される一対の抵抗素子（１１、１２）のうち少なくとも一方の一対の抵抗素子（９、１０）は、第１の分割素子（９ａ、１０ａ）と第２の分割素子（９ｂ、１０ｂ）とに分割されており、
前記分割が行われた一対の抵抗素子における四つの分割素子（９ａ、９ｂ、１０ａ、１０ｂ）は、仮想矩形線の各頂点に位置するとともに、一方の抵抗素子（９）における第１の分割素子（９ａ）と第２の分割素子（９ｂ）とが対角線上に位置し、他方の抵抗素子（１０）における第１の分割素子（１０ａ）と第２の分割素子（１０ｂ）とが対角線上に位置するように、互いに配置されていることを特徴とする請求項１または２に記載の圧力検出装置。
【請求項４】
一面にピエゾ抵抗素子（５、６、７、８）からなる圧力検出用のブリッジ回路（４０）が形成された半導体基板（１）を有するとともに、前記半導体基板には抵抗素子（９、１０、１１、１２）からなる温度検出用のブリッジ回路（５０）が形成されてなる圧力検出装置において、
前記温度検出用のブリッジ回路における電源端子（Ｔ１）に接続される一対の抵抗素子（９、１０）および接地端子（Ｔ２）に接続される一対の抵抗素子（１１、１２）のうち少なくとも一方の一対の抵抗素子（９、１０）は、第１の分割素子（９ａ、１０ａ）と第２の分割素子（９ｂ、１０ｂ）とに分割されており、前記分割が行われた一対の抵抗素子における四つの分割素子（９ａ、９ｂ、１０ａ、１０ｂ）は、仮想矩形線の各頂点に位置するとともに、一方の抵抗素子（９）における第１の分割素子（９ａ）と第２の分割素子（９ｂ）とが対角線上に位置し、他方の抵抗素子（１０）における第１の分割素子（１０ａ）と第２の分割素子（１０ｂ）とが対角線上に位置するように、互いに配置されていることを特徴とする圧力検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板にピエゾ抵抗素子から構成された圧力検出用のブリッジ回路と抵抗素子から構成された温度検出用のブリッジ回路とを形成してなる圧力検出装置に関する。
【０００２】
【従来の技術】
この種の圧力検出装置は、一面にピエゾ抵抗素子からなる圧力検出用のブリッジ回路が形成された半導体基板を有するとともに、この半導体基板には抵抗素子からなる温度検出用のブリッジ回路が形成されてなるものである（例えば、特許文献１、２参照）。
【０００３】
ここで、一般的な温度検出用のブリッジ回路について、図４を参照して説明する。温度検出用のブリッジ回路は、一般に図４に示すように、Ｒ１〜Ｒ４の抵抗値を有する四つの抵抗素子がホイートストンブリッジを構成しているものである。
【０００４】
つまり、電源端子Ｔ１には抵抗素子Ｒ１とＲ２が接続され、接地端子Ｔ２には抵抗素子Ｒ３とＲ４が接続され、抵抗素子Ｒ１とＲ４、Ｒ２とＲ３はそれぞれ中点Ｔ３、Ｔ４にて接続されている。このような回路における温度検出の原理は次の通りである。
【０００５】
このブリッジ回路において、各中点Ｔ３、Ｔ４の電位をＶｔｐ、Ｖｔｍとした場合、Ｖｔｐ＝Ｖｔｍのとき、それぞれの抵抗の関係は、Ｒ１・Ｒ３＝Ｒ２・Ｒ４となる。この式を以下、式１ということにする。
【０００６】
ここで、従来では通常、抵抗Ｒ１とＲ３は互いに同じ抵抗種ａ、抵抗Ｒ２とＲ４は互いに同じもう一つの抵抗種ｂを用いる。二つの抵抗種ａ、ｂは互いに異なる温度特性を有する。つまり、抵抗種が異なることは、一つ抵抗種ａともう一つの抵抗種ｂとでは温度による抵抗変化が異なることを意味する。
【０００７】
そして、例えば室温（例えば、２５℃）で平衡状態すなわちＶｔｐ＝Ｖｔｍを保っていた場合において、より高温の状態になったとき、上記式１の関係は崩れ、Ｖｔｐ≠Ｖｔｍとなり、両中点Ｔ３、Ｔ４間に電位差Ｖｅを生じる。この電位差Ｖｅの温度変化により、温度検出が可能となる。
【０００８】
さらに、圧力検出装置においては、この検出された温度情報を用いて圧力検出回路から出力された圧力情報を補正することにより、温度補償がなされた出力値を得るようにしている。
【０００９】
【特許文献１】
特開平１１−１５３５０３号公報
【００１０】
【特許文献２】
特開平１０−２８１９１２号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、この種の圧力検出装置においては、温度検出用のブリッジ回路における両中点間の電位差Ｖｅが応力によっても生じるため、より温度検出の精度を高めようとした場合には、この応力による電位差Ｖｅが問題となってくる。
【００１２】
上記従来の圧力検出装置においては、温度検出用のブリッジ回路を半導体基板における応力感度の最も鈍感な位置に形成してはいるが、多少なりとも温度検出用のブリッジ回路に応力が印加されることは避けられない。
【００１３】
すると、この応力の印加によって、温度検出用の抵抗素子の抵抗値が変化し、実際には温度が変化していない場合であっても、上記した両中点間の電位差Ｖｅの変化が生じてしまう。
【００１４】
そのため、応力が加わった場合、その電位差Ｖｅは温度変化によるものだけとは言えなくなってしまい、正確な温度検出ができない。その結果、出力値における正確な温度補償が困難となってしまう。
【００１５】
そこで、本発明は上記問題に鑑み、半導体基板にピエゾ抵抗素子から構成された圧力検出用のブリッジ回路と抵抗素子から構成された温度検出用のブリッジ回路とを形成してなる圧力検出装置において、温度検出用のブリッジ回路における応力の印加による電位差の変化を極力抑制することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、一面にピエゾ抵抗素子（５、６、７、８）からなる圧力検出用のブリッジ回路（４０）が形成された半導体基板（１）を有するとともに、半導体基板には抵抗素子（９、１０、１１、１２）からなる温度検出用のブリッジ回路（５０）が形成されてなる圧力検出装置において、温度検出用のブリッジ回路における電源端子（Ｔ１）に接続される一対の抵抗素子（９、１０）および接地端子（Ｔ２）に接続される一対の抵抗素子（１１、１２）のうち少なくとも一方の一対の抵抗素子は、互いに異なる抵抗種により構成されるとともに同じ導電型を有するものであることを特徴としている。
【００１７】
それによれば、温度検出用のブリッジ回路における電源端子に接続される一対の抵抗素子および接地端子に接続される一対の抵抗素子のうち少なくとも一方の一対の抵抗素子が、互いに異なる抵抗種により構成されるため、ブリッジ回路の特性から温度変化による電位差を検出できる。
【００１８】
また、上記少なくとも一方の一対の抵抗素子が互いに同じ導電型を有するものであるため、当該一対の抵抗素子同士では、応力に対する抵抗値変化の方向が同じものにできる。
【００１９】
より具体的に述べると、温度検出用のブリッジ回路における電源端子に接続される一対の抵抗素子をＲ１とＲ２、接地端子に接続される一対の抵抗素子をＲ３とＲ４とする（図４参照）。また、電源端子側の一対の抵抗素子Ｒ１とＲ２について、互いに異なる抵抗種により構成されるとともに同じ導電型を有するものとする。
【００２０】
この場合、温度検出は、上記式１：Ｒ１・Ｒ３＝Ｒ２・Ｒ４の関係に基づいてなされる。つまり、抵抗素子Ｒ１とＲ２とが異なる抵抗種により構成されるため、温度変化が生じたときに当該ブリッジ回路における両中点間に電位差が生じ、その結果、温度を検出できる。
【００２１】
また、電源端子側の一対の抵抗素子Ｒ１とＲ２が互いに同じ導電型であるため、例えば、応力の印加によって電源端子側の一対の抵抗素子Ｒ１とＲ２の抵抗値変化は増加する方向になる。そのため、温度検出用のブリッジ回路に対して応力が印加されたとしても、上記式１全体を見た場合、左辺および右辺とも増加するため、全く等しくなるとは言わないまでも極力平衡状態を維持することができる。
【００２２】
つまり、この場合、電源端子側の一対の抵抗素子Ｒ１とＲ２とに印加された応力は、大幅にキャンセルされる。そして、同様のことが、接地端子に接続される一対の抵抗素子Ｒ３とＲ４についても言える。
【００２３】
このように、本発明によれば、半導体基板に圧力検出用のブリッジ回路と温度検出用のブリッジ回路とを形成してなる圧力検出装置において、温度検出用のブリッジ回路における応力の印加による電位差の変化を極力抑制することができる。
【００２４】
ここで、請求項２に記載の発明では、温度検出用のブリッジ回路（５０）における電源端子（Ｔ１）に接続される一対の抵抗素子（９、１０）および接地端子（Ｔ２）に接続される一対の抵抗素子（１１、１２）の両方の一対の抵抗素子が、それぞれの一対の抵抗素子において一方と他方とで互いに異なる抵抗種により構成されるとともに、温度検出用のブリッジ回路における抵抗素子（９〜１２）のすべてが同じ導電型を有するものであることを特徴としている。
【００２５】
それによれば、温度検出用のブリッジ回路における電源端子に接続される一対の抵抗素子および接地端子に接続される一対の抵抗素子のうちの片方の一対の抵抗素子が、互いに異なる抵抗種により構成されるとともに同じ導電型を有するものである場合に比べて、より高いレベルで請求項１の発明の効果を発揮することができる。
【００２６】
さらに、請求項３に記載の発明では、温度検出用のブリッジ回路（５０）における電源端子（Ｔ１）に接続される一対の抵抗素子（９、１０）および接地端子（Ｔ２）に接続される一対の抵抗素子（１１、１２）のうち少なくとも一方の一対の抵抗素子（９、１０）は、第１の分割素子（９ａ、１０ａ）と第２の分割素子（９ｂ、１０ｂ）とに分割されており、この分割が行われた一対の抵抗素子においては、四つの分割素子（９ａ、９ｂ、１０ａ、１０ｂ）は、仮想矩形線の各頂点に位置するとともに、一方の抵抗素子（９）における第１および第２の分割素子（９ａ、９ｂ）同士が対角線上に位置し、他方の抵抗素子（１０）における第１および第２の分割素子（１０ａ、１０ｂ）同士が対角線上に位置するような関係にて、互いに配置されていることを特徴としている。
【００２７】
それによれば、分割が行われた一対の抵抗素子における各分割素子を、上記したたすき掛けの関係となるように配置することにより、当該一対の抵抗素子の一方と他方とで印加される応力が平均化される。そして、例えば、どちらか一方の抵抗素子に極端に大きな応力が印加されることが抑制される。
【００２８】
そのため、上記分割された一対の抵抗素子同士における応力による抵抗値変化の差も小さくなる。つまり、本発明を採用すれば、温度検出用のブリッジ回路における応力の印加による電位差の変化を極力抑制するためには、好ましい。
【００２９】
また、請求項４に記載の発明では、一面にピエゾ抵抗素子（５、６、７、８）からなる圧力検出用のブリッジ回路（４０）が形成された半導体基板（１）を有するとともに、半導体基板には抵抗素子（９、１０、１１、１２）からなる温度検出用のブリッジ回路（５０）が形成されてなる圧力検出装置において、温度検出用のブリッジ回路における電源端子（Ｔ１）に接続される一対の抵抗素子（９、１０）および接地端子（Ｔ２）に接続される一対の抵抗素子（１１、１２）のうち少なくとも一方の一対の抵抗素子（９、１０）は、第１の分割素子（９ａ、１０ａ）と第２の分割素子（９ｂ、１０ｂ）とに分割されており、この分割が行われた一対の抵抗素子においては、四つの分割素子（９ａ、９ｂ、１０ａ、１０ｂ）は、仮想矩形線の各頂点に位置するとともに、一方の抵抗素子（９）における第１および第２の分割素子（９ａ、９ｂ）同士が対角線上に位置し、他方の抵抗素子（１０）における第１および第２の分割素子（１０ａ、１０ｂ）同士が対角線上に位置するような関係にて、互いに配置されていることを特徴としている。
【００３０】
それによれば、上記請求項３の発明と同様、分割が行われた一対の抵抗素子における各分割素子を、上記したたすき掛けの関係となるように配置することにより、当該一対の抵抗素子の一方と他方とで印加される応力が平均化される。そして、例えば、どちらか一方の抵抗素子に極端に大きな応力が印加されることが抑制される。
【００３１】
そのため、上記分割された一対の抵抗素子同士における応力による抵抗値変化の差も小さくなり、その結果、本発明によっても、温度検出用のブリッジ回路における応力の印加による電位差の変化を極力抑制することができる。
【００３２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００３３】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は、本実施形態に係る圧力検出装置における半導体基板１を示す図であり、図１において上側には半導体基板１の平面を示し、その下にはＹ−Ｙ断面を示す。
【００３４】
半導体基板１は、本実施形態ではシリコン基板であり、この半導体基板１は、表面が（１１０）面をなすＰ型シリコン基板１ａの上にＮ型エピタキシャル層１ｂを成長させたものを使用している。
【００３５】
Ｐ型シリコン基板１ａの中央部には凹部２が形成され、凹部２の底面部２ａにより薄肉部３が形成されるとともにその周囲の四角枠部が厚肉部４となっている。より詳しくは、電気化学ストップエッチング法を用いてＰ型シリコン基板１ａの所定領域をエッチングしてＰＮ接合部にてそのエッチングを停止させることにより凹部２を形成したものである。
【００３６】
半導体基板１の薄肉部３はセンサダイアフラムとなり、この薄肉部３よりなるダイアフラムに圧力が印加されると歪みが生じる。このように、厚肉の半導体基板１の一部領域にダイアフラムとなる薄肉部３が形成されている。
【００３７】
半導体基板１の薄肉部３の表層部すなわち一面には、Ｐ型不純物拡散層よりなるピエゾ抵抗素子５、６、７、８が形成され、当該ピエゾ抵抗素子５〜８による圧力検出用のブリッジ回路からの出力にて圧力を測定することができるようになっている。
【００３８】
また、半導体基板１の厚肉部４の表層部には、Ｐ型不純物拡散層よりなる温度検出用ピエゾ抵抗素子９、１０、１１、１２が形成されており、当該抵抗素子９〜１２による温度検出用のブリッジ回路からの出力にて温度を測定することができるようになっている。また、これら温度検出用ピエゾ抵抗素子９〜１２は、応力に関して一番鈍感な〈１００〉方向に延設されている。
【００３９】
ここで、図２は、半導体基板１における温度検出用ピエゾ抵抗素子９〜１２の配置構成を模式的に示す概略断面図である。図２において、Ｎ型エピタキシャル層１ｂは、素子分離用Ｐ型拡散層２３にて素子分離が行われ、一つの島においてＮ型エピタキシャル層１ｂの表層部には高濃度Ｐ型不純物拡散層よりなるピエゾ抵抗素子（拡散抵抗）１０、１２が形成されている。
【００４０】
一方、他の島においてＮ型エピタキシャル層１ｂの表層部には低濃度Ｐ型不純物拡散層よりなるピエゾ抵抗素子（拡散抵抗）９、１１が形成されている。このように、温度検出用ピエゾ抵抗素子９〜１２は、低濃度Ｐ型不純物拡散層よりなるピエゾ抵抗素子９、１１と高濃度Ｐ型不純物拡散層よりなるピエゾ抵抗素子１０、１２との異なる抵抗種からなる。
【００４１】
そして、各温度検出用ピエゾ抵抗素子９〜１２は、アルミ配線２６、２７、２８により電気的に接続され、温度検出用のブリッジ回路を構成している。なお、Ｎ型エピタキシャル層１ｂの上面は、シリコン酸化膜２９にて覆われ、その上にアルミ配線２６〜２８が配置されるとともに、アルミ配線２６〜２８は保護膜３０にて覆われている。
【００４２】
次に、本圧力検出装置における圧力検出用のブリッジ回路４０を図３に、温度検出用のブリッジ回路５０を図４に示す。
【００４３】
このうち、図３に示す圧力検出用のブリッジ回路４０は、図１のピエゾ抵抗素子５〜８にて構成されている。つまり、検出対象となる圧力の印加に応じてピエゾ抵抗効果によりその抵抗値が変化する感圧抵抗素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４を有して構成されている。
【００４４】
このため、抵抗素子Ｒ１２およびＲ１３の中点電位Ｖｄ１は、該圧力の印加量に応じて低くなり、逆に、抵抗素子Ｒ１１およびＲ１４の中点電位Ｖｄ２は同圧力の印加量に応じて高くなる。そして、これら中点電位の電位差（Ｖｄ２−Ｖｄ１）が、同ブリッジ回路４０によるブリッジ出力として取り出されるようになる。
【００４５】
つまり、圧力検出用のブリッジ回路４０のブリッジ出力が圧力情報Ｄとなる。そして、このブリッジ回路４０による出力電圧Ｄは、上記印加される圧力の他、当該圧力検出装置の温度にも依存したものとなっている。
【００４６】
一方、図４に示す温度検出用のブリッジ回路５０は、図１のピエゾ抵抗素子９〜１２を用いてブリッジ接続されている。つまり、図４に示すように、検出装置自身の温度に応じて抵抗値変化を生じる感温抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４により、ブリッジ回路５０が構成されている。
【００４７】
より詳しくは、図１の温度検出用ピエゾ抵抗素子９（抵抗Ｒ１）、１０（抵抗Ｒ２）、１１（抵抗Ｒ３）、１２（抵抗Ｒ４）の四つがホイートストンブリッジを構成しているものである。
【００４８】
そして、電源端子Ｔ１には抵抗素子９（抵抗Ｒ１）と１０（抵抗Ｒ２）が接続され、接地端子Ｔ２には抵抗素子１１（抵抗Ｒ３）と１２（抵抗Ｒ４）が接続され、抵抗素子９（抵抗）Ｒ１と１２（抵抗Ｒ４）、１０（抵抗Ｒ２）と１１（抵抗Ｒ３）はそれぞれ中点Ｔ３、Ｔ４にて接続されている。
【００４９】
このことから、本実施形態において、各温度検出用ピエゾ抵抗素子９〜１２における抵抗種および導電型の関係について次のことが言える。
【００５０】
温度検出用のブリッジ回路５０における電源端子Ｔ１に接続される一対の抵抗素子９（抵抗Ｒ１）と１０（抵抗Ｒ２）とでは、一方の抵抗素子９（抵抗Ｒ１）が低濃度Ｐ型不純物拡散層よりなり、他方の抵抗素子１０（抵抗Ｒ２）が高濃度Ｐ型不純物拡散層よりなる。
【００５１】
一方、同ブリッジ回路５０における接地端子Ｔ２に接続される一対の抵抗素子１１（抵抗Ｒ３）と１２（抵抗Ｒ４）とでは、一方の抵抗素子１１（抵抗Ｒ３）が低濃度Ｐ型不純物拡散層よりなり、他方の抵抗素子１２（抵抗Ｒ４）が高濃度Ｐ型不純物拡散層よりなる。
【００５２】
このように、本実施形態では、温度検出用のブリッジ回路５０において、電源端子Ｔ１に接続される一対の抵抗素子９、１０および接地端子Ｔ２に接続される一対の抵抗素子１１、１２の両方の一対の抵抗素子が、それぞれの一対の組において一方と他方とで互いに異なる抵抗種により構成されるとともに、すべての抵抗素子９〜１２が同じ導電型を有するものとなっている。
【００５３】
そして、このような温度検出用のブリッジ回路５０においては、抵抗素子９（抵抗Ｒ１）と抵抗素子１０（抵抗Ｒ２）との間に、電源からの電圧Ｖｄｄが印加される。
【００５４】
また、抵抗素子１０（抵抗Ｒ２）と１１（抵抗Ｒ３）との間が出力電圧Ｖｔｍとなり、抵抗素子９（抵抗Ｒ１）と１２（抵抗Ｒ４）との間が出力電圧Ｖｔｐとなる。そして、これら出力電圧ＶｔｍとＶｔｐとの電位差が温度に応じた信号レベルになる。この信号レベル（ブリッジ出力）にて温度を測定することが可能となる。
【００５５】
このように、図４の抵抗素子Ｒ１と抵抗素子Ｒ４との間の中点電位Ｖｔｐと、抵抗素子Ｒ２と抵抗素子Ｒ３との間の中点電位Ｖｔｍとでは、検出装置自身の温度に応じた電位差を生じることとなり、こうした電位差が、同ブリッジ回路５０によるブリッジ出力として取り出されるようになる。つまり、図４の温度検出用のブリッジ回路５０のブリッジ出力が温度情報Ｔとなる。
【００５６】
ここで、圧力検出用のブリッジ回路４０における図１のピエゾ抵抗素子（ゲージ抵抗）５、６、７、８は、応力変化に応じて抵抗値を変化させるが、同時に温度変化に対しても抵抗値を変化させてしまう。一方、温度検出用のブリッジ回路５０においては、図１の抵抗素子９、１０、１１、１２によって温度変化を検出できる。
【００５７】
つまり、本圧力検出装置においては、圧力検出用のブリッジ回路４０から出力された圧力情報Ｄと温度検出用のブリッジ回路５０から出力された温度情報Ｔとを、信号処理回路に取り込み、温度情報Ｔを用いて圧力情報Ｄに補正を加えることにより、温度の影響を受けない応力のみの出力値を得るようにしている。なお、この信号処理の詳細は、上記した特許文献１に記載された方法と同様のものにできる。
【００５８】
また、上記した半導体基板１の構成は、不純物注入や拡散、各種成膜技術、パターニング技術等の公知の半導体製造技術を用いて製造することが可能である。
【００５９】
ところで、本圧力検出装置においては、温度検出用のブリッジ回路５０を半導体基板１における応力感度の最も鈍感な位置に形成してはいるが、多少なりとも温度検出用のブリッジ回路５０に応力が印加されることは避けられない。
【００６０】
そこで、本実施形態では、温度検出用のブリッジ回路における応力の印加による電位差の変化を極力抑制するために、上述したように、同ブリッジ回路５０における電源端子Ｔ１に接続される一対の抵抗素子９、１０および接地端子Ｔ２に接続される一対の抵抗素子１１、１２の両方の一対の抵抗素子を、互いに異なる抵抗種により構成するとともに、四つの抵抗素子９〜１２を同じ導電型を有するものとしている。
【００６１】
それによれば、電源端子Ｔ１に接続される抵抗素子９（抵抗Ｒ１）と１０（抵抗Ｒ２）、および、接地端子Ｔ２に接続される抵抗素子１１（抵抗Ｒ３）と１２（抵抗Ｒ４）が、それぞれの関係において互いに異なる抵抗種により構成されたものとなる。
【００６２】
そのため、上記した式１：Ｒ１・Ｒ３＝Ｒ２・Ｒ４の関係に基づくブリッジ回路５０の特性から温度変化による電位差を検出することができる。つまり、図４において、抵抗素子Ｒ１とＲ２とが異なる抵抗種により構成され、Ｒ３とＲ４が異なる抵抗種により構成されるため、温度変化が生じたときに当該ブリッジ回路５０における両中点Ｔ３、Ｔ４間に電位差が生じ、その結果、温度を検出できる。
【００６３】
また、電源端子Ｔ１に接続される抵抗素子９（抵抗Ｒ１）と１０（抵抗Ｒ２）、および、接地端子Ｔ２に接続される抵抗素子１１（抵抗Ｒ３）と１２（抵抗Ｒ４）が、それぞれの関係において互いに同じ導電型を有するものとなる。
【００６４】
この場合、上記した式１：Ｒ１・Ｒ３＝Ｒ２・Ｒ４の関係に基づけば、例えば、応力の印加によって、すべての抵抗素子Ｒ１〜Ｒ４の抵抗値変化は増加する方向になる。そのため、温度検出用のブリッジ回路に対して応力が印加されたとしても、上記式１全体を見た場合、左辺および右辺とも増加するため、全く等しくなるとは言わないまでも極力平衡状態を維持することができる。
【００６５】
このように、本実施形態によれば、半導体基板１に圧力検出用のブリッジ回路４０と温度検出用のブリッジ回路５０とを形成してなる圧力検出装置において、温度検出用のブリッジ回路５０における応力の印加による電位差の変化を極力抑制することができる。
【００６６】
ところで、本実施形態では、上記した両端子Ｔ１、Ｔ２における一対の抵抗素子が、それぞれの一対の組において一方と他方とで互いに異なる抵抗種により構成されるとともに、すべての抵抗素子９〜１２が同じ導電型を有するものとなっているが、この構成は、あくまで温度検出用のブリッジ回路５０を構成した場合に、温度検出が可能であることが前提であることは言うまでもない。
【００６７】
例えば、同ブリッジ回路５０において、電源端子Ｔ１側において抵抗素子９（抵抗Ｒ１）を低濃度Ｐ型不純物拡散層、抵抗素子１０（抵抗Ｒ２）を高濃度Ｐ型不純物拡散層とし、接地端子Ｔ２側において抵抗素子１１（抵抗Ｒ３）を高濃度Ｐ型不純物拡散層、抵抗素子１２（抵抗Ｒ４）を低濃度Ｐ型不純物拡散層とした場合には、上記式１（Ｒ１・Ｒ３＝Ｒ２・Ｒ４）の関係から温度検出ができなくなる。このような場合は、本発明から明らかに除外されるものである。
【００６８】
なお、本実施形態においては、温度検出用のブリッジ回路５０における電源端子Ｔ１に接続される一対の抵抗素子９（抵抗Ｒ１）と１０（抵抗Ｒ２）のみ、互いに異なる抵抗種により構成されるとともに同じ導電型を有するものとしても良い。
【００６９】
また、温度検出用のブリッジ回路５０における接地端子Ｔ２に接続される一対の抵抗素子１１（抵抗Ｒ３）と１２（抵抗Ｒ４）のみ、互いに異なる抵抗種により構成されるとともに同じ導電型を有するものとしても良い。
【００７０】
これらの場合でも、温度検出用のブリッジ回路５０における電源端子Ｔ１に接続される一対の抵抗素子９、１０および接地端子Ｔ２に接続される一対の抵抗素子１１、１２のうちどちらか一方の一対の抵抗素子が、互いに異なる抵抗種により構成されるため、ブリッジ回路５０の特性から温度変化による電位差を検出できる。
【００７１】
また、どちらか一方の一対の抵抗素子が互いに同じ導電型を有するものであるため、当該一対の抵抗素子同士では、応力に対する抵抗値変化の方向が同じものにできる。
【００７２】
例えば、温度検出用のブリッジ回路５０における電源端子Ｔ１に接続される一対の抵抗素子９（抵抗Ｒ１）と１０（抵抗Ｒ２）について、互いに異なる抵抗種により構成されるとともに同じ導電型を有するものとする。
【００７３】
そのような例としては、同ブリッジ回路５０において、抵抗素子９（抵抗Ｒ１）を低濃度Ｐ型不純物拡散層よりなるものとし、残りの抵抗素子１０（抵抗Ｒ２）、１１（抵抗Ｒ３）、１２（抵抗Ｒ４）を高濃度Ｐ型不純物拡散層とする場合や、抵抗素子９（抵抗Ｒ１）、１１（抵抗Ｒ３）、１２（抵抗Ｒ４）を低濃度Ｐ型不純物拡散層よりなるものとし、残りの抵抗素子１０（抵抗Ｒ２）を高濃度Ｐ型不純物拡散層とする場合等が挙げられる。
【００７４】
このような場合でも、抵抗素子Ｒ１とＲ２とが異なる抵抗種により構成されるため、上記式１：Ｒ１・Ｒ３＝Ｒ２・Ｒ４の関係に基づいて、温度変化が生じたときに当該ブリッジ回路５０における両中点Ｔ３、Ｔ４間に電位差が生じ、その結果、温度を検出できる。
【００７５】
また、電源端子Ｔ１側の一対の抵抗素子Ｒ１とＲ２が互いに同じ導電型であるため、例えば、応力の印加によって電源端子Ｔ１側の一対の抵抗素子Ｒ１とＲ２の抵抗値変化は増加する方向になる。そのため、温度検出用のブリッジ回路５０に対して応力が印加されたとしても、上記式１全体を見た場合、左辺および右辺とも増加するため、上記同様、極力平衡状態を維持することができる。
【００７６】
この場合、電源端子Ｔ１側の一対の抵抗素子Ｒ１とＲ２とに印加された応力は、大幅にキャンセルされる。そして、同様のことが、接地端子Ｔ２に接続される一対の抵抗素子Ｒ３とＲ４についても言える。
【００７７】
このように、温度検出用のブリッジ回路５０において、電源端子Ｔ１に接続される一対の抵抗素子９、１０および接地端子Ｔ２に接続される一対の抵抗素子１１、１２のいずれか一方の一対の抵抗素子を、互いに異なる抵抗種により構成し且つ同じ導電型を有するものとしても、本実施形態の効果が得られる。
【００７８】
なお、本実施形態では、異なる抵抗種として高濃度Ｐ型拡散層と低濃度Ｐ型拡散層とを示したが、これに限定されるものではない。本実施形態の抵抗種および導電型の関係を維持したものであれば、Ｐ−ｗｅｌｌ層やＮ型拡散層のものを採用してもよい。
【００７９】
さらに、図５は、本実施形態における温度検出用のブリッジ回路５０を構成する温度検出用ピエゾ抵抗素子９〜１２の半導体基板１への好ましい配置形態を示す平面図であり、図６は、この図５における温度検出用のブリッジ回路５０の構成図である。
【００８０】
図５、図６では、温度検出用のブリッジ回路５０における各抵抗素子９〜１２のうち電源端子Ｔ１に接続される一対の抵抗素子９（抵抗Ｒ１）、１０（抵抗Ｒ２）について、第１の分割素子９ａ（抵抗Ｒ１ａ）、１０ａ（抵抗Ｒ２ａ）と第２の分割素子９ｂ（抵抗Ｒ１ｂ）、１０ｂ（抵抗２ｂ）とに分割している。なお、図６に示すブリッジ回路５０の検出原理は上記図４と同様である。
【００８１】
この形態は、抵抗素子９については、上記図２における低濃度Ｐ型拡散層を分割して形成し、抵抗素子１０については、上記図２における高濃度Ｐ型拡散層を分割して形成することで可能である。そして、これら分割された分割素子９ａ、９ｂ、１０ａ、１０ｂおよび他の抵抗素子１１、１２の間の接続は、上記と同様、アルミ配線等によって可能である。
【００８２】
そして、図５に示すように、この分割が行われた一対の抵抗素子９、１０においては、四つの分割素子９ａ、９ｂ、１０ａ、１０ｂは、仮想矩形線の各頂点に位置するように配置されている。
【００８３】
それとともに、一方の抵抗素子９における第１の分割素子９ａ（抵抗Ｒ１ａ）および第２の分割素子９ｂ（抵抗Ｒ１ｂ）同士が対角線上に位置し、他方の抵抗素子１０における第１の分割素子１０ａ（抵抗Ｒ２ａ）および第２の分割素子１０ｂ（抵抗Ｒ２ｂ）同士が対角線上に位置している。
【００８４】
つまり、この分割が行われた一対の抵抗素子９、１０の四つの分割素子９ａ、９ｂ、１０ａ、１０ｂにおいては、一方の抵抗素子９における第１および第２の分割素子９ａ、９ｂ同士、他方の抵抗素子１０における第１および第２の分割素子１０ａ、１０ｂ同士が、いわゆる「たすき掛け」の位置関係となるように配置されている。
【００８５】
このようなたすき掛け配置の効果について、図７（ａ）、（ｂ）を参照して述べる。図７（ａ）は一対の抵抗素子９、１０を上記分割素子９ａ、９ｂ、１０ａ、１０ｂとした場合の配置図、図７（ｂ）は図１に示した一対の抵抗素子９、１０の配置図である。なお、図７には、便宜上、識別のためのハッチングが施してある。
【００８６】
まず、図７（ｂ）に示す配置の場合、図中の破線Ａ−Ａの左右の領域で印加される応力が異なる場合は、さほど問題ないが、図中の破線Ｂ−Ｂの上下の領域で印加される応力が異なる場合は問題がある。
【００８７】
例えば、破線Ｂ−Ｂの上側にて応力が大きく、下側にて応力が小さい場合、上側の抵抗素子１０では抵抗値変化が大きく、下側の抵抗素子９では抵抗値変化が小さい。つまり、一対の抵抗素子９（抵抗Ｒ１）と１０（抵抗Ｒ２）とで、応力の偏りが生じやすい。その結果、上記式１：Ｒ１・Ｒ３＝Ｒ２・Ｒ４の関係から応力による電位差の変化が大きくなりやすい。
【００８８】
それに対して、図７（ａ）に示すたすき掛け配置の場合、図中の破線Ａ−Ａの左右の領域で印加される応力が異なる場合はもちろん、図中の破線Ｂ−Ｂの上下の領域で印加される応力が異なる場合であっても、抵抗素子９と抵抗素子１０とを比較した場合には、印加される応力が両者の間で分散され、偏りが生じにくいものとなる。
【００８９】
このように、分割が行われた一対の抵抗素子９、１０における各分割素子９ａ、９ｂ、１０ａ、１０ｂを、上記したたすき掛けの関係となるように配置することにより、当該一対の抵抗素子９、１０における一方の抵抗素子９と他方の抵抗素子１０とで印加される応力が平均化され、例えば、どちらか一方の抵抗素子に極端に大きな応力が印加されることが抑制される。
【００９０】
そのため、上記分割された一対の抵抗素子９、１０同士における応力による抵抗値変化の差も小さくなる。つまり、このようなたすき掛けの配置形態を採用すれば、温度検出用のブリッジ回路５０における応力の印加による電位差の変化を極力抑制するためには、好ましい。
【００９１】
なお、上記例では、温度検出用のブリッジ回路５０における各抵抗素子９〜１２のうち電源端子Ｔ１に接続される一対の抵抗素子９、１０について、分割を行い、各分割素子を上記したたすき掛け配置としたが、さらに、接地端子Ｔ１に接続される一対の抵抗素子１１、１２についても、同様に分割およびたすき掛け配置を行っても同様の効果があることは明らかである。
【図面の簡単な説明】
【図１】本発明の実施形態に係る圧力検出装置における半導体基板を示す図である。
【図２】半導体基板における温度検出用ピエゾ抵抗素子の配置構成を模式的に示す概略断面図である。
【図３】圧力検出用のブリッジ回路の構成図である。
【図４】温度検出用のブリッジ回路の構成図である。
【図５】本発明の実施形態における温度検出用のブリッジ回路を構成する温度検出用ピエゾ抵抗素子の半導体基板への好ましい配置形態を示す平面図である。
【図６】図５に示す形態における温度検出用のブリッジ回路の構成図である。
【図７】図５に示す形態の効果を説明するための図である。
【符号の説明】
１…半導体基板、５、６、７、８…ピエゾ抵抗素子、
９、１０、１１、１２…温度検出用ピエゾ抵抗素子、
９ａ、１０ａ…第１の分割素子、９ｂ、１０ｂ…第２の分割素子、
４０…圧力検出用のブリッジ回路、５０…温度検出用のブリッジ回路、
Ｔ１…温度検出用のブリッジ回路における電源端子、
Ｔ２…温度検出用のブリッジ回路における接地端子。
【図１】
2004257864.tif 000003
【図２】
2004257864.tif 000004
【図３】
2004257864.tif 000005
【図４】
2004257864.tif 000006
【図５】
2004257864.tif 000007
【図６】
2004257864.tif 000008
【図７】
2004257864.tif 000009