(57)【要約】【課題】既存のＣＭＯＳ画像センサより少ないトランジスタと制御線を含みながら、低ノイズリセット動作を実装できる画像センサを提供する。【解決手段】本発明の提供する画像センサは、ピクセルセンサのアレイと、アレイの外の制御回路を含む画像センサである。制御回路は基準信号に制御されるゲートを有する第１のトランジスタと、第１のトランジスタを通る電流をミラーする電流でアレイの制御線（たとえばコラム線）を駆動するように結合する電流ミラー回路とを含む。制御線に結合される各ピクセルセンサは、フォトダイオード、第２のトランジスタ、第３のトランジスタを含む。第２のトランジスタはフォトダイオードのノードに結合するゲートを有し、第３のトランジスタはフォトダイオードのノードに結合する端子と、第２のトランジスタの端子に結合するゲートとを有する。【選択図】図３
2004320760.tif 000002
【特許請求の範囲】
【請求項１】
ピクセルセンサのアレイと、
基準信号に制御されるゲートを備える第１のトランジスタと、該第１のトランジスタを通る電流をミラーするミラー電流で前記アレイの制御線を駆動するように結合される電流ミラー回路と、を備える前記アレイ外部の制御回路と、
を有する画像センサであって、
前記制御線に結合される前記ピクセルセンサのそれぞれが、
フォトダイオードと、
前記フォトダイオードのノードに結合されるゲートを備える第２のトランジスタと、
前記フォトダイオードのノードに結合される端子と、前記第２のトランジスタの端子に結合されるゲートとを備える第３のトランジスタと、を有する、
画像センサ。
【請求項２】
前記制御線に結合する前記ピクセルセンサのそれぞれが、前記ピクセルセンサのうち前記ミラー電流を伝えるピクセルセンサを選択する選択信号を受信する第４のトランジスタをさらに有する、請求項１に記載のセンサ。
【請求項３】
前記制御線がアレイのコラム線であり、前記第４のトランジスタが前記アレイのそれぞれのロー線に結合するゲートを有する、請求項２に記載のセンサ。
【請求項４】
前記制御線に結合される前記ピクセルセンサのそれぞれが、前記制御線と前記第３のトランジスタのゲートの間にある第５のトランジスタをさらに有する、請求項２または３に記載のセンサ。
【請求項５】
前記制御線に結合される前記ピクセルセンサのそれぞれについて、前記第２のトランジスタ、前記第３のトランジスタ、前記第４のトランジスタ、および前記第５のトランジスタだけが前記ピクセルセンサ内にあるトランジスタである、請求項４に記載のセンサ。
【請求項６】
リセット動作の間、前記ピクセルセンサのうち選択されたピクセルセンサ内の第２のトランジスタが、増幅器内の差動ペアとして前記制御回路内の前記第１のトランジスタと共に動作する、請求項１から５に記載のセンサ。
【請求項７】
画像センサのリセット方法であって、
ピクセルセンサのアレイから選択されたピクセルセンサを該アレイの外側の制御回路内の電流ミラー回路に接続するステップと、
前記制御回路内の第１のトランジスタのゲートに基準信号を印加するステップであって、該第１のトランジスタは前記電流ミラー回路が第２のトランジスタを介して駆動するミラー電流を制御し、該第２のトランジスタは前記選択されたピクセルセンサ内のフォトダイオードのノードに結合されるゲートを備える、基準信号を印加するステップと、
第３のトランジスタの第１の端子に電圧を印加するステップであって、該第３のトランジスタは、前記選択されたピクセルセンサ内のフォトダイオードのノードに結合される第２の端子と、前記第２のトランジスタの端子に結合されるゲートとを備え、前記基準信号に従うように前記ノード上の電圧を駆動する、電圧を印加するステップと、
を有する方法。
【請求項８】
前記選択したピクセルセンサを接続するステップが、ロー線上に信号をアサートして前記アレイ内のピクセルセンサのローを選択するステップを有する、請求項７に記載の方法。
【請求項９】
前記基準信号を供給するステップが、前記基準信号の電圧をランプするステップを有する、請求項７または８に記載の方法。
【請求項１０】
前記制御回路内の前記第１のトランジスタと、前記選択されたピクセルセンサ内の前記第２のトランジスタが、増幅器内の差動ペアとして動作する、請求項７、８、９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像センサに関する。より詳細にはＣＭＯＳ画像センサのピクセルセンサに関する。
【背景技術】
【０００２】
電荷結合素子（ＣＣＤ）画像センサと、相補的金属酸化物半導体（ＣＭＯＳ）画像センサは、現在使用されている電子画像センサの２つの主なタイプである。ＣＣＤ画像センサは優れた光感度と高い画質を提供するが、ＣＣＤ画像センサの製造は一般に特別な製造工程を必要とし、このため、ＣＣＤセンサの作成は高価で、関連する回路との集積が難しくなっている。他方、ＣＭＯＳ画像センサは、標準のＣＭＯＳ製造技術を使用して安価に製造でき、他のイメージング機能および非イメージング機能を有する回路ブロックと同じチップ上に容易に集積できる。しかし、ＣＭＯＳ画像センサでは高い光感度と高い画質を達成するのは難しい。
【０００３】
図１は従来のＣＭＯＳ画像センサ１００を示す。ＣＭＯＳ画像センサ１００の中にはピクセルセンサ１２０のアレイ１１０を含む。アレイ１１０の制御線（たとえば行（row）線１１２と列（column）線１１４）は、ピクセルセンサ１２０を、アレイ１１０の外側にある行制御ブロック１３０と列制御ブロック１４０などの制御回路に接続する。一般に、選択信号を行線１１２のうち１つでアサートして、列線１１４を介して読み出すためのピクセルセンサ１１０の行を選択する。図１は、ピクセルセンサ１２０に接続された行線１１２と列線１１４だけを示すが、より一般には、各ピクセルセンサ１２０内の回路は別の制御線にも接続する（図示せず）。
【０００４】
ＣＭＯＳ画像センサ１００での画像の捕捉は一般にリセット動作、集積動作（integration operation）、読みだし動作を含む。リセット動作ではピクセルセンサ１２０内のフォトダイオードのノード上の電圧をリセットする。電圧をリセットした後、集積動作では、フォトダイオードを通る電流を介してノードを部分的に放電する（または充電する）。各フォトダイオードを通る電流は、フォトダイオードの入射光の強度に依存するので、集積動作の終了時におけるピクセルセンサ１２０内のフォトダイオードノードの電圧は、集積動作の間のピクセルセンサ１２０の入射光の強度の積分を示す。読みだし動作ではフォトダイオード電圧をサンプリングまたは測定し、これらの電圧をデジタルピクセル値に変換することができる。
【０００５】
信号ノイズはＣＭＯＳ画像センサ１００の大きな問題であり、特にリセット動作の間では問題である。理想的には、各リセット動作はピクセルセンサのフォトダイオードノードを同じ基準電圧レベルに設定する。特定のピクセルセンサ１２０が異なるリセット動作時に異なるレベルに充電すると、ピクセルセンサから読み出されるピクセル値は画像によって一定ではなくなり、画質が低下する。
【０００６】
図２は、リセット動作の間低いノイズレベルを提供するように設計された従来のピクセルセンサ２００の回路図である。ピクセルセンサ２００はフォトダイオード２１０、ＰＭＯＳトランジスタ２２０、５つのＮＭＯＳトランジスタ２３０、２４０、２５０、２６０、２７０を含む。トランジスタ２２０、２３０、２４０、２５０はリセット回路２８０を形成し、トランジスタ２６０と２７０は読みだし回路２９０を形成する。リセット回路２８０は集積動作の前にフォトダイオード２１０のノードの電圧Ｖｐｄをリセットする役割を果たす。集積動作の間、フォトダイオード２１０の入射光により、電圧Ｖｐｄを、入射光の強度に依存するレベルにプルダウンする電流が生成される。読みだし回路２９０は電圧Ｖｐｄを読みだし、ピクセルの統合された光強度を示す。
【０００７】
有効なリセット動作では、制御信号Ｖｐｒはハイ（HIGH）であり（すなわち供給電圧レベルＶｄｄ）、制御信号Ｖｇもハイであり、制御信号Ｖｒは始めロー（LOW）であるが（すなわちアースレベル）ランプし始める。バイアス電圧Ｖｂｉａｓはトランジスタ２２０を通る電流を制御し、電圧Ｖ１とＶ２を上げる。電圧Ｖ２がトランジスタ２５０のしきい値電圧に近づくと、トランジスタ２５０はフォトダイオード電圧Ｖｐｄを充電し、これによってトランジスタ２３０がターンオンする。ついで電圧Ｖ１とＶ２は制御電圧Ｖｒの上昇に従う。制御電圧Ｖｒが供給電圧Ｖｄｄに達すると、フォトダイオード電圧Ｖｐｄは最大値に達する。最大値は、ＮＭＯＳトランジスタ２４０と２５０のしきい値電圧のために供給電圧Ｖｄｄより小さい。たとえば、供給電圧Ｖｄｄが定格２．８ボルトであると、信号Ｖｒの最大電圧は約１．２ボルトであり、これは、トランジスタ２４０、２５０、１３０のしきい値電圧だけ供給電圧Ｖｄｄより小さく、フォトダイオード電圧Ｖｐｄの最大は約１．８ボルトであり、これは、トランジスタ２４０と２５０のしきい値電圧だけ供給電圧Ｖｄｄより小さい。
【０００８】
集積動作を準備するために、制御電圧Ｖｒが低下し、ついで、１または２μＳ（マイクロ秒）後に、バイアス電圧Ｖｂｉａｓがリセット動作の終了時に上昇する。リセット動作の間、リセット回路２８０内のデバイスは増幅器として動作し、フォトダイオード電圧Ｖｐｄの電圧は、トランジスタ２３０のしきい値電圧だけ制御信号Ｖｒより大きい。制御信号Ｖｒがたとえば約５０ｍＶ低下すると、安定した閉ループ挙動を維持するにはフォトダイオード電圧Ｖｐｄも低下しなければならない。フォトダイオード電圧Ｖｐｄを低下させる唯一の方法は、電圧Ｖ１とＶ２を下げ、フォトダイオードノードからの電荷を寄生ゲートを介してトランジスタ２５０のソースキャパシタンスにプルすることである。信号Ｖｒのわずかな変化により、電圧Ｖ１とＶ２の大きな変化が引き起こされ、トランジスタ２５０を切断し、フォトダイオード電圧Ｖｐｄを最大レベル近くに捕捉する。ついで制御信号Ｖｇはローになり、トランジスタ２４０が切断されてフィードバックループが使用不能になり、フォトダイオード２１０を流れる電流がフォトダイオード電圧Ｖｐｄを制御できるようになる。
【０００９】
統合の後、読みだし動作ではピクセルセンサ２００に結合するワード線１１２上で信号ＷＯＲＤをアサートして、トランジスタ２７０をターンオンする。ついでピクセルセンサ２００に接続するビット線１１４は、フォトダイオード電圧Ｖｐｄのゲートを有するトランジスタ２６０を流れる電流でプルアップされ、ビット線１１４に対する効果を介してフォトダイオード電圧Ｖｐｄの測定が可能になる。特許文献１は、ピクセルセンサ２００と同様なピクセルセンサの動作をさらに記述している。
【特許文献１】米国特許第６，４２４，３７５号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ピクセルセンサ２００はいくつかの重大な欠点を有する。特に、ピクセルセンサ２００は５つのＮＭＯＳトランジスタ２３０、２４０、２５０、２６０、２７０と、１つのＰＭＯＳトランジスタ２２０とを含むが、これは微細なピッチのピクセルセンサアレイの使用可能な面積内にフィットさせることは難しい。特に、ＰＭＯＳトランジスタ２２０は一般に絶縁（isolation）のために追加の空間を必要とするために難しい。より大きなピクセルに関しても、トランジスタ２２０、２３０、２４０、２５０、２６０、２７０に必要な回路面積は、光感知フォトダイオード２１０に使用可能な回路面積を大幅に低減させ、低い充填比と低い光感度の原因となる。さらに、ピクセルノイズは制御信号Ｖｒを駆動するインピーダンスランプジェネレータに対して敏感である。２次元のアレイのピクセルセンサでは、信号Ｖｒの制御線は回路駆動制御信号Ｖｒのインピーダンスに抵抗を加え、これによって、ピクセルセンサ２００が図１に示されたような画像感知アレイ内にある場合には、ノイズレベルが高くなる。
【００１１】
既存のＣＭＯＳ画像センサの欠点から、より少ないトランジスタと制御線を含みながら、低ノイズリセット動作を実装できるピクセルセンサが求められている。
【課題を解決するための手段】
【００１２】
本発明の１態様によれば、低ノイズの有効なリセット動作は、各々が増幅器のトランジスタの差動ペア（differential pair）の半分を含むピクセルセンサを使用して実装される（ピクセルセンサが共有する（たとえばピクセルセンサの列が共有する）制御回路が差動ペアの他方を含む）。各ピクセルセンサ内のトランジスタの数はたとえば、有効なリセットを実装する従来の１つのピクセルセンサ内の６つのトランジスタから、本発明の例としての実施形態によるピクセルセンサ内の４つのトランジスタに低減することができる。さらに、典型的にはＮＭＯＳトランジスタより大きく分離のために追加の集積回路面積を必要とするＰＭＯＳトランジスタは、ピクセルセンサ内に必要ない。本発明の原理を使用するピクセルセンサは、微細なピッチピクセルセンサアレイ用にさらに小型にすることができ、および／または、入射光を感知するフォトダイオードのためにより多くの回路面積を提供することができる。
【００１３】
本発明の１つの特定の実施形態は、ピクセルセンサのアレイと、アレイの外の制御回路を含む画像センサである。制御回路は基準信号に制御されるゲートを有する第１のトランジスタと、第１のトランジスタを通る電流をミラーする電流でアレイの制御線（たとえば列線）を駆動するように結合する電流ミラー回路とを含む。制御線に結合される各ピクセルセンサは、フォトダイオード、第２のトランジスタ、第３のトランジスタを含む。第２のトランジスタはフォトダイオードのノードに結合するゲートを有し、第３のトランジスタはフォトダイオードのノードに結合する端子と、第２のトランジスタの端子に結合するゲートとを有する。
【００１４】
各ピクセルセンサはさらに、行線を介するかまたは他の方法で選択信号を受信するように結合する第４のトランジスタを含んでいてもよい。第４のトランジスタは、ピクセルセンサがミラー電流（mirrored current）を伝えるかどうかを選択する。制御線と第３のトランジスタのゲートの間の第５のトランジスタを、各ピクセルセンサ内に含めてもよい。この場合、第２、第３、第４、第５のトランジスタだけが、４トランジスタピクセルセンサにあるトランジスタであり、これらはすべてＮＭＯＳトランジスタであってもよい。
【００１５】
制御回路では、電流ミラー回路は第１のＰＭＯＳトランジスタと第２のＰＭＯＳトランジスタを含んでいてもよい。第１のＰＭＯＳトランジスタは第１のトランジスタと直列で接続し、ゲートとドレインが共に結合される。第２のＰＭＯＳトランジスタは第１のＰＭＯＳトランジスタのゲートに結合するゲートと、制御線を駆動するために結合するドレインとを有する。
【００１６】
本発明の別の実施形態は、画像センサをリセットする方法である。この方法は、ピクセルセンサのアレイから選択されたピクセルセンサを、アレイの外側の制御回路内の電流ミラー回路に接続するステップを含む。選択されたピクセルセンサはたとえば、行線上で信号をアサートしてアレイ内のピクセルセンサの行を選択することによって接続することができる。
【００１７】
ついで基準信号を制御回路の第１のトランジスタのゲートに供給して、電流ミラー回路が第２のトランジスタを介して駆動するミラー電流を制御することができる。第１のトランジスタは一般に、制御回路内のそれぞれの電流ミラー回路のそれぞれのミラー電流を制御する制御回路内のいくつかの基準トランジスタのうち１つである。電流ミラー回路はアレイのそれぞれの列線を駆動する。
【００１８】
選択されたピクセルセンサにおいては、第２のトランジスタは選択されたピクセルセンサ内のフォトダイオードのノードに結合するゲートを有する。第３のトランジスタはフォトダイオードのノードに結合する第２の端子と、第２のトランジスタの端子に結合するゲートとを有する。第２のトランジスタを通る電流は第３のトランジスタのゲート電圧を制御し、これによって、フォトダイオードノード上の電圧が基準信号に従う。特に、有効なリセット動作の間に基準電圧がランプすると、フォトダイオード電圧も上昇する。制御回路内の第１のトランジスタと、選択されたピクセルセンサ内の第２のトランジスタは共に、増幅器内の差動ペアとして動作する。
【００１９】
異なる図面内で使用される同じ参照記号は同様な項目または同じ項目を示す。
【発明を実施するための最良の形態】
【００２０】
本発明の１態様によれば、リセット回路内で使用する増幅器の一部は、他のピクセルセンサと共有される制御回路内にあるので、ピクセルセンサは有効なリセット回路のためにわずかな面積しか必要としない。
【００２１】
図３は、本発明の１実施形態によるＣＭＯＳ画像センサ３００の一部の回路図である。詳細には、画像センサ３００は実質的に同一であるピクセルセンサのアレイを含むが、図３には、アレイのうち２つのピクセルセンサ３１０と３１０’のみを示す。例としての実施形態では、ピクセルセンサ３１０と３１０’はセンサアレイの同じ列内にあり、制御回路３３０に接続される。制御回路３３０は、ピクセルセンサ３１０と３１０’が列内の他のピクセルセンサ（図示せず）と共有している。ＣＭＯＳ画像センサ３００内の他の回路（図示せず）は、次に説明する制御信号を生成し、当業界でよく知られた従来の技術を使用して実装できる。
【００２２】
ピクセルセンサ３１０と３１０’は実質的に同じであり、各々がフォトダイオード３２０と４つのＮＭＯＳトランジスタ３１２、３１４、３１６、３１８を含む。トランジスタ３１２は、ピクセルセンサ３１０または３１０’を含む行に対応する行線に結合するゲートと、ピクセルセンサを含む列のための第１の列線３６２に結合する第１の端子と、トランジスタ３１４の第１の端子に結合する第２の端子とを有する。トランジスタ３１４はフォトダイオード３２０のノード３１５に結合するゲートと、ピクセルセンサ３１０または３１０’を含む列のための第２の列線３６４に結合する第２の端子とを有する。トランジスタ３１６は制御線３６６に結合するゲートと、列線３６４に結合する第１の端子と、トランジスタ３１８のゲートに結合する第２の端子とを有する。トランジスタ３１８はフォトダイオードノード３１５に結合する第１の端子と、制御線３６８に結合する第２の端子とを有する。
【００２３】
図３に示した制御回路３３０は、ＰＭＯＳトランジスタ３３２、３３４、３３６、３３８、ＮＭＯＳトランジスタ３４２、３４４、３４６、３４８、電源３５０を含む。ＰＭＯＳトランジスタ３３２は供給電圧Ｖｄｄと列線３６４の間に結合し、トランジスタ３３６を介してトランジスタ３３８のゲートに結合するゲートを有する。トランジスタ３３８は共に結合するゲートとドレインを有するので、制御信号ＲＥＳＥＴがトランジスタ３３６をターンオンすると、トランジスタ３３２を通る電流がトランジスタ３３８を通る電流をミラーする。トランジスタ３３２のゲートもＰＭＯＳトランジスタ３３４とＮＭＯＳトランジスタ３３４に結合し、これらはそれぞれ、信号ＡｂとＳＡＭＰの制御の下でプルアップデバイスとプルダウンデバイスとして動作する。ＮＭＯＳトランジスタ３４２は列線３６４と基準電圧（アース）の間に結合する。ＮＭＯＳトランジスタ３４６と３４８は、ＰＭＯＳトランジスタ３３８と列線３６２の間で直列に接続し、トランジスタ３４６と３４８のゲートはそれぞれ、信号ＶｒとＲＯＷに制御される。電源３５０は列線３６２から電流を引き出すために接続される。
【００２４】
各ピクセルセンサ３１０または３１０’は、リセット動作、集積動作、読みだし動作を実行するように動作することができる。図４は、ピクセルセンサ３１０が動作している間の、図３のＣＭＯＳ画像センサ３００内の一部の信号の波形を示したタイミング図である。
【００２５】
図４に説明したリセット動作４２０は、プリセットフェーズ４２５と有効なリセットフェーズ４３０とを含む。制御信号ＡとＶｒは最初プリセットフェーズ４２０の間はローであり、制御信号ＲＯＷ（ｉ）、Ｖｇ（ｉ）、ＰＲＥ（ｉ）、ＲＥＳＥＴ、ＳＡＭＰ、Ａｂは、最初はハイである。制御信号ＲＯＷ（ｉ）、Ｖｇ（ｉ）、ＰＲＥ（ｉ）は動作しているピクセルセンサ３１０を含む行のためのものであり、センサアレイの他の行のための対応する制御信号（たとえばＲＯＷ（ｉ＋１）、Ｖｇ（ｉ＋１）、ＰＲＥ（ｉ＋１））から独立している。一般に、センサアレイ用の従来の制御回路は、一度に１組の信号ＲＯＷ（ｉ）、Ｖｇ（ｉ）、ＰＲＥ（ｉ）を選択するように設計された「ｎのうち１」のデコーダ（図示せず）を含む。制御回路３３０内のトランジスタ３４８のゲートに供給される制御信号ＲＯＷは、行インデックスｉのすべての値に関して行信号ＲＯＷ（ｉ）の論理ＯＲであるので、任意の行信号ＲＯＷ（ｉ）がアサートされると、アサートされる。
【００２６】
制御信号Ｖｒはプリセットフェーズ４２５の間ローのままなので、ＮＭＯＳトランジスタ３４６はトランジスタ３３８、３４６、３４８を通る電流経路を遮断し、電源３５０は列線３６２を介してピクセルセンサ３１０から電流を引き出す。
【００２７】
制御信号Ａｂは当初ＰＭＯＳトランジスタ３３２のゲート上のプルアップトランジスタ３３４をターンオフし、制御信号ＳＡＭＰは最初はＰＭＯＳトランジスタ３３２のゲート上のプルダウントランジスタ３４４をターンオンする。したがって、制御信号Ａがトランジスタ３４２をターンオフしている間は、ＰＭＯＳトランジスタ３３２はオンである。この結果、ＰＭＯＳトランジスタ３３２は当初制御線３６４上の電圧ＶＩをプルアップする。
【００２８】
ピクセルセンサ３１０内では、制御信号Ｖｇ（ｉ）はトランジスタ３１６をターンオンし、これによって、ＮＭＯＳトランジスタ３１８のゲート上の電圧Ｖ２をプルアップする。したがってトランジスタ３１８は、トランジスタ３１２のゲート電圧であるフォトダイオード電圧Ｖｐｄをプルアップし始める。時間Ｔ１の直前に、トランジスタ３３２はオンになり制御線３６４を供給電圧Ｖｄｄにプルアップする。ノード電圧Ｖ２は、トランジスタ３１６のしきい値電圧だけ供給電圧Ｖｄｄより小さいことに注意されたい。電源３５０の電流経路から独立しているフォトダイオード電圧Ｖｐｄは、トランジスタ３１８のしきい値電圧だけ電圧Ｖ２より小さい。
【００２９】
時間Ｔ１では、制御信号ＰＲＥ（ｉ）は、アースか、または、目的のリセット電圧以下の中間レベルに下げられる。重要なことだが、ノード電圧Ｖ２は、制御信号ＰＲＥ（ｉ）より少なくともしきい値電圧だけ大きい。フォトダイオード電圧ＶｐｄはＴ１とＴ２の時間の間にトランジスタ３１８を介して放電し、信号ＰＲＥ（ｉ）に依存するレベルになる。
【００３０】
時間Ｔ２では、制御信号ＳＡＭＰとＡｂがローになり、制御信号Ａがハイになる。信号ＡｂがＰＭＯＳトランジスタ３３４をターンオンし、信号ＳＡＭＰがトランジスタ３４４をターンオフするので、ＰＭＯＳトランジスタ３３２は切断する。制御信号ＡはＮＭＯＳトランジスタ３４２をターンオンし、トランジスタ３３２がオフの間電圧Ｖ１がプルダウンされる。フォトダイオード電圧Ｖｐｄが低い間、低い電圧Ｖ１はトランジスタ３１６を介して伝わりトランジスタ３１８を切断する。こうして制御信号ＰＲＥ（ｉ）は、フォトダイオード電圧Ｖｐｄを混乱させずに時間Ｔ３でハイに戻ることができる。
【００３１】
時間Ｔ４では、制御信号Ａはローに戻り、制御信号Ａｂはハイに戻る。プリセットフェーズ４２０の終了時には、フォトダイオード電圧Ｖｐｄは低い。トランジスタ３３４、３３６、３４２、３４４はすべてオフであり、制御線３６４とトランジスタ３３２のゲートを効果的にフロートさせる。
【００３２】
制御信号ＲＥＳＥＴがローになると有効なリセットフェーズ４３０が開始し、トランジスタ３３６をターンオンし、トランジスタ３３２を接続して、トランジスタ３３８を通る電流をミラーする。有効なリセットフェーズ４３０の間制御信号Ｖｒがローになり始めるので、トランジスタ３３８を通る電流は最初はオフである。ついで信号Ｖｒがランプする（たとえば約５００ｍＶ／μｓで）。制御信号Ｖｒの電圧が上昇するとトランジスタ３３８、３４６、３４８を通る電流は増加し、トランジスタ３３８を通る電流をミラーするトランジスタ３３２はこれに対応して、列線３６４上の電圧Ｖ１を充電する。トランジスタ３１６がピクセルセンサ３１０内でターンオンすると、トランジスタ３１８のゲート上の電圧Ｖ２は電圧Ｖ１と共に上昇する。
【００３３】
有効なリセット４３０の間、電圧Ｖ２がトランジスタ３１８のしきい値電圧に近づくとトランジスタ３１８がターンオンする。トランジスタ３１８はフォトダイオードノード３１５を充電し始め、フォトダイオード電圧Ｖｐｄを上昇させ、上昇するフォトダイオード電圧Ｖｐｄにより、トランジスタ３１４がターンオンし始める。この結果、電源３５０は、２つの経路間で分裂している電流を引き出す。１つの電流経路は、制御回路３３０内にトランジスタ３３８、３４６、３４８を含む。他の電流経路は制御回路３３０内にトランジスタ３３２を含み、ピクセルセンサ３１０内にトランジスタ３１４と３１２を含む。ＰＭＯＳトランジスタ３３２と３３８が同じ大きさであり、ＮＭＯＳトランジスタ３４６と３４８がトランジスタ３１４と３１２と同じ大きさであった場合、両方の経路を通る電流が等しいときには均衡が生まれる。ついでこのとき、制御回路３３０とピクセルセンサ３１０は閉ループ内で増幅器を形成し、フォトダイオード電圧Ｖｐｄが信号Ｖｒの電圧レベルに等しくなるので、電圧Ｖｐｄは基準電圧Ｖｒと共に上昇し、増幅器内にオフセットがあってもそれを無視する。
【００３４】
基準電圧Ｖｒは、有効リセットフェーズ４３０の終了前に最大レベルに達し（たとえば供給Ｖｄｄまたは約３．３Ｖ）、既定の量（たとえば５０ｍＶ）だけ低下する。これが起きると、増幅器は基準電圧Ｖｒの低下にしたがってフォトダイオード電圧Ｖｐｄを下げようとする。フォトダイオード電圧Ｖｐｄは、トランジスタ３１８を通る電圧Ｖ２とＶｐｄのオーバーラップキャパシタンス（overlap capacitance）を介して電荷をプルすることができ、基準信号Ｖｒがわずかに低下すると、電圧Ｖ２に大きな電圧の振れが生じ、トランジスタ３１８を切断する。
【００３５】
リセットフォトダイオード電圧Ｖｐｄのノイズは、ピクセルセンサ３１０のノードのキャパシタンスに依存する。本発明の例としての実施形態では、フォトダイオード３２０のノード３１５は約２５フェムトファラッド（femtofarads、ｆＦ）のキャパシタンスを有し、列線３６２と３６４は各々、約２ピコファラッド（picofarads、ｐＦ）のキャパシタンスを有する。ピクセルセンサ３１０内の電圧Ｖ１が列線３６４の電圧であるため、電圧Ｖ１のノードキャパシタンスは、図２の従来のピクセルセンサ２００より図３のピクセルセンサ３１０の方がはるかに大きい。増幅器フィードバックループがループの帯域幅内である熱ノイズを抑制するので、キャパシタンスが大きければ、電圧Ｖｐｄのリセット内のノイズレベルは高くなり、アレイの大きさに比例するノード電圧Ｖ１における寄生キャパシタンスが大きいほど、増幅器の帯域幅が減少する。しかし、有効なリセットフェーズ４３０の間の基準信号Ｖｒのランプ速度を遅くすることにより、ノイズレベルを低下させることができる。表１は、制御線が約２ピコファラッドのキャパシタンスを有し、ピクセルセンサを伴うノードが約２５フェムトファラッドのキャパシタンスを有し、基準信号Ｖｒがランプ時間の間に０から１．４ボルトにランプした時の（たとえば、２つのしきい値電圧低下だけ供給電圧Ｖｄｄより小さい最大値まで）、図１の６Ｔピクセルセンサ（6T pixel sensor、６個のトランジスタを有するピクセルセンサ）と、図３の４Ｔピクセルセンサ（4T pixel sensor、４個のトランジスタを有するピクセルセンサ）のノイズレベルを示す。
【表１】
2004320760.tif 000003
【００３６】
集積動作（integration operation）４４０の開始時に、制御信号ＲＯＷ（ｉ）とＶｇ（ｉ）はローになり、トランジスタ３１２と３１６をターンオフする。こうしてトランジスタ３１６はトランジスタ３１８をオフで保持する電圧で信号Ｖ２を捕捉する。ついでフォトダイオード３２０は、フォトダイオード３２０への入射光強度の積分を示す量だけ、フォトダイオード電圧Ｖｐｄをプルダウンすることができる。
【００３７】
読みだし動作４５０は、制御信号ＳＡＭＰとＲＯＷ（ｉ）がハイにアサートされると開始する。信号ＳＡＭＰはＮＭＯＳトランジスタ３４４をターンオンし、ＰＭＯＳトランジスタ３３２のゲートをアースする。信号ＲＯＷ（ｉ）はピクセルセンサ３１０内のトランジスタ３１２をターンオンし、電源３５０を接続して、制御回路内のＰＭＯＳトランジスタ３３２を含む経路を介しまた直列でピクセルセンサ３１０内のＮＭＯＳトランジスタ３１４と３１２を介して電流を引きだす。トランジスタ３１４のゲート上にあるフォトダイオード電圧Ｖｐｄは、トランジスタ３１４が電流に与えた効果から決定することができる。
【００３８】
本発明を特定の実施形態を参照して説明したが、この説明は、本発明の用途の例に過ぎず、限定ととるべきではない。開示された実施形態の特徴を種々に適合させた形態および組み合わせた形態も、付随する請求項で定義される本発明の範囲内に含まれる。
【図面の簡単な説明】
【００３９】
【図１】ピクセルセンサのアレイを含む従来のＣＭＯＳ画像センサを示す図である。
【図２】低ノイズ有効リセット動作を実装する従来のピクセルセンサの回路図である。
【図３】本発明の１実施形態によるＣＭＯＳ画像センサの一部の回路図である。
【図４】本発明の１実施形態によるピクセルセンサの動作の間に使用される信号の一部のタイミング図である。
【符号の説明】
【００４０】
１００  ＣＭＯＳ画像センサ
１１０  アレイ
１１２  行線
１１４  列線
１２０  ピクセルセンサ
１３０  行制御ブロック
１４０  列制御ブロック
２００  ピクセルセンサ
２１０  フォトダイオード
２２０  ＰＭＯＳトランジスタ
２３０  ＮＭＯＳトランジスタ
２４０  ＮＭＯＳトランジスタ
２５０  ＮＭＯＳトランジスタ
２６０  ＮＭＯＳトランジスタ
２７０  ＮＭＯＳトランジスタ
２８０  リセット回路
２９０  読み出し回路
３００  ＣＭＯＳ画像センサ
３１０  ピクセルセンサ
３１０’  ピクセルセンサ
３１２  ＮＭＯＳトランジスタ
３１４  ＮＭＯＳトランジスタ
３１５  ノード
３１６  ＮＭＯＳトランジスタ
３１８  ＮＭＯＳトランジスタ
３２０  フォトダイオード
３３０  制御回路
３３２  ＰＭＯＳトランジスタ
３３４  ＰＭＯＳトランジスタ
３３６  ＰＭＯＳトランジスタ
３３８  ＰＭＯＳトランジスタ
３４２  ＮＭＯＳトランジスタ
３４４  ＮＭＯＳトランジスタ
３４６  ＮＭＯＳトランジスタ
３４８  ＮＭＯＳトランジスタ
３５０  電源
３６２  列線
３６４  列線
３６６  制御線
３６８  制御線
【図１】
2004320760.tif 000004
【図２】
2004320760.tif 000005
【図３】
2004320760.tif 000006
【図４】
2004320760.tif 000007