(57)【要約】【課題】平坦な電圧−遅延時間特性を有する可変移相装置を提供すること。【解決手段】第１の可変移相器１０１と第２の可変移相器１０２とを具備し、第１の可変移相器１０１は、第１、第２の可変容量ダイオードＤ１、Ｄ２が第３、第４端子ｔ１３、ｔ１４接続された第１方向性結合器１１と、第１、第２の可変容量ダイオードＤ１、Ｄ２の容量値を制御する第１制御電圧Ｖ１が入力する第１制御端子Ｔ１とを有し、第２の可変移相器１０２は、第３、第４の可変容量ダイオードＤ３、Ｄ４が第３、第４端子ｔ２３、ｔ２４に接続された第２方向性結合器１２と、第３、第４の可変容量ダイオードＤ３、Ｄ４の容量値を制御する第２制御電圧Ｖ２が入力する第２制御端子Ｔ２とを有する。【選択図】  図１
2004159156.tif 000002
【特許請求の範囲】
【請求項１】
第１の可変移相器と第２の可変移相器とを具備し、前記第１の可変移相器は、信号が入力する第１端子および信号が出力する第２端子、第１、第２の可変容量ダイオードが接続された第３、第４端子を設けた第１方向性結合器と、前記第１、第２の可変容量ダイオードの容量値を制御する第１制御電圧が入力する第１制御端子とを有し、前記第２の可変移相器は、前記第１方向性結合器の前記第２端子に接続する第１端子および信号が出力する第２端子、第３、第４の可変容量ダイオードが接続された第３、第４端子を設けた第２方向性結合器と、前記第３、第４の可変容量ダイオードの容量値を制御する第２制御電圧が入力する第２制御端子とを有することを特徴とする可変移相装置。
【請求項２】
第１の可変移相器は電圧−遅延時間特性が山型に変化する上り勾配部分および下り勾配部分の一方を制御し、第２の可変移相器は上り勾配部分および下り勾配部分の他方を制御する請求項１記載の可変移相装置。
【請求項３】
第１制御電圧および第２制御電圧は、それぞれの値が一定の差を保って調整される請求項１記載の可変移相装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は信号の位相を変化させる可変移相装置に関する。
【０００２】
【従来の技術】
可変移相装置は高周波信号などの位相を変化させる電気回路で、たとえば２分割した２つの高周波信号を別々に増幅し、その後、増幅された２つの高周波信号を合成する合成回路などにおいて、その２つの高周波信号間の位相関係を調整する場合などに使用されている。
【０００３】
ここで、２つの信号を合成する合成回路を例にとり、従来の可変移相装置について図５を参照して説明する。
【０００４】
入力信号Ｓをたとえば２分割したその一方の第１入力信号Ｓ１が第１入力端子ＩＮ１から入力する。第１入力信号Ｓ１は可変移相装置５１を経て第１増幅器５２に加えられる。そして、第１増幅器５２で増幅され、合成器５３に送られる。また、２分割した他方の第２入力信号Ｓ２が第２入力端子ＩＮ２から入力し、第２増幅器５４に加えられる。そして、第２増幅器５４で増幅され、合成器５３に送られる。
【０００５】
合成器５３では、第１入力信号Ｓ１および第２入力信号Ｓ２が合成され、合成された入力信号（Ｓ１＋Ｓ２）が出力端子ＯＵＴに出力される。
【０００６】
上記したようにたとえば２分割した入力信号Ｓ１、Ｓ２を別々に増幅し、その後、合成する場合、２つの入力信号Ｓ１、Ｓ２の位相を一致させる必要がある。したがって、合成時に、２つの入力信号Ｓ１、Ｓ２の位相が相違する場合、一方の入力信号たとえば第１入力信号Ｓ１の位相が可変移相装置５１によって調整される。
【０００７】
ここで、上記の合成回路などに使用される従来の可変移相装置について、図６を参照して説明する。
【０００８】
可変移相装置５１は方向性結合器６１などから構成されている。方向性結合器６１は第１〜第４の４個の端子ｔ１〜ｔ４を有し、たとえば第１端子ｔ１あるいは第２端子ｔ２から入力した信号が第３端子ｔ３および第４端子ｔ４に、９０°の位相差で出力する構成になっている。
【０００９】
第１端子ｔ１に入力端子ＩＮが接続され、第２端子ｔ２に出力端子ＯＵＴが接続されている。第３端子ｔ３および第４端子ｔ４に第１、第２の可変容量ダイオードＤ１、Ｄ２のカソードが接続され、それぞれのアノードは接地されている。また、第１、第２の可変容量ダイオードＤ１、Ｄ２のカソードはそれぞれ、高周波を阻止するインダクターＬ１、Ｌ２を介して、制御電圧が入力する制御端子Ｔに接続されている。
【００１０】
上記した構成において、制御端子Ｔを通して所定大きさの制御電圧Ｖが第１、第２の可変容量ダイオードＤ１、Ｄ２のカソードに加えられ、可変容量ダイオードＤ１、Ｄ２が所定の容量値に設定される。
【００１１】
この状態で、第１端子ｔ１から入力信号が入力すると、入力信号は第３端子ｔ３および第４端子ｔ４に２分して出力し、さらに可変容量ダイオードＤ１、Ｄ２で反射される。この反射波は、可変容量ダイオードＤ１、Ｄ２の容量値で定まる位相変化を受けて合成され、第２端子ｔ２に出力される。
【００１２】
ここで、上記した可変移相装置の電圧−位相特性について図７を参照して説明する。図７の横軸は制御電圧（Ｖ）、縦軸は位相（θ）で、電圧−位相特性７１は、制御電圧（Ｖ）の変化に対して位相（θ）が一定勾配で増大する比例関係になっている。
【００１３】
次に、上記した可変移相装置の電圧−遅延時間特性について図８を参照して説明する。図８の横軸は制御電圧（Ｖ）、縦軸は遅延時間（τ）を示している。
【００１４】
電圧−遅延時間特性８１は、第３端子ｔ３や第４端子ｔ４に接続されたインダクタンス成分の影響により、制御電圧（Ｖ）の小さい範囲たとえば区間Ｐでは遅延時間（τ）が上り勾配で増大し、制御電圧の大きい範囲たとえば区間Ｑでは下り勾配で減少する山型の特性になっている。
【００１５】
上記した可変移相装置は特許文献１などに記載されている。
【００１６】
【特許文献１】
特開平８−２２２９０４号公報
【００１７】
【発明が解決しようとする課題】
従来の可変移相装置、たとえば方向性結合器および可変容量ダイオードなどで構成された可変移相装置は、電圧−位相特性たとえば制御電圧と位相との関係は比例関係になっている。しかし、電圧−遅延時間特性は、制御電圧と遅延時間との関係が平坦でなく山型に変化する特性になっている。そのため、分割した２つの信号を合成する場合など、遅延時間が変動し、効率よく合成できる帯域が狭くなるという問題がある。
【００１８】
本発明は、上記した欠点を解決し、平坦な電圧−遅延時間特性を有する可変移相装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、第１の可変移相器と第２の可変移相器とを具備し、前記第１の可変移相器は、信号が入力する第１端子および信号が出力する第２端子、第１、第２の可変容量ダイオードが接続された第３、第４端子を設けた第１方向性結合器と、前記第１、第２の可変容量ダイオードの容量値を制御する第１制御電圧が入力する第１制御端子とを有し、前記第２の可変移相器は、前記第１方向性結合器の前記第２端子に接続する第１端子および信号が出力する第２端子、第３、第４の可変容量ダイオードが接続された第３、第４端子を設けた第２方向性結合器と、前記第３、第４の可変容量ダイオードの容量値を制御する第２制御電圧が入力する第２制御端子とを有することを特徴とする。
【００２０】
【発明の実施の形態】
本発明の実施形態について図１を参照して説明する。
【００２１】
符号１０１は第１の可変移相器で、第１の可変移相器１０１はたとえば第１の方向性結合器１１などから構成されている。符号１０２は第２の可変移相器で、第２の可変移相器１０２はたとえば第２の方向性結合器１２などから構成されている。第１および第２の可変移相器１０１、１０２は、従来技術で説明した可変移相装置とほぼ同様の構成になっている。
【００２２】
第１の方向性結合器１１および第２の方向性結合器１２はそれぞれ、第１ないし第４の４個の端子ｔ１１〜ｔ１４、ｔ２１〜ｔ２４を有し、たとえば第１端子ｔ１１、ｔ２１あるいは第２端子ｔ１２、ｔ２２から入力した信号が第３端子ｔ１３、ｔ２３および第４端子ｔ１４、ｔ２４に等分され、９０°の位相差でて出力する構成になっている。
【００２３】
第１の方向性結合器１１の第１端子ｔ１１に入力端子ＩＮが接続され、第２端子ｔ１２は第２の方向性結合器１２の第１端子ｔ２１に接続されている。第３端子ｔ１３および第４端子ｔ１４に第１、第２の可変容量ダイオードＤ１、Ｄ２のカソードが接続され、そのアノードは接地されている。また、第１、第２の可変容量ダイオードＤ１、Ｄ２のカソードは、高周波阻止用のインダクターＬ１、Ｌ２を介して第１制御端子Ｔ１に接続され、第１制御端子Ｔ１は制御電圧を出力する制御電源１３に接続されている。
【００２４】
第２の方向性結合器１２の第１端子ｔ２１は第１の方向性結合器１１の第２端子ｔ１２に接続されている。第２端子ｔ２２は出力端子ＯＵＴに接続されている。第３端子ｔ２３および第４端子ｔ２４には第３、第４の可変容量ダイオードＤ３、Ｄ４のカソードが接続され、そのアノードは接地されている。また、第３、第４の可変容量ダイオードＤ３、Ｄ４のカソードは高周波阻止用のインダクターＬ３、Ｌ４を介して第２制御端子Ｔ２に接続され、第２制御端子Ｔ２は演算増幅器１３などを介して制御電源１３に接続されている。
【００２５】
たとえば、制御電源１４と第１制御端子Ｔ１との接続点ｃ１に第１抵抗Ｒ１の一端が接続されている。第１抵抗Ｒ１の他端に第２抵抗Ｒ２の一端が接続され、第２抵抗Ｒ２の他端は接地されている。第１抵抗Ｒ１および第２抵抗Ｒ２の接続点ｃ２は演算増幅器１４の一方の入力端に接続されている。
【００２６】
演算増幅器１４の他方の入力端は第２抵抗Ｒ２と抵抗値が同じ第３抵抗Ｒ３の一端に接続され、第３抵抗Ｒ３の他端はオフセット電圧が入力するオフセット端子ＴＯ  に接続されている。また、演算増幅器１４および第３抵抗Ｒ３の接続点ｃ３と演算増幅器１４の出力端との間に、第１抵抗Ｒ１と抵抗値が同じ第４抵抗Ｒ４が接続されている。また、演算増幅器１４の出力端は第２制御端子Ｔ２に接続されている。
【００２７】
上記した構成において、制御電源１３が出力する制御電圧をＶｐ、オフセット端子ＴＯ  から入力するオフセット電圧をＶＯ  、また第１、第２の可変容量ダイオードＤ１、Ｄ２のカソードに印加される第１電圧をＶ１、第３、第４の可変容量ダイオードＤ３、Ｄ４のカソードに印加される第２電圧をＶ２とする。また第１抵抗Ｒ１の抵抗＝第３抵抗Ｒ３の抵抗＝ｒ１、第２抵抗Ｒ２の抵抗＝第４抵抗Ｒ４の抵抗＝ｒ２とする。
【００２８】
このとき、
Ｖ１＝Ｖｐ                      ……（１）
Ｖ２＝Ｖｐ−（ｒ２／ｒ１）・ＶＯ  ……（２）
となる。
また、ｒ１＝ｒ２とすると、（２）式は
Ｖ２＝Ｖｐ−ＶＯ                  ……（３）
となる。
【００２９】
ここで、図２に示されるように、第１および第２の可変移相器１０１、１０２の電圧−遅延時間特性２１がほぼ左右対称の場合、制御電圧Ｖｐの値を、たとえば電圧−遅延時間特性２１の下り勾配の領域たとえば区間Ｑで変化させる。たとえば第１の可変移相器１０１を構成する第１、第２の可変容量ダイオードＤ１、Ｄ２のカソードに印加する第１制御電圧Ｖ１を、たとえば図２のＶ１１〜Ｖ１２の範囲で変化させる。
【００３０】
このとき、第２の可変移相器１０２を構成する第３、第４の可変容量ダイオードＤ３、Ｄ４のカソードに印加する第２制御電圧Ｖ２は、第１制御電圧Ｖ１よりもオフセット電圧ＶＯ  の値だけ小さい図２のＶ２１〜Ｖ２２の範囲、たとえば電圧−遅延時間特性２１の上り勾配の領域たとえば区間Ｐで変化する。
【００３１】
したがって、第１制御電圧Ｖ１による電圧−遅延時間特性２１の下り勾配特性と、第２制御電圧Ｖ２による電圧−遅延時間特性２１の上り勾配特性とが補償し合い、図３の符号３１に示すような平坦な電圧−遅延時間特性が得られる。なお、図３の横軸は制御電圧（Ｖ）、縦軸は遅延時間（τ）を示している。
【００３２】
この場合、電圧−位相特性は従来技術で説明した図７と同様の特性となり、遅延時間を一定にしたまま位相を変化できる可変移相装置が実現される。したがって、合成回路などに使用した場合、広帯域にわたって効率のよい信号合成が行える。
【００３３】
次に、電圧−遅延時間特性の山形の勾配が左右で大小のある非対称の場合の制御電圧の制御方法について図１および図４を参照して説明する。図４は、図２に対応する部分に同じ符号を付し重複する説明を一部省略する。
【００３４】
図４の電圧−遅延時間特性４１は、たとえば上り勾配部分４１ａが、下り勾配部分４１ｂよりも急になっている。
【００３５】
この場合、第１、第２の可変容量ダイオードＤ１、Ｄ２のカソードに加える第１制御電圧Ｖ１を、たとえば電圧−遅延時間特性４１の勾配が小さい下り勾配の領域で、たとえばＶ１１〜Ｖ１２の範囲に加える。また、第３、第４の可変容量ダイオードＤ３、Ｄ４のカソードに加える第２制御電圧Ｖ２を、勾配が大きい方の上り勾配の領域で、たとえばＶ２１〜Ｖ２２の範囲に加える。
【００３６】
このとき、第１制御電圧Ｖ１の方が第２制御電圧Ｖ２よりも電圧の調整範囲が広くなっている。したがって、制御電圧を制御する場合、第１制御電圧Ｖ１の方を第２制御電圧Ｖ２よりも単位時間あたりの電圧変化が大きくなるように制御する。
【００３７】
上記の実施形態は、２つの信号を同相で合成する合成回路に適用する場合で説明している。しかし、本発明は、２つの信号を逆相で合成する合成回路などを含め、信号の位相を変化させる他の用途にも適用できる。
【００３８】
また、上記の実施形態では、前段に位置する第１の可変移相器によって、電圧−遅延時間特性の下り勾配領域を制御し、後段に位置する第２の可変移相器によって、電圧−遅延時間特性の上り勾配領域を制御している。しかし、前段の可変移相器で上り勾配領域を制御し、後段の可変移相器で下り勾配領域を制御する構成にすることもできる。
【００３９】
上記した構成によれば、電圧−遅延時間特性を独立して制御でき、制御電圧に対し平坦な電圧−遅延時間特性をもつ可変移相装置が得られる。したがって、合成回路などに適用した場合に、広帯域にわたって効率よく信号を合成できる可変移相装置が実現される。
【００４０】
【発明の効果】
本発明によれば平坦な電圧−遅延時間特性をもつ可変移相装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための回路構成図である。
【図２】本発明の実施形態を説明するための電圧−遅延時間特性図である。
【図３】本発明の実施形態を説明するための電圧−遅延時間特性図である。
【図４】本発明の他の実施形態を説明するための電圧−遅延時間特性図である。
【図５】従来例を説明するための回路構成図である。
【図６】従来例を説明するための回路構成図である。
【図７】従来例を説明するための電圧−位相特性図である。
【図８】従来例を説明するための電圧−遅延時間特性図である。
【符号の説明】
１０１…第１の可変移相器
１０２…第２の可変移相器
１１…第１の方向性結合器
１２…第２の方向性結合器
１３…制御電源
１４…演算増幅器
Ｄ１〜Ｄ４…第１〜第４の可変容量ダイオード
Ｔ１、Ｔ２…第１、第２の制御端子
Ｖ１、Ｖ２…第１、第２の制御電圧
【図１】
2004159156.tif 000003
【図２】
2004159156.tif 000004
【図３】
2004159156.tif 000005
【図４】
2004159156.tif 000006
【図５】
2004159156.tif 000007
【図６】
2004159156.tif 000008
【図７】
2004159156.tif 000009
【図８】
2004159156.tif 000010