(57)【要約】【課題】  閾値電圧が変動しやすい電界効果型トランジスタであっても、簡単な方法で、安定な集積回路の動作を実現する方法を提供する。【解決手段】  半導体集積回路内の電界効果型トランジスタにおいて、ソースおよびドレインに印加されるそれぞれの電圧を基準として、正の電圧と負の電圧をゲート電極に周期的に印加する集積回路の動作方法。前記電界効果型トランジスタのゲート電極に、ソースおよびドレインに印加される電圧に対して、正の電圧（または負の電圧）パルスを連続印加し、つぎに負の電圧（または正の電圧）パルスを１回または複数回印加するのが好ましい。  【選択図】        なし【特許請求の範囲】
【請求項１】
半導体集積回路内の電界効果型トランジスタにおいて、ソースおよびドレインに印加されるそれぞれの電圧を基準として、正の電圧と負の電圧をゲート電極に周期的に印加することを特徴とする集積回路の動作方法。
【請求項２】
前記電界効果型トランジスタが薄膜トランジスタである請求項１に記載の動作方法。
【請求項３】
前記電界効果型トランジスタを構成する半導体が有機物を含む請求項１に記載の動作方法。
【請求項４】
前記電界効果型トランジスタを構成する半導体がアモルファスシリコンを含む請求項１に記載の動作方法。
【請求項５】
前記電界効果型トランジスタのゲート電極に、ソースおよびドレインに印加される電圧に対して、正の電圧と負の電圧パルスを交互に印加する請求項１に記載の動作方法。
【請求項６】
前記電界効果型トランジスタのゲート電極に、ソースおよびドレインに印加される電圧に対して、正の電圧パルスを連続印加し、つぎに負の電圧パルスを１回または複数回印加する請求項１に記載の動作方法。
【請求項７】
前記電界効果型トランジスタのゲート電極に、ソースおよびドレインに印加される電圧に対して、負の電圧パルスを連続印加し、つぎに正の電圧パルスを１回または複数回印加する請求項１に記載の動作方法。
【請求項８】
前記正の電圧と負の電圧の印加時間を変化または印加パルス回数を変化させ、前記正の電圧と負の電圧の重みを調節する請求項１に記載の動作方法。
【請求項９】
請求項１に記載の集積回路の動作方法を使用した集積回路。
【請求項１０】
請求項１に記載の集積回路の動作方法を使用したＩＣカード。
【請求項１１】
請求項１に記載の集積回路の動作方法を使用した発光ダイオード装置。
【請求項１２】
請求項１に記載の集積回路の動作方法を使用した液晶セルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の動作方法に関する。
【背景技術】
【０００２】
従来、単結晶シリコン材料を用いた集積回路がコンピュータ、通信、家電などあらゆる分野に利用されてきた。
一方、近年、アモルファスまたは多結晶シリコン、有機物半導体、ダイヤモンド、シリコンカーバイドなど、シリコン系にない特徴を持つ電子素子、集積回路の開発が急速に進んできた。このような開発の中でも、電界効果型トランジスタ（ＦＥＴ；Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が多くの場合用いられる。特に、ガラス等の基板上に形成されるトランジスタは、低温製造プロセスに適する反面、界面の不純物や欠陥に敏感で、動作が不安定になりやすい。特に、低温で形成する薄膜トランジスタは、ゲート絶縁膜と半導体との界面に欠陥が多く発生し、閾値電圧が変動しやすい傾向にある。一例として、アモルファスシリコンＴＦＴは、強い光を照射される、または電圧を繰り返し印加されることによって、水素が離脱、欠陥が発生し、閾値電圧がシフトする問題が指摘されている（非特許文献１，２参照）。
【非特許文献１】Ｊ．Ｈ．Ｗｅｉ  ｅｔ  ａｌ，“Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”Ｖｏｌ．８５（１９９９）ｐ．５４３
【非特許文献２】浜田浩“シャープ技報”６９号（１９９７）ｐ．７５
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、電界効果型トランジスタが有する閾値電圧が変動しやすい従来の課題を、集積回路の駆動方法を工夫することで解決しようとするものである。特に閾値電圧が変動しやすい、低温で形成する薄膜トランジスタを安定に駆動させる方法を提供する。
【課題を解決するための手段】
【０００４】
本発明の特徴は、半導体集積回路内の電界効果型トランジスタにおいて、ソースおよびドレインに印加されるそれぞれの電圧を基準として、正の電圧と負の電圧をゲート電極に周期的に印加することを特徴とする集積回路の動作方法を提供することにある。
【０００５】
前記電界効果型トランジスタが薄膜トランジスタであってもよい。特に、低温で形成した薄膜トランジスタでは、ゲート絶縁膜と半導体との界面に欠陥が多く発生し、閾値電圧が変動しやすいため、本発明が安定したトランジスタの動作のために有効である。
【０００６】
前記電界効果型トランジスタを構成する半導体が有機物を含んでもよい。有機物を含む半導体は、単結晶シリコン半導体に比べ、欠陥、不純物、トラップなどが多く、閾値電圧が変動しやすいため、本発明が安定したトランジスタの動作のために有効である。
【０００７】
前記電界効果型トランジスタを構成する半導体がアモルファスシリコンを含んでもよい。
前記電界効果型トランジスタのゲート電極に、ソースおよびドレインに印加される電圧に対して、正の電圧と負の電圧パルスを交互に印加する動作方法も有効である。
【０００８】
前記電界効果型トランジスタのゲート電極に、ソースおよびドレインに印加される電圧に対して、正の電圧（または負の電圧）パルスを連続印加し、つぎに負の電圧（または正の電圧）パルスを１回または複数回印加する動作方法も有効である。
【０００９】
本発明による動作方法を利用すれば、閾値電圧が不安定なトランジスタを含む集積回路の安定な動作が可能である。
また、前記動作方法を使用したＩＣカードを安定動作させることも可能である。
【発明の効果】
【００１０】
本発明によると、閾値電圧が変動しやすい電界効果型トランジスタであっても、簡単な方法で、安定な集積回路の動作を実現することができる。特に、有機トランジスタを用いた集積回路においては、効果が顕著である。また、動作安定性の高いＩＣカードを実現することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。
図１、図２に示す本実施形態の回路および動作方法について説明する。
図１は、集積回路に用いられる基本回路の１つである、インバータについて、前記動作方法を適用する例を示したものである。本実施形態では、各トランジスタは、ｎチャネル型ＴＦＴ（ｎ−ＴＦＴ）で構成され、前記ｎ−ＴＦＴは、ゲートに、ソース・ドレインの電圧に比較して正電圧が印加されたときＯＮ状態となる。本実施形態では、ゲート電圧＋５ＶでＯＮ状態となる。
【００１２】
インバータは、負荷トランジスタ（ＴｒＬ）とスイッチングトランジスタ（ＴｒＳＷ）によって構成され、入力電圧に対して反対の電圧を出力する（例えば、Ｈｉｇｈ（＝＋５Ｖ）入力のとき、Ｌｏｗ（＝０Ｖ）を出力）。また、インバータの駆動のために、Ｔｒ１、Ｔｒ２を用いて信号を制御する。Ｔｒ１はインバータへの入力タイミングを制御し、Ｔｒ２はＴｒＳＷのゲート部分に−５Ｖの電圧を印加するタイミングを制御する。
【００１３】
Ｔｒ１、Ｔｒ２には、一例として、図２に示すような制御信号ＣＬＫ１、ＣＬＫ２を入力する。図１におけるＩＮ端子にはＩＮ信号としてＨｉｇｈ（＋５Ｖ）または、Ｌｏｗ（０Ｖ）のどちらかが印加され、ＣＬＫ１＝＋５Ｖ（Ｈｉｇｈ状態）のときＴｒＳＷのゲート電極にＩＮ信号が入力される。
【００１４】
一方、ＣＬＫ２＝＋５Ｖ（Ｈｉｇｈ状態）のときＴｒＳＷのゲート電極に−５Ｖの電圧が印加されるが、ＣＬＫ１とは制御信号の位相が異なるためＴｒＳＷのゲート電極にはＩＮ信号と交互に−５Ｖが印加されることになる。この方法によって、ＴｒＳＷのゲート電極に、＋５Ｖと−５Ｖがある程度交互に印加され、閾値電圧の変動を防ぐことができる。ＩＮ信号の＋５Ｖと−５Ｖの印加の重みが等しくなるよう、ＣＬＫ２のＨｉｇｈ状態時間を例えばＣＬＫ１の半分としても良い。
【実施例】
【００１５】
以下に実施例を挙げて本発明を具体的に説明する。
実施例１
本発明の第１の実施形態について説明する。
【００１６】
図３に示すようなインバータをペンタセン（Ｐｅｎｔａｃｅｎｅ）を主体とする有機ＴＦＴを用いて試作した。基板にはポリイミド樹脂、ゲート電極には銅箔、ゲート絶縁膜にはスパッタリングによる酸化アルミニウム薄膜（膜厚３７０ｎｍ）、ソース・ドレイン電極には金蒸着膜を用い、ペンタセンは真空蒸着にて成膜した。ゲート長５０μｍ，ゲート幅を３ｍｍとした。この有機ＴＦＴは、ｐチャネル型（ｐ−ＴＦＴ）の特性を示し、ゲート絶縁膜がＳｉ系デバイスに比べ厚いため、駆動電圧は−２０Ｖとなる。
【００１７】
まず、単体の有機ＴＦＴについて考察した。Ｖｄ（ドレイン電圧）＝−２０Ｖとし、Ｖｇ（ゲート電圧）を０〜−２０Ｖの間で変化させ、Ｉｄ（ドレイン電流）のＶｇ依存性を調べた。この際、あらかじめゲート電極、またはゲート電極・ドレイン電極に電圧ストレスを与えた。その結果、電圧ストレスの印加時間に依存して閾値電圧（Ｖｔｈ）がマイナス側にシフトしてゆく現象が見られた。ただし、ゲート電極にのみストレス電圧を印加した場合に大きなシフトが見られ（図５（ａ））、ゲート電極・ドレイン電極に電圧ストレス（−２０Ｖ）を印加した場合（図５（ｂ））は無視できる程度だった。また、閾値がシフトしたＴＦＴについて、逆の電圧ストレス（＋２０Ｖ）を印加すると閾値は元の値に回復した。
【００１８】
この結果から、図３における負荷トランジスタ（ＴｒＬ）の閾値シフトは無視できる水準だが、スイッチングトランジスタ（ＴｒＳＷ）は入力信号をかけ続けると閾値電圧が大きくシフトしてゆくことを示している。
【００１９】
図３に示すインバータには、図４に示すようなＣＬＫ１、ＣＬＫ２信号を印加し、ＴｒＳＷのＶｔｈがシフトしないよう駆動させた。この結果、安定にインバータは動作することが確かめられた。
【００２０】
実施例２
本発明の第２の実施形態について説明する。
図７は、第１の実施形態と同様のｐ−ＴＦＴをもちいて、ＮＡＮＤ論理回路を形成した例である。
図７に示すようなＣＬＫ１、ＣＬＫ２信号を印加することにより、ＮＡＮＤ論理回路が安定に動作することが判った。
【００２１】
その他の実施態様
本発明における集積回路の動作方法を利用して、発光ダイオードや液晶セルを駆動することができる。上述の実施形態から、発光ダイオード装置、液晶表示装置等の様々な駆動装置に適用可能であることは当業者において自明である。
【００２２】
一例として、図８および図９に発光ダイオードの駆動方法の好ましい実施形態例を示す。図８は、回路図であり、記号はダイオード以外は、上述のものと同じである。図９は、図２と同じように回路の動作方法を示す図である。
より具体的な装置構成等は、例えば特開平５−９４１５０号公報などを参照すれば当業者に容易に実施可能であるために省略する。
【００２３】
また、例えば図１０および図１１に好適な液晶セルの駆動方法の一例を示す。図１０は、回路図であり、液晶駆動用の抵抗およびコンデンサ以外は上述のものと同じである。図１１は、図２と同じように回路の動作方法を示す図である。
より具体的な装置構成等は、例えば特開平７−１３５１８号公報などを参照すれば当業者に容易に実施可能であるために省略する。
【００２４】
すなわち、本発明の集積回路の動作方法の好ましい実施態様は、以下のようになる。
第１の実施態様は、前記電界効果型トランジスタが薄膜トランジスタであることを特徴とする。
第２の実施態様は、前記電界効果型トランジスタを構成する半導体が有機物を含むことを特徴とする。
第３の実施態様は、前記電界効果型トランジスタを構成する半導体がアモルファスシリコンを含むことを特徴とする。
第４の実施態様は、前記電界効果型トランジスタのゲート電極に、ソースおよびドレインに印加される電圧に対して、正の電圧と負の電圧パルスを交互に印加することを特徴とする。
【００２５】
第５の実施態様は、前記電界効果型トランジスタのゲート電極に、ソースおよびドレインに印加される電圧に対して、正の電圧（または負の電圧）パルスを連続印加し、つぎに負の電圧（または正の電圧）パルスを１回または複数回印加することを特徴とする。
第６の実施態様は、上記の集積回路の動作方法において、前記正の電圧と負の電圧の印加時間を変化または印加パルス回数を変化させ、前記正の電圧と負の電圧の重みを調節することを特徴とする。
第７の実施態様は、上記の集積回路の動作方法を使用した集積回路である。
第８の実施態様は、上記の集積回路の動作方法を使用したＩＣカードである。
第９の実施態様は、上記の集積回路の動作方法を使用し、発光ダイオードを駆動するものである。
第１０の実施態様は、上記の集積回路の動作方法を使用し、液晶セルを駆動するものである。
【産業上の利用可能性】
【００２６】
本発明の集積回路の動作方法は、閾値電圧が変動しやすい電界効果型トランジスタであっても、簡単な方法で、安定な集積回路の動作を実現することができるので、特に有機トランジスタを用いた集積回路においては、効果が顕著であり、ＩＣカード、発光ダイオード、液晶セル等の駆動に利用することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の回路の概念を示す概略図である。
【図２】本発明の回路の動作方法を示す図である。
【図３】第１の実施形態を示す回路図である。
【図４】第１の実施形態の回路の動作方法を示す図である。
【図５（ａ）】第１の実施形態のトランジスタの特性を示すグラフである。
【図５（ｂ）】第１の実施形態のトランジスタの特性を示すグラフである。
【図６】第２の実施形態を示す回路図である。
【図７】第２の実施形態の回路の動作方法を示す図である。
【図８】第９の実施形態を示す回路図である。
【図９】第９の実施形態の回路の動作方法を示す図である。
【図１０】第１０の実施形態を示す回路図である。
【図１１】第１０の実施形態の回路の動作方法を示す図である。
【図１】
2004320740.tif 000002
【図２】
2004320740.tif 000003
【図３】
2004320740.tif 000004
【図４】
2004320740.tif 000005
【図５（ａ）】
2004320740.tif 000006
【図５（ｂ）】
2004320740.tif 000007
【図６】
2004320740.tif 000008
【図７】
2004320740.tif 000009
【図８】
2004320740.tif 000010
【図９】
2004320740.tif 000011
【図１０】
2004320740.tif 000012
【図１１】
2004320740.tif 000013