(57)【要約】【課題】アクティブマトリクス方式の駆動回路を具備した表示装置において、更なる消費電力の低減並びに発熱量の低減を図る。【解決手段】第１制御信号Ｓｃ１に基づいて、バッファコンデンサＣｂに蓄積されている電荷の一部を、選択中のアクチュエータ部２２に充電（一部充電）するブースト回路１１０と、第２制御信号Ｓｃ２に基づいて、選択中のアクチュエータ部２２の上部電極４８ｂの電位Ｖｄを規定の駆動電位（例えば６０Ｖ）にする駆動回路１１２と、第３制御信号Ｓｃ３に基づいて、選択中のアクチュエータ部２２に充電された電荷の少なくとも一部をバッファコンデンサＣｂに回収させる電力回収回路１１４と、第４制御信号Ｓｃ４に基づいて、選択中のアクチュエータ部２２の上部電極４８ｂの電位Ｖｄを初期電位（例えば０Ｖ）にするリセット回路１１６とを有する。【選択図】図１４
2004191736.tif 000002
【特許請求の範囲】
【請求項１】
画素に応じて配列され、変位動作に応じて対応する画素をＯＮ／ＯＦＦ制御するアクチュエータ部を有する表示部と、
各画素に対してそれぞれ選択／非選択を指示する多数の選択線と、選択状態にある各画素に対してそれぞれ画素信号を供給する多数の信号線と、１つの選択線からの指示と１つの信号線からの信号に応じて、対応するアクチュエータ部を駆動制御する駆動制御回路が前記多数の画素に応じて配列された駆動部と、
所要電荷が蓄積されたバッファコンデンサとを具備し、
前記アクチュエータ部は、一対の電極を有するコンデンサ構造を有し、
前記駆動制御回路は、
前記信号線に含まれる制御線からの制御信号に基づいて選択的にイネーブルされ、選択中の前記アクチュエータ部に充電された電荷の少なくとも一部を前記バッファコンデンサに回収させる電力回収回路を有することを特徴とする表示装置。
【請求項２】
請求項１記載の表示装置において、
前記電力回収回路は、
前記アクチュエータ部から前記バッファコンデンサに向かう経路に少なくともインダクタンス成分を有することを特徴とする表示装置。
【請求項３】
請求項１記載の表示装置において、
前記電力回収回路は、
電流の流れが前記アクチュエータ部から前記バッファコンデンサに向かうように規制する整流回路を有することを特徴とする表示装置。
【請求項４】
請求項１〜３のいずれか１項に記載の表示装置において、
前記駆動制御回路は、
前記信号線に含まれる制御線からの制御信号に基づいて選択的にイネーブルされ、前記バッファコンデンサに蓄積されている電荷の一部を、選択中の前記アクチュエータ部に充電させるブースト回路を有することを特徴とする表示装置。
【請求項５】
請求項４記載の表示装置において、
前記ブースト回路は、
前記バッファコンデンサから前記アクチュエータ部に向かう経路に少なくともインダクタンス成分を有することを特徴とする表示装置。
【請求項６】
請求項４記載の表示装置において、
前記ブースト回路は、
電流の流れが前記バッファコンデンサから前記アクチュエータ部に向かうように規制する整流回路を有することを特徴とする表示装置。
【請求項７】
請求項１〜６のいずれか１項に記載の表示装置において、
前記駆動制御回路は、
前記信号線に含まれる制御線からの制御信号に基づいて選択的にイネーブルされ、選択中の前記アクチュエータ部の一方の電極の電位を規定の駆動電位にするための駆動回路を有することを特徴とする表示装置。
【請求項８】
請求項７記載の表示装置において、
前記駆動回路は、
前記ブースト回路を通じて電荷が充電された前記アクチュエータ部の一方の電極の電位を規定の駆動電位にすることを特徴とする表示装置。
【請求項９】
請求項１〜８のいずれか１項に記載の表示装置において、
前記駆動制御回路は、
前記信号線に含まれる制御線からの制御信号に基づいて選択的にイネーブルされ、選択中の前記アクチュエータ部の一方の電極の電位を初期電位にするためのリセット回路を有することを特徴とする表示装置。
【請求項１０】
請求項９記載の表示装置において、
前記リセット回路は、
前記電力回収回路を通じて放電された前記アクチュエータ部の一方の電極の電位を初期電位にすることを特徴とする表示装置。
【請求項１１】
請求項１〜１０のいずれか１項に記載の表示装置において、
前記電力回収回路、前記ブースト回路、前記駆動回路又は前記リセット回路は、それぞれスイッチング回路を有し、
各スイッチング回路は、対応する制御信号の属性に応じてＯＮ動作及びＯＦＦ動作を行う薄膜トランジスタを有することを特徴とする表示装置。
【請求項１２】
請求項１１記載の表示装置において、
前記薄膜トランジスタは、ソース端子と分離され、かつ、半導体基板に対するバイアス端子を有する４端子構造であることを特徴とする表示装置。
【請求項１３】
請求項１１又は１２記載の表示装置において、
前記バッファコンデンサに蓄積されている電荷の一部を選択中のアクチュエータ部に充電する第１のサイクルと、
前記選択中のアクチュエータ部の一方の電極の電位を規定の駆動電位にする第２のサイクルと、
表示階調に応じた時間経過後、前記選択中のアクチュエータ部に充電された電荷の少なくとも一部を前記バッファコンデンサに回収する第３のサイクルと、
前記選択中のアクチュエータ部の一方の電極の電位を初期電位にする第４のサイクルとをタイミング制御することを特徴とする表示装置。
【請求項１４】
請求項１〜１３のいずれか１項に記載の表示装置において、
少なくとも前記表示部及び前記バッファコンデンサが第１の基板に形成され、
少なくとも前記駆動部が第２の基板に形成され、
前記第１及び第２の基板が貼り合わされていることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、画素に応じて配列され、変位動作に応じて対応する画素をＯＮ／ＯＦＦ制御するアクチュエータ部を有する表示部と、入力信号に応じて、対応するアクチュエータ部を駆動制御する駆動回路が前記多数の画素に応じて配列された駆動部とを具備した表示装置に関する。
【０００２】
【従来の技術】
本出願人は、例えば特許文献１において、セラミック素子を用いた表示装置を提案している。この表示装置は、図１６に示すように、画素毎に配列されたアクチュエータ部２００を有し、各アクチュエータ部２００は、圧電／電歪層２０２と該圧電／電歪層２０２の上面及び下面にそれぞれ形成された上部電極２０４と下部電極２０６とを具備したアクチュエータ部本体２０８と、該アクチュエータ部本体２０８の下部に配設された振動部２１０と固定部２１２からなる基体２１４とを有して構成されている。アクチュエータ部本体２０８の下部電極２０６は振動部２１０と接触しており、振動部２１０により前記アクチュエータ部本体２０８が支持されている。
【０００３】
前記基体２１４は、振動部２１０及び固定部２１２が一体となってセラミックスにて構成され、更に、基体２１４には、前記振動部２１０が薄肉になるように凹部２１６が形成されている。
【０００４】
また、アクチュエータ部本体２０８の上部電極２０４には、光導波板２１８との接触面積を所定の大きさにするための変位伝達部２２０が接続されており、図１６の例では、前記変位伝達部２２０は、アクチュエータ部２００が静止している通常状態において光導波板２１８に近接して配置され、励起状態において前記光導波板２１８の光の波長以下の距離で接触するように配置されている。
【０００５】
そして、前記光導波板２１８の例えば端部から光２２２を導入する。この場合、光導波板２１８の屈折率の大きさを調節することにより、全ての光２２２が光導波板２１８の前面及び背面において透過することなく内部で全反射する。この状態で、前記上部電極２０４及び下部電極２０６を通じてアクチュエータ部２００に画像信号の属性に応じた電圧信号を選択的に印加して、該アクチュエータ部２００に通常状態による静止と励起状態による変位を行わせることにより、前記変位伝達部２２０の光導波板２１８への接触・離隔が制御され、これにより、前記光導波板２１８の所定部位の散乱光（漏れ光）２２４が制御されて、光導波板２１８に画像信号に応じた映像の表示がなされる。
【０００６】
この表示装置によれば、（１）消費電力を低減できる、（２）画面輝度を大きくすることができる、（３）カラー画面に適用した場合に、画素数を白黒画面の場合に比して増加させる必要がない、等の利点を有する。
【０００７】
上述のような表示装置の周辺回路においては、例えば図１７に示すように、多数の画素が配列された表示部２３０と、１つの行を構成する多数の画素（画素群）に対して共通とされた垂直選択線２３２が必要な行数分導出された垂直シフト回路２３４と、１つの列を構成する多数の画素（画素群）に対して共通とされた信号線２３６が必要な列数分導出された水平シフト回路２３８とを有して構成されている。つまり、単純マトリクス方式の回路構成を有する。
【０００８】
また、本出願人は、いわゆるアクティブマトリクス方式の新規な表示装置を提案している（例えば特許文献２参照）。
【０００９】
この表示装置３００は、図１８に示すように、駆動部上に形成された下部電極３０２ｂ、形状保持層３０４及び上部電極３０２ａによって構成されたアクチュエータ部３０６の近傍にスイッチング用の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）３０８が形成されている。
【００１０】
そして、アクチュエータ部３０６の上部電極３０２ａとＴＦＴ３０８のソース／ドレイン領域３１０とをコンタクト３１２を通じて電気的に接続し、選択線３１４とＴＦＴ３０８のゲート電極とをコンタクト３１６を通じて電気的に接続し、信号線３１８とＴＦＴ３０８のソース／ドレイン領域３２０とをコンタクト３２２を通じて電気的に接続する。
【００１１】
ところで、このような表示装置においては、アクチュエータ部本体において充放電させることでアクチュエータ部を変位させ、この変位を利用して各画素のＯＮ／ＯＦＦを制御するようにしている。
【００１２】
また、アクチュエータ部は、一対の電極を有するコンデンサ構造を有し、しかもその静電容量は大きい。ちなみに、１５インチ、１０２４×７６８ドット（ＸＧＡ）の液晶ディスプレイのセルサイズは、０．２９５ｍｍ角であって、その静電容量は０．９ｐＦ（但し、誘電率εｒ＝６．８、セルギャップ＝６μｍ）であるが、上述の表示装置においては、４０インチ、ＸＧＡの場合、セルサイズが０．８ｍｍ角で、その静電容量は０．８ｎＦである。
【００１３】
このように、形状保持層によるアクチュエータ部を用いた表示装置は、液晶ディスプレイ等と比較して静電容量が大きいことから、高電圧・大電流駆動が必要となる。
【００１４】
従って、アクチュエータ部本体を充放電させる際に、放電電荷を単に抵抗等でジュール熱として放出してしまうと、消費電力が大きくなり、また、発熱量も大きくなる。
【００１５】
このようなことから、上述のようなアクチュエータ部を使用した表示装置においては、放電電荷を熱として放出せず、回収して次の充電電力として利用することが考えられる。電力回収の手法としては、例えば特許文献３、特許文献４、特許文献５に記載された方法がある。
【００１６】
【特許文献１】
特開平７−２８７１７６号公報
【特許文献２】
国際公開第９８／５４６０９号パンフレット
【特許文献３】
特開２００１−６０１１６号公報
【特許文献４】
特許第２９０９１５０号公報
【特許文献５】
特開平１０−１０７３３５号公報
【００１７】
【発明が解決しようとする課題】
しかしながら、上述のような単純マトリクス方式の駆動回路では、例えば各信号線あるいは各選択線について電力回収のための回路を接続することが考えられるが、水平シフト回路２３８から選択行の画素群に対して出力される表示情報（出力電圧）が非選択行に関する画素群にも印加されることになり、不必要な画素（アクチュエータ部）を駆動せざるを得ない。従って、１つの信号線についてみると、該信号線に属する多数のアクチュエータ部の充放電のタイミングがそれぞれ異なることから、一括した電力回収ができないという問題がある。
【００１８】
そこで、アクティブマトリクス方式の駆動回路を具備した表示装置に対して電力回収のための回路を設置することが考えられるが、現在のところ、上述のように静電容量が大きいアクチュエータ部に対する電力回収のための回路は開発されていないのが現状である。
【００１９】
本発明は、アクティブマトリクス方式の駆動回路を具備した表示装置において、更なる消費電力の低減並びに発熱量の低減を図ることができる表示装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明に係る表示装置は、画素に応じて配列され、変位動作に応じて対応する画素をＯＮ／ＯＦＦ制御するアクチュエータ部を有する表示部と、各画素に対してそれぞれ選択／非選択を指示する多数の選択線と、選択状態にある各画素に対してそれぞれ画素信号を供給する多数の信号線と、１つの選択線からの指示と１つの信号線からの信号に応じて、対応するアクチュエータ部を駆動制御する駆動制御回路が前記多数の画素に応じて配列された駆動部と、所要電荷が蓄積されたバッファコンデンサとを具備し、前記アクチュエータ部は、一対の電極を有するコンデンサ構造を有し、前記駆動制御回路は、前記信号線に含まれる制御線からの制御信号（第１制御信号）に基づいて選択的にイネーブルされ、選択中の前記アクチュエータ部に充電された電荷の少なくとも一部を前記バッファコンデンサに回収させる電力回収回路を有することを特徴とする。
【００２１】
つまり、駆動制御回路は、信号線に含まれる制御線からの第１制御信号に基づいて選択的にイネーブルされ、選択中の前記アクチュエータ部に充電された電荷の少なくとも一部を前記バッファコンデンサに回収させる。
【００２２】
これにより、選択中のアクチュエータ部が放電する際に、その放電電荷の一部がバッファコンデンサに回収され、次の充電電力として使用することが可能となり、アクティブマトリクス方式の駆動回路を具備した表示装置に適用すれば、該表示装置の更なる消費電力の低減並びに発熱量の低減を図ることができる。
【００２３】
そして、前記電力回収回路は、前記アクチュエータ部から前記バッファコンデンサに向かう経路に少なくともインダクタンス成分を有することが好ましい。この場合、前記インダクタンス成分とアクチュエータ部のキャパシタンス成分とによるＬＣ共振により、電力回収効率を向上させることができる。前記インダクタンス成分は、例えば前記アクチュエータ部から前記バッファコンデンサに向かう経路の一部を蛇行させるなどの処置を行えばよい。
【００２４】
また、前記電力回収回路は、電流の流れが前記アクチュエータ部から前記バッファコンデンサに向かうように規制する整流回路を有するようにしてもよい。これにより、アクチュエータ部の放電によって生じた電流が整流回路を通じて効率よくバッファコンデンサに到達し、この場合も電力回収効率を向上させることができる。また、アクチュエータ部の放電期間を維持させる場合において、アクチュエータ部への不要な充電を阻止することができる。
【００２５】
前記駆動制御回路は、前記信号線に含まれる制御線からの制御信号（第２制御信号）に基づいて選択的にイネーブルされ、前記バッファコンデンサに蓄積されている電荷の一部を、選択中の前記アクチュエータ部に充電（一部充電）させるブースト回路を有するようにしてもよい。
【００２６】
アクチュエータ部は液晶の場合と比して、静電容量が大きい。従って、アクチュエータ部に対して例えば高電圧をかけて、該アクチュエータ部を変位させるには、ＣＲ時定数により、時間がかかることとなり、応答性が低下するおそれがある。
【００２７】
しかし、この発明のように、ブースト回路を通じて、事前にアクチュエータ部に対して一部の電荷を充電させておくことにより、アクチュエータ部に対して本格的に充電（本充電）を行う場合に、高速に充電することが可能となり、変位動作を速めることができ、応答性を向上させることができる。
【００２８】
前記ブースト回路は、前記バッファコンデンサから前記アクチュエータ部に向かう経路に少なくともインダクタンス成分を有するようにしてもよい。この場合、前記インダクタンス成分とアクチュエータ部のキャパシタンス成分によるＬＣ共振により、アクチュエータ部への一部充電を効率よく行うことができ、一部充電の時間の短縮化を図ることができる。前記インダクタンス成分は、例えば前記バッファコンデンサから前記アクチュエータ部に向かう経路の一部を蛇行させるなどの処置を行えばよい。
【００２９】
また、前記ブースト回路は、電流の流れが前記バッファコンデンサから前記アクチュエータ部に向かうように規制する整流回路を有するようにしてもよい。これにより、バッファコンデンサの放電によって生じた電流が整流回路を通じて効率よくアクチュエータ部に到達し、この場合もアクチュエータ部への一部充電を効率よく行うことができる。また、アクチュエータ部の充電期間を維持させる場合において、アクチュエータ部での不要な放電を阻止することができる。
【００３０】
また、前記駆動制御回路は、前記信号線に含まれる制御線からの制御信号（第３制御信号）に基づいて選択的にイネーブルされ、選択中の前記アクチュエータ部の一方の電極の電位を規定の駆動電位にするための駆動回路を有するようにしてもよい。
【００３１】
つまり、アクチュエータ部は、前記駆動回路によって本充電され、アクチュエータ部は、一方向に変位し、該アクチュエータ部に対応する画素が例えばＯＮとなる。
【００３２】
この場合、前記駆動回路は、前記ブースト回路を通じて電荷が充電された前記アクチュエータ部の一方の電極の電位を規定の駆動電位にするようにしてもよい。アクチュエータ部は、本充電の前にブースト回路によって一部充電されているため、本充電が完了するまでの時間を大幅に短縮することができ、応答性を向上させることができる。
【００３３】
また、前記駆動制御回路は、前記信号線に含まれる制御線からの制御信号（第４制御信号）に基づいて選択的にイネーブルされ、選択中の前記アクチュエータ部の一方の電極の電位を初期電位にするためのリセット回路を有するようにしてもよい。
【００３４】
つまり、アクチュエータ部は、前記リセット回路によって本格的に放電（本放電）され、アクチュエータ部は、前記一方向とは別の方向（他方向）に変位し、該アクチュエータ部に対応する画素が例えばＯＦＦとなる。
【００３５】
この場合、前記リセット回路は、前記電力回収回路を通じて放電（一部放電）された前記アクチュエータ部の一方の電極の電位を初期電位にするようにしてもよい。アクチュエータ部は、本放電の前に電力回収回路によって一部放電されているため、本放電が完了するまでの時間を大幅に短縮することができ、応答性を向上させることができる。
【００３６】
そして、前記電力回収回路、前記ブースト回路、前記駆動回路又は前記リセット回路は、それぞれスイッチング回路を有し、各スイッチング回路は、対応する制御信号の属性に応じてＯＮ動作及びＯＦＦ動作を行う薄膜トランジスタを有するようにしてもよい。
【００３７】
各スイッチング回路をそれぞれ対応する制御信号にてＯＮ／ＯＦＦ制御することで、各回路の動作タイミングを容易に制御することができ、一部充電から本充電への移行、あるいは一部放電から本放電への移行をスムーズに行うことができる。
【００３８】
また、前記薄膜トランジスタは、ソース端子と分離され、かつ、半導体基板に対するバイアス端子を有する４端子構造としてもよい。この場合、各薄膜トランジスタのゲート電圧を、半導体基板に印加されるバイアス電圧という独立した固定電圧に基づいて制御することができる。
【００３９】
そのため、各薄膜トランジスタのゲートには、ソース電圧を考慮せずに、例えば一般の論理回路に用いられている信号レベルを用いることができる。これにより、設計が容易になると共に、設計の自由度も向上する。
【００４０】
そして、本発明に係る表示装置は、前記バッファコンデンサに蓄積されている電荷の一部を選択中のアクチュエータ部に充電する第１のサイクルと、前記選択中のアクチュエータ部の一方の電極の電位を規定の駆動電位にする第２のサイクルと、表示階調に応じた時間経過後、前記選択中のアクチュエータ部に充電された電荷の少なくとも一部を前記バッファコンデンサに回収する第３のサイクルと、前記選択中のアクチュエータ部の一方の電極の電位を初期電位にする第４のサイクルとをタイミング制御するようにしてもよい。
【００４１】
即ち、例えば１つのアクチュエータ部に対する制御において、第１〜第４のサイクルをタイミング制御することで、表示装置の更なる消費電力の低減並びに発熱量の低減を図ることができ、しかも、応答性の向上を図ることができる。
【００４２】
また、本発明においては、少なくとも前記表示部及び前記バッファコンデンサを第１の基板に形成し、少なくとも前記駆動部を第２の基板に形成し、前記第１の基板と第２の基板とを貼り合わせるようにしてもよい。
【００４３】
これにより、画素の開口率に直接関わるアクチュエータ部並びに電荷量を多くとるためのバッファコンデンサを、駆動回路の形成面積を考慮せずに配列形成することができる。
【００４４】
従って、画素の開口率を大幅に向上させることができると共に、駆動回路のレイアウトも自由に設定することができ、回路素子の選択性の向上、設計の自由度の向上を実現させることができる。これは、表示装置の製造コストの低廉化を図ることができるほか、表示装置の利用形態（設置される環境や使用目的等）に応じて様々な構成の表示装置を作製できることにつながる。
【００４５】
【発明の実施の形態】
以下、本発明に係る表示装置の実施の形態例を図１〜図１５を参照しながら説明する。
【００４６】
本実施の形態に係る表示装置１０は、図１に示すように、表示装置１０としての表示面積を有する導光板１２の背面に、複数個の表示素子１４が配列されて構成されている。
【００４７】
表示素子１４は、図２に示すように、光源１６からの光１８が導入される光導波板２０と、該光導波板２０の背面に対向して設けられ、かつ多数のアクチュエータ部２２が画素に対応してマトリクス状あるいは千鳥状に配列された表示部２４とを有する。
【００４８】
画素の配列構成は、図３に示すように、２つのアクチュエータ部２２にて１つのドットを構成し、更に、３つのドット（赤色ドット２６Ｒ、緑色ドット２６Ｇ及び青色ドット２６Ｂ）で１つの画素２８を構成する。また、図２の表示素子１４においては、画素２８の並びを水平方向に３２画素（９６ドット）、垂直方向に３２画素（３２ドット）としている。
【００４９】
そして、この表示装置１０は、図１に示すように、例えばＶＧＡ（Video Graphics Array）の規格に準拠すべく、水平方向に６４０画素（１９２０ドット）が並び、垂直方向に４８０画素（４８０ドット）が並ぶように、導光板１２の背面に、表示素子１４を水平方向に２０個、垂直方向に１５個配列させるようにしている。
【００５０】
導光板１２は、ガラス板やアクリル板等の可視光領域での光透過率が大であって、かつ、均一なものが使用され、各表示素子１４間は、ワイヤボンディングや半田付け、端面コネクタ、裏面コネクタ等で接続することにより相互間の信号供給が行えるようになっている。
【００５１】
なお、前記導光板１２と各表示素子１４の光導波板２０は、屈折率が類似したものが好ましく、導光板１２と光導波板２０とを貼り合わせる場合には、透明な接着剤や液体を用いてもよい。この接着剤や液体は、導光板１２や光導波板２０と同様に、可視光領域において均一で、かつ、高い光透過率を有することが好ましく、また、屈折率も導光板１２や光導波板２０と近いものに設定することが、画面の明るさを確保する上で望ましい。
【００５２】
ところで、各表示素子１４においては、図２に示すように、各アクチュエータ部２２上に、それぞれ画素構成体３０が積層されている。
【００５３】
表示部２４は、例えばセラミックスにて構成されたアクチュエータ基板３２を有し、該アクチュエータ基板３２の各画素２８に応じた位置にアクチュエータ部２２が配置されている。前記アクチュエータ基板３２は、一主面が光導波板２０の背面に対向するように配置されており、該一主面は連続した面（面一）とされている。アクチュエータ基板３２の内部には、各画素２８に対応した位置にそれぞれ後述する振動部を形成するための空所３４が設けられている。各空所３４は、アクチュエータ基板３２の他端面に設けられた径の小さい貫通孔３６を通じて外部と連通している。
【００５４】
前記アクチュエータ基板３２のうち、空所３４の形成されている部分が薄肉とされ、それ以外の部分が厚肉とされている。薄肉の部分は、外部応力に対して振動を受けやすい構造となって振動部３８として機能し、空所３４以外の部分は厚肉とされて前記振動部３８を支持する固定部４０として機能するようになっている。
【００５５】
つまり、アクチュエータ基板３２は、最下層である基板層３２Ａと中間層であるスペーサ層３２Ｂと最上層である薄板層３２Ｃとの積層体であって、スペーサ層３２Ｂのうち、アクチュエータ部２２に対応する箇所に空所３４が形成された一体構造体として把握することができる。基板層３２Ａは、補強用基板として機能するほか、配線用の基板としても機能するようになっている。なお、前記アクチュエータ基板３２は、一体焼成であっても、後付けであってもよい。
【００５６】
前記基板層３２Ａ、スペーサ層３２Ｂ及び薄板層３２Ｃの構成材料としては、例えば、安定化酸化ジルコニウム、部分安定化酸化ジルコニウム、酸化アルミニウム、酸化マグネシウム、酸化チタン、スピネル及びムライト等の高耐熱性、高強度及び高靭性を兼ね備えるものが好適に採用される。なお、基板層３２Ａ、スペーサ層３２Ｂ及び薄板層３２Ｃは、全て同一材料としてもよく、それぞれ別の材料としてもよい。
【００５７】
そして、前記薄板層３２Ｃの厚みとしては、アクチュエータ部２２を大きく変位させるために、通常５０μｍ以下とされ、好ましくは３〜２０μｍ程度とされる。
【００５８】
スペーサ層３２Ｂは、アクチュエータ基板３２に空所３４を構成するものとして存在していればよく、その厚みは特に制限されるものではない。しかし一方で、空所３４の利用目的に応じてその厚みを決定してもよく、その中でもアクチュエータ部２２が機能する上で必要以上の厚みを有さず、例えば図４に示すように、薄い状態で構成されていることが好ましい。即ち、スペーサ層３２Ｂの厚みは、利用するアクチュエータ部２２の変位の大きさ程度であることが好ましい。
【００５９】
このような構成により、薄肉の部分（振動部３８の部分）の撓みが、その撓み方向に近接する基板層３２Ａにより制限され、意図しない外力の印加に対して、前記薄肉部分の破壊を防止するという効果が得られる。なお、基板層３２Ａによる撓みの制限効果を利用して、アクチュエータ部２２の変位を特定値に安定させることも可能である。
【００６０】
また、スペーサ層３２Ｂを薄くすることで、アクチュエータ基板３２自体の厚みが低減し、曲げ剛性を小さくすることができるため、例えばアクチュエータ基板３２を別体に接着・固定するにあたって、相手方（例えば光導波板２０）に対し、自分自身（この場合、アクチュエータ基板３２）の反り等が効果的に矯正され、接着・固定の信頼性の向上を図ることができる。
【００６１】
加えて、アクチュエータ基板３２が全体として薄く構成されるため、アクチュエータ基板３２を製造する際に、原材料の使用量を低減することができ、製造コストの観点からも有利な構造である。従って、スペーサ層３２Ｂの具体的な厚みとしては、３〜５０μｍとすることが好ましく、中でも３〜２０μｍとすることが好ましい。
【００６２】
一方、基板層３２Ａの厚みとしては、上述したスペーサ層３２Ｂを薄く構成することから、アクチュエータ基板３２全体の補強目的として、５０μｍ以上、好ましくは８０〜３００μｍ程度とされる。
【００６３】
ここで、アクチュエータ部２２と画素構成体３０の具体例を図５に基づいて説明する。なお、図５は、外力に対して変形しない材料で構成されている桟４２と、光導波板２０との間に光遮蔽層４４を設けた場合を示す。
【００６４】
まず、アクチュエータ部２２は、図５に示すように、前記振動部３８と固定部４０のほか、該振動部３８上に直接形成された圧電／電歪層４６と、該圧電／電歪層４６の上面と下面に形成された一対の電極４８（下部電極４８ａ及び上部電極４８ｂ）とを有する。
【００６５】
一対の電極４８は、図５に示すように、圧電／電歪層４６に対して上下に形成した構造や片側だけに形成した構造でもよいし、圧電／電歪層４６の上部のみに一対の電極４８を形成するようにしてもよい。
【００６６】
一対の電極４８を圧電／電歪層４６の上部のみに形成する場合、一対の電極４８の平面形状としては、多数のくし歯が相補的に対峙した形状のほか、特開平１０−７８５４９号公報にも示されているように、渦巻き状や多枝形状などを採用してもよい。
【００６７】
ところで、図５に示すように、一対の電極４８として、圧電／電歪層４６の下面に下部電極４８ａを形成し、圧電／電歪層４６の上面に上部電極４８ｂを形成した場合においては、図２及び図５に示すように、アクチュエータ部２２を空所３４側に凸となるように一方向に屈曲変位させることも可能であり、その他、図６に示すように、アクチュエータ部２２を光導波板２０側に凸となるように、他方向に屈曲変位させることも可能である。なお、図６に示す例は、光遮蔽層４４（図２参照）を形成しない場合を示す。
【００６８】
一方、画素構成体３０は、例えば図５に示すように、アクチュエータ部２２上に形成された白色散乱体５０と色フィルタ５２と透明層５４との積層体で構成される変位伝達部である。
【００６９】
更に、前記積層体の他に、（１）前記白色散乱体５０の代わりに光反射層と絶縁層を積層して介在させた場合、（２）アクチュエータ部２２上に形成された画素構成体３０である変位伝達部を有色散乱体と透明層の積層体で構成した場合、（３）前記変位伝達部を透明層、有色散乱体、光反射層及び絶縁層の積層体で構成した場合、等の組み合わせが考えられる。
【００７０】
また、この表示素子１４においては、図２、図５及び図６に示すように、光導波板２０とアクチュエータ基板３２との間において、画素構成体３０以外の部分に形成された桟４２を有して構成され、図６の例では、桟４２の上面に直接光導波板２０が固着された場合を示している。桟４２の材質は、熱、圧力に対して変形しないものが好ましい。
【００７１】
ここで、表示素子１４の動作を図２及び図５を参照しながら簡単に説明する。まず、下部電極４８ａを電位の基準点（例えば５０Ｖ）に取ると、上部電極４８ｂに例えば高レベルの駆動電位（６０Ｖ）が印加された場合、上部電極４８ｂ及び下部電極４８ａ間に低レベル電圧（−１０Ｖ）がかかり、反対に、上部電極４８ｂに低レベルの駆動電位（０Ｖ）が印加された場合、上部電極４８ｂ及び下部電極４８ａ間に高レベル電圧（５０Ｖ）がかかることになる。
【００７２】
このような状態で、光導波板２０の例えば端部から光１８が導入される。この場合、画素構成体３０が光導波板２０に接触していない状態で、光導波板２０の屈折率の大きさを調節することにより、全ての光１８を光導波板２０の前面及び背面において透過することなく内部で全反射させるようにする。光導波板２０の屈折率ｎとしては、１．３〜１．８が望ましく、１．４〜１．７がより望ましい。
【００７３】
この例においては、アクチュエータ部２２の自然状態において、画素構成体３０の端面が光導波板２０の背面に対して光１８の波長以下の距離で接触しているため、光１８は、画素構成体３０の表面で反射し、散乱光６２となる。この散乱光６２は、一部は再度光導波板２０の中で反射するが、散乱光６２の大部分は光導波板２０で反射されることなく、光導波板２０の前面（表面）を透過することになる。これによって、全てのアクチュエータ部２２がＯＮ状態となり、そのＯＮ状態が発光というかたちで具現され、しかも、その発光色は画素構成体３０に含まれる色フィルタ５２や白色散乱体５０の色に対応したものとなる。この場合、全てのアクチュエータ部２２に対応する画素がＯＮ状態となっているため、表示素子１４の画面から白色が表示されることになる。
【００７４】
また、更には、アクチュエータ部２２の上部電極４８ｂ及び下部電極４８ａ間に対して、先に例示した低レベル電圧（−１０Ｖ）が駆動電圧として印加されることにより、画素構成体３０の端面が光導波板２０の背面に対して押し付ける状態で接触し、より確実なＯＮ状態を作り出すことが可能となり、安定した表示が可能となる。
【００７５】
この状態から、あるドット２６に対応するアクチュエータ部２２の上部電極４８ｂ及び下部電極４８ａ間に高レベル電圧（５０Ｖ）が駆動電圧として印加されると、当該アクチュエータ部２２が図２に示すように、空所３４側に凸となるように屈曲変位、即ち、下方に屈曲変位して、画素構成体３０の端面が光導波板２０から離隔し、当該アクチュエータ部２２に対応する画素がＯＦＦ状態となり、そのＯＦＦ状態が消光というかたちで具現される。
【００７６】
つまり、この表示素子１４は、画素構成体３０の光導波板２０への接触の有無により、光導波板２０の前面における光の発光（散乱光６２）の有無を制御することができる。
【００７７】
そして、各表示素子１４は、図７に示すように、駆動部７０を有する。この駆動部７０は、表示部２４の各画素（アクチュエータ部２２）に対応して配列され、対応するアクチュエータ部２２を駆動制御する駆動制御回路７２と、多数の画素（アクチュエータ部２２）の行数に応じた本数の行選択線７４と、多数の画素の列数に応じた本数の画素信号線７６と、各画素信号線７６に対応して配列され、かつ、１本の画素信号線７６に対して４本の制御線を有する制御信号線７８とを有する。
【００７８】
また、この駆動部７０は、垂直シフト回路８０と、水平シフト回路８２と、信号制御回路８４と、信号線制御回路１００とを有する。
【００７９】
垂直シフト回路８０は、行選択線７４に選択的に選択信号Ｓｓを供給して、１行単位にアクチュエータ部２２を順次選択する。また、この垂直シフト回路８０は、行選択のタイミングに同期した同期信号Ｓｈを出力する。水平シフト回路８２は、画素信号線７６に画素信号Ｓｄをパラレルに出力する。信号制御回路８４は、入力される映像信号Ｓｖ及び同期信号Ｓｙに基づいて垂直シフト回路８０及び水平シフト回路８２を制御する。信号線制御回路１００は、画素の列数と同じ個数の出力回路１０２を有する。
【００８０】
出力回路１０２は、図８に示すように、対応する画素信号線７６を通じて供給された画素信号Ｓｄの属性に基づいて第１制御信号Ｓｃ１〜第４制御信号Ｓｃ４を生成し、それぞれ第１制御線７８ａ〜第４制御線７８ｄに出力する。なお、画素信号Ｓｄ、第１制御信号Ｓｃ１〜第４制御信号Ｓｃ４並びにアクチュエータ部２２に印加される電圧波形の例については後述する。
【００８１】
具体的には、出力回路１０２は、例えば図８に示すように、２つのＡＮＤ回路（第１及び第２のＡＮＤ回路１０４Ａ及び１０４Ｂ）と、２つの遅延回路（第１及び第２の遅延回路１０６Ａ及び１０６Ｂ）と、１つのインバータ１０８とを有する。
【００８２】
第１のＡＮＤ回路１０４Ａの一方の入力端子には、垂直シフト回路８０からの同期信号Ｓｈが供給され、他方の入力端子には、水平シフト回路８２からの画素信号Ｓｄが供給される。この第１のＡＮＤ回路１０４Ａの出力は、第１制御信号Ｓｃ１として第１制御線７８ａに供給される。また、この第１のＡＮＤ回路１０４Ａの出力は、第１の遅延回路１０６Ａを介して第２制御信号Ｓｃ２として第２制御線７８ｂに供給される。
【００８３】
一方、第２のＡＮＤ回路１０４Ｂの一方の入力端子には、垂直シフト回路８０からの同期信号Ｓｈが供給され、他方の入力端子には、水平シフト回路８２からの画素信号Ｓｄがインバータ１０８を介して供給される。この第２のＡＮＤ回路１０４Ｂの出力は、第３制御信号Ｓｃ３として第３制御線７８ｃに供給される。また、この第２のＡＮＤ回路１０４Ｂの出力は、第２の遅延回路１０６Ｂを介して第４制御信号Ｓｃ４として第４制御線７８ｄに供給される。
【００８４】
ここで、選択信号Ｓｓ、同期信号Ｓｈ、画素信号Ｓｄ並びに第１制御信号Ｓｃ１〜第４制御信号Ｓｃ４の各波形の一例について図９を参照しながら説明する。
【００８５】
例えば選択信号Ｓｓのパルス幅（該当行を選択している時間）をτとし、同期信号Ｓｈのパルス周期をτ、そのパルス幅をτ／２としたとき、第１制御信号Ｓｃ１は、画素信号Ｓｄが高レベル（属性：ＯＮ）であって、かつ、同期信号Ｓｈが高レベルの期間において高レベルとなるパルス波形となり、そのパルス幅はτ／２である。第２制御信号Ｓｃ２は、第１制御信号Ｓｃ１を時間τ／２だけ遅らせたパルス波形となり、そのパルス幅は同じくτ／２である。
【００８６】
第３制御信号Ｓｃ３は、画素信号Ｓｄが低レベル（属性：ＯＦＦ）であって、かつ、同期信号Ｓｈが高レベルの期間において高レベルとなるパルス波形となり、そのパルス幅はτ／２である。第４制御信号Ｓｃ４は、第３制御信号Ｓｃ３を時間τ／２だけ遅らせたパルス波形となり、そのパルス幅は同じくτ／２である。
【００８７】
なお、垂直シフト回路８０、水平シフト回路８２、信号制御回路８４及び信号線制御回路１００には、電源部８６（図７参照）から電源電圧が供給される。駆動制御回路７２の具体例については後述する。
【００８８】
ここで、駆動部７０の実装について説明する。駆動部７０を表示素子１４に実装する場合、アクチュエータ部２２が形成されたアクチュエータ基板３２のアクチュエータ部２２の形成面に実装することが考えられる。しかし、この場合、画素の開口率に直接関わるアクチュエータ部２２の面積を十分に確保できなくなるおそれがある。一方、アクチュエータ基板３２のうち、アクチュエータ部２２が形成されていない面に実装する場合、実装スペースの確保が困難であるだけでなく、工程が複雑になり、アクチュエータ基板３２の歩留まりの低下を招くおそれがある。
【００８９】
そこで、本実施の形態では、図１０に示すように、多数の画素に応じて配列されたアクチュエータ部２２をアクチュエータ基板３２に形成し、駆動部７０を別の回路基板１３０に形成し、光導波板２０とアクチュエータ基板３２とを貼り合わせ、更に、アクチュエータ基板３２の裏面に回路基板１３０を貼り合わせる。
【００９０】
具体的には、図１１に示すように、一主面に多数のアクチュエータ部２２（図１０参照）が配列形成されたアクチュエータ基板３２のほかに、一主面に駆動制御回路７２（形成範囲を破線で示す）が配列形成された回路基板１３０を用意する。アクチュエータ基板３２の一主面から他主面につながるスルーホール６６（図５参照）を各アクチュエータ部２２に対応して多数設け、該スルーホール６６におけるアクチュエータ基板３２の他主面側に電極パッド１３２を形成する。即ち、これら電極パッド１３２は、一主面に設けられたアクチュエータ部２２に対応した位置に設けられることになる。
【００９１】
一方、回路基板１３０は、アクチュエータ基板３２の裏面に貼り合わせたときに、各電極パッド１３２に対応した位置にそれぞれ駆動制御回路７２の出力パッド１３４が形成されている。これら電極パッド１３２と出力パッド１３４との電気的接続によって、回路基板１３０における各駆動制御回路７２とアクチュエータ基板３２における各アクチュエータ部２２とが電気的に接続されることになる。
【００９２】
これらアクチュエータ基板３２と回路基板１３０との貼り合わせは、アクチュエータ基板３２の裏面（多数の電極パッド１３２が形成された面）と回路基板１３０の一主面とを互いに合わせ、アクチュエータ基板３２における電極パッド１３２と回路基板１３０における出力パッド１３４とを例えば半田や導電性樹脂などで貼り合わせる。この貼り合わせによって、アクチュエータ部２２の一方の電極（例えば上部電極４８ｂ）と駆動制御回路７２の出力とが電気的に接続されることになる。
【００９３】
このような構成により、画素の開口率に直接関わるアクチュエータ部２２を、駆動制御回路７２の形成面積を考慮せずに配列形成することができ、駆動制御回路７２についても、アクチュエータ部２２の形成面積を考慮せずに配列形成することができる。
【００９４】
従って、画素の開口率を大幅に向上させることができると共に、駆動制御回路７２のレイアウトも自由に設定することができ、回路素子の選択性の向上、設計の自由度の向上を実現させることができる。これは、表示装置１０の製造コストの低廉化を図ることができるほか、表示装置１０の利用形態（設置される環境や使用目的等）に応じて様々な構成の表示装置１０を作製できることにつながる。
【００９５】
更に、この実施の形態では、図１１に示すように、回路基板１３０の一主面に、駆動制御回路７２のほかに、行選択線７４及び制御信号線７８（画素信号線７６を含む）を形成するようにしている。アクチュエータ部２２が形成されたアクチュエータ基板３２に行選択線７４及び制御信号線７８を形成する場合は、アクチュエータ部２２間の隙間を蛇行させながら配線する必要があり、配線設計の自由度が低くなることと、寄生インダクタンスや寄生抵抗の発生も懸念される。
【００９６】
しかし、本実施の形態では、行選択線７４及び制御信号線７８を駆動制御回路７２と共に回路基板１３０に形成することにより、アクチュエータ部２２の配置に関係なく、自由に配線形成することができることから、配線設計の自由度が向上すると共に、寄生インダクタンスや寄生抵抗の低減も期待できる。
【００９７】
回路基板１３０の構成材料としては、セラミックス、ガラス、プラスチック（板状もしくはフィルム状）等を用いることができる。例えばガラスについては、高耐熱性であることと、表面の欠陥が少ない、あるいは小さいことが好ましい。市販のものでは、コーニング社製のEagle2000、Code1737、日本板硝子社製のNA35、旭硝子社製のAN635を使用することができる。
【００９８】
また、プラスチックを用いる場合は、軽量、堅牢、柔軟で、製造コスト的に有利なロール・ツー・ロール方式を適用することができるという利点がある。しかし、耐熱性に問題があるため、低温でＴＦＴを製造することが好ましい。
【００９９】
一方、行選択線７４への選択信号Ｓｓの供給や、画素信号線７６への画素信号Ｓｄの供給、並びに論理ゲート９０への電源供給として、図１０に示すように、低圧ロジックＩＣ１３６を用いることができる。この場合、回路基板１３０の一主面に形成された駆動部７０から多数の配線を回路基板１３０の外部へと引き出す必要があるが、この方法として、図１２に示すように、アクチュエータ部２２と回路基板１３０との貼り合わせ部分から例えばＡＣＦ（Anisotropic Conductive Film）１３８を介して直接ＦＰＣ（Flexible Printed Circuit）やＴＡＢ（Tape Automated Bonding）などのケーブル１４０を通じて低圧ロジックＩＣ１３６（図１０参照）に接続する方法が考えられる。
【０１００】
しかし、この方法の場合、ケーブル１４０を引き回すスペースが必要になることから、図１に示すように、多数の表示素子１４を配列させて大型の表示装置１０を構成した場合に、表示素子１４間の接合部の隙間が大きくなるという問題が生じる。
【０１０１】
そこで、本実施の形態では、回路基板１３０としてガラスを用いる場合、図１３に示すように、回路基板１３０の一主面から端面及び裏面にかけて配線パターン１４２を印刷し（端面印刷）、回路基板１３０の裏面において、ＡＣＦ１３８及びケーブル１４０を通じて低圧ロジックＩＣ１３６（図１０参照）に接続する。
【０１０２】
回路基板１３０としてプラスチックあるいはセラミックスを用いる場合は、図１１に示すように、回路基板１３０に、それぞれ駆動制御回路７２に対応してスルーホール１４４を形成し、各スルーホール１４４から配線を引き出すようにすればよい。
【０１０３】
これらの方法においては、表示素子１４間の接合部の隙間を限りなく小さくすることができ、大型の表示装置１０を構成した場合に、各表示素子１４の継ぎ目が目立たなくなり、画像表示上の品位を高めることができる。
【０１０４】
なお、駆動部７０を回路基板１３０に形成した場合は、図１２及び図１３に示すように、回路基板１３０に１以上の通気孔１７０を形成することが好ましい。これにより、アクチュエータ部２２の耐久性並びに表示素子１４及び表示装置１０の耐久性が著しく向上する。
【０１０５】
次に、本実施の形態に係る駆動制御回路７２について図１４及び図１５を参照しながら説明する。
【０１０６】
まず、この駆動制御回路７２では、バッファコンデンサＣｂが使用される。このバッファコンデンサＣｂは、アクチュエータ基板３２に設けられ、大量の電荷（正電荷）が蓄積されるようになっている。なお、本実施の形態では、１つの表示素子１４に対して１つのバッファコンデンサＣｂが設けられる。
【０１０７】
そして、各駆動制御回路７２は、図１４に示すように、ブースト回路１１０と、駆動回路１１２と、電力回収回路１１４と、リセット回路１１６とを有する。
【０１０８】
ブースト回路１１０は、第１制御線７８ａからの第１制御信号Ｓｃ１が高レベルとなっている期間だけイネーブル状態とされ、バッファコンデンサＣｂに蓄積されている電荷（正電荷、以下同じ）の一部を、選択中のアクチュエータ部２２に充電（一部充電）する回路である。
【０１０９】
駆動回路１１２は、第２制御線７８ｂからの第２制御信号Ｓｃ２が高レベルとなっている期間だけイネーブル状態とされ、選択中のアクチュエータ部２２の上部電極４８ｂの電位Ｖｄを規定の駆動電位（例えば６０Ｖ）にする回路である。
【０１１０】
電力回収回路１１４は、第３制御線７８ｃからの第３制御信号Ｓｃ３が高レベルとなっている期間だけイネーブル状態とされ、選択中のアクチュエータ部２２に充電された電荷の少なくとも一部をバッファコンデンサＣｂに回収させる回路である。
【０１１１】
リセット回路１１６は、第４制御線７８ｄからの第４制御信号Ｓｃ４が高レベルとなっている期間だけイネーブル状態とされ、選択中のアクチュエータ部２２の上部電極４８ｂの電位Ｖｄを初期電位（例えば０Ｖ）にする回路である。
【０１１２】
具体的には、ブースト回路１１０は、ゲートに行選択線７４が接続され、かつ、ドレインに第１制御線７８ａが接続された第１トランスファゲートＭ１と、選択時における前記第１トランスファゲートＭ１の出力を保持し、第１制御電圧Ｖｃ１として出力する第１コンデンサＣ１と、ゲートに第１コンデンサＣ１の一方の端子が接続されたチャネル幅の大きいＴＦＴ（パワーＴＦＴ（Ｍ５））とを有する。
【０１１３】
このパワーＴＦＴ（Ｍ５）は、ドレインに、バッファコンデンサＣｂの一方の端子が第１の外部端子１１８ａを介して接続され、ソースに、アクチュエータ部２２の上部電極４８ｂが第２の外部端子１１８ｂ（電極パッド１３２及び出力パッド１３４）を介して接続されている。
【０１１４】
また、パワーＴＦＴ（Ｍ５）のソースと第２の外部端子１１８ｂとの間に、第１の抵抗Ｒ１と、第１のインダクタＬ１と、第１のダイオードＤ１が直列接続されている。第１の抵抗Ｒ１及び第１のインダクタＬ１としては、必ずしも電子部品を挿入接続する必要はなく、パワーＴＦＴ（Ｍ５）のソースと第２の外部端子１１８ｂとの間の配線を例えば蛇行パターンとすることにより形成される配線抵抗成分とインダクタンス成分とで代用してもよい。もちろん、前記第１の抵抗Ｒ１、第１のインダクタＬ１、第１のダイオードＤ１を接続しなくてもかまわない。
【０１１５】
駆動回路１１２は、ゲートに行選択線７４が接続され、かつ、ドレインに第２制御線７８ｂが接続された第２トランスファゲートＭ２と、選択時における前記第２トランスファゲートＭ２の出力を保持し、第２制御電圧Ｖｃ２として出力する第２コンデンサＣ２と、ゲートに第２コンデンサＣ２の一方の端子が接続されたチャネル幅の大きいＴＦＴ（パワーＴＦＴ（Ｍ６））とを有する。
【０１１６】
このパワーＴＦＴ（Ｍ６）は、ドレインに、高レベル電圧（例えば６０Ｖ）の電源が第３の外部端子１１８ｃを介して接続され、ソースに、アクチュエータ部２２の上部電極４８ｂが第２の抵抗Ｒ２及び第２の外部端子１１８ｂを介して接続されている。なお、第２の抵抗Ｒ２は、パワーＴＦＴ（Ｍ６）のソースと第２の外部端子１１８ｂとの間の配線抵抗で代用してもよいし、接続しなくてもかまわない。
【０１１７】
電力回収回路１１４は、ゲートに行選択線７４が接続され、かつ、ドレインに第３制御線７８ｃが接続された第３トランスファゲートＭ３と、選択時における前記第３トランスファゲートＭ３の出力を保持し、第３制御電圧Ｖｃ３として出力する第３コンデンサＣ３と、ゲートに第３コンデンサＣ３の一方の端子が接続されたチャネル幅の大きいＴＦＴ（パワーＴＦＴ（Ｍ７））とを有する。
【０１１８】
このパワーＴＦＴ（Ｍ７）は、ドレインに、アクチュエータ部２２の上部電極４８ｂが第２の外部端子１１８ｂを介して接続され、ソースに、バッファコンデンサＣｂの一方の端子が第１の外部端子１１８ａを介して接続されている。
【０１１９】
また、パワーＴＦＴ（Ｍ７）のドレインと第２の外部端子１１８ｂとの間に、第３の抵抗Ｒ３、第２のインダクタＬ２、第２のダイオードＤ２が直列接続されている。第３の抵抗Ｒ３及び第２のインダクタＬ２としては、必ずしも電子部品を挿入接続する必要はなく、パワーＴＦＴ（Ｍ７）のドレインと第２の外部端子１１８ｂとの間の配線を例えば蛇行パターンとすることにより形成される配線抵抗成分とインダクタンス成分とで代用してもよい。もちろん、前記第３の抵抗Ｒ３、第２のインダクタＬ２、第２のダイオードＤ２を接続しなくてもかまわない。
【０１２０】
リセット回路１１６は、ゲートに行選択線７４が接続され、かつ、ドレインに第４制御線７８ｄが接続された第４トランスファゲートＭ４と、選択時における前記トランスファゲートＭ４の出力を保持し、第４制御電圧Ｖｃ４として出力する第４コンデンサＣ４と、ゲートに第４コンデンサＣ４の一方の端子が接続されたチャネル幅の大きいＴＦＴ（パワーＴＦＴ（Ｍ８））とを有する。
【０１２１】
このパワーＴＦＴ（Ｍ８）は、ドレインに、アクチュエータ部２２の上部電極４８ｂが第４の抵抗Ｒ４及び第２の外部端子１１８ｂを介して接続され、ソースに、低レベル電圧（例えば０Ｖ）の電源が第４の外部端子１１８ｄを介して接続されている。なお、第４の抵抗Ｒ４は、パワーＴＦＴ（Ｍ２）のソースと第４の外部端子１１８ｄとの間の配線抵抗で代用してもよいし、接続しなくてもかまわない。
【０１２２】
上述のトランスファゲートＭ１〜Ｍ４並びにパワーＴＦＴ（Ｍ５）〜（Ｍ８）は共に、例えばｎチャネルのエンハンスメント型ＦＥＴにて構成され、それぞれソース端子と分離され、かつ、半導体基板に対するバイアス端子を有する４端子構造となっている。
【０１２３】
また、第１コンデンサＣ１〜第４コンデンサＣ４は、それぞれ対応するパワーＴＦＴ（Ｍ５）〜（Ｍ８）のゲート−ソース間のキャパシタＣ５〜Ｃ８にて代用することができる。
【０１２４】
次に、具体例に係る駆動制御回路７２の動作について図１５をも参照しながら説明する。この説明では、各アクチュエータ部２２の下部電極４８ａに一定電位（例えば５０Ｖ）が印加され、また、バッファコンデンサＣｂに大量の電荷が蓄積されて、バッファコンデンサＣｂの両端電圧が例えば３０Ｖとされている場合を想定して説明する。
【０１２５】
まず、説明を簡単にするために、図１５の画素信号Ｓｄに示すように、１行１列目の画素がフレーム１のステップ１及びステップ２でＯＦＦ、ステップ３以降からＯＮとなり、次のフレーム２のステップ１ではＯＦＦとなる場合を想定する。
【０１２６】
図１５の画素信号Ｓｄにおいて、実線で囲む期間が選択期間、破線で囲む期間が非選択期間であり、ステップ４以降からステップｎまでの記述を省略して示した。選択期間は、１行１列目の画素においては、ステップ３の選択期間で属性がＯＦＦからＯＮに切り換わり、アクチュエータ部２２への充電が開始される。その後のステップ３の非選択期間からステップｎの終了（フレーム２の開始時点）までは、アクチュエータ部２２への充電を維持する期間としてみることができる。
【０１２７】
具体的に、駆動制御回路７２の動作を、画素信号Ｓｄの属性がＯＦＦからＯＮに切り換わるステップ３から説明する。
【０１２８】
まず、駆動制御回路７２のブースト回路１１０、駆動回路１１２、電力回収回路１１４及びリセット回路１１６における各トランスファゲートＭ１〜Ｍ４のゲートに高レベルの選択信号Ｓｓが印加され、各トランスファゲートＭ１〜Ｍ４はＯＮ状態となる。
【０１２９】
また、１列目の出力回路１０２（図７参照）から出力される第１制御信号Ｓｃ１〜第４制御信号Ｓｃ４のうち、第１制御信号Ｓｃ１がステップ３の開始と共に高レベルとなる。従って、このステップ３の開始段階においては、ブースト回路１１０がイネーブル状態となり、高レベルの第１制御信号Ｓｃ１がトランスファゲートＭ１を通じて第１コンデンサＣ１にて保持されると共に、高レベルの第１制御電圧Ｖｃ１としてパワーＴＦＴ（Ｍ５）のゲートに印加され、パワーＴＦＴ（Ｍ５）がＯＮとなる。
【０１３０】
これにより、バッファコンデンサＣｂの一方の端子とアクチュエータ部２２の上部電極４８ｂとが電気的につながり、その結果、バッファコンデンサＣｂに蓄積されている電荷の一部が、当該アクチュエータ部２２に充電（一部充電）され、例えば第１制御信号Ｓｃ１のパルス幅（τ／２）の時間でアクチュエータ部２２における上部電極４８ｂの電位Ｖｄがほぼ３０Ｖにまで上昇し、アクチュエータ部２２に印加される電圧Ｖａは２０Ｖとなる。
【０１３１】
前記時間τ／２の経過後、第１制御信号Ｓｃ１が低レベルとなり、代わりに第２制御信号Ｓｃ２が高レベルになることから、今度は、駆動回路１１２がイネーブル状態となって、この高レベルの第２制御信号Ｓｃ２がトランスファゲートＭ２を通じて第２コンデンサＣ２にて保持されると共に、高レベルの第２制御電圧Ｖｃ２としてパワーＴＦＴ（Ｍ６）のゲートに印加され、パワーＴＦＴ（Ｍ６）がＯＮとなる。
【０１３２】
これにより、高レベル電圧（６０Ｖ）の電源とアクチュエータ部２２の上部電極４８ｂとが電気的につながり、アクチュエータ部２２は、本格的に充電（本充電）され、アクチュエータ部２２の上部電極４８ｂの電位Ｖｄは、第２制御信号Ｓｃ２のパルス幅（τ／２）の時間で規定の６０Ｖまで上昇し、アクチュエータ部２２に印加される電圧Ｖａは−１０Ｖとなる。その結果、アクチュエータ部２２は、一方向に変位し、該アクチュエータ部２２に対応する画素が例えばＯＮとなる。
【０１３３】
その後、ステップ４以降においては、それぞれ選択期間において、高レベルの第１制御信号Ｓｃ１と高レベルの第２制御信号Ｓｃ２が順次出力されることになる。ステップ４以降において、高レベルの第１制御信号Ｓｃ１が出力されると、バッファコンデンサＣｂの一方の端子とアクチュエータ部２２の上部電極４８ｂの電位関係から、通常は、放電（不要な放電）が開始されることになるが、パワーＴＦＴ（Ｍ５）のソースと第２の外部端子１１８ｂ間に第１のダイオードＤ１を接続していることから、アクチュエータ部２２からバッファコンデンサＣｂへの電流の流れは阻止され、不要な放電は生じない。
【０１３４】
なお、ステップ４以降において、高レベルの第２制御信号Ｓｃ２が出力されても、高レベル電圧（６０Ｖ）の電源とアクチュエータ部２２の上部電極４８ｂとの電位は同じであるため、不要な放電は生じず、アクチュエータ部２２の上部電極４８ｂの電位Ｖｄは例えば６０Ｖを維持し、アクチュエータ部２２に印加される電圧Ｖａは−１０Ｖを維持する。
【０１３５】
そして、ステップｎが終了し（フレーム１が終了）、次のフレーム２が開始された時点で、画素信号ＳｄがＯＮからＯＦＦに切り換わることから、第１制御信号Ｓｃ１〜第４制御信号Ｓｃ４のうち、第３制御信号Ｓｃ３が次のフレーム２の開始と共に高レベルとなる。
【０１３６】
従って、このフレーム２の開始段階においては、電力回収回路１１４がイネーブル状態となり、高レベルの第３制御信号Ｓｃ３がトランスファゲートＭ３を通じて第３コンデンサＣ３にて保持されると共に、高レベルの第３制御電圧Ｖｃ３としてパワーＴＦＴ（Ｍ７）のゲートに印加され、パワーＴＦＴ（Ｍ７）がＯＮとなる。
【０１３７】
これにより、アクチュエータ部２２の上部電極４８ｂとバッファコンデンサＣｂの一方の端子とが電気的につながり、その結果、アクチュエータ部２２が放電し（一部放電）、該アクチュエータ部２２に蓄積されていた電荷の一部が、バッファコンデンサＣｂに回収され、例えば第３制御信号Ｓｃ３のパルス幅（τ／２）の時間でアクチュエータ部２２における上部電極４８ｂの電位Ｖｄがほぼ３０Ｖにまで下降し、アクチュエータ部２２に印加される電圧Ｖａは２０Ｖとなる。
【０１３８】
前記時間τ／２の経過後、第３制御信号Ｓｃ３が低レベルとなり、代わりに第４制御信号Ｓｃ４が高レベルになることから、今度は、リセット回路１１６がイネーブル状態となって、この高レベルの第４制御信号Ｓｃ４がトランスファゲートＭ４を通じて第４コンデンサＣ４にて保持されると共に、高レベルの第４制御電圧Ｖｃ４としてパワーＴＦＴ（Ｍ８）のゲートに印加され、パワーＴＦＴ（Ｍ８）がＯＮとなる。
【０１３９】
これにより、低レベル電圧（０Ｖ）の電源とアクチュエータ部２２の上部電極４８ｂとが電気的につながり、アクチュエータ部２２は、本格的に放電（本放電）され、アクチュエータ部２２の上部電極４８ｂの電位Ｖｄは、第４制御信号Ｓｃ４のパルス幅（τ／２）の時間で規定の初期電位（０Ｖ）まで下降し、アクチュエータ部２２に印加される電圧Ｖａは５０Ｖとなる。その結果、アクチュエータ部２２は、他方向に変位し、該アクチュエータ部２２に対応する画素が例えばＯＦＦとなる。
【０１４０】
その後のステップ（フレーム２における例えばステップ２やステップ３等）における選択期間で、画素信号Ｓｄの属性がＯＦＦであった場合は、各選択期間において、高レベルの第３制御信号Ｓｃ３と高レベルの第４制御信号Ｓｃ４が順次出力されることになる。ステップ１以降において、高レベルの第３制御信号Ｓｃ３が出力されると、バッファコンデンサＣｂの一方の端子とアクチュエータ部２２の上部電極４８ｂの電位関係から、通常は、アクチュエータ部２２への充電（不要な充電）が開始されることになるが、パワーＴＦＴ（Ｍ７）のドレインと第２の外部端子１１８ｂ間に第２のダイオードＤ２を接続していることから、バッファコンデンサＣｂからアクチュエータ部２２への電流の流れは阻止され、前記不要な充電は生じない。
【０１４１】
なお、フレーム２におけるステップ２以降において、高レベルの第４制御信号Ｓｃ４が出力されても、低レベル電圧（０Ｖ）の電源とアクチュエータ部２２の上部電極４８ｂとの電位は同じであるため、不要な充電は生じず、アクチュエータ部２２の上部電極４８ｂの電位Ｖｄは例えば０Ｖを維持し、アクチュエータ部２２に印加される電圧Ｖａは５０Ｖを維持する。
【０１４２】
このように、本実施の形態に係る表示装置１０においては、第３制御信号Ｓｃ３のパルス幅の期間に、電力回収回路１１４を通じて、アクチュエータ部２２に充電されていた電荷の少なくとも一部をバッファコンデンサＣｂに回収させるようにしたので、次の充電電力として使用することが可能となり、アクティブマトリクス方式の駆動制御回路を具備した表示装置に適用すれば、該表示装置の更なる消費電力の低減並びに発熱量の低減を図ることができる。
【０１４３】
特に、電力回収回路１１４は、アクチュエータ部２２からバッファコンデンサＣｂに向かう経路、即ち、第２の外部端子１１８ｂからパワーＴＦＴ（Ｍ７）のドレインに向かう経路に第２のインダクタＬ２（あるいはインダクタンス成分）を有するようにしたので、該インダクタンス成分とアクチュエータ部２２のキャパシタンス成分によるＬＣ共振により、電力回収効率を向上させることができる。
【０１４４】
また、電力回収回路１１４は、第２の外部端子１１８ｂからパワーＴＦＴ（Ｍ７）のドレインに向かう経路に第２のダイオードＤ２を有するようにしたので、アクチュエータ部２２の放電によって生じた電流が第２のダイオードＤ２を通じて効率よくバッファコンデンサＣｂに到達し、この場合も電力回収効率を向上させることができる。また、アクチュエータ部２２の放電期間を維持させる場合において、アクチュエータ部２２への不要な充電を阻止することができる。
【０１４５】
また、本実施の形態においては、第１制御信号Ｓｃ１のパルス幅の期間に、ブースト回路１１０を通じて、バッファコンデンサＣｂに蓄積されている電荷の一部を選択中のアクチュエータ部２２に充電（一部充電）させるようにしたので、事前にアクチュエータ部２２に対して一部の電荷を充電させることができる。
【０１４６】
アクチュエータ部２２を用いた表示装置１０は、液晶ディスプレイ等と比較して、静電容量が大きい。従って、アクチュエータ部２２に対して例えば高電圧をかけて、該アクチュエータ部２２を変位させるには、ＣＲ時定数により、時間がかかることとなり、応答性が低下するおそれがあるが、上述のように、ブースト回路１１０を通じて、事前にアクチュエータ部２２に対して一部の電荷を充電することができるため、アクチュエータ部２２に対して本格的に充電を行う場合に、高速で充電することが可能となり、変位動作を速めることができ、応答性を向上させることができる。
【０１４７】
この場合も、ブースト回路１１０は、バッファコンデンサＣｂからアクチュエータ部２２に向かう経路、即ち、パワーＴＦＴ（Ｍ５）のソースから第２の外部端子１１８ｂに向かう経路に第１のインダクタＬ１（あるいはインダクタンス成分）を有するようにしたので、該インダクタンス成分とアクチュエータ部２２のキャパシタンス成分によるＬＣ共振により、アクチュエータ部２２への一部充電を効率よく行うことができ、一部充電の時間の短縮化を図ることができる。
【０１４８】
また、ブースト回路１１０は、パワーＴＦＴ（Ｍ５）のソースから第２の外部端子１１８ｂに向かう経路に第１のダイオードＤ１を有するようにしたので、バッファコンデンサＣｂの放電によって生じた電流が第１のダイオードＤ１を通じて効率よくアクチュエータ部２２に到達し、この場合もアクチュエータ部２２への一部充電を効率よく行うことができる。また、アクチュエータ部２２の充電期間を維持させる場合において、アクチュエータ部２２での不要な放電を阻止することができる。
【０１４９】
また、本実施の形態においては、第２制御信号Ｓｃ２のパルス幅の期間に、駆動回路１１２を通じて、選択中のアクチュエータ部２２の上部電極４８ｂの電位Ｖｄを規定の駆動電位（例えば６０Ｖ）にするようにしている。このとき、アクチュエータ部２２は、本充電の前にブースト回路１１０によって一部充電されているため、本充電が完了するまでの時間を大幅に短縮することができ、応答性を向上させることができる。
【０１５０】
また、本実施の形態においては、第４制御信号Ｓｃ４のパルス幅の期間に、リセット回路１１６を通じて、選択中のアクチュエータ部２２の上部電極４８ｂの電位Ｖｄを初期電位（例えば０Ｖ）にするようにしている。このとき、アクチュエータ部２２は、本放電の前に電力回収回路１１４によって一部放電されているため、本放電が完了するまでの時間を大幅に短縮することができ、応答性を向上させることができる。
【０１５１】
そして、ブースト回路１１０、駆動回路１１２、電力回収回路１１４及びリセット回路１１６は、それぞれトランスファゲートＭ１〜Ｍ４並びにパワーＴＦＴ（Ｍ５）〜（Ｍ８）を有するようにしたので、それぞれ対応する制御信号Ｓｃ１〜Ｓｃ４にてＯＮ／ＯＦＦ制御することで、各回路の動作タイミングを容易に制御することができ、一部充電から本充電への移行、あるいは一部放電から本放電への移行をスムーズに行うことができる。
【０１５２】
また、トランスファゲートＭ１〜Ｍ４並びにパワーＴＦＴ（Ｍ５）〜（Ｍ８）は、それぞれソース端子と分離され、かつ、半導体基板に対するバイアス端子を有する４端子構造としたので、トランスファゲートＭ１〜Ｍ４並びにパワーＴＦＴ（Ｍ５）〜（Ｍ８）のゲート電圧を、半導体基板に印加されるバイアス電圧という独立した固定電圧に基づいて制御することができる。
【０１５３】
そのため、トランスファゲートＭ１〜Ｍ４並びにパワーＴＦＴ（Ｍ５）〜（Ｍ８）のゲートには、ソース電圧を考慮せずに、例えば一般の論理回路に用いられている信号レベルを用いることができる。これにより、設計が容易になると共に、設計の自由度も向上する。
【０１５４】
また、本実施の形態においては、表示部２４及びバッファコンデンサＣｂをアクチュエータ基板３２に形成し、駆動部７０を回路基板１３０に形成し、これらアクチュエータ基板３２及び回路基板１３０を貼り合わせるようにしたので、画素の開口率に直接関わるアクチュエータ部２２並びに電荷量を多くとるためのバッファコンデンサＣｂを、駆動制御回路７２の形成面積を考慮せずに配列形成することができる。
【０１５５】
従って、画素の開口率を大幅に向上させることができると共に、駆動制御回路７２のレイアウトも自由に設定することができ、回路素子の選択性の向上、設計の自由度の向上を実現させることができる。これは、表示装置１０の製造コストの低廉化を図ることができるほか、表示装置１０の利用形態（設置される環境や使用目的等）に応じて様々な構成の表示装置１０を作製できることにつながる。
【０１５６】
なお、本発明に係る表示装置は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【０１５７】
【発明の効果】
以上説明したように、本発明に係る表示装置によれば、アクティブマトリクス方式の駆動回路を具備した表示装置において、更なる消費電力の低減並びに発熱量の低減を図ることができる。
【図面の簡単な説明】
【図１】本実施の形態に係る表示装置の概略構成を示す斜視図である。
【図２】表示素子の構成を示す断面図である。
【図３】表示素子の画素構成を示す説明図である。
【図４】スペーサ層を薄くした場合の構成例を示す説明図である。
【図５】アクチュエータ部と画素構成体の構成例を示す断面図である。
【図６】表示素子の他の構成を示す断面図である。
【図７】本実施の形態に係る駆動部を示すブロック図である。
【図８】出力回路の構成を示すブロック図である。
【図９】選択信号、同期信号、画素信号並びに第１制御信号〜第４制御信号の各波形を示すタイミングチャートである。
【図１０】本実施の形態に係る表示素子の構成を示す平面図である。
【図１１】本実施の形態に係る表示素子の構成要素のうち、アクチュエータ基板と回路基板を示す分解斜視図である。
【図１２】回路基板の一主面に形成された駆動部から多数の配線を回路基板の外部へ引き出す方法の一例を示す説明図である。
【図１３】回路基板の一主面に形成された駆動部から多数の配線を回路基板の外部へ引き出す方法の他の例を示す説明図である。
【図１４】本実施の形態に係る駆動制御回路を概略的に示す構成図である。
【図１５】本実施の形態に係る駆動制御回路の動作を示すタイミングチャートである。
【図１６】提案例に係る表示装置を示す構成図である。
【図１７】提案例に係る表示装置の周辺回路を示すブロック図である。
【図１８】他の提案例に係る表示装置のアクチュエータ部とその周辺を示す平面図である。
【符号の説明】
１０…表示装置                    １４…表示素子
２０…光導波板                    ２２…アクチュエータ部
３０…画素構成体                  ３２…アクチュエータ基板
４６…圧電／電歪層                ４８ａ…下部電極
４８ｂ…上部電極                  ７０…駆動部
７２…駆動制御回路                ７４…行選択線
７６…画素信号線                  ７８…制御信号線
７８ａ〜７８ｄ…制御線            ８０…垂直シフト回路
８２…水平シフト回路              １００…信号線制御回路
１０２…出力回路                  １１０…ブースト回路
１１２…駆動回路                  １１４…電力回収回路
１１６…リセット回路              Ｃｂ…バッファコンデンサ
【図１】
2004191736.tif 000003
【図２】
2004191736.tif 000004
【図３】
2004191736.tif 000005
【図４】
2004191736.tif 000006
【図５】
2004191736.tif 000007
【図６】
2004191736.tif 000008
【図７】
2004191736.tif 000009
【図８】
2004191736.tif 000010
【図９】
2004191736.tif 000011
【図１０】
2004191736.tif 000012
【図１１】
2004191736.tif 000013
【図１２】
2004191736.tif 000014
【図１３】
2004191736.tif 000015
【図１４】
2004191736.tif 000016
【図１５】
2004191736.tif 000017
【図１６】
2004191736.tif 000018
【図１７】
2004191736.tif 000019
【図１８】
2004191736.tif 000020