(57)【要約】【課題】発振用トランジスタのベース入力を安定化して、電源変動の影響を極力小さくして発振周波数を安定化した圧電発振器を提供する。【解決手段】圧電発振回路は、コルピッツ発振回路を構成し、発振用トランジスタＴＲ１のベースバイアス回路を省略したものである。また出力段増幅回路は、発振用トランジスタＴＲ１のコレクタからコンデンサＣ７を介してＦＥＴトランジスタＴＲ２のゲートに接続し、更に抵抗Ｒ３とコンデンサＣ６から成る直列回路を接地する。またソースには抵抗Ｒ１とＲ２の直列回路とコンデンサＣ５を並列に接続して接地し、抵抗Ｒ１とＲ２の接続点と抵抗Ｒ３とコンデンサＣ６の接続点を接続すると共に、抵抗Ｒ４により発振用トランジスタＴＲ１のベースに接続する。そしてＦＥＴトランジスタＴＲ２のドレインにインダクタＬ１とコンデンサＣ３、Ｃ４の直列回路からなる並列同調回路を接続したものである。そして出力を並列同調回路のコンデンサＣ３、Ｃ４の接続点から取り出すようにしている。【選択図】          図１
2004304667.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数で励振される圧電素子を備えた圧電振動子と、該圧電素子に電流を流して前記圧電素子を励振させる発振用増幅トランジスタと、該発振用増幅トランジスタのエミッタと接地間に挿入された抵抗と容量の並列回路と、を備えた圧電発振器であって、
該圧電発振器の出力信号を増幅するためのＦＥＴを備え、前記発振用増幅トランジスタのコレクタより容量を介して前記ＦＥＴのゲートに接続し、前記ＦＥＴのソースを抵抗を介して接地し、該ＦＥＴのソース電位を前記発振用増幅トランジスタのベースに印加することを特徴とする圧電発振器。
【請求項２】
所定の周波数で励振される圧電素子を備えた圧電振動子と、該圧電素子に電流を流して前記圧電素子を励振させる発振用増幅トランジスタと、該発振用増幅トランジスタのエミッタと接地間に挿入された抵抗とコンデンサの並列回路と、を備えた圧電発振器であって、
前記発振用増幅トランジスタのコレクタ側に第２のトランジスタをカスコード接続し、前記圧電発振器の増幅部にＦＥＴを備え、前記第２のトランジスタのコレクタより容量を介して前記ＦＥＴのゲートに接続し、前記ＦＥＴのソースを抵抗を介して接地し、該ＦＥＴのソース電位を前記発振用増幅トランジスタのベースに印加することを特徴とする圧電発振器。
【請求項３】
前記増幅部は、前記ＦＥＴのゲートを抵抗と容量の直列回路により接地し、前記ＦＥＴのソースから複数の抵抗の直列回路と容量を並列接続して接地すると共に、前記抵抗の直列回路の接続点と前記ゲートに接続された抵抗と容量の接続点とを接続し、前記ソースから抵抗を介して前記発振用増幅トランジスタのベースと接続し、前記ＦＥＴのドレインと電源間に複数の直列容量とインダクタを並列接続した並列同調回路を挿入して前記複数の容量の接続点から出力信号を取り出すことを特徴とする請求項１又は２に記載の圧電発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧電発振器に関し、特に発振を安定化する方法に関するものである。
【０００２】
【従来の技術】
近年、移動体通信機器や伝送通信機器に対する小型化、高性能化の要請に伴い、これらの機器において周波数制御デバイスとして使用される水晶発振器等の圧電発振器に対しても、小型化、安定化が強く求められている。特に高周波水晶発振器は一般に発振回路と出力段増幅回路で構成される。
図６は、従来のシリコントランジスタによるコルピッツ発振回路の一例である。圧電発振回路は、発振用トランジスタＴＲ１２のエミッタに抵抗Ｒ１５を接地し、ベースにコンデンサＣ１７とＣ１８を直列接続して接地すると共に、その中点と発振用トランジスタＴＲ１２のエミッタを接続する。更に、発振用トランジスタＴＲ１２のベースに抵抗Ｒ１６及び抵抗Ｒ１７とから成るベースバイアス回路を接続すると共に、発振用トランジスタＴＲ１２のベース・接地間に圧電振動子ＸｔａｌとコンデンサＣ１９の直列回路を挿入接続し、更に、発振用トランジスタＴＲ１２のコレクタと電源電圧Ｖｃｃ間に抵抗Ｒ１４を接続したものである。また、出力段増幅回路は、発振用トランジスタＴＲ１２のコレクタからコンデンサＣ１６を介して増幅用トランジスタＴＲ１１のベースに接続し、更に抵抗Ｒ１２とＲ１３とから成るベースバイアス回路を接続する。また増幅用トランジスタＴＲ１１のエミッタには抵抗Ｒ１１とコンデンサＣ１５の並列回路を接地し、増幅用トランジスタＴＲ１１のコレクタにインダクタＬ１１とコンデンサＣ１３、Ｃ１４の直列回路からなる並列同調回路を接続したものである。そして出力を並列同調回路のコンデンサＣ１３、Ｃ１４の接続点から取り出すようにしている。
図７は、従来のシリコントランジスタによるコルピッツ発振回路の他の一例である。圧電発振回路は、図６と同様なので説明を省略する。出力段増幅回路は、発振用トランジスタＴＲ２１のコレクタからコンデンサＣ２７を介してＦＥＴトランジスタＴＲ２２のゲートに接続し、更に抵抗Ｒ２３とコンデンサＣ２６から成る直列回路を接地する。またＦＥＴトランジスタＴＲ２２のソースには抵抗Ｒ２１とＲ２２の直列回路とコンデンサＣ２５を並列に接続して接地し、抵抗Ｒ２１とＲ２２の接続点と抵抗Ｒ２３とコンデンサＣ２６の接続点を接続する。そしてＦＥＴトランジスタＴＲ２２のドレインにインダクタＬ２１とコンデンサＣ２３、Ｃ２４の直列回路からなる並列同調回路を接続したものである。そして出力を並列同調回路のコンデンサＣ２３、Ｃ２４の接続点から取り出すようにしている。
【０００３】
【発明が解決しようとする課題】
図６及び図７の従来のコルピッツ発振回路では、電源電圧Ｖｃｃが変動してしまった場合、電圧の変動に伴って発振用トランジスタＴＲ１２及びＴＲ２１のベース電位が変動する。それにより利得が変化して圧電振動子Ｘｔａｌのドライブレベルも変化するため発振周波数が変化してしまうといった問題がある。
本発明は、かかる課題に鑑み、発振用トランジスタのベース入力を安定化して、電源変動の影響を極力小さくして発振周波数を安定化した圧電発振器を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項１は、所定の周波数で励振される圧電素子を備えた圧電振動子と、該圧電素子に電流を流して前記圧電素子を励振させる発振用増幅トランジスタと、該発振用増幅トランジスタのエミッタと接地間に挿入された抵抗と容量の並列回路と、を備えた圧電発振器であって、該圧電発振器の出力信号を増幅部するためのＦＥＴを備え、前記発振用増幅トランジスタのコレクタより容量を介して前記ＦＥＴのゲートに接続し、前記ＦＥＴのソースを抵抗を介して接地し、該ＦＥＴのソース電位を前記発振用増幅トランジスタ印加することを特徴とする。
従来の発振回路では、電源電圧Ｖｃｃを変化させた場合、電圧の変動に伴って発振用トランジスタのベース電位が変化し、更にエミッタ電位、コレクタ電位も変化する。それにより利得が変化して圧電振動子Ｘｔａｌのドライブレベルも変化するため発振周波数が変化してしまうといった問題があった。そこで本発明では増幅用トランジスタに直流インピーダンスが非常に高いＦＥＴを使用し、ソース電位がゲートへ逆バイアスとして印加されソースへ流れ込む電流が一定となる。その結果、ソース電位も一定となりその電位を発振用トランジスタのベースに帰還することにより、発振用トランジスタのベース電位を一定とすることができる。
かかる発明によれば、ＦＥＴのソース電位を発振用トランジスタのベースに帰還するので、ベース電位が一定となり電源電圧の変動に関わらずベース電位を一定として発振周波数を安定化することができる。
【０００５】
請求項２は、所定の周波数で励振される圧電素子を備えた圧電振動子と、該圧電素子に電流を流して前記圧電素子を励振させる発振用増幅トランジスタと、該発振用増幅トランジスタのエミッタと接地間に挿入された抵抗とコンデンサの並列回路と、を備えた圧電発振器であって、前記発振用増幅トランジスタのコレクタ側に第２のトランジスタをカスコード接続し、前記圧電発振器の増幅部にＦＥＴを備え、前記第２のトランジスタのコレクタより容量を介して前記ＦＥＴのゲートに接続し、前記ＦＥＴのソースを抵抗を介して接地し、該ＦＥＴのソース電位を前記発振用増幅トランジスタのベースに印加することを特徴とする。
本発明が請求項１と異なる点は、発振用増幅トランジスタのコレクタ側に第２のトランジスタをカスコード接続して、第２のトランジスタのコレクタから容量を介してＦＥＴのゲートに接続した点である。カスコード接続により高周波特性が改善され、さらに高周波での発振出力を安定化することができる。
かかる発明によれば、発振回路をカスコード接続することにより、高周波特性をさらに改善することができる。
請求項３は、前記増幅部は、前記ＦＥＴのゲートを抵抗と容量の直列回路により接地し、前記ＦＥＴのソースから複数の抵抗の直列回路と容量を並列接続して接地すると共に、前記抵抗の直列回路の接続点と前記ゲートに接続された抵抗と容量の接続点とを接続し、前記ソースから抵抗を介して前記発振用増幅トランジスタのベースと接続し、前記ＦＥＴのドレインと電源間に複数の直列容量とインダクタを並列接続した並列同調回路を挿入して前記複数の容量の接続点から出力信号を取り出すことを特徴とする。
本発明の圧電発振器の特徴は、発振用増幅トランジスタのベースバイアス電位を、ＦＥＴトランジスタのソース電位を抵抗を介して発振用増幅トランジスタのベースに帰還したことである。ＦＥＴのソース電位は、ＦＥＴのゲート逆バイアスとして動作しソース電流を抑圧するため、ソース電流が一定となり、その結果電源の変動に関わらず一定となる。
かかる発明によれば、ＦＥＴのゲート逆バイアスを利用してソース電位を安定化して、その電位を発振用増幅トランジスタのベースに帰還するので、簡単な回路構成で発振周波数を安定化することができる。
【０００６】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は、本発明の第１の実施形態に係るコルピッツ発振回路の一例である。圧電発振回路は、発振用トランジスタＴＲ１のエミッタを抵抗Ｒ６を介して接地し、ベースをコンデンサＣ８とＣ９との直列回路を介して接地すると共に、その直列回路の中点と発振用トランジスタＴＲ１のエミッタを接続する。更に、発振用トランジスタＴＲ１のベース・接地間に圧電振動子Ｘｔａｌ（例えば、水晶振動子）とコンデンサＣ１０の直列回路を挿入接続する。また発振用トランジスタＴＲ１のコレクタと電源電圧Ｖｃｃ間に抵抗Ｒ５を接続したものである。出力段増幅回路は、発振用トランジスタＴＲ１のコレクタからコンデンサＣ７を介してＦＥＴトランジスタＴＲ２のゲートに接続し、更にＦＥＴトランジスタＴＲ２のゲートを抵抗Ｒ３とコンデンサＣ６から成る直列回路を介し接地する。またＦＥＴトランジスタＴＲ２のソースには抵抗Ｒ１とＲ２との直列回路とコンデンサＣ５とからなる並列回路を介して接地し、抵抗Ｒ１とＲ２の接続点と抵抗Ｒ３とコンデンサＣ６の接続点を接続すると共に、抵抗Ｒ４により発振用トランジスタＴＲ１のベースに接続する。そしてＦＥＴトランジスタＴＲ２のドレインにインダクタＬ１とコンデンサＣ３、Ｃ４の直列回路からなる並列同調回路を接続したものである。そして出力を並列同調回路のコンデンサＣ３、Ｃ４の接続点から取り出すようにしている。
【０００７】
ここで、抵抗Ｒ１はＦＥＴトランジスタＴＲ２のゲートバイアスを設定するもので、抵抗Ｒ１を流れるソース電流が決定される。尚、ＦＥＴトランジスタＴＲ２のゲート・ソース電位をＶｇｓ、ＦＥＴトランジスタＴＲ２のソース電流をＩｓとすると、−Ｖｇｓ＝Ｉｓ×Ｒ１・・・・・（１）となる。
また、抵抗Ｒ２は発振用トランジスタＴＲ１のベース電位を設定するもので、ＦＥＴトランジスタＴＲ２のソースより抵抗Ｒ４を介して発振用トランジスタＴＲ１のベースへ印加する。発振用トランジスタＴＲ１のベース電位をＶｂとすると、Ｖｂ＝Ｉｓ×Ｒ１＋Ｉｓ×Ｒ２＝Ｉｓ（Ｒ１＋Ｒ２）・・・・（２）となる。
電源ＶｃｃとＦＥＴトランジスタＴＲ２のドレインはコンデンサＣ３とＣ４直列回路とインダクタＬ１の並列同調回路を挿入し、出力はコンデンサＣ３とＣ４の接続点よりインピーダンス変換し次段回路へ供給される。また、ＦＥＴトランジスタＴＲ２のドレイン・ソース電流は（１）式のゲート・ソース間電圧（−Ｖｇｓ）で決定され、ゲート・ソース間電圧が低下（ゲートとソースとの電位差が増加）することで電流は減少する。即ち、電源電圧Ｖｃｃの増加によりドレイン電流（ソース電流）が増加すると、ソース電圧が高くなるのでゲート・ソース間電圧（−Ｖｇｓ）も増加し、ドレイン電流の増加を抑圧する。そしてこのような制御により、ドレイン電流は一定に保たれる。そしてＦＥＴトランジスタＴＲ２のソース電圧は、抵抗Ｒ４を介して発振用トランジスタＴＲ１のベースへ印加されているので、（２）式より明らかなように（Ｒ１＋Ｒ２）が一定であれば発振用トランジスタＴＲ１のベース電位をＶｂも一定に保持される。
【０００８】
図２は、本発明の第２の実施形態に係るコルピッツ発振回路の一例である。同じ構成要素には同じ参照番号が付されているので、重複する説明は省略する。図２が図１と異なる点は、発振用トランジスタＴＲ１と第２のトランジスタＴＲ２をカスコード接続し、第２のトランジスタＴＲ２のコレクタからコンデンサＣ７を介してＦＥＴトランジスタＴＲ３のゲートに接続した点である。そして、第２のトランジスタＴＲ２のベースに抵抗ＲＢ１とＲＢ２によるベースバイアス回路を構成し、ベースをコンデンサＣｂにより接地したものである。
つまり、コルピッツ発振回路では、ミラー効果により発振用増幅トランジスタのベース・エミッタ間に大きな容量（Ｃｃｂ：ミラー容量）が発生する。そこで本発明では、コルピッツ発振回路とベース接地増幅回路をカスコード接続することにより、ミラー効果により発生したミラー容量を低下して発振の安定性を高めることができる。
図３は図１の本発明の発振回路の発振用トランジスタＴＲ１の夫々のベース電位と電源電圧の関係と、これと比較するため図７に示す従来回路における発振用トランジスタのベース電位と電源電圧との関係をも表したものである。縦軸にベース電位ＶＢ（Ｖｄｃ）、横軸に電源電圧Ｖｃｃ（Ｖｄｃ）を表す。この図から明らかなように、従来回路の発振用トランジスタＴＲ２１のベース電位特性１は、電源電圧Ｖｃｃが増加すると直線的に増加する。それに対して本発明の発振回路の発振用トランジスタＴＲ１のベース電位特性２は、電源電圧Ｖｃｃが増加しても略一定値を保っており、例えば、電源電圧Ｖｃｃが４．７５Ｖｄｃ〜５．２５Ｖｄｃの間では、従来回路では約０．１Ｖｄｃ変動するのに対し、本発明回路ではベース電圧Ｖｂがほとんど変動しなく（約０Ｖｄｃの変動幅）、約０．７７Ｖｄｃの一定値を保つことができる。
【０００９】
図４は図１の本発明の発振回路の振動子電流と電源電圧の関係とこれと比較するため図７に示す従来回路における振動子電流との関係をも表したものである。を表す図である。縦軸に振動子電流（ｍＡ）、横軸に電源電圧Ｖｃｃ（Ｖｄｃ）を表す。この図から明らかなように、従来回路の振動子電流特性３は、電源電圧Ｖｃｃが増加すると直線的に増加する。それに対して本発明の振動子電流特性４は、電源電圧Ｖｃｃが増加しても略一定値を保っていることが解る。例えば、電源電圧Ｖｃｃが４．７５Ｖｄｃ〜５．２５Ｖｄｃの間では、従来回路では約１ｍＡの変動幅があるのに対し本発明回路では、Ａ点では約０．１ｍＡの変動幅である。
図５は図１の本発明の発振回路の発振周波数偏移と電源電圧の関係とこれと比較するため図７に示す従来回路における周波数電源変動特性をも表したものである。縦軸に発振周波数偏移Δｆ／ｆ（ｐｐｍ）、横軸に電源電圧Ｖｃｃ（Ｖｄｃ）を表す。この図では電源電圧Ｖｃｃが５．００Ｖｄｃのときの発振周波数を基準としたものである。この図から明らかなように、従来回路の発振周波数偏移特性５は、電源電圧Ｖｃｃが４．５Ｖｄの状態での周波数を極小値として、その前後で周波数が増加する特性を呈する。それと比較してに対して本発明の回路の場合、発振周波数偏移特性６は、電源電圧Ｖｃｃが増加に対して若干増加するがその変動幅は小さく、発振周波数は略一定値に保っていることが解る。
【００１０】
【発明の効果】
以上記載のごとく請求項１の発明によれば、ＦＥＴのソース電位を発振用トランジスタのベースに帰還するので、ベース電位が一定となり電源電圧の変動に関わらずベース電位を一定として発振周波数を安定化することができる。
また請求項２では、発振回路をカスコード接続することにより、高周波特性をさらに改善することができる。
また請求項３では、ＦＥＴのゲート逆バイアスを利用してソース電位を安定化して、その電位を発振用増幅トランジスタのベースに帰還するので、簡単な回路構成で発振周波数を安定化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るコルピッツ発振回路の一例を示す図である。
【図２】本発明の第２の実施形態に係るコルピッツ発振回路の一例を示す図である。
【図３】図７の従来回路の発振用トランジスタＴＲ２１及び図１の本発明の発振回路の発振用トランジスタＴＲ１の夫々のベース電位と電源電圧の関係を表す図である。
【図４】図７の従来回路の振動子電流及び図１の本発明の発振回路の振動子電流と電源電圧の関係を表す図である。
【図５】図７の従来回路の発振周波数偏移及び図１の本発明の発振回路の発振周波数偏移と電源電圧の関係を表す図である。
【図６】従来のシリコントランジスタによるコルピッツ発振回路の一例を示す図である。
【図７】従来のシリコントランジスタによるコルピッツ発振回路の他の一例を示す図である。
【符号の説明】
ＴＲ１  発振用トランジスタ
ＴＲ２  ＦＥＴ
Ｃ１〜１０  コンデンサ
Ｒ１〜Ｒ５  抵抗
Ｌ１  インダクタ
Ｘｔａｌ  圧電振動子
【図１】
2004304667.tif 000003
【図２】
2004304667.tif 000004
【図３】
2004304667.tif 000005
【図４】
2004304667.tif 000006
【図５】
2004304667.tif 000007
【図６】
2004304667.tif 000008
【図７】
2004304667.tif 000009