(57)【要約】【課題】良好な強誘電性を有し、製造時の制約が小さい強誘電体薄膜を提供する。【解決手段】基板１１上に、この基板１１を−１３０℃以下に冷却しつつ、真空中又は乾燥気体中においてフッ化ビニリデン（ＶＤＦ）オリゴマー（ＣＦ３−（ＣＨ２ＣＦ２）ｎ−ＣＨ３、ｎ＝１０〜５０）を蒸着又は噴霧することによってＶＤＦオリゴマー薄膜１２を形成する。このように形成されたＶＤＦオリゴマー薄膜は、焦電係数が高く且つ比誘電率が低く、更に膜厚を小さくすることができるため、強誘電体としての性能が良い。また、様々な基板上に形成可能であり且つ高温処理を行う必要がないことから、素子の他の部分に対する制約が小さい。このような特長により、強誘電体メモリなどのデバイスにこのＶＤＦオリゴマー薄膜を好適に用いることができる。【選択図】　図１
2004076108.tif 000002
【特許請求の範囲】
【請求項１】
−１３０℃以下に冷却した基板上に、ＣＦ３−（ＣＨ２ＣＦ２）ｎ−ＣＨ３（ここで、ｎ＝１０〜５０）又はそのＣＨ３基若しくはＣＦ３基の一方をハロゲン原子で置換したフッ化ビニリデンオリゴマー、又はフッ化ビニリデン単量体と他の有機単量体との共重合オリゴマーを、真空中又は乾燥気体中において蒸着又は噴霧することを特徴とするフッ化ビニリデンオリゴマー薄膜製造方法。
【請求項２】
前記基板の冷却温度を−１６０℃以下とすることを特徴とする請求項１に記載のフッ化ビニリデンオリゴマー薄膜製造方法。
【請求項３】
前記フッ化ビニリデンオリゴマー薄膜の膜厚を１００ｎｍ以下とすることを特徴とする請求項１又は２に記載のフッ化ビニリデンオリゴマー薄膜製造方法。
【請求項４】
ａ）ソース電極及びドレイン電極との間に設けられたｐ型又はｎ型半導体から成るキャリア輸送層と、
ｂ）前記キャリア輸送層に近接して設けられたゲート電極と、
ｃ）前記キャリア輸送層とゲート電極との間に設けられた、Ｉ型強誘電相を主とするフッ化ビニリデンオリゴマー薄膜と、
を備えることを特徴とする強誘電体メモリ。
【請求項５】
ａ）絶縁性基板上に設けられた導電性のワード線を略平行に並べたワード線層と、
ｂ）前記ワード線と直交する導電性のビット線を略平行に並べたビット線層と、ｃ）前記ワード線層と前記ビット線層との間に設けられた、Ｉ型強誘電相を主とするフッ化ビニリデンオリゴマー薄膜層と、
を備えることを特徴とする強誘電体メモリ。
【請求項６】
前記ワード線層と前記ビット線層とが交互に複数積層し、前記フッ化ビニリデンオリゴマー薄膜層が前記複数のワード線層及びビット線層の間に全て設けられることを特徴とする請求項５に記載の強誘電体メモリ。
【請求項７】
ａ）一方の端部に探針を有し、他方の端部に装置への固定部を有するカンチレバーと、
ｂ）前記カンチレバー上に載置された下部電極と、
ｃ）前記下部電極上に載置された、Ｉ型強誘電相を主とするフッ化ビニリデンオリゴマー膜と、
ｄ）前記フッ化ビニリデンオリゴマー膜上に載置された上部電極と、
を備えることを特徴とする圧電膜カンチレバー。
【請求項８】
請求項７に記載の圧電膜カンチレバーを探針とすることを特徴とする原子間力顕微鏡。
【請求項９】
基板上に、Ｉ型強誘電相を主とするフッ化ビニリデンオリゴマー薄膜と、該フッ化ビニリデンオリゴマー薄膜を挟んで１対の電極を設けたことを特徴とする超音波素子。
【請求項１０】
部分球面状の凹部を持つ基板の該凹部上に、Ｉ型強誘電相を主とするフッ化ビニリデンオリゴマー薄膜と、該フッ化ビニリデンオリゴマー薄膜を挟む１対の電極を設けたことを特徴とする請求項９に記載の超音波素子。
【請求項１１】
請求項１０に記載の超音波素子を検出手段とすることを特徴とする超音波顕微鏡。
【請求項１２】
請求項１０に記載の超音波素子を２次元的に複数個配列して成ることを特徴とする超音波検出器。
【請求項１３】
請求項１２に記載の超音波検出器を検出手段とすることを特徴とする超音波診断装置用検出器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機強誘電体薄膜の製造方法、及びこの方法により製造された有機強誘電体薄膜を用いた記憶素子や圧電素子等のデバイスに関する。
【０００２】
【従来の技術】
強誘電体薄膜は、記憶素子（メモリ）、圧電素子、熱センサ等のデバイス等に用いられている。例えば強誘電体メモリは、強誘電体薄膜が有する自発分極の極性を記憶の手段とし、高電界印加による分極反転を利用して情報の書き込みや読み出しを行うものである。これまでに、ＭＯＳトランジスタと強誘電体キャパシタを組み合わせた１Ｔ１Ｃ（１トランジスタ１キャパシタ）方式や、Ｓｉの電界効果トランジスタ（ＦＥＴ）のゲート部に強誘電体薄膜を設けた１Ｔ方式が提案されている。このうち１Ｔ１Ｃ方式の強誘電体メモリが実用化されている。
【０００３】
１Ｔ１Ｃ方式の強誘電体メモリは読み出し時に強誘電体の抗電界を超える電界を印加するため、読み出しによって記憶が消失する「破壊読み出し」となり、読み出し後に再書き込みが必要となる。それに対して、１Ｔ方式の強誘電体メモリはＦＥＴのゲート部に設けられた強誘電体薄膜の分極電荷によりゲート電極の電位を制御し、その電位の違いによって生じるソース−ドレイン間電流の大小により記憶を読み出すものであり、「非破壊読み出し」を行うことができる。そのため、１Ｔ方式の強誘電体メモリが実用化されれば、１Ｔ１Ｃ方式の強誘電体メモリより望ましいものとなる。
【発明が解決しようとする課題】
【０００４】
しかし、従来用いられている強誘電体の多くは金属酸化物であるため、その結晶化には高温での熱処理が必要となる。そのため、ＦＥＴのゲート部のＳｉ半導体上に金属酸化物強誘電体を形成すると、その熱処理によりＳｉ半導体と強誘電体との界面にＳｉＯ２等の不要な膜が形成されてしまい、動作電圧の増加やキャリアトラップによる残留分極量の減少等の問題が生じていた。
【０００５】
金属酸化物強誘電体以外に、三硫酸グリシン（ＴＧＳ）等の有機・無機複合系強誘電体や、ポリフッ化ビニリデン（ＰＶＤＦ）やＰＶＤＦと三フッ化エチレン（ＴｒＦＥ）とのランダム共重合体であるＰ（ＶＤＦ／ＴｒＦＥ）等の強誘電ポリマー等の有機強誘電体を用いることも考えられる。しかし、ＴＧＳにおいてはバルク結晶は得られるが、現状では薄膜は得られていない。有機強誘電体膜は主にスピンコート法を用いて作製されるため、大面積に亘り再現性良く薄膜作製を行ううえで、膜厚を１μｍ程度までしか薄くすることができなかった。また、スピンコート法を用いると、結晶化を促進するために必要となる熱処理の際に分子が凝集するために、膜厚が薄い場合には膜内の各所に穴が開きやすくなるという問題も生じる。後述のように、強誘電性の優れた強誘電体膜とするためには膜厚を薄くすることが望ましいため、これらの有機強誘電体や有機・無機複合系強誘電体の膜は、強誘電体メモリとして十分な性能を得ることができない。
【０００６】
このような強誘電体薄膜の性能の向上に関する問題は、強誘電体メモリに限らず、圧電素子や熱センサ等の他のデバイスにおいても同様である。
【０００７】
一方、本願発明者らは、上記の問題を生じない強誘電体薄膜材料の候補として、結晶化を促進するための熱処理を要することなく、かつ膜厚を薄くすることができる蒸着法によって薄膜形成が可能なフッ化ビニリデンオリゴマー（ＶＤＦオリゴマー）ＣＦ３−（ＣＨ２ＣＦ２）ｎ−ＣＨ３に着目した。ＶＤＦオリゴマーはバルク状態において強誘電相であるＩ型と常誘電相であるＩＩ型が存在する。しかし、従来、蒸着によって作製した薄膜は膜中のＩＩ型の存在比が高くなるうえに分子鎖がランダムな方向に配向してしまうため、強誘電性を示さなかった。それに対して、本願発明者らはＫＢｒ基板の（００１）面上にエピタキシャル成長させたＩ型の薄膜を作成し、強誘電体に特有の現象である分極反転を観測することに成功した（野田啓他、２０００年春季応用物理学会予稿集ｐ．１２３６。以下「２０００年春季予稿集」と呼ぶ。）。
【０００８】
しかし、Ｉ型の薄膜が形成されるか否かは基板の種類に依存する。そのため、上記強誘電体メモリにおけるＳｉ半導体上のように、所望の基板等の上にＩ型ＶＤＦオリゴマーの薄膜を任意に形成することはできなかった。
【０００９】
一方、Ｉ型ＶＤＦオリゴマーの薄膜をＫＢｒ基板から取り外し、所望の基板上に載置することも考えられる。しかし、ＶＤＦオリゴマー薄膜はＫＢｒ基板上で、基板との物理的又は化学的な相互作用により強く吸着しているため、この基板からＶＤＦオリゴマー薄膜を取り外すには特殊な方法を用いることが必要である。本願発明者らは、ＫＢｒ基板上に作製したＶＤＦオリゴマーのＩ型の薄膜をＫＢｒ基板から取り外すことに成功している（２０００年春季予稿集）が、工業的には実用化が難しい。
【００１０】
本発明はこのような課題を解決するために成されたものであり、その目的とするところは、作製時に結晶化度の向上のための熱処理が不要であり、容易に膜厚の薄い薄膜が得られ、かつ任意の基板等の上に形成することができるＶＤＦオリゴマー薄膜の製造方法を提供することにある。併せて、このＶＤＦオリゴマー薄膜の特性を生かした各種デバイスを提供する。
【００１１】
【課題を解決するための手段】
上記課題を解決するために成された本発明に係るフッ化ビニリデンオリゴマー薄膜製造方法は、−１３０℃以下に冷却した基板上に、ＣＦ３−（ＣＨ２ＣＦ２）ｎ−ＣＨ３（ここで、ｎ＝１０〜５０）又はそのＣＨ３基若しくはＣＦ３基の一方をハロゲン原子で置換したフッ化ビニリデンオリゴマー、又はフッ化ビニリデン単量体と他の有機単量体との共重合オリゴマーを、真空中又は乾燥気体中において蒸着又は噴霧することを特徴とする。
【発明の実施の形態】
【００１２】
本明細書（特許請求の範囲を含む）においては、ＣＦ３−（ＣＨ２ＣＦ２）ｎ−ＣＨ３及びそのＣＨ３基若しくはＣＦ３基の一方をハロゲン原子で置換した物質を総称してフッ化ビニリデンオリゴマー又はＶＤＦオリゴマーと呼ぶ。重合数ｎは後述の理由から１０から５０の範囲内とする。現時点では、ＶＤＦオリゴマーはＣＨ３基がハロゲン原子で置換されたものの方が製造が容易であるが、強誘電性はＣＨ３基の置換の有無に関わらず同等である。
【００１３】
まず、ＶＤＦオリゴマー薄膜の製造方法について図１を用いて説明する。薄膜を形成するための基板１１を用意する。前記２０００年春季予稿集に記載の方法においては基板の種類を限定する必要があったのに対して、本発明では基板の種類が限定されず、基板１１には絶縁体や金属等の様々な材料を用いることができる。例えば、前記１Ｔ方式の強誘電体メモリのＦＥＴのゲート部に用いられるＳｉ半導体を基板とすることができる。
【００１４】
この基板１１を−１３０℃以下に冷却しつつ、真空中又は乾燥気体中においてＶＤＦオリゴマーを蒸着又は噴霧することによってＶＤＦオリゴマー薄膜１２を形成する。本明細書において噴霧とは、溶媒中に溶解させたＶＤＦオリゴマーを噴射し、基板上に載置した後、溶媒を蒸発させることによって基板上に薄膜を形成することを意味する。基板を−１３０℃以下に冷却することによって、ＶＤＦオリゴマーの分子鎖が基板に平行な向きに配向し、このような分子鎖の配列構造によって強誘電性を発現しやすい状態にすることができる。
【００１５】
作製時の基板温度が−１３０℃よりも低い条件で作製されたＶＤＦオリゴマー薄膜１２は、強誘電相であるＩ型の分子鎖ばかりではなく、常誘電相であるＩＩ型の分子鎖も一部生成する場合がある。しかし、その比率は非常に小さいため、全体としては実用上十分な強誘電性が得られる。
【００１６】
なお、薄膜作製時の基板の温度を−１３０℃よりも高くするとＩＩ型の分子鎖の比率が大きく、且つ分子鎖の配列構造が乱れ、十分な強誘電性を示さないＶＤＦオリゴマー薄膜が形成される場合が生じる。従って、本発明に係るＶＤＦオリゴマー薄膜の製造方法においては、作製時の基板温度を−１３０℃以下とした。
【００１７】
ＶＤＦオリゴマーの重合数ｎは、以下の理由により１０〜５０の範囲内とした。重合数ｎが５０を超えると、蒸着によるＶＤＦオリゴマー層作製時に分子の熱分解が生じ薄膜の結晶性を低下させる。一方、重合数ｎが１０未満では、分子の揮発性が高くなり蒸着による薄膜作成が困難になるうえに、温度等の外的作用に対して結晶構造の安定性が悪くなる。
【００１８】
本発明に係る製造方法は、前記のＶＤＦオリゴマー薄膜の製造に限らず、フッ化ビニリデン（ＶＤＦ）単量体と他の有機単量体との共重合オリゴマーの薄膜を製造する場合にも適用することができる。「他の有機単量体」には、例えばトリフルオロエチレン（ＣＨＦＣＦ２，　略称ＴｒＦＥ）、テトラフルオロエチレン（ＣＦ２ＣＦ２，　略称ＴｅＦＥ）、シアン化ビニリデン（ＣＨ２Ｃ（ＣＮ）２，　略称ＶＤＣＮ）等がある。
【００１９】
本発明に係る製造方法において、水晶振動子膜厚計等を用いて随時膜厚を測定しながら成膜し、あるいは成膜する時間を調整することによって、得られるＶＤＦオリゴマー薄膜の膜厚を任意に調整することができる。特に、その厚さを、これまでの強誘電ポリマー等の有機強誘電体では実現することのできなかった１００ｎｍ以下にすることができる。
【００２０】
以下に、強誘電体の有する機能の１つである焦電性の性能について、本発明に係るＶＤＦオリゴマー薄膜と、前記従来技術の無機強誘電体薄膜及び強誘電体ポリマー膜とを比較する。焦電体としての性能を表す指数として、以下の（１）式に示す焦電性能指数ρがある。
ρ＝ｐ／（ε・Ｃ）　…（１）
ここでｐは焦電係数であり、温度Ｔの単位変化当たりの分極Ｐの変化ｄＰ／ｄＴで表される。εは比誘電率である。Ｃは熱容量であり、焦電体の膜厚ｄ、面積Ｓ及び体積比熱Ｃｖを用いてＣ＝ｄ・Ｓ・Ｃｖで表される。ここで、面積Ｓは薄膜作製の対象（基板など）により決定されるものであり、個々の焦電体を特徴づけるパラメータではない。従って、強誘電体の焦電体としての性能を測るうえで検討すべきパラメータは、焦電係数ｐ、比誘電率ε、体積比熱Ｃｖ及び膜厚ｄとなる。（１）式より、焦電係数ｐが大きく、比誘電率ε、体積比熱Ｃｖ及び膜厚ｄが小さい方が強誘電体を焦電体として用いた場合の性能が良くなるといえる。
【００２１】
本発明に係る方法によって製造されるＶＤＦオリゴマー薄膜と、無機強誘電体薄膜としてよく用いられるＰｂ（Ｚｒ，Ｔｉ）Ｏ３　（略称：ＰＺＴ）薄膜及び強誘電体ポリマー膜であるＰＶＤＦ及びＰ（ＶＤＦ／ＴｒＦＥ）の前記４つのパラメータを図２の表にまとめた。体積比熱Ｃｖは４種の（薄）膜の間で大きな差はないため、他の３つのパラメータに注目する。まず、ＶＤＦオリゴマー薄膜とＰＺＴ薄膜とを比較すると、焦電係数ｐはＶＤＦオリゴマー薄膜がＰＺＴ薄膜の約１／４とＶＤＦオリゴマー薄膜が不利であるが、比誘電率εはＶＤＦオリゴマー薄膜がＰＺＴ薄膜の約１／２００倍の値を持つためＶＤＦオリゴマー薄膜が有利であり、膜厚ｄはＶＤＦオリゴマー薄膜がＰＺＴ薄膜と同等又はそれ以下の値を持つためＶＤＦオリゴマー薄膜が有利である。その結果、ＶＤＦオリゴマー薄膜の焦電性能指数はＰＺＴ薄膜の焦電性指数の５０倍以上となる。同様に、ＶＤＦオリゴマー薄膜と強誘電体ポリマー膜とを比較すると、ＶＤＦオリゴマー薄膜の焦電性能指数は強誘電体ポリマー膜の焦電性能指数の約１５倍以上となる。以上のように、本発明に係る方法によって製造されるＶＤＦオリゴマー薄膜は、従来の無機強誘電体薄膜や強誘電体ポリマー膜より１桁以上も焦電性の優れた強誘電体薄膜となる。
【００２２】
【発明の効果】
本発明に係るＶＤＦオリゴマー薄膜の製造方法によって、強誘電性を示すＶＤＦオリゴマー薄膜を絶縁体や金属等の様々な基板の上に作製することができる。例えば、強誘電体メモリ等のデバイスに用いる強誘電体薄膜にＶＤＦオリゴマー薄膜を適用することができるようになる。このＶＤＦオリゴマー薄膜の製造過程においては基板を加熱することがないので、基板に酸化等の悪影響を及ぼすことがない。更に、強誘電体としての性能が従来の強誘電性（薄）膜よりも向上する。この性能の向上は、材料固有のパラメータである焦電係数ｐ及び比誘電率εが良好な値を持つうえに、本発明に係る製造方法によって膜厚ｄを小さくすることができることによる。
【００２３】
【実施例】
以下に、本発明に係るＶＤＦオリゴマー薄膜の製造方法の一実施例を図３を用いて説明する。まず、ＳｉＯ２熱酸化膜を形成したＳｉウェハ２１の表面に、高周波マグネトロンスパッタリング法により白金を堆積させ（ａ）、厚さ約２００ｎｍの白金層２２を形成し、これをＶＤＦオリゴマー薄膜作製用の基板２０とした（ｂ）。基板２０を成膜室（図示せず）に入れ、成膜室内部を約１×１０−４Ｐａの真空状態とした。液体窒素を用いて基板２０を−１６０℃に冷却しつつ、原料のＶＤＦオリゴマーを１００℃〜１５０℃に加熱して蒸発させ、基板２０上に蒸着させてＶＤＦオリゴマー薄膜２３を形成した（ｃ）。ここで、用いたＶＤＦオリゴマーはＣＦ３−（ＣＨ２ＣＦ２）１７−Ｉ、すなわち重合数ｎが１７であり、末端のＣＨ３基をヨウ素原子で置換したものである。ＶＤＦオリゴマー薄膜２３の成膜中は水晶振動子膜厚計により随時膜厚を測定しつつ前記原料ＶＤＦオリゴマーの温度を調整することにより、成膜速度が毎分０．２〜０．３ｎｍとなるように調整した。ＶＤＦオリゴマー薄膜２３の膜厚が所定の膜厚になった時、蒸着及び基板２０の冷却を終了し、成膜室内部の真空を保ったままで基板２０を自然に昇温させた。基板２０の温度がほぼ室温に達した時点で試料を成膜室から取り出した。これにより、ＶＤＦオリゴマー薄膜２３を蒸着した試料が完成した（ｄ）。
【００２４】
本実施例では、上記の方法により膜厚１００ｎｍの試料及び膜厚５００ｎｍの試料を得た。これらの試料のＶＤＦオリゴマー薄膜２３の上に電極として厚さ５０ｎｍのアルミニウムを蒸着し、このアルミニウム電極と白金層（電極）２２の間に、振幅３５Ｖ、周波数５００Ｈｚ（膜厚１００ｎｍの試料の場合）又は振幅１６０Ｖ、周波数８００Ｈｚ（膜厚５００ｎｍの試料の場合）の三角波電圧を印加して試料の電束密度−電界（Ｄ−Ｅ）特性を測定した。その結果を膜厚１００ｎｍの試料については図４（ａ）に、膜厚５００ｎｍの試料については図４（ｂ）に示す。このＤ−Ｅ曲線は強誘電体に特有のヒステリシス曲線となり、作製したＶＤＦオリゴマー薄膜が強誘電性を示すことが確認された。
【００２５】
この図から、（ｉ）電界を印加し分極が生じた後に電界を０にしても分極が保持される、（ｉｉ）大きさ約２００ＭＶ／ｍ（膜厚５００ｎｍの試料の場合）又は約２５０ＭＶ／ｍ（膜厚１００ｎｍの試料の場合）以上の電界を分極方向と逆向きに印加することにより分極方向を反転することができる、ことがわかる。従って、例えば上向きの分極を”１”、下向きの分極を”０”とすれば、これは不揮発性の強誘電体メモリとなる。このメモリへの書き込みは、上記の約２００ＭＶ／ｍ又は約２５０ＭＶ／ｍ以上の正負いずれかの電界を印加することにより行うことができる。その際に必要な電圧は、例えば膜厚が１００ｎｍの場合には２５０（ＭＶ／ｍ）×１００ｎｍ＝２５Ｖとなる。また、電界が０の時の残留分極量は、有機強誘電体の中でも最高レベルの１１２ｍＣ／ｍ２（膜厚５００ｎｍの試料の場合）である。これは、本発明に係るＶＤＦオリゴマー薄膜を使用したメモリが極めて情報保持力の高いメモリであることを示している。
【００２６】
前記Ｓｉウェハ２１と白金層２２から成る基板の他に、Ｓｉ基板、ＫＢｒの（１００）面を表面とした基板、ガラス上に金を約２００ｎｍ堆積させた基板、ＭｇＯの（１００）面上に上記と同様の方法により白金を約２００ｎｍ堆積させた基板に対して、前記と同様の方法によりＶＤＦオリゴマー薄膜の作製を行った。その結果、前記のＳｉウェハ２１と白金層２２から成る基板上に作製したＶＤＦオリゴマー薄膜と同様の特性が得られた。
【００２７】
【応用例】
以下に、本発明に係る製造方法によって得られるＶＤＦオリゴマー薄膜の特性を利用した各種デバイスについて説明する。
【００２８】
（１）強誘電体メモリ
本発明に係る製造方法によって得られるＶＤＦオリゴマー薄膜を用いた、前記１Ｔ方式の強誘電体メモリの構成を図５（ａ−１）を用いて説明する。半導体製基板３１上にソース電極３４及びドレイン電極３５を設ける。ソース電極３４とドレイン電極３５との間の半導体製基板３１の表面付近が、絶縁ゲート型ＦＥＴにおけるチャネル領域となる。このチャネル領域の上に前記の方法によってＶＤＦオリゴマー薄膜３２を形成する。ＶＤＦオリゴマー薄膜３２の上にゲート電極３３を設ける。この構成において、ＶＤＦオリゴマー薄膜３２はメモリの記憶部の役割を有し、併せて絶縁ゲート型ＦＥＴにおけるゲート電極−チャネル間の絶縁体層の役割を有する。
【００２９】
図５（ａ−１）及び（ａ−２）を用いて強誘電体メモリの動作を説明する。ここでは半導体製基板３１がｐ型無機半導体である場合について説明する。ＶＤＦオリゴマー薄膜３２にその抗電界以上の電界が印加されるように、ゲート電極３３−接地間に負の電圧Ｖｇ（（ａ−１））又は正の電圧Ｖｇ（（ａ−２））を印加し、ＶＤＦオリゴマー薄膜３２内に分極を誘起する。この分極は電圧Ｖｇの印加を終了した後も残る。負の電圧Ｖｇを印加して（ａ−１）のようにＶＤＦオリゴマー薄膜３２内に上向きの分極が生じた場合を”０”が記憶されたものとし、正の電圧Ｖｇを印加して（ａ−２）のようにＶＤＦオリゴマー薄膜３２内に下向きの分極が生じた場合を”１”が記憶されたものとする。
【００３０】
このように記憶された”０”又は”１”のデータは、以下のように読み出すことができる。データが”０”の場合は、上向きの分極によって半導体製基板３１内のＶＤＦオリゴマー薄膜３２との境界付近のチャネル領域に正孔が誘起される。この場合、ソース電極３４−ドレイン電極３５間に電圧を印加しても電流は流れない。一方、データが”１”の場合は、下向きの分極によってチャネル領域に電子が誘起され、ソース電極３４−ドレイン電極３５間に電圧を印加するとソース−ドレイン間電流ＩＳＤが流れる。このソース−ドレイン間電流ＩＳＤが検出されればデータは”１”、検出されなければデータは”０”と読み出される。
【００３１】
半導体製基板３１がｎ型半導体の場合は上記とは逆の動作となる。
【００３２】
このデータの読み出しの際には、分極が消失したり分極の向きが変化することがないため、データを非破壊で読み出すことができる。
【００３３】
（ａ−１）（ａ−２）の例ではｐ型半導体Ｓｉ基板等を用いることにより、半導体基板の一部をチャネルとしている。一方、図５（ｂ−１）〜（ｄ−２）のように絶縁性基板３６の上に半導体層３７を形成すれば、半導体材料の選択の自由度が高くなり、有機半導体等の柔らかい材質の半導体をチャネルとすることが可能となる。有機半導体をチャネルとし、ＶＤＦオリゴマー薄膜を記憶部とし、絶縁性基板を有機材料製とすることにより、有機材料のみから成る強誘電体メモリを作製することが可能となる。これにより、フレキシブルであり且つ低コストな強誘電体メモリが実現される。
【００３４】
図５（ｂ−１）、（ｂ−２）に示す強誘電体メモリは、絶縁性基板３６の上にソース電極３４及びドレイン電極３５を載置し、それらの上に半導体層３７を形成し、半導体層３７の上にＶＤＦオリゴマー薄膜３２を載置し、ＶＤＦオリゴマー薄膜３２の上にゲート電極３３を載置した構造を持つ。図５（ｃ−１）、（ｃ−２）に示す強誘電体メモリは、絶縁性基板３６の上にゲート電極３３、ＶＤＦオリゴマー薄膜３２、半導体層３７を順に載置し、半導体層３７の上にソース電極３４及びドレイン電極３５を載置した構造を持つ。図５（ｄ−１）、（ｄ−２）に示す強誘電体メモリは、絶縁性基板３６の上にゲート電極３３、ＶＤＦオリゴマー薄膜３２を順に載置し、ＶＤＦオリゴマー薄膜３２の上にソース電極３４及びドレイン電極３５を載置し、それらの上に半導体層３７を形成した構造を持つ。
【００３５】
これら図５（ｂ−１）〜（ｄ−２）に示す強誘電体メモリは、（ａ−１）及び（ａ−２）に示す強誘電体メモリと同様の方法により記憶及び読み出しを行う。ただし、半導体層３７が有機半導体から成る場合には、無機半導体の場合とは異なり、ソース−ドレイン間電流ＩＳＤは半導体層３７内の多数キャリアにより形成される。従って、ＶＤＦオリゴマー薄膜３２内の分極によって半導体層３７内に多数キャリアが生成される時にソース−ドレイン間電流ＩＳＤが流れる。例えば半導体層３７がｐ型有機半導体から成る場合には、図５（ｂ−１）〜（ｄ−２）に示すように、データ記憶時に負のゲート電圧Ｖｇを印加すれば、半導体層３７には多数キャリアである正孔が生成され、データ読み出し時にソース−ドレイン間電流ＩＳＤが検出される（データ”１”の記憶、読み出し）。逆に、データ記憶時に正のゲート電圧Ｖｇを印加すれば、半導体層３７内では正孔の生成が抑制され、データ読み出し時にソース−ドレイン間電流ＩＳＤが検出されない（データ”０”の記憶、読み出し）。
【００３６】
本発明に係る１Ｔ型強誘電体メモリは、強誘電性の優れたＶＤＦオリゴマー薄膜を用いるため、高い情報保持力を有する不揮発性メモリとなる。また、従来の無機強誘電体薄膜を用いた強誘電体メモリのように、製造時における熱処理による基板表面の劣化の影響を受けることはない。
【００３７】
ここまでは１Ｔ型強誘電体メモリについて説明したが、ＶＤＦオリゴマー薄膜の強誘電性機能は他の強誘電体メモリにももちろん適用可能である。図６にその一例を示す。この強誘電体メモリは、ＶＤＦオリゴマー薄膜３２の上下に導電性材料を真空蒸着することにより、互いに直交するワード線３８及びビット線３９を形成したものである（ａ）。ワード線３８及びビット線３９をそれぞれ略平行に複数配置し、ワード線３８及びビット線３９のそれぞれで１つの層（ワード線層３８１及びビット線層３９１）を形成する。更にワード線層３８１−ＶＤＦオリゴマー薄膜３２−ビット線層３９１−ＶＤＦオリゴマー薄膜３２の順に積層を繰り返すことによって、３次元的に高密度な素子を形成することができる（ｂ）。
【００３８】
図６に示す強誘電体メモリの動作を説明する。１つのＶＤＦオリゴマー薄膜３２に隣接する１つのワード線３８と１つのビット線３９の間に電圧を印加すると、ＶＤＦオリゴマー薄膜３２の、そのワード線３８とビット線３９とが交差する位置に、印加した電圧の正負に対応した上向き又は下向きの分極が生じる。この分極は電圧印加終了後も残る。従って、この１つの交差位置が１つの不揮発性メモリとなる。データの読み出しは、１つのワード線３８と１つのビット線３９の間に、抗電界以上の大きさを持ち、”１”のデータに対応する分極を反転させる極性の電圧を印加する。そのワード線３８−ビット線３９の交点の分極が”０”のデータに対応するものである場合は何ら変化がないのに対して、その分極が”１”のデータに対応するものである場合は分極が反転し分極反転電流が観測される。データは、分極反転電流が観測されれば”１”、分極反転電流が観測されなければ”０”と読み出される。なお、”１”のデータに対応する分極が反転することから、このメモリは破壊読み出し型である。
【００３９】
ｋ枚の層のＶＤＦオリゴマー薄膜３２を有し、１層のワード線層３８１がｍ本のワード線３８、１層のビット線層３９１がｎ本のビット線３９から構成される強誘電体メモリにおいては、ｋ×ｍ×ｎビットのデータを記憶することができる。前記のようにＶＤＦオリゴマー薄膜は他の強誘電体よりも膜厚を薄くすることができるため、記録密度を高くすることができる。
【００４０】
（２）圧電膜カンチレバー
圧電膜カンチレバーは、ナノスケールでの物質表面観察及び物性評価に広く用いられている原子間力顕微鏡（ＡＦＭ）に用いられるものである。ＡＦＭは物質表面において探針を走査し、物質表面の原子と探針との間の原子間力を検出することによって物質表面の凹凸を観測する装置である。原子間力の検出には主に、一方の端部に探針を設け他方の端部を固定したカンチレバーがこの原子間力によって受ける変位をレーザー光によって検出する光てこ方式が用いられている。しかし、この光てこ方式は精密な光学系を必要とするため、装置が高額化し、且つ高真空下等の特殊な環境において使用することが困難であった。そのため、カンチレバーの長手方向に強誘電体膜を形成し、強誘電体が有する性質である圧電性（物質に応力を与えると分極が発生する現象）を利用して、前記原子間力によって生じるカンチレバーの歪みを検出する「圧電膜カンチレバー」が提案されている。この方法によれば、装置構成が簡単となるだけでなく、様々な特殊環境下における試料表面観測が可能となる。
【００４１】
膜を形成する前のカンチレバーには、探針を形成する等の微細加工が行われる。これまで提案されている圧電膜カンチレバーではＰＺＴ等の無機強誘電体膜を用いるため、膜を形成する際に高温での熱処理が必要となる。そのため、前記のように微細加工されたカンチレバーが高温処理による変形・変質を起こさないように、カンチレバーの材質はＳｉ等の硬く耐熱性の良好なものに限定される。しかし、観測試料表面の性質によってはＳｉ３Ｎ４（窒化シリコン）等の柔らかい材質から成るカンチレバーを用いる必要があるが、その場合には無機強誘電体膜を用いることができず、従来の光てこ方式を用いざるを得ない。
【００４２】
前記圧電膜に、本発明に係る方法によって製造されるＶＤＦオリゴマー膜を用いれば、そのような問題を解決することができる。本発明に係る圧電膜カンチレバーは、図７（ｆ）に示すように、Ｓｉ３Ｎ４等の材料から成るカンチレバー４１上に、下部電極４２及び上部電極４４に挟まれたＶＤＦオリゴマー膜４３を載置したものである。このカンチレバーの一方の端には探針４１１を形成し、他方の端には装置への固定部４１２を形成する。
【００４３】
図７を用いて本発明に係る圧電膜カンチレバーの製造方法の一例を説明する。Ｓｉ３Ｎ４等の材料から成り探針４１１及び固定部４１２を含むカンチレバー４１（ａ）上に真空蒸着又はスパッタリングによって下部電極４２を形成する（ｂ）。カンチレバー４１及び下部電極４２を−１３０℃以下に冷却しつつ、真空中又は乾燥気体中において下部電極４２上にＶＤＦオリゴマーを蒸着又は噴霧することによってＶＤＦオリゴマー膜４３を形成する（ｃ）。膜厚はやや厚く（例えば５００ｎｍ程度）する。カンチレバー４１及び下部電極４２をほぼ室温に戻した後、ＶＤＦオリゴマー膜４３上に真空蒸着によって上部電極４４を形成する（ｄ）。下部電極４２と上部電極４４との間に直流電圧を印加し、ＶＤＦオリゴマー膜４３に自発分極を形成する（ｅ）。これにより、本発明に係る圧電膜カンチレバー４０が完成する（ｆ）。
【００４４】
この圧電膜カンチレバーを用いたＡＦＭの動作原理を説明する。圧電膜カンチレバー４０の固定部４１２を、励振用圧電体を備えたカンチレバーホルダに固定する。励振用圧電体に交流電圧を印加することによって圧電膜カンチレバーを一定周期で振動するように制御しながら、試料を水平方向に移動することによって、探針を試料表面に沿って走査する。この時、探針と試料表面との間の原子間力によるカンチレバーの変位が前記の励振による変位に重畳される。この重畳された変位を、カンチレバーのＶＤＦオリゴマー膜の歪みによる分極の変化から電気信号として検出する。この電気信号の振幅及び周波数はいずれも変調されて検出される。励振振幅の変調又は励振周波数の変調のいずれかを検出することによって原子間力による変位を検出する。
【００４５】
本発明に係る圧電膜カンチレバーは、圧電膜にＶＤＦオリゴマー膜を用いることにより、製造時における高温での熱処理が不要となるため、カンチレバー本体の材質の選択の範囲が広くなる。また、ＶＤＦオリゴマー膜は柔らかい材質であるため、カンチレバーの性質として重要である弾性に影響を及ぼさない。また、前記のようにＶＤＦオリゴマー膜の残留分極量が大きいため、変位を高い感度で検出することができる。
【００４６】
（３）超音波素子
超音波素子は、超音波を外部へ放射し、及び／又は外部からの超音波を検出する素子である。従来より、セラミックスのＺｎＯやＣｄＳあるいはＰ（ＶＤＦ／ＴｒＦＥ）圧電膜を超音波の放射部及び／又は検出部とする超音波素子が実用化されている。しかし、ＺｎＯやＣｄＳ圧電膜はスパッタリングによる薄膜形成が必要であることにより工程数及び製造コストの増加が問題となっていた。また、Ｐ（ＶＤＦ／ＴｒＦＥ）圧電膜を超音波の放射部及び／又は検出部とした例もあるが、前記のように膜厚を薄くすることが困難であり、かつスピンコート法による成膜後に分子の結晶化を促進するための熱処理を必要としていた。
【００４７】
本発明に係る超音波素子は、基板上に前記の方法によってＩ型強誘電相を主とするＶＤＦオリゴマー薄膜を形成し、更に、その振動を駆動するために、それを挟んで１対の電極を設けて超音波放射部及び／又は検出部としたものである。
【００４８】
本発明に係る超音波素子の動作は以下の通りである。まず、超音波を放射する際は、超音波素子の両電極間に高周波電圧を印加する。ＶＤＦオリゴマー薄膜はその圧電性によって交流電気信号を機械的振動に変換し、この機械的振動によって空気を振動させ、超音波を放射する。一方、このＶＤＦオリゴマー薄膜に超音波が入射すると、ＶＤＦオリゴマー薄膜は機械的に振動する。ＶＤＦオリゴマー薄膜はその圧電性によってこの機械的振動を交流電気信号に変換する。この交流電気信号を検出することにより超音波を検出する。
【００４９】
ＶＤＦオリゴマー薄膜は蒸着により作製されるため、任意の形状の表面に薄膜を形成することができる。ＶＤＦオリゴマー薄膜を載置する基板の表面形状を平面とすることにより平面波の超音波を放射する超音波素子となり、部分球面状とすることにより所定点に超音波を集中放射する超音波素子となる。また、ＶＤＦオリゴマー薄膜はＰ（ＶＤＦ／ＴｒＦＥ）圧電膜よりも薄くすることができるため、特に高周波領域への広帯域化が可能となる。
【００５０】
超音波素子の一構成例を図８（ａ）に示す。部分球面状の凹部を持つ基板６１上に、２枚の電極６３及び電極６４に挟まれたＶＤＦオリゴマー薄膜６２を設ける。図８（ｂ）に示すように、この超音波素子が発する超音波６５は前記球面の中心６６に集中される。
【００５１】
この部分球面形状のＶＤＦオリゴマー薄膜を有する超音波素子を用いた超音波顕微鏡について説明する。前記焦点位置に試料を配置し、素子が発する超音波を試料表面に照射する。この超音波は試料表面において反射、散乱、吸収される。これらのうち試料表面において反射された超音波は、入射経路と同じ経路を通って素子のＶＤＦオリゴマー薄膜に到達し、電気信号に変換される。これにより、試料表面の１点における表面状態が電気信号として得られる。さらに試料を水平方向に２次元的に走査し、得られた各点毎の電気信号を画像化することによって、超音波顕微鏡像を得ることができる。
【００５２】
本発明に係る部分球面形状のＶＤＦオリゴマー薄膜を有する超音波素子を２次元的に複数配置すれば、２次元超音波検出器となる。２次元超音波検出器では、各超音波素子から発する超音波同士が干渉しないように、各超音波素子は焦点への超音波の収束性が高いものでなければならない。そのため、従来の２次元超音波検出器では、各超音波素子に対してそれぞれ音響レンズを別途設ける必要があった。それに対し、本発明に係る２次元超音波検出器では、個々の超音波素子が部分球面形状を有するため、音響レンズを用いることなく超音波をそれぞれ１点に収束することができる。
【００５３】
本発明に係る２次元超音波検出器の有効な応用例として、医療用超音波診断装置を挙げることができる。医療用超音波診断装置は、１ＭＨｚ以上の超音波を生体中に放射し、わずかな界面特性の違いによって生体内部の断面像を得るものである。複数の超音波素子を２次元的に配置した２次元超音波検出器を用いることにより、生体器官の動きをリアルタイムに観察することができる。従来の超音波素子に用いられていたセラミック系の圧電体は音響インピーダンスが高く、生体の音響インピーダンスと整合して効率よく生体に超音波を伝えるために、超音波素子に音響整合層を形成する必要があった。しかし、本発明に係る２次元超音波検出器の各超音波素子は音響インピーダンスが低いため、音響整合層を設けることなく、高効率で超音波を生体内に投入することができる。
【図面の簡単な説明】
【図１】本発明のフッ化ビニリデンオリゴマー薄膜製造方法を表す工程図。
【図２】フッ化ビニリデンオリゴマー薄膜及び他の強誘電体（薄）膜の各種パラメータを示す表。
【図３】本発明のフッ化ビニリデンオリゴマー薄膜製造方法の一実施例を表す工程図。
【図４】ＶＤＦオリゴマー薄膜の電束密度−電界曲線を表すグラフ。
【図５】フッ化ビニリデンオリゴマー薄膜を用いた１Ｔ型の強誘電体メモリの構成を示す断面図。
【図６】フッ化ビニリデンオリゴマー薄膜を用いた１Ｔ型以外の強誘電体メモリの構成を示す図。
【図７】フッ化ビニリデンオリゴマー膜を用いた圧電薄膜カンチレバーの製造方法の一例を表す工程図。
【図８】フッ化ビニリデンオリゴマー薄膜を用いた超音波素子の一構成例を示す図。
【符号の説明】
１１、２０、６１…基板
１２、２３、３２、６２…ＶＤＦオリゴマー薄膜
２１…Ｓｉウェハ
２２…白金層
３１…半導体製基板
３３…ゲート電極
３４…ソース電極
３５…ドレイン電極
３６…絶縁性基板
３７…半導体層
３８…ワード線
３８１…ワード線層
３９…ビット線
３９１…ビット線層
４０…圧電膜カンチレバー
４１…カンチレバー
４１１…探針
４２…下部電極
４３…ＶＤＦオリゴマー膜
４４…上部電極
６３、６４…電極
６５…超音波
６６…焦点
【図１】
2004076108.tif 000003
【図２】
2004076108.tif 000004
【図３】
2004076108.tif 000005
【図４】
2004076108.tif 000006
【図５】
2004076108.tif 000007
【図６】
2004076108.tif 000008
【図７】
2004076108.tif 000009
【図８】
2004076108.tif 000010