(57)【要約】      （修正有）【課題】オフセットが調整された信号を処理する各回路について、そのダイナミックレンジの有効活用が図れる、光ディスク用オフセット調整回路を提供する。【解決手段】光ディスク用オフセット調整回路１１０は、光ピックアップの出力信号が一方の入力端子に入力されるとともに、他方の入力端子に制御電圧が印加されるオフセット調整用差動オペアンプＯＰｅ、ＯＰｆと、前記オフセット調整用差動オペアンプの出力信号に基づきディジタル信号を出力するＡ／Ｄ変換部ＡＤと、オフセットを除去すべく、前記オフセット調整用差動オペアンプに印加される前記制御電圧を前記ディジタル信号に基づき可変とする制御電圧調整部ＬＯとを少なくとも備える。【選択図】      図２
2004348843.tif 000002
【特許請求の範囲】
【請求項１】
光ピックアップの出力信号が一方の入力端子に入力されるとともに、他方の入力端子に制御電圧が印加されるオフセット調整用差動オペアンプと、
前記オフセット調整用差動オペアンプの出力信号に基づきディジタル信号を出力するＡ／Ｄ変換部と、
オフセットを除去すべく、前記オフセット調整用差動オペアンプに印加される前記制御電圧を前記ディジタル信号に基づき可変とする制御電圧調整部と、
を少なくとも備えることを特徴とする光ディスク用オフセット調整回路。
【請求項２】
前記制御電圧調整部は、前記オフセット調整用差動オペアンプの出力信号が目標電圧と一致すべく、前記制御電圧を変更することを特徴とする請求項１記載の光ディスク用オフセット調整回路。
【請求項３】
前記目標電圧は、前記オフセット調整用差動オペアンプの出力信号が当該出力信号に基づき信号処理を実行する回路のダイナミックレンジの範囲内に収まることを可能とする値であることを特徴とする請求項２記載の光ディスク用オフセット調整回路。
【請求項４】
さらに、直流成分出力回路を備え、
当該直流成分出力回路は、前記オフセット調整用差動オペアンプの前記出力信号の直流成分を前記Ａ／Ｄ変換部に出力することを特徴とする請求項１乃至３のいずれかに記載の光ディスク用オフセット調整回路。
【請求項５】
前記光ピックアップの前記出力信号は複数であって、当該各出力信号毎に、前記オフセット調整用差動オペアンプを備えることを特徴とする請求項１乃至４のいずれかに記載の光ディスク用オフセット調整回路。
【請求項６】
前記光ピックアップの前記各出力信号毎の前記オフセット調整用差動オペアンプそれぞれに対して供給される前記制御電圧調整部からの前記各制御電圧をアナログ信号に変換する単一の共通なＤ／Ａ変換部と、
前記Ｄ／Ａ変換部から出力される前記各出力信号に対応する前記アナログ信号をサンプルホールドして該当の前記オフセット調整用差動オペアンプへ供給する当該各出力信号毎に用意されたサンプルホールド部と、
前記Ｄ／Ａ変換部からの前記アナログ信号に応じ、該当の前記サンプルホールド部を選択して当該アナログ信号を供給するセレクタと、
をさらに備えることを特徴とする請求項５に記載の光ディスク用オフセット調整回路。
【請求項７】
前記制御電圧調整部は、前記Ａ／Ｄ変換部からの前記ディジタル信号に基づき、前記光ピックアップのサーボ制御用のエラー信号を生成することを特徴とする請求項１乃至６のいずれかに記載の光ディスク用オフセット調整回路。
【請求項８】
前記Ａ／Ｄ変換部の入力信号として、前記オフセット調整用差動オペアンプからの出力信号と、前記直流成分出力回路からの前記直流成分とを選択的に切り換えるセレクタをさらに備えることを特徴とする請求項７に記載の光ディスク用オフセット調整回路。
【請求項９】
請求項１乃至８のいずれかに記載の光ディスク用オフセット調整回路を少なくとも含むことを特徴とする集積回路。
【請求項１０】
請求項１乃至８のいずれかに記載の光ディスク用オフセット調整回路を備えることを特徴とする光ディスク装置。
【請求項１１】
光ディスク装置における光ピックアップの出力信号が一方の入力端子に入力されるとともに、他方の入力端子に制御電圧が印加されるオフセット調整用差動オペアンプの出力信号に基づきディジタル信号を出力し、
オフセットを除去すべく、前記オフセット調整用差動オペアンプに印加される前記制御電圧を前記ディジタル信号に基づき可変する、
ことを特徴とする光ディスク装置のオフセット調整方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光ディスク用オフセット調整回路、集積回路、及びオフセット調整方法に関する。
【０００２】
【従来の技術】
一般に、光ディスクの再生（及び記録）装置（以後、光ディスク装置と記する。）では、光ピックアップからの二つの出力信号を増幅した後、差動オペアンプで双方の信号強度の差を取ることにより、光ディスクのトラッキングエラー信号並びにフォーカスエラー信号が得られる。サーボ制御系は、これらエラー信号に基づく制御を行うことにより、光ディスクのトラックに追従して１スポットの光ビームを正確に照射させることができる。
【０００３】
従来、トラッキングエラー信号並びにフォーカスエラー信号を得るためのエラー信号生成回路の構成としては、前段のアナログ処理系を担うＩＣチップ（ＲＦ信号処理回路）と、後段のデジタル処理系を担うＩＣチップ（サーボ処理回路）との２チップ構成としていた。すなわち、アナログ処理系ＩＣチップでは、光ピックアップからの二つの出力信号を増幅した後、差動オペアンプで双方の信号強度の差を取り、フォーカスエラー信号並びにトラッキングエラー信号をデジタル処理系ＩＣチップへ出力する。
そして、デジタル処理系ＩＣチップでは、得られたフォーカスエラー信号並びにトラッキングエラー信号をデジタル信号にＡ／Ｄ変換器で変換し、デジタル信号処理部で適宜な制御ロジックによりオフセットを調整するための信号を生成する。
このオフセット調整信号は、前段のアナログ処理系ＩＣチップにフィードバックされてオフセットがキャンセルされたフォーカスエラー信号並びにトラッキングエラー信号が得られることとなる（例えば、特許文献１参照。）。
【０００４】
具体的には、図５に示すように、光ディスク装置は、光ディスク１０５に１スポットの光ビームを照射する。光ピックアップの第１のフォトディテクタ及び第２のフォトディテクタが、この光ディスク１０５からの反射光を受光する。サーボ信号処理回路１４０は、オフセットをキャンセルして、光ピックアップ２００の対物レンズのフォーカシングサーボやトラッキングサーボの精度劣化を解消する。
この光ディスク装置の再生系ＰＢについて説明する。ＲＦ信号処理回路１１０は、オフセットがキャンセルされた合成信号をデコーダ１２０に供給する。デコーダ１２０は、合成信号にデインターリーブ処理や誤り訂正のための復号化処理やＥＦＭ復調処理等の処理を行い、再生データをメモリ１２１に供給する。
【０００５】
メモリ１２１は、データの書き込み及び読み出しがシステムコントローラ（マイクロコンピュータ、以下、「マイコン」と称する。）１５０により制御され、デコーダ１２０から再生データが書き込まれる。また、このメモリ１２１は、再生データが一定のビットレートで連続的に読み出される。  メモリ１２１から連続的に読み出された再生データは、デコーダ１２２に供給される。このデコーダ１２２は、再生データが圧縮データであった場合例えば４倍にデータ伸長する。このデコーダ１２２からのディジタルデータは、Ｄ／Ａ変換器１２３に供給されてアナログ信号に変換されて、出力端子１２４から外部に導出される。  そして、例えば前記特許文献１の図１に示すように、サーボ信号処理装置１において、前段のＲＦ信号処理回路２内のオフセット調整部は、後段のサーボ処理回路９０内のＤＳＰ（デジタル・シグナル・プロセッサ）で計算されたオフセット調整量に基づいて、オフセットを調整する。
なお、記録系Ｒｅｃについては、良く知られているように、例えば図５の符号１１２乃至１１８で示される構成要素で実現される。
【０００６】
【特許文献１】
特開平１０−１０５９９７号公報（図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、前述した従来技術にあっては、オフセットを調整するにあたり、後段のサーボ処理回路側において、オフセット調整量を算出することにより調整する。すなわち、前段のＲＦ信号処理回路１１０内のオフセット調整部のみでオフセットの対策を講じていない。このため、光ピックアップの仕様等が異なったり、光ディスクの種類の相違により、反射光の強度にバラツキが生じると、光ピックアップからの出力信号そのものについてオフセットの調整が精度良くできなくなる。その結果、オフセットが精度良く調整されていない出力信号に基づき、エラー信号を生成する形態となる。よって、エラー信号を生成するために差動オペアンプでもって光ピックアップの二つの出力信号の強度差を取る段階において、オフセットの不十分な調整に起因し、差動オペアンプを含む処理系のダイナミックレンジから二つの出力信号が外れ、その波形が歪んでしまう。そのため、適正なエラー信号が生成できなくなり、エラー信号に基づくサーボ制御の劣化を招いていた。
【０００８】
【課題を解決するための手段】
本発明に係る光ディスク用オフセット調整回路では、光ピックアップの出力信号が一方の入力端子に入力されるとともに、他方の入力端子に制御電圧が印加されるオフセット調整用差動オペアンプと、前記オフセット調整用差動オペアンプの出力信号に基づきディジタル信号を出力するＡ／Ｄ変換部と、オフセットを除去すべく、前記オフセット調整用差動オペアンプに印加される前記制御電圧を前記ディジタル信号に基づき可変とする制御電圧調整部と、を少なくとも備える。
【０００９】
このため、光ピックアップの出力信号が入力されるオフセット調整用差動オペアンプの制御電圧を可変とすることにより、当該出力信号のオフセットを調整する。したがって、まず、光ピックアップに起因する出力信号のオフセットを調整できる。合わせて、オフセット調整用差動オペアンプ、及びアナログ処理系統に起因するオフセットも一括して調整できる。よって、オフセット調整用差動オペアンプの出力信号は、光ピックアップを含む上流の処理系統に起因するオフセットが調整されたものとなる。その結果、このオフセットが調整された出力信号に基づき信号処理を行う下流の処理系統、例えば、トラッキングエラー信号やフォーカスエラー信号等のエラー信号を生成する回路においても、Ａ／Ｄコンバータ等のダイナミックレンジの範囲内に、オフセット調整用差動オペアンプの出力信号を収めることができる。したがって、オフセットが調整された信号を処理する各回路について、そのダイナミックレンジの有効活用が図れる。
【００１０】
よって、光ピックアップを含む上流の処理系統に起因するオフセット調整が可能となる結果、エラー信号を生成する等の信号処理において波形が歪む等の精度劣化を防止できる。以て、高精度なエラー信号が得られることにより、エラー信号に基づくサーボ制御の精度劣化を防止できる。
【００１１】
本発明の集積回路では、前述した光ディスク用オフセット調整回路を少なくとも含むこととする。
【００１２】
本発明の光ディスク装置では、前述した光ディスク用オフセット調整回路を備えることとする。
【００１３】
本発明の光ディスク装置のオフセット調整方法では、光ディスク装置における光ピックアップの出力信号が一方の入力端子に入力されるとともに、他方の入力端子に制御電圧が印加されるオフセット調整用差動オペアンプの出力信号に基づきディジタル信号を出力し、オフセットを除去すべく、前記オフセット調整用差動オペアンプに印加される前記制御電圧を前記ディジタル信号に基づき可変することとする。
【００１４】
【発明の実施の形態】
＝＝＝＝全体概略＝＝＝＝
図１に示すように、光ディスク用エラー信号生成回路（サーボ信号処理装置）１００は、例えば前述した図５に示すような光ディスク装置に適用され、光ピックアップ２００からの信号群に基づき、ＤＣオフセット（信号の直流成分のオフセット）を除去または低減すべく調整したトラッキングエラー信号ＴＥ及びフォーカスエラー信号ＦＥを生成する。なお、光ピックアップ２００からの信号群としては、よく知られているように、Ａ信号乃至Ｆ信号がある。この光ディスク用エラー信号生成回路１００は、１チップ型の集積回路で構成される。あるいは、この集積回路は、光ディスク再生信号処理用ＬＳＩの一部として、ＣＭＯＳプロセスでもって製造されることも可能である。光ディスク用エラー信号生成回路１００は、トラッキングエラー信号ＴＥ及びフォーカスエラー信号ＦＥといったエラー信号を生成するＲＦ信号処理回路（光ディスク用オフセット調整回路）１１０、及びサーボ処理回路１４０を備える。
【００１５】
ＲＦ信号処理回路１１０は、トラッキングエラー信号ＴＥを生成するにあたり、そのＤＣオフセットを除去すべく動作する。このＤＣオフセットが調整されたトラッキングエラー信号ＴＥは、サーボ処理回路１４０に供給される。サーボ処理回路１４０は、トラッキングエラー信号ＴＥ及びフォーカスエラー信号ＦＥに基づき、サーボ信号を生成して光ピックアップ２００へ供給する。
【００１６】
＝＝＝＝実施例＝＝＝＝
＜＜＜＜構  成＞＞＞＞
ＲＦ信号処理回路１１０における、トラッキングエラー信号を生成する回路系統に関し、そのＤＣオフセットを除去若しくは低減する仕組みについて、説明する。なお、フォーカスエラー信号ＦＥを生成する回路については、従来同様の周知の回路構成を採用できる。例えば、前述した特開平１０−１０５９９７号公報に記載（特に、図１及び段落番号００２８以降の記載）のＲＦ信号処理回路の回路構成を採用できる。
【００１７】
図２に示すように、ＲＦ信号処理回路１１０は、抵抗Ｒ１０ｅ，Ｒ１０ｆ、オフセット調整用差動オペアンプ（差動増幅回路）ＯＰｅ，ＯＰｆ、帰還抵抗Ｒｅ，Ｒｆ、バッファアンプＢＡｅ，ＢＡｆ、抵抗（直流成分出力回路の一部）Ｒ２０ｅ，Ｒ２０ｆ、セレクタＳＥ１，ＳＥ２、Ａ／Ｄコンバータ（Ａ／Ｄ変換部）ＡＤ、マイクロコンピュータ等で構成されるロジック回路（制御電圧調整部）ＬＯ、Ｄ／ＡコンバータＤＡｅ，ＤＡｆ、及びサンプルホールド回路ＳＨｅ，ＳＨｆを備える。また、ＲＦ信号処理回路１１０には、外付けのコンデンサＣ（直流成分出力回路の一部）が接続される。
【００１８】
抵抗Ｒ１０ｅの一端は、ＲＦ信号処理回路１１０の外部入力端子Ｅに接続され、光ピックアップから得られる出力信号Ｅが入力される。この抵抗Ｒ１０ｅの他端は、オフセット調整用差動オペアンプＯＰｅの反転入力端子に接続され、オフセット調整用差動オペアンプＯＰｅの出力端子には帰還抵抗Ｒｅの一端が接続されている。この帰還抵抗Ｒｅの他端は、オフセット調整用差動オペアンプＯＰｅの出力端子に接続されている。このオフセット調整用差動オペアンプＯＰｅの非反転入力端子には、サンプルホールド回路ＳＨｅの出力が接続されている。オフセット調整用差動オペアンプＯＰｅの出力端子は、バッファアンプＢＡｅの入力端子に接続されている。このバッファアンプＢＡｅの出力端子は、セレクタＳＥ１のＥ出力信号選択用端子、及び抵抗Ｒ２０ｅの一端に接続されている。この抵抗Ｒ２０ｅの他端は、各セレクタＳＥ１，ＳＥ２のＥ信号直流成分選択用端子ＥＤＣに接続される。
【００１９】
一方、抵抗Ｒ１０ｆの一端は、ＲＦ信号処理回路１１０の外部入力端子Ｆに接続され、光ピックアップから得られる出力信号Ｆが入力される。この抵抗Ｒ１０ｆの他端は、オフセット調整用差動オペアンプＯＰｆの反転入力端子に接続され、オフセット調整用差動オペアンプＯＰｆの出力端子には帰還抵抗Ｒｆの一端が接続されている。この帰還抵抗Ｒｆの他端は、オフセット調整用差動オペアンプＯＰｆの出力端子に接続されている。このオフセット調整用差動オペアンプＯＰｆの非反転入力端子には、サンプルホールド回路ＳＨｆの出力が接続されている。オフセット調整用差動オペアンプＯＰｆの出力端子は、バッファアンプＢＡｆの入力端子に接続されている。このバッファアンプＢＡｆの出力端子は、セレクタＳＥ１のＦ出力信号選択用端子、及び抵抗Ｒ２０ｆの一端に接続されている。この抵抗Ｒ２０ｆの他端は、各セレクタＳＥ１，ＳＥ２のＦ信号直流成分選択用端子ＦＤＣに接続される。
【００２０】
セレクタＳＥ１は、Ａ／ＤコンバータＡＤに接続されており、このＡ／ＤコンバータＡＤの出力端子はロジック回路ＬＯの入力端子に接続される。一方、セレクタＳＥ２は、外付けコンデンサＣに接続されている。ロジック回路ＬＯの各出力端子は、各セレクタＳＥ１，ＳＥ２、Ｄ／ＡコンバータＤＡｅ，ＤＡｆ、及びトラッキングエラー信号ＴＥを出力するための外部出力端子に接続される。
Ｄ／ＡコンバータＤＡｅの出力端子は、サンプルホールド回路ＳＨｅの入力端子に接続される。一方、Ｄ／ＡコンバータＤＡｆの出力端子は、サンプルホールド回路ＳＨｆの入力端子に接続される。
【００２１】
＜＜＜＜共通動作＞＞＞＞
具体的な回路動作について説明する。抵抗Ｒ１０ｅには、光ピックアップ２００から得られる出力信号Ｅが入力されるとともに、抵抗Ｒ１０ｆには、光ピックアップから得られる出力信号Ｆが入力される。なお、これら出力信号Ｅ及び出力信号Ｆについては、良く知られているように、光ピックアップ２００のディテクタから得られる出力信号の一部であり、例えば文献「図解コンパクトディスク読本」（株式会社オーム社，平成１４年６月２０日改訂３版第１刷発行）の第２１８頁に記載されている。
【００２２】
オフセット調整用差動オペアンプＯＰｅについて、その反転入力端子には、抵抗Ｒ１０ｅを介し、出力信号Ｅが印加されるとともに、その非反転入力端子には、サンプルホールド回路ＳＨｅからの制御電圧ＶＣｅが印加される。このオフセット調整用差動オペアンプＯＰｅは、（ＶＣｅ−Ｅ）＊Ｒｅ／Ｒ１０ｅの演算式で得られた信号をバッファＢＡｅに出力する。
【００２３】
一方、オフセット調整用差動オペアンプＯＰｆについて、その反転入力端子には、抵抗Ｒ１０ｆを介し、出力信号Ｆが印加されるとともに、その非反転入力端子には、サンプルホールド回路ＳＨｆからの制御電圧ＶＣｆが印加される。このオフセット調整用差動オペアンプＯＰｆは、（ＶＣｆ−Ｆ）＊Ｒｆ／Ｒ１０ｆの演算式で得られた信号をバッファＢＡｅに出力する。
【００２４】
＜＜＜＜オフセット調整動作＞＞＞＞
マイコン１５０の指令に応じ、ロジック回路ＬＯでは、ＤＣオフセット調整用制御プログラムが動作することにより、ＤＣオフセットの調整を実行する。まず、ロジック回路ＬＯは、オフセット調整動作の処理を開始すると、セレクタ制御信号ＳＣをセレクタＳＥ１，ＳＥ２に送出し、オフセット調整動作用の回路を構成する。すなわち、Ｅ信号について、オフセット調整を実行する場合には、セレクタＳＥ１，ＳＥ２の接続状態として、抵抗Ｒ２０ｅをＡ／ＤコンバータＡＤの入力端子とコンデンサＣとの間に接続する。あるいは、Ｆ信号について、オフセット調整を実行する場合には、セレクタＳＥ１，ＳＥ２の接続状態として、抵抗Ｒ２０ｆをＡ／ＤコンバータＡＤの入力端子とコンデンサＣとの間に接続する。
【００２５】
この回路構成により、抵抗Ｒ２０ｅあるいは抵抗Ｒ２０ｆとコンデンサＣとの直列回路による平滑回路（直流成分出力回路）が構成される。よって、抵抗Ｒ２０ｅあるいは抵抗Ｒ２０ｆとコンデンサＣとの接続経路からは、オフセット調整用差動オペアンプＯＰｅ，ＯＰｆの出力信号の直流成分、すなわち、増幅されたＥ信号あるいはＦ信号の直流成分が検出されてＡ／ＤコンバータＡＤに入力される。
【００２６】
そして、図３のフローチャートに示すように、マイコン１５０の指令に応じ、サーボ処理回路１４０は光ディスクを回転させる（Ｓ１００）。このとき、所謂スレッドキックやレンズ加振といった、光ディスクの径方向に光ピックアップを横切らせる動作を光ピックアップ２００に実行させる。このことにより、実際の再生処理に近いＥ信号並びにＦ信号を得ることができる。
【００２７】
次に、Ｅ信号及びＦ信号双方のオフセット処理について、説明の便宜上、合わせて説明する。ロジック回路ＬＯは、Ｅ信号（Ｆ信号）の直流成分ＥＤＣのデジタル信号をＡ／ＤコンバータＡＤから取得する（Ｓ２００）。そして、このデジタル信号に基づき、ロジック回路ＬＯは、ＤＣオフセットを除去すべく、オフセット調整用差動オペアンプＯｐｅ（Ｏｐｆ）に印加される制御電圧ＶＣｅ（ＶＣｆ）を変更させる。すなわち、ロジック回路ＬＯは、Ａ／ＤコンバータＡＤからのデジタル信号に基づき、Ｅ信号（Ｆ信号）の直流成分ＥＤＣ（ＦＤＣ）が目標電圧と一致しているか否かを判断する（Ｓ３００）。一致していない場合には（Ｓ３００：ＮＯ）、直流成分ＥＤＣ（ＦＤＣ）が目標電圧と等しくなるよう可変すべく、制御電圧ＶＣｅ（ＶＣｆ）設定用ディジタルデータを変更する（Ｓ４００）。この制御電圧ＶＣｅ（ＶＣｆ）設定用ディジタルデータは、Ｄ／ＡコンバータＤＡｅ（ＤＡｆ）でアナログ信号化され、サンプルホールド回路ＳＨｅ（ＳＨｆ）で保持されて、制御電圧ＶＣｅ（ＶＣｆ）としてオフセット調整用差動オペアンプＯＰｅ（ＯＰｆ）に供給される。
【００２８】
このような制御論理は、例えば予め作成しておいた制御テーブルとして表現され、ロジック回路ＬＯ内のメモリに参照可能に格納されている。また、目標電圧の値は、オフセット調整用差動オペアンプＯＰｅ（ＯＰｆ）の出力信号に基づき信号処理を実行する回路に対して供給される電源電圧のほぼ１／２程度（望ましくは、電源電圧の正確な１／２）であり、予めロジック回路ＬＯ内のメモリに参照可能に格納されている。すなわち、オフセット調整用差動オペアンプＯＰｅの出力信号は、この出力信号に基づき信号処理を実行する回路に供給される電源電圧Ｖｄｄのほぼ１／２程度に調整される。その結果、このオフセットが調整された出力信号に基づき信号処理を行う回路、例えば後述するエラー信号ＴＥを生成する回路において、Ａ／ＤコンバータＡＤ及びロジック回路ＬＯ等のダイナミックレンジの範囲内に、オフセット調整用差動オペアンプＯＰｅ（ＯＰｆ）の出力信号を収めることができる。
【００２９】
Ｅ信号あるいはＦ信号の直流成分ＥＤＣあるいはＦＤＣが目標電圧と一致していない場合では、図４（ａ）に示すように、目標電圧（波線）に対し、直流成分ＥＤＣ，ＦＤＣ（実線）が＋ΔＶ（極性が反対の−ΔＶでもよい）の電圧差が生じている。この場合、直流成分ＥＤＣあるいはＦＤＣを中心とするＥ信号及びＦ信号のアナログ波形の信号が回路の各部で処理される。このため、そのアナログ波形が、電源電圧（Ｖｄｄ）と接地電圧との間（ダイナミックレンジの範囲）に収まり切らず、その上下端が切り取られてしまい、歪んでしまう場合を招く。
【００３０】
しかしながら、前述したオフセットの調整が完了すると、図４（ｂ）に示すように、制御電圧ＶＣｅ，ＶＣｆを引き上げる（極性が反対の−ΔＶの場合、引き下げる）制御を行った結果、Ｅ信号あるいはＦ信号の直流成分ＥＤＣあるいはＦＤＣが目標電圧と一致する（ΔＶがゼロ）。このため、そのアナログ波形が、電源電圧（Ｖｄｄ）と接地電圧との間（ダイナミックレンジの範囲）に収まり、そのダイナミックレンジが有効に利用でき、波形が歪んでしまうことを防止できる。
【００３１】
なお、目標電圧の値は、電源電圧Ｖｄｄのほぼ１／２程度に限らず、オフセット調整用差動オペアンプＯＰｅ（ＯＰｆ）の出力信号が当該出力信号に基づき信号処理を実行する回路のダイナミックレンジの範囲内に収まることを可能とする値に設定されていればよい。
【００３２】
このようなＳ４００の処理の後、前述したＳ３００の処理に戻り、デジタル信号ＥＤＣが目標電圧（に相当するデジタルデータ）に一致（相当）した場合には（Ｓ３００：ＹＥＳ）、ＤＣオフセット調整が完了したとして、この一致したデジタルデータＥＤＣ，ＦＤＣをサンプルホールド回路ＳＨｅ，ＳＨｆで保持し（Ｓ５００）、実際の光ディスクの再生処理の設定値として利用する。
【００３３】
なお、前述したＳ２００乃至Ｓ５００のオフセット調整処理につき、説明の便宜上、Ｅ信号とＦ信号の双方について、合わせて説明したが、実際には、別個独立にオフセット調整の処理がそれぞれ順次実行される。
【００３４】
＜＜＜実際の再生動作時におけるエラー信号の生成動作＞＞＞
前述したＤＣオフセットが完了すると、直ちに、実際に光ディスクの再生動作を開始する。図２に示すように、ロジック回路ＬＯは、ＤＣオフセット調整の機能だけでなく、トラッキングエラー信号ＴＥを生成して図１のサーボ処理回路１４０に供給する機能も備える。
【００３５】
このことで、トラッキングエラー信号ＴＥを生成するための減算回路（Ｅ信号−Ｆ信号）が不要となり、小型省力化及びコストダウンが図れる。すなわち、ロジック回路ＬＯは、セレクタＳＥ１，ＳＥ２の接続状態を切り換えるだけで、再生処理に切り換えることができる。よって、ＲＦ信号処理回路１１０全体としても、再生処理専用の回路部が不要となり、小型省力化及びコストダウンが図れる。
【００３６】
なお、この再生時に利用される制御電圧ＶＣｅ，ＶＣｆの値は、前述したように、ＤＣオフセット調整が完了した状態のサンプルホールド回路ＳＨｅ，ＳＨｆで保持された設定値が用いられる。
【００３７】
具体的な動作としては、ロジック回路ＬＯがＥ信号を取得するにあたり、ロジック回路ＬＯは、バッファアンプＢＡｅがＡ／ＤコンバータＡＤに接続されるよう、セレクタＳＥ１の接続状態を変更する。その結果、ロジック回路ＬＯは、増幅されたＥ信号のデジタルデータを取得して自己のメモリに格納する。そして、瞬時に、ロジック回路ＬＯは、セレクタＳＥ１の接続状態を変更して、バッファアンプＢＡｆをＡ／ＤコンバータＡＤに接続させ、増幅されたＦ信号のデジタルデータを取得して自己のメモリに格納する。そして、Ｅ信号及びＦ信号双方のデジタルデータを読み出して減算処理を実行し、トラッキングエラー信号ＴＥを生成する。
【００３８】
このように、セレクタＳＥ１の接続状態を変更するだけで、Ｅ信号及びＦ信号双方のデジタルデータを取得して、トラッキングエラー信号ＴＥを生成できる。したがって、共用のＡ／ＤコンバータＡＤを一つだけ共用すればよく、各Ｅ信号及びＦ信号それぞれに対し、Ａ／ＤコンバータＡＤを個別に用意する必要がない。よって、小型省力化及びコストダウンが図れる。
【００３９】
＝＝＝他の実施例＝＝＝
例えばＤ／ＡコンバータＤＡｅ，ＤＡｆについて、それぞれＥ信号用とＦ信号用にそれぞれ設けられているが、共通の一個のＤ／Ａコンバータ（Ｄ／Ａ変換部）で構成してもよい。すなわち、この共通のＤ／Ａコンバータと二つのサンプルホールド回路ＳＨｅ，ＳＨｆとの間に、セレクタＳＥ２と同様な構成のスイッチを介在させる。そして、Ｅ信号に係るオフセット処理とＦ信号に係るオフセット処理とをそれぞれ別個に行う際に、該当のサンプルホールド回路ＳＨｅ，ＳＨｆに共通のＤ／Ａコンバータを接続するよう、スイッチを適宜切り換える。
【００４０】
また、図２のブロック図において、各Ｅ信号及びＦ信号それぞれに対し、Ａ／ＤコンバータＡＤを個別に設ける構成としてもよい。このことにより、ロジック回路ＬＯは、セレクタＳ１の接続状態を切り換え、Ｅ信号及びＦ信号のデジタルデータを順次取得する処理を省き、双方のデジタルデータを同時に取得できる。よって、トラッキングエラー信号ＴＥの生成処理の高速化が図れる。
さらに、本発明は、ＤＣオフセットの調整対象に関し、Ｅ信号及びＦ信号以外に、所謂Ａ信号乃至Ｄ信号も適用可能である。加えて、本発明は、トラッキングエラー信号の生成以外に、フォーカスエラー信号の生成等、他の信号処理回路にも適用可能である。
以上、本発明の実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００４１】
本実施の形態にあっては、次の作用効果を奏する。
光ピックアップの出力信号が入力されるオフセット調整用差動オペアンプの制御電圧を可変とすることにより、当該出力信号のオフセットを調整する。したがって、まず、光ピックアップに起因する出力信号のオフセットを調整できる。合わせて、オフセット調整用差動オペアンプ、及びアナログ処理系統に起因するオフセットも一括して調整できる。よって、オフセット調整用差動オペアンプの出力信号は、光ピックアップを含む上流の処理系統に起因するオフセットが調整されたものとなる。その結果、このオフセットが調整された出力信号に基づき信号処理を行う下流の処理系統、例えば、トラッキングエラー信号やフォーカスエラー信号等のエラー信号を生成する回路においても、Ａ／Ｄコンバータ等のダイナミックレンジの範囲内に、オフセット調整用差動オペアンプの出力信号を収めることができる。したがって、オフセットが調整された信号を処理する各回路について、そのダイナミックレンジの有効活用が図れる。
【００４２】
よって、光ピックアップを含む上流の処理系統に起因するオフセット調整が可能となる結果、エラー信号を生成する等の信号処理において波形が歪む等の精度劣化を防止できる。以て、高精度なエラー信号が得られることにより、エラー信号に基づくサーボ制御の精度劣化を防止できる。
加えて、Ａ／Ｄコンバータ等のダイナミックレンジの範囲内に、オフセット調整用差動オペアンプの出力信号を収めることができることにより、分解能の高いＡ／Ｄコンバータを必要とせず、低コスト及び低消費電力化が図れる。
【００４３】
また、光ピックアップに起因する出力信号のオフセットを調整できることにより、光ディスク用オフセット調整回路に対し、出力信号の強度等、種々の仕様の光ピックアップが接続されても、適切にオフセット調整できる。また、反射光の強度が異なる種々のタイプの光ディスクに対しても、光ピックアップに起因する出力信号のオフセットを調整できることにより、適切にオフセット調整できる。
【００４４】
さらに、オフセット調整する回路を実現するにあたり、オフセットが調整された出力信号に基づき信号処理を行う下流の処理系統、例えばエラー信号を生成する回路について、その設計を変更する必要はなく既存のままで済む。
オフセット調整用差動オペアンプの出力信号は、この出力信号に基づき信号処理を実行する回路、例えば、エラー信号を生成する回路におけるＡ／Ｄコンバータ等のダイナミックレンジの範囲内に収まることが可能となる。よって、高精度なオフセット調整が可能となる結果、エラー信号を生成する等の信号処理において波形が歪む等の精度劣化を防止できる。以て、高精度なエラー信号が得られることにより、エラー信号に基づくサーボ制御の精度劣化を防止できる。
【００４５】
さらにまた、オフセットを除去すべく、オフセット調整用差動オペアンプの出力信号の直流成分のデジタル信号に基づき、当該オフセット調整用差動オペアンプに印加される制御電圧を可変可能となる。すなわち、オフセットを調整するに際して出力信号の直流成分に基づくことにより、オフセットが調整された出力信号に基づき信号処理を行う回路、例えば、エラー信号を生成する回路において、Ａ／Ｄコンバータ等のダイナミックレンジの範囲内に、オフセット調整用差動オペアンプの出力信号を確実に収めることができる。よって、エラー信号を生成するにあたり、高精度なオフセット調整が可能となる。以て、高精度なエラー信号が得られることにより、エラー信号に基づくサーボ制御の精度劣化を防止できる。
【００４６】
また、制御電圧調整部は、オフセット調整だけでなく、光ピックアップのサーボ制御用のエラー信号を生成する。このことで、エラー信号を生成するための専用回路が不要となり、小型省力化及びコストダウンが図れる。
【００４７】
さらに、セレクタの選択的な切り換えにより、オフセット調整用差動オペアンプからの出力信号がＡ／Ｄ変換部に入力された場合には、制御電圧調整部は、Ａ／Ｄ変換部からのディジタル信号に基づきエラー信号を生成できる。一方、セレクタの選択的な切り換えにより、直流成分出力回路からの直流成分がＡ／Ｄ変換部に入力された場合には、制御電圧調整部は、Ａ／Ｄ変換部からのディジタル信号に基づきオフセットの調整処理を実行できる。したがって、単一のＡ／Ｄ変換部を共用に用意すれば済み、エラー信号の生成用、及びオフセットの調整処理用それぞれ個別にＡ／Ｄ変換部を設ける必要がない。よって、小型省力化及びコストダウンが図れる。
【００４８】
【発明の効果】
オフセットが調整された信号を処理する各回路について、そのダイナミックレンジの有効活用が図れる。
【図面の簡単な説明】
【図１】本発明に係る光ディスク用オフセット調整回路を含む光ディスク再生装置の要部を示すブロック図である。
【図２】本発明に係る光ディスク用オフセット調整回路を示すブロック図である。
【図３】本発明に係るオフセット調整方法を示すフローチャートである。
【図４】本発明に係るオフセット調整方法による制御の様子を示すグラフであり、（ａ）は、Ｅ信号またはＦ信号が目標電圧と一致しない場合を示し、（ｂ）は、Ｅ信号またはＦ信号が目標電圧と一致する場合を示す。
【図５】従来の光ディスク再生装置のブロック図である。
【符号の説明】
１００  光ディスク用エラー信号生成回路
１１０  ＲＦ信号処理回路（光ディスク用オフセット調整回路）
１４０  サーボ処理回路
２００  光ピックアップ
ＡＤ    Ａ／Ｄコンバータ（Ａ／Ｄ変換部）
ＢＡｅ，ＢＡｆ    バッファアンプ
Ｃ      コンデンサ（直流成分出力回路の一部）
ＤＡｅ，ＤＡｆ    Ｄ／Ａコンバータ
ＦＥ    フォーカスエラー信号
ＴＥ    トラッキングエラー信号
ＬＯ    ロジック回路（制御電圧調整部）
Ｒｅ，Ｒｆ    帰還抵抗
Ｒ１０ｅ，Ｒ１０ｆ  抵抗
Ｒ２０ｅ，Ｒ２０ｆ  抵抗（直流成分出力回路の一部）
ＯＰｅ，ＯＰｆ      オフセット調整用差動オペアンプ
ＳＥ１，ＳＥ２      セレクタ
ＳＨｅ，ＳＨｆ      サンプルホールド回路
【図１】
2004348843.tif 000003
【図２】
2004348843.tif 000004
【図３】
2004348843.tif 000005
【図４】
2004348843.tif 000006
【図５】
2004348843.tif 000007