(57)【要約】【課題】プラスチック基板を損傷させることなく、生産効率が高く、かつ結晶性が高い結晶性Ｓｉ層形成基板及びその製造方法、並びに結晶性Ｓｉ層形成基板を用いた結晶性Ｓｉデバイスを提供する。【解決手段】本発明の結晶性Ｓｉ層含有基板は、プラスチック基板上に結晶性Ｓｉ層を有する結晶性Ｓｉ層含有基板において、前記プラスチック基板と前記結晶性Ｓｉ層との間に融点が４０〜１２００℃の材料を含む層を少なくとも一層有することを特徴とする。【選択図】  なし【特許請求の範囲】
【請求項１】
プラスチック基板上に結晶性Ｓｉ層を有する結晶性Ｓｉ層含有基板において、前記プラスチック基板と前記結晶性Ｓｉ層との間に融点が４０〜１２００℃の材料を含む層を少なくとも一層有することを特徴とする結晶性Ｓｉ層含有基板。
【請求項２】
請求項１に記載の結晶性Ｓｉ層含有基板において、前記プラスチック基板と前記結晶性Ｓｉ層との間に有する少なくとも１つの層が金属層を含むことを特徴とする結晶性Ｓｉ層含有基板。
【請求項３】
請求項２に記載の結晶性Ｓｉ層含有基板において、前記金属層が、Ｉｎ、Ｓｎ、Ｐｂ、Ｃｕ、Ｓｂ、Ａｇ、Ｂｉ、Ｚｎ及びＡｌからなる群から選ばれた少なくとも一種からなることを特徴とする結晶性Ｓｉ層含有基板。
【請求項４】
請求項１〜３のいずれかに記載の結晶性Ｓｉ層含有基板において、前記プラスチック基板と前記結晶性Ｓｉ層との間に、少なくとも一つの無機絶縁層を含むことを特徴とする結晶性Ｓｉ層含有基板。
【請求項５】
請求項１〜４のいずれかに記載の結晶性Ｓｉ層含有基板を用いて作製された結晶性Ｓｉデバイス。
【請求項６】
プラスチック基板上に融点が４０〜１２００℃の材料を含む少なくとも１つの層と、アモルファスＳｉ層とを順次積層し、前記アモルファスＳｉ層をレーザ照射により結晶化することを特徴とする結晶性Ｓｉ層含有基板の製造方法。
【請求項７】
請求項６に記載の結晶性Ｓｉ層含有基板の製造方法において、前記融点が４０〜１２００℃の材料を含む層の少なくとも１つを金属層により形成することを特徴とする結晶性Ｓｉ層含有基板の製造方法。
【請求項８】
請求項７に記載の結晶性Ｓｉ層含有基板の製造方法において、前記金属層をＩｎ、Ｓｎ、Ｐｂ、Ｃｕ、Ｓｂ、Ａｇ、Ｂｉ、Ｚｎ及びＡｌからなる群から選ばれた少なくとも１種から形成することを特徴とする結晶性Ｓｉ層含有基板の製造方法。
【請求項９】
請求項６〜８のいずれかに記載の結晶性Ｓｉ層含有基板の製造方法において、前記プラスチック基板と前記アモルファスＳｉ層との間に、少なくとも一つの無機絶縁層を形成することを特徴とする結晶性Ｓｉ層含有基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は結晶性Ｓｉ層含有基板、及びそれを用いた結晶性Ｓｉデバイスに関する。
【０００２】
【従来の技術】
近年、ガラス板上に形成したアモルファスＳｉ層をエキシマレーザ照射や固体レーザ照射により結晶化し、得られた結晶性Ｓｉを用いる結晶性Ｓｉデバイスの性能が飛躍的に向上している。例えばこの結晶性Ｓｉを用い、特に液晶ディスプレイを中心としてその周辺駆動回路を形成し、画素中に１ビットＳＲＡＭを組み込むことが可能となっている。さらに、ガラス板上に形成したアモルファスＳｉ層の厚さ、レーザエネルギー、レーザ照射のオーバーラップ度合い等の条件を最適化することにより、高性能結晶性Ｓｉデバイスを作製することが可能となっている。
【０００３】
一方、プラスチックフィルム上に結晶性Ｓｉを形成することは、ＡＭ−ＬＣＤ‘０２等で発表されているようにＰＥＳフィルム上にＳｉＯ２を０．５μｍ以上の厚さで設置し、エキシマレーザを照射することにより可能になっている。しかしながら、結晶性を高めるためにオーバーラップ周波数９９％のような条件により、ガラス板上と同様のレーザ周波数で照射すると基板が損傷する場合がほとんどである。そのため、レーザ周波数を落して照射すると生産効率が大幅に低下し、生産がコスト的に見合わないという問題を生じる。
【０００４】
【特許文献１】
特開平１１−３３０４８４号公報
【０００５】
【発明が解決しようとする課題】
本発明の目的は、プラスチック基板を損傷させることなく、生産効率が高く、かつ結晶性が高い結晶性Ｓｉ層含有基板及びその製造方法、並びに結晶性Ｓｉ層含有基板を用いた結晶性Ｓｉデバイスを提供することである。
【０００６】
【課題を解決するための手段】
上記目的に鑑み鋭意研究の結果、本発明者は、プラスチック基板とアモルファスＳｉ層との間に、融点が４０℃〜１２００℃の材料により構成される少なくとも１つの層（以下「バッファー層」という）を設け、プラスチック基板上のアモルファスＳｉの結晶化により生じた熱をバッファー層の融解エネルギーとして消費し、熱流束の遅延効果として有効に働かせることにより、レーザ照射により発生する熱の伝播を従来より格段に大きく緩衝することが可能であること、バッファー層を設置することにより、例えばＳｉＯ２層を０．５μｍ以上の厚さで設置しなくとも、プラスチック基板の損傷なくアモルファスＳｉを結晶化することができることを発見し、本発明に想到した。
【０００７】
アモルファスＳｉの結晶化により発生した熱をプラスチック基板側に短時間に流入させないためには、▲１▼  プラスチック基板以外の場所に熱を逃がす、▲２▼  材質の熱伝導率を小さくする、▲３▼  熱容量の大きな部分に熱を蓄積し熱流束を小さくする等の方法が考えられる。従来法は▲１▼及び▲２▼の方法による。▲３▼で利用する材料の熱容量はその材料により決定されるため、通常それを大きくすることは困難である。材料の体積あたりの熱容量を大きくするには、体積あたりの物質の運動自由度（並進、振動、回転）を高めることが考えられる。その１つは体積あたりの原子数を増やす方法であるが、例えば体積あたりの原子数を１０倍にすることはほとんど不可能である。本発明の結晶性Ｓｉ層含有基板は、物質の熱容量を高める手段として物質の融解エネルギーに着目したものである。
【０００８】
本発明の目的は、下記の手段により達成された。
（１）  プラスチック基板上に結晶性Ｓｉ層を有する結晶性Ｓｉ層含有基板において、前記プラスチック基板と前記結晶性Ｓｉ層との間に融点が４０〜１２００℃の材料を含む層を少なくとも一層有することを特徴とする結晶性Ｓｉ層含有基板。
（２）  前記プラスチック基板と前記結晶性Ｓｉ層との間に有する少なくとも１つの層が金属層を含むことを特徴とする（１）に記載の結晶性Ｓｉ層含有基板。
（３）  前記金属層が、Ｉｎ、Ｓｎ、Ｐｂ、Ｃｕ、Ｓｂ、Ａｇ、Ｂｉ、Ｚｎ及びＡｌからなる群から選ばれた少なくとも一種から形成されることを特徴とする（２）に記載の結晶性Ｓｉ層含有基板。
（４）  前記プラスチック基板と前記結晶性Ｓｉ層との間に、少なくとも一つの無機絶縁層を含むことを特徴とする（１）〜（３）のいずれかに記載の結晶性Ｓｉ層含有基板。
（５）  前記無機絶縁層が前記結晶性Ｓｉ層と前記金属層の間に有することを特徴とする（４）に記載の結晶性Ｓｉ層含有基板。
（６）  前記プラスチック基板と前記結晶性Ｓｉ層との間隔が０．０１〜０．５μｍであることを特徴とする（１）〜（５）のいずれかに記載の結晶性Ｓｉ層含有基板。
（７）  （１）〜（６）のいずれかに記載の結晶性Ｓｉ層含有基板を用いて作製された結晶性Ｓｉデバイス。
（８）  プラスチック基板上に融点が４０〜１２００℃の材料を含む少なくとも１つの層と、アモルファスＳｉ層とを順次積層し、前記アモルファスＳｉ層をレーザ照射により結晶化することを特徴とする結晶性Ｓｉ層含有基板の製造方法。
（９）  前記融点が４０〜１２００℃の材料を含む層の少なくとも１つを金属層により形成することを特徴とする（８）に記載の結晶性Ｓｉ層含有基板の製造方法。
（１０）  前記金属層をＩｎ、Ｓｎ、Ｐｂ、Ｃｕ、Ｓｂ、Ａｇ、Ｂｉ、Ｚｎ及びＡｌからなる群から選ばれた少なくとも１種から形成することを特徴とする（９）に記載の結晶性Ｓｉ層含有基板の製造方法。
（１１）  前記プラスチック基板と前記アモルファスＳｉ層との間に、少なくとも一つの無機絶縁層を形成することを特徴とする（８）〜（１０）のいずれかに記載の結晶性Ｓｉ層含有基板の製造方法。
（１２）  前記無機絶縁層を前記アモルファスＳｉ層と前記金属層との間に形成することを特徴とする（８）〜（１１）のいずれかに記載の結晶性Ｓｉ層含有基板の製造方法。
【０００９】
【発明の実施の形態】
［１］  バッファー層
本発明の結晶性Ｓｉ層含有基板において、バッファー層はプラスチック基板とアモルファスＳｉ層との間に少なくとも１つ配置される。バッファー層を構成する材料の融点は４０〜１２００℃、好ましくは４０〜１０００℃、より好ましくは４０〜８５０℃、さらに好ましくは１００〜６５０℃、特に好ましくは１００〜６２０℃、最も好ましくは１００〜５２０℃である。バッファー層を構成する材料は公知の材料であってよい。例えば、有機物であっても無機絶縁物であってもよい。特に金属は融解熱が非常に大きく、熱流束を低下させる効果が非常に高いため好ましい。
【００１０】
ガラス板上でアモルファスＳｉを結晶化させると表面にリッジが生じ、その上にゲート酸化膜を形成するとリーク電流が発生し、繰り返し耐性の低下及び閾値電圧のばらつきが生じる。本発明の結晶性Ｓｉ層含有基板では、バッファー層として金属層を用いることによりこのようなリッジの発生が低下するという利点を有する。また、プラスチック基板上のアモルファスＳｉをラインビーム光学系で加工したレーザビームにより結晶化すると、ラインビーム走査方向にライン状の周期的な結晶むらが生ずる。本発明の結晶性Ｓｉ層含有基板では、このような結晶むらが軽減されるという利点も有する。
【００１１】
バッファー層の材料として金属材料を用いる場合、金属単体であっても合金であってもよく、半導体材料が混入していてもよい。金属材料の好ましい例としては、Ｇｅ、Ａｕ、Ｐｔ、Ａｌ、Ｇｅ、Ｇａ、Ｉｎ、Ｔｉ、Ｐｂ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｄ、Ｈｇ、Ｃｕ、Ａｇ、Ｐｄ、Ｃｏ、Ｒｈ、Ｉｒ、Ｆｅ、Ｒｕ、Ｍｎ、Ｒｅ、Ｃｒ、Ｍｏ、Ｗ、Ｖ、Ｎｂ、Ｔａ、Ｚｒ、Ｈｆ、Ｓｃ、Ｙ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、これらの任意の組み合わせ等が挙げられる。これらの金属の中には単体での融点が４０〜１２００℃の範囲より高いものも含まれる。しかし、金属の場合、単体Ａに単体Ｂを混入し合金化することにより融点が大きく変化し、上記の温度範囲を満たすことが可能である。例えば、Ａ−Ａという結合エネルギーに比べてＡ−Ｂという結合エネルギーが相当に小さい場合、この合金状態はエンタルピー的には不利であり安定状態としては存在しえないが、このＡとＢとの混合エントロピーが自由エネルギー的に有利に働くと、Ａ−Ａという結合状態が壊れてＡ−Ｂという結合状態ができる。この合金の融点は単体よりも大きく低下する。このような理由により、金属層は最終的に融点が４０〜１２００℃の範囲を満たすものであればいかなる金属の組み合わせでもよい。
【００１２】
金属層は、Ｉｎ、Ｓｎ、Ｐｂ、Ｃｕ、Ｓｂ、Ａｇ、Ｂｉ、Ｚｎ及びＡｌからなる群から選ばれた少なくとも一種により形成されるのが特に好ましく、Ｓｎ、Ｐｂ、Ｃｕ及びＳｂからなる群から選ばれた少なくとも一種により形成されるのが最も好ましい。２種以上の金属材料から形成される場合、金属層は合金による層であっても単体金属による多層構造であってもよい。
【００１３】
バッファー層に金属を用いることにより電極の機能を持たせることも可能である。その場合、金属層が電極の機能を兼ねることによりＳｉ層上に電極層を設けない構成とすることもできる。また、プラスチック基板とアモルファスＳｉ層との間に少なくとも一層の無機絶縁層が配置されているのも好ましい。バッファー層が金属層を含む場合には、無機絶縁層は少なくともアモルファスＳｉ層と金属層の間に配置されているのが好ましい。無機絶縁層は層間絶縁膜やゲート酸化膜を兼ねることが可能であり、２層以上の無機絶縁層を設けることにより層間絶縁膜とゲート酸化膜の両方の機能を持たせることも可能である。バッファー層に含まれる無機絶縁層の材料は、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＬｉＦ、ＬｉＩ等が好ましい。
【００１４】
アモルファスＳｉ層の結晶化により生じた熱で膜の多くが融解することは好ましくないため、バッファー層以外の膜が融解しないようにバッファー層の厚さを適切に設定することが好ましい。バッファー層の厚さ（プラスチック基板とアモルファスＳｉ層との間隔）は、好ましくは０．０１〜０．５μｍであり、より好ましくは０．０２〜０．４μｍであり、さらに好ましくは０．０５〜０．３μｍである。通常バッファー層はある程度の厚さがないとその効果を発揮しないが、本発明の結晶性Ｓｉ層含有基板は、バッファー層を構成する材料の融点を所定の範囲に設定することによりバッファー層の膜厚が薄くても（プラスチック基板とアモルファスＳｉ層の間隔が狭くても）バッファー能を有効に発揮させることができる。そのため、バッファー層の膜厚を薄くすることにより製膜時間を短縮することもできる。
【００１５】
本発明に用いるアモルファスＳｉ層の厚さは好ましくは２００  ｎｍ以下、より好ましくは１００  ｎｍ以下、さらに好ましくは８０  ｎｍ以下、さらに好ましくは５０  ｎｍ以下であり、さらに好ましくは４０  ｎｍ以下、最も好ましくは３０  ｎｍ以下である。アモルファスＳｉ層の厚さは薄い方が好ましいが下限は通常０．０１μｍである。
【００１６】
プラスチック基板の形状は特に限定されず、フィルム状であってもシート状であってもよい。プラスチック基板の材料も特に限定されない。好ましい材料としては、ポリエチレンテレフタレート、ポリエーテルスルフォン、ポリスルフォン、ポリアリレート、ポリフェニレンスルファイド、ポリアミドイミド、ポロエーテルイミド、ポリエーテルエーテルケトン、ポリエチレン、ポリエチレンナフタレート、ポリスチレン、ナイロン、ポリイミド、フッ素化樹脂、ポリアミノビスマレインイミド、シリコーン樹脂、ポリトリアジン、耐熱エポキシ樹脂、ポリブチレンテレフタレート、ポリフェニレンエーテル、ポリカーボネイト、ポリアセタール、酢酸セルロース、セロファン、硝酸セルロース、アセチルセルロース、フェノール樹脂、尿素樹脂、メラミン樹脂、フラン樹脂、不飽和ポリエステル樹脂、エポキシ樹脂、ジアリルフタレート樹脂、グアナミン樹脂、ケトン樹脂、塩素化ポリエチレン、エチレン塩化ビニルコポリマー、エチレン酢酸ビニルコポリマー、ポリ酢酸ビニル、ポリプロピレン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ポリメチルスチレン、ポリパラビニルフェノール、ＡＢＳ樹脂、ＡＢＳ／ＰＶＣアロイ、ＳＡＮ樹脂、ＡＥＳ樹脂、ＡＡＳ樹脂、メタクリル樹脂、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリアリルアミン、ポリビニルエーテル、ポリビニルアルコール、エチレンビニルアルコール重合体、石油樹脂、熱可塑性エラストマー、熱可塑性ポリウレタン樹脂、ポリアクリルニトリル、ポリビニルブチラール、ノルボルネン樹脂等が挙げられる。
【００１７】
［２］  結晶性Ｓｉ層含有基板の製造方法
プラスチック基板上にアモルファスＳｉ層を形成する方法は特に限定されない。好ましくはスパッタ法、反応性スパッタ法、電子ビーム蒸着法、熱ＣＶＤ法、プラズマＣＶＤ法、プラズマエンハスメントＣＶＤ法、ＣＡＴＣＶＤ法、レーザＣＶＤ法等を用いる。本発明の結晶性Ｓｉ層含有基板は、プラスチック基板上にアモルファスＳｉ層を形成した後、このアモルファスＳｉ層を結晶化する。アモルファスＳｉ層はレーザにより結晶化することができる。レーザは特に限定されず、エキシマレーザ、フラッシュランプ励起のＹＡＧレーザ、ＬＤ励起のＹＡＧレーザ、大出力ＬＤレーザ、ＣＯ２レーザやチタンサファイヤ−フェムト秒レーザ等を好ましく用いることができる。中でも特にエキシマレーザ、大出力ＹＡＧレーザ及びその高調波が好ましい。上記以外にレーザダイオード等も好ましく用いることができる。
【００１８】
エキシマレーザは、エキシマを形成する種類によりいくつかのものが存在する。エキシマレーザの好ましい例としてはＡｒＦ、ＫｒＦ、ＸｅＦ、ＡｒＣｌ、ＫｒＣｌ、ＸｅＣｌ、ＫｒＢｒ、ＸｅＢｒ、Ｘｅ２、Ｋｒ２、Ａｒ２、ＡｒＯ、ＫｒＯ、ＸｅＯ、Ｋｒ２Ｆ、Ｘｅ２Ｃｌ、ＨｇＣｌ、ＨｇＢｒ、ＨｇＩ等が挙げられる。中でもより好ましくはＸｅＣｌであり、特に好ましくはＫｒＦである。
【００１９】
短時間にエネルギーを集中した方が基板損傷が少ないため、レーザ照射は１ｍ秒以下のパルスレーザ照射で行うのが好ましい。パルスレーザ照射はより好ましくは１μ秒以下であり、さらに好ましくは１００  ｎ秒以下であり、特に好ましくは３０  ｎ秒以下である。また、１パルスの照射面におけるエネルギー密度が１００〜５００  ｍＪ／ｃｍ２であるのが好ましく、２００〜４００  ｍＪ／ｃｍ２であるのがより好ましい。また、レーザ照射はレーザビームを基板上に走査することにより大面積を照射するのが好ましい。本明細書では１パルス照射した後にもう１パルス照射する場合、１パルスの照射面積に対し走査する距離によって重ねて照射される面積の割合をオーバーラップという。このオーバーラップは好ましくは８０％以上であり、より好ましくは９０％以上であり、さらに好ましくは９５％以上であり、特に好ましくは９９％以上である。また、レーザ照射はパルス照射の周波数を１Ｈｚ以上とするのが好ましい。パルス周波数を上げることにより生産効率が大きく上昇する。周波数は、より好ましくは１０Ｈｚ以上、さらに好ましくは５０Ｈｚ以上、さらに好ましくは１００Ｈｚ以上、さらに好ましくは３００Ｈｚ以上、最も好ましくは１ｋＨｚ以上である。周波数は高い程好ましいが上限は通常約１００ｋＨｚである。
【００２０】
プラスチック基板上にアモルファスＳｉ層を形成し、これをレーザにより結晶化するが、レーザによる結晶化はレーザビームをどのような光学系で投影するかによって結晶性が異なる。Ｓｉの結晶性を高めることができればどのような光学系を用いてもよいが、スポットビーム光学系、スポットビーム光学系をガルバノミラーにより走査する光学系、ラインビーム光学系等を好ましく用いることができる。特に短軸を１０μｍ以下の微細なラインビームに加工したラインビーム光学系によりＳｉの結晶性を高めるのが好ましい。
【００２１】
結晶化のためにＮｉ等の触媒を用いることも好ましい。この場合の触媒はＮｉに限られず、Ａｕ、Ｐｔ、Ａｌ、Ｇｅ、Ｇａ、Ｉｎ、Ｔｉ、Ｐｂ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｄ、Ｈｇ、Ｃｕ、Ａｇ、Ｐｄ、Ｃｏ、Ｒｈ、Ｉｒ、Ｆｅ、Ｒｕ、Ｍｎ、Ｒｅ、Ｃｒ、Ｍｏ、Ｗ、Ｖ，Ｎｂ、Ｔａ、Ｚｒ、Ｈｆ、Ｓｃ、Ｙ，Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ等も好ましく用いることができる。また結晶化時に所望の場所だけマスクを設置したり、局所的な結晶化法を用いるのも好ましい。
【００２２】
アモルファスＳｉ層又は結晶性Ｓｉ層に対し所望のパターニングを行ってもよい。パターニングは特に限定されないが、通常のアライナーやステッパーを用いたリソグラフィーシステムにより行うのが好ましい。リソグラフィーシステムとしては、通常の紫外線露光のリソグラフィーシステムに加え、電子ビームリソグラフィー、ＥＵＶリソグラフィー、Ｘ線リソグラフィー等も好ましく用いることができる。リソグラフィー以外にも印刷法や転写法も好ましく用いることができる。
Ｓｉのパターンを得るためのエッチングはドライエッチングが好ましい。ドライエッチングは特に限定されず、ＣＦ４、ＳＦ６、ＮＦ３、ＣＢｒＦ３、ＣＣｌ４、ＳｉＣｌ４、ＰＣｌ３、ＢＣｌ３、Ｃｌ２、ＨＣｌ等を好ましく用いることができる。中でもＣＦ４ガスによるドライエッチングが特に好ましい。もちろんドライエッチングだけでなく、ウェットエッチングを用いてもよい。その際に用いるエッチャントとしては硝酸、ふっ酸、塩酸、酢酸、リン酸、硫酸、これらの混酸等が挙げられる。Ｓｉのエッチャントとして作用すれば、これらをどのような組み合わせ又は混合比で調液してもよいが、特に氷酢酸、硝酸及びフッ酸による混酸、又は硝酸及びフッ酸による混酸が好ましい。Ｓｉを溶解するエッチャントとしてはアルカリ性の溶液も使用可能である。アルカリエッチャントは特に限定されず、ＫＯＨ、ＮａＯＨ、Ｃａ（ＯＨ）２等を好ましく用いることができる。エッチングの際にはエッチャントに適したレジストを選択することが好ましい。
【００２３】
結晶性Ｓｉにドーパントを添加してもよい。好ましいドーパントしては、Ｐ、Ｂ、Ａｓ、Ｓｂ、Ｇａ、Ｉｎ、Ｎ、Ｂｉ、Ｔｉ、Ａｌ等が挙げられるが、抵抗率の調整以外の理由で他の元素をドーピング（添加）してもよい。他の元素としては、Ｈ、Ｏ、Ｃ、Ｇｅ、Ａｕ、Ｐｔ、Ａｌ、Ｇｅ、Ｇａ、Ｉｎ、Ｔｉ、Ｐｂ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｄ、Ｈｇ、Ｃｕ、Ａｇ、Ｐｄ、Ｃｏ、Ｒｈ、Ｉｒ、Ｆｅ、Ｒｕ、Ｍｎ、Ｒｅ、Ｃｒ、Ｍｏ、Ｗ、Ｖ，Ｎｂ、Ｔａ、Ｚｒ、Ｈｆ、Ｓｃ、Ｙ，Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ等が挙げられる。
【００２４】
結晶性Ｓｉに対する上記ドーパントの添加量は特に限定されない。好ましくは１×１０１０〜５×１０２２  ａｔｏｍ／ｃｍ３であり、より好ましくは１×１０１４〜５×１０２１  ａｔｏｍ／ｃｍ３である。ドーピング方法は、イオン注入装置を用いる方法が制御が精密であるため特に好ましいが、固相拡散法、液相拡散法、気相拡散法等のドーピング方法を用いるのも好ましい。ドーパントのドライビング方式も特に限定されないが、特に好ましくはレーザ照射によるドライビングである。もちろん熱を加えることによるドライビングも好ましく用いることができる。
【００２５】
［３］  結晶性Ｓｉデバイス
本発明の結晶性Ｓｉデバイスは、上記結晶性Ｓｉ層含有基板を適用できるものであれば特に限定されない。例えば、ダイオード、トランジスタ、サイリスタ、コンデンサー、抵抗素子等であってよい。ダイオードは特に限定されず、ダブルベースダイオード、ガンダイオード、インパットダイオード、エサキダイオード等であってよい。サイリスタは、好ましくは逆阻止２端子形ｐｎｐｎスイッチ、逆阻止３端子サイリスタ、ゲートターンオフ形ＧＴＯ、逆導通２端子形サイリスタ、逆導通３端子形ＲＣＴ、双方向２端子形ＳＳＳ、双方向３端子形ＴＲＩＡＣ、光感逆阻止２端子形ＬＡＳ、光感逆阻止３端子形ＬＡＳＣＲ等である。トランジスタは、バイポーラトランジスタやＦＥＴが好ましく、ＦＥＴの中でもＭＯＳＦＥＴがより好ましい。通常のＭＯＳＦＥＴに加えて、不揮発性のＭＯＳＦＥＴメモリであるフローティングゲート型不揮発性ＭＯＳＦＥＴメモリ、強誘電性ＭＯＳＦＥＴメモリ、接合形ＦＥＴ、ショットキーゲートＦＥＴ、静電誘導形トランジスタ等も好ましい。また、光機能素子も好ましく、好ましい例としては、フォトダイオード、アバランシェフォトダイオード、フォトトランジスタ等が挙げられる。
【００２６】
本発明の結晶性Ｓｉデバイスは、上記の基本素子を用いた順序回路や組み合わせ回路の基本論理ゲートを含んでいてもよい。基本論理ゲートとしては、ＮＯＴゲート、ＡＮＤゲート、ＯＲゲート、ＮＡＮＤゲート、ＮＯＲゲート等が挙げられる。これらの基本論理ゲートを用いた論理回路が構築されているのも好ましい。論理回路の中でも特に順序回路や組み合わせ回路を含むのが好ましい。組み合わせ回路の形式としては、ＡＮＤ−ＯＲ形式、ＯＲ−ＡＮＤ形式、ＮＡＮＤ形式、ＮＯＲ形式、ＡＮＤ−ｅｘｃｌｕｓｉｖｅＯＲ形式、ＲＯＭ形式、ＰＬＡ形式等が挙げられる。また、これらの形式を用いた加算回路が形成されているのも好ましい。加算回路としては、２進加算回路、１０進加算回路、補数器、減算回路、キャリールックアヘッド高速加算回路、キャリースキップ高速加算回路、キャリーディテクション高速加算回路、キャリーセーブ高速加算回路、コンディショナル加算回路等が挙げられる。本発明の結晶性Ｓｉデバイスは、並列式コンパレータ、直列式コンパレータ等のコンパレータ、エンコーダ、デコーダ、符号変換回路、マルチプレクサ等であってもよい。
【００２７】
順序回路は、同期式でも非同期式でもよいが、同期式がより好ましい。順序回路は特に限定されないが、特にフリップフロップによる形式が好ましい。トリガ方式はエッジトリガ方式でもマスタースレーブ方式でもよい。フリップフロップの好ましい例としては、ＪＫ形フリップフロップ、ＳＲ形フリップフロップ、Ｔ形フリップフロップ、Ｄ形フリップフロップ等が挙げられる。
【００２８】
本発明の結晶性Ｓｉデバイスは、上記の素子により構成されたデバイスであってもよい。このようなデバイスの好ましい例としてはカウンタが挙げられる。具体的には２進カウンタ、２ｎ進カウンタ、１０進カウンタ、１０ｎ進カウンタ、リングカウンタ等である。またスタティックＲＡＭやダイナミックＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、強誘電性メモリ、連想メモリ等のメモリ回路を用いるのも好ましい。これらは、主としてランダムアクセスメモリとして作製されるが、ＣＣＤメモリ等のシリアルメモリも用いることができる。また、高利得増幅回路や出力回路、バイアス回路、レベルシフト回路、負帰還増幅回路、演算増幅回路等も好ましく用いることができる。特に演算増幅回路の中でも差動増幅回路は別名オペアンプと呼ばれ、種々の線形機能回路や非線形回路を構築することができるため好ましい。オペアンプの好ましい例としては、逆相又は正相定数倍増幅回路、加減算回路、微積分回路、負性インピーダンス変換器、一般化インピーダンス変換器等が挙げられる。
【００２９】
［４］  結晶性Ｓｉデバイスの製造方法
本発明の結晶性Ｓｉデバイスの製造方法として、特に好ましいセルフアライメント方式のトップゲート型の薄膜トランジスタを例にその好ましい態様を説明する。もちろん、本発明はこの例に限定されるものではなく、ノンアライメント方式のトップゲート型薄膜トランジスタ、ボトムゲート型の薄膜トランジスタ、上述の様々な結晶性Ｓｉデバイスに対しても適用できることは言うまでもない。
【００３０】
セルフアライメント方式のトップゲート型薄膜トランジスタを作製する場合、最初にプラスチック基板上にアモルファスＳｉ層を製膜するが、予めプラスチック基板上にＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３等の無機絶縁薄膜、又はポリイミド等の有機絶縁薄膜を形成しておくのも好ましい。プラスチック基板又はその上に形成された絶縁膜上に、例えばスパッタ法、反応性スパッタ法、電子ビーム蒸着法、熱ＣＶＤ法、プラズマＣＶＤ法、プラズマエンハスメントＣＶＤ法、ＣＡＴＣＶＤ法、レーザＣＶＤ法等を用いてアモルファスＳｉ層を製膜する。その際に水素を供給しながら製膜するのも好ましい。水素は、特にアモルファスＳｉのダングリングボンドを終端するという点で好ましいが、不適切な量を混入すると後のレーザ照射時にガスとして膜中から放出され膜破壊等の問題を引き起こすことが多い。従って、不適切な量が取りこまれてしまう製膜条件の場合は、製膜後加熱してアモルファスＳｉ中の不要水素を取り除くことが好ましい。水素とともに水素以外の不要なガスを取り除くことも好ましい。また製膜時に基板を予め加熱しておくことも好ましい。
【００３１】
閾値電圧を調整するため、アモルファスＳｉにｐ型又はｎ型のドーパントを少量添加するのも好ましい。ドーパントは製膜時に添加してもよいし、製膜後にイオン注入装置を用いてイオン注入してもよい。ドーパントの種類は特に限定されないが、ｐ型のドーパントの場合特に好ましくはＢであり、ｎ型のドーパントの場合Ｐ又はＡｓである。ドープ量は好ましくは１×１０１１〜１×１０２０  ａｔｏｍ／ｃｍ３、より好ましくは１×１０１２〜１×１０１８  ａｔｏｍ／ｃｍ３、さらに好ましくは１×１０１３〜１×１０１５  ａｔｏｍ／ｃｍ３である。
【００３２】
レーザ照射を行う場合、薄膜トランジスタの構造はソース−ドレイン方向に電子又はホールのトラップがないことが好ましい。そのためソース−ドレイン方向にレーザのラインビーム方向が一致するように照射したり、ソース−ドレイン方向に結晶が成長するように照射するのが好ましい。レーザによりアモルファスＳｉ層を結晶化した後、得られた結晶性Ｓｉ層のパターニングを行う。このときに行うパターニングの方法は、特に１０μｍ以下のチャネル幅を得る場合にはドライエッチング法が好ましい。結晶性Ｓｉ層をパターニングした後、その上にゲート酸化膜及びゲート電極を製膜する。このゲート酸化膜と結晶性Ｓｉ層との界面の状態は薄膜トランジスタの性能を大きく左右するため、結晶性Ｓｉ層の表面をＲＣＡ洗浄等によりよく洗浄し、水蒸気高圧処理、水素アニーリング、酸素アニーリング、水素プラズマ処理、酸素プラズマ処理等の表面処理を行うのが特に好ましい。表面処理後結晶性Ｓｉ層上にゲート酸化膜を製膜する。ゲート酸化膜は特に限定されないが、ＳｉＯ２、Ｓｉ３Ｎ４、ＴａＯ３、ＨｆＯ２等からなる膜、又はこれらを任意に組み合わせてなる積層構造体が好ましい。ゲート酸化膜の厚さはリーク電流が流れない範囲で薄い方が好ましい。好ましくは１０  ｎｍ〜２００  ｎｍであり、より好ましくは３０  ｎｍ〜１５０  ｎｍであり、さらに好ましくは５０  ｎｍ〜１００  ｎｍである。
【００３３】
形成したゲート酸化膜の上にゲート電極を形成する。ゲート電極の材料はＡｌ、Ｍｏ、Ｔａ、Ｗ、多結晶Ｓｉ等が好ましい。中でもＡｌ、Ｍｏ、Ｔａ及びＷは、後でソースドレイン領域のドーパントをレーザ照射によりドライビングするのが容易となるためより好ましい。特にＡｌは抵抗が非常に低いため好ましい。これらの材料からなる膜の積層構造体も好ましい。ゲート電極の厚さは好ましくは０．２μｍ〜２μｍであり、より好ましくは０．４μｍ〜１μｍである。ゲート電極を形成した後、ゲート酸化膜及びゲート電極のパターニングを行う。パターニングはゲート幅が１０μｍ以下のときはドライエッチングを用いるのが特に好ましい。ドライエッチングの場合、ＣＦ４＋Ｈ２、ＣＨＦ３、Ｃ２Ｆ６等を好ましく用いることができる。もちろんウェットエッチングも好ましく用いることができる。ウェットエッチングの場合、用いる材料及び目的により適切なエッチャントを選択するのが好ましい。ＳｉＯ２からなるゲート酸化膜の場合、硝酸とフッ酸による混酸や酢酸、硝酸及びフッ酸による混酸を用いるのが好ましく、フッ酸とフッ化ナトリウムの混合物からなるバッファー度フッ酸を用いるのが特に好ましい。Ｓｉ３Ｎ４からなるゲート酸化膜の場合、硝酸、フッ酸、塩酸、酢酸、リン酸及び硫酸から選ばれた２種以上の組み合わせで、その比率を適宜調整した混酸を用いるのが好ましく、熱濃リン酸を用いるのが特に好ましい。
【００３４】
ゲート電極又はゲート酸化膜をパターニングした後、ソースドレイン領域にドーパントを添加する。その場合、薄膜トランジスタはＬＤＤ構造又はオフセット構造を有するのが特に好ましい。これらの構造を有しない場合、ゲート電極又はゲート酸化膜をパターニングした後、ｎ型の薄膜トランジスタではＰ又はＡｓを、ｐ型の薄膜トランジスタではＢをそれぞれソースドレイン部にドープする。ドープ濃度は１×１０１９〜１×１０２２  ａｔｏｍ／ｃｍ３が好ましい。もちろん、ドーパントとして他のドーパントを用いることもできる。ドーパントの添加方法は、イオン注入装置を用いてドーパントを注入した後、レーザ照射によりドーパントをドライビングするのが特に好ましいが、ドーパントを注入した後炉中で加熱する方法、ソースドレイン表面に固体ソースを配置しておき、レーザ照射により結晶性Ｓｉを溶融する方法、ドーピングガスを充填したチャンバ内でレーザ照射し、結晶性Ｓｉを溶融させてドープする方法等も好ましい。ドーパントをドライビングした後、ゲート電極を陽極酸化法によりゲート電極を保護するのも好ましい。ＬＤＤ構造又はオフセット構造を有しない場合は、ドーピング処理後層間絶縁膜を配置する。
【００３５】
ＬＤＤ構造を有する場合、ドレインとチャネルの間にドーパント濃度の低い部分を配置する必要がある。ドーパント濃度の低い部分を配置する代わりに結晶性の低いアモルファス部分を配置してもよい。オフセット構造を有する場合、ドレイン部のドーパント濃度の高い部分がゲート電極と重ならない構造とする必要がある。それらの配置方法は特に限定されない。例えば、回転斜め注入や、サイドウォールを作製することを利用してＬＤＤ構造又はオフセット構造を形成することができる。またゲート電極の側壁を酸化することによりこれらの構造を形成してもよい。
【００３６】
薄膜トランジスタはシリサイド（シリコンサリサイド）構造を有するのが好ましい。シリサイドは通常シリコン表面に金属を堆積させ、これを熱処理して化合物化することにより得られる。最も好ましいシリサイドは、チタン、コバルト、ニッケル等の金属とのシリサイドであるが、他の金属とのシリサイドでもよい。シリサイド化に用いる金属の上記以外の好ましい例としては、Ａｕ、Ｐｔ、Ａｌ、Ｇｅ、Ｇａ、Ｉｎ、Ｔｉ、Ｐｂ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｄ、Ｈｇ、Ｃｕ、Ａｇ、Ｐｄ、Ｃｏ、Ｒｈ、Ｉｒ、Ｆｅ、Ｒｕ、Ｍｎ、Ｒｅ、Ｃｒ、Ｍｏ、Ｗ、Ｖ、Ｎｂ、Ｔａ、Ｚｒ、Ｈｆ、Ｓｃ、Ｙ，Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ等が挙げられる。これらは単独で使用しても２種以上を組み合わせて使用してもよい。
【００３７】
ゲート電極の上に層間絶縁膜を形成する。層間絶縁膜の材料は特に限定されないが、特にＳｉＯ２、Ｓｉ３Ｎ４、ポリイミド等を用いるのが好ましい。層間絶縁膜の厚さは好ましくは０．１μｍ〜１０μｍ、より好ましくは、０．２μｍ〜５μｍ、さらに好ましくは０．４μｍ〜１μｍである。層間絶縁膜を形成した後、ゲート電極及びソース又はドレイン領域に相当する部分にコンタクトホールをパターニングする。コンタクトホールは薄膜トランジスタの微細化に伴い小さくするのが好ましいが、小さくするに伴いコンタクトホールでの接触抵抗が増大する。また、コンタクトホールは故障が多い箇所であるため、薄膜トランジスタのチャネル部分に比べて少し大きくすることも好ましい。コンタクトホールのパターニングはドライエッチングを用いるのが好ましい。コンタクトホールを形成した後、第１の配線を行う。第１の配線は通常の配線に限られず、キャパシタ電極等の素子の電極を作製することを含んでいてもよい。第１の配線における電極材料は特に限定されない。好ましい電極材料としては、Ｃｒ、Ａｌ、Ｃｕ、Ａｕ、Ｗ、Ｍｏ、Ｔａ、Ｎｉ、Ａｕ、Ａｇ、Ｐｔ等が挙げられ、特にＡｌ及びＣｒが好ましい。これらの金属を任意に組み合わせた合金も好ましい。特に、ＡｌにＴｉが数％混入された合金、ＡｌにＳｉが数％混入された合金、ＡｌにＣｕが０．１％以上混入された合金等が好ましい。電極はドライエッチングにより形成するのが好ましく、ドライエッチングはＣＣｌ４、ＣＦ４＋Ｈ２等を用いるのが好ましい。第１の配線を行った後に層間絶縁膜を配置し、さらに第２の配線を行ってもよい。また、これらの操作を繰り返し、多層配線を行ってもよい。
【００３８】
【実施例】
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
【００３９】
比較例１
厚さ２００μｍのＰＥＴ上にスパッタ製膜装置を用い、表１に示すようにＲＦ４００Ｗで厚さ０．５μｍのＳｉＯ２層を形成した。次いでノンドープ多結晶Ｓｉターゲットを用い、ＲＦ２００Ｗで厚さ５０  ｎｍのアモルファスＳｉ層を形成した。得られたアモルファスＳｉ層に、３７０  ｍＪ／ｃｍ２、９９％のオーバーラップ、レーザ周波数２００Ｈｚ及び３００ＨｚでＸｅＣｌエキシマレーザを照射し、結晶化して多結晶Ｓｉを得た。その結果基板は損傷した。
【００４０】
実施例１〜１４
厚さ２００μｍのＰＥＴ上に表１に示す膜を製膜した。次いでノンドープ多結晶Ｓｉターゲットを用い、ＲＦ２００Ｗで厚さ５０  ｎｍのアモルファスＳｉ層を形成した。得られたアモルファスＳｉ層に、９９％のオーバーラップ、及び表１に示すレーザ周波数でレーザ照射を行い、基板損傷の有無と膜はがれの有無を調べた。結果を表１に示す。
【００４１】
【表１】
2004304072.tif 000002
注（１）  実施例１：ＬｉＦの融点、実施例２：ＬｉＩの融点、実施例３〜１４：金属層を構成する材料の融点を示す。
【００４２】
表１から明らかなように、比較例１ではレーザ周波数１００Ｈｚで基板損傷が起きているのに対し、実施例１ではすべての試料においてレーザ周波数１００Ｈｚで基板損傷が起きていない。しかし、バッファー層の材料として金属材料を使用していない試料３及び６はレーザ周波数２００Ｈｚで膜はがれが起きている。それに対し、バッファー層の材料として金属材料を用いた試料７〜５４はレーザ周波数２００Ｈｚでも膜はがれが起きていない。中でも金属材料としてＩｎを用いた場合はレーザ周波数３００Ｈｚでも膜はがれが起きていない。
【００４３】
本発明の結晶性Ｓｉ層含有基板はレーザ周波数が高くても膜はがれが起きにくいため生産効率を高めることができる。また、無機絶縁物を生産効率を低下させない程度に薄くはさんだ試料も同様の結果が得られているため、金属層とアモルファスＳｉ層とを接触させたくない場合に好ましく用いることができる。
【００４４】
【発明の効果】
上記の通り、本発明の結晶性Ｓｉ層含有基板は、プラスチック基板とアモルファスＳｉ層の間にバッファー層が設けられ、レーザ照射によりアモルファスＳｉが結晶化されてなる。そのため、比較的高い周波数でレーザ照射してもバッファー層により基板が損傷せず、結晶性Ｓｉ層含有基板の生産効率を高めることが可能である。