(57)【要約】      （修正有）【課題】計測精度の向上が可能なフライングキャパシタ式電圧検出装置を提供する。【解決手段】入力側サンプリングスイッチとしてのマルチプレクサ２をもつフライングキャパシタ式電圧検出回路ＦＣは、組電池１の各電池モジュールの電圧を時間順にフライングキャパシタ３に読み込み、出力側サンプリングスイッチ４はフライングキャパシタ３に読み込まれた各モジュール電圧を差動増幅回路５に出力し、Ａ／Ｄコンバータ６はそれをＡ／Ｄ変換して電池コントローラ７に出力し、受け取ったデジタル電圧信号を該当するメモリ領域に格納する。電池コントローラ７は、マルチプレクサ２、出力側サンプリングスイッチ４、Ａ／Ｄコンバータ６及び自己のメモリ格納動作を同期させるために、共通のクロックカウンタ乃至共通のクロックカウンタを分周したクロックカウンタにより進行するタイミングテーブルを一定時間ごとに読み出して、読み出した記載内容を実行する。【選択図】図１
2004251708.tif 000002
【特許請求の範囲】
【請求項１】
入力用のマルチプレクサと出力用の出力側サンプリングスイッチとを有するとともに、入力するスイッチング制御信号により動作タイミングを制御されて、電圧読み込み動作と電圧読み出し動作とを時間順時に行って組み電池の多数の電池モジュールの電圧を時間順次に検出するマルチプレクサ型のフライングキャパシタ式電圧検出回路、
入力する起動信号により動作タイミングを制御されて、前記フライングキャパシタ式電圧検出回路のアナログ出力電圧をサンプルホールドしてＡ／Ｄ変換し、出力結果としてのデジタル電圧信号を次のデジタル電圧信号を得るまでホールドする同期制御型のＡ／Ｄコンバータ、および、
入力する転送指令信号により動作タイミングを制御されて、前記Ａ／Ｄコンバータから前記デジタル電圧信号を読み込んで、前記電池モジュールごとに個別に割り当てられたデータ格納領域に格納する電池コントローラ、
を備え
前記電池コントローラは、
前記スイッチング制御信号、起動信号及び転送指令信号すべての生起タイミングを共通の時間軸上に設定されたタイミングテーブルを有し、
前記タイミングテーブルにより規定されるタイミングにて前記タイミングテーブルに記憶された順番にて前記スイッチング制御信号、起動信号及び転送指令信号を前記フライングキャパシタ式電圧検出回路、Ａ／Ｄコンバータ及び電池コントローラに出力することにより、前記フライングキャパシタ式電圧検出回路、Ａ／Ｄコンバータ及び電池コントローラをタイミング制御することを特徴とする組電池の電圧検出装置。
【請求項２】
請求項１記載の組電池の電圧検出装置において、
前記電池コントローラは、
前記スイッチング制御信号の生起タイミングが前記起動信号又は転送指令信号の生起タイミングと同一乃至重複するタイミングにて前記タイミングテーブルに規定されている場合、前記フライングキャパシタ式電圧検出回路への前記スイッチング制御信号の出力をもっとも優先することを特徴とする組電池の電圧検出装置。
【請求項３】
請求項１記載の組電池の電圧検出装置において、
前記タイミングテーブルは、
前記Ａ／Ｄコンバータの電圧読み込みタイミングが、前記フライングキャパシタ式電圧検出回路のスイッチングタイミングや、前記電池コントローラのデータ格納のためのスイッチングタイミングを含まないように、前記起動信号のタイミングを設定することを特徴とする組電池の電圧検出装置。
【請求項４】
請求項１記載の組電池の電圧検出装置において、
前記タイミングテーブルは、それぞれ共通の時間軸上に設定された前記スイッチング制御信号のタイミング指定のための小テーブルと、前記起動信号及び転送指令信号のタイミング指定のための小テーブルとを有し、
前記電池コントローラは、
前記スイッチング制御信号のための小テーブルを他の小テーブルよりも短い時間間隔にて参照することを特徴とする組電池の電圧検出装置。
【請求項５】
入力用のマルチプレクサと出力用の出力側サンプリングスイッチとを有するとともに、電圧読み込み動作と電圧読み出し動作とを時間順時に行って組み電池の多数の電池モジュールの電圧を検出するフライングキャパシタ式電圧検出回路、
前記フライングキャパシタ式電圧検出回路のアナログ出力電圧をＡ／Ｄ変換するＡ／Ｄコンバータ、および、
前記Ａ／Ｄコンバータから前記デジタル電圧信号を読み込んで、前記電池モジュールごとに個別に割り当てられたデータ格納領域に格納する電池コントローラ、
を備える組電池の電圧検出装置において、
前記電池コントローラは、
前記各電池モジュールの電圧検出順序を規定する読み出し順序記憶テーブルを有し、
前回に検出した前記各モジュール電圧の大きさに従って前記電池モジュールのナンバーを前記読み出し順序記憶テーブルに書き込み、
次回の各モジュール電圧の読み出しに際して、前記読み出し順序記憶テーブルの記憶順序に従って前記各モジュール電圧を読み出すように前記フライングキャパシタ式電圧検出回路の入力用マルチプレクサを制御することを特徴とする組電池の電圧検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はフライングキャパシタ式電池電圧検出装置に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
１乃至直列接続された複数の単電池からなる多数の電池モジュールを直列して構成した組み電池の電圧検出装置として、フライングキャパシタ式電圧検出回路が知られている。このフライングキャパシタ式電圧検出回路では、入力側サンプリングスイッチをオンして電圧源の電圧をフライングキャパシタにサンプルホールドする電圧読み込み動作と、入力側サンプリングスイッチをオフした後で出力側サンプリングスイッチをオンしてフライングキャパシタの蓄電電圧を差動増幅回路の一対の入力端間に印加する電圧読み出し動作とによりなされる。
【０００３】
現今では、検出された組み電池のモジュール電圧のその後の演算処理には、たとえばマイコンなどを用いてのデジタル信号処理が通常であり、差動増幅回路が出力するアナログ出力電圧をＡ／ＤコンバータによりＡ／Ｄ変換してマイコン構成の電池コントローラに読み込む動作を更に時間順次に行う必要がある。つまり、フライングキャパシタ式電圧検出回路を用いたモジュール電圧検出においては、上記したように、電圧読み込み動作、電圧読み出し動作、Ａ／Ｄ変換動作およびデジタル電圧信号をマイコンのデータメモリへ転送するデータ転送動作を各電池モジュールごとに実施する必要がある。
【０００４】
なお、ここで言うＡ／Ｄ変換動作とは、指令されたサンプルホールドタイミングで差動増幅回路のアナログ出力電圧をサンプルホールドして、サンプルホールド後、Ａ／Ｄ変換を実施し、生成されたデジタル電圧信号を次のデジタル電圧信号が生成されるまでホールドする動作を言い、データ転送動作とは、Ａ／Ｄコンバータの出力部にホールドされたデジタル電圧信号をマイコンの入力ポートに読み込み、更に、マイコンの所定の記憶領域に書き込む動作を言い、Ａ／Ｄコンバータは差動増幅回路が出力するモジュール電圧を次々にＡ／Ｄ変換する必要があり、マイコンは、Ａ／Ｄコンバータの出力部に書き換えられるデジタル電圧信号を次々にその記憶領域に書き込んでいくことが必要となる。
【０００５】
しかしながら、ハイブリッド自動車や電気自動車、燃料電池車などでは、組み電池が数百の単電池を直列接続して構成されるために、組み電池は数十乃至数百の電池モジュールに分割される結果、組電池全体の電圧検出を一回行うために、各電池モジュールごとに上記した電圧読み込み動作、電圧読み出し動作、Ａ／Ｄ変換動作およびマイコンのデータメモリへのデータ転送動作を適切なタイミングで実施する必要がある。
【０００６】
なお、各電池モジュールのモジュール電圧検出動作を並列に実施すれば処理時間を延長できるが回路規模の実現困難な増大を招くために現実的ではなく、通常ではフライングキャパシタ式電圧検出回路の入力側サンプリングスイッチをマルチプレクサにより構成して、数十、数百といった多数のモジュール電圧を一乃至少数のフライングキャパシタに時間順時に読み込むのが通常である。
【０００７】
けれども、このように入力側サンプリングスイッチをマルチプレクサに変更すると、上記した電圧読み込み動作がマルチプレクサのスイッチング制御のために複雑化してしまうために、ただでさえ複雑な組電池の電圧検出装置の各部の時間順時制御が一層複雑となってしまう。更に、ひとつのモジュール電圧を処理するために割り当て可能な時間が大幅に短くなってしまい、その結果として本質的にＣＲ充電動作である電圧読み込み動作に対する割り当て時間が減って、フライングキャパシタの充電が飽和せず、高精度の電圧読み込み動作が難しくなる。また、マイコンの演算負荷も大きくなるうえ、複雑高速な各部スイッチング制御に混入するノイズの影響などによりタイミングが崩れて誤検出が生じる可能性も大きくなった。
【０００８】
この問題を改善するために、特許文献１は、各モジュール電圧をマルチプレクサを通じて複数のフライングキャパシタに並列読み込みする方式を提案するが、フライングキャパシタ数を増やしてＡ／Ｄコンバータを増加しなければ、電圧読み出し動作に用いる出力側サンプリングスイッチもマルチプレクサとしなければならず、回路系のスイッチング制御すなわちタイミング制御は簡単とはならず、Ａ／Ｄ変換動作や格納処理などの演算負荷は依然として大きいままであるので、スイッチング制御のためのタイミングのばらつきやＡ／Ｄ動作のタイミングずれなどの影響を低減するために、タイミング制御の負担がきわめて大きくなった。
【０００９】
本発明は上記問題点に鑑みなされたものであり、回路構成の複雑化を抑止しつつ、計測精度の向上が可能なフライングキャパシタ式電圧検出装置を提供することをその目的としている。
【００１０】
【特許文献１】特開２００２−１５６３９２号公報
【００１１】
【課題を解決するための手段】
第一発明の組電池の電圧検出装置は、入力用のマルチプレクサと出力用の出力側サンプリングスイッチとを有するとともに、入力するスイッチング制御信号により動作タイミングを制御されて、電圧読み込み動作と電圧読み出し動作とを時間順時に行って組み電池の多数の電池モジュールの電圧を時間順次に検出するマルチプレクサ型のフライングキャパシタ式電圧検出回路、入力する起動信号により動作タイミングを制御されて、前記フライングキャパシタ式電圧検出回路のアナログ出力電圧をサンプルホールドしてＡ／Ｄ変換し、出力結果としてのデジタル電圧信号を次のデジタル電圧信号を得るまでホールドする同期制御型のＡ／Ｄコンバータ、および、入力する転送指令信号により動作タイミングを制御されて、前記Ａ／Ｄコンバータから前記デジタル電圧信号を読み込んで、前記電池モジュールごとに個別に割り当てられたデータ格納領域に格納する電池コントローラを備える組電池の電圧検出装置において、
前記電池コントローラは、前記スイッチング制御信号、起動信号及び転送指令信号すべての生起タイミングを共通の時間軸上に設定されたタイミングテーブルを有し、前記タイミングテーブルにより規定されるタイミングにて前記タイミングテーブルに記憶された順番にて前記スイッチング制御信号、起動信号及び転送指令信号を前記フライングキャパシタ式電圧検出回路、Ａ／Ｄコンバータ及び電池コントローラに出力することにより、前記フライングキャパシタ式電圧検出回路、Ａ／Ｄコンバータ及び電池コントローラをタイミング制御することを特徴としている。これにより、回路構成の複雑化を抑止しつつ、計測精度の向上が可能なフライングキャパシタ式電圧検出装置を実現することができる。
【００１２】
すなわち、この発明では、アナログスイッチ群のオンオフを指令する予めテーブルに記憶されたスイッチ操作イベントと、Ａ／Ｄ変換器の起動を指令する予めテーブルに記憶されたＡ／Ｄ起動イベントと、デジタル変換された前記ブロック電圧を各電池ブロックに対応するメモリへの格納を指令する予めテーブルに記憶されたメモリ格納イベントからなる各イベント情報を、所定時間毎に読み出し、これらイベント情報に対応したポート処理ないしデータ変換処理を施すことにより、フライングキャパシタ式電圧検出回路のアナログスイッチ群のスイッチングパターンを生成しつつ、ブロック電圧の各電圧を順次計測する。これにより、複雑な条件分岐処理が簡素化できるとともに、演算処理装置の速度を向上することができるので、演算処理装置における遅延時間を短縮することができ、スイッチングパルス幅の変動およびＡ／Ｄ起動の遅れが抑止され、ばらつきの少ない電圧検出を実現できる。
【００１３】
更に具体的に説明すると、従来のフライングキャパシタ式電圧検出回路の制御では、それぞれ共通のクロックパルス（刻時パルス）に基づいて作られるタイミングパルスにより制御されるものの、それぞれがタイミング（時刻）を決定するタイミングカウンタをもち、おのおののタイミングカウンタがフライングキャパシタ式電圧検出回路、Ａ／Ｄコンバータ及び電池コントローラを個別に制御していた。このため、マルチプレクサ式フライングキャパシタ式電圧検出回路など、１つのモジュール電圧の処理時間が短い場合、マイコン処理が予定した時間内に終了できず、フライングキャパシタ式電圧検出回路、Ａ／Ｄコンバータ及び電池コントローラのタイミングの同期関係が崩れる可能性があった。
【００１４】
これに対して、この発明によれば、フライングキャパシタ式電圧検出回路のスイッチングタイミングを規定するスイッチング制御信号、Ａ／Ｄコンバータのスイッチングタイミングを規定する起動信号、及び、Ａ／Ｄコンバータからマイコンの所定の格納領域への読み出し、読み込み（ポート開き）タイミングを規定する転送指令信号を、共通の時間軸（共通のタイミングカウンタ）により作動するタイミングテーブルに従って、生成する。
【００１５】
これにより、マルチプレクサを用いて１つのモジュール電圧の処理に割り当て可能な時間が非常に短くなったとしても、共通の時間軸上でスイッチング制御信号、起動信号及び転送指令信号を順次生成するので、これらの各信号間の時間関係を確実に確保することができ、信頼性に優れたモジュール電圧検出を実現することができる。
【００１６】
好適な態様において、前記電池コントローラは、前記スイッチング制御信号の生起タイミングが前記起動信号又は転送指令信号の生起タイミングと同一乃至重複するタイミングにて前記タイミングテーブルに規定されている場合、前記フライングキャパシタ式電圧検出回路への前記スイッチング制御信号の出力をもっとも優先することを特徴としている。
【００１７】
すなわち、スイッチ操作イベントは、Ａ／Ｄ起動イベントとメモリ格納イベントのいずれかより優先して処理がなされるので、スイッチングパルス幅の変動がさらに抑制でき、さらにばらつきの少ない電圧検出を実現できる。
【００１８】
つまり、フライングキャパシタ式電圧検出回路の動作を優先して行うので、Ａ／Ｄ変換動作やデータ転送動作の遅延やふらつきなどにより遅れてしまってもＣＲ充電動作である電圧読み込み動作に対する割り当て時間が減ることはなく、電圧検出の精度ばらつきに影響するのを防止することができる。
【００１９】
なお、Ａ／Ｄ変換動作は、フライングキャパシタ式電圧検出回路の動作とオーバラップして行うことができるうえに、マルチプレクサ式のフライングキャパシタ式電圧検出回路に比較して格段に起動制御が簡単であるので、Ａ／Ｄ変換動作が多少遅れても深刻な問題とはならないし、更にデータ転送動作については、Ａ／Ｄ変換後のデータをメモリに転送する動作であることからデータ転送動作が多少遅れても電圧検出の精度ばらつきには影響を与えない。
【００２０】
好適な態様において、前記タイミングテーブルは、前記Ａ／Ｄコンバータの電圧読み込みタイミングが、前記フライングキャパシタ式電圧検出回路のスイッチングタイミングや、前記電池コントローラのデータ格納のためのスイッチングタイミングを含まないように、前記起動信号のタイミングを設定する。
【００２１】
すなわち、スイッチングのオンオフ処理とＡＤコンバータ起動処理の２つの操作を同時に行わなくて済むため、ＡＤコンバータの起動遅れを抑止することができる。これにより、出力アナログスイッチをオンに変化してからサンプリングするまでの期間を常に一定とすることができるため、コンデンサのもれ電流による各電池ブロック間の計測ばらつきを抑止することができる。また、Ａ／Ｄ変換動作のアナログ入力電圧サンプルホールドに際してスイッチングノイズの混入を防止することもできる。
【００２２】
好適な態様において、前記タイミングテーブルは、それぞれ共通の時間軸上に設定された前記スイッチング制御信号のタイミング指定のための小テーブルと、前記起動信号及び転送指令信号のタイミング指定のための小テーブルとを有し、前記電池コントローラは、前記スイッチング制御信号のための小テーブルを他の小テーブルよりも短い時間間隔にて参照する。
【００２３】
すなわち、この態様では、スイッチングパターンを生成するためのテーブル（スイッチ操作イベントを記憶したテーブル）は、Ａ／Ｄ変換器を起動するためのテーブル（Ａ／Ｄ起動イベントを記憶したテーブル）およびメモリに格納するためのテーブル（メモリ格納イベントを記憶したテーブル）よりも、頻繁に参照される。これにより、すべての信号のタイミング制御のためのビット数（データ量）を増大することなく、スイッチング制御信号をきめ細かな時間幅で生成することができるとともに、Ａ／Ｄ変換器を起動するためのテーブル参照およびメモリに格納するためのテーブル参照の頻度を抑えることによりタイミング制御のための演算負荷を下げることができる。
【００２４】
第二発明の組電池の電圧検出装置は、入力用のマルチプレクサと出力用の出力側サンプリングスイッチとを有するとともに、電圧読み込み動作と電圧読み出し動作とを時間順時に行って組み電池の多数の電池モジュールの電圧を検出するフライングキャパシタ式電圧検出回路、前記フライングキャパシタ式電圧検出回路のアナログ出力電圧をＡ／Ｄ変換するＡ／Ｄコンバータ、および、前記Ａ／Ｄコンバータから前記デジタル電圧信号を読み込んで、前記電池モジュールごとに個別に割り当てられたデータ格納領域に格納する電池コントローラを備える組電池の電圧検出装置において、
前記電池コントローラは、前記各電池モジュールの電圧検出順序を規定する読み出し順序記憶テーブルを有し、前回に検出した前記各モジュール電圧の大きさに従って前記電池モジュールのナンバーを前記読み出し順序記憶テーブルに書き込み、次回の各モジュール電圧の読み出しに際して、前記読み出し順序記憶テーブルの記憶順序に従って前記各モジュール電圧を読み出すように前記フライングキャパシタ式電圧検出回路の入力用マルチプレクサを制御することを特徴としている。
【００２５】
この発明によれば、モジュール電圧を読み込むたびに変動するフライングキャパシタの電位変動が小さいので、フライングキャパシタ式電圧検出回路の電圧読み込み誤差や電圧読み出し誤差が小さくなるとともに、フライングキャパシタの充放電時の発熱も小さくなる。
【００２６】
この発明は、特に、たとえば電流制限のためにマルチプレクサの入力側サンプリングスイッチと直列に抵抗素子が接続されている場合に特に好適である。
【００２７】
この抵抗素子の抵抗値Ｒとフライングキャパシタの静電容量Ｃとはモジュール電圧読み込み時にＣＲ充電回路を構成するために、モジュール電圧をフライングキャパシタに高精度に読み込むためにはこの回路の時定数τ＝ＣＲと小さくする必要があり、フライングキャパシタの容量を小さくしたり、抵抗素子の抵抗値を小さくしたりする必要があるが、前者はＫＴＣノイズの増大や寄生容量による電圧低下を招き、後者は短絡事故時の電流制限機能の低下を招く。
【００２８】
本発明によれば、今回読み込まれたモジュール電圧にもっとも近いモジュール電圧を次に読み込むようにしているので、フライングキャパシタの充放電負担が小さく、読み込み誤差を低減することができる。
【００２９】
なお、この発明では、モジュール電圧の大きい順に次回の各モジュール電圧の読み出しを実施することが好適である。これは、フライングキャパシタの蓄電電圧の読み出しにより、フライングキャパシタの蓄電電圧は少し小さくなるからである。なお、この発明においては、フライングキャパシタの蓄電電圧を読み出した後、フライングキャパシタをクリア（リセット）しないのが必要である。その上、このはつめいによれば、重要な情報である過充電の発生に関する情報を各モジュール電圧の読み出し期間の初期に知ることができるという利点もある。
【００３０】
【発明を実施するための形態】
以下、本発明の組電池の電圧検出装置の好適な実施態様を説明する。
（実施例１）
（全体構成）
この組電池の電圧検出装置のブロック回路図を図１に示す。組電池１の各電池モジュールの電位差（モジュール電圧）は、フライングキャパシタ式電圧検出回路ＦＣの入力側のマルチプレクサ２により順番に選択されて、フライングキャパシタ３に読み込まれる。
【００３１】
あるモジュール電圧がフライングキャパシタ３に読み込まれた後、マルチプレクサの各サンプリングスイッチ（入力側サンプリングスイッチ）はオフされてフライングキャパシタの電位は浮遊電位とされ、その後、フライングキャパシタ３の出力側サンプリングスイッチ４がオンされてフライングキャパシタ３の蓄電電圧が差動増幅回路５の一対の入力端間に印加される。
【００３２】
差動増幅回路５は、入力された電圧をアナログ増幅してＡ／Ｄコンバータ６の入力側に出力する。
【００３３】
Ａ／Ｄコンバータ６は、入力された電圧をサンプルホールドし、このサンプルホールド電圧をＡ／Ｄ変換し、Ａ／Ｄ変換して得たデジタル電圧信号をその出力ポートに保持する。Ａ／Ｄコンバータ６の上記サンプルホールド、Ａ／Ｄ変換、出力ポート上書きは、内蔵のタイミング形成回路に外部から入力されるＡ／Ｄコンバータ起動信号（以下、単に起動信号という）を起点として所定の順序、時間差のシーケンスにより実行される。
【００３４】
７はマイコン構成の電池コントローラであって、マルチプレクサ２及び出力側サンプリングスイッチ４にスイッチング制御信号を出力してそれらのスイッチングのタイミングを制御し、同じくＡ／Ｄコンバータ６に起動信号を出力してそのサンプルホールド動作や出力ポート上書き動作のタイミングを制御し、また、自己が生成した転送指令信号が指示するタイミングにてＡ／Ｄコンバータの出力ポートに保持されるデジタル電圧信号を自己のメモリのうちあらかじめ指定された対応する領域に取り込む。なお、デジタル電圧信号を自己のメモリのうちあらかじめ指定された対応する領域に取り込む過程では、電池コントローラが扱いやすいデータ形式に変換する物理値変換（ＬＳＢ変換やゲインや位相の補正など）も行っている。以上、上記説明ではＡ／Ｄコンバータとマイコンを分けた構成としたが、もちろんＡ／Ｄコンバータを内蔵したマイコンを用いた構成であってもよい。
【００３５】
（フライングキャパシタ式電圧検出回路ＦＣの構成）
フライングキャパシタ式電圧検出回路ＦＣを図２に示す。ただし、図２中の符号は図１の符号とは無関係であるとする。
【００３６】
組電池１は、７つの電池モジュールＶＢ１〜ＶＢ７を直列接続してなる。各電池モジュールＶＢ１〜ＶＢ７はそれぞれ等しい数の単電池を直列接続してなる。Ｒ１〜Ｒ８は電流制限抵抗素子であり、Ｓ１〜Ｓ８は電流制限抵抗素子Ｒ１〜Ｒ８と個別に直列接続されたサンプリングスイッチであり、マルチプレクサ２を構成している。
【００３７】
（４ｍ（ｍは０又は正の整数）＋１）番目のサンプリングスイッチＳ１、Ｓ５は、組電池１の（４ｍ（ｍは０又は正の整数）＋１）番目の端子と第一のフライングキャパシタＣ１の独立端とを個別に接続している。フライングキャパシタＣ１、Ｃ２は等しい静電容量を有している。（４ｍ（ｍは０又は正の整数）＋３）番目のサンプリングスイッチＳ３、Ｓ７は、組電池１の（４ｍ（ｍは０又は正の整数）＋３）番目の端子と第二のフライングキャパシタＣ２の独立端とを個別に接続している。（２ｍ（ｍは０又は正の整数）すなわち偶数）番目のサンプリングスイッチＳ２、Ｓ４、Ｓ６、Ｓ８は、組電池１の（２ｍ（ｍは０又は正の整数）すなわち偶数）番目の端子を、両フライングキャパシタＣ１、Ｃ２の接続端に個別に接続している。
【００３８】
サンプリングスイッチＳ１０〜Ｓ１２は出力側サンプリングスイッチである。サンプリングスイッチＳ１０は、第一のフライングキャパシタＣ１の独立端を入力抵抗素子Ｒ１２を通じて差動電圧検出回路３のオペアンプ３１の第一の入力端子Ｘに接続し、サンプリングスイッチＳ１２は、第二のフライングキャパシタＣ２の独立端を入力抵抗素子Ｒ１２’を通じて差動電圧検出回路３のオペアンプ３２の第一の入力端子Ｘ’に接続し、サンプリングスイッチＳ１１は、両フライングキャパシタＣ１、Ｃ２の接続点を入力抵抗素子Ｒｅ１、Ｒｅ１’を通じてオペアンプ３１、３２の第二の入力端子Ｙ、Ｙ’に接続している。オペアンプ３１、３２はそれぞれアナログ差動増幅回路を構成し、それらの出力は図１に示すＡ／Ｄコンバータ６に相当する二つのＡ／ＤコンバータＡＤＣ１、ＡＤＣ２に送られる。
【００３９】
（動作）
動作を説明すると、まずサンプリングスイッチＳ１、Ｓ２、Ｓ３をオンして、電池モジュールＶＢ１の電圧をフライングキャパシタＣ１に、電池モジュールＶＢ２の電圧をフライングキャパシタＣ２に読み込む。次に、サンプリングスイッチＳ１、Ｓ２、Ｓ３をオフし、サンプリングスイッチＳ１０〜Ｓ１２を所定期間だけオンして、フライングキャパシタＣ１の電位差を差動電圧検出回路３に、フライングキャパシタＣ２の電位差を差動電圧検出回路３に読み込む。フライングキャパシタＣ１の蓄電電圧とフライングキャパシタＣ２の蓄電電圧とは時間順時に読み出してもよい。次に、サンプリングスイッチＳ３、Ｓ４、Ｓ５をオンして、電池モジュールＶＢ３の電圧をフライングキャパシタＣ２に、電池モジュールＶＢ４の電圧をフライングキャパシタＣ１に読み込む。以下、同様にスイッチング制御を行って、各電池モジュールの電圧をＡ／Ｄコンバータ６に読み出す。なお、上記ではフライングキャパシタを２つ用いたが、一つだけ用いてもよく、更に多くを用いてもよい。
【００４０】
（タイミング制御）
次に、この実施例の特徴をなすタイミング制御ルーチンを図３に示すフローチャートを参照して以下に説明する。なお、このタイミング制御ルーチンは、電池コントローラ７のタイミング制御部７０に相当し、一定時間ごとになされる強制割り込みにより実行される。
【００４１】
なお、このタイミング制御ルーチンは、図４に示すタイミングテーブルに記載された情報を定時に読み込む読み込み動作と、読み込んだ情報内容にしたがって図２に示す入力側サンプリングスイッチ及び出力側サンプリングスイッチのスイッチング制御、Ａ／Ｄコンバータ６の起動、Ａ／Ｄコンバータ６からの自己のメモリへのデータ転送動作（格納動作）を指令する指令動作とから主としてなる。
【００４２】
図４に示すタイミングテーブルは、各割り込み時間（図４では時間と記載するが、その意味は実際には一定時間ごとに発生する各割り込み時点を意味している）ごとになすべき実施イベント（実施命令）を示すテーブルである。このタイミングテーブルは、組み電池のすべての電池モジュールからモジュール電圧を読み出して、それをメモリに格納するまでのスイッチング制御信号出力指令（スイッチ操作イベント）、起動信号出力指令（Ａ／Ｄ起動イベント）及び転送指令信号出力指令（メモリ格納イベント）を記載している。
【００４３】
各割り込み時点は、一つのクロックカウンタによりカウントされて進行するこのタイミングテーブルの縦軸（時間軸）上の時点として規定される。このクロックカウンタは、タイミングテーブルのすべての上記各割り込み時点をカウントした後、最終割り込み時点で読み出されたイベントの実行に十分な時間（この実施例では上記一定時間に等しい）だけ待機した後、リセットされてカウントを再開するサイクリックカウンタからなる。
（スイッチ操作イベントの読み出しとスイッチング制御信号の送信段階）
内蔵のクロックカウンタのカウント値が割り込み時点に達すると、図３の定時割り込みルーチンが起動され、まずタイミングテーブルからスイッチ操作イベントを読み出す動作を行い（Ｓ１）、スイッチ操作イベントがあったかどうかを判定し（Ｓ２）、なければステップＳ４にジャンプする。スイッチ操作イベントがあれば、読み込んだスイッチ操作イベントに相当するスイッチングパターンをスイッチング制御信号としてフライングキャパシタ式電圧検出回路に出力してステップＳ４に進む（Ｓ３）。
（Ａ／Ｄ起動イベントの読み出しと起動信号の送信段階）
次に、タイミングテーブルからＡ／Ｄ起動イベントを読み出す動作を行い（Ｓ４）、Ａ／Ｄ起動イベントがあったかどうかを判定し（Ｓ５）、なければステップＳ７にジャンプする。Ａ／Ｄ起動イベントがあれば、読み込んだＡ／Ｄ起動イベントに相当する起動信号をＡ／Ｄコンバータ６に出力してステップＳ７に進む（Ｓ６）。
（メモリ格納イベントの読み出しと転送指令信号の送信段階）
次に、タイミングテーブルからメモリ格納イベントを読み出す動作を行い（Ｓ７）、メモリ格納イベントがあったかどうかを判定し（Ｓ８）、なければルーチンを終了する。メモリ格納イベントがあれば、読み込んだメモリ格納イベントに相当するデータ転送動作を行ってＡ／Ｄコンバータ６の出力ポートが保持するデジタル電圧信号をマイコンに読み込んで読み込んだ電圧の補正などを行い（Ｓ９）、それを指定されたメモリ領域に格納する（Ｓ１０）。なお、上記電圧補正などは、他のタイミングにて実施してもよい。
【００４４】
上記各割り込み時点にてそれぞれ図３のフローチャートを実施することにより、図３のタイミングテーブルの各操作イベントが順次実行されて各モジュール電圧の処理が完了する。図３のタイミングテーブルを時間表示したタイミングチャートを図５に示す。
【００４５】
（実施例効果）
まず、この実施例では、図３に示すように、ルーチン（定時のタイミングテーブル読み込みとそれに基づくタイミング信号の出力を行うルーチン）において、スイッチング制御信号の送出を起動信号や転送指令信号の送出に先立って行っている。これにより、Ａ／Ｄ変換やデータ転送の前に実施すべきフライングキャパシタ式電圧検出の遅延を防止して、この遅延がその後に実施されるＡ／Ｄ変換やデータ転送動作に影響するのを回避することができる。また、スイッチングパルス幅の変動を抑止することができ、コンデンサへの充電時間を正確に確保することができる。
【００４６】
すなわち、同一の割り込み時点にて、タイミングテーブルにスイッチ操作イベントとともにＡ／Ｄ起動イベント又はメモリ格納イベントがある場合、スイッチ操作イベントを
最優先処理する。
【００４７】
また、図４、図５に示すように、ＡＤコンバータの起動はフライングキャパシタ式電圧検出回路の入力側サンプリングスイッチや出力側サンプリングスイッチへのスイッチング制御信号が変化していない期間に行っている。これにより、ＡＤコンバータの起動遅れを抑止することができ、出力アナログスイッチが変化してから常に一定時刻経過後にサンプリングすることができるので、スイッチング制御信号の重畳などによる計測電圧の誤差やばらつきを抑止することができる。
【００４８】
更に、タイミングテーブルは、それぞれ共通の時間軸上に設定された前記スイッチング制御信号のタイミング指定のための小テーブル（スイッチ操作イベントテーブル）と、前記起動信号及び転送指令信号のタイミング指定のための小テーブル（Ａ／Ｄ起動イベントテーブル及びメモリ格納イベントテーブル）とを有し、前記電池コントローラは、前記スイッチング制御信号のための小テーブルを他の小テーブルよりも短い時間間隔にて（頻繁に）参照する。テーブル参照処理を簡素化することができる。
（実施例２）
他の実施例を図６に示すフローチャートを参照して以下に説明する。
【００４９】
この実施例は、簡単に言えば、前回読み出した各モジュール電圧の大きさの順に次回のモジュール電圧読み出し順序を決定するものである。ただし、この実施例では、説明を簡単化するためにひとつのフライングキャパシタを用いるものとする。もちろん、図２に示すように、複数のフライングキャパシタを用いることも可能であるが、この場合には、各フライングキャパシタごとにモジュール電圧をグループ化し、各グループそれぞれにおいて、モジュール電圧の大きさの順に各電池モジュールの番号を順番にテーブルに記憶し、このテーブルに基づいて次回の読み出しを実行すればよい。
【００５０】
まず、すべてのモジュール電圧の読み出しが終了したかどうかを判定して（Ｓ２００）、終了していなければメインルーチンに復帰し、終了していれば検出したモジュール電圧の大きさの順となるように、各電池モジュールのナンバーを次回読み出すべき順番に並べてそれを読み出し順序記憶テーブルに記憶し（Ｓ２０２）、このテーブルが記憶する順序に図４のタイミングテーブルのスイッチ操作イベントとメモリ格納イベントとを並べ替える（Ｓ２０４）。
【００５１】
これにより、フライングキャパシタは各回の読み込みにおいて、ほとんど同じ電圧（少し小さくなる）を読み込むことになり、フライングキャパシタの充放電電流を低減することができ、ＣＲ時定数に依存する読み込み精度の低下も減らすことができる。
【００５２】
なお、この実施例のように、図３に示すタイミングテーブルを書き換える場合には、タイミングテーブルはＲＡＭに格納されるが、実施例１のように書き換えが不要である場合にはＰＲＯＭ又はＲＯＭに記憶させればよい。
【図面の簡単な説明】
【図１】実施例１の組電池の電圧検出装置のブロック回路図である。
【図２】図１のフライングキャパシタ式電圧検出回路の一例を示す回路図である。
【図３】図１の組電池の電圧検出装置の動作を示すフローチャートである。
【図４】図３のフローチャートにおいて参照するタイミングテーブルである。
【図５】図４に示すタイミングテーブルを図示するタイミングチャートである。
【図６】実施例２の組電池の電圧検出装置の電池モジュール読み出し順序を指定動作を示すフローチャートである。
【符号の説明】
（図１において）
１  組電池
２  マルチプレクサ
３  フライングキャパシタ
４  出力側サンプリングスイッチ
５  差動増幅回路
６  Ａ／Ｄコンバータ
７  電池コントローラ
【図１】
2004251708.tif 000003
【図２】
2004251708.tif 000004
【図３】
2004251708.tif 000005
【図４】
2004251708.tif 000006
【図５】
2004251708.tif 000007
【図６】
2004251708.tif 000008