(57)【要約】【課題】本発明は、ロジック回路において、組み合わせ回路のｆ−ｍａｘ測定を簡素化できるようにすることを最も主要な特徴としている。【解決手段】たとえば、組み合わせ回路１１のクリティカルパス１２を活性化させるためのＳＣＡＮテスト用Ｆ／Ｆチェーン回路２１を、ＭＵＸ２２ａ〜２２ｅ付きのＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅを用いて構成する。ｆ−ｍａｘ測定時、上記各ＭＵＸ２２ａ〜２２ｅに供給されるＭＵＸ反転値選択信号ＩＳをオンさせ、あらかじめ上記各ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅにセットされた第２のテストベクトルをいっせいに反転させることにより、上記クリティカルパス１２に所望のファンクション動作を行わせるための第１のテストベクトルを作成する。【選択図】    図１
2004279266.tif 000002
【特許請求の範囲】
【請求項１】
組み合わせ回路のスキャンテストに利用されるフリップフロップチェーン回路を、セレクタをそれぞれ備える複数のフリップフロップを用いて構成したことを特徴とするロジック回路。
【請求項２】
前記フリップフロップチェーン回路は、前記複数のフリップフロップをスキャン（ＳＣＡＮ）チェーンとして接続してなることを特徴とする請求項１に記載のロジック回路。
【請求項３】
前記複数のフリップフロップは、それぞれクロック同期型のフリップフロップであることを特徴とする請求項１または２に記載のロジック回路。
【請求項４】
前記セレクタのそれぞれは、マルチプレクサ（ＭＵＸ）であることを特徴とする請求項１に記載のロジック回路。
【請求項５】
前記フリップフロップチェーン回路は、前記組み合わせ回路の動作周波数測定テストに利用されることを特徴とする請求項１に記載のロジック回路。
【請求項６】
前記フリップフロップチェーン回路の各セレクタは、前記動作周波数測定テストの際に、制御信号の供給に応じて、複数のフリップフロップに各セット値の反転値をいっせいにセットするものであることを特徴とする請求項５に記載のロジック回路。
【請求項７】
前記フリップフロップチェーン回路は、前記動作周波数測定テスト時に、前記組み合わせ回路における最大遅延経路に対し、各フリップフロップにいっせいにセットされた前記反転値を動作周波数測定テスト用ベクトルとして与えることを特徴とする請求項６に記載のロジック回路。
【請求項８】
前記最大遅延経路は、その初段に、前記動作周波数測定テスト用ベクトルが与えられることにより出力が反転するゲートを備えることを特徴とする請求項７に記載のロジック回路。
【請求項９】
前記フリップフロップチェーン回路は、前記組み合わせ回路のストレステストに利用されることを特徴とする請求項１に記載のロジック回路。
【請求項１０】
前記フリップフロップチェーン回路の各セレクタは、前記ストレステストの際に、制御信号の供給に応じて、複数のフリップフロップに各セット値の反転値を繰り返しセットするものであることを特徴とする請求項９に記載のロジック回路。
【請求項１１】
前記フリップフロップチェーン回路は、前記ストレステスト時に、前記組み合わせ回路におけるノードに対し、各フリップフロップに繰り返しセットされる前記反転値をストレステスト用ベクトルとして与えることを特徴とする請求項１０に記載のロジック回路。
【請求項１２】
前記ノードは、前記ストレステスト用ベクトルが与えられることによって活性化し続けることを特徴とする請求項１１に記載のロジック回路。
【請求項１３】
所望のファンクション動作を実現するための組み合わせ回路をデザインする工程と、
デザインされた前記組み合わせ回路を、各種のゲートを用いて論理合成する工程と、
論理合成された前記組み合わせ回路の、スキャンテストに利用されるフリップフロップチェーン回路を、セレクタをそれぞれ備える複数のフリップフロップを用いて設計する工程と
を備えることを特徴とするロジック回路の設計方法。
【請求項１４】
前記フリップフロップチェーン回路を設計する工程は、
前記複数のフリップフロップをスキャンチェーンとして接続する工程と、
前記複数のフリップフロップの入力段にそれぞれセレクタを挿入する工程と
を含むことを特徴とする請求項１３に記載のロジック回路の設計方法。
【請求項１５】
組み合わせ回路のスキャンテストに利用されるフリップフロップチェーン回路を、セレクタをそれぞれ備える複数のフリップフロップを用いて構成し、
前記組み合わせ回路の動作周波数測定テスト時には、前記複数のフリップフロップのセット値を前記セレクタによっていっせいに反転させた反転値が動作周波数測定テスト用ベクトルとして、前記組み合わせ回路の最大遅延経路に与えられることを特徴とするロジック回路のテスト方法。
【請求項１６】
前記最大遅延経路は、その初段に、前記動作周波数測定テスト用ベクトルが与えられることにより出力が反転するゲートを備えることを特徴とする請求項１５に記載のロジック回路のテスト方法。
【請求項１７】
組み合わせ回路のスキャンテストに利用されるフリップフロップチェーン回路を、セレクタをそれぞれ備える複数のフリップフロップを用いて構成し、
前記組み合わせ回路のストレステスト時には、前記複数のフリップフロップのセット値を前記セレクタによって繰り返し反転させた反転値がストレステスト用ベクトルとして、前記組み合わせ回路のノードに与えられることを特徴とするロジック回路のテスト方法。
【請求項１８】
前記ノードは、前記ストレステスト用ベクトルが与えられることによって活性化し続けることを特徴とする請求項１７に記載のロジック回路のテスト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ロジック回路およびその設計方法並びにテスト方法に関するもので、特に、ロジック回路の動作周波数測定テストやストレステストに利用されるスキャン（ＳＣＡＮ）テスト用フリップフロップ（Ｆ／Ｆ）チェーン回路に関するものである。
【０００２】
【従来の技術】
通常、ロジック回路においては、開発の際に、動作周波数測定テスト、および、バーンイン試験などのストレステストが行われる。動作周波数測定テストとは、組み合わせ回路での信号伝達時間が最大となる経路（最大遅延経路（クリティカルパス））を活性化させ、このパスが信号を伝達できる最大動作周波数（ｆ−ｍａｘ）を測定することである。つまり、あるロジック回路における動作可能周波数の最高値を測定する、このｆ−ｍａｘ測定は、ロジック回路の特性を知る上で重要な測定であり、ｆ−ｍａｘ測定を行う動作周波数測定テストはロジック回路の必須のテスト項目となっている。
【０００３】
図６は、従来の動作周波数測定テスト（ｆ−ｍａｘ測定）の方法を示すものである。なお、ここでは、複数のクロック同期型Ｆ／ＦをＳＣＡＮチェーンとして接続してなるＳＣＡＮテスト用Ｆ／Ｆチェーン回路を用いて、上記ｆ−ｍａｘ測定を行う場合について説明する。
【０００４】
ｆ−ｍａｘ測定を可能とするために、まず、タイミング解析の結果などにもとづいて、組み合わせ回路１０１のクリティカルパス１０２を探し出す。次いで、ＳＣＡＮテスト用Ｆ／Ｆチェーン回路１０３の、たとえば、各ＳＣＡＮ  Ｆ／Ｆ（１）１０３ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）１０３ｅにセットされる第１のテストベクトル（クリティカルパス用のＦ／Ｆのセット値）を特定する。この第１のテストベクトルは、上記クリティカルパス１０２に所望のファンクション動作を実行させるためのテストベクトルである。続いて、上記クリティカルパス１０２に所望のファンクション動作を実行させるための、予備のファンクション動作のための第２のテストベクトル（ｆ−ｍａｘ測定用テストベクトル）を特定する。つまり、上記第１のテストベクトルが特定されるような、上記所望のファンクション動作の１サイクル前の、各ＳＣＡＮ  Ｆ／Ｆ（１）１０３ａ−１〜ＳＣＡＮ  Ｆ／Ｆ（５）１０３ｅ−１のセット値を特定する。このような手順にしたがって、従来は、ｆ−ｍａｘ測定を可能とするテストベクトルの作成が行われる。
【０００５】
特定された第２のテストベクトルは回路の外部より入力され、順次、上記Ｆ／Ｆチェーン回路１０３の各ＳＣＡＮ  Ｆ／Ｆ（１）１０３ａ−１〜ＳＣＡＮ  Ｆ／Ｆ（５）１０３ｅ−１にセットされる。すなわち、実際のｆ−ｍａｘ測定では、たとえば図７に示すように、上記クリティカルパス１０２を活性化させるための、上記Ｆ／Ｆチェーン回路１０３の各ＳＣＡＮ  Ｆ／Ｆ（１）１０３ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）１０３ｅのセット値を特定するためのデータ、つまり、上記第２のテストベクトルＤ０［ｎ］（この例の場合、［ｎ］＝［Ｆ／Ｆ（１）］〜［Ｆ／Ｆ（５）］）が、上記Ｆ／Ｆチェーン回路１０３の各ＳＣＡＮ  Ｆ／Ｆ（１）１０３ａ−１〜ＳＣＡＮ  Ｆ／Ｆ（５）１０３ｅ−１にセットされる。そして、上記第２のテストベクトルＤ０［ｎ］をセットし終えた時点で、３サイクル分のＳＣＡＮ  Ｆ／Ｆ用クロックｃｌｋが、上記Ｆ／Ｆチェーン回路１０３に入力される。１サイクル目のクロックｃｌｋにより、上記第２のテストベクトルＤ０［ｎ］をもとに特定されたクリティカルパス用のＦ／Ｆのセット値、つまり、上記クリティカルパス１０２に所望のファンクション動作を実行させるための上記第１のテストベクトルＤ１［ｎ］が、上記Ｆ／Ｆチェーン回路１０３の各ＳＣＡＮ  Ｆ／Ｆ（１）１０３ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）１０３ｅにいっせいにセットされる。これにより、上記クリティカルパス１０２が活性化されて、上記第１のテストベクトルＤ１［ｎ］による所望のファンクション動作が実行される。２サイクル目のクロックｃｌｋにより、その実行の結果Ｄ２［ｎ］が、上記Ｆ／Ｆチェーン回路１０３の各ＳＣＡＮ  Ｆ／Ｆ（１）１０３ａ＋１〜ＳＣＡＮ  Ｆ／Ｆ（５）１０３ｅ＋１にセットされる。上記クリティカルパス１０２を通過した後の、上記各ＳＣＡＮ  Ｆ／Ｆ（１）１０３ａ＋１〜ＳＣＡＮ  Ｆ／Ｆ（５）１０３ｅ＋１のセット値（Ｄ２［ｎ］）は、組み合わせ回路１０１の設計値をもとに予測される期待値と比較される。こうして、期待値と一致するぎりぎりの動作周波数、つまり動作可能周波数の最高値（最大動作周波数）が求められる。
【０００６】
この動作周波数測定テストにおいて、問題となるのは、第２のテストベクトルＤ０［ｎ］の特定に多大な時間を要することである。すなわち、クリティカルパス１０２に所望のファンクション動作を行わせるための、その１サイクル前のテストベクトル（ｆ−ｍａｘ測定用テストベクトル）を特定することは非常に困難を要するものであり、それだけで多くの時間を必要とする。
【０００７】
上記した従来の方法を用いる限り、第２のテストベクトルＤ０［ｎ］をクリティカルパス用の各ＳＣＡＮ  Ｆ／Ｆ（１）１０３ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）１０３ｅにセットすることは、ｆ−ｍａｘ測定の性格上できない。何故ならば、ｆ−ｍａｘ測定においては、クリティカルパス用の各Ｆ／Ｆに同時にデータをセットしなければならない。しかしながら、上記Ｆ／Ｆチェーン回路１０３を用いる場合、各ＳＣＡＮ  Ｆ／Ｆ（１）１０３ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）１０３ｅへの上記データのセットに必ず時間差が生じる。このような理由により、従来において、動作周波数測定テストはｆ−ｍａｘ測定を可能とするテストベクトルの特定に多大な時間を要するという問題があり、これがロジック回路の開発を妨げる要因の一つとなっていた。
【０００８】
一方、上記ストレステストとは、ロジック回路に負荷をかけることによって、そのロジック回路の耐性を調べるテストである。このストレステストの一つに、バーンイン試験がある。バーンイン試験は、ネットを構成する初段のゲートの出力を繰り返しトグルさせ続ける、つまり、信号「０」と信号「１」とを交互に繰り返し出力させることによって、ロジック回路の耐性を試験するものである。
【０００９】
図８は、従来のストレステスト（バーンイン試験）の方法を示すものである。なお、ここでは、複数のクロック同期型Ｆ／ＦをＳＣＡＮチェーンとして接続してなるＳＣＡＮテスト用Ｆ／Ｆチェーン回路を用いて、上記バーンイン試験を行う場合について説明する。
【００１０】
バーンイン試験においては、ロジック回路２０１の外部より与えられるバーンイン試験用のテストベクトル２０２、あるいは、上記ロジック回路２０１の内部に設けられるベクトル発生回路２０３より発生されるバーンイン試験用のテストベクトルが、順次、ＳＣＡＮテスト用Ｆ／Ｆチェーン回路２０４の、たとえば、各ＳＣＡＮ  Ｆ／Ｆ（１）２０４ａ〜ＳＣＡＮ  Ｆ／Ｆ（４）２０４ｄにセットされる。そして、ＳＣＡＮ  Ｆ／Ｆ用クロックｃｌｋが、上記各ＳＣＡＮ  Ｆ／Ｆ（１）２０４ａ〜ＳＣＡＮ  Ｆ／Ｆ（４）２０４ｄに入力されることにより、それぞれのネットが活性化される。この場合、上記各ＳＣＡＮ  Ｆ／Ｆ（１）２０４ａ〜ＳＣＡＮ  Ｆ／Ｆ（４）２０４ｄにセットされるテストベクトルを繰り返し逆転（反転）させて、それぞれのノードをトグルさせ続けることにより、上記のバーンイン試験が実現されている。
【００１１】
しかしながら、上記したバーンイン試験を含むストレステストにおいては、それぞれのノードをトグルさせ続けるために、各ＳＣＡＮ  Ｆ／Ｆ（１）２０４ａ〜ＳＣＡＮ  Ｆ／Ｆ（４）２０４ｄに対し、ロジック回路２０１の外部もしくは内部のいずれかから、逆転されたテストベクトル（たとえば、信号「０」または信号「１」）を繰り返し入力しなければならない。そのため、ストレステストは非常に煩わしいものであり、多くの時間を費やすという不具合があった。
【００１２】
【発明が解決しようとする課題】
上記したように、従来においては、動作周波数測定テストの際のｆ−ｍａｘ測定を可能とするテストベクトルの特定に多大な時間を要するという問題があった。
【００１３】
また、従来においては、ストレステストの際にそれぞれのノードをトグルさせ続けるためのテストベクトルの入力が非常に煩わしいものであり、多くの時間を費やすという不具合があった。
【００１４】
そこで、この発明は、組み合わせ回路のテストを簡素化でき、設計リソース・タイムの削減や短縮が可能なロジック回路およびその設計方法並びにテスト方法を提供することを目的としている。
【００１５】
【課題を解決するための手段】
本願発明の一態様によれば、組み合わせ回路のスキャンテストに利用されるフリップフロップチェーン回路を、セレクタをそれぞれ備える複数のフリップフロップを用いて構成したことを特徴とするロジック回路が提供される。
【００１６】
また、本願発明の一態様によれば、所望のファンクション動作を実現するための組み合わせ回路をデザインする工程と、デザインされた前記組み合わせ回路を、各種のゲートを用いて論理合成する工程と、論理合成された前記組み合わせ回路の、スキャンテストに利用されるフリップフロップチェーン回路を、セレクタをそれぞれ備える複数のフリップフロップを用いて設計する工程とを備えることを特徴とするロジック回路の設計方法が提供される。
【００１７】
また、本願発明の一態様によれば、組み合わせ回路のスキャンテストに利用されるフリップフロップチェーン回路を、セレクタをそれぞれ備える複数のフリップフロップを用いて構成し、前記組み合わせ回路の動作周波数測定テスト時には、前記複数のフリップフロップのセット値を前記セレクタによっていっせいに反転させた反転値が動作周波数測定テスト用ベクトルとして、前記組み合わせ回路の最大遅延経路に与えられることを特徴とするロジック回路のテスト方法が提供される。
【００１８】
さらに、本願発明の一態様によれば、組み合わせ回路のスキャンテストに利用されるフリップフロップチェーン回路を、セレクタをそれぞれ備える複数のフリップフロップを用いて構成し、前記組み合わせ回路のストレステスト時には、前記複数のフリップフロップのセット値を前記セレクタによって繰り返し反転させた反転値がストレステスト用ベクトルとして、前記組み合わせ回路のノードに与えられることを特徴とするロジック回路のテスト方法が提供される。
【００１９】
上記した構成によれば、動作周波数測定テスト用ベクトルおよびストレステスト用ベクトルを容易に作成できるようになる。これにより、動作周波数測定テストやストレステストなどの、組み合わせ回路のテストにかかる負担を大幅に軽減することが可能となるものである。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
（第１の実施形態）
図１は、この発明の第１の実施形態にかかり、ロジック回路における組み合わせ回路のテスト方法を示すものである。ここでは、その一例として、組み合わせ回路の動作周波数測定テスト（ｆ−ｍａｘ測定）について説明する。
【００２２】
本実施形態において、組み合わせ回路１１のｆ−ｍａｘ測定は、スキャン（ＳＣＡＮ）テスト用フリップフロップ（Ｆ／Ｆ）チェーン回路２１を用いて行われる。上記Ｆ／Ｆチェーン回路２１は、たとえば、ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅがＳＣＡＮチェーンとして接続されている。ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅのそれぞれは、クロック同期型のフリップフロップからなっている。
【００２３】
上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅの各データ入力端（入力段）Ｄには、それぞれ、セレクタであるＭＵＸ（Ｍｕｌｔｉｐｌｅｘｅｒ）２２ａ〜２２ｅが接続されている。上記各ＭＵＸ２２ａ〜２２ｅは、たとえば図２に示す、ロジック回路を自動設計するためのプログラム（ＳＣＡＮテスト用Ｆ／Ｆチェーン回路生成ツール）の実行により自動的に挿入される。ＭＵＸ２２ａ〜２２ｅのそれぞれは、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅの各セット値を反転させるためのもので、たとえば、制御信号であるＭＵＸ反転値選択信号ＩＳのオフ（非ｆ−ｍａｘ測定）時には、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅにそれぞれセットされる本来のセット値を、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅの各データ入力端Ｄに供給する。一方、上記ＭＵＸ反転値選択信号ＩＳがオンの時（ｆ−ｍａｘ測定時）、各ＭＵＸ２２ａ〜２２ｅは、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅの各反転出力端（Ｑ￣  ）に現われる信号（反転値）を、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅの各データ入力端Ｄに供給する。この場合、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅに対し、あらかじめ回路の外部より供給される第２のテストベクトルをそれぞれセットしておくことにより、結果として、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅの各セット値（第２のテストベクトル）がいっせいに反転される。これにより、ｆ−ｍａｘ測定用テストベクトルとしての第１のテストベクトル（動作周波数測定テスト用ベクトル）が作成される。
【００２４】
図３（ａ）は、クリティカルパス（組み合わせ回路１１での信号伝達時間が最大となる経路）１２の、動作周波数測定が有効になりえる場合の構成例であり、図３（ｂ）は、上記動作周波数測定が有効になりえない場合の構成例である。
【００２５】
本実施形態において、たとえば図３（ｂ）に示すように、ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ，ＳＣＡＮ  Ｆ／Ｆ（２）２１ｂの各セット値を「１→０」，「０→１」に反転させたにもかかわらず、上記クリティカルパス１２における初段のゲート（ＥＸＯＲ）１２ｂの出力が「１→０」に変化しない場合（つまり、「１→１」を維持する場合）、正確なｆ−ｍａｘ測定を行うことができない。そこで、本実施形態のクリティカルパス１２は、たとえば図３（ａ）に示すように、ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ，ＳＣＡＮ  Ｆ／Ｆ（２）２１ｂの各セット値を「１→０」，「１→０」に反転させた場合には、必ず初段のゲート（ＡＮＤ）１２ａの出力が「１→０」に変化（反転）するようなパス構成となっている。
【００２６】
ｆ−ｍａｘ測定を実現する場合、まず、タイミング解析の結果などにもとづいて、組み合わせ回路１１のクリティカルパス１２を探し出す。次いで、上記クリティカルパス１２に所望のファンクション動作を実行させるための第１のテストベクトルを反転させた第２のテストベクトルを、それぞれ回路の外部より供給する。この第２のテストベクトルは、順次、上記Ｆ／Ｆチェーン回路２１の各ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅにセットされる。すなわち、実際のｆ−ｍａｘ測定では、たとえば図４に示すように、上記クリティカルパス１２を活性化させるための第１のテストベクトルを特定するための各データ、つまり、第２のテストベクトルＤ１＿ｉｎｖ［ｎ］（この例の場合、［ｎ］＝［Ｆ／Ｆ（１）］〜［Ｆ／Ｆ（５）］）が、上記Ｆ／Ｆチェーン回路２１の各ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅにセットされる。また、上記第２のテストベクトルＤ１＿ｉｎｖ［ｎ］は、上記各ＭＵＸ２２ａ〜２２ｅへのオン状態の上記ＭＵＸ反転値選択信号ＩＳの供給によりいっせいに反転されて、上記第１のテストベクトル（クリティカルパス用のＦ／Ｆの反転値）Ｄ１［ｎ］となる。上記第１のテストベクトルＤ１［ｎ］は、ＳＣＡＮ  Ｆ／Ｆ用クロックｃｌｋの入力に応じて、各ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅにいっせいにセットされる。これにより、上記クリティカルパス１２が活性化されて、上記第１のテストベクトルＤ１［ｎ］による所望のファンクション動作が実行される。
【００２７】
しかる後、１サイクル分のクロックｃｌｋの入力により、その実行の結果Ｄ２［ｎ］が、上記Ｆ／Ｆチェーン回路２１の各ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ’〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅ’にセットされる（この場合、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ’〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅ’は、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（５）２１ｅと同一のＦ／Ｆであり、クリティカルパス１２の実行に与えられた時間相当分の時間差をもつ）。上記クリティカルパス１２を通過した後の、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ’〜ＳＣＡＮＦ／Ｆ（５）２１ｅ’の各セット値（Ｄ２［ｎ］）は、組み合わせ回路１１の設計値をもとに予測される期待値と比較される。こうして、上記クリティカルパス１２の実行に与えられた時間（クロックｃｌｋの周期）を徐々に短くしていき、期待値と一致するぎりぎりの動作周波数が求められる。つまり、期待値と実行の結果Ｄ２［ｎ］とが不一致になる直前の、上記クリティカルパス１２の実行に与えられた時間を求めることによって、動作可能周波数の最高値（最大動作周波数）の測定が行われる。
【００２８】
上記したように、クリティカルパス１２を活性化させるための第１のテストベクトルＤ１［ｎ］を容易に作成できるようにしている。すなわち、クリティカルパス１２に所望のファンクション動作を行わせるための第１のテストベクトルＤ１［ｎ］を、第２のテストベクトルＤ１＿ｉｎｖ［ｎ］を反転させることにより作成できるようにしている。これにより、所望のファンクション動作の、その１サイクル前のＳＣＡＮ  Ｆ／Ｆのセット値（Ｄ０［ｎ］）を特定するといった複雑で、面倒な作業を必要とすることなしに、第１のテストベクトルＤ１［ｎ］を特定することが容易に可能となる。したがって、動作周波数測定テストの簡素化を実現でき、かかる負担を大幅に軽減することが可能となるものである。
【００２９】
このように、第２のテストベクトルＤ１＿ｉｎｖ［ｎ］を求めるほうが、第２のテストベクトルＤ０［ｎ］を特定するよりも遥かに簡単であり、第２のテストベクトルＤ１＿ｉｎｖ［ｎ］を特定する際のミスも少なくできる。
【００３０】
特に、本実施形態においては、ＭＵＸを組み込んだＦ／Ｆチェーン回路を用いることによって、第１のテストベクトルＤ１［ｎ］を簡単に作成できるようにしている。このＭＵＸを組み込んだＦ／Ｆチェーン回路は、生成ツールによって自動設計することが可能である。すなわち、本実施形態のＦ／Ｆチェーン回路は、たとえば図２に示したように、論理合成された回路のうち、ＳＣＡＮチェーンとして接続される各Ｆ／Ｆを、ＭＵＸ付きのＦ／Ｆによりそれぞれ置換することで容易に構成できる。これにより、ロジック回路を開発する際の設計リソース・タイムの削減や短縮が可能である。
【００３１】
（第２の実施形態）
図５は、この発明の第２の実施形態にかかり、ロジック回路における組み合わせ回路のテスト方法を示すものである。ここでは、その一例として、組み合わせ回路のストレステスト（バーンイン試験）について説明する。
【００３２】
バーンイン試験は、上記ＳＣＡＮテスト用Ｆ／Ｆチェーン回路２１を用いて行われる。本実施形態の場合、上記Ｆ／Ｆチェーン回路２１は、ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（４）２１ｄがスキャンチェーンとして接続されている。すなわち、バーンイン試験時には、上記Ｆ／Ｆチェーン回路２１の各ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（４）２１ｄに対し、ロジック回路１の内部に設けられたベクトル発生回路３１によりそれぞれ発生されるテストベクトル（第２のテストベクトル）、もしくは、上記ロジック回路１の外部よりそれぞれ与えられるテストベクトル（第２のテストベクトル）３２の、どちらか一方が供給されるようになっている。
【００３３】
ここで、セット値としての上記第２のテストベクトルは、それぞれのネット（ノード）を活性化し続けるための、後述する第１のテストベクトル（ストレステスト用ベクトル）を作成するためのものである。つまり、上記第１のテストベクトルは、上記第２のテストベクトルを繰り返し反転させることにより生成されるようになっている。
【００３４】
バーンイン試験を実現する場合、まず、ベクトル発生回路３１により発生される第２のテストベクトル、もしくは、回路の外部より与えられる第２のテストベクトル３２を、順次、上記Ｆ／Ｆチェーン回路２１の各ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（４）２１ｄにセットする。すなわち、実際のバーンイン試験では、それぞれのノードを活性化し続けるための第１のテストベクトルを作成するための、第２のテストベクトルが上記Ｆ／Ｆチェーン回路２１の各ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（４）２１ｄにセットされる。上記第２のテストベクトルは、上記各ＭＵＸ２２ａ〜２２ｄへのオン状態の上記ＭＵＸ反転値選択信号ＩＳの供給により繰り返し反転されて、上記第１のテストベクトル（反転値）となる。この場合、上記ＭＵＸ反転値選択信号ＩＳがオンになると、各ＭＵＸ２２ａ〜２２ｄは、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（４）２１ｄの各反転出力端（Ｑ￣  ）に現われる信号を、逐次、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（４）２１ｄの各データ入力端Ｄに供給する。つまり、各ＭＵＸ２２ａ〜２２ｄは、上記ＳＣＡＮ  Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ  Ｆ／Ｆ（４）２１ｄにセットされた上記第２のテストベクトルを、永久的にトグルさせる。これにより、バーンイン試験用のテストベクトルとしての上記第１のテストベクトル（ストレステスト用ベクトル）が作成される。
【００３５】
上記第１のテストベクトルは、ＳＣＡＮ  Ｆ／Ｆ用クロックｃｌｋの入力に応じて、それぞれのネット（ノード）を活性化し続ける。こうして、それぞれのノードに負荷をかけ続けることにより、バーンイン試験が実現される。
【００３６】
この第２の実施形態によれば、それぞれのノードを活性化し続けるための第１のテストベクトルを容易に作成できるようになる。すなわち、クロックを与え続けることのみにより、ストレステスト用ベクトルを永久的にトグルさせ続けることができるようにしている。これにより、逆転されたテストベクトルを交互に入力しなければならないといった非常に煩わしい作業を必要とすることなしに、それぞれのノードを活性化し続けることが容易に可能となる。したがって、バーンイン試験などのストレステストの簡素化を実現でき、かかる負担を大幅に軽減することが可能となるものである。
【００３７】
しかも、簡素化によるテスト時間の短縮が可能であるばかりか、クロックの制御のみによってトグルの回数を簡単に増減することができるため、テストの細分化が可能である。
【００３８】
また、上述した第１の実施形態の場合と同様に、ＭＵＸを組み込んだＦ／Ｆチェーン回路は生成ツールによる自動設計が可能であり、設計リソース・タイムの削減や短縮を実現できる。
【００３９】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００４０】
【発明の効果】
以上、詳述したようにこの発明によれば、組み合わせ回路のテストを簡素化でき、設計リソース・タイムの削減や短縮が可能なロジック回路およびその設計方法並びにテスト方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかる、ロジック回路における組み合わせ回路のｆ−ｍａｘ測定の方法について説明するために示す概略図。
【図２】図１のロジック回路を自動設計するためのプログラムの一例を示すフローチャート。
【図３】図１の組み合わせ回路（クリティカルパス）の、ｆ−ｍａｘ測定が有効になりえる場合と有効になりえない場合とを比較して示す要部の回路図。
【図４】第１の実施形態にかかる、ｆ−ｍａｘ測定の方法を説明するために示すタイミングチャート。
【図５】本発明の第２の実施形態にかかる、ロジック回路における組み合わせ回路のバーンイン試験の方法について説明するために示す概略図。
【図６】従来の、ｆ−ｍａｘ測定の方法を説明するために示す組み合わせ回路の概略図。
【図７】従来の、ｆ−ｍａｘ測定の方法を説明するために示すタイミングチャート。
【図８】従来の、バーンイン試験の方法を説明するために示すロジック回路の概略図。
【符号の説明】
１…ロジック回路、１１…組み合わせ回路、１２…クリティカルパス、１２ａ…初段のゲート（ＡＮＤ）、１２ｂ…初段のゲート（ＥＸＯＲ）、２１…ＳＣＡＮテスト用Ｆ／Ｆチェーン回路、２１ａ〜２１ｅ，２１ａ’〜２１ｅ’…ＳＣＡＮ  Ｆ／Ｆ（１）〜ＳＣＡＮ  Ｆ／Ｆ（５）、２２ａ〜２２ｅ…ＭＵＸ、３１…ベクトル発生回路、３２…テストベクトル（第２のテストベクトル）、Ｄ１［ｎ］…第１のテストベクトル、Ｄ１＿ｉｎｖ［ｎ］…第２のテストベクトル、Ｄ２［ｎ］…実行の結果、ｃｌｋ…ＳＣＡＮ  Ｆ／Ｆ用クロック、ＩＳ…ＭＵＸ反転値選択信号。
【図１】
2004279266.tif 000003
【図２】
2004279266.tif 000004
【図３】
2004279266.tif 000005
【図４】
2004279266.tif 000006
【図５】
2004279266.tif 000007
【図６】
2004279266.tif 000008
【図７】
2004279266.tif 000009
【図８】
2004279266.tif 000010