(57)【要約】【課題】複数の出力チャンネルを有し、画像データを並列出力する高速画素読出し可能な固体撮像装置及びその読み出し方法を提供すること。【解決手段】本発明は、出力チャンネルＣＨ１，ＣＨ２を備えた固体撮像装置であって、同一撮像領域内の画素の画素信号を読み出す第１、第２の駆動モードを有しており、上記第１の駆動モードと第２の駆動モードとでは使用する出力チャンネル数が異なっており、更に両モードの少なくとも一方では、水平方向に隣接する画素の画素信号の読み出しタイミングの位相が所定量ずれている。【選択図】    図１
2004312107.tif 000002
【特許請求の範囲】
【請求項１】
複数の出力チャンネルを備えた固体撮像装置において、
同一撮像領域内の画素の画素信号を読み出す第１、第２の駆動モードに設定自在であり、上記第１の駆動モードと第２の駆動モードとで使用する出力チャンネル数を異ならせるように制御することを特徴とする固体撮像装置。
【請求項２】
上記第１の駆動モードと第２の駆動モードの少なくともいずれか一方で、水平方向に隣接する画素の画素信号の読み出しタイミングの位相を所定量ずらすことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
上記第１の駆動モードでは水平方向に隣接する２画素の信号を２つの出力チャンネルから並列出力し、上記第２の駆動モードでは水平方向及び垂直方向に隣接する２×２画素の信号を４つの出力チャンネルからそれぞれ並列出力することを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
所定配列のカラーフィルタと複数の出力チャンネルとを備えた固体撮像装置であって、上記カラーフィルタにより規定される色位相コーディングのうち同一の色位相にある画素の画素信号同士を、出力チャンネル数を変更しつつそれぞれ同一の出力チャンネルから並列に出力することを特徴とする固体撮像装置。
【請求項５】
所定配列カラーフィルタと複数の出力チャンネル、Ｘアドレスレジスタ、Ｙアドレスレジスタとを備えた固体撮像装置であって、
制御信号に応じて、撮像エリア全域またはブロック領域内の画素につき、上記カラーフィルタにより規定される色位相コーディングのうち、同一の色位相関係にある画素の画素信号同士がそれぞれ同一の出力チャンネルから連続的に又は離散的に、出力チャンネル数を変更しつつ並列に読み出すように上記Ｘアドレスレジスタと上記Ｙアドレスレジスタとを制御することを特徴とする固体撮像装置。
【請求項６】
４本の出力チャンネルを備えた固体撮像装置であって、上記出力チャンネルのうちの２本を用いた一対色の２系統並列出力、又は４本を用いた単色４系統並列出力のいずれかに設定すると共に、全撮像範囲内の任意領域の画素の画素信号を連続的に或いは所定の一方向について離散的に、出力チャンネル数を変更しつつそれぞれ読み出すように制御することを特徴とする固体撮像装置。
【請求項７】
上記複数の出力チャンネルから並列出力される画素信号の読み出しタイミングは、異なる色信号について少なくともそのうちの一対につき相互に位相がずれていることを特徴とする請求項４乃至６のいずれかに記載の固体撮像装置。
【請求項８】
ベイヤー配列カラーフィルタを更に具備することを特徴とする請求項４乃至６のいずれかに記載の固体撮像装置。
【請求項９】
二次元アレイ状の光電変換部と複数の出力チャンネルとを備えた固体撮像装置の画像データを複数の出力チャンネルから並列に読み出す方法であって、外部から入力される制御信号に応じて複数の出力チャンネルを割当てるステップと、上記光電変換部の夫々を順次アドレスするステップと、上記アドレスされた光電変換部から出力される画素信号を上記割当てられた複数の出力チャンネルにそれぞれ転送するステップと、上記割当てられた複数の出力チャンネルから各画像信号を所定の位相差を与えたタイミングで並列に出力するステップとを有することを特徴とする固体撮像装置の読み出し方法。
【請求項１０】
複数画素が二次元配列された光電変換部と、
上記光電変換部の画素を選択する垂直走査回路と、
上記各画素から延出された出力信号線の一端及び他端に夫々配設された、一列置きに共通に入力される転送信号により駆動制御される転送スイッチと、この転送スイッチを介して画素から転送される画素信号を記憶するラインメモリと、水平選択信号を出力する水平走査回路と、この水平選択信号により駆動制御される水平選択スイッチと、この水平選択スイッチを介して画素信号を読み出す出力チャンネルと、
を具備し、同一撮像領域内の画素の画素信号を読み出す第１、第２の駆動モードに設定自在であり、この第１の駆動モードと第２の駆動モードとで使用する出力チャンネルを異ならせることを特徴とする固体撮像装置。
【請求項１１】
上記第１の駆動モードと第２の駆動モードの少なくともいずれか一方で、水平方向に隣接する画素の画素信号の読み出しタイミングの位相を所定量ずらすことを特徴とする請求項１０に記載の固体撮像装置。
【請求項１２】
ベイヤー配列のカラーフィルタと、
複数画素が二次元配列された光電変換部と、
上記光電変換部の画素を選択する垂直走査回路と、
上記各画素から延出された出力信号線の一端及び他端に夫々配設された、一列置きに共通に入力される転送信号により駆動制御される転送スイッチと、この転送スイッチを介して画素から転送される画素信号を記憶するラインメモリと、水平選択信号を出力する水平走査回路と、隣接する２つが同一の水平選択信号により駆動制御される水平選択スイッチと、奇数番目の水平選択スイッチを介して画素信号を読み出す一の出力チャンネルと、偶数番目の水平選択スイッチを介して画素信号を読み出す他の出力チャンネルと、
を具備し、上記カラーフィルタにより規定される色位相コーディングのうち同一の色位相にある画素の画素信号同士をそれぞれ同一の出力チャンネルから並列に出力することを特徴とする固体撮像装置。
【請求項１３】
上記出力チャンネルのうちの２本を用いた一対色の２系統並列出力又は４本を用いた単色４系統並列出力のいずれかに設定すると共に、全撮像範囲内の任意領域の画素の画素信号を連続的に或いは所定の一方向について離散的にそれぞれ読み出すように制御することを特徴とする請求項１２に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素を２次元に配列した固体撮像装置等に係り、特に複数の出力チャンネルを有する固体撮像装置及びその読み出し方法に関する。
【０００２】
【従来の技術】
従来、固体撮像素子を用いた撮像装置では、撮像素子からの画像データ読出しを画素数の増大に応じて高速化する必要がある。しかし、固体撮像装置の駆動周波数には、半導体製造プロセスや設計ルール等に起因する上限値（例えば２０〜３０ＭＨｚ）があるため、駆動周波数をむやみに上げることはできない。
【０００３】
こうした制約を克服するために、撮像素子の信号出力線本数を増やして画像信号を並列に読出すようにした種々の技術が知られている。
【０００４】
このような技術としては、同色画素信号を出力線上で加算し、複数画素分の加算信号を複数の出力端子より出力する技術がある（特許文献１参照）。
【０００５】
さらに、カラーフィルタに対応する画素の読み出しに第２行又は第４行の画素を１列ずらせて列読み出しを行うことで、フィルタの配列は従来のままで、４本の出力端に常に同色の出力を行う技術がある（特許文献２参照）。
【０００６】
また、並列出力構成であって、マトリクス状に配置された特定画素の信号を２つの水平信号線の内、一方より出力する技術（特許文献３参照）、分割されたピクセルアレイの各領域に対応した複数の出力回路等を設けることで、複数のピクセルを同時にアドレスとして読み出す技術もある（特許文献４参照）。
【０００７】
以上のほか、並列出力構成のイメージセンサについては、種々の提案がされている（特許文献５、非特許文献１参照）。
【０００８】
【特許文献１】
特開平８−１８２００５号公報
【０００９】
【特許文献２】
特開平９−４６８０号公報
【００１０】
【特許文献３】
特開２０００−１２８１９号公報
【００１１】
【特許文献４】
特開２０００−３２３４４号公報
【００１２】
【特許文献５】
米国特許第６，５１２，５４６号
【００１３】
【非特許文献１】
ＡＴＭＥＬ  ＡＴ７１２００Ｍ：
“８Ｍ  ｃｏｌｏｒ  ｉｍａｇｅｒ  ｗｉｔｈ  ｔｗｏ  ｏｕｔｐｕｔ  ｒｅｇｉｓｔｏｒｓ  ａｎｄ  ｆｏｕｒ  ｏｕｔｐｕｔｓ”
【００１４】
【発明が解決しようとする課題】
しかし、上記列挙した先行技術に係る発明にあっては、動画撮像やＡＥ（自動露光量調整）、ＡＷＢ（自動ホワイトバランス調整）、ＡＦ（自動焦点調整）を含む各種の局面に対して、必ずしも最適化されているとはいい難い。
【００１５】
本発明は、かかる技術課題に鑑みてなされたものであって、その目的とするところは、複数の出力チャンネルを有し、画像データを並列出力する高速画素読出し可能な固体撮像装置及びその読み出し方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の態様では、複数の出力チャンネルを備えた固体撮像装置において、同一撮像領域内の画素の画素信号を読み出す第１、第２の駆動モードに設定自在であり、上記第１の駆動モードと第２の駆動モードとで使用する出力チャンネル数を異ならせるように制御することを特徴とする固体撮像装置が提供される。この第１の態様によれば、複数の出力チャンネルを有しているので、画像データを高速に並列出力することができる。
【００１７】
この第１の態様において、上記第１の駆動モードと第２の駆動モードの少なくともいずれか一方で、水平方向に隣接する画素の画素信号の読み出しタイミングの位相を所定量ずらすことを特徴としてもよい。この場合、複数の出力チャンネルより出力された画素信号を後に混合する際に処理を確実に行える。更に、この第１の態様において、上記第１の駆動モードでは水平方向に隣接する２画素の信号を２つの出力チャンネルから並列出力し、上記第２の駆動モードでは水平方向及び垂直方向に隣接する２×２画素の信号を４つの出力チャンネルからそれぞれ並列出力することを特徴としてもよい。この場合、複数の出力チャンネルより画像データを高速に並列出力することができ、出力チャンネルに画素信号が出力される水平有効期間が短縮され、高フレームレートが実現される。
【００１８】
本発明の第２の態様では、所定配列のカラーフィルタと複数の出力チャンネルとを備えた固体撮像装置であって、上記カラーフィルタにより規定される色位相コーディングのうち同一の色位相にある画素の画素信号同士を、出力チャンネル数を変更しつつそれぞれ同一の出力チャンネルから並列に出力することを特徴とする固体撮像装置が提供される。この第２の態様によれば、色毎に出力チャンネルが分けられるので、後処理が行い易くなる。更に、高フレームレートも実現される。
【００１９】
本発明の第３の態様では、所定配列カラーフィルタと複数の出力チャンネル、Ｘアドレスレジスタ、Ｙアドレスレジスタとを備えた固体撮像装置であって、制御信号に応じて、撮像エリア全域またはブロック領域内の画素につき、上記カラーフィルタにより規定される色位相コーディングのうち、同一の色位相関係にある画素の画素信号同士がそれぞれ同一の出力チャンネルから連続的に又は離散的に、出力チャンネル数を変更しつつ並列に読み出されるように上記Ｘアドレスレジスタと上記Ｙアドレスレジスタとを制御することを特徴とする固体撮像装置が提供される。この第３の態様によれば、色毎に出力チャンネルが分けられるので、後処理が行い易い。
【００２０】
本発明の第４の態様では、４本の出力チャンネルを備えた固体撮像装置であって、上記出力チャンネルのうちの２本を用いた一対色の２系統並列出力、又は４本を用いた単色４系統並列出力のいずれかに設定すると共に、全撮像範囲内の任意領域の画素の画素信号を連続的に或いは所定の一方向について離散的に、出力チャンネル数を変更しつつそれぞれ読み出すように制御することを特徴とする固体撮像装置が提供される。複数の出力チャンネルより画像データを高速に並列出力することができ、出力チャンネルに画素信号が出力される水平有効期間が短縮される。
【００２１】
上記第２乃至第４の態様において、上記複数の出力チャンネルから並列出力される画素信号の読み出しタイミングは、異なる色信号について相互に位相がずれていることを特徴としてもよい。この場合、後処理が行い易くなる。上記第２乃至第４の態様において、ベイヤー配列カラーフィルタを更に具備することを特徴としてもよい。これは、色毎の出力チャネルの割り当てに好適である。
【００２２】
本発明の第５の態様では、二次元アレイ状の光電変換部と複数の出力チャンネルとを備えた固体撮像装置の画像データを複数の出力チャンネルから並列に読み出す方法であって、外部から入力される制御信号に応じて複数の出力チャンネルを割当てるステップと、上記光電変換部の夫々を順次アドレスするステップと、上記アドレスされた光電変換部から出力される画素信号を上記割当てられた複数の出力チャンネルにそれぞれ転送するステップと、上記割当てられた複数の出力チャンネルから各画像信号を所定の位相差を与えたタイミングで並列に出力するステップとを有することを特徴とする固体撮像装置の読み出し方法が提供される。この第５の態様によれば、複数の出力チャンネルより画像データを高速に並列出力することができ、出力チャンネルに画素信号が出力される水平有効期間が短縮される。更に、複数の出力チャンネルより出力された画素信号を後に混合する際に処理を確実に行えることとなる。
【００２３】
本発明の第６の態様では、複数画素が二次元配列された光電変換部と、上記光電変換部の画素を選択する垂直走査回路と、上記各画素から延出された出力信号線の一端及び他端に夫々配設された、一列置きに共通に入力される転送信号により駆動制御される転送スイッチと、この転送スイッチを介して画素から転送される画素信号を記憶するラインメモリと、水平選択信号を出力する水平走査回路と、この水平選択信号により駆動制御される水平選択スイッチと、この水平選択スイッチを介して画素信号を読み出す出力チャンネルと、を具備し、同一撮像領域内の画素の画素信号を読み出す第１、第２の駆動モードに設定自在であり、この第１の駆動モードと第２の駆動モードとで使用する出力チャンネルを異ならせることを特徴とする固体撮像装置が提供される。この第６の態様によれば、複数の出力チャンネルより画像データを高速に並列出力することができ、出力チャンネルに画素信号が出力される水平有効期間が短縮される。
【００２４】
この第６の態様において、上記第１の駆動モードと第２の駆動モードの少なくともいずれか一方で、水平方向に隣接する画素の画素信号の読み出しタイミングの位相を所定量ずらすことを特徴としてもよい。この場合、複数の出力チャンネルより出力された画素信号を後に混合する際に処理を確実に行える。
【００２５】
本発明の第７の態様では、ベイヤー配列のカラーフィルタと、複数画素が二次元配列された光電変換部と、上記光電変換部の画素を選択する垂直走査回路と上記各画素から延出された出力信号線の一端及び他端にそれぞれ配設された、一列置きに共通に入力される転送信号により駆動制御される転送スイッチと、この転送スイッチを介して画素から転送される画素信号を記憶するラインメモリと、水平選択信号を出力する水平走査回路と、隣接する２つが同一の水平選択信号により駆動制御される水平選択スイッチと、奇数番目の水平選択スイッチを介して画素信号を読み出す一の出力チャンネルと、偶数番目の水平選択スイッチを介して画素信号を読み出す他の出力チャンネルと、を具備し、上記カラーフィルタにより規定される色位相コーディングのうち同一の色位相にある画素の画素信号同士をそれぞれ同一の出力チャンネルから並列に出力することを特徴とする固体撮像装置が提供される。この第３の態様によれば、色毎に出力チャンネルが分けられるので、後処理が行い易い。
【００２６】
この第７の態様において、上記出力チャンネルのうちの２本を用いた一対色の２系統並列出力又は４本を用いた単色４系統並列出力のいずれかに設定すると共に、全撮像範囲内の任意領域の画素の画素信号を連続的に或いは所定の一方向について離散的にそれぞれ読み出すように制御することを特徴としてもよい。この場合には、複数の出力チャンネルより画像データを高速に並列出力することができ、出力チャンネルに画素信号が出力される水平有効期間が短縮される。
【００２７】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態について説明する。
【００２８】
（第１実施形態）
先ず、図１には本発明の第１実施形態に係る固体撮像装置の構成を示し詳細に説明する。この図１において、符号Ｐ１１〜Ｐｍｎ（ｍ，ｎは整数）は、２次元状に行列配置（マトリクス配置）されたｍ×ｎ個の画素を示している。符号１はこれら複数画素からなる固体撮像素子（エリアセンサ）を示している。
【００２９】
符号３０は、垂直走査回路を示している。この垂直走査回路３０は、ライン４０−１〜４０−ｎを順次走査していくものであり、各ライン４０−１〜４０−ｎに対応した複数のユニット３０−１〜３０−ｎで構成されている。
【００３０】
符号１０，２０は、双方とも水平走査回路を示している。この水平走査回路１０，２０は、各画素Ｐ１１〜Ｐｍｎから出力信号線５０−１〜５０−ｍに導出された電気信号を画素毎に水平方向に順次読み出すためのものである。
【００３１】
この水平走査回路１０は、各出力信号線５０−１〜５０−ｍに対応した複数のユニット１０−１〜１０−ｍからなり、同様に、水平走査回路２０は、各出力信号線５０−１〜５０−ｍに対応したユニット２０−１〜２０−ｍからなる。
【００３２】
各画素Ｐ１１〜Ｐｍｎには、ライン４０−１〜４０−ｎ、出力信号線５０−１〜５０−ｍ以外の他のラインも接続されているが、図示を省略する。
【００３３】
出力信号線５０−１〜５０−ｍの水平走査回路１０側の一端には、トランジスタ１３−１〜１３−ｍ、ラインメモリ１２−１〜１２−ｍ、トランジスタ１１−１〜１１−ｍが、それぞれ図示の如く１組ずつ配設されている。
【００３４】
一方、出力信号線５０−１〜５０−ｍの水平走査回路２０側の他端には、トランジスタ２３−１〜２３−ｍ、ラインメモリ２２−１〜２２−ｍ、トランジスタ２１−１〜２１−ｍが、それぞれ図示の如く１組ずつ配設されている。
【００３５】
トランジスタ１３−１〜１３−ｍ、２３−１〜２３−ｍは、垂直走査回路３０により選択された画素行の信号をラインメモリ１３−１〜１３−ｍ、２３−１〜２３−ｍに転送するための転送スイッチとしての役割を担うものであり、図中、一列置きに共通に入力される制御信号ＣＫＴ１−１，ＣＫＴ１−２，ＣＫＴ２−１，ＣＫＴ２−２によりオン／オフ制御されるように構成されている（以下では、このトランジスタ１３−１〜１３−ｍ、２３−１〜２３−ｍを「転送スイッチ」と称する）。
【００３６】
また、ラインメモリ１２−１〜１２−ｍ、２２−１〜２２−ｍは、転送スイッチ１３−１〜１３−ｍ、２３−１〜２３−ｍを介して画素Ｐ１１〜Ｐｍｎから転送される画素信号を一時的に記憶するための容量素子からなる。
【００３７】
トランジスタ１１−１〜１１−ｍ、２１−１〜２１−ｍは、ラインメモリ１２−１〜１２−ｍ、２２−１〜２２−ｍに記憶された画素信号を選択するための水平選択スイッチとしての役割を担うものである。トランジスタ１１−１〜１１−ｍ、２１−１〜２１−ｍは、水平走査回路１０，２０の出力信号によりオン／オフ制御されるように構成されている（以下では、このトランジスタ１１−１〜１１−ｍ、２１−１〜２１−ｍを「水平選択スイッチ」と称する）。
【００３８】
以上の他、水平選択スイッチ１１−１〜１１−ｍを介して画素信号を読み出すための出力チャンネルＣＨ１と、水平選択スイッチ２１−１〜２１−ｍを介して画素信号を読み出すための出力チャンネルＣＨ２とを備える。
【００３９】
以下、図２及び図３のタイミングチャートを参照して、上記構成である第１実施形態に係る固体撮像装置の特徴的な動作について詳細に説明する。
【００４０】
尚、図２のタイミングチャートは第１の駆動モード時の動作を示しており、図３のタイミングチャートは第２の駆動モード時の動作を示している。
【００４１】
先ず、動作説明に先立ち、図２，図３で用いる各符号の意味内容を定義する。
【００４２】
図２，３中、ＶＤは垂直同期信号、ＨＤは水平同期信号をそれぞれ意味している。ＣＫＴ１−１は奇数列の転送スイッチ１２−１，１２−３，・・・，１２−（ｍ−１）のオン／オフを制御する転送信号を意味しており、ＣＫＴ１−２は、偶数列の転送スイッチ１２−２，１２−４，・・・，１２−ｍのオン／オフを制御する転送信号を意味している。そして、ＣＫＴ２−１は、奇数列の転送スイッチ２２−１，２２−３，・・・，２２−（ｍ−１）のオン／オフを制御する転送信号を意味しており、ＣＫＴ２−２は、偶数列の転送スイッチ２２−２，２２−４，・・・，２２−ｍのオン／オフを制御する転送信号を意味している。
【００４３】
Ｖ−１〜Ｖ−ｎは、垂直走査回路３０より出力される行選択信号を意味している。Ｈ１−１〜Ｈ１−ｍは、水平走査回路１０の各ユニット１０−１〜１０−ｍから出力され、水平選択スイッチ１１−１〜１１−ｍを制御する水平選択信号を意味している。Ｈ２−１〜Ｈ２−ｍは、水平走査回路２０の各ユニット２０−１〜２０−ｍから出力され、水平選択スイッチ２１−１〜２１−ｍを制御する水平選択信号を意味している。以上の他、ＣＨ１，ＣＨ２は、各出力チャンネルから出力される画素信号も併せて意味するものとする。
【００４４】
以下、図２を参照して、第１の駆動モード時の動作を詳述する。
【００４５】
第１の駆動モード設定時において、水平ブランキング期間Ｔ１内に行選択信号Ｖ−１が“Ｈ”レベルとなると、１行目の画素Ｐ１１〜Ｐｍ１が選択される。この間、転送信号ＣＫＴ１−１，ＣＫＴ１−２が“Ｈ”レベルであり、転送信号ＣＫＴ２−１，ＣＫＴ２−２が“Ｌ”レベルであるため、選択された画素Ｐ１１〜Ｐｍ１の画素信号は、ラインメモリ１２−１〜１２−ｍに記憶される。
【００４６】
この後、水平有効期間Ｔ２内に水平走査回路１０のみを動作させ、各ユニット１０−１〜１０−ｍから順に水平選択信号Ｈ１−１〜Ｈ１−ｍを出力すると、当該出力に同期して、ラインメモリ１２−１〜１２−ｍに記憶された１行目の画素Ｐ１１〜Ｐｍ１の各画素信号が順次出力チャンネルＣＨ１より出力される。
【００４７】
そして、次の水平ブランキング期間Ｔ３内に行選択信号Ｖ−２が“Ｈ”レベルとなると、２行目の画素Ｐ１２〜Ｐｍ２が選択される。この間、転送信号ＣＫＴ１−１及びＣＫＴ１−２が“Ｈ”レベルであり、転送信号ＣＫＴ２−１及びＣＫＴ２−２が“Ｌ”レベルであるため、選択された画素Ｐ１２〜Ｐｍ２の画素信号は、ラインメモリ１２−１〜１２−ｍに記憶される。その後、水平有効期間Ｔ４内に水平走査回路１０のみを動作させ、水平走査回路１０の各ユニット１０−１〜１０−ｍから順に水平選択信号Ｈ１−１〜Ｈ１−ｍを出力すると、ラインメモリ１２−１〜１２−ｍに記憶された２行目の画素Ｐ１２〜Ｐｍ２の各画素信号が順次出力チャンネルＣＨ１より出力される。これ以降は、上記したのと同様に水平ブランキング期間中に３行目〜ｎ行目までの画素が選択され、水平有効期間中に各行目の画素の各画素信号が出力チャンネルＣＨ１より出力される。
【００４８】
このように、第１の駆動モード設定時には、転送信号ＣＫＴ２−１及びＣＫＴ２−２は常時“Ｌ”レベルであり、水平走査回路２０を動作させないので、出力チャンネルＣＨ２からは画素信号は出力されず、出力チャンネルＣＨ１から全ての画素信号が読み出されることになる。
【００４９】
以下、図３を参照して、第２の駆動モード時の動作を詳述する。
【００５０】
第２の駆動モードの設定時において、水平ブランキング期間Ｔ１内に行選択信号Ｖ−１が“Ｈ”レベルとなると、１行目の画素Ｐ１１〜Ｐｍ１が選択される。
【００５１】
この間、転送信号ＣＫＴ１−１及びＣＫＴ２−２が“Ｈ”レベルであり、転送信号ＣＫＴ１−２及びＣＫＴ２−１が“Ｌ”レベルである。この為、選択された画素Ｐ１１〜Ｐｍ１の内、奇数列画素Ｐ１１，Ｐ３１…Ｐ（ｍ−１）１の画素信号は、ラインメモリ１２−１〜１２−ｍの内の奇数番目のラインメモリ１２−１，１２−３，・・・，１２−（ｍ−１）に記憶される。偶数列画素Ｐ２１，Ｐ４１…Ｐｍ１の画素信号は、ラインメモリ２２−１〜２２−ｍの内の偶数番目のラインメモリ２２−２，２２−４，・・・，２２−ｍにそれぞれ記憶される。
【００５２】
この後に、水平有効期間Ｔ２内に水平走査回路１０，２０を動作させる。
【００５３】
この水平走査回路１０では、奇数番目の水平走査回路ユニット１０−１，１０−３，…，１０−（ｍ−１）のみから順に水平選択信号Ｈ１−１，Ｈ１−３，・・・，Ｈ１−（ｍ−１）が出力され、当該出力に同期して、奇数番目のラインメモリ１２−１，１２−３，・・・，１２−（ｍ−１）に記憶された画素Ｐ１１，Ｐ３１，…，Ｐ（ｍ−１）１の画素信号が順次出力チャンネルＣＨ１より出力されることになる。一方、水平走査回路２０では、偶数番目の水平走査回路ユニット２０−２，２０−４，・・・，２０−ｍのみから順に水平選択信号Ｈ２−２，Ｈ２−４，・・・，Ｈ２−ｍが出力され、当該出力に同期して、偶数番目のラインメモリ２２−２，２２−４，・・・，２２−ｍに記憶された画素Ｐ２１，Ｐ４１，・・・，Ｐｍ１の画素信号が順次出力チャンネルＣＨ２より出力される。
【００５４】
続いて、次の水平ブランキング期間Ｔ３内に行選択信号Ｖ−２が“Ｈ”レベルとなると、２行目の画素Ｐ１２〜Ｐｍ２が選択される。
【００５５】
この間、転送信号ＣＫＴ１−１及びＣＫＴ２−２が“Ｈ”レベルであり、転送信号ＣＫＴ１−２及びＣＫＴ２−１が“Ｌ”レベルである。従って、選択された画素Ｐ１２〜Ｐｍ２の内、奇数列画素Ｐ１２，Ｐ３２，・・・，Ｐ（ｍ−１）２の画素信号は、ラインメモリ１２−１〜１２−ｍの内の奇数番目のラインメモリ１２−１，１２−３，・・・，１２−（ｍ−１）に記憶され、偶数列画素Ｐ２２，Ｐ４２，・・・，Ｐｍ２の画素信号は、ラインメモリ２２−１〜２２−ｍの内の偶数番目のライメモリ２２−２，２２−４，・・・，２２−ｍに記憶される。
【００５６】
その後、水平有効期間Ｔ４内に水平走査回路１０，２０を動作させる。
【００５７】
水平走査回路１０では、奇数番目の水平走査回路ユニット１０−１，１０−３，・・・，１０−（ｍ−１）のみから順に水平選択信号Ｈ１−１，Ｈ１−３，Ｈ１−（ｍ−１）が出力され、当該出力に同期して、奇数番目のラインメモリ１２−１，１２−３，・・・，１２−（ｍ−１）に記憶された画素Ｐ１２，Ｐ３２，・・・，Ｐ（ｍ−１）２の画素信号が順次出力チャンネルＣＨ１より出力される。
【００５８】
水平走査回路２０では、偶数番目の水平走査回路ユニット２０−２，２０−４，・・・，２０−ｍのみから順に水平選択信号Ｈ２−２，Ｈ２−４，・・・，Ｈ２−ｍが出力され、当該出力に同期して、偶数番目のラインメモリ２２−２，２２−４，・・・，２２−ｍに記憶された画素Ｐ２２，Ｐ４２…Ｐｍ２の画素信号が順次出力チャンネル２より出力されることになる。
【００５９】
これ以降、前述したのと同様に、水平ブランキング期間中に３行目からｎ行目までの画素が選択され、水平有効期間中に、その画素信号の内の奇数列画素信号が出力チャンネルＣＨ１より出力され、偶数列画素信号が出力チャンネルＣＨ２より出力される。
【００６０】
尚、前述した水平走査回路２０の動作タイミングは、水平走査回路１０の動作タイミングに対して位相が１８０度ずれている。従って、出力チャンネルＣＨ１とＣＨ２とから出力された画素信号を後に混合する際に、処理を確実に行うことができる。また、水平走査回路を１ユニットずつ間をおいて走査することは、例えばデコーダ回路を採用すれば容易に実現される。また、水平走査回路にシフトレジスタを用いた技術としては、本出願人が先に出願した特開平６−３５０９３３号公報により開示された「間引き走査方法」がある。
【００６１】
このように、第２の駆動モード設定時には、奇数列画素信号が出力チャンネルＣＨ１から出力され、偶数列画素信号が出力チャンネルＣＨ２から出力されるので、２つの出力チャンネルＣＨ１，ＣＨ２を用いて全ての画素信号を読み出すことができる。従って、この第２の駆動モード設定時には、出力チャンネルに画素信号が出力される水平有効期間が第１の駆動モードに対して半分の時間で済むことになり、第１の駆動モードに比して高フレームレートとなる。
【００６２】
ここで、第１実施形態に係る固体撮像装置（図１）からの出力信号を処理する回路の構成例は、図４に示される通りである。
【００６３】
図４に示されるように、この処理回路５００は、出力チャンネルＣＨ１と出力チャンネルＣＨ２の信号を混合する回路であり、Ａ／Ｄ変換及びラッチ回路５０１，５０２とセレクタ５０３から構成されている。
【００６４】
固体撮像装置４００の出力チャンネルＣＨ１からの画素信号は、Ａ／Ｄ変換及びラッチ回路５０１においてデジタル画像データに変換、ラッチされた後、セレクタ５０３へと出力される（信号ＯＵＴ１）。一方、出力チャンネルＣＨ２からの画素信号は、Ａ／Ｄ変換及びラッチ回路５０２においてデジタル画像データに変換、ラッチされた後、セレクタ５０３へと出力される（信号ＯＵＴ２）。セレクタ５０３では、双方を混合して出力する（出力信号ＯＵＴ）。
【００６５】
この処理回路５００内の信号ＯＵＴ１、ＯＵＴ２、及び処理回路５００の出力信号ＯＵＴの関係は、例えば図５及び図６に示される通りである。尚、図５は第１の駆動モード、図６は第２の駆動モードにそれぞれ対応している。
【００６６】
図５に示されるように、第１の駆動モードでは、出力チャンネルＣＨ１のみしか使用していないので、処理回路５００からは出力チャンネルＣＨ１からの信号が出力される。一方、図６に示されるように、第２の駆動モードでは、出力チャンネルＣＨ１，ＣＨ２の信号が混合されて処理回路５００から出力される。
【００６７】
先に図３の中でも説明したように、出力チャンネルＣＨ１，ＣＨ２の位相は１８０度ずれているので、各出力信号をＡ／Ｄ変換及びラッチ回路５０１，５０２にてＡ／Ｄ変換、ラッチした後に、セレクタ５０３でセレクトするといった構成を採用することで、確実に混合することが可能となる。
【００６８】
以上説明したように、本発明の第１実施形態では、図１の構成の固体撮像装置を図２，３に示したようなタイミングで動作させることで、出力チャンネルＣＨ１．ＣＨ２を選択切り換えすることが可能となる。また、奇数列と偶数列の画素の画素信号を、異なる出力チャンネルＣＨ１，ＣＨ２から出力する際に、双方の位相をずらすので、その後の混合処理を確実に行うことができる。
【００６９】
尚、図１に示した回路構成はこれに限定されるものではなく、読み出し回路に画素のＦＰＮをキャンセルするための機能を持たせること等が可能であることは勿論である。また、先に図４に示した混合回路についても、その構成を限定するものではなく、当該混合回路を固体撮像装置と同一基板上に構成することも可能であることは勿論である。
【００７０】
（第２の実施形態）
先ず、図７には本発明の第２実施形態に係る固体撮像装置の構成を示し詳細に説明する。ここでは、重複した説明を避けるべく、第１実施形態（図１）と同一の構成要素については同一符号を付し、異なる部分を中心に説明する。
【００７１】
図７において、各出力信号線５０−１〜５０−ｍには、第１実施形態と同様にラインメモリ１２−１〜１２−ｍ、２２−１〜２２−ｍに記憶された画素信号を選択するための水平選択スイッチ１１−１〜１１−ｍ、１１−１〜２１−ｍが配設されている。但し、第２実施形態では、水平選択スイッチ１１−１〜１１−ｍは１１−１と１１−２、１１−３と１１−４、…１１−（ｍ−１）と１１−ｍという２つずつが同一水平選択信号によりオン／オフ制御されるように構成されており、水平選択スイッチ２１−１〜２１−ｍも同様に２１−１と２１−２、２１−３と２１−４、…２１−（ｍ−１）と２１−ｍという２つずつが同一の水平選択信号によりオン／オフ制御されるように構成されている。
【００７２】
更に、水平選択スイッチ１１−１〜１１−ｍの内、奇数番目の選択スイッチ１１−１，１１−３，・・・，１１−（ｍ−１）を介した画素信号を読み出すための出力チャンネルＣＨ１、偶数番目の選択スイッチ１１−２，１１−４，・・・，１１−ｍを介した画素信号を読み出すための出力チャンネルＣＨ２、水平選択スイッチ２１−１〜２１−ｍの内、奇数番目の選択スイッチ２１−１，２１−３，・・・，２１−（ｍ−１）を介した画素信号を読み出すための出力チャンネルＣＨ３、偶数番目の選択スイッチ２１−２，２１−４，・・・，２１−ｍを介した画素信号を読み出すための出力チャンネルＣＨ４、を備えている。
【００７３】
そして、水平走査回路１０，２０は、前述したように水平選択スイッチ１１−１〜１１−ｍ、２１−１〜２１−ｍを２ケずつ制御していくために、それぞれ水平画素数の１／２の数からのユニット１０−１〜１０−（ｍ／２）、２０−１〜２０−（ｍ／２）で構成されている。
【００７４】
以下、図８乃至１０のタイミングチャートを参照して、上記構成である第２実施形態に係る固体撮像装置の特徴的な動作について詳細に説明する。尚、図８のタイミングチャートは第１の駆動モード時の動作を示しており、図９，１０のタイミングチャートは第２の駆動モード（Ａ）（Ｂ）時の動作を示している。
【００７５】
先ず、動作説明に先立ち、図２，図３で用いる各符号の意味内容を定義する。
【００７６】
Ｈ１−１〜Ｈ１−（ｍ／２）は、水平走査回路１０のユニット１０−１〜１０−（ｍ／２）から出力され、水平選択スイッチ１１−１〜１１−ｍを制御する水平選択信号を意味している。Ｈ２−１〜Ｈ２−（ｍ／２）は、水平走査回路２０のユニット２０−１〜２０−（ｍ／２）から出力され、水平選択スイッチ２１−１〜２１−ｍを制御する水平選択信号を意味している。ＣＨ１〜ＣＨ４は、各出力チャンネルから出力される画素信号も併せて意味する。この他の符号の意味内容は、第１実施形態で説明した通りである、重複した説明を省略する。
【００７７】
以下、図８を参照して、第１の駆動モード時の動作を詳述する。
【００７８】
第１の駆動モードの設定時において、水平ブランキング期間Ｔ１内に行選択信号Ｖ−１が“Ｈ”レベルとなると１行目の画素Ｐ１１〜Ｐｍ１が選択される。この間、転送信号ＣＫＴ１−１及びＣＫＴ２−２が“Ｈ”レベルであり、転送信号ＣＫＴ１−２及びＣＫＴ２−１が“Ｌ”レベルであるため、選択された画素Ｐ１１〜Ｐｍ１の内、奇数列画素Ｐ１１，Ｐ３１，・・・，Ｐ（ｍ−１）１の画素信号は、ラインメモリ１２−１〜１２−ｍの内、奇数番目のラインメモリ１２−１，１２−３，・・・，１２−（ｍ−１）に記憶され、偶数列画素Ｐ２１，Ｐ４１，・・・，Ｐｍ１の画素信号は、ラインメモリ２２−１〜２２−ｍの内、偶数番目のラインメモリ２２−２，２２−４，・・・，２２−ｍにそれぞれ記憶される。
【００７９】
その後、水平有効期間Ｔ２内に水平走査回路１０、２０を動作させる。
【００８０】
水平走査回路１０の各ユニット１０−１〜１０−（ｍ／２）から順に水平選択信号Ｈ１−１〜Ｈ１−（ｍ／２）を出力すると、奇数番目のラインメモリ１２−１，１２−３，・・・，１２−（ｍ−１）に記憶された画素Ｐ１１，Ｐ３１，・・・，Ｐ（ｍ−１）１の画素信号が順次出力チャンネルＣＨ１より出力される。
【００８１】
一方、水平走査回路２０の各ユニット２０−１〜２０−（ｍ／２）から順に水平選択信号Ｈ２−１〜Ｈ２−（ｍ／２）を出力すると、偶数番目のラインメモリ２２−２，２２−４，・・・，２２−ｍに記憶された画素Ｐ２１，Ｐ４１，・・・，Ｐｍ１の信号が順次出力チャンネルＣＨ４より出力される。
【００８２】
これ以後、前述したのと同様に、水平ブランキング期間中に２行目からｎ行目までの画素が選択され、水平有効期間中にその画素信号の内奇数列画素信号が出力チャンネルＣＨ１より出力され、偶数列画素信号が出力チャンネルＣＨ４より出力される。即ち、第１の駆動モード時には、水平隣接２画素の信号が２つの出力チャンネルから並列に読み出されることになる。
【００８３】
ここで、水平走査回路２０の動作タイミングは水平走査回路１０の動作タイミングに対して位相が１８０度ずれている。このため、前述した第１実施形態と同様に、出力チャンネルＣＨ１とＣＨ４の信号を後に混合する際、処理を確実に行うことが可能となる。
【００８４】
以下、図９を参照して、第２の駆動モード（Ａ）時の動作を詳述する。
【００８５】
第２の駆動モード（Ａ）の設定時において、水平ブランキング期間Ｔ１内の前半期間Ｔ１−１で行選択信号Ｖ−１が“Ｈ”レベルとなると、１行目の画素Ｐ１１〜Ｐｍ１が選択される。
【００８６】
この間、転送信号ＣＫＴ１−１及びＣＫＴ２−２が“Ｈ”レベルであり、転送信号ＣＫＴ１−２及びＣＫＴ２−１が“Ｌ”レベルであるため、選択された画素Ｐ１１〜Ｐｍ１の内、奇数列画素Ｐ１１，Ｐ３１，・・・，Ｐ（ｍ−１）１の画素信号は、ラインメモリ１２−１〜１２−ｍの内、奇数番目のラインメモリ１２−１，１２−３，・・・，１２−（ｍ−１）に記憶され、偶数列画素Ｐ２１，Ｐ４１，・・・，Ｐｍ１の画素信号は、ラインメモリ２２−１〜２２−ｍの内、偶数番目のラインメモリ２２−２，２２−４，・・・，２２−ｍに記憶される。
【００８７】
そして、続く後半期間Ｔ１−２で行選択信号Ｖ−２が“Ｈ”レベルとなると２行目の画素Ｐ１２〜Ｐｍ２が選択される。
【００８８】
この間、転送信号ＣＫＴ１−２及びＣＫＴ２−１が“Ｈ”レベルであり、転送信号ＣＫＴ１−１及びＣＫＴ２−２が“Ｌ”レベルであるため、選択された画素Ｐ１２〜Ｐｍ２の内、奇数列画素Ｐ１２，Ｐ３２，・・・，Ｐ（ｍ−１）２の画素信号は、ラインメモリ２２−１〜２２−ｍの内、奇数番目のラインメモリ２２−１，２２−３，・・・，２２−（ｍ−１）に記憶され、偶数列画素Ｐ２２，Ｐ４２，・・・，Ｐｍ２の画素信号は、ラインメモリ１２−１〜１２−ｍの内、偶数番目のラインメモリ１２−２，１２−４，・・・，１２−ｍに記憶される。
【００８９】
その後、水平有効期間Ｔ２内で水平走査回路１０，２０を動作させる。
【００９０】
水平走査回路ユニット１０−１〜１０−（ｍ／２）から順に水平選択信号Ｈ１−１〜１−（ｍ／２）を出力すると、ラインメモリ１２−１〜１２−ｍの内、奇数番目のラインメモリ１２−１，１２−３，・・・，１２−（ｍ−１）に記憶された画素Ｐ１１，Ｐ３１，・・・，Ｐ（ｍ−１）１の画素信号が順次出力チャンネルＣＨ１より出力され、偶数番目のラインメモリ１２−２，１２−４，・・・，１２−ｍに記憶された画素Ｐ２２，Ｐ４２，・・・，Ｐｍ２の画素信号が順次出力チャンネルＣＨ２より出力される。一方で、水平走査回路ユニット２０−１〜２０−（ｍ／２）から順に水平選択信号Ｈ２−１〜Ｈ２−（ｍ／２）を出力すると、ラインメモリ２２−１〜２２−ｍの内、奇数番目のラインメモリ２２−１，２２−３，・・・，２２−（ｍ−１）に記憶された画素Ｐ１２，Ｐ３２，・・・，Ｐ（ｍ−１）２の画素信号が順次出力チャンネルＣＨ３より出力され、偶数番目のラインメモリ２２−２，２２−４，・・・，２２−ｍに記憶された画素Ｐ２１，Ｐ４１，・・・，Ｐｍ１の画素信号が順次出力チャンネルＣＨ４より出力される。
【００９１】
これ以後、前述したのと同様に、水平ブランキング期間中に３行目からｎ行目まで２行ずつの画素が選択され、水平有効期間中にその画素信号の内奇数行奇数列の画素信号が出力チャンネルＣＨ１に出力され、奇数行偶数列の画素信号が出力チャンネルＣＨ４に出力され、偶数行奇数列の画素信号が出力チャンネルＣＨ３に出力され、偶数行偶数列の画素信号が出力チャンネルＣＨ２に出力されることになる。即ち、図９に示す第２の駆動モード（Ａ）では、水平垂直隣接２×２画素の信号が４つの出力チャンネルから並列に読み出される。
【００９２】
これは、緑色（Ｇ）カラーフィルタを水平方向及び垂直方向に１画素置きでかつ市松状に配置すると共に、残余の画素位置に赤色（Ｒ）カラーフィルタ及び青色（Ｂ）カラーフィルタを、水平方向を行とする行単位で、線順次で交互に配置した「ベイヤー配列」をしたカラー素子においては、色毎に出力チャンネルが分けられることを意味するので、後処理が行い易くなる。
【００９３】
更に、第２の駆動モード（Ａ）では、２行ずつの画素の画素信号が出力されるので、第１の駆動モードに比して高フレームレートとなる。
【００９４】
尚、ここでも、水平走査回路２０の動作タイミングは水平走査回路１０の動作タイミングに対して位相が１８０度ずれている。このため、１行目の画素の画素信号が出力される出力チャンネルＣＨ１とＣＨ４の信号、及び２行目の画素の画素信号が出力される出力チャンネルＣＨ３とＣＨ２の信号を後に混合する際、処理を確実に行うことが可能となる点は、第１実施形態と同じである。
【００９５】
以下、図１０を参照して、第２の駆動モード（Ｂ）時の動作を詳述する。
【００９６】
第２の駆動モード（Ｂ）の設定時においては、水平ブランキング期間Ｔ１内に行選択信号Ｖ−１が“Ｈ”レベルとなると、１行目の画素Ｐ１１〜Ｐｍ１が選択される。この間、転送信号ＣＫＴ１−１及びＣＫＴ２−２が“Ｈ”レベルであり、転送信号ＣＫＴ１−２及びＣＫＴ２−１が“Ｌ”レベルである為、選択された画素Ｐ１１〜Ｐｍ１の内、奇数列画素Ｐ１１，Ｐ３１，・・・，Ｐ（ｍ−１）１の画素信号は、ラインメモリ１２−１〜１２−ｍの内、奇数番目のラインメモリ１２−１，１２−３，・・・，１２−（ｍ−１）に記憶され、偶数列画素Ｐ２１，Ｐ４１，・・・，Ｐｍ１の画素信号は、ラインメモリ２２−１〜２２−ｍの内、偶数番目のラインメモリ２２−２，２２−４，・・・，２２−ｍに記憶される。
【００９７】
その後、水平有効期間Ｔ２内で水平走査回路１０，２０を動作させる。
【００９８】
水平走査回路ユニット１０−１〜１０−（ｍ／２）から順に水平選択信号Ｈ１−１〜Ｈ１−（ｍ／２）を出力すると、奇数番目のラインメモリ１２−１，１２−３，・・・，１２−（ｍ−１）に記憶された画素Ｐ１１，Ｐ３１，・・・，Ｐ（ｍ−１）１の信号が順次出力チャンネルＣＨ１より出力される。
【００９９】
一方、水平走査回路ユニット２０−１〜２０−（ｍ／２）から順に水平選択信号Ｈ２−１〜Ｈ２−（ｍ／２）を出力すると、偶数番目のラインメモリ２２−２，２２−４，・・・，２２−ｍに記憶された画素Ｐ２１，Ｐ４１，・・・，Ｐｍ１の信号が順次出力チャンネルＣＨ４より出力される。ここで、水平走査回路２０の動作タイミングは、水平走査回路１０の動作タイミングに対して位相が１８０度ずれている。このため、出力チャンネルＣＨ１とＣＨ４の信号を後に混合する際に処理を確実に行うことが可能となる点は第１実施形態と同様である。
【０１００】
次の水平ブランキング期間Ｔ３内で行選択信号Ｖ−２が“Ｈ”レベルとなると２行目の画素Ｐ１２〜Ｐｍ２が選択される。
【０１０１】
この間、転送信号ＣＫＴ１−２及びＣＫＴ２−１が“Ｈ”レベルであり、転送信号ＣＫＴ１−１及びＣＫＴ２−２が“Ｌ”レベルであるため、選択された画素Ｐ１２〜Ｐｍ２の内、奇数列画素Ｐ１２，Ｐ３２，・・・，Ｐ（ｍ−１）２の画素信号は、ラインメモリ２２−１〜２２−ｍの内、奇数番目のラインメモリ２２−１，２２−３，・・・，２２−（ｍ−１）に記憶され、偶数列画素Ｐ２２，Ｐ４２，・・・，Ｐｍ２の画素信号は、ラインメモリ１２−１〜１２−ｍの内、偶数番目のラインメモリ１２−２，１２−４，・・・，１２−ｍに記憶される。
【０１０２】
その後、水平有効期間Ｔ４内で水平走査回路１０、２０を動作させる。
【０１０３】
水平走査回路ユニット１０−１〜１０−（ｍ／２）から順に水平選択信号Ｈ１−１〜Ｈ１−（ｍ／２）を出力すると、偶数番目のラインメモリ１２−２，１２−４，・・・，１２−ｍに記憶された画素Ｐ２２，Ｐ４２…Ｐｍ２の画素信号が順次出力チャンネルＣＨ２より出力される。一方、水平走査回路ユニット２０−１〜２０−（ｍ／２）から順に水平選択信号Ｈ２−１〜Ｈ２−（ｍ／２）を出力すると、奇数番目のラインメモリ２２−１，２２−３，・・・，２２−（ｍ−１）に記憶された画素Ｐ１２，Ｐ３２，・・・，Ｐ（ｍ−１）２の画素信号が順次出力チャンネルＣＨ３より出力される。ここでも、水平走査回路２０の動作タイミングは水平走査回路１０の動作タイミングに対して位相が１８０度ずれている。
【０１０４】
これ以後、前述したのと同様に、水平ブランキング期間中に３行目からｎ行目までの画素が選択され、水平有効期間中にその画素信号の内、奇数行奇数列の画素信号が出力チャンネルＣＨ１に出力され、奇数行偶数列の画素信号が出力チャンネルＣＨ４に出力され、偶数行奇数列の画素信号が出力チャンネルＣＨ３に出力され、偶数行偶数列の画素信号が出力チャンネルＣＨ２に出力される。
【０１０５】
即ち、第２の駆動モード（Ｂ）では、第２の駆動モード（Ａ）と同様に水平垂直隣接２×２画素の信号が４つの出力チャンネルＣＨ１〜ＣＨ４から並列に読み出される。第２の駆動モード（Ｂ）のフレームレートは、第１の駆動モードと同じであり、第２の駆動モード（Ａ）に比してフレームレートは低くなるが、ベイヤー配列をしたカラー素子において色毎に出力チャンネルが分けられ、後処理が行い易くなることは第２の駆動モード（Ａ）と同様である。
【０１０６】
以上説明したように、本発明の第２実施形態では、図７の構成の固体撮像装置を図８乃至１０に示したようなタイミングで動作させることで、出力チャンネルＣＨ１．ＣＨ２を選択切り換えすることが可能となる。また、奇数列と偶数列の画素の画素信号を、異なる出力チャンネルＣＨ１〜ＣＨ４から出力する際に、双方の位相をずらすので、その後の混合処理を確実に行うことができる。尚、図７に示した回路構成はこれに限定されるものではなく、読み出し回路に画素のＦＰＮをキャンセルするための機能を持たせること等が可能である。
【０１０７】
以上、本発明の実施形態について説明したが、本発明はこれに限定されることなく、その趣旨を逸脱しない範囲で種々の改良・変更が可能であることは勿論である。例えば、実施の形態に係る固体撮像装置及びその読み出し方法を、３原色のフィルタ（Ｒ，Ｇ，Ｂ）の配列の特定の画素にグレイフィルタを配置形成したものにも適用可能であり、この場合でも、各色毎に出力チャンネルが分けられることから、後処理が行い易くなる。
【０１０８】
【発明の効果】
以上詳述したように、本発明によれば、複数の出力チャンネルを有し、画像データを並列出力する高速画素読出し可能な固体撮像装置及びその読み出し方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る固体撮像装置の構成図である。
【図２】本発明の第１実施形態に係る固体撮像素子による第１の駆動モード時の動作を示すタイミングチャートである。
【図３】本発明の第１実施形態に係る固体撮像素子による第２の駆動モード時の動作を示すタイミングチャートである。
【図４】本発明の第１実施形態に係る固体撮像装置からの出力信号を処理する処理回路の構成例を示す図である。
【図５】第１の駆動モード時における、処理回路５００内の信号ＯＵＴ１，ＯＵＴ２、及び処理回路５００の出力信号ＯＵＴの関係を示す図である。
【図６】第２の駆動モード時における、処理回路５００内の信号ＯＵＴ１，ＯＵＴ２、及び処理回路５００の出力信号ＯＵＴの関係を示す図である。
【図７】本発明の第２実施形態に係る固体撮像装置の構成図である。
【図８】本発明の第２実施形態に係る固体撮像素子による第１の駆動モード時の動作を示すタイミングチャートである。
【図９】本発明の第２実施形態に係る固体撮像素子による第２の駆動モード（Ａ）時の動作を示すタイミングチャートである。
【図１０】本発明の第２実施形態に係る固体撮像素子による第２の駆動モード（Ｂ）時の動作を示すタイミングチャートである。
【符号の説明】
１・・・固体撮像素子、Ｐ１１〜Ｐｍｎ・・・画素、１０・・・水平走査回路、１１−１〜１１−ｍ・・・水平選択スイッチ、１２−１〜１２−ｍ・・・ラインメモリ、１３−１〜１３−ｍ・・・転送スイッチ、２０・・・水平走査回路、２１−１〜２１−ｍ・・・水平選択スイッチ、２２−１〜２２−ｍ・・・ラインメモリ、２３−１〜２３−ｍ・・・転送スイッチ、３０・・・垂直走査回路、。
【図１】
2004312107.tif 000003
【図２】
2004312107.tif 000004
【図３】
2004312107.tif 000005
【図４】
2004312107.tif 000006
【図５】
2004312107.tif 000007
【図６】
2004312107.tif 000008
【図７】
2004312107.tif 000009
【図８】
2004312107.tif 000010
【図９】
2004312107.tif 000011
【図１０】
2004312107.tif 000012