(57)【要約】【課題】同一規格のセラミックフィルタを複数個使用して通過帯域幅を広げると共に、帯域外のスカート特性を急峻にする。【解決手段】縦続接続される複数のセラミックフィルタ３、３を有し、少なくとも二つのセラミックフィルタの間にＴ型又はπ型の１区間のローパスフィルタ４を介挿し、ローパスフィルタ４の公称インピーダンスをセラミックフィルタ３のインピーダンスの２倍よりも小さくすることで、総合の通過帯域幅を個々のセラミックフィルタの通過帯域幅よりも広げてスカート特性を急峻にする。【選択図】        図１
2004297531.tif 000002
【特許請求の範囲】
【請求項１】
縦続接続される複数のセラミックフィルタを有し、少なくとも二つのセラミックフィルタの間にＴ型又はπ型の１区間のローパスフィルタを介挿し、前記ローパスフィルタの公称インピーダンスを前記セラミックフィルタのインピーダンスの２倍よりも小さくしたことを特徴とする請求項１に記載のセラミックフィルタ回路。
【請求項２】
前記ローパスフィルタの公称インピーダンスを前記セラミックフィルタのインピーダンスよりも大きくしたことを特徴とする請求項１に記載のセラミックフィルタ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、セラミックフィルタを用いたセラミックフィルタ回路に関する。
【０００２】
【従来の技術】
従来のセラミックフィルタ回路を図５を用いて説明する。１０は信号源、２０は信号源イーダンス、３１〜３Ｎはセラミックフィルタ、４１〜４Ｎはインピーダンス整合回路である。セラミックフィルタ３１〜３Ｎは、複数個（Ｎ個）あり、それぞれが異なる個別の中心周波数Ｆ０１、Ｆ０２、．．．Ｆ０Ｎを有し、インピーダンス整合回路４１〜４Ｎを介して縦続接続される。インピーダンス整合回路４１〜４Ｎは、セラミックフィルタ３１〜３Ｎの段間のインピーダンス整合をとり、トランジスタなどの能動素子を含むアイソレーションアンプによって構成できる。
【０００３】
セラミックフィルタ回路全体の選択中心周波数Ｆ０は、セラミックフィルタ３１〜３Ｎのそれぞれの個別の中心周波数Ｆ０１からＦ０Ｎのほぼ平均で与えられる。また、セラミックフィルタ３１〜３Ｎは、インピーダンス整合回路４１〜４Ｎを介して縦続接続されており、インピーダンス整合回路４１〜４Ｎはセラミックフィルタ３１〜３Ｎの段間のインピーダンス整合をとっているから、総合通過特性がセラミックフィルタ３１〜３Ｎの個々の特性の単純和となり得る。このため、通過帯域内における群遅延特性の平坦化及び挿入損失の低減が確実、且つ、容易になる（例えば特許文献１参照。）。
【０００４】
【特許文献１】
特開平０６−３６９７４９号公報（図１）
【０００５】
【発明が解決しようとする課題】
複数のセラミックフィルタを縦続接続した従来のセラミックフィルタ回路では、総合の通過帯域が個々のセラミックフィルタの通過帯域よりも狭くなると共に、通過中心周波数近傍では平坦度が得られなくなるので、縦続接続する段数に応じて必要な帯域を有するセラミックフィルタを選定する必要があり、既存のセラミックフィルタの中から仕様に合致するものを選択できるとは限らないので設計的な困難を伴う。
【０００６】
本発明は、同一規格のセラミックフィルタを複数個使用しても通過帯域を狭くすることのないセラミックフィルタ回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の課題解決のため、本発明のセラミックフィルタ回路は、縦続接続される複数のセラミックフィルタを有し、少なくとも二つのセラミックフィルタの間にＴ型又はπ型の１区間のローパスフィルタを介挿し、前記ローパスフィルタの公称インピーダンスを前記セラミックフィルタのインピーダンスの２倍よりも小さくした。
【０００８】
また、前記ローパスフィルタの公称インピーダンスを前記セラミックフィルタのインピーダンスよりも大きくした。
【０００９】
【発明の実施の形態】
本発明のセラミックフィルタ回路を図１に示す。図１において、信号源インピーダンス２を有する信号源１に複数のセラミックフィルタ３が縦続接続される。これらのセラミックフィルタ３は全て同一の特性を有し、各セラミックフィルタ３は１区間のローパスフィルタ４によって前段側と後段側とが相互に結合される。ローパスフィルタ４のカットオフ周波数は当然なことながらセラミックフィルタ３の通過周波数よりも高い。
【００１０】
ローパスフィルタ４は図１に示すように、直列接続された二つのインダクタンス素子４ａ、４ｂと、それらの接続点とグランドとの間に接続された容量素子４ｃとからなるＴ型ローパスフィルタで構成され、直列接続のインダクタンス素子４ａが前段側のセラミックフィルタに接続され、インダクタンス素子４ｂが後段側のセラミックフィルタに接続される。二つのインダクタンス素子４ａ、４ｂは同一のインダクタンス値を有する。ローパスフィルタ４は、それと等価なπ型のローパスフィルタで構成してもよい。
【００１１】
ここで、発明者は、種々の実験からローパスフィルタ４の公称インピーダンスＺ０をセラミックフィルタ３のインピーダンスＺＣの２倍以下に設定すると、総合の帯域幅が個々のセラミックフィルタ３の帯域幅よりも広がることを発見した。ここで、ローパスフィルタ４の公称インピーダンスＺ０とは、インダクタンス素子４ａ、４ｂのインダクタンス値をＬ、容量素子４ｃの容量値を２Ｃとした場合、Ｚ０＝√（Ｌ／Ｃ）で表される。また、セラミックフィルタ３のインピーダンスＺＣはその入力インピーダンス又は出力インピーダンスを意味する。
【００１２】
図２は二つのセラミックフィルタ３の間にローパスフィルタ４を介挿した場合の、ローパスフィルタ４の公称インピーダンスと総合の通過帯域幅との関係を示し、ローパスフィルタ４の公称インピーダンスをセラミックフィルタ４のインピーダンスの２倍以下では総合の帯域幅は個々のセラミックフィルタ３の帯域幅Ｂよりも広くなる。
【００１３】
図３はローパスフィルタ４の公称インピーダンスを種々変えたときの総合の周波数レスポンスを示す。図３のＡは、ローパスフィルタ４の公称インピーダンスがセラミックフィルタ３のインピーダンスの２倍の時のレスポンスであり、これは個々のセラミックフィルタ３のレスポンスにほぼ等しい。また、図３のＢはローパスフィルタ４の公称インピーダンスをセラミックフィルタ３のインピーダンスとほぼ等しい場合のレスポンスであり、通過帯域幅が広がると共に、通過帯域内ではほぼフラットな特性が得られ、通過帯域外のスカート特性が急峻となっている。また、図３のＣは、ローパスフィルタ４の公称インピーダンスをセラミックフィルタ３のインピーダンスのほぼ１／２とした場合のレスポンスであり、帯域幅はさらに広がり、スカート特性もより急峻となるが、通過帯域の中心部での谷落ちが大きくなって平坦度が得られなくなっている。
【００１４】
以上のことから、ローパスフィルタ４の公称インピーダンスをセラミックフィルタ４のインピーダンスの２倍以下で、且つ、セラミックフィルタ４のインピーダンス以上であることが望ましいことがわかる。
【００１５】
なお、図１の回路では、全てのセラミックフィルタ３の間にローパスフィルタを介挿したが、少なくとも二つのセラミックフィルタ２間のみに介挿してもそれなりの効果が得られる。
【００１６】
【発明の効果】
以上説明したように、本発明のセラミックフィルタ回路は、縦続接続される複数のセラミックフィルタを有し、少なくとも二つのセラミックフィルタの間にＴ型又はπ型の１区間のローパスフィルタを介挿し、ローパスフィルタの公称インピーダンスをセラミックフィルタのインピーダンスの２倍よりも小さくしたので、総合の帯域幅を個々のセラミックフィルタの帯域幅よりも広げることができ、通過帯域外のスカート特性も急峻にすることができる。
【００１７】
また、ローパスフィルタの公称インピーダンスをセラミックフィルタのインピーダンスよりも大きくしたので、通過帯域では谷落ちのない平坦な特性が得られる。
【図面の簡単な説明】
【図１】本発明のセラミックフィルタ回路の構成を示す回路図である。
【図２】本発明のセラミックフィルタ回路におけるローパスフィルタの公称インピーダンスと総合の通過帯域幅との関係を示す特性図である。
【図３】本発明のセラミックフィルタ回路における周波数特性図である。
【図４】従来のセラミックフィルタ回路の構成を示す回路図である。
【符号の説明】
１  信号源
２  信号源インピーダンス
３  セラミックフィルタ
４  ローパスフィルタ
４ａ、４ｂ  インダクタンス素子
４ｃ  容量素子
【図１】
2004297531.tif 000003
【図２】
2004297531.tif 000004
【図３】
2004297531.tif 000005
【図４】
2004297531.tif 000006