(57)【要約】　　　（修正有）【課題】差動揺れ比較およびコモンモード電圧比較のためのコンパレータ回路を提供すること。【解決手段】コンパレータ回路は、２つの試験電圧および２つの基準電圧を受け取る、少なくとも１つの相互コンダクタンス段を備えている。相互コンダクタンス段は、試験電圧に比例した２つの試験電流および２つの基準電流を生成している。スイッチング回路が交互コンダクタンス段に結合されている。スイッチング回路は、従来のコンパレータ段に結合された２つの出力端子を有している。スイッチング回路は、試験電流と基準電流を結合し、それにより差動信号の試験に必要な差動揺れ比較モードおよびコモンモード比較モードを実現している。また、該当する、少なくとも１つの相互コンダクタンス段の出力信号を使用禁止状態にすることによって、シングルエンド比較モードが実現される。２つの同じ相互コンダクタンス増幅器を使用することにより、相互コンダクタンス段の非直線性が有利に相殺される。【選択図】　　　図５
2004003961.tif 000002
【特許請求の範囲】
【請求項１】
第１の試験電圧を受け取る第１の入力端子、第１の基準電圧を受け取る第２の入力端子、第２の試験電圧を受け取る第３の入力端子、および第２の基準電圧を受け取る第４の入力端子を有する、少なくとも１つの段であって、前記少なくとも１つの段が、前記第１の試験電圧に比例した第１の試験信号が出力される第１の出力端子、前記第１の基準電圧に比例した第１の基準信号が出力される第２の出力端子、前記第２の試験電圧に比例した第２の試験信号が出力される第３の出力端子、および、前記第２の基準電圧に比例した第２の基準信号が出力される第４の出力端子を有するところの段と、
前記少なくとも１つの段に結合されたスイッチング回路であって、前記スイッチング回路が、前記少なくとも１つの段の前記第１の出力端子と、前記第３の出力端子及び前記第４の出力端子のいずれか一方とに、切換え可能に結合された第１の出力端子を有しており、そして、前記少なくとも１つの段の前記第１の出力端子と、前記第３の出力端子及び前記第４の出力端子のいずれか一方とに、切換え可能に結合された第２の出力端子を有するところのスイッチング回路と、
前記スイッチング回路の前記第１の出力端子に結合された第１の入力端子、および、前記スイッチング回路の前記第２の出力端子に結合された第２の入力端子を有するコンパレータ回路と
を備える装置。
【請求項２】
前記少なくとも１つの段が、少なくとも１つの相互コンダクタンス段であり、そして、前記第１の試験信号が第１の試験電流であり、前記第２の試験信号が第２の試験電流であり、そして、前記第１の基準信号が第１の基準電流であり、前記第２の基準信号が第２の基準電流である、請求項１に記載の装置。
【請求項３】
前記少なくとも１つの段が差動増幅器であり、そして、前記第１の試験信号、前記第２の試験信号、前記第１の基準信号および前記第２の基準信号が電圧信号であり、そして、前記第１の試験信号および前記第２の試験信号が、第１の試験電圧および第２の試験電圧であり、さらに、前記第１の基準信号および前記第２の基準信号が、第１の基準電圧および第２の基準電圧である、請求項１に記載の装置。
【請求項４】
前記少なくとも１つの相互コンダクタンス段が、
前記第１の入力端子、前記第２の入力端子、前記第１の出力端子および前記第２の出力端子を有する第１の相互コンダクタンス段と、
前記第３の入力端子、前記第４の入力端子、前記第３の出力端子および前記第４の出力端子を有する第２の相互コンダクタンス段と
を備える、請求項２に記載の装置。
【請求項５】
前記スイッチング回路が、
前記少なくとも１つの相互コンダクタンス回路の前記第３の出力端子と、前記スイッチング回路の前記第１の出力端子との間に結合された第１のトランジスタと、
前記少なくとも１つの相互コンダクタンス回路の前記第３の出力端子と、前記スイッチング回路の前記第２の出力端子との間に結合された第２のトランジスタと、
前記少なくとも１つの相互コンダクタンス回路の前記第４の出力端子と、前記スイッチング回路の前記第１の出力端子との間に結合された第３のトランジスタと、
前記少なくとも１つの相互コンダクタンス回路の前記第３の出力端子と、前記スイッチング回路の前記第２の出力端子との間に結合された第４のトランジスタと
を備え、前記第１のトランジスタおよび前記第４のトランジスタのベースが１つに結合され、そして、前記第２のトランジスタおよび前記第３のトランジスタのベースが１つに結合されている、請求項２に記載の装置。
【請求項６】
前記スイッチング回路が、
前記少なくとも１つの相互コンダクタンス回路の前記第１の出力端子と、前記スイッチング回路の前記第１の出力端子との間に結合された第５のトランジスタと、
前記少なくとも１つの相互コンダクタンス回路の前記第１の出力端子と、前記スイッチング回路の前記第２の出力端子との間に結合された第６のトランジスタと、
前記少なくとも１つの相互コンダクタンス回路の前記第２の出力端子と、前記スイッチング回路の前記第１の出力端子との間に結合された第７のトランジスタと、
前記少なくとも１つの相互コンダクタンス回路の前記第２の出力端子と、前記スイッチング回路の前記第２の出力端子との間に結合された第８のトランジスタと
をさらに備え、前記第５のトランジスタおよび前記第８のトランジスタのベースが１つに結合され、そして、前記第６のトランジスタおよび前記第７のトランジスタのベースが１つに結合されている、請求項５に記載の装置。
【請求項７】
前記第１のトランジスタおよび前記第４のトランジスタの前記ベースに結合された第１の端子、前記第２のトランジスタおよび前記第３のトランジスタの前記ベースに結合された第２の端子、前記第５のトランジスタおよび前記第８のトランジスタの前記ベースに結合された第３の端子、および、前記第６のトランジスタおよび前記第７のトランジスタの前記ベースに結合された第４の端子を有する選択回路をさらに備え、前記選択回路が前記第１の端子および前記第２の端子に相補信号を出力し、そして、前記第３の端子および前記第４の端子に相補信号を出力する、請求項６に記載の装置。
【請求項８】
前記スイッチング段が、
前記少なくとも１つの相互コンダクタンス回路の前記第１の出力端子と電圧源との間に結合された第９のトランジスタと、
前記少なくとも１つの相互コンダクタンス回路の前記第２の出力端子と電圧源との間に結合された第１０のトランジスタと、
前記少なくとも１つの相互コンダクタンス回路の前記第３の出力端子と電圧源との間に結合された第１１のトランジスタと、
前記少なくとも１つの相互コンダクタンス回路の前記第４の出力端子と電圧源との間に結合された第１２のトランジスタと
をさらに備える、請求項６に記載の装置。
【請求項９】
前記第１の基準電圧および前記第２の基準電圧がプログラム可能電圧である、請求項１に記載の装置。
【請求項１０】
回路を試験する方法であって、
前記回路の第１のチャネルから第１の試験電圧を、また、前記回路の第２のチャネルから第２の試験電圧を提供するステップと、
第１の基準電圧および第２の基準電圧を提供するステップと、
前記第１の試験電圧を第１の試験信号に、そして、前記第２の試験電圧を第２の試験信号に変換するステップと、
前記第１の基準電圧を第１の基準信号に、そして、前記第２の基準電圧を第２の基準信号に変換するステップと、
前記第１の試験信号と、前記第２の基準信号および前記第２の試験信号のいずれか１つとを切換え可能に結合して、第１の結合信号を生成するステップと、
前記第１の基準信号と、前記第２の試験信号および前記第２の基準信号のいずれか１つとを切換え可能に結合して、第２の結合信号を生成するステップと、
前記第１の結合信号を前記第２の結合信号と比較するステップと
を含む方法。
【請求項１１】
前記第１の試験信号が第１の試験電流であり、前記第２の試験信号が第２の試験電流であり、そして、前記第１の基準信号が第１の基準電流であり、前記第２の基準信号が第２の基準電流である、請求項１０に記載の方法。
【請求項１２】
前記第１の試験信号、前記第２の試験信号、前記第１の基準信号および前記第２の基準信号が、電圧信号である、請求項１０に記載の方法。
【請求項１３】
前記第１の試験電流を前記第２の基準電流と結合させることによって前記第１の結合電流を形成し、そして、前記第１の基準電流を前記第２の試験電流と結合させることによって前記第２の結合電流を形成して、差動揺れ比較モードを実現する、請求項１１に記載の方法。
【請求項１４】
前記第１の試験電流を前記第２の試験電流と結合させることによって前記第１の結合電流を形成し、そして、前記第１の基準電流を前記第２の基準電流と結合させることによって前記第２の結合電流を形成して、コモンモード比較モードを実現する、請求項１１に記載の方法。
【請求項１５】
前記第２の試験電流および前記第２の基準電流の寄与を不能にするステップをさらに含み、前記第１の結合電流が前記第１の試験電流を含み、そして、前記第２の結合電流が前記第１の基準電流を含んで、Ｐチャネル比較モードを実現する、請求項１１に記載の方法。
【請求項１６】
前記第１の試験電流および前記第１の基準電流の寄与を不能にするステップをさらに含み、前記第１の結合電流が、前記第２の試験電流および前記第２の基準電流のいずれか１つを含み、そして、前記第２の結合電流が、前記第２の試験電流および前記第２の基準電流のいずれか１つを含んで、Ｎチャネル比較モードを実現する、請求項１１に記載の方法。
【請求項１７】
回路を試験する方法であって、
前記回路の第１のチャネルから第１の試験電圧を、そして、前記回路の第２のチャネルから第２の試験電圧を提供するステップと、
第１の基準電圧および第２の基準電圧を提供するステップと、
前記第１の試験電圧を第１の試験電流に、そして、前記第２の試験電圧を第２の試験電流に変換するステップと、
前記第１の基準電圧を第１の基準電流に、そして、前記第２の基準電圧を第２の基準電流に変換するステップと、
前記第１の試験電流を前記第２の基準電流および前記第２の試験電流のいずれか１つと切換え可能に結合して、第１の結合電流を生成するステップと、
前記第１の基準電流を前記第２の試験電流および前記第２の基準電流のいずれか１つと切換え可能に結合して、第２の結合電流を生成するステップと、
前記第１の結合電流を前記第２の結合電流と比較するステップと
を含む方法。
【請求項１８】
少なくとも１つの相互コンダクタンス段を有するコンパレータ回路であって、前記相互コンダクタンス段が、２つの試験電圧および２つの基準電圧を受け取ることができ、そして、試験電圧に比例した２つの試験電流および２つの基準電流を生成するところのコンパレータ回路。
【請求項１９】
前記相互コンダクタンス段に結合されたスイッチング回路をさらに備え、前記スイッチング回路が、試験電流を基準電流と結合して、差動揺れ比較モード、コモンモード比較モードおよびシングルエンド比較モードを実現する、請求項１８に記載の回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本明細書は、自動試験装置（ＡＴＥ）のピンエレクトロニクスに広く使用されている集積コンパレータ回路に関する。本明細書は、差動揺れ比較およびコモンモード電圧比較のためのコンパレータ回路を開示する。
【０００２】
【従来の技術】
半導体試験システムでは、ピンエレクトロニクスが試験中のデバイス（ＤＵＴ）とのインターフェースを提供している。ピンエレクトロニクスインターフェースは、通常、ピンエレクトロニクスのサイズを小さくするために、特定用途向け集積回路（ＡＳＩＣ）を使用して実現されている。ピン数の多い（例えば１０００ピンを超える）試験システムを達成するためには、サイズを縮小しなければならない。また、ＡＳＩＣピンエレクトロニクスは、離散型実施態様に不可避的に存在する回路基板スタブを排除することにより、多重反射を除去している。高速（１ＧＨｚを超える）試験システムには、ＡＳＩＣ実施態様によって実現される信号の完全性の改善およびサイズの縮小が不可欠である。
【０００３】
近来、高速差動信号の精度の高い試験に対する要求が高まっている。最新技術による多くの高速デバイスは、現在、差動信号方式を使用することにより、より高速のデータ転送速度を実現し、信号の完全性およびタイミングの精度を改善している。しかしながら従来のピンエレクトロニクスは、シングルエンド信号を試験するために設計されており、差動信号の試験用には設計されていない。
【０００４】
図１は、２つの従来のシングルエンドピンエレクトロニクス３６および３８を使用して、ＤＵＴピン３４ａおよび３４ｂを試験するために使用される構成の１つを示したものである。ピンエレクトロニクスインターフェース３６は、通常、ドライバ３６ａおよび高コンパレータ回路３６ｂと低コンパレータ回路３６ｃとからなるウィンドウコンパレータからなっている。同様に、ピンエレクトロニクスインターフェース３８も、ドライバ３８ａおよび高コンパレータ回路３８ｂと低コンパレータ回路３８ｃとからなるウィンドウコンパレータを備えている。したがって従来のピンエレクトロニクスインターフェース３６は、ＤＵＴピン３４ａに対してシングルエンドであり、また、ピンエレクトロニクスインターフェース３８は、ＤＵＴピン３４ｂに対してシングルエンドである。ドライバ回路３６ａは、一例としてピンエレクトロニクスインターフェース３６を使用して、フォーマット化された信号をＤＵＴピン３４ａに送信している。高コンパレータ回路３６ｂおよび低コンパレータ回路３６ｃは、ＤＵＴピン３４ａから信号を受信し、受信した信号を基準電圧と比較している。高コンパレータ回路３６ｂおよび低コンパレータ回路３６ｃの入力段は、同じ回路で実現されている。異なっているのは、高コンパレータ回路３６ｂおよび低コンパレータ回路３６ｃの出力論理のみである。
【０００５】
図２は、図１に示す高コンパレータ回路３６ｂまたは低コンパレータ回路３６ｃなどの従来のシングルエンドコンパレータ回路１０を示したものである。従来のコンパレータ回路１０は、トランジスタ１４のベース１２に印加されるＤＵＴ信号と、第２のトランジスタ１８のベース１６に印加される基準電圧とを比較している。コンパレータ回路１０は、エミッタフォロワ段（トランジスタ１４／トランジスタ１８）、スイッチ段（トランジスタ２０／トランジスタ２２）、カスコード段（トランジスタ２４／トランジスタ２６）、および追加利得段２８からなっている。エミッタフォロワ段（トランジスタ１４／トランジスタ１８）は、スイッチ段（トランジスタ２０／トランジスタ２２）のベース電流によるレベル誤差を除去している。カスコード段（トランジスタ２４／トランジスタ２６）は、ＤＵＴ信号１２から追加利得段２８の入力部へのクロストークを小さくしている。ショットキーダイオード３０、３１、３２および３３は、スイッチ段（トランジスタ２０／トランジスタ２２）を逆降伏から保護している。
【０００６】
残念なことには、図２に示す従来のコンパレータ回路１０を、図１に示すピンエレクトロニクス構成に使用する場合、差動信号方式に必要な試験モードのすべてを提供することはできない。従来のコンパレータ回路１０を使用して実現することができるのは、Ｐチャネル比較およびＮチャネル比較のみである。従来のコンパレータ回路１０では、差動比較モードあるいはコモンモード比較モードを実現することはできない。
【０００７】
図３Ａ、３Ｂ、３Ｃ（ｉ）、３Ｃ（ｉｉ）および３Ｄは、差動信号方式に必要なコンパレータ試験モードをまとめたものである。図３Ａは、ＤＵＴ入力（ＤＵＴ＿Ｐ）のＰチャネルが、高Ｐチャネル基準電圧（ＶＯＨ＿Ｐ）および低Ｐチャネル基準電圧（ＶＯＬ＿Ｐ）と比較されるＰチャネル比較モードを示している。図３Ａに示すように、ＤＵＴ＿Ｐ入力がＶＯＬ＿Ｐより高いかあるいはＶＯＨ＿Ｐより低い場合、ＤＵＴ＿Ｐ入力はフェールであり、ＶＯＬ＿Ｐより低いかあるいはＶＯＨ＿Ｐより高い場合、ＤＵＴ＿Ｐ入力はパスである。
【０００８】
図３Ｂは、ＤＵＴ入力（ＤＵＴ＿Ｎ）のＮチャネルが、高Ｎチャネル基準電圧（ＶＯＨ＿Ｎ）および低Ｎチャネル基準電圧（ＶＯＬ＿Ｎ）と比較されるＮチャネル比較モードを示している。ＤＵＴ＿Ｎ入力がＶＯＨ＿Ｎより高いかあるいはＶＯＬ＿Ｎより低い場合、ＤＵＴ＿Ｎ入力はパスであり、ＶＯＨ＿Ｎより低いかあるいはＶＯＬ＿Ｎより高い場合、ＤＵＴ＿Ｎ入力はフェールである。
【０００９】
図３Ｃ（ｉ）は、図３Ｃ（ｉｉ）に示すように、ＤＵＴ信号の揺れ（ＤＵＴ＿Ｐ−ＤＵＴ＿Ｎ）が、高差動基準電圧（ＶＯＨ＿Ｄ）および低差動基準電圧（ＶＯＬ＿Ｄ）と比較される差動揺れ比較モードを示している。ＤＵＴ信号の揺れ（ＤＵＴ＿Ｐ−ＤＵＴ＿Ｎ）が、ＶＯＬ＿Ｄより大きいかあるいはＶＯＨ＿Ｄより小さい場合、ＤＵＴ信号の揺れ（ＤＵＴ＿Ｐ−ＤＵＴ＿Ｎ）はフェールであり、ＶＯＬ＿Ｄより低いかあるいはＶＯＨ＿Ｄより高い場合、ＤＵＴ信号の揺れ（ＤＵＴ＿Ｐ−ＤＵＴ＿Ｎ）はパスである。
【００１０】
図３Ｄは、ＤＵＴ信号のコモンモード電圧（ＤＵＴ＿Ｐ＋ＤＵＴ＿Ｎ）／２が、高コモンモード基準電圧（ＶＯＨ＿Ｃ）および低コモンモード基準電圧（ＶＯＬ＿Ｃ）と比較されるコモンモード電圧比較モードを示している。ＤＵＴ信号のコモンモード電圧（ＤＵＴ＿Ｐ＋ＤＵＴ＿Ｎ）／２が、ＶＯＬ＿Ｃより高いかあるいはＶＯＨ＿Ｃより低い場合、ＤＵＴ信号のコモンモード電圧（ＤＵＴ＿Ｐ＋ＤＵＴ＿Ｎ）／２はフェールであり、ＶＯＬ＿Ｃより低いかあるいはＶＯＨ＿Ｃより高い場合、ＤＵＴ信号のコモンモード電圧（ＤＵＴ＿Ｐ＋ＤＵＴ＿Ｎ）／２はパスである。
【００１１】
繰り返すが、図２に示す従来のコンパレータ回路１０を、図１に示すピンエレクトロニクス構成に使用して実現することができるのは、Ｐチャネル比較モードおよびＮチャネル比較モードのみである。従来のコンパレータ回路１０では、差動揺れ比較モードあるいはコモンモード比較モードを実現することはできない。
【００１２】
図４は、図２に示すコンパレータ回路１０では実現することができない差動揺れ比較モード（図３Ｃ（ｉ）および３Ｃ（ｉｉ））を実現するために使用される従来の構成を示したものである。差動コンパレータ回路４０では、従来のコンパレータ回路１０’の前段に、差動コンパレータ段４１が追加されている。差動コンパレータ段４１は、エミッタフォロワ段（トランジスタ４２／トランジスタ４４）を介して印加されるＤＵＴ＿Ｐ１２ａおよびＤＵＴ＿Ｎ１２ｂ、差動利得段（トランジスタ４６／トランジスタ４８）、およびカスコード段（トランジスタ５０／トランジスタ５２）を有している。差動コンパレータ段４１の出力は、従来のコンパレータ回路１０’に結合されている。トランジスタ５０のコレクタとトランジスタ５２のコレクタとの間の差動揺れは、
【００１３】
【数１】
2004003961.tif 000003
【００１４】
によって近似的に与えられる。上式で、Ｒ１は抵抗５３であり、Ｒ２は抵抗５４である。トランジスタ５２のコレクタ電圧は、トランジスタ２０の飽和を回避するために、必要に応じて利用することができる任意選択のレベルシフト回路５６を備えたトランジスタ１４によってバッファされている。次に、バッファされ、かつ、シフトされたトランジスタ５２の出力電圧が、トランジスタ１８のベースに印加されている基準電圧１６と比較される。
【００１５】
しかしながら、コンパレータ回路４０の欠点の１つは、入力の揺れが大きくなると、トランジスタ４６およびトランジスタ４８の相互コンダクタンスが変化するため、差動利得段（トランジスタ４６／トランジスタ４８）が非線形になってしまうことである。この非線形性が延いては試験システムの直流精度の低下をもたらしている。また、レベルシフト回路５６によってオフセットレベルドリフトが大きくなり、そのために波形が劣化し、差動コンパレータ回路４０が動作することができる最大速度を制限している。さらに、図４に示す差動コンパレータ回路４０では、図３Ｄに示すコモンモード電圧比較を実現することができない。したがって、図４に示す従来のコンパレータ回路４０は、高速差動信号を使用してＤＵＴを高精度で試験するには不十分である。
【００１６】
【発明が解決しようとする課題】
本発明は、差動揺れ比較およびコモンモード電圧比較のためのコンパレータ回路を提供する。
【００１７】
【課題を解決するための手段】
本発明の実施形態により、図３Ａ〜３Ｄに示す差動信号の試験に必要なＰチャネル比較、Ｎチャネル比較、差動揺れ比較およびコモンモード電圧比較が可能なコンパレータ回路が提供される。差動揺れ比較により、差動入力の揺れ（ＤＵＴ＿Ｐ−ＤＵＴ＿Ｎ）が基準電圧と比較される。コモンモード電圧比較により、入力のコモンモード電圧（ＤＵＴ＿Ｐ＋ＤＵＴ＿Ｎ）／２が基準電圧と比較される。本発明の他の実施形態によれば、コンパレータ回路は、Ｐチャネル比較モード、Ｎチャネル比較モード、差動比較モードまたはコモンモード電圧比較モードのうちのいずれか１つを選択するための制御入力を有している。
【００１８】
２つの同じ相互コンダクタンス増幅器を使用することにより、相互コンダクタンス段の非線形性が有利に相殺されている。また、相互コンダクタンス増幅器の電流を最初に電圧に変換する代わりに、直接それらの電流を加算することによって高速コンパレータ動作が達成されている。したがって、本発明の一実施形態によれば、様々な方法で相互コンダクタンス増幅器から電流を分流させることにより、８つの差動比較モードを実現することができる。
【００１９】
本発明の一実施形態によるコンパレータ回路は、第１の試験電圧を受け取る第１の入力端子、第１の基準電圧を受け取る第２の入力端子、第２の試験電圧を受け取る第３の入力端子、および第２の基準電圧を受け取る第４の入力端子を有する、少なくとも１つの段を備えている。一実施形態では、少なくとも１つの段は、相互コンダクタンス段である。他の実施形態では、２つの個別相互コンダクタンス段が存在し、第１および第２の入力端子が、一方の相互コンダクタンス段上に存在し、第３および第４の入力端子が、もう一方の相互コンダクタンス段上に存在している。少なくとも１つの段は、電圧を信号に変換し、第１の試験信号を第１の出力端子に、第１の基準信号を第２の出力端子に、第２の試験信号を第３の出力端子に、また、第２の基準信号を第４の出力端子にそれぞれ提供している。信号は電流であってもあるいは電圧であっても良い。コンパレータ回路は、少なくとも１つの段の出力端子に結合されたスイッチング回路を備えている。スイッチング回路は、２つの出力端子を有している。スイッチング回路は、その第１の出力端子を、少なくとも１つの相互コンダクタンス段の第１の出力端子および第３の出力端子または第４の出力端子のいずれか一方に、切換え可能に結合している。また、スイッチング回路は、その第２の出力端子を、前記少なくとも１つの段の第１の出力端子および前記第３の出力端子または前記第４の出力端子のいずれか一方に、切換え可能に結合している。また、スイッチング回路の出力端子に結合されたコンパレータ回路が含まれている。一実施形態では、スイッチング回路は、シングルエンド信号を実現するための、少なくとも１つの相互コンダクタンス段の特定の出力端子を電圧源に結合するトランジスタをさらに備えている。
【００２０】
本発明の他の実施形態では、回路を試験する方法には、前記回路の第１のチャネルから第１の試験電圧を、また、第２のチャネルから第２の試験電圧を提供するステップが含まれている。第１の基準電圧および第２の基準電圧も提供されている。試験電圧および基準電圧は、試験信号および基準信号に変換される。信号は、電圧であってもあるいは電流であっても良い。回路を試験する方法には、第１の結合信号を形成するための、前記第１の試験信号と前記第２の基準信号または前記第２の試験信号のずれか１つを切換え可能に結合するステップ、および第２の結合信号を形成するための、前記第１の基準信号と前記第２の試験信号または前記第２の基準信号のいずれか１つを切換え可能に結合するステップが含まれている。次に第１の結合信号および第２の結合信号が比較される。この方法は、適切な組合せを選択することによって、差動揺れ比較モードおよびコモンモード比較モードを実現している。また、該当する試験電流および基準電流を使用禁止状態にすることによって、例えばＰチャネルまたはＮチャネルに対するシングルエンド比較モードを実現している。
【００２１】
【発明の実施の形態】
図５Ａは、差動揺れ比較モードおよびコモンモード電圧比較モードを有する、本発明の一実施形態によるコンパレータ回路のブロック図を示したものである。
【００２２】
図５Ａに示すように、差動信号ＤＵＴ＿Ｐの正チャネルは、相互コンダクタンス段１５２の入力端子１０２に印加され、差動信号ＤＵＴ＿Ｎの負チャネルは、相互コンダクタンス段１５４の入力端子１０６に印加されている。基準電圧Ｒｅｆ＿Ｐは端子１１０に印加され、また、基準電圧Ｒｅｆ＿Ｎは端子１１２に印加されている。基準入力Ｒｅｆ＿ＰおよびＲｅｆ＿Ｎは、プログラム可能電圧であり、ＤＵＴ＿ＰおよびＤＵＴ＿Ｎの入力レンジと同じ入力レンジを有している。相互コンダクタンス段１５２は、ＤＵＴ＿ＰおよびＲｅｆ＿Ｐに比例した電流信号が出力される２つの出力端子１５２ａおよび１５２ｂを備えており、また、相互コンダクタンス段１５４は、ＤＵＴ＿ＮおよびＲｅｆ＿Ｎに比例した電流信号が出力される２つの出力端子１５４ａおよび１５４ｂを備えている。分かり易くするために、相互コンダクタンス段１５２および１５４によって生成される信号を、それぞれＤＵＴ＿Ｐ、Ｒｅｆ＿ＰおよびＤＵＴ＿Ｎ、Ｒｅｆ＿Ｎと呼ぶ。出力端子１５２ａ、１５２ｂおよび１５４ａ、１５４ｂは、スイッチ段１５５に接続されている。
【００２３】
以下でより詳細に考察するが、相互コンダクタンス段１５２および１５４によって生成される信号は、電流信号であっても電圧信号であっても良いことを理解すべきである。
【００２４】
スイッチ段１５５は、出力端子１５２ａ、１５２ｂおよび１５４ａ、１５４ｂ上の信号を所望の方法で結合し、結合した信号を出力端子１５５ａおよび１５５ｂに出力している。例えば一実施形態では、出力端子１５５ａは、ＤＵＴ＿ＰとＤＵＴ＿ＮまたはＲｅｆ＿Ｎのいずれかとの結合電流を有し、また、出力端子１５５ｂは、Ｒｅｆ＿ＰとＤＵＴ＿ＮまたはＲｅｆ＿Ｎのいずれかとの結合電流を有している。スイッチ段１５５の２つの出力端子１５５ａおよび１５５ｂは、図２に示すコンパレータ回路１０に類似した従来のコンパレータ段１７０に結合されている。したがってコンパレータ段１７０は、出力端子１５５ａおよび１５５ｂ上の結合電流を比較することができる。
【００２５】
動作に関しては、２つの基準電圧の差（Ｒｅｆ＿Ｐ−Ｒｅｆ＿Ｎ）を取り、かつ、その差をＤＵＴ入力の揺れ（ＤＵＴ＿Ｐ−ＤＵＴ＿Ｎ）と比較することによって差動揺れ比較モードが得られる。そのために、スイッチ回路１５５がＤＵＴ＿ＰとＲｅｆ＿Ｎを結合し、出力端子１５５ａに結合電流を出力している。また、スイッチ回路１５５は、ＤＵＴ＿ＮとＲｅｆ＿Ｐを結合し、出力端子１５５ｂに結合電流を出力している。この２つの結合信号が、比較回路１７０によって比較される。
【００２６】
【数２】
（ＤＵＴ＿Ｐ＋Ｒｅｆ＿Ｎ）＝（ＤＵＴ＿Ｐ＋Ｒｅｆ＿Ｎ）　　　　　式２
これは、
【００２７】
【数３】
（ＤＵＴ＿Ｐ−ＤＵＴ＿Ｎ）＝（Ｒｅｆ＿Ｐ−Ｒｅｆ＿Ｎ）　　　　　式３
と等価である。
【００２８】
コモンモード電圧比較モードでは、２つの基準電圧の和（Ｒｅｆ＿Ｐ＋Ｒｅｆ＿Ｎ）が、ＤＵＴ入力の和（ＤＵＴ＿Ｐ＋ＤＵＴ＿Ｎ）と比較される。したがってスイッチ回路１５５は、ＤＵＴ＿ＰとＤＵＴ＿Ｎを結合して出力端子１５５ａに結合電流を出力し、Ｒｅｆ＿ＰとＲｅｆ＿Ｎを結合して出力端子１５５ｂに結合電流を出力している。この２つの結合信号が、比較回路１７０によって比較される。
【００２９】
【数４】
（ＤＵＴ＿Ｐ＋ＤＵＴ＿Ｎ）＝（Ｒｅｆ＿Ｐ＋Ｒｅｆ＿Ｎ）　　　　　式４
これは、
【００３０】
【数５】
（ＤＵＴ＿Ｐ＋ＤＵＴ＿Ｎ）／２＝（Ｒｅｆ＿Ｐ＋Ｒｅｆ＿Ｎ）／２　式５
と等価である。
【００３１】
一実施形態では、相互コンダクタンス段１５２または１５４のいずれか一方の出力信号が、切換え可能に除去されている。したがって、ＤＵＴ入力を対応する基準電圧と比較することができる。例えば相互コンダクタンス段１５４の出力信号が除去され、スイッチ回路１５５は、出力端子１５５ａにＤＵＴ＿Ｐを出力し、かつ、出力端子１５５ｂにＲｅｆ＿Ｐを出力している。別法としては、相互コンダクタンス段１５２の出力信号を除去し、スイッチ回路１５５は、出力端子１５５ａにＤＵＴ＿Ｎを出力し、かつ、出力端子１５５ｂにＲｅｆ＿Ｎを出力することもできる。これによりコンパレータ回路１７０は、Ｐチャネル比較あるいはＮチャネル比較を実行することができる。
【００３２】
必要に応じて、相互コンダクタンス段１５２および１５４を、４つの入力端子および４つの出力端子を備えた単一相互コンダクタンス段に結合することができることを理解すべきである。
【００３３】
図５Ｂは、コンパレータ回路１００の一例示的実施態様の略図を示したものである。図５Ｂに示すように、相互コンダクタンス段１５２は、それぞれ抵抗１２２および１２４を介して電流源Ｉ５に結合されたトランジスタ１１８および１２０を備えている。トランジスタ１０４および１１４は、それぞれ試験電圧ＤＵＴ＿Ｐおよび基準電圧Ｒｅｆ＿Ｐを受け取っている。トランジスタ１０４および１１４は、トランジスタ１１８および１２０に結合され、エミッタフォロワ段として動作している。トランジスタ１１８および１２０のコレクタは、相互コンダクタンス段１５２の出力端子として機能している。
【００３４】
相互コンダクタンス段１５４は、受け取る試験電圧および基準電圧がＤＵＴ＿ＮおよびＲｅｆ＿Ｐである点を除き、相互コンダクタンス段１５２と同じである。相互コンダクタンス段１５４のトランジスタ１２６および１２８のコレクタは、出力端子１５４ａおよび１５４ｂとして機能している。相互コンダクタンス段１５２および１５４のエミッタ抵抗、すなわち抵抗１２２、１２４、１３０および１３２は、最大入力揺れに対して十分な最大エミッタ負帰還電圧になるように選択されている。
【００３５】
スイッチ段１５５は、図５Ｂに示すように、多数のトランジスタで形成されている。相互コンダクタンス段１５２および１５４の各出力端子は、トランジスタを介してスイッチ段１５５の出力端子１５５ａおよび１５５ｂに結合されている。したがって、例えば出力端子１５２ａは、トランジスタ１３４を介して出力端子１５５ａに結合され、かつ、トランジスタ１３６を介して出力端子１５５ｂに結合されている。出力端子１５２ｂは、それぞれトランジスタ１３８および１４０を介して出力端子１５５ａおよび１５５ｂに結合されている。トランジスタ１３４および１４０のベースは１つに結合され、また、トランジスタ１３６および１３８のベースも１つに結合されている。
【００３６】
同様に、出力端子１５４ａは、それぞれトランジスタ１４２および１４４を介して出力端子１５５ａおよび１５５ｂに結合され、また、出力端子１５４ｂは、それぞれトランジスタ１４６および１４８を介して出力端子１５５ａおよび１５５ｂに結合されている。トランジスタ１４２および１４８のベースは１つに結合され、また、トランジスタ１４４および１４６のベースも１つに結合されている。
【００３７】
また、スイッチ回路１５５は、トランジスタ対１３４／１４０、１３６／１３８、１４２／１４８および１４４／１４６に結合された選択回路１５０を備えている。動作に関しては、選択回路１５０は、相互コンダクタンス段１５２および１５４の各々に結合されているトランジスタ対の１つをターンオンさせ、他のトランジスタ対をターンオフさせている。例えばトランジスタ対１３４／１４０がターンオンすると、トランジスタ対１３６／１３８がターンオフする。また、選択回路１５０は、所望の動作モードすなわち差動比較モードまたはコモンモード電圧比較モードを選択するべく制御されている。選択回路１５０は、所望のトランジスタをターンオンおよびターンオフさせるために使用される従来の回路である。
【００３８】
上で考察したように、差動比較モードは、ＤＵＴ＿ＰとＲｅｆ＿Ｎを結合し、かつ、ＤＵＴ＿ＮとＲｅｆ＿Ｐを結合することによって選択される。したがって、例えば選択回路１５０は、トランジスタ対１３４／１４０およびトランジスタ対１４４／１４６をターンオンさせることができる。あるいは、選択回路１５０は、トランジスタ対１３６／１３８およびトランジスタ対１４２／１４８をターンオンさせることができる。したがって差動揺れ比較モードでは、トランジスタ１１８およびトランジスタ１２８のコレクタ電流が結合され、かつ、トランジスタ１２０およびトランジスタ１２６のコレクタ電流が結合されている。結合信号は、出力端子１５５ａおよび１５５ｂを介してコンパレータ回路１７０に受け取られる。コンパレータ回路１７０の出力信号は、トランジスタ１１８およびトランジスタ１２８のコレクタ電流の和が、トランジスタ１２０およびトランジスタ１２６のコレクタ電流の和に等しくなるとトグルする。２つの相互コンダクタンス段１５２および１５４が同じであるため、式３が成立することによってこの条件に合致し、差動揺れ比較モードが実現される。
【００３９】
上で考察したように、コモンモード電圧比較モードは、２つの基準電圧を結合し（Ｒｅｆ＿Ｐ＋Ｒｅｆ＿Ｎ）、かつ、２つのＤＵＴ入力を結合する（ＤＵＴ＿Ｐ＋ＤＵＴ＿Ｎ）ことによって選択される。したがって、例えば選択回路１５０は、トランジスタ対１３４／１４０およびトランジスタ対１４２／１４８をターンオンさせることができる。あるいは、選択回路１５０は、トランジスタ対１３６／１３８およびトランジスタ対１４４／１４６をターンオンさせることができる。したがってコモンモード電圧比較モードでは、トランジスタ１１８およびトランジスタ１２６のコレクタ電流が結合され、かつ、トランジスタ１２０およびトランジスタ１２８のコレクタ電流が結合されている。コンパレータ回路１７０の出力信号は、トランジスタ１１８およびトランジスタ１２６のコレクタ電流の和が、トランジスタ１２０およびトランジスタ１２８のコレクタ電流の和に等しくなるとトグルする。２つの相互コンダクタンス段１５２および１５４が同じであるため、式５が成立することによってこの条件に合致し、コモンモード比較モードが実現される。
【００４０】
入力の揺れが変化すると、相互コンダクタンス段１５２および１５４は、それぞれ非直線性を有することになるが、この２つの相互コンダクタンス段１５２および１５４の非直線性は、有利に相殺される。この非直線性の相殺は、差動比較モードにおいては、（ＤＵＴ＿Ｐ−ＤＵＴ＿Ｎ）が（Ｒｅｆ＿Ｐ−Ｒｅｆ＿Ｎ）に等しい場合（式３）、あるいはコモンモード比較モードにおいては、（（ＤＵＴ＿Ｐ＋ＤＵＴ＿Ｎ）／２）が（（Ｒｅｆ＿Ｐ＋Ｒｅｆ＿Ｎ）／２））に等しい場合（式５）、２つの相互コンダクタンス段１５２および１５４が同じ入力の揺れを有していることによるものである。したがって、入力揺れの変化に起因する相互コンダクタンス段１５２および１５４の非直線性によって、コンパレータの精度が劣化することはない。
【００４１】
また、図５に示すコンパレータ回路１００は、相互コンダクタンス増幅器の電流を最初に電圧に変換する代わりに、それらの電流を直接加算している。したがって有利なことにはコンパレータ回路１００にはレベルシフトの必要がなく、その結果、コンパレータ回路１００は、例えば入力帯域幅が広いこと、データ転送速度が速いこと、タイミング誤差が小さいこと、および検出可能パルス幅が小さいことなど、従来のコンパレータ回路に勝る、優れた高速性能を有している。
【００４２】
図６は、シングルエンド比較モード、差動揺れ比較モードおよびコモンモード電圧比較モードを有する、本発明の他の実施形態によるコンパレータ回路２００の略図を示したものである。したがってコンパレータ回路２００は、図３Ａ〜３Ｄに示す８つの比較モードのすべてを実行することができる。コンパレータ回路２００は、図５Ｂに示すコンパレータ回路１００と類似しており、同じように示されている構成要素はすべて同じであるが、コンパレータ回路２００には、トランジスタ１５６、１５８、１６０および１６２がスイッチ回路１５５’に追加されている。トランジスタ１５６および１５８のベースは１つに結合されており、選択回路１５０’によって制御されている。同様に、トランジスタ１６０および１６２のベースも１つに結合されており、選択回路１５０’によって制御されている。トランジスタ１５６、１５８、１６０および１６２は、それぞれの出力端子１５２ａ、１５２ｂ、１５４ａおよび１５４ｂを電圧源に結合している。
【００４３】
したがってトランジスタ１５６および１５８が選択されると、トランジスタ１５６および１５８は、トランジスタ１１８および１２０のコレクタ電流が、出力端子１５５ａおよび１５５ｂを介して流れるのを防止し、その結果、相互コンダクタンス段１５２が除去され、例えばトランジスタ対１４２／１４８または１４４／１４６をターンオンさせることによって、試験電流ＤＵＴ＿Ｎおよび基準電流Ｒｅｆ＿Ｎを出力端子１５５ａおよび１５５ｂに出力することができる。したがってコンパレータ回路１７０は、ＤＵＴ＿ＮをＲｅｆ＿Ｎと比較している。あるいはトランジスタ１６０および１６２が選択されると、出力端子１５５ａおよび１５５ｂを介したトランジスタ１２６および１２８のコレクタ電流の流れが防止され、その結果、相互コンダクタンス段１５４が除去され、例えばトランジスタ対１３４／１４０または１３６／１３８をターンオンさせることによって、試験電流ＤＵＴ＿Ｐおよび基準電流Ｒｅｆ＿Ｐを出力端子１５５ａおよび１５５ｂに出力することができる。したがってコンパレータ回路１７０は、ＤＵＴ＿ＰをＲｅｆ＿Ｐと比較している。選択回路１５０’は、選択トランジスタ対１５６／１５８および１６０／１６２によって同時に禁止される。
【００４４】
単一のコンパレータ回路２００によって８つの比較モードのすべてを実現することができるため、本発明による構成を使用してピンエレクトロニクスのサイズを有利に縮小することができる。また、信号経路が同じであるため、８つの比較モードのすべてが、ほぼ同じ伝搬遅延を有している。したがって、図６に示す本発明の一実施形態によるコンパレータ回路２００を使用する場合、すべての比較モードにタイミング較正を適用する必要はない。
【００４５】
基準電圧Ｒｅｆ＿ＰおよびＲｅｆ＿Ｎがプログラム可能であることを理解すべきである。したがって異なる仕様を有する異なるデバイスを、同じコンパレータ回路を使用して試験することができる。例えば４００ｍＶの最小揺れ仕様を必要とする試験中のデバイスもあれば、一方では１Ｖの最小揺れ仕様を必要とする試験中のデバイスもある。したがってＲｅｆ＿ＰおよびＲｅｆ＿Ｎがプログラム可能であることにより、Ｒｅｆ＿Ｐ−Ｒｅｆ＿Ｎを４００ｍＶまたは１Ｖ（あるいは任意の所望の値）に設定することができ、試験中のデバイスの仕様が如何なるものであっても対応することができる。さらに、試験中のデバイスによっては、動作モードに応じて基準電圧Ｒｅｆ＿ＰおよびＲｅｆ＿Ｎを変更することができる。したがって、例えばデバイスは、０．８Ｖの高電圧すなわち図３ＡにおけるＶＯＨ＿Ｐ＝０．８Ｖ、０．２Ｖの低電圧すなわち図３ＢにおけるＶＯＬ＿Ｎ＝０．２Ｖ、および１Ｖの最小揺れすなわち図３Ｃ（ｉ）におけるＶＯＨ＿Ｄ＝１Ｖを要求することができる。したがってデバイスの高電圧および低電圧を試験する場合、基準電圧Ｒｅｆ＿Ｐが０．８Ｖに設定され、かつ、基準電圧Ｒｅｆ＿Ｎが０．２Ｖに設定され、差動モードにおけるＲｅｒ＿Ｐ−Ｒｅｆ＿Ｎが１Ｖに設定される。
【００４６】
本発明を電流ではなく電圧を使用して実現することができることを理解すべきである。したがって、例えば図５Ａにおいては、相互コンダクタンス段１５２および１５４は、差動増幅器である。したがってノード１５２ａおよび１５２ｂは、ＤＵＴ＿ＰおよびＲｅｆ＿Ｐに比例した電圧信号を有し、また、ノード１５４ａおよび１５４ｂは、ＤＵＴ＿ＮおよびＲｅｆ＿Ｎに比例した電圧信号を有している。スイッチ１５５は、ノード１５２ａと１５４ａ、１５２ａと１５４ｂ、１５２ｂと１５４ａ、および１５２ｂと１５４ｂを比較する４つのコンパレータ回路を備えることになる。したがってノード１５５ａおよび１５５ｂの各々は、４つのコンパレータ回路のいずれか１つに基づく電圧信号を有している。当然のことではあるが、コンパレータ回路はシングルエンド比較モードを備えることができ、その場合、ノード１５５ａおよび１５５ｂは、ノード１５２ａおよび１５２ｂ、またはノード１５４ａおよび１５４ｂから電圧信号を受け取ることになる。
【００４７】
説明を目的として、特定の実施形態に関連して本発明を説明したが、本発明は、それらの特定の実施形態に制限されない。本発明の範囲を逸脱することなく、様々な改作および改変が可能であり、したがって特許請求の範囲の各請求項の精神および範囲は、前述の説明に制限されない。
【００４８】
要約すると、本明細書は、２つの試験電圧および２つの基準電圧を受け取る、少なくとも１つの相互コンダクタンス段を備えたコンパレータ回路を開示したものである。相互コンダクタンス段は、試験電圧に比例した２つの試験電流および２つの基準電流を生成している。スイッチング回路は、相互コンダクタンス段に結合されている。スイッチング回路は、従来のコンパレータ段に結合された２つの出力端子を有している。スイッチング回路は、試験電流と基準電流を結合し、それにより差動信号の試験に必要な差動揺れ比較モードおよびコモンモード比較モードを実現している。また、該当する、少なくとも１つの相互コンダクタンス段の出力信号を使用禁止状態にすることにより、シングルエンド比較モードを実現している。２つの同じ相互コンダクタンス増幅器を使用することにより、相互コンダクタンス段の非直線性が有利に相殺されている。
【００４９】
以上、説明を目的として、特定の実施形態に関連して説明したが、本発明は、それらの特定の実施形態に制限されない。本明細書の範囲を逸脱することなく、様々な改作および改変が可能であり、したがって特許請求の範囲の各請求項の精神および範囲は、前述の説明に制限されない。
【図面の簡単な説明】
【図１】従来のコンパレータ回路の略図である。
【図２】２つの従来のシングルエンドピンエレクトロニクスを使用して、２つのＤＵＴピンを試験する従来の構成を示す略図である。
【図３Ａ】Ｐチャネル比較モードを示す略図である。
【図３Ｂ】Ｎチャネル比較モードを示す略図である。
【図３Ｃ（ｉ）】差動揺れ比較モードを示す略図である。
【図３Ｃ（ｉｉ）】差動揺れ比較モードの他の実施形態を示す略図である。
【図３Ｄ】コモンモード電圧比較モードを示す略図である。
【図４】従来の差動コンパレータ回路の略図である。
【図５Ａ】差動揺れ比較モードおよびコモンモード電圧比較モードを有する、本発明の一実施形態によるコンパレータ回路の略図である。
【図５Ｂ】差動揺れ比較モードおよびコモンモード電圧比較モードを有する、本発明の一実施形態によるコンパレータ回路の他の略図である。
【図６】シングルエンド比較モード、差動揺れ比較モードおよびコモンモード電圧比較モードを有する、本発明の他の実施形態によるコンパレータ回路の略図である。
【符号の説明】
Ｉ５　電流源
１０、１０’、４０、１００、２００　コンパレータ回路（コンパレータ段）
１２、１６　トランジスタのベース
１４、１８、２０、２２、２４、２６、４２、４４、４６、４８、５０、５２、１０４、１１４、１１８、１２０、１２６、１２８、１３４、１３６、１３８、１４０、１４２、１４４、１４６、１４８、１５６、１５８、１６０、１６２
トランジスタ
２８　追加利得段
３０、３１、３２、３３　ショットキーダイオード
３４ａ、３４ｂ　ＤＵＴピン
３６、３８　ピンエレクトロニクスインターフェース
３６ａ、３８ａ　ドライバ（回路）
３６ｂ、３８ｂ　高コンパレータ回路
３６ｃ、３８ｃ　低コンパレータ回路
５３、５４、１２２、１２４、１３０、１３２　抵抗
５６　レベルシフト回路
１０２、１０６、１１０、１１２　入力端子
１５０、１５０’　選択回路
１５２、１５４　相互コンダクタンス段
１５２ａ、１５２ｂ、１５４ａ、１５４ｂ、１５５ａ、１５５ｂ　出力端子（ノード）
１５５、１５５’　スイッチ段（スイッチ回路）
１７０　従来のコンパレータ段（比較回路）
【図１】
2004003961.tif 000004
【図２】
2004003961.tif 000005
【図３】
2004003961.tif 000006
【図４】
2004003961.tif 000007
【図５】
2004003961.tif 000008
【図６】
2004003961.tif 000009
【手続補正書】
【提出日】平成15年4月1日(2003.4.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】従来のコンパレータ回路の略図である。
【図２】２つの従来のシングルエンドピンエレクトロニクスを使用して、２つのＤＵＴピンを試験する従来の構成を示す略図である。
【図３】ＡはＰチャネル比較モードを示す略図、ＢはＮチャネル比較モードを示す略図、Ｃ（ｉ）は差動揺れ比較モードを示す略図、Ｃ（ｉｉ）は差動揺れ比較モードの他の実施形態を示す略図、Ｄはコモンモード電圧比較モードを示す略図である。
【図４】従来の差動コンパレータ回路の略図である。
【図５】Ａは差動揺れ比較モードおよびコモンモード電圧比較モードを有する、本発明の一実施形態によるコンパレータ回路の略図、Ｂは差動揺れ比較モードおよびコモンモード電圧比較モードを有する、本発明の一実施形態によるコンパレータ回路の他の略図である。
【図６】シングルエンド比較モード、差動揺れ比較モードおよびコモンモード電圧比較モードを有する、本発明の他の実施形態によるコンパレータ回路の略図である。




【外国語明細書】
2004003961.tif 000010
2004003961.tif 000011
2004003961.tif 000012
2004003961.tif 000013
2004003961.tif 000014
2004003961.tif 000015
2004003961.tif 000016
2004003961.tif 000017
2004003961.tif 000018
2004003961.tif 000019
2004003961.tif 000020
2004003961.tif 000021
2004003961.tif 000022
2004003961.tif 000023
2004003961.tif 000024
2004003961.tif 000025
2004003961.tif 000026
2004003961.tif 000027
2004003961.tif 000028
2004003961.tif 000029
2004003961.tif 000030
2004003961.tif 000031
2004003961.tif 000032
2004003961.tif 000033
2004003961.tif 000034
2004003961.tif 000035