(57)【要約】【課題】挿入損失の低減と小型化を同時に実現することが可能な非可逆回路素子を提供する。【解決手段】本発明に係る非可逆回路素子は、樹脂フレーム８に磁性組立体２を収容して構成され、該磁性組立体２は、磁性体２１と、該磁性体２１に巻き付けられた３つの中心導体３、４、５とを具え、該磁性組立体２を包囲して３つの整合用コンデンサ６、６１、６２が配置され、該整合用コンデンサ６、６１、６２に対して中心導体３、４、５がそれぞれ繋がっている。又、少なくとも１つの整合用コンデンサ６と、該コンデンサと繋がっている中心導体３の端子部３２との間に、インダクタンスチップ９が直列に接続されている。【選択図】      図１
2004289490.tif 000002
【特許請求の範囲】
【請求項１】
磁気シールドされた空間の内部に永久磁石（１３）を配置して磁気回路が形成され、該磁気回路内に磁性組立体（２）が配備され、該磁性組立体（２）は、磁性体（２１）と、該磁性体（２１）に巻き付けられた複数の中心導体（３）（４）（５）とを具え、該磁性組立体（２）を包囲して複数の整合用コンデンサ（６）（６１）（６２）が配置され、該整合用コンデンサ（６）（６１）（６２）に対して中心導体（３）（４）（５）の端部がそれぞれ繋がっている非可逆回路素子において、少なくとも１つの整合用コンデンサと、該コンデンサと繋がっている中心導体の端部との間に、インダクタンスチップ（９）が直列に接続されていることを特徴とする非可逆回路素子。
【請求項２】
インダクタンスチップ（９）は、帯状の絶縁体基板（９１）の表面に線路パターン（９２）を形成して構成され、該線路パターン（９２）が前記整合用コンデンサの一方の電極と接続されている請求項１に記載の非可逆回路素子。
【請求項３】
インダクタンスチップ（９）を構成する絶縁体基板（９１）は、６方晶フェライトから形成されている請求項２に記載の非可逆回路素子。
【請求項４】
インダクタンスチップ（９）は、前記整合用コンデンサの表面に配置されている請求項１乃至請求項３の何れか記載の非可逆回路素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＶＨＦ、ＵＨＦ、ＳＨＦ等の無線周波数帯域の伝送回路に用いられるアイソレータ、サーキュレータ等の非可逆回路素子に関するものである。
【０００２】
【従来の技術】
携帯電話機においては、図６に示す如く、送信回路の増幅器ＰＡと送受信アンテナとの間にアイソレータを配備して、アンテナから増幅器ＰＡに戻ってくる反射信号を吸収して増幅器ＰＡを保護し、更には、増幅器ＰＡの負荷インピーダンスを安定させて、アンテナのインピーダンス変動に拘わらず増幅器ＰＡの安定動作を図ることが行なわれている（例えば非特許文献１参照）。
アイソレータは、信号の伝送方向には減衰量が極めて小さく、逆方向には減衰量が極めて大きい特性を有している。
【０００３】
図５に示す如く、アイソレータ（１）は、磁性体金属からなるコ字状の上シールド板（１１）と磁性体金属からなるコ字状の下シールド板（１２）とを組み合わせて、磁気閉回路を形成し、該磁気閉回路内に、永久磁石（１３）、磁性組立体（２）、及び樹脂フレーム（７）を配備して構成されている。
【０００４】
磁性組立体（２）は、フェライトからなる直方体状の磁性体（２１）と、該磁性体（２１）の周囲に巻き付けられた３枚の中心導体（３）（４）（５）とから構成されている。これらの中心電極（３）（４）（５）は、絶縁シート（図示省略）を介して互いに重ねられると共に、磁性体（２１）の上面にて１２０度の角度で交差させて配置され、各中心電極（３）（４）（５）の一端に設けられた端子部（３２）（４２）（５２）が外方へ突出する一方、各中心電極（３）（４）（５）の他端に設けられたアース部（図示省略）が、磁性体（２１）の底面に接続されている。
【０００５】
図４の如く、樹脂フレーム（７）には、磁性組立体（２）が収容されると共に、該磁性組立体（２）を包囲して配置された３つの整合用コンデンサ（６）（６１）（６２）と１つの終端抵抗（６３）とが収容され、前記中心電極（３）（４）（５）の端子部（３２）（４２）（５２）が該整合用コンデンサ（６）（６１）（６２）にそれぞれ接続されると共に、１つの中心導体（５）の端子部（５２）は終端抵抗（６３）に接続され、他の２つの中心導体（３）（４）の端子部（３２）（４２）は、樹脂フレーム（７）に配備された一対の外部接続用端子（７１）（７２）にそれぞれ接続されている。
【０００６】
樹脂フレーム（７）には、磁性組立体（２）の収容空間と各整合用コンデンサ（６）（６１）（６２）の収容空間とを仕切る仕切り壁（７３）（７４）（７５）が形成されており、これによって、組立工程の半田リフローの際に磁性組立体（２）と整合用コンデンサ（６）（６１）（６２）とが互いに接触することを防止している。
【０００７】
【特許文献１】
特開平９−３２６６０４号公報
【特許文献２】
特開２００１−２４４０６号公報
【特許文献３】
特開２０００−２５２７０７号公報
【非特許文献１】
雑誌「電子材料」１９９９年４月号第９６頁〜第９８頁
【０００８】
【発明が解決しようとする課題】
ところで、近年の受動部品の小型化に伴って、受動部品を表面実装したマイクロ波装置の小型化が急速に進んでおり、この様な状況の下、マイクロ波非相反素子である集中定数型アイソレータの小型化が望まれている。
集中定数型アイソレータの小型化には、整合用コンデンサの容量に寄与する面積を小さくする必要があるが、そのためには誘電率を上げることが必要であり、その結果、Ｑ値が小さくなる。Ｑ値が小さくなると、コンデンサでの損失が増大し、ひいてはアイソレータの挿入損失が増大することになる。特に携帯電話機等の携帯型電子機器においては、挿入損失は電池の寿命に直接影響を与えるため、挿入損失の低減が不可欠である。
【０００９】
又、図５に示すアイソレータにおいて、中心導体（３）（４）（５）と整合用コンデンサ（６）（６１）（６２）が形成するＬＣ共振回路の動作周波数は、中心導体のインダクタンスをＬ、整合用コンデンサの容量をＣとして、
ｆ＝１／（２π√（Ｌ×Ｃ））
で表わされるが、Ｌは、磁束の鎖交する断面積と磁性体（２１）の透磁率との積に比例するので、アイソレータが小型化されると、必要なインダクタンスを得ることが困難となる。しかし、整合用コンデンサを構成する誘電体基板を大きく形成することは、アイソレータの大型化に繋がる。
【００１０】
そこで本発明の目的は、挿入損失の低減と小型化を同時に実現することが可能な非可逆回路素子を提供することである。
【００１１】
【課題を解決する為の手段】
本発明に係る非可逆回路素子においては、磁気シールドされた空間の内部に永久磁石（１３）を配置して磁気回路が形成され、該磁気回路内に磁性組立体（２）が配備されている。磁性組立体（２）は、磁性体（２１）と、該磁性体（２１）に巻き付けられた複数の中心導体（３）（４）（５）とを具え、該磁性組立体（２）を包囲して複数の整合用コンデンサ（６）（６１）（６２）が配置され、該整合用コンデンサ（６）（６１）（６２）に中心導体（３）（４）（５）の端部がそれぞれ繋がっている。該整合用コンデンサと前記磁性組立体（２）は、電気絶縁性を有するフレーム（８）の内部に収容されている。
又、前記複数の整合用コンデンサの内、少なくとも１つの整合用コンデンサと、該コンデンサと繋がっている中心導体の端部との間に、インダクタンスチップ（９）が直列に接続されている。
【００１２】
上記本発明の非可逆回路素子においては、１以上の中心導体にインダクタンスチップ（９）が直列に接続されているので、従来の非可逆回路素子において磁性体（２１）及び中心導体（３）（４）（５）が形成していたインダクタンスに、インダクタンスチップ（９）のインダクタンスが加わって、素子全体としてのインダクタンスが増大する。この結果、整合用コンデンサの小型化が可能となり、これによって挿入損失が低減する。
【００１３】
具体的構成において、インダクタンスチップ（９）は、帯状の絶縁体基板（９１）の表面に線路パターン（９２）を形成して構成され、該線路パターン（９２）が前記整合用コンデンサの一方の電極と接続されている。
該具体的構成によれば、インダクタンスチップ（９）がシート状に形成されることとなり、整合用コンデンサの表面や磁性体の裏面に配置することが可能となる。この結果、インダクタンスチップ（９）の配置に伴う非可逆回路素子の大型化を防止することが出来る。
又、絶縁体基板（９１）の表面に線路パターン（９２）を形成した構成によって、大きなインダクタンスが得られ、然も線路パターン（９２）の幅を変化させることによって、容易にインダクタンスを調整することが出来る。又、絶縁体基板（９１）の採用によって高周波特性も良好となる。
【００１４】
【発明の効果】
本発明に係る非可逆回路素子によれば、挿入損失の低減と小型化を同時に実現することが出来る。
【００１５】
【発明の実施の形態】
以下、本発明を図４及び図５に示すアイソレータに実施した形態につき、図面に沿って具体的に説明する。
図１に示す如く本発明に係るアイソレータは、３つの整合用コンデンサ（６）（６１）（６２）の内、第１及び第２の整合用コンデンサ（６）（６１）と、これらのコンデンサが繋がることになる中心導体（３）（４）との間に、それぞれインダクタンスチップ（９）を直列に接続したものである。
【００１６】
磁性組立体（２）は、扁平な直方体状の磁性体（２１）と、該磁性体（２１）の表面と裏面に跨って巻き付けられた３枚の中心導体（３）（４）（５）とから構成されている。これらの中心電極（３）（４）（５）は、絶縁シート（図示省略）を介して互いに重ねられると共に、磁性体（２１）の上面にて帯状部を１２０度の角度で交差させて配置され、各中心電極（３）（４）（５）の一端に設けられた端子部（３２）（４２）（５２）が外方へ突出する一方、各中心電極（３）（４）（５）の他端に設けられたアース部（図示省略）が、磁性体（２１）の底面に接続されている。
【００１７】
磁性組立体（２）を収容すべき樹脂フレーム（８）の底面には、図３に示す如く仕切り壁（８３）（８４）（８５）が立設されて、磁性組立体（２）の収容空間Ｓ０が形成されると共に、該収容空間Ｓ０を包囲して、３つの整合用コンデンサ（６）（６１）（６２）の収容スペースＳ１、Ｓ２、Ｓ３が形成されると共に、終端抵抗（６３）の収容スペースＳ４が形成されている。
又、樹脂フレーム（８）の端部には、一対の外部接続用端子（８１）（８２）が配備されている。
【００１８】
樹脂フレーム（８）の収容空間Ｓ０〜Ｓ４のそれぞれに、図１の如く磁性組立体（２）、第１整合用コンデンサ（６）、第２整合用コンデンサ（６１）、第３整合用コンデンサ（６２）、並びに終端抵抗（６３）が設置される。
【００１９】
第１整合用コンデンサ（６）及び第２整合用コンデンサ（６１）の表面にはそれぞれ、該表面の大部分を覆う大きさのインダクタンスチップ（９）が設置される。
例えば、第１整合用コンデンサ（６）は図２に示す如く、誘電体基板（６ａ）の両面に電極板（６ｂ）（６ｂ）を配置して構成されている。又、インダクタンスチップ（９）は、６方晶フェライトからなる帯状の絶縁体基板（９１）の表面に線路パターン（９２）を形成して構成されており、絶縁体基板（９１）にはスルーホール（９３）が開設されて、スルーホール（９３）に充填された導電材によって線路パターン（９２）が第１整合用コンデンサ（６）の電極板（６ｂ）と接続されている。
又、第１整合用コンデンサ（６）の表面とインダクタンスチップ（９）の裏面の間には、銅箔（６８）の基端部が挟持されている。
第２整合用コンデンサ（６１）及び該コンデンサ上のインダクタンスチップ（９）も同様の構造を有している。
【００２０】
図１に示す如く、第１整合用コンデンサ（６）上のインダクタンスチップ（９）から伸びる銅箔（６８）の先端部は第１外部接続用端子（８１）に接続され、第２整合用コンデンサ（６１）上のインダクタンスチップ（９）から伸びる銅箔（６８）の先端部は第２外部接続用端子（８２）に接続されている。
第１外部接続用端子（８１）側へ伸びる中心導体（３）の端子部（３２）は、第１外部接続用端子（８１）側のインダクタンスチップ（９）の線路パターン（９２）の端部に接続される。又、第２外部接続用端子（８２）側へ伸びる中心導体（４）の端子部（４２）は、第２外部接続用端子（８２）側のインダクタンスチップ（９）の線路パターン（９２）の端部に接続される。
更に、第３整合用コンデンサ（６２）側へ伸びる中心導体（５）の端子部（５２）は、第３整合用コンデンサ（６２）と終端抵抗（６３）に接続される。
【００２１】
上記アイソレータの製造工程においては、各整合用コンデンサ（６）（６１）（６２）の上面に、銅箔（６８）の基端部を介して、インダクタンスチップ（９）を設置し、図２の如く１つの部品を作製した後、該部品をその他の部品と共に従来のアイソレータと同様に組み立て、部品どうしの接続部分にはクリーム半田を介在させて、最後にフロー処理を施すことによって、これらの部品を互いに接合し一体化する。
【００２２】
上記本発明のアイソレータにおいては、特に挿入損失に影響の大きな２本の中心導体（３）（４）の端子部（３２）（４２）にそれぞれインダクタンスチップ（９）が直列に接続されているので、従来のアイソレータにおいて磁性体及び中心導体が形成していたインダクタンスに、インダクタンスチップ（９）のインダクタンスが加わって、全体としてのインダクタンスが増大する。この結果、整合用コンデンサ（６）（６１）の小型化が可能となる。
又、インダクタンスチップ（９）はシート状に形成されて、整合用コンデンサの表面の大部分を覆っているので、インダクタンスチップ（９）の配置のために大きなスペースは不要である。
従って、本発明のアイソレータは従来よりも小型化されることになる。
【００２３】
例えば、６方晶フェライトからなる絶縁体基板（９１）の表面に、幅０．４０ｍｍ、長さ１ｍｍ、厚さ０．０３ｍｍの銀製の線路パターン（９２）を形成した場合、該インダクタンスチップ（９）のインダクタンスは、１．２ｎＨ／ｍｍとなる。例えば８３６ＭＨｚの周波数を利用する携帯電話機に装備するアイソレータにおいて、中心導体（３）（４）（５）と磁性体（２１）が形成するインダクタンスは約３ｎＨであるから、該インダクタンスにインダクタンスチップ（９）のインダクタンスが加わると、全体としてインダクタンスは約４０％増大することになる。従って、コンデンサを約４０％だけ小型化することが可能となり、これによってアイソレータの小型化が実現されると共に、挿入損失を減少させることが出来る。
【００２４】
又、本発明に係るアイソレータにおいては、インダクタンスチップ（９）の絶縁体基板（９１）の材質として６方晶フェライトが用いられているので、大きなインダクタンスが得られるばかりでなく、高周波特性も良好となる。
然もインダクタンスチップ（９）の線路パターン（９２）の幅を変化させることによって、容易にインダクタンスを調整することが出来るので、製造工程の簡易化を図ることが出来る。
【００２５】
尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、インダクタンスチップ（９）は、左右２つの整合用コンデンサ（６）（６１）のみならず残りの整合用コンデンサ（６２）にも接続する構成が採用可能である。
【図面の簡単な説明】
【図１】本発明に係るアイソレータの構成を示す平面図である。
【図２】整合用コンデンサ及びインダクタンスチップの拡大断面図である。
【図３】本発明に係るアイソレータの主要構成の分解斜視図である。
【図４】従来のアイソレータの構成を示す平面図である。
【図５】従来のアイソレータの分解斜視図である。
【図６】携帯電話機の送受信部の構成を示すブロック図である。
【符号の説明】
（２）  磁性組立体
（２１）  磁性体
（３）  中心導体
（４）  中心導体
（５）  中心導体
（６）  整合用コンデンサ
（６１）  整合用コンデンサ
（６２）  整合用コンデンサ
（６３）  終端抵抗
（６８）  銅箔
（８）  樹脂フレーム
（８１）  外部接続用端子
（８２）  外部接続用端子
（９）  インダクタンスチップ
（９１）  絶縁体基板
（９２）  線路パターン
（９３）  スルーホール
【図１】
2004289490.tif 000003
【図２】
2004289490.tif 000004
【図３】
2004289490.tif 000005
【図４】
2004289490.tif 000006
【図５】
2004289490.tif 000007
【図６】
2004289490.tif 000008