(57)【要約】【課題】電気光学装置のコストを低減することが可能な画像表示システムにおける画像処理装置を制御するための画像処理装置制御プログラムを提供すること。【解決手段】画像処理装置１０を、入力画像データ生成部１０ａと、フレームメモリ１０ｂと、入力画像データ伝送部１０ｃと、を含んだ構成とし、電気光学装置１１を、パネル１１ａと、走査線駆動部１１ｂと、データ線駆動部１１ｃと、制御部１１ｄと、フレームメモリ１１ｅと、入力画像データ取得部１１ｆと、を含んだ構成とし、画像処理装置１０側の入力画像データ生成部１０ａにおいて、非順次走査における走査線の選択順番に合わせて予め画像データにおける画素データを並び替えてから、電気光学装置１１に伝送する。【選択図】      図１
2004279563.tif 000002
【特許請求の範囲】
【請求項１】
光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
画像処理装置から伝送された入力画像データを取得する入力画像データ取得手段と、を備える電気光学装置と、
前記電気光学装置に入力する入力画像データを生成し、当該入力画像データを前記電気光学装置に伝送する前記画像処理装置と、を備え、
前記制御部において、前記入力画像データと前記光学素子の発光階調数に応じた所定ビット長の階調データとに基づき、前記走査線の並び順に対して非連続な順番に前記走査線を選択する非順次走査によって前記光学素子の発光時間を制御し、所定数の前記走査線及び前記データ線より成る表示領域に前記入力画像を階調表示する画像表示システムにおいて、
前記画像処理装置を制御するプログラムであって、
画像データ及び非順次走査に対応した走査線の選択順番を取得すると、当該画像データを構成する画素データを、前記非順次走査に対応した走査線の選択順番に合わせて並び替えることを特徴とする画像処理装置制御プログラム。
【請求項２】
前記並び替えの完了した所定量の前記画素データを、当該並び替えが完了する毎に前記電気光学装置に伝送することを特徴とする請求項１記載の画像処理装置制御プログラム。
【請求項３】
前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記入力画像データを生成することを特徴とする請求項１又は請求項２記載の画像処理装置制御プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、階調表示による画像の表示ムラを抑えるのに好適な非順次走査処理によって電気光学装置に画像を表示するシステムに係り、特に、前記電気光学装置に画像データを伝送する画像処理装置に関する。
【０００２】
【従来の技術】
従来、電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器や液晶テレビなどの表示部に広く用いられている。ここで、従来の電気光学装置は、例えば、マトリクス状に配列した画素電極や、この画素電極に接続されたスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、ある１本の走査線を選択すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介し画素電極に対して、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化する。このため、画素毎に濃度が変化するので、階調表示することが可能となる。
【０００３】
このとき、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、各走査線を順次選択するとともに、第２に、選択された走査線と交差する画素に、当該画素の階調に応じた電圧を有する画像信号を、対応するデータ線に印加する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
ところが、データ線に印加される画像信号は、画素の階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。更に、これらのＤ／Ａ変換回路・オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難となり、特に高精細な表示を行う場合に顕著となるという問題がある。また、Ｄ／Ａ変換回路やオペアンプ等による消費電力の増加等の問題もある。
【０００５】
そこで、電気光学素子の発光時間を制御して、階調を得る方式が開発されている。この方式においては、データ線に、電気光学素子を発光させるか否かの２値の信号（ディジタル信号）を供給すれば良く、画質に悪影響を与える上記したアナログ回路が不要になるといった利点があるが、この制御を行う上で走査線の選択時間がかかり過ぎるといった問題が浮上している。
【０００６】
そこで、上記した問題を解決するためのディジタル信号を利用した液晶ディスプレイの駆動方式として、非順次走査方式が開発されている。この方式では、ビット長Ｎの階調データによって光学素子の発光階調が示される。そして、この階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））の比率に応じた数値群を生成し、この数値群を利用して走査線を非順次に選択する。このように非順次に走査線の選択を行うことで、この光学素子の発光時間が制御される。つまり、発行階調にあわせて発行時間を制御することで、階調表示を行うのである（例えば、特許文献１参照。）。
【０００７】
【特許文献１】
特開２００１−１６６７３０号公報。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記非順次走査方式は、通常の順次走査に比べて処理が複雑（画素データの並び替え等が必要）となるため、この処理をすべて電気光学装置側で行わせようとすると、十分なフレームメモリと、高速なプロセッサ、あるいは、専用のハードウェア等が必要となり、電気光学装置のコストアップを招くといった問題がある。
【０００９】
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、電気光学装置のコストを低減することが可能な画像表示システムにおける画像処理装置を制御するための画像処理装置制御プログラムを提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る画像処理装置制御プログラムは、光学素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
前記複数の走査線を、順次１つずつ選択する走査線駆動回路と、
前記光学素子の発光に係る制御信号を前記複数のデータ線のうち少なくとも１つのデータ線に出力するデータ線駆動回路と、
前記走査線駆動回路及び前記データ線駆動回路の動作を制御する制御部と、
画像処理装置から伝送された入力画像データを取得する入力画像データ取得手段と、を備える電気光学装置と、
前記電気光学装置に入力する入力画像データを生成し、当該入力画像データを前記電気光学装置に伝送する前記画像処理装置と、を備え、
前記制御部において、前記入力画像データと前記光学素子の発光階調数に応じた所定ビット長の階調データとに基づき、前記走査線の並び順に対して非連続な順番に前記走査線を選択する非順次走査によって前記光学素子の発光時間を制御し、所定数の前記走査線及び前記データ線より成る表示領域に前記入力画像を階調表示する画像表示システムにおいて、
前記画像処理装置を制御するプログラムであって、
画像データ及び非順次走査に対応した走査線の選択順番を取得すると、当該画像データを構成する画素データを、前記非順次走査に対応した走査線の選択順番に合わせて並び替えることを特徴としている。
【００１１】
つまり、第１の発明により、画像処理装置側で、画像データの画素データを非順次走査に対応した順番に並び替えることが可能となるので、電気光学装置側で画素データを並び替える処理が必要なくなり、フレームメモリの容量の低減や制御部の簡易化等、電気光学装置側のハードウェア構成を簡易化することが可能となる。よって、コスト低減が可能となる。
【００１２】
ここで、上記した光学素子は、例えば、液晶、エレクトロルミネッセンス素子、プラズマディスプレイ、発光ダイオード等である。
また、第２の発明は、第１の発明において、前記並び替えの完了した所定量の前記画素データを、当該並び替えが完了する毎に前記電気光学装置に伝送することを特徴としている。
【００１３】
つまり、第２の発明により、画像処理装置に入力される画像データを構成する所定量の画素データを、並び替えが完了する毎に電気光学装置に伝送することが可能である。従って、電気光学装置側では、画像処理装置から伝送されてくる、並び替えの完了した所定量の画素データ毎に非順次走査処理を行うことが可能となるので、電気光学装置側のメモリ容量の低減が可能となり、コスト低減が可能となる。
【００１４】
また、第３の発明は、第１又は第２の発明において、前記光学素子の発光階調を示す階調データのビット長Ｎと、
前記走査線の総数に１を加算した加算数を、前記階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じた数値に分割した数値群と、を取得する一方、
前記走査線のそれぞれに、その並び順に合わせて通し番号を対応付け、
前記走査線に対応付けられた通し番号のうち所定番号を、前記階調データを構成するビット列の最下位ビット（０桁目）に対応する初期値とし、
前記最下位ビットに対応する初期値に、前記数値群に含まれる数値のうち最も大きい数値を加算したものを、前記階調データを構成するビット列の最上位ビット（（Ｎ−１）桁目）に対応する前記走査線の初期値とし、
前記最上位ビットと前記最下位ビットとの間にある他のビットについては、前記他のビットのビット桁数の大きい方から順に、当該他のビットのビット桁数の１桁上のビットに対応した前記初期値と前記数値群に含まれる数値のうち、小さいほうから当該他のビットのビット桁数に１を加算した値番目の数値とを加算した値を当該他のビットの初期値として対応付け、
まず、前記最下位ビットに対応する初期値が示す通し番号の走査線を選択し、次に、前記最上位ビットと、このビットから最下位ビットの１つ手前のビットに向けて１ビットずつ順番にシフトした各ビットに対応する前記初期値が示す通し番号の走査線をそれぞれ順番に選択する第１の処理と、
前記走査線を選択する毎に、前記走査線駆動回路に、当該選択された番号の走査線を駆動させる第２の処理と、
前記階調データの各ビットに対応付けられた値にそれぞれ１を加算すると共に、前記加算後の前記階調データの各ビットに対応する値が前記走査線の総数から１を減算した値を超えたときに、その値を、前記通し番号の最小値に更新する第３の処理と、
前記第３の処理後の前記階調データの各ビットに対応付けられた値に対応した走査線を前記第１の処理と同様の順番で選択する第４の処理と、を含み、
前記階調データを構成するビット列の各ビット毎に前記表示領域における走査線が全て選択されるまで、前記第２の処理〜前記第４の処理を繰り返し行うことにより前記走査線の選択順番を決定し、当該決定された選択順番に基づき前記入力画像データを生成することを特徴としている。
【００１５】
つまり第３の発明により、任意の走査線数の電気光学装置において、非順次走査における走査線の選択順番を簡易に決定することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１乃至図１４は、本発明に係る画像表示システムの実施の形態を示す図である。
まず、本発明の第１の実施の形態に係る画像表示システムの構成を図１に基づいて説明する。図１は、本発明の第１の実施の形態に係る画像表示システム１の構成を示すブロック図である。
【００１７】
画像表示システム１は、画像処理装置１０と、電気光学装置１１と、を含んだ構成となっている。
画像処理装置１０は、入力画像データ生成部１０ａと、フレームメモリ１０ｂと、入力画像データ伝送部１０ｃと、を含んだ構成となっている。
入力画像データ生成部１０ａは、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）等の装置から取得した画像データを電気光学装置１１の非順次走査による画像表示における走査線の選択順番に合わせて並び替えた入力画像データを生成する処理を行うものである。生成された１画像分の入力画像データはバイナリファイルとしてフレームメモリ１０ｂに記憶される。
【００１８】
フレームメモリ１０ｂは、ＰＣなどの装置等から入力される画像データを記憶するためのメモリである。このメモリは、少なくとも２枚分の画像データを同時に記憶できるだけの容量を備えたものである。本実施の形態においては、記憶領域１及び記憶領域２の２つの記憶領域を有することとする。
入力画像データ伝送部１０ｃは、フレームメモリ１０ｂに記憶された入力画像データを電気光学装置１１に伝送するものである。
【００１９】
ここで、図示しないが、画像処理装置１０は、上記各部を制御するための制御プログラムを実行するためのＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等のプロセッサと、当該プログラムの記憶されたＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）と、を備えており、前記ＲＯＭから制御プログラムを読み出して実行することにより各種制御処理を行うようになっている。
【００２０】
電気光学装置１１は、パネル１１ａと、走査線駆動部１１ｂと、データ線駆動部１１ｃと、制御部１１ｄと、フレームメモリ１１ｅと、入力画像データ取得部１１ｆと、を含んだ構成となっている。
パネル１１ａは、スイッチングトランジスタとドライビングトランジスタと光学素子と保持容量コンデンサとを含んで成る画素回路が複数の走査線と複数のデータ線との交点にマトリクス状に設けられて構成されるものである。そして、後述する階調データのビット長に応じて前記光学素子の発光時間を制御することにより、パネル上に画像が階調表示される。
【００２１】
走査線駆動部１１ｂは、後述する制御部１１ｄの制御により、非順次走査における走査線の選択順番に基づき、走査線を駆動するものである。
データ線駆動部１１ｃは、後述する制御部１１ｄの制御により、データ線を駆動するものである。
制御部１１ｄは、画像処理装置１０から取得した入力画像データに基づき、走査線駆動部１１ｂに、非順次走査によりパネル１１ａにおける画像表示領域の走査線を特定の順番で選択させ、且つ、データ線駆動部１１ｃへのデータ信号の供給により、選択された走査線に対応する画素回路を駆動させるものである。
【００２２】
フレームメモリ１１ｅは、画像処理装置１０からの入力画像データを記憶するためのメモリであり、並列して、データの書き込み及びデータの読み出しを行うために２つの記憶領域を備えたものである。ここで、フレームメモリ１１ｅの２つある記憶領域をそれぞれフレームメモリＡ及びフレームメモリＢと称す。
入力画像データ取得部１１ｆは、所定のタイミング毎に画像処理装置１０からの入力画像データを取得するものである。ここで、取得した入力画像データは、制御部１１ｄを介して、フレームメモリ１１ｅに記憶される。
【００２３】
ここで、本実施の形態におけるパネル１１ａを構成する画素回路は、走査線駆動部１１ｂ及びデータ線駆動部１１ｃによる走査線及びデータ線の駆動に加え、制御部１１ｄからデータ線を介して供給されるｂｒｉｇｈｔ信号がｈｉｇｈ、又は、ｌｏｗと書き込まれることに応じてその動作が制御され、走査線が駆動されているいないに関わらず、ｂｒｉｇｈｔ信号がｈｉｇｈと書き込まれたときは光学素子を発光させ、ｌｏｗと書き込まれたときは光学素子を発光させないようになっている。また、本実施の形態において、光学素子は、エレクトロルミネッセンス素子とする。
【００２４】
また、本実施の形態に係る電気光学装置１１は、データ線に印加する信号（ｂｒｉｇｈｔ信号）を２値的なビットデータとするとともに、このビットデータを用いて、１フレームの期間において光学素子の発光時間を制御する構成となっている。すなわち、光学素子の発光時間を階調データを構成するビット列の各ビットに対応した時間にしたがって制御することで画像の階調表示を行う。
【００２５】
更に、図２乃至図６に基づき、画像表示システム１のより具体的な動作を説明する。図２は、画像処理装置１０に入力される画像データのデータ配列を示す図であり、図３は、入力画像データ生成部１０ａにおいて生成された入力画像データのデータ配列を示す図であり、図４は、画像データと画素データとの対応を示す図であり、図５は、入力画像データ生成部１０ａにおいて並び替えられた後の画素データの表示順番を示す図であり、図６（ａ）は、表示領域の走査線数が１４本で、階調データが４ビットの場合の走査線の選択される様子を示す図であり、図６（ｂ）は、パネル１１ａにおける走査線と画素との関係を示す図であり、図６（ｃ）は、画素データの構成を示す図である。
【００２６】
まず、ＰＣなどの装置等から動画等の画像データが画像処理装置１０に入力されると、その画像データは一旦フレームメモリ１０ｂに記憶される。ここで、図２に示すように、入力された画像データにおける各走査線に対応する画素データ（Ｄ０〜Ｄ１５）は、色データであるＲＧＢのそれぞれに対してＲ（８ビット）、Ｇ（８ビット）及びＢ（８ビット）の２４ビットの階調データから構成されている。
【００２７】
そして、画像処理装置１０は、画像データがフレームメモリ１０ｂの２つある記憶領域のいずれか一方に記憶されると、入力画像データ生成部１０ａによって、フレームメモリ１０ｂに記憶された画像データを読み出して、その画像データの解析を行う。この解析により画像データのサイズや色数等が解ると、次に、電気光学装置１１から取得した表示領域の走査線数及び階調表示能力に応じて、非順次走査の走査線選択順番に合わせて、画像データにおける画素データの並び替えを行い、入力画像データを生成する。
【００２８】
本実施の形態において、入力画像データの生成は、電気光学装置１１の走査線数を１４、階調表示能力を４ビットとして行う。ここで、画像データは、上記したように画素データとしてＲＧＢのそれぞれに対して各８ビットの階調データを有するが、電気光学装置１１は、上記したように４ビットの階調表示能力しかないため、本実施の形態においては、画像データにおけるＲＧＢの各８ビットの階調データのうち上位４ビット（ＭＳＢ（７ビット目）〜４ビット目までの４ビット）のデータに着目して入力画像データを生成する。
【００２９】
従って、非順次走査の走査線選択順番に応じて並び替えられた１番目の画素データＤＳ０は、図３に示すように、階調データのビット０（ここでは、上記ＲＧＢの各８ビットの階調データの４ビット目）に対応したデータ（０か１の２値）となる。つまり、図２に示す画素データＤ０より、１番目の画素データＤＳ０（Ｒ，Ｇ，Ｂ）は、ＤＳ０（０，１，１）の３ビットとなる。同様に、画素データＤ０に対しては、他に、階調データの５ビット目〜７ビット目（ＭＳＢ）にそれぞれ対応したＤＳ０が非順次走査の走査線選択順番に合わせて並び替えられることになる。このような並び替えを、各走査線毎に画素データＤ０〜Ｄ１５に対して行うことで１画像分の入力画像データが生成される。なお、本実施の形態において、ＤＳ０は、図４に示すように、画像データの左上の画素データに対応している。
【００３０】
また、入力画像データの生成中に、新たな（動画の場合は次フレーム）画像データの入力があったときは、その画像データは、現在処理中の画像データの記憶されていないもう一方の記憶領域に書込まれることになる。更に、生成された入力画像データは、図５に示すように、各走査線毎の画素データを１ブロック（Ｄ０〜Ｄ１５の１６ビット）としてまとめて取り扱い、且つ、それぞれのブロックに走査線を示す番号（４ビット）を対応付ける。そして、走査線番号の対応付けされた１画像分のブロックデータを１つのバイナリファイルとして処理前の画像データの記憶されていたフレームメモリ１０ｂの記憶領域に上書きして記憶する。
【００３１】
更に、１画像分の入力画像データが生成されると、入力画像データ伝送部１０ｃによって、この入力画像データを電気光学装置１１に伝送する処理を行う。入力画像データは、電気光学装置の処理タイミングに合わせて、図５に示すように、２０ビット毎（１ブロック毎）に伝送されることになる。つまり、バイナリファイルにおける、入力画像データブロック１→入力画像データブロック２→入力画像データブロック３→・・・・→入力画像データブロック５６の順番で伝送されることになる。
【００３２】
一方、電気光学装置１１では、入力画像データ取得部１１ｆによって画像処理装置１０からの入力画像データブロックを取得すると、このデータを、制御部１１ｄを介してフレームメモリ１１ｅの２つある記憶領域の一方に記憶する。そして、フレームメモリ１１ｅの２つある記憶領域のいずれか一方に１画像分の入力画像データブロック（バイナリファイル）が記憶されると、制御部１１ｄ、走査線駆動部１１ｂ及びデータ線駆動部１１ｃによって、その入力画像データブロックの画像をパネル１１ａに表示する処理を開始する。制御部１１ｄは、フレームメモリ１１ｅの記憶領域から、入力画像データブロックを読み出し、まず選択する走査線の番号を抽出する。ここで、フレームメモリ１１ｅの２つある記憶領域のうち一方の情報が読み出され且つ表示処理が行われている間に、他方には、新たなデータが書き込まれることになる。従って、このタイミングで画像処理装置１０から電気光学装置１１に入力画像データブロックが伝送される。
【００３３】
更に、図６に基づき、電気光学装置１１における、非順次走査による画像の階調表示処理を説明する。ここで、パネル１１ａの表示領域の走査線数１４本、階調データのビット長４ビット及び表示領域の画素数２２４（１４×１６）個の場合を例として説明する。
まず、走査線の総数を１４本、階調データのビット長を４ビットとしたときの走査線の選択順番の決定方法を具体的に説明する。本実施の形態においては、この走査線の選択順番の決定は、画像処理装置１０側において、プログラムとして実行されるもので、画像処理装置１０が、電気光学装置１１から走査線の総数及び階調データを取得することで行われる。
【００３４】
まず、走査線の総数１４に１を加算した１５を、ビット長Ｎの階調データを構成するビット列のビット数個の２ｎ値（ｎ＝０，１，２，・・・，（Ｎ−１））から成る比率に応じて分割された数値群を生成する。つまり、階調データのビット長Ｎは４ビットであるので、２０：２１：２２：２３＝１：２：４：８の比率で走査線の総数１４に１を加算した値１５を分割する。この場合は、丁度、１：２：４：８に分割できる。従って、それぞれの比に応じて、１、２、４、８の４つの数値に分割されることになる。
【００３５】
次に、総数１４本の走査線のそれぞれに０〜１３の通し番号を対応付ける。そして、階調データのＬＳＢ（０ビット目）に、最初に選択する走査線（以降、初期走査線と称す）の通し番号０を初期値として設定する。次に、階調データの３ビット目（ＭＳＢ）に対して、１つ前に選択された走査線の通し番号０に前記分割した数値のうち最も大きい８を加算し、この通し番号８を初期走査線の通し番号として設定する。更に、階調データの２ビット目に対して、１つ前に選択された走査線の通し番号８に前記分割した数値のうち２番目に大きい４を加算し、この１２を初期走査線の通し番号として設定する。なお更に、階調データの１ビット目に対して、１つ前に選択された通し番号１２に前記分割した数値のうち３番目に大きい２を加算するが、この場合は、加算後の数値が通し番号１３を超えるので、加算結果の１４を走査線の総数１４で割った時の余り（０）を初期走査線の通し番号として設定する。なお、１２に３を足した１５の場合は、１５／１４＝１（余り１）となるので、この場合の初期走査線の通し番号は１となる。
【００３６】
従って、階調データのビット長４ビットにおける、ＬＳＢに対しては通し番号０が初期値として設定され、ＭＳＢに対しては通し番号８が初期値として設定され、２ビット目に対しては通し番号１２が初期値として設定され、１ビット目に対しては通し番号０が初期値として設定されることになる。
このように、階調データのビット長に応じて、上記したように１つ前に選択された走査線の通し番号に前記分割した数値を大きいものから小さいものに向けて順番に加算した数値によって、階調データの各ビットに対応した初期走査線の通し番号を決定する。
【００３７】
更に、この決定された初期走査線を、階調データの、ＬＳＢ（０ビット目）に対応した初期走査線、ＭＳＢ（３ビット目）に対応した初期走査線、２ビット目に対応した初期走査線、１ビット目に対応した初期走査線の順でそれぞれ対応する通し番号の走査線を選択していき、且つ、選択された走査線の各画素を駆動していく。そして、各走査線の選択後は各ビットに対応した初期走査線の通し番号にそれぞれ１を加算する。この際、各ビットに対応した初期値に１を加算していった結果が走査線の総数から１を減算した値（ここでは１３）を超えたときは、その加算結果を０にする。つまり、１３番目の走査線が選択され、その通し番号１３に１を加算したときはその加算結果を走査線の通し番号１３を超える数値（１４）とせずに、走査線の通し番号の最小値である０とする。故に、次の処理では、０番目の走査線が選択されることになる。階調データの各ビットの選択順番は、ＬＳＢ→ＭＳＢ→「ＬＳＢ及びＭＳＢの間の上位ビット→下位ビット」→ＬＳＢ→ＭＳＢ→・・・の順番で行われる。すなわち、０ビット目→３ビット目→２ビット目→１ビット目→０ビット目→３ビット目→２ビット目→・・・の繰り返しとなる。つまり、階調データの各ビットに対応して、０番目の走査線、８番目の走査線、１２番目の走査線、０番目の走査線を選択すると、以降は、１番目の走査線、９番目の走査線、１３番目の走査線、１番目の走査線を選択するように、各ビットに対応した１つ前に選択した走査線の通し番号にそれぞれ１を加算した通し番号の走査線を順次選択し、各画素を駆動していく。
【００３８】
つまり、図６（ａ）に示すように、非順次走査において走査線は、階調データの各ビットに応じて、０番目の走査線→８番目の走査線→１２番目の走査線→０番目の走査線→・・・の順に選択される。
更に、上記通し番号と同様に、走査線を示す番号をＳ０〜Ｓ１３とし、且つ、各走査線に対する画素をＤ０〜Ｄ１５として表示領域を表すと、図６（ｂ）に示すように、走査線１本あたりの画素数は１６個となる。また、各画素に対応した画素データは、各階調に応じたＲＧＢによる色情報が設定されており、図６（ｃ）に示すように、各画素Ｄ０〜Ｄ１５に対して各階調ビット毎にＲＧＢの３ビットのデータが対応することになる。
【００３９】
従って、上記した非順次走査を行うために、入力画像データは、画像処理装置１０において図５に示す順番でデータブロック毎に並び替えられ、且つ、電気光学装置１１に伝送されることになる。ここでは、ｎ番目（ｎ＝０，１，２，・・・，１３）の走査線Ｓｎにおける１ブロック分の画素ＤＳ０〜ＤＳ１５を、（Ｓｎ，ＤＳ０）〜（Ｓｎ，ＤＳ１５）として表すこととする。また、階調データが４ビットであるので各走査線は、階調データの各ビット毎に選択されることになる。つまり、１つの画像が階調表示される間に４回選択されることになる。ここで、走査線Ｓ０に着目してみると、走査線Ｓ０は、Ｔ０で１回目が選択され（階調データのビット０（ＬＳＢ）に対応）、Ｔ３で２回目（階調データのビット１に対応）、Ｔ１０で３回目（階調データのビット２に対応）、Ｔ２５で４回目（階調データのビット３（ＭＳＢ）に対応）といったように選択される。その時間間隔を調べると、Ｔ０からＴ３では３、Ｔ３からＴ１０では７、Ｔ１０からＴ２５では１５となっている。つまり、発光素子は、最初の発光から２回目の発光までの間隔が２で、３回目が７、４回目が１５といったように、３：７：１５の比で発光が行われているのが解る。
【００４０】
なお、本実施の形態においては、図５に示すように、入力画像データ（１６ビット）は、走査線の番号情報（４ビット）と共に２０ビットのデータバスによって電気光学装置１１に伝送される。
更に、図７に基づき、画像処理装置１０における画像データの取得処理の流れを説明する。図７は、画像処理装置１０における画像データの取得処理を示すフローチャートである。
【００４１】
図７に示すように、まずステップＳ５００に移行し、ＰＣ等の外部装置から画像データを取得したか否かを判定し、取得したと判定された場合（Ｙｅｓ）はステップＳ５０２に移行し、そうでない場合（Ｎｏ）は取得するまで待機する。
ステップＳ５０２に移行した場合は、フレームメモリ１０ｂの記憶領域１に対応するフラグであるＦ１がセット状態（専用のレジスタに１がセットされた状態）か否かを判定し、セット状態であると判定された場合（Ｙｅｓ）はステップＳ５０４に移行し、そうでない場合（Ｎｏ）はステップＳ５１２に移行する。
【００４２】
ここで、本実施の形態においては、Ｆ１がセット状態のときに、フレームメモリ１０ｂの記憶領域１に未処理の画像データが記憶された状態であり、Ｆ１がクリア状態（専用のレジスタに０がセットされた状態）のときに、フレームメモリ１０ｂの記憶領域１に処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは、画像データを書込み中となる。
【００４３】
ステップＳ５０４に移行した場合は、フレームメモリ１０ｂの記憶領域２に対応するフラグであるＦ２がセット状態（専用のレジスタに１がセットされた状態）か否かを判定し、セット状態であると判定された場合（Ｙｅｓ）はステップＳ５０６に移行し、そうでない場合（Ｎｏ）はステップＳ５０８に移行する。
ここで、本実施の形態においては、Ｆ１と同様に、Ｆ２がセット状態のときに、フレームメモリ１０ｂの記憶領域２に未処理の画像データが記憶された状態であり、Ｆ２がクリア状態（専用のレジスタに０がセットされた状態）のときに、フレームメモリ１０ｂの記憶領域２に処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは、画像データを書込み中となる。
【００４４】
ステップＳ５０６に移行した場合は、フレームメモリ１０ｂへのデータの書込みを禁止しステップＳ５０２に移行する。
つまり、フレームメモリ１０ｂの記憶領域１及び記憶領域２の両方に未処理の画像データが記憶されている状態であり、この場合は、一方が処理されるまで、ステップＳ５０２〜ステップＳ５０６の処理を繰り返し行うことになる。
【００４５】
一方、ステップＳ５０８に移行した場合は、Ｆ２に対応した記憶領域２に、入力された画像データを記憶してステップＳ５１０に移行する。
ステップＳ５１０では、フレームメモリ１０ｂの記憶領域２に対応したフラグＦ２をセットしてステップＳ５００に移行する。
また、ステップＳ５０２において、Ｆ１がクリア状態で、ステップＳ５１２に移行した場合は、Ｆ１に対応した記憶領域１に、入力された画像データを記憶してステップＳ５１４に移行する。
【００４６】
ステップＳ５１４では、フレームメモリ１０ｂの記憶領域１に対応したフラグＦ１をセットしてステップＳ５００に移行する。
つまり、画像データが入力されると、フレームメモリ１０ｂの記憶領域に対してフラグがセットされているか否かを判定し、フラグのセットされていない方の記憶領域に画像データを記憶する。これにより、入力画像データの生成処理等により一方の記憶領域のフラグがセット状態であっても、もう一方の記憶領域のフラグがセット状態でなければ、画像データを記憶することが可能である。
【００４７】
更に、図８に基づき、画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理の流れを説明する。図８は、画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理を示すフローチャートである。
図８に示すように、まずステップＳ６００に移行し、入力画像データ生成部１０ａにおいて、フレームメモリ１０ｂの記憶領域１に対応したフラグＦ１がセットされたか否かを判定し、セットされたと判定された場合（Ｙｅｓ）はステップＳ６０２に移行し、そうでない場合（Ｎｏ）はステップＳ６１８に移行する。
【００４８】
ステップＳ６０２に移行した場合は、フラグＦ１に対応したフレームメモリ１０ｂの記憶領域１から画像データを読み出しステップＳ６０４に移行する。
ステップＳ６０４では、入力画像データ伝送部１０ｃを介して、電気光学装置１１から表示領域の走査線数及び階調情報を取得してステップＳ６０６に移行する。ここで、走査線数及び階調情報の取得は、電気光学装置１１側が表示領域や階調数を可変な場合を想定して取得するもので、これらが固定である場合は、最初に１回だけ情報を取得するか、予めその情報を入力しておくなどしても良い。
【００４９】
ステップＳ６０６では、入力画像データ生成部１０ａにおいて、取得した画像データを解析してステップＳ６０８に移行する。ここで、画像の解析においては、画像のサイズ（ピクセル数）や色数などを解析する。
ステップＳ６０８では、入力画像データ生成部１０ａにおいて、電気光学装置の走査線数及び階調情報に基づき、画像データにおける画素データの並び替えを行い入力画像データを生成してステップＳ６１０に移行する。
【００５０】
ステップＳ６１０では、画像データを読み出した記憶領域に、生成された入力画像データを記憶してステップＳ６１２に移行する。
ステップＳ６１２では、入力画像データ伝送部１０ｃにおいて、入力画像データの記憶された記憶領域から、非順次走査における走査線の選択番号に対応した未送信の入力画像データブロックを読み出し、これを電気光学装置１１に送信してステップＳ６１４に移行する。
【００５１】
ステップＳ６１４では、生成した入力画像データの送信が終了したか否かを判定し、終了したと判定された場合（Ｙｅｓ）はステップＳ６１６に移行し、そうでない場合（Ｎｏ）はステップＳ６１２に移行する。
ステップＳ６１６に移行した場合は、送信後の入力画像データの記憶された記憶領域に対応するフラグをクリアしてステップＳ６００に移行する。
【００５２】
また、ステップＳ６００において、フラグＦ１がセットされておらずステップＳ６１８に移行した場合は、入力画像データ生成部１０ａにおいて、フラグＦ２がセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ６２０に移行し、そうでない場合（Ｎｏ）はステップＳ６００に移行する。
【００５３】
ステップＳ６２０に移行した場合は、フラグＦ２に対応したフレームメモリ１０ｂの記憶領域２から画像データを読み出しステップＳ６０４に移行する。
つまり、ステップＳ６００〜ステップＳ６２０の処理を行うことで、フレームメモリ１０ｂの記憶領域に対応したフラグがセット状態にある記憶領域から画像データを読み出し、非順次走査における走査線の選択順番に合わせて画素データを並び替えることで入力画像データを生成し、当該生成した入力画像データを所定サイズのデータブロック毎に画像表示装置１１に伝送することが可能である。
【００５４】
そして、選択された記憶領域からの入力画像データの伝送処理が終了すると、この記憶領域のフラグがリセットされるので、上記したステップＳ５００〜ステップＳ５１４の処理において、この記憶領域に画像データの書込みが可能となる。
つまり、入力画像データの生成中又は伝送中においては、フラグがセット状態となるので、上記したステップＳ５００〜ステップＳ５１４の処理においては、その記憶領域に対して画像データの書込みを行うことができない。しかし、一方の記憶領域において、入力画像データの生成又は伝送が行われている間に、フラグがリセットされている他方の記憶領域に対しては、画像データの書込み処理を行うことが可能である。
【００５５】
従って、フレームメモリ１０ｂの記憶領域１及び記憶領域２に対する画像データの書込み処理及び画像データの読み出し処理（伝送処理）は、連続して画像データが送られてきた場合に、それぞれの領域に対して、交互に行われることになる。
更に、図９に基づき、電気光学装置１１におけるフレームメモリ１１ｅへの入力画像データの書込み処理の流れを説明する。図９は、電気光学装置１１におけるフレームメモリ１１ｅへの入力画像データの書込み処理を示すフローチャートである。
【００５６】
図９に示すように、まずステップＳ７００に移行し、制御部１１ｄにおいて、画像処理装置１０から入力画像データブロックが入力されたか否かを判定し、入力されたと判定された場合（Ｙｅｓ）はステップＳ７０２に移行し、そうでない場合（Ｎｏ）は入力されるまで待機する。
ステップＳ７０２に移行した場合は、制御部１１ｄにおいて、フレームメモリＡに対応したフラグＦＡがセットされた状態（専用のレジスタに１がセットされた状態）であるか否かを判定し、セットされた状態であると判定された場合（Ｙｅｓ）はステップＳ７０４に移行し、そうでない場合（Ｎｏ）はステップＳ７１４に移行する。
【００５７】
ここで、本実施の形態においては、ＦＡがセット状態のときに、フレームメモリ１１ｅのフレームメモリＡに未処理の画像データが記憶された状態であり、ＦＡがクリア状態（専用のレジスタに０がセットされた状態）のときに、フレームメモリ１１ｅのフレームメモリＡには処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは、画像データを書込み中となる。
【００５８】
ステップＳ７０４に移行した場合は、制御部１１ｄにおいて、フレームメモリＢに対応したフラグＦＢがセットされた状態（専用のレジスタに１がセットされた状態）であるか否かを判定し、セットされた状態であると判定された場合（Ｙｅｓ）はステップＳ７０６に移行し、そうでない場合（Ｎｏ）はステップＳ７０８に移行する。
【００５９】
ここで、本実施の形態においては、ＦＡと同様に、ＦＢがセット状態のときに、フレームメモリ１１ｅのフレームメモリＢに未処理の入力画像データブロックが記憶された状態であり、ＦＢがクリア状態（専用のレジスタに０がセットされた状態）のときに、フレームメモリ１１ｅのフレームメモリＢには処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは、画像データを書込み中となる。
【００６０】
ステップＳ７０６に移行した場合は、制御部１１ｄにおいて、フレームメモリ１１ｅへのデータの書込みを禁止しステップＳ７０２に移行する。
一方、ステップＳ７０８に移行した場合は、制御部１１ｄは、フラグＦＢの対応したフレームメモリＢに入力画像データブロックを書込みステップＳ７１０に移行する。
【００６１】
ステップＳ７１０では、フレームメモリＢに一画像分のデータの書込みが終了したか否かを判定し、終了したと判定された場合（Ｙｅｓ）はステップＳ７１２に移行し、そうでない場合（Ｎｏ）はステップＳ７０８に移行する。
ステップＳ７１２に移行した場合は、制御部１１ｄは、フラグＦＢをセットしてステップＳ７００に移行する。
【００６２】
また、ステップＳ７０２においてフラグＦＡがセット状態ではなくステップＳ７１４に移行した場合は、制御部１１ｄは、フラグＦＡの対応したフレームメモリＡに入力画像データブロックを書込みステップＳ７１６に移行する。
ステップＳ７１６では、フレームメモリＡに一画像分のデータの書込みが終了したか否かを判定し、終了したと判定された場合（Ｙｅｓ）はステップＳ７１８に移行し、そうでない場合（Ｎｏ）はステップＳ７１４に移行する。
【００６３】
ステップＳ７１８に移行した場合は、制御部１１ｄは、フラグＦＡをセットしてステップＳ７００に移行する。
つまり、上記ステップＳ７００〜ステップＳ７１８の処理によって、フラグＦＡ又はフラグＦＢがセットされているか否かを判定し、フラグがセットされているフレームメモリにはデータの書込みを行わず、セットされていないフレームメモリに対して書込みを行う。
【００６４】
更に、図１０に基づき、電気光学装置１１における非順次走査による画像の表示処理の流れを説明する。図１０は、電気光学装置１１における非順次走査による画像の表示処理を示すフローチャートである。
図１０に示すように、まずステップＳ８００に移行し、制御部１１ｄは、フレームメモリＡに対応したフラグＦＡがセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ８０２に移行し、そうでない場合（Ｎｏ）はステップＳ８１２に移行する。
【００６５】
ステップＳ８０２に移行した場合は、制御部１１ｄは、フレームメモリ１１ｅにおけるフレームメモリＡに書込まれた入力画像データブロックを決められた順に読み出してステップＳ８０４に移行する。
ステップＳ８０４では、制御部１１ｄは、読み出した入力画像データブロックをデータ線駆動部１１ｃに伝送してステップＳ８０６に移行する。
【００６６】
ステップＳ８０６では、制御部１１ｄは、読み出した入力画像データブロックに基づき、走査線駆動部１１ｂ及びデータ線駆動部１１ｃを制御して、非順次走査による画像の階調表示処理を行いステップＳ８０８に移行する。
ステップＳ８０８では、制御部１１ｄは、１画像分の処理が完了したか否かを判定し、完了したと判定された場合（Ｙｅｓ）はステップＳ８１０に移行し、そうでない場合（Ｎｏ）はステップＳ８０２に移行する。
【００６７】
ステップＳ８１０では、制御部１１ｄは、フレームメモリＡに対応するフラグＦＡをクリアしてステップＳ８００に移行する。
一方、ステップＳ８１２に移行した場合は、フレームメモリＢに対応したフラグＦＢがセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ８１４に移行し、そうでない場合（Ｎｏ）はステップＳ８００に移行する。
【００６８】
ステップＳ８１４に移行した場合は、制御部１１ｄは、フレームメモリ１１ｅにおけるフレームメモリＢに書込まれた入力画像データブロックを読み出してステップＳ８１６に移行する。
ステップＳ８１６では、制御部１１ｄは、読み出した入力画像データブロックをデータ線駆動部１１ｃに伝送してステップＳ８１８に移行する。
【００６９】
ステップＳ８１８では、制御部１１ｄは、読み出した入力画像データブロックに基づき、走査線駆動部１１ｂ及びデータ線駆動部１１ｃを制御して、非順次走査による画像の階調表示処理を行いステップＳ８２０に移行する。
ステップＳ８２０では、制御部１１ｄは、１画像分の処理が完了したか否かを判定し、完了したと判定された場合（Ｙｅｓ）はステップＳ８２２に移行し、そうでない場合（Ｎｏ）はステップＳ８１４に移行する。
【００７０】
ステップＳ８２２では、制御部１１ｄは、フレームメモリＢに対応するフラグＦＢをクリアしてステップＳ８００に移行する。
つまり、ステップＳ８００〜ステップＳ８２２の処理を繰り返し行うことで、フレームメモリ１１ｅの記憶領域であるフレームメモリＡ又はフレームメモリＢに対応したフラグＦＡ又はＦＢのいずれかがセット状態にある記憶領域から入力画像データブロックを読み出し、当該入力画像データブロックに含まれる走査線番号に基づき走査線駆動部１１ｂを駆動し、データ線駆動部１１ｃを駆動して選択された走査線に対応する画素回路を駆動し、画像の階調表示を行う。
【００７１】
そして、選択された記憶領域からの入力画像データブロックの読み出し処理が終了すると、この記憶領域のフラグがリセットされるので、上記したステップＳ７００〜ステップＳ７１８の処理において、この記憶領域に入力画像データブロックの書込みが可能となる。
つまり、入力画像データブロックが読み出されている間は、フラグがセット状態となるので、上記したステップＳ７００〜ステップＳ７１８の処理においては、その記憶領域に対して入力画像データブロックの書込み処理を行うことができない。しかし、一方の記憶領域において、入力画像データブロックの読み出し処理が行われている間に、読み出し処理が終了してフラグがリセットされている他方の記憶領域に対しては、入力画像データブロックの書込み処理を行うことが可能である。
【００７２】
従って、フレームメモリ１１ｅのフレームメモリＡ及びフレームメモリＢに対する入力画像データブロックの書込み処理及び入力画像データの読み出し処理は、連続して送られてくる入力画像データに対し、それぞれの領域について、交互に行われることになる。
以上、上記第１の実施の形態においては、画像データを、画像処理装置１０側で、予め非順次走査における走査線の選択順番に合わせて並び替えてから、電気光学装置１１側に伝送することで、電気光学装置１１側において、非順次走査に合わせた画像データの抽出処理が不要になる。
【００７３】
更に、図１１に基づき、本発明の第２の実施の形態に係る画像表示システム２の構成を説明する。図１１は、本発明の第２の実施の形態に係る画像表示システム２の構成を示すブロック図である。
画像表示システム２は、画像処理装置１０と、電気光学装置１１’と、を含んだ構成となっている。
【００７４】
画像処理装置１０は、入力画像データ生成部１０ａと、フレームメモリ１０ｂと、入力画像データ伝送部１０ｃと、を含んだ構成となっている。なお、上記第１の実施の形態における画像表示システム１と同様の機能部については、同じ符号を付し、動作の異ならないものは説明を省略する。
入力画像データ生成部１０ａは、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）等の装置から取得した画像データを、電気光学装置１１’の非順次走査による画像表示における走査線の選択順番に合わせて、並び替えた入力画像データを生成する処理を行うものである。生成された入力画像データは、１走査線分の画素データ（入力画像データブロック）の並び替えが終了する毎に入力画像データブロック単位で電気光学装置１１’に伝送される。
【００７５】
入力画像データ伝送部１０ｃは、入力画像データ生成部１０ａにおいて生成された入力画像データブロックを、当該入力画像データブロックが生成される毎に電気光学装置１１’に伝送するものである。
電気光学装置１１’は、パネル１１ａと、走査線駆動部１１ｂと、データ線駆動部１１ｃと、制御部１１ｄと、ラインメモリ１１ｇと、入力画像データ取得部１１ｆと、を含んだ構成となっている。
【００７６】
制御部１１ｄは、走査線駆動部１１ｂに、非順次走査によりパネル１１ａにおける画像表示領域の走査線を特定の順番で選択させ、且つ、表示する画像データに基づきデータ線駆動部１１ｃへのデータ信号の供給により、選択された走査線に対応する画素回路を駆動させるものである。本実施の形態においては、ラインメモリ１１ｇの２つの記憶領域の一方に入力画像データブロックが書込まれる処理が行われる毎に、走査線駆動部１１ｂに、他方の記憶領域に記憶された入力画像データブロックを読み出させ、当該入力画像データブロックに含まれる走査線の選択順番に基づき走査線を選択させ、且つ、表示する画像データに基づきデータ線駆動部１１ｃへのデータ信号の供給により、選択された走査線に対応する画素回路を駆動させる。
【００７７】
ラインメモリ１１ｇは、画像処理装置１０からの入力画像データブロックを記憶するためのメモリであり、並列して、データの書き込み及びデータの読み出しを行うために２つの記憶領域を備えたものである。
入力画像データ取得部１１ｆは、所定のタイミング毎に画像処理装置１０からの入力画像データブロックを取得するものである。ここで、取得した入力画像データブロックは、制御部１１ｄを介して、ラインメモリ１１ｇに記憶される。
【００７８】
つまり、第１の実施の形態における画像表示システム１と異なる点は、第２の実施の形態における画像表示システム２は、入力画像データ生成部１０ａにおいて、１画像データ分の画素データの並び替えが全て終了しなくても、１画像データにおける１走査線分の画素データ（入力画像データブロック）の並び替えが終了する毎に、そのデータを順次電気光学装置１１’に伝送するようになっている。  更に、電気光学装置１１’は、第１の実施の形態における電気光学装置１１におけるフレームメモリ１１ｅの代わりに、ラインメモリ１１ｇを備えている。ここで、ラインメモリ１１ｇは、上記したように、１走査線分の画素データである入力画像データブロックを記憶できる容量の記憶領域を２つ有したものである。そして、制御部１１ｄは、ラインメモリ１１ｇの２つの記憶領域の一方に入力画像データブロックが書込まれる処理が行われる毎に、走査線駆動部１１ｂに、他方の記憶領域に記憶された入力画像データブロックを読み出させて上記処理を行わせることで、非順次走査による階調表示処理を行う。
【００７９】
更に、図１２に基づき、第２の実施の形態における画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理の流れを説明する。図１２は、画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理を示すフローチャートである。なお、画像処理装置１０における画像データの取得処理は上記第１の実施の形態と同様の処理となるので説明を省略する。
【００８０】
図１２に示すように、まずステップＳ９００に移行し、入力画像データ生成部１０ａにおいて、フレームメモリ１０ｂの記憶領域１に対応したフラグＦ１がセットされたか否かを判定し、セットされたと判定された場合（Ｙｅｓ）はステップＳ９０２に移行し、そうでない場合（Ｎｏ）はステップＳ９２０に移行する。
ステップＳ９０２に移行した場合は、フラグＦ１に対応したフレームメモリ１０ｂの記憶領域１から画像データを読み出しステップＳ９０４に移行する。
【００８１】
ステップＳ９０４では、入力画像データ伝送部１０ｃを介して、電気光学装置１１’から表示領域の走査線数及び階調情報を取得してステップＳ９０６に移行する。ここで、走査線数及び階調情報の取得は、電気光学装置１１’側が表示領域や階調数を可変な場合を想定して取得するもので、これらが固定である場合は、最初に１回だけ情報を取得するか、予めその情報を入力しておくなどしても良い。
【００８２】
ステップＳ９０６では、入力画像データ生成部１０ａにおいて、取得した画像データを解析してステップＳ９０８に移行する。ここで、画像の解析においては、画像のサイズ（ピクセル数）や色数などを解析する。
ステップＳ９０８では、入力画像データ生成部１０ａにおいて、電気光学装置の走査線数及び階調情報に基づき、画像データにおける画素データの並び替え、入力画像データ生成処理を行いステップＳ９１０に移行する。
【００８３】
ステップＳ９１０では、入力画像データ生成部１０ａにおいて、１走査線分の入力画像データが生成されたか否かを判定し、生成されたと判定された場合（ｙｅｓ）はステップＳ９１２に移行し、そうでない場合（Ｎｏ）はステップＳ９０８に移行する。
ステップＳ９１２に移行した場合は、１走査線分の入力画像データに走査線番号を対応付けした伝送用データを生成しステップＳ９１４に移行する。
【００８４】
ステップＳ９１４では、生成された伝送用データを電気光学装置１１’に送信してステップＳ９１６に移行する。
ステップＳ９１６では、１画像分の入力画像データの送信が終了したか否かを判定し、終了したと判定された場合（Ｙｅｓ）はステップＳ９１８に移行し、そうでない場合（Ｎｏ）はステップＳ９０８に移行する。
【００８５】
ステップＳ９１８に移行した場合は、送信後の入力画像データの記憶された記憶領域に対応するフラグをクリアしてステップＳ９００に移行する。
また、ステップＳ９００において、フラグＦ１がセットされておらずステップＳ９２０に移行した場合は、入力画像データ生成部１０ａにおいて、フラグＦ２がセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ９２２に移行し、そうでない場合（Ｎｏ）はステップＳ９００に移行する。
【００８６】
ステップＳ９２２に移行した場合は、フラグＦ２に対応したフレームメモリ１０ｂの記憶領域２から画像データを読み出しステップＳ９０４に移行する。
つまり、ステップＳ９００〜ステップＳ９２２の処理を行うことで、フレームメモリ１０ｂの記憶領域に対応したフラグがセット状態にある記憶領域から画像データを読み出し、非順次走査における走査線の選択順番に合わせて画素データを並び替えることで入力画像データを生成し、１走査線分の入力画像データが生成される毎に当該データを電気光学装置１１’に伝送することが可能である。
【００８７】
更に、図１３に基づき、第２の実施の形態における、電気光学装置１１’におけるラインメモリ１１ｇへの入力画像データの書込み処理の流れを説明する。図１３は、電気光学装置１１’におけるラインメモリ１１ｇへの入力画像データの書込み処理を示すフローチャートである。ここで、ラインメモリ１１ｇの２つある記憶領域をそれぞれラインメモリＡ及びラインメモリＢと称す。
【００８８】
図１３に示すように、まずステップＳ１０００に移行し、制御部１１ｄにおいて、画像処理装置１０から入力画像データブロックが入力されたか否かを判定し、入力されたと判定された場合（Ｙｅｓ）はステップＳ１００２に移行し、そうでない場合（Ｎｏ）は入力されるまで待機する。
ステップＳ１００２に移行した場合は、制御部１１ｄにおいて、ラインメモリＡに対応したフラグＦＡがセットされた状態（専用のレジスタに１がセットされた状態）であるか否かを判定し、セットされた状態であると判定された場合（Ｙｅｓ）はステップＳ１００４に移行し、そうでない場合（Ｎｏ）はステップＳ１０１２に移行する。
【００８９】
ここで、本実施の形態においては、ＦＡがセット状態のときに、ラインメモリ１１ｇのラインメモリＡに未処理の画像データが記憶された状態であり、ＦＡがクリア状態（専用のレジスタに０がセットされた状態）のときに、ラインメモリ１１ｇのラインメモリＡには処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは、画像データを書込み中となる。
【００９０】
ステップＳ１００４に移行した場合は、制御部１１ｄにおいて、ラインメモリＢに対応したフラグＦＢがセットされた状態（専用のレジスタに１がセットされた状態）であるか否かを判定し、セットされた状態であると判定された場合（Ｙｅｓ）はステップＳ１００６に移行し、そうでない場合（Ｎｏ）はステップＳ１００８に移行する。
【００９１】
ここで、本実施の形態においては、ＦＡと同様に、ＦＢがセット状態のときに、ラインメモリ１１ｇのラインメモリＢに未処理の入力画像データブロックが記憶された状態であり、ＦＢがクリア状態（専用のレジスタに０がセットされた状態）のときに、ラインメモリ１１ｇのラインメモリＢには処理済みの画像データが記憶されている状態か、何も記憶されていない状態か、あるいは、画像データを書込み中となる。
【００９２】
ステップＳ１００６に移行した場合は、制御部１１ｄにおいて、ラインメモリ１１ｇへのデータの書込みを禁止しステップＳ１００２  に移行する。
一方、ステップＳ１００８に移行した場合は、制御部１１ｄは、フラグＦＢの対応したラインメモリＢに入力画像データブロックを書込みステップＳ１０１０に移行する。
【００９３】
ステップＳ１０１０では、制御部１１ｄは、フラグＦＢをセットしてステップＳ１０００に移行する。
また、ステップＳ１００２においてフラグＦＡがセット状態ではなくステップＳ１０１２に移行した場合は、制御部１１ｄは、フラグＦＡの対応したラインメモリＡに入力画像データブロックを書込みステップＳ１０１４に移行する。
【００９４】
ステップＳ１０１４では、制御部１１ｄは、フラグＦＡをセットしてステップＳ１０００に移行する。
つまり、上記ステップＳ１０００〜ステップＳ１０１４の処理によって、フラグＦＡ又はフラグＦＢがセットされているか否かを判定し、フラグがセットされているラインメモリにはデータの書込みを行わず、セットされていないラインメモリに対して書込みを行う。
【００９５】
更に、図１４に基づき、電気光学装置１１’における非順次走査による画像の表示処理の流れを説明する。図１４は、電気光学装置１１’における非順次走査による画像の表示処理を示すフローチャートである。
図１４に示すように、まずステップＳ１１００に移行し、制御部１１ｄは、ラインメモリＡに対応したフラグＦＡがセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ１１０２に移行し、そうでない場合（Ｎｏ）はステップＳ１１０８に移行する。
【００９６】
ステップＳ１１０２に移行した場合は、制御部１１ｄは、ラインメモリ１１ｇにおけるラインメモリＡに書込まれた入力画像データブロックを読み出してステップＳ１１０４に移行する。
ステップＳ１１０４では、制御部１１ｄは、ラインメモリＡに対応するフラグＦＡをクリアしてステップＳ１１０６に移行する。
【００９７】
ステップＳ１１０６では、制御部１１ｄは、読み出した入力画像データブロックに基づき、走査線駆動部１１ｂ及びデータ線駆動部１１ｃを制御して、非順次走査による画像の階調表示処理を行いステップＳ１１００に移行する。
一方、ステップＳ１１０８に移行した場合は、ラインメモリＢに対応したフラグＦＢがセットされているか否かを判定し、セットされていると判定された場合（Ｙｅｓ）はステップＳ１１１０に移行し、そうでない場合（Ｎｏ）はステップＳ１１００に移行する。
【００９８】
ステップＳ１１１０に移行した場合は、制御部１１ｄは、ラインメモリ１１ｇにおけるラインメモリＢに書込まれた入力画像データブロックを読み出してステップＳ１１１２に移行する。
ステップＳ１１１２では、制御部１１ｄは、ラインメモリＢに対応するフラグＦＢをクリアしてステップＳ１１０６に移行する。
【００９９】
つまり、ステップＳ１１００〜ステップＳ１１１２の処理を繰り返し行うことで、ラインメモリ１１ｇの記憶領域であるラインメモリＡ又はラインメモリＢに対応したフラグＦＡ又はＦＢのいずれかがセット状態にある記憶領域から入力画像データブロックを読み出し、当該入力画像データブロックに含まれる走査線番号に基づき走査線駆動部１１ｂを駆動し、データ線駆動部１１ｃを駆動して選択された走査線に対応する画素回路を駆動し、画像の階調表示を行う。
【０１００】
そして、選択された記憶領域からの入力画像データブロックの読み出し処理が終了すると、この記憶領域のフラグがリセットされるので、上記したステップＳ１０００〜ステップＳ１０１４の処理において、この記憶領域に入力画像データブロックの書込みが可能となる。
つまり、入力画像データブロックが読み出されている間は、フラグがセット状態となるので、上記したステップＳ１０００〜ステップＳ１０１４の処理においては、その記憶領域に対して入力画像データブロックの書込み処理を行うことができない。しかし、一方の記憶領域において、入力画像データブロックの読み出し処理が行われている間に、読み出し処理が終了してフラグがリセットされている他方の記憶領域に対しては、入力画像データブロックの書込み処理を行うことが可能である。
【０１０１】
従って、ラインメモリ１１ｇのラインメモリＡ及びラインメモリＢに対する入力画像データブロックの書込み処理及び入力画像データの読み出し処理は、連続して送られてくる入力画像データブロックに対し、並行して行われることになる。
以上、画像処理装置１０から、入力画像データ生成部１０ａにおいて、非順次走査における走査線選択順番に合わせて、画素データの並び替えを行い、１走査線分の画素データの並び替えが完了する毎に、この１走査線分の入力画像データを電気光学装置１１’に伝送するようにしたので、電気光学装置１１’側では、１走査線分の入力画像データ毎に非順次走査処理を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る画像表示システム１の構成を示すブロック図である。
【図２】画像処理装置１０に入力される画像データのデータ配列を示す図である。（ａ）は、表示領域の走査線数が１４本で、階調データが４ビットの場合の走査線の選択される様子を示す図であり、図６（ｂ）は、パネル１１ａにおける走査線と画素との関係を示す図であり、図６（ｃ）は、画素データの構成を示す図である。
【図３】入力画像データ生成部１０ａにおいて生成された入力画像データのデータ配列を示す図である。
【図４】画像データと画素データとの対応を示す図である。
【図５】入力画像データ生成部１０ａにおいて並び替えられた後の画素データの表示順番を示す図である。
【図６】（ａ）は、表示領域の走査線数が１４本で、階調データが４ビットの場合の走査線の選択される様子を示す図であり、（ｂ）は、パネル１１ａにおける走査線と画素との関係を示す図であり、（ｃ）は、画素データの構成を示す図である。
【図７】画像処理装置１０における画像データの取得処理を示すフローチャートである。
【図８】画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理を示すフローチャートである。
【図９】電気光学装置１１におけるフレームメモリ１１ｅへの入力画像データの書込み処理を示すフローチャートである。
【図１０】電気光学装置１１における非順次走査による画像の表示処理を示すフローチャートである。
【図１１】本発明の第２の実施の形態に係る画像表示システム２の構成を示すブロック図である。
【図１２】画像処理装置１０における入力画像データの生成処理及び入力画像データの伝送処理を示すフローチャートである。
【図１３】電気光学装置１１’におけるラインメモリ１１ｇへの入力画像データの書込み処理を示すフローチャートである。
【図１４】電気光学装置１１’における非順次走査による画像の表示処理を示すフローチャートである。
【符号の説明】
１…第１の実施の形態に係る画像表示システム、２…第２の実施の形態に係る画像表示システム、１０…画像処理装置、１０ａ…入力画像データ生成部、１０ｂ…フレームメモリ、１０ｃ…入力画像データ伝送部、１１…電気光学装置、１１’…電気光学装置、１１ａ…パネル、１１ｂ…走査線駆動部、１１ｃ…データ線駆動部、１１ｄ…制御部、１１ｅ…フレームメモリ、１１ｆ…入力画像データ取得部、１１ｇ…ラインメモリ
【図１】
2004279563.tif 000003
【図２】
2004279563.tif 000004
【図３】
2004279563.tif 000005
【図４】
2004279563.tif 000006
【図５】
2004279563.tif 000007
【図６】
2004279563.tif 000008
【図７】
2004279563.tif 000009
【図８】
2004279563.tif 000010
【図９】
2004279563.tif 000011
【図１０】
2004279563.tif 000012
【図１１】
2004279563.tif 000013
【図１２】
2004279563.tif 000014
【図１３】
2004279563.tif 000015
【図１４】
2004279563.tif 000016