(57)【要約】【課題】簡易な構成で通信障害を的確に検出し、信頼性の高いデータ通信を可能にした通信装置を提供する。【解決手段】通信障害を検出するための符号列からなる検出用信号を特定の規則に従って生成する障害検出用信号生成部４を備えて、前記検出用信号をシリアル送信する送信手段１と、伝送路３を介して前記検出用信号のビット信号を順次受信し、該検出用信号の生成の規則性から次に受信するビット信号の予測ビット信号を生成して実際の受信ビット信号と照合し、照合結果に基づいて通信障害の有無を検出する障害検出部９を有する受信手段２と、を備えて構成した。【選択図】      図１
2004320612.tif 000002
【特許請求の範囲】
【請求項１】
通信障害を検出するための符号列からなる検出用信号を特定の規則に従って生成する障害検出用信号生成部を備えて、前記検出用信号をシリアル送信する送信手段と、
伝送路を介して前記検出用信号のビット信号を順次受信し、該検出用信号の生成の規則性から次に受信するビット信号の予測ビット信号を生成して実際の受信ビット信号と照合し、照合結果に基づいて通信障害の有無を検出する障害検出部を有する受信手段と、
を備えて構成したことを特徴とする通信装置。
【請求項２】
前記障害検出用信号生成部は、初期設定された所定のビット長の単位パターンに基づいて特定の規則で巡回符号を生成して検出用信号とするように構成したことを特徴とする請求項１に記載の通信装置。
【請求項３】
前記障害検出用信号生成部は、前記単位パターンと同一ビット長からなるシフトレジスタと、該シフトレジスタの任意の中間部レジスタ出力と出力段レジスタ出力の排他的論理和を演算してその結果を入力段レジスタにフィードバックする排他的論理和演算回路と、を備えて、Ｍ系列符号を生成する構成としたことを特徴とする請求項２に記載の通信装置。
【請求項４】
前記障害検出部は、受信ビット信号を予測する受信信号予測部と、該受信信号予測部で予測した予測ビット信号と実際の受信ビット信号とを照合し一致信号または不一致信号を出力する照合部と、該照合部の出力から障害の有無を判断する処理部と、を備えて構成したことを特徴とする請求項１〜３のいずれか一つに記載の通信装置。
【請求項５】
前記受信信号予測部は、前記障害検出用信号生成部と略同一の回路構成としたことを特徴とする請求項４に記載の通信装置。
【請求項６】
前記受信信号予測部は、前記障害検出用信号生成部と同一のシフトレジスタと、前記障害検出用信号生成部と同一の中間部レジスタ出力と出力段レジスタ出力の排他的論理和を演算してその結果を前記予測ビット信号として出力する排他的論理和演算回路と、を備える構成としたことを特徴とする請求項５に記載の通信装置。
【請求項７】
前記照合部は、前記予測ビット信号と実際の受信ビット信号との排他的論理和を演算して前記一致信号または不一致信号を出力する排他的論理和演算回路で構成したことを特徴とする請求項４〜６のいずれか一つに記載の通信装置。
【請求項８】
前記処理部は、前記照合部における一致信号の連続生成回数をカウントして出力するカウンタと、前記カウント数が所定回数となったときに障害無しと判断する判断部と、を備えて構成したことを特徴とする請求項４〜７のいずれか一つに記載の通信装置。
【請求項９】
前記カウンタは、前記照合部から不一致信号を入力すると前記カウント数をクリアするように構成したことを特徴とする請求項８に記載の通信装置。
【請求項１０】
前記受信手段は、前記処理部の障害有りまたは障害無しの判断結果を表示する表示部を備えたことを特徴とする請求項４〜９のいずれか一つに記載の通信装置。
【請求項１１】
前記障害検出部は、前記単位パターンと同一ビット長の受信ビット信号のパターンを蓄積し、予め設定した特定パターンと比較照合する比較部を備えたことを特徴とする請求項２〜１０のいずれか一つに記載の通信装置。
【請求項１２】
前記蓄積されたパターンが前記特定パターンと一致したとき、データの受信処理動作を開始するように構成したことを特徴とする請求項１１に記載の通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、通信障害を検出する機能を備えた通信装置に関し、特に、簡易な構成で通信障害を的確に検出し、信頼性の高いデータ通信を可能にした通信装置に関する。
【０００２】
【従来の技術】
無線等の通信システムにおいては、通信が確立しているか否かを判定する必要があり、このために一般に、送信側でデータ伝送されるデジタルデータ信号に例えば巡回符号のような生成多項式で表される冗長符号を付加して送信し、受信側で上記冗長符号の誤りを検出して通信障害を判断している。
【０００３】
従来のこの種の通信装置は、例えば送信側でビット誤り率を測定するための検査用信号の一部である単位検査信号をＭ系列符号生成部で生成し、送信データに付加して送信する。一方、受信部では、受信した信号より受信単位検査信号を分離して取り出す。また、送信側における単位検査信号と同一ビット列からなりビット誤りのない場合の受信単位検査信号に相当する理想受信単位検査信号をＭ系列符号生成部で生成する。この際、受信単位検査信号から同期信号を検出して、受信側のＭ系列符号生成部を初期化する。そして、上記受信単位検査信号と理想受信単位検査信号とを比較してビットエラーを検出するようにしている。（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開２００１−２７４７７３号公報
【０００５】
【発明が解決しようとする課題】
しかし、従来のこの種の通信装置においては、一般に、上記冗長符号として送信データに付加して送信される単位検査信号と同一の信号パターンからなる理想受信単位検査信号を受信側でも生成して生成回路やＲＯＭ等に保存し、受信した単位検査信号と比較してその一致／不一致から通信障害を検出するようにしている。したがって、上記理想受信単位検査信号が長くて蓄積容量が多いときには、ＲＯＭ等のハードウェア資源を多く消費してしまう不具合がある。
【０００６】
また、受信した単位検査信号と理想受信検査信号とは同期をとる必要があるため、例えば送信途中から送信データの受信が可能となった場合に、一部欠落した送信データの単位検査信号からその先頭値を見つけるのは困難であり、送信データの単位検査信号とＲＯＭ等に保存された理想受信単位検査信号とのマッチングや同期処理に多くの手間を必要としていた。特に、単位検査信号が長いときには、より多くの時間が必要であった。
【０００７】
そこで、本発明は上記問題点に着目してなされたもので、簡易な構成で通信障害を的確に検出し、信頼性の高いデータ通信を可能にした通信装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このために、請求項１の発明は、通信障害を検出するための符号列からなる検出用信号を特定の規則に従って生成する障害検出用信号生成部を備えて、前記検出用信号をシリアル送信する送信手段と、伝送路を介して前記検出用信号のビット信号を順次受信し、該検出用信号の生成の規則性から次に受信するビット信号の予測ビット信号を生成して実際の受信ビット信号と照合し、照合結果に基づいて通信障害の有無を検出する障害検出部を有する受信手段と、を備えて構成した。
【０００９】
このような構成により、送信手段の障害検出用信号生成部で通信障害を検出するための符号列からなる検出用信号を特定の規則に従って生成する。一方、受信手段の障害検出部では、検出用信号の生成の規則性から順次受信するビット信号の予測ビット信号を生成して実際の受信ビット信号と照合し、その照合結果に基づいて通信障害の有無を検出する。これにより、簡易な構成で通信障害を的確に検出し、信頼性の高いデータ通信を可能にする。
【００１０】
本発明の通信装置は、具体的には請求項２のように、前記障害検出用信号生成部は、初期設定された所定のビット長の単位パターンに基づいて特定の規則で巡回符号を生成して検出用信号とするように構成するとよい。この場合、前記障害検出用信号生成部は、請求項３のように前記単位パターンと同一ビット長からなるシフトレジスタと、該シフトレジスタの任意の中間部レジスタ出力と出力段レジスタ出力の排他的論理和を演算してその結果を入力段レジスタにフィードバックする排他的論理和演算回路と、を備えて、Ｍ系列符号を生成する構成としてもよい。
【００１１】
また、前記障害検出部は、請求項４のように受信ビット信号を予測する受信信号予測部と、該受信信号予測部で予測した予測ビット信号と実際の受信ビット信号とを照合し一致信号または不一致信号を出力する照合部と、該照合部の出力から障害の有無を判断する処理部と、を備えて構成とするとよい。
【００１２】
障害検出部は、具体的には、請求項５のように、前記受信信号予測部を前記障害検出用信号生成部と略同一の回路構成とするとよい。この場合、前記受信信号予測部は、請求項６のように前記障害検出用信号生成部と同一のシフトレジスタと、前記障害検出用信号生成部と同一の中間部レジスタ出力と出力段レジスタ出力の排他的論理和を演算してその結果を前記予測ビット信号として出力する排他的論理和演算回路と、を備える構成としてもよい。
【００１３】
また、前記照合部は、請求項７のように前記予測ビット信号と実際の受信ビット信号との排他的論理和を演算して前記一致信号または不一致信号を出力する排他的論理和演算回路で構成するとよい。
【００１４】
さらに、前記処理部は、請求項８のように前記照合部における一致信号の連続生成回数をカウントして出力するカウンタと、前記カウント数が所定回数となったときに障害無しと判断する判断部と、を備えて構成するとよい。この場合、前記カウンタは、請求項９のように前記照合部から不一致信号を入力すると前記カウント数をクリアするように構成してもよい。
【００１５】
また、前記受信手段は、請求項１０のように前記処理部の障害有りまたは障害無しの判断結果を表示する表示部を備える構成とするとよい。
【００１６】
そして、前記障害検出部は、請求項１１のように前記単位パターンと同一ビット長の受信ビット信号のパターンを蓄積し、予め設定した特定パターンと比較照合する比較部を備えて構成してもよい。この場合、請求項１２のように前記蓄積されたパターンが前記特定パターンと一致したとき、データの受信処理動作を開始するように構成するとよい。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳細に説明する。
図１に、本発明に係る通信装置の実施形態のブロック図を示す。
図１において、本実施形態の通信装置は、通信障害を検出する機能を備えたものであり、通信障害を検出するための符号列からなる検出用信号を特定の規則に従って生成してシリアル送信する送信手段１と、伝送路３を介して検出用信号を順次受信し、該検出用信号の生成の規則性から次に受信するビット信号の予測ビット信号を生成して実際の受信ビット信号と照合し、通信の障害を検出する受信手段２と、を備えて構成する。
【００１８】
ここで、送信手段１は、通信障害を検出するための検出用信号を生成する障害検出用信号生成部４と、送信データに上記検出用信号を付加して送信する送信部５と、を備えている。
【００１９】
そして、上記障害検出用信号生成部４は、初期設定された所定のビット長の単位パターンに基づいて特定の規則に従って検出用信号を生成するようにされており、具体的構成例は、図２に示すようにＮビットのシフトレジスタ６と、排他的論理和演算回路７とを備え、中間部レジスタ６ｉ出力と出力段レジスタ６ｎ出力との排他的論理和を演算して入力段レジスタ６１にフィードバックしてＭ系列符号を生成するように構成したものである。これにより、シフトレジスタ６の段数をｎとすると、周期がＬ＝２ｎ−１のＭ系列符号を生成することができる。なお、排他的論理和の演算は、上記中間部レジスタ６ｉと出力段レジスタ６ｎの二つの出力を演算するものに限られず、中間部レジスタ６ｉは複数であってもよい。
【００２０】
また、上記受信手段２は、受信ビット信号を受信する受信部８と、通信障害を検出する障害検出部９と、通信障害の有無を表示する表示部１３と、を備えて構成する。
【００２１】
上記障害検出部９は、受信ビット信号を予測する受信信号予測部１０と、該受信信号予測部１０で予測した予測ビット信号と実際の受信ビット信号とを照合し一致信号または不一致信号を出力する照合部１１と、該照合部１１の出力から障害の有無を判断する処理部１２と、を備えて構成する。
【００２２】
ここで、受信信号予測部１０は、図３に示すように障害検出用信号生成部４と同数のＮビットのシフトレジスタ１４と、排他的論理和演算回路１５とを備え、障害検出用信号生成部４と同一の中間部レジスタ１４ｉ出力と出力段レジスタ１４ｎ出力との排他的論理和を演算して受信ビット信号の予測ビット信号を出力するようにしている。上述のように、受信信号予測部１０は、送信手段１の障害検出用信号生成部４と大略同一の回路構成とし、受信ビット信号を順次格納して生成したＮビットを一単位とする単位パターンに基づいて障害検出用信号生成部４におけるＭ系列符号の生成と同一の規則に従ってＭ系列符号を生成させている（図２及び図３参照）。これにより、送信手段１から送信される各時刻におけるビット信号（符号）を受信手段２で予測可能にしている。
【００２３】
また、照合部１１は、図３に示すように排他的論理和演算回路１６を備えて構成し、上記予測ビット信号と、実際の受信ビット信号との排他的論理和を演算して出力するようにしている。この場合、照合部１１は、予測ビット信号と受信ビット信号とが一致したときには一致信号として“０”を出力し、不一致のときには不一致信号として“１”を出力する。
【００２４】
さらに、処理部１２は、図４に示すように照合部１１からの一致信号“０”の連続生成回数をカウントして出力するカウンタ１７と、該カウント数が所定回数となったときに通信障害無しと判断する判断部１８と、を備えて構成する。なお、上記カウンタ１７は、カウント許可端子１７ａとカウントクリア端子１７ｂとクロック入力端子１７ｃとを備え、カウンタ許可端子１７ａに照合部１１の出力をＮＯＴ回路１９で反転して供給し、一致信号の“０”の反転出力である“１”の連続生成回数をクロック入力端子１７ｃのクロック信号に基づいてカウントするようにしている。また、カウントクリア端子１７ｂには、照合部１１の出力がそのまま入力しており、不一致信号の“１”が入力すると上記カウント数をクリアするようになっている。
【００２５】
そして、上記表示部１３は、上記処理部１２の障害有りまたは障害無しの判断結果を表示するものである。
【００２６】
次に、本発明の通信装置の動作を、図５を参照して説明する。なお、ここでは、説明の便宜から送信手段１の障害検出用信号生成部４と受信手段２の受信信号予測部１０は、共に５ビットのシフトレジスタ６，１４の構成例で示しているが、これに限定されるものではない。
【００２７】
時刻ｔ＝０の初期状態において、障害検出用信号生成部４のシフトレジスタ６に一時的に格納された単位パターンが“１００００”であったとする。この場合、排他的論理和演算回路７の出力は、シフトレジスタ６の２ビット目（中間部レジスタ）の“０”と５ビット目（出力段レジスタ）の“１”との排他的論理和により“１”となり入力側にフィードバックされる。また、上記シフトレジスタ６の５ビット目に格納された“１”は、ビット信号として受信手段２に送信される。
【００２８】
次に、時刻ｔ＝１においては、シフトレジスタ６の各レジスタに格納された符号は、それぞれ１ビットづつ上位レジスタにシフトして、時刻ｔ＝０にフィードバックされた“１”を１ビット目（入力段レジスタ）に格納して、“００００１”の単位パターンを生成する。同時に、排他的論理和演算回路７の出力“０”が入力側にフィードバックされる。一方、受信手段２においては、受信信号予測部１０は、時刻ｔ＝０に受信したビット信号“１”をシフトレジスタ１４の１ビット目（入力段レジスタ）に格納すると共に送信手段１のシフトレジスタ６の５ビット目の信号“０”を受信する。
【００２９】
次に、時刻ｔ＝２において、障害検出用信号生成部４のシフトレジスタ６は、各レジスタに格納された符号を１ビットづつシフトすると共に時刻ｔ＝１にフィードバックされた“０”を１ビット目に格納して“０００１０”の単位パターンを生成する。このとき、受信手段２においては、受信信号予測部１０のシフトレジスタ１４は、各レジスタに格納された符号を１ビットづつ上位レジスタにシフトして時刻ｔ＝１に受信したビット信号“０”を１ビット目に格納すると共に送信手段１のシフトレジスタ６の出力“０”を受信する。
【００３０】
以下同様にして、送信手段１から障害検出用信号生成部４のシフトレジスタ６の出力段レジスタに格納された符号がビット信号としてシリアル送信される。そして、受信手段２の受信信号予測部１０のシフトレジスタ１４は、各レジスタに格納した符号を下位レジスタから上位レジスタに向かって順次シフトしながら各時刻における受信ビット信号（符号）を入力段レジスタに格納して行く。
【００３１】
この場合、時刻ｔ＝５には、受信手段２の５ビットシフトレジスタ１４の全レジスタに時刻ｔ＝０〜４に受信したビット信号が格納されて満たされる。このときのシフトレジスタ１４には単位パターン  “１００００”が蓄積され、送信手段１のシフトレジスタ６に初期設定された単位パターンと同じとなる（時刻ｔ＝０を参照）。そして、時刻ｔ＝０で入力側にフィードバックされるビット信号“１”が送信される。以後、同様にして、受信手段２は、送信手段１の障害検出用信号生成部４で生成される周期が３１（Ｌ＝２５−１）ビットのＭ系列符号を巡回して受信することになり、したがって、シフトレジスタ１４にトータル３１種類の単位パターンが順次蓄積されて更新されていく。
【００３２】
時刻ｔ＝５において、受信手段２のシフトレジスタ１４が満たされると、５ビット目（出力段レジスタ）の出力“１”と２ビット目（中間部レジスタ）の出力“０”とが排他的論理和演算回路１５により演算されて、次に受信する信号（符号）の予測ビット信号“１”を出力する。これは、前述したように時刻ｔ＝０におけるフィードバック信号と一致しており、時刻ｔ＝５における送信手段１からの送信ビット信号を予測したものである。このように、送信手段１の障害検出用信号生成部４と受信手段２の受信信号予測部１０の回路構成が同じであり、同一の規則に従って符号列を生成するため、送受信が正常に実行されている場合には、受信手段２の受信信号予測部１０のシフトレジスタ１４に一時的に格納された単位パターンから次に受信するビット信号（符号）を予測することができる。
【００３３】
次に、照合部１１の排他的論理和演算回路１６において、時刻ｔ＝５における上記予測ビット信号“１”と同時刻における実際の受信ビット信号（符号）“１”との排他的論理和を演算して一致または不一致を照合し、一致信号または不一致信号を出力する。上述の場合は、排他的論理和演算回路１６の出力は“０”となり、受信ビット信号は予測ビット信号と一致して正常な受信が行われたことを示す（障害無し）。ここで、上記照合部１１の出力が“１”となった場合には、予測ビット信号と実際の受信ビット信号との不一致を示し、通信障害が生成したことを表す。
【００３４】
上記照合部１１の出力は、処理部１２に入力する。処理部１２においては、照合部１１の一致信号または不一致信号を受信し、一致信号の連続生成回数をカウントする。具体的には、照合部１１からの一致信号“０”は、ＮＯＴ回路１９で“１”に反転されてカウンタ１７のカウント許可端子１７ａに供給され、クロック入力に基づいて一致信号“０”の連続生成回数をカウントする。そして、このカウント数が予め設定したカウント数、例えば１０カウントとなったとき判断部１８で通信障害無しと判断してデータの受信処理を開始する。そして、同時に、表示部１３に通信障害無しを表示する（図１参照）。なお、“１”、“０”の２値のビット信号の受信誤りの確率は１／２であり、上記カウント数の設定は、通信装置に対して要求する信頼性に応じて設定すればよい。例えば、誤り生成確率０．１％程度の信頼性を確保するためには、上記カウント数は、１０に設定すればよい。
【００３５】
一方、一致信号“０”の連続生成回数をカウント中に照合部１１から不一致信号“１”が入力すると、この不一致信号“１”はカウンタ１７のカウントクリア端子１７ｂに供給され、それまでカウントした一致信号“０”の連続生成回数をクリアする。また、同時に、通信障害が生成した旨を表示部１３に表示する。
【００３６】
このように、本発明の通信装置によれば、送信手段１の障害検出信号生成部４と受信手段５の受信信号予測部１０との回路を大略同一構成としているので、障害検出信号生成部４及び受信信号予測部１０における排他的論理和演算回路７及び１３の出力信号は、共に同一の規則に従って生成する。したがって、送受信が正常に行われている場合には、受信信号予測部１０のシフトレジスタ１４において各受信時刻に生成される単位パターンから次に受信するビット信号を予測することができる。これにより、予測ビット信号と実際の受信ビット信号とを照合して両者の一致／不一致から通信障害の有無を判断することができる。
【００３７】
また、受信信号予測部１０のシフトレジスタ１４に格納された単位パターンから次に受信する信号を順次予測できる構成としているので、例えば周期Ｌが３１ビットのＭ系列符号を送信して通信障害を検出する場合には、受信ビット信号を格納するシフトレジスタは５ビット分でよく、ハードウェア資源の消費量を少なくすることができる。
【００３８】
さらに、受信手段２のシフトレジスタ１４が受信ビット信号で満たされた後は、受信ビット信号の正誤検出をリアルタイムに行うことができるので、通信障害の有無の判断が早くなる。
【００３９】
そして、検出用信号の生成の規則性から次に受信する受信ビット信号を予測することができるので、送信データの途中から受信が可能となった場合にも、一旦、受信手段２のシフトレジスタ１４が受信ビット信号で満たされた後は、該シフトレジスタ１４に蓄積された単位パターンに基づいて受信ビット信号を予測し、実際の受信ビット信号との照合結果から通信障害の有無を容易に判断することができる。したがって、従来技術におけるような受信した検出用信号の先頭値を探す手間が省ける。
【００４０】
なお、上記障害検出用信号生成部４及び受信信号予測部１０は、Ｍ系列符号を生成するものに限られず、所定のビット長の単位パターンに基づいて特定の規則で生成される周期性をもった巡回符号であれば、他の巡回符号でもよい。
【００４１】
また、上記障害検出部９は、送信側の単位パターンと同一ビット長の単位パターンがシフトレジスタ１４に蓄積されるので、例えばデータ送信の合図とする特定の単位パターンを予めメモリに記憶させて受信側に持たせると共に、シフトレジスタ１４の蓄積パターンと比較する比較部を設ける構成とするとよい。この場合、シフトレジスタ１４に蓄積されたパターンが上記特定のパターンと一致したとき、データの受信処理動作を開始するように構成するとよい。
【００４２】
前述したように、一般に送信データは、その先頭部に通信障害を検出するための冗長符号からなる検出用信号を付加して送信される。したがって、上述の場合、検出用信号の末尾の単位パターンを予め設定しておけば、障害検出部９で通信状態を障害無しと判断した後に上記特定パターンと一致する単位パターンを検出すると、直ちに受信データの処理動作を開始させることができる。これにより、データ処理の開始時刻で混乱を招くことがない。
【００４３】
【発明の効果】
以上説明したように本発明の通信装置によれば、送信手段から特定の規則に従って生成される、通信障害を検出するための検出用信号をシリアル送信し、受信手段において、上記検出用信号の生成の規則性から次に受信するビット信号を順次予測し、実際の受信ビット信号と照合して通信障害の有無を検出するようにしているので、従来技術におけるような送信側から送信される検出用信号の全てを蓄積保存するＲＯＭ等を受信側に必要としない。したがって、簡易な構成で通信障害の有無を的確に検出でき、ハードウェア資源の節約を可能にした信頼性の高い通信装置を提供することができる。
【００４４】
また、送信手段の障害検出信号生成部と受信手段の受信信号予測部との回路を略同一構成としているので、障害検出信号生成部で順次生成する送信ビット信号と受信信号予測部における予測ビット信号とは、共に同一の規則に従って生成する。したがって、送受信が正常に行われている場合には、受信信号予測部に一時的に格納される単位パターンから次に受信するビット信号を予測することができ、予測ビット信号と実際の受信ビット信号の一致／不一致から通信障害の有無を容易に判断することができる。
【００４５】
さらに、受信信号予測部のシフトレジスタに受信ビット信号が格納されて得られる単位パターンから次に受信するビット信号を順次予測できる構成としているので、シフトレジスタのビット長は単位パターンを格納できる長さでよい。したがって、ハードウェア資源の消費量を少なくすることができる。
【００４６】
また、受信手段のシフトレジスタが受信ビット信号で満たされた後は、受信ビット信号の正誤検出をリアルタイムに行うことができるので、通信障害の有無の判断が早くなる。
【００４７】
そして、検出用信号の生成の規則性から次に受信する受信ビット信号を予測することができるので、送信データの途中から受信が可能となった場合にも、一旦、受信手段のシフトレジスタが受信ビット信号で満たされた後は、該シフトレジスタに蓄積された単位パターンに基づいて受信ビット信号を予測し、実際の受信ビット信号との照合結果から通信障害の有無を容易に判断することができる。したがって、従来技術におけるような受信した検出用信号の先頭値を探す手間が省ける。
【図面の簡単な説明】
【図１】本発明による通信装置の実施の形態を示すブロック図である。
【図２】障害検出用信号生成部の具体的構成例を示すブロック図である。
【図３】受信信号予測部及び照合部の具体的構成例を示すブロック図である。
【図４】処理部の具体的構成例を示すブロック図である。
【図５】本発明の通信装置の動作を示す説明図である。
【符号の説明】
１…送信手段
２…受信手段
３…伝送路
４…障害検出用信号生成部
６，１４…シフトレジスタ
６１…入力段レジスタ
６ｉ…中間部レジスタ
６ｎ…出力段レジスタ
７，１５，１６…排他的論理和演算回路
９…障害検出部
１０…受信信号予測部
１１…照合部
１２…処理部
１３…表示部
１７…カウンタ
１８…判断部
【図１】
2004320612.tif 000003
【図２】
2004320612.tif 000004
【図３】
2004320612.tif 000005
【図４】
2004320612.tif 000006
【図５】
2004320612.tif 000007