(57)【要約】【課題】少ない部品点数で複数の出力を高効率に制御することができ、起動時や過負荷時の過電圧状態を回避し得る信頼性の高い多出力ＤＣ−ＤＣコンバータの提供を目的とする。【解決手段】本発明の多出力ＤＣ−ＤＣコンバータは、インダクタ２と主スイッチ３１とを共有し、ダイオード４１と第１の出力コンデンサ５１から第１の出力電圧Ｖｏ１を出力し、補助スイッチ３２とダイオード４２と第２の出力コンデンサ５２から第２の出力電圧Ｖｏ２を出力するよう構成されており、制御回路８０が出力検出回路８１と、発振回路８２と、ＰＷＭ回路８３と、分周回路８４と、駆動回路８５とを有して複数の出力を高効率且つ高信頼に制御する。【選択図】        図１
2004304987.tif 000002
【特許請求の範囲】
【請求項１】
入力直流電圧が入力され、第１から第ｎの出力直流電圧を出力する第１から第ｎの出力回路と、スイッチ回路と、インダクタと、制御回路とを有する多出力ＤＣ−ＤＣコンバータであって、
前記スイッチ回路は、前記インダクタに前記入力直流電圧を印加して磁気エネルギーを蓄えるオン状態と、前記磁気エネルギーを前記第１から第ｎの出力回路のいずれかへ放出する第１から第ｎのオフ状態とを有し、
前記制御回路は、前記スイッチ回路のスイッチング周期を第１から第ｎの出力の制御に振り分け、前記第１から第ｎの出力直流電圧を検出し、前記スイッチ回路の１スイッチング周期が第ｋ（１≦ｋ≦ｎ）の出力の制御を担う場合には、前記第ｋの出力直流電圧を所定値となるように前記オン状態の期間を調整した後に第ｋのオフ状態を選択し、前記インダクタに蓄えられた前記磁気エネルギーが前記第ｋの出力回路への放出が終了するまで前記第ｋのオフ状態を維持するよう構成されたことを特徴とする多出力ＤＣ−ＤＣコンバータ。
【請求項２】
前記制御回路は、前記第ｋのオフ状態において、前記インダクタに蓄えられた前記磁気エネルギーが前記第ｋの出力回路への放出が終了すると、前記第ｋのオフ状態から前記オン状態に移行するよう構成されたことを特徴とする請求項１記載の多出力ＤＣ−ＤＣコンバータ。
【請求項３】
前記スイッチ回路のスイッチング周期、もしくは前記第１から第ｎのオフ状態の期間が所定値より小さくならないよう構成されたことを特徴とする請求項２記載の多出力ＤＣ−ＤＣコンバータ。
【請求項４】
入力直流電圧が入力され、第１から第ｎの出力直流電圧を出力する第１から第ｎの出力回路と、スイッチ回路と、インダクタと、制御回路とを有する多出力ＤＣ−ＤＣコンバータであって、
前記スイッチ回路は、前記インダクタに前記入力直流電圧を印加して磁気エネルギーを蓄えるオン状態と、前記磁気エネルギーを前記第１から第ｎの出力回路のいずれかへ放出する第１から第ｎのオフ状態とを有し、
前記制御回路は、前記スイッチ回路のスイッチング周期を第１から第ｎの出力の制御に振り分け、前記第１から第ｎの出力直流電圧を検出し、前記スイッチ回路の１スイッチング周期が第ｋ（１≦ｋ≦ｎ）の出力の制御を担う場合には、前記第ｋの出力直流電圧を所定値となるように前記オン状態の期間を調整した後に第ｋのオフ状態を選択するとともに、前記第ｋの出力直流電圧に上限値を設け、前記第ｋの出力直流電圧が前記上限値を越えたとき、前記ｋの出力以外の出力の制御を担うスイッチング周期のオフ状態になるよう構成されたことを特徴とする多出力ＤＣ−ＤＣコンバータ。
【請求項５】
前記ｎは２であって（ｎ＝２）、前記第ｋの出力直流電圧が前記上限値を越えたとき、ひとつ前のスイッチング周期のオフ状態に戻すよう構成されたことを特徴とする請求項４記載の多出力ＤＣ−ＤＣコンバータ。
【請求項６】
前記第１から第ｎの出力直流電圧の全てが各々に設定された上限値を越えたとき、動作を停止するよう構成されたことを特徴とする請求項４記載の多出力ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は各種電子機器に用いられ、バッテリ等の直流電圧が入力されて制御された直流電圧を複数の負荷に供給する多出力ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
従来、多出力ＤＣ−ＤＣコンバータとしては、図８に示すような回路構成の装置が用いられていた。図８に示した従来の多出力ＤＣ−ＤＣコンバータには入力直流電源１の入力直流電圧Ｅｉが入力されており、ＮチャネルＭＯＳＦＥＴからなる主スイッチ３、インダクタ２、ダイオード４及び第１の出力コンデンサ５が設けられて昇圧コンバータを構成しており、第１の出力コンデンサ５から第１の負荷６へ第１の出力電圧Ｖｏ１が出力される。制御回路７は第１の出力電圧Ｖｏ１を制御するように、主スイッチ３のオンオフ期間比を調整している。第１の出力電圧Ｖｏ１は、シリーズレギュレータ８により降圧されて、第２の出力コンデンサ９から第２の負荷１０へ第２の出力電圧Ｖｏ２として出力される。
【０００３】
以下、図８に示した昇圧コンバータの動作を簡単に説明する。
まず、主スイッチ３がオン状態の時、入力直流電圧Ｅｉはインダクタ２に印加される。この時、インダクタ２に電流が流れ、磁気エネルギーが蓄えられる。次に、主スイッチ３がオフ状態になると、インダクタ２に蓄えられた磁気エネルギーは、ダイオード４を介して第１の出力コンデンサ５を充電する電流として放出される。主スイッチ３が一定の周期でオンオフ動作しているものとすると、１周期ごとにインダクタ２を介して出力されるエネルギーは、主スイッチ３のオン期間が長いほど大きくなり、第１の出力電圧Ｖｏ１は主スイッチ３のオン期間が長いほど高くなる。即ち、第１の出力電圧Ｖｏ１は、制御回路７が主スイッチ３のオンオフ期間比を調整することにより制御される。一方、第２の出力電圧Ｖｏ２は、第１の出力電圧Ｖｏ１からシリーズレギュレータ８を介して出力される。
【０００４】
上記のような構成された従来の多出力ＤＣ−ＤＣコンバータでは、シリーズレギュレータ８による損失が発生しており、変換効率を悪化させていた。また、多出力の目的で上記の昇圧コンバータのようなスイッチングコンバータを複数構成することは部品点数の増大となり、装置の大型化及び高価格化に繋がっていた。
【０００５】
図９は複数の出力を少ない部品点数で制御することを目的として構成された３出力の昇圧コンバータを示す回路図である（例えば、特許文献１参照）。なお、図９において、各構成部品に付与されている符号は特許文献１に開示されている図面と同一のものを用いた。インダクタＬは、スイッチＳ１が接点Ａに接する期間に入力Ｖ１１から磁気エネルギーが蓄積され、スイッチＳ１が接点Ｂに接する期間に出力へ磁気エネルギーを放出する。その時、スイッチＳ２によって磁気エネルギーが各出力に分配される。特許文献１では、スイッチＳ２が各接点に接する期間を制御して各出力電圧を安定化させるとともに、スイッチＳ１を全負荷に過不足なく給電するように制御する方法が示されている。
【０００６】
特許文献１と同様の技術的思想に基づく構成で、異なる制御方法を用いた発明も提案されている（例えば、特許文献２参照）。特許文献２は出力数Ｎの絶縁型フライバックコンバータが開示されており、トランスの１つの出力巻線に図９に示した昇圧コンバータのスイッチＳ２に相当するスイッチングトランジスタを介してＮ個の整流平滑回路が接続されている。特許文献２においては、スイッチ１に相当する主スイッチングトランジスタのスイッチング周波数がＮ分割されて、各出力の制御に割当てられている。即ち、特許文献２におけるスイッチＳ２に相当するスイッチングトランジスタはＮ分の１のスイッチング周波数で切換わり、各スイッチング周期ごとにスイッチＳ１に相当する主スイッチングトランジスタのオン期間が調整されて各出力電圧が制御されている。
【０００７】
特許文献２に開示された従来の制御方法を図８に示した従来の多出力コンバータに適用すれば、複数の昇圧コンバータがインダクタを共用した構成となる。このように構成した簡単な適用例として、２出力の昇圧コンバータの回路図を図１０に示し、その要部動作波形図を図１１に示して、その適用例について詳細に説明する。
図１０に示した２出力の昇圧コンバータは、入力直流電源１から入力直流電圧Ｅｉが入力されており、インダクタ２、主スイッチ１４、補助スイッチ１５、ダイオード１１、第１の出力コンデンサ５、補助スイッチ１５と直列回路を形成するダイオード１２、第２の出力コンデンサ９、及び制御回路１６が設けられている。主スイッチ１４と補助スイッチ１５は、例えばＮチャネルＭＯＳＦＥＴにより構成されている。制御回路１６は主スイッチ１４と補助スイッチ１５とをそれぞれ所定のオン期間とオフ期間で駆動制御する。
【０００８】
上記のように構成された図１０の２出力の昇圧コンバータにおいては、第１の出力電圧Ｖｏ１を第１の出力コンデンサ５から第１の負荷６へ出力し、第２の出力電圧Ｖｏ２を第２の出力コンデンサ９から第２の負荷１０へ出力する。入出力条件はＶｏ１＞Ｖｏ２＞Ｅｉである。補助スイッチ１５がオフ状態の場合は、インダクタ２と主スイッチ１４とダイオード１１と第１の出力コンデンサ５が、昇圧コンバータを構成する。一方、補助スイッチ１５がオン状態の場合は、インダクタ２と主スイッチ１４とダイオード１２と第２の出力コンデンサ９が昇圧コンバータを構成する。
【０００９】
制御回路１６において、出力検出回路１７は、第１の出力電圧Ｖｏ１と第２の出力電圧Ｖｏ２とを検出し、検出された出力電圧Ｖｏ１、Ｖｏ２とそれぞれの所望値との誤差を増幅した誤差電圧Ｖｅ１及び誤差電圧Ｖｅ２を出力する。発振回路１８は所定の周期Ｔを有する鋸波電圧Ｖｔとクロック信号Ｖｔ１を出力する。ＰＷＭ回路１９は、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとの比較結果である信号Ｖ２とを出力する。分周回路２０は、信号Ｖｔ１が入力され、分周信号Ｖｔ２を出力する。駆動回路２１は、信号Ｖ１と信号Ｖ２と分周信号Ｖｔ２が入力され、主スイッチ１４の駆動信号Ｖｇ１４と、補助スイッチ１５の駆動信号Ｖｇ１５を出力する。駆動信号Ｖｇ１５は分周信号Ｖｔ２である。また、駆動回路２１からの駆動信号Ｖｇ１４は、分周信号Ｖｔ２がローレベルのときには信号Ｖ１が選択され、分周信号Ｖｔ２がハイレベルのときには信号Ｖ２が選択されて出力される。
【００１０】
図１１は図１０に示した２出力の昇圧コンバータにおける各信号及びインダクタ２を流れる電流ＩＬを示す波形図である。
以下、図１０と図１１を用いて、従来の多出力ＤＣ−ＤＣコンバータの通常時の動作を説明する。
【００１１】
まず、図１１の時刻ｔ０において、クロック信号Ｖｔ１によって分周信号Ｖｔ２が  ローレベルになり、鋸波信号Ｖｔが上昇を開始するものとする。この時、分周信号Ｖｔ２、即ち駆動信号Ｖｇ１５のローレベルにより、補助スイッチ１５はオフ状態となる。一方、鋸波信号Ｖｔと誤差電圧Ｖｅ１との比較結果である信号Ｖ１はハイレベルとなり、これが駆動信号Ｖｇ１４として出力される。即ち、主スイッチ１４はオン状態となり、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００１２】
時刻ｔ１において、信号Ｖ１がローレベルとなると、駆動信号Ｖｇ１４はローレベルとなり、主スイッチ１４はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、補助スイッチ１５がオフ状態であるので、ダイオード１１を介してコンデンサ５を充電する電流として放出される。この電流は減少していき、やがてゼロとなる。
【００１３】
時刻ｔ２において、クロック信号Ｖｔ１によって分周信号Ｖｔ２が  ハイレベルになり、鋸波信号Ｖｔは急減後再び上昇を開始する。この時、駆動信号Ｖｇ１５もハイレベルとなり、補助スイッチ１５はオン状態となる。一方、鋸波信号Ｖｔと誤差電圧Ｖｅ２との比較結果である信号Ｖ２はハイレベルとなり、これが駆動信号Ｖｇ１４として出力される。即ち、主スイッチ１４はオン状態となる。この時、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００１４】
時刻ｔ３において、信号Ｖ２がローレベルとなると、駆動信号Ｖｇ１４はローレベルとなり、主スイッチ１４はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、補助スイッチ１５がオン状態であるので、ダイオード１２を介してコンデンサ９を充電する電流として放出される。この電流は減少していき、やがてゼロとなる。
時刻ｔ４において、駆動信号Ｖｇ１５はローレベルとなり、時刻ｔ０以降の動作を繰返す。
【００１５】
インダクタ２のインダクタンスをＬ、補助スイッチ１５がオフ状態における主スイッチ１４のオン期間をＴｏｎ１、補助スイッチ１５がオン状態における主スイッチ１４のオン期間をＴｏｎ２、第１の負荷６への出力電流をＩｏ１、第２の負荷１０への出力電流をＩｏ２とすると、下記式（１）及び式（２）が成り立つ。
【００１６】
【数１】
2004304987.tif 000003
【００１７】
【数２】
2004304987.tif 000004
【００１８】
上記のように構成された従来の２出力の昇圧コンバータにおいては、誤差電圧Ｖｅ１及びＶｅ２がそれぞれ第１及び第２の出力電圧Ｖｏ１及びＶｏ２を所望の電圧に安定化するように増減して、主スイッチ３１のオン期間が調整される。即ち、主スイッチ１４とインダクタ２を共有する２つの昇圧コンバータが、発振回路１８の発振周波数の１／２で時分割制御されることによって、第１及び第２の出力電圧Ｖｏ１及びＶｏ２をそれぞれ所望の電圧に安定化する。
【００１９】
【特許文献１】
特公平７−４０７８５号公報（第４−６頁、第１図）
【特許文献２】
米国特許５，４００，２３９号明細書（第５−７頁、第３図）
【００２０】
【発明が解決しようとする課題】
前述のように、図８に示した従来の多出力ＤＣ−ＤＣコンバータにおいては、シリーズレギュレータによる損失が発生して、変換効率が悪化するという問題があった。また、図８に示した従来の多出力ＤＣ−ＤＣコンバータは、多出力の目的で昇圧コンバータのようなスイッチングコンバータを複数構成することが部品点数の増大となり、装置の大型化及び高価格化に繋がっていた。
【００２１】
一方、図９に示した従来の多出力ＤＣ−ＤＣコンバータのような構成とすることにより、インダクタを共用して部品点数の増加を抑え、高効率に複数の出力を制御することが可能となる。図９に示した従来の多出力ＤＣ−ＤＣコンバータのような構成においては、特許文献１で開示された制御方法の場合、スイッチＳ１が接点Ａに接する期間にインダクタＬに蓄積された磁気エネルギーを、スイッチＳ１が接点Ｂに接する期間にスイッチＳ２を切り換えることにより、各出力に分配する。しかしながら、例えば、図９に示したような３出力の場合、上記のような制御方法では、スイッチＳ１の１スイッチング周期において、スイッチＳ１が接点Ａに接する期間、スイッチＳ１が接点Ｂに接しスイッチＳ２が第１の出力に磁気エネルギーを分配する期間、スイッチＳ１が接点Ｂに接しスイッチＳ２が第２の出力に磁気エネルギーを分配する期間、及びスイッチＳ１が接点Ｂに接しスイッチＳ２が第３の出力に磁気エネルギーを分配する期間の４つの期間を制御しなくてはならなかった。スイッチングコンバータはスイッチング周波数を高周波化することにより小型化が可能となるが、前記のような４つの期間を制御する方法ではスイッチング周波数の高周波化は困難であった。また、スイッチＳ２が各接点に切り換る際のスイッチング損失やスイッチングノイズの発生も問題となっていた。
【００２２】
特許文献２で開示されたコンバータのように、具体的には、２出力の昇圧コンバータを例として図１０及び図１１を用いて説明したように、スイッチング周波数を分割して各出力の制御に割当てる制御方法を適用すれば、上記の高周波化が困難であるという問題は解決可能である。しかしながら、図１０に示したように構成された従来のコンバータにおいては、インダクタ２を流れる電流が主スイッチ１４のオフ期間にゼロにならない場合があった。コンバータにおいては、以下の理由によりインダクタ２を流れる電流が主スイッチ１４のオフ期間の間にゼロになることが望ましい。
【００２３】
例えば、図１０に示した多出力ＤＣ−ＤＣコンバータにおいて、第１の出力電流Ｉｏ１が大きく、ダイオード１１に流れる電流が、主スイッチ１４のオフ期間内にゼロにならない場合、インダクタ２に流れる電流ＩＬの波形を図１２に示す。この時、各出力電圧Ｖｏ１、Ｖｏ２は下記の式（３）及び式（４）で表される。
【００２４】
【数３】
2004304987.tif 000005
【００２５】
【数４】
2004304987.tif 000006
【００２６】
第１の出力電圧Ｖｏ１は出力電流Ｉｏ１の変化に対し、オン期間Ｔｏｎ１を調整することにより制御できる。しかし、ダイオード１１に流れる電流が、主スイッチ１４のオフ期間内にゼロにならないため、  Ｖｏ１＜Ｅｉ・Ｔ／（Ｔ−Ｔｏｎ１）  という制約がある。このため、第２の出力電圧Ｖｏ２は、Ｔｏｎ２＝０であっても、式（４）の第２項の分子はゼロより大きい値となる。このため、出力電流Ｉｏ２が小さい場合には、第２の出力電圧Ｖｏ２が上昇して制御不能となってしまう。出力が充分に立ち上がっていない起動時や、いずれかの出力が過負荷になってその出力電圧が低下する場合、インダクタ２を流れる電流は、主スイッチ１４のオフ期間内にゼロにならないといった図１２に示した現象が生じるという問題があった。
【００２７】
本発明は、スイッチング周波数を分割して複数の出力を制御することにより、高効率なスイッチングコンバータをインダクタを共有した少ない部品点数で構成するとともに、起動時や過負荷時のような場合に、インダクタに残った磁気エネルギーによって出力電圧が上昇して制御不能となることを防止して、信頼性の高い多出力ＤＣ−ＤＣコンバータの提供を目的とする。
【００２８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る多出力ＤＣ−ＤＣコンバータは、
入力直流電圧が入力され、第１から第ｎの出力直流電圧を出力する第１から第ｎの出力回路と、スイッチ回路と、インダクタと、制御回路とを有する多出力ＤＣ−ＤＣコンバータであって、
前記スイッチ回路は、前記インダクタに前記入力直流電圧を印加して磁気エネルギーを蓄えるオン状態と、前記磁気エネルギーを前記第１から第ｎの出力回路のいずれかへ放出する第１から第ｎのオフ状態とを有し、
前記制御回路は、前記スイッチ回路のスイッチング周期を第１から第ｎの出力の制御に振り分け、前記第１から第ｎの出力直流電圧を検出し、前記スイッチ回路の１スイッチング周期が第ｋ（１≦ｋ≦ｎ）の出力の制御を担う場合には、前記第ｋの出力直流電圧を所定値となるように前記オン状態の期間を調整した後に第ｋのオフ状態を選択し、前記インダクタに蓄えられた前記磁気エネルギーが前記第ｋの出力回路への放出が終了するまで前記第ｋのオフ状態を維持するよう構成されている。このように構成された本発明の多出力ＤＣ−ＤＣコンバータは、スイッチング周波数を分割して複数の出力を制御することにより、高効率なスイッチングコンバータをインダクタを共有した少ない部品点数で構成することが可能となり、起動時や過負荷時のような場合に、インダクタに残った磁気エネルギーによって出力電圧が上昇して制御不能となることを防止している。また、本発明の多出力ＤＣ−ＤＣコンバータは、インダクタに流れる電流が１スイッチング周期内でゼロになった後、次の周期に移行するよう構成されているため、１スイッチング周期内で電流がゼロに至らないことに起因する過電圧状態を回避することができる。
【００２９】
また、本発明の多出力ＤＣ−ＤＣコンバータにおいて、前記制御回路は、前記第ｋのオフ状態において、前記インダクタに蓄えられた前記磁気エネルギーが前記第ｋの出力回路への放出が終了すると、前記第ｋのオフ状態から前記オン状態に移行するよう構成してもよい。
さらに、本発明の多出力ＤＣ−ＤＣコンバータにおいて、前記スイッチ回路のスイッチング周期、もしくは前記第１から第ｎのオフ状態の期間を最小に設定するよう構成してもよい。
【００３０】
他の観点により本発明の多出力ＤＣ−ＤＣコンバータは、入力直流電圧が入力され、第１から第ｎの出力直流電圧を出力する第１から第ｎの出力回路と、スイッチ回路と、インダクタと、制御回路とを有する多出力ＤＣ−ＤＣコンバータであって、
前記スイッチ回路は、前記インダクタに前記入力直流電圧を印加して磁気エネルギーを蓄えるオン状態と、前記磁気エネルギーを前記第１から第ｎの出力回路のいずれかへ放出する第１から第ｎのオフ状態とを有し、
前記制御回路は、前記スイッチ回路のスイッチング周期を第１から第ｎの出力の制御に振り分け、前記第１から第ｎの出力直流電圧を検出し、前記スイッチ回路の１スイッチング周期が第ｋ（１≦ｋ≦ｎ）の出力の制御を担う場合には、前記第ｋの出力直流電圧を所定値となるように前記オン状態の期間を調整した後に第ｋのオフ状態を選択するとともに、前記第ｋの出力直流電圧に上限値を設け、前記第ｋの出力直流電圧が前記上限値を越えたとき、前記ｋの出力以外の出力の制御を担うスイッチング周期のオフ状態になるよう構成されている。このように構成された本発明の多出力ＤＣ−ＤＣコンバータは、スイッチング周波数を分割して複数の出力を制御することにより、高効率なスイッチングコンバータをインダクタを共有した少ない部品点数で構成することが可能となり、起動時や過負荷時のような場合に、インダクタに残った磁気エネルギーによって出力電圧が上昇して制御不能となることを防止している。また、本発明の多出力ＤＣ−ＤＣコンバータにおいては、スイッチング周期を固定することにより、過電圧状態を検出して他の出力へ電流を放出するよう構成されているため、過電圧状態を回避することができる。
【００３１】
また、本発明の多出力ＤＣ−ＤＣコンバータにおいて、前記ｎは２であって（ｎ＝２）、前記第ｋの出力直流電圧が前記上限値を越えたとき、ひとつ前のスイッチング周期のオフ状態に戻すよう構成してもよい。
さらに、本発明の多出力ＤＣ−ＤＣコンバータにおいて、前記第１からｎの出力直流電圧の全てが各々に設定された上限値を越えたとき、動作を停止するよう構成してもよい。
【００３２】
【発明の実施の形態】
以下、本発明の多出力ＤＣ−ＤＣコンバータに係る好適な実施の形態について添付の図面を参照しつつ説明する。
【００３３】
《実施の形態１》
図１は本発明に係る実施の形態１の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。図１に示すように、本発明に係る実施の形態１の多出力ＤＣ−ＤＣコンバータには、入力直流電源１から入力直流電圧Ｅｉが入力されており、インダクタ２、スイッチ回路３０、ダイオード４１、ダイオード４２、第１の出力コンデンサ５１、第２の出力コンデンサ５２、及び制御回路８０が設けられている。
スイッチ回路３０は主スイッチ３１と補助スイッチ３２とで構成され、それぞれが、例えばＮチャネルＭＯＳＦＥＴにより構成される。ダイオード４２は、補助スイッチ３２と直列回路を形成する。制御回路８０は、主スイッチ３１と補助スイッチ３２をそれぞれ所定のオン期間とオフ期間で駆動制御する。
【００３４】
実施の形態１の多出力ＤＣ−ＤＣコンバータにおいては、第１の出力電圧Ｖｏ１を第１の出力コンデンサ５１から第１の負荷６へ出力し、第２の出力電圧Ｖｏ２を第２の出力コンデンサ５２から第２の負荷１０へ出力する。入出力条件はＶｏ１＞Ｖｏ２＞Ｅｉである。
主スイッチ３１と補助スイッチ３２とで構成されたスイッチ回路３０のオン状態とは、主スイッチ３１がオン状態で、インダクタ２に入力直流電圧Ｅｉが印加されている状態である。この時、補助スイッチ３２のオンオフ状態は考慮しない。スイッチ回路３０の第１のオフ状態とは、主スイッチ３１がオフ状態で、補助スイッチ３２がオフ状態である。このように補助スイッチ３２がオフ状態の場合は、インダクタ２と主スイッチ３１とダイオード４１とコンデンサ５１が、昇圧コンバータを構成する。スイッチ回路３０の第２のオフ状態とは、主スイッチ３１がオフ状態で、補助スイッチ３２がオン状態である。このように補助スイッチ３２がオン状態の場合は、インダクタ２と主スイッチ３１とダイオード４２とコンデンサ５２が昇圧コンバータを構成する。
【００３５】
図１に示すように、実施の形態１の制御回路８０は、出力検出回路８１、発振回路８２、パルス幅変調回路（以後、ＰＷＭ回路と記述する）８３、分周回路８４、及び駆動回路８５により構成されている。
制御回路８０において、出力検出回路８１は、第１の出力電圧Ｖｏ１を検出する抵抗８１１と抵抗８１２と、第２の出力電圧Ｖｏ２を検出する抵抗８１３と抵抗８１４と、基準電圧源８１５と、第１の出力電圧Ｖｏ１の検出電圧と基準電圧源８１５の電圧との誤差を増幅するエラーアンプ８１６と、第２の出力電圧Ｖｏ２の検出電圧と基準電圧源８１５の電圧との誤差を増幅するエラーアンプ８１７から構成されている。出力検出回路８１は、エラーアンプ８１６から誤差電圧Ｖｅ１を、エラーアンプ８１７から誤差電圧Ｖｅ２を出力する。
【００３６】
制御回路８０において、発振回路８２は、発振電圧Ｖｔを出力する発振コンデンサ８２０と、発振コンデンサ８２０を充電する定電流源８２１と、電圧Ｅ１を出力する電圧源８２２と、発振コンデンサ８２０と電圧源８２２との間に接続されたトランジスタ８２３と、電圧Ｅ２を出力する電圧源８２４と、発振電圧Ｖｔと電圧Ｅ２を比較するコンパレータ８２５と、インダクタ２の両端電圧ＶＬが入力されるコンパレータ８２６と、コンパレータ８２５の出力とコンパレータ８２６の出力とが入力されるＡＮＤゲート８２７と、ＡＮＤゲート８２７の出力とこの出力が入力されたインバータ８２８の出力が入力されるＡＮＤゲート８２９とから構成される。ＡＮＤゲート８２９は、ＡＮＤゲート８２７の出力がハイレベルになると、ワンショットパルスであるクロック信号Ｖｔ１を出力する。クロック信号Ｖｔ１はトランジスタ８２３を短時間だけオン状態にし、発振コンデンサ８２０を電圧Ｅ１まで短絡放電する。トランジスタ８２３がオフ状態になると、発振コンデンサ８２０は定電流源８２１によって定電流充電される。クロック信号Ｖｔ１が発生するのは、発振コンデンサ８２０が電圧Ｅ２以上に充電され、且つインダクタ２の電圧ＶＬがゼロ以下になった場合である。尚、コンパレータ８２５はヒステリシス特性を有し、発振電圧Ｖｔが電圧Ｅ２以上になってハイレベルを出力した後は、発振電圧Ｖｔが電圧Ｅ２より低い電圧にならないとローレベルにならないものとする。即ち、発振電圧Ｖｔは、クロック信号Ｖｔ１が発生すると電圧Ｅ１に急減したのち、直線的に上昇していく鋸波状の波形となる。
【００３７】
制御回路８０において、ＰＷＭ回路８３は、誤差電圧Ｖｅ１と発振電圧Ｖｔとを比較して信号Ｖ１を出力するコンパレータ８３１と、誤差電圧Ｖｅ２と発振電圧Ｖｔとを比較して信号Ｖ２を出力するコンパレータ８３２とから構成される。信号Ｖ１は発振電圧Ｖｔが誤差電圧Ｖｅ１以下の場合にハイレベルとなり、信号Ｖ２は発振電圧Ｖｔが誤差電圧Ｖｅ２以下の場合にハイレベルとなる。
制御回路８０において、分周回路８４は、クロック信号Ｖｔ１が入力され、分周信号Ｖｔ２を出力する。駆動回路８５は、信号Ｖ１と分周信号Ｖｔ２の反転信号が入力されるＡＮＤゲート８５１と、信号Ｖ２と分周信号Ｖｔ２が入力されるＡＮＤゲート８５２と、ＡＮＤゲート８５１の出力とＡＮＤゲート８５２の出力が入力されるＯＲゲート８５３から構成される。ＯＲゲート８５３は主スイッチ３１の駆動信号Ｖｇ３１を出力する。分周信号Ｖｔ２は補助スイッチ３２の駆動信号Ｖｇ３２として出力される。したがって、駆動信号Ｖｇ３１として、分周信号Ｖｔ２がローレベルの場合は信号Ｖ１が選択され、分周信号Ｖｔ２がハイレベルの場合は信号Ｖ２が選択されて出力される。
【００３８】
図２は上記のように構成された実施の形態１における各信号、インダクタ２を流れる電流ＩＬ、及びインダクタ２の両端電圧ＶＬを示す波形図である。
以下、図１と図２を用いて、本発明の実施の形態１の多出力ＤＣ−ＤＣコンバータの動作について説明する。
まず、図２の時刻ｔ０において、クロック信号Ｖｔ１によって分周信号Ｖｔ２、即ち駆動信号Ｖｇ３２が  ローレベルになり、補助スイッチ３２はオフ状態となるとともに発振電圧Ｖｔが上昇を開始するものとする。駆動信号Ｖｇ３１には、発振電圧Ｖｔと誤差電圧Ｖｅ１との比較結果である信号Ｖ１が選択される。駆動信号Ｖｇ３１のハイレベルにより、主スイッチ３１はオン状態（スイッチ回路３０がオン状態）となり、インダクタ２には入力直流電圧Ｅｉが印加されて、磁気エネルギーが蓄えられていく。
【００３９】
時刻ｔ１において、上昇してきた発振電圧Ｖｔと誤差信号Ｖｅ１が交差すると、信号Ｖ１と駆動信号Ｖｇ３１はローレベルとなり、主スイッチ３１はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、補助スイッチ３２がオフ状態（スイッチ回路３０が第１のオフ状態）であるので、ダイオード４１を介してコンデンサ５１を充電する電流として放出される。この時、ダイオード４１の順方向電圧降下を無視すると、インダクタ２の電圧ＶＬには第１の出力電圧Ｖｏ１と入力直流電圧Ｅｉとの差の電圧（Ｖｏ１−Ｅｉ）が印加される。この後、発振電圧Ｖｔは上昇を続け、電圧Ｅ２を越え、やがて定電流源８２１が飽和して上昇は止まる。
一方、インダクタ２の電流ＩＬは減少していき、やがて時刻ｔ２においてゼロとなる。この時、インダクタ２の電圧ＶＬは自由振動を開始して、電圧（Ｖｏ１−Ｅｉ）から低下していく。
【００４０】
時刻ｔ３において、インダクタ２の電圧ＶＬがゼロ電圧になると、クロック信号Ｖｔ１が発生し、分周信号Ｖｔ２がハイレベルになり、発振電圧Ｖｔは電圧Ｅ１に急減後再び上昇を開始する。この時、駆動信号Ｖｇ３２もハイレベルとなり、補助スイッチ３２はオン状態となる。一方、発振電圧Ｖｔと誤差電圧Ｖｅ２との比較結果である信号Ｖ２はハイレベルとなり、この信号Ｖ２が駆動信号Ｖｇ３１として選択出力される。これにより、主スイッチ３１はオン状態（スイッチ回路３０がオン状態）となり、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００４１】
時刻ｔ４において、上昇してきた発振電圧Ｖｔが誤差信号Ｖｅ２と交差すると、信号Ｖ２と駆動信号Ｖｇ３１はローレベルとなり、主スイッチ３１はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、補助スイッチ３２がオン状態（スイッチ回路３０が第２のオフ状態）であるので、ダイオード４２を介してコンデンサ５２を充電する電流として放出される。この時、ダイオード４２の順方向電圧降下を無視すると、インダクタ２の電圧ＶＬには第２の出力電圧Ｖｏ２と入力直流電圧Ｅｉとの差の電圧（Ｖｏ２−Ｅｉ）が印加される。この後、発振電圧Ｖｔは上昇を続け、電圧Ｅ２を越える。
【００４２】
一方、インダクタ２の電流ＩＬは減少していき、やがて時刻ｔ５においてゼロとなる。この時、インダクタ２の電圧ＶＬは自由振動を開始して、電圧（Ｖｏ２−Ｅｉ）から低下していく。そして、電圧ＶＬは減少していき、やがてゼロとなる。
時刻ｔ６において、インダクタ２の電圧ＶＬがゼロ電圧になると、クロック信号Ｖｔ１が発生し、分周信号Ｖｔ２がローレベルになり、発振電圧Ｖｔは電圧Ｅ１に急減後再び上昇を開始する。即ち、時刻６以降は時刻ｔ０以降の動作を繰返す。
【００４３】
インダクタ２のインダクタンスをＬ、補助スイッチ３２がオフ状態における主スイッチ３１のオン期間をＴｏｎ１、補助スイッチ３２がオフ状態における主スイッチ３１のオフ期間をＴｏｆｆ１、補助スイッチ３２がオン状態における主スイッチ３１のオン期間をＴｏｎ２、補助スイッチ３２がオン状態における主スイッチ３１のオフ期間をＴｏｆｆ２とする。また、第１の負荷６への出力電流をＩｏ１とし、第２の負荷１０への出力電流をＩｏ２とする。ダイオード４１及びダイオード４２の順方向電圧降下を無視し、時刻ｔ２〜ｔ３及び時刻ｔ５〜ｔ６の過渡期間を他の期間に比べて短時間であるものとして無視すると、下記の式（５）及び式（６）が成り立つ。
【００４４】
【数５】
2004304987.tif 000007
【００４５】
【数６】
2004304987.tif 000008
【００４６】
誤差電圧Ｖｅ１及びＶｅ２は、それぞれ第１の出力電圧Ｖｏ１及び第２の出力電圧Ｖｏ２が所望の電圧に安定化するよう増減して、主スイッチ３１のオン期間が調整される。即ち、実施の形態１の多出力ＤＣ−ＤＣコンバータにおいては、主スイッチ３１とインダクタ２を共有する２つの昇圧コンバータが時分割制御することによって、第１の出力電圧Ｖｏ１及び第２の出力電圧Ｖｏ２のそれぞれを所望の電圧に安定化させている。
【００４７】
実施の形態１の多出力ＤＣ−ＤＣコンバータにおいて、クロック信号Ｖｔ１が発生する場合は、インダクタ２の電圧ＶＬがゼロ電圧以下になったときに限定されている。これは、インダクタ２に蓄えられた磁気エネルギーが電流として放出されて無くなった後にクロック信号Ｖｔ１が発生することを示すものであり、起動時や過負荷時のような場合であってもインダクタ２に磁気エネルギーが残ることは無い。したがって、実施の形態１の多出力ＤＣ−ＤＣコンバータによれば出力電圧が上昇して制御不能となることが確実に回避されている。
【００４８】
尚、実施の形態１においては、例えば、第２の負荷１０が軽くなった場合、第２の出力電流Ｉｏ２が減少し、この第２の出力電流Ｉｏ２の減少にともない、この出力制御に割当てられたスイッチング周期は短くなる。図３はそのような第２の負荷１０が軽負荷である時の動作を示す各部の信号波形図である。図３においては、図２に示した各部の動作波形に加えて、コンパレータ８２５とコンパレータ８２６のそれぞれの出力波形を示している。
【００４９】
以下、第２の負荷１０が軽負荷である時の動作を図１及び図３を用いて説明する。
時刻ｔ０から時刻ｔ３における各部の動作は前述の図２に示した動作と同じであるので省略する。時刻ｔ４において、上昇してきた発振電圧Ｖｔが誤差信号Ｖｅ２と交差すると、主スイッチ３１はオフ状態となり、インダクタ２に蓄えられた磁気エネルギーは、ダイオード４２を介してコンデンサ５２を充電する電流として放出される。
一方、インダクタ２の電流は減少していき、やがて時刻ｔ５においてゼロとなる。インダクタ２の電流がゼロになった時、インダクタ２の両端電圧ＶＬは自由振動を開始する。この両端電圧ＶＬは、電圧（Ｖｏ２−Ｅｉ）から低下していき、やがてゼロとなり、コンパレータ８２６の出力がハイレベルとなる。しかし、このとき発振電圧Ｖｔは電圧Ｅ２には至っていないので、コンパレータ８２５の出力はローレベルであり、クロック信号Ｖｔ１はローレベルのままである。電圧ＶＬの自由振動によってコンパレータ８２６の出力はハイレベル・ローレベルを繰り返す。
【００５０】
時刻ｔ６において、発振電圧Ｖｔは電圧Ｅ２に至り、コンパレータ８２５の出力はハイレベルとなり、その後のコンパレータ８２６の出力がハイレベルになった時点でクロック信号Ｖｔ１がワンショットパルスとして発生する。時刻ｔ７において、分周信号Ｖｔ２がローレベルになり、発振電圧Ｖｔは電圧Ｅ１に急減後再び上昇を開始する。即ち、時刻ｔ７以降は時刻ｔ０以降の動作を繰返す。
【００５１】
本発明に係る実施の形態１の多出力ＤＣ−ＤＣコンバータでは、例えば第２の負荷１０が軽くなって第２の出力電流Ｉｏ２が減少するのに従い、この出力制御に割当てられたスイッチング周期は短くなる。しかし、上記において説明したように、実施の形態１の多出力ＤＣ−ＤＣコンバータにおいて、発振コンデンサ８２０が電圧Ｅ１から電圧Ｅ２までの充電期間は、次のスイッチング周期が開始されるためのクロック信号Ｖｔ１は発生しないよう構成されている。即ち、実施の形態１の多出力ＤＣ−ＤＣコンバータにおいては、スイッチング周期に最小期間が設定される。
【００５２】
《実施の形態２》
以下、本発明に係る実施の形態２の多出力ＤＣ−ＤＣコンバータについて図４及び図５を参照して説明する。
図４は本発明に係る実施の形態２の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。実施の形態２において、前述の実施の形態１において説明した入力直流電源１、インダクタ２、主スイッチ３１と補助スイッチ３２とからなるスイッチ回路３０、ダイオード４１、第１の出力コンデンサ５１、補助スイッチ３２、ダイオード４２、及び第２の出力コンデンサ５２は、実質的に同じ機能、構成を有するため、同じ符号を付与して、その詳細な説明は省略する。実施の形態２の多出力ＤＣ−ＤＣコンバータにおいて、実施の形態１の構成と異なる点は、主スイッチ３１と補助スイッチ３２をそれぞれ所定のオン期間とオフ期間で駆動制御する制御回路９０の構成及びその動作である。
【００５３】
制御回路９０において、出力検出回路８１、ＰＷＭ回路８３、及び分周回路８４は、図１に示した実施の形態１の多出力ＤＣ−ＤＣコンバータにおけるものと同じ機能、構成を有しているので、同じ符号を付与して、その詳細な説明は省略する。制御回路９０において実施の形態１の制御回路８０と異なるのは、過電圧保護回路９１が追加されていることと、発振回路９２と駆動回路９５の構成である。
【００５４】
制御回路９０において、過電圧保護回路９１は、第１の出力電圧Ｖｏ１を検出する２つの抵抗９１１と９１２、第２の出力電圧Ｖｏ２を検出する２つの抵抗９１３と９１４、電圧源９１５、第１の出力電圧Ｖｏ１の検出電圧と電圧源９１５の電圧とを比較するコンパレータ９１６、及び第２の出力電圧Ｖｏ２の検出電圧と電圧源９１５の電圧とを比較するコンパレータ９１７を有する。一方のコンパレータ９１６からは信号Ｖｘ１を出力し、他方のコンパレータ９１７からは信号Ｖｘ２を出力する。さらに、過電圧保護回路９１は、信号Ｖｘ１と信号Ｖｘ２が入力されるＮＯＲゲート９１８と、このＮＯＲゲート９１８の出力が入力されるシャットダウン回路９１９を有している。第１の出力電圧Ｖｏ１が過電圧状態になると信号Ｖｘ１がローレベルとなり、第２の出力電圧Ｖｏ２が過電圧状態になると信号Ｖｘ２がローレベルとなる。また、第１の出力電圧Ｖｏ１と第２の出力電圧Ｖｏ２がともに過電圧状態になると、ＮＯＲゲート９１８の出力がハイレベルとなってシャットダウン回路９１９が動作する。シャットダウン回路９１９が動作すると、制御回路９０は動作を停止し、入力直流電圧Ｅｉが充分低下しなければ復帰しないよう構成されている。
【００５５】
発振回路９２は、所定の周期Ｔを持つクロック信号Ｖｔ１を発生させる信号源９２０を有し、発振コンデンサ８２０を定電流源８２１で定電流充電しながら、クロック信号Ｖｔ１によってオンオフ動作するトランジスタ８２３により放電するよう構成されている。トランジスタ８２３は発振コンデンサ８２０に充電されたものを直流電圧源８２２の電圧Ｅ１に短絡放電している。即ち、発振回路９２は、クロック信号Ｖｔ１と、このクロック信号Ｖｔ１に同期した鋸波状の発振波形を有する発振電圧Ｖｔとを出力するよう構成されている。
【００５６】
駆動回路９５において、ＡＮＤゲート８５１とＡＮＤゲート８５２とＯＲゲート８５３は、実施の形態１の多出力ＤＣ−ＤＣコンバータの制御回路８０の駆動回路８５と同じ構成である。したがって、駆動信号Ｖｇ３１として、分周信号Ｖｔ２がローレベルの場合は信号Ｖ１が選択出力され、分周信号Ｖｔ２がハイレベルの場合は信号Ｖ２が選択出力される。このように選択出力される点は実施の形態１の多出力ＤＣ−ＤＣコンバータの場合と同様である。
実施の形態２における駆動回路９５において、実施の形態１と異なるのは、信号Ｖｘ１の反転信号と信号Ｖｘ２が入力されるＡＮＤゲート９５１と、信号Ｖｘ２と信号Ｖｔ２が入力されるＡＮＤゲート９５２と、ＡＮＤゲート９５１の出力とＡＮＤゲート９５２の出力が入力されるＯＲゲート９５３が追加されている点である。そして、実施の形態２においては、ＯＲゲート９５３の出力が補助スイッチ３２の駆動信号Ｖｇ３２として出力されている。
【００５７】
以下に、本発明の実施の形態２の多出力ＤＣ−ＤＣコンバータの動作を説明する。
まず、第１の出力電圧Ｖｏ１と第２の出力電圧Ｖｏ２がともに過電圧状態でない通常時の動作について説明する。この通常時の動作の場合、信号Ｖｘ１及び信号Ｖｘ２はともにハイレベルである。このため駆動回路９５において、ＡＮＤゲート９５１の出力はローレベル、ＡＮＤゲート９５２の出力は分周信号Ｖｔ２となり、これらの論理和である駆動信号Ｖｇ３２は分周信号Ｖｔ２となる。したがって、クロック信号Ｖｔ１が所定の周期Ｔに設定されている点を除き、制御回路９０の動作は前述の実施の形態１の多出力ＤＣ−ＤＣコンバータの制御回路８０の動作と同様となる。即ち、実施の形態２の多出力ＤＣ−ＤＣコンバータの通常時の動作は、スイッチング周期がＴに設定されているだけで、それ以外の基本的な動作は前述の実施の形態１の多出力ＤＣ−ＤＣコンバータと同様である。
【００５８】
次に、例えば第１の負荷６が重くなって、第１の出力電流Ｉｏ１が過電流状態の場合の動作について説明する。
この場合、第１の出力電圧Ｖｏ１の制御に割当てられたスイッチング周期内において、インダクタ２を流れる電流がゼロにならなくなるといった現象が発生する。放出されずに残ったインダクタ２の磁気エネルギーは、次のスイッチング周期の第２のオフ状態において、コンデンサ５２を充電する電流として放出される。この放出電流の平均値が第２の負荷１０での消費電流より大きいと、第２の出力電圧Ｖｏ２は制御不能になって上昇し、第２の出力電圧Ｖｏ２が過電圧状態になる。
【００５９】
第２の出力電圧Ｖｏ２が過電圧状態になるとコンパレータ９１７が反転し、信号Ｖｘ２がローレベルとなる。一方、このときの信号Ｖｘ１はハイレベルのままである。駆動回路９５において、ＡＮＤゲート９５１及びＡＮＤゲート９５２はともにローレベルを出力するので、その論理和である駆動信号Ｖｇ３２はローレベルを出力する。即ち、分周信号Ｖｔ２の状態と無関係に補助スイッチ３２はオフ状態（スイッチ回路３０の第１のオフ状態）となる。インダクタ２を流れる電流は過電流状態にある第１の出力電流Ｉｏ１が流れる回路へ放出されるようになり、第２の出力電圧Ｖｏ２の過電圧状態は回避される。
【００６０】
次に、第２の負荷１０が重くなって、第２の出力電流Ｉｏ２が過電流状態の場合の動作について説明する。
この場合、第２の出力電圧Ｖｏ２の制御に割当てられたスイッチング周期内において、インダクタ２を流れる電流がゼロにならなくなるといった現象が発生する。放出されずに残ったインダクタ２の磁気エネルギーは、次のスイッチング周期の第１のオフ状態において、コンデンサ５１を充電する電流として放出される。この放出電流の平均値が第１の負荷６での消費電流より大きいと、第１の出力電圧Ｖｏ１は制御不能になって上昇し、第１の出力電圧Ｖｏ１が過電圧状態になる。
【００６１】
第１の出力電圧Ｖｏ１が過電圧状態になるとコンパレータ９１６が反転し、信号Ｖｘ１がローレベルとなる。一方、このときの信号Ｖｘ２はハイレベルのままである。駆動回路９５において、ＡＮＤゲート９５１がハイレベルを出力するので、駆動信号Ｖｇ３２もハイレベルを出力する。即ち、分周信号Ｖｔ２の状態と無関係に補助スイッチ３２はオン状態（スイッチ回路３０の第２のオフ状態）となる。インダクタ２を流れる電流は過電流状態にある第２の出力電流Ｉｏ２が流れる回路へ放出されるようになり、第１の出力電圧Ｖｏ１の過電圧状態は回避される。
【００６２】
図５は、第１の出力電圧Ｖｏ１が過電圧状態になって、その状態を回避する様子を示した波形図である。第１の出力電圧Ｖｏ１が信号Ｖｘ１をローレベルとする上限値に至る毎に、スイッチ回路３０が第１のオフ状態から第２のオフ状態へと移行する。このようにスイッチ回路３０が動作することにより、第１の出力電圧Ｖｏ１が上限値を越えることなく、過電圧状態が回避されている。
【００６３】
以上のように、実施の形態２の多出力ＤＣ−ＤＣコンバータにおいては、起動時や過負荷時のような場合、１スイッチング周期内でインダクタ２に流れる電流がゼロにならず、出力電圧が上昇して制御不能となっても、その過電圧状態を検出して別の出力へインダクタ２に残った磁気エネルギーを放出するよう構成されている。このように構成された実施の形態２の多出力ＤＣ−ＤＣコンバータは、起動時や過負荷時のような場合における過電圧状態を確実に回避することができる。
【００６４】
尚、出力電圧が上昇して制御不能となる原因には、例えば制御回路９０における出力検出回路８１での断線といったことがある。このため、図４に示したように、同じ出力電圧を検出する回路であっても、出力検出回路８１と過電圧保護回路９１はそれぞれ独自の検出ラインを設けるように構成している。さらに、上記のような制御回路９０の異常による制御不能状態では、全出力が過電圧状態となるので、過電圧保護回路９１のＮＯＲゲート９１８はハイレベルを出力する。これにより、シャットダウン回路９１９が動作して、コンバータの動作そのものを停止し、安全性が図られている。
【００６５】
《実施の形態３》
以下、本発明に係る実施の形態３の多出力ＤＣ−ＤＣコンバータについて図６及び図７を参照して説明する。
図６は本発明に係る実施の形態３の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。前述の実施の形態１及び実施の形態２では２つの昇圧出力の場合について説明した。実施の形態３の多出力ＤＣ−ＤＣコンバータにおいては、２つの昇圧出力と１つの反転出力の場合について説明する。
【００６６】
図６に示すように、実施の形態３の多出力ＤＣ−ＤＣコンバータは、入力直流電源１から入力直流電圧Ｅｉが入力されており、インダクタ２、スイッチ回路３０Ａ、ダイオード４１、ダイオード４２、ダイオード４３、第１の出力コンデンサ５１、第２の出力コンデンサ５２、第３の出力コンデンサ５３、及び制御回路１００を具備している。スイッチ回路３０Ａは第１の主スイッチ３１と補助スイッチ３２と第２の主スイッチ３３とにより構成されており、それぞれが例えばＮチャネルＭＯＳＦＥＴからなる。制御回路１００は第１の主スイッチ３１と補助スイッチ３２と第２の主スイッチ３３とをそれぞれ所定のオン期間とオフ期間で駆動制御する。ダイオード４２は補助スイッチ３２と直列回路を形成している。
【００６７】
実施の形態３の多出力ＤＣ−ＤＣコンバータにおいては、第１の出力電圧Ｖｏ１を第１の出力コンデンサ５１から第１の負荷６へ出力し、第２の出力電圧Ｖｏ２を第２の出力コンデンサ５２から第２の負荷１０へ出力し、第３の出力電圧Ｖｏ３を第３の出力コンデンサ５３から第３の負荷６３へ出力する。入出力条件はＶｏ１＞Ｖｏ２＞Ｅｉ＞０＞Ｖｏ３である。
【００６８】
スイッチ回路３０Ａのオン状態とは、第１の主スイッチ３１と第２の主スイッチ３３がともにオン状態で、インダクタ２に入力直流電圧Ｅｉが印加されている状態である。この時、補助スイッチ３２のオンオフ状態は考慮しない。スイッチ回路３０Ａの第１のオフ状態とは、第１の主スイッチ３１がオフ状態、第２の主スイッチ３３がオン状態、そして補助スイッチ３２がオフ状態である。第２の主スイッチ３３がオン状態、及び補助スイッチ３２がオフ状態の時、インダクタ２と第１の主スイッチ３１とダイオード４１とコンデンサ５１が、昇圧コンバータを構成する。スイッチ回路３０Ａの第２のオフ状態とは、第１の主スイッチ３１がオフ状態、第２の主スイッチ３３がオン状態、そして補助スイッチ３２がオン状態である。第２の主スイッチ３３がオン状態、及び補助スイッチ３２がオン状態の時、インダクタ２と第１の主スイッチ３１とダイオード４２とコンデンサ５２が昇圧コンバータを構成する。スイッチ回路３０Ａの第３のオフ状態とは、第１の主スイッチ３１がオン状態、そして第２の主スイッチ３３がオフ状態である。この時、補助スイッチ３２のオンオフ状態は考慮しない。第１の主スイッチ３１がオン状態の時、第２の主スイッチ３３とインダクタ２とダイオード４３とコンデンサ５３が反転コンバータを構成する。
【００６９】
図６に示す制御回路１００において、出力検出回路１１０は、第１の出力電圧Ｖｏ１と第２の出力電圧Ｖｏ２と第３の出力電圧Ｖｏ３を検出して、それぞれの出力電圧と所望値との誤差を求め、それぞれの誤差を増幅して誤差電圧Ｖｅ１、誤差電圧Ｖｅ２及び誤差電圧Ｖｅ３を出力する。実施の形態３の出力検出回路１１０は、前述の実施の形態１や実施の形態２の出力検出回路８１に対して、反転出力が一つ増えているだけであり、基本的な動作は同様である。したがって、出力検出回路１１０の詳細な構成は省略する。
ＰＷＭ回路１３０は、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとの比較結果である信号Ｖ２と、誤差電圧Ｖｅ３と鋸波電圧Ｖｔとの比較結果である信号Ｖ３を出力する。実施の形態３においては、前述の実施の形態１や実施の形態２のＰＷＭ回路８３に対して、反転出力を制御するための回路が増えているだけであり、基本的な動作は同様であるため、ＰＷＭ回路１３０の詳細な構成は省略する。
【００７０】
制御回路１００において、過電圧保護回路１１１は、第１の出力電圧Ｖｏ１と第２の出力電圧Ｖｏ２と第３の出力電圧Ｖｏ３を検出し、それぞれの絶対値と最大設定値との比較結果である信号Ｖｘ１、信号Ｖｘ２及び信号Ｖｘ３を出力する過電圧検出回路１１２を有する。第１の出力電圧Ｖｏ１が過電圧状態になると信号Ｖｘ１がローレベルとなり、第２の出力電圧Ｖｏ２が過電圧状態になると信号Ｖｘ２がローレベルとなり、第３の出力電圧Ｖｏ３が過電圧状態になると信号Ｖｘ３がローレベルとなる。また、過電圧保護回路１１１は、信号Ｖｘ１、信号Ｖｘ２及び信号Ｖｘ３が入力されるＮＯＲゲート１１８を有し、全出力が過電圧状態になった場合にハイレベルの信号を出力してシャットダウン回路１１９を動作させる。即ち、第１の出力電圧Ｖｏ１と第２の出力電圧Ｖｏ２と第３の出力電圧Ｖｏ３がともに過電圧状態になると、シャットダウン回路１１９が動作する。シャットダウン回路１１９が動作すると、制御回路１００はその動作を停止し、入力直流電圧Ｅｉが充分低下しなければ復帰しないよう構成されている。
【００７１】
発振回路９２は、前述の実施の形態２で示した図４の発振回路９２と同じ構成であり、所定の周期Ｔを有する鋸波電圧Ｖｔと、クロック信号Ｖｔ１を出力する。
実施の形態３においては、２つの分周回路８４及び１４０が設けられている。分周回路８４は、クロック信号Ｖｔ１が入力され、分周信号Ｖｔ２を出力する。分周回路１４０は、分周信号Ｖｔ２が入力され、分周信号Ｖｔ３を出力する。
駆動回路１５０は、分周信号Ｖｔ２と分周信号Ｖｔ３が入力されるＡＮＤゲート１５１と、このＡＮＤゲート１５１の出力Ｖ３２と信号Ｖ２が入力されるＡＮＤゲート１５２と、分周信号Ｖｔ２と分周信号Ｖｔ３の反転信号が入力されるＡＮＤゲート１５３と、信号Ｖ１と分周信号Ｖｔ２の反転信号が入力されるＡＮＤゲート１５４と、ＡＮＤゲート１５２とＡＮＤゲート１５３とＡＮＤゲート１５４の各出力の論理和である信号Ｖ３１を出力するＯＲゲート１５５と、信号Ｖ３と分周信号Ｖｔ２の反転信号と分周信号Ｖｔ３との論理和である信号Ｖ３３を出力するＯＲゲート１５６とを有する。また、駆動回路１５０は、信号Ｖｘ１と信号Ｖｘ２とが入力されるＮＯＲゲート１６１と、このＮＯＲゲート１６１の出力と信号Ｖ３１が入力されるＯＲゲート１６２と、このＯＲゲート１６２の出力と信号Ｖｘ３が入力されるＡＮＤゲート１６３と、信号Ｖｘ１の反転信号と信号Ｖ３２が入力されるＯＲゲート１６４と、ＯＲゲート１６４の出力と信号Ｖｘ３が入力されるＡＮＤゲート１６５と、信号Ｖｘ１と信号Ｖｘ２が入力されるＯＲゲート１６６と、ＯＲゲート１６６の出力と信号Ｖ３３が入力されるＡＮＤゲート１６７と、ＡＮＤゲート１６７の出力と信号Ｖｘ３の反転信号が入力されるＯＲゲート１６８とを有する。ＡＮＤゲート１６３は第１の主スイッチ３１の駆動信号Ｖｇ３１を出力し、ＡＮＤゲート１６５が補助スイッチ３２の駆動信号Ｖｇ３２を出力し、ＯＲゲート１６８が第２の主スイッチ３３の駆動信号Ｖｇ３３を出力する。
【００７２】
通常の動作時において、過電圧保護回路１１１からの信号Ｖｘ１、Ｖｘ２、及びＶｘ３が全てハイレベルであるので、ＮＯＲゲート１６１はローレベルの信号を出力し、ＯＲゲート１６２は信号Ｖ３１を出力し、ＡＮＤゲート１６３は信号Ｖ３１を駆動信号Ｖｇ３１として出力する。また、ＯＲゲート１６４は信号Ｖ３２を出力し、ＡＮＤゲート１６５は信号Ｖ３２を駆動信号Ｖｇ３２として出力する。また、ＯＲゲート１６６はハイレベルの信号を出力し、ＡＮＤゲート１６７は信号Ｖ３３を出力し、ＯＲゲート１６８は信号Ｖ３３を駆動信号Ｖｇ３３として出力する。
【００７３】
図７の（ａ）は、実施の形態３の多出力ＤＣ−ＤＣコンバータにおける通常動作時の各信号及びインダクタ２を流れる電流ＩＬを示す波形図である。以下に、図６と図７を用いて、本発明に係る実施の形態３の多出力ＤＣ−ＤＣコンバータの通常時の動作について説明する。
まず、図７の（ａ）の時刻ｔ０において、クロック信号Ｖｔ１によって分周信号Ｖｔ２はローレベルになるが、分周信号Ｖｔ３はローレベルのままであったとする。このとき、ＡＮＤゲート１５１の出力、即ち信号Ｖ３２はローレベルであるので、駆動信号Ｖｇ３２もローレベルとなり、補助スイッチ３２はオフ状態となる。ＡＮＤゲート１５２及び１５３はいずれもローレベルの信号を出力し、ＡＮＤゲート１５４の出力する信号Ｖ１がＯＲゲート１５５を介して、信号Ｖ３１として出力される。即ち、駆動信号Ｖｇ３１には、発振電圧Ｖｔと誤差電圧Ｖｅ１との比較結果である信号Ｖ１が選択される。信号Ｖ１、即ち駆動信号Ｖｇ３１のハイレベルにより、第１の主スイッチ３１はオン状態となる。また、ＯＲゲート１５６の出力、即ち信号Ｖ３３はハイレベルであるので、駆動信号Ｖｇ３３もハイレベルとなり、第２の主スイッチ３３はオン状態となる。第１の主スイッチ３１と第２の主スイッチ３３はともにオン状態（スイッチ回路３０Ａはオン状態）なので、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００７４】
時刻ｔ１において、上昇してきた発振電圧Ｖｔと誤差信号Ｖｅ１が交差すると、信号Ｖ１と駆動信号Ｖｇ３１はローレベルとなり、主スイッチ３１はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、補助スイッチ３２がオフ状態（スイッチ回路３０Ａは第１のオフ状態）であるので、ダイオード４１を介してコンデンサ５１を充電する電流として放出される。これにより、インダクタ２の電流は減少していき、やがてゼロとなる。
【００７５】
時刻ｔ２において、クロック信号Ｖｔ１によって分周信号Ｖｔ２及び分周信号Ｖｔ３ともにハイレベルになり、発振電圧Ｖｔは急減後上昇を開始する。ＡＮＤゲート１５１の出力、即ち信号Ｖ３２はハイレベルとなり、駆動信号Ｖｇ３２もハイレベルとなって補助スイッチ３２はオン状態となる。ＡＮＤゲート１５２は信号Ｖ２を出力し、ＡＮＤゲート１５３及び１５４はいずれもローレベルを出力するので、信号Ｖ２がＯＲゲート１５５を介して信号Ｖ３１として出力される。即ち、駆動信号Ｖｇ３１には、発振電圧Ｖｔと誤差電圧Ｖｅ２との比較結果である信号Ｖ２が選択される。信号Ｖ２、即ち駆動信号Ｖｇ３１のハイレベルにより、第１の主スイッチ３１はオン状態となる。また、ＯＲゲート１５６の出力、即ち信号Ｖ３３はハイレベルであるので、駆動信号Ｖｇ３３もハイレベルとなり、第２の主スイッチ３３はオン状態となる。このとき、スイッチ回路３０Ａはオン状態となり、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００７６】
時刻ｔ３において、上昇してきた発振電圧Ｖｔが誤差信号Ｖｅ２と交差すると、信号Ｖ２と駆動信号Ｖｇ３１はローレベルとなり、第１の主スイッチ３１はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、補助スイッチ３２がオン状態（スイッチ回路３０Ａは第２のオフ状態）であるので、ダイオード４２を介してコンデンサ５２を充電する電流として放出される。これにより、インダクタ２の電流は減少していき、やがてゼロとなる。
【００７７】
時刻ｔ４において、クロック信号Ｖｔ１によって分周信号Ｖｔ２はローレベルになるが、分周信号Ｖｔ３はハイレベルのままであり、発振電圧Ｖｔは急減後再び上昇を開始する。ＡＮＤゲート１５１の出力はローレベルであるので、駆動信号Ｖｇ３２もローレベルとなって補助スイッチ３２はオフ状態となる。ＡＮＤゲート１５２及び１５３はいずれもローレベルを出力し、ＡＮＤゲート１５４の出力する信号Ｖ１がＶ３１として出力される。即ち、駆動信号Ｖｇ３１には信号Ｖ１が選択され、信号Ｖ１、即ち駆動信号Ｖｇ３１のハイレベルにより、第１の主スイッチ３１はオン状態となる。また、ＯＲゲート１５６の出力、即ち信号Ｖ３３はハイレベルであるので、駆動信号Ｖｇ３３もハイレベルとなり、第２の主スイッチ３３はオン状態となる。第１の主スイッチ３１と第２の主スイッチ３３はともにオン状態（スイッチ回路３０Ａはオン状態）となるので、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００７８】
時刻ｔ５において、信号Ｖ１と駆動信号Ｖｇ３１はローレベルとなり、主スイッチ３１はオフ状態となる。このとき、補助スイッチ３２がオフ状態（スイッチ回路３０Ａは第１のオフ状態）であるので、インダクタ２の電流はダイオード４１を介してコンデンサ５１を充電する。そして、インダクタ２の電流は減少していき、やがてゼロとなる。時刻ｔ４と時刻ｔ５における動作は時刻ｔ０と時刻ｔ１における動作と同様である。
【００７９】
時刻ｔ６において、クロック信号Ｖｔ１によって分周信号Ｖｔ２がハイレベルになり、分周信号Ｖｔ３がローレベルになり、発振電圧Ｖｔは急減後上昇を開始する。ＡＮＤゲート１５１の出力、即ち信号Ｖ３２はローレベルとなり、駆動信号Ｖｇ３２もローレベルとなって補助スイッチ３２はオフ状態となる。ＡＮＤゲート１５２及び１５４はいずれもローレベルの信号を出力するが、ＡＮＤゲート１５３はハイレベルの信号を出力する。これにより、ＯＲゲート１５５を介して出力される信号Ｖ３１、即ち駆動信号Ｖｇ３１はハイレベルになり、第１の主スイッチ３１はオン状態となる。また、ＯＲゲート１５６の出力、即ち信号Ｖ３３は信号Ｖ３が選択される。信号Ｖ３、即ち駆動信号Ｖｇ３３もハイレベルとなり、第２の主スイッチ３３はオン状態となる。スイッチ回路３０Ａはオン状態となり、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００８０】
時刻ｔ７において、上昇してきた発振電圧Ｖｔが誤差信号Ｖｅ３と交差すると、信号Ｖ３と駆動信号Ｖｇ３３はローレベルとなり、第２の主スイッチ３３はオフ状態となる。このとき、インダクタ２に蓄えられた磁気エネルギーは、第１の主スイッチ３１がオン状態（スイッチ回路３０Ａは第３のオフ状態）であるので、ダイオード４３を介してコンデンサ５３を充電する電流として放出される。これにより、インダクタ２の電流は減少していき、やがてゼロとなる。
【００８１】
時刻ｔ８において、クロック信号Ｖｔ１によって分周信号Ｖｔ２はローレベルになるが、分周信号Ｖｔ３はローレベルのままである。スイッチ回路３０Ａは再びオン状態となり、時刻ｔ８以降の動作は時刻ｔ０以降の動作を繰り返す。
【００８２】
インダクタ２のインダクタンスをＬ、スイッチング周期をＴ、スイッチ回路３０Ａが第１のオフ状態になる前のオン状態の期間をＴｏｎ１、スイッチ回路３０Ａが第２のオフ状態になる前のオン状態の期間をＴｏｎ２、スイッチ回路３０Ａが第３のオフ状態になる前のオン状態の期間をＴｏｎ３とする。また、第１の負荷６への出力電流をＩｏ１、第２の負荷１０への出力電流をＩｏ２、第３の負荷６３への出力電流をＩｏ３とする。ダイオード４１、ダイオード４２及びダイオード４３の順方向電圧降下を無視すると、第１の出力電圧Ｖｏ１、第２の出力電圧Ｖｏ２、及び第３の出力電圧Ｖｏ３のそれぞれは、下記の式（７）、式（８）及び式（９）に示す関係が成り立つ。
【００８３】
【数７】
2004304987.tif 000009
【００８４】
【数８】
2004304987.tif 000010
【００８５】
【数９】
2004304987.tif 000011
【００８６】
実施の形態３の多出力ＤＣ−ＤＣコンバータにおいて、誤差電圧Ｖｅ１、Ｖｅ２及びＶｅ３のそれぞれは、第１、第２及び第３の出力電圧Ｖｏ１、Ｖｏ２及びＶｏ３が所望の電圧に安定化するよう増減し、スイッチ回路３０Ａの各オン状態の期間が調整される。即ち、実施の形態３の多出力ＤＣ−ＤＣコンバータにおいては、インダクタ２を共有する２つの昇圧コンバータと１つの反転コンバータが、時分割制御されることによって、第１、第２及び第３の出力電圧Ｖｏ１、Ｖｏ２及びＶｏ３のそれぞれを所望の電圧に安定化させている。なお、上記の実施の形態３において、第１の出力電圧Ｖｏ１の制御にはスイッチング周波数の２分の１が割当てられ、第２の出力電圧Ｖｏ２の制御にはスイッチング周波数の４分の１が割当てられ、第３の出力電圧Ｖｏ３の制御にはスイッチング周波数の４分の１が割当てられた例を示した。本発明の多出力ＤＣ−ＤＣコンバータにおいては、それぞれの出力電力の制御にスイッチング周波数の割当は適宜好ましい割合に決められる。
【００８７】
図７の（ｂ）は、信号Ｖｘ１、Ｖｘ２及びＶｘ３のハイ・ロー状態のそれぞれの状態に対する、ＯＲゲート１６１、１６２とＡＮＤゲート１６３による駆動信号Ｖｇ３１の状態、ＯＲゲート１６４とＡＮＤゲート１６５による駆動信号Ｖｇ３２の状態、ＯＲゲート１６６、１６８とＡＮＤゲート１６７による駆動信号Ｖｇ３３の状態を示したものである。
図７の（ｂ）において、状態▲１▼は信号Ｖｘ１、Ｖｘ２及びＶｘ３が全てハイレベルである通常動作状態である。また、状態▲８▼は信号Ｖｘ１、Ｖｘ２及びＶｘ３が全てローレベルである異常状態であり、この場合にはＮＯＲゲート１１８がハイレベルを出力してシャットダウン回路１１９が動作する。
【００８８】
以下、起動時や過負荷時のような状況において、いずれかの出力電圧が過電圧状態となった状態▲２▼〜▲７▼における動作について説明する。
図７の（ｂ）において、状態▲２▼〜▲４▼は、例えば第１の負荷６が重くなって第１の出力電流Ｉｏ１が過電流状態の場合である。この場合には、第１の出力電圧Ｖｏ１の制御に割当てられたスイッチング周期内において、インダクタ２を流れる電流がゼロにならなくなるといった現象が発生する。
【００８９】
放出されずに残ったインダクタ２の磁気エネルギーが、次のスイッチング周期の第３のオフ状態（第１の主スイッチ３１がオン状態、補助スイッチ３２がオフ状態、第２の主スイッチ３３がオフ状態）において、コンデンサ５３を充電する電流として放出される。この放出電流の平均値が第３の負荷６３での消費電流より大きいと、第３の出力電圧Ｖｏ３は過電圧状態となり、信号Ｖｘ３がローレベルとなる。状態▲２▼は、以上のような状態であり、信号Ｖｘ１及び信号Ｖｘ２がハイレベル、信号Ｖｘ３がローレベルである。この時、駆動信号Ｖｇ３１がローレベルとなり、駆動信号Ｖｇ３２が信号Ｖ３２となるが、第３のオフ状態の継続であり、実施の形態３の回路構成では駆動信号Ｖｇ３２がローレベルとなる。そして駆動信号Ｖｇ３３がハイレベルとなり、スイッチ回路３０Ａは第１のオフ状態（第１の主スイッチ３１がオフ状態、補助スイッチ３２がオフ状態、第２の主スイッチ３３がオン状態）となる。これにより、インダクタ２の磁気エネルギーの放出は第３の出力から第１の出力に移行し、第３の出力電圧Ｖｏ３の過電圧状態は回避される。
【００９０】
状態▲３▼の場合、放出されずに残ったインダクタ２の磁気エネルギーは、次のスイッチング周期の第２のオフ状態（第１の主スイッチ３１がオフ状態、第２の主スイッチ３３がオン状態、そして補助スイッチ３２がオン状態）において、コンデンサ５２を充電する電流として放出される。この放出電流の平均値が第２の負荷１０での消費電流より大きいと、第２の出力電圧Ｖｏ２は過電圧状態になり、信号Ｖｘ２がローレベルとなる。この時、駆動信号Ｖｇ３１は信号Ｖ３１であるが、第２のオフ状態からの継続でローレベルとなる。駆動信号Ｖｇ３２はローレベル、駆動信号Ｖｇ３３はＶ３３となるが、第２のオフ状態からの継続でハイレベルとなる。即ち、スイッチ回路３０Ａは第１のオフ状態となる。これにより、インダクタ２の磁気エネルギーの放出は第２の出力から第１の出力に移行し、第２の出力電圧Ｖｏ２の過電圧状態は回避される。
【００９１】
状態▲４▼の場合、第２の出力電圧Ｖｏ２と第３の出力電圧Ｖｏ３がともに過電圧状態になり、信号Ｖｘ２及び信号Ｖｘ３がローレベルとなる。この時、駆動信号Ｖｇ３１はローレベル、駆動信号Ｖｇ３２はローレベル、駆動信号Ｖｇ３３はハイレベルとなる。即ち、スイッチ回路３０Ａは第１のオフ状態となる。インダクタ２の磁気エネルギーの放出は第１の出力に移行し、第２の出力電圧Ｖｏ２及び第３の出力電圧Ｖｏ３の過電圧状態は回避される。
【００９２】
次に状態▲５▼の場合、例えば第２の出力電流Ｉｏ２又は第３の出力電流Ｉｏ３が過電流状態の場合である。第２の出力電圧Ｖｏ２又は第３の出力電圧Ｖｏ３の制御に割当てられたスイッチング周期内において、インダクタ２を流れる電流がゼロにならなくなるといった現象が発生する。放出されずに残ったインダクタ２の磁気エネルギーは、次のスイッチング周期の第１のオフ状態において、コンデンサ５１を充電する電流として放出される。この放出電流の平均値が第１の負荷６での消費電流より大きいと、第１の出力電圧Ｖｏ１は過電圧状態となり、信号Ｖｘ１がローレベルとなる。この時、駆動信号Ｖｇ３１は信号Ｖ３１であるが、第１のオフ状態からの継続でローレベルとなる。駆動信号Ｖｇ３３は信号Ｖ３３となるが、第１のオフ状態からの継続でハイレベルとなる。そして駆動信号Ｖｇ３２がハイレベルとなり、スイッチ回路３０Ａは第２のオフ状態となる。インダクタ２の磁気エネルギーの放出は第１の出力から第２の出力に移行し、第１の出力電圧Ｖｏ１の過電圧状態は回避される。
【００９３】
状態▲６▼の場合、例えば第２の出力電流Ｉｏ２が過電流状態で、他の出力電流が非常に少ない場合である。第２の出力電圧Ｖｏ２の制御に割当てられたスイッチング周期内において、放出されずに残ったインダクタ２の磁気エネルギーは、次のスイッチング周期の第１のオフ状態において、第１の出力電圧Ｖｏ１を過電圧状態にするとともに、さらに次のスイッチング周期の第３のオフ状態において、第３の出力電圧Ｖｏ３を過電圧状態にする。そして信号Ｖｘ１と信号Ｖｘ３がローレベルとなる。この時、駆動信号Ｖｇ３１はローレベル、駆動信号Ｖｇ３２はハイレベル、駆動信号Ｖｇ３３はハイレベルとなる。即ち、スイッチ回路３０Ａは第２のオフ状態となる。インダクタ２の磁気エネルギーの放出は第２の出力に移行し、第１の出力電圧Ｖｏ１の過電圧状態及び第３の出力電圧Ｖｏ３の過電圧状態は回避される。
【００９４】
状態▲７▼の場合、例えば第３の出力電流Ｉｏ３が過電流状態で、他の出力電流が非常に少ない場合である。第３の出力電圧Ｖｏ３の制御に割当てられたスイッチング周期内において、放出されずに残ったインダクタ２の磁気エネルギーは、次のスイッチング周期の第１のオフ状態において、第１の出力電圧Ｖｏ１を過電圧状態にするとともに、さらに次のスイッチング周期の第２のオフ状態において、第２の出力電圧Ｖｏ２を過電圧状態にする。そして信号Ｖｘ１と信号Ｖｘ２がローレベルとなる。この時、駆動信号Ｖｇ３１はハイレベル、駆動信号Ｖｇ３２はローレベル、駆動信号Ｖｇ３３はローレベルとなる。即ち、スイッチ回路３０Ａは第３のオフ状態となる。インダクタ２の磁気エネルギーの放出は第３の出力に移行し、第１の出力電圧Ｖｏ１の過電圧状態及び第２の出力電圧Ｖｏ２の過電圧状態は回避される。
【００９５】
以上のように、本発明に係る上記の実施の形態３によれば、起動時や過負荷時のような場合に、１スイッチング周期内でインダクタ２に流れる電流がゼロにならず、出力電圧が上昇して制御不能となっても、その過電圧状態を検出して別の出力へインダクタ２に残った磁気エネルギーを放出させることにより、過電圧状態を回避することが可能となる。
【００９６】
【発明の効果】
以上、実施の形態について詳細に説明したところから明らかなように、本発明は次の効果を有する。
本発明の多出力ＤＣ−ＤＣコンバータは、主スイッチとインダクタを共有することによる少ない部品点数で、複数且つ任意の出力を高効率に制御できるという優れた効果を有する。
また、起動時や過負荷等の通常状態ではない場合においても、本発明の多出力ＤＣ−ＤＣコンバータは、例えば実施の形態１に示したように、インダクタに流れる電流が１スイッチング周期内でゼロになった後、次の周期に移行するよう構成されているため、１スイッチング周期内で電流がゼロに至らないことに起因する過電圧状態を回避することができる。
さらに、本発明の多出力ＤＣ−ＤＣコンバータにおいては、例えば実施の形態２及び実施の形態３に示したように、スイッチング周期を固定することにより、１スイッチング周期内で電流がゼロに至らない場合が発生するが、過電圧状態を検出して他の出力へ電流を放出するよう構成することにより、過電圧状態を回避することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る実施の形態１の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図２】本発明に係る実施の形態１の多出力ＤＣ−ＤＣコンバータの動作を示す波形図である。
【図３】本発明に係る実施の形態１の多出力ＤＣ−ＤＣコンバータの動作を示す波形図である。
【図４】本発明に係る実施の形態２の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図５】本発明に係る実施の形態２の多出力ＤＣ−ＤＣコンバータの動作を示す波形図である。
【図６】本発明に係る実施の形態３の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図７】（ａ）は本発明に係る実施の形態３の多出力ＤＣ−ＤＣコンバータの通常時の動作を示す波形図であり、（ｂ）は本発明に係る実施の形態３の多出力ＤＣ−ＤＣコンバータの過電圧状態における各信号の状態図である。
【図８】従来の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図９】従来の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図１０】従来の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図１１】従来の多出力ＤＣ−ＤＣコンバータの動作を示す波形図である。
【図１２】従来の多出力ＤＣ−ＤＣコンバータにおける出力電流を示す波形図である。
【符号の説明】
１    入力直流電源
２    インダクタ
６    第１の負荷
１０    第２の負荷
３０    スイッチ回路
３１    主スイッチ
３２    補助スイッチ
４１    ダイオード
４２    ダイオード
５１    第１の出力コンデンサ
５２    第２の出力コンデンサ
８０    制御回路
８１    出力検出回路
８２    発振回路
８３    パルス幅変調回路
８４    分周回路
８５    駆動回路
【図１】
2004304987.tif 000012
【図２】
2004304987.tif 000013
【図３】
2004304987.tif 000014
【図４】
2004304987.tif 000015
【図５】
2004304987.tif 000016
【図６】
2004304987.tif 000017
【図７】
2004304987.tif 000018
【図８】
2004304987.tif 000019
【図９】
2004304987.tif 000020
【図１０】
2004304987.tif 000021
【図１１】
2004304987.tif 000022
【図１２】
2004304987.tif 000023