(57)【要約】【課題】従来回路よりもゲート数の少ない、より簡単な構成の論理回路で、差周波数を正確に検出する方法を提供する。【解決手段】２つの二値信号をＤ−ＦＦ１に入力し、このＤ−ＦＦ１で、入力された２つの二値信号のうち、一方の信号が立ち上がった時点の他方の信号の論理値をラッチして出力するとともに、所定期間内におけるＤ−ＦＦ１からの出力信号数を差周波数として検出することにより、二値信号の信号幅に依存しない差周波数の検出を可能にする。【選択図】  図１
2004159194.tif 000002
【特許請求の範囲】
【請求項１】
有為な論理値である第１論理値と非有為な論理値である第２論理値とをそれぞれ一定周期で繰り返す２つの二値信号の差周波数を検出する方法であって、
前記２つの二値信号を所定の電子回路に入力し、この電子回路で、入力された２つの二値信号の一方の二値信号が前記第１論理値に遷移した時点の他方の二値信号の論理値をラッチすることにより、前記差周波数を表す信号を生成する過程を含む、
二値信号の差周波数検出方法。
【請求項２】
前記電子回路を、データ入力端（Ｄ）、クロック入力端（Ｃ）及び出力端（Ｑ）を有するＤ型フリップフロップ回路とし、前記一方の二値信号を前記クロック入力端（Ｃ）、前記他方の二値信号を前記データ入力端（Ｄ）にそれぞれ入力したときに前記出力端（Ｑ）から出力される信号を前記差周波数を表す信号とする、
請求項１記載の差周波数検出方法。
【請求項３】
有為な論理値である第１論理値と非有為な論理値である第２論理値とをそれぞれ一定周期で繰り返す２つの二値信号の差周波数を検出する方法であって、
前記２つの二値信号のうち、一方の二値信号が前記第１論理値に遷移した時点の他方の二値信号の論理値をラッチすることにより第１信号を生成するとともに、前記一方の二値信号が前記第２論理値に遷移した時点の前記他方の二値信号の論理値をラッチすることにより第２信号を生成し、
前記第１信号をセット・リセット型のフリップフロップ回路のセット入力とし、
前記第２信号を前記フリップフロップ回路のリセット入力とすることにより、
前記フリップフロップ回路から前記差周波数を表す信号を出力させる過程を含む、二値信号の差周波数検出方法。
【請求項４】
それぞれデータ入力端（Ｄ）、クロック入力端（Ｃ）及び出力端（Ｑ）を有する第１及び第２のＤ型フリップフロップ回路の各々のデータ入力端（Ｄ）に前記他方の二値信号を入力し、前記一方の二値信号を、第１のＤ型フリップフロップ回路のクロック入力端（Ｃ）に入力するとともに第２のＤ型フリップフロップ回路のクロック入力端（Ｃ）に反転入力し、これにより、前記第１のＤ型フリップフロップ回路の出力端（Ｑ）から前記第１信号を出力させ、前記第２のＤ型フリップフロップ回路の出力端（Ｑ）から前記第２信号を出力させる、
請求項３記載の差周波数検出方法。
【請求項５】
前記２つの二値信号のうち、前記第１論理値のデューティが５０％により近い二値信号を前記一方の二値信号とする、
請求項１乃至４のいずれかの項記載の差周波数検出方法。
【請求項６】
それぞれデータ入力端（Ｄ）、クロック入力端（Ｃ）及び出力端（Ｑ）を有する第１及び第２のＤ型フリップフロップ回路と、
第１のＤ型フリップフロップ回路の出力端（Ｑ）から出力される信号（Ｑ１）をセット入力とし、前記第２のＤ型フリップフロップ回路の出力端（Ｑ）から出力される信号（Ｑ２）をリセット入力とするセット・リセット型のフリップフロップ回路とを有し、
第１及び第２のＤ型フリップフロップ回路のデータ入力端（Ｄ）には、有為な論理値である第１論理値と非有為な論理値である第２論理値とをそれぞれ一定周期で繰り返す２つの二値信号のうち一方の二値信号が入力され、
第１のＤ型フリップフロップ回路のクロック入力端（Ｃ）には、前記２つの二値信号のうち他方の二値信号が入力され、
第２のＤ型フリップフロップ回路のクロック入力端（Ｃ）には、前記他方の二値信号が反転入力され、
前記セット・リセット型のフリップフロップ回路の出力端（Ｑ）から前記２つの二値信号の差周波数を表す信号が出力されるように構成されている、
二値信号の差周波数検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２つの二値信号の差周波数を検出する方法及び検出回路に関する。
【０００２】
【従来の技術】
二つの二値信号の差周波数は、例えばＰＬＬ発振器等において利用されている。
従来、このような二つの二値信号の差周波数を検出する場合、排他的論理和にＢＰＦ（Ｂａｎｄ−Ｐａｓｓ  Ｆｉｌｔｅｒ）を組み合わせた回路が使用されていた。しかし、このような回路では、ＢＰＦがアナログ回路であるために構成素子の調整が必要であったり、それを使用する機器毎の設計が必要になるという不都合があった。そのため、カウンタ等に使われるＴ型フリップフロップ回路（以下、Ｔ−ＦＦとする。）を組み合わせた回路によって、２つの二値信号の差周波数を検出することが行われていた。このような従来の差周波数検出回路は、図５のように構成されている。
【０００３】
図５に示される差周波数検出回路は、入力端子６０に入力された二値信号と、入力端子６１に入力された二値信号の２つの信号の差周波数を表す信号を出力端子６２から出力する。
入力端子６０には、二値信号とその反転信号との論理積を判定する論理回路５１が接続されている。また、入力端子６１には、二値信号とその反転信号との論理積を判定する論理回路５２が接続されている。これらの論理回路５１，５２は、二値信号の立ち上がりのタイミングを検出するものである。論理回路５１及び論理回路５２の出力信号は、共に複数の論理回路の組み合わせからなるアップダウンカウンタ５３に入力され、二つの二値信号の差周波数を表す信号となるカウンタ出力が出力端子６２から出力される。なお、アップダウンカウンタ５３において、Ｓはフリップフロップのセット端子、Ｒはリセット端子である。
【０００４】
【発明が解決しようとする課題】
従来の差周波数検出回路は、図５から明らかなように、かなりの数のゲートが必要になる。また、二値信号Ｕ及び二値信号Ｄの立ち上がりのタイミングが重なる場合には、差周波数を表す信号を正しく検出することができない。つまり、比較対象となる２つの二値信号の周波数が非常に接近していて立ち上がりタイミングが重なるときは、正確な差周波数を検出することができないという不都合があった。また、回路部品の数を低減できないことから、ＭＴＢＦ（Ｍｅａｎ  Ｔｉｍｅ  Ｂｅｔｗｅｅｎ  Ｆａｉｌｕｒｅ）を長くすることができないという問題もあった。
【０００５】
本発明の課題は、従来よりもゲート数が少なく、より簡単な構成の回路で、２つの二値信号の差周波数を正確に検出する方法を提供することにある。
本発明の他の課題は、ＭＴＢＦが長い簡易構成の差周波数検出回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決する本発明の差周波数検出方法は、有為な論理値である第１論理値と非有為な論理値である第２論理値とをそれぞれ一定周期で繰り返す２つの二値信号の差周波数を検出する方法であって、前記２つの二値信号を所定の電子回路に入力し、この電子回路で、入力された２つの二値信号の一方の二値信号が前記第１論理値に遷移した時点の他方の二値信号の論理値をラッチすることにより、前記差周波数を表す信号を生成する過程を含むことを特徴とする。
有為な論理値が論理Ｈｉｇｈ（＝論理“１”）のとき、非有為な論理値は論理Ｌｏｗ（＝論理“０”）となる。
【０００７】
この方法では、一方の二値信号の論理値が遷移する時点における他方の二値信号の論理値を利用して差周波数を表す信号を出力するので、他方の二値信号の論理値の遷移状況に影響されずに正確且つ安定的に差周波数を検出することができる。
【０００８】
前記電子回路を、データ入力端（Ｄ）、クロック入力端（Ｃ）及び出力端（Ｑ）を有するＤ型フリップフロップ回路とし、前記一方の二値信号を前記クロック入力端（Ｃ）、前記他方の二値信号を前記データ入力端（Ｄ）にそれぞれ入力したときに前記出力端（Ｑ）から出力される信号を前記差周波数を表す信号とすることにより、１つのＤ型フリップフロップ回路だけで差周波数を検出することができ、回路構成を簡略化することができる。
【０００９】
本発明の他の差周波数検出方法は、有為な論理値である第１論理値と非有為な論理値である第２論理値とをそれぞれ一定周期で繰り返す２つの二値信号の差周波数を検出する方法であって、前記２つの二値信号のうち、一方の二値信号が前記第１論理値に遷移した時点の他方の二値信号の論理値をラッチすることにより第１信号を生成するとともに、前記一方の二値信号が前記第２論理値に遷移した時点の前記他方の二値信号の論理値をラッチすることにより第２信号を生成し、前記第１信号をセット・リセット型のフリップフロップ回路のセット入力とし、前記第２信号を前記フリップフロップ回路のリセット入力とすることにより、前記フリップフロップ回路から前記差周波数を表す信号を出力させる過程を含むことを特徴とする。
【００１０】
この方法においても、一方の二値信号の論理値が遷移する時点における他方の二値信号の論理値を利用して差周波数を表す信号を出力するので、他方の二値信号の論理値の遷移状況に影響されずに正確且つ安定的に差周波数を検出することができる。特に、セット・リセット型のフリップフロップ回路により差周波数を表す信号を生成することにより、生成される信号のデューティを大きくすることができ、差周波数の検出精度を安定的に高めることができる。
【００１１】
上記の他の差周波数検出方法は、例えば、それぞれデータ入力端（Ｄ）、クロック入力端（Ｃ）及び出力端（Ｑ）を有する第１及び第２のＤ型フリップフロップ回路の各々のデータ入力端に前記他方の二値信号を入力し、前記一方の二値信号を、第１のＤ型フリップフロップ回路のクロック入力端（Ｃ）に入力するとともに第２のＤ型フリップフロップ回路のクロック入力端（Ｃ）に反転入力し、これにより、前記第１のＤ型フリップフロップ回路の出力端（Ｑ）から前記第１信号を出力させ、前記第２のＤ型フリップフロップ回路の出力端（Ｑ）から前記第２信号を出力させるようにすることで、容易に実施することができる。
【００１２】
上記の各差周波数検出方法において、前記２つの二値信号のうち、前記第１論理値のデューティが５０％により近い二値信号を前記一方の二値信号とすることにより、他方の二値信号の信号幅、信号の論理値の遷移状態（立ち上がり又は立ち下がり）に影響されず、安定的な差周波数の検出が可能になる。
【００１３】
上記他の課題を解決する本発明の差周波数検出回路は、それぞれデータ入力端（Ｄ）、クロック入力端（Ｃ）及び出力端（Ｑ）を有する第１及び第２のＤ型フリップフロップ回路と、第１のＤ型フリップフロップ回路の出力端（Ｑ）から出力される信号（Ｑ１）をセット入力とし、前記第２のＤ型フリップフロップ回路の出力端（Ｑ）から出力される信号（Ｑ２）をリセット入力とするセット・リセット型のフリップフロップ回路とを有し、
第１及び第２のＤ型フリップフロップ回路のデータ入力端（Ｄ）には、有為な論理値である第１論理値と非有為な論理値である第２論理値とをそれぞれ一定周期で繰り返す２つの二値信号のうち一方の二値信号が入力され、第１のＤ型フリップフロップ回路のクロック入力端（Ｃ）には、前記２つの二値信号のうち他方の二値信号が入力され、第２のＤ型フリップフロップ回路のクロック入力端（Ｃ）には、前記他方の二値信号が反転入力され、前記セット・リセット型のフリップフロップ回路の出力端（Ｑ）から前記２つの二値信号の差周波数を表す信号が出力されるように構成されているものである。
【００１４】
３つの論理回路だけで差周波数検出回路を構成することができるので、図５との対比から明らかなように回路部品数を大幅に低減することができ、ＭＴＢＦを長くすることができる。
【００１５】
【発明の実施の形態】
＜第１実施形態＞
図１は、本発明の差周波数検出回路を、１つのＤ型フリップフロップ回路（以下、Ｄ−ＦＦとする。）により実現した場合の例を示すものである。
入力端子１０には、例えば外部回路から受信したデータ（二値信号）が入力され、このデータがＤ−ＦＦ１のデータ入力端Ｄにそのまま入力される。もう１つの入力端子１１には、同じく外部回路から受信したクロック（二値信号）が入力され、このクロックがそのままＤ−ＦＦ１のクロック入力端Ｃに入力される。
Ｄ−ＦＦ１は、クロックが有為な論理値に遷移した時点、例えば論理“０”から論理“１”へ立ち上がった時点におけるデータの論理値をラッチし、ラッチした信号をその出力端Ｑから出力する。
この出力端Ｑから出力され、出力端子１２に導かれる信号が、データとクロックの差周波数を表すものとなる。従って、例えば、所定期間内における出力信号の立ち上がり数あるいは出力信号数をカウンタにより計測することにより、差周波数を容易に検出できるようになる。
【００１６】
以下、Ｄ−ＦＦ１による差周波数検出の原理を、図３及び図４を参照して説明する。ここでは、クロックの周波数がＡ、データの周波数がＢであるものとする。両信号のタイミング関係は、図３のタイミングチャートに示すとおりである。クロックの１サイクルの周期は１／Ａであり、データの１サイクルの周期は１／Ｂである。
【００１７】
Ｄ−ＦＦ１では、図３の上向き矢線で示すように、クロックの立ち上がり時点でデータの論理値が逐次サンプリングされる。サイクルが進むにつれて、データの１サイクル波形上のサンプル点は、１サイクル毎に、Ｔ１（＝（１／Ａ）−（１／Ｂ））ずつずれていき、Ｎサイクル後、全体周期Ｔに達した時点で、クロックとデータの立ち上がりのタイミングが一致する。これが周期的に繰り返される。
図３における時間のずれ（Ｔ１）を周波数Ｂのデータの１サイクル波形に纏めてみると、図４のようになる。図４を参照すると、Ｎ回分のＴ１の総和がデータの１周期（１／Ｂ）に相当する。従って、以下の関係式が成立する。
Ｔ１＊Ｎ＝１／Ｂ
Ｎ＝（１／Ｂ）／Ｔ１
＝（１／Ｂ）／（（１／Ａ）−（１／Ｂ））
【００１８】
全体周期Ｔは、クロックの１サイクル（＝１／Ａ）のＮ倍であるから、以下の数式で表すことができる。
Ｔ＝（１／Ａ）＊Ｎ
＝（１／Ａ）＊（１／Ｂ）／（（１／Ａ）−（１／Ｂ））
＝１／（Ｂ−Ａ）
この全体周期Ｔ毎に、周波数Ｂのデータの波形の１サイクルが周波数Ａのクロックによってサンプリングされるので、このときの周波数Ｆ（＝１／Ｔ）はＢ−Ａ、つまりデータとクロックの差周波数となる。
【００１９】
本願発明者らは、このような２つの二値信号のうち、一方の二値信号（図３の例ではクロック）の立ち上がり（反転回路が介在する場合は立ち下がり）時点の、他方の二値信号（図３の例ではデータ）の論理値をラッチして出力し、この出力された信号における立ち上がり数ないし出力信号数を差周波数として検出し得る点、そして、この差周波数検出が、図１に示すＤ−ＦＦ１のような簡易な電子回路に２つの二値信号を入力するだけで可能になる点を見いだしたものである。
【００２０】
図１のＤ−ＦＦ１による差周波数検出の例を図６及び図７のタイミングチャートを参照して具体的に説明する。
図６は、二値信号Ａ１が７［Ｈｚ］で、二値信号Ｂ１が６［Ｈｚ］である場合に、Ｄ−ＦＦ１からどのような出力信号Ｏｕｔ１−１、Ｏｕｔ２−１が出力されるかを示したタイムチャートである。Ｔ１からＴ２までの時間は１秒である。
【００２１】
出力信号Ｏｕｔ１−１は、二値信号Ｂ１をクロック入力端Ｃに入力し、二値信号Ａ１をデータ入力端Ｄに入力したときに、出力端Ｑから出力される信号である。すなわち、Ｄ−ＦＦ１は、二値信号Ｂ１の立ち上がり時における二値信号Ａ１の論理値をサンプリングしてラッチし、その出力端Ｑから出力信号Ｏｕｔ１−１を出力する。この出力信号Ｏｕｔ１−１の周波数は、７［Ｈｚ］−６［Ｈｚ］＝１［Ｈｚ］であり、二値信号Ａ１と二値信号Ｂ１の差周波数を表している。
【００２２】
出力信号Ｏｕｔ２−１は、二値信号Ａ１をクロック入力端Ｃに入力し、二値信号Ｂ１をデータ入力端Ｄに入力したときに、出力端Ｑから出力される信号である。すなわち、Ｄ−ＦＦ１は、二値信号Ａ１の立ち上がり時点における二値信号Ｂ１の論理値をサンプリングしてラッチし、その出力端Ｑから出力信号Ｏｕｔ２−１を出力する。この出力信号Ｏｕｔ２−１の周波数もまた、出力信号Ｏｕｔ１−１と同じく、１［Ｈｚ］となっている。
つまり、２つの二値信号Ａ１，Ｂ１のどちらをクロック入力端Ｃ又はデータ入力端Ｄに入力しても、Ｄ−ＦＦ１から出力される出力信号は、いずれも２つの二値信号の差周波数を表している。
【００２３】
図７は、二値信号Ａ２が７［Ｈｚ］、二値信号Ｂ２が５［Ｈｚ］である場合の例を示している。Ｔ３からＴ４までの時間は１秒である。
出力信号Ｏｕｔ１−２は、二値信号Ｂ２をクロック入力端Ｃに入力し、二値信号Ａ２をデータ入力端Ｄに入力したときに、出力端Ｑから出力される信号である。すなわち、Ｄ−ＦＦ１は、二値信号Ｂ２の立ち上がり時における二値信号Ａ２の論理値をサンプリングしてラッチし、その出力端Ｑから出力信号Ｏｕｔ１−２を出力する。この出力信号Ｏｕｔ１−２の周波数は、７［Ｈｚ］−５［Ｈｚ］＝２［Ｈｚ］であり、二値信号Ａ２と二値信号Ｂ２の差周波数を表している。
【００２４】
出力信号Ｏｕｔ２−２は、二値信号Ａ２をクロック入力端Ｃに入力し、二値信号Ｂ２をデータ入力端Ｄに入力したときに、出力端Ｑから出力される信号である。すなわち、Ｄ−ＦＦ１は、二値信号Ａ２の立ち上がり時における二値信号Ｂ２の論理値をサンプリングしてラッチし、その出力端Ｑから出力信号Ｏｕｔ２−２を出力する。この出力信号Ｏｕｔ２−２の周波数も、出力信号Ｏｕｔ１−２と同じく、２［Ｈｚ］となっている。
つまり、２つの二値信号Ａ２，Ｂ２のどちらをクロック入力端Ｃ又はデータ入力端Ｄに入力しても、Ｄ−ＦＦ１から出力される出力信号は、いずれも２つの二値信号の差周波数を表している。
【００２５】
このように、本実施形態では、一方の二値信号の変化点とその変化点における他方の信号の状態のみを利用することにより、両二値信号の差周波数を表す信号を出力することができる。使用する構成部品がＤ−ＦＦのみであり、従来のこの種の差周波数検出回路よりも著しく少なくて済むため、ＭＴＢＦを長くすることができる。
【００２６】
＜第２実施形態＞
図２は、本発明の第２実施形態における差周波数検出回路の構成図である。
この差周波数検出回路は、入力端子３０からの二値信号を２つのＤ−ＦＦ２１，２３のデータ入力端Ｄに入力するとともに、もう１つの入力端子３１からの二値信号を一方のＤ−ＦＦ２１のクロック入力端Ｃには直接、他方のＤ−ＦＦ２３のクロック入力端Ｃには反転回路２２を介して入力し、さらに、Ｄ−ＦＦ２１の出力端Ｑから出力される信号Ｑ１をセット・リセット型のフリップフロップ回路（以下、ＳＲ−ＦＦとする。）２４のセット端Ｓに入力し、Ｄ−ＦＦ２３の出力端Ｑから出力される信号Ｑ２をＳＲ−ＦＦ２４のリセット端Ｒに入力し、このＳＲ−ＦＦ２４の出力端Ｑから出力される信号を出力端子３２に導くように構成されている。
【００２７】
ＳＲ−ＦＦ２４としては、２つの否定論理和回路（ＮＯＲ）からなるもの、２つの否定論理積回路（ＮＡＮＤ）からなるものなど様々な構成のものがあるが、セット入力により立ち上がり（反転回路が介在する場合は立ち下がり）、リセット入力により立ち下がる（反転回路が介在する場合は立ち上がる）出力信号を出力する構成のものであれば、どのような種類のものを用いてもよい。
【００２８】
図２のように構成される差周波数検出回路の動作例を示すタイミングチャートを図８に示す。図８は、７［Ｈｚ］の二値信号Ａ３と、６［Ｈｚ］の二値信号Ｂ３の差周波数を表す出力信号Ｏｕｔ３−１が出力される様子を示している。Ｔ５からＴ６までの時間は１秒である。この例では、二値信号Ｂ３のデューティが二値信号Ａ３のデューティよりも５０％に近い。そこで、二値信号Ｂ３をクロックとして用い、Ｄ−ＦＦ２１のクロック入力端Ｃには直接、Ｄ−ＦＦ２３のクロック入力端Ｃには反転回路２２を介して入力する。二値信号Ａ３は、Ｄ−ＦＦ２１，２３のデータ入力端Ｄへ直接入力する。
【００２９】
Ｄ−ＦＦ２１は、二値信号Ｂ３の立ち上がり時点における二値信号Ａ３の論理値をラッチして出力信号Ｑ１を生成し、この出力信号Ｑ１をＳＲ−ＦＦ２４のセット端Ｓに入力する。Ｄ−ＦＦ２３は、二値信号Ｂ３の反転信号の立ち上がり時点における二値信号Ａ３の信号をラッチして出力信号Ｑ２を生成し、この出力信号Ｑ２をＳＲ−ＦＦ２４のリセット端Ｒに入力する。
ＳＲ−ＦＦ２４は、セット入力が論理“１”に遷移した時点で論理“１”となり、リセット入力が論理“１”に遷移した時点で論理“０”となる出力信号Ｏｕｔ３−１を出力し、この出力信号Ｏｕｔ３−１を、出力端子３２に導く。
【００３０】
上記のように二値信Ａ３，Ｂ３を入力することにより、図８からわかるように、出力信号Ｏｕｔ３−１からは、７［Ｈｚ］−６［Ｈｚ］＝１［Ｈｚ］の信号、つまり、二値信Ａ３，Ｂ３の差周波数を表す信号が出力される。この信号をカウンタによって計測することにより、差周波数を容易に検出することができる。
【００３１】
Ｄ−ＦＦ２３の出力信号は、二値信号Ｂ３が反転されて入力されているため、Ｄ−ＦＦ２１の出力信号よりも約半周期遅れてＳＲ−ＦＦ２４に入力される。よって、Ｄ−ＦＦ２１の出力信号でセットされ、Ｄ−ＦＦ２３の出力信号でリセットされるＳＲ−ＦＦ２４の出力信号Ｏｕｔ３−１は、デューティが５０パーセントに近いものとなる。
つまり、一方の二値信号のデューティが非常に大きいとき、あるいは逆に非常に小さいときであっても、他方の二値信号のデューティとほぼ等しいデューティの信号（差周波数を表す信号）を得ることができ、第１実施形態で説明した手法よりも、差周波数を精度よく且つ安定的に検出できるようになる。
【００３２】
このように、この実施形態によれば、デューティが５０％に近い一方の二値信号の遷移時点またはその遷移時点における他方の二値信号の状態のみを利用することで、両二値信号の差周波数を正確且つ安定的に検出することができる。
【００３３】
【発明の効果】
以上の説明から明らかなように、本発明によれば、例えばＪＫフリップフロップ回路（ＪＫ−ＦＦ）やＴ−ＦＦを使用した従来の差周波数検出回路に比べて、簡単な回路構成により差周波数を正確に検出することができる。
また、差周波数検出のための構成部品数を著しく少なくすることができるため、それだけ故障の時間が短くなり、ＭＴＢＦを長くすることができる。
【図面の簡単な説明】
【図１】第１実施形態による差周波数検出のための回路構成例を示す図。
【図２】第２実施形態による差周波数検出のための回路構成例を示す図。
【図３】２つの二値信号の一方の遷移時点またはその遷移時点における他方の論理状態を利用して差周波数を検出する原理を示したタイミングチャート。
【図４】上記の原理の説明図。
【図５】従来の差周波数検出回路の構成例を示す図。
【図６】第１実施形態における二値信号と出力信号のタイミングチャート。
【図７】第１実施形態における二値信号と出力信号のタイミングチャート。
【図８】第２実施形態における二値信号と出力信号のタイミングチャート。
【符号の説明】
１，２１，２３  Ｄ−ＦＦ
１０，１１，３０，３１，６０，６１  入力端子
１２，３２，６２  出力端子
２２  反転回路
２４  ＳＲ−ＦＦ
５１，５２，５３  論理回路
Ｃ  クロック入力端
Ｄ  データ入力端
Ｑ  出力端
【図１】
2004159194.tif 000003
【図２】
2004159194.tif 000004
【図３】
2004159194.tif 000005
【図４】
2004159194.tif 000006
【図５】
2004159194.tif 000007
【図６】
2004159194.tif 000008
【図７】
2004159194.tif 000009
【図８】
2004159194.tif 000010