(57)【要約】【課題】オプトエレクトロニックマイクロシステムの配線の微細化を実現する。【解決手段】本発明のオプトエレクトロニックマイクロシステムは、薄膜化した集積回路と光素子を有する。集積回路と光素子を接続する電気配線は、多層配線構造を有する。これにより、薄膜化した集積回路と光素子を多層配線構造で連結し配線の微細化を実現することができる。光素子としては、半導体レーザ、フォトディテクタ、光スイッチ、可変波長フィルタ、光メモリ、光アンプ、フォトニッククリスタル、バイオ素子などを含むことができる。【選択図】        図１
2004279687.tif 000002
【特許請求の範囲】
【請求項１】
薄膜化した集積回路と光素子を有するオプトエレクトロニックマイクロシステムにおいて、前記集積回路と前記光素子を接続する電気配線が多層配線構造を有することを特徴とするオプトエレクトロニックマイクロシステム。
【請求項２】
請求項１記載のオプトエレクトロニックマイクロシステムにおいて、前記光素子が、半導体レーザ、フォトディテクタ、光スイッチ、可変波長フィルタ、光メモリ、光アンプ、波長変換素子、フォトニッククリスタル、バイオ素子によって構成される群から選択された素子であることを特徴とするオプトエレクトロニックマイクロシステム。
【請求項３】
導波路を有する光素子が埋め込まれたオプトエレクトロニックマイクロシステムにおいて、前記光素子の導波路に少なくとも一層のクラッド層を形成した後、前記光素子を他の基板上に移植配置したことを特徴とするオプトエレクトロニックマイクロシステム。
【請求項４】
導波路を有する光素子が埋め込まれたオプトエレクトロニックマイクロシステムにおいて、前記光素子を、少なくとも一部に接着性の領域を有するクラッド材料からなる層を形成した他の基板上に移植配置したことを特徴とするオプトエレクトロニックマイクロシステム。
【請求項５】
スラブ導波路とチャネル導波路をその構造の少なくとも一部に持つ導波路素子において、前記チャネル導波路の幅を前記スラブ導波路に接近するにしたがって変化させたことを特徴とする導波路素子。
【請求項６】
非線形光学効果を有するスラブ導波路をその構造の少なくとも一部に持ち、前記スラブ導波路に近接して微小電極のアレイを形成してなり、前記各微小電極の少なくとも一部がフォトニッククリスタルの格子点に対応していることを特徴とするバリアブルウエルオプティカルＩＣ。
【請求項７】
非線形光学効果を有するスラブ導波路をその構造の少なくとも一部に持ち、前記スラブ導波路に近接して導波路形状電極を分割形成し、積層した集積回路により前記微小電極に電圧印加することを特徴とするバリアブルウエルオプティカルＩＣ。
【請求項８】
複数の光素子を含むオプトエレクトロニックマイクロ／ナノシステムにおいて、光照射により屈折率が高くなる材料を前記複数の光素子間に配置して前記オプトエレクトロニックマイクロ／ナノシステムのプリフォームを構築した後、外部から刺激を与えることにより、前記複数の光素子間を連結する光路を形成し、光ネットワークを形成したことを特徴とするオプトエレクトロニックマイクロ／ナノシステム。
【請求項９】
請求項８に記載のオプトエレクトロニックマイクロ／ナノシステムおいて、前記複数の光素子の少なくとも一つが、光スイッチ、可変波長フィルタ、導波路、マイクロミラー、マイクロフィルタ、マイクロレンズ、マイクロプリズム、グレーティング、ホログラム、縦型導波路、半導体レーザ、  フォトディテクタ、光メモリ、光アンプ、波長変換素子、フォトニッククリスタル、光ファイバ、バイオ素子から構成される群から選択された素子であることを特徴とするオプトエレクトロニックマイクロ／ナノシステム。
【請求項１０】
請求項８記載のオプトエレクトロニックマイクロ／ナノシステムにおいて、前記オプトエレクトロニックマイクロ／ナノシステムが多層構成を有する３次元オプトエレクトロニックマイクロシステムであり、前記形成された光素子間を連結する光路の少なくとも一部が、層間を連結する縦方向の光路であることを特徴とするオプトエレクトロニックマイクロ／ナノシステム。
【請求項１１】
請求項８記載のオプトエレクトロニックマイクロ／ナノシステムにおいて、前記複数の光素子の少なくとも一つの入射および／または出射部に、前記光照射により屈折率が高くなる材料の感度保有波長領域の少なくとも一部の波長に対する反射能力を選択的に付与したことを特徴とするオプトエレクトロニックマイクロナノシステム。
【請求項１２】
請求項８記載のオプトエレクトロニックマイクロ／ナノシステムにおいて、前記複数の光素子の少なくとも一つの光素子は外部からの刺激光により発光する領域を含むことを特徴とするオプトエレクトロニックマイクロ／ナノシステム。
【請求項１３】
請求項１２記載のオプトエレクトロニックマイクロ／ナノシステムにおいて、前記光素子が光導波路であり、外部からの刺激光により発光する領域をコアおよび／またはクラッド領域に設けたことを特徴とするオプトエレクトロニックマイクロ／ナノシステム。
【請求項１４】
光ネットワークの後段および／または途中に高次モード成分を放出するモード抽出光回路を設置したことを特徴とするオプトエレクトロニックマイクロ／ナノシステム。
【請求項１５】
請求項１４記載のオプトエレクトロニックマイクロ／ナノシステムにおいて、前記モード抽出光回路が、２次元または３次元の自由空間、または光スイッチングネットワークの構成要素である導波路に比べてコアとクラッドの屈折率差が小さい導波路、または光スイッチングネットワークの構成要素である導波路に比べてコア幅が小さい導波路であることを特徴とするオプトエレクトロニックマイクロ／ナノシステム。
【請求項１６】
所望の配置で選択的に処理領域および／またはシードコアを形成した基体に分子を供給し、前記処理領域および／またはシードコアが存在する部分と他の部分とにおいて異なる厚さおよび／または配向および／または物性の膜を成長させる製造工程を含む製造方法によって製造されたオプトエレクトロニックマイクロ／ナノシステム。
【請求項１７】
前記処理領域および／または前記シードコアが、基体表面に対して平行方向または垂直方向または斜め方向に配向した分子を表面に有することを特徴とする、請求項１６記載のオプトエレクトロニックマイクロ／ナノシステム。
【請求項１８】
前記処理領域および／または前記シードコアを設ける工程において、ＳＴＭ（Ｓｃａｎｎｉｎｇ  Ｔｕｎｎｅｌｉｎｇ  Ｍｉｃｒｏｓｃｏｐｅ）または近接場光学系またはＥＢ（電子ビーム）露光またはエキシマレーザ露光を用いたパターンニングプロセスを含むことを特徴とする請求項１６記載のオプトエレクトロニックマイクロ／ナノシステム。
【請求項１９】
前記オプトエレクトロニックマイクロ／ナノシステムに含まれる素子の少なくとも一つが、グレーティング、フォトニッククリスタル、光配線路、光スイッチ、可変波長フィルタ、波長変換素子、発光素子、受光素子、フィルタ、ミラー、プリズム、レンズ、ホログラム、光アンプ、光メモリ，電気配線路、トランジスタ、バイオ素子から構成される群から選択された素子であることを特徴とする請求項１６記載のオプトエレクトロニックマイクロ／ナノシステム。
【請求項２０】
成長した膜の少なくとも一部が、ポリマ鎖および／またはオリゴマ鎖および／または分子列鎖、またはポリマ鎖および／またはオリゴマ鎖および／または分子列鎖の集合体、からなる分子鎖デバイスであることを特徴とする、請求項１６記載のオプトエレクトロニックマイクロ／ナノシステム。
【請求項２１】
前記ポリマ鎖および／またはオリゴマ鎖および／または分子列鎖の内部において、分子の種類および／または配列および／または配向を変調することにより、異なる物性をもつ領域を複数付与した分子鎖デバイスを含むことを特徴とする請求項２０記載のオプトエレクトロニックマイクロ／ナノシステム。
【請求項２２】
前記ポリマ鎖および／またはオリゴマ鎖および／または分子列鎖が、透光性、導電性、半導体性、絶縁性、非線形光学性、発光性、吸光性から選ばれた少なくとも一つの性質を持つ分子鎖デバイスであることを特徴とする請求項２０又は２１記載のオプトエレクトロニックマイクロ／ナノシステム。
【請求項２３】
前記オプトエレクトロニックマイクロ／ナノシステムに含まれる素子に隣接して、ダミーの処理領域および／またはシードコアを配置したことを特徴とする請求項１６記載のオプトエレクトロニックマイクロ／ナノシステム。
【請求項２４】
分子流を基板および／または処理領域および／またはシードコア面に対して特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成する製造工程を含む製造方法によって製造されたオプトエレクトロニックマイクロ／ナノシステム。
【請求項２５】
請求項２４記載のオプトエレクトロニックマイクロ／ナノシステムにおいて、前記製造方法は前記基板または前記処理領域および／または前記シードコアを形成した基体を構造形成時に回転および／または移動させる製造工程を含むオプトエレクトロニックマイクロ／ナノシステム。
【請求項２６】
請求項２４記載のオプトエレクトロニックマイクロ／ナノシステムにおいて、前記製造方法は前記処理領域および／または前記シードコアの一部が第１のパターンで分子流に直接さらされないように設定し、分子流を前記処理領域および／または前記シードコア面に対して第１の特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成し、つぎに、前記処理領域および／または前記シードコアの一部が第２のパターンで分子流に直接さらされないように設定し、分子流を前記処理領域および／または前記シードコア面に対して第２の特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成する製造工程を含むオプトエレクトロニックマイクロ／ナノシステム。
【請求項２７】
請求項１６又は２４記載のオプトエレクトロニックマイクロ／ナノシステムにおいて、膜成長が、有機ＣＶＤ、蒸着重合、ＭｏｌｅｃｕｌａｒＬａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ  （ＭＬＤ）、溶液ＭＬＤから選ばれた方法により行われることを特徴とするオプトエレクトロニックマイクロ／ナノシステム。
【請求項２８】
感光性材料層に選択的に光を照射し、前記感光性材料を変質させ構造を形成する製造工程を含む製造方法によって製造されたオプトエレクトロニックマイクロ／ナノシステムにおいて、前記製造方法は、前記光を基板に対して特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成する製造工程を含むオプトエレクトロニックマイクロ／ナノシステム。
【請求項２９】
請求項２８記載のオプトエレクトロニックマイクロ／ナノシステムにおいて、前記製造方法は前記感光性材料層を形成した基体を構造形成時に回転および／または移動させる製造工程を含むオプトエレクトロニックマイクロ／ナノシステム。
【請求項３０】
請求項２８記載のオプトエレクトロニックマイクロ／ナノシステムにおいて、前記製造方法は前記感光性材料の１部が第１のパターンで光に直接さらされないように設定し、光を前記感光材料層面に対して第１の特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成し、つぎに、前記感光性材料が第２のパターンで光に直接さらされないように設定し、光を前記感光材料層面に対して第２の特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成する製造工程を含むオプトエレクトロニックマイクロ／ナノシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜電子素子、薄膜光素子、バイオ素子などを高密度集積化したオプトエレクトロニックマイクロ／ナノシステムに係り、特に薄膜化した集積回路と光素子を多層配線構造で結んだオプトエレクトロニックマイクロシステム、光素子をクラッド層形成した後に基板上に移植配置してなるオプトエレクトロニックマイクロシステム、光素子を接着性を有するクラッド材料層に移植配置してなるオプトエレクトロニックマイクロシステム、チャネル導波路の幅をスラブ導波路に接近するにしたがって変化させた導波路素子、非線形光学効果を有するスラブ導波路にフォトニッククリスタルの格子点に対応させた微小電極のアレイを形成したバリアブルウエルオプティカルＩＣ、非線形光学効果を有するスラブ導波路に導波路形状電極を分割形成したバリアブルウエルオプティカルＩＣ、外部から刺激を与えることにより光ネットワークを形成してなるオプトエレクトロニックマイクロシステム、モード抽出光回路を設置したオプトエレクトロニックマイクロシステム、処理領域および／または表面に分子を有するシードコアを用いた選択成長により構築されるオプトエレクトロニックマイクロ／ナノシステム、ポリマ鎖・オリゴマ鎖・分子列鎖からなる分子鎖デバイスを有するオプトエレクトロニックマイクロ／ナノシステム、所定の角度・方向で分子流を供給することによりポリマ鎖・オリゴマ鎖・分子列鎖の配向を制御したオプトエレクトロニックマイクロ／ナノシステム、処理領域および／またはシードコアを用いた選択成長により自由度の高い構造を付与されたオプトエレクトロニックマイクロ／ナノシステム、所定の角度・方向で分子流を供給することにより自由度の高い構造を付与されたオプトエレクトロニックマイクロ／ナノシステム、所定の角度・方向で光を照射することにより自由度の高い構造を付与されたオプトエレクトロニックマイクロ／ナノシステムに関する。
【０００２】
【従来の技術】
これまで、低コスト・省資源化に向けて、薄膜電子素子と薄膜光素子を高密度集積化したオプトエレクトロニックマイクロシステムの提案をしてきた。例えば、Ｓ−ＦＯＬＭ（Ｓｃａｌａｂｌｅ  Ｆｉｌｍ  Ｏｐｔｉｃａｌ  Ｌｉｎｋ  Ｍｕｌｔｉ−ｃｈｉｐ−ｍｏｄｕｌｅ）（例えば非特許文献１参照）や３−Ｄｉｍｅｎｓｉｏｎａｌ  Ｍｉｃｒｏ  Ｏｐｔｉｃａｌ  Ｓｗｉｔｃｈｉｎｇ  Ｓｙｓｔｅｍ（３Ｄ−ＭＯＳＳ）（例えば非特許文献２参照）などである。また、それらを構築するための省資源化プロセスＰＬ−Ｐａｃｋ  ｗｉｔｈ  ＳＯＲＴ  （Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃ  Ｐａｃｋａｇｉｎｇ  ｗｉｔｈ  Ｓｅｌｅｃｔｉｖｅｌｙ  Ｏｃｃｕｐｉｅｄ  Ｒｅｐｅａｔｅｄ  Ｔｒａｎｓｆｅｒ）（例えば非特許文献３参照）を発案してきた。光通信用の光モジュールを例にとってＳ−ＦＯＬＭを説明する。Ｓ−ＦＯＬＭ以前の方法では、光素子・電子素子のバルクチップが回路基板上にフリップチップボンディングされていた。これに対し、Ｓ−ＦＯＬＭでは、ウエファに成長させたマイクロ素子をＥｐｉｔａｘｉａｌ  Ｌｉｆｔｏｆｆ（ＥＬＯ）法などにより導波路回路基板などに移植し埋込む。その上に、薄膜集積回路を埋込んだインタフェースフィルムを積層する。スタック構造のため省スペース化が計れる。メタル配線長さが短縮され、ノイズが減少する。さらに、フィルム積層構造特有のスケーラビィティにより低コスト化が実現される。Ｓ−ＦＯＬＭにより、スマートピクセル、ＯＥ−ＬＳＩ、ＯＥ−ＭＣＭ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）、ＯＥ−ＰＣＢ、３Ｄ−システムＬＳＩなど各種オプトエレクトロニックシステムが実現される。また、高速マイクロ光スイッチと駆動集積回路を３次元集積化した３Ｄ−ＭＯＳＳにより、  １０００ｘ１０００ｃｈ規模、マイクロ秒、  ナノ秒級の高速光スイッチングシステムを提供できるようになった。ＰＬ−Ｐａｃｋ  ｗｉｔｈ  ＳＯＲＴは、基板にマイクロ素子を配置した後、ポリマフィルムやガラスなどに埋め込み、さらに電極、パッド、ビアを形成するプロセスである。マイクロ素子の移植配列方法を効率化するのがＳＯＲＴである。例えば、異なる波長特性を有する２種類のＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ−Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ）を集積化する場合、ＶＣＳＥＬ−１アレイをウエファ上に作製した後、ＥＬＯにより、特定の配置で支持基板１に移植する。同様に、ＶＣＳＥＬ−２アレイを支持基板２に移植する。捕獲用領域付基板を用意し、支持基板１、２を順次接触させ、２種類のＶＣＳＥＬを所望のレイアウトで基板上に配置する。支持基板１、２に残ったＶＣＳＥＬは他の場所・他の基板に配置される。これが省資源化プロセスの所以である。低コスト化インパクトとして、「高価な半導体エピ材料の節約。必要なサイトのみにエピ材料が存在し他の領域は安価なポリマが占める」「半導体フォトリソプロセスによる一括処理で、位置合わせ精度向上、工程削減が可能となり、従来の実装プロセスが排除できる」「異種素子の集積化が容易である」が挙げられる。
【０００３】
一方、近年、オプトエレクトロニックシステムをさらに微細化・高集積化したオプトエレクトロニックマイクロ／ナノシステムが登場してきた。サブミクロンの周期でエッチング加工したパターンを配列させたフォトニッククリスタルで超微細導波路やフィルタなどが実現されている。また、将来技術として、ナノデバイス、分子スケールで機能を持たせようとする分子素子などのアイディア提案がなされてきた。また、ＤＮＡチップやバイオセンサなどのバイオ素子の研究も活発化しつつある
【０００４】
しかしながら、オプトエレクトロニックマイクロ／ナノシステムでは、薄膜化した集積回路と光素子とを連結する配線の微細化、光素子をＳＯＲＴ法で配置する際のプロセスの簡便化、チャネル導波路とスラブ導波路との接続の効率化、超小型光デバイスを実現するフォトニッククリスタルの電気光学制御、ＶＷＯＩＣ駆動の単純化、オプトエレクトロニックマイクロ／ナノシステム内部での素子間および層間光配線の自己組織化、３Ｄ−ＭＯＳＳなどのスイッチング光回路やＳ−ＦＯＬＭなどにおける高次モードのノイズ排除などの課題がある。
【０００５】
オプトエレクトロニックマイクロ／ナノシステムでは、パターンの形成に主としてエッチングを用いているため、表面荒れやエッチング面の傾斜など光学特性を損なうという問題がある。また、形成可能な構造の自由度も限られたものとなる。また、分子素子では、分子スケールでの素子や回路を作製する有効なプロセス技術が存在しないのが現状である。バイオ素子では、センサ機能など化学的な個別技術としては実用化されているが、より重要かつ本質的な課題である信号処理機能・ネットワーク機能の集積化など物理的・電子工学的アプローチが大きく遅れている。
【０００６】
【非特許文献１】
Ｔ．  Ｙｏｓｈｉｍｕｒａ、  Ｊ．  Ｒｏｍａｎ、  Ｙ．  Ｔａｋａｈａｓｈｉ、  Ｗ．  Ｖ．  Ｗａｎｇ、  Ｍ．  Ｉｎａｏ、  Ｔ．  Ｉｓｈｉｔｕｋａ、  Ｋ．  Ｔｓｕｋａｍｏｔｏ、  Ｋ．  Ｍｏｔｏｙｏｓｈｉ、  ａｎｄ  Ｗ．  Ｓｏｔｏｙａｍａ、  ”Ｓｅｌｆ−Ｏｒｇａｎｉｚｉｎｇ  Ｌｉｇｈｔｗａｖｅ  Ｎｅｔｗｏｒｋ  （ＳＯＬＮＥＴ）  ａｎｄ  Ｉｔｓ  Ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  Ｆｉｌｍ  Ｏｐｔｉｃａｌ  Ｃｉｒｃｕｉｔ  Ｓｕｂｓｔｒａｔｅｓ、”  ＩＥＥＥ  Ｔｒａｎｓ．  Ｃｏｍｐ．、  Ｐａｃｋａｇ．  Ｔｅｃｈｎｏｌ．  Ｖｏｌ．  ２４、  ｐｐ．  ５００−５０９、  ２００１．
【非特許文献２】
Ｔ．  Ｙｏｓｈｉｍｕｒａ、  Ｓ．  Ｔｓｕｋａｄａ、  Ｓ．  Ｋａｗａｋａｍｉ、  Ｙ．  Ａｒａｉ、  Ｈ．  Ｋｕｒｏｋａｗａ、  ａｎｄ  Ｋ．  Ａｓａｍａ、  ”３Ｄ  Ｍｉｃｒｏ  Ｏｐｔｉｃａｌ  Ｓｗｉｔｃｈｉｎｇ  Ｓｙｓｔｅｍ  （３Ｄ−ＭＯＳＳ）  Ａｒｃｈｉｔｅｃｔｕｒｅ、”  Ｐｒｏｃ．  ＳＰＩＥ、  ｐｐ．  ６２−７０、  ２００２．
【非特許文献３】
Ｔ．  Ｙｏｓｈｉｍｕｒａ、  Ｋ．  Ｋｕｍａｉ、  Ｔ．  Ｍｉｋａｗａ、  ａｎｄ  Ｏ．  Ｉｂａｒａｇｉ、  ”Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃ  Ｐａｃｋａｇｉｎｇ  ｗｉｔｈ  Ｓｅｌｅｃｔｉｖｅｌｙ  Ｏｃｃｕｐｉｅｄ  Ｒｅｐｅａｔｅｄ  Ｔｒａｎｓｆｅｒ  （ＰＬ−Ｐａｃｋ  ｗｉｔｈ  ＳＯＲＴ）  ｆｏｒ  Ｓｃａｌａｂｌｅ  Ｏｐｔｉｃａｌ  Ｌｉｎｋ  Ｍｕｌｔｉ−ｃｈｉｐ−ｍｏｄｕｌｅ  （Ｓ−ＦＯＬＭ）、”  ＩＥＥＥ  Ｔｒａｎｓ．  Ｅｌｅｃｔｒｏｎ．  Ｐａｃｋａｇ．  Ｍａｎｕｆａｃｔ．  Ｖｏｌ．  ２５、  ｐｐ．  １９−２５、  ２００２．
【０００７】
【発明が解決しようとする課題】
本発明の一つの目的は、薄膜化した集積回路と光素子の配線を微細化することにある。また、本発明の他の目的は、薄膜化した集積回路や光素子をＳＯＲＴ法で配置する際のプロセスを簡便化することにある。また、本発明の他の目的は、チャネル導波路とスラブ導波路との接続の高効率化をおこなうことにある。また、本発明の他の目的は、フォトニッククリスタルの電気光学制御をおこなうことにある。また、本発明の他の目的は、ＶＷＯＩＣ駆動の単純化を行うことにある。また、本発明の他の目的は、オプトエレクトロニックマイクロ／ナノシステム内部での素子間および層間光配線の自己組織化を実現することにある。また、本発明の他の目的は、スイッチング光回路やＳ−ＦＯＬＭなどにおける高次モードのノイズ低減を行うことにある。また、本発明の他の目的は、オプトエレクトロニックマイクロ／ナノシステム内部微細パターンの表面荒れやエッチング面の傾斜など光学特性を損なう因子を低減することにある。また、本発明目的は、オプトエレクトロニックマイクロ／ナノシステムにおいて形成可能な構造の自由度を増加させることにある。また、本発明の他の目的は、ナノスケール・分子スケールでの素子や回路・システムを自己組織的に作製するプロセス技術を提供することにある。また、本発明の他の目的は、膜の成長方向・厚さやポリマ鎖・オリゴマ鎖・分子列鎖の配向・物性の制御を行うことを目的とする。また、本発明目的は、信号処理機能・ネットワーク機能などとバイオ機能とを集積化したオプトエレクトロニックマイクロ／ナノシステムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の第１の態様に係るオプトエレクトロニックマイクロシステムは、薄膜化した集積回路と光素子を有するオプトエレクトロニックマイクロシステムにおいて、前記集積回路と前記光素子を接続する電気配線が多層配線構造を有することを特徴とするものである。これにより、薄膜化した集積回路と光素子を多層配線構造で連結し配線の微細化を実現することができる。
【０００９】
上記のオプトエレクトロニックマイクロシステムにおいて、前記光素子が、半導体レーザ、フォトディテクタ、光スイッチ、可変波長フィルタ、光メモリ、波長変換素子、光アンプ、フォトニッククリスタル、バイオ素子によって構成される群から選択された素子であることができる。
【００１０】
本発明の第２の態様に係るオプトエレクトロニックマイクロシステムは、導波路を有する光素子が埋め込まれたオプトエレクトロニックマイクロシステムにおいて、前記光素子の導波路に少なくとも一層のクラッド層を形成した後、前記光素子を他の基板上に移植配置したことを特徴とするものである。これにより、光素子をクラッド層形成した後に基板上に移植配置し、ＳＯＲＴ法で配置する際のプロセスを簡便化することができる。
【００１１】
本発明の第３の態様に係るオプトエレクトロニックマイクロシステムは、導波路を有する光素子が埋め込まれたオプトエレクトロニックマイクロシステムにおいて、前記光素子を、少なくとも一部に接着性の領域を有するクラッド材料からなる層を形成した他の基板上に移植配置したことを特徴とするものである。これにより、接着性の領域を有するクラッド材料からなる層を形成した基板上に移植配置し、ＳＯＲＴ法で配置する際のプロセスを簡便化することができる。
【００１２】
本発明の第４の態様に係る導波路素子は、スラブ導波路とチャネル導波路をその構造の少なくとも一部に持つ導波路素子において、前記チャネル導波路の幅を前記スラブ導波路に接近するにしたがって変化させたことを特徴とするものである。これにより、チャネル導波路の幅をスラブ導波路に接近するにしたがって変化させ、チャネル導波路とスラブ導波路との接続の高効率化をおこなうことができる。
【００１３】
本発明の第５の態様に係るバリアブルウエルオプティカルＩＣは、非線形光学効果を有するスラブ導波路をその構造の少なくとも一部に持ち、前記スラブ導波路に近接して微小電極のアレイを形成してなり、前記各微小電極の少なくとも一部がフォトニッククリスタルの格子点に対応していることを特徴とするものである。これにより、非線形光学効果を有するスラブ導波路に微小電極のアレイを形成し、各微小電極をフォトニッククリスタルの格子点に対応させてフォトニッククリスタルの電気光学制御を行うことができる。
【００１４】
本発明の第６の態様に係るバリアブルウエルオプティカルＩＣは、非線形光学効果を有するスラブ導波路をその構造の少なくとも一部に持ち、前記スラブ導波路に近接して導波路形状電極を分割形成し、積層した集積回路により前記導波路形状電極に電圧印加することを特徴とするものである。これにより、非線形光学効果を有するスラブ導波路に導波路形状電極を分割形成し、積層した集積回路でこれらを駆動し、バリアブルウエルオプティカルＩＣ駆動の単純化を行うことができる。
【００１５】
本発明の第７の態様に係るオプトエレクトロニックマイクロ／ナノシステムは、複数の光素子を含むオプトエレクトロニックマイクロ／ナノシステムにおいて、光照射により屈折率が高くなる材料を光素子間に配置して前記オプトエレクトロニックマイクロシステムのプリフォームを構築した後、外部から刺激を与えることにより、光素子間を連結する光路を形成し、光ネットワークを形成したことを特徴とするものである。これにより、外部から刺激を与えることにより光ネットワークを形成し、オプトエレクトロニックマイクロシステム内部での素子間および層間光カップリングの組織化を実現することができる。
【００１６】
上記第７の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、前記複数の光素子の少なくとも一つが、光スイッチ、可変波長フィルタ、導波路、マイクロミラー、マイクロフィルタ、マイクロレンズ、マイクロプリズム、グレーティング、ホログラム、縦型導波路、半導体レーザ、  フォトディテクタ、光メモリ、光アンプ、波長変換素子、フォトニッククリスタル、光ファイバ、バイオ素子から構成される群から選択された素子であることができる。
【００１７】
上記第７の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、前記オプトエレクトロニックマイクロ／ナノシステムが多層構成を有する３次元オプトエレクトロニックマイクロ／ナノシステムであり、前記形成された光素子間を連結する光路の少なくとも一部が、層間を連結する縦方向の光路であることを特徴とすることができる。
【００１８】
上記第７の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、前記複数の光素子の少なくとも一つの入射および／または出射部に、前記光照射により屈折率が高くなる材料の感度保有波長領域の少なくとも一部の波長に対する反射能力を選択的に付与することができる。
【００１９】
上記第７の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、前記複数の少なくとも一つは、外部からの刺激光により発光する領域を含むことができる。さらに、前記光素子が光導波路であり、外部からの刺激光により発光する領域をコアおよび／またはクラッド領域に設けることができる。
【００２０】
本発明の第８の態様に係るオプトエレクトロニックマイクロ／ナノシステムは、光ネットワークの後段および／または途中に高次モード成分を放出するモード抽出光回路を設置したことを特徴とするものである。これにより、モード抽出光回路を設置し、スイッチング光回路における高次モードのノイズ排除を行うことができる。
【００２１】
上記第８の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、前記モード抽出光回路が、２次元または３次元の自由空間、または光スイッチングネットワークの構成要素である導波路に比べてコアとクラッドの屈折率差が小さい導波路、または光スイッチングネットワークの構成要素である導波路に比べてコア幅が小さい導波路であることができる。
【００２２】
本発明の第９の態様に係るオプトエレクトロニックマイクロ／ナノシステムは、所望の配置で選択的に処理領域および／またはシードコアを形成した基体に分子を供給し，前記処理領域および／またはシードコアが存在する部分と他の部分とにおいて異なる厚さおよび／または配向および／または物性の膜を成長させる製造工程を含む製造方法によって製造されたものである。これにより処理領域および／またはシードコアを用いて選択成長を行い自己組織化的にシステムを構築することで、微細パターンの表面荒れあるいはエッチング面の傾斜など光学特性を損なう因子を低減することができる。また、形成可能な構造の自由度を増加させることができる。
【００２３】
上記第９の態様における処理領域および／またはシードコアが、基体表面に対して平行方向または垂直方向または斜め方向に配向した分子を表面に有することができる。これにより形成可能な構造の自由度を増加させることができる。
【００２４】
上記第９の態様における処理領域および／またはシードコアを設ける工程において、ＳＴＭ（Ｓｃａｎｎｉｎｇ  Ｔｕｎｎｅｌｉｎｇ  Ｍｉｃｒｏｓｃｏｐｅ）または近接場光学系またはＥＢ露光またはエキシマレーザ露光を用いたパターンニングプロセスを含むことができる。
【００２５】
上記第９の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、前記オプトエレクトロニックマイクロ／ナノシステムに含まれる素子の少なくとも一つが、グレーティング、フォトニッククリスタル、光配線路、光スイッチ、可変波長フィルタ、波長変換素子、発光素子、受光素子、フィルタ、ミラー、プリズム、レンズ、ホログラム、光アンプ、光メモリ、電気配線路、トランジスタ、バイオ素子から構成される群から選択された素子であることができる。
【００２６】
上記第９の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、成長した膜の少なくとも一部が、ポリマ鎖および／またはオリゴマ鎖および／または分子列鎖、またはポリマ鎖および／またはオリゴマ鎖および／または分子列鎖の集合体、からなる分子鎖デバイスであることができる。さらに、前記ポリマ鎖および／またはオリゴマ鎖および／または分子列鎖の内部において、分子の種類および／または配列および／または配向を変調することにより、異なる物性をもつ領域を複数付与した分子鎖デバイスを含むことができる。これにより、ポリマ鎖・オリゴマ鎖・分子列鎖からなる分子鎖デバイスを、処理領域および／またはシードコアを用いた選択成長で自己組織化的に形成し、ナノスケール・分子スケールでの素子や回路・システムを自己組織化的に作製するプロセス技術を提供することができる。さらに、前記ポリマ鎖および／またはオリゴマ鎖および／または分子列鎖が、透光性、導電性、半導体性、絶縁性、非線形光学性、発光性、吸光性から選ばれた少なくとも一つの性質を持つ分子鎖デバイスであることができる。
【００２７】
上記第９の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、前記オプトエレクトロニックマイクロ／ナノシステムに含まれる素子に隣接して、ダミーの処理領域および／またはシードコアを配置することができる。
【００２８】
上記第９の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、膜成長を、有機ＣＶＤ、蒸着重合、Ｍｏｌｅｃｕｌａｒ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ  （ＭＬＤ）、溶液ＭＬＤから選ばれた方法により行うことができる。
【００２９】
本発明の第１０の態様に係るオプトエレクトロニックマイクロ／ナノシステムは、分子流を基板および／または処理領域および／またはシードコア面に対して特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成する製造工程を含む製造方法によって製造されたものである。これにより、基板および／または処理領域および／またはシードコアに所定の角度・方向で分子流を供給し、膜の成長方向・厚さやポリマ鎖・オリゴマ鎖・分子列鎖などの配向・物性の制御を行うことができる。
【００３０】
上記第１０の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、前記製造方法は前記基板または前記処理領域および／または前記シードコアを形成した基体を構造形成時に回転および／または移動させる製造工程を含むことができる。
【００３１】
上記第１０の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、前記製造方法は前記処理領域および／または前記シードコアの一部が第１のパターンで分子流に直接さらされないように設定し、分子流を前記処理領域および／または前記シードコア面に対して第１の特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成し、つぎに、前記処理領域および／または前記シードコアの一部が第２のパターンで分子流に直接さらされないように設定し、分子流を前記処理領域および／または前記シードコア面に対して第２の特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成する製造工程を含むことができる。
上記第１０の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、膜成長を、有機ＣＶＤ、蒸着重合、Ｍｏｌｅｃｕｌａｒ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ  （ＭＬＤ）、溶液ＭＬＤから選ばれた方法により行うことができる。
【００３２】
本発明の第１１の態様に係るオプトエレクトロニックマイクロ／ナノシステムは、感光性材料層に選択的に光を照射し、前記感光性材料を変質させ構造を形成する製造工程を含む製造方法によって製造されたオプトエレクトロニックマイクロ／ナノシステムにおいて、前記製造方法は、前記光を基板に対して特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成する製造工程を含むものである。これにより感光性材料層に所定の角度・方向で光入射させ，形成可能な構造の自由度を増加させることができる。
【００３３】
上記第１１の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、前記製造方法は前記感光性材料層を形成した基体を構造形成時に回転および／または移動させる製造工程を含むことができる。
【００３４】
上記第１１の態様に係るオプトエレクトロニックマイクロ／ナノシステムにおいて、前記製造方法は前記感光性材料の１部が第１のパターンで光に直接さらされないように設定し、光を前記感光材料層面に対して第１の特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成し、つぎに、前記感光性材料が第２のパターンで光に直接さらされないように設定し、光を前記感光材料層面に対して第２の特定の角度および／または方向、または複数の角度および／または方向で入射させて構造を形成する製造工程を含むことができる。
【００３５】
【発明の実施の形態】
以下に、本実施の形態を、図面を参照して説明する。各図において、同一の符号をふされたものは同様の要素を示しており、重複した説明は省略される。以下の記載は本発明が適用可能な実施形態を説明するものであって、本発明の範囲がこの記載に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能であろう。
【００３６】
［第１実施形態］
図１に、マイクロ光スイッチの例として、バリアブルウエルオプティカルＩＣ（ＶＷＯＩＣ）  １のイメージを示した。ＶＷＯＩＣは、電気光学（ＥＯ）効果を有するスラブ導波路１ｂが対向電極１ｈとパターン化した電極１ｅで挟まれ、パターン化した電極がインタフェース層１ｃにある薄膜集積回路  １ｄの出力端子に接続された構造を持つ。図１の例では、ＶＷＯＩＣ１は基板１ａの上に設置されている。また、薄膜集積回路と外部の回路は、  外部接合端子１ｇを介して接続される。  ＥＯ材料としては、ＩＩＩ−Ｖ化合物からなる量子井戸／量子細線／量子ドット、ポーリング処理を施したＥＯポリマ、ＭＮＢＡ（４’−ニトロベンジリデン‐３‐アセトアミノ‐４‐メトキシアニリン）などの薄膜有機結晶、有機量子井戸／量子細線／量子ドット、ｌｉｔｈｉｕｍ  ｎｉｏｂａｔｅ  （ＬＮ）や  ＰＬＺＴなどの無機誘電体などが使用できる。ＶＷＯＩＣのパターン電極例としてマトリクス型ＶＷＯＩＣ、サーチライト型ＶＷＯＩＣ、および導波路型ＶＷＯＩＣを示した。マトリクス型では、矩形や円形などの微小電極１ｅの２次元アレイ電極が形成されている。微小電極に選択的に電圧を印加することにより、各微小電極の領域に電場誘起屈折率変化が生じる。フォトニッククリスタルの格子点に微小電極を対応させ、電圧を印加することにより格子点の生成／消去が可能なダイナミックフォトニッククリスタルが形成され、スイッチングやフィルタリング動作が可能となる。電圧印加のパターンを変えることにより、光のスイッチングや可変フィルタリングなど各種機能の発現が可能となる。導波路型では、例えば、図１に示した２ｘ２光スイッチに適用する場合、電極を１ｅ  （１）−  （７）のように分割し、ｂａｒ型とｃｒｏｓｓ型とする。ｂａｒ状態の場合は１ｅ  （１）、  （２）、  （３）、  （５）、  （６）、  （７）に電圧印加、ｃｒｏｓｓ状態の場合は、１ｅ  （１）、  （３）、  （４）、  （５）、  （７）に電圧印加することによりスイッチングができる。ｂａｒ型およびｃｒｏｓｓ型電極は、かならずしも直線チャネルのみに限られることはなく、曲線部を含んでいてもよい。  ＰＬＺＴからなる厚さ４ミクロンのＥＯスラブ導波路で駆動電圧１２Ｖとした場合、スイッチ長さ３００ミクロンから数ミリオーダ程度でスイッチングが可能となる。ダイナミックフォトニッククリスタルの場合は、電極サイズがサブミクロンであるため、ＥＯスラブ導波路の厚さもサブミクロンにする必要がある。この場合は、駆動電圧を大きく下げることができる。
【００３７】
ここで大事なのがインタフェース層１ｃ内の配線方式である。特に、ダイナミックフォトニッククリスタルの駆動には、多数の駆動配線が必要になる。このような場合には、ＬＳＩと同様の多層配線１ｆを適用することにより、サブミクロンから数ミクロンオーダの微細配線が可能となる。多層配線が適用できるのは、ＶＷＯＩＣのみならず、他の各種光スイッチ、あるいは、半導体レーザ、波長変換素子、フォトディテクタ、光スイッチ、可変波長フィルタ、光メモリ、光アンプ、フォトニッククリスタル、バイオ素子などを含むオプトエレクトロニックマイクロ／ナノシステム一般に適用される。一方、導波路型ＶＷＯＩＣでは、駆動電極数が大幅に減少し、駆動の単純化が実現される。
【００３８】
サーチライト型ＶＷＯＩＣのように、スイッチング領域がｆｒｅｅ  ｓｐａｃｅ構造を有する場合、伝播光ビームの回折を抑制するために、できるだけ入射光の径を拡大する必要がある。一般的には、図３（ａ）に示すように導波路レンズでこれを実行するが、図３（ｂ）に示すように、導波路１ｋ、１ｊの導波路サイズをスラブ導波路１ｂ側で拡大することにより、同様な効果を単純な構造で実現できるようになる。
【００３９】
図４にＰＬ−Ｐａｃｋ  ｗｉｔｈ  ＳＯＲＴの概念を示した。光スイッチアレイ１０ａ、マイクロミラーアレイ１０ｂ、ｃ、マイクロレンズアレイ１０ｄを別々の基板に高密度に作製した後、いくつかの工程を経由して、各素子アレイの一部を基板１０ｅに一括移植集積化している。残留した素子は他の基板または同一基板の他の場所に移植され、一つのアレイから複数の基板または場所に素子が供給される。ここで、例えば光スイッチの移植配置の場合、図２に示すように、あらかじめ導波路コアにクラッドを積層した形にしておき、その後移植することにより、移植後のクラッド形成のプロセスが不要となり、より簡便なプロセスが可能となる。また、図５に示すように、光素子を、接着性の領域を有するクラッド材料に移植することにより、光素子の下側クラッド層の形成を省略することもできる。この場合、光素子が配置される領域のキュア度を低くし、粘着力を増す方法が一例として挙げられる。材料としては、例えば、アクリル、エポキシ、シロキサン、ポリイミド系などがある。光硬化性材料を用いた場合、光照射量を制御することにより、キュア度、すなわち粘着力を領域ごとに調節することができる。具体的には、図５（ａ）に示すように、クラッド材料（フェーズ１）１０ｅとクラッド材料（フェーズ２）１０ｆを基板上に形成する。他の基板上に配置されている光素子１０ｇとクラッド材料を接触する（図５（ｂ））。一部の光素子１０ｇは基板に残り（図５（ｃ））、他の光素子は選択的にクラッド材料（フェーズ２）１０ｆに接着することができる。
【００４０】
［第２実施形態］
薄膜電子素子と薄膜光素子を高密度集積化したオプトエレクトロニック層（ＯＥ層）を積層した３次元オプトエレクトロニックマイクロシステムでは、作製方法としてフィルム積層法やビルドアップ法が用いられる。各層内での光素子間の位置あわせや層間の位置あわせは、マーカなどを用いてアライナまたはそれと同様な機能を持つ装置により実行できる。しかしながら、いずれの場合も、位置合わせ精度は数ミクロン程度であるため、位置ずれを生じ、光信号のロスやクロストークが発生する。
【００４１】
この問題を解決するのがＳｅｌｆ−Ｏｒｇａｎｉｚｅｄ  Ｍｉｃｒｏ  Ｏｐｔｉｃａｌ  Ｓｙｓｔｅｍ  （ＳＥＬＭＯＳ）である。その概念を図６に示した。導波路３ｃや光スイッチなどのＯＥ素子３ｂを配置したＯＥ層３ａを積層し、プリフォーム６ａを作る。この時点では、導波路・光素子間や層間の光結合は完成されていない。つぎに、プリフォームに外部から刺激を与える。これにより、導波路・光素子間の光結合５ａや層間の光結合５ｂが自動的に形成され、３次元光ネットワークを有するＳＥＬＭＯＳ  ６ｂが完成する。
【００４２】
図７に、ＳＥＬＭＯＳの具体例として、Ｓｅｌｆ−Ｏｒｇａｎｉｚｅｄ  Ｌｉｇｈｔｗａｖｅ  Ｎｅｔｗｏｒｋ（ＳＯＬＮＥＴ）技術を適用した３Ｄ−ＭＯＳＳを示す。尚、ＳＯＬＮＥＴについては、さらに詳しい説明が「Ｔ．  Ｙｏｓｈｉｍｕｒａ，  ｅｔ  ａｌ．，  ＩＥＥＥ  Ｊ．  Ｃｏｍｐ．，  Ｐａｃｋａｇ．  Ｔｅｃｈｎｏｌ．  ｖｏｌ．  ２４，  ｐｐ．  ５００−５０９，  ２００１．」においてなされている。この例では、マイクロ光スイッチ３ｄ、集積回路、および光導波路を集積化したＯＥ層を４層フィルム積層し、フィルム間、フィルム内の一部、および導波路とマイクロ光スイッチとの間に、書込みビーム４ｂの照射により屈折率が高くなる材料（以下、Ｐｈｏｔｏ−ｒｅｆｒａｃｔｉｖｅ（ＰＲ）材料と呼ぶ）を配し、プリフォームを作製する。ここで、光素子の入射および／または出射部に、ＰＲ材料の感度保有波長領域の少なくとも一部の波長に対する反射能力を選択的に付与する。具体的には、マイクロ光スイッチのＩｎｐｕｔ、Ｏｕｔｐｕｔ端面には、書込みビームは反射しやすく信号光は透過しやすい誘電多層フィルタ３ｅが形成される。また導波路の一部には、刺激光４ａにより発光する発光部が形成されている。これに刺激光（例えば紫外−青色光）を照射すると、書込みビーム（例えば青色−赤色光）が発生し、導波路を通ってＰＲ材料に導入される。層間の光結合５ｂについては、４５度ミラー・フィルタで層間方向に曲げられた書込みビームが上下両側からＰＲ材料中を伝播する。その結果、ＳＯＬＮＥＴによる縦型導波路が自動形成される。導波路−マイクロ光スイッチ間の光結合５ａについては、ＰＲ材料中に入った書込みビームは対向するマイクロ光スイッチの端部にあるフィルタにより反射され、反射書込みビーム４ｃとなる。書込みビームと反射書込みビームがＳＯＬＮＥＴを形成し、導波路−マイクロ光スイッチ間の光結合路が自動形成される。必要に応じてアニール、光照射などにより形成された導波路を定着させる。
【００４３】
刺激光は、発光部近傍にマスクパターンや投影パターンなどにより選択的に照射することが望ましい。場合によっては、プリフォーム前面に照射することも可能である。この場合、刺激光の照射が望ましくない領域には、あらかじめ遮光膜などで保護をかけておく必要がある。ＳＥＬＭＯＳの概念は、光スイッチに限らず、可変波長フィルタ、導波路、マイクロミラー、マイクロフィルタ、マイクロレンズ、マイクロプリズム、グレーティング、ホログラム、縦型導波路、半導体レーザ、  フォトディテクタ、光メモリ、光アンプ、波長変換素子、フォトニッククリスタル、光ファイバ、バイオ素子など各種光素子を含むオプトエレクトロニックシステムに対して適用可能である。また、ＳＥＬＭＯＳは、上述のような３次元システムに限らず、平面状の２次元システムや線状の１次元システムに対しても適用可能である。
【００４４】
図８にＳＯＬＮＥＴ形成部の拡大図を示す。図８（ａ）及び（ｂ）は、ＳＯＬＮＥＴ形成部の平面図、図８（ｃ）はＳＯＬＮＥＴ形成部の断面図である。結合する導波路のサイズ・形状が異なっていても、また相互の位置がずれていても自動結合が可能である。例えば、導波路幅が４ミクロンと６ミクロン、位置ずれが４ミクロン（光路長３００ミクロン）であっても７０％程度の結合効率が得られる。発光部の構造としては、例えば図８（ａ）に示すように、導波路コアあるいはエバネセント光が存在するクラッド領域に通常の蛍光分子をドープする方法がある。クラッド領域にドープする場合には、図８（ｂ）に示すように、蛍光発生領域のコア幅を狭めると蛍光の導波路への注入が効果的になされる。フィルタには、例えば誘電多層フィルタを使用することができる。ＰＲ材料としては、光照射により屈折率が変化する物質であれば何でも使用可能である。典型的な例としては、ホログラム用の感光性ポリマ、ＤｕＰｏｎｔ社製のＰｏｌｙｇｕｉｄｅ（登録商標）材料、光硬化性ポリマ、カルバゾールドープのアクリルやエポキシ材料などがある。増感により、波長感度の調整が可能である。
【００４５】
［第３実施形態］
図９に示すように、通常のスイッチングシステムでは、光スイッチ７が多段に連結されている。連結部での光の漏れを低減するためには、連結をマルチモード導波路で行うことが望ましい。一方、方向性結合器型光スイッチ、マッハツェンダ型光スイッチ、サーチライト型ＶＷＯＩＣなどのシングルモード動作の光スイッチでは、途中の連結部がマルチモード導波路の場合、出力のノイズ、クロストークが増大する。この問題は、光スイッチングシステムの後に、または場合によってはシステムの途中に、モード抽出器８を配することにより解決できる。途中の光路で生じた高次モードを含む光信号をモード抽出器に通すことにより、高次成分が放出され、スイッチングのコントラスト比を向上することができる。また、光スイッチが全反射型光スイッチ、ディジタル光スイッチ、マトリクス型ＶＷＯＩＣ、導波路型ＶＷＯＩＣなどのマルチモード動作の素子である場合でも、ノイズの大部分は高次モード成分であるので、光信号をモード抽出器に通すことにより、コントラスト比の向上が期待できる。モード抽出光回路としては、２次元または３次元の自由空間、または光スイッチングネットワークの構成要素である導波路に比べてコアとクラッドの屈折率差が小さい導波路、または光スイッチングネットワークの構成要素である導波路に比べてコア幅が小さい導波路を用いることによって実現できる。図１０に、モード抽出器の具体例を示した。図１０において、ｎｃｌａｄはクラッドの屈折率を示し、ｎｃｏｒｅはコアの屈折率を示している。図１０（ａ）は、対向するチャネル導波路間に３次元または２次元の自由空間（２次元の自由空間はスラブ導波路）を挿入し、出射角度の大きい次数ｍの高いモードを選択的にカットするモード抽出器である。図１０（ｂ）はチャネル導波路のコアの屈折率を信号光９の進行方向において下げて（ｎｃｏｒｅ＞ｎｃｏｒｅ‘）、高次数モードをカットするモード抽出器である。図１０（ｃ）は、チャネル導波路のクラッドの屈折率を信号光９の進行方向において上げて（ｎｃｌａｄ‘＞ｎｃｌａｄ）、高次数モードをカットするモード抽出器である。また、図１０（ｄ）はチャネル導波路のコアの幅を信号光９の進行方向において狭めて、高次数モードをカットするモード抽出器である。
【００４６】
［第４実施形態］
図１１に、オプトエレクトロニックマイクロ／ナノシステムの自己組織化的な作製方法を、フォトニッククリスタルを例に取って示した。選択的に処理領域１２を設けた基板１１に分子を供給する。処理の種類により、処理領域に成長する膜１３の厚さ・配向・物性を他の部分と異ならせることができる。例えば、基板をＳｉ、処理領域をパターン化したＳｉＯ２として、真空中でＴｅｒｅｐｈｔｈａｌａｌｄｅｈｙｄｅ（ＴＰＡ）とｐ−Ｐｈｅｎｙｌｅｎｅｄｉａｍｉｎｅ（ＰＰＤ）を導入して有機ＣＶＤ、蒸着重合、Ｍｏｌｅｃｕｌａｒ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ  （ＭＬＤ）などで製膜すると、ポリマ膜（ポリアゾメチン）がＳｉＯ２上に選択成長する。  Ｐｙｒｏｍｅｌｌｉｔｉｃ  Ｄｉａｎｈｙｄｒｉｄｅ（ＰＭＤＡ）と４、４’Ｄｉａｍｉｎｏｄｉｐｈｅｎｙｌｅｔｈｅｒ（ＯＤＡ）の組み合わせではポリイミド膜またはその前駆体が選択成長する。ここで、これらの材料や製法は広く知られた一般的な知識となっているため、本明細書では詳述しないが、例えば、「Ｔ．  Ｙｏｓｈｉｍｕｒａ  ｅｔ  ａｌ．，  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ｖｏｌ．  ５９，  ｐｐ．  ４８２−４８３，  １９９１．」や「Ｔ．  Ｙｏｓｈｉｍｕｒａ  ｅｔ  ａｌ．，  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ｖｏｌ．  ６０，  ｐｐ．  ２６８−２７０，  １９９２．」に詳しい説明がなされている。本書において必要な範囲で説明すれば、ＴＰＡとＰＰＤによるポリアゾメチン製膜では、チャンバを１０−６Ｔｏｒｒ程度まで真空に引いた後、１０−５−１０−２Ｔｏｒｒ程度の圧力で分子を導入する。基板温度は常温が通常であるが、冷却・加熱することも可能である。ＰＰＤＡとＯＤＡによるポリイミド前駆体またはポリイミドの製膜では、基板温度は  室温から２５０Ｃまでの範囲、分子導入時の圧力は１０−５程度が通常である。処理領域として、Ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ  ｍｏｎｏ−ｌａｙｅｒ  （ＳＡＭ）を形成した表面を用いることもできる。例えば、ガラスやＳｉ基板上に、  Ａｕ薄膜をパターン化して形成し（必要であれば、Ｃｒなどの密着層を介して）、これを１１−Ａｍｉｎｏ−１−ｕｎｄｅｃａｎｅｔｈｉｏｌ  ｈｙｄｒｏｃｈｌｏｒｉｄｅ、８−Ａｍｉｎｏ−１−ｏｃｔａｎｅｔｈｉｏｌ  ｈｙｄｒｏｃｈｌｏｒｉｄｅ、６−Ａｍｉｎｏ−１−ｈｅｘａｎｅｔｈｉｏｌ  ｈｙｄｒｏｃｈｌｏｒｉｄｅなどａｍｉｎｏ−ａｌｋａｎｔｈｉｏｌのエタノール溶液に浸すことにより、Ａｕの表面にＳｅｌｆ−ａｓｓｅｍｂｌｅｄ  ｍｏｎｏ−ｌａｙｅｒ  （ＳＡＭ）を形成できる。これに、上記のような反応性分子を導入することにより、表面に出ているアミノ基との反応が起こり、膜の成長が開始される。上記ＳＡＭのパターンをフォトニッククリスタル状にすることにより、フォトニッククリスタルが自己組織化的ビルドアップされる。これにより、微細パターンの表面荒れやサイドエッチによるエッチング面の傾斜など光学特性を損なう因子を低減できる。光学的透過性を向上させるためには、例えば、２、２ビス（３、４フェニルカルボキシル）ヘキサフロロプロパン２無水物（６ＦＤＡ）と２、２ビス（４（４アシノフェノキシ）フェニル）ヘキサフロロプロパン（Ｂｉｓ−ＯＡＦ）の組み合わせにより有機ＣＶＤ、蒸着重合、ＭＬＤ（Ｍｏｌｅｃｕｌａｒ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）などによりフッ素化ポリイミドを成長させることも有効である。図１１（ａ）は柱のアレイからなるフォトニッククリスタル、（ｂ）は穴のアレイからなるフォトニッククリスタルの例である。また、図１２に示すように、分子流に対して基板を傾け、膜１３を斜めに成長させることにより、傾斜したフォトニッククリスタルを形成することも可能である。これらの手法は、上述のフォトニッククリスタルのみならず、グレーティング、導波路、マイクロミラー、マイクロフィルタ、マイクロレンズ、マイクロプリズム、ホログラム、光スイッチ、可変波長フィルタ、波長変換素子、発光素子、受光素子、電気配線路、トランジスタ、バイオ素子など各種ナノ・マイクロオプトエレクトロニック素子に適用可能である。処理領域以外にも膜が析出する様な場合は、基板温度を上昇させることにより選択比を改良することができる。
【００４７】
図１３に示すように、供給する分子のフロー１６を処理領域表面に対し傾けることにより、フロー方向に配向した分子鎖を形成することが可能である。この手法を利用すると、製膜中に、基板に沿った斜面に垂直な軸の回りで基板を回転させ、分子流の基板に対する入射方向を相対的に変化させることにより、所望の配向を持った膜を所望の厚さで形成できる。すなわち、設計された厚さごとに配向が変化するような多層膜が作製できることになる。あるいは連続的に配向が変化する構造を作ることもできる。同じ物質を用いて屈折率の変調を行えることから、例えば、フィルタ、偏光制御素子、フォトニッククリスタル、グレーティングなどに応用できる。また、誘電率変調による電気配線容量制御やマイクロ波電界分布制御などに応用することもできる。その他、光吸収係数、導電率など各種物性の変調を利用した幅広い応用がある。ただし、この手法においては、必ずしも処理領域や後述するシードコアは必要でなく、通常の基板を用いて膜成長することも可能である。フォトニッククリスタル形成の場合は、図１１、図１２に示したような処理領域を設けた基板を用い、所望の時間間隔で基板の向きを変えて製膜することにより、厚さ方向の周期構造が形成される。通常、分子の長手方向に対する屈折率が高くなることから、屈折率の周期構造が生じることになり、３次元フォトニッククリスタルが形成可能となる。この場合、屈折率変調は膜面に平行な偏波に対して発生し、それと垂直な偏波に対してはほとんど発生しない。したがって、膜面に平行な偏波に対しては３次元フォトニッククリスタル、それと垂直な偏波に対して２次元フォトニッククリスタルとなる。一方、膜成長時の基板回転の周期を小さくすることにより、成長した膜の異方性を低減させることもできる。一方、ＳｉＯ２の斜め蒸着膜を処理領域としてその上にＴＰＡとＰＰＤを供給し、有機ＣＶＤ、ＭＬＤ、蒸着重合などによりポリアゾメチン膜を成長させると、ＳｉＯ２斜め蒸着膜時の基板傾斜方向にポリマ鎖・オリゴマ鎖・分子列鎖などの分子鎖を配向させることができる。この点は広く知られた技術であり詳説しないが、例えば、「Ｔ．  Ｙｏｓｈｉｍｕｒａ  ｅｔ  ａｌ．，  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．  ｖｏｌ．  ３１，  ｐｐ．  Ｌ９８０−Ｌ９８２，  １９９２．」に詳しい説明がなされている。ポリイミド及びその前駆体膜についても同様の結果を得ることができる。このような各種配向技術を併用することにより、成長膜の構造コントロールのバリエーションを拡大することができる。例えば、導波路チャネル部分では光伝播方向と垂直に近い配向を、クラッド部分では光伝播方向に近い配向またはランダムに近い配向を持たすことにより、同じ材料を用いて導波路を作製することが可能となる。また、導波路チャネル部分ではランダムに近い配向を、クラッド部分では光伝播方向に近い配向を持たすことにより、同様のことが可能となる。また、誘電率変調を利用することにより、電気配線回路基板やＬＳＩ内での電気容量制御を行うことができる。例えば、配線領域では配線電極−グランドに沿った方向に配向させ、隣接電極間領域では電極−電極に沿った方向と垂直な方向に配向させる。このような状況は、例えば、誘電体を基板表面の垂直方向に配向させることにより実現される。これにより、マイクロ波電界を配線領域に集中させクロストークを低減させることができる。一方、高速信号伝達を狙って、低誘電率化を指向する場合は、配線電極−グランドに沿った方向と垂直な方向に配向させることが望ましい。このような状況は、例えば、誘電体を基板表面水平方向に配向させることにより実現される。
【００４８】
以上のように、成長膜の膜厚、配向、物性は、処理領域の性質、および分子流により制御できる。一つのシステムに複数種類の処理領域を形成することにより、より多彩なシステムを構築することができる。また、処理領域からはずれた周辺領域に膜が成長した場合、配向はランダムまたは処理領域と異なる状態となる。処理領域と周辺領域とでの分子配向状態の相違を利用した機能創出も可能である。
【００４９】
図１４は、自己組織化的ビルドアップに必要な処理領域の特別な例として、シードコア１４を示したものである。例えば、図１４（ａ）に示すようなパターン化されたシードコアを形成するプロセス例として、（ｂ）−（ｈ）のような例がある。図１４（ｂ）では、フォトリソグラフィを利用して、例えばガラス基板上に下地領域１４ａとしてＣｒ／Ａｕの２層膜を作り、それをａｍｉｎｏ−ａｌｋａｎｔｈｉｏｌのエタノール溶液に浸してＳＡＭをＡｕ表面に下地処理膜１４ｂとして形成し、シードコア１４とする。ＳＡＭの上側端にはこの例ではアミノ基が存在するため、これと反応する分子が飛来するとその分子が結合する。結合分子が未反応の反応基を有する場合、次に飛来した分子がさらに結合する。このような反応結合が繰り返され、蒸着重合・ＣＶＤ・ＭＬＤの原理で膜が基板からたった方向（垂直または斜め方向）に成長することが期待できる。図１４（ｃ）では、例えば導電性のＳｉ基板を選択的に酸化させブロック層１５を作る。つぎに、Ａｕめっきすると、ブロック層以外の領域にＡｕ膜が形成される、その表面にＳＡＭを形成することによりシードコア１４ができる。上記の選択酸化をＳＴＭなどの微細加工技術で実行することによりナノスケールパターンが容易に形成できる。図１４（ｄ）は下地領域１４ａを形成した後これを被覆層１４ｃで部分的にカバーした例、また、図１４（ｅ）はブロック層を凸状に形成した例である。いずれの場合も、下地領域の断面が被覆されており、下地処理膜は水平面のみに形成される。これにより、水平方向の成長を意図的に抑制することが可能となる。ここで、被覆層としては、Ｓｉ、  ＳｉＯ２、その他ポリマ、ガラス、半導体など、下地処理膜１４ｂが形成されにくい層であれば何でもよい。図１４（ｆ）、（ｇ）、（ｈ）は、それぞれ（ｂ）、（ｃ）、（ｄ）に対応するが、下地処理膜の分子が面方向を向いている点が異なる。下地領域としては、Ａｕのみならず、Ｐｔ、  Ｃｕ、あるいは種々の半導体や酸化物なども適用可能である。ナノスケールパターンの形成には、ＳＴＭ（Ｓｃａｎｎｉｎｇ  Ｔｕｎｎｅｌｉｎｇ  Ｍｉｃｒｏｓｃｏｐｅ）や近接場光学系などのナノ微細加工技術を応用したリソグラフィの他、通常のＥＢ露光やエキシマレーザ露光を用いたフォトリソグラフィも有効である。
【００５０】
図１５に、シードコア上に分子を供給し、膜や分子鎖を成長させた構造例を示した。分子の供給は、蒸着重合やＣＶＤのように反応分子をガス状に導入する方法、液体に溶かした状態で供給する方法などがある。また、前者において、複数種類の分子を切り替えながら特定の順序で供給するＭＬＤ法、後者において、複数種類の分子を切り替えながら特定の順序で供給する溶液ＭＬＤ法も使用できる。図１５において、符号に１３を含むものは分子鎖を示している。図１５（ａ）は、シードコア１４上の下地処理膜１４ｂに供給分子を連結し、シードコア１４表面から垂直方向に分子鎖１３ａが成長する例を示している。シードコア１４からはずれた周辺領域では、下地処理膜が無いため、反応成長が開始されず膜が成長しないか、または、シードコア１４上とは異なる状態で成長する。シードコア１４上の下地処理膜１４ｂの分子または基が傾斜している場合は、図１５（ｂ）に示すように、基板から斜め方向に分子鎖１３ａが成長する。これらにより、前述したフォトニッククリスタル、グレーティング、導波路、マイクロミラー、マイクロフィルタ、マイクロレンズ、マイクロプリズム、ホログラムなど各種ナノ・マイクロオプトエレクトロニック素子が形成される。また、上記分子鎖が導電性・半導体性を持つ場合は、マイクロ・ナノスケールの電気配線路やトランジスタが作製できる。図１５（ｃ）は、供給分子の種類を変えることにより分子鎖内部の分子の種類・配列に変調をかけ、単一分子鎖内に異なる物性を有する領域を複数箇所設けた例である。例えば、供給分子を、第１領域では６ＦＤＡとＢｉｓ−ＯＡＦの組み合わせ、第２領域ではＴＰＡとＰＰＤの組み合わせ、第３領域では６ＦＤＡとＢｉｓ−ＯＡＦの組み合わせ、として製膜することにより、低屈折率領域／高屈折領域／低屈折領域となり、導波路のクラッド／コア／クラッド構造が形成される。これを応用すると、導波路構造内装のフォトニッククリスタルなどナノ・マイクロ導波路素子の作製も可能となる。また、領域をｐ型領域／発光領域／ｎ型領域とすれば、分子鎖ＥＬ構造が形成される。同様の構造は分子鎖ＰＤ構造にもなる。図１５（ｄ）は、分子鎖内部に分子オーダで制御された分子配列構造を付与した例である。これにより、非線形光学特性の増大化やエレクトロクロミック・フォトクロミック・フォトリフラクティブ特性や光メモリ特性の付与、発光／受光性能の制御、導電率やｐ型／ｎ型の制御、など、各種物性の制御が可能となる。図１５（ｅ）−（ｈ）は、分子がシードコア表面に水平に向き、積層成長する例で、それぞれ（ａ）−（ｄ）に対応する、フタロシアニン系、ポルフィリン系のなど環状分子がこのような分子列鎖からなる膜構造をとりやすい。上記のような処理領域・シードコアを用いたプロセスは、各種バイオ素子に対しても有効である。感分子機能、感光機能、感圧機能、感温機能、感電機能、プロテイン判別機能、分子捕獲・変換機能、発光機能、吸光機能などを有する分子・分子鎖をマイクロ／ナノオーダの微細パターン化して成長させることができる。あるいは下地処理膜、すなわちＳＡＭ自身に上記のような機能を付与することもできる。これにより、多くの機能が集積化されたバイオチップが実現できる。さらに、これまで述べてきたような電子・光素子と集積化することにより、バイオ機能と信号処理・ネットワーク機能などを備えたスマートなバイオ系オプトエレクトロニックマイクロ／ナノシステムが実現できる。
【００５１】
シードコアを利用する場合にも、前述したような配向成長技術、あるいは供給する分子のフローや斜め蒸着膜下地などの各種配向技術を併用することにより、成長膜の構造コントロールのバリエーションを拡大することができる。例えば、製膜中に、基板に沿った斜面に垂直な軸の回りで基板を回転させ、分子流の基板に対する入射方向を相対的に変化させることにより、所望の配向を持った膜を所望の厚さで形成でき、同じ物質を用いて屈折率の変調を行うことが可能となり、フィルタ、グレーティング、フォトニッククリスタルなどに応用できる。また、導波路チャネル部分では光伝播方向と垂直に近い配向を、クラッド部分では光伝播方向に近い配向またはランダムに近い配向を持たすことにより、同じ材料を用いて導波路を作製することが可能となる。導波路チャネル部分ではランダムに近い配向を、クラッド部分では光伝播方向に近い配向を持たすことにより、同様のことが可能となる。また、屈折率変調の代りに誘電率変調を利用することにより、電気配線回路基板やＬＳＩ内での電気容量制御を行うことができる。例えば、配線領域では配線電極−グランドに沿った方向に配向させ、隣接電極間の領域では電極−電極に沿った方向と垂直な方向に配向させる。これにより、マイクロ波電界を配線領域に集中させクロストークを低減させることができる。一方、高速信号伝達を狙って、低誘電率化を指向する場合は、配線電極−グランドに沿った方向と垂直な方向に配向させることが望ましい。
【００５２】
以上のように、成長膜の膜厚、配向、物性はシードコアの性質、および分子流により制御できる。一つのシステムに複数種類のシードコアを形成することにより、より多彩なシステムを構築することができる。また、シードコアからはずれた周辺領域では、配向はランダムまたはシードコア領域と異なる状態となる。シードコア領域と周辺領域とでの分子配向状態の相違を利用した機能創出も可能である。
【００５３】
処理領域およびシードコアの形成法の一つとしてＳＡＭがあることを述べた。ＳＡＭとしては、前記のアミノアルカンチオール以外にも適用可能な材料は種々ある。例えば、末端にカルボキシル基を有するジスルフィド化合物や末端にＮＨ３活性エステル基を有するジスルフィド化合物を用いることができる。この場合、アミノ基を有する分子とカルボキシル基がアミド結合を形成し、製膜が開始される。また、末端にヒドロキシル基を有するチオール化合物により親水面を作ることができる。これを利用した選択成長も可能である。例えば、処理領域を親水性とし、その他の領域を疎水性または非親水性とする場合を考える。親水性の基を有する分子を用いて製膜すると、分子は処理領域に選択的に捕獲され、処理領域に選択成長が生じる。逆に、疎水性の基を有する分子を用いて製膜すると、分子は処理領域以外の領域に選択的に捕獲され、処理領域以外の領域に選択成長が生じる。一方、処理領域を疎水性とし、その他の領域を親水性または非疎水性とした場合は、親水性の基を有する分子は処理領域以外の領域に選択的に捕獲され選択成長が生じる。疎水性の基を有する分子は処理領域に選択的に捕獲され選択成長が生じる。
【００５４】
成長膜として、ポリアゾメチン、ポリイミドを例にとって説明したが、その他、反応可能なものであればどのような材料にも本発明は適用可能である。
【００５５】
［第５実施形態］
図１６（ａ）は、シードコア形成後の分子供給により、分子鎖からなる自己組織化ワイア１７を自己組織化的に成長させた例である。ワイアはポリマ、オリゴマ、分子列（１次元分子集合体）などからなる１分子鎖でもよいし、複数の分子鎖の集合体でもよい。図１６（ｂ）―（ｄ）に、いくつかの詳細例を示した。成長する分子鎖としては、既に述べたＴＰＡとＰＰＤを基本成分としたポリアゾメチン系、ＰＭＤＡとＯＤＡを基本成分としたポリイミド系、６ＦＤＡとＢｉｓ−ＯＡＦを基本成分としたフッ素化ポリイミド系などが例として挙げられる。その他、反応可能なものであればどのような材料にも本発明は適用可能である。成長方法としては、例えば有機ＣＶＤ、蒸着重合、ＭＬＤ、溶液ＭＬＤなどが使用できる。図１６（ｂ）では、例えば、基板に下地領域１４ａを形成し、さらにその一部に被覆層１４ｃを形成してある。この場合、下地処理膜１４ｂは、下地領域の露出部に選択的に形成される。断面（あるいは側面）から成長するワイアは水平方向に伸び、水平面（あるいは上面）から成長するワイアは垂直方向に伸びる。図１６においては、共役ポリマ鎖・オリゴマ鎖・分子列鎖１９が示されている。図１６（ｃ）では、図１４（ｃ）の場合と同様に、導電性基板を選択的に絶縁性のブロック層１５で覆った後、下地領域１４ａを成長させた例である。図１６（ｄ）は、下地領域１４ａと被覆層１４ｃを３次元的に配置した例である。水平面、断面共に部分的に被覆層１４ｃでブロックされている。また、必要に応じて、断面の角度が変化している。この結果、縦横斜めのワイアが自己組織化的に形成されることになる。ここで、ワイアの成長をあらゆる方向に生じさせるためには、分子がシードコア側面にも十分供給される必要がある。そのためには、分子ソースとシードコアの距離を分子の平均自由行程より長く設定することが望ましい。分子のガス圧を高くする、あるいはＡｒやＨｅなどのガスを導入することなどが有効となる。
【００５６】
ワイアを構成する分子鎖が共役系であれば半導体となる。これにより、高モビリティトランジスタや分子スケールトランジスタが可能となる。ニトロ基やアミノ基など適当なドナー基やアクセプタ基を分子鎖内部に配列制御して付加することにより、単一分子鎖内にｐ型・ｎ型制御された領域が形成でき（図１５（ｃ））、発光・受光機能を持つ分子鎖デバイスが構築できる。また、ドナー基やアクセプタ基の量を増加させることにより、導電性分子鎖とすることも可能で、配線としての可能性を生じる。ワイアを構成する分子鎖が光透過性である場合はフォトニッククリスタル、グレーティング、光導波路をはじめとする光素子を構成することが可能となる。ワイアを絶縁性とすることも可能である。また、分子鎖内部の分子配列を制御することにより、非線形光学、エレクトロクロミック、フォトクロミック、分子光メモリ機能などを発現する分子鎖デバイス構築の可能性も生じる。なお、シードコアの形状を調節することにより、ワイア状に限らず、面状、バルク状に成長させることもできる。以上のように、本発明により、シードコアの形状、位置、種類を制御することにより、自由度の高いワイアリングや分子鎖デバイスを、３次元的に、自己組織化的に形成することができるようになる。これにより、ナノデバイスを集積化したオプトエレクトロニックマイクロ／ナノシステム、さらには分子オーダスケールで機能を発現する分子デバイスからなるオプトエレクトロニック分子ナノシステムが可能となる。
【００５７】
図１７（ａ）は、共役ポリマ鎖・オリゴマ鎖・分子列鎖を半導体として用いた高モビリティトランジスタおよび分子スケールトランジスタの概念図である。シードコア１４を形成したソース２０ａ、ドレイン２０ｂを用意し、両者を連結する共役ポリマ鎖・オリゴマ鎖・分子列鎖１９を形成する。ゲート絶縁膜２０ｄをはさんで形成されたゲート２０ｃにより電流を制御する。ここで、分子鎖がソースードレイン方向に整列しているため極めて高い移動度が生じ、大電流トランジスタとなる。シードコアを微細にすることにより、ナノスケールトランジスタ、さらには分子スケールトランジスタとなる。図１７（ｂ）は、ゲート絶縁膜上に、下地処理膜の分子が水平方向に向いたシードコアを配置した例である。また、図１７（ｃ）および（ｄ）は、それぞれ、ナノスケール、分子スケールの電気配線、光配線を３次元的に構築した例である。前者では、ソース、ドレイン、ゲート電極が共役鎖で形成される例である。この場合、ソースとドレインを連結する共役鎖は半導体、ゲート電極の共役鎖は導電体である。これら２種類の共役鎖間のギャップがゲート絶縁膜に相当する。また、後者は、マイクロ・ナノスケール光配線の例であり、透過性シードコア１４から成長した分子鎖は光導波路２０ｄを構成する。分子鎖内部の分子配列を制御することにより、非線形光学効果など各種機能を集積化することができる。この点は、既に広く知られた技術であるので詳述しないが、例えば、「Ｔ．  Ｙｏｓｈｉｍｕｒａ，  Ｐｈｙｓ．  Ｒｅｖ．  Ｂ  ４０，  ｐｐ．  ６２９２−６２９８，  １９８９．」に詳しい説明がなされている。図１７（ｅ）は、異なる物性を備える複数の処理領域からなる誘電体を面方向に伸びる分子鎖によって構成した例である。一例として、異なる屈折率を有する領域をサブミクロンオーダで順次成長させることにより、フィルタ，グレーティング、フォトニッククリスタルなどを構築することができる。
【００５８】
［第６実施形態］
光スイッチやフォトニッククリスタルなどのナノ光デバイスを集積化する場合、あるいはナノスケールトランジスタなどのナノ電子デバイスを集積化する場合、幅方向の微細化と共に、厚さ方向の微細化が必要になる。その際、ナノスケール領域とマイクロスケール領域の間のインタフェースにおいて、厚さ変換が必要となる。これを  実現する一例を図１８および図１９に示す。これは、現在のスポットサイズ変換半導体レーザの製造方法と同じ原理である。例えば、処理領域および／またはシードコアの周辺にダミーの処理領域および／またはシードコアを配置する。その面積が広いほど、供給された分子はダミー側で消費されるため、使用する領域の成長膜１３の膜厚が減少する。したがって、図１８、１９に示すような構造により、膜厚の変換が可能となる。このような膜圧変換機能は、面型素子と導波路の光結合やオプティカルＺ−コネクションなどに必要な縦型マイクロミラーなどの製造法としても有効である。縦型マイクロミラーの典型は４５°ミラーであるが、その他の角度についてもダミー領域の形状により調整し実現できる。
【００５９】
材料や製法は、前実施例で述べたとおり、ポリアゾメチンやフッ素化ポリイミドの有機ＣＶＤ、蒸着重合、ＭＬＤ，溶液ＭＬＤが具体例として挙げられる。その他、反応可能なものであればどのような材料にも本発明は適用可能である。
【００６０】
［第７実施形態］
図２０に、導波路、導波路端面と４５°縦型導波路ミラーの形成例を示した。導波路端面形成の場合は、図２０（ａ）に示すように、製膜時に分子流１６と処理領域１２および／またはシードコア１４面とに〜９０°の角度を持たせる。クラッド層１８ａ、コア層１８ｂ、クラッド層１８ｃの順に製膜することにより、導波路端面が導波路と共に形成される。４５°縦型導波路ミラーの場合は、図２０（ｂ）に示すように、製膜時に分子流１６と処理領域１２および／または後述のシードコア１４面とに〜４５°の角度を持たせる。クラッド層１８ａ、コア層１８ｂ、クラッド層１８ｃの順に製膜することにより、４５°の傾斜を持ったミラー付導波路が形成される。傾きの向きを選ぶことにより、図２０（ｃ）に示すように、反対向きの４５°ミラー面を形成することができる。端面・ミラーの角度は、分子流と基板の角度を調整することにより任意に調整可能である。ミラー機能はこのままの形で全反射を利用することにより実現できる。あるいはメタルミラー、グレーティング、フィルタなどを面に形成して実現することもできる。この端面・ミラーは、通常のレーザアブレーション加工や機械加工のミラーに比べ表面の凹凸が少なく、ロスが低減できる。必要に応じて、導波路部分をクラッド材料でカバーし、チャネル側面のクラッドを形成する。このときのクラッド形成は有機ＣＶＤ、ＭＬＤ、蒸着重合などの気相製膜、スピンコーティング、ディッピング、スプレイなどのウエット製膜など何でも良い。以上の例は、処理領域および／またはシードコアによる成長膜厚制御効果を利用した場合である。これに対して、処理領域および／またはシードコアによる配向制御効果を利用することもできる。例えば、処理領域および／またはシードコアにより、導波路チャネル部とその周辺領域での配向を変化させることにより導波路チャネルを形成した場合、チャネル側面、端面、ミラー面を囲む周辺領域には同時にクラッド膜が形成される。この場合、上述の後段でのクラッド形成プロセスは不要となる。さらに、チャネル側面に隣接する領域と端面・ミラーに隣接する領域とで異なる処理領域および／またはシードコアを形成することにより、側面に隣接する領域にはチャネル部と異なる配向状態で膜成長させ、端面・ミラーに隣接する領域には膜を成長させないという構造を構築することも可能である。この場合は，チャネルはクラッドに埋め込まれ、端面・ミラー面は埋め込まれないという構造が実現され、端面・ミラー面にメタル、グレーティング、フィルタなどを形成することが可能となる。
【００６１】
図２１は、一つの基板内で種々の傾き角・方向を有する面を形成する方法の例を示したものである。最初に、処理領域１２および／またはシードコア１４を形成する。その上に第１のパターンで部分的に処理領域１２および／またはシードコア１４をブロックする。例えばアパーチャ３３ｄを備えるカバーマスク１（３３ａ）を配置することで実行できる。この状態で垂直方向に分子流１６をあて、クラッド、コア、クラッドを成長させると垂直方向に壁を持つ導波路が形成できる。つぎに、第２のパターンで部分的に処理領域および／またはシードコアをブロックする。例えばカバーマスク２（３３ｂ）を配置することで実行できる。この状態で図面の左上部から〜４５°の角度で分子流をあてると図面の左上−右下〜４５°方向に壁を持つ膜が成長する。つぎに、第３のパターンで部分的に処理領域および／またはシードコアをブロックする。例えばカバーマスク３（３３ｃ）を配置することで実行できる。この状態で図面の右上部から〜４５°の角度で分子流をあてると図面の右上−左下〜４５°方向に壁を持つ膜が成長する。以上のようなプロセスにより、（５）に示すように、導波路／４５°ミラー／４５°グレーティング／フィルタなど３次元光ネットワークに必要な光素子の一括形成が可能となる。角度の調整は、基板の角度を変えるか、または分子流の経路を変えることにより実行できる。カバーマスクには、メタルマスク、レジストパターンなど分子流を適当にブロックするものであれば何でも使用できる。また、図２１では、チャネル導波路を例としたが、スラブ導波路の一部に傾斜面を作製することもできる。さらに、斜めカットパターンの拡張版として、円形、楕円形、多角形または特定の島状の処理領域・シードコアの周りに所望の角度で分子流を入射させることにより、例えばコーン状、ピラミッド状、多角形台形体状などの立体的マイクロ／ナノ構造を形成することも可能である。逆に、処理領域・シードコアで囲まれた円形、楕円形、多角形または特定の島状の窓パターンの周りに所望の角度で分子流を入射させることによっても同様のことができる。コーン状、ピラミッド状、多角形台形体状などの立体的マイクロ／ナノ構造形成には、例えば分子流に対して傾けた基板を基板に垂直な軸の回りで回転および／または移動させながら製膜する方法が使用できる。傾斜による異方性が問題になる場合は、実施例４の図１３の説明において述べたように、例えば基板に垂直な軸の回りでの十分速い周期での基板回転により、異方性を低減させることもできる。
【００６２】
図２２は、光回路デバイスを一括作製する場合の概念図である。同一基板に多数のデバイスを一括作製する。つぎに、適当な切断方法で基板をカットし、個々のデバイスに分離する。
【００６３】
基板にＰＶＡなどの除去可能な剥離層を配し、その上に製膜することにより、フィルム導波路などのフィルムデバイスやＳＯＲＴ用の素子アレイを作製することも可能である。その場合は、例えば、形成した構造をＧｅｌＰａｋなどの支持基板により保持した後、水などの溶媒やエッチング液・ガスにより基板を剥離し、素子を支持基板に移植する。ここで、場合によっては、Ｓｉ、  ＧａＡｓ、  ＫＢｒ、  ＮａＣｌ、ガラスなどエッチング可能な基板を用い、基板エッチングにより剥離プロセスを実行することも可能である．また，上記製膜プロセスフローの途中または後に，薄膜素子をＳＯＲＴ法などにより移植配置することにより、導波路と薄膜素子を集積化したＯＥ基板やＯＥフィルムを作製することができる。移植・集積化プロセスの詳細は第８実施形態で述べる。
【００６４】
材料や製法は、前実施例で述べたとおり、ポリアゾメチンやフッ素化ポリイミドの有機ＣＶＤ、蒸着重合、ＭＬＤ、溶液ＭＬＤが具体例として挙げられる。その他、反応可能なものであればどのような材料にも本発明は適用可能である。
【００６５】
［第８実施形態］
図２３に、感光性材料を利用した構造形成法において、特に光を斜め入射させ、傾いた壁を持つ構造を形成する方法を示した。まず、透光性基板２９の上に選択的に金属膜や誘電体フィルタなどの遮光層２８を形成する。その上に例えばＰＶＡなどの剥離層２７を形成し、さらに光硬化性樹脂などの感光性材料層２６を形成する。透光性基板側から斜めに紫外線などの光３０を照射し、感光性材料を変質させ光硬化部３１を生成し、斜めの壁を持つ構造を形成する。この構造をＧｅｌＰａｋなどを有する支持基板３２により保持した後、水などの溶媒に浸して剥離層を除去し素子を支持基板に移植する。これをＳＯＲＴ法などにより集積し、マイクロ／ナノシステムを構築する。あるいは、このまま個別素子として用いることも可能である。図２４（ａ）は、図２３において説明した形成方法に従って、クラッドコーティング、垂直露光、現像、コアコーティング、垂直露光、現像、クラッドコーティング、垂直露光、現像の繰り返しプロセスにより、クラッド３４ａ、コア３４ｂ、クラッド３４ｃを有する導波路３４を作製した例である。また、図２４（ｂ）は、クラッドコーティング、４５°露光、現像、コアコーティング、４５°露光、現像、クラッドコーティング、４５°露光、現像の繰り返しプロセスにより、４５°ミラーを持つ導波路を形成した例である。ミラー機能はこのままの形で全反射を利用することにより実現できる。あるいはメタルミラー、グレーティング、フィルタなどを面に形成して実現することもできる。これらの構造を支持基板３２により保持した後、剥離層２７を除去し素子を支持基板３２に移植する。これをＳＯＲＴ法などにより集積し、マイクロ／ナノシステムを構築する。あるいは、このまま個別素子として用いることも可能である。角度は、垂直、４５°に限らない。入射光の角度により幅広く制御可能である。必要に応じて、導波路部分をクラッド材料でカバーし、チャネル側面のクラッドを形成する。このときのクラッド形成は有機ＣＶＤ、ＭＬＤ、蒸着重合などの気相製膜、スピンコーティング、ディッピング、スプレイなどのウエット製膜など何でも良い。
【００６６】
図２５は、一つの基板内で種々の傾き角・方向を有する面を形成する方法の例を示したものである。図２５において３３は剥離層２７上に形成された感光性材料層である。最初に、遮光パターン２８を形成する。第１のパターンで部分的に露光領域をブロックする。例えばカバーマスク１（３３ａ）を透明基板２９の前に配置することで実行できる。この状態で図面左下から〜４５°の角度で光をあてると左下−右上〜４５°の角度で壁を持つ膜が形成される。つぎに、第２のパターンで部分的に露光領域をブロックする。例えばカバーマスク２（３３ｂ）を透明基板２９の前に配置することで実行できる。この状態で図面右下から〜４５°の角度で光をあてると右下−左上〜４５°の角度で壁を持つ膜が形成される。この構造を支持基板３２により保持した後、剥離層２７を除去し素子を支持基板３２に移植する。以上のようなプロセスにより、導波路／４５°ミラー／４５°グレーティング／フィルタなど３次元光ネットワークに必要な光素子の一括形成が可能となる。カバーマスクには、メタルマスク、レジストパターンなど光を適当にブロックするものであれば何でも使用できる。パターン化された光のプロジェクションにより露光領域を部分的に選択し、上記カバーマスクと同等の選択露光を行うこともできる。また、遮光膜にフィルタを適用し、露光パターンに対応して異なる透過波長特性をもたせることにより、光の波長を切り替えることで上記カバーマスクと同等の選択露光を行うこともできる。図２５では１層構造の例を示したが、図２４に示すような多層コーティングにより多層構造とした場合であっても同様に適用できる。この方法により、導波路／４５°ミラー／４５°グレーティング／フィルタなど３次元光ネットワークに必要な光素子の一括形成が可能となる。また、図２５では、チャネル導波路を例としたが、スラブ導波路の一部に傾斜面を作製することもできる。さらに、斜めカットパターンの拡張版として、円形、楕円形、多角形または特定の島状の遮光パターンの周りに斜め角度で光を入射させることによりコーン状、ピラミッド状、多角形台形体状などの立体的マイクロ／ナノ構造を形成することも可能である。逆に、円形、楕円形、多角形または特定の島状の窓パターンの周りに斜め角度で光を入射させることによっても同様のことができる。コーン状、ピラミッド状、多角形台形体状などの立体的構造形成には、例えば基板に沿った斜面に垂直な軸の回りで基板を回転させたり、移動させたりすることにより、光の基板に対する入射方向を変化させながら構造形成することが有効である。また、球面光波を照射する方法などもある。
【００６７】
図２６に、フィルム導波路の作製プロセスフロー例を示した。まず、遮光層２８、剥離層２７を形成した透光性基板２９の上に感光性材料層２６を形成する。これに遮光層２８と反対側から光を照射する。これによりシート状に形成された光硬化部３１が得られる。つぎに、上記光硬化部上に感光性材料層４１を形成する。第１のパターンで部分的に露光領域をブロックする。例えばカバーマスク１（３３ａ）を基板２９の前に配置することで実行できる。この状態で図面左下から〜４５°の角度で光をあてると左下−右上〜４５°の角度で壁を持つ膜が形成される。つぎに、第２のパターンで部分的に露光領域をブロックする。例えばカバーマスク２（３３ｂ）を基板２９の前に配置することで実行できる。この状態で図面右下から〜４５°の角度で光をあてると右下−左上〜４５°の角度で壁を持つクラッド層３４ａが形成される。同様のプロセスをさらに２回繰り返すことによりコア層３４ｂ、クラッド層３４ｃを形成し、４５度の角度のミラー面持つ導波路３４が形成される。必要があれば、ミラー面にミラーやフィルタ３５を配置する。また、必要に応じて、導波路部分をクラッド材料でカバーし、チャネル側面のクラッドを形成する。このときのクラッド形成は有機ＣＶＤ、ＭＬＤ、蒸着重合などの気相製膜、スピンコーティング、ディッピング、スプレイなどのウエット製膜など何でも良い。得られた構造体を支持基板３２により保持した後、剥離層２７を除去し、構造体を支持基板３２に移植する。以上の結果、フィルム導波路が得られる。さらに、この上に、例えば、ＶＣＳＥＬやＰＤを集積化することにより、Ｓ−ＦＯＬＭの要素ＯＥフィルムが得られる。また、このＯＥフィルムやフィルム導波路３６を積層することにより３次元光ネットワークが構築できる。
【００６８】
図２７は、素子が埋め込まれた導波路の作製プロセス例である。遮光層２８、剥離層２７を形成した透光性基板２９の上に電極３７などを形成する（場合によっては電極形成は省略する）。つぎに素子３８を配置する。例えばＳＯＲＴ法を使用する。つぎに、クラッド用感光性材料層２６を形成する。第１のパターン３３ａで部分的に露光領域をブロックする。この状態で垂直入射光をあてると垂直に近い角度の壁を持つ膜が形成される。つぎに、第２のパターン３３ｂで部分的に露光領域をブロックする。この状態で図面右下から〜４５°の角度で光をあてると右下−左上〜４５°の壁を持つクラッド層３４ａが形成される。同様のプロセスを、コア用感光性材料層、クラッド用感光性材料層に対して繰り返し、コア層３４ｂとクラッド層３４ｃを形成し、垂直端面と４５度ミラー面を持つ導波路３４が形成される。ここで，マスク露光の代わりに投影露光を用いることも可能である。さらに、必要があれば、ミラー面にミラーやフィルタを配置する（図示せず）。感光性材料層（例えばクラッド材料）２６をコーティングし光を遮光膜２８と反対側から照射する。これにより、導波路３４と素子３８が埋め込み集積化された構造体が構築される。ここで、コーティング材料は必ずしも感光性である必要はなく、一般のポリマやガラス材料でもよい。さらに必要があれば、得られた構造体を支持基板３２により保持した後、剥離層２７を除去し素子を支持基板に移植する。以上の結果、素子が埋め込まれたフィルム導波路、すなわちＯＥフィルムが得られる。素子３８としては、例えば、半導体レーザ、光スイッチ、可変波長フィルタ、光アンプ、波長変換素子、光メモリ、グレーティング、フォトニッククリスタル、光配線路、発光素子、受光素子、フィルタ、ミラー、プリズム、レンズ、ホログラム、電気配線路、トランジスタ、バイオ素子などが挙げられる。Ｓ−ＦＯＬＭの要素フィルムを提供することができる。特に素子３８が光スイッチの場合、上記フィルムは３Ｄ−ＭＯＳＳのフィルム層に対応する。これらのフィルム化・集積化プロセスのコンセプトは、第７実施形態で述べた処理領域および／またはシードコアを利用した製膜プロセスにも同様に通用する。すなわち、感光性材料のコーティングと光照射による変質プロセスを、分子流照射による膜成長プロセスで置き換えればよい。ＳＥＬＭＯＳに適用する場合は、素子・導波路埋め込み用感光性材料としてポリガイド系材料やホログラム材料を使用し、これをコーティングした後、まず導波路と素子の間にＳＯＬＮＥＴを形成し、その後、光照射またはキュアにより定着するプロセスが有効である。導波路に蛍光性を付与しておくとＳＯＬＮＥＴ形成を簡便に行うことができる。これにより、ＳＥＬＭＯＳ作成の際、導波路−光スイッチ間のＳＯＬＮＥＴは既に形成されているため、Ｏｐｔｉｃａｌ  Ｚ−Ｃｏｎｎｅｃｔｉｏｎ部分のみを外部からの刺激で形成すればよいことになる。
【００６９】
以上、感光性材料を遮光層を通して露光する場合について例を述べてきた。しかしながら、露光法はこれに限定されない。遮光層の代わりに、感光性材料層上にマスクを配置し、これを通して露光することによっても同様の自由度の高い構造が得られる。特に、感光性材料が固体状である場合はこの方法が適用しやすい。多層構造を形成する場合は、固体状の感光性材料層を多層重ねて露光することもできる。さらに、マスクと遮光層を組み合わせ、両サイドからの露光を併用することにより、より高い自由度が実現できる。また、マスク露光の代わりに投影露光を用いることも可能である。また、感光性材料としては、光硬化性材料のみならず、ホログラム用フォトポリマやポリガイド材料のようなフォトリフラクティブ材料を用いることもできる。この場合，導波路チャネルの側面はもともとクラッドで覆われることになり、後段でのクラッド内埋め込みプロセスは省略することができる．また，剥離層として，場合によっては、Ｓｉ、  ＧａＡｓ、  ＫＢｒ、  ＮａＣｌ、ガラスなどエッチング可能な基板を用い、基板エッチングにより剥離プロセスを実行することも可能である。
【００７０】
以上第１−８の実施形態では、マイクロ／ナノシステムの一部を示して説明してきた。実際には多数の素子やネットワークが組み合わさっていることは言うまでもない。本明細に記されている発明を組み合わせることにより、種々のオプトエレクトロニックマイクロ／ナノシステムが構築できる。
【００７１】
以上のように、本発明に係る第１−４の実施形態によれば、薄膜化した集積回路と光素子の配線を微細化することができる。あるいは、薄膜化した集積回路や光素子をＳＯＲＴ法で配置する際のプロセスを簡便化することができる。あるいは、チャネル導波路とスラブ導波路との接続の効率化をおこなうことができる。あるいは、フォトニッククリスタルの電気光学制御をおこなうことができる。あるいは、ＶＷＯＩＣ駆動の単純化を行うことができる。あるいは、オプトエレクトロニックマイクロシステム内部での素子間および層間光カップリングの自己組織化ができる。あるいは、スイッチング光回路やＳ−ＦＯＬＭなどにおける高次モードのノイズ低減を行うことができる。あるいは、オプトエレクトロニックマイクロ／ナノシステム内部微細パターンの表面荒れやエッチング面の傾斜など光学特性を損なう因子を低減することができる。また、オプトエレクトロニックマイクロ／ナノシステムにおいて、形成可能な構造の自由度増加させることができる。あるいは、ナノスケール・分子スケールでの素子や回路・システムを自己組織的に作製するプロセス技術を提供することができる。あるいは、膜の成長方向・厚さやポリマ鎖・オリゴマ鎖・分子列鎖の配向・配列・物性の制御を行うことができる。また、信号処理機能・ネットワーク機能などとバイオ機能とを集積化したオプトエレクトロニックマイクロ／ナノシステムを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるＶＷＯＩＣの断面および立体概略構造図である。
【図２】本発明の第１実施形態によるＶＷＯＩＣ導波路部分の断面図である。
【図３】本発明の第１実施形態によるＶＷＯＩＣの平面図である。
【図４】ＰＬ−Ｐａｃｋ  ｗｉｔｈ  ＳＯＲＴの概念図である。
【図５】本発明の第１実施形態によるＳＯＲＴのプロセスフローの一部である。
【図６】本発明の第２実施形態によるＳＥＬＭＯＳの概念図である。
【図７】本発明の第２実施形態によるＳＥＬＭＯＳの３Ｄ−ＭＯＳＳへの適用例である。
【図８】本発明の第２実施形態によるＳＯＬＮＥＴ形成部の拡大図である。
【図９】本発明の第３実施形態によるモード抽出器付光スイッチングシステムの概念図である。
【図１０】本発明の第２実施形態によるモード抽出器の例である。
【図１１】本発明の第４実施形態によるオプトエレクトロニックマイクロ／ナノシステムの自己組織化的な作製方法の概念図である。
【図１２】本発明の第４実施形態によるオプトエレクトロニックマイクロ／ナノシステムの自己組織化的な作製方法の概念図である。
【図１３】本発明の第４実施形態による分子流を利用した分子鎖配向法の概念図である。
【図１４】本発明の第４実施形態によるシードコアの概念図である。
【図１５】本発明の第４実施形態によるシードコア上の分子鎖成長の概念図である。
【図１６】本発明の第５実施形態による自己組織化的に成長させたオプトエレクトロニックマイクロ／ナノシステム、オプトエレクトロニック分子ナノシステムの作製プロセス概念図である。
【図１７】本発明の第５実施形態による高モビリティトランジスタ、分子スケールトランジスタ、ナノスケール・分子スケールの電気配線と光配線、マイクロ・ナノ・分子スケール集積化システムの概念図である。
【図１８】本発明の第６実施形態による膜厚変換制御プロセスの概念図である。
【図１９】本発明の第６実施形態による膜厚変換制御プロセスの概念図である。
【図２０】本発明の第７実施形態による導波路、導波路端面、４５°縦型導波路ミラーつき導波路の形成例を示す図である。
【図２１】本発明の第７実施形態による種々の傾き角・方向を有する素子の形成例を示す図である。
【図２２】本発明の第７実施形態による光回路デバイスを一括作製する場合の概念図。
【図２３】本発明の第８実施形態による斜め光入射による傾斜構造の形成例を示す図である。
【図２４】本発明の第８実施形態による導波路、導波路端面、４５°縦型導波路ミラーつき導波路の形成例を示す図である。
【図２５】本発明の第８実施形態による種々の傾き角・方向を有する素子の形成例を示す図である。
【図２６】本発明の第８実施形態によるフィルム導波路の作製プロセスフロー例を示す図である。
【図２７】本発明の第８実施形態による素子が埋め込まれた導波路の作製プロセス例を示す図である。
【符号の説明】１ａ  基板、１ｂ  スラブ導波路、１ｃ  インタフェース層、１ｄ  薄膜集積回路、１ｅ  パターン化した電極、１ｇ  外部接合端子、１ｈ  対向電極、１ｋ  導波路、３ａ    ＯＥ層、３ｂ  ＯＥ素子、３ｃ  導波路、３ｄ  マイクロ光スイッチ、３ｅ  誘電多層フィルタ、５ａ  導波路・光素子間の光結合、５ｂ  層間の光結合、６ａ  プリフォーム、６ｂ  ＳＥＬＭＯＳ、７  光スイッチ、８  モード抽出器、１２  処理領域、１３  成長膜、１４  シードコア、１４ａ下地領域、１４ｂ  下地処理膜、１５  ブロック層、１７  自己組織化ワイア、１８  導波路、１９共役ポリマ鎖・オリゴマ鎖・分子鎖、２０ａ  ソース、２０ｂ  ドレイン、２０ｃ  ゲート、２０ｄ  ゲート絶縁膜、２６  感光性材料層、２７  剥離層、２８  遮光層、２９  透光性基板、３１  感光性材料層（感光部）、３４  導波路、
【図１】
2004279687.tif 000003
【図２】
2004279687.tif 000004
【図３】
2004279687.tif 000005
【図４】
2004279687.tif 000006
【図５】
2004279687.tif 000007
【図６】
2004279687.tif 000008
【図７】
2004279687.tif 000009
【図８】
2004279687.tif 000010
【図９】
2004279687.tif 000011
【図１０】
2004279687.tif 000012
【図１１】
2004279687.tif 000013
【図１２】
2004279687.tif 000014
【図１３】
2004279687.tif 000015
【図１４】
2004279687.tif 000016
【図１５】
2004279687.tif 000017
【図１６】
2004279687.tif 000018
【図１７】
2004279687.tif 000019
【図１８】
2004279687.tif 000020
【図１９】
2004279687.tif 000021
【図２０】
2004279687.tif 000022
【図２１】
2004279687.tif 000023
【図２２】
2004279687.tif 000024
【図２３】
2004279687.tif 000025
【図２４】
2004279687.tif 000026
【図２５】
2004279687.tif 000027
【図２６】
2004279687.tif 000028
【図２７】
2004279687.tif 000029