(57)【要約】【課題】複数のＤＳＰが、一つの共有メモリをバス制御の制限なしに、全てのＤＳＰから同時に使用可能なディジタル信号処理装置を提供すること。【解決手段】直列およびリング状に電気的に接続され、外部素子から入力された複数の音響信号データを含むブロックデータを共有メモリデータ５０として互いに送受信する複数のＤＳＰのそれぞれが、共有メモリデータ５０を前段のＤＳＰから受信する受信手段１１と、受信された共有メモリデータ５０を共有メモリデータ領域１１７に記憶する複製データ記憶手段１１６と、共有メモリデータ領域１１７に記憶された共有メモリデータ５０を入力信号として少なくとも１つの音響処理を行い共有メモリデータ領域１１７に書き込む音響処理手段１２０と、共有メモリデータ領域１１７の共有メモリデータ５０を後段のＤＳＰに送信する送信手段１３とを備える。【選択図】　図２
2004004163.tif 000002
【特許請求の範囲】
【請求項１】
外部素子から複数の音響信号データを入力する入力手段と、
直列およびリング状に電気的に接続され、前記入力手段により入力された複数の音響信号データを含むブロックデータを共有メモリデータとして互いに送受信し、ディジタル信号処理する複数のディジタル信号処理ユニットと、
前記ディジタル信号処理ユニットで処理された複数の音響信号データを外部素子に出力する出力手段とを具備し、
各前記ディジタル信号処理ユニットが、
前記共有メモリデータを前段のディジタル信号処理ユニットから受信する受信手段と、
この受信手段により受信された共有メモリデータを受信メモリに一時的に格納する受信データ格納手段と、
前記受信メモリに格納された共有メモリデータを複製して、共有メモリデータ記憶装置の共有メモリデータ領域に記憶する複製データ記憶手段と、
前記共有メモリデータ記憶装置の共有メモリデータ領域に記憶された共有メモリデータを入力信号として少なくとも１つの音響処理を行い、出力信号を前記共有メモリデータ記憶装置の共有メモリデータ領域に書き込む音響処理手段と、
前記共有メモリデータ記憶装置の共有メモリデータ領域に記憶された共有メモリデータを送信メモリに一時的に格納する送信データ格納手段と、
前記送信メモリに格納された共有メモリデータを後段のディジタル信号処理ユニットに送信する送信手段とを備えたことを特徴とするディジタル信号処理装置。
【請求項２】
ダイレクトメモリアクセス方式を使用して、前記受信手段が、前記共有メモリデータを前記前段のディジタル信号処理ユニットから受信し、前記受信データ格納手段が、前記受信手段で受信された共有メモリデータを前記受信メモリに格納するとともに、同時に前記音響処理手段が、前記共有メモリデータの音響処理を行うとともに、同時に前記送信データ格納手段が、前記共有メモリデータ記憶装置の共有メモリデータ領域に記憶された共有メモリデータを送信メモリに一時的に格納し、前記送信手段が、前記送信メモリに格納された共有メモリデータを前記後段のディジタル信号処理ユニットに送信することを特徴とする請求項１に記載のディジタル信号処理装置。
【請求項３】
少なくとも１つの前記ディジタル信号ユニットに、外付けメモリ手段をさらに設けたことを特徴とする請求項１または請求項２に記載のディジタル信号処理装置。
【請求項４】
複数の前記ディジタル信号処理ユニットをそれぞれ含む複数の基本ユニットと、
この複数の基本ユニット間を、外部バスを介して接続させるか否かを切り替えて、前記複数の基本ユニットの複数のディジタル信号処理ユニット間で前記共有メモリデータを送受信させるか否かを切り替える切り替え手段とをさらに設けたことを特徴とする請求項１乃至請求項３の何れかに記載のディジタル信号処理装置。
【請求項５】
前記共有メモリデータ領域のデータ配置を編集する共有メモリデータ編集手段をさらに設けたことを特徴とする請求項１乃至請求項４の何れかに記載のディジタル信号処理装置。
【請求項６】
前記各ディジタル信号処理ユニットに、
外部素子から前記複数の音響信号データを入力する入力手段と、
外部素子に前記複数の音響信号データを出力する出力手段と、
当該ディジタル信号処理ユニットの前段のディジタル信号処理ユニットの送信手段からの出力と、当該ディジタル信号処理ユニットの後段のディジタル信号処理ユニットの送信手段からの出力とから当該ディジタル信号処理ユニットの受信手段に入力する出力を選択する選択手段とをさらに設けたことを特徴とする請求項１乃至請求項５の何れかに記載のディジタル信号処理装置。
【請求項７】
前記各ディジタル信号処理ユニットが、
外部素子から前記複数の音響信号データを入力する入力手段と、
外部素子に前記複数の音響信号データを出力する出力手段と、
前記入力手段および前記出力手段に設けられた第１の着脱手段と、
前記受信手段および送信手段に設けられた第２の着脱手段とをさらに備えたことを特徴とする請求項１乃至請求項５の何れかに記載のディジタル信号処理装置。
【請求項８】
前記共有メモリデータ領域に、前記ディジタル信号処理ユニット毎に、前記出力データを書き込む音響信号データ領域をそれぞれ設けたことを特徴とする請求項１乃至請求項７の何れかに記載のディジタル信号処理装置。
【請求項９】
前記ディジタル信号処理ユニットの前記音響処理手段が、入力信号をレベルメータ表示用データにするフィルタ処理を行うフィルタ部を有し、
前記共有メモリデータ領域の少なくとも一つデータを一定のサイクルで繰り返し読み出すデータ読出し手段と、
前記データ読出し手段によって読み出されたデータをレベルメータ表示するレベルメータ表示手段とをさらに設けたことを特徴とする請求項１乃至請求項８の何れかに記載のディジタル信号処理装置。
【請求項１０】
前記共有メモリデータ領域の少なくとも一つデータを一定のサイクルで繰り返し読み出すデータ読出し手段と、
前記データ読出し手段によって読み出されたデータをそれぞれレベルメータ表示用データにするフィルタ処理を行う少なくとも一つのフィルタ手段と、
前記フィルタ手段で処理されたデータをそれぞれレベルメータ表示する少なくとも一つのレベルメータ表示手段とをさらに設けたことを特徴とする請求項１乃至請求項８の何れかに記載のディジタル信号処理装置。
【請求項１１】
外部素子から複数の音響信号データを入力する入力ステップと、
この入力ステップで入力された前記複数の音響信号データを含むブロックデータを共有メモリデータとして共有メモリデータ領域に記憶するステップと、
前記共有メモリデータを互いに送受信し、ディジタル信号処理する複数のディジタル信号処理ユニットを直列およびリング状に電気的に接続するステップと、
前記ディジタル信号処理された複数の音響信号データを外部素子に出力する出力ステップと、
各前記ディジタル信号処理ユニットが、前記共有メモリデータを前段のディジタル信号処理ユニットから受信する受信ステップと、
前記各ディジタル信号処理ユニットが、この受信ステップで受信された共有メモリデータを受信メモリに一時的に格納するステップと、
前記各ディジタル信号処理ユニットが、前記受信メモリに格納された共有メモリデータを複製して、共有メモリデータ領域に記憶するステップと、
前記各ディジタル信号処理ユニットが、前記共有メモリデータ領域に記憶された共有メモリデータを入力信号として少なくとも１つの音響処理を行う音響処理ステップと、
前記各ディジタル信号処理ユニットが、前記音響処理ステップで処理された出力信号を前記共有メモリデータ領域に書き込むステップと、
前記各ディジタル信号処理ユニットが、前記共有メモリデータ領域に書き込まれた共有メモリデータを送信メモリに一時的に格納するステップと、
前記各ディジタル信号処理ユニットが、前記送信メモリに格納された共有メモリデータを後段のディジタル信号処理ユニットに送信する送信ステップとを備えたことを特徴とするディジタル信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル信号処理装置に関し、特に、音響機器用の複数のディジタル信号処理ユニットの記憶装置を共有し、複数のディジタル信号処理ユニットをあたかも一つのディジタル信号処理装置とみなして制御可能なディジタル信号処理装置に関するものである。
【０００２】
【従来の技術】
従来、この種のディジタル信号処理装置は、図２６に示すように、複数のディジタル信号処理ユニット（以下、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）と略す。）１、２、３および４を含むＤＳＰ群５と、複数のＤＳＰが共有する外付けの共有メモリ６と、各ＤＳＰから共有メモリ６のデータの読み書きに用いるアドレスバス７と、データバス８と、複数個のＤＳＰから共通のアドレスバス７とデータバス８を用いる場合にバスの衝突を避けるための調停のための制御信号用のコントロールバス９とを備え、共有メモリ６を介してＤＳＰ群５の各ＤＳＰが音響信号処理を実現するものであった。
【０００３】
例えば、ＤＳＰ１の中の音響信号処理の入力信号は、共有メモリ６から読み込まれる。このとき、コントロールバス９を監視して、他のＤＳＰがアドレスバス７およびデータバス８を占有していないかが確認されてから読み込まれる。該当する音響信号処理の出力信号は、同じようにコントロールバス９を監視して、他のＤＳＰがアドレスバス７およびデータバス８を占有していないかが確認されてから書き込まれる。このようにして、複数のＤＳＰが外付けの共有メモリ６に対してアドレスバス７およびデータバス８が衝突しないように読み込みおよび書き込み処理を行うことが可能であった。
【０００４】
【発明が解決しようとする課題】
しかし、このような従来のディジタル信号処理装置では、コントロールバスの状態を見て、アドレスバスとデータバスが他のＤＳＰで使用中であれば、バスが開放されるのを待って、データの読み書きを実施するために、バスの調停が必要となり、例えば、同時に複数のＤＳＰ間で、データの読み込み等が発生した場合、同時に読み込みや書き込みが行えなくなり、リアルタイムに処理が行えないという問題点があった。
【０００５】
また、音響信号処理は、オーディオサンプリング周波数で規定される１オーディオサンプルごとに必ず全部の音響信号処理を完了させる必要があり、一つのＤＳＰがバスを占有した場合、複数個のＤＳＰが全て１オーディオサンプルで処理が完了しないという問題点があった。
【０００６】
本発明はこのような問題を解決するためになされたもので、複数のＤＳＰが、一つの共有メモリをバス制御の制限無しに使用でき、全てのＤＳＰから共有メモリを同時に使用可能なディジタル信号処理装置を提供するものである。
【０００７】
【課題を解決するための手段】
本発明のディジタル信号処理装置は、外部素子から複数の音響信号データを入力する入力手段と、直列およびリング状に電気的に接続され、前記入力手段により入力された複数の音響信号データを含むブロックデータを共有メモリデータとして互いに送受信し、ディジタル信号処理する複数のディジタル信号処理ユニットと、前記ディジタル信号処理ユニットで処理された複数の音響信号データを外部素子に出力する出力手段とを具備し、各前記ディジタル信号処理ユニットが、前記共有メモリデータを前段のディジタル信号処理ユニットから受信する受信手段と、この受信手段により受信された共有メモリデータを受信メモリに一時的に格納する受信データ格納手段と、前記受信メモリに格納された共有メモリデータを複製して、共有メモリデータ記憶装置の共有メモリデータ領域に記憶する複製データ記憶手段と、前記共有メモリデータ記憶装置の共有メモリデータ領域に記憶された共有メモリデータを入力信号として少なくとも１つの音響処理を行い、出力信号を前記共有メモリデータ記憶装置の共有メモリデータ領域に書き込む音響処理手段と、前記共有メモリデータ記憶装置の共有メモリデータ領域に記憶された共有メモリデータを送信メモリに一時的に格納する送信データ格納手段と、前記送信メモリに格納された共有メモリデータを後段のディジタル信号処理ユニットに送信する送信手段とを備えた構成を有している。
【０００８】
この構成により、複数のディジタル信号処理ユニット間で、共有メモリデータを送受信させて、一つの共有メモリをバス制御の制限無しに、全てのＤＳＰから同時に使用可能とし、音響信号データを共有することができる。このように音響信号処理を複数のＤＳＰに分散配置させて実行させることにより、あたかも一つのディジタル信号処理装置で大規模な音響システムの音響信号系統を実現させることができる。
【０００９】
また、本発明のディジタル信号処理装置は、ダイレクトメモリアクセス方式を使用して、前記受信手段が、前記共有メモリデータを前記前段のディジタル信号処理ユニットから受信し、前記受信データ格納手段が、前記受信手段で受信された共有メモリデータを前記受信メモリに格納するとともに、同時に前記音響処理手段が、前記共有メモリデータの音響処理を行うとともに、同時に前記送信データ格納手段が、前記共有メモリデータ記憶装置の共有メモリデータ領域に記憶された共有メモリデータを送信メモリに一時的に格納し、前記送信手段が、前記送信メモリに格納された共有メモリデータを前記後段のディジタル信号処理ユニットに送信することを特徴とした構成を有している。
【００１０】
この構成により、音響信号処理と平行して共有メモリデータの送受信が同時に行えるので、共有メモリデータの送受信処理のステップ数を削減でき、より多くの音響信号処理を実行することができることとなる。
【００１１】
さらに、本発明のディジタル信号処理装置は、少なくとも１つの前記ディジタル信号ユニットに、外付けメモリ手段をさらに設けた構成を有している。この構成により、共有メモリデータ領域に外付けメモリ手段のデータを格納することにより、他のＤＳＰからも外付けメモリの内容を参照でき、一つの外付けメモリを複数のＤＳＰで共有することができることとなる。
【００１２】
また、本発明のディジタル信号処理装置は、複数の前記ディジタル信号処理ユニットをそれぞれ含む複数の基本ユニットと、この複数の基本ユニット間を、外部バスを介して接続させるか否かを切り替えて、前記複数の基本ユニットの複数のディジタル信号処理ユニット間で前記共有メモリデータを送受信させるか否かを切り替える切り替え手段とをさらに設けた構成を有している。
【００１３】
この構成により、共有メモリデータの送受信用の外部バスへの切り替え手段を操作するだけで簡単に複数のＤＳＰを含むユニットを共有メモリデータの循環に接続したり、取り外したりすることができることとなる。
【００１４】
さらに、本発明のディジタル信号処理装置は、前記共有メモリデータ領域のデータ配置を編集する共有メモリデータ編集手段をさらに設けた構成を有している。この構成により、各ＤＳＰに対して制御することなしに、共有メモリ上のデータ配置を編集することで、容易に音響信号系統を変更することができることとなる。
【００１５】
また、本発明のディジタル信号処理装置は、前記各ディジタル信号処理ユニットに、外部素子から前記複数の音響信号データを入力する入力手段と、外部素子に前記複数の音響信号データを出力する出力手段と、当該ディジタル信号処理ユニットの前段のディジタル信号処理ユニットの送信手段からの出力と、当該ディジタル信号処理ユニットの後段のディジタル信号処理ユニットの送信手段からの出力とから当該ディジタル信号処理ユニットの受信手段に入力する出力を選択する選択手段とをさらに設けた構成を有している。
【００１６】
この構成により、選択手段の設定により、任意の位置で共有メモリデータの循環範囲を自由に設定することができ、これにより、それぞれのＤＳＰ内にある音響信号処理出力を書き込む共有メモリのアドレスを異なる循環範囲で重複させることができるので、共有メモリの容量を削減できることとなる。
【００１７】
さらに、本発明のディジタル信号処理装置は、前記各ディジタル信号処理ユニットが、外部素子から前記複数の音響信号データを入力する入力手段と、外部素子に前記複数の音響信号データを出力する出力手段と、前記入力手段および前記出力手段に設けられた第１の着脱手段と、前記受信手段および送信手段に設けられた第２の着脱手段とをさらに備えた構成を有している。この構成により、簡単に装置のＤＳＰ構成を変更できるとともに、その構成に応じて、共有メモリデータの循環範囲の設定を変更することができることとなる。
【００１８】
また、本発明のディジタル信号処理装置は、前記共有メモリデータ領域に、前記ディジタル信号処理ユニット毎に、前記出力データを書き込む音響信号データ領域をそれぞれ設けた構成を有している。この構成により、同一ＤＳＰ内での複数の音響信号処理の入出力アドレスを一つの音響信号データ領域に割り当て、共有メモリデータのデータ容量を削減することができることとなる。
【００１９】
さらに、本発明のディジタル信号処理装置は、前記ディジタル信号処理ユニットの前記音響処理手段が、入力信号をレベルメータ表示用データにするフィルタ処理を行うフィルタ部を有し、前記共有メモリデータ領域の少なくとも一つデータを一定のサイクルで繰り返し読み出すデータ読出し手段と、前記データ読出し手段によって読み出されたデータをレベルメータ表示するレベルメータ表示手段とをさらに設けた構成を有している。この構成により、共有メモリデータから読み出した音響信号データをレベルメータ表示することができることとなる。
【００２０】
また、本発明のディジタル信号処理装置は、前記共有メモリデータ領域の少なくとも一つデータを一定のサイクルで繰り返し読み出すデータ読出し手段と、前記データ読出し手段によって読み出されたデータをそれぞれレベルメータ表示用データにするフィルタ処理を行う少なくとも一つのフィルタ手段と、前記フィルタ手段で処理されたデータをそれぞれレベルメータ表示する少なくとも一つのレベルメータ表示手段とをさらに設けた構成を有している。この構成により、レベルメータ表示したい音響信号データを共有メモリデータ領域内から読み込むだけで、簡単にレベルメータ表示することができることとなる。
【００２１】
また、本発明のディジタル信号処理方法は、外部素子から複数の音響信号データを入力する入力ステップと、この入力ステップで入力された前記複数の音響信号データを含むブロックデータを共有メモリデータとして共有メモリデータ領域に記憶するステップと、前記共有メモリデータを互いに送受信し、ディジタル信号処理する複数のディジタル信号処理ユニットを直列およびリング状に電気的に接続するステップと、前記ディジタル信号処理された複数の音響信号データを外部素子に出力する出力ステップと、各前記ディジタル信号処理ユニットが、前記共有メモリデータを前段のディジタル信号処理ユニットから受信する受信ステップと、前記各ディジタル信号処理ユニットが、この受信ステップで受信された共有メモリデータを受信メモリに一時的に格納するステップと、前記各ディジタル信号処理ユニットが、前記受信メモリに格納された共有メモリデータを複製して、共有メモリデータ領域に記憶するステップと、前記各ディジタル信号処理ユニットが、前記共有メモリデータ領域に記憶された共有メモリデータを入力信号として少なくとも１つの音響処理を行う音響処理ステップと、前記各ディジタル信号処理ユニットが、前記音響処理ステップで処理された出力信号を前記共有メモリデータ領域に書き込むステップと、前記各ディジタル信号処理ユニットが、前記共有メモリデータ領域に書き込まれた共有メモリデータを送信メモリに一時的に格納するステップと、前記各ディジタル信号処理ユニットが、前記送信メモリに格納された共有メモリデータを後段のディジタル信号処理ユニットに送信する送信ステップとを備えたことを特徴としている。
【００２２】
これにより、複数のディジタル信号処理ユニット間で、共有メモリデータを送受信させて、一つの共有メモリをバス制御の制限無しに、全てのＤＳＰから同時に使用可能とし、音響信号データを共有することができる。このように音響信号処理を複数のＤＳＰに分散配置させて実行させることにより、あたかも一つのディジタル信号処理装置で大規模な音響システムの音響信号系統を実現させることができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素は同じ参照記号および符号を用いて示してある。
【００２４】
（第１の実施の形態）
【００２５】
図１に示すように、本発明の第１の実施の形態のディジタル信号処理装置１００は、複数の音響信号データを含むブロックデータを共有メモリデータ５０として互いに送受信し、ディジタル信号処理する複数のＤＳＰ、本実施の形態では、第１のＤＳＰ１０、第２のＤＳＰ２０、第３のＤＳＰ３０、および第４のＤＳＰ４０を具備するものである。また、第１のＤＳＰ１０が、図示されない外部素子から複数の音響信号データを入力する外部入力端子５１と、この外部入力端子５１を介して入力された複数の音響信号データを含むブロックデータを共有メモリデータ５０として後述する共有メモリデータ記憶領域に記憶し、この共有メモリデータ５０に後述する音響処理を各ＤＳＰで行った後、音響信号データとして外部素子に出力する外部出力端子５３とを備えている。
【００２６】
一般に、ＤＳＰの処理には制限があり、規模の大きな音響システムや処理が複雑な音響処理においては、複数のＤＳＰを用いる場合が多い。本実施の形態においても、このような場合を想定し、４個のＤＳＰを用いる場合について説明する。
【００２７】
本実施の形態において、第１のＤＳＰ１０に外部入力端子５１および外部出力端子５３を設けたが、これに限定されるものではなく、複数のＤＳＰのうち少なくとも一つに外部入力端子５１および外部出力端子５３を設ければ良い。また、外部入力端子５１および外部出力端子５３は、同じ一つのＤＳＰに設けなくても良く、異なるＤＳＰにそれぞれ設けても良い。
【００２８】
ＤＳＰ１０、２０、３０および４０は、直列およびリング状に電気的に接続され、共有メモリデータ５０を前段のＤＳＰから受信する受信手段１１、２１、３１および４１と、後段のＤＳＰに共有メモリデータ５０を送信する送信手段１３、２３、３３および４３とをそれぞれ含む。
【００２９】
詳細には、第１のＤＳＰ１０の受信手段１１は、第４のＤＳＰ４０の送信手段４３に電気的に接続され、第２のＤＳＰ２０の受信手段２１は、第１のＤＳＰ１０の送信手段１３に電気的に接続され、第３のＤＳＰ３０の受信手段３１は、第２のＤＳＰ２０の送信手段２３に電気的に接続され、第４のＤＳＰ４０の受信手段４１は、第３のＤＳＰ３０の送信手段３３に電気的に接続される。このようにして、複数のＤＳＰは、直列およびリング状の接続構成を成すものである。このように構成することにより、複数のＤＳＰ間で音響信号データを共有メモリデータ５０というデータ形式で循環させ、音響信号データを共有することが可能となる。
【００３０】
図２は、本発明の第１の実施の形態のディジタル信号処置装置１００のＤＳＰ単体の内部構成の一例を示す概略ブロック図である。
【００３１】
以下、第１のＤＳＰ１０を例として説明する。図２に示すように、第１のＤＳＰ１０は、前段のＤＳＰから共有メモリデータ５０を入力する入力端子１１１と、後段のＤＳＰに共有メモリデータ５０を出力する出力端子１１２と、入力端子１１１を介して共有メモリデータを前段のＤＳＰから受信する受信手段１１と、受信手段１１により受信された共有メモリデータ５０を受信用バッファ１１４に一時的に格納する受信データ格納手段１１３と、受信用バッファ１１４に格納された共有メモリデータ５０を複製して、共有メモリデータ記憶装置の共有メモリデータ領域１１７に記憶する複製データ記憶手段１１６と、共有メモリデータ領域１１７に記憶された共有メモリデータ５０を入力信号として少なくとも１つの任意の音響処理を行い、この音響処理された出力信号を共有メモリデータ領域１１７に書き込む音響処理手段１２０と、共有メモリデータ領域１１７に書き込まれた共有メモリデータ５０を送信用バッファ１１９に一時的に格納する送信データ格納手段１１８と、送信用バッファ１１９に格納された共有メモリデータ５０を後段のＤＳＰに出力端子１１２を介して送信する送信手段１３とを備えている。
【００３２】
受信手段１１および送信手段１３は、例えば、一般的なＤＳＰに装備されるシリアル通信端子を使用できる。受信用バッファ１１４および送信用バッファ１１９は、例えば、ＤＳＰ内部に装備されるＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などのメモリのメモリ領域に割り付けられる。共有メモリデータ領域１１７は、ＤＳＰが有する記憶装置のメモリ領域に割り付けられる。記憶装置は、例えば、ＤＳＰ内部に装備されるＤＲＡＭなどのメモリである。また、受信データ格納手段１１３、複製データ記憶手段１１６、音響処理手段１２０、および送信データ格納手段１１８は、ＤＳＰがプログラム手順に従って動作することにより実現される。
【００３３】
図３は、本発明の第１の実施の形態のディジタル信号処理装置１００の音響処理手段１２０の概略ブロック図を示す。図３に示すように、音響処理手段１２０は、ｎ個の音響信号処理１３０、１４０および１５０を含む。音響信号処理は、例えば、フィルタ処理、ダイナミクス処理などがある。音響信号処理１３０、１４０および１５０は、受信手段１１によって受信された共有メモリデータの中から音響信号処理に必要なデータを共有メモリデータ領域１１７から読み込む入力信号読み込み部１３１、１４１および１５１と、入力信号読み込み部１３１、１４１および１５１で読み込まれたデータに所定の音響信号処理を行う音響信号処理部１３３、１４３および１５３と、音響信号処理部１３３、１４３および１５３によって処理されたデータを共有メモリデータ領域１１７に書き込む出力信号書き込み部１３５、１４５および１５５とをそれぞれ含む。
【００３４】
各ＤＳＰには、予めｎ個の音響信号処理がプログラムにより割り当てられており、その割り当てに従って、処理が行われる。例えば、イコライザという音響処理が１０個割り当てられている場合、音響処理手段１２０は、入力信号読み込み部、音響信号処理部および出力信号書き込み部による音響信号処理を１０回行う。
【００３５】
図４は、本発明の第１の実施の形態のディジタル信号処理装置１００の処理手順を示すフローチャートである。本発明の第１の実施の形態のディジタル信号処理装置１００は、オーディオサンプルフレームに同期して行われる。一般的な音響処理用のＤＳＰにおいて、ディジタルオーディオ信号のサンプリング周波数は、４４．１ｋＨｚ、４８ｋＨｚ、または９６ｋＨｚがある。例えば、サンプリング周波数４８ｋＨｚの場合は、１／４８ｋ（秒）が、オーディオサンプルフレームであり、このフレーム内に全音響信号処理を終了する必要がある。１フレーム内に音響処理を終了しないと、不連続の音響信号となり、ノイズとなることがある。従って、ディジタル音響機器では、このオーディオサンプルフレーム単位で割り込みが発生し、この割り込みに従って、全ての音響信号処理が行われる。
【００３６】
図４に示すように、オーディオサンプルフレームの割り込みの発生に伴い、本処理が開始する（Ｓ１１）。処理が開始すると、図示されない外部素子との音響信号データの入出力処理を行う入出力スレッド（Ｓ２０）と、音響信号処理を行うオーディオスレッド（Ｓ３０）と、送信用データを準備する後処理スレッド（Ｓ９０）と、が順次実行され、すべての処理が終了するとサンプルフレーム処理完了状態（Ｓ９９）となる。
【００３７】
入出力スレッドＳ２０は、１サンプルフレーム前の受信用バッファのデータを共有メモリデータ領域１１７へコピーし（ステップＳ２１）、共有メモリデータ領域１１７へのコピーが完了したことを確認し（ステップＳ２２）、その後、外部素子に共有メモリデータ領域１１７内の共有メモリデータ５０を送信する（ステップＳ２３）。これにより、１サンプルフレーム前までに処理された音響信号データを含む共有メモリデータを外部素子に送信することになる。
【００３８】
オーディオスレッドＳ３０は、ｎ個の音響信号処理（Ｓ３１、Ｓ４１およびＳ５１）を有し、音響信号処理ステップＳ３１、Ｓ４１およびＳ５１は、それぞれ、入力信号を共有メモリデータ領域１１７から読み込み（ステップＳ３２、Ｓ４２、およびＳ５２）、読み込んだ音響信号データに音響信号処理を行い（ステップＳ３３、Ｓ４３、およびＳ５３）、処理後のデータを出力信号として共有メモリデータ領域１１７に書き込む（ステップＳ３４、Ｓ４４、およびＳ５４）。
【００３９】
後処理スレッドＳ９０は、共有メモリデータ領域１１７のデータを送信用バッファにコピーする（ステップＳ９１）。この送信用バッファに格納された共有メモリデータ５０は、後段のＤＳＰに送信されるものである。
【００４０】
以上の処理が終了するとオーディオサンプルフレームの割り込みで開始される処理のすべてが終了し、サンプルフレーム処理完了状態（Ｓ９９）になる。このように、オーディオサンプルフレームの割り込みが入るたびに、上記の処理がＤＳＰ内部で行われる。
【００４１】
以上のように構成された本発明の第１の実施の形態のディジタル信号処理装置１００の動作を、図１乃至図９を用いて以下に説明する。
【００４２】
本発明の第１の実施の形態のディジタル信号処理装置１００は、例として、図５に示す音響信号系統図に示される音響システムの系統を図１に示した４個のＤＳＰによって実現するものとする。図５に示すように、本実施の形態の音響システム系統は、アナログディジタル変換された第１の入力信号６１（図中、「ＡＤ１」と示す。）が、第１のイコライザ６３（図中、「イコライザ１」と示す。）と、この第１のイコライザ６３に接続された第１のゲイン６５（図中、「ゲイン１」と示す。）と、この第１のゲイン６５に接続された第１のダイナミクス６７（図中、「ダイナミクス１」と示す。）と、この第１のダイナミクス６７に接続された第２のゲイン６９（図中、「ゲイン２」と示す。）とにより処理され、ディジタルアナログ変換されて第１の出力信号７１（図中、「ＤＡ１」と示す。）として出力される。
【００４３】
さらに、第１のゲイン６５に接続された第２のダイナミクス７３（図中、「ダイナミクス２」と示す。）と、この第２のダイナミクス７３に接続された第３のゲイン７５（図中、「ゲイン３」と示す。）とにより処理され、ディジタルアナログ変換されて第２の出力信号７７（図中、「ＤＡ２」と示す。）として出力される。
【００４４】
さらに、アナログディジタル変換された第２の入力信号７９（図中、「ＡＤ５」と示す。）と、アナログディジタル変換された第３の入力信号８１（図中、「ＡＤ２２」と示す。）と、第１のゲイン６５の出力信号とを加算処理するミキシング８３（図中、「ミキシング１」と示す。）と、このミキシング８３に接続された第２のイコライザ８５（図中、「イコライザ２」と示す。）とにより処理されて、ディジタルアナログ変換されて第３の出力信号８７（図中、「ＤＡ３」と示す。）として出力される。
【００４５】
図５に示される音響信号系統のこれらの処理要素は、４個のＤＳＰに分けて配置される。ここでは、第１のイコライザ６３および第１のゲイン６５が第１のＤＳＰ１０に配置され、第１のダイナミクス６７および第２のゲイン６９が第２のＤＳＰ２０に配置され、第２のダイナミクス７３および第３のゲイン７５が第３のＤＳＰ３０に配置され、ミキシング８３および第２のイコライザ８５が第４のＤＳＰ４０に配置される。
【００４６】
図６、図７、図８および図９は、図５に示した音響システムの音響信号系統を実現する場合の第１、第２、第３および第４のＤＳＰ１０、２０、３０および４０の音響信号処理部における共有メモリデータ５０のデータ配置をそれぞれ示す。
【００４７】
図６に示すように、共有メモリデータ領域は、外部素子からの入力信号ＡＤ１〜ＡＤ３２が割り当てられる入力信号データ領域と、その後ろに各ＤＳＰ１０、２０、３０および４０の音響信号処理部によって得られた出力信号が割り当てられる音響信号データ領域とを有し、これらの領域に共有メモリデータ５０が格納される。
【００４８】
はじめに、図６に示すように、第１のＤＳＰ１０において、共有メモリデータ５０のデータＡＤ１が、第１のイコライザ６３の入力信号６１として読み出され、入力される。第１のイコライザ６３で処理されて得られたデータＥＱ１が出力信号１５として、共有メモリデータ５０に格納される。次いで、共有メモリデータ５０のデータＥＱ１が、第１のゲイン６５の入力信号１６として読み出され、入力される。第１のゲイン６５で処理されて得られたデータＧａｉｎ１が出力信号１７として、共有メモリデータ５０に格納される。
【００４９】
以上の処理により、第１のＤＳＰ１０のオーディオスレッドＳ３０の処理が終了する。次の後処理スレッドＳ９０で、共有メモリデータ５０が、後段の第２のＤＳＰ２０に送信される。
【００５０】
次に、図７に示すように、第２のＤＳＰ２０において、共有メモリデータ５０のデータＧａｉｎ１が、第１のダイナミクス６７の入力信号２５として読み出され、入力される。第１のダイナミクス６７で処理されて得られたデータＤＹＮ１が出力信号２６として、共有メモリデータ５０に格納される。次いで、共有メモリデータ５０のデータＤＹＮ１が、第２のゲイン６９の入力信号２７として読み出され、入力される。第２のゲイン６９で処理されて得られたデータＧａｉｎ２が出力信号２８として、共有メモリデータ５０に格納される。
【００５１】
以上の処理により、第２のＤＳＰ２０のオーディオスレッドＳ３０の処理が終了する。次の後処理スレッドＳ９０で、共有メモリデータ５０が後段の第３のＤＳＰ３０に送信される。
【００５２】
次に、図８に示すように、第３のＤＳＰ３０において、共有メモリデータ５０のデータＧａｉｎ１が、第２のダイナミクス７３の入力信号３５として読み出され、入力される。第２のダイナミクス７３で処理されて得られたデータＤＹＮ２が出力信号３６として、共有メモリデータ５０に格納される。次いで、共有メモリデータ５０のデータＤＹＮ２が、第３のゲイン７５の入力信号３７として読み出され、入力される。第３のゲイン７５で処理されて得られたデータＧａｉｎ３が出力信号３８として、共有メモリデータ５０に格納される。
【００５３】
以上の処理により、第３のＤＳＰ３０のオーディオスレッドＳ３０の処理が終了する。次の後処理スレッドＳ９０で、共有メモリデータ５０が後段の第４のＤＳＰ４０に送信される。
【００５４】
次に、図９に示すように、第４のＤＳＰ４０において、共有メモリデータ５０のデータＧａｉｎ１、データＡＤ５およびデータＡＤ２２が、ミキシング８３の入力信号４５、７９および８１として読み出され、入力される。ミキシング８３で処理されて得られたデータＭＩＸ１が出力信号４６として、共有メモリデータ５０に格納される。次いで、共有メモリデータ５０のデータＭＩＸ１が、第２のイコライザ８５の入力信号４７として読み出され、入力される。第２のイコライザ８５で処理されて得られたデータＥＱ２が出力信号４８として、共有メモリデータ５０に格納される。
【００５５】
以上の処理により、第４のＤＳＰ４０のオーディオスレッドＳ３０の処理が終了する。次の後処理スレッドＳ９０で、共有メモリデータ５０が、後段の第１のＤＳＰ１０に送信される。
【００５６】
以上のようにして、各ＤＳＰでそれぞれ音響処理されて得られた出力データは、第１のＤＳＰ１０により、入出力スレッドＳ１０で、外部素子に外部出力端子５３を介して出力される。本実施の形態においては、図５の音響信号系統に示すように、第２のゲイン６９の出力信号として共有メモリデータ５０のデータＧａｉｎ１が読み出され、第１のディジタルアナログ変換７１を介して出力され、第３のゲイン７５の出力信号として共有メモリデータ５０のデータＧａｉｎ２が読み出され、第２のディジタルアナログ変換７７を介して出力され、第２のイコライザ８５の出力信号として共有メモリデータ５０のデータＥＱ２が読み出され、第３のディジタルアナログ変換８７を介して出力される。
【００５７】
このようにして、本実施の形態において、４個のＤＳＰが共有メモリを共有することにより４個のＤＳＰが、図５に示された音響信号系統全体の音響処理を分担して実行し、あたかも一つのＤＳＰ装置のように、音響信号処理の資源を分散して実現できることとなる。
【００５８】
以上のように、本発明の第１の実施の形態のディジタル信号処理装置１００は、外部素子から複数の音響信号データを入力する外部入力端子５１と、直列およびリング状に電気的に接続され、外部入力端子５１を介して入力された複数の音響信号データを含むブロックデータを共有メモリデータ５０として互いに送受信し、ディジタル信号処理する複数のＤＳＰ１０、２０、３０および４０と、ＤＳＰで処理された複数の音響信号データを外部素子に出力する外部出力端子５３とを具備し、ＤＳＰ１０、２０、３０および４０が、共有メモリデータ５０を前段のＤＳＰ４０、１０、２０および３０から受信する受信手段１１、２１、３１および４１と、この受信手段１１、２１、３１および４１により受信された共有メモリデータ５０を受信用バッファ１１４に一時的に格納する受信データ格納手段１１３と、受信用バッファ１１４に格納された共有メモリデータ５０を複製して、共有メモリデータ領域１１７に記憶する複製データ記憶手段１１６と、共有メモリデータ領域１１７に記憶された共有メモリデータ５０を入力信号として少なくとも１つの音響処理を行い、出力信号を共有メモリデータ領域１１７に書き込む音響処理手段１２０と、共有メモリデータ領域１１７に記憶された共有メモリデータ５０を送信用バッファ１１９に一時的に格納する送信データ格納手段１１８と、送信用バッファ１１９に格納された共有メモリデータ５０を後段のＤＳＰ２０、３０、４０および１０に送信する送信手段１３、２３、３３および４３とを備えているので、複数のＤＳＰ１０、２０、３０および４０間で、共有メモリデータ５０を送受信させて、音響信号データを共有することができる。このように音響信号処理を複数のＤＳＰに分散配置させて実行させることにより、あたかも一つのＤＳＰ装置で大規模な音響システムの音響信号系統を実現させることができる。
【００５９】
（第２の実施の形態）
【００６０】
図１０は本発明の第２の実施の形態のディジタル信号処理装置の処理手順を示すフローチャートである。これは図４に示した上記第１の実施の形態とは、ダイレクトメモリアクセス方式（以下、ＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）と略す。）を使用して、複数のＤＳＰ間で共有メモリデータの送受信を行う点が相違している。
【００６１】
図１０に示すように、本発明の第２の実施の形態のディジタル信号処理装置の処理手順は、図示されない外部素子との音響信号データの入出力処理を行う入出力スレッド（Ｓ６０）と、第１のＤＭＡチャンネル処理（ステップＳ７１）および第２のＤＭＡチャンネル処理（ステップＳ８１）と、音響信号処理を行うオーディオスレッド（Ｓ３０）と、送信用データを準備する後処理スレッド（Ｓ９０）とを含む。オーディオスレッド（Ｓ３０）および後処理スレッド（Ｓ９０）は、上記第１の実施の形態と同様であるので、詳細な説明は省略する。
【００６２】
入出力スレッドＳ６０は、１サンプルフレーム前の受信用バッファ１１４のデータを共有メモリデータ領域１１７へコピーするステップＳ６１と、共有メモリデータ領域１１７へのコピーが完了したことを確認するステップＳ６２と、ステップＳ６２の後、後述するＤＭＡ処理のための設定処理を行うステップＳ６３とを有する。この設定処理は、ＤＭＡ処理を行うための初期化処理およびレジスタ処理などである。一般に、ＤＭＡ処理とは、ＤＳＰのコアとは全く分離した処理であり、ＤＳＰコアの処理とＤＭＡ処置を同時並行で実行することが可能である。
【００６３】
ステップＳ６３のＤＭＡの設定処理が完了した後、二つのＤＭＡチャンネル処理を行う。二つのＤＭＡチャンネル処理は、並行して同時に処理が進行する。第１のＤＭＡチャンネル（Ｓ７１）では、共有メモリデータ５０を前段のＤＳＰから受信するステップＳ７２と、受信用バッファ１１４にデータを格納するステップＳ７３とを有し、データ受信を完了する（Ｓ７４）。
【００６４】
一方、第２のＤＭＡチャンネル（Ｓ８１）では、送信用バッファ１１９から共有メモリデータ５０を読出すステップＳ８２と、読み出した共有メモリデータ５０を後段のＤＳＰに送信するステップＳ８３とを有し、データ送信を完了する（Ｓ８４）。
【００６５】
以上のように構成された本発明の第２の実施の形態のディジタル信号処理装置の動作について図１０を用いて以下に説明する。
【００６６】
図１０に示すように、オーディオサンプルフレームの割り込みの発生に伴い、本処理が開始する（Ｓ１１）。処理が開始すると、図示されない外部素子との音響信号データの入出力処理を行う入出力スレッド（Ｓ６０）と、第１のＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）チャンネル処理（ステップＳ７１）および第２のＤＭＡチャンネル処理（ステップＳ８１）と、音響信号処理を行うオーディオスレッド（Ｓ３０）と、送信用データを準備する後処理スレッド（Ｓ９０）と、が実行され、サンプルフレーム処理完了状態（Ｓ９９）となる。
【００６７】
より詳細に説明すると、入出力スレッドＳ６０では、１サンプルフレーム前の受信用バッファ１１４のデータが共有メモリデータ領域１１７へコピーされ（ステップＳ６１）、共有メモリデータ領域１１７へのコピーが完了したことが確認されると（ステップＳ６２）、後述するＤＭＡ処理のための設定処理が行われる（ステップＳ６３）。
【００６８】
ステップＳ６３のＤＭＡの設定処理が完了した後、二つのＤＭＡチャンネル処理が行われる。二つのＤＭＡチャンネル処理は、並行して同時に処理が進行する。ステップＳ７１の第１のＤＭＡチャンネルでは、共有メモリデータ５０が前段のＤＳＰから受信され（ステップＳ７２）、受信用バッファ１１４にデータが格納され（ステップＳ７３）、データ受信が完了する（ステップＳ７４）。
【００６９】
一方、ステップＳ８１の第２のＤＭＡチャンネルでは、送信用バッファ１１９から共有メモリデータ５０が読出され（ステップＳ８２）、読み出された共有メモリデータ５０が後段のＤＳＰに送信され（ステップＳ８３）、データ送信が完了する（ステップＳ８４）。
【００７０】
上記のＤＭＡ処理と、オーディオスレッド（Ｓ３０）は、並列に実行されるため、共有メモリデータ５０の送受信の処理の間にＤＳＰのコアを占有しないので、より多くの音響信号処理をオーディオスレッド（Ｓ３０）で実行することが可能となる。
【００７１】
以上のように、本発明の第２の実施の形態のディジタル信号処理装置は、上記第１のディジタル信号処理装置の構成に加えて、ＤＭＡ方式を使用して、受信手段１１が、共有メモリデータ５０を前段のＤＳＰから受信し、受信データ格納手段１１３が、受信手段１１で受信された共有メモリデータ５０を受信用バッファ１１４に格納するとともに、同時に送信データ格納手段１１８が、共有メモリデータ領域１１７に記憶された共有メモリデータ５０を送信用バッファ１１９に一時的に格納し、送信手段１３が、送信用バッファ１１９に格納された共有メモリデータ５０を後段のＤＳＰに送信するように構成したことにより、オーディオスレッド（Ｓ３０）と並行して共有メモリデータ５０の送受信を二つのＤＭＡチャンネルによって実行するので、オーディオスレッド（Ｓ３０）の処理能力を低下させずに、隣接するＤＳＰと共有メモリデータ５０の送受信が可能となる。従って、この構成によれば、より多くの音響信号処理を実行することが可能となるという効果が得られる。
【００７２】
（第３の実施の形態）
【００７３】
図１１、図１２および図１３は、本発明の第３の実施の形態のディジタル信号処理装置の共有メモリデータ３５０のデータ配置例と、ディレイ処理を有する音響システムの音響信号系統を実現する場合の第１、第２および第３のＤＳＰ３１０、３２０および３３０の音響信号処理部によるデータの流れをそれぞれ示す。
【００７４】
図１１に示すように、本実施の形態のディジタル信号処理装置は、第１のＤＳＰ３１０に外付けメモリ３４０を設けた点が、上記第１および第２の実施の形態のディジタル信号処理装置とは相違している。
【００７５】
共有メモリデータ領域は、外部素子からの入力信号ＡＤ１〜ＡＤ３２が割り当てられる入力信号データ領域と、その後ろに各ＤＳＰ１０、２０および３０の音響信号処理部によって得られた出力信号が割り当てられる音響信号データ領域とを有し、これらの領域に共有メモリデータ３５０が格納される。
【００７６】
外付けメモリ３４０は、例えば、ＤＳＰのメモリ拡張のために接続されたＤＲＡＭなどのメモリである。
【００７７】
本実施の形態において、外付けメモリ３４０は、第１のＤＳＰ３１０に接続されているが、これに限定されるものではなく、少なくとも１つのＤＳＰに接続されていれば良い。この外付けメモリ３４０は、主に音響信号処理におけるディレイ処理として使用される。ディレイ処理とは、信号を遅らせる機能であり、音響機器などでは、複数チャンネル間の位相調整などに使用される。
【００７８】
図１１に示すように、第１のＤＳＰ３１０のオーディオスレッド処理として、３つのディレイ処理が行われ、外付けメモリ３４０に対して音響信号データの書き込みおよび読み込みが行われる。
【００７９】
具体的には、第１のＤＳＰ３１０において、共有メモリデータ３５０のデータＡＤ１が、第１のディレイ３１２の入力信号３１１として読み出され、入力される。第１のディレイ３１２において、この入力信号３１１が外付けメモリ３４０に書き込まれ、その後、第１のディレイ３１２に予め設定されている遅延時間経過後、第１のディレイ３１２の出力信号３１３として外付けメモリ３４０からデータＤｌｙ１ｅが読み出され、出力信号３１３として共有メモリデータ３５０に格納される。
【００８０】
さらに、共有メモリデータ３５０のデータＤｌｙ２が、第２のディレイ３１５の入力信号３１４として読み出され、入力される。第２のディレイ３１５において、この入力信号３１４が外付けメモリ３４０に書き込まれ、その後、第２のディレイ３１５に予め設定されている遅延時間経過後、第２のディレイ３１５の出力信号３１６として外付けメモリ３４０からデータＤｌｙ２ｅが読み出され、出力信号３１６として共有メモリデータ３５０に格納される。
【００８１】
さらに、共有メモリデータ３５０のデータＤｌｙ３が第３のディレイ３１８の入力信号３１７として読み出され、入力される。第３のディレイ３１８において、この入力信号３１７が外付けメモリ３４０に書き込こまれ、その後、第３のディレイ３１８に予め設定されている遅延時間経過後、第３のディレイ３１８の出力信号３１９として外付けメモリ３４０からデータＤｌｙ３ｅが読み出され、出力信号３１９として共有メモリデータ３５０に格納される。
【００８２】
また、図１２に示すように、第２のＤＳＰ３２０のオーディオスレッド処理には、第１のイコライザ３２２と、この第１のイコライザ３２２に接続された第２のディレイ３２５と、この第２のディレイ３２５に接続された第１のゲイン３２８とが配置されている。第２のＤＳＰ３２０に配置されている第２のディレイ３２５のディレイ処理の実体は、上記第１のＤＳＰ３１０で行われるので、第２のＤＳＰ３２０では、第１のＤＳＰ３１０で共有メモリデータ３５０に書き込まれたデータＤｌｙ２ｅを読み出すことで、ディレイ処理に替えている。
【００８３】
具体的には、第２のＤＳＰ３２０において、共有メモリデータ３５０のデータＡＤ２が、第１のイコライザ３２２の入力信号３２１として読み出され、入力される。第１のイコライザ３２２で処理されて得られたデータＥＱ１が出力信号３２３として、共有メモリデータ３５０に格納される。次いで、共有メモリデータ３５０のデータＥＱ１が、第２のディレイ３２５の入力信号３２４として読み出され、入力される。第２のディレイ３２５では、上述のように実際にはディレイ処理は行われず、入力信号３２４のデータＤｌｙ２がそのまま出力信号３２６として出力され、共有メモリデータ３５０に格納される。
【００８４】
次いで、共有メモリデータ３５０のデータＤｌｙ２ｅが、第１のゲイン３２８の入力信号３２７として読み出され、入力される。この共有メモリデータ３５０のデータＤｌｙ２ｅは、上記の第１のＤＳＰ３１０の第２のディレイ３１５で、実際にディレイ処理されたデータである。第１のゲイン３２８で処理されて得られたデータＧａｉｎ１が出力信号３２９として、共有メモリデータ３５０に格納される。
【００８５】
さらに、図１３に示すように、第３のＤＳＰ３３０のオーディオスレッド処理には、第２のイコライザ３３２と、この第２のイコライザ３３２に接続された第３のディレイ３３５と、この第３のディレイ３３５に接続された第２のゲイン３３８とが配置されている。第３のＤＳＰ３３０に配置されている第３のディレイ３３５のディレイ処理の実体は、上記第１のＤＳＰ３１０で行われるので、第３のＤＳＰ３３０では、第１のＤＳＰ３１０で共有メモリデータ３５０に書き込まれたデータＤｌｙ３ｅを読み出すことで、ディレイ処理に替えている。
【００８６】
具体的には、第３のＤＳＰ３３０において、共有メモリデータ３５０のＡＤ３のデータが、第２のイコライザ３３２の入力信号３３１として読み出され、入力される。第２のイコライザ３３２で処理されて得られたデータＥＱ２が出力信号３３３として、共有メモリデータ３５０に格納される。次いで、共有メモリデータ３５０のデータＥＱ２が、第３のディレイ３３５の入力信号３３４として読み出され、入力される。第３のディレイ３３５では、上述のように実際にはディレイ処理は行われず、入力信号３３４をそのまま出力信号３３６として出力し、共有メモリデータ３５０のデータＤｌｙ３に格納される。
【００８７】
次いで、共有メモリデータ３５０のデータＤｌｙ３ｅが、第２のゲイン３３８の入力信号３３７として読み出され、入力される。この共有メモリデータ３５０のデータＤｌｙ３ｅは、上記の第１のＤＳＰ３１０の第３のディレイ３１８で、実際にディレイ処理されたデータである。第２のゲイン３３８で処理されて得られたデータＧａｉｎ２が出力信号３３９として、共有メモリデータ３５０に格納される。
【００８８】
このようにして、外付けメモリ３４０を設けたＤＳＰ内で、他のＤＳＰの分もまとめてディレイ処理を行い、共有メモリデータ３５０を介してディレイ処理して得られた値をやり取りすることにより、外付けメモリが無いＤＳＰにも、ディレイ処理を配置できる。
【００８９】
以上のように、本発明の第３の実施の形態のディジタル信号処理装置は、上記第１または２のディジタル信号処理装置の構成に加えて、少なくとも１つのＤＳＰに、外付けメモリ３４０を設けているので、共有メモリデータ領域に外付けメモリ３４０のデータを格納することにより、他のＤＳＰからも外付けメモリ３４０の内容を参照でき、一つの外付けメモリを複数のＤＳＰで共有できることとなる。
【００９０】
（第４の実施の形態）
【００９１】
図１４は、本発明の第４の実施の形態のディジタル信号処理装置の概略ブロック図を示す。本発明の第４の実施の形態のディジタル信号処理装置は、図１に示された第１の実施の形態のディジタル信号処理装置１００と同様なユニットを基本ユニットとして複数備えている。
【００９２】
図１４に示すように、本発明の第４の実施の形態のディジタル信号処理装置は、第１の基本ユニット４０１と、第２の基本ユニット４０２と、第３の基本ユニット４０３と、これらの基本ユニット間で共有メモリデータを送受信させるように外部バス４０５を介して接続するか否かを切り替える切り替えスイッチ４３５、４３７、４６５、４６７、４９５および４９７と、ディジタル信号処理装置に外部素子から音響信号をアナログディジタル変換して入力するアナログディジタル変換入力部４０７と、ディジタル信号処理装置で処理された音響信号を外部素子にディジタルアナログ変換して出力するディジタルアナログ変換出力部４０９とを備えている。
【００９３】
第１の基本ユニット４０１は、上記第１の実施の形態のディジタル信号処理装置１００のＤＳＰと同様な４個の第１、第２、第３および第４のＤＳＰ４１０、４１５、４２０および４２５を含み、第１、第２、第３および第４のＤＳＰ４１０、４１５、４２０および４２５は、共有メモリデータを受信する受信手段４１１、４１６、４２１および４２６と、共有メモリデータを送信する送信手段４１２、４１７、４２２および４２７とをそれぞれ有する。さらに、第１の基本ユニット４０１は、第１のＤＳＰ４１０に設けられた外部素子から音響信号を入力する入力端子４３１と、外部に音響信号を出力する出力端子４３３と、外部バス４０５への本ユニットの接続を切り替える第１および第２のスイッチ４３５および４３７とを含む。
【００９４】
第２の基本ユニット４０２は、上記第１の実施の形態のディジタル信号処理装置１００のＤＳＰと同様な４個の第５、第６、第７および第８のＤＳＰ４４０、４４５、４５０および４５５を含む。第５、第６、第７および第８のＤＳＰ４４０、４４５、４５０および４５５は、共有メモリデータを受信する受信手段４４１、４４６、４５１および４５６と、共有メモリデータを送信する送信手段４４２、４４７、４５２および４５７とをそれぞれ有する。さらに、第２の基本ユニット４０２は、第５のＤＳＰ４４０に設けられた外部素子から音響信号を入力する入力端子４６１と、外部に音響信号を出力する出力端子４６３と、外部バス４０５への本ユニットの接続を切り替える第１および第２のスイッチ４６５および４６７とを含む。
【００９５】
第３の基本ユニット４０３は、上記第１の実施の形態のディジタル信号処理装置１００のＤＳＰと同様な４個のＤＳＰ４７０、４７５、４８０および４８５を含み、第９、第１０、第１１および第１２のＤＳＰ４７０、４７５、４８０および４８５は、共有メモリデータを受信する受信手段４７１、４７６、４８１および４８６と、および共有メモリデータを送信する送信手段４７２、４７７、４８２および４８７とをそれぞれ有する。さらに、第３の基本ユニット４０３は、第９のＤＳＰ４７０に設けられた外部素子から音響信号を入力する入力端子４９１と、外部に音響信号を出力する出力端子４９３と、外部バス４０５への本ユニットの接続を切り替える第１および第２のスイッチ４９５および４９７とを含む。
【００９６】
本実施の形態において、各切り替えスイッチ４３５、４３７、４６５、４６７、４９５および４９７は、入力端子と、２つの出力端子ＡおよびＢを有する。
【００９７】
第１の基本ユニット４０１において、第１の切り替えスイッチ４３５の入力端子は、第４のＤＳＰ４２５の送信手段４２７に電気的に接続され、第１の切り替えスイッチ４３５の出力端子Ａは、外部バス４０５を介して、第３の基本ユニット４０３の第２の切り替えスイッチ４９７の入力端子に電気的に接続され、第１の切り替えスイッチ４３５の出力端子Ｂは、第１のＤＳＰ４１０の受信手段４１１に電気的に接続される。
【００９８】
第２の切り替えスイッチ４３７の入力端子は、外部バス４０５を介して第２の基本ユニット４０２の第５のＤＳＰ４４０の第２の切り替えスイッチ４６７の出力端子Ａに電気的に接続され、第２の切り替えスイッチ４３７の出力端子Ａは、外部バス４０５を介して、第３の基本ユニット４０３の第２の切り替えスイッチ４９７の入力端子に電気的に接続され、第２の切り替えスイッチ４３７の出力端子Ｂは、第１のＤＳＰ４１０の受信手段４１１に電気的に接続される。
【００９９】
また、第１の基本ユニット４０１の入力端子４３１および出力端子４３３は、本実施の形態においては、未接続である。第１の基本ユニット４０１のみを外部バスに接続するような場合は、入力端子４３１および出力端子４３３に、アナログディジタル変換入力部４０７およびディジタルアナログ変換出力部４０９をそれぞれ電気的に接続すれば良い。
【０１００】
このように接続された第１の基本ユニット４０１を外部バス４０５に接続する場合は、図１４に示すように、第１の切り替えスイッチ４３５の出力端子Ａを選択するとともに、第２の切り替えスイッチ４３７の出力端子Ｂを選択する。一方、第１の基本ユニット４０１を外部バス４０５から外す場合は、第１の切り替えスイッチ４３５の出力端子Ｂを選択するとともに、第２の切り替えスイッチ４３７の出力端子Ａを選択する。
【０１０１】
第２の基本ユニット４０２において、第１の切り替えスイッチ４６５の入力端子は、第８のＤＳＰ４５５の送信手段４５７に電気的に接続され、第１の切り替えスイッチ４６５の出力端子Ａは、外部バス４０５を介して、第１の基本ユニット４０３の第２の切り替えスイッチ４３７の入力端子に電気的に接続され、第１の切り替えスイッチ４６５の出力端子Ｂは、第５のＤＳＰ４４０の受信手段４４１に電気的に接続される。
【０１０２】
第２の切り替えスイッチ４６７の入力端子は、外部バス４０５を介して第３の基本ユニット４０３の第９のＤＳＰ４７０の第２の切り替えスイッチ４９７の出力端子Ａに電気的に接続され、第２の切り替えスイッチ４６７の出力端子Ａは、外部バス４０５を介して、第１の基本ユニット４０１の第２の切り替えスイッチ４３７の入力端子に電気的に接続され、第２の切り替えスイッチ４６７の出力端子Ｂは、第５のＤＳＰ４４０の受信手段４４１に電気的に接続される。
【０１０３】
また、第２の基本ユニット４０２の入力端子４６１および出力端子４６３は、本実施の形態においては、未接続である。第２の基本ユニット４０２のみを外部バスに接続するような場合は、入力端子４６１および出力端子４６３に、アナログディジタル変換入力部４０７およびディジタルアナログ変換出力部４０９をそれぞれ電気的に接続すれば良い。
【０１０４】
このように接続された第２の基本ユニット４０２を外部バス４０５に接続する場合は、図１４に示すように、第１の切り替えスイッチ４６５の出力端子Ａを選択するとともに、第２の切り替えスイッチ４６７の出力端子Ｂを選択する。一方、第２の基本ユニット４０２を外部バス４０５から外す場合は、第１の切り替えスイッチ４６５の出力端子Ｂを選択するとともに、第２の切り替えスイッチ４６７の出力端子Ａを選択する。
【０１０５】
第３の基本ユニット４０３において、第１の切り替えスイッチ４９５の入力端子は、第１２のＤＳＰ４８５の送信手段４８７に電気的に接続され、第１の切り替えスイッチ４９５の出力端子Ａは、外部バス４０５を介して、第２の基本ユニット４０２の第２の切り替えスイッチ４６７の入力端子に電気的に接続され、第１の切り替えスイッチ４９５の出力端子Ｂは、第９１のＤＳＰ４７０の受信手段４７１に電気的に接続される。
【０１０６】
第２の切り替えスイッチ４９７の入力端子は、外部バス４０５を介して第１の基本ユニット４０１の第２の切り替えスイッチ４３７の出力端子Ａに電気的に接続され、第２の切り替えスイッチ４９７の出力端子Ａは、外部バス４０５を介して、第３の基本ユニット４０３の第２の切り替えスイッチ４９７に電気的に接続され、第２の切り替えスイッチ４９７の出力端子Ｂは、第１のＤＳＰ４１０の受信手段４１１に電気的に接続される。
【０１０７】
このように接続された第３の基本ユニット４０３を外部バス４０５に接続する場合は、図１４に示すように、第１の切り替えスイッチ４９５の出力端子Ａを選択するとともに、第２の切り替えスイッチ４９７の出力端子Ｂを選択する。一方、第３の基本ユニット４０３を外部バス４０５から外す場合は、第１の切り替えスイッチ４９５の出力端子Ｂを選択するとともに、第２の切り替えスイッチ４９７の出力端子Ａを選択する。
【０１０８】
以上のように構成された本発明の第４の実施の形態のディジタル信号処理装置の動作について図１４を用いて以下に説明する。
【０１０９】
例として、４個の第９、第１０、第１１および第１２のＤＳＰ４７０、４７５、４８０および４８５を含む第３の基本ユニット４０３のみを使用する場合は、第３の基本ユニット４０３を外部バス４０５から外すように切り替えスイッチを選択する。
【０１１０】
具体的には、第３の基本ユニット４０３の第１の切り替えスイッチ４９５は、出力端子Ｂを選択し、第２の切り替えスイッチ４９７は、出力端子Ａを選択する。尚、この場合、第１の基本ユニット４０１および第２の基本ユニット４０２の切り替えスイッチは、どのような選択でも構わない。このように切り替えスイッチの設定を行うだけで、第３の基本ユニット４０３に含まれる第９、第１０、第１１および第１２のＤＳＰ４７０、４７５、４８０および４８５間でのみ共有メモリデータを循環させ、４個のＤＳＰ間で共有メモリデータを共有することが可能となる。
【０１１１】
次に、４個の第９、第１０、第１１および第１２のＤＳＰ４７０、４７５、４８０および４８５を含む第３の基本ユニット４０３に加えて、４個の第１、第２、第３および第４のＤＳＰ４１０、４１５、４２０および４２５を含む第１の基本ユニット４０１の合計８個のＤＳＰを使用する場合は、第１の基本ユニット４０１と第３の基本ユニット４０３を外部バス４０５に接続するとともに、第２の基本ユニット４０２を外部バス４０５から外すように切り替えスイッチを選択する。
【０１１２】
具体的には、第１の基本ユニット４０１の第１の切り替えスイッチ４３５は、出力端子Ａを選択し、第２の切り替えスイッチ４３７は、出力端子Ｂを選択し、第２の基本ユニット４０２の第１の切り替えスイッチ４６５は、出力端子Ｂを選択し、第２の切り替えスイッチ４６７は、出力端子Ａを選択し、第３の基本ユニット４０３の第１の切り替えスイッチ４９５は、出力端子Ａを選択し、第２の切り替えスイッチ４９７は、出力端子Ｂを選択する。
【０１１３】
このように切り替えスイッチの設定を行うだけで、第３の基本ユニット４０３に含まれる４個の第９、第１０、第１１および第１２のＤＳＰ４７０、４７５、４８０および４８５に加えて、第１の基本ユニット４０１に含まれる４個の第１、第２、第３および第４のＤＳＰ４１０、４１５、４２０および４２５間で共有メモリデータを循環させ、８個のＤＳＰ間で共有メモリデータを共有することが可能となる。
【０１１４】
次に、４個の第９、第１０、第１１および第１２のＤＳＰ４７０、４７５、４８０および４８５を含む第３の基本ユニット４０３と、４個の第１、第２、第３および第４のＤＳＰ４１０、４１５、４２０および４２５を含む第１の基本ユニット４０１とに加えて、４個の第５、第６、第７および第８のＤＳＰ４４０、４４５、４５０および４５５を含む第２の基本ユニット４０２の合計１２個のＤＳＰを使用する場合は、第１、第２および第３の基本ユニット４０１、４０２および４０３を外部バス４０５に接続するように切り替えスイッチを選択する。
【０１１５】
具体的には、第１の基本ユニット４０１の第１の切り替えスイッチ４３５は、出力端子Ａを選択し、第２の切り替えスイッチ４３７は、出力端子Ｂを選択し、第２の基本ユニット４０２の第１の切り替えスイッチ４６５は、出力端子Ａを選択し、第２の切り替えスイッチ４６７は、出力端子Ｂを選択し、第３の基本ユニット４０３の第１の切り替えスイッチ４９５は、出力端子Ａを選択し、第２の切り替えスイッチ４９７は、出力端子Ｂを選択する。
【０１１６】
このように切り替えスイッチの設定を行うだけで、第３の基本ユニット４０３に含まれる４個の第９、第１０、第１１および第１２のＤＳＰ４７０、４７５、４８０および４８５と、第１の基本ユニット４０１に含まれる４個の第１、第２、第３および第４のＤＳＰ４１０、４１５、４２０および４２５とに加えて、第２の基本ユニット４０２に含まれる４個の第５、第６、第７および第８のＤＳＰ４４０、４４５、４５０および４５５間で共有メモリデータを循環させ、１２個のＤＳＰ間で共有メモリデータを共有することが可能となる。
【０１１７】
さらに、上記の状態において、第１の基本ユニット４０１に含まれる４個の第１、第２、第３および第４のＤＳＰ４１０、４１５、４２０および４２５を外部バス４０５から外す場合は、第１の基本ユニット４０１の第１の切り替えスイッチ４３５は、出力端子Ｂを選択し、第２の切り替えスイッチ４３７は、出力端子Ａを選択する。
【０１１８】
このように第１の基本ユニット４０１の切り替えスイッチを操作するだけで、第１の基本ユニット４０１に含まれる４個の第１、第２、第３および第４のＤＳＰ４１０、４１５、４２０および４２５を外部バス４０５から外し、共有メモリデータの循環から外すことが可能となる。
【０１１９】
以上のように、本発明の第４の実施の形態のディジタル信号処理装置は、上記第１乃至第３の実施の形態の何れかのディジタル信号処理装置の構成に加えて、複数のＤＳＰをそれぞれ含む複数の基本ユニット４０１、４０２および４０３と、この複数の基本ユニット４０１、４０２および４０３間で共有メモリデータを送受信させるように外部バス４０５を介して接続させるか否かを切り替える切り替えスイッチ４３５、４３７、４６５、４６７、４９５および４９７とをさらに設けているので、共有メモリデータの送受信用の外部バス４０５への切り替えスイッチを操作するだけで簡単に複数のＤＳＰを含むユニットを共有メモリデータの循環に接続したり、取り外したりすることができる。
【０１２０】
尚、上記実施の形態では基本ユニットとして４つのＤＳＰを含み、また基本ユニットが３つの場合について説明したが、本発明はこれに限定されるものではなく、任意の個数のＤＳＰおよび基本ユニットでも構成可能であり、同様の効果が得られるものである。
【０１２１】
（第５の実施の形態）
【０１２２】
図１５は、本発明の第５の実施の形態のディジタル信号処理装置の概略ブロック図を示す。図１５に示すように、本発明の第５の実施の形態のディジタル信号処理装置５００は、図１に示した上記第１の実施の形態のディジタル信号処理装置１００とは、共有メモリデータ編集手段５６０を設けた点が相違している。
【０１２３】
共有メモリデータ編集手段５６０は、第４のＤＳＰ４０の送信手段４３と第１のＤＳＰ１０の受信手段１１の間に介在し、共有メモリデータ領域のデータ配置を編集するものである。共有メモリデータ編集手段５６０は、例えば、ＤＳＰ内部のメモリ上のデータに対して上書きを可能とするＣＰＵ（Ｃｅｎｔｒａｌ　ＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）などのホストコントローラである。一般に、ＤＳＰは、ＤＳＰとＣＰＵ間でデータの送受信が可能なインタフェースを有しており、ＣＰＵは、このインタフェースを介してＤＳＰ内部のメモリに対して上書きを行う。
【０１２４】
以上のように構成された本発明の第５の実施の形態のディジタル信号処理装置５００の動作を、図１６を用いて以下に説明する。
【０１２５】
図１６は、本発明の第５の実施の形態のディジタル信号処理装置５００の共有メモリデータ編集手段５６０による共有メモリデータの編集例を示す図である。図１６に示すように、共有メモリデータ編集手段５６０によって、編集前の共有メモリデータ５５１のデータＧａｉｎ２とデータＧａｉｎ３が入れ替えられ（ステップＳ５０１）、編集後の共有メモリデータ５５２となる。
【０１２６】
これにより、共有メモリデータのＧａｉｎ２とＧａｉｎ３の音響信号データを入れ替えられたこととなる。上記第１の実施の形態のディジタル信号処理装置１００の図５に示した系統図で説明したように、共有メモリデータ５５１のＧａｉｎ２は、第１のディジタルアナログ変換７１を介して外部に出力され、共有メモリデータ５５１のＧａｉｎ３は、第２のディジタルアナログ変換７７を介して外部に出力される。上記共有メモリデータの編集処理（ステップＳ５０１）により、この外部出力が入れ替えられることとなる。
【０１２７】
すなわち、共有メモリデータ５５２のＧａｉｎ３が、第１のディジタルアナログ変換７１を介して外部に出力され、共有メモリデータ５５２のＧａｉｎ２が、第２のディジタルアナログ変換７７を介して外部に出力されることとなる。このように、共有メモリデータ編集手段５６０によって、音響信号データの共有メモリ上の配置を編集することにより、音響信号系統を切り換えることが可能となる。従って、各ＤＳＰに対して制御しなくても、共有メモリ上のデータ配置を編集するだけで、音響信号系統の切り換えを行うことが可能となる。
【０１２８】
以上のように、本発明の第５の実施の形態のディジタル信号処理装置５００は、上記第１乃至第４の実施の形態の何れかのディジタル信号処理装置の構成に加え、共有メモリデータ領域のデータ配置を編集する共有メモリデータ編集手段５６０をさらに設けたので、各ＤＳＰに対して制御することなしに、共有メモリ上のデータ配置を編集することで、容易に音響信号系統を変更することが可能となる。
【０１２９】
尚、上記実施の形態では、ＤＳＰの外部に設けられた共有メモリデータ編集手段５６０を用いた場合について説明したが、本発明は、ＤＳＰの外部に設けられた共有メモリデータ編集手段５６０のほかに、ＤＳＰ内部のメモリ上で編集を行う手段などを用いても同様の効果が得られるものである。
【０１３０】
（第６の実施の形態）
【０１３１】
図１７は、本発明の第６の実施の形態のディジタル信号処理装置６００の概略ブロック図を示す。図１７に示すように、本発明の第６の実施の形態のディジタル信号処理装置６００は、図１に示した上記第１の実施の形態のディジタル信号処理装置１００とは、共有メモリデータの循環経路を切り替える選択スイッチ６２５、６２７、６３５、６３７、６４５および６４７を設け、さらに外部素子から音響信号データをアナログディジタル変換してＤＳＰ１０、２０、３０および４０に入力端子６１１、６２１、６３１および６４１を介してそれぞれ入力するアナログディジタル変換入力部６０７と、外部素子に音響信号データをディジタルアナログ変換してＤＳＰ１０、２０、３０および４０から出力端子６１３、６２３、６３３および６４３を介してそれぞれ出力するディジタルアナログ変換出力部６０９とを設けた点が相違している。
【０１３２】
各選択スイッチ６２５、６３５、６４５、６２７、６３７および６４７は、入力端子と、２つの出力端子ＡおよびＢを有する。
【０１３３】
選択スイッチ６２５の入力端子は、第１のＤＳＰ１０の送信手段１３に電気的に接続され、選択スイッチ６２５の出力端子Ａは、第１のＤＳＰ１０の受信手段１１に電気的に接続され、選択スイッチ６２５の出力端子Ｂは、第２のＤＳＰ２０の受信手段２１に電気的に接続される。選択スイッチ６２７の入力端子は、選択スイッチ６３５の出力端子Ａと選択スイッチ６３７の出力端子Ａに電気的に接続され、選択スイッチ６３５と選択スイッチ６３７の設定により、接続されるＤＳＰが第１のＤＳＰ１０と第２のＤＳＰ２０の何れかに切り替わる。また、選択スイッチ６２７の出力端子Ａは、第１のＤＳＰ１０の受信手段１１に電気的に接続され、選択スイッチ６２７の出力端子Ｂは、第２のＤＳＰ２０の受信手段２１に電気的に接続される。
【０１３４】
選択スイッチ６２５の出力端子Ａが選択された場合は、選択スイッチ６２７の出力端子Ｂが選択され、その結果、第１のＤＳＰ１０の送信手段１３から第１のＤＳＰ１０の受信手段１１に共有メモリデータが送信される。また、第２のＤＳＰ２０の受信手段２１には、他の選択スイッチの設定に応じて、第２のＤＳＰ２０、第３のＤＳＰ３０または第４のＤＳＰ４０の何れかの送信手段から共有メモリデータが送信される。
【０１３５】
一方、選択スイッチ６２５の出力端子Ｂが選択された場合は、選択スイッチ６２７の出力端子Ａが選択され、その結果、第１のＤＳＰ１０の送信手段１３から第２のＤＳＰ２０の受信手段２１に共有メモリデータが送信される。また、第１のＤＳＰ１０の受信手段１１には、他の選択スイッチの設定に応じて、第２のＤＳＰ２０、第３のＤＳＰ３０または第４のＤＳＰ４０の何れかの送信手段から共有メモリデータが送信される。
【０１３６】
選択スイッチ６３５の入力端子は、第２のＤＳＰ２０の送信手段２３に電気的に接続され、選択スイッチ６３５の出力端子Ａは、選択スイッチ６２７の入力端子に電気的に接続され、選択スイッチ６３５の出力端子Ｂは、第３のＤＳＰ３０の受信手段３１に電気的に接続される。選択スイッチ６３７の入力端子は、選択スイッチ６４５の出力端子Ａと選択スイッチ６５７の出力端子Ａに電気的に接続され、選択スイッチ６４５と選択スイッチ６４７の設定により、接続されるＤＳＰが第２のＤＳＰ２０と第３のＤＳＰ３０の何れかに切り替わる。また、選択スイッチ６３７の出力端子Ａは、第２のＤＳＰ２０の受信手段２１に電気的に接続され、選択スイッチ６３７の出力端子Ｂは、第３のＤＳＰ３０の受信手段３１に電気的に接続される。
【０１３７】
選択スイッチ６３５の出力端子Ａが選択された場合は、選択スイッチ６３７の出力端子Ｂが選択され、その結果、第２のＤＳＰ２０の送信手段２３から、他の選択スイッチの設定に応じて、第１のＤＳＰ１０または第２のＤＳＰ２０の何れかの受信手段に共有メモリデータが送信される。また、第３のＤＳＰ３０の受信手段３１には、他の選択スイッチの設定に応じて、第３のＤＳＰ３０または第４のＤＳＰ４０の何れかの送信手段から共有メモリデータが送信される。
【０１３８】
一方、選択スイッチ６３５の出力端子Ｂが選択された場合は、選択スイッチ６３７の出力端子Ａが選択され、その結果、第２のＤＳＰ２０の送信手段２３から第３のＤＳＰ３０の受信手段３１に共有メモリデータが送信される。また、第２のＤＳＰ２０の受信手段２１には、他の選択スイッチの設定に応じて、第１のＤＳＰ１０、第３のＤＳＰ３０または第４のＤＳＰ４０の何れかの送信手段から共有メモリデータが送信される。
【０１３９】
選択スイッチ６４５の入力端子は、第３のＤＳＰ３０の送信手段３３に電気的に接続され、選択スイッチ６４５の出力端子Ａは、選択スイッチ６３７の入力端子に電気的に接続され、選択スイッチ６４５の出力端子Ｂは、第４のＤＳＰ４０の受信手段４１に電気的に接続される。選択スイッチ６４７の入力端子は、第４のＤＳＰ４０の送信手段４３に電気的に接続される。また、選択スイッチ６４７の出力端子Ａは、第３のＤＳＰ３０の受信手段３１に電気的に接続され、選択スイッチ６４７の出力端子Ｂは、第４のＤＳＰ４０の受信手段４１に電気的に接続される。
【０１４０】
このように接続された選択スイッチ６４５および選択スイッチ６４７において、第３のＤＳＰ３０の送信手段３１から第４のＤＳＰ４０の受信手段４１に共有メモリデータを送信する場合は、選択スイッチ６４５の出力端子Ｂを選択するとともに、選択スイッチ６４７の出力端子Ａを選択する。一方、第３のＤＳＰ３０の送信手段３１から第１のＤＳＰ１０の受信手段１１に共有メモリデータを送信する場合は、選択スイッチ６４５の出力端子Ａを選択するとともに、選択スイッチ６４７の出力端子Ｂを選択する。
【０１４１】
選択スイッチ６４５の出力端子Ａが選択された場合は、選択スイッチ６４７の出力端子Ｂが選択され、その結果、第３のＤＳＰ３０の送信手段３３から、他の選択スイッチの設定に応じて、第１のＤＳＰ１０、第２のＤＳＰ２０または第３のＤＳＰ３０の何れかの受信手段に共有メモリデータが送信される。また、第４のＤＳＰ４０の受信手段４１には、第４のＤＳＰ４０の送信手段４３から共有メモリデータが送信される。
【０１４２】
一方、選択スイッチ６４５の出力端子Ｂが選択された場合は、選択スイッチ６４７の出力端子Ａが選択され、その結果、第３のＤＳＰ３０の送信手段３３から第４のＤＳＰ４０の受信手段４１に共有メモリデータが送信される。また、第４のＤＳＰ４０の送信手段４３から、他の選択スイッチの設定に応じて、第１のＤＳＰ１０、第２のＤＳＰ２０または第３のＤＳＰ３０の何れかの送信手段から共有メモリデータが送信される。
【０１４３】
以上のように構成された本発明の第６の実施の形態のディジタル信号処理装置６００の動作を図１７および図１８を用いて以下に説明する。
【０１４４】
はじめに、上記の第１の実施の形態のディジタル信号処理装置１００と同様に、４つの第１、第２、第３および第４のＤＳＰ１０、２０、３０および４０間で共有メモリデータを循環させる場合は、図１７に示すように、選択スイッチ６２５、６３５および６４５の出力端子Ｂが選択されるとともに、選択スイッチ６２７、６３７および６４７の出力端子Ａが選択される。
【０１４５】
この設定により、共有メモリデータが、第１のＤＳＰ１０の送信手段１３から第２のＤＳＰ２０の受信手段２１に選択スイッチ６２５を介して送信され、第２のＤＳＰ２０の送信手段２３から第３のＤＳＰ３０の受信手段３１に選択スイッチ６３５を介して送信され、第３のＤＳＰ３０の送信手段３３から第４のＤＳＰ４０の受信手段４１に選択スイッチ６４５を介して送信され、第４のＤＳＰ４０の送信手段４３から第１のＤＳＰ１０の受信手段１１に選択スイッチ６４７、６３７および６２７を介して送信される。
【０１４６】
音響信号データは、全てのＤＳＰにアナログディジタル変換入力部６０７を介して入力可能であるので、例えば、第１のＤＳＰ１０に入力された後、４つのＤＳＰ間を共有メモリデータが循環しながら、上記第１の実施の形態のディジタル信号処理装置１００と同様な音響信号処理がなされ、共有メモリデータの該当するアドレスに音響信号処理された出力データが上書きされる。全てのＤＳＰで、音響信号データはディジタルアナログ変換出力部６０９を介して外部素子に出力可能であるので、例えば、第１のＤＳＰ１０から外部素子にディジタルアナログ変換出力部６０９を介して音響信号データが出力される。
【０１４７】
次いで、第１のＤＳＰ１０と第２のＤＳＰ２０の組み合わせと、第３のＤＳＰ３０と第４のＤＳＰ４０の組み合わせで、それぞれ共有メモリデータの循環範囲を分割する場合は、図１８に示すように、選択スイッチ６２５の出力端子Ｂと選択スイッチ６２７の出力端子Ａが選択され、選択スイッチ６３５の出力端子Ａと選択スイッチ６３７の出力端子Ｂが選択され、選択スイッチ６４５の出力端子Ｂと選択スイッチ６４７の出力端子Ａが選択される。
【０１４８】
この設定により、共有メモリデータが、第１のＤＳＰ１０の送信手段１３から第２のＤＳＰ２０の受信手段２１に選択スイッチ６２５を介して送信され、第２のＤＳＰ２０の送信手段２３から第１のＤＳＰ１０の受信手段１１に選択スイッチ６３５および選択スイッチ６２７を介して送信される。
【０１４９】
音響信号データは、全てのＤＳＰにアナログディジタル変換入力部６０７を介して入力可能であるので、例えば、第１のＤＳＰ１０に、アナログディジタル変換入力部６０７を介して外部素子から音響信号データが入力され、上記第１の実施の形態のディジタル信号処理装置１００と同様な音響信号処理がなされた後、共有メモリデータの該当アドレスに音響処理された出力データが上書きされ、第１のＤＳＰ１０の送信手段１３から後段のＤＳＰ、すなわち第２のＤＳＰ２０の受信手段２１に共有メモリデータが選択スイッチ６２５を介して送信される。
【０１５０】
第２のＤＳＰ２０では、共有メモリデータが受信され、同様に音響処理がなされた後、共有メモリデータの該当アドレスに音響処理された出力データが上書きされ、第２のＤＳＰ２０の送信手段２３から後段のＤＳＰ、すなわち第１のＤＳＰ１０の受信手段１１に共有メモリデータが選択スイッチ６３５および選択スイッチ６２７を介して送信される。第１のＤＳＰ１０で、音響信号データが第１のＤＳＰ１０から外部素子にディジタルアナログ変換出力部６０９を介して出力される。
【０１５１】
一方、第３のＤＳＰ３０にもアナログディジタル変換入力部６０７を介して外部素子から音響信号データが入力され、上記第１の実施の形態のディジタル信号処理装置１００と同様な音響信号処理がなされた後、共有メモリデータの該当アドレスに音響処理された出力データが上書きされ、第３のＤＳＰ３０の送信手段３３から後段のＤＳＰ、すなわち第４のＤＳＰ４０の受信手段４１に共有メモリデータが選択スイッチ６４５を介して送信される。
【０１５２】
第４のＤＳＰ４０では、共有メモリデータが受信され、同様に音響処理がなされた後、共有メモリデータの該当アドレスに音響処理された出力データが上書きされ、第４のＤＳＰ４０の送信手段４３から後段のＤＳＰ、すなわち第３のＤＳＰ３０の受信手段３１に共有メモリデータが選択スイッチ６４７および選択スイッチ６３７を介して送信される。音響信号データが第３のＤＳＰ３０から外部素子にディジタルアナログ変換出力部６０９を介して出力される。
【０１５３】
以上のように、選択スイッチ６２５、６２７、６３５、６３７、６４５および６４７の設定により、任意の位置で共有メモリデータの循環範囲を設定することが可能となる。これにより、例えば、共有メモリ数が足りなくなった場合に、共有メモリの循環範囲を分割して、それぞれのＤＳＰ内にある音響信号処理出力を書き込む共有メモリのアドレスを重複させることができる。
【０１５４】
例えば、図１８のように設定した場合、ステレオ信号のＬチャンネルとＲチャンネルの処理を分割して行うようにし、第１のＤＳＰ１０と第２のＤＳＰ２０にＬチャンネルの処理を実行させ、第３のＤＳＰ３０と第４のＤＳＰ４０にＲチャンネルの処理を実行させることなどが可能となる。この場合、共有メモリデータの容量は、循環範囲を分割させない場合の半分で済むこととなる。
【０１５５】
以上のように、本発明の第６の実施の形態のディジタル信号処理装置６００は、上記第１乃至第５の実施の形態の何れかのディジタル信号処理装置の構成に加えて、第１、第２、第３および第４のＤＳＰ１０、２０、３０および４０に、外部素子から複数の音響信号データを入力する入力端子６１１、６２１、６３１および６４１と、外部素子に複数の音響信号データを出力する出力端子６１３、６２３、６３３および６４３と、当該ＤＳＰの前段のＤＳＰの送信手段からの出力と、当該ＤＳＰの後段のディジタル信号処理ユニットの送信手段からの出力とから当該ＤＳＰの受信手段に入力する出力を選択する選択スイッチ６２５、６２７、６３５、６３７、６４５および６４７とをそれぞれ設けているので、選択スイッチ６２５、６２７、６３５、６３７、６４５および６４７の設定により、任意の位置で共有メモリデータの循環範囲を自由に設定することができ、これにより、それぞれのＤＳＰ内にある音響信号処理出力を書き込む共有メモリのアドレスを異なる循環範囲で重複させることができるので、共有メモリの容量を削減できる。
【０１５６】
（第７の実施の形態）
【０１５７】
図１９は、本発明の第７の実施の形態のディジタル信号処理装置の概略ブロック図を示す。図１９に示すように、本発明の第７の実施の形態のディジタル信号処理装置７００は、図１７に示した上記第６の実施の形態のディジタル信号処理装置６００とは、各ＤＳＰ間での共有メモリデータの送受信手段の間に介在する着脱手段７１１および７２１と、この着脱手段７１１および７２１の着脱端子をそれぞれ監視する送受信部の着脱検出手段７１３および７２３と、各ＤＳＰ間の共有メモリデータの送受信の接続結線を切り替える短絡スイッチ７１９および７２９と、外部素子と各ＤＳＰとの間の音響信号の入出力の接続結線の着脱手段７４１、７５１および７６１と、この着脱手段７４１、７５１および７６１の着脱端子をそれぞれ監視する外部入出力部の着脱検出手段７４３、７５３および７６３とを設けた点が相違している。
【０１５８】
着脱手段７１１は、４個の端子Ａ、Ｂ、ＣおよびＤを有し、第１のＤＳＰ１０と第２のＤＳＰ２０の間に設けられ、端子ＡおよびＣに接続された接続結線の着脱および端子ＢおよびＤに接続された接続結線の着脱を行うことにより、第１のＤＳＰ１０と第２のＤＳＰ２０との間の共有メモリデータの送受信の接続結線の着脱を行うものである。
【０１５９】
着脱手段７２１は、４個の端子Ａ、Ｂ、ＣおよびＤを有し、第２のＤＳＰ２０と第３のＤＳＰ３０の間に設けられ、端子ＡおよびＣに接続された接続結線の着脱および端子ＢおよびＤに接続された接続結線の着脱を行うことにより、第１のＤＳＰ１０および／または第２のＤＳＰ２０と第３のＤＳＰ３０との間の共有メモリデータの送受信の接続結線の着脱を行うものである。
【０１６０】
着脱手段７１１および７２１は、例えば、標準コネクタなどで着脱可能とする。あるいは、例えば、ジャンパピンの抜き差しで着脱可能とする。
【０１６１】
送受信部の着脱検出手段７１３は、着脱手段７１１の端子ＡおよびＣと、端子ＢおよびＤの着脱を監視し、接続結線が接続されていない場合は、短絡スイッチ７１９をオンし、接続結線が接続されている場合は、短絡スイッチ７１９をオフするものである。
【０１６２】
送受信部の着脱検出手段７２３は、着脱手段７２１の端子ＡおよびＣと、端子ＢおよびＤの着脱を監視し、接続結線が接続されていない場合は、短絡スイッチ７２９をオンし、接続結線が接続されている場合は、短絡スイッチ７２９をオフするものである。
【０１６３】
送受信部の着脱検出手段７１３および７２３は、例えば、電圧検出回路であり、装着時に電圧がＨになり、脱着時に電圧がＬになる回路構成により発生する信号線を脱着用コネクタ上のピンに設け、この脱着用コネクタにある電圧値を監視して、着脱の検出を行うものである。
【０１６４】
着脱手段７４１は、４個の端子Ａ、Ｂ、ＣおよびＤを有し、第１のＤＳＰ１０の外部入端子とアナログディジタル変換入力部６０７と、第１のＤＳＰ１０の外部出力端子とディジタルアナログ変換出力部６０９との間に設けられ、端子ＡおよびＣに接続された接続結線の着脱および端子ＢおよびＤに接続された接続結線の着脱を行うことにより、第１のＤＳＰ１０と、アナログディジタル変換入力部６０７およびディジタルアナログ変換出力部６０９との間の音響信号データの入出力の接続結線の着脱を行うものである。
【０１６５】
着脱手段７５１は、４個の端子Ａ、Ｂ、ＣおよびＤを有し、第２のＤＳＰ２０の外部入端子とアナログディジタル変換入力部６０７と、第２のＤＳＰ２０の外部出力端子とディジタルアナログ変換出力部６０９との間に設けられ、端子ＡおよびＣに接続された接続結線の着脱および端子ＢおよびＤに接続された接続結線の着脱を行うことにより、第２のＤＳＰ２０と、アナログディジタル変換入力部６０７およびディジタルアナログ変換出力部６０９との間の音響信号データの入出力の接続結線の着脱を行うものである。
【０１６６】
着脱手段７６１は、４個の端子Ａ、Ｂ、ＣおよびＤを有し、第３のＤＳＰ３０の外部入端子とアナログディジタル変換入力部６０７と、第３のＤＳＰ３０の外部出力端子とディジタルアナログ変換出力部６０９との間に設けられ、端子ＡおよびＣに接続された接続結線の着脱および端子ＢおよびＤに接続された接続結線の着脱を行うことにより、第３のＤＳＰ３０と、アナログディジタル変換入力部６０７およびディジタルアナログ変換出力部６０９との間の音響信号データの入出力の接続結線の着脱を行うものである。
【０１６７】
着脱手段７４１、７５１および７６１は、例えば、標準コネクタなどで着脱可能とする。あるいは、例えば、ジャンパピンの抜き差しで着脱可能とする。
【０１６８】
外部入出力部の着脱検出手段７４３は、着脱手段７４１の端子ＡおよびＣと、端子ＢおよびＤの着脱を監視し、接続結線が接続されている場合に、外部素子からの入出力を第１のＤＳＰ１０で行うように制御するものである。
【０１６９】
外部入出力部の着脱検出手段７５３は、着脱手段７５１の端子ＡおよびＣと、端子ＢおよびＤの着脱を監視し、接続結線が接続されている場合に、外部素子からの入出力を第２のＤＳＰ２０で行うように制御するものである。
【０１７０】
外部入出力部の着脱検出手段７６３は、着脱手段７６１の端子ＡおよびＣと、端子ＢおよびＤの着脱を監視し、接続結線が接続されている場合に、外部素子からの入出力を第３のＤＳＰ３０で行うように制御するものである。
【０１７１】
外部入出力部の着脱検出手段７４３、７５３および７６３は、例えば、電圧検出回路であり、装着時に電圧がＨになり、脱着時に電圧がＬになる回路構成により発生する信号線を脱着用コネクタ上のピンに設け、この脱着用コネクタにある電圧値を監視して、着脱の検出を行うものである。
【０１７２】
以下に、第７の実施の形態のディジタル信号処理装置における各構成要素の接続について説明する。
【０１７３】
着脱手段７４１、７５１および７６１の端子Ｃにアナログディジタル変換入力部６０７が電気的に接続され、着脱手段７４１、７５１および７６１の端子Ｄにディジタルアナログ変換出力部６０９が電気的に接続される。
【０１７４】
着脱手段７４１の端子Ａおよび端子Ｂに、第１のＤＳＰ１０の外部入力端子６１１および外部出力端子６１３がそれぞれ電気的に接続される。着脱手段７５１の端子Ａおよび端子Ｂに、第２のＤＳＰ２０の外部入力端子６２１および外部出力端子６２３がそれぞれ電気的に接続される。着脱手段７６１の端子Ａおよび端子Ｂに、第３のＤＳＰ３０の外部入力端子６３１および外部出力端子６３３がそれぞれ電気的に接続される。
【０１７５】
第１のＤＳＰ１０の受信手段１１に、着脱手段７１１の端子Ａが電気的に接続される。短絡スイッチ７１９の入力端子に、着脱手段７１１の端子Ａが電気的に接続される。着脱手段７１１の端子Ｂに短絡スイッチ７１９の出力端子と第１のＤＳＰ１０の送信手段１３が電気的に接続される。
【０１７６】
選択スイッチ６２５の入力端子に着脱手段７１１の端子Ｄが電気的に接続される。着脱手段７１１の端子Ｃに選択スイッチ６２５および６２７の出力端子Ａが電気的に接続される。第２のＤＳＰ２０の受信手段２１に選択スイッチ６２５および６２７の出力端子Ｂが電気的に接続される。選択スイッチ６２７の入力端子に着脱手段７２１の端子Ａが電気的に接続される。短絡スイッチ７２９の入力端子に、着脱手段７２１の端子Ａが電気的に接続される。着脱手段７２１の端子Ｂに短絡スイッチ７２９の出力端子と第２のＤＳＰ２０の送信手段２３が電気的に接続される。
【０１７７】
選択スイッチ６３５の入力端子に着脱手段７２１の端子Ｄが電気的に接続される。着脱手段７２１の端子Ｃに選択スイッチ６３５および６３７の出力端子Ａが電気的に接続される。第３のＤＳＰ３０の受信手段２１に選択スイッチ６３５および６３７の出力端子Ｂが電気的に接続される。選択スイッチ６３７の入力端子に図示されない着脱手段の端子Ａが電気的に接続される。第３のＤＳＰ３０の送信手段２３は、図示されない着脱手段の端子Ｂに電気的に接続される。
【０１７８】
以上のように構成された本発明の第７の実施の形態のディジタル信号処理装置の動作について図１９を用いて以下に説明する。
【０１７９】
本発明の第７の実施の形態のディジタル信号処理装置は、例えば、第１のＤＳＰ１０および第２のＤＳＰ２０の２台のＤＳＰを使用する場合、着脱手段７１１の端子ＡおよびＣと、端子ＢおよびＤが電気的に接続され、着脱手段７２１の端子ＡおよびＣと、端子ＢおよびＤとが接続されない。また、外部入出力部の着脱手段７４１および７５１の少なくとも一方の端子ＡおよびＣと、端子ＢおよびＤとが電気的に接続され、外部素子との音響信号データの入出力を行う。
【０１８０】
送受信部の着脱検出手段７１３において、着脱手段７１１の着脱が監視され、着脱手段７１１は接続されているので、短絡スイッチ７１９はオフされる。一方、送受信部の着脱検出手段７２３において、着脱手段７２１の着脱が監視され、着脱手段７２１は未接続なので、短絡スイッチ７２９はオンされる。また、選択スイッチ６２５では出力端子Ｂが選択され、選択スイッチ６２７では出力端子Ａが選択される。
【０１８１】
これにより、第１のＤＳＰ１０の受信手段１１は、着脱手段７１１、選択スイッチ６２７および短絡スイッチ７２９を介して第２のＤＳＰ２０の送信手段２３に電気的に接続され、第２のＤＳＰ２０の受信手段２１は、選択スイッチ６２５および着脱手段７１１を介して第１のＤＳＰ１０の送信手段１３に電気的に接続される。
【０１８２】
このようにして、第１のＤＳＰ１０と第２のＤＳＰ２０は、直列およびリング状に電気的に接続され、共有メモリデータを第１のＤＳＰ１０および第２のＤＳＰ２０間で循環させて送受信することが可能となる。同様にして、３台目の第３のＤＳＰ３０を構成に追加することができる。このように、簡単にＤＳＰの増設を行うことができ、複数のＤＳＰ間で共有メモリデータを循環させて送受信することが可能となる。
【０１８３】
さらに、本発明の第７の実施の形態のディジタル信号処理装置において、例えば、第２のＤＳＰ２０を構成から外して、第１のＤＳＰ１０を１台のみ使用する場合は、着脱手段７１１の端子ＡおよびＣと、端子ＢおよびＤとが接続されず、また、着脱手段７４１の端子ＡおよびＣと、端子ＢおよびＤとが接続される。送受信部の着脱検出手段７１３により、着脱手段７１１の未接続が検出され、短絡スイッチ７１９がオンされる。
【０１８４】
これにより、共有メモリデータは、第１のＤＳＰ１０の１台のみで循環することとなり、第２のＤＳＰ２０を簡単に構成から外し、１台のＤＳＰのみの構成に変更することが可能となる。
【０１８５】
あるいは、本発明の第７の実施の形態のディジタル信号処理装置において、第１のＤＳＰ１０を構成から外して、第２のＤＳＰ２０と第３のＤＳＰ３０の２台を使用する場合は、着脱手段７１１の端子ＡおよびＣと、端子ＢおよびＤとが接続されず、着脱手段７２１の端子ＡおよびＣと、端子ＢおよびＤとが接続される。また、着脱手段７４１の端子ＡおよびＣと、端子ＢおよびＤとが接続されず、着脱手段７５１および７６１の少なくとも一方の端子ＡおよびＣと、端子ＢおよびＤとが電気的に接続され、外部素子との音響信号データの入出力を行う。
【０１８６】
送受信部の着脱検出手段７２３において、着脱手段７２１の着脱が監視され、着脱手段７２１は接続されているので、短絡スイッチ７２９はオフされる。また、選択スイッチ６２５では出力端子Ａが選択され、選択スイッチ６２７では出力端子Ｂが選択される。一方、第３のＤＳＰ３０と第４のＤＳＰ４０の間の接続は未接続なので、短絡スイッチ７３９はオンされる。また、選択スイッチ６３５では出力端子Ｂが選択され、選択スイッチ６３７では出力端子Ａが選択される。
【０１８７】
これにより、第２のＤＳＰ２０の受信手段２１は、着脱手段７２１、選択スイッチ６３７および短絡スイッチ７３９を介して第３のＤＳＰ３０の送信手段３３に電気的に接続され、第３のＤＳＰ３０の受信手段３１は、選択スイッチ６３５および着脱手段７２１を介して第２のＤＳＰ２０の送信手段２３に電気的に接続される。
【０１８８】
このようにして、第２のＤＳＰ２０と第３のＤＳＰ３０は、直列およびリング状に電気的に接続され、共有メモリデータを第２のＤＳＰ２０および第３のＤＳＰ３０間で循環させて送受信することが可能となる。このように本発明の第７の実施の形態のディジタル信号処理装置では、簡単にＤＳＰの構成を変更し、その構成に応じて、共有メモリデータの循環範囲の設定を変更することが可能である。
【０１８９】
以上のように、本発明の第７の実施の形態のディジタル信号処理装置は、上記第１乃至第６の実施の形態の何れかのディジタル信号処理装置の構成に加えて、第１、第２および第３のＤＳＰ１０、２０および３０が、外部素子から複数の音響信号データを入力する入力端子６１１、６２１および６３１と、外部素子に複数の音響信号データを出力する出力端子６１３、６２３および６３３と、これらの入力端子および出力端子に設けられた着脱手段７４１、７５１および７６１並びに外部入出力部の着脱検出手段７４３、７５３および７６３と、受信手段および送信手段に設けられた着脱手段７１１、７２１および７３１、短絡スイッチ７１９、７２９、７３９、並びに送受信部の着脱検出手段７１３、７２３および７３３とをさらにそれぞれ備えているので、簡単に装置のＤＳＰ構成を変更できるとともに、その構成に応じて、共有メモリデータの循環範囲の設定を変更することができる。
【０１９０】
（第８の実施の形態）
【０１９１】
図２０乃至図２３は、本発明の第８の実施の形態のディジタル信号処理装置の共有メモリのデータ配置を示す図である。図２０乃至図２３に示すように、本発明の第８の実施の形態のディジタル信号処理装置は、上記第１の実施の形態のディジタル信号処理装置１００とは、共有メモリデータ領域に、ＤＳＰ毎に、各ＤＳＰが出力する出力データを書き込む音響信号データ領域をそれぞれ設けた点が相違している。
【０１９２】
図２０乃至図２３に示すように、本実施の形態において、共有メモリデータ領域は、外部素子からの入力信号ＡＤ１〜ＡＤ３２が割り当てられる入力信号データ領域と、各ＤＳＰ１０、２０、３０および４０の音響信号処理部によって得られた出力データＤＳＰ１、ＤＳＰ２、ＤＳＰ３およびＤＳＰ４が割り当てられる音響信号データ領域とを有し、これらの領域に共有メモリデータ８５０が格納される。
【０１９３】
このように構成された本発明の第８の実施の形態のディジタル信号処理装置の動作を、図２０乃至図２３を用いて以下に説明する。
【０１９４】
はじめに、図２０に示すように、第１のＤＳＰ１０において、共有メモリデータ８５０のデータＡＤ１が第１のイコライザ６３の入力信号として読み出され、入力される。第１のイコライザ６３で処理された出力信号１５は、共有メモリデータ８５０のデータ領域ＤＳＰ１に割り当てらており、ここに出力信号１５のデータＥＱ１が格納される。
【０１９５】
次いで、共有メモリデータ８５０のデータ領域ＤＳＰ１に格納されているデータＥＱ１が第１のゲイン６５に入力信号１６として読み出され、入力される。第１のゲイン６５で処理された出力信号１７も、共有メモリデータ８５０のデータ領域ＤＳＰ１に割り当てられており、ここに出力信号１７のデータＧａｉｎ１が格納される。
【０１９６】
以上の処理により、第１のＤＳＰ１０の音響信号処理部での処理が終了する。このようにして音響信号処理部で得られた出力信号が格納された共有メモリデータ８５０が次の第２のＤＳＰ２０に送信される。
【０１９７】
次に、図２１に示すように、第２のＤＳＰ２０において、共有メモリデータ８５０のデータ領域ＤＳＰＳに格納されているデータＧａｉｎ１が第１のダイナミクス６７の入力信号２５として読み出され、入力される。第１のダイナミクス６７で処理された出力信号２６は、共有メモリデータ８５０のデータ領域ＤＳＰ２に割り当てられており、ここに出力信号２６のデータＤＹＮ１が格納される。
【０１９８】
次いで、共有メモリデータ８５０のデータ領域ＤＳＰ２に格納されているデータＤＹＮ１が、第２のゲイン６９の入力信号２７として読み出され、入力される。第２のゲイン６９で処理された出力信号２８は、共有メモリデータ８５０のＤＳＰ２に割り当てられており、ここに出力信号２８のデータＧａｉｎ２が格納される。
【０１９９】
以上の処理により、第２のＤＳＰ２０の音響信号処理部での処理が終了する。このようにして音響信号処理部で得られた出力信号が格納された共有メモリデータ８５０が次の第３のＤＳＰ３０に送信される。
【０２００】
次に、図２２に示すように、第３のＤＳＰ３０において、共有メモリデータ８５０のデータ領域ＤＳＰ１に格納されているデータＧａｉｎ１が第２のダイナミクス７３の入力信号３５として読み出され、入力される。第２のダイナミクス７３で処理された出力信号３６は、共有メモリデータ８５０のデータ領域ＤＳＰ３に割り当てられており、ここに出力信号３６のデータＤＹＮ２が格納される。
【０２０１】
次いで、共有メモリデータ８５０のデータ領域ＤＳＰ３に格納されているデータＤＹＮ２が、第３のゲイン７５の入力信号３７として読み出され、入力される。第３のゲイン７５で処理された出力信号３８は、共有メモリデータ８５０のデータ領域ＤＳＰ３に割り当てられており、ここに出力信号３６のデータＧａｉｎ３が格納される。
【０２０２】
以上の処理により、第３のＤＳＰ３０の音響信号処理部での処理が終了する。このようにして音響信号処理部で得られた出力信号が格納された共有メモリデータ８５０が次の第４のＤＳＰ４０に送信される。
【０２０３】
次に、図２３に示すように、第４のＤＳＰ４０において、共有メモリデータ８５０のデータ領域ＤＳＰ１に格納されたデータＧａｉｎ１と、データＡＤ５およびデータＡＤ２２が、ミキシング８３の入力信号４５、７９および８１として読み出され、入力される。ミキシング８３で処理された出力信号４６は、共有メモリデータ８５０のデータ領域ＤＳＰ４に割り当てられており、ここに出力信号４６のデータＭＩＸ１が格納される。
【０２０４】
次いで、共有メモリデータ８５０のデータ領域ＤＳＰ４に格納されているデータＭＩＸ１が、第２のイコライザ８５の入力信号４７として読み出され、入力される。第２のイコライザ８５で処理された出力信号４８は、共有メモリデータ８５０のデータ領域ＤＳＰ４に割り当てられており、ここに出力信号４８のデータＥＱ２が格納される。
【０２０５】
以上の処理により、第４のＤＳＰ４０の音響信号処理部での処理が終了する。このようにして音響信号処理部で得られた出力信号が格納された共有メモリデータ８５０が次の第１のＤＳＰ１０に送信される。
【０２０６】
以上のようにして、各ＤＳＰでそれぞれ音響処理されて得られた出力データは、第１のＤＳＰ１０により、外部出力端子５３を介して外部素子に出力される。
【０２０７】
以上のように、本発明の第８の実施の形態のディジタル信号処理装置は、上記第１乃至第７の実施の形態の何れかのディジタル信号処理装置の構成に加えて、共有メモリデータ領域８５０に、第１、第２、第３および第４のＤＳＰ１０、２０、３０および４０に、出力データを書き込む音響信号データ領域ＤＳＰ１、ＤＳＰ２、ＤＳＰ３およびＤＳＰ４をそれぞれ設けているので、同一ＤＳＰ内での複数の音響信号処理の入出力アドレスを一つの音響信号データ領域に割り当て、共有メモリデータのデータ容量を削減することができる。
【０２０８】
（第９の実施の形態）
【０２０９】
図２４は、本発明の第９の実施の形態のディジタル信号処理装置の概略ブロック図を示す。これは、図１に示した上記第１の実施の形態とは、共有メモリデータ５０からデータを一定のサイクルで繰り返し読み込むデータ読出し手段９１０と、データ読出し手段９１０で読み込まれたデータをレベルメータ表示するレベルメータ表示手段９３０とを設けた点が相違している。
【０２１０】
本発明の第９の実施の形態のディジタル信号処理装置において、各ＤＳＰの音響信号処理部がフィルタ処理を含み、共有メモリデータ５０にフィルタ処理後のデータが格納される。図２４に示すように、本実施の形態の共有メモリデータ５０は、出力データＥＱ１のフィルタ処理後のデータＥＱ１ｆと、出力データＧａｉｎ１のフィルタ処理後のデータＧａｉｎ１ｆと、出力データＤＹＮ１のフィルタ処理後のデータＤＹＮ１ｆと、出力データＧａｉｎ２のフィルタ処理後のデータＧａｉｎ２ｆと、出力データＤＹＮ２のフィルタ処理後のＤＹＮ２ｆと、出力データＧａｉｎ３のフィルタ処理後のデータＧａｉｎ３ｆと、出力データＭｉｘ１のフィルタ処理後のデータＭｉｘ１ｆと、出力データＥＱ２のフィルタ処理後のＥＱ２ｆとが共有メモリデータ５０に格納される。
【０２１１】
本実施の形態において、フィルタ処理は、時定数を制御するものであり、音響信号データをレベルメータ表示するための処理である。これによりレベルメータ表示に表示させる波形が取得できる。本実施の形態では、８個のレベルメータ表示用のデータを設けたがこれに限定されるものではなく、システムごとに異なるものである。
【０２１２】
データ読出し手段９１０は、共有メモリデータ５０に格納されたフィルタ処理後のデータを一定のサイクルで繰り返し読み出し、レベルメータ表示手段９３０に表示させるものである。データを読み出すサイクルは、サンプリング周波数間隔に限らず、レベルメータ表示のレスポンス性能を考慮して決定されるものであり、システムごとに異なる。データ読出し手段９１０は、例えば、ＤＳＰ上の内部メモリデータをＤＳＰのホストコントローラであるＣＰＵが読み出し、レベルメータとして取得する構成である。
【０２１３】
レベルメータ表示手段９３０は、データ読出し手段９１０で読み出されたデータをレベルメータ表示するものである。レベルメータ表示手段９３０は、例えば、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）やＬＣＤ（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ）などで構成されたレベルメータを表示する構成、あるいはパソコンのＧＵＩ（Ｇｒａｐｈｉｃａｌ　Ｕｓｅｒ　Ｉｎｔｅｒｆａｃｅ）上で、レベルメータをシンボリックに表示し、データ読み出し手段９１０で取得したレベルメータデータを表示する構成である。
【０２１４】
以上のように構成された本発明の第９の実施の形態のディジタル信号処理装置の動作を、図２４を用いて以下に説明する。
【０２１５】
各ＤＳＰ内の音響信号処理により、レベルメータ表示させたい音響信号データがフィルタ処理され、共有メモリデータ５０の該当するアドレスに格納される。図２４では、それぞれ末尾に「ｆ」が付くデータがフィルタ処理後のデータの格納位置であることを示している。
【０２１６】
データ読出し手段９１０により、各データが共有メモリデータ領域から一定のサイクルで繰り返し読み出され、レベルメータ表示手段９３０を用いてレベルメータ表示される。
【０２１７】
以上のように、本発明の第９の実施の形態のディジタル信号処理装置は、上記第１乃至第８の実施の形態の何れかのディジタル信号処理装置の構成に加えて、ＤＳＰの音響処理手段１２０が、入力信号をレベルメータ表示用データにするフィルタ処理を行うフィルタ部を有し、共有メモリデータ領域の少なくとも一つデータを一定のサイクルで繰り返し読み出すデータ読出し手段９１０と、前記データ読出し手段によって読み出されたデータをレベルメータ表示するレベルメータ表示手段９３０とをさらに設けているので、共有メモリデータから読み出した音響信号データをレベルメータ表示することができる。
【０２１８】
（第１０の実施の形態）
【０２１９】
図２５は、本発明の第１０の実施の形態のディジタル信号処理装置の概略ブロック図を示す。これは、上記第９の実施の形態とは、共有メモリデータ５０から読み出した複数のデータをそれぞれフィルタ処理して、レベルメータ表示手段９３０に表示させる複数のフィルタを有するレベルメータ用フィルタ手段９５０を設けた点が相違している。
【０２２０】
本実施の形態において、各ＤＳＰの音響信号処理部の処理は、上記第１の実施の形態と同じである。レベルメータ用フィルタ手段９５０は、データ読出し手段９１０が共有メモリデータ５０から読み出した複数のデータをそれぞれフィルタに入力し、フィルタ処理して、レベルメータ表示手段９３０に表示させるものである。本実施の形態では、フィルタは８個であるが、これに限定されるものではない。
【０２２１】
以上のように構成された本発明の第１０の実施の形態のディジタル信号処理装置の動作を、図２５を用いて以下に説明する。
【０２２２】
図２５に示すように、共有メモリデータ５０には、各ＤＳＰの音響信号処理により得られた出力信号が書き込まれている。データ読出し手段９１０により、共有メモリデータ５０からレベルメータ表示させたいデータが一定のサイクルで繰り返し読み出される。データ読出し手段９１０により読み出された複数のデータは、データごとに設けられたフィルタ手段９５０のフィルタにそれぞれ入力される。
【０２２３】
以上のように、本発明の第１０の実施の形態のディジタル信号処理装置は、上記第１乃至第８の何れかの実施の形態のディジタル信号処理装置の構成に加えて、共有メモリデータ領域の少なくとも一つデータを一定のサイクルで繰り返し読み出すデータ読出し手段９１０と、データ読出し手段９１０によって読み出されたデータをそれぞれレベルメータ表示用データにするフィルタ処理を行う少なくとも一つのフィルタ手段９５０と、フィルタ手段９５０で処理されたデータをそれぞれレベルメータ表示する少なくとも一つのレベルメータ表示手段９３０とをさらに設けているので、レベルメータ表示したい音響信号データを共有メモリデータ領域内から読み込むだけで、簡単にレベルメータ表示することができる。
【０２２４】
【発明の効果】
以上説明したように、本発明は、外部素子から複数の音響信号データを入力する入力手段と、直列およびリング状に電気的に接続され、前記入力手段により入力された複数の音響信号データを含むブロックデータを共有メモリデータとして互いに送受信し、ディジタル信号処理する複数のディジタル信号処理ユニットと、前記ディジタル信号処理ユニットで処理された複数の音響信号データを外部素子に出力する出力手段とを具備し、各前記ディジタル信号処理ユニットが、前記共有メモリデータを前段のディジタル信号処理ユニットから受信する受信手段と、この受信手段により受信された共有メモリデータを受信メモリに一時的に格納する受信データ格納手段と、前記受信メモリに格納された共有メモリデータを複製して、共有メモリデータ記憶装置の共有メモリデータ領域に記憶する複製データ記憶手段と、前記共有メモリデータ記憶装置の共有メモリデータ領域に記憶された共有メモリデータを入力信号として少なくとも１つの音響処理を行い、出力信号を前記共有メモリデータ記憶装置の共有メモリデータ領域に書き込む音響処理手段と、前記共有メモリデータ記憶装置の共有メモリデータ領域に記憶された共有メモリデータを送信メモリに一時的に格納する送信データ格納手段と、前記送信メモリに格納された共有メモリデータを後段のディジタル信号処理ユニットに送信する送信手段とを備えた構成を有することにより、複数のディジタル信号処理ユニット間で、共有メモリデータを送受信させて、一つの共有メモリをバス制御の制限無しに、全てのディジタル信号処理ユニットから同時に使用可能とし、音響信号データを共有することができるという優れた効果を有するディジタル信号処理装置を提供することができるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のディジタル信号処理装置の構成例を示す概略構成ブロック図
【図２】図１に示したディジタル信号処理装置のＤＳＰ単体を示す概略ブロック図
【図３】図２に示したＤＳＰ単体の音響信号処理手段を示す概略ブロック図
【図４】図２に示したＤＳＰ単体の処理手順の一例を示すフローチャート
【図５】図１に示したディジタル信号処理装置を用いた音響システムの音響信号系統の一例を示す系統図
【図６】図１に示したディジタル信号処理装置の共有メモリデータ領域内の共有メモリデータのデータ配置例と、図５に示した音響システムの音響信号系統を実現する場合の第１のＤＳＰの音響処理によるデータの流れを説明するための図
【図７】図１に示したディジタル信号処理装置の共有メモリデータ領域内の共有メモリデータのデータ配置例と、図５に示した音響システムの音響信号系統を実現する場合の第２のＤＳＰの音響処理によるデータの流れを説明するための図
【図８】図１に示したディジタル信号処理装置の共有メモリデータ領域内の共有メモリデータのデータ配置例と、図５に示した音響システムの音響信号系統を実現する場合の第３のＤＳＰの音響処理によるデータの流れを説明するための図
【図９】図１に示したディジタル信号処理装置の共有メモリデータ領域内の共有メモリデータのデータ配置例と、図５に示した音響システムの音響信号系統を実現する場合の第４のＤＳＰの音響処理によるデータの流れを説明するための図
【図１０】本発明の第２の実施の形態のディジタル信号処理装置の処理手順を示すフローチャート
【図１１】本発明の第３の実施の形態のディジタル信号処理装置の共有メモリデータ領域内の共有メモリデータのデータ配置例と、ある音響システムの音響信号系統を実現する場合の第１のＤＳＰの音響処理によるデータの流れを説明するための図
【図１２】本発明の第３の実施の形態のディジタル信号処理装置の共有メモリデータ領域内の共有メモリデータのデータ配置例と、ある音響システムの音響信号系統を実現する場合の第２のＤＳＰの音響処理によるデータの流れを説明するための図
【図１３】本発明の第３の実施の形態のディジタル信号処理装置の共有メモリデータ領域内の共有メモリデータのデータ配置例と、ある音響システムの音響信号系統を実現する場合の第３のＤＳＰの音響処理によるデータの流れを説明するための図
【図１４】本発明の第４の実施の形態のディジタル信号処理装置の概略ブロック図
【図１５】本発明の第５の実施の形態のディジタル信号処理装置の概略ブロック図
【図１６】図１５に示したディジタル信号処理装置の共有メモリ編集手段による共有メモリデータの編集例を説明するための図
【図１７】本発明の第６の実施の形態のディジタル信号処理装置の概略ブロック図
【図１８】図１７に示したディジタル信号処理装置の共有メモリデータの循環範囲の一設定例を示す概略ブロック図
【図１９】本発明の第７の実施の形態のディジタル信号処理装置の概略ブロック図
【図２０】本発明の第８の実施の形態のディジタル信号処理装置の共有メモリのデータ配置例と、第１のＤＳＰの音響処理によるデータの流れを説明するための図
【図２１】本発明の第８の実施の形態のディジタル信号処理装置の共有メモリのデータ配置例と、第２のＤＳＰの音響処理によるデータの流れを説明するための図
【図２２】本発明の第８の実施の形態のディジタル信号処理装置の共有メモリのデータ配置例と、第３のＤＳＰの音響処理によるデータの流れを説明するための図
【図２３】本発明の第８の実施の形態のディジタル信号処理装置の共有メモリのデータ配置例と、第４のＤＳＰの音響処理によるデータの流れを説明するための図
【図２４】本発明の第９の実施の形態のディジタル信号処理装置の概略ブロック図
【図２５】本発明の第１０の実施の形態のディジタル信号処理装置の概略ブロック図
【図２６】従来のディジタル信号処理装置の構成例を示す概略ブロック図
【符号の説明】
１００　ディジタル信号処理装置
１０、２０、３０、４０　ＤＳＰ（ディジタル信号処理ユニット）
１１、２１、３１、４１　受信手段
１３、２３、３３、４３　送信手段
５０　共有メモリデータ
５１　外部入力端子（入力手段）
５３　外部出力端子（出力手段）
１１１　入力端子
１１２　出力端子
１１３　受信データ格納手段
１１４　受信用バッファ（受信メモリ）
１１６　複製データ記憶手段
１１７　共有メモリデータ領域（共有メモリデータ記憶装置）
１１８　送信データ格納手段
１１９　送信用バッファ（送信メモリ）
１２０　音響処理手段
１３０、１４０、１５０　音響信号処理
１３１、１４１、１５１　入力信号読み込み部
１３３、１４３、１５３　音響信号処理部
１３５、１４５、１５５　出力信号書き込み部
３１０、３２０、３３０　ＤＳＰ（ディジタル信号処理ユニット）
３４０　外付けメモリ（外付けメモリ手段）
３５０　共有メモリデータ（共有メモリデータ領域）
４０１、４０２、４０３　基本ユニット
４０５　外部バス
４０７　アナログディジタル変換入力部
４０９　ディジタルアナログ変換出力部
４１０、４１５、４２０、４２５、４４０、４４５、４５０、４５５、４７０、４７５、４８０、４８５　ＤＳＰ（ディジタル信号処理ユニット）
４１１、４１６、４２１、４２６、４４１、４４６、４５１、４５６、４７１、４７６、４８１、４８６　受信手段
４１２、４１７、４２２、４２７、４４２、４４７、４５２、４５７、４７２、４７７、４８２、４８７　送信手段
４３５、４６５、４９５　第１のスイッチ（切り替え手段）
４３７、４６７、４９７　第２のスイッチ（切り替え手段）
４３１、４２５、４９１　入力端子
４３３、４２６、４９３　出力端子
５００　ディジタル信号処理装置
５５１、５５２　共有メモリデータ（共有メモリデータ領域）
５６０　共有メモリデータ編集手段
６００　ディジタル信号処理装置
６０７　アナログディジタル変換入力部
６０９　ディジタルアナログ変換出力部
６１１、６２１、６３１、　外部入力端子（入力手段）
６１３、６２３、６３３、　外部出力端子（出力手段）
６２５、６３５、６４５　選択スイッチ（選択手段）
６２７、６３７、６４７　選択スイッチ（選択手段）
７１１、７２１　着脱手段（第２の着脱手段）
７１３、７２３　送受信部の着脱検出手段（第２の着脱手段）
７１９、７２９、７３９　短絡スイッチ（第２の着脱手段）
７４１、７５１、７６１　着脱手段（第１の着脱手段）
７４３、７５３、７６３　着脱検出手段（第１の着脱手段）
８５０　共有メモリデータ（共有メモリデータ領域、音響信号データ領域）
９１０　データ読出し手段
９３０　レベルメータ表示手段
９５０　レベルメータ用フィルタ手段
【図１】
2004004163.tif 000003
【図２】
2004004163.tif 000004
【図３】
2004004163.tif 000005
【図４】
2004004163.tif 000006
【図５】
2004004163.tif 000007
【図６】
2004004163.tif 000008
【図７】
2004004163.tif 000009
【図８】
2004004163.tif 000010
【図９】
2004004163.tif 000011
【図１０】
2004004163.tif 000012
【図１１】
2004004163.tif 000013
【図１２】
2004004163.tif 000014
【図１３】
2004004163.tif 000015
【図１４】
2004004163.tif 000016
【図１５】
2004004163.tif 000017
【図１６】
2004004163.tif 000018
【図１７】
2004004163.tif 000019
【図１８】
2004004163.tif 000020
【図１９】
2004004163.tif 000021
【図２０】
2004004163.tif 000022
【図２１】
2004004163.tif 000023
【図２２】
2004004163.tif 000024
【図２３】
2004004163.tif 000025
【図２４】
2004004163.tif 000026
【図２５】
2004004163.tif 000027
【図２６】
2004004163.tif 000028