(57)【要約】【課題】多層配線構造を有する半導体基板の指紋検出領域で指紋を検出する場合に、多層配線上を強く押下されて層間絶縁膜が変形しても、異電位の電源層と接地線とによる短絡状態を回避できるようにする。【解決手段】指紋検出領域が画定された多層配線構造を有する指紋センサ１００であって、半導体基板１１と、この半導体基板１１の指紋検出領域に設けられた電荷蓄積電極Ｃｓに接続され、かつ、所定電位となされる電源層に接続されたトランジスタＴｐ，Ｔｎと、電源層と反対電位になされる接地線ＧＮＤとを備え、少なくとも、電源層の上方投影領域及び下方投影領域以外に接地線ＧＮＤが設けられて成るものである。この多層配線上を強く押下されて層間絶縁膜１２が変形しても、異電位の電源層と接地線ＧＮＤとによる短絡状態を回避できるので、物体検出精度及びセンサとしての信頼度を向上させることができる。【選択図】        図３
2004191201.tif 000002
【特許請求の範囲】
【請求項１】
物体を検出するための物体検出領域が画定された多層配線構造を有する半導体装置であって、
半導体基板と、
前記半導体基板の物体検出領域に設けられた蓄積電極と、
前記蓄積電極に接続され、かつ、所定電位となされる第１配線層に接続されたスイッチング素子と、
前記第１配線層と反対電位になされる第２配線層とを備え、
少なくとも、前記第１配線層の上方投影領域及び下方投影領域以外に前記第２配線層が設けられて成ることを特徴とする物体検出用半導体装置。
【請求項２】
前記第１及び第２配線層と、前記スイッチング素子と、前記物体の検出に係る信号線とが、
前記蓄積電極の下方投影領域以外の前記半導体基板上に設けられることを特徴とする請求項１に記載の物体検出用半導体装置。
【請求項３】
前記蓄積電極は、
前記第１、第２配線層、スイッチング素子及び信号線の形成領域以外の半導体基板上に設けられることを特徴とする請求項２に記載の物体検出用半導体装置。
【請求項４】
前記第１配線層は、前記半導体基板上に形成された多結晶シリコンから構成されることを特徴とする請求項１に記載の物体検出用半導体装置。
【請求項５】
前記第１配線層は、前記半導体基板に形成された高濃度不純物注入領域から構成されることを特徴とする請求項１に記載の物体検出用半導体装置。
【請求項６】
前記半導体基板が絶縁性の基板から成る指紋検出装置であることを特徴とする請求項１に記載の物体検出用半導体装置。
【請求項７】
前記半導体基板が絶縁性の基板から成る物体形状検出装置であることを特徴とする請求項１に記載の物体検出用半導体装置。
【請求項８】
前記半導体基板が絶縁性の基板から成る物体位置検出装置であることを特徴とする請求項１に記載の物体検出用半導体装置。
【請求項９】
物体を検出するための物体検出領域が予め半導体基板上に画定される多層配線構造の半導体装置を製造する方法であって、
前記半導体基板にスイッチング素子を形成する工程と、
前記半導体基板に形成されたスイッチング素子に接続して所定電位となされる第１配線層を形成する工程と、
前記第１配線層に接続されたスイッチング素子を有する前記半導体基板の物体検出領域に蓄積電極を形成する工程と、
前記蓄積電極が形成された前記半導体基板の第１配線層の上方投影領域及び下方投影領域以外に当該第１配線層と反対電位になされる第２配線層を形成する工程とを有することを特徴とする物体検出用半導体装置の製造方法。
【請求項１０】
前記第１及び第２配線層と、前記スイッチング素子と、前記物体の検出に係る信号線とを前記蓄積電極の下方投影領域以外の前記半導体基板上に形成することを特徴とする請求項９に記載の物体検出用半導体装置の製造方法。
【請求項１１】
前記第１、第２配線層、スイッチング素子及び信号線の形成領域以外の半導体基板上に前記蓄積電極を形成することを特徴とする請求項１０に記載の物体検出用半導体装置の製造方法。
【請求項１２】
前記半導体基板上に多結晶シリコンを形成して前記第１配線層とすることを特徴とする請求項９に記載の物体検出用半導体装置の製造方法。
【請求項１３】
前記半導体基板に高濃度不純物注入領域を形成して前記第１配線層とすることを特徴とする請求項９に記載の物体検出用半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、指紋を検出して個人を識別する指紋検出装置や、物体の形状を検出する物体形状検出装置、物体の位置を検出する物体位置検出装置等に適用して好適な物体検出用半導体装置及びその製造方法に関する。
【０００２】
詳しくは、多層配線構造を有する半導体基板の物体検出領域で物体を検出する場合に、この物体検出領域に設けられた蓄積電極に接続され、かつ、所定電位となされる第１配線層に接続されたスイッチング素子を備え、少なくとも、この第１配線層の上方投影領域及び下方投影領域以外に第２配線層を設けて、多層配線間で上下に重ならないように、異電位になる第１配線層及び第２配線層を配置できるようにすると共に、多層配線間を強く押下されて層間絶縁膜が変形しても、異電位の第１配線層と第２配線層とによる短絡状態を回避できるようにしたものである。
【０００３】
【従来の技術】
近年、銀行や役所等で本人を確認する場合や、電子機器を動作させる場合、特定施設建物等に入場する場合に指紋検出装置が利用される場面が多くなってきた。このような高いセキュリティを必要とする場面では、指紋検出装置により指紋が検出され、この指紋検出信号を用いて個人を識別するようになされる（指紋照合システム）。今後はこのような用途以外にも携帯電話、ＰＤＡ、電子商取引の本人認証機器として指紋照合システムが利用されるものと予想される。これらに用いられる指紋照合システムには、小型、低コスト、高信頼性の指紋検出装置が必須となる。
【０００４】
この指紋検出装置としては、ＣＣＤ（Charge Coupled Device）やＣＭＯＳセンサ等を用いた光学式や、圧電薄膜を用いた感圧式、指の接触による電気特性の変化を電気信号の分布に置き換えて検出する静電容量式のセンサが挙げられる。この種の静電容量式の指紋検出装置は特許文献１に開示されている。
【０００５】
この指紋検出装置によれば、半導体基板に格子状に電荷蓄積電極を配置し、これらの電荷蓄積電極の表面を保護膜で覆うようになされる。このような半導体チップを指紋センサチップとも呼ばれる。この保護膜の上に指を載せたときに、その保護膜を誘電体として電荷蓄積電極と指の表面との間にコンデンサが形成され、指紋の凹凸に応じて静電容量が異なって分布するようになされる。この静電容量の変化を検出することによって指紋の模様（指紋パターン）を採取する方法である。
【０００６】
図１１Ａ及びＢは従来例に係る指紋検出装置１０の構成例及びその機能例を示す概念図である。図１１Ａに示す指紋検出装置１０は人の指紋を検出するものであり、絶縁基板１上に指紋検出用の半導体チップ（以下で指紋センサチップという）４が備えられている。指紋センサチップ４は指紋検出領域（物体検出領域）Ａを有している。この指紋センサチップ４の最上層周縁部は、指紋検出領域Ａを画定する窓部Ｗを除く絶縁基板１の全面を覆うように絶縁性の部材２によって抑え込まれている。窓部Ｗは絶縁性の部材２に形成された開口部によって画定されている。この指紋センサチップ４は、図１１Ｂに示すように半導体基板１１上に複数の電荷蓄積電極Ｃｓ’が形成されており、コンデンサ（蓄積容量）Ｃの電極を構成するようになされる。
【０００７】
この指紋センサチップ４によれば、図１１Ａに示した窓部Ｗに人の指３が載置されると、指紋を構成する凹凸部と、電荷蓄積電極Ｃｓ’との間に形成されるコンデンサＣの容量が異なって現れる。つまり、コンデンサＣは接地電位にある人の指３を共通電極とし、指紋センサチップ４の電荷蓄積電極Ｃｓ’、及び、その間に存在する誘電体として絶縁膜３、あるいは、空気層＋絶縁膜３によって形成される。例えば、指紋の隆起部（山部）３Ａでは空気層によるコンデンサＣが介在しなくなり、電荷蓄積電極Ｃｓ’との間隔が短くなることから、コンデンサＣの容量は大きくなる。指紋の谷部３Ｂでは空気層によるコンデンサＣの容量が直列に介在すること、及び、電荷蓄積電極Ｃｓ’との間隔が長くなるためコンデンサＣの容量は小さくなる。
【０００８】
このことから、そのコンデンサＣの容量変化を指紋検出領域Ａにおいて検出することにより指紋の模様（指紋パターン）を再現性良く採取できるのである。ここで採取した指紋検出画像をモニタ等に表示したり、予め取得した指紋検出画像と比較等することにより、本人確認のための照合処理等をすることができるようになる。
【０００９】
図１２は指紋検出装置１０の１画素の構成例を示す上面図である。図１２に示す指紋検出装置１０は多層配線構造を有する半導体装置である。この指紋検出装置１０は半導体基板を有しており、上述した指紋検出領域Ａで１画素を構成する各々検出画素領域ａｉｊには電荷蓄積電極Ｃｓ’が設けられる。この例で１画素の検出画素領域ａｉｊは接地線（ＧＮＤ）５を格子状に配置することで画定される。
【００１０】
この指紋検出装置１０では、１画素の検出画素領域ａｉｊがほぼ正方形状を有しており、電荷蓄積電極Ｃｓ’も正方形状を成している。この検出画素領域ａｉｊで、例えば、右上方隅の電荷蓄積電極Ｃｓ’の下層領域には、ｐ型の電界効果トランジスタ（以下単にトランジスタＴｐという）が設けられる。左下方隅の電荷蓄積電極Ｃｓ’の下層領域には、ｎ型の電界効果トランジスタ（以下単にトランジスタＴｎという）が設けられる。
【００１１】
トランジスタＴｐのソースは上下に隣接する他のトランジスタＴｐのソースに各々接続されてセンサ信号線７に至り、図示しない列駆動＆読出し回路に接続される。このセンサ信号線７は各々の検出画素領域ａｉｊの電荷蓄積電極Ｃｓ’の右側下層領域を上下に通り抜けるように配置される。更に、トランジスタＴｎのソースは上下に隣接する他のトランジスタＴｎのソースに各々接続されて電源線６Ｃに至り、接地線５に接続される。この電源線６Ｃは各々の検出画素領域ａｉｊの電荷蓄積電極Ｃｓ’の左側下層領域を上下に通り抜けるように配置される。
【００１２】
図１３は図１２に示した指紋検出装置１０のＡ１−Ａ２矢視断面例を示す図である。図１３に示す半導体基板１１には、ｐ＋型の不純物拡散層１５が設けられ、トランジスタＴｐのソース領域が構成される。図示しない反対側にはドレイン領域が設けられ、ゲート電極も設けられている。また、半導体基板１１上には層間絶縁膜１２により絶縁された電源線６Ａ，６Ｃ、３層の接地線５、センサ信号線７、電荷蓄積電極Ｃｓ’及び、ソース引き出し電極１７等が設けられる。電源線６Ａ，６ＣはトランジスタＴｐのゲート電極に接続され、図示しない行駆動回路に接続される。電源線６Ａ，６Ｂは電源層を構成するが、接地線５の下層投影領域内に配置されている。ソース引き出し電極１７は電荷蓄積電極Ｃｓ’の下方投影領域内に配置されている。
【００１３】
図１４は指紋検出装置１０のＢ１−Ｂ２矢視断面例を示す図である。図１４に示す半導体基板１１上にはゲート絶縁膜や層間絶縁膜１２を介在してセンサ選択線８Ａ，８Ｂが設けられる。センサ選択線８Ａ，８ＢはトランジスタＴｎ、Ｔｐのドレイン及び電荷蓄積電極Ｃｓ’に各々接続される。図１４に示す半導体基板１１上に層間絶縁膜１２を介在して絶縁されたセンサ選択線８Ａ，８Ｂ、３層の接地線５、電源線６Ｃ、センサ信号線７、電荷蓄積電極Ｃｓ’が設けられる。センサ選択線８Ａ，８Ｂはいずれも接地線５の下方投影領域内に配置されている。また、電源線６Ｃ及びセンサ信号線７はいずれも電荷蓄積電極Ｃｓ’の下方投影領域内に配置されている。
【００１４】
このように、接地線（第１の金属配線）５と電源線（第２の金属配線）６Ａ，６Ｂとを上下層で重なる位置に多層し、また、電荷蓄積電極Ｃｓ’と引き出し電極１７とを上下層で重なる位置に多層し、更に、図１４に示したように、接地線（第１の金属配線）５とセンサ選択線（第２の金属配線）８Ａ，８Ｂとを上下層で重なる位置に多層している。また、電荷蓄積電極Ｃｓ’と電源線６Ｃ及びセンサ信号線７とを上下層で重なる位置に多層している。つまり、第１の金属配線、第２の金属配線はお互いに制約されること無く自由に配置することができる。このように、第１の金属配線と、第２の金属配線とが上下層に重なることは、電気的特性上問題にならず、空間も有効に利用できるので、通常は特に制約がなく金属多層配線を自由に配置することができる。
【００１５】
なお、特許文献２にはシリコン基板上に電極を構成し、指紋の凹凸による静電容量差を利用して検出する指紋センサの構造が公開されている。特許文献３には他の静電容量式センサの例が開示されている。この静電容量式の指紋センサによれば、半導体プロセスを利用してシリコン基板上に指紋センサが構成される。スイッチング素子をトランジスタで構成し、金属配線で電荷蓄積電極を構成し、これらをシフトレジスタで選択できるようにして、指紋の凹凸を検出するようになされる。
【００１６】
【特許文献１】
米国特許第５３２５４４２号公報
【特許文献２】
特開平８−３０５８３２号公報
【特許文献３】
特開２００２−７１３０７号公報
【００１７】
【発明が解決しようとする課題】
ところで、従来例に係る多層配線構造を有する指紋検出装置１０によれば、図１３に示したように、指紋検出装置１０において、異電位になる接地線（第１の金属配線）５と電源線（第２の金属配線）６Ａ，６Ｂが上下層で重なっている。また、電荷蓄積電極Ｃｓ’と引き出し電極１７とが上下層で重なっている。更に、図１４に示したように、異電位になる接地線（第１の金属配線）５とセンサ選択線（第２の金属配線）８Ａ，８Ｂとが上下に重なっている。また、電荷蓄積電極Ｃｓ’と電源線６Ｃ及びセンサ信号線７とが上下層で重なっている。
【００１８】
一般に、指紋検出装置１０のセンサ表面部分は直接指で触れたり、物体が接触したりする。このため、センサ表面部分に外部から機械的な強い力が加われば、多層金属配線間の絶縁膜が物理的に破壊されて、多層金属配線間が電気的に短絡し故障に至るおそれがある。
【００１９】
例えば、指紋検出装置や、物体位置検出装置等において、金属多層配線構造が採用され、この金属多層配線にＡｌや、Ａｌ合金、Ｔｉ、Ｃｕなどの材質が使用される。これらの材質は、表面保護膜や層間絶縁膜などに利用されているシリコン酸化膜やシリコン窒化膜などに比べるとやわらかい物質である。
【００２０】
従って、第１の金属配線と第２に金属配線とが交差する部分の表面保護膜に、配線で使用している金属より硬い物質で強い力を加えた場合、表面保護膜や、層間絶縁膜１２、第１の金属配線用の薄膜（以下第１配線層という）、第２の金属配線用の薄膜（以下第２配線層という）等がそれぞれたわみ、最終的には、層間絶縁膜１２にクラックが発生し、そのクラックを介して第１配線層と第２配線層とが電気的に短絡してしまう。当該指紋検出装置１０の信頼性の低下につながる。
【００２１】
そこで、この発明はこのような従来の課題を解決したものであって、多層配線構造を有する半導体基板の物体検出領域で物体を検出する場合に、多層配線上を強く押下されて層間絶縁膜が変形しても、異電位の第１配線層と第２配線層とによる短絡状態を回避できるようにした物体検出用半導体装置及びその製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上述した課題は、物体を検出するための物体検出領域が画定された多層配線構造を有する半導体装置であって、半導体基板と、この半導体基板の物体検出領域に設けられた蓄積電極と、この蓄積電極に接続され、かつ、所定電位となされる第１配線層に接続されたスイッチング素子と、第１配線層と反対電位になされる第２配線層とを備え、少なくとも、第１配線層の上方投影領域及び下方投影領域以外に第２配線層が設けられて成ることを特徴とする物体検出用半導体装置によって解決される。
【００２３】
本発明に係る物体検出用半導体装置によれば、多層配線構造の半導体基板の物体検出領域で物体を検出する場合であって、半導体表面が露出している領域、つまり、物体検出領域に設けられたスイッチング素子や、蓄積電極、信号線等を多層配線構造となるように配置して素子間を配線接続する場合に、第１配線層の上方投影領域及び下方投影領域以外に第２配線層が設けられるので、多層配線間で上下に重ならない位置に、異電位になる第１配線層及び第２配線層を配置する非交差構造を採ることができる。
【００２４】
従って、多層配線間を強く押下されて層間絶縁膜が変形しても、異電位の第１配線層と第２配線層とによる短絡状態を回避できるので、物体検出精度及びセンサとしての信頼度を向上させることができる。これにより、物体検出領域表面を指で直接触れるような指紋センサ装置等に十分応用することができる。
【００２５】
本発明に係る物体検出用半導体装置の製造方法は物体を検出するための物体検出領域が予め半導体基板上に画定される多層配線構造の半導体装置を製造する方法であって、半導体基板にスイッチング素子を形成する工程と、半導体基板に形成されたスイッチング素子に接続して所定電位となされる第１配線層を形成する工程と、第１配線層に接続されたスイッチング素子を有する半導体基板の物体検出領域に蓄積電極を形成する工程と、蓄積電極が形成された半導体基板の第１配線層の上方投影領域及び下方投影領域以外に当該第１配線層と反対電位になされる第２配線層を形成する工程とを有することを特徴とするものである。
【００２６】
本発明に係る物体検出用半導体装置の製造方法によれば、物体を検出するための物体検出領域が予め半導体基板上に画定される多層配線構造の半導体装置を製造する場合に、この物体検出領域に設けられたスイッチング素子や、蓄積電極、信号線等を多層配線構造となるように配置して素子間を配線接続する場合に、多層配線間で上下に重ならない位置に、異電位になる第１配線層及び第２配線層を配置することができる。
【００２７】
【発明の実施の形態】
続いて、この発明に係る物体検出半導体装置及びその製造方法の一実施の形態について、図面を参照しながら説明をする。
図１は本発明に係る実施形態としての指紋センサ半導体装置１００の構成例を示す回路図である。
この実施形態では、多層配線構造を有する半導体基板の物体検出領域で物体を検出する場合に、この物体検出領域に設けられた電荷蓄積電極に接続され、かつ、所定電位となされる第１配線層に接続されたスイッチング素子を備え、少なくとも、この第１配線層の上方投影領域及び下方投影領域以外に第２配線層を設けて、異電位になる第１配線層及び第２配線層を多層配線間で上下に重ならないように配置できるようにすると共に、この多層配線間を強く押下されて層間絶縁膜が変形しても、異電位の第１配線層と第２配線層とによる短絡状態を回避できるようにしたものである。
【００２８】
図１に示す指紋センサ半導体装置（以下単に指紋センサという）１００は物体検出用半導体装置の一例であり、指紋を検出して個人を識別する装置である。もちろん、物体検出用半導体装置は指紋センサ１００に限られることはなく、物体の形状を検出する物体形状検出装置や、物体の位置を検出する物体位置検出装置等に適用してもよい。この実施形態では指紋センサ１００について説明をする。
【００２９】
この指紋センサ１００はセンサアレイ１０１、行駆動回路１０２及び列駆動＆読出し回路１０３を備えている。センサアレイ１０１は複数のセンサＳｉｊが半導体基板上にマトリクス状に配置されて構成される。この指紋センサ１００では例えば、行方向にＭ個及び列方向にＮ個の合計Ｍ×Ｎ個のセンサＳｉｊ（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）が半導体基板上に配置されている。この例で、１画素を構成するセンサＳｉｊは、電荷蓄積電極Ｃｓと、蓄積容量Ｃｐと、スイッチング素子の一例となるｎ型のＭＯＳ電界効果トランジスタ（以下でトランジスタＴｎという）及びｐ型のＭＯＳ電界効果トランジスタ（以下トランジスタＴｐという）とを有している。
【００３０】
トランジスタＴｐのゲートは第１配線層の一例となる行駆動用の電源線ＳＲ（Ｎ−１）に接続される。電源線ＳＲ（Ｎ−１）は電源層を構成する。トランジスタＴｐのドレインは電荷蓄積電極Ｃｓ及び蓄積容量Ｃｐの各々の一端と、トランジスタＴｎのドレインとに接続される。そのソースはセンサ信号線１５に接続される。この例では電源線ＳＲに高電位（ハイレベル）の電圧を印加することで、トランジスタＴｐはオフする。このトランジスタＴｐのオフするタイミングで蓄積容量Ｃｐが電荷蓄積可能状態となされる。反対に電源線ＳＲ（Ｎ−１）に低電位（ローレベル）の電圧を印加することで、トランジスタＴｐはオンする。このトランジスタＴｐのオンするタイミングで蓄積容量Ｃｐの電荷がセンサ信号線１５に読み出される。
【００３１】
また、トランジスタＴｎのゲートは第２配線層の一例となる行駆動用の電源線ＳＶｓｓ（Ｎ−１）に接続される。電源線ＳＶｓｓ（Ｎ−１）は電源線ＳＲ（Ｎ−１）は電源層と反対電位になされる。トランジスタＴｎのソース及び蓄積容量Ｃｐの一端は接地線ＧＮＤに各々接続される。電荷蓄積電極Ｃｓの他端は開放され物体検出領域における１画素の検出領域を構成する。電荷蓄積電極Ｃｓと蓄積容量Ｃｐとは直列に接続されており、電源線ＳＶｓｓ（Ｎ−１）に高電位（ハイレベル）の電圧を印加することで、トランジスタＴｎはオンする。
【００３２】
この例で電源線ＳＶｓｓ（Ｎ−１）に低電位（ローレベル）の電圧を印加することで、トランジスタＴｎはオフする。トランジスタＴｎのオフするタイミングで蓄積容量Ｃｐに電荷蓄積可能状態となされる。トランジスタＴｎのオンするタイミングで蓄積容量Ｃｐの電荷が消去される。各々のトランジスタＴｐのゲートに接続された電源線ＳＶｓｓ（Ｎ−１）、ＳＲ（Ｎ−１）、ＳＶｓｓ（Ｎ）及びＳＲ（Ｎ）等は行駆動回路１０２に接続され、各々のセンサ信号線ＳＬｊ（ｊ＝１〜ｍ）は列駆動＆読出し回路１０３に接続される。これらの回路１０２，１０３では行方向又は列方向単位にゲートを一斉に選択するようになされる。
【００３３】
図２は指紋センサ１００の１画素の構成例（レイアウト）を示す上面図である。図２に示す指紋センサ１００は、指紋（物体）を検出するための指紋検出領域（物体検出領域）が画定された多層配線構造を有する半導体装置である。この指紋センサ１００は半導体基板１１を有している。半導体基板１１にはｐ型シリコン基板又はｎ型シリコン基板が使用される。もちろん、ｐ型及びｎ型シリコン基板に限定されることはなく、指紋センサ１００の基板としてこれら半導体基板１１を支持する絶縁基板を併用してもよい。
【００３４】
この半導体基板１１の指紋検出領域で１画素を構成する各々検出画素領域ａｉｊには電荷蓄積電極Ｃｓが設けられる。この例で電荷蓄積電極Ｃｓの配置ピッチｐは５０μｍ乃至８０μｍ程度である。この例で１画素の検出画素領域ａｉｊは接地線ＧＮＤを格子状に配置することで画定される。例えば、行方向にＭ個及び列方向にＮ個の合計Ｍ×Ｎ個の検出画素領域ａｉｊが半導体基板１１上に画定される。検出画素領域ａｉｊ毎に指紋検出用１画素単位のキャパシタを構成するためである。
【００３５】
この例で接地線ＧＮＤは、電源層の上方投影領域及び下方投影領域以外に設けられている。異電位になる可能性の高い金属配線層を上下で重ならないようにするためである。接地線ＧＮＤは、多結晶シリコン部材又は金属配線部材から構成され、所定電位に維持される。例えば、指紋センサ１００にもよるが接地線ＧＮＤは０Ｖの駆動電位に保持される。多結晶シリコン部材にはｐ型又はｎ型の不純物を多結晶シリコンに注入したものが使用され、金属配線部材にはアルミニウム（Ａｌ）やＡｌ合金、銅（Ｃｕ）等が使用される。
【００３６】
従来方式では図１２に示したように１画素の検出画素領域ａｉｊがほぼ正方形状を有していた。これに対して、本発明方式ではこの正方形状の四隅をトランジスタ形成領域及び、配線コンタクト領域に引き当てている。従って、本発明方式では電荷蓄積電極Ｃｓが八角形状を成している。この検出画素領域ａｉｊで、例えば、右上方のトランジスタ形成領域には、スイッチング素子の一例となるｐ型の電界効果トランジスタ（以下単にトランジスタＴｐという）が設けられる。トランジスタＴｐのゲートは第１配線層の一例となる行駆動用の電源線ＳＲ（Ｎ−１）に接続される。電源線ＳＲ（Ｎ−１）やその下方の列の電源線ＳＲ（Ｎ）は電源層を構成する。
【００３７】
この例で接地線ＧＮＤは電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）の上方投影領域及び下方投影領域以外に設けられる。この例では接地線ＧＮＤの両脇に電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）等が配置される。電源線ＳＲ（Ｎ−１）は金属配線部材から構成され、所定電位が印加される。例えば、指紋センサ１００にもよるが１．５Ｖ乃至５Ｖ程度の駆動電圧が印加される。金属配線部材にはアルミニウムや、Ａｌ合金、銅等の導電率の良い薄膜が使用される。もちろん、電源線ＳＲ（Ｎ−１）等に関して、ｐ型又はｎ型の不純物を注入した多結晶シリコン部材を使用してもよい。
【００３８】
トランジスタＴｐのドレインはセンサ選択線１３Ａを経由して、この検出画素領域ａｉｊの右下領域で電荷蓄積電極Ｃｓ及び図示しない蓄積容量Ｃｐの各々の一端に接続される。センサ選択線１３Ａと電荷蓄積電極Ｃｓとはコンタクトホールを介して接合される。この電荷蓄積電極Ｃｓの左上方領域には別のコンタクトホールが設けられ、このコンタクトホールを介して電荷蓄積電極Ｃｓと左側のセンサ選択線１３Ｂとが接合される。左側のセンサ選択線１３Ｂは左下方のトランジスタ形成領域に設けられたスイッチング素子の一例となるｎ型の電界効果トランジスタ（以下単にトランジスタＴｎという）のドレインに接合される。
【００３９】
また、トランジスタＴｐのソースは上下に隣接する他のトランジスタＴｐのソースに各々接続されてセンサ信号線ＳＬｊに至り、列駆動＆読出し回路１０３に接続される。このセンサ信号線ＳＬｊは各々の検出画素領域ａｉｊの右側領域でセンサ選択線１３Ａと併走するように、かつ、八角形状の電荷蓄積電極Ｃｓの一方の脇を通るように配置される。この領域は電荷蓄積電極Ｃｓと接地線ＧＮＤとの間の領域であり、配線領域に割り当てている。
【００４０】
更に、トランジスタＴｎのソースは上下に隣接する他のトランジスタＴｎのソースに各々接続されて電源線に至り、接地線ＧＮＤに接続される。この電源線は各々の検出画素領域ａｉｊの左側領域でセンサ選択線１３Ｂと併走するように、かつ、八角形状の電荷蓄積電極Ｃｓの他方の脇を通るように配置されている。この領域も電荷蓄積電極Ｃｓと接地線ＧＮＤとの間の領域であり、配線領域に割り当てている。
【００４１】
このような配置を採ることで、電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）及び接地線ＧＮＤと、トランジスタＴｎ，Ｔｐと、指紋検出に係るセンサ信号線ＳＬｊとが電荷蓄積電極Ｃｓの下方投影領域以外の半導体基板１１上に設けることができる。換言すると、電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）及び接地線ＧＮＤと、トランジスタＴｎ，Ｔｐと、指紋検出に係るセンサ信号線ＳＬｊとの形成領域以外の半導体基板１１上に、八角形等の形状の電荷蓄積電極Ｃｓを設けるようにすればよい。
【００４２】
図３は図２に示した指紋センサ１００のＸ１−Ｘ２矢視断面例、図４はそのＹ１−Ｙ２矢視断面例を各々示す図である。
図３の断面図に示す例えば、半導体基板（Ｎ−ｓｕｂ）１１には、ｐ＋型の不純物拡散層１５が設けられ、トランジスタＴｐのソース領域が構成される。もちろん、図示しないが反対側にドレイン領域が設けられ、ゲート電極も設けられている。図４に示す断面図において半導体基板１１上にはゲート絶縁膜や層間絶縁膜１２を介在してセンサ選択線１３Ａ，１３Ｂが設けられる。センサ選択線１３Ａ，１３ＢはトランジスタＴｎ、Ｔｐのドレインに各々接続される。
【００４３】
また、図３において、半導体基板１１上には図示しないゲート絶縁膜や層間絶縁膜１２を介在して電源線ＳＲ（Ｎ−１）、電源線ＳＲ（Ｎ）、第１層目の接地線ＧＮＤ１、センサ信号線ＳＬｊ及び、ソース引き出し電極が設けられる。この例では接地線ＧＮＤの両脇に電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）等が配置される。図４に示す断面図においては、半導体基板１１上に層間絶縁膜１２を介在して電源線１４及びセンサ信号線ＳＬｊが設けられる。この例で電源線ＳＲ（Ｎ−１）や電源線ＳＲ（Ｎ）及び接地線ＧＮＤと、トランジスタＴｎ，Ｔｐと、センサ信号線ＳＬｊとが電荷蓄積電極Ｃｓの下方投影領域以外の半導体基板１１上に設けられる。
【００４４】
電源線１４はトランジスタＴｎのソースに接続され、センサ信号線ＳＬｊはトランジスタＴｐのソースに各々接続される。これらの上方には、図３及び図４において、層間絶縁膜１２を介在して第２層目の接地線ＧＮＤ２や、電荷蓄積電極Ｃｓが設けられる。接地線ＧＮＤ２は第１層目の接地線ＧＮＤ１の上方投影領域に形成される同電位にして使用されることによる。図４において、ａｉｊは検出画像領域であり、指紋検出領域において１画素を構成する。更に、これらの上方には、層間絶縁膜１２を介在して第３層目の接地線ＧＮＤが設けられる。この層の上方には絶縁性かつ耐食性の表面保護層が設けられる。
【００４５】
続いて、指紋センサ１００の製造方法について説明をする。図５〜図９は指紋センサ１００の形成例（その１〜５）を示す断面の工程図である。各々の図において、（Ａ）は図３に示したＸ１−Ｘ２矢視断面の工程例であり、（Ｂ）は図４に示したＹ１−Ｙ２矢視断面の工程例を各々示している。
【００４６】
この実施形態では、指紋を検出するための指紋検出領域が半導体基板１１上に画定される多層配線構造の指紋センサ１００を製造する場合であって、指紋センサ１００を構成するセンサアレイ１０１について、１画素のセンサの形成例について説明をする。この製造方法では電源線や接地線を多結晶シリコン（以下ポリシリコンという）で形成する場合を例に挙げる。また、各多層配線間を絶縁膜で隔離することで、配線を自由に配置できるようにした。
【００４７】
これを製造条件にして、まず、図５Ａ及びＢに示す半導体基板１１を準備する。半導体基板１１にはｐ型シリコン基板又はｎ型シリコン基板が使用される。指紋を検出するための指紋検出領域に関して、例えば、行方向にＭ個及び列方向にＮ個の合計Ｍ×Ｎ個の検出画素領域ａｉｊが半導体基板１１上に画定される。検出画素領域ａｉｊ毎に指紋検出用１画素単位のキャパシタを構成するためである。
【００４８】
そして、１画素を構成する各々検出画素領域ａｉｊ毎に、スイッチング素子の一例となるトランジスタＴｎ，Ｔｐを形成する。例えば、図６Ａに示すゲート絶縁膜１２Ａ上に例えば、膜厚４００ｎｍ程度のポリシリコン膜をパターニングしてゲート電極を形成する。このとき、同時にポリシリコン膜をパターニングして図６Ｂに示すようなセンサ選択線１３Ａ，１３Ｂを形成する。
【００４９】
また、従来方式と同様な形成方法によりポリシリコン膜の導電化及び、トランジスタＴｎ，Ｔｐのソース・ドレインを形成する。ポリシリコン膜の導電化については、予め不純物イオンを含んだポリシリコン膜をパターニングした後に熱処理する方法や、パターニング後のポリシリコン膜で導電化する部分以外をマスクし、不純物イオンを注入した後に熱処理する方法が採られる。
【００５０】
トランジスタＴｎについては、ゲート電極の両側の半導体基板にｎ型の不純物イオンを注入する。トランジスタＴｐについては、ゲート電極の両側の半導体基板にｐ型の不純物イオンを注入する。図６Ａに示す半導体基板１１にはトランジスタＴｐのソースとなるｐ＋型の不純物拡散層１５が形成される。
【００５１】
その後、ゲート電極及びセンサ選択線１３Ａ，１３Ｂ上に、膜厚７００ｎｍ程度のＳｉＯ２膜やＳｉＮ（窒化シリコン）膜等の絶縁部材を形成してこれらの電極及び配線を絶縁する。そして、熱処理やポリシング処理等を行って層間絶縁膜１２を平坦化する。熱処理条件に関しては、加熱温度が約７００℃、加熱時間が１５０分程度であるが、実際にはこの熱処理によるリフローは温度変化を設けている。例えば、加熱温度が約７００℃で加熱時間が１２０分程度と、加熱温度が約９００℃で加熱時間が２０分程度である。
【００５２】
その後、図６Ａに示す不純物拡散層１５上の層間絶縁膜１２を選択的に除去して開口部１６を形成する。この開口部１６はソース・ドレイン引き出し電極形成用のコンタクトホールとなる。開口部１６に関しては、例えば、レジスト膜をパターニングし、レジスト膜をマスクにＲＩＥ法等により、層間絶縁膜１２を選択的に除去する。
【００５３】
その後、図６Ａに示した開口部及び、図７Ａに示す層間絶縁膜１２上に例えば、膜厚５００ｎｍ程度のポリシリコン膜をパターニングして電源線ＳＲ（Ｎ−１）や、第１層目の接地線ＧＮＤ１、電源線ＳＲ（Ｎ−２）等を形成する。このとき、図７Ｂに示す断面図においては、半導体基板１１の層間絶縁膜１２上にパターニングされたポリシリコン膜によって第１層目の接地線ＧＮＤ１と共に電源線１４及びセンサ信号線ＳＬｊが形成される。この例で接地線ＧＮＤ１は格子状に形成される。接地線ＧＮＤ１を格子状に形成することにより１画素の検出画素領域ａｉｊが画定される。
【００５４】
もちろん、従来方式と同様な形成方法によりポリシリコン膜を導電化する。この電源線１４はトランジスタＴｎのソースに接続され、指紋検出動作時には所定電位となされる。センサ信号線ＳＬｊは各々のトランジスタＴｐのソースに接続されて列駆動＆読出し回路１０３に接続される。
【００５５】
その後、これらの配線上に、膜厚７００ｎｍ程度のＳｉＯ２膜やＳｉＮ膜等の絶縁部材を形成してこれらの配線を絶縁する。その後、熱処理やポリシング処理等を行って層間絶縁膜１２を平坦化する。熱処理条件に関しては、加熱温度が約７００℃、加熱時間が１２０分程度である。もちろん、温度を変化させてリフロー処理するようにしてもよい。
【００５６】
そして、平坦化後の図８Ａに示す半導体基板の層間絶縁膜１２上に、例えば、膜厚５００ｎｍ程度のポリシリコン膜をパターニングして第２層目の接地線ＧＮＤ２や電荷蓄積電極Ｃｓ等を形成する。接地線ＧＮＤ２は第１層目の接地線ＧＮＤ１の上方投影領域に形成される。接地線ＧＮＤ１、２を同電位にして使用することによる。もちろん、従来方式と同様な形成方法によりポリシリコン膜の導電化をする。この電荷蓄積電極Ｃｓは、１画素を構成する各々検出画素領域ａｉｊに形成される。
【００５７】
この電荷蓄積電極ＣｓはトランジスタＴｎ，Ｔｐの各々のドレインに接続される。このとき、図８Ｂに示す断面図においては、半導体基板１１の層間絶縁膜１２上にパターニングされたポリシリコン膜によって第２の接地線ＧＮＤ２及び電荷蓄積電極Ｃｓが形成される。電荷蓄積電極Ｃｓの下方投影領域には、センサ選択線１３Ａ、１３Ｂ、電源線１４及びセンサ信号線ＳＬｊが形成されない。
【００５８】
そして、これらの配線上に、膜厚１８００ｎｍ程度のＳｉＯ２膜やＳｉＮ膜等の絶縁部材を形成してこれらの配線を絶縁する。その後、熱処理やポリシング処理等を行って層間絶縁膜１２を平坦化する。熱処理条件に関しては、加熱温度が約７００℃、加熱時間が１２０分程度である。もちろん、温度を変化させてリフロー処理するようにしてもよい。
【００５９】
そして、平坦化後の図９Ａに示す半導体基板１１の層間絶縁膜１２上に、例えば、膜厚５００ｎｍ程度のポリシリコン膜をパターニングして第３層目の接地線ＧＮＤ３を形成する。接地線ＧＮＤ３は第１及び第２層目の接地線ＧＮＤ１、ＧＮＤ２の上方投影領域に形成される。接地線ＧＮＤ１〜３を同電位にして使用することによる。もちろん、従来方式と同様な形成方法によりポリシリコン膜の導電化をする。これらの接地線ＧＮＤ１〜３は電源層と反対電位になされる。
【００６０】
その後、これらの配線上に、膜厚５００ｎｍ程度のＳｉＯ２膜やＳｉＮ膜等の絶縁部材を形成してこれらの配線を絶縁する。これにより、図３及び図４に示したような指紋センサ１００のセンサアレイ１０１を形成することができる。
このように半導体基板１１上に形成されたポリシリコン膜から電源層を構成すると、異電位の電源層と接地線ＧＮＤとをやむを得ず上下で交差させなくてはならない場合に、ＳｉＯ２膜やＳｉＮ膜等の堅さに匹敵する固い電源層による配線交差構造を提供することができる。
【００６１】
なお、図１０は図１に示した指紋センサ１００の列駆動及び読出し回路１０３の構成例を示す回路図である。図１０に示す波線で囲んだ列駆動及び読出し回路１０３は、列駆動回路３１及び、読出し回路構成用のセンスアンプｓａｍｐｊ（ｊ＝１〜ｍ）と、ｍ個のスイッチＳ４及びＳ５と、ｍ個の帰還容量Ｃｆ１及びホールド容量Ｃｈ１と、１個の出力アンプ（プリ・アンプ：Ｐａｍｐ）３２と、１個のバッファアンプ（ｂｕｆ）と、１個の帰還容量Ｃｆ２と、１個のホールド容量Ｃｈ２等から構成される。出力アンプ３２には、ノイズ低減回路や感度向上のための回路等が含まれる。
【００６２】
この例でセンサアレイ１０１からのセンサ信号線ＳＬ１にはセンスアンプｓａｍｐ１が接続され、Ｍ＝１行目のセンサ検出信号を増幅するようになされる。同様にして、センサアレイ１０１からの各センサ信号線ＳＬｊ毎にセンスアンプｓａｍｐｊが接続され、各々の行目のセンサ検出信号を増幅するようになされる。この各々のセンスアンプｓａｍｐｊの入出力間には、帰還容量Ｃｆ１及びトランスファーゲート構成のスイッチＳ４が接続される。リセット時にセンスアンプｓａｍｐｊの入出力間がショートされ、オフセットが取り除かれる。
【００６３】
センスアンプｓａｍｐ１の出力には、ホールド容量Ｃｈ１と、トランスファーゲート構成の他のスイッチＳ５とが接続される。センスアンプｓａｍｐ１の出力制御するようになされる。他のセンスアンプｓａｍｐｊもｓａｍｐ１と同様の構成を採る。スイッチＳ４及びＳ５のゲートは列駆動回路３１に接続される。各々のスイッチＳ５は読出し信号線ＳＬ０に接続される。この信号線ＳＬ０は出力アンプ３２に接続される。出力アンプ３２の入出力間には、帰還容量Ｃｆ２及びスイッチＳＳが接続される。リセット時に出力アンプｐａｍｐの入出力間がショートされ、オフセットが取り除かれる。
【００６４】
出力アンプ３２の出力にはスイッチＳｓｉｇが接続され、当該指紋センサ１００の出力制御するようになされる。スイッチＳｓｉｇにはホールド容量Ｃｈ２とバッファアンプ３３とが接続され、スイッチＳｓｉｇの制御を受けてバッファアンプ３３から指紋センサ信号ＡＯＵＴを出力するようになされる。
【００６５】
このように、本発明に係る実施形態として指紋センサ半導体装置によれば、半導体表面が露出している領域、つまり、指紋検出領域に設けられたトランジスタＴｎ，Ｔｐや、電荷蓄積電極Ｃｓ、センサ信号線ＳＬｊ等を多層配線構造となるように配置して素子間を配線接続する場合に、電源線ＳＲ（Ｎ−１）、ＳＶｓｓ（Ｎ−２）、センサ信号線ＳＬｊ、センサ選択線１３Ａ，１３Ｂの上方投影領域及び下方投影領域以外に接地線ＧＮＤ１〜ＧＮＤ３が設けられるので、多層配線間で上下に重ならない位置に、異電位になる電源線ＳＲ（Ｎ−１）、ＳＶｓｓ（Ｎ−２）及び接地線ＧＮＤ１〜ＧＮＤ３を配置する非交差構造を採ることができる。
【００６６】
従って、多層配線構造の半導体基板１１の指紋検出領域で指紋を検出するとき、この多層配線間を強く押下されて層間絶縁膜１２が変形しても、異電位の電源線ＳＲ（Ｎ−１）、ＳＶｓｓ（Ｎ−２）と接地線ＧＮＤ１〜ＧＮＤ３とによる短絡状態を回避できるので、指紋検出精度を向上させることができる。これにより、指紋検出領域表面を直接指で触れる指紋センサ装置の信頼性の向上に寄与するところが大きい。
【００６７】
この実施形態で説明した指紋センサ１００は、半導体基板１１上に形成することを前提としてきたが、これは、絶縁基板上であるガラス基板上に電荷蓄積電極Ｃｓ、蓄積容量Ｃｐ、トランジスタＴｎ，Ｔｐ等を構成しても形成可能である。また、物体検出用半導体装置に関しては指紋を検出する指紋センサ１００のみならず、装置表面が露出しており、その表面を直接、器具等で接触して、その器具の形状や、位置を検出する物体位置検出装置や物体形状検出装置等にも本発明を適用することができる。
【００６８】
また、本発明に係る指紋センサ１００の製造方法によれば、電源層をポリシリコン膜から構成する場合について説明したが、ポリシリコン膜から構成せずにＡｌ膜、Ａｌ合金膜、Ｃｕ膜等の金属配線部材から電源層を構成してもよい。もちろん、これに限られることはなく、半導体基板１１に形成された高濃度不純物注入領域から電源層を構成するようにしてもよい。高濃度不純物注入領域を利用することで、半導体基板１１の堅さに匹敵する固い電源層による配線交差構造を提供することができる。
【００６９】
この例で、ポリシリコン膜と金属配線部材とを組み合わせて電源線ＳＲ（Ｎ−１）、ＳＶｓｓ（Ｎ−２）、接地線ＧＮＤ１〜ＧＮＤ３、センサ信号線ＳＬｊ、センサ選択線１３Ａ，１３Ｂを形成するようにしてもよい。例えば、低抵抗化が要求されるセンサ信号線ＳＬｊやセンサ選択線１３Ａ，１３Ｂ等に金属配線部材を使用し、どうしても配線を重ねてレイアウトしなくてはならない場合に、ポリシリコン膜を利用してこれら信号配線等を交差させる場合に最適である。この場合、例えば、ポリシリコン膜を下部に配置し、金属配線層を上部に配置して交差させる。
【００７０】
このような構造を採ると、指紋センサ表面からの力によるたわみは金属配線膜より下には加わらず、ポリシリコンと金属配線との間の絶縁膜は所定の形状を維持し、クラックが発生しない。ポリシリコン膜はＡｌやＡｌ合金などの金属薄膜に比べ硬く、シリコン酸化膜やシリコン窒化膜とほぼ同等の硬度を有することによる。これにより、工程増を伴わず表面強度の強い高信頼性の指紋センサ装置、位置、形状検出装置を提供できるようになる。
【００７１】
【発明の効果】
以上説明したように、本発明に係る物体検出用半導体装置によれば、多層配線構造の半導体基板の物体検出領域で物体を検出する場合に、この物体検出領域に設けられた蓄積電極に接続され、かつ、所定電位となされる第１配線層に接続されたスイッチング素子を備え、少なくとも、この第１配線層の上方投影領域及び下方投影領域以外に第２配線層が設けられて成るものである。
【００７２】
この構成によって、半導体表面が露出している領域、つまり、物体検出領域に設けられたスイッチング素子や、蓄積電極、信号線等を多層配線構造となるように配置して素子間を配線接続する場合に、多層配線間で上下に重ならない位置に、異電位になる第１配線層及び第２配線層を配置した非交差構造を採ることができる。
【００７３】
従って、多層配線間を強く押下されて層間絶縁膜が変形しても、異電位の第１配線層と第２配線層とによる短絡状態を回避できるので、物体検出精度及びセンサとしての信頼度を向上させることができる。これにより、物体検出領域表面を指で直接触れるような指紋センサ装置等に十分応用することができる。
【００７４】
本発明に係る物体検出用半導体装置の製造方法によれば、物体を検出するための物体検出領域が予め半導体基板上に画定される多層配線構造の半導体装置を製造する場合に、所定電位となされる第１配線層に接続されたスイッチング素子を有する半導体基板の物体検出領域に蓄積電極を形成し、その後、この第１配線層の上方投影領域及び下方投影領域以外に当該第１配線層と反対電位になされる第２配線層を形成するようになされる。
【００７５】
この構成によって、物体検出領域に設けられたスイッチング素子や、蓄積電極、信号線等を多層配線構造となるように配置して素子間を配線接続する場合に、多層配線間で上下に重ならない位置に、異電位になる第１配線層及び第２配線層を配置することができる。
【００７６】
この発明は指紋を検出して個人を識別する指紋検出装置や、物体の形状を検出する物体形状検出装置、物体の位置を検出する物体位置検出装置等に適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明に係る実施形態としての物体検出半導体装置を応用した指紋センサ１００の構成例を示す回路図である。
【図２】指紋センサ１００の１画素の構成例（レイアウト）を示す上面図である。
【図３】図２に示した指紋センサ１００のＸ１−Ｘ２矢視断面例を示す図である。
【図４】指紋センサ１００のＹ１−Ｙ２矢視断面例を示す図である。
【図５】Ａ及びＢは指紋センサ１００の形成例（その１）を示す断面の工程図である。
【図６】Ａ及びＢは指紋センサ１００の形成例（その２）を示す断面の工程図である。
【図７】Ａ及びＢは指紋センサ１００の形成例（その３）を示す断面の工程図である。
【図８】Ａ及びＢは指紋センサ１００の形成例（その４）を示す断面の工程図である。
【図９】Ａ及びＢは指紋センサ１００の形成例（その５）を示す断面の工程図である。
【図１０】指紋センサ１００の列駆動＆読出し回路１０３の構成例を示す回路図である。
【図１１】Ａ及びＢは従来例に係る指紋検出装置１０の構成例及びその機能例を示す概念図である。
【図１２】指紋検出装置１０の１画素の構成例（レイアウト）を示す上面図である。
【図１３】図１２に示した指紋検出装置１０のＡ１−Ａ２矢視断面例を示す図である。
【図１４】指紋検出装置１０のＢ１−Ｂ２矢視断面例を示す図である。
【符号の説明】
１１・・・半導体基板、１２・・・層間絶縁膜、１３Ａ，１３Ｂ・・・センサ選択線、１４・・・電源線（接地線）、１５・・・ｐ＋型の不純物拡散領域、３１・・・列駆動回路、３２・・・出力アンプ、３３・・・バッファアンプ、ｓａｍｊ（ｊ＝１〜ｍ）・・・センスアンプ、Ｔｐ，Ｔｎ・・・トランジスタ（スイッチング素子）、１００・・・指紋センサ、１０１・・・センサアレイ、１０２・・・行駆動回路、１０３・・・列駆動＆読出し回路
【図１】
2004191201.tif 000003
【図２】
2004191201.tif 000004
【図３】
2004191201.tif 000005
【図４】
2004191201.tif 000006
【図５】
2004191201.tif 000007
【図６】
2004191201.tif 000008
【図７】
2004191201.tif 000009
【図８】
2004191201.tif 000010
【図９】
2004191201.tif 000011
【図１０】
2004191201.tif 000012
【図１１】
2004191201.tif 000013
【図１２】
2004191201.tif 000014
【図１３】
2004191201.tif 000015
【図１４】
2004191201.tif 000016