(57)【要約】【課題】  本発明は、放電遅延を減らしてシングルスキャンを可能にするだけでなく、駆動マージンを広げて、サステイン放電を安定化させることができる壁電荷の調節が容易にしたプラズマディスプレイパネルの駆動方法及び装置に関する。【解決手段】  このプラズマディスプレイパネルの駆動方法及び装置は、リセット期間の第１区間の間に、電圧が上昇する第１上昇ランプ波形を第１電極に供給して、上板と下板との上に壁電荷を形成した後、前記リセット期間の第２区間の間に、電圧が上昇する第２上昇ランプ波形を第２電極に供給して、前記上板上に形成された壁電荷の一部を消去し、前記リセット期間の第３区間の間に、電圧が下降する下降ランプ波形を前記第１電極と前記第２電極とに供給して、前記上板上に形成された壁電荷と前記下板上に形成された壁電荷との一部を消去するようになる。【選択図】  図６
2004348140.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２電極をそれぞれ含む多数の電極対が形成された上板と、前記多数の電極対と交差する多数の第３電極が形成された下板を備え、前記電極の交差部にセルが形成されるプラズマディスプレイパネルを駆動するための駆動方法において、
リセット期間の第１区間の間に、電圧が上昇する第１上昇ランプ波形を前記第１電極に供給して、前記上板と前記下板との上に壁電荷を形成する段階と、
前記リセット期間の第２区間の間に、電圧が上昇する第２上昇ランプ波形を前記第２電極に供給して、前記上板上に形成された壁電荷の一部を消去する段階と、
前記リセット期間の第３区間の間に、電圧が下降する下降ランプ波形を前記第１電極と前記第２電極に供給して、前記上板上に形成された壁電荷と前記下板上に形成された壁電荷の一部を消去する段階と、
アドレス期間の間に、前記第１電極にスキャン電圧を供給し、前記第３電極にデータ電圧を供給して、前記セルを選択する段階と、
サステイン期間の間に、前記第１及び第２電極に交代にサステイン電圧を供給して表示を行う段階と、
を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記第１区間の間に、前記第２電極と前記第３電極に基底電圧が供給されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第２区間の間に、前記第１電極に前記サステイン電圧が供給され、前記第３電極に基底電圧が供給されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第２区間の間に、前記第１電極に第１勾配の下降ランプ波形が供給されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第２区間の間に、前記第１電極に第１勾配の下降ランプ波形が供給され、前記第３区間の間に、前記第１電極に第２勾配の下降ランプ波形が供給されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第２区間と前記第３区間の間に、前記第１電極に電圧が一定の勾配で低くなる下降ランプ波形が供給されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記第３区間の間に、前記第３電極に基底電圧が供給されることを特徴とする、請求項１乃至６の何れかに記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記第１及び第２上昇ランプ波形の電圧は同一なことを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記第１電極に供給される下降ランプ波形の電圧と前記第２電極に供給される下降ランプ波形の電圧とは異なることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。。
【請求項１０】
前記第１電極に供給される下降ランプ波形の電圧は、前記第２電極に供給される下降ランプ波形の電圧より低いことを特徴とする、請求項９に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記第１電極に供給される下降ランプ波形の勾配と前記第２電極に供給される下降ランプ波形の勾配とは異なることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記第２電極に供給される下降ランプ波形の勾配は、前記第２電極に供給される下降ランプ波形の勾配より小さいことを特徴とする、請求項１１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記アドレス期間の間に、前記第３電極に正極性の直流電圧を供給する段階をさらに含むことを特徴とする、請求項１乃至１２の何れかに記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
前記直流電圧は、前記サステイン電圧より低いことを特徴とする、請求項１３に記載のプラズマディスプレイパネルの駆動方法。
【請求項１５】
多数の上板電極が形成される上板と、前記上板電極と交差する多数の下板電極が形成される下板とを備え、全セルを初期化するためのリセット期間と、前記セルを選択するためのアドレス期間及び前記セルの表示を行うためのサステイン期間とに分けられ駆動されるプラズマディスプレイパネルを駆動するための方法において、
前記リセット期間は、
前記上板と前記下板との上に壁電荷を形成する第１初期化期間と、
前記上板上に形成された壁電荷の一部を消去するための第２初期化期間と、
前記上板上に形成された壁電荷の一部と前記下板上に形成された壁電荷の一部を消去するための第３初期化期間と、
を含むことを特徴とする、選択的消去を利用したプラズマディスプレイパネルの駆動方法。
【請求項１６】
第１及び第２電極をそれぞれ含む多数の電極対が形成された上板と、前記多数の電極対と交差する多数の第３電極が形成された下板とを備え、前記電極の交差部にセルが形成されるプラズマディスプレイパネルを駆動するための装置において、
前記第１電極に、リセット期間の第１区間の間に、電圧が上昇する第１上昇ランプ波形を供給し、前記リセット期間の第３区間の間に、電圧が下降する第１下降ランプ波形を供給した後、アドレス期間の間に、前記第１電極にスキャン電圧を供給した後、サステイン期間の間に、サステイン電圧を供給する第１電極駆動部と、
前記第２電極に、前記第１区間と前記第３区間との間の第２区間の間に、電圧が上昇する第２上昇ランプ波形を供給し、前記第３区間の間に、電圧が下降する第２下降ランプ波形を供給した後、前記サステイン期間の間に、前記第１電極駆動部と交代に動作して前記サステイン電圧を供給する第２電極駆動部と、
前記第３電極に前記アドレス期間の間に、前記データ電圧を供給するための第３電極駆動部と、
を備えることを特徴とする、プラズマディスプレイパネルの駆動装置。
【請求項１７】
前記第２電極駆動部は、前記第１区間の間に、前記第２電極に基底電圧を供給し、
前記第３電極駆動部は、前記第１区間の間に、前記第３電極に基底電圧を供給することを特徴とする、請求項１６に記載のプラズマディスプレイパネルの駆動装置。
【請求項１８】
前記第１電極駆動部は、前記第２区間の間に、前記第１電極に前記サステイン電圧を供給し、
前記第３電極駆動部は、前記第２区間の間に、前記第３電極に基底電圧を供給することを特徴とする、請求項１６に記載のプラズマディスプレイパネルの駆動装置。
【請求項１９】
前記第１電極駆動部は、前記第２区間の間に、前記第１電極に第１勾配の下降ランプ波形を供給することを特徴とする、請求項１６に記載のプラズマディスプレイパネルの駆動装置。
【請求項２０】
前記第２電極駆動部は、前記第２区間の間に、前記第１電極に第１勾配の下降ランプ波形を供給し、前記第３区間の間に、前記第１電極に第２勾配の下降ランプ波形を供給することを特徴とする、請求項１６に記載のプラズマディスプレイパネルの駆動装置。
【請求項２１】
前記第２電極駆動部は、前記第２区間と前記第３区間との間に、前記第１電極に電圧が一定の勾配で低くなる下降ランプ波形を供給することを特徴とする、請求項１６に記載のプラズマディスプレイパネルの駆動装置。
【請求項２２】
前記第３電極駆動部は、前記第３区間の間に、前記第３電極に基底電圧を供給することを特徴とする、請求項１６乃至２１の何れかに記載のプラズマディスプレイパネルの駆動装置。
【請求項２３】
前記第１及び第２上昇ランプ波形の電圧は同一なことを特徴とする、請求項１６に記載のプラズマディスプレイパネルの駆動装置。
【請求項２４】
前記第１下降ランプ波形の電圧と前記第２下降ランプ波形の電圧とは異なることを特徴とする、請求項１６に記載のプラズマディスプレイパネルの駆動装置。
【請求項２５】
前記第１下降ランプ波形の電圧は、前記第２下降ランプ波形の電圧より低いことを特徴とする、請求項２４に記載のプラズマディスプレイパネルの駆動装置。
【請求項２６】
前記第１下降ランプ波形の勾配と前記第２下降ランプ波形の勾配とは異なることを特徴とする、請求項１６に記載のプラズマディスプレイパネルの駆動装置。
【請求項２７】
前記第２下降ランプ波形の勾配は、前記第２下降ランプ波形の勾配より小さいことを特徴とする、請求項２６に記載のプラズマディスプレイパネルの駆動装置。
【請求項２８】
前記第３電極駆動部は、前記アドレス期間の間に、前記第３電極に正極性の直流電圧を供給することを特徴とする、請求項１６に記載のプラズマディスプレイパネルの駆動装置。
【請求項２９】
前記直流電圧は、前記サステイン電圧より低いことを特徴とする、請求項２８に記載のプラズマディスプレイパネルの駆動装置。
【請求項３０】
第１及び第２電極をそれぞれ含む多数の電極対が形成された上板と、前記多数の電極対と交差する多数の第３電極が形成された下板とを備え、前記電極の交差部にセルが形成されるプラズマディスプレイパネルを駆動するための駆動方法において、
リセット期間の第１区間の間に、電圧が上昇する第１上昇ランプ波形を前記第２電極に供給して、前記上板と前記下板との上に壁電荷を形成する段階と、
前記リセット期間の第２区間の間に、電圧が上昇する第２上昇ランプ波形を前記第１電極に供給して、前記上板と前記下板との上に壁電荷をさらに形成する段階と、
前記リセット期間の第３区間の間に、電圧が下降する下降ランプ波形を前記第１電極と前記第２電極に供給して、前記上板に形成された壁電荷と前記下板上に形成された壁電荷の一部を消去する段階と、
アドレス期間の間に、前記第１電極にスキャン電圧を供給して、前記第３電極にデータ電圧を供給して前記セルを選択する段階と、
サステイン期間の間に、前記第１及び第２電極に交代にサステイン電圧を供給して表示を行う段階と、
を含むことを特徴とする、プラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに関し、より詳細にはプラズマディスプレイパネルの駆動方法及び装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル(Ｐlasma Ｄisplay Ｐanel :以下"ＰＤＰ"だと称する)は、Ｈe+Ｘe、Ｎe+Ｘe、又はＨe+Ｎe+Ｘeなどのガス放電時発生する紫外線によって蛍光体を発光させることによって画像を表示するようになる。このようなＰＤＰは、薄膜化と大型化が容易だけでなく最近の技術開発によって大きく向上した画質を提供する。特に、３電極交流面放電型ＰＤＰは、放電時表面に蓄積された壁電荷を利用して放電に必要な電圧を低めるようになり、放電によって発生されるスパッタリングから電極を保護するため、低電圧駆動と長寿命の長所を有する。
【０００３】
図１及び図２を参照すれば、３電極交流面放電型ＰＤＰは、上部基板１０上に形成されたスキャン電極Ｙ１〜Ｙn及びサステイン電極Ｚと、下部基板１８上に形成されたアドレス電極Ｘ１〜Ｘmとを備える。
このＰＤＰの放電セル１は、スキャン電極Ｙ１〜Ｙnと、サステイン電極Ｚ及びアドレス電極Ｘ１〜Ｘmの交差部に形成される。
【０００４】
スキャン電極Ｙ１〜Ｙnとサステイン電極Ｚのそれぞれは、透明電極１２と、透明電極１２より小さな線幅を有して透明電極の一側端に形成される金属バス電極１１とを含む。透明電極１２は、通常、インジウム・ ティン・ オキサイド(Ｉndium-Ｔin-Ｏxide : ＩＴＯ)で上部基板１０上に形成される。金属バス電極１１は、通常金属で透明電極１２上に形成されて抵抗が高い透明電極１２による電圧降下を減らす役割をする。スキャン電極Ｙ１〜Ｙnとサステイン電極Ｚとが形成された上部基板１０には、上部誘電体層１３と、保護膜１４が積層される。上部誘電体層１３上には、プラズマ放電時発生された壁電荷が蓄積される。保護膜１４は、プラズマ放電時発生されたスパッタリングから電極(Ｙ１〜Ｙn、Ｚ)と上部誘電体層１３とを保護して、２次電子の放出效率を高めるようになる。この保護膜１４としては、通常、酸化マグネシウムマグネシウム(ＭgＯ)が利用される。
【０００５】
アドレス電極Ｘ１〜Ｘmは、スキャン電極Ｙ１〜Ｙn及びサステイン電極Ｚと交差される方向に下部基板１８上に形成される。下部基板１８上には、下部誘電体層１７と隔壁１５とが形成される。下部誘電体層１７と隔壁１５との表面には蛍光体層１６が形成される。隔壁１５は、アドレス電極Ｘ１〜Ｘmと並んで形成され放電セルを物理的に区分して隣接した放電セル１の間の電気的、光学的な干渉を遮断する。蛍光体層１６は、プラズマ放電時発生された紫外線によって励起・発光され、赤色、緑色又は青色のいずれかの一つの可視光線を発生する。
【０００６】
上/下部基板(１０、１８)と隔壁１５との間に設けられた放電セルの放電空間には、放電のためのＨe+Ｘe、Ｎe+Ｘe、Ｈe+Ｎe+Ｘeなどの不活性混合ガスが注入される。
このような３電極交流面放電型ＰＤＰは、画像の階調を表示するために一つのフレームを発光回数が異なる多数のサーブフィールドに分けて駆動している。２５６階調で画像を表示しようとする場合、１/６０秒に該当するフレーム期間１６.６７msは、図３のように８つのサーブフィールドＳＦ１〜ＳＦ８に分けられるようになる。各サーブフィールドＳＦ１〜ＳＦ８は、放電セル１を初期化するためのリセット期間と、放電セルを選択するためのアドレス期間及び放電回数によって階調を表示するサステイン期間とに分けられる。各サーブフィールドＳＦ１〜ＳＦ８のリセット期間及びアドレス期間は、各サーブフィールド毎に同一な反面、サステイン期間及びその放電回数は、各サーブフィールドにおいて、２n(ただ、n=０、１、２、３、４、５、６、７)の比率で増加される。
【０００７】
図４は、ＰＤＰの駆動波形を示す。
図４を参照すれば、リセット期間のセットアップ期間ＳＵには全てのスキャン電極Ｙに上昇ランプ波形Ｒamp-upが同時に供給される。これと同時に、サステイン電極Ｚとアドレス電極Ｘには０[Ｖ]が供給される。上昇ランプ波形Ｒamp-upによって全画面のセルの内でスキャン電極Ｙとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間には、弱放電でセットアップ放電が起きる。このセットアップ放電によって、アドレス電極Ｘとサステイン電極Ｚとの上には、正極性の壁電荷が蓄積され、スキャン電極Ｙ上には負極性の壁電荷が蓄積されるようになる。リセット期間のセッダウン期間ＳＤには、おおよそサステイン電圧Ｖsから落ち始めて基底電圧ＧＮＤや０[Ｖ]まで電圧が落ちる下降ランプ波形Ｒamp-dnがスキャン電極Ｙに同時に供給される。
【０００８】
この下降ランプ波形Ｒamp-dnがスキャン電極Ｙに供給される間に、サステイン電極Ｚには正極性のサステイン電圧Ｖsが供給され、アドレス電極Ｘには０[Ｖ]が供給される。このように下降ランプ波形Ｒamp-dnが供給されるとき、スキャン電極Ｙとサステイン電極Ｚとの間と、スキャン電極Ｙとアドレス電極Ｘとの間に、弱放電でセッダウン放電が起きる。このようなセッダウン放電によってセットアップ放電時に形成された壁電荷の中でアドレス放電に不必要な過度な壁電荷が消去される。このようなリセット期間における壁電荷の変化を見ると、アドレス電極Ｘ上の壁電荷の変化はほとんどなく、セットアップ放電時に形成されたスキャン電極Ｙ上の負極性の壁電荷がセッダウン放電によって一部減少される。一方、サステイン電極Ｚ上にはセットアップ放電時に正極性の壁電荷が形成されたが、セッダウン放電時のスキャン電極Ｙの負極性の壁電荷の減少分だけスキャン電極に負極性の壁電荷が蓄積されるようになる。
【０００９】
アドレス期間には、負極性のスキャンパルスscanがスキャン電極Ｙに順次に供給されるとともに、スキャンパルスscanに同期されてアドレス電極Ｘに正極性のデータパルスdataが供給される。スキャンパルスscanとデータパルスdataとの電圧差と、リセット期間に生成された壁電圧とが加わわることによって、データパルスが供給されるオンになるセルの内にはアドレス放電が発生される。アドレス放電によって選択されたオンになるセル内には、サステイン電圧Ｖsが供給されるとき、放電が起きることができるような程度の壁電荷が形成される。このアドレス期間の間に、サステイン電極Ｚには正極性の直流電圧Ｚdcが供給される。
【００１０】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交番的にサステインパルスsusが供給される。アドレス放電によって選択されたオンになるセルはセル内の壁電圧とサステインパルスsusとが加わわることによって、サステインパルスsusが供給される毎にスキャン電極Ｙとサステイン電極Ｚとの間にサステイン放電、すなわち、表示放電が発生される。
【００１１】
サステイン放電が完了された後には、消去期間がつながる。消去期間には、パルス幅と電圧レベルの小さな消去ランプ波形ramp-ersがサステイン電極Ｚに供給され、全画面のセルの内に残留する壁電荷を消去させるようになる。
図４の駆動波形のように、下降ランプ波形Ｒamp-dnの電圧が０[Ｖ]までだけ低くなる場合に、全ての放電セル１にアドレス放電に必要な上板の壁電荷が均一に残るようにする消去動作が適切になりにくい。このため、図５のように下降ランプ波形Ｒamp-dnの電圧を負極性の電圧まで低めて消去放電が全ての放電セル１で十分に、また均一になるようにする方法が開発されたことがある。
【００１２】
このようなＰＤＰは、解像度が高くなっており、最近、画質が大きく改善している。ところで、解像度が増加するとか画質を高めるためにサーブフィールドを追加するようになると、アドレス駆動時間が長くなるため、駆動時間が不足になる。このような駆動時間の不足は、ＰＤＰにおいて二つのラインを同時にスキャンすることができるデュアルスキャン方法で解決できるが、デュアルスキャン方法によってドライブ集積回路が加えられなければならないという問題点がある。従って、最近には、ドライブ集積回路の追加が不必要なシングルスキャンでＰＤＰを駆動するとともに画質を高めることができる研究が活発に進行されている。
【００１３】
また、ＰＤＰの高效率化のために、最近には放電ガスにおいてＸeの含量を１０%以上高める方法が提案されたことがある。ところで、このようにＸeの含量を高めるとリセット期間のランプ電圧が高くなり、放電遅延、特に、アドレスジター値が増加してスキャンタイムとアドレス期間が増加して、シングルスキャンでＰＤＰを駆動することができなくて、駆動マージンが小くなり、サステイン動作が不安定になる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、放電遅延を減らしてシングルスキャンを可能にするだけではなく、駆動マージンを広げて、サステイン放電を安定化させることができる壁電荷の調節を容易にしたＰＤＰの駆動方法及び装置を提供することにある。
【課題を解決するための手段】
【００１５】
前記目的を成すために、本発明の実施形態によるＰＤＰの駆動方法は、リセット期間の第１区間の間に、電圧が上昇する第１上昇ランプ波形を第１電極に供給して上板と下板との上に壁電荷を形成する段階と、前記リセット期間の第２区間の間に、電圧が上昇する第２上昇ランプ波形を第２電極に供給して前記上板上に形成された壁電荷の一部を消去する段階と、前記リセット期間の第３区間の間に、電圧が下降する下降ランプ波形を前記第１電極と前記第２電極とに供給して、前記上板上に形成された壁電荷と前記下板上に形成された壁電荷との一部を消去する段階と、アドレス期間の間に、前記第１電極にスキャン電圧を供給して前記第３電極にデータ電圧を供給して前記セルを選択する段階と、サステイン期間の間に、前記第１及び第２電極に交代にサステイン電圧を供給して表示を行う段階とを含む。
【００１６】
本発明に係る一実施形態では、前記第１区間の間に、前記第２電極と前記第３電極とには基底電圧が供給されることを特徴とする。
また、本発明の一実施形態では、前記第２区間の間に、前記第１電極と前記第３電極とには前記基底電圧が供給されることを特徴とする。
また、本発明の一実施形態では、前記第２区間の間に、前記第１電極に第１勾配の下降ランプ波形が供給されることを特徴とする。
【００１７】
また、本発明の一実施形態では、前記第２区間の間に、前記第１電極に第１勾配の下降ランプ波形が供給され、前記第３区間の間に、前記第１電極に第２勾配の下降ランプ波形が供給されることを特徴とする。
また、本発明の一実施形態では、前記第２区間と前記第３区間の間に、前記第１電極に電圧が一定の勾配で低くなる下降ランプ波形が供給されることを特徴とする。
【００１８】
また、本発明の一実施形態では、前記第３区間の間に、前記第３電極には前記基底電圧が供給されることを特徴とする。
また、本発明の一実施形態では、前記第１及び第２上昇ランプ波形の電圧は同一なことを特徴とする。
また、本発明の一実施形態では、前記第１電極に供給される下降ランプ波形の電圧と前記第２電極に供給される下降ランプ波形の電圧とは異なることを特徴とする。
また、本発明の一実施形態では、前記第１電極に供給される下降ランプ波形の電圧は、前記第２電極に供給される下降ランプ波形の電圧より低いことを特徴とする。
【００１９】
また、本発明の一実施形態では、前記第１電極に供給される下降ランプ波形の勾配と前記第２電極に供給される下降ランプ波形の勾配とは異なることを特徴とする。
また、本発明の一実施形態では、前記第２電極に供給される下降ランプ波形の勾配は、前記第２電極に供給される下降ランプ波形の勾配より小さいことを特徴とする。
また、本発明の実施形態によるＰＤＰの駆動方法は、前記アドレス期間の間に、前記第３電極に正極性の直流電圧を供給する段階をさらに含む。
また、本発明の一実施形態では、前記直流電圧は、前記サステイン電圧より低いことを特徴とする。
【００２０】
また、本発明の一実施形態によるＰＤＰの駆動方法は、上板と下板上とに壁電荷を形成する第１初期化期間と、前記上板上に形成された壁電荷の一部を消去するための第２初期化期間と、前記上板上に形成された壁電荷の一部と前記下板上に形成された壁電荷の一部を消去するための第３初期化期間とを含むことを特徴とする選択消去を利用している。
本発明の実施形態によるＰＤＰの駆動装置は、第１電極にリセット期間の第１区間の間に、電圧が上昇する第１上昇ランプ波形を供給して、前記リセット期間の第３区間の間に、電圧が下降する第１下降ランプ波形を供給した後、アドレス期間の間に、前記第１電極にスキャン電圧を供給した後、サステイン期間の間に、サステイン電圧を供給する第１電極駆動部と、第２電極に前記第１区間と前記第３区間のと間の第２区間の間に、電圧が上昇する第２上昇ランプ波形を供給して、前記第３区間の間に、電圧が下降する第２下降ランプ波形を供給した後、前記サステイン期間の間に、前記第１電極駆動部と交代に動作して前記サステイン電圧を供給する第２電極駆動部と、前記第３電極に前記アドレス期間の間に、前記データ電圧を供給するための第３電極駆動部とを備える。
【００２１】
本発明の実施形態によるＰＤＰの駆動方法は、リセット期間の第１区間の間に、電圧が上昇する第１上昇ランプ波形を前記第２電極に供給して、前記上板と前記下板との上に壁電荷を形成する段階と、 前記リセット期間の第２区間の間に、電圧が上昇する第２上昇ランプ波形を前記第１電極に供給して、前記上板と前記下板との上に壁電荷をさらに形成する段階と、 前記リセット期間の第３区間の間に、電圧が下降する下降ランプ波形を前記第１電極と前記第２電極に供給して、前記上板に形成された壁電荷と前記下板上に形成された壁電荷の一部を消去する段階と、アドレス期間の間に、前記第１電極にスキャン電圧を供給して、前記第３電極にデータ電圧を供給して前記セルを選択する段階と、サステイン期間の間に、前記第１及び第２電極に交代にサステイン電圧を供給して表示を行う段階とを含む。
【００２２】
前記目的以外に本発明の他の目的及び利点は、添付した図面を参照した本発明の望ましい実施形態に対する説明として明らかにする。
【発明の効果】
【００２３】
本発明によれば、放電遅延を減らしてシングルスキャンを可能にするだけではなく、駆動マージンを広げて、サステイン放電を安定化させることができる壁電荷の調節を容易にしたＰＤＰの駆動方法及び装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態を、添付した図６〜図１２を参照して詳細に説明する。
本発明の実施形態によるＰＤＰの駆動方法は、全画面の放電セルを初期化するためのリセット期間と、オンになるセルを選択するためのアドレス期間と、アドレス放電が起きるオンになるセルに対してサステイン放電を起こすためのサステイン期間とをそれぞれ含む多数のサーブフィールドで一つのフレーム期間を時分割駆動する。多数のサーブフィールドの中で少なくとも一つのサーブフィールドは図６のような駆動波形に駆動される。
【００２５】
図６及び図７を参照すれば、本発明の実施形態によるＰＤＰの駆動方法は、リセット期間の間に、上昇ランプ波形をスキャン電極Ｙとサステイン電極Ｚに順次に供給する。
リセット期間のa区間には、全てのスキャン電極Ｙにおおよそサステイン電圧Ｖsから上昇し始めてセットアップ電圧Ｖryまで上昇する第１上昇ランプ波形Ｒuyが同時に供給される。これと同時に、サステイン電極Ｚとアドレス電極Ｘとには０[Ｖ]が供給される。このa区間は、上板の電極(Ｙ、Ｚ)と下板のアドレス電極Ｘ上に壁電荷を蓄積する期間である。第１上昇ランプ波形Ｒuyによって全画面のセルの内でスキャン電極Ｙとアドレス電極Ｘとの間とスキャン電極Ｙとサステイン電極Ｚとの間には弱放電が起きる。この放電によってアドレス電極Ｘとサステイン電極Ｚとの上には、正極性の壁電荷が蓄積されるようになり、スキャン電極Ｙ上には負極性の壁電荷が蓄積されるようになる。
【００２６】
リセット期間のb区間には、サステイン電極Ｚにおおよそサステイン電圧Ｖsから上昇し始めてセットアップ電圧Ｖrzまで上昇する第２上昇ランプ波形Ｒuzが同時に供給される。このb区間の間に、スキャン電極Ｙにはサステイン電圧Ｖsが供給されてアドレス電極Ｘには０[Ｖ]が供給される。 b区間は、上板の電極(Ｙ、Ｚ)上に蓄積された壁電荷の一部を消去すると共に、下板のアドレス電極Ｘに壁電荷をさらに蓄積する期間である。第２上昇ランプ波形Ｒuzによって全画面のセルの内で、サステイン電極Ｚとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間には弱放電が起きる。このとき、サステイン電極Ｚとのスキャン放電によってスキャン電極Ｙ上の負極性壁電荷は消去され、サステイン電極Ｚ上にはスキャン電極Ｙの負極性の壁電荷の減少分だけ負極性の壁電荷が蓄積されながら正極性の壁電荷が消去され、壁電荷の極性が負極性に反転される。そして、サステイン電極Ｚとアドレス電極Ｘとの間の放電によって、アドレス電極Ｘ上にはサステイン電極Ｚに蓄積されていた正極性の壁電荷の減少分だけ正極性の壁電荷がさらに蓄積されるようになる。
【００２７】
図４及び図５のような従来の駆動波形によっては、スキャン電極Ｙに上昇ランプ信号Ｒamp-upが印加されるセットアップ期間ＳＵに発生された荷電粒子の中で下板の方に流入される正極性の壁電荷量が少ないと、次のセッダウン期間ＳＤで壁電荷の消去によって下板に形成された正極性の壁電荷の損失が、アドレス放電が不安定な程度に大きくなる。すなわち、従来の駆動波形によっては、アドレス期間で下板の壁電荷が不足になってアドレス放電の遅延量またはアドレスジタが大きくなるようになる。これに比べて、本発明によるＰＤＰの駆動方法は、前述したように、上昇ランプ波形Ｒuyがa区間においてスキャン電極Ｙに印加された後、b区間の間に他の上昇ランプ波形Ｒuzがサステイン電極Ｚに印加され、二回の連続された放電で下板に正極性の壁電荷が連続的に供給される。このとき、a区間における放電が従来のセットアップ波形より小さく起きるようになって、a区間において下板上に形成される正極性の壁電荷が小さいしても、b区間において起きる放電によって正極性の壁電荷が下板上に補充される。このために上昇ランプ波形(Ｒuy、Ｒuz)の電圧(Ｖry、Ｖrz)は、図４及び図５のような従来のセットアップ電圧Ｖsetupより低くなっても、下板上に十分な量の正極性の壁電荷を蓄積できるので、つながるアドレス放電時の放電遅延を減らすことができる。
【００２８】
一方、第１及び第２上昇ランプ波形(Ｒuy、Ｒuz)の電圧(Ｖry、Ｖrz)は、同一に設定されるとか異なるように設定できる。また、第１及び第２上昇ランプ波形(Ｒuy、 Ｒuz)の勾配は、同一に設定されるとか異なるように設定されることができる。
リセット期間のc区間には、おおよそサステイン電圧Ｖsから落ち始めて基底電圧ＧＮＤや０[Ｖ]まで電圧が落ちる第２下降ランプ波形Ｒdzがサステイン電極Ｚに供給されるとともに、おおよそサステイン電圧Ｖsから落ち始めて負極性の所定の電圧-Ｖnyまで電圧が落ちる第１下降ランプ波形Ｒdyがスキャン電極Ｙに供給される。この下降ランプ波形(Ｒdz、Ｒdy)がサステイン電極Ｚとスキャン電極Ｙに供給されるうちに、アドレス電極Ｘには０[Ｖ]が供給される。このように下降ランプ波形(Ｒdz、Ｒdy)が供給されるとき、スキャン電極Ｙとアドレス電極Ｘとの間に弱放電が起きる。この放電によって全ての放電セルでスキャン電極Ｙとアドレス電極Ｘとの上に形成された壁電荷の中でアドレス放電に不必要な過度な壁電荷が消去される。
【００２９】
一方、第１及び第２下降ランプ波形(Ｒdy、Ｒdz)の電圧(Ｖry、Ｖrz)は同一に設定されることができる。また、第１及び第２下降ランプ波形(Ｒdy、Ｒdz)の勾配は、図面（図６）のように異なるように設定されるとか同一に設定されることができる。
図４及び図５のような従来の駆動波形によっては、セットアップ期間ＳＵ間に、スキャン電極Ｙとサステイン電極Ｚとの間の面放電を主に起こして上板と下板との壁電荷を調節してアドレス条件を合わせるようになる。これに比べて、本発明によるＰＤＰの駆動方法は、c区間の間に、スキャン電極Ｙとアドレス電極Ｘとの間の対向放電のみを利用して壁電荷を調節するので、アドレス放電に必要な壁電荷の調節が容易であり、-Ｖny電圧を適切に調節してアドレス放電に関係する壁電荷を適切に消去してアドレス初期条件を理想的に設定して、より安定したアドレスの駆動条件を実現することができる。また、アドレス放電に必要な理想的な初期条件を実現することによって、本発明は、アドレス駆動マージンを高めてアドレス放電の遅延を減らすことができる。
【００３０】
アドレス期間には、負極性のスキャン電圧-Ｖyのスキャンパルスscanがスキャン電極Ｙに順次に供給されるとともに、スキャンパルスscanに同期される正極性のデータ低圧Ｖdのデータパルスdataがアドレス電極Ｘに供給される。スキャンパルスscanとデータパルスdataの電圧差とリセット期間に生成された壁電圧とが加わわることによって、データパルスdataが供給されるオンになるセルの内にはアドレス放電が発生される。アドレス放電によって選択されたオンになるセルの内には、サステイン電圧Ｖsが供給されるときに放電が起きることができるような程度の壁電荷が形成される。このアドレス期間の間にサステイン電極Ｚには正極性の直流電圧Ｖzdcが供給される。
【００３１】
従来の駆動波形において、アドレス期間の間にサステイン電極Ｚに供給される直流電圧Ｚdcは、図４及び図５から明らかに分かるように、一般にサステイン電圧Ｖsに設定され、サステイン電極Ｚ上に安定的に負極性の壁電荷を蓄積することができるような目的に利用される。これに比べて、本発明によるＰＤＰの駆動方法において、アドレス期間の間に、サステイン電極Ｚに供給される直流電圧Ｖzdcは、b区間において印加される上昇ランプ波形Ｒuzによって起きる放電によってサステイン電極Ｚ上に負極性の壁電荷が十分に蓄積されるため、サステイン電圧Ｖsに設定された従来の直流電圧Ｚdcと同一な役割をしながらも電圧をさらに低めることができる。つまり、本発明によるＰＤＰの駆動方法は、アドレス期間の間に、サステイン電極Ｚに供給される直流電圧Ｖzdcの電圧をサステイン電圧Ｖsより低い電圧に低めることができる。
【００３２】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交番的にサステイン電圧Ｖsのサステインパルスsusが供給される。アドレス放電によって選択されたオンになるセルはセルの内の壁電圧とサステインパルスsusとが加わわることによって、サステインパルスsusが供給される毎にスキャン電極Ｙとサステイン電極Ｚとの間にサステイン放電、すなわち、表示放電が発生される。
【００３３】
サステイン放電につながる消去期間には、０Ｖや基底電圧ＧＮＤからサステイン電圧Ｖsまで所定の勾配で上昇する消去ランプ波形ramp-ersがサステイン電極Ｚに同時に供給され、全画面のセルの内に残留する壁電荷を消去させるようになる。
図８は、本発明の実施形態によるＰＤＰの駆動装置を示す。
図８を参照すれば、本発明の実施形態によるＰＤＰの駆動装置は、ＰＤＰのアドレス電極Ｘ１〜Ｘmにデータを供給するためのデータ駆動部７２と、スキャン電極Ｙ１〜Ｙnを駆動するためのスキャン駆動部７３と、共通電極であるサステイン電極Ｚを駆動するためのサステイン駆動部７４と、各駆動部(７２、 ７３、７４)を制御するためのタイミングコントローラ７１と、各駆動部(７２、７３、７４)に必要な駆動電圧を供給するための駆動電圧発生部７５とを備える。
【００３４】
データ駆動部７２には図示しない逆ガンマ補正回路、誤差拡散回路等によって逆ガンマ補正及び誤差拡散された後、サーブフィールドマッピング回路によって各サーブフィールドにマッピングされたデータが供給される。このデータ駆動部７２は、タイミングコントローラ７１からのタイミング制御信号ＣＴＲＸに応答してデータをサンプリングしてラッチした後、そのデータをアドレス電極Ｘ１〜Ｘmに供給するようになる。
【００３５】
スキャン駆動部７３は、タイミングコントローラ７１の制御下に、スキャン電極Ｙ１〜Ｙnに、リセット期間のa区間の間に第１上昇ランプ波形Ｒuyを供給して、b区間の間にサステイン電圧Ｖsを一定に供給した後、 c区間の間に第１下降ランプ波形Ｒdyを供給する。そして、スキャン駆動部７３は、タイミングコントローラ７１の制御下に、スキャン電極Ｙ１〜Ｙnに、アドレス期間の間にスキャンパルスを順次に供給した後、サステイン期間の間にサステインパルスsusを供給する。
【００３６】
サステイン駆動部７４は、タイミングコントローラ７１の制御下に、サステイン電極Ｚに、リセット期間のa区間の間に基底電圧ＧＮＤや０Ｖを一定に供給した後、b区間の間に第２上昇ランプ波形Ｒuzを供給した後、c区間の間に第２下降ランプ波形Ｒdzを供給する。そして、サステイン駆動部７４は、タイミングコントローラ７１の制御下に、サステイン電極Ｚに、アドレス期間の間にサステイン電圧Ｖsより低い直流電圧Ｖzdcを一定に供給した後、サステイン期間の間にスキャン駆動部７３と交代に動作して、サステインパルスsusをサステイン電極Ｚに供給するようになる。
【００３７】
タイミングコントローラ７１は、垂直/水平の同期信号とクロック信号を入力受けて各駆動部に必要なタイミング制御信号(ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ)を発生して、そのタイミング制御信号(ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ)を該当する駆動部(７２、７３、７４)に供給することによって、各駆動部(７２、７３、７４)を制御する。データ制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロックと、ラッチ制御信号と、エネルギー回収回路と駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号とが含まれる。スキャン制御信号ＣＴＲＹには、スキャン駆動部７３内のエネルギー回収回路と駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号が含まれる。そして、サステイン制御信号ＣＴＲＺには、サステイン駆動部７４内のエネルギー回収回路と駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号とが含まれる。
【００３８】
駆動電圧発生部７５は、上昇ランプ波形(Ｒuy、Ｒuz)の電圧(Ｖry、Ｖrz)、下降ランプ波形Ｒdyの電圧-Ｖnyと、アドレス期間の間にサステイン電極Ｚに印加される直流電圧Ｖzdcと、スキャンバイアス電圧Ｖscbと、スキャン電圧-Ｖyと、サステイン電圧Ｖsと、データ電圧Ｖdなどを発生する。このような駆動電圧は放電ガスの組成や放電セルの構造によって変化することができる。
【００３９】
図９は、一対のスキャン電極Ｙとサステイン電極Ｚとを駆動するためのスキャン駆動部７３と、サステイン駆動部７４との一部を詳細に示す。図１０は、スキャン駆動部７３とサステイン駆動部７４に含まれたスイッチ素子の動作タイミングを示す波形図である。
図９及び図１０を参照すれば、スキャン駆動部７３は、エネルギー回収回路８１と、駆動スイッチ回路８２と、第１〜第５スイッチ素子Ｑ１〜Ｑ５とを備える。
【００４０】
エネルギー回収回路８１は、ＰＤＰで放電に寄与しない無效電力のエネルギーをスキャン電極Ｙから回収して、その回収されたエネルギーを利用してスキャン電極Ｙを充電するようになる。このエネルギー回収回路８１は、公知のどのようなエネルギー回収回路であっても実現できる。
駆動スイッチ回路８２は、スキャンバイアス電圧源Ｖｓｃｂと第１ノードn１との間にプッシュ‐プル形態に接続される第６及び第７スイッチ素子(Ｑ６，Ｑ７)を含む。第６及び第７スイッチ素子(Ｑ６，Ｑ７)の間の出力端子はスキャン電極Ｙに接続される。第６及び第７スイッチ素子(Ｑ６、Ｑ７)のそれぞれは、タイミングコントローラ７１の制御下にスキャンバイアス電圧Ｖscbや第１ノードn１上の電圧をスキャン電極Ｙに供給する。
【００４１】
第１スイッチ素子Ｑ１は、サステイン電圧源Ｖsと第１ノードn１との間に接続され、タイミングコントローラ７１の制御下にサステイン電圧Ｖsを第１ノードn１に供給する。
第２スイッチ素子Ｑ２は、基底電圧源ＧＮＤと第１ノードn１との間に接続され、タイミングコントローラ７１の制御下に基底電圧ＧＮＤを第１ノードn１に供給する。
第３スイッチ素子Ｑ３は、上昇ランプ電圧源Ｖryと第１ノードn１との間に接続され、タイミングコントローラ７１の制御下に予め設定されたＲＣ時定数によって決定された勾配で第１上昇ランプ波形Ｒuyを第１ノードn１に供給する。この第３スイッチ素子Ｑ３の制御端子には、第１上昇ランプ波形Ｒuyの勾配を調整するための可変抵抗ＶＲ１と図示しないキャパシターとが接続される。
【００４２】
第４スイッチ素子Ｑ４は、下降ランプ電圧源-Ｖnyと第１ノードn１との間に接続され、タイミングコントローラ７１の制御下に予め設定されたＲＣ時定数によって決定された勾配で第１下降ランプ波形Ｒdyを第１ノードn１に供給する。この第４スイッチ素子Ｑ４の制御端子には、第１下降ランプ波形Ｒdyの勾配を調整するための可変抵抗ＶＲ２と図示しないキャパシターとが接続される。
【００４３】
第５スイッチ素子Ｑ５は、スキャン電圧源Ｖscan（-Ｖy）と第１ノードn１との間に接続され、タイミングコントローラ７１の制御下にスキャン電圧-Ｖyを第１ノードn１に供給する。
サステイン駆動部７４は、エネルギー回収回路８３と、第８〜第１２スイッチ素子(Ｑ８〜Ｑ１２)とを備える。
【００４４】
エネルギー回収回路８３は、ＰＤＰで放電に寄与しない無效電力のエネルギーをサステイン電極Ｚから回収して、その回収されたエネルギーを利用してサステイン電極Ｚを充電するようになる。このエネルギー回収回路８１は、公知のどのようなエネルギー回収回路であっても実現できる。
第８スイッチ素子Ｑ８は、サステイン電圧源Ｖsと第２ノードn２との間に接続され、タイミングコントローラ７１の制御下にサステイン電圧Ｖsを第２ノードn２、すなわち、サステイン電極Ｚに供給する。
【００４５】
第９スイッチ素子Ｑ９は、基底電圧源ＧＮＤと第２ノードn２との間に接続され、タイミングコントローラ７１の制御下に基底電圧ＧＮＤを第２ノードn２に供給する。
第１０スイッチ素子Ｑ１０は、上昇ランプ電圧源Ｖrzと第２ノードn２との間に接続され、タイミングコントローラ７１の制御下に予め設定されたＲＣ時定数によって決定された勾配で第２上昇ランプ波形Ｒuzを第２ノードn２に供給する。この第１０スイッチ素子Ｑ１０の制御端子には、第２上昇ランプ波形Ｒuzの勾配を調整するための可変抵抗ＶＲ３と図示しないキャパシターとが接続される。
【００４６】
第１１スイッチ素子Ｑ１１は、サステイン電圧Ｖsより低い直流電圧源Ｖzdcと第２ノードn２との間に接続され、タイミングコントローラ７１の制御下にアドレス期間の間に直流電圧Ｖzdcを第２ノードn２に供給する。
第１２スイッチ素子Ｑ１２は、基底電圧源ＧＮＤと第２ノードn２との間に接続され、タイミングコントローラ７１の制御下に、予め設定されたＲＣ時定数によって決定された勾配で第２下降ランプ波形Ｒdzを第２ノードn２に供給する。この第１２スイッチ素子Ｑ１２の制御端子には、第２下降ランプ波形Ｒdzの勾配を調整するための可変抵抗ＶＲ４と図示しないキャパシターとが接続される。
【００４７】
図１１は、図４及び図５のような従来の駆動波形と、図６のような本発明の駆動波形で３電極交流面放電型ＰＤＰを駆動するとき、アドレス放電が起きる時の放電電流を示したシミュレーションの結果である。図１１から明らかに分かるように、本発明の駆動波形でＰＤＰを駆動するとき、従来に比べて放電が早くて強く起きるということが分かる。
図１２は、図４及び図５のような従来の駆動波形と、図６のような本発明の駆動波形で３電極交流面放電型ＰＤＰを駆動するとき、アドレス放電によって形成された壁電荷の分布を示したシミュレーションの結果である。図１２において、内部が空いたシンボルは上板壁電荷の分布であり、内部が満たされたシンボルは下板壁電荷の分布である。図１２から明らかに分かるように、本発明の駆動波形でＰＤＰを駆動するとき、従来に比べてアドレス放電後に形成される壁電荷の量が多くなるようになって、サステイン放電が早くて安定するように起きることができる。このようにサステイン放電が早くて安定するように起きるから高階調はもちろん、低階調でも駆動マージンが確保できる。
【００４８】
図１３は、本発明の他の実施形態によるＰＤＰの駆動方法を示す波形図として、リセット期間の間にスキャン電極Ｙとサステイン電極Ｙに印加される波形を示す。
図１３を参照すれば、リセット期間のa区間は前述した図６及び図７と同様である。
リセット期間のb区間には、サステイン電極Ｚに、おおよそサステイン電圧Ｖsから上昇し始めてセットアップ電圧Ｖrzまで上昇する第２上昇ランプ波形Ｒuzが供給され、第１勾配ＳＬＰ１または第３勾配ＳＬＰ３の下降ランプ波形Ｒdyがスキャン電極Ｙに供給される。このb区間の間にアドレス電極Ｘには０[Ｖ]が供給される。b区間は上板の電極(Ｙ、Ｚ)上に蓄積された壁電荷の一部を消去するとともに、下板のアドレス電極Ｘに壁電荷をさらに蓄積する期間である。第２上昇ランプ波形Ｒuzによって全画面のセルの内で、サステイン電極Ｚとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間には弱放電が起きる。ここで、スキャン電極Ｙの電圧が下降ランプ波形Ｒdyによって低くなるため、前述した図６及び図７の実施形態よりスキャン電極Ｙとサステイン電極Ｚとの間の放電がさらによく起きるようになる。このようにスキャン電極Ｙとサステイン電極Ｚとの間の放電が比較的強くて安定に起きるようになるので駆動マージンがさらに拡大される。
【００４９】
リセット期間のc区間には、おおよそサステイン電圧Ｖsから落ち始めて基底電圧ＧＮＤや０[Ｖ]まで電圧が落ちる第２下降ランプ波形Ｒdzがサステイン電極Ｚに供給されるとともに、おおよそ変曲点１３１の電圧から第２勾配ＳＬＰ２で負極性の所定の電圧-Ｖnyまで電圧が落ちる第１下降ランプ波形Ｒdy、又はb区間に続いて第３勾配で電圧が所定の電圧-Ｖnyまで一定に落ちる第１下降ランプ波形Ｒdyがスキャン電極Ｙに供給される。この下降ランプ波形(Ｒdz、Ｒdy)がサステイン電極Ｚとスキャン電極Ｙに供給される間に、アドレス電極Ｘには０[Ｖ]が供給される。このように下降ランプ波形(Ｒdz、Ｒdy)が供給されるとき、スキャン電極Ｙとアドレス電極Ｘとの間に弱放電が起きる。この放電によって全ての放電セルでスキャン電極Ｙとアドレス電極Ｘ上に形成された壁電荷の中でアドレス放電に不必要な過度な壁電荷が消去される。
【００５０】
図１４は、本発明のまた他の実施形態によるＰＤＰの駆動方法を説明するための波形図である。図１５は、図１４のような駆動波形によって発生される壁電荷の分布の変化を示した図面である。
図８及び図９を参照すれば、リセット期間のt１期間の間に、スキャン電極Ｙにはサステイン電圧Ｖsが持続的に供給され、サステイン電極Ｚにはサステイン電圧Ｖsからセットアップ電圧Ｖsetupまで上昇する上昇ランプ波形Ｒuzが供給される。このt１期間の間に、アドレス電極Ｘには基底電圧ＧＮＤや０Ｖが供給される。すると、全画面のセルの内でサステイン電極Ｙとアドレス電極Ｘとの間に弱放電で書き込み放電が起きるようになる。このような１次書き込み放電の結果でサステイン電極Ｙ上には負極性の壁電荷が蓄積され、アドレス電極Ｘ上には正極性の壁電荷が蓄積される。
【００５１】
リセット期間のt２期間の間に、スキャン電極Ｙにはサステイン電圧Ｖsからセットアップ電圧Ｖsetupまで上昇する上昇ランプ波形Ｒuyが供給され、サステイン電極Ｚにはサステイン電圧Ｖsが持続的に供給される。このt２期間の間に、アドレス電極Ｘには基底電圧ＧＮＤや０Ｖが供給される。すると、全画面のセルの内でスキャン電極Ｙとアドレス電極Ｘとの間に弱放電で書き込み放電が起きるようになる。このような２次書き込み放電の結果でスキャン電極Ｙ上には負極性の壁電荷が蓄積され、アドレス電極Ｘ上には正極性の壁電荷が蓄積される。一方、t２期間の間に、サステイン電極Ｚにサステイン電圧Ｖsが供給されるが、サステイン電極Ｚ上に蓄積された負極性の壁電荷によってサステイン電極Ｚとアドレス電極Ｘとの間の電圧差が放電開始電圧より小さいため、サステイン電極Ｚとアドレス電極Ｘとの間で放電が殆ど起きない。また、t２期間の間に、スキャン電極Ｙとサステイン電極Ｚとの間の電圧差も放電開始電圧より小さいため、スキャン電極Ｙとサステイン電極Ｚとの間に放電が起きない。従って、t１期間とt２期間の直後の壁電荷の変化を見ると、サステイン電極Ｙ上の壁電荷の分布は殆ど変化がなく、サステイン電極Ｚとアドレス電極Ｘにさらに多い壁電荷が蓄積されるようになる. 
リセット期間のt３期間の間に、スキャン電極Ｙにはサステイン電圧Ｖsから負極性の電圧-Ｖyまで下降する下降ランプ波形Ｒdyが供給され、サステイン電極Ｚにはサステイン電圧Ｖsから基底電圧ＧＮＤや０Ｖまで下降する下降ランプ波形Ｒdzが供給される。このt３期間の間に、アドレス電極Ｘは０[Ｖ]や基底電圧ＧＮＤを維持する。すると、スキャン電極Ｙとアドレス電極Ｘとの間に、また、サステイン電極Ｚとアドレス電極Ｘとの間に弱放電で消去放電が発生される。この消去放電の結果で、アドレス放電に不必要な過渡な壁電荷が消去される。そして、全セルの内には均一な壁電荷が残留するようになる。 
【００５２】
アドレス期間とサステイン期間は前述した実施形態と実質的に同様のため、それに対する詳細な説明は省略する。
図１６は、図１４に示された駆動波形を発生する場合に、前記スイッチ素子に印加されるタイミング制御信号を示す。
上述したように、本発明によるＰＤＰの駆動方法及び装置は、上昇ランプ波形をスキャン電極とサステイン電極に時間差をおいて順次に印加して、下降ランプ波形をスキャン電極とサステイン電極に同時に印加して全セルを初期化させる。このとき、スキャン電極に第１上昇ランプ波形が印加されるa区間は上板と下板に壁電荷が形成される期間であり、サステイン電極に第２上昇ランプ波形が印加されるb区間は上板の壁電荷が一部消去される期間である。そして、スキャン電極とサステイン電極に同時に下降ランプ波形が印加されるc区間は上板と下板との壁電荷を適切に消去する期間である。このような初期化動作によって本発明によるＰＤＰの駆動方法及び装置は、第一に、上板と下板との壁電荷の調節が容易でアドレス初期条件に安定的な壁電荷を形成することができるので、アドレス動作の駆動マージンを広げることができ、第二に、アドレス初期条件で下板上に十分な量の壁電荷が一定に形成されるため、アドレス放電の遅延、すなわち、アドレスジタが小さくなってシングルスキャンでＰＤＰを駆動することができるのでＰＤＰのコストを低めることができる。
【００５３】
そして、本発明によるＰＤＰの駆動方法及び装置は、速やかにかつ強くアドレス放電が形成され、その結果、アドレス放電によって形成された上板の壁電荷の量が多くなるため、サステイン放電が速やかにかつ安定に起きるため、サステイン動作が安定化されてサステイン駆動マージンが広くなる。
【図面の簡単な説明】
【００５４】
【図１】従来の３電極交流面放電型プラズマディスプレイパネルの電極配置を概略的に示す平面図。
【図２】図１に示された放電セルの構造を示す斜視図。
【図３】従来のプラズマディスプレイパネルの駆動方法において８つのサーブフィールドが含まれた従来の一つのフレームを示す図面。
【図４】従来の駆動波形を示す波形図。
【図５】従来の他の駆動波形を示す波形図。
【図６】本発明の実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図。
【図７】本発明の実施形態によるプラズマディスプレイパネルにおける壁電荷の分布の変化を概略的に示す図面。
【図８】本発明の実施形態によるプラズマディスプレイパネルの駆動装置を示すブロック図。
【図９】図８に示されたスキャン駆動部とサステイン駆動部を詳細に示す回路図。
【図１０】図９に示されたスイッチ素子の動作を示す波形図。
【図１１】従来の駆動波形と本発明の駆動波形とでプラズマディスプレイパネルを駆動するときにおけるアドレス放電時の放電電流を示すシミュレーション結果のグラフ。
【図１２】従来の駆動波形と本発明の駆動波形とでプラズマディスプレイパネルを駆動するときにおけるアドレス放電によって形成された壁電荷の分布を示すシミュレーション結果のグラフ。
【図１３】本発明の他の実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図。
【図１４】本発明のさらに他の実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図。
【図１５】図１４のような駆動波形によって発生される壁電荷の分布を示す図。
【図１６】図１４に示された駆動波形を発生するときにスイッチ素子に印加されるタイミング制御信号を示す図。
【符号の説明】
【００５５】
１０   上部基板 
１１   金属バス電極
１２   透明電極
１３   上部誘電体層
１４   保護膜
１５   隔壁
１６   蛍光体層
１７   下部誘電体層
１８   下部基板
７１  タイミングコントローラ
７２  データ駆動部
７３  スキャン駆動部
７４  サステイン駆動部
７５   駆動電圧発生部
８１、８３  エネルギー回収回路
８２  駆動スイッチ回路  
Ｘ１〜Ｘm  アドレス電極
Ｙ１〜Ｙn  スキャン電極
Ｚ  サステイン電極
Ｑ１〜Ｑ１２  スイッチ素子
【図１】
2004348140.tif 000003
【図２】
2004348140.tif 000004
【図３】
2004348140.tif 000005
【図４】
2004348140.tif 000006
【図５】
2004348140.tif 000007
【図６】
2004348140.tif 000008
【図７】
2004348140.tif 000009
【図８】
2004348140.tif 000010
【図９】
2004348140.tif 000011
【図１０】
2004348140.tif 000012
【図１１】
2004348140.tif 000013
【図１２】
2004348140.tif 000014
【図１３】
2004348140.tif 000015
【図１４】
2004348140.tif 000016
【図１５】
2004348140.tif 000017
【図１６】
2004348140.tif 000018