(57)【要約】【課題】ビット単位でインターリーブ／デインターリーブ処理を実現する場合、従来の技術では複雑な論理演算処理が必要となり、回路規模の増加や処理ステップ数の増加という課題があった。【解決手段】アクセス情報供給手段２０が出力する番地情報及びビット位置情報はインターリーブ／デインターリーブ処理後のデータ要素の並びに従って定められている。アクセス情報供給手段２０からの番地情報に対応するデータ記憶手段１０の番地から１ワードデータを読み出し、データ選択手段４０にてアクセス情報供給手段２０からのビット位置情報が示すビット位置のデータ要素を選択し出力する。このようにして連続的に処理されたビット列は、既にインターリーブ／デインターリーブ処理後のデータ列になっており、複雑な論理演算処理を回避し、回路規模を削減し、処理ステップ数を削減できる。【選択図】        図１
2004312348.tif 000002
【特許請求の範囲】
【請求項１】
データ記憶手段に格納された第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ方法であって、
前記データ記憶手段から前記第一のデータの一部であるワードデータを読み出す第一のステップと、
読み出された該ワードデータ中から処理対象となるデータ要素を選択出力する第二のステップとを繰り返し、
この繰り返されるときの前記処理対象となるデータ要素の順番が、前記第二のデータのデータ要素の並びに従って定められること
を特徴とするインターリーブ／デインターリーブ方法。
【請求項２】
データ記憶手段に格納された第一のデータを１ビット単位のデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ方法であって、
前記データ記憶手段から前記第一のデータの一部であるワードデータを読み出す第一のステップと、
読み出された該ワードデータ中から処理対象となるデータ要素を選択出力する第二のステップと、
シフトレジスタに既に格納されているビット列を１ビットシフトして、前記選択出力されたデータ要素を前記シフトレジスタに格納する第三のステップとを所定数繰り返した後、
前記シフトレジスタに格納されているビット列を前記データ記憶手段に格納する第四のステップを有し、
前記第一から第三のステップが繰り返されるときの前記処理対象となるデータ要素の順番が、前記第二のデータのデータ要素の並びに従って定められること
を特徴とするインターリーブ／デインターリーブ方法。
【請求項３】
データ記憶手段に格納された第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ方法であって、
前記データ記憶手段における前記第二のデータが格納される領域を初期化するステップと、
前記第一のデータの一部であるワードデータを前記第一のデータのデータ要素の並びに従って前記データ記憶手段から読み出しシフトレジスタに格納するステップと、
前記シフトレジスタに格納されたワードデータを最上位のビット位置に位置するデータ要素から順にシフトアウト出力するステップと、
前記シフトアウト出力されたデータ要素を、第二のデータとしてのワードデータ中のビット位置に位置するようにしてワードデータに拡張し第一のワードデータを生成するステップと、
前記シフトアウト出力されたデータ要素を格納すべき前記データ記憶手段の番地に格納されたワードデータを第二のワードデータとして読み出すステップと、
前記第一のワードデータと前記第二のワードデータとの論理和をとるステップと、
前記論理和を前記データ記憶手段における前記第二のワードデータが読み出された番地へと格納するステップと
を含むことを特徴とするインターリーブ／デインターリーブ方法。
【請求項４】
第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ装置であって、
前記第一のデータを格納するデータ記憶手段と、
前記第一のデータの一部であるワードデータの前記データ記憶手段における番地情報と、処理対象となるデータ要素の該ワードデータ中におけるビット位置情報とを順次供給するアクセス情報供給手段と、
前記番地情報に該当する前記データ記憶手段の番地から読み出されたワードデータを入力し、そのワードデータ中から前記ビット位置情報に基づいて１つのデータ要素を選択して出力するデータ選択手段とを備え、
前記アクセス情報供給手段が順次供給する番地情報及びビット位置情報は、前記第二のデータのデータ要素の並びに従って定められること
を特徴とするインターリーブ／デインターリーブ装置。
【請求項５】
前記データ要素は１ビットを単位としており、
既に格納されているビット列を順次１ビットシフトして前記データ選択手段から順次出力される１ビットのデータ要素を順次格納するシフトレジスタをさらに備えており、
前記シフトレジスタに格納された前記ビット列が、少なくとも１ワードデータのビット幅以上である所定ビット幅となると、前記第二のデータの一部として前記データ記憶手段へ格納すること
を特徴とする請求項４記載のインターリーブ／デインターリーブ装置。
【請求項６】
前記データ選択手段はシフタで構成されており、選択するデータ要素が特定のビット位置に位置するように前記データ記憶手段から読み出されたワードデータをシフトさせ、シフト後の前記特定のビット位置からの出力を前記データ選択手段の出力とすること
を特徴とする請求項４記載のインターリーブ／デインターリーブ装置。
【請求項７】
第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ装置であって、
前記第一のデータと前記第二のデータとを格納するデータ記憶手段と、
前記第二のデータの一部であるワードデータの前記データ記憶手段における番地情報と、処理対象となるデータ要素の該ワードデータ中におけるビット位置情報とを供給するアクセス情報供給手段と、
前記第一のデータのデータ要素の並びに従って前記データ記憶手段から読み出された前記第一のデータの一部であるワードデータを格納し、最上位のビット位置に位置するデータ要素から順にシフトアウト出力するシフトレジスタと、
前記ビット位置情報を基に、前記シフトレジスタから順にシフトアウト出力されたデータ要素を順次ワードデータに拡張して出力するデータ拡張手段と、
前記番地情報に該当する前記データ記憶手段の番地から読み出されたワードデータと前記データ拡張手段から出力されたワードデータとの論理和をとり、該論理和を出力する論理和手段とを備え、
前記論理和手段が出力する論理和を前記データ記憶手段の前記ワードデータが読み出された前記番地情報に該当する番地へ格納し、
前記アクセス情報供給手段が順次供給する番地情報及びビット位置情報は、前記第一のデータのデータ要素の並びに従って定められること
を特徴とするインターリーブ／デインターリーブ装置。
【請求項８】
前記データ拡張手段はシフタで構成されており、前記シフトレジスタからシフトアウト出力されたデータ要素が前記ビット位置情報に対応したビット位置に位置するようにシフトを行い、前記ビット位置情報に対応したビット位置より上位のビットに関しては０拡張し、下位のビットに関しては０埋めをして、ワードデータとして出力すること
を特徴とする請求項７記載のインターリーブ／デインターリーブ装置。
【請求項９】
第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ装置であって、
前記第一のデータと前記第二のデータとを格納するデータ記憶手段と、
番地情報とビット位置情報とを供給するアクセス情報供給手段とを備えており、
前記番地情報は、インターリーブ処理を行うときには、前記第二のデータの一部であるワードデータの前記データ記憶手段における番地となり、デインターリーブ処理を行うときには、前記第一のデータの一部であるワードデータの前記データ記憶手段における番地となり、
前記ビット位置情報は、インターリーブ処理を行うときには、前記第二のデータの一部であるワードデータ中における処理対象となるデータ要素のビット位置を示し、デインターリーブ処理を行うときには、前記第一のデータの一部であるワードデータ中における処理対象となるデータ要素のビット位置を示すこと
を特徴とするインターリーブ／デインターリーブ装置。
【請求項１０】
インターリーブ処理を行うときに、前記第一のデータのデータ要素の並びに従って前記データ記憶手段から読み出された前記第一のデータの一部であるワードデータを格納し、最上位のビット位置に位置するデータ要素から順にシフトアウト出力するシフトレジスタと、
インターリーブ処理を行うときに、前記ビット位置情報を基に、前記シフトレジスタから順にシフトアウト出力されたデータ要素を順次ワードデータに拡張して出力するデータ選択拡張手段と、
インターリーブ処理を行うときに、前記番地情報に該当する前記データ記憶手段の番地から読み出されたワードデータと前記データ選択拡張手段から出力されたワードデータとの論理和をとり、該論理和を出力する論理和手段とを設け、
前記論理和手段が出力する論理和を前記データ記憶手段の前記ワードデータが読み出された前記番地情報に該当する番地へ格納し、
前記データ選択拡張手段は、デインターリーブ処理を行うときには、前記番地情報に該当する前記データ記憶手段の番地から読み出されたワードデータを入力し、そのワードデータ中から前記ビット位置情報に基づいて１つのデータ要素を選択して出力し、
前記シフトレジスタは、デインターリーブ処理を行うときには、既に格納されているビット列を順次１ビットシフトして前記データ選択拡張手段から順次出力される１ビットのデータ要素を順次格納し、この格納された前記ビット列が、少なくとも１ワードデータのビット幅以上である所定ビット幅となると、前記第二のデータの一部として前記データ記憶手段へ格納すること
を特徴とする請求項９記載のインターリーブ／デインターリーブ装置。
【請求項１１】
第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ装置であって、
前記第一のデータと前記第二のデータとを格納するデータ記憶手段と、
番地情報とビット位置情報とを供給するアクセス情報供給手段とを備えており、
前記番地情報は、デインターリーブ処理を行うときには、前記第二のデータの一部であるワードデータの前記データ記憶手段における番地となり、インターリーブ処理を行うときには、前記第一のデータの一部であるワードデータの前記データ記憶手段における番地となり、
前記ビット位置情報は、デインターリーブ処理を行うときには、前記第二のデータの一部としての該ワードデータ中における処理対象となるデータ要素のビット位置を示し、インターリーブ処理を行うときには、前記第一のデータの一部としての該ワードデータ中における処理対象となるデータ要素のビット位置を示すこと
を特徴とするインターリーブ／デインターリーブ装置。
【請求項１２】
デインターリーブ処理を行うときに、前記第一のデータのデータ要素の並びに従って前記データ記憶手段から読み出された前記第一のデータの一部であるワードデータを格納し、最上位のビット位置に位置するデータ要素から順にシフトアウト出力するシフトレジスタと、
デインターリーブ処理を行うときに、前記ビット位置情報を基に、前記シフトレジスタから順にシフトアウト出力されたデータ要素を順次ワードデータに拡張して出力するデータ選択拡張手段と、
デインターリーブ処理を行うときに、前記番地情報に該当する前記データ記憶手段の番地から読み出されたワードデータと前記データ選択拡張手段から出力されたワードデータとの論理和をとり、該論理和を出力する論理和手段とを設け、
前記論理和手段が出力する論理和を前記データ記憶手段の前記ワードデータが読み出された前記番地情報に該当する番地へ格納し、
前記データ選択拡張手段は、インターリーブ処理を行うときには、前記番地情報に該当する前記データ記憶手段の番地から読み出されたワードデータを入力し、そのワードデータ中から前記ビット位置情報に基づいて１つのデータ要素を選択して出力し、
前記シフトレジスタは、インターリーブ処理を行うときには、既に格納されているビット列を順次１ビットシフトして前記データ選択拡張手段から順次出力される１ビットのデータ要素を順次格納し、この格納された前記ビット列が、少なくとも１ワードデータのビット幅以上である所定ビット幅となると、前記第二のデータの一部として前記データ記憶手段へ格納すること
を特徴とする請求項１１記載のインターリーブ／デインターリーブ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報通信における送受信データのビット単位でのインターリーブ／デインターリーブ処理を行う方法及び装置に関するものである。
【０００２】
【従来の技術】
従来のインターリーブ装置は、記憶手段から読み出されるデータがワード単位であるため、ワード単位のインターリーブを行っていた。しかしながら、ワード単位のインターリーブではバースト誤りが生じたとき、１ワードの中にいくつも誤りが含まれるという欠点があった。
【０００３】
そのため、ビット単位でインターリーブを行う方法が提案されており、例えば、特許文献１がある。特許文献１記載のビット単位でのインターリーブ装置は、インターリーブ処理前のデータ要素を順番に読み出し、インターリーブ処理を行い、記憶手段にインターリーブ処理後のデータを格納する記憶領域に格納されているデータ（処理途中ではインターリーブ処理中間データとなる）との論理演算を実行し、その後、記憶手段の同一番地に格納し、以上の処理を繰り返し実行してインターリーブ処理を実現している。以下に図１３と図１４を用いて特許文献１記載のインターリーブ装置の構成と動作の説明を詳細に行う。
【０００４】
図１３は特許文献１記載のインターリーブ装置の概略図である。データ記憶手段１０に格納された受信データは、第一のポインタ３０により番地の順番で１ワードデータ毎に読み出され、レジスタ２３０のｒ１に格納される。その際、最上位ビットのデータ要素はラッチ２４０に格納される。
【０００５】
アクセス情報供給手段２０は、インターリーブ処理後のデータ要素を格納する番地情報とビット位置情報を、インターリーブ処理前の順番でアドレス記憶手段２１に記憶している。番地情報は第三のポインタ６０に出力され、第三のポインタ６０が示す番地から１ワードデータが読み出される。ビット位置情報は制御手段２５０へと出力され、制御手段２５０はラッチ２４０に格納されたデータ要素が値０であればビット位置情報の示すビット位置が値０でそれ以外のビットが値１となる１ワードデータを出力し、論理演算手段２１０は制御手段２５０の１ワードデータと第三のポインタ６０が示す番地から読み出された１ワードデータとの論理積を取りｒ０へ格納する。一方ラッチ２４０に格納されたデータ要素が値１のとき制御手段２５０はビット位置情報の示すビット位置が値１でそれ以外のビットが値０となる１ワードデータを出力し、論理演算手段２１０は制御手段２５０の１ワードデータと第三のポインタ６０が示す番地から読み出された１ワードデータとの論理和を取りｒ０へ格納する。ｒ０に格納されたデータはデータ記憶手段１０へと書き込まれる。このようにすることにより、第三のポインタ６０が示す番地に格納された１ワードデータのうち、ビット位置情報に対応するビットのデータのみラッチ２４０に格納されたデータへと書き換えられ、データ記憶手段１０へと上書きされる。
【０００６】
その後、ｒ１のデータを１ビット上位へシフトしてｒ１へ再格納し、最上位ビットのデータ要素をラッチ２４０に格納して上記手続きを繰り返す。ｒ１に格納した１ワード分のデータ要素全てについて完了したら、再度第一のポインタ３０が示す番地から１ワードデータを読み出し、上記手続きを繰り返す。全ての受信データに対して完了した時点でインターリーブ処理が終了したことになる。
【０００７】
図１４は従来の技術におけるプログラム説明図である。ｓｔｅｐ０では第三のポインタ６０にアクセス情報供給手段２０が供給する番地情報を設定する。ｓｔｅｐ１では第一のポインタ３０が示す番地の１ワードデータをｒ１に格納し、最上位ビットのデータ要素をラッチ２４０に格納し、第一のポインタ３０を１インクリメントする。ｓｔｅｐ２では繰り返し回数として１ワードのビット幅の数だけ処理が繰り返されるように設定する。ｓｔｅｐ３ではデータ記憶手段１０の第三のポインタ６０が示す番地に格納されている１ワードデータを読み出し、ビット位置情報が示すビット位置にラッチ２４０が保持するデータ要素をセットしてｒ０に格納し、第二のポインタ２２を１インクリメントする。ｓｔｅｐ４はｒ０の１ワードデータをデータ記憶手段１０の第三のポインタ６０が示す番地に転送する。ｓｔｅｐ５はｒ１を上位側に１ビットシフトしてｒ１に格納し、最上位ビットのデータ要素をラッチ２４０に格納し、第三のポインタ６０に次の番地情報を設定し、繰り返し回数以内であればｓｔｅｐ３に戻り、繰り返し回数を越えていればｓｔｅｐ６の処理を引き続き実行する。ｓｔｅｐ６は全てのデータ要素に対してインターリーブ処理が施されていなければｓｔｅｐ１に戻り、施されていればプログラムを終了する。以上のような処理ステップでプログラムは構成される。
【０００８】
なお、デインターリーブ処理は、アドレス記憶手段２１に記憶された番地情報、ビット情報がインターリーブ処理と異なるだけであり、上記と同様の手順で行われる。
【０００９】
【特許文献１】
特許第２９９９１０１号公報（第３−６頁、第一図）
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の技術ではインターリーブ処理後のデータ要素をデータ記憶手段１０に格納する番地、ビット位置が連続しないために１つのデータ要素を格納するために、格納先の番地のインターリーブ処理中間データと論理演算を実行する必要があり、またデータ要素が値０か値１を持つかにより論理演算手段２１０による処理を切り替えなければならず、回路規模の増加、論理演算処理の複雑化の問題があった。また、１ビットのデータをインターリーブする毎に１ワードのデータをデータ記憶手段１０に書き込む必要があり、プログラム処理ステップの増加、トータルとしての処理ステップ数の増加といった問題があった。
【００１１】
また、デインターリーブ処理の場合も、アドレス記憶手段２１に記憶された番地情報、ビット情報がインターリーブ処理と異なるだけなので、上記と同様の問題があった。
【００１２】
更に、従来の技術ではインターリーブ処理とデインターリーブ処理を切り替えるためにはその度に番地情報、ビット位置情報を書き換える必要があるという問題があった。
【００１３】
本発明は、複雑な論理演算処理を回避し、回路規模の削減および処理ステップ数の削減が可能となるインターリーブ／デインターリーブ方法及び装置を提供することを目的とし、さらには、インターリーブ処理とデインターリーブ処理を切り替えるために番地情報およびビット位置情報の書き換えを不要にできるインターリーブ／デインターリーブ装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の請求項１記載のインターリーブ／デインターリーブ方法は、データ記憶手段に格納された第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ方法であって、データ記憶手段から第一のデータの一部であるワードデータを読み出す第一のステップと、読み出された該ワードデータ中から処理対象となるデータ要素を選択出力する第二のステップとを繰り返し、この繰り返されるときの処理対象となるデータ要素の順番が、第二のデータのデータ要素の並びに従って定められることを特徴とする。
【００１５】
また、請求項２記載のインターリーブ／デインターリーブ方法は、データ記憶手段に格納された第一のデータを１ビット単位のデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ方法であって、データ記憶手段から第一のデータの一部であるワードデータを読み出す第一のステップと、読み出された該ワードデータ中から処理対象となるデータ要素を選択出力する第二のステップと、シフトレジスタに既に格納されているビット列を１ビットシフトして、選択出力されたデータ要素をシフトレジスタに格納する第三のステップとを所定数繰り返した後、シフトレジスタに格納されているビット列をデータ記憶手段に格納する第四のステップを有し、第一から第三のステップが繰り返されるときの処理対象となるデータ要素の順番が、第二のデータのデータ要素の並びに従って定められることを特徴とする。
【００１６】
また、請求項３記載のインターリーブ／デインターリーブ方法は、データ記憶手段に格納された第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ方法であって、データ記憶手段における第二のデータが格納される領域を初期化するステップと、第一のデータの一部であるワードデータを第一のデータのデータ要素の並びに従ってデータ記憶手段から読み出しシフトレジスタに格納するステップと、シフトレジスタに格納されたワードデータを最上位のビット位置に位置するデータ要素から順にシフトアウト出力するステップと、シフトアウト出力されたデータ要素を、第二のデータとしてのワードデータ中のビット位置に位置するようにしてワードデータに拡張し第一のワードデータを生成するステップと、シフトアウト出力されたデータ要素を格納すべきデータ記憶手段の番地に格納されたワードデータを第二のワードデータとして読み出すステップと、第一のワードデータと第二のワードデータとの論理和をとるステップと、論理和をデータ記憶手段における第二のワードデータが読み出された番地へと格納するステップとを含むことを特徴とする。
【００１７】
本発明の請求項４記載のインターリーブ／デインターリーブ装置は、第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ装置であって、第一のデータを格納するデータ記憶手段と、第一のデータの一部であるワードデータのデータ記憶手段における番地情報と、処理対象となるデータ要素の該ワードデータ中におけるビット位置情報とを順次供給するアクセス情報供給手段と、番地情報に該当するデータ記憶手段の番地から読み出されたワードデータを入力し、そのワードデータ中からビット位置情報に基づいて１つのデータ要素を選択して出力するデータ選択手段とを備え、アクセス情報供給手段が順次供給する番地情報及びビット位置情報は、第二のデータのデータ要素の並びに従って定められることを特徴とする。
【００１８】
また、請求項５記載のインターリーブ／デインターリーブ装置は、請求項４記載のインターリーブ／デインターリーブ装置において、データ要素は１ビットを単位としており、既に格納されているビット列を順次１ビットシフトしてデータ選択手段から順次出力される１ビットのデータ要素を順次格納するシフトレジスタをさらに備えており、シフトレジスタに格納されたビット列が、少なくとも１ワードデータのビット幅以上である所定ビット幅となると、第二のデータの一部としてデータ記憶手段へ格納することを特徴とする。
【００１９】
また、請求項６記載のインターリーブ／デインターリーブ装置は、請求項４記載のインターリーブ／デインターリーブ装置において、データ選択手段はシフタで構成されており、選択するデータ要素が特定のビット位置に位置するようにデータ記憶手段から読み出されたワードデータをシフトさせ、シフト後の特定のビット位置からの出力をデータ選択手段の出力とすることを特徴とする。
【００２０】
また、請求項７記載のインターリーブ／デインターリーブ装置は、第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ装置であって、第一のデータと第二のデータとを格納するデータ記憶手段と、第二のデータの一部であるワードデータのデータ記憶手段における番地情報と、処理対象となるデータ要素の該ワードデータ中におけるビット位置情報とを供給するアクセス情報供給手段と、第一のデータのデータ要素の並びに従ってデータ記憶手段から読み出された第一のデータの一部であるワードデータを格納し、最上位のビット位置に位置するデータ要素から順にシフトアウト出力するシフトレジスタと、ビット位置情報を基に、シフトレジスタから順にシフトアウト出力されたデータ要素を順次ワードデータに拡張して出力するデータ拡張手段と、番地情報に該当するデータ記憶手段の番地から読み出されたワードデータとデータ拡張手段から出力されたワードデータとの論理和をとり、該論理和を出力する論理和手段とを備え、論理和手段が出力する論理和をデータ記憶手段のワードデータが読み出された番地情報に該当する番地へ格納し、アクセス情報供給手段が順次供給する番地情報及びビット位置情報は、第一のデータのデータ要素の並びに従って定められることを特徴とする。
【００２１】
また、請求項８記載のインターリーブ／デインターリーブ装置は、請求項７記載のインターリーブ／デインターリーブ装置において、データ拡張手段はシフタで構成されており、シフトレジスタからシフトアウト出力されたデータ要素がビット位置情報に対応したビット位置に位置するようにシフトを行い、ビット位置情報に対応したビット位置より上位のビットに関しては０拡張し、下位のビットに関しては０埋めをして、ワードデータとして出力することを特徴とする。
【００２２】
また、請求項９記載のインターリーブ／デインターリーブ装置は、第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ装置であって、第一のデータと第二のデータとを格納するデータ記憶手段と、番地情報とビット位置情報とを供給するアクセス情報供給手段とを備えており、番地情報は、インターリーブ処理を行うときには、第二のデータの一部であるワードデータのデータ記憶手段における番地となり、デインターリーブ処理を行うときには、第一のデータの一部であるワードデータのデータ記憶手段における番地となり、ビット位置情報は、インターリーブ処理を行うときには、第二のデータの一部であるワードデータ中における処理対象となるデータ要素のビット位置を示し、デインターリーブ処理を行うときには、第一のデータの一部であるワードデータ中における処理対象となるデータ要素のビット位置を示すことを特徴とする。
【００２３】
また、請求項１０記載のインターリーブ／デインターリーブ装置は、請求項９記載のインターリーブ／デインターリーブ装置において、インターリーブ処理を行うときに、第一のデータのデータ要素の並びに従ってデータ記憶手段から読み出された第一のデータの一部であるワードデータを格納し、最上位のビット位置に位置するデータ要素から順にシフトアウト出力するシフトレジスタと、インターリーブ処理を行うときに、ビット位置情報を基に、シフトレジスタから順にシフトアウト出力されたデータ要素を順次ワードデータに拡張して出力するデータ選択拡張手段と、インターリーブ処理を行うときに、番地情報に該当するデータ記憶手段の番地から読み出されたワードデータとデータ選択拡張手段から出力されたワードデータとの論理和をとり、該論理和を出力する論理和手段とを設け、論理和手段が出力する論理和をデータ記憶手段のワードデータが読み出された番地情報に該当する番地へ格納し、データ選択拡張手段は、デインターリーブ処理を行うときには、番地情報に該当するデータ記憶手段の番地から読み出されたワードデータを入力し、そのワードデータ中からビット位置情報に基づいて１つのデータ要素を選択して出力し、シフトレジスタは、デインターリーブ処理を行うときには、既に格納されているビット列を順次１ビットシフトしてデータ選択拡張手段から順次出力される１ビットのデータ要素を順次格納し、この格納されたビット列が、少なくとも１ワードデータのビット幅以上である所定ビット幅となると、第二のデータの一部としてデータ記憶手段へ格納することを特徴とする。
【００２４】
また、請求項１１記載のインターリーブ／デインターリーブ装置は、第一のデータをデータ要素の並びが異なる第二のデータへとインターリーブ／デインターリーブ処理するインターリーブ／デインターリーブ装置であって、第一のデータと第二のデータとを格納するデータ記憶手段と、番地情報とビット位置情報とを供給するアクセス情報供給手段とを備えており、番地情報は、デインターリーブ処理を行うときには、第二のデータの一部であるワードデータのデータ記憶手段における番地となり、インターリーブ処理を行うときには、第一のデータの一部であるワードデータのデータ記憶手段における番地となり、ビット位置情報は、デインターリーブ処理を行うときには、第二のデータの一部としての該ワードデータ中における処理対象となるデータ要素のビット位置を示し、インターリーブ処理を行うときには、第一のデータの一部としての該ワードデータ中における処理対象となるデータ要素のビット位置を示すことを特徴とする。
【００２５】
また、請求項１２記載のインターリーブ／デインターリーブ装置は、請求項１１記載のインターリーブ／デインターリーブ装置において、デインターリーブ処理を行うときに、第一のデータのデータ要素の並びに従ってデータ記憶手段から読み出された第一のデータの一部であるワードデータを格納し、最上位のビット位置に位置するデータ要素から順にシフトアウト出力するシフトレジスタと、デインターリーブ処理を行うときに、ビット位置情報を基に、シフトレジスタから順にシフトアウト出力されたデータ要素を順次ワードデータに拡張して出力するデータ選択拡張手段と、デインターリーブ処理を行うときに、番地情報に該当するデータ記憶手段の番地から読み出されたワードデータとデータ選択拡張手段から出力されたワードデータとの論理和をとり、該論理和を出力する論理和手段とを設け、論理和手段が出力する論理和をデータ記憶手段のワードデータが読み出された番地情報に該当する番地へ格納し、データ選択拡張手段は、インターリーブ処理を行うときには、番地情報に該当するデータ記憶手段の番地から読み出されたワードデータを入力し、そのワードデータ中からビット位置情報に基づいて１つのデータ要素を選択して出力し、シフトレジスタは、インターリーブ処理を行うときには、既に格納されているビット列を順次１ビットシフトしてデータ選択拡張手段から順次出力される１ビットのデータ要素を順次格納し、この格納されたビット列が、少なくとも１ワードデータのビット幅以上である所定ビット幅となると、第二のデータの一部としてデータ記憶手段へ格納することを特徴とする。
【００２６】
本発明の第一の発明（請求項１、２、４、５、６）では、インターリーブ／デインターリーブ処理前ではなく、インターリーブ／デインターリーブ処理後のデータ要素の並びを考慮した順序で、データ要素を単位としたインターリーブ／デインターリーブ処理が行われる。この方法によると処理後のデータを何の処理も施すことなく、順に出力していくことが可能なので、従来の技術で必要な論理演算処理が不要となり、回路規模の削減、プログラム処理ステップ及びトータル処理ステップ数の削減が可能となる。インターリーブ／デインターリーブ処理を行うデータ要素の順番は、データ記憶手段における第一のデータの一部であるワードデータが格納されている番地を示す番地情報、ワード手段内のビット位置を示すビット位置情報を供給するアクセス情報供給手段に保持されている。
【００２７】
また、処理後の第二のデータをいったんデータ記憶手段に格納するために少なくとも１ワードのデータ幅を持つシフトレジスタを備え、１ワード分のデータ要素を格納した後にデータ記憶手段に書き込むようにしてもよい。
【００２８】
次に本発明の第二の発明（請求項３、７、８）では、従来例と同様に、インターリーブ／デインターリーブ処理前のデータ要素の順番でインターリーブ／デインターリーブ処理が行われ、アクセス情報供給手段が供給する番地情報及びビット位置情報は、第二のデータとしてのワードデータが格納されるべき番地及びビット位置を示すものとなる。しかしながら、インターリーブ／デインターリーブ処理後のデータを格納すべき領域をあらかじめ初期化することにより、データの拡張方法を一律に“該当データ要素が出力されるビット位置以外は値０にする”とすることができ、更に論理演算処理を論理和処理に限定することができるので、従来の技術に比べ論理演算処理の簡単化と回路規模の削減とトータル処理ステップ数の削減が可能となる。
【００２９】
更に本発明の第三の発明（請求項９〜１２）では、先に記述した第一、第二の発明における構成手段を共有化するように構成する。インターリーブ処理とデインターリーブ処理はデータ要素配置に関して逆変換の関係にある。このため、第一の発明と第二の発明において、アクセス情報供給手段に同じ番地情報とビット位置情報を持たせた場合、一方がインターリーブ処理、他方がデインターリーブ処理を実行することができる。よって、本発明の構成をとることにより、従来の技術、第一の発明と第二の発明では、インターリーブ処理とデインターリーブ処理を切り替えるために番地情報、ビット位置情報を書き換える処理が必要であったが本第三の発明ではその必要がなくなる。
【００３０】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
【００３１】
（第一の実施の形態）
第一の実施の形態のインターリーブ／デインターリーブ装置の概略図を図１に示す。簡単のためデインターリーブ処理の前提で説明する。
【００３２】
データ記憶手段１０はインターリーブ処理された受信データを保持しており、第一のポインタ３０が示す番地にリード／ライトアクセス可能である。
【００３３】
アクセス情報供給手段２０はアドレス記憶手段２１と第二のポインタ２２から構成され、アドレス記憶手段２１は、受信データをデインターリーブ処理した後のデータ要素の並びを考慮した順番で、受信データの要素にアクセスするための番地情報とビット位置情報をアドレス記憶手段２１の番地順に保持しており、第二のポインタ２２の示す番地に保持している番地情報とビット位置情報を出力する。第二のポインタ２２は初期にアドレス記憶手段２１の先頭番地を示し、処理毎に１インクリメントされる。このようにしてアクセス情報供給手段２０はデータ記憶手段１０の番地情報を第一のポインタ３０に出力し、ビット位置情報を後述するデータ選択手段４０に出力する。
【００３４】
データ選択手段４０はデータ記憶手段１０から読み出された１ワードデータのうちビット位置情報が示すビット位置のデータ要素を選択し出力する。このようにして連続的に処理されたビット列は既にデインターリーブ処理後のデータ列になっており、そのまま外部のデータ復号手段１００へと供給される。
【００３５】
図２は第一の実施の形態においてデインターリーブ処理後のデータをデータ記憶手段１０に格納する機能を具備した際の概略図である。上述したデータ復号手段１００が動作タイミングや処理手続きなどの関係でデインターリーブ後のデータを時系列に処理できないような場合、一旦記憶手段に格納する必要がある。シフトレジスタ５０は既に格納しているデータ要素を上位へ１ビットシフトして、データ選択手段４０が出力する新たなデータ要素を最下位ビットに格納する。これを繰り返して１ワード分のデータが蓄えられた後にデータ記憶手段１０へ出力する。第三のポインタ６０は初期にデインターリーブ処理後のデータが格納される記憶領域の先頭番地を示し、シフトレジスタ５０の出力する１ワードデータをデータ記憶手段１０の該当番地に格納した際に、保持する番地情報を１インクリメントして次の番地を示すように更新される。
【００３６】
図５はデインターリーブ処理時にデータ記憶手段１０に格納される処理前後のデータ要素の配置を示す説明図である。ここで簡単のために、１ワードのビット幅を８ビット、デインターリーブ処理が施されるデータ幅を３２ビット、受信データはブロックインターリーブでデータの列方向を行方向に変換することによりインターリーブ処理されているものとする。従って、デインターリーブ処理はデータの行方向を列方向に変換することにより行われる。また、受信データはデータ記憶手段１０の１００番地以降に格納され、デインターリーブ処理後のデータは３００番地以降に格納されるものとし、受信データは先頭のデータ要素から順にｄ０、ｄ１、ｄ２・・・・ｄ３１とする。更に、実際の記憶手段では物理的に行方向には複数ワード（複数番地）が並ぶが、ここでは簡単のために１行１ワード（１番地）としている。
【００３７】
ここで、従来と同様に、デインターリーブ処理前のデータ要素の順番にｄ０、ｄ１、ｄ２・・・とデインターリーブ処理を施す場合、それぞれ格納先はデータ記憶手段１０の３００番地ビット７、３０１番地ビット７、３０２番地ビット７、３０３番地ビット７・・・となり、ワード単位でデータ記憶手段１０に書き込むためには前処理が必要になることが分かる。
【００３８】
そこで、デインターリーブ処理を施すデータ要素の順番を処理後の並びを考慮してｄ０、ｄ４、ｄ８・・・とデインターリーブ処理すると、処理後のデータ要素を図１の場合にはそのままデータ復号手段１００に供給することも可能であり、図２のようにデータ記憶手段１０に格納する場合においてもそれぞれ格納先は３００番地ビット７、３００番地ビット６、３００番地ビット５・・・となり、シフトレジスタ５０に順番に格納し１ワード分のデータ要素を格納した後に、その１ワードデータをデータ記憶手段１０の３００番地に書き込めばよいことが分かる。
【００３９】
図６はデインターリーブ処理時にアクセス情報供給手段２０を構成するアドレス記憶手段２１の保持する番地情報とビット位置情報の説明図である。第二のポインタ２２は初期にアドレス記憶手段２１の０番地を示し、アクセス情報供給手段２０はデータ記憶手段１０の番地情報１００を第一のポインタ３０に出力し、ビット位置情報として値ｂｉｔ７を出力し、第二のポインタ２２は次の１番地を示すように更新される。このようにして第一のポインタ３０は１００番地を示し、データ記憶手段１０からは１００番地に格納されている１ワードデータ［ｄ０，ｄ１，ｄ２，ｄ３，ｄ４，ｄ５，ｄ６，ｄ７］が読み出される。データ選択手段４０はビット位置情報の値ｂｉｔ７を参照して、ｄ０を選択し出力する。以下、同様にしてアドレス記憶手段２１に格納している番地情報、ビット位置情報に従ってｄ４、ｄ８、ｄ１２・・・とデインターリーブ処理されたデータ要素が順番に出力される。データ記憶手段１０に格納するにはこれらのデータ要素をシフトレジスタ５０に格納し、１ワード分格納した後にデータ記憶手段１０に書き込めばよい。その際、第三のポインタ６０は初期にデータ記憶手段１０の３００番地を示し、３００番地にデータが書き込まれた後に３０１番地を示すように更新される。
【００４０】
なお、データ選択手段４０は、データ記憶手段１０から読み出された１ワードデータをビット位置情報が示すビット位置の値だけ最下位ビット方向にシフトし、必要なデータ要素が常に出力データの最下位ビットに位置するようにして、その最下位ビットをデータ復号手段１００やシフトレジスタ５０に供給するようにシフタを用いて構成してもよい。
【００４１】
以上のようにして第一の実施の形態においてデインターリーブ処理を実行することが出来る。なお、インターリーブ処理はデインターリーブ処理の逆処理であるので、番地情報とビット位置情報がデインターリーブ処理と異なるのみであり、同様の手順でインターリーブ処理を実行することも可能である。
【００４２】
図７はインターリーブ処理時にデータ記憶手段１０に格納される処理前後のデータ要素の配置を示す説明図である。インターリーブ前のデータが１００番地以降に、インターリーブ後のデータが３００番地以降に書き込まれている。インターリーブ処理であるので、データの列方向が行方向に変換されている。
【００４３】
図８はインターリーブ処理時にアクセス情報供給手段２０を構成するアドレス記憶手段２１の保持する番地情報とビット位置情報の説明図である。インターリーブ後の並びを考慮に入れて、番地情報とビット位置情報は決められている。
【００４４】
なお、ここではアクセス情報供給手段２０をアドレス記憶手段２１と第二のポインタ２２で構成したが、図６、図８を見て分かるように番地情報、ビット位置情報共に一定の規則に従って変化するのでデータ要素に対する処理の回数をカウントして番地情報、ビット位置情報を生成するようにしてもよい。
【００４５】
図１１は第一の実施の形態におけるプログラム説明図である。ｓｔｅｐ０では第一のポインタ３０にアクセス情報供給手段２０が供給する番地情報を設定し、第二のポインタ２２を１インクリメントする。
【００４６】
ｓｔｅｐ１では繰り返し回数として１ワードのビット幅の数だけ処理が繰り返されるように設定する。
【００４７】
ｓｔｅｐ２ではデータ記憶手段１０の第三のポインタ６０が示す番地に格納されている１ワードデータを読み出し、データ選択手段４０にてビット位置情報が示すビット位置のデータ要素を選択しシフトレジスタ５０へ出力し、第一のポインタ３０にアクセス情報供給手段２０が供給する次の番地情報を設定し、第二のポインタ２２を１インクリメントし、繰り返し回数以内であればｓｔｅｐ２のはじめに戻り、繰り返し回数を越えていれば次のｓｔｅｐ３の処理を引き続き実行する。
【００４８】
ｓｔｅｐ３ではシフトレジスタ５０の１ワードデータをデータ記憶手段１０の第三のポインタ６０が示す番地に転送し、第三のポインタ６０を１インクリメントする。
【００４９】
ｓｔｅｐ４では全てのデータ要素に対してデインターリーブ／インターリーブ処理が施されていなければｓｔｅｐ１に戻り、施されていればプログラムを終了する。以上のような処理ステップでプログラムは構成される。
【００５０】
なお、図１１では図２の構成の場合について説明しているが、第三のポインタ６０およびシフトレジスタ５０を設けず、データ選択手段４０からの出力データをデータ記憶手段１０に書き込まない場合には、図１１においてｓｔｅｐ３がないだけであり、ｓｔｅｐ２の次にｓｔｅｐ４となる。ただしこの場合、ｓｔｅｐ２でデータ選択手段４０にて選択されるデータ要素は、シフトレジスタ５０ではなく、外部（図１の例ではデータ復号手段１００）へ出力されることになる。
【００５１】
図１１を図１４に示した従来の技術におけるプログラム説明図と比較すると、処理ステップが２つ少ないことが分かる。更に、本第一の実施の形態においては１ワード分のデータをインターリーブ／デインターリーブ処理するのに、ｓｔｅｐ２を１ワードのビット幅分繰り返すだけであるが、従来の技術ではｓｔｅｐ３→ｓｔｅｐ４→ｓｔｅｐ５の繰り返しとなりトータル処理ステップ数では処理データの規模に比例して更に削減できることが分かる。
【００５２】
このようにして、第一の実施の形態においてはデータアクセスを工夫することにより、従来の技術と比べて論理演算手段の不要化による回路規模の削減や、プログラム処理ステップ及びトータル処理ステップ数の削減が可能となる。
【００５３】
（第二の実施の形態）
第二の実施の形態のインターリーブ／デインターリーブ装置の概略図を図３に示す。簡単のため先と同様にデインターリーブ処理の前提で説明する。
【００５４】
データ記憶手段１０はインターリーブ処理された受信データを保持しており、デインターリーブ後のデータが格納される記憶領域は値０で初期化されており、第一のポインタ３０と第三のポインタ６０が示す番地にリード／ライトアクセス可能である。
【００５５】
アクセス情報供給手段２０はアドレス記憶手段２１と第二のポインタ２２から構成され、アドレス記憶手段２１は受信データのデータ要素の並びを考慮した順番で、処理後のデータ要素を格納するための番地情報とビット位置情報をアドレス記憶手段２１の番地順に保持しており、第二のポインタ２２の示す番地に保持している番地情報とビット位置情報を出力し、第二のポインタ２２は初期にアドレス記憶手段２１の先頭番地を示し、処理毎に１インクリメントされる。このようにしてアクセス情報供給手段２０はデータ記憶手段１０の番地情報を第三のポインタ６０に出力し、ビット位置情報を後述するデータ拡張手段７０に出力する。
【００５６】
第一のポインタ３０の示す番地から読み出された受信データの１ワードデータはシフトレジスタ５０に格納される。シフトレジスタ５０は格納したデータを上位側へ１ビットずつシフトしながら、データ要素をデータ拡張手段７０に供給する。
【００５７】
データ拡張手段７０はビット位置情報の示すビット位置にシフトレジスタ５０の出力するデータ要素を配置し、それ以外のビットには値０を配置した１ワードデータを出力する。
【００５８】
論理和手段８０は第三のポインタ６０の示す番地から読み出した１ワードデータとデータ拡張手段７０の出力である１ワードデータの論理和を取る。データ記憶手段１０は論理和手段８０の出力する１ワードデータを第三のポインタ６０が示す番地に格納する。
【００５９】
図９はデインターリーブ処理時にアクセス情報供給手段２０を構成するアドレス記憶手段２１の保持する番地情報とビット位置情報の説明図である。第二のポインタ２２は初期にアドレス記憶手段２１の０番地を示し、アクセス情報供給手段２０はデータ記憶手段１０の番地情報３００を第三のポインタ６０に出力し、ビット位置情報として値ｂｉｔ７を出力し、第二のポインタ２２は次の１番地を示すように更新される。第一のポインタ３０は初期に１００番地を示し、データ記憶手段１０の１００番地（図５参照）から１ワードデータ［ｄ０，ｄ１，ｄ２，ｄ３，ｄ４，ｄ５，ｄ６，ｄ７］が読み出された後で１０１番地を示すように更新される。１００番地から読み出された１ワードデータはシフトレジスタ５０に格納され、シフトレジスタ５０はデータをシフトアウトすることにより、ｄ０、ｄ１、ｄ２、・・・の順番でデータ拡張手段７０に供給する。
【００６０】
データ拡張手段７０は供給されたデータ要素ｄ０とビット位置情報の値ｂｉｔ７からビット７にデータ要素ｄ０を配置し、それ以外のビットは値０である１ワードデータ［ｄ０，０，０，０，０，０，０，０］を生成し出力する。第三のポインタ６０は番地情報に基づいて３００番地を示し、データ記憶手段１０からは３００番地に格納されている初期化後の１ワードデータ［０，０，０，０，０，０，０，０］が読み出される。論理和手段８０は１ワードデータ［０，０，０，０，０，０，０，０］と［ｄ０，０，０，０，０，０，０，０］の論理和を取り１ワードデータ［ｄ０，０，０，０，０，０，０，０］を出力する。データ記憶手段１０は論理和手段８０の出力するデータを第三のポインタ６０が示す３００番地に格納し、第三のポインタ６０は次の番地情報に基づいて３０１番地を示すように更新される。
【００６１】
なお、データ拡張手段７０はシフトレジスタ５０から供給されるデータ要素をビット位置情報が示すビット位置の値だけ最上位ビット方向にシフトし、データ要素より上位ビットには０拡張、下位ビットには０埋めを行い、１ワードデータとして出力するようにシフタを用いて構成してもよい。
【００６２】
以上のようにして第二の実施の形態においてデインターリーブ処理を実行することが出来る。また、インターリーブ処理は、番地情報とビット位置情報がデインターリーブ処理と異なるのみであり、同様の手順でインターリーブ処理を実行することも可能である。
【００６３】
図１０は第二の実施の形態においてインターリーブ処理時にアクセス情報供給手段２０を構成するアドレス記憶手段２１の保持する番地情報とビット位置情報の説明図である。
【００６４】
なお、ここではアクセス情報供給手段２０をアドレス記憶手段２１と第二のポインタ２２で構成したが、図９、図１０を見て分かるように番地情報、ビット位置情報共に一定の規則に従って変化するのでデータ要素に対する処理の回数をカウントして番地情報、ビット位置情報を生成するようにしてもよい。
【００６５】
図１２は第二の実施の形態におけるプログラム説明図である。データ記憶手段１０の処理後のデータが格納される記憶領域（以下、処理後データ格納領域という）の初期化を実行するステップはｓｔｅｐ０とｓｔｅｐ１である。
【００６６】
ｓｔｅｐ０では処理後データ格納領域が全て初期化されるように初期化の繰り返し回数（１）を設定し、第三のポインタ３０にアクセス情報供給手段２０が供給する番地情報を設定する。ここで設定される番地情報は処理後データ格納領域の先頭番地である。
【００６７】
ｓｔｅｐ１ではデータ記憶手段１０の第三のポインタ６０が示す番地（１ワードデータ記憶領域）に０を格納し、第三のポインタ６０を１インクリメントし、繰り返し回数（１）以内であればｓｔｅｐ１のはじめに戻り、繰り返し回数（１）を越えていれば次のｓｔｅｐ２の処理を実行する。
【００６８】
ｓｔｅｐ２では第三のポインタ３０にアクセス情報供給手段２０が供給する番地情報を設定し、第二のポインタ２２を１インクリメントする。
【００６９】
ｓｔｅｐ３ではデータ記憶手段１０の第一のポインタ３０が示す番地に格納されている１ワードデータを読み出してシフトレジスタ５０へ格納し、第一のポインタ３０を１インクリメントする。
【００７０】
ｓｔｅｐ４では繰り返し回数（２）として１ワードのビット幅の数だけ処理が繰り返されるように設定する。
【００７１】
ｓｔｅｐ５ではデータ記憶手段１０の第三のポインタ６０が示す番地から読み出された１ワードデータを、論理和手段８０にてデータ拡張手段７０の出力である１ワードデータとの論理和をとって第三のポインタ６０が示すデータ記憶手段１０の番地に格納する。この格納される論理和手段８０の出力は、データ記憶手段１０の第三のポインタ６０が示す番地から読み出された１ワードデータ（全てのデータ要素が０）のうちビット位置情報が示すビット位置にシフトレジスタ５０の１ビット出力値をセットしたものとなる。そして、第三のポインタ３０にアクセス情報供給手段２０が供給する次の番地情報を設定し、第二のポインタ２２を１インクリメントし、繰り返し回数（２）以内であればｓｔｅｐ５のはじめに戻り、繰り返し回数（２）を越えていれば次のｓｔｅｐ６の処理を実行する。
【００７２】
ｓｔｅｐ６では全てのデータ要素に対してデインターリーブ／インターリーブ処理が施されていなければｓｔｅｐ３に戻り、施されていればプログラムを終了する。以上のような処理ステップでプログラムは構成される。
【００７３】
図１２を図１４に示した従来の技術におけるプログラム説明図と比較すると、処理ステップは同じであることが分かる。以下ではトータル処理ステップ数を比較する。まず本第二の実施の形態においては初期化ステップが必要であり、そのステップ数は総データ要素数を１ワードのビット数で割った値が繰り返し回数になるので、この場合「２×３２／８＝８」となる。一方、各データ要素に処理を行うステップの繰り返し回数はそのまま総データ要素数になるので、本第二の実施の形態においては３２となり、従来の技術では「３×３２＝９６」となる。以上のことから、初期化ステップで処理ステップ数が増加しても、各データ要素への処理ステップ数が少なくなる効果の方が大きいので、従来の技術と比較してトータルステップ数を削減できることが分かる。
【００７４】
このようにして、第二の実施の形態においてはあらかじめ処理後のデータを格納する記憶領域を値０で初期化することにより、処理するデータ要素が値０か値１かによらずに、同じ手続きでデータの拡張ができ且つ論理演算処理を論理和処理に限定できる。よって従来の技術と比べて論理演算手段などが簡単化でき回路規模の削減が可能となる。またデータ記憶手段１０の初期化ステップが必要となるため第一の実施の形態ほどの効果は無いが、トータル処理ステップ数の削減が可能となる。
【００７５】
（第三の実施の形態）
第三の実施の形態のデインターリーブ／インターリーブ装置の概略図を図４に示す。第一の実施の形態と第二の実施の形態の構成要素を共有化するように構成している。データ選択拡張手段９０は第一の実施の形態におけるデータ選択手段４０と第二の実施の形態におけるデータ拡張手段７０の機能をあわせ持つように構成される。さらに、図４のシフトレジスタ５０は、図２のシフトレジスタ５０と図３のシフトレジスタ５０の機能をあわせ持つように構成される。また、本実施形態においては、インターリーブ処理を行うときにインターリーブ前のデータを記憶するデータ記憶手段１０における領域とデインターリーブ処理を行うときにデインターリーブ後のデータを記憶するデータ記憶手段１０における領域（番地範囲）として同一の領域（番地範囲）を用いるものとする。
【００７６】
インターリーブ処理を行うときには、第一の実施の形態と同様に、第一のポインタ３０を介してアクセス情報供給手段２０から供給される番地情報に対応する１ワードデータがデータ記憶手段１０から読み出されてデータ選択拡張手段９０に送られる。データ選択拡張手段９０では、アクセス情報供給手段２０から供給されるビット位置情報に対応するビットが選択され、選択されたビットはシフトレジスタ５０の最下位ビットに格納される。そして第二のポインタ２２がインクリメントされ、インターリーブ処理後の並びを考慮に入れた次のビットが処理される。シフトレジスタ５０は１ビットシフトして、次のビットを最下位ビットに格納していく。１ワードデータのインターリーブ処理が終わると、第三のポインタ６０で指定された番地のデータ記憶手段１０へと格納され、次のワードデータの処理が行われる。この場合、第三のポインタ６０は、図示しない手段によって図２の場合と同様に制御されている。
【００７７】
また、デインターリーブ処理を行うときには、第２の実施の形態と同様に、第一のポインタ３０で指定された番地の１ワードデータがデータ記憶手段１０から読み出されてシフトレジスタ５０に送られる。シフトレジスタ５０は１ビットのデータをシフトアウトして、データ選択拡張手段９０に供給する。データ選択拡張手段９０は、アクセス情報供給手段２０のビット位置情報の示すビット位置分だけ上位側にシフトし、該当するビット位置より上位ビットには０拡張し、下位ビットには０埋めを施して１ワードデータとして論理和手段８０へと出力する。論理和手段８０はデータ選択拡張手段９０から出力された１ワードデータと、データ記憶手段１０の第三のポインタ６０で指定された番地の１ワードデータとの論理和をとり、データ記憶手段１０の第三のポインタ６０で指定された番地へと書き込む。この場合、第一のポインタ３０は、図示しない手段によって図３の場合と同様に制御されている。また、第三のポインタ６０は、図３の場合と同様にアクセス情報供給手段２０から供給される番地情報に応じた番地を指定する。
【００７８】
以上のように構成することにより、データ選択拡張手段９０はデータ選択手段４０とデータ拡張手段７０の両機能を実現するとともに、図４のシフトレジスタ５０は図２のシフトレジスタ５０と図３のシフトレジスタ５０の両機能を実現できる。このようにして第三の実施の形態は先に示した第一の実施の形態と第二の実施の形態で説明した両方の処理を実行することが出来る。
【００７９】
ここで、第一の実施の形態でデインターリーブ処理を実行する際にアドレス記憶手段２１に格納する番地情報とビット位置情報を示す図６と第二の実施の形態でインターリーブ処理を実行する際にアドレス記憶手段２１に格納する番地情報とビット位置情報を示す図１０とを比較すると、第一の実施の形態では１００番地台からデータを読み出し、第二の実施の形態では３００番地台へとデータを書き込んでいるという違いはあるが、ビット位置の情報としては全く同じ設定である。同様のことは図８と図９を比較した場合にも言える。
【００８０】
すなわち、本実施形態においてインターリーブ処理を行うときのデータの読み出し先とデインターリーブ処理を行うときのデータの書き込み先を同じ領域（番地範囲）とし、第一の実施の形態と同様の処理でインターリーブ処理を行い、第二の実施の形態と同様の処理でデインターリーブ処理を行うことで、従来の技術、上記第一の実施の形態と第二の実施の形態のようにアドレス記憶手段がインターリーブ用とデインターリーブ用の二つのアドレス情報を記憶し、インターリーブ処理とデインターリーブ処理とでこれを切り替える必要はなくなる。したがって、アドレス記憶手段が記憶する情報量を少なくでき、回路規模の削減につながる。
【００８１】
なお、第三の実施の形態においては、インターリーブ処理を行うときのデータの読み出し先とデインターリーブ処理を行うときのデータの書き込み先を同じ領域としているため、各々の処理を単独に行うときは問題ないが、インターリーブ処理とデインターリーブ処理を同時に行うことができない。この問題を解決するために、デインターリーブ処理を行うときだけ番地情報にオフセットをかけるようにしても良い。
【００８２】
例えば、第三の実施の形態におけるアドレス記憶手段が図８の番地情報とビット位置情報を記憶しているとする。すると、インターリーブ処理を行うときには１００番地台からインターリーブ前のデータが読み出され、デインターリーブ処理を行うときには同じく１００番地台へとデインターリーブ後のデータが書き込まれることとなる。当然、これを同時に行うことはできない。しかしながら、デインターリーブ処理を行うときには番地情報に２００番地分のオフセットをかけるように構成しておくことにより、デインターリーブ後のデータは３００番地台へと書き込まれるのでインターリーブ処理とデインターリーブ処理を同時に行うこともできる。この場合であっても、番地情報にオフセットをかけるだけなのでアドレス記憶手段がインターリーブ用、デインターリーブ用の二つのアドレス情報を記憶するよりも回路規模は小さくなる。なお、インターリーブ処理を行うときだけ番地情報にオフセットをかけるように構成しても良いことは言うまでもない。
【００８３】
なお、本発明は上記の実施の形態に限定されるものではない。例えば、各実施の形態に記載されたようなインターリーブ／デインターリーブ装置を備えなくとも、汎用プロセッサを用いて処理を行うものであっても良い。その場合であっても、図１１、図１２で説明したように処理ステップ数の削減といった効果を得ることができる。
【００８４】
【発明の効果】
以上説明したように本発明によれば、処理後のデータ要素の並びを考慮してデータにアクセスするようにし、あるいはあらかじめ処理後のデータを格納する記憶領域を初期化するようにしたりすることにより、インターリーブ／デインターリーブ方法及び装置の回路規模を削減し、処理ステップ数を削減し、インターリーブ／デインターリーブ処理を容易に切り替え実行できるようにすることが可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の第一例のインターリーブ／デインターリーブ装置の概略図
【図２】本発明の第一の実施の形態の第二例のインターリーブ／デインターリーブ装置の概略図
【図３】本発明の第二の実施の形態のインターリーブ／デインターリーブ装置の概略図
【図４】本発明の第三の実施の形態のインターリーブ／デインターリーブ装置の概略図
【図５】本発明の第一の実施の形態におけるデインターリーブ処理時のデータ要素の配置説明図
【図６】本発明の第一の実施の形態におけるデインターリーブ処理時のアドレス記憶手段の格納情報の説明図
【図７】本発明の第一の実施の形態におけるインターリーブ処理時のデータ要素の配置説明図
【図８】本発明の第一の実施の形態におけるインターリーブ処理時のアドレス記憶手段の格納情報の説明図
【図９】本発明の第二の実施の形態におけるデインターリーブ処理時のアドレス記憶手段の格納情報の説明図
【図１０】本発明の第二の実施の形態におけるインターリーブ処理時のアドレス記憶手段の格納情報の説明図
【図１１】本発明の第一の実施の形態におけるプログラム説明図
【図１２】本発明の第二の実施の形態におけるプログラム説明図
【図１３】従来の技術の構成を示す概略図
【図１４】従来の技術におけるプログラム説明図
【符号の説明】
１０    データ記憶手段
２０    アクセス情報供給手段
２１    アドレス記憶手段
２２    第二のポインタ
３０    第一のポインタ
４０    データ選択手段
５０    シフトレジスタ
６０    第三のポインタ
７０    データ拡張手段
８０    論理和手段
９０    データ選択拡張手段
２００    マルチプレクサ
２１０    論理演算手段
２２０    １ビットシフタ
２３０    レジスタ
２４０    ラッチ
２５０    制御手段
【図１】
2004312348.tif 000003
【図２】
2004312348.tif 000004
【図３】
2004312348.tif 000005
【図４】
2004312348.tif 000006
【図５】
2004312348.tif 000007
【図６】
2004312348.tif 000008
【図７】
2004312348.tif 000009
【図８】
2004312348.tif 000010
【図９】
2004312348.tif 000011
【図１０】
2004312348.tif 000012
【図１１】
2004312348.tif 000013
【図１２】
2004312348.tif 000014
【図１３】
2004312348.tif 000015
【図１４】
2004312348.tif 000016