(57)【要約】【課題】データ・レートが異なり、異なる期間を網羅する２つのデータ・レコードを生成する。【解決手段】ＡＤ変換器４００は被測定信号のデジタル・サンプルを生成する。デジタル・サンプルは、第１間引き回路１Ａ４１０に供給され、間引きされる。第２間引き回路１Ｂ４３０は、第１間引き回路１Ａ４１０の出力端子に接続され、サンプルを更に間引きする。第１間引き回路１Ａ４１０及び第２間引き回路１Ｂ４３０の出力は、ゲートＡ４３５及びゲートＢ４３７が選択的にメモリ４２０に供給する。制御器４４０は、一方のゲートが完全データ・レコードよりも短い長さの高データ・レート・レコードを選択してメモリに蓄積し、ズーム・レコードとして表示するように制御するとともに、他方のゲートが完全データ・レコードの全体を網羅する低データ・レート・レコードを選択し、概要レコードとして表示するように制御する。【選択図】　　　　図４
2004004081.tif 000002
【特許請求の範囲】
【請求項１】
被測定信号のデジタル・サンプルを生成するアナログ・デジタル変換器と、
上記アナログ・デジタル変換器の出力端子に接続された入力端子を有し、上記サンプルを受けて間引きする第１間引き回路と、
上記第１間引き回路の出力端子に接続された入力端子を有し、間引きされた上記サンプルを受けて更に間引きする第２間引き回路と、
上記第１間引き回路の出力端子に接続された入力端子と、出力端子とを有する第１ゲートと、
上記第２間引き回路の出力端子に接続された入力端子と、出力端子とを有する第２ゲートと、
上記ゲートの上記出力端子に接続され、サンプルを受けて蓄積するメモリと、
上記第１ゲートが完全データ・レコードよりも長さが短い高データ・レート・レコードを上記メモリに供給するように制御するとともに、上記第２ゲートが上記完全データ・レコードの略全体の低データ・レート概要レコードを上記メモリに供給するように制御する制御器とを具えるデュアル・タイムベース型デジタル・ストレージ・オシロスコープ。
【請求項２】
被測定信号のデジタル・サンプルを生成するアナログ・デジタル変換器と、
上記アナログ・デジタル変換器の出力端子に接続された入力端子を有し、上記サンプルを受けて間引きして第１間引きサンプルを第１出力端子に生成し、更に間引きしたサンプルを第２出力端子に生成する間引き回路と、
上記間引き回路の上記第１出力端子に接続された入力端子と、出力端子とを有する第１制御スイッチと、
上記間引き回路の上記第２出力端子に接続された入力端子と、出力端子とを有する第２制御スイッチと、
上記制御スイッチの上記出力端子に接続され、サンプルを蓄積するメモリと、
上記第１制御スイッチが完全データ・レコードよりも長さが短い高データ・レート・レコードを上記メモリに供給するように制御するとともに、上記第２制御スイッチが上記完全データの略全体の低データ・レート概要レコードを上記メモリに供給するように制御する制御器とを具えるデュアル・タイムベース型デジタル・ストレージ・オシロスコープ。
【請求項３】
被測定信号のデジタル・サンプルを生成するステップと、
上記サンプルを受けて間引きし、第１間引きサンプルを生成するステップと、
上記第１間引きサンプルを更に間引きし、更に間引きしたサンプルを生成するステップと、
上記第１間引きサンプルの所定量をメモリに蓄積するステップと、
上記更に間引きしたサンプルを上記メモリに蓄積するステップと、
上記更に間引きしたサンプルを概要レコードとして表示するステップと、
上記第１間引きサンプルの蓄積した上記所定量をズーム・レコードとして表示するステップとを具えるデジタル・ストレージ・オシロスコープのデュアル・タイムベース実現方法。
【請求項４】
被測定信号のデジタル・サンプルを生成するアナログ・デジタル変換器と、
上記アナログ・デジタル変換器の出力端子に接続された入力端子を有し、上記サンプルを受けて間引きする第１間引き回路と、
上記第１間引き回路の出力端子に接続された入力端子を有し、間引きされた上記サンプルを受けて更に間引きする第２間引き回路と、
上記第１間引き回路の出力端子に接続された入力端子と、出力端子とを有するゲートと、
上記ゲートの上記出力端子に接続された第１入力端子と、上記第２間引き回路の上記出力端子に接続された第２入力端子とを有し、サンプルを受けて蓄積するメモリと、
上記ゲートが完全データ・レコードよりも長さが短い高データ・レート・レコードを上記メモリに供給するように制御するとともに、上記完全データの略全体の低データ・レート概要レコードの上記メモリへの蓄積を制御する制御器とを具えるデュアル・タイムベース型デジタル・ストレージ・オシロスコープ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、オシロスコープにおけるデュアル・タイムベース動作に関し、特にデュアル・タイムベース動作における間引き回路を使用した技術に関する。
【０００２】
【従来の技術】
デュアル・タイムベース動作は、デジタル・ストレージ・オシロスコープにとって望ましい機能の１つである。この機能があれば、ユーザは取り込んだデータ・レコードの一部分を詳細に検討することが可能になる。つまり、ユーザがデータ・レコードの一部分（サブセット）を選択すれば、それをスクリーン上で拡大して細かく検証できるのである。
【０００３】
この機能を達成するために、従来から多数の方法が使用されている。デジタル・ストレージ・オシロスコープでは、この機能は、ズーム又はデュアル間引きの２つの方法の内の１つを用いて実現されていた。
【０００４】
ズーム方法を用いる場合では、画面上に表示される時間フレームをまかなうだけの単一のデータ・レコードが取り込まれる。このデータ・レコードは、完全なレコードを表示するのに必要とされるよりも高速なサンプル・レートで取り込まれるので、データ・レコードの一部分を正確に拡大表示するために十分な解像度が得られる。ただ、この場合では、結果的に表示画面の各画素列に対して取り込んだデータのサンプル数が多くなってしまう。つまり、データ・レコードをどの程度まで詳細に検証できるかは、各画素列において取り込まれたデータのサンプル数に依存する。したがって、拡大係数を大きくすれば、レコードの長さを長くする必要が生じ、この結果、実現するには高価になる。加えて、ズーム方法では、概要レコードの表示には、取り込んだサンプル全てを処理する必要があるので、相対的に表示の更新が遅くなりがちである。このように、ズーム方法には、２つの明確な問題点がある。すなわち、概要レコードの表示描写速度が遅い点と、取り込んだ全てのサンプルを保持するために大容量のメモリが必要な点である。
【０００５】
概要レコードの描写速度が遅いという第１の問題点を解決するため、従来のデジタル・ストレージ・オシロスコープの中には、低解像度概要レコードと高解像度ズーム（拡大）レコードという、２つの表示用データ・レコードを取り込むための２つの間引き回路を配置したものがある。
【０００６】
従来技術から知られた２つの間引き回路の配置の１つは、並列に間引きを行うものである（後述する）。並列間引きでは、高速表示には低解像度概要信号を供給し、表示位置を上下左右に動かしたり（ｐａｎ）、ズームしたりを連続する場合には高解像度概要信号を供給する。ただし、この解決方法では、２つの完全な間引き回路が必要となるので、実現するには高価になる。
【０００７】
直列間引き配置（これも後述する）も、概要レコードの表示が遅いという問題を解決しようとするものである。この配置は、例えば、米国特許第５７９０１３３号に開示されている。この配置では、第１間引き回路は、高サンプル・レートの信号をメモリの第１区画に書込むとともに、更なる間引き処理を行う第２間引き回路にも直接書き込み、この結果得られる波形データをメモリの第２区画に保持する。この直列配置でも、概要波形画像を描くのに必要な時間が短縮される点で並列配置と同様な効果があると同時に、２つの直列接続間引き回路では重複する回路の多くが必要でなくなるという効果も得られる。この点については、任意の間引き回路は複数段の回路が連鎖して構成されると考えても良いので、直列接続した２つの間引き回路は、複数段の回路をもっと長く連鎖させて適当な中間位置に接続点を設けることで実現しても良い。
【０００８】
【特許文献１】
米国特許第５７９０１３３号
【０００９】
【発明が解決しようとする課題】
上述した従来技術は、どれも低解像度のレコード概要表示を描くのに必要な時間を短縮するという第１の問題を解決しようとするものである。高解像度版の波形を保持するのに必要なメモリ量を減少させるという第２の問題については何ら言及していない。
【００１０】
上述の各従来技術では、高解像度信号は、完全レコードの全体から取り込まれるので、その高サンプル・レート信号を保持するのに必要なメモリ量も相対的に大きいものが要求される。言い換えると、低サンプル・レート信号（つまり、概要表示信号）を取込むのに必要な時間は、高サンプル・レート信号（つまり、ズーム用信号）を取込むのに必要な時間とまったく同じである。別な言い方をすれば、２つの完全な波形（１つは低サンプル・レート、もう１つは高サンプル・レート）の取り込みは、どちらの波形も同じ期間内で実現される。
【００１１】
こうしたことから、本発明は、低解像度（低サンプル・レート）概要表示信号を高速表示すると同時に、波形の一部分を高解像度（高サンプル・レート）で取り込んで表示する一方で、高データ・レートの波形の全体を長いレコード長のメモリに保存する必要のないデュアル・タイムベース型デジタル・ストレージ・オシロスコープ及びデジタル・ストレージ・オシロスコープのデュアル・タイムベース実現方法を提供しようとするものである。
【００１２】
【課題を解決するための手段】
本発明では、デジタル・ストレージ・オシロスコープのデュアル・タイムベース機能を実現するために、被測定信号のデジタル・サンプルを生成するアナログ・デジタル変換器を設ける。デジタル・サンプルは、サンプルを間引きする第１間引き回路に供給される。第２間引き回路は、第１間引き回路の出力を受けて、サンプルを更に間引する。１対のゲートは、第１及び第２間引き回路の出力を選択的にメモリに供給する。制御器は、一方のゲートが完全データ・レコードよりも長さが短い高データ・レート・レコードを選択してメモリに蓄積し、ズーム（つまり、詳細）レコードとして表示するよう制御すると同時に、他方のゲートが完全データ・レコードのほぼ全体を網羅する低データ・レート・レコードを選択して概要レコードとして表示するよう制御する。こうして本発明による装置は、データ・レートが異なるとともに、期間の異なる２つのデータ・レコードを生成する。
【００１３】
なお、常に概要レコードを表示するということであれば、高データ・レート・レコードを選択してメモリに蓄積するためのゲートだけを設けて、第２間引き回路の出力は直接メモリに蓄積するようにしても良い。また、２つの間引き回路の代わりに、中間にタップを有する１つの間引き回路で実現しても良い。
【００１４】
【発明の実施の形態】
以下では、従来と同様の機能を有するブロックには、同じ符号を付して説明する。図１は、従来の間引き処理回路が１つの場合の構成例を示すブロック図である。アナログ・デジタル変換器１００は、間引き回路（Ｄｅｃｉｍａｔｏｒ）１１０の入力端子に被測定信号のデジタル・サンプルを供給する。間引き回路１１０は、入力信号を間引き（すなわち、入力信号より低いサンプル・レートの出力信号を生成し）、これをメモリ１２０に供給する。メモリ１２０に蓄積された信号サンプル・データは、概要レコードとズーム（拡大）レコードの両方を描くのに利用され、結果的に、蓄積した高解像度データを低解像度の概要信号表示に必要な少ないデータ量へ簡略化するのに要する時間のため、概要レコードを描く時間が遅くなる。
【００１５】
図２は、従来の間引き処理回路が並列の場合の構成例を示すブロック図である。上述のように、図２は、図１に示す装置の表示速度を改善することを目指したものである。すなわち、図２の装置は、アナログ・デジタル変換器２００からのデータを間引き回路Ａ２１０及び間引き回路Ｂ２３０の入力端子に直接同時に供給する。間引き回路Ａ２１０は高サンプル・レートで詳細な波形データを生成する一方、間引き回路Ｂ２３０は低解像度の概要レコードを生成するように間引き率が相対的に高く設定されている。どちらの間引き回路も供給された完全レコードからデータをサンプルしていることに注意されたい。期待されるとおり、間引き回路Ｂ２３０で生成される信号は、間引き回路Ａ２１０で生成される信号よりもサンプル数が少なくなる。図５は、この点について示した波形図である。間引き回路Ａ２１０が生成する符号５０１で示す最初の波形の信号サンプルは、複数の点で表される。このとき、波形５０１は、時間Ｔを超える長さを有している。符号５０２で示す第２の波形は、第１の波形５０１よりも大きい係数２で間引きされたものである。言い換えると、波形サンプルを１個おきに捨てたものである。このように、波形５０２は、波形５０１より少ないサンプルで構成されるが、どちらも時間Ｔを超える長さを有している点に注意されたい。欠点としては、図２に示す間引き回路の並列型配置では、回路の重複が多いために、費用対効果が悪いことがあげられる。
【００１６】
図３は、従来の間引き処理回路が直列の場合の構成例を示すブロック図である。図３に示す装置は、上述の問題を別の観点から解決しようとするもので、直列間引きを用いている。図３の装置では、間引き回路Ａ３１０からの第１間引きデータを蓄積すると同時に、更なる間引きのために間引き回路Ｂ３３０の入力端子にも直接供給している。一方、図２に示す装置では、各間引き回路は、供給される完全レコードからサンプルを選択的に得ていた。予想されるように、従属接続された間引き回路Ｂ３３０が生成する信号は、第１の間引き回路Ａ３１０が生成する信号よりも、サンプル数が少なくなる。この点は、図５の波形に関して上述したことと同様である。図３の動作について今一度留意すべき点は、波形５０１よりも波形５０２の方がサンプル数が少ないことであり、どちらの波形も時間Ｔを超える長さを有していることである。
【００１７】
図４は、本願発明による間引き処理回路が直列の場合の構成例を示すブロック図である。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。図４に示す間引き回路１Ａ４１０及び１Ｂ４３０の直列接続の構成は、図３のものと同様のように見えるが、回路動作はかなり異なっている。重要なことは、図４では、制御器４４０がゲート回路（例えば、適当な電子スイッチ）４３５及び４３７並びにメモリ４２０の動作を制御している点であり、各パスに割り当てられた仕事に対して適当な量のサンプルを蓄積する点である。
【００１８】
動作を説明すると、間引き回路１Ａ４１０は入力される信号を間引きし、第１ゲート４３５によって一部分のみがメモリ４２０に蓄積される。重要な点は、第１ゲート４３５の動作によって、完全レコードをメモリに蓄積するのに必要な長さに比較して短い長さのサンプルだけが取り込まれることである（図６参照）。これによって、高解像度表示するための短いレコードが生成される。図３の場合と比較すると、間引き回路１Ａ４１０の出力を蓄積したものは、従属接続された間引き回路１Ｂ４３０の出力を蓄積したものと比較して、一般に大幅に少ないサンプルしか有していない。
【００１９】
この点に関して、更に留意すべきことは、第１の間引き回路１Ａ４１０の出力を蓄積したものは、（図３の従来の第１間引き回路の出力のような）完全データ・レコードを表す内容を含んでいないので、完全データ・レコードに渡って表示を上下左右に動かしたり（ｐａｎ）、ズーム（拡大）したりするために利用できないことである。しかし、操作者がリアルタイムにライブのデータを見ているときに、高解像度でズーム（拡大）画像を表示したい領域は、選択した関心のある波形の一部分のみであることを、ここで考慮する必要がある。操作者の関心のないデータの高解像度表示（すなわち、波形の残りの部分）を蓄積する必要はないのである。
【００２０】
間引き回路１Ａ４１０の出力信号は、そのサブセット（下位集合、一部分）のみがメモリ４２０に蓄積されるが、間引き回路１Ｂ４３０は、最初の間引き回路１Ａ４１０の出力信号の全て（完全レコードを１回だけ間引きしたもの）を受け、更にそれを間引きしてメモリ４２０に蓄積し、概要レコードの表示に利用する。このように、間引き回路１Ｂ４３０の出力信号を蓄積したものは、間引き回路１Ｂ４１０の出力信号を蓄積したものと比較して低解像度であり、完全レコードの全長の端から端までの信号を表すものである。
【００２１】
図６は、図４に示す間引き回路が生成する波形を描いたもので、本発明の動作を理解するのためのものである。また、オシロスコープの画面表示と考えても良い。符号６０１で示される最初の波形は、取り込んだ（そして２回間引きした）概要レコードの表示部分を表している。これは、例えば、図４に示す間引き回路１Ｂ４３０の出力信号である。カーソル６０２ａ及び６０２ｂの組は、波形６０１中の関心のある領域を定めるべく、波形区分６０５を囲むように配置される。波形６１０は、波形区分６０５の詳細な拡大表示を表している。波形６１０は、例えば、図４の間引き回路１Ａ４１０の出力信号である。この場合、間引き回路１Ａ４１０及び１Ｂ４３０は、割り当てられたタスク（データ）をそれぞれ適切なレートで間引きし、制御器４４０はゲート４３５及びメモリ４２０を制御して、適切な量のサンプル（すなわち、完全レコードよりも短い期間だけ取り込んだ適切な長さのサブ・レコード）を蓄積する。
【００２２】
ここまでデュアル・タイムベース型デジタル・ストレージ・オシロスコープにおける実施例を説明してきた。デュアル・タイムベース型の特徴は、完全データ・レコードに全体に対して低いサンプル・レートで概要レコードを取込み表示し、また、概要レコードの全期間より短い期間に対して高サンプル・レートでズーム（拡大）レコードを取込み表示する装置で実現される。本発明を用いることで、従来技術で明らかになった２つの欠点も解決できる。本発明は、概要レコードを描くのに必要な時間を減少させ、従来に比較して大幅にメモリの必要量を減少させるという結果が得られる。
【００２３】
なお、説明を簡単にするため、２つの間引き回路を直列にする例を示してきたが、当業者であれば、中間にタップを有する１個のもっと長い間引き回路を、図示した短い間引き回路の代わりに用いても良いことがわかるであろう。また、当業者であれば、どの間引き回路も実際には２つのサブ（下位）間引き回路を直列に接続することで実現しても良いことがわかるであろう。これは、一般に間引き回路は、複数段を直列に接続して構成されるものだからである。このサブ間引き回路は、上述と同様の間引き手法を用いても良いし、同様の手法でなくても良い。
【００２４】
もし全体波形の低解像度描写は、常にメモリ４２０に蓄積するのであれば、図４におけるゲートＢ４３７は削除して、第２の間引き回路４３０からの信号はメモリ４２０に直接供給するようにしても良い。このような変更は、当業者であれば、特許請求の範囲の記載を参照することで容易に実現できるであろう。
【図面の簡単な説明】
【図１】従来の間引き処理回路が１つの場合の構成例を示すブロック図である。
【図２】従来の間引き処理回路が並列の場合の構成例を示すブロック図である。
【図３】従来の間引き処理回路が直列の場合の構成例を示すブロック図である。
【図４】本願発明による間引き処理回路が直列の場合の構成例を示すブロック図である。
【図５】図２及び図３に示す構成例で生成される波形の図である。
【図６】図４に示す間引き処理回路が生成する波形図であり、本発明の動作を理解するための図である。
【符号の説明】
１００　　アナログ・デジタル変換器
１１０　　間引き回路Ａ
１２０　　メモリ
２００　　アナログ・デジタル変換器
２１０　　間引き回路Ａ
２３０　　間引き回路Ｂ
２２０　　メモリ
３００　　アナログ・デジタル変換器
３１０　　間引き回路Ａ
３３０　　間引き回路Ｂ
３２０　　メモリ
４００　　アナログ・デジタル変換器
４１０　　間引き回路Ａ
４３０　　間引き回路Ｂ
４３５　　ゲートＡ
４３７　　ゲートＢ
４４０　　制御器
４２０　　メモリ
５０１　　第１の間引きを行った波形
５０２　　更に間引きした波形
６０１　　概要レコードの表示波形
６０２ａ　カーソル
６０２ｂ　カーソル
６０５　　関心のある波形区分
６１０　　波形区分６０５の拡大波形
【図１】
2004004081.tif 000003
【図２】
2004004081.tif 000004
【図３】
2004004081.tif 000005
【図４】
2004004081.tif 000006
【図５】
2004004081.tif 000007
【図６】
2004004081.tif 000008