(57)【要約】【課題】互いに電気的に絶縁された２つの電気回路の一方に設けられた多数個の検出回路に対して一つだけのフォトカプラを用いて複数の電圧レベルを検出して他方の回路に伝達し且つ安価なコストの電圧検出装置を提供することを課題とする。【解決手段】ＤＣ−ＤＣコンバータの２次側には、フィードバック電圧Ｖｆｂを検出し、５つの電圧レベルを表す２値信号の組み合わせを出力するコンパレータ１５〜１８が設けられている。コンパレータ１５〜１８の後段には論理回路１９〜２８と発振器３０とが接続され、電圧レベルに対応したデューティ比信号が形成され、ひとつのフォトカプラ１０を介して１次側に伝達される。１次側には、デューティ波形を積分して電圧レベルに対応した電圧を生成する積分回路９が設けられ、さらにコンパレータ５〜８が設けられ、積分回路９で生成された電圧をフィードバック電圧Ｖｆｂの５つの電圧レベルに再変換する。【選択図】        図１
2004239888.tif 000002
【特許請求の範囲】
【請求項１】
互いに電気的に絶縁された２つの電気回路の、一方の電気回路の電圧を複数の電圧レベルで検出する電圧検出装置において、
一方の前記電気回路に設けられ、前記電気回路の電圧を検知し、少なくとも３つ以上の電圧レベルを表す２値信号の組み合わせを出力する電圧判定部と、
前記一方の電気回路に設けられ、前記２値信号の組み合わせに応じて、異なるデューティ比信号を形成するデューティ比信号形成部と、
前記デューティ比信号形成部で形成された前記デューティ比信号を、他方の前記電気回路に伝達する第１の信号伝達部と、
前記他方の電気回路に設けられ、前記信号伝達部から伝達された前記デューティ比信号に基づいて、前記電圧レベルを表す２値信号の組み合わせに再変換する再変換部とを備えた電圧検出装置。
【請求項２】
前記信号伝達部は一つのフォトカプラを有する請求項１に記載の電圧検出装置。
【請求項３】
前記異なるデューティ比信号のデューティ比は、前記２値信号の組み合わせに対応して、ほぼ等間隔に割り振られた請求項１または２に記載の電圧検出装置。
【請求項４】
前記デューティ比形成部は、論理回路と１つの発振器とを含む請求項１〜３のいずれか一項に記載の電圧検出装置。
【請求項５】
前記再変換部は、積分回路を有する請求項１〜４のいずれか一項に記載の電圧検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、互いに電気的に絶縁された２つの電気回路の一方の電圧レベルを検出して他方の回路に伝達する電圧検出装置に関する。
【０００２】
【従来の技術】
トランスを含むＤＣ−ＤＣコンバータの１次側および２次側の電気回路のように、回路を互いに電気的に絶縁したい場合、両者間の信号伝達のためにフォトカプラを使用することが多い。
一般的に、例えば、２次側の複数の電圧レベルを検出して、１次側にその電圧レベルを伝達する場合、特許文献１の従来技術にもあるように、各検出回路に、検出回路と同数のフォトカプラが必要である。そこで、特許文献１では、検出回路が２Ｎ個ある場合に、フォトカプラがＮ個にする発明が開示されている。
また、特許文献２では、インバータの直流電源の直流電圧と三角波発生回路で発生させた三角波をコンパレータで比較演算して矩形波信号に変換し、フォトカプラに出力して、フォトカプラはコンパレータと電気的に絶縁された状態で、矩形波信号をフィルタ回路に出力し、フィルタ回路でアナログ信号として出力する発明が開示されている。
【０００３】
【特許文献１】
特開２００１−２６８９３２号公報（第２−３頁、図１）
【特許文献２】
特開２０００−３０４７７７号公報（第３−４頁、図１）
【０００４】
【発明が解決しようとする課題】
しかしながら、特許文献１の発明では、フォトカプラの使用個数は検出回路の半分の個数になるにすぎず、検出回路の個数が多い場合は、依然として多数のフォトカプラを使用しなければならず、コストが高い回路になってしまう。
一方、特許文献２の発明では、矩形波は、検出した直流電圧の値に比例した性質を有する波形になってしまい、フォトカプラは様々な種類の矩形波を伝達することになる。そのため出力電圧がどの電圧レベルに入っているかを判定して他の回路に伝達するのには不向きなものになってしまう。つまり、デューティ比がリニアに変化するため、閾値近傍の電圧においては、誤検出する可能性がある。
【０００５】
この発明は、このような課題を解決するためになされたもので、互いに電気的に絶縁された２つの電気回路の一方に設けられた多数個の検出回路に対して一つだけのフォトカプラを用いて複数の電圧レベルを検出して他方の回路に伝達し且つ安価なコストの電圧検出装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る電圧検出装置は、互いに電気的に絶縁された２つの電気回路の、一方の電気回路の電圧を複数の電圧レベルで検出する電圧検出装置において、一方の電気回路に設けられ、その電気回路の電圧を検知し、少なくとも３つ以上の電圧レベルを表す２値信号の組み合わせを出力する電圧判定部と、この一方の電気回路に設けられ、２値信号の組み合わせに応じて異なるデューティ比信号を形成するデューティ比信号形成部と、このデューティ比信号形成部で形成されたデューティ比信号を、他方の電気回路に伝達する信号伝達部と、この他方の電気回路に設けられ、信号伝達部から伝達されたデューティ比信号に基づいて、電圧レベルを表す２値信号の組み合わせに再変換する再変換部とを備えたものである。
【０００７】
また、信号伝達部は一つのフォトカプラを有することができる。
異なるデューティ比信号のデューティ比は、２値信号の組み合わせに対応して、ほぼ等間隔に割り振られたものにするのが好ましい。
さらに、デューティ比形成部は、論理回路と１つの発振器とを含むことができる。
また、再変換部は、積分回路を有することができる。デューティ比信号を積分して、計測対象の電圧が、パルス状であるか、一定値の電圧が継続した低電圧状態あるいは過電圧状態であるかを判定する。
【０００８】
【発明の実施の形態】
以下に、この発明の実施の形態を図面に基づいて説明する。
実施の形態１．
図１に、この発明の実施の形態１に係る電圧検出装置をＤＣ−ＤＣコンバータに適用した場合の電気回路図を示す。本実施の形態では５つの電圧レベルを検出するものである。
トランス１の１次側において、トランス１の１次コイル１ａの一端は図示しない入力電圧Ｖｉｎの直流電源に接続され、他端はＭＯＳトランジスタ等からなるスイッチング素子２に接続されている。スイッチング素子２はトランス１の１次側のグランドに接地される。
また、トランス１の１次側に設けられた制御回路３は、駆動回路４を介してスイッチング素子２をオンオフしてＤＣ−ＤＣコンバータを制御する。さらに、制御回路３には、検出する電圧レベルの数より１つ少ない４つのコンパレータ５，６，７，８の出力端子がそれぞれ接続されている。コンパレータ５，６，７，８の入力端子の一方は基準電圧Ｖのそれぞれ８０％、７０％、３０％、２０％に相当する電圧である、Ｖ８０％電圧、Ｖ７０％電圧、Ｖ３０％電圧、Ｖ２０％電圧が、比較基準電圧として入力されている。
【０００９】
詳細には、コンパレータ５は、入力端子（＋）にはＶ８０％電圧が入力され、反転入力端子（−）には積分回路９の出力が入力される。コンパレータ６は、入力端子（＋）にはＶ７０％電圧が入力され、反転入力端子（−）には積分回路９の出力が入力される。
一方、コンパレータ７は、入力端子（＋）には積分回路９の出力が入力され、反転入力端子（−）にはＶ３０％電圧が入力される。コンパレータ８は、入力端子（＋）には積分回路９の出力が入力され、反転入力端子（−）にはＶ２０％電圧が入力される。また、積分回路９にはフォトカプラ１０の出力が入力される。
【００１０】
次に、トランス１の２次側において、２次コイル１ｂに整流ダイオード１１および平滑コンデンサ１２が接続され、平滑コンデンサ１２は２次側のグランドに接地される。ここで、トランス１の１次側と２次側とは異なるグランドに接地され、互いに電気的に絶縁された２つの電気回路を構成している。
整流ダイオード１１および平滑コンデンサ１２の間の位置１３からＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔ  が取り出される。また、平滑コンデンサ１２と並列に、出力電圧Ｖｏｕｔ  の分圧として、制御回路３へのフィードバック電圧Ｖｆｂを生成する抵抗１４ａおよび１４ｂが設けられている。
さらに、２次側にはフィードバック電圧Ｖｆｂが入力される、検出する電圧レベルの数より１つ少ない４つのコンパレータ１５，１６，１７，１８が設けられている。また、コンパレータ１５，１６，１７，１８の入力端子の一方は、フィードバック電圧Ｖｆｂが、どの電圧レベルにあるかを判定するための基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３、Ｖｒｅｆ４が入力される。基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３、Ｖｒｅｆ４の大きさは、Ｖｒｅｆ１＞Ｖｒｅｆ２＞Ｖｒｅｆ３＞Ｖｒｅｆ４の関係を有する。
【００１１】
詳細には、コンパレータ１５は、入力端子（＋）には基準電圧Ｖｒｅｆ１が入力され、反転入力端子（−）にはフィードバック電圧Ｖｆｂが入力される。コンパレータ１６は、入力端子（＋）には基準電圧Ｖｒｅｆ２が入力され、反転入力端子（−）にはフィードバック電圧Ｖｆｂが入力される。
一方、コンパレータ１７は、入力端子（＋）にはフィードバック電圧Ｖｆｂが入力され、反転入力端子（−）には基準電圧Ｖｒｅｆ３が入力される。コンパレータ１８は、入力端子（＋）にはフィードバック電圧Ｖｆｂが入力され、反転入力端子（−）には基準電圧Ｖｒｅｆ４が入力される。
ここで、コンパレータ１５〜１８は、フィードバック電圧Ｖｆｂを５つの電圧レベルを表す２値信号の組み合わせとして出力する電圧判定部を構成する。
【００１２】
コンパレータ１５の出力Ａは、ＮＯＲ回路２１と、ＮＯＴ回路１９を介してＮＯＲ回路２２に入力される。コンパレータ１６の出力Ｂは、ＮＯＲ回路２１、２２およびＡＮＤ回路２３に入力される。コンパレータ１７の出力Ｃは、ＡＮＤ回路２３およびＮＯＲ回路２４に入力される。コンパレータ１８の出力Ｄは、ＮＯＴ回路２０を介してＮＯＲ回路２４に入力される。
【００１３】
ＮＯＲ回路２１の出力ＷはＮＯＲ回路２８に入力され、ＮＯＲ回路２２の出力ＸはＡＮＤ回路２５に入力される。ＡＮＤ回路２３の出力ＹはＡＮＤ回路２６に入力され、ＮＯＲ回路２４の出力ＺはＡＮＤ回路２７に入力される。
また、２次側には発振器３０が設けられ、発振器３０は、７５％、５０％、２５％のデューティ比を有するデューティ信号を生成して別個の端子からそれぞれ出力する。
発振器３０から出力された７５％デューティ信号はＡＮＤ回路２５に入力され、５０％デューティ信号はＡＮＤ回路２６に入力され、２５％デューティ信号はＡＮＤ回路２７に入力される。
ＡＮＤ回路２５の出力Ｍ、ＡＮＤ回路２６の出力Ｎ、ＡＮＤ回路２７の出力Ｏは、ともにＮＯＲ回路２８に入力される。
ここで、ＮＯＴ回路１９，２０、ＮＯＲ回路２１，２２、２４，２８、ＡＮＤ回路２３，２５，２６，２７の論理回路および発振器３０は、電圧判定部で出力された２値信号の組み合わせに応じて、異なるデューティ比信号を形成するデューティ比信号形成部を構成する。
【００１４】
次に、ＮＯＲ回路２８の出力Ｐは、スイッチング素子２９に入力され、スイッチング素子２９に接続されたフォトカプラ１０を制御する。このフォトカプラ１０は、絶縁された２つの電源に接続され、ＮＯＲ回路２８の出力Ｐに応じた信号を、積分回路９に接続された出力側に伝達する。絶縁された２つの電源の内、１次側の電源電圧は基準電圧Ｖである。
また、スイッチング素子２９とフォトカプラ１０は信号伝達部を構成する。
なお、上述した積分回路９およびコンパレータ５〜８は、フォトカプラ１０から伝達されたデューティ比信号に基づいて、２次側のフィードバック電圧Ｖｆｂを電圧判定部で出力した電圧レベルを表す２値信号の組み合わせに再変換する再変換部を構成する。
【００１５】
次に、この発明の実施の形態に係る電圧検出装置の動作を図１および図２中の表１〜４を用いて説明する。
まず、２次側のコンパレータ１５〜１８は、フィードバック電圧Ｖｆｂの大きさに応じて図２の表１に示されるような２値信号の組み合わせとして、出力Ａ〜Ｄを出力する。さらに、これらの出力Ａ〜Ｄが入力されたＮＯＲ回路２１、２２、ＡＮＤ回路２３およびＮＯＲ回路２４は、表２に示されるような２値信号の組み合わせとして、出力Ｗ〜Ｚを出力する。なお、ＮＯＲ回路２２の一方の入力端子には、出力ＡがＮＯＴ回路１９で反転した後、また、ＮＯＲ回路２４の一方の入力端子には、出力ＤがＮＯＴ回路２０で反転した後で、それぞれ入力される。
【００１６】
次に、出力Ｘおよび発振器３０の７５％デューティ出力が入力されるＡＮＤ回路２５の出力Ｍは、表３に示されるように、出力ＸがＨとなる場合であるフィードバック電圧ＶｆｂがＶｒｅｆ１＞Ｖｆｂ＞Ｖｒｅｆ２の範囲内にあるときのみ、７５％デューティとなり、その他の場合はＬとなる。また、出力Ｙおよび発振器３０の５０％デューティ出力が入力されるＡＮＤ回路２６の出力Ｎは、出力ＹがＨとなる場合であるフィードバック電圧ＶｆｂがＶｒｅｆ２＞Ｖｆｂ＞Ｖｒｅｆ３の範囲内にあるときのみ、５０％デューティとなり、その他の場合はＬとなる。さらに、出力Ｚおよび発振器３０の２５％デューティ出力が入力されるＡＮＤ回路２７の出力Ｏは、出力ＺがＨとなる場合であるフィードバック電圧ＶｆｂがＶｒｅｆ３＞Ｖｆｂ＞Ｖｒｅｆ４の範囲内にあるときのみ、２５％デューティとなり、その他の場合はＬをとなる。なお、ＮＯＲ回路２１の出力Ｗは、そのまま、入力ＬとしてＮＯＲ回路２８に入力される。
【００１７】
ＮＯＲ回路２８は、入力された４つの出力Ｌ〜Ｏの２値信号の組み合わせに基づいて、表３に示すように、フィードバック電圧Ｖｆｂの値に対応した出力Ｐをスイッチング素子２９に出力する。
スイッチング素子２９は、出力Ｐの信号に従ってフォトカプラ１０をオン、オフまたは７５％、５０％、２５％のデューティ比でオンする。
例えば、出力ＰがＨである場合、フォトカプラ１０は常時オンし、積分回路９には０％デューティの信号が入力される。一方、出力Ｐが例えば２５％デューティなら積分回路９には７５％デューティの信号が入力される。
【００１８】
次に、フォトカプラ１０の出力は積分回路９で積分される。すなわち、出力ＰがＬの場合（Ｖｆｂ＞Ｖｒｅｆ１）は、基準電圧Ｖと同一の電圧Ｖ１００％電圧が出力される。出力Ｐが２５％デューティの場合（Ｖｒｅｆ１＞Ｖｆｂ＞Ｖｒｅｆ２）は、基準電圧Ｖの７５％に相当するＶ７５％電圧が出力される。出力Ｐが５０％デューティの場合（Ｖｒｅｆ２＞Ｖｆｂ＞Ｖｒｅｆ３）は、基準電圧Ｖの５０％に相当するＶ５０％電圧が出力される。出力Ｐが７５％デューティの場合（Ｖｒｅｆ３＞Ｖｆｂ＞Ｖｒｅｆ４）は、基準電圧Ｖの２５％に相当するＶ２５％電圧が出力される。さらに、出力ＰがＨの場合（Ｖｒｅｆ４＞Ｖｆｂ）は、０Ｖに相当するＶ０％電圧が出力される。
【００１９】
積分回路９からの出力電圧である、Ｖ１００％電圧、Ｖ７５％電圧、Ｖ５０％電圧、Ｖ２５％電圧、Ｖ０％電圧のいずれかがコンパレータ５〜８に入力されると、コンパレータ５〜８は、それぞれの比較基準電圧であるＶ８０％電圧、Ｖ７０％電圧、Ｖ３０％電圧、Ｖ２０％電圧と、積分回路９の出力電圧と比較して、出力ＡＡ、ＢＢ、ＣＣ、ＤＤを表４に示されるような２値信号として出力する。
【００２０】
以上のような電圧検出装置の動作について図３を用いてふりかえってみると、まず、２次側の電気回路の出力電圧Ｖｏｕｔ  の分圧であるフィードバック電圧Ｖｆｂを検出する。このフィードバック電圧Ｖｆｂを電圧レベルａ〜ｅの５つの電圧レベルを表す２値信号の組み合わせにする。その後、電圧レベルａ〜ｅに対応した５つのデューティ比（０％および１００％デューティを含む）が出力Ｐとして形成され、この信号がフォトカプラ１０を介して１次側に伝達される。１次側では、積分回路９によりデューティ波形を積分して、電圧レベルａ〜ｅに対応したＶ１００％電圧、Ｖ７５％電圧、Ｖ５０％電圧、Ｖ２５％電圧、Ｖ０％電圧のいずかの電圧が生成される。最後に、コンパレータ５〜８により、電圧レベルａ〜ｅに対応した２値信号の組み合わせに再変換される。
したがって、この実施の形態の場合、２次側において、４つの検出回路に対して５つの電圧レベルを検出して、一つのフォトカプラを用いて１次側の回路にその電圧レベルを伝達することができる。
また、５つの電圧レベルは、２５％違いの５つの種類のデューティ比に区分されてフォトカプラ１０を伝達する。すなわち、異なる５つのデューティ比は、５つの電圧レベルの２値信号の組み合わせに対応してほぼ等間隔に割り振られている。
この場合、それぞれのデューティ比を等間隔に割り振って、互いに２５％という大きな差のある５つの種類のデューティ比を形成するにことによって、互いのデューティ比が混同することなく、誤認識されないようになっている。
さらに、積分回路９で積分された出力電圧もＶ１００％電圧、Ｖ７５％電圧、Ｖ５０％電圧、Ｖ２５％電圧、Ｖ０％電圧として、等間隔の大きな電圧差が設けられているので、コンパレータ５〜８において誤認識されにくい。
また、フォトカプラ１０で伝達されるデューティ比は、論理回路１９〜２８と発振器３０とにより形成されるので、デューティ比を形成する回路構成が簡単である。
【００２１】
上述した実施の形態において、例えばＶｆｂ＞Ｖｒｅｆ１またはＶｒｅｆ４＞Ｖｆｂの時に制御回路３が出力異常と判断してＤＣ−ＤＣコンバータを停止させるようにしておけば、仮にフォトカプラ１０が破壊してしまった時にもフェールセーフとすることが可能となる。つまりフォトカプラ１０がオープン破壊した場合、積分回路９の出力はＶ１００％電圧となり制御回路３によりＶｆｂ＞Ｖｒｅｆ１と判断されＤＣ−ＤＣコンバータを停止させることができる。また、フォトカプラ１０がショート破壊した場合、積分回路９の出力はＶ０％電圧となり制御回路３によりＶｒｅｆ４＞Ｖｆｂと判断されＤＣ−ＤＣコンバータを停止させることができる。
なお、上述した実施の形態においては、発振器３０は、異なるデューティ比を生成できるものであればよく、一定の周波数を用いた発振器でなくてもよい。また、ＤＣ−ＤＣコンバータに用いられた電圧検出装置を例に説明したが、この発明に係る電圧検出装置は、これに限定されるものではなく、互いに電気的に絶縁された２つの電気回路間で、フォトカプラを介して信号伝達するものに広く適用できる。また、信号伝達部にフォトカプラを使用したが、絶縁し信号を伝達できればよく、例えばトランスを使用してもよい。
また、上述した実施の形態においてはフォトカプラ１０の出力を、積分回路９を用いてＶ１００％電圧、Ｖ７５％電圧、Ｖ５０％電圧、Ｖ２５％電圧、Ｖ０％電圧を出力したが、フォトカプラ１０の出力パルスを直接マイコン等で読み込んでＶ１００％電圧、Ｖ７５％電圧、Ｖ５０％電圧、Ｖ２５％電圧、Ｖ０％電圧を出力してもよい。
【００２２】
実施の形態２．
実施の形態２に係る電圧検出装置は、実施の形態１に対して、電圧判定部、デューティ比信号形成部および再変換部を構成する回路が異なる。
この電圧検出装置には、図４に示されるように、電圧判定部およびデューティ比信号形成部を構成する入力電圧検出回路４０が設けられ、トランス１の２次側のフィードバック電圧Ｖｆｂが入力される。この入力電圧検出回路４０は、実施の形態１と同様に、スイッチング素子２９を介して、フォトカプラ１０に接続されている。さらに、フォトカプラ１０の受光側には、再変換部を構成する電圧再判定回路５０が設けられ、制御回路７０に接続されている。
【００２３】
入力電圧検出回路４０には、図５に示されるように、コンパレータ４１および４２が設けられ、それぞれの入力端子（＋）にはフィードバック電圧Ｖｆｂが入力される。一方、これらの反転入力端子（−）には、基準電圧Ｖｒｅｆ５，Ｖｒｅｆ６が入力される。ここで、基準電圧Ｖｒｅｆ５およびＶｒｅｆ６として、フィードバック電圧Ｖｆｂが正常状態であると判定される上限および下限の値が設定されている。すなわち、フィードバック電圧Ｖｆｂがこれらの間にある場合を正常状態、基準電圧Ｖｒｅｆ５を超えると過電圧状態、基準電圧Ｖｒｅｆ６を下回ると低電圧状態として、入力電圧検出回路４０が３つの電圧レベルを検出できるように構成されている。
【００２４】
また、コンパレータ４１はＯＲ回路４３に接続され、コンパレータ４１の出力Ａ１がＯＲ回路４３に入力される。また、入力電圧検出回路４０には、発振器４５が設けられ、例えば５０％のデューティ比を有するデューティ信号を生成して出力する。この出力Ｃ１もＯＲ回路４３に入力される。ＯＲ回路４３はＡＮＤ回路４４に接続され、ＯＲ回路４３の出力Ｄ１はコンパレータ４２の出力Ｂ１とともにＡＮＤ回路４４に入力される。ＡＮＤ回路４４はスイッチング素子２９に接続され、ＡＮＤ回路４４の出力Ｅ１によりスイッチング素子２９がオンオフする。
【００２５】
電圧再判定回路５０には、図６に示されるように、スイッチング素子５２、コンデンサ５３および定電流源５４からなる積分回路５５と、スイッチング素子５６、コンデンサ５７および定電流源５８からなる積分回路５９とが設けられている。スイッチング素子５２は、ＮＯＴ回路５１を介してフォトカプラ１０の受光側の出力端子１０ａに接続され、スイッチング素子５５は、出力端子１０ａに直接接続されている。電圧再判定回路５０には、出力端子１０ａに生じる電圧が入力Ｑ１として入力される。
また、積分回路５５はコンパレータ６０に接続され、積分回路５５の出力Ｒ１がコンパレータ６０の入力端子（＋）に入力され、反転入力端子（−）には、基準電圧Ｖｒｅｆ７が入力される。積分回路５９はコンパレータ６１に接続され、積分回路５９の出力Ｓ１は、コンパレータ６１の入力端子（＋）に入力され、反転入力端子（−）には、基準電圧Ｖｒｅｆ８が入力される。
【００２６】
コンパレータ６０およびコンパレータ６１はＯＲ回路６２に接続され、それぞれの出力Ｔ１およびＵ１はＯＲ回路６２に入力される。ＯＲ回路６２はＡＮＤ回路６３および６４に接続され、ＯＲ回路６２の出力Ｗ１がこれらに入力される。また、ＡＮＤ回路６３の入力側は、フォトカプラ１０の出力端子１０ａにも接続される。一方、ＡＮＤ回路６４の入力側は、ＮＯＴ回路６５を介して、出力端子１０ａに接続される。
さらに、ＡＮＤ回路６３および６４は制御回路７０に接続され、それぞれの出力ＯＵＴ＿ＬおよびＡＮＤ回路６４の出力ＯＵＴ＿Ｈが制御回路７０に入力される。
【００２７】
制御回路７０は、駆動回路４を介してスイッチング素子２をオンオフしてＤＣ−ＤＣコンバータを制御するとともに、状況に応じてスイッチング素子２をオフしてＤＣ−ＤＣコンバータの動作を停止させる（図４参照）。また、制御回路７０は図示しないランプ等を駆動して、ＤＣ−ＤＣコンバータの電圧異常を通知する。
【００２８】
次に、この発明の実施の形態に係る電圧検出装置の動作を説明する。
まず、入力電圧検出回路４０の動作を図５および７に基づいて説明する。
入力電圧検出回路４０に入力されたフィードバック電圧Ｖｆｂの値に応じて、コンパレータ４１および４２のそれぞれの出力Ａ１およびＢ１は、図７に示されるようになる。すなわち、Ｖｆｂ＞Ｖｒｅｆ５では、出力Ａ１およびＢ１はともにＨ、Ｖｒｅｆ５≧Ｖｆｂ＞Ｖｒｅｆ６では出力Ａ１はＬであるが、出力Ｂ１はＨである。また、Ｖｒｅｆ６≧ＶｆｂではともにＬである。出力Ａ１および発振器４５のデューティ出力Ｃ１が入力されるＯＲ回路４３の出力Ｄ１は、出力Ａ１がＨのときのみＨとなり、その他の場合は、出力Ｃ１と同じデューティ出力となる。ＡＮＤ回路４４にはこの出力Ｄ１と出力Ｂ１が入力されるので、ＡＮＤ回路４４の出力Ｅ１は、Ｖｆｂ＞Ｖｒｅｆ５ではＨとなり、Ｖｒｅｆ５≧Ｖｆｂ＞Ｖｒｅｆ６では５０％デューティのパルス状の出力となり、Ｖｒｅｆ６≧ＶｆｂではＬとなる。
これにより、入力電圧検出回路４０がフィードバック電圧Ｖｆｂの３つの電圧レベルを検出できる。
【００２９】
ＡＮＤ回路４４の出力Ｅ１により、スイッチング素子２９が動作し、フォトカプラ１０は、継続したＨレベルの信号すなわち１００％デューティ比信号と、５０％デューティ比信号と、継続したＬレベルの信号すなわち０％デューティ比信号とを、フィードバック電圧Ｖｆｂの値に応じて、ＤＣ−ＤＣコンバータの１次側に伝達する。
【００３０】
次に、電圧再判定回路５０の動作を図６および８に基づいて説明する。
２次側からフォトカプラ１０の出力端子１０ａに伝達されたデューティ比信号が入力Ｑ１として電圧再判定回路５０に入力されると、電圧再判定回路５０内の各出力は図８に示されるように変化する。図８は、正常状態、低電圧状態、過電圧状態に対応する信号が、入力Ｑ１として、時系列的に入力された場合の例を示す。ＡＮＤ回路４４の出力Ｅ１が正常な状態を示す５０％デューティの場合、入力Ｑ１は５０％デューティのパルス状信号となる。ＡＮＤ回路４４の出力Ｅ１が過電圧を示すＨレベルの場合、入力Ｑ１はフォトカプラによりＬレベルの信号となる。ＡＮＤ回路４４の出力Ｅ１が低電圧を示すＬレベルの場合、入力Ｑ１はフォトカプラによりＨレベルの信号となる。
【００３１】
はじめに、正常状態を示す５０％デューティが入力Ｑ１として入力された場合を説明する。
図６の積分回路５５において、パルス状の入力Ｑ１がＬからＨに切り替わるとＮＯＴ回路５１の出力はＨからＬとなりスイッチング素子５２がオンからオフになる。スイッチング素子５２がオフすると、スイッチング素子５２を介して１次側グランドに放電していたコンデンサ５３に対して充電が行われ、出力Ｒ１の電位が徐々に上昇する（図８参照）。しかしながら、入力Ｑ１は５０％デューティのため、出力Ｒ１の電位が基準電圧Ｖｒｅｆ７まで上昇しないうちに、入力Ｑ１は再度Ｌに切り替わり、ＮＯＴ回路５１の出力はＨとなる。そのため、スイッチング素子５２がオンし、コンデンサ５３が放電され、出力Ｒ１の電位は０になりコンパレータ６０の出力Ｔ１はＬのままである。
【００３２】
一方、積分回路５９においては、入力Ｑ１がＬからＨに切り替わるとスイッチング素子５６がオフからオンになる。スイッチング素子５７がオンになると、コンデンサ５７は放電が行われ出力Ｓ１はＬとなる。その後、入力Ｑ１がＬになると、スイッチング素子５７がオフしコンデンサ５７に対して充電が行われ出力Ｓ１の電位が徐々に上昇する。しかしながら、出力Ｒ１と同様に、出力Ｓ１の電位が基準電圧Ｖｒｅｆ８まで上昇しないうちに、入力Ｑ１は再度Ｈに切り替わる。そのため、コンデンサ５７が放電され、出力Ｓ１の電位は０になりコンパレータ６１の出力Ｕ１はＬのままである。
【００３３】
この場合、コンパレータ６０，６１の出力Ｔ１、Ｕ１はＬのため、ＯＲ回路６２の出力Ｗ１はＬであり、この出力Ｗ１がＡＮＤ回路６３および６４に入力される。一方、ＡＮＤ回路６３には、入力Ｑ１と同一のパルス状の信号Ｘ１も入力されるが、出力Ｗ１がＬのため、ＡＮＤ回路６３の出力ＯＵＴ＿ＬはＬである。また、ＡＮＤ回路６４には、入力Ｑ１の反転信号がＮＯＴ回路６５の出力Ｙ１として入力されるが、ＡＮＤ回路６３と同様に出力Ｗ１がＬのため、ＡＮＤ回路６４の出力ＯＵＴ＿ＨはＬである。
【００３４】
次に、入力Ｑ１が過電圧を示すＬレベルの場合、ＮＯＴ回路５１の出力はＨとなる。積分回路５５において、スイッチング素子５２がオンし続け、コンデンサ５３は充電されないため出力Ｒ１の電位は０であり、コンパレータ６０の出力Ｔ１はＬのままである。
一方、積分回路５９において、スイッチング素子５６はオフし続け、コンデンサ５７の充電が継続するため、出力Ｓ１の電位が上昇し基準電圧Ｖｒｅｆ８より高くなった時点で、コンパレータ６１の出力Ｕ１はＨに切り替わる。ＯＲ回路６２の出力Ｗ１もＨになる。
【００３５】
ＡＮＤ回路６３および６４では、コンパレータ６１の出力Ｕ１はＨに切り替わった時点から、ＯＲ回路６２の出力Ｗ１もＨとなる一方、入力Ｑ１と同一の信号Ｘ１、入力Ｑ１の反転信号Ｙ１がそのまま出力される。したがって、ＡＮＤ回路６３の出力ＯＵＴ＿ＬはＬのままであるが、ＡＮＤ回路６４の出力ＯＵＴ＿ＨはＨになる。
このように、入力Ｑ１が過電圧状態である場合のみ、出力Ｓ１の電位が所定の時間内に基準電圧Ｖｒｅｆ８まで上昇することを利用して、過電圧状態を検出することができる。
【００３６】
次に、入力Ｑ１が低電圧を示すＨレベルの場合、ＮＯＴ回路５１の出力はＬとなる。積分回路５５において、スイッチング素子５２はオフし続け、コンデンサ５３の充電が継続するため出力Ｒ１の電位が上昇し基準電圧Ｖｒｅｆ７より高くなった時点で、コンパレータ６０の出力Ｔ１はＨに切り替わる。ＯＲ回路６２の出力Ｗ１もＨになる。一方、積分回路５９において、スイッチング素子５６がオンし続け、コンデンサ５７は充電されないため出力Ｓ１の電位は０であり、コンパレータ６１の出力Ｕ１はＬのままである。
【００３７】
ＡＮＤ回路６３および６４では、コンパレータ６０の出力Ｔ１がＨに切り替わった時点から、ＯＲ回路６２の出力Ｗ１もＨになる一方、入力Ｑ１と同一の信号Ｘ１、入力Ｑ１の反転信号Ｙ１がそのまま出力される。したがって、ＡＮＤ回路６３の出力ＯＵＴ＿ＬはＨとなり、ＡＮＤ回路６４の出力ＯＵＴ＿ＨはＬのままである。
このように、入力Ｑ１が低電圧状態である場合のみ、出力Ｒ１の電位が所定の時間内に基準電圧Ｖｒｅｆ７まで上昇することを利用して、低電圧状態を判定することができる。
【００３８】
制御回路７０では、ＡＮＤ回路６３の出力ＯＵＴ＿ＬおよびＡＮＤ回路６４の出力ＯＵＴ＿ＨがＨかＬかにより、ＤＣ−ＤＣコンバータのフィードバック電圧Ｖｆｂが正常電圧、過電圧、低電圧のいずれの状態にあるかを知ることができ、フィードバック電圧Ｖｆｂの状態に応じて、スイッチング素子２を制御する。
【００３９】
このように、入力電圧検出回路４０が１次側の電圧を検知し、３つ以上の電圧レベルを表す２値信号の組み合わせに応じて、異なるデューティ比信号を形成し、フォトカプラ１０がこのデューティ比信号を２次側の電圧再判定回路５０に伝達し、電圧再判定回路５０が、出力ＯＵＴ＿ＬがＨ又はＬで、出力ＯＵＴ＿ＨがＨ又はＬとなる２値信号の組み合わせに再変換する。
したがって、ひとつのフォトカプラ１０で、ＤＣ−ＤＣコンバータの互いに電気的に絶縁された１次側回路と２次側回路との間で、３つ以上の電圧レベルを伝達することができる。
【００４０】
【発明の効果】
以上説明したように、この発明に係る電圧検出装置によれば、電圧判定部が一方の電気回路に設けられ、その電気回路の電圧を検知し、少なくとも３つ以上の電圧レベルを表す２値信号の組み合わせを出力し、同じく一方の電気回路に設けられたデューティ比信号形成部が、２値信号の組み合わせに応じて、異なるデューティ比信号を形成し、このデューティ比信号を１つのフォトカプラが他方の電気回路に伝達し、他方の電気回路に設けられた再変換部が、フォトカプラから伝達されたデューティ比信号に基づいて、電圧レベルを表す２値信号の組み合わせに再変換するので、互いに電気的に絶縁された２つの電気回路の一方に設けられた多数個の検出回路に対して一つだけのフォトカプラを用いて複数の電圧レベルを検出して、他方の回路に伝達することができる。したがって、安価なコストの電圧検出装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係る電圧検出装置を用いたＤＣ−ＤＣコンバータの電気回路図である。
【図２】実施の形態１に係る電圧検出装置の動作を説明する表であり、それぞれの表はフィードバック電圧Ｖｆｂの値に応じた出力を表し、表１は２次側のコンパレータの出力Ａ，Ｂ，Ｃ，Ｄの論理値、表２は２次側の論理回路の出力Ｗ，Ｘ，Ｙ，Ｚの論理値、表３は２次側の論理回路の出力Ｌ，Ｍ，Ｎ，Ｏ，Ｐの論理値あるいはデューティ比、表４は１次側のコンパレータの出力ＡＡ，ＢＢ，ＣＣ，ＤＤの論理値である。
【図３】実施の形態１に係る電圧検出装置の動作を説明する模式図である。
【図４】この発明の実施の形態２に係る電圧検出装置を用いたＤＣ−ＤＣコンバータの電気回路図である。
【図５】実施の形態２に係る電圧検出装置の入力電圧検出回路の電気回路図である。
【図６】実施の形態２に係る電圧検出装置の電圧再判定回路の電気回路図である。
【図７】実施の形態２に係る電圧検出装置の入力電圧検出回路の動作を説明する表である。
【図８】実施の形態２に係る電圧検出装置の電圧再判定回路の動作を説明するタイムチャートである。
【符号の説明】
１５〜１８，４１，４２…コンパレータ（電圧判定部）、１９，２０…ＮＯＴ回路（論理回路）、２１，２２，２４，２８…ＮＯＲ回路（論理回路）、２３，２５，２６，２７，４４，６３，６４…ＡＮＤ回路（論理回路）、３０，４５…発振器、１０…フォトカプラ、９，５５，５９…積分回路（再変換部）、５〜８，６０，６１…コンパレータ（再変換部）、４０…入力電圧検出回路（電圧判定部、デューティ比信号形成部）、５０…電圧再判定回路（再変換部）、４３，６２…ＯＲ回路（論理回路）。
【図１】
2004239888.tif 000003
【図２】
2004239888.tif 000004
【図３】
2004239888.tif 000005
【図４】
2004239888.tif 000006
【図５】
2004239888.tif 000007
【図６】
2004239888.tif 000008
【図７】
2004239888.tif 000009
【図８】
2004239888.tif 000010