(57)【要約】【課題】簡単な回路構成で、小型かつ高速、さらに特性の可変な、フローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路を提供する。【解決手段】フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路により、その端子電圧と端子電流の関係として離散時間一次元力学系の写像関数を合成し、端子電流値を時間遅れを実現するサンプルアンドホールド回路により、端子電圧へと逐次帰還することにより、離散時間一次元写像を実現する。【選択図】    図２
2004312424.tif 000002
【特許請求の範囲】
【請求項１】
フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路により、その端子電圧と端子電流の関係として離散時間一次元力学系の写像関数を合成し、端子電流値の時間遅れを実現するサンプルアンドホールド回路により、前記端子電圧へと逐次帰還することにより、離散時間一次元写像を実現することを特徴とするフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路。
【請求項２】
請求項１記載のフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路において、前記端子電流値の電圧値への変換を電流−電圧変換回路により行うことを特徴とするフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路。
【請求項３】
請求項１記載のフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路において、カオスを含む多様なダイナミクスを容易に得ることを特徴とするフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路。
【請求項４】
請求項３記載のフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路において、前記カオスを含む多様なダイナミクスは、カオス通信やカオス暗号、カオスニューラルネットワーク、カオスメモリあるいはカオスを応用した情報処理に応用可能であることを特徴とするフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路。
【請求項５】
請求項１記載のフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路において、前記離散時間一次元写像の特性が外部電圧により可変であり、同一の回路において様々な一次元離散時間力学系を実現可能であることを特徴とするフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路に関するものである。
【０００２】
【従来の技術】
これまでに、カオスを発生する一次元離散時間力学系の電子回路による実装法が多く提案されている（下記非特許文献１−１０参照）。これらのほとんどは、非線形写像関数を実現する回路の入出力間に、時間遅延を伴うサンプルアンドホールド回路を用いたフィードバックを施すことや、離散時間積分器を使用することによって実装されている。
【０００３】
【非特許文献１】
2004312424.tif 000003
【非特許文献２】
Ｇ．Ｃ．ＭｃＧｏｎｉｇａｌ  ａｎｄ  Ｍ．Ｉ．Ｅｌｍａｓｒｙ，“Ｇｅｎｅｒａｔｉｏｎ  ｏｆ  ｎｏｉｓｅ  ｂｙ  ｅｌｅｃｔｒｏｎｉｃ  ｉｔｅｒａｔｉｏｎ  ｏｆ  ｔｈｅ  Ｌｏｇｉｓｔｉｃ  ｍａｐ”，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔ．，ｖｏｌ．ＣＡＳ−３４，ｎｏ．８，ｐｐ．９８１−９８３，１９８７．
【非特許文献３】
Ｈ．Ｔａｎａｋａ，Ｓ．Ｓａｔｏ  ａｎｄ  Ｋ．Ｎａｋａｊｉｍａ，“Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔｓ  ｏｆ  ｍａｐ  ｃｈａｏｓ  ｇｅｎｅｒａｔｏｒｓ”，ＩＥＩＣＥ  Ｔｒａｎｓ．Ｆｕｎｄａｍｅｎｔａｌｓ，ｖｏｌ．Ｅ８２−Ａ，ｎｏ．２，ｐｐ．３６４−３６９，１９９９．
【非特許文献４】
Ｃ．Ｐｈａｍ，Ｍ．Ｔａｎａｋａ  ａｎｄ  Ｋ．Ｓｈｏｎｏ，“Ｃｈａｏｔｉｃ  ｂｅｈａｖｉｏｒ  ｉｎ  ｓｉｍｐｌｅ  ｌｏｏｐｅｄ  ＭＯＳ  ｉｎｖｅｒｔｅｒｓ”，ＩＥＩＣＥ  Ｔｒａｎｓ．Ｆｕｎｄａｍｅｎｔａｌｓ，ｖｏｌ．Ｅ７８−Ａ，ｎｏ．３，ｐｐ．２９１−２９８，１９９５．
【非特許文献５】
上村  朋典，岸本  茂，前澤  宏一，水谷  孝，“負性微分抵抗素子を用いたカオス集積回路”，電子情報通信学会  基礎・境界ソサイエティ大会  論文集，ｐ．３５，２０００．
【非特許文献６】
Ｎ．Ｋａｎｏｕ，Ｙ．Ｈｏｒｉｏ，Ｋ．Ａｉｈａｒａ  ａｎｄ  Ｓ．Ｎａｋａｍｕｒａ，“Ａ  ｃｕｒｒｅｎｔ−ｍｏｄｅ  ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  ａ  ｃｈａｏｔｉｃ  ｎｅｕｒｏｎ  ｍｏｄｅｌ  ｕｓｉｎｇ  ａ  ＳＩｉｎｔｅｇｒａｔｏｒ”，ＩＥＩＣＥ  Ｔｒａｎｓ．Ｆｕｎｄａｍｅｎｔａｌｓ，ｖｏｌ．Ｅ７７−Ａ，ｎｏ．１，ｐｐ．３３５−３３８，１９９４．
【非特許文献７】
Ｒ．Ｈｅｒｒｅｒａ，Ｋ．Ｓｕｙａｍａ，Ｙ．Ｈｏｒｉｏ  ａｎｄ  Ｋ．Ａｉｈａｒａ，“ＩＣ  ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  ａ  ｓｗｉｔｃｈｅｄ−ｃｕｒｒｅｎｔ  ｃｈａｏｔｉｃ  ｎｅｕｒｏｎ”，ＩＥＩＣＥ  Ｔｒａｎｓ．Ｆｕｎｄａｍｅｎｔａｌｓ，ｖｏｌ．Ｅ８２−Ａ，ｎｏ．９，ｐｐ．１７７６−１７８２，１９９９．
【非特許文献８】
Ｔ．Ｉｎｏｕｅ，Ｋ．Ｔｓｕｋａｎｏ  ａｎｄ  Ｋ．Ｅｇｕｃｈｉ，“Ｓｙｎｔｈｅｓｉｓ  ａｎｄ  ａｎａｌｙｓｉｓ  ｏｆ  ｃｈａｏｔｉｃ  ｃｉｒｃｕｉｔｓ  ｕｓｉｎｇ  ｓｗｉｔｃｈｅｄ−ｃｕｒｒｅｎｔ  ｔｅｃｈｎｉｑｕｅｓ”，ＩＥＩＣＥ  Ｔｒａｎｓ．Ｆｕｎｄａｍｅｎｔａｌｓ，ｖｏｌ．Ｅ７９−Ａ，ｎｏ．６，ｐｐ．７５８−７６３，１９９６．
【非特許文献９】
Ｋ．Ｅｇｕｃｈｉ，Ｆ．Ｕｅｎｏ，Ｔ．Ｔａｂａｔａ，Ｈ．Ｚｈｕ  ａｎｄ  Ｔ．Ｉｎｏｕｅ，“Ｓｉｍｐｌｅ  ｄｅｓｉｇｎ  ｏｆ  ａ  ｄｉｓｃｒｅｔｅ−ｔｉｍｅ  ｃｈａｏｓ  ｃｉｒｃｕｉｔ  ｒｅａｌｉｚｉｎｇ  ａ  Ｔｅｎｔｍａｐ”，ＩＥＩＣＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ．，ｖｏｌ．Ｅ８３−Ｃ，ｎｏ．５，ｐｐ．７７７−７７８，２０００．
【非特許文献１０】
羽野  光隆，常田  明夫，濱里  主巳，江口  啓，井上  高宏，“区分線形Ｎ字型写像に基づいたＣＭＯＳアナログカオス回路の設計”，電気学会研究会資料，電子回路研究会，ＥＣＴ−０１−０９，ｐｐ．４１−４７，２００１．
【非特許文献１１】
Ｙ．Ｈｏｒｉｏ，Ｋ．Ｗａｔａｒａｉ  ａｎｄ  Ｋ．Ａｉｈａｒａ，“Ｎｏｎｌｉｎｅａｒ  ｒｅｓｉｓｔｏｒ  ｃｉｒｃｕｉｔｓ  ｕｓｉｎｇ  ｃａｐａｃｉｔｉｖｅｌｙ  ｃｏｕｐｌｅｄ  ｍｕｌｔｉ−ｉｎｐｕｔ  ＭＯＳＦＥＴｓ”，ＩＥＩＣＥ  Ｔｒａｎｓ．Ｆｕｎｄａｍｅｎｔａｌｓ，ｖｏｌ．Ｅ８２−Ａ，ｎｏ．９，ｐｐ．１９２６−１９３６，１９９９．
【非特許文献１２】
藤原  徹哉，堀尾  喜彦，松田  欣也，合原  一幸，“フローティングゲートＭＯＳＦＥＴを用いたＮ字型非線形抵抗回路”，電子情報通信学会技術報告，ｖｏｌ．ＮＬＰ２００１−９６，ｐｐ．１５−２２，２００２．
【非特許文献１３】
長島  弘幸，馬場  良和，“カオス入門−現象の解析と数理−”，培風館，１９９２．
【非特許文献１４】
合原  一幸，“カオス学入門”，放送大学教育振興会，２００１．
【０００４】
【発明が解決しようとする課題】
しかしながら、これらの回路では、多くの構成素子数を必要としたり、写像関数特性の調整や変更の自由度が低く、一つの回路から多様な特性を得ることは困難であった。
【０００５】
本発明は、上記状況に鑑みて、簡単な回路構成で、小型かつ高速、さらに特性の可変な、フローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕フローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路において、フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路により、その端子電圧と端子電流の関係として離散時間一次元力学系の写像関数を合成し、端子電流値の時間遅れを実現するサンプルアンドホールド回路により、前記端子電圧へと逐次帰還することにより、離散時間一次元写像を実現することを特徴とする。
【０００７】
〔２〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路において、前記端子電流値の電圧値への変換を電流−電圧変換回路により行うことを特徴とする。
【０００８】
〔３〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路において、カオスを含む多様なダイナミクスを容易に得ることを特徴とする。
【０００９】
〔４〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路において、前記カオスを含む多様なダイナミクスは、カオス通信やカオス暗号、カオスニューラルネットワーク、カオスメモリあるいはカオスを応用した情報処理に応用可能であることを特徴とする。
【００１０】
〔５〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路において、前記離散時間一次元写像の特性が外部電圧により可変であり、同一の回路において様々な一次元離散時間力学系を実現可能であることを特徴とする。
【００１１】
すなわち、本発明は、フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路（上記非特許文献１１、１２参照）の電圧−電流（Ｖ−Ｉ）特性を写像関数として利用した一次元離散時間力学系回路（一次元写像力学系回路）を提供する。かかるフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路は、標準的なＣＭＯＳ半導体プロセスで集積回路化が可能であり、また、少数の素子で多様なΛ字型やＶ字型さらには高次のＮ字型Ｖ−Ｉ特性を実現できる。さらに、これらの特性は、外部電圧により容易に調整可能である（上記非特許文献１１、１２参照）。
【００１２】
従って、本発明により、標準的なＣＭＯＳ半導体プロセスで集積回路化が可能であり、小型かつ高速、さらには外部からその特性が可変な一次元離散時間力学系回路が実現できる。
【００１３】
例えば、Λ字型のＶ−Ｉ特性を用いた場合には、ロジスティック写像やテント写像のような、上に凸な一次元単峰写像力学系が得られる。一方、Ｖ字型のＶ−Ｉ特性を用いた場合には、逆ロジスティック写像や逆テント写像のような、下に凸な一次元単峰写像力学系が得られる。さらに、Ｎ字型Ｖ−Ｉ特性を用いれば、カオスニューロン写像やベルヌーイシフト写像等が構成できる。このように、フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路のＶ−Ｉ特性を写像関数として用いることにより、簡単な回路構成で特性が可変な一次元離散時間力学系の構築が可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【００１５】
（Ａ）まず、フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路のＶ−Ｉ特性を一次元離散時間力学系の写像関数として利用する方法を提案する。
【００１６】
一般に、外部入力がない場合の一次元離散時間力学系（一次元写像力学系）は以下の式で表現することができる（非特許文献１３、１４参照）。
【００１７】
ｘ（ｔｎ＋１  ）＝ｆ〔ｘ（ｔｎ  ）〕                              …（１）
ここで、ｘは状態変数、ｔｎ  は離散時間（ｎは自然数）、ｆ（ｘ）は非線形写像関数である。このような一次元離散時間力学系を電子回路で実装する研究は前述したようにこれまでに多く行われている（非特許文献１−１０参照）。例えば、図１に示すような構成で、（１）式が電子回路実装できる。ここで、図１に示すｆ（ｘ）の部分は、非線形写像特性を電圧あるいは電流伝達関数として持つ二端子対回路１である。また、図１に示すサンプルアンドホールド回路２は電圧値あるいは電流値を一定時間保持し、（１）式中の単位時間遅延を実現している。
【００１８】
このように、二端子対回路１により写像関数を実装する方法は比較的容易に電子回路実装が可能であり、現在までに多くの研究がある。これに対し、本発明では、二端子回路であるフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路のＶ−Ｉ特性を写像関数として用いるため、回路構成に工夫が必要となる。
【００１９】
図２は本発明にかかるフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路を用いた一次元離散時間力学系回路の構成原理図である。
【００２０】
図２において、“Ｉ／Ｖ”で示した部分１１は、電流値ｉｒ  を検出し、それに比例した電圧値ｖＩＶを出力する電流−電圧変換回路である。また、“Ｓ／Ｈ”１２は、電圧値ｖＩＶを単位時間保持するサンプルアンドホールド回路であり、これにより、単位時間遅延を実現する。この図２では、電流−電圧変換回路１１の後に電圧値のサンプルアンドホールド回路１２を用いたが、電流−電圧変換回路１１の前に電流値のサンプルアンドホールド回路１２を用いてもよい。
【００２１】
図２において、フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路１３のＶ−Ｉ特性を、
ｉｒ  ＝ｆ（ｖｒ  ）                                            …（２）
とすると、離散時間ｔｎ  での電流と電圧の関係は、
ｉｒ  （ｔｎ  ）＝ｆ〔ｖｒ  （ｔｎ  ）〕                            …（３）
と表すことができる。一方、電流−電圧変換回路１１の変換特性を、
ｖＩＶ＝Ａ・ｉｒ                                                …（４）
とする。ここで、Ａは変換係数である。また、サンプルアンドホールド回路１２の出力電圧ｖｒ  は、
ｖｒ  （ｔｎ＋１  ）＝ｖＩＶ（ｔｎ  ）                                …（５）
であるから、以上より、
ｖｒ  （ｔｎ＋１  ）＝Ａ・ｆ〔ｖｒ  （ｔｎ  ）〕                      …（６）
を得る。ここで新たにＦ（ｘ）＝Ａ・ｆ（ｘ）とおくと、
ｖｒ  （ｔｎ＋１  ）＝Ｆ〔ｖｒ  （ｔｎ  ）〕                          …（７）
となり、図２に示す回路構成により、Ｆ（ｘ）を写像関数特性とした一次元離散時間力学系が構築できることが分かる。
【００２２】
図２において、電流−電圧変換回路１１は、抵抗、トランスレジスタンスアンプ、あるいはカレントミラー回路やスイッチトカレント回路、またはオペアンプ等を応用して実現すればよい。この他、電磁的な電流プローブやフォトカップラー等を利用する方法も考えられる。
【００２３】
この電流−電圧変換回路１１の構成例として、フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路１３に対して抵抗１４を直列に用いた例を図３（ａ）に、また、オペアンプ１５の仮想短絡と抵抗１６を用いた例を図３（ｂ）にそれぞれ示す。
【００２４】
フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路１３では、Λ字型やＶ字型、Ｎ字型など多様なＶ−Ｉ特性が実現できることが示されており、さらに、これらの特性は外部電圧により容易に変化できる。従って、図２の構成により、カオスを含む多彩な一次元写像ダイナミクスが得られる。
【００２５】
さらに、フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路１３は標準的なＣＭＯＳ半導体プロセスで集積回路化が可能であり、図２に示す電流−電圧変換回路１１やサンプルアンドホールド回路１２の回路構成を工夫することにより、本発明の回路の完全集積化が達成できる。これにより、回路の小型化や高速化、さらには製造コストの削減が可能となり、本発明の回路の様々な分野への応用が期待される。
【００２６】
（Ｂ）次に、上に凸な一次元単峰写像力学系、下に凸な一次元単峰写像力学系、さらには、一次元Ｎ字型写像力学系のそれぞれについて回路例を示し、これらの回路の個別部品を用いた実験により発明の有効性を示す。
【００２７】
本発明では、フローティングゲートＭＯＳＦＥＴによる非線形抵抗回路のＶ−Ｉ特性を写像関数として用いる。一次元単峰写像（上に凸な写像）力学系回路、一次元逆単峰写像（下に凸な写像）力学系回路、および一次元Ｎ字型写像力学系回路をそれぞれ個別部品で実装し、これらの回路を用いた実験によりカオスアトラクタや分岐現象を確認した。以下にこれらを示す。
【００２８】
（１）一次元単峰写像力学系回路
図４に図２中の非線形写像関数、ｆ（ｘ）としてΛ字型のＶ−Ｉ特性を持つ非線形抵抗回路２１（非特許文献１１参照）を用いた一次元単峰写像力学系回路の実装例を示す。すなわち、非線形抵抗回路２１は、フローティングゲートＰチャネルＭＯＳＦＥＴであるＭｐＡは、通常のＰＭＯＳＦＥＴのゲート端子に、キャパシタＣｐ１とＣｐ２を結合し、それらを入力端子とする。このようにキャパシタＣｐ１とＣｐ２を介して入力を加えることにより、ＰＭＯＳＦＥＴ・ＭｐＡのゲート端子は等価的にフローティングとなる。また、このＭｐＡには直列にＮチャネルＭＯＳＦＥＴであるＭｎＡが接続されている。なお、添字のｐＡ，ｎＡは本来はｐΛ，ｎΛと記述すべきであるが小文字の添字であるため記述ができないので、そのような表示をしているものであり、その趣旨に応じて読みえるものとする。
【００２９】
この回路では、図２中の電流−電圧変換回路１１として図３（ｂ）の回路を採用した。ただし、図４に示すように、電流−電圧変換回路２２の出力電圧ｖＩＶは、ｖｒ  をオフセット電圧として持つため〔図３（ｂ）参照〕、これをキャンセルする減算回路を挿入した。また、図４中のＳ１  とＳ２  はサンプルアンドホールド回路２３であり、実験で用いたサンプルアンドホールド回路２３のサンプリングクロック波形を図５に示す。
【００３０】
図４の回路の実装には以下の個別部品を用いた。ここで、ＭｎＡ：２ＳＫ６１２、ＭｐＡ：２ＳＪ１３３、ＯＰａｍｐ１およびＯＰａｍｐ２：ＯＰ０７、Ｓ１  およびＳ２  ：ＩＮＡ１１４である。また、回路中の抵抗およびキャパシタの値はそれぞれ、Ｃｐ１＝Ｃｐ２＝Ｃ１  ＝Ｃ２  ＝３３ｎＦ、Ｒｆ  ＝５１０Ω、ＲＡ  ＝５．１ｋΩ、ＲＢ  ＝１０ｋΩとした。この時、図４中の電流−電圧変換回路２２の変換係数、すなわち（４）式中のＡは１．０２Ｖ／ｍＡである。
【００３１】
ここで、図６に示すΛ字型写像特性の測定回路を用いて、図４中の写像関数の特性、すなわち（７）式中のＦ（ｘ）を測定した。
【００３２】
図６中の電圧値をＶｎＡ＝１．５５Ｖ、ＶｙＡ＝−１．９５に固定し、ｖｐＡを変化させた場合の写像特性を図７に示す。
【００３３】
次いで、図４の回路を図５に示した５ｋＨｚのクロックで動作させた場合の、端子電圧ｖｒ  のリターンマップを図８に示す。ここでは、５０００ポイントをプロットした。この時、写像関数としては図７中の最上部の特性（ｖｐＡ＝−４．７６〔Ｖ〕）を用いた。
【００３４】
さらに、ｖｐＡを変化させた時、すなわち写像関数の形状を図７に示したように、しかし連続的に変化させたときの、ｖｒ  の分岐特性を図９に示す。
【００３５】
図８および図９より明らかなように、本発明の回路によりカオスアトラクタが得られた。
【００３６】
（２）一次元逆単峰写像力学系回路
図１０に一次元逆単峰写像力学系回路の例を示す。
【００３７】
図１０の回路では、非線形写像関数としてＶ字型のＶ−Ｉ特性を持つ非線形抵抗回路３１（非特許文献１１参照）を用いた。すなわち、非線形抵抗回路３１は、フローティングゲートＮチャネルＭＯＳＦＥＴであるＭｎＶは、通常のＮＭＯＳＦＥＴのゲート端子に、キャパシタＣｎ１とＣｎ２を結合し、それらを入力端子とする。このようにキャパシタＣｎ１とＣｎ２を介して入力を加えることにより、ＮＭＯＳＦＥＴ・ＭｎＶのゲート端子は等価的にフローティングとなる。また、このＭｎＶには直列にＰチャネルＭＯＳＦＥＴであるＭｐＶが接続されている。
【００３８】
図４の回路と同様に、電流−電圧変換回路３２は図３（ｂ）の回路を用い、さらに減算回路を挿入した。サンプルアンドホールド回路３３、Ｓ１  およびＳ２  のクロック波形は図５と同様である。図１０の回路を図４の回路と同じ電子部品により構成して実験を行った。従って、電流−電圧変換係数も図４の回路と同じである。
【００３９】
まず、図１１に示す測定回路構成により、図１０中の写像関数の特性を測定した。図１１中の電圧値をＶｐＶ＝−２．１６Ｖ、ＶｙＶ＝１．８９Ｖに固定し、ｖｎＶを変化させた場合の写像特性の測定結果を図１２に示す。
【００４０】
次に、写像関数として図１２中の最下部の特性（ｖｎＶ＝３．０５〔Ｖ〕）を用いたときの端子電圧ｖｒ  のカオス状態でのリターンマップを図１３に示す。ここでは、５０００ポイントをプロットした。さらに、ｖｎｖを変化させた時のｖｒ  の分岐特性を図１４に示す。
【００４１】
（３）一次元Ｎ字型写像力学系回路
図１５に、非線形写像関数としてＮ字型のＶ−Ｉ特性を持つ非線形抵抗回路４１（非特許文献１２参照）を用いた、一次元Ｎ字型写像力学系回路の一例を示す。非線形抵抗回路４１は、図４に示した非線形抵抗回路２１と、図１０に示した非線形抵抗回路３１とを並列に接続した回路構成である。電流−電圧変換回路４２、サンプルアンドホールド回路４３、サンプリングクロックについては図４と同様である。上記（１）および（２）の実験で使用したものと同じ部品を用いて図１５の回路を実装した。
【００４２】
まず、図１６に示す測定回路構成により測定した、図１５中の写像関数の特性を図１７に、これらの特性に対する図１５中の電圧値を表１に示す。この他、ＶｎＡ＝１．２０Ｖ、ＶｙＡ＝−１．７３Ｖ、ＶｐＶ＝−１．７２Ｖ、ＶｙＶ＝１．７３Ｖに固定した。
【００４３】
【表１】
2004312424.tif 000004
【００４４】
次に、写像関数として図１７中の特性Ａを用いた場合の、図１５の回路における端子電圧ｖｒ  のカオス状態でのリターンマップを図１８に示す。ここでは、５０００ポイントをプロットした。
【００４５】
さらに、ｖｐＡとｖｎＶを同時に変化させたときのｖｒ  の分岐特性を図１９に示す。
【００４６】
上記したように、本発明は、フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路の電圧−電流（Ｖ−Ｉ）特性を非線形写像関数として用いる一次元離散時間力学系回路を提供する。フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路によれば、多様なΛ字型およびＶ字型さらには高次のＮ字型のＶ−Ｉ特性が実現でき、かつ、それらの特性が外部電圧により調整可能である。  また、本発明ではこの非線形抵抗回路を写像回路として用いるため、同一の回路でさまざまな一次元離散時間力学系が構築できる。従って、カオスを含む多様なダイナミクスを容易に得ることが可能である。
【００４７】
そして、一次元単峰写像力学系、一次元逆単峰写像力学系、さらには、一次元Ｎ字型写像力学系回路についてそれぞれ具体的な回路例を示すと共に、これらの回路の個別部品を用いた実験から得られたリターンマップや分岐特性により本発明の有効性を示した。
【００４８】
なお、ここでは一次元離散時間力学系のみについて述べているが、本発明の多次元離散時間力学系への拡張は容易に可能である。
【００４９】
また、本発明は、カオスや様々な周期あるいは概周期波形発生回路として利用でき、さらに集積回路化が容易で高速動作が可能であることから、カオス通信やカオス暗号、カオスニューラルネットワーク、カオスメモリあるいはカオスを応用した情報処理などに広く応用可能であると考えられる。
【００５０】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００５１】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下に示すような効果を奏することができる。
【００５２】
（Ａ）フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路の電圧−電流特性を写像関数として用いた一次元離散時間力学系回路を提供することができる。
【００５３】
（Ｂ）フローティングゲートＭＯＳＦＥＴによる非線形抵抗回路では、Λ字型やＶ字型、さらには高次のＮ字型Ｖ−Ｉ特性が得られるため、多様な一次元離散時間力学系が構築できる。さらに、この非線形抵抗回路の非線形写像関数特性は外部から容易に可変であるので、同一回路で多様なダイナミクスが実現できる。
【００５４】
（Ｃ）フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路は標準的なＣＭＯＳ半導体プロセスで集積回路化が可能であり、回路の小型化や高速化が期待できる。
【００５５】
本発明は、カオスや様々な周期あるいは概周期波形発生回路として利用でき、さらに集積回路化が容易で高速動作が可能であることから、カオス通信やカオス暗号、カオスニューラルネットワーク、カオスメモリあるいはカオスを応用した情報処理などに広く応用可能であると考えられる。
【図面の簡単な説明】
【図１】電子回路による一次元離散時間力学系回路の一般的な構成図である。
【図２】本発明にかかるフローティングゲートＭＯＳＦＥＴによる非線形抵抗回路のＶ−Ｉ特性を非線形写像関数として用いた一次元離散時間力学系回路の構成原理図である。
【図３】本発明にかかる電流−電圧変換回路の構成例を示す図である。
【図４】本発明にかかる一次元単峰写像力学系回路の実現例を示す図である。
【図５】図４中のサンプルアンドホールド回路のサンプリングクロック波形を示す図である。
【図６】本発明にかかるΛ字型写像特性の測定回路を示す図である。
【図７】ｖｐＡを変更したときの図４中のΛ字型写像関数特性を示す図である。
【図８】図４の回路がカオスを示すときの、端子電圧ｖｒ  のリターンマップを示す図である。
【図９】図４の回路の、ｖｐＡに対するｖｒ  の分岐特性を示す図である。
【図１０】本発明にかかる一次元逆単峰写像力学系回路の実装例を示す図である。
【図１１】Ｖ字型写像特性の測定回路を示す図である。
【図１２】図１０中のｖｎＶを変化させたＶ字型写像関数特性を示す図である。
【図１３】図１０の回路がカオスを示すときの、端子電圧ｖｒ  のリターンマップを示す図である。
【図１４】図１０の回路のｖｎＶに対するｖｒ  の分岐特性を示す図である。
【図１５】本発明にかかる一次元Ｎ字型写像力学系回路の実装例を示す図である。
【図１６】Ｎ字型写像関数特性の測定回路を示す図である。
【図１７】Ｎ字型写像関数特性の測定結果を示す図である。
【図１８】図１５の回路がカオス応答を示すときの、端子電圧ｖｒ  のリターンマップを示す図である。
【図１９】ｖｐＡとｖｎＶを同時に変化させた時の、図１５の回路のｖｒ  分岐特性図である。
【符号の説明】
１    二端子対回路
２，１２，２３，３３，４３    サンプルアンドホールド回路
１１，２２，３２，４２    電流−電圧変換回路
１３    フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路
１４，１６    抵抗
１５    オペアンプ
２１    Λ字型のＶ−Ｉ特性を持つ非線形抵抗回路
３１    Ｖ字型のＶ−Ｉ特性を持つ非線形抵抗回路
４１    Ｎ字型のＶ−Ｉ特性を持つ非線形抵抗回路
【図１】
2004312424.tif 000005
【図２】
2004312424.tif 000006
【図３】
2004312424.tif 000007
【図４】
2004312424.tif 000008
【図５】
2004312424.tif 000009
【図６】
2004312424.tif 000010
【図７】
2004312424.tif 000011
【図８】
2004312424.tif 000012
【図９】
2004312424.tif 000013
【図１０】
2004312424.tif 000014
【図１１】
2004312424.tif 000015
【図１２】
2004312424.tif 000016
【図１３】
2004312424.tif 000017
【図１４】
2004312424.tif 000018
【図１５】
2004312424.tif 000019
【図１６】
2004312424.tif 000020
【図１７】
2004312424.tif 000021
【図１８】
2004312424.tif 000022
【図１９】
2004312424.tif 000023