(57)【要約】【課題】スキャンチェーンを複数の部分に分割し、分割したスキャンチェーンのテスト回数を分割しないスキャンチェーンより多くすることのできるスキャンテスト回路およびテスト方法を提供することを目的とする。【解決手段】スキャンテスト回路を、複数のスキャンフリップフロップ１および複数の入力セレクタ付スキャンフリップフロップ３よりなる複数のスキャンチェーン１１〜１３と、入力セレクタ付スキャンフリップフロップ３にテストパターンを入力する予備スキャン入力端子４１、４２と、上記入力セレクタ付スキャンフリップフロップ３の前段のスキャンフリップフロップ１よりテストパターンを出力する予備スキャン出力端子７１、７２と、スキャンチェーン１１〜１３のうち、いずれを分割するかを設定するモード設定回路８１と、を備えたものとした。【選択図】      図１
2004191149.tif 000002
【特許請求の範囲】
【請求項１】
シフト動作およびキャプチャ動作を行う複数段のスキャンフリップフロップからなるスキャンチェーンを、複数本備えたスキャンテスト回路において、
上記スキャンチェーンの任意の位置に配置され、上記スキャンチェーンを分割するための複数のシフト入力切替セレクタ付スキャンフリップフロップと、
上記シフト入力切替セレクタ付スキャンフリップフロップにテストパターンを入力する予備スキャン入力端子と、
上記シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップよりテストパターンを出力する予備スキャン出力端子と、
上記複数のスキャンチェーンのうち、いずれのスキャンチェーンを分割し、いずれのスキャンチェーンを分割しないかを設定する、併設されたモード設定回路と、
を備え、
上記併設されたモード設定回路の出力に基づいて、分割するスキャンチェーンの上記シフト入力切替セレクタ付スキャンフリップフロップの入力に、予備スキャン入力端子からの信号を接続し、上記シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップの出力を、予備スキャン出力端子に接続する、
ことを特徴とするスキャンテスト回路。
【請求項２】
請求項１に記載のスキャンテスト回路において、
上記シフト入力切替セレクタ付スキャンフリップフロップは、上記スキャンフリップフロップの入力段に、上記併設されたモード設定回路の出力に基づいて、前段に接続されているスキャンフリップフロップからの信号と、上記予備スキャン入力端子からの信号と、を切り替えて出力するセレクタを備えたものである、ことを特徴とするスキャンテスト回路。
【請求項３】
請求項１または請求項２に記載のスキャンテスト回路において、
上記併設されたモード設定回路の出力に基づいて、上記各スキャンチェーンのシフト動作およびキャプチャ動作を切り替えるシフト／キャプチャ切替信号を出力するシフト／キャプチャ切替信号の生成部を、さらに備えた、ことを特徴とするスキャンテスト回路。
【請求項４】
請求項３に記載のスキャンテスト回路において、
上記シフト／キャプチャ切替信号は、上記分割されていないスキャンチェーンにおいて、シフト動作とキャプチャ動作とを１回切り替える期間に、上記分割されているスキャンチェーンにおいては、シフト動作とキャプチャ動作とを複数回切り替える信号である、
ことを特徴とするスキャンテスト回路。
【請求項５】
シフト動作およびキャプチャ動作を行う複数段のスキャンフリップフロップからなる複数本のスキャンチェーンと、上記スキャンチェーンの任意の位置に配置され、上記スキャンチェーンを分割するための複数のシフト入力切替セレクタ付スキャンフリップフロップと、上記シフト入力切替セレクタ付スキャンフリップフロップにテストパターンを入力するための複数の予備スキャン入力端子と、上記シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップよりテストパターンを出力する予備スキャン出力端子と、上記各スキャンチェーンのシフト動作およびキャプチャ動作を切り替る信号を出力するシフト／キャプチャ切替信号の生成部と、を備えたスキャンテスト回路におけるテスト方法であって、
上記複数のスキャンチェーンのうち、いずれのスキャンチェーンを分割し、いずれのスキャンチェーンを分割しないかを設定するモード設定ステップと、
上記モード設定ステップにおいて分割設定されたスキャンチェーンの、上記各シフト入力切替セレクタ付スキャンフリップフロップの入力部を、上記予備スキャン入力端子と接続し、当該スキャンチェーンの、上記各シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップの出力部を、上記予備スキャン出力端子と接続することにより、上記スキャンチェーンを分割するスキャンチェーン分割ステップと、
上記各スキャンフリップフロップおよび上記各シフト入力切替セレクタ付スキャンフリップフロップにおいて、入力されたデータをシフトするシフトステップと、
上記各スキャンフリップフロップおよび上記各シフト入力切替セレクタ付スキャンフリップフロップにおいて、保持しているデータを検査対象ロジック回路に出力し、当該回路からのデータを取り込むキャプチャステップと、
を備えた、ことを特徴とするテスト方法。
【請求項６】
請求項５に記載のテスト方法において、
上記シフトステップおよび上記キャプチャステップは、切替えて交互に実行するものであり、
上記分割されていないスキャンチェーンにおいて、上記シフトステップおよび上記キャプチャステップを各々１回実行する間に、上記分割されているスキャンチェーンは、上記シフトステップおよび上記キャプチャステップを複数回実行する、
ことを特徴とするテスト方法。
【請求項７】
請求項５または請求項６に記載のテスト方法において、
上記各スキャンチェーンを分割するか否かは、上記スキャンチェーンに含まれる上記スキャンフリップフロップおよび上記各シフト入力切替セレクタ付スキャンフリップフロップの数と、上記各スキャンチェーンがテストしようとする検査対象ロジック回路のゲート数と、の比に基づいて決定されたものである、
ことを特徴とするテスト方法。
【請求項８】
請求項５または請求項６に記載のテスト方法において、
上記各スキャンチェーンを分割するか否かは、上記各スキャンチェーンに含まれる上記各スキャンフリップフロップ間、あるいは上記スキャンフリップフロップおよび上記シフト入力切替セレクタ付スキャンフリップフロップの間に含まれる論理ゲートの段数に基づいて決定されたものである、
ことを特徴とするテスト方法。
【請求項９】
請求項５または請求項６に記載のテスト方法において、
上記各スキャンチェーンを分割するか否かは、上記各スキャンチェーンがテストしようとする検査対象ロジック回路の故障検出率に基づいて決定されたものである、
ことを特徴とするテスト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スキャンテスト回路およびテスト方法に関し、特に、スキャンチェーンを分割することにより、故障検出率を高めたテストを行うことのできるスキャンテスト回路およびテスト方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の回路規模が増大し、これに伴い半導体装置の故障を効率よく検出することが重要となってきている。従来、半導体装置のテスト容易化のために、複数のスキャンフリップフロップによって、テストパターンを順にシフトさせるためのスキャンチェーンを構成したスキャンテスト回路が用いられている。
【０００３】
例えば特許第２８６７９３０号公報には、検査対象ロジック回路にテストパターンを供給する入力セルを直列接続した入力セル群（スキャンチェーン）と、検査対象ロジック回路からのテストパターンを出力する出力セルを直列接続した出力セル群と、入力セル群および出力セル群の接続順序を入れ替える手段と、を備えた半導体装置が開示されている。この半導体装置は、ｍ個（ｍは１以上の整数）の入力セルをもつ半導体装置のテストに必要なテストパターンの数を、出力セルの数に拘わりなくｍ・２ｍに圧縮し、テスト時間を短縮できるとともに、入力セル群と出力セル群との接続順序を入れ替えることにより、１つの半導体装置のテストのみならず、これらからの出力信号を入力信号とするもう一つの半導体装置のテストも効率的に行うことができるものである。
【０００４】
【特許文献１】
特許第２８６７９３０号公報
【０００５】
また、スキャンテスト回路として、図５に示すようなものが知られている。以下、その構成および動作について、図面を参照しながら説明する。
図５において、１０１〜１０３は、複数のスキャンフリップフロップ１を直列に接続してなるスキャンチェーン、２１〜２３は、それぞれが接続しているスキャンチェーン１０１〜１０３の先頭のスキャンフリップフロップ１にテストパターンを入力するスキャン入力、３１〜３３は、ぞれぞれが接続されているスキャンチェーン１０１〜１０３の最終段のスキャンフリップフロップ１からのテストパターンを出力するスキャン出力である。
【０００６】
ここで、各スキャンフリップフロップ１には、被検査回路である検査対象ロジック回路（図示しない）が接続されており、キャプチャモード時に、スキャンフリップフロップ１は、テストパターンを検査対象ロジック回路に出力し、さらに検査対象ロジック回路から出力される値を取り込む。また、スキャンフリップフロップ１は、シフトモード時には、前段のスキャンフリップフロップ１からのテストパターンを、次段のスキャンフリップフロップ１に出力する。
【０００７】
ここで、各スキャンチェーン１０１〜１０３に含まれるスキャンフリップフロップ１の段数は、テスト時間をより短くし、効率的にテストを行うために、ほぼ等しくなるようにされている。
【０００８】
次に、このように構成される従来のスキャンテスト回路の動作について説明する。
シフトモード時に、スキャン入力２１〜２３から入力されたテストパターンは、各スキャンチェーン１０１〜１０３を伝播し、順次、当該スキャンチェーンを構成しているスキャンフリップフロップ１に設定される。その後、キャプチャモードに設定されると、各スキャンフリップフロップ１に設定されたテストパターンが、各スキャンフリップフロップ１に接続されている検査対象ロジック回路に入力される。すると、検査対象ロジック回路は入力されたテストパターンに基づいて所定の動作を行う。検査対象ロジック回路から出力された値は、スキャンフリップフロップ１に格納（キャプチャ）され、再びシフトモードになると、スキャンチェーン１０１〜１０３を伝播し、スキャン出力３１〜３３より出力される。これらスキャン出力３１〜３３からの出力値は、検査手段、例えばＬＳＩテスタにて期待値と比較され、所定の処理を行ったか、すなわち半導体装置が故障していないか、テストされる。
【０００９】
ここで、より短いテスト時間で、効率的なテストを行うために、各スキャンチェーン１０１〜１０３は、等しい段数のスキャンフリップフロップ１を有する構成とされている。このため、全てのスキャンチェーン１０１〜１０３によるテスト回数が等しくなっている。
【００１０】
【発明が解決しようとする課題】
しかしながら、実際の半導体装置では、各スキャンチェーン１０１〜１０３がテストしようとする検査対象ロジック回路の回路規模および動作は一様でないため、全ての検査対象ロジック回路に対して、等しい故障検出率を持ったテストを行うことはできない。このため、特定のスキャンチェーン、例えばスキャンチェーン１０１がテストしようとする検査対象ロジック回路、の故障検出率が低いというように、故障検出率に不均衡が生じることがある。この不均衡を緩和するために、故障検出率が低いスキャンチェーン１０１を重点的にテストしようとすると、他のスキャンチェーン１０２、１０３を冗長的にテストすることになり、テスト時間増大の原因となる。
【００１１】
このような故障検出率の不均衡を半導体装置の設計前に予測し、設計時に故障検出率の不均衡を考慮してスキャンチェーンを構成することは可能であるが、半導体装置の設計後に別の要因の不均衡が発覚した場合、特定のスキャンチェーンを重点的にテストする必要性が生じるため、さらにテスト時間増大となってしまう。
【００１２】
本発明は、上記のような課題を解決するためになされたものであり、スキャンチェーンを複数の部分に分割することにより、分割したスキャンチェーンのテスト回数を分割しないスキャンチェーンより多くすることのできるスキャンテスト回路およびテスト方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために、本発明の請求項１に係るスキャンテスト回路においては、シフト動作およびキャプチャ動作を行う複数段のスキャンフリップフロップからなるスキャンチェーンを、複数本備えたスキャンテスト回路において、上記スキャンチェーンの任意の位置に配置され、上記スキャンチェーンを分割するための複数のシフト入力切替セレクタ付スキャンフリップフロップと、上記シフト入力切替セレクタ付スキャンフリップフロップにテストパターンを入力する予備スキャン入力端子と、上記シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップよりテストパターンを出力する予備スキャン出力端子と、上記複数のスキャンチェーンのうち、いずれのスキャンチェーンを分割し、いずれのスキャンチェーンを分割しないかを設定する、併設されたモード設定回路と、を備え、上記併設されたモード設定回路の出力に基づいて、分割するスキャンチェーンの上記シフト入力切替セレクタ付スキャンフリップフロップの入力に、予備スキャン入力端子からの信号を接続し、上記シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップの出力を、予備スキャン出力端子に接続するもの、としたものである。
【００１４】
本発明の請求項２に係るスキャンテスト回路においては、請求項１に記載のスキャンテスト回路において、上記シフト入力切替セレクタ付スキャンフリップフロップは、上記スキャンフリップフロップの入力段に、上記併設されたモード設定回路の出力に基づいて、前段に接続されているスキャンフリップフロップからの信号と、上記予備スキャン入力端子からの信号と、を切り替えて出力するセレクタを備えたもの、としたものである。
【００１５】
本発明の請求項３に係るスキャンテスト回路においては、請求項１または請求項２に記載のスキャンテスト回路において、上記併設されたモード設定回路の出力に基づいて、上記各スキャンチェーンのシフト動作およびキャプチャ動作を切り替えるシフト／キャプチャ切替信号を出力するシフト／キャプチャ切替信号の生成部を、さらに備えたもの、としたものである。
【００１６】
本発明の請求項４に係るスキャンテスト回路においては、請求項３に記載のスキャンテスト回路において、上記シフト／キャプチャ切替信号は、上記分割されていないスキャンチェーンにおいて、シフト動作とキャプチャ動作とを１回切り替える期間に、上記分割されているスキャンチェーンにおいては、シフト動作とキャプチャ動作とを複数回切り替える信号である、としたものである。
【００１７】
本発明の請求項５に係るテスト方法においては、シフト動作およびキャプチャ動作を行う複数段のスキャンフリップフロップからなる複数本のスキャンチェーンと、上記スキャンチェーンの任意の位置に配置され、上記スキャンチェーンを分割するための複数のシフト入力切替セレクタ付スキャンフリップフロップと、上記シフト入力切替セレクタ付スキャンフリップフロップにテストパターンを入力するための複数の予備スキャン入力端子と、上記シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップよりテストパターンを出力する予備スキャン出力端子と、上記各スキャンチェーンのシフト動作およびキャプチャ動作を切り替る信号を出力するシフト／キャプチャ切替信号の生成部と、を備えたスキャンテスト回路におけるテスト方法であって、上記複数のスキャンチェーンのうち、いずれのスキャンチェーンを分割し、いずれのスキャンチェーンを分割しないかを設定するモード設定ステップと、上記モード設定ステップにおいて分割設定されたスキャンチェーンの、上記各シフト入力切替セレクタ付スキャンフリップフロップの入力部を、上記予備スキャン入力端子と接続し、当該スキャンチェーンの、上記各シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップの出力部を、上記予備スキャン出力端子と接続することにより、上記スキャンチェーンを分割するスキャンチェーン分割ステップと、上記各スキャンフリップフロップおよび上記各シフト入力切替セレクタ付スキャンフリップフロップにおいて、入力されたデータをシフトするシフトステップと、上記各スキャンフリップフロップおよび上記各シフト入力切替セレクタ付スキャンフリップフロップにおいて、保持しているデータを検査対象ロジック回路に出力し、当該回路からのデータを取り込むキャプチャステップと、を備えたもの、としたものである。
【００１８】
本発明の請求項６に係るテスト方法においては、請求項５に記載のテスト方法において、上記シフトステップおよび上記キャプチャステップは、切替えて交互に実行するものであり、上記分割されていないスキャンチェーンにおいて、上記シフトステップおよび上記キャプチャステップを各々１回実行する間に、上記分割されているスキャンチェーンは、上記シフトステップおよび上記キャプチャステップを複数回実行するもの、としたものである。
【００１９】
本発明の請求項７に係るテスト方法においては、請求項５または請求項６に記載のテスト方法において、上記各スキャンチェーンを分割するか否かは、上記スキャンチェーンに含まれる上記スキャンフリップフロップおよび上記各シフト入力切替セレクタ付スキャンフリップフロップの数と、上記各スキャンチェーンがテストしようとする検査対象ロジック回路のゲート数と、の比に基づいて決定されたもの、としたものである。
【００２０】
本発明の請求項８に係るテスト方法においては、請求項５または請求項６に記載のテスト方法において、上記各スキャンチェーンを分割するか否かは、上記各スキャンチェーンに含まれる上記各スキャンフリップフロップ間、あるいは上記スキャンフリップフロップおよび上記シフト入力切替セレクタ付スキャンフリップフロップの間に含まれる論理ゲートの段数に基づいて決定されたもの、としたものである。
【００２１】
本発明の請求項９に係るテスト方法においては、請求項５または請求項６に記載のテスト方法において、上記各スキャンチェーンを分割するか否かは、上記各スキャンチェーンがテストしようとする検査対象ロジック回路の故障検出率に基づいて決定されたもの、としたものである。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態によるスキャンテスト回路について、図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしもこの実施の形態に限定するものではない。
【００２３】
本実施の形態は、各スキャンチェーンを構成するスキャンフリップフロップの間に、スキャン入力および予備スキャン入力から入力されるテストパターンを切り替えて入力とするシフト切替えセレクタ付スキャンフリップフロップを複数個挿入することにより、スキャンチェーンを分割できるようにし、分割したスキャンチェーンがテストしようとする検査対象ロジック回路のテスト回数を、分割していないスキャンチェーンがテストしようとする検査対象ロジック回路のテスト回数より多くし、重点的にテストできるようにするものである。
【００２４】
図１は、本発明の実施の形態によるスキャンテスト回路の構成を示すブロック図である。
図１において、１は、スキャンフリップフロップ、２は、２種類の信号を切り替えてスキャンフリップフロップ１に入力するテスト入力セレクタ（以下、入力段にテスト入力セレクタ２を有するスキャンフリップフロップ１を入力セレクタ付スキャンフリップフロップ３と称す）、１１〜１３は、複数のスキャンフリップフロップ１の間に複数の入力セレクタ付スキャンフリップフロップ３を挿入し、これらのスキャンフリップフロップ１および入力セレクタ付スキャンフリップフロップ３を直列接続することにより構成したスキャンチェーン、２１〜２３は、それぞれが接続しているスキャンチェーン１１〜１３にテストパターンを入力するスキャン入力、３１〜３３は、それぞれが接続されているスキャンチェーン１１〜１３からのテストパターンを出力するスキャン出力である。ここで、スキャンチェーン１１〜１３は、初段のスキャンフリップフロップ１から最初の入力セレクタ付スキャンフリップフロップ３の前段のスキャンフリップフロップ１までのスキャンチェーン１１ａ〜１３ａ、最初の入力セレクタ付スキャンフリップフロップ３から次の入力セレクタ付スキャンフリップフロップ３の前段のスキャンフリッププロップ１までのスキャンチェーン１１ｂ〜１３ｂ、および最後の入力セレクタ付スキャンフリップフロップ３から最終段のスキャンフリップフロップ１までのスキャンチェーン１１ｃ〜１３ｃに分割可能な構成となっている。
【００２５】
また、４１、４２は、予備に準備されたものであり、分割されたスキャンチェーン１１ｂ〜１３ｂ、１１ｃ〜１３ｃにテストパターンを入力する予備スキャン入力、Ｓ５１、Ｓ５２は、予備スキャン入力４１、４２より入力されたテストパターンを、分割されたスキャンチェーン１１ｂ〜１３ｂ、１１ｃ〜１３ｃの初段の入力セレクタ付スキャンフリップフロップ３に入力する分割スキャン入力、Ｓ６１、Ｓ６２は、分割されたスキャンチェーン１１ａ〜１３ａ、１１ｂ〜１３ｂの最終段のスキャンフリップフロップ１よりテストパターンを出力する分割スキャン出力、７１、７２は、予備に準備されたものであり、分割されたスキャンチェーン１１ａ〜１３ａ、１１ｂ〜１３ｂからのテストパターンを出力する予備スキャン出力である。
【００２６】
また、８１は、スキャンチェーン１１〜１３のいずれを分割するかを設定する分割／非分割設定信号Ｓ８１を生成するモード設定回路、８２は、分割／非分割設定信号Ｓ８１に基づいて、予備スキャン入力４１、４２を、分割スキャン入力Ｓ５１、Ｓ５２に接続する入力セレクタ、８３は、分割／非分割設定信号Ｓ８１に基づいて、分割スキャン出力Ｓ６１、Ｓ６２を、予備スキャン出力７１、７２に接続する出力セレクタである。
【００２７】
ここで、入力段にテスト入力セレクタ２が接続されていないスキャンフリップフロップ１の、キャプチャ時の入力となるキャプチャ入力には、検査対象ロジック回路が接続され、シフト入力には、前段のスキャンフリップフロップ１からのシフト入力が接続されている。このスキャンフリップフロップ１は、キャプチャモード時に、テストパターンを検査対象ロジック回路に出力し、さらに、検査対象ロジック回路から出力される値を取り込み、シフトモード時に、前段のスキャンフリップフロップ１からのテストパターンを、次段のスキャンフリップフロップ１に出力する。
【００２８】
また、入力セレクタ付スキャンフリップフロップ３は、その構成を図２に示したように、スキャンフリップフロップ１の、キャプチャ入力（通常入力）Ｄに、検査対象ロジック回路を接続し、シフト入力ＤＴに、モード設定回路８１が出力する分割／非分割設定信号Ｓ８１に基づいて、前段のスキャンフリップフロップ１からの非分割時シフト入力と、予備スキャン入力４１、４２からの分割スキャン入力Ｓ５１，Ｓ５２と、を切り替えて出力する入力セレクタ２を接続したものである。この入力セレクタ付スキャンフリップフロップ３が属するスキャンチェーンが分割される時、テスト入力セレクタ２は、分割／非分割設定信号Ｓ８１に基づいて分割スキャン入力Ｓ５１，Ｓ５２を選択し、これをスキャンフリップフロップ１のシフト入力ＤＴに出力する。一方、スキャンチェーンが分割されない時、テスト入力セレクタ２は、分割／非分割設定信号Ｓ８１に基づいて前段のスキャンフリップフロップ１の出力を選択し、これをスキャンフリップフロップ１のシフト入力ＤＴに出力する。また、スキャンフリップフロップ１は、キャプチャモード時に、テストパターンを検査対象ロジック回路に出力し、さらに、検査対象ロジック回路から出力される値をキャプチャ入力Ｄより取り込み、シフトモード時に、シフト入力ＤＴからのテストパターンを、次段のスキャンフリップフロップ１に出力する。
【００２９】
また、いずれのスキャンチェーンを分割するかは、各スキャンチェーン１１〜１３に含まれるスキャンフリップフロップ１（入力セレクタ付スキャンフリップフロップ３が有するスキャンフリップフロップ１も含む）の数と、各スキャンチェーン１１〜１３がテストしようとする検査対象ロジック回路のゲートの数との比に基づいて決定されるものである。すなわち、スキャンフリップフロップ１の数に対する検査対象ロジック回路のゲートの数の割合が高いスキャンフリップフロップを分割するとよい。例えば、各スキャンチェーンの検査対象ロジック回路のゲートの数を、当該スキャンチェーンに含まれるスキャンフリップフロップ１の数で除算し、高い値が算出されたスキャンチェーンを、分割するスキャンチェーンに決定する。
【００３０】
ここで、図１においては、３本のスキャンチェーン１１〜１３を有し、各々のスキャンチェーンが３本のスキャンチェーン（１１ａ〜１３ａ、１１ｂ〜１３ｂ、および１１ｃ〜１３ｃ）に分割可能な構成とされたスキャンテスト回路を示したが、スキャンチェーンの本数、および各スキャンチェーンの分割数は、これに限定するものではなく、任意の本数および分割数、とすることができる。スキャンチェーンの本数、および各スキャンチェーンの分割数は、スキャンテスト回路を含んでいる半導体装置の回路規模や、検査対象ロジック回路の故障検出率等に応じて決定することが望ましい。
【００３１】
また、スキャンチェーン１１〜１３の各々には、当該スキャンチェーンが、スキャン動作を行うスキャンモードであるか、あるいはキャプチャ動作を行うキャプチャモードであるか、を設定するシフト／キャプチャ切替信号Ｓ９０が入力される。このシフト／キャプチャ切替信号Ｓ９０は、スキャンチェーンの本数と等しい数設けたシフト／キャプチャ切替信号生成部９０によって、各スキャンチェーンに対応して生成、出力するようにしてもよい。
【００３２】
シフト／キャプチャ切替信号Ｓ９０を生成するシフト／キャプチャ切替信号生成部９０の回路構成を、図３に示す。図３において、Ｓ９１は、スキャンチェーン１１〜１３に適応される共通シフト／キャプチャ動作切替信号、Ｓ９２は、分割されたスキャンチェーン１１ａ〜１３ａ、１１ｂ〜１３ｂ、および１１ｃ〜１３ｃに適応される分割時シフト／キャプチャ動作切替信号、９３は、分割時シフト／キャプチャ動作切替信号Ｓ９２と分割／非分割設定信号Ｓ８１とを入力とし、ＯＲ演算処理を行うゲート、９４は、共通シフト／キャプチャ切替信号Ｓ９１とゲート９３の出力とを入力とし、ＡＮＤ演算処理を行うゲートである。ここで、共通シフト／キャプチャ切替信号Ｓ９１および分割時シフト／キャプチャ切替信号Ｓ９２は、図示しない端子を介して、テストパターンとして与えられる信号である。
【００３３】
このシフト／キャプチャ切替信号生成部９０は、モード設定回路８１から出力される分割／非分割設定信号Ｓ８１が分割設定である場合に、ゲート９３より分割時シフト／キャプチャ切替信号Ｓ９２を出力し、さらに、ゲート９４によって共通シフト／キャプチャ切替信号Ｓ９１と分割時シフト／キャプチャ切替信号Ｓ９２とをＡＮＤした信号を、シフト／キャプチャ切替信号Ｓ９０として出力する。また、分割／非分割設定信号Ｓ８１が非分割設定である場合に、共通シフト／キャプチャ切替信号Ｓ９１を、シフト／キャプチャ切替信号Ｓ９０として出力する。
【００３４】
ここで、共通シフト／キャプチャ切替信号Ｓ９１および分割時シフト／キャプチャ切替信号Ｓ９２は、分割されているスキャンチェーンの各部、および分割されていないスキャンチェーンの、それぞれ最終段のスキャンフリップフロップ１にテストパターンが設定された時点で、シフトモードからキャプチャモードに切り替える信号であることが望ましい。例えば、各スキャンフリップフロップ１および入力セレクタ付スキャンフリップフロップ３が、１単位時間に１段のスキャンフリップフロップ１あるいは入力セレクタ付スキャンフリップフロップ３にテストパターンをシフトさせるものであり、各スキャンチェーン１１〜１３が、図１のように、８個のスキャンフリップフロップ１と２個の入力セレクタ付スキャンフリップフロップ３とで構成され、先頭より４段目と７段目とに入力セレクタ付スキャンフリップフロップ３が配置されている場合、スキャン入力２１〜２３よりスキャンチェーン１１〜１３に入力されたテストパターンを、最終段のスキャンフリップフロップ１に設定するためには、１０単位時間必要である。一方、スキャンチェーン１１〜１３が分割されている場合、スキャン入力２１〜２３と、予備スキャン入力４１、４２とから同時にテストパターンを入力すると、分割されたスキャンチェーンの各部の最終段のスキャンフリップフロップ１にテストパターンを設定するまでに要する時間は、スキャンチェーン１１ａ〜１３ａ、およびスキャンチェーン１１ｃ〜１３ｃにおいては、３単位時間、スキャンチェーン１１ｂ〜１３ｂにおいては、４単位時間である。このような場合、シフト／キャプチャ切替信号Ｓ９０は、分割されていないスキャンチェーンを、テストパターン入力開始時より１０単位時間後にキャプチャモード切り替え、分割されているスキャンチェーンを、テストパターン入力開始時より４単位時間後にキャプチャモードに切り替える信号であることが望ましい。
【００３５】
次に、スキャンテスト回路の動作について、図面を参照しながら説明する。
図４は、スキャンテスト回路の動作を説明するタイミングチャートである。
図４において、Ｓ９１は、共通シフト／キャプチャ切替信号の波形、Ｓ９２は、分割時シフト／キャプチャ切替信号の波形である。これら共通シフト／キャプチャ切替信号Ｓ９１および分割時シフト／キャプチャ切替信号Ｓ９２は、ロウ期間がキャプチャモードを表し、ハイ期間がシフトモードを表すよう図示されている。また、ＬＣは、スキャンチェーン１１〜１３のシフト／キャプチャ動作を示す波形、ＳＣは分割されたスキャンチェーン１１ａ〜１３ａ、１１ｂ〜１３ｂ、１１ｃ〜１３ｃのシフト／キャプチャ動作を示す波形、ｃａｐｔｕｒｅ１〜ｃａｐｔｕｒｅ４は、キャプチャ動作、ｓｈｉｆｔ１〜ｓｈｉｆｔ４は、シフト動作である。
【００３６】
また、図４には、共通シフト／キャプチャ切替信号Ｓ９１が１回シフト／キャプチャ動作を切り替える期間に、分割時シフト／キャプチャ切替信号Ｓ９２が３回シフト／キャプチャ動作を切り替えるように示しているが、共通シフト／キャプチャ切替信号Ｓ９１がシフト／キャプチャ動作を１回切り替える期間に分割時シフト／キャプチャ切替信号Ｓ９２が動作を切り替える回数は、３回に限定されるものではなく、各スキャンチェーン１１〜１３に挿入されている入力セレクタ付スキャンフリップフロップ３の個数によって決まるものである。例えば、スキャンチェーン１１に挿入する入力セレクタ付スキャンフリップフロップ３の個数をｎ（ｎは１以上の整数）個とすると、スキャンチェーン１１は、（ｎ＋１）本に分割されるため、共通シフト／キャプチャ切替信号Ｓ９１が１回シフト／キャプチャ動作を切り替える期間に、分割時シフト／キャプチャ切替信号Ｓ９２がシフト／キャプチャ動作を切り替える回数は、（ｎ＋１）回となる。
【００３７】
スキャンテスト時、モード設定回路８１は、各スキャンチェーン１１〜１３を分割するか否かを設定する設定値を出力する。例えば、スキャンチェーン１１を分割、スキャンチェーン１２、１３を非分割とする分割／非分割設定信号Ｓ８１が出力されると、入力セレクタ８２によって、予備スキャン入力４１、４２は、それぞれ分割された各スキャンチェーン１１ｂ、１１ｃに対する入力である分割スキャン入力Ｓ５１、Ｓ５２に接続される。そして、分割された各スキャンチェーン１１ｂ、１１ｃの出力である分割スキャン出力Ｓ６１、Ｓ６２は、出力セレクタ８３によって、予備スキャン出力７１、７２に接続される。従って、分割されたスキャンチェーン１１ａ〜１１ｃに対してテストパターンを入力する端子は、スキャン入力２１および予備スキャン入力４１、４２となり、テストパターンを出力する端子は、スキャン出力３１および予備スキャン出力７１、７２となる。また、分割されていないスキャンチェーン１２、１３にテストパターンを入力する端子は、それぞれスキャン入力２２、２３であり、テストパターンを出力する端子は、それぞれスキャン出力７２、７３である。
【００３８】
この時、分割されたスキャンチェーン１１ａ〜１１ｃには、図３に示したシフト／キャプチャ切替信号生成部９０において分割時シフト／キャプチャ切替信号Ｓ９２と共通シフト／キャプチャ切替信号Ｓ９１とをＡＮＤしたシフト／キャプチャ切替信号Ｓ９０が供給される。一方、分割されていないスキャンチェーン１２、１３には、共通シフト／キャプチャ切替信号Ｓ９１が、シフト／キャプチャ切替信号Ｓ９０として供給される。シフト／キャプチャ切替信号Ｓ９０が、これらスキャンチェーン１１ａ〜１１ｃ、１２、１３を同時にキャプチャモードに設定すると、それ以降、スキャンチェーン１２、１３は図４の波形ＬＣに示したように動作する。一方、スキャンチェーン１１は、波形ＳＣに示したように動作する。この場合、分割されていないスキャンチェーン１２、１３がキャプチャ動作ｃａｐｔｕｒｅ１およびシフト動作ｓｈｉｆｔ１をそれぞれ１回づつ行う期間に、分割されたスキャンチェーン１１ａ〜１１ｃは、３回のキャプチャ動作ｃａｐｔｕｒｅ２〜ｃａｐｔｕｒｅ４およびシフト動作ｓｈｉｆｔ２〜ｓｈｉｆｔ４を繰り返して行う。このため、スキャンチェーン１１ａを３つに分割したことにより、分割しないスキャンチェーン１２、１３の３倍のシフト／キャプチャ動作が実現されている。ここで、シフト動作ｓｈｉｆｔ１〜ｓｈｉｆｔ４時に、スキャン出力３１〜３３および予備スキャン出力７１、７２から出力されたテストパターンを、検査手段、例えばＬＳＩテスタにて期待値と比較し、所定の処理を行ったかテストする場合、スキャンチェーン１２、１３において１回のテストを行う期間に、分割されたスキャンチェーン１１ａ〜１１ｃにおいては、３回のテストを行うことができることになる。
【００３９】
以上のように、本実施の形態によるスキャンテスト回路においては、各スキャンチェーン１１〜１３を構成する各スキャンフリップフロップ１の間に、前段のスキャンフリップフロップ１が出力するテストパターンと予備スキャン入力４１、４２からのテストパターンとを切り替えて入力とする入力セレクタ付スキャンフリップフロップ３を複数個挿入し、モード設定回路８１が出力する分割／非分割設定信号Ｓ８１に基づいて、スキャンチェーン１１〜１３を分割できるようにしたことにより、分割されたスキャンチェーン１１ａ〜１１ｃ、１２ａ〜１２ｃ、１３ａ〜１３ｃがテストしようとする検査対象ロジック回路に対するテストパターンの入力回数、およびその検査対象ロジック回路からの出力を期待値と比較する回数を、分割されていないスキャンチェーン１１〜１３がテストしようとする検査対象ロジック回路に対するテストパターンの入力回数、およびその検査対象ロジック回路からの出力を期待値と比較する回数より多くすることができる。これにより、故障検出率が低い部分を重点的にテストすることができるようになるため、故障検出率が高い部分を冗長的にテストすることを防止でき、テスト時間短縮および効率的なテストの実施が可能となる。また、スキャンチェーン１１〜１３のいずれを分割するかを、モード設定回路８１により設定することにより、重点的にテスト回数を割り振るスキャンチェーンを、半導体装置の設計後、すなわちテストの開発時に選択することができるため、テストの自由度を向上させることができる。
【００４０】
なお、本実施の形態では、いずれのスキャンチェーンを分割するかを、各スキャンチェーン１１〜１３に含まれるスキャンフリップフロップ１（入力セレクタ付スキャンフリップフロップ３が有するスキャンフリップフロップ１も含む）の数と、各スキャンチェーン１１〜１３がテストしようとする検査対象ロジック回路のゲートの数の比に基づいて決定するようにしたが、いずれのスキャンチェーンを分割するかを、各スキャンチェーン１１〜１３に含まれるスキャンフリップフロップ１と次段のスキャンフリップフロップ１との間に含まれる論理ゲートの最大段数を算出する評価方法により決定してもよい。すなわち、各スキャンフリップフロップ１と次段のスキャンフリップフロップ１との間に含まれる検査対象ロジック回路のゲートの数を計数し、ゲート数が多いスキャンフリップフロップ１を含むスキャンチェーンを分割するようにしてもよい。これにより、ゲート段数が多い部分のテスト回数を多くし、重点的にテストすることができる。
【００４１】
また、いずれのスキャンチェーンを分割するかを、各スキャンチェーン１１〜１３がテストしようとする検査対象ロジック回路の故障検出率により決定してもよい。故障検出率の低いスキャンチェーンを分割することにより、故障検出率が低い部分のテスト回数を多くし、故障検出率を向上させることができる。
【００４２】
【発明の効果】
以上のように、本発明の請求項１によるスキャンテスト回路によれば、シフト動作およびキャプチャ動作を行う複数段のスキャンフリップフロップからなるスキャンチェーンを、複数本備えたスキャンテスト回路において、上記スキャンチェーンの任意の位置に配置され、上記スキャンチェーンを分割するための複数のシフト入力切替セレクタ付スキャンフリップフロップと、上記シフト入力切替セレクタ付スキャンフリップフロップにテストパターンを入力する予備スキャン入力端子と、上記シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップよりテストパターンを出力する予備スキャン出力端子と、上記複数のスキャンチェーンのうち、いずれのスキャンチェーンを分割し、いずれのスキャンチェーンを分割しないかを設定する、併設されたモード設定回路と、を備え、上記併設されたモード設定回路の出力に基づいて、分割するスキャンチェーンの上記シフト入力切替セレクタ付スキャンフリップフロップの入力に、予備スキャン入力端子からの信号を接続し、上記シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップの出力を、予備スキャン出力端子に接続するもの、としたので、上記スキャンチェーンを分割することができる。また、分割したスキャンチェーンの単位時間あたりのテスト回数を、分割しないスキャンチェーンのテスト回数より多くすることにより、故障検出率が低い部分を重点的にテストすることができるようになるため、故障検出率が高い部分を冗長的にテストすることを防止でき、テスト時間短縮および効率的なテストの実施が可能となる。さらに、上記併設されたモード設定回路により上記各スキャンチェーンを分割するか否かを設定するようにしたため、いずれのスキャンチェーンに重点的にテスト回数を割り振るかを、半導体装置の設計後に選択することができるようになり、より自由度の高いテストを、短いテスト時間で効率的に行うことができる。
【００４３】
また、本発明の請求項２によるスキャンテスト回路によれば、請求項１に記載のスキャンテスト回路において、上記シフト入力切替セレクタ付スキャンフリップフロップは、上記スキャンフリップフロップの入力段に、上記併設されたモード設定回路の出力に基づいて、前段に接続されているスキャンフリップフロップからの信号と、上記予備スキャン入力端子からの信号と、を切り替えて出力するセレクタを備えたもの、としたので、上記スキャンチェーンを分割しないときは上記前段に接続されているスキャンフリップフロップを用いてシフト動作し、上記スキャンチェーンを分割したときは、上記予備スキャン入力端子からの信号を用いてシフト動作することにより、上記スキャンチェーンを分割した時と分割しないときとで、異なったテストパターンをシフトすることができる。
【００４４】
また、本発明の請求項３によるスキャンテスト回路によれば、請求項１または請求項２に記載のスキャンテスト回路において、上記併設されたモード設定回路の出力に基づいて、上記各スキャンチェーンのシフト動作およびキャプチャ動作を切り替えるシフト／キャプチャ切替信号を出力するシフト／キャプチャ切替信号の生成部を、さらに備えたもの、としたので、上記分割されていないスキャンチェーンおよび上記分割されたスキャンチェーンに、各々シフト／キャプチャ切替信号を切り替えながら供給することにより、上記分割されていないスキャンチェーンと、上記分割されたスキャンチェーンと、において、単位時間あたりにシフト動作およびキャプチャ動作を行う回数を、異なるものとすることがができる。
【００４５】
また、本発明の請求項４によるスキャンテスト回路によれば、請求項３に記載のスキャンテスト回路において、上記シフト／キャプチャ切替信号は、上記分割されていないスキャンチェーンにおいて、シフト動作とキャプチャ動作とを１回切り替える期間に、上記分割されているスキャンチェーンにおいては、シフト動作とキャプチャ動作とを複数回切り替える信号である、としたので、上記分割さたスキャンチェーンがテストしようとする検査対象ロジック回路に対するテストパターンの入力回数、およびその検査対象ロジック回路からの出力を期待値と比較する回数を、上記分割されていないスキャンチェーンがテストしようとする検査対象ロジック回路に対するテストパターンの入力回数、およびその検査対象ロジック回路からの出力を期待値と比較する回数より多くすることができるため、故障検出率が低い部分を重点的にテストすることができる。
【００４６】
また、本発明の請求項５によるテスト方法によれば、シフト動作およびキャプチャ動作を行う複数段のスキャンフリップフロップからなる複数本のスキャンチェーンと、上記スキャンチェーンの任意の位置に配置され、上記スキャンチェーンを分割するための複数のシフト入力切替セレクタ付スキャンフリップフロップと、上記シフト入力切替セレクタ付スキャンフリップフロップにテストパターンを入力するための複数の予備スキャン入力端子と、上記シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップよりテストパターンを出力する予備スキャン出力端子と、上記各スキャンチェーンのシフト動作およびキャプチャ動作を切り替る信号を出力するシフト／キャプチャ切替信号の生成部と、を備えたスキャンテスト回路におけるテスト方法であって、上記複数のスキャンチェーンのうち、いずれのスキャンチェーンを分割し、いずれのスキャンチェーンを分割しないかを設定するモード設定ステップと、上記モード設定ステップにおいて分割設定されたスキャンチェーンの、上記各シフト入力切替セレクタ付スキャンフリップフロップの入力部を、上記予備スキャン入力端子と接続し、当該スキャンチェーンの、上記各シフト入力切替セレクタ付スキャンフリップフロップの前段のスキャンフリップフロップの出力部を、上記予備スキャン出力端子と接続することにより、上記スキャンチェーンを分割するスキャンチェーン分割ステップと、上記各スキャンフリップフロップおよび上記各シフト入力切替セレクタ付スキャンフリップフロップにおいて、入力されたデータをシフトするシフトステップと、上記各スキャンフリップフロップおよび上記各シフト入力切替セレクタ付スキャンフリップフロップにおいて、保持しているデータを検査対象ロジック回路に出力し、当該回路からのデータを取り込むキャプチャステップと、を備えたもの、としたので、上記スキャンチェーンを分割することができる。また、分割したスキャンチェーンの単位時間あたりのテスト回数を、分割しないスキャンチェーンのテスト回数より多くすることにより、故障検出率が低い部分を重点的にテストすることができるようになるため、故障検出率が高い部分を冗長的にテストすることを防止でき、テスト時間短縮および効率的なテストの実施が可能となる。さらに、上記併設されたモード設定回路により上記各スキャンチェーンを分割するか否かを設定するようにしたので、いずれのスキャンチェーンを重点的にテスト回数を割り振るかを、半導体装置の設計後に選択することができるため、より自由度の高いテストを、短いテスト時間で効率的に行うことができる。
【００４７】
また、本発明の請求項６によるテスト方法によれば、請求項５に記載のテスト方法において、上記シフトステップおよび上記キャプチャステップは、切替えて交互に実行するものであり、上記分割されていないスキャンチェーンにおいて、上記シフトステップおよび上記キャプチャステップを各々１回実行する間に、上記分割されているスキャンチェーンは、上記シフトステップおよび上記キャプチャステップを複数回実行するもの、としたので、上記分割さたスキャンチェーンがテストしようとする検査対象ロジック回路に対するテストパターンの入力回数、およびその検査対象ロジック回路からの出力を期待値と比較する回数を、上記分割されていないスキャンチェーンがテストしようとする検査対象ロジック回路に対するテストパターンの入力回数、およびその検査対象ロジック回路からの出力を期待値と比較する回数より多くすることができるため、故障検出率が低い部分を重点的にテストすることができる。
【００４８】
また、本発明の請求項７によるテスト方法によれば、請求項５または請求項６に記載のテスト方法において、上記各スキャンチェーンを分割するか否かは、上記スキャンチェーンに含まれる上記スキャンフリップフロップおよび上記各シフト入力切替セレクタ付スキャンフリップフロップの数と、上記各スキャンチェーンがテストしようとする検査対象ロジック回路のゲート数と、の比に基づいて決定されたもの、としたので、上記テストしようとする検査対象ロジック回路のゲート数が多いスキャンチェーンを分割することにより、ゲート数の多い検査対象ロジック回路のテスト回数を多くし、重点的にテストすることができる。
【００４９】
また、本発明の請求項８によるテスト方法によれば、請求項５または請求項６に記載のテスト方法において、上記各スキャンチェーンを分割するか否かは、上記各スキャンチェーンに含まれる上記各スキャンフリップフロップ間、あるいは上記スキャンフリップフロップおよび上記シフト入力切替セレクタ付スキャンフリップフロップの間に含まれる論理ゲートの段数に基づいて決定されたもの、としたので、上記各スキャンフリップフロップ間、あるいは上記スキャンフリップフロップおよび上記シフト入力切替セレクタ付スキャンフリップフロップの間の論理ゲート段数が多い部分を含むスキャンチェーン分割することにより、論理ゲート段数が多い部分のテスト回数を多くし、重点的にテストすることができる。
【００５０】
また、本発明の請求項９によるテスト方法によれば、請求項５または請求項６に記載のテスト方法において、上記各スキャンチェーンを分割するか否かは、上記各スキャンチェーンがテストしようとする検査対象ロジック回路の故障検出率に基づいて決定されたもの、としたので、上記テストしようとする検査対象ロジック回路の故障検出率が低いスキャンチェーンを分割することにより、故障検出率が低い上記検査対象ロジック回路のテスト回数を多くし、故障検出率を向上させることができる。
【図面の簡単な説明】
【図１】本発明によるスキャンテスト回路の構成を示すブロック図である。
【図２】本発明によるスキャンテスト回路の入力セレクタ付スキャンフリップフロップの構成を示す回路図である。
【図３】本発明によるスキャンテスト回路のシフト／キャプチャ切替信号生成部の構成を示す回路図である。
【図４】本発明によるスキャンテスト回路の動作を説明するためのタイミングチャートである。
【図５】従来のスキャンテスト回路の構成を示すブロック図である。
【符号の説明】
１  スキャンフリップフロップ
３  入力セレクタ付スキャンフリップフロップ
１１、１２、１３、１０１、１０２、１０３  スキャンチェーン
１１ａ、１１ｂ、１１ｃ、１２ａ、１２ｂ、１２ｃ、１３ａ、１３ｂ、１３ｃ  分割されたスキャンチェーン
２１、２２、２３  スキャン入力
３１、３２、３３  スキャン出力
４１、４２  予備スキャン入力
７１、７２  予備スキャン出力
８１  モード設定回路
Ｓ８１  分割／非分割設定信号
９０  シフト／キャプチャ切替信号生成部
Ｓ９０  シフト／キャプチャ切替信号
Ｓ９１  共通シフト／キャプチャ切替信号
Ｓ９２  分割時シフト／キャプチャ切替信号
【図１】
2004191149.tif 000003
【図２】
2004191149.tif 000004
【図３】
2004191149.tif 000005
【図４】
2004191149.tif 000006
【図５】
2004191149.tif 000007