(57)【要約】【課題】高い信号周波数に対しても、クロスポイントのずれを補償することができ、集積化が可能な差動増幅回路を提供する。【解決手段】差動対を構成する一対のトランジスタＴｒ１０１，１０２と、各々のトランジスタのドレイン端子に接続された負荷抵抗Ｒ１０３，１０４とを有する差動増幅回路において、一対のトランジスタのドレイン端子と負荷抵抗との間に挿入された第１及び第２のトランジスタＴｒ１０３，１０４と、ドレイン端子が一対のトランジスタのドレイン端子の各々に接続され、ゲート端子が共通にバイアスされ、ソース端子が個々にバイアスされた第３及び第４のトランジスタＴｒ１０７，１０８とを備えた。【選択図】        図２
2004312396.tif 000002
【特許請求の範囲】
【請求項１】
差動対を構成する一対のトランジスタと、各々の該トランジスタのドレイン端子に接続された負荷抵抗とを有する差動増幅回路において、
前記一対のトランジスタのドレイン端子と前記負荷抵抗との間に挿入された第１及び第２のトランジスタと、
ドレイン端子が前記一対のトランジスタのドレイン端子の各々に接続され、ゲート端子が共通にバイアスされ、ソース端子が個々にバイアスされた第３及び第４のトランジスタと
を備えたことを特徴とする差動増幅回路。
【請求項２】
前記第３及び第４のトランジスタのソース端子間に接続された可変抵抗を備え、該可変抵抗のタップからバイアスを供給することを特徴とする請求項１に記載の差動増幅回路。
【請求項３】
請求項１または２に記載の差動増幅回路と、
該差動増幅回路の出力に接続され、出力信号レベルを一定化するリミット回路と、
半導体レーザにバイアス電流を供給し、前記リミット回路の出力を変調電流として前記半導体レーザに供給する駆動回路と
を備えたことを特徴とする半導体レーザ駆動回路。
【請求項４】
受光素子により光信号から変換された電気信号を増幅する前置増幅器と、
差動対を構成する一方のトランジスタに前記前置増幅器の出力が接続され、差動対を構成する他方のトランジスタに積分回路を介して前記前置増幅器の出力が接続された請求項１または２に記載の差動増幅回路と、
該差動増幅回路の出力に接続され、出力信号レベルを一定化するリミット回路と
を備えたことを特徴とする光受信回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、クロスポイントを調整することができる差動増幅回路に関し、より詳細には、半導体レーザ固有の変調効果を補正するための半導体レーザ駆動回路および光受信回路に関する。
【０００２】
【従来の技術】
半導体レーザにはその物性に由来する緩和時間が存在する。緩和時間とは、レーザ共振器内に種光が発生し、この種光が共振器を往復しながら全体として位相の揃ったコヒーレントな光が出力されるまでの時間をいう。すなわち、電流を印加してから実際にコヒーレント光が発生するまでに時間遅れが生ずる。例えば、発光時間と消光時間との比（以下、ｏｎ／ｏｆｆ比という）が５０％となる信号を、半導体レーザに与えたとする。出力される光信号のｏｎ／ｏｆｆ比は、５０％とはならず、発光時間が短くなる。出力された光信号をアイパターンで観測すると、ｏｆｆ〜ｏｎの立ち上がり波形とｏｎ〜ｏｆｆの立ち下がり波形の交点、いわゆるクロスポイントが５０％からずれたものとなり、伝送品質に与える影響が大きい。
【０００３】
従来、半導体レーザ（以下、ＬＤという）から出力される光信号のクロスポイントを修正するには、ＬＤ駆動回路において回路定数を調整することが行われていた。特に、駆動回路が差動回路の場合には、差動回路のバランスを意図的に崩して、ＬＤを駆動して得られた光信号のクロスポイントを調整していた。
【０００４】
バイポーラトランジスタを用いた差動増幅回路であって、第１の差動増幅回路の負荷抵抗に、第２の差動増幅回路を接続し、付加を共有する回路が知られている（例えば、特許文献１参照）。第２の差動増幅回路のベースバイアスを調整することにより、負荷抵抗に流れる直流電流値を変更する。その結果、負荷抵抗における電位降下に差が生じるので、結果として、光信号のクロスポイントを調整することができる。
【０００５】
また、ＤＣオフセットにより差動増幅回路の出力に生ずるクロスポイントのずれを補償する回路が知られている（例えば、特許文献２参照）。信号周波数より高い周波数で入力信号を断接し、交流アンプの出力側でこの断接信号に同期して信号を再生する。断接信号は、交流アンプの出力側に接続される低域通過フィルタで整流するので、出力には現れない。増幅を交流アンプで行うことにより、ＤＣオフセットを補償する。
【０００６】
差動回路の参照信号を入力信号から生成することで、参照信号と入力信号のレベルに誤差が生じても、差動回路の出力にその誤差が現れないようにすることも行われている（例えば、特許文献３参照）。入力信号は、レベルシフト回路に入力され、レベルシフト回路の出力に接続されたコンデンサにより、入力信号の平均レベルが生成される。この平均レベルを差動増幅回路の参照信号として供給する。
【０００７】
さらに、単相信号から相補的な信号を生成する方法が知られている（例えば、特許文献４参照）。ＦＥＴのＶｇｓ−Ｉｄ特性が、Ｖｇｓ＝０近傍において線形にであれば、相補的な信号のクロスポイントレベルは５０％となる。
【０００８】
【特許文献１】
特開平０８−１３９５３４号公報（図１）
【０００９】
【特許文献２】
特開平０４−０３８００４号公報（第１図）
【００１０】
【特許文献３】
特開平０５−０６３５５０号公報（図１）
【００１１】
【特許文献４】
特開平０６−１０４６６１号公報（図２，３）
【００１２】
【発明が解決しようとする課題】
特許文献１に開示された差動増幅回路は、ディスクリート素子で回路を組む場合には、一般的な方法である。しかしながら、次段の差動増幅回路において、ＦＥＴのソース間に半固定抵抗を接続する必要がある。半固定抵抗を集積化することはできないので、実装上の制約がある。
【００１３】
また、クロスポイントを調整するために２つのトランジスタのベース電流を調整しなければならない。一方を所定のバイアスに固定し、他方を所定バイアスに対して増減するようにし、所定のバイアスにおいてトランジスタがオン、すなわち常に直流電流が流れるバイアスとする。従って、負荷抵抗において、このバイアスにより電圧降下が生じ、コレクタ−エミッタ間電圧が制限される。電源電圧は、低電力／省エネルギーの観点から、５Ｖから３．３Ｖへ、さらに２．０Ｖとなることも見込まれているので、バイアスによる電圧降下は、動作電圧範囲を制限することとなる。
【００１４】
特許文献２に記載の差動増幅回路は、回路規模が複雑で大きくなり、かつチョッパ周波数が信号周波数より高くなければならない。この回路は、直流アンプのオフセットを補償するためのものであって、信号周波数が高い用途に対しては適用できない。
【００１５】
一方、特許文献３に記載の差動型入力回路においても、差動増幅段の素子の特性バラツキにより、クロスポイントのずれが発生する。
【００１６】
特許文献４に記載の相補信号発生回路は、ＦＥＴの互いのソースとゲートを逆に接続する回路であり、その動作周波数に制限が生ずる。入力された単相信号の変化に応じて、２つのＦＥＴは、複数のステップを経過して相補信号を生成する。信号周波数がＧＨｚ帯になると、この応答ステップの時間遅れにより、正常に動作することができない。また、相補信号発生回路においても、素子の特性バラツキにより、クロスポイントのずれが発生する。
【００１７】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高い信号周波数に対しても、クロスポイントのずれを補償することができ、集積化が可能な差動増幅回路、半導体レーザ駆動回路および光受信回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、差動対を構成する一対のトランジスタと、各々の該トランジスタのドレイン端子に接続された負荷抵抗とを有する差動増幅回路において、前記一対のトランジスタのドレイン端子と前記負荷抵抗との間に挿入された第１及び第２のトランジスタと、ドレイン端子が前記一対のトランジスタのドレイン端子の各々に接続され、ゲート端子が共通にバイアスされ、ソース端子が個々にバイアスされた第３及び第４のトランジスタとを備えたことを特徴とする。
【００１９】
この構成によれば、第３及び第４のトランジスタのソース端子のバイアスを調整することにより、負荷抵抗のいずれかに流れるバイパス電流値を調整することができるので、差動対のクロスポイントを変えることができる。
【００２０】
請求項２に記載の発明は、請求項１に記載の前記第３及び第４のトランジスタのソース端子間に接続された可変抵抗を備え、該可変抵抗のタップからバイアスを供給することを特徴とする。
【００２１】
請求項３に記載の発明は、半導体レーザ駆動回路であって、請求項１または２に記載の差動増幅回路と、該差動増幅回路の出力に接続され、出力信号レベルを一定化するリミット回路と、半導体レーザにバイアス電流を供給し、前記リミット回路の出力を変調電流として前記半導体レーザに供給する駆動回路とを備えたことを特徴とする。
【００２２】
請求項４に記載の発明は、光受信回路であって、受光素子により光信号から変換された電気信号を増幅する前置増幅器と、差動対を構成する一方のトランジスタに前記前置増幅器の出力が接続され、差動対を構成する他方のトランジスタに積分回路を介して前記前置増幅器の出力が接続された請求項１または２に記載の差動増幅回路と、該差動増幅回路の出力に接続され、出力信号レベルを一定化するリミット回路とを備えたことを特徴とする。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
図１に、本発明の一実施形態にかかるＬＤ駆動回路を示す。ＬＤ駆動回路は、クロスポイントのずれを補償するクロスポイント調整回路１０と、出力信号レベルのＨｉｇｈ／Ｌｏｗを一定化するリミット回路２０と、駆動回路３０と、ＬＤ４０とが縦続接続されている。ＬＤ４０を駆動する信号は、相補的な信号としてＩＮＡ，ＩＮＢ端子からクロスポイント調整回路１０に入力され、リミット回路２０を介し、相補的な信号として駆動回路３０に出力される。
【００２４】
駆動回路３０は、差動対を構成するトランジスタＴｒ３０１，３０２と、Ｔｒ３０１，３０２の共通ソースに接続され、ＬＤ４０の変調電流を供給する電流源のＴｒ３０３と、ＬＤ４０のカソード端子から分岐して、高周波遮断用のインダクタＬ３０１を介して接続され、ＬＤ４０のバイアス電流を供給する電流源のＴｒ３０４とを有している。変調電流の電流値は、Ｔｒ３０３のゲートに入力する信号ＶＭＯＤにより決定され、バイアス電流電流値は、Ｔｒ３０４のゲートに入力する信号Ｖｂｉａｓにより決定される。
【００２５】
Ｔｒ３０１の出力には、差動対のバランスを確保するために、ＬＤ４０の動作抵抗と等しいダミー抵抗Ｒ３０１を接続する。また、Ｔｒ３０３のドレインとＴｒ３０１，３０２の共通ソース、またはＴｒ３０４のドレインとインダクタＬ３０１との間に、電流遮断用のゲートＴｒを挿入することもできる。ゲートＴｒのゲートを制御することにより、ＬＤ４０からの発光を完全に断とすることができ、レーザの安全規格を充足することができる。
【００２６】
（実施例１）
図２に、本発明の一実施形態にかかるクロスポイント調整回路を示す。クロスポイント調整回路１０は、ＩＮＡ，ＩＮＢ端子に接続され、差動対を構成するトランジスタＴｒ１０１，１０２と、Ｔｒ１０１，１０２に縦続接続された第１及び第２のトランジスタであるＴｒ１０３，１０４と、Ｔｒ１０３，１０４のドレインに接続され、ソースフォロワ回路を構成するＴｒ１０５，１０６とを有している。Ｔｒ１０３，１０４のドレインには、さらに差動対を構成するＴｒ１０１，１０２の負荷抵抗Ｒ１０３，１０４が接続され、Ｔｒ１０１，１０２の共通ソースには、電流源のＴｒ１０９が接続されている。Ｔｒ１０５，１０６のソースは、レベルシフトのためのダイオードＤ１０１〜Ｄ１０４を介して、出力であるＯＵＴＡ，ＯＵＴＢ端子に接続されている。
【００２７】
Ｔｒ１０１，１０２の負荷に対して電流をバイパスするように、第３及び第４のトランジスタであるＴｒ１０７，１０８が接続されている。Ｔｒ１０７，１０８のゲートには、抵抗Ｒ１０５，１０６で設定された所定の電圧値が供給される。Ｔｒ１０７，１０８のソースは、高抵抗Ｒ１０７，１０８を介して電源ＶＳＳに接続される。抵抗Ｒ１０７，１０８の値は、この抵抗にリーク電流が流れ、電流帰還作用によりＴｒ１０１，１０２がオフとなる抵抗値であればよく、１０ｋΩ以上が好ましい。
【００２８】
さらに、Ｔｒ１０７，１０８のソースには、ＰＷＣ，ＰＷＣＢ端子を介してＬＤ駆動回路の外部に導かれ、ＡＤＪ回路が接続される。図３（ａ）に示したように、ＡＤＪ回路は、ＰＷＣ，ＰＷＣＢ端子のいずれか一方に、外部調整用の抵抗Ｒ１１を接続する。抵抗Ｒ１１により、Ｔｒ１０７，１０８のいずれか一方のソース抵抗の抵抗値が減少するので、抵抗Ｒ１１が接続されたＴｒに流れる電流を制御することができる。クロスポイントを上昇させる場合には、ＰＷＣ端子に抵抗Ｒ１１を接続し、クロスポイントを下降させる場合には、ＰＷＣＢ端子に抵抗Ｒ１１を接続する。その結果、負荷抵抗Ｒ１０３，１０４のいずれかに流れるバイパス電流値を調整することができるので、差動対のクロスポイントを変えることができる。抵抗Ｒ１１の抵抗値は１０ｋΩとするか、または可変抵抗としてもよい。
【００２９】
従来のクロスポイントの調整、例えば、特許文献１に示したように、第２の差動増幅回路のベースバイアスを与えるための外部制御電圧を必要とする。本実施形態によれば、ＡＤＪ回路として、抵抗素子を接続すればよいので、回路構成を簡易にすることができる。
【００３０】
図４に、本発明の一実施形態にかかるリミット回路を示す。リミット回路２０は、ＩＮＣ，ＩＮＤ端子に接続され、差動対を構成するＴｒ２０１，２０２と、Ｔｒ２０１，２０２に縦続接続されたＴｒ２０３，２０４と、Ｔｒ２０３，２０４のドレインに接続され、ソースフォロワ回路を構成するＴｒ２０５，２０６とを有している。Ｔｒ２０３，２０４のドレインには、さらに差動対を構成するＴｒ２０１，２０２の負荷抵抗Ｒ２０３，２０４が接続され、Ｔｒ２０１，２０２の共通ソースには、電流源のＴｒ２０７が接続されている。Ｔｒ２０５，２０６のソースは、レベルシフトのためのダイオードＤ２０１〜Ｄ２０４を介して、出力であるＯＵＴＣ，ＯＵＴＤ端子に接続されている。クロスポイント調整回路１０のＯＵＴＡ，ＯＵＴＢ端子は、ＩＮＣ，ＩＮＤ端子に接続され、ＯＵＴＣ，ＯＵＴＤ端子は、駆動回路３０に接続される。
【００３１】
（実施例２）
実施例２のＬＤ駆動回路の構成は、実施例１に同じである。ＡＤＪ回路は、図３（ｂ）に示したように、ＰＷＣ，ＰＷＣＢ端子の間に半固定抵抗Ｒ１２を接続し、半固定抵抗Ｒ１２のタップは、抵抗Ｒ１３を介して電源Ｖｓｓに接続されている。半固定抵抗Ｒ１２を調整することにより、クロスポイント位置の上昇、下降を一挙に調整することが可能となる。
【００３２】
なお、抵抗Ｒ１３は、トランジスタの保護のためである。半固定抵抗Ｒ１２を左右いずれかに回し切った場合に、Ｔｒ１０７，１０８のソースがＶｓｓに直接接続されることとなり電流帰還が働かなくなる。Ｔｒ１０７，１０８のゲートバイパスＶｂが直接印加されることになり、Ｖｂの値によってはＶｇｓが１Ｖ以上にもなる。これを避けるために、数百Ωの抵抗Ｒ１３を挿入して、Ｔｒ１０７，１０８のソースに電流帰還を作用させる。
【００３３】
半固定抵抗Ｒ１２の抵抗値は、実施例１と対比させた場合には、２０ｋΩとなる。タップが中点にある場合には、Ｔｒ１０７，１０８のソースにそれぞれ１０ｋΩが接続されることとなる。
【００３４】
（実施例３）
なお、実施例１のＬＤ駆動回路において、図２に示したクロスポイント調整回路のＴｒ１０３，１０４のゲートを、接地してもよい。
【００３５】
実施例１〜３において、差動対を構成するトランジスタＴｒ１０１，１０２と負荷抵抗Ｒ１０３，１０４との間に、Ｔｒ１０３，１０４を挿入することにより、Ｔｒ１０１，１０２のＶｄｓ（ドレイン−ソース間電圧）が、入力信号に従って大きく変化することがなくなる。差動回路の原理は、電流源のトランジスタにより決定される電流を、差動回路のいずれか一方の経路に流すようにスイッチングすることにある。Ｔｒ１０３，１０４が挿入されてない場合には、電流のｏｎ／ｏｆｆにより負荷抵抗Ｒ１０３，１０４で発生する電圧の変化が、Ｔｒ１０１，１０２のドレイン電圧の変化として現れてしまう。Ｔｒ１０３，１０４を挿入することにより、この電圧の変化は、Ｔｒ１０３，１０４に電流を流すために必要なゲートバイアスの変動分だけに抑えることができる。
【００３６】
また、Ｔｒ１０３，１０４を追加することにより、Ｔｒ１０１，１０２のドレイン電位の変動が抑えられるので、Ｔｒ１０１，１０２のドレイン−ゲート間の寄生容量による影響を低減することができる。ドレイン−ゲート間の寄生容量は、帰還容量として作用するため、Ｔｒ１０１，１０２は、積分回路として動作することとなり、高速応答の妨げとなる。ドレイン電位の変動を抑制することで、この寄生容量による影響を回避することができる。
【００３７】
さらに、Ｔｒ１０１，１０２のドレインには、クロスポイント調整用のＴｒ１０７，１０８のドレインが接続される。その結果、Ｔｒ１０７，１０８のドレイン−ゲート間の寄生容量による影響を低減することができ、より効果的である。
【００３８】
従来のクロスポイント調整回路は、例えば、特許文献１に示したように、第１の差動増幅回路の差動対を構成するトランジスタのドレインと、負荷抵抗との間に第２の差動増幅回路が接続されている。従って、第２の差動増幅回路の寄生容量が第１の差動増幅回路の動作に影響を与える。本実施形態によれば、実施例１のように縦続接続されたトランジスタ対を設けたので、寄生容量による影響を低減することができる。
【００３９】
（クロスポイントの調整の効果）
図５及び図６に、実施例１においてクロスポイントを調整した結果を示す。図１のＬＤ駆動回路において、リミット回路２０のＯＵＴＣ，ＯＵＴＤ端子の出力をシミュレーションした結果である。図５（ａ）は、回路素子の特性が完全にバランスしている場合であり、ＡＤＪ回路として外部には何も接続されていない。クロスポイントは、ほぼ５０％に設定されている。
【００４０】
図５（ｂ）〜（ｅ）は、実施例１において、ＰＷＣ端子に抵抗Ｒ１１を接続し、その抵抗値を２ｋΩ〜０．５ｋΩに変えた場合である。抵抗値が小さくなるにつれて、クロスポイントは５０％から小さい値にシフトしているのがわかる。図６（ａ）〜（ｄ）は、実施例１において、ＰＷＣＢ端子に抵抗Ｒ１１を接続し、その抵抗値を２ｋΩ〜０．５ｋΩに変えた場合である。クロスポイントは５０％から大きい値にシフトしているのがわかる。図７には、横軸に抵抗値を、縦軸にクロスポイントの位置を示した。
【００４１】
このＬＤ駆動回路に接続されるＬＤの特性に依存して、ＰＷＣ端子またはＰＷＣＢ端子のいずれかに、適当な抵抗を接続することにより、ＬＤから発光する光信号のクロスポイントを調整することができる。このクロスポイントの調整は、接続されるＬＤに固有のものであり、一度調整用の抵抗値を決定した場合には、信号周波数が変化したとしても、この抵抗値をその周波数に応じて調整する必要はない。
【００４２】
（光受信回路）
上述した実施形態においては、ＬＤ駆動回路におけるクロスポイントの調整について説明した。クロスポイント調整回路は、ＬＤ駆動回路のみならず、光受信回路においても同様に利用することができる。ＬＤ駆動回路においてクロスポイントが調整された場合には、受信回路で再度クロスポイントを調整する必要性は乏しい。しかしながら、全てのＬＤ駆動回路においてクロスポイントが調整されているわけではない。
【００４３】
クロスポイントが調整されていないＬＤ駆動回路からの光は、当然にクロスポイントがずれたものとなっている。この様な光信号を受光して、電気信号に変更した場合には、この電気信号にもクロスポイントのずれは反映される。また、ＬＤ駆動回路においてクロスポイントが調整されていたとしても、伝送ファイバ中での分散の影響、受光素子での応答時間等が原因となって、電気信号のクロスポイントはずれたものとなる。
【００４４】
クロスポイントのずれた電気信号に含まれるデータを再生しても、再生データのビットエラー率を向上させることができない。受信信号のクロスポイントのずれを調整することで、エラー率を低下させることができる。
【００４５】
図８に、本発明の一実施形態にかかる光受信回路を示す。光受信回路は、光信号を電気信号に変換するＰＤ５０と、プリアンプ６０とメインアンプ７０とが縦続接続されている。変換された電気信号は、増幅され、相補的な信号としてＯＵＴＥ，ＯＵＴＦ端子から出力される。プリアンプ６０は、ＴＩＡ（Ｔｒａｎｓ  Ｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）６１と帰還抵抗（Ｔｒａｎｓ  Ｉｍｐｅｄａｎｃｅ）６２とから構成される。ＴＩＡ６１の入力インピーダンスを非常に高く設定してあるので、ＰＤ５０からの電流信号は帰還抵抗６２に導かれ、ＴＩＡ６１の出力端に吸い込まれる。ＴＩＡ６２の出力端には、帰還電流に比例し、位相が１８０°異なる電圧が発生する。
【００４６】
この電圧信号は、メインアンプ７０に入力される。メインアンプ７０は、クロスポイント調整回路７１とリミット回路７２とから構成されている。ＴＩＡ６１からの電圧信号は、クロスポイント調整回路７１の差動対を構成するトランジスタの一方に入力する。他方のトランジスタには、抵抗Ｒ７０１とコンデンサＣ７０１による積分回路を介して、ＴＩＡ６１の出力が入力される。他方のトランジスタには、電圧信号の平均値が与えられることになり、クロスポイント調整回路７１の出力には、ＴＩＡ６１の出力に対応した相補的な信号が出力されることになる。この相補的な出力信号は、リミット回路７２に入力されて増幅される。
【００４７】
クロスポイント調整回路７１の構成は、図２に示した通りである。図３に示したように、ＰＷＣ，ＰＷＣＢ端子にＡＤＪ回路を接続して調整することにより、クロスポイント調整回路７１の出力のＤＣレベルを変更することができる。リミット回路７２、リミッタとして機能するため、ＯＵＴＥ，ＯＵＴＦ端子の出力のＨｉｇｈ／Ｌｏｗレベルが所定値に保たれる。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、一対のトランジスタのドレイン端子と負荷抵抗との間に挿入された第１及び第２のトランジスタと、ドレイン端子が一対のトランジスタのドレイン端子の各々に接続され、ゲート端子が共通にバイアスされ、ソース端子が個々にバイアスされた第３及び第４のトランジスタとを備えたので、第３及び第４のトランジスタのソース端子のバイアスを調整することにより、負荷抵抗のいずれかに流れるバイパス電流値を調整することができるので、差動対のクロスポイントを変えることが可能となる。
【００４９】
また、本発明によれば、第１及び第２のトランジスタを設けたので、一対のトランジスタと第３及び第４のトランジスタの寄生容量による影響を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかるＬＤ駆動回路を示すブロック図である。
【図２】本発明の一実施形態にかかるクロスポイント調整回路を示す回路図である。
【図３】本発明の一実施形態にかかるＡＤＪ回路を示す回路図である。
【図４】本発明の一実施形態にかかるリミット回路を示す回路図である。
【図５】実施例１においてＰＷＣ端子に抵抗を接続し、クロスポイントを調整した結果を示す図である。
【図６】実施例１においてＰＷＣＢ端子に抵抗を接続し、クロスポイントを調整した結果を示す図である。
【図７】抵抗値を変えてクロスポイントを調整した結果を示す図である。
【図８】本発明の一実施形態にかかる光受信回路を示すブロック図である。
【符号の説明】
１０，７１    クロスポイント調整回路
２０，７２    リミット回路
３０    駆動回路
４０    ＬＤ
５０    ＰＤ
６０    プリアンプ
６１    ＴＩＡ
６２    帰還抵抗
７０    メインアンプ
【図１】
2004312396.tif 000003
【図２】
2004312396.tif 000004
【図３】
2004312396.tif 000005
【図４】
2004312396.tif 000006
【図５】
2004312396.tif 000007
【図６】
2004312396.tif 000008
【図７】
2004312396.tif 000009
【図８】
2004312396.tif 000010