(57)【要約】【課題】入力直流電圧が大きく変動した場合でも出力直流電圧がほぼ一定となるように制御可能なＤＣ／ＤＣコンバータにおいて、特にスイッチング損失の低減化を図る。【解決手段】高周波トランス７の一次側には半導体フルブリッジ形変換回路３〜５を、トランス７の二次側には整流回路８をそれぞれ接続して構成されるＤＣ／ＤＣコンバータにおいて、１つの鉄心に結合されるリアクトル２ａ，２ｂを設け、一方の２ａは入力直流電源と半導体フルブリッジとの間に挿入し、他方の２ｂはダイオード９を介し整流回路８の直流出力側に並列に接続することで、トランス７の一次側ではスイッチング損失を削減し、その二次側では整流回路の低耐圧化による低損失化を併せて実現する。【選択図】        図１
2004312906.tif 000002
【特許請求の範囲】
【請求項１】
入力直流電源からフルブリッジ形変換回路により変換した高周波の交流をトランスの一次側に入力し、そのトランスの二次側から整流回路により整流した直流出力電圧を得るＤＣ／ＤＣコンバータにおいて、
同一鉄心に２組の巻線を持つリアクトルを設け、このリアクトルの第１の巻線は前記入力直流電源とフルブリッジ形変換回路との間に直列に挿入し、
第２の巻線はダイオードを介し前記整流回路の直流出力側に並列に接続したことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
入力直流電源からフルブリッジ形変換回路により変換した高周波の交流をトランスの一次側に入力し、そのトランスの二次側から整流回路により整流した直流出力電圧を得るＤＣ／ＤＣコンバータにおいて、
同一鉄心に３組の巻線を持つリアクトルを設け、このリアクトルの第１の巻線は前記入力直流電源とフルブリッジ形変換回路との間に直列に挿入し、
第２の巻線はダイオードを介し前記整流回路の直流出力側に並列に接続し、
第３の巻線は前記第１の巻線に存在する漏れインダクタンスのエネルギーを吸収するためのスナバ用コンデンサと直列にダイオードを介して接続し、その直列回路を、吸収されたスナバエネルギーを回生するために、前記フルブリッジ形変換回路の直流側入力端子間に接続したことを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高周波トランスを備えた直流電圧入力−直流電圧出力のＤＣ／ＤＣコンバータ、特に回路の損失を低減させるためのＤＣ／ＤＣコンバータに関する。
【０００２】
【従来の技術】
図７，図８にＤＣ／ＤＣコンバータ回路の従来例（非特許文献１，特許文献１等参照）を示す。
図７では、ＦＥＴ（電界効果トランジスタ）３〜６で構成される半導体フルブリッジ形変換回路の直流入力部は直流入力端子Ｐ，Ｎに接続され、交流端子部は高周波トランス７の一次側巻線に接続されている。高周波トランス７の二次側巻線はダイオード８１，８２からなる半導体整流回路８の交流入力部に接続され、半導体整流回路８の直流出力部はリアクトル２を介して直流出力端子Ｐ，Ｎに接続され出力となっている。
また、図８ではＦＥＴ３〜６のドレイン−ソース間に、コンデンサ３１〜６１を接続した構成とすることで、ＦＥＴ３〜６のターンオフをゼロボルトスイッチング（ＺＶＳ）化し、低損失化を図っている。
【０００３】
【非特許文献１】
社団法人  電気学会編、（株）オーム社、１９８７年３月３１日発行、
「半導体電力変換回路」ｐ．２９７、１３章２．１．４項、フルブリッジ形変換回路
【特許文献１】
特開２００１−２５８２５０号公報（第２−３頁、図１）
【０００４】
【発明が解決しようとする課題】
図７の回路では、ＦＥＴ３〜６のターンオフ動作は全て一般的なハードスイッチングとなるため、大きなスイッチング損失が発生する。さらに、入力電圧が大きく変動したときでも、出力電圧を一定値に制御する必要がある場合は、高周波トランス７の二次側巻数比を小さくできないため、半導体整流回路８のダイオード８１，８２に高耐圧のダイオードが必要で、大きな通流損失が発生する。
【０００５】
また、図８の回路では、コンデンサ３１，４１，５１，６１の効果により、ＦＥＴ３〜６のターンオフ動作はＺＶＳ（ゼロボルトスイッチング）のソフトスイッチングとなり、スイッチング損失は低減される。しかし、入力電圧が大きく変動したときでも出力電圧を一定値に制御する必要がある場合は、ＦＥＴ３〜６の制御方式として、例えば上記特許文献１のような位相シフト方式とする必要がある。すなわち、位相シフト期間において一次側ではＦＥＴ５→トランス７→ＦＥＴ３→ＦＥＴ５の経路、またはＦＥＴ６→ＦＥＴ４→トランス７→ＦＥＴ６の経路で電流が還流するため、ＦＥＴ３〜６の通流損失が発生する。さらに、図７の回路と同様に高周波トランス７の二次側巻数比を小さくできないため、半導体整流回路８のダイオード８１，８２に高耐圧のダイオードが必要で、大きな通流損失が発生する。
【０００６】
つまり、図７や図８の回路では、入力電圧が大きく変動しても出力電圧を一定値に制御する必要があるときは、損失が増大して低効率となり、ひいては大型化や高価格化を招くと言う問題がある。
したがって、この発明の課題は、損失が少なく小形・高効率・低価格なＤＣ／ＤＣコンバータを提供することにある。
【０００７】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、入力直流電源からフルブリッジ形変換回路により変換した高周波の交流をトランスの一次側に入力し、そのトランスの二次側から整流回路により整流した直流出力電圧を得るＤＣ／ＤＣコンバータにおいて、
同一鉄心に２組の巻線を持つリアクトルを設け、このリアクトルの第１の巻線は前記入力直流電源とフルブリッジ形変換回路との間に直列に挿入し、
第２の巻線はダイオードを介し前記整流回路の直流出力側に並列に接続したことを特徴とする。
【０００８】
また、請求項２の発明では、入力直流電源からフルブリッジ形変換回路により変換した高周波の交流をトランスの一次側に入力し、そのトランスの二次側から整流回路により整流した直流出力電圧を得るＤＣ／ＤＣコンバータにおいて、
同一鉄心に３組の巻線を持つリアクトルを設け、このリアクトルの第１の巻線は前記入力直流電源とフルブリッジ形変換回路との間に直列に挿入し、
第２の巻線はダイオードを介し前記整流回路の直流出力側に並列に接続し、
第３の巻線は前記第１の巻線に存在する漏れインダクタンスのエネルギーを吸収するためのスナバ用コンデンサと直列にダイオードを介して接続し、その直列回路を、吸収されたスナバエネルギーを回生するために、前記フルブリッジ形変換回路の直流側入力端子間に接続したことを特徴とする。
【０００９】
【発明の実施の形態】
図１はこの発明の実施の形態を示す回路図である。
この回路の図７との相違点は、２組の巻線を持つリアクトル２を設けた点であり、第１の巻線２ａは直流入力端子ＰとＦＥＴ３との間に直列に接続されており、第１の巻線２ｂはダイオード９を介し直流出力端子Ｐ，Ｎの間に並列に接続されている。
【００１０】
図６を参照しつつ図１の動作を説明する。なお、図６は図１の動作を説明するタイムチャートで、同（ａ），（ｂ），（ｃ）はそれぞれＦＥＴ３，４，６の駆動信号および電流、同（ｄ）はＦＥＴ５の駆動信号、同（ｅ）はトランス７の電圧、同（ｆ）はリアクトル２ａの電流、同（ｇ）はリアクトル２ｂの電流を示す。
まず、ＦＥＴ３とＦＥＴ６がオンしている状態では、一次側の電流は直流入力端子Ｐ→リアクトル２の第１の巻線２ａ→ＦＥＴ３→高周波トランス７→ＦＥＴ６→直流入力端子Ｎの経路で流れ、高周波トランス７の二次側では、直流出力端子Ｎ→高周波トランス７→整流ダイオード８１→直流出力端子Ｐの経路で電流が流れる、いわゆる駆動モードになる。このとき、リアクトル２には、巻線２ａに流れる電流の二乗に比例するエネルギーが蓄積されて行く。
【００１１】
次に、ＦＥＴ３がターンオフし代わりにＦＥＴ４をターンオンすると、ＦＥＴ３はハードスイッチングのターンオフ損失を発生し、一次側の電流はＦＥＴ３を流れる経路から還流ダイオード４ｂ→高周波トランス７→ＦＥＴ６の経路に転流し、いわゆる還流モードとなる。高周波トランス７の二次側では、１つは一次側の還流電流に対応した直流出力端子Ｎ→高周波トランス７→整流ダイオード８１→直流出力端子Ｐの経路で流れる電流と、直流出力端子Ｎ→ダイオード９→リアクトル２の第２の巻線２ｂ→直流出力端子Ｐの経路で電流が流れる。このとき、高周波トランス７の漏れインダクタンスに残っているエネルギーにより流れている一次側の還流電流は、二次側で出力電圧にクランプされるため、二次側に回生され急速に減衰して自然消滅する。リアクトル２に蓄えられていたエネルギーは、巻線２ｂに転化し直流出力側に放出されて行く。
【００１２】
次に、その状態からＦＥＴ６をオフするが、一次側の還流電流は既に消滅しており、ＦＥＴ６は電流ゼロのためターンオフ損失は発生しない。休止時間（ｏｆｆ−ｄｕｔｙ）の後、ＦＥＴ５をターンオンすると、リアクトル２に残っているエネルギーが巻線２ｂから２ａに転化し、直流入力端子Ｐ→巻線２ａ→ＦＥＴ５→高周波トランス７→ＦＥＴ４→直流入力端子Ｎの経路で電流が流れ始める。このとき、高周波トランス７の一次側漏れインダクタンスにより、その電流の変化率（ｄｉ／ｄｔ）が抑制されるため、ＦＥＴ５のターンオンはゼロ電流スイッチング（ＺＣＳ）となり、損失はほとんど発生しない。二次側では、巻線２ｂに流れていた電流は巻線２ａに転化したためゼロとなり、代わりに直流出力端子Ｎ→高周波トランス７→整流ダイオード８２→直流出力端子Ｐの経路で電流が流れ出し、駆動モードになる。
【００１３】
図１の回路では、上記のような駆動モードと還流モードを交互に繰り返すことにより、ＤＣ／ＤＣ変換を行なっている。その中で、ＦＥＴのスイッチング損失はＦＥＴ３，４のハードスイッチングによるターンオフ損失だけで他は発生しないため、低損失となっている。さらに、二次側の整流ダイオード８１，８２は直流出力電圧にクランプされるため、出力電圧の２倍＋α（余裕）で良く、低耐圧のダイオードによる低損失化が可能となる。
【００１４】
図２は図１の変形例を示す回路図である。
図１との相違点は、コンデンサ３１，４１をＦＥＴ３，４のドレイン−ソース間に付加した点にある。基本的な動作は図１と同じであるが、コンデンサ３１，４１を付加したことにより、図１では発生していたＦＥＴ３，４のハードスイッチングによるターンオフ損失が、ここではＺＶＳのソフトスイッチングとなり、さらなる低損失化が可能となる。
【００１５】
図３は図２の第１の変形例を示す回路図である。
図２との相違点はコンデンサ１２ａ、ダイオード１２ｂおよびダイオード１２ｃからなるスナバ回路１２を付加した点にある。基本的な動作は図２と同じであるが、スナバ回路１２の動作は次の通りである。
いま、ＦＥＴ３またはＦＥＴ４がターンオフして装置が還流モードになったとき、理想的には巻線２ａの電流は巻線２ｂに全て転化できるが、実際には漏れインダクタンスが存在するため、そのエネルギーを巻線２ａ→コンデンサ１２ａ→ダイオード１２ｂ→巻線２ａの経路で流しコンデンサ１２ａで吸収する。次に、駆動モードになると、コンデンサ１２ａで吸収したエネルギーをコンデンサ１２ａ→ＦＥＴ３またはＦＥＴ５→高周波トランス７→ＦＥＴ４またはＦＥＴ６→ダイオード１２ｃ→コンデンサ１２ａの経路で二次側に損失無しで回生する。
【００１６】
図４は図２の第２の変形例を示す回路図である。
図２との相違点はコンデンサ１２ａ，１２ｄと、ダイオード１２ｅ，１２ｆ，１２ｇからなるスナバ回路１２を付加した点にある。基本的な動作は図２と同じであるが、スナバ回路１２の動作は次の通りである。
いま、ＦＥＴ３またはＦＥＴ４がターンオフして装置が還流モードになったとき、理想的には巻線２ａの電流は巻線２ｂに全て転化できるが、実際には漏れインダクタンスが存在するため、そのエネルギーを巻線２ａ→コンデンサ１２ａ→ダイオード１２ｇ→コンデンサ１２ｄ→電解コンデンサ１→巻線２ａの経路で流し、コンデンサ１２ａと１２ｄで直列に吸収する。次に、駆動モードになると、コンデンサ１２ａと１２ｄで吸収したエネルギーを、１つはコンデンサ１２ａ→ＦＥＴ３またはＦＥＴ５→高周波トランス７→ＦＥＴ４またはＦＥＴ６→ダイオード１２ｃ→コンデンサ１２ａの経路と、もう１つはコンデンサ１２ｄ→ダイオード１２ｆ→ＦＥＴ３またはＦＥＴ５→高周波トランス７→ＦＥＴ４またはＦＥＴ６→コンデンサ１２ｄの経路で、並列に損失無しで二次側に回生する。
【００１７】
図５は図３の変形例を示す回路図である。
図３との相違点はリアクトル２に第３の巻線２ｃを付加し、これをダイオード１２ｃと直流入力端子Ｎとの間に挿入した転にある。基本的な動作は図３と同じであるが、駆動モードにおいて第３の巻線２ｃの起電圧により、コンデンサ１２ａ→ＦＥＴ３またはＦＥＴ５→高周波トランス７→ＦＥＴ４またはＦＥＴ６→第３の巻線２ｃ→ダイオード１２ｃ→コンデンサ１２ａの経路によるエネルギー回生が容易となるため、コンデンサ１２ａにかかる電圧を低くすることができ、その結果、ＦＥＴ３またはＦＥＴ４のターンオフ時のスナバ回路１２のクランプ電圧が低くなり、ＦＥＴ３〜６の耐圧を下げることができ装置の低損失，低価格化を実現できる。
【００１８】
【発明の効果】
この発明によれば、同一鉄心に２組または３組の巻線を持つリアクトルの、第１の巻線は一次側では変換回路と直列に挿入し、第２の巻線は二次側では整流回路と並列に挿入することにより、従来のものと比べて一次側では変換回路のスイッチング損失の削減を図り、二次側では整流回路の低耐圧化による低損失化が可能となり、装置の小形，低価格化に寄与することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す回路図
【図２】図１の変形例を示す回路図
【図３】図２の第１の変形例を示す回路図
【図４】図２の第２の変形例を示す回路図
【図５】図３の変形例を示す回路図
【図６】図１の動作説明図
【図７】第１の従来例を示す回路図
【図８】第２の従来例を示す回路図
【符号の説明】
１，１０…電解コンデンサ、２…リアクトル、２ａ…リアクトルの第１の巻線、２ｂ…リアクトルの第２の巻線、２ｃ…リアクトルの第３の巻線、３，４，５，６…ＦＥＴ（電界効果トランジスタ）、３ｂ，４ｂ，５ｂ，６ｂ…還流ダイオード、７…高周波トランス、８…半導体整流回路、８１，８２…整流ダイオード、９…ダイオード、１１…負荷、１２…スナバ回路、１２ａ，１２ｄ…スナバコンデンサ、１２ｂ，１２ｃ，１２ｅ，１２ｆ，１２ｇ…スナバダイオード。
【図１】
2004312906.tif 000003
【図２】
2004312906.tif 000004
【図３】
2004312906.tif 000005
【図４】
2004312906.tif 000006
【図５】
2004312906.tif 000007
【図６】
2004312906.tif 000008
【図７】
2004312906.tif 000009
【図８】
2004312906.tif 000010