(57)【要約】【課題】出力電流の定電流性が保たれる出力電圧の電圧範囲を広げることができると共に、入力電流の変化に対して出力電流を高速に追従させることができるカレントミラー回路を得る。【解決手段】電源電圧ＶＤＤと入力端ＩＮとの間に、ＰＭＯＳトランジスタＰ１０及びＰ１１の直列回路及びＰＭＯＳトランジスタＰ２０及びＰ２１の直列回路が並列に接続されると共に、電圧電圧ＶＤＤと出力端ＯＵＴとの間にＰＭＯＳトランジスタＰ３０及びＰ３１の直列回路が接続され、ＰＭＯＳトランジスタＰ１０及びＰ３０の各ゲートは接地電圧にそれぞれ接続され、ＰＭＯＳトランジスタＰ１１，Ｐ２１，Ｐ３１の各ゲートの接続部はＰＭＯＳトランジスタＰ１１及びＰ２１の各ドレインにそれぞれ接続され、ＰＭＯＳトランジスタＰ２０のゲートはＰＭＯＳトランジスタＰ３１のドレインに接続されている。【選択図】  図１
2004180007.tif 000002
【特許請求の範囲】
【請求項１】
入力端を流れる入力電流に応じた出力電流を出力端から出力するカレントミラー回路において、
第１の電源電圧と前記入力端との間に第１のトランジスタと第２のトランジスタが直列に接続され前記入力端に入力電流を流す第１の直列回路と、
第１の電源電圧と前記入力端との間に第３のトランジスタと第４のトランジスタが直列に接続され、該第１の直列回路と並列に接続されて第１の直列回路と共に前記入力端に入力電流を流す第２の直列回路と、
第１の電源電圧と前記出力端との間に第５のトランジスタと第６のトランジスタが直列に接続され、前記出力電流を出力する第３の直列回路と、
を備え、
前記第１及び第５の各トランジスタは、該各トランジスタの制御信号入力端が第２の電源電圧にそれぞれ接続されてオンし、前記第２、第４及び第６の各トランジスタは、該各トランジスタの制御信号入力端がそれぞれ前記入力端に接続され、前記第３のトランジスタは、該トランジスタの制御信号入力端が前記出力端に接続されることを特徴とするカレントミラー回路。
【請求項２】
前記第１、第３及び第５の各トランジスタは、それぞれ第１の電源電圧側に接続され、前記第２及び第４の各トランジスタは、それぞれ前記入力端に入力電流を流し、前記第６のトランジスタは、前記出力電流を出力端に出力することを特徴とする請求項１記載のカレントミラー回路。
【請求項３】
入力端を流れる入力電流に応じた出力電流を出力端からレーザダイオードに出力するカレントミラー回路を備えた半導体レーザ駆動回路において、
前記カレントミラー回路は、
第１の電源電圧と前記入力端との間に第１のトランジスタと第２のトランジスタが直列に接続され前記入力端に入力電流を流す第１の直列回路と、
第１の電源電圧と前記入力端との間に第３のトランジスタと第４のトランジスタが直列に接続され、該第１の直列回路と並列に接続されて第１の直列回路と共に前記入力端に入力電流を流す第２の直列回路と、
第１の電源電圧と前記出力端との間に第５のトランジスタと第６のトランジスタが直列に接続され、前記出力電流を出力する第３の直列回路と、
を備え、
前記第１及び第５の各トランジスタは、該各トランジスタの制御信号入力端が第２の電源電圧にそれぞれ接続されてオンし、前記第２、第４及び第６の各トランジスタは、該各トランジスタの制御信号入力端がそれぞれ前記入力端に接続され、前記第３のトランジスタは、該トランジスタの制御信号入力端が前記出力端に接続されることを特徴とする半導体レーザ駆動回路。
【請求項４】
前記第１、第３及び第５の各トランジスタは、それぞれ第１の電源電圧側に接続され、前記第２及び第４の各トランジスタは、それぞれ前記入力端に入力電流を流し、前記第６のトランジスタは、前記出力電流を出力端に出力することを特徴とする請求項３記載の半導体レーザ駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電流に対して一定の比をなす電流を生成して出力するカレントミラー回路に関し、特に、高速で出力電流を変化させることができ、しかも出力電流に定電流性が求められる、例えば、光ディスク読み書き用レーザダイオード駆動回路に使用されるカレントミラー回路に関する。
【０００２】
【従来の技術】
従来から使用されているカレントミラー回路には、基本的な回路構成のカレントミラー回路（以下、基本カレントミラー回路と呼ぶ）、カスコード型カレントミラー回路、ウイルソン型カレントミラー回路及び低電圧カスコード型カレントミラー回路があった。
【０００３】
【発明が解決しようとする課題】
図９は、基本カレントミラー回路の例を示した回路図である。
図９では、ＰＭＯＳトランジスタ１０１はドレインとゲートが接続されており、ドレインから電流Ｉｉｎを流し出すとＰＭＯＳトランジスタ１０１とＰＭＯＳトランジスタ１０２のトランジスタサイズ比にほぼ比例した電流ＩｏｕｔがＰＭＯＳトランジスタ１０２のドレインから出力される。しかし、このような基本カレントミラー回路では、ＭＯＳトランジスタのチャネル長変調効果により、ＰＭＯＳトランジスタ１０２のドレインが接続された出力端ＯＵＴの電圧Ｖｏｕｔによって図１０で示しているように出力電流Ｉｏｕｔは変化するという欠点があった。
【０００４】
図９の回路において、出力電流Ｉｏｕｔの定電流性が保たれる出力端ＯＵＴの電圧Ｖｏｕｔは下記（１）式の範囲となる。
Ｖｏｕｔ≦ＶＤＤ−（Ｖｇｓ−Ｖｔｈ）………………（１）
なお、前記（１）式において、ＶＤＤは電源電圧であり、ＶｇｓはＰＭＯＳトランジスタ１０２のゲート・ソース間電圧であり、ＶｔｈはＰＭＯＳトランジスタ１０２のしきい値電圧である。
【０００５】
ＰＭＯＳトランジスタ１０２がリニア領域から飽和領域に切り替わるポイントのドレイン・ソース間電圧ＶｄｓをＶｅｆｆとすると、Ｖｅｆｆは下記（２）式のようになる。
Ｖｅｆｆ＝Ｖｇｓ−Ｖｔｈ………………（２）
該（２）式より、前記（１）式は下記（３）式のように示すことができる。
Ｖｏｕｔ≦ＶＤＤ−Ｖｅｆｆ………………（３）
【０００６】
次に、図１１は、カスコード型カレントミラー回路の例を示した回路図である。
図１１では、カレントミラー回路を二段重ねにした構成をなしており、出力電流Ｉｏｕｔを決めているトランジスタであるＰＭＯＳトランジスタ１１２のドレイン電圧が出力端ＯＵＴの電圧Ｖｏｕｔの影響を受けにくいために、図１２で示すように、図１１のカスコード型カレントミラー回路は、出力電流Ｉｏｕｔの定電流性に優れている。なお、図１２では、（ａ）で示した特性が図１１で示したカスコード型カレントミラー回路の場合を示し、（ｂ）で示した特性は図９で示した基本カレントミラー回路の場合を示している。
【０００７】
図１１の回路において、出力電流Ｉｏｕｔの定電流性が保たれる出力端ＯＵＴの電圧Ｖｏｕｔは下記（４）式の範囲となる。
Ｖｏｕｔ≦ＶＤＤ−（Ｖｄｓ１１２−Ｖｇｓ１１３−Ｖｔｈ）＝ＶＤＤ−（２・×Ｖｇｓ−Ｖｔｈ）………………（４）
なお、前記（４）式において、Ｖｄｓ１１２はＰＭＯＳトランジスタ１１２のドレイン・ソース間電圧を、Ｖｇｓ１１３はＰＭＯＳトランジスタ１１３のゲート・ソース間電圧をそれぞれ示し、ＰＭＯＳトランジスタ１１２，１１３の各ゲート・ソース間電圧Ｖｇｓがそれぞれ同じである場合を示している。
【０００８】
また、図１１の各ＰＭＯＳトランジスタ１１０〜１１３のしきい値電圧Ｖｔｈも同じであると仮定し、Ｖｅｆｆ＝Ｖｇｓ−Ｖｔｈとすると前記（４）式は下記（５）式で表すことができる。
Ｖｏｕｔ≦ＶＤＤ−（２・Ｖｅｆｆ＋Ｖｔｈ）………………（５）
該（５）式と前記（３）式を比較すると、（５）式のほうが（Ｖｅｆｆ＋Ｖｔｈ）だけ定電流動作可能な出力電圧範囲が狭くなっていることが分かる。
【０００９】
このように、カスコード型カレントミラー回路は、基本カレントミラー回路よりも、出力電流Ｉｏｕｔの定電流性が保たれる出力電圧Ｖｏｕｔの範囲が限定されるという欠点があった。このことは、ウイルソン型カレントミラー回路（図示せず）においても同様である。また、カスコード型カレントミラー回路は、入力電流Ｉｉｎが高速で変化したり、入力電流Ｉｉｎが入力されたり入力停止されたりする場合は、出力電流Ｉｏｕｔが該入力電流Ｉｉｎの変化に追従する速度が基本カレントミラー回路よりも遅いという欠点があった。
【００１０】
次に、図１３は、低電圧カスコード型カレントミラー回路の例を示した回路図である。なお、図１３では、図１１と同じもの又は同様のものは同じ符号で示している。
低電圧カスコード型カレントミラー回路は、前記カスコード型カレントミラー回路における出力電流Ｉｏｕｔの定電流性が保たれる出力電圧Ｖｏｕｔの電圧範囲が狭くなるという問題を改善するものであり、図１４から出力電流Ｉｏｕｔの定電流性が保たれる出力電圧Ｖｏｕｔの電圧範囲が図１２で示したカスコード型カレントミラー回路の場合よりも広いことが分かる。なお、図１４では、（ａ）で示した特性が図１３で示した低電圧カスコード型カレントミラー回路の場合を示し、（ｂ）で示した特性は図９で示した基本カレントミラー回路の場合を示している。
【００１１】
出力電圧Ｖｏｕｔは、下記（６）式のようになる。
Ｖｏｕｔ≦ＶＤＤ−（２・Ｖｅｆｆ）………………（６）
該（６）式から、前記カスコード型カレントミラー回路の場合の（５）式と比較して、しきい値電圧Ｖｔｈだけ、出力電流Ｉｏｕｔの定電流性が保たれる出力電圧Ｖｏｕｔの電圧範囲が広がり、これは、一般的なＣＭＯＳプロセスでは０．６Ｖ〜１．０Ｖ程度に相当する。
【００１２】
しかし、ＰＭＯＳトランジスタ１１１とＰＭＯＳトランジスタ１１３の各ゲートに対するバイアス電圧Ｖｂを発生させる回路が別途必要になるという欠点があった。また、入力電流Ｉｉｎを高速で変化させたり、入力電流Ｉｉｎが入力されたり入力停止されたりする場合は、バイアス電圧Ｖｂが入力される端子Ｂｉｎのインピーダンスを十分小さくしないと、ＰＭＯＳトランジスタ１１１及び１１３のドレインとゲート間における寄生容量のカップリングにより、バイアス電圧Ｖｂが振られ、出力電流Ｉｏｕｔが入力電流Ｉｉｎの変化に対して高速に追従することができないという欠点もあった。
【００１３】
本発明は、上記のような問題を解決するためになされたものであり、出力電流の定電流性が保たれる出力電圧の電圧範囲を広げることができると共に、入力電流の変化に対して出力電流を高速に追従させることができるカレントミラー回路を得ることを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係るカレントミラー回路は、入力端を流れる入力電流に応じた出力電流を出力端から出力するカレントミラー回路において、
第１の電源電圧と前記入力端との間に第１のトランジスタと第２のトランジスタが直列に接続され前記入力端に入力電流を流す第１の直列回路と、
第１の電源電圧と前記入力端との間に第３のトランジスタと第４のトランジスタが直列に接続され、該第１の直列回路と並列に接続されて第１の直列回路と共に前記入力端に入力電流を流す第２の直列回路と、
第１の電源電圧と前記出力端との間に第５のトランジスタと第６のトランジスタが直列に接続され、前記出力電流を出力する第３の直列回路と、
を備え、
前記第１及び第５の各トランジスタは、該各トランジスタの制御信号入力端が第２の電源電圧にそれぞれ接続されてオンし、前記第２、第４及び第６の各トランジスタは、該各トランジスタの制御信号入力端がそれぞれ前記入力端に接続され、前記第３のトランジスタは、該トランジスタの制御信号入力端が前記出力端に接続されるものである。
【００１５】
具体的には、前記第１、第３及び第５の各トランジスタは、それぞれ第１の電源電圧側に接続され、前記第２及び第４の各トランジスタは、それぞれ前記入力端に入力電流を流し、前記第６のトランジスタは、前記出力電流を出力端に出力するようにした。
【００１６】
また、この発明に係る半導体レーザ駆動回路は、入力端を流れる入力電流に応じた出力電流を出力端からレーザダイオードに出力するカレントミラー回路を備えた半導体レーザ駆動回路において、
前記カレントミラー回路は、
第１の電源電圧と前記入力端との間に第１のトランジスタと第２のトランジスタが直列に接続され前記入力端に入力電流を流す第１の直列回路と、
第１の電源電圧と前記入力端との間に第３のトランジスタと第４のトランジスタが直列に接続され、該第１の直列回路と並列に接続されて第１の直列回路と共に前記入力端に入力電流を流す第２の直列回路と、
第１の電源電圧と前記出力端との間に第５のトランジスタと第６のトランジスタが直列に接続され、前記出力電流を出力する第３の直列回路と、
を備え、
前記第１及び第５の各トランジスタは、該各トランジスタの制御信号入力端が第２の電源電圧にそれぞれ接続されてオンし、前記第２、第４及び第６の各トランジスタは、該各トランジスタの制御信号入力端がそれぞれ前記入力端に接続され、前記第３のトランジスタは、該トランジスタの制御信号入力端が前記出力端に接続されるものである。
【００１７】
具体的には、前記第１、第３及び第５の各トランジスタは、それぞれ第１の電源電圧側に接続され、前記第２及び第４の各トランジスタは、それぞれ前記入力端に入力電流を流し、前記第６のトランジスタは、前記出力電流を出力端に出力するようにした。
【００１８】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるカレントミラー回路の例を示した回路図である。
図１におけるカレントミラー回路１は、入力端ＩＮから入力電流ｉ１が流れると、出力端ＯＵＴから該入力電流ｉ１に応じた出力電流ｉ２を出力する。
【００１９】
図１において、カレントミラー回路１は、ＰＭＯＳトランジスタＰ１０，Ｐ１１，Ｐ２０，Ｐ２１，Ｐ３０，Ｐ３１で構成されており、電源電圧ＶＤＤと入力端ＩＮとの間に、ＰＭＯＳトランジスタＰ１０及びＰ１１の直列回路及びＰＭＯＳトランジスタＰ２０及びＰ２１の直列回路が並列に接続されている。また、電圧電圧ＶＤＤと出力端ＯＵＴとの間にＰＭＯＳトランジスタＰ３０及びＰ３１の直列回路が接続されている。
【００２０】
なお、ＰＭＯＳトランジスタＰ１０が第１のトランジスタを、ＰＭＯＳトランジスタＰ１１が第２のトランジスタを、ＰＭＯＳトランジスタＰ２０が第３のトランジスタを、ＰＭＯＳトランジスタＰ２１が第４のトランジスタを、ＰＭＯＳトランジスタＰ３０が第５のトランジスタを、ＰＭＯＳトランジスタＰ３１が第６のトランジスタをそれぞれなす。また、各ＭＯＳトランジスタのゲートは制御信号入力端をそれぞれなし、電源電圧ＶＤＤが第１の電源電圧を、接地電圧が第２の電源電圧をそれぞれなす。
【００２１】
ＰＭＯＳトランジスタＰ１０及びＰ３０の各ゲートは接地電圧にそれぞれ接続され、ＰＭＯＳトランジスタＰ１１，Ｐ２１，Ｐ３１の各ゲートはそれぞれ接続されて、該接続部はＰＭＯＳトランジスタＰ１１及びＰ２１の各ドレインにそれぞれ接続されている。また、ＰＭＯＳトランジスタＰ２０のゲートはＰＭＯＳトランジスタＰ３１のドレインに、すなわち出力端ＯＵＴに接続されている。なお、ＰＭＯＳトランジスタＰ１０，Ｐ１１，Ｐ２０，Ｐ２１，Ｐ３０，Ｐ３１の各サブストレートゲートはそれぞれ電源電圧ＶＤＤに接続されている。
【００２２】
ＰＭＯＳトランジスタＰ１０，Ｐ１１，Ｐ２０，Ｐ２１がカレントミラー回路の入力側である１次側を構成し、ＰＭＯＳトランジスタＰ３０，Ｐ３１がカレントミラー回路の出力側である２次側を構成している。ＰＭＯＳトランジスタＰ１１及びＰ２１は、出力端ＯＵＴから出力される出力電流ｉ２の制御を行う。ＰＭＯＳトランジスタＰ１１とＰＭＯＳトランジスタＰ２１のトランジスタサイズの比は任意であるが、ＰＭＯＳトランジスタＰ１１及びＰ２１のトランジスタサイズの和とＰＭＯＳトランジスタＰ３１のトランジスタサイズの比でカレントミラー比が決まる。
【００２３】
また、ＰＭＯＳトランジスタＰ１０とＰ２０とのトランジスタサイズの比は、ＰＭＯＳトランジスタＰ１１とＰ２１とのトランジスタサイズの比に一致させる必要がある。更に、ＰＭＯＳトランジスタＰ１０及びＰ２０のトランジスタサイズの和とＰＭＯＳトランジスタＰ３０のトランジスタサイズとの比は、ＰＭＯＳトランジスタＰ１１及びＰ２１のトランジスタサイズの和とＰＭＯＳトランジスタＰ３１のトランジスタサイズとの比に一致させる必要がある。ＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０の各ゲート長Ｌは同一であり、ＰＭＯＳトランジスタＰ１１，Ｐ２１，Ｐ３１の各ゲート長Ｌも同一にしてペア性を確保する必要がある。
【００２４】
各ＰＭＯＳトランジスタＰ１０，Ｐ１１，Ｐ２０，Ｐ２１，Ｐ３０，Ｐ３１のそれぞれのゲート幅Ｗについては、カレントミラー回路の１次側対２次側の電流比（ｉ１：ｉ２）をいくらに定めるかによって、ＰＭＯＳトランジスタＰ１０のゲート幅Ｗ１０及びＰＭＯＳトランジスタＰ２０のゲート幅Ｗ２０の和（Ｗ１０＋Ｗ２０）とＰＭＯＳトランジスタＰ３０のゲート幅Ｗ３０との比、並びにＰＭＯＳトランジスタＰ１１のゲート幅Ｗ１１及びＰＭＯＳトランジスタＰ２１のゲート幅Ｗ２１の和（Ｗ１１＋Ｗ２１）とＰＭＯＳトランジスタＰ３１のゲート幅Ｗ３１との比がそれぞれ決まるが、ここでは説明を容易にするために１次側対２次側の電流比を１：１にする。すなわち、１次側に流す電流ｉ１と２次側から出力する電流ｉ２は、ほぼ同一になる場合を想定して説明する。
【００２５】
なお、ＰＭＯＳトランジスタＰ１０とＰ２０のゲート幅の比（Ｗ１０：Ｗ２０）、及びＰＭＯＳトランジスタＰ１１とＰ２１のゲート幅の比（Ｗ１１：Ｗ２１）は、後述するチャネル長変調効果の打ち消し度合いを決定する重要なパラメータとなるのであるが、ここでは説明を容易にするためにそれぞれ１：１としておく。すなわち、ゲート幅Ｗ１０及びＷ２０はそれぞれゲート幅Ｗ３０の１／２であり、ゲート幅Ｗ１１及びＷ２１はそれぞれゲート幅Ｗ３１の１／２である。
【００２６】
ここで、ＰＭＯＳトランジスタＰ１０ドレインとＰＭＯＳトランジスタＰ１１のソースとの接続部をＡとし、ＰＭＯＳトランジスタＰ２０のドレインとＰＭＯＳトランジスタＰ２１のソースとの接続部をＢとし、ＰＭＯＳトランジスタＰ３０のドレインとＰＭＯＳトランジスタＰ３１のソースとの接続部をＣとする。
図２は、出力端ＯＵＴの電圧Ｖｏに対する入力端ＩＮ及び接続部Ａ，Ｂ，Ｃの電圧変化を示した図であり、図２を用いて説明する。なお、図２では、電源電圧ＶＤＤは５Ｖの場合を例にして示している。
【００２７】
まず、出力端ＯＵＴの電圧Ｖｏが０Ｖ（接地電圧）のときを考えてみる。ＰＭＯＳトランジスタＰ１０、Ｐ２０及びＰ３０は、ソース、ゲート、ドレインがそれぞれ同じ条件になっているため、電流ｉ１及びｉ２はほぼ同じになっている。すなわち、ＰＭＯＳトランジスタＰ１０、Ｐ２０及びＰ３０において、各ソースは電源電圧ＶＤＤにそれぞれ接続され、各ゲートは接地電圧にそれぞれ接続され、各ドレインは、トランジスタのオン抵抗と流れる電流によって電源電圧ＶＤＤから電圧降下する値、例えば図２では接続部Ａ〜Ｃの電圧がいずれも４．９Ｖで同一である。なお、ＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０は、完全なＭＯＳトランジスタのリニア領域で動作しているのでそれぞれ単なる抵抗の働きをしている。ＰＭＯＳトランジスタＰ１０，Ｐ１１とＰＭＯＳトランジスタＰ２０，Ｐ２１には、このとき入力電流ｉ１の１／２の電流が均等に流れている。
【００２８】
出力端ＯＵＴが０Ｖから電源電圧ＶＤＤに向かって上昇すると、ＰＭＯＳトランジスタＰ２０は、ゲートに出力端ＯＵＴの電圧Ｖｏが入力されていることからオン抵抗が増加し、結果としてＰＭＯＳトランジスタＰ２０のドレイン電圧（接続部Ｂの電圧）が低下し、ＰＭＯＳトランジスタＰ２１のゲート・ソース間電圧Ｖｇｓ（接続部Ｂと入力端ＩＮとの間の電圧）が小さくなって、ＰＭＯＳトランジスタＰ２０，Ｐ２１を流れる電流が減少する。すなわち、ＰＭＯＳトランジスタＰ２０，Ｐ２１からの電流の減少分は、ＰＭＯＳトランジスタＰ１０，Ｐ１１から補うことになり、ＰＭＯＳトランジスタＰ１１のゲート・ソース間電圧Ｖｇｓ（接続部Ａと入力端ＩＮとの間の電圧）を増加させるために、入力端ＩＮの電圧Ｖｉも降下していく。
【００２９】
カレントミラー回路１の２次側のトランジスタであるＰＭＯＳトランジスタＰ３１のゲート電圧が固定であれば、出力端ＯＵＴの電圧Ｖｏの上昇と共にＰＭＯＳトランジスタＰ３１のチャネル長変調効果により出力電流ｉ２が減少していく（図１１の基本カレントミラー回路の特性と同様に）はずである。しかし、前述したように、出力端ＯＵＴの電圧Ｖｏが上昇すると共にＰＭＯＳトランジスタＰ３１のゲート電圧である入力端ＩＮの電圧Ｖｉが下降していくことから、チャネル長変調効果によって電流が減少するのを補うことができる。
【００３０】
図１のＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０を抵抗で示すと図３のようになる。
図３において、ＰＭＯＳトランジスタＰ２０に相当する抵抗Ｒ２０は、出力端ＯＵＴの電圧Ｖｏに連動して抵抗値が変わる可変抵抗とみなすことができる。すなわち、出力端ＯＵＴの電圧Ｖｏがカレントミラー回路１の１次側回路に帰還してチャネル長変調効果を補正する回路になっている。
【００３１】
ここで、ＰＭＯＳトランジスタＰ３１において、ゲート・ソース間電圧Ｖｇｓの増加による出力電流ｉ２の増加分と、チャネル長変調効果減少による出力電流ｉ２の減少分が相殺するように各定数を設定すると、前記基本カレントミラー回路の欠点であったチャネル長変調効果による定電流性の悪化を改善することができる。カレントミラー回路１の１次側に出力端ＯＵＴの電圧Ｖｏを帰還させてチャネル長変調効果による電流減少分を補う量は、ＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０の各オン抵抗値、電流ｉ１，ｉ２の各電流値、及びＰＭＯＳトランジスタＰ１０、Ｐ１１の組とＰＭＯＳトランジスタＰ２０、Ｐ２１の組とのトランジスタサイズの比の各変数が関与している。
【００３２】
ＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０の各オン抵抗値と、電流ｉ１，ｉ２の各電流値とは関連があり、ＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０の各ドレイン電圧、すなわち図１の接続部Ａ〜Ｃの各電圧が、電源電圧ＶＤＤからある適切な電圧だけ低下した電圧値になるように選択する必要がある。例えば、ＰＭＯＳトランジスタＰ１０及びＰ２０のオン抵抗をそれぞれ大きくすると、入力電流ｉ１に対してＰＭＯＳトランジスタＰ１０及びＰ２０の各ドレイン電圧が大きく電圧降下を起こすため、ＰＭＯＳトランジスタＰ２０において、ゲートにフィードバックされる電圧の変化に対してドレイン電圧が大きく変化する。このことから、出力電圧Ｖｏの変化に対してＰＭＯＳトランジスタＰ１１、Ｐ２１、Ｐ３１の各ゲート電圧の変化も大きく変動するためフィードバックの効果が顕著になる。
【００３３】
ただし、ＰＭＯＳトランジスタＰ１０、Ｐ２０の各ドレイン電圧をあまり大きく電圧降下をさせると、入力端ＩＮ、出力端ＯＵＴの動作範囲を狭めることになったり、出力電流ｉ２において、入力電流ｉ１の速い変化に追従する速度が鈍くなったり、セトリング時間が遅くなることがあるので注意が必要である。ＰＭＯＳトランジスタＰ１０，Ｐ２０の各オン抵抗は小さめにして、次に説明する入力電流ｉ１に対するＰＭＯＳトランジスタＰ１０、Ｐ１１とＰＭＯＳトランジスタＰ２０、Ｐ２１とのトランジスタサイズの比でチャネル長変調効果による電流変化を相殺させるようにしたほうが無難である。例えば、図２では、接続部Ａ〜Ｃの各電圧が、５Ｖの電源電圧ＶＤＤから約１００ｍＶ電圧降下した値になるように設定されている。入力電流ｉ１が約２２０ｍＡである場合、図３の（Ｒ１０＋Ｒ２０）の抵抗値は、Ｒ３０の抵抗値と等しく０．４５Ωである。
【００３４】
前記電圧降下量は、後述する電流立ち上がり又は立ち下がり反応特性に影響を及ぼすと共に、出力電流ｉ２の定電流特性をフラットにするために、ＰＭＯＳトランジスタＰ１０、Ｐ１１の組とＰＭＯＳトランジスタＰ２０、Ｐ２１の組とのトランジスタサイズの比と密接な関連がある。電流立ち上がり及び電流立ち下がり反応特性については後述するが、電圧降下量をあまり大きくすると、ＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０のドレイン側にそれぞれ存在する寄生容量を充放電する電圧振幅が大きくなりセトリング時間が遅くなることから、スピードを重視する用途には注意が必要である。
【００３５】
次に、出力電流ｉ２の定電流特性をフラットにするための前記各電圧降下量と、ＰＭＯＳトランジスタＰ１０、Ｐ１１の組とＰＭＯＳトランジスタＰ２０、Ｐ２１の組とのトランジスタサイズの比との関連について説明する。
出力電圧ＶｏがフィードバックされているＰＭＯＳトランジスタＰ２０，Ｐ２１側のトランジスタサイズの割合を大きくするとフィードバックの効果が増加し出力電流ｉ２を増加させる効果が増加するが、逆に小さくするとフィードバックによる出力電流ｉ２を増加させる効果が減少する。
【００３６】
ＰＭＯＳトランジスタＰ１０、Ｐ１１の組とＰＭＯＳトランジスタＰ２０、Ｐ２１の組とのトランジスタサイズの比をある値に固定すると、ＰＭＯＳトランジスタＰ１０及びＰ２０の電圧降下量が大きい場合、ＰＭＯＳトランジスタＰ２０の電圧Ｖｏの変動に対するドレイン電圧（接続部Ｂの電圧）の変動が大きいことから、出力端ＯＵＴの電圧Ｖｏの帰還がかかっているＰＭＯＳトランジスタＰ２０，Ｐ２１の組の電流補正効果が大きくなり、逆にＰＭＯＳトランジスタＰ１０及びＰ２０の電圧降下量が小さいと該電流補正効果が小さくなる。
【００３７】
一方、ＰＭＯＳトランジスタＰ１０及びＰ２０の電圧降下量をある値に固定し、ＰＭＯＳトランジスタＰ１０，Ｐ１１の組とＰＭＯＳトランジスタＰ２０，Ｐ２１の組とのトランジスタサイズの比を変えてみる。帰還のかかっているＰＭＯＳトランジスタＰ２０，Ｐ２１の組のトランジスタサイズの割合を増やすと前記電流補正効果が大きくなり、ＰＭＯＳトランジスタＰ２０，Ｐ２１の組のトランジスタサイズの割合を減らすと前記電流補正効果が小さくなる。
【００３８】
すなわち、ＰＭＯＳトランジスタＰ１０及びＰ２０の電圧降下量と、ＰＭＯＳトランジスタＰ１０，Ｐ１１の組とＰＭＯＳトランジスタＰ２０，Ｐ２１の組とのトランジスタサイズの比とはお互いにトレードオフの関係にある。このため、該２つのパラメータを適正に選んで図４で示すような出力電流ｉ２の特性になるようにして、チャネル長変調効果をうまく打ち消すようにするとよい。すなわち、図４において、出力端ＯＵＴの電圧Ｖｏが０〜３．２Ｖ付近の範囲で従来の基本カレントミラー回路の場合よりも出力電流ｉ２の定電流性が大幅に向上していることが分かる。なお、図４では、電源電圧ＶＤＤが５Ｖである場合を例にして示し、（ａ）は図１のカレントミラー回路１の場合を、（ｂ）は従来の基本カレントミラー回路の場合をそれぞれ示している。
【００３９】
ここで、１次側の非帰還トランジスタであるＰＭＯＳトランジスタＰ１０，Ｐ１１と帰還がかかっている１次側のトランジスタであるＰＭＯＳトランジスタＰ２０，Ｐ２１のゲート幅Ｗの比を３：１、２：２、及び１：３にした場合の出力電流ｉ２の各特性例を図５で示している。なお、図５では、（ａ）はゲート幅Ｗの比が３：１の場合を、（ｂ）はゲート幅Ｗの比が２：２の場合を、（ｃ）はゲート幅Ｗの比が１：３の場合をそれぞれ示している。
図５において、出力端ＯＵＴの電圧Ｖｏが０〜３Ｖである範囲で見ると、（ｃ）で示した１：３のものが最もフラットな特性を示している。（ａ）で示した３：１のもの及び（ｂ）で示した２：２のものは、帰還トランジスタであるＰＭＯＳトランジスタＰ２０，Ｐ２１の割合が小さく補正がやや不足している。
【００４０】
図６は、図５で示した場合のＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０の各ゲート幅Ｗを半分にし、オン抵抗を倍増させた場合の出力電流ｉ２の各特性例を示した図である。なお、図６においても、（ａ）はゲート幅Ｗの比が３：１の場合を、（ｂ）はゲート幅Ｗの比が２：２の場合を、（ｃ）はゲート幅Ｗの比が１：３の場合をそれぞれ示している。
【００４１】
ＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０のオン抵抗による電圧降下量がそれぞれ２倍になるので帰還による補正効果が倍増し、図５ではフラットに近かった（ｃ）の１：３の場合が完全に補正過剰となっており、図５では最も補正不足であった（ａ）の３：１の場合が最もフラットな特性が得られるようになった。
このように１次側の帰還／非帰還トランジスタのトランジスタサイズの比と、電源側のトランジスタであるＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０のオン抵抗と流す電流による電圧降下量との両者を調整することによって、出力端ＯＵＴの電圧Ｖｏの帰還による補正の度合いを変化させることができる。
【００４２】
次に、図７は、出力端ＯＵＴから出力される出力電流ｉ２の立ち上がり特性例を示した図である。なお、図７では、（ａ）は図１で示したカレントミラー回路１の場合を、（ｂ）は従来の基本カレントミラー回路の場合を、（ｃ）は従来のカスコード型カレントミラー回路の場合を、（ｄ）は従来の低電圧カスコード型カレントミラー回路の場合をそれぞれ示している。
図７から分かるように、（ａ）で示したカレントミラー回路１の場合、ＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０のドレイン電圧、すなわち図１の接続部Ａ〜Ｃの各電圧降下量を電流ｉ１、ｉ２に対して１００ｍＡ程度と比較的小さい値にしたため、出力電流ｉ２の立ち上がり特性の急峻さは最も特性のよい従来の基本カレントミラー回路のものとほぼ同程度になっている。
【００４３】
カスコード型カレントミラー回路は、２つのトランジスタが直列に接続された構成であることから両方のトランジスタのゲート電圧が安定するまで遅延があり、急峻さも基本電流ミラー回路や本発明のカレントミラー回路１に比べて緩やかになっている。低電圧カスコード型カレントミラー回路の場合は、若干の遅延があり、オーバシュートが発生しているのでセトリングに時間がかかってしまっている。
【００４４】
図８は、図１のカレントミラー回路１をレーザダイオード駆動回路に使用した場合の例を示した図である。なお、図８では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略する。
図８において、レーザダイオード駆動回路１０は、カレントミラー回路１、スイッチ回路１１、電流源１２及びレーザダイオードＬＤで構成されている。カレントミラー回路１の入力端ＩＮと接地電圧との間には、スイッチ回路１１と電流源１２が直列に接続されており、カレントミラー回路１の出力端ＯＵＴにはレーザダイオードＬＤのアノードが接続され、レーザダイオードＬＤのカソードは接地電圧に接続されている。
【００４５】
このような構成において、電流源１２は、カレントミラー回路１の１次側に流す電流を発生させ、スイッチ回路１１がオンして導通状態になると、電流源１２で発生させた電流がカレントミラー回路１の入力端ＩＮから流れ、レーザダイオードＬＤに電流が供給される。また、スイッチ回路１１がオフして遮断状態になると、カレントミラー回路１の入力端ＩＮから流れる電流が遮断され、レーザダイオードＬＤへの電流供給が停止する。なお、レーザダイオードＬＤの代わりに、発光ダイオード等への電流供給にも使用することができる。
【００４６】
レーザダイオードや発光ダイオードは、電流に応じて発生する電圧Ｖｏｐが変化し、固体差による電圧Ｖｏｐのばらつきも存在する。図１のようなカレントミラー回路１を使用することで、該電圧Ｖｏｐの変動やばらつきによる出力電流ｉ２の変化が最小に抑えることができ、光ディスクへの高い書き込み品質を得ることができる。また、出力電流ｉ２を高速に変化させる場合に、出力電流ｉ２の立ち上がり及び立ち下がり時間が高速にセトリングするため、光ディスクへの精密な書き込みが可能となり、より高速な書き込みが可能となる。
【００４７】
このように、本第１の実施の形態におけるカレントミラー回路は、出力電流ｉ２の定電流性を従来の基本カレントミラー回路よりも大幅に改善することができると共に、１次側の電流ｉ１の変化に対する出力電流ｉ２の立ち上がり時間特性もカスコード型カレントミラー回路及び低電圧カスコード型カレントミラー回路よりも優れた特性にすることができる。
【００４８】
また、本第１の実施の形態におけるカレントミラー回路１を、レーザダイオードを使用して光ディスクに記録を行うＤＶＤ−ＲＷやＤＶＤ＋ＲＷ、ＣＤ−Ｒ、ＣＤ−ＲＷ等に使用することによって、光ディスクへの高い書き込み品質を得ることができると共に、光ディスクへの精密な書き込みが可能となり、より高速な書き込みを可能にする。
【００４９】
なお、前記第１の実施の形態では、ＰＭＯＳトランジスタによる電流吐き出しを行う構成のカレントミラー回路を例にして示したが、本発明はこれに限定するものではなく、各ＰＭＯＳトランジスタをＮＭＯＳトランジスタにして電源電圧ＶＤＤを接地電圧に、接地電圧を電源電圧ＶＤＤにそれぞれ変更した電流吸い込み型の構成のカレントミラー回路にしても同様の効果を得ることができる。
【００５０】
【発明の効果】
上記の説明から明らかなように、本発明のカレントミラー回路によれば、出力電流の定電流特性を従来の基本カレントミラー回路よりも大幅に改善することができると共に、入力電流の変化に対する出力電流の立ち上がり時間特性もカスコード型カレントミラー回路及び低電圧カスコード型カレントミラー回路よりも優れた特性にすることができる。
【００５１】
また、本発明の半導体レーザ駆動回路によれば、レーザダイオードを使用して光ディスクに記録を行うＤＶＤ−ＲＷやＤＶＤ＋ＲＷ、ＣＤ−Ｒ、ＣＤ−ＲＷ等において、光ディスクへの高い書き込み品質を得ることができると共に、光ディスクへの精密な書き込みが可能となり、より高速な書き込みを行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるカレントミラー回路の例を示した回路図である。
【図２】電圧Ｖｏに対する入力端ＩＮ及び接続部Ａ〜Ｃのそれぞれの電圧変化を示した図である。
【図３】図１のＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０を抵抗で示した等価回路である。
【図４】図１のカレントミラー回路１における出力電流ｉ２の特性例を示した図である。
【図５】ＰＭＯＳトランジスタＰ１０，Ｐ１１とＰＭＯＳトランジスタＰ２０，Ｐ２１のゲート幅Ｗの比を変えた場合の出力電流ｉ２の特性例を示した図である。
【図６】図５の場合におけるＰＭＯＳトランジスタＰ１０，Ｐ２０，Ｐ３０の各ゲート幅Ｗを半分にしたときの出力電流ｉ２の特性例を示した図である。
【図７】出力端ＯＵＴから出力される電流ｉ２の立ち上がり特性例を示した図である。
【図８】図１のカレントミラー回路１をレーザダイオード駆動回路に使用した場合を示した図である。
【図９】従来の基本カレントミラー回路の例を示した回路図である。
【図１０】図９の出力電流Ｉｏｕｔの特性例を示した図である。
【図１１】従来のカスコード型カレントミラー回路の例を示した回路図である。
【図１２】図１１の出力電流Ｉｏｕｔの特性例を示した図である。
【図１３】従来の低電圧カスコード型カレントミラー回路の例を示した回路図である。
【図１４】図１３の出力電流Ｉｏｕｔの特性例を示した図である。
【符号の説明】
１  カレントミラー回路
Ｐ１０、Ｐ１１，Ｐ２０，Ｐ２１，Ｐ３０，Ｐ３１  ＰＭＯＳトランジスタ
ＩＮ  入力端
ＯＵＴ  出力端
１１  スイッチ回路
１２  電流源
ＬＤ  レーザダイオード
【図１】
2004180007.tif 000003
【図２】
2004180007.tif 000004
【図３】
2004180007.tif 000005
【図４】
2004180007.tif 000006
【図５】
2004180007.tif 000007
【図６】
2004180007.tif 000008
【図７】
2004180007.tif 000009
【図８】
2004180007.tif 000010
【図９】
2004180007.tif 000011
【図１０】
2004180007.tif 000012
【図１１】
2004180007.tif 000013
【図１２】
2004180007.tif 000014
【図１３】
2004180007.tif 000015
【図１４】
2004180007.tif 000016